TimeQuest Timing Analyzer report for emsx_top
Thu Apr 18 20:45:19 2024
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk1'
 13. Slow Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk0'
 14. Slow Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk0'
 15. Slow Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk1'
 16. Slow Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk1'
 17. Slow Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk0'
 18. Slow Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk0'
 19. Slow Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk1'
 20. Slow Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk1'
 21. Slow Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk0'
 22. Slow Model Minimum Pulse Width: 'pClk21m'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk1'
 39. Fast Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk0'
 40. Fast Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk0'
 41. Fast Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk1'
 42. Fast Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk1'
 43. Fast Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk0'
 44. Fast Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk0'
 45. Fast Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk1'
 46. Fast Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk1'
 47. Fast Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk0'
 48. Fast Model Minimum Pulse Width: 'pClk21m'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Setup Transfers
 67. Hold Transfers
 68. Recovery Transfers
 69. Removal Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; emsx_top                                                        ;
; Device Family      ; Cyclone                                                         ;
; Device Name        ; EP1C12Q240C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  33.3%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------+
; SDC File List                                               ;
+-------------------------+--------+--------------------------+
; SDC File Path           ; Status ; Read at                  ;
+-------------------------+--------+--------------------------+
; emsx_top_constrains.sdc ; OK     ; Thu Apr 18 20:45:17 2024 ;
+-------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                          ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-----------------------------------+----------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                            ; Targets                                ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-----------------------------------+----------------------------------------+
; pClk21m                                    ; Base      ; 46.554 ; 21.48 MHz ; 0.000 ; 23.277 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                   ; { pClk21m }                            ;
; PLL4X:U00|altpll:altpll_component|_clk0    ; Generated ; 46.554 ; 21.48 MHz ; 0.000 ; 23.277 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; pClk21m ; U00|altpll_component|pll|inclk[0] ; { U00|altpll_component|pll|clk[0] }    ;
; PLL4X:U00|altpll:altpll_component|_clk1    ; Generated ; 11.638 ; 85.93 MHz ; 0.000 ; 5.819  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; pClk21m ; U00|altpll_component|pll|inclk[0] ; { U00|altpll_component|pll|clk[1] }    ;
; PLL4X:U00|altpll:altpll_component|_extclk0 ; Generated ; 11.638 ; 85.93 MHz ; 0.000 ; 5.819  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; pClk21m ; U00|altpll_component|pll|inclk[0] ; { U00|altpll_component|pll|extclk[0] } ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-----------------------------------+----------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 39.45 MHz  ; 39.45 MHz       ; PLL4X:U00|altpll:altpll_component|_clk0 ;      ;
; 107.48 MHz ; 107.48 MHz      ; PLL4X:U00|altpll:altpll_component|_clk1 ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk1 ; 2.334  ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; 10.602 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.822 ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.886 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk1 ; 4.436  ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; 41.613 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; 1.423 ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; 6.431 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk1 ; 4.001  ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; 21.459 ; 0.000         ;
; pClk21m                                 ; 23.277 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                                      ;
+-------+---------------+-------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node     ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 2.334 ; iSlt0_1       ; SdrAdr[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 8.470      ;
; 2.548 ; pMemDat[8]    ; RamDbi[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 5.118      ;
; 2.608 ; pMemDat[10]   ; RamDbi[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 5.058      ;
; 2.645 ; pMemDat[4]    ; RamDbi[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 5.021      ;
; 2.646 ; pMemDat[1]    ; RamDbi[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 5.020      ;
; 2.664 ; pMemDat[11]   ; RamDbi[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 5.002      ;
; 2.784 ; pMemDat[9]    ; RamDbi[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.882      ;
; 2.839 ; pMemDat[0]    ; RamDbi[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.827      ;
; 2.845 ; pMemDat[2]    ; RamDbi[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.821      ;
; 2.903 ; pMemDat[5]    ; VrmDbi[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.763      ;
; 2.908 ; pMemDat[3]    ; RamDbi[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.758      ;
; 2.910 ; pMemDat[8]    ; VrmDbi[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.756      ;
; 2.928 ; pMemDat[12]   ; VrmDbi[12]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.738      ;
; 2.930 ; pMemDat[7]    ; RamDbi[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.736      ;
; 2.932 ; pMemDat[6]    ; VrmDbi[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.734      ;
; 2.934 ; pMemDat[9]    ; VrmDbi[9]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.732      ;
; 2.972 ; pMemDat[10]   ; VrmDbi[10]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.694      ;
; 2.976 ; pMemDat[15]   ; RamDbi[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.690      ;
; 2.979 ; pMemDat[15]   ; VrmDbi[15]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.687      ;
; 2.984 ; pMemDat[0]    ; VrmDbi[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.682      ;
; 2.992 ; iSlt0_1       ; SdrAdr[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 7.812      ;
; 2.996 ; pMemDat[2]    ; VrmDbi[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.670      ;
; 3.007 ; pMemDat[4]    ; VrmDbi[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.659      ;
; 3.010 ; pMemDat[1]    ; VrmDbi[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.656      ;
; 3.013 ; pMemDat[5]    ; RamDbi[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.653      ;
; 3.027 ; pMemDat[11]   ; VrmDbi[11]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.639      ;
; 3.037 ; pMemDat[6]    ; RamDbi[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.629      ;
; 3.041 ; iSlt0_1       ; SdrAdr[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 7.763      ;
; 3.075 ; pMemDat[3]    ; VrmDbi[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.591      ;
; 3.077 ; RstSeq[4]     ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.729      ;
; 3.147 ; pMemDat[14]   ; RamDbi[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.519      ;
; 3.149 ; pMemDat[12]   ; RamDbi[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.517      ;
; 3.151 ; pMemDat[14]   ; VrmDbi[14]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.515      ;
; 3.179 ; pMemDat[13]   ; RamDbi[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.487      ;
; 3.261 ; RstSeq[3]     ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.545      ;
; 3.290 ; pMemDat[7]    ; VrmDbi[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.465      ; 4.376      ;
; 3.292 ; RstSeq[4]     ; SdrAdr[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.514      ;
; 3.304 ; iSlt0_1       ; SdrLdq      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 7.500      ;
; 3.424 ; ff_sdr_seq[1] ; SdrAdr[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.382      ;
; 3.476 ; RstSeq[3]     ; SdrAdr[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.330      ;
; 3.529 ; iSlt0_1       ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 7.275      ;
; 3.671 ; iSlt0_1       ; SdrAdr[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 7.133      ;
; 3.689 ; iSlt0_1       ; SdrUdq      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 7.115      ;
; 3.690 ; pMemDat[13]   ; VrmDbi[13]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 2.524      ; 4.035      ;
; 3.702 ; RstSeq[4]     ; SdrAdr[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.104      ;
; 3.726 ; RstSeq[4]     ; SdrDat[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.080      ;
; 3.762 ; ff_sdr_seq[1] ; SdrAdr[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.044      ;
; 3.775 ; RstSeq[4]     ; SdrDat[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 7.031      ;
; 3.809 ; SdrAdr[0]     ; pMemAdr[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[1]     ; pMemAdr[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[2]     ; pMemAdr[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[3]     ; pMemAdr[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[4]     ; pMemAdr[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[5]     ; pMemAdr[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[6]     ; pMemAdr[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[7]     ; pMemAdr[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[8]     ; pMemAdr[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[9]     ; pMemAdr[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[10]    ; pMemAdr[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrAdr[11]    ; pMemAdr[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrCmd[1]     ; pMemCas_n   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[0]     ; pMemDat[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[1]     ; pMemDat[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[2]     ; pMemDat[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[3]     ; pMemDat[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[4]     ; pMemDat[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[5]     ; pMemDat[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[6]     ; pMemDat[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[7]     ; pMemDat[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[8]     ; pMemDat[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[9]     ; pMemDat[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[10]    ; pMemDat[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[11]    ; pMemDat[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[12]    ; pMemDat[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[13]    ; pMemDat[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[14]    ; pMemDat[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrDat[15]    ; pMemDat[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrLdq        ; pMemLdq     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrCmd[2]     ; pMemRas_n   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrUdq        ; pMemUdq     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.809 ; SdrCmd[0]     ; pMemWe_n    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -2.209     ; 4.120      ;
; 3.821 ; RstSeq[4]     ; SdrAdr[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.985      ;
; 3.848 ; RstSeq[2]     ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.958      ;
; 3.886 ; RstSeq[3]     ; SdrAdr[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.920      ;
; 3.890 ; iSlt0_1       ; SdrAdr[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 6.914      ;
; 3.992 ; RstSeq[4]     ; SdrAdr[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.814      ;
; 4.005 ; RstSeq[3]     ; SdrAdr[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.801      ;
; 4.007 ; RstSeq[4]     ; SdrAdr[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.799      ;
; 4.011 ; iSlt0_1       ; SdrAdr[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.317     ; 6.793      ;
; 4.036 ; RstSeq[4]     ; SdrDat[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.770      ;
; 4.044 ; RstSeq[4]     ; SdrAdr[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.762      ;
; 4.045 ; RstSeq[4]     ; SdrAdr[11]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.761      ;
; 4.053 ; RstSeq[4]     ; SdrDat[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.753      ;
; 4.063 ; RstSeq[2]     ; SdrAdr[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.743      ;
; 4.071 ; RstSeq[4]     ; SdrDat[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.735      ;
; 4.073 ; RstSeq[1]     ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.733      ;
; 4.106 ; RstSeq[4]     ; SdrDat[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.700      ;
; 4.112 ; ff_sdr_seq[1] ; SdrAdr[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.694      ;
; 4.176 ; RstSeq[3]     ; SdrAdr[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.630      ;
; 4.191 ; RstSeq[3]     ; SdrAdr[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.315     ; 6.615      ;
+-------+---------------+-------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                          ;
+--------+-------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                          ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 10.602 ; wrt         ; switched_io_ports:U35|OpllVol[2]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 12.556     ;
; 11.026 ; wrt         ; switched_io_ports:U35|io43_id212[4]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 12.132     ;
; 11.049 ; wrt         ; switched_io_ports:U35|OpllVol[1]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 12.109     ;
; 11.268 ; wrt         ; switched_io_ports:U35|io42_id212[0]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.890     ;
; 11.271 ; wrt         ; switched_io_ports:U35|SccVol[2]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.887     ;
; 11.412 ; wrt         ; switched_io_ports:U35|io41_id008_n~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.041     ; 11.787     ;
; 11.428 ; wrt         ; switched_io_ports:U35|io43_id212[3]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.730     ;
; 11.482 ; wrt         ; switched_io_ports:U35|Mapper_req~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.680     ;
; 11.539 ; wrt         ; switched_io_ports:U35|SccVol[1]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.619     ;
; 11.549 ; wrt         ; switched_io_ports:U35|PsgVol[1]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 11.550     ;
; 11.617 ; wrt         ; switched_io_ports:U35|PsgVol[2]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 11.482     ;
; 11.626 ; wrt         ; switched_io_ports:U35|io44_id212[6]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.536     ;
; 11.684 ; wrt         ; switched_io_ports:U35|xmr_ena~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.478     ;
; 11.700 ; wrt         ; switched_io_ports:U35|CustomSpeed[1]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.462     ;
; 11.954 ; wrt         ; switched_io_ports:U35|OFFSET_Y[0]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.204     ;
; 11.954 ; wrt         ; switched_io_ports:U35|OFFSET_Y[1]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.204     ;
; 11.954 ; wrt         ; switched_io_ports:U35|OFFSET_Y[4]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.204     ;
; 11.973 ; wrt         ; switched_io_ports:U35|io44_id212[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.189     ;
; 11.973 ; wrt         ; switched_io_ports:U35|io44_id212[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.189     ;
; 11.973 ; wrt         ; switched_io_ports:U35|io44_id212[3]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.189     ;
; 11.973 ; wrt         ; switched_io_ports:U35|io44_id212[4]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.189     ;
; 11.973 ; wrt         ; switched_io_ports:U35|io44_id212[5]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.189     ;
; 11.973 ; wrt         ; switched_io_ports:U35|io44_id212[7]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.189     ;
; 12.105 ; wrt         ; switched_io_ports:U35|io42_id212[5]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 11.053     ;
; 12.140 ; wrt         ; switched_io_ports:U35|CustomSpeed[2]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 11.022     ;
; 12.281 ; wrt         ; switched_io_ports:U35|bios_reload_ack            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 10.881     ;
; 12.287 ; wrt         ; switched_io_ports:U35|PsgVol[0]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 10.812     ;
; 12.325 ; wrt         ; switched_io_ports:U35|swioCmt~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.833     ;
; 12.392 ; wrt         ; switched_io_ports:U35|CustomSpeed[3]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.766     ;
; 12.397 ; wrt         ; switched_io_ports:U35|CustomSpeed[0]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.761     ;
; 12.421 ; wrt         ; switched_io_ports:U35|MstrVol[2]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.073     ; 10.746     ;
; 12.440 ; wrt         ; switched_io_ports:U35|ntsc_pal_type~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.718     ;
; 12.440 ; wrt         ; switched_io_ports:U35|tPanaRedir~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.718     ;
; 12.491 ; wrt         ; switched_io_ports:U35|io43_id212[6]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.667     ;
; 12.549 ; wrt         ; switched_io_ports:U35|forced_v_mode~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.609     ;
; 12.575 ; wrt         ; switched_io_ports:U35|MstrVol[0]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 10.524     ;
; 12.691 ; wrt         ; switched_io_ports:U35|WarmMSXlogo~reg0           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.039     ; 10.510     ;
; 12.752 ; wrt         ; switched_io_ports:U35|right_inverse~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.406     ;
; 12.768 ; wrt         ; switched_io_ports:U35|OFFSET_Y[3]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.390     ;
; 12.768 ; wrt         ; switched_io_ports:U35|OFFSET_Y[2]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.390     ;
; 12.812 ; wrt         ; switched_io_ports:U35|MstrVol[1]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 10.287     ;
; 12.819 ; wrt         ; switched_io_ports:U35|io42_id212[4]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.339     ;
; 12.845 ; wrt         ; switched_io_ports:U35|RatioMode[1]~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.313     ;
; 12.850 ; wrt         ; switched_io_ports:U35|RatioMode[0]~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.308     ;
; 12.856 ; wrt         ; switched_io_ports:U35|io44_id212[0]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.039     ; 10.345     ;
; 12.858 ; wrt         ; switched_io_ports:U35|io43_id212[7]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.300     ;
; 12.908 ; wrt         ; switched_io_ports:U35|io43_id212[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.250     ;
; 12.929 ; wrt         ; switched_io_ports:U35|RatioMode[2]~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.229     ;
; 12.960 ; wrt         ; switched_io_ports:U35|centerYJK_R25_n~reg0       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.198     ;
; 13.052 ; wrt         ; switched_io_ports:U35|ff_dip_ack[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.041     ; 10.147     ;
; 13.075 ; wrt         ; switched_io_ports:U35|Blink_ena~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 10.087     ;
; 13.075 ; wrt         ; switched_io_ports:U35|io42_id212[3]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.083     ;
; 13.081 ; wrt         ; switched_io_ports:U35|swioRESET_n~reg0           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 10.081     ;
; 13.105 ; wrt         ; switched_io_ports:U35|SccVol[0]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.053     ;
; 13.153 ; wrt         ; switched_io_ports:U35|pseudoStereo~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 10.005     ;
; 13.489 ; wrt         ; switched_io_ports:U35|ff_dip_ack[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.041     ; 9.710      ;
; 13.534 ; wrt         ; rtc:U07|reg_day[0]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.065     ; 9.641      ;
; 13.534 ; wrt         ; rtc:U07|reg_day[1]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.065     ; 9.641      ;
; 13.534 ; wrt         ; rtc:U07|reg_day[2]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.065     ; 9.641      ;
; 13.534 ; wrt         ; rtc:U07|reg_day[3]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.065     ; 9.641      ;
; 13.586 ; wrt         ; switched_io_ports:U35|io43_id212[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 9.572      ;
; 13.639 ; wrt         ; switched_io_ports:U35|io43_id212[0]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 9.519      ;
; 13.647 ; wrt         ; switched_io_ports:U35|tMegaSD~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 9.511      ;
; 13.675 ; wrt         ; switched_io_ports:U35|Red_sta~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 9.483      ;
; 13.716 ; iSltAdr[15] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.010      ; 9.534      ;
; 13.731 ; wrt         ; switched_io_ports:U35|iSlt2_linear~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 9.427      ;
; 13.909 ; wrt         ; switched_io_ports:U35|legacy_sel~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 9.190      ;
; 13.936 ; wrt         ; switched_io_ports:U35|Slot0_req~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 9.222      ;
; 14.001 ; PpiPortA[0] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 9.239      ;
; 14.040 ; iSltAdr[14] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.010      ; 9.210      ;
; 14.093 ; wrt         ; switched_io_ports:U35|warmRESET~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 9.065      ;
; 14.096 ; wrt         ; switched_io_ports:U35|MegaSD_req~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 9.066      ;
; 14.133 ; iSltAdr[0]  ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 9.107      ;
; 14.209 ; wrt         ; switched_io_ports:U35|VdpSpeedMode~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 8.949      ;
; 14.272 ; wrt         ; rtc:U07|reg_wee[0]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.065     ; 8.903      ;
; 14.272 ; wrt         ; rtc:U07|reg_wee[1]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.065     ; 8.903      ;
; 14.272 ; wrt         ; rtc:U07|reg_wee[2]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.065     ; 8.903      ;
; 14.408 ; wrt         ; switched_io_ports:U35|OpllVol[0]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 8.750      ;
; 14.476 ; wrt         ; switched_io_ports:U35|io42_id212[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 8.686      ;
; 14.494 ; wrt         ; switched_io_ports:U35|io43_id212[5]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.039     ; 8.707      ;
; 14.504 ; wrt         ; switched_io_ports:U35|Mapper0_req~reg0           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 8.658      ;
; 14.522 ; wrt         ; switched_io_ports:U35|io42_id212[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 8.640      ;
; 14.673 ; ExpSlot0[0] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.010      ; 8.577      ;
; 14.694 ; PpiPortA[6] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 8.546      ;
; 14.723 ; wrt         ; switched_io_ports:U35|swioKmap~reg0              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 8.439      ;
; 14.782 ; wrt         ; switched_io_ports:U35|vram_slot_ids[5]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 8.380      ;
; 14.783 ; wrt         ; switched_io_ports:U35|vram_slot_ids[1]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 8.379      ;
; 14.786 ; wrt         ; switched_io_ports:U35|vram_slot_ids[0]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.078     ; 8.376      ;
; 14.824 ; iSltAdr[12] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.010      ; 8.426      ;
; 14.855 ; wrt         ; switched_io_ports:U35|iSlt1_linear~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.082     ; 8.303      ;
; 14.916 ; wrt         ; switched_io_ports:U35|vram_slot_ids[2]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.006      ; 8.330      ;
; 14.953 ; iSltAdr[13] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 8.287      ;
; 14.971 ; wrt         ; switched_io_ports:U35|VDP_ID[1]                  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 8.128      ;
; 15.024 ; ExpSlot0[1] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.010      ; 8.226      ;
; 15.026 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[2] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 8.073      ;
; 15.026 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[1] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 8.073      ;
; 15.026 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[0] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 8.073      ;
; 15.026 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[3] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 8.073      ;
; 15.026 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[5] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 8.073      ;
; 15.026 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[7] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.141     ; 8.073      ;
+--------+-------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[1]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[1]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[2]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[2]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[3]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[3]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[4]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[4]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[5]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[5]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[6]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[6]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[7]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[7]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGWRPULSE                      ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGWRPULSE         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; eseps2:U06|ff_ps2_state.PS2_ST_SND_RESET                               ; eseps2:U06|ff_ps2_state.PS2_ST_SND_RESET                  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; wifi:uwifi|FIFO:U2|tail_s[1]                                           ; wifi:uwifi|FIFO:U2|tail_s[1]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; wifi:uwifi|FIFO:U2|tail_s[3]                                           ; wifi:uwifi|FIFO:U2|tail_s[3]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; wifi:uwifi|FIFO:U2|tail_s[7]                                           ; wifi:uwifi|FIFO:U2|tail_s[7]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; wifi:uwifi|FIFO:U2|tail_s[6]                                           ; wifi:uwifi|FIFO:U2|tail_s[6]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; wifi:uwifi|FIFO:U2|tail_s[9]                                           ; wifi:uwifi|FIFO:U2|tail_s[9]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; wifi:uwifi|FIFO:U2|tail_s[8]                                           ; wifi:uwifi|FIFO:U2|tail_s[8]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; wifi:uwifi|FIFO:U2|tail_s[10]                                          ; wifi:uwifi|FIFO:U2|tail_s[10]                             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[0]                  ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[0]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[1]                  ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[1]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[2]                  ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPREDRAWLOCALPLANENUM[2]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; switched_io_ports:U35|VDP_ID[1]                                        ; switched_io_ports:U35|VDP_ID[1]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; eseps2:U06|ff_timer[3]                                                 ; eseps2:U06|ff_timer[3]                                    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; eseps2:U06|ff_timer[4]                                                 ; eseps2:U06|ff_timer[4]                                    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1IS1STBYTE                     ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1IS1STBYTE        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSY[9]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSY[9]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[0]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[0]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[8]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[8]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; esepwm:U33|esefir5:U1|ff_mute[3]                                       ; esepwm:U33|esefir5:U1|ff_mute[3]                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; esepwm:U33|esefir5:U1|ff_mute[1]                                       ; esepwm:U33|esefir5:U1|ff_mute[1]                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; portF4_bit7                                                            ; portF4_bit7                                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_VSYNC_INT_N                       ; VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_VSYNC_INT_N          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SSG:U_SSG|IVIDEOVS_N                                       ; VDP:U20|VDP_SSG:U_SSG|IVIDEOVS_N                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[0]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[0]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[8]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[8]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[8]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[8]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[0]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[0]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[1]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[1]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[1]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[1]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[2]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[2]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[2]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[2]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[3]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[3]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[3]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[3]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[4]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[4]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[4]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[4]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[5]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[5]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[5]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[5]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[6]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[6]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[6]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[6]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[7]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[7]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[7]                    ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[7]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP2IS1STBYTE                     ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP2IS1STBYTE        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; eseps2:U06|ff_matupd_we                                                ; eseps2:U06|ff_matupd_we                                   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; psg:U30|psg_wave:u_psgch|PsgCntEnv[10]                                 ; psg:U30|psg_wave:u_psgch|PsgCntEnv[10]                    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; psg:U30|psg_wave:u_psgch|PsgCntEnv[12]                                 ; psg:U30|psg_wave:u_psgch|PsgCntEnv[12]                    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; psg:U30|psg_wave:u_psgch|PsgCntEnv[14]                                 ; psg:U30|psg_wave:u_psgch|PsgCntEnv[14]                    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; psg:U30|psg_wave:u_psgch|PsgGenNoise[0]                                ; psg:U30|psg_wave:u_psgch|PsgGenNoise[0]                   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS0SPCOLLISIONINCIDENCEV                 ; VDP:U20|VDP_SPRITE:U_SPRITE|VDPS0SPCOLLISIONINCIDENCEV    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.837      ;
; 0.859 ; iSltDat[2]                                                             ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[2]          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.874      ;
; 0.860 ; switched_io_ports:U35|io42_id212[2]~reg0                               ; switched_io_ports:U35|io42_id212[2]~reg0                  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; INTERPO:u_interpo|FF_D2[6]                                             ; INTERPO:u_interpo|FF_D1[6]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R2_PT_NAM_ADDR[0]               ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R2_PT_NAM_ADDR[0] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; LPF2:u_lpf2|FF_D7[4]                                                   ; LPF2:u_lpf2|FF_D8[4]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.875      ;
; 0.860 ; LPF2:u_lpf2|FF_D1[0]                                                   ; LPF2:u_lpf2|FF_D2[0]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.875      ;
; 0.861 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R11R5_SP_ATR_ADDR[5]           ; VDP:U20|VDP_SPRITE:U_SPRITE|SPATTRTBLBASEADDR[5]          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; wifi:uwifi|fifo_data_in[6]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[31]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; LPF2:u_lpf2|FF_D7[7]                                                   ; LPF2:u_lpf2|FF_D8[7]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; LPF2:u_lpf2|FF_D1[4]                                                   ; LPF2:u_lpf2|FF_D2[4]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.876      ;
; 0.861 ; LPF2:u_lpf2|FF_D2[3]                                                   ; LPF2:u_lpf2|FF_D3[3]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.876      ;
; 0.862 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR[1]                 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR[1]    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; INTERPO:u_interpo|FF_D2[12]                                            ; INTERPO:u_interpo|FF_D1[12]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; INTERPO:u_interpo|FF_D2[5]                                             ; INTERPO:u_interpo|FF_D1[5]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; psg:U30|regb[4]                                                        ; psg:U30|stra                                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; megasd:U03|ff_send_data[7]                                             ; megasd:U03|mmc_di~reg0                                    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[2] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[12]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[3] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[13]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R11R5_SP_ATR_ADDR[3]           ; VDP:U20|VDP_SPRITE:U_SPRITE|SPATTRTBLBASEADDR[3]          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[0] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[10]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[0]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[0]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[1]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[1]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[3]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[3]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; wifi:uwifi|fifo_data_in[4]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[29]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; wifi:uwifi|fifo_data_in[7]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[32]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[2]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[2]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[5]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[5]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.862 ; LPF2:u_lpf2|FF_D2[1]                                                   ; LPF2:u_lpf2|FF_D3[1]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.877      ;
; 0.863 ; DACin[3]                                                               ; INTERPO:u_interpo|FF_D2[3]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.878      ;
; 0.863 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[2]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[2]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.878      ;
; 0.863 ; LPF2:u_lpf2|FF_D6[3]                                                   ; LPF2:u_lpf2|FF_D7[3]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.878      ;
; 0.864 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_G[3]                      ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_G[3]         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.879      ;
; 0.865 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R26_H_SCROLL[3]                 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R26_H_SCROLL[3]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_B[5]                      ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_B[5]         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; wifi:uwifi|out_tx_data[2]                                              ; wifi:uwifi|UART:U1|tx_data_s[2]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[3]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[3]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; LPF2:u_lpf2|FF_D6[6]                                                   ; LPF2:u_lpf2|FF_D7[6]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; INTERPO:u_interpo|ODATA[3]                                             ; LPF2:u_lpf2|FF_D1[3]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.880      ;
; 0.865 ; LPF2:u_lpf2|FF_D1[2]                                                   ; LPF2:u_lpf2|FF_D2[2]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.880      ;
; 0.866 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R2_PT_NAM_ADDR[3]               ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R2_PT_NAM_ADDR[3] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; pDac_SR[0]~reg0                                                        ; pDac_SR[0]~reg0                                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; wifi:uwifi|out_tx_data[0]                                              ; wifi:uwifi|UART:U1|tx_data_s[0]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[6] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[16]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.881      ;
; 0.866 ; eseps2:U06|ff_ps2_clk_delay[1]                                         ; eseps2:U06|ff_ps2_clk_delay[2]                            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.881      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                                               ;
+-------+-------------------+-----------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.886 ; ff_mem_seq[0]     ; ff_mem_seq[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.901      ;
; 1.046 ; FreeCounter[0]    ; FreeCounter[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.061      ;
; 1.248 ; ff_mem_seq[1]     ; FreeCounter[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 1.251 ; ff_mem_seq[1]     ; ff_mem_seq[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.266      ;
; 1.260 ; ff_reload_n       ; ff_reload_n     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.275      ;
; 1.264 ; power_on_reset    ; power_on_reset  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.279      ;
; 1.295 ; ff_sdr_seq[0]     ; ff_sdr_seq[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.310      ;
; 1.309 ; ff_sdr_seq[1]     ; ff_sdr_seq[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.324      ;
; 1.327 ; FreeCounter[1]    ; FreeCounter[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.342      ;
; 1.330 ; FreeCounter[6]    ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.345      ;
; 1.331 ; FreeCounter[3]    ; FreeCounter[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.346      ;
; 1.333 ; SdrSize[0]        ; SdrSize[0]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.348      ;
; 1.335 ; SdrSta[2]         ; SdrSta[2]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.350      ;
; 1.336 ; FreeCounter[2]    ; FreeCounter[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.351      ;
; 1.336 ; FreeCounter[8]    ; FreeCounter[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.351      ;
; 1.340 ; FreeCounter[12]   ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.355      ;
; 1.343 ; FreeCounter[13]   ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.358      ;
; 1.348 ; FreeCounter[11]   ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.363      ;
; 1.376 ; ff_sdr_seq[2]     ; ff_sdr_seq[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.391      ;
; 1.481 ; FreeCounter[7]    ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; FreeCounter[9]    ; FreeCounter[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.496      ;
; 1.486 ; FreeCounter[4]    ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.501      ;
; 1.487 ; FreeCounter[5]    ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.502      ;
; 1.488 ; FreeCounter[14]   ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.503      ;
; 1.491 ; FreeCounter[10]   ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.506      ;
; 1.493 ; FreeCounter[15]   ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.508      ;
; 1.510 ; ff_mem_seq[0]     ; FreeCounter[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.525      ;
; 1.551 ; ff_sdr_seq[0]     ; ff_sdr_seq[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.566      ;
; 1.740 ; clkdiv4[2]        ; clkdiv4[2]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.755      ;
; 1.802 ; clkdiv4[4]        ; clkdiv4[4]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.817      ;
; 1.839 ; ff_sdr_seq[1]     ; ff_sdr_seq[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.854      ;
; 1.869 ; ff_sdr_seq[0]     ; ff_sdr_seq[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.884      ;
; 1.916 ; RstSeq[4]         ; RstSeq[4]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.931      ;
; 1.926 ; FreeCounter[1]    ; FreeCounter[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.941      ;
; 1.929 ; FreeCounter[6]    ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.944      ;
; 1.930 ; FreeCounter[3]    ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.945      ;
; 1.935 ; FreeCounter[8]    ; FreeCounter[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.950      ;
; 1.942 ; FreeCounter[13]   ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.957      ;
; 1.947 ; FreeCounter[11]   ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.962      ;
; 1.987 ; ff_clk21m_cnt[19] ; power_on_reset  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; -0.002       ; 0.000      ; 2.000      ;
; 2.008 ; FreeCounter[3]    ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.023      ;
; 2.013 ; FreeCounter[8]    ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.028      ;
; 2.020 ; FreeCounter[13]   ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.035      ;
; 2.054 ; RstSeq[2]         ; RstSeq[2]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.069      ;
; 2.077 ; RstSeq[3]         ; RstSeq[3]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.092      ;
; 2.086 ; FreeCounter[3]    ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.101      ;
; 2.090 ; FreeCounter[9]    ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.105      ;
; 2.091 ; FreeCounter[8]    ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.106      ;
; 2.095 ; FreeCounter[4]    ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.110      ;
; 2.096 ; FreeCounter[5]    ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.111      ;
; 2.097 ; FreeCounter[14]   ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.112      ;
; 2.100 ; FreeCounter[10]   ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.115      ;
; 2.102 ; clkdiv4[1]        ; clkdiv4[1]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.117      ;
; 2.148 ; FreeCounter[1]    ; FreeCounter[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.163      ;
; 2.148 ; FreeCounter[1]    ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.163      ;
; 2.148 ; FreeCounter[1]    ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.163      ;
; 2.148 ; FreeCounter[1]    ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.163      ;
; 2.148 ; FreeCounter[1]    ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.163      ;
; 2.151 ; FreeCounter[2]    ; FreeCounter[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.166      ;
; 2.151 ; FreeCounter[2]    ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.166      ;
; 2.151 ; FreeCounter[2]    ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.166      ;
; 2.151 ; FreeCounter[2]    ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.166      ;
; 2.151 ; FreeCounter[2]    ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.166      ;
; 2.152 ; iSltRst_n         ; reset           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; -0.002       ; 0.000      ; 2.165      ;
; 2.155 ; FreeCounter[12]   ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.170      ;
; 2.155 ; FreeCounter[12]   ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.170      ;
; 2.155 ; FreeCounter[12]   ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.170      ;
; 2.159 ; clkdiv4[3]        ; clkdiv4[3]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.174      ;
; 2.159 ; clkdiv4[3]        ; clkdiv4[2]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.174      ;
; 2.164 ; FreeCounter[3]    ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.179      ;
; 2.168 ; FreeCounter[9]    ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.183      ;
; 2.169 ; FreeCounter[8]    ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.184      ;
; 2.169 ; FreeCounter[11]   ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.184      ;
; 2.169 ; FreeCounter[11]   ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.184      ;
; 2.169 ; FreeCounter[11]   ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.184      ;
; 2.173 ; FreeCounter[4]    ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.188      ;
; 2.174 ; FreeCounter[5]    ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.189      ;
; 2.178 ; FreeCounter[10]   ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.193      ;
; 2.223 ; RstSeq[1]         ; RstSeq[1]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.238      ;
; 2.246 ; FreeCounter[9]    ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.261      ;
; 2.251 ; FreeCounter[4]    ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.266      ;
; 2.282 ; RstSeq[3]         ; SdrSta[1]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.297      ;
; 2.290 ; FreeCounter[0]    ; FreeCounter[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.305      ;
; 2.311 ; FreeCounter[6]    ; FreeCounter[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.326      ;
; 2.311 ; FreeCounter[6]    ; FreeCounter[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.326      ;
; 2.311 ; FreeCounter[6]    ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.326      ;
; 2.311 ; FreeCounter[6]    ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.326      ;
; 2.311 ; FreeCounter[6]    ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.326      ;
; 2.312 ; RstSeq[1]         ; SdrBa[0]        ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.327      ;
; 2.324 ; clkdiv4[2]        ; clkdiv4[3]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.339      ;
; 2.325 ; RstSeq[3]         ; RstSeq[4]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.340      ;
; 2.331 ; RstSeq[4]         ; SdrSta[1]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.346      ;
; 2.348 ; ff_sdr_seq[2]     ; ff_sdr_seq[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.363      ;
; 2.388 ; FreeCounter[6]    ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.403      ;
; 2.388 ; FreeCounter[6]    ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.403      ;
; 2.388 ; FreeCounter[6]    ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.403      ;
; 2.390 ; ff_sdr_seq[1]     ; SdrSta[0]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.405      ;
; 2.397 ; FreeCounter[8]    ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.412      ;
; 2.397 ; FreeCounter[8]    ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.412      ;
; 2.397 ; FreeCounter[8]    ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.412      ;
+-------+-------------------+-----------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                              ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 4.436 ; reset     ; clkdiv4[0] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.068     ; 7.097      ;
; 4.437 ; reset     ; clkdiv4[1] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.068     ; 7.096      ;
; 4.469 ; reset     ; clk4mhzb   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 0.000      ; 7.132      ;
; 5.155 ; reset     ; clkdiv4[4] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.068     ; 6.378      ;
; 5.155 ; reset     ; clkdiv4[3] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.068     ; 6.378      ;
; 5.155 ; reset     ; clkdiv4[2] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.068     ; 6.378      ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                                                       ;
+--------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 41.613 ; switched_io_ports:U35|forced_v_mode~reg0 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; -0.059     ; 4.845      ;
; 42.827 ; CmtScro                                  ; eseps2:U06|ff_led_scroll_lock                       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; 0.041      ; 3.731      ;
; 43.135 ; PpiPortC[6]                              ; eseps2:U06|ff_led_caps_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; -0.041     ; 3.341      ;
; 43.789 ; switched_io_ports:U35|LastRst_sta~reg0   ; portF4_bit7                                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; 0.045      ; 2.773      ;
; 45.079 ; psg:U30|kana                             ; eseps2:U06|ff_led_kana_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; 0.000      ; 1.438      ;
; 50.960 ; reset                                    ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.129      ;
; 50.976 ; reset                                    ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1IS1STBYTE  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.010      ; 7.191      ;
; 50.980 ; reset                                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|TR                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.008      ; 7.185      ;
; 50.987 ; reset                                    ; VDP:U20|VDP_SSG:U_SSG|IVIDEOVS_N                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.102      ;
; 50.997 ; reset                                    ; VDP:U20|IRAMADR[0]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.092      ;
; 50.997 ; reset                                    ; VDP:U20|IRAMADR[2]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.092      ;
; 50.997 ; reset                                    ; VDP:U20|IRAMADR[3]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.092      ;
; 50.997 ; reset                                    ; eseps2:U06|ff_ps2_clk~en                            ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 7.194      ;
; 51.001 ; reset                                    ; VDP:U20|VDP_VGA:U_VDP_VGA|FF_VSYNC_N                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.088      ;
; 51.004 ; reset                                    ; VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_HSYNC_INT_N    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.085      ;
; 51.004 ; reset                                    ; VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_VSYNC_INT_N    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.085      ;
; 51.006 ; reset                                    ; VDP:U20|IRAMADR[16]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.151      ;
; 51.006 ; reset                                    ; VDP:U20|IRAMADR[15]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.151      ;
; 51.006 ; reset                                    ; VDP:U20|IRAMADR[7]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.151      ;
; 51.008 ; reset                                    ; VDP:U20|PRAMWE_N                                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.081      ;
; 51.015 ; reset                                    ; iSltDat[6]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.074      ;
; 51.018 ; reset                                    ; VDP:U20|IRAMADR[11]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.067     ; 7.072      ;
; 51.018 ; reset                                    ; VDP:U20|IRAMADR[13]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.067     ; 7.072      ;
; 51.018 ; reset                                    ; VDP:U20|IRAMADR[14]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.067     ; 7.072      ;
; 51.018 ; reset                                    ; VDP:U20|IRAMADR[10]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.067     ; 7.072      ;
; 51.021 ; reset                                    ; PpiPortA[4]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.219      ;
; 51.021 ; reset                                    ; PpiPortA[2]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.219      ;
; 51.023 ; reset                                    ; iSltDat[2]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.066      ;
; 51.025 ; reset                                    ; clk4mhz                                             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.132      ;
; 51.025 ; reset                                    ; hybridclk_n                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.132      ;
; 51.031 ; reset                                    ; PpiPortA[0]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.031 ; reset                                    ; PpiPortA[6]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.031 ; reset                                    ; megasd:U03|ff_send_data[7]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.031 ; reset                                    ; dlydbi[0]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.031 ; reset                                    ; dlydbi[1]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.031 ; reset                                    ; megasd:U03|ff_send_data[6]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.031 ; reset                                    ; VDP:U20|VDP_VGA:U_VDP_VGA|FF_HSYNC_N                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.068     ; 7.058      ;
; 51.031 ; reset                                    ; megasd:U03|ff_send_data[5]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.031 ; reset                                    ; megasd:U03|ff_send_data[4]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.209      ;
; 51.034 ; reset                                    ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP2IS1STBYTE  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.123      ;
; 51.038 ; reset                                    ; dlydbi[7]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.202      ;
; 51.038 ; reset                                    ; eseps2:U06|ff_key_x[4]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.202      ;
; 51.038 ; reset                                    ; eseps2:U06|ff_key_x[5]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.202      ;
; 51.039 ; reset                                    ; iSltDat[5]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.076      ; 7.194      ;
; 51.039 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[0]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.118      ;
; 51.039 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[1]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.118      ;
; 51.039 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[2]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.118      ;
; 51.039 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[3]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.118      ;
; 51.039 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[4]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.118      ;
; 51.040 ; reset                                    ; iSltAdr[6]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.200      ;
; 51.040 ; reset                                    ; iSltAdr[5]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.200      ;
; 51.040 ; reset                                    ; iSltAdr[4]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.200      ;
; 51.040 ; reset                                    ; iSltAdr[2]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.200      ;
; 51.040 ; reset                                    ; iSltAdr[3]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.200      ;
; 51.040 ; reset                                    ; iSltAdr[7]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.200      ;
; 51.040 ; reset                                    ; VDP:U20|IRAMADR[4]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.117      ;
; 51.040 ; reset                                    ; VDP:U20|IRAMADR[5]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.117      ;
; 51.040 ; reset                                    ; VDP:U20|IRAMADR[6]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.117      ;
; 51.040 ; reset                                    ; VDP:U20|IRAMADR[8]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.117      ;
; 51.040 ; reset                                    ; VDP:U20|IRAMADR[9]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 7.117      ;
; 51.041 ; reset                                    ; iSltDat[1]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.067     ; 7.049      ;
; 51.041 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgShapeEnv[0]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.069      ; 7.185      ;
; 51.041 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgShapeEnv[3]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.069      ; 7.185      ;
; 51.044 ; reset                                    ; iSltDat[7]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.069      ; 7.182      ;
; 51.044 ; reset                                    ; iSltAdr[11]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.186      ;
; 51.044 ; reset                                    ; iSltAdr[10]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.186      ;
; 51.045 ; reset                                    ; iSltAdr[0]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.195      ;
; 51.045 ; reset                                    ; ExpSlot3[5]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.195      ;
; 51.045 ; reset                                    ; ExpSlot3[3]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.195      ;
; 51.045 ; reset                                    ; ExpSlot3[1]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.195      ;
; 51.045 ; reset                                    ; ExpSlot3[0]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.195      ;
; 51.045 ; reset                                    ; dlydbi[4]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.195      ;
; 51.045 ; reset                                    ; dlydbi[6]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.195      ;
; 51.050 ; reset                                    ; iSltDat[0]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.005     ; 7.102      ;
; 51.051 ; reset                                    ; VDP:U20|IRAMADR[12]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.189      ;
; 51.051 ; reset                                    ; VDP:U20|IRAMADR[1]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.189      ;
; 51.055 ; reset                                    ; iSltDat[3]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.008      ; 7.110      ;
; 51.055 ; reset                                    ; iSltDat[4]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.008      ; 7.110      ;
; 51.055 ; reset                                    ; eseps2:U06|ff_led_caps_lock                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 7.134      ;
; 51.055 ; reset                                    ; eseps2:U06|ff_led_kana_lock                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 7.134      ;
; 51.055 ; reset                                    ; eseps2:U06|ff_led_scroll_lock                       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 7.134      ;
; 51.055 ; reset                                    ; dlydbi[2]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.185      ;
; 51.055 ; reset                                    ; dlydbi[3]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.185      ;
; 51.055 ; reset                                    ; dlydbi[5]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.083      ; 7.185      ;
; 51.055 ; reset                                    ; tr_pcm:U40|ff_da0[5]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.008      ; 7.110      ;
; 51.055 ; reset                                    ; tr_pcm:U40|ff_da0[4]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.008      ; 7.110      ;
; 51.055 ; reset                                    ; tr_pcm:U40|ff_da0[3]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.008      ; 7.110      ;
; 51.056 ; reset                                    ; iSltMerq_n                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 7.133      ;
; 51.056 ; reset                                    ; iSltRfsh_n                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 7.133      ;
; 51.057 ; reset                                    ; iSltAdr[14]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.173      ;
; 51.057 ; reset                                    ; PpiPortA[5]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.173      ;
; 51.057 ; reset                                    ; PpiPortA[3]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.173      ;
; 51.057 ; reset                                    ; PpiPortA[1]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.173      ;
; 51.057 ; reset                                    ; PpiPortA[7]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.173      ;
; 51.058 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[8]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.069      ; 7.168      ;
; 51.058 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChC[8]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.079      ; 7.178      ;
; 51.058 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[9]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.069      ; 7.168      ;
; 51.058 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[1]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.073      ; 7.172      ;
; 51.058 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChC[9]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.079      ; 7.178      ;
; 51.058 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[10]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.069      ; 7.168      ;
+--------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                                                       ;
+-------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 1.423 ; psg:U30|kana                             ; eseps2:U06|ff_led_kana_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.438      ;
; 2.713 ; switched_io_ports:U35|LastRst_sta~reg0   ; portF4_bit7                                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.045      ; 2.773      ;
; 3.367 ; PpiPortC[6]                              ; eseps2:U06|ff_led_caps_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; -0.041     ; 3.341      ;
; 3.675 ; CmtScro                                  ; eseps2:U06|ff_led_scroll_lock                       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.041      ; 3.731      ;
; 4.889 ; switched_io_ports:U35|forced_v_mode~reg0 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; -0.059     ; 4.845      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|DACout                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|Acu[13]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|Acu[12]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[21]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_state[0]                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_state[1]                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_state[2]                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|Acu[11]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|Acu[10]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[19]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|Acu[9]                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[18]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|Acu[8]                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[17]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|Acu[7]                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[13]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[12]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[11]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[10]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[9]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[8]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[7]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[6]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[5]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[4]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[3]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[2]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[7]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[1]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[6]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[0]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[5]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[4]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[3]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[2]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[1]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[0]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[13]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[12]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[11]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[10]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[9]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[8]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[7]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[5]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[3]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D2[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D3[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D4[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D5[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D6[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D7[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[1]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D2[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D3[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D4[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D5[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D6[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D7[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; INTERPO:u_interpo|ODATA[13]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[0]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D2[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D3[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D4[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D5[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D6[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D7[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; INTERPO:u_interpo|ODATA[12]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[11]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; INTERPO:u_interpo|ODATA[11]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[10]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D2[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D3[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D4[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D5[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D6[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D7[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; INTERPO:u_interpo|ODATA[10]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[9]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D2[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D3[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D4[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D5[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D6[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D7[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; INTERPO:u_interpo|ODATA[9]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[8]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
; 4.985 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[7]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.008      ; 5.010      ;
+-------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                               ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 6.431 ; reset     ; clkdiv4[4] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.068     ; 6.378      ;
; 6.431 ; reset     ; clkdiv4[3] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.068     ; 6.378      ;
; 6.431 ; reset     ; clkdiv4[2] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.068     ; 6.378      ;
; 7.117 ; reset     ; clk4mhzb   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 7.132      ;
; 7.149 ; reset     ; clkdiv4[1] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.068     ; 7.096      ;
; 7.150 ; reset     ; clkdiv4[0] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.068     ; 7.097      ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------+
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[0]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[0]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[10] ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[10] ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[11] ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[11] ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[12] ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[12] ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[13] ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[13] ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[14] ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[14] ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[15] ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[15] ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[1]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[1]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[2]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[2]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[3]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[3]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[4]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[4]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[5]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[5]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[6]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[6]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[7]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[7]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[8]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[8]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[9]  ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[9]  ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[0]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[0]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[1]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[1]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[2]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[2]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[3]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[3]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[4]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[4]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[5]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[5]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[6]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[6]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[7]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[7]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[0]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[0]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[1]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[1]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[2]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[2]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[3]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[3]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[4]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[4]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[0]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[0]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[10]      ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[10]      ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[11]      ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[11]      ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[1]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[1]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[2]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[2]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[3]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[3]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[4]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[4]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[5]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[5]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[6]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[6]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[7]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[7]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[8]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[8]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[9]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[9]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[0]        ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[0]        ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[1]        ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[1]        ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[0]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[0]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[1]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[1]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[2]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[2]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]       ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]       ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]~en    ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]~en    ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]      ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]      ;
; 4.001 ; 5.819        ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]~en   ;
; 4.001 ; 5.819        ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]~en   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------+
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; Blink_s        ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; Blink_s        ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtIn          ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtIn          ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtScro        ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtScro        ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[0]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[0]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[10]      ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[10]      ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[11]      ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[11]      ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[12]      ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[12]      ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[13]      ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[13]      ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[1]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[1]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[2]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[2]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[3]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[3]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[4]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[4]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[5]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[5]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[6]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[6]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[7]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[7]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[8]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[8]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[9]       ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[9]       ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[0] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[0] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[1] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[1] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpDec         ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpDec         ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[0]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[0]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[1]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[1]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[2]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[2]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[3]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[3]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[4]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[4]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[5]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[5]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[6]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[6]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[7]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[7]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[0]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[0]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[1]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[1]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[2]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[2]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[3]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[3]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[4]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[4]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[5]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[5]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[6]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[6]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[7]    ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[7]    ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[0]     ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[0]     ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[1]     ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[1]     ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[2]     ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[2]     ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[3]     ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[3]     ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[4]     ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[4]     ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[5]     ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[5]     ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[6]     ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[6]     ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[0] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[0] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[1] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[1] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[2] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[2] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[3] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[3] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[0] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[0] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[1] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[1] ;
; 21.459 ; 23.277       ; 1.818          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[2] ;
; 21.459 ; 23.277       ; 1.818          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[2] ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pClk21m'                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[0]    ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[0]    ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[1]    ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[1]    ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|extclk[0] ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|extclk[0] ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|inclk[0]  ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|inclk[0]  ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; pClk21m|combout                    ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; pClk21m|combout                    ;
; 43.971 ; 46.554       ; 2.583          ; Port Rate        ; pClk21m ; Rise       ; pClk21m                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; pDac_SR[*]   ; pClk21m    ; 7.296  ; 7.296  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5]  ; pClk21m    ; 7.296  ; 7.296  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; 9.289  ; 9.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[0]     ; pClk21m    ; 8.354  ; 8.354  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[1]     ; pClk21m    ; 8.500  ; 8.500  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[2]     ; pClk21m    ; 8.754  ; 8.754  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[3]     ; pClk21m    ; 7.810  ; 7.810  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[7]     ; pClk21m    ; 9.289  ; 9.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyA[*]     ; pClk21m    ; 8.187  ; 8.187  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[0]    ; pClk21m    ; 8.000  ; 8.000  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[1]    ; pClk21m    ; 7.940  ; 7.940  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[2]    ; pClk21m    ; 8.187  ; 8.187  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[3]    ; pClk21m    ; 7.931  ; 7.931  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[4]    ; pClk21m    ; 7.892  ; 7.892  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[5]    ; pClk21m    ; 7.986  ; 7.986  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyB[*]     ; pClk21m    ; 8.193  ; 8.193  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[0]    ; pClk21m    ; 7.765  ; 7.765  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[1]    ; pClk21m    ; 7.270  ; 7.270  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[2]    ; pClk21m    ; 7.916  ; 7.916  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[3]    ; pClk21m    ; 7.733  ; 7.733  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[4]    ; pClk21m    ; 8.193  ; 8.193  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[5]    ; pClk21m    ; 7.926  ; 7.926  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Clk      ; pClk21m    ; 8.761  ; 8.761  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Dat      ; pClk21m    ; 8.642  ; 8.642  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Dt[*]    ; pClk21m    ; 9.706  ; 9.706  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSd_Dt[0]   ; pClk21m    ; 9.706  ; 9.706  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]   ; pClk21m    ; 11.086 ; 11.086 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0]  ; pClk21m    ; 11.086 ; 11.086 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1]  ; pClk21m    ; 10.210 ; 10.210 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2]  ; pClk21m    ; 9.649  ; 9.649  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3]  ; pClk21m    ; 8.998  ; 8.998  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4]  ; pClk21m    ; 8.975  ; 8.975  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5]  ; pClk21m    ; 9.661  ; 9.661  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6]  ; pClk21m    ; 9.957  ; 9.957  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7]  ; pClk21m    ; 9.291  ; 9.291  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pUsbP1       ; pClk21m    ; 9.145  ; 9.145  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; 18.530 ; 18.530 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pDip[4]     ; pClk21m    ; 18.530 ; 18.530 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pMemDat[*]   ; pClk21m    ; 4.744  ; 4.744  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[0]  ; pClk21m    ; 4.453  ; 4.453  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[1]  ; pClk21m    ; 4.646  ; 4.646  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[2]  ; pClk21m    ; 4.447  ; 4.447  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[3]  ; pClk21m    ; 4.384  ; 4.384  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[4]  ; pClk21m    ; 4.647  ; 4.647  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[5]  ; pClk21m    ; 4.389  ; 4.389  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[6]  ; pClk21m    ; 4.360  ; 4.360  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[7]  ; pClk21m    ; 4.362  ; 4.362  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[8]  ; pClk21m    ; 4.744  ; 4.744  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[9]  ; pClk21m    ; 4.508  ; 4.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[10] ; pClk21m    ; 4.684  ; 4.684  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[11] ; pClk21m    ; 4.628  ; 4.628  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[12] ; pClk21m    ; 4.364  ; 4.364  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[13] ; pClk21m    ; 4.113  ; 4.113  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[14] ; pClk21m    ; 4.145  ; 4.145  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[15] ; pClk21m    ; 4.316  ; 4.316  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pSltRst_n    ; pClk21m    ; 4.154  ; 4.154  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
+--------------+------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+--------------+------------+---------+---------+------------+-----------------------------------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                         ;
+--------------+------------+---------+---------+------------+-----------------------------------------+
; pDac_SR[*]   ; pClk21m    ; -7.244  ; -7.244  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5]  ; pClk21m    ; -7.244  ; -7.244  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; -7.758  ; -7.758  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[0]     ; pClk21m    ; -8.302  ; -8.302  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[1]     ; pClk21m    ; -8.448  ; -8.448  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[2]     ; pClk21m    ; -8.702  ; -8.702  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[3]     ; pClk21m    ; -7.758  ; -7.758  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[7]     ; pClk21m    ; -9.237  ; -9.237  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyA[*]     ; pClk21m    ; -7.840  ; -7.840  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[0]    ; pClk21m    ; -7.948  ; -7.948  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[1]    ; pClk21m    ; -7.888  ; -7.888  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[2]    ; pClk21m    ; -8.135  ; -8.135  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[3]    ; pClk21m    ; -7.879  ; -7.879  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[4]    ; pClk21m    ; -7.840  ; -7.840  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[5]    ; pClk21m    ; -7.934  ; -7.934  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyB[*]     ; pClk21m    ; -7.218  ; -7.218  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[0]    ; pClk21m    ; -7.713  ; -7.713  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[1]    ; pClk21m    ; -7.218  ; -7.218  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[2]    ; pClk21m    ; -7.864  ; -7.864  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[3]    ; pClk21m    ; -7.681  ; -7.681  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[4]    ; pClk21m    ; -8.141  ; -8.141  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[5]    ; pClk21m    ; -7.874  ; -7.874  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Clk      ; pClk21m    ; -8.709  ; -8.709  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Dat      ; pClk21m    ; -8.590  ; -8.590  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Dt[*]    ; pClk21m    ; -9.654  ; -9.654  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSd_Dt[0]   ; pClk21m    ; -9.654  ; -9.654  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]   ; pClk21m    ; -8.923  ; -8.923  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0]  ; pClk21m    ; -11.034 ; -11.034 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1]  ; pClk21m    ; -10.158 ; -10.158 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2]  ; pClk21m    ; -9.597  ; -9.597  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3]  ; pClk21m    ; -8.946  ; -8.946  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4]  ; pClk21m    ; -8.923  ; -8.923  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5]  ; pClk21m    ; -9.609  ; -9.609  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6]  ; pClk21m    ; -9.905  ; -9.905  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7]  ; pClk21m    ; -9.239  ; -9.239  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pUsbP1       ; pClk21m    ; -9.093  ; -9.093  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; -15.950 ; -15.950 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pDip[4]     ; pClk21m    ; -15.950 ; -15.950 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pMemDat[*]   ; pClk21m    ; -3.550  ; -3.550  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[0]  ; pClk21m    ; -4.256  ; -4.256  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[1]  ; pClk21m    ; -4.230  ; -4.230  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[2]  ; pClk21m    ; -4.244  ; -4.244  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[3]  ; pClk21m    ; -4.165  ; -4.165  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[4]  ; pClk21m    ; -4.233  ; -4.233  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[5]  ; pClk21m    ; -4.227  ; -4.227  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[6]  ; pClk21m    ; -4.203  ; -4.203  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[7]  ; pClk21m    ; -3.950  ; -3.950  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[8]  ; pClk21m    ; -4.330  ; -4.330  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[9]  ; pClk21m    ; -4.306  ; -4.306  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[10] ; pClk21m    ; -4.268  ; -4.268  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[11] ; pClk21m    ; -4.213  ; -4.213  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[12] ; pClk21m    ; -4.091  ; -4.091  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[13] ; pClk21m    ; -3.550  ; -3.550  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[14] ; pClk21m    ; -4.089  ; -4.089  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[15] ; pClk21m    ; -4.261  ; -4.261  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pSltRst_n    ; pClk21m    ; -4.102  ; -4.102  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
+--------------+------------+---------+---------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; pCpuClk      ; pClk21m    ; 11.945 ; 11.945 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SL[*]   ; pClk21m    ; 8.837  ; 8.837  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[0]  ; pClk21m    ; 8.837  ; 8.837  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[5]  ; pClk21m    ; 8.172  ; 8.172  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SR[*]   ; pClk21m    ; 8.340  ; 8.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[0]  ; pClk21m    ; 7.814  ; 7.814  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[1]  ; pClk21m    ; 5.272  ; 5.272  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[2]  ; pClk21m    ; 5.211  ; 5.211  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[3]  ; pClk21m    ; 5.553  ; 5.553  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[5]  ; pClk21m    ; 8.340  ; 8.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VB[*]   ; pClk21m    ; 6.004  ; 6.004  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[0]  ; pClk21m    ; 6.004  ; 6.004  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[1]  ; pClk21m    ; 5.997  ; 5.997  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[2]  ; pClk21m    ; 5.704  ; 5.704  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[3]  ; pClk21m    ; 5.693  ; 5.693  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[4]  ; pClk21m    ; 5.625  ; 5.625  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[5]  ; pClk21m    ; 5.692  ; 5.692  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VG[*]   ; pClk21m    ; 6.440  ; 6.440  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[0]  ; pClk21m    ; 5.321  ; 5.321  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[1]  ; pClk21m    ; 5.321  ; 5.321  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[2]  ; pClk21m    ; 5.309  ; 5.309  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[3]  ; pClk21m    ; 5.314  ; 5.314  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[4]  ; pClk21m    ; 6.039  ; 6.039  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[5]  ; pClk21m    ; 6.440  ; 6.440  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VR[*]   ; pClk21m    ; 7.532  ; 7.532  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[0]  ; pClk21m    ; 6.410  ; 6.410  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[1]  ; pClk21m    ; 6.406  ; 6.406  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[2]  ; pClk21m    ; 6.802  ; 6.802  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[3]  ; pClk21m    ; 6.761  ; 6.761  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[4]  ; pClk21m    ; 6.714  ; 6.714  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[5]  ; pClk21m    ; 7.532  ; 7.532  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyA[*]     ; pClk21m    ; 7.053  ; 7.053  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[4]    ; pClk21m    ; 7.053  ; 7.053  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[5]    ; pClk21m    ; 6.956  ; 6.956  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyB[*]     ; pClk21m    ; 6.579  ; 6.579  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[4]    ; pClk21m    ; 6.579  ; 6.579  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[5]    ; pClk21m    ; 6.566  ; 6.566  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLed[*]      ; pClk21m    ; 14.018 ; 14.018 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[0]     ; pClk21m    ; 13.746 ; 13.746 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[1]     ; pClk21m    ; 14.006 ; 14.006 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[2]     ; pClk21m    ; 13.710 ; 13.710 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[3]     ; pClk21m    ; 13.697 ; 13.697 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[4]     ; pClk21m    ; 14.018 ; 14.018 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[5]     ; pClk21m    ; 13.446 ; 13.446 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[6]     ; pClk21m    ; 13.365 ; 13.365 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[7]     ; pClk21m    ; 12.279 ; 12.279 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLedPwr      ; pClk21m    ; 10.756 ; 10.756 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Clk      ; pClk21m    ; 7.433  ; 7.433  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Dat      ; pClk21m    ; 7.417  ; 7.417  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Ck       ; pClk21m    ; 8.335  ; 8.335  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Cm       ; pClk21m    ; 8.810  ; 8.810  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Dt[*]    ; pClk21m    ; 8.289  ; 8.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSd_Dt[3]   ; pClk21m    ; 8.289  ; 8.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 18.810 ; 18.810 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 18.409 ; 18.409 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 18.411 ; 18.411 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 18.769 ; 18.769 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 18.608 ; 18.608 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 18.805 ; 18.805 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 18.736 ; 18.736 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 18.670 ; 18.670 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 18.810 ; 18.810 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltInt_n    ; pClk21m    ; 7.829  ; 7.829  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSlts2_n  ; pClk21m    ; 14.643 ; 14.643 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSltsl_n  ; pClk21m    ; 14.473 ; 14.473 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrA        ; pClk21m    ; 7.016  ; 7.016  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrB        ; pClk21m    ; 6.011  ; 6.011  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pUsbN1       ; pClk21m    ; 8.241  ; 8.241  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoHS_n   ; pClk21m    ; 4.349  ; 4.349  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoVS_n   ; pClk21m    ; 4.340  ; 4.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 9.716  ; 9.716  ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 11.410 ; 11.410 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 10.828 ; 10.828 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 10.865 ; 10.865 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 10.886 ; 10.886 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 10.743 ; 10.743 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 10.434 ; 10.434 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 10.768 ; 10.768 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 10.695 ; 10.695 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 11.410 ; 11.410 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 8.923  ; 8.923  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLed[*]      ; pClk21m    ; 14.778 ; 14.778 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[0]     ; pClk21m    ; 14.724 ; 14.724 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[1]     ; pClk21m    ; 14.705 ; 14.705 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[2]     ; pClk21m    ; 14.761 ; 14.761 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[3]     ; pClk21m    ; 14.671 ; 14.671 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[4]     ; pClk21m    ; 14.730 ; 14.730 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[5]     ; pClk21m    ; 14.765 ; 14.765 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[6]     ; pClk21m    ; 14.679 ; 14.679 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[7]     ; pClk21m    ; 14.778 ; 14.778 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLedPwr      ; pClk21m    ; 13.255 ; 13.255 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemAdr[*]   ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[0]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[1]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[2]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[3]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[4]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[5]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[6]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[7]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[8]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[9]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[10] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[11] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa0      ; pClk21m    ; 6.311  ; 6.311  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa1      ; pClk21m    ; 5.891  ; 5.891  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemCas_n    ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemDat[*]   ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[0]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[1]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[2]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[3]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[4]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[5]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[6]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[7]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[8]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[9]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[10] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[11] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[12] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[13] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[14] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[15] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemLdq      ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemRas_n    ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemUdq      ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemWe_n     ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pSltDat[*]   ; pClk21m    ; 12.319 ; 12.319 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[0]  ; pClk21m    ; 11.729 ; 11.729 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[1]  ; pClk21m    ; 11.006 ; 11.006 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[2]  ; pClk21m    ; 12.218 ; 12.218 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[3]  ; pClk21m    ; 12.030 ; 12.030 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[4]  ; pClk21m    ; 11.816 ; 11.816 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[5]  ; pClk21m    ; 12.319 ; 12.319 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[6]  ; pClk21m    ; 12.143 ; 12.143 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[7]  ; pClk21m    ; 11.996 ; 11.996 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemClk      ; pClk21m    ; 1.396  ;        ; Rise       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
; pMemClk      ; pClk21m    ;        ; 1.396  ; Fall       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; pCpuClk      ; pClk21m    ; 7.374  ; 7.374  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SL[*]   ; pClk21m    ; 8.172  ; 8.172  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[0]  ; pClk21m    ; 8.837  ; 8.837  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[5]  ; pClk21m    ; 8.172  ; 8.172  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SR[*]   ; pClk21m    ; 5.211  ; 5.211  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[0]  ; pClk21m    ; 7.814  ; 7.814  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[1]  ; pClk21m    ; 5.272  ; 5.272  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[2]  ; pClk21m    ; 5.211  ; 5.211  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[3]  ; pClk21m    ; 5.553  ; 5.553  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[5]  ; pClk21m    ; 8.340  ; 8.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VB[*]   ; pClk21m    ; 5.625  ; 5.625  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[0]  ; pClk21m    ; 6.004  ; 6.004  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[1]  ; pClk21m    ; 5.997  ; 5.997  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[2]  ; pClk21m    ; 5.704  ; 5.704  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[3]  ; pClk21m    ; 5.693  ; 5.693  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[4]  ; pClk21m    ; 5.625  ; 5.625  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[5]  ; pClk21m    ; 5.692  ; 5.692  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VG[*]   ; pClk21m    ; 5.309  ; 5.309  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[0]  ; pClk21m    ; 5.321  ; 5.321  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[1]  ; pClk21m    ; 5.321  ; 5.321  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[2]  ; pClk21m    ; 5.309  ; 5.309  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[3]  ; pClk21m    ; 5.314  ; 5.314  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[4]  ; pClk21m    ; 6.039  ; 6.039  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[5]  ; pClk21m    ; 6.440  ; 6.440  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VR[*]   ; pClk21m    ; 6.406  ; 6.406  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[0]  ; pClk21m    ; 6.410  ; 6.410  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[1]  ; pClk21m    ; 6.406  ; 6.406  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[2]  ; pClk21m    ; 6.802  ; 6.802  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[3]  ; pClk21m    ; 6.761  ; 6.761  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[4]  ; pClk21m    ; 6.714  ; 6.714  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[5]  ; pClk21m    ; 7.532  ; 7.532  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyA[*]     ; pClk21m    ; 6.956  ; 6.956  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[4]    ; pClk21m    ; 7.053  ; 7.053  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[5]    ; pClk21m    ; 6.956  ; 6.956  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyB[*]     ; pClk21m    ; 6.566  ; 6.566  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[4]    ; pClk21m    ; 6.579  ; 6.579  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[5]    ; pClk21m    ; 6.566  ; 6.566  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLed[*]      ; pClk21m    ; 8.586  ; 8.586  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[0]     ; pClk21m    ; 10.501 ; 10.501 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[1]     ; pClk21m    ; 10.665 ; 10.665 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[2]     ; pClk21m    ; 10.840 ; 10.840 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[3]     ; pClk21m    ; 9.754  ; 9.754  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[4]     ; pClk21m    ; 10.541 ; 10.541 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[5]     ; pClk21m    ; 8.586  ; 8.586  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[6]     ; pClk21m    ; 10.510 ; 10.510 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[7]     ; pClk21m    ; 9.011  ; 9.011  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLedPwr      ; pClk21m    ; 10.756 ; 10.756 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Clk      ; pClk21m    ; 7.433  ; 7.433  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Dat      ; pClk21m    ; 7.417  ; 7.417  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Ck       ; pClk21m    ; 8.335  ; 8.335  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Cm       ; pClk21m    ; 8.810  ; 8.810  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Dt[*]    ; pClk21m    ; 8.289  ; 8.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSd_Dt[3]   ; pClk21m    ; 8.289  ; 8.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 10.050 ; 10.050 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 10.091 ; 10.091 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 10.050 ; 10.050 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 10.484 ; 10.484 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 11.089 ; 11.089 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 10.595 ; 10.595 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 10.968 ; 10.968 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 10.765 ; 10.765 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 10.388 ; 10.388 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltInt_n    ; pClk21m    ; 6.348  ; 6.348  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSlts2_n  ; pClk21m    ; 10.291 ; 10.291 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSltsl_n  ; pClk21m    ; 9.553  ; 9.553  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrA        ; pClk21m    ; 7.016  ; 7.016  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrB        ; pClk21m    ; 6.011  ; 6.011  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pUsbN1       ; pClk21m    ; 8.241  ; 8.241  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoHS_n   ; pClk21m    ; 4.349  ; 4.349  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoVS_n   ; pClk21m    ; 4.340  ; 4.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 8.843  ; 8.843  ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 10.434 ; 10.434 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 10.828 ; 10.828 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 10.865 ; 10.865 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 10.886 ; 10.886 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 10.743 ; 10.743 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 10.434 ; 10.434 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 10.768 ; 10.768 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 10.695 ; 10.695 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 11.410 ; 11.410 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 7.091  ; 7.091  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLed[*]      ; pClk21m    ; 11.413 ; 11.413 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[0]     ; pClk21m    ; 11.462 ; 11.462 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[1]     ; pClk21m    ; 11.458 ; 11.458 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[2]     ; pClk21m    ; 11.520 ; 11.520 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[3]     ; pClk21m    ; 11.413 ; 11.413 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[4]     ; pClk21m    ; 11.478 ; 11.478 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[5]     ; pClk21m    ; 11.520 ; 11.520 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[6]     ; pClk21m    ; 11.438 ; 11.438 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[7]     ; pClk21m    ; 11.517 ; 11.517 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLedPwr      ; pClk21m    ; 13.255 ; 13.255 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemAdr[*]   ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[0]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[1]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[2]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[3]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[4]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[5]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[6]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[7]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[8]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[9]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[10] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[11] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa0      ; pClk21m    ; 6.311  ; 6.311  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa1      ; pClk21m    ; 5.891  ; 5.891  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemCas_n    ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemDat[*]   ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[0]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[1]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[2]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[3]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[4]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[5]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[6]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[7]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[8]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[9]  ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[10] ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[11] ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[12] ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[13] ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[14] ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[15] ; pClk21m    ; 3.508  ; 3.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemLdq      ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemRas_n    ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemUdq      ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemWe_n     ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pSltDat[*]   ; pClk21m    ; 11.006 ; 11.006 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[0]  ; pClk21m    ; 11.729 ; 11.729 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[1]  ; pClk21m    ; 11.006 ; 11.006 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[2]  ; pClk21m    ; 12.218 ; 12.218 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[3]  ; pClk21m    ; 12.030 ; 12.030 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[4]  ; pClk21m    ; 11.816 ; 11.816 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[5]  ; pClk21m    ; 12.319 ; 12.319 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[6]  ; pClk21m    ; 12.143 ; 12.143 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[7]  ; pClk21m    ; 11.996 ; 11.996 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemClk      ; pClk21m    ; 1.396  ;        ; Rise       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
; pMemClk      ; pClk21m    ;        ; 1.396  ; Fall       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; pDip[3]    ; pLed[3]     ; 17.920 ;    ;    ; 17.920 ;
; pDip[4]    ; pLed[4]     ; 17.933 ;    ;    ; 17.933 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; pDip[3]    ; pLed[3]     ; 17.920 ;    ;    ; 17.920 ;
; pDip[4]    ; pLed[4]     ; 17.933 ;    ;    ; 17.933 ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                             ;
+-------------+------------+--------+------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                         ;
+-------------+------------+--------+------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 10.709 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 11.069 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 10.709 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 5.641  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 5.641  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 5.644  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 5.678  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 8.449  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 18.892 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 18.892 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 18.892 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 19.130 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 19.130 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 19.129 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 19.130 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 19.129 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 19.129 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 4.452  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                     ;
+-------------+------------+--------+------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                         ;
+-------------+------------+--------+------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 9.398  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 9.758  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 9.398  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 5.641  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 5.641  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 5.644  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 5.678  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 8.449  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 13.952 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 13.952 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 13.952 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 14.190 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 14.190 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 14.189 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 14.190 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 14.189 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 14.189 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 4.452  ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                         ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 10.709    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 11.069    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 10.709    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 5.641     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 5.641     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 5.644     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 5.678     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 8.449     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 18.892    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 18.892    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 18.892    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 19.130    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 19.130    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 19.129    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 19.130    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 19.129    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 19.129    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 4.452     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                         ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 9.398     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 9.758     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 9.398     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 5.641     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 5.641     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 5.644     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 5.678     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 8.449     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 13.952    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 13.952    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 13.952    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 14.190    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 14.190    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 14.189    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 14.190    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 14.189    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 14.189    ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 4.452     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk1 ; 4.222  ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; 18.276 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.339 ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.361 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk1 ; 8.761  ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; 44.608 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.576 ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; 2.592 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; PLL4X:U00|altpll:altpll_component|_clk1 ; 4.585  ; 0.000         ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; 22.043 ; 0.000         ;
; pClk21m                                 ; 23.277 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                                      ;
+-------+---------------+-------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node     ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 4.222 ; pMemDat[8]    ; RamDbi[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 2.010      ;
; 4.251 ; pMemDat[10]   ; RamDbi[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.981      ;
; 4.270 ; pMemDat[1]    ; RamDbi[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.962      ;
; 4.273 ; pMemDat[4]    ; RamDbi[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.959      ;
; 4.277 ; pMemDat[11]   ; RamDbi[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.955      ;
; 4.313 ; pMemDat[9]    ; RamDbi[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.919      ;
; 4.341 ; pMemDat[0]    ; RamDbi[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.891      ;
; 4.343 ; pMemDat[2]    ; RamDbi[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.889      ;
; 4.373 ; pMemDat[3]    ; RamDbi[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.859      ;
; 4.375 ; pMemDat[5]    ; VrmDbi[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.857      ;
; 4.375 ; pMemDat[8]    ; VrmDbi[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.857      ;
; 4.375 ; pMemDat[15]   ; RamDbi[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.857      ;
; 4.376 ; pMemDat[15]   ; VrmDbi[15]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.856      ;
; 4.381 ; pMemDat[12]   ; VrmDbi[12]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.851      ;
; 4.382 ; pMemDat[7]    ; RamDbi[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.850      ;
; 4.385 ; pMemDat[9]    ; VrmDbi[9]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.847      ;
; 4.391 ; pMemDat[6]    ; VrmDbi[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.841      ;
; 4.403 ; pMemDat[10]   ; VrmDbi[10]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.829      ;
; 4.410 ; pMemDat[0]    ; VrmDbi[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.822      ;
; 4.414 ; pMemDat[5]    ; RamDbi[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.818      ;
; 4.415 ; pMemDat[2]    ; VrmDbi[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.817      ;
; 4.422 ; pMemDat[1]    ; VrmDbi[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.810      ;
; 4.424 ; pMemDat[6]    ; RamDbi[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.808      ;
; 4.425 ; pMemDat[4]    ; VrmDbi[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.807      ;
; 4.429 ; pMemDat[11]   ; VrmDbi[11]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.803      ;
; 4.449 ; pMemDat[14]   ; RamDbi[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.783      ;
; 4.450 ; pMemDat[14]   ; VrmDbi[14]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.782      ;
; 4.454 ; pMemDat[3]    ; VrmDbi[3]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.778      ;
; 4.457 ; pMemDat[12]   ; RamDbi[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.775      ;
; 4.469 ; pMemDat[13]   ; RamDbi[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.763      ;
; 4.533 ; pMemDat[7]    ; VrmDbi[7]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.009      ; 1.699      ;
; 4.682 ; pMemDat[13]   ; VrmDbi[13]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 1.032      ; 1.573      ;
; 7.517 ; SdrAdr[0]     ; pMemAdr[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[1]     ; pMemAdr[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[2]     ; pMemAdr[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[3]     ; pMemAdr[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[4]     ; pMemAdr[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[5]     ; pMemAdr[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[6]     ; pMemAdr[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[7]     ; pMemAdr[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[8]     ; pMemAdr[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[9]     ; pMemAdr[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[10]    ; pMemAdr[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrAdr[11]    ; pMemAdr[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrCmd[1]     ; pMemCas_n   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[0]     ; pMemDat[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[1]     ; pMemDat[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[2]     ; pMemDat[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[3]     ; pMemDat[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[4]     ; pMemDat[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[5]     ; pMemDat[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[6]     ; pMemDat[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[7]     ; pMemDat[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[8]     ; pMemDat[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[9]     ; pMemDat[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[10]    ; pMemDat[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[11]    ; pMemDat[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[12]    ; pMemDat[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[13]    ; pMemDat[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[14]    ; pMemDat[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrDat[15]    ; pMemDat[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrLdq        ; pMemLdq     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrCmd[2]     ; pMemRas_n   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrUdq        ; pMemUdq     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.517 ; SdrCmd[0]     ; pMemWe_n    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.895     ; 1.726      ;
; 7.839 ; SdrDat[0]~en  ; pMemDat[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[1]~en  ; pMemDat[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[2]~en  ; pMemDat[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[3]~en  ; pMemDat[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[4]~en  ; pMemDat[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[5]~en  ; pMemDat[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[6]~en  ; pMemDat[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[7]~en  ; pMemDat[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[8]~en  ; pMemDat[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[9]~en  ; pMemDat[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[10]~en ; pMemDat[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[11]~en ; pMemDat[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[12]~en ; pMemDat[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[13]~en ; pMemDat[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[14]~en ; pMemDat[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 7.839 ; SdrDat[15]~en ; pMemDat[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.923     ; 1.376      ;
; 8.037 ; iSlt0_1       ; SdrAdr[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.138     ; 3.247      ;
; 8.302 ; iSlt0_1       ; SdrAdr[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.138     ; 2.982      ;
; 8.316 ; iSlt0_1       ; SdrAdr[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.138     ; 2.968      ;
; 8.332 ; RstSeq[4]     ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.953      ;
; 8.410 ; RstSeq[3]     ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.875      ;
; 8.430 ; iSlt0_1       ; SdrLdq      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.138     ; 2.854      ;
; 8.436 ; RstSeq[4]     ; SdrAdr[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.849      ;
; 8.474 ; ff_sdr_seq[1] ; SdrAdr[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.811      ;
; 8.491 ; iSlt0_1       ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.138     ; 2.793      ;
; 8.514 ; RstSeq[3]     ; SdrAdr[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.771      ;
; 8.557 ; RstSeq[4]     ; SdrAdr[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.728      ;
; 8.558 ; iSlt0_1       ; SdrAdr[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.138     ; 2.726      ;
; 8.570 ; RstSeq[4]     ; SdrDat[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.715      ;
; 8.579 ; iSlt0_1       ; SdrUdq      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.138     ; 2.705      ;
; 8.598 ; RstSeq[4]     ; SdrDat[4]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.687      ;
; 8.599 ; ff_sdr_seq[1] ; SdrAdr[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.686      ;
; 8.618 ; RstSeq[4]     ; SdrAdr[5]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.667      ;
; 8.635 ; RstSeq[3]     ; SdrAdr[6]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.650      ;
; 8.645 ; RstSeq[2]     ; SdrAdr[8]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.137     ; 2.640      ;
+-------+---------------+-------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                          ;
+--------+-------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                          ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 18.276 ; wrt         ; switched_io_ports:U35|OpllVol[2]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.955      ;
; 18.442 ; wrt         ; switched_io_ports:U35|OpllVol[1]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.789      ;
; 18.459 ; wrt         ; switched_io_ports:U35|io43_id212[4]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.772      ;
; 18.532 ; wrt         ; switched_io_ports:U35|SccVol[2]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.699      ;
; 18.537 ; wrt         ; switched_io_ports:U35|io42_id212[0]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.694      ;
; 18.607 ; wrt         ; switched_io_ports:U35|io43_id212[3]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.624      ;
; 18.624 ; wrt         ; switched_io_ports:U35|io41_id008_n~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.017     ; 4.621      ;
; 18.634 ; wrt         ; switched_io_ports:U35|SccVol[1]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.597      ;
; 18.651 ; wrt         ; switched_io_ports:U35|PsgVol[1]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 4.557      ;
; 18.657 ; wrt         ; switched_io_ports:U35|Mapper_req~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.576      ;
; 18.691 ; wrt         ; switched_io_ports:U35|PsgVol[2]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 4.517      ;
; 18.705 ; wrt         ; switched_io_ports:U35|CustomSpeed[1]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.528      ;
; 18.711 ; wrt         ; switched_io_ports:U35|io44_id212[6]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.522      ;
; 18.729 ; wrt         ; switched_io_ports:U35|xmr_ena~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.504      ;
; 18.841 ; wrt         ; switched_io_ports:U35|OFFSET_Y[0]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.390      ;
; 18.841 ; wrt         ; switched_io_ports:U35|OFFSET_Y[1]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.390      ;
; 18.841 ; wrt         ; switched_io_ports:U35|OFFSET_Y[4]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.390      ;
; 18.852 ; wrt         ; switched_io_ports:U35|io44_id212[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.381      ;
; 18.852 ; wrt         ; switched_io_ports:U35|io44_id212[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.381      ;
; 18.852 ; wrt         ; switched_io_ports:U35|io44_id212[3]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.381      ;
; 18.852 ; wrt         ; switched_io_ports:U35|io44_id212[4]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.381      ;
; 18.852 ; wrt         ; switched_io_ports:U35|io44_id212[5]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.381      ;
; 18.852 ; wrt         ; switched_io_ports:U35|io44_id212[7]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.381      ;
; 18.875 ; wrt         ; switched_io_ports:U35|io42_id212[5]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.356      ;
; 18.886 ; wrt         ; switched_io_ports:U35|CustomSpeed[2]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.347      ;
; 18.931 ; wrt         ; switched_io_ports:U35|bios_reload_ack            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 4.302      ;
; 18.955 ; wrt         ; switched_io_ports:U35|PsgVol[0]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 4.253      ;
; 18.976 ; wrt         ; switched_io_ports:U35|CustomSpeed[3]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.255      ;
; 18.979 ; wrt         ; switched_io_ports:U35|CustomSpeed[0]~reg0        ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.252      ;
; 18.979 ; wrt         ; switched_io_ports:U35|swioCmt~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.252      ;
; 19.006 ; wrt         ; switched_io_ports:U35|MstrVol[2]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.030     ; 4.226      ;
; 19.013 ; wrt         ; switched_io_ports:U35|io43_id212[6]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.218      ;
; 19.016 ; wrt         ; switched_io_ports:U35|tPanaRedir~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.215      ;
; 19.021 ; wrt         ; switched_io_ports:U35|ntsc_pal_type~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.210      ;
; 19.036 ; wrt         ; switched_io_ports:U35|forced_v_mode~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.195      ;
; 19.054 ; wrt         ; switched_io_ports:U35|MstrVol[0]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 4.154      ;
; 19.101 ; wrt         ; switched_io_ports:U35|WarmMSXlogo~reg0           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.016     ; 4.145      ;
; 19.126 ; wrt         ; switched_io_ports:U35|right_inverse~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.105      ;
; 19.150 ; wrt         ; switched_io_ports:U35|OFFSET_Y[3]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.081      ;
; 19.150 ; wrt         ; switched_io_ports:U35|OFFSET_Y[2]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.081      ;
; 19.164 ; wrt         ; switched_io_ports:U35|RatioMode[1]~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.067      ;
; 19.167 ; wrt         ; switched_io_ports:U35|io43_id212[7]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.064      ;
; 19.167 ; wrt         ; switched_io_ports:U35|io42_id212[4]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.064      ;
; 19.167 ; wrt         ; switched_io_ports:U35|RatioMode[0]~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.064      ;
; 19.168 ; wrt         ; switched_io_ports:U35|io43_id212[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.063      ;
; 19.178 ; wrt         ; switched_io_ports:U35|MstrVol[1]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 4.030      ;
; 19.181 ; wrt         ; switched_io_ports:U35|io44_id212[0]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.016     ; 4.065      ;
; 19.208 ; wrt         ; switched_io_ports:U35|RatioMode[2]~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.023      ;
; 19.213 ; wrt         ; switched_io_ports:U35|centerYJK_R25_n~reg0       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 4.018      ;
; 19.237 ; wrt         ; switched_io_ports:U35|Blink_ena~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.996      ;
; 19.250 ; wrt         ; switched_io_ports:U35|io42_id212[3]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.981      ;
; 19.258 ; wrt         ; switched_io_ports:U35|ff_dip_ack[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.017     ; 3.987      ;
; 19.261 ; wrt         ; switched_io_ports:U35|pseudoStereo~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.970      ;
; 19.271 ; wrt         ; switched_io_ports:U35|swioRESET_n~reg0           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.962      ;
; 19.280 ; wrt         ; switched_io_ports:U35|SccVol[0]~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.951      ;
; 19.421 ; wrt         ; switched_io_ports:U35|ff_dip_ack[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.017     ; 3.824      ;
; 19.438 ; wrt         ; switched_io_ports:U35|io43_id212[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.793      ;
; 19.453 ; wrt         ; rtc:U07|reg_day[0]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.026     ; 3.783      ;
; 19.453 ; wrt         ; rtc:U07|reg_day[1]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.026     ; 3.783      ;
; 19.453 ; wrt         ; rtc:U07|reg_day[2]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.026     ; 3.783      ;
; 19.453 ; wrt         ; rtc:U07|reg_day[3]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.026     ; 3.783      ;
; 19.469 ; wrt         ; switched_io_ports:U35|tMegaSD~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.762      ;
; 19.474 ; wrt         ; switched_io_ports:U35|io43_id212[0]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.757      ;
; 19.488 ; wrt         ; switched_io_ports:U35|Red_sta~reg0               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.743      ;
; 19.505 ; iSltAdr[15] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.004      ; 3.761      ;
; 19.518 ; wrt         ; switched_io_ports:U35|iSlt2_linear~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.713      ;
; 19.566 ; wrt         ; switched_io_ports:U35|legacy_sel~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 3.642      ;
; 19.593 ; wrt         ; switched_io_ports:U35|Slot0_req~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.638      ;
; 19.631 ; PpiPortA[0] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 3.631      ;
; 19.648 ; wrt         ; switched_io_ports:U35|warmRESET~reg0             ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.583      ;
; 19.649 ; wrt         ; switched_io_ports:U35|MegaSD_req~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.584      ;
; 19.650 ; iSltAdr[14] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.004      ; 3.616      ;
; 19.696 ; wrt         ; switched_io_ports:U35|VdpSpeedMode~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.535      ;
; 19.713 ; iSltAdr[0]  ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 3.549      ;
; 19.739 ; wrt         ; rtc:U07|reg_wee[0]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.026     ; 3.497      ;
; 19.739 ; wrt         ; rtc:U07|reg_wee[1]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.026     ; 3.497      ;
; 19.739 ; wrt         ; rtc:U07|reg_wee[2]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.026     ; 3.497      ;
; 19.778 ; wrt         ; switched_io_ports:U35|io42_id212[1]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.455      ;
; 19.778 ; wrt         ; switched_io_ports:U35|OpllVol[0]~reg0            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.453      ;
; 19.798 ; wrt         ; switched_io_ports:U35|io43_id212[5]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.016     ; 3.448      ;
; 19.805 ; wrt         ; switched_io_ports:U35|Mapper0_req~reg0           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.428      ;
; 19.831 ; wrt         ; switched_io_ports:U35|io42_id212[2]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.402      ;
; 19.881 ; ExpSlot0[0] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.004      ; 3.385      ;
; 19.896 ; PpiPortA[6] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 3.366      ;
; 19.902 ; wrt         ; switched_io_ports:U35|swioKmap~reg0              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.331      ;
; 19.932 ; wrt         ; switched_io_ports:U35|vram_slot_ids[5]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.301      ;
; 19.932 ; wrt         ; switched_io_ports:U35|vram_slot_ids[1]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.301      ;
; 19.933 ; wrt         ; switched_io_ports:U35|vram_slot_ids[0]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.029     ; 3.300      ;
; 19.944 ; iSltAdr[12] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.004      ; 3.322      ;
; 19.957 ; wrt         ; switched_io_ports:U35|iSlt1_linear~reg0          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.274      ;
; 19.982 ; ExpSlot0[1] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.004      ; 3.284      ;
; 19.990 ; wrt         ; switched_io_ports:U35|vram_slot_ids[2]~reg0      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.002      ; 3.274      ;
; 19.994 ; iSltAdr[13] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 3.268      ;
; 20.020 ; wrt         ; switched_io_ports:U35|extclk3m~reg0              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.016     ; 3.226      ;
; 20.026 ; wrt         ; switched_io_ports:U35|VDP_ID[1]                  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 3.182      ;
; 20.026 ; wrt         ; switched_io_ports:U35|io41_id212_n[0]~reg0       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.205      ;
; 20.035 ; PpiPortA[2] ; jSltMem                                          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; 0.000      ; 3.227      ;
; 20.042 ; wrt         ; switched_io_ports:U35|ff_dip_ack[0]~reg0         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.031     ; 3.189      ;
; 20.046 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[2] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 3.162      ;
; 20.046 ; wrt         ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[1] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 23.277       ; -0.054     ; 3.162      ;
+--------+-------------+--------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.339 ; switched_io_ports:U35|io42_id212[2]~reg0                               ; switched_io_ports:U35|io42_id212[2]~reg0                  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; iSltDat[2]                                                             ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1DATA[2]          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR[1]                 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR[1]    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; INTERPO:u_interpo|FF_D2[12]                                            ; INTERPO:u_interpo|FF_D1[12]                               ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; INTERPO:u_interpo|FF_D2[6]                                             ; INTERPO:u_interpo|FF_D1[6]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; psg:U30|regb[4]                                                        ; psg:U30|stra                                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R11R5_SP_ATR_ADDR[5]           ; VDP:U20|VDP_SPRITE:U_SPRITE|SPATTRTBLBASEADDR[5]          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[3] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[13]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[1]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[1]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R2_PT_NAM_ADDR[0]               ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R2_PT_NAM_ADDR[0] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; wifi:uwifi|fifo_data_in[6]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[31]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[5]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[5]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; LPF2:u_lpf2|FF_D7[7]                                                   ; LPF2:u_lpf2|FF_D8[7]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; LPF2:u_lpf2|FF_D1[4]                                                   ; LPF2:u_lpf2|FF_D2[4]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; LPF2:u_lpf2|FF_D7[4]                                                   ; LPF2:u_lpf2|FF_D8[4]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; LPF2:u_lpf2|FF_D2[3]                                                   ; LPF2:u_lpf2|FF_D3[3]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.339 ; LPF2:u_lpf2|FF_D1[0]                                                   ; LPF2:u_lpf2|FF_D2[0]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.345      ;
; 0.340 ; INTERPO:u_interpo|FF_D2[5]                                             ; INTERPO:u_interpo|FF_D1[5]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; DACin[3]                                                               ; INTERPO:u_interpo|FF_D2[3]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; megasd:U03|ff_send_data[7]                                             ; megasd:U03|mmc_di~reg0                                    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[2] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[12]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R11R5_SP_ATR_ADDR[3]           ; VDP:U20|VDP_SPRITE:U_SPRITE|SPATTRTBLBASEADDR[3]          ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[0] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[10]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[0]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[0]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[2]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[2]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R6_SP_GEN_ADDR[3]              ; VDP:U20|VDP_SPRITE:U_SPRITE|SPPTNGENETBLBASEADDR[3]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; wifi:uwifi|fifo_data_in[4]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[29]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; wifi:uwifi|fifo_data_in[7]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[32]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[2]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[2]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; LPF2:u_lpf2|FF_D6[3]                                                   ; LPF2:u_lpf2|FF_D7[3]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.340 ; LPF2:u_lpf2|FF_D2[1]                                                   ; LPF2:u_lpf2|FF_D3[1]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.346      ;
; 0.341 ; pDac_SR[0]~reg0                                                        ; pDac_SR[0]~reg0                                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.347      ;
; 0.342 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R2_PT_NAM_ADDR[3]               ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R2_PT_NAM_ADDR[3] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R26_H_SCROLL[3]                 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R26_H_SCROLL[3]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_G[3]                      ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_G[3]         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_B[5]                      ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_VIDEO_B[5]         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; DACin[8]                                                               ; INTERPO:u_interpo|FF_D2[8]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; wifi:uwifi|out_tx_data[0]                                              ; wifi:uwifi|UART:U1|tx_data_s[0]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; wifi:uwifi|out_tx_data[3]                                              ; wifi:uwifi|UART:U1|tx_data_s[3]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; wifi:uwifi|out_tx_data[2]                                              ; wifi:uwifi|UART:U1|tx_data_s[2]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|LATCHEDPTNNAMETBLBASEADDR[6] ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|PRAMADR[16]     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; eseps2:U06|ff_ps2_clk_delay[1]                                         ; eseps2:U06|ff_ps2_clk_delay[2]                            ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; wifi:uwifi|fifo_data_in[1]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[26]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; wifi:uwifi|fifo_data_in[5]                                             ; wifi:uwifi|FIFO:U2|memory_rtl_0_bypass[30]                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[6]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[6]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[3]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[3]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D3[12]                                                  ; LPF2:u_lpf2|FF_D4[12]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D7[12]                                                  ; LPF2:u_lpf2|FF_D8[12]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D1[10]                                                  ; LPF2:u_lpf2|FF_D2[10]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D4[10]                                                  ; LPF2:u_lpf2|FF_D5[10]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D5[9]                                                   ; LPF2:u_lpf2|FF_D6[9]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D1[7]                                                   ; LPF2:u_lpf2|FF_D2[7]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D6[6]                                                   ; LPF2:u_lpf2|FF_D7[6]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D5[5]                                                   ; LPF2:u_lpf2|FF_D6[5]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D6[5]                                                   ; LPF2:u_lpf2|FF_D7[5]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D7[5]                                                   ; LPF2:u_lpf2|FF_D8[5]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; INTERPO:u_interpo|ODATA[3]                                             ; LPF2:u_lpf2|FF_D1[3]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D1[2]                                                   ; LPF2:u_lpf2|FF_D2[2]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.342 ; LPF2:u_lpf2|FF_D5[1]                                                   ; LPF2:u_lpf2|FF_D6[1]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.348      ;
; 0.343 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R26_H_SCROLL[5]                 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R26_H_SCROLL[5]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO1[5]                  ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_PIX1[5]      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; DACin[7]                                                               ; INTERPO:u_interpo|FF_D2[7]                                ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; wifi:uwifi|out_tx_data[4]                                              ; wifi:uwifi|UART:U1|tx_data_s[4]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; wifi:uwifi|out_tx_data[5]                                              ; wifi:uwifi|UART:U1|tx_data_s[5]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; wifi:uwifi|out_tx_data[1]                                              ; wifi:uwifi|UART:U1|tx_data_s[1]                           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R26_H_SCROLL[8]                 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R26_H_SCROLL[8]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO2[6]                  ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_PIX2[6]      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO2[4]                  ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_PIX2[4]      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PRE_PAT_COL[4]            ; VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_COL[4]   ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; LPF2:u_lpf2|FF_D3[13]                                                  ; LPF2:u_lpf2|FF_D4[13]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; LPF2:u_lpf2|FF_D5[13]                                                  ; LPF2:u_lpf2|FF_D6[13]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; LPF2:u_lpf2|FF_D2[9]                                                   ; LPF2:u_lpf2|FF_D3[9]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; LPF2:u_lpf2|FF_D5[6]                                                   ; LPF2:u_lpf2|FF_D6[6]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; LPF2:u_lpf2|FF_D3[5]                                                   ; LPF2:u_lpf2|FF_D4[5]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; LPF2:u_lpf2|FF_D3[4]                                                   ; LPF2:u_lpf2|FF_D4[4]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.343 ; LPF2:u_lpf2|FF_D2[2]                                                   ; LPF2:u_lpf2|FF_D3[2]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.349      ;
; 0.344 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_GRP7_COLOR_CODE[5]              ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_GRP7_COLOR_CODE[5] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_GRP7_COLOR_CODE[6]              ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_GRP7_COLOR_CODE[6] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_GRP7_COLOR_CODE[1]              ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_GRP7_COLOR_CODE[1] ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR[3]                 ; VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR[3]    ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; LPF2:u_lpf2|FF_D2[12]                                                  ; LPF2:u_lpf2|FF_D3[12]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; LPF2:u_lpf2|FF_D5[11]                                                  ; LPF2:u_lpf2|FF_D6[11]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; LPF2:u_lpf2|FF_D3[10]                                                  ; LPF2:u_lpf2|FF_D4[10]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; LPF2:u_lpf2|FF_D5[10]                                                  ; LPF2:u_lpf2|FF_D6[10]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; LPF2:u_lpf2|FF_D6[10]                                                  ; LPF2:u_lpf2|FF_D7[10]                                     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.344 ; LPF2:u_lpf2|FF_D6[2]                                                   ; LPF2:u_lpf2|FF_D7[2]                                      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.350      ;
; 0.345 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[1]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[1]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[2]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[2]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[3]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[3]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[4]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[4]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[5]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[5]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[6]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[6]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[7]                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|VDPVRAMACCESSX[7]       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGWRPULSE                      ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPREGWRPULSE         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; eseps2:U06|ff_ps2_state.PS2_ST_SND_RESET                               ; eseps2:U06|ff_ps2_state.PS2_ST_SND_RESET                  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO1[7]                  ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_PIX1[7]      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_FIFO1[4]                  ; VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_PIX1[4]      ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; wifi:uwifi|FIFO:U2|tail_s[1]                                           ; wifi:uwifi|FIFO:U2|tail_s[1]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; wifi:uwifi|FIFO:U2|tail_s[3]                                           ; wifi:uwifi|FIFO:U2|tail_s[3]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
; 0.345 ; wifi:uwifi|FIFO:U2|tail_s[7]                                           ; wifi:uwifi|FIFO:U2|tail_s[7]                              ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.351      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                                                                      ;
+-------+------------------------------------------+-----------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node         ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.361 ; ff_mem_seq[0]                            ; ff_mem_seq[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.428 ; FreeCounter[0]                           ; FreeCounter[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.434      ;
; 0.505 ; ff_mem_seq[1]                            ; FreeCounter[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.506 ; ff_mem_seq[1]                            ; ff_mem_seq[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.510 ; ff_reload_n                              ; ff_reload_n     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.513 ; power_on_reset                           ; power_on_reset  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.519      ;
; 0.530 ; ff_sdr_seq[0]                            ; ff_sdr_seq[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.536      ;
; 0.537 ; ff_sdr_seq[1]                            ; ff_sdr_seq[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.543      ;
; 0.543 ; FreeCounter[1]                           ; FreeCounter[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.549      ;
; 0.544 ; FreeCounter[6]                           ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.550      ;
; 0.547 ; SdrSta[2]                                ; SdrSta[2]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.553      ;
; 0.548 ; FreeCounter[2]                           ; FreeCounter[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.554      ;
; 0.548 ; FreeCounter[3]                           ; FreeCounter[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.554      ;
; 0.548 ; SdrSize[0]                               ; SdrSize[0]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.554      ;
; 0.549 ; FreeCounter[8]                           ; FreeCounter[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.555      ;
; 0.551 ; FreeCounter[12]                          ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.557      ;
; 0.553 ; FreeCounter[13]                          ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.559      ;
; 0.555 ; FreeCounter[11]                          ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.561      ;
; 0.564 ; ff_sdr_seq[2]                            ; ff_sdr_seq[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.570      ;
; 0.607 ; FreeCounter[7]                           ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.613      ;
; 0.607 ; FreeCounter[9]                           ; FreeCounter[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.613      ;
; 0.611 ; FreeCounter[4]                           ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.617      ;
; 0.611 ; FreeCounter[5]                           ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.617      ;
; 0.611 ; FreeCounter[14]                          ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.617      ;
; 0.613 ; FreeCounter[10]                          ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.619      ;
; 0.614 ; FreeCounter[15]                          ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.620      ;
; 0.623 ; ff_mem_seq[0]                            ; FreeCounter[0]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.629      ;
; 0.633 ; ff_sdr_seq[0]                            ; ff_sdr_seq[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.639      ;
; 0.699 ; clkdiv4[2]                               ; clkdiv4[2]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.705      ;
; 0.723 ; clkdiv4[4]                               ; clkdiv4[4]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.729      ;
; 0.746 ; ff_sdr_seq[1]                            ; ff_sdr_seq[2]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.752      ;
; 0.755 ; ff_sdr_seq[0]                            ; ff_sdr_seq[1]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.761      ;
; 0.771 ; RstSeq[4]                                ; RstSeq[4]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.777      ;
; 0.772 ; ff_clk21m_cnt[19]                        ; power_on_reset  ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; -0.002       ; 0.000      ; 0.776      ;
; 0.794 ; FreeCounter[1]                           ; FreeCounter[2]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.800      ;
; 0.795 ; FreeCounter[6]                           ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.801      ;
; 0.799 ; FreeCounter[3]                           ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.800 ; FreeCounter[8]                           ; FreeCounter[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.806      ;
; 0.804 ; FreeCounter[13]                          ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.810      ;
; 0.806 ; FreeCounter[11]                          ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.812      ;
; 0.817 ; RstSeq[2]                                ; RstSeq[2]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.823      ;
; 0.831 ; FreeCounter[3]                           ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.837      ;
; 0.832 ; FreeCounter[8]                           ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.838      ;
; 0.836 ; RstSeq[3]                                ; RstSeq[3]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.842      ;
; 0.836 ; FreeCounter[13]                          ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.842      ;
; 0.861 ; clkdiv4[1]                               ; clkdiv4[1]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.867      ;
; 0.862 ; iSltRst_n                                ; reset           ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; -0.002       ; 0.000      ; 0.866      ;
; 0.862 ; FreeCounter[9]                           ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.868      ;
; 0.863 ; FreeCounter[3]                           ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.869      ;
; 0.864 ; FreeCounter[8]                           ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.870      ;
; 0.866 ; FreeCounter[4]                           ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.872      ;
; 0.866 ; FreeCounter[14]                          ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.872      ;
; 0.866 ; FreeCounter[5]                           ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.872      ;
; 0.868 ; FreeCounter[10]                          ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.874      ;
; 0.872 ; clkdiv4[3]                               ; clkdiv4[3]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.878      ;
; 0.872 ; clkdiv4[3]                               ; clkdiv4[2]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.878      ;
; 0.887 ; FreeCounter[1]                           ; FreeCounter[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.893      ;
; 0.887 ; FreeCounter[1]                           ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.893      ;
; 0.887 ; FreeCounter[1]                           ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.893      ;
; 0.887 ; FreeCounter[1]                           ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.893      ;
; 0.887 ; FreeCounter[1]                           ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.893      ;
; 0.890 ; FreeCounter[2]                           ; FreeCounter[3]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.896      ;
; 0.890 ; FreeCounter[2]                           ; FreeCounter[4]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.896      ;
; 0.890 ; FreeCounter[2]                           ; FreeCounter[5]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.896      ;
; 0.890 ; FreeCounter[2]                           ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.896      ;
; 0.890 ; FreeCounter[2]                           ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.896      ;
; 0.893 ; FreeCounter[12]                          ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.899      ;
; 0.893 ; FreeCounter[12]                          ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.899      ;
; 0.893 ; FreeCounter[12]                          ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.899      ;
; 0.894 ; FreeCounter[9]                           ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.900      ;
; 0.895 ; FreeCounter[3]                           ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.901      ;
; 0.896 ; FreeCounter[8]                           ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.902      ;
; 0.898 ; FreeCounter[4]                           ; FreeCounter[6]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.904      ;
; 0.898 ; FreeCounter[5]                           ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.904      ;
; 0.899 ; RstSeq[1]                                ; RstSeq[1]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.905      ;
; 0.899 ; FreeCounter[11]                          ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.905      ;
; 0.899 ; FreeCounter[11]                          ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.905      ;
; 0.899 ; FreeCounter[11]                          ; FreeCounter[15] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.905      ;
; 0.900 ; FreeCounter[10]                          ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.906      ;
; 0.914 ; RstSeq[3]                                ; SdrSta[1]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.920      ;
; 0.918 ; FreeCounter[0]                           ; FreeCounter[1]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.924      ;
; 0.926 ; FreeCounter[9]                           ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.932      ;
; 0.929 ; RstSeq[1]                                ; SdrBa[0]        ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.935      ;
; 0.930 ; FreeCounter[4]                           ; FreeCounter[7]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.936      ;
; 0.933 ; RstSeq[4]                                ; SdrSta[1]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.939      ;
; 0.934 ; ff_sdr_seq[2]                            ; ff_sdr_seq[0]   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.940      ;
; 0.941 ; RstSeq[3]                                ; RstSeq[4]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.947      ;
; 0.944 ; clkdiv4[2]                               ; clkdiv4[3]      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.950      ;
; 0.947 ; switched_io_ports:U35|io43_id212[5]~reg0 ; xSltRst_n       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; -0.002       ; -0.014     ; 0.937      ;
; 0.953 ; ff_sdr_seq[1]                            ; SdrSta[0]       ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.959      ;
; 0.955 ; FreeCounter[6]                           ; FreeCounter[8]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.961      ;
; 0.955 ; FreeCounter[6]                           ; FreeCounter[9]  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.961      ;
; 0.955 ; FreeCounter[6]                           ; FreeCounter[10] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.961      ;
; 0.955 ; FreeCounter[6]                           ; FreeCounter[11] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.961      ;
; 0.955 ; FreeCounter[6]                           ; FreeCounter[12] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.961      ;
; 0.958 ; ff_ldbios_n                              ; ff_reload_n     ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; -0.002       ; -0.030     ; 0.932      ;
; 0.982 ; RstSeq[2]                                ; SdrBa[0]        ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.988      ;
; 0.986 ; RstSeq[2]                                ; SdrBa[1]        ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.992      ;
; 0.988 ; FreeCounter[6]                           ; FreeCounter[13] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.994      ;
; 0.988 ; FreeCounter[6]                           ; FreeCounter[14] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.994      ;
+-------+------------------------------------------+-----------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                              ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 8.761 ; reset     ; clkdiv4[1] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.024     ; 2.838      ;
; 8.761 ; reset     ; clkdiv4[0] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.024     ; 2.838      ;
; 8.779 ; reset     ; clk4mhzb   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; 0.000      ; 2.844      ;
; 9.025 ; reset     ; clkdiv4[4] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.024     ; 2.574      ;
; 9.025 ; reset     ; clkdiv4[3] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.024     ; 2.574      ;
; 9.025 ; reset     ; clkdiv4[2] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 11.638       ; -0.024     ; 2.574      ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                                                       ;
+--------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 44.608 ; switched_io_ports:U35|forced_v_mode~reg0 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; -0.023     ; 1.908      ;
; 45.084 ; CmtScro                                  ; eseps2:U06|ff_led_scroll_lock                       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; 0.014      ; 1.469      ;
; 45.196 ; PpiPortC[6]                              ; eseps2:U06|ff_led_caps_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; -0.017     ; 1.326      ;
; 45.464 ; switched_io_ports:U35|LastRst_sta~reg0   ; portF4_bit7                                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; 0.018      ; 1.093      ;
; 45.957 ; psg:U30|kana                             ; eseps2:U06|ff_led_kana_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 46.554       ; 0.000      ; 0.582      ;
; 55.307 ; reset                                    ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.848      ;
; 55.310 ; reset                                    ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP1IS1STBYTE  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.005      ; 2.874      ;
; 55.312 ; reset                                    ; VDP:U20|VDP_COMMAND:U_VDP_COMMAND|TR                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.004      ; 2.871      ;
; 55.318 ; reset                                    ; VDP:U20|VDP_SSG:U_SSG|IVIDEOVS_N                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.837      ;
; 55.321 ; reset                                    ; VDP:U20|PRAMWE_N                                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.834      ;
; 55.322 ; reset                                    ; VDP:U20|VDP_VGA:U_VDP_VGA|FF_VSYNC_N                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.833      ;
; 55.324 ; reset                                    ; PpiPortA[4]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.889      ;
; 55.324 ; reset                                    ; PpiPortA[2]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.889      ;
; 55.325 ; reset                                    ; VDP:U20|IRAMADR[0]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.830      ;
; 55.325 ; reset                                    ; VDP:U20|IRAMADR[2]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.830      ;
; 55.325 ; reset                                    ; VDP:U20|IRAMADR[3]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.830      ;
; 55.326 ; reset                                    ; VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_HSYNC_INT_N    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.829      ;
; 55.326 ; reset                                    ; VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_VSYNC_INT_N    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.829      ;
; 55.327 ; reset                                    ; iSltDat[6]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.828      ;
; 55.328 ; reset                                    ; iSltDat[2]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.827      ;
; 55.329 ; reset                                    ; PpiPortA[0]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.329 ; reset                                    ; PpiPortA[6]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.329 ; reset                                    ; megasd:U03|ff_send_data[7]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.329 ; reset                                    ; dlydbi[0]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.329 ; reset                                    ; dlydbi[1]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.329 ; reset                                    ; megasd:U03|ff_send_data[6]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.329 ; reset                                    ; megasd:U03|ff_send_data[5]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.329 ; reset                                    ; megasd:U03|ff_send_data[4]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.884      ;
; 55.331 ; reset                                    ; VDP:U20|IRAMADR[11]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.824      ;
; 55.331 ; reset                                    ; VDP:U20|IRAMADR[13]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.824      ;
; 55.331 ; reset                                    ; VDP:U20|IRAMADR[14]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.824      ;
; 55.331 ; reset                                    ; VDP:U20|IRAMADR[10]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.824      ;
; 55.331 ; reset                                    ; dlydbi[7]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.882      ;
; 55.331 ; reset                                    ; eseps2:U06|ff_ps2_clk~en                            ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.014      ; 2.862      ;
; 55.332 ; reset                                    ; eseps2:U06|ff_key_x[4]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.881      ;
; 55.332 ; reset                                    ; eseps2:U06|ff_key_x[5]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.881      ;
; 55.333 ; reset                                    ; iSltAdr[6]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.880      ;
; 55.333 ; reset                                    ; iSltAdr[5]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.880      ;
; 55.333 ; reset                                    ; iSltAdr[4]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.880      ;
; 55.333 ; reset                                    ; iSltAdr[2]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.880      ;
; 55.333 ; reset                                    ; iSltAdr[3]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.880      ;
; 55.333 ; reset                                    ; iSltAdr[7]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.880      ;
; 55.333 ; reset                                    ; VDP:U20|IRAMADR[16]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.846      ;
; 55.333 ; reset                                    ; VDP:U20|IRAMADR[15]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.846      ;
; 55.333 ; reset                                    ; VDP:U20|IRAMADR[7]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.846      ;
; 55.335 ; reset                                    ; iSltAdr[0]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.878      ;
; 55.335 ; reset                                    ; clk4mhz                                             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.844      ;
; 55.335 ; reset                                    ; ExpSlot3[5]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.878      ;
; 55.335 ; reset                                    ; ExpSlot3[3]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.878      ;
; 55.335 ; reset                                    ; ExpSlot3[1]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.878      ;
; 55.335 ; reset                                    ; ExpSlot3[0]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.878      ;
; 55.335 ; reset                                    ; dlydbi[4]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.878      ;
; 55.335 ; reset                                    ; dlydbi[6]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.878      ;
; 55.336 ; reset                                    ; hybridclk_n                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.843      ;
; 55.336 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgShapeEnv[0]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.028      ; 2.871      ;
; 55.336 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgShapeEnv[3]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.028      ; 2.871      ;
; 55.338 ; reset                                    ; iSltAdr[11]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.871      ;
; 55.338 ; reset                                    ; iSltAdr[10]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.871      ;
; 55.338 ; reset                                    ; VDP:U20|IRAMADR[12]                                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.875      ;
; 55.338 ; reset                                    ; VDP:U20|IRAMADR[1]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.875      ;
; 55.338 ; reset                                    ; VDP:U20|VDP_VGA:U_VDP_VGA|FF_HSYNC_N                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.025     ; 2.816      ;
; 55.339 ; reset                                    ; iSltDat[5]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.031      ; 2.871      ;
; 55.339 ; reset                                    ; dlydbi[2]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.874      ;
; 55.339 ; reset                                    ; dlydbi[3]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.874      ;
; 55.339 ; reset                                    ; dlydbi[5]                                           ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.034      ; 2.874      ;
; 55.340 ; reset                                    ; iSltDat[7]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.028      ; 2.867      ;
; 55.340 ; reset                                    ; iSltDat[1]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; -0.024     ; 2.815      ;
; 55.341 ; reset                                    ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPP2IS1STBYTE  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.838      ;
; 55.342 ; reset                                    ; VDP:U20|IRAMADR[4]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.837      ;
; 55.342 ; reset                                    ; VDP:U20|IRAMADR[5]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.837      ;
; 55.342 ; reset                                    ; VDP:U20|IRAMADR[6]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.837      ;
; 55.342 ; reset                                    ; VDP:U20|IRAMADR[8]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.837      ;
; 55.342 ; reset                                    ; VDP:U20|IRAMADR[9]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.837      ;
; 55.343 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[1]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.866      ;
; 55.343 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[2]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.866      ;
; 55.343 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[3]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.866      ;
; 55.343 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[0]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.836      ;
; 55.343 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[1]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.836      ;
; 55.343 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[2]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.836      ;
; 55.343 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[3]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.836      ;
; 55.343 ; reset                                    ; VDP:U20|VDP_SPRITE:U_SPRITE|FF_SP_OVERMAP_NUM[4]    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.000      ; 2.836      ;
; 55.344 ; reset                                    ; iSltAdr[14]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.865      ;
; 55.344 ; reset                                    ; PpiPortA[5]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.865      ;
; 55.344 ; reset                                    ; PpiPortA[3]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.865      ;
; 55.344 ; reset                                    ; PpiPortA[1]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.865      ;
; 55.344 ; reset                                    ; PpiPortA[7]                                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.030      ; 2.865      ;
; 55.344 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChC[8]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 2.867      ;
; 55.344 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChC[9]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 2.867      ;
; 55.344 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChC[10]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 2.867      ;
; 55.344 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChC[11]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 2.867      ;
; 55.345 ; reset                                    ; iSltDat[3]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.004      ; 2.838      ;
; 55.345 ; reset                                    ; iSltDat[4]                                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.004      ; 2.838      ;
; 55.345 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[8]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.028      ; 2.862      ;
; 55.345 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[9]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.028      ; 2.862      ;
; 55.345 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChA[1]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 2.866      ;
; 55.345 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[10]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.028      ; 2.862      ;
; 55.345 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChB[11]             ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.028      ; 2.862      ;
; 55.345 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChC[4]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 2.866      ;
; 55.345 ; reset                                    ; psg:U30|psg_wave:u_psgch|PsgFreqChA[4]              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.032      ; 2.866      ;
; 55.345 ; reset                                    ; tr_pcm:U40|ff_da0[5]                                ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 58.194       ; 0.004      ; 2.838      ;
+--------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                                                                                                                                       ;
+-------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                             ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.576 ; psg:U30|kana                             ; eseps2:U06|ff_led_kana_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.582      ;
; 1.069 ; switched_io_ports:U35|LastRst_sta~reg0   ; portF4_bit7                                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.018      ; 1.093      ;
; 1.337 ; PpiPortC[6]                              ; eseps2:U06|ff_led_caps_lock                         ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; -0.017     ; 1.326      ;
; 1.449 ; CmtScro                                  ; eseps2:U06|ff_led_scroll_lock                       ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; 0.014      ; 1.469      ;
; 1.925 ; switched_io_ports:U35|forced_v_mode~reg0 ; VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE ; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000        ; -0.023     ; 1.908      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|DACout                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|Acu[13]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|Acu[12]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[21]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_state[0]                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_state[1]                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_state[2]                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|Acu[11]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|Acu[10]                                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[19]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|Acu[9]                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[18]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|Acu[8]                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[17]                    ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|Acu[7]                                   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[13]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[12]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[11]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[10]                              ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[9]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[8]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[7]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[6]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[5]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[4]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[3]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[13]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[13]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_WEIGHT[2]                      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[11]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[11]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[2]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[7]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[12]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[12]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_WEIGHT[0]                      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_WEIGHT[1]                      ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[1]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[6]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_OUT[0]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[5]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[10]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[10]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[6]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[6]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[4]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[9]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[9]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[3]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[8]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[8]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[2]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[7]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[7]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[1]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_sum[0]                     ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[5]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[5]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[1]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[1]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[4]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[4]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[3]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[3]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.005      ; 2.068      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[2]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[2]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D2[0]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|FF_D1[0]                          ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[13]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[12]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[11]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[10]                 ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[9]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[8]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[7]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[5]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[3]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D2[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D3[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D4[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D5[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D6[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D7[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[13]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; esepwm:U33|esefir5:U1|ff_wavout[1]                  ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D1[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D2[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D3[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D4[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D5[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D6[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D7[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; INTERPO:u_interpo|ODATA[13]                         ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
; 2.055 ; power_on_reset                           ; LPF2:u_lpf2|FF_D8[12]                               ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 0.002        ; 0.004      ; 2.067      ;
+-------+------------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                                                               ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 2.592 ; reset     ; clkdiv4[4] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.024     ; 2.574      ;
; 2.592 ; reset     ; clkdiv4[3] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.024     ; 2.574      ;
; 2.592 ; reset     ; clkdiv4[2] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.024     ; 2.574      ;
; 2.838 ; reset     ; clk4mhzb   ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 2.844      ;
; 2.856 ; reset     ; clkdiv4[1] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.024     ; 2.838      ;
; 2.856 ; reset     ; clkdiv4[0] ; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000        ; -0.024     ; 2.838      ;
+-------+-----------+------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk1'                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------+
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[0]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[0]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[10] ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[10] ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[11] ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[11] ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[12] ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[12] ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[13] ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[13] ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[14] ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[14] ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[15] ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[15] ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[1]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[1]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[2]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[2]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[3]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[3]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[4]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[4]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[5]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[5]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[6]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[6]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[7]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[7]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[8]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[8]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[9]  ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; FreeCounter[9]  ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[0]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[0]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[1]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[1]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[2]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[2]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[3]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[3]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[4]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[4]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[5]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[5]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[6]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[6]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[7]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RamDbi[7]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[0]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[0]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[1]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[1]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[2]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[2]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[3]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[3]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[4]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; RstSeq[4]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[0]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[0]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[10]      ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[10]      ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[11]      ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[11]      ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[1]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[1]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[2]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[2]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[3]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[3]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[4]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[4]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[5]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[5]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[6]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[6]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[7]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[7]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[8]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[8]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[9]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrAdr[9]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[0]        ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[0]        ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[1]        ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrBa[1]        ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[0]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[0]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[1]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[1]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[2]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrCmd[2]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]       ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]       ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]~en    ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[0]~en    ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]      ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]      ;
; 4.585 ; 5.819        ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]~en   ;
; 4.585 ; 5.819        ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk1 ; Rise       ; SdrDat[10]~en   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL4X:U00|altpll:altpll_component|_clk0'                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------+
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; Blink_s        ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; Blink_s        ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtIn          ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtIn          ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtScro        ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; CmtScro        ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[0]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[0]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[10]      ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[10]      ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[11]      ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[11]      ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[12]      ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[12]      ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[13]      ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[13]      ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[1]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[1]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[2]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[2]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[3]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[3]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[4]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[4]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[5]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[5]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[6]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[6]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[7]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[7]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[8]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[8]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[9]       ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DACin[9]       ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[0] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[0] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[1] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; DisplayMode[1] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpDec         ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpDec         ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[0]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[0]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[1]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[1]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[2]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[2]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[3]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[3]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[4]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[4]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[5]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[5]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[6]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[6]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[7]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot0[7]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[0]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[0]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[1]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[1]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[2]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[2]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[3]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[3]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[4]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[4]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[5]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[5]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[6]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[6]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[7]    ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; ExpSlot3[7]    ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[0]     ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[0]     ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[1]     ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[1]     ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[2]     ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[2]     ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[3]     ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[3]     ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[4]     ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[4]     ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[5]     ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[5]     ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[6]     ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv[6]     ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[0] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[0] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[1] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[1] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[2] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[2] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[3] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; GreenLv_cnt[3] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[0] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[0] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[1] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[1] ;
; 22.043 ; 23.277       ; 1.234          ; High Pulse Width ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[2] ;
; 22.043 ; 23.277       ; 1.234          ; Low Pulse Width  ; PLL4X:U00|altpll:altpll_component|_clk0 ; Rise       ; HardRst_cnt[2] ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pClk21m'                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[0]    ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[0]    ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[1]    ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|clk[1]    ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|extclk[0] ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|extclk[0] ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; U00|altpll_component|pll|inclk[0]  ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; U00|altpll_component|pll|inclk[0]  ;
; 23.277 ; 23.277       ; 0.000          ; High Pulse Width ; pClk21m ; Rise       ; pClk21m|combout                    ;
; 23.277 ; 23.277       ; 0.000          ; Low Pulse Width  ; pClk21m ; Rise       ; pClk21m|combout                    ;
; 44.399 ; 46.554       ; 2.155          ; Port Rate        ; pClk21m ; Rise       ; pClk21m                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+-------+-------+------------+-----------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+--------------+------------+-------+-------+------------+-----------------------------------------+
; pDac_SR[*]   ; pClk21m    ; 2.979 ; 2.979 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5]  ; pClk21m    ; 2.979 ; 2.979 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; 3.748 ; 3.748 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[0]     ; pClk21m    ; 3.367 ; 3.367 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[1]     ; pClk21m    ; 3.436 ; 3.436 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[2]     ; pClk21m    ; 3.546 ; 3.546 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[3]     ; pClk21m    ; 3.166 ; 3.166 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[7]     ; pClk21m    ; 3.748 ; 3.748 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyA[*]     ; pClk21m    ; 3.328 ; 3.328 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[0]    ; pClk21m    ; 3.246 ; 3.246 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[1]    ; pClk21m    ; 3.218 ; 3.218 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[2]    ; pClk21m    ; 3.328 ; 3.328 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[3]    ; pClk21m    ; 3.214 ; 3.214 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[4]    ; pClk21m    ; 3.194 ; 3.194 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[5]    ; pClk21m    ; 3.243 ; 3.243 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyB[*]     ; pClk21m    ; 3.334 ; 3.334 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[0]    ; pClk21m    ; 3.161 ; 3.161 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[1]    ; pClk21m    ; 2.955 ; 2.955 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[2]    ; pClk21m    ; 3.207 ; 3.207 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[3]    ; pClk21m    ; 3.142 ; 3.142 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[4]    ; pClk21m    ; 3.334 ; 3.334 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[5]    ; pClk21m    ; 3.214 ; 3.214 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Clk      ; pClk21m    ; 3.559 ; 3.559 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Dat      ; pClk21m    ; 3.496 ; 3.496 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Dt[*]    ; pClk21m    ; 3.931 ; 3.931 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSd_Dt[0]   ; pClk21m    ; 3.931 ; 3.931 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]   ; pClk21m    ; 4.484 ; 4.484 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0]  ; pClk21m    ; 4.484 ; 4.484 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1]  ; pClk21m    ; 4.128 ; 4.128 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2]  ; pClk21m    ; 3.918 ; 3.918 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3]  ; pClk21m    ; 3.649 ; 3.649 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4]  ; pClk21m    ; 3.627 ; 3.627 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5]  ; pClk21m    ; 3.902 ; 3.902 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6]  ; pClk21m    ; 4.021 ; 4.021 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7]  ; pClk21m    ; 3.761 ; 3.761 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pUsbP1       ; pClk21m    ; 3.707 ; 3.707 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; 7.363 ; 7.363 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pDip[4]     ; pClk21m    ; 7.363 ; 7.363 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pMemDat[*]   ; pClk21m    ; 1.878 ; 1.878 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[0]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[1]  ; pClk21m    ; 1.830 ; 1.830 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[2]  ; pClk21m    ; 1.757 ; 1.757 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[3]  ; pClk21m    ; 1.727 ; 1.727 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[4]  ; pClk21m    ; 1.827 ; 1.827 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[5]  ; pClk21m    ; 1.725 ; 1.725 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[6]  ; pClk21m    ; 1.709 ; 1.709 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[7]  ; pClk21m    ; 1.718 ; 1.718 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[8]  ; pClk21m    ; 1.878 ; 1.878 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[9]  ; pClk21m    ; 1.787 ; 1.787 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[10] ; pClk21m    ; 1.849 ; 1.849 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[11] ; pClk21m    ; 1.823 ; 1.823 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[12] ; pClk21m    ; 1.719 ; 1.719 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[13] ; pClk21m    ; 1.631 ; 1.631 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[14] ; pClk21m    ; 1.651 ; 1.651 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[15] ; pClk21m    ; 1.725 ; 1.725 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pSltRst_n    ; pClk21m    ; 1.683 ; 1.683 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
+--------------+------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; pDac_SR[*]   ; pClk21m    ; -2.958 ; -2.958 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5]  ; pClk21m    ; -2.958 ; -2.958 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; -3.145 ; -3.145 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[0]     ; pClk21m    ; -3.346 ; -3.346 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[1]     ; pClk21m    ; -3.415 ; -3.415 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[2]     ; pClk21m    ; -3.525 ; -3.525 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[3]     ; pClk21m    ; -3.145 ; -3.145 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[7]     ; pClk21m    ; -3.727 ; -3.727 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyA[*]     ; pClk21m    ; -3.173 ; -3.173 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[0]    ; pClk21m    ; -3.225 ; -3.225 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[1]    ; pClk21m    ; -3.197 ; -3.197 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[2]    ; pClk21m    ; -3.307 ; -3.307 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[3]    ; pClk21m    ; -3.193 ; -3.193 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[4]    ; pClk21m    ; -3.173 ; -3.173 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[5]    ; pClk21m    ; -3.222 ; -3.222 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyB[*]     ; pClk21m    ; -2.934 ; -2.934 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[0]    ; pClk21m    ; -3.140 ; -3.140 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[1]    ; pClk21m    ; -2.934 ; -2.934 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[2]    ; pClk21m    ; -3.186 ; -3.186 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[3]    ; pClk21m    ; -3.121 ; -3.121 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[4]    ; pClk21m    ; -3.313 ; -3.313 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[5]    ; pClk21m    ; -3.193 ; -3.193 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Clk      ; pClk21m    ; -3.538 ; -3.538 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Dat      ; pClk21m    ; -3.475 ; -3.475 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Dt[*]    ; pClk21m    ; -3.910 ; -3.910 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSd_Dt[0]   ; pClk21m    ; -3.910 ; -3.910 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]   ; pClk21m    ; -3.606 ; -3.606 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0]  ; pClk21m    ; -4.463 ; -4.463 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1]  ; pClk21m    ; -4.107 ; -4.107 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2]  ; pClk21m    ; -3.897 ; -3.897 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3]  ; pClk21m    ; -3.628 ; -3.628 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4]  ; pClk21m    ; -3.606 ; -3.606 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5]  ; pClk21m    ; -3.881 ; -3.881 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6]  ; pClk21m    ; -4.000 ; -4.000 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7]  ; pClk21m    ; -3.740 ; -3.740 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pUsbP1       ; pClk21m    ; -3.686 ; -3.686 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; -6.313 ; -6.313 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pDip[4]     ; pClk21m    ; -6.313 ; -6.313 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pMemDat[*]   ; pClk21m    ; -1.397 ; -1.397 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[0]  ; pClk21m    ; -1.669 ; -1.669 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[1]  ; pClk21m    ; -1.657 ; -1.657 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[2]  ; pClk21m    ; -1.664 ; -1.664 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[3]  ; pClk21m    ; -1.625 ; -1.625 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[4]  ; pClk21m    ; -1.654 ; -1.654 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[5]  ; pClk21m    ; -1.665 ; -1.665 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[6]  ; pClk21m    ; -1.655 ; -1.655 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[7]  ; pClk21m    ; -1.546 ; -1.546 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[8]  ; pClk21m    ; -1.704 ; -1.704 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[9]  ; pClk21m    ; -1.694 ; -1.694 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[10] ; pClk21m    ; -1.676 ; -1.676 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[11] ; pClk21m    ; -1.650 ; -1.650 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[12] ; pClk21m    ; -1.622 ; -1.622 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[13] ; pClk21m    ; -1.397 ; -1.397 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[14] ; pClk21m    ; -1.629 ; -1.629 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[15] ; pClk21m    ; -1.703 ; -1.703 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pSltRst_n    ; pClk21m    ; -1.662 ; -1.662 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
+--------------+------------+--------+--------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+--------------+------------+-------+-------+------------+--------------------------------------------+
; pCpuClk      ; pClk21m    ; 4.689 ; 4.689 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SL[*]   ; pClk21m    ; 3.458 ; 3.458 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[0]  ; pClk21m    ; 3.458 ; 3.458 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[5]  ; pClk21m    ; 3.196 ; 3.196 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SR[*]   ; pClk21m    ; 3.219 ; 3.219 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[0]  ; pClk21m    ; 3.033 ; 3.033 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[1]  ; pClk21m    ; 2.051 ; 2.051 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[2]  ; pClk21m    ; 2.015 ; 2.015 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[3]  ; pClk21m    ; 2.145 ; 2.145 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[5]  ; pClk21m    ; 3.219 ; 3.219 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VB[*]   ; pClk21m    ; 2.329 ; 2.329 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[0]  ; pClk21m    ; 2.329 ; 2.329 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[1]  ; pClk21m    ; 2.327 ; 2.327 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[2]  ; pClk21m    ; 2.219 ; 2.219 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[3]  ; pClk21m    ; 2.214 ; 2.214 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[4]  ; pClk21m    ; 2.182 ; 2.182 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[5]  ; pClk21m    ; 2.210 ; 2.210 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VG[*]   ; pClk21m    ; 2.508 ; 2.508 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[0]  ; pClk21m    ; 2.063 ; 2.063 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[1]  ; pClk21m    ; 2.063 ; 2.063 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[2]  ; pClk21m    ; 2.059 ; 2.059 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[3]  ; pClk21m    ; 2.061 ; 2.061 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[4]  ; pClk21m    ; 2.349 ; 2.349 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[5]  ; pClk21m    ; 2.508 ; 2.508 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VR[*]   ; pClk21m    ; 2.935 ; 2.935 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[0]  ; pClk21m    ; 2.495 ; 2.495 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[1]  ; pClk21m    ; 2.496 ; 2.496 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[2]  ; pClk21m    ; 2.652 ; 2.652 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[3]  ; pClk21m    ; 2.631 ; 2.631 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[4]  ; pClk21m    ; 2.609 ; 2.609 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[5]  ; pClk21m    ; 2.935 ; 2.935 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyA[*]     ; pClk21m    ; 2.736 ; 2.736 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[4]    ; pClk21m    ; 2.736 ; 2.736 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[5]    ; pClk21m    ; 2.693 ; 2.693 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyB[*]     ; pClk21m    ; 2.550 ; 2.550 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[4]    ; pClk21m    ; 2.550 ; 2.550 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[5]    ; pClk21m    ; 2.542 ; 2.542 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLed[*]      ; pClk21m    ; 5.471 ; 5.471 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[0]     ; pClk21m    ; 5.360 ; 5.360 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[1]     ; pClk21m    ; 5.468 ; 5.468 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[2]     ; pClk21m    ; 5.344 ; 5.344 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[3]     ; pClk21m    ; 5.364 ; 5.364 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[4]     ; pClk21m    ; 5.471 ; 5.471 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[5]     ; pClk21m    ; 5.262 ; 5.262 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[6]     ; pClk21m    ; 5.224 ; 5.224 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[7]     ; pClk21m    ; 4.798 ; 4.798 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLedPwr      ; pClk21m    ; 4.201 ; 4.201 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Clk      ; pClk21m    ; 2.902 ; 2.902 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Dat      ; pClk21m    ; 2.894 ; 2.894 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Ck       ; pClk21m    ; 3.270 ; 3.270 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Cm       ; pClk21m    ; 3.472 ; 3.472 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Dt[*]    ; pClk21m    ; 3.245 ; 3.245 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSd_Dt[3]   ; pClk21m    ; 3.245 ; 3.245 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 7.374 ; 7.374 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 7.210 ; 7.210 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 7.213 ; 7.213 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 7.357 ; 7.357 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 7.291 ; 7.291 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 7.374 ; 7.374 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 7.354 ; 7.354 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 7.322 ; 7.322 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 7.374 ; 7.374 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltInt_n    ; pClk21m    ; 3.025 ; 3.025 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSlts2_n  ; pClk21m    ; 5.759 ; 5.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSltsl_n  ; pClk21m    ; 5.666 ; 5.666 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrA        ; pClk21m    ; 2.724 ; 2.724 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrB        ; pClk21m    ; 2.332 ; 2.332 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pUsbN1       ; pClk21m    ; 3.223 ; 3.223 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoHS_n   ; pClk21m    ; 1.646 ; 1.646 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoVS_n   ; pClk21m    ; 1.642 ; 1.642 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 3.785 ; 3.785 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 4.471 ; 4.471 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 4.229 ; 4.229 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 4.249 ; 4.249 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 4.256 ; 4.256 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 4.194 ; 4.194 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 4.071 ; 4.071 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 4.207 ; 4.207 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 4.172 ; 4.172 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 4.471 ; 4.471 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 3.469 ; 3.469 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLed[*]      ; pClk21m    ; 5.777 ; 5.777 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[0]     ; pClk21m    ; 5.756 ; 5.756 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[1]     ; pClk21m    ; 5.745 ; 5.745 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[2]     ; pClk21m    ; 5.768 ; 5.768 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[3]     ; pClk21m    ; 5.730 ; 5.730 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[4]     ; pClk21m    ; 5.754 ; 5.754 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[5]     ; pClk21m    ; 5.775 ; 5.775 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[6]     ; pClk21m    ; 5.737 ; 5.737 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[7]     ; pClk21m    ; 5.777 ; 5.777 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLedPwr      ; pClk21m    ; 5.180 ; 5.180 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemAdr[*]   ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[0]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[1]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[2]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[3]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[4]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[5]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[6]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[7]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[8]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[9]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[10] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[11] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa0      ; pClk21m    ; 2.471 ; 2.471 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa1      ; pClk21m    ; 2.300 ; 2.300 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemCas_n    ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemDat[*]   ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[0]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[1]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[2]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[3]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[4]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[5]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[6]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[7]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[8]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[9]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[10] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[11] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[12] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[13] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[14] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[15] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemLdq      ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemRas_n    ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemUdq      ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemWe_n     ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pSltDat[*]   ; pClk21m    ; 4.816 ; 4.816 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[0]  ; pClk21m    ; 4.558 ; 4.558 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[1]  ; pClk21m    ; 4.276 ; 4.276 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[2]  ; pClk21m    ; 4.752 ; 4.752 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[3]  ; pClk21m    ; 4.685 ; 4.685 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[4]  ; pClk21m    ; 4.613 ; 4.613 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[5]  ; pClk21m    ; 4.816 ; 4.816 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[6]  ; pClk21m    ; 4.741 ; 4.741 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[7]  ; pClk21m    ; 4.682 ; 4.682 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemClk      ; pClk21m    ; 0.583 ;       ; Rise       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
; pMemClk      ; pClk21m    ;       ; 0.583 ; Fall       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
+--------------+------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+--------------+------------+-------+-------+------------+--------------------------------------------+
; pCpuClk      ; pClk21m    ; 2.890 ; 2.890 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SL[*]   ; pClk21m    ; 3.196 ; 3.196 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[0]  ; pClk21m    ; 3.458 ; 3.458 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[5]  ; pClk21m    ; 3.196 ; 3.196 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SR[*]   ; pClk21m    ; 2.015 ; 2.015 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[0]  ; pClk21m    ; 3.033 ; 3.033 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[1]  ; pClk21m    ; 2.051 ; 2.051 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[2]  ; pClk21m    ; 2.015 ; 2.015 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[3]  ; pClk21m    ; 2.145 ; 2.145 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[5]  ; pClk21m    ; 3.219 ; 3.219 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VB[*]   ; pClk21m    ; 2.182 ; 2.182 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[0]  ; pClk21m    ; 2.329 ; 2.329 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[1]  ; pClk21m    ; 2.327 ; 2.327 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[2]  ; pClk21m    ; 2.219 ; 2.219 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[3]  ; pClk21m    ; 2.214 ; 2.214 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[4]  ; pClk21m    ; 2.182 ; 2.182 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[5]  ; pClk21m    ; 2.210 ; 2.210 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VG[*]   ; pClk21m    ; 2.059 ; 2.059 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[0]  ; pClk21m    ; 2.063 ; 2.063 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[1]  ; pClk21m    ; 2.063 ; 2.063 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[2]  ; pClk21m    ; 2.059 ; 2.059 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[3]  ; pClk21m    ; 2.061 ; 2.061 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[4]  ; pClk21m    ; 2.349 ; 2.349 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[5]  ; pClk21m    ; 2.508 ; 2.508 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VR[*]   ; pClk21m    ; 2.495 ; 2.495 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[0]  ; pClk21m    ; 2.495 ; 2.495 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[1]  ; pClk21m    ; 2.496 ; 2.496 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[2]  ; pClk21m    ; 2.652 ; 2.652 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[3]  ; pClk21m    ; 2.631 ; 2.631 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[4]  ; pClk21m    ; 2.609 ; 2.609 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[5]  ; pClk21m    ; 2.935 ; 2.935 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyA[*]     ; pClk21m    ; 2.693 ; 2.693 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[4]    ; pClk21m    ; 2.736 ; 2.736 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[5]    ; pClk21m    ; 2.693 ; 2.693 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyB[*]     ; pClk21m    ; 2.542 ; 2.542 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[4]    ; pClk21m    ; 2.550 ; 2.550 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[5]    ; pClk21m    ; 2.542 ; 2.542 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLed[*]      ; pClk21m    ; 3.365 ; 3.365 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[0]     ; pClk21m    ; 4.070 ; 4.070 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[1]     ; pClk21m    ; 4.143 ; 4.143 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[2]     ; pClk21m    ; 4.221 ; 4.221 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[3]     ; pClk21m    ; 3.817 ; 3.817 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[4]     ; pClk21m    ; 4.081 ; 4.081 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[5]     ; pClk21m    ; 3.365 ; 3.365 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[6]     ; pClk21m    ; 4.090 ; 4.090 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[7]     ; pClk21m    ; 3.493 ; 3.493 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLedPwr      ; pClk21m    ; 4.201 ; 4.201 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Clk      ; pClk21m    ; 2.902 ; 2.902 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Dat      ; pClk21m    ; 2.894 ; 2.894 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Ck       ; pClk21m    ; 3.270 ; 3.270 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Cm       ; pClk21m    ; 3.472 ; 3.472 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Dt[*]    ; pClk21m    ; 3.245 ; 3.245 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSd_Dt[3]   ; pClk21m    ; 3.245 ; 3.245 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 3.913 ; 3.913 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 3.932 ; 3.932 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 3.913 ; 3.913 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 4.066 ; 4.066 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 4.325 ; 4.325 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 4.119 ; 4.119 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 4.277 ; 4.277 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 4.177 ; 4.177 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 4.060 ; 4.060 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltInt_n    ; pClk21m    ; 2.462 ; 2.462 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSlts2_n  ; pClk21m    ; 4.038 ; 4.038 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSltsl_n  ; pClk21m    ; 3.729 ; 3.729 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrA        ; pClk21m    ; 2.724 ; 2.724 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrB        ; pClk21m    ; 2.332 ; 2.332 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pUsbN1       ; pClk21m    ; 3.223 ; 3.223 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoHS_n   ; pClk21m    ; 1.646 ; 1.646 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoVS_n   ; pClk21m    ; 1.642 ; 1.642 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 3.470 ; 3.470 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 4.071 ; 4.071 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 4.229 ; 4.229 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 4.249 ; 4.249 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 4.256 ; 4.256 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 4.194 ; 4.194 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 4.071 ; 4.071 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 4.207 ; 4.207 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 4.172 ; 4.172 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 4.471 ; 4.471 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 2.765 ; 2.765 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLed[*]      ; pClk21m    ; 4.420 ; 4.420 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[0]     ; pClk21m    ; 4.445 ; 4.445 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[1]     ; pClk21m    ; 4.438 ; 4.438 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[2]     ; pClk21m    ; 4.465 ; 4.465 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[3]     ; pClk21m    ; 4.420 ; 4.420 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[4]     ; pClk21m    ; 4.446 ; 4.446 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[5]     ; pClk21m    ; 4.470 ; 4.470 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[6]     ; pClk21m    ; 4.434 ; 4.434 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[7]     ; pClk21m    ; 4.465 ; 4.465 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLedPwr      ; pClk21m    ; 5.180 ; 5.180 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemAdr[*]   ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[0]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[1]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[2]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[3]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[4]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[5]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[6]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[7]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[8]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[9]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[10] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[11] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa0      ; pClk21m    ; 2.471 ; 2.471 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa1      ; pClk21m    ; 2.300 ; 2.300 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemCas_n    ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemDat[*]   ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[0]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[1]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[2]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[3]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[4]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[5]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[6]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[7]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[8]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[9]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[10] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[11] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[12] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[13] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[14] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[15] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemLdq      ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemRas_n    ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemUdq      ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemWe_n     ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pSltDat[*]   ; pClk21m    ; 4.276 ; 4.276 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[0]  ; pClk21m    ; 4.558 ; 4.558 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[1]  ; pClk21m    ; 4.276 ; 4.276 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[2]  ; pClk21m    ; 4.752 ; 4.752 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[3]  ; pClk21m    ; 4.685 ; 4.685 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[4]  ; pClk21m    ; 4.613 ; 4.613 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[5]  ; pClk21m    ; 4.816 ; 4.816 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[6]  ; pClk21m    ; 4.741 ; 4.741 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[7]  ; pClk21m    ; 4.682 ; 4.682 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemClk      ; pClk21m    ; 0.583 ;       ; Rise       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
; pMemClk      ; pClk21m    ;       ; 0.583 ; Fall       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
+--------------+------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; pDip[3]    ; pLed[3]     ; 7.107 ;    ;    ; 7.107 ;
; pDip[4]    ; pLed[4]     ; 7.100 ;    ;    ; 7.100 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; pDip[3]    ; pLed[3]     ; 7.107 ;    ;    ; 7.107 ;
; pDip[4]    ; pLed[4]     ; 7.100 ;    ;    ; 7.100 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-------------+------------+-------+------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                         ;
+-------------+------------+-------+------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 4.148 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 4.287 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 4.148 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 2.184 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 2.184 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 2.184 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 2.204 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 3.306 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 7.413 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 7.413 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 7.413 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 7.520 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 7.520 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 7.519 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 7.520 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 7.519 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 7.519 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 1.690 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-------------+------------+-------+------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                         ;
+-------------+------------+-------+------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 3.639 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 3.778 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 3.639 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 2.184 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 2.184 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 2.184 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 2.204 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 3.306 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 5.435 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 5.435 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 5.435 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 5.542 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 5.542 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 5.541 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 5.542 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 5.541 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 5.541 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 1.690 ;      ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                         ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 4.148     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 4.287     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 4.148     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 2.184     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 2.184     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 2.184     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 2.204     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 3.306     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 7.413     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 7.413     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 7.413     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 7.520     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 7.520     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 7.519     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 7.520     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 7.519     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 7.519     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 1.690     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                         ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+
; pDac_SL[*]  ; pClk21m    ; 3.639     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[0] ; pClk21m    ; 3.778     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SL[5] ; pClk21m    ; 3.639     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDac_SR[*]  ; pClk21m    ; 2.184     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[2] ; pClk21m    ; 2.184     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[3] ; pClk21m    ; 2.184     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5] ; pClk21m    ; 2.204     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Cm      ; pClk21m    ; 3.306     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]  ; pClk21m    ; 5.435     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0] ; pClk21m    ; 5.435     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1] ; pClk21m    ; 5.435     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2] ; pClk21m    ; 5.542     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3] ; pClk21m    ; 5.542     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4] ; pClk21m    ; 5.541     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5] ; pClk21m    ; 5.542     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6] ; pClk21m    ; 5.541     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7] ; pClk21m    ; 5.541     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pVideoHS_n  ; pClk21m    ; 1.690     ;           ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
+-------------+------------+-----------+-----------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                    ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                         ; 2.334  ; 0.339 ; 4.436    ; 0.576   ; 4.001               ;
;  PLL4X:U00|altpll:altpll_component|_clk0 ; 10.602 ; 0.339 ; 41.613   ; 0.576   ; 21.459              ;
;  PLL4X:U00|altpll:altpll_component|_clk1 ; 2.334  ; 0.361 ; 4.436    ; 2.592   ; 4.001               ;
;  pClk21m                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 23.277              ;
; Design-wide TNS                          ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  PLL4X:U00|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL4X:U00|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  pClk21m                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; pDac_SR[*]   ; pClk21m    ; 7.296  ; 7.296  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5]  ; pClk21m    ; 7.296  ; 7.296  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; 9.289  ; 9.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[0]     ; pClk21m    ; 8.354  ; 8.354  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[1]     ; pClk21m    ; 8.500  ; 8.500  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[2]     ; pClk21m    ; 8.754  ; 8.754  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[3]     ; pClk21m    ; 7.810  ; 7.810  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[7]     ; pClk21m    ; 9.289  ; 9.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyA[*]     ; pClk21m    ; 8.187  ; 8.187  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[0]    ; pClk21m    ; 8.000  ; 8.000  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[1]    ; pClk21m    ; 7.940  ; 7.940  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[2]    ; pClk21m    ; 8.187  ; 8.187  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[3]    ; pClk21m    ; 7.931  ; 7.931  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[4]    ; pClk21m    ; 7.892  ; 7.892  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[5]    ; pClk21m    ; 7.986  ; 7.986  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyB[*]     ; pClk21m    ; 8.193  ; 8.193  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[0]    ; pClk21m    ; 7.765  ; 7.765  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[1]    ; pClk21m    ; 7.270  ; 7.270  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[2]    ; pClk21m    ; 7.916  ; 7.916  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[3]    ; pClk21m    ; 7.733  ; 7.733  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[4]    ; pClk21m    ; 8.193  ; 8.193  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[5]    ; pClk21m    ; 7.926  ; 7.926  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Clk      ; pClk21m    ; 8.761  ; 8.761  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Dat      ; pClk21m    ; 8.642  ; 8.642  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Dt[*]    ; pClk21m    ; 9.706  ; 9.706  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSd_Dt[0]   ; pClk21m    ; 9.706  ; 9.706  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]   ; pClk21m    ; 11.086 ; 11.086 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0]  ; pClk21m    ; 11.086 ; 11.086 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1]  ; pClk21m    ; 10.210 ; 10.210 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2]  ; pClk21m    ; 9.649  ; 9.649  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3]  ; pClk21m    ; 8.998  ; 8.998  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4]  ; pClk21m    ; 8.975  ; 8.975  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5]  ; pClk21m    ; 9.661  ; 9.661  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6]  ; pClk21m    ; 9.957  ; 9.957  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7]  ; pClk21m    ; 9.291  ; 9.291  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pUsbP1       ; pClk21m    ; 9.145  ; 9.145  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; 18.530 ; 18.530 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pDip[4]     ; pClk21m    ; 18.530 ; 18.530 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pMemDat[*]   ; pClk21m    ; 4.744  ; 4.744  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[0]  ; pClk21m    ; 4.453  ; 4.453  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[1]  ; pClk21m    ; 4.646  ; 4.646  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[2]  ; pClk21m    ; 4.447  ; 4.447  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[3]  ; pClk21m    ; 4.384  ; 4.384  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[4]  ; pClk21m    ; 4.647  ; 4.647  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[5]  ; pClk21m    ; 4.389  ; 4.389  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[6]  ; pClk21m    ; 4.360  ; 4.360  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[7]  ; pClk21m    ; 4.362  ; 4.362  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[8]  ; pClk21m    ; 4.744  ; 4.744  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[9]  ; pClk21m    ; 4.508  ; 4.508  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[10] ; pClk21m    ; 4.684  ; 4.684  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[11] ; pClk21m    ; 4.628  ; 4.628  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[12] ; pClk21m    ; 4.364  ; 4.364  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[13] ; pClk21m    ; 4.113  ; 4.113  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[14] ; pClk21m    ; 4.145  ; 4.145  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[15] ; pClk21m    ; 4.316  ; 4.316  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pSltRst_n    ; pClk21m    ; 4.154  ; 4.154  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
+--------------+------------+--------+--------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+--------------+------------+--------+--------+------------+-----------------------------------------+
; pDac_SR[*]   ; pClk21m    ; -2.958 ; -2.958 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDac_SR[5]  ; pClk21m    ; -2.958 ; -2.958 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; -3.145 ; -3.145 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[0]     ; pClk21m    ; -3.346 ; -3.346 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[1]     ; pClk21m    ; -3.415 ; -3.415 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[2]     ; pClk21m    ; -3.525 ; -3.525 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[3]     ; pClk21m    ; -3.145 ; -3.145 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pDip[7]     ; pClk21m    ; -3.727 ; -3.727 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyA[*]     ; pClk21m    ; -3.173 ; -3.173 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[0]    ; pClk21m    ; -3.225 ; -3.225 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[1]    ; pClk21m    ; -3.197 ; -3.197 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[2]    ; pClk21m    ; -3.307 ; -3.307 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[3]    ; pClk21m    ; -3.193 ; -3.193 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[4]    ; pClk21m    ; -3.173 ; -3.173 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyA[5]    ; pClk21m    ; -3.222 ; -3.222 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pJoyB[*]     ; pClk21m    ; -2.934 ; -2.934 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[0]    ; pClk21m    ; -3.140 ; -3.140 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[1]    ; pClk21m    ; -2.934 ; -2.934 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[2]    ; pClk21m    ; -3.186 ; -3.186 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[3]    ; pClk21m    ; -3.121 ; -3.121 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[4]    ; pClk21m    ; -3.313 ; -3.313 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pJoyB[5]    ; pClk21m    ; -3.193 ; -3.193 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Clk      ; pClk21m    ; -3.538 ; -3.538 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pPs2Dat      ; pClk21m    ; -3.475 ; -3.475 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSd_Dt[*]    ; pClk21m    ; -3.910 ; -3.910 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSd_Dt[0]   ; pClk21m    ; -3.910 ; -3.910 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pSltDat[*]   ; pClk21m    ; -3.606 ; -3.606 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[0]  ; pClk21m    ; -4.463 ; -4.463 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[1]  ; pClk21m    ; -4.107 ; -4.107 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[2]  ; pClk21m    ; -3.897 ; -3.897 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[3]  ; pClk21m    ; -3.628 ; -3.628 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[4]  ; pClk21m    ; -3.606 ; -3.606 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[5]  ; pClk21m    ; -3.881 ; -3.881 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[6]  ; pClk21m    ; -4.000 ; -4.000 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
;  pSltDat[7]  ; pClk21m    ; -3.740 ; -3.740 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pUsbP1       ; pClk21m    ; -3.686 ; -3.686 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0 ;
; pDip[*]      ; pClk21m    ; -6.313 ; -6.313 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pDip[4]     ; pClk21m    ; -6.313 ; -6.313 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pMemDat[*]   ; pClk21m    ; -1.397 ; -1.397 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[0]  ; pClk21m    ; -1.669 ; -1.669 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[1]  ; pClk21m    ; -1.657 ; -1.657 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[2]  ; pClk21m    ; -1.664 ; -1.664 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[3]  ; pClk21m    ; -1.625 ; -1.625 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[4]  ; pClk21m    ; -1.654 ; -1.654 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[5]  ; pClk21m    ; -1.665 ; -1.665 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[6]  ; pClk21m    ; -1.655 ; -1.655 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[7]  ; pClk21m    ; -1.546 ; -1.546 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[8]  ; pClk21m    ; -1.704 ; -1.704 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[9]  ; pClk21m    ; -1.694 ; -1.694 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[10] ; pClk21m    ; -1.676 ; -1.676 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[11] ; pClk21m    ; -1.650 ; -1.650 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[12] ; pClk21m    ; -1.622 ; -1.622 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[13] ; pClk21m    ; -1.397 ; -1.397 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[14] ; pClk21m    ; -1.629 ; -1.629 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
;  pMemDat[15] ; pClk21m    ; -1.703 ; -1.703 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
; pSltRst_n    ; pClk21m    ; -1.662 ; -1.662 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1 ;
+--------------+------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+--------------+------------+--------+--------+------------+--------------------------------------------+
; pCpuClk      ; pClk21m    ; 11.945 ; 11.945 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SL[*]   ; pClk21m    ; 8.837  ; 8.837  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[0]  ; pClk21m    ; 8.837  ; 8.837  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[5]  ; pClk21m    ; 8.172  ; 8.172  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SR[*]   ; pClk21m    ; 8.340  ; 8.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[0]  ; pClk21m    ; 7.814  ; 7.814  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[1]  ; pClk21m    ; 5.272  ; 5.272  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[2]  ; pClk21m    ; 5.211  ; 5.211  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[3]  ; pClk21m    ; 5.553  ; 5.553  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[5]  ; pClk21m    ; 8.340  ; 8.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VB[*]   ; pClk21m    ; 6.004  ; 6.004  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[0]  ; pClk21m    ; 6.004  ; 6.004  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[1]  ; pClk21m    ; 5.997  ; 5.997  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[2]  ; pClk21m    ; 5.704  ; 5.704  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[3]  ; pClk21m    ; 5.693  ; 5.693  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[4]  ; pClk21m    ; 5.625  ; 5.625  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[5]  ; pClk21m    ; 5.692  ; 5.692  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VG[*]   ; pClk21m    ; 6.440  ; 6.440  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[0]  ; pClk21m    ; 5.321  ; 5.321  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[1]  ; pClk21m    ; 5.321  ; 5.321  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[2]  ; pClk21m    ; 5.309  ; 5.309  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[3]  ; pClk21m    ; 5.314  ; 5.314  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[4]  ; pClk21m    ; 6.039  ; 6.039  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[5]  ; pClk21m    ; 6.440  ; 6.440  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VR[*]   ; pClk21m    ; 7.532  ; 7.532  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[0]  ; pClk21m    ; 6.410  ; 6.410  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[1]  ; pClk21m    ; 6.406  ; 6.406  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[2]  ; pClk21m    ; 6.802  ; 6.802  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[3]  ; pClk21m    ; 6.761  ; 6.761  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[4]  ; pClk21m    ; 6.714  ; 6.714  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[5]  ; pClk21m    ; 7.532  ; 7.532  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyA[*]     ; pClk21m    ; 7.053  ; 7.053  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[4]    ; pClk21m    ; 7.053  ; 7.053  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[5]    ; pClk21m    ; 6.956  ; 6.956  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyB[*]     ; pClk21m    ; 6.579  ; 6.579  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[4]    ; pClk21m    ; 6.579  ; 6.579  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[5]    ; pClk21m    ; 6.566  ; 6.566  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLed[*]      ; pClk21m    ; 14.018 ; 14.018 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[0]     ; pClk21m    ; 13.746 ; 13.746 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[1]     ; pClk21m    ; 14.006 ; 14.006 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[2]     ; pClk21m    ; 13.710 ; 13.710 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[3]     ; pClk21m    ; 13.697 ; 13.697 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[4]     ; pClk21m    ; 14.018 ; 14.018 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[5]     ; pClk21m    ; 13.446 ; 13.446 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[6]     ; pClk21m    ; 13.365 ; 13.365 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[7]     ; pClk21m    ; 12.279 ; 12.279 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLedPwr      ; pClk21m    ; 10.756 ; 10.756 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Clk      ; pClk21m    ; 7.433  ; 7.433  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Dat      ; pClk21m    ; 7.417  ; 7.417  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Ck       ; pClk21m    ; 8.335  ; 8.335  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Cm       ; pClk21m    ; 8.810  ; 8.810  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Dt[*]    ; pClk21m    ; 8.289  ; 8.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSd_Dt[3]   ; pClk21m    ; 8.289  ; 8.289  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 18.810 ; 18.810 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 18.409 ; 18.409 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 18.411 ; 18.411 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 18.769 ; 18.769 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 18.608 ; 18.608 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 18.805 ; 18.805 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 18.736 ; 18.736 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 18.670 ; 18.670 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 18.810 ; 18.810 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltInt_n    ; pClk21m    ; 7.829  ; 7.829  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSlts2_n  ; pClk21m    ; 14.643 ; 14.643 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSltsl_n  ; pClk21m    ; 14.473 ; 14.473 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrA        ; pClk21m    ; 7.016  ; 7.016  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrB        ; pClk21m    ; 6.011  ; 6.011  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pUsbN1       ; pClk21m    ; 8.241  ; 8.241  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoHS_n   ; pClk21m    ; 4.349  ; 4.349  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoVS_n   ; pClk21m    ; 4.340  ; 4.340  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 9.716  ; 9.716  ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 11.410 ; 11.410 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 10.828 ; 10.828 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 10.865 ; 10.865 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 10.886 ; 10.886 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 10.743 ; 10.743 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 10.434 ; 10.434 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 10.768 ; 10.768 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 10.695 ; 10.695 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 11.410 ; 11.410 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 8.923  ; 8.923  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLed[*]      ; pClk21m    ; 14.778 ; 14.778 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[0]     ; pClk21m    ; 14.724 ; 14.724 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[1]     ; pClk21m    ; 14.705 ; 14.705 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[2]     ; pClk21m    ; 14.761 ; 14.761 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[3]     ; pClk21m    ; 14.671 ; 14.671 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[4]     ; pClk21m    ; 14.730 ; 14.730 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[5]     ; pClk21m    ; 14.765 ; 14.765 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[6]     ; pClk21m    ; 14.679 ; 14.679 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[7]     ; pClk21m    ; 14.778 ; 14.778 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLedPwr      ; pClk21m    ; 13.255 ; 13.255 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemAdr[*]   ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[0]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[1]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[2]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[3]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[4]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[5]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[6]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[7]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[8]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[9]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[10] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[11] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa0      ; pClk21m    ; 6.311  ; 6.311  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa1      ; pClk21m    ; 5.891  ; 5.891  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemCas_n    ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemDat[*]   ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[0]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[1]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[2]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[3]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[4]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[5]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[6]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[7]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[8]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[9]  ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[10] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[11] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[12] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[13] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[14] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[15] ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemLdq      ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemRas_n    ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemUdq      ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemWe_n     ; pClk21m    ; 4.275  ; 4.275  ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pSltDat[*]   ; pClk21m    ; 12.319 ; 12.319 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[0]  ; pClk21m    ; 11.729 ; 11.729 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[1]  ; pClk21m    ; 11.006 ; 11.006 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[2]  ; pClk21m    ; 12.218 ; 12.218 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[3]  ; pClk21m    ; 12.030 ; 12.030 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[4]  ; pClk21m    ; 11.816 ; 11.816 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[5]  ; pClk21m    ; 12.319 ; 12.319 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[6]  ; pClk21m    ; 12.143 ; 12.143 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[7]  ; pClk21m    ; 11.996 ; 11.996 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemClk      ; pClk21m    ; 1.396  ;        ; Rise       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
; pMemClk      ; pClk21m    ;        ; 1.396  ; Fall       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
+--------------+------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+--------------+------------+-------+-------+------------+--------------------------------------------+
; pCpuClk      ; pClk21m    ; 2.890 ; 2.890 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SL[*]   ; pClk21m    ; 3.196 ; 3.196 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[0]  ; pClk21m    ; 3.458 ; 3.458 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SL[5]  ; pClk21m    ; 3.196 ; 3.196 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_SR[*]   ; pClk21m    ; 2.015 ; 2.015 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[0]  ; pClk21m    ; 3.033 ; 3.033 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[1]  ; pClk21m    ; 2.051 ; 2.051 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[2]  ; pClk21m    ; 2.015 ; 2.015 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[3]  ; pClk21m    ; 2.145 ; 2.145 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_SR[5]  ; pClk21m    ; 3.219 ; 3.219 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VB[*]   ; pClk21m    ; 2.182 ; 2.182 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[0]  ; pClk21m    ; 2.329 ; 2.329 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[1]  ; pClk21m    ; 2.327 ; 2.327 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[2]  ; pClk21m    ; 2.219 ; 2.219 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[3]  ; pClk21m    ; 2.214 ; 2.214 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[4]  ; pClk21m    ; 2.182 ; 2.182 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VB[5]  ; pClk21m    ; 2.210 ; 2.210 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VG[*]   ; pClk21m    ; 2.059 ; 2.059 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[0]  ; pClk21m    ; 2.063 ; 2.063 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[1]  ; pClk21m    ; 2.063 ; 2.063 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[2]  ; pClk21m    ; 2.059 ; 2.059 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[3]  ; pClk21m    ; 2.061 ; 2.061 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[4]  ; pClk21m    ; 2.349 ; 2.349 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VG[5]  ; pClk21m    ; 2.508 ; 2.508 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pDac_VR[*]   ; pClk21m    ; 2.495 ; 2.495 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[0]  ; pClk21m    ; 2.495 ; 2.495 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[1]  ; pClk21m    ; 2.496 ; 2.496 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[2]  ; pClk21m    ; 2.652 ; 2.652 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[3]  ; pClk21m    ; 2.631 ; 2.631 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[4]  ; pClk21m    ; 2.609 ; 2.609 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pDac_VR[5]  ; pClk21m    ; 2.935 ; 2.935 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyA[*]     ; pClk21m    ; 2.693 ; 2.693 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[4]    ; pClk21m    ; 2.736 ; 2.736 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyA[5]    ; pClk21m    ; 2.693 ; 2.693 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pJoyB[*]     ; pClk21m    ; 2.542 ; 2.542 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[4]    ; pClk21m    ; 2.550 ; 2.550 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pJoyB[5]    ; pClk21m    ; 2.542 ; 2.542 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLed[*]      ; pClk21m    ; 3.365 ; 3.365 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[0]     ; pClk21m    ; 4.070 ; 4.070 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[1]     ; pClk21m    ; 4.143 ; 4.143 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[2]     ; pClk21m    ; 4.221 ; 4.221 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[3]     ; pClk21m    ; 3.817 ; 3.817 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[4]     ; pClk21m    ; 4.081 ; 4.081 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[5]     ; pClk21m    ; 3.365 ; 3.365 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[6]     ; pClk21m    ; 4.090 ; 4.090 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pLed[7]     ; pClk21m    ; 3.493 ; 3.493 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pLedPwr      ; pClk21m    ; 4.201 ; 4.201 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Clk      ; pClk21m    ; 2.902 ; 2.902 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pPs2Dat      ; pClk21m    ; 2.894 ; 2.894 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Ck       ; pClk21m    ; 3.270 ; 3.270 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Cm       ; pClk21m    ; 3.472 ; 3.472 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSd_Dt[*]    ; pClk21m    ; 3.245 ; 3.245 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSd_Dt[3]   ; pClk21m    ; 3.245 ; 3.245 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 3.913 ; 3.913 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 3.932 ; 3.932 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 3.913 ; 3.913 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 4.066 ; 4.066 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 4.325 ; 4.325 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 4.119 ; 4.119 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 4.277 ; 4.277 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 4.177 ; 4.177 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 4.060 ; 4.060 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltInt_n    ; pClk21m    ; 2.462 ; 2.462 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSlts2_n  ; pClk21m    ; 4.038 ; 4.038 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltSltsl_n  ; pClk21m    ; 3.729 ; 3.729 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrA        ; pClk21m    ; 2.724 ; 2.724 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pStrB        ; pClk21m    ; 2.332 ; 2.332 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pUsbN1       ; pClk21m    ; 3.223 ; 3.223 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoHS_n   ; pClk21m    ; 1.646 ; 1.646 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pVideoVS_n   ; pClk21m    ; 1.642 ; 1.642 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 3.470 ; 3.470 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pSltDat[*]   ; pClk21m    ; 4.071 ; 4.071 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[0]  ; pClk21m    ; 4.229 ; 4.229 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[1]  ; pClk21m    ; 4.249 ; 4.249 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[2]  ; pClk21m    ; 4.256 ; 4.256 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[3]  ; pClk21m    ; 4.194 ; 4.194 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[4]  ; pClk21m    ; 4.071 ; 4.071 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[5]  ; pClk21m    ; 4.207 ; 4.207 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[6]  ; pClk21m    ; 4.172 ; 4.172 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
;  pSltDat[7]  ; pClk21m    ; 4.471 ; 4.471 ; Fall       ; PLL4X:U00|altpll:altpll_component|_clk0    ;
; pCpuClk      ; pClk21m    ; 2.765 ; 2.765 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLed[*]      ; pClk21m    ; 4.420 ; 4.420 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[0]     ; pClk21m    ; 4.445 ; 4.445 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[1]     ; pClk21m    ; 4.438 ; 4.438 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[2]     ; pClk21m    ; 4.465 ; 4.465 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[3]     ; pClk21m    ; 4.420 ; 4.420 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[4]     ; pClk21m    ; 4.446 ; 4.446 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[5]     ; pClk21m    ; 4.470 ; 4.470 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[6]     ; pClk21m    ; 4.434 ; 4.434 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pLed[7]     ; pClk21m    ; 4.465 ; 4.465 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pLedPwr      ; pClk21m    ; 5.180 ; 5.180 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemAdr[*]   ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[0]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[1]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[2]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[3]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[4]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[5]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[6]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[7]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[8]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[9]  ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[10] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemAdr[11] ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa0      ; pClk21m    ; 2.471 ; 2.471 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemBa1      ; pClk21m    ; 2.300 ; 2.300 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemCas_n    ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemDat[*]   ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[0]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[1]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[2]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[3]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[4]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[5]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[6]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[7]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[8]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[9]  ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[10] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[11] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[12] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[13] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[14] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pMemDat[15] ; pClk21m    ; 1.437 ; 1.437 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemLdq      ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemRas_n    ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemUdq      ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemWe_n     ; pClk21m    ; 1.759 ; 1.759 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pSltDat[*]   ; pClk21m    ; 4.276 ; 4.276 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[0]  ; pClk21m    ; 4.558 ; 4.558 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[1]  ; pClk21m    ; 4.276 ; 4.276 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[2]  ; pClk21m    ; 4.752 ; 4.752 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[3]  ; pClk21m    ; 4.685 ; 4.685 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[4]  ; pClk21m    ; 4.613 ; 4.613 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[5]  ; pClk21m    ; 4.816 ; 4.816 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[6]  ; pClk21m    ; 4.741 ; 4.741 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
;  pSltDat[7]  ; pClk21m    ; 4.682 ; 4.682 ; Rise       ; PLL4X:U00|altpll:altpll_component|_clk1    ;
; pMemClk      ; pClk21m    ; 0.583 ;       ; Rise       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
; pMemClk      ; pClk21m    ;       ; 0.583 ; Fall       ; PLL4X:U00|altpll:altpll_component|_extclk0 ;
+--------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; pDip[3]    ; pLed[3]     ; 17.920 ;    ;    ; 17.920 ;
; pDip[4]    ; pLed[4]     ; 17.933 ;    ;    ; 17.933 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; pDip[3]    ; pLed[3]     ; 7.107 ;    ;    ; 7.107 ;
; pDip[4]    ; pLed[4]     ; 7.100 ;    ;    ; 7.100 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 17027642 ; 811      ; 274      ; 1        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 9624     ; 0        ; 1        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 8764     ; 2        ; 0        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 1321     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 17027642 ; 811      ; 274      ; 1        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 9624     ; 0        ; 1        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 8764     ; 2        ; 0        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 1321     ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                            ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 5        ; 0        ; 0        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 1767     ; 0        ; 2        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 6        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                             ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; PLL4X:U00|altpll:altpll_component|_clk0 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 5        ; 0        ; 0        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk0 ; 1767     ; 0        ; 2        ; 0        ;
; PLL4X:U00|altpll:altpll_component|_clk1 ; PLL4X:U00|altpll:altpll_component|_clk1 ; 6        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 88    ; 88   ;
; Unconstrained Output Port Paths ; 640   ; 640  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 18 20:45:15 2024
Info: Command: quartus_sta uMSX_EdFJ -c emsx_top
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Reading SDC File: 'emsx_top_constrains.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {U00|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL4X:U00|altpll:altpll_component|_clk0} {U00|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {U00|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {PLL4X:U00|altpll:altpll_component|_clk1} {U00|altpll_component|pll|clk[1]}
    Info: create_generated_clock -source {U00|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {PLL4X:U00|altpll:altpll_component|_extclk0} {U00|altpll_component|pll|extclk[0]}
Warning: Node: clk4mhz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pVideoHS_n was determined to be a clock but was found without an associated clock assignment.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 2.334
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.334         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
    Info:    10.602         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
Info: Worst-case hold slack is 0.822
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.822         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
    Info:     0.886         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
Info: Worst-case recovery slack is 4.436
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.436         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
    Info:    41.613         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
Info: Worst-case removal slack is 1.423
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.423         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
    Info:     6.431         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
Info: Worst-case minimum pulse width slack is 4.001
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.001         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
    Info:    21.459         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
    Info:    23.277         0.000 pClk21m 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning: Node: clk4mhz was determined to be a clock but was found without an associated clock assignment.
Warning: Node: pVideoHS_n was determined to be a clock but was found without an associated clock assignment.
Info: Worst-case setup slack is 4.222
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.222         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
    Info:    18.276         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
Info: Worst-case hold slack is 0.339
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.339         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
    Info:     0.361         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
Info: Worst-case recovery slack is 8.761
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     8.761         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
    Info:    44.608         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
Info: Worst-case removal slack is 0.576
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.576         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
    Info:     2.592         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
Info: Worst-case minimum pulse width slack is 4.585
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.585         0.000 PLL4X:U00|altpll:altpll_component|_clk1 
    Info:    22.043         0.000 PLL4X:U00|altpll:altpll_component|_clk0 
    Info:    23.277         0.000 pClk21m 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Thu Apr 18 20:45:19 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


