%!TEX root = ../resume.tex


\begin{multicols}{2}\raggedright
\namestyle{Mathieu Léonardon} \\
\vspace{0.5cm}
\titlestyle{Ph.D. in Electronics}\\
\columnbreak

\raggedleft
\addressstyle{
14 rue Saint Denis \\
33490 Saint Macaire, France \\
e-mail: \url{mathieu.leonardon@gmail.com}\\
phone: (+33)6 88 62 06 03\\
32 y.o.
}
\end{multicols}
\vspace{0.2cm}

\begin{flushleft}

\subsection{Education}

\tabcv{2015 - 2018}{
\textbf{PhD Student in Electronics}, \\ \textit{Université de Bordeaux}, \textit{IMS Laboratory}, \textit{France}, \\ \textit{Polytechnique Montréal}, \textit{Electrical Engineering Department}, \textit{Canada}\\[0.5em]
%\hbox{\phantom{\ \ \ \ }}\begin{minipage}{0.97\linewidth}
{\footnotesize \textbf{$\bullet\ $Title:} {Polar decoding on programmable architectures.}\\
\textbf{$\bullet\ $Keywords:} {Polar Codes, Software decoder, ASIP, Algorithm-Architecture Adequation}\\
\textbf{$\bullet$ Teaching:} 45 hours at Bordeaux INP Engineering School\\
\textbf{$\bullet\ $Defense date:} December 13, 2018\\
\textbf{$\bullet\ $Jury:} \\[0.25em]
\begin{tabular}{llll}
{Pr.} & {Mohamad Sawan}                    & {Polytechnique Montréal} & {President} \\
{Pr.} & {Amer Baghdadi}                    & {IMT Atlantique}         & {Member}\\
{Pr.} & {Emmanuel Casseau}                 & {Université Rennes 1}    & {Member} \\
{Dr.} & {Olivier Muller}                   & {Grenoble INP}           & {Member}\\
{Pr.} & {Charly Poulliat}                  & {INP Toulouse}           & {Member}\\
{Dr.} & {Camille Leroux}                   & {Bordeaux INP}           & {Supervisor} \\
{Pr.} & {Christophe Jégo}                  & {Bordeaux INP}           & {Director}\\
{Pr.} & {Yvon Savaria}                     & {Polytechnique Montréal} & {Director}\\
\end{tabular}}
%\end{minipage}
}

\tabcv{2012 - 2015}{
\textbf{Engineer Degree}, \textit{Bordeaux INP}, \textit{Talence}, \textit{France}\\[0.5em]
{\footnotesize \textbf{$\bullet$ Field:} Embedded Electronics Systems (SEE)}, Apprenticeship
}

\tabcv{2011 - 2012}{
\textbf{University Diploma of Technology}, \textit{IUT Paul Sabatier}, \textit{Toulouse}, \textit{France}\\[0.5em]
{\footnotesize\textbf{$\bullet$ Field:} Physical measures}}

\subsection{Professional Experience}

\tabcv{2018 - 2019}{
\textbf{Teaching Assistant}, \textit{Bordeaux INP}, \textit{IMS Laboratory}, \textit{Talence}\\[0.5em]
 {\footnotesize
 \textbf{$\bullet\ $Supervisors:} {Christophe Jégo (IMS), Camille Leroux (IMS)}\\
\textbf{$\bullet\ $Subject:} {Software and hardware implementations of polar decoding algorithms}\\
\textbf{$\bullet\ $Teaching:} {192 hours at Bordeaux INP Engineering School}
}
}

\tabcv{2012-2015}{
\textbf{Apprentice Engineer}, \textit{Worldcast Systems}, \textit{Mérignac}\\[0.5em]
{\footnotesize
\textbf{$\bullet$ Supervisor}: Hervé Garat\\
\textbf{$\bullet$ Main project}: Specification, design and development of a man-machine interface \\
\textbf{$\bullet$ Side project}: Board design and microcontroller programming for FM transmitters

}
}

\tabcv{Juillet-Août 2012}{
\textbf{Internship}, \textit{I3S}, \textit{Laroque-d'Olmes}\\[0.5em]
{\footnotesize
\textbf{$\bullet$ Supervisor:} Nicolas Antini and Franck Dedieu\\
\textbf{$\bullet$ Subject:} Desgin of an electronic gauge with display for measuring oil volume in tankers with a differential pressure sensor.
}
}

\end{flushleft}
\newpage
\subsection{Publications}
{
\renewcommand{\refname}{\vspace{-2.5em}}

\nocite{*}
\begin{itemize}

\item \textbf{Manuscript}
\printbibliography[prefixnumbers={M},keyword={thesis}]
\vspace{2em}

\item \textbf{International Journals}
\printbibliography[prefixnumbers={IJ},keyword={journal}]
\vspace{2em}

\item \textbf{International Conferences}
\printbibliography[prefixnumbers={IC}, keyword={international-conference}]
\vspace{2em}

\item \textbf{French Conference}
\printbibliography[prefixnumbers={NC}, keyword={national-conference}]
\vspace{2em}

\end{itemize}
}

\clearpage
\subsection{Activités d'enseignement}

\input{parts/enseignements}

\subsection{Activités de recherche}
\label{subsec:rech}
L'ensemble des travaux présentés ici ont été réalisés durant mes trois années de doctorat.

\subsubsection{Les codes polaires}

La thématique principale de ma thèse concernait le décodage de codes polaires. Les codes polaires constituent une classe de codes correcteurs d'erreurs inventée récemment qui suscite l'intérêt des chercheurs et des industriels, comme en atteste leur sélection pour le codage des canaux de contr\^ole dans la prochaine génération de téléphonie mobile (5G). Un des enjeux des futurs réseaux mobiles est la virtualisation des traitements numériques du signal, et en particulier les algorithmes de codage et de décodage.  Afin d'améliorer la flexibilité du réseau, ces algorithmes doivent être décrits de manière logicielle et être déployés sur des architectures programmables. Une telle infrastructure  de réseau permet de mieux répartir l'effort de calcul sur l'ensemble des n\oe{}uds et d'améliorer la coopération entre cellules. Ces techniques ont pour but de réduire la consommation d'énergie, d'augmenter le débit et de diminuer la latence des communications. Les travaux présentés dans le manuscrit de thèse ont porté sur l'implémentation logicielle des algorithmes de décodage de codes polaires et la conception d'architectures programmables spécialisées pour leur exécution.

\subsubsection{Implémentation logicielle d'algorithmes de décodage de codes polaires sur processeurs généralistes}
% Réorganiser: pas clair
Une des caractéristiques principales d'une chaîne de communication mobile est l'instabilité du canal de communication. Afin de remédier à cette instabilité, des techniques de modulations et de codages adaptatifs sont utilisées dans les normes de communication. Ces techniques impliquent que les décodeurs supportent une vaste gamme de codes: ils doivent être génériques. La première contribution de ces travaux est l'implémentation logicielle de décodeurs génériques des algorithmes de décodage "à Liste" (SCL: Successive Cancellation List) sur des processeurs à usage général \cite{leonardon_2019}. Les unités SIMD présentes sur les processeurs modernes permettent d'exploiter le parallélisme disponible dans les algorithmes de décodage de codes polaires.

Cette première contribution a impliqué la définition de deux concepts distincts: la généricité et la flexibilité d'un décodeur de codes polaires. La flexibilité, d'une part, est la capacité d'un décodeur à s'adapter à un standard de communications. En effet, les paramètres que sont la taille d'une trame, le nombre de bits d'information, la concaténation d'un code CRC, la capacité à gérer des schémas de poinçonnage, sont des éléments définis par le standard. Un décodeur générique doit être capable de supporter cette généricité vis-à-vis du schéma d'encodage. D'autre part, la flexibilité d'un décodeur de codes polaires correspond à la possibilité d'ajuster l'algorithme et l'implémentation du décodeur afin de proposer des compromis entre débit et latence, pour un même schéma d'encodage. Les paramètres qui concernent la flexibilité sont par exemple la profondeur de la liste pour les algorithmes SCL, le format de représentation des entiers (quantification) ou encore la gestion de variantes algorithmiques adaptatives de l'algorithme SCL.
Le décodeur proposé s'attache à être le plus générique et le plus flexible possible. La généricité et la flexibilité du décodeur proposé sont supérieures à toutes les implémentations de l'état de l'art en ce qui concerne les algorithmes de décodage à liste, qui sont les algorithmes présentant les meilleures performances de décodage.
% Détailler flexibilité (quantification, variantes adaptatives, profondeur de la liste)
De plus, des améliorations algorithmiques et d'implémentations sont proposées, permettant d'augmenter les performances de débits et de latence de décodage. Malgré une généricité et une flexibilité accrue, les débits de décodage atteints sont supérieurs (jusqu'à un facteur 5) à ceux de la littérature. Une version des décodeurs proposée a également été portée sur ARM. Elle utilise le jeu d'instructions SIMD NEON. Si des débits inférieurs sont atteints, il est montré que la consommation énergétique sur ARM est réduite en comparaison avec les implémentations sur les processeurs d'architecture x86.
Les décodeurs sont tous intégrés à la suite logicielle AFF3CT (\url{aff3ct.github.io}). Le code source est donc mis à disposition de la communauté scientifique et les résultats facilement reproductibles.

\subsubsection{Décodeur ASIP de codes polaires: spécialisation d'un processeur de base}


La deuxième contribution de mes travaux de thèse est la proposition d'une nouvelle architecture programmable performante spécialisée dans le décodage de codes polaires \cite{Leonardon2018a}. 
Elle découle de l'observation suivante: si les débits atteints par les décodeurs logiciels sont élevés, surtout lorsque l'on considère des architectures multic\oe{}urs, leur point faible est leur consommation énergétique. Dès lors, la problématique est d'identifier des architectures pouvant conserver une grande flexibilité tout en étant plus efficaces énergétiquement. La famille des processeurs à jeu d'instructions dédiés à l'application (ASIP: Application Specific Instruction set Processor) est une solution efficace et élégante.

L'approche que nous avons tout d'abord choisie est celle proposée par les outils de Cadence / Tensilica. Un processeur de type RISC à faible constitue la base des processeurs XTensa. Cette base peut être configurée. Nous avons donc éliminé le superflu (unités de calculs en virgule flottante, accélérateurs matériels pour la multiplication) et ajouté du parallélisme d'instructions (VLIW: Very Large Instruction Word). Le jeu d'instructions des processeurs XTensa peut également être enrichi, conjointement à la définition d'unités matérielles spécialisées dans l'application qui nous intéresse, c'est-à-dire le décodage de codes polaires.
Un des avantages de cette solution est que l'algorithme est défini de manière logicielle, permettant ainsi un développement rapide.

Les métriques de consommation et d'surface occupée sont alors générées par l'outil. Un simulateur permet d'exécuter l'algorithme et de mesurer ainsi le nombre de cycles nécessaire au décodage des trames. Les résultats obtenus montrent que cette architecture atteint des débits et des latences proches des implémentations logicielles de l'état de l'art sur des processeurs à usage général. La consommation énergétique est réduite d'un ordre de grandeur. En effet, lorsque l'on considère le décodage par annulation successive d'un code polaire (1024,512), l'énergie nécessaire par bit décodé est de l'ordre de 10 nJ sur des processeurs à usage général contre 1 nJ sur le processeur proposés.

\subsubsection{Décodeur ASIP de codes polaires: description complète de l'architecture}
La troisième contribution de mes travaux de thèse est également une architecture de processeur à jeu d'instructions dédié à l'application. Elle répond à la même problématique: proposer une implémentation flexible en augmentant les performances de débit, latence et consommation énergétique. Elle se différencie de la précédente par l'utilisation d'une méthodologie de conception alternative. Au lieu d'être basée sur une architecture de type RISC, l'architecture du processeur proposé fait partie de la classe des architectures déclenchées par le transfert de données (TTA: Transport Triggered Architectures). Ces architectures sont constituées d'unités fonctionnelles réalisant les opérations sur les données (chargement, sauvegarde, calcul) et de bus de transport les reliant. Dans une architecture de processeur classique, le contenu de l'instruction est l'opération à réaliser accompagnée des adresses des données d'entrée et de sortie. Dans les architectures TTA, chaque bus se voit attribuer une instruction durant chaque cycle. Chaque instruction contient un port de source et un port de destination. On parle de chemin de donnée exposé: le programmeur (ou le compilateur) peut spécifier le chemin de donnée de chaque instruction. Cette propriété permet des optimisations fines de l'implémentation d'un algorithme.

Une suite d'outils de développement libre est proposée par l'université de Tampere (\url{http://openasip.org/}). Cette dernière permet d'automatiser une grande partie de la conception d'un tel processeur et propose également un compilateur qui s'adapte à l'architecture spécialisée. Ainsi, tout comme l'ASIP précédent, l'algorithme de décodage est décrit à l'aide d'un langage de haut niveau. Le décodeur de codes polaires d'architecture TTA réalisé a été prototypé sur FPGA et sa synthèse a été réalisé pour une cible ASIC dans la technologie ST FD-SOI 28 nm \cite{Leonardon2018b}. Les débits mesurés sont alors supérieurs à ceux obtenus sur les processeurs à usage général. La consommation énergétique est réduite à environ 0.1 nJ par bit décodé pour un code polaire (1024,512) avec l'algorithme de décodage par annulation successive. Cela correspond à une réduction de deux ordres de grandeur en comparaison de la consommation mesurée sur des processeurs à usage général, et à une réduction d'un ordre de grandeur en comparaison avec l'ASIP réalisé à l'aide des outils Cadence / Tensilica.

\subsubsection{Travaux sur le décodeur Sparse Code Multiple Access}

Lors de mon séjour à Polytechnique Montréal, dans le cadre de mes travaux de thèse, je me suis intéressé à l'implémentation d'un décodeur SCMA (Sparse Code Multiple Access). SCMA est une technique d'accès multiple non orthogonal prometteuse pour les futures normes de communication. Alirezah Ghaffari a proposé des simplifications calculatoires de l'algorithme afin d'accélérer le traitement de décodage. Afin de s'assurer des performances réelles de cette simplification, nous avons intégré ce décodeur SCMA dans une chaîne de communication complète. Il est également intégré dans AFF3CT pour rendre le code source disponible à la communauté et également permettre donc la reproduction des résultats. Ces travaux sont décrits dans \cite{Ghaffari2017}. Dans un second temps, nous nous sommes intéressés à l'accélération de l'implémentation logicielle de ces algorithmes sur processeurs généraliste, par l'utilisation de jeu d'instructions SIMD \cite{ghaffari_2019}. L'utilisation des unités SIMD conjointement aux simplifications proposées permet des gains en débit et en consommation énergétique importants, jusqu'à un ordre de grandeur.

\subsubsection{Contribution au projet AFF3CT}
Je contribue depuis 2015 au développement du projet AFF3CT (\url{aff3ct.github.io}). Il s'agit d'un projet proposant de nombreux outils logiciels en lien avec les communications numériques. Une attention particulière est portée sur les performances en débit et en latence des décodeurs de codes correcteurs d'erreurs. 

Utilisé comme simulateur, il permet de réaliser des simulations de type Monte Carlo de l'ensemble de la chaîne de communication. Les données sont générées aléatoirement, encodées, modulées, bruitées, décodées, et les performances sont estimées en mesurant le taux d'erreur binaire (BER: Bit Error Rate) et le taux d'erreur trame (FER: Frame Error Rate). L'ambition du simulateur est triple: 
\begin{enumerate}
    \item \textbf{Reproductibilité}: il est souvent difficile de reproduire les résultats de la littérature. Beaucoup de paramètres peuvent être omis, qui empêchent une reproduction fidèle des algorithmes proposés. C'est pourquoi une large base de données de courbes pré-simulées avec l'ensemble des paramètres nécessaires est disponible. Dès lors, de nombreux projets de recherche utilisent AFF3CT comme référence. \'Etant open-source, les descriptions logicielles sont accessibles par tous.
    \item \textbf{Simulations haut débit}: afin d'estimer correctement des BER / FER, il est nécessaire de simuler une centaine de trames erronées pour une valeur de rapport signal à bruit. Lorsque le FER à simuler est bas, par exemple $10^{-7}$, environ 1 milliard de trames doivent être simulées. Lorsque les trames sont de grande taille les temps de simulation peuvent s'avérer extrêmement longs. Il est donc très utile de disposer de simulations haut débit. C'est pour cette raison que nous utilisons tout le parallélisme disponible: parallélisme de données, par l'utilisation d'instructions SIMD, parallélisme d'instructions, avec l'utilisation des architectures superscalaires et multic\oe{}urs, et enfin l'utilisation de n\oe{}uds multiples est assurée grâce à la librairie \texttt{openmpi}. Ceci permet d'atteindre des débits très importants. Par exemple, 63 Gbps sont atteints pour le décodeur FA-SCL présenté dans \cite{leonardon_2019} sur le n\oe{}ud miriel de la plateforme PLAFRIM (\url{https://www.plafrim.fr/en/the-platform/hardware-documentation/}).
    \item \textbf{Hétérogénéité des algorithmes}: dans le domaine des décodeurs de codes correcteurs d'erreurs, il existe de très nombreux algorithmes de décodage. Effectuer une comparaison exhaustive avec l'existant est donc souvent très difficile. L'ambition d'AFF3CT est de couvrir le maximum de variantes algorithmiques de la littérature pour faciliter le travail des chercheurs.
\end{enumerate}

AFF3CT peut également être utilisé en tant que librairie. Ainsi, n'importe quel développeur peut utiliser les briques élémentaires disponibles. Cette possibilité est beaucoup utilisé par nos partenaires industriels (Airbus, Thales, ...) pour intégrer les blocs d'AFF3CT à leurs chaînes de communication, que ce soit pour de la simulation ou pour des systèmes communicants réels (radio logicielle).
\clearpage

\subsection{Responsabilités collectives}
Je suis membre IEEE depuis 2018 et je participe à la relecture d'articles pour différentes revues et conférences dans le domaine des systèmes numériques et du traitement du signal.
\subsubsection{Revue d'articles de journaux}
\begin{itemize}
    \item IEEE Communication Letters
\end{itemize}

\subsubsection{Revue d'articles de conférence}
\begin{itemize}
    \item IEEE International Symposium on Information Theory: ISIT
    \item IEEE Wireless Communications and Networking Conference: WCNC
    \item IEEE International Conference on Communications: ICC
    \item IEEE Workshop on Signal Processing Systems: SiPS
\end{itemize}

\subsubsection{CCT TSI CNES}
En juin 2015, j'ai participé à la journée "Technologies pour la 5G - segment spatial" organisée par le CNES à Toulouse, pour une présentation nommée "Les codes polaires, algorithmes et décodeurs", durant laquelle j'ai pu échanger avec les différents intervenants. 

\clearpage
