TimeQuest Timing Analyzer report for i2cmaster
Tue Oct 15 07:32:30 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'state.sSTOP_840'
 12. Slow Model Setup: 'state.sACK1_1015'
 13. Slow Model Setup: 'clk'
 14. Slow Model Setup: 'ena'
 15. Slow Model Hold: 'state.sACK1_1015'
 16. Slow Model Hold: 'state.sSTOP_840'
 17. Slow Model Hold: 'ena'
 18. Slow Model Hold: 'clk'
 19. Slow Model Minimum Pulse Width: 'clk'
 20. Slow Model Minimum Pulse Width: 'ena'
 21. Slow Model Minimum Pulse Width: 'state.sACK1_1015'
 22. Slow Model Minimum Pulse Width: 'state.sSTOP_840'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'state.sSTOP_840'
 37. Fast Model Setup: 'state.sACK1_1015'
 38. Fast Model Setup: 'clk'
 39. Fast Model Setup: 'ena'
 40. Fast Model Hold: 'state.sACK1_1015'
 41. Fast Model Hold: 'ena'
 42. Fast Model Hold: 'state.sSTOP_840'
 43. Fast Model Hold: 'clk'
 44. Fast Model Minimum Pulse Width: 'clk'
 45. Fast Model Minimum Pulse Width: 'ena'
 46. Fast Model Minimum Pulse Width: 'state.sACK1_1015'
 47. Fast Model Minimum Pulse Width: 'state.sSTOP_840'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; i2cmaster                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }              ;
; ena              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ena }              ;
; state.sACK1_1015 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.sACK1_1015 } ;
; state.sSTOP_840  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.sSTOP_840 }  ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------------+
; Slow Model Fmax Summary                                ;
+------------+-----------------+------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note ;
+------------+-----------------+------------------+------+
; 68.47 MHz  ; 68.47 MHz       ; state.sSTOP_840  ;      ;
; 84.27 MHz  ; 84.27 MHz       ; state.sACK1_1015 ;      ;
; 171.32 MHz ; 171.32 MHz      ; clk              ;      ;
; 249.56 MHz ; 249.56 MHz      ; ena              ;      ;
+------------+-----------------+------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; state.sSTOP_840  ; -7.035 ; -39.847       ;
; state.sACK1_1015 ; -5.433 ; -31.253       ;
; clk              ; -4.837 ; -86.670       ;
; ena              ; -3.311 ; -16.897       ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; state.sACK1_1015 ; -4.376 ; -12.575       ;
; state.sSTOP_840  ; -4.144 ; -10.698       ;
; ena              ; -4.072 ; -10.751       ;
; clk              ; 0.391  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Slow Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.380 ; -35.380       ;
; ena              ; -1.380 ; -1.380        ;
; state.sACK1_1015 ; -0.617 ; -24.680       ;
; state.sSTOP_840  ; -0.617 ; -24.680       ;
+------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'state.sSTOP_840'                                                                                          ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; -7.035 ; state.sIDLE_965   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -2.452     ; 3.373      ;
; -6.803 ; state.sIDLE_965   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -2.220     ; 3.373      ;
; -6.731 ; state.sIDLE_965   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -2.148     ; 3.373      ;
; -5.949 ; state.sSTART_1040 ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.655     ; 4.084      ;
; -5.838 ; state.sMACK_865   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.594     ; 4.034      ;
; -5.717 ; state.sSTART_1040 ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.423     ; 4.084      ;
; -5.702 ; state.sREAD_915   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -2.428     ; 2.064      ;
; -5.665 ; state.sIDLE_965   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -3.610     ; 1.556      ;
; -5.662 ; state.sADDR_890   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -2.550     ; 1.902      ;
; -5.660 ; state.sIDLE_965   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -3.610     ; 1.574      ;
; -5.645 ; state.sSTART_1040 ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -0.351     ; 4.084      ;
; -5.628 ; state.sWRITE_940  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -2.454     ; 1.964      ;
; -5.606 ; state.sMACK_865   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.362     ; 4.034      ;
; -5.594 ; data_tx[0]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.547     ; 2.837      ;
; -5.566 ; data_tx[1]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.547     ; 2.809      ;
; -5.534 ; state.sMACK_865   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -0.290     ; 4.034      ;
; -5.470 ; state.sREAD_915   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -2.196     ; 2.064      ;
; -5.468 ; data_tx[5]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.547     ; 2.711      ;
; -5.433 ; state.sIDLE_965   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -3.378     ; 1.556      ;
; -5.430 ; state.sADDR_890   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -2.318     ; 1.902      ;
; -5.428 ; state.sIDLE_965   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -3.378     ; 1.574      ;
; -5.398 ; state.sREAD_915   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -2.124     ; 2.064      ;
; -5.396 ; state.sWRITE_940  ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -2.222     ; 1.964      ;
; -5.389 ; addr_rnw[2]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.459     ; 2.720      ;
; -5.361 ; state.sIDLE_965   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -3.306     ; 1.556      ;
; -5.358 ; state.sADDR_890   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -2.246     ; 1.902      ;
; -5.356 ; state.sIDLE_965   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -3.306     ; 1.574      ;
; -5.324 ; state.sWRITE_940  ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -2.150     ; 1.964      ;
; -5.305 ; data_tx[4]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.615     ; 2.480      ;
; -5.228 ; addr_rnw[5]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.457     ; 2.561      ;
; -5.131 ; state.sACK2_990   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.406     ; 3.515      ;
; -5.116 ; addr_rnw[1]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.423     ; 2.483      ;
; -5.084 ; addr_rnw[0]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.458     ; 2.416      ;
; -5.035 ; data_tx[3]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.527     ; 2.298      ;
; -4.988 ; addr_rnw[3]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.425     ; 2.353      ;
; -4.949 ; addr_rnw[4]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.457     ; 2.282      ;
; -4.937 ; data_tx[2]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.526     ; 2.201      ;
; -4.899 ; state.sACK2_990   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.174     ; 3.515      ;
; -4.829 ; addr_rnw[7]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.423     ; 2.196      ;
; -4.827 ; state.sACK2_990   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -0.102     ; 3.515      ;
; -4.826 ; addr_rnw[6]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.457     ; 2.159      ;
; -4.801 ; data_tx[6]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.527     ; 2.064      ;
; -4.760 ; addr_rnw[2]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.330     ; 2.720      ;
; -4.617 ; data_tx[7]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.525     ; 1.882      ;
; -4.599 ; addr_rnw[5]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.328     ; 2.561      ;
; -4.579 ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.813     ; 2.267      ;
; -4.574 ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.813     ; 2.285      ;
; -4.528 ; addr_rnw[2]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.098     ; 2.720      ;
; -4.487 ; addr_rnw[1]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.294     ; 2.483      ;
; -4.468 ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.752     ; 2.217      ;
; -4.463 ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.752     ; 2.235      ;
; -4.455 ; addr_rnw[0]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.329     ; 2.416      ;
; -4.367 ; addr_rnw[5]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.096     ; 2.561      ;
; -4.359 ; addr_rnw[3]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.296     ; 2.353      ;
; -4.356 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -3.146     ; 1.095      ;
; -4.347 ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.581     ; 2.267      ;
; -4.342 ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.581     ; 2.285      ;
; -4.320 ; addr_rnw[4]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.328     ; 2.282      ;
; -4.275 ; state.sSTART_1040 ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.509     ; 2.267      ;
; -4.270 ; state.sSTART_1040 ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.509     ; 2.285      ;
; -4.255 ; addr_rnw[1]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.062     ; 2.483      ;
; -4.236 ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.520     ; 2.217      ;
; -4.231 ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.520     ; 2.235      ;
; -4.223 ; addr_rnw[0]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.097     ; 2.416      ;
; -4.200 ; addr_rnw[7]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.294     ; 2.196      ;
; -4.197 ; addr_rnw[6]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.328     ; 2.159      ;
; -4.164 ; state.sMACK_865   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.448     ; 2.217      ;
; -4.159 ; state.sMACK_865   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.448     ; 2.235      ;
; -4.127 ; addr_rnw[3]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.064     ; 2.353      ;
; -4.124 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -2.914     ; 1.095      ;
; -4.102 ; state_ena         ; state.sSTART_1040 ; clk              ; state.sSTOP_840 ; 0.500        ; -1.847     ; 1.640      ;
; -4.088 ; addr_rnw[4]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.096     ; 2.282      ;
; -4.052 ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 1.000        ; -2.842     ; 1.095      ;
; -3.968 ; addr_rnw[7]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.062     ; 2.196      ;
; -3.965 ; addr_rnw[6]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.096     ; 2.159      ;
; -3.929 ; state_ena         ; sda_int           ; clk              ; state.sSTOP_840 ; 1.000        ; -1.153     ; 2.066      ;
; -3.923 ; state_ena         ; state.sWRITE_940  ; clk              ; state.sSTOP_840 ; 0.500        ; -0.048     ; 3.507      ;
; -3.802 ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -3.397     ; 0.541      ;
; -3.761 ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.564     ; 1.698      ;
; -3.756 ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.564     ; 1.716      ;
; -3.612 ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -3.183     ; 0.572      ;
; -3.570 ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -3.165     ; 0.541      ;
; -3.529 ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.332     ; 1.698      ;
; -3.524 ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.332     ; 1.716      ;
; -3.498 ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sSTOP_840 ; 1.000        ; -3.093     ; 0.541      ;
; -3.457 ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.260     ; 1.698      ;
; -3.452 ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.260     ; 1.716      ;
; -3.380 ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -2.951     ; 0.572      ;
; -3.308 ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sSTOP_840 ; 1.000        ; -2.879     ; 0.572      ;
; -3.046 ; state_ena         ; state.sREAD_915   ; clk              ; state.sSTOP_840 ; 0.500        ; -0.074     ; 2.757      ;
; -2.984 ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.288     ; 1.581      ;
; -2.857 ; bit_count[1]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; 0.926      ; 3.073      ;
; -2.836 ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.100     ; 1.621      ;
; -2.776 ; state.sACK1_1015  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; 2.786      ; 4.352      ;
; -2.752 ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.056     ; 1.581      ;
; -2.680 ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 1.000        ; -0.984     ; 1.581      ;
; -2.625 ; bit_count[1]      ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; 1.158      ; 3.073      ;
; -2.604 ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.868     ; 1.621      ;
; -2.584 ; bit_count[2]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; 0.926      ; 2.800      ;
; -2.544 ; state.sSTOP_840   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; 2.786      ; 4.120      ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'state.sACK1_1015'                                                                                          ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; -5.433 ; state.sIDLE_965   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -3.378     ; 1.556      ;
; -5.428 ; state.sIDLE_965   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -3.378     ; 1.574      ;
; -5.201 ; state.sIDLE_965   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -3.146     ; 1.556      ;
; -5.196 ; state.sIDLE_965   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -3.146     ; 1.574      ;
; -5.129 ; state.sIDLE_965   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -3.074     ; 1.556      ;
; -5.124 ; state.sIDLE_965   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -3.074     ; 1.574      ;
; -4.347 ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.581     ; 2.267      ;
; -4.342 ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.581     ; 2.285      ;
; -4.236 ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.520     ; 2.217      ;
; -4.231 ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.520     ; 2.235      ;
; -4.124 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -2.914     ; 1.095      ;
; -4.115 ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.349     ; 2.267      ;
; -4.110 ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.349     ; 2.285      ;
; -4.043 ; state.sSTART_1040 ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.277     ; 2.267      ;
; -4.038 ; state.sSTART_1040 ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.277     ; 2.285      ;
; -4.004 ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.288     ; 2.217      ;
; -3.999 ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.288     ; 2.235      ;
; -3.932 ; state.sMACK_865   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.216     ; 2.217      ;
; -3.927 ; state.sMACK_865   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.216     ; 2.235      ;
; -3.892 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -2.682     ; 1.095      ;
; -3.870 ; state_ena         ; state.sSTART_1040 ; clk              ; state.sACK1_1015 ; 0.500        ; -1.615     ; 1.640      ;
; -3.820 ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; -2.610     ; 1.095      ;
; -3.691 ; state_ena         ; state.sWRITE_940  ; clk              ; state.sACK1_1015 ; 0.500        ; 0.184      ; 3.507      ;
; -3.570 ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -3.165     ; 0.541      ;
; -3.529 ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.332     ; 1.698      ;
; -3.524 ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.332     ; 1.716      ;
; -3.380 ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -2.951     ; 0.572      ;
; -3.338 ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -2.933     ; 0.541      ;
; -3.297 ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.100     ; 1.698      ;
; -3.292 ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.100     ; 1.716      ;
; -3.266 ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sACK1_1015 ; 1.000        ; -2.861     ; 0.541      ;
; -3.225 ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.028     ; 1.698      ;
; -3.220 ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.028     ; 1.716      ;
; -3.148 ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -2.719     ; 0.572      ;
; -3.076 ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sACK1_1015 ; 1.000        ; -2.647     ; 0.572      ;
; -2.814 ; state_ena         ; state.sREAD_915   ; clk              ; state.sACK1_1015 ; 0.500        ; 0.158      ; 2.757      ;
; -2.769 ; state_ena         ; state.sSTOP_840   ; clk              ; state.sACK1_1015 ; 0.500        ; 0.157      ; 2.719      ;
; -2.752 ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -1.056     ; 1.581      ;
; -2.604 ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -0.868     ; 1.621      ;
; -2.520 ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -0.824     ; 1.581      ;
; -2.448 ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; -0.752     ; 1.581      ;
; -2.372 ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -0.636     ; 1.621      ;
; -2.300 ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; -0.564     ; 1.621      ;
; -1.831 ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.716      ; 2.840      ;
; -1.599 ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.948      ; 2.840      ;
; -1.595 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.717      ; 2.597      ;
; -1.527 ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 1.000        ; 1.020      ; 2.840      ;
; -1.363 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.949      ; 2.597      ;
; -1.291 ; state.sMACK_865   ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 1.000        ; 1.021      ; 2.597      ;
; -1.174 ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; 1.860      ; 2.535      ;
; -1.169 ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; 1.860      ; 2.553      ;
; -1.070 ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.500        ; 2.324      ; 2.779      ;
; -1.067 ; bit_count[1]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.000      ; 1.068      ;
; -1.032 ; bit_count[1]      ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.000      ; 1.056      ;
; -0.942 ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; 1.860      ; 2.303      ;
; -0.937 ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; 1.860      ; 2.321      ;
; -0.897 ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.904      ; 2.094      ;
; -0.891 ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 0.500        ; 4.123      ; 4.646      ;
; -0.835 ; bit_count[1]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.232      ; 1.068      ;
; -0.809 ; bit_count[2]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.000      ; 0.810      ;
; -0.800 ; bit_count[1]      ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.232      ; 1.056      ;
; -0.780 ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.931      ; 1.843      ;
; -0.674 ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 1.860      ; 2.535      ;
; -0.674 ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 0.500        ; 4.097      ; 4.556      ;
; -0.669 ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 1.860      ; 2.553      ;
; -0.665 ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 1.136      ; 2.094      ;
; -0.630 ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.500        ; 4.096      ; 4.519      ;
; -0.593 ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 1.000        ; 1.208      ; 2.094      ;
; -0.577 ; bit_count[2]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.232      ; 0.810      ;
; -0.570 ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; 2.324      ; 2.779      ;
; -0.548 ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 1.163      ; 1.843      ;
; -0.476 ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 1.000        ; 1.235      ; 1.843      ;
; -0.442 ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 1.860      ; 2.303      ;
; -0.437 ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 1.860      ; 2.321      ;
; -0.391 ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 1.000        ; 4.123      ; 4.646      ;
; -0.174 ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 1.000        ; 4.097      ; 4.556      ;
; -0.130 ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 1.000        ; 4.096      ; 4.519      ;
; -0.044 ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.778      ; 1.145      ;
; 0.188  ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 1.010      ; 1.145      ;
; 0.260  ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; state.sACK1_1015 ; 1.000        ; 1.082      ; 1.145      ;
; 1.917  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; 4.123      ; 1.838      ;
; 2.417  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 4.123      ; 1.838      ;
; 3.055  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; 4.121      ; 0.862      ;
; 3.555  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 4.121      ; 0.862      ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                     ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.837 ; \clk_proc:counter[2]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.873      ;
; -4.836 ; \clk_proc:counter[2]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.872      ;
; -4.836 ; \clk_proc:counter[2]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.872      ;
; -4.835 ; \clk_proc:counter[2]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -4.835 ; \clk_proc:counter[2]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -4.816 ; \clk_proc:counter[3]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.852      ;
; -4.815 ; \clk_proc:counter[3]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.851      ;
; -4.815 ; \clk_proc:counter[3]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.851      ;
; -4.814 ; \clk_proc:counter[3]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.850      ;
; -4.814 ; \clk_proc:counter[3]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.850      ;
; -4.805 ; \clk_proc:counter[2]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.841      ;
; -4.784 ; \clk_proc:counter[3]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.820      ;
; -4.783 ; \clk_proc:counter[4]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.819      ;
; -4.782 ; \clk_proc:counter[4]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.818      ;
; -4.782 ; \clk_proc:counter[4]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.818      ;
; -4.781 ; \clk_proc:counter[4]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.817      ;
; -4.781 ; \clk_proc:counter[4]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.817      ;
; -4.751 ; \clk_proc:counter[4]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.787      ;
; -4.711 ; \clk_proc:counter[5]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.747      ;
; -4.710 ; \clk_proc:counter[5]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.746      ;
; -4.710 ; \clk_proc:counter[5]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.746      ;
; -4.709 ; \clk_proc:counter[5]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.745      ;
; -4.709 ; \clk_proc:counter[5]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.745      ;
; -4.679 ; \clk_proc:counter[5]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.715      ;
; -4.620 ; \clk_proc:counter[6]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.656      ;
; -4.619 ; \clk_proc:counter[6]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.655      ;
; -4.619 ; \clk_proc:counter[6]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.655      ;
; -4.618 ; \clk_proc:counter[6]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.654      ;
; -4.618 ; \clk_proc:counter[6]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.654      ;
; -4.588 ; \clk_proc:counter[6]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.624      ;
; -4.571 ; \clk_proc:counter[0]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.603      ;
; -4.570 ; \clk_proc:counter[0]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.602      ;
; -4.570 ; \clk_proc:counter[0]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.602      ;
; -4.569 ; \clk_proc:counter[0]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.601      ;
; -4.569 ; \clk_proc:counter[0]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.601      ;
; -4.562 ; \clk_proc:counter[2]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.043      ; 6.641      ;
; -4.541 ; \clk_proc:counter[3]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.043      ; 6.620      ;
; -4.539 ; \clk_proc:counter[0]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.571      ;
; -4.510 ; \clk_proc:counter[1]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.542      ;
; -4.509 ; \clk_proc:counter[1]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.541      ;
; -4.509 ; \clk_proc:counter[1]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.541      ;
; -4.508 ; \clk_proc:counter[1]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.540      ;
; -4.508 ; \clk_proc:counter[1]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.540      ;
; -4.508 ; \clk_proc:counter[4]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.043      ; 6.587      ;
; -4.478 ; \clk_proc:counter[1]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.510      ;
; -4.436 ; \clk_proc:counter[5]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.043      ; 6.515      ;
; -4.345 ; \clk_proc:counter[6]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.043      ; 6.424      ;
; -4.296 ; \clk_proc:counter[0]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.039      ; 6.371      ;
; -4.235 ; \clk_proc:counter[1]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.039      ; 6.310      ;
; -4.078 ; \clk_proc:counter[7]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.110      ;
; -4.077 ; \clk_proc:counter[7]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.109      ;
; -4.077 ; \clk_proc:counter[7]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.109      ;
; -4.076 ; \clk_proc:counter[7]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.108      ;
; -4.076 ; \clk_proc:counter[7]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 5.108      ;
; -4.046 ; \clk_proc:counter[7]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 5.078      ;
; -3.961 ; \clk_proc:counter[8]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.993      ;
; -3.960 ; \clk_proc:counter[8]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.992      ;
; -3.960 ; \clk_proc:counter[8]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.992      ;
; -3.959 ; \clk_proc:counter[8]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.991      ;
; -3.959 ; \clk_proc:counter[8]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.991      ;
; -3.929 ; \clk_proc:counter[8]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.961      ;
; -3.855 ; \clk_proc:counter[9]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.887      ;
; -3.854 ; \clk_proc:counter[9]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.886      ;
; -3.854 ; \clk_proc:counter[9]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.886      ;
; -3.853 ; \clk_proc:counter[9]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.885      ;
; -3.853 ; \clk_proc:counter[9]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.885      ;
; -3.823 ; \clk_proc:counter[9]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.855      ;
; -3.819 ; \clk_proc:counter[10] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.851      ;
; -3.818 ; \clk_proc:counter[10] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.850      ;
; -3.818 ; \clk_proc:counter[10] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.850      ;
; -3.817 ; \clk_proc:counter[10] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.849      ;
; -3.817 ; \clk_proc:counter[10] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.849      ;
; -3.803 ; \clk_proc:counter[7]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.039      ; 5.878      ;
; -3.787 ; \clk_proc:counter[10] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.819      ;
; -3.713 ; \clk_proc:counter[11] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.745      ;
; -3.712 ; \clk_proc:counter[11] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.744      ;
; -3.712 ; \clk_proc:counter[11] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.744      ;
; -3.711 ; \clk_proc:counter[11] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.743      ;
; -3.711 ; \clk_proc:counter[11] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.743      ;
; -3.686 ; \clk_proc:counter[8]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.039      ; 5.761      ;
; -3.681 ; \clk_proc:counter[11] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.713      ;
; -3.677 ; \clk_proc:counter[12] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.709      ;
; -3.676 ; \clk_proc:counter[12] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.708      ;
; -3.676 ; \clk_proc:counter[12] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.708      ;
; -3.675 ; \clk_proc:counter[12] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.707      ;
; -3.675 ; \clk_proc:counter[12] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.707      ;
; -3.645 ; \clk_proc:counter[12] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.677      ;
; -3.580 ; \clk_proc:counter[9]  ; state_ena            ; clk          ; clk         ; 1.000        ; 1.039      ; 5.655      ;
; -3.571 ; \clk_proc:counter[13] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.603      ;
; -3.570 ; \clk_proc:counter[13] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.602      ;
; -3.570 ; \clk_proc:counter[13] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.602      ;
; -3.569 ; \clk_proc:counter[13] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.601      ;
; -3.569 ; \clk_proc:counter[13] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.601      ;
; -3.544 ; \clk_proc:counter[10] ; state_ena            ; clk          ; clk         ; 1.000        ; 1.039      ; 5.619      ;
; -3.539 ; \clk_proc:counter[13] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.004     ; 4.571      ;
; -3.500 ; \clk_proc:counter[14] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.532      ;
; -3.499 ; \clk_proc:counter[14] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.531      ;
; -3.499 ; \clk_proc:counter[14] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.531      ;
; -3.498 ; \clk_proc:counter[14] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.530      ;
; -3.498 ; \clk_proc:counter[14] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.004     ; 4.530      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ena'                                                                                                  ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; -3.311 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 1.000        ; -2.101     ; 1.095      ;
; -3.079 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 1.000        ; -1.869     ; 1.095      ;
; -3.057 ; state_ena         ; state.sSTART_1040 ; clk              ; ena         ; 0.500        ; -0.802     ; 1.640      ;
; -3.007 ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; -1.797     ; 1.095      ;
; -2.878 ; state_ena         ; state.sWRITE_940  ; clk              ; ena         ; 0.500        ; 0.997      ; 3.507      ;
; -2.757 ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; ena         ; 1.000        ; -2.352     ; 0.541      ;
; -2.567 ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; ena         ; 1.000        ; -2.138     ; 0.572      ;
; -2.525 ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; ena         ; 1.000        ; -2.120     ; 0.541      ;
; -2.453 ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; ena         ; 1.000        ; -2.048     ; 0.541      ;
; -2.335 ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; ena         ; 1.000        ; -1.906     ; 0.572      ;
; -2.263 ; state.sREAD_915   ; state.sMACK_865   ; ena              ; ena         ; 1.000        ; -1.834     ; 0.572      ;
; -2.001 ; state_ena         ; state.sREAD_915   ; clk              ; ena         ; 0.500        ; 0.971      ; 2.757      ;
; -1.956 ; state_ena         ; state.sSTOP_840   ; clk              ; ena         ; 0.500        ; 0.970      ; 2.719      ;
; -1.939 ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 1.000        ; -0.243     ; 1.581      ;
; -1.791 ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 1.000        ; -0.055     ; 1.621      ;
; -1.707 ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 1.000        ; -0.011     ; 1.581      ;
; -1.635 ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; 0.061      ; 1.581      ;
; -1.559 ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 1.000        ; 0.177      ; 1.621      ;
; -1.487 ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; 0.249      ; 1.621      ;
; -1.427 ; state.sADDR_890   ; state.sACK1_1015  ; state.sACK1_1015 ; ena         ; 1.000        ; -0.425     ; 1.156      ;
; -1.195 ; state.sADDR_890   ; state.sACK1_1015  ; state.sSTOP_840  ; ena         ; 1.000        ; -0.193     ; 1.156      ;
; -1.123 ; state.sADDR_890   ; state.sACK1_1015  ; ena              ; ena         ; 1.000        ; -0.121     ; 1.156      ;
; -1.018 ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.529      ; 2.840      ;
; -0.786 ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.761      ; 2.840      ;
; -0.782 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.530      ; 2.597      ;
; -0.714 ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; ena         ; 1.000        ; 1.833      ; 2.840      ;
; -0.550 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.762      ; 2.597      ;
; -0.478 ; state.sMACK_865   ; state.sREAD_915   ; ena              ; ena         ; 1.000        ; 1.834      ; 2.597      ;
; -0.257 ; ena               ; state.sSTART_1040 ; ena              ; ena         ; 0.500        ; 3.137      ; 2.779      ;
; -0.084 ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.717      ; 2.094      ;
; -0.078 ; ena               ; state.sWRITE_940  ; ena              ; ena         ; 0.500        ; 4.936      ; 4.646      ;
; 0.033  ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 1.000        ; 1.744      ; 1.843      ;
; 0.139  ; ena               ; state.sREAD_915   ; ena              ; ena         ; 0.500        ; 4.910      ; 4.556      ;
; 0.148  ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.949      ; 2.094      ;
; 0.183  ; ena               ; state.sSTOP_840   ; ena              ; ena         ; 0.500        ; 4.909      ; 4.519      ;
; 0.220  ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; ena         ; 1.000        ; 2.021      ; 2.094      ;
; 0.243  ; ena               ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; 3.137      ; 2.779      ;
; 0.265  ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; ena         ; 1.000        ; 1.976      ; 1.843      ;
; 0.337  ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; ena         ; 1.000        ; 2.048      ; 1.843      ;
; 0.422  ; ena               ; state.sWRITE_940  ; ena              ; ena         ; 1.000        ; 4.936      ; 4.646      ;
; 0.639  ; ena               ; state.sREAD_915   ; ena              ; ena         ; 1.000        ; 4.910      ; 4.556      ;
; 0.683  ; ena               ; state.sSTOP_840   ; ena              ; ena         ; 1.000        ; 4.909      ; 4.519      ;
; 0.769  ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.591      ; 1.145      ;
; 1.001  ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.823      ; 1.145      ;
; 1.073  ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; ena         ; 1.000        ; 1.895      ; 1.145      ;
; 2.730  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 0.500        ; 4.936      ; 1.838      ;
; 3.230  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 1.000        ; 4.936      ; 1.838      ;
; 3.868  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; 0.500        ; 4.934      ; 0.862      ;
; 4.368  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; 1.000        ; 4.934      ; 0.862      ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'state.sACK1_1015'                                                                                           ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; -4.376 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 5.238      ; 0.862      ;
; -3.876 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 5.238      ; 0.862      ;
; -3.402 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 5.240      ; 1.838      ;
; -2.902 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; 5.240      ; 1.838      ;
; -2.099 ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 3.244      ; 1.145      ;
; -1.867 ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 3.012      ; 1.145      ;
; -1.554 ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 3.397      ; 1.843      ;
; -1.322 ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 3.165      ; 1.843      ;
; -1.276 ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 3.370      ; 2.094      ;
; -1.054 ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; state.sACK1_1015 ; 0.000        ; 2.199      ; 1.145      ;
; -1.044 ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 3.138      ; 2.094      ;
; -0.764 ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; 3.441      ; 2.677      ;
; -0.694 ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.000        ; 5.213      ; 4.519      ;
; -0.658 ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 0.000        ; 5.214      ; 4.556      ;
; -0.594 ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 0.000        ; 5.240      ; 4.646      ;
; -0.586 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 3.183      ; 2.597      ;
; -0.509 ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 0.000        ; 2.352      ; 1.843      ;
; -0.354 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 2.951      ; 2.597      ;
; -0.342 ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 3.182      ; 2.840      ;
; -0.264 ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; -0.500       ; 3.441      ; 2.677      ;
; -0.231 ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.000        ; 2.325      ; 2.094      ;
; -0.194 ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; -0.500       ; 5.213      ; 4.519      ;
; -0.158 ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; -0.500       ; 5.214      ; 4.556      ;
; -0.110 ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 2.950      ; 2.840      ;
; -0.094 ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; -0.500       ; 5.240      ; 4.646      ;
; 0.023  ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.598      ; 1.621      ;
; 0.171  ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.410      ; 1.581      ;
; 0.255  ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.366      ; 1.621      ;
; 0.403  ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.178      ; 1.581      ;
; 0.443  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.860      ; 2.303      ;
; 0.459  ; state.sMACK_865   ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 0.000        ; 2.138      ; 2.597      ;
; 0.461  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.860      ; 2.321      ;
; 0.578  ; bit_count[2]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.232      ; 0.810      ;
; 0.675  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.860      ; 2.535      ;
; 0.693  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.860      ; 2.553      ;
; 0.703  ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.000        ; 2.137      ; 2.840      ;
; 0.810  ; bit_count[2]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.000      ; 0.810      ;
; 0.824  ; bit_count[1]      ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.232      ; 1.056      ;
; 0.836  ; bit_count[1]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.232      ; 1.068      ;
; 0.943  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 1.860      ; 2.303      ;
; 0.961  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 1.860      ; 2.321      ;
; 1.056  ; bit_count[1]      ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.000      ; 1.056      ;
; 1.057  ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; -0.485     ; 0.572      ;
; 1.068  ; bit_count[1]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.000      ; 1.068      ;
; 1.068  ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; 0.553      ; 1.621      ;
; 1.175  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; 1.860      ; 2.535      ;
; 1.193  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; 1.860      ; 2.553      ;
; 1.216  ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; 0.365      ; 1.581      ;
; 1.240  ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; -0.699     ; 0.541      ;
; 1.289  ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; -0.717     ; 0.572      ;
; 1.472  ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; -0.931     ; 0.541      ;
; 1.543  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; -0.448     ; 1.095      ;
; 1.775  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; -0.680     ; 1.095      ;
; 1.945  ; state_ena         ; state.sSTOP_840   ; clk              ; state.sACK1_1015 ; -0.500       ; 1.274      ; 2.719      ;
; 1.982  ; state_ena         ; state.sREAD_915   ; clk              ; state.sACK1_1015 ; -0.500       ; 1.275      ; 2.757      ;
; 2.102  ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sACK1_1015 ; 0.000        ; -1.530     ; 0.572      ;
; 2.181  ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 0.017      ; 1.698      ;
; 2.199  ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 0.017      ; 1.716      ;
; 2.285  ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sACK1_1015 ; 0.000        ; -1.744     ; 0.541      ;
; 2.413  ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.215     ; 1.698      ;
; 2.431  ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.215     ; 1.716      ;
; 2.536  ; state_ena         ; state.sSTART_1040 ; clk              ; state.sACK1_1015 ; -0.500       ; -0.498     ; 1.538      ;
; 2.588  ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; -1.493     ; 1.095      ;
; 2.706  ; state_ena         ; state.sWRITE_940  ; clk              ; state.sACK1_1015 ; -0.500       ; 1.301      ; 3.507      ;
; 2.888  ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.171     ; 2.217      ;
; 2.906  ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.171     ; 2.235      ;
; 2.999  ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.232     ; 2.267      ;
; 3.017  ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.232     ; 2.285      ;
; 3.120  ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.403     ; 2.217      ;
; 3.138  ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.403     ; 2.235      ;
; 3.226  ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.028     ; 1.698      ;
; 3.231  ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.464     ; 2.267      ;
; 3.244  ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.028     ; 1.716      ;
; 3.249  ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.464     ; 2.285      ;
; 3.933  ; state.sMACK_865   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.216     ; 2.217      ;
; 3.951  ; state.sMACK_865   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.216     ; 2.235      ;
; 4.044  ; state.sSTART_1040 ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.277     ; 2.267      ;
; 4.062  ; state.sSTART_1040 ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.277     ; 2.285      ;
; 4.085  ; state.sIDLE_965   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -2.029     ; 1.556      ;
; 4.103  ; state.sIDLE_965   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -2.029     ; 1.574      ;
; 4.317  ; state.sIDLE_965   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -2.261     ; 1.556      ;
; 4.335  ; state.sIDLE_965   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -2.261     ; 1.574      ;
; 5.130  ; state.sIDLE_965   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -3.074     ; 1.556      ;
; 5.148  ; state.sIDLE_965   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -3.074     ; 1.574      ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'state.sSTOP_840'                                                                                           ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; -4.144 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 5.006      ; 0.862      ;
; -3.644 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 5.006      ; 0.862      ;
; -3.170 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 5.008      ; 1.838      ;
; -2.670 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 5.008      ; 1.838      ;
; -1.867 ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 3.012      ; 1.145      ;
; -1.635 ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 2.780      ; 1.145      ;
; -1.322 ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 3.165      ; 1.843      ;
; -1.090 ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 2.933      ; 1.843      ;
; -0.822 ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; state.sSTOP_840 ; 0.000        ; 1.967      ; 1.145      ;
; -0.559 ; state.sACK1_1015  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 2.786      ; 2.227      ;
; -0.532 ; ena               ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; 3.209      ; 2.677      ;
; -0.426 ; ena               ; state.sREAD_915   ; ena              ; state.sSTOP_840 ; 0.000        ; 4.982      ; 4.556      ;
; -0.362 ; ena               ; state.sWRITE_940  ; ena              ; state.sSTOP_840 ; 0.000        ; 5.008      ; 4.646      ;
; -0.354 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 2.951      ; 2.597      ;
; -0.277 ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; state.sSTOP_840 ; 0.000        ; 2.120      ; 1.843      ;
; -0.122 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 2.719      ; 2.597      ;
; -0.059 ; state.sACK1_1015  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 2.786      ; 2.227      ;
; -0.032 ; ena               ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; -0.500       ; 3.209      ; 2.677      ;
; 0.074  ; ena               ; state.sREAD_915   ; ena              ; state.sSTOP_840 ; -0.500       ; 4.982      ; 4.556      ;
; 0.138  ; ena               ; state.sWRITE_940  ; ena              ; state.sSTOP_840 ; -0.500       ; 5.008      ; 4.646      ;
; 0.160  ; state.sADDR_890   ; state.sACK1_1015  ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.996      ; 1.156      ;
; 0.243  ; ena               ; sda_int           ; ena              ; state.sSTOP_840 ; 0.000        ; 2.786      ; 3.029      ;
; 0.255  ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.366      ; 1.621      ;
; 0.392  ; state.sADDR_890   ; state.sACK1_1015  ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.764      ; 1.156      ;
; 0.403  ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.178      ; 1.581      ;
; 0.487  ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 1.134      ; 1.621      ;
; 0.635  ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.946      ; 1.581      ;
; 0.675  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.628      ; 2.303      ;
; 0.691  ; state.sMACK_865   ; state.sREAD_915   ; ena              ; state.sSTOP_840 ; 0.000        ; 1.906      ; 2.597      ;
; 0.693  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.628      ; 2.321      ;
; 0.743  ; ena               ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; 2.786      ; 3.029      ;
; 0.810  ; bit_count[2]      ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.000      ; 0.810      ;
; 0.907  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 1.628      ; 2.535      ;
; 0.924  ; state.sSTOP_840   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 2.786      ; 3.710      ;
; 0.925  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 1.628      ; 2.553      ;
; 1.042  ; bit_count[2]      ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.232     ; 0.810      ;
; 1.056  ; bit_count[1]      ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.000      ; 1.056      ;
; 1.068  ; bit_count[1]      ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.000      ; 1.068      ;
; 1.175  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 1.628      ; 2.303      ;
; 1.193  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 1.628      ; 2.321      ;
; 1.205  ; state.sADDR_890   ; state.sACK1_1015  ; ena              ; state.sSTOP_840 ; 0.000        ; -0.049     ; 1.156      ;
; 1.222  ; bit_count[1]      ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.158      ; 2.380      ;
; 1.288  ; bit_count[1]      ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.232     ; 1.056      ;
; 1.289  ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.717     ; 0.572      ;
; 1.300  ; bit_count[1]      ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.232     ; 1.068      ;
; 1.300  ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; 0.321      ; 1.621      ;
; 1.390  ; bit_count[2]      ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.158      ; 2.548      ;
; 1.407  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 1.628      ; 2.535      ;
; 1.424  ; state.sSTOP_840   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 2.786      ; 3.710      ;
; 1.425  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 1.628      ; 2.553      ;
; 1.448  ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; 0.133      ; 1.581      ;
; 1.454  ; bit_count[1]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.926      ; 2.380      ;
; 1.472  ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.931     ; 0.541      ;
; 1.521  ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.949     ; 0.572      ;
; 1.567  ; state.sMACK_865   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.755      ; 1.822      ;
; 1.622  ; bit_count[2]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.926      ; 2.548      ;
; 1.704  ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -1.163     ; 0.541      ;
; 1.775  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.680     ; 1.095      ;
; 1.799  ; state.sMACK_865   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.523      ; 1.822      ;
; 1.844  ; state.sSTART_1040 ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.694      ; 2.038      ;
; 1.987  ; state.sACK2_990   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.943      ; 2.430      ;
; 2.007  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.912     ; 1.095      ;
; 2.076  ; state.sSTART_1040 ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.462      ; 2.038      ;
; 2.214  ; state_ena         ; state.sREAD_915   ; clk              ; state.sSTOP_840 ; -0.500       ; 1.043      ; 2.757      ;
; 2.219  ; state.sACK2_990   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.711      ; 2.430      ;
; 2.334  ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sSTOP_840 ; 0.000        ; -1.762     ; 0.572      ;
; 2.413  ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.215     ; 1.698      ;
; 2.431  ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.215     ; 1.716      ;
; 2.517  ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sSTOP_840 ; 0.000        ; -1.976     ; 0.541      ;
; 2.612  ; state.sMACK_865   ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; -0.290     ; 1.822      ;
; 2.645  ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.447     ; 1.698      ;
; 2.663  ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.447     ; 1.716      ;
; 2.768  ; state_ena         ; state.sSTART_1040 ; clk              ; state.sSTOP_840 ; -0.500       ; -0.730     ; 1.538      ;
; 2.820  ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; -1.725     ; 1.095      ;
; 2.889  ; state.sSTART_1040 ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; -0.351     ; 2.038      ;
; 2.938  ; state_ena         ; state.sWRITE_940  ; clk              ; state.sSTOP_840 ; -0.500       ; 1.069      ; 3.507      ;
; 3.032  ; state.sACK2_990   ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; -0.102     ; 2.430      ;
; 3.120  ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.403     ; 2.217      ;
; 3.138  ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.403     ; 2.235      ;
; 3.219  ; state_ena         ; sda_int           ; clk              ; state.sSTOP_840 ; 0.000        ; -1.153     ; 2.066      ;
; 3.231  ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.464     ; 2.267      ;
; 3.249  ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.464     ; 2.285      ;
; 3.255  ; addr_rnw[6]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -1.096     ; 2.159      ;
; 3.258  ; addr_rnw[7]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -1.062     ; 2.196      ;
; 3.352  ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.635     ; 2.217      ;
; 3.370  ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.635     ; 2.235      ;
; 3.378  ; addr_rnw[4]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -1.096     ; 2.282      ;
; 3.417  ; addr_rnw[3]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -1.064     ; 2.353      ;
; 3.458  ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; -0.500       ; -1.260     ; 1.698      ;
; 3.463  ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.696     ; 2.267      ;
; 3.476  ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; -0.500       ; -1.260     ; 1.716      ;
; 3.481  ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.696     ; 2.285      ;
; 3.487  ; addr_rnw[6]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -1.328     ; 2.159      ;
; 3.490  ; addr_rnw[7]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -1.294     ; 2.196      ;
; 3.513  ; addr_rnw[0]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -1.097     ; 2.416      ;
; 3.545  ; addr_rnw[1]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -1.062     ; 2.483      ;
; 3.569  ; state.sWRITE_940  ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -1.105     ; 1.964      ;
; 3.603  ; state.sADDR_890   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -1.201     ; 1.902      ;
; 3.610  ; addr_rnw[4]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -1.328     ; 2.282      ;
; 3.643  ; state.sREAD_915   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -1.079     ; 2.064      ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ena'                                                                                                   ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; -4.072 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; 0.000        ; 4.934      ; 0.862      ;
; -3.572 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; -0.500       ; 4.934      ; 0.862      ;
; -3.098 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 0.000        ; 4.936      ; 1.838      ;
; -2.598 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; -0.500       ; 4.936      ; 1.838      ;
; -1.795 ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; ena         ; 0.000        ; 2.940      ; 1.145      ;
; -1.563 ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; ena         ; 0.000        ; 2.708      ; 1.145      ;
; -1.250 ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; ena         ; 0.000        ; 3.093      ; 1.843      ;
; -1.018 ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 0.000        ; 2.861      ; 1.843      ;
; -0.972 ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 0.000        ; 3.066      ; 2.094      ;
; -0.750 ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; ena         ; 0.000        ; 1.895      ; 1.145      ;
; -0.740 ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 0.000        ; 2.834      ; 2.094      ;
; -0.460 ; ena               ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; 3.137      ; 2.677      ;
; -0.390 ; ena               ; state.sSTOP_840   ; ena              ; ena         ; 0.000        ; 4.909      ; 4.519      ;
; -0.354 ; ena               ; state.sREAD_915   ; ena              ; ena         ; 0.000        ; 4.910      ; 4.556      ;
; -0.290 ; ena               ; state.sWRITE_940  ; ena              ; ena         ; 0.000        ; 4.936      ; 4.646      ;
; -0.282 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; ena         ; 0.000        ; 2.879      ; 2.597      ;
; -0.205 ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; ena         ; 0.000        ; 2.048      ; 1.843      ;
; -0.050 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; ena         ; 0.000        ; 2.647      ; 2.597      ;
; -0.038 ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 0.000        ; 2.878      ; 2.840      ;
; 0.040  ; ena               ; state.sSTART_1040 ; ena              ; ena         ; -0.500       ; 3.137      ; 2.677      ;
; 0.073  ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; ena         ; 0.000        ; 2.021      ; 2.094      ;
; 0.110  ; ena               ; state.sSTOP_840   ; ena              ; ena         ; -0.500       ; 4.909      ; 4.519      ;
; 0.146  ; ena               ; state.sREAD_915   ; ena              ; ena         ; -0.500       ; 4.910      ; 4.556      ;
; 0.194  ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 0.000        ; 2.646      ; 2.840      ;
; 0.210  ; ena               ; state.sWRITE_940  ; ena              ; ena         ; -0.500       ; 4.936      ; 4.646      ;
; 0.232  ; state.sADDR_890   ; state.sACK1_1015  ; state.sSTOP_840  ; ena         ; 0.000        ; 0.924      ; 1.156      ;
; 0.327  ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 0.000        ; 1.294      ; 1.621      ;
; 0.464  ; state.sADDR_890   ; state.sACK1_1015  ; state.sACK1_1015 ; ena         ; 0.000        ; 0.692      ; 1.156      ;
; 0.475  ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 0.000        ; 1.106      ; 1.581      ;
; 0.559  ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 0.000        ; 1.062      ; 1.621      ;
; 0.707  ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 0.000        ; 0.874      ; 1.581      ;
; 0.763  ; state.sMACK_865   ; state.sREAD_915   ; ena              ; ena         ; 0.000        ; 1.834      ; 2.597      ;
; 1.007  ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; ena         ; 0.000        ; 1.833      ; 2.840      ;
; 1.277  ; state.sADDR_890   ; state.sACK1_1015  ; ena              ; ena         ; 0.000        ; -0.121     ; 1.156      ;
; 1.361  ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; ena         ; 0.000        ; -0.789     ; 0.572      ;
; 1.372  ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; 0.249      ; 1.621      ;
; 1.520  ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; 0.061      ; 1.581      ;
; 1.544  ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; ena         ; 0.000        ; -1.003     ; 0.541      ;
; 1.593  ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; ena         ; 0.000        ; -1.021     ; 0.572      ;
; 1.776  ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; ena         ; 0.000        ; -1.235     ; 0.541      ;
; 1.847  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 0.000        ; -0.752     ; 1.095      ;
; 2.079  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 0.000        ; -0.984     ; 1.095      ;
; 2.249  ; state_ena         ; state.sSTOP_840   ; clk              ; ena         ; -0.500       ; 0.970      ; 2.719      ;
; 2.286  ; state_ena         ; state.sREAD_915   ; clk              ; ena         ; -0.500       ; 0.971      ; 2.757      ;
; 2.406  ; state.sREAD_915   ; state.sMACK_865   ; ena              ; ena         ; 0.000        ; -1.834     ; 0.572      ;
; 2.589  ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; ena         ; 0.000        ; -2.048     ; 0.541      ;
; 2.840  ; state_ena         ; state.sSTART_1040 ; clk              ; ena         ; -0.500       ; -0.802     ; 1.538      ;
; 2.892  ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; -1.797     ; 1.095      ;
; 3.010  ; state_ena         ; state.sWRITE_940  ; clk              ; ena         ; -0.500       ; 0.997      ; 3.507      ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; scl_clk               ; scl_clk               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; \clk_proc:counter[31] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.788 ; \clk_proc:counter[0]  ; \clk_proc:counter[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; \clk_proc:counter[16] ; \clk_proc:counter[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; \clk_proc:counter[7]  ; \clk_proc:counter[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.798 ; \clk_proc:counter[1]  ; \clk_proc:counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; \clk_proc:counter[17] ; \clk_proc:counter[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; \clk_proc:counter[15] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[14] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[9]  ; \clk_proc:counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[11] ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[13] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[18] ; \clk_proc:counter[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[20] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[23] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[25] ; \clk_proc:counter[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[27] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[29] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \clk_proc:counter[30] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.831 ; \clk_proc:counter[8]  ; \clk_proc:counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \clk_proc:counter[12] ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \clk_proc:counter[10] ; \clk_proc:counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \clk_proc:counter[19] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \clk_proc:counter[24] ; \clk_proc:counter[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \clk_proc:counter[26] ; \clk_proc:counter[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \clk_proc:counter[28] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; \clk_proc:counter[21] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; \clk_proc:counter[22] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 1.120 ; \clk_proc:counter[0]  ; state_ena             ; clk          ; clk         ; 0.000        ; 1.039      ; 2.425      ;
; 1.171 ; \clk_proc:counter[0]  ; \clk_proc:counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.171 ; \clk_proc:counter[16] ; \clk_proc:counter[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.181 ; \clk_proc:counter[17] ; \clk_proc:counter[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.447      ;
; 1.182 ; \clk_proc:counter[30] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[14] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[13] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[29] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[11] ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[9]  ; \clk_proc:counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[18] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[25] ; \clk_proc:counter[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[27] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \clk_proc:counter[20] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.217 ; \clk_proc:counter[8]  ; \clk_proc:counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \clk_proc:counter[10] ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \clk_proc:counter[12] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \clk_proc:counter[19] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \clk_proc:counter[24] ; \clk_proc:counter[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \clk_proc:counter[26] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \clk_proc:counter[28] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; \clk_proc:counter[22] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; \clk_proc:counter[21] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.242 ; \clk_proc:counter[16] ; \clk_proc:counter[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.252 ; \clk_proc:counter[17] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.253 ; \clk_proc:counter[29] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; \clk_proc:counter[13] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; \clk_proc:counter[9]  ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; \clk_proc:counter[11] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; \clk_proc:counter[18] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; \clk_proc:counter[25] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; \clk_proc:counter[27] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.253 ; \clk_proc:counter[20] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.263 ; \clk_proc:counter[7]  ; \clk_proc:counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.274 ; \clk_proc:counter[23] ; \clk_proc:counter[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.278 ; \clk_proc:counter[15] ; \clk_proc:counter[16] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.540      ;
; 1.288 ; \clk_proc:counter[12] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; \clk_proc:counter[28] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; \clk_proc:counter[10] ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; \clk_proc:counter[8]  ; \clk_proc:counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; \clk_proc:counter[24] ; \clk_proc:counter[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; \clk_proc:counter[26] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.288 ; \clk_proc:counter[19] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.289 ; \clk_proc:counter[21] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.313 ; \clk_proc:counter[16] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.579      ;
; 1.323 ; \clk_proc:counter[17] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.589      ;
; 1.324 ; \clk_proc:counter[11] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; \clk_proc:counter[27] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; \clk_proc:counter[9]  ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; \clk_proc:counter[25] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; \clk_proc:counter[18] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.324 ; \clk_proc:counter[20] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.590      ;
; 1.332 ; \clk_proc:counter[14] ; \clk_proc:counter[16] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.594      ;
; 1.334 ; \clk_proc:counter[7]  ; \clk_proc:counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.345 ; \clk_proc:counter[23] ; \clk_proc:counter[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.611      ;
; 1.349 ; \clk_proc:counter[15] ; \clk_proc:counter[17] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.611      ;
; 1.359 ; \clk_proc:counter[28] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; \clk_proc:counter[12] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; \clk_proc:counter[8]  ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; \clk_proc:counter[10] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; \clk_proc:counter[24] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; \clk_proc:counter[26] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.359 ; \clk_proc:counter[19] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.625      ;
; 1.377 ; \clk_proc:counter[22] ; \clk_proc:counter[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.643      ;
; 1.384 ; \clk_proc:counter[16] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.650      ;
; 1.394 ; \clk_proc:counter[17] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.395 ; \clk_proc:counter[27] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; \clk_proc:counter[11] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; \clk_proc:counter[9]  ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; \clk_proc:counter[25] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; \clk_proc:counter[18] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.403 ; \clk_proc:counter[13] ; \clk_proc:counter[16] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.665      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; scl_clk                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; scl_clk                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_ena                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_ena                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[23]|clk ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ena'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ena   ; Rise       ; ena                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; state.sACK1_1015             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; state.sACK1_1015             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; state.sACK1_1015|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; state.sACK1_1015|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; state.sACK2_990              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state.sACK1_1015'                                                                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|outclk   ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|outclk   ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2|combout         ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2|combout         ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sACK1_1015|datad       ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sACK1_1015|datad       ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sACK2_990              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sACK2_990              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sACK2_990|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sACK2_990|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sADDR_890              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sADDR_890              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sADDR_890|datac        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sADDR_890|datac        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sIDLE_965              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sIDLE_965              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sIDLE_965|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sIDLE_965|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sMACK_865              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sMACK_865              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sMACK_865|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sMACK_865|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sREAD_915              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sREAD_915              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sREAD_915|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sREAD_915|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sSTART_1040            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sSTART_1040            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sSTART_1040|datab      ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sSTART_1040|datab      ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sSTOP_840              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sSTOP_840              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sSTOP_840|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sSTOP_840|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sWRITE_940             ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sWRITE_940             ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sWRITE_940|datad       ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sWRITE_940|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector15~1|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector15~1|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector24~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector24~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector24~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector24~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; WideOr3|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; WideOr3|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; WideOr3|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; WideOr3|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|datab         ;
+--------+--------------+----------------+------------------+------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state.sSTOP_840'                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------+
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|outclk   ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|outclk   ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2|combout         ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2|combout         ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sACK1_1015             ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sACK1_1015             ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sACK1_1015|datad       ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sACK1_1015|datad       ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sACK2_990              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sACK2_990              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sACK2_990|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sACK2_990|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sADDR_890              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sADDR_890              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sADDR_890|datac        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sADDR_890|datac        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sIDLE_965              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sIDLE_965              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sIDLE_965|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sIDLE_965|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sMACK_865              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sMACK_865              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sMACK_865|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sMACK_865|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sREAD_915              ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sREAD_915              ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sREAD_915|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sREAD_915|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sSTART_1040            ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sSTART_1040            ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sSTART_1040|datab      ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sSTART_1040|datab      ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sSTOP_840|datad        ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sSTOP_840|datad        ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sWRITE_940             ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sWRITE_940             ;
; -0.617 ; -0.617       ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sWRITE_940|datad       ;
; -0.617 ; -0.617       ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sWRITE_940|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector15~1|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector15~1|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector24~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector24~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector24~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector24~2|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; WideOr3|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; WideOr3|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; WideOr3|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; WideOr3|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|datab         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|datab         ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; addr[*]     ; ena              ; 3.048 ; 3.048 ; Fall       ; ena              ;
;  addr[0]    ; ena              ; 3.048 ; 3.048 ; Fall       ; ena              ;
;  addr[1]    ; ena              ; 2.731 ; 2.731 ; Fall       ; ena              ;
;  addr[2]    ; ena              ; 2.528 ; 2.528 ; Fall       ; ena              ;
;  addr[3]    ; ena              ; 2.792 ; 2.792 ; Fall       ; ena              ;
;  addr[4]    ; ena              ; 3.011 ; 3.011 ; Fall       ; ena              ;
;  addr[5]    ; ena              ; 2.496 ; 2.496 ; Fall       ; ena              ;
;  addr[6]    ; ena              ; 2.734 ; 2.734 ; Fall       ; ena              ;
; data_wr[*]  ; ena              ; 2.947 ; 2.947 ; Fall       ; ena              ;
;  data_wr[0] ; ena              ; 2.659 ; 2.659 ; Fall       ; ena              ;
;  data_wr[1] ; ena              ; 2.884 ; 2.884 ; Fall       ; ena              ;
;  data_wr[2] ; ena              ; 2.947 ; 2.947 ; Fall       ; ena              ;
;  data_wr[3] ; ena              ; 2.624 ; 2.624 ; Fall       ; ena              ;
;  data_wr[4] ; ena              ; 2.363 ; 2.363 ; Fall       ; ena              ;
;  data_wr[5] ; ena              ; 2.677 ; 2.677 ; Fall       ; ena              ;
;  data_wr[6] ; ena              ; 2.432 ; 2.432 ; Fall       ; ena              ;
;  data_wr[7] ; ena              ; 2.937 ; 2.937 ; Fall       ; ena              ;
; ena         ; ena              ; 0.757 ; 0.757 ; Fall       ; ena              ;
; rnw         ; ena              ; 5.463 ; 5.463 ; Fall       ; ena              ;
; addr[*]     ; state.sACK1_1015 ; 3.177 ; 3.177 ; Rise       ; state.sACK1_1015 ;
;  addr[0]    ; state.sACK1_1015 ; 3.177 ; 3.177 ; Rise       ; state.sACK1_1015 ;
;  addr[1]    ; state.sACK1_1015 ; 2.860 ; 2.860 ; Rise       ; state.sACK1_1015 ;
;  addr[2]    ; state.sACK1_1015 ; 2.657 ; 2.657 ; Rise       ; state.sACK1_1015 ;
;  addr[3]    ; state.sACK1_1015 ; 2.921 ; 2.921 ; Rise       ; state.sACK1_1015 ;
;  addr[4]    ; state.sACK1_1015 ; 3.140 ; 3.140 ; Rise       ; state.sACK1_1015 ;
;  addr[5]    ; state.sACK1_1015 ; 2.625 ; 2.625 ; Rise       ; state.sACK1_1015 ;
;  addr[6]    ; state.sACK1_1015 ; 2.863 ; 2.863 ; Rise       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; 3.102 ; 3.102 ; Rise       ; state.sACK1_1015 ;
; ena         ; state.sACK1_1015 ; 1.570 ; 1.570 ; Fall       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; 6.276 ; 6.276 ; Fall       ; state.sACK1_1015 ;
; addr[*]     ; state.sSTOP_840  ; 3.409 ; 3.409 ; Rise       ; state.sSTOP_840  ;
;  addr[0]    ; state.sSTOP_840  ; 3.409 ; 3.409 ; Rise       ; state.sSTOP_840  ;
;  addr[1]    ; state.sSTOP_840  ; 3.092 ; 3.092 ; Rise       ; state.sSTOP_840  ;
;  addr[2]    ; state.sSTOP_840  ; 2.889 ; 2.889 ; Rise       ; state.sSTOP_840  ;
;  addr[3]    ; state.sSTOP_840  ; 3.153 ; 3.153 ; Rise       ; state.sSTOP_840  ;
;  addr[4]    ; state.sSTOP_840  ; 3.372 ; 3.372 ; Rise       ; state.sSTOP_840  ;
;  addr[5]    ; state.sSTOP_840  ; 2.857 ; 2.857 ; Rise       ; state.sSTOP_840  ;
;  addr[6]    ; state.sSTOP_840  ; 3.095 ; 3.095 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 1.953 ; 1.953 ; Rise       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; 3.334 ; 3.334 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 1.802 ; 1.802 ; Fall       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; 6.508 ; 6.508 ; Fall       ; state.sSTOP_840  ;
+-------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; addr[*]     ; ena              ; -1.663 ; -1.663 ; Fall       ; ena              ;
;  addr[0]    ; ena              ; -2.190 ; -2.190 ; Fall       ; ena              ;
;  addr[1]    ; ena              ; -2.046 ; -2.046 ; Fall       ; ena              ;
;  addr[2]    ; ena              ; -1.842 ; -1.842 ; Fall       ; ena              ;
;  addr[3]    ; ena              ; -1.936 ; -1.936 ; Fall       ; ena              ;
;  addr[4]    ; ena              ; -2.325 ; -2.325 ; Fall       ; ena              ;
;  addr[5]    ; ena              ; -1.663 ; -1.663 ; Fall       ; ena              ;
;  addr[6]    ; ena              ; -1.876 ; -1.876 ; Fall       ; ena              ;
; data_wr[*]  ; ena              ; -1.682 ; -1.682 ; Fall       ; ena              ;
;  data_wr[0] ; ena              ; -1.832 ; -1.832 ; Fall       ; ena              ;
;  data_wr[1] ; ena              ; -2.194 ; -2.194 ; Fall       ; ena              ;
;  data_wr[2] ; ena              ; -2.261 ; -2.261 ; Fall       ; ena              ;
;  data_wr[3] ; ena              ; -1.806 ; -1.806 ; Fall       ; ena              ;
;  data_wr[4] ; ena              ; -1.682 ; -1.682 ; Fall       ; ena              ;
;  data_wr[5] ; ena              ; -1.988 ; -1.988 ; Fall       ; ena              ;
;  data_wr[6] ; ena              ; -1.746 ; -1.746 ; Fall       ; ena              ;
;  data_wr[7] ; ena              ; -2.260 ; -2.260 ; Fall       ; ena              ;
; ena         ; ena              ; 0.460  ; 0.460  ; Fall       ; ena              ;
; rnw         ; ena              ; -2.140 ; -2.140 ; Fall       ; ena              ;
; addr[*]     ; state.sACK1_1015 ; -1.792 ; -1.792 ; Rise       ; state.sACK1_1015 ;
;  addr[0]    ; state.sACK1_1015 ; -2.319 ; -2.319 ; Rise       ; state.sACK1_1015 ;
;  addr[1]    ; state.sACK1_1015 ; -2.175 ; -2.175 ; Rise       ; state.sACK1_1015 ;
;  addr[2]    ; state.sACK1_1015 ; -1.971 ; -1.971 ; Rise       ; state.sACK1_1015 ;
;  addr[3]    ; state.sACK1_1015 ; -2.065 ; -2.065 ; Rise       ; state.sACK1_1015 ;
;  addr[4]    ; state.sACK1_1015 ; -2.454 ; -2.454 ; Rise       ; state.sACK1_1015 ;
;  addr[5]    ; state.sACK1_1015 ; -1.792 ; -1.792 ; Rise       ; state.sACK1_1015 ;
;  addr[6]    ; state.sACK1_1015 ; -2.005 ; -2.005 ; Rise       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; -2.269 ; -2.269 ; Rise       ; state.sACK1_1015 ;
; ena         ; state.sACK1_1015 ; 0.764  ; 0.764  ; Fall       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; -3.063 ; -3.063 ; Fall       ; state.sACK1_1015 ;
; addr[*]     ; state.sSTOP_840  ; -2.024 ; -2.024 ; Rise       ; state.sSTOP_840  ;
;  addr[0]    ; state.sSTOP_840  ; -2.551 ; -2.551 ; Rise       ; state.sSTOP_840  ;
;  addr[1]    ; state.sSTOP_840  ; -2.407 ; -2.407 ; Rise       ; state.sSTOP_840  ;
;  addr[2]    ; state.sSTOP_840  ; -2.203 ; -2.203 ; Rise       ; state.sSTOP_840  ;
;  addr[3]    ; state.sSTOP_840  ; -2.297 ; -2.297 ; Rise       ; state.sSTOP_840  ;
;  addr[4]    ; state.sSTOP_840  ; -2.686 ; -2.686 ; Rise       ; state.sSTOP_840  ;
;  addr[5]    ; state.sSTOP_840  ; -2.024 ; -2.024 ; Rise       ; state.sSTOP_840  ;
;  addr[6]    ; state.sSTOP_840  ; -2.237 ; -2.237 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; -0.243 ; -0.243 ; Rise       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; -2.501 ; -2.501 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 0.532  ; 0.532  ; Fall       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; -3.295 ; -3.295 ; Fall       ; state.sSTOP_840  ;
+-------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; scl       ; clk              ; 7.089  ; 7.089  ; Rise       ; clk              ;
; busy      ; ena              ; 9.721  ; 9.721  ; Fall       ; ena              ;
; busy      ; state.sACK1_1015 ;        ; 4.489  ; Rise       ; state.sACK1_1015 ;
; busy      ; state.sACK1_1015 ; 10.025 ; 10.025 ; Fall       ; state.sACK1_1015 ;
; sda       ; state.sSTOP_840  ; 6.175  ; 6.175  ; Rise       ; state.sSTOP_840  ;
; busy      ; state.sSTOP_840  ; 9.793  ; 9.793  ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; scl       ; clk              ; 7.089 ; 7.089 ; Rise       ; clk              ;
; busy      ; ena              ; 7.384 ; 7.384 ; Fall       ; ena              ;
; busy      ; state.sACK1_1015 ;       ; 4.489 ; Rise       ; state.sACK1_1015 ;
; busy      ; state.sACK1_1015 ; 4.489 ; 6.571 ; Fall       ; state.sACK1_1015 ;
; sda       ; state.sSTOP_840  ; 6.175 ; 6.175 ; Rise       ; state.sSTOP_840  ;
; busy      ; state.sSTOP_840  ; 6.339 ; 6.339 ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------+------------------+-------+------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+------+------------+------------------+
; scl       ; ena              ; 8.571 ;      ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 8.875 ;      ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 8.643 ;      ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------+------------------+-------+------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+------+------------+------------------+
; scl       ; ena              ; 8.571 ;      ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 7.758 ;      ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 7.526 ;      ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Output Disable Times                                                                 ;
+-----------+------------------+-----------+-----------+------------+------------------+
; Data Port ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-----------+-----------+------------+------------------+
; scl       ; ena              ; 8.571     ;           ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 8.875     ;           ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 8.643     ;           ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-----------+-----------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                         ;
+-----------+------------------+-----------+-----------+------------+------------------+
; Data Port ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-----------+-----------+------------+------------------+
; scl       ; ena              ; 8.571     ;           ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 7.758     ;           ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 7.526     ;           ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-----------+-----------+------------+------------------+


+-------------------------------------------+
; Fast Model Setup Summary                  ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; state.sSTOP_840  ; -3.031 ; -15.886       ;
; state.sACK1_1015 ; -2.409 ; -12.763       ;
; clk              ; -1.788 ; -23.872       ;
; ena              ; -1.381 ; -5.145        ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast Model Hold Summary                   ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; state.sACK1_1015 ; -2.268 ; -7.061        ;
; ena              ; -2.251 ; -6.968        ;
; state.sSTOP_840  ; -2.174 ; -6.039        ;
; clk              ; 0.215  ; 0.000         ;
+------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------+
; Fast Model Minimum Pulse Width Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; clk              ; -1.380 ; -35.380       ;
; ena              ; -1.380 ; -1.380        ;
; state.sACK1_1015 ; 0.015  ; 0.000         ;
; state.sSTOP_840  ; 0.015  ; 0.000         ;
+------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'state.sSTOP_840'                                                                                          ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; -3.031 ; state.sIDLE_965   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.358     ; 1.433      ;
; -3.014 ; state.sIDLE_965   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.341     ; 1.433      ;
; -2.937 ; state.sIDLE_965   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.264     ; 1.433      ;
; -2.550 ; data_tx[0]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.105     ; 1.205      ;
; -2.542 ; data_tx[1]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.104     ; 1.198      ;
; -2.503 ; state.sIDLE_965   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.914     ; 0.677      ;
; -2.495 ; state.sIDLE_965   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.917     ; 0.670      ;
; -2.493 ; data_tx[5]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.105     ; 1.148      ;
; -2.486 ; state.sIDLE_965   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.897     ; 0.677      ;
; -2.478 ; state.sIDLE_965   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -1.900     ; 0.670      ;
; -2.458 ; state.sREAD_915   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.327     ; 0.891      ;
; -2.450 ; state.sWRITE_940  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.360     ; 0.850      ;
; -2.441 ; state.sREAD_915   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.310     ; 0.891      ;
; -2.433 ; state.sWRITE_940  ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.343     ; 0.850      ;
; -2.432 ; state.sADDR_890   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -1.374     ; 0.818      ;
; -2.415 ; state.sADDR_890   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.357     ; 0.818      ;
; -2.412 ; addr_rnw[2]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.031     ; 1.141      ;
; -2.409 ; state.sIDLE_965   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.820     ; 0.677      ;
; -2.401 ; state.sIDLE_965   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.823     ; 0.670      ;
; -2.394 ; data_tx[4]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.102     ; 1.052      ;
; -2.364 ; state.sREAD_915   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.233     ; 0.891      ;
; -2.356 ; state.sWRITE_940  ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.266     ; 0.850      ;
; -2.351 ; addr_rnw[5]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.028     ; 1.083      ;
; -2.338 ; state.sADDR_890   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -1.280     ; 0.818      ;
; -2.297 ; addr_rnw[1]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.013     ; 1.044      ;
; -2.282 ; data_tx[3]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.075     ; 0.967      ;
; -2.281 ; addr_rnw[0]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.030     ; 1.011      ;
; -2.242 ; addr_rnw[3]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.015     ; 0.987      ;
; -2.239 ; data_tx[2]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.075     ; 0.924      ;
; -2.229 ; addr_rnw[4]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.028     ; 0.961      ;
; -2.187 ; data_tx[6]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.075     ; 0.872      ;
; -2.184 ; state.sSTART_1040 ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.215     ; 1.729      ;
; -2.181 ; addr_rnw[6]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.028     ; 0.913      ;
; -2.176 ; addr_rnw[7]       ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.012     ; 0.924      ;
; -2.167 ; state.sSTART_1040 ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -0.198     ; 1.729      ;
; -2.118 ; state.sMACK_865   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.177     ; 1.701      ;
; -2.108 ; data_tx[7]        ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -1.073     ; 0.795      ;
; -2.101 ; state.sMACK_865   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -0.160     ; 1.701      ;
; -2.090 ; state.sSTART_1040 ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.121     ; 1.729      ;
; -2.024 ; state.sMACK_865   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.083     ; 1.701      ;
; -1.943 ; state_ena         ; state.sSTART_1040 ; clk              ; state.sSTOP_840 ; 0.500        ; -1.209     ; 0.756      ;
; -1.820 ; state.sACK2_990   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.092     ; 1.488      ;
; -1.803 ; state.sACK2_990   ; sda_int           ; ena              ; state.sSTOP_840 ; 0.500        ; -0.075     ; 1.488      ;
; -1.762 ; addr_rnw[2]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.881     ; 1.141      ;
; -1.726 ; state.sACK2_990   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; 0.002      ; 1.488      ;
; -1.701 ; addr_rnw[5]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.878     ; 1.083      ;
; -1.668 ; addr_rnw[2]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.787     ; 1.141      ;
; -1.663 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.722     ; 0.463      ;
; -1.656 ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.771     ; 0.973      ;
; -1.648 ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.774     ; 0.966      ;
; -1.647 ; addr_rnw[1]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.863     ; 1.044      ;
; -1.646 ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 1.000        ; -1.705     ; 0.463      ;
; -1.639 ; state.sSTART_1040 ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -0.754     ; 0.973      ;
; -1.631 ; addr_rnw[0]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.880     ; 1.011      ;
; -1.631 ; state.sSTART_1040 ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -0.757     ; 0.966      ;
; -1.607 ; addr_rnw[5]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.784     ; 1.083      ;
; -1.592 ; addr_rnw[3]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.865     ; 0.987      ;
; -1.590 ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.733     ; 0.945      ;
; -1.582 ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.736     ; 0.938      ;
; -1.579 ; addr_rnw[4]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.878     ; 0.961      ;
; -1.573 ; state.sMACK_865   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -0.716     ; 0.945      ;
; -1.569 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.628     ; 0.463      ;
; -1.565 ; state.sMACK_865   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -0.719     ; 0.938      ;
; -1.562 ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.677     ; 0.973      ;
; -1.554 ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.680     ; 0.966      ;
; -1.553 ; addr_rnw[1]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.769     ; 1.044      ;
; -1.537 ; addr_rnw[0]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.786     ; 1.011      ;
; -1.531 ; addr_rnw[6]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.878     ; 0.913      ;
; -1.530 ; state_ena         ; sda_int           ; clk              ; state.sSTOP_840 ; 1.000        ; -0.845     ; 0.945      ;
; -1.526 ; addr_rnw[7]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.862     ; 0.924      ;
; -1.520 ; state_ena         ; state.sWRITE_940  ; clk              ; state.sSTOP_840 ; 0.500        ; -0.064     ; 1.597      ;
; -1.498 ; addr_rnw[3]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.771     ; 0.987      ;
; -1.496 ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.639     ; 0.945      ;
; -1.488 ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.642     ; 0.938      ;
; -1.485 ; addr_rnw[4]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.784     ; 0.961      ;
; -1.437 ; addr_rnw[6]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.784     ; 0.913      ;
; -1.434 ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.847     ; 0.225      ;
; -1.432 ; addr_rnw[7]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.768     ; 0.924      ;
; -1.417 ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sSTOP_840 ; 1.000        ; -1.830     ; 0.225      ;
; -1.340 ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.753     ; 0.225      ;
; -1.336 ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -1.729     ; 0.248      ;
; -1.319 ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sSTOP_840 ; 1.000        ; -1.712     ; 0.248      ;
; -1.292 ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.648     ; 0.732      ;
; -1.284 ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; -0.651     ; 0.725      ;
; -1.275 ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; 0.500        ; -0.631     ; 0.732      ;
; -1.267 ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; 0.500        ; -0.634     ; 0.725      ;
; -1.242 ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -1.635     ; 0.248      ;
; -1.198 ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.554     ; 0.732      ;
; -1.190 ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; -0.557     ; 0.725      ;
; -1.138 ; state_ena         ; state.sREAD_915   ; clk              ; state.sSTOP_840 ; 0.500        ; -0.097     ; 1.248      ;
; -0.809 ; state.sACK1_1015  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.500        ; 1.295      ; 1.864      ;
; -0.715 ; state.sSTOP_840   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.500        ; 1.295      ; 1.770      ;
; -0.696 ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.541     ; 0.677      ;
; -0.679 ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 1.000        ; -0.524     ; 0.677      ;
; -0.633 ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; -0.456     ; 0.699      ;
; -0.616 ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 1.000        ; -0.439     ; 0.699      ;
; -0.602 ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.447     ; 0.677      ;
; -0.589 ; bit_count[1]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; 0.462      ; 1.311      ;
; -0.539 ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 1.000        ; -0.362     ; 0.699      ;
; -0.506 ; bit_count[2]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 1.000        ; 0.465      ; 1.231      ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'state.sACK1_1015'                                                                                          ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; -2.409 ; state.sIDLE_965   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.820     ; 0.677      ;
; -2.401 ; state.sIDLE_965   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -1.823     ; 0.670      ;
; -2.392 ; state.sIDLE_965   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.803     ; 0.677      ;
; -2.384 ; state.sIDLE_965   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -1.806     ; 0.670      ;
; -2.315 ; state.sIDLE_965   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.726     ; 0.677      ;
; -2.307 ; state.sIDLE_965   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -1.729     ; 0.670      ;
; -1.849 ; state_ena         ; state.sSTART_1040 ; clk              ; state.sACK1_1015 ; 0.500        ; -1.115     ; 0.756      ;
; -1.569 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -1.628     ; 0.463      ;
; -1.562 ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -0.677     ; 0.973      ;
; -1.554 ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -0.680     ; 0.966      ;
; -1.552 ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; -1.611     ; 0.463      ;
; -1.545 ; state.sSTART_1040 ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -0.660     ; 0.973      ;
; -1.537 ; state.sSTART_1040 ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -0.663     ; 0.966      ;
; -1.496 ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -0.639     ; 0.945      ;
; -1.488 ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -0.642     ; 0.938      ;
; -1.479 ; state.sMACK_865   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -0.622     ; 0.945      ;
; -1.475 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -1.534     ; 0.463      ;
; -1.471 ; state.sMACK_865   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -0.625     ; 0.938      ;
; -1.468 ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -0.583     ; 0.973      ;
; -1.460 ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -0.586     ; 0.966      ;
; -1.426 ; state_ena         ; state.sWRITE_940  ; clk              ; state.sACK1_1015 ; 0.500        ; 0.030      ; 1.597      ;
; -1.402 ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -0.545     ; 0.945      ;
; -1.394 ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -0.548     ; 0.938      ;
; -1.340 ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -1.753     ; 0.225      ;
; -1.323 ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sACK1_1015 ; 1.000        ; -1.736     ; 0.225      ;
; -1.246 ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -1.659     ; 0.225      ;
; -1.242 ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -1.635     ; 0.248      ;
; -1.225 ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sACK1_1015 ; 1.000        ; -1.618     ; 0.248      ;
; -1.198 ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -0.554     ; 0.732      ;
; -1.190 ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; -0.557     ; 0.725      ;
; -1.181 ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; 0.500        ; -0.537     ; 0.732      ;
; -1.173 ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; 0.500        ; -0.540     ; 0.725      ;
; -1.148 ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -1.541     ; 0.248      ;
; -1.104 ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -0.460     ; 0.732      ;
; -1.096 ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; -0.463     ; 0.725      ;
; -1.052 ; state_ena         ; state.sSTOP_840   ; clk              ; state.sACK1_1015 ; 0.500        ; -0.004     ; 1.261      ;
; -1.044 ; state_ena         ; state.sREAD_915   ; clk              ; state.sACK1_1015 ; 0.500        ; -0.003     ; 1.248      ;
; -0.602 ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -0.447     ; 0.677      ;
; -0.585 ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; -0.430     ; 0.677      ;
; -0.539 ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -0.362     ; 0.699      ;
; -0.522 ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; -0.345     ; 0.699      ;
; -0.508 ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -0.353     ; 0.677      ;
; -0.445 ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; -0.268     ; 0.699      ;
; -0.288 ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.500        ; 1.025      ; 1.335      ;
; -0.187 ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; 0.833      ; 1.108      ;
; -0.179 ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; 0.830      ; 1.101      ;
; -0.093 ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; 0.833      ; 1.014      ;
; -0.085 ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; 0.830      ; 1.007      ;
; 0.112  ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 0.500        ; 2.170      ; 2.199      ;
; 0.127  ; bit_count[1]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; -0.003     ; 0.462      ;
; 0.129  ; bit_count[1]      ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.000      ; 0.459      ;
; 0.137  ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.664      ; 1.240      ;
; 0.154  ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 1.000        ; 0.681      ; 1.240      ;
; 0.188  ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 0.500        ; 2.137      ; 2.156      ;
; 0.193  ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.500        ; 2.136      ; 2.156      ;
; 0.212  ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 1.000        ; 1.025      ; 1.335      ;
; 0.221  ; bit_count[1]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.091      ; 0.462      ;
; 0.223  ; bit_count[1]      ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.094      ; 0.459      ;
; 0.231  ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.758      ; 1.240      ;
; 0.236  ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.665      ; 1.136      ;
; 0.253  ; state.sMACK_865   ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 1.000        ; 0.682      ; 1.136      ;
; 0.255  ; bit_count[2]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.000      ; 0.337      ;
; 0.313  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.833      ; 1.108      ;
; 0.321  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.830      ; 1.101      ;
; 0.330  ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.759      ; 1.136      ;
; 0.349  ; bit_count[2]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.094      ; 0.337      ;
; 0.407  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.833      ; 1.014      ;
; 0.415  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.830      ; 1.007      ;
; 0.548  ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.749      ; 0.914      ;
; 0.565  ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 1.000        ; 0.766      ; 0.914      ;
; 0.612  ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 1.000        ; 2.170      ; 2.199      ;
; 0.623  ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.783      ; 0.801      ;
; 0.640  ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 1.000        ; 0.800      ; 0.801      ;
; 0.642  ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.843      ; 0.914      ;
; 0.688  ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 1.000        ; 2.137      ; 2.156      ;
; 0.693  ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 1.000        ; 2.136      ; 2.156      ;
; 0.717  ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.877      ; 0.801      ;
; 0.900  ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 0.674      ; 0.501      ;
; 0.917  ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; state.sACK1_1015 ; 1.000        ; 0.691      ; 0.501      ;
; 0.994  ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 0.768      ; 0.501      ;
; 1.514  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 0.500        ; 2.170      ; 0.797      ;
; 1.998  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.500        ; 2.168      ; 0.385      ;
; 2.014  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 1.000        ; 2.170      ; 0.797      ;
; 2.498  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; 1.000        ; 2.168      ; 0.385      ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                     ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.788 ; \clk_proc:counter[2]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.331      ; 3.151      ;
; -1.777 ; \clk_proc:counter[3]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.331      ; 3.140      ;
; -1.758 ; \clk_proc:counter[2]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.790      ;
; -1.758 ; \clk_proc:counter[2]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.790      ;
; -1.758 ; \clk_proc:counter[2]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.790      ;
; -1.757 ; \clk_proc:counter[2]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.789      ;
; -1.757 ; \clk_proc:counter[2]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.789      ;
; -1.755 ; \clk_proc:counter[4]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.331      ; 3.118      ;
; -1.747 ; \clk_proc:counter[3]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.779      ;
; -1.747 ; \clk_proc:counter[3]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.779      ;
; -1.747 ; \clk_proc:counter[3]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.779      ;
; -1.746 ; \clk_proc:counter[3]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.778      ;
; -1.746 ; \clk_proc:counter[3]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.778      ;
; -1.740 ; \clk_proc:counter[2]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.772      ;
; -1.729 ; \clk_proc:counter[3]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.761      ;
; -1.725 ; \clk_proc:counter[4]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.757      ;
; -1.725 ; \clk_proc:counter[4]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.757      ;
; -1.725 ; \clk_proc:counter[4]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.757      ;
; -1.724 ; \clk_proc:counter[4]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.756      ;
; -1.724 ; \clk_proc:counter[4]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.756      ;
; -1.720 ; \clk_proc:counter[5]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.331      ; 3.083      ;
; -1.707 ; \clk_proc:counter[4]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.739      ;
; -1.690 ; \clk_proc:counter[5]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.722      ;
; -1.690 ; \clk_proc:counter[5]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.722      ;
; -1.690 ; \clk_proc:counter[5]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.722      ;
; -1.689 ; \clk_proc:counter[5]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.721      ;
; -1.689 ; \clk_proc:counter[5]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.721      ;
; -1.682 ; \clk_proc:counter[6]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.331      ; 3.045      ;
; -1.681 ; \clk_proc:counter[0]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 3.039      ;
; -1.672 ; \clk_proc:counter[5]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.704      ;
; -1.652 ; \clk_proc:counter[6]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.684      ;
; -1.652 ; \clk_proc:counter[6]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.684      ;
; -1.652 ; \clk_proc:counter[6]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.684      ;
; -1.651 ; \clk_proc:counter[0]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.678      ;
; -1.651 ; \clk_proc:counter[0]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.678      ;
; -1.651 ; \clk_proc:counter[0]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.678      ;
; -1.651 ; \clk_proc:counter[6]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.683      ;
; -1.651 ; \clk_proc:counter[6]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.683      ;
; -1.650 ; \clk_proc:counter[0]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.677      ;
; -1.650 ; \clk_proc:counter[0]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.677      ;
; -1.650 ; \clk_proc:counter[1]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 3.008      ;
; -1.634 ; \clk_proc:counter[6]  ; scl_clk              ; clk          ; clk         ; 1.000        ; 0.000      ; 2.666      ;
; -1.633 ; \clk_proc:counter[0]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.660      ;
; -1.620 ; \clk_proc:counter[1]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.647      ;
; -1.620 ; \clk_proc:counter[1]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.647      ;
; -1.620 ; \clk_proc:counter[1]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.647      ;
; -1.619 ; \clk_proc:counter[1]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.646      ;
; -1.619 ; \clk_proc:counter[1]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.646      ;
; -1.602 ; \clk_proc:counter[1]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.629      ;
; -1.433 ; \clk_proc:counter[7]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.791      ;
; -1.403 ; \clk_proc:counter[7]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.430      ;
; -1.403 ; \clk_proc:counter[7]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.430      ;
; -1.403 ; \clk_proc:counter[7]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.430      ;
; -1.402 ; \clk_proc:counter[7]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.429      ;
; -1.402 ; \clk_proc:counter[7]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.429      ;
; -1.385 ; \clk_proc:counter[7]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.412      ;
; -1.360 ; \clk_proc:counter[8]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.718      ;
; -1.330 ; \clk_proc:counter[8]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.357      ;
; -1.330 ; \clk_proc:counter[8]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.357      ;
; -1.330 ; \clk_proc:counter[8]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.357      ;
; -1.329 ; \clk_proc:counter[8]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.356      ;
; -1.329 ; \clk_proc:counter[8]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.356      ;
; -1.312 ; \clk_proc:counter[9]  ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.670      ;
; -1.312 ; \clk_proc:counter[8]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.339      ;
; -1.290 ; \clk_proc:counter[10] ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.648      ;
; -1.282 ; \clk_proc:counter[9]  ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.309      ;
; -1.282 ; \clk_proc:counter[9]  ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.309      ;
; -1.282 ; \clk_proc:counter[9]  ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.309      ;
; -1.281 ; \clk_proc:counter[9]  ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.308      ;
; -1.281 ; \clk_proc:counter[9]  ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.308      ;
; -1.264 ; \clk_proc:counter[9]  ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.291      ;
; -1.260 ; \clk_proc:counter[10] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.287      ;
; -1.260 ; \clk_proc:counter[10] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.287      ;
; -1.260 ; \clk_proc:counter[10] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.287      ;
; -1.259 ; \clk_proc:counter[10] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.286      ;
; -1.259 ; \clk_proc:counter[10] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.286      ;
; -1.242 ; \clk_proc:counter[11] ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.600      ;
; -1.242 ; \clk_proc:counter[10] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.269      ;
; -1.221 ; \clk_proc:counter[12] ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.579      ;
; -1.212 ; \clk_proc:counter[11] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.239      ;
; -1.212 ; \clk_proc:counter[11] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.239      ;
; -1.212 ; \clk_proc:counter[11] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.239      ;
; -1.211 ; \clk_proc:counter[11] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.238      ;
; -1.211 ; \clk_proc:counter[11] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.238      ;
; -1.194 ; \clk_proc:counter[11] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.221      ;
; -1.191 ; \clk_proc:counter[12] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.218      ;
; -1.191 ; \clk_proc:counter[12] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.218      ;
; -1.191 ; \clk_proc:counter[12] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.218      ;
; -1.190 ; \clk_proc:counter[12] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.217      ;
; -1.190 ; \clk_proc:counter[12] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.217      ;
; -1.173 ; \clk_proc:counter[13] ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.531      ;
; -1.173 ; \clk_proc:counter[12] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.200      ;
; -1.143 ; \clk_proc:counter[13] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.170      ;
; -1.143 ; \clk_proc:counter[13] ; \clk_proc:counter[3] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.170      ;
; -1.143 ; \clk_proc:counter[13] ; \clk_proc:counter[2] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.170      ;
; -1.142 ; \clk_proc:counter[13] ; \clk_proc:counter[5] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.169      ;
; -1.142 ; \clk_proc:counter[13] ; \clk_proc:counter[4] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.169      ;
; -1.138 ; \clk_proc:counter[14] ; state_ena            ; clk          ; clk         ; 1.000        ; 0.326      ; 2.496      ;
; -1.125 ; \clk_proc:counter[13] ; scl_clk              ; clk          ; clk         ; 1.000        ; -0.005     ; 2.152      ;
; -1.108 ; \clk_proc:counter[14] ; \clk_proc:counter[6] ; clk          ; clk         ; 1.000        ; -0.005     ; 2.135      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ena'                                                                                                  ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; -1.381 ; state_ena         ; state.sSTART_1040 ; clk              ; ena         ; 0.500        ; -0.647     ; 0.756      ;
; -1.101 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 1.000        ; -1.160     ; 0.463      ;
; -1.084 ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; -1.143     ; 0.463      ;
; -1.007 ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 1.000        ; -1.066     ; 0.463      ;
; -0.958 ; state_ena         ; state.sWRITE_940  ; clk              ; ena         ; 0.500        ; 0.498      ; 1.597      ;
; -0.872 ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; ena         ; 1.000        ; -1.285     ; 0.225      ;
; -0.855 ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; ena         ; 1.000        ; -1.268     ; 0.225      ;
; -0.778 ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; ena         ; 1.000        ; -1.191     ; 0.225      ;
; -0.774 ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; ena         ; 1.000        ; -1.167     ; 0.248      ;
; -0.757 ; state.sREAD_915   ; state.sMACK_865   ; ena              ; ena         ; 1.000        ; -1.150     ; 0.248      ;
; -0.680 ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; ena         ; 1.000        ; -1.073     ; 0.248      ;
; -0.584 ; state_ena         ; state.sSTOP_840   ; clk              ; ena         ; 0.500        ; 0.464      ; 1.261      ;
; -0.576 ; state_ena         ; state.sREAD_915   ; clk              ; ena         ; 0.500        ; 0.465      ; 1.248      ;
; -0.134 ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 1.000        ; 0.021      ; 0.677      ;
; -0.117 ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; 0.038      ; 0.677      ;
; -0.071 ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 1.000        ; 0.106      ; 0.699      ;
; -0.054 ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; 0.123      ; 0.699      ;
; -0.040 ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 1.000        ; 0.115      ; 0.677      ;
; 0.023  ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 1.000        ; 0.200      ; 0.699      ;
; 0.076  ; state.sADDR_890   ; state.sACK1_1015  ; state.sACK1_1015 ; ena         ; 1.000        ; -0.064     ; 0.506      ;
; 0.093  ; state.sADDR_890   ; state.sACK1_1015  ; ena              ; ena         ; 1.000        ; -0.047     ; 0.506      ;
; 0.170  ; state.sADDR_890   ; state.sACK1_1015  ; state.sSTOP_840  ; ena         ; 1.000        ; 0.030      ; 0.506      ;
; 0.180  ; ena               ; state.sSTART_1040 ; ena              ; ena         ; 0.500        ; 1.493      ; 1.335      ;
; 0.580  ; ena               ; state.sWRITE_940  ; ena              ; ena         ; 0.500        ; 2.638      ; 2.199      ;
; 0.605  ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.132      ; 1.240      ;
; 0.622  ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; ena         ; 1.000        ; 1.149      ; 1.240      ;
; 0.656  ; ena               ; state.sREAD_915   ; ena              ; ena         ; 0.500        ; 2.605      ; 2.156      ;
; 0.661  ; ena               ; state.sSTOP_840   ; ena              ; ena         ; 0.500        ; 2.604      ; 2.156      ;
; 0.680  ; ena               ; state.sSTART_1040 ; ena              ; ena         ; 1.000        ; 1.493      ; 1.335      ;
; 0.699  ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.226      ; 1.240      ;
; 0.704  ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.133      ; 1.136      ;
; 0.721  ; state.sMACK_865   ; state.sREAD_915   ; ena              ; ena         ; 1.000        ; 1.150      ; 1.136      ;
; 0.798  ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.227      ; 1.136      ;
; 1.016  ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.217      ; 0.914      ;
; 1.033  ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; ena         ; 1.000        ; 1.234      ; 0.914      ;
; 1.080  ; ena               ; state.sWRITE_940  ; ena              ; ena         ; 1.000        ; 2.638      ; 2.199      ;
; 1.091  ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 1.000        ; 1.251      ; 0.801      ;
; 1.108  ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; ena         ; 1.000        ; 1.268      ; 0.801      ;
; 1.110  ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.311      ; 0.914      ;
; 1.156  ; ena               ; state.sREAD_915   ; ena              ; ena         ; 1.000        ; 2.605      ; 2.156      ;
; 1.161  ; ena               ; state.sSTOP_840   ; ena              ; ena         ; 1.000        ; 2.604      ; 2.156      ;
; 1.185  ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; ena         ; 1.000        ; 1.345      ; 0.801      ;
; 1.368  ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; ena         ; 1.000        ; 1.142      ; 0.501      ;
; 1.385  ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; ena         ; 1.000        ; 1.159      ; 0.501      ;
; 1.462  ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; ena         ; 1.000        ; 1.236      ; 0.501      ;
; 1.982  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 0.500        ; 2.638      ; 0.797      ;
; 2.466  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; 0.500        ; 2.636      ; 0.385      ;
; 2.482  ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 1.000        ; 2.638      ; 0.797      ;
; 2.966  ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; 1.000        ; 2.636      ; 0.385      ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'state.sACK1_1015'                                                                                           ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+
; -2.268 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 2.653      ; 0.385      ;
; -1.858 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 2.655      ; 0.797      ;
; -1.768 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 2.653      ; 0.385      ;
; -1.358 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; 2.655      ; 0.797      ;
; -1.237 ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.738      ; 0.501      ;
; -1.143 ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.644      ; 0.501      ;
; -1.046 ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.847      ; 0.801      ;
; -0.952 ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.753      ; 0.801      ;
; -0.899 ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.813      ; 0.914      ;
; -0.805 ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.719      ; 0.914      ;
; -0.675 ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; state.sACK1_1015 ; 0.000        ; 1.176      ; 0.501      ;
; -0.593 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.729      ; 1.136      ;
; -0.499 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.635      ; 1.136      ;
; -0.488 ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 1.728      ; 1.240      ;
; -0.484 ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 0.000        ; 1.285      ; 0.801      ;
; -0.466 ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 0.000        ; 2.622      ; 2.156      ;
; -0.465 ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.000        ; 2.621      ; 2.156      ;
; -0.456 ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; 0.000        ; 2.655      ; 2.199      ;
; -0.394 ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 1.634      ; 1.240      ;
; -0.337 ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.000        ; 1.251      ; 0.914      ;
; -0.206 ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; 1.510      ; 1.304      ;
; -0.031 ; state.sMACK_865   ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; 0.000        ; 1.167      ; 1.136      ;
; -0.003 ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.702      ; 0.699      ;
; 0.034  ; ena               ; state.sREAD_915   ; ena              ; state.sACK1_1015 ; -0.500       ; 2.622      ; 2.156      ;
; 0.035  ; ena               ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; -0.500       ; 2.621      ; 2.156      ;
; 0.044  ; ena               ; state.sWRITE_940  ; ena              ; state.sACK1_1015 ; -0.500       ; 2.655      ; 2.199      ;
; 0.060  ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.617      ; 0.677      ;
; 0.074  ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; state.sACK1_1015 ; 0.000        ; 1.166      ; 1.240      ;
; 0.091  ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.608      ; 0.699      ;
; 0.154  ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.523      ; 0.677      ;
; 0.177  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.830      ; 1.007      ;
; 0.181  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.833      ; 1.014      ;
; 0.243  ; bit_count[2]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.094      ; 0.337      ;
; 0.271  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.830      ; 1.101      ;
; 0.275  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.833      ; 1.108      ;
; 0.294  ; ena               ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; -0.500       ; 1.510      ; 1.304      ;
; 0.337  ; bit_count[2]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.000      ; 0.337      ;
; 0.365  ; bit_count[1]      ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.094      ; 0.459      ;
; 0.371  ; bit_count[1]      ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; 0.091      ; 0.462      ;
; 0.459  ; bit_count[1]      ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; 0.000      ; 0.459      ;
; 0.465  ; bit_count[1]      ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; -0.003     ; 0.462      ;
; 0.559  ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; 0.140      ; 0.699      ;
; 0.622  ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; 0.055      ; 0.677      ;
; 0.677  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 0.830      ; 1.007      ;
; 0.681  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 0.833      ; 1.014      ;
; 0.771  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; 0.830      ; 1.101      ;
; 0.775  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; 0.833      ; 1.108      ;
; 0.819  ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; -0.571     ; 0.248      ;
; 0.913  ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; -0.665     ; 0.248      ;
; 0.914  ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; -0.689     ; 0.225      ;
; 1.008  ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; -0.783     ; 0.225      ;
; 1.027  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sACK1_1015 ; 0.000        ; -0.564     ; 0.463      ;
; 1.121  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sACK1_1015 ; 0.000        ; -0.658     ; 0.463      ;
; 1.203  ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 0.022      ; 0.725      ;
; 1.207  ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; 0.025      ; 0.732      ;
; 1.266  ; state_ena         ; state.sREAD_915   ; clk              ; state.sACK1_1015 ; -0.500       ; 0.482      ; 1.248      ;
; 1.280  ; state_ena         ; state.sSTOP_840   ; clk              ; state.sACK1_1015 ; -0.500       ; 0.481      ; 1.261      ;
; 1.297  ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.072     ; 0.725      ;
; 1.301  ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.069     ; 0.732      ;
; 1.381  ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sACK1_1015 ; 0.000        ; -1.133     ; 0.248      ;
; 1.476  ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sACK1_1015 ; 0.000        ; -1.251     ; 0.225      ;
; 1.501  ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.063     ; 0.938      ;
; 1.505  ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.060     ; 0.945      ;
; 1.567  ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.101     ; 0.966      ;
; 1.571  ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -0.098     ; 0.973      ;
; 1.582  ; state_ena         ; state.sWRITE_940  ; clk              ; state.sACK1_1015 ; -0.500       ; 0.515      ; 1.597      ;
; 1.589  ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sACK1_1015 ; 0.000        ; -1.126     ; 0.463      ;
; 1.595  ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.157     ; 0.938      ;
; 1.599  ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.154     ; 0.945      ;
; 1.661  ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.195     ; 0.966      ;
; 1.665  ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -0.192     ; 0.973      ;
; 1.765  ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -0.540     ; 0.725      ;
; 1.769  ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -0.537     ; 0.732      ;
; 1.832  ; state_ena         ; state.sSTART_1040 ; clk              ; state.sACK1_1015 ; -0.500       ; -0.630     ; 0.702      ;
; 2.063  ; state.sMACK_865   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -0.625     ; 0.938      ;
; 2.067  ; state.sMACK_865   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -0.622     ; 0.945      ;
; 2.129  ; state.sSTART_1040 ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -0.663     ; 0.966      ;
; 2.133  ; state.sSTART_1040 ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -0.660     ; 0.973      ;
; 2.414  ; state.sIDLE_965   ; bit_count[2]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -1.244     ; 0.670      ;
; 2.418  ; state.sIDLE_965   ; bit_count[1]      ; state.sSTOP_840  ; state.sACK1_1015 ; -0.500       ; -1.241     ; 0.677      ;
; 2.508  ; state.sIDLE_965   ; bit_count[2]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -1.338     ; 0.670      ;
; 2.512  ; state.sIDLE_965   ; bit_count[1]      ; state.sACK1_1015 ; state.sACK1_1015 ; -0.500       ; -1.335     ; 0.677      ;
; 2.976  ; state.sIDLE_965   ; bit_count[2]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.806     ; 0.670      ;
; 2.980  ; state.sIDLE_965   ; bit_count[1]      ; ena              ; state.sACK1_1015 ; -0.500       ; -1.803     ; 0.677      ;
+--------+-------------------+-------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ena'                                                                                                   ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+
; -2.251 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; 0.000        ; 2.636      ; 0.385      ;
; -1.841 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 0.000        ; 2.638      ; 0.797      ;
; -1.751 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; ena         ; -0.500       ; 2.636      ; 0.385      ;
; -1.341 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; -0.500       ; 2.638      ; 0.797      ;
; -1.220 ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; ena         ; 0.000        ; 1.721      ; 0.501      ;
; -1.126 ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; ena         ; 0.000        ; 1.627      ; 0.501      ;
; -1.029 ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; ena         ; 0.000        ; 1.830      ; 0.801      ;
; -0.935 ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; ena         ; 0.000        ; 1.736      ; 0.801      ;
; -0.882 ; state.sACK2_990   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 0.000        ; 1.796      ; 0.914      ;
; -0.788 ; state.sACK2_990   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 0.000        ; 1.702      ; 0.914      ;
; -0.658 ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; ena         ; 0.000        ; 1.159      ; 0.501      ;
; -0.576 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; ena         ; 0.000        ; 1.712      ; 1.136      ;
; -0.482 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; ena         ; 0.000        ; 1.618      ; 1.136      ;
; -0.471 ; state.sMACK_865   ; state.sSTOP_840   ; state.sSTOP_840  ; ena         ; 0.000        ; 1.711      ; 1.240      ;
; -0.467 ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; ena         ; 0.000        ; 1.268      ; 0.801      ;
; -0.449 ; ena               ; state.sREAD_915   ; ena              ; ena         ; 0.000        ; 2.605      ; 2.156      ;
; -0.448 ; ena               ; state.sSTOP_840   ; ena              ; ena         ; 0.000        ; 2.604      ; 2.156      ;
; -0.439 ; ena               ; state.sWRITE_940  ; ena              ; ena         ; 0.000        ; 2.638      ; 2.199      ;
; -0.377 ; state.sMACK_865   ; state.sSTOP_840   ; state.sACK1_1015 ; ena         ; 0.000        ; 1.617      ; 1.240      ;
; -0.320 ; state.sACK2_990   ; state.sSTOP_840   ; ena              ; ena         ; 0.000        ; 1.234      ; 0.914      ;
; -0.189 ; ena               ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; 1.493      ; 1.304      ;
; -0.014 ; state.sMACK_865   ; state.sREAD_915   ; ena              ; ena         ; 0.000        ; 1.150      ; 1.136      ;
; -0.009 ; state.sADDR_890   ; state.sACK1_1015  ; state.sSTOP_840  ; ena         ; 0.000        ; 0.515      ; 0.506      ;
; 0.014  ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 0.000        ; 0.685      ; 0.699      ;
; 0.051  ; ena               ; state.sREAD_915   ; ena              ; ena         ; -0.500       ; 2.605      ; 2.156      ;
; 0.052  ; ena               ; state.sSTOP_840   ; ena              ; ena         ; -0.500       ; 2.604      ; 2.156      ;
; 0.061  ; ena               ; state.sWRITE_940  ; ena              ; ena         ; -0.500       ; 2.638      ; 2.199      ;
; 0.077  ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 0.000        ; 0.600      ; 0.677      ;
; 0.085  ; state.sADDR_890   ; state.sACK1_1015  ; state.sACK1_1015 ; ena         ; 0.000        ; 0.421      ; 0.506      ;
; 0.091  ; state.sMACK_865   ; state.sSTOP_840   ; ena              ; ena         ; 0.000        ; 1.149      ; 1.240      ;
; 0.108  ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 0.000        ; 0.591      ; 0.699      ;
; 0.171  ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 0.000        ; 0.506      ; 0.677      ;
; 0.311  ; ena               ; state.sSTART_1040 ; ena              ; ena         ; -0.500       ; 1.493      ; 1.304      ;
; 0.553  ; state.sADDR_890   ; state.sACK1_1015  ; ena              ; ena         ; 0.000        ; -0.047     ; 0.506      ;
; 0.576  ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; 0.123      ; 0.699      ;
; 0.639  ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; 0.038      ; 0.677      ;
; 0.836  ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; ena         ; 0.000        ; -0.588     ; 0.248      ;
; 0.930  ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; ena         ; 0.000        ; -0.682     ; 0.248      ;
; 0.931  ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; ena         ; 0.000        ; -0.706     ; 0.225      ;
; 1.025  ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; ena         ; 0.000        ; -0.800     ; 0.225      ;
; 1.044  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; ena         ; 0.000        ; -0.581     ; 0.463      ;
; 1.138  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; ena         ; 0.000        ; -0.675     ; 0.463      ;
; 1.283  ; state_ena         ; state.sREAD_915   ; clk              ; ena         ; -0.500       ; 0.465      ; 1.248      ;
; 1.297  ; state_ena         ; state.sSTOP_840   ; clk              ; ena         ; -0.500       ; 0.464      ; 1.261      ;
; 1.398  ; state.sREAD_915   ; state.sMACK_865   ; ena              ; ena         ; 0.000        ; -1.150     ; 0.248      ;
; 1.493  ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; ena         ; 0.000        ; -1.268     ; 0.225      ;
; 1.599  ; state_ena         ; state.sWRITE_940  ; clk              ; ena         ; -0.500       ; 0.498      ; 1.597      ;
; 1.606  ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; ena         ; 0.000        ; -1.143     ; 0.463      ;
; 1.849  ; state_ena         ; state.sSTART_1040 ; clk              ; ena         ; -0.500       ; -0.647     ; 0.702      ;
+--------+-------------------+-------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'state.sSTOP_840'                                                                                           ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock     ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+
; -2.174 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 2.559      ; 0.385      ;
; -1.764 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 2.561      ; 0.797      ;
; -1.674 ; state.sSTOP_840   ; state.sIDLE_965   ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 2.559      ; 0.385      ;
; -1.264 ; state.sACK1_1015  ; state.sWRITE_940  ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 2.561      ; 0.797      ;
; -1.143 ; state.sSTART_1040 ; state.sADDR_890   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.644      ; 0.501      ;
; -1.049 ; state.sSTART_1040 ; state.sADDR_890   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 1.550      ; 0.501      ;
; -0.952 ; state.sACK2_990   ; state.sWRITE_940  ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.753      ; 0.801      ;
; -0.858 ; state.sACK2_990   ; state.sWRITE_940  ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 1.659      ; 0.801      ;
; -0.581 ; state.sSTART_1040 ; state.sADDR_890   ; ena              ; state.sSTOP_840 ; 0.000        ; 1.082      ; 0.501      ;
; -0.499 ; state.sMACK_865   ; state.sREAD_915   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.635      ; 1.136      ;
; -0.405 ; state.sMACK_865   ; state.sREAD_915   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 1.541      ; 1.136      ;
; -0.390 ; state.sACK2_990   ; state.sWRITE_940  ; ena              ; state.sSTOP_840 ; 0.000        ; 1.191      ; 0.801      ;
; -0.372 ; ena               ; state.sREAD_915   ; ena              ; state.sSTOP_840 ; 0.000        ; 2.528      ; 2.156      ;
; -0.362 ; ena               ; state.sWRITE_940  ; ena              ; state.sSTOP_840 ; 0.000        ; 2.561      ; 2.199      ;
; -0.347 ; state.sACK1_1015  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 1.295      ; 0.948      ;
; -0.112 ; ena               ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; 1.416      ; 1.304      ;
; 0.063  ; state.sMACK_865   ; state.sREAD_915   ; ena              ; state.sSTOP_840 ; 0.000        ; 1.073      ; 1.136      ;
; 0.068  ; state.sADDR_890   ; state.sACK1_1015  ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.438      ; 0.506      ;
; 0.091  ; state.sACK2_990   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.608      ; 0.699      ;
; 0.128  ; ena               ; state.sREAD_915   ; ena              ; state.sSTOP_840 ; -0.500       ; 2.528      ; 2.156      ;
; 0.138  ; ena               ; state.sWRITE_940  ; ena              ; state.sSTOP_840 ; -0.500       ; 2.561      ; 2.199      ;
; 0.141  ; ena               ; sda_int           ; ena              ; state.sSTOP_840 ; 0.000        ; 1.295      ; 1.436      ;
; 0.153  ; state.sACK1_1015  ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 1.295      ; 0.948      ;
; 0.154  ; state.sMACK_865   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.523      ; 0.677      ;
; 0.162  ; state.sADDR_890   ; state.sACK1_1015  ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.344      ; 0.506      ;
; 0.185  ; state.sACK2_990   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.514      ; 0.699      ;
; 0.248  ; state.sMACK_865   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.429      ; 0.677      ;
; 0.271  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.736      ; 1.007      ;
; 0.275  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.739      ; 1.014      ;
; 0.314  ; state.sSTOP_840   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 1.295      ; 1.609      ;
; 0.337  ; bit_count[2]      ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.000      ; 0.337      ;
; 0.365  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.736      ; 1.101      ;
; 0.369  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.739      ; 1.108      ;
; 0.388  ; ena               ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; -0.500       ; 1.416      ; 1.304      ;
; 0.431  ; bit_count[2]      ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.094     ; 0.337      ;
; 0.458  ; bit_count[1]      ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.556      ; 1.014      ;
; 0.459  ; bit_count[1]      ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.000      ; 0.459      ;
; 0.465  ; bit_count[1]      ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.003     ; 0.462      ;
; 0.552  ; bit_count[1]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.462      ; 1.014      ;
; 0.553  ; bit_count[1]      ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.094     ; 0.459      ;
; 0.559  ; bit_count[1]      ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.097     ; 0.462      ;
; 0.578  ; bit_count[2]      ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; 0.559      ; 1.137      ;
; 0.630  ; state.sADDR_890   ; state.sACK1_1015  ; ena              ; state.sSTOP_840 ; 0.000        ; -0.124     ; 0.506      ;
; 0.641  ; ena               ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; 1.295      ; 1.436      ;
; 0.653  ; state.sACK2_990   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; 0.046      ; 0.699      ;
; 0.672  ; bit_count[2]      ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; 0.465      ; 1.137      ;
; 0.716  ; state.sMACK_865   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; -0.039     ; 0.677      ;
; 0.771  ; state.sSTOP_840   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.736      ; 1.007      ;
; 0.775  ; state.sSTOP_840   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.739      ; 1.014      ;
; 0.814  ; state.sSTOP_840   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 1.295      ; 1.609      ;
; 0.865  ; state.sACK1_1015  ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.736      ; 1.101      ;
; 0.869  ; state.sACK1_1015  ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.739      ; 1.108      ;
; 0.874  ; state.sMACK_865   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.402      ; 0.776      ;
; 0.913  ; state.sREAD_915   ; state.sMACK_865   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.665     ; 0.248      ;
; 0.968  ; state.sMACK_865   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.308      ; 0.776      ;
; 1.007  ; state.sREAD_915   ; state.sMACK_865   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.759     ; 0.248      ;
; 1.008  ; state.sWRITE_940  ; state.sACK2_990   ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.783     ; 0.225      ;
; 1.022  ; state.sSTART_1040 ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.364      ; 0.886      ;
; 1.059  ; state.sACK2_990   ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; 0.487      ; 1.046      ;
; 1.102  ; state.sWRITE_940  ; state.sACK2_990   ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.877     ; 0.225      ;
; 1.116  ; state.sSTART_1040 ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.270      ; 0.886      ;
; 1.121  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.658     ; 0.463      ;
; 1.153  ; state.sACK2_990   ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; 0.393      ; 1.046      ;
; 1.215  ; state.sIDLE_965   ; state.sSTART_1040 ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.752     ; 0.463      ;
; 1.297  ; state.sACK2_990   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.072     ; 0.725      ;
; 1.301  ; state.sACK2_990   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.069     ; 0.732      ;
; 1.360  ; state_ena         ; state.sREAD_915   ; clk              ; state.sSTOP_840 ; -0.500       ; 0.388      ; 1.248      ;
; 1.391  ; state.sACK2_990   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.166     ; 0.725      ;
; 1.395  ; state.sACK2_990   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.163     ; 0.732      ;
; 1.436  ; state.sMACK_865   ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; -0.160     ; 0.776      ;
; 1.475  ; state.sREAD_915   ; state.sMACK_865   ; ena              ; state.sSTOP_840 ; 0.000        ; -1.227     ; 0.248      ;
; 1.570  ; state.sWRITE_940  ; state.sACK2_990   ; ena              ; state.sSTOP_840 ; 0.000        ; -1.345     ; 0.225      ;
; 1.584  ; state.sSTART_1040 ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; -0.198     ; 0.886      ;
; 1.595  ; state.sMACK_865   ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.157     ; 0.938      ;
; 1.599  ; state.sMACK_865   ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.154     ; 0.945      ;
; 1.621  ; state.sACK2_990   ; sda_int           ; ena              ; state.sSTOP_840 ; -0.500       ; -0.075     ; 1.046      ;
; 1.661  ; state.sSTART_1040 ; bit_count[2]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.195     ; 0.966      ;
; 1.665  ; state.sSTART_1040 ; bit_count[1]      ; state.sSTOP_840  ; state.sSTOP_840 ; -0.500       ; -0.192     ; 0.973      ;
; 1.676  ; state_ena         ; state.sWRITE_940  ; clk              ; state.sSTOP_840 ; -0.500       ; 0.421      ; 1.597      ;
; 1.683  ; state.sIDLE_965   ; state.sSTART_1040 ; ena              ; state.sSTOP_840 ; 0.000        ; -1.220     ; 0.463      ;
; 1.689  ; state.sMACK_865   ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.251     ; 0.938      ;
; 1.692  ; addr_rnw[7]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.768     ; 0.924      ;
; 1.693  ; state.sMACK_865   ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.248     ; 0.945      ;
; 1.697  ; addr_rnw[6]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.784     ; 0.913      ;
; 1.745  ; addr_rnw[4]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.784     ; 0.961      ;
; 1.755  ; state.sSTART_1040 ; bit_count[2]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.289     ; 0.966      ;
; 1.758  ; addr_rnw[3]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.771     ; 0.987      ;
; 1.759  ; state.sSTART_1040 ; bit_count[1]      ; state.sACK1_1015 ; state.sSTOP_840 ; -0.500       ; -0.286     ; 0.973      ;
; 1.786  ; addr_rnw[7]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.862     ; 0.924      ;
; 1.790  ; state_ena         ; sda_int           ; clk              ; state.sSTOP_840 ; 0.000        ; -0.845     ; 0.945      ;
; 1.791  ; addr_rnw[6]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.878     ; 0.913      ;
; 1.797  ; addr_rnw[0]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.786     ; 1.011      ;
; 1.813  ; addr_rnw[1]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.769     ; 1.044      ;
; 1.839  ; addr_rnw[4]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.878     ; 0.961      ;
; 1.852  ; addr_rnw[3]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.865     ; 0.987      ;
; 1.859  ; state.sACK2_990   ; bit_count[2]      ; ena              ; state.sSTOP_840 ; -0.500       ; -0.634     ; 0.725      ;
; 1.863  ; state.sACK2_990   ; bit_count[1]      ; ena              ; state.sSTOP_840 ; -0.500       ; -0.631     ; 0.732      ;
; 1.867  ; addr_rnw[5]       ; sda_int           ; state.sSTOP_840  ; state.sSTOP_840 ; 0.000        ; -0.784     ; 1.083      ;
; 1.891  ; addr_rnw[0]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.880     ; 1.011      ;
; 1.907  ; addr_rnw[1]       ; sda_int           ; state.sACK1_1015 ; state.sSTOP_840 ; 0.000        ; -0.863     ; 1.044      ;
+--------+-------------------+-------------------+------------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; scl_clk               ; scl_clk               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; \clk_proc:counter[31] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.353 ; \clk_proc:counter[0]  ; \clk_proc:counter[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; \clk_proc:counter[16] ; \clk_proc:counter[16] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.354 ; \clk_proc:counter[7]  ; \clk_proc:counter[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.357 ; \clk_proc:counter[1]  ; \clk_proc:counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; \clk_proc:counter[17] ; \clk_proc:counter[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; \clk_proc:counter[9]  ; \clk_proc:counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \clk_proc:counter[11] ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \clk_proc:counter[18] ; \clk_proc:counter[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \clk_proc:counter[25] ; \clk_proc:counter[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \clk_proc:counter[27] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; \clk_proc:counter[15] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \clk_proc:counter[14] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \clk_proc:counter[13] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \clk_proc:counter[20] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \clk_proc:counter[23] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \clk_proc:counter[29] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \clk_proc:counter[30] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.369 ; \clk_proc:counter[8]  ; \clk_proc:counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \clk_proc:counter[10] ; \clk_proc:counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \clk_proc:counter[19] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \clk_proc:counter[24] ; \clk_proc:counter[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \clk_proc:counter[26] ; \clk_proc:counter[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; \clk_proc:counter[12] ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \clk_proc:counter[21] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \clk_proc:counter[22] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \clk_proc:counter[28] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.491 ; \clk_proc:counter[0]  ; \clk_proc:counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; \clk_proc:counter[16] ; \clk_proc:counter[17] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.495 ; \clk_proc:counter[17] ; \clk_proc:counter[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; \clk_proc:counter[9]  ; \clk_proc:counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \clk_proc:counter[18] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \clk_proc:counter[25] ; \clk_proc:counter[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \clk_proc:counter[11] ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \clk_proc:counter[27] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; \clk_proc:counter[30] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \clk_proc:counter[14] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \clk_proc:counter[13] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \clk_proc:counter[29] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \clk_proc:counter[20] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.509 ; \clk_proc:counter[8]  ; \clk_proc:counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \clk_proc:counter[10] ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \clk_proc:counter[24] ; \clk_proc:counter[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \clk_proc:counter[26] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \clk_proc:counter[19] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; \clk_proc:counter[12] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \clk_proc:counter[22] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \clk_proc:counter[28] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \clk_proc:counter[21] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.526 ; \clk_proc:counter[16] ; \clk_proc:counter[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.530 ; \clk_proc:counter[17] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; \clk_proc:counter[9]  ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; \clk_proc:counter[25] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; \clk_proc:counter[18] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; \clk_proc:counter[11] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; \clk_proc:counter[27] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; \clk_proc:counter[29] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; \clk_proc:counter[13] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; \clk_proc:counter[20] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.544 ; \clk_proc:counter[8]  ; \clk_proc:counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; \clk_proc:counter[24] ; \clk_proc:counter[26] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; \clk_proc:counter[10] ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; \clk_proc:counter[26] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; \clk_proc:counter[19] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; \clk_proc:counter[12] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; \clk_proc:counter[28] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; \clk_proc:counter[21] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; \clk_proc:counter[7]  ; \clk_proc:counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; \clk_proc:counter[15] ; \clk_proc:counter[16] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.696      ;
; 0.552 ; \clk_proc:counter[23] ; \clk_proc:counter[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.561 ; \clk_proc:counter[16] ; \clk_proc:counter[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; \clk_proc:counter[17] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; \clk_proc:counter[9]  ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; \clk_proc:counter[25] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; \clk_proc:counter[18] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; \clk_proc:counter[11] ; \clk_proc:counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; \clk_proc:counter[27] ; \clk_proc:counter[30] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; \clk_proc:counter[20] ; \clk_proc:counter[23] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.579 ; \clk_proc:counter[8]  ; \clk_proc:counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; \clk_proc:counter[24] ; \clk_proc:counter[27] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; \clk_proc:counter[10] ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; \clk_proc:counter[26] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; \clk_proc:counter[19] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; \clk_proc:counter[28] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; \clk_proc:counter[12] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; \clk_proc:counter[7]  ; \clk_proc:counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; \clk_proc:counter[15] ; \clk_proc:counter[17] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.731      ;
; 0.587 ; \clk_proc:counter[23] ; \clk_proc:counter[25] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; \clk_proc:counter[14] ; \clk_proc:counter[16] ; clk          ; clk         ; 0.000        ; -0.004     ; 0.736      ;
; 0.596 ; \clk_proc:counter[16] ; \clk_proc:counter[20] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.748      ;
; 0.600 ; \clk_proc:counter[17] ; \clk_proc:counter[21] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; \clk_proc:counter[9]  ; \clk_proc:counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; \clk_proc:counter[25] ; \clk_proc:counter[29] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; \clk_proc:counter[18] ; \clk_proc:counter[22] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; \clk_proc:counter[27] ; \clk_proc:counter[31] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; \clk_proc:counter[11] ; \clk_proc:counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; \clk_proc:counter[22] ; \clk_proc:counter[24] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.614 ; \clk_proc:counter[8]  ; \clk_proc:counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; \clk_proc:counter[24] ; \clk_proc:counter[28] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.766      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; scl_clk                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; scl_clk                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state_ena                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state_ena                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[20]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[21]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \clk_proc:counter[22]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \clk_proc:counter[23]|clk ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ena'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ena   ; Rise       ; ena                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector15~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector15~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~1|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; Selector24~2|datab           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; Selector24~2|datab           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[0]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[0]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[1]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[1]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[2]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[2]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[3]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[3]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[4]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[4]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[5]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[5]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[6]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[6]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; addr_rnw[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; addr_rnw[7]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[3]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[3]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; data_tx[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; data_tx[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; data_tx[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; data_tx[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; ena|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; ena|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; state.sACK1_1015             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Fall       ; state.sACK1_1015             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Rise       ; state.sACK1_1015|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ena   ; Rise       ; state.sACK1_1015|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ena   ; Fall       ; state.sACK2_990              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state.sACK1_1015'                                                                      ;
+-------+--------------+----------------+------------------+------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+------------------+------------+------------------------------+
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2|combout         ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2|combout         ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sACK1_1015|datad       ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sACK1_1015|datad       ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sACK2_990              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sACK2_990              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sACK2_990|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sACK2_990|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sADDR_890              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sADDR_890              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sADDR_890|datac        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sADDR_890|datac        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sIDLE_965              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sIDLE_965              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sIDLE_965|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sIDLE_965|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sMACK_865              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sMACK_865              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sMACK_865|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sMACK_865|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sREAD_915              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sREAD_915              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sREAD_915|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sREAD_915|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sSTART_1040            ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sSTART_1040            ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sSTART_1040|datab      ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sSTART_1040|datab      ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sSTOP_840              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sSTOP_840              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sSTOP_840|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sSTOP_840|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; state.sWRITE_940             ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; state.sWRITE_940             ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; state.sWRITE_940|datad       ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; state.sWRITE_940|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector15~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector15~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector15~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector15~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector24~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector24~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; Selector24~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; Selector24~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; Selector24~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; Selector24~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; WideOr3|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; WideOr3|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; WideOr3|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; WideOr3|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[1]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[1]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[2]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[2]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[3]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[3]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[4]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[4]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[5]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[5]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Rise       ; addr_rnw[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Rise       ; addr_rnw[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sACK1_1015 ; Fall       ; bit_count[0]~2|datab         ;
+-------+--------------+----------------+------------------+------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state.sSTOP_840'                                                                      ;
+-------+--------------+----------------+------------------+-----------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------+------------+------------------------------+
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|inclk[0] ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2clkctrl|outclk   ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2|combout         ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2|combout         ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sACK1_1015             ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sACK1_1015             ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sACK1_1015|datad       ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sACK1_1015|datad       ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sACK2_990              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sACK2_990              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sACK2_990|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sACK2_990|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sADDR_890              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sADDR_890              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sADDR_890|datac        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sADDR_890|datac        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sIDLE_965              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sIDLE_965              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sIDLE_965|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sIDLE_965|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sMACK_865              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sMACK_865              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sMACK_865|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sMACK_865|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sREAD_915              ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sREAD_915              ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sREAD_915|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sREAD_915|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sSTART_1040            ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sSTART_1040            ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sSTART_1040|datab      ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sSTART_1040|datab      ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sSTOP_840|datad        ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sSTOP_840|datad        ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; state.sWRITE_940             ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; state.sWRITE_940             ;
; 0.015 ; 0.015        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; state.sWRITE_940|datad       ;
; 0.015 ; 0.015        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; state.sWRITE_940|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector15~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector15~1|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector15~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector15~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector24~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector24~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; Selector24~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; Selector24~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; Selector24~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; Selector24~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; WideOr3|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; WideOr3|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; WideOr3|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; WideOr3|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[0]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[1]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[1]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[2]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[2]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[3]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[3]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[3]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[4]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[4]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[4]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[5]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[5]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[5]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Rise       ; addr_rnw[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Rise       ; addr_rnw[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; addr_rnw[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|combout       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.sSTOP_840 ; Fall       ; bit_count[0]~2|datab         ;
+-------+--------------+----------------+------------------+-----------------+------------+------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; addr[*]     ; ena              ; 1.669 ; 1.669 ; Fall       ; ena              ;
;  addr[0]    ; ena              ; 1.669 ; 1.669 ; Fall       ; ena              ;
;  addr[1]    ; ena              ; 1.520 ; 1.520 ; Fall       ; ena              ;
;  addr[2]    ; ena              ; 1.427 ; 1.427 ; Fall       ; ena              ;
;  addr[3]    ; ena              ; 1.559 ; 1.559 ; Fall       ; ena              ;
;  addr[4]    ; ena              ; 1.668 ; 1.668 ; Fall       ; ena              ;
;  addr[5]    ; ena              ; 1.414 ; 1.414 ; Fall       ; ena              ;
;  addr[6]    ; ena              ; 1.536 ; 1.536 ; Fall       ; ena              ;
; data_wr[*]  ; ena              ; 1.626 ; 1.626 ; Fall       ; ena              ;
;  data_wr[0] ; ena              ; 1.465 ; 1.465 ; Fall       ; ena              ;
;  data_wr[1] ; ena              ; 1.560 ; 1.560 ; Fall       ; ena              ;
;  data_wr[2] ; ena              ; 1.626 ; 1.626 ; Fall       ; ena              ;
;  data_wr[3] ; ena              ; 1.452 ; 1.452 ; Fall       ; ena              ;
;  data_wr[4] ; ena              ; 1.365 ; 1.365 ; Fall       ; ena              ;
;  data_wr[5] ; ena              ; 1.471 ; 1.471 ; Fall       ; ena              ;
;  data_wr[6] ; ena              ; 1.375 ; 1.375 ; Fall       ; ena              ;
;  data_wr[7] ; ena              ; 1.622 ; 1.622 ; Fall       ; ena              ;
; ena         ; ena              ; 0.320 ; 0.320 ; Fall       ; ena              ;
; rnw         ; ena              ; 3.078 ; 3.078 ; Fall       ; ena              ;
; addr[*]     ; state.sACK1_1015 ; 1.819 ; 1.819 ; Rise       ; state.sACK1_1015 ;
;  addr[0]    ; state.sACK1_1015 ; 1.819 ; 1.819 ; Rise       ; state.sACK1_1015 ;
;  addr[1]    ; state.sACK1_1015 ; 1.670 ; 1.670 ; Rise       ; state.sACK1_1015 ;
;  addr[2]    ; state.sACK1_1015 ; 1.577 ; 1.577 ; Rise       ; state.sACK1_1015 ;
;  addr[3]    ; state.sACK1_1015 ; 1.709 ; 1.709 ; Rise       ; state.sACK1_1015 ;
;  addr[4]    ; state.sACK1_1015 ; 1.818 ; 1.818 ; Rise       ; state.sACK1_1015 ;
;  addr[5]    ; state.sACK1_1015 ; 1.564 ; 1.564 ; Rise       ; state.sACK1_1015 ;
;  addr[6]    ; state.sACK1_1015 ; 1.686 ; 1.686 ; Rise       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; 1.804 ; 1.804 ; Rise       ; state.sACK1_1015 ;
; ena         ; state.sACK1_1015 ; 0.788 ; 0.788 ; Fall       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; 3.546 ; 3.546 ; Fall       ; state.sACK1_1015 ;
; addr[*]     ; state.sSTOP_840  ; 1.913 ; 1.913 ; Rise       ; state.sSTOP_840  ;
;  addr[0]    ; state.sSTOP_840  ; 1.913 ; 1.913 ; Rise       ; state.sSTOP_840  ;
;  addr[1]    ; state.sSTOP_840  ; 1.764 ; 1.764 ; Rise       ; state.sSTOP_840  ;
;  addr[2]    ; state.sSTOP_840  ; 1.671 ; 1.671 ; Rise       ; state.sSTOP_840  ;
;  addr[3]    ; state.sSTOP_840  ; 1.803 ; 1.803 ; Rise       ; state.sSTOP_840  ;
;  addr[4]    ; state.sSTOP_840  ; 1.912 ; 1.912 ; Rise       ; state.sSTOP_840  ;
;  addr[5]    ; state.sSTOP_840  ; 1.658 ; 1.658 ; Rise       ; state.sSTOP_840  ;
;  addr[6]    ; state.sSTOP_840  ; 1.780 ; 1.780 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 0.881 ; 0.881 ; Rise       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; 1.898 ; 1.898 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 0.882 ; 0.882 ; Fall       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; 3.640 ; 3.640 ; Fall       ; state.sSTOP_840  ;
+-------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; addr[*]     ; ena              ; -1.066 ; -1.066 ; Fall       ; ena              ;
;  addr[0]    ; ena              ; -1.317 ; -1.317 ; Fall       ; ena              ;
;  addr[1]    ; ena              ; -1.244 ; -1.244 ; Fall       ; ena              ;
;  addr[2]    ; ena              ; -1.152 ; -1.152 ; Fall       ; ena              ;
;  addr[3]    ; ena              ; -1.206 ; -1.206 ; Fall       ; ena              ;
;  addr[4]    ; ena              ; -1.391 ; -1.391 ; Fall       ; ena              ;
;  addr[5]    ; ena              ; -1.066 ; -1.066 ; Fall       ; ena              ;
;  addr[6]    ; ena              ; -1.184 ; -1.184 ; Fall       ; ena              ;
; data_wr[*]  ; ena              ; -1.088 ; -1.088 ; Fall       ; ena              ;
;  data_wr[0] ; ena              ; -1.123 ; -1.123 ; Fall       ; ena              ;
;  data_wr[1] ; ena              ; -1.282 ; -1.282 ; Fall       ; ena              ;
;  data_wr[2] ; ena              ; -1.350 ; -1.350 ; Fall       ; ena              ;
;  data_wr[3] ; ena              ; -1.113 ; -1.113 ; Fall       ; ena              ;
;  data_wr[4] ; ena              ; -1.088 ; -1.088 ; Fall       ; ena              ;
;  data_wr[5] ; ena              ; -1.194 ; -1.194 ; Fall       ; ena              ;
;  data_wr[6] ; ena              ; -1.099 ; -1.099 ; Fall       ; ena              ;
;  data_wr[7] ; ena              ; -1.351 ; -1.351 ; Fall       ; ena              ;
; ena         ; ena              ; 0.449  ; 0.449  ; Fall       ; ena              ;
; rnw         ; ena              ; -1.306 ; -1.306 ; Fall       ; ena              ;
; addr[*]     ; state.sACK1_1015 ; -1.216 ; -1.216 ; Rise       ; state.sACK1_1015 ;
;  addr[0]    ; state.sACK1_1015 ; -1.467 ; -1.467 ; Rise       ; state.sACK1_1015 ;
;  addr[1]    ; state.sACK1_1015 ; -1.394 ; -1.394 ; Rise       ; state.sACK1_1015 ;
;  addr[2]    ; state.sACK1_1015 ; -1.302 ; -1.302 ; Rise       ; state.sACK1_1015 ;
;  addr[3]    ; state.sACK1_1015 ; -1.356 ; -1.356 ; Rise       ; state.sACK1_1015 ;
;  addr[4]    ; state.sACK1_1015 ; -1.541 ; -1.541 ; Rise       ; state.sACK1_1015 ;
;  addr[5]    ; state.sACK1_1015 ; -1.216 ; -1.216 ; Rise       ; state.sACK1_1015 ;
;  addr[6]    ; state.sACK1_1015 ; -1.334 ; -1.334 ; Rise       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; -1.456 ; -1.456 ; Rise       ; state.sACK1_1015 ;
; ena         ; state.sACK1_1015 ; 0.466  ; 0.466  ; Fall       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; -1.823 ; -1.823 ; Fall       ; state.sACK1_1015 ;
; addr[*]     ; state.sSTOP_840  ; -1.310 ; -1.310 ; Rise       ; state.sSTOP_840  ;
;  addr[0]    ; state.sSTOP_840  ; -1.561 ; -1.561 ; Rise       ; state.sSTOP_840  ;
;  addr[1]    ; state.sSTOP_840  ; -1.488 ; -1.488 ; Rise       ; state.sSTOP_840  ;
;  addr[2]    ; state.sSTOP_840  ; -1.396 ; -1.396 ; Rise       ; state.sSTOP_840  ;
;  addr[3]    ; state.sSTOP_840  ; -1.450 ; -1.450 ; Rise       ; state.sSTOP_840  ;
;  addr[4]    ; state.sSTOP_840  ; -1.635 ; -1.635 ; Rise       ; state.sSTOP_840  ;
;  addr[5]    ; state.sSTOP_840  ; -1.310 ; -1.310 ; Rise       ; state.sSTOP_840  ;
;  addr[6]    ; state.sSTOP_840  ; -1.428 ; -1.428 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; -0.141 ; -0.141 ; Rise       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; -1.550 ; -1.550 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 0.372  ; 0.372  ; Fall       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; -1.917 ; -1.917 ; Fall       ; state.sSTOP_840  ;
+-------------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; scl       ; clk              ; 4.029 ; 4.029 ; Rise       ; clk              ;
; busy      ; ena              ; 5.054 ; 5.054 ; Fall       ; ena              ;
; busy      ; state.sACK1_1015 ;       ; 2.298 ; Rise       ; state.sACK1_1015 ;
; busy      ; state.sACK1_1015 ; 5.071 ; 5.071 ; Fall       ; state.sACK1_1015 ;
; sda       ; state.sSTOP_840  ; 3.104 ; 3.104 ; Rise       ; state.sSTOP_840  ;
; busy      ; state.sSTOP_840  ; 4.977 ; 4.977 ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; scl       ; clk              ; 4.029 ; 4.029 ; Rise       ; clk              ;
; busy      ; ena              ; 3.674 ; 3.674 ; Fall       ; ena              ;
; busy      ; state.sACK1_1015 ;       ; 2.298 ; Rise       ; state.sACK1_1015 ;
; busy      ; state.sACK1_1015 ; 2.298 ; 3.206 ; Fall       ; state.sACK1_1015 ;
; sda       ; state.sSTOP_840  ; 3.104 ; 3.104 ; Rise       ; state.sSTOP_840  ;
; busy      ; state.sSTOP_840  ; 3.112 ; 3.112 ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+-------+------------+------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------+------------------+-------+------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+------+------------+------------------+
; scl       ; ena              ; 4.545 ;      ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 4.562 ;      ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 4.468 ;      ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+------+------------+------------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------+------------------+-------+------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+------+------------+------------------+
; scl       ; ena              ; 4.545 ;      ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 4.077 ;      ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 3.983 ;      ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Output Disable Times                                                                 ;
+-----------+------------------+-----------+-----------+------------+------------------+
; Data Port ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-----------+-----------+------------+------------------+
; scl       ; ena              ; 4.545     ;           ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 4.562     ;           ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 4.468     ;           ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-----------+-----------+------------+------------------+


+--------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                         ;
+-----------+------------------+-----------+-----------+------------+------------------+
; Data Port ; Clock Port       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-----------+-----------+------------+------------------+
; scl       ; ena              ; 4.545     ;           ; Fall       ; ena              ;
; scl       ; state.sACK1_1015 ; 4.077     ;           ; Fall       ; state.sACK1_1015 ;
; scl       ; state.sSTOP_840  ; 3.983     ;           ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-----------+-----------+------------+------------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+-------------------+----------+---------+----------+---------+---------------------+
; Clock             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack  ; -7.035   ; -4.376  ; N/A      ; N/A     ; -1.380              ;
;  clk              ; -4.837   ; 0.215   ; N/A      ; N/A     ; -1.380              ;
;  ena              ; -3.311   ; -4.072  ; N/A      ; N/A     ; -1.380              ;
;  state.sACK1_1015 ; -5.433   ; -4.376  ; N/A      ; N/A     ; -0.617              ;
;  state.sSTOP_840  ; -7.035   ; -4.144  ; N/A      ; N/A     ; -0.617              ;
; Design-wide TNS   ; -174.667 ; -34.024 ; 0.0      ; 0.0     ; -86.12              ;
;  clk              ; -86.670  ; 0.000   ; N/A      ; N/A     ; -35.380             ;
;  ena              ; -16.897  ; -10.751 ; N/A      ; N/A     ; -1.380              ;
;  state.sACK1_1015 ; -31.253  ; -12.575 ; N/A      ; N/A     ; -24.680             ;
;  state.sSTOP_840  ; -39.847  ; -10.698 ; N/A      ; N/A     ; -24.680             ;
+-------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; addr[*]     ; ena              ; 3.048 ; 3.048 ; Fall       ; ena              ;
;  addr[0]    ; ena              ; 3.048 ; 3.048 ; Fall       ; ena              ;
;  addr[1]    ; ena              ; 2.731 ; 2.731 ; Fall       ; ena              ;
;  addr[2]    ; ena              ; 2.528 ; 2.528 ; Fall       ; ena              ;
;  addr[3]    ; ena              ; 2.792 ; 2.792 ; Fall       ; ena              ;
;  addr[4]    ; ena              ; 3.011 ; 3.011 ; Fall       ; ena              ;
;  addr[5]    ; ena              ; 2.496 ; 2.496 ; Fall       ; ena              ;
;  addr[6]    ; ena              ; 2.734 ; 2.734 ; Fall       ; ena              ;
; data_wr[*]  ; ena              ; 2.947 ; 2.947 ; Fall       ; ena              ;
;  data_wr[0] ; ena              ; 2.659 ; 2.659 ; Fall       ; ena              ;
;  data_wr[1] ; ena              ; 2.884 ; 2.884 ; Fall       ; ena              ;
;  data_wr[2] ; ena              ; 2.947 ; 2.947 ; Fall       ; ena              ;
;  data_wr[3] ; ena              ; 2.624 ; 2.624 ; Fall       ; ena              ;
;  data_wr[4] ; ena              ; 2.363 ; 2.363 ; Fall       ; ena              ;
;  data_wr[5] ; ena              ; 2.677 ; 2.677 ; Fall       ; ena              ;
;  data_wr[6] ; ena              ; 2.432 ; 2.432 ; Fall       ; ena              ;
;  data_wr[7] ; ena              ; 2.937 ; 2.937 ; Fall       ; ena              ;
; ena         ; ena              ; 0.757 ; 0.757 ; Fall       ; ena              ;
; rnw         ; ena              ; 5.463 ; 5.463 ; Fall       ; ena              ;
; addr[*]     ; state.sACK1_1015 ; 3.177 ; 3.177 ; Rise       ; state.sACK1_1015 ;
;  addr[0]    ; state.sACK1_1015 ; 3.177 ; 3.177 ; Rise       ; state.sACK1_1015 ;
;  addr[1]    ; state.sACK1_1015 ; 2.860 ; 2.860 ; Rise       ; state.sACK1_1015 ;
;  addr[2]    ; state.sACK1_1015 ; 2.657 ; 2.657 ; Rise       ; state.sACK1_1015 ;
;  addr[3]    ; state.sACK1_1015 ; 2.921 ; 2.921 ; Rise       ; state.sACK1_1015 ;
;  addr[4]    ; state.sACK1_1015 ; 3.140 ; 3.140 ; Rise       ; state.sACK1_1015 ;
;  addr[5]    ; state.sACK1_1015 ; 2.625 ; 2.625 ; Rise       ; state.sACK1_1015 ;
;  addr[6]    ; state.sACK1_1015 ; 2.863 ; 2.863 ; Rise       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; 3.102 ; 3.102 ; Rise       ; state.sACK1_1015 ;
; ena         ; state.sACK1_1015 ; 1.570 ; 1.570 ; Fall       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; 6.276 ; 6.276 ; Fall       ; state.sACK1_1015 ;
; addr[*]     ; state.sSTOP_840  ; 3.409 ; 3.409 ; Rise       ; state.sSTOP_840  ;
;  addr[0]    ; state.sSTOP_840  ; 3.409 ; 3.409 ; Rise       ; state.sSTOP_840  ;
;  addr[1]    ; state.sSTOP_840  ; 3.092 ; 3.092 ; Rise       ; state.sSTOP_840  ;
;  addr[2]    ; state.sSTOP_840  ; 2.889 ; 2.889 ; Rise       ; state.sSTOP_840  ;
;  addr[3]    ; state.sSTOP_840  ; 3.153 ; 3.153 ; Rise       ; state.sSTOP_840  ;
;  addr[4]    ; state.sSTOP_840  ; 3.372 ; 3.372 ; Rise       ; state.sSTOP_840  ;
;  addr[5]    ; state.sSTOP_840  ; 2.857 ; 2.857 ; Rise       ; state.sSTOP_840  ;
;  addr[6]    ; state.sSTOP_840  ; 3.095 ; 3.095 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 1.953 ; 1.953 ; Rise       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; 3.334 ; 3.334 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 1.802 ; 1.802 ; Fall       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; 6.508 ; 6.508 ; Fall       ; state.sSTOP_840  ;
+-------------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; addr[*]     ; ena              ; -1.066 ; -1.066 ; Fall       ; ena              ;
;  addr[0]    ; ena              ; -1.317 ; -1.317 ; Fall       ; ena              ;
;  addr[1]    ; ena              ; -1.244 ; -1.244 ; Fall       ; ena              ;
;  addr[2]    ; ena              ; -1.152 ; -1.152 ; Fall       ; ena              ;
;  addr[3]    ; ena              ; -1.206 ; -1.206 ; Fall       ; ena              ;
;  addr[4]    ; ena              ; -1.391 ; -1.391 ; Fall       ; ena              ;
;  addr[5]    ; ena              ; -1.066 ; -1.066 ; Fall       ; ena              ;
;  addr[6]    ; ena              ; -1.184 ; -1.184 ; Fall       ; ena              ;
; data_wr[*]  ; ena              ; -1.088 ; -1.088 ; Fall       ; ena              ;
;  data_wr[0] ; ena              ; -1.123 ; -1.123 ; Fall       ; ena              ;
;  data_wr[1] ; ena              ; -1.282 ; -1.282 ; Fall       ; ena              ;
;  data_wr[2] ; ena              ; -1.350 ; -1.350 ; Fall       ; ena              ;
;  data_wr[3] ; ena              ; -1.113 ; -1.113 ; Fall       ; ena              ;
;  data_wr[4] ; ena              ; -1.088 ; -1.088 ; Fall       ; ena              ;
;  data_wr[5] ; ena              ; -1.194 ; -1.194 ; Fall       ; ena              ;
;  data_wr[6] ; ena              ; -1.099 ; -1.099 ; Fall       ; ena              ;
;  data_wr[7] ; ena              ; -1.351 ; -1.351 ; Fall       ; ena              ;
; ena         ; ena              ; 0.460  ; 0.460  ; Fall       ; ena              ;
; rnw         ; ena              ; -1.306 ; -1.306 ; Fall       ; ena              ;
; addr[*]     ; state.sACK1_1015 ; -1.216 ; -1.216 ; Rise       ; state.sACK1_1015 ;
;  addr[0]    ; state.sACK1_1015 ; -1.467 ; -1.467 ; Rise       ; state.sACK1_1015 ;
;  addr[1]    ; state.sACK1_1015 ; -1.394 ; -1.394 ; Rise       ; state.sACK1_1015 ;
;  addr[2]    ; state.sACK1_1015 ; -1.302 ; -1.302 ; Rise       ; state.sACK1_1015 ;
;  addr[3]    ; state.sACK1_1015 ; -1.356 ; -1.356 ; Rise       ; state.sACK1_1015 ;
;  addr[4]    ; state.sACK1_1015 ; -1.541 ; -1.541 ; Rise       ; state.sACK1_1015 ;
;  addr[5]    ; state.sACK1_1015 ; -1.216 ; -1.216 ; Rise       ; state.sACK1_1015 ;
;  addr[6]    ; state.sACK1_1015 ; -1.334 ; -1.334 ; Rise       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; -1.456 ; -1.456 ; Rise       ; state.sACK1_1015 ;
; ena         ; state.sACK1_1015 ; 0.764  ; 0.764  ; Fall       ; state.sACK1_1015 ;
; rnw         ; state.sACK1_1015 ; -1.823 ; -1.823 ; Fall       ; state.sACK1_1015 ;
; addr[*]     ; state.sSTOP_840  ; -1.310 ; -1.310 ; Rise       ; state.sSTOP_840  ;
;  addr[0]    ; state.sSTOP_840  ; -1.561 ; -1.561 ; Rise       ; state.sSTOP_840  ;
;  addr[1]    ; state.sSTOP_840  ; -1.488 ; -1.488 ; Rise       ; state.sSTOP_840  ;
;  addr[2]    ; state.sSTOP_840  ; -1.396 ; -1.396 ; Rise       ; state.sSTOP_840  ;
;  addr[3]    ; state.sSTOP_840  ; -1.450 ; -1.450 ; Rise       ; state.sSTOP_840  ;
;  addr[4]    ; state.sSTOP_840  ; -1.635 ; -1.635 ; Rise       ; state.sSTOP_840  ;
;  addr[5]    ; state.sSTOP_840  ; -1.310 ; -1.310 ; Rise       ; state.sSTOP_840  ;
;  addr[6]    ; state.sSTOP_840  ; -1.428 ; -1.428 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; -0.141 ; -0.141 ; Rise       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; -1.550 ; -1.550 ; Rise       ; state.sSTOP_840  ;
; ena         ; state.sSTOP_840  ; 0.532  ; 0.532  ; Fall       ; state.sSTOP_840  ;
; rnw         ; state.sSTOP_840  ; -1.917 ; -1.917 ; Fall       ; state.sSTOP_840  ;
+-------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; scl       ; clk              ; 7.089  ; 7.089  ; Rise       ; clk              ;
; busy      ; ena              ; 9.721  ; 9.721  ; Fall       ; ena              ;
; busy      ; state.sACK1_1015 ;        ; 4.489  ; Rise       ; state.sACK1_1015 ;
; busy      ; state.sACK1_1015 ; 10.025 ; 10.025 ; Fall       ; state.sACK1_1015 ;
; sda       ; state.sSTOP_840  ; 6.175  ; 6.175  ; Rise       ; state.sSTOP_840  ;
; busy      ; state.sSTOP_840  ; 9.793  ; 9.793  ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; scl       ; clk              ; 4.029 ; 4.029 ; Rise       ; clk              ;
; busy      ; ena              ; 3.674 ; 3.674 ; Fall       ; ena              ;
; busy      ; state.sACK1_1015 ;       ; 2.298 ; Rise       ; state.sACK1_1015 ;
; busy      ; state.sACK1_1015 ; 2.298 ; 3.206 ; Fall       ; state.sACK1_1015 ;
; sda       ; state.sSTOP_840  ; 3.104 ; 3.104 ; Rise       ; state.sSTOP_840  ;
; busy      ; state.sSTOP_840  ; 3.112 ; 3.112 ; Fall       ; state.sSTOP_840  ;
+-----------+------------------+-------+-------+------------+------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 4218     ; 0        ; 0        ; 0        ;
; clk              ; ena              ; 0        ; 0        ; 5        ; 0        ;
; ena              ; ena              ; 0        ; 0        ; 5        ; 16       ;
; state.sACK1_1015 ; ena              ; 0        ; 0        ; 1        ; 12       ;
; state.sSTOP_840  ; ena              ; 0        ; 0        ; 1        ; 12       ;
; clk              ; state.sACK1_1015 ; 0        ; 0        ; 5        ; 0        ;
; ena              ; state.sACK1_1015 ; 0        ; 8        ; 5        ; 15       ;
; state.sACK1_1015 ; state.sACK1_1015 ; 5        ; 10       ; 1        ; 11       ;
; state.sSTOP_840  ; state.sACK1_1015 ; 5        ; 10       ; 1        ; 11       ;
; clk              ; state.sSTOP_840  ; 1        ; 0        ; 4        ; 0        ;
; ena              ; state.sSTOP_840  ; 1        ; 52       ; 4        ; 13       ;
; state.sACK1_1015 ; state.sSTOP_840  ; 28       ; 43       ; 1        ; 10       ;
; state.sSTOP_840  ; state.sSTOP_840  ; 27       ; 42       ; 1        ; 10       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; clk              ; clk              ; 4218     ; 0        ; 0        ; 0        ;
; clk              ; ena              ; 0        ; 0        ; 5        ; 0        ;
; ena              ; ena              ; 0        ; 0        ; 5        ; 16       ;
; state.sACK1_1015 ; ena              ; 0        ; 0        ; 1        ; 12       ;
; state.sSTOP_840  ; ena              ; 0        ; 0        ; 1        ; 12       ;
; clk              ; state.sACK1_1015 ; 0        ; 0        ; 5        ; 0        ;
; ena              ; state.sACK1_1015 ; 0        ; 8        ; 5        ; 15       ;
; state.sACK1_1015 ; state.sACK1_1015 ; 5        ; 10       ; 1        ; 11       ;
; state.sSTOP_840  ; state.sACK1_1015 ; 5        ; 10       ; 1        ; 11       ;
; clk              ; state.sSTOP_840  ; 1        ; 0        ; 4        ; 0        ;
; ena              ; state.sSTOP_840  ; 1        ; 52       ; 4        ; 13       ;
; state.sACK1_1015 ; state.sSTOP_840  ; 28       ; 43       ; 1        ; 10       ;
; state.sSTOP_840  ; state.sSTOP_840  ; 27       ; 42       ; 1        ; 10       ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 15 07:32:28 2013
Info: Command: quartus_sta i2cmaster -c i2cmaster
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 28 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'i2cmaster.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.sACK1_1015 state.sACK1_1015
    Info (332105): create_clock -period 1.000 -name ena ena
    Info (332105): create_clock -period 1.000 -name state.sSTOP_840 state.sSTOP_840
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "bit_count[0]~2|combout"
    Warning (332126): Node "bit_count[0]~2|dataa"
Warning (332191): Clock target state.sACK1_1015 of clock state.sACK1_1015 is fed by another target of the same clock.
Warning (332191): Clock target state.sSTOP_840 of clock state.sSTOP_840 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: bit_count[0]~2  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.035
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.035       -39.847 state.sSTOP_840 
    Info (332119):    -5.433       -31.253 state.sACK1_1015 
    Info (332119):    -4.837       -86.670 clk 
    Info (332119):    -3.311       -16.897 ena 
Info (332146): Worst-case hold slack is -4.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.376       -12.575 state.sACK1_1015 
    Info (332119):    -4.144       -10.698 state.sSTOP_840 
    Info (332119):    -4.072       -10.751 ena 
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 clk 
    Info (332119):    -1.380        -1.380 ena 
    Info (332119):    -0.617       -24.680 state.sACK1_1015 
    Info (332119):    -0.617       -24.680 state.sSTOP_840 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332191): Clock target state.sACK1_1015 of clock state.sACK1_1015 is fed by another target of the same clock.
Warning (332191): Clock target state.sSTOP_840 of clock state.sSTOP_840 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: bit_count[0]~2  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.031       -15.886 state.sSTOP_840 
    Info (332119):    -2.409       -12.763 state.sACK1_1015 
    Info (332119):    -1.788       -23.872 clk 
    Info (332119):    -1.381        -5.145 ena 
Info (332146): Worst-case hold slack is -2.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.268        -7.061 state.sACK1_1015 
    Info (332119):    -2.251        -6.968 ena 
    Info (332119):    -2.174        -6.039 state.sSTOP_840 
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 clk 
    Info (332119):    -1.380        -1.380 ena 
    Info (332119):     0.015         0.000 state.sACK1_1015 
    Info (332119):     0.015         0.000 state.sSTOP_840 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 398 megabytes
    Info: Processing ended: Tue Oct 15 07:32:30 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


