标题title
分频器和多模分频器
摘要abst
本申请公开一种分频器和多模分频器，其中分频器包括2/3可配分频模块，所述2/3可配分频模块包括时钟输入端、控制端、锁定端、模式选择端、第一输出端和第二输出端；所述时钟输入端用于接入待分频的时钟信号；所述控制端和所述模式选择端用于联合限定所述2/3可配分频模块的分频模式；所述第一输出端和第二输出端用于输出分频后的信号；所述锁定端用于使能或关断所述第一输出端。本申请能够降低对应多模分频器的功耗。
权利要求书clms
1.一种分频器，其特征在于，所述分频器包括2/3可配分频模块，所述2/3可配分频模块包括时钟输入端、控制端、锁定端、模式选择端、第一输出端和第二输出端；所述时钟输入端用于接入待分频的时钟信号；所述控制端和所述模式选择端用于联合限定所述2/3可配分频模块的分频模式；所述第一输出端和第二输出端用于输出分频后的信号；所述锁定端用于使能或关断所述第一输出端。2.根据权利要求1所述的分频器，其特征在于，所述2/3可配分频模块还包括复位端，所述复位端用于接入复位信号以对所述2/3可配分频模块进行复位。3.根据权利要求1所述的分频器，其特征在于，所述分频器包括分频单元和辅助单元；所述分频单元用于对所述时钟信号进行二分频或者三分频；所述辅助单元用于为所述分频单元提供负载。4.根据权利要求3所述的分频器，其特征在于，所述辅助单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管；所述第一MOS管的栅极作为所述时钟输入端，源极连接设定电源，漏极分别连接所述第二MOS管的漏极、所述第四MOS管的栅极、所述第六MOS管的栅极和所述分频单元；所述第二MOS管的栅极连接所述分频单元，源极连接所述第三MOS管的漏极；所述第三MOS管的栅极连接所述时钟输入端，源极接地；所述第四MOS管的源极连接所述设定电源，漏极分别连接所述第五MOS管的漏极、所述第七MOS管的漏极、所述第八MOS管的漏极并作为所述第二输出端；所述第五MOS管的栅极连接所述时钟输入端，源极连接所述第六MOS管的漏极；所述第六MOS管的源极接地；所述第七MOS管的栅极用于接入复位信号，源极连接所述设定电源；所述第八MOS管的栅极作为所述模式选择端，源极接地。5.根据权利要求4所述的分频器，其特征在于，所述分频单元包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管和第二十五MOS管；所述第九MOS管的栅极分别连接所述第二十二MOS管的漏极、第十一MOS管的栅极、第十七MOS管的漏极、第十八MOS管的漏极、第二十MOS管的漏极、第二十三MOS管的栅极和所述第二十五MOS管的栅极，源极连接所述设定电源，漏极连接所述第十MOS管的源极；所述第十MOS管的栅极连接所述时钟输入端，漏极分别连接所述第二MOS管的栅极、所述第十四MOS管的栅极和所述第十一MOS管的漏极；所述第十一MOS管的源极接地；所述第十二MOS管的栅极连接所述时钟输入端，源极连接设定电源，漏极分别连接所述第十三MOS管的源极和所述第十六MOS管的源极；所述第十三MOS管的栅极连接所述第二输出端，漏极分别连接所述第十四MOS管的漏极、第十六MOS管的漏极和所述第十八MOS管的栅极；所述第十四MOS管的源极连接所述第十五MOS管的漏极；所述第十五MOS管的栅极连接所述时钟输入端，源极接地；所述第十六MOS管的栅极作为所述控制端；所述第十七MOS管的栅极分别连接所述第十九MOS管的栅极和所述第二十一MOS管的漏极，源极连接所述设定电源；所述第十八MOS管的源极连接所述第十九MOS管的漏极；所述第十九MOS管的源极接地；所述第二十MOS管的栅极连接所述第一MOS管的漏极，源极连接所述设定电源；所述第二十一MOS管的栅极作为所述锁定端，源极接地；所述第二十二MOS管的栅极用于接入所述复位信号，源极连接所述设定电源；所述第二十三MOS管的源极连接所述设定电源，漏极连接所述第二十四MOS管的源极；所述第二十四MOS管的栅极连接所述锁定端，漏极连接所述第二十五MOS管的漏极并作为所述第一输出端；所述第二十五MOS管的源极接地。6.根据权利要求5所述的分频器，其特征在于，所述锁定端包括子使能端和子状态锁定端；所述第二十四MOS管的栅极作为所述子使能端，所述第二十一MOS管的栅极作为所述子状态锁定端。7.根据权利要求6所述的分频器，其特征在于，所述子使能端在接入低电平时使能所述第一输出端，在接入高电平时关断所述第一输出端；所述子状态锁定端在接入高电平时，所述2/3可配分频模块被锁定，所述第二输出端输出固定值。8.一种多模分频器，其特征在于，包括N个如权利要求1至7任一项所述的分频器和N-1个反相器；第i个分频器的第一输出端连接第i+1个分频器的时钟输入端，所述第i+1个分频器的第二输出端通过第i个反相器连接所述第i个分频器的模式选择端，且所述第i+1个分频器的锁定端连接所述第i个反相器的调节端；其中，i、N为整数且1≤i≤N。9.根据权利要求8所述的多模分频器，其特征在于，所述多模分频器被配置为基于期望分频比确定各所述分频器的控制端的输入值，并基于各所述分频器的控制端的输入值确定各所述分频器的锁定端的输入值。10.根据权利要求9所述的多模分频器，其特征在于，所述锁定端包括子使能端和子状态锁定端，所述第i+1个分频器的子状态锁定端分别连接所述第i个分频器的子使能端和所述第i个反相器的调节端。
说明书desc
技术领域本申请涉及电路技术领域，具体涉及一种分频器和多模分频器。背景技术分频器或多模分频器是小数锁相环频率综合器中重要组成模块之一，其可将高频信号以特定比率转换为低频信号。在锁相环频率综合器系统内，压控振荡器的频率很高，通常在GHz及以上，要求分频器在较高输入频率下正常工作。功耗是分频器的关键指标之一，因分频器需要覆盖电路VCO最高频率点才能正常工作，且电路功耗和其工作频率正相关，所以分频器的低功耗设计是现有分频器的业界难题之一。发明内容鉴于此，本申请提供了一种具有低功耗特点的分频器。本申请提供的一种分频器，包括2/3可配分频模块，所述2/3可配分频模块包括时钟输入端、控制端、锁定端、模式选择端、第一输出端和第二输出端；所述时钟输入端用于接入待分频的时钟信号；所述控制端和所述模式选择端用于联合限定所述2/3可配分频模块的分频模式；所述第一输出端和第二输出端用于输出分频后的信号；所述锁定端用于使能或关断所述第一输出端。可选地，所述2/3可配分频模块还包括复位端，所述复位端用于接入复位信号以对所述2/3可配分频模块进行复位。可选地，所述分频器包括分频单元和辅助单元；所述分频单元用于对所述时钟信号进行二分频或者三分频；所述辅助单元用于为所述分频单元提供负载。可选地，所述辅助单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管；所述第一MOS管的栅极作为所述时钟输入端，源极连接设定电源，漏极分别连接所述第二MOS管的漏极、所述第四MOS管的栅极、所述第六MOS管的栅极和所述分频单元；所述第二MOS管的栅极连接所述分频单元，源极连接所述第三MOS管的漏极；所述第三MOS管的栅极连接所述时钟输入端，源极接地；所述第四MOS管的源极连接所述设定电源，漏极分别连接所述第五MOS管的漏极、所述第七MOS管的漏极、所述第八MOS管的漏极并作为所述第二输出端；所述第五MOS管的栅极连接所述时钟输入端，源极连接所述第六MOS管的漏极；所述第六MOS管的源极接地；所述第七MOS管的栅极用于接入复位信号，源极连接所述设定电源；所述第八MOS管的栅极作为所述模式选择端，源极接地。可选地，所述分频单元包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管、第二十MOS管、第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管和第二十五MOS管；所述第九MOS管的栅极分别连接所述第二十二MOS管的漏极、第十一MOS管的栅极、第十七MOS管的漏极、第十八MOS管的漏极、第二十MOS管的漏极、第二十三MOS管的栅极和所述第二十五MOS管的栅极，源极连接所述设定电源，漏极连接所述第十MOS管的源极；所述第十MOS管的栅极连接所述时钟输入端，漏极分别连接所述第二MOS管的栅极、所述第十四MOS管的栅极和所述第十一MOS管的漏极；所述第十一MOS管的源极接地；所述第十二MOS管的栅极连接所述时钟输入端，源极连接设定电源，漏极分别连接所述第十三MOS管的源极和所述第十六MOS管的源极；所述第十三MOS管的栅极连接所述第二输出端，漏极分别连接所述第十四MOS管的漏极、第十六MOS管的漏极和所述第十八MOS管的栅极；所述第十四MOS管的源极连接所述第十五MOS管的漏极；所述第十五MOS管的栅极连接所述时钟输入端，源极接地；所述第十六MOS管的栅极作为所述控制端；所述第十七MOS管的栅极分别连接所述第十九MOS管的栅极和所述第二十一MOS管的漏极，源极连接所述设定电源；所述第十八MOS管的源极连接所述第十九MOS管的漏极；所述第十九MOS管的源极接地；所述第二十MOS管的栅极连接所述第一MOS管的漏极，源极连接所述设定电源；所述第二十一MOS管的栅极作为所述锁定端，源极接地；所述第二十二MOS管的栅极用于接入所述复位信号，源极连接所述设定电源；所述第二十三MOS管的源极连接所述设定电源，漏极连接所述第二十四MOS管的源极；所述第二十四MOS管的栅极连接所述锁定端，漏极连接所述第二十五MOS管的漏极并作为所述第一输出端；所述第二十五MOS管的源极接地。可选地，所述锁定端包括子使能端和子状态锁定端；所述第二十四MOS管的栅极作为所述子使能端，所述第二十一MOS管的栅极作为所述子状态锁定端。可选地，所述子使能端在接入低电平时使能所述第一输出端，在接入高电平时关断所述第一输出端；所述子状态锁定端在接入高电平时，所述2/3可配分频模块被锁定，所述第二输出端输出固定值。本申请还提供一种多模分频器，包括N个上述任一种分频器和N-1个反相器；第i个分频器的第一输出端连接第i+1个分频器的时钟输入端，所述第i+1个分频器的第二输出端通过第i个反相器连接所述第i个分频器的模式选择端，且所述第i+1个分频器的锁定端连接所述第i个反相器的调节端；其中，i、N为整数且1≤i≤N。可选地，所述多模分频器被配置为基于期望分频比确定各分频器的控制端的输入值，并基于各分频器的控制端的输入值确定各分频器的锁定端的输入值。可选地，所述锁定端包括子使能端和子状态锁定端，所述第i+1个分频器的子状态锁定端分别连接所述第i个分频器的子使能端和所述第i个反相器的调节端。本申请提供的上述分频器和多模分频器中，控制端和模式选择端用于联合限定2/3可配分频模块的分频模式，以使2/3可配分频模块可以在上述端口的配置下实现二分频或者三分频，锁定端可以使能或关断第一输出端，这样将多个分频器级联形成多模分频器的过程中，第一输出端的通道可由锁定端接入的信号控制，在所成多模分频器具备对时钟信号实现任意分频比分频这一功能的基础上，能够提高各个分频器配置过程中的灵活性，通过配置锁定端关断其中至少部分分频器的端口或者分频功能，可以达到降低对应多模分频器功耗的目的。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请一实施例的分频器结构示意图；图2是本申请一实施例的分频器的电路结构示意图；图3是本申请另一实施例的分频器结构示意图；图4是本申请另一实施例的分频器的电路结构示意图；图5是本申请一实施例的多模分频器结构示意图；图6是本申请另一实施例的多模分频器结构示意图。具体实施方式下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。本申请提供一种分频器，参见图1，分频器包括2/3可配分频模块2，其中，2/3可配分频模块2包括时钟输入端Fi、控制端S、锁定端E、模式选择端MOD_IN、第一输出端Fo和第二输出端MOD_OUT。在本实施例中，时钟输入端Fi用于接入待分频的时钟信号CLK_IN。控制端S和模式选择端MOD_IN用于联合限定2/3可配分频模块2的分频模式，以配置合适的分频比对待分频的时钟信号CLK_IN进行分频。例如模式选择端MOD_IN在接入某信号时，2/3可配分频模块2对时钟信号CLK_IN进行二分频，模式选择端MOD_IN在接入另一信号时，2/3可配分频模块2可以依据控制端S接入的信号类型对时钟信号CLK_IN进行二分频或者三分频等等。具体地，模式选择端MOD_IN在接入高电平时，2/3可配分频模块2对时钟信号CLK_IN进行二分频。模式选择端MOD_IN在接入低电平时，若控制端S接入高电平，2/3可配分频模块2对时钟信号CLK_IN进行三分频；若控制端S接入低电平，2/3可配分频模块2对时钟信号进行二分频。在本实施例中，第一输出端Fo和第二输出端MOD_OUT用于输出分频后的信号。具体地，对于单个独立的分频器而言，第一输出端Fo用于输出时钟信号CLK_IN经分频器按照配置的分频比分频后的信号。第二输出端MOD_OUT输出的信号可以和第一输出端Fo输出的信号频率相同。若多个分频器级联后，第二输出端MOD_OUT输出的信号可以和其级联的分频器有关，稍后具体描述。在本实施例中，锁定端E用于使能或关断第一输出端Fo。具体地，当锁定端E在接入低电平时，第一输出端Fo由锁定端E进行使能，可输出分频后的信号；当锁定端E在接入高电平时，第一输出端Fo由锁定端E进行关断。可以理解的是，锁定端E还可以用于调节2/3可配分频模块2的状态，具体地，当锁定端E在接入低电平时，2/3可配分频模块2可正常工作参与分频；当锁定端E在接入高电平时，2/3可配分频模块2的状态被锁定，锁定为确定状态，第二输出端MOD_OUT的输出信号为固定值，例如为0，无法参与分频。在这种情况下，该2/3可配分频模块2锁定为确定状态，若之后该2/3可配分频模块2需要参与分频，则能够调节锁定端E的接入信号以改变2/3可配分频模块2的状态，并能够使2/3可配分频模块2在之后首次参与分频时即可按照分频比准确分频。在一些实施例中，2/3可配分频模块2还可以包括复位端RN。该复位端RN可以用于接入复位信号以对2/3可配分频模块2进行复位。具体地，若复位端RN在接入的复位信号为低电平时，此时2/3可配分频模块2的电路处于复位模式，每个节点状态固定，若复位端RN在接入的复位信号为高电平时，2/3可配分频模块2的电路可正常工作。在这种情况下，若2/3可配分频模块2不工作时，可将RN置0，此时电路处于复位模式，每个节点状态固定，电路功耗较低例如仅为nA级漏电流，以降低功耗。上述分频器中，控制端S和模式选择端MOD_IN用于联合限定2/3可配分频模块2的分频模式，以使2/3可配分频模块2可以在上述端口的配置下选择适当的分频比例如二分频或者三分频。锁定端E可以使能或关断第一输出端Fo，这样将多个分频器级联形成多模分频器的过程中，第一输出端Fo的通道可由锁定端E接入的信号控制，在所成多模分频器具备对时钟信号CLK_IN实现任意分频比分频这一功能的基础上，能够提高各个分频器配置过程中的灵活性，通过配置锁定端E关断其中至少部分分频器的第一输出端或者分频功能，可以达到降低对应多模分频器功耗的目的。在一些实施例中，2/3可配分频模块2所对应的电路可以使用TSPC结构。参见图2，该2/3可配分频模块2包括分频单元21和辅助单元22。分频单元21与辅助单元22连接。分频单元21用于对时钟信号CLK_IN进行二分频或者三分频。辅助单元22用于为分频单元21提供负载。本申请提供的2/3可配分频模块2能够实现超高频输入，且具有低功耗的特点。例如，本申请的2/3可配分频模块2的电路可以在0.18um的工艺尺寸下，当2.4G输入频率，供电电压1.5V时，2/3可配分频模块2工作电流可低至600uA。在一些实施例中，参见图2，辅助单元22可以包括多个MOS管，分别为第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8。其中，第一MOS管M1的栅极作为时钟输入端Fi，源极连接设定电源VDD，漏极分别连接第二MOS管M2的漏极、第四MOS管M4的栅极、第六MOS管M6的栅极和分频单元21；第二MOS管M2的栅极连接分频单元21，源极连接第三MOS管M3的漏极；第三MOS管M3的栅极连接时钟输入端Fi，源极接地GND；第四MOS管M4的源极连接设定电源VDD，漏极分别连接第五MOS管M5的漏极、第七MOS管M7的漏极、第八MOS管M8的漏极并作为第二输出端MOD_OUT；第五MOS管M5的栅极连接时钟输入端Fi，源极连接第六MOS管M6的漏极；第六MOS管M6的源极接地GND；第七MOS管M7的栅极作为复位端RN用于接入复位信号，源极连接设定电源VDD；第八MOS管M8的栅极作为模式选择端MOD_IN，源极接地GND。在本实施例中，设定电源VDD用于为2/3可配分频模块2供能。这里的设定电源VDD可以代指为2/3可配分频模块2供能的供能电路或设备。可选地，参见图2，第一MOS管M1至第八MOS管M8等各个MOS管还可以包括衬底，上述衬底可以依据对应MOS管的类型连接电源端VDD或者地端GND，上述衬底也可以连接其他对象或者悬空。在本实施例中，第一MOS管M1至第八MOS管M8中的第一MOS管M1、第四MOS管M4和第七MOS管M7可以为PMOS管；其他MOS管可以为NMOS管。在一些实施例中，参见图2，分频单元21可以包括多个MOS管，分别为第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24和第二十五MOS管M25。其中，第九MOS管M9的栅极分别连接第二十二MOS管M22的漏极、第十一MOS管M11的栅极、第十七MOS管M17的漏极、第十八MOS管M18的漏极、第二十MOS管M20的漏极、第二十三MOS管M23的栅极和第二十五MOS管M25的栅极，源极连接设定电源VDD，漏极连接第十MOS管M10的源极；第十MOS管M10的栅极连接时钟输入端Fi，漏极分别连接辅助单元22、第十四MOS管M14的栅极和第十一MOS管M11的漏极；第十一MOS管M11的源极接地GND；第十二MOS管M12的栅极连接时钟输入端Fi，源极连接设定电源VDD，漏极分别连接第十三MOS管M13的源极和第十六MOS管M16的源极；第十三MOS管M13的栅极连接第二输出端MOD_OUT，漏极分别连接第十四MOS管M14的漏极、第十六MOS管M16的漏极和第十八MOS管M18的栅极；第十四MOS管M14的源极连接第十五MOS管M15的漏极；第十五MOS管M15的栅极连接时钟输入端Fi，源极接地GND；第十六MOS管M16的栅极作为控制端S；第十七MOS管M17的栅极分别连接第十九MOS管M19的栅极和第二十一MOS管M21的漏极，源极连接设定电源VDD；第十八MOS管M18的源极连接第十九MOS管M19的漏极；第十九MOS管M19的源极接地GND；第二十MOS管M20的栅极连接辅助单元22，源极连接设定电源VDD；第二十一MOS管M21的栅极作为锁定端E，源极接地GND；第二十二MOS管M22的栅极连接复位端RN用于接入复位信号，源极连接设定电源VDD；第二十三MOS管M23的源极连接设定电源VDD，漏极连接第二十四MOS管M24的源极；第二十四MOS管M24的栅极连接锁定端，漏极连接第二十五MOS管M25的漏极并作为第一输出端Fo；第二十五MOS管M25的源极接地GND。可选地，第九MOS管M9至第二十五MOS管M25等各个MOS管还可以包括衬底，上述衬底可以依据对应MOS管的类型连接电源端VDD或者地端，上述衬底也可以连接其他对象或者悬空。可选地，第九MOS管M9至第二十五MOS管M25中的第九MOS管M9、第十MOS管M10、第十二MOS管M12、第十三MOS管M13、第十六MOS管M16、第十七MOS管M17、第二十MOS管M20、第二十二MOS管M22、第二十三MOS管M23和第二十四MOS管M24可以为PMOS管，其他MOS管可以为NMOS管。在一些实施例中，参见图3，锁定端E可以包括子使能端E1和子状态锁定端E2。如图4所示，第二十四MOS管M24的栅极作为子使能端E1，第二十一MOS管M21的栅极作为子状态锁定端E2。本示例可以通过子使能端E1使能或关断第一输出端Fo，通过子状态锁定端E2锁定整个2/3可配分频模块2，为进一步降低对应分频器的功耗做贡献。可选地，子使能端E1在接入低电平时使能所述第一输出端Fo，在接入所述高电平时关断第一输出端Fo。可选地，当子状态锁定端E2在接入低电平时，2/3可配分频模块2可正常工作参与分频；当子状态锁定端E2在接入高电平时，2/3可配分频模块2的状态被锁定，锁定为确定状态，第二输出端MOD_OUT的输出信号为固定值，例如为0，无法参与分频。在这种情况下，该2/3可配分频模块2锁定为确定状态，若之后该2/3可配分频模块2需要参与分频，则能够调节子状态锁定端E2的接入信号以改变2/3可配分频模块2的状态，并能够使2/3可配分频模块2在之后首次参与分频时即可按照分频比准确分频。本申请还提供一种多模分频器，多模分频器包括N个如上述任一实施例的分频器和N-1个反相器，N个分频器级联，相邻两分频器之间设置有一反相器，如第i+1个分频器2i的第二输出端MOD_OUTi通过一个反相器连接第i个分频器2i-1的模式选择端MOD_INi-1，其中，i、N为整数且1≤i≤N。具体地，参见图1和图5，多模分频器中，第i个分频器2i-1的第一输出端Foi-1连接第i+1个分频器2i的时钟输入端Fii，以将第i个分频器2i-1第一输出端Foi-1输出的信号Fi-1输入第i+1个分频器2i的时钟输入端Fii；第i+1个分频器2i的第二输出端MOD_OUTi通过第i个反相器连接第i个分频器2i-1的模式选择端MOD_INi-1，第i+1个分频器2i的第二输出端MOD_OUTi连接第i个反相器的输入端，第i个分频器2i-1的模式选择端MOD_INi-1连接第i个反相器的输出端；在这种情况下，第i+1个分频器2i的第二输出端MOD_OUTi输出的信号经第i个反相器处理后输入第i个分频器2i-1的模式选择端MOD_INi-1。其中，第i+1个分频器2i的锁定端Ei连接所述第i个反相器的调节端。在本实施例中，反相器可以设置有调节端，该调节端用于控制反相器的工作状态。在这种情况下，第i个反相器的工作状态可以与第i+1个分频器2i的锁定端Ei的输入相关。具体地，当调节端接入低电平时，反相器正常工作，将第i+1个分频器2i的第二输出端MOD_OUTi输出的反相并输入给第i个分频器2i-1的模式选择端MOD_INi-1。当调节端接入高电平时，则反相器不产生效果，第i个分频器2i-1的模式选择端MOD_INi-1接入第i+1个分频器2i的第二输出端MOD_OUTi输出的信号，此时，若第i+1个分频器2i的第二输出端MOD_OUTi输出的信号为0，则第i个分频器2i-1的模式选择端MOD_INi-1接入的信号为0。在本实施例中，多模分频器中的第1个分频器20的时钟输入端可以作为多模分频器的输入端口用于接入待分频的时钟信号CLK_IN。第1个分频器20的第二输出端MOD_OUT0可以作为多模分频器的输出端口用于输出经多模分频器分频后的分频信号。可选地，上述多模分频器中，各个分频器的控制端S和锁定端E可以和多模分频器的逻辑电路连接，以使逻辑电路对各个控制端S和锁定端E进行配置；各个分频器的控制端S和锁定端E也可以直接作为外部端，人为进行配置。具体地，多模分频器可以根据期望分频比对各个分频器的控制端S和锁定端E进行配置，以确定参与分频的分频器的个数以及各分频器的分频比，从而实现对时钟信号CLK_IN按期望分频比分频。分频后的信号可以由第一级分频器20的第二输出端MOD_OUT0输出。可以理解的是，第一级分频器的第二输出端MOD_OUT0可以和指定级分频器的时钟输出端输出的信号频率一致。其中，指定级分频器指的是至少需要参与分频的分频器的最大级数，由期望分频比确定。指定级分频器的第二输出端MOD_OUT输出的信号可以和经该指定级分频器分频后的信号频率一致。在一些实施例中，多个级联的分频器可实现的分频比为2K~2K+1-1，其中，K指的是多模分频器中参与分频的分频器级数或个数。在一些实施例中，本申请的多模分频器可以根据实际需求进行调整，以达到相应的期望分频比。具体地，多模分频器可以被配置为根据期望分频比可以生成对应的配置信号对各个分频器的控制端进行配置。例如，实际所需的期望分频比为4，各个分频器的控制端对应的配置信号表示为100，根据该期望分频比生成的配置信号按照分频器级数由低到高依次配置，第1级分频器20的控制端S0输入为0，第2级分频器21的控制端S1输入为0，第3级分频器22的控制端S2输入为1，更高级数的分频器的控制端可以悬空或默认输入为0。进一步地，多模分频器还可以被配置为根据控制端的输入值可对锁定端进行配置。针对当前级的分频器而言，若在其后的具有更高级数分频器中均不存在控制端S的输入为1的情况，则将当前级的锁定端置1，以使当前级的时钟输出端关断，使其后的分频器均无法参与分频，且当前级分频器被锁定，第二输出端的输出信号为固定值，此时对应的MOD_OUT=0，对应分频器也不参与分频；否则，则将当前级的锁定端E置0，以使当前级的时钟输出端可输出分频后的信号，且当前级分频器正常工作可参与分频。在这种情况下，通过对锁定端的配置能够确定参与分频的分频器个数，通过对控制端的配置能够确定各分频器的分频比，从而达到期望分频比。此外，通过锁定端还可以锁定未参与分频的分频器为确定状态，从而确保在后续分频过程中若需要该分频器则使其能够在第一次参与分频时逻辑正确。在本实施例中，参与分频的最后一个分频器的模式选择端MOD_IN接入低电平。可以理解的是，多模分频器1中最后一级分频器2N-1的模式选择端口MOD_INN-1可以始终接入低电平。在另一实施例中，参见图3、图4和图6，锁定端E包括子使能端E1和子状态锁定端E2。与图5中的多模分频器相比，图6中的多模分频器是利用图3中具有子使能端E1和子状态锁定端E2的分频器，其中，第i+1个分频器2i的子状态锁定端E2i分别连接第i个分频器2i-1的子使能端E1i和第i个反相器的调节端，其他端的连接方式不变。在这种情况下，多模分频器可以根据期望分频比对控制端S和子状态锁定端E2进行配置；因当前级分频器的子使能端E1与相邻下一级的子状态锁定端E2连接，则当前级分频器的子使能端E1与相邻下一级的子状态锁定端E2的输入相同。在本实施例中，控制端S和子状态锁定端E2的配置方式与图5所示控制端S和锁定端E的配置方式相同。具体地，针对当前级的分频器而言，若在其后的具有更高级数分频器中均不存在控制端S的输入为1的情况，则可以将当前级的子状态锁定端E2置1，以使当前级分频器被锁定，第二输出端的输出信号为固定值，比如对应的MOD_OUT=0，当前级的分频器不参与分频，此外，因当前级的子状态锁定端E2与其相邻上一级分频器的子使能端E1连接，该上一级分频器的子使能端E1也被置1，致使上一级分频器的时钟输出端关断，无法将分频后的信号输入当前级分频器；否则，则将当前级的子状态锁定端E2置0，以使当前级分频器正常工作可参与分频，且上一级的使能端E1因当前级的状态锁定端E2输入也被置0，上一级可输出分频后的信号给当前级分频器以使其参与分频。针对当前级的分频器而言，若其后一级分频器的子状态锁定端E2输入为0的情况，则与其相连的反相器正常工作，当前级的模式选择端MOD_IN接入后一级分频器的第二输出端MOD_OUT所输出信号的反相信号，由后一级分频器的第二输出端MOD_OUT控制；若其后一级分频器的子状态锁定端E2输入为1，则与其相连的反相器不产生效果，当前级分频器的模式选择端MOD_IN接入后一级分频器第二输出端MOD_OUT的输出信号，此时，后一级分频器的第二输出端MOD_OUT的输出为0，则当前级分频器的模式选择端MOD_IN的输入为0。本实施例提供的多模分频器，能够确定参与分频的分频器个数以及各分频器的分频比，以达到期望分频比，且相比图5所示的多模分频器，本实施例提供的多模分频器可以直接关断指定级分频器的第一输出端Fo，使对应信号不进入其下一级分频器中，由此能够进一步减小功耗。以上多模分频器，包括N个如上述任一实施例所述的分频器，具有上述任一实施例所述的分频器的所有有益效果，在此不再赘述。尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能的任意组件，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
