TimeQuest Timing Analyzer report for lab3
Mon Oct 28 13:37:06 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_div:clockunit|clock_1MHz'
 13. Slow 1200mV 85C Model Setup: 'GClock'
 14. Slow 1200mV 85C Model Hold: 'clk_div:clockunit|clock_1MHz'
 15. Slow 1200mV 85C Model Hold: 'GClock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:clockunit|clock_1MHz'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk_div:clockunit|clock_1MHz'
 30. Slow 1200mV 0C Model Setup: 'GClock'
 31. Slow 1200mV 0C Model Hold: 'clk_div:clockunit|clock_1MHz'
 32. Slow 1200mV 0C Model Hold: 'GClock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:clockunit|clock_1MHz'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk_div:clockunit|clock_1MHz'
 46. Fast 1200mV 0C Model Setup: 'GClock'
 47. Fast 1200mV 0C Model Hold: 'clk_div:clockunit|clock_1MHz'
 48. Fast 1200mV 0C Model Hold: 'GClock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:clockunit|clock_1MHz'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab3                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk_div:clockunit|clock_1MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockunit|clock_1MHz } ;
; GClock                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock }                       ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 340.37 MHz ; 340.37 MHz      ; clk_div:clockunit|clock_1MHz ;                                                               ;
; 514.14 MHz ; 250.0 MHz       ; GClock                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_div:clockunit|clock_1MHz ; -1.938 ; -18.637       ;
; GClock                       ; -0.945 ; -4.880        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk_div:clockunit|clock_1MHz ; 0.386 ; 0.000         ;
; GClock                       ; 0.435 ; 0.000         ;
+------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; GClock                       ; -3.000 ; -11.995       ;
; clk_div:clockunit|clock_1MHz ; -1.285 ; -15.420       ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:clockunit|clock_1MHz'                                                                                                                                                                 ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.938 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.507     ; 2.429      ;
; -1.937 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.507     ; 2.428      ;
; -1.937 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.507     ; 2.428      ;
; -1.934 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.507     ; 2.425      ;
; -1.629 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.547      ;
; -1.628 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.546      ;
; -1.628 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.546      ;
; -1.607 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.525      ;
; -1.606 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.524      ;
; -1.606 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.524      ;
; -1.596 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.514      ;
; -1.595 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.513      ;
; -1.574 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.492      ;
; -1.573 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.331      ; 2.902      ;
; -1.573 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.491      ;
; -1.551 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.331      ; 2.880      ;
; -1.521 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.438      ;
; -1.520 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.437      ;
; -1.520 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.437      ;
; -1.488 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.405      ;
; -1.487 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.404      ;
; -1.465 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.330      ; 2.793      ;
; -1.428 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.508     ; 1.918      ;
; -1.427 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.508     ; 1.917      ;
; -1.427 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.508     ; 1.917      ;
; -1.396 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.508     ; 1.886      ;
; -1.395 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.508     ; 1.885      ;
; -1.389 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.307      ;
; -1.388 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.306      ;
; -1.388 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.306      ;
; -1.372 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.097     ; 2.273      ;
; -1.369 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.288      ;
; -1.368 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.287      ;
; -1.368 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.287      ;
; -1.367 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.285      ;
; -1.366 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.284      ;
; -1.365 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.284      ;
; -1.363 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.280      ;
; -1.362 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.279      ;
; -1.362 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.279      ;
; -1.361 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.280      ;
; -1.360 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.279      ;
; -1.360 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.279      ;
; -1.359 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.276      ;
; -1.358 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.275      ;
; -1.358 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.275      ;
; -1.357 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.276      ;
; -1.341 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.331      ; 2.670      ;
; -1.330 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.247      ;
; -1.330 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.248      ;
; -1.329 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.246      ;
; -1.329 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.247      ;
; -1.329 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.247      ;
; -1.326 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.243      ;
; -1.325 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.242      ;
; -1.308 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.226      ;
; -1.307 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.330      ; 2.635      ;
; -1.307 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.225      ;
; -1.303 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.330      ; 2.631      ;
; -1.282 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.331      ; 2.611      ;
; -1.238 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.157      ;
; -1.238 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.157      ;
; -1.237 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.156      ;
; -1.235 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.154      ;
; -1.217 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.134      ;
; -1.216 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.133      ;
; -1.216 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.133      ;
; -1.195 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.112      ;
; -1.194 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.081     ; 2.111      ;
; -1.186 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.104      ;
; -1.184 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.102      ;
; -1.181 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.099      ;
; -1.180 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.098      ;
; -1.180 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.098      ;
; -1.180 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.098      ;
; -1.179 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.097      ;
; -1.179 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.097      ;
; -1.176 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.094      ;
; -1.174 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.092      ;
; -1.173 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.091      ;
; -1.173 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.091      ;
; -1.170 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.088      ;
; -1.169 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.330      ; 2.497      ;
; -1.158 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.077      ;
; -1.157 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.076      ;
; -1.157 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.076      ;
; -1.154 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.079     ; 2.073      ;
; -1.148 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.066      ;
; -1.147 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 2.065      ;
; -1.125 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.331      ; 2.454      ;
; -1.060 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.978      ;
; -1.030 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.948      ;
; -1.029 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.947      ;
; -1.029 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.947      ;
; -1.017 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.935      ;
; -1.017 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.935      ;
; -1.008 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.926      ;
; -1.007 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.925      ;
; -1.007 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.925      ;
; -1.004 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.080     ; 1.922      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                              ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.945 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.862      ;
; -0.885 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.885 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.802      ;
; -0.863 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.780      ;
; -0.824 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.741      ;
; -0.813 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.730      ;
; -0.794 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.711      ;
; -0.739 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.656      ;
; -0.731 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.648      ;
; -0.705 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.622      ;
; -0.692 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.609      ;
; -0.596 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.596 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.513      ;
; -0.361 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.278      ;
; -0.226 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.143      ;
; -0.220 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.137      ;
; -0.191 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.108      ;
; -0.047 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.081     ; 0.964      ;
; -0.034 ; clk_div:clockunit|clock_1Mhz_int ; clk_div:clockunit|clock_1MHz     ; GClock       ; GClock      ; 1.000        ; -0.081     ; 0.951      ;
; 0.107  ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.081     ; 0.810      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:clockunit|clock_1MHz'                                                                                                                                                                 ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.386 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.097      ; 0.669      ;
; 0.403 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.497 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.508      ; 1.191      ;
; 0.624 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.508      ; 1.318      ;
; 0.666 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.932      ;
; 0.670 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.936      ;
; 0.733 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 0.999      ;
; 0.777 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.043      ;
; 0.887 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.153      ;
; 0.924 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.190      ;
; 0.965 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.231      ;
; 1.119 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.385      ;
; 1.146 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.508      ; 1.840      ;
; 1.189 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.456      ;
; 1.190 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.457      ;
; 1.201 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.467      ;
; 1.249 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.515      ;
; 1.291 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.557      ;
; 1.291 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.557      ;
; 1.307 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.573      ;
; 1.311 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.577      ;
; 1.311 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.577      ;
; 1.393 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.508      ; 2.087      ;
; 1.405 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.671      ;
; 1.425 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.691      ;
; 1.425 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.691      ;
; 1.429 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.695      ;
; 1.431 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.697      ;
; 1.432 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.698      ;
; 1.433 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.699      ;
; 1.434 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.700      ;
; 1.434 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.700      ;
; 1.486 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.752      ;
; 1.488 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.754      ;
; 1.496 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.762      ;
; 1.506 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.507      ; 2.199      ;
; 1.541 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.807      ;
; 1.541 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.807      ;
; 1.559 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.825      ;
; 1.560 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.826      ;
; 1.562 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.828      ;
; 1.582 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.849      ;
; 1.584 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.851      ;
; 1.610 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.876      ;
; 1.631 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.507      ; 2.324      ;
; 1.647 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.507      ; 2.340      ;
; 1.655 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 1.920      ;
; 1.656 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 1.921      ;
; 1.691 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 1.957      ;
; 1.696 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.508      ; 2.390      ;
; 1.703 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 1.968      ;
; 1.703 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 1.968      ;
; 1.704 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 1.969      ;
; 1.711 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.978      ;
; 1.714 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.981      ;
; 1.715 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.982      ;
; 1.715 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 1.982      ;
; 1.770 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.507      ; 2.463      ;
; 1.780 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.045      ;
; 1.781 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.046      ;
; 1.806 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.508      ; 2.500      ;
; 1.806 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.071      ;
; 1.806 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.071      ;
; 1.817 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.331     ; 1.672      ;
; 1.817 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.331     ; 1.672      ;
; 1.826 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.093      ;
; 1.826 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.093      ;
; 1.827 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.092      ;
; 1.827 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.092      ;
; 1.827 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.092      ;
; 1.828 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.095      ;
; 1.828 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.093      ;
; 1.828 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.093      ;
; 1.829 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.096      ;
; 1.829 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.096      ;
; 1.829 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.508      ; 2.523      ;
; 1.829 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.094      ;
; 1.829 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.096      ;
; 1.830 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.097      ;
; 1.830 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.081      ; 2.097      ;
; 1.837 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.331     ; 1.692      ;
; 1.837 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.331     ; 1.692      ;
; 1.837 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.331     ; 1.692      ;
; 1.846 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 2.112      ;
; 1.893 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 2.159      ;
; 1.893 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 2.159      ;
; 1.894 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.080      ; 2.160      ;
; 1.929 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.194      ;
; 1.929 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.194      ;
; 1.950 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.215      ;
; 1.950 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.079      ; 2.215      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                              ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.702      ;
; 0.443 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.710      ;
; 0.552 ; clk_div:clockunit|clock_1Mhz_int ; clk_div:clockunit|clock_1MHz     ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.819      ;
; 0.563 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.830      ;
; 0.634 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.901      ;
; 0.648 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.915      ;
; 0.655 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.922      ;
; 0.667 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.934      ;
; 0.867 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.134      ;
; 0.952 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.219      ;
; 0.963 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.230      ;
; 0.968 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.235      ;
; 0.975 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.242      ;
; 0.980 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.247      ;
; 0.984 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.251      ;
; 1.073 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.340      ;
; 1.078 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.345      ;
; 1.089 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.356      ;
; 1.094 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.361      ;
; 1.150 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.150 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.417      ;
; 1.374 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.641      ;
; 1.374 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.641      ;
; 1.374 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.641      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk       ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|clock_1MHz|clk         ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|clock_1Mhz_int|clk     ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[0]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[1]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[2]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[3]|clk      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                   ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|clock_1MHz|clk         ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|clock_1Mhz_int|clk     ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[0]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[1]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[2]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[3]|clk      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[4]|clk      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]     ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk       ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                   ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:clockunit|clock_1MHz'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.339  ; 0.527        ; 0.188          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|inclk[0]                ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|outclk                  ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|first|int_q|clk                            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|second|int_q|clk                           ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk0|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk1|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk2|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk3|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy0|int_q|clk                                 ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy1|int_q|clk                                 ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk0|dFlipFlop|int_q|clk                         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk1|dFlipFlop|int_q|clk                         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk2|dFlipFlop|int_q|clk                         ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk3|dFlipFlop|int_q|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz|q                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz|q                               ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk3|dFlipFlop|int_q|clk                         ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|first|int_q|clk                            ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|second|int_q|clk                           ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk0|dFlipFlop|int_q|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk1|dFlipFlop|int_q|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk2|dFlipFlop|int_q|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk3|dFlipFlop|int_q|clk                        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy0|int_q|clk                                 ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy1|int_q|clk                                 ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk0|dFlipFlop|int_q|clk                         ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk1|dFlipFlop|int_q|clk                         ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk2|dFlipFlop|int_q|clk                         ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|inclk[0]                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|outclk                  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; 3.847 ; 4.214 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; 3.847 ; 4.214 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; 3.228 ; 3.534 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; 3.052 ; 3.385 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; 3.482 ; 3.799 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; 3.156 ; 3.473 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; 2.652 ; 3.001 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; 3.146 ; 3.433 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; 3.153 ; 3.473 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; 3.156 ; 3.460 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; 2.108 ; 2.474 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; -2.140 ; -2.539 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; -2.743 ; -3.196 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; -2.149 ; -2.557 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; -2.140 ; -2.539 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; -2.550 ; -2.946 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; -1.575 ; -1.986 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; -1.575 ; -1.986 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; -2.052 ; -2.407 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; -1.782 ; -2.191 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; -1.786 ; -2.186 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; -0.639 ; -0.971 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 7.754 ; 7.729 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 7.683 ; 7.729 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 7.754 ; 7.597 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 7.445 ; 7.416 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 7.420 ; 7.395 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 7.418 ; 7.395 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 7.420 ; 7.394 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 7.366 ; 7.395 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 7.924 ; 7.802 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 8.681 ; 8.564 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 8.695 ; 8.514 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 7.933 ; 7.796 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 8.193 ; 8.054 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 8.250 ; 8.094 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 8.539 ; 8.615 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 8.712 ; 8.596 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 9.091 ; 8.975 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 8.723 ; 8.644 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 8.746 ; 8.623 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 9.021 ; 8.910 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 8.770 ; 8.658 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 8.956 ; 9.016 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 7.165 ; 7.136 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 7.171 ; 7.250 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 7.237 ; 7.157 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 7.165 ; 7.136 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 6.947 ; 6.854 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 6.947 ; 6.888 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 6.998 ; 6.854 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 7.086 ; 7.115 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 7.118 ; 7.009 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 7.902 ; 7.752 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 7.897 ; 7.820 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 7.134 ; 7.035 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 7.428 ; 7.271 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 7.432 ; 7.318 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 7.700 ; 7.855 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 7.654 ; 7.548 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 8.038 ; 7.923 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 7.732 ; 7.629 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 7.687 ; 7.575 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 7.972 ; 7.865 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 7.714 ; 7.612 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 7.872 ; 7.985 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 376.51 MHz ; 376.51 MHz      ; clk_div:clockunit|clock_1MHz ;                                                               ;
; 574.71 MHz ; 250.0 MHz       ; GClock                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_div:clockunit|clock_1MHz ; -1.656 ; -15.602       ;
; GClock                       ; -0.740 ; -3.812        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk_div:clockunit|clock_1MHz ; 0.338 ; 0.000         ;
; GClock                       ; 0.394 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; GClock                       ; -3.000 ; -11.995       ;
; clk_div:clockunit|clock_1MHz ; -1.285 ; -15.420       ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:clockunit|clock_1MHz'                                                                                                                                                                  ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.656 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.465     ; 2.190      ;
; -1.656 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.465     ; 2.190      ;
; -1.655 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.465     ; 2.189      ;
; -1.652 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.465     ; 2.186      ;
; -1.361 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.289      ;
; -1.360 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.288      ;
; -1.360 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.288      ;
; -1.343 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.271      ;
; -1.342 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.270      ;
; -1.342 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.270      ;
; -1.333 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.261      ;
; -1.332 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.260      ;
; -1.315 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.243      ;
; -1.314 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.242      ;
; -1.304 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.307      ; 2.610      ;
; -1.286 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.307      ; 2.592      ;
; -1.271 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.198      ;
; -1.270 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.197      ;
; -1.270 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.197      ;
; -1.247 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.174      ;
; -1.246 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.173      ;
; -1.223 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.306      ; 2.528      ;
; -1.201 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.466     ; 1.734      ;
; -1.200 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.466     ; 1.733      ;
; -1.200 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.466     ; 1.733      ;
; -1.179 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.107      ;
; -1.179 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.107      ;
; -1.178 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.106      ;
; -1.173 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.466     ; 1.706      ;
; -1.172 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.466     ; 1.705      ;
; -1.169 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.097      ;
; -1.168 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.096      ;
; -1.150 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.079      ;
; -1.150 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.079      ;
; -1.150 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.079      ;
; -1.150 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.079      ;
; -1.150 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.079      ;
; -1.150 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.079      ;
; -1.147 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.076      ;
; -1.147 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 2.076      ;
; -1.147 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.074      ;
; -1.147 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.074      ;
; -1.146 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.073      ;
; -1.146 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.073      ;
; -1.146 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.073      ;
; -1.145 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.072      ;
; -1.145 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.307      ; 2.451      ;
; -1.144 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.088     ; 2.055      ;
; -1.137 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.064      ;
; -1.136 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.063      ;
; -1.136 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.063      ;
; -1.135 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 2.062      ;
; -1.119 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.047      ;
; -1.119 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.047      ;
; -1.118 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.046      ;
; -1.113 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.306      ; 2.418      ;
; -1.112 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.306      ; 2.417      ;
; -1.109 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.037      ;
; -1.108 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 2.036      ;
; -1.085 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.307      ; 2.391      ;
; -1.050 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.979      ;
; -1.050 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.979      ;
; -1.050 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.979      ;
; -1.047 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.976      ;
; -1.032 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 1.959      ;
; -1.032 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 1.959      ;
; -1.031 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 1.958      ;
; -1.022 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 1.949      ;
; -1.021 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.072     ; 1.948      ;
; -0.998 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.306      ; 2.303      ;
; -0.966 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.894      ;
; -0.966 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.894      ;
; -0.965 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.893      ;
; -0.964 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.892      ;
; -0.964 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.892      ;
; -0.962 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.890      ;
; -0.962 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.890      ;
; -0.962 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.890      ;
; -0.961 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.889      ;
; -0.958 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.886      ;
; -0.948 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.876      ;
; -0.946 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.874      ;
; -0.938 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.866      ;
; -0.937 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.865      ;
; -0.935 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.864      ;
; -0.935 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.864      ;
; -0.934 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.863      ;
; -0.931 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.070     ; 1.860      ;
; -0.908 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.307      ; 2.214      ;
; -0.876 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.804      ;
; -0.827 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.755      ;
; -0.826 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.754      ;
; -0.826 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.754      ;
; -0.818 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.746      ;
; -0.817 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.745      ;
; -0.810 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.738      ;
; -0.810 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.738      ;
; -0.809 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.737      ;
; -0.806 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.071     ; 1.734      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                               ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.740 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.667      ;
; -0.714 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.714 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.641      ;
; -0.670 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.597      ;
; -0.643 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.570      ;
; -0.624 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.551      ;
; -0.595 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.522      ;
; -0.559 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.486      ;
; -0.554 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.481      ;
; -0.539 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.466      ;
; -0.527 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.454      ;
; -0.458 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.458 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.385      ;
; -0.216 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.143      ;
; -0.098 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.025      ;
; -0.093 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.020      ;
; -0.075 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.002      ;
; 0.058  ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.072     ; 0.869      ;
; 0.069  ; clk_div:clockunit|clock_1Mhz_int ; clk_div:clockunit|clock_1MHz     ; GClock       ; GClock      ; 1.000        ; -0.072     ; 0.858      ;
; 0.199  ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.072     ; 0.728      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:clockunit|clock_1MHz'                                                                                                                                                                  ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.338 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.088      ; 0.597      ;
; 0.355 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.597      ;
; 0.451 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.466      ; 1.088      ;
; 0.563 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.466      ; 1.200      ;
; 0.610 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.852      ;
; 0.613 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.855      ;
; 0.669 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.911      ;
; 0.706 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 0.948      ;
; 0.819 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.061      ;
; 0.856 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.098      ;
; 0.891 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.133      ;
; 1.042 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.284      ;
; 1.058 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.466      ; 1.695      ;
; 1.092 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.334      ;
; 1.093 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.336      ;
; 1.099 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.342      ;
; 1.157 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.399      ;
; 1.181 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.423      ;
; 1.182 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.424      ;
; 1.199 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.441      ;
; 1.199 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.441      ;
; 1.202 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.444      ;
; 1.262 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.504      ;
; 1.278 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.466      ; 1.915      ;
; 1.303 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.545      ;
; 1.304 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.546      ;
; 1.307 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.549      ;
; 1.309 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.551      ;
; 1.310 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.552      ;
; 1.310 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.552      ;
; 1.311 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.553      ;
; 1.311 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.553      ;
; 1.340 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.465      ; 1.976      ;
; 1.370 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.612      ;
; 1.372 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.614      ;
; 1.377 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.619      ;
; 1.407 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.649      ;
; 1.408 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.650      ;
; 1.423 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.665      ;
; 1.424 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.666      ;
; 1.425 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.667      ;
; 1.429 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.672      ;
; 1.431 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.674      ;
; 1.454 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.465      ; 2.090      ;
; 1.483 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.465      ; 2.119      ;
; 1.484 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.725      ;
; 1.484 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.725      ;
; 1.491 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.733      ;
; 1.517 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.466      ; 2.154      ;
; 1.530 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.771      ;
; 1.530 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.771      ;
; 1.531 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.772      ;
; 1.543 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.786      ;
; 1.546 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.789      ;
; 1.546 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.789      ;
; 1.547 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.789      ;
; 1.547 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.790      ;
; 1.595 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.465      ; 2.231      ;
; 1.598 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.839      ;
; 1.598 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.839      ;
; 1.627 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.868      ;
; 1.627 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.868      ;
; 1.644 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.885      ;
; 1.644 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.885      ;
; 1.645 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.886      ;
; 1.648 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.891      ;
; 1.649 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.466      ; 2.286      ;
; 1.651 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.894      ;
; 1.651 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.894      ;
; 1.652 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.895      ;
; 1.661 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.903      ;
; 1.663 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.307     ; 1.527      ;
; 1.664 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.307     ; 1.528      ;
; 1.668 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.911      ;
; 1.671 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.914      ;
; 1.671 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.914      ;
; 1.672 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.072      ; 1.915      ;
; 1.672 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.466      ; 2.309      ;
; 1.673 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.914      ;
; 1.673 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.914      ;
; 1.674 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.915      ;
; 1.681 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.307     ; 1.545      ;
; 1.681 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.307     ; 1.545      ;
; 1.682 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.307     ; 1.546      ;
; 1.707 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.949      ;
; 1.707 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.949      ;
; 1.708 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.071      ; 1.950      ;
; 1.739 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.980      ;
; 1.739 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 1.980      ;
; 1.785 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 2.026      ;
; 1.785 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.070      ; 2.026      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                               ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.394 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.637      ;
; 0.409 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.652      ;
; 0.507 ; clk_div:clockunit|clock_1Mhz_int ; clk_div:clockunit|clock_1MHz     ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.750      ;
; 0.516 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.759      ;
; 0.580 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.823      ;
; 0.593 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.836      ;
; 0.600 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.843      ;
; 0.611 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.854      ;
; 0.804 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.047      ;
; 0.866 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.109      ;
; 0.869 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.112      ;
; 0.880 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.123      ;
; 0.881 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.124      ;
; 0.892 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.141      ;
; 0.965 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.208      ;
; 0.976 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.219      ;
; 0.979 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.222      ;
; 0.990 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.233      ;
; 1.063 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.063 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.063 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.063 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.306      ;
; 1.265 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.508      ;
; 1.265 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.508      ;
; 1.265 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.508      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]     ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk       ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|clock_1MHz|clk         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|clock_1Mhz_int|clk     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[0]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[1]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[2]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[3]|clk      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|clock_1MHz|clk         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|clock_1Mhz_int|clk     ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[0]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[1]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[2]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[3]|clk      ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[4]|clk      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk       ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                   ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:clockunit|clock_1MHz'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.214  ; 0.432        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.378  ; 0.564        ; 0.186          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk3|dFlipFlop|int_q|clk                         ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|first|int_q|clk                            ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|second|int_q|clk                           ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk0|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk1|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk2|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk3|dFlipFlop|int_q|clk                        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy0|int_q|clk                                 ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy1|int_q|clk                                 ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk0|dFlipFlop|int_q|clk                         ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk1|dFlipFlop|int_q|clk                         ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk2|dFlipFlop|int_q|clk                         ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|inclk[0]                ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz|q                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz|q                               ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|inclk[0]                ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|outclk                  ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|first|int_q|clk                            ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|second|int_q|clk                           ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk0|dFlipFlop|int_q|clk                        ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk1|dFlipFlop|int_q|clk                        ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk2|dFlipFlop|int_q|clk                        ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk3|dFlipFlop|int_q|clk                        ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy0|int_q|clk                                 ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy1|int_q|clk                                 ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk0|dFlipFlop|int_q|clk                         ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk1|dFlipFlop|int_q|clk                         ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk2|dFlipFlop|int_q|clk                         ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk3|dFlipFlop|int_q|clk                         ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; 3.444 ; 3.722 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; 3.444 ; 3.722 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; 2.868 ; 3.093 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; 2.720 ; 2.960 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; 3.120 ; 3.325 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; 2.801 ; 3.040 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; 2.333 ; 2.613 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; 2.797 ; 2.998 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; 2.801 ; 3.040 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; 2.798 ; 3.025 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; 1.874 ; 2.112 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; -1.909 ; -2.178 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; -2.464 ; -2.791 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; -1.915 ; -2.195 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; -1.909 ; -2.178 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; -2.297 ; -2.522 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; -1.371 ; -1.655 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; -1.371 ; -1.655 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; -1.816 ; -2.047 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; -1.574 ; -1.844 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; -1.575 ; -1.852 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; -0.530 ; -0.762 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 6.974 ; 6.981 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 6.873 ; 6.981 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 6.974 ; 6.821 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 6.697 ; 6.638 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 6.680 ; 6.647 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 6.673 ; 6.611 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 6.680 ; 6.612 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 6.588 ; 6.647 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 7.101 ; 6.995 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 7.803 ; 7.667 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 7.813 ; 7.652 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 7.105 ; 7.012 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 7.354 ; 7.245 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 7.400 ; 7.286 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 7.631 ; 7.818 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 7.830 ; 7.786 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 8.229 ; 8.137 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 7.928 ; 7.802 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 7.849 ; 7.813 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 8.112 ; 8.074 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 7.885 ; 7.849 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 8.063 ; 8.192 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 6.396 ; 6.371 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 6.396 ; 6.531 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 6.516 ; 6.385 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 6.428 ; 6.371 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 6.233 ; 6.135 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 6.233 ; 6.136 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 6.254 ; 6.135 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 6.321 ; 6.378 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 6.390 ; 6.273 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 7.115 ; 6.945 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 7.107 ; 6.980 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 6.400 ; 6.298 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 6.651 ; 6.514 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 6.676 ; 6.557 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 6.887 ; 7.099 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 6.839 ; 6.726 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 7.203 ; 7.069 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 6.992 ; 6.806 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 6.873 ; 6.752 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 7.140 ; 7.091 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 6.895 ; 6.789 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 7.021 ; 7.155 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk_div:clockunit|clock_1MHz ; -0.419 ; -3.299        ;
; GClock                       ; 0.057  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk_div:clockunit|clock_1MHz ; 0.174 ; 0.000         ;
; GClock                       ; 0.195 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; GClock                       ; -3.000 ; -10.434       ;
; clk_div:clockunit|clock_1MHz ; -1.000 ; -12.000       ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:clockunit|clock_1MHz'                                                                                                                                                                  ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.419 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.242     ; 1.164      ;
; -0.418 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.242     ; 1.163      ;
; -0.418 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.242     ; 1.163      ;
; -0.414 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.242     ; 1.159      ;
; -0.278 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.224      ;
; -0.278 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.224      ;
; -0.277 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.223      ;
; -0.267 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.213      ;
; -0.266 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.212      ;
; -0.266 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.212      ;
; -0.266 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.212      ;
; -0.265 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.211      ;
; -0.264 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.153      ; 1.404      ;
; -0.255 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.201      ;
; -0.254 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.200      ;
; -0.252 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.153      ; 1.392      ;
; -0.221 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.165      ;
; -0.221 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.165      ;
; -0.220 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.164      ;
; -0.210 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.154      ;
; -0.209 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.153      ;
; -0.207 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.151      ; 1.345      ;
; -0.162 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.243     ; 0.906      ;
; -0.162 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.243     ; 0.906      ;
; -0.161 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.243     ; 0.905      ;
; -0.160 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.107      ;
; -0.159 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.106      ;
; -0.159 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.106      ;
; -0.155 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.102      ;
; -0.153 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.097      ;
; -0.153 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.097      ;
; -0.152 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.096      ;
; -0.152 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.243     ; 0.896      ;
; -0.151 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.098      ;
; -0.151 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.243     ; 0.895      ;
; -0.150 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.097      ;
; -0.150 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.097      ;
; -0.148 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.049     ; 1.086      ;
; -0.148 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.092      ;
; -0.148 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.092      ;
; -0.147 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.091      ;
; -0.146 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.093      ;
; -0.142 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.086      ;
; -0.141 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.087      ;
; -0.141 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.087      ;
; -0.141 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.085      ;
; -0.140 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.151      ; 1.277      ;
; -0.137 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.081      ;
; -0.136 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.080      ;
; -0.134 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.151      ; 1.272      ;
; -0.130 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.076      ;
; -0.129 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.075      ;
; -0.127 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.153      ; 1.267      ;
; -0.108 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.054      ;
; -0.108 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.054      ;
; -0.107 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.053      ;
; -0.097 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.043      ;
; -0.096 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.042      ;
; -0.094 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.153      ; 1.234      ;
; -0.091 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.038      ;
; -0.090 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.037      ;
; -0.090 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.037      ;
; -0.087 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 1.032      ;
; -0.086 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.033      ;
; -0.084 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 1.029      ;
; -0.076 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.020      ;
; -0.076 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.020      ;
; -0.075 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.019      ;
; -0.068 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.015      ;
; -0.067 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.014      ;
; -0.067 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.014      ;
; -0.065 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.009      ;
; -0.064 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.043     ; 1.008      ;
; -0.063 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.040     ; 1.010      ;
; -0.062 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.151      ; 1.200      ;
; -0.057 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 1.002      ;
; -0.057 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.003      ;
; -0.057 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.003      ;
; -0.056 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 1.001      ;
; -0.056 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 1.002      ;
; -0.055 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 1.000      ;
; -0.054 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.999      ;
; -0.054 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.999      ;
; -0.052 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.997      ;
; -0.050 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.995      ;
; -0.046 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 0.992      ;
; -0.045 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 0.991      ;
; -0.043 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; 0.153      ; 1.183      ;
; 0.012  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 0.934      ;
; 0.012  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 0.934      ;
; 0.013  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 0.933      ;
; 0.019  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.926      ;
; 0.019  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.926      ;
; 0.020  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.925      ;
; 0.021  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.042     ; 0.924      ;
; 0.023  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 0.923      ;
; 0.024  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 1.000        ; -0.041     ; 0.922      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                              ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.057 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.888      ;
; 0.101 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.844      ;
; 0.102 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.843      ;
; 0.107 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.107 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.107 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.107 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.838      ;
; 0.121 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.824      ;
; 0.125 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.820      ;
; 0.131 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.814      ;
; 0.162 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.783      ;
; 0.169 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.776      ;
; 0.194 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.751      ;
; 0.199 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.746      ;
; 0.252 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.252 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.693      ;
; 0.328 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.617      ;
; 0.398 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.547      ;
; 0.404 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.541      ;
; 0.417 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.528      ;
; 0.492 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.453      ;
; 0.499 ; clk_div:clockunit|clock_1Mhz_int ; clk_div:clockunit|clock_1MHz     ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.446      ;
; 0.562 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.383      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:clockunit|clock_1MHz'                                                                                                                                                                  ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.174 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.307      ;
; 0.219 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.243      ; 0.546      ;
; 0.280 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.243      ; 0.607      ;
; 0.305 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.430      ;
; 0.307 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.432      ;
; 0.338 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.463      ;
; 0.365 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.490      ;
; 0.402 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.528      ;
; 0.412 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.537      ;
; 0.436 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.561      ;
; 0.500 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.625      ;
; 0.510 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.243      ; 0.837      ;
; 0.538 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.665      ;
; 0.538 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.665      ;
; 0.540 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.666      ;
; 0.565 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.690      ;
; 0.582 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.707      ;
; 0.583 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.708      ;
; 0.597 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.722      ;
; 0.597 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.722      ;
; 0.597 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.722      ;
; 0.619 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.744      ;
; 0.634 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.243      ; 0.961      ;
; 0.651 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.776      ;
; 0.652 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.777      ;
; 0.654 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.780      ;
; 0.655 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.781      ;
; 0.655 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.781      ;
; 0.655 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.781      ;
; 0.657 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.783      ;
; 0.657 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.783      ;
; 0.673 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.242      ; 0.999      ;
; 0.680 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.806      ;
; 0.681 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.807      ;
; 0.689 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.814      ;
; 0.707 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.832      ;
; 0.708 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.833      ;
; 0.717 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.843      ;
; 0.717 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.042      ; 0.843      ;
; 0.722 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.847      ;
; 0.730 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.857      ;
; 0.730 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.242      ; 1.056      ;
; 0.733 ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.860      ;
; 0.735 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.242      ; 1.061      ;
; 0.736 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.861      ;
; 0.750 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.874      ;
; 0.751 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.875      ;
; 0.765 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.889      ;
; 0.765 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.889      ;
; 0.765 ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.889      ;
; 0.766 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.893      ;
; 0.769 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.896      ;
; 0.769 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.896      ;
; 0.769 ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.896      ;
; 0.786 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.243      ; 1.113      ;
; 0.789 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.242      ; 1.115      ;
; 0.797 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.922      ;
; 0.807 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.931      ;
; 0.808 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.932      ;
; 0.812 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.936      ;
; 0.813 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.937      ;
; 0.815 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.942      ;
; 0.818 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.945      ;
; 0.818 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.945      ;
; 0.818 ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.945      ;
; 0.818 ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.243      ; 1.145      ;
; 0.822 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.946      ;
; 0.822 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.946      ;
; 0.822 ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.946      ;
; 0.822 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.949      ;
; 0.825 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.952      ;
; 0.825 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.952      ;
; 0.825 ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.043      ; 0.952      ;
; 0.827 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.951      ;
; 0.827 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.951      ;
; 0.827 ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.951      ;
; 0.827 ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.243      ; 1.154      ;
; 0.831 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.153     ; 0.762      ;
; 0.832 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.153     ; 0.763      ;
; 0.846 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.153     ; 0.777      ;
; 0.846 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.153     ; 0.777      ;
; 0.846 ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; -0.153     ; 0.777      ;
; 0.864 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 0.989      ;
; 0.866 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy0|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.990      ;
; 0.867 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; fsmController:inst9|enARdFF_2:ffy1|int_q             ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 0.991      ;
; 0.878 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 1.003      ;
; 0.878 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 1.003      ;
; 0.878 ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.041      ; 1.003      ;
; 0.881 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 1.005      ;
; 0.881 ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 0.000        ; 0.040      ; 1.005      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                               ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.195 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.321      ;
; 0.195 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.321      ;
; 0.247 ; clk_div:clockunit|clock_1Mhz_int ; clk_div:clockunit|clock_1MHz     ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.373      ;
; 0.252 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.378      ;
; 0.288 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.414      ;
; 0.295 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.421      ;
; 0.298 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.424      ;
; 0.305 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.431      ;
; 0.389 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|clock_1Mhz_int ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.515      ;
; 0.437 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.563      ;
; 0.447 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.573      ;
; 0.450 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.576      ;
; 0.453 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.580      ;
; 0.456 ; clk_div:clockunit|count_1Mhz[2]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.582      ;
; 0.500 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.503 ; clk_div:clockunit|count_1Mhz[1]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.629      ;
; 0.509 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.509 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.509 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.509 ; clk_div:clockunit|count_1Mhz[4]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.635      ;
; 0.513 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[3]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.639      ;
; 0.516 ; clk_div:clockunit|count_1Mhz[0]  ; clk_div:clockunit|count_1Mhz[4]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.642      ;
; 0.619 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[0]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.745      ;
; 0.619 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[1]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.745      ;
; 0.619 ; clk_div:clockunit|count_1Mhz[3]  ; clk_div:clockunit|count_1Mhz[2]  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.745      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; GClock ; Rise       ; GClock                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|clock_1MHz|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|clock_1Mhz_int|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[0]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[1]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[2]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[3]|clk      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; clockunit|count_1Mhz[4]|clk      ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|o                   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]     ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~inputclkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GClock ; Rise       ; GClock~input|i                   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|clock_1MHz     ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|clock_1Mhz_int ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[0]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[1]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[2]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[3]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; GClock ; Rise       ; clk_div:clockunit|count_1Mhz[4]  ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|inclk[0]     ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~inputclkctrl|outclk       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; GClock~input|o                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|clock_1MHz|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|clock_1Mhz_int|clk     ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[0]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[1]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[2]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[3]|clk      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; GClock ; Rise       ; clockunit|count_1Mhz[4]|clk      ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:clockunit|clock_1MHz'                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk0|dFF_2:dFlipFlop|int_q ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk1|dFF_2:dFlipFlop|int_q ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk2|dFF_2:dFlipFlop|int_q ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst1|jkFF_2:jk3|dFF_2:dFlipFlop|int_q ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk0|dFF_2:dFlipFlop|int_q  ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk1|dFF_2:dFlipFlop|int_q  ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk2|dFF_2:dFlipFlop|int_q  ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:first|int_q          ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; debouncer_2:cleanSSCS|enARdFF_2:second|int_q         ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy0|int_q             ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; fsmController:inst9|enARdFF_2:ffy1|int_q             ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; counterJK4bit:inst|jkFF_2:jk3|dFF_2:dFlipFlop|int_q  ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk3|dFlipFlop|int_q|clk                         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|first|int_q|clk                            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|second|int_q|clk                           ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy0|int_q|clk                                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy1|int_q|clk                                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk0|dFlipFlop|int_q|clk                         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk1|dFlipFlop|int_q|clk                         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk2|dFlipFlop|int_q|clk                         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk0|dFlipFlop|int_q|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk1|dFlipFlop|int_q|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk2|dFlipFlop|int_q|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk3|dFlipFlop|int_q|clk                        ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|inclk[0]                ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz|q                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz|q                               ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|inclk[0]                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; clockunit|clock_1MHz~clkctrl|outclk                  ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|first|int_q|clk                            ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; cleanSSCS|second|int_q|clk                           ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk0|dFlipFlop|int_q|clk                        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk1|dFlipFlop|int_q|clk                        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk2|dFlipFlop|int_q|clk                        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst1|jk3|dFlipFlop|int_q|clk                        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy0|int_q|clk                                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst9|ffy1|int_q|clk                                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk0|dFlipFlop|int_q|clk                         ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk1|dFlipFlop|int_q|clk                         ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk2|dFlipFlop|int_q|clk                         ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:clockunit|clock_1MHz ; Rise       ; inst|jk3|dFlipFlop|int_q|clk                         ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; 1.926 ; 2.573 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; 1.926 ; 2.573 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; 1.560 ; 2.121 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; 1.488 ; 2.057 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; 1.681 ; 2.260 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; 1.539 ; 2.095 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; 1.278 ; 1.813 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; 1.504 ; 2.061 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; 1.539 ; 2.095 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; 1.524 ; 2.087 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; 0.983 ; 1.587 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; -1.013 ; -1.629 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; -1.370 ; -2.049 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; -1.013 ; -1.630 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; -1.019 ; -1.629 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; -1.195 ; -1.832 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; -0.719 ; -1.314 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; -0.719 ; -1.314 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; -0.944 ; -1.543 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; -0.843 ; -1.458 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; -0.835 ; -1.440 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; -0.309 ; -0.862 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 4.103 ; 4.030 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 4.103 ; 4.004 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 4.055 ; 4.030 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 3.908 ; 3.997 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 3.947 ; 3.929 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 3.841 ; 3.929 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 3.839 ; 3.928 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 3.947 ; 3.858 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 4.126 ; 4.130 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 4.508 ; 4.573 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 4.497 ; 4.542 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 4.138 ; 4.132 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 4.286 ; 4.293 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 4.312 ; 4.310 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 4.534 ; 4.437 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 4.535 ; 4.538 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 4.750 ; 4.770 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 4.565 ; 4.598 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 4.554 ; 4.523 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 4.694 ; 4.635 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 4.592 ; 4.596 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 4.758 ; 4.708 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 3.765 ; 3.767 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 3.844 ; 3.767 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 3.765 ; 3.839 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 3.766 ; 3.852 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 3.605 ; 3.630 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 3.605 ; 3.670 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 3.660 ; 3.630 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 3.802 ; 3.716 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 3.678 ; 3.695 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 4.080 ; 4.130 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 4.059 ; 4.179 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 3.699 ; 3.717 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 3.883 ; 3.861 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 3.859 ; 3.891 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 4.076 ; 4.021 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 3.925 ; 3.946 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 4.141 ; 4.184 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 3.998 ; 4.091 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 3.943 ; 3.964 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 4.164 ; 4.127 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 3.985 ; 4.007 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 4.147 ; 4.112 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -1.938  ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  GClock                       ; -0.945  ; 0.195 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:clockunit|clock_1MHz ; -1.938  ; 0.174 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS               ; -23.517 ; 0.0   ; 0.0      ; 0.0     ; -27.415             ;
;  GClock                       ; -4.880  ; 0.000 ; N/A      ; N/A     ; -11.995             ;
;  clk_div:clockunit|clock_1MHz ; -18.637 ; 0.000 ; N/A      ; N/A     ; -15.420             ;
+-------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; 3.847 ; 4.214 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; 3.847 ; 4.214 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; 3.228 ; 3.534 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; 3.052 ; 3.385 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; 3.482 ; 3.799 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; 3.156 ; 3.473 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; 2.652 ; 3.001 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; 3.146 ; 3.433 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; 3.153 ; 3.473 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; 3.156 ; 3.460 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; 2.108 ; 2.474 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; MSC[*]    ; clk_div:clockunit|clock_1MHz ; -1.013 ; -1.629 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[0]   ; clk_div:clockunit|clock_1MHz ; -1.370 ; -2.049 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[1]   ; clk_div:clockunit|clock_1MHz ; -1.013 ; -1.630 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[2]   ; clk_div:clockunit|clock_1MHz ; -1.019 ; -1.629 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSC[3]   ; clk_div:clockunit|clock_1MHz ; -1.195 ; -1.832 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSC[*]    ; clk_div:clockunit|clock_1MHz ; -0.719 ; -1.314 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[0]   ; clk_div:clockunit|clock_1MHz ; -0.719 ; -1.314 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[1]   ; clk_div:clockunit|clock_1MHz ; -0.944 ; -1.543 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[2]   ; clk_div:clockunit|clock_1MHz ; -0.843 ; -1.458 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSC[3]   ; clk_div:clockunit|clock_1MHz ; -0.835 ; -1.440 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSCS      ; clk_div:clockunit|clock_1MHz ; -0.309 ; -0.762 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 7.754 ; 7.729 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 7.683 ; 7.729 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 7.754 ; 7.597 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 7.445 ; 7.416 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 7.420 ; 7.395 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 7.418 ; 7.395 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 7.420 ; 7.394 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 7.366 ; 7.395 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 7.924 ; 7.802 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 8.681 ; 8.564 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 8.695 ; 8.514 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 7.933 ; 7.796 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 8.193 ; 8.054 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 8.250 ; 8.094 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 8.539 ; 8.615 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 8.712 ; 8.596 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 9.091 ; 8.975 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 8.723 ; 8.644 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 8.746 ; 8.623 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 9.021 ; 8.910 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 8.770 ; 8.658 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 8.956 ; 9.016 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; MSTL[*]   ; clk_div:clockunit|clock_1MHz ; 3.765 ; 3.767 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[0]  ; clk_div:clockunit|clock_1MHz ; 3.844 ; 3.767 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[1]  ; clk_div:clockunit|clock_1MHz ; 3.765 ; 3.839 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  MSTL[2]  ; clk_div:clockunit|clock_1MHz ; 3.766 ; 3.852 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; SSTL[*]   ; clk_div:clockunit|clock_1MHz ; 3.605 ; 3.630 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[0]  ; clk_div:clockunit|clock_1MHz ; 3.605 ; 3.670 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[1]  ; clk_div:clockunit|clock_1MHz ; 3.660 ; 3.630 ; Rise       ; clk_div:clockunit|clock_1MHz ;
;  SSTL[2]  ; clk_div:clockunit|clock_1MHz ; 3.802 ; 3.716 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscA      ; clk_div:clockunit|clock_1MHz ; 3.678 ; 3.695 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscB      ; clk_div:clockunit|clock_1MHz ; 4.080 ; 4.130 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscC      ; clk_div:clockunit|clock_1MHz ; 4.059 ; 4.179 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscD      ; clk_div:clockunit|clock_1MHz ; 3.699 ; 3.717 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscE      ; clk_div:clockunit|clock_1MHz ; 3.883 ; 3.861 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscF      ; clk_div:clockunit|clock_1MHz ; 3.859 ; 3.891 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; mscG      ; clk_div:clockunit|clock_1MHz ; 4.076 ; 4.021 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscA      ; clk_div:clockunit|clock_1MHz ; 3.925 ; 3.946 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscB      ; clk_div:clockunit|clock_1MHz ; 4.141 ; 4.184 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscC      ; clk_div:clockunit|clock_1MHz ; 3.998 ; 4.091 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscD      ; clk_div:clockunit|clock_1MHz ; 3.943 ; 3.964 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscE      ; clk_div:clockunit|clock_1MHz ; 4.164 ; 4.127 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscF      ; clk_div:clockunit|clock_1MHz ; 3.985 ; 4.007 ; Rise       ; clk_div:clockunit|clock_1MHz ;
; sscG      ; clk_div:clockunit|clock_1MHz ; 4.147 ; 4.112 ; Rise       ; clk_div:clockunit|clock_1MHz ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mscA          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSTL[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mscB          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mscC          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mscD          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mscE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mscF          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mscG          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sscA          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sscB          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sscC          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sscD          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sscE          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sscF          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sscG          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSC[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SSCS                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mscA          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mscB          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mscC          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mscD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mscE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mscF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; mscG          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sscA          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sscB          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sscC          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sscD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sscE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sscF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sscG          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mscA          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mscB          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mscC          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mscD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mscE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mscF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; mscG          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sscA          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sscB          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sscC          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sscD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sscE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sscF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sscG          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mscA          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SSTL[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mscB          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mscC          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mscD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mscE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mscF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; mscG          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sscA          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sscB          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sscC          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sscD          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sscE          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sscF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sscG          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 161      ; 0        ; 0        ; 0        ;
; GClock                       ; GClock                       ; 29       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk_div:clockunit|clock_1MHz ; clk_div:clockunit|clock_1MHz ; 161      ; 0        ; 0        ; 0        ;
; GClock                       ; GClock                       ; 29       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 86    ; 86   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 28 13:37:03 2024
Info: Command: quartus_sta lab3 -c lab3
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
    Info (332105): create_clock -period 1.000 -name clk_div:clockunit|clock_1MHz clk_div:clockunit|clock_1MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.938       -18.637 clk_div:clockunit|clock_1MHz 
    Info (332119):    -0.945        -4.880 GClock 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.386         0.000 clk_div:clockunit|clock_1MHz 
    Info (332119):     0.435         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.995 GClock 
    Info (332119):    -1.285       -15.420 clk_div:clockunit|clock_1MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.656       -15.602 clk_div:clockunit|clock_1MHz 
    Info (332119):    -0.740        -3.812 GClock 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.338         0.000 clk_div:clockunit|clock_1MHz 
    Info (332119):     0.394         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.995 GClock 
    Info (332119):    -1.285       -15.420 clk_div:clockunit|clock_1MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.419        -3.299 clk_div:clockunit|clock_1MHz 
    Info (332119):     0.057         0.000 GClock 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.174         0.000 clk_div:clockunit|clock_1MHz 
    Info (332119):     0.195         0.000 GClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -10.434 GClock 
    Info (332119):    -1.000       -12.000 clk_div:clockunit|clock_1MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4776 megabytes
    Info: Processing ended: Mon Oct 28 13:37:06 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


