TimeQuest Timing Analyzer report for Counter
Wed Oct 19 15:22:43 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'divided_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'divided_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'divided_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'divided_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'divided_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'divided_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'divided_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'divided_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'divided_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Counter                                                           ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; divided_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divided_clk } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 215.8 MHz  ; 215.8 MHz       ; clk         ;      ;
; 434.03 MHz ; 434.03 MHz      ; divided_clk ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -3.634 ; -70.904       ;
; divided_clk ; -1.304 ; -8.758        ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.158 ; -0.158        ;
; divided_clk ; 0.403  ; 0.000         ;
+-------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -45.405                    ;
; divided_clk ; -1.285 ; -10.280                    ;
+-------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.634 ; \clock_divider:clk_count[1]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.553      ;
; -3.633 ; \clock_divider:clk_count[4]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.552      ;
; -3.610 ; \clock_divider:clk_count[0]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.529      ;
; -3.592 ; \clock_divider:clk_count[6]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.510      ;
; -3.572 ; \clock_divider:clk_count[5]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.491      ;
; -3.569 ; \clock_divider:clk_count[3]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.488      ;
; -3.514 ; \clock_divider:clk_count[7]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.433      ;
; -3.504 ; \clock_divider:clk_count[9]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.423      ;
; -3.394 ; \clock_divider:clk_count[29] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.318      ;
; -3.346 ; \clock_divider:clk_count[31] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.270      ;
; -3.345 ; \clock_divider:clk_count[11] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.263      ;
; -3.339 ; \clock_divider:clk_count[28] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.263      ;
; -3.274 ; \clock_divider:clk_count[2]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.193      ;
; -3.252 ; \clock_divider:clk_count[10] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.171      ;
; -3.236 ; \clock_divider:clk_count[25] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.160      ;
; -3.230 ; \clock_divider:clk_count[16] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.153      ;
; -3.187 ; \clock_divider:clk_count[26] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.111      ;
; -3.134 ; \clock_divider:clk_count[13] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.052      ;
; -3.132 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.051      ;
; -3.130 ; \clock_divider:clk_count[15] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.049      ;
; -3.126 ; \clock_divider:clk_count[8]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.045      ;
; -3.126 ; \clock_divider:clk_count[12] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.044      ;
; -3.089 ; \clock_divider:clk_count[27] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.013      ;
; -3.053 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.972      ;
; -3.025 ; \clock_divider:clk_count[23] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.949      ;
; -3.014 ; \clock_divider:clk_count[17] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.938      ;
; -3.005 ; \clock_divider:clk_count[21] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.928      ;
; -2.999 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.918      ;
; -2.998 ; \clock_divider:clk_count[22] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.921      ;
; -2.996 ; \clock_divider:clk_count[30] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.920      ;
; -2.970 ; \clock_divider:clk_count[24] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.888      ;
; -2.911 ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.830      ;
; -2.894 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.808      ;
; -2.894 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.808      ;
; -2.893 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.807      ;
; -2.893 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.807      ;
; -2.893 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.807      ;
; -2.892 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.806      ;
; -2.890 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.804      ;
; -2.889 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.803      ;
; -2.870 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.784      ;
; -2.870 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.784      ;
; -2.869 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.783      ;
; -2.867 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.786      ;
; -2.866 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.780      ;
; -2.855 ; \clock_divider:clk_count[14] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.773      ;
; -2.852 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.765      ;
; -2.852 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.765      ;
; -2.851 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.764      ;
; -2.848 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.761      ;
; -2.832 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.746      ;
; -2.832 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.746      ;
; -2.831 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.745      ;
; -2.829 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.743      ;
; -2.829 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.743      ;
; -2.828 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.742      ;
; -2.828 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.742      ;
; -2.825 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.739      ;
; -2.819 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.737      ;
; -2.818 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.736      ;
; -2.795 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.713      ;
; -2.792 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.710      ;
; -2.780 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.699      ;
; -2.777 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.694      ;
; -2.774 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.688      ;
; -2.774 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.688      ;
; -2.773 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.687      ;
; -2.770 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.684      ;
; -2.764 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.678      ;
; -2.764 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.678      ;
; -2.763 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.677      ;
; -2.760 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.674      ;
; -2.757 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.675      ;
; -2.754 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.672      ;
; -2.739 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.658      ;
; -2.725 ; \clock_divider:clk_count[20] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.648      ;
; -2.701 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.620      ;
; -2.700 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.619      ;
; -2.699 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[31] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.613      ;
; -2.699 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.618      ;
; -2.699 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.617      ;
; -2.697 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.616      ;
; -2.692 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.606      ;
; -2.691 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.605      ;
; -2.691 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.605      ;
; -2.690 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.604      ;
; -2.689 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.607      ;
; -2.686 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[30] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.600      ;
; -2.668 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.582      ;
; -2.667 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[31] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.581      ;
; -2.667 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.581      ;
; -2.656 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.575      ;
; -2.655 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.574      ;
; -2.654 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.573      ;
; -2.652 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.571      ;
; -2.650 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.563      ;
; -2.649 ; \clock_divider:clk_count[18] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.572      ;
; -2.649 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.085     ; 3.562      ;
; -2.644 ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.563      ;
; -2.643 ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.562      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divided_clk'                                                           ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.304 ; count[1]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.222      ;
; -1.284 ; count[1]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.202      ;
; -1.284 ; count[1]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.202      ;
; -1.284 ; count[1]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.202      ;
; -1.274 ; count[0]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.192      ;
; -1.234 ; count[2]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.152      ;
; -1.199 ; count[1]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.081     ; 2.116      ;
; -1.199 ; count[0]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; count[0]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; count[0]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.117      ;
; -1.195 ; count[2]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.081     ; 2.112      ;
; -1.186 ; count[2]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.104      ;
; -1.169 ; count[1]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.087      ;
; -1.166 ; count[2]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.084      ;
; -1.166 ; count[2]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.084      ;
; -1.166 ; count[2]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.084      ;
; -1.154 ; count[1]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.072      ;
; -1.144 ; count[3]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.079     ; 2.063      ;
; -1.114 ; count[3]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.079     ; 2.033      ;
; -1.114 ; count[3]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.079     ; 2.033      ;
; -1.114 ; count[3]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.079     ; 2.033      ;
; -1.098 ; count2[1] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 2.016      ;
; -1.080 ; count2[3] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.998      ;
; -1.072 ; count[0]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.990      ;
; -1.067 ; count[3]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.985      ;
; -1.060 ; count[0]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.081     ; 1.977      ;
; -1.051 ; count[2]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.969      ;
; -0.965 ; count2[2] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.883      ;
; -0.945 ; count[3]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.079     ; 1.864      ;
; -0.917 ; count2[1] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.835      ;
; -0.899 ; count2[3] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.817      ;
; -0.892 ; count2[0] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.810      ;
; -0.880 ; count[0]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.798      ;
; -0.821 ; count[3]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.079     ; 1.740      ;
; -0.821 ; count2[2] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.739      ;
; -0.812 ; count2[0] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.730      ;
; -0.730 ; count2[2] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.648      ;
; -0.668 ; count2[0] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.586      ;
; -0.571 ; count2[1] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 1.489      ;
; 0.153  ; count[0]  ; count[0]  ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; count2[0] ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; count2[3] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.080     ; 0.765      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.158 ; divided_clk                  ; divided_clk                  ; divided_clk  ; clk         ; 0.000        ; 3.053      ; 3.343      ;
; 0.400  ; divided_clk                  ; divided_clk                  ; divided_clk  ; clk         ; -0.500       ; 3.053      ; 3.401      ;
; 0.654  ; \clock_divider:clk_count[15] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.920      ;
; 0.655  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.655  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.656  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.922      ;
; 0.658  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; \clock_divider:clk_count[17] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.923      ;
; 0.658  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.923      ;
; 0.659  ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.924      ;
; 0.660  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.660  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.925      ;
; 0.660  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.925      ;
; 0.661  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; \clock_divider:clk_count[10] ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.663  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; \clock_divider:clk_count[30] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.928      ;
; 0.973  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.239      ;
; 0.975  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.975  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.240      ;
; 0.976  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.241      ;
; 0.977  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.242      ;
; 0.987  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.987  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.987  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.253      ;
; 0.988  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.254      ;
; 0.990  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; \clock_divider:clk_count[30] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.255      ;
; 0.992  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.992  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.993  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.995  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.260      ;
; 1.094  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.094  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.094  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.096  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.096  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.361      ;
; 1.097  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.362      ;
; 1.098  ; \clock_divider:clk_count[15] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.359      ;
; 1.098  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.363      ;
; 1.098  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.363      ;
; 1.099  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.365      ;
; 1.099  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.365      ;
; 1.101  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.102  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.367      ;
; 1.103  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.368      ;
; 1.103  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.368      ;
; 1.113  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.379      ;
; 1.113  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.379      ;
; 1.113  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.379      ;
; 1.116  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.381      ;
; 1.116  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.381      ;
; 1.118  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.384      ;
; 1.118  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.384      ;
; 1.121  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.386      ;
; 1.149  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.414      ;
; 1.154  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.419      ;
; 1.179  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.444      ;
; 1.180  ; \clock_divider:clk_count[16] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.445      ;
; 1.187  ; \clock_divider:clk_count[14] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.452      ;
; 1.220  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
; 1.220  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
; 1.220  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
; 1.223  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.488      ;
; 1.224  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.489      ;
; 1.224  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.489      ;
; 1.225  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.491      ;
; 1.225  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.491      ;
; 1.229  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.494      ;
; 1.229  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.494      ;
; 1.239  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.239  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.239  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.240  ; \clock_divider:clk_count[10] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.242  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.507      ;
; 1.244  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.510      ;
; 1.244  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.510      ;
; 1.248  ; \clock_divider:clk_count[21] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.513      ;
; 1.273  ; \clock_divider:clk_count[13] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.538      ;
; 1.275  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.540      ;
; 1.278  ; \clock_divider:clk_count[20] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.543      ;
; 1.280  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.545      ;
; 1.304  ; \clock_divider:clk_count[12] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.569      ;
; 1.305  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.570      ;
; 1.318  ; \clock_divider:clk_count[14] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.578      ;
; 1.318  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.583      ;
; 1.329  ; \clock_divider:clk_count[19] ; \clock_divider:clk_count[19] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.595      ;
; 1.346  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.612      ;
; 1.346  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.612      ;
; 1.348  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.614      ;
; 1.348  ; \clock_divider:clk_count[17] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.613      ;
; 1.350  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.615      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divided_clk'                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.403 ; count[1]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; count2[0] ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; count2[2] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; count2[3] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; count2[1] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; count[0]  ; count[0]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.674      ;
; 0.467 ; count2[0] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.733      ;
; 0.718 ; count[0]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 0.984      ;
; 0.805 ; count2[1] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.071      ;
; 0.839 ; count[0]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.105      ;
; 0.847 ; count[0]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.113      ;
; 0.919 ; count2[3] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.185      ;
; 0.956 ; count[3]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.222      ;
; 1.024 ; count2[1] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.290      ;
; 1.025 ; count2[0] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.291      ;
; 1.034 ; count2[2] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.300      ;
; 1.052 ; count[1]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.079      ; 1.317      ;
; 1.099 ; count2[0] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.365      ;
; 1.143 ; count2[2] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.409      ;
; 1.299 ; count[3]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.081      ; 1.566      ;
; 1.303 ; count[0]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.079      ; 1.568      ;
; 1.307 ; count[3]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.081      ; 1.574      ;
; 1.307 ; count[3]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.081      ; 1.574      ;
; 1.441 ; count[2]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.707      ;
; 1.460 ; count[2]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.726      ;
; 1.485 ; count[1]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.751      ;
; 1.489 ; count[2]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.755      ;
; 1.489 ; count[2]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.079      ; 1.754      ;
; 1.514 ; count2[3] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.780      ;
; 1.612 ; count[1]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 1.878      ;
; 1.751 ; count[3]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.081      ; 2.018      ;
; 1.751 ; count[3]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.081      ; 2.018      ;
; 1.751 ; count[3]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.081      ; 2.018      ;
; 1.789 ; count[2]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.055      ;
; 1.789 ; count[2]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.055      ;
; 1.789 ; count[2]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.055      ;
; 1.835 ; count[0]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.101      ;
; 1.835 ; count[0]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.101      ;
; 1.835 ; count[0]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.101      ;
; 1.912 ; count[1]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.178      ;
; 1.912 ; count[1]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.178      ;
; 1.912 ; count[1]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.080      ; 2.178      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divided_clk                  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[0]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[10] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[11] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[12] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[13] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[14] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[15] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[16] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[17] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[18] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[19] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[1]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[20] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[21] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[22] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[23] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[24] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[25] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[26] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[27] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[28] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[29] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[2]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[30] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[31] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[3]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[4]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[5]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[6]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[7]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[8]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[9]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk                  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[17] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[23] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[25] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[26] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[27] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[28] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[29] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[30] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[31] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[11] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[12] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[13] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[14] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[16] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[18] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[19] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[20] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[21] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[22] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[24] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[6]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divided_clk                  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[0]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[10] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[15] ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[1]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[2]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[3]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[4]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[5]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[7]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[8]  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[9]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divided_clk'                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[3]                     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[0]                    ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[1]                    ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[2]                    ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[3]                    ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count[0]                     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count[1]                     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count[2]                     ;
; 0.251  ; 0.439        ; 0.188          ; Low Pulse Width  ; divided_clk ; Rise       ; count[3]                     ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count2[0]                    ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count2[1]                    ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count2[2]                    ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count2[3]                    ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count[0]                     ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count[1]                     ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count[2]                     ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; divided_clk ; Rise       ; count[3]                     ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0] ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk   ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[0]|clk                ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[1]|clk                ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[2]|clk                ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[3]|clk                ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[0]|clk                 ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[1]|clk                 ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[2]|clk                 ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk|q                ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[0]|clk                ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[1]|clk                ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[2]|clk                ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[3]|clk                ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[0]|clk                 ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[1]|clk                 ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[2]|clk                 ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[3]|clk                 ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0] ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; pb_1      ; divided_clk ; 3.061 ; 3.531 ; Rise       ; divided_clk     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; pb_1      ; divided_clk ; -1.453 ; -1.871 ; Rise       ; divided_clk     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+--------------------+-------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+-------------+--------+--------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 9.952  ; 10.014 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 9.517  ; 9.430  ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 9.017  ; 9.024  ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 9.651  ; 9.486  ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 9.605  ; 9.556  ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 9.034  ; 9.004  ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 9.154  ; 9.006  ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 9.952  ; 10.014 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 10.167 ; 10.264 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 9.434  ; 9.426  ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 8.820  ; 8.808  ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 8.768  ; 8.763  ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 9.434  ; 9.426  ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 8.695  ; 8.828  ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 10.167 ; 10.264 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 9.250  ; 9.187  ; Rise       ; divided_clk     ;
+--------------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+--------------------+-------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+-------------+-------+-------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 8.103 ; 8.041 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 8.566 ; 8.415 ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 8.103 ; 8.098 ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 8.611 ; 8.597 ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 8.650 ; 8.535 ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 8.106 ; 8.121 ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 8.142 ; 8.041 ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 8.903 ; 8.994 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 8.017 ; 8.014 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 8.759 ; 8.677 ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 8.162 ; 8.108 ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 8.170 ; 8.014 ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 8.759 ; 8.677 ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 8.017 ; 8.174 ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 9.514 ; 9.567 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 8.601 ; 8.454 ; Rise       ; divided_clk     ;
+--------------------+-------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                           ;
+------------+-----------------+-------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                           ;
+------------+-----------------+-------------+------------------------------------------------+
; 235.52 MHz ; 235.52 MHz      ; clk         ;                                                ;
; 476.87 MHz ; 437.64 MHz      ; divided_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -3.246 ; -60.551       ;
; divided_clk ; -1.097 ; -7.343        ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.135 ; -0.135        ;
; divided_clk ; 0.353  ; 0.000         ;
+-------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -45.405                   ;
; divided_clk ; -1.285 ; -10.280                   ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.246 ; \clock_divider:clk_count[4]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.174      ;
; -3.244 ; \clock_divider:clk_count[1]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.172      ;
; -3.220 ; \clock_divider:clk_count[0]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.148      ;
; -3.181 ; \clock_divider:clk_count[3]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.109      ;
; -3.178 ; \clock_divider:clk_count[5]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.106      ;
; -3.165 ; \clock_divider:clk_count[6]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.093      ;
; -3.135 ; \clock_divider:clk_count[7]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.063      ;
; -3.125 ; \clock_divider:clk_count[9]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.053      ;
; -3.030 ; \clock_divider:clk_count[29] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.965      ;
; -2.985 ; \clock_divider:clk_count[31] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.920      ;
; -2.977 ; \clock_divider:clk_count[28] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.912      ;
; -2.954 ; \clock_divider:clk_count[11] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.882      ;
; -2.908 ; \clock_divider:clk_count[2]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.836      ;
; -2.895 ; \clock_divider:clk_count[10] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.823      ;
; -2.887 ; \clock_divider:clk_count[25] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.822      ;
; -2.851 ; \clock_divider:clk_count[26] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.786      ;
; -2.848 ; \clock_divider:clk_count[16] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.782      ;
; -2.787 ; \clock_divider:clk_count[15] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.715      ;
; -2.779 ; \clock_divider:clk_count[8]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.707      ;
; -2.761 ; \clock_divider:clk_count[13] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.689      ;
; -2.756 ; \clock_divider:clk_count[27] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.691      ;
; -2.754 ; \clock_divider:clk_count[12] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.682      ;
; -2.718 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.646      ;
; -2.708 ; \clock_divider:clk_count[23] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.643      ;
; -2.696 ; \clock_divider:clk_count[17] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.631      ;
; -2.681 ; \clock_divider:clk_count[30] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.064     ; 3.616      ;
; -2.650 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.578      ;
; -2.642 ; \clock_divider:clk_count[21] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.576      ;
; -2.636 ; \clock_divider:clk_count[22] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.570      ;
; -2.609 ; \clock_divider:clk_count[24] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.537      ;
; -2.599 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.527      ;
; -2.525 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.447      ;
; -2.524 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.446      ;
; -2.523 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.445      ;
; -2.523 ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.451      ;
; -2.523 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.445      ;
; -2.522 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.444      ;
; -2.521 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.443      ;
; -2.520 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.442      ;
; -2.518 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.440      ;
; -2.514 ; \clock_divider:clk_count[14] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.442      ;
; -2.499 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.421      ;
; -2.498 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.420      ;
; -2.497 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.419      ;
; -2.494 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.416      ;
; -2.488 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.415      ;
; -2.486 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.413      ;
; -2.484 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.412      ;
; -2.469 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.391      ;
; -2.468 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.390      ;
; -2.467 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.389      ;
; -2.464 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.386      ;
; -2.462 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.389      ;
; -2.460 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.382      ;
; -2.459 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.381      ;
; -2.458 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.380      ;
; -2.455 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.377      ;
; -2.444 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.366      ;
; -2.443 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.365      ;
; -2.442 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.364      ;
; -2.439 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.361      ;
; -2.423 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.350      ;
; -2.420 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.347      ;
; -2.419 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.347      ;
; -2.414 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.336      ;
; -2.413 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.335      ;
; -2.412 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.334      ;
; -2.409 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.331      ;
; -2.408 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.336      ;
; -2.408 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.330      ;
; -2.407 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.329      ;
; -2.407 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.334      ;
; -2.406 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.328      ;
; -2.403 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.325      ;
; -2.396 ; \clock_divider:clk_count[20] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.330      ;
; -2.392 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.321      ;
; -2.391 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.320      ;
; -2.390 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.316      ;
; -2.377 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.304      ;
; -2.372 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.300      ;
; -2.367 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.294      ;
; -2.351 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.273      ;
; -2.350 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.272      ;
; -2.349 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.271      ;
; -2.348 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.270      ;
; -2.342 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.271      ;
; -2.341 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.270      ;
; -2.340 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.269      ;
; -2.337 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.266      ;
; -2.331 ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.260      ;
; -2.330 ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.259      ;
; -2.329 ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.258      ;
; -2.326 ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.255      ;
; -2.325 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.247      ;
; -2.324 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.246      ;
; -2.322 ; \clock_divider:clk_count[18] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.256      ;
; -2.312 ; \clock_divider:clk_count[19] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.246      ;
; -2.295 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.216      ;
; -2.286 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.208      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divided_clk'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.097 ; count[1]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.023      ;
; -1.097 ; count[1]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.023      ;
; -1.097 ; count[1]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.023      ;
; -1.084 ; count[1]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 2.010      ;
; -1.059 ; count[0]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.985      ;
; -1.020 ; count[2]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.946      ;
; -0.996 ; count[0]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.922      ;
; -0.996 ; count[0]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.922      ;
; -0.996 ; count[0]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.922      ;
; -0.988 ; count[2]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.913      ;
; -0.987 ; count[2]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.913      ;
; -0.987 ; count[2]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.913      ;
; -0.987 ; count[2]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.913      ;
; -0.977 ; count[1]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.902      ;
; -0.972 ; count[2]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.898      ;
; -0.960 ; count[1]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.886      ;
; -0.960 ; count[1]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.886      ;
; -0.946 ; count[3]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.872      ;
; -0.917 ; count[3]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.843      ;
; -0.917 ; count[3]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.843      ;
; -0.917 ; count[3]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.843      ;
; -0.913 ; count2[1] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.839      ;
; -0.898 ; count2[3] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.824      ;
; -0.883 ; count[0]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.809      ;
; -0.876 ; count[0]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.801      ;
; -0.864 ; count[3]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.074     ; 1.789      ;
; -0.850 ; count[2]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.776      ;
; -0.770 ; count[3]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.696      ;
; -0.770 ; count2[2] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.696      ;
; -0.745 ; count2[1] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.671      ;
; -0.730 ; count2[3] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.656      ;
; -0.725 ; count[0]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.651      ;
; -0.719 ; count2[0] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.645      ;
; -0.649 ; count2[2] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.575      ;
; -0.643 ; count2[0] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.569      ;
; -0.628 ; count[3]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.554      ;
; -0.557 ; count2[2] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.483      ;
; -0.507 ; count2[0] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.433      ;
; -0.413 ; count2[1] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 1.339      ;
; 0.243  ; count[0]  ; count[0]  ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; count2[0] ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; count2[3] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.073     ; 0.683      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                           ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.135 ; divided_clk                  ; divided_clk                  ; divided_clk  ; clk         ; 0.000        ; 2.769      ; 3.048      ;
; 0.357  ; divided_clk                  ; divided_clk                  ; divided_clk  ; clk         ; -0.500       ; 2.769      ; 3.040      ;
; 0.597  ; \clock_divider:clk_count[15] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.840      ;
; 0.598  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.600  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.842      ;
; 0.601  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.602  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602  ; \clock_divider:clk_count[17] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.603  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; \clock_divider:clk_count[10] ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.605  ; \clock_divider:clk_count[30] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.847      ;
; 0.606  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.884  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.886  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.128      ;
; 0.887  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.887  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.129      ;
; 0.889  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.889  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.891  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.891  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.892  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; \clock_divider:clk_count[30] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.135      ;
; 0.894  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.894  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.901  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.902  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.903  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.905  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.905  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.983  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.983  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.985  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.227      ;
; 0.986  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.229      ;
; 0.986  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.228      ;
; 0.988  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.231      ;
; 0.989  ; \clock_divider:clk_count[15] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.225      ;
; 0.990  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.990  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.994  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.237      ;
; 0.997  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.240      ;
; 0.997  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 0.999  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.242      ;
; 1.000  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.001  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.001  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.001  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 1.001  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 1.004  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.004  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.011  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.254      ;
; 1.012  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.255      ;
; 1.015  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.257      ;
; 1.043  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.285      ;
; 1.054  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.295      ;
; 1.055  ; \clock_divider:clk_count[16] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.061  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.303      ;
; 1.068  ; \clock_divider:clk_count[14] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.310      ;
; 1.093  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.336      ;
; 1.093  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.336      ;
; 1.096  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.339      ;
; 1.096  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.338      ;
; 1.100  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.342      ;
; 1.100  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.342      ;
; 1.104  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.104  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.110  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.353      ;
; 1.111  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.353      ;
; 1.111  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.353      ;
; 1.111  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.354      ;
; 1.111  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.354      ;
; 1.112  ; \clock_divider:clk_count[10] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.355      ;
; 1.114  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.356      ;
; 1.116  ; \clock_divider:clk_count[21] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.357      ;
; 1.122  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.122  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.137  ; \clock_divider:clk_count[13] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.379      ;
; 1.153  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.395      ;
; 1.155  ; \clock_divider:clk_count[20] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.396      ;
; 1.161  ; \clock_divider:clk_count[12] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.403      ;
; 1.164  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.405      ;
; 1.171  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.413      ;
; 1.185  ; \clock_divider:clk_count[14] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.420      ;
; 1.203  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.446      ;
; 1.206  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.449      ;
; 1.208  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.070      ; 1.449      ;
; 1.208  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.451      ;
; 1.208  ; \clock_divider:clk_count[17] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.450      ;
; 1.210  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.452      ;
; 1.210  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.452      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divided_clk'                                                            ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.353 ; count[1]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; count2[0] ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; count2[2] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; count2[3] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; count2[1] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; count[0]  ; count[0]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.608      ;
; 0.421 ; count2[0] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.665      ;
; 0.656 ; count[0]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.900      ;
; 0.735 ; count2[1] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 0.979      ;
; 0.764 ; count[0]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.008      ;
; 0.779 ; count[0]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.023      ;
; 0.836 ; count2[3] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.080      ;
; 0.859 ; count[3]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.074      ; 1.104      ;
; 0.931 ; count2[0] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.175      ;
; 0.939 ; count2[1] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.183      ;
; 0.942 ; count2[2] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.186      ;
; 0.953 ; count[1]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.197      ;
; 0.976 ; count2[0] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.220      ;
; 1.045 ; count2[2] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.289      ;
; 1.192 ; count[3]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.074      ; 1.437      ;
; 1.192 ; count[0]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.436      ;
; 1.207 ; count[3]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.074      ; 1.452      ;
; 1.207 ; count[3]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.074      ; 1.452      ;
; 1.311 ; count[2]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.555      ;
; 1.336 ; count[2]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.580      ;
; 1.340 ; count[2]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.584      ;
; 1.361 ; count[1]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.605      ;
; 1.365 ; count2[3] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.609      ;
; 1.383 ; count[2]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.627      ;
; 1.451 ; count[1]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.695      ;
; 1.613 ; count[3]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.074      ; 1.858      ;
; 1.613 ; count[3]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.074      ; 1.858      ;
; 1.613 ; count[3]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.074      ; 1.858      ;
; 1.632 ; count[2]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.876      ;
; 1.632 ; count[2]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.876      ;
; 1.632 ; count[2]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.876      ;
; 1.690 ; count[0]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.934      ;
; 1.690 ; count[0]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.934      ;
; 1.690 ; count[0]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.934      ;
; 1.743 ; count[1]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.987      ;
; 1.743 ; count[1]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.987      ;
; 1.743 ; count[1]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.073      ; 1.987      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; \clock_divider:clk_count[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; divided_clk                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[0]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[10] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[11] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[12] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[13] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[14] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[15] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[16] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[17] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[18] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[19] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[1]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[20] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[21] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[22] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[23] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[24] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[25] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[26] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[27] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[28] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[29] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[2]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[30] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[31] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[3]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[4]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[5]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[6]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[7]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[8]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; \clock_divider:clk_count[9]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; divided_clk                  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[0]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[10] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[15] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[16] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[18] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[19] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[1]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[20] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[21] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[22] ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[2]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[3]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[4]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[5]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[7]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[8]  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[9]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[11] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[12] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[13] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[14] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[17] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[23] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[24] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[25] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[26] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[27] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[28] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[29] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[30] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[31] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[6]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; divided_clk                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divided_clk'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count2[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; divided_clk ; Rise       ; count[3]                     ;
; 0.272  ; 0.490        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count[3]                     ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count2[0]                    ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count2[1]                    ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count2[2]                    ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count2[3]                    ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count[0]                     ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count[1]                     ;
; 0.273  ; 0.491        ; 0.218          ; High Pulse Width ; divided_clk ; Rise       ; count[2]                     ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[0]                    ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[1]                    ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[2]                    ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[3]                    ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count[0]                     ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count[1]                     ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count[2]                     ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; divided_clk ; Rise       ; count[3]                     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[0]|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[1]|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[2]|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[3]|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[0]|clk                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[1]|clk                 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[2]|clk                 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[0]|clk                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[1]|clk                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[2]|clk                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[3]|clk                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[0]|clk                 ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[1]|clk                 ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[2]|clk                 ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[3]|clk                 ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; pb_1      ; divided_clk ; 2.761 ; 3.003 ; Rise       ; divided_clk     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; pb_1      ; divided_clk ; -1.295 ; -1.522 ; Rise       ; divided_clk     ;
+-----------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+--------------------+-------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+-------------+-------+-------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 8.937 ; 9.067 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 8.634 ; 8.474 ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 8.167 ; 8.109 ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 8.725 ; 8.571 ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 8.733 ; 8.595 ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 8.183 ; 8.096 ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 8.248 ; 8.144 ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 8.937 ; 9.067 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 9.159 ; 9.150 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 8.553 ; 8.467 ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 7.982 ; 7.912 ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 7.927 ; 7.868 ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 8.553 ; 8.467 ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 7.854 ; 7.940 ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 9.159 ; 9.150 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 8.380 ; 8.249 ; Rise       ; divided_clk     ;
+--------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+--------------------+-------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+-------------+-------+-------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 7.294 ; 7.229 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 7.729 ; 7.556 ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 7.294 ; 7.283 ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 7.785 ; 7.724 ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 7.824 ; 7.671 ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 7.300 ; 7.289 ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 7.335 ; 7.229 ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 7.990 ; 8.138 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 7.216 ; 7.210 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 7.922 ; 7.809 ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 7.368 ; 7.268 ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 7.336 ; 7.210 ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 7.922 ; 7.809 ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 7.216 ; 7.340 ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 8.547 ; 8.511 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 7.773 ; 7.607 ; Rise       ; divided_clk     ;
+--------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -1.307 ; -18.646       ;
; divided_clk ; -0.118 ; -0.610        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clk         ; -0.258 ; -0.258        ;
; divided_clk ; 0.181  ; 0.000         ;
+-------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -37.998                   ;
; divided_clk ; -1.000 ; -8.000                    ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.307 ; \clock_divider:clk_count[6]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.254      ;
; -1.295 ; \clock_divider:clk_count[4]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.242      ;
; -1.286 ; \clock_divider:clk_count[1]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.233      ;
; -1.270 ; \clock_divider:clk_count[0]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.217      ;
; -1.269 ; \clock_divider:clk_count[5]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.216      ;
; -1.257 ; \clock_divider:clk_count[3]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.204      ;
; -1.234 ; \clock_divider:clk_count[7]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.181      ;
; -1.218 ; \clock_divider:clk_count[9]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.165      ;
; -1.186 ; \clock_divider:clk_count[29] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.139      ;
; -1.169 ; \clock_divider:clk_count[11] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.116      ;
; -1.160 ; \clock_divider:clk_count[31] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.113      ;
; -1.157 ; \clock_divider:clk_count[28] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.110      ;
; -1.124 ; \clock_divider:clk_count[2]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.071      ;
; -1.121 ; \clock_divider:clk_count[16] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.073      ;
; -1.118 ; \clock_divider:clk_count[25] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.071      ;
; -1.104 ; \clock_divider:clk_count[10] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.051      ;
; -1.090 ; \clock_divider:clk_count[26] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.043      ;
; -1.076 ; \clock_divider:clk_count[13] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.023      ;
; -1.073 ; \clock_divider:clk_count[12] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.020      ;
; -1.061 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.008      ;
; -1.046 ; \clock_divider:clk_count[8]  ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.993      ;
; -1.045 ; \clock_divider:clk_count[15] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.992      ;
; -1.025 ; \clock_divider:clk_count[27] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.978      ;
; -1.019 ; \clock_divider:clk_count[21] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.971      ;
; -1.018 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.965      ;
; -1.016 ; \clock_divider:clk_count[22] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.968      ;
; -1.004 ; \clock_divider:clk_count[24] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.951      ;
; -0.998 ; \clock_divider:clk_count[30] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.951      ;
; -0.993 ; \clock_divider:clk_count[17] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.946      ;
; -0.990 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.937      ;
; -0.987 ; \clock_divider:clk_count[23] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.940      ;
; -0.946 ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.893      ;
; -0.940 ; \clock_divider:clk_count[14] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.040     ; 1.887      ;
; -0.929 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.870      ;
; -0.928 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.869      ;
; -0.927 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.868      ;
; -0.924 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.865      ;
; -0.922 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.869      ;
; -0.918 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.859      ;
; -0.917 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.858      ;
; -0.916 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.857      ;
; -0.915 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.856      ;
; -0.912 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.853      ;
; -0.907 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.848      ;
; -0.906 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.847      ;
; -0.903 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.844      ;
; -0.892 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.833      ;
; -0.891 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.832      ;
; -0.891 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.832      ;
; -0.890 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.831      ;
; -0.890 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.831      ;
; -0.889 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.830      ;
; -0.887 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.828      ;
; -0.886 ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.827      ;
; -0.884 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.831      ;
; -0.879 ; \clock_divider:clk_count[20] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.831      ;
; -0.879 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.820      ;
; -0.878 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.819      ;
; -0.877 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.818      ;
; -0.874 ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.815      ;
; -0.858 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.805      ;
; -0.856 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.797      ;
; -0.855 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.796      ;
; -0.854 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.795      ;
; -0.851 ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.792      ;
; -0.849 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[31] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.790      ;
; -0.845 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[30] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.786      ;
; -0.845 ; \clock_divider:clk_count[18] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.797      ;
; -0.843 ; \clock_divider:clk_count[19] ; divided_clk                  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.795      ;
; -0.840 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.781      ;
; -0.839 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.780      ;
; -0.839 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[31] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.780      ;
; -0.838 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.779      ;
; -0.835 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.776      ;
; -0.814 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.760      ;
; -0.813 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.754      ;
; -0.812 ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.753      ;
; -0.808 ; \clock_divider:clk_count[11] ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.755      ;
; -0.808 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.755      ;
; -0.807 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.754      ;
; -0.806 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.753      ;
; -0.803 ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.750      ;
; -0.803 ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.744      ;
; -0.802 ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[30] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.743      ;
; -0.802 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.748      ;
; -0.801 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.742      ;
; -0.800 ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.741      ;
; -0.793 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.792 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[19] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.733      ;
; -0.791 ; \clock_divider:clk_count[11] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.732      ;
; -0.791 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.732      ;
; -0.790 ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[24] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.737      ;
; -0.790 ; \clock_divider:clk_count[11] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.731      ;
; -0.789 ; \clock_divider:clk_count[11] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.730      ;
; -0.786 ; \clock_divider:clk_count[11] ; \clock_divider:clk_count[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.727      ;
; -0.782 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[22] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.729      ;
; -0.781 ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[29] ; clk          ; clk         ; 1.000        ; -0.046     ; 1.722      ;
; -0.781 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[16] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.728      ;
; -0.780 ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[20] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.727      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divided_clk'                                                            ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.118 ; count[1]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.063      ;
; -0.117 ; count[2]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.062      ;
; -0.098 ; count[0]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.043      ;
; -0.090 ; count[2]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.034      ;
; -0.080 ; count[0]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; count[0]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.025      ;
; -0.080 ; count[0]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.025      ;
; -0.073 ; count[1]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 1.017      ;
; -0.072 ; count[1]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.017      ;
; -0.072 ; count[1]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.017      ;
; -0.072 ; count[1]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.017      ;
; -0.072 ; count[1]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.017      ;
; -0.066 ; count[2]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 1.011      ;
; -0.045 ; count[1]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.990      ;
; -0.034 ; count[3]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.041     ; 0.980      ;
; -0.034 ; count[3]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.041     ; 0.980      ;
; -0.034 ; count[3]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.041     ; 0.980      ;
; -0.022 ; count[3]  ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.041     ; 0.968      ;
; -0.020 ; count[2]  ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.965      ;
; -0.020 ; count[2]  ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.965      ;
; -0.020 ; count[2]  ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.965      ;
; -0.001 ; count[3]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.946      ;
; 0.001  ; count2[1] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.944      ;
; 0.004  ; count[0]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.941      ;
; 0.007  ; count[2]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.938      ;
; 0.010  ; count[0]  ; count[3]  ; divided_clk  ; divided_clk ; 1.000        ; -0.043     ; 0.934      ;
; 0.011  ; count2[3] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.934      ;
; 0.030  ; count2[2] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.915      ;
; 0.057  ; count[0]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.888      ;
; 0.073  ; count[3]  ; count[1]  ; divided_clk  ; divided_clk ; 1.000        ; -0.041     ; 0.873      ;
; 0.082  ; count2[0] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.863      ;
; 0.086  ; count2[1] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.859      ;
; 0.092  ; count[3]  ; count[2]  ; divided_clk  ; divided_clk ; 1.000        ; -0.041     ; 0.854      ;
; 0.096  ; count2[3] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.849      ;
; 0.101  ; count2[0] ; count2[2] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.844      ;
; 0.113  ; count2[2] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.832      ;
; 0.156  ; count2[2] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.789      ;
; 0.184  ; count2[0] ; count2[1] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.761      ;
; 0.226  ; count2[1] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.719      ;
; 0.586  ; count[0]  ; count[0]  ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; count2[0] ; count2[0] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; count2[3] ; count2[3] ; divided_clk  ; divided_clk ; 1.000        ; -0.042     ; 0.359      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                           ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.258 ; divided_clk                  ; divided_clk                  ; divided_clk  ; clk         ; 0.000        ; 1.620      ; 1.581      ;
; 0.298  ; \clock_divider:clk_count[15] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.299  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; \clock_divider:clk_count[31] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.301  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; \clock_divider:clk_count[17] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.302  ; \clock_divider:clk_count[10] ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.303  ; \clock_divider:clk_count[30] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.304  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.304  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.352  ; divided_clk                  ; divided_clk                  ; divided_clk  ; clk         ; -0.500       ; 1.620      ; 1.691      ;
; 0.448  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.449  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.451  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.459  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.461  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.586      ;
; 0.461  ; \clock_divider:clk_count[30] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.585      ;
; 0.462  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.586      ;
; 0.462  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.586      ;
; 0.462  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.462  ; \clock_divider:clk_count[8]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.464  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.589      ;
; 0.465  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.589      ;
; 0.465  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.589      ;
; 0.511  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.511  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.511  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.512  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.637      ;
; 0.513  ; \clock_divider:clk_count[29] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.637      ;
; 0.513  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.637      ;
; 0.514  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.638      ;
; 0.514  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.514  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.638      ;
; 0.514  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.515  ; \clock_divider:clk_count[7]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.640      ;
; 0.516  ; \clock_divider:clk_count[15] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.635      ;
; 0.516  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.517  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.517  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.525  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.650      ;
; 0.525  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.650      ;
; 0.527  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.527  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.652      ;
; 0.528  ; \clock_divider:clk_count[28] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.652      ;
; 0.528  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.652      ;
; 0.528  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.530  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.654      ;
; 0.530  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.655      ;
; 0.531  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.655      ;
; 0.541  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.665      ;
; 0.542  ; \clock_divider:clk_count[16] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.666      ;
; 0.543  ; \clock_divider:clk_count[14] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.667      ;
; 0.577  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.702      ;
; 0.577  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.702      ;
; 0.577  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.702      ;
; 0.579  ; \clock_divider:clk_count[27] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.703      ;
; 0.580  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[27] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.580  ; \clock_divider:clk_count[5]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.580  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[29] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.580  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.705      ;
; 0.580  ; \clock_divider:clk_count[21] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.704      ;
; 0.583  ; \clock_divider:clk_count[23] ; \clock_divider:clk_count[28] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.707      ;
; 0.583  ; \clock_divider:clk_count[25] ; \clock_divider:clk_count[30] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.707      ;
; 0.588  ; \clock_divider:clk_count[19] ; \clock_divider:clk_count[19] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.713      ;
; 0.591  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.716      ;
; 0.591  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.716      ;
; 0.592  ; \clock_divider:clk_count[10] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.717      ;
; 0.593  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.717      ;
; 0.593  ; \clock_divider:clk_count[0]  ; \clock_divider:clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.718      ;
; 0.594  ; \clock_divider:clk_count[26] ; \clock_divider:clk_count[31] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.718      ;
; 0.594  ; \clock_divider:clk_count[4]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.594  ; \clock_divider:clk_count[2]  ; \clock_divider:clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.594  ; \clock_divider:clk_count[20] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.718      ;
; 0.595  ; \clock_divider:clk_count[13] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.719      ;
; 0.596  ; \clock_divider:clk_count[6]  ; \clock_divider:clk_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.720      ;
; 0.606  ; \clock_divider:clk_count[12] ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.730      ;
; 0.607  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[25] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.731      ;
; 0.610  ; \clock_divider:clk_count[22] ; \clock_divider:clk_count[26] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.734      ;
; 0.612  ; \clock_divider:clk_count[18] ; \clock_divider:clk_count[18] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.737      ;
; 0.615  ; \clock_divider:clk_count[14] ; \clock_divider:clk_count[17] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.643  ; \clock_divider:clk_count[3]  ; \clock_divider:clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.768      ;
; 0.643  ; \clock_divider:clk_count[1]  ; \clock_divider:clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.768      ;
; 0.645  ; \clock_divider:clk_count[9]  ; \clock_divider:clk_count[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.770      ;
; 0.645  ; \clock_divider:clk_count[17] ; \clock_divider:clk_count[23] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.769      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divided_clk'                                                            ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.181 ; count[1]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; count2[0] ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; count2[2] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; count2[3] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; count2[1] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; count[0]  ; count[0]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.213 ; count2[0] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.339      ;
; 0.328 ; count[0]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.454      ;
; 0.361 ; count2[1] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.487      ;
; 0.378 ; count[0]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.504      ;
; 0.379 ; count[0]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.505      ;
; 0.415 ; count2[3] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.541      ;
; 0.438 ; count[3]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.564      ;
; 0.465 ; count2[1] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.591      ;
; 0.467 ; count2[0] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.593      ;
; 0.473 ; count2[2] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.599      ;
; 0.479 ; count[1]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.041      ; 0.604      ;
; 0.486 ; count2[0] ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.612      ;
; 0.520 ; count2[2] ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.646      ;
; 0.589 ; count[3]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.043      ; 0.716      ;
; 0.589 ; count[3]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.043      ; 0.716      ;
; 0.590 ; count[3]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.043      ; 0.717      ;
; 0.594 ; count[0]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.041      ; 0.719      ;
; 0.672 ; count[2]  ; count[1]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.798      ;
; 0.674 ; count[1]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.800      ;
; 0.676 ; count[2]  ; count[2]  ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.802      ;
; 0.679 ; count[2]  ; count[3]  ; divided_clk  ; divided_clk ; 0.000        ; 0.041      ; 0.804      ;
; 0.706 ; count[2]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.832      ;
; 0.727 ; count2[3] ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.853      ;
; 0.761 ; count[1]  ; count2[0] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.887      ;
; 0.804 ; count[3]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.043      ; 0.931      ;
; 0.804 ; count[3]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.043      ; 0.931      ;
; 0.804 ; count[3]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.043      ; 0.931      ;
; 0.840 ; count[0]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.966      ;
; 0.840 ; count[0]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.966      ;
; 0.840 ; count[0]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.966      ;
; 0.851 ; count[2]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.977      ;
; 0.851 ; count[2]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.977      ;
; 0.851 ; count[2]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 0.977      ;
; 0.906 ; count[1]  ; count2[2] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 1.032      ;
; 0.906 ; count[1]  ; count2[3] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 1.032      ;
; 0.906 ; count[1]  ; count2[1] ; divided_clk  ; divided_clk ; 0.000        ; 0.042      ; 1.032      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[26]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[27]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[28]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[29]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[31]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; \clock_divider:clk_count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divided_clk                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[0]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[10]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[11]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[12]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[13]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[14]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[15]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[1]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[24]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[2]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[3]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[4]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[5]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[6]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[7]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[8]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[9]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divided_clk                      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[16]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[17]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[18]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[19]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[20]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[21]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[22]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[23]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[25]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[26]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[27]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[28]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[29]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[30]     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[31]     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[0]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[10]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[11]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[12]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[13]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[14]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[15]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[16]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[18]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[19]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[1]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[20]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[21]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[22]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[24]|clk ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[2]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[3]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[4]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[5]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[6]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[7]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[8]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[9]|clk  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divided_clk|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[17]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[23]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[25]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[26]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[27]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[28]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[29]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[30]|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; \clock_divider:clk_count[31]|clk ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divided_clk'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count2[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count2[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count2[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count2[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divided_clk ; Rise       ; count[3]                     ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[0]                    ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[1]                    ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[2]                    ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[3]                    ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count[0]                     ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count[1]                     ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count[2]                     ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; divided_clk ; Rise       ; count[3]                     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[0]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[1]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[2]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count2[3]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[0]|clk                 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[1]|clk                 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[2]|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; count[3]|clk                 ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0] ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk   ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count2[0]                    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count2[1]                    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count2[2]                    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count2[3]                    ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count[0]                     ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count[1]                     ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count[2]                     ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; divided_clk ; Rise       ; count[3]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divided_clk ; Rise       ; divided_clk|q                ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|inclk[0] ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; divided_clk~clkctrl|outclk   ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[0]|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[1]|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[2]|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count2[3]|clk                ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[0]|clk                 ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[1]|clk                 ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[2]|clk                 ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; divided_clk ; Rise       ; count[3]|clk                 ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; pb_1      ; divided_clk ; 1.443 ; 2.214 ; Rise       ; divided_clk     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; pb_1      ; divided_clk ; -0.668 ; -1.374 ; Rise       ; divided_clk     ;
+-----------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+--------------------+-------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+-------------+-------+-------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 5.279 ; 5.185 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 4.925 ; 4.989 ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 4.658 ; 4.773 ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 5.045 ; 5.059 ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 5.020 ; 5.095 ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 4.681 ; 4.776 ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 4.797 ; 4.787 ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 5.279 ; 5.185 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 5.513 ; 5.640 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 4.904 ; 5.009 ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 4.552 ; 4.663 ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 4.522 ; 4.630 ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 4.904 ; 5.009 ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 4.549 ; 4.603 ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 5.513 ; 5.640 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 4.745 ; 4.866 ; Rise       ; divided_clk     ;
+--------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+--------------------+-------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+-------------+-------+-------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 4.226 ; 4.280 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 4.426 ; 4.461 ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 4.226 ; 4.280 ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 4.492 ; 4.582 ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 4.517 ; 4.561 ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 4.243 ; 4.323 ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 4.262 ; 4.280 ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 4.730 ; 4.646 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 4.231 ; 4.225 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 4.536 ; 4.606 ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 4.235 ; 4.310 ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 4.266 ; 4.225 ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 4.536 ; 4.606 ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 4.231 ; 4.271 ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 5.160 ; 5.292 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 4.435 ; 4.474 ; Rise       ; divided_clk     ;
+--------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.634  ; -0.258 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.634  ; -0.258 ; N/A      ; N/A     ; -3.000              ;
;  divided_clk     ; -1.304  ; 0.181  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -79.662 ; -0.258 ; 0.0      ; 0.0     ; -55.685             ;
;  clk             ; -70.904 ; -0.258 ; N/A      ; N/A     ; -45.405             ;
;  divided_clk     ; -8.758  ; 0.000  ; N/A      ; N/A     ; -10.280             ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; pb_1      ; divided_clk ; 3.061 ; 3.531 ; Rise       ; divided_clk     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; pb_1      ; divided_clk ; -0.668 ; -1.374 ; Rise       ; divided_clk     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+--------------------+-------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+-------------+--------+--------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 9.952  ; 10.014 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 9.517  ; 9.430  ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 9.017  ; 9.024  ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 9.651  ; 9.486  ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 9.605  ; 9.556  ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 9.034  ; 9.004  ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 9.154  ; 9.006  ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 9.952  ; 10.014 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 10.167 ; 10.264 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 9.434  ; 9.426  ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 8.820  ; 8.808  ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 8.768  ; 8.763  ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 9.434  ; 9.426  ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 8.695  ; 8.828  ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 10.167 ; 10.264 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 9.250  ; 9.187  ; Rise       ; divided_clk     ;
+--------------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+--------------------+-------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+-------------+-------+-------+------------+-----------------+
; seven_segment[*]   ; divided_clk ; 4.226 ; 4.280 ; Rise       ; divided_clk     ;
;  seven_segment[0]  ; divided_clk ; 4.426 ; 4.461 ; Rise       ; divided_clk     ;
;  seven_segment[1]  ; divided_clk ; 4.226 ; 4.280 ; Rise       ; divided_clk     ;
;  seven_segment[2]  ; divided_clk ; 4.492 ; 4.582 ; Rise       ; divided_clk     ;
;  seven_segment[3]  ; divided_clk ; 4.517 ; 4.561 ; Rise       ; divided_clk     ;
;  seven_segment[4]  ; divided_clk ; 4.243 ; 4.323 ; Rise       ; divided_clk     ;
;  seven_segment[5]  ; divided_clk ; 4.262 ; 4.280 ; Rise       ; divided_clk     ;
;  seven_segment[6]  ; divided_clk ; 4.730 ; 4.646 ; Rise       ; divided_clk     ;
; seven_segment2[*]  ; divided_clk ; 4.231 ; 4.225 ; Rise       ; divided_clk     ;
;  seven_segment2[0] ; divided_clk ; 4.536 ; 4.606 ; Rise       ; divided_clk     ;
;  seven_segment2[1] ; divided_clk ; 4.235 ; 4.310 ; Rise       ; divided_clk     ;
;  seven_segment2[2] ; divided_clk ; 4.266 ; 4.225 ; Rise       ; divided_clk     ;
;  seven_segment2[3] ; divided_clk ; 4.536 ; 4.606 ; Rise       ; divided_clk     ;
;  seven_segment2[4] ; divided_clk ; 4.231 ; 4.271 ; Rise       ; divided_clk     ;
;  seven_segment2[5] ; divided_clk ; 5.160 ; 5.292 ; Rise       ; divided_clk     ;
;  seven_segment2[6] ; divided_clk ; 4.435 ; 4.474 ; Rise       ; divided_clk     ;
+--------------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seven_segment[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment2[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment2[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment2[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment2[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment2[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment2[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seven_segment2[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; pb_2                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pb_1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seven_segment[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seven_segment2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; seven_segment2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seven_segment[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; seven_segment2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seven_segment[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seven_segment2[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seven_segment2[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 976      ; 0        ; 0        ; 0        ;
; divided_clk ; clk         ; 1        ; 1        ; 0        ; 0        ;
; divided_clk ; divided_clk ; 74       ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 976      ; 0        ; 0        ; 0        ;
; divided_clk ; clk         ; 1        ; 1        ; 0        ; 0        ;
; divided_clk ; divided_clk ; 74       ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 54    ; 54   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 19 15:22:35 2016
Info: Command: quartus_sta Counter -c Counter
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name divided_clk divided_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.634
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.634       -70.904 clk 
    Info (332119):    -1.304        -8.758 divided_clk 
Info (332146): Worst-case hold slack is -0.158
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.158        -0.158 clk 
    Info (332119):     0.403         0.000 divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.405 clk 
    Info (332119):    -1.285       -10.280 divided_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.246       -60.551 clk 
    Info (332119):    -1.097        -7.343 divided_clk 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.135        -0.135 clk 
    Info (332119):     0.353         0.000 divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -45.405 clk 
    Info (332119):    -1.285       -10.280 divided_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.307       -18.646 clk 
    Info (332119):    -0.118        -0.610 divided_clk 
Info (332146): Worst-case hold slack is -0.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.258        -0.258 clk 
    Info (332119):     0.181         0.000 divided_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.998 clk 
    Info (332119):    -1.000        -8.000 divided_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Wed Oct 19 15:22:43 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:03


