TimeQuest Timing Analyzer report for wrapper_top
Sat Feb 01 10:09:36 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; wrapper_top                                                       ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 200.0 MHz ; 200.0 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.000 ; -208.374           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -145.000                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                      ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.000 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.932      ;
; -3.999 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.931      ;
; -3.999 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.931      ;
; -3.998 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.930      ;
; -3.998 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.930      ;
; -3.998 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.930      ;
; -3.998 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.930      ;
; -3.997 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.929      ;
; -3.997 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.929      ;
; -3.996 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.928      ;
; -3.995 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.927      ;
; -3.941 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.873      ;
; -3.940 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.872      ;
; -3.940 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.872      ;
; -3.939 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.871      ;
; -3.939 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.871      ;
; -3.939 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.871      ;
; -3.939 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.871      ;
; -3.938 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.870      ;
; -3.938 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.870      ;
; -3.937 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.869      ;
; -3.936 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.868      ;
; -3.909 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.838      ;
; -3.855 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.787      ;
; -3.854 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.786      ;
; -3.854 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.786      ;
; -3.853 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.785      ;
; -3.853 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.785      ;
; -3.853 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.785      ;
; -3.853 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.785      ;
; -3.852 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.784      ;
; -3.852 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.784      ;
; -3.851 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.783      ;
; -3.850 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.782      ;
; -3.850 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.779      ;
; -3.840 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.773      ;
; -3.839 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.772      ;
; -3.839 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.772      ;
; -3.838 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.771      ;
; -3.838 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.771      ;
; -3.838 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.771      ;
; -3.838 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.771      ;
; -3.837 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.770      ;
; -3.837 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.770      ;
; -3.836 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.769      ;
; -3.835 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.768      ;
; -3.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.749      ;
; -3.816 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.748      ;
; -3.816 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.748      ;
; -3.815 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.747      ;
; -3.815 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.747      ;
; -3.815 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.747      ;
; -3.815 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.747      ;
; -3.814 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.746      ;
; -3.814 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.746      ;
; -3.813 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.063     ; 4.745      ;
; -3.812 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 4.744      ;
; -3.805 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.734      ;
; -3.805 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.734      ;
; -3.804 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.733      ;
; -3.803 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.732      ;
; -3.783 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.712      ;
; -3.782 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.711      ;
; -3.782 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.711      ;
; -3.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.710      ;
; -3.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.710      ;
; -3.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.710      ;
; -3.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.710      ;
; -3.780 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.709      ;
; -3.780 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.709      ;
; -3.779 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.708      ;
; -3.778 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.707      ;
; -3.764 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.693      ;
; -3.746 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.675      ;
; -3.746 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.675      ;
; -3.745 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.674      ;
; -3.744 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.065     ; 4.674      ;
; -3.744 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.673      ;
; -3.723 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.652      ;
; -3.722 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.651      ;
; -3.722 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.651      ;
; -3.721 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.650      ;
; -3.721 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.650      ;
; -3.721 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.650      ;
; -3.721 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.650      ;
; -3.720 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.649      ;
; -3.720 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.649      ;
; -3.719 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.648      ;
; -3.718 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.647      ;
; -3.703 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.632      ;
; -3.660 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.589      ;
; -3.660 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.589      ;
; -3.659 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.588      ;
; -3.658 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.587      ;
; -3.645 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.575      ;
; -3.645 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.575      ;
; -3.644 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.574      ;
; -3.643 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.573      ;
; -3.640 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.571      ;
; -3.637 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Qreg[0]  ; clk          ; clk         ; 1.000        ; -0.064     ; 4.568      ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.371 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.Idle                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.591      ;
; 0.380 ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.383 ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.603      ;
; 0.383 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.603      ;
; 0.384 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.604      ;
; 0.387 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.607      ;
; 0.392 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.612      ;
; 0.399 ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[2]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.619      ;
; 0.400 ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; DIVTOP:divition_module|DIVDP:dp|Areg[11]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.620      ;
; 0.404 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.624      ;
; 0.407 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.627      ;
; 0.457 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.677      ;
; 0.458 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.678      ;
; 0.461 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.681      ;
; 0.466 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.686      ;
; 0.466 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.686      ;
; 0.467 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.687      ;
; 0.468 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.688      ;
; 0.480 ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.700      ;
; 0.485 ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.705      ;
; 0.487 ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.707      ;
; 0.498 ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.718      ;
; 0.500 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.converging               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.720      ;
; 0.500 ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.720      ;
; 0.500 ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.720      ;
; 0.501 ; DIVTOP:divition_module|DIVDP:dp|Qreg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.721      ;
; 0.515 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.diverging            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.735      ;
; 0.525 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[4]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[12]                       ; clk          ; clk         ; 0.000        ; 0.065      ; 0.747      ;
; 0.529 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[4]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[4]                        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.751      ;
; 0.531 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.751      ;
; 0.538 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[7]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[15]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.540 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[7]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[7]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.759      ;
; 0.540 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[8]                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.759      ;
; 0.555 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.775      ;
; 0.570 ; DIVTOP:divition_module|DIVDP:dp|Areg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Areg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading                  ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.575 ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[7]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.795      ;
; 0.575 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; clk          ; clk         ; 0.000        ; 0.063      ; 0.795      ;
; 0.578 ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.579 ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.581 ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.801      ;
; 0.581 ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[0]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.801      ;
; 0.581 ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[2]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.801      ;
; 0.582 ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[1]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.802      ;
; 0.582 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.802      ;
; 0.582 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.802      ;
; 0.583 ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.803      ;
; 0.583 ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[4]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.803      ;
; 0.586 ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[5]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.806      ;
; 0.586 ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[6]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.806      ;
; 0.586 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.806      ;
; 0.591 ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.811      ;
; 0.594 ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.814      ;
; 0.594 ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.814      ;
; 0.597 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.817      ;
; 0.598 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.818      ;
; 0.598 ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.818      ;
; 0.600 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.diverging            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.820      ;
; 0.601 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.821      ;
; 0.609 ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.829      ;
; 0.609 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.829      ;
; 0.610 ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.830      ;
; 0.610 ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.830      ;
; 0.610 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.830      ;
; 0.611 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.Idle                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.831      ;
; 0.611 ; DIVTOP:divition_module|DIVDP:dp|Qreg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.831      ;
; 0.611 ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.831      ;
; 0.611 ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.831      ;
; 0.611 ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.831      ;
; 0.611 ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.831      ;
; 0.612 ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.832      ;
; 0.613 ; DIVTOP:divition_module|DIVDP:dp|Dreg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.833      ;
; 0.614 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.834      ;
; 0.616 ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[0]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.836      ;
; 0.626 ; DIVTOP:divition_module|DIVDP:dp|Dreg[11]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.846      ;
; 0.633 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.853      ;
; 0.637 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[9]                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.856      ;
; 0.642 ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[3]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.863      ;
; 0.649 ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.869      ;
; 0.652 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.872      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.Idle                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[2]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[3]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.Idle                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.converging            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[6]                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Bus_in[*]  ; clk        ; 2.146 ; 2.579 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; 1.957 ; 2.389 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; 1.768 ; 2.190 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; 1.778 ; 2.171 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; 1.748 ; 2.151 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; 1.976 ; 2.388 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; 2.146 ; 2.579 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; 1.897 ; 2.324 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; 1.719 ; 2.131 ; Rise       ; clk             ;
; data_ready ; clk        ; 1.863 ; 2.264 ; Rise       ; clk             ;
; got_data   ; clk        ; 2.680 ; 3.117 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Bus_in[*]  ; clk        ; -1.356 ; -1.750 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; -1.585 ; -1.998 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; -1.405 ; -1.808 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; -1.418 ; -1.790 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; -1.388 ; -1.771 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; -1.605 ; -1.998 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; -1.771 ; -2.181 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; -1.529 ; -1.937 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; -1.356 ; -1.750 ; Rise       ; clk             ;
; data_ready ; clk        ; -1.486 ; -1.873 ; Rise       ; clk             ;
; got_data   ; clk        ; -1.689 ; -2.119 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 6.279 ; 6.350 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 5.707 ; 5.729 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 6.150 ; 6.153 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 5.990 ; 6.013 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 5.663 ; 5.674 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 6.279 ; 6.350 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 6.164 ; 6.195 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 6.279 ; 6.344 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 6.199 ; 6.183 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 5.944 ; 5.977 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 5.621 ; 5.642 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 5.719 ; 5.736 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 5.484 ; 5.493 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 5.525 ; 5.545 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 5.950 ; 5.952 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 5.797 ; 5.817 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 5.484 ; 5.493 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 6.074 ; 6.141 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 5.964 ; 5.992 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 6.073 ; 6.135 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 5.997 ; 5.981 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 5.754 ; 5.785 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 5.440 ; 5.460 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 5.538 ; 5.553 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.53 MHz ; 225.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.434 ; -172.959          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -145.000                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                       ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.434 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.373      ;
; -3.432 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.371      ;
; -3.432 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.371      ;
; -3.430 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.369      ;
; -3.430 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.369      ;
; -3.430 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.369      ;
; -3.430 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.369      ;
; -3.429 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.368      ;
; -3.429 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.368      ;
; -3.429 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.368      ;
; -3.428 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.367      ;
; -3.380 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.319      ;
; -3.378 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.317      ;
; -3.378 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.317      ;
; -3.376 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.315      ;
; -3.376 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.315      ;
; -3.376 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.315      ;
; -3.376 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.315      ;
; -3.375 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.314      ;
; -3.375 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.314      ;
; -3.375 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.314      ;
; -3.374 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.313      ;
; -3.362 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.298      ;
; -3.309 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.248      ;
; -3.308 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.244      ;
; -3.307 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.246      ;
; -3.307 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.246      ;
; -3.305 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.305 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.305 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.305 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.244      ;
; -3.304 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.304 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.304 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.243      ;
; -3.303 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.242      ;
; -3.296 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.236      ;
; -3.294 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.234      ;
; -3.294 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.234      ;
; -3.292 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.232      ;
; -3.292 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.232      ;
; -3.292 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.232      ;
; -3.292 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.232      ;
; -3.291 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.231      ;
; -3.291 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.231      ;
; -3.291 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 4.231      ;
; -3.290 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 4.230      ;
; -3.279 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.215      ;
; -3.277 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.213      ;
; -3.267 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.206      ;
; -3.265 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.201      ;
; -3.265 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.204      ;
; -3.265 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.204      ;
; -3.263 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.202      ;
; -3.263 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.202      ;
; -3.263 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.202      ;
; -3.263 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.202      ;
; -3.262 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.198      ;
; -3.262 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.201      ;
; -3.262 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.201      ;
; -3.262 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.201      ;
; -3.261 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.200      ;
; -3.237 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.173      ;
; -3.225 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.160      ;
; -3.225 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.161      ;
; -3.223 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.158      ;
; -3.223 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.158      ;
; -3.223 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.159      ;
; -3.221 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.156      ;
; -3.221 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.156      ;
; -3.221 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.156      ;
; -3.221 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.156      ;
; -3.220 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.155      ;
; -3.220 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.155      ;
; -3.220 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.155      ;
; -3.219 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.154      ;
; -3.216 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.058     ; 4.153      ;
; -3.211 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.147      ;
; -3.208 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.144      ;
; -3.187 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.059     ; 4.123      ;
; -3.177 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.112      ;
; -3.175 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.110      ;
; -3.175 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.110      ;
; -3.173 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.108      ;
; -3.173 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.108      ;
; -3.173 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.108      ;
; -3.173 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.108      ;
; -3.172 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.107      ;
; -3.172 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.107      ;
; -3.172 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.107      ;
; -3.171 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.060     ; 4.106      ;
; -3.154 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.090      ;
; -3.152 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.088      ;
; -3.141 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.058     ; 4.078      ;
; -3.140 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.076      ;
; -3.137 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.059     ; 4.073      ;
; -3.131 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.058     ; 4.068      ;
; -3.127 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.058     ; 4.064      ;
; -3.124 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 4.061      ;
; -3.114 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.053      ;
; -3.112 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Qreg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 4.051      ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.330 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.Idle                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.530      ;
; 0.342 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.542      ;
; 0.343 ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.346 ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.351 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.551      ;
; 0.356 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.359 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.559      ;
; 0.361 ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[2]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.561      ;
; 0.363 ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; DIVTOP:divition_module|DIVDP:dp|Areg[11]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.563      ;
; 0.402 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.602      ;
; 0.403 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.603      ;
; 0.409 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.609      ;
; 0.410 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.610      ;
; 0.411 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.611      ;
; 0.412 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.612      ;
; 0.413 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.613      ;
; 0.434 ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.634      ;
; 0.437 ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.637      ;
; 0.438 ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.638      ;
; 0.449 ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.649      ;
; 0.451 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.converging               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.451 ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.451 ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.452 ; DIVTOP:divition_module|DIVDP:dp|Qreg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.652      ;
; 0.465 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.diverging            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.665      ;
; 0.479 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; clk          ; clk         ; 0.000        ; 0.057      ; 0.680      ;
; 0.482 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[4]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[12]                       ; clk          ; clk         ; 0.000        ; 0.059      ; 0.685      ;
; 0.487 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[4]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[4]                        ; clk          ; clk         ; 0.000        ; 0.059      ; 0.690      ;
; 0.496 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[7]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[15]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[8]                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.499 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[7]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[7]                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.512 ; DIVTOP:divition_module|DIVDP:dp|Areg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Areg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading                  ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.517 ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[7]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.517 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.519 ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.720      ;
; 0.520 ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.720      ;
; 0.521 ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.721      ;
; 0.521 ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[1]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.721      ;
; 0.521 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.721      ;
; 0.522 ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[0]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.522 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.522 ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[2]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.523 ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.723      ;
; 0.523 ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[4]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.723      ;
; 0.525 ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[5]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.725      ;
; 0.525 ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[6]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.725      ;
; 0.527 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.727      ;
; 0.531 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.diverging            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.731      ;
; 0.531 ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.731      ;
; 0.532 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.732      ;
; 0.534 ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.734      ;
; 0.534 ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.734      ;
; 0.536 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.736      ;
; 0.536 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.736      ;
; 0.536 ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.736      ;
; 0.545 ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.745      ;
; 0.546 ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.746      ;
; 0.546 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.746      ;
; 0.548 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.Idle                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.748      ;
; 0.548 ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.748      ;
; 0.548 ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.748      ;
; 0.548 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.748      ;
; 0.549 ; DIVTOP:divition_module|DIVDP:dp|Qreg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.749      ;
; 0.549 ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.749      ;
; 0.549 ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.749      ;
; 0.549 ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.749      ;
; 0.550 ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.750      ;
; 0.553 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.753      ;
; 0.554 ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[0]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.754      ;
; 0.561 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.761      ;
; 0.565 ; DIVTOP:divition_module|DIVDP:dp|Dreg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.765      ;
; 0.573 ; DIVTOP:divition_module|DIVDP:dp|Dreg[11]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.773      ;
; 0.579 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.779      ;
; 0.584 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[9]                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.056      ; 0.784      ;
; 0.589 ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[3]                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.790      ;
; 0.592 ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.792      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.Idle                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[2]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[3]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.Idle                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.converging            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[6]                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Bus_in[*]  ; clk        ; 1.853 ; 2.189 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; 1.699 ; 2.007 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; 1.510 ; 1.839 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; 1.533 ; 1.810 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; 1.511 ; 1.793 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; 1.704 ; 2.005 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; 1.853 ; 2.189 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; 1.641 ; 1.951 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; 1.464 ; 1.796 ; Rise       ; clk             ;
; data_ready ; clk        ; 1.581 ; 1.907 ; Rise       ; clk             ;
; got_data   ; clk        ; 2.331 ; 2.667 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Bus_in[*]  ; clk        ; -1.145 ; -1.461 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; -1.370 ; -1.666 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; -1.190 ; -1.505 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; -1.214 ; -1.478 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; -1.193 ; -1.461 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; -1.376 ; -1.664 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; -1.521 ; -1.841 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; -1.315 ; -1.612 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; -1.145 ; -1.463 ; Rise       ; clk             ;
; data_ready ; clk        ; -1.251 ; -1.558 ; Rise       ; clk             ;
; got_data   ; clk        ; -1.451 ; -1.777 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 5.650 ; 5.686 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 5.122 ; 5.133 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 5.539 ; 5.515 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 5.384 ; 5.375 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 5.098 ; 5.075 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 5.645 ; 5.686 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 5.541 ; 5.536 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 5.650 ; 5.680 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 5.580 ; 5.577 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 5.362 ; 5.344 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 5.045 ; 5.043 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 5.152 ; 5.123 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 4.927 ; 4.904 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 4.947 ; 4.957 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 5.347 ; 5.324 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 5.198 ; 5.189 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 4.927 ; 4.904 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 5.450 ; 5.488 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 5.349 ; 5.344 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 5.454 ; 5.482 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 5.387 ; 5.384 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 5.180 ; 5.161 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 4.872 ; 4.869 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 4.978 ; 4.950 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.818 ; -60.912           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -154.072                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                       ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.818 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.768      ;
; -1.818 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.768      ;
; -1.818 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.768      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.817 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.767      ;
; -1.782 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.732      ;
; -1.782 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.732      ;
; -1.782 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.732      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.781 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.731      ;
; -1.756 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.708      ;
; -1.756 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.708      ;
; -1.756 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.708      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.755 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.707      ;
; -1.747 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.695      ;
; -1.731 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.681      ;
; -1.731 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.681      ;
; -1.731 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.681      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.730 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.680      ;
; -1.722 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.672      ;
; -1.722 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.672      ;
; -1.722 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.672      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.721 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.671      ;
; -1.711 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.659      ;
; -1.702 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.650      ;
; -1.701 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.700 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.648      ;
; -1.700 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.648      ;
; -1.698 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.645      ;
; -1.698 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.645      ;
; -1.698 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.645      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.697 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.644      ;
; -1.685 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.635      ;
; -1.666 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.614      ;
; -1.665 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.613      ;
; -1.664 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.611      ;
; -1.664 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.611      ;
; -1.664 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.611      ;
; -1.664 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.612      ;
; -1.664 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.612      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.663 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 2.610      ;
; -1.660 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.608      ;
; -1.640 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.590      ;
; -1.639 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.589      ;
; -1.639 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.587      ;
; -1.638 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.588      ;
; -1.638 ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.588      ;
; -1.615 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.563      ;
; -1.614 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.562      ;
; -1.613 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.561      ;
; -1.613 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.561      ;
; -1.606 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1] ; DIVTOP:divition_module|DIVDP:dp|Areg[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 2.554      ;
; -1.605 ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0] ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 2.554      ;
+--------+---------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.199 ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.Idle                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.205 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.209 ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; DIVTOP:divition_module|DIVDP:dp|Areg[11]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.219 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.219 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.248 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.368      ;
; 0.248 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.368      ;
; 0.249 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.369      ;
; 0.252 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.257 ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.264 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.converging               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; DIVTOP:divition_module|DIVDP:dp|Qreg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.270 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[4]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[12]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.273 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[4]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[4]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.276 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[8]                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.277 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.diverging            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.279 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[7]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[15]                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.398      ;
; 0.279 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.empty                ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[7]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[7]                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.298 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready    ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.305 ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; DIVTOP:divition_module|DIVDP:dp|Areg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Areg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[7]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading                  ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.waiting_for_got      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.making_sure_got_data ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                              ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[0]                    ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Count[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.320 ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.diverging            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; DIVTOP:divition_module|DIVDP:dp|Dreg[1]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|co_reg                      ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_cu:OUTPUT_WRAPPER_CU|pstate.Idle                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.325 ; DIVTOP:divition_module|DIVDP:dp|Dreg[11]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Qreg[4]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                               ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.329 ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                       ; DIVTOP:divition_module|DIVCU:cu|pstate.Idle                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.329 ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                               ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.329 ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                              ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.330 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer        ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.332 ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.333 ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                               ; output_wrapper_top:OUTPUT_WRAPPER_TOP|output_wrapper_dp:OUTPUT_WRAPPER_DP|Bus[3]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.454      ;
; 0.333 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[9]                        ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.453      ;
; 0.338 ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                              ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.458      ;
; 0.342 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[6]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[6]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
; 0.342 ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Dreg_8b[6]                      ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|M_16b[14]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[0]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[1]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[2]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|Count[3]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.Idle                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.dividing                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.loading                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVCU:cu|pstate.starting                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Areg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Dreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Mreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[13]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[8]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|DIVDP:dp|Qreg[9]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[2]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DIVTOP:divition_module|preprocess_D:preprocessor|MSB_D_reg[3]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.Idle                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.accepting             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.calculating           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.converging            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.loading               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.starting              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_buffer     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_cu:INPUT_WRAPPER_CU|pstate.wating_for_data_ready ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|Count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; input_wrapper_top:INPUT_WRAPPER_TOP|input_wrapper_dp:INPUT_WRAPPER_DP|D_16b[6]                     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Bus_in[*]  ; clk        ; 1.220 ; 1.840 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; 1.118 ; 1.721 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; 1.002 ; 1.606 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; 0.996 ; 1.579 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; 0.982 ; 1.562 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; 1.119 ; 1.720 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; 1.220 ; 1.840 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; 1.080 ; 1.673 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; 0.973 ; 1.561 ; Rise       ; clk             ;
; data_ready ; clk        ; 1.047 ; 1.627 ; Rise       ; clk             ;
; got_data   ; clk        ; 1.514 ; 2.113 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Bus_in[*]  ; clk        ; -0.771 ; -1.344 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; -0.911 ; -1.499 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; -0.800 ; -1.388 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; -0.792 ; -1.361 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; -0.779 ; -1.346 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; -0.912 ; -1.497 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; -1.007 ; -1.611 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; -0.875 ; -1.453 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; -0.771 ; -1.344 ; Rise       ; clk             ;
; data_ready ; clk        ; -0.827 ; -1.407 ; Rise       ; clk             ;
; got_data   ; clk        ; -0.957 ; -1.564 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 3.713 ; 3.850 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 3.363 ; 3.438 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 3.610 ; 3.709 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 3.511 ; 3.599 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 3.320 ; 3.405 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 3.709 ; 3.850 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 3.604 ; 3.722 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 3.713 ; 3.849 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 3.631 ; 3.731 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 3.494 ; 3.599 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 3.301 ; 3.362 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 3.355 ; 3.445 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 3.217 ; 3.300 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 3.255 ; 3.327 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 3.492 ; 3.587 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 3.397 ; 3.482 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 3.217 ; 3.300 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 3.587 ; 3.722 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 3.486 ; 3.600 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 3.591 ; 3.722 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 3.512 ; 3.608 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 3.384 ; 3.486 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 3.197 ; 3.256 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 3.250 ; 3.338 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.000   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.000   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -208.374 ; 0.0   ; 0.0      ; 0.0     ; -154.072            ;
;  clk             ; -208.374 ; 0.000 ; N/A      ; N/A     ; -154.072            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Bus_in[*]  ; clk        ; 2.146 ; 2.579 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; 1.957 ; 2.389 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; 1.768 ; 2.190 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; 1.778 ; 2.171 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; 1.748 ; 2.151 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; 1.976 ; 2.388 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; 2.146 ; 2.579 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; 1.897 ; 2.324 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; 1.719 ; 2.131 ; Rise       ; clk             ;
; data_ready ; clk        ; 1.863 ; 2.264 ; Rise       ; clk             ;
; got_data   ; clk        ; 2.680 ; 3.117 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; Bus_in[*]  ; clk        ; -0.771 ; -1.344 ; Rise       ; clk             ;
;  Bus_in[0] ; clk        ; -0.911 ; -1.499 ; Rise       ; clk             ;
;  Bus_in[1] ; clk        ; -0.800 ; -1.388 ; Rise       ; clk             ;
;  Bus_in[2] ; clk        ; -0.792 ; -1.361 ; Rise       ; clk             ;
;  Bus_in[3] ; clk        ; -0.779 ; -1.346 ; Rise       ; clk             ;
;  Bus_in[4] ; clk        ; -0.912 ; -1.497 ; Rise       ; clk             ;
;  Bus_in[5] ; clk        ; -1.007 ; -1.611 ; Rise       ; clk             ;
;  Bus_in[6] ; clk        ; -0.875 ; -1.453 ; Rise       ; clk             ;
;  Bus_in[7] ; clk        ; -0.771 ; -1.344 ; Rise       ; clk             ;
; data_ready ; clk        ; -0.827 ; -1.407 ; Rise       ; clk             ;
; got_data   ; clk        ; -0.957 ; -1.564 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 6.279 ; 6.350 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 5.707 ; 5.729 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 6.150 ; 6.153 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 5.990 ; 6.013 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 5.663 ; 5.674 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 6.279 ; 6.350 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 6.164 ; 6.195 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 6.279 ; 6.344 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 6.199 ; 6.183 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 5.944 ; 5.977 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 5.621 ; 5.642 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 5.719 ; 5.736 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Bus_out[*]      ; clk        ; 3.217 ; 3.300 ; Rise       ; clk             ;
;  Bus_out[0]     ; clk        ; 3.255 ; 3.327 ; Rise       ; clk             ;
;  Bus_out[1]     ; clk        ; 3.492 ; 3.587 ; Rise       ; clk             ;
;  Bus_out[2]     ; clk        ; 3.397 ; 3.482 ; Rise       ; clk             ;
;  Bus_out[3]     ; clk        ; 3.217 ; 3.300 ; Rise       ; clk             ;
;  Bus_out[4]     ; clk        ; 3.587 ; 3.722 ; Rise       ; clk             ;
;  Bus_out[5]     ; clk        ; 3.486 ; 3.600 ; Rise       ; clk             ;
;  Bus_out[6]     ; clk        ; 3.591 ; 3.722 ; Rise       ; clk             ;
;  Bus_out[7]     ; clk        ; 3.512 ; 3.608 ; Rise       ; clk             ;
; buffer_ready    ; clk        ; 3.384 ; 3.486 ; Rise       ; clk             ;
; data_accepted   ; clk        ; 3.197 ; 3.256 ; Rise       ; clk             ;
; ready_for_input ; clk        ; 3.250 ; 3.338 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_accepted   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buffer_ready    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready_for_input ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_ready              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; got_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus_in[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_accepted   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; buffer_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ready_for_input ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Bus_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Bus_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Bus_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Bus_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Bus_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Bus_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_accepted   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; buffer_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ready_for_input ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Bus_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Bus_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_accepted   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; buffer_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ready_for_input ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bus_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Bus_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bus_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2707     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2707     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 158   ; 158  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 01 10:09:32 2025
Info: Command: quartus_sta wrapper_top -c wrapper_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wrapper_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000      -208.374 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.357         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -145.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.434      -172.959 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -145.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.818       -60.912 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -154.072 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4624 megabytes
    Info: Processing ended: Sat Feb 01 10:09:36 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


