TimeQuest Timing Analyzer report for mp1
Sat Sep 16 21:12:13 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sat Sep 16 21:12:10 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.89 MHz ; 103.89 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.374 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.296 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 4.743 ; 4.519 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.873 ; 3.610 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 4.743 ; 4.519 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.847 ; 3.663 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.394 ; 3.151 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 4.328 ; 4.139 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.553 ; 3.394 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 4.490 ; 4.187 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 4.437 ; 4.177 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.740 ; 3.417 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 4.088 ; 3.833 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 4.202 ; 3.983 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.999 ; 3.658 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 4.151 ; 3.931 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 4.332 ; 4.052 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 4.119 ; 3.876 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 4.188 ; 3.890 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.820 ; 3.548 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.636 ; -2.463 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.934 ; -2.759 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -3.389 ; -3.225 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.907 ; -2.735 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.807 ; -2.553 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -3.124 ; -2.910 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.636 ; -2.463 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -3.592 ; -3.323 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -3.546 ; -3.315 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -3.088 ; -2.836 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -3.079 ; -2.855 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -3.114 ; -2.879 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.936 ; -2.625 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -3.250 ; -2.996 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -3.157 ; -2.895 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.960 ; -2.688 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.881 ; -2.600 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.750 ; -2.570 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.857 ; 6.800 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.215 ; 6.153 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.101 ; 5.973 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.954 ; 5.934 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.644 ; 6.563 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.257 ; 6.122 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.311 ; 6.267 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.830 ; 6.713 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.608 ; 6.483 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.857 ; 6.800 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.377 ; 6.324 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.207 ; 6.080 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.998 ; 5.986 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.582 ; 6.526 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.182 ; 6.046 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.561 ; 6.393 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.002 ; 6.009 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.634 ; 6.677 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.634 ; 6.677 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.158 ; 6.283 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.046 ; 6.948 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.226 ; 7.043 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.986 ; 5.931 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.609 ; 6.491 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.214 ; 6.104 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.308 ; 6.248 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.103 ; 6.050 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 7.146 ; 7.022 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.701 ; 6.629 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 7.226 ; 7.043 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.046 ; 6.013 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.984 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.548 ; 6.510 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.503 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.342 ; 6.200 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.893 ; 6.839 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.809 ; 6.736 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.442 ; 6.333 ; Rise       ; clk             ;
; mem_write           ; clk        ; 7.132 ; 7.001 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.658 ; 5.637 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.925 ; 5.863 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.819 ; 5.694 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.658 ; 5.637 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.313 ; 6.234 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.946 ; 5.814 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.996 ; 5.951 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.492 ; 6.378 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.298 ; 6.176 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.515 ; 6.458 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.060 ; 6.006 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.897 ; 5.773 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.717 ; 5.707 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.253 ; 6.197 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.895 ; 5.763 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.235 ; 6.072 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.704 ; 5.707 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.851 ; 5.969 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.322 ; 6.360 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.851 ; 5.969 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.851 ; 5.782 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.687 ; 5.634 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.687 ; 5.634 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.282 ; 6.167 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.907 ; 5.798 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.994 ; 5.934 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.798 ; 5.744 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.809 ; 6.688 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.389 ; 6.318 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.884 ; 6.707 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.745 ; 5.714 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.706 ; 5.675 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.241 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.199 ; 6.051 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.028 ; 5.890 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.549 ; 6.495 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.470 ; 6.397 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.142 ; 6.034 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.480 ; 6.377 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.37 MHz ; 112.37 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.101 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.272 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 4.393 ; 4.195 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.609 ; 3.352 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 4.393 ; 4.195 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.558 ; 3.374 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.167 ; 2.962 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 4.029 ; 3.826 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.283 ; 3.127 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 4.181 ; 3.902 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 4.144 ; 3.867 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.500 ; 3.213 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.810 ; 3.557 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.897 ; 3.662 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.742 ; 3.405 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.856 ; 3.677 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 4.034 ; 3.754 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.850 ; 3.617 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.902 ; 3.585 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.542 ; 3.301 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.483 ; -2.321 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.776 ; -2.584 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -3.200 ; -3.053 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.736 ; -2.545 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.655 ; -2.414 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.945 ; -2.711 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.483 ; -2.321 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -3.373 ; -3.125 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -3.354 ; -3.137 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.912 ; -2.671 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.920 ; -2.718 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.938 ; -2.724 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.784 ; -2.511 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -3.067 ; -2.864 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.982 ; -2.731 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.811 ; -2.567 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.724 ; -2.455 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.591 ; -2.423 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.454 ; 6.385 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.872 ; 5.795 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.769 ; 5.671 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.642 ; 5.634 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.275 ; 6.196 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.925 ; 5.809 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.953 ; 5.924 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.435 ; 6.350 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.282 ; 6.163 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.454 ; 6.385 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.017 ; 5.982 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.875 ; 5.767 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.677 ; 5.664 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.223 ; 6.171 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.831 ; 5.742 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.203 ; 6.076 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.681 ; 5.671 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.310 ; 6.320 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.310 ; 6.320 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.846 ; 5.934 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.613 ; 6.533 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.865 ; 6.701 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.655 ; 5.603 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.240 ; 6.141 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.872 ; 5.776 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.960 ; 5.904 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.767 ; 5.710 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.781 ; 6.660 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.331 ; 6.251 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.865 ; 6.701 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.709 ; 5.669 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.646 ; 5.619 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.204 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.119 ; 6.014 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.995 ; 5.860 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.490 ; 6.410 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.431 ; 6.343 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.082 ; 5.984 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.715 ; 6.563 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.370 ; 5.364 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.608 ; 5.535 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.510 ; 5.417 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.370 ; 5.364 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.971 ; 5.895 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.638 ; 5.528 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.664 ; 5.637 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.124 ; 6.042 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.996 ; 5.884 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.139 ; 6.074 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.727 ; 5.694 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.590 ; 5.488 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.426 ; 5.414 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.921 ; 5.872 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.569 ; 5.485 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.903 ; 5.782 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.408 ; 5.398 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.563 ; 5.647 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.021 ; 6.032 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.563 ; 5.647 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.528 ; 5.452 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.384 ; 5.334 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.384 ; 5.334 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.938 ; 5.843 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.589 ; 5.497 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.671 ; 5.618 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.486 ; 5.432 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.470 ; 6.355 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.045 ; 5.969 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.548 ; 6.393 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.438 ; 5.399 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.396 ; 5.371 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.921 ; 5.904 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.843 ; 5.743 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.707 ; 5.578 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.174 ; 6.098 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.120 ; 6.036 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.807 ; 5.714 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.107 ; 5.993 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.108 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.651 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.067 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.523 ; 2.494 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.067 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.463 ; 2.462 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.241 ; 2.200 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.863 ; 2.844 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.262 ; 2.241 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.933 ; 2.913 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.870 ; 2.854 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.516 ; 2.462 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.627 ; 2.602 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.681 ; 2.701 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.622 ; 2.556 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.680 ; 2.661 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.825 ; 2.785 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.702 ; 2.695 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.588 ; 2.543 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.385 ; 2.327 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.697 ; -1.659 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.931 ; -1.919 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.284 ; -2.286 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.846 ; -1.840 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.865 ; -1.811 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.054 ; -2.013 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.697 ; -1.659 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.376 ; -2.358 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.393 ; -2.382 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.044 ; -1.993 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.053 ; -2.009 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.036 ; -2.010 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.971 ; -1.903 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.128 ; -2.113 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.110 ; -2.078 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.992 ; -1.965 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.838 ; -1.781 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.806 ; -1.772 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.744 ; 4.772 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.312 ; 4.277 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.238 ; 4.208 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.206 ; 4.204 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.654 ; 4.667 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.397 ; 4.366 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.424 ; 4.426 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.723 ; 4.758 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.718 ; 4.737 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.744 ; 4.772 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.403 ; 4.424 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.350 ; 4.311 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.201 ; 4.195 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.620 ; 4.655 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.333 ; 4.296 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.571 ; 4.539 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.196 ; 4.214 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.768 ; 4.704 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.768 ; 4.704 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.341 ; 4.364 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.765 ; 4.756 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.098 ; 5.139 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.205 ; 4.199 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.618 ; 4.603 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.290 ; 4.265 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.411 ; 4.404 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.293 ; 4.301 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.014 ; 5.064 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.647 ; 4.686 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.098 ; 5.139 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.149 ; 4.129 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.195 ; 4.192 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.620 ; 4.681 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.563 ; 4.523 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.403 ; 4.367 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.734 ; 4.786 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.710 ; 4.736 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.507 ; 4.481 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.858 ; 4.844 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.986 ; 3.997 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.114 ; 4.079 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.043 ; 4.013 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.423 ; 4.434 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.178 ; 4.148 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.489 ; 4.521 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.501 ; 4.518 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.510 ; 4.535 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.183 ; 4.203 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.133 ; 4.094 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.011 ; 4.005 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.390 ; 4.422 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.135 ; 4.098 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.343 ; 4.312 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.986 ; 4.002 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.123 ; 4.146 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.546 ; 4.486 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.123 ; 4.146 ; Rise       ; clk             ;
; mem_read            ; clk        ; 3.990 ; 3.957 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.946 ; 3.926 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.998 ; 3.991 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.389 ; 4.374 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.077 ; 4.052 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.193 ; 4.185 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.079 ; 4.086 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.783 ; 4.828 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.433 ; 4.469 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.862 ; 4.899 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 3.946 ; 3.926 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.007 ; 4.004 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.407 ; 4.465 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.354 ; 4.316 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.185 ; 4.150 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.498 ; 4.547 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.475 ; 4.499 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.301 ; 4.275 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.460 ; 4.441 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.374 ; 0.183 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 0.374 ; 0.183 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 4.743 ; 4.519 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.873 ; 3.610 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 4.743 ; 4.519 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.847 ; 3.663 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.394 ; 3.151 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 4.328 ; 4.139 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.553 ; 3.394 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 4.490 ; 4.187 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 4.437 ; 4.177 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.740 ; 3.417 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 4.088 ; 3.833 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 4.202 ; 3.983 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.999 ; 3.658 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 4.151 ; 3.931 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 4.332 ; 4.052 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 4.119 ; 3.876 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 4.188 ; 3.890 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.820 ; 3.548 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.697 ; -1.659 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.931 ; -1.919 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.284 ; -2.286 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.846 ; -1.840 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.865 ; -1.811 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.054 ; -2.013 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.697 ; -1.659 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.376 ; -2.358 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.393 ; -2.382 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.044 ; -1.993 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.053 ; -2.009 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.036 ; -2.010 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.971 ; -1.903 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.128 ; -2.113 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.110 ; -2.078 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.992 ; -1.965 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.838 ; -1.781 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.806 ; -1.772 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.857 ; 6.800 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.215 ; 6.153 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.101 ; 5.973 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.954 ; 5.934 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.644 ; 6.563 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.257 ; 6.122 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.311 ; 6.267 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.830 ; 6.713 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.608 ; 6.483 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.857 ; 6.800 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.377 ; 6.324 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.207 ; 6.080 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.998 ; 5.986 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.582 ; 6.526 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.182 ; 6.046 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.561 ; 6.393 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.002 ; 6.009 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.634 ; 6.677 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.634 ; 6.677 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.158 ; 6.283 ; Rise       ; clk             ;
; mem_read            ; clk        ; 7.046 ; 6.948 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 7.226 ; 7.043 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.986 ; 5.931 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.609 ; 6.491 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.214 ; 6.104 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.308 ; 6.248 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.103 ; 6.050 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 7.146 ; 7.022 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.701 ; 6.629 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 7.226 ; 7.043 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.046 ; 6.013 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.984 ; 5.950 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.548 ; 6.510 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.503 ; 6.349 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.342 ; 6.200 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.893 ; 6.839 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.809 ; 6.736 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.442 ; 6.333 ; Rise       ; clk             ;
; mem_write           ; clk        ; 7.132 ; 7.001 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.986 ; 3.997 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.114 ; 4.079 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.043 ; 4.013 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.423 ; 4.434 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.178 ; 4.148 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.489 ; 4.521 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.501 ; 4.518 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.510 ; 4.535 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.183 ; 4.203 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.133 ; 4.094 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.011 ; 4.005 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.390 ; 4.422 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.135 ; 4.098 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.343 ; 4.312 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.986 ; 4.002 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.123 ; 4.146 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.546 ; 4.486 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.123 ; 4.146 ; Rise       ; clk             ;
; mem_read            ; clk        ; 3.990 ; 3.957 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.946 ; 3.926 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 3.998 ; 3.991 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.389 ; 4.374 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.077 ; 4.052 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.193 ; 4.185 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.079 ; 4.086 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.783 ; 4.828 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.433 ; 4.469 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.862 ; 4.899 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 3.946 ; 3.926 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.007 ; 4.004 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.407 ; 4.465 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.354 ; 4.316 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.185 ; 4.150 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.498 ; 4.547 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.475 ; 4.499 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.301 ; 4.275 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.460 ; 4.441 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.003 V            ; 0.164 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.003 V           ; 0.164 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0165 V           ; 0.148 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0165 V          ; 0.148 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6287356  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6287356  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sat Sep 16 21:12:09 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 0.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.374               0.000 clk 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.296               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.101
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.101               0.000 clk 
Info (332146): Worst-case hold slack is 0.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.272               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.108               0.000 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.651               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 499 megabytes
    Info: Processing ended: Sat Sep 16 21:12:13 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


