TimeQuest Timing Analyzer report for EB02
Mon Dec 07 12:16:06 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clk'
 12. Slow Model Setup: 'ReadRam'
 13. Slow Model Setup: 'ReadReg'
 14. Slow Model Hold: 'Clk'
 15. Slow Model Hold: 'ReadReg'
 16. Slow Model Hold: 'ReadRam'
 17. Slow Model Minimum Pulse Width: 'Clk'
 18. Slow Model Minimum Pulse Width: 'ReadRam'
 19. Slow Model Minimum Pulse Width: 'ReadReg'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'Clk'
 30. Fast Model Setup: 'ReadRam'
 31. Fast Model Setup: 'ReadReg'
 32. Fast Model Hold: 'Clk'
 33. Fast Model Hold: 'ReadReg'
 34. Fast Model Hold: 'ReadRam'
 35. Fast Model Minimum Pulse Width: 'Clk'
 36. Fast Model Minimum Pulse Width: 'ReadRam'
 37. Fast Model Minimum Pulse Width: 'ReadReg'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; EB02                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }     ;
; ReadRam    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ReadRam } ;
; ReadReg    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ReadReg } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.04 MHz ; 52.04 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; Clk     ; -18.217 ; -25128.617    ;
; ReadRam ; -6.712  ; -49.563       ;
; ReadReg ; -0.869  ; -5.082        ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clk     ; 0.391 ; 0.000         ;
; ReadReg ; 0.780 ; 0.000         ;
; ReadRam ; 2.771 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clk     ; -1.380 ; -2153.380           ;
; ReadRam ; -1.380 ; -9.380              ;
; ReadReg ; -1.380 ; -9.380              ;
+---------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                               ;
+---------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -18.217 ; pc[0]     ; REG[3][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 19.244     ;
; -18.204 ; pc[2]     ; REG[3][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 19.231     ;
; -18.132 ; pc[0]     ; REG[0][6] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 19.155     ;
; -18.128 ; pc[4]     ; REG[3][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 19.155     ;
; -18.119 ; pc[2]     ; REG[0][6] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 19.142     ;
; -18.068 ; pc[0]     ; REG[2][6] ; Clk          ; Clk         ; 1.000        ; -0.016     ; 19.088     ;
; -18.055 ; pc[2]     ; REG[2][6] ; Clk          ; Clk         ; 1.000        ; -0.016     ; 19.075     ;
; -18.049 ; pc[3]     ; REG[3][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 19.076     ;
; -18.043 ; pc[4]     ; REG[0][6] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 19.066     ;
; -18.002 ; pc[0]     ; REG[1][4] ; Clk          ; Clk         ; 1.000        ; -0.007     ; 19.031     ;
; -17.989 ; pc[2]     ; REG[1][4] ; Clk          ; Clk         ; 1.000        ; -0.007     ; 19.018     ;
; -17.979 ; pc[4]     ; REG[2][6] ; Clk          ; Clk         ; 1.000        ; -0.016     ; 18.999     ;
; -17.964 ; pc[3]     ; REG[0][6] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.987     ;
; -17.961 ; pc[1]     ; REG[3][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.988     ;
; -17.957 ; pc[6]     ; REG[3][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.984     ;
; -17.913 ; pc[4]     ; REG[1][4] ; Clk          ; Clk         ; 1.000        ; -0.007     ; 18.942     ;
; -17.900 ; pc[3]     ; REG[2][6] ; Clk          ; Clk         ; 1.000        ; -0.016     ; 18.920     ;
; -17.880 ; pc[0]     ; REG[0][3] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.903     ;
; -17.876 ; pc[1]     ; REG[0][6] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.899     ;
; -17.872 ; pc[6]     ; REG[0][6] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.895     ;
; -17.867 ; pc[2]     ; REG[0][3] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.890     ;
; -17.845 ; pc[0]     ; REG[3][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.867     ;
; -17.844 ; pc[0]     ; REG[1][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.866     ;
; -17.834 ; pc[3]     ; REG[1][4] ; Clk          ; Clk         ; 1.000        ; -0.007     ; 18.863     ;
; -17.832 ; pc[2]     ; REG[3][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.854     ;
; -17.831 ; pc[2]     ; REG[1][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.853     ;
; -17.812 ; pc[1]     ; REG[2][6] ; Clk          ; Clk         ; 1.000        ; -0.016     ; 18.832     ;
; -17.808 ; pc[6]     ; REG[2][6] ; Clk          ; Clk         ; 1.000        ; -0.016     ; 18.828     ;
; -17.791 ; pc[4]     ; REG[0][3] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.814     ;
; -17.788 ; pc[5]     ; REG[3][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.815     ;
; -17.756 ; pc[4]     ; REG[3][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.778     ;
; -17.755 ; pc[4]     ; REG[1][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.777     ;
; -17.746 ; pc[1]     ; REG[1][4] ; Clk          ; Clk         ; 1.000        ; -0.007     ; 18.775     ;
; -17.742 ; pc[6]     ; REG[1][4] ; Clk          ; Clk         ; 1.000        ; -0.007     ; 18.771     ;
; -17.715 ; pc[0]     ; REG[0][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.742     ;
; -17.712 ; pc[3]     ; REG[0][3] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.735     ;
; -17.703 ; pc[5]     ; REG[0][6] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.726     ;
; -17.702 ; pc[2]     ; REG[0][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.729     ;
; -17.677 ; pc[3]     ; REG[3][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.699     ;
; -17.676 ; pc[3]     ; REG[1][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.698     ;
; -17.658 ; pc[0]     ; REG[0][2] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.681     ;
; -17.650 ; pc[0]     ; REG[3][2] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.677     ;
; -17.649 ; pc[6]     ; REG[0][3] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.672     ;
; -17.645 ; pc[2]     ; REG[0][2] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.668     ;
; -17.639 ; pc[5]     ; REG[2][6] ; Clk          ; Clk         ; 1.000        ; -0.016     ; 18.659     ;
; -17.637 ; pc[2]     ; REG[3][2] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.664     ;
; -17.626 ; pc[4]     ; REG[0][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.653     ;
; -17.624 ; pc[1]     ; REG[0][3] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.647     ;
; -17.589 ; pc[1]     ; REG[3][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.611     ;
; -17.588 ; pc[1]     ; REG[1][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.610     ;
; -17.585 ; pc[6]     ; REG[3][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.607     ;
; -17.584 ; pc[6]     ; REG[1][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.606     ;
; -17.573 ; pc[5]     ; REG[1][4] ; Clk          ; Clk         ; 1.000        ; -0.007     ; 18.602     ;
; -17.569 ; pc[0]     ; REG[3][3] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.596     ;
; -17.569 ; pc[4]     ; REG[0][2] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.592     ;
; -17.561 ; pc[4]     ; REG[3][2] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.588     ;
; -17.556 ; pc[2]     ; REG[3][3] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.583     ;
; -17.547 ; pc[3]     ; REG[0][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.574     ;
; -17.506 ; pc[0]     ; REG[0][5] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.529     ;
; -17.493 ; pc[2]     ; REG[0][5] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.516     ;
; -17.490 ; pc[3]     ; REG[0][2] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.513     ;
; -17.482 ; pc[3]     ; REG[3][2] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.509     ;
; -17.480 ; pc[4]     ; REG[3][3] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.507     ;
; -17.478 ; pc[0]     ; REG[1][5] ; Clk          ; Clk         ; 1.000        ; -0.011     ; 18.503     ;
; -17.465 ; pc[2]     ; REG[1][5] ; Clk          ; Clk         ; 1.000        ; -0.011     ; 18.490     ;
; -17.459 ; pc[1]     ; REG[0][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.486     ;
; -17.455 ; pc[6]     ; REG[0][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.482     ;
; -17.451 ; pc[5]     ; REG[0][3] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.474     ;
; -17.417 ; pc[4]     ; REG[0][5] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.440     ;
; -17.416 ; pc[5]     ; REG[3][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.438     ;
; -17.415 ; pc[5]     ; REG[1][6] ; Clk          ; Clk         ; 1.000        ; -0.014     ; 18.437     ;
; -17.410 ; pc[0]     ; REG[2][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.438     ;
; -17.410 ; pc[0]     ; REG[1][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.438     ;
; -17.402 ; pc[1]     ; REG[0][2] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.425     ;
; -17.401 ; pc[3]     ; REG[3][3] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.428     ;
; -17.398 ; pc[6]     ; REG[0][2] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.421     ;
; -17.397 ; pc[2]     ; REG[2][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.425     ;
; -17.397 ; pc[2]     ; REG[1][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.425     ;
; -17.394 ; pc[1]     ; REG[3][2] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.421     ;
; -17.390 ; pc[6]     ; REG[3][2] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.417     ;
; -17.389 ; pc[4]     ; REG[1][5] ; Clk          ; Clk         ; 1.000        ; -0.011     ; 18.414     ;
; -17.338 ; pc[6]     ; REG[3][3] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.365     ;
; -17.338 ; pc[3]     ; REG[0][5] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.361     ;
; -17.321 ; pc[4]     ; REG[2][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.349     ;
; -17.321 ; pc[4]     ; REG[1][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.349     ;
; -17.313 ; pc[1]     ; REG[3][3] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.340     ;
; -17.310 ; pc[3]     ; REG[1][5] ; Clk          ; Clk         ; 1.000        ; -0.011     ; 18.335     ;
; -17.286 ; pc[5]     ; REG[0][4] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.313     ;
; -17.257 ; pc[0]     ; REG[3][5] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.284     ;
; -17.250 ; pc[1]     ; REG[0][5] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.273     ;
; -17.246 ; pc[0]     ; REG[1][2] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.274     ;
; -17.246 ; pc[6]     ; REG[0][5] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.269     ;
; -17.244 ; pc[0]     ; REG[2][2] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.272     ;
; -17.244 ; pc[2]     ; REG[3][5] ; Clk          ; Clk         ; 1.000        ; -0.009     ; 18.271     ;
; -17.242 ; pc[3]     ; REG[2][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.270     ;
; -17.242 ; pc[3]     ; REG[1][3] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.270     ;
; -17.233 ; pc[2]     ; REG[1][2] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.261     ;
; -17.231 ; pc[2]     ; REG[2][2] ; Clk          ; Clk         ; 1.000        ; -0.008     ; 18.259     ;
; -17.229 ; pc[5]     ; REG[0][2] ; Clk          ; Clk         ; 1.000        ; -0.013     ; 18.252     ;
; -17.222 ; pc[1]     ; REG[1][5] ; Clk          ; Clk         ; 1.000        ; -0.011     ; 18.247     ;
+---------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ReadRam'                                                                                  ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -6.712 ; RAM[213][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.000      ; 7.748      ;
; -6.624 ; RAM[118][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.018     ; 7.642      ;
; -6.526 ; RAM[48][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 7.533      ;
; -6.495 ; RAM[50][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.023     ; 7.508      ;
; -6.470 ; RAM[228][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.045     ; 7.461      ;
; -6.469 ; RAM[176][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 7.476      ;
; -6.461 ; RAM[62][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.018     ; 7.479      ;
; -6.437 ; RAM[242][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.010     ; 7.463      ;
; -6.375 ; RAM[59][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.027     ; 7.384      ;
; -6.330 ; RAM[177][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.020     ; 7.346      ;
; -6.326 ; RAM[126][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.018     ; 7.344      ;
; -6.319 ; RAM[95][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.011     ; 7.344      ;
; -6.311 ; RAM[125][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.011     ; 7.336      ;
; -6.304 ; RAM[240][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.010     ; 7.330      ;
; -6.282 ; RAM[200][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.007     ; 7.311      ;
; -6.276 ; RAM[33][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.026     ; 7.286      ;
; -6.249 ; RAM[89][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 7.255      ;
; -6.248 ; RAM[121][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.027     ; 7.257      ;
; -6.247 ; RAM[114][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.013     ; 7.270      ;
; -6.234 ; RAM[24][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.040     ; 7.230      ;
; -6.226 ; RAM[145][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.028     ; 7.234      ;
; -6.217 ; RAM[167][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.006     ; 7.247      ;
; -6.210 ; RAM[65][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 7.216      ;
; -6.180 ; RAM[27][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.032     ; 7.184      ;
; -6.175 ; RAM[63][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 7.197      ;
; -6.168 ; RAM[71][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 7.190      ;
; -6.159 ; RAM[82][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.035     ; 7.160      ;
; -6.154 ; RAM[162][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.043     ; 7.147      ;
; -6.120 ; RAM[48][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.002      ; 7.158      ;
; -6.119 ; RAM[40][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.034     ; 7.121      ;
; -6.118 ; RAM[162][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 7.133      ;
; -6.117 ; RAM[147][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.003     ; 7.150      ;
; -6.111 ; RAM[13][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 7.133      ;
; -6.110 ; RAM[170][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 7.125      ;
; -6.110 ; RAM[88][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 7.116      ;
; -6.108 ; RAM[16][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.040     ; 7.104      ;
; -6.103 ; RAM[38][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.023     ; 7.116      ;
; -6.102 ; RAM[23][4]  ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.026     ; 7.112      ;
; -6.098 ; RAM[25][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.024     ; 7.110      ;
; -6.093 ; RAM[123][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.019     ; 7.110      ;
; -6.087 ; RAM[197][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 7.093      ;
; -6.073 ; RAM[165][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.015     ; 7.094      ;
; -6.071 ; RAM[42][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.037     ; 7.070      ;
; -6.068 ; RAM[18][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.028     ; 7.076      ;
; -6.065 ; RAM[14][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.004     ; 7.097      ;
; -6.063 ; RAM[233][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 7.069      ;
; -6.061 ; RAM[182][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 7.083      ;
; -6.056 ; RAM[154][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 7.062      ;
; -6.048 ; RAM[31][4]  ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.013     ; 7.071      ;
; -6.045 ; RAM[180][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.027     ; 7.054      ;
; -6.038 ; RAM[86][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.035     ; 7.039      ;
; -6.032 ; RAM[200][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.004     ; 7.064      ;
; -6.031 ; RAM[145][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.036     ; 7.031      ;
; -6.030 ; RAM[5][2]   ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.018     ; 7.048      ;
; -6.024 ; RAM[113][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.019     ; 7.041      ;
; -6.017 ; RAM[5][3]   ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.043     ; 7.010      ;
; -6.015 ; RAM[210][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.010     ; 7.041      ;
; -6.012 ; RAM[74][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.023     ; 7.025      ;
; -6.003 ; RAM[86][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 7.022      ;
; -6.003 ; RAM[53][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.023     ; 7.016      ;
; -5.990 ; RAM[54][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.034     ; 6.992      ;
; -5.990 ; RAM[105][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.022     ; 7.004      ;
; -5.989 ; RAM[49][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.002      ; 7.027      ;
; -5.983 ; RAM[112][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 7.002      ;
; -5.979 ; RAM[185][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.005     ; 7.010      ;
; -5.978 ; RAM[197][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 6.993      ;
; -5.977 ; RAM[143][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.015     ; 6.998      ;
; -5.976 ; RAM[107][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.011     ; 7.001      ;
; -5.974 ; RAM[98][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.005     ; 7.005      ;
; -5.969 ; RAM[137][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 6.975      ;
; -5.966 ; RAM[187][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.040     ; 6.962      ;
; -5.963 ; RAM[229][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.025     ; 6.974      ;
; -5.960 ; RAM[24][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.028     ; 6.968      ;
; -5.956 ; RAM[163][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.033     ; 6.959      ;
; -5.954 ; RAM[133][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 6.961      ;
; -5.952 ; RAM[198][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.005     ; 6.983      ;
; -5.947 ; RAM[162][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.001      ; 6.984      ;
; -5.945 ; RAM[97][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.009     ; 6.972      ;
; -5.943 ; RAM[78][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.004     ; 6.975      ;
; -5.936 ; RAM[150][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.033     ; 6.939      ;
; -5.936 ; RAM[22][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.031     ; 6.941      ;
; -5.925 ; RAM[34][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.006     ; 6.955      ;
; -5.923 ; RAM[225][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.031     ; 6.928      ;
; -5.922 ; RAM[202][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.004     ; 6.954      ;
; -5.921 ; RAM[161][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 6.936      ;
; -5.912 ; RAM[202][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.036     ; 6.912      ;
; -5.911 ; RAM[214][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.019     ; 6.928      ;
; -5.909 ; RAM[228][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.004      ; 6.949      ;
; -5.909 ; RAM[89][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.045     ; 6.900      ;
; -5.905 ; RAM[101][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.015     ; 6.926      ;
; -5.900 ; RAM[68][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.022     ; 6.914      ;
; -5.898 ; RAM[153][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.035     ; 6.899      ;
; -5.896 ; RAM[4][2]   ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.018     ; 6.914      ;
; -5.896 ; RAM[137][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.038     ; 6.894      ;
; -5.894 ; RAM[115][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.004      ; 6.934      ;
; -5.893 ; RAM[178][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.015     ; 6.914      ;
; -5.891 ; RAM[75][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.022     ; 6.905      ;
; -5.889 ; RAM[236][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 6.904      ;
; -5.885 ; RAM[105][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.031     ; 6.890      ;
; -5.884 ; RAM[85][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.036     ; 6.884      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ReadReg'                                                                                ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.869 ; REG[0][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.010      ; 1.915      ;
; -0.806 ; REG[1][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.015      ; 1.857      ;
; -0.776 ; REG[1][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.000      ; 1.812      ;
; -0.706 ; REG[2][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.006      ; 1.748      ;
; -0.648 ; REG[1][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 1.686      ;
; -0.645 ; REG[0][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.682      ;
; -0.630 ; REG[2][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.004     ; 1.662      ;
; -0.621 ; REG[3][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.009      ; 1.666      ;
; -0.609 ; REG[2][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.001     ; 1.644      ;
; -0.587 ; REG[2][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.004     ; 1.619      ;
; -0.580 ; REG[1][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.004     ; 1.612      ;
; -0.579 ; REG[2][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.616      ;
; -0.529 ; REG[1][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.004     ; 1.561      ;
; -0.522 ; REG[3][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 1.560      ;
; -0.517 ; REG[3][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 1.550      ;
; -0.490 ; REG[3][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 1.523      ;
; -0.484 ; REG[2][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.004     ; 1.516      ;
; -0.479 ; REG[3][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 1.512      ;
; -0.448 ; REG[3][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.485      ;
; -0.383 ; REG[3][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.003      ; 1.422      ;
; -0.380 ; REG[2][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.004      ; 1.420      ;
; -0.322 ; REG[1][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.004     ; 1.354      ;
; -0.307 ; REG[3][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 1.340      ;
; -0.304 ; REG[0][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.003      ; 1.343      ;
; -0.285 ; REG[1][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.322      ;
; -0.280 ; REG[0][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.317      ;
; -0.219 ; REG[2][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.003      ; 1.258      ;
; -0.094 ; REG[1][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.001     ; 1.129      ;
; -0.048 ; REG[0][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.085      ;
; -0.014 ; REG[0][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.051      ;
; -0.012 ; REG[0][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.049      ;
; -0.010 ; REG[0][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 1.047      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; offset_adress[0] ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; offset_adress[1] ; offset_adress[1] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; offset_adress[2] ; offset_adress[2] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; offset_adress[4] ; offset_adress[4] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; offset_adress[5] ; offset_adress[5] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; offset_adress[3] ; offset_adress[3] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; type_br          ; type_br          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; reg_dest[1]      ; reg_dest[1]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; reg_dest[0]      ; reg_dest[0]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; operand[3]       ; operand[3]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; operand[0]       ; operand[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; operand[1]       ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; operand[2]       ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; operand[7]       ; operand[7]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; operand[6]       ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; operand[4]       ; operand[4]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_9bit[0]     ; data_9bit[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_9bit[4]     ; data_9bit[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_9bit[6]     ; data_9bit[6]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_9bit[7]     ; data_9bit[7]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_9bit[2]     ; data_9bit[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; reg_9bit[8]      ; reg_9bit[8]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; N_Flag           ; N_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C_Flag           ; C_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.852 ; pc[4]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.904 ; pc[6]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.170      ;
; 1.056 ; REG[3][7]        ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.002      ; 1.324      ;
; 1.148 ; pc[5]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.414      ;
; 1.150 ; pc[5]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.416      ;
; 1.187 ; V_Flag           ; V_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.212 ; REG[2][6]        ; RAM[154][6]      ; Clk          ; Clk         ; 0.000        ; 0.004      ; 1.482      ;
; 1.280 ; offset_adress[3] ; pc[3]            ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.544      ;
; 1.305 ; offset_adress[4] ; pc[4]            ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.569      ;
; 1.311 ; pc[1]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.577      ;
; 1.347 ; REG[3][4]        ; RAM[166][4]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.613      ;
; 1.390 ; operand[5]       ; operand[5]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.415 ; pc[6]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.681      ;
; 1.417 ; pc[4]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.683      ;
; 1.448 ; pc[6]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.714      ;
; 1.455 ; pc[4]            ; RomData[15]      ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.718      ;
; 1.456 ; pc[3]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.458 ; pc[5]            ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.458 ; pc[5]            ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.483 ; REG[3][6]        ; RAM[154][6]      ; Clk          ; Clk         ; 0.000        ; 0.002      ; 1.751      ;
; 1.507 ; offset_adress[0] ; pc[0]            ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.536 ; Z_Flag           ; Z_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.802      ;
; 1.537 ; pc[2]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.803      ;
; 1.539 ; pc[0]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.804      ;
; 1.542 ; pc[4]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.807      ;
; 1.543 ; pc[5]            ; operand[4]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.809      ;
; 1.588 ; REG[3][1]        ; data_9bit[1]     ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.852      ;
; 1.601 ; REG[1][7]        ; REG[1][7]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.602 ; pc[6]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.868      ;
; 1.603 ; pc[2]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.869      ;
; 1.629 ; pc[0]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.644 ; pc[1]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.910      ;
; 1.654 ; pc[4]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.920      ;
; 1.671 ; pc[2]            ; RomData[15]      ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.934      ;
; 1.674 ; pc[5]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.940      ;
; 1.680 ; pc[5]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.945      ;
; 1.680 ; pc[0]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.945      ;
; 1.681 ; pc[2]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.946      ;
; 1.681 ; pc[1]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.946      ;
; 1.685 ; pc[5]            ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.950      ;
; 1.697 ; pc[4]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.963      ;
; 1.702 ; reg_dest[0]      ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.012      ; 1.980      ;
; 1.707 ; pc[5]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.973      ;
; 1.711 ; pc[5]            ; operand[0]       ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.976      ;
; 1.712 ; pc[3]            ; RomData[7]       ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.975      ;
; 1.721 ; pc[2]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.986      ;
; 1.726 ; pc[5]            ; operand[3]       ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.991      ;
; 1.727 ; pc[5]            ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.993      ;
; 1.727 ; pc[6]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.992      ;
; 1.731 ; pc[3]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.996      ;
; 1.763 ; REG[2][7]        ; REG[2][7]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.029      ;
; 1.774 ; REG[1][0]        ; REG[1][0]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.040      ;
; 1.774 ; pc[2]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.040      ;
; 1.793 ; REG[3][7]        ; REG[3][7]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.059      ;
; 1.816 ; pc[5]            ; RomData[22]      ; Clk          ; Clk         ; 0.000        ; -0.003     ; 2.079      ;
; 1.817 ; pc[2]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.083      ;
; 1.827 ; offset_adress[2] ; pc[2]            ; Clk          ; Clk         ; 0.000        ; -0.002     ; 2.091      ;
; 1.830 ; REG[3][4]        ; RAM[43][4]       ; Clk          ; Clk         ; 0.000        ; 0.003      ; 2.099      ;
; 1.874 ; REG[1][7]        ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.008      ; 2.148      ;
; 1.877 ; offset_adress[5] ; pc[5]            ; Clk          ; Clk         ; 0.000        ; -0.002     ; 2.141      ;
; 1.881 ; pc[1]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; -0.001     ; 2.146      ;
; 1.889 ; pc[4]            ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.909 ; pc[4]            ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.909 ; pc[4]            ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.918 ; pc[3]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.919 ; pc[0]            ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; -0.001     ; 2.184      ;
; 1.931 ; REG[3][7]        ; RAM[33][7]       ; Clk          ; Clk         ; 0.000        ; 0.005      ; 2.202      ;
; 1.934 ; REG[3][7]        ; RAM[37][7]       ; Clk          ; Clk         ; 0.000        ; 0.005      ; 2.205      ;
; 1.937 ; REG[0][7]        ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.003      ; 2.206      ;
; 1.941 ; pc[6]            ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.207      ;
; 1.947 ; pc[6]            ; RomData[7]       ; Clk          ; Clk         ; 0.000        ; -0.003     ; 2.210      ;
; 1.952 ; pc[6]            ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.218      ;
; 1.952 ; pc[6]            ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 2.218      ;
; 1.960 ; pc[4]            ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; -0.001     ; 2.225      ;
; 1.963 ; REG[1][5]        ; RAM[147][5]      ; Clk          ; Clk         ; 0.000        ; -0.002     ; 2.227      ;
; 1.965 ; REG[1][5]        ; RAM[131][5]      ; Clk          ; Clk         ; 0.000        ; -0.002     ; 2.229      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ReadReg'                                                                                ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.780 ; REG[0][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.047      ;
; 0.782 ; REG[0][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.049      ;
; 0.784 ; REG[0][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.051      ;
; 0.818 ; REG[0][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.085      ;
; 0.864 ; REG[1][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.001     ; 1.129      ;
; 0.989 ; REG[2][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.003      ; 1.258      ;
; 1.050 ; REG[0][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.317      ;
; 1.055 ; REG[1][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.322      ;
; 1.074 ; REG[0][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.003      ; 1.343      ;
; 1.077 ; REG[3][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 1.340      ;
; 1.092 ; REG[1][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.004     ; 1.354      ;
; 1.150 ; REG[2][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.004      ; 1.420      ;
; 1.153 ; REG[3][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.003      ; 1.422      ;
; 1.218 ; REG[3][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.485      ;
; 1.249 ; REG[3][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 1.512      ;
; 1.254 ; REG[2][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.004     ; 1.516      ;
; 1.260 ; REG[3][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 1.523      ;
; 1.287 ; REG[3][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 1.550      ;
; 1.292 ; REG[3][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 1.560      ;
; 1.299 ; REG[1][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.004     ; 1.561      ;
; 1.349 ; REG[2][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.616      ;
; 1.350 ; REG[1][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.004     ; 1.612      ;
; 1.357 ; REG[2][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.004     ; 1.619      ;
; 1.379 ; REG[2][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.001     ; 1.644      ;
; 1.391 ; REG[3][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.009      ; 1.666      ;
; 1.400 ; REG[2][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.004     ; 1.662      ;
; 1.415 ; REG[0][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 1.682      ;
; 1.418 ; REG[1][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 1.686      ;
; 1.476 ; REG[2][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.006      ; 1.748      ;
; 1.546 ; REG[1][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.000      ; 1.812      ;
; 1.576 ; REG[1][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.015      ; 1.857      ;
; 1.639 ; REG[0][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.010      ; 1.915      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ReadRam'                                                                                  ;
+-------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; 2.771 ; RAM[255][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.013     ; 3.024      ;
; 3.085 ; RAM[127][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.013     ; 3.338      ;
; 3.125 ; RAM[181][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.030     ; 3.361      ;
; 3.128 ; RAM[125][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 3.399      ;
; 3.150 ; RAM[255][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.031     ; 3.385      ;
; 3.158 ; RAM[255][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 3.415      ;
; 3.166 ; RAM[237][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 3.423      ;
; 3.192 ; RAM[170][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.011     ; 3.447      ;
; 3.231 ; RAM[169][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 3.499      ;
; 3.235 ; RAM[253][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 3.493      ;
; 3.280 ; RAM[127][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.031     ; 3.515      ;
; 3.286 ; RAM[49][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.013     ; 3.539      ;
; 3.297 ; RAM[21][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 3.557      ;
; 3.339 ; RAM[103][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 3.598      ;
; 3.341 ; RAM[239][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.013     ; 3.594      ;
; 3.370 ; RAM[119][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 3.641      ;
; 3.394 ; RAM[237][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.013     ; 3.647      ;
; 3.473 ; RAM[31][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.001     ; 3.738      ;
; 3.490 ; RAM[253][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.015     ; 3.741      ;
; 3.491 ; RAM[250][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.031      ; 3.788      ;
; 3.491 ; RAM[205][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.026     ; 3.731      ;
; 3.497 ; RAM[192][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.002     ; 3.761      ;
; 3.514 ; RAM[234][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 3.776      ;
; 3.514 ; RAM[119][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 3.773      ;
; 3.531 ; RAM[183][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.022     ; 3.775      ;
; 3.552 ; RAM[125][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 3.820      ;
; 3.553 ; RAM[239][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.035     ; 3.784      ;
; 3.561 ; RAM[242][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 3.820      ;
; 3.564 ; RAM[153][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.053     ; 3.777      ;
; 3.565 ; RAM[74][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.003     ; 3.828      ;
; 3.575 ; RAM[158][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.001      ; 3.842      ;
; 3.586 ; RAM[53][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.014     ; 3.838      ;
; 3.589 ; RAM[244][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.012     ; 3.843      ;
; 3.590 ; RAM[55][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.017     ; 3.839      ;
; 3.603 ; RAM[243][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.012     ; 3.857      ;
; 3.607 ; RAM[117][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.014     ; 3.859      ;
; 3.608 ; RAM[117][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.004      ; 3.878      ;
; 3.620 ; RAM[62][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.010      ; 3.896      ;
; 3.622 ; RAM[16][4]  ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.002     ; 3.886      ;
; 3.622 ; RAM[241][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 3.879      ;
; 3.644 ; RAM[164][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.010     ; 3.900      ;
; 3.645 ; RAM[165][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 3.907      ;
; 3.647 ; RAM[245][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 3.907      ;
; 3.648 ; RAM[238][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 3.910      ;
; 3.657 ; RAM[91][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.001     ; 3.922      ;
; 3.677 ; RAM[103][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.000      ; 3.943      ;
; 3.687 ; RAM[173][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 3.945      ;
; 3.690 ; RAM[157][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 3.950      ;
; 3.698 ; RAM[238][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.022     ; 3.942      ;
; 3.700 ; RAM[176][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 3.957      ;
; 3.719 ; RAM[17][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 3.981      ;
; 3.721 ; RAM[49][0]  ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.001     ; 3.986      ;
; 3.722 ; RAM[185][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 3.990      ;
; 3.736 ; RAM[111][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.030     ; 3.972      ;
; 3.739 ; RAM[242][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.031      ; 4.036      ;
; 3.747 ; RAM[19][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 4.009      ;
; 3.751 ; RAM[250][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 4.012      ;
; 3.756 ; RAM[235][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.031     ; 3.991      ;
; 3.770 ; RAM[109][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 4.041      ;
; 3.781 ; RAM[253][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.013     ; 4.034      ;
; 3.781 ; RAM[87][0]  ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.036      ; 4.083      ;
; 3.786 ; RAM[240][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 4.045      ;
; 3.790 ; RAM[207][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.017     ; 4.039      ;
; 3.805 ; RAM[209][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.033     ; 4.038      ;
; 3.808 ; RAM[254][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 4.065      ;
; 3.810 ; RAM[195][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 4.081      ;
; 3.811 ; RAM[186][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 4.070      ;
; 3.812 ; RAM[229][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.045     ; 4.033      ;
; 3.815 ; RAM[97][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 4.083      ;
; 3.815 ; RAM[244][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.010     ; 4.071      ;
; 3.819 ; RAM[31][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.001     ; 4.084      ;
; 3.824 ; RAM[234][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.022     ; 4.068      ;
; 3.836 ; RAM[81][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 4.095      ;
; 3.842 ; RAM[225][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 4.110      ;
; 3.843 ; RAM[29][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.003      ; 4.112      ;
; 3.845 ; RAM[83][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.036     ; 4.075      ;
; 3.851 ; RAM[166][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.017     ; 4.100      ;
; 3.856 ; RAM[109][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 4.124      ;
; 3.858 ; RAM[67][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.037     ; 4.087      ;
; 3.862 ; RAM[234][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.011     ; 4.117      ;
; 3.872 ; RAM[250][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 4.133      ;
; 3.879 ; RAM[213][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.030     ; 4.115      ;
; 3.882 ; RAM[60][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.011     ; 4.137      ;
; 3.883 ; RAM[100][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.035     ; 4.114      ;
; 3.887 ; RAM[171][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 4.145      ;
; 3.887 ; RAM[179][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 4.148      ;
; 3.889 ; RAM[221][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.017     ; 4.138      ;
; 3.895 ; RAM[207][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.020     ; 4.141      ;
; 3.897 ; RAM[205][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 4.155      ;
; 3.898 ; RAM[230][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.021     ; 4.143      ;
; 3.900 ; RAM[238][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 4.162      ;
; 3.901 ; RAM[254][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.011      ; 4.178      ;
; 3.907 ; RAM[214][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 4.166      ;
; 3.908 ; RAM[100][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.004      ; 4.178      ;
; 3.913 ; RAM[56][2]  ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.003      ; 4.182      ;
; 3.913 ; RAM[91][0]  ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.002     ; 4.177      ;
; 3.914 ; RAM[156][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 4.174      ;
; 3.916 ; RAM[92][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.008      ; 4.190      ;
; 3.926 ; RAM[180][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.030     ; 4.162      ;
; 3.927 ; RAM[110][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.033      ; 4.226      ;
+-------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; C_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; C_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; N_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; N_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][7] ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ReadRam'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ReadRam ; Rise       ; ReadRam                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[7]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[7]~reg0          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; ReadRam|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; ReadRam|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; ReadRam~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; ReadRam~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; ReadRam~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; ReadRam~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ReadReg'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ReadReg ; Rise       ; ReadReg                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[7]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[7]~reg0          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; ReadReg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; ReadReg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; ReadReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; ReadReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; ReadReg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; ReadReg~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RAZ        ; Clk        ; 6.012  ; 6.012  ; Rise       ; Clk             ;
; AdRam[*]   ; ReadRam    ; 13.557 ; 13.557 ; Rise       ; ReadRam         ;
;  AdRam[0]  ; ReadRam    ; 12.985 ; 12.985 ; Rise       ; ReadRam         ;
;  AdRam[1]  ; ReadRam    ; 13.040 ; 13.040 ; Rise       ; ReadRam         ;
;  AdRam[2]  ; ReadRam    ; 12.236 ; 12.236 ; Rise       ; ReadRam         ;
;  AdRam[3]  ; ReadRam    ; 13.557 ; 13.557 ; Rise       ; ReadRam         ;
;  AdRam[4]  ; ReadRam    ; 12.887 ; 12.887 ; Rise       ; ReadRam         ;
;  AdRam[5]  ; ReadRam    ; 12.238 ; 12.238 ; Rise       ; ReadRam         ;
;  AdRam[6]  ; ReadRam    ; 13.485 ; 13.485 ; Rise       ; ReadRam         ;
;  AdRam[7]  ; ReadRam    ; 12.576 ; 12.576 ; Rise       ; ReadRam         ;
; NumReg[*]  ; ReadReg    ; 4.630  ; 4.630  ; Rise       ; ReadReg         ;
;  NumReg[0] ; ReadReg    ; 4.630  ; 4.630  ; Rise       ; ReadReg         ;
;  NumReg[1] ; ReadReg    ; 1.434  ; 1.434  ; Rise       ; ReadReg         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RAZ        ; Clk        ; -0.387 ; -0.387 ; Rise       ; Clk             ;
; AdRam[*]   ; ReadRam    ; -4.019 ; -4.019 ; Rise       ; ReadRam         ;
;  AdRam[0]  ; ReadRam    ; -4.019 ; -4.019 ; Rise       ; ReadRam         ;
;  AdRam[1]  ; ReadRam    ; -4.882 ; -4.882 ; Rise       ; ReadRam         ;
;  AdRam[2]  ; ReadRam    ; -5.603 ; -5.603 ; Rise       ; ReadRam         ;
;  AdRam[3]  ; ReadRam    ; -4.560 ; -4.560 ; Rise       ; ReadRam         ;
;  AdRam[4]  ; ReadRam    ; -5.144 ; -5.144 ; Rise       ; ReadRam         ;
;  AdRam[5]  ; ReadRam    ; -4.180 ; -4.180 ; Rise       ; ReadRam         ;
;  AdRam[6]  ; ReadRam    ; -5.594 ; -5.594 ; Rise       ; ReadRam         ;
;  AdRam[7]  ; ReadRam    ; -4.335 ; -4.335 ; Rise       ; ReadRam         ;
; NumReg[*]  ; ReadReg    ; -0.391 ; -0.391 ; Rise       ; ReadReg         ;
;  NumReg[0] ; ReadReg    ; -3.736 ; -3.736 ; Rise       ; ReadReg         ;
;  NumReg[1] ; ReadReg    ; -0.391 ; -0.391 ; Rise       ; ReadReg         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; C                ; Clk        ; 8.491 ; 8.491 ; Rise       ; Clk             ;
; N                ; Clk        ; 7.215 ; 7.215 ; Rise       ; Clk             ;
; PC_OUT[*]        ; Clk        ; 8.870 ; 8.870 ; Rise       ; Clk             ;
;  PC_OUT[0]       ; Clk        ; 7.740 ; 7.740 ; Rise       ; Clk             ;
;  PC_OUT[1]       ; Clk        ; 8.815 ; 8.815 ; Rise       ; Clk             ;
;  PC_OUT[2]       ; Clk        ; 7.545 ; 7.545 ; Rise       ; Clk             ;
;  PC_OUT[3]       ; Clk        ; 8.501 ; 8.501 ; Rise       ; Clk             ;
;  PC_OUT[4]       ; Clk        ; 7.957 ; 7.957 ; Rise       ; Clk             ;
;  PC_OUT[5]       ; Clk        ; 8.563 ; 8.563 ; Rise       ; Clk             ;
;  PC_OUT[6]       ; Clk        ; 8.870 ; 8.870 ; Rise       ; Clk             ;
; ROMDATA_OUT[*]   ; Clk        ; 9.318 ; 9.318 ; Rise       ; Clk             ;
;  ROMDATA_OUT[0]  ; Clk        ; 9.318 ; 9.318 ; Rise       ; Clk             ;
;  ROMDATA_OUT[1]  ; Clk        ; 6.899 ; 6.899 ; Rise       ; Clk             ;
;  ROMDATA_OUT[2]  ; Clk        ; 6.726 ; 6.726 ; Rise       ; Clk             ;
;  ROMDATA_OUT[3]  ; Clk        ; 6.985 ; 6.985 ; Rise       ; Clk             ;
;  ROMDATA_OUT[4]  ; Clk        ; 6.994 ; 6.994 ; Rise       ; Clk             ;
;  ROMDATA_OUT[6]  ; Clk        ; 6.998 ; 6.998 ; Rise       ; Clk             ;
;  ROMDATA_OUT[7]  ; Clk        ; 7.443 ; 7.443 ; Rise       ; Clk             ;
;  ROMDATA_OUT[8]  ; Clk        ; 7.743 ; 7.743 ; Rise       ; Clk             ;
;  ROMDATA_OUT[9]  ; Clk        ; 7.199 ; 7.199 ; Rise       ; Clk             ;
;  ROMDATA_OUT[10] ; Clk        ; 7.464 ; 7.464 ; Rise       ; Clk             ;
;  ROMDATA_OUT[11] ; Clk        ; 8.125 ; 8.125 ; Rise       ; Clk             ;
;  ROMDATA_OUT[12] ; Clk        ; 7.442 ; 7.442 ; Rise       ; Clk             ;
;  ROMDATA_OUT[13] ; Clk        ; 8.996 ; 8.996 ; Rise       ; Clk             ;
;  ROMDATA_OUT[14] ; Clk        ; 8.349 ; 8.349 ; Rise       ; Clk             ;
;  ROMDATA_OUT[15] ; Clk        ; 7.377 ; 7.377 ; Rise       ; Clk             ;
;  ROMDATA_OUT[16] ; Clk        ; 6.078 ; 6.078 ; Rise       ; Clk             ;
;  ROMDATA_OUT[17] ; Clk        ; 6.070 ; 6.070 ; Rise       ; Clk             ;
;  ROMDATA_OUT[18] ; Clk        ; 6.058 ; 6.058 ; Rise       ; Clk             ;
;  ROMDATA_OUT[19] ; Clk        ; 6.090 ; 6.090 ; Rise       ; Clk             ;
;  ROMDATA_OUT[21] ; Clk        ; 6.512 ; 6.512 ; Rise       ; Clk             ;
;  ROMDATA_OUT[22] ; Clk        ; 6.987 ; 6.987 ; Rise       ; Clk             ;
;  ROMDATA_OUT[23] ; Clk        ; 7.025 ; 7.025 ; Rise       ; Clk             ;
; V                ; Clk        ; 7.506 ; 7.506 ; Rise       ; Clk             ;
; Z                ; Clk        ; 8.144 ; 8.144 ; Rise       ; Clk             ;
; RamData[*]       ; ReadRam    ; 7.907 ; 7.907 ; Rise       ; ReadRam         ;
;  RamData[0]      ; ReadRam    ; 7.415 ; 7.415 ; Rise       ; ReadRam         ;
;  RamData[1]      ; ReadRam    ; 7.301 ; 7.301 ; Rise       ; ReadRam         ;
;  RamData[2]      ; ReadRam    ; 7.274 ; 7.274 ; Rise       ; ReadRam         ;
;  RamData[3]      ; ReadRam    ; 6.911 ; 6.911 ; Rise       ; ReadRam         ;
;  RamData[4]      ; ReadRam    ; 7.056 ; 7.056 ; Rise       ; ReadRam         ;
;  RamData[5]      ; ReadRam    ; 7.596 ; 7.596 ; Rise       ; ReadRam         ;
;  RamData[6]      ; ReadRam    ; 7.907 ; 7.907 ; Rise       ; ReadRam         ;
;  RamData[7]      ; ReadRam    ; 7.434 ; 7.434 ; Rise       ; ReadRam         ;
; REG_OUT[*]       ; ReadReg    ; 7.853 ; 7.853 ; Rise       ; ReadReg         ;
;  REG_OUT[0]      ; ReadReg    ; 6.732 ; 6.732 ; Rise       ; ReadReg         ;
;  REG_OUT[1]      ; ReadReg    ; 7.687 ; 7.687 ; Rise       ; ReadReg         ;
;  REG_OUT[2]      ; ReadReg    ; 7.533 ; 7.533 ; Rise       ; ReadReg         ;
;  REG_OUT[3]      ; ReadReg    ; 7.811 ; 7.811 ; Rise       ; ReadReg         ;
;  REG_OUT[4]      ; ReadReg    ; 7.633 ; 7.633 ; Rise       ; ReadReg         ;
;  REG_OUT[5]      ; ReadReg    ; 7.853 ; 7.853 ; Rise       ; ReadReg         ;
;  REG_OUT[6]      ; ReadReg    ; 7.650 ; 7.650 ; Rise       ; ReadReg         ;
;  REG_OUT[7]      ; ReadReg    ; 7.660 ; 7.660 ; Rise       ; ReadReg         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; C                ; Clk        ; 8.491 ; 8.491 ; Rise       ; Clk             ;
; N                ; Clk        ; 7.215 ; 7.215 ; Rise       ; Clk             ;
; PC_OUT[*]        ; Clk        ; 7.545 ; 7.545 ; Rise       ; Clk             ;
;  PC_OUT[0]       ; Clk        ; 7.740 ; 7.740 ; Rise       ; Clk             ;
;  PC_OUT[1]       ; Clk        ; 8.815 ; 8.815 ; Rise       ; Clk             ;
;  PC_OUT[2]       ; Clk        ; 7.545 ; 7.545 ; Rise       ; Clk             ;
;  PC_OUT[3]       ; Clk        ; 8.501 ; 8.501 ; Rise       ; Clk             ;
;  PC_OUT[4]       ; Clk        ; 7.957 ; 7.957 ; Rise       ; Clk             ;
;  PC_OUT[5]       ; Clk        ; 8.563 ; 8.563 ; Rise       ; Clk             ;
;  PC_OUT[6]       ; Clk        ; 8.870 ; 8.870 ; Rise       ; Clk             ;
; ROMDATA_OUT[*]   ; Clk        ; 6.058 ; 6.058 ; Rise       ; Clk             ;
;  ROMDATA_OUT[0]  ; Clk        ; 9.318 ; 9.318 ; Rise       ; Clk             ;
;  ROMDATA_OUT[1]  ; Clk        ; 6.899 ; 6.899 ; Rise       ; Clk             ;
;  ROMDATA_OUT[2]  ; Clk        ; 6.726 ; 6.726 ; Rise       ; Clk             ;
;  ROMDATA_OUT[3]  ; Clk        ; 6.985 ; 6.985 ; Rise       ; Clk             ;
;  ROMDATA_OUT[4]  ; Clk        ; 6.994 ; 6.994 ; Rise       ; Clk             ;
;  ROMDATA_OUT[6]  ; Clk        ; 6.998 ; 6.998 ; Rise       ; Clk             ;
;  ROMDATA_OUT[7]  ; Clk        ; 7.443 ; 7.443 ; Rise       ; Clk             ;
;  ROMDATA_OUT[8]  ; Clk        ; 7.743 ; 7.743 ; Rise       ; Clk             ;
;  ROMDATA_OUT[9]  ; Clk        ; 7.199 ; 7.199 ; Rise       ; Clk             ;
;  ROMDATA_OUT[10] ; Clk        ; 7.464 ; 7.464 ; Rise       ; Clk             ;
;  ROMDATA_OUT[11] ; Clk        ; 8.125 ; 8.125 ; Rise       ; Clk             ;
;  ROMDATA_OUT[12] ; Clk        ; 7.442 ; 7.442 ; Rise       ; Clk             ;
;  ROMDATA_OUT[13] ; Clk        ; 8.996 ; 8.996 ; Rise       ; Clk             ;
;  ROMDATA_OUT[14] ; Clk        ; 8.349 ; 8.349 ; Rise       ; Clk             ;
;  ROMDATA_OUT[15] ; Clk        ; 7.377 ; 7.377 ; Rise       ; Clk             ;
;  ROMDATA_OUT[16] ; Clk        ; 6.078 ; 6.078 ; Rise       ; Clk             ;
;  ROMDATA_OUT[17] ; Clk        ; 6.070 ; 6.070 ; Rise       ; Clk             ;
;  ROMDATA_OUT[18] ; Clk        ; 6.058 ; 6.058 ; Rise       ; Clk             ;
;  ROMDATA_OUT[19] ; Clk        ; 6.090 ; 6.090 ; Rise       ; Clk             ;
;  ROMDATA_OUT[21] ; Clk        ; 6.512 ; 6.512 ; Rise       ; Clk             ;
;  ROMDATA_OUT[22] ; Clk        ; 6.987 ; 6.987 ; Rise       ; Clk             ;
;  ROMDATA_OUT[23] ; Clk        ; 7.025 ; 7.025 ; Rise       ; Clk             ;
; V                ; Clk        ; 7.506 ; 7.506 ; Rise       ; Clk             ;
; Z                ; Clk        ; 8.144 ; 8.144 ; Rise       ; Clk             ;
; RamData[*]       ; ReadRam    ; 6.911 ; 6.911 ; Rise       ; ReadRam         ;
;  RamData[0]      ; ReadRam    ; 7.415 ; 7.415 ; Rise       ; ReadRam         ;
;  RamData[1]      ; ReadRam    ; 7.301 ; 7.301 ; Rise       ; ReadRam         ;
;  RamData[2]      ; ReadRam    ; 7.274 ; 7.274 ; Rise       ; ReadRam         ;
;  RamData[3]      ; ReadRam    ; 6.911 ; 6.911 ; Rise       ; ReadRam         ;
;  RamData[4]      ; ReadRam    ; 7.056 ; 7.056 ; Rise       ; ReadRam         ;
;  RamData[5]      ; ReadRam    ; 7.596 ; 7.596 ; Rise       ; ReadRam         ;
;  RamData[6]      ; ReadRam    ; 7.907 ; 7.907 ; Rise       ; ReadRam         ;
;  RamData[7]      ; ReadRam    ; 7.434 ; 7.434 ; Rise       ; ReadRam         ;
; REG_OUT[*]       ; ReadReg    ; 6.732 ; 6.732 ; Rise       ; ReadReg         ;
;  REG_OUT[0]      ; ReadReg    ; 6.732 ; 6.732 ; Rise       ; ReadReg         ;
;  REG_OUT[1]      ; ReadReg    ; 7.687 ; 7.687 ; Rise       ; ReadReg         ;
;  REG_OUT[2]      ; ReadReg    ; 7.533 ; 7.533 ; Rise       ; ReadReg         ;
;  REG_OUT[3]      ; ReadReg    ; 7.811 ; 7.811 ; Rise       ; ReadReg         ;
;  REG_OUT[4]      ; ReadReg    ; 7.633 ; 7.633 ; Rise       ; ReadReg         ;
;  REG_OUT[5]      ; ReadReg    ; 7.853 ; 7.853 ; Rise       ; ReadReg         ;
;  REG_OUT[6]      ; ReadReg    ; 7.650 ; 7.650 ; Rise       ; ReadReg         ;
;  REG_OUT[7]      ; ReadReg    ; 7.660 ; 7.660 ; Rise       ; ReadReg         ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clk     ; -7.405 ; -10519.013    ;
; ReadRam ; -2.587 ; -18.237       ;
; ReadReg ; 0.152  ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clk     ; 0.215 ; 0.000         ;
; ReadReg ; 0.376 ; 0.000         ;
; ReadRam ; 1.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clk     ; -1.380 ; -2153.380           ;
; ReadRam ; -1.380 ; -9.380              ;
; ReadReg ; -1.380 ; -9.380              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -7.405 ; pc[2]     ; REG[3][4]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.427      ;
; -7.403 ; pc[0]     ; REG[3][4]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.425      ;
; -7.377 ; pc[4]     ; REG[3][4]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.399      ;
; -7.365 ; pc[2]     ; REG[0][6]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.384      ;
; -7.363 ; pc[0]     ; REG[0][6]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.382      ;
; -7.337 ; pc[4]     ; REG[0][6]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.356      ;
; -7.334 ; pc[6]     ; REG[3][4]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.356      ;
; -7.331 ; pc[3]     ; REG[3][4]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.353      ;
; -7.329 ; pc[2]     ; REG[2][6]   ; Clk          ; Clk         ; 1.000        ; -0.016     ; 8.345      ;
; -7.327 ; pc[0]     ; REG[2][6]   ; Clk          ; Clk         ; 1.000        ; -0.016     ; 8.343      ;
; -7.307 ; pc[2]     ; REG[0][3]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.326      ;
; -7.305 ; pc[0]     ; REG[0][3]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.324      ;
; -7.301 ; pc[4]     ; REG[2][6]   ; Clk          ; Clk         ; 1.000        ; -0.016     ; 8.317      ;
; -7.294 ; pc[6]     ; REG[0][6]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.313      ;
; -7.291 ; pc[3]     ; REG[0][6]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.310      ;
; -7.285 ; pc[1]     ; REG[3][4]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.307      ;
; -7.279 ; pc[4]     ; REG[0][3]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.298      ;
; -7.277 ; pc[2]     ; REG[1][4]   ; Clk          ; Clk         ; 1.000        ; -0.008     ; 8.301      ;
; -7.275 ; pc[0]     ; REG[1][4]   ; Clk          ; Clk         ; 1.000        ; -0.008     ; 8.299      ;
; -7.258 ; pc[6]     ; REG[2][6]   ; Clk          ; Clk         ; 1.000        ; -0.016     ; 8.274      ;
; -7.255 ; pc[3]     ; REG[2][6]   ; Clk          ; Clk         ; 1.000        ; -0.016     ; 8.271      ;
; -7.254 ; pc[5]     ; REG[3][4]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.276      ;
; -7.249 ; pc[4]     ; REG[1][4]   ; Clk          ; Clk         ; 1.000        ; -0.008     ; 8.273      ;
; -7.245 ; pc[1]     ; REG[0][6]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.264      ;
; -7.236 ; pc[6]     ; REG[0][3]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.255      ;
; -7.233 ; pc[3]     ; REG[0][3]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.252      ;
; -7.230 ; pc[2]     ; REG[3][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.248      ;
; -7.229 ; pc[2]     ; REG[1][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.247      ;
; -7.228 ; pc[0]     ; REG[3][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.246      ;
; -7.227 ; pc[0]     ; REG[1][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.245      ;
; -7.214 ; pc[5]     ; REG[0][6]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.233      ;
; -7.209 ; pc[1]     ; REG[2][6]   ; Clk          ; Clk         ; 1.000        ; -0.016     ; 8.225      ;
; -7.206 ; pc[6]     ; REG[1][4]   ; Clk          ; Clk         ; 1.000        ; -0.008     ; 8.230      ;
; -7.203 ; pc[3]     ; REG[1][4]   ; Clk          ; Clk         ; 1.000        ; -0.008     ; 8.227      ;
; -7.202 ; pc[4]     ; REG[3][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.220      ;
; -7.201 ; pc[4]     ; REG[1][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.219      ;
; -7.187 ; pc[1]     ; REG[0][3]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.206      ;
; -7.178 ; pc[5]     ; REG[2][6]   ; Clk          ; Clk         ; 1.000        ; -0.016     ; 8.194      ;
; -7.174 ; pc[2]     ; REG[0][4]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.197      ;
; -7.172 ; pc[0]     ; REG[0][4]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.195      ;
; -7.159 ; pc[6]     ; REG[3][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.177      ;
; -7.158 ; pc[6]     ; REG[1][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.176      ;
; -7.157 ; pc[1]     ; REG[1][4]   ; Clk          ; Clk         ; 1.000        ; -0.008     ; 8.181      ;
; -7.156 ; pc[3]     ; REG[3][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.174      ;
; -7.156 ; pc[5]     ; REG[0][3]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.175      ;
; -7.155 ; pc[3]     ; REG[1][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.173      ;
; -7.153 ; pc[2]     ; REG[3][3]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.175      ;
; -7.151 ; pc[0]     ; REG[3][3]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.173      ;
; -7.146 ; pc[4]     ; REG[0][4]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.169      ;
; -7.126 ; pc[5]     ; REG[1][4]   ; Clk          ; Clk         ; 1.000        ; -0.008     ; 8.150      ;
; -7.125 ; pc[4]     ; REG[3][3]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.147      ;
; -7.123 ; pc[2]     ; REG[0][2]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.142      ;
; -7.121 ; pc[0]     ; REG[0][2]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.140      ;
; -7.115 ; pc[2]     ; REG[3][2]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.137      ;
; -7.114 ; pc[2]     ; V_Flag      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 8.112      ;
; -7.113 ; pc[0]     ; REG[3][2]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.135      ;
; -7.112 ; pc[0]     ; V_Flag      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 8.110      ;
; -7.110 ; pc[1]     ; REG[3][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.128      ;
; -7.109 ; pc[1]     ; REG[1][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.127      ;
; -7.104 ; pc[2]     ; reg_9bit[8] ; Clk          ; Clk         ; 1.000        ; -0.022     ; 8.114      ;
; -7.103 ; pc[6]     ; REG[0][4]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.126      ;
; -7.102 ; pc[0]     ; reg_9bit[8] ; Clk          ; Clk         ; 1.000        ; -0.022     ; 8.112      ;
; -7.100 ; pc[3]     ; REG[0][4]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.123      ;
; -7.098 ; pc[2]     ; REG[0][5]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.117      ;
; -7.096 ; pc[0]     ; REG[0][5]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.115      ;
; -7.095 ; pc[4]     ; REG[0][2]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.114      ;
; -7.087 ; pc[4]     ; REG[3][2]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.109      ;
; -7.086 ; pc[4]     ; V_Flag      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 8.084      ;
; -7.082 ; pc[6]     ; REG[3][3]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.104      ;
; -7.081 ; pc[2]     ; REG[1][5]   ; Clk          ; Clk         ; 1.000        ; -0.012     ; 8.101      ;
; -7.079 ; pc[3]     ; REG[3][3]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.101      ;
; -7.079 ; pc[5]     ; REG[3][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.097      ;
; -7.079 ; pc[0]     ; REG[1][5]   ; Clk          ; Clk         ; 1.000        ; -0.012     ; 8.099      ;
; -7.078 ; pc[5]     ; REG[1][6]   ; Clk          ; Clk         ; 1.000        ; -0.014     ; 8.096      ;
; -7.076 ; pc[2]     ; REG[1][7]   ; Clk          ; Clk         ; 1.000        ; -0.021     ; 8.087      ;
; -7.076 ; pc[4]     ; reg_9bit[8] ; Clk          ; Clk         ; 1.000        ; -0.022     ; 8.086      ;
; -7.075 ; pc[2]     ; REG[2][3]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.098      ;
; -7.075 ; pc[2]     ; REG[1][3]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.098      ;
; -7.074 ; pc[0]     ; REG[1][7]   ; Clk          ; Clk         ; 1.000        ; -0.021     ; 8.085      ;
; -7.073 ; pc[1]     ; V_Flag      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 8.071      ;
; -7.073 ; pc[0]     ; REG[2][3]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.096      ;
; -7.073 ; pc[0]     ; REG[1][3]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.096      ;
; -7.070 ; pc[4]     ; REG[0][5]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.089      ;
; -7.063 ; pc[1]     ; reg_9bit[8] ; Clk          ; Clk         ; 1.000        ; -0.022     ; 8.073      ;
; -7.054 ; pc[1]     ; REG[0][4]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.077      ;
; -7.053 ; pc[4]     ; REG[1][5]   ; Clk          ; Clk         ; 1.000        ; -0.012     ; 8.073      ;
; -7.052 ; pc[6]     ; REG[0][2]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.071      ;
; -7.049 ; pc[3]     ; REG[0][2]   ; Clk          ; Clk         ; 1.000        ; -0.013     ; 8.068      ;
; -7.048 ; pc[4]     ; REG[1][7]   ; Clk          ; Clk         ; 1.000        ; -0.021     ; 8.059      ;
; -7.047 ; pc[4]     ; REG[2][3]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.070      ;
; -7.047 ; pc[4]     ; REG[1][3]   ; Clk          ; Clk         ; 1.000        ; -0.009     ; 8.070      ;
; -7.044 ; pc[6]     ; REG[3][2]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.066      ;
; -7.041 ; pc[3]     ; REG[3][2]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.063      ;
; -7.040 ; pc[6]     ; V_Flag      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 8.038      ;
; -7.040 ; pc[3]     ; V_Flag      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 8.038      ;
; -7.040 ; pc[5]     ; V_Flag      ; Clk          ; Clk         ; 1.000        ; -0.034     ; 8.038      ;
; -7.035 ; pc[1]     ; REG[1][7]   ; Clk          ; Clk         ; 1.000        ; -0.021     ; 8.046      ;
; -7.033 ; pc[1]     ; REG[3][3]   ; Clk          ; Clk         ; 1.000        ; -0.010     ; 8.055      ;
; -7.030 ; pc[6]     ; reg_9bit[8] ; Clk          ; Clk         ; 1.000        ; -0.022     ; 8.040      ;
; -7.030 ; pc[3]     ; reg_9bit[8] ; Clk          ; Clk         ; 1.000        ; -0.022     ; 8.040      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ReadRam'                                                                                  ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.587 ; RAM[213][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.002      ; 3.621      ;
; -2.574 ; RAM[118][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 3.589      ;
; -2.515 ; RAM[62][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 3.530      ;
; -2.488 ; RAM[50][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 3.499      ;
; -2.464 ; RAM[126][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 3.479      ;
; -2.394 ; RAM[48][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.027     ; 3.399      ;
; -2.371 ; RAM[228][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.042     ; 3.361      ;
; -2.359 ; RAM[176][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.027     ; 3.364      ;
; -2.348 ; RAM[63][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.012     ; 3.368      ;
; -2.341 ; RAM[242][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.008     ; 3.365      ;
; -2.329 ; RAM[121][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 3.340      ;
; -2.327 ; RAM[59][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.024     ; 3.335      ;
; -2.315 ; RAM[240][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.008     ; 3.339      ;
; -2.313 ; RAM[125][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.011     ; 3.334      ;
; -2.304 ; RAM[95][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.010     ; 3.326      ;
; -2.303 ; RAM[114][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.008     ; 3.327      ;
; -2.302 ; RAM[33][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.020     ; 3.314      ;
; -2.301 ; RAM[89][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.025     ; 3.308      ;
; -2.295 ; RAM[65][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 3.298      ;
; -2.293 ; RAM[167][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.003     ; 3.322      ;
; -2.291 ; RAM[24][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.037     ; 3.286      ;
; -2.283 ; RAM[123][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 3.301      ;
; -2.279 ; RAM[25][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 3.290      ;
; -2.279 ; RAM[177][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.013     ; 3.298      ;
; -2.274 ; RAM[162][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.016     ; 3.290      ;
; -2.271 ; RAM[147][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.002      ; 3.305      ;
; -2.271 ; RAM[180][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 3.282      ;
; -2.270 ; RAM[200][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.006     ; 3.296      ;
; -2.269 ; RAM[162][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.040     ; 3.261      ;
; -2.260 ; RAM[82][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 3.263      ;
; -2.259 ; RAM[42][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.034     ; 3.257      ;
; -2.249 ; RAM[23][4]  ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 3.260      ;
; -2.247 ; RAM[88][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.025     ; 3.254      ;
; -2.244 ; RAM[145][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.025     ; 3.251      ;
; -2.240 ; RAM[71][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.008     ; 3.264      ;
; -2.240 ; RAM[16][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.037     ; 3.235      ;
; -2.237 ; RAM[185][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.005     ; 3.264      ;
; -2.233 ; RAM[153][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.028     ; 3.237      ;
; -2.228 ; RAM[27][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.026     ; 3.234      ;
; -2.226 ; RAM[175][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.011     ; 3.247      ;
; -2.226 ; RAM[38][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.021     ; 3.237      ;
; -2.223 ; RAM[178][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 3.241      ;
; -2.223 ; RAM[31][4]  ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.012     ; 3.243      ;
; -2.220 ; RAM[14][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.000      ; 3.252      ;
; -2.220 ; RAM[86][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 3.223      ;
; -2.217 ; RAM[225][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.028     ; 3.221      ;
; -2.216 ; RAM[13][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 3.234      ;
; -2.213 ; RAM[202][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 3.216      ;
; -2.210 ; RAM[143][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.009     ; 3.233      ;
; -2.210 ; RAM[229][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.022     ; 3.220      ;
; -2.206 ; RAM[54][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.028     ; 3.210      ;
; -2.203 ; RAM[53][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 3.218      ;
; -2.203 ; RAM[18][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.022     ; 3.213      ;
; -2.199 ; RAM[165][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.011     ; 3.220      ;
; -2.196 ; RAM[163][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 3.198      ;
; -2.195 ; RAM[242][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.020     ; 3.207      ;
; -2.194 ; RAM[78][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.000      ; 3.226      ;
; -2.193 ; RAM[200][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.001      ; 3.226      ;
; -2.190 ; RAM[113][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 3.208      ;
; -2.189 ; RAM[182][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.008     ; 3.213      ;
; -2.184 ; RAM[48][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.002      ; 3.218      ;
; -2.184 ; RAM[40][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.028     ; 3.188      ;
; -2.183 ; RAM[105][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.029     ; 3.186      ;
; -2.181 ; RAM[115][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.008      ; 3.221      ;
; -2.180 ; RAM[112][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.016     ; 3.196      ;
; -2.178 ; RAM[116][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.018     ; 3.192      ;
; -2.177 ; RAM[89][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.039     ; 3.170      ;
; -2.177 ; RAM[154][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.024     ; 3.185      ;
; -2.177 ; RAM[118][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.002     ; 3.207      ;
; -2.173 ; RAM[5][3]   ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.040     ; 3.165      ;
; -2.171 ; RAM[170][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.016     ; 3.187      ;
; -2.169 ; RAM[153][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.042     ; 3.159      ;
; -2.156 ; RAM[227][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.001     ; 3.187      ;
; -2.153 ; RAM[197][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.016     ; 3.169      ;
; -2.153 ; RAM[137][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.023     ; 3.162      ;
; -2.153 ; RAM[97][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.004     ; 3.181      ;
; -2.150 ; RAM[210][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.009     ; 3.173      ;
; -2.147 ; RAM[51][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.016     ; 3.163      ;
; -2.146 ; RAM[74][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 3.161      ;
; -2.146 ; RAM[34][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.000      ; 3.178      ;
; -2.145 ; RAM[187][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.037     ; 3.140      ;
; -2.144 ; RAM[59][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.015      ; 3.191      ;
; -2.143 ; RAM[151][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 3.145      ;
; -2.143 ; RAM[233][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.024     ; 3.151      ;
; -2.140 ; RAM[33][2]  ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 3.158      ;
; -2.139 ; RAM[101][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.013     ; 3.158      ;
; -2.138 ; RAM[58][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.016     ; 3.154      ;
; -2.138 ; RAM[107][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.006     ; 3.164      ;
; -2.137 ; RAM[197][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.025     ; 3.144      ;
; -2.137 ; RAM[49][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.002      ; 3.171      ;
; -2.135 ; RAM[202][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.001      ; 3.168      ;
; -2.133 ; RAM[85][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.033     ; 3.132      ;
; -2.131 ; RAM[145][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.030     ; 3.133      ;
; -2.130 ; RAM[98][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; 0.000      ; 3.162      ;
; -2.129 ; RAM[5][2]   ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.014     ; 3.147      ;
; -2.129 ; RAM[94][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.042     ; 3.119      ;
; -2.129 ; RAM[22][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.026     ; 3.135      ;
; -2.129 ; RAM[105][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.017     ; 3.144      ;
; -2.127 ; RAM[150][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.026     ; 3.133      ;
; -2.126 ; RAM[247][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 1.000        ; -0.011     ; 3.147      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ReadReg'                                                                               ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; REG[0][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.009      ; 0.889      ;
; 0.160 ; REG[1][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.014      ; 0.886      ;
; 0.191 ; REG[1][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 0.842      ;
; 0.238 ; REG[2][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.005      ; 0.799      ;
; 0.242 ; REG[1][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 0.792      ;
; 0.247 ; REG[2][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 0.782      ;
; 0.247 ; REG[0][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 0.787      ;
; 0.254 ; REG[3][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.007      ; 0.785      ;
; 0.260 ; REG[2][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 0.774      ;
; 0.265 ; REG[2][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.000      ; 0.767      ;
; 0.276 ; REG[2][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 0.753      ;
; 0.281 ; REG[1][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 0.748      ;
; 0.283 ; REG[1][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 0.746      ;
; 0.293 ; REG[3][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 0.741      ;
; 0.303 ; REG[3][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.002     ; 0.727      ;
; 0.311 ; REG[2][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 0.718      ;
; 0.313 ; REG[3][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 0.721      ;
; 0.317 ; REG[3][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.002     ; 0.713      ;
; 0.324 ; REG[3][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.002     ; 0.706      ;
; 0.361 ; REG[3][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.003      ; 0.674      ;
; 0.362 ; REG[2][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.004      ; 0.674      ;
; 0.387 ; REG[1][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.003     ; 0.642      ;
; 0.396 ; REG[3][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; -0.002     ; 0.634      ;
; 0.397 ; REG[0][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 0.637      ;
; 0.423 ; REG[1][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 0.610      ;
; 0.426 ; REG[0][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 0.607      ;
; 0.436 ; REG[2][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.002      ; 0.598      ;
; 0.480 ; REG[0][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 0.553      ;
; 0.492 ; REG[1][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.000      ; 0.540      ;
; 0.501 ; REG[0][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 0.532      ;
; 0.503 ; REG[0][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 0.530      ;
; 0.504 ; REG[0][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 1.000        ; 0.001      ; 0.529      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; offset_adress[0] ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; offset_adress[1] ; offset_adress[1] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; offset_adress[2] ; offset_adress[2] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; offset_adress[4] ; offset_adress[4] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; offset_adress[5] ; offset_adress[5] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; offset_adress[3] ; offset_adress[3] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; type_br          ; type_br          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg_dest[1]      ; reg_dest[1]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg_dest[0]      ; reg_dest[0]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; operand[3]       ; operand[3]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; operand[0]       ; operand[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; operand[1]       ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; operand[2]       ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; operand[7]       ; operand[7]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; operand[6]       ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; operand[4]       ; operand[4]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_9bit[0]     ; data_9bit[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_9bit[4]     ; data_9bit[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_9bit[6]     ; data_9bit[6]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_9bit[7]     ; data_9bit[7]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_9bit[2]     ; data_9bit[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; reg_9bit[8]      ; reg_9bit[8]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; N_Flag           ; N_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C_Flag           ; C_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.387 ; pc[4]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.407 ; pc[6]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.474 ; REG[3][7]        ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.627      ;
; 0.520 ; pc[5]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; pc[5]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; V_Flag           ; V_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.545 ; REG[2][6]        ; RAM[154][6]      ; Clk          ; Clk         ; 0.000        ; 0.004      ; 0.701      ;
; 0.578 ; pc[1]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.600 ; offset_adress[3] ; pc[3]            ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.750      ;
; 0.613 ; offset_adress[4] ; pc[4]            ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.763      ;
; 0.614 ; REG[3][4]        ; RAM[166][4]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.627 ; operand[5]       ; operand[5]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.638 ; pc[3]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; pc[6]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; pc[5]            ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; pc[5]            ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; pc[6]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; pc[4]            ; RomData[15]      ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.797      ;
; 0.653 ; pc[4]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.657 ; REG[3][6]        ; RAM[154][6]      ; Clk          ; Clk         ; 0.000        ; 0.002      ; 0.811      ;
; 0.662 ; Z_Flag           ; Z_Flag           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.673 ; pc[5]            ; operand[4]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.676 ; pc[0]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.677 ; pc[2]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.681 ; pc[4]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.684 ; REG[1][7]        ; REG[1][7]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.701 ; pc[6]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.702 ; offset_adress[0] ; pc[0]            ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.855      ;
; 0.711 ; pc[2]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.720 ; pc[0]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.872      ;
; 0.734 ; pc[1]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.886      ;
; 0.738 ; pc[2]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.741 ; pc[5]            ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.892      ;
; 0.745 ; pc[0]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.749 ; REG[3][1]        ; data_9bit[1]     ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.900      ;
; 0.749 ; pc[5]            ; RomData[0]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.752 ; pc[1]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.754 ; pc[5]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.760 ; REG[1][0]        ; REG[1][0]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.762 ; pc[5]            ; operand[0]       ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.913      ;
; 0.762 ; pc[5]            ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.764 ; pc[2]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; pc[3]            ; RomData[11]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; pc[4]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.769 ; pc[5]            ; operand[3]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.769 ; pc[4]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.770 ; REG[2][7]        ; REG[2][7]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.770 ; REG[3][7]        ; REG[3][7]        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.771 ; pc[2]            ; RomData[15]      ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.921      ;
; 0.777 ; pc[5]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.780 ; pc[6]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.793 ; reg_dest[0]      ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.011      ; 0.956      ;
; 0.798 ; pc[2]            ; RomData[10]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.800 ; pc[2]            ; RomData[9]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.810 ; pc[3]            ; RomData[7]       ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.960      ;
; 0.835 ; pc[0]            ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; -0.001     ; 0.986      ;
; 0.836 ; REG[3][4]        ; RAM[43][4]       ; Clk          ; Clk         ; 0.000        ; 0.002      ; 0.990      ;
; 0.839 ; pc[4]            ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.991      ;
; 0.840 ; pc[4]            ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.840 ; pc[4]            ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.992      ;
; 0.846 ; pc[5]            ; RomData[22]      ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.996      ;
; 0.851 ; offset_adress[2] ; pc[2]            ; Clk          ; Clk         ; 0.000        ; -0.002     ; 1.001      ;
; 0.852 ; REG[0][7]        ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.003      ; 1.007      ;
; 0.853 ; pc[6]            ; operand[1]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.005      ;
; 0.854 ; pc[6]            ; operand[6]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.006      ;
; 0.855 ; REG[3][7]        ; RAM[33][7]       ; Clk          ; Clk         ; 0.000        ; 0.004      ; 1.011      ;
; 0.859 ; REG[3][7]        ; RAM[37][7]       ; Clk          ; Clk         ; 0.000        ; 0.004      ; 1.015      ;
; 0.859 ; pc[4]            ; offset_adress[0] ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.010      ;
; 0.860 ; pc[6]            ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.012      ;
; 0.863 ; REG[1][7]        ; RAM[68][7]       ; Clk          ; Clk         ; 0.000        ; 0.008      ; 1.023      ;
; 0.864 ; pc[1]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.864 ; pc[5]            ; RomData[13]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.869 ; pc[4]            ; operand[4]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.021      ;
; 0.870 ; pc[3]            ; RomData[14]      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.022      ;
; 0.872 ; pc[3]            ; operand[2]       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.024      ;
; 0.875 ; pc[5]            ; offset_adress[1] ; Clk          ; Clk         ; 0.000        ; 0.002      ; 1.029      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ReadReg'                                                                                ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.376 ; REG[0][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 0.529      ;
; 0.377 ; REG[0][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 0.530      ;
; 0.379 ; REG[0][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 0.532      ;
; 0.388 ; REG[1][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.000      ; 0.540      ;
; 0.400 ; REG[0][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 0.553      ;
; 0.444 ; REG[2][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 0.598      ;
; 0.454 ; REG[0][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 0.607      ;
; 0.457 ; REG[1][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 0.610      ;
; 0.483 ; REG[0][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 0.637      ;
; 0.484 ; REG[3][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.002     ; 0.634      ;
; 0.493 ; REG[1][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 0.642      ;
; 0.518 ; REG[2][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.004      ; 0.674      ;
; 0.519 ; REG[3][4] ; REG_OUT[4]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.003      ; 0.674      ;
; 0.556 ; REG[3][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.002     ; 0.706      ;
; 0.563 ; REG[3][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.002     ; 0.713      ;
; 0.567 ; REG[3][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 0.721      ;
; 0.569 ; REG[2][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 0.718      ;
; 0.577 ; REG[3][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.002     ; 0.727      ;
; 0.587 ; REG[3][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 0.741      ;
; 0.597 ; REG[1][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 0.746      ;
; 0.599 ; REG[1][2] ; REG_OUT[2]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 0.748      ;
; 0.604 ; REG[2][1] ; REG_OUT[1]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 0.753      ;
; 0.615 ; REG[2][5] ; REG_OUT[5]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.000      ; 0.767      ;
; 0.620 ; REG[2][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 0.774      ;
; 0.626 ; REG[3][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.007      ; 0.785      ;
; 0.633 ; REG[2][3] ; REG_OUT[3]~reg0 ; Clk          ; ReadReg     ; 0.000        ; -0.003     ; 0.782      ;
; 0.633 ; REG[0][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 0.787      ;
; 0.638 ; REG[1][6] ; REG_OUT[6]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.002      ; 0.792      ;
; 0.642 ; REG[2][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.005      ; 0.799      ;
; 0.689 ; REG[1][0] ; REG_OUT[0]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.001      ; 0.842      ;
; 0.720 ; REG[1][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.014      ; 0.886      ;
; 0.728 ; REG[0][7] ; REG_OUT[7]~reg0 ; Clk          ; ReadReg     ; 0.000        ; 0.009      ; 0.889      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ReadRam'                                                                                  ;
+-------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; 1.215 ; RAM[255][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 1.358      ;
; 1.340 ; RAM[125][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.006      ; 1.498      ;
; 1.346 ; RAM[127][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 1.489      ;
; 1.361 ; RAM[237][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 1.508      ;
; 1.370 ; RAM[170][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 1.516      ;
; 1.372 ; RAM[255][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 1.519      ;
; 1.387 ; RAM[169][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.004      ; 1.543      ;
; 1.398 ; RAM[181][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.024     ; 1.526      ;
; 1.409 ; RAM[253][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 1.554      ;
; 1.416 ; RAM[255][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.026     ; 1.542      ;
; 1.423 ; RAM[21][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 1.570      ;
; 1.437 ; RAM[239][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 1.581      ;
; 1.439 ; RAM[127][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.026     ; 1.565      ;
; 1.453 ; RAM[49][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.012     ; 1.593      ;
; 1.468 ; RAM[119][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.008      ; 1.628      ;
; 1.470 ; RAM[192][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.001     ; 1.621      ;
; 1.489 ; RAM[31][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.001      ; 1.642      ;
; 1.509 ; RAM[74][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.003     ; 1.658      ;
; 1.510 ; RAM[103][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 1.658      ;
; 1.516 ; RAM[234][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.002     ; 1.666      ;
; 1.519 ; RAM[253][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.010     ; 1.661      ;
; 1.530 ; RAM[250][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.028      ; 1.710      ;
; 1.530 ; RAM[237][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 1.674      ;
; 1.534 ; RAM[183][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.019     ; 1.667      ;
; 1.544 ; RAM[158][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.001      ; 1.697      ;
; 1.544 ; RAM[16][4]  ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.001     ; 1.695      ;
; 1.553 ; RAM[241][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 1.699      ;
; 1.556 ; RAM[239][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.032     ; 1.676      ;
; 1.560 ; RAM[125][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 1.714      ;
; 1.560 ; RAM[91][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 1.714      ;
; 1.566 ; RAM[238][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.002     ; 1.716      ;
; 1.567 ; RAM[243][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.011     ; 1.708      ;
; 1.567 ; RAM[165][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.000      ; 1.719      ;
; 1.569 ; RAM[164][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 1.712      ;
; 1.570 ; RAM[117][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.009      ; 1.731      ;
; 1.575 ; RAM[205][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.023     ; 1.704      ;
; 1.577 ; RAM[242][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 1.725      ;
; 1.577 ; RAM[117][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 1.720      ;
; 1.581 ; RAM[245][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 1.727      ;
; 1.585 ; RAM[176][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 1.730      ;
; 1.590 ; RAM[119][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 1.738      ;
; 1.592 ; RAM[49][0]  ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.000      ; 1.744      ;
; 1.595 ; RAM[19][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.003     ; 1.744      ;
; 1.595 ; RAM[53][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 1.738      ;
; 1.605 ; RAM[173][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 1.750      ;
; 1.609 ; RAM[244][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.007     ; 1.754      ;
; 1.614 ; RAM[87][0]  ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.032      ; 1.798      ;
; 1.618 ; RAM[185][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.004      ; 1.774      ;
; 1.623 ; RAM[62][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.011      ; 1.786      ;
; 1.623 ; RAM[195][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 1.780      ;
; 1.627 ; RAM[157][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.003     ; 1.776      ;
; 1.630 ; RAM[250][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.003     ; 1.779      ;
; 1.634 ; RAM[153][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.045     ; 1.741      ;
; 1.634 ; RAM[240][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 1.781      ;
; 1.635 ; RAM[242][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.028      ; 1.815      ;
; 1.637 ; RAM[31][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.000      ; 1.789      ;
; 1.638 ; RAM[17][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.003     ; 1.787      ;
; 1.639 ; RAM[109][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 1.796      ;
; 1.639 ; RAM[207][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.015     ; 1.776      ;
; 1.640 ; RAM[97][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.003      ; 1.795      ;
; 1.641 ; RAM[253][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 1.784      ;
; 1.645 ; RAM[225][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.003      ; 1.800      ;
; 1.646 ; RAM[55][6]  ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.012     ; 1.786      ;
; 1.657 ; RAM[186][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.003     ; 1.806      ;
; 1.657 ; RAM[111][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.025     ; 1.784      ;
; 1.657 ; RAM[238][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.019     ; 1.790      ;
; 1.659 ; RAM[221][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.014     ; 1.797      ;
; 1.663 ; RAM[81][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 1.809      ;
; 1.663 ; RAM[91][0]  ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.001     ; 1.814      ;
; 1.665 ; RAM[235][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.025     ; 1.792      ;
; 1.665 ; RAM[67][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.031     ; 1.786      ;
; 1.669 ; RAM[192][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.002     ; 1.819      ;
; 1.669 ; RAM[234][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.006     ; 1.815      ;
; 1.669 ; RAM[15][3]  ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 1.826      ;
; 1.669 ; RAM[179][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 1.816      ;
; 1.673 ; RAM[83][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.030     ; 1.795      ;
; 1.675 ; RAM[29][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.004      ; 1.831      ;
; 1.675 ; RAM[254][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 1.823      ;
; 1.676 ; RAM[100][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 1.833      ;
; 1.677 ; RAM[56][2]  ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.005      ; 1.834      ;
; 1.677 ; RAM[213][4] ; RamData[4]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.025     ; 1.804      ;
; 1.678 ; RAM[205][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 1.825      ;
; 1.679 ; RAM[234][5] ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.019     ; 1.812      ;
; 1.685 ; RAM[134][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 1.839      ;
; 1.688 ; RAM[109][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 1.842      ;
; 1.690 ; RAM[244][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 1.834      ;
; 1.692 ; RAM[254][6] ; RamData[6]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.011      ; 1.855      ;
; 1.692 ; RAM[214][1] ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.005     ; 1.839      ;
; 1.693 ; RAM[209][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.029     ; 1.816      ;
; 1.694 ; RAM[100][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.033     ; 1.813      ;
; 1.694 ; RAM[193][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.008      ; 1.854      ;
; 1.695 ; RAM[230][2] ; RamData[2]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.019     ; 1.828      ;
; 1.696 ; RAM[92][5]  ; RamData[5]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.009     ; 1.839      ;
; 1.696 ; RAM[60][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.008     ; 1.840      ;
; 1.696 ; RAM[123][0] ; RamData[0]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.008      ; 1.856      ;
; 1.698 ; RAM[142][3] ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.002      ; 1.852      ;
; 1.700 ; RAM[4][3]   ; RamData[3]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.000      ; 1.852      ;
; 1.702 ; RAM[92][7]  ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.008      ; 1.862      ;
; 1.702 ; RAM[52][1]  ; RamData[1]~reg0 ; Clk          ; ReadRam     ; 0.000        ; 0.024      ; 1.878      ;
; 1.702 ; RAM[156][7] ; RamData[7]~reg0 ; Clk          ; ReadRam     ; 0.000        ; -0.004     ; 1.850      ;
+-------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; C_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; C_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; N_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; N_Flag      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[0][7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[100][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[101][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[102][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[103][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM[104][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; RAM[104][7] ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ReadRam'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ReadRam ; Rise       ; ReadRam                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[7]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[7]~reg0          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; RamData[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; RamData[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; ReadRam|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; ReadRam|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; ReadRam~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; ReadRam~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadRam ; Rise       ; ReadRam~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadRam ; Rise       ; ReadRam~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ReadReg'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ReadReg ; Rise       ; ReadReg                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[0]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[1]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[2]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[3]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[4]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[5]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[6]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[7]~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[7]~reg0          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[0]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[1]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[2]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[3]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[4]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[5]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[6]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; REG_OUT[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; REG_OUT[7]~reg0|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; ReadReg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; ReadReg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; ReadReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; ReadReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ReadReg ; Rise       ; ReadReg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ReadReg ; Rise       ; ReadReg~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RAZ        ; Clk        ; 2.635 ; 2.635 ; Rise       ; Clk             ;
; AdRam[*]   ; ReadRam    ; 6.661 ; 6.661 ; Rise       ; ReadRam         ;
;  AdRam[0]  ; ReadRam    ; 6.310 ; 6.310 ; Rise       ; ReadRam         ;
;  AdRam[1]  ; ReadRam    ; 6.317 ; 6.317 ; Rise       ; ReadRam         ;
;  AdRam[2]  ; ReadRam    ; 5.930 ; 5.930 ; Rise       ; ReadRam         ;
;  AdRam[3]  ; ReadRam    ; 6.586 ; 6.586 ; Rise       ; ReadRam         ;
;  AdRam[4]  ; ReadRam    ; 6.291 ; 6.291 ; Rise       ; ReadRam         ;
;  AdRam[5]  ; ReadRam    ; 5.985 ; 5.985 ; Rise       ; ReadRam         ;
;  AdRam[6]  ; ReadRam    ; 6.661 ; 6.661 ; Rise       ; ReadRam         ;
;  AdRam[7]  ; ReadRam    ; 6.231 ; 6.231 ; Rise       ; ReadRam         ;
; NumReg[*]  ; ReadReg    ; 2.443 ; 2.443 ; Rise       ; ReadReg         ;
;  NumReg[0] ; ReadReg    ; 2.443 ; 2.443 ; Rise       ; ReadReg         ;
;  NumReg[1] ; ReadReg    ; 0.379 ; 0.379 ; Rise       ; ReadReg         ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RAZ        ; Clk        ; -0.041 ; -0.041 ; Rise       ; Clk             ;
; AdRam[*]   ; ReadRam    ; -2.150 ; -2.150 ; Rise       ; ReadRam         ;
;  AdRam[0]  ; ReadRam    ; -2.150 ; -2.150 ; Rise       ; ReadRam         ;
;  AdRam[1]  ; ReadRam    ; -2.553 ; -2.553 ; Rise       ; ReadRam         ;
;  AdRam[2]  ; ReadRam    ; -2.898 ; -2.898 ; Rise       ; ReadRam         ;
;  AdRam[3]  ; ReadRam    ; -2.385 ; -2.385 ; Rise       ; ReadRam         ;
;  AdRam[4]  ; ReadRam    ; -2.721 ; -2.721 ; Rise       ; ReadRam         ;
;  AdRam[5]  ; ReadRam    ; -2.227 ; -2.227 ; Rise       ; ReadRam         ;
;  AdRam[6]  ; ReadRam    ; -2.953 ; -2.953 ; Rise       ; ReadRam         ;
;  AdRam[7]  ; ReadRam    ; -2.277 ; -2.277 ; Rise       ; ReadRam         ;
; NumReg[*]  ; ReadReg    ; 0.080  ; 0.080  ; Rise       ; ReadReg         ;
;  NumReg[0] ; ReadReg    ; -2.029 ; -2.029 ; Rise       ; ReadReg         ;
;  NumReg[1] ; ReadReg    ; 0.080  ; 0.080  ; Rise       ; ReadReg         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; C                ; Clk        ; 4.624 ; 4.624 ; Rise       ; Clk             ;
; N                ; Clk        ; 4.036 ; 4.036 ; Rise       ; Clk             ;
; PC_OUT[*]        ; Clk        ; 4.904 ; 4.904 ; Rise       ; Clk             ;
;  PC_OUT[0]       ; Clk        ; 4.388 ; 4.388 ; Rise       ; Clk             ;
;  PC_OUT[1]       ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  PC_OUT[2]       ; Clk        ; 4.252 ; 4.252 ; Rise       ; Clk             ;
;  PC_OUT[3]       ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  PC_OUT[4]       ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  PC_OUT[5]       ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  PC_OUT[6]       ; Clk        ; 4.904 ; 4.904 ; Rise       ; Clk             ;
; ROMDATA_OUT[*]   ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  ROMDATA_OUT[0]  ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  ROMDATA_OUT[1]  ; Clk        ; 3.847 ; 3.847 ; Rise       ; Clk             ;
;  ROMDATA_OUT[2]  ; Clk        ; 3.782 ; 3.782 ; Rise       ; Clk             ;
;  ROMDATA_OUT[3]  ; Clk        ; 3.871 ; 3.871 ; Rise       ; Clk             ;
;  ROMDATA_OUT[4]  ; Clk        ; 3.939 ; 3.939 ; Rise       ; Clk             ;
;  ROMDATA_OUT[6]  ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  ROMDATA_OUT[7]  ; Clk        ; 4.212 ; 4.212 ; Rise       ; Clk             ;
;  ROMDATA_OUT[8]  ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  ROMDATA_OUT[9]  ; Clk        ; 4.097 ; 4.097 ; Rise       ; Clk             ;
;  ROMDATA_OUT[10] ; Clk        ; 4.222 ; 4.222 ; Rise       ; Clk             ;
;  ROMDATA_OUT[11] ; Clk        ; 4.493 ; 4.493 ; Rise       ; Clk             ;
;  ROMDATA_OUT[12] ; Clk        ; 4.211 ; 4.211 ; Rise       ; Clk             ;
;  ROMDATA_OUT[13] ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  ROMDATA_OUT[14] ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
;  ROMDATA_OUT[15] ; Clk        ; 4.140 ; 4.140 ; Rise       ; Clk             ;
;  ROMDATA_OUT[16] ; Clk        ; 3.468 ; 3.468 ; Rise       ; Clk             ;
;  ROMDATA_OUT[17] ; Clk        ; 3.452 ; 3.452 ; Rise       ; Clk             ;
;  ROMDATA_OUT[18] ; Clk        ; 3.448 ; 3.448 ; Rise       ; Clk             ;
;  ROMDATA_OUT[19] ; Clk        ; 3.472 ; 3.472 ; Rise       ; Clk             ;
;  ROMDATA_OUT[21] ; Clk        ; 3.665 ; 3.665 ; Rise       ; Clk             ;
;  ROMDATA_OUT[22] ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  ROMDATA_OUT[23] ; Clk        ; 3.909 ; 3.909 ; Rise       ; Clk             ;
; V                ; Clk        ; 4.114 ; 4.114 ; Rise       ; Clk             ;
; Z                ; Clk        ; 4.417 ; 4.417 ; Rise       ; Clk             ;
; RamData[*]       ; ReadRam    ; 4.443 ; 4.443 ; Rise       ; ReadRam         ;
;  RamData[0]      ; ReadRam    ; 4.158 ; 4.158 ; Rise       ; ReadRam         ;
;  RamData[1]      ; ReadRam    ; 4.132 ; 4.132 ; Rise       ; ReadRam         ;
;  RamData[2]      ; ReadRam    ; 4.084 ; 4.084 ; Rise       ; ReadRam         ;
;  RamData[3]      ; ReadRam    ; 3.885 ; 3.885 ; Rise       ; ReadRam         ;
;  RamData[4]      ; ReadRam    ; 3.975 ; 3.975 ; Rise       ; ReadRam         ;
;  RamData[5]      ; ReadRam    ; 4.247 ; 4.247 ; Rise       ; ReadRam         ;
;  RamData[6]      ; ReadRam    ; 4.443 ; 4.443 ; Rise       ; ReadRam         ;
;  RamData[7]      ; ReadRam    ; 4.160 ; 4.160 ; Rise       ; ReadRam         ;
; REG_OUT[*]       ; ReadReg    ; 4.339 ; 4.339 ; Rise       ; ReadReg         ;
;  REG_OUT[0]      ; ReadReg    ; 3.788 ; 3.788 ; Rise       ; ReadReg         ;
;  REG_OUT[1]      ; ReadReg    ; 4.276 ; 4.276 ; Rise       ; ReadReg         ;
;  REG_OUT[2]      ; ReadReg    ; 4.193 ; 4.193 ; Rise       ; ReadReg         ;
;  REG_OUT[3]      ; ReadReg    ; 4.335 ; 4.335 ; Rise       ; ReadReg         ;
;  REG_OUT[4]      ; ReadReg    ; 4.252 ; 4.252 ; Rise       ; ReadReg         ;
;  REG_OUT[5]      ; ReadReg    ; 4.339 ; 4.339 ; Rise       ; ReadReg         ;
;  REG_OUT[6]      ; ReadReg    ; 4.257 ; 4.257 ; Rise       ; ReadReg         ;
;  REG_OUT[7]      ; ReadReg    ; 4.267 ; 4.267 ; Rise       ; ReadReg         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; C                ; Clk        ; 4.624 ; 4.624 ; Rise       ; Clk             ;
; N                ; Clk        ; 4.036 ; 4.036 ; Rise       ; Clk             ;
; PC_OUT[*]        ; Clk        ; 4.252 ; 4.252 ; Rise       ; Clk             ;
;  PC_OUT[0]       ; Clk        ; 4.388 ; 4.388 ; Rise       ; Clk             ;
;  PC_OUT[1]       ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  PC_OUT[2]       ; Clk        ; 4.252 ; 4.252 ; Rise       ; Clk             ;
;  PC_OUT[3]       ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  PC_OUT[4]       ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  PC_OUT[5]       ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  PC_OUT[6]       ; Clk        ; 4.904 ; 4.904 ; Rise       ; Clk             ;
; ROMDATA_OUT[*]   ; Clk        ; 3.448 ; 3.448 ; Rise       ; Clk             ;
;  ROMDATA_OUT[0]  ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  ROMDATA_OUT[1]  ; Clk        ; 3.847 ; 3.847 ; Rise       ; Clk             ;
;  ROMDATA_OUT[2]  ; Clk        ; 3.782 ; 3.782 ; Rise       ; Clk             ;
;  ROMDATA_OUT[3]  ; Clk        ; 3.871 ; 3.871 ; Rise       ; Clk             ;
;  ROMDATA_OUT[4]  ; Clk        ; 3.939 ; 3.939 ; Rise       ; Clk             ;
;  ROMDATA_OUT[6]  ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  ROMDATA_OUT[7]  ; Clk        ; 4.212 ; 4.212 ; Rise       ; Clk             ;
;  ROMDATA_OUT[8]  ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  ROMDATA_OUT[9]  ; Clk        ; 4.097 ; 4.097 ; Rise       ; Clk             ;
;  ROMDATA_OUT[10] ; Clk        ; 4.222 ; 4.222 ; Rise       ; Clk             ;
;  ROMDATA_OUT[11] ; Clk        ; 4.493 ; 4.493 ; Rise       ; Clk             ;
;  ROMDATA_OUT[12] ; Clk        ; 4.211 ; 4.211 ; Rise       ; Clk             ;
;  ROMDATA_OUT[13] ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  ROMDATA_OUT[14] ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
;  ROMDATA_OUT[15] ; Clk        ; 4.140 ; 4.140 ; Rise       ; Clk             ;
;  ROMDATA_OUT[16] ; Clk        ; 3.468 ; 3.468 ; Rise       ; Clk             ;
;  ROMDATA_OUT[17] ; Clk        ; 3.452 ; 3.452 ; Rise       ; Clk             ;
;  ROMDATA_OUT[18] ; Clk        ; 3.448 ; 3.448 ; Rise       ; Clk             ;
;  ROMDATA_OUT[19] ; Clk        ; 3.472 ; 3.472 ; Rise       ; Clk             ;
;  ROMDATA_OUT[21] ; Clk        ; 3.665 ; 3.665 ; Rise       ; Clk             ;
;  ROMDATA_OUT[22] ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  ROMDATA_OUT[23] ; Clk        ; 3.909 ; 3.909 ; Rise       ; Clk             ;
; V                ; Clk        ; 4.114 ; 4.114 ; Rise       ; Clk             ;
; Z                ; Clk        ; 4.417 ; 4.417 ; Rise       ; Clk             ;
; RamData[*]       ; ReadRam    ; 3.885 ; 3.885 ; Rise       ; ReadRam         ;
;  RamData[0]      ; ReadRam    ; 4.158 ; 4.158 ; Rise       ; ReadRam         ;
;  RamData[1]      ; ReadRam    ; 4.132 ; 4.132 ; Rise       ; ReadRam         ;
;  RamData[2]      ; ReadRam    ; 4.084 ; 4.084 ; Rise       ; ReadRam         ;
;  RamData[3]      ; ReadRam    ; 3.885 ; 3.885 ; Rise       ; ReadRam         ;
;  RamData[4]      ; ReadRam    ; 3.975 ; 3.975 ; Rise       ; ReadRam         ;
;  RamData[5]      ; ReadRam    ; 4.247 ; 4.247 ; Rise       ; ReadRam         ;
;  RamData[6]      ; ReadRam    ; 4.443 ; 4.443 ; Rise       ; ReadRam         ;
;  RamData[7]      ; ReadRam    ; 4.160 ; 4.160 ; Rise       ; ReadRam         ;
; REG_OUT[*]       ; ReadReg    ; 3.788 ; 3.788 ; Rise       ; ReadReg         ;
;  REG_OUT[0]      ; ReadReg    ; 3.788 ; 3.788 ; Rise       ; ReadReg         ;
;  REG_OUT[1]      ; ReadReg    ; 4.276 ; 4.276 ; Rise       ; ReadReg         ;
;  REG_OUT[2]      ; ReadReg    ; 4.193 ; 4.193 ; Rise       ; ReadReg         ;
;  REG_OUT[3]      ; ReadReg    ; 4.335 ; 4.335 ; Rise       ; ReadReg         ;
;  REG_OUT[4]      ; ReadReg    ; 4.252 ; 4.252 ; Rise       ; ReadReg         ;
;  REG_OUT[5]      ; ReadReg    ; 4.339 ; 4.339 ; Rise       ; ReadReg         ;
;  REG_OUT[6]      ; ReadReg    ; 4.257 ; 4.257 ; Rise       ; ReadReg         ;
;  REG_OUT[7]      ; ReadReg    ; 4.267 ; 4.267 ; Rise       ; ReadReg         ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -18.217    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clk             ; -18.217    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  ReadRam         ; -6.712     ; 1.215 ; N/A      ; N/A     ; -1.380              ;
;  ReadReg         ; -0.869     ; 0.376 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -25183.262 ; 0.0   ; 0.0      ; 0.0     ; -2172.14            ;
;  Clk             ; -25128.617 ; 0.000 ; N/A      ; N/A     ; -2153.380           ;
;  ReadRam         ; -49.563    ; 0.000 ; N/A      ; N/A     ; -9.380              ;
;  ReadReg         ; -5.082     ; 0.000 ; N/A      ; N/A     ; -9.380              ;
+------------------+------------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RAZ        ; Clk        ; 6.012  ; 6.012  ; Rise       ; Clk             ;
; AdRam[*]   ; ReadRam    ; 13.557 ; 13.557 ; Rise       ; ReadRam         ;
;  AdRam[0]  ; ReadRam    ; 12.985 ; 12.985 ; Rise       ; ReadRam         ;
;  AdRam[1]  ; ReadRam    ; 13.040 ; 13.040 ; Rise       ; ReadRam         ;
;  AdRam[2]  ; ReadRam    ; 12.236 ; 12.236 ; Rise       ; ReadRam         ;
;  AdRam[3]  ; ReadRam    ; 13.557 ; 13.557 ; Rise       ; ReadRam         ;
;  AdRam[4]  ; ReadRam    ; 12.887 ; 12.887 ; Rise       ; ReadRam         ;
;  AdRam[5]  ; ReadRam    ; 12.238 ; 12.238 ; Rise       ; ReadRam         ;
;  AdRam[6]  ; ReadRam    ; 13.485 ; 13.485 ; Rise       ; ReadRam         ;
;  AdRam[7]  ; ReadRam    ; 12.576 ; 12.576 ; Rise       ; ReadRam         ;
; NumReg[*]  ; ReadReg    ; 4.630  ; 4.630  ; Rise       ; ReadReg         ;
;  NumReg[0] ; ReadReg    ; 4.630  ; 4.630  ; Rise       ; ReadReg         ;
;  NumReg[1] ; ReadReg    ; 1.434  ; 1.434  ; Rise       ; ReadReg         ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RAZ        ; Clk        ; -0.041 ; -0.041 ; Rise       ; Clk             ;
; AdRam[*]   ; ReadRam    ; -2.150 ; -2.150 ; Rise       ; ReadRam         ;
;  AdRam[0]  ; ReadRam    ; -2.150 ; -2.150 ; Rise       ; ReadRam         ;
;  AdRam[1]  ; ReadRam    ; -2.553 ; -2.553 ; Rise       ; ReadRam         ;
;  AdRam[2]  ; ReadRam    ; -2.898 ; -2.898 ; Rise       ; ReadRam         ;
;  AdRam[3]  ; ReadRam    ; -2.385 ; -2.385 ; Rise       ; ReadRam         ;
;  AdRam[4]  ; ReadRam    ; -2.721 ; -2.721 ; Rise       ; ReadRam         ;
;  AdRam[5]  ; ReadRam    ; -2.227 ; -2.227 ; Rise       ; ReadRam         ;
;  AdRam[6]  ; ReadRam    ; -2.953 ; -2.953 ; Rise       ; ReadRam         ;
;  AdRam[7]  ; ReadRam    ; -2.277 ; -2.277 ; Rise       ; ReadRam         ;
; NumReg[*]  ; ReadReg    ; 0.080  ; 0.080  ; Rise       ; ReadReg         ;
;  NumReg[0] ; ReadReg    ; -2.029 ; -2.029 ; Rise       ; ReadReg         ;
;  NumReg[1] ; ReadReg    ; 0.080  ; 0.080  ; Rise       ; ReadReg         ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; C                ; Clk        ; 8.491 ; 8.491 ; Rise       ; Clk             ;
; N                ; Clk        ; 7.215 ; 7.215 ; Rise       ; Clk             ;
; PC_OUT[*]        ; Clk        ; 8.870 ; 8.870 ; Rise       ; Clk             ;
;  PC_OUT[0]       ; Clk        ; 7.740 ; 7.740 ; Rise       ; Clk             ;
;  PC_OUT[1]       ; Clk        ; 8.815 ; 8.815 ; Rise       ; Clk             ;
;  PC_OUT[2]       ; Clk        ; 7.545 ; 7.545 ; Rise       ; Clk             ;
;  PC_OUT[3]       ; Clk        ; 8.501 ; 8.501 ; Rise       ; Clk             ;
;  PC_OUT[4]       ; Clk        ; 7.957 ; 7.957 ; Rise       ; Clk             ;
;  PC_OUT[5]       ; Clk        ; 8.563 ; 8.563 ; Rise       ; Clk             ;
;  PC_OUT[6]       ; Clk        ; 8.870 ; 8.870 ; Rise       ; Clk             ;
; ROMDATA_OUT[*]   ; Clk        ; 9.318 ; 9.318 ; Rise       ; Clk             ;
;  ROMDATA_OUT[0]  ; Clk        ; 9.318 ; 9.318 ; Rise       ; Clk             ;
;  ROMDATA_OUT[1]  ; Clk        ; 6.899 ; 6.899 ; Rise       ; Clk             ;
;  ROMDATA_OUT[2]  ; Clk        ; 6.726 ; 6.726 ; Rise       ; Clk             ;
;  ROMDATA_OUT[3]  ; Clk        ; 6.985 ; 6.985 ; Rise       ; Clk             ;
;  ROMDATA_OUT[4]  ; Clk        ; 6.994 ; 6.994 ; Rise       ; Clk             ;
;  ROMDATA_OUT[6]  ; Clk        ; 6.998 ; 6.998 ; Rise       ; Clk             ;
;  ROMDATA_OUT[7]  ; Clk        ; 7.443 ; 7.443 ; Rise       ; Clk             ;
;  ROMDATA_OUT[8]  ; Clk        ; 7.743 ; 7.743 ; Rise       ; Clk             ;
;  ROMDATA_OUT[9]  ; Clk        ; 7.199 ; 7.199 ; Rise       ; Clk             ;
;  ROMDATA_OUT[10] ; Clk        ; 7.464 ; 7.464 ; Rise       ; Clk             ;
;  ROMDATA_OUT[11] ; Clk        ; 8.125 ; 8.125 ; Rise       ; Clk             ;
;  ROMDATA_OUT[12] ; Clk        ; 7.442 ; 7.442 ; Rise       ; Clk             ;
;  ROMDATA_OUT[13] ; Clk        ; 8.996 ; 8.996 ; Rise       ; Clk             ;
;  ROMDATA_OUT[14] ; Clk        ; 8.349 ; 8.349 ; Rise       ; Clk             ;
;  ROMDATA_OUT[15] ; Clk        ; 7.377 ; 7.377 ; Rise       ; Clk             ;
;  ROMDATA_OUT[16] ; Clk        ; 6.078 ; 6.078 ; Rise       ; Clk             ;
;  ROMDATA_OUT[17] ; Clk        ; 6.070 ; 6.070 ; Rise       ; Clk             ;
;  ROMDATA_OUT[18] ; Clk        ; 6.058 ; 6.058 ; Rise       ; Clk             ;
;  ROMDATA_OUT[19] ; Clk        ; 6.090 ; 6.090 ; Rise       ; Clk             ;
;  ROMDATA_OUT[21] ; Clk        ; 6.512 ; 6.512 ; Rise       ; Clk             ;
;  ROMDATA_OUT[22] ; Clk        ; 6.987 ; 6.987 ; Rise       ; Clk             ;
;  ROMDATA_OUT[23] ; Clk        ; 7.025 ; 7.025 ; Rise       ; Clk             ;
; V                ; Clk        ; 7.506 ; 7.506 ; Rise       ; Clk             ;
; Z                ; Clk        ; 8.144 ; 8.144 ; Rise       ; Clk             ;
; RamData[*]       ; ReadRam    ; 7.907 ; 7.907 ; Rise       ; ReadRam         ;
;  RamData[0]      ; ReadRam    ; 7.415 ; 7.415 ; Rise       ; ReadRam         ;
;  RamData[1]      ; ReadRam    ; 7.301 ; 7.301 ; Rise       ; ReadRam         ;
;  RamData[2]      ; ReadRam    ; 7.274 ; 7.274 ; Rise       ; ReadRam         ;
;  RamData[3]      ; ReadRam    ; 6.911 ; 6.911 ; Rise       ; ReadRam         ;
;  RamData[4]      ; ReadRam    ; 7.056 ; 7.056 ; Rise       ; ReadRam         ;
;  RamData[5]      ; ReadRam    ; 7.596 ; 7.596 ; Rise       ; ReadRam         ;
;  RamData[6]      ; ReadRam    ; 7.907 ; 7.907 ; Rise       ; ReadRam         ;
;  RamData[7]      ; ReadRam    ; 7.434 ; 7.434 ; Rise       ; ReadRam         ;
; REG_OUT[*]       ; ReadReg    ; 7.853 ; 7.853 ; Rise       ; ReadReg         ;
;  REG_OUT[0]      ; ReadReg    ; 6.732 ; 6.732 ; Rise       ; ReadReg         ;
;  REG_OUT[1]      ; ReadReg    ; 7.687 ; 7.687 ; Rise       ; ReadReg         ;
;  REG_OUT[2]      ; ReadReg    ; 7.533 ; 7.533 ; Rise       ; ReadReg         ;
;  REG_OUT[3]      ; ReadReg    ; 7.811 ; 7.811 ; Rise       ; ReadReg         ;
;  REG_OUT[4]      ; ReadReg    ; 7.633 ; 7.633 ; Rise       ; ReadReg         ;
;  REG_OUT[5]      ; ReadReg    ; 7.853 ; 7.853 ; Rise       ; ReadReg         ;
;  REG_OUT[6]      ; ReadReg    ; 7.650 ; 7.650 ; Rise       ; ReadReg         ;
;  REG_OUT[7]      ; ReadReg    ; 7.660 ; 7.660 ; Rise       ; ReadReg         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; C                ; Clk        ; 4.624 ; 4.624 ; Rise       ; Clk             ;
; N                ; Clk        ; 4.036 ; 4.036 ; Rise       ; Clk             ;
; PC_OUT[*]        ; Clk        ; 4.252 ; 4.252 ; Rise       ; Clk             ;
;  PC_OUT[0]       ; Clk        ; 4.388 ; 4.388 ; Rise       ; Clk             ;
;  PC_OUT[1]       ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  PC_OUT[2]       ; Clk        ; 4.252 ; 4.252 ; Rise       ; Clk             ;
;  PC_OUT[3]       ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  PC_OUT[4]       ; Clk        ; 4.393 ; 4.393 ; Rise       ; Clk             ;
;  PC_OUT[5]       ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  PC_OUT[6]       ; Clk        ; 4.904 ; 4.904 ; Rise       ; Clk             ;
; ROMDATA_OUT[*]   ; Clk        ; 3.448 ; 3.448 ; Rise       ; Clk             ;
;  ROMDATA_OUT[0]  ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  ROMDATA_OUT[1]  ; Clk        ; 3.847 ; 3.847 ; Rise       ; Clk             ;
;  ROMDATA_OUT[2]  ; Clk        ; 3.782 ; 3.782 ; Rise       ; Clk             ;
;  ROMDATA_OUT[3]  ; Clk        ; 3.871 ; 3.871 ; Rise       ; Clk             ;
;  ROMDATA_OUT[4]  ; Clk        ; 3.939 ; 3.939 ; Rise       ; Clk             ;
;  ROMDATA_OUT[6]  ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  ROMDATA_OUT[7]  ; Clk        ; 4.212 ; 4.212 ; Rise       ; Clk             ;
;  ROMDATA_OUT[8]  ; Clk        ; 4.328 ; 4.328 ; Rise       ; Clk             ;
;  ROMDATA_OUT[9]  ; Clk        ; 4.097 ; 4.097 ; Rise       ; Clk             ;
;  ROMDATA_OUT[10] ; Clk        ; 4.222 ; 4.222 ; Rise       ; Clk             ;
;  ROMDATA_OUT[11] ; Clk        ; 4.493 ; 4.493 ; Rise       ; Clk             ;
;  ROMDATA_OUT[12] ; Clk        ; 4.211 ; 4.211 ; Rise       ; Clk             ;
;  ROMDATA_OUT[13] ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  ROMDATA_OUT[14] ; Clk        ; 4.637 ; 4.637 ; Rise       ; Clk             ;
;  ROMDATA_OUT[15] ; Clk        ; 4.140 ; 4.140 ; Rise       ; Clk             ;
;  ROMDATA_OUT[16] ; Clk        ; 3.468 ; 3.468 ; Rise       ; Clk             ;
;  ROMDATA_OUT[17] ; Clk        ; 3.452 ; 3.452 ; Rise       ; Clk             ;
;  ROMDATA_OUT[18] ; Clk        ; 3.448 ; 3.448 ; Rise       ; Clk             ;
;  ROMDATA_OUT[19] ; Clk        ; 3.472 ; 3.472 ; Rise       ; Clk             ;
;  ROMDATA_OUT[21] ; Clk        ; 3.665 ; 3.665 ; Rise       ; Clk             ;
;  ROMDATA_OUT[22] ; Clk        ; 3.887 ; 3.887 ; Rise       ; Clk             ;
;  ROMDATA_OUT[23] ; Clk        ; 3.909 ; 3.909 ; Rise       ; Clk             ;
; V                ; Clk        ; 4.114 ; 4.114 ; Rise       ; Clk             ;
; Z                ; Clk        ; 4.417 ; 4.417 ; Rise       ; Clk             ;
; RamData[*]       ; ReadRam    ; 3.885 ; 3.885 ; Rise       ; ReadRam         ;
;  RamData[0]      ; ReadRam    ; 4.158 ; 4.158 ; Rise       ; ReadRam         ;
;  RamData[1]      ; ReadRam    ; 4.132 ; 4.132 ; Rise       ; ReadRam         ;
;  RamData[2]      ; ReadRam    ; 4.084 ; 4.084 ; Rise       ; ReadRam         ;
;  RamData[3]      ; ReadRam    ; 3.885 ; 3.885 ; Rise       ; ReadRam         ;
;  RamData[4]      ; ReadRam    ; 3.975 ; 3.975 ; Rise       ; ReadRam         ;
;  RamData[5]      ; ReadRam    ; 4.247 ; 4.247 ; Rise       ; ReadRam         ;
;  RamData[6]      ; ReadRam    ; 4.443 ; 4.443 ; Rise       ; ReadRam         ;
;  RamData[7]      ; ReadRam    ; 4.160 ; 4.160 ; Rise       ; ReadRam         ;
; REG_OUT[*]       ; ReadReg    ; 3.788 ; 3.788 ; Rise       ; ReadReg         ;
;  REG_OUT[0]      ; ReadReg    ; 3.788 ; 3.788 ; Rise       ; ReadReg         ;
;  REG_OUT[1]      ; ReadReg    ; 4.276 ; 4.276 ; Rise       ; ReadReg         ;
;  REG_OUT[2]      ; ReadReg    ; 4.193 ; 4.193 ; Rise       ; ReadReg         ;
;  REG_OUT[3]      ; ReadReg    ; 4.335 ; 4.335 ; Rise       ; ReadReg         ;
;  REG_OUT[4]      ; ReadReg    ; 4.252 ; 4.252 ; Rise       ; ReadReg         ;
;  REG_OUT[5]      ; ReadReg    ; 4.339 ; 4.339 ; Rise       ; ReadReg         ;
;  REG_OUT[6]      ; ReadReg    ; 4.257 ; 4.257 ; Rise       ; ReadReg         ;
;  REG_OUT[7]      ; ReadReg    ; 4.267 ; 4.267 ; Rise       ; ReadReg         ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 54127964 ; 0        ; 0        ; 0        ;
; Clk        ; ReadRam  ; 2048     ; 0        ; 0        ; 0        ;
; Clk        ; ReadReg  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 54127964 ; 0        ; 0        ; 0        ;
; Clk        ; ReadRam  ; 2048     ; 0        ; 0        ; 0        ;
; Clk        ; ReadReg  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 2232  ; 2232 ;
; Unconstrained Output Ports      ; 49    ; 49   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 07 12:16:04 2020
Info: Command: quartus_sta EB02 -c EB02
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'EB02.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
    Info (332105): create_clock -period 1.000 -name ReadReg ReadReg
    Info (332105): create_clock -period 1.000 -name ReadRam ReadRam
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.217
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.217    -25128.617 Clk 
    Info (332119):    -6.712       -49.563 ReadRam 
    Info (332119):    -0.869        -5.082 ReadReg 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clk 
    Info (332119):     0.780         0.000 ReadReg 
    Info (332119):     2.771         0.000 ReadRam 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -2153.380 Clk 
    Info (332119):    -1.380        -9.380 ReadRam 
    Info (332119):    -1.380        -9.380 ReadReg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.405
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.405    -10519.013 Clk 
    Info (332119):    -2.587       -18.237 ReadRam 
    Info (332119):     0.152         0.000 ReadReg 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clk 
    Info (332119):     0.376         0.000 ReadReg 
    Info (332119):     1.215         0.000 ReadRam 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -2153.380 Clk 
    Info (332119):    -1.380        -9.380 ReadRam 
    Info (332119):    -1.380        -9.380 ReadReg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4608 megabytes
    Info: Processing ended: Mon Dec 07 12:16:06 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


