`timescale 1ns / 1ps

module data_gen(
    input  wire        clka,
    input  wire [9:0]  addra,
    output wire [11:0] douta
);

blk_mem_gen_0 rom_inst (
    .clka (clka),     // input wire clka
    .addra(addra),    // input wire [9:0] addra
    .douta(douta)     // output wire [11:0] douta
);

endmodule

////////////////////////////////////////