41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 29 226 88 207 0
adr1_1
19 29 208 88 189 0
adr1_0
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
19 29 390 88 371 0
kpad_1
19 29 372 88 353 0
kpad_2
19 29 354 88 335 0
kpad_3
19 29 408 88 389 0
kpad_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 223 566 272 481 0 1
31 87 540 136 455 0 2
14 26 566 75 517
14 161 584 210 535
31 153 557 202 472 0 1
14 84 577 133 528
31 163 275 212 190 0 4
14 106 315 155 266
19 52 263 111 244 0
wadr_1
19 53 286 112 267 0
wadr_0
19 300 88 359 69 0
clear
20 440 89 499 70 0
CLR
5 374 104 423 55 0
1 88 536 72 541
1 207 559 224 562
1 130 552 154 553
1 164 271 152 290
1 164 253 108 253
1 109 276 164 259
1 375 79 356 78
1 420 79 441 79
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
8 31 181 80 132 1 0
8 30 231 79 182 1 0
35 125 170 174 121 0 0
3 125 217 174 168 0 0
8 33 302 82 253 1 0
35 204 256 253 207 0 0
3 204 305 253 256 0 0
35 266 199 315 150 0 0
7 289 256 338 207 0 1
8 33 362 82 313 1 0
8 32 412 81 363 1 0
35 128 351 177 302 0 0
3 127 398 176 349 0 0
35 206 437 255 388 0 0
3 206 486 255 437 0 0
35 268 380 317 331 0 0
7 291 437 340 388 0 1
22 296 269 328 249 0 \NUL
sum
22 301 450 333 430 0 \NUL
sum
8 419 360 468 311 1 0
8 418 410 467 361 1 0
3 513 396 562 347 0 0
35 592 435 641 386 0 0
3 592 484 641 435 0 0
35 654 378 703 329 0 0
7 677 435 726 386 0 1
22 687 448 719 428 0 \NUL
sum
20 334 365 393 346 0
c2
20 719 181 778 162 0
c3
7 717 378 766 329 0 1
19 48 457 107 438 0
c1
20 330 185 389 166 0
c1
35 514 349 563 300 0 0
8 422 179 471 130 1 0
8 421 229 470 180 1 0
35 517 168 566 119 0 0
3 516 215 565 166 0 0
35 595 254 644 205 0 0
3 595 303 644 254 0 0
35 657 197 706 148 0 0
7 680 254 729 205 0 1
22 690 267 722 247 0 \NUL
sum
19 409 278 468 259 0
c2
19 404 458 463 439 0
c3
1 126 131 77 156
1 126 178 77 156
1 126 159 76 206
1 126 206 76 206
1 205 245 79 277
1 205 294 79 277
1 205 266 171 145
1 205 217 171 145
1 267 160 171 192
1 290 231 250 231
1 267 188 250 280
1 129 312 79 337
1 128 359 79 337
1 129 340 78 387
1 128 387 78 387
1 207 447 174 326
1 207 398 174 326
1 269 341 173 373
1 292 412 252 412
1 269 369 252 461
1 514 357 465 335
1 514 385 464 385
1 655 339 559 371
1 678 410 638 410
1 655 367 638 459
1 718 353 700 353
1 335 355 314 355
1 331 175 312 174
1 515 310 465 335
1 515 338 464 385
1 593 445 560 324
1 593 396 560 324
1 518 129 468 154
1 517 176 468 154
1 518 157 467 204
1 517 204 467 204
1 596 264 563 143
1 596 215 563 143
1 658 158 562 190
1 681 229 641 229
1 658 186 641 278
1 720 171 703 172
1 207 426 104 447
1 207 475 104 447
1 596 243 465 268
1 596 292 465 268
1 593 424 460 448
1 593 473 460 448
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 155 323 214 304 0
reg2_3
20 155 341 214 322 0
reg2_2
20 155 359 214 340 0
reg2_1
20 155 377 214 358 0
reg2_0
20 155 407 214 388 0
reg3_3
20 155 425 214 406 0
reg3_2
20 155 443 214 424 0
reg3_1
20 155 461 214 442 0
reg3_0
20 361 150 420 131 0
in1_3
20 361 168 420 149 0
in1_2
20 361 186 420 167 0
in1_1
20 361 204 420 185 0
in1_0
20 361 234 420 215 0
in2_3
20 361 252 420 233 0
in2_2
20 361 270 420 251 0
in2_1
20 361 288 420 269 0
in2_0
20 362 318 421 299 0
alu_3
20 362 336 421 317 0
alu_2
20 362 354 421 335 0
alu_1
20 362 372 421 353 0
alu_0
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 327 62 386 43 0
reg0
19 327 85 386 66 0
reg1
19 328 107 387 88 0
reg2
19 329 129 388 110 0
reg3
7 400 77 449 28 0 1
7 459 100 508 51 0 1
7 401 122 450 73 0 1
7 459 144 508 95 0 1
3 589 254 638 205 0 0
3 590 309 639 260 0 0
3 594 374 643 325 0 0
3 597 440 646 391 0 0
19 399 253 458 234 0
update
19 402 308 461 289 0
update
19 401 373 460 354 0
update
19 404 439 463 420 0
update
20 661 239 720 220 0
reg0
20 666 294 725 275 0
reg1
20 670 359 729 340 0
reg2
20 674 425 733 406 0
reg3
1 383 52 401 52
1 383 75 460 75
1 384 97 402 97
1 385 119 460 119
1 460 429 598 429
1 457 363 595 363
1 458 298 591 298
1 455 243 590 243
1 635 229 662 229
1 636 284 667 284
1 671 349 640 349
1 643 415 675 415
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 459 349 508 277 1 1 1
24 412 233 461 161 1 1 1
24 532 444 581 372 1 1 1
24 416 533 465 461 1 1 1
19 362 253 421 234 0
CLR
19 405 367 464 348 0
CLR
19 479 461 538 442 0
CLR
19 366 554 425 535 0
CLR
15 367 178 416 129
15 418 291 467 242
15 489 385 538 336
15 377 478 426 429
24 134 343 183 271 1 1 1
24 87 227 136 155 1 1 1
24 207 438 256 366 1 1 1
24 102 547 151 475 1 1 1
19 37 247 96 228 0
CLR
19 80 361 139 342 0
CLR
19 154 455 213 436 0
CLR
19 52 568 111 549 0
CLR
15 42 172 91 123
15 93 285 142 236
15 164 379 213 330
15 63 492 112 443
20 170 181 229 162 0
reg0_3
20 196 299 255 280 0
reg0_2
20 267 394 326 375 0
reg0_1
20 165 505 224 486 0
reg0_0
20 483 190 542 171 0
reg1_3
20 527 307 586 288 0
reg1_2
20 592 401 651 382 0
reg1_1
20 476 490 535 471 0
reg1_0
1 426 229 418 243
1 473 345 461 357
1 546 440 535 451
1 430 529 422 544
1 426 163 413 153
1 473 279 464 266
1 546 374 535 360
1 430 463 423 453
1 101 223 93 237
1 148 339 136 351
1 221 434 210 445
1 116 543 108 558
1 101 157 88 147
1 148 273 139 260
1 221 368 210 354
1 116 477 109 467
1 148 495 166 495
1 253 386 268 384
1 180 291 197 289
1 133 175 171 171
1 458 181 484 180
1 505 297 528 297
1 593 391 578 392
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 183 359 232 287 1 1 1
24 136 243 185 171 1 1 1
24 256 454 305 382 1 1 1
24 139 542 188 470 1 1 1
19 86 263 145 244 0
CLR
19 129 377 188 358 0
CLR
19 203 471 262 452 0
CLR
19 89 563 148 544 0
CLR
15 91 188 140 139
15 142 301 191 252
15 213 395 262 346
15 100 487 149 438
24 527 307 576 235 1 1 1
24 480 191 529 119 1 1 1
24 600 402 649 330 1 1 1
24 481 484 530 412 1 1 1
19 430 211 489 192 0
CLR
19 473 325 532 306 0
CLR
19 547 419 606 400 0
CLR
19 431 505 490 486 0
CLR
15 435 136 484 87
15 486 249 535 200
15 557 343 606 294
15 442 429 491 380
1 150 239 142 253
1 197 355 185 367
1 270 450 259 461
1 153 538 145 553
1 150 173 137 163
1 197 289 188 276
1 270 384 259 370
1 153 472 146 462
1 494 187 486 201
1 541 303 529 315
1 614 398 603 409
1 495 480 487 495
1 494 121 481 111
1 541 237 532 224
1 614 332 603 318
1 495 414 488 404
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
39 16777215
47 0
40 1 10 10
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
