TimeQuest Timing Analyzer report for Processor
Fri Feb 26 20:29:32 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'PClock'
 12. Slow Model Setup: 'MClock'
 13. Slow Model Hold: 'MClock'
 14. Slow Model Hold: 'PClock'
 15. Slow Model Minimum Pulse Width: 'PClock'
 16. Slow Model Minimum Pulse Width: 'MClock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'PClock'
 27. Fast Model Setup: 'MClock'
 28. Fast Model Hold: 'MClock'
 29. Fast Model Hold: 'PClock'
 30. Fast Model Minimum Pulse Width: 'PClock'
 31. Fast Model Minimum Pulse Width: 'MClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Processor                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; MClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MClock } ;
; PClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 88.62 MHz  ; 88.62 MHz       ; PClock     ;                                                               ;
; 628.54 MHz ; 420.17 MHz      ; MClock     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; PClock ; -10.284 ; -1962.009     ;
; MClock ; -0.591  ; -1.622        ;
+--------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; MClock ; 0.391 ; 0.000         ;
; PClock ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; PClock ; -2.000 ; -401.380             ;
; MClock ; -1.380 ; -6.380               ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PClock'                                                                                                                                    ;
+---------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.284 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.023     ; 11.297     ;
; -10.281 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.304     ;
; -10.278 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.301     ;
; -10.246 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.269     ;
; -10.221 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.014     ; 11.243     ;
; -10.186 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 11.170     ;
; -10.181 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 11.222     ;
; -10.146 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.169     ;
; -10.130 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 11.114     ;
; -10.128 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.151     ;
; -10.121 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.014     ; 11.143     ;
; -10.119 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.142     ;
; -10.103 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.035     ; 11.104     ;
; -10.094 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.014     ; 11.116     ;
; -10.086 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.023     ; 11.099     ;
; -10.083 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.106     ;
; -10.080 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.103     ;
; -10.071 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 11.083     ;
; -10.055 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.023     ; 11.068     ;
; -10.052 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.075     ;
; -10.049 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.072     ;
; -10.048 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.071     ;
; -10.044 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.067     ;
; -10.024 ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.014     ; 11.046     ;
; -10.023 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.014     ; 11.045     ;
; -10.006 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.023     ; 11.019     ;
; -10.006 ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.023     ; 11.019     ;
; -10.003 ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.026     ;
; -10.000 ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.023     ;
; -9.999  ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.015     ; 11.020     ;
; -9.997  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 11.027     ;
; -9.988  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.972     ;
; -9.986  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.023     ; 10.999     ;
; -9.983  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.006     ;
; -9.983  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 11.024     ;
; -9.980  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 11.003     ;
; -9.968  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.991     ;
; -9.957  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.941     ;
; -9.952  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 10.993     ;
; -9.948  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.971     ;
; -9.943  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.965     ;
; -9.932  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.916     ;
; -9.930  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.953     ;
; -9.912  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.924     ;
; -9.910  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.933     ;
; -9.908  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.892     ;
; -9.905  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.035     ; 10.906     ;
; -9.904  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 10.934     ;
; -9.903  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 10.944     ;
; -9.901  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.885     ;
; -9.899  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.922     ;
; -9.891  ; ControlUnit:Control|regn:reg_IR|Q[2]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.913     ;
; -9.888  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.872     ;
; -9.883  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 10.924     ;
; -9.883  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.906     ;
; -9.874  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.035     ; 10.875     ;
; -9.874  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.035     ; 10.875     ;
; -9.873  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.885     ;
; -9.866  ; ControlUnit:Control|regn:reg_IR|Q[2]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.015     ; 10.887     ;
; -9.852  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.836     ;
; -9.850  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.873     ;
; -9.848  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.871     ;
; -9.846  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.869     ;
; -9.842  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.854     ;
; -9.841  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.853     ;
; -9.832  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.052     ; 10.816     ;
; -9.830  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.853     ;
; -9.825  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.035     ; 10.826     ;
; -9.821  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.844     ;
; -9.808  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.023     ; 10.821     ;
; -9.799  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 10.829     ;
; -9.793  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.805     ;
; -9.788  ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.810     ;
; -9.787  ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.809     ;
; -9.777  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.023     ; 10.790     ;
; -9.773  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.785     ;
; -9.770  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.782     ;
; -9.768  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 10.798     ;
; -9.766  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[2]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.789     ;
; -9.766  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.789     ;
; -9.752  ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.036     ; 10.752     ;
; -9.750  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.773     ;
; -9.729  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[3]  ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.751     ;
; -9.728  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.023     ; 10.741     ;
; -9.726  ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.748     ;
; -9.719  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 10.749     ;
; -9.714  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_G|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.726     ;
; -9.708  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.023     ; 10.721     ;
; -9.706  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 10.736     ;
; -9.699  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.711     ;
; -9.699  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 10.729     ;
; -9.684  ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.696     ;
; -9.683  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_G|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.695     ;
; -9.678  ; ControlUnit:Control|regn:reg_IR|Q[1]   ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.700     ;
; -9.675  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 10.705     ;
; -9.670  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 10.693     ;
; -9.655  ; ControlUnit:Control|regn:reg_IR|Q[2]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.677     ;
; -9.654  ; ControlUnit:Control|regn:reg_IR|Q[2]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.014     ; 10.676     ;
; -9.643  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_G|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.655     ;
; -9.634  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_G|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.024     ; 10.646     ;
+---------+----------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MClock'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.591 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.627      ;
; -0.550 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.586      ;
; -0.520 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.556      ;
; -0.485 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.521      ;
; -0.479 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.515      ;
; -0.449 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.485      ;
; -0.444 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.480      ;
; -0.414 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.450      ;
; -0.408 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.444      ;
; -0.062 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.098      ;
; -0.058 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.094      ;
; -0.032 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.068      ;
; -0.031 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.067      ;
; -0.025 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.061      ;
; 0.379  ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MClock'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.657      ;
; 0.795 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.068      ;
; 0.828 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.094      ;
; 0.832 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.098      ;
; 1.178 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.450      ;
; 1.214 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.480      ;
; 1.219 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.485      ;
; 1.249 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.515      ;
; 1.255 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.521      ;
; 1.290 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.556      ;
; 1.320 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.586      ;
; 1.361 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.627      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PClock'                                                                                                                                                                                                      ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ControlUnit:Control|regn:reg_I|Q[0]  ; ControlUnit:Control|regn:reg_I|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.657      ;
; 0.617 ; ControlUnit:Control|regn:reg_B|Q[15] ; ControlUnit:Control|regn:reg_H|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.883      ;
; 0.620 ; ControlUnit:Control|regn:reg_B|Q[1]  ; ControlUnit:Control|regn:reg_H|Q[1]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.886      ;
; 0.623 ; ControlUnit:Control|regn:reg_B|Q[9]  ; ControlUnit:Control|regn:reg_H|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.889      ;
; 0.675 ; Counter:count|n[4]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; MClock       ; PClock      ; 0.000        ; 0.058      ; 0.967      ;
; 0.676 ; Counter:count|n[3]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; MClock       ; PClock      ; 0.000        ; 0.058      ; 0.968      ;
; 0.676 ; Counter:count|n[1]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; MClock       ; PClock      ; 0.000        ; 0.058      ; 0.968      ;
; 0.677 ; Counter:count|n[2]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; MClock       ; PClock      ; 0.000        ; 0.058      ; 0.969      ;
; 0.793 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.059      ;
; 0.798 ; ControlUnit:Control|regn:reg_B|Q[6]  ; ControlUnit:Control|regn:reg_H|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; ControlUnit:Control|regn:reg_B|Q[8]  ; ControlUnit:Control|regn:reg_H|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.064      ;
; 0.825 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.091      ;
; 0.830 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[11]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.097      ;
; 0.833 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.100      ;
; 0.881 ; ControlUnit:Control|regn:reg_1|Q[9]  ; ControlUnit:Control|regn:reg_4|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.147      ;
; 0.925 ; Counter:count|n[0]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; MClock       ; PClock      ; 0.000        ; 0.058      ; 1.217      ;
; 0.934 ; ControlUnit:Control|regn:reg_B|Q[4]  ; ControlUnit:Control|regn:reg_H|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.001      ; 1.201      ;
; 0.974 ; ControlUnit:Control|regn:reg_0|Q[2]  ; ControlUnit:Control|regn:reg_6|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.001      ; 1.241      ;
; 0.978 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; ControlUnit:Control|regn:reg_A|Q[12] ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; ControlUnit:Control|regn:reg_B|Q[14] ; ControlUnit:Control|regn:reg_H|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.018      ; 1.263      ;
; 0.995 ; ControlUnit:Control|regn:reg_B|Q[12] ; ControlUnit:Control|regn:reg_H|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.008     ; 1.253      ;
; 1.011 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.277      ;
; 1.016 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.282      ;
; 1.019 ; ControlUnit:Control|regn:reg_B|Q[0]  ; ControlUnit:Control|regn:reg_H|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.008     ; 1.277      ;
; 1.053 ; ControlUnit:Control|regn:reg_B|Q[13] ; ControlUnit:Control|regn:reg_H|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.001     ; 1.318      ;
; 1.053 ; ControlUnit:Control|regn:reg_B|Q[2]  ; ControlUnit:Control|regn:reg_H|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.001     ; 1.318      ;
; 1.055 ; ControlUnit:Control|regn:reg_5|Q[13] ; ControlUnit:Control|regn:reg_7|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.321      ;
; 1.059 ; ControlUnit:Control|regn:reg_7|Q[2]  ; ControlUnit:Control|regn:reg_6|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.325      ;
; 1.064 ; ControlUnit:Control|regn:reg_4|Q[12] ; ControlUnit:Control|regn:reg_B|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.330      ;
; 1.065 ; ControlUnit:Control|regn:reg_4|Q[10] ; ControlUnit:Control|regn:reg_B|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.331      ;
; 1.092 ; ControlUnit:Control|regn:reg_C|Q[15] ; ControlUnit:Control|regn:reg_I|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.358      ;
; 1.097 ; ControlUnit:Control|regn:reg_B|Q[3]  ; ControlUnit:Control|regn:reg_H|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.007      ; 1.370      ;
; 1.180 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.446      ;
; 1.205 ; ControlUnit:Control|regn:reg_B|Q[5]  ; ControlUnit:Control|regn:reg_H|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.001      ; 1.472      ;
; 1.211 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.477      ;
; 1.215 ; ControlUnit:Control|regn:reg_4|Q[0]  ; ControlUnit:Control|regn:reg_7|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.001      ; 1.482      ;
; 1.216 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.482      ;
; 1.217 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.483      ;
; 1.220 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[1]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.486      ;
; 1.224 ; ControlUnit:Control|regn:reg_0|Q[12] ; ControlUnit:Control|regn:reg_B|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.008      ; 1.498      ;
; 1.225 ; ControlUnit:Control|regn:reg_A|Q[14] ; ControlUnit:Control|regn:reg_G|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.491      ;
; 1.238 ; ControlUnit:Control|regn:reg_1|Q[15] ; ControlUnit:Control|regn:reg_F|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.017      ; 1.521      ;
; 1.238 ; ControlUnit:Control|regn:reg_7|Q[9]  ; ControlUnit:Control|regn:reg_4|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.504      ;
; 1.243 ; ControlUnit:Control|regn:reg_1|Q[3]  ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.008      ; 1.517      ;
; 1.245 ; ControlUnit:Control|regn:reg_0|Q[6]  ; ControlUnit:Control|regn:reg_F|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.008      ; 1.519      ;
; 1.251 ; ControlUnit:Control|regn:reg_7|Q[7]  ; ControlUnit:Control|regn:reg_B|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.001     ; 1.516      ;
; 1.251 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; ControlUnit:Control|regn:reg_A|Q[1]  ; ControlUnit:Control|regn:reg_G|Q[1]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.517      ;
; 1.265 ; ControlUnit:Control|regn:reg_A|Q[13] ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.531      ;
; 1.271 ; ControlUnit:Control|regn:reg_4|Q[14] ; ControlUnit:Control|regn:reg_6|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.029      ; 1.566      ;
; 1.277 ; ControlUnit:Control|regn:reg_A|Q[15] ; ControlUnit:Control|regn:reg_G|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.533      ;
; 1.285 ; ControlUnit:Control|regn:reg_0|Q[7]  ; ControlUnit:Control|regn:reg_B|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.551      ;
; 1.287 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.553      ;
; 1.288 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.554      ;
; 1.291 ; ControlUnit:Control|regn:reg_4|Q[9]  ; ControlUnit:Control|regn:reg_4|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.557      ;
; 1.291 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.557      ;
; 1.310 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.566      ;
; 1.323 ; ControlUnit:Control|regn:reg_A|Q[8]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.579      ;
; 1.350 ; ControlUnit:Control|regn:reg_0|Q[15] ; ControlUnit:Control|regn:reg_F|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.008      ; 1.624      ;
; 1.358 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.624      ;
; 1.359 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.625      ;
; 1.361 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.627      ;
; 1.362 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.628      ;
; 1.364 ; ControlUnit:Control|regn:reg_A|Q[12] ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.630      ;
; 1.367 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.623      ;
; 1.381 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.637      ;
; 1.397 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.663      ;
; 1.402 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.668      ;
; 1.407 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.663      ;
; 1.422 ; ControlUnit:Control|regn:reg_B|Q[10] ; ControlUnit:Control|regn:reg_H|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.008     ; 1.680      ;
; 1.430 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[11]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.696      ;
; 1.432 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.698      ;
; 1.433 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.699      ;
; 1.435 ; ControlUnit:Control|regn:reg_A|Q[12] ; ControlUnit:Control|regn:reg_G|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.701      ;
; 1.438 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.694      ;
; 1.452 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.708      ;
; 1.464 ; ControlUnit:Control|regn:reg_6|Q[2]  ; ControlUnit:Control|regn:reg_6|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.730      ;
; 1.468 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[11]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.734      ;
; 1.473 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.739      ;
; 1.478 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.734      ;
; 1.498 ; ControlUnit:Control|regn:reg_2|Q[6]  ; ControlUnit:Control|regn:reg_F|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.764      ;
; 1.501 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.767      ;
; 1.503 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.769      ;
; 1.504 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.770      ;
; 1.509 ; ControlUnit:Control|regn:reg_0|Q[10] ; ControlUnit:Control|regn:reg_B|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.775      ;
; 1.509 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.765      ;
; 1.510 ; ControlUnit:Control|regn:reg_B|Q[7]  ; ControlUnit:Control|regn:reg_H|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.010      ; 1.786      ;
; 1.513 ; ControlUnit:Control|regn:reg_5|Q[0]  ; ControlUnit:Control|regn:reg_7|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.007     ; 1.772      ;
; 1.517 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.783      ;
; 1.523 ; ControlUnit:Control|regn:reg_7|Q[10] ; ControlUnit:Control|regn:reg_B|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.016      ; 1.805      ;
; 1.523 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.010     ; 1.779      ;
; 1.532 ; ControlUnit:Control|regn:reg_3|Q[15] ; ControlUnit:Control|regn:reg_F|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.008      ; 1.806      ;
; 1.532 ; ControlUnit:Control|regn:reg_H|Q[3]  ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.798      ;
; 1.536 ; ControlUnit:Control|regn:reg_4|Q[6]  ; ControlUnit:Control|regn:reg_F|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.001      ; 1.803      ;
; 1.537 ; ControlUnit:Control|regn:reg_6|Q[0]  ; ControlUnit:Control|regn:reg_7|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.007     ; 1.796      ;
; 1.539 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 1.805      ;
; 1.540 ; ControlUnit:Control|regn:reg_6|Q[3]  ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.007     ; 1.799      ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PClock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; PClock ; Rise       ; PClock                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[6]                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MClock'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; MClock ; Rise       ; MClock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[4]|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Resetn    ; PClock     ; 1.911 ; 1.911 ; Rise       ; PClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Resetn    ; PClock     ; -0.881 ; -0.881 ; Rise       ; PClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BusWires[*]   ; PClock     ; 14.721 ; 14.721 ; Rise       ; PClock          ;
;  BusWires[0]  ; PClock     ; 14.509 ; 14.509 ; Rise       ; PClock          ;
;  BusWires[1]  ; PClock     ; 14.308 ; 14.308 ; Rise       ; PClock          ;
;  BusWires[2]  ; PClock     ; 14.681 ; 14.681 ; Rise       ; PClock          ;
;  BusWires[3]  ; PClock     ; 14.633 ; 14.633 ; Rise       ; PClock          ;
;  BusWires[4]  ; PClock     ; 14.162 ; 14.162 ; Rise       ; PClock          ;
;  BusWires[5]  ; PClock     ; 14.721 ; 14.721 ; Rise       ; PClock          ;
;  BusWires[6]  ; PClock     ; 14.470 ; 14.470 ; Rise       ; PClock          ;
;  BusWires[7]  ; PClock     ; 14.398 ; 14.398 ; Rise       ; PClock          ;
;  BusWires[8]  ; PClock     ; 14.348 ; 14.348 ; Rise       ; PClock          ;
;  BusWires[9]  ; PClock     ; 14.169 ; 14.169 ; Rise       ; PClock          ;
;  BusWires[10] ; PClock     ; 14.474 ; 14.474 ; Rise       ; PClock          ;
;  BusWires[11] ; PClock     ; 14.234 ; 14.234 ; Rise       ; PClock          ;
;  BusWires[12] ; PClock     ; 14.471 ; 14.471 ; Rise       ; PClock          ;
;  BusWires[13] ; PClock     ; 14.514 ; 14.514 ; Rise       ; PClock          ;
;  BusWires[14] ; PClock     ; 14.432 ; 14.432 ; Rise       ; PClock          ;
;  BusWires[15] ; PClock     ; 14.436 ; 14.436 ; Rise       ; PClock          ;
; Done          ; PClock     ; 9.823  ; 9.823  ; Rise       ; PClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; PClock     ; 7.756 ; 7.756 ; Rise       ; PClock          ;
;  BusWires[0]  ; PClock     ; 8.690 ; 8.690 ; Rise       ; PClock          ;
;  BusWires[1]  ; PClock     ; 8.495 ; 8.495 ; Rise       ; PClock          ;
;  BusWires[2]  ; PClock     ; 8.490 ; 8.490 ; Rise       ; PClock          ;
;  BusWires[3]  ; PClock     ; 8.725 ; 8.725 ; Rise       ; PClock          ;
;  BusWires[4]  ; PClock     ; 8.824 ; 8.824 ; Rise       ; PClock          ;
;  BusWires[5]  ; PClock     ; 9.159 ; 9.159 ; Rise       ; PClock          ;
;  BusWires[6]  ; PClock     ; 8.657 ; 8.657 ; Rise       ; PClock          ;
;  BusWires[7]  ; PClock     ; 8.190 ; 8.190 ; Rise       ; PClock          ;
;  BusWires[8]  ; PClock     ; 8.426 ; 8.426 ; Rise       ; PClock          ;
;  BusWires[9]  ; PClock     ; 7.756 ; 7.756 ; Rise       ; PClock          ;
;  BusWires[10] ; PClock     ; 8.320 ; 8.320 ; Rise       ; PClock          ;
;  BusWires[11] ; PClock     ; 8.046 ; 8.046 ; Rise       ; PClock          ;
;  BusWires[12] ; PClock     ; 8.297 ; 8.297 ; Rise       ; PClock          ;
;  BusWires[13] ; PClock     ; 8.575 ; 8.575 ; Rise       ; PClock          ;
;  BusWires[14] ; PClock     ; 8.736 ; 8.736 ; Rise       ; PClock          ;
;  BusWires[15] ; PClock     ; 8.389 ; 8.389 ; Rise       ; PClock          ;
; Done          ; PClock     ; 8.763 ; 8.763 ; Rise       ; PClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; PClock ; -4.079 ; -761.903      ;
; MClock ; 0.300  ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; MClock ; 0.215 ; 0.000         ;
; PClock ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; PClock ; -2.000 ; -401.380             ;
; MClock ; -1.380 ; -6.380               ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PClock'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.079 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 5.116      ;
; -4.034 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 5.053      ;
; -4.030 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 5.049      ;
; -4.023 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.022     ; 5.033      ;
; -4.021 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 5.031      ;
; -4.019 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.939      ;
; -4.019 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 5.038      ;
; -4.019 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.939      ;
; -4.019 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.939      ;
; -4.019 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.939      ;
; -4.019 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.939      ;
; -4.015 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.061     ; 4.986      ;
; -4.015 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.061     ; 4.986      ;
; -4.015 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.061     ; 4.986      ;
; -4.015 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.061     ; 4.986      ;
; -4.015 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.061     ; 4.986      ;
; -4.014 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.046     ; 5.000      ;
; -4.004 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 5.041      ;
; -3.999 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.030     ; 5.001      ;
; -3.994 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 5.004      ;
; -3.988 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 5.007      ;
; -3.978 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 5.015      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.911      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.911      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.911      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.911      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.911      ;
; -3.964 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.046     ; 4.950      ;
; -3.963 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.982      ;
; -3.961 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.980      ;
; -3.959 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.978      ;
; -3.957 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.901      ;
; -3.957 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.901      ;
; -3.957 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.901      ;
; -3.957 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.901      ;
; -3.957 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.901      ;
; -3.955 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.974      ;
; -3.950 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.969      ;
; -3.948 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.958      ;
; -3.947 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.900      ;
; -3.947 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.900      ;
; -3.947 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.900      ;
; -3.947 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.900      ;
; -3.947 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.900      ;
; -3.946 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.956      ;
; -3.944 ; ControlUnit:Control|regn:reg_IR|Q[6]                                                                      ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 4.981      ;
; -3.944 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.963      ;
; -3.941 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock       ; PClock      ; 1.000        ; -0.006     ; 4.967      ;
; -3.940 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.959      ;
; -3.939 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.046     ; 4.925      ;
; -3.935 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.096     ; 4.871      ;
; -3.935 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.096     ; 4.871      ;
; -3.935 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.096     ; 4.871      ;
; -3.935 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.096     ; 4.871      ;
; -3.935 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.096     ; 4.871      ;
; -3.933 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.952      ;
; -3.932 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.951      ;
; -3.930 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.874      ;
; -3.930 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.949      ;
; -3.930 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.874      ;
; -3.930 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.874      ;
; -3.930 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.874      ;
; -3.930 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.088     ; 4.874      ;
; -3.929 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.948      ;
; -3.929 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.882      ;
; -3.929 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.882      ;
; -3.929 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.882      ;
; -3.929 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.882      ;
; -3.929 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.882      ;
; -3.927 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_G|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.937      ;
; -3.925 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.878      ;
; -3.925 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.878      ;
; -3.925 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.878      ;
; -3.925 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.878      ;
; -3.925 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.878      ;
; -3.924 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.030     ; 4.926      ;
; -3.922 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.932      ;
; -3.920 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.930      ;
; -3.919 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.929      ;
; -3.916 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.869      ;
; -3.916 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.869      ;
; -3.916 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.869      ;
; -3.916 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.869      ;
; -3.916 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.079     ; 4.869      ;
; -3.913 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.046     ; 4.899      ;
; -3.913 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.932      ;
; -3.907 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.926      ;
; -3.900 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.820      ;
; -3.900 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.820      ;
; -3.900 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.820      ;
; -3.900 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.820      ;
; -3.900 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock       ; PClock      ; 1.000        ; -0.112     ; 4.820      ;
; -3.899 ; ControlUnit:Control|regn:reg_IR|Q[6]                                                                      ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.918      ;
; -3.898 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock       ; PClock      ; 1.000        ; 0.005      ; 4.935      ;
; -3.898 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock       ; PClock      ; 1.000        ; -0.030     ; 4.900      ;
; -3.895 ; ControlUnit:Control|regn:reg_IR|Q[6]                                                                      ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.914      ;
; -3.894 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.913      ;
; -3.894 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock       ; PClock      ; 1.000        ; -0.013     ; 4.913      ;
; -3.893 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.903      ;
; -3.892 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_G|Q[13] ; PClock       ; PClock      ; 1.000        ; -0.022     ; 4.902      ;
+--------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MClock'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.300 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.732      ;
; 0.317 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.715      ;
; 0.335 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.697      ;
; 0.349 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.683      ;
; 0.352 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.680      ;
; 0.370 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.662      ;
; 0.373 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.659      ;
; 0.384 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.648      ;
; 0.387 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.645      ;
; 0.510 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.522      ;
; 0.513 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.519      ;
; 0.522 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.510      ;
; 0.665 ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MClock'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.510      ;
; 0.367 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.522      ;
; 0.493 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.648      ;
; 0.507 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.662      ;
; 0.528 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.683      ;
; 0.545 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.697      ;
; 0.563 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.715      ;
; 0.580 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.732      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PClock'                                                                                                                                                                                                      ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ControlUnit:Control|regn:reg_I|Q[0]  ; ControlUnit:Control|regn:reg_I|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.367      ;
; 0.280 ; Counter:count|n[4]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; MClock       ; PClock      ; 0.000        ; 0.063      ; 0.481      ;
; 0.281 ; Counter:count|n[3]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; MClock       ; PClock      ; 0.000        ; 0.063      ; 0.482      ;
; 0.281 ; Counter:count|n[2]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; MClock       ; PClock      ; 0.000        ; 0.063      ; 0.482      ;
; 0.281 ; Counter:count|n[1]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; MClock       ; PClock      ; 0.000        ; 0.063      ; 0.482      ;
; 0.287 ; ControlUnit:Control|regn:reg_B|Q[15] ; ControlUnit:Control|regn:reg_H|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.439      ;
; 0.288 ; ControlUnit:Control|regn:reg_B|Q[1]  ; ControlUnit:Control|regn:reg_H|Q[1]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; ControlUnit:Control|regn:reg_B|Q[9]  ; ControlUnit:Control|regn:reg_H|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.441      ;
; 0.359 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ControlUnit:Control|regn:reg_B|Q[6]  ; ControlUnit:Control|regn:reg_H|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ControlUnit:Control|regn:reg_B|Q[8]  ; ControlUnit:Control|regn:reg_H|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.511      ;
; 0.366 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[11]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.524      ;
; 0.399 ; Counter:count|n[0]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; MClock       ; PClock      ; 0.000        ; 0.063      ; 0.600      ;
; 0.426 ; ControlUnit:Control|regn:reg_1|Q[9]  ; ControlUnit:Control|regn:reg_4|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.578      ;
; 0.426 ; ControlUnit:Control|regn:reg_B|Q[4]  ; ControlUnit:Control|regn:reg_H|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.578      ;
; 0.439 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.591      ;
; 0.442 ; ControlUnit:Control|regn:reg_B|Q[14] ; ControlUnit:Control|regn:reg_H|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.016      ; 0.610      ;
; 0.443 ; ControlUnit:Control|regn:reg_A|Q[12] ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.595      ;
; 0.452 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.604      ;
; 0.456 ; ControlUnit:Control|regn:reg_B|Q[12] ; ControlUnit:Control|regn:reg_H|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.008     ; 0.600      ;
; 0.464 ; ControlUnit:Control|regn:reg_0|Q[2]  ; ControlUnit:Control|regn:reg_6|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.616      ;
; 0.469 ; ControlUnit:Control|regn:reg_B|Q[0]  ; ControlUnit:Control|regn:reg_H|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.008     ; 0.613      ;
; 0.481 ; ControlUnit:Control|regn:reg_B|Q[2]  ; ControlUnit:Control|regn:reg_H|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; ControlUnit:Control|regn:reg_B|Q[13] ; ControlUnit:Control|regn:reg_H|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.637      ;
; 0.492 ; ControlUnit:Control|regn:reg_C|Q[15] ; ControlUnit:Control|regn:reg_I|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; ControlUnit:Control|regn:reg_5|Q[13] ; ControlUnit:Control|regn:reg_7|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; ControlUnit:Control|regn:reg_7|Q[2]  ; ControlUnit:Control|regn:reg_6|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ControlUnit:Control|regn:reg_4|Q[12] ; ControlUnit:Control|regn:reg_B|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; ControlUnit:Control|regn:reg_4|Q[10] ; ControlUnit:Control|regn:reg_B|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.652      ;
; 0.506 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; ControlUnit:Control|regn:reg_B|Q[3]  ; ControlUnit:Control|regn:reg_H|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.007      ; 0.666      ;
; 0.509 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[1]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.664      ;
; 0.532 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.684      ;
; 0.544 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; ControlUnit:Control|regn:reg_B|Q[5]  ; ControlUnit:Control|regn:reg_H|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; ControlUnit:Control|regn:reg_A|Q[14] ; ControlUnit:Control|regn:reg_G|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; ControlUnit:Control|regn:reg_A|Q[1]  ; ControlUnit:Control|regn:reg_G|Q[1]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.711      ;
; 0.565 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.708      ;
; 0.565 ; ControlUnit:Control|regn:reg_A|Q[13] ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.717      ;
; 0.571 ; ControlUnit:Control|regn:reg_4|Q[9]  ; ControlUnit:Control|regn:reg_4|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; ControlUnit:Control|regn:reg_7|Q[9]  ; ControlUnit:Control|regn:reg_4|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; ControlUnit:Control|regn:reg_4|Q[0]  ; ControlUnit:Control|regn:reg_7|Q[0]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.726      ;
; 0.577 ; ControlUnit:Control|regn:reg_A|Q[15] ; ControlUnit:Control|regn:reg_G|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.720      ;
; 0.577 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; ControlUnit:Control|regn:reg_1|Q[3]  ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.007      ; 0.737      ;
; 0.578 ; ControlUnit:Control|regn:reg_0|Q[12] ; ControlUnit:Control|regn:reg_B|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.008      ; 0.738      ;
; 0.579 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; ControlUnit:Control|regn:reg_7|Q[7]  ; ControlUnit:Control|regn:reg_B|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; ControlUnit:Control|regn:reg_A|Q[12] ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.735      ;
; 0.588 ; ControlUnit:Control|regn:reg_1|Q[15] ; ControlUnit:Control|regn:reg_F|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.016      ; 0.756      ;
; 0.592 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; ControlUnit:Control|regn:reg_0|Q[6]  ; ControlUnit:Control|regn:reg_F|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.007      ; 0.753      ;
; 0.595 ; ControlUnit:Control|regn:reg_4|Q[14] ; ControlUnit:Control|regn:reg_6|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.027      ; 0.774      ;
; 0.596 ; ControlUnit:Control|regn:reg_A|Q[8]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.739      ;
; 0.596 ; ControlUnit:Control|regn:reg_0|Q[7]  ; ControlUnit:Control|regn:reg_B|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.748      ;
; 0.600 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.743      ;
; 0.602 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.745      ;
; 0.612 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.764      ;
; 0.616 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[11]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.768      ;
; 0.617 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; ControlUnit:Control|regn:reg_A|Q[12] ; ControlUnit:Control|regn:reg_G|Q[14]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.770      ;
; 0.627 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[11]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.771      ;
; 0.635 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.778      ;
; 0.635 ; ControlUnit:Control|regn:reg_0|Q[15] ; ControlUnit:Control|regn:reg_F|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.007      ; 0.794      ;
; 0.637 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.780      ;
; 0.638 ; ControlUnit:Control|regn:reg_6|Q[2]  ; ControlUnit:Control|regn:reg_6|Q[2]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.790      ;
; 0.647 ; ControlUnit:Control|regn:reg_A|Q[3]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.799      ;
; 0.651 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.804      ;
; 0.662 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[12]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[5]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; ControlUnit:Control|regn:reg_H|Q[3]  ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[8]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.806      ;
; 0.666 ; ControlUnit:Control|regn:reg_0|Q[10] ; ControlUnit:Control|regn:reg_B|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.001      ; 0.819      ;
; 0.669 ; ControlUnit:Control|regn:reg_B|Q[7]  ; ControlUnit:Control|regn:reg_H|Q[7]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.009      ; 0.830      ;
; 0.670 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.813      ;
; 0.672 ; ControlUnit:Control|regn:reg_A|Q[5]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.815      ;
; 0.673 ; ControlUnit:Control|regn:reg_A|Q[11] ; ControlUnit:Control|regn:reg_G|Q[15]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.825      ;
; 0.678 ; ControlUnit:Control|regn:reg_B|Q[10] ; ControlUnit:Control|regn:reg_H|Q[10]                                                                      ; PClock       ; PClock      ; 0.000        ; -0.008     ; 0.822      ;
; 0.686 ; ControlUnit:Control|regn:reg_A|Q[7]  ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.838      ;
; 0.687 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.839      ;
; 0.695 ; ControlUnit:Control|regn:reg_2|Q[6]  ; ControlUnit:Control|regn:reg_F|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[13]                                                                      ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.849      ;
; 0.697 ; ControlUnit:Control|regn:reg_A|Q[2]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock       ; PClock      ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock       ; PClock      ; 0.000        ; -0.009     ; 0.841      ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PClock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; PClock ; Rise       ; PClock                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[6]                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MClock'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; MClock ; Rise       ; MClock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[4]|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Resetn    ; PClock     ; 0.613 ; 0.613 ; Rise       ; PClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Resetn    ; PClock     ; -0.129 ; -0.129 ; Rise       ; PClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; PClock     ; 7.466 ; 7.466 ; Rise       ; PClock          ;
;  BusWires[0]  ; PClock     ; 7.244 ; 7.244 ; Rise       ; PClock          ;
;  BusWires[1]  ; PClock     ; 7.205 ; 7.205 ; Rise       ; PClock          ;
;  BusWires[2]  ; PClock     ; 7.365 ; 7.365 ; Rise       ; PClock          ;
;  BusWires[3]  ; PClock     ; 7.437 ; 7.437 ; Rise       ; PClock          ;
;  BusWires[4]  ; PClock     ; 7.084 ; 7.084 ; Rise       ; PClock          ;
;  BusWires[5]  ; PClock     ; 7.438 ; 7.438 ; Rise       ; PClock          ;
;  BusWires[6]  ; PClock     ; 7.466 ; 7.466 ; Rise       ; PClock          ;
;  BusWires[7]  ; PClock     ; 7.227 ; 7.227 ; Rise       ; PClock          ;
;  BusWires[8]  ; PClock     ; 7.181 ; 7.181 ; Rise       ; PClock          ;
;  BusWires[9]  ; PClock     ; 7.111 ; 7.111 ; Rise       ; PClock          ;
;  BusWires[10] ; PClock     ; 7.238 ; 7.238 ; Rise       ; PClock          ;
;  BusWires[11] ; PClock     ; 7.144 ; 7.144 ; Rise       ; PClock          ;
;  BusWires[12] ; PClock     ; 7.247 ; 7.247 ; Rise       ; PClock          ;
;  BusWires[13] ; PClock     ; 7.305 ; 7.305 ; Rise       ; PClock          ;
;  BusWires[14] ; PClock     ; 7.261 ; 7.261 ; Rise       ; PClock          ;
;  BusWires[15] ; PClock     ; 7.273 ; 7.273 ; Rise       ; PClock          ;
; Done          ; PClock     ; 5.236 ; 5.236 ; Rise       ; PClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; PClock     ; 4.282 ; 4.282 ; Rise       ; PClock          ;
;  BusWires[0]  ; PClock     ; 4.706 ; 4.706 ; Rise       ; PClock          ;
;  BusWires[1]  ; PClock     ; 4.616 ; 4.616 ; Rise       ; PClock          ;
;  BusWires[2]  ; PClock     ; 4.645 ; 4.645 ; Rise       ; PClock          ;
;  BusWires[3]  ; PClock     ; 4.735 ; 4.735 ; Rise       ; PClock          ;
;  BusWires[4]  ; PClock     ; 4.752 ; 4.752 ; Rise       ; PClock          ;
;  BusWires[5]  ; PClock     ; 4.924 ; 4.924 ; Rise       ; PClock          ;
;  BusWires[6]  ; PClock     ; 4.718 ; 4.718 ; Rise       ; PClock          ;
;  BusWires[7]  ; PClock     ; 4.484 ; 4.484 ; Rise       ; PClock          ;
;  BusWires[8]  ; PClock     ; 4.568 ; 4.568 ; Rise       ; PClock          ;
;  BusWires[9]  ; PClock     ; 4.282 ; 4.282 ; Rise       ; PClock          ;
;  BusWires[10] ; PClock     ; 4.545 ; 4.545 ; Rise       ; PClock          ;
;  BusWires[11] ; PClock     ; 4.413 ; 4.413 ; Rise       ; PClock          ;
;  BusWires[12] ; PClock     ; 4.538 ; 4.538 ; Rise       ; PClock          ;
;  BusWires[13] ; PClock     ; 4.701 ; 4.701 ; Rise       ; PClock          ;
;  BusWires[14] ; PClock     ; 4.761 ; 4.761 ; Rise       ; PClock          ;
;  BusWires[15] ; PClock     ; 4.595 ; 4.595 ; Rise       ; PClock          ;
; Done          ; PClock     ; 4.759 ; 4.759 ; Rise       ; PClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.284   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  MClock          ; -0.591    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  PClock          ; -10.284   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1963.631 ; 0.0   ; 0.0      ; 0.0     ; -407.76             ;
;  MClock          ; -1.622    ; 0.000 ; N/A      ; N/A     ; -6.380              ;
;  PClock          ; -1962.009 ; 0.000 ; N/A      ; N/A     ; -401.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Resetn    ; PClock     ; 1.911 ; 1.911 ; Rise       ; PClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Resetn    ; PClock     ; -0.129 ; -0.129 ; Rise       ; PClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BusWires[*]   ; PClock     ; 14.721 ; 14.721 ; Rise       ; PClock          ;
;  BusWires[0]  ; PClock     ; 14.509 ; 14.509 ; Rise       ; PClock          ;
;  BusWires[1]  ; PClock     ; 14.308 ; 14.308 ; Rise       ; PClock          ;
;  BusWires[2]  ; PClock     ; 14.681 ; 14.681 ; Rise       ; PClock          ;
;  BusWires[3]  ; PClock     ; 14.633 ; 14.633 ; Rise       ; PClock          ;
;  BusWires[4]  ; PClock     ; 14.162 ; 14.162 ; Rise       ; PClock          ;
;  BusWires[5]  ; PClock     ; 14.721 ; 14.721 ; Rise       ; PClock          ;
;  BusWires[6]  ; PClock     ; 14.470 ; 14.470 ; Rise       ; PClock          ;
;  BusWires[7]  ; PClock     ; 14.398 ; 14.398 ; Rise       ; PClock          ;
;  BusWires[8]  ; PClock     ; 14.348 ; 14.348 ; Rise       ; PClock          ;
;  BusWires[9]  ; PClock     ; 14.169 ; 14.169 ; Rise       ; PClock          ;
;  BusWires[10] ; PClock     ; 14.474 ; 14.474 ; Rise       ; PClock          ;
;  BusWires[11] ; PClock     ; 14.234 ; 14.234 ; Rise       ; PClock          ;
;  BusWires[12] ; PClock     ; 14.471 ; 14.471 ; Rise       ; PClock          ;
;  BusWires[13] ; PClock     ; 14.514 ; 14.514 ; Rise       ; PClock          ;
;  BusWires[14] ; PClock     ; 14.432 ; 14.432 ; Rise       ; PClock          ;
;  BusWires[15] ; PClock     ; 14.436 ; 14.436 ; Rise       ; PClock          ;
; Done          ; PClock     ; 9.823  ; 9.823  ; Rise       ; PClock          ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BusWires[*]   ; PClock     ; 4.282 ; 4.282 ; Rise       ; PClock          ;
;  BusWires[0]  ; PClock     ; 4.706 ; 4.706 ; Rise       ; PClock          ;
;  BusWires[1]  ; PClock     ; 4.616 ; 4.616 ; Rise       ; PClock          ;
;  BusWires[2]  ; PClock     ; 4.645 ; 4.645 ; Rise       ; PClock          ;
;  BusWires[3]  ; PClock     ; 4.735 ; 4.735 ; Rise       ; PClock          ;
;  BusWires[4]  ; PClock     ; 4.752 ; 4.752 ; Rise       ; PClock          ;
;  BusWires[5]  ; PClock     ; 4.924 ; 4.924 ; Rise       ; PClock          ;
;  BusWires[6]  ; PClock     ; 4.718 ; 4.718 ; Rise       ; PClock          ;
;  BusWires[7]  ; PClock     ; 4.484 ; 4.484 ; Rise       ; PClock          ;
;  BusWires[8]  ; PClock     ; 4.568 ; 4.568 ; Rise       ; PClock          ;
;  BusWires[9]  ; PClock     ; 4.282 ; 4.282 ; Rise       ; PClock          ;
;  BusWires[10] ; PClock     ; 4.545 ; 4.545 ; Rise       ; PClock          ;
;  BusWires[11] ; PClock     ; 4.413 ; 4.413 ; Rise       ; PClock          ;
;  BusWires[12] ; PClock     ; 4.538 ; 4.538 ; Rise       ; PClock          ;
;  BusWires[13] ; PClock     ; 4.701 ; 4.701 ; Rise       ; PClock          ;
;  BusWires[14] ; PClock     ; 4.761 ; 4.761 ; Rise       ; PClock          ;
;  BusWires[15] ; PClock     ; 4.595 ; 4.595 ; Rise       ; PClock          ;
; Done          ; PClock     ; 4.759 ; 4.759 ; Rise       ; PClock          ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; MClock     ; MClock   ; 15       ; 0        ; 0        ; 0        ;
; MClock     ; PClock   ; 5        ; 0        ; 0        ; 0        ;
; PClock     ; PClock   ; 1807247  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; MClock     ; MClock   ; 15       ; 0        ; 0        ; 0        ;
; MClock     ; PClock   ; 5        ; 0        ; 0        ; 0        ;
; PClock     ; PClock   ; 1807247  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 454   ; 454  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Feb 26 20:29:31 2021
Info: Command: quartus_sta Processor -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PClock PClock
    Info (332105): create_clock -period 1.000 -name MClock MClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.284     -1962.009 PClock 
    Info (332119):    -0.591        -1.622 MClock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 MClock 
    Info (332119):     0.391         0.000 PClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -401.380 PClock 
    Info (332119):    -1.380        -6.380 MClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.079      -761.903 PClock 
    Info (332119):     0.300         0.000 MClock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 MClock 
    Info (332119):     0.215         0.000 PClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -401.380 PClock 
    Info (332119):    -1.380        -6.380 MClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Fri Feb 26 20:29:32 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


