*本文档是通过学习Coursera上的课程《Nand2Tetris》的过程中，有的一些自己的设计感悟，并不是课程的内容总结，如果想学习原课程，可以从一下链接学习：[依据基本原理构建现代计算机：从与非门到俄罗斯方块（基于项目的课程）](https://www.coursera.org/learn/build-a-computer?)*

## 1. 如何用门电路来实现“全零判断” 

*备注：此方法适合于**不能使用“归约或运算符”的场合***



* “全零判断”，如果是用verilog或其他HDL语言，可能只要一个“`zr=(out==0)?1:0`"的操作，或者使用”归约或运算符`zr=!(|out)`“来查看是否存在1，但如果用门电路来实现，可能需要稍微费点周折，下面是实现代码:

  ```
  
  Add16 (a=out, b=true, out[15]=sign_dec_out, out[0..14]=remain_dec_out);   //减一操作，取符号位
  
  Mux (a=sign_dec_out, b=false, sel=sign_out, out=zr);
  ```

* * 参数说明：Add16——是一个16位的加法器

​					Mux——是一个1位数据选择器

​					out——输出结果，（“全零判断”就是判断它是不是为零）

​					sign_out——输出结果的符号位

​					sign_dec_out——输出结果(out)减一之后的结果的符号位（即：**dec_out= out-1**)

​					remain_dec_out——输出结果(out)减一之后的结果的剩余位（用不到）

​					zr——全零判断标志位（若结果（out)=0,则zr=1，否则，zr=0)

* * 思路说明：
    * 如果输出结果(out)本身为负（此时==sign_out=1==),直接判断==zr=0（false)==
    * 如果输出结果(out)本身为正（此时==sign_out=0==),**如果out&ne;0 (此时out>=1) ,那么dec_out就不可能为负；如果out=0,那么dec_out就是负的（此时sign_dec_out =1)**,此时==zr=sign_dec_out==



