## 计算概论作业3（2019/9/24）  
#### 1.有2n+1个数，只有一个单着，别的都是成对出现的，试设计一种方法找出这个单着的数。  
设每个数都用 *a* 个二进制位进行存储。则可以将这些数排成一个 *a*(2n+1) 长的二进制数 *M* 。  
依次进行以下操作： 
 
（1）从 *M* 中取出最左端 *a* 位数存入为 *__x__* ，随即将 *M* 左移 *a* 位并舍去该二进制数最后的 *a* 位。  
（2）为变量 *__c__* 与变量 *__d__* 赋予值0。  
（3）进行以下判断：  

* 当 *M* 尚未取尽且 *__c__*=0 时，从左开始依次且不重复地在 *M* 中取出长度为 *a* 位的数存入 *__y__* 。每取出一个 *__y__* 便将 *__y__* 与 *__x__* 进行一次异或运算，将异或运算各位结果之和相加，并将结果存入 *__b__* 。对每次得到的 *__b__* 进行以下判断，判断后将变量 *__d__* 赋予值 *__d__*+a ，跳转至（3）。:   
    * 若 *__b__* 的值不等于0，则什么也不做。
    * 若 *__b__* 的值等于0，则为变量 *__c__* 赋予值1，并将 *M* 的前 *__d__* 位右移 *a* 位，随后舍去 *M* 最左侧的 *a* 位。
* 当 *__c__*=1 时，跳转至（1）。
* 当*M* 已取尽且*__c__*=0 时，输出*__x__*的值。  

(我并不知道在计算机中是如何判断两个数是否相等的，我认为这可以通过对两个被比较的数相减或进行异或运算来实现。然而如果是这样，便没有必要将异或运算各位结果相加了。可以直接将上文中有关变量b的部分换成“异或运算结果中是否存在非0位”。下题中亦同理，希望老师能够就此问题不吝赐教。）
 

#### 2.一个数列有101个整数，每个数范围为1-100，这101个数中有两个数是重复的，其他的都是唯一的，试设计一种方法找到这个重复出现的数。
1-100以内取值的的整数最少可以用7个二进制位表示，此处便假定每个数用7个二进制位表示。将这101个数排列成长度位707个二进制位的二进制数 *N* 。
依次进行以下操作：

（1）为变量 *__m__* 赋予初始值1。  
（2）从 *N* 中取出第 *__m__* 位到第 *__m__*+6 位数存入存储器 *__a__* 。  然后为变量 *__m__* 赋予值 *__m__*+7 。  
（3）为变量 *__n__* 赋予值1，为变量 *__p__* 赋予值0。  
（4）进行如下判断：  

* 当 *__n__* 不等于708时，从 *N* 中取出第 *__n__* 位到第 *__n__*+6 位数存入存储器 *__b__* 。对 *__a__* 与 *__b__* 进行一次异或运算，将异或运算各位结果之和相加，并将结果存入 *__c__* 。对每次得到的 *__c__* 进行以下判断，判断后将变量  *__n__* 赋予值  *__n__*+7 ，然后跳转至（4）。
  * 若 *__n__* 的值不等于0，则什么也不做。
  * 若 *__n__* 的值等于0，则为变量 *__p__* 赋予值 *__p__*+1 。
* 当 *__n__* 等于708时，若 *__p__* =1，则跳转至（2）；若 *__p__* =2，则输出*__a__*的值。


#### 3.详述通用的高速缓存存储器结构及工作原理。
高速缓冲存储器（Cache）是存在于主存储器和寄存器之间的一级存储器。其速度低于寄存器但远高于主存储器。高速缓冲存储器的存在使得大量存取主存储器的操作可以被存取Cache的操作所替代，因而可以缓解中央处理器能力不能被充分发挥的问题，实现了对处理器快速处理能力的较高效利用。  
高速缓冲存储器的工作原理是：CPU首先访问Cache，若有所需要的数据，则称为命中，此后CPU存取Cache；若没有所需数据，则CPU访问主存储器覆盖Cache中的内容。  
这一工作原理决定了Cache需要比较高的效率。也就是说，命中率是Cache最重要的指标。提高命中率可以减少处理器对内存的调用，因而设计合理的算法来提高命中率很重要。所谓“局部性原理”便说明了这一点的重要性。根据局部性原理，主存储器正在被使用的某个单元临近的单元被调用的可能性很大。因此设计了所谓“近期最少使用（LRU）”方法，其原理是将近期最少使用的Cache中的内容优先覆盖。这种做法比较符合局部性原理。  
“80/20法则”是说，处理器从Cache里直接存取的数据占到数据总量的大约80%。因此目前的处理器往往设置二级乃至三级缓存，这样在一级缓存内未命中的数据也有可能在二级缓存中被命中，因而提高了处理器的运行效率。