平成１９年２月１６日判決言渡 同日原本領収 裁判所書記官
平成１７年(ワ)第１５５５２号 特許権侵害差止等請求事件
口頭弁論終結日 平成１８年１２月６日
判 決
埼玉県入間市（以下略）
原 告 株式会社ステップテクニカ
訴訟代理人弁護士 木下洋平
補佐人弁理士 沢田雅男
東京都文京区（以下略）
被 告 日本パルスモーター株式会社
訴訟代理人弁護士 平井昭光
同 原井大介
補佐人弁理士 西納航平
主 文
事 実 及 び 理 由
第１ 請求
てはならない。
(本訴状送達日の翌日)から支払済みまで年５分の割合による金員を支払え。
第２ 事案の概要
本件は，原告が被告に対し，被告製品により構成される通信システムが原告の有
する特許権を充足し，被告製品の販売は特許法１０１条１号の間接侵害に当たると
主張して，被告製品の販売等の差止め，廃棄及び損害賠償を求めたのに対し，被告
が，構成要件の非充足，特許権の無効等を主張して争った事案である。
(1) 当事者等
ア 原告は，集積回路の製造・販売を行う株式会社である。
イ 被告は，電子機器の製造・販売を行う株式会社であり，平成１５年７月こ
ろ以降，別紙物件目録記載の各製品(以下「被告各製品」といい，各製品を「Ｇ９
(以上，争いのない事実)
(2) 本件特許権
ア 原告は，次の特許権を有している(以下，この特許権を｢本件特許権｣と，請
求項１の発明を｢本件特許発明｣といい，本件特許権に係る訂正後の明細書及び図面
を｢本件特許明細書｣という。別紙本件特許明細書として，訂正請求書(甲３)添付の
明細書と特許公報(甲２)の図面部分を付する。)。
特許番号 第２９９４５８９号
発明の名称 サイクリック自動通信による電子配線システム
出願日 平成８年６月７日
登録日 平成１１年１０月２２日
訂正登録日 平成１４年７月１０日
特許請求の範囲
【請求項１】 別紙本件特許明細書の該当欄記載のとおり
イ 構成要件の分説
本件特許発明を構成要件に分説すると，以下のとおりである(以下，各構成要件
を｢構成要件Ａ１｣のように表記し，Ｂ１，Ｂ２のように枝番があるものを総称する
ときは「構成要件Ｂ」のように表記する。)。
Ａ１ １台のＩＣ化された中央装置(1)と１台又は複数台のＩＣ化された端末装
置(2)とがデジタル通信回線(3)を介して，相互接続されて構成され，
Ａ２ 上記中央装置(1)から上記端末装置(2)宛に，出力データの組み込まれたコ
マンドパケットを一斉にサイクリックに自動的に送信し，
Ａ３ １台又は複数台の端末装置(2)の中から順次に択一的に選択される１台づ
つの上記端末装置(2)から上記中央装置(1)宛に，入力データの組み込まれたレスポ
ンスパケットを逐次にサイクリックに自動的に送信する
Ａ４ サイクリック自動通信方式の電子配線システムであって，
Ｂ１ 上記中央装置(1)は，上記出力データと上記入力データとを読み取り可能
に記憶するメモリ(4)と，
Ｂ２ 上記コマンドパケットの送信と上記レスポンスパケットの受信とを，プロ
グラムによる通信制御に基づかないで，回路の駆動で制御するステートマシーンと
から成り，
Ｃ１ 上記メモリ(4)は，ｉ番目のコマンドパケットに組み込まれるｉ番目の出
力データをｉ番目対応の出力データ記憶領域に読み取り可能に記憶し，
Ｃ２ ｉ番目のレスポンスパケットに組み込まれていたｉ番目の入力データをｉ
番目対応の入力データ記憶領域に読み取り可能に記憶するメモリであり，
Ｄ１ 上記ステートマシーンは，ｉ−１番目の端末装置(2)宛のｉ−１番目のコ
マンドパケットの送信が完了した直後に，又は，ｉ−１番目のコマンドパケットの
送信が完了してから，ｉ−１番目のレスポンスパケットの受領期間が経過した直後
に，上記メモリ(4)のｉ番目対応の出力データ記憶領域から読み取られたｉ番目の
出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマンドパ
ケットをデジタル通信回線(3)経由で送信し，
Ｄ２ 該ｉ番目のコマンドパケットの送信が完了した後に，ｉ番目の入力データ
の組み込まれたｉ番目のレスポンスパケットをｉ番目の端末装置からデジタル通信
回線(3)経由で受信し，該ｉ番目の入力データを上記メモリ(4)のｉ番目対応の入力
データ記憶領域に書き込むことを特徴とし，
Ｅ１ 上記端末装置(2)は，デジタル通信回線(3)経由で受信した上記ｉ番目のコ
マンドパケットに組み込まれているｉ番目の端末装置アドレス符号が自己の端末装
置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致すると
きに，
Ｅ２ 上記ｉ番目のコマンドパケットに組み込まれているｉ番目の出力データを
出力ポート(22)でのポート出力データとして出力するとともに，
Ｅ３ 入力ポート(21)からのポート入力データがｉ番目の入力データとして組み
込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線(3)経由で送信する
ことを特徴とし，さらに，
Ｆ１ 上記メモリ(4)のｉ番目対応の出力データ記憶領域に読み取り可能に記憶
されている出力データのビット群の構成と上記出力ポート(22)から出力されるポー
ト出力データのビット群の構成とが同一形態であり，
Ｆ２ 上記メモリ(4)のｉ番目対応の入力データ記憶領域に読み取り可能に記憶
されている入力データのビット群の構成と上記入力ポート(21)から入力されるポー
ト入力データのビット群の構成とが同一形態であり，
Ｆ３ 前記メモリ(4)内のデータビット群が，前記複数の端末装置毎にメモリ領
域を分割して設定した
Ｇ ことを特徴とするサイクリック自動通信方式の電子配線システム。
(以上，争いのない事実)
(3) 被告各製品及び被告配線システム
ア 被告は，Ｇ９００１又はＧ９００１Ａをセンターデバイス，Ｇ９００２又
はＧ９００３をローカルデバイスとして用いる，シリアル通信を利用した省配線シ
ステム「Motionnet」(以下「被告配線システム」という。)を需要者に提供してい
る。
(争いのない事実)
イ Ｇ９００１Ａは，Ｇ９００１の改良品であるが，本件特許発明との対比に
おいては，その構成，機能に違いはない(以下においては，Ｇ９００１とＧ９００
(争いのない事実)
ウ 被告配線システムには，デバイスとして，①Ｇ９００１及びＧ９００２の
みを用いるもの，②Ｇ９００１及びＧ９００３のみを用いるもの，並びに③Ｇ９０
(争いのない事実)
(1) 構成要件充足性
(2) 本件特許発明は無効か
ア 拡大先願(刊行物１)
イ 新規性又は進歩性の欠如(刊行物２)
ウ 新規性又は進歩性の欠如(刊行物３)
エ 進歩性の欠如(刊行物２及び刊行物３)
オ 出願前実施等
(3) 原告の損害額
(1) 構成要件充足性
ア 原告の主張
(ｱ) 被告配線システムの構成
被告配線システムの構成は，いずれも，次のとおりである(以下，各構成を｢構成
ａ１｣のように表記する。)。
ａ１ １つのＬＳＩであるセンターデバイスＧ９００１と１つ以上のＬＳＩであ
るローカルデバイスＧ９００２又はＧ９００３が，ＲＳ４８５によるデジタル通信
回線を介して接続され，
ａ２ センターデバイスからローカルデバイスに，出力データを含む命令フレー
ムを，一斉に，サイクリックに自動的に送信し，
ａ３ デバイス番号で指定されたローカルデバイスの入力データが含まれた応答
フレームが，そのローカルデバイスから上記センターデバイスに，逐次に，サイク
リックに，自動的に送信される
ａ４ サイクリック自動通信式省配線システムであって，
ｂ１ 上記センターデバイスが，上記出力データと上記入力データとを書き込む
ＲＡＭと，
ｂ２ 上記命令フレームの送信と上記応答フレームの受信とを，プログラム制御
によらずに，回路の駆動で制御する受信駆動回路と送信駆動回路とから成り，
ｃ１ 上記メモリは，ｉ番目の命令フレームに含まれるｉ番目の出力データを出
力データ記憶領域のｉ番目に対応する部分に読み取り可能に記憶し，
ｃ２ ｉ番目の応答フレームに含まれるｉ番目の入力データを入力データ記憶領
域のｉ番目に対応する部分に読み取り可能に記憶するメモリであり，
ｄ１ 上記受信駆動回路と送信駆動回路は，デバイス番号がｉ−１番のローカル
デバイスへのｉ−１番目の命令フレームの送信が完了してから，ｉ−１番目の応答
フレームの受領期間が経過した直後に，ｉ番目のローカルデバイスに対応する上記
ＲＡＭの出力データ記憶領域のｉ番目の出力データとｉ番目のローカルデバイスの
デバイス番号とが含まれるｉ番目の命令フレームを，デジタル通信回線で送信し，
ｄ２ このｉ番目の命令フレームの送信が終了すると，ｉ番目の入力データが含
まれるｉ番目の応答フレームを，デバイス番号ｉ番のローカルデバイスからデジタ
ル通信回線経由で受信し，このｉ番目の入力データを上記ＲＡＭのデバイス番号ｉ
番のローカルデバイスに対応する入力データ記憶領域に書き込み，
ｅ１ 上記ローカルデバイスは，デジタル通信回線経由で受信した上記ｉ番目の
命令フレームに含まれているｉ番目のローカルデバイスのデバイス番号が自己のロ
ーカルデバイスのデバイス番号として設定されているｉ番目のローカルデバイスの
デバイス番号と一致するときに，
ｅ２ 上記ｉ番目の命令フレームに組込まれているｉ番目の出力データを，出力
ポートでのポート出力データとして出力するとともに，
ｅ３ 入力ポートからのポート入力データがｉ番目のローカルデバイスの入力デ
ータとして組込まれた上記ｉ番目の応答フレームを，デジタル通信回線経由で送信
し，
ｆ１ 上記ＲＡＭのｉ番目の出力データ記録領域に記録されている出力データの
ビット群の構成と，上記出力ポートから出力されるポート出力データのビット群の
構成は，同一であり，
ｆ２ 上記ＲＡＭのｉ番目の入力データ記録領域に記録されている入力データの
ビット群の構成と，上記入力ポートから入力されるポート入力データのビット群の
構成は，同一であり，
ｆ３ 上記ＲＡＭ内のデータビット群は，ローカルデバイス毎に領域が分割され
ている，
ｇ サイクリック自動通信方式の省配線システム。
(ｲ) 構成要件充足性
ａ 構成ａ１，ａ２，ａ３，ａ４は，それぞれ構成要件Ａ１，Ａ２，Ａ３，Ａ
ｂ 構成ｂ１，ｂ２は，それぞれ構成要件Ｂ１，Ｂ２を充足する。
ｃ 構成ｃ１，ｃ２は，それぞれ構成要件Ｃ１，Ｃ２を充足する。
ｄ 構成ｄ１，ｄ２は，それぞれ構成要件Ｄ１，Ｄ２を充足する。
ｅ 構成ｅ１，ｅ２，ｅ３の構成は，それぞれ構成要件Ｅ１，Ｅ２，Ｅ３を充
足する。
ｆ 構成ｆ１，ｆ２，ｆ３は，それぞれ構成要件Ｆ１，Ｆ２，Ｆ３を充足する。
ｇ 構成ｇは，構成要件Ｇを充足する。
ｈ 被告各製品は，いずれも被告配線システムにおけるセンターデバイス又は
ローカルデバイスとしてのみ用いられるものであるから，被告各製品の製造，販売
は本件特許権を侵害するものとみなされる(特許法１０１条１号)。
(ｳ) ＣＰＵ及びプログラムによる通信制御(後記被告の主張(ｳ))について
ａ 構成要件Ａ１等の意味について
構成要件Ｂ２は，パケットの送受信という通信制御について，プログラム制御で
はなくハードウェアによって行うことを意味する。構成要件Ｂ２でいうプログラム
とは，データ通信における通信プロトコルを実行するためのプロトコルプログラム
を意味する。
ｂ Ｇ９００１における通信制御について
(a) 外部ＣＰＵによる通信制御
被告配線システムにおいて，外部ＣＰＵは，①デバイスの初期設定，②通信の開
始・終了の指示という付加機能の実行に用いられるにすぎず，パケットの送受信と
いう通信制御は，プログラム制御ではなく，送信駆動回路と受信駆動回路というハ
ードウェアのみによって行われている。
(b) 内部ＣＰＵによる通信制御
ⅰ ＣＰＵは，ＡＬＵ，プログラムカウンタ及びメモリを必須の構成とする
が，Ｇ９００１にはこれらが存在しない(乙１，Ⅰ−９頁の全体ブロック図)。
ⅱ 被告がオペコードであると主張するデバイス情報は，デバイスの接続状
況及び各ポートの入出力の設定を示す単なるデータにすぎず，プロトコルプログラ
ムではない。
そして，ステートマシーンにおいても，パラメータを参照して通信制御が行われ
ており，情報の変更が通信システムの制御に影響を及ぼすから，デバイス情報を参
照することは，プログラム制御を行っていることを意味しない。
ⅲ Ｇ９００１には，プログラムを格納するＲＯＭが存在しない。
(c) 高速処理
被告配線システムのマニュアル(乙１のⅠ−３２頁)によれば，被告配線システム
は４５３μｓという極めて速い処理速度を実現しているが，ＣＰＵによる通信制御
では，少なくとも５０ｍｓを要し，かかる処理速度を得ることは不可能である。
(ｴ) 受領期間(後記被告の主張(ｴ))について
ａ(a) 受領期間をどの程度の長さにするかは，単なる設計事項である。
(b) 被告配線システムは，パケットを受信した場合に受領期間を短縮させる
付加機能を有し，この付加機能がなければ送信間隔は一定となるから，構成要件Ｄ
ｂ(a) Ｇ９００１は，受領期間を経過した後，付加機能としてのキャリアセ
ンスを行っているにすぎないから，被告配線システムは構成要件Ｄ１を充足する。
(b)ⅰ 後記被告の主張(ｴ)ｂ(b)ⅰ(無効審判手続における主張)は認める。
ⅱ キャリアセンスには，①サイクルの終了を判定するためのものと，②送
信開始時に信号が存在しないことを検出するためのものの２種類があるところ，原
告が上記無効審判で主張したのは①に関するものであって，②に関するものではな
いから，原告の本訴における主張は禁反言に当たらない。
(ｵ) 本件特許発明の通信方式(後記被告の主張(ｵ))について
ａ 構成要件Ｄ１中の「又は，ｉ−１番目のコマンドパケットの送信が完了し
てから，ｉ−１番目のレスポンスパケットの受領期間が経過した直後に」との文言，
並びに構成要件Ｅ中の「端末装置(2)は，…受信した…コマンドパケットに組み込
まれている…端末装置アドレス符号が自己の端末装置アドレス符号…と一致すると
きに」及び「レスポンスパケットをデジタル通信回線(3)経由で送信する」との文
言を考慮すると，本件特許発明は，半二重通信方式のみのものを含む。
ｂ 後記被告の主張(ｵ)ｂ(被告配線システムの方式)は認め，ｃ(充足)は否認
する。
(ｶ) 出力データ領域と入力データ領域(後記被告の主張(ｶ))について
ａ 構成要件Ｃは，メモリの出力データ領域と入力データ領域がハードウェア
レベルで分かれるものに限定していない。
。
ｂ 後記被告の主張(ｶ)ｂ(被告製品の指定方法)は認め，ｃ(充足)は否認する
(ｷ) 「ｉ番目」(後記被告の主張(ｷ))について
ａ 後記被告の主張(ｷ)ａ(構成要件Ｄの解釈)は明らかに争わない。
ｂ 同ｂ(被告製品の構成)は明らかに争わない。
ｃ 同ｃ(充足)は否認する。
被告配線システムは，ローカルデバイスと順番に通信するというサイクリック通
信の基本機能に対し，デバイス情報エリアのデバイス使用ビットが０に設定されて
いるデバイスをスキップする機能を追加したものにすぎない。被告配線システムに
おいても，すべての端末のデバイス情報を１に設定すると，０，１，２と順次サイ
クリック通信が行われる。
(ｸ) データビット群の構成(後記被告の主張(ｸ))について
ａ 後記被告の主張(ｸ)ａ(反転)は不知，ｂ(充足)は否認する。
ｂ 仮に被告の主張を前提としても，被告が主張する「ビットの反転」は，そ
もそも中央装置のメモリ内のデータビットと端末装置のＩ／Ｏポートのデータビッ
トが１対１対応であることを前提とするから，被告配線システムにおけるビット群
の構成は，構成要件Ｆ１及びＦ２にいう「同一形態」である。
ｃ また，出力を反転する機能を使用しない場合，被告配線システムは問題な
く本件特許の構成要件Ｆ１及びＦ２を充足するから，反転する機能の付加は，充足
を否定する根拠とはならない。
イ 被告の主張
(ｱ) 被告配線システムの構成に対する認否
原告の主張(ｱ)のうち，被告配線システムがｂ１，ｅ１〜ｅ３及びｆ３の構成を
有することは認め，ａ１〜ａ４，ｂ２，ｃ１，ｃ２，ｄ１，ｄ２，ｆ１，ｆ２及び
ｇの構成を有することは否認する。
(ｲ) 構成要件充足性に対する認否
ａ 同(ｲ)ａ〜ｇのうち，被告配線システムが構成要件Ｂ１，Ｅ１〜Ｅ３及び
Ｆ３を充足することは認め，その余は否認する。
ｂ 同ｈ(間接侵害)は否認する。
，
(ｳ) ＣＰＵ及びプログラムによる通信制御(構成要件Ａ１，Ａ２，Ａ４，Ｂ２
Ｇ)
ａ 構成要件Ａ１等の意味
構成要件Ａ１は，中央装置，端末装置及びデジタル通信回線のみで稼働し，ＣＰ
Ｕを必要としないことを規定している。
また，構成要件Ａ２の「自動的に」及び構成要件Ｂ２は 「通信制御がプログラ
，
ム制御によらずにハードウェアにのみよって行われること」を意味する。この「プ
ログラム制御」とは，ハードウェアのみによる制御の反対の意味，すなわち「通信
制御に用いられる命令・データ等がメモリに蓄えられ，それを読み出してＣＰＵが
演算処理することにより通信制御が行われる」ことを意味する。
さらに，構成要件Ａ４及びＧの「自動通信方式」は，プログラム制御によらない
ことを意味している。
ｂ Ｇ９００１における通信制御
(a) 外部ＣＰＵによる通信制御
被告配線システムは，次のとおり，プログラムにより通信を制御しており，ＣＰ
Ｕが必須であるから，構成要件Ａ１，Ａ２，Ａ４，Ｂ２及びＧを充足しない。
ⅰ 通信の開始は，被告製品Ｇ９００１に接続される電子装置のＣＰＵ(以下
「外部ＣＰＵ」という。)からの命令により行われる。
，
ⅱ 外部ＣＰＵは，被告製品Ｇ９００１のＲＡＭ中のデバイス情報エリアに
Ｇ９００２の有する複数のＩ／Ｏポートのどれが出力ポート又は入力ポートとして
設定されているかというデバイス情報を書き込む。
ⅲ Ｇ９００３を用いる場合，Ｇ９００３が有する１つのＩ／Ｏポートは，
初期設定で入力ポートとされているため，これを出力ポートに変更するためには，
外部ＣＰＵからＧ９００１に命令しなければならない。
(b) 内部ＣＰＵによる通信制御
ⅰ Ｇ９００１内の「コマンド制御回路」(乙１のＩ−９頁参照)は，通信機
能に特化した専用ＣＰＵ機能(以下「内部ＣＰＵ」という。)を有しており，プログ
ラムにより通信を制御している。
すなわち，Ｇ９００１は，毎回必ずデバイス情報エリアからデバイス情報を読み
出し，それに基づく解析(演算処理)によって，プロトコルの選択，ローカルデバイ
スのアドレス決定，パケットの作成指示及び送信指示，並びにメモリのリード／ラ
イトを行うか否かの判断という通信制御を行う。いわば，デバイス情報自体がメモ
リに蓄えられたコマンドであり，Ｇ９００１はこのコマンドの解析(演算処理)によ
って通信制御を行っている(乙５３)。
ⅱ プログラム制御とは 「ある作業に必要なパラメータに関するデータを
，
任意に設定・記憶し，これらを読み出し解析の上適切な任意の組み合わせを実行す
ること」と解されるところ，デバイス情報は，プロトコルを支配するという意味で
プロトコルプログラムである。
また，ＣＰＵであるためには，解析機能を伴った演算処理を行う回路が存在すれ
ばよい。
上記(a)のデバイス情報は，オペコード，すなわちプログラムに相当する。
ⅲ Ｇ９００１にＲＯＭが存在しないことは認めるが，外部ＣＰＵ，内部Ｃ
ＰＵ及びＲＡＭにより，被告が主張するプログラム制御は可能である。
(c) 高速処理について
Ｇ９００１には，汎用ＣＰＵではなく，被告配線システムに関する通信制御を高
速で行い得るよう設計された専用ＣＰＵ機能が含まれている。そして，Ｇ９００１
が最初のデータを送信し，更に次のデータを送信するまでの時間は最低でも１０μ
ｓ以上あり，この間にＧ９００１のシステムクロックである４０ＭＨｚでは４００
回以上の演算が可能であるから，ＣＰＵによる通信制御によっても，極めて速い処
理速度を実現することができる。
(ｴ) 受領期間(構成要件Ｄ１)
ａ(a) 構成要件Ｄ１の「受領期間」とは，一定の時間と解される。
(b) Ｇ９００１は，Ｇ９００２又はＧ９００３からの応答があれば，その時
点で後記ｂのキャリアセンスを行った後，次の送信を開始し，一定の「受領期間」
を待って送信することをしていないから，構成要件Ｄ１を充足しない。
原告は，キャリアセンスを付加機能であると主張するが，Ｇ９００１は常にキャ
リアセンスを行うよう設計されているので，キャリアセンスは付加機能ではない。
ｂ(a) 構成要件Ｄ１の「受領期間」が一定の時間ではないとしても，被告配
線システムにおいて，Ｇ９００１は，ノイズの存在を考慮して，次パケットの送信
タイミングをキャリアセンスによって判断し 「受領期間が経過した直後に」送信
，
していないから，構成要件Ｄ１を充足しない。
(b)ⅰ 原告は，無効審判手続における答弁書(甲７の２１頁)おいて 「受領
，
期間が経過した直後に」とはキャリアセンスを行わないことを意味するとの主張を
した。
ⅱ これに反する原告の本訴における主張は，禁反言により許されない。
(ｵ) 本件特許発明の通信方式(構成要件Ａ３)
ａ 構成要件Ａ２の「一斉に」が 「接続されているすべての端末に対し，平
，
等に，電気的に信号が伝えられる」という意味であるならば，これと対比される構
成要件Ａ３の「逐次に」とは，端末からのパケットが他の端末から電気的に受信で
きない構成，すなわち全二重通信方式を意味する。
ｂ これに対し，被告配線システムは，半二重通信方式である(乙１のⅠ−４
頁「通信方式」)。
ｃ よって，被告配線システムは，構成要件Ａ３を充足しない。
(ｶ) 出力データ領域と入力データ領域(構成要件Ｃ)
ａ 構成要件Ｃは，メモリの出力データ領域と入力データ領域が物理的に明確
に分かれることを規定している。
ｂ これに対し，Ｇ９００１は，メモリ上の入力と出力の領域にハードウェア
レベルでの区別はなく，どのアドレスを入力又は出力に割り当てるかをソフトウェ
ア的に指定する構成となっている。
ｃ よって，Ｇ９００１は，構成要件Ｃを充足しない。
(ｷ) 「ｉ番目」(構成要件Ｄ)
ａ 構成要件Ｄは 「ｉ−１番目」の端末装置の次に「ｉ番目」の端末装置と
，
通信すること，すなわち整数順に接続されたすべてのローカルデバイスと通信する
ことを規定している。
ｂ 被告配線システムにおいては，通信に使用されるパケットの番号は，ロー
カルデバイスのデバイス番号，ＲＡＭ中のデータ記憶領域の番号及び入出力データ
の番号と一致する必要はなく，また，このような番号が１つずつ，連続する整数と
して変化する構成も有していない。例えば，物理的に１０個のローカルデバイスが
接続されている状況下で，そのうち３つを使う場合，０から６３番のうち任意の３
個(例えば１番，４番，９番)にローカルデバイスが接続されているものと扱うとの
情報が書き込まれ，残りの６１個には接続されていないとの情報が書き込まれると，
バイス，３番目の送受信は９番目のローカルデバイスのように行われる。
ｃ よって，被告配線システムは，構成要件Ｄを充足しない。
(ｸ) データビット群の構成(構成要件Ｆ１及びＦ２)
ａ 被告配線システムは，ローカルデバイスの設定によっては，ポート出力デ
ータやポート入力データがセンターデバイスの記憶領域の全ビットを反転した形と
なる場合もあり，常に同一とはならない。
ｂ よって，被告配線システムは，構成要件Ｆ１及びＦ２を充足しない。
(2) 本件特許発明は無効か
ア 被告の主張
本件特許権は，次の理由により，特許無効審判によって無効にされるべきものと
認められるから，原告は被告に対し，本件特許権を行使することができない(特許
法１０４条の３)。
(ｱ) 拡大先願(刊行物１)
ａ 本件特許権の出願日前の特許出願であって本件特許権の出願後に出願公開
された特願平７−２１３６７号(特開平８−１９５６８２号)の願書に最初に添付さ
れた明細書及び図面(乙６。以下「刊行物１」という。)に記載された発明は，次の
構成を有する(無効２００５−８０１５８の審決(乙２２。以下「乙２２審決」とい
う。)１１頁参照)。
(a) １台のＩＣ化された中央装置と複数台のＩＣ化された端末装置とがデジ
タル通信回線を介して，相互接続されて構成され，
上記中央装置から上記端末装置宛に，出力データの組み込まれた伝送データを送
信し，
複数台の端末装置から上記中央装置宛に，入力データの組み込まれた伝送データ
を送信する
通信システムであって，
(b) 上記中央装置は，上記出力データと上記入力データとを読み取り可能に
記憶する記憶手段と，
上記中央装置側から端末装置側への伝送データの送信と上記端末装置側から中央
装置側への伝送データの受信とを制御する制御手段とから成り，
(c) 上記記憶手段は，上記中央装置側から端末装置側への伝送データに組み
込まれる出力データを対応する記憶領域に読み取り可能に記憶し，
上記端末装置側から中央装置側への伝送データに組み込まれていた入力データを
対応する記憶領域に読み取り可能に記憶する記憶手段であり，
(d) 上記制御手段は，記憶手段の対応する記憶領域から読み取られた出力デ
ータが組み込まれた上記伝送データをデジタル通信回線経由で送信し，
入力データの組み込まれた上記伝送データを端末装置からデジタル通信回線経由
で受信し，受信した入力データを上記記憶手段の対応する記憶領域に書き込むこと
を特徴とし，
(e) 上記端末装置は，デジタル通信回線経由で受信した上記伝送データに組
み込まれている出力データを出力ポートからポート出力データとして出力するとと
もに，
入力ポートからのポート入力データが入力データとして組み込まれた上記伝送デ
ータをデジタル通信回線経由で送信することを特徴とし，さらに，
(f) 上記記憶手段の所定の記憶領域に読み取り可能に記憶されている出力デ
ータが上記出力ポートから出力されるポート出力データに対応し，
上記記憶手段の所定の記憶領域に読み取り可能に記憶されている入力データが上
記入力ポートから入力されるポート入力データに対応し，
前記記憶手段内の記憶領域が，前記複数の端末装置毎に分割して設定された
(g) ことを特徴とする通信システム。
ｂ 本件特許発明と刊行物１に記載された発明とは，次の５つの点で相違し，
その余の点で一致する(乙２２審決１１頁〜１３頁参照)。
(a) 相違点１
本件特許発明は 「上記中央装置(1)から上記端末装置(2)宛に，出力データの組
，
み込まれたコマンドパケットを一斉にサイクリックに自動的に送信し」(構成要件
Ａ２) 「１台又は複数台の端末装置(2)の中から順次に択一的に選択される１台づ
，
つの上記端末装置(2)から上記中央装置(1)宛に，入力データの組み込まれたレスポ
ンスパケットを逐次にサイクリックに自動的に送信する」(構成要件Ａ３) 「サイ
，
クリック自動通信方式の電子配線システム」(構成要件Ａ４)である。
これに対し，刊行物１に記載された発明は，これらの点を明示していない。
(b) 相違点２
本件特許発明の中央装置は 「上記コマンドパケットの送信と上記レスポンスパ
，
ケットの受信とを，プログラムによる通信制御に基づかないで，回路の駆動で制御
するステートマシーン」(構成要件Ｂ２)を含む。
これに対し，刊行物１に記載された発明は，同一の端末装置からの応答である点
を開示せず，また「プログラムによる通信制御に基づかないで，回路の駆動で制御
する」点を明示していない。
(c) 相違点３
記憶手段について，本件特許発明は「メモリ」(構成要件Ｂ１等)であるのに対し，
刊行物１に記載された発明は「データレジスタ」である。
また，本件特許発明は 「上記メモリ(4)のｉ番目対応の出力データ記憶領域に
，
読み取り可能に記憶されている出力データのビット群の構成と上記出力ポート(22)
から出力されるポート出力データのビット群の構成とが同一形態であり」(構成要
件Ｆ１) 「上記メモリ(4)のｉ番目対応の入力データ記憶領域に読み取り可能に記
，
憶されている入力データのビット群の構成と上記入力ポート(21)から入力されるポ
ート入力データのビット群の構成とが同一形態」(構成要件Ｆ２)であるのに対し，
刊行物１に記載された発明は，ビット群の構成が同一形態である点を明示していな
い。
(d) 相違点４
本件特許発明のステートマシーンは 「ｉ−１番目の端末装置(2)宛のｉ−１番
，
目のコマンドパケットの送信が完了した直後に，又は，ｉ−１番目のコマンドパケ
ットの送信が完了してから，ｉ−１番目のレスポンスパケットの受領期間が経過し
た直後に，上記メモリ(4)のｉ番目対応の出力データ記憶領域から読み取られたｉ
番目の出力データとｉ番目の端末装置アドレス符号とが組み込まれたｉ番目のコマ
ンドパケットをデジタル通信回線(3)経由で送信し」(構成要件Ｄ１) 「該ｉ番目
，
のコマンドパケットの送信が完了した後に，ｉ番目の入力データの組み込まれたｉ
番目のレスポンスパケットをｉ番目の端末装置からデジタル通信回線(3)経由で受
信し，該ｉ番目の入力データを上記メモリ(4)のｉ番目対応の入力データ記憶領域
に書き込む」(構成要件Ｄ２)。
これに対し，刊行物１に記載された発明は 「入力データの組み込まれたチャン
，
ネルＣＨ０〜ＣＨ３の伝送データを，ベースターミナル５１Ａからシリアルライン
(３５)経由で受信し，当該伝送データをデータレジスタ＃０〜＃３の記憶領域に書
き込み，データレジスタ＃４〜＃７の記憶領域から読み取られた出力データが組み
込まれたチャンネルＣＨ４〜ＣＨ７の伝送データをシリアルライン(３５)経由で送
信し，データレジスタ＃８〜＃１１の記憶領域から読み取られた出力データが組み
込まれたチャンネルＣＨ８〜ＣＨ１１の伝送データをシリアルライン(３５)経由で
送信し，入力データの組み込まれたチャンネルＣＨ１２〜ＣＨ１５の伝送データを，
ベースターミナル５１Ｄからシリアルライン(３５)経由で受信し，当該伝送データ
をデータレジスタ＃１２〜＃１５の記憶領域に書き込む」にとどまる。
(e) 相違点５
本件特許発明の端末装置は 「デジタル通信回線(3)経由で受信した上記ｉ番目
，
のコマンドパケットに組み込まれているi番目の端末装置アドレス符号が自己の端
末装置アドレス符号として設定されているｉ番目の端末装置アドレス符号と一致す
るときに」(構成要件Ｅ１) 「上記ｉ番目のコマンドパケットに組み込まれている
，
ｉ番目の出力データを出力ポート(22)でのポート出力データとして出力するととも
に」(構成要件Ｅ２) 「入力ポート(21)からのポート入力データがｉ番目の入力デ
，
ータとして組み込まれた上記ｉ番目のレスポンスパケットをデジタル通信回線(3)
経由で送信する」(構成要件Ｅ３)。
これに対し，刊行物１に記載された発明は 「ベースターミナル５１Ａは，サテ
，
ライトターミナル５２Ａから入力されたポート入力データが組み込まれたチャンネ
ルＣＨ０〜ＣＨ３の伝送データをシリアルライン(３５)経由でシリアル通信ボード
チャンネルＣＨ４〜ＣＨ７の伝送データに含まれているポート出力データをサテラ
イトターミナル５２Ｂから出力し，ベースターミナル５１Ｃは，シリアルライン
(３５)経由で受信したチャンネルＣＨ８〜ＣＨ１１の伝送データに含まれているポ
ート出力データをサテライトターミナル５２Ｃから出力し，ベースターミナル５１
Ｄは，サテライトターミナル５２Ｄから入力されたポート入力データが組み込まれ
たチャンネルＣＨ１２〜ＣＨ１５の伝送データをシリアルライン(３５)経由でシリ
アル通信ボード５５に送信する」にとどまる。
ｃ 相違点１〜３についての判断
上記相違点１〜３は，実質的な差異ではない(乙２２審決１４頁〜１５頁参照)。
ｄ 相違点４についての判断
(a) 刊行物１(乙６)の発明の詳細な説明には，次の記載がある。
「…前記送信側の送受信部に正常受信であることを示すＡＣＫ信号を返送するよ
うにしてもよい 」(【０００９】)
。
「…送信側の送受信部に正常受信であることを示すＡＣＫ信号を返送する場合，
シリアル通信におけるデータ伝送の信頼性を高めることができ…」(【００１４】)
(b) 上記(a)の記載によれば，刊行物１は 「ＡＣＫ信号を返送しない場合」
，
の構成についても開示している。
このことは，刊行物１の図５から「ＡＣＫ送信」の部分を削除しても機能するこ
とから，技術的にも支持され得る。
原告は，刊行物１に記載された発明ではＡＣＫ信号が必須であると主張するが，
刊行物１の特許請求の範囲には，請求項１にＡＣＫ信号の記載がなく，請求項２に
その記載があるし，図４はあくまで実施例にすぎないから，請求項１の発明はＡＣ
Ｋ信号を必須としないものと解される。
(c) そして，このような「ＡＣＫ信号を返送しない場合」を念頭に，刊行物
からＣＨＮまでを連続して通信を行うことが分かり 【００３８】の記載も 「…
， ，
チャンネルＣＨ０の伝送データを含むシリアル送信出力信号の送信を固定チャンネ
ル型ゲートアレイＧＡ内の送信ブロック２から始めて，チャンネルＣＨ１，ＣＨ２，
ＣＨ３の送信を順次行う(通信データバス４に接続する入出力ポートをセレクタ３
で順次切り換えることで実現できる)」と書き替えることができ，ＣＨ０〜ＣＨ３
のデータがセレクタ３により順次選択されて送出されると解釈できる。この場合，
同一のベースターミナルから順次送出するデータをわざわざ別々のパケットに分割
するとは考えにくいため，少なくともベースターミナル単位においてはＣＨ０〜Ｃ
Ｈ３を一まとめにして送信する技術的な構成を開示している。
(d) このような理解に基づけば，刊行物１では 「ＣＨ４，ＣＨ５，ＣＨ６，
，
ＣＨ７のような通信手順」を「ベースターミナル単位」で，すなわち「端末装置単
位で」送信している。
(e) さらに，刊行物１の図５は，ＡＣＫ送信をしない場合には，アドレス比
較格納判断→データ格納・Ｉ／Ｏ出力→送信アドレスチェック→データ送信・トリ
ガ出力と進む通信手順を開示している。
このような通信手順は，いわば，端末装置がデータを受信した後，サイクリック
通信で不可欠なアドレスチェックを行い自局のデータを送信するという構成に他な
らず，本件特許発明の構成である「コマンドパケットを特定の端末装置に送信した
後，当該端末装置からデータの組み込まれたレスポンスパケットが中央装置に送信
され，さらに次の端末装置への送信へと続く」という構成を示している。
(f) 以上のとおり，相違点４は，本件特許発明と刊行物１に記載された発明
の実質的な相違点ではない。
ｅ 相違点５についての判断
上記ｄから明らかなように，本件特許発明の端末装置が「自己の端末装置アドレ
ス符号と一致する毎に，コマンドパケットに組み込まれている出力データを出力ポ
ートから出力するとともに，入力ポート(21)からのポート入力データをレスポンス
パケットに組み込んで送信する」構成は，刊行物１に開示されている。
したがって，相違点５は，本件特許発明と刊行物１に記載された発明の実質的な
相違点ではない。
ｆ まとめ
以上のとおり，刊行物１に記載された発明は本件特許発明と同一であるから，本
件特許発明は，特許法１２３条１項２号，２９条の２により無効である。
(ｲ) 新規性又は進歩性の欠如(刊行物２)
ａ 刊行物２の記載
本件特許権の出願前である平成６年１０月１８日に公開された特開平６−２９２
(a)ⅰ 図１２によれば，中央装置である機械入出力Ｉ／Ｆホストと１台又は
複数台の端末装置である機械入出力Ｉ／Ｆリモートが，デジタル通信回線を介して
相互接続されている。そして 【００７１】には，上記機械入出力Ｉ／Ｆホストが
，
ＩＣ化したものであることが 【００６８】には，上記機械入出力Ｉ／Ｆリモート
，
がＩＣ化したものであることが記載されている。
ⅱ 「機械入出力Ｉ／ＦホストＩＣ１１１０内部の制御回路(図示せず)に従
い，リフレッシュ周期中に，マルチプレクサ１１０３は，送信用レジスタファイル
＃１〜＃８を選択する。また，選択された送信用レジスタファイル１１０１のＭＰ
Ｘ１１１１は，ラッチ回路＃７〜＃０を順に選択する。ＭＰＸ１１１１で順に選択
されたラッチ回路＃７〜＃０のデータ(図１６のＣ列)は，Ｐ／Ｓ変換回路１０９３
に送り込まれ，ここでＦＬＡＧ１０９９Ａ，局番１０９９Ｂ，ＣＲＣ１０９９Ｃを
付加され，パケット(図１６のＢ列)に変換される。かくして，機械入出力Ｉ／Ｆリ
モート＃１〜＃８へのパケット(図１６のＢ列)が並んだシリアルデータ(図１６の
Ａ列)が生成される。このシリアルデータ(図１６のＡ列)は，双方向シリアルＩ／
Ｆ１０９５を通って，図１２の機械入出力Ｉ／Ｆリモート＃１〜＃８に送信され
る 」(【００７８】)
。
そして，図１６には，リフレッシュ周期は端末装置の１番から８番まで順番にデ
ータを送信した後，端末装置の１番に戻ることが示されており，各端末に送信され
るパケットには，データが組み込まれていることがＢ列に示されている。
ⅲ 「…機械入出力Ｉ／Ｆリモート＃１〜＃８から数値制御装置１への入力
動作について説明する。図１３の…接点入力＃１〜＃８…は，…サンプリングされ
…Ｐ／Ｓ変換回路１０９３に入力される 」(【００８１】)
。
「Ｐ／Ｓ変換回路１０９３は，…パケット(図１８のＢ列)を生成する。そして，
そのパケット(図１８のＢ列)を…シリアルＢＵＳに送出する。…各機械入出力Ｉ／
Ｆリモート４０４は，自己に割り当てられた期間にパケット(図１８のＢ列)を送出
する 」(【００８２】)
。
「シリアルＢＵＳに送出されたシリアルデータ(図１８のＡ列)は，図１４の双方
向シリアルＩ／Ｆ１０９５を通って，機械入出力Ｉ／ＦホストＩＣ１１１０のＳ／
Ｐ変換回路１０９４Ａに入力される 」(【００８３】)
。
(b)ⅰ 図１４に関連して 「１１０１は，送信用レジスタファイルであり」
，
(【００７３】) 「１１０４は，受信用レジスタファイルであり」(【００７４】)
，
との記載がある。
ⅱ 「機械入出力Ｉ／ＦホストＩＣ１１１０内部の制御回路(図示せず)に従
い… 「…このシリアルデータ(図１６のＡ列)は，双方向シリアルＩ／Ｆ１０９５
」
を通って，図１２の機械入出力Ｉ／Ｆリモート＃１〜＃８に送信される 」(【０
。
「…実際には，データが衝突しないように，例えば図１９のように交互に送信／
受信が繰り返される。この制御は，機械入出力Ｉ／ＦホストＩＣ１１１０および機
械入出力Ｉ／ＦリモートＩＣ１１００の内部の制御回路(図示せず)により行われ
る 」(【００８４】)
。
(c)ⅰ 機械入出力Ｉ／ＦホストＩＣのアドレス図である図１５には，ｉ番目
の送信データ(コマンドパケット)に組み込まれる出力データは，端末装置アドレス
がｉ番目のリモート(端末装置)のために割り付けられた記憶領域に記憶させること
が示されている。
図１５では，２行目は書き込み専用であるＭｏｄｅ Ｗとなっているが，実施例
み書き可能なＭｏｄｅ Ｗ／Ｒとされており，ｉ番目の送信データに組み込まれる
データを読み取り可能に記憶する構成が開示されている。
ⅱ 入力の場合についても，図１５のアドレス０〜７の行には，ｉ番目の送
信データ(コマンドパケット)に組み込まれる入力データは，端末装置アドレスがｉ
番目のリモート(端末装置)のために割り付けられた記憶領域に記憶させることが示
されている。
(d)ⅰ 図１６には，送信データがリフレッシュ周期によって，端末装置＃１
から＃８へと順番に送信されることが示されている。
半二重通信については，図１９に示されている。
図１６のＢ列には 「局番」と，その端末装置用のデータが付加されている。
，
ⅱ 図１８には，リフレッシュ周期において，端末装置＃１から＃８へと順
番に局番と当該端末装置の入力データを含むパケットを，中央装置が受信すること
が示されている。
また 【００８３】には 「シリアルＢＵＳに送出されたシリアルデータ(図１８
， ，
のＡ列)は，…機械入出力Ｉ／ＦホストＩＣ１１１０のＳ／Ｐ変換回路１０９４Ａ
に入力される。Ｓ／Ｐ変換回路１０９４Ａは，シリアルデータ(図１８のＡ列)を各
機械入出力Ｉ／Ｆリモート＃１〜＃８のパケット(図１８のＢ列)に分解し，そのＦ
ＬＡＧ，局番，ＣＲＣをチェックする。次に，各パケットを８ｂｉｔごとのパラレ
ルデータに変換し，シフトレジスタ１０９７に送る。シフトレジスタ１０９７は，
のラッチ回路＃０〜＃７に引き渡す 」と記載されている。
。
(e) 「機械入出力Ｉ／Ｆリモート４０４では，送信されてきたシリアルデー
タ(図１６のＡ列)が，図１３の双方向シリアルＩ／Ｆ１０９５を通って，機械入出
力Ｉ／ＦリモートＩＣ１１００に入力される。そして，Ｓ／Ｐ変換回路１０９４に
入力される。Ｓ／Ｐ変換回路１０９４は，シリアルデータ(図１６のＡ列)のＦＬＡ
Ｇ，局番，ＣＲＣから判定して，自分の局番のパケット(図１６のＢ列)のみを取り
出す。そして，そのパケット(図１６のＢ列)のデータ(図１６のＣ列)を取り出して，
シフトレジスタ１０９７は，８ｂｉｔ×８個のデータを保持した後，通常モードで
あるため，ラッチ回路＃７〜＃０に引き渡す。ラッチ回路１０７７Ａは，ドライバ
。
「機械入出力Ｉ／Ｆリモート＃１〜＃８から数値制御装置１への入力動作につい
て説明する。図１３の６４点の接点入力＃１〜＃８から＃７１〜＃７８は，ディジ
タルフィルタ＃１〜８から＃７１〜＃７８でサンプリングされる。…ディジタルフ
ィルタ＃１〜８から＃７１〜＃７８でサンプリングされたデータは，ラッチ回路＃
ラッチ回路＃７〜＃０の順にマルチプレクサ１１０３で選択され，Ｐ／Ｓ変換回路
。
「Ｐ／Ｓ変換回路１０９３は，ＦＬＡＧ１０９９Ａ，局番１０９９Ｂ，ＣＲＣ１
(図１８のＢ列)を，双方向シリアルＩ／Ｆ１０９５を介して，シリアルＢＵＳに送
出する。ただし，図１８のＡ列に示すように，リフレッシュ周期を８分割して各機
械入出力Ｉ／Ｆリモート＃１〜＃８に割り当てており，各機械入出力Ｉ／Ｆリモー
ト４０４は，自己に割り当てられた期間にパケット(図１８のＢ列)を送出する 」
。
(【００８２】)
図１９には，端末装置によるパケットの受信とパケットの送信が連続的に行われ
ていることが示されている。
(f) 図１５には，中央装置内のメモリに記憶されている端末装置＃１への出
力データのビット群の構成が示されている。入力及び出力に対応する記憶エリアの
それぞれ最初の１列目に＃１から＃８までのデータが右から左まで１列に並んでお
り，これがラッチ回路＃０に対応したビット群構成である。そして，順番に１つず
つ繰り下がる毎にラッチ回路＃１，＃２と対応し，最後の＃７１から＃７８までの
ビット群がラッチ回路＃７に対応していることが示されている。
図１３には，端末装置側において，ラッチ回路＃０が接点出力＃１〜＃８に対応
しており，ラッチ回路＃７が接点出力＃７１〜＃７８に対応していることが示され
ている。
また，図１５は，中央装置のメモリ内のデータビット群が，端末装置＃１から＃
いる。
ｂ 刊行物２の開示内容
上記ａの記載によれば，刊行物２には，以下の発明が開示されている。
(a) 構成要件Ａ
ⅰ １台のＩＣ化された中央装置である機械入出力Ｉ／Ｆホストと１台又は
複数台のＩＣ化された端末装置である機械入出力Ｉ／Ｆリモートとが，デジタル通
信回線を介して，相互接続されて構成されている。
これは，構成要件Ａ１と同一である。
ⅱ 上記中央装置から上記端末装置宛に，データの組み込まれたコマンドパ
ケットを，内部の制御回路に従って，一斉にサイクリックに送信している。
これは，構成要件Ａ２と同一である。
ⅲ 端末装置では，＃１接点入力からの入力がＰ／Ｓ変換でデータを含むパ
ケットが生成され，シリアルＢＵＳを通じて，リフレッシュ周期(サイクリックの
周期)に従い，端末装置＃１から＃８へと順次に択一的に，中央装置へパケット送
信されている。
これは，構成要件Ａ３と同一である。
ⅳ 上記ⅰ〜ⅲのとおり，サイクリック自動通信方式の電子配線システムで
あり，構成要件Ａ４と同一である。
(b) 構成要件Ｂ
ⅰ 上記中央装置が出力データと入力データとを読み取り可能に記憶するメ
モリを備えており，構成要件Ｂ１と同一である。
ⅱ 上記中央装置内部の制御回路の駆動で制御するステートマシーンによっ
て，上記端末装置との間で，交互に送信／受信を繰り返し行っており，構成要件Ｂ
(c) 構成要件Ｃ
ⅰ 中央装置のメモリは，ｉ番目の送信データ(コマンドパケット)に組み込
まれる出力データを，端末装置アドレスがｉ番目のリモート(端末装置)のために割
り付けられた記憶領域に読み取り可能に記憶しており，構成要件Ｃ１と同一である。
ⅱ 中央装置のメモリは，ｉ番目の受信データ(レスポンスパケット)に組み
込まれる入力データを，端末装置アドレスがｉ番目のリモート(端末装置)のために
割り付けられた記憶領域に読み取り可能に記憶しており，構成要件Ｃ２と同一であ
る。
(d) 構成要件Ｄ
ⅰ 上記中央装置は，リフレッシュ周期において，局番とデータが付加され
た送信データを，端末装置＃１から＃８へと順番に，デジタル通信回線経由で送信
している。そして，上記送信データは，上記メモリの端末装置に対応した記憶領域
から読み取られた出力データと端末装置アドレス符号とが組み込まれたものである。
本件特許発明の構成要件Ｄ１において 「ｉ−１番目のコマンドパケットの送信
，
が完了した直後に」は全二重通信を 「ｉ−１番目のコマンドパケットの送信が完
，
了してから，ｉ−１番目のレスポンスパケットの受領期間が経過した直後に」は半
二重通信を示しているものと解されるが，刊行物２の図１９には，上下に２段の送
信と受信の流れを示しており，半二重通信が可能であると同時に，全二重通信を採
用することも可能であることを示している。
したがって，構成要件Ｄ１と同一である。
ⅱ 上記中央装置は，上記ⅰ同様の半二重通信により，リフレッシュ周期に
おいて，端末装置＃１から＃８へと順番に局番と当該端末装置の入力データを含む
パケットを受信する。そして，上記受信データは，ｉ番目の入力データをｉ番目で
あることを確認した後，ｉ番目に対応する入力データメモリ領域である受信用レジ
スタファイルに書き込まれる。
したがって，構成要件Ｄ２と同一である。
ⅲ なお，刊行物２に全二重通信が開示されていないとしても，その技術内
容は，次のとおり，本件特許出願時において，当業者の技術常識であった。
(ⅰ) 特開昭６２−１３９０６１号公報(乙６１)
「…制御機器端末間のシリアル入出力方法については既に確立された技術が存在
する。…通信方式では全二重，半二重，…」(１頁右欄［発明の技術的背景とその
問題点］)
(ⅱ) 特開昭５９−１０３４３２号公報(乙６２)
「一般に，…半二重通信方式である場合には２線式の通信線路によって伝送する
が，全二重通信方式である場合には，４線式の通信線路によって伝送している。こ
の場合，通信機器を通信線路に接続する回線接続装置は汎用性を持たせるために，
通信線路が２線式であっても４線式であっても，使用できるように考慮されている
ものが多い 」(１頁右欄５行〜１２行)
。
(ⅲ) 特開昭４８−５７５１２号公報(乙６３)
「前記ＬＳＩは本来全２重通信に利用するものであるが，これを半２重通信に利
用する場合が多い 」(１頁右欄下から２行〜２頁左上欄１行)
。
(ⅳ) 特開昭５４−１９６０４号公報(乙６４)
「…このような回線ＬＳＩが比較的安価に求められることから，半２重通信を行
なうデータ伝送装置でも，この全２重動作可能な回線ＬＳＩを用いているのが普通
である」(２頁右上欄９行〜１２行)
(e) 構成要件Ｅ
ⅰ 刊行物２の【００８２】の記載と図１９をみれば，コマンドパケットを
受信した直後が「自己に割り当てられた期間」であって，この期間にレスポンスパ
ケットの送信が行われると考えることが自然である。
また，刊行物２においては，送信パケットと受信パケットの双方に機械入出力Ｉ
】
， 】
， 】
，
／Ｆリモートの局番が組み込まれており(【００６９ 【００７２ 【００８２
図１６，図１８)，機械入出力Ｉ／Ｆリモートがパケットを送信できるタイミング
は，機械入出力Ｉ／Ｆホストからのパケットを受信した直後だけである。
したがって，刊行物２には，原告主張の「コマンド・レスポンス型通信方式」が
開示されている。
これは，構成要件Ｅ１〜Ｅ３と同一である。
ⅱ 刊行物２にコマンド・レスポンス型通信方式が開示されていないとして
も，その技術内容は，次のとおり，本件特許出願前に公開された公開特許公報に記
載されている。
(ⅰ) 特開昭５８−１１６８９７号公報(乙３６)
「第２図(a)(b)は通常のポーリング動作時における信号線(3)上の信号を示し，
同図中(a)は伝送信号であって親機(1)から各端末器(2)に向けて伝送する信号であ
り，スタート信号，アドレス信号，制御信号等により構成されている 」(２頁右
。
上欄１８行〜左下欄２行)
「また同図(b)は監視信号であって，親機(1)からの伝送信号中のアドレス信号に
より呼び出された端末器(2)からその端末器(2)における監視状態のデータが監視信
号として親局に返送されることになる 」(２頁左下欄２行〜６行)
。
「かくて第１図のシステムにあっては，親機(1)と端末器(2)との間で第２図に示
すような信号の伝送を行うことにより，親機(1)から各端末器(2)を順次ポーリング
し，被呼出し端末器(2)における被制御負荷(5)を遠隔制御するとともに監視状態の
データを監視信号として親機(1)に返送する…」(２頁左下欄７行〜１２行)
(ⅱ) 特開平２−２１６９９８号公報(乙６５)
「…通常はマスタからスレーブへ出力データの送信，スレーブからはマスタへの
入力データ送信が，第１図(ロ)の如くサイクリックに行われる。この場合，スレー
ブはマスタから出力データを受信する度にそのデータを外部へ出力し，外部から入
力したデータ(入力データ)をマスタに送信する動作を繰り返す 」(３頁右上欄５
。
行〜１１行)
(ⅲ) 特開平４−１６２１０６号公報(乙６６)
「…親局２では子局３ 〜３ を順にポーリングすることによって，子局３ 〜３
との間でデータを授受する。各子局３ 〜３ は，…親局２からポーリングされたと
きに，格納しているデータを親局２に伝送する」(２頁左上欄１１行〜１６行)とあ
り，親局からのポーリングによって出力データが送信され，その後の子局からの応
答により入力データが送信される(データの授受)技術が開示されている。
ⅲ このように，原告が主張する「コマンド･レスポンス型通信方式」は，周
知技術であり，刊行物２に開示されているか，少なくとも強く示唆されているから，
当業者が刊行物２に接することによって本件特許発明を想到することは容易である。
ⅳ 中央装置及び端末装置について
刊行物２の通信方式は，上記のとおりコマンド・レスポンス方式であるから，中
央装置及び端末装置は存在する。
ⅴ 端末装置が送信するデータ等について
(ⅰ) そもそも，構成要件Ｅには 「コマンドパケットを受信した時点の入
，
力データをレスポンスパケットに組み込み送信する」との限定はない。
(ⅱ) 刊行物２(乙２０)においては 「前記高速接点入力４０２Ａは，トラ
，
ンジスタ等の無接点出力であり，チャタリングが無いため，デジタルフィルタ１０
。 ，
の制御が可能」(【００８１】)とあるように，デジタルフィルタを使用しない制御
も開示されている。その場合，サンプリング自体に時間がかかることはなく，コマ
ンドパケットを受信した瞬間の入力データを，レスポンスパケットに組み込むこと
ができる。
(ⅲ) 刊行物２にデジタルフィルタを使用しない制御が開示されていないと
しても，少なくとも強く示唆されており，デジタルフィルタを使用しない制御とい
う周知技術を併せ考えれば，当業者が刊行物２に接することによって，原告主張の
構成要件Ｅの構成を想到することは容易なことであった。
(f) 構成要件Ｆ
ⅰ 中央装置側の出力データメモリに記憶されたデータのビット群の構成と
出力データのビット群の構成は，同一形態である。
これは，構成要件Ｆ１と同一である。
ⅱ 中央装置側の入力データメモリに記憶されたデータのビット群の構成と
入力データのビット群の構成は，同一形態である。
これは，構成要件Ｆ２と同一である。
ⅲ 中央装置のメモリ内のデータビット群が，端末装置＃１から＃８までの
複数の端末装置毎にメモリ領域を分割して設定している。
これは，構成要件Ｆ３と同一である。
(g) 構成要件Ｇ
上記(a)ⅳのとおり，サイクリック自動通信方式の電子配線システムであり，こ
れは，構成要件Ｇと同一である。
ｃ まとめ
(a) 以上のとおり，本件特許発明は，刊行物２に開示された発明と同一であ
るから，特許法１２３条１項２号，２９条１項３号により無効である。
(b) 本件特許発明が刊行物２にすべて記載されていないとしても，少なくと
も本件特許出願時における当業者の技術常識を参酌することにより導き出されるも
のであるから，特許法１２３条１項２号，２９条１項３号又は２項により無効であ
る。
(ｳ) 新規性又は進歩性の欠如(刊行物３)
ａ 刊行物３の記載
本件特許権の出願前である昭和６２年３月１９日に公開された特開昭６２−６２
(a) 「…上位計算機と多数の端末との間の順次かつ周期的な通常時のデータ
伝送(以下サイクリック交信という)，及びある指定された端末との間の緊急時のデ
ータ伝送(以下個別交信という)を効率的に行うことができるデータ伝送システムを
提供することを目的とする 」(３頁左上欄１２行〜１７行)
。
「第２図はこのデータ伝送システムにおける交信順序を示す。同図(a)は通常行
われるサイクリック交信Ｔ１の例である。即ち例えば，端末45のアドレスを，予め，
所定個数のアドレスからなる群(ただしこの群内での各アドレスは予め順序付けさ
れる)ごとに区分して，この各群にブロックアドレスＢ(Ｂ１〜Ｂ４)を割付け，セ
ンタ装置43が，ブロックアドレスＢ１〜Ｂ４を(Ｂ１→Ｂ２→Ｂ３→Ｂ４→Ｂ１…
……のように)順次指定することを周期的に繰返し，同図中の各ブロックアドレス
Ｂ１〜Ｂ４で示した期間内に，さらに必要に応じ当該ブロックに属する各端末のア
ドレスを順次指定しながら，当該端末にセンタ装置43からＤｏデータ47を与えたり，
各端末45から順次Ｄｉデータをセンタ装置43が受取ったり，また端末間の交信を行
わせたりするものである 」(４頁右下欄８行〜５頁左上欄３行)
。
，
(b) 「…サイクリック交信のために，全端末のアドレス別に配置されたＤｉ
Ｄｏデータ格納用の専用データメモリ(領域)とを設け，計算機側からはＤｏデータ
を書き込み，Ｄｉデータを読み出し，センタ装置側からはＤｏデータの読み出し，
Ｄｉデータの書き込みを可能とすることにより 」(３頁右上欄５行〜１１行)
，
「換言すれば本発明の要点は，センタ装置，センタ装置から伝送路を介して結合
された複数のアドレス別端末，センタ装置と共通ＲＡＭ(コモンＲＡＭなど)を介し
て結合された上位計算機を備え，センタ装置は，データ伝送の制御を行うと共に端
末とデータ授受を行い，上位計算機は，共通ＲＡＭに書込んだデータをセンタ装置
を介して端末に送信し，かつセンタ装置が端末から受信して共通ＲＡＭに書込んだ
データを読み取ることにより端末とのデータ授受を行うようにしたデータ伝送シス
テムにおいて 」(３頁右上欄下から４行〜左下欄７行)
，
(c) 「第１図に戻って，同図(b)に示した専用データＭＤ内のＤｉデータ46，
あるいはＤｏデータ47は，端末45のアドレスａの順に配置され，…」(５頁左上欄
下から６行〜下から４行)
「…前記通常交信用データ記憶領域は，各端末のアドレス毎に設けられ，かつ上
位計算機が端末と授及び受を行う(Ｄｏデータ及びＤｉデータの)各データ領域を備
えるように」(３頁左下欄１２行〜１５行)
(d) 「センタ装置は，前記通常交信用データ記憶領域を読み，書きしつつ，
各端末のアドレス又はこれに対応するアドレスを所定の順序で繰り返し指定して，
データ授，受を行い，…」(１頁右欄３行〜６行)
また，コモンＲＡＭの割付図である第１図(ｂ)は，次のように記憶領域について
開示している。
※ この部分に刊行物３の７頁第１図を掲載した。
(e) 上記(a)に同じ。
(f) 「またサイクリック交信された専用データメモリＭＤ１，ＭＤ２内のＤ
ｉデータ46，Ｄｏデータ47は，端末の動作状態を表示する時などには，そのまま使
用すれば良い…」(６頁左下欄９行〜１２行)
「第１図に戻って，同図(b)に示した専用データＭＤ内のＤｉデータ46，あるい
はＤｏデータ47は，端末45のアドレスａの順に配置され…」(５頁左上欄下から６
行〜下から４行)
「前記通常交信用データ記憶領域は，各端末のアドレス毎に設けられ，かつ上位
計算機が端末と授及び受を行う(Ｄｏデータ及びＤｉデータの)各データ領域を備え
るように」(３頁左下欄１２行〜１５行)
ｂ 刊行物３の開示内容
(a) 構成要件Ａ
ⅰ(ⅰ) 上記(a)〜(f)のとおり，コンピュータと中央装置とをバス結合し，
中央装置と端末装置とを通信回路で結合し，さらに，コンピュータと中央装置との
間にデュアルポートＲＡＭを備えることによって，当該デュアルポートＲＡＭ内に
通常のサイクリック通信のための端末装置のアドレス毎の記憶領域を確保し，サイ
クリック通信を行うことが開示されている。
(ⅱ) これは，構成要件Ａ２〜Ａ４と同一である。
(ⅲ) 原告が指摘する刊行物３中の「なおこの伝送路４４の構成は，第３図
ではマルチドロップの形式で示されているが，これはループ状に接続されても良い
ので」(４頁左上欄９行〜１１行)との記載は，第３図にあるマルチドロップ形式を
代表例としているものであって，この記載をループ式に限定して解釈するのは誤り
である。
そして，上記記載は，コマンドパケットを一斉に送信する構成を開示しているし，
仮にそうでないとしても，本件特許出願時のサイクリック通信に関する技術常識に
鑑みれば，当業者が構成要件Ａ２に想到することは容易であった。
ⅱ(ⅰ) 中央装置及び端末装置をＩＣ化することは明記されていないが，刊
行物３に記載された発明の構成はセンタ装置と端末との間のサイクリック通信のた
めのものであり，このようなセンタ装置や端末を構成する回路をＩＣ化することは，
当業者の常識である。
(ⅱ) すなわち，特開昭４８−５７５１２号公報(乙６３)には 「近時，デ
，
ータ伝送装置用の送信回路と受信回路を一体に組込んだ大規模集積回路装置(以下
ＬＳＩと称す)が使用され始めている 」(１頁右欄１３行〜１５行) 「全２重通信
。 ，
可能なＬＳＩであつても安価に求められ」(２頁左上欄１行〜２行)とあり，特開昭
，
受信回路を一体に組込んだ回線送受信用の大規模集積回路(以下回線ＬＳＩと称す)
が用いられており」(２頁左上欄１１行〜１３行) 「…このような回線ＬＳＩが比
，
較的安価に求められることから」(２頁右上欄９行〜１０行)と記載されている。
(ⅲ) このように，シリアル送受信専用ＬＳＩは安価に入手できたところ，
刊行物３の「センタ装置」は，これにデュアルポートＲＡＭのアクセス機能やサイ
クリック通信機能を加えた程度のものであり，特別に複雑な回路ではないから，昭
和６０年当時に付加できないはずがない。
したがって，昭和６０年当時の技術常識によれば，センタ装置や端末装置を構成
する回路をＩＣ化することは可能であった。
(ⅳ) 仮に，刊行物３に係る特許出願当時は困難であったとしても，本件特
許出願時である平成８年においては，センタ装置及び端末装置の回路をＩＣ化する
ことは十分可能であったから，その時点で刊行物３に接した当業者は，構成要件Ａ
(ⅴ) したがって，刊行物３に記載された発明は，構成要件Ａ１と同一であ
る。
(b) 構成要件Ｂ
ⅰ 刊行物３に記載された発明は，コンピュータと中央装置との間にデュア
ルポートＲＡＭを備え，当該ＲＡＭに，サイクリック通信に用いる出力データと入
力データを読み取り可能に記憶している。
これは，構成要件Ｂ１と同一である。
ⅱ(ⅰ) また，中央装置は，コンピュータと独立し，データ伝送の制御，端
末装置との通信を行うものとして記載されており，ステートマシーンであるとの明
示はないものの，回路による制御を行っているものと解される。
(ⅱ) 刊行物３における原告指摘の従来技術は 「これらの伝送システムは，
，
…計算機とセンタ装置間のデータ伝送時間が遅くなってしまうという欠点がある。
…これらを解決するためには，計算機内にあるバスを用いて，センタ装置を結合す
ればデータの伝送スピードを高速に実現できることが考えられる。…このバスを用
いた方式には…」(２頁左上欄下から５行〜左下欄１２行)と記載されているとおり，
ＣＰＵを備える計算機とセンタ装置間の高速データ伝送に問題があったということ
である。これに対し，計算機の下流にあるセンタ装置と端末との間のデータ伝送に
ついては 「センタ装置は，データ伝送の制御を行うと共に端末とデータ授受を行
，
い」(３頁左下欄１行〜２行)とあるように，センタ装置が独自の制御を行うことに
よって，効率的なデータ伝送を行うとするものである。
したがって，刊行物３に記載された発明は，センタ装置と端末とのデータ授受に
ついては，プログラムによる通信制御が行われているとはいえない。
(ⅲ) したがって，構成要件Ｂ２と同一である。
(c) 構成要件Ｃ
上記ａ(c)の記載は，構成要件Ｃと同一である。
(d) 構成要件Ｄ
上記ａ(d)の記載は，構成要件Ｄの主要な部分を開示している。
全二重通信方式や半二重通信方式に関する記載，送信パケットにアドレス情報を
組み込む技術など若干開示されていない部分もあるものの，全二重通信方式や半二
重通信方式は，上記(ｲ)ｂ(d)ⅲのとおり周知技術であった。
送信パケットにアドレス情報を組み込む技術は，複数の端末が自分宛のパケット
だけを選別するために，当然必要な情報であるから，当業者の技術常識に属する事
項である。
(e) 構成要件Ｅ
上記ａ(e)の記載からは，端末装置が自らの信号を選択的に受け取り，そこに組
み込まれたデータを出力し，かつ，自らの入力データをパケットに組み込んで中央
装置に送信することを看取することができ，このような通信システムに関する当業
者が構成要件Ｅの構成に想到することは容易である。
(f) 構成要件Ｆ
上記ａ(f)の記載からは 「そのまま使用すれば良い」のであるから，出力・入
，
力データ用メモリ内のデータビット群の構成とポート出力・入力データのビット群
の構成が同一であることが開示されているし，メモリ内のデータビット群が複数の
端末装置毎にメモリ領域を分割して設定していることも開示されている。
これは，構成要件Ｆと同一である。
(g) 構成要件Ｇ
以上のとおり，サイクリック自動通信方式の電子配線システムであり，これは，
構成要件Ｇと同一である。
ｃ まとめ
(a) 以上のとおり，本件特許発明は，刊行物３に開示された発明と同一であ
るから，特許法１２３条１項２号，２９条１項３号により無効である。
(b) 本件特許発明が刊行物３にすべて記載されていないとしても，少なくと
も本件特許出願時における当業者の技術常識を参酌することにより導き出されるも
のであるから，本件特許発明は，特許法１２３条１項２号，２９条１項３号又は２
項により無効である。
(ｴ) 進歩性の欠如(刊行物２及び刊行物３)
本件特許発明は，上記(ｲ)ａ，ｂの刊行物２に記載された発明に，上記(ｳ)ａ，ｂ
の刊行物３に記載された発明を組み合わせ，更に本件特許出願時の当業者の技術的
常識を参酌することにより，当業者が容易に発明することができたものであるから，
特許法１２３条１項２号，２９条２項により無効である。
(ｵ) 出願前実施等
ａ 原告製品のマニュアルによる公開
(a) 本件特許発明の実施品である「Hi-speed Link System; MKY33, MKY34」
(以下「原告製品」という。)のユーザーズマニュアル第１版(乙６７。以下「原告
マニュアル」という。)は，次の理由から，本件特許出願日(平成８年６月７日)よ
り前に，顧客に頒布されていた。
ⅰ 原告マニュアルに記載された発行日は，平成８年４月である。
ⅱ 原告製品のようなＩＣ製品は，製品の販売以前から，正式なマニュアル
やその暫定版の原稿などによって営業活動がされるのが通常である。
原告は，他の製品については，被告を始め秘密保持契約を締結していない相手に
対して暫定版マニュアルを配布しているから，原告マニュアルの暫定版も同様に配
布したと推認される。
，
ⅲ 本件特許出願日前に頒布された雑誌やパンフレット(乙６８〜７０)には
原告マニュアルを入手，検討しなければ記載できない技術情報が含まれている。
ⅳ 原告の販売代理店であるパイオニクス株式会社は，雑誌「トランジスタ
技術」に，遅くとも平成７年１１月８日には公開されていた同年１２月号以降，本
件特許発明の技術的内容を開示する広告を掲載し，資料請求の勧誘を行っていた
(乙７１〜７４)。
(b) 原告マニュアルには，別紙「ユーザーズマニュアルによる本件発明の開
示」のとおり，本件特許発明の構成要件がすべて開示されていた。
ｂ 広告等による公開
上記(a)ⅳの雑誌「トランジスタ技術」に掲載された広告(以下「本件広告」とい
う。)には，別紙「各広告による本件発明の開示」のとおり，本件特許発明の構成
要件が実質的にすべて開示されていた。
ｃ 原告製品の販売による公然実施
次の事実からすると，原告は，本件特許権の出願日(平成８年６月７日)の前から，
原告製品を販売していた。
(a) 原告のウェブサイト(乙５８)には，原告製品の販売開始が平成８年２月
と記載されている。
(b) 平成７年１０月１８日発行に係る日刊工業新聞９面(乙７５)には，原告
が「 ハイスピード・リンク・システム(ＨＬＳ)』の製品化に成功，１２月をめど
『
にセンター装置用ＩＣと端末用ＩＣのサンプル出荷を開始する 「サンプル価格は
」
センター装置用『ＭＫＹ３３』が５千円，端末用『同３４』が３千円。月間５千セ
ットの出荷を見込んでいる 」との記事が掲載されている。
。
(c) 同年１２月５日発行に係る電波新聞６面(乙７６)には，原告が「 ＨＬ
『
Ｓ』(Hi Speed Link System)を発売した 「サンプル価格は，ＭＫＹ３３が５千
。
」
円，ＭＫＹ３４が３千円。販売目標は毎月５千セット 」との記事が掲載されてい
。
る。
(d) 雑誌「インターフェース」平成８年３月号９５頁(乙７７)の新製品紹介
記事において，原告の販売代理店であるインターニックス株式会社が原告製品を紹
介しており，当時，原告製品が既に販売されていたか，販売間近であったことが推
認される。
ｄ まとめ
以上のとおり，本件特許発明は，その出願前に，日本国内において，公然知られ
たか，公然実施をされた発明であるから，特許法１２３条１項２号，２９条１項１
号又は２号により無効である。
イ 原告の主張
(ｱ) 拡大先願(刊行物１)
ａ 被告の主張(ｱ)ａ(刊行物１に記載された発明の構成)のうち，(e)の一部で
ある端末装置が出力データを出力すると「ともに」伝送データを送信するとの点は
否認し，その余は明らかに争わない。
ｂ 同ｂ(一致点及び相違点の認定)は，明らかに争わない。
ｃ 同ｃ(相違点１〜３についての判断)は，明らかに争わない。
ｄ(a) 同ｄ(相違点４についての判断)のうち，(a)は明らかに争わず，(b)〜
(f)は否認する。
(b)ⅰ 本件特許発明の通信方式は，中央装置からのコマンドパケットに対応
して，端末装置が即座にレスポンスパケットを返すコマンド・レスポンス型通信方
式である。これに対し，刊行物１に記載された発明は，各チャンネルが自己の１個
前のチャンネル番号のチャンネルがデータ送信を完了したことをＡＣＫ信号により
確認した後，自己のチャンネルのデータを送信するループ型通信方式であるため，
次のとおり，通信方式が基本的に異なる。
ⅱ 本件特許発明では，端末装置，その端末装置に送受信されるコマンドパ
ケット及びレスポンスパケット，メモリ内の入力データ領域，入力データ領域のす
べてに同一のアドレスが付される(構成要件Ｃ１，Ｃ２，Ｄ１，Ｄ２，Ｅ１〜Ｅ３)。
これに対し，刊行物１に記載された発明では，入力データと同一のチャンネルア
ドレスの出力データは存在せず，入力データ又は出力データが組み込まれた伝送デ
ータにも同一のチャンネルアドレスは付されない。
そのため，本件特許発明の構成要件Ｄ１，Ｄ２，Ｅ１〜Ｅ３にいう「レスポンス
パケット」に対応する伝送データも存在しない。
ⅲ 本件特許発明の端末装置は，入力ポートと出力ポートを一対で備えてい
るのに対し(構成要件Ｅ２及びＥ３)，刊行物１に記載された発明では，かかる構成
を備えていない。
ⅳ 本件特許発明では，コマンドパケットを送信する中央装置は必須だが(構
成要件Ｄ１及びＤ２)，刊行物１に記載された発明では，図７におけるシリアル通
信ボード５５は必須ではない。
ⅴ 本件特許発明では，１種類のアドレスしか必要としないが(構成要件Ｄ及
びＥ)，刊行物１に記載された発明では 「チップアドレス」と「チャンネルアド
，
レス」の２種類のアドレスを必要とする。
ⅵ 刊行物１に記載された発明では，伝送データは個別のチャンネルアドレ
スごとに送信されるから，伝送データが複数のチャンネルについてまとめて送信さ
れることはない。
ⅶ 被告は，刊行物１の図５から「ＡＣＫ送信」の部分を削除しても機能す
ると主張するが，図４から「ＡＣＫ」部分を削除した場合の動作を図５を改変した
状態遷移図に当てはめると 「キャリアセンス」→「ＣＨ０入力」→「データ送信
，
トリガ出力」→「キャリアセンス」という移行サイクルで，動作が完結し，ＣＨ１
出力が一向に行われないという矛盾が生じるから，ＡＣＫ送信なしで通信を行うこ
とはできない。したがって，刊行物１がＡＣＫ信号を返送しない場合の構成につい
ても開示しているとする被告の主張は，理由がない。
ｅ 同ｅ(相違点５についての判断)は否認する。
ｆ 同ｆ(まとめ)は否認する。
(ｲ) 新規性又は進歩性の欠如(刊行物２)
ａ 刊行物２の記載
被告の主張(ｲ)ａは明らかに争わない。
ｂ 刊行物２の開示内容
(a) 構成要件Ａ〜Ｃ
同ｂ(a)〜(c)は明らかに争わない。
(b) 構成要件Ｄ
ⅰ 認否
同ｂ(d)ⅰ(構成要件Ｄ１)，ⅱ(構成要件Ｄ２)は否認し，ⅲ(全二重通信の技術常
識)は各公報の記載を認め，その余は否認する。
ⅱ 全二重通信方式(構成要件Ｄ１)
，
(ⅰ) 本件特許発明では，コマンド・レスポンス方式を採用することにより
本件特許明細書の図３にあるとおり，コマンドパケットとレスポンスパケットを同
時に伝送するという全二重通信方式をも規定している。
(ⅱ) これに対し，刊行物２や被告指摘の公開特許公報(乙６１〜６４)は，
「全二重通信方式」を採用する通信システムを開示していない。全二重，半二重と
いう技術用語は，①伝送路というハードウェア面から規定される場合と，②これに
併せて通信方式というソフトウェア面から規定される場合の２種類がある。伝送路
が全二重であっても，プロトコル処理の煩雑さ，ＣＰＵが同時処理を行えないなど
の理由から 「全二重伝送路」で「半二重通信方式」を採用することが多いのは，
，
当業者にとって自明である。
(c) 構成要件Ｅ
ⅰ 認否
同ｂ(e)ⅰ(構成要件Ｅ)，ⅱ(ポーリング方式の技術常識)及びⅲ(容易想到)は否
認する。
ⅱ 主張
(ⅰ) 刊行物２の通信方式は，コマンド・レスポンス型通信方式とは異なる
時間同期方式である。
すなわち，刊行物２(乙２０)は，図１９について 「送受信のデータの一例を表
，
すタイムチャートである 」(【００７６】) 「例えば図１９のように」(【００８
。 ，
ト以外に，送信又は受信を複数回連続するタイムチャートも採用可能である。
また，刊行物２には，通信が共通クロックを用いる通信規格であるＨＤＬＣ回路
により行われること，機械入出力Ｉ／Ｆリモート４０４の回路にはすべて共通クロ
ックが供給されていること(【００７０】)，発明の目的であるデジタルフィルタを
正しく動作させるには，共通クロックの供給が常に必要であること，図１３にも，
クロック分離回路１０９６を経て生成されたクロックが供給されることが明記され
ている。
そして，機械入出力Ｉ／Ｆホスト及び各機械入出力Ｉ／Ｆリモートがタイムチャ
ートを保持しているので，各リモートは，自己に割り当てられた期間が到来すれば，
自発的にパケットを送信する(【００７８ 【００７６】及び【００８２】)。
】
，
(ⅱ) さらに，刊行物２には 「機械入出力Ｉ／ＦホストＩＣ１１１０は，
，
サーボＡＭＰ３０の通信Ｉ／Ｆ回路３０７(図２８)としても使用する 」(【００
。
ＩＣ１１１０同士が接続されても通信が可能である。このことは，コマンドパケッ
トとレスポンスパケットの区別がないデータパケットのみが送受信されていること，
すなわちコマンド・レスポンス方式でないことを示している。
(ⅲ) 被告は，刊行物２においては送信パケットと受信パケットの双方に機
械入出力Ｉ／Ｆリモートの「局番」が組み込まれていると主張するが，刊行物２に
は「１０９３は，Ｐ／Ｓ変換回路であり，パラレル／シリアル変換回路，ＦＬＡＧ
や相手側局番やＣＲＣの挿入回路，データとクロックを混合する回路などからなる
ＨＤＬＣ送信用の回路ブロックである」(【００６９】)と記載されており，送信デ
ータのフォーマット内に付加されるのは 「相手方局番」である。
，
(ⅳ) 被告が指摘する公開特許公報(乙３６，６５，６６)には，親機からの
送信に対して子機が応答するという一般的なコマンド・レスポンス方式が開示され
ているのみで，構成要件Ｄ及びＥの開示はない。
(ⅴ) したがって，刊行物２には，本件特許発明のコマンド・レスポンス型
通信方式を規定する構成要件Ｄ及びＥが全く開示されていないし，その採用を示唆
するものもない。
(ⅵ) 中央装置及び端末装置
上記のとおり，刊行物２に記載された発明は，コマンド・レスポンス型通信方式
でないので，中央装置も端末装置も存在しない。
(ⅶ) 端末装置が送信するデータ等
構成要件Ｅ２及びＥ３は，コマンドパケットを受信した時点の入力データを組み
込んで送信することを要件としている。
これに対し，刊行物２に記載された発明においては，数値制御装置に接続される
接点入力インタフェースを簡素化するという目的を達成するために，デジタルフィ
ルタを用いてサンプリングを機械的に行うため，自己のデータ送信時には，過去に
サンプリングしたデータが送信される。
(d) 構成要件Ｆ及びＧ
同ｂ(f)及び(g)は明らかに争わない。
ｃ まとめ
同ｃは否認する。
(ｳ) 新規性又は進歩性の欠如(刊行物３)
ａ 刊行物３の記載
被告の主張(ｳ)ａは，明らかに争わない。
ｂ 刊行物３の開示内容
(a) 構成要件Ａ
同ｂ(a)ⅰのうち，(ⅰ)は明らかに争わず，(ⅱ)は否認する。
刊行物３には 「なおこの伝送路４４の構成は，第３図ではマルチドロップの形
，
式で示されているが，これはループ状に接続されても良いので」(４頁左上欄９行
〜１１行)と記載されているから，刊行物３の伝送方式は，中央装置から端末装置
を順次接続し，各端末を経るバケツリレー方式で各端末にパケットを伝送するもの
である。したがって，刊行物３においては，パケットが中央装置から端末装置宛に
一斉に送信される構成が開示されていない。
同ｂ(a)ⅱのうち，(ⅱ)は認め，その余は否認する。
刊行物３におけるセンタ装置や端末装置には，メモリ，通信制御回路(ＣＰＵな
ど)等の重要な回路も含まれるところ，昭和６０年当時の半導体技術による集積度
からすれば，これらを含む「ＩＣ化された中央装置」を実現することは不可能であ
った。
(b) 構成要件Ｂ
ⅰ 同ｂ(b)ⅰは明らかに争わず，ⅱは否認する。
ⅱ 刊行物３の２頁左上欄４行〜８行に従来技術として記載されている特願
昭５９−２４４２５４号(特開昭６１−１２３２３５号。甲２５)の記載，及び刊行
物３の「またこの例では８ビットのマイクロコンピュータを用いているので，デー
タバス３，６，９は８ビット分を示している 」(４頁右上欄７行〜１０行)との記
。
載によれば，刊行物３におけるセンタ装置と端末との間のサイクリック通信は，Ｃ
ＰＵによるプログラム制御により行われている。
(c) 構成要件Ｃ
同ｂ(c)は明らかに争わない。
(d) 構成要件Ｄ
ⅰ 同ｂ(d)は否認する。
ⅱ 刊行物３においては，中央装置とすべての端末が物理的に接続されてい
ないため，すべての端末が，中央装置からの出力データパケットを受信するととも
に入力データを送信するという本件特許の構成要件Ｅを満たすことは不可能である。
ⅲ 刊行物３には 「端末間の交信を行わせたりするものである」(５頁左上
，
欄２行〜３行)と記載されていることから，端末間の通信を物理的に行うことので
きない全二重通信方式ではなく，半二重通信方式でしか機能しない。したがって，
刊行物３には，全二重通信方式でも動作可能であることを規定する構成要件Ｄ１が
開示されていない。
，
ⅳ 被告が指摘する「センタ装置は，前記通常交信用データ記憶領域を読み
書きしつつ，各端末のアドレス又はこれに対応するアドレスを所定の順序で繰り返
し指定して，データ授，受を行い，…」(１頁右欄３行〜６行)との記載には，通信
プロトコルに相当する規定や，構成要件Ｄが規定する厳格な順序や送信・受信時期
が全く開示されていない。
また，刊行物３の４頁右下欄８行〜５頁左上欄３行(被告の主張(ｳ)ａ(a))の記載
は，ブロックという端末群に周期的に時間が与えられることが記載されているのみ
であって，端末単位については全く記載がないし，構成要件Ｅが規定する端末装置
の厳格な通信に関わる手順は，示唆すらされていない。
ⅴ 以上のとおり，刊行物３には，コマンド・レスポンス型通信方式を規定
する構成要件Ｄ及びＥが開示されていない。
ⅵ また，刊行物３には，コマンド・レスポンス型通信方式ではないため，
構成要件Ｄ及びＥに規定される「中央装置」及び「端末装置」が存在しない。
(e) 構成要件Ｅ
同ｂ(e)は否認する。
(f) 構成要件Ｆ及びＧ
同ｂ(f)及び(g)は明らかに争わない。
ｃ まとめ
同ｃは否認する。
(ｴ) 進歩性の欠如(刊行物２及び刊行物３)
被告の主張(ｴ)は否認する。
上記(ｲ)，(ｳ)のとおり，刊行物２，刊行物３とも，構成要件Ｄ及びＥについては
記載も示唆もしていないので，これを組み合わせたとしても，本件特許発明に容易
に想到することはできなかった。
(ｵ) 出願前実施等
ａ 原告製品のマニュアルによる公開
(a) 被告の主張(ｵ)ａのうち，(a)柱書及びⅱ，ⅲは否認し，ⅰ，ⅳは認め，
(b)は，明らかに争わない。
(b) 原告マニュアルの頒布は，平成８年６月中旬以降である。原告マニュア
ルに記されている日付は，作成された日付であって，頒布された日付ではない。
(c) 原告は，原告マニュアルのベータ版というべき「製品企画仕様書」を，
パイオニクス株式会社など秘密保持契約を結んだ代理店及び協力会社にのみ配布し
た。
(d) 被告指摘の雑誌やパンフレット(乙６８〜７０)の記載は，原告が広告及
びパンフレット作成に必要な情報のみを提供し，それに基づいて作成されたもので
ある。
ｂ 広告等による公開
(a) 被告の主張(ｵ)ｂは否認する。
(b) 本件広告(乙７１〜７４)には，次のとおり，本件特許発明の構成要件の
一部が記載されていない。
ⅰ 構成要件Ａ２及びＡ３について
本件広告には 「出力データの組み込まれた 「一斉に 「サイクリックに」が開
， 」 」
示されていない。
構成要件Ａ１の接続構成であっても，刊行物２の時間同期方式や，刊行物３のル
ープ型通信方式もあり得るから，このような広告の表記のみから，どのような交信
が行われているかを特定することは不可能である。
ⅱ 構成要件Ａ４について
本件広告には 「電子配線システム」が開示されていない。
，
「電子配線システム」とは 「メモリとステートマシーンを備えた中央装置１に
，
接続した…コントロールセンタ」(本件特許明細書【００３１】)を備えるものであ
るところ，後記ⅲのとおり，本件広告には，ステートマシーンについての記載がな
いから 「電子配線システム」は開示されていない。
，
ⅲ 構成要件Ｂ２について
本件広告には，中央装置がプログラムによって通信制御を行わずにステートマシ
ーンにより通信制御を行っていることが，全く開示されていない。
ⅳ 構成要件Ｃ１及びＣ２について
入出力データを記憶領域に読み取り可能に記憶することが開示されていることは
認めるが，構成要件Ｃ１及びＣ２に規定されている記憶領域の管理方法については，
全く開示されていない。
ⅴ 構成要件Ｄ及びＥについて
本件広告には，全二重通信と半二重通信とを行うことができることしか開示され
ておらず，その具体的な通信動作については全く開示されていない。
さらに，上記ⅰのとおり，コマンド・レスポンス型通信方式すら開示されていな
い以上 「ｉ−１ 「ｉ」等の順序性やアドレス符号を用いることなどを詳細に規
， 」
，
定する構成要件Ｄ及びＥは開示されていない。
ⅵ 構成要件Ｆ１〜Ｆ３について
すべての端末からの入力データのうち，特定のビットだけをメモリ内の一部分に
集約させるという使用形態も存在し得るから，このような広告の表記のみから，ど
のようなビット群の構成が行われているかを特定することは不可能である。
ⅶ 構成要件Ｆ４について
上記ⅱのとおり，本件広告には 「サイクリック自動通信方式の電子配線システ
，
ム」は開示されていない。
ｃ 原告製品の販売による公然実施
(a) 被告の主張(ｵ)ｃのうち，柱書は否認し，(a)〜(d)は認める。
(b) 原告製品の販売開始は，平成８年７月上旬であった。原告は，平成８年
発売を延期した。
原告のウェブサイト(乙５８)の記載は，平成８年２月に原告製品の新製品発表を
行ったことに基づき，１９９６年２月と記載している。
(c) 原告は，上記の出荷予定を前提に営業活動を行い 「トランジスタ技
，
術」への広告発注や，日刊工業新聞及び電波新聞への情報提供を行ったため，被告
主張の記事が掲載された。発売した旨の電波新聞の記事は，記者が秘密保持契約の
締結先へのサンプル品提供予定日を出荷予定日と誤解したことによると考えられる。
(3) 原告の損害額
ア 原告の主張
(ｱ) 販売額
被告は，平成１５年７月頃から平成１７年６月までの２年間に，少なくとも６０
(ｲ) 原告利益
原告の売上げに対する利益率は，少なくとも６割であるから，被告の侵害行為が
なければ販売できた製品の利益額は，３６００万円を下らない(特許法１０２条１
項)。
(ｳ) 被告利益
被告の売上げに対する利益率は，少なくとも６割であるから，被告は被告製品の
販売により３６００万円を下らない利益を得た(特許法１０２条２項)。
(ｴ) まとめ
したがって，原告は３６００万円を下らない損害を受けた。
イ 被告の主張
原告の主張はいずれも否認する。
第３ 当裁判所の判断
(1) 刊行物２(乙２０)の記載
本件特許権の出願前に公開された刊行物２に，前記第２，３(2)ア(ｲ)ａの記載が
あることは，当事者間に争いがない。
(2) 刊行物２の開示内容
ア 上記(1)の記載によれば，刊行物２には，次の発明が開示されていると認め
られる。
ａ１ １台のＩＣ化された機械入出力Ｉ／Ｆホスト(以下「ホスト」という。)と
う。)が，デジタル通信回線を介して相互接続されて構成されている。
ａ２ 上記ホストから上記リモート宛に，データの組み込まれたコマンドパケッ
トを，内部の制御回路に従って，一斉にサイクリックに自動的に送信している。
ａ３ 上記リモートでは，＃１接点入力からの入力がＰ／Ｓ変換でデータを含む
パケットが生成され，シリアルＢＵＳを通じて，リフレッシュ周期(サイクリック
の周期)に従い，リモート＃１から＃８へと順次に択一的に，ホストへパケット送
信されている。
ａ４ サイクリック自動通信方式の電子配線システムである。
ｂ１ 上記ホストは，出力データと入力データとを読み取り可能に記憶するメモ
リであるレジスタファイルを備えている。
ｂ２ プログラム制御によらず，上記ホスト内部の制御回路であるステートマシ
ーンによって，上記リモートとの間で，送信／受信を繰り返し行っている。
ｃ１ ホストのメモリは，ｉ番目の送信データに組み込まれる出力データを，ア
ドレスがｉ番目のリモートのために割り付けられた記憶領域に読み取り可能に記憶
している。
ｃ２ ホストのメモリは，ｉ番目の受信データに組み込まれた入力データを，ア
ドレスがｉ番目のリモートのために割り付けられた記憶領域に読み取り可能に記憶
している。
ｄ１ 上記ホストは，半二重通信により，リフレッシュ周期において，送信と受
信を交互に繰り返しながら，リモート＃１から＃８へと順番に，上記ｃ１の記憶領
域から読み出したデータに局番を付加して送信データを作成し，デジタル通信回線
経由で送信し，
ｄ２ リフレッシュ周期において，送信と受信を交互に繰り返しながら，リモー
ト＃１から＃８へと順番に，局番と当該リモートの入力データを含むパケットを受
信し，この受信データを，ｉ番目の入力データであることを確認した後，ｉ番目に
対応する受信用レジスタファイルに書き込む。
ｅ１ 上記リモートは，Ｓ／Ｐ変換回路によって自己宛のパケットを受信し，
ｅ２ 当該パケットからデータを取り出して，接点出力へと出力し，
ｅ３ 自己に割り当てられた期間において，接点入力からの入力データをサンプ
リングして，Ｓ／Ｐ変換回路によって入力データを含むパケットを生成し，ホスト
宛に送信する。
ｆ１ ホスト側の出力データメモリに記憶されたデータのビット群の構成と出力
データのビット群の構成は，同一形態である。
ｆ２ ホスト側の入力データメモリに記憶されたデータのビット群の構成と入力
データのビット群の構成は，同一形態である。
ｆ３ ホストのメモリ内のデータビット群が，リモート＃１から＃８までの複数
のリモート毎にメモリ領域を分割して設定している。
ｇ サイクリック自動通信方式の電子配線システムである。
イ なお，上記ｂ１の構成については，刊行物２【００７８】欄の「…ＭＰＸ
Ｓ変換回路１０９３に送り込まれ，ここでＦＬＡＧ１０９９Ａ，局番１０９９Ｂ，
ＣＲＣ１０９９Ｃを付加され，パケット(図１６のＢ列)に変換される 」との記載
。
から，ラッチ回路により構成される送信用レジスタファイルが出力データを読み取
り可能に記憶しているといえ 【００８３】欄の「ラッチ回路１０７７のラッチし
，
ているデータは，データバスを介して，ＣＰＵ１０１によりリードされる 」との
。
記載から，ラッチ回路により構成される受信用レジスタファイルは，入力データを
読み取り可能に記憶しているといえることからも，開示されていると認められる。
(3) 一致点及び相違点の認定
ア(ｱ) 本件特許発明の通信方式は，中央装置が端末装置のアドレス符号を付し
たコマンドパケットを送信し，端末装置が自己のアドレスのコマンドパケットを受
信し，この受信に応じて自己のアドレスを付したレスポンスパケットを送信する方
式(構成要件Ｄ１，Ｅ２及びＥ３)，すなわち，原告が主張する「コマンド・レスポ
ンス型通信方式」である。
(ｲ) これに対し，刊行物２に記載された発明が上記の「コマンド・レスポンス
型通信方式」であることを認めるに足りる記載はなく，かえって，ホスト及び各リ
モートがタイムチャートを保持し，各リモートは「自己に割り当てられた期間」が
到来すればパケットを送信するとの発明の詳細な説明の記載(乙２０の【００７
】
，
信方式は時間同期方式であると認められる。
(ｳ) したがって，刊行物２において，各リモートは，ホストからのパケットの
受信とは無関係に送信を行っており，この点において，本件特許発明と相違する。
イ しかし，本件特許発明と刊行物２に記載された発明とは，その余の点にお
いて一致すると認められる。
(4) 相違点に関する判断
ア(ｱ) 証拠(乙３６)によれば，本件特許権の出願前に公開された特開昭５８−
「第２図(a)(b)は通常のポーリング動作時における信号線(3)上の信号を示し，
同図中(a)は伝送信号であって親機(1)から各端末器(2)に向けて伝送する信号であ
り，スタート信号，アドレス信号，制御信号等により構成されている 」(２頁右
。
上欄１８行〜左下欄２行)
「また同図(b)は監視信号であって，親機(1)からの伝送信号中のアドレス信号に
より呼び出された端末器(2)からその端末器(2)における監視状態のデータが監視信
号として親局に返送されることになる 」(２頁左下欄２行〜６行)
。
「かくて第１図のシステムにあっては，親機(1)と端末器(2)との間で第２図に示
すような信号の伝送を行うことにより，親機(1)から各端末器(2)を順次ポーリング
し，被呼出し端末器(2)における被制御負荷(5)を遠隔制御するとともに監視状態の
データを監視信号として親機(1)に返送する…」(２頁左下欄７行〜１２行)
，
(ｲ) 上記(ｱ)の記載によれば，特開昭５８−１１６８９７号公報(乙３６)には
①親機から端末器に送られる信号は「スタート信号，アドレス信号，制御信号等」
から成り，②親機からの伝送信号中のアドレス信号により呼び出された端末器から，
その端末器の監視状態のデータが監視信号として親機に返送され，③親機から各端
末器を順次ポーリングし，被呼出し端末器における被制御負荷を遠隔操作するとと
もに，この応答として端末器が監視状態のデータを監視信号として親機に返送する
という通信方式が記載され，上記(3)アの相違点である「コマンド・レスポンス型
通信方式」が開示されていることが認められる。
イ なお，証拠(乙６５，６６)のよれば，特開平２−２１６９９８号公報(乙６
，
スタへの入力データ送信が，第１図(ロ)の如くサイクリックに行われる。この場合，
スレーブはマスタから出力データを受信する度にそのデータを外部へ出力し，外部
から入力したデータ(入力データ)をマスタに送信する動作を繰り返す 」(３頁右
。
上欄５行〜１１行)との記載が，特開平４−１６２１０６号公報(乙６６)にも，
「…親局２では子局３ 〜３ を順にポーリングすることによって，子局３ 〜３ と
の間でデータを授受する。各子局３ 〜３ は，…親局２からポーリングされたとき
に，格納しているデータを親局２に伝送する」(２頁左上欄１１行〜１６行)との記
載があることが認められ，これらの記載によれば，親機からのポーリングによって
出力データが送信され，その後の子機からの応答により入力データが送信される技
術は，本件特許出願時，既に周知技術であったことが認められる。
ウ したがって，刊行物２に記載された発明に特開昭５８−１１６８９７号公
報(乙３６)に記載された事項を適用して，本件特許発明のように構成することは，
当業者であれば容易に想到することができたことと認められる。
(5) 原告の主張に対する判断
ア 原告は，本件特許発明では，コマンド・レスポンス方式を採用することに
より，コマンドパケットとレスポンスパケットを同時に伝送するという全二重通信
方式をも規定しているが，刊行物２や公開特許公報(乙６１〜６４)は「全二重通信
方式」を採用する通信システムを開示していないから，この点も相違点に当たる旨
主張する。
しかしながら，構成要件Ｄ１は 「上記ステートマシーンは，ｉ−１番目の端末
，
装置(2)宛のｉ−１番目のコマンドパケットの送信が完了した直後に，又は，ｉ−
トの受領期間が経過した直後に，上記メモリ(4)のｉ番目対応の出力データ記憶領
域から読み取られたｉ番目の出力データとｉ番目の端末装置アドレス符号とが組み
込まれたｉ番目のコマンドパケットをデジタル通信回線(3)経由で送信し」という
ものであり 「又は」の前の全二重通信方式か 「又は」の後の半二重通信方式の
， ，
いずれかを備えれば足りるものであるから，刊行物２や公開特許公報(乙６１〜６
きず，原告の上記主張は理由がない。
イ 原告は，構成要件Ｅ２及びＥ３は，コマンドパケットを受信した時点の入
力データを組み込んで送信することを要件としており，この点も相違点である旨主
張する。
しかし，構成要件Ｅ２及びＥ３は，発明の詳細な説明の記載等を併せ考慮しても，
端末装置が入力データを取り込む時期については限定していないと認められるから，
原告の上記主張は理由がない。
ウ 原告は，特開昭５８−１１６８９７号公報(乙３６)等には，親機からの送
信に対して子機が応答するという一般的なコマンド・レスポンス方式が開示されて
いるのみで，構成要件Ｄ及びＥを充足する技術の開示はされていない旨主張する。
しかしながら，刊行物２の【００８５】には 「以上により，ＣＰＵ１０１のＭ
，
ＰＵ１０１１は，機械入出力Ｉ／Ｆホスト１０７のレジスタファイル１００１，１
ート４０４に接続される接点入力４０２，接点出力４０３に対して，ＲＡＭへのア
クセスと全く同じようにアクセスできることが判る。そこで，上記接点信号入力＆
出力回路の方式を，接点入出力リモートＲＡＭ方式という 」(乙２０)と記載され
。
ているとおり，本件特許発明の本質的部分というべき「…中央装置のメモリを，分
散配置された複数の端末装置のＩ／Ｏポートそのものとして見立て，このメモリに
アクセスすることにより制御対象端末装置に関する全ての情報を把握することがで
きると共に，このメモリに指令データを書き込むことだけで，各制御対象端末装置
に対して高速かつ確実に制御指令を伝達することができる 」(【００２５】)が開
。
示されているから，本質的部分とは認められない通信方式の部分を時間同期方式か
ら周知のコマンド・レスポンス型通信方式に変更する程度のことに困難性があった
とは認められない。しかも，原告は，刊行物２における通信方式をコマンド・レス
ポンス型通信方式に変更するについての阻害事情であるとか，コマンド・レスポン
ス型通信方式に変更したことによる顕著な効果を何ら主張していない。
よって，原告の上記主張は理由がない。
(6) まとめ
以上によれば，本件特許発明は，刊行物２に開示された発明に，特開昭５８−１
発明することができたものであって，特許法１２３条１項２号，２９条２項に違反
し無効なものであるから，原告は，同法１０４条の３第１項により，本件特許権を
行使することができない。
よって，原告の請求は，その余の点について判断するまでもなくいずれも理由が
ないから，棄却することとし，主文のとおり判決する。
東京地方裁判所民事第４０部
裁判長裁判官
市 川 正 巳
裁判官
大 竹 優 子
裁判官
頼 晋 一
(別紙)
物 件 目 録
超高速シリアル通信ＬＳＩ
型式番号 Ｇ９００１，Ｇ９００１Ａ，Ｇ９００２及びＧ９００３
