{"patent_id": "10-2024-0008331", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0055382", "출원번호": "10-2024-0008331", "발명의 명칭": "축소 차원 모델링 장치 및 방법", "출원인": "이지모션 주식회사", "발명자": "조희제"}}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "축소 차원 모델링(ROM; reduced order modeling) 장치에 있어서,복수의 입력 변수들에 대응하는 대상 장치의 출력들의 적어도 1차 미분치를 학습하여 상기 대상 장치 출력의 미분치 예측에 관련된 적어도 하나의 학습 모델 또는 메타 모델(이하 학습 모델로 통칭)을 구성하는 모델 구성부;및 상기 대상 장치의 i번째 입력 변수들을 상기 적어도 하나의 학습 모델에 입력한 결과 및 상기 대상 장치의 실제i번째 출력을 합하여 상기 대상 장치의 i+1번째 출력을 예측하는 예측부를 포함하고, 상기 i는 1이상의 상수인축소 차원 모델링 장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서, 상기 모델 구성부는, 상기 출력들의 1차 미분치를 학습함에 따라 제1 학습 모델을 구성하고, 상기 예측부는, 상기 실제 i번째 출력 과 지정된 샘플링 타임 h의 곱을 상기 제1 학습 모델 에합산하여 상기 대상 장치의 i+1번째 출력을 예측하는 것인 축소 차원 모델링 장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 1에 있어서, 상기 모델 구성부는, 상기 복수의 입력 변수들이 상기 대상 장치에 입력/설정된 경우의 상기 대상 장치의 출력들의 2차 미분치를 학습함에 따라 상기 대상 장치 출력의 2차 미분치 예측에 관련된 제2 학습 모델 를 구성하고, 상기 예측부는, 상기 제2 학습 모델을 더 이용하여 상기 i+1번째 출력을 예측하는 동작을 더 포함하는 축소 차원 모델링 장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 3에 있어서, 상기 예측부는,상기 대상 장치가 지정된 조건에 부합하면, 상기 실제 i번째 출력 , 상기 실제 i번째 출력의 1차 미분치에지정된 샘플링 타임 h을 적용한 결과 및 상기 제2 학습 모델에 지정된 샘플링 타임 h을 적용한 결과를 합산하여상기 i+1번째 출력을 예측하는 것인 축소 차원 모델링 장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 3에 있어서, 상기 예측부는,복수의 학습 모델들을 이용하여 상기 i+1번째 출력을 예측하는 경우에, 상기 i+1번째 출력의 예측 오차가 최소화되도록 학습함에 따라 결정된 상기 복수의 학습 모델들 각각의 가중치를 적용하는 것인 축소 차원 모델링 장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 1에 있어서, 오차 보정부를 더 포함하고, 상기 오차 보정부는,공개특허 10-2025-0055382-3-상기 실제 i번째 출력과 이전에 예측된 i번째 출력 간의 제1 오차, 상기 실제 i번째 출력의 n차 미분치와 상기예측된 i번째 출력의 상기 n차 미분치 간의 제2 오차를 산출하고, 상기 제1 오차 및 상기 제2 오차를 가중합하여 상기 예측된 i+1번째 출력에 대한 오차 보정식을 생성하고, 상기 오차 보정식을 이용하여 상기 예측된 i+1번째 출력을 보정하는 것인 축소 차원 모델링 장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "청구항 1에 있어서, 상기 모델 구성부는,인공지능 알고리즘 또는 메타 모델링 알고리즘 중 적어도 하나의 알고리즘을 이용하여 상기 적어도 하나의 학습모델을 구성하는 동작을 포함하는 것인 축소 차원 모델링 방법."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 1에 있어서, 상기 모델 구성부는,상기 복수의 입력 변수들 중 적어도 하나의 입력 변수의 상태 변수, 상기 복수의 입력 변수들에 대응하는 상기대상 장치의 실제 출력들, 및 상기 입력 변수들 및 상기 상태 변수에 대응하는 상기 대상 장치의 실제 출력들중 적어도 하나의 데이터를 더 학습함에 따라 상기 적어도 하나의 학습 모델을 구성하는 것인 축소 차원 모델링장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 1에 있어서, 상기 예측부는,상기 대상 장치의 출력이 고주파 특성을 갖는 경우에, 상기 i번째 출력과 상기 i+1번째 출력 사이의 시간 내 복수의 시구간에서 상기 실제 i번째 출력의 이후 출력들을 예측하는 것을 반복함에 따라 상기 i+1번째 출력을 예측하는 것인 축소 차원 모델링 장치."}
{"patent_id": "10-2024-0008331", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "축소 차원 모델링(ROM; reduced order modeling) 방법에 있어서,복수의 입력 변수들에 대응하는 대상 장치의 출력들의 적어도 1차 미분치를 학습하여 상기 대상 장치의 출력 미분치 예측에 관련된 적어도 하나의 학습 모델을 구성하는 동작; 상기 적어도 하나의 학습 모델을 이용하여 상기 대상 장치의 i번째 입력 변수들에 기반하여 i번째 출력의 미분치를 예측하는 동작; 상기 i는 1이상의 상수이고, 및상기 i번째 출력의 미분치 예측치, 및 상기 대상 장치의 실제 i번째 출력을 합하여 상기 대상 장치의 i+1번째출력을 예측하는 동작을 포함하는 축소 차원 모델링 방법."}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 문서에 개시되는 일 실시 예에 따른 축소 차원 모델링(ROM; reduced order modeling) 장치는, 복수의 입력 변수들에 대응하는 대상 장치의 출력들의 적어도 1차 미분치를 학습하여 상기 대상 장치 출력의 미분치 예측에 관련된 적어도 하나의 학습 모델을 구성하는 모델 구성부; 및 상기 대상 장치의 i번째 입력 변수들을 상기 적어 도 하나의 학습 모델에 입력한 결과 및 상기 대상 장치의 실제 i번째 출력을 합하여 상기 대상 장치의 i+1번째 출력을 예측하는 예측부를 포함할 수 있다."}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에서 개시되는 다양한 실시 예들은, 축소 차원 모델링 기술 또는 실시간 해석 기술과 관련된다."}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "ROM(Reduced Order Modeling)은 고충실도 수학적 모델(Highfidelity model)의 복잡성과 높은 자유도로 인해 발 생되는 해석 시간의 비효율 문제를 해결하기 위한 것으로서, 필수적인 모델 특성과 지배적인 물리 효과를 보존 하면서 해석 모델을 단순화하는 방법을 통칭하는 용어이다. ROM은 고충실도 모델의 시스템 레벨 시뮬레이션 속 도 향상, HILS(Hardware-in-the-loop simulation), 버추얼 센서(Virtual sensors), 디지털 트윈(Digital twins) 등의 분야에서 활용되고 있다. 도 1은 ROM의 활용 분야로서 시스템 레벨 시뮬레이션의 해석 속도 향상을 설명하기 위한 도면이다. 도 1을 참조하면, 시스템 레벨 시뮬레이션에서 시스템을 몇 개의 서브시스템으로 나누고, 각 서브시스템을 ROM 으로 구성하여 그 해석 속도를 개선할 수 있다.도 2는 ROM의 활용 분야로서 HILS & MILS(Hardware-In-the-Loop Simulation & Model-In-the-Loop Simulatio n)를 설명하기 위한 도면이다. 도 2를 참조하면, HILS & MILS는 복잡한 실시간 시스템의 개발 및 시험에 사용되는 시뮬레이션으로서, 주로 시 험 대상의 제어 시스템 개발에 효과적인 플랫폼을 제공할 수 있다. ROM은 제어 대상의 실시간 해석 모델에 사용 된다. 도 3은 ROM의 활용 분야로서 버추얼 센서(Virtual Sensor)를 설명하기 위한 도면이다 도 3을 참조하면, 버추얼 센서는 복잡한 시스템에서 실제 센서를 설치하기 어려운 위치나 센싱하기 어려운 물리 량을 계측하는 용도로 사용된다. 예를 들어, 도 3와 같이, 회전하는 기계 시스템의 접촉점에서의 응력 계측을 위해 버추얼 센서가 사용될 수 있다. 이 경우, ROM은 버추얼 센서를 표현하기 위해 사용될 수 있다. 도 4는 ROM의 활용 분야로서 디지털 트윈을 설명하기 위한 도면이다. 도 4를 참조하면, 디지털 트윈은 기계 시스템의 실시간 데이터를 수집하고, 실시간 데이터에 기반한 가상 모델 (Digital twin)의 시뮬레이션을 통해 동작 상태 분석, 이상 진단, 및 고장 예지 등에 사용될 수 있는 모델이다. ROM은 가상 모델을 대표하는데 사용될 수 있다. ROM 생성 기술로는 Data-driven ROM, Linearization, Model-based ROM이 있다. 도 5는 ROM 생성 기술로서 Data-driven ROM을 설명하기 위한 도면이다. 도 5를 참조하면, Data-driven ROM은 입출력 데이터를 딥러닝 기법을 사용하여 학습 모델을 만들거나 Regression Model과 Interpolation Model을 이용하는 Meta Modeling 기법을 이용해 ROM을 생성하는 방법이다. Data-driven ROM은 하기 수학식 1과 같이 나타낼 수 있다. 입력 변수 u에 대해 출력 값 y를 결정하는 함수 F를 위에서 제시한 방법을 통해 계산한다. [수학식 1]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "Linearization은 복잡한 비선형 문제를 여러 상태에서 선형화하여 비선형성을 구현하는 방법이다. Linearization은 하기 수학식 2와 같이 나타낼 수 있다. [수학식 2]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 3, "content": "Model-based ROM은 시스템을 다수의 서브 시스템으로 나누고, 서브 시스템(모델)들을 이용해 관심 있는 기능을 구현하는 방법이다. Model-based ROM은 하기 수학식 3과 같이 나타낼 수 있다. [수학식 3]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "현재 ROM 문제점은 응답 특성의 비선형성 및 시간 영역의 과도 응답으로 인해 시간 영역의 출력 값에 대한 예측 결과의 정확도가 떨어지는 문제에서 발생한다. 이하에서 설명한다. 먼저, 대부분의 기계 시스템의 동적거동에 관련된 응답 특성의 비선형성 문제에 대하여 설명한다. 하기 수학식 4를 참조하면, 기계 시스템의 응답 특성은 운동 방정식을 따른다. 수학식 4에서 M은 질량, q는 시간에 따른 시 스템의 표현하는 자유도의 위치를 나타내는데 상태변수라고 정의한다. 는 시간에 대한 1차 미분값으로서 속도 를 나타내고, 은 시간에 대한 2차 미분값으로서 가속도를 나타낸다. 는 시스템의 운동에 영향을 미치는 저항(소멸력)을 나타내는 댐핑 행렬이고, K(q)는 시스템의 변위와 변형 사이의 관계를 표현하는 강성 행렬이 다. [수학식 4]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "상기 수학식과 같이 정확한 ROM 모델을 위해서는 다양한 경우(시스템에서 생길 수 있는 모든 상태 변수 와 시 간에 대한 1차 미분치 에 대응하는 와 에 대한 경우)에 대해 시스템 응답 데이터를 가지고 학습해야 한다. 하지만, 비선형성을 유발한 입력 상황을 정확하게 규정하기 어려운 문제점이 있다. 다음으로, 도 6을 참조하여 시간 영역의 과도 응답 문제에 대하여 설명한다. 도 6은 현재 ROM의 문제점으로서 시간 영역의 과도 응답을 설명하기 위한 도면이다. 도 6을 참조하면, 기계 시스템의 응답은 매 순간 과도응답 특성을 가질 수 있다. 현재의 ROM 모델은 정상상태 (steady state) 응답으로 학습되므로, 정확한 응답을 제공할 수 없다. 본 문서에 개시되는 다양한 실시 예들은 출력의 미분치 기반 학습 모델을 이용하여 장치의 응답 특성을 예측할 수 있는 축소 차원 모델링 장치 및 방법을 제공할 수 있다."}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 문서에 개시되는 일 실시 예에 따른 축소 차원 모델링(ROM; reduced order modeling) 장치는, 복수의 입력 변수들에 대응하는 대상 장치의 출력들의 적어도 1차 미분치를 학습하여 상기 대상 장치 출력의 미분치 예측에 관련된 적어도 하나의 학습 모델을 구성하는 모델 구성부; 및 상기 대상 장치의 i번째 입력 변수들을 상기 적어 도 하나의 학습 모델에 입력한 결과 및 상기 대상 장치의 실제 i번째 출력을 합하여 상기 대상 장치의 i+1번째 출력을 예측하는 예측부를 포함하고, 상기 i는 1이상의 상수일 수 있다. 또한, 본 문서에 개시되는 일 실시 예에 따른 축소 차원 모델링(ROM; reduced order modeling) 방법은, 미분치 를 학습하여 상기 대상 장치의 출력 미분치 예측에 관련된 적어도 하나의 학습 모델을 구성하는 동작; 상기 적 어도 하나의 학습 모델을 이용하여 상기 대상 장치의 i번째 입력 변수들에 기반하여 i번째 출력의 미분치를 예 측하는 동작; 상기 i는 1이상의 상수이고, 및 상기 i번째 출력의 미분치 예측치, 및 상기 대상 장치의 실제 i번 째 출력을 합하여 상기 대상 장치의 i+1번째 출력을 예측하는 동작을 포함할 수 있다."}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 문서에 개시되는 다양한 실시 예들에 따르면, 출력의 미분치 기반 학습 모델 또는 메타 모델(이하 학습 모델 로 통칭)을 이용하여 장치의 응답 특성을 예측할 수 있다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파 악되는 다양한 효과들이 제공될 수 있다."}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 7은 본 발명의 일 실시예에 따른 차원 축소 모델링 방법을 구현하기 위한 컴퓨터 시스템을 나타낸 구성도이 다. 도 7을 참조하면, 컴퓨터 시스템은, 버스를 통해 통신하는 프로세서, 메모리, 입력 인터페 이스 장치, 출력 인터페이스 장치 및 저장 장치 중 적어도 하나를 포함할 수 있다. 컴퓨터 시스 템은 또한 네트워크에 결합된 통신 장치를 더 포함할 수 있다. 프로세서는 중앙 처리 장치 (central processing unit, CPU)이거나, 또는 메모리 또는 저장 장치에 저장된 명령을 실행하는 반 도체 장치일 수 있다. 메모리 및 저장 장치는 다양한 형태의 휘발성 또는 비휘발성 저장 매체를 포함 할 수 있다. 예를 들어, 메모리는 ROM(read only memory) 및 RAM(random access memory)를 포함할 수 있다. 본 기재의 실시예에서 메모리는 프로세서의 내부 또는 외부에 위치할 수 있고, 메모리는 이미 알려진 다양한 수단 을 통해 프로세서와 연결될 수 있다. 메모리는 다양한 형태의 휘발성 또는 비휘발성 저장 매체이며, 예를 들어, 메모리는 읽기 전용 메모리(read-only memory, ROM) 또는 랜덤 액세스 메모리(random access memory, RAM)를 포함할 수 있다. 입력 인터페이스 장치는 컴퓨터 시스템을 사용하는 사용자 입력(예: 샘플링 시간)을 수신할 수 있다. 입력 인터페이스 장치는 예를 들면, 키보드, 마우스, 터치 스크린을 포함할 수 있다. 상기 사용자 입력은 예를 들면, 입력 변수, 상태 변수, 또는 샘플링 시간 중 적어도 하나를 포함할 수 있다. 출력 인터페이스 장치는 프로세서의 제어에 따라 기호, 숫자 또는 문자 중 적어도 하나의 데이터(예: i+1번째 출력 추정치)를 시각적으로 또는 청각적으로 출력할 수 있다. 출력 인터페이스 장치는 예를 들면, 액정 디스플레이, OLED, 터치스크린 디스플레이, 스피커 중 적어도 하나의 출력 장치를 포함할 수 있다. 통신 장치은 컴퓨터 시스템와 다른 장치(예: 대상 장치) 간의 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 상기 통신 채널은 예를 들어, LAN, FTTH, xDSL, Wibro, 무선 랜(Wireless LAN), 와이파이(Wi-Fi), 블루투스(Bluetooth), 지그비(Zigbee), WFD(Wi-Fi Direct), UWB(Ultrawideband), 적외선 통신(IrDA; Infrared Data Association), BLE (Bluetooth Low Energy), NFC(Near Field Communication), 3G, 4G 또는 5G 중 적어도 하나의 통신 채널을 포함할 수 있다. 예를 들어, 통신 장치()은 지정된 통신 채널을 통해 대상 장치로부터의 입력 변수, 상태 변수, 또는 실제 출력 중 적어 도 하나의 데이터를 획득할 수 있다. 메모리는 다양한 형태의 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 예를 들어, 메모리 는 ROM(read only memory) 및 RAM(random access memory)를 포함할 수 있다. 일 실시예에서 메모리는 프 로세서의 내부 또는 외부에 위치할 수 있고, 메모리는 이미 알려진 다양한 수단을 통해 프로세서와 연결될 수 있다. 메모리는 컴퓨터 시스템의 적어도 하나의 구성요소(예: 프로세서)에 의해 사용되는 다양한 데이 터를 저장할 수 있다. 데이터는 예를 들어, 소프트웨어 및 이와 관련된 명령에 대한 입력 데이터 또는 출력 데 이터를 포함할 수 있다. 예를 들어, 메모리는 축소 차원 모델링을 위한 적어도 하나의 인스트럭션을 저장 할 수 있다. 프로세서는 컴퓨터 시스템의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소) 를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 프로세서는 예를 들어, 중앙처리장 치(CPU), 그래픽처리장치(GPU), 마이크로프로세서, 애플리케이션 프로세서(application processor), 주문형 반 도체(ASIC(application specific integrated circuit), FPGA(field programmable gate arrays)) 중 적어도 하 나를 포함할 수 있으며, 복수의 코어를 가질 수 있다. 프로세서는 적어도 하나의 인스트럭션을 실행함에 따라 복수의 입력 변수들에 대응하는 대상 장치의 출력들의 적어도 1차 미분치를 학습하여 상기 대상 장치의 출 력 미분치 예측에 관련된 적어도 하나의 학습 모델을 구성하고, 상기 적어도 하나의 학습 모델을 이용하여 상기 대상 장치의 i번째 입력 변수들에 기반하여 i번째 출력의 미분치를 예측하고, 상기 i번째 출력의 미분치예측치, 및 상기 대상 장치의 실제 i번째 출력을 합하여 상기 대상 장치의 i+1번째 출력을 예측할 수 있다. 이 하, 도 8을 참조하여 프로세서에 대응하는 축소 차원 모델링 장치에 대하여 설명한다. 도 8은 일 실시예에 따른 축소 차원 모델링 장치(예: 도 7의 프로세서)의 구성도를 나타낸다. 도 8을 참조하면, 일 실시예에 따른 축소 차원 모델링 장치는 획득부, 모델 구성부, 오차 보정 부 및 예측부를 포함할 수 있다. 획득부, 모델 구성부, 오차 보정부 및 예측부(84 0)는 프로세서를 포함하거나, 프로세서에 포함되거나 프로세서에 의해 실행되는 소프트웨어 모 듈(예: 앱)일 수 있다 . 일 실시예에 따르면, 획득부는 대상 장치 또는 입력 인터페이스 장치로부터 실제 i번째 출력, i 번째 입력 변수들, i번째 상태 변수들(입력 변수에 의존되거나 출력 변수에 영향을 줄 수 있는 시스템의 특정점 의 위치나 속도, 가속도, 열 등을 의미), 또는 지정된 샘플링 시간 중 적어도 하나의 데이터를 획득(예: 수신) 할 수 있다. 획득부는 대상 장치로부터 실제 i번째 출력을 획득(예: 수신)할 수 있다. 대상 장치 는 실제 기계 시스템에 부착된 측정 장치인 센서 또는 버추얼 센서를 포함할 수 있다. 일 실시예에 따르면, 예측부는 현재 출력 yi 및 그 도함수들을 이용하여 대상 장치의 다음 출력 yi+1을 하기 수학식 5와 같이 예측할 수 있다. 대상 장치는 기계 시스템에 해당하는 대상 장치의 다음 출력은 테일러 급수에 의하여 이전 출력 및 이전 출력의 시간에 대한 n차 미분항들의 합으로 정의될 수 있다. [수학식 5]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "수학식 5에서, 다음 출력의 샘플링 타임 h는 시스템 또는 센서의 사양에 의해 설정되며 오차를 가질 수 있다 샘플링 타임은 짧게 설정될수록 그 정확도가 높을 수 있다. 일 실시예에 따르면, 모델 구성부는 대상 장치의 입력 변수들에 대응하는 대상 장치의 출력의 적 어도 시간에 대한 n차 미분치(이하, n차 미분치 또는 n차 도함수)를 딥러닝 알고리즘 또는 메타 모델링(meta modeling) 알고리즘 중 적어도 하나의 알고리즘으로 학습함에 따라 대상 장치 출력의 적어도 n차 미분치를 예측 가능한 적어도 하나의 학습 모델들을 구성할 수 있다. 본 문서에서는 모델 구성부가 출력의 1차 도함 수와 2차 도함수를 각기 학습 모델로 구성하는 경우를 예로 들어 설명한다. 하지만, 이에 한정되지 않는다. 모델 구성부는 복수의 입력 변수들을 입력/설정된 경우의 대상 장치의 실제 출력들을 학습 데이터로 이용하여 실제 출력의 1차 미분치를 학습함에 따라 대상 장치 출력의 1차 미분치(예: 속도값) 예측에 관련 된 제1 학습 모델 을 하기 수학식과 같이 구성할 수 있다. 상기 복수의 입력 변수들은 측정 가능한 변수들일 수 있다. 제1 학습 모델 또는 제1 학습 모델에 관련된 데이터는 메모리에 저장될 수 있다. [수학식 6]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "모델 구성부는 복수의 입력 변수들이 입력/설정된 경우의 대상 장치의 실제 출력들의 2차 미분치(가속 도값)를 학습함에 따라 대상 장치 출력의 2차 미분치 예측에 관련된 제2 학습 모델 을 하기 수학 식과 같이 구성할 수 있다. 제1 학습 모델 또는 제1 학습 모델에 관련된 데이터는 메모리에 저장될 수 있 다. [수학식 7]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "일 실시예에 따르면, 예측부는 입력 변수들에 대응하는 출력의 적어도 1차 미분치를 예측하도록 학습된 적 어도 하나의 학습 모델을 이용하여 대상 장치의 다음 출력을 예측할 수 있다. 예측부는 대상 장치의 i번째 입력 변수들을 제1 학습 모델에 입력한 결과 및 대상 장치의 실제 i 번째 출력을 합산하여 대상 장치의 i+1번째 출력을 예측할 수 있다. 예를 들어, 예측부는 실제 i번째출력 ( )와, 샘플링 타임과 제1 학습 모델 의 곱을 더하여 하기 수학식 8과 같이 다음 출력의 예 측치(yi+1)를 산출할 수 있다. [수학식 8]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "가속도가 중요한 대상 장치에 대하여, 예측부는 이전의 실제 출력 응답( ), 샘플링 타임과 그것의 1차 미분치 의 곱 및 샘플링 타임의 제곱의 절반과 제2 학습 모델 의 곱을 모두 합하여 다음 출 력의 예측치(yi+1)를 하기 수학식 9과 같이 예측할 수 있다. [수학식 9]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "샘플링 타임이 존재하는 장치(또는, 시스템) 또는 센서에는 오차가 있으므로, 예측부에 의해 산출된 예측 치는 실제 출력과 차이(오차)가 있다. 이러한 오차는 오차 보정부에 의하여 보정될 수 있다. 오차 보정부는 실제 i번째 출력, 실제 i번째 출력의 1차 미분치 및 실제 i번째 출력의 2차 미분치 ( )와 예측된 i번째 출력, 예측된 i번째 출력의 1차 미분치 및 예측된 i번째 출력의 2차 미분 치( ) 간의 오차를 모니터링함에 따라 위치 오차( , 속도 오차( 및 가속도 오차( )를 하기 수학식 10과 같이 각기 산출할 수 있다. [수학식 10]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "오차 보정부는 출력의 위치 오차(제1 오차, ), 출력의 속도 오차(제2 오차, ) 및 출력의 가속도 오차 (제3 오차, )에 각기 보정 계수들( )을 적용한 가중합하여 하기 수학식 11과 같이 i+1번째 출력의 오차를 보정하기 위한 오차 보정식을 결정할 수 있다. 상기 보정 계수들( )은 출력 오차가 최소화되 도록 하는 학습을 통해서 결정할 수 있다. [수학식 11]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "오차 보정부는 상기 오차 보정식을 이용하여 출력의 예측치를 하기 수학식 12와 같이 보정할 수 있다. [수학식 12]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "일 실시예에 따르면, 예측부는 출력의 미분치 학습 모델에 가중치를 적용함에 따라 출력 예측의 정확도를 향상할 수 있다. 상기 각 가중치는 도함수에 관련된 학습 모델 별 가중치를 가변 적용하면서 출력의 예측치 오 차를 최소화하는 학습을 통해서 결정될 수 있다. 예측부는 실제 i번째 출력의 1차 미분치와 예측된 i번째 출력의 1차 미분치를 가중치 α 기반으로 가중합 한 결과와 실제 i번째 출력과 더함에 따라 하기 수학식 13과 같이 i+1번째 출력을 예측할 수 있다. [수학식 13]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "예측부는 가속도가 중요한 시스템에 대하여, 실제 i+1번째 출력, 샘플링 타입과 실제 i번째 출력의 1차 미 분치의 곱 및 실제 i번째 출력의 2차 미분치와 예측된 i번째 출력의 2차 미분치를 가중치 β 기반하여 가중합한 결과를 합산하여 i+1번째 출력의 예측 정확도를 높일 수 있다. 가중치 β는 예측 오차가 최소화되도록 학습을 통해 결정될 수 있다. [수학식 14]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "예측부는 제1 학습 모델과 제2 학습 모델을 둘 다 사용하는 경우에, 제1 가중치 α 및 제2 가중치 β에 기 반하여 출력 예측의 정확도를 향상할 수 있다. 상기 제1 가중치 α 및 제2 가중치 β은 출력 예측의 오차를 최 소화하는 학습을 통해서 결정될 수 있다. [수학식 15]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 12, "content": "다양한 실시예에 따르면, 모델 구성부는 복수의 입력 변수들과 더불어 복수의 입력 변수를 입력/설정하였 을 때의 대상 장치의 실제 출력 값과 상기 실제 출력 값의 시간에 대한 미분치를 학습에 사용함에 따라 다 음 출력의 n차 미분치(n은 1보다 큰 경우)를 산출 가능한 학습 모델을 하기 수학식 16과 같이 구성할 수 있다. [수학식 16]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 13, "content": "유사하게, n이 0일 경우에는 모델 구성부는 복수의 입력 변수들(u)과 더불어 복수의 입력 변수를 입력/설 정하였을 때의 대상 장치의 직전 실제 출력(yi-1)을 사용함에 따라 산출 가능한 학습 모델을 하기 수학식 17 과 같이 구성할 수 있다. [수학식 17]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 14, "content": "다양한 실시예에 따르면, 모델 구성부는 복수의 입력 변수들(u)과 더불어 복수의 입력 변수들(u)을 입력/ 설정하였을 때의 대상 장치의 상태 변수(qi) 및 그것의 시간에 대한 미분치를 학습함에 따라 다음 출력 n차 미분치를 산출 가능한 학습 모델을 하기 수학식 18과 같이 구성할 수 있다. [수학식 18]"}
{"patent_id": "10-2024-0008331", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 15, "content": "다양한 실시예에서, 모델 구성부는 메타 모델링 알고리즘을 이용하여 출력의 미분치를 학습하는 경우에는 복수의 입력 변수들 이외에도, 실제 출력 및 상태 변수 중 적어도 하나의 데이터를 더 이용하여 제1 및 제2 학 습 모델을 구성할 수 있다. 이와 달리, 모델 구성부는 인공지능 알고리즘을 이용하여 제1 및 제2 학습 모 델을 구성하는 경우에는 복수의 입력 변수들에 따른 출력의 미분치를 학습할 수 있다. 다양한 실시예에 따르면, 예측부는 대상 장치 출력의 3차 이상의 미분치를 더 이용하여 다음 출력을 예측할 수 있다. 이 경우, 모델 구성부는 출력의 3차 이상의 미분치를 더 학습하여 학습 모델을 구성하고, 예측부는 3차 이상의 미분치 학습 모델들을 더 이용하여 다음 출력을 예측할 수 있다. 이와 같이, 일 실시예에 따른 축소 차원 모델링 장치는 기존 인공지능 모델에 비해 매우 적은 학습 데이터 (예: 약 1/10~1/100)를 이용하여 구성된 학습 모델(예: , )을 이용하여 대상 장치의 출 력을 매우 정확하게 예측할 수 있다. 또한, 일 실시예에 따른 축소 차원 모델링 장치는 시판중인 센서에 의하여 계측 불가한 데이터 또는 샘플 링 타임이 매우 짧은 데이터도 정확히 예측할 수 있다. 대상 장치가 전기 모터라고 가정한다. 전기 모터는 약 25,000 rpm으로 구동하고, 통상 10,000~20,000Hz의 진동 특성을 갖는다. 만약, 10,000Hz로 진동하는 기계 시스템의 출력을 계측하기 위해서는 하나의 주기에 약 16 개의 데이터가 필요하므로 초당 적어도 160,000(= 10,000 * 16)의 데이터를 모니터링해야 한다. 시구간으로 나 누면, 전기 모터에 대하여 6.25*10-3(μs) 단위의 센싱이 필요하다. 그런데, 샘플링 타임이 짧을수록 계측기의 가격이 높아지고, 10-3μ 단위의 샘플링이 가능한 계측기는 아직 존재하지 않는다. 이러한 고주파에 대한 계측은 시뮬레이션을 통해서만 가능할 수 있다. 도 9는 일 실시예에 따른 고주파 특성을 갖는 대상 장치의 시뮬레이션을 설명하기 위한 그래프이다. 도 9를 참조하면, 대상 장치의 출력은 고주파 특성을 가지지만, 그 출력 주기는 H로 고주파 특성에 비해 매 우 길 수 있다. 이러한 경우, 고주파 특성을 갖는 출력이 긴 샘플링 시간 H으로 예측하는 경우에 오차가 매우 클 수 있다. 예를 들어, i번째 출력을 이용하여 H 시간 이후의 i+1번째 출력을 예측한 결과는 실제 i+1번째 출력과의 오차가 매우 클 수 있다. 이러한 문제를 방지하고자, 축소 차원 모델링 장치는 i번 째 출력과 i+1번째 출력 사이의 복수의 서브 시간에 대응하는 샘플링 타임을 설정하고, 각 서브 구간 에서 출력을 예측하는 것을 반복하여 - 예측된 세부 구간의 출력들을 시구간 적분함에 따라 - i+1번째 출력을 보다 정확히 예측할 수 있다. 이와 같이, 일 실시예에 따른 축소 차원 모델링 장치는 고주파 특성을 갖는 출력을 서브 이터레이션(sub iteration)을 통해 시구간 적분을 통해 보다 정확하게 예측할 수 있다. 도 10은 일 실시예에 따른 축소 차원 모델링 방법의 흐름도를 나타낸다. 도 10을 참조하면, 동작 1010에서, 축소 차원 모델링 장치는 복수의 입력 변수들에 대응하는 대상 장치의 출력들의 적어도 1차 미분치를 학습하여 적어도 하나의 학습 모델을 구성할 수 있다. 상기 적어도 하나의 학습 모델은 대상 장치의 출력의 적어도 1차 미분치를 예측하는 모델일 수 있다. 동작 1020에서, 축소 차원 모델링 장치는 적어도 하나의 학습 모델을 이용하여 대상 장치의 i번째 입력 변 수들에 기반하여 i번째 출력의 미분치를 예측할 수 있다. 동작 1030에서, 축소 차원 모델링 장치는 i번째 출력의 미분치 예측치, 및 대상 장치의 실제 i번째 출 력에 합하여 대상 장치의 i+1번째 출력을 예측할 수 있다. 예를 들어, 축소 차원 모델링 장치는 i번째 출력의 미분치 예측치, 및 대상 장치의 실제 i번째 출력을 테일러 급수에 적용함에 따라 i+1번째 출력을 예 측할 수 있다. 이와 같이, 일 실시예에 따른 축소 차원 모델링 장치는 기존 인공지능 모델에 비해 매우 적은 학습 데이터 (예: 약 1/10~1/100)를 이용하여 구성된 모델(예: , )을 이용하여 대상 장치의 출력을 매우 정확하게 예측할 수 있다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\",\"A 또는 B 중 적어도 하나”, \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나” 및 “A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용 어 없이, \"커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 메모리)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 축소 차원 모델링 장치)의 프로세서(예: 프로세서 는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태 로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자 기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스 마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 본 문서의 다양한 실시예에 따른 구성 요소들은 소프트웨어 또는 DSP(digital signal processor), FPGA(Field Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit)와 같은 하드웨어 형태로 구현 될 수 있으며, 소정의 역할들을 수행할 수 있다. '구성 요소들'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니며, 각 구성 요소는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세 서들을 재생시키도록 구성될 수도 있다. 일 예로서 구성 요소는 소프트웨어 구성 요소들, 객체지향 소프트웨어 구성 요소들, 클래스 구성 요소들 및 태스크 구성 요소들과 같은 구성 요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데 이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함할 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통 합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수 의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10"}
{"patent_id": "10-2024-0008331", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 ROM의 활용 분야로서 시스템 레벨 시뮬레이션의 해석 속도 향상을 설명하기 위한 도면이다. 도 2는 ROM의 활용 분야로서 HILS & MILS(Hardware-In-the-Loop Simulation & Model-In-the-Loop Simulatio n)를 설명하기 위한 도면이다. 도 3은 ROM의 활용 분야로서 Virtual Sensor를 설명하기 위한 도면이다. 도 4는 ROM의 활용 분야로서 디지털 트윈을 설명하기 위한 도면이다. 도 5는 ROM 생성 기술로서 Data-driven ROM을 설명하기 위한 도면이다. 도 6은 현재 ROM의 문제점으로서 시간 영역의 과도 응답을 설명하기 위한 도면이다. 도 7은 본 발명의 일 실시예에 따른 차원 축소 모델링 방법을 구현하기 위한 컴퓨터 시스템을 나타낸 구성도이 다. 도 8은 일 실시예에 따른 축소 차원 모델링 장치(예: 도 7의 프로세서)의 구성도를 나타낸다.도 9는 일 실시예에 따른 고주파 특성을 갖는 대상 장치의 시뮬레이션을 설명하기 위한 그래프이다. 도 10은 일 실시예에 따른 축소 차원 모델링 방법의 흐름도를 나타낸다. 도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다."}
