set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {projeto_final.vo projeto_final_v.sdo}}
	{{"Fast Model"} {projeto_final_fast.vo projeto_final_v_fast.sdo}}
}
