# ğŸš€ Project: Bá»™ xá»­ lÃ½ Pipeline 5 giai Ä‘oáº¡n trÃªn kiáº¿n trÃºc RISC-V

## ğŸ“ Giá»›i thiá»‡u
ÄÃ¢y lÃ  dá»± Ã¡n thiáº¿t káº¿ **CPU Pipeline 5 giai Ä‘oáº¡n** dá»±a trÃªn kiáº¿n trÃºc táº­p lá»‡nh **RISC-V (RV32I)**.  
Má»¥c tiÃªu lÃ  mÃ´ phá»ng hoáº¡t Ä‘á»™ng cá»§a bá»™ xá»­ lÃ½ cÆ¡ báº£n, cÃ³ kháº£ nÄƒng cháº¡y Ä‘Æ°á»£c má»™t táº­p con lá»‡nh cá»§a RISC-V vÃ  xá»­ lÃ½ Ä‘Æ°á»£c cÃ¡c váº¥n Ä‘á» vá» **Hazard**.

## âš™ï¸ TÃ­nh nÄƒng chÃ­nh
- âœ… Há»— trá»£ **37/47 lá»‡nh RV32I** (~78%)  
- âœ… Pipeline gá»“m **5 giai Ä‘oáº¡n**: IF, ID, EX, MEM, WB  
- âœ… Xá»­ lÃ½ Hazard:
  - **Data hazard**: Stalling & Forwarding  
  - **Control hazard**: Branch handling cÆ¡ báº£n  
- âœ… Testbench kÃ¨m nhiá»u chÆ°Æ¡ng trÃ¬nh máº«u Ä‘á»ƒ kiá»ƒm chá»©ng

## ğŸ“‚ Cáº¥u trÃºc dá»± Ã¡n

## ğŸ“Œ Káº¿t luáº­n
- âœ… ÄÃ£ triá»ƒn khai thÃ nh cÃ´ng **bá»™ xá»­ lÃ½ RISC-V pipeline 5 stage** báº±ng **Verilog**.  
- âœ… Hoáº¡t Ä‘á»™ng á»•n Ä‘á»‹nh, cháº¡y Ä‘Ãºng **37/47 lá»‡nh RV32I** (~78%).  
- âœ… ÄÃ£ xá»­ lÃ½ cÆ¡ báº£n **data hazard** vÃ  **control hazard**, thá»±c hiá»‡n testbench vá»›i nhiá»u chÆ°Æ¡ng trÃ¬nh máº«u.  

## ğŸš€ PhÆ°Æ¡ng hÆ°á»›ng phÃ¡t triá»ƒn
- [ ] HoÃ n thiá»‡n há»— trá»£ **47/47 lá»‡nh RV32I**  
- [ ] TÃ­ch há»£p **CSR, exception vÃ  interrupt**  
- [ ] Má»Ÿ rá»™ng há»— trá»£ **RV32M** vÃ  triá»ƒn khai trÃªn **FPGA** Ä‘á»ƒ Ä‘o hiá»‡u nÄƒng thá»±c táº¿  
