
在SMMU中需要考虑三种地址size概念,从系统来的输入地址size,中间地址size(IAS),以及输出地址size(OAS).

1. SMMU输入地址size为64bit

NOTE: 可以查看章节3.4.1 Input Address size and virtual address size,它介绍了如何向SMMU提供小的互联或设备地址能力.

2. IAS反映了stage1产生的最大可用的IPA,IPA为stage2的输入.

该术语用来定义中间地址的处理,而不是配置参数.

SMMU最大可用的IPA大小可根据SMMU的实现选项来定义,如:

IAS = MAX(SMMU_IDR0.TIF[0]==1?40:0, SMMU_IDR0.TIF[1]==1?OAS:0)

AArch32 LPAE转换要求支持40bit IPA,而AArch64限制了对最大PA size的最大IPA size.否则,当不实现AArch32 LPAE时,IP A size等于OAS size和PA size,也可能小于40bits.

定义IAS的目的是为了从实现的变量中抽象出来.

3. OAS反映了AArch64转换的最后阶段的最大可用PA输出,必须匹配系统物理地址size.SMMU_IDR5.OAS决定了OAS.AArch32转换的最后阶段通常输出40bits,这可能0扩展为更大的OAS,或截断为更小的OAS.

NOTE: 除了明确说明的外,所有的地址转换和错误检查行为都与Armv8-A一致.

如果SMMU不使能(SMMU_CR0.SMMUEN=0,SMMU_GBPA.ABORT允许bypass),输入的地址直接给输出PA.若事务的输入地址超过OAS size,转换以abort终止且没有event被记录.否则,当SMMU_CR0.SMMUEN=1时,事务将在下面章节描述里做处理.

当stream通过STE.Config[2:0]=0b100选择STE时,事务bypass转换的所有阶段.如果输入的地址超过OAS的地址,事务将以abort终结,stage1地址大小fault F_ADDR_SIZE被记录.

NOTE:在Armv8-A PE侧,当转换的两个阶段都bypass时,stage的address size fault产生,这时输入地址大于PA size(依赖PE是在Arch32还是AArch64状态).这个行为不会直接转换到SMMU,因为没有有效的配置来选择转换系统(bypass 或disable),因此地址大小一直被检测.

当一个或多个转换stage存在时,stream选择一个STE:

1. 对于输出,如果VA超出相关CD的特定范围时,stage1转换错误(F_TRANSLATION)产生;

A. 对于AArch32 LPAE配置的CD,最大的输入范围固定为32bit,对给定TTB0或TTB1转换表的输入地址范围由T0SZ和T1SZ域决定.

NOTE: TTB0/TTB1转换表输入范围的安排是这样的:在TTB0和TTB1范围之外的32位地址范围,并且最终会导致转换错误.

B. 对于AArch64配置的CD,范围由T0SZ和T1SZ域决定.

i. 对于SMMUv3.0,最多支持49bits(2个48bit TTB0/TTB1);

ii. 对于SMMUv3.1以及以后的版本,当SMMU_IDR5.VAX=1,使用CD.TGX配置为64KB粒度的TTBX最大输入size为52bit.当SMMU_ID R5.VAX=0或TTBX被配置为4K或16K粒度,TTBX最大输入size为48bit.

只有当VA从范围大小的顶部向上符号扩展时,VA才在范围内.虽然TBI配置会有例外.

例如,49bit VA范围(TBI disabled),0x0000FFFFFFFFFFFF和0xFFFF000000000000都在范围内,但0x0001000000000000和0xfffe000000000000不在范围内.更详细的看3.4.1.

2. 转换的输出地址若超出了给定CD的有效IPA范围会导致stage1 address size fault.

A. 对于AArch32 LPAE CD,IPA大小固定为40bit(CD的IPS域被忽略);

B. 对于AArch64 CD,IPA的大小由CD的IPS域的有效值决定,上限为OAS.

如果bypass stage1(由于STE.Config[0]=0, STE.S1DSS=0b01 或没有实现),输入地址直接作为IPA传递给stage2.若事务的输入地址超过IAS的大小,stage1地址大小错误产生,事务以abort终止且F_ADDR_SIZE被记录.否则,地址可能位于stage2可接受的范围之外.在这种情况下,stage2将检查1中描述,会产生stage2转换错误.

NOTE:TBI配置只有当CD被使用时才被使能,当stage1 bypass或disable时,它会一直disable.

NOTE:SMMU stage1 bypass行为与PE侧stage1 disable但stage2转换相同.SMMU根据IAS检查stage1 bypass地址,IAS可能大于PA(当AArch32 LPAE支持时).这也支持仅stage2将设备分配给guest虚拟机来变成40bit DMA地址,这是stage2转换的输入.

NOTE: 这也意味着只支持stage2的SMMU实现,或实现了两个stage但只对stage2转换,会产生被标记为来自stage1的错误.

Stage2接受IPA,若不bypass,会检查下列stage2的地址大小:

1. 对于输入,如果IPA超出了STE中的S2T0SZ配置的范围,stage2转换错误产生.

A. 对于AArch32 LPAE配置的STE,输入范围的上限为40bit无论IAS的大小;

B. 对于AArch64 LPAE配置的STE,输入范围的上限为IAS;

C. 对于SMMUv3.1以及之后的版本,OAS=IAS=52,stage2的输入范围限制为48bit,除非STE.S2TG表明为64KB粒度.

NOTE: 对于OAS < 40的系统,这可以保证AArch64 stagea2为接受来自AArch32 stage1的40bit IPA(若SMMU支持AArch32).

2. 转换的输出地址如果超出有效的PA输出范围会导致stage2 address size fault:

A. 对于AArch64 STE, STE中S2PS域配置的有效值(上限为OAS);

NOTE:对于SMMUv3.1以及后续版本,若OAS=52且64KB粒度被使用时,有效的大小为52位.

B. 对于AArch32 STE,输入范围固定为40bit,STE.S2PS域被忽略.若OAS小于40,若输出地址在OAS范围之外,地址默认截断来满足OAS.

在这判断后,若stage2的输出地址小于OAS,地址进行0扩展来匹配OAS.

若bypass stage2(由于STE.Config[1]=0或没有实现),IPA直接作为PA输出地址.若IPA在OAS的范围之外,地址默认被阶段来满足OAS.若IPA小于OAS,需要0来扩展.

NOTE: 因为SMMU包含配置结构,这些配置结构在开始TTW前作为验证被检查,可以检测到某些配置错误作为无效的结构配置.包括STE.S2TTB不在stage2输出地址大小的有效范围,或CD.TTBX在stage1输出地址的有效范围.这会导致C_BAD_STE或C_BAD_CD配置错误,而不是address size fault.


1. 输入Address Size和虚拟Address Size

架构上SMMU输入地址size为64bit.如果client设备输出一个小于64bit,或在client设备和SMMU输入之间的中间size小于64bit,小于64bit的地址会被转化为64bit SMMU输入地址.这种转换不是本文档的范围.

ARMv8.0 和 ARMv8.1在AArch64上支持最大49bit,这意味着49bit地址要符号扩展为64bit地址.ARMv8.2支持最大53bit VA或49bit,这意味着53bit或49bit也要符号扩展为64bit地址.AArch64配置的stage1 转换内容有可配的达到最大的输入VA范围(通过TTB0和TTB1转换).

术语VAS表示SMMU实现的VA size.当SMMU_IDR5.VAX=0表示49bit.当SMMU_IDR5.VAX=1表示53bit.

NOTE:在SMMUv3.0上SMMU_IDR5.VAX保留,因此VAS一般为49bit.

如果VAS地址的高位为SMMU的符号扩展,stage1高转换表TTB1被选择.如果应用要求同时使用TTB0和TTB1,系统设计必须发送至少端到端的地址,通过与SMMU连接的设备地址寄存器,从输入的MSB产生符号扩展.

AArch32配置的stage1转换内容有32bit.在这种情况下,输入地址的bits[31:0]直接用着VA.若输入地址的高32位非全0,产生转换fault.从输入高bit[31:n]中的TxSZ域用来选择TTB0或TTB1.

若VA[addrtop: N-1]不相同,对输入范围的N个重要位的stage1 AArch64转换表的输入范围检查失败.

(1)当TBI不使用时,AddrTop=63;

(2)当TBI使能时,AddrTop=55,意味着VA[63:56]忽略.

当使能TBI,只有VA[55:N-1]必须相同,VA[63:56]为了转换目的需要符号扩展VA[55]位.

NOTE: TBI配置是CD的一部分,因此当stage1转换被使能.当stage1 bypass和disable,CD不会使用且TBI也会disable.

术语UAS表示从client设备发送给SMMU的地址有效bit的数目.

(1)若57<=UAS<=64,TBI有意义,因为VA[63:56]可能不同于VA[55:VAS-1].如果不相同,TBI决定是否产生转换fault;

(2)若VAS<=UAS<=57,TBI无意义,输入符号扩展意味着VA[63:56]不能与VA[55]不一样;

(3)若UAS<=VAS,若转换表范围被T0SZ或T1SZ配置(若UAS=49),小于需要的地址大小,范围检查会失败.stage1转换表的最大配置覆盖所有输入地址.

对于AArch64,stage1转换表TTB0和TTB1从最高位来选择.最高地址位当TBI=0时由VA[63]决定,当TBI=1由VA[55]位决定.因此,从client设备的地址size小于或等于VAS,需要0扩展到64位,着意味着VA[63]=VA[55]=0,TTB1不会被选择.

如果对外设编程的64bit地址的任何高位不适用于SMMU的符号检查逻辑,是否被截断,在SMMU软件不能依赖于编程错误来产生转换fault.若系统要求这种检查,软件必须检查DMA地址的有效性.

所有输入的地址位没有修改的记录到SMMU fault event中.

2. 地址对齐检查

SMMU架构不会检查传入的地址的对齐.

NOTE: 对于PE,对齐检查基于访问的size.这种语义不会直接应用于client设备访问.

从client设备访问到系统,SMMU发起对系统访问的目的如下:

1. 配置结构的访问(STE,CD);

2. 队列的访问(命令队列,Event队列,PRI队列);

3. 最后一阶段TTW;

NOTE:在nested配置中stage1的地址输出是stage2的输入,以期望的方式(包括造成stage1地址size fault,或stage2转换fault超出stage2转换范围)进行转换,而不是直接输出到系统.

若访问地址超过允许的Address Size,访问的地址可能超出范围.若index应用于基地址,结果可能大于允许Address Size.如果访问地址被计算成的PA超过SMMU OAS或物理地址size,或IPA大于IAS或中间地址,可能发生如下:

<table style="width:100%">
<caption>Description</caption>
  <tr>
    <th>
    访问类型
    </th>
    <th>
    配置方
    </th>
    <th>
    Address Size
    </th>
    <th>
    当地址过大时行为
    </th>
  </tr>
  <tr>
    <td rowspan="2">
    CD获取或L1CD获取
    </td>
    <td rowspan="2">
    STE.S1ContextPtr
    </td>
    <td>
    只支持stage1, PA
    </td>
    <td>
    根据OAS截断或F_CD_FETCH或F_BAD_STE
    </td>
  </tr>
  </tr>
  <tr>
    <td>
    支持stage2, IPA
    </td>
    <td>
    根据IAS截断或C_BAD_STE或stage2转换fault
    </td>
  </tr>
  <tr>
    <td rowspan="2">
    CD获取
    </td>
    <td rowspan="2">
    L1CD.L2Ptr
    </td>
    <td>
    只支持stage1, PA
    </td>
    <td>
    根据OAS截断或F_CD_FETCH或F_BAD_SUBSTREAMID
    </td>
  </tr>
  <tr>
    <td>
    支持stage2, IPA
    </td>
    <td>
    根据IAS截断或C_BAD_SUBSTREAMID或stage2转换fault
    </td>
  </tr>
  <tr>
    <td>
    STE获取
    </td>
    <td>
    SMMU_STRTAB_BASE或L1STD.L2Ptr
    </td>
    <td>
    PA
    </td>
    <td>
    根据OAS截断或F_STE_FETCH
    </td>
  </tr>
  <tr>
    <td>
    队列访问
    </td>
    <td>
    SMMU_*Q_BASE
    </td>
    <td>
    PA
    </td>
    <td>
    根据OAS截断
    </td>
  </tr>
  <tr>
    <td>
    MSI写
    </td>
    <td>
    SMMU_IRQ_CFG{0,1,2}或CMD_SYNC参数
    </td>
    <td>
    PA
    </td>
    <td>
    根据OAS截断或F_STE_FETCH
    </td>
  </tr>
  <tr>
    <td rowspan="2">
    最后一阶段TTW
    </td>
    <td>
    在第一级获取TTD后使用STE.S2TTB或CD.TTB{0,1}找到中间转换表描述符中的地址
    </td>
    <td>
    PA
    </td>
    <td>
    Stage 1/2 地址size fault
    </td>
  </tr>
  <tr>
    <td>
    在STE.S2TTB或CD.TTB{0,1}开始级别TTD地址
    </td>
    <td>
    PA
    </td>
    <td>
    CD或STE 违法或STE.S2TTB描述符
    </td>
  </tr>
</table>

这些各自的访问类型:

(1)SMMUv3.1实现产生C_BAD_STE且终止事务.当SMMUv3.0如下实现时不可预测:

1. 产生F_CD_FETCH且终止事务.event中包含没有截断的获取地址;
2. 产生C_BAD_STE且终止事务;
3. 根据OAS截断STE.S1ContextPtr,且从地址处发起CD/L1CD读;

(2)当实现如下时不可预测:

1. 产生C_BAD_STE且终止事务;
2. 输入IPA给stage2无任何截断,产生了stage2转换fault,且报非截断fault地址;
3. 仅SMMUv3.0,输入IPA到stage2,同时根据IAS产生截断.若转换成功,从结果发起CD/L1CD的获取,否则产生报截断地址错误的stage2 fault.

(3)SMMUv3.1实现产生C_BAD_SUBSTREAMID且终止事务.当SMMUv3.0如下实现时不可预测:

1. 产生F_CD_FETCH且终止事务.event中包含没有截断的获取地址;
2. 产生C_BAD_SUBSTREAMID且终止事务;
3. 根据OAS截断L1CD.L2Ptr,且从地址处发起CD读;

(4) 当实现如下时不可预测:

1. 产生C_BAD_SUBSTREAMID且终止事务;
2. 输入IPA给stage2无任何截断,产生了stage2转换fault,且报非截断fault地址;
3. 仅SMMUv3.0,输入IPA到stage2,同时根据IAS产生截断.若转换成功,从结果发起CD的获取,否则产生报截断地址错误的stage2 fault.

(5)是否实现会截断STE获取地址或产生F_STE_FETCH(这会中止事务,可能会传递错误event)不可预测;

(6)NOTE: 当hypervisor软件提供了SMMU接口给guest,ARM建议guest提供的地址来保证从guest驱动来看一致的SMMU行为.

当非截断的地址被以错误报告时,报告的地址为访问结构体的地址,比如从STE.S1ContexPtr的基地址计算出的L1CD地址可以找到L1CD结构.

STE.S1ContextPtr或L1CD.L2Ptr 指向的L1CD或CD的地址并不从属于stage1地址size fault判断.

总结,配置寄存器,超出物理地址的命令域和结构体域可能截断到OAS或PA大小.

NOTE: 寄存器地址域发起的部分行为并不要求提供对超过OAS的高位物理地址的保存.

NOTE: 命令,寄存器和结构体域将IPA地址存储整个域宽度,因此潜在的stage2 fault可能产生.


https://blog.csdn.net/flyingnosky/article/details/122136293

https://blog.csdn.net/flyingnosky/article/details/122158678


