!PADS-POWERPCB-V9.0-MILS! NETLIST FILE FROM PADS LOGIC V9.3

*PART*
A1 LIB1@pkg1
A2 LIB1@pkg1
A3 LIB1@pkg1
A4 LIB1@pkg1
B1 LIB2@pkg2
C1 LIB3@pkg3
D1 LIB4@pkg4
D2 LIB4@pkg4
D3 LIB4@pkg4

*CONNECTION*
*SIGNAL* NET1
 A4.3 A3.3
 A3.3 A2.3
 A2.3 A1.3
 A1.3 B1.1
*SIGNAL* NET2[1]
 B1.2 D2.2
 D2.2 D1.1
*SIGNAL* NET2[2]
 B1.3 D1.2
*SIGNAL* NET3
 A1.2 A2.2
 A2.2 A3.2
 A3.2 A4.2
 A4.2 D3.2
 D3.2 D2.1
*SIGNAL* NET4
 A1.1 A2.1
 A2.1 A3.1
 A3.1 A4.1
 A4.1 C1.1
*SIGNAL* SUBINST1$NET1
 C1.2 D3.1

*END*