network dictident_defn_2 {
  gen for (uint N < 2) {
    typedef uint(N+1) i_t#[N];
    typedef uint(N+1) o_t#[N];
    in  i_t#[N] i;
    out o_t#[N] o;
    i -> o;
  }
}
// @fec-golden {{{
//  module dictident_defn_2(
//    input  wire       i__N_0,
//    input  wire [1:0] i__N_1,
//    output wire       o__N_0,
//    output wire [1:0] o__N_1
//  );
//    assign o__N_0 = i__N_0;
//    assign o__N_1 = i__N_1;
//  endmodule
// }}}
