// maps to a verilog design
struct Adder {
  in A: u32,
  in B: u32,
  out S: u32,
}

fn add<DUT: Adder>(in a: u32, in b: u32, out s: u32) {
  DUT.A := a;
  DUT.B := b;
  step();
  fork();
  DUT.A := X;
  DUT.B := X;
  // s := DUT.S;
  // DUT.S := a;
  assert_eq(s, DUT.S);
}
