 2 
二、 研究方法與過程 
在迴圈式架構如圖 1，每一階都包含了 N
狀態比較輸出電路和殘值產生電路，由於製
程技術不是完全的理想，使得某些方面產生
誤差，誤差來源有很多原因，例如熱雜訊、
比較器的偏移、殘值放大器的增益誤差與偏
移誤差、DAC 的非線性度、殘餘放大器的
非線性度、取樣保值 (sample/hold amplifier, 
SHA) 電路的增益誤差與非線性度等，為提
升精確度必須針對誤差作改進。 
1. 熱雜訊對電路的影響 
熱雜訊是由於電子的隨機運動所產生
的，熱雜訊也被稱為 kT/C noise，選取較小
的電容可以降低晶片面積也會使電路速度
加快，但是太小的電容又會讓熱雜訊對取樣
保值影響升高，對電路解析度的影響不小，
所以電容大小選取與電路解析度有關需更
近一步考量，由於本研究所設計的 10 位元
ADC 每個通道只有 1.6mV，為了速度與解
析度的考量，選擇了 1 pF 的取樣電容，這
樣的取樣電容在理想上會產生約 64 uV 的
雜訊電壓。採用全差動的架構，由於全差動
是看差值，所以雙輸入端等量增加的誤差將
不會被放大，這就是為什麼全差動的架構也
能有效的降低共模雜訊，因此在設計上使用
全差動的架構。 
2. 比較器的偏移誤差修正 
誤差修正針對比較器的偏移所設計的，但
是偏移的方向有正與負兩種，就是往上的偏
移或往下的偏移，使用修正電路可以讓比較
器的設計更為簡易，而且也不容易造成數位
碼的錯誤。 
首先說明正向的偏移誤差修正，這種修正
是利用前一階段與後一階段產生的數位
碼，疊接其中間的一個位元來作為補償，圖
中所表示的是前一階與後一階各處理兩位
元的狀況，總輸出也是兩位元，其中一個位
元被疊加消去了，另一個位元捨去不看。現
在說明其原理，考慮 ”11” 產生正方向的誤
差即實際參考電壓大於理想值，原本應該判
定為  “11” 的數位輸出，現在被誤判成 
“10” ，而其所得到的殘餘值為△V，接著纏
值放大器將此殘餘電壓放大 2 倍，因此第二
階的輸出變為邏輯 ”10” ，再來將兩階中間
疊加一個位元，可以得到“110”，前兩個位
元 “11” 便和理想時相同了。 
接著考慮負向偏移誤差修正，這種修正一
樣是將前與後級的輸出，疊加中間的一個位
元來作補償，”11” 產生了負向偏移誤差，
造成原本 “10”的輸出判定為 “11”，但是在
此時殘餘電壓△V 為一個負值，接著殘值放
大器將此殘餘電壓放大兩倍，假設第二階比
較器的參考電壓皆為理想，因此可以得到邏
輯輸出為 ”-01” ，接著將此兩訊號疊接一個
位元，產生”101”的結果，此時前兩個位
元 ”10” 便與理想值相同。 
由前面的文章可以知道因為有正與負的
偏移誤差，所以修正電路需要完成加法與減
法的工作，不僅要判定何時為加，何時為
減，還需要做出加法減法的動作 ，因此考
慮使用另一個方法，先將參考電壓往正的方
向平移 1/2 LSB，使用這種誤差補償辦法可
以補償正方向與負方向的偏移誤差 1/2 個
LSB，而且只需要加法器就可以實現。我們
只需要兩個比較器將參考電壓三等分，這也
就是一階處理 1.5 位元的架構由來。 
3. 取樣保值電路的改進 
基本的峰值檢測電路如圖 2 所示，是由
一個電壓電流轉換之運算放大器 OTA、電
流鏡、重置元件(Reset Switch)、源級隨耦器
(Source Follow)最後再回授至電壓電流轉換
之運算放大器輸入端達到偵檢峰值的功能。 
M7(Reset Switch)為一 NMOS 開關，平時除
了電路重置之外(Reset)，外加一約 +0.15V
左右的偏壓電位，令 M7 偏壓在次門檻模式
(Subthreshold Mode)下，產生一約 150pA 的
次門檻電流(Subthreshold Current)做為固定
電流源。在輸入的脈衝還沒有進來前，電路
處於等待模式下，儲存電容 Cs 上的電位到
達穩態。 
當 Vin 輸入一正的脈衝(Pulse)訊號進來
 4 
研究主要探討的部分為類比電路部分的誤
差及準確度，對於數位電路的反應速度及誤
差所可能產生的影響則沒有加以深入的探
討，這方面還需要加以研究。研究使用的各
個區塊電路大多為基本型態的電路，在準確
度及速度上可以加以提升。 
    本研究使用的數位修正技巧，需要的
暫存器陣列及加法進位器，會大幅的增加晶
片面積，以及減慢整體轉換的速度，所以可
以考量新的補償方式來加以降低數位電路
及暫存器的大小，時序上的控制也會更加簡
化，亦有助於降低功率的消耗。 
整體而言，本研究在學術創新方面，成功
結合管線及迴圈架構，在峰值檢測方法發表
IEEE 國際會議一篇；在技術發展方面，將
傳統核輻射電路積體電路化，有助於可攜式
核輻射能譜量測系統的發展。 
四、 參考文獻 
1. W. M. C. Sansen and Z. Y. Chang, “Limits of 
low noise performance of detector readout front 
ends in CMOS technology,” IEEE Trans. On 
Circuits Syst. vol. 37, pp. 1375-1382, Nov.1990. 
2.  Proceedings of the IEEE International 
Symposium on Circuits and Systems, vol. SC-5, 
pp. 581 –584,2000. 
3. A. Kitagawa, M. Kokubo, T. Tsukada, T. 
Tsukada, and T. Imaizumi, “A 10b 3Msample/s 
CMOS Cyclic ADC.” Int. Solid State Circuit 
Conf. (ISSCC), pp. 280-281 (Feb. 1995) 
4. D. W. Cline and P. R. Gray, “A power optimized 
13-b 5 Ms/s pipelined ADC“ IEEE Journal of 
Solid-State Circuits, Vol. 31 Issue: 3, pp. 
294 –303 (March 1996) 
5. M. W. Kruikamp and D.M. Leenaerts, “A 
CMOS Peak Dectect Sample and Hold Circuit”, 
IEEE Trans. Nucl. Science, Vol.41, 
(1)295-298(1994). 
6. Shu-Yuan Chin; Chung-Yu Wu, “A 10-b 
125-MHz CMOS digital-to-analog converter 
(DAC) with threshold-voltage compensated 
current sources ”, IEEE Journal of Solid-State 
Circuit, vol. 29, pp.1374-1380, Nov. 1994. 
 
表一 類比輸出誤差列表 
      Digital code 
Chip No. 00→01 01→10 Error 
Ideal -200mV +200mV  
1 -176mV +184mV ±24mV 
2 -132mV +198mV ±68mV 
3 -157mV +210mV ±43mV 
表二 數位輸出誤差列表 
      Digital code 
Chip No. 01 10 Error 
Ideal <1.3v >1.3v  
1 1.276 1.408 ±108mV 
2 1.253 1.329 ±47mV 
3 1.260 1.342 ±42mV 
4 1.220 1.373 ±80mV 
5 1.203 1.359 ±97mV 
6 1.233 1.333 ±67mV 
7 1.211 1.324 ±89mV 
8 1.210 1.366 ±90mV 
 
出席「美國電子電機學會 2006核子科學暨醫學影像會議」報告 
（IEEE 2006 Nuclear Science Symposium & Medical Imaging Conference） 
國立清華大學工程與系統科學系  周懷樸 
 
 
一、 會議內容 
美國電子電機學會二零零六年核子科學暨醫學影像會議（IEEE 2006 Nuclear 
Science Symposium and Medical Imaging Conference，NSS-MIC）於十月二十九日至十一月
四日在美國加州聖地亞哥市舉行。會議由 IEEE的核子與電漿分會舉辦；美國國土安全部(US 
Department of Homeland Security)核偵檢局(Domestic Nuclear Detection Office)、美國能源部
反核擴散研究室(USDOE Nonproliferation R&D Office) 暨國家核子實驗室、及歐洲核協會等
世界著名之核子研究單位共同協辦。但參加的專家學者來自世界各國，論文數目達 1300
篇，分為 80個場次進行研討，係一大型的國際會議，顯示該會議受到國際學術單位之重視。
IEEE的會議水準頗高，是一個很好的經驗交流場合，本人由國科會計劃補助，幸能與會。 
本屆大會由於參加人數增多，核子科學部份的共有四場專題演講（Plenary 
session）場次增加為四場，分別在高能物理、太空物理、x光應用、核能領域各有一場，以
涵蓋各界重視的議題。講題分別是”First Neutrinos at the Spallation Neutron Source”, “The 
New Digital Sky”, “The Whys and Hows of Ultrafast X-ray Sciences”, and “Science and 
Technology Needs for the Next Generation of Nuclear Power Reactors”, 這四場專題演講指出
了世界執行微中子量測、同步輻射X光、太空物理觀測技術、及核反應器的研發現況，及
相關儀器與量測研發應努力的方向。這次大會特別安排了核反應器的專題演講，顯示最近
幾年由於油價及能源問題，核能受到世界重視，研究開始復甦，由於與本人的領域關係十
分密切，感到特別興奮。專題演講中有關同步輻射X光及太空物理觀測技術議題應是國內
重要的課題，可惜國內無人與會；此外核反應器及微中子量測核子物理領域演講者，均為
橡樹嶺國家實驗室的研究員，顯示該國家實驗室在核子科學著力甚深、影響力也受到重視。 
二、 與會心得 
IEEE的NSS+MIC年會在核子科學 (NSS) 部份包括下列議題：核輻射偵檢器設計
與開發、類比與數位電路、信號處理技術、環境量測技術、核能儀控技術、核輻射損傷監
測技術、粒子軌跡量測技術、太空輻射量測技術、及成像技術；核子醫學影像 (MIC) 部份
包括下列議題：影像偵檢器的設計與開發、影像量測技術、及影像重組技術。由於NSS部
份的論文有600餘篇，MIC部份的論文也有600餘篇，會期增加為七天；筆者配合本身的研
究專長，參加的議題為類比與數位電路、信號處理技術、核輻射新型偵檢器、及影像量測
技術等項，依序敘述如下。 
在類比與數位電路及信號處理技術的議題上，筆者所見均為配合大型研發計畫而
開發的電路，難度很高。國內相關的基礎物理研究活動不是很蓬勃，相關儀器及電路的開
發需求量不高，因此筆者注意的重點為一般加馬及中低能量輻射的量測電路，在此一方面
設計上的趨勢是採用現代積體電路製程，將電路微小化發展多頻道應用、注重低耗能設計，
並提高運作速度及減少雜訊干擾。在應用上筆者認為可與醫學影像的系統結合，發展多頻
道信號處理系統。 
筆者以往亦從事核輻射偵檢器的研發工作，由於反恐的相關偵檢技術在此次會議
中最愛矚目，常溫運作的半導體偵檢器 CdZnTe及 CdTe最近的發展，特別受到重視。此次
會議許多篇論文探討將此偵檢器作成陣列式偵檢器，提高靈敏度。本次會議在核能儀控系
統研討的重點為提高系統的準確性及可靠度，探討數位系統在安全上的顧慮及解決的方
法。正如專題演講所述，未來第四代核電廠儀控系統的數位化已是不可避免的趨勢，國內
也注意到相關的發展，筆者目前亦針對核四廠儀控系統，指導相關論文研究。 
國內從事核子科學及核醫影像的學者，多數在清華原子科學院及原子能委員會核
能研究所，國內僅筆者與本校原子科學系許靖涵教授每年參加發表論文（筆者參加核子科
學部分、許靖涵教授參加醫學影像部分），原子能委員會核能研究及中央研究院原分所偶有
研究員出席發表論文。大陸自 2003年開始參加此一會議，均來自北京清華大學工程物理系
及上海中科院硅酸鹽研究所兩個單位；大陸由開始一兩篇論文快速增加至目前 10篇。由於
A High Precision Peak Detect
Sample and Hold Circuit
P. Y. Chang and H.P. Chou 
Abstract–The paper presents a high precision peak detect
sample and hold (PDSH) circuit for nuclear radiation 
spectroscopy.  A small compensation current source is applied to
reduce the measuring error and improve the resolution. For
nuclear pulses with the peak value ranging from 0.1 to 1 volts
with a frequency about 100 kHz, test results showed that voltage 
droop is 2.16µV/µs and the voltage error is less than 0.5 mV. 
I. INTRODUCTION
A nuclear spectrometer detects the energy of the
radiation and converts it to voltage pulse for further
digitization.  The peak value of the voltage pulse provides the
information about the radiation energy.  To digitize the peak 
value of the voltage pulse, a peak detect sample and hold
(PDSH) circuit is always used to detect and hold the peak
value for a period of time, so that the analog to digital
converter (ADC) has enough time to perform the conversion
process. The operation of the PDSH circuit can be divided
into three modes shown in Fig. 1: ready, trace, and hold. The
major challenge of a PDSH circuit is to overcome the
problem of: overshoot voltage, voltage droop, and pedestal
voltage.
Fig. 1  The operation of the PDSH circuit
The basic structure of a PDSH circuit is shown in Fig. 2, 
which consists of a comparator with a charging current 
source, a rectifier and a hold capacitor [1]. An operational
trans-conductor amplifier (OTA) is usually employed to
Manuscript received October 10, 2006. This work was supported by the 
Taiwan National Science Council under the Grant No. NSC 94-2212-E-007-
049
H. P. Chou is with the Department of Engineering and System Science
(ESS), National Tsing Hua University (NTHU), Hsinchu, Taiwan 30013 (e-
mail: hpc@mx.nthu.edu.tw).
P. Y. Chang graduated from Department of ESS and is now a MS student 
in the Institute of Electronics, NTHU. 
serve as the charging current source A1 shown in Fig. 2.
When the input voltage Vi is higher than the output voltage
Vo, the output current of the OTA charges the hold capacitor
through the conducting diode.  Once the input voltage is
lower than the output voltage, the hold capacitor cannot be 
discharge through the reverse biased diode, and thus hold the
maximum value of the input or the peak value of a voltage
pu se.l
Fig. 2. The basic structure of a PDSH circuit
To reduce the rather large leakage path resulted from the 
parasitic components parallel to the diode, a current mirror
which has a better rectifying behavior is a proper choice,
particularly in using the modern integrated circuit fabrication
technology.  Figure 3 is a PDSH circuit using a PMOS
current mirror to replace the diode and designed for modern
CMOS integration technology. [2].
Fig. 3  Architecture of  CMOS Peak Detect Sample Hold circuit
