# 3.2 トランジスタ構造の変化：STI・浅接合・LDD・サリサイド

CMOS技術は、微細化が進む中で、単なる寸法縮小では乗り越えられない物理的な限界に直面しました。  
この節では、それを打開するために導入された**構造上の革新技術**を解説します。

---

## 📌 LOCOSからSTIへ：隔離構造の革新

### ▶ LOCOSの限界
- 従来：SiO₂の局所酸化（Local Oxidation of Silicon）による隔離
- 問題点：
  - 「鳥のくちばし（bird’s beak）」による**有効面積の無駄**
  - 隔離幅を狭められず、設計密度が制約される

### ▶ STI（Shallow Trench Isolation）の導入
- 概要：浅い溝（trench）を掘り、絶縁材料（SiO₂）で埋め込む
- メリット：
  - 鳥のくちばし無しで**寸法の最小化が可能**
  - 高密度レイアウト対応、深溝による**漏れ電流抑制**

---

## 🔋 浅接合技術とLDD（Lightly Doped Drain）

### ▶ 微細化に伴う接合深さの制約
- S/D拡散領域が深いと、短チャネルで**パンチスルーや高電界破壊**が起こる
- → 拡散の時間・温度を短縮 → 接合が浅くなる

### ▶ LDD構造の導入
- 概要：ドレイン直下に**低濃度ドーピング**領域を設けることで電界を緩和
- 構造：Source - n⁻ - n⁺ - Drain
- 効果：
  - ホットキャリアの発生を抑制（HCI対策）
  - 高電界集中を回避して、**信頼性を維持**

---

## ⚙️ サリサイド（Self-Aligned Silicide）形成

### ▶ サリサイドとは？
- Source/Drain/ゲート上に**金属シリサイド（例：TiSi₂, CoSi₂）**を形成し、抵抗を大幅に低減
- 「自己整合（self-aligned）」プロセスにより、寸法ズレなく形成

### ▶ 目的と効果
- 高速化：S/D抵抗とゲート抵抗の低減
- 寸法制約に対応：**コンタクトピッチの微細化に対応**

---

## 🧠 図解イメージ（別途追加）

- LOCOSとSTIの断面比較図（鳥のくちばし vs 平坦STI）
- LDD構造断面図（n⁻/n⁺構成、電界緩和イメージ）
- サリサイド形成工程図（反応フロー、金属選択性）

---

## 📎 教育的補足

| 項目 | 設計への影響 |
|------|---------------|
| STI | N+とP+間距離、ウェル間距離ルールに反映 |
| LDD | 高速動作と信頼性（HCI）トレードオフの理解 |
| サリサイド | コンタクトレジスト制限、レイアウト密度の許容幅 |

---

## 🧭 本節のまとめと次節への接続

- 微細化の限界を乗り越えるためには、**構造自体の革新が不可欠**だった
- STI・浅接合・LDD・サリサイドは、いずれも設計可能性と信頼性の両立を支える技術
- 次節では、**これらの構造上の進化に対応する配線技術の進化（材料・多層化・リソグラフィ）**を扱います

👉 次節 3.3 では、AlからCuへの材料変化や、OPC、ハーフトーンなどのリソグラフィ対応について詳述します。

---
