digraph "CFG for '_Z7LaplacePfS_' function" {
	label="CFG for '_Z7LaplacePfS_' function";

	Node0x4e791f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%2:\l  %3 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %4 = add i32 %3, 1\l  %5 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !5, !invariant.load !6\l  %10 = zext i16 %9 to i32\l  %11 = add nuw nsw i32 %10, 2\l  %12 = mul i32 %11, %4\l  %13 = add i32 %12, %5\l  %14 = add i32 %13, 1\l  %15 = sext i32 %13 to i64\l  %16 = getelementptr inbounds float, float addrspace(1)* %1, i64 %15\l  %17 = load float, float addrspace(1)* %16, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %18 = add i32 %13, 2\l  %19 = sext i32 %18 to i64\l  %20 = getelementptr inbounds float, float addrspace(1)* %1, i64 %19\l  %21 = load float, float addrspace(1)* %20, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %22 = fadd contract float %17, %21\l  %23 = sub i32 %13, %10\l  %24 = add i32 %23, -1\l  %25 = zext i32 %24 to i64\l  %26 = getelementptr inbounds float, float addrspace(1)* %1, i64 %25\l  %27 = load float, float addrspace(1)* %26, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %28 = fadd contract float %22, %27\l  %29 = add i32 %11, %14\l  %30 = zext i32 %29 to i64\l  %31 = getelementptr inbounds float, float addrspace(1)* %1, i64 %30\l  %32 = load float, float addrspace(1)* %31, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %33 = fadd contract float %28, %32\l  %34 = fmul contract float %33, 2.500000e-01\l  %35 = sext i32 %14 to i64\l  %36 = getelementptr inbounds float, float addrspace(1)* %0, i64 %35\l  store float %34, float addrspace(1)* %36, align 4, !tbaa !7\l  ret void\l}"];
}
