Fitter report for cpu
Wed Jul 10 15:25:53 2024
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Jul 10 15:25:53 2024           ;
; Quartus Prime Version           ; 21.1.1 Build 850 06/23/2022 SJ Standard Edition ;
; Revision Name                   ; cpu                                             ;
; Top-level Entity Name           ; cpu                                             ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CGXFC5C6F27C7                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 2,812 / 29,080 ( 10 % )                         ;
; Total registers                 ; 2104                                            ;
; Total pins                      ; 66 / 364 ( 18 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 121,856 / 4,567,040 ( 3 % )                     ;
; Total RAM Blocks                ; 16 / 446 ( 4 % )                                ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 12 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5cgxfc5c6f27c7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.54        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.4%      ;
;     Processor 3            ;   4.3%      ;
;     Processor 4            ;   4.2%      ;
;     Processor 5            ;   3.8%      ;
;     Processor 6            ;   3.7%      ;
;     Processor 7            ;   3.7%      ;
;     Processor 8            ;   3.6%      ;
;     Processor 9            ;   3.3%      ;
;     Processor 10           ;   3.3%      ;
;     Processor 11           ;   3.3%      ;
;     Processor 12           ;   3.3%      ;
;     Processor 13           ;   3.3%      ;
;     Processor 14           ;   3.3%      ;
;     Processor 15           ;   3.3%      ;
;     Processor 16           ;   3.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                     ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; res_n~inputCLKENA0                                                          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                      ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|bpb_state_ex[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|bpb_state_ex[1]~DUPLICATE                    ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|dbpu_mode_ex.EQUAL~reg0             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|dbpu_mode_ex.EQUAL~reg0DUPLICATE             ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|dbpu_mode_ex.JAL~reg0               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|dbpu_mode_ex.JAL~reg0DUPLICATE               ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|dbpu_mode_ex.LESS_THAN~reg0         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|dbpu_mode_ex.LESS_THAN~reg0DUPLICATE         ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs1_ex.FROM_MEM~reg0            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs1_ex.FROM_MEM~reg0DUPLICATE            ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs1_ex.FROM_WB~reg0             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs1_ex.FROM_WB~reg0DUPLICATE             ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs2_ex.FROM_MEM~reg0            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs2_ex.FROM_MEM~reg0DUPLICATE            ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs2_ex.FROM_WB~reg0             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|fwd_rs2_ex.FROM_WB~reg0DUPLICATE             ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[14]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[14]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[16]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[16]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[17]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[17]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[18]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[18]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[20]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[20]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[24]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[24]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[26]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[26]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[28]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[28]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[29]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[29]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[30]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_or_bta_ex[30]~DUPLICATE                  ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_to_alu_ex                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|imm_to_alu_ex~DUPLICATE                      ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|pc_ex[11]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|pc_ex[11]~DUPLICATE                          ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|predicted_target_addr_ex[5]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|predicted_target_addr_ex[5]~DUPLICATE        ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[0]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[0]~DUPLICATE                      ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[2]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[2]~DUPLICATE                      ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[3]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[3]~DUPLICATE                      ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[4]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[4]~DUPLICATE                      ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs1_ex[1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs1_ex[1]~DUPLICATE                          ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs1_ex[20]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs1_ex[20]~DUPLICATE                         ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs1_ex[31]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs1_ex[31]~DUPLICATE                         ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs2_ex[0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs2_ex[0]~DUPLICATE                          ;                  ;                       ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs2_ex[1]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs2_ex[1]~DUPLICATE                          ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[5]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[5]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[6]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[6]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[8]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[8]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[9]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[9]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[10]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[10]~DUPLICATE               ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[18]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[18]~DUPLICATE               ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[19]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[19]~DUPLICATE               ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[20]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[20]~DUPLICATE               ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[26]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[26]~DUPLICATE               ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[27]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[27]~DUPLICATE               ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[32]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[32]~DUPLICATE               ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|iteration[2]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|iteration[2]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|iteration[3]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|iteration[3]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|iteration[4]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|iteration[4]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|iteration[5]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|iteration[5]~DUPLICATE                ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[0]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[0]~DUPLICATE      ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[1]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[1]~DUPLICATE      ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[3]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[3]~DUPLICATE      ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[4]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|normalization_shift[4]~DUPLICATE      ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient[1]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient[1]~DUPLICATE                 ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[0]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[1]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[1]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[2]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[3]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[3]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[5]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[5]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[7]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[7]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[10]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[10]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[13]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[13]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[15]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[15]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[16]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[16]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[17]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[17]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[18]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[18]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[19]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[19]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[20]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[20]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[21]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[21]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[22]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[22]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[23]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[23]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[24]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[24]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[25]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[25]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[29]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[29]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[32]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[32]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[33]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[33]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[34]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[34]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[36]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[36]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[39]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[39]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[40]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[40]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[41]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[41]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[42]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[42]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[51]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[51]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[52]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[52]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[55]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[55]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[60]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[60]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[61]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[61]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[63]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[63]~DUPLICATE            ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[3]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[3]~DUPLICATE              ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[9]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[9]~DUPLICATE              ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[23]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[23]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[24]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[24]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[33]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[33]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[35]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[35]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[36]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[36]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[37]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[37]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[41]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[41]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[43]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[43]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[44]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[44]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[45]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[45]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[46]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[46]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[47]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[47]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[49]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[49]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[51]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[51]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[54]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[54]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[56]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[56]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[60]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[60]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[62]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[62]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[63]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[63]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[64]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[64]~DUPLICATE             ;                  ;                       ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[65]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[65]~DUPLICATE             ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[1]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[1]~DUPLICATE                    ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[2]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[2]~DUPLICATE                    ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[3]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[3]~DUPLICATE                    ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[4]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[4]~DUPLICATE                    ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[8]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[8]~DUPLICATE                    ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[9]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[9]~DUPLICATE                    ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[10]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[10]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[11]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[11]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[12]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[12]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[15]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[15]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[16]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[16]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[17]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[17]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[18]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[18]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[19]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[19]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[21]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[21]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[23]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[23]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[24]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[24]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[25]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[25]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[26]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[26]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[30]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[30]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[31]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[31]~DUPLICATE                   ;                  ;                       ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|mem_mode_mem.data_width.BYTE~reg0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|mem_mode_mem.data_width.BYTE~reg0DUPLICATE ;                  ;                       ;
; if_dc_pipeline_reg:if_dc_pipeline_reg_i|instruction_word_dc[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; if_dc_pipeline_reg:if_dc_pipeline_reg_i|instruction_word_dc[4]~DUPLICATE             ;                  ;                       ;
; if_dc_pipeline_reg:if_dc_pipeline_reg_i|pc_dc[11]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; if_dc_pipeline_reg:if_dc_pipeline_reg_i|pc_dc[11]~DUPLICATE                          ;                  ;                       ;
; if_dc_pipeline_reg:if_dc_pipeline_reg_i|pc_dc[18]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; if_dc_pipeline_reg:if_dc_pipeline_reg_i|pc_dc[18]~DUPLICATE                          ;                  ;                       ;
; if_dc_pipeline_reg:if_dc_pipeline_reg_i|pc_dc[31]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; if_dc_pipeline_reg:if_dc_pipeline_reg_i|pc_dc[31]~DUPLICATE                          ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[0]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[0]~DUPLICATE                 ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[1]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[1]~DUPLICATE                 ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[2]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[2]~DUPLICATE                 ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[3]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[3]~DUPLICATE                 ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[4]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[4]~DUPLICATE                 ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[5]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[5]~DUPLICATE                 ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[9]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[9]~DUPLICATE                 ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[12]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[12]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[13]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[13]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[14]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[14]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[15]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[15]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[17]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[17]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[18]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[18]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[19]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[19]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[22]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[22]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[26]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[26]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[28]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[28]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[29]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[29]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[30]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[30]~DUPLICATE                ;                  ;                       ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[31]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[31]~DUPLICATE                ;                  ;                       ;
; register_file:register_file_i|register_array[5][8]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[5][8]~DUPLICATE                         ;                  ;                       ;
; register_file:register_file_i|register_array[14][28]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[14][28]~DUPLICATE                       ;                  ;                       ;
; register_file:register_file_i|register_array[14][30]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[14][30]~DUPLICATE                       ;                  ;                       ;
; register_file:register_file_i|register_array[15][25]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[15][25]~DUPLICATE                       ;                  ;                       ;
; register_file:register_file_i|register_array[16][1]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[16][1]~DUPLICATE                        ;                  ;                       ;
; register_file:register_file_i|register_array[16][8]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[16][8]~DUPLICATE                        ;                  ;                       ;
; register_file:register_file_i|register_array[17][6]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[17][6]~DUPLICATE                        ;                  ;                       ;
; register_file:register_file_i|register_array[17][8]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[17][8]~DUPLICATE                        ;                  ;                       ;
; register_file:register_file_i|register_array[20][1]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[20][1]~DUPLICATE                        ;                  ;                       ;
; register_file:register_file_i|register_array[20][8]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[20][8]~DUPLICATE                        ;                  ;                       ;
; register_file:register_file_i|register_array[20][10]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[20][10]~DUPLICATE                       ;                  ;                       ;
; register_file:register_file_i|register_array[21][12]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[21][12]~DUPLICATE                       ;                  ;                       ;
; register_file:register_file_i|register_array[23][4]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; register_file:register_file_i|register_array[23][4]~DUPLICATE                        ;                  ;                       ;
+-----------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6206 ) ; 0.00 % ( 0 / 6206 )        ; 0.00 % ( 0 / 6206 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6206 ) ; 0.00 % ( 0 / 6206 )        ; 0.00 % ( 0 / 6206 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6206 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /u/home/clab/st161569/FachpraktikumRechnerarchitektur/RISCV_Processor_lib/qis/cpu_struct/cpu.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,812 / 29,080        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 2,812                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,062 / 29,080        ; 11 %  ;
;         [a] ALMs used for LUT logic and registers           ; 621                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,126                 ;       ;
;         [c] ALMs used for registers                         ; 315                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 346 / 29,080          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 96 / 29,080           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 8                     ;       ;
;         [c] Due to LAB input limits                         ; 88                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 386 / 2,908           ; 13 %  ;
;     -- Logic LABs                                           ; 386                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,070                 ;       ;
;     -- 7 input functions                                    ; 31                    ;       ;
;     -- 6 input functions                                    ; 1,461                 ;       ;
;     -- 5 input functions                                    ; 928                   ;       ;
;     -- 4 input functions                                    ; 427                   ;       ;
;     -- <=3 input functions                                  ; 1,223                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 334                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,104                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,871 / 58,160        ; 3 %   ;
;         -- Secondary logic registers                        ; 233 / 58,160          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,938                 ;       ;
;         -- Routing optimization registers                   ; 166                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 66 / 364              ; 18 %  ;
;     -- Clock pins                                           ; 6 / 14                ; 43 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 16 / 446              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 121,856 / 4,567,040   ; 3 %   ;
; Total block memory implementation bits                      ; 163,840 / 4,567,040   ; 4 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 150               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.8% / 3.9% / 3.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.9% / 32.7% / 33.8% ;       ;
; Maximum fan-out                                             ; 2128                  ;       ;
; Highest non-global fan-out                                  ; 391                   ;       ;
; Total fan-out                                               ; 28533                 ;       ;
; Average fan-out                                             ; 4.29                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2812 / 29080 ( 10 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2812                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3062 / 29080 ( 11 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 621                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2126                  ; 0                              ;
;         [c] ALMs used for registers                         ; 315                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 346 / 29080 ( 1 % )   ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 96 / 29080 ( < 1 % )  ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 8                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 88                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 386 / 2908 ( 13 % )   ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 386                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4070                  ; 0                              ;
;     -- 7 input functions                                    ; 31                    ; 0                              ;
;     -- 6 input functions                                    ; 1461                  ; 0                              ;
;     -- 5 input functions                                    ; 928                   ; 0                              ;
;     -- 4 input functions                                    ; 427                   ; 0                              ;
;     -- <=3 input functions                                  ; 1223                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 334                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1871 / 58160 ( 3 % )  ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 233 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1938                  ; 0                              ;
;         -- Routing optimization registers                   ; 166                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 66                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 121856                ; 0                              ;
; Total block memory implementation bits                      ; 163840                ; 0                              ;
; M10K block                                                  ; 16 / 446 ( 3 % )      ; 0 / 446 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 28709                 ; 0                              ;
;     -- Registered Connections                               ; 8043                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 2                     ; 0                              ;
;     -- Output Ports                                         ; 64                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk   ; T21   ; 5B       ; 68           ; 14           ; 43           ; 2128                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; res_n ; P20   ; 5B       ; 68           ; 22           ; 60           ; 1889                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; alu_result_ex[0]  ; AD13  ; 4A       ; 34           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[10] ; N25   ; 5B       ; 68           ; 27           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[11] ; P21   ; 5B       ; 68           ; 26           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[12] ; W26   ; 5B       ; 68           ; 26           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[13] ; Y24   ; 5A       ; 68           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[14] ; AB26  ; 5B       ; 68           ; 22           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[15] ; D26   ; 6A       ; 68           ; 37           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[16] ; T24   ; 5B       ; 68           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[17] ; Y26   ; 5B       ; 68           ; 24           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[18] ; T26   ; 5B       ; 68           ; 24           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[19] ; M24   ; 6A       ; 68           ; 33           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[1]  ; P26   ; 5B       ; 68           ; 27           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[20] ; R25   ; 5B       ; 68           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[21] ; R24   ; 5B       ; 68           ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[22] ; R26   ; 5B       ; 68           ; 24           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[23] ; N23   ; 6A       ; 68           ; 35           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[24] ; AD17  ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[25] ; AA26  ; 5B       ; 68           ; 22           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[26] ; R20   ; 5B       ; 68           ; 22           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[27] ; H23   ; 6A       ; 68           ; 43           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[28] ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[29] ; V25   ; 5B       ; 68           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[2]  ; W21   ; 5A       ; 68           ; 11           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[30] ; M22   ; 6A       ; 68           ; 35           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[31] ; T13   ; 3B       ; 15           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[3]  ; U26   ; 5B       ; 68           ; 27           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[4]  ; N24   ; 6A       ; 68           ; 33           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[5]  ; F26   ; 6A       ; 68           ; 33           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[6]  ; W25   ; 5B       ; 68           ; 26           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[7]  ; U25   ; 5B       ; 68           ; 27           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[8]  ; N20   ; 6A       ; 68           ; 32           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result_ex[9]  ; J25   ; 6A       ; 68           ; 32           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[0]             ; AD25  ; 5B       ; 68           ; 17           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[10]            ; AF12  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[11]            ; Y14   ; 4A       ; 32           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[12]            ; AC15  ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[13]            ; AC14  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[14]            ; AD10  ; 4A       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[15]            ; AD22  ; 4A       ; 57           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[16]            ; U9    ; 3B       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[17]            ; AD12  ; 4A       ; 34           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[18]            ; AD18  ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[19]            ; AE10  ; 4A       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[1]             ; AF11  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[20]            ; W13   ; 4A       ; 34           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[21]            ; AD11  ; 4A       ; 32           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[22]            ; V13   ; 4A       ; 34           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[23]            ; V14   ; 4A       ; 42           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[24]            ; P12   ; 3B       ; 21           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[25]            ; AF13  ; 4A       ; 42           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[26]            ; AF6   ; 3B       ; 21           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[27]            ; AC18  ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[28]            ; AF9   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[29]            ; AF7   ; 3B       ; 19           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[2]             ; U12   ; 4A       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[30]            ; AE18  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[31]            ; AE11  ; 4A       ; 32           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[3]             ; AA16  ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[4]             ; AC13  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[5]             ; V9    ; 3B       ; 17           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[6]             ; V12   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[7]             ; AE6   ; 3B       ; 21           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[8]             ; AE13  ; 4A       ; 42           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pc[9]             ; AA14  ; 4A       ; 32           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 8 / 32 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 26 / 80 ( 33 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 20 / 32 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 9 / 48 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA7      ; 47         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA13     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; pc[9]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; pc[3]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA23     ; 172        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 187        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; alu_result_ex[25]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB25     ; 189        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 199        ; 5B       ; alu_result_ex[14]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 64         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 59         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; pc[4]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC14     ; 104        ; 4A       ; pc[13]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ; 103        ; 4A       ; pc[12]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; pc[27]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC23     ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ; 193        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD7      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; pc[14]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD11     ; 88         ; 4A       ; pc[21]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD12     ; 91         ; 4A       ; pc[17]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ; 93         ; 4A       ; alu_result_ex[0]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; alu_result_ex[24]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ; 118        ; 4A       ; pc[18]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; pc[15]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; pc[0]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; pc[7]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; pc[19]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; pc[31]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; pc[8]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; pc[30]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; pc[26]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ; 80         ; 3B       ; pc[29]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; pc[28]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; pc[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ; 99         ; 4A       ; pc[10]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF13     ; 107        ; 4A       ; pc[25]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 350        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B26      ; 249        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 356        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 372        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D26      ; 227        ; 6A       ; alu_result_ex[15]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E24      ; 231        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E25      ; 233        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 229        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 366        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F22      ; 261        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F23      ; 243        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F24      ; 235        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; alu_result_ex[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 364        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G25      ; 223        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 221        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 347        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 349        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 355        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H20      ; 252        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H23      ; 239        ; 6A       ; alu_result_ex[27]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H24      ; 241        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 225        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 365        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 256        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; alu_result_ex[9]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 217        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ; 234        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L23      ; 238        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 240        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 224        ; 6A       ; alu_result_ex[30]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; alu_result_ex[19]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M25      ; 226        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 228        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; alu_result_ex[8]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; alu_result_ex[23]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N24      ; 218        ; 6A       ; alu_result_ex[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 210        ; 5B       ; alu_result_ex[10]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P12      ; 82         ; 3B       ; pc[24]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; res_n                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P21      ; 206        ; 5B       ; alu_result_ex[11]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P22      ; 208        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ; 192        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; alu_result_ex[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R9       ; 48         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 46         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; alu_result_ex[26]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 194        ; 5B       ; alu_result_ex[21]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; alu_result_ex[20]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R26      ; 204        ; 5B       ; alu_result_ex[22]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ; 38         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 40         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 68         ; 3B       ; alu_result_ex[31]               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T23      ; 186        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 188        ; 5B       ; alu_result_ex[16]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; alu_result_ex[18]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; pc[16]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; pc[2]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U25      ; 211        ; 5B       ; alu_result_ex[7]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U26      ; 213        ; 5B       ; alu_result_ex[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ; 41         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V9       ; 70         ; 3B       ; pc[5]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 72         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; pc[6]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 92         ; 4A       ; pc[22]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 106        ; 4A       ; pc[23]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V23      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 197        ; 5B       ; alu_result_ex[29]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; pc[20]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 173        ; 5A       ; alu_result_ex[2]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; alu_result_ex[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W26      ; 209        ; 5B       ; alu_result_ex[12]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 44         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; pc[11]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; alu_result_ex[28]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; alu_result_ex[13]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y26      ; 205        ; 5B       ; alu_result_ex[17]               ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; alu_result_ex[0]  ; Incomplete set of assignments ;
; alu_result_ex[1]  ; Incomplete set of assignments ;
; alu_result_ex[2]  ; Incomplete set of assignments ;
; alu_result_ex[3]  ; Incomplete set of assignments ;
; alu_result_ex[4]  ; Incomplete set of assignments ;
; alu_result_ex[5]  ; Incomplete set of assignments ;
; alu_result_ex[6]  ; Incomplete set of assignments ;
; alu_result_ex[7]  ; Incomplete set of assignments ;
; alu_result_ex[8]  ; Incomplete set of assignments ;
; alu_result_ex[9]  ; Incomplete set of assignments ;
; alu_result_ex[10] ; Incomplete set of assignments ;
; alu_result_ex[11] ; Incomplete set of assignments ;
; alu_result_ex[12] ; Incomplete set of assignments ;
; alu_result_ex[13] ; Incomplete set of assignments ;
; alu_result_ex[14] ; Incomplete set of assignments ;
; alu_result_ex[15] ; Incomplete set of assignments ;
; alu_result_ex[16] ; Incomplete set of assignments ;
; alu_result_ex[17] ; Incomplete set of assignments ;
; alu_result_ex[18] ; Incomplete set of assignments ;
; alu_result_ex[19] ; Incomplete set of assignments ;
; alu_result_ex[20] ; Incomplete set of assignments ;
; alu_result_ex[21] ; Incomplete set of assignments ;
; alu_result_ex[22] ; Incomplete set of assignments ;
; alu_result_ex[23] ; Incomplete set of assignments ;
; alu_result_ex[24] ; Incomplete set of assignments ;
; alu_result_ex[25] ; Incomplete set of assignments ;
; alu_result_ex[26] ; Incomplete set of assignments ;
; alu_result_ex[27] ; Incomplete set of assignments ;
; alu_result_ex[28] ; Incomplete set of assignments ;
; alu_result_ex[29] ; Incomplete set of assignments ;
; alu_result_ex[30] ; Incomplete set of assignments ;
; alu_result_ex[31] ; Incomplete set of assignments ;
; pc[0]             ; Incomplete set of assignments ;
; pc[1]             ; Incomplete set of assignments ;
; pc[2]             ; Incomplete set of assignments ;
; pc[3]             ; Incomplete set of assignments ;
; pc[4]             ; Incomplete set of assignments ;
; pc[5]             ; Incomplete set of assignments ;
; pc[6]             ; Incomplete set of assignments ;
; pc[7]             ; Incomplete set of assignments ;
; pc[8]             ; Incomplete set of assignments ;
; pc[9]             ; Incomplete set of assignments ;
; pc[10]            ; Incomplete set of assignments ;
; pc[11]            ; Incomplete set of assignments ;
; pc[12]            ; Incomplete set of assignments ;
; pc[13]            ; Incomplete set of assignments ;
; pc[14]            ; Incomplete set of assignments ;
; pc[15]            ; Incomplete set of assignments ;
; pc[16]            ; Incomplete set of assignments ;
; pc[17]            ; Incomplete set of assignments ;
; pc[18]            ; Incomplete set of assignments ;
; pc[19]            ; Incomplete set of assignments ;
; pc[20]            ; Incomplete set of assignments ;
; pc[21]            ; Incomplete set of assignments ;
; pc[22]            ; Incomplete set of assignments ;
; pc[23]            ; Incomplete set of assignments ;
; pc[24]            ; Incomplete set of assignments ;
; pc[25]            ; Incomplete set of assignments ;
; pc[26]            ; Incomplete set of assignments ;
; pc[27]            ; Incomplete set of assignments ;
; pc[28]            ; Incomplete set of assignments ;
; pc[29]            ; Incomplete set of assignments ;
; pc[30]            ; Incomplete set of assignments ;
; pc[31]            ; Incomplete set of assignments ;
; res_n             ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
; alu_result_ex[0]  ; Missing location assignment   ;
; alu_result_ex[1]  ; Missing location assignment   ;
; alu_result_ex[2]  ; Missing location assignment   ;
; alu_result_ex[3]  ; Missing location assignment   ;
; alu_result_ex[4]  ; Missing location assignment   ;
; alu_result_ex[5]  ; Missing location assignment   ;
; alu_result_ex[6]  ; Missing location assignment   ;
; alu_result_ex[7]  ; Missing location assignment   ;
; alu_result_ex[8]  ; Missing location assignment   ;
; alu_result_ex[9]  ; Missing location assignment   ;
; alu_result_ex[10] ; Missing location assignment   ;
; alu_result_ex[11] ; Missing location assignment   ;
; alu_result_ex[12] ; Missing location assignment   ;
; alu_result_ex[13] ; Missing location assignment   ;
; alu_result_ex[14] ; Missing location assignment   ;
; alu_result_ex[15] ; Missing location assignment   ;
; alu_result_ex[16] ; Missing location assignment   ;
; alu_result_ex[17] ; Missing location assignment   ;
; alu_result_ex[18] ; Missing location assignment   ;
; alu_result_ex[19] ; Missing location assignment   ;
; alu_result_ex[20] ; Missing location assignment   ;
; alu_result_ex[21] ; Missing location assignment   ;
; alu_result_ex[22] ; Missing location assignment   ;
; alu_result_ex[23] ; Missing location assignment   ;
; alu_result_ex[24] ; Missing location assignment   ;
; alu_result_ex[25] ; Missing location assignment   ;
; alu_result_ex[26] ; Missing location assignment   ;
; alu_result_ex[27] ; Missing location assignment   ;
; alu_result_ex[28] ; Missing location assignment   ;
; alu_result_ex[29] ; Missing location assignment   ;
; alu_result_ex[30] ; Missing location assignment   ;
; alu_result_ex[31] ; Missing location assignment   ;
; pc[0]             ; Missing location assignment   ;
; pc[1]             ; Missing location assignment   ;
; pc[2]             ; Missing location assignment   ;
; pc[3]             ; Missing location assignment   ;
; pc[4]             ; Missing location assignment   ;
; pc[5]             ; Missing location assignment   ;
; pc[6]             ; Missing location assignment   ;
; pc[7]             ; Missing location assignment   ;
; pc[8]             ; Missing location assignment   ;
; pc[9]             ; Missing location assignment   ;
; pc[10]            ; Missing location assignment   ;
; pc[11]            ; Missing location assignment   ;
; pc[12]            ; Missing location assignment   ;
; pc[13]            ; Missing location assignment   ;
; pc[14]            ; Missing location assignment   ;
; pc[15]            ; Missing location assignment   ;
; pc[16]            ; Missing location assignment   ;
; pc[17]            ; Missing location assignment   ;
; pc[18]            ; Missing location assignment   ;
; pc[19]            ; Missing location assignment   ;
; pc[20]            ; Missing location assignment   ;
; pc[21]            ; Missing location assignment   ;
; pc[22]            ; Missing location assignment   ;
; pc[23]            ; Missing location assignment   ;
; pc[24]            ; Missing location assignment   ;
; pc[25]            ; Missing location assignment   ;
; pc[26]            ; Missing location assignment   ;
; pc[27]            ; Missing location assignment   ;
; pc[28]            ; Missing location assignment   ;
; pc[29]            ; Missing location assignment   ;
; pc[30]            ; Missing location assignment   ;
; pc[31]            ; Missing location assignment   ;
; res_n             ; Missing location assignment   ;
; clk               ; Missing location assignment   ;
+-------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                             ; Entity Name           ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |cpu                                               ; 2812.0 (0.5)         ; 3061.0 (0.5)                     ; 344.0 (0.0)                                       ; 95.0 (0.0)                       ; 0.0 (0.0)            ; 4070 (1)            ; 2104 (0)                  ; 0 (0)         ; 121856            ; 16    ; 0          ; 66   ; 0            ; |cpu                                                                                            ; cpu                   ; work         ;
;    |addr_calc:addr_calc_i|                         ; 22.9 (22.9)          ; 27.5 (27.5)                      ; 4.8 (4.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|addr_calc:addr_calc_i                                                                      ; addr_calc             ; work         ;
;    |addr_width_reducer:addr_width_reducer_i|       ; 5.0 (5.0)            ; 8.2 (8.2)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|addr_width_reducer:addr_width_reducer_i                                                    ; addr_width_reducer    ; work         ;
;    |alu:alu_i|                                     ; 284.8 (284.8)        ; 285.5 (285.5)                    ; 14.2 (14.2)                                       ; 13.5 (13.5)                      ; 0.0 (0.0)            ; 399 (399)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|alu:alu_i                                                                                  ; alu                   ; work         ;
;    |bpu:bpu_i|                                     ; 108.7 (56.5)         ; 154.4 (62.9)                     ; 46.5 (6.4)                                        ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 258 (139)           ; 194 (0)                   ; 0 (0)         ; 56320             ; 8     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i                                                                                  ; bpu                   ; work         ;
;       |gen_ram:bpb|                                ; 9.0 (9.0)            ; 10.8 (10.8)                      ; 2.7 (2.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 10 (10)             ; 25 (25)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:bpb                                                                      ; gen_ram               ; work         ;
;          |altsyncram:ram_rtl_0|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:bpb|altsyncram:ram_rtl_0                                                 ; altsyncram            ; work         ;
;             |altsyncram_45n1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:bpb|altsyncram:ram_rtl_0|altsyncram_45n1:auto_generated                  ; altsyncram_45n1       ; work         ;
;       |gen_ram:btc_tags|                           ; 13.0 (13.0)          ; 27.3 (27.3)                      ; 14.3 (14.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 61 (61)                   ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_tags                                                                 ; gen_ram               ; work         ;
;          |altsyncram:ram_rtl_0|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_tags|altsyncram:ram_rtl_0                                            ; altsyncram            ; work         ;
;             |altsyncram_i3n1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20480             ; 2     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_tags|altsyncram:ram_rtl_0|altsyncram_i3n1:auto_generated             ; altsyncram_i3n1       ; work         ;
;       |gen_ram:btc_target_addresses|               ; 23.9 (23.9)          ; 42.7 (42.7)                      ; 18.7 (18.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 85 (85)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_target_addresses                                                     ; gen_ram               ; work         ;
;          |altsyncram:ram_rtl_0|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_target_addresses|altsyncram:ram_rtl_0                                ; altsyncram            ; work         ;
;             |altsyncram_95n1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_target_addresses|altsyncram:ram_rtl_0|altsyncram_95n1:auto_generated ; altsyncram_95n1       ; work         ;
;       |gen_ram:btc_valid_bits|                     ; 6.3 (6.3)            ; 10.7 (10.7)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 23 (23)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_valid_bits                                                           ; gen_ram               ; work         ;
;          |altsyncram:ram_rtl_0|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_valid_bits|altsyncram:ram_rtl_0                                      ; altsyncram            ; work         ;
;             |altsyncram_d6n1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |cpu|bpu:bpu_i|gen_ram:btc_valid_bits|altsyncram:ram_rtl_0|altsyncram_d6n1:auto_generated       ; altsyncram_d6n1       ; work         ;
;    |bta_adder:bta_adder_i|                         ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|bta_adder:bta_adder_i                                                                      ; bta_adder             ; work         ;
;    |data_memory_extractor:data_memory_extractor_i| ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|data_memory_extractor:data_memory_extractor_i                                              ; data_memory_extractor ; work         ;
;    |dbpu:dbpu_i|                                   ; 119.1 (119.1)        ; 120.8 (120.8)                    ; 11.7 (11.7)                                       ; 10.0 (10.0)                      ; 0.0 (0.0)            ; 211 (211)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|dbpu:dbpu_i                                                                                ; dbpu                  ; work         ;
;    |dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|       ; 89.7 (89.7)          ; 89.9 (89.9)                      ; 8.3 (8.3)                                         ; 8.2 (8.2)                        ; 0.0 (0.0)            ; 40 (40)             ; 232 (232)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|dc_ex_pipeline_reg:dc_ex_pipeline_reg_i                                                    ; dc_ex_pipeline_reg    ; work         ;
;    |decoder:decoder_i|                             ; 58.8 (58.8)          ; 63.3 (63.3)                      ; 5.2 (5.2)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 135 (135)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|decoder:decoder_i                                                                          ; decoder               ; work         ;
;    |divider:divider_i|                             ; 1147.4 (0.5)         ; 1138.0 (0.7)                     ; 24.7 (0.3)                                        ; 34.1 (0.2)                       ; 0.0 (0.0)            ; 1778 (1)            ; 331 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|divider:divider_i                                                                          ; divider               ; work         ;
;       |radix4_srt_divider:divider_i|               ; 1146.9 (1146.9)      ; 1137.3 (1137.3)                  ; 24.3 (24.3)                                       ; 33.9 (33.9)                      ; 0.0 (0.0)            ; 1777 (1777)         ; 330 (330)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|divider:divider_i|radix4_srt_divider:divider_i                                             ; radix4_srt_divider    ; work         ;
;    |ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|     ; 29.5 (29.5)          ; 29.1 (29.1)                      ; 4.7 (4.7)                                         ; 5.2 (5.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|ex_mem_pipeline_reg:ex_mem_pipeline_reg_i                                                  ; ex_mem_pipeline_reg   ; work         ;
;    |ex_out_mux:ex_out_mux_i|                       ; 21.4 (21.4)          ; 19.9 (19.9)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|ex_out_mux:ex_out_mux_i                                                                    ; ex_out_mux            ; work         ;
;    |gen_ram_be:gen_ram_be_i|                       ; 26.3 (26.3)          ; 24.8 (24.8)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 24 (24)             ; 52 (52)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i                                                                    ; gen_ram_be            ; work         ;
;       |altsyncram:ram[0][0][7]__1|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][0][7]__1                                         ; altsyncram            ; work         ;
;          |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][0][7]__1|altsyncram_09n1:auto_generated          ; altsyncram_09n1       ; work         ;
;       |altsyncram:ram[0][1][7]__2|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][1][7]__2                                         ; altsyncram            ; work         ;
;          |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][1][7]__2|altsyncram_09n1:auto_generated          ; altsyncram_09n1       ; work         ;
;       |altsyncram:ram[0][2][7]__3|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][2][7]__3                                         ; altsyncram            ; work         ;
;          |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][2][7]__3|altsyncram_09n1:auto_generated          ; altsyncram_09n1       ; work         ;
;       |altsyncram:ram[0][3][7]__4|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][3][7]__4                                         ; altsyncram            ; work         ;
;          |altsyncram_09n1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |cpu|gen_ram_be:gen_ram_be_i|altsyncram:ram[0][3][7]__4|altsyncram_09n1:auto_generated          ; altsyncram_09n1       ; work         ;
;    |gen_rom:gen_rom_i|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |cpu|gen_rom:gen_rom_i                                                                          ; gen_rom               ; work         ;
;       |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |cpu|gen_rom:gen_rom_i|altsyncram:altsyncram_component                                          ; altsyncram            ; work         ;
;          |altsyncram_f544:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |cpu|gen_rom:gen_rom_i|altsyncram:altsyncram_component|altsyncram_f544:auto_generated           ; altsyncram_f544       ; work         ;
;    |if_dc_pipeline_reg:if_dc_pipeline_reg_i|       ; 26.2 (26.2)          ; 31.9 (31.9)                      ; 5.8 (5.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|if_dc_pipeline_reg:if_dc_pipeline_reg_i                                                    ; if_dc_pipeline_reg    ; work         ;
;    |imm_bta_mux:imm_bta_mux_i|                     ; 15.9 (15.9)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|imm_bta_mux:imm_bta_mux_i                                                                  ; imm_bta_mux           ; work         ;
;    |instruction_word_mux:instruction_word_mux_i|   ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|instruction_word_mux:instruction_word_mux_i                                                ; instruction_word_mux  ; work         ;
;    |mem_mode_mux:mem_mode_mux_i|                   ; 26.2 (26.2)          ; 27.2 (27.2)                      ; 1.6 (1.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 53 (53)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|mem_mode_mux:mem_mode_mux_i                                                                ; mem_mode_mux          ; work         ;
;    |mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|     ; 14.4 (14.4)          ; 17.5 (17.5)                      ; 3.6 (3.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 7 (7)               ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|mem_wb_pipeline_reg:mem_wb_pipeline_reg_i                                                  ; mem_wb_pipeline_reg   ; work         ;
;    |pc_ex_inc:pc_ex_inc_i|                         ; 7.5 (7.5)            ; 8.2 (8.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|pc_ex_inc:pc_ex_inc_i                                                                      ; pc_ex_inc             ; work         ;
;    |pc_inc:pc_inc_i|                               ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|pc_inc:pc_inc_i                                                                            ; pc_inc                ; work         ;
;    |pc_mux:pc_mux_i|                               ; 49.6 (49.6)          ; 58.1 (58.1)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|pc_mux:pc_mux_i                                                                            ; pc_mux                ; work         ;
;    |pf_if_pipeline_reg:pf_if_pipeline_reg_i|       ; 8.1 (8.1)            ; 10.2 (10.2)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|pf_if_pipeline_reg:pf_if_pipeline_reg_i                                                    ; pf_if_pipeline_reg    ; work         ;
;    |register_file:register_file_i|                 ; 648.5 (648.5)        ; 808.8 (808.8)                    ; 168.5 (168.5)                                     ; 8.2 (8.2)                        ; 0.0 (0.0)            ; 681 (681)           ; 1005 (1005)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|register_file:register_file_i                                                              ; register_file         ; work         ;
;    |rs1_fwd_mux:rs1_fwd_mux_i|                     ; 30.1 (30.1)          ; 40.5 (40.5)                      ; 14.5 (14.5)                                       ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|rs1_fwd_mux:rs1_fwd_mux_i                                                                  ; rs1_fwd_mux           ; work         ;
;    |rs2_fwd_mux:rs2_fwd_mux_i|                     ; 17.4 (17.4)          ; 28.8 (28.8)                      ; 14.3 (14.3)                                       ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|rs2_fwd_mux:rs2_fwd_mux_i                                                                  ; rs2_fwd_mux           ; work         ;
;    |rs2_mux:rs2_mux_i|                             ; 19.5 (19.5)          ; 18.7 (18.7)                      ; 1.3 (1.3)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|rs2_mux:rs2_mux_i                                                                          ; rs2_mux               ; work         ;
;    |store_data_fwd_mux:store_data_fwd_mux_i|       ; 2.2 (2.2)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |cpu|store_data_fwd_mux:store_data_fwd_mux_i                                                    ; store_data_fwd_mux    ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; alu_result_ex[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result_ex[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[0]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[1]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[2]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[3]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[4]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[5]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[6]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[7]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[8]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[9]             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[10]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[11]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[12]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[13]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[14]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[15]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[16]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[17]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[18]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[19]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[20]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[21]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[22]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[23]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[24]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[25]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[26]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[27]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[28]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[29]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[30]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pc[31]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; res_n             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk               ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; res_n                                                                        ;                   ;         ;
;      - pc_mux:pc_mux_i|pc[0]~0                                               ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[1]~3                                               ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[2]~6                                               ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[3]~9                                               ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[4]~12                                              ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[5]~15                                              ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[6]~18                                              ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[7]~21                                              ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[8]~24                                              ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[9]~27                                              ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[10]~30                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[11]~33                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[12]~36                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[13]~39                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[14]~42                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[15]~45                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[16]~48                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[17]~51                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[18]~54                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[19]~57                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[20]~60                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[21]~63                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[22]~66                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[23]~69                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[24]~72                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[25]~75                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[26]~78                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[27]~81                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[28]~84                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[29]~87                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[30]~90                                             ; 0                 ; 0       ;
;      - pc_mux:pc_mux_i|pc[31]~93                                             ; 0                 ; 0       ;
;      - divider:divider_i|radix4_srt_divider:divider_i|is_quotient_negative~0 ; 0                 ; 0       ;
; clk                                                                          ;                   ;         ;
+------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; addr_calc:addr_calc_i|be[0]~0                                                  ; MLABCELL_X47_Y24_N36 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; addr_calc:addr_calc_i|be[1]~2                                                  ; MLABCELL_X47_Y24_N39 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; addr_calc:addr_calc_i|be[2]~3                                                  ; MLABCELL_X47_Y24_N33 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; addr_calc:addr_calc_i|be[3]~1                                                  ; MLABCELL_X47_Y24_N24 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; bpu:bpu_i|btc_controls.wdata_tag[15]~40                                        ; MLABCELL_X37_Y17_N36 ; 104     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bpu:bpu_i|btc_controls.wena_target_addr~1                                      ; LABCELL_X38_Y16_N48  ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bpu:bpu_i|btc_controls.wena_valid_bit~1                                        ; LABCELL_X38_Y13_N15  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bpu:bpu_i|jump_predicted_if                                                    ; LABCELL_X36_Y13_N24  ; 65      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                            ; PIN_T21              ; 2120    ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; dbpu:dbpu_i|bpb_controls.wena~0                                                ; LABCELL_X40_Y18_N39  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs1_ex[2]~5                            ; LABCELL_X43_Y16_N6   ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rs2_ex[5]~5                            ; LABCELL_X41_Y16_N15  ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; decoder:decoder_i|Mux89~0                                                      ; LABCELL_X35_Y21_N18  ; 74      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; decoder:decoder_i|stall_dc~0                                                   ; MLABCELL_X42_Y18_N0  ; 145     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; decoder:decoder_i|stall_rest_dc~0                                              ; LABCELL_X40_Y19_N6   ; 391     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|Mux38~0                         ; LABCELL_X27_Y36_N45  ; 96      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|Selector107~0                   ; MLABCELL_X37_Y32_N42 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|Selector35~0                    ; MLABCELL_X32_Y39_N36 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|WideOr1~0                       ; MLABCELL_X37_Y32_N45 ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|WideOr2~0                       ; MLABCELL_X32_Y33_N36 ; 81      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|WideOr5~0                       ; LABCELL_X40_Y32_N12  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[11]~14                ; LABCELL_X36_Y31_N12  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[1]~19                 ; MLABCELL_X37_Y31_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[28]~9                 ; MLABCELL_X37_Y32_N24 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[30]~8                 ; LABCELL_X36_Y33_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|is_quotient_negative~0          ; LABCELL_X35_Y24_N33  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient[29]~1                  ; LABCELL_X40_Y32_N33  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder[7]~0                  ; LABCELL_X40_Y32_N54  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder[7]~1                  ; LABCELL_X40_Y32_N15  ; 63      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[62]~2               ; MLABCELL_X32_Y38_N33 ; 84      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|state.divide                    ; FF_X32_Y33_N41       ; 135     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|state.finished_error            ; FF_X40_Y32_N5        ; 69      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|state.init                      ; FF_X40_Y32_N41       ; 30      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; divider:divider_i|radix4_srt_divider:divider_i|state.norm                      ; FF_X40_Y32_N8        ; 59      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|mem_mode_mem.memory_access.LOAD~reg0 ; FF_X40_Y22_N14       ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; instruction_word_mux:instruction_word_mux_i|process_0~0                        ; LABCELL_X36_Y16_N51  ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[30]~2                  ; MLABCELL_X42_Y24_N21 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~1                                       ; LABCELL_X51_Y20_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~10                                      ; LABCELL_X54_Y20_N27  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~11                                      ; LABCELL_X54_Y20_N0   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~13                                      ; LABCELL_X54_Y20_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~14                                      ; LABCELL_X54_Y20_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~15                                      ; LABCELL_X51_Y20_N36  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~16                                      ; LABCELL_X51_Y20_N24  ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~17                                      ; LABCELL_X49_Y20_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~18                                      ; LABCELL_X54_Y20_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~19                                      ; LABCELL_X51_Y20_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~2                                       ; LABCELL_X51_Y20_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~20                                      ; LABCELL_X51_Y20_N42  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~21                                      ; LABCELL_X54_Y20_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~22                                      ; LABCELL_X54_Y20_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~23                                      ; LABCELL_X54_Y20_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~24                                      ; LABCELL_X51_Y20_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~25                                      ; LABCELL_X54_Y20_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~26                                      ; LABCELL_X48_Y20_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~27                                      ; LABCELL_X51_Y20_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~28                                      ; LABCELL_X49_Y20_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~29                                      ; LABCELL_X51_Y20_N15  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~3                                       ; LABCELL_X51_Y20_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~30                                      ; LABCELL_X51_Y20_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~31                                      ; LABCELL_X51_Y20_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~32                                      ; LABCELL_X49_Y20_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~33                                      ; LABCELL_X49_Y20_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~4                                       ; LABCELL_X51_Y20_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~5                                       ; LABCELL_X51_Y20_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~6                                       ; LABCELL_X51_Y20_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~7                                       ; LABCELL_X51_Y20_N39  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|Decoder0~8                                       ; LABCELL_X51_Y20_N45  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|rs1_dc[31]~12                                    ; LABCELL_X46_Y20_N54  ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; register_file:register_file_i|rs2_dc[31]~12                                    ; LABCELL_X46_Y20_N18  ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; res_n                                                                          ; PIN_P20              ; 1856    ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_T21  ; 2120    ; Global Clock         ; GCLK8            ; --                        ;
; res_n ; PIN_P20  ; 1856    ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                      ; Location                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; bpu:bpu_i|gen_ram:bpb|altsyncram:ram_rtl_0|altsyncram_45n1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 2            ; 1024         ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 1024                        ; 2                           ; 1024                        ; 2                           ; 2048                ; 1           ; 0     ; db/cpu.ram0_gen_ram_aedbff4f.hdl.mif     ; M10K_X39_Y20_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; bpu:bpu_i|gen_ram:btc_tags|altsyncram:ram_rtl_0|altsyncram_i3n1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 20           ; 1024         ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 20480 ; 1024                        ; 20                          ; 1024                        ; 20                          ; 20480               ; 2           ; 0     ; db/cpu.ram0_gen_ram_a9ed17b3.hdl.mif     ; M10K_X39_Y15_N0, M10K_X39_Y14_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; bpu:bpu_i|gen_ram:btc_target_addresses|altsyncram:ram_rtl_0|altsyncram_95n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; db/cpu.ram0_gen_ram_a9ed1bf5.hdl.mif     ; M10K_X39_Y16_N0, M10K_X39_Y18_N0, M10K_X39_Y17_N0, M10K_X39_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; bpu:bpu_i|gen_ram:btc_valid_bits|altsyncram:ram_rtl_0|altsyncram_d6n1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 1            ; 1024         ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 1024                        ; 1                           ; 1024                        ; 1                           ; 1024                ; 1           ; 0     ; db/cpu.ram0_gen_ram_aedbfcec.hdl.mif     ; M10K_X39_Y13_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; gen_ram_be:gen_ram_be_i|altsyncram:ram[0][0][7]__1|altsyncram_09n1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                                     ; M10K_X44_Y26_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; gen_ram_be:gen_ram_be_i|altsyncram:ram[0][1][7]__2|altsyncram_09n1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                                     ; M10K_X44_Y24_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; gen_ram_be:gen_ram_be_i|altsyncram:ram[0][2][7]__3|altsyncram_09n1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                                     ; M10K_X44_Y27_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; gen_ram_be:gen_ram_be_i|altsyncram:ram[0][3][7]__4|altsyncram_09n1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                                     ; M10K_X44_Y25_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; gen_rom:gen_rom_i|altsyncram:altsyncram_component|altsyncram_f544:auto_generated|ALTSYNCRAM           ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; /u/home/clab/st161569/Downloads/main.mif ; M10K_X44_Y17_N0, M10K_X44_Y18_N0, M10K_X44_Y16_N0, M10K_X44_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 10,562 / 217,884 ( 5 % ) ;
; C12 interconnects            ; 130 / 10,080 ( 1 % )     ;
; C2 interconnects             ; 3,284 / 87,208 ( 4 % )   ;
; C4 interconnects             ; 1,787 / 41,360 ( 4 % )   ;
; DQS bus muxes                ; 0 / 21 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )           ;
; Direct links                 ; 853 / 217,884 ( < 1 % )  ;
; Global clocks                ; 2 / 16 ( 13 % )          ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )           ;
; Local interconnects          ; 1,731 / 58,160 ( 3 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 154 / 9,228 ( 2 % )      ;
; R14/C12 interconnect drivers ; 272 / 15,096 ( 2 % )     ;
; R3 interconnects             ; 4,202 / 94,896 ( 4 % )   ;
; R6 interconnects             ; 6,465 / 194,640 ( 3 % )  ;
; Spine clocks                 ; 6 / 180 ( 3 % )          ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )       ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 66        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 64           ; 0            ; 66        ; 66        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 66           ; 66           ; 66           ; 66           ; 66           ; 0         ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 2            ; 66           ; 66           ; 66           ; 66           ; 2            ; 66           ; 66           ; 66           ; 66           ; 2            ; 66           ; 0         ; 0         ; 66           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; alu_result_ex[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[16]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[17]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[18]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[19]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[20]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[21]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[22]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[23]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[24]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[25]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[26]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[27]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[28]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[29]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[30]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result_ex[31]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pc[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; res_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 54.8              ;
; clk             ; clk,I/O              ; 9.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                     ;
+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                 ; Destination Register                                                                                        ; Delay Added in ns ;
+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|mem_mode_mem.data_width.BYTE~reg0     ; gen_ram_be:gen_ram_be_i|ram_0__1__7__bypass[23]                                                             ; 0.520             ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[33]                 ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[63]                                             ; 0.434             ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[13]                 ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[63]                                             ; 0.434             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|mem_mode_mem.memory_access.STORE~reg0 ; gen_ram_be:gen_ram_be_i|ram_0__1__7__bypass[23]                                                             ; 0.432             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|mem_mode_mem.data_width.WORD~reg0     ; gen_ram_be:gen_ram_be_i|ram_0__1__7__bypass[23]                                                             ; 0.417             ;
; divider:divider_i|radix4_srt_divider:divider_i|iteration[2]                     ; divider:divider_i|radix4_srt_divider:divider_i|iteration[5]                                                 ; 0.394             ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|predicted_target_addr_ex[5]             ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[0]                                                       ; 0.382             ;
; divider:divider_i|radix4_srt_divider:divider_i|iteration[1]                     ; divider:divider_i|radix4_srt_divider:divider_i|iteration[5]                                                 ; 0.371             ;
; divider:divider_i|radix4_srt_divider:divider_i|state.divide                     ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[55]                                              ; 0.370             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[6]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[7]                                               ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[7]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[8]                                               ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[8]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[9]                                               ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[9]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[10]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[10]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[11]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[11]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[12]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[12]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[13]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[23]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[24]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[25]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[26]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[26]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[27]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[27]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[28]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[28]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[29]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[29]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[30]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[30]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[31]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[31]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[32]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[33]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[33]                                              ; 0.368             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[39]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[40]                                              ; 0.367             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[15]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[16]                                              ; 0.367             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[16]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[17]                                              ; 0.367             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[17]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[18]                                              ; 0.367             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[18]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[19]                                              ; 0.367             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[19]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[20]                                              ; 0.367             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[20]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[21]                                              ; 0.367             ;
; divider:divider_i|radix4_srt_divider:divider_i|state.init                       ; divider:divider_i|radix4_srt_divider:divider_i|quotient[1]                                                  ; 0.367             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[60]                     ; pc[19]                                                                                                      ; 0.366             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[2]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[3]                                               ; 0.366             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[3]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[4]                                               ; 0.366             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[24]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[26]                                              ; 0.366             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[44]                     ; pc[11]                                                                                                      ; 0.365             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[84]                     ; pc[31]                                                                                                      ; 0.365             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[70]                     ; pc[24]                                                                                                      ; 0.365             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[62]                     ; pc[20]                                                                                                      ; 0.365             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[24]                     ; pc[1]                                                                                                       ; 0.364             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[1]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[3]                                               ; 0.364             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[13]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[14]                                              ; 0.363             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[30]                     ; pc[4]                                                                                                       ; 0.363             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[49]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[50]                                              ; 0.361             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[21]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[22]                                              ; 0.361             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[44]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[45]                                              ; 0.355             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[46]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[47]                                              ; 0.355             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[50]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[51]                                              ; 0.355             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[42]                     ; pc[10]                                                                                                      ; 0.353             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[38]                     ; pc[8]                                                                                                       ; 0.353             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[72]                     ; pc[25]                                                                                                      ; 0.353             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[52]                     ; pc[15]                                                                                                      ; 0.352             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[76]                     ; pc[27]                                                                                                      ; 0.352             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[48]                     ; pc[13]                                                                                                      ; 0.351             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[34]                     ; pc[6]                                                                                                       ; 0.350             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[26]                     ; pc[2]                                                                                                       ; 0.350             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[55]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[56]                                              ; 0.350             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[4]                   ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[5]                                               ; 0.347             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[40]                     ; pc[9]                                                                                                       ; 0.346             ;
; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|predicted_target_addr_ex[6]             ; dc_ex_pipeline_reg:dc_ex_pipeline_reg_i|rd_addr_ex[0]                                                       ; 0.344             ;
; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[32]                    ; divider:divider_i|radix4_srt_divider:divider_i|divisor_r[32]                                                ; 0.343             ;
; divider:divider_i|radix4_srt_divider:divider_i|state.norm                       ; divider:divider_i|radix4_srt_divider:divider_i|state.norm2                                                  ; 0.336             ;
; divider:divider_i|radix4_srt_divider:divider_i|state.finished_normal            ; divider:divider_i|radix4_srt_divider:divider_i|state.result_available                                       ; 0.335             ;
; divider:divider_i|radix4_srt_divider:divider_i|state.finished_error             ; divider:divider_i|radix4_srt_divider:divider_i|quotient[1]                                                  ; 0.335             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[22]                     ; pc[0]                                                                                                       ; 0.320             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|mem_mode_mem.data_width.HALFWORD~reg0 ; gen_ram_be:gen_ram_be_i|altsyncram:ram[0][3][7]__4|altsyncram_09n1:auto_generated|ram_block1a5~porta_we_reg ; 0.320             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[38]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[40]                                              ; 0.319             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[82]                     ; pc[30]                                                                                                      ; 0.319             ;
; bpu:bpu_i|gen_ram:bpb|ram_rtl_0_bypass[24]                                      ; if_dc_pipeline_reg:if_dc_pipeline_reg_i|bpb_state_dc[1]                                                     ; 0.318             ;
; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[0]                  ; divider:divider_i|radix4_srt_divider:divider_i|quotient_int[0]                                              ; 0.317             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[74]                     ; pc[26]                                                                                                      ; 0.314             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[28]                        ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[28]                                                 ; 0.313             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[26]                        ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[26]                                                 ; 0.311             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[23]                        ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[23]                                                 ; 0.311             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[17]                        ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[17]                                                 ; 0.311             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[20]                        ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[20]                                                 ; 0.311             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[42]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[44]                                              ; 0.306             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[61]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[63]                                              ; 0.306             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[36]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[38]                                              ; 0.306             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[34]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[36]                                              ; 0.306             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[43]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[45]                                              ; 0.304             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[45]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[47]                                              ; 0.304             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[68]                     ; pc[23]                                                                                                      ; 0.304             ;
; divider:divider_i|radix4_srt_divider:divider_i|state.result_available           ; divider:divider_i|radix4_srt_divider:divider_i|state.init                                                   ; 0.304             ;
; bpu:bpu_i|gen_ram:btc_target_addresses|ram_rtl_0_bypass[32]                     ; pc[5]                                                                                                       ; 0.303             ;
; bpu:bpu_i|gen_ram:bpb|ram_rtl_0_bypass[22]                                      ; if_dc_pipeline_reg:if_dc_pipeline_reg_i|bpb_state_dc[0]                                                     ; 0.301             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[52]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[54]                                              ; 0.299             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[51]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[53]                                              ; 0.299             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[47]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[48]                                              ; 0.299             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[62]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[63]                                              ; 0.299             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[53]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[54]                                              ; 0.299             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[59]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[60]                                              ; 0.299             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[37]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[38]                                              ; 0.299             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[35]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[36]                                              ; 0.299             ;
; ex_mem_pipeline_reg:ex_mem_pipeline_reg_i|ex_out_mem[18]                        ; mem_wb_pipeline_reg:mem_wb_pipeline_reg_i|mem_result_wb[18]                                                 ; 0.294             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[60]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[62]                                              ; 0.293             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[41]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[43]                                              ; 0.293             ;
; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[57]                  ; divider:divider_i|radix4_srt_divider:divider_i|remainder_r[58]                                              ; 0.292             ;
+---------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CGXFC5C6F27C7 for design "cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "gen_rom:gen_rom_i|altsyncram:altsyncram_component|altsyncram_f544:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 66 pins of 66 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 2112 fanout uses global clock CLKCTRL_G8
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): res_n~inputCLKENA0 with 1690 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:04
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (336004): The Timing Analyzer will use the Classic Timing Analyzer's FMAX_REQUIREMENT assignment (or --fmax command-line argument) as default timing requirement. Any other Classic Timing Analyzer assignment will be ignored.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X34_Y12 to location X45_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 3.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file /u/home/clab/st161569/FachpraktikumRechnerarchitektur/RISCV_Processor_lib/qis/cpu_struct/cpu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2748 megabytes
    Info: Processing ended: Wed Jul 10 15:25:55 2024
    Info: Elapsed time: 00:01:01
    Info: Total CPU time (on all processors): 00:03:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /u/home/clab/st161569/FachpraktikumRechnerarchitektur/RISCV_Processor_lib/qis/cpu_struct/cpu.fit.smsg.


