/*
	*Projeto01.v
	*Descrição:SOmador completo em verilog
*/
module projeto01(input a, b, cin, output s, cout);
	wire [2:0] x;
	
	xor U1(s,a,b,cin);
	and U2(x[0],a,b);
	and U3(x[1],a,cin);
	and U4(x[2],b,cin);
	or U5(cout,x[0],x[1],x[2]);
endmodule 