Fitter report for CCSS_PROCESSOR
Wed Jun 23 09:13:47 2021
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ALTSYNCRAM
 26. |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|altsyncram_fn92:altsyncram1|ALTSYNCRAM
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 23 09:13:47 2021       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; CCSS_PROCESSOR                              ;
; Top-level Entity Name              ; multicore1                                  ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,702 / 114,480 ( 5 % )                     ;
;     Total combinational functions  ; 5,413 / 114,480 ( 5 % )                     ;
;     Dedicated logic registers      ; 1,881 / 114,480 ( 2 % )                     ;
; Total registers                    ; 1881                                        ;
; Total pins                         ; 54 / 529 ( 10 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 10,240 / 3,981,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 8 / 532 ( 2 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Maximum processors allowed for parallel compilation                ; 2                                     ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                       ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------+------------------+-----------------------+
; phase_6:core1|reg_ac:reg_AC|dataout[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[0]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[1]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[2]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[3]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[4]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[5]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[6]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[7]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[8]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[9]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[10]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[11]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[12]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[13]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[14]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core1|reg_ac:reg_AC|dataout[15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core1|reg_ac:reg_AC|dataout[15]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[0]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[1]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[2]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[3]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[4]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[5]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[6]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[7]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[8]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[9]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[10]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[11]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[12]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[13]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[14]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core2|reg_ac:reg_AC|dataout[15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core2|reg_ac:reg_AC|dataout[15]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[0]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[1]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[2]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[3]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[4]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[5]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[6]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[7]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[8]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[9]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[10]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[11]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[12]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[13]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[14]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core3|reg_ac:reg_AC|dataout[15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core3|reg_ac:reg_AC|dataout[15]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[0]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[1]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[2]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[3]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[4]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[5]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[6]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[7]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[8]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[9]~_Duplicate_1                    ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[10]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[11]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[12]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[13]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[14]~_Duplicate_1                   ; Q                ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; phase_6:core4|reg_ac:reg_AC|dataout[15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phase_6:core4|reg_ac:reg_AC|dataout[15]~_Duplicate_1                   ; Q                ;                       ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; Clock_LED  ; PIN_F17       ; QSF Assignment ;
; Location     ;                ;              ; datain[0]  ; PIN_AC27      ; QSF Assignment ;
; Location     ;                ;              ; datain[1]  ; PIN_AD27      ; QSF Assignment ;
; Location     ;                ;              ; datain[2]  ; PIN_AB27      ; QSF Assignment ;
; Location     ;                ;              ; datain[3]  ; PIN_AC26      ; QSF Assignment ;
; Location     ;                ;              ; segmentA   ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; segmentA1  ; PIN_M24       ; QSF Assignment ;
; Location     ;                ;              ; segmentA2  ; PIN_AA25      ; QSF Assignment ;
; Location     ;                ;              ; segmentA3  ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; segmentA4  ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; segmentA5  ; PIN_AD18      ; QSF Assignment ;
; Location     ;                ;              ; segmentA6  ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; segmentA7  ; PIN_AD17      ; QSF Assignment ;
; Location     ;                ;              ; segmentB   ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; segmentB1  ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; segmentB2  ; PIN_AA26      ; QSF Assignment ;
; Location     ;                ;              ; segmentB3  ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; segmentB4  ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; segmentB5  ; PIN_AC18      ; QSF Assignment ;
; Location     ;                ;              ; segmentB6  ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; segmentB7  ; PIN_AE17      ; QSF Assignment ;
; Location     ;                ;              ; segmentC   ; PIN_E17       ; QSF Assignment ;
; Location     ;                ;              ; segmentC1  ; PIN_W21       ; QSF Assignment ;
; Location     ;                ;              ; segmentC2  ; PIN_Y25       ; QSF Assignment ;
; Location     ;                ;              ; segmentC3  ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; segmentC4  ; PIN_AG21      ; QSF Assignment ;
; Location     ;                ;              ; segmentC5  ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; segmentC6  ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; segmentC7  ; PIN_AG17      ; QSF Assignment ;
; Location     ;                ;              ; segmentD   ; PIN_L26       ; QSF Assignment ;
; Location     ;                ;              ; segmentD1  ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; segmentD2  ; PIN_W26       ; QSF Assignment ;
; Location     ;                ;              ; segmentD3  ; PIN_AA21      ; QSF Assignment ;
; Location     ;                ;              ; segmentD4  ; PIN_AH21      ; QSF Assignment ;
; Location     ;                ;              ; segmentD5  ; PIN_AH19      ; QSF Assignment ;
; Location     ;                ;              ; segmentD6  ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; segmentD7  ; PIN_AH17      ; QSF Assignment ;
; Location     ;                ;              ; segmentE   ; PIN_L25       ; QSF Assignment ;
; Location     ;                ;              ; segmentE1  ; PIN_W25       ; QSF Assignment ;
; Location     ;                ;              ; segmentE2  ; PIN_Y26       ; QSF Assignment ;
; Location     ;                ;              ; segmentE3  ; PIN_AD24      ; QSF Assignment ;
; Location     ;                ;              ; segmentE4  ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; segmentE5  ; PIN_AG19      ; QSF Assignment ;
; Location     ;                ;              ; segmentE6  ; PIN_AB15      ; QSF Assignment ;
; Location     ;                ;              ; segmentE7  ; PIN_AF17      ; QSF Assignment ;
; Location     ;                ;              ; segmentF   ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; segmentF1  ; PIN_U23       ; QSF Assignment ;
; Location     ;                ;              ; segmentF2  ; PIN_W27       ; QSF Assignment ;
; Location     ;                ;              ; segmentF3  ; PIN_AF23      ; QSF Assignment ;
; Location     ;                ;              ; segmentF4  ; PIN_AF19      ; QSF Assignment ;
; Location     ;                ;              ; segmentF5  ; PIN_AF18      ; QSF Assignment ;
; Location     ;                ;              ; segmentF6  ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; segmentF7  ; PIN_AG18      ; QSF Assignment ;
; Location     ;                ;              ; segmentG   ; PIN_H22       ; QSF Assignment ;
; Location     ;                ;              ; segmentG1  ; PIN_U24       ; QSF Assignment ;
; Location     ;                ;              ; segmentG2  ; PIN_W28       ; QSF Assignment ;
; Location     ;                ;              ; segmentG3  ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; segmentG4  ; PIN_AE18      ; QSF Assignment ;
; Location     ;                ;              ; segmentG5  ; PIN_AH18      ; QSF Assignment ;
; Location     ;                ;              ; segmentG6  ; PIN_AC17      ; QSF Assignment ;
; Location     ;                ;              ; segmentG7  ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; state[0]   ; PIN_AB24      ; QSF Assignment ;
; Location     ;                ;              ; state[1]   ; PIN_AB23      ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; datain[0]  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; datain[1]  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; datain[2]  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; datain[3]  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentA   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentA1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentA2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentA3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentA4  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentB   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentB1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentB2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentB3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentB4  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentC   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentC1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentC2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentC3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentC4  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentD   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentD1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentD2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentD3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentD4  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentE   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentE1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentE2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentE3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentE4  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentF   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentF1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentF2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentF3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentF4  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentG   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentG1  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentG2  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentG3  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; multicore1     ;              ; segmentG4  ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7478 ) ; 0.00 % ( 0 / 7478 )        ; 0.00 % ( 0 / 7478 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7478 ) ; 0.00 % ( 0 / 7478 )        ; 0.00 % ( 0 / 7478 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7181 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 287 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/output_files/CCSS_PROCESSOR.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 5,702 / 114,480 ( 5 % )      ;
;     -- Combinational with no register       ; 3821                         ;
;     -- Register only                        ; 289                          ;
;     -- Combinational with a register        ; 1592                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 2813                         ;
;     -- 3 input functions                    ; 1592                         ;
;     -- <=2 input functions                  ; 1008                         ;
;     -- Register only                        ; 289                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 3722                         ;
;     -- arithmetic mode                      ; 1691                         ;
;                                             ;                              ;
; Total registers*                            ; 1,881 / 117,053 ( 2 % )      ;
;     -- Dedicated logic registers            ; 1,881 / 114,480 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 449 / 7,155 ( 6 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 54 / 529 ( 10 % )            ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; M9Ks                                        ; 3 / 432 ( < 1 % )            ;
; Total block memory bits                     ; 10,240 / 3,981,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 27,648 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global signals                              ; 8                            ;
;     -- Global clocks                        ; 8 / 20 ( 40 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 2.0% / 1.8% / 2.1%           ;
; Peak interconnect usage (total/H/V)         ; 21.9% / 20.5% / 23.9%        ;
; Maximum fan-out                             ; 353                          ;
; Highest non-global fan-out                  ; 253                          ;
; Total fan-out                               ; 24754                        ;
; Average fan-out                             ; 3.26                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                    ; Low                            ;
;                                             ;                       ;                        ;                                ;
; Total logic elements                        ; 5516 / 114480 ( 5 % ) ; 186 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 3747                  ; 74                     ; 0                              ;
;     -- Register only                        ; 278                   ; 11                     ; 0                              ;
;     -- Combinational with a register        ; 1491                  ; 101                    ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                        ;                                ;
;     -- 4 input functions                    ; 2749                  ; 64                     ; 0                              ;
;     -- 3 input functions                    ; 1522                  ; 70                     ; 0                              ;
;     -- <=2 input functions                  ; 967                   ; 41                     ; 0                              ;
;     -- Register only                        ; 278                   ; 11                     ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Logic elements by mode                      ;                       ;                        ;                                ;
;     -- normal mode                          ; 3555                  ; 167                    ; 0                              ;
;     -- arithmetic mode                      ; 1683                  ; 8                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Total registers                             ; 1769                  ; 112                    ; 0                              ;
;     -- Dedicated logic registers            ; 1769 / 114480 ( 2 % ) ; 112 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Total LABs:  partially or completely used   ; 435 / 7155 ( 6 % )    ; 18 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                        ;                                ;
; Virtual pins                                ; 0                     ; 0                      ; 0                              ;
; I/O pins                                    ; 54                    ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 532 ( 2 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 10240                 ; 0                      ; 0                              ;
; Total RAM block bits                        ; 27648                 ; 0                      ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 3 / 432 ( < 1 % )     ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                        ;                                ;
; Connections                                 ;                       ;                        ;                                ;
;     -- Input Connections                    ; 239                   ; 163                    ; 0                              ;
;     -- Registered Input Connections         ; 134                   ; 121                    ; 0                              ;
;     -- Output Connections                   ; 276                   ; 126                    ; 0                              ;
;     -- Registered Output Connections        ; 16                    ; 126                    ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Internal Connections                        ;                       ;                        ;                                ;
;     -- Total Connections                    ; 24102                 ; 1077                   ; 5                              ;
;     -- Registered Connections               ; 4779                  ; 730                    ; 0                              ;
;                                             ;                       ;                        ;                                ;
; External Connections                        ;                       ;                        ;                                ;
;     -- Top                                  ; 226                   ; 289                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 289                   ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Partition Interface                         ;                       ;                        ;                                ;
;     -- Input Ports                          ; 42                    ; 74                     ; 0                              ;
;     -- Output Ports                         ; 70                    ; 91                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                      ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Registered Ports                            ;                       ;                        ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 53                     ; 0                              ;
;                                             ;                       ;                        ;                                ;
; Port Connectivity                           ;                       ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 28                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 46                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 51                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 60                     ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk2       ; AG14  ; 3        ; 58           ; 0            ; 21           ; 101                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clock_en   ; Y24   ; 5        ; 115          ; 13           ; 0            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; controlRST ; AA23  ; 5        ; 115          ; 10           ; 7            ; 253                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Zout            ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[0]      ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[10]     ; D15   ; 7        ; 58           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[11]     ; C15   ; 7        ; 58           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[12]     ; D16   ; 7        ; 62           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[13]     ; D19   ; 7        ; 83           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[14]     ; E15   ; 7        ; 58           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[15]     ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[16]     ; D13   ; 8        ; 54           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[17]     ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[18]     ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[19]     ; H14   ; 8        ; 49           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[1]      ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[20]     ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[21]     ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[22]     ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[23]     ; J14   ; 8        ; 49           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[2]      ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[3]      ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[4]      ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[5]      ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[6]      ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[7]      ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_out[8]      ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_out[9]      ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[0]  ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[10] ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[11] ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[12] ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[13] ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[14] ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[15] ; E14   ; 8        ; 45           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[16] ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[17] ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[18] ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[19] ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[1]  ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[20] ; C16   ; 7        ; 62           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[21] ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[22] ; B17   ; 7        ; 60           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[23] ; C14   ; 8        ; 52           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[24] ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ctrlsig_out[2]  ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[3]  ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[4]  ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[5]  ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[6]  ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[7]  ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[8]  ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ctrlsig_out[9]  ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; endp            ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; ctrlsig_out[20]         ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; bus_out[12]             ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; ctrlsig_out[21]         ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; ctrlsig_out[22]         ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; bus_out[11]             ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; bus_out[10]             ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; bus_out[21]             ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; bus_out[18]             ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; bus_out[20]             ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; ctrlsig_out[16]         ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; bus_out[22]             ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 63 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 58 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 37 / 72 ( 51 % ) ; 2.5V          ; --           ;
; 8        ; 13 / 71 ( 18 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; ctrlsig_out[19]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ctrlsig_out[21]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; controlRST                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; clk2                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; bus_out[22]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 488        ; 8        ; ctrlsig_out[16]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; ctrlsig_out[22]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; bus_out[18]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 474        ; 8        ; bus_out[17]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 476        ; 8        ; ctrlsig_out[23]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 468        ; 7        ; bus_out[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ctrlsig_out[20]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; bus_out[20]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 475        ; 8        ; bus_out[16]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; bus_out[21]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 469        ; 7        ; bus_out[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 461        ; 7        ; bus_out[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; bus_out[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; ctrlsig_out[15]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 467        ; 7        ; bus_out[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; ctrlsig_out[18]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 427        ; 7        ; ctrlsig_out[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; ctrlsig_out[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; bus_out[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; bus_out[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; bus_out[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; bus_out[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; ctrlsig_out[14]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; bus_out[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 428        ; 7        ; ctrlsig_out[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; ctrlsig_out[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; ctrlsig_out[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; ctrlsig_out[17]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 457        ; 7        ; bus_out[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 453        ; 7        ; endp                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; ctrlsig_out[9]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; bus_out[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 451        ; 7        ; ctrlsig_out[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; bus_out[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; bus_out[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; bus_out[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; bus_out[19]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 464        ; 7        ; Zout                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; ctrlsig_out[11]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; ctrlsig_out[13]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; ctrlsig_out[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; bus_out[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; bus_out[23]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 465        ; 7        ; ctrlsig_out[10]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; ctrlsig_out[12]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; ctrlsig_out[8]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; ctrlsig_out[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; ctrlsig_out[24]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; clock_en                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; bus_out[0]      ; Missing drive strength and slew rate ;
; bus_out[1]      ; Missing drive strength and slew rate ;
; bus_out[2]      ; Missing drive strength and slew rate ;
; bus_out[3]      ; Missing drive strength and slew rate ;
; bus_out[4]      ; Missing drive strength and slew rate ;
; bus_out[5]      ; Missing drive strength and slew rate ;
; bus_out[6]      ; Missing drive strength and slew rate ;
; bus_out[7]      ; Missing drive strength and slew rate ;
; bus_out[8]      ; Incomplete set of assignments        ;
; bus_out[9]      ; Incomplete set of assignments        ;
; bus_out[10]     ; Incomplete set of assignments        ;
; bus_out[11]     ; Incomplete set of assignments        ;
; bus_out[12]     ; Incomplete set of assignments        ;
; bus_out[13]     ; Incomplete set of assignments        ;
; bus_out[14]     ; Incomplete set of assignments        ;
; bus_out[15]     ; Incomplete set of assignments        ;
; bus_out[16]     ; Incomplete set of assignments        ;
; bus_out[17]     ; Incomplete set of assignments        ;
; bus_out[18]     ; Incomplete set of assignments        ;
; bus_out[19]     ; Incomplete set of assignments        ;
; bus_out[20]     ; Incomplete set of assignments        ;
; bus_out[21]     ; Incomplete set of assignments        ;
; bus_out[22]     ; Incomplete set of assignments        ;
; bus_out[23]     ; Incomplete set of assignments        ;
; ctrlsig_out[0]  ; Missing drive strength and slew rate ;
; ctrlsig_out[1]  ; Missing drive strength and slew rate ;
; ctrlsig_out[2]  ; Missing drive strength and slew rate ;
; ctrlsig_out[3]  ; Missing drive strength and slew rate ;
; ctrlsig_out[4]  ; Missing drive strength and slew rate ;
; ctrlsig_out[5]  ; Missing drive strength and slew rate ;
; ctrlsig_out[6]  ; Missing drive strength and slew rate ;
; ctrlsig_out[7]  ; Missing drive strength and slew rate ;
; ctrlsig_out[8]  ; Missing drive strength and slew rate ;
; ctrlsig_out[9]  ; Missing drive strength and slew rate ;
; ctrlsig_out[10] ; Incomplete set of assignments        ;
; ctrlsig_out[11] ; Incomplete set of assignments        ;
; ctrlsig_out[12] ; Incomplete set of assignments        ;
; ctrlsig_out[13] ; Incomplete set of assignments        ;
; ctrlsig_out[14] ; Incomplete set of assignments        ;
; ctrlsig_out[15] ; Incomplete set of assignments        ;
; ctrlsig_out[16] ; Incomplete set of assignments        ;
; ctrlsig_out[17] ; Incomplete set of assignments        ;
; ctrlsig_out[18] ; Incomplete set of assignments        ;
; ctrlsig_out[19] ; Incomplete set of assignments        ;
; ctrlsig_out[20] ; Incomplete set of assignments        ;
; ctrlsig_out[21] ; Incomplete set of assignments        ;
; ctrlsig_out[22] ; Incomplete set of assignments        ;
; ctrlsig_out[23] ; Incomplete set of assignments        ;
; ctrlsig_out[24] ; Incomplete set of assignments        ;
; endp            ; Incomplete set of assignments        ;
; Zout            ; Incomplete set of assignments        ;
; controlRST      ; Incomplete set of assignments        ;
; clock_en        ; Incomplete set of assignments        ;
; bus_out[8]      ; Missing location assignment          ;
; bus_out[9]      ; Missing location assignment          ;
; bus_out[10]     ; Missing location assignment          ;
; bus_out[11]     ; Missing location assignment          ;
; bus_out[12]     ; Missing location assignment          ;
; bus_out[13]     ; Missing location assignment          ;
; bus_out[14]     ; Missing location assignment          ;
; bus_out[15]     ; Missing location assignment          ;
; bus_out[16]     ; Missing location assignment          ;
; bus_out[17]     ; Missing location assignment          ;
; bus_out[18]     ; Missing location assignment          ;
; bus_out[19]     ; Missing location assignment          ;
; bus_out[20]     ; Missing location assignment          ;
; bus_out[21]     ; Missing location assignment          ;
; bus_out[22]     ; Missing location assignment          ;
; bus_out[23]     ; Missing location assignment          ;
; ctrlsig_out[15] ; Missing location assignment          ;
; ctrlsig_out[16] ; Missing location assignment          ;
; ctrlsig_out[17] ; Missing location assignment          ;
; ctrlsig_out[18] ; Missing location assignment          ;
; ctrlsig_out[19] ; Missing location assignment          ;
; ctrlsig_out[20] ; Missing location assignment          ;
; ctrlsig_out[21] ; Missing location assignment          ;
; ctrlsig_out[22] ; Missing location assignment          ;
; ctrlsig_out[23] ; Missing location assignment          ;
; ctrlsig_out[24] ; Missing location assignment          ;
+-----------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |multicore1                                                                                                                             ; 5702 (60)   ; 1881 (48)                 ; 0 (0)         ; 10240       ; 3    ; 8            ; 0       ; 4         ; 54   ; 0            ; 3821 (12)    ; 289 (25)          ; 1592 (23)        ; |multicore1                                                                                                                                                                                                                                                                                                                                            ; multicore1                        ; work         ;
;    |Mem_state:CU|                                                                                                                       ; 28 (28)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 3 (3)             ; 17 (17)          ; |multicore1|Mem_state:CU                                                                                                                                                                                                                                                                                                                               ; Mem_state                         ; work         ;
;    |instruction_memory:IRAM|                                                                                                            ; 90 (0)      ; 55 (0)                    ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 6 (0)             ; 49 (0)           ; |multicore1|instruction_memory:IRAM                                                                                                                                                                                                                                                                                                                    ; instruction_memory                ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 90 (0)      ; 55 (0)                    ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 6 (0)             ; 49 (0)           ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_r8i1:auto_generated|                                                                                               ; 90 (0)      ; 55 (0)                    ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 6 (0)             ; 49 (0)           ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_r8i1                   ; work         ;
;             |altsyncram_ti92:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1                                                                                                                                                                                                                         ; altsyncram_ti92                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 90 (68)     ; 55 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (22)      ; 6 (6)             ; 49 (40)          ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;    |mem_control:MEMCU|                                                                                                                  ; 225 (48)    ; 143 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (42)      ; 15 (0)            ; 134 (22)         ; |multicore1|mem_control:MEMCU                                                                                                                                                                                                                                                                                                                          ; mem_control                       ; work         ;
;       |data_memory:DRAM|                                                                                                                ; 81 (0)      ; 47 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 40 (0)           ; |multicore1|mem_control:MEMCU|data_memory:DRAM                                                                                                                                                                                                                                                                                                         ; data_memory                       ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 81 (0)      ; 47 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 40 (0)           ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                         ; altsyncram                        ; work         ;
;             |altsyncram_7di1:auto_generated|                                                                                            ; 81 (0)      ; 47 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 40 (0)           ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated                                                                                                                                                                                                                                          ; altsyncram_7di1                   ; work         ;
;                |altsyncram_fn92:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|altsyncram_fn92:altsyncram1                                                                                                                                                                                                              ; altsyncram_fn92                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 81 (60)     ; 47 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (22)      ; 7 (7)             ; 40 (31)          ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                             ; sld_rom_sr                        ; work         ;
;       |read_buffer_16bit:readAR3|                                                                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |multicore1|mem_control:MEMCU|read_buffer_16bit:readAR3                                                                                                                                                                                                                                                                                                ; read_buffer_16bit                 ; work         ;
;       |reg_type1_16bit:AR1|                                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR1                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:AR2|                                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR2                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:AR3|                                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR3                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:AR4|                                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |multicore1|mem_control:MEMCU|reg_type1_16bit:AR4                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR1|                                                                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR1                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR2|                                                                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR2                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR3|                                                                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR3                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:DR4|                                                                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|mem_control:MEMCU|reg_type1_16bit:DR4                                                                                                                                                                                                                                                                                                      ; reg_type1_16bit                   ; work         ;
;    |phase_6:core1|                                                                                                                      ; 1326 (0)    ; 398 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 912 (0)      ; 58 (0)            ; 356 (0)          ; |multicore1|phase_6:core1                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 206 (206)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 100 (100)        ; |multicore1|phase_6:core1|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 670 (92)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 643 (67)     ; 0 (0)             ; 27 (25)          ; |multicore1|phase_6:core1|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (0)      ; 0 (0)             ; 2 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (0)      ; 0 (0)             ; 2 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (0)      ; 0 (0)             ; 2 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (275)    ; 0 (0)             ; 2 (2)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (300)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (300)    ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |control:CU|                                                                                                                      ; 96 (96)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 14 (14)           ; 57 (57)          ; |multicore1|phase_6:core1|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDmem|                                                                                                      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core1|read_buffer_16bit:readDmem                                                                                                                                                                                                                                                                                                   ; read_buffer_16bit                 ; work         ;
;       |read_buffer_16bit:readmem|                                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core1|read_buffer_16bit:readmem                                                                                                                                                                                                                                                                                                    ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 6 (6)             ; 10 (10)          ; |multicore1|phase_6:core1|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; |multicore1|phase_6:core1|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core1|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core1|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core1|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core1|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core1|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |multicore1|phase_6:core1|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 35 (35)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 29 (29)          ; |multicore1|phase_6:core1|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |phase_6:core2|                                                                                                                      ; 1290 (0)    ; 368 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 906 (0)      ; 63 (0)            ; 321 (0)          ; |multicore1|phase_6:core2                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 186 (186)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 101 (101)        ; |multicore1|phase_6:core2|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core2|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 5 (5)            ; |multicore1|phase_6:core2|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 670 (92)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 644 (66)     ; 0 (0)             ; 26 (26)          ; |multicore1|phase_6:core2|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (299)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (299)    ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_7pc:add_sub_0|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_7pc:add_sub_0                                                                                                                                                                                                ; add_sub_7pc                       ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |control:CU|                                                                                                                      ; 86 (86)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 21 (21)           ; 47 (47)          ; |multicore1|phase_6:core2|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDmem|                                                                                                      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core2|read_buffer_16bit:readDmem                                                                                                                                                                                                                                                                                                   ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |multicore1|phase_6:core2|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 7 (7)             ; 9 (9)            ; |multicore1|phase_6:core2|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |multicore1|phase_6:core2|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |multicore1|phase_6:core2|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core2|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core2|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core2|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core2|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core2|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |multicore1|phase_6:core2|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core2|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |phase_6:core3|                                                                                                                      ; 1274 (0)    ; 368 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 890 (0)      ; 61 (0)            ; 323 (0)          ; |multicore1|phase_6:core3                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 193 (193)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 103 (103)        ; |multicore1|phase_6:core3|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core3|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core3|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core3|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 3 (3)            ; |multicore1|phase_6:core3|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 670 (92)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 637 (62)     ; 0 (0)             ; 33 (30)          ; |multicore1|phase_6:core3|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 1 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 1 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 1 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (0)      ; 0 (0)             ; 2 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (0)      ; 0 (0)             ; 2 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (0)      ; 0 (0)             ; 2 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (300)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (298)    ; 0 (0)             ; 2 (2)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |control:CU|                                                                                                                      ; 87 (87)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 21 (21)           ; 47 (47)          ; |multicore1|phase_6:core3|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDmem|                                                                                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core3|read_buffer_16bit:readDmem                                                                                                                                                                                                                                                                                                   ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core3|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |multicore1|phase_6:core3|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |multicore1|phase_6:core3|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |multicore1|phase_6:core3|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core3|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core3|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core3|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core3|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |phase_6:core4|                                                                                                                      ; 1293 (0)    ; 368 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 908 (0)      ; 47 (0)            ; 338 (0)          ; |multicore1|phase_6:core4                                                                                                                                                                                                                                                                                                                              ; phase_6                           ; work         ;
;       |BUS:A_bus|                                                                                                                       ; 194 (194)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 102 (102)        ; |multicore1|phase_6:core4|BUS:A_bus                                                                                                                                                                                                                                                                                                                    ; BUS                               ; work         ;
;       |INC_Decoder:inc|                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |multicore1|phase_6:core4|INC_Decoder:inc                                                                                                                                                                                                                                                                                                              ; INC_Decoder                       ; work         ;
;       |OPR_demux:demux1|                                                                                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core4|OPR_demux:demux1                                                                                                                                                                                                                                                                                                             ; OPR_demux                         ; work         ;
;       |WTA_mux:mux1|                                                                                                                    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core4|WTA_mux:mux1                                                                                                                                                                                                                                                                                                                 ; WTA_mux                           ; work         ;
;       |WTR_Decoder:wrt|                                                                                                                 ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; |multicore1|phase_6:core4|WTR_Decoder:wrt                                                                                                                                                                                                                                                                                                              ; WTR_Decoder                       ; work         ;
;       |alu:ALU|                                                                                                                         ; 670 (92)    ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 636 (62)     ; 0 (0)             ; 34 (30)          ; |multicore1|phase_6:core4|alu:ALU                                                                                                                                                                                                                                                                                                                      ; alu                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 1 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 1 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 277 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (0)      ; 0 (0)             ; 1 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (276)    ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 3 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                      ; lpm_divide                        ; work         ;
;             |lpm_divide_ocm:auto_generated|                                                                                             ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 3 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated                                                                                                                                                                                                                                                                        ; lpm_divide_ocm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 3 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                            ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 301 (300)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (297)    ; 0 (0)             ; 3 (3)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                      ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_divide:Mod0|lpm_divide_ocm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                                ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                       ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multicore1|phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                               ; mult_7dt                          ; work         ;
;       |control:CU|                                                                                                                      ; 90 (90)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 23 (23)           ; 45 (45)          ; |multicore1|phase_6:core4|control:CU                                                                                                                                                                                                                                                                                                                   ; control                           ; work         ;
;       |read_buffer_16bit:readDmem|                                                                                                      ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core4|read_buffer_16bit:readDmem                                                                                                                                                                                                                                                                                                   ; read_buffer_16bit                 ; work         ;
;       |reg_SUM:SUM|                                                                                                                     ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_SUM:SUM                                                                                                                                                                                                                                                                                                                  ; reg_SUM                           ; work         ;
;       |reg_ac:reg_AC|                                                                                                                   ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_ac:reg_AC                                                                                                                                                                                                                                                                                                                ; reg_ac                            ; work         ;
;       |reg_type1_16bit:reg_AR|                                                                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_AR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_A|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type1_16bit:reg_A                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_B|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |multicore1|phase_6:core4|reg_type1_16bit:reg_B                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_DR|                                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |multicore1|phase_6:core4|reg_type1_16bit:reg_DR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_IR|                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_IR                                                                                                                                                                                                                                                                                                       ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_M|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type1_16bit:reg_M                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_N|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type1_16bit:reg_N                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_P|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |multicore1|phase_6:core4|reg_type1_16bit:reg_P                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type1_16bit:reg_R|                                                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |multicore1|phase_6:core4|reg_type1_16bit:reg_R                                                                                                                                                                                                                                                                                                        ; reg_type1_16bit                   ; work         ;
;       |reg_type2_16bit:reg_R1|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type2_16bit:reg_R1                                                                                                                                                                                                                                                                                                       ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STA|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STA                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STB|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STB                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type2_16bit:reg_STC|                                                                                                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type2_16bit:reg_STC                                                                                                                                                                                                                                                                                                      ; reg_type2_16bit                   ; work         ;
;       |reg_type3_16bit:reg_COL|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core4|reg_type3_16bit:reg_COL                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_CURR|                                                                                                        ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type3_16bit:reg_CURR                                                                                                                                                                                                                                                                                                     ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_PC|                                                                                                          ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |multicore1|phase_6:core4|reg_type3_16bit:reg_PC                                                                                                                                                                                                                                                                                                       ; reg_type3_16bit                   ; work         ;
;       |reg_type3_16bit:reg_ROW|                                                                                                         ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |multicore1|phase_6:core4|reg_type3_16bit:reg_ROW                                                                                                                                                                                                                                                                                                      ; reg_type3_16bit                   ; work         ;
;       |reg_z:flag_z|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core4|reg_z:flag_z                                                                                                                                                                                                                                                                                                                 ; reg_z                             ; work         ;
;       |scaledclock:clock|                                                                                                               ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |multicore1|phase_6:core4|scaledclock:clock                                                                                                                                                                                                                                                                                                            ; scaledclock                       ; work         ;
;    |scaledclock:clock|                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |multicore1|scaledclock:clock                                                                                                                                                                                                                                                                                                                          ; scaledclock                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 186 (1)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (1)       ; 11 (0)            ; 101 (0)          ; |multicore1|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 185 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 11 (0)            ; 101 (0)          ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 185 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 11 (0)            ; 101 (0)          ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 185 (7)     ; 112 (6)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (1)       ; 11 (1)            ; 101 (0)          ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 183 (0)     ; 106 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 10 (0)            ; 101 (0)          ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 183 (144)   ; 106 (78)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (61)      ; 10 (10)           ; 101 (75)         ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |multicore1|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; bus_out[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[16]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[17]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[18]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[19]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[20]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[21]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[22]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_out[23]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrlsig_out[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; endp            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Zout            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; controlRST      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clock_en        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk2            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                    ;
+-----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------+-------------------+---------+
; controlRST                                          ;                   ;         ;
;      - phase_6:core1|control:CU|present.fetch3      ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.fetch4      ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.add1        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.add2        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.xor1        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.xor2        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.mul1        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.mul2        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldac1       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldac2       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldac3       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldac4       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldac5       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldac6       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldac7       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.moveac1     ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.movetoac1   ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.div1        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.div2        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.mod1        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.mod2        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.inc1        ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.reset1      ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stac1       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stac2       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stac3       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.jump1       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.jumpzy1     ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.clac1       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacreg1    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacreg2    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacreg3    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacreg4    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacreg5    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacreg6    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacreg7    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stacreg1    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stacreg2    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stacreg3    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stacreg4    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stacreg5    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stacreg6    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti1  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti2  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti3  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti4  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti5  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti6  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti7  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti8  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti9  ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti10 ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti11 ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti12 ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti13 ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti14 ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti15 ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.ldacmulti16 ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.stacreg7    ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.fetch2      ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.endop       ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.0000000     ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.moveac1     ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.inc1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.reset1      ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.div1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.add1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.mul1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.mod1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.add2        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.xor2        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.mul2        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.div2        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.xor1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacreg1    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stacreg1    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti1  ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.movetoac1   ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.mod2        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.fetch3      ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stac2       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stacreg2    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldac6       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacreg6    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti15 ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.jump1       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.jumpzy1     ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldac7       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacreg7    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti16 ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldac1       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stac1       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.moveac1     ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.inc1        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.reset1      ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.div1        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.add1        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.mul1        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.mod1        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.add2        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.xor2        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.mul2        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.div2        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.xor1        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacreg1    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stacreg1    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti1  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.movetoac1   ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.mod2        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stac2       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stacreg2    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldac6       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacreg6    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti15 ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.jump1       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.jumpzy1     ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldac7       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacreg7    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti16 ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldac1       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stac1       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.fetch3      ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.moveac1     ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.inc1        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.reset1      ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.div1        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.add1        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.mul1        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.mod1        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.add2        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.xor2        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.mul2        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.div2        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.xor1        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacreg1    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stacreg1    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti1  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.movetoac1   ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.mod2        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stac2       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stacreg2    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldac6       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacreg6    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti15 ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.jump1       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.jumpzy1     ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldac7       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacreg7    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti16 ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldac1       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stac1       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.fetch3      ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.jumpzn1     ; 1                 ; 6       ;
;      - phase_6:core1|control:CU|present.nop1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.fetch4      ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.fetch2      ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.clac1       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldac5       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacreg5    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti14 ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti8  ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti11 ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti5  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.fetch4      ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.clac1       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldac5       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacreg5    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti14 ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti8  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti11 ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti5  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.fetch2      ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.fetch4      ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.clac1       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldac5       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacreg5    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti14 ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti8  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti5  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti11 ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.fetch2      ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.0000000     ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldac4       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacreg4    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti13 ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti7  ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti10 ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti4  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldac4       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacreg4    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti13 ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti7  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti10 ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti4  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.0000000     ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldac4       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacreg4    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti13 ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti7  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti4  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti10 ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.0000000     ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.jumpzn1     ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.nop1        ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stacreg7    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stac3       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stacreg6    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stacreg4    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stacreg5    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldac3       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacreg3    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti12 ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti6  ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti9  ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti3  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldac3       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacreg3    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti12 ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti6  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti9  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti3  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.jumpzn1     ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.nop1        ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stacreg7    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stac3       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stacreg6    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stacreg4    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stacreg5    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldac3       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacreg3    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti12 ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti6  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti3  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti9  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stacreg6    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stacreg4    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.jumpzn1     ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.nop1        ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stacreg7    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stac3       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stacreg5    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.stacreg3    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldac2       ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacreg2    ; 1                 ; 6       ;
;      - phase_6:core2|control:CU|present.ldacmulti2  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldac2       ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacreg2    ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.ldacmulti2  ; 1                 ; 6       ;
;      - phase_6:core4|control:CU|present.stacreg3    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldac2       ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacreg2    ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.ldacmulti2  ; 1                 ; 6       ;
;      - phase_6:core3|control:CU|present.stacreg3    ; 1                 ; 6       ;
; clock_en                                            ;                   ;         ;
;      - phase_6:core1|scaledclock:clock|clk~0        ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[1]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[0]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[2]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[3]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[5]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[6]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[7]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[4]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[11]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[8]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[9]     ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[10]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[12]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[14]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[15]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[13]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[16]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[17]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[18]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[19]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[20]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[21]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[22]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[23]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[24]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[25]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[26]    ; 1                 ; 6       ;
;      - phase_6:core1|scaledclock:clock|count[27]    ; 1                 ; 6       ;
;      - phase_6:core4|scaledclock:clock|clk~0        ; 1                 ; 6       ;
;      - scaledclock:clock|clk~0                      ; 1                 ; 6       ;
;      - phase_6:core2|scaledclock:clock|clk~0        ; 1                 ; 6       ;
;      - phase_6:core4|scaledclock:clock|clk~1        ; 1                 ; 6       ;
;      - phase_6:core3|scaledclock:clock|clk~0        ; 1                 ; 6       ;
; clk2                                                ;                   ;         ;
+-----------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location            ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Mem_state:CU|WideOr1~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X59_Y38_N18  ; 1       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; Mem_state:CU|WideOr5~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y43_N8   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Mem_state:CU|mem_ctrl[1]                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y43_N12  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Mem_state:CU|mem_ctrl[2]                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y43_N20  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Mem_state:CU|mem_ctrl[3]                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y43_N2   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0      ; 217     ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0      ; 22      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; clk2                                                                                                                                                                                                                                                                                                                                                        ; PIN_AG14            ; 101     ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clock_en                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y24             ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; controlRST                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA23            ; 253     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                             ; LCCOMB_X53_Y36_N10  ; 2       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                ; LCCOMB_X53_Y32_N10  ; 7       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                ; LCCOMB_X53_Y36_N8   ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                ; LCCOMB_X53_Y36_N2   ; 9       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~11                                                                                                                                                                                                                     ; LCCOMB_X53_Y36_N6   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17]~2                                                                                                                                                                                                                     ; LCCOMB_X54_Y36_N14  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~5                                                                                                                                                                            ; LCCOMB_X54_Y34_N14  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~7                                                                                                                                                                       ; LCCOMB_X52_Y34_N8   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~8                                                                                                                                                                       ; LCCOMB_X54_Y34_N18  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                  ; LCCOMB_X53_Y37_N30  ; 1       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                     ; LCCOMB_X53_Y37_N22  ; 7       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                     ; LCCOMB_X53_Y37_N0   ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                     ; LCCOMB_X53_Y37_N8   ; 9       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~11                                                                                                                                                                                                          ; LCCOMB_X53_Y37_N28  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~2                                                                                                                                                                                                           ; LCCOMB_X53_Y37_N20  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~1                                                                                                                                                                 ; LCCOMB_X56_Y34_N14  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~14                                                                                                                                                           ; LCCOMB_X56_Y34_N28  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~19                                                                                                                                                           ; LCCOMB_X56_Y36_N8   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|INC_Decoder:inc|inc_R1~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y50_N6   ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|INC_Decoder:inc|inc_STA~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X61_Y50_N20  ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|INC_Decoder:inc|inc_STB~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y50_N2   ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|INC_Decoder:inc|inc_STC~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X61_Y51_N14  ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|WTR_Decoder:wrt|decoder_out~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y48_N20  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|WTR_Decoder:wrt|decoder_out~10                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y48_N0   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|WTR_Decoder:wrt|decoder_out~6                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y50_N28  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|WTR_Decoder:wrt|decoder_out~7                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y50_N14  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|WTR_Decoder:wrt|wtr_N                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y50_N12  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|WTR_Decoder:wrt|wtr_R~3                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X61_Y50_N12  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|alu:ALU|alu_out[3]~21                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y55_N24  ; 15      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|alu:ALU|alu_out[3]~36                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y55_N6   ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|control:CU|WideOr11                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X62_Y51_N4   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|control:CU|WideOr4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y51_N0   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|control:CU|end_process                                                                                                                                                                                                                                                                                                                        ; FF_X57_Y51_N13      ; 4       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|control:CU|end_process                                                                                                                                                                                                                                                                                                                        ; FF_X57_Y51_N13      ; 24      ; Clock                    ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; phase_6:core1|control:CU|present.fetch3                                                                                                                                                                                                                                                                                                                     ; FF_X58_Y51_N17      ; 52      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_SUM:SUM|dataout~3                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y50_N18  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_ac:reg_AC|dataout~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X61_Y53_N0   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type2_16bit:reg_R1|dataout~18                                                                                                                                                                                                                                                                                                             ; LCCOMB_X61_Y50_N16  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type2_16bit:reg_STA|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X61_Y50_N22  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type2_16bit:reg_STB|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X66_Y50_N4   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type2_16bit:reg_STC|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X61_Y50_N18  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type3_16bit:reg_COL|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X61_Y50_N10  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type3_16bit:reg_CURR|dataout~19                                                                                                                                                                                                                                                                                                           ; LCCOMB_X61_Y50_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type3_16bit:reg_PC|dataout~18                                                                                                                                                                                                                                                                                                             ; LCCOMB_X58_Y51_N18  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|reg_type3_16bit:reg_ROW|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X66_Y48_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core1|scaledclock:clock|clk                                                                                                                                                                                                                                                                                                                         ; FF_X110_Y20_N25     ; 353     ; Clock                    ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; phase_6:core2|INC_Decoder:inc|inc_R1~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X57_Y43_N0   ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|INC_Decoder:inc|inc_STA~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X57_Y44_N24  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|INC_Decoder:inc|inc_STB~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y44_N14  ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|INC_Decoder:inc|inc_STC~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y44_N0   ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|WTR_Decoder:wrt|decoder_out~11                                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y44_N14  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|WTR_Decoder:wrt|decoder_out~12                                                                                                                                                                                                                                                                                                                ; LCCOMB_X58_Y44_N6   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|WTR_Decoder:wrt|decoder_out~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y44_N30  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|WTR_Decoder:wrt|decoder_out~5                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y44_N4   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|WTR_Decoder:wrt|wtr_N                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y44_N26  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|WTR_Decoder:wrt|wtr_R~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X57_Y44_N12  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|alu:ALU|alu_out[3]~21                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y44_N18  ; 15      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|alu:ALU|alu_out[3]~36                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X52_Y44_N22  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|control:CU|WideOr11                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X55_Y41_N14  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|control:CU|WideOr4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X55_Y40_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|control:CU|present.fetch3                                                                                                                                                                                                                                                                                                                     ; FF_X54_Y40_N7       ; 47      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_SUM:SUM|dataout~3                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y44_N22  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_ac:reg_AC|dataout~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y43_N6   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type2_16bit:reg_R1|dataout~18                                                                                                                                                                                                                                                                                                             ; LCCOMB_X56_Y44_N10  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type2_16bit:reg_STA|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X57_Y43_N2   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type2_16bit:reg_STB|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y45_N2   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type2_16bit:reg_STC|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y45_N16  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type3_16bit:reg_COL|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X57_Y44_N8   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type3_16bit:reg_CURR|dataout~19                                                                                                                                                                                                                                                                                                           ; LCCOMB_X58_Y44_N16  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type3_16bit:reg_PC|dataout~20                                                                                                                                                                                                                                                                                                             ; LCCOMB_X54_Y40_N6   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|reg_type3_16bit:reg_ROW|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y42_N18  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core2|scaledclock:clock|clk                                                                                                                                                                                                                                                                                                                         ; FF_X111_Y21_N17     ; 351     ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; phase_6:core3|INC_Decoder:inc|inc_R1~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X62_Y35_N0   ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|INC_Decoder:inc|inc_STA~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X67_Y32_N18  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|INC_Decoder:inc|inc_STB~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y35_N22  ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|INC_Decoder:inc|inc_STC~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y35_N4   ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|WTR_Decoder:wrt|decoder_out~54                                                                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y34_N4   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|WTR_Decoder:wrt|decoder_out~55                                                                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y34_N16  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|WTR_Decoder:wrt|decoder_out~56                                                                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y34_N10  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|WTR_Decoder:wrt|decoder_out~59                                                                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y34_N22  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|WTR_Decoder:wrt|wtr_N                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y34_N14  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|WTR_Decoder:wrt|wtr_R~8                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y34_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|alu:ALU|alu_out[7]~21                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X69_Y37_N8   ; 15      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|alu:ALU|alu_out[7]~36                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X69_Y37_N6   ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|control:CU|WideOr11                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y36_N22  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|control:CU|WideOr4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y36_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|control:CU|present.fetch3                                                                                                                                                                                                                                                                                                                     ; FF_X65_Y36_N17      ; 47      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_SUM:SUM|dataout~3                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y35_N6   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_ac:reg_AC|dataout~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X67_Y33_N2   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type2_16bit:reg_R1|dataout~18                                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y35_N10  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type2_16bit:reg_STA|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X63_Y34_N2   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type2_16bit:reg_STB|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X62_Y35_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type2_16bit:reg_STC|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X62_Y35_N14  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type3_16bit:reg_COL|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X63_Y30_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type3_16bit:reg_CURR|dataout~19                                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y30_N30  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type3_16bit:reg_PC|dataout~20                                                                                                                                                                                                                                                                                                             ; LCCOMB_X65_Y36_N16  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|reg_type3_16bit:reg_ROW|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X62_Y33_N8   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core3|scaledclock:clock|clk                                                                                                                                                                                                                                                                                                                         ; FF_X111_Y21_N19     ; 351     ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; phase_6:core4|INC_Decoder:inc|inc_R1~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y32_N20  ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|INC_Decoder:inc|inc_STA~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y32_N24  ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|INC_Decoder:inc|inc_STB~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y33_N8   ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|INC_Decoder:inc|inc_STC~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y33_N26  ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|WTR_Decoder:wrt|decoder_out~63                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y32_N14  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|WTR_Decoder:wrt|decoder_out~64                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y32_N8   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|WTR_Decoder:wrt|decoder_out~68                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y32_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|WTR_Decoder:wrt|decoder_out~69                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y32_N26  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|WTR_Decoder:wrt|wtr_N~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y32_N8   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|WTR_Decoder:wrt|wtr_R~3                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y32_N14  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|alu:ALU|alu_out[13]~21                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y29_N16  ; 15      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|alu:ALU|alu_out[13]~36                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y29_N14  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|control:CU|WideOr11                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y30_N26  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|control:CU|WideOr4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y30_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|control:CU|present.fetch3                                                                                                                                                                                                                                                                                                                     ; FF_X52_Y30_N25      ; 26      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_SUM:SUM|dataout~3                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y33_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_ac:reg_AC|dataout~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y29_N0   ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type2_16bit:reg_R1|dataout~18                                                                                                                                                                                                                                                                                                             ; LCCOMB_X46_Y32_N30  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type2_16bit:reg_STA|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y32_N28  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type2_16bit:reg_STB|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y32_N18  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type2_16bit:reg_STC|dataout~18                                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y32_N16  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type3_16bit:reg_COL|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y33_N0   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type3_16bit:reg_CURR|dataout~19                                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y33_N10  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type3_16bit:reg_PC|dataout~20                                                                                                                                                                                                                                                                                                             ; LCCOMB_X52_Y30_N24  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|reg_type3_16bit:reg_ROW|dataout~19                                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y33_N4   ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; phase_6:core4|scaledclock:clock|clk                                                                                                                                                                                                                                                                                                                         ; FF_X110_Y21_N3      ; 351     ; Clock                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; phase_6:core4|scaledclock:clock|clk~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X110_Y20_N12 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; scaledclock:clock|clk                                                                                                                                                                                                                                                                                                                                       ; FF_X110_Y21_N9      ; 143     ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X56_Y33_N27      ; 51      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X56_Y32_N2   ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X56_Y32_N12  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X52_Y32_N28  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2            ; LCCOMB_X55_Y31_N28  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X53_Y33_N1       ; 12      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~2                            ; LCCOMB_X55_Y33_N8   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X53_Y33_N23      ; 10      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                              ; FF_X54_Y33_N17      ; 12      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~12                           ; LCCOMB_X55_Y33_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                              ; FF_X54_Y33_N23      ; 10      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                              ; LCCOMB_X52_Y33_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~12              ; LCCOMB_X55_Y33_N18  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~19              ; LCCOMB_X56_Y31_N20  ; 5       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X55_Y32_N26  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                     ; LCCOMB_X52_Y33_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~13                    ; LCCOMB_X55_Y33_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~13      ; LCCOMB_X54_Y34_N28  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~22 ; LCCOMB_X54_Y31_N4   ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~23 ; LCCOMB_X54_Y34_N6   ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X55_Y34_N25      ; 15      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X56_Y33_N15      ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X56_Y33_N7       ; 49      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X56_Y33_N18  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X54_Y34_N31      ; 29      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X55_Y31_N4   ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                   ;
+--------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                 ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP         ; JTAG_X1_Y37_N0  ; 217     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clk2                                 ; PIN_AG14        ; 101     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; phase_6:core1|control:CU|end_process ; FF_X57_Y51_N13  ; 24      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; phase_6:core1|scaledclock:clock|clk  ; FF_X110_Y20_N25 ; 353     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; phase_6:core2|scaledclock:clock|clk  ; FF_X111_Y21_N17 ; 351     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; phase_6:core3|scaledclock:clock|clk  ; FF_X111_Y21_N19 ; 351     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; phase_6:core4|scaledclock:clock|clk  ; FF_X110_Y21_N3  ; 351     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; scaledclock:clock|clk                ; FF_X110_Y21_N9  ; 143     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                     ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ALTSYNCRAM            ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 24           ; 256          ; 24           ; yes                    ; yes                     ; yes                    ; no                      ; 6144 ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 2    ; IRAM.mif    ; M9K_X51_Y35_N0, M9K_X51_Y36_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|altsyncram_fn92:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; DRAM4-4.mif ; M9K_X51_Y37_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |multicore1|instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ALTSYNCRAM                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(000001100000000000001111) (1400017) (393231) (6000F)    ;(000001010000000000000111) (1200007) (327687) (50007)   ;(000011010000000000000100) (3200004) (851972) (D0004)   ;(000000100000000000000000) (400000) (131072) (20000)   ;(000001010000000000001110) (1200016) (327694) (5000E)   ;(000010100000000000000111) (2400007) (655367) (A0007)   ;(000100000000000001101000) (4000150) (1048680) (100068)   ;(000000100000000000000001) (400001) (131073) (20001)   ;
;8;(000010100000000000001110) (2400016) (655374) (A000E)    ;(000001010000000000000001) (1200001) (327681) (50001)   ;(000000100000000000000010) (400002) (131074) (20002)   ;(000001010000000000000010) (1200002) (327682) (50002)   ;(000000100000000000000011) (400003) (131075) (20003)   ;(000001010000000000000011) (1200003) (327683) (50003)   ;(000000100000000000000100) (400004) (131076) (20004)   ;(000001010000000000001001) (1200011) (327689) (50009)   ;
;16;(000001100000000000001111) (1400017) (393231) (6000F)    ;(000010010000000000000001) (2200001) (589825) (90001)   ;(000010010000000000000010) (2200002) (589826) (90002)   ;(000001110000000000001001) (1600011) (458761) (70009)   ;(000001010000000000001001) (1200011) (327689) (50009)   ;(000001010000000000001100) (1200014) (327692) (5000C)   ;(000000100000000000000101) (400005) (131077) (20005)   ;(000001010000000000001010) (1200012) (327690) (5000A)   ;
;24;(000001010000000000001101) (1200015) (327693) (5000D)    ;(000000100000000000000110) (400006) (131078) (20006)   ;(000001010000000000001011) (1200013) (327691) (5000B)   ;(000001100000000000001111) (1400017) (393231) (6000F)   ;(000010010000000000000001) (2200001) (589825) (90001)   ;(000010010000000000000011) (2200003) (589827) (90003)   ;(000001110000000000001011) (1600013) (458763) (7000B)   ;(000001010000000000001011) (1200013) (327691) (5000B)   ;
;32;(000011100000000000000101) (3400005) (917509) (E0005)    ;(000001100000000000000101) (1400005) (393221) (60005)   ;(000010000000000000000001) (2000001) (524289) (80001)   ;(000100000000000001101000) (4000150) (1048680) (100068)   ;(000011100000000000000010) (3400002) (917506) (E0002)   ;(000001100000000000000110) (1400006) (393222) (60006)   ;(000010000000000000000011) (2000003) (524291) (80003)   ;(000100000000000000111101) (4000075) (1048637) (10003D)   ;
;40;(000011100000000000001100) (3400014) (917516) (E000C)    ;(000001100000000000000111) (1400007) (393223) (60007)   ;(000010000000000000000010) (2000002) (524290) (80002)   ;(000100000000000000110100) (4000064) (1048628) (100034)   ;(000100110000000000001001) (4600011) (1245193) (130009)   ;(000001010000000000000100) (1200004) (327684) (50004)   ;(000100010000000000001010) (4200012) (1114122) (11000A)   ;(000010010000000000000100) (2200004) (589828) (90004)   ;
;48;(000001110000000000001000) (1600010) (458760) (70008)    ;(000001010000000000001000) (1200010) (327688) (50008)   ;(000011010000000000011100) (3200034) (851996) (D001C)   ;(000001000000000000101001) (1000051) (262185) (40029)   ;(000001100000000000001000) (1400010) (393224) (60008)   ;(000100100000000000001011) (4400013) (1179659) (12000B)   ;(000011010000000000100010) (3200042) (852002) (D0022)   ;(000011100000000000000100) (3400004) (917508) (E0004)   ;
;56;(000001100000000000000101) (1400005) (393221) (60005)    ;(000010010000000000000010) (2200002) (589826) (90002)   ;(000001110000000000001100) (1600014) (458764) (7000C)   ;(000001010000000000001001) (1200011) (327689) (50009)   ;(000001000000000000100101) (1000045) (262181) (40025)   ;(000011010000000000000001) (3200001) (851969) (D0001)   ;(000001100000000000000101) (1400005) (393221) (60005)   ;(000010010000000000000010) (2200002) (589826) (90002)   ;
;64;(000001110000000000001100) (1600014) (458764) (7000C)    ;(000001010000000000001001) (1200011) (327689) (50009)   ;(000001100000000000001101) (1400015) (393229) (6000D)   ;(000001010000000000001010) (1200012) (327690) (5000A)   ;(000001000000000000100001) (1000041) (262177) (40021)   ;(111111110000000000000000) (77600000) (16711680) (FF0000)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;72;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;80;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;88;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;96;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;104;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;112;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;120;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;128;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;136;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;144;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;152;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;160;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;168;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;176;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;184;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;192;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;200;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;208;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;216;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;224;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;232;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;240;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;
;248;(000000000000000000000000) (0) (0) (00)    ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;(000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |multicore1|mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|altsyncram_fn92:altsyncram1|ALTSYNCRAM                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000100) (4) (4) (04)    ;(0000000000000100) (4) (4) (04)   ;(0000000000000010) (2) (2) (02)   ;(0000000000000100) (4) (4) (04)   ;(0000000000000111) (7) (7) (07)   ;(0000000000001111) (17) (15) (0F)   ;(0000000000010111) (27) (23) (17)   ;(0000000000000001) (1) (1) (01)   ;
;8;(0000000000000010) (2) (2) (02)    ;(0000000000000011) (3) (3) (03)   ;(0000000000000100) (4) (4) (04)   ;(0000000000000101) (5) (5) (05)   ;(0000000000000110) (6) (6) (06)   ;(0000000000000111) (7) (7) (07)   ;(0000000000001000) (10) (8) (08)   ;(0000000000000001) (1) (1) (01)   ;
;16;(0000000000000101) (5) (5) (05)    ;(0000000000000010) (2) (2) (02)   ;(0000000000000110) (6) (6) (06)   ;(0000000000000011) (3) (3) (03)   ;(0000000000000111) (7) (7) (07)   ;(0000000000000100) (4) (4) (04)   ;(0000000000001000) (10) (8) (08)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y56_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    phase_6:core1|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y56_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    phase_6:core2|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y44_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    phase_6:core4|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y26_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    phase_6:core3|alu:ALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y33_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 9,113 / 342,891 ( 3 % )   ;
; C16 interconnects     ; 82 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 4,691 / 209,544 ( 2 % )   ;
; Direct links          ; 1,401 / 342,891 ( < 1 % ) ;
; Global clocks         ; 8 / 20 ( 40 % )           ;
; Local interconnects   ; 2,512 / 119,088 ( 2 % )   ;
; R24 interconnects     ; 89 / 9,963 ( < 1 % )      ;
; R4 interconnects      ; 5,601 / 289,782 ( 2 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.70) ; Number of LABs  (Total = 449) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 45                            ;
; 2                                           ; 14                            ;
; 3                                           ; 9                             ;
; 4                                           ; 2                             ;
; 5                                           ; 4                             ;
; 6                                           ; 2                             ;
; 7                                           ; 5                             ;
; 8                                           ; 6                             ;
; 9                                           ; 3                             ;
; 10                                          ; 8                             ;
; 11                                          ; 10                            ;
; 12                                          ; 14                            ;
; 13                                          ; 12                            ;
; 14                                          ; 27                            ;
; 15                                          ; 48                            ;
; 16                                          ; 240                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.05) ; Number of LABs  (Total = 449) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 40                            ;
; 1 Clock                            ; 217                           ;
; 1 Clock enable                     ; 124                           ;
; 1 Sync. load                       ; 30                            ;
; 2 Clock enables                    ; 49                            ;
; 2 Clocks                           ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.43) ; Number of LABs  (Total = 449) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 33                            ;
; 2                                            ; 19                            ;
; 3                                            ; 7                             ;
; 4                                            ; 6                             ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 7                             ;
; 13                                           ; 3                             ;
; 14                                           ; 22                            ;
; 15                                           ; 12                            ;
; 16                                           ; 134                           ;
; 17                                           ; 17                            ;
; 18                                           ; 17                            ;
; 19                                           ; 11                            ;
; 20                                           ; 8                             ;
; 21                                           ; 12                            ;
; 22                                           ; 5                             ;
; 23                                           ; 12                            ;
; 24                                           ; 8                             ;
; 25                                           ; 10                            ;
; 26                                           ; 11                            ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 1                             ;
; 32                                           ; 40                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.75) ; Number of LABs  (Total = 449) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 53                            ;
; 2                                               ; 15                            ;
; 3                                               ; 18                            ;
; 4                                               ; 10                            ;
; 5                                               ; 16                            ;
; 6                                               ; 17                            ;
; 7                                               ; 26                            ;
; 8                                               ; 22                            ;
; 9                                               ; 36                            ;
; 10                                              ; 27                            ;
; 11                                              ; 24                            ;
; 12                                              ; 20                            ;
; 13                                              ; 28                            ;
; 14                                              ; 18                            ;
; 15                                              ; 22                            ;
; 16                                              ; 82                            ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 7                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.99) ; Number of LABs  (Total = 449) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 20                            ;
; 3                                            ; 14                            ;
; 4                                            ; 19                            ;
; 5                                            ; 9                             ;
; 6                                            ; 8                             ;
; 7                                            ; 9                             ;
; 8                                            ; 7                             ;
; 9                                            ; 4                             ;
; 10                                           ; 14                            ;
; 11                                           ; 4                             ;
; 12                                           ; 11                            ;
; 13                                           ; 9                             ;
; 14                                           ; 13                            ;
; 15                                           ; 11                            ;
; 16                                           ; 9                             ;
; 17                                           ; 25                            ;
; 18                                           ; 20                            ;
; 19                                           ; 38                            ;
; 20                                           ; 11                            ;
; 21                                           ; 11                            ;
; 22                                           ; 4                             ;
; 23                                           ; 14                            ;
; 24                                           ; 7                             ;
; 25                                           ; 21                            ;
; 26                                           ; 7                             ;
; 27                                           ; 24                            ;
; 28                                           ; 13                            ;
; 29                                           ; 14                            ;
; 30                                           ; 12                            ;
; 31                                           ; 9                             ;
; 32                                           ; 12                            ;
; 33                                           ; 12                            ;
; 34                                           ; 18                            ;
; 35                                           ; 2                             ;
; 36                                           ; 11                            ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 28           ; 0            ; 28           ; 0            ; 0            ; 58        ; 28           ; 0            ; 58        ; 58        ; 0            ; 51           ; 0            ; 0            ; 3            ; 0            ; 51           ; 3            ; 0            ; 0            ; 0            ; 51           ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 30           ; 58           ; 30           ; 58           ; 58           ; 0         ; 30           ; 58           ; 0         ; 0         ; 58           ; 7            ; 58           ; 58           ; 55           ; 58           ; 7            ; 55           ; 58           ; 58           ; 58           ; 7            ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; bus_out[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_out[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrlsig_out[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; endp                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Zout                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; controlRST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_en            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                 ; Destination Register                                                                                                                                          ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0] ; mem_control:MEMCU|data_memory:DRAM|altsyncram:altsyncram_component|altsyncram_7di1:auto_generated|altsyncram_fn92:altsyncram1|ram_block3a8~portb_address_reg0 ; 0.137             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device EP4CE115F29C7 for design "CCSS_PROCESSOR"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 26 pins of 54 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CCSS_PROCESSOR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: scaledclock:clock|clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|q_a[0] is being clocked by scaledclock:clock|clk
Warning (332060): Node: phase_6:core1|scaledclock:clock|clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register phase_6:core1|reg_type3_16bit:reg_PC|dataout[7] is being clocked by phase_6:core1|scaledclock:clock|clk
Warning (332060): Node: clk2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register phase_6:core1|scaledclock:clock|clk is being clocked by clk2
Warning (332060): Node: phase_6:core1|control:CU|end_process was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register storecount[20] is being clocked by phase_6:core1|control:CU|end_process
Warning (332060): Node: phase_6:core2|scaledclock:clock|clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register phase_6:core2|reg_type1_16bit:reg_AR|dataout[7] is being clocked by phase_6:core2|scaledclock:clock|clk
Warning (332060): Node: phase_6:core4|scaledclock:clock|clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register phase_6:core4|reg_type1_16bit:reg_AR|dataout[6] is being clocked by phase_6:core4|scaledclock:clock|clk
Warning (332060): Node: phase_6:core3|scaledclock:clock|clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register phase_6:core3|reg_type3_16bit:reg_PC|dataout[14] is being clocked by phase_6:core3|scaledclock:clock|clk
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk2~input (placed in PIN AG14 (CLK15, DIFFCLK_6p)) File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/multicore1.v Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node phase_6:core1|scaledclock:clock|clk  File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node phase_6:core1|scaledclock:clock|clk~0 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
Info (176353): Automatically promoted node phase_6:core2|scaledclock:clock|clk  File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node phase_6:core2|scaledclock:clock|clk~0 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
Info (176353): Automatically promoted node phase_6:core3|scaledclock:clock|clk  File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node phase_6:core3|scaledclock:clock|clk~0 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
Info (176353): Automatically promoted node phase_6:core4|scaledclock:clock|clk  File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node phase_6:core4|scaledclock:clock|clk~1 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node scaledclock:clock|clk  File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node scaledclock:clock|clk~0 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/scaledclock.v Line: 6
Info (176353): Automatically promoted node phase_6:core1|control:CU|end_process  File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/control.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a0 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 42
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a1 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 80
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a2 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 118
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a3 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 156
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a4 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 194
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a5 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 232
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a6 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 270
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a7 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 308
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a8 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 346
        Info (176357): Destination node instruction_memory:IRAM|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|altsyncram_ti92:altsyncram1|ram_block3a9 File: D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/db/altsyncram_ti92.tdf Line: 384
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 64 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 26 (unused VREF, 2.5V VCCIO, 0 input, 26 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 25 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Clock_LED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "datain[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "datain[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "datain[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "datain[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentA7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentB7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentC7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentD7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentE7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentF7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segmentG7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "state[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "state[1]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 1.62 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/output_files/CCSS_PROCESSOR.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 79 warnings
    Info: Peak virtual memory: 5553 megabytes
    Info: Processing ended: Wed Jun 23 09:13:49 2021
    Info: Elapsed time: 00:01:13
    Info: Total CPU time (on all processors): 00:00:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents_fpga_project/FPGA/Working codes/SIMULATION MULTICORE3/3.Quartus Files cleaned edited V2/output_files/CCSS_PROCESSOR.fit.smsg.


