# 存储器

### 存储器分类

按存储介质（寄存 '0'/'1' 的物质或元器件）分类：

* 半导体存储器：体积小、功耗低、存取时间短；易失性
  * 晶体管-晶体管双极型（TTL）半导体存储器：高速
  * 金属氧化物（MOS）半导体存储器：制造简单、功耗小，广泛使用
* 磁表面存储器：在金属或塑料基体表面涂一层磁性材料作为记录介质，非易失，如磁盘、磁带、磁鼓
* 磁芯存储器：硬磁材料做成的环状元件，磁芯中穿有垂直交叉的驱动线（用来写）和斜向的读出线，不易失，已淘汰
* 光盘存储器：用激光在记录介质上进行读写的存储器，非易失性，记录密度高、耐用性好、可互换性强

按存取方式分类：

* 随机存储器 RAM ：任何一个存储单元都可随机存取， 按存储信息的原理又可分为 SRAM（用触发器工作原理存储信息） 和 DRAM（靠电容存储电荷的原理来寄存信息）
* 只读存储器 ROM ：可与随机存储器统一构成主存的地址域
  * 掩模型只读存储器（Masked ROM，MROM）
  * 可编程只读存储器（Programmable ROM，PROM）
  * 可擦写可编程只读存储器（Erasable Programmable ROM，EPROM）
  * 电可擦写可编程只读存储器（ Electrically Erasable Programmable ROM，EEPROM）
* 顺序存存取储器：又称串行访问存储器
* 直接存取存储器：又称部分串行访问存储器，例如磁盘，先直接找到磁道，再顺序寻访

按在计算机中的作用分类：

![](http://oohkn7mnd.bkt.clouddn.com/scan2018-03-21_4.jpg?imageView/2/w/450/q/90)



### 存储器的层次结构

存储器有三个主要性能指标：速度、容量、每位价格

![](http://oohkn7mnd.bkt.clouddn.com/scan2018-03-21_6.jpg?imageView/2/w/450/q/90)

存储系统层次结构主要体现在缓存-主存和主存-辅存两个层次上

![](http://oohkn7mnd.bkt.clouddn.com/scan2018-03-21_7.jpg)

## 主存

### 主存储器的主要技术指标

存储容量

速度：由存取时间和存取周期来表示

带宽

### 半导体存储芯片

![](http://oohkn7mnd.bkt.clouddn.com/scan2018-03-21_8.jpg)

半导体存储芯片的译码驱动方式

* 线选法：用一根字选择线直接选中一个存储单元的各位
* 重合法：用两根选择线选中一个存储单元

![](http://oohkn7mnd.bkt.clouddn.com/scan2018-03-21_9.jpg)

### 静态 RAM

静态 RAM 基本电路

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_1.jpg?imageView/2/w/450/q/90)

####  Inter 2114 芯片举例

当 CS非 和 WE非 均为低电平时，输入三态门打开；当CS非 低电平、 WE非 高电平时，输出三态门打开。

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_2.jpg?imageView/2/w/600/q/90)

#### 读写周期时序

只有当地址有效经 tA 后，且当片选有效经 tCO 后，数据才能稳定输出。

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_3.jpg?imageView/2/w/450/q/90)

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_4.jpg?imageView/2/w/450/q/90)

### 动态 RAM

常见的动态 RAM 基本单元电路有三管（MOS 管）式和单管式两种。

#### 动态 RAM 的刷新

存储单元长期得不到访问，原信息会慢慢消失，因此需要在一定时间（称为刷新周期，一般 2ms）内对全部基本单元电路按行刷新，行地址由刷新地址计数器给出。

* 集中刷新：在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻读写必须停止
* 分散刷新：对每行存储单元的刷新分散到每个存取周期内完成，每个存取周期分两段，前半段用于读写，后半段用于刷新
* 异步刷新：每隔（刷新周期/行数）时间，刷新一行

### 动态 RAM 与静态 RAM 比较

|          |     DRAM     |  SRAM  |
| :------: | :----------: | :----: |
| 存储原理 | 电容存储电荷 | 触发器 |
|  集成度  |      高      |   低   |
| 芯片引脚 |      少      |   多   |
|   功耗   |      小      |   大   |
|   价格   |      低      |   高   |
|   速度   |      慢      |   快   |
|   刷新   |      有      |   无   |

### 只读存储器

#### MROM

当第 0 行、第 0 列被选中时，该交叉处的耦合元件 MOS 管，因其导通而使列线输出为低电平，经放大器反向为高电平，输出“1”。

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_5.jpg?imageView/2/w/450/q/90)

#### PROM

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_6.jpg?imageView/2/w/450/q/90)

#### EPROM

在漏端 D 加上正电压，便会形成一个浮动栅，阻止源 S 和漏 D 之间导通，致使此 MOS 管处于“0”状态。

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_7.jpg?imageView/2/w/450/q/90)

### 存储器与 CPU 的连接

位扩展：指增加存储器的位数，数据线的低位和高位分别接不同的芯片

字扩展：指增加存储器字的数量，用 CPU 地址线的高位作为片选码

#### 74138译码器

![](http://oohkn7mnd.bkt.clouddn.com/a6f87e949293683a1497a60b69e8fe2d.jpg)

#### 例题1

设 CPU 有 16 根地址线、8 根数据线，并用 MREQ非 作为访存控制信号（低电平有效），用 WR非 作为读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1Kx4 RAM，4Kx8 RAM，8Kx8 RAM，2Kx8 ROM，4Kx8 ROM，8Kx8 ROM 及74138译码器和各种门电路。画出 CPU 与存储器的连接，要求：最小 8K 地址为系统程序区，与其相邻 16K 地址为用户程序区，最大 4K 地址空间为系统程序工作区。

1. 第一步，将地址范围写成二进制地址
2. 第二步，根据地址范围的容量选择芯片：**找出最大的全 0 到 全 1 的几块区域，每块区域为一个存储器，利用可用芯片的位扩展和字扩展组成存储器**
3. 分配 CPU 地址线：每块芯片根据地址范围从 A0 开始接好地址线，其余的地址线为该芯片的片选线
4. 处理片选信号逻辑：3 中未涉及到的地址线接入译码器，3 中部分涉及到的地址线和译码器的输出信号通过与非门形成片选信号，译码器的 G 类线脚接好使其正常工作
![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_8.jpg?imageView/2/w/450/q/90)

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_14.jpg?imageView/2/w/450/q/90)

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_9.jpg?imageView/2/w/450/q/90)

#### 例题2

设 CPU 有20根地址线和 16 根数据线，并用 IO/（M非）作为访存控制信号，RD非 为读命令，WR非 为写命令。CPU 通过 BHE 和 A0 来控制按字节或字两种形式访存，如表4.1，门电路自定。

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_10.jpg?imageView/2/w/450/q/90)求：

1. CPU 按字节访问和按字访问的地址范围各是多少：1M 和 512K（A0 用来控制按字访问或按字节访问，所有 CPU 仅有 19 根有效地址线，因数据线有 16 根，CPU 按字节访问地址范围为 1M，按字访问地址范围为 512K）

2. CPU 按字访问需分奇偶体，且最大 64K 为系统程序区，与其相邻的 64K 为用户程序区，写出每片存储芯片对应的二进制地址码

   ![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_12.jpg?imageView/2/w/450/q/90)

   ![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_13.jpg?imageView/2/w/450/q/90)



3. 画出 CPU 与存储器的连接

   ![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_11.jpg?imageView/2/w/600/q/90)

### 汉明码

由纠错理论得编码的最小距离有：$L-1 = D + C$，且 D 大于等于 C，其中 L 为编码最小距离，D 为检测错误位数，C 为纠错位数。

欲检测二进制代码为 n 位，为使其具有纠错能力，需添加 k 位检测位，k 满足：$2^k-1\geq n+k$

理由：k 个两两相交的圆，拥有 $2^k-1$ 个区域，恰好用来放置 n+k 个数，使得每个区域都可以用 k 个二进制数定位。

k 位检测数分别放在 n+k 个二进制代码的第 $2^{k-1}$ 位置，分别检测所有 第 k 位为 1 的数。

偶检验：赋值位检测数 0 或 1，使得位检测数和它所检测的数的 1 有偶数个，该值为它所检测的数的异或

### 提高访存速度的措施

#### 单体多字系统

由于程序和数据在存储体内是连续存放的，因此 CPU 访存取出的信息也是连续的。因此可在一个存取周期内，从同一地址取出 k 条指令，然后每个 1/k 个周期将一条指令送至 CPU 执行，可提高存储器带宽。但在指令转移或操作数不能连续存放的情况会失效。

#### 多体并行系统

采用多体模块组成的存储器，每个模块有相同的容量和存取速度，各模块有各自独立的MAR、MDR、地址译码、驱动电路和读写电路，既能并行工作又能交叉工作。

- 高位交叉编址：高位交叉编址适用于并行工作（同时访问 N 个模块，同时读出的 N 个字在总线上分时传送），高位地址表示体号，低位地址表示体内地址，可用于 CPU 与外部设备同时访问存储器。
- 低位交叉编址：程序连续存放在相邻体中，低位地址表示体号，高位地址表示体内地址。CPU 交叉访问各体，使各存储体读写过程重叠进行，在一个存取周期内存储器向 CPU 提供多个字，增加了带宽。连续读取 n 个字所需时间为 $T+(n-1)t$，T 为存取周期，t 为总线传输周期。

多体模块存储器不仅要与 CPU 交换信息，还要与辅存、I/O 设备，乃至 I/O 处理机交换信息，因此需要存控来合理安排各部件请求访问的顺序以及控制主存读写操作，它由排队器（将易发生代码丢失的请求源列为最高优先级，严重影响 CPU 工作的请求源列为次高优先级）、存控标记触发器 C_M （用于接受排队器的输出信号，一旦响应某请求源的请求，C_M 被置为“1”，以便启动节拍发生器）、节拍发生器（与机器主脉冲同步，使控制器按一定时序发出信号）和控制线路（将排队器给出的信号与节拍发生器提供的信号配合，向存储器发出各种控制信号）。

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_15.jpg?imageView/2/w/450/q/90)

## 高速缓冲存储器

### Cache

程序访问的局部性原理：由于指令和数据在主存内都是连续存放的，并且有些指令和数据往往会被多次调用，即指令和数据在主存的地址分布是相当簇聚，使得 CPU 在运行时具有相当的局部性。

为了与 Cache 映射，将主存与缓存都分成若干块，每块大小相同。

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_16.jpg?imageView/2/w/450/q/90)

命中率：程序执行一段时间，访问 Cache 的次数占总次数的比率

效率：访问 Cache 一次的时间/平均访问时间

#### Cache 的基本结构

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_17.jpg?imageView/2/w/600/q/90)

Cache 的读操作如以上结构原理图所示，写操作主要有写直达法和写回法。

替换策略主要有：先进先出（FIFO）和近期最少使用（Least Recently Used，LRU）两种算法。

Cache 的改进：单一缓存改进为两级缓存（片内缓存和片外缓存），以减少 CPU 访存的次数；统一缓存改进为分立缓存（数据缓存和指令缓存），以适应超前控制（当前指令执行尚未结束时就将下一条准备执行的指令取出）或流水线控制（多条指令同时执行）。

### Cache-主存地址映射

直接映射

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_18.jpg)

全相联映射

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_19.jpg?imageView/2/w/450/q/90)

组相联映射

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_20.jpg?imageView/2/w/600/q/90)

例题：一个四路组相连的缓存，容量为 16KB，假设块长为 4 个 32 位的字，则地址为 FEDCBAH 的主存单元映射到缓存的第几组内。

块长=log2（块内字节数），组地址位数=log2（缓存容量）- 块长 - log2（每组路数），剩余位数为主存字块标记位数

## 辅助存储器

### 磁表面存储器的主要技术指标

记录密度：道密度=道距倒数，位密度=每道总位数/周长

存储容量=盘面数 x 每个盘面磁道数 x 每条此道记录的二进制码数

平均寻址时间=平均查找磁道时间+平均等待时间

数据传输率=位密度 x 记录介质的运动速率

误码率=出错信息位数/读出信息总位数

### 磁表面存储器的记录方式

归零制（RZ）：两位信息之间驱动电流归零

不归零制（NRZ）：磁头线圈始终有驱动电流

“见1就翻”的不归零制

调相制（PM）：记录 0 和 1 时相位相反

调频制（FM）：以驱动电流变化的频率不同来区别 0 和 1

改进型调频制（MFM）：记录 0 时电流不变，记录 1 时在记录时间的中间时刻电流改变一次

![](http://oohkn7mnd.bkt.clouddn.com/s2018-03-27_21.jpg?imageView/2/w/600/q/90)

### 循环冗余校验码（Cyclic Redundancy Check，CRC）

模2加、模2减的结果相等，两数相同为0；模2乘是按模2求部分积之和；模2除是按模2减求部分余数，每求一位商，部分余数减少一位。

CRC 码编码：设待编的信息码组为 $D_{n-1}D_{n-}\cdots D_1D_0$，将其左移 k 位得到 $D_{n-1}D_{n-2}\cdots D_1D_0{\underbrace {00\cdots 0}_k}$，模2除以一个 k+1 位产生校验码的码组（特殊的码组），得到 k 位余数校验位 $R_{k-1}\cdots R_1R_0$，则 CRC 码为$D_{n-1}D_{n-}\cdots D_1D_0R_{k-1}\cdots R_1R_0$。

CRC 码译码和纠错：将 CRC 码除以产生校验码的码组，若余数不为 k 个 0，则说明有错，余数补 0 模 2，重复操作 n 遍，直到余数不 补 1 恰好等于产生校验码的码组，出错位为第 n+1 位。





