# 一、介绍
>- SPI(`Serial Peripheral Interface`),**串行外围设备接口**。是由Motorola公司开发，用来在==微控制器和外围设备芯片之间提供一个低成本、易使用的接口==。
>- 这种接口可以用来连接存储器(存储数据)、AD转换器、DA转换器、实时时钟、LCD驱动器、传感器、音频芯片、甚至其他处理器。

>- 与标准的串行端口不同，==SPI是一个同步协议接口==，**所有的传输都参照一个共同的时钟**，这个同**步时钟信号由主机(处理器)产生**。
>- **接收数据的外设(从设备)使用时钟对串行比特流的接收进行同步化**。
>- 当有多个芯片连接到主机的同一个SPI接口上，这时主机通过触发从设备的芯片的==片选输入引脚==来**选择接收数据的从设备**，没有被选中的外设将不会参与SPI传输。

>**SPI主要使用4个信号:**
>- ==主机输输出/从机输入==(`MOSI: Master Output Slave Input`)
>- ==主机输入/从机输出==(`MISO:Master Input Slave Output`)
>- ==串行时钟==(`SCLK或SCK`)
>- ==外设片选==(`CS`)
## 1.主机和从机连接方式
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/040935a6f71a40489049e6f4dfb5c9d3.png)
## 2.主机和从机数据传输
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/40b55daee72248e4864ffefa952e0e8d.png)
>- **主机和从机都包含一个串行移位器**，主机通过向它的SPI串行移位器写入一个字节发起一次传输。移位器通过MOSI信号线将字节传送给从机，从机也将自己的移位器中的内容通过MISO信号线返回给主机。
>这样两个移位寄存器中的内容就被交换了。**从机的写操作和读操作时同步完成的**，因此SPI成为一个很有效的协议。

>**注意:**
>- 如果==只是进行写操作，主机只需忽略收到的字节==；
>- 反过来，如果==主机要读取从机的一个字节，就必须发送一个空字节来引发从机的传输==。
# 二、SPI时序
>通过SPI总线在主机和从机之间传输数据，**==必须保证主机发出的时序和从机所要求的时序一致才可以==**。在SPI总线时序中有两个非常重要的概念。
## 1.时钟极性与时钟相位
>==时钟极性==
`Clock Polarity`,简称`CPOL或POL`,指**SPI CLK在空闲时的电平，是0还是1**

>==时钟相位==
`Clock Phase`,简称`CPHA或PHA`,指**数据采样的时候，是CLK的第一个边沿还是第二个边沿**。
>- **CPHA=0，CLK的第一个边沿采样**
>- **CPHA=1，CLK的第二个边沿采样**

>将CPOL和CPHA进行组合，可以得到**SPI主要有四种模式的时序:**
>- Mode 0: CPOL = 0,CPHA = 0
>- Mode 1: CPOL = 0,CPHA = 1
>- Mode 2: CPOL = 1,CPHA = 0
>- Mode 3: CPOL = 1,CPHA = 1

**对应到时序图的关系如下:**
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/3036ed3ab6884df78fc752be510e9a94.png)
## 2.SPI的四种时序
### 1.CPOL = 0,CPHA = 0
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/35256eed10e740ea8f4889b6fffc5ba3.png)
>SPI CLK空闲时为低电平，所以CPOL=0,CLK的第一个边沿采样，所以CPHA=0
### 2.CPOL = 0,CPHA = 1
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/0a611f0463bf4768adf7127816c3d72e.png)
>SPI CLK空闲时为低电平，所以CPOL=0,CLK的第二个边沿采样，所以CPHA=1
### 3.CPOL = 1,CPHA = 0
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/c583aa7a68ea44c9997725dadd1fbe7b.png)
>SPICLK空闲时为高电平，所以CPOL=1,CLK第一个边沿采样，所以CPHA=0
### 4.CPOL = 1,CPHA = 1
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/f000b541a89d4c40b7a12ee424b9f853.png)

>SPICLK空闲时为高电平，所以CPOL=1,CLK第二个边沿采样，所以CPHA=1
# 三、I.MX6ull SPI控制器介绍
- The Enhanced Configurable Serial Peripheral Interface (`ECSPI`) is a `full-duplex`, `synchronous`, `four-wire serial communication block`.

	- >增强型可配置串行外设接口（`ECSPI`）是一种==全双工==、==同步==、==四线制串行通信模块==。

- The `ECSPI` contains a `64 x 32bit receive buffer` (`RXFIFO`) and a `64 x 32bit transmit buffer (TXFIFO)`. With data FIFOs, the ECSPI allows `rapid data communication` with fewer software interrupts. The figure below shows a block diagram of the ECSPI.

	- >ECSPI包含一个64 x 32接收缓冲器（RXFIFO）和一个64 x 32发送缓冲器（TXFIFO）。通过数据FIFO，ECSPI允许以更少的软件中断进行快速数据通信。下图显示了ECSPI的框图。
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/0fe5def8005144388a1a8c38e40f5b32.png)

**Key features** of the ECSPI include(全双工同步串行接口):

- `Full-duplex synchronous` serial interface(==全双工同步==串行接口)
- `Master/Slave configurable` (主/从配置)
- `Four Chip Select (SS)` signals to support multiple peripherals (支持多种外设的四芯片选择（SS）信号)
- Transfer continuation function allows `unlimited length data transfers`(传输延续功能允许无限长度的数据传输)
- `32-bit wide by 64-entry FIFO` for both transmit and receive data (32位宽、64条目FIFO，用于传输和接收数据)
- `Polarity and phase of the Chip Select (SS)` and `SPI Clock (SCLK)` are configurable (芯片选择（SS）和SPI时钟（SCLK）的极性和相位是可配置的)
-` Direct Memory Access (DMA) `support (直接内存访问（DMA）支持)
- `Max operation frequency up to the reference clock frequency`(最大工作频率可达参考时钟频率)
## 1.Clocks
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/334a55aaa5d94fa9a8f3ce49e4f6e634.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/dc0980e143844a69800281f4cfeeb6e2.png)
## 2.Master Mode
- When the ECSPI is **configured as a master**, it uses a `serial link` to transfer data between the ECSPI and an external slave device.

	- >当ECSPI配置为主设备时，它使用串行链路在ECSPI和外部从设备之间传输数据。

- One of the Chip Select (`SS`) signals and the clock signal (`SCLK`) are used to transfer data between two devices. If the external device is a transmit-only device, the ECSPI master’s output port can be ignored and used for other purposes. In order to use the `internal TXFIFO and RXFIFO`, two auxiliary output signals, Chip Select (`SS`) and `SPI_RDY`, are used for data transfer rate control. Software can also configure the `sample period control register` to a `fixed data transfer rate`.

	- >一个芯片选择（SS）信号和时钟信号（SCLK）用于在两个设备之间传输数据。如果外部设备是仅传输设备，则可以忽略ECSPI主站的输出端口并用于其他目的。
	- >**为了使用内部TXFIFO和RXFIFO，两个辅助输出信号芯片选择（SS）和SPI_RDY用于数据搬迁速率控制**。软件还可以将**采样周期控制寄存器配置为固定的数据搬迁速率**。

- The ECSPI master uses the Chip Select (SS) signal to `enable an external SPI device`, and uses the SCLK signal to transfer data in and out of the `Shift register`.

	- > ECSPI主机使用芯片**选择（SS）信号来启用外部SPI设备**，并使用SCLK信号将数据传入和传出Shift寄存器。

- The `SPI_RDY` enables `fast data communication with fewer software interrupts`. By programming the `ECSPI_PERIODREG register` accordingly, the ECSPI can be used for a fixed data transfer rate.

	- >该SPI_RDY能够以更少的软件中断实现快速数据通信。**通过对ECSPI_PERIODREG寄存器进行相应的编程，ECSPI可用于固定的数据搬迁速率**。

- When the ECSPI is in Master mode the SS, SCLK, and MOSI are output signals, and the MISO signal is an input.

	- >当ECSPI处于主模式时，SS、SCLK和MOSI是输出信号，MISO信号是输入信号。
	
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/2460e305186a4745bbb426671c7af6e6.png)
- In the above figure, the Chip Select (SS) signal enables the selected external SPI device, and the SCLK synchronizes the data transfer. The MOSI and MISO signals `change on rising edge of SCLK` and the `MISO signal is latched on the falling edge of the SCLK`. The figure above shows a data of 0xD2 is shifted out, and a data of 0x66 is shifted in.

	- >在上图中，芯片选择（SS）信号启用选定的外部SPI设备，SCLK同步数据搬迁。
	- >MOSI和MISO信号沿SCLK的上升沿变化，MISO信号锁存在SCLK的下降沿。**(表面极性为0，相位为1）**
	- >上图显示一个0xD2的数据移出，一个0x66的数据移入。

# 四、SPI控制器重点寄存器介绍
## 1.Control Register (`ECSPIx_CONREG`)
- The Control Register (`ECSPI_CONREG`) allows software to `enable the ECSPI `, `configure its operating modes`, `specify the divider value`, and `SPI_RDY` control signal, and `define the transfer length`.

	- >控制寄存器（ECSPI_CONREG）允许**软件启用ECSPI**，
	- >**配置其操作模式**，
	- >**指定分频器**值，
	- >**SPI_RDY控制信号**，
	- >并**定义传输长度**。

![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/b63f0d1d1abb46d898a6bc3b4b9f8c03.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/c10d3450057c495a8a161344cdb9131e.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/aeea7bd1ffd14af1974d3963a120347a.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/84ec7349c42e4891beb94350df8f89d2.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/dda919c489e648d99f86bdbb94863689.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/8e181200aa9f4f23af9faf648303c23d.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/b80a0c57c8e4464bac3b6ca2bcfac520.png)
2.Config Register (`ECSPIx_CONFIGREG`)
- The Config Register (ECSPI_CONFIGREG) allows software to configure each `SPI channel`, configure its `operating modes`, specify the `phase and polarity of the clock`, configure the `Chip Select (SS)`, and define the `HT transfer length`. Note, HT mode is not supported by this product.

	- >配置寄存器（ECSPI_CONFIGREG）
允许软件**配置每个SPI通道**，
配置其**工作模式**，
指定**时钟的相位和极性**，
配置**芯片选择（SS）**，
并定义**HT传输长度。注意，本产品不支持HT模式。**

![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/3f2e46b658b14adba394aaf857188400.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/c07f3b7ff639452480362c3fa13a4de1.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/2a5180038e77484f9f92e83ac07c5fc2.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/504f4dc34dae4acd935256fa2917f77d.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/210fae765d9f4913999c3e7d86bc517c.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/2dd6c3d6cd10454f982688fcb5effc87.png)
## 3.Status Register (`ECSPIx_STATREG`)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/6f1c17f844eb496da3c5e2c179796c91.png)
## 4.Test Control Register (`ECSPIx_TESTREG`)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/e57ce1446ee142e6831aed8d754eaaac.png)
## 5.Receive Data Register (`ECSPIx_RXDATA`)
- The Receive Data register (ECSPI_RXDATA) is a read-only register that forms the top word of the `64 x 32 receive FIFO`. This register holds the data received from an external SPI device during a data transaction. `Only word-sized read operations are allowed`.

	- >接收数据寄存器（ECSPI_RXDATA）是一个只读寄存器，==构成64 x 32接收FIFO的顶部字==。
该寄存器保存数据事务期间从外部SPI设备接收的数据。==只允许字大小的读取操作==。

![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/66a9b65a59114f1cbf6a0f0411b55e99.png)
## 6.Transmit Data Register (`ECSPIx_TXDATA`)
- The Transmit Data (ECSPI_TXDATA) register is a write-only data register that forms the bottom word of the `64 x 32 TXFIFO`. The TXFIFO can be written to `as long as it is not full,` even when the SPI Exchange bit (XCH) in ECSPI_CONREG is set. This allows software to write to the TXFIFO `during a SPI data exchange process`. **Writes to this register are ignored when the ECSPI is disabled (`ECSPI_CONREG[EN]` bit is cleared).**

	- >传输数据（ECSPI_TXDATA）寄存器是一个只写的数据寄存器，它构成了64 x 32 TXFIFO的底部字。
**TXFIFO可以被写入，只要它没有满**，即使设置了ECSPI_CONREG中的SPI交换位（XCH）。这允许软件在SPI数据交换过程中写入TXFIFO。
**当ECSPI被禁用时（ECSPI_CONREG[EN]位被清除），写入该寄存器将被忽略。**
	
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/6d6a87e08d3c47cda0d32dd07d5979ad.png)
# 五、SPI硬件原理图分析
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/c22ad45e4593447bb93dae88d555e284.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/177052b87bc84d57b674f209d7408327.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/bc55a504e49445a8a8db4306e1385692.png)
# 六、回环测试SPI通信是否正常
>将设备端的==RFID_MISO与RFID_MOSI用杜邦线相连接==，让SPI的输出接SPI的输入，形成回路，**测试SPI通信是否正常**。

## 1.管脚初始化
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/177052b87bc84d57b674f209d7408327.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/a75f63a3755f499fb2678f4f40e261e2.png)
> 注意，==本来GPIO2.15可以用来做CSS片选管脚，但此硬件没有将gpio_io15管脚连接上，而是连接上了gpio_io3管脚==，因此，只能操作gpio_io3管脚，进行拉低拉高实现spi的片选管脚功能
> ![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/8f75ad7f553f41008e80bb5ee9ac968e.png)

```c
void spi_pin_init() {
    //ALT3 mux port: ECSPI4_MISO of instance: ecspi4
    IOMUXC_SW_MUX_CTL_PAD_GPIO2_IO14 &= ~(0xf << 0);
    IOMUXC_SW_MUX_CTL_PAD_GPIO2_IO14 |= (0x3 << 0);

    //ALT3 mux port: ECSPI4_MOSI of instance: ecspi4
    IOMUXC_SW_MUX_CTL_PAD_GPIO2_IO13 &= ~(0xf << 0);
    IOMUXC_SW_MUX_CTL_PAD_GPIO2_IO13 |= (0x3 << 0);

    //ALT3 mux port: ECSPI4_SCLK of instance: ecspi4
    IOMUXC_SW_MUX_CTL_PAD_GPIO2_IO12 &= ~(0xf << 0);
    IOMUXC_SW_MUX_CTL_PAD_GPIO2_IO12 |= (0x3 << 0);

    //ALT5 mux port: GPIO1_IO03 of instance:gpio1 for spi cs
    IOMUXC_SW_MUX_CTL_PAD_GPIO1_IO03 &= ~(0xf << 0);
    IOMUXC_SW_MUX_CTL_PAD_GPIO1_IO03 |= (0x5 << 0);
}
```
## 2.控制器初始化
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/209c5c258ee141448f4800487da44236.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/7901bed9ff0448329b91a0efcea5fef5.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/8135745e010c43008195a98dc59ec6aa.png)
## 3.SPI通道配置
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/01f2c850051c4b89837a8af78f6878fb.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/41508652c0f14a3a8fffc6632484fa47.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/699d6e348a41457f9796d3a61275efd0.png)

```c
void spi_channel_config(uint8_t channel, uint8_t phase, uint8_t pol) {
    // ECSPI4:[19-18] channel 
    ECSPI4->CONREG &= ~(channel << 18);
    ECSPI4->CONREG |= (channel << 18);

    // ECSPI4:[7-4] mode select from channel
    ECSPI4->CONREG |= (1 << (channel + 4));

    // CONFIGREG:[7-4] polarity
    // CONFIGREG:[3-0] phase
    ECSPI4->CONFIGREG &= ~((1 << channel) | (1 << (channel + 4)));
    ECSPI4->CONFIGREG |= ((phase << channel) | (pol << (channel + 4)));
}
```
## 4.收发数据与片选信号
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/3813db098bb2419b8d0de2edff25ff83.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/c63700fb9bc7435283bb95b40145e174.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/cbeacb295c034975b92ea5ef4f2c2e3c.png)

```c
uint8_t spi_transfer(uint8_t tx_data) {
    int flag = 0;
    uint8_t rx_data;
    
    // write data
    ECSPI4->TXDATA = tx_data;
    // check write complete:写完成后，数据被传输走，缓冲区为空
    do {
        flag = ECSPI4->STATREG & (1 << 0);
    } while(!flag);

    // check read complete
    do {
        flag = ECSPI4->STATREG & (1 << 3);
    } while(!flag);

    rx_data = ECSPI4->RXDATA;
    return rx_data;
}

void spi_cs_start() {
    GPIO1->GDIR |= (1 << 3);
    GPIO1->DR &= ~(1 << 3);
}

void spi_cs_stop() {
    GPIO1->GDIR |= (1 << 3);
    GPIO1->DR |= (1 << 3);
}
```
## 5.测试代码
>// 因使用软件GPIO口选择片选信号，通道可以随便选取，如果使用spi控制器，通道要与片选管脚对应
>// 极性与相位，本例只是测试，可以随便选取，实际中要与从设备匹配
>spi_channel_config(0,0,0);
```c
void spi_test() {
    uint8_t data;
    uint8_t ch;

    spi_pin_init();
    spi_con_init();
    // 因使用软件GPIO口选择片选信号，通道可以随便选取，如果使用spi控制器，通道要与片选管脚对应
	// 极性与相位，本例只是测试，可以随便选取，实际中要与从设备匹配
    spi_channel_config(0,0,0);
    
    while(1){
        for(ch = 'a';ch <= 'z'; ch ++){
            spi_cs_start();
            data = spi_transfer(ch);
            spi_cs_stop();
            uart_printf("%c\r\n",data);
            gpt_delay_ms(500);
        }
    }
}
```
### 结果展示
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/8e3546002c8b4848899fe1aaf64269e5.png)
![在这里插入图片描述](https://img-blog.csdnimg.cn/direct/145e85a87ab3478f8fb93cf47da33553.png)
