\section{性能需求}
    实现多周期CPU，性能上可能与流水线存在一定差距，
    尽量通过良好的内部设计弥补，减小各个模块之间的延时。

    参照贾开学长$12.5MHz$的时钟主频，将我们的主频目标暂定为$6.25MHz$，
    主频可能根据具体实现过程进行调整。
