TimeQuest Timing Analyzer report for Proj_semaforo
Mon Sep 21 23:07:39 2020
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz'
 13. Slow 1200mV 85C Model Hold: 'clk50MHz'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk50MHz'
 29. Slow 1200mV 0C Model Hold: 'clk50MHz'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk50MHz'
 44. Fast 1200mV 0C Model Hold: 'clk50MHz'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Proj_semaforo                                                      ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE30F23C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk50MHz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.96 MHz ; 240.96 MHz      ; clk50MHz   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk50MHz ; -3.150 ; -77.577         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk50MHz ; 0.411 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk50MHz ; -3.000 ; -50.545                       ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz'                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.150 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 4.073      ;
; -3.150 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 4.073      ;
; -3.150 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 4.073      ;
; -3.150 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 4.073      ;
; -3.150 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 4.073      ;
; -3.074 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.997      ;
; -3.074 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.997      ;
; -3.074 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.997      ;
; -3.074 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.997      ;
; -3.074 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.997      ;
; -3.067 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.994      ;
; -3.067 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.994      ;
; -3.067 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.994      ;
; -3.067 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.994      ;
; -3.067 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.994      ;
; -3.063 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.986      ;
; -3.063 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.986      ;
; -3.063 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.986      ;
; -3.063 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.986      ;
; -3.063 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.986      ;
; -3.048 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.971      ;
; -3.048 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.971      ;
; -3.048 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.971      ;
; -3.048 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.971      ;
; -3.048 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.971      ;
; -3.038 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.961      ;
; -3.038 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.961      ;
; -3.038 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.961      ;
; -3.038 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.961      ;
; -3.038 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.961      ;
; -3.030 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.953      ;
; -3.030 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.953      ;
; -3.030 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.953      ;
; -3.030 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.953      ;
; -3.030 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.953      ;
; -3.027 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.954      ;
; -3.027 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.954      ;
; -3.027 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.954      ;
; -3.027 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.954      ;
; -3.027 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.954      ;
; -3.017 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.940      ;
; -3.017 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.940      ;
; -3.017 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.940      ;
; -3.017 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.940      ;
; -3.017 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.940      ;
; -2.997 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.923      ;
; -2.997 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.923      ;
; -2.997 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.923      ;
; -2.997 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.923      ;
; -2.997 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.923      ;
; -2.996 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.922      ;
; -2.996 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.922      ;
; -2.996 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.922      ;
; -2.996 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.922      ;
; -2.996 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.922      ;
; -2.960 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.887      ;
; -2.960 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.887      ;
; -2.960 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.887      ;
; -2.960 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.887      ;
; -2.960 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.071     ; 3.887      ;
; -2.934 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.857      ;
; -2.934 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.857      ;
; -2.934 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.857      ;
; -2.934 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.857      ;
; -2.934 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.857      ;
; -2.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.842      ;
; -2.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.842      ;
; -2.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.842      ;
; -2.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.842      ;
; -2.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.842      ;
; -2.901 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.827      ;
; -2.901 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.827      ;
; -2.901 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.827      ;
; -2.901 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.827      ;
; -2.901 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.827      ;
; -2.890 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.816      ;
; -2.890 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.816      ;
; -2.890 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.816      ;
; -2.890 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.816      ;
; -2.890 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.816      ;
; -2.883 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.806      ;
; -2.883 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.806      ;
; -2.883 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.806      ;
; -2.883 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.806      ;
; -2.883 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.806      ;
; -2.880 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.806      ;
; -2.880 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.806      ;
; -2.880 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.806      ;
; -2.880 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.806      ;
; -2.880 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.806      ;
; -2.874 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.797      ;
; -2.874 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.797      ;
; -2.874 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.797      ;
; -2.874 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.797      ;
; -2.874 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.075     ; 3.797      ;
; -2.839 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.765      ;
; -2.839 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.765      ;
; -2.839 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.765      ;
; -2.839 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.765      ;
; -2.839 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.072     ; 3.765      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz'                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; maq_semaforo:C2|count[1]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; maq_semaforo:C2|pr_state.GR_WAIT ; maq_semaforo:C2|pr_state.GR_WAIT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; maq_semaforo:C2|count[2]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; maq_semaforo:C2|count[0]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.674      ;
; 0.645 ; maq_semaforo:C2|pr_state.GR2     ; maq_semaforo:C2|pr_state.YR      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.903      ;
; 0.650 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.908      ;
; 0.652 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.910      ;
; 0.652 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.910      ;
; 0.656 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.914      ;
; 0.665 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; divisor_clk:C1|cnt[11]           ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.923      ;
; 0.666 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; divisor_clk:C1|cnt[16]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; divisor_clk:C1|cnt[18]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.667 ; divisor_clk:C1|cnt[24]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.925      ;
; 0.669 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.927      ;
; 0.684 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 0.942      ;
; 0.774 ; maq_semaforo:C2|pr_state.RG      ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.032      ;
; 0.791 ; maq_semaforo:C2|pr_state.YR      ; maq_semaforo:C2|pr_state.RG      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.049      ;
; 0.821 ; maq_semaforo:C2|pr_state.RG      ; maq_semaforo:C2|pr_state.RR      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.079      ;
; 0.871 ; maq_semaforo:C2|count[1]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; maq_semaforo:C2|count[0]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.144      ;
; 0.968 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.226      ;
; 0.969 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.227      ;
; 0.979 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.237      ;
; 0.983 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.241      ;
; 0.983 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.241      ;
; 0.983 ; divisor_clk:C1|cnt[23]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.241      ;
; 0.983 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.241      ;
; 0.984 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.242      ;
; 0.984 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.242      ;
; 0.988 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.246      ;
; 0.992 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.250      ;
; 0.992 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.250      ;
; 0.993 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.251      ;
; 0.997 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.255      ;
; 0.998 ; divisor_clk:C1|cnt[16]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.256      ;
; 0.998 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.256      ;
; 1.001 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.259      ;
; 1.010 ; divisor_clk:C1|cnt[25]           ; divisor_clk:C1|cnt[25]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.268      ;
; 1.011 ; divisor_clk:C1|cnt[23]           ; divisor_clk:C1|cnt[23]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.269      ;
; 1.028 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[3]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.286      ;
; 1.033 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.291      ;
; 1.045 ; maq_semaforo:C2|pr_state.GR2     ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.303      ;
; 1.086 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.344      ;
; 1.089 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.347      ;
; 1.090 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.348      ;
; 1.092 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[3]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.350      ;
; 1.094 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.352      ;
; 1.095 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.353      ;
; 1.104 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.362      ;
; 1.104 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.362      ;
; 1.105 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.363      ;
; 1.105 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.363      ;
; 1.109 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.367      ;
; 1.110 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.368      ;
; 1.110 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.368      ;
; 1.114 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.372      ;
; 1.118 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.376      ;
; 1.119 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.377      ;
; 1.122 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.380      ;
; 1.123 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.381      ;
; 1.125 ; divisor_clk:C1|cnt[20]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.383      ;
; 1.127 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.385      ;
; 1.134 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.068      ; 1.388      ;
; 1.137 ; divisor_clk:C1|cnt[20]           ; divisor_clk:C1|cnt[20]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.395      ;
; 1.145 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[12]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.403      ;
; 1.148 ; divisor_clk:C1|cnt[15]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.406      ;
; 1.162 ; divisor_clk:C1|cnt[14]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.420      ;
; 1.186 ; divisor_clk:C1|cnt[17]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.444      ;
; 1.200 ; divisor_clk:C1|cnt[22]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.458      ;
; 1.216 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.474      ;
; 1.220 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.478      ;
; 1.220 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.478      ;
; 1.221 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.479      ;
; 1.222 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|pr_state.GR_WAIT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.480      ;
; 1.230 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.488      ;
; 1.231 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.489      ;
; 1.235 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.493      ;
; 1.235 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.493      ;
; 1.236 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.494      ;
; 1.238 ; divisor_clk:C1|cnt[11]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.068      ; 1.492      ;
; 1.240 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.498      ;
; 1.244 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.502      ;
; 1.248 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.506      ;
; 1.249 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.507      ;
; 1.250 ; divisor_clk:C1|cnt[18]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.508      ;
; 1.253 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.068      ; 1.507      ;
; 1.260 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.068      ; 1.514      ;
; 1.268 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.526      ;
; 1.272 ; divisor_clk:C1|cnt[13]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.530      ;
; 1.274 ; divisor_clk:C1|cnt[15]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.532      ;
; 1.288 ; divisor_clk:C1|cnt[14]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.546      ;
; 1.305 ; divisor_clk:C1|cnt[21]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.563      ;
; 1.323 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.581      ;
; 1.327 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.585      ;
; 1.332 ; divisor_clk:C1|cnt[24]           ; divisor_clk:C1|cnt[25]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.072      ; 1.590      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'                                                                ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[16]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[18]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[20]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[23]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[24]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[25]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR1     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR2     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR_WAIT ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RG      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RR      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.YR      ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[16]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[18]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[20]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[23]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[24]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[25]           ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[0]         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[1]         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[2]         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[3]         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[4]         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR1     ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR2     ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR_WAIT ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RG      ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RR      ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.YR      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[16]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[18]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[20]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[23]           ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[24]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B_ped1    ; clk50MHz   ; 3.920 ; 4.368 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; 3.761 ; 4.272 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; 8.841 ; 9.065 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; 8.970 ; 9.223 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; 8.870 ; 9.132 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B_ped1    ; clk50MHz   ; -3.323 ; -3.767 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; -3.039 ; -3.509 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; -5.977 ; -6.111 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; -6.102 ; -6.263 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; -5.986 ; -6.156 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 9.713  ; 9.545  ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 8.203  ; 8.206  ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 9.705  ; 9.863  ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 7.325  ; 7.321  ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 11.322 ; 11.133 ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 26.434 ; 26.390 ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 26.434 ; 26.390 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 25.020 ; 24.924 ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 25.857 ; 26.074 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 24.930 ; 25.023 ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 25.228 ; 25.020 ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 24.710 ; 24.484 ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 24.764 ; 24.431 ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 23.586 ; 23.496 ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 23.181 ; 23.186 ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 23.185 ; 23.085 ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 23.122 ; 23.230 ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 23.492 ; 23.496 ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 23.135 ; 23.190 ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 23.461 ; 23.467 ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 23.586 ; 23.437 ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 7.805  ; 7.846  ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 9.096  ; 9.212  ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 8.219  ; 8.225  ; Rise       ; clk50MHz        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 8.627  ; 8.465  ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 7.922  ; 7.928  ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 8.689  ; 8.885  ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 7.080  ; 7.074  ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 10.809 ; 10.697 ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 9.816  ; 9.775  ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 11.502 ; 11.422 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 10.049 ; 9.989  ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 11.199 ; 11.176 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 9.997  ; 10.055 ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 10.310 ; 10.341 ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 9.816  ; 9.826  ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 9.869  ; 9.775  ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 7.901  ; 7.995  ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 7.901  ; 7.995  ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 8.232  ; 8.209  ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 8.210  ; 8.401  ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 8.201  ; 8.237  ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 8.263  ; 8.238  ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 8.222  ; 8.213  ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 8.387  ; 8.190  ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 7.539  ; 7.581  ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 8.536  ; 8.576  ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 7.937  ; 7.946  ; Rise       ; clk50MHz        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; Foto_celula ; Acende_faixa ; 11.349 ;        ;        ; 11.603 ;
; Sensor_V1   ; SSD_D1[0]    ; 30.741 ; 30.697 ; 30.865 ; 30.821 ;
; Sensor_V1   ; SSD_D1[1]    ; 29.327 ; 29.231 ; 29.451 ; 29.355 ;
; Sensor_V1   ; SSD_D1[2]    ; 30.164 ; 30.381 ; 30.288 ; 30.505 ;
; Sensor_V1   ; SSD_D1[3]    ; 29.237 ; 29.330 ; 29.361 ; 29.454 ;
; Sensor_V1   ; SSD_D1[4]    ; 29.535 ; 29.327 ; 29.659 ; 29.451 ;
; Sensor_V1   ; SSD_D1[5]    ; 29.017 ; 28.791 ; 29.141 ; 28.915 ;
; Sensor_V1   ; SSD_D1[6]    ; 29.071 ; 28.738 ; 29.195 ; 28.862 ;
; Sensor_V1   ; SSD_U1[0]    ; 27.498 ; 27.503 ; 27.625 ; 27.630 ;
; Sensor_V1   ; SSD_U1[1]    ; 27.502 ; 27.402 ; 27.629 ; 27.529 ;
; Sensor_V1   ; SSD_U1[2]    ; 27.439 ; 27.547 ; 27.566 ; 27.674 ;
; Sensor_V1   ; SSD_U1[3]    ; 27.809 ; 27.813 ; 27.936 ; 27.940 ;
; Sensor_V1   ; SSD_U1[4]    ; 27.452 ; 27.507 ; 27.579 ; 27.634 ;
; Sensor_V1   ; SSD_U1[5]    ; 27.778 ; 27.784 ; 27.905 ; 27.911 ;
; Sensor_V1   ; SSD_U1[6]    ; 27.903 ; 27.754 ; 28.030 ; 27.881 ;
; Sensor_V2   ; SSD_D1[0]    ; 30.870 ; 30.826 ; 31.023 ; 30.979 ;
; Sensor_V2   ; SSD_D1[1]    ; 29.456 ; 29.360 ; 29.609 ; 29.513 ;
; Sensor_V2   ; SSD_D1[2]    ; 30.293 ; 30.510 ; 30.446 ; 30.663 ;
; Sensor_V2   ; SSD_D1[3]    ; 29.366 ; 29.459 ; 29.519 ; 29.612 ;
; Sensor_V2   ; SSD_D1[4]    ; 29.664 ; 29.456 ; 29.817 ; 29.609 ;
; Sensor_V2   ; SSD_D1[5]    ; 29.146 ; 28.920 ; 29.299 ; 29.073 ;
; Sensor_V2   ; SSD_D1[6]    ; 29.200 ; 28.867 ; 29.353 ; 29.020 ;
; Sensor_V2   ; SSD_U1[0]    ; 27.627 ; 27.632 ; 27.783 ; 27.788 ;
; Sensor_V2   ; SSD_U1[1]    ; 27.631 ; 27.531 ; 27.787 ; 27.687 ;
; Sensor_V2   ; SSD_U1[2]    ; 27.568 ; 27.676 ; 27.724 ; 27.832 ;
; Sensor_V2   ; SSD_U1[3]    ; 27.938 ; 27.942 ; 28.094 ; 28.098 ;
; Sensor_V2   ; SSD_U1[4]    ; 27.581 ; 27.636 ; 27.737 ; 27.792 ;
; Sensor_V2   ; SSD_U1[5]    ; 27.907 ; 27.913 ; 28.063 ; 28.069 ;
; Sensor_V2   ; SSD_U1[6]    ; 28.032 ; 27.883 ; 28.188 ; 28.039 ;
; Sensor_V3   ; SSD_D1[0]    ; 30.770 ; 30.726 ; 30.932 ; 30.888 ;
; Sensor_V3   ; SSD_D1[1]    ; 29.356 ; 29.260 ; 29.518 ; 29.422 ;
; Sensor_V3   ; SSD_D1[2]    ; 30.193 ; 30.410 ; 30.355 ; 30.572 ;
; Sensor_V3   ; SSD_D1[3]    ; 29.266 ; 29.359 ; 29.428 ; 29.521 ;
; Sensor_V3   ; SSD_D1[4]    ; 29.564 ; 29.356 ; 29.726 ; 29.518 ;
; Sensor_V3   ; SSD_D1[5]    ; 29.046 ; 28.820 ; 29.208 ; 28.982 ;
; Sensor_V3   ; SSD_D1[6]    ; 29.100 ; 28.767 ; 29.262 ; 28.929 ;
; Sensor_V3   ; SSD_U1[0]    ; 27.527 ; 27.532 ; 27.692 ; 27.697 ;
; Sensor_V3   ; SSD_U1[1]    ; 27.531 ; 27.431 ; 27.696 ; 27.596 ;
; Sensor_V3   ; SSD_U1[2]    ; 27.468 ; 27.576 ; 27.633 ; 27.741 ;
; Sensor_V3   ; SSD_U1[3]    ; 27.838 ; 27.842 ; 28.003 ; 28.007 ;
; Sensor_V3   ; SSD_U1[4]    ; 27.481 ; 27.536 ; 27.646 ; 27.701 ;
; Sensor_V3   ; SSD_U1[5]    ; 27.807 ; 27.813 ; 27.972 ; 27.978 ;
; Sensor_V3   ; SSD_U1[6]    ; 27.932 ; 27.783 ; 28.097 ; 27.948 ;
+-------------+--------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; Foto_celula ; Acende_faixa ; 10.947 ;        ;        ; 11.190 ;
; Sensor_V1   ; SSD_D1[0]    ; 17.221 ; 17.141 ; 17.354 ; 17.274 ;
; Sensor_V1   ; SSD_D1[1]    ; 15.768 ; 15.708 ; 15.901 ; 15.841 ;
; Sensor_V1   ; SSD_D1[2]    ; 16.918 ; 16.896 ; 17.051 ; 17.021 ;
; Sensor_V1   ; SSD_D1[3]    ; 15.716 ; 15.774 ; 15.849 ; 15.907 ;
; Sensor_V1   ; SSD_D1[4]    ; 16.030 ; 16.060 ; 16.155 ; 16.193 ;
; Sensor_V1   ; SSD_D1[5]    ; 15.536 ; 15.545 ; 15.661 ; 15.678 ;
; Sensor_V1   ; SSD_D1[6]    ; 15.589 ; 15.494 ; 15.714 ; 15.627 ;
; Sensor_V1   ; SSD_U1[0]    ; 15.152 ; 15.183 ; 15.285 ; 15.308 ;
; Sensor_V1   ; SSD_U1[1]    ; 15.489 ; 15.388 ; 15.614 ; 15.513 ;
; Sensor_V1   ; SSD_U1[2]    ; 15.427 ; 15.596 ; 15.552 ; 15.729 ;
; Sensor_V1   ; SSD_U1[3]    ; 15.384 ; 15.480 ; 15.509 ; 15.605 ;
; Sensor_V1   ; SSD_U1[4]    ; 15.468 ; 15.502 ; 15.601 ; 15.627 ;
; Sensor_V1   ; SSD_U1[5]    ; 15.354 ; 15.511 ; 15.479 ; 15.644 ;
; Sensor_V1   ; SSD_U1[6]    ; 15.522 ; 15.414 ; 15.647 ; 15.539 ;
; Sensor_V2   ; SSD_D1[0]    ; 17.346 ; 17.266 ; 17.506 ; 17.426 ;
; Sensor_V2   ; SSD_D1[1]    ; 15.893 ; 15.833 ; 16.053 ; 15.993 ;
; Sensor_V2   ; SSD_D1[2]    ; 17.043 ; 17.021 ; 17.203 ; 17.173 ;
; Sensor_V2   ; SSD_D1[3]    ; 15.841 ; 15.899 ; 16.001 ; 16.059 ;
; Sensor_V2   ; SSD_D1[4]    ; 16.155 ; 16.185 ; 16.307 ; 16.345 ;
; Sensor_V2   ; SSD_D1[5]    ; 15.661 ; 15.670 ; 15.813 ; 15.830 ;
; Sensor_V2   ; SSD_D1[6]    ; 15.714 ; 15.619 ; 15.866 ; 15.779 ;
; Sensor_V2   ; SSD_U1[0]    ; 15.277 ; 15.308 ; 15.437 ; 15.460 ;
; Sensor_V2   ; SSD_U1[1]    ; 15.614 ; 15.513 ; 15.766 ; 15.665 ;
; Sensor_V2   ; SSD_U1[2]    ; 15.552 ; 15.721 ; 15.704 ; 15.881 ;
; Sensor_V2   ; SSD_U1[3]    ; 15.509 ; 15.605 ; 15.661 ; 15.757 ;
; Sensor_V2   ; SSD_U1[4]    ; 15.593 ; 15.627 ; 15.753 ; 15.779 ;
; Sensor_V2   ; SSD_U1[5]    ; 15.479 ; 15.636 ; 15.631 ; 15.796 ;
; Sensor_V2   ; SSD_U1[6]    ; 15.647 ; 15.539 ; 15.799 ; 15.691 ;
; Sensor_V3   ; SSD_D1[0]    ; 17.230 ; 17.150 ; 17.399 ; 17.319 ;
; Sensor_V3   ; SSD_D1[1]    ; 15.777 ; 15.717 ; 15.946 ; 15.886 ;
; Sensor_V3   ; SSD_D1[2]    ; 16.927 ; 16.905 ; 17.096 ; 17.066 ;
; Sensor_V3   ; SSD_D1[3]    ; 15.725 ; 15.783 ; 15.894 ; 15.952 ;
; Sensor_V3   ; SSD_D1[4]    ; 16.039 ; 16.069 ; 16.200 ; 16.238 ;
; Sensor_V3   ; SSD_D1[5]    ; 15.545 ; 15.554 ; 15.706 ; 15.723 ;
; Sensor_V3   ; SSD_D1[6]    ; 15.598 ; 15.503 ; 15.759 ; 15.672 ;
; Sensor_V3   ; SSD_U1[0]    ; 15.161 ; 15.192 ; 15.330 ; 15.353 ;
; Sensor_V3   ; SSD_U1[1]    ; 15.498 ; 15.397 ; 15.659 ; 15.558 ;
; Sensor_V3   ; SSD_U1[2]    ; 15.436 ; 15.605 ; 15.597 ; 15.774 ;
; Sensor_V3   ; SSD_U1[3]    ; 15.393 ; 15.489 ; 15.554 ; 15.650 ;
; Sensor_V3   ; SSD_U1[4]    ; 15.477 ; 15.511 ; 15.646 ; 15.672 ;
; Sensor_V3   ; SSD_U1[5]    ; 15.363 ; 15.520 ; 15.524 ; 15.689 ;
; Sensor_V3   ; SSD_U1[6]    ; 15.531 ; 15.423 ; 15.692 ; 15.584 ;
+-------------+--------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 263.16 MHz ; 250.0 MHz       ; clk50MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk50MHz ; -2.800 ; -66.639        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk50MHz ; 0.361 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk50MHz ; -3.000 ; -50.545                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.800 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.731      ;
; -2.800 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.731      ;
; -2.800 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.731      ;
; -2.800 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.731      ;
; -2.800 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.731      ;
; -2.764 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.695      ;
; -2.764 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.695      ;
; -2.764 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.695      ;
; -2.764 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.695      ;
; -2.764 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.695      ;
; -2.736 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.736 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.667      ;
; -2.733 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.668      ;
; -2.733 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.668      ;
; -2.733 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.668      ;
; -2.733 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.668      ;
; -2.733 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.668      ;
; -2.693 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.624      ;
; -2.693 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.624      ;
; -2.693 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.624      ;
; -2.693 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.624      ;
; -2.693 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.624      ;
; -2.690 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.621      ;
; -2.690 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.621      ;
; -2.690 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.621      ;
; -2.690 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.621      ;
; -2.690 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.621      ;
; -2.689 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.620      ;
; -2.689 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.620      ;
; -2.689 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.620      ;
; -2.689 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.620      ;
; -2.689 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.620      ;
; -2.666 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.601      ;
; -2.666 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.601      ;
; -2.666 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.601      ;
; -2.666 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.601      ;
; -2.666 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.601      ;
; -2.654 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.588      ;
; -2.654 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.588      ;
; -2.654 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.588      ;
; -2.654 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.588      ;
; -2.654 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.588      ;
; -2.647 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.581      ;
; -2.647 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.581      ;
; -2.647 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.581      ;
; -2.647 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.581      ;
; -2.647 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.581      ;
; -2.639 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.574      ;
; -2.639 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.574      ;
; -2.639 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.574      ;
; -2.639 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.574      ;
; -2.639 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.064     ; 3.574      ;
; -2.602 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.533      ;
; -2.602 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.533      ;
; -2.602 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.533      ;
; -2.602 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.533      ;
; -2.602 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.533      ;
; -2.553 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.487      ;
; -2.553 ; maq_semaforo:C2|count[1]     ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.487      ;
; -2.535 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.466      ;
; -2.535 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.466      ;
; -2.535 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.466      ;
; -2.535 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.466      ;
; -2.535 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.466      ;
; -2.535 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.469      ;
; -2.535 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.469      ;
; -2.535 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.469      ;
; -2.535 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.469      ;
; -2.535 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.469      ;
; -2.530 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.461      ;
; -2.530 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.461      ;
; -2.530 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.461      ;
; -2.530 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.461      ;
; -2.530 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 3.461      ;
; -2.520 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.454      ;
; -2.520 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.454      ;
; -2.520 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.454      ;
; -2.520 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.454      ;
; -2.520 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.454      ;
; -2.502 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.436      ;
; -2.502 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.436      ;
; -2.502 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.436      ;
; -2.502 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.436      ;
; -2.502 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.436      ;
; -2.494 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.428      ;
; -2.494 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.428      ;
; -2.494 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.428      ;
; -2.494 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.428      ;
; -2.494 ; maq_semaforo:C2|count[2]     ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.065     ; 3.428      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz'                                                                                                             ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; maq_semaforo:C2|count[1]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; maq_semaforo:C2|pr_state.GR_WAIT ; maq_semaforo:C2|pr_state.GR_WAIT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; maq_semaforo:C2|count[2]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.597      ;
; 0.372 ; maq_semaforo:C2|count[0]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.608      ;
; 0.588 ; maq_semaforo:C2|pr_state.GR2     ; maq_semaforo:C2|pr_state.YR      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.824      ;
; 0.593 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.829      ;
; 0.595 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.831      ;
; 0.596 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.832      ;
; 0.599 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.835      ;
; 0.606 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.842      ;
; 0.607 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.843      ;
; 0.607 ; divisor_clk:C1|cnt[16]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.843      ;
; 0.607 ; divisor_clk:C1|cnt[18]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.843      ;
; 0.608 ; divisor_clk:C1|cnt[11]           ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.844      ;
; 0.608 ; divisor_clk:C1|cnt[24]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.844      ;
; 0.609 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.845      ;
; 0.609 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.845      ;
; 0.611 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.847      ;
; 0.625 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.861      ;
; 0.686 ; maq_semaforo:C2|pr_state.RG      ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.922      ;
; 0.733 ; maq_semaforo:C2|pr_state.YR      ; maq_semaforo:C2|pr_state.RG      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.969      ;
; 0.759 ; maq_semaforo:C2|pr_state.RG      ; maq_semaforo:C2|pr_state.RR      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 0.995      ;
; 0.804 ; maq_semaforo:C2|count[1]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.040      ;
; 0.818 ; maq_semaforo:C2|count[0]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.054      ;
; 0.879 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.115      ;
; 0.883 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.119      ;
; 0.883 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.119      ;
; 0.887 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.123      ;
; 0.894 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.130      ;
; 0.894 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.130      ;
; 0.894 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.130      ;
; 0.895 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.131      ;
; 0.896 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.132      ;
; 0.896 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.132      ;
; 0.897 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.133      ;
; 0.897 ; divisor_clk:C1|cnt[23]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.133      ;
; 0.898 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.134      ;
; 0.905 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.141      ;
; 0.906 ; divisor_clk:C1|cnt[16]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.142      ;
; 0.906 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.142      ;
; 0.910 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.146      ;
; 0.926 ; divisor_clk:C1|cnt[25]           ; divisor_clk:C1|cnt[25]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.162      ;
; 0.930 ; divisor_clk:C1|cnt[23]           ; divisor_clk:C1|cnt[23]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.166      ;
; 0.935 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[3]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.171      ;
; 0.948 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.184      ;
; 0.957 ; maq_semaforo:C2|pr_state.GR2     ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.193      ;
; 0.978 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.214      ;
; 0.985 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.221      ;
; 0.989 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.225      ;
; 0.989 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.225      ;
; 0.991 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[3]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.227      ;
; 0.993 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.229      ;
; 0.993 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.229      ;
; 0.995 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.231      ;
; 0.995 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.231      ;
; 0.996 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.232      ;
; 1.004 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.240      ;
; 1.004 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.240      ;
; 1.005 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.241      ;
; 1.006 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.242      ;
; 1.007 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.243      ;
; 1.008 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.244      ;
; 1.009 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.245      ;
; 1.015 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.251      ;
; 1.017 ; divisor_clk:C1|cnt[20]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.253      ;
; 1.020 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.256      ;
; 1.027 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.259      ;
; 1.040 ; divisor_clk:C1|cnt[20]           ; divisor_clk:C1|cnt[20]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.276      ;
; 1.049 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[12]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.285      ;
; 1.056 ; divisor_clk:C1|cnt[15]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.292      ;
; 1.070 ; divisor_clk:C1|cnt[14]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.306      ;
; 1.092 ; divisor_clk:C1|cnt[17]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.328      ;
; 1.092 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.328      ;
; 1.099 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.335      ;
; 1.101 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.337      ;
; 1.102 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|pr_state.GR_WAIT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.338      ;
; 1.103 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.339      ;
; 1.104 ; divisor_clk:C1|cnt[22]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.340      ;
; 1.105 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.341      ;
; 1.106 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.342      ;
; 1.107 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.343      ;
; 1.114 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.350      ;
; 1.114 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.350      ;
; 1.116 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.352      ;
; 1.118 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.354      ;
; 1.119 ; divisor_clk:C1|cnt[11]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.351      ;
; 1.119 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.355      ;
; 1.125 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.361      ;
; 1.126 ; divisor_clk:C1|cnt[18]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.362      ;
; 1.129 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.361      ;
; 1.137 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.061      ; 1.369      ;
; 1.159 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.395      ;
; 1.164 ; divisor_clk:C1|cnt[13]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.400      ;
; 1.166 ; divisor_clk:C1|cnt[15]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.402      ;
; 1.180 ; divisor_clk:C1|cnt[14]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.416      ;
; 1.198 ; divisor_clk:C1|cnt[21]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.434      ;
; 1.198 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.434      ;
; 1.199 ; divisor_clk:C1|cnt[24]           ; divisor_clk:C1|cnt[25]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.435      ;
; 1.202 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.065      ; 1.438      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[16]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[18]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[20]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[23]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[24]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[25]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|count[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR1     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR2     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR_WAIT ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RG      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RR      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.YR      ;
; 0.271  ; 0.457        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; 0.271  ; 0.457        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; 0.271  ; 0.457        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; 0.271  ; 0.457        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; 0.271  ; 0.457        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; 0.271  ; 0.457        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; 0.271  ; 0.457        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[16]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[18]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[20]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[23]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[24]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[25]           ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[0]         ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[1]         ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[2]         ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[3]         ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|count[4]         ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR1     ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR2     ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR_WAIT ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RG      ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RR      ;
; 0.272  ; 0.458        ; 0.186          ; Low Pulse Width  ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.YR      ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[0]         ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[1]         ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[2]         ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[3]         ;
; 0.322  ; 0.540        ; 0.218          ; High Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[4]         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B_ped1    ; clk50MHz   ; 3.508 ; 3.825 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; 3.384 ; 3.692 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; 8.224 ; 7.997 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; 8.342 ; 8.143 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; 8.248 ; 8.053 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B_ped1    ; clk50MHz   ; -2.996 ; -3.239 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; -2.706 ; -3.063 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; -5.599 ; -5.325 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; -5.711 ; -5.465 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; -5.599 ; -5.362 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 8.808  ; 8.643  ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 7.365  ; 7.457  ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 8.722  ; 9.010  ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 6.624  ; 6.576  ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 10.091 ; 10.107 ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 23.908 ; 23.926 ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 23.908 ; 23.926 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 22.750 ; 22.614 ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 23.380 ; 23.632 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 22.623 ; 22.758 ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 22.870 ; 22.738 ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 22.398 ; 22.232 ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 22.491 ; 22.139 ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 21.466 ; 21.316 ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 21.037 ; 21.026 ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 21.050 ; 20.954 ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 20.991 ; 21.092 ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 21.319 ; 21.316 ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 20.942 ; 21.116 ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 21.289 ; 21.291 ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 21.466 ; 21.207 ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 7.009  ; 7.124  ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 8.165  ; 8.403  ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 7.380  ; 7.471  ; Rise       ; clk50MHz        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 7.824  ; 7.607  ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 7.097  ; 7.187  ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 7.827  ; 8.064  ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 6.386  ; 6.338  ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 9.617  ; 9.706  ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 8.812  ; 8.807  ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 10.310 ; 10.303 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 9.123  ; 9.014  ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 10.046 ; 10.040 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 9.024  ; 9.132  ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 9.263  ; 9.383  ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 8.812  ; 8.898  ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 8.902  ; 8.807  ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 7.131  ; 7.261  ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 7.131  ; 7.261  ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 7.480  ; 7.379  ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 7.409  ; 7.567  ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 7.373  ; 7.491  ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 7.386  ; 7.488  ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 7.348  ; 7.470  ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 7.558  ; 7.391  ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 6.754  ; 6.867  ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 7.650  ; 7.786  ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 7.111  ; 7.201  ; Rise       ; clk50MHz        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; Foto_celula ; Acende_faixa ; 10.284 ;        ;        ; 10.312 ;
; Sensor_V1   ; SSD_D1[0]    ; 27.949 ; 27.967 ; 27.578 ; 27.596 ;
; Sensor_V1   ; SSD_D1[1]    ; 26.791 ; 26.655 ; 26.420 ; 26.284 ;
; Sensor_V1   ; SSD_D1[2]    ; 27.421 ; 27.673 ; 27.050 ; 27.302 ;
; Sensor_V1   ; SSD_D1[3]    ; 26.664 ; 26.799 ; 26.293 ; 26.428 ;
; Sensor_V1   ; SSD_D1[4]    ; 26.911 ; 26.779 ; 26.540 ; 26.408 ;
; Sensor_V1   ; SSD_D1[5]    ; 26.439 ; 26.273 ; 26.068 ; 25.902 ;
; Sensor_V1   ; SSD_D1[6]    ; 26.532 ; 26.180 ; 26.161 ; 25.809 ;
; Sensor_V1   ; SSD_U1[0]    ; 25.106 ; 25.095 ; 24.789 ; 24.778 ;
; Sensor_V1   ; SSD_U1[1]    ; 25.119 ; 25.023 ; 24.802 ; 24.706 ;
; Sensor_V1   ; SSD_U1[2]    ; 25.060 ; 25.161 ; 24.743 ; 24.844 ;
; Sensor_V1   ; SSD_U1[3]    ; 25.388 ; 25.385 ; 25.071 ; 25.068 ;
; Sensor_V1   ; SSD_U1[4]    ; 25.011 ; 25.185 ; 24.694 ; 24.868 ;
; Sensor_V1   ; SSD_U1[5]    ; 25.358 ; 25.360 ; 25.041 ; 25.043 ;
; Sensor_V1   ; SSD_U1[6]    ; 25.535 ; 25.276 ; 25.218 ; 24.959 ;
; Sensor_V2   ; SSD_D1[0]    ; 28.067 ; 28.085 ; 27.724 ; 27.742 ;
; Sensor_V2   ; SSD_D1[1]    ; 26.909 ; 26.773 ; 26.566 ; 26.430 ;
; Sensor_V2   ; SSD_D1[2]    ; 27.539 ; 27.791 ; 27.196 ; 27.448 ;
; Sensor_V2   ; SSD_D1[3]    ; 26.782 ; 26.917 ; 26.439 ; 26.574 ;
; Sensor_V2   ; SSD_D1[4]    ; 27.029 ; 26.897 ; 26.686 ; 26.554 ;
; Sensor_V2   ; SSD_D1[5]    ; 26.557 ; 26.391 ; 26.214 ; 26.048 ;
; Sensor_V2   ; SSD_D1[6]    ; 26.650 ; 26.298 ; 26.307 ; 25.955 ;
; Sensor_V2   ; SSD_U1[0]    ; 25.224 ; 25.213 ; 24.935 ; 24.924 ;
; Sensor_V2   ; SSD_U1[1]    ; 25.237 ; 25.141 ; 24.948 ; 24.852 ;
; Sensor_V2   ; SSD_U1[2]    ; 25.178 ; 25.279 ; 24.889 ; 24.990 ;
; Sensor_V2   ; SSD_U1[3]    ; 25.506 ; 25.503 ; 25.217 ; 25.214 ;
; Sensor_V2   ; SSD_U1[4]    ; 25.129 ; 25.303 ; 24.840 ; 25.014 ;
; Sensor_V2   ; SSD_U1[5]    ; 25.476 ; 25.478 ; 25.187 ; 25.189 ;
; Sensor_V2   ; SSD_U1[6]    ; 25.653 ; 25.394 ; 25.364 ; 25.105 ;
; Sensor_V3   ; SSD_D1[0]    ; 27.973 ; 27.991 ; 27.634 ; 27.652 ;
; Sensor_V3   ; SSD_D1[1]    ; 26.815 ; 26.679 ; 26.476 ; 26.340 ;
; Sensor_V3   ; SSD_D1[2]    ; 27.445 ; 27.697 ; 27.106 ; 27.358 ;
; Sensor_V3   ; SSD_D1[3]    ; 26.688 ; 26.823 ; 26.349 ; 26.484 ;
; Sensor_V3   ; SSD_D1[4]    ; 26.935 ; 26.803 ; 26.596 ; 26.464 ;
; Sensor_V3   ; SSD_D1[5]    ; 26.463 ; 26.297 ; 26.124 ; 25.958 ;
; Sensor_V3   ; SSD_D1[6]    ; 26.556 ; 26.204 ; 26.217 ; 25.865 ;
; Sensor_V3   ; SSD_U1[0]    ; 25.130 ; 25.119 ; 24.845 ; 24.834 ;
; Sensor_V3   ; SSD_U1[1]    ; 25.143 ; 25.047 ; 24.858 ; 24.762 ;
; Sensor_V3   ; SSD_U1[2]    ; 25.084 ; 25.185 ; 24.799 ; 24.900 ;
; Sensor_V3   ; SSD_U1[3]    ; 25.412 ; 25.409 ; 25.127 ; 25.124 ;
; Sensor_V3   ; SSD_U1[4]    ; 25.035 ; 25.209 ; 24.750 ; 24.924 ;
; Sensor_V3   ; SSD_U1[5]    ; 25.382 ; 25.384 ; 25.097 ; 25.099 ;
; Sensor_V3   ; SSD_U1[6]    ; 25.559 ; 25.300 ; 25.274 ; 25.015 ;
+-------------+--------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; Foto_celula ; Acende_faixa ; 9.906  ;        ;        ; 9.929  ;
; Sensor_V1   ; SSD_D1[0]    ; 15.672 ; 15.666 ; 15.374 ; 15.373 ;
; Sensor_V1   ; SSD_D1[1]    ; 14.486 ; 14.376 ; 14.193 ; 14.078 ;
; Sensor_V1   ; SSD_D1[2]    ; 15.409 ; 15.402 ; 15.116 ; 15.104 ;
; Sensor_V1   ; SSD_D1[3]    ; 14.386 ; 14.495 ; 14.088 ; 14.202 ;
; Sensor_V1   ; SSD_D1[4]    ; 14.625 ; 14.746 ; 14.327 ; 14.453 ;
; Sensor_V1   ; SSD_D1[5]    ; 14.174 ; 14.261 ; 13.876 ; 13.968 ;
; Sensor_V1   ; SSD_D1[6]    ; 14.264 ; 14.170 ; 13.966 ; 13.877 ;
; Sensor_V1   ; SSD_U1[0]    ; 13.920 ; 13.888 ; 13.627 ; 13.590 ;
; Sensor_V1   ; SSD_U1[1]    ; 14.172 ; 14.021 ; 13.874 ; 13.723 ;
; Sensor_V1   ; SSD_U1[2]    ; 14.059 ; 14.382 ; 13.761 ; 14.089 ;
; Sensor_V1   ; SSD_U1[3]    ; 14.019 ; 14.166 ; 13.721 ; 13.868 ;
; Sensor_V1   ; SSD_U1[4]    ; 14.205 ; 14.185 ; 13.912 ; 13.887 ;
; Sensor_V1   ; SSD_U1[5]    ; 13.990 ; 14.307 ; 13.692 ; 14.014 ;
; Sensor_V1   ; SSD_U1[6]    ; 14.204 ; 14.047 ; 13.906 ; 13.749 ;
; Sensor_V2   ; SSD_D1[0]    ; 15.784 ; 15.778 ; 15.514 ; 15.513 ;
; Sensor_V2   ; SSD_D1[1]    ; 14.598 ; 14.488 ; 14.333 ; 14.218 ;
; Sensor_V2   ; SSD_D1[2]    ; 15.521 ; 15.514 ; 15.256 ; 15.244 ;
; Sensor_V2   ; SSD_D1[3]    ; 14.498 ; 14.607 ; 14.228 ; 14.342 ;
; Sensor_V2   ; SSD_D1[4]    ; 14.737 ; 14.858 ; 14.467 ; 14.593 ;
; Sensor_V2   ; SSD_D1[5]    ; 14.286 ; 14.373 ; 14.016 ; 14.108 ;
; Sensor_V2   ; SSD_D1[6]    ; 14.376 ; 14.282 ; 14.106 ; 14.017 ;
; Sensor_V2   ; SSD_U1[0]    ; 14.032 ; 14.000 ; 13.767 ; 13.730 ;
; Sensor_V2   ; SSD_U1[1]    ; 14.284 ; 14.133 ; 14.014 ; 13.863 ;
; Sensor_V2   ; SSD_U1[2]    ; 14.171 ; 14.494 ; 13.901 ; 14.229 ;
; Sensor_V2   ; SSD_U1[3]    ; 14.131 ; 14.278 ; 13.861 ; 14.008 ;
; Sensor_V2   ; SSD_U1[4]    ; 14.317 ; 14.297 ; 14.052 ; 14.027 ;
; Sensor_V2   ; SSD_U1[5]    ; 14.102 ; 14.419 ; 13.832 ; 14.154 ;
; Sensor_V2   ; SSD_U1[6]    ; 14.316 ; 14.159 ; 14.046 ; 13.889 ;
; Sensor_V3   ; SSD_D1[0]    ; 15.672 ; 15.666 ; 15.411 ; 15.410 ;
; Sensor_V3   ; SSD_D1[1]    ; 14.486 ; 14.376 ; 14.230 ; 14.115 ;
; Sensor_V3   ; SSD_D1[2]    ; 15.409 ; 15.402 ; 15.153 ; 15.141 ;
; Sensor_V3   ; SSD_D1[3]    ; 14.386 ; 14.495 ; 14.125 ; 14.239 ;
; Sensor_V3   ; SSD_D1[4]    ; 14.625 ; 14.746 ; 14.364 ; 14.490 ;
; Sensor_V3   ; SSD_D1[5]    ; 14.174 ; 14.261 ; 13.913 ; 14.005 ;
; Sensor_V3   ; SSD_D1[6]    ; 14.264 ; 14.170 ; 14.003 ; 13.914 ;
; Sensor_V3   ; SSD_U1[0]    ; 13.920 ; 13.888 ; 13.664 ; 13.627 ;
; Sensor_V3   ; SSD_U1[1]    ; 14.172 ; 14.021 ; 13.911 ; 13.760 ;
; Sensor_V3   ; SSD_U1[2]    ; 14.059 ; 14.382 ; 13.798 ; 14.126 ;
; Sensor_V3   ; SSD_U1[3]    ; 14.019 ; 14.166 ; 13.758 ; 13.905 ;
; Sensor_V3   ; SSD_U1[4]    ; 14.205 ; 14.185 ; 13.949 ; 13.924 ;
; Sensor_V3   ; SSD_U1[5]    ; 13.990 ; 14.307 ; 13.729 ; 14.051 ;
; Sensor_V3   ; SSD_U1[6]    ; 14.204 ; 14.047 ; 13.943 ; 13.786 ;
+-------------+--------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk50MHz ; -1.026 ; -20.257        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk50MHz ; 0.186 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk50MHz ; -3.000 ; -42.029                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz'                                                                                                     ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.026 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.973      ;
; -1.026 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.973      ;
; -1.026 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.973      ;
; -1.026 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.973      ;
; -1.026 ; divisor_clk:C1|cnt[6]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.973      ;
; -1.021 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.968      ;
; -1.021 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.968      ;
; -1.021 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.968      ;
; -1.021 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.968      ;
; -1.021 ; divisor_clk:C1|cnt[0]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.968      ;
; -0.998 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.945      ;
; -0.998 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.945      ;
; -0.998 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.945      ;
; -0.998 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.945      ;
; -0.998 ; divisor_clk:C1|cnt[12]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.945      ;
; -0.980 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; divisor_clk:C1|cnt[23]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.930      ;
; -0.969 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.916      ;
; -0.969 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.916      ;
; -0.969 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.916      ;
; -0.969 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.916      ;
; -0.969 ; divisor_clk:C1|cnt[10]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.916      ;
; -0.955 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.905      ;
; -0.955 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.905      ;
; -0.955 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.905      ;
; -0.955 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.905      ;
; -0.955 ; divisor_clk:C1|cnt[24]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.905      ;
; -0.954 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.904      ;
; -0.954 ; divisor_clk:C1|cnt[25]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.904      ;
; -0.942 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.889      ;
; -0.942 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.889      ;
; -0.942 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.889      ;
; -0.942 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.889      ;
; -0.942 ; divisor_clk:C1|cnt[8]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.889      ;
; -0.935 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.882      ;
; -0.935 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.882      ;
; -0.935 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.882      ;
; -0.935 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.882      ;
; -0.935 ; divisor_clk:C1|cnt[9]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.882      ;
; -0.928 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.875      ;
; -0.928 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.875      ;
; -0.928 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.875      ;
; -0.928 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.875      ;
; -0.928 ; divisor_clk:C1|cnt[2]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.875      ;
; -0.927 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.874      ;
; -0.927 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.874      ;
; -0.927 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.874      ;
; -0.927 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.874      ;
; -0.927 ; divisor_clk:C1|cnt[5]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.874      ;
; -0.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.866      ;
; -0.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.866      ;
; -0.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.866      ;
; -0.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.866      ;
; -0.916 ; divisor_clk:C1|cnt[14]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.866      ;
; -0.911 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.861      ;
; -0.911 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.861      ;
; -0.911 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.861      ;
; -0.911 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.861      ;
; -0.911 ; divisor_clk:C1|cnt[15]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.861      ;
; -0.901 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.851      ;
; -0.901 ; maq_semaforo:C2|pr_state.RG  ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.851      ;
; -0.897 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.847      ;
; -0.897 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.847      ;
; -0.897 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.847      ;
; -0.897 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.847      ;
; -0.897 ; divisor_clk:C1|cnt[22]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.847      ;
; -0.895 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.845      ;
; -0.895 ; maq_semaforo:C2|pr_state.GR2 ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.037     ; 1.845      ;
; -0.894 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.841      ;
; -0.894 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.841      ;
; -0.894 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.841      ;
; -0.894 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.841      ;
; -0.894 ; divisor_clk:C1|cnt[11]       ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.841      ;
; -0.887 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.834      ;
; -0.887 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.834      ;
; -0.887 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.834      ;
; -0.887 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.834      ;
; -0.887 ; divisor_clk:C1|cnt[7]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.834      ;
; -0.867 ; divisor_clk:C1|cnt[1]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.814      ;
; -0.867 ; divisor_clk:C1|cnt[1]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.814      ;
; -0.867 ; divisor_clk:C1|cnt[1]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.814      ;
; -0.867 ; divisor_clk:C1|cnt[1]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.814      ;
; -0.867 ; divisor_clk:C1|cnt[1]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.814      ;
; -0.863 ; divisor_clk:C1|cnt[4]        ; maq_semaforo:C2|pr_state.RR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.810      ;
; -0.863 ; divisor_clk:C1|cnt[4]        ; maq_semaforo:C2|pr_state.GR1 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.810      ;
; -0.863 ; divisor_clk:C1|cnt[4]        ; maq_semaforo:C2|pr_state.GR2 ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.810      ;
; -0.863 ; divisor_clk:C1|cnt[4]        ; maq_semaforo:C2|pr_state.YR  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.810      ;
; -0.863 ; divisor_clk:C1|cnt[4]        ; maq_semaforo:C2|pr_state.RG  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.040     ; 1.810      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz'                                                                                                             ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; maq_semaforo:C2|count[1]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; maq_semaforo:C2|pr_state.GR_WAIT ; maq_semaforo:C2|pr_state.GR_WAIT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; maq_semaforo:C2|count[2]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; maq_semaforo:C2|count[0]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.285 ; maq_semaforo:C2|pr_state.GR2     ; maq_semaforo:C2|pr_state.YR      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.406      ;
; 0.296 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; divisor_clk:C1|cnt[11]           ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_clk:C1|cnt[16]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_clk:C1|cnt[18]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divisor_clk:C1|cnt[24]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.313 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[0]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.434      ;
; 0.343 ; maq_semaforo:C2|pr_state.YR      ; maq_semaforo:C2|pr_state.RG      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.464      ;
; 0.346 ; maq_semaforo:C2|pr_state.RG      ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.467      ;
; 0.359 ; maq_semaforo:C2|pr_state.RG      ; maq_semaforo:C2|pr_state.RR      ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.480      ;
; 0.396 ; maq_semaforo:C2|count[1]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.517      ;
; 0.400 ; maq_semaforo:C2|count[0]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.521      ;
; 0.445 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.566      ;
; 0.447 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.568      ;
; 0.454 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; divisor_clk:C1|cnt[25]           ; divisor_clk:C1|cnt[25]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; divisor_clk:C1|cnt[23]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; divisor_clk:C1|cnt[23]           ; divisor_clk:C1|cnt[23]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[1]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[2]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[3]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; divisor_clk:C1|cnt[16]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.588      ;
; 0.471 ; maq_semaforo:C2|count[3]         ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.592      ;
; 0.475 ; maq_semaforo:C2|pr_state.GR2     ; maq_semaforo:C2|count[4]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.596      ;
; 0.508 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.629      ;
; 0.510 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[0]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[1]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[3]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.636      ;
; 0.517 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; divisor_clk:C1|cnt[9]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; divisor_clk:C1|cnt[20]           ; divisor_clk:C1|cnt[20]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; divisor_clk:C1|cnt[15]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[12]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.647      ;
; 0.528 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[3]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; divisor_clk:C1|cnt[8]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[4]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; divisor_clk:C1|cnt[14]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; divisor_clk:C1|cnt[20]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; divisor_clk:C1|cnt[17]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.657      ;
; 0.539 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.034      ; 0.657      ;
; 0.548 ; divisor_clk:C1|cnt[22]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.669      ;
; 0.576 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.697      ;
; 0.577 ; divisor_clk:C1|cnt[3]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.698      ;
; 0.579 ; divisor_clk:C1|cnt[5]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.700      ;
; 0.583 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[7]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|count[2]         ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; maq_semaforo:C2|count[4]         ; maq_semaforo:C2|pr_state.GR_WAIT ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; divisor_clk:C1|cnt[7]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; divisor_clk:C1|cnt[1]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; divisor_clk:C1|cnt[13]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; divisor_clk:C1|cnt[15]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; divisor_clk:C1|cnt[11]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.034      ; 0.706      ;
; 0.589 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[9]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; divisor_clk:C1|cnt[2]            ; divisor_clk:C1|cnt[8]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.712      ;
; 0.592 ; divisor_clk:C1|cnt[4]            ; divisor_clk:C1|cnt[10]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.713      ;
; 0.593 ; maq_semaforo:C2|pr_state.GR1     ; maq_semaforo:C2|pr_state.GR1     ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.714      ;
; 0.594 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[5]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.715      ;
; 0.596 ; divisor_clk:C1|cnt[6]            ; divisor_clk:C1|cnt[11]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; divisor_clk:C1|cnt[0]            ; divisor_clk:C1|cnt[6]            ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; divisor_clk:C1|cnt[18]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; divisor_clk:C1|cnt[14]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; divisor_clk:C1|cnt[21]           ; divisor_clk:C1|cnt[24]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.720      ;
; 0.600 ; divisor_clk:C1|cnt[10]           ; divisor_clk:C1|cnt[16]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.034      ; 0.718      ;
; 0.604 ; divisor_clk:C1|cnt[21]           ; divisor_clk:C1|cnt[21]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.725      ;
; 0.605 ; divisor_clk:C1|cnt[12]           ; divisor_clk:C1|cnt[18]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.034      ; 0.723      ;
; 0.614 ; divisor_clk:C1|cnt[24]           ; divisor_clk:C1|cnt[25]           ; clk50MHz     ; clk50MHz    ; 0.000        ; 0.037      ; 0.735      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                                ;
+--------+--------------+----------------+-----------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+----------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|count[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|count[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|count[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|count[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|count[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR_WAIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RG      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RR      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.YR      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[0]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[10]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[11]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[12]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[13]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[14]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[15]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[17]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[19]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[1]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[21]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[22]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[2]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[3]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[4]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[5]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[6]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[7]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[8]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[9]            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[0]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[1]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[2]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[3]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|count[4]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR1     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR2     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.GR_WAIT ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RG      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.RR      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; maq_semaforo:C2|pr_state.YR      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[16]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[18]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[20]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[23]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[24]           ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; divisor_clk:C1|cnt[25]           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C2|count[2]|clk                  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C2|pr_state.GR_WAIT|clk          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[0]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[10]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[11]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[12]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[13]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[14]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[15]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[16]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[17]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[18]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[19]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[1]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[20]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[21]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[22]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[23]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[24]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[25]|clk                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[2]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[3]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[4]|clk                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; C1|cnt[5]|clk                    ;
+--------+--------------+----------------+-----------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B_ped1    ; clk50MHz   ; 1.952 ; 2.647 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; 1.863 ; 2.626 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; 4.194 ; 5.119 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; 4.258 ; 5.191 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; 4.195 ; 5.122 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B_ped1    ; clk50MHz   ; -1.622 ; -2.336 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; -1.543 ; -2.188 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; -2.845 ; -3.683 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; -2.907 ; -3.752 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; -2.840 ; -3.675 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 5.051  ; 5.113  ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 4.428  ; 4.276  ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 5.251  ; 5.048  ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 3.832  ; 3.929  ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 6.302  ; 5.935  ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 13.518 ; 13.341 ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 13.518 ; 13.341 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 12.402 ; 12.471 ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 13.287 ; 13.183 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 12.480 ; 12.406 ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 12.646 ; 12.532 ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 12.355 ; 12.273 ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 12.330 ; 12.285 ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 11.784 ; 11.837 ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 11.604 ; 11.658 ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 11.639 ; 11.590 ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 11.618 ; 11.664 ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 11.784 ; 11.812 ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 11.688 ; 11.584 ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 11.770 ; 11.804 ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 11.759 ; 11.837 ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 4.196  ; 4.069  ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 4.893  ; 4.709  ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 4.433  ; 4.279  ; Rise       ; clk50MHz        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 4.479 ; 4.610 ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 4.279 ; 4.133 ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 4.693 ; 4.594 ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 3.706 ; 3.799 ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 6.048 ; 5.708 ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 5.110 ; 5.062 ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 6.244 ; 6.051 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 5.111 ; 5.196 ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 6.075 ; 5.963 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 5.205 ; 5.116 ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 5.410 ; 5.310 ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 5.132 ; 5.062 ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 5.110 ; 5.074 ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 4.159 ; 4.172 ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 4.159 ; 4.172 ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 4.286 ; 4.335 ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 4.339 ; 4.433 ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 4.333 ; 4.293 ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 4.429 ; 4.291 ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 4.411 ; 4.290 ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 4.424 ; 4.326 ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 4.055 ; 3.934 ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 4.584 ; 4.410 ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 4.284 ; 4.136 ; Rise       ; clk50MHz        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; Foto_celula ; Acende_faixa ; 5.895  ;        ;        ; 6.715  ;
; Sensor_V1   ; SSD_D1[0]    ; 15.456 ; 15.279 ; 16.384 ; 16.207 ;
; Sensor_V1   ; SSD_D1[1]    ; 14.340 ; 14.409 ; 15.268 ; 15.337 ;
; Sensor_V1   ; SSD_D1[2]    ; 15.225 ; 15.121 ; 16.153 ; 16.049 ;
; Sensor_V1   ; SSD_D1[3]    ; 14.418 ; 14.344 ; 15.346 ; 15.272 ;
; Sensor_V1   ; SSD_D1[4]    ; 14.584 ; 14.470 ; 15.512 ; 15.398 ;
; Sensor_V1   ; SSD_D1[5]    ; 14.293 ; 14.211 ; 15.221 ; 15.139 ;
; Sensor_V1   ; SSD_D1[6]    ; 14.268 ; 14.223 ; 15.196 ; 15.151 ;
; Sensor_V1   ; SSD_U1[0]    ; 13.620 ; 13.674 ; 14.459 ; 14.513 ;
; Sensor_V1   ; SSD_U1[1]    ; 13.655 ; 13.606 ; 14.494 ; 14.445 ;
; Sensor_V1   ; SSD_U1[2]    ; 13.634 ; 13.680 ; 14.473 ; 14.519 ;
; Sensor_V1   ; SSD_U1[3]    ; 13.800 ; 13.828 ; 14.639 ; 14.667 ;
; Sensor_V1   ; SSD_U1[4]    ; 13.704 ; 13.600 ; 14.543 ; 14.439 ;
; Sensor_V1   ; SSD_U1[5]    ; 13.786 ; 13.820 ; 14.625 ; 14.659 ;
; Sensor_V1   ; SSD_U1[6]    ; 13.775 ; 13.853 ; 14.614 ; 14.692 ;
; Sensor_V2   ; SSD_D1[0]    ; 15.520 ; 15.343 ; 16.456 ; 16.279 ;
; Sensor_V2   ; SSD_D1[1]    ; 14.404 ; 14.473 ; 15.340 ; 15.409 ;
; Sensor_V2   ; SSD_D1[2]    ; 15.289 ; 15.185 ; 16.225 ; 16.121 ;
; Sensor_V2   ; SSD_D1[3]    ; 14.482 ; 14.408 ; 15.418 ; 15.344 ;
; Sensor_V2   ; SSD_D1[4]    ; 14.648 ; 14.534 ; 15.584 ; 15.470 ;
; Sensor_V2   ; SSD_D1[5]    ; 14.357 ; 14.275 ; 15.293 ; 15.211 ;
; Sensor_V2   ; SSD_D1[6]    ; 14.332 ; 14.287 ; 15.268 ; 15.223 ;
; Sensor_V2   ; SSD_U1[0]    ; 13.684 ; 13.738 ; 14.531 ; 14.585 ;
; Sensor_V2   ; SSD_U1[1]    ; 13.719 ; 13.670 ; 14.566 ; 14.517 ;
; Sensor_V2   ; SSD_U1[2]    ; 13.698 ; 13.744 ; 14.545 ; 14.591 ;
; Sensor_V2   ; SSD_U1[3]    ; 13.864 ; 13.892 ; 14.711 ; 14.739 ;
; Sensor_V2   ; SSD_U1[4]    ; 13.768 ; 13.664 ; 14.615 ; 14.511 ;
; Sensor_V2   ; SSD_U1[5]    ; 13.850 ; 13.884 ; 14.697 ; 14.731 ;
; Sensor_V2   ; SSD_U1[6]    ; 13.839 ; 13.917 ; 14.686 ; 14.764 ;
; Sensor_V3   ; SSD_D1[0]    ; 15.457 ; 15.280 ; 16.387 ; 16.210 ;
; Sensor_V3   ; SSD_D1[1]    ; 14.341 ; 14.410 ; 15.271 ; 15.340 ;
; Sensor_V3   ; SSD_D1[2]    ; 15.226 ; 15.122 ; 16.156 ; 16.052 ;
; Sensor_V3   ; SSD_D1[3]    ; 14.419 ; 14.345 ; 15.349 ; 15.275 ;
; Sensor_V3   ; SSD_D1[4]    ; 14.585 ; 14.471 ; 15.515 ; 15.401 ;
; Sensor_V3   ; SSD_D1[5]    ; 14.294 ; 14.212 ; 15.224 ; 15.142 ;
; Sensor_V3   ; SSD_D1[6]    ; 14.269 ; 14.224 ; 15.199 ; 15.154 ;
; Sensor_V3   ; SSD_U1[0]    ; 13.621 ; 13.675 ; 14.462 ; 14.516 ;
; Sensor_V3   ; SSD_U1[1]    ; 13.656 ; 13.607 ; 14.497 ; 14.448 ;
; Sensor_V3   ; SSD_U1[2]    ; 13.635 ; 13.681 ; 14.476 ; 14.522 ;
; Sensor_V3   ; SSD_U1[3]    ; 13.801 ; 13.829 ; 14.642 ; 14.670 ;
; Sensor_V3   ; SSD_U1[4]    ; 13.705 ; 13.601 ; 14.546 ; 14.442 ;
; Sensor_V3   ; SSD_U1[5]    ; 13.787 ; 13.821 ; 14.628 ; 14.662 ;
; Sensor_V3   ; SSD_U1[6]    ; 13.776 ; 13.854 ; 14.617 ; 14.695 ;
+-------------+--------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Foto_celula ; Acende_faixa ; 5.687 ;       ;       ; 6.491 ;
; Sensor_V1   ; SSD_D1[0]    ; 8.985 ; 8.792 ; 9.842 ; 9.649 ;
; Sensor_V1   ; SSD_D1[1]    ; 7.852 ; 7.937 ; 8.709 ; 8.794 ;
; Sensor_V1   ; SSD_D1[2]    ; 8.816 ; 8.709 ; 9.673 ; 9.559 ;
; Sensor_V1   ; SSD_D1[3]    ; 7.946 ; 7.857 ; 8.803 ; 8.714 ;
; Sensor_V1   ; SSD_D1[4]    ; 8.156 ; 8.051 ; 9.006 ; 8.908 ;
; Sensor_V1   ; SSD_D1[5]    ; 7.878 ; 7.803 ; 8.728 ; 8.660 ;
; Sensor_V1   ; SSD_D1[6]    ; 7.856 ; 7.815 ; 8.706 ; 8.672 ;
; Sensor_V1   ; SSD_U1[0]    ; 7.615 ; 7.747 ; 8.472 ; 8.597 ;
; Sensor_V1   ; SSD_U1[1]    ; 7.761 ; 7.785 ; 8.618 ; 8.642 ;
; Sensor_V1   ; SSD_U1[2]    ; 7.934 ; 7.790 ; 8.784 ; 8.647 ;
; Sensor_V1   ; SSD_U1[3]    ; 7.788 ; 7.766 ; 8.645 ; 8.623 ;
; Sensor_V1   ; SSD_U1[4]    ; 7.798 ; 7.901 ; 8.655 ; 8.751 ;
; Sensor_V1   ; SSD_U1[5]    ; 7.896 ; 7.758 ; 8.746 ; 8.615 ;
; Sensor_V1   ; SSD_U1[6]    ; 7.778 ; 7.800 ; 8.635 ; 8.657 ;
; Sensor_V2   ; SSD_D1[0]    ; 9.047 ; 8.854 ; 9.911 ; 9.718 ;
; Sensor_V2   ; SSD_D1[1]    ; 7.914 ; 7.999 ; 8.778 ; 8.863 ;
; Sensor_V2   ; SSD_D1[2]    ; 8.878 ; 8.771 ; 9.742 ; 9.628 ;
; Sensor_V2   ; SSD_D1[3]    ; 8.008 ; 7.919 ; 8.872 ; 8.783 ;
; Sensor_V2   ; SSD_D1[4]    ; 8.218 ; 8.113 ; 9.075 ; 8.977 ;
; Sensor_V2   ; SSD_D1[5]    ; 7.940 ; 7.865 ; 8.797 ; 8.729 ;
; Sensor_V2   ; SSD_D1[6]    ; 7.918 ; 7.877 ; 8.775 ; 8.741 ;
; Sensor_V2   ; SSD_U1[0]    ; 7.677 ; 7.809 ; 8.541 ; 8.666 ;
; Sensor_V2   ; SSD_U1[1]    ; 7.823 ; 7.847 ; 8.687 ; 8.711 ;
; Sensor_V2   ; SSD_U1[2]    ; 7.996 ; 7.852 ; 8.853 ; 8.716 ;
; Sensor_V2   ; SSD_U1[3]    ; 7.850 ; 7.828 ; 8.714 ; 8.692 ;
; Sensor_V2   ; SSD_U1[4]    ; 7.860 ; 7.963 ; 8.724 ; 8.820 ;
; Sensor_V2   ; SSD_U1[5]    ; 7.958 ; 7.820 ; 8.815 ; 8.684 ;
; Sensor_V2   ; SSD_U1[6]    ; 7.840 ; 7.862 ; 8.704 ; 8.726 ;
; Sensor_V3   ; SSD_D1[0]    ; 8.980 ; 8.787 ; 9.834 ; 9.641 ;
; Sensor_V3   ; SSD_D1[1]    ; 7.847 ; 7.932 ; 8.701 ; 8.786 ;
; Sensor_V3   ; SSD_D1[2]    ; 8.811 ; 8.704 ; 9.665 ; 9.551 ;
; Sensor_V3   ; SSD_D1[3]    ; 7.941 ; 7.852 ; 8.795 ; 8.706 ;
; Sensor_V3   ; SSD_D1[4]    ; 8.151 ; 8.046 ; 8.998 ; 8.900 ;
; Sensor_V3   ; SSD_D1[5]    ; 7.873 ; 7.798 ; 8.720 ; 8.652 ;
; Sensor_V3   ; SSD_D1[6]    ; 7.851 ; 7.810 ; 8.698 ; 8.664 ;
; Sensor_V3   ; SSD_U1[0]    ; 7.610 ; 7.742 ; 8.464 ; 8.589 ;
; Sensor_V3   ; SSD_U1[1]    ; 7.756 ; 7.780 ; 8.610 ; 8.634 ;
; Sensor_V3   ; SSD_U1[2]    ; 7.929 ; 7.785 ; 8.776 ; 8.639 ;
; Sensor_V3   ; SSD_U1[3]    ; 7.783 ; 7.761 ; 8.637 ; 8.615 ;
; Sensor_V3   ; SSD_U1[4]    ; 7.793 ; 7.896 ; 8.647 ; 8.743 ;
; Sensor_V3   ; SSD_U1[5]    ; 7.891 ; 7.753 ; 8.738 ; 8.607 ;
; Sensor_V3   ; SSD_U1[6]    ; 7.773 ; 7.795 ; 8.627 ; 8.649 ;
+-------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.150  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz        ; -3.150  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -77.577 ; 0.0   ; 0.0      ; 0.0     ; -50.545             ;
;  clk50MHz        ; -77.577 ; 0.000 ; N/A      ; N/A     ; -50.545             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B_ped1    ; clk50MHz   ; 3.920 ; 4.368 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; 3.761 ; 4.272 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; 8.841 ; 9.065 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; 8.970 ; 9.223 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; 8.870 ; 9.132 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B_ped1    ; clk50MHz   ; -1.622 ; -2.336 ; Rise       ; clk50MHz        ;
; B_ped2    ; clk50MHz   ; -1.543 ; -2.188 ; Rise       ; clk50MHz        ;
; Sensor_V1 ; clk50MHz   ; -2.845 ; -3.683 ; Rise       ; clk50MHz        ;
; Sensor_V2 ; clk50MHz   ; -2.907 ; -3.752 ; Rise       ; clk50MHz        ;
; Sensor_V3 ; clk50MHz   ; -2.840 ; -3.675 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 9.713  ; 9.545  ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 8.203  ; 8.206  ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 9.705  ; 9.863  ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 7.325  ; 7.321  ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 11.322 ; 11.133 ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 26.434 ; 26.390 ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 26.434 ; 26.390 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 25.020 ; 24.924 ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 25.857 ; 26.074 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 24.930 ; 25.023 ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 25.228 ; 25.020 ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 24.710 ; 24.484 ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 24.764 ; 24.431 ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 23.586 ; 23.496 ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 23.181 ; 23.186 ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 23.185 ; 23.085 ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 23.122 ; 23.230 ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 23.492 ; 23.496 ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 23.135 ; 23.190 ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 23.461 ; 23.467 ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 23.586 ; 23.437 ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 7.805  ; 7.846  ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 9.096  ; 9.212  ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 8.219  ; 8.225  ; Rise       ; clk50MHz        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Acende_faixa ; clk50MHz   ; 4.479 ; 4.610 ; Rise       ; clk50MHz        ;
; G_pedestre   ; clk50MHz   ; 4.279 ; 4.133 ; Rise       ; clk50MHz        ;
; G_veiculos   ; clk50MHz   ; 4.693 ; 4.594 ; Rise       ; clk50MHz        ;
; R_pedestre   ; clk50MHz   ; 3.706 ; 3.799 ; Rise       ; clk50MHz        ;
; R_veiculos   ; clk50MHz   ; 6.048 ; 5.708 ; Rise       ; clk50MHz        ;
; SSD_D1[*]    ; clk50MHz   ; 5.110 ; 5.062 ; Rise       ; clk50MHz        ;
;  SSD_D1[0]   ; clk50MHz   ; 6.244 ; 6.051 ; Rise       ; clk50MHz        ;
;  SSD_D1[1]   ; clk50MHz   ; 5.111 ; 5.196 ; Rise       ; clk50MHz        ;
;  SSD_D1[2]   ; clk50MHz   ; 6.075 ; 5.963 ; Rise       ; clk50MHz        ;
;  SSD_D1[3]   ; clk50MHz   ; 5.205 ; 5.116 ; Rise       ; clk50MHz        ;
;  SSD_D1[4]   ; clk50MHz   ; 5.410 ; 5.310 ; Rise       ; clk50MHz        ;
;  SSD_D1[5]   ; clk50MHz   ; 5.132 ; 5.062 ; Rise       ; clk50MHz        ;
;  SSD_D1[6]   ; clk50MHz   ; 5.110 ; 5.074 ; Rise       ; clk50MHz        ;
; SSD_U1[*]    ; clk50MHz   ; 4.159 ; 4.172 ; Rise       ; clk50MHz        ;
;  SSD_U1[0]   ; clk50MHz   ; 4.159 ; 4.172 ; Rise       ; clk50MHz        ;
;  SSD_U1[1]   ; clk50MHz   ; 4.286 ; 4.335 ; Rise       ; clk50MHz        ;
;  SSD_U1[2]   ; clk50MHz   ; 4.339 ; 4.433 ; Rise       ; clk50MHz        ;
;  SSD_U1[3]   ; clk50MHz   ; 4.333 ; 4.293 ; Rise       ; clk50MHz        ;
;  SSD_U1[4]   ; clk50MHz   ; 4.429 ; 4.291 ; Rise       ; clk50MHz        ;
;  SSD_U1[5]   ; clk50MHz   ; 4.411 ; 4.290 ; Rise       ; clk50MHz        ;
;  SSD_U1[6]   ; clk50MHz   ; 4.424 ; 4.326 ; Rise       ; clk50MHz        ;
; Y_veiculos   ; clk50MHz   ; 4.055 ; 3.934 ; Rise       ; clk50MHz        ;
; bip1         ; clk50MHz   ; 4.584 ; 4.410 ; Rise       ; clk50MHz        ;
; bip2         ; clk50MHz   ; 4.284 ; 4.136 ; Rise       ; clk50MHz        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+-------------+--------------+--------+--------+--------+--------+
; Input Port  ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+-------------+--------------+--------+--------+--------+--------+
; Foto_celula ; Acende_faixa ; 11.349 ;        ;        ; 11.603 ;
; Sensor_V1   ; SSD_D1[0]    ; 30.741 ; 30.697 ; 30.865 ; 30.821 ;
; Sensor_V1   ; SSD_D1[1]    ; 29.327 ; 29.231 ; 29.451 ; 29.355 ;
; Sensor_V1   ; SSD_D1[2]    ; 30.164 ; 30.381 ; 30.288 ; 30.505 ;
; Sensor_V1   ; SSD_D1[3]    ; 29.237 ; 29.330 ; 29.361 ; 29.454 ;
; Sensor_V1   ; SSD_D1[4]    ; 29.535 ; 29.327 ; 29.659 ; 29.451 ;
; Sensor_V1   ; SSD_D1[5]    ; 29.017 ; 28.791 ; 29.141 ; 28.915 ;
; Sensor_V1   ; SSD_D1[6]    ; 29.071 ; 28.738 ; 29.195 ; 28.862 ;
; Sensor_V1   ; SSD_U1[0]    ; 27.498 ; 27.503 ; 27.625 ; 27.630 ;
; Sensor_V1   ; SSD_U1[1]    ; 27.502 ; 27.402 ; 27.629 ; 27.529 ;
; Sensor_V1   ; SSD_U1[2]    ; 27.439 ; 27.547 ; 27.566 ; 27.674 ;
; Sensor_V1   ; SSD_U1[3]    ; 27.809 ; 27.813 ; 27.936 ; 27.940 ;
; Sensor_V1   ; SSD_U1[4]    ; 27.452 ; 27.507 ; 27.579 ; 27.634 ;
; Sensor_V1   ; SSD_U1[5]    ; 27.778 ; 27.784 ; 27.905 ; 27.911 ;
; Sensor_V1   ; SSD_U1[6]    ; 27.903 ; 27.754 ; 28.030 ; 27.881 ;
; Sensor_V2   ; SSD_D1[0]    ; 30.870 ; 30.826 ; 31.023 ; 30.979 ;
; Sensor_V2   ; SSD_D1[1]    ; 29.456 ; 29.360 ; 29.609 ; 29.513 ;
; Sensor_V2   ; SSD_D1[2]    ; 30.293 ; 30.510 ; 30.446 ; 30.663 ;
; Sensor_V2   ; SSD_D1[3]    ; 29.366 ; 29.459 ; 29.519 ; 29.612 ;
; Sensor_V2   ; SSD_D1[4]    ; 29.664 ; 29.456 ; 29.817 ; 29.609 ;
; Sensor_V2   ; SSD_D1[5]    ; 29.146 ; 28.920 ; 29.299 ; 29.073 ;
; Sensor_V2   ; SSD_D1[6]    ; 29.200 ; 28.867 ; 29.353 ; 29.020 ;
; Sensor_V2   ; SSD_U1[0]    ; 27.627 ; 27.632 ; 27.783 ; 27.788 ;
; Sensor_V2   ; SSD_U1[1]    ; 27.631 ; 27.531 ; 27.787 ; 27.687 ;
; Sensor_V2   ; SSD_U1[2]    ; 27.568 ; 27.676 ; 27.724 ; 27.832 ;
; Sensor_V2   ; SSD_U1[3]    ; 27.938 ; 27.942 ; 28.094 ; 28.098 ;
; Sensor_V2   ; SSD_U1[4]    ; 27.581 ; 27.636 ; 27.737 ; 27.792 ;
; Sensor_V2   ; SSD_U1[5]    ; 27.907 ; 27.913 ; 28.063 ; 28.069 ;
; Sensor_V2   ; SSD_U1[6]    ; 28.032 ; 27.883 ; 28.188 ; 28.039 ;
; Sensor_V3   ; SSD_D1[0]    ; 30.770 ; 30.726 ; 30.932 ; 30.888 ;
; Sensor_V3   ; SSD_D1[1]    ; 29.356 ; 29.260 ; 29.518 ; 29.422 ;
; Sensor_V3   ; SSD_D1[2]    ; 30.193 ; 30.410 ; 30.355 ; 30.572 ;
; Sensor_V3   ; SSD_D1[3]    ; 29.266 ; 29.359 ; 29.428 ; 29.521 ;
; Sensor_V3   ; SSD_D1[4]    ; 29.564 ; 29.356 ; 29.726 ; 29.518 ;
; Sensor_V3   ; SSD_D1[5]    ; 29.046 ; 28.820 ; 29.208 ; 28.982 ;
; Sensor_V3   ; SSD_D1[6]    ; 29.100 ; 28.767 ; 29.262 ; 28.929 ;
; Sensor_V3   ; SSD_U1[0]    ; 27.527 ; 27.532 ; 27.692 ; 27.697 ;
; Sensor_V3   ; SSD_U1[1]    ; 27.531 ; 27.431 ; 27.696 ; 27.596 ;
; Sensor_V3   ; SSD_U1[2]    ; 27.468 ; 27.576 ; 27.633 ; 27.741 ;
; Sensor_V3   ; SSD_U1[3]    ; 27.838 ; 27.842 ; 28.003 ; 28.007 ;
; Sensor_V3   ; SSD_U1[4]    ; 27.481 ; 27.536 ; 27.646 ; 27.701 ;
; Sensor_V3   ; SSD_U1[5]    ; 27.807 ; 27.813 ; 27.972 ; 27.978 ;
; Sensor_V3   ; SSD_U1[6]    ; 27.932 ; 27.783 ; 28.097 ; 27.948 ;
+-------------+--------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Foto_celula ; Acende_faixa ; 5.687 ;       ;       ; 6.491 ;
; Sensor_V1   ; SSD_D1[0]    ; 8.985 ; 8.792 ; 9.842 ; 9.649 ;
; Sensor_V1   ; SSD_D1[1]    ; 7.852 ; 7.937 ; 8.709 ; 8.794 ;
; Sensor_V1   ; SSD_D1[2]    ; 8.816 ; 8.709 ; 9.673 ; 9.559 ;
; Sensor_V1   ; SSD_D1[3]    ; 7.946 ; 7.857 ; 8.803 ; 8.714 ;
; Sensor_V1   ; SSD_D1[4]    ; 8.156 ; 8.051 ; 9.006 ; 8.908 ;
; Sensor_V1   ; SSD_D1[5]    ; 7.878 ; 7.803 ; 8.728 ; 8.660 ;
; Sensor_V1   ; SSD_D1[6]    ; 7.856 ; 7.815 ; 8.706 ; 8.672 ;
; Sensor_V1   ; SSD_U1[0]    ; 7.615 ; 7.747 ; 8.472 ; 8.597 ;
; Sensor_V1   ; SSD_U1[1]    ; 7.761 ; 7.785 ; 8.618 ; 8.642 ;
; Sensor_V1   ; SSD_U1[2]    ; 7.934 ; 7.790 ; 8.784 ; 8.647 ;
; Sensor_V1   ; SSD_U1[3]    ; 7.788 ; 7.766 ; 8.645 ; 8.623 ;
; Sensor_V1   ; SSD_U1[4]    ; 7.798 ; 7.901 ; 8.655 ; 8.751 ;
; Sensor_V1   ; SSD_U1[5]    ; 7.896 ; 7.758 ; 8.746 ; 8.615 ;
; Sensor_V1   ; SSD_U1[6]    ; 7.778 ; 7.800 ; 8.635 ; 8.657 ;
; Sensor_V2   ; SSD_D1[0]    ; 9.047 ; 8.854 ; 9.911 ; 9.718 ;
; Sensor_V2   ; SSD_D1[1]    ; 7.914 ; 7.999 ; 8.778 ; 8.863 ;
; Sensor_V2   ; SSD_D1[2]    ; 8.878 ; 8.771 ; 9.742 ; 9.628 ;
; Sensor_V2   ; SSD_D1[3]    ; 8.008 ; 7.919 ; 8.872 ; 8.783 ;
; Sensor_V2   ; SSD_D1[4]    ; 8.218 ; 8.113 ; 9.075 ; 8.977 ;
; Sensor_V2   ; SSD_D1[5]    ; 7.940 ; 7.865 ; 8.797 ; 8.729 ;
; Sensor_V2   ; SSD_D1[6]    ; 7.918 ; 7.877 ; 8.775 ; 8.741 ;
; Sensor_V2   ; SSD_U1[0]    ; 7.677 ; 7.809 ; 8.541 ; 8.666 ;
; Sensor_V2   ; SSD_U1[1]    ; 7.823 ; 7.847 ; 8.687 ; 8.711 ;
; Sensor_V2   ; SSD_U1[2]    ; 7.996 ; 7.852 ; 8.853 ; 8.716 ;
; Sensor_V2   ; SSD_U1[3]    ; 7.850 ; 7.828 ; 8.714 ; 8.692 ;
; Sensor_V2   ; SSD_U1[4]    ; 7.860 ; 7.963 ; 8.724 ; 8.820 ;
; Sensor_V2   ; SSD_U1[5]    ; 7.958 ; 7.820 ; 8.815 ; 8.684 ;
; Sensor_V2   ; SSD_U1[6]    ; 7.840 ; 7.862 ; 8.704 ; 8.726 ;
; Sensor_V3   ; SSD_D1[0]    ; 8.980 ; 8.787 ; 9.834 ; 9.641 ;
; Sensor_V3   ; SSD_D1[1]    ; 7.847 ; 7.932 ; 8.701 ; 8.786 ;
; Sensor_V3   ; SSD_D1[2]    ; 8.811 ; 8.704 ; 9.665 ; 9.551 ;
; Sensor_V3   ; SSD_D1[3]    ; 7.941 ; 7.852 ; 8.795 ; 8.706 ;
; Sensor_V3   ; SSD_D1[4]    ; 8.151 ; 8.046 ; 8.998 ; 8.900 ;
; Sensor_V3   ; SSD_D1[5]    ; 7.873 ; 7.798 ; 8.720 ; 8.652 ;
; Sensor_V3   ; SSD_D1[6]    ; 7.851 ; 7.810 ; 8.698 ; 8.664 ;
; Sensor_V3   ; SSD_U1[0]    ; 7.610 ; 7.742 ; 8.464 ; 8.589 ;
; Sensor_V3   ; SSD_U1[1]    ; 7.756 ; 7.780 ; 8.610 ; 8.634 ;
; Sensor_V3   ; SSD_U1[2]    ; 7.929 ; 7.785 ; 8.776 ; 8.639 ;
; Sensor_V3   ; SSD_U1[3]    ; 7.783 ; 7.761 ; 8.637 ; 8.615 ;
; Sensor_V3   ; SSD_U1[4]    ; 7.793 ; 7.896 ; 8.647 ; 8.743 ;
; Sensor_V3   ; SSD_U1[5]    ; 7.891 ; 7.753 ; 8.738 ; 8.607 ;
; Sensor_V3   ; SSD_U1[6]    ; 7.773 ; 7.795 ; 8.627 ; 8.649 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; COLUNA0       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Acende_faixa  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bip1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bip2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_pedestre    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_pedestre    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_veiculos    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y_veiculos    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_veiculos    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_U1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_U1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_U1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_U1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_U1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_U1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_U1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_D1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_D1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_D1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_D1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_D1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_D1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_D1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Foto_celula             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sensor_V1               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sensor_V2               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sensor_V3               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_ped1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_ped2                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; COLUNA0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; Acende_faixa  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; bip1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; bip2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; R_pedestre    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; G_pedestre    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; R_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.33 V              ; -0.00502 V          ; 0.178 V                              ; 0.07 V                               ; 2.92e-09 s                  ; 2.79e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.33 V             ; -0.00502 V         ; 0.178 V                             ; 0.07 V                              ; 2.92e-09 s                 ; 2.79e-09 s                 ; Yes                       ; Yes                       ;
; Y_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; G_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; SSD_U1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.33 V              ; -0.00468 V          ; 0.21 V                               ; 0.091 V                              ; 3.11e-09 s                  ; 2.96e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.33 V             ; -0.00468 V         ; 0.21 V                              ; 0.091 V                             ; 3.11e-09 s                 ; 2.96e-09 s                 ; Yes                       ; Yes                       ;
; SSD_D1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.37 V              ; -0.0165 V           ; 0.189 V                              ; 0.04 V                               ; 5e-10 s                     ; 5.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.37 V             ; -0.0165 V          ; 0.189 V                             ; 0.04 V                              ; 5e-10 s                    ; 5.07e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.33 V              ; -0.00468 V          ; 0.21 V                               ; 0.091 V                              ; 3.11e-09 s                  ; 2.96e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.33 V             ; -0.00468 V         ; 0.21 V                              ; 0.091 V                             ; 3.11e-09 s                 ; 2.96e-09 s                 ; Yes                       ; Yes                       ;
; SSD_D1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.37 V              ; -0.0165 V           ; 0.189 V                              ; 0.04 V                               ; 5e-10 s                     ; 5.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.37 V             ; -0.0165 V          ; 0.189 V                             ; 0.04 V                              ; 5e-10 s                    ; 5.07e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.79e-09 V                   ; 2.37 V              ; -0.0226 V           ; 0.146 V                              ; 0.053 V                              ; 4.8e-10 s                   ; 4.31e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.79e-09 V                  ; 2.37 V             ; -0.0226 V          ; 0.146 V                             ; 0.053 V                             ; 4.8e-10 s                  ; 4.31e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.36 V              ; -0.00431 V          ; 0.132 V                              ; 0.013 V                              ; 6.77e-10 s                  ; 8.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.36 V             ; -0.00431 V         ; 0.132 V                             ; 0.013 V                             ; 6.77e-10 s                 ; 8.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; COLUNA0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; Acende_faixa  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; bip1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; bip2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; R_pedestre    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; G_pedestre    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; R_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.33 V              ; -0.00266 V          ; 0.11 V                               ; 0.064 V                              ; 3.55e-09 s                  ; 3.42e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.33 V             ; -0.00266 V         ; 0.11 V                              ; 0.064 V                             ; 3.55e-09 s                 ; 3.42e-09 s                 ; Yes                       ; Yes                       ;
; Y_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; G_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.33 V              ; -0.00237 V          ; 0.107 V                              ; 0.064 V                              ; 3.75e-09 s                  ; 3.57e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.33 V             ; -0.00237 V         ; 0.107 V                             ; 0.064 V                             ; 3.75e-09 s                 ; 3.57e-09 s                 ; Yes                       ; Yes                       ;
; SSD_D1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.35 V              ; -0.00786 V          ; 0.123 V                              ; 0.034 V                              ; 6.66e-10 s                  ; 6.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.35 V             ; -0.00786 V         ; 0.123 V                             ; 0.034 V                             ; 6.66e-10 s                 ; 6.45e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.33 V              ; -0.00237 V          ; 0.107 V                              ; 0.064 V                              ; 3.75e-09 s                  ; 3.57e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.33 V             ; -0.00237 V         ; 0.107 V                             ; 0.064 V                             ; 3.75e-09 s                 ; 3.57e-09 s                 ; Yes                       ; Yes                       ;
; SSD_D1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.35 V              ; -0.00786 V          ; 0.123 V                              ; 0.034 V                              ; 6.66e-10 s                  ; 6.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.35 V             ; -0.00786 V         ; 0.123 V                             ; 0.034 V                             ; 6.66e-10 s                 ; 6.45e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; SSD_D1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.7e-07 V                    ; 2.35 V              ; -0.00826 V          ; 0.089 V                              ; 0.034 V                              ; 6.08e-10 s                  ; 5.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.7e-07 V                   ; 2.35 V             ; -0.00826 V         ; 0.089 V                             ; 0.034 V                             ; 6.08e-10 s                 ; 5.11e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.08e-07 V                   ; 2.34 V              ; -0.00367 V          ; 0.099 V                              ; 0.024 V                              ; 7.72e-10 s                  ; 1.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.08e-07 V                  ; 2.34 V             ; -0.00367 V         ; 0.099 V                             ; 0.024 V                             ; 7.72e-10 s                 ; 1.04e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; COLUNA0       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; Acende_faixa  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bip1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; bip2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R_pedestre    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; G_pedestre    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; R_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; Y_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; G_veiculos    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SSD_U1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_U1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_U1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_U1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_U1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_U1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_U1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_D1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SSD_D1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SSD_D1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SSD_D1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SSD_D1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_D1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SSD_D1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50MHz   ; clk50MHz ; 1243     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50MHz   ; clk50MHz ; 1243     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 119   ; 119  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 197   ; 197  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Sep 21 23:07:29 2020
Info: Command: quartus_sta Proj_semaforo -c Proj_semaforo
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proj_semaforo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50MHz clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.150       -77.577 clk50MHz 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.411         0.000 clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -50.545 clk50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.800       -66.639 clk50MHz 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.361         0.000 clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -50.545 clk50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.026       -20.257 clk50MHz 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -42.029 clk50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Mon Sep 21 23:07:39 2020
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:03


