# CA-project1     Report
## Teammate
	呂侑承、王靖傑、洪佳生

1. 架設起基礎的Single cycle CPU去確保所有的功能是保證能正常運作的。

2. 基於原本的Single cycle CPU加上pipeline register stage去實行沒有hazard處理的CPU with pipeline。

3. 加上hazard的處理來完善整個CPU的功能。

# CA-project1     Report
## Teammate
	B06902051    呂侑承
    B06902035    王靖傑
    B06902019    洪佳生
# Main steps
1. 架設起基礎的Single cycle CPU去確保所有的功能是保證能正常運作的。

2. 基於原本的Single cycle CPU加上pipeline register stage去實行沒有hazard處理的CPU with pipeline。

3. 加上hazard的處理來完善整個CPU的功能。

# Implementation of CPU.v

# Implementation of each module
PC:

Adder:

MUX32:
Instruction_Memory:

IF_ID:

HazardDetection:

Registers:

Equal:

Imm_Gen:

Control:

MUX7:

ID_EX:

Forwarding:

MUX32_forwarding:

ALU_Control:

ALU:

EX_MEM:

Data_Memory:

MEM_WB: