<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üöª üéª üà≤ Wie GPUs mit Verzweigungen umgehen üë©‚Äçüëß‚Äçüë¶ üö¶ ü§£</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="√úber Artikel 
 Dieser Beitrag ist eine kurze Notiz f√ºr Programmierer, die mehr dar√ºber erfahren m√∂chten, wie die GPU mit Verzweigungen umgeht. Sie k√∂n...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Wie GPUs mit Verzweigungen umgehen</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/457704/"><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/6cb/f33/e39/6cbf33e39c393986a3a26bd44b9777e8.png" alt="Bild"></div><br><h2>  √úber Artikel </h2><br>  Dieser Beitrag ist eine kurze Notiz f√ºr Programmierer, die mehr dar√ºber erfahren m√∂chten, wie die GPU mit Verzweigungen umgeht.  Sie k√∂nnen es als Einf√ºhrung in dieses Thema betrachten.  Ich empfehle, mit [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">1</a> ], [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">2</a> ] und [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">8</a> ] zu beginnen, um eine Vorstellung davon zu bekommen, wie das GPU-Ausf√ºhrungsmodell allgemein aussieht, da wir nur ein separates Detail betrachten werden.  F√ºr neugierige Leser gibt es alle Links am Ende des Beitrags.  Wenn Sie Fehler finden, kontaktieren Sie mich. <br><br><h2>  Inhalt </h2><br><ul><li>  √úber Artikel </li><li>  Inhalt </li><li>  Wortschatz </li><li>  Wie unterscheidet sich der GPU-Kern vom CPU-Kern? </li><li>  Was ist Konsistenz / Diskrepanz? </li><li>  Beispiele f√ºr die Verarbeitung von Ausf√ºhrungsmasken <ul><li>  Fiktive ISA </li><li>  AMD GCN ISA </li><li>  AVX512 </li></ul></li><li>  Wie gehe ich mit der Diskrepanz um? </li><li>  Referenzen </li></ul><a name="habracut"></a><br><h2>  Wortschatz </h2><br><ul><li>  GPU - Grafikprozessor, GPU </li><li>  Flynns Klassifikation <br><ul><li>  SIMD - Einzelbefehl mehrere Daten, Einzelbefehlsstrom, Mehrfachdatenstrom </li><li>  SIMT - Einzelbefehl mehrere Threads, Einzelbefehl Stream, mehrere Threads </li></ul></li><li>  Wave (SIM) - Ein Stream, der im SIMD-Modus ausgef√ºhrt wird </li><li>  Linie (Spur) - ein separater Datenstrom im SIMD-Modell </li><li>  SMT - Simultanes Multithreading, gleichzeitiges Multithreading (Intel Hyper-Threading) [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">2</a> ] <br><ul><li>  Mehrere Threads teilen sich die zentralen Computerressourcen </li></ul></li><li>  IMT - Interleaved Multithreading, abwechselndes Multithreading [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">2</a> ] <br><ul><li>  Mehrere Threads teilen sich die gesamten Computerressourcen des Kernels, aber nur einen </li></ul></li><li>  BB - Basic Block, ein Basic Block - eine lineare Folge von Anweisungen mit einem einzigen Sprung am Ende </li><li>  ILP - Parallelit√§t auf Befehlsebene, Parallelit√§t auf Befehlsebene [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">3</a> ] </li><li>  ISA - Instruction Set Architecture, Befehlssatzarchitektur </li></ul><br>  In meinem Beitrag werde ich mich an diese erfundene Klassifikation halten.  Es √§hnelt in etwa der Organisation einer modernen GPU. <br><br><blockquote><code>: <br> GPU -+ <br> |-  0 -+ <br> | |-  0 + <br> | | |-  0 <br> | | |-  1 <br> | | |- ... <br> | | +-  Q-1 <br> | | <br> | |- ... <br> | +-  M-1 <br> | <br> |- ... <br> +-  N-1 <br> <br> *  -  SIMD <br> <br>  : <br>  + <br> |-  0 <br> |- ... <br> +-  N-1</code> </blockquote> <br>  Andere Namen: <br><br><ul><li>  Der Kern kann CU, SM, EU hei√üen </li><li>  Eine Welle kann als Wellenfront, Hardware-Thread (HW-Thread), Warp oder Kontext bezeichnet werden </li><li>  Eine Zeile kann als Programm-Thread (SW-Thread) bezeichnet werden. </li></ul><br><h2>  Wie unterscheidet sich der GPU-Kern vom CPU-Kern? </h2><br>  Jede aktuelle Generation von GPU-Kernen ist weniger leistungsf√§hig als Zentralprozessoren: einfaches ILP / Multi-Issue [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">6</a> ] und Prefetch [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">5</a> ], keine Prognose oder Vorhersage von √úberg√§ngen / R√ºckgaben.  All dies, zusammen mit winzigen Caches, macht einen ziemlich gro√üen Bereich auf dem Chip frei, der mit vielen Kernen gef√ºllt ist.  Speicherlade- / Speichermechanismen sind in der Lage, die Kanalbreite um eine Gr√∂√üenordnung gr√∂√üer zu bew√§ltigen (dies gilt nicht f√ºr integrierte / mobile GPUs) als herk√∂mmliche CPUs, aber Sie m√ºssen dies mit hohen Latenzen bezahlen.  Um die Latenz zu verbergen, verwendet die GPU SMT [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">2</a> ]. W√§hrend eine Welle inaktiv ist, verwenden andere die freien Computerressourcen des Kernels.  Normalerweise h√§ngt die Anzahl der von einem Kern verarbeiteten Wellen von den verwendeten Registern ab und wird dynamisch durch Zuweisen einer festen Registerdatei bestimmt [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">8</a> ].  Die Planung f√ºr die Ausf√ºhrung von Anweisungen ist hybride - dynamisch-statisch [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">6</a> ] [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">11</a> 4.4].  Im SIMD-Modus ausgef√ºhrte SMT-Kernel erzielen hohe FLOPS-Werte (Floating-Point-Operationen pro Sekunde, Flops, Anzahl der Gleitkomma-Operationen pro Sekunde). <br><br><img src="https://habrastorage.org/getpro/habr/post_images/fb8/059/770/fb8059770b3653b65c5e2cc30f5fee16.png" alt="Abbildung 1"><br><br>  <i>Legendendiagramm.</i>  <i>Schwarz - inaktiv, wei√ü - aktiv, grau - aus, blau - inaktiv, rot - ausstehend</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/12e/fc7/5d9/12efc75d90a064410b1632c2be710235.png"></div><br>  <i>Abbildung 1. 4: 2-Ausf√ºhrungsverlauf</i> <br><br>  Das Bild zeigt den Verlauf der Ausf√ºhrungsmaske, wobei die x-Achse die Zeit von links nach rechts und die y-Achse die Kennung der Linie von oben nach unten zeigt.  Wenn Sie dies immer noch nicht verstehen, kehren Sie nach dem Lesen der folgenden Abschnitte zur Zeichnung zur√ºck. <br><br>  Dies ist ein Beispiel daf√ºr, wie der GPU-Kernausf√ºhrungsverlauf in einer fiktiven Konfiguration aussehen kann: Vier Wellen teilen sich einen Sampler und zwei ALUs.  Der Wellenplaner gibt in jedem Zyklus zwei Anweisungen aus zwei Wellen aus.  Wenn eine Welle beim Ausf√ºhren eines Speicherzugriffs oder einer langen ALU-Operation inaktiv ist, wechselt der Scheduler zu einem anderen Wellenpaar, wodurch die ALU st√§ndig zu fast 100% belegt ist. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/433/54a/ea2/43354aea2bb0a351048a196808d6a06a.png"></div><br>  <i>Abbildung 2. 4: 1-Ausf√ºhrungsverlauf</i> <br><br>  Ein Beispiel mit der gleichen Last, aber dieses Mal wird in jedem Zyklus des Befehls nur eine Welle ausgegeben.  Beachten Sie, dass die zweite ALU hungert. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/6cb/f33/e39/6cbf33e39c393986a3a26bd44b9777e8.png"></div><br>  <i>Abbildung 3. Ausf√ºhrungsverlauf 4: 4</i> <br><br>  Dieses Mal werden in jedem Zyklus vier Anweisungen ausgegeben.  Beachten Sie, dass es zu viele Anfragen an ALU gibt, sodass fast immer zwei Wellen warten (tats√§chlich ist dies ein Fehler des Planungsalgorithmus). <br><br>  <strong><em>Update</em></strong> Weitere Informationen zu den Schwierigkeiten bei der Planung der Ausf√ºhrung von Anweisungen finden Sie unter [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">12</a> ]. <br><br>  In der realen Welt haben GPUs unterschiedliche Kernkonfigurationen: Einige k√∂nnen bis zu 40 Wellen pro Kern und 4 ALUs haben, andere haben 7 feste Wellen und 2 ALUs.  All dies h√§ngt von vielen Faktoren ab und wird dank des sorgf√§ltigen Prozesses der Architektursimulation bestimmt. <br><br>  Dar√ºber hinaus k√∂nnen echte SIMD-ALUs eine geringere Breite als die von ihnen bedienten Wellen haben, und dann dauert es mehrere Zyklen, um einen ausgegebenen Befehl zu verarbeiten.  Der Faktor wird als L√§nge "Glockenspiel" bezeichnet [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">3</a> ]. <br><br><h2>  Was ist Konsistenz / Diskrepanz? </h2><br>  Schauen wir uns das folgende Code-Snippet an: <br><br><h6>  Beispiel 1 </h6><br><pre> <code class="cpp hljs">uint lane_id = get_lane_id(); <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (lane_id &amp; <span class="hljs-number"><span class="hljs-number">1</span></span>) { <span class="hljs-comment"><span class="hljs-comment">// Do smth } // Do some more</span></span></code> </pre> <br>  Hier sehen wir einen Befehlsstrom, in dem der Ausf√ºhrungspfad von der Kennung der ausgef√ºhrten Zeile abh√§ngt.  Offensichtlich haben unterschiedliche Linien unterschiedliche Bedeutungen.  Was wird passieren?  Es gibt verschiedene Ans√§tze zur L√∂sung dieses Problems [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">4</a> ], aber am Ende tun sie alle dasselbe.  Ein solcher Ansatz ist die Ausf√ºhrungsmaske, die ich behandeln werde.  Dieser Ansatz wurde in den Nvidia-GPUs vor Volta und in den AMD GCN-GPUs verwendet.  Der Hauptpunkt der Ausf√ºhrungsmaske ist, dass wir f√ºr jede Zeile in der Welle ein Bit speichern.  Wenn das entsprechende Zeilenausf√ºhrungsbit 0 ist, werden keine Register f√ºr den n√§chsten ausgegebenen Befehl beeinflusst.  Tats√§chlich sollte die Zeile nicht den Einfluss des gesamten ausgef√ºhrten Befehls sp√ºren, da ihr Ausf√ºhrungsbit 0 ist. Dies funktioniert wie folgt: Die Welle bewegt sich in der Tiefensuchreihenfolge entlang des Kontrollflussgraphen und speichert den Verlauf der ausgew√§hlten √úberg√§nge, bis die Bits gesetzt sind.  Ich denke, es ist besser, es mit einem Beispiel zu zeigen. <br><br>  Angenommen, wir haben Wellen mit einer Breite von 8. So sieht die Ausf√ºhrungsmaske f√ºr das Codefragment aus: <br><br><h6>  Beispiel 1. Verlauf der Ausf√ºhrungsmaske </h6><br><pre> <code class="cpp hljs"> <span class="hljs-comment"><span class="hljs-comment">// execution mask uint lane_id = get_lane_id(); // 11111111 if (lane_id &amp; 1) { // 11111111 // Do smth // 01010101 } // Do some more // 11111111</span></span></code> </pre> <br>  Betrachten Sie nun komplexere Beispiele: <br><br><h6>  Beispiel 2 </h6><br><pre> <code class="cpp hljs">uint lane_id = get_lane_id(); <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> (uint i = lane_id; i &lt; <span class="hljs-number"><span class="hljs-number">16</span></span>; i++) { <span class="hljs-comment"><span class="hljs-comment">// Do smth }</span></span></code> </pre> <br><h6>  Beispiel 3 </h6><br><pre> <code class="cpp hljs">uint lane_id = get_lane_id(); <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> (lane_id &lt; <span class="hljs-number"><span class="hljs-number">16</span></span>) { <span class="hljs-comment"><span class="hljs-comment">// Do smth } else { // Do smth else }</span></span></code> </pre> <br>  M√∂glicherweise stellen Sie fest, dass eine Historie erforderlich ist.  Bei Verwendung des Ausf√ºhrungsmaskenansatzes verwenden Ger√§te normalerweise eine Art Stapel.  Der naive Ansatz besteht darin, einen Stapel von Tupeln (exec_mask, address) zu speichern und Konvergenzbefehle hinzuzuf√ºgen, die die Maske aus dem Stapel extrahieren und den Befehlszeiger f√ºr die Welle √§ndern.  In diesem Fall verf√ºgt die Welle √ºber gen√ºgend Informationen, um das gesamte CFG f√ºr jede Zeile zu umgehen. <br><br>  In Bezug auf die Leistung sind aufgrund all dieser Datenspeicherung nur ein paar Schleifen erforderlich, um einen Kontrollflussbefehl zu verarbeiten.  Und vergessen Sie nicht, dass der Stapel eine begrenzte Tiefe hat. <br><br>  <strong><em>Update.</em></strong>  Dank <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">@craigkolb habe</a> ich einen Artikel [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">13</a> ] gelesen, in dem darauf <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">hingewiesen wird,</a> dass die AMD GCN-Fork / Join-Anweisungen zuerst einen Pfad aus weniger Threads ausw√§hlen [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">11</a> 4.6], wodurch garantiert wird, dass die Maskenstapeltiefe gleich log2 ist. <br><br>  <strong><em>Update.</em></strong>  Offensichtlich ist es fast immer m√∂glich, alles in einen Shader / eine Struktur-CFG in einen Shader einzubetten und daher den gesamten Verlauf der Ausf√ºhrungsmasken in Registern zu speichern und statisch umgehende / konvergierende CFGs zu planen [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">15</a> ].  Nachdem ich mir das LLVM-Backend f√ºr AMDGPU angesehen hatte, fand ich keine Hinweise auf eine Stapelverarbeitung, die st√§ndig vom Compiler ausgegeben wurde. <br><br><h3>  Hardware-Unterst√ºtzung f√ºr Laufzeitmasken </h3><br>  Schauen Sie sich nun diese Kontrollflussdiagramme von Wikipedia an: <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/5f9/f04/a1a/5f9f04a1a89b36ad0908dee0e90542f3.png"></div><br>  <i>Abbildung 4. Einige Arten von Kontrollflussdiagrammen</i> <br><br>  Was ist der Mindestsatz an Anweisungen zur Maskensteuerung, die wir ben√∂tigen, um alle F√§lle zu behandeln?  So sieht es in meiner k√ºnstlichen ISA mit impliziter Parallelisierung, expliziter Maskensteuerung und vollst√§ndig dynamischer Synchronisation von Datenkonflikten aus: <br><br><pre> <code class="cpp hljs">push_mask BRANCH_END ; Push current mask <span class="hljs-keyword"><span class="hljs-keyword">and</span></span> reconvergence pointer pop_mask ; Pop mask <span class="hljs-keyword"><span class="hljs-keyword">and</span></span> jump to reconvergence instruction mask_nz r0.x ; Set execution bit, pop mask <span class="hljs-keyword"><span class="hljs-keyword">if</span></span> all bits are zero ; Branch instruction is more complicated ; Push current mask <span class="hljs-keyword"><span class="hljs-keyword">for</span></span> reconvergence ; <span class="hljs-function"><span class="hljs-function">Push mask </span><span class="hljs-title"><span class="hljs-function"><span class="hljs-title">for</span></span></span><span class="hljs-function"> </span><span class="hljs-params"><span class="hljs-function"><span class="hljs-params">(r0.x == </span></span><span class="hljs-number"><span class="hljs-function"><span class="hljs-params"><span class="hljs-number">0</span></span></span></span><span class="hljs-function"><span class="hljs-params">)</span></span></span><span class="hljs-function"> </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">for</span></span></span><span class="hljs-function"> </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">else</span></span></span><span class="hljs-function"> block, </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">if</span></span></span><span class="hljs-function"> any lane takes the path </span></span>; <span class="hljs-function"><span class="hljs-function">Set mask </span><span class="hljs-title"><span class="hljs-function"><span class="hljs-title">with</span></span></span><span class="hljs-function"> </span><span class="hljs-params"><span class="hljs-function"><span class="hljs-params">(r0.x != </span></span><span class="hljs-number"><span class="hljs-function"><span class="hljs-params"><span class="hljs-number">0</span></span></span></span><span class="hljs-function"><span class="hljs-params">)</span></span></span><span class="hljs-function">, fallback to </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">else</span></span></span><span class="hljs-function"> in </span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">case</span></span></span><span class="hljs-function"> no bit is 1 br_push r0.x, ELSE, CONVERGE</span></span></code> </pre> <br>  Schauen wir uns Fall d) an. <br><br><pre> <code class="cpp hljs">A: br_push r0.x, C, D B: C: mask_nz r0.y jmp B D: ret</code> </pre> <br>  Ich bin kein Spezialist f√ºr die Analyse von Kontrollfl√ºssen oder das Entwerfen von ISA, daher bin ich mir sicher, dass es einen Fall gibt, den meine k√ºnstliche ISA nicht verarbeiten kann, aber dies ist nicht wichtig, da eine strukturierte CFG f√ºr alle ausreichen sollte. <br><br>  <strong><em>Update.</em></strong>  Weitere Informationen zur GCN-Unterst√ºtzung f√ºr Anweisungen zum Kontrollfluss finden Sie hier: [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">11</a> ] Kapitel 4 und zur LLVM-Implementierung hier: [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">15</a> ]. <br><br>  Fazit: <br><br><ul><li>  Divergenz - der resultierende Unterschied in den Pfaden, die von verschiedenen Linien derselben Welle gew√§hlt werden </li><li>  Konsistenz - keine Diskrepanz. </li></ul><br><h2>  Beispiele f√ºr die Verarbeitung von Ausf√ºhrungsmasken </h2><br><h3>  Fiktive ISA </h3><br>  Ich habe die vorherigen Codefragmente in meinem k√ºnstlichen ISA kompiliert und sie auf einem Simulator in SIMD32 ausgef√ºhrt.  Sehen Sie, wie es mit der Ausf√ºhrungsmaske umgeht. <br><br>  <strong><em>Update.</em></strong>  Beachten Sie, dass ein k√ºnstlicher Simulator immer den wahren Pfad w√§hlt, und dies ist nicht der beste Weg. <br><br><h6>  Beispiel 1 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); mov r0.x, lane_id ; if (lane_id &amp; 1) { push_mask BRANCH_END and r0.y, r0.x, u(1) mask_nz r0.y LOOP_BEGIN: ; // Do smth pop_mask ; pop mask and reconverge BRANCH_END: ; // Do some more ret</span></span></code> </pre> <br><img src="https://habrastorage.org/getpro/habr/post_images/d40/30c/fdb/d4030cfdb754b9a663c03ae46b31efc7.png" alt="Abbildung 5"><br><br>  <i>Abbildung 5. Die Geschichte von Beispiel 1</i> <br><br>  Haben Sie einen schwarzen Bereich bemerkt?  Diesmal verschwendet.  Einige Zeilen warten darauf, dass andere die Iteration abschlie√üen. <br><br><h6>  Beispiel 2 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); mov r0.x, lane_id ; for (uint i = lane_id; i &lt; 16; i++) { push_mask LOOP_END ; Push the current mask and the pointer to reconvergence instruction LOOP_PROLOG: lt.u32 r0.y, r0.x, u(16) ; r0.y &lt;- r0.x &lt; 16 add.u32 r0.x, r0.x, u(1) ; r0.x &lt;- r0.x + 1 mask_nz r0.y ; exec bit &lt;- r0.y != 0 - when all bits are zero next mask is popped LOOP_BEGIN: ; // Do smth jmp LOOP_PROLOG LOOP_END: ; // } ret</span></span></code> </pre> <br><img src="https://habrastorage.org/getpro/habr/post_images/fe3/259/b17/fe3259b179e832553900c7cb22487e03.png" alt="Abbildung 6"><br><br>  <i>Abbildung 6. Verlauf von Beispiel 2</i> <br><br><h6>  Beispiel 3 </h6><br><pre> <code class="lisp hljs"> mov r0.x, lane_id lt.u32 r0.y, r0.x, u(<span class="hljs-number"><span class="hljs-number">16</span></span>) <span class="hljs-comment"><span class="hljs-comment">; if (lane_id &lt; 16) { ; Push (current mask, CONVERGE) and (else mask, ELSE) ; Also set current execution bit to r0.y != 0 br_push r0.y, ELSE, CONVERGE THEN: ; // Do smth pop_mask ; } else { ELSE: ; // Do smth else pop_mask ; } CONVERGE: ret</span></span></code> </pre> <br><img src="https://habrastorage.org/getpro/habr/post_images/27e/d1b/2a9/27ed1b2a99db4ab917d661946ed7c705.png" alt="Abbildung 7"><br><br>  <i>Abbildung 7. Verlauf von Beispiel 3</i> <br><br><h3>  AMD GCN ISA </h3><br>  <strong><em>Update.</em></strong>  GCN verwendet auch die explizite Maskenverarbeitung. Weitere Informationen hierzu finden Sie hier: [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">11</a> 4.x].  Ich habe mich entschlossen, einige Beispiele aus ihrer ISA zu zeigen, dank <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Shader-Spielplatz ist</a> dies einfach zu tun.  Vielleicht finde ich eines Tages einen Simulator und schaffe es, Diagramme zu bekommen. <br><br>  Denken Sie daran, dass der Compiler intelligent ist, damit Sie andere Ergebnisse erzielen k√∂nnen.  Ich habe versucht, den Compiler so auszutricksen, dass er meine Zweige nicht optimiert, indem ich dort Zeigerschleifen platziere und dann den Assembler-Code bereinige.  Ich bin kein GCN-Spezialist, daher werden m√∂glicherweise einige wichtige <code>nop</code> √ºbersprungen. <br><br>  Beachten Sie auch, dass die Anweisungen S_CBRANCH_I / G_FORK und S_CBRANCH_JOIN in diesen Fragmenten nicht verwendet werden, da sie einfach sind und vom Compiler nicht unterst√ºtzt werden.  Daher war es leider nicht m√∂glich, den Maskenstapel zu ber√ºcksichtigen.  Wenn Sie wissen, wie der Compiler die Stapelverarbeitung ausgibt, sagen Sie es mir bitte. <br><br>  <strong><em>Update.</em></strong>  Schauen Sie sich diesen <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">@ SiNGUL4RiTY-Vortrag</a> √ºber die Implementierung eines vektorisierten Kontrollflusses im von AMD verwendeten LLVM-Backend an. <br><br><h6>  Beispiel 1 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); ; GCN uses 64 wave width, so lane_id = thread_id &amp; 63 ; There are scalar s* and vector v* registers ; Executon mask does not affect scalar or branch instructions v_mov_b32 v1, 0x00000400 ; 1024 - group size v_mad_u32_u24 v0, s12, v1, v0 ; thread_id calculation v_and_b32 v1, 63, v0 ; if (lane_id &amp; 1) { v_and_b32 v2, 1, v0 s_mov_b64 s[0:1], exec ; Save the execution mask v_cmpx_ne_u32 exec, v2, 0 ; Set the execution bit s_cbranch_execz ELSE ; Jmp if all exec bits are zero ; // Do smth ELSE: ; } ; // Do some more s_mov_b64 exec, s[0:1] ; Restore the execution mask s_endpgm</span></span></code> </pre> <br><h6>  Beispiel 2 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); v_mov_b32 v1, 0x00000400 v_mad_u32_u24 v0, s8, v1, v0 ; Not sure why s8 this time and not s12 v_and_b32 v1, 63, v0 ; LOOP PROLOG s_mov_b64 s[0:1], exec ; Save the execution mask v_mov_b32 v2, v1 v_cmp_le_u32 vcc, 16, v1 s_andn2_b64 exec, exec, vcc ; Set the execution bit s_cbranch_execz LOOP_END ; Jmp if all exec bits are zero ; for (uint i = lane_id; i &lt; 16; i++) { LOOP_BEGIN: ; // Do smth v_add_u32 v2, 1, v2 v_cmp_le_u32 vcc, 16, v2 s_andn2_b64 exec, exec, vcc ; Mask out lanes which are beyond loop limit s_cbranch_execnz LOOP_BEGIN ; Jmp if non zero exec mask LOOP_END: ; // } s_mov_b64 exec, s[0:1] ; Restore the execution mask s_endpgm</span></span></code> </pre> <br><h6>  Beispiel 3 </h6><br><pre> <code class="lisp hljs"><span class="hljs-comment"><span class="hljs-comment">; uint lane_id = get_lane_id(); v_mov_b32 v1, 0x00000400 v_mad_u32_u24 v0, s12, v1, v0 v_and_b32 v1, 63, v0 v_and_b32 v2, 1, v0 s_mov_b64 s[0:1], exec ; Save the execution mask ; if (lane_id &lt; 16) { v_cmpx_lt_u32 exec, v1, 16 ; Set the execution bit s_cbranch_execz ELSE ; Jmp if all exec bits are zero ; // Do smth ; } else { ELSE: s_andn2_b64 exec, s[0:1], exec ; Inverse the mask and &amp; with previous s_cbranch_execz CONVERGE ; Jmp if all exec bits are zero ; // Do smth else ; } CONVERGE: s_mov_b64 exec, s[0:1] ; Restore the execution mask ; // Do some more s_endpgm</span></span></code> </pre> <br><h3>  AVX512 </h3><br>  <strong><em>Update.</em></strong>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">@tom_forsyth</a> hat mich darauf hingewiesen, dass die AVX512-Erweiterung auch √ºber eine explizite Maskenverarbeitung verf√ºgt. Hier einige Beispiele.  Weitere Details hierzu finden Sie in [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">14</a> ], 15.x und 15.6.1.  Es ist nicht gerade eine GPU, aber es hat immer noch eine echte SIMD16 mit 32 Bit.  Code-Snippets wurden mit ISPC (‚Äìtarget = avx512knl-i32x16) <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">godbolt erstellt</a> und sind stark √ºberarbeitet, sodass sie m√∂glicherweise nicht 100% wahr sind. <br><br><h6>  Beispiel 1 </h6><br><pre> <code class="lisp hljs"> <span class="hljs-comment"><span class="hljs-comment">; Imagine zmm0 contains 16 lane_ids ; AVXZ512 comes with k0-k7 mask registers ; Usage: ; op reg1 {k[7:0]}, reg2, reg3 ; k0 can not be used as a predicate operand, only k1-k7 ; if (lane_id &amp; 1) { vpslld zmm0 {k1}, zmm0, 31 ; zmm0[i] = zmm0[i] &lt;&lt; 31 kmovw eax, k1 ; Save the execution mask vptestmd k1 {k1}, zmm0, zmm0 ; k1[i] = zmm0[i] != 0 kortestw k1, k1 je ELSE ; Jmp if all exec bits are zero ; // Do smth ; Now k1 contains the execution mask ; We can use it like this: ; vmovdqa32 zmm1 {k1}, zmm0 ELSE: ; } kmovw k1, eax ; Restore the execution mask ; // Do some more ret</span></span></code> </pre> <br><h6>  Beispiel 2 </h6><br><pre> <code class="lisp hljs"> <span class="hljs-comment"><span class="hljs-comment">; Imagine zmm0 contains 16 lane_ids kmovw eax, k1 ; Save the execution mask vpcmpltud k1 {k1}, zmm0, 16 ; k1[i] = zmm0[i] &lt; 16 kortestw k1, k1 je LOOP_END ; Jmp if all exec bits are zero vpternlogd zmm1 {k1}, zmm1, zmm1, 255 ; zmm1[i] = -1 ; for (uint i = lane_id; i &lt; 16; i++) { LOOP_BEGIN: ; // Do smth vpsubd zmm0 {k1}, zmm0, zmm1 ; zmm0[i] = zmm0[i] + 1 vpcmpltud k1 {k1}, zmm0, 16 ; masked k1[i] = zmm0[i] &lt; 16 kortestw k1, k1 jne LOOP_BEGIN ; Break if all exec bits are zero LOOP_END: ; // } kmovw k1, eax ; Restore the execution mask ; // Do some more ret</span></span></code> </pre> <br><h6>  Beispiel 3 </h6><br><pre> <code class="lisp hljs"> <span class="hljs-comment"><span class="hljs-comment">; Imagine zmm0 contains 16 lane_ids ; if (lane_id &amp; 1) { vpslld zmm0 {k1}, zmm0, 31 ; zmm0[i] = zmm0[i] &lt;&lt; 31 kmovw eax, k1 ; Save the execution mask vptestmd k1 {k1}, zmm0, zmm0 ; k1[i] = zmm0[i] != 0 kortestw k1, k1 je ELSE ; Jmp if all exec bits are zero THEN: ; // Do smth ; } else { ELSE: kmovw ebx, k1 andn ebx, eax, ebx kmovw k1, ebx ; mask = ~mask &amp; old_mask kortestw k1, k1 je CONVERGE ; Jmp if all exec bits are zero ; // Do smth else ; } CONVERGE: kmovw k1, eax ; Restore the execution mask ; // Do some more ret</span></span></code> </pre> <br><h2>  Wie gehe ich mit der Diskrepanz um? </h2><br>  Ich habe versucht, ein einfaches, aber vollst√§ndiges Beispiel daf√ºr zu erstellen, wie Ineffizienz durch das Kombinieren divergierender Linien entsteht. <br><br>  Stellen Sie sich einen einfachen Code vor: <br><br><pre> <code class="lisp hljs">uint thread_id = get_thread_id()<span class="hljs-comment"><span class="hljs-comment">; uint iter_count = memory[thread_id]; for (uint i = 0; i &lt; iter_count; i++) { // Do smth }</span></span></code> </pre> <br>  Erstellen wir 256 Threads und messen ihre Ausf√ºhrungszeit: <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/7c2/2da/c5d/7c22dac5d75a77156a60c510a655309a.png"></div><br>  <i>Abbildung 8. Dauer divergierender F√§den</i> <br><br>  Die x-Achse ist die Kennung des Programmstroms, die y-Achse sind die Taktzyklen;  Verschiedene Spalten zeigen, wie viel Zeit beim Gruppieren von Fl√ºssen mit unterschiedlichen Wellenl√§ngen im Vergleich zur Ausf√ºhrung mit einem Thread verschwendet wird. <br><br>  Die Wellenlaufzeit entspricht der maximalen Laufzeit unter den darin enthaltenen Zeilen.  Sie k√∂nnen sehen, dass die Leistung bereits mit SIMD8 dramatisch abnimmt, und eine weitere Erweiterung macht es nur ein wenig schlechter. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/a0d/c9a/be6/a0dc9abe6a7a0e12515d4c88c36aaa21.png" alt="Abbildung 9"></div><br>  <i>Abbildung 9. Laufzeit konsistenter Threads</i> <br><br>  In dieser Abbildung sind dieselben Spalten dargestellt, diesmal wird die Anzahl der Iterationen jedoch nach Stream-IDs sortiert, dh Streams mit einer √§hnlichen Anzahl von Iterationen werden an eine Welle √ºbertragen. <br><br>  In diesem Beispiel wird die Ausf√ºhrung m√∂glicherweise um etwa die H√§lfte beschleunigt. <br><br>  Nat√ºrlich ist das Beispiel zu einfach, aber ich hoffe, Sie verstehen den Punkt: Die Diskrepanz bei der Ausf√ºhrung ergibt sich aus der Diskrepanz der Daten, daher m√ºssen CFGs einfach und die Daten konsistent sein. <br><br>  Wenn Sie beispielsweise einen Raytracer schreiben, k√∂nnen Sie davon profitieren, die Strahlen mit derselben Richtung und Position zu gruppieren, da sie h√∂chstwahrscheinlich dieselben Knoten in der BVH durchlaufen.  Weitere Informationen finden Sie in [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">10</a> ] und anderen verwandten Artikeln. <br><br>  Erw√§hnenswert ist auch, dass es Techniken zum Umgang mit Diskrepanzen auf Hardwareebene gibt, z. B. Dynamic Warp Formation [ <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">7</a> ] und vorausgesagte Ausf√ºhrung f√ºr kleine Zweige. <br><br><h1>  Referenzen </h1><br>  [1] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Eine Reise durch die Grafik-Pipeline</a> <br><br>  [2] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Kayvon Fatahalian: PARALLEL COMPUTING</a> <br><br>  [3] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Computerarchitektur Ein quantitativer Ansatz</a> <br><br>  [4] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Stapellose SIMT-Rekonvergenz zu geringen Kosten</a> <br><br>  [5] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Analyse der GPU-Speicherhierarchie durch Mikrobenchmarking</a> <br><br>  [6] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Analyse der NVIDIA Volta GPU-Architektur √ºber Microbenchmarking</a> <br><br>  [7] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Dynamische Warp-Bildung und -Planung f√ºr einen effizienten GPU-Kontrollfluss</a> <br><br>  [8] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Maurizio Cerrato: GPU-Architekturen</a> <br><br>  [9] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Spielzeug-GPU-Simulator</a> <br><br>  [10] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Verringerung der Verzweigungsdivergenz in GPU-Programmen</a> <br><br>  [11] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">"Vega" -Anweisungssatzarchitektur</a> <br><br>  [12] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Joshua Barczak: Simulation der Shader-Ausf√ºhrung f√ºr GCN</a> <br><br>  [13] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Tangentenvektor: Ein Exkurs zur Divergenz</a> <br><br>  [14] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Intel 64- und IA-32-ArchitekturenSoftware-Entwicklerhandbuch</a> <br><br>  [15] <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Vektorisierung des divergenten Kontrollflusses f√ºr SIMD-Anwendungen</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de457704/">https://habr.com/ru/post/de457704/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de457694/index.html">Die Gefahren der Verwendung von Konstanten mit mehreren Zeichen</a></li>
<li><a href="../de457696/index.html">Die Gefahren der Verwendung von Konstanten mit mehreren Zeichen</a></li>
<li><a href="../de457698/index.html">Experiment: Wir verwenden Proxys als Werkzeug zur Bek√§mpfung von DoS-Angriffen</a></li>
<li><a href="../de457700/index.html">Node.js Authentifizierungshandbuch ohne passport.js und Dienste von Drittanbietern</a></li>
<li><a href="../de457702/index.html">Arbeiten Sie mit der KOMPAS-3D-API ‚Üí Lektion 16 ‚Üí Steuerzeichen</a></li>
<li><a href="../de457706/index.html">Roboter testet SAP ERP</a></li>
<li><a href="../de457710/index.html">Die erstaunlichen Eigenschaften neuronaler Netze 2019</a></li>
<li><a href="../de457712/index.html">Wie Verizon und BGP Optimizer sich offline hervorragend einrichten</a></li>
<li><a href="../de457714/index.html">Stapel√ºberlauf in Englisch: Community Kill Guide</a></li>
<li><a href="../de457718/index.html">HyperCard, das verlorene Glied in der Entwicklung des Web</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>