0.6
2017.4
Dec 15 2017
21:07:18
F:/CircuitosLogicosProgramables/Vivado/Practicas/Practica1/Practica1.sim/sim_1/synth/timing/xsim/lab1_tb_time_synth.v,1542157474,verilog,,,,glbl;lab1,,,,,,,,
F:/CircuitosLogicosProgramables/Vivado/Practicas/Practica1/Practica1.srcs/sim_1/imports/Archivos para la práctica-20181113/lab1_tb.vhd,1542127682,vhdl,,,,lab1_tb,,,,,,,,
