# Introduction

开头说敏捷开发有两个问题，一个是缺少工具链

另一个是传统的验证方法不够敏捷



所以设计了一套叫MinJIE的方法（啊这）

对于第二个concern，设计了一个DRAV的工具（说是Diff-Rule based 敏捷验证）

对于DRAV，由于不同微架构下的不同设计可能都是合法的，所以相同设计规范下的不同设计可以通过相同的差异规则集合进行验证，于是他进行了一定的放宽



设计了一个DiffTest

包括一个diff-rule checker和一个information probe，说是吧probe嵌入了一个Chisel这样的语言中，并且用他们想Diff-rule检查器传递信息



设计了一个LightSSS（lightweight simulation snapshot），该工具用于仿真快照，仅仅存储差异，并使用copy-on-write技术，并且快速切换正常模式和debug模式

我的理解是，如果没有差别，那么这部分电路的仿真结果就仍然按照原来的那样？？？



本文的贡献

一个名叫敏捷的平台

用敏捷平台做的香山

以及开源的香山处理器





# background

A是目前的敏捷的riscv的开发方法目前还没有得到广泛的采用

B是说，建立一个联合仿真框架，来比较DUT（测试设计）和REF（参考模型）的等价性

但是有个问题，如果处理器的行为是模糊的，就完蛋了（比如说不精确的异常和异步中断）不知道什么时候就会中断

那么DUT和REF会不一样

C，使用高级HDL语言的情况，改一行，就会导致verilog发生巨大的改变

D是验证的环境，软件的rtl模拟器最坏的情况下只能以Khz的情况运行

所以跑SPEC验证，会需要150个小时。。。

还有就是CPU太慢了，但是DDR4有2400MHz



一个问题就是，

好吧，他举得这个例子我没看懂，因为我确实没法通过英文弄明白这几个riscv指令集的操作是啥样的。我的理解是，他这个ref缺少微体系架构的一些状态。



传统的设置各种简化的ref

就是用一堆状态空间，乘上事件空间，最终映射到状态空间

就是处理器从一个状态，发生一个事件，最终转换到另一个状态



但是这样不适合敏捷开发




