TimeQuest Timing Analyzer report for CH11_LM35_ADC_1
Sat Mar 10 12:47:22 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'LCMP_RESET'
 12. Slow 1200mV 85C Model Setup: 'FD[0]'
 13. Slow 1200mV 85C Model Setup: 'FD[17]'
 14. Slow 1200mV 85C Model Setup: 'FD[7]'
 15. Slow 1200mV 85C Model Setup: 'FD[4]'
 16. Slow 1200mV 85C Model Setup: 'gckP31'
 17. Slow 1200mV 85C Model Setup: 'LCM_RESET'
 18. Slow 1200mV 85C Model Hold: 'gckP31'
 19. Slow 1200mV 85C Model Hold: 'LCMP_RESET'
 20. Slow 1200mV 85C Model Hold: 'FD[0]'
 21. Slow 1200mV 85C Model Hold: 'LCM_RESET'
 22. Slow 1200mV 85C Model Hold: 'FD[17]'
 23. Slow 1200mV 85C Model Hold: 'FD[7]'
 24. Slow 1200mV 85C Model Hold: 'FD[4]'
 25. Slow 1200mV 85C Model Recovery: 'FD[0]'
 26. Slow 1200mV 85C Model Recovery: 'FD[4]'
 27. Slow 1200mV 85C Model Recovery: 'FD[7]'
 28. Slow 1200mV 85C Model Removal: 'FD[7]'
 29. Slow 1200mV 85C Model Removal: 'FD[0]'
 30. Slow 1200mV 85C Model Removal: 'FD[4]'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Slow 1200mV 85C Model Metastability Report
 43. Slow 1200mV 0C Model Fmax Summary
 44. Slow 1200mV 0C Model Setup Summary
 45. Slow 1200mV 0C Model Hold Summary
 46. Slow 1200mV 0C Model Recovery Summary
 47. Slow 1200mV 0C Model Removal Summary
 48. Slow 1200mV 0C Model Minimum Pulse Width Summary
 49. Slow 1200mV 0C Model Setup: 'LCMP_RESET'
 50. Slow 1200mV 0C Model Setup: 'FD[0]'
 51. Slow 1200mV 0C Model Setup: 'FD[17]'
 52. Slow 1200mV 0C Model Setup: 'FD[7]'
 53. Slow 1200mV 0C Model Setup: 'FD[4]'
 54. Slow 1200mV 0C Model Setup: 'gckP31'
 55. Slow 1200mV 0C Model Setup: 'LCM_RESET'
 56. Slow 1200mV 0C Model Hold: 'gckP31'
 57. Slow 1200mV 0C Model Hold: 'LCMP_RESET'
 58. Slow 1200mV 0C Model Hold: 'FD[0]'
 59. Slow 1200mV 0C Model Hold: 'LCM_RESET'
 60. Slow 1200mV 0C Model Hold: 'FD[17]'
 61. Slow 1200mV 0C Model Hold: 'FD[4]'
 62. Slow 1200mV 0C Model Hold: 'FD[7]'
 63. Slow 1200mV 0C Model Recovery: 'FD[0]'
 64. Slow 1200mV 0C Model Recovery: 'FD[4]'
 65. Slow 1200mV 0C Model Recovery: 'FD[7]'
 66. Slow 1200mV 0C Model Removal: 'FD[7]'
 67. Slow 1200mV 0C Model Removal: 'FD[0]'
 68. Slow 1200mV 0C Model Removal: 'FD[4]'
 69. Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'
 70. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
 71. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
 72. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Slow 1200mV 0C Model Metastability Report
 81. Fast 1200mV 0C Model Setup Summary
 82. Fast 1200mV 0C Model Hold Summary
 83. Fast 1200mV 0C Model Recovery Summary
 84. Fast 1200mV 0C Model Removal Summary
 85. Fast 1200mV 0C Model Minimum Pulse Width Summary
 86. Fast 1200mV 0C Model Setup: 'LCMP_RESET'
 87. Fast 1200mV 0C Model Setup: 'FD[0]'
 88. Fast 1200mV 0C Model Setup: 'FD[17]'
 89. Fast 1200mV 0C Model Setup: 'FD[7]'
 90. Fast 1200mV 0C Model Setup: 'FD[4]'
 91. Fast 1200mV 0C Model Setup: 'gckP31'
 92. Fast 1200mV 0C Model Setup: 'LCM_RESET'
 93. Fast 1200mV 0C Model Hold: 'gckP31'
 94. Fast 1200mV 0C Model Hold: 'LCMP_RESET'
 95. Fast 1200mV 0C Model Hold: 'FD[0]'
 96. Fast 1200mV 0C Model Hold: 'LCM_RESET'
 97. Fast 1200mV 0C Model Hold: 'FD[17]'
 98. Fast 1200mV 0C Model Hold: 'FD[4]'
 99. Fast 1200mV 0C Model Hold: 'FD[7]'
100. Fast 1200mV 0C Model Recovery: 'FD[0]'
101. Fast 1200mV 0C Model Recovery: 'FD[7]'
102. Fast 1200mV 0C Model Recovery: 'FD[4]'
103. Fast 1200mV 0C Model Removal: 'FD[7]'
104. Fast 1200mV 0C Model Removal: 'FD[0]'
105. Fast 1200mV 0C Model Removal: 'FD[4]'
106. Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'
107. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
108. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
109. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
110. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
111. Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
112. Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Fast 1200mV 0C Model Metastability Report
118. Multicorner Timing Analysis Summary
119. Setup Times
120. Hold Times
121. Clock to Output Times
122. Minimum Clock to Output Times
123. Board Trace Model Assignments
124. Input Transition Times
125. Slow Corner Signal Integrity Metrics
126. Fast Corner Signal Integrity Metrics
127. Setup Transfers
128. Hold Transfers
129. Recovery Transfers
130. Removal Transfers
131. Report TCCS
132. Report RSKM
133. Unconstrained Paths
134. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; CH11_LM35_ADC_1                                                ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; FD[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[0] }      ;
; FD[4]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[4] }      ;
; FD[7]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[7] }      ;
; FD[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[17] }     ;
; gckP31     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gckP31 }     ;
; LCM_RESET  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCM_RESET }  ;
; LCMP_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCMP_RESET } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 138.2 MHz  ; 138.2 MHz       ; FD[17]     ;                                                               ;
; 176.34 MHz ; 176.34 MHz      ; FD[0]      ;                                                               ;
; 220.22 MHz ; 220.22 MHz      ; FD[4]      ;                                                               ;
; 238.89 MHz ; 238.89 MHz      ; FD[7]      ;                                                               ;
; 328.52 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -48.938 ; -552.836      ;
; FD[0]      ; -7.821  ; -332.957      ;
; FD[17]     ; -6.236  ; -50.041       ;
; FD[7]      ; -3.610  ; -42.013       ;
; FD[4]      ; -3.541  ; -109.942      ;
; gckP31     ; -2.044  ; -23.947       ;
; LCM_RESET  ; -0.744  ; -3.675        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -1.659 ; -15.373       ;
; LCMP_RESET ; -0.631 ; -2.520        ;
; FD[0]      ; -0.295 ; -1.625        ;
; LCM_RESET  ; 0.151  ; 0.000         ;
; FD[17]     ; 0.418  ; 0.000         ;
; FD[7]      ; 0.434  ; 0.000         ;
; FD[4]      ; 0.436  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; FD[0] ; -6.188 ; -222.429              ;
; FD[4] ; -1.320 ; -4.884                ;
; FD[7] ; -0.579 ; -3.989                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; FD[7] ; 0.099 ; 0.000                 ;
; FD[0] ; 0.514 ; 0.000                 ;
; FD[4] ; 0.987 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; gckP31     ; -3.000 ; -29.766                     ;
; FD[0]      ; -1.487 ; -66.915                     ;
; FD[4]      ; -1.487 ; -52.045                     ;
; FD[7]      ; -1.487 ; -32.714                     ;
; FD[17]     ; -1.487 ; -22.305                     ;
; LCMP_RESET ; 0.185  ; 0.000                       ;
; LCM_RESET  ; 0.414  ; 0.000                       ;
+------------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCMP_RESET'                                                                                                ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -48.938 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.629     ;
; -48.722 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.413     ;
; -48.630 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 50.324     ;
; -48.595 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.286     ;
; -48.542 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 50.208     ;
; -48.520 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 50.192     ;
; -48.518 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.209     ;
; -48.462 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.153     ;
; -48.448 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.139     ;
; -48.447 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.138     ;
; -48.414 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 50.108     ;
; -48.404 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 50.095     ;
; -48.326 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 49.992     ;
; -48.304 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 49.976     ;
; -48.287 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 49.981     ;
; -48.221 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.871     ;
; -48.210 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 49.904     ;
; -48.199 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 49.865     ;
; -48.177 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 49.849     ;
; -48.154 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 49.848     ;
; -48.140 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 49.834     ;
; -48.139 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 49.833     ;
; -48.122 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 49.788     ;
; -48.100 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 49.772     ;
; -48.096 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 49.790     ;
; -48.093 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.761     ;
; -48.066 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 49.732     ;
; -48.052 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 49.718     ;
; -48.051 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 49.717     ;
; -48.044 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 49.716     ;
; -48.042 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.722     ;
; -48.030 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 49.702     ;
; -48.029 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 49.701     ;
; -48.008 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 49.674     ;
; -48.005 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.655     ;
; -47.986 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 49.658     ;
; -47.878 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.528     ;
; -47.877 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.545     ;
; -47.826 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.506     ;
; -47.801 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.451     ;
; -47.750 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.418     ;
; -47.745 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.395     ;
; -47.731 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.381     ;
; -47.730 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.380     ;
; -47.699 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.379     ;
; -47.687 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 49.337     ;
; -47.673 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.341     ;
; -47.622 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.302     ;
; -47.617 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.285     ;
; -47.603 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.271     ;
; -47.602 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.270     ;
; -47.566 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.246     ;
; -47.559 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 49.227     ;
; -47.552 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.232     ;
; -47.551 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.231     ;
; -47.508 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 49.188     ;
; -47.315 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.987     ;
; -47.099 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.771     ;
; -46.972 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.644     ;
; -46.895 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.567     ;
; -46.839 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.511     ;
; -46.825 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.497     ;
; -46.824 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.496     ;
; -46.781 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.815      ; 48.453     ;
; -46.649 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.647     ;
; -46.573 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 48.264     ;
; -46.476 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 48.167     ;
; -46.433 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.431     ;
; -46.334 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 48.025     ;
; -46.306 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.304     ;
; -46.265 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 47.959     ;
; -46.229 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.227     ;
; -46.177 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 47.843     ;
; -46.173 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.171     ;
; -46.168 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 47.862     ;
; -46.159 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.157     ;
; -46.158 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.156     ;
; -46.155 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 47.827     ;
; -46.115 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.802      ; 48.113     ;
; -46.103 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 47.794     ;
; -46.080 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 47.746     ;
; -46.058 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 47.730     ;
; -46.026 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 47.720     ;
; -45.938 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 47.604     ;
; -45.916 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 47.588     ;
; -45.856 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 47.506     ;
; -45.795 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.831      ; 47.489     ;
; -45.759 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 47.409     ;
; -45.728 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 47.396     ;
; -45.707 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.804      ; 47.373     ;
; -45.685 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.822      ; 47.357     ;
; -45.677 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 47.357     ;
; -45.631 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 47.299     ;
; -45.617 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 47.267     ;
; -45.580 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 47.260     ;
; -45.489 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 47.157     ;
; -45.438 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 47.118     ;
; -45.386 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 47.036     ;
; -45.258 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.814      ; 46.926     ;
; -45.207 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.830      ; 46.887     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[0]'                                                                                                    ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.821 ; LCMx[1]                  ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 7.988      ;
; -7.740 ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.818     ; 7.923      ;
; -7.722 ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 7.901      ;
; -7.718 ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 7.897      ;
; -7.638 ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.835     ; 7.804      ;
; -7.616 ; LCMx[1]                  ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.824     ; 7.793      ;
; -7.616 ; LCMx[1]                  ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.824     ; 7.793      ;
; -7.616 ; LCMx[1]                  ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.824     ; 7.793      ;
; -7.606 ; LCMx[1]                  ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.818     ; 7.789      ;
; -7.606 ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.818     ; 7.789      ;
; -7.606 ; LCMx[1]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.818     ; 7.789      ;
; -7.603 ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.783      ;
; -7.590 ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.824     ; 7.767      ;
; -7.585 ; LCMx[1]                  ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.765      ;
; -7.585 ; LCMx[1]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.765      ;
; -7.585 ; LCMx[1]                  ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.765      ;
; -7.585 ; LCMx[1]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.765      ;
; -7.585 ; LCMx[1]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.765      ;
; -7.582 ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.820     ; 7.763      ;
; -7.578 ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.835     ; 7.744      ;
; -7.578 ; LCMx[1]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.758      ;
; -7.578 ; LCMx[1]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.758      ;
; -7.575 ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.820     ; 7.756      ;
; -7.575 ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.820     ; 7.756      ;
; -7.561 ; LCMx[1]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 7.737      ;
; -7.561 ; LCMx[1]                  ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 7.737      ;
; -7.561 ; LCMx[1]                  ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 7.737      ;
; -7.557 ; LCMx[0]                  ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.027     ; 7.531      ;
; -7.555 ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 7.735      ;
; -7.538 ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.716      ;
; -7.538 ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.716      ;
; -7.538 ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.716      ;
; -7.526 ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 7.702      ;
; -7.526 ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 7.702      ;
; -7.526 ; LCMx[1]                  ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 7.702      ;
; -7.488 ; LCMx[1]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.666      ;
; -7.488 ; LCMx[1]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.666      ;
; -7.488 ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.666      ;
; -7.488 ; LCMx[1]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.666      ;
; -7.488 ; LCMx[1]                  ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.666      ;
; -7.488 ; LCMx[1]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.666      ;
; -7.488 ; LCMx[1]                  ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 7.666      ;
; -7.476 ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.011     ; 7.466      ;
; -7.467 ; LCMx[1]                  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 7.646      ;
; -7.458 ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 7.444      ;
; -7.454 ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 7.440      ;
; -7.374 ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.028     ; 7.347      ;
; -7.352 ; LCMx[0]                  ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.017     ; 7.336      ;
; -7.352 ; LCMx[0]                  ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.017     ; 7.336      ;
; -7.352 ; LCMx[0]                  ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.017     ; 7.336      ;
; -7.342 ; LCMx[0]                  ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.011     ; 7.332      ;
; -7.342 ; LCMx[0]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.011     ; 7.332      ;
; -7.342 ; LCMx[0]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.011     ; 7.332      ;
; -7.339 ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.326      ;
; -7.326 ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.017     ; 7.310      ;
; -7.321 ; LCMx[0]                  ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.308      ;
; -7.321 ; LCMx[0]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.308      ;
; -7.321 ; LCMx[0]                  ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.308      ;
; -7.321 ; LCMx[0]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.308      ;
; -7.321 ; LCMx[0]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.308      ;
; -7.318 ; LCMx[0]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.013     ; 7.306      ;
; -7.314 ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.028     ; 7.287      ;
; -7.314 ; LCMx[0]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.301      ;
; -7.314 ; LCMx[0]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.301      ;
; -7.311 ; LCMx[0]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.013     ; 7.299      ;
; -7.311 ; LCMx[0]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.013     ; 7.299      ;
; -7.297 ; LCMx[0]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 7.280      ;
; -7.297 ; LCMx[0]                  ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 7.280      ;
; -7.297 ; LCMx[0]                  ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 7.280      ;
; -7.291 ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 7.278      ;
; -7.274 ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.259      ;
; -7.274 ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.259      ;
; -7.274 ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.259      ;
; -7.262 ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 7.245      ;
; -7.262 ; LCMx[0]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 7.245      ;
; -7.262 ; LCMx[0]                  ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 7.245      ;
; -7.224 ; LCMx[0]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.209      ;
; -7.224 ; LCMx[0]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.209      ;
; -7.224 ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.209      ;
; -7.224 ; LCMx[0]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.209      ;
; -7.224 ; LCMx[0]                  ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.209      ;
; -7.224 ; LCMx[0]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.209      ;
; -7.224 ; LCMx[0]                  ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 7.209      ;
; -7.203 ; LCMx[0]                  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 7.189      ;
; -6.916 ; LCMx[1]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 7.095      ;
; -6.855 ; LCMx[1]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 7.034      ;
; -6.652 ; LCMx[0]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 6.638      ;
; -6.636 ; LCM_com_data[2][3]~latch ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.835     ; 6.802      ;
; -6.591 ; LCMx[0]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 6.577      ;
; -6.505 ; LCM_com_data[2][3]~latch ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.683      ;
; -6.501 ; LCM_com_data[2][3]~latch ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.679      ;
; -6.431 ; LCM_com_data[2][3]~latch ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.607      ;
; -6.431 ; LCM_com_data[2][3]~latch ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.607      ;
; -6.431 ; LCM_com_data[2][3]~latch ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.607      ;
; -6.421 ; LCM_com_data[2][3]~latch ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.819     ; 6.603      ;
; -6.421 ; LCM_com_data[2][3]~latch ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.819     ; 6.603      ;
; -6.421 ; LCM_com_data[2][3]~latch ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.819     ; 6.603      ;
; -6.400 ; LCM_com_data[2][3]~latch ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.579      ;
; -6.400 ; LCM_com_data[2][3]~latch ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.579      ;
; -6.400 ; LCM_com_data[2][3]~latch ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.579      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[17]'                                                                                       ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.236 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 4.063      ;
; -6.236 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 4.063      ;
; -6.064 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.891      ;
; -6.064 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.891      ;
; -6.050 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.877      ;
; -6.050 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.877      ;
; -5.986 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.246     ; 3.741      ;
; -5.986 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.246     ; 3.741      ;
; -5.971 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.798      ;
; -5.971 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.798      ;
; -5.926 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.246     ; 3.681      ;
; -5.926 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.246     ; 3.681      ;
; -5.925 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.752      ;
; -5.925 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.752      ;
; -5.906 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.733      ;
; -5.906 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.733      ;
; -5.901 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.728      ;
; -5.901 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.728      ;
; -5.727 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.554      ;
; -5.727 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.554      ;
; -5.611 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.438      ;
; -5.611 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.438      ;
; -5.540 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.367      ;
; -5.540 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.367      ;
; -5.438 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.165     ; 3.274      ;
; -5.438 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.165     ; 3.274      ;
; -5.357 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.184      ;
; -5.357 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.174     ; 3.184      ;
; -5.011 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.907     ; 3.105      ;
; -5.011 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.907     ; 3.105      ;
; -3.621 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 4.517      ;
; -3.528 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 4.424      ;
; -3.502 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 4.398      ;
; -3.478 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 4.374      ;
; -3.303 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 4.199      ;
; -3.168 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 4.064      ;
; -3.157 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 4.053      ;
; -3.100 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 3.996      ;
; -2.971 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 3.867      ;
; -2.953 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 3.849      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.839 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.259     ; 3.581      ;
; -2.822 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.105     ; 3.718      ;
; -2.719 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.089     ; 3.631      ;
; -2.712 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 1.000        ; 0.072      ; 3.785      ;
; -2.604 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 1.000        ; -0.260     ; 3.345      ;
; -2.463 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.463 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.088     ; 3.376      ;
; -2.459 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.459 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.080      ; 3.540      ;
; -2.345 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 1.000        ; 0.079      ; 3.425      ;
; -1.630 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.552      ;
; -1.565 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 2.486      ;
; -1.558 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 2.479      ;
; -1.546 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 2.467      ;
; -1.539 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.461      ;
; -1.510 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.432      ;
; -1.490 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.412      ;
; -1.484 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.406      ;
; -1.482 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.404      ;
; -1.454 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.376      ;
; -1.453 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 2.374      ;
; -1.403 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 2.324      ;
; -1.395 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.317      ;
; -1.393 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.315      ;
; -1.379 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 2.300      ;
; -1.365 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.287      ;
; -1.364 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.286      ;
; -1.359 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 2.280      ;
; -1.344 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.266      ;
; -1.338 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.260      ;
; -1.336 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.258      ;
; -1.336 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.258      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[7]'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.610 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.174     ; 4.437      ;
; -3.534 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.173     ; 4.362      ;
; -3.471 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.174     ; 4.298      ;
; -3.431 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.176     ; 4.256      ;
; -3.424 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.179     ; 4.246      ;
; -3.395 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.173     ; 4.223      ;
; -3.386 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.174     ; 4.213      ;
; -3.385 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.174     ; 4.212      ;
; -3.292 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.176     ; 4.117      ;
; -3.285 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.179     ; 4.107      ;
; -3.263 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.176     ; 4.088      ;
; -3.247 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.174     ; 4.074      ;
; -3.186 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 4.119      ;
; -3.181 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 4.114      ;
; -3.124 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.176     ; 3.949      ;
; -3.079 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.162     ; 3.918      ;
; -2.977 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.910      ;
; -2.940 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.162     ; 3.779      ;
; -2.843 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.162     ; 3.682      ;
; -2.836 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.769      ;
; -2.769 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.702      ;
; -2.764 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.697      ;
; -2.734 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.667      ;
; -2.704 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.162     ; 3.543      ;
; -2.681 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.614      ;
; -2.676 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.609      ;
; -2.645 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.578      ;
; -2.595 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.528      ;
; -2.531 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.464      ;
; -2.454 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.387      ;
; -2.441 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.374      ;
; -2.427 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.360      ;
; -2.374 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.296      ;
; -2.220 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.153      ;
; -2.104 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.088     ; 3.017      ;
; -2.085 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.018      ;
; -2.014 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.947      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.981 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.892      ;
; -1.964 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.886      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.962 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.873      ;
; -1.955 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.088     ; 2.868      ;
; -1.945 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.867      ;
; -1.913 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.174     ; 2.740      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.693      ;
; -1.768 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.088     ; 2.681      ;
; -1.764 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.687      ;
; -1.754 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.091     ; 2.664      ;
; -1.747 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.088     ; 2.660      ;
; -1.727 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.660      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.667 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.578      ;
; -1.659 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.581      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.655 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.090     ; 2.566      ;
; -1.653 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.575      ;
; -1.638 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.091     ; 2.548      ;
; -1.638 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.560      ;
; -1.507 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.429      ;
; -1.506 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.429      ;
; -1.499 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.421      ;
; -1.499 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.421      ;
; -1.497 ; LCM_4bit_driver:LCMset|RWS        ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.430      ;
; -1.482 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.091     ; 2.392      ;
; -1.477 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.399      ;
; -1.410 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.332      ;
; -1.410 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.332      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[4]'                                                                                                             ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.541 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.419      ;
; -3.541 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.419      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.328 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.206      ;
; -3.287 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 4.166      ;
; -3.287 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 4.166      ;
; -3.287 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 4.166      ;
; -3.287 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 4.166      ;
; -3.236 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.114      ;
; -3.236 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.114      ;
; -3.209 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.087      ;
; -3.209 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.087      ;
; -3.171 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.049      ;
; -3.171 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 4.049      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.123 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 4.046      ;
; -3.093 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.020      ;
; -3.081 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.959      ;
; -3.081 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.959      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.071 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.949      ;
; -3.030 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.909      ;
; -3.030 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.909      ;
; -3.030 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.909      ;
; -3.030 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.909      ;
; -3.004 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.127     ; 3.878      ;
; -3.004 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.127     ; 3.878      ;
; -3.001 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.879      ;
; -3.001 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.879      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.943 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.821      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.940 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.863      ;
; -2.938 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.860      ;
; -2.938 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.860      ;
; -2.938 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.860      ;
; -2.938 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.860      ;
; -2.938 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.079     ; 3.860      ;
; -2.902 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.781      ;
; -2.902 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.781      ;
; -2.902 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.781      ;
; -2.902 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.122     ; 3.781      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.817 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.123     ; 3.695      ;
; -2.800 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.723      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
; -2.791 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.078     ; 3.714      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gckP31'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.044 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.964      ;
; -1.946 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.866      ;
; -1.930 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.850      ;
; -1.898 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.818      ;
; -1.868 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.788      ;
; -1.801 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.721      ;
; -1.800 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.720      ;
; -1.784 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.704      ;
; -1.783 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.703      ;
; -1.752 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.672      ;
; -1.748 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.668      ;
; -1.722 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.642      ;
; -1.655 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.575      ;
; -1.654 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.574      ;
; -1.653 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.573      ;
; -1.638 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.558      ;
; -1.637 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.557      ;
; -1.636 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.556      ;
; -1.606 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.526      ;
; -1.602 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.522      ;
; -1.602 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.522      ;
; -1.576 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.496      ;
; -1.572 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.492      ;
; -1.509 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.429      ;
; -1.508 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.428      ;
; -1.507 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.427      ;
; -1.492 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.412      ;
; -1.491 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.411      ;
; -1.490 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.410      ;
; -1.460 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.380      ;
; -1.458 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.378      ;
; -1.456 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.376      ;
; -1.456 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.376      ;
; -1.430 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.350      ;
; -1.426 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.346      ;
; -1.426 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.346      ;
; -1.363 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.283      ;
; -1.362 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.282      ;
; -1.361 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.281      ;
; -1.360 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.280      ;
; -1.345 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.266      ;
; -1.345 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.265      ;
; -1.344 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.264      ;
; -1.344 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.264      ;
; -1.313 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.234      ;
; -1.312 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.232      ;
; -1.311 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.231      ;
; -1.310 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.230      ;
; -1.283 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.204      ;
; -1.282 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.202      ;
; -1.280 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.200      ;
; -1.280 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.200      ;
; -1.217 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.137      ;
; -1.215 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.135      ;
; -1.215 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.135      ;
; -1.215 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.136      ;
; -1.214 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.134      ;
; -1.199 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.120      ;
; -1.199 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.119      ;
; -1.198 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.118      ;
; -1.198 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.118      ;
; -1.198 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.119      ;
; -1.167 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.088      ;
; -1.167 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.087      ;
; -1.166 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.086      ;
; -1.165 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.085      ;
; -1.164 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.084      ;
; -1.164 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.084      ;
; -1.137 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.058      ;
; -1.136 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.056      ;
; -1.135 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.055      ;
; -1.134 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.054      ;
; -1.134 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.054      ;
; -1.115 ; FD[15]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.035      ;
; -1.085 ; FD[15]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 2.005      ;
; -1.071 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.991      ;
; -1.070 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.991      ;
; -1.069 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.989      ;
; -1.069 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.989      ;
; -1.069 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.990      ;
; -1.068 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.988      ;
; -1.054 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.974      ;
; -1.053 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.974      ;
; -1.053 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.973      ;
; -1.052 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.972      ;
; -1.052 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.973      ;
; -1.051 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.972      ;
; -1.024 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.944      ;
; -1.021 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.942      ;
; -1.021 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.941      ;
; -1.020 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.940      ;
; -1.019 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.939      ;
; -1.018 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.938      ;
; -1.017 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.938      ;
; -0.991 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.911      ;
; -0.991 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.912      ;
; -0.990 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.910      ;
; -0.989 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.909      ;
; -0.988 ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.081     ; 1.908      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCM_RESET'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.744 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.203      ; 0.807      ;
; -0.741 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.203      ; 0.816      ;
; -0.740 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.203      ; 0.814      ;
; -0.733 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.228      ; 0.813      ;
; -0.717 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.230      ; 0.804      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.659 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 1.906      ;
; -1.317 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.248      ;
; -1.308 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.257      ;
; -1.258 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 2.307      ;
; -1.249 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 1.816      ;
; -1.177 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.388      ;
; -1.171 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 2.394      ;
; -1.168 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.397      ;
; -1.037 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.528      ;
; -1.028 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.537      ;
; -0.916 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.149      ;
; -0.897 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.668      ;
; -0.897 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 2.668      ;
; -0.888 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.677      ;
; -0.888 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 2.677      ;
; -0.859 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.206      ;
; -0.820 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 2.245      ;
; -0.816 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 2.749      ;
; -0.785 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.280      ;
; -0.776 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.289      ;
; -0.757 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.808      ;
; -0.757 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 2.808      ;
; -0.748 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.817      ;
; -0.748 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 2.817      ;
; -0.685 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 2.880      ;
; -0.676 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 2.889      ;
; -0.645 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.420      ;
; -0.636 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.429      ;
; -0.617 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.948      ;
; -0.617 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 2.948      ;
; -0.608 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 2.957      ;
; -0.608 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 2.957      ;
; -0.545 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.020      ;
; -0.536 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.029      ;
; -0.526 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.539      ;
; -0.505 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.560      ;
; -0.496 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.569      ;
; -0.477 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 3.088      ;
; -0.477 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 3.088      ;
; -0.468 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 3.097      ;
; -0.468 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 3.097      ;
; -0.416 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 2.649      ;
; -0.407 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 2.658      ;
; -0.405 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.160      ;
; -0.396 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.169      ;
; -0.395 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.670      ;
; -0.386 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.679      ;
; -0.365 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.700      ;
; -0.356 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.709      ;
; -0.337 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 3.228      ;
; -0.337 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 3.228      ;
; -0.328 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 3.237      ;
; -0.328 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 3.062      ; 3.237      ;
; -0.324 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 3.062      ; 3.241      ;
; -0.276 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 2.789      ;
; -0.267 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 2.798      ;
; -0.265 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.300      ;
; -0.256 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.309      ;
; -0.255 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.810      ;
; -0.246 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.819      ;
; -0.225 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.840      ;
; -0.216 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.849      ;
; -0.136 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 2.929      ;
; -0.127 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 2.938      ;
; -0.125 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.440      ;
; -0.116 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.449      ;
; -0.115 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.950      ;
; -0.106 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 2.959      ;
; -0.085 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.980      ;
; -0.076 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 2.989      ;
; 0.004  ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 3.069      ;
; 0.013  ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 3.078      ;
; 0.015  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.580      ;
; 0.024  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 3.062      ; 3.589      ;
; 0.025  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 3.090      ;
; 0.034  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 3.099      ;
; 0.055  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 3.120      ;
; 0.064  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 3.129      ;
; 0.144  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 3.209      ;
; 0.153  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 3.218      ;
; 0.165  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 3.062      ; 3.230      ;
; 0.195  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 3.260      ;
; 0.236  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 3.062      ; 3.801      ;
; 0.255  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 3.062      ; 3.320      ;
; 0.284  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 3.349      ;
; 0.293  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 3.358      ;
; 0.424  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 3.062      ; 3.489      ;
; 0.513  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 3.062      ; 3.578      ;
; 0.716  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.081      ; 1.029      ;
; 0.716  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.028      ;
; 0.716  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.028      ;
; 0.717  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.081      ; 1.030      ;
; 0.717  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.081      ; 1.030      ;
; 0.718  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.081      ; 1.031      ;
; 0.719  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.031      ;
; 0.719  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.081      ; 1.032      ;
; 0.720  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.081      ; 1.033      ;
; 0.720  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.081      ; 1.033      ;
; 0.720  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.032      ;
; 0.721  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.033      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCMP_RESET'                                                                                                     ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.631 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.086      ; 4.475      ;
; -0.501 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.553      ; 3.072      ;
; -0.472 ; LCM[1]                            ; LCM_com_data[14][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.549      ; 3.097      ;
; -0.432 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.782      ; 3.370      ;
; -0.307 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.782      ; 3.495      ;
; -0.231 ; LCM[0]                            ; LCM_com_data[2][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.554      ; 3.343      ;
; -0.148 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.746      ; 3.618      ;
; -0.106 ; LCM[1]                            ; LCM_com_data[2][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.554      ; 3.468      ;
; -0.058 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.549      ; 3.511      ;
; -0.051 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.549      ; 3.518      ;
; -0.047 ; LCM[0]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.555      ; 3.528      ;
; -0.045 ; LCM[1]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.555      ; 3.530      ;
; 3.314  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 5.587      ;
; 4.102  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 6.375      ;
; 4.390  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 6.663      ;
; 4.959  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 7.232      ;
; 5.463  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.085      ; 7.568      ;
; 5.467  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.084      ; 7.571      ;
; 5.625  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 7.915      ;
; 5.627  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.084      ; 7.731      ;
; 5.629  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 7.918      ;
; 5.727  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.085      ; 7.832      ;
; 5.750  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.254      ; 8.024      ;
; 5.771  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.084      ; 7.875      ;
; 5.789  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 8.078      ;
; 5.806  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 8.096      ;
; 5.836  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.254      ; 8.110      ;
; 5.840  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.084      ; 7.944      ;
; 5.981  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 8.270      ;
; 6.002  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 8.291      ;
; 6.121  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 8.411      ;
; 6.350  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 8.640      ;
; 6.462  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 8.752      ;
; 6.495  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 8.746      ;
; 6.619  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 8.909      ;
; 6.629  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.252      ; 8.901      ;
; 6.670  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.085      ; 8.775      ;
; 6.671  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 8.944      ;
; 6.690  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 8.980      ;
; 6.715  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.252      ; 8.987      ;
; 6.783  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 9.034      ;
; 6.803  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 9.054      ;
; 6.818  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 9.108      ;
; 6.851  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 9.102      ;
; 6.887  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.271      ; 9.178      ;
; 6.916  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 9.189      ;
; 6.943  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 9.216      ;
; 6.977  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.252      ; 9.249      ;
; 6.999  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.252      ; 9.271      ;
; 7.081  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.254      ; 9.355      ;
; 7.106  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 9.396      ;
; 7.156  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 9.446      ;
; 7.187  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.271      ; 9.478      ;
; 7.201  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 9.491      ;
; 7.259  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.230      ; 9.509      ;
; 7.339  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.230      ; 9.589      ;
; 7.435  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 9.686      ;
; 7.488  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 9.739      ;
; 7.502  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 9.792      ;
; 7.503  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 9.754      ;
; 7.546  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.231      ; 9.797      ;
; 7.605  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.230      ; 9.855      ;
; 7.620  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 9.909      ;
; 7.629  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.230      ; 9.879      ;
; 7.662  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 9.952      ;
; 7.706  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 9.995      ;
; 7.784  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.245      ; 10.049     ;
; 7.869  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 10.159     ;
; 7.897  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.085      ; 10.002     ;
; 7.907  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 10.180     ;
; 7.907  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 10.197     ;
; 7.934  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 10.224     ;
; 7.959  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 10.249     ;
; 7.968  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 10.257     ;
; 7.990  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.269      ; 10.279     ;
; 8.023  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.245      ; 10.288     ;
; 8.025  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 10.298     ;
; 8.028  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.245      ; 10.293     ;
; 8.122  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.270      ; 10.412     ;
; 8.151  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.262      ; 10.433     ;
; 8.155  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.261      ; 10.436     ;
; 8.160  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.085      ; 10.265     ;
; 8.163  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.261      ; 10.444     ;
; 8.170  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.271      ; 10.461     ;
; 8.224  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.242      ; 10.486     ;
; 8.228  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.241      ; 10.489     ;
; 8.249  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.261      ; 10.530     ;
; 8.388  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.241      ; 10.649     ;
; 8.417  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.244      ; 10.681     ;
; 8.424  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.245      ; 10.689     ;
; 8.425  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.244      ; 10.689     ;
; 8.439  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.262      ; 10.721     ;
; 8.439  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.242      ; 10.701     ;
; 8.445  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.254      ; 10.719     ;
; 8.456  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.253      ; 10.729     ;
; 8.475  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.262      ; 10.757     ;
; 8.483  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.261      ; 10.764     ;
; 8.505  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.244      ; 10.769     ;
; 8.532  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.241      ; 10.793     ;
; 8.561  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.245      ; 10.826     ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[0]'                                                                                       ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.295 ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.036      ;
; -0.258 ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.073      ;
; -0.252 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.079      ;
; -0.219 ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.112      ;
; -0.211 ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.120      ;
; -0.208 ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.123      ;
; -0.061 ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.840      ; 4.272      ;
; -0.061 ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.840      ; 4.272      ;
; -0.060 ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.840      ; 4.273      ;
; 0.039  ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.370      ;
; 0.044  ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.373      ;
; 0.044  ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.373      ;
; 0.044  ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.373      ;
; 0.044  ; LCM_RESET  ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.373      ;
; 0.044  ; LCM_RESET  ; LCM_com_data[8][6]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.373      ;
; 0.044  ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.373      ;
; 0.044  ; LCM_RESET  ; LCM_com_data[15][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.373      ;
; 0.061  ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.390      ;
; 0.061  ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.390      ;
; 0.061  ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.836      ; 4.390      ;
; 0.070  ; LCM_RESET  ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.834      ; 4.397      ;
; 0.070  ; LCM_RESET  ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.834      ; 4.397      ;
; 0.070  ; LCM_RESET  ; LCM_com_data[10][5]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.834      ; 4.397      ;
; 0.077  ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.841      ; 4.411      ;
; 0.078  ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.824      ; 4.395      ;
; 0.078  ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.824      ; 4.395      ;
; 0.100  ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.835      ; 4.428      ;
; 0.108  ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.437      ;
; 0.110  ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.441      ;
; 0.112  ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 3.943      ;
; 0.118  ; LCM_RESET  ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.834      ; 4.445      ;
; 0.118  ; LCM_RESET  ; LCM_com_data[14][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.834      ; 4.445      ;
; 0.118  ; LCM_RESET  ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.834      ; 4.445      ;
; 0.137  ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.468      ;
; 0.141  ; LCM_RESET  ; LCM_com_data[12][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.839      ; 4.473      ;
; 0.141  ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.839      ; 4.473      ;
; 0.141  ; LCM_RESET  ; LCM_com_data[15][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.839      ; 4.473      ;
; 0.141  ; LCM_RESET  ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.839      ; 4.473      ;
; 0.141  ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.839      ; 4.473      ;
; 0.147  ; LCMP_RESET ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.824      ; 4.464      ;
; 0.153  ; LCM_RESET  ; LCM_com_data[2][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.484      ;
; 0.153  ; LCM_RESET  ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.838      ; 4.484      ;
; 0.161  ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.492      ;
; 0.178  ; LCM_RESET  ; LCM_com_data[2][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.841      ; 4.512      ;
; 0.178  ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.841      ; 4.512      ;
; 0.178  ; LCM_RESET  ; LCM_com_data[12][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.841      ; 4.512      ;
; 0.178  ; LCM_RESET  ; LCM_com_data[13][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.835      ; 4.506      ;
; 0.178  ; LCM_RESET  ; LCM_com_data[16][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.835      ; 4.506      ;
; 0.178  ; LCM_RESET  ; LCM_com_data[11][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.835      ; 4.506      ;
; 0.238  ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.069      ;
; 0.242  ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.073      ;
; 0.266  ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.097      ;
; 0.284  ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.115      ;
; 0.315  ; LCMP_RESET ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.644      ;
; 0.315  ; LCM_RESET  ; LCM_com_data[15][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.825      ; 4.633      ;
; 0.344  ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.175      ;
; 0.397  ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.840      ; 4.230      ;
; 0.397  ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.840      ; 4.230      ;
; 0.404  ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.840      ; 4.237      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.263      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.263      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.263      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.263      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[8][6]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.263      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.263      ;
; 0.434  ; LCM_RESET  ; LCM_com_data[15][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.263      ;
; 0.435  ; LCMPok     ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_INI[4] ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; LCM_INI[1] ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.436  ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.267      ;
; 0.443  ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.272      ;
; 0.443  ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.272      ;
; 0.443  ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.836      ; 4.272      ;
; 0.458  ; LCMP_RESET ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.835      ; 4.786      ;
; 0.458  ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.841      ; 4.292      ;
; 0.471  ; LCM_RESET  ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.834      ; 4.298      ;
; 0.471  ; LCM_RESET  ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.834      ; 4.298      ;
; 0.471  ; LCM_RESET  ; LCM_com_data[10][5]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.834      ; 4.298      ;
; 0.481  ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.824      ; 4.298      ;
; 0.481  ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.824      ; 4.298      ;
; 0.493  ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.835      ; 4.321      ;
; 0.503  ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.834      ;
; 0.504  ; LCMP_RESET ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.835      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.834      ; 4.331      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[14][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.834      ; 4.331      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.834      ; 4.331      ;
; 0.505  ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.336      ;
; 0.520  ; LCM_RESET  ; LCM_com_data[2][0]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.351      ;
; 0.520  ; LCM_RESET  ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.838      ; 4.351      ;
; 0.526  ; LCM_RESET  ; LCM_com_data[12][7]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.839      ; 4.358      ;
; 0.526  ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.839      ; 4.358      ;
; 0.526  ; LCM_RESET  ; LCM_com_data[15][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.839      ; 4.358      ;
; 0.526  ; LCM_RESET  ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.839      ; 4.358      ;
; 0.526  ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.839      ; 4.358      ;
; 0.533  ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.864      ;
; 0.547  ; LCM_RESET  ; LCM_com_data[2][3]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.841      ; 4.381      ;
; 0.547  ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.841      ; 4.381      ;
; 0.547  ; LCM_RESET  ; LCM_com_data[12][6]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.841      ; 4.381      ;
; 0.557  ; LCM_RESET  ; LCM_com_data[13][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.835      ; 4.385      ;
; 0.557  ; LCM_RESET  ; LCM_com_data[16][2]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.835      ; 4.385      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.574      ; 0.745      ;
; 0.168 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.572      ; 0.760      ;
; 0.182 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.546      ; 0.748      ;
; 0.196 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.546      ; 0.762      ;
; 0.197 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.546      ; 0.763      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[17]'                                                                                       ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.418 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.096      ; 0.746      ;
; 0.692 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.003      ;
; 0.730 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.041      ;
; 0.730 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.041      ;
; 0.743 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.054      ;
; 0.745 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.056      ;
; 0.746 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.057      ;
; 0.761 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.072      ;
; 0.822 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.108      ; 1.162      ;
; 0.934 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.245      ;
; 0.939 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.250      ;
; 0.949 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.260      ;
; 0.951 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.262      ;
; 1.093 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.404      ;
; 1.093 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.404      ;
; 1.098 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.409      ;
; 1.098 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.409      ;
; 1.102 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.413      ;
; 1.102 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.413      ;
; 1.105 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.416      ;
; 1.106 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.417      ;
; 1.114 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.425      ;
; 1.115 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.426      ;
; 1.229 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.540      ;
; 1.229 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.540      ;
; 1.233 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.544      ;
; 1.233 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.544      ;
; 1.238 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.549      ;
; 1.238 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.549      ;
; 1.242 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.553      ;
; 1.242 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.553      ;
; 1.245 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.556      ;
; 1.246 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.557      ;
; 1.254 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.565      ;
; 1.255 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.566      ;
; 1.278 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.589      ;
; 1.287 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.598      ;
; 1.302 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.613      ;
; 1.304 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.615      ;
; 1.311 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.622      ;
; 1.369 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.680      ;
; 1.369 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.680      ;
; 1.372 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.683      ;
; 1.373 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.684      ;
; 1.378 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.689      ;
; 1.378 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.689      ;
; 1.379 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.690      ;
; 1.382 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.693      ;
; 1.385 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.696      ;
; 1.386 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.697      ;
; 1.394 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.705      ;
; 1.395 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.706      ;
; 1.427 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.738      ;
; 1.442 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.753      ;
; 1.499 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 1.808      ;
; 1.509 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.820      ;
; 1.509 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.820      ;
; 1.518 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.829      ;
; 1.518 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.829      ;
; 1.519 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.830      ;
; 1.525 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.836      ;
; 1.526 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.837      ;
; 1.534 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.845      ;
; 1.535 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.846      ;
; 1.550 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 1.859      ;
; 1.582 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.893      ;
; 1.649 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.960      ;
; 1.658 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.969      ;
; 1.665 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 1.974      ;
; 1.665 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.976      ;
; 1.674 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 1.983      ;
; 1.674 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.985      ;
; 1.841 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 2.150      ;
; 1.854 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 2.163      ;
; 1.867 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 2.176      ;
; 1.908 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 2.217      ;
; 1.968 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 2.277      ;
; 2.006 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 2.315      ;
; 2.020 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.077      ; 2.329      ;
; 2.407 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 0.000        ; 0.441      ; 3.080      ;
; 2.501 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.501 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.105      ; 2.838      ;
; 2.586 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.115      ; 2.933      ;
; 2.697 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
; 2.697 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
; 2.697 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
; 2.697 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
; 2.697 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
; 2.697 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
; 2.697 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
; 2.697 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.443      ; 3.372      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[7]'                                                                                                                           ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.080      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.499 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.238     ; 0.493      ;
; 0.543 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.854      ;
; 0.559 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.870      ;
; 0.618 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.202     ; 0.648      ;
; 0.630 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.229     ; 0.633      ;
; 0.645 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.202     ; 0.675      ;
; 0.662 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.201     ; 0.693      ;
; 0.735 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.046      ;
; 0.736 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.047      ;
; 0.754 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.065      ;
; 0.777 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.088      ;
; 0.784 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.095      ;
; 0.785 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.096      ;
; 0.793 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.104      ;
; 0.809 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.188      ; 1.229      ;
; 0.816 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.127      ;
; 0.840 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.151      ;
; 0.944 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.255      ;
; 0.945 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.256      ;
; 0.947 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.258      ;
; 0.951 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.262      ;
; 0.953 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.264      ;
; 0.961 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.272      ;
; 0.964 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.275      ;
; 0.968 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.174      ; 1.374      ;
; 1.051 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.362      ;
; 1.090 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.401      ;
; 1.091 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.402      ;
; 1.115 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.426      ;
; 1.115 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.426      ;
; 1.124 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.435      ;
; 1.124 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.435      ;
; 1.200 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.511      ;
; 1.211 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.522      ;
; 1.221 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.532      ;
; 1.222 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.533      ;
; 1.230 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.541      ;
; 1.231 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.542      ;
; 1.245 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.556      ;
; 1.255 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.566      ;
; 1.255 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.566      ;
; 1.264 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.575      ;
; 1.264 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.575      ;
; 1.281 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.592      ;
; 1.293 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.604      ;
; 1.308 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.619      ;
; 1.314 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.625      ;
; 1.317 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.628      ;
; 1.318 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.629      ;
; 1.354 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 1.654      ;
; 1.361 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.672      ;
; 1.370 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.681      ;
; 1.395 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.706      ;
; 1.395 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.706      ;
; 1.399 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.710      ;
; 1.404 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.715      ;
; 1.404 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.715      ;
; 1.433 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.165      ; 1.830      ;
; 1.433 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.744      ;
; 1.454 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.765      ;
; 1.458 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.769      ;
; 1.460 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 1.760      ;
; 1.468 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.779      ;
; 1.492 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.803      ;
; 1.497 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.162      ; 1.891      ;
; 1.535 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.846      ;
; 1.539 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.850      ;
; 1.544 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.855      ;
; 1.598 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.909      ;
; 1.663 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 1.976      ;
; 1.679 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.990      ;
; 1.696 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.007      ;
; 1.696 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.007      ;
; 1.738 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.049      ;
; 1.747 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 2.047      ;
; 1.752 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 2.052      ;
; 1.767 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.080      ;
; 1.842 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.153      ;
; 1.842 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.153      ;
; 1.863 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.090      ; 2.185      ;
; 1.916 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.067      ; 2.215      ;
; 1.926 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.239      ;
; 1.964 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.277      ;
; 1.975 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.176      ; 2.383      ;
; 2.014 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.090      ; 2.336      ;
; 2.023 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.334      ;
; 2.023 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.334      ;
; 2.042 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.353      ;
; 2.042 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.353      ;
; 2.067 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 2.367      ;
; 2.067 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 2.367      ;
; 2.067 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 2.367      ;
; 2.067 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 2.367      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[4]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.448 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.758      ;
; 0.491 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.802      ;
; 0.499 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.809      ;
; 0.508 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.818      ;
; 0.509 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.819      ;
; 0.510 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.820      ;
; 0.510 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.820      ;
; 0.511 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.821      ;
; 0.511 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.821      ;
; 0.648 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.958      ;
; 0.650 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.960      ;
; 0.683 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.993      ;
; 0.685 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.995      ;
; 0.746 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.057      ;
; 0.748 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.079      ;
; 0.782 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.092      ;
; 0.787 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.098      ;
; 0.836 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.146      ;
; 1.100 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.411      ;
; 1.109 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.420      ;
; 1.118 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.429      ;
; 1.123 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.434      ;
; 1.131 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.442      ;
; 1.138 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.449      ;
; 1.140 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.451      ;
; 1.199 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.509      ;
; 1.240 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.541      ;
; 1.254 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.565      ;
; 1.258 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.559      ;
; 1.263 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.574      ;
; 1.271 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.582      ;
; 1.280 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.591      ;
; 1.296 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.597      ;
; 1.302 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.603      ;
; 1.312 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.613      ;
; 1.316 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.123      ; 1.671      ;
; 1.327 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.628      ;
; 1.474 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.785      ;
; 1.475 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.082      ; 1.789      ;
; 1.482 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.783      ;
; 1.501 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.811      ;
; 1.516 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.817      ;
; 1.525 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.826      ;
; 1.530 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.831      ;
; 1.543 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.854      ;
; 1.610 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.123      ; 1.965      ;
; 1.667 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.978      ;
; 1.812 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.122      ;
; 1.812 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.122      ;
; 1.812 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.122      ;
; 1.812 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.122      ;
; 1.812 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.122      ;
; 1.812 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.113      ;
; 1.844 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.155      ;
; 1.879 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.190      ;
; 1.884 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.185      ;
; 1.894 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[4]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.393      ;
; 1.894 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[3]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.393      ;
; 1.894 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[1]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.393      ;
; 1.894 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[2]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.393      ;
; 1.894 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[0]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.393      ;
; 1.931 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.242      ;
; 1.973 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; 0.271      ; 2.476      ;
; 1.979 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.123      ; 2.334      ;
; 1.992 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.123      ; 2.347      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.002 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 2.501      ;
; 2.038 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.348      ;
; 2.038 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.348      ;
; 2.038 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.348      ;
; 2.038 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.348      ;
; 2.038 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.348      ;
; 2.074 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.385      ;
; 2.074 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.385      ;
; 2.074 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.385      ;
; 2.074 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.385      ;
; 2.079 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.123      ; 2.434      ;
; 2.092 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.403      ;
; 2.134 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.445      ;
; 2.180 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.491      ;
; 2.234 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.545      ;
; 2.234 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.545      ;
; 2.234 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.545      ;
; 2.234 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.545      ;
; 2.234 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.545      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[0]'                                                                                  ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.188 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.367      ;
; -6.188 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.367      ;
; -6.188 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.367      ;
; -6.188 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.367      ;
; -6.188 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.367      ;
; -6.188 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.822     ; 6.367      ;
; -6.188 ; LCMx[1]   ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 6.355      ;
; -6.187 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 6.367      ;
; -6.187 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 6.367      ;
; -6.178 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.820     ; 6.359      ;
; -6.178 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.820     ; 6.359      ;
; -6.177 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.820     ; 6.358      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.818     ; 6.360      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.818     ; 6.360      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 6.357      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.818     ; 6.360      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 6.357      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 6.357      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 6.357      ;
; -6.177 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.821     ; 6.357      ;
; -6.175 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.351      ;
; -6.175 ; LCMx[1]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.351      ;
; -6.175 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.824     ; 6.352      ;
; -6.175 ; LCMx[1]   ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.824     ; 6.352      ;
; -6.175 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.351      ;
; -6.175 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.824     ; 6.352      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.350      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.350      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.352      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.825     ; 6.350      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.352      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.352      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.352      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.352      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.352      ;
; -6.174 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.823     ; 6.352      ;
; -5.924 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 5.910      ;
; -5.924 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 5.910      ;
; -5.924 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 5.910      ;
; -5.924 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 5.910      ;
; -5.924 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 5.910      ;
; -5.924 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.015     ; 5.910      ;
; -5.924 ; LCMx[0]   ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.027     ; 5.898      ;
; -5.923 ; LCMx[0]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 5.910      ;
; -5.923 ; LCMx[0]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 5.910      ;
; -5.914 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.013     ; 5.902      ;
; -5.914 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.013     ; 5.902      ;
; -5.913 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.013     ; 5.901      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.011     ; 5.903      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.011     ; 5.903      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 5.900      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.011     ; 5.903      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 5.900      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 5.900      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 5.900      ;
; -5.913 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.014     ; 5.900      ;
; -5.911 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 5.894      ;
; -5.911 ; LCMx[0]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 5.894      ;
; -5.911 ; LCMx[0]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.017     ; 5.895      ;
; -5.911 ; LCMx[0]   ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.017     ; 5.895      ;
; -5.911 ; LCMx[0]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 5.894      ;
; -5.911 ; LCMx[0]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.017     ; 5.895      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 5.893      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 5.893      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 5.895      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.018     ; 5.893      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 5.895      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 5.895      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 5.895      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 5.895      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 5.895      ;
; -5.910 ; LCMx[0]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.016     ; 5.895      ;
; -1.792 ; LCM[0]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 2.669      ; 5.462      ;
; -1.792 ; LCM[0]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.669      ; 5.462      ;
; -1.792 ; LCM[0]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.669      ; 5.462      ;
; -1.792 ; LCM[0]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.669      ; 5.462      ;
; -1.792 ; LCM[0]    ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 1.000        ; 2.669      ; 5.462      ;
; -1.792 ; LCM[0]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.669      ; 5.462      ;
; -1.792 ; LCM[0]    ; LCM_com_data[15][1]           ; FD[17]       ; FD[0]       ; 1.000        ; 2.657      ; 5.450      ;
; -1.791 ; LCM[0]    ; LCM_com_data[2][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.670      ; 5.462      ;
; -1.791 ; LCM[0]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.670      ; 5.462      ;
; -1.782 ; LCM[0]    ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.671      ; 5.454      ;
; -1.782 ; LCM[0]    ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.671      ; 5.454      ;
; -1.781 ; LCM[0]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.671      ; 5.453      ;
; -1.781 ; LCM[0]    ; LCM_com_data[2][3]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.673      ; 5.455      ;
; -1.781 ; LCM[0]    ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.673      ; 5.455      ;
; -1.781 ; LCM[0]    ; LCM_com_data[12][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.670      ; 5.452      ;
; -1.781 ; LCM[0]    ; LCM_com_data[12][6]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.673      ; 5.455      ;
; -1.781 ; LCM[0]    ; LCM_com_data[19][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.670      ; 5.452      ;
; -1.781 ; LCM[0]    ; LCM_com_data[15][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.670      ; 5.452      ;
; -1.781 ; LCM[0]    ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.670      ; 5.452      ;
; -1.781 ; LCM[0]    ; LCM_com_data[18][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.670      ; 5.452      ;
; -1.779 ; LCM[0]    ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.666      ; 5.446      ;
; -1.779 ; LCM[0]    ; LCM_com_data[14][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.666      ; 5.446      ;
; -1.779 ; LCM[0]    ; LCM_com_data[13][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.667      ; 5.447      ;
; -1.779 ; LCM[0]    ; LCM_com_data[16][2]           ; FD[17]       ; FD[0]       ; 1.000        ; 2.667      ; 5.447      ;
; -1.779 ; LCM[0]    ; LCM_com_data[15][0]           ; FD[17]       ; FD[0]       ; 1.000        ; 2.666      ; 5.446      ;
; -1.779 ; LCM[0]    ; LCM_com_data[11][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.667      ; 5.447      ;
; -1.778 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.666      ; 5.445      ;
; -1.778 ; LCM[0]    ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.666      ; 5.445      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[4]'                                                                                          ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.320 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.135     ; 2.186      ;
; -1.320 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.135     ; 2.186      ;
; -0.748 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.108     ; 1.641      ;
; -0.748 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.108     ; 1.641      ;
; -0.748 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.108     ; 1.641      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[7]'                                                                                             ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.579 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.663      ; 5.004      ;
; -0.181 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.663      ; 5.106      ;
; -0.171 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.653      ; 4.586      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.586      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.586      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.586      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.586      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.651      ; 4.575      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.586      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.650      ; 4.574      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.586      ;
; -0.162 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.586      ;
; -0.161 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.662      ; 4.585      ;
; 0.255  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.653      ; 4.660      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.651      ; 4.648      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.650      ; 4.647      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
; 0.265  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.662      ; 4.659      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.099 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.838      ; 4.430      ;
; 0.100 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.825      ; 4.418      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.837      ; 4.431      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.837      ; 4.431      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.837      ; 4.431      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.837      ; 4.431      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.826      ; 4.420      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.837      ; 4.431      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.837      ; 4.431      ;
; 0.101 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.837      ; 4.431      ;
; 0.111 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.828      ; 4.432      ;
; 0.528 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.839      ; 4.860      ;
; 0.532 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.838      ; 4.363      ;
; 0.533 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.837      ; 4.363      ;
; 0.533 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.837      ; 4.363      ;
; 0.533 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.837      ; 4.363      ;
; 0.533 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.837      ; 4.363      ;
; 0.533 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.837      ; 4.363      ;
; 0.533 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.837      ; 4.363      ;
; 0.533 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.837      ; 4.363      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.826      ; 4.353      ;
; 0.534 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.825      ; 4.352      ;
; 0.543 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.828      ; 4.364      ;
; 0.933 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.839      ; 4.765      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[0]'                                                                                   ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.834      ; 4.841      ;
; 0.514 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.840      ; 4.847      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.841      ; 4.848      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.841      ; 4.848      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.834      ; 4.841      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.839      ; 4.846      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.841      ; 4.848      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.839      ; 4.846      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.843      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.834      ; 4.841      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.834      ; 4.841      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.834      ; 4.841      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.835      ; 4.842      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.839      ; 4.846      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.843      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.835      ; 4.842      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.843      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.843      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.834      ; 4.841      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.835      ; 4.842      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.843      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.839      ; 4.846      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.843      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.839      ; 4.846      ;
; 0.514 ; LCMP_RESET ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.836      ; 4.843      ;
; 0.515 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.840      ; 4.848      ;
; 0.515 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.840      ; 4.848      ;
; 0.530 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.530 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.530 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.530 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.530 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.530 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.530 ; LCMP_RESET ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.530 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.838      ; 4.861      ;
; 0.531 ; LCMP_RESET ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.825      ; 4.849      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.834      ; 5.002      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.834      ; 5.002      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.836      ; 5.004      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.834      ; 5.002      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.834      ; 5.002      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.834      ; 5.002      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.835      ; 5.003      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.836      ; 5.004      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.835      ; 5.003      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.836      ; 5.004      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.836      ; 5.004      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.834      ; 5.002      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.835      ; 5.003      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.836      ; 5.004      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.836      ; 5.004      ;
; 1.175 ; LCMP_RESET ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.836      ; 5.004      ;
; 1.176 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.840      ; 5.009      ;
; 1.176 ; LCMP_RESET ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.839      ; 5.008      ;
; 1.176 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.839      ; 5.008      ;
; 1.176 ; LCMP_RESET ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.839      ; 5.008      ;
; 1.176 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.839      ; 5.008      ;
; 1.176 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.839      ; 5.008      ;
; 1.177 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.840      ; 5.010      ;
; 1.177 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.840      ; 5.010      ;
; 1.177 ; LCMP_RESET ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.841      ; 5.011      ;
; 1.177 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.841      ; 5.011      ;
; 1.177 ; LCMP_RESET ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.841      ; 5.011      ;
; 1.186 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.017      ;
; 1.186 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.017      ;
; 1.186 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.017      ;
; 1.186 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.017      ;
; 1.186 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.017      ;
; 1.186 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.017      ;
; 1.187 ; LCMP_RESET ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.018      ;
; 1.187 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.838      ; 5.018      ;
; 1.188 ; LCMP_RESET ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.825      ; 5.006      ;
; 1.717 ; LCM[1]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 2.903      ; 4.852      ;
; 1.717 ; LCM[1]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.909      ; 4.858      ;
; 1.717 ; LCM[1]     ; LCM_com_data[2][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.910      ; 4.859      ;
; 1.717 ; LCM[1]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.910      ; 4.859      ;
; 1.717 ; LCM[1]     ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 0.000        ; 2.903      ; 4.852      ;
; 1.717 ; LCM[1]     ; LCM_com_data[12][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.908      ; 4.857      ;
; 1.717 ; LCM[1]     ; LCM_com_data[12][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.910      ; 4.859      ;
; 1.717 ; LCM[1]     ; LCM_com_data[19][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.908      ; 4.857      ;
; 1.717 ; LCM[1]     ; LCM_com_data[7][1]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.905      ; 4.854      ;
; 1.717 ; LCM[1]     ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.903      ; 4.852      ;
; 1.717 ; LCM[1]     ; LCM_com_data[14][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.903      ; 4.852      ;
; 1.717 ; LCM[1]     ; LCM_com_data[10][5]           ; FD[17]       ; FD[0]       ; 0.000        ; 2.903      ; 4.852      ;
; 1.717 ; LCM[1]     ; LCM_com_data[13][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.904      ; 4.853      ;
; 1.717 ; LCM[1]     ; LCM_com_data[15][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.908      ; 4.857      ;
; 1.717 ; LCM[1]     ; LCM_com_data[18][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.905      ; 4.854      ;
; 1.717 ; LCM[1]     ; LCM_com_data[16][2]           ; FD[17]       ; FD[0]       ; 0.000        ; 2.904      ; 4.853      ;
; 1.717 ; LCM[1]     ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.905      ; 4.854      ;
; 1.717 ; LCM[1]     ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.905      ; 4.854      ;
; 1.717 ; LCM[1]     ; LCM_com_data[15][0]           ; FD[17]       ; FD[0]       ; 0.000        ; 2.903      ; 4.852      ;
; 1.717 ; LCM[1]     ; LCM_com_data[11][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.904      ; 4.853      ;
; 1.717 ; LCM[1]     ; LCM_com_data[8][6]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.905      ; 4.854      ;
; 1.717 ; LCM[1]     ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.908      ; 4.857      ;
; 1.717 ; LCM[1]     ; LCM_com_data[18][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.905      ; 4.854      ;
; 1.717 ; LCM[1]     ; LCM_com_data[18][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.908      ; 4.857      ;
; 1.717 ; LCM[1]     ; LCM_com_data[15][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.905      ; 4.854      ;
; 1.718 ; LCM[1]     ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.909      ; 4.859      ;
; 1.718 ; LCM[1]     ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.909      ; 4.859      ;
; 1.733 ; LCM[1]     ; LCMPok                        ; FD[17]       ; FD[0]       ; 0.000        ; 2.907      ; 4.872      ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[4]'                                                                                          ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.987 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 1.486      ;
; 0.987 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 1.486      ;
; 0.987 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.267      ; 1.486      ;
; 1.545 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.240      ; 2.017      ;
; 1.545 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.240      ; 2.017      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[0]                        ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[4]                        ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCMPok                        ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_RESET                     ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]            ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][5]           ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][3]~_emulated  ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]            ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LN~_emulated                  ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]                        ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[2]                        ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[5]                        ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[6]                        ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[7]                        ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][0]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][1]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]           ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated  ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][6]~_emulated  ;
; 0.198  ; 0.418        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; RS                            ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[2]                        ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[5]                        ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[6]                        ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; DBi[7]                        ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCMPok                        ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_RESET                     ;
; 0.392  ; 0.580        ; 0.188          ; Low Pulse Width  ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.145  ; 0.365        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|inclk[0]            ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|outclk              ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[0]|clk                       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[1]|clk                       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[2]|clk                       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[3]|clk                       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[4]|clk                       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[0]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[10]|clk            ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[11]|clk            ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[1]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[2]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[3]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[4]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[5]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[6]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[7]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[8]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[9]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[0]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[10]|clk            ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[11]|clk            ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[1]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[2]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[3]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[4]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[5]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[6]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[7]|clk             ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[8]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.115  ; 0.335        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.472  ; 0.660        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.177  ; 0.397        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.178  ; 0.398        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.412  ; 0.600        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.413  ; 0.601        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.185 ; 0.185        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.189 ; 0.189        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.219 ; 0.219        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]                   ;
; 0.223 ; 0.223        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.223 ; 0.223        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]                   ;
; 0.223 ; 0.223        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.227 ; 0.227        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]                   ;
; 0.231 ; 0.231        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][2]|datac             ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.232 ; 0.232        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.235 ; 0.235        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datac             ;
; 0.235 ; 0.235        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][1]|datac             ;
; 0.235 ; 0.235        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.238 ; 0.238        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.238 ; 0.238        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.239 ; 0.239        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac             ;
; 0.242 ; 0.242        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][3]|datac             ;
; 0.242 ; 0.242        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.242 ; 0.242        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.248 ; 0.248        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|inclk[0] ;
; 0.248 ; 0.248        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|outclk   ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[2][3]~latch               ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch              ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[2][3]~latch|datad         ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][0]~latch|datad        ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|datad                         ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.324 ; 0.324        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.324 ; 0.324        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|combout         ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|datad           ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|datad           ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|combout         ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.681 ; 0.681        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.691 ; 0.691        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[14][0]~latch|datad        ;
; 0.691 ; 0.691        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datad                         ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[2][3]~latch|datad         ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.693 ; 0.693        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.693 ; 0.693        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.704 ; 0.704        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.728 ; 0.728        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch              ;
; 0.728 ; 0.728        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.729 ; 0.729        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[2][3]~latch               ;
; 0.729 ; 0.729        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.730 ; 0.730        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.743 ; 0.743        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|inclk[0] ;
; 0.743 ; 0.743        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|outclk   ;
; 0.749 ; 0.749        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][3]|datac             ;
; 0.749 ; 0.749        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.749 ; 0.749        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.752 ; 0.752        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.752 ; 0.752        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac             ;
; 0.753 ; 0.753        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.755 ; 0.755        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datac             ;
; 0.755 ; 0.755        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.756 ; 0.756        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][1]|datac             ;
; 0.757 ; 0.757        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.757 ; 0.757        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.759 ; 0.759        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][2]|datac             ;
; 0.759 ; 0.759        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.760 ; 0.760        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.761 ; 0.761        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]                   ;
; 0.763 ; 0.763        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.763 ; 0.763        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.764 ; 0.764        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.765 ; 0.765        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.767 ; 0.767        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.767 ; 0.767        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.767 ; 0.767        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.768 ; 0.768        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]                   ;
; 0.771 ; 0.771        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]                   ;
; 0.800 ; 0.800        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.804 ; 0.804        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'                                                                   ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.253 ; 2.493 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 4.005 ; 4.054 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.980 ; 2.255 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.980 ; 2.255 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.734 ; -1.981 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.916 ; -1.142 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -1.365 ; -1.624 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -1.365 ; -1.624 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 11.149 ; 10.678 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.645 ; 10.355 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 10.165 ; 9.841  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 10.600 ; 10.270 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 11.149 ; 10.678 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 9.192  ; 9.010  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.681 ; 10.636 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.854  ; 9.012  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 12.257 ; 11.867 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 9.763  ; 9.482  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 9.815  ; 9.579  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 10.101 ; 9.886  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 12.257 ; 11.867 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.375  ; 8.166  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.815  ; 8.572  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 9.267  ; 9.110  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 10.613 ; 10.220 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 10.352 ; 10.078 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 10.279 ; 10.055 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 10.355 ; 10.140 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 10.613 ; 10.220 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 9.221  ; 8.932  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 7.565  ; 7.304  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.630  ; 6.399  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.384  ; 7.179  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 7.565  ; 7.304  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 5.461  ; 5.080  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 6.285  ; 5.993  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 9.847  ; 9.533  ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.223 ; 9.929  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 9.847  ; 9.533  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 10.202 ; 9.860  ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 10.709 ; 10.239 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.880  ; 8.676  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.401 ; 10.360 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.585  ; 8.740  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 7.555  ; 7.555  ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 7.555  ; 7.555  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 7.555  ; 7.555  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 7.555  ; 7.555  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 7.555  ; 7.555  ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.129  ; 7.926  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.525  ; 8.253  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.985  ; 8.832  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 5.329  ; 4.991  ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.544  ; 6.277  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.353  ; 7.064  ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 7.395  ; 7.230  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 5.329  ; 4.991  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 6.271  ; 5.994  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 5.323  ; 4.952  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.464  ; 6.238  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.162  ; 6.932  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 7.304  ; 7.069  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 5.323  ; 4.952  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 6.134  ; 5.849  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 147.93 MHz ; 147.93 MHz      ; FD[17]     ;                                                               ;
; 188.47 MHz ; 188.47 MHz      ; FD[0]      ;                                                               ;
; 233.7 MHz  ; 233.7 MHz       ; FD[4]      ;                                                               ;
; 259.07 MHz ; 259.07 MHz      ; FD[7]      ;                                                               ;
; 370.51 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -44.991 ; -508.623      ;
; FD[0]      ; -7.208  ; -306.609      ;
; FD[17]     ; -5.760  ; -46.428       ;
; FD[7]      ; -3.314  ; -37.439       ;
; FD[4]      ; -3.279  ; -100.570      ;
; gckP31     ; -1.699  ; -19.703       ;
; LCM_RESET  ; -0.575  ; -2.837        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -1.476 ; -13.884       ;
; LCMP_RESET ; -0.562 ; -2.210        ;
; FD[0]      ; -0.285 ; -1.125        ;
; LCM_RESET  ; 0.128  ; 0.000         ;
; FD[17]     ; 0.368  ; 0.000         ;
; FD[4]      ; 0.383  ; 0.000         ;
; FD[7]      ; 0.383  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -5.616 ; -201.854             ;
; FD[4] ; -1.171 ; -4.079               ;
; FD[7] ; -0.308 ; -0.308               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; FD[7] ; 0.080 ; 0.000                ;
; FD[0] ; 0.388 ; 0.000                ;
; FD[4] ; 0.905 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -29.766                    ;
; FD[0]      ; -1.487 ; -66.915                    ;
; FD[4]      ; -1.487 ; -52.045                    ;
; FD[7]      ; -1.487 ; -32.714                    ;
; FD[17]     ; -1.487 ; -22.305                    ;
; LCMP_RESET ; 0.066  ; 0.000                      ;
; LCM_RESET  ; 0.248  ; 0.000                      ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -44.991 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.523     ;
; -44.760 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.292     ;
; -44.616 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 46.126     ;
; -44.599 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 46.113     ;
; -44.596 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.128     ;
; -44.591 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 46.125     ;
; -44.541 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.073     ;
; -44.533 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.065     ;
; -44.528 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.060     ;
; -44.488 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.020     ;
; -44.479 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 46.011     ;
; -44.385 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 45.895     ;
; -44.368 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 45.882     ;
; -44.360 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 45.894     ;
; -44.228 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.721     ;
; -44.221 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 45.731     ;
; -44.204 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 45.718     ;
; -44.196 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 45.730     ;
; -44.166 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 45.676     ;
; -44.158 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 45.668     ;
; -44.153 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 45.663     ;
; -44.149 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 45.663     ;
; -44.144 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.649     ;
; -44.141 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 45.675     ;
; -44.141 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 45.655     ;
; -44.136 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 45.650     ;
; -44.133 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 45.667     ;
; -44.128 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 45.662     ;
; -44.113 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 45.623     ;
; -44.104 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 45.614     ;
; -44.096 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 45.610     ;
; -44.088 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 45.622     ;
; -44.087 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 45.601     ;
; -44.079 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 45.613     ;
; -44.065 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.589     ;
; -43.997 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.490     ;
; -43.913 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.418     ;
; -43.834 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.358     ;
; -43.833 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.326     ;
; -43.778 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.271     ;
; -43.770 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.263     ;
; -43.765 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.258     ;
; -43.749 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.254     ;
; -43.725 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.218     ;
; -43.716 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 45.209     ;
; -43.694 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.199     ;
; -43.686 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.191     ;
; -43.681 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.186     ;
; -43.670 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.194     ;
; -43.641 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.146     ;
; -43.632 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 45.137     ;
; -43.615 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.139     ;
; -43.607 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.131     ;
; -43.602 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.126     ;
; -43.562 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.086     ;
; -43.553 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 45.077     ;
; -43.390 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.902     ;
; -43.159 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.671     ;
; -42.995 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.507     ;
; -42.940 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.452     ;
; -42.932 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.444     ;
; -42.927 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.439     ;
; -42.908 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.714     ;
; -42.887 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.399     ;
; -42.878 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.564      ; 44.390     ;
; -42.803 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 44.335     ;
; -42.747 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 44.279     ;
; -42.677 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.483     ;
; -42.666 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 44.198     ;
; -42.513 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.319     ;
; -42.458 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.264     ;
; -42.450 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.256     ;
; -42.445 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.251     ;
; -42.428 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 43.938     ;
; -42.411 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 43.925     ;
; -42.405 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.211     ;
; -42.403 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 43.937     ;
; -42.396 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.553      ; 44.202     ;
; -42.392 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.578      ; 43.924     ;
; -42.372 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 43.882     ;
; -42.355 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 43.869     ;
; -42.347 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 43.881     ;
; -42.291 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 43.801     ;
; -42.274 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 43.788     ;
; -42.266 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 43.800     ;
; -42.040 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 43.533     ;
; -42.017 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.555      ; 43.527     ;
; -42.000 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.571      ; 43.514     ;
; -41.992 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.579      ; 43.526     ;
; -41.984 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 43.477     ;
; -41.956 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 43.461     ;
; -41.903 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 43.396     ;
; -41.900 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 43.405     ;
; -41.877 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 43.401     ;
; -41.821 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 43.345     ;
; -41.819 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 43.324     ;
; -41.740 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 43.264     ;
; -41.629 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.416      ; 43.122     ;
; -41.545 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.562      ; 43.050     ;
; -41.466 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.581      ; 42.990     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[0]'                                                                                                     ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.208 ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.550      ;
; -7.203 ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.545      ;
; -7.179 ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 7.524      ;
; -7.177 ; LCMx[1]                  ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.672     ; 7.507      ;
; -7.125 ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.673     ; 7.454      ;
; -7.072 ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.414      ;
; -7.064 ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 7.403      ;
; -7.049 ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.673     ; 7.378      ;
; -7.048 ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.659     ; 7.391      ;
; -7.048 ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.658     ; 7.392      ;
; -7.048 ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.658     ; 7.392      ;
; -7.037 ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.379      ;
; -7.011 ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.351      ;
; -7.011 ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.351      ;
; -7.011 ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.351      ;
; -6.976 ; LCMx[1]                  ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 7.315      ;
; -6.976 ; LCMx[1]                  ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 7.315      ;
; -6.976 ; LCMx[1]                  ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 7.315      ;
; -6.970 ; LCMx[1]                  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.312      ;
; -6.968 ; LCMx[1]                  ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 7.313      ;
; -6.968 ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 7.313      ;
; -6.968 ; LCMx[1]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 7.313      ;
; -6.945 ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 7.110      ;
; -6.940 ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 7.105      ;
; -6.939 ; LCMx[1]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.281      ;
; -6.939 ; LCMx[1]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.281      ;
; -6.937 ; LCMx[1]                  ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.279      ;
; -6.937 ; LCMx[1]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.279      ;
; -6.937 ; LCMx[1]                  ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.279      ;
; -6.937 ; LCMx[1]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.279      ;
; -6.937 ; LCMx[1]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 7.279      ;
; -6.916 ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 7.084      ;
; -6.914 ; LCMx[0]                  ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.849     ; 7.067      ;
; -6.913 ; LCMx[1]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 7.251      ;
; -6.913 ; LCMx[1]                  ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 7.251      ;
; -6.913 ; LCMx[1]                  ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 7.251      ;
; -6.884 ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 7.222      ;
; -6.884 ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 7.222      ;
; -6.884 ; LCMx[1]                  ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 7.222      ;
; -6.862 ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 7.014      ;
; -6.851 ; LCMx[1]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.191      ;
; -6.851 ; LCMx[1]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.191      ;
; -6.851 ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.191      ;
; -6.851 ; LCMx[1]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.191      ;
; -6.851 ; LCMx[1]                  ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.191      ;
; -6.851 ; LCMx[1]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.191      ;
; -6.851 ; LCMx[1]                  ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 7.191      ;
; -6.809 ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.974      ;
; -6.801 ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.840     ; 6.963      ;
; -6.786 ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 6.938      ;
; -6.785 ; LCMx[0]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.836     ; 6.951      ;
; -6.785 ; LCMx[0]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.835     ; 6.952      ;
; -6.785 ; LCMx[0]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.835     ; 6.952      ;
; -6.774 ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.939      ;
; -6.748 ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.911      ;
; -6.748 ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.911      ;
; -6.748 ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.911      ;
; -6.713 ; LCMx[0]                  ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.840     ; 6.875      ;
; -6.713 ; LCMx[0]                  ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.840     ; 6.875      ;
; -6.713 ; LCMx[0]                  ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.840     ; 6.875      ;
; -6.707 ; LCMx[0]                  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.872      ;
; -6.705 ; LCMx[0]                  ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 6.873      ;
; -6.705 ; LCMx[0]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 6.873      ;
; -6.705 ; LCMx[0]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 6.873      ;
; -6.676 ; LCMx[0]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.841      ;
; -6.676 ; LCMx[0]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.841      ;
; -6.674 ; LCMx[0]                  ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.839      ;
; -6.674 ; LCMx[0]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.839      ;
; -6.674 ; LCMx[0]                  ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.839      ;
; -6.674 ; LCMx[0]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.839      ;
; -6.674 ; LCMx[0]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.839      ;
; -6.650 ; LCMx[0]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 6.811      ;
; -6.650 ; LCMx[0]                  ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 6.811      ;
; -6.650 ; LCMx[0]                  ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 6.811      ;
; -6.621 ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 6.782      ;
; -6.621 ; LCMx[0]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 6.782      ;
; -6.621 ; LCMx[0]                  ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 6.782      ;
; -6.588 ; LCMx[0]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.751      ;
; -6.588 ; LCMx[0]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.751      ;
; -6.588 ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.751      ;
; -6.588 ; LCMx[0]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.751      ;
; -6.588 ; LCMx[0]                  ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.751      ;
; -6.588 ; LCMx[0]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.751      ;
; -6.588 ; LCMx[0]                  ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 6.751      ;
; -6.429 ; LCMx[1]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 6.771      ;
; -6.374 ; LCMx[1]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 6.716      ;
; -6.166 ; LCMx[0]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.331      ;
; -6.111 ; LCMx[0]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 6.276      ;
; -6.039 ; LCM_com_data[2][3]~latch ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.672     ; 6.369      ;
; -6.037 ; LCM_com_data[2][3]~latch ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 6.379      ;
; -6.032 ; LCM_com_data[2][3]~latch ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 6.374      ;
; -5.901 ; LCM_com_data[2][3]~latch ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 6.243      ;
; -5.893 ; LCM_com_data[2][3]~latch ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 6.232      ;
; -5.878 ; LCM_com_data[2][3]~latch ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.673     ; 6.207      ;
; -5.878 ; LCM_com_data[2][3]~latch ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.673     ; 6.207      ;
; -5.877 ; LCM_com_data[2][3]~latch ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.659     ; 6.220      ;
; -5.877 ; LCM_com_data[2][3]~latch ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.658     ; 6.221      ;
; -5.877 ; LCM_com_data[2][3]~latch ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.658     ; 6.221      ;
; -5.853 ; LCM_com_data[2][3]~latch ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 6.198      ;
; -5.840 ; LCM_com_data[2][3]~latch ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 6.180      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.760 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.800      ;
; -5.760 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.800      ;
; -5.594 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.634      ;
; -5.594 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.634      ;
; -5.586 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.626      ;
; -5.586 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.626      ;
; -5.569 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.024     ; 3.547      ;
; -5.569 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.024     ; 3.547      ;
; -5.524 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.024     ; 3.502      ;
; -5.524 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.024     ; 3.502      ;
; -5.502 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.542      ;
; -5.502 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.542      ;
; -5.458 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.498      ;
; -5.458 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.498      ;
; -5.449 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.489      ;
; -5.449 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.489      ;
; -5.448 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.488      ;
; -5.448 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.488      ;
; -5.250 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.290      ;
; -5.250 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.290      ;
; -5.164 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.204      ;
; -5.164 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.204      ;
; -5.066 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.955     ; 3.113      ;
; -5.066 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.955     ; 3.113      ;
; -5.061 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.101      ;
; -5.061 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 3.101      ;
; -4.925 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 2.965      ;
; -4.925 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -2.962     ; 2.965      ;
; -4.627 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.697     ; 2.932      ;
; -4.627 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.697     ; 2.932      ;
; -3.399 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 4.308      ;
; -3.307 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 4.216      ;
; -3.305 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 4.214      ;
; -3.254 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 4.163      ;
; -3.097 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 4.006      ;
; -2.969 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 3.878      ;
; -2.959 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 3.868      ;
; -2.908 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 3.817      ;
; -2.785 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 3.694      ;
; -2.772 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 3.681      ;
; -2.647 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.093     ; 3.556      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.631 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.234     ; 3.399      ;
; -2.568 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.080     ; 3.490      ;
; -2.535 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 1.000        ; 0.085      ; 3.622      ;
; -2.460 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 1.000        ; -0.236     ; 3.226      ;
; -2.271 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.271 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 3.195      ;
; -2.261 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.261 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.093      ; 3.356      ;
; -2.183 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 1.000        ; 0.091      ; 3.276      ;
; -1.433 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.363      ;
; -1.428 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.358      ;
; -1.417 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.347      ;
; -1.342 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.274      ;
; -1.325 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.255      ;
; -1.272 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.202      ;
; -1.259 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.191      ;
; -1.258 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.190      ;
; -1.254 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.184      ;
; -1.225 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.155      ;
; -1.223 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.155      ;
; -1.216 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.148      ;
; -1.213 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.145      ;
; -1.177 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.109      ;
; -1.134 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.066      ;
; -1.134 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.066      ;
; -1.133 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.065      ;
; -1.132 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.064      ;
; -1.116 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.072     ; 2.046      ;
; -1.097 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.029      ;
; -1.090 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.022      ;
; -1.089 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.070     ; 2.021      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.314 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 4.166      ;
; -3.260 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.149     ; 4.113      ;
; -3.208 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 4.060      ;
; -3.184 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.155     ; 4.031      ;
; -3.175 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 4.027      ;
; -3.154 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.149     ; 4.007      ;
; -3.126 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.151     ; 3.977      ;
; -3.096 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 3.948      ;
; -3.078 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.155     ; 3.925      ;
; -3.020 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.151     ; 3.871      ;
; -2.998 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.152     ; 3.848      ;
; -2.990 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 3.842      ;
; -2.892 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.152     ; 3.742      ;
; -2.860 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.802      ;
; -2.857 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.799      ;
; -2.794 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.138     ; 3.658      ;
; -2.688 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.138     ; 3.552      ;
; -2.677 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.619      ;
; -2.574 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.138     ; 3.438      ;
; -2.550 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.492      ;
; -2.533 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.475      ;
; -2.522 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.464      ;
; -2.519 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.461      ;
; -2.468 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.138     ; 3.332      ;
; -2.462 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.404      ;
; -2.459 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.401      ;
; -2.444 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.386      ;
; -2.427 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.369      ;
; -2.362 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.304      ;
; -2.227 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.169      ;
; -2.187 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 3.118      ;
; -2.173 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.115      ;
; -2.164 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.106      ;
; -2.080 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 3.022      ;
; -1.907 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 2.849      ;
; -1.889 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.811      ;
; -1.850 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 2.792      ;
; -1.792 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.714      ;
; -1.788 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.150     ; 2.640      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.772 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.693      ;
; -1.756 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.687      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.746 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.667      ;
; -1.730 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.661      ;
; -1.615 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.537      ;
; -1.588 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 2.530      ;
; -1.577 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.509      ;
; -1.566 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.488      ;
; -1.560 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.492      ;
; -1.549 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 2.469      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.527 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.448      ;
; -1.511 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.442      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.478 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.399      ;
; -1.462 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.393      ;
; -1.452 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 2.372      ;
; -1.367 ; LCM_4bit_driver:LCMset|RWS        ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.060     ; 2.309      ;
; -1.362 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.294      ;
; -1.350 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.282      ;
; -1.292 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.223      ;
; -1.292 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.223      ;
; -1.275 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 2.195      ;
; -1.247 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.179      ;
; -1.236 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.168      ;
; -1.226 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.082     ; 2.146      ;
; -1.211 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.143      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[4]'                                                                                                              ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.279 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.174      ;
; -3.279 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.174      ;
; -3.037 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.932      ;
; -3.037 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.932      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -3.026 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.921      ;
; -2.981 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.877      ;
; -2.981 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.877      ;
; -2.981 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.877      ;
; -2.981 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.877      ;
; -2.947 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.842      ;
; -2.947 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.842      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.877 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.808      ;
; -2.870 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.765      ;
; -2.870 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.765      ;
; -2.854 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 3.788      ;
; -2.825 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.720      ;
; -2.825 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.720      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.793 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.688      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.758 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.689      ;
; -2.748 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.644      ;
; -2.748 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.644      ;
; -2.748 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.644      ;
; -2.748 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.644      ;
; -2.741 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.110     ; 3.633      ;
; -2.741 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.110     ; 3.633      ;
; -2.728 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.623      ;
; -2.728 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.623      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.690 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.585      ;
; -2.645 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.575      ;
; -2.645 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.575      ;
; -2.645 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.575      ;
; -2.645 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.575      ;
; -2.645 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 3.575      ;
; -2.645 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.541      ;
; -2.645 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.541      ;
; -2.645 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.541      ;
; -2.645 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.541      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.622 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.517      ;
; -2.616 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.547      ;
; -2.577 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.473      ;
; -2.577 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.473      ;
; -2.577 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.473      ;
; -2.577 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 3.473      ;
; -2.545 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.476      ;
; -2.545 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.476      ;
; -2.545 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.476      ;
; -2.545 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.476      ;
; -2.545 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.476      ;
; -2.545 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.476      ;
; -2.545 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.071     ; 3.476      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.699 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.630      ;
; -1.620 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.551      ;
; -1.609 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.540      ;
; -1.573 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.504      ;
; -1.534 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.465      ;
; -1.494 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.425      ;
; -1.494 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.425      ;
; -1.483 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.414      ;
; -1.483 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.414      ;
; -1.447 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.378      ;
; -1.442 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.373      ;
; -1.408 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.339      ;
; -1.368 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.299      ;
; -1.368 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.299      ;
; -1.367 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.298      ;
; -1.357 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.288      ;
; -1.357 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.288      ;
; -1.356 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.287      ;
; -1.321 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.252      ;
; -1.316 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.247      ;
; -1.316 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.247      ;
; -1.282 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.213      ;
; -1.277 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.208      ;
; -1.242 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.173      ;
; -1.242 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.173      ;
; -1.241 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.172      ;
; -1.231 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.162      ;
; -1.231 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.162      ;
; -1.230 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.161      ;
; -1.195 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.126      ;
; -1.193 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.124      ;
; -1.190 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.121      ;
; -1.190 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.121      ;
; -1.156 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.087      ;
; -1.151 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.082      ;
; -1.151 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.082      ;
; -1.116 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.047      ;
; -1.116 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.047      ;
; -1.115 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.046      ;
; -1.114 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.045      ;
; -1.105 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.036      ;
; -1.105 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.036      ;
; -1.104 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.035      ;
; -1.102 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.033      ;
; -1.069 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.000      ;
; -1.067 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.998      ;
; -1.065 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.996      ;
; -1.064 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.995      ;
; -1.064 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.995      ;
; -1.030 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.961      ;
; -1.028 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.959      ;
; -1.025 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.956      ;
; -1.025 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.956      ;
; -0.990 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.990 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.989 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.920      ;
; -0.989 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.920      ;
; -0.988 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.919      ;
; -0.979 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.910      ;
; -0.978 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.909      ;
; -0.978 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.909      ;
; -0.976 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.907      ;
; -0.948 ; FD[15]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.879      ;
; -0.943 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.874      ;
; -0.941 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.941 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.939 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.870      ;
; -0.938 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.869      ;
; -0.938 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.869      ;
; -0.909 ; FD[15]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.840      ;
; -0.904 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.835      ;
; -0.902 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.833      ;
; -0.900 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.831      ;
; -0.899 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.830      ;
; -0.899 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.830      ;
; -0.865 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.796      ;
; -0.864 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.864 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.863 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.794      ;
; -0.863 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.794      ;
; -0.862 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.793      ;
; -0.853 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.853 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.853 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.852 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.783      ;
; -0.852 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.783      ;
; -0.850 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.781      ;
; -0.818 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.749      ;
; -0.817 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.748      ;
; -0.815 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.746      ;
; -0.815 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.746      ;
; -0.813 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.744      ;
; -0.812 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.743      ;
; -0.812 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.743      ;
; -0.778 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.709      ;
; -0.776 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.707      ;
; -0.776 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.707      ;
; -0.774 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.705      ;
; -0.773 ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.704      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.575 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.206      ; 0.738      ;
; -0.575 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.205      ; 0.736      ;
; -0.574 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.205      ; 0.728      ;
; -0.560 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.233      ; 0.735      ;
; -0.553 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.229      ; 0.726      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.476 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 1.825      ;
; -1.197 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 1.604      ;
; -1.180 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.121      ;
; -1.165 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.136      ;
; -1.106 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.195      ;
; -1.058 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.243      ;
; -1.043 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.258      ;
; -1.021 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.280      ;
; -0.936 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.365      ;
; -0.921 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.380      ;
; -0.893 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 1.908      ;
; -0.826 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 1.975      ;
; -0.814 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.487      ;
; -0.799 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.502      ;
; -0.792 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.009      ;
; -0.787 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.514      ;
; -0.786 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.015      ;
; -0.772 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.529      ;
; -0.771 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.030      ;
; -0.699 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.602      ;
; -0.692 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.609      ;
; -0.677 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.624      ;
; -0.665 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.636      ;
; -0.664 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.137      ;
; -0.650 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.651      ;
; -0.649 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.152      ;
; -0.592 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.709      ;
; -0.577 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.724      ;
; -0.570 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.731      ;
; -0.555 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.746      ;
; -0.543 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.758      ;
; -0.542 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.259      ;
; -0.528 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.773      ;
; -0.527 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.274      ;
; -0.522 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.279      ;
; -0.470 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.831      ;
; -0.455 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.846      ;
; -0.448 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.853      ;
; -0.433 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.868      ;
; -0.432 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.369      ;
; -0.421 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.880      ;
; -0.420 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.381      ;
; -0.417 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.384      ;
; -0.415 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.386      ;
; -0.406 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 2.895      ;
; -0.405 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.396      ;
; -0.400 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.401      ;
; -0.348 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.953      ;
; -0.333 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 2.968      ;
; -0.326 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.975      ;
; -0.311 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 2.990      ;
; -0.310 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.491      ;
; -0.299 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 3.002      ;
; -0.298 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.503      ;
; -0.295 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 2.836      ; 3.006      ;
; -0.295 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.506      ;
; -0.293 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.508      ;
; -0.284 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 2.836      ; 3.017      ;
; -0.283 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.518      ;
; -0.278 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.523      ;
; -0.226 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 3.075      ;
; -0.211 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 3.090      ;
; -0.188 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.613      ;
; -0.176 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.625      ;
; -0.173 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.628      ;
; -0.171 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.630      ;
; -0.161 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.640      ;
; -0.156 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.645      ;
; -0.104 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 3.197      ;
; -0.089 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 3.212      ;
; -0.066 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.735      ;
; -0.054 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.747      ;
; -0.051 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.750      ;
; -0.049 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.752      ;
; -0.039 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.762      ;
; -0.034 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.767      ;
; 0.018  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 3.319      ;
; 0.033  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 2.836      ; 3.334      ;
; 0.056  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.857      ;
; 0.068  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 2.869      ;
; 0.071  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.872      ;
; 0.073  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 2.836      ; 2.874      ;
; 0.178  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.979      ;
; 0.193  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 2.994      ;
; 0.261  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 2.836      ; 3.062      ;
; 0.300  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 2.836      ; 3.101      ;
; 0.351  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 2.836      ; 3.652      ;
; 0.430  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 2.836      ; 3.231      ;
; 0.664  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.664  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.666  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.952      ;
; 0.667  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
; 0.667  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
; 0.668  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.954      ;
; 0.669  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.955      ;
; 0.670  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.956      ;
; 0.671  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.671  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.671  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.672  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.958      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.562 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.611      ; 4.069      ;
; -0.449 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.196      ; 2.767      ;
; -0.401 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.400      ; 3.019      ;
; -0.398 ; LCM[1]                            ; LCM_com_data[14][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.191      ; 2.813      ;
; -0.289 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.400      ; 3.131      ;
; -0.218 ; LCM[0]                            ; LCM_com_data[2][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.196      ; 2.998      ;
; -0.106 ; LCM[1]                            ; LCM_com_data[2][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.196      ; 3.110      ;
; -0.101 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.373      ; 3.292      ;
; -0.050 ; LCM[1]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.197      ; 3.167      ;
; -0.031 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.191      ; 3.180      ;
; 0.042  ; LCM[0]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.197      ; 3.259      ;
; 0.043  ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.191      ; 3.254      ;
; 3.073  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 5.057      ;
; 3.773  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 5.757      ;
; 4.082  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 6.066      ;
; 4.538  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 6.522      ;
; 5.016  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.811      ; 6.847      ;
; 5.021  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.810      ; 6.851      ;
; 5.164  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.810      ; 6.994      ;
; 5.195  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 7.197      ;
; 5.200  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.981      ; 7.201      ;
; 5.239  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.811      ; 7.070      ;
; 5.280  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.810      ; 7.110      ;
; 5.292  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.965      ; 7.277      ;
; 5.332  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.980      ; 7.332      ;
; 5.343  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.981      ; 7.344      ;
; 5.355  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.965      ; 7.340      ;
; 5.379  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.810      ; 7.209      ;
; 5.558  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.981      ; 7.559      ;
; 5.564  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.981      ; 7.565      ;
; 5.641  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.980      ; 7.641      ;
; 5.831  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 7.833      ;
; 5.929  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.980      ; 7.929      ;
; 6.034  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.003      ;
; 6.055  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.980      ; 8.055      ;
; 6.065  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.811      ; 7.896      ;
; 6.117  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 8.119      ;
; 6.203  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.963      ; 8.186      ;
; 6.257  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 8.241      ;
; 6.289  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.258      ;
; 6.299  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.963      ; 8.282      ;
; 6.321  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.290      ;
; 6.322  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.981      ; 8.323      ;
; 6.338  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 8.337      ;
; 6.385  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.354      ;
; 6.446  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.965      ; 8.431      ;
; 6.488  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 8.472      ;
; 6.511  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 8.495      ;
; 6.537  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.963      ; 8.520      ;
; 6.537  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.963      ; 8.520      ;
; 6.593  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 8.592      ;
; 6.599  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.981      ; 8.600      ;
; 6.677  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 8.676      ;
; 6.691  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 8.690      ;
; 6.748  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.948      ; 8.716      ;
; 6.841  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.948      ; 8.809      ;
; 6.863  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 8.865      ;
; 6.906  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.875      ;
; 6.961  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.930      ;
; 6.984  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.953      ;
; 6.988  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.949      ; 8.957      ;
; 7.072  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.978      ; 9.070      ;
; 7.086  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.948      ; 9.054      ;
; 7.090  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.948      ; 9.058      ;
; 7.126  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 9.125      ;
; 7.163  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.811      ; 8.994      ;
; 7.168  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.978      ; 9.166      ;
; 7.235  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.960      ; 9.215      ;
; 7.265  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 9.264      ;
; 7.275  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 9.277      ;
; 7.345  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 9.344      ;
; 7.357  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.979      ; 9.356      ;
; 7.382  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 9.366      ;
; 7.383  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 9.367      ;
; 7.410  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.978      ; 9.408      ;
; 7.415  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.982      ; 9.417      ;
; 7.423  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.811      ; 9.254      ;
; 7.444  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.978      ; 9.442      ;
; 7.481  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.981      ; 9.482      ;
; 7.487  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.960      ; 9.467      ;
; 7.487  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.960      ; 9.467      ;
; 7.501  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.972      ; 9.493      ;
; 7.542  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.973      ; 9.535      ;
; 7.545  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.956      ; 9.521      ;
; 7.547  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.972      ; 9.539      ;
; 7.550  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.955      ; 9.525      ;
; 7.597  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.972      ; 9.589      ;
; 7.693  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.955      ; 9.668      ;
; 7.773  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.956      ; 9.749      ;
; 7.793  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.973      ; 9.786      ;
; 7.795  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.965      ; 9.780      ;
; 7.795  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.955      ; 9.770      ;
; 7.809  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.959      ; 9.788      ;
; 7.810  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.973      ; 9.803      ;
; 7.814  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.960      ; 9.794      ;
; 7.823  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.964      ; 9.807      ;
; 7.824  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.959      ; 9.803      ;
; 7.834  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.972      ; 9.826      ;
; 7.908  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.955      ; 9.883      ;
; 7.916  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.965      ; 9.901      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[0]'                                                                                        ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.285 ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.552      ; 3.722      ;
; -0.205 ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.552      ; 3.802      ;
; -0.180 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.552      ; 3.827      ;
; -0.173 ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.552      ; 3.834      ;
; -0.165 ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.552      ; 3.842      ;
; -0.116 ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.552      ; 3.891      ;
; -0.001 ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.554      ; 4.008      ;
; 0.006  ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.555      ; 4.016      ;
; 0.006  ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.555      ; 4.016      ;
; 0.048  ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.551      ; 4.054      ;
; 0.071  ; LCMP_RESET ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.539      ; 4.065      ;
; 0.093  ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.100      ;
; 0.093  ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.552      ; 3.600      ;
; 0.107  ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.115      ;
; 0.110  ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.115      ;
; 0.110  ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.115      ;
; 0.110  ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.115      ;
; 0.110  ; LCM_RESET  ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.115      ;
; 0.110  ; LCM_RESET  ; LCM_com_data[8][6]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.115      ;
; 0.110  ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.115      ;
; 0.110  ; LCM_RESET  ; LCM_com_data[15][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.115      ;
; 0.118  ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.125      ;
; 0.121  ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.551      ; 4.127      ;
; 0.121  ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.551      ; 4.127      ;
; 0.121  ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.551      ; 4.127      ;
; 0.125  ; LCM_RESET  ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.548      ; 4.128      ;
; 0.125  ; LCM_RESET  ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.548      ; 4.128      ;
; 0.125  ; LCM_RESET  ; LCM_com_data[10][5]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.548      ; 4.128      ;
; 0.139  ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.539      ; 4.133      ;
; 0.139  ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.539      ; 4.133      ;
; 0.143  ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.556      ; 4.154      ;
; 0.145  ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.552      ; 3.652      ;
; 0.152  ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.157      ;
; 0.162  ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.552      ; 4.169      ;
; 0.165  ; LCM_RESET  ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.549      ; 4.169      ;
; 0.165  ; LCM_RESET  ; LCM_com_data[14][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.549      ; 4.169      ;
; 0.165  ; LCM_RESET  ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.549      ; 4.169      ;
; 0.190  ; LCM_RESET  ; LCM_com_data[12][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.198      ;
; 0.190  ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.198      ;
; 0.190  ; LCM_RESET  ; LCM_com_data[15][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.198      ;
; 0.190  ; LCM_RESET  ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.198      ;
; 0.190  ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.198      ;
; 0.192  ; LCM_RESET  ; LCM_com_data[2][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.200      ;
; 0.192  ; LCM_RESET  ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.553      ; 4.200      ;
; 0.216  ; LCMP_RESET ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.551      ; 4.222      ;
; 0.219  ; LCM_RESET  ; LCM_com_data[13][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.224      ;
; 0.219  ; LCM_RESET  ; LCM_com_data[16][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.224      ;
; 0.219  ; LCM_RESET  ; LCM_com_data[11][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.550      ; 4.224      ;
; 0.229  ; LCM_RESET  ; LCM_com_data[2][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.556      ; 4.240      ;
; 0.229  ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.556      ; 4.240      ;
; 0.229  ; LCM_RESET  ; LCM_com_data[12][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.556      ; 4.240      ;
; 0.232  ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.552      ; 3.739      ;
; 0.273  ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.552      ; 3.780      ;
; 0.335  ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.552      ; 3.842      ;
; 0.345  ; LCMP_RESET ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.350      ;
; 0.346  ; LCM_RESET  ; LCM_com_data[15][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.540      ; 4.341      ;
; 0.369  ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.555      ; 3.879      ;
; 0.369  ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.555      ; 3.879      ;
; 0.370  ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.554      ; 3.879      ;
; 0.384  ; LCMPok     ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_INI[4] ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_INI[1] ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.388  ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.552      ; 3.895      ;
; 0.393  ; LCMP_RESET ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.401      ;
; 0.394  ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.401      ;
; 0.421  ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.428      ;
; 0.422  ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.927      ;
; 0.422  ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.927      ;
; 0.422  ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.927      ;
; 0.422  ; LCM_RESET  ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.927      ;
; 0.422  ; LCM_RESET  ; LCM_com_data[8][6]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.927      ;
; 0.422  ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.927      ;
; 0.422  ; LCM_RESET  ; LCM_com_data[15][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.927      ;
; 0.425  ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 3.933      ;
; 0.429  ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.551      ; 3.935      ;
; 0.429  ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.551      ; 3.935      ;
; 0.429  ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.551      ; 3.935      ;
; 0.441  ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.556      ; 3.952      ;
; 0.454  ; LCM_RESET  ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.548      ; 3.957      ;
; 0.454  ; LCM_RESET  ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.548      ; 3.957      ;
; 0.454  ; LCM_RESET  ; LCM_com_data[10][5]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.548      ; 3.957      ;
; 0.460  ; LCMP_RESET ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.551      ; 4.466      ;
; 0.467  ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.539      ; 3.961      ;
; 0.467  ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.539      ; 3.961      ;
; 0.479  ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.550      ; 3.984      ;
; 0.481  ; LCM_RESET  ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.549      ; 3.985      ;
; 0.481  ; LCM_RESET  ; LCM_com_data[14][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.549      ; 3.985      ;
; 0.481  ; LCM_RESET  ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.549      ; 3.985      ;
; 0.482  ; LCMP_RESET ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.556      ; 4.493      ;
; 0.489  ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.552      ; 3.996      ;
; 0.498  ; LCMP_RESET ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.505      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[12][7]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 4.012      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 4.012      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[15][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 4.012      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 4.012      ;
; 0.504  ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 4.012      ;
; 0.506  ; LCM_RESET  ; LCM_com_data[2][0]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 4.014      ;
; 0.506  ; LCM_RESET  ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.553      ; 4.014      ;
; 0.533  ; LCM_RESET  ; LCM_com_data[2][3]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.556      ; 4.044      ;
; 0.533  ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.556      ; 4.044      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.128 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.547      ; 0.695      ;
; 0.136 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.551      ; 0.707      ;
; 0.153 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.524      ; 0.697      ;
; 0.164 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.524      ; 0.708      ;
; 0.165 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.524      ; 0.709      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[17]'                                                                                        ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.086      ; 0.669      ;
; 0.617 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.902      ;
; 0.678 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.963      ;
; 0.679 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.964      ;
; 0.689 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.974      ;
; 0.691 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.976      ;
; 0.694 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.979      ;
; 0.711 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.996      ;
; 0.767 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.106      ; 1.088      ;
; 0.845 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.130      ;
; 0.852 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.137      ;
; 0.853 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.138      ;
; 0.854 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.139      ;
; 1.000 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.285      ;
; 1.001 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.286      ;
; 1.009 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.294      ;
; 1.010 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.295      ;
; 1.011 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.296      ;
; 1.015 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.300      ;
; 1.015 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.300      ;
; 1.016 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.301      ;
; 1.024 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.309      ;
; 1.025 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.310      ;
; 1.104 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.389      ;
; 1.109 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.394      ;
; 1.122 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.407      ;
; 1.123 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.408      ;
; 1.131 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.416      ;
; 1.132 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.417      ;
; 1.133 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.418      ;
; 1.137 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.422      ;
; 1.137 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.422      ;
; 1.138 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.423      ;
; 1.142 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.427      ;
; 1.146 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.431      ;
; 1.147 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.432      ;
; 1.209 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.494      ;
; 1.217 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.502      ;
; 1.220 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.505      ;
; 1.226 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.511      ;
; 1.227 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.512      ;
; 1.229 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.514      ;
; 1.231 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.516      ;
; 1.234 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.519      ;
; 1.245 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.530      ;
; 1.253 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.538      ;
; 1.254 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.539      ;
; 1.255 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.540      ;
; 1.259 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.544      ;
; 1.260 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.545      ;
; 1.268 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.553      ;
; 1.269 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.554      ;
; 1.331 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.616      ;
; 1.337 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.621      ;
; 1.339 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.624      ;
; 1.348 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.633      ;
; 1.353 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.638      ;
; 1.356 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.641      ;
; 1.374 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.658      ;
; 1.375 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.660      ;
; 1.376 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.661      ;
; 1.377 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.662      ;
; 1.381 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.666      ;
; 1.390 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.675      ;
; 1.391 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.676      ;
; 1.461 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.746      ;
; 1.475 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.760      ;
; 1.477 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.761      ;
; 1.497 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.782      ;
; 1.498 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.782      ;
; 1.503 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.788      ;
; 1.512 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 1.797      ;
; 1.639 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.923      ;
; 1.659 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.943      ;
; 1.664 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.948      ;
; 1.696 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 1.980      ;
; 1.751 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 2.035      ;
; 1.789 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 2.073      ;
; 1.797 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.069      ; 2.081      ;
; 2.108 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 0.000        ; 0.425      ; 2.748      ;
; 2.247 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.247 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.093      ; 2.555      ;
; 2.282 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.112      ; 2.609      ;
; 2.433 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
; 2.433 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
; 2.433 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
; 2.433 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
; 2.433 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
; 2.433 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
; 2.433 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
; 2.433 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.426      ; 3.074      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.398 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.684      ;
; 0.450 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 0.737      ;
; 0.458 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.744      ;
; 0.473 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.759      ;
; 0.473 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.759      ;
; 0.474 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.760      ;
; 0.474 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.760      ;
; 0.475 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.761      ;
; 0.475 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.761      ;
; 0.600 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.886      ;
; 0.603 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.889      ;
; 0.606 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.892      ;
; 0.608 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.894      ;
; 0.690 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 0.977      ;
; 0.693 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 0.980      ;
; 0.709 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 0.996      ;
; 0.732 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.019      ;
; 0.733 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.019      ;
; 0.769 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.055      ;
; 1.010 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.297      ;
; 1.014 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.301      ;
; 1.027 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.314      ;
; 1.030 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.317      ;
; 1.031 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.318      ;
; 1.045 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.332      ;
; 1.062 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.349      ;
; 1.102 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.388      ;
; 1.117 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.397      ;
; 1.125 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.412      ;
; 1.134 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.414      ;
; 1.152 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.439      ;
; 1.153 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.440      ;
; 1.163 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.107      ; 1.485      ;
; 1.165 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.445      ;
; 1.167 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.454      ;
; 1.169 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.449      ;
; 1.178 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.458      ;
; 1.191 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.471      ;
; 1.313 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 1.602      ;
; 1.329 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.609      ;
; 1.353 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.640      ;
; 1.363 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.643      ;
; 1.368 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.648      ;
; 1.376 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.662      ;
; 1.376 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.656      ;
; 1.425 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.107      ; 1.747      ;
; 1.432 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.719      ;
; 1.498 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.785      ;
; 1.637 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.917      ;
; 1.639 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.926      ;
; 1.681 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.967      ;
; 1.681 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.967      ;
; 1.681 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.967      ;
; 1.681 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.967      ;
; 1.681 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.967      ;
; 1.687 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.967      ;
; 1.710 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 1.997      ;
; 1.722 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[4]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.179      ;
; 1.722 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[3]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.179      ;
; 1.722 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[1]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.179      ;
; 1.722 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[2]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.179      ;
; 1.722 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[0]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.179      ;
; 1.773 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.107      ; 2.095      ;
; 1.773 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.107      ; 2.095      ;
; 1.785 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.072      ;
; 1.793 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; 0.245      ; 2.253      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.814 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 2.271      ;
; 1.871 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.158      ;
; 1.871 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.158      ;
; 1.871 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.158      ;
; 1.871 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.158      ;
; 1.877 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.107      ; 2.199      ;
; 1.887 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.174      ;
; 1.889 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.175      ;
; 1.889 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.175      ;
; 1.889 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.175      ;
; 1.889 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.175      ;
; 1.889 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.175      ;
; 1.926 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.213      ;
; 1.992 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.279      ;
; 2.009 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.296      ;
; 2.009 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.296      ;
; 2.009 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.296      ;
; 2.009 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.296      ;
; 2.009 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.072      ; 2.296      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.464 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.230     ; 0.449      ;
; 0.508 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.794      ;
; 0.529 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.815      ;
; 0.550 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.192     ; 0.573      ;
; 0.572 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.193     ; 0.594      ;
; 0.587 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.215     ; 0.587      ;
; 0.620 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.192     ; 0.643      ;
; 0.683 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.968      ;
; 0.687 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.972      ;
; 0.701 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.986      ;
; 0.717 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.186      ; 1.118      ;
; 0.723 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.008      ;
; 0.734 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.020      ;
; 0.738 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.024      ;
; 0.743 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.029      ;
; 0.751 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.037      ;
; 0.787 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.073      ;
; 0.851 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.136      ;
; 0.852 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.173      ; 1.240      ;
; 0.854 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.140      ;
; 0.855 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.140      ;
; 0.859 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.145      ;
; 0.860 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.145      ;
; 0.863 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.148      ;
; 0.865 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.150      ;
; 0.967 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.253      ;
; 1.005 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.290      ;
; 1.009 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.294      ;
; 1.018 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.303      ;
; 1.020 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.305      ;
; 1.033 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.318      ;
; 1.035 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.320      ;
; 1.104 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.389      ;
; 1.110 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.395      ;
; 1.122 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.408      ;
; 1.127 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.413      ;
; 1.127 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.412      ;
; 1.131 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.416      ;
; 1.140 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.425      ;
; 1.142 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.427      ;
; 1.147 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.432      ;
; 1.155 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.440      ;
; 1.157 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.442      ;
; 1.159 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.444      ;
; 1.162 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.448      ;
; 1.220 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.505      ;
; 1.222 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 1.497      ;
; 1.224 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.509      ;
; 1.226 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.511      ;
; 1.229 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.514      ;
; 1.234 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.519      ;
; 1.249 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.534      ;
; 1.250 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.535      ;
; 1.256 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.165      ; 1.636      ;
; 1.262 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.547      ;
; 1.264 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.549      ;
; 1.277 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.562      ;
; 1.279 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.564      ;
; 1.281 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.566      ;
; 1.328 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 1.603      ;
; 1.337 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.161      ; 1.713      ;
; 1.346 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.631      ;
; 1.356 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.641      ;
; 1.372 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.657      ;
; 1.377 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.663      ;
; 1.384 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.669      ;
; 1.399 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.684      ;
; 1.405 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.691      ;
; 1.478 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.763      ;
; 1.484 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 1.771      ;
; 1.494 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.779      ;
; 1.566 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.852      ;
; 1.566 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.852      ;
; 1.587 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 1.874      ;
; 1.593 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 1.868      ;
; 1.600 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.885      ;
; 1.619 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 1.894      ;
; 1.660 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 1.956      ;
; 1.721 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.175      ; 2.111      ;
; 1.722 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.008      ;
; 1.722 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.008      ;
; 1.739 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.026      ;
; 1.755 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 2.030      ;
; 1.788 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.075      ;
; 1.806 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.102      ;
; 1.888 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.174      ;
; 1.888 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.174      ;
; 1.901 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 2.176      ;
; 1.901 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 2.176      ;
; 1.901 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 2.176      ;
; 1.901 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 2.176      ;
; 1.901 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 2.176      ;
; 1.901 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.060      ; 2.176      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.616 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.616 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.616 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.616 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.616 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.616 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.616 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.616 ; LCMx[1]   ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.672     ; 5.946      ;
; -5.616 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.958      ;
; -5.606 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.659     ; 5.949      ;
; -5.605 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.658     ; 5.949      ;
; -5.605 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.658     ; 5.949      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 5.950      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 5.950      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.947      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.657     ; 5.950      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.947      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.947      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.947      ;
; -5.605 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.660     ; 5.947      ;
; -5.604 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 5.942      ;
; -5.604 ; LCMx[1]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 5.942      ;
; -5.604 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 5.943      ;
; -5.604 ; LCMx[1]   ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 5.943      ;
; -5.604 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 5.942      ;
; -5.604 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.663     ; 5.943      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 5.941      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 5.941      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 5.943      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.664     ; 5.941      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 5.943      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 5.943      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 5.943      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 5.943      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 5.943      ;
; -5.603 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.662     ; 5.943      ;
; -5.353 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.353 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.353 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.353 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.353 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.353 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.353 ; LCMx[0]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.353 ; LCMx[0]   ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.849     ; 5.506      ;
; -5.353 ; LCMx[0]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.518      ;
; -5.343 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.836     ; 5.509      ;
; -5.342 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.835     ; 5.509      ;
; -5.342 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.835     ; 5.509      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 5.510      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 5.510      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.507      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.834     ; 5.510      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.507      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.507      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.507      ;
; -5.342 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.837     ; 5.507      ;
; -5.341 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 5.502      ;
; -5.341 ; LCMx[0]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 5.502      ;
; -5.341 ; LCMx[0]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.840     ; 5.503      ;
; -5.341 ; LCMx[0]   ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.840     ; 5.503      ;
; -5.341 ; LCMx[0]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 5.502      ;
; -5.341 ; LCMx[0]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.840     ; 5.503      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 5.501      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 5.501      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 5.503      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.841     ; 5.501      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 5.503      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 5.503      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 5.503      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 5.503      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 5.503      ;
; -5.340 ; LCMx[0]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.839     ; 5.503      ;
; -1.567 ; LCM[0]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.567 ; LCM[0]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.567 ; LCM[0]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.567 ; LCM[0]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.567 ; LCM[0]    ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.567 ; LCM[0]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.567 ; LCM[0]    ; LCM_com_data[2][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.567 ; LCM[0]    ; LCM_com_data[15][1]           ; FD[17]       ; FD[0]       ; 1.000        ; 2.468      ; 5.037      ;
; -1.567 ; LCM[0]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.049      ;
; -1.557 ; LCM[0]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.481      ; 5.040      ;
; -1.556 ; LCM[0]    ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.482      ; 5.040      ;
; -1.556 ; LCM[0]    ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 1.000        ; 2.482      ; 5.040      ;
; -1.556 ; LCM[0]    ; LCM_com_data[2][3]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.483      ; 5.041      ;
; -1.556 ; LCM[0]    ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 2.483      ; 5.041      ;
; -1.556 ; LCM[0]    ; LCM_com_data[12][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.038      ;
; -1.556 ; LCM[0]    ; LCM_com_data[12][6]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.483      ; 5.041      ;
; -1.556 ; LCM[0]    ; LCM_com_data[19][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.038      ;
; -1.556 ; LCM[0]    ; LCM_com_data[15][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.038      ;
; -1.556 ; LCM[0]    ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.038      ;
; -1.556 ; LCM[0]    ; LCM_com_data[18][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.480      ; 5.038      ;
; -1.555 ; LCM[0]    ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.476      ; 5.033      ;
; -1.555 ; LCM[0]    ; LCM_com_data[14][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.476      ; 5.033      ;
; -1.555 ; LCM[0]    ; LCM_com_data[13][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.477      ; 5.034      ;
; -1.555 ; LCM[0]    ; LCM_com_data[16][2]           ; FD[17]       ; FD[0]       ; 1.000        ; 2.477      ; 5.034      ;
; -1.555 ; LCM[0]    ; LCM_com_data[15][0]           ; FD[17]       ; FD[0]       ; 1.000        ; 2.476      ; 5.033      ;
; -1.555 ; LCM[0]    ; LCM_com_data[11][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 2.477      ; 5.034      ;
; -1.554 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.476      ; 5.032      ;
; -1.554 ; LCM[0]    ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 1.000        ; 2.476      ; 5.032      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.171 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.127     ; 2.046      ;
; -1.171 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.127     ; 2.046      ;
; -0.579 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.106     ; 1.475      ;
; -0.579 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.106     ; 1.475      ;
; -0.579 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.106     ; 1.475      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.308 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.402      ; 4.452      ;
; -0.084 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.402      ; 4.728      ;
; 0.046  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.392      ; 4.088      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.391      ; 4.077      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.390      ; 4.076      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.056  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.401      ; 4.087      ;
; 0.321  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.392      ; 4.313      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.331  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.401      ; 4.312      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.391      ; 4.301      ;
; 0.332  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.390      ; 4.300      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[7]'                                                                                              ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.088      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.080 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.564      ; 4.099      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.081 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.553      ; 4.089      ;
; 0.090 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.555      ; 4.100      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.880      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.372 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.564      ; 3.891      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.374 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.553      ; 3.882      ;
; 0.382 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.555      ; 3.892      ;
; 0.479 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.565      ; 4.499      ;
; 0.722 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.565      ; 4.242      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[0]'                                                                                    ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.549      ; 4.392      ;
; 0.388 ; LCMP_RESET ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.549      ; 4.392      ;
; 0.388 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.393      ;
; 0.388 ; LCMP_RESET ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.393      ;
; 0.388 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.549      ; 4.392      ;
; 0.388 ; LCMP_RESET ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.393      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.548      ; 4.392      ;
; 0.389 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.555      ; 4.399      ;
; 0.389 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.555      ; 4.399      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.556      ; 4.400      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.556      ; 4.400      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.548      ; 4.392      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.556      ; 4.400      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.394      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.548      ; 4.392      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.394      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.394      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.394      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.394      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.394      ;
; 0.389 ; LCMP_RESET ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.550      ; 4.394      ;
; 0.390 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.554      ; 4.399      ;
; 0.390 ; LCMP_RESET ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.398      ;
; 0.390 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.398      ;
; 0.390 ; LCMP_RESET ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.398      ;
; 0.390 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.398      ;
; 0.390 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.398      ;
; 0.401 ; LCMP_RESET ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.409      ;
; 0.401 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.553      ; 4.409      ;
; 0.402 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.409      ;
; 0.402 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.409      ;
; 0.402 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.409      ;
; 0.402 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.409      ;
; 0.402 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.409      ;
; 0.402 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.552      ; 4.409      ;
; 0.404 ; LCMP_RESET ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.540      ; 4.399      ;
; 1.099 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.549      ; 4.603      ;
; 1.099 ; LCMP_RESET ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.549      ; 4.603      ;
; 1.099 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.549      ; 4.603      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.548      ; 4.603      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.548      ; 4.603      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.548      ; 4.603      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.100 ; LCMP_RESET ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.550      ; 4.605      ;
; 1.101 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.554      ; 4.610      ;
; 1.101 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.555      ; 4.611      ;
; 1.101 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.555      ; 4.611      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.556      ; 4.612      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.556      ; 4.612      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.553      ; 4.609      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.556      ; 4.612      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.553      ; 4.609      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.553      ; 4.609      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.553      ; 4.609      ;
; 1.101 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.553      ; 4.609      ;
; 1.111 ; LCMP_RESET ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.553      ; 4.619      ;
; 1.111 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.553      ; 4.619      ;
; 1.112 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.552      ; 4.619      ;
; 1.112 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.552      ; 4.619      ;
; 1.112 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.552      ; 4.619      ;
; 1.112 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.552      ; 4.619      ;
; 1.112 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.552      ; 4.619      ;
; 1.112 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.552      ; 4.619      ;
; 1.113 ; LCMP_RESET ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.540      ; 4.608      ;
; 1.458 ; LCM[1]     ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.694      ; 4.367      ;
; 1.458 ; LCM[1]     ; LCM_com_data[14][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.694      ; 4.367      ;
; 1.458 ; LCM[1]     ; LCM_com_data[13][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.368      ;
; 1.458 ; LCM[1]     ; LCM_com_data[16][2]           ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.368      ;
; 1.458 ; LCM[1]     ; LCM_com_data[15][0]           ; FD[17]       ; FD[0]       ; 0.000        ; 2.694      ; 4.367      ;
; 1.458 ; LCM[1]     ; LCM_com_data[11][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.368      ;
; 1.459 ; LCM[1]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 2.693      ; 4.367      ;
; 1.459 ; LCM[1]     ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.700      ; 4.374      ;
; 1.459 ; LCM[1]     ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.700      ; 4.374      ;
; 1.459 ; LCM[1]     ; LCM_com_data[2][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.701      ; 4.375      ;
; 1.459 ; LCM[1]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.701      ; 4.375      ;
; 1.459 ; LCM[1]     ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 0.000        ; 2.693      ; 4.367      ;
; 1.459 ; LCM[1]     ; LCM_com_data[12][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.701      ; 4.375      ;
; 1.459 ; LCM[1]     ; LCM_com_data[7][1]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.369      ;
; 1.459 ; LCM[1]     ; LCM_com_data[10][5]           ; FD[17]       ; FD[0]       ; 0.000        ; 2.693      ; 4.367      ;
; 1.459 ; LCM[1]     ; LCM_com_data[18][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.369      ;
; 1.459 ; LCM[1]     ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.369      ;
; 1.459 ; LCM[1]     ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.369      ;
; 1.459 ; LCM[1]     ; LCM_com_data[8][6]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.369      ;
; 1.459 ; LCM[1]     ; LCM_com_data[18][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.369      ;
; 1.459 ; LCM[1]     ; LCM_com_data[15][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.695      ; 4.369      ;
; 1.460 ; LCM[1]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 2.699      ; 4.374      ;
; 1.460 ; LCM[1]     ; LCM_com_data[12][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.698      ; 4.373      ;
; 1.460 ; LCM[1]     ; LCM_com_data[19][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.698      ; 4.373      ;
; 1.460 ; LCM[1]     ; LCM_com_data[15][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.698      ; 4.373      ;
; 1.460 ; LCM[1]     ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.698      ; 4.373      ;
; 1.460 ; LCM[1]     ; LCM_com_data[18][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 2.698      ; 4.373      ;
; 1.471 ; LCM[1]     ; LCM_com_data[2][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 2.698      ; 4.384      ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.905 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 1.362      ;
; 0.905 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 1.362      ;
; 0.905 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.242      ; 1.362      ;
; 1.370 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.221      ; 1.806      ;
; 1.370 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.221      ; 1.806      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][3]~_emulated      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][6]~_emulated      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[0]                            ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated     ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; 0.086  ; 0.302        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][3]~_emulated      ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]                            ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[2]                            ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[5]                            ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[7]                            ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCMPok                            ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_RESET                         ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][5]               ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][0]               ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]               ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated     ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated      ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LN~_emulated                      ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; RS                                ;
; 0.087  ; 0.303        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[3]                            ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[4]                            ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[6]                            ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][1]               ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated     ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated     ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated     ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated      ;
; 0.088  ; 0.304        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][6]~_emulated      ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; FD[0]~clkctrl|inclk[0]            ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; FD[0]~clkctrl|outclk              ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[0]|clk                        ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]|clk                    ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]|clk                    ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated|clk ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated|clk  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][3]~_emulated|clk  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]|clk                        ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; FD[0] ; Rise       ; DBi[2]|clk                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.019  ; 0.235        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.019  ; 0.235        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.019  ; 0.235        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.019  ; 0.235        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.019  ; 0.235        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.020  ; 0.236        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|inclk[0]            ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|outclk              ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[0]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[10]|clk            ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[11]|clk            ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[1]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[2]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[3]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[4]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[5]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[6]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[7]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[8]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[9]|clk             ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_tryN[0]|clk            ;
; 0.286  ; 0.286        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_tryN[1]|clk            ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[0]|clk                       ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[1]|clk                       ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[2]|clk                       ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[3]|clk                       ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|i[4]|clk                       ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[0]|clk             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[10]|clk            ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[11]|clk            ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[1]|clk             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[2]|clk             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[3]|clk             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[4]|clk             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[5]|clk             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[6]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.004  ; 0.220        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.274  ; 0.274        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.274  ; 0.274        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.274  ; 0.274        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.580  ; 0.764        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.581  ; 0.765        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.714  ; 0.714        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.543  ; 0.727        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.676  ; 0.676        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.066 ; 0.066        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.069 ; 0.069        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.099 ; 0.099        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.099 ; 0.099        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.101 ; 0.101        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]                   ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]                   ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.105 ; 0.105        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.106 ; 0.106        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.107 ; 0.107        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]                   ;
; 0.107 ; 0.107        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.107 ; 0.107        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.112 ; 0.112        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.115 ; 0.115        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.120 ; 0.120        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datac             ;
; 0.120 ; 0.120        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.121 ; 0.121        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.121 ; 0.121        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac             ;
; 0.121 ; 0.121        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.122 ; 0.122        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.123 ; 0.123        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][3]|datac             ;
; 0.123 ; 0.123        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.123 ; 0.123        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.126 ; 0.126        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][2]|datac             ;
; 0.129 ; 0.129        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][1]|datac             ;
; 0.160 ; 0.160        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|inclk[0] ;
; 0.160 ; 0.160        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|outclk   ;
; 0.174 ; 0.174        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.174 ; 0.174        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[2][3]~latch               ;
; 0.175 ; 0.175        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch              ;
; 0.175 ; 0.175        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.175 ; 0.175        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.186 ; 0.186        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.206 ; 0.206        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.208 ; 0.208        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[2][3]~latch|datad         ;
; 0.221 ; 0.221        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][0]~latch|datad        ;
; 0.221 ; 0.221        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.221 ; 0.221        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|datad                         ;
; 0.228 ; 0.228        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|combout         ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|datad           ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|datad           ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|combout         ;
; 0.722 ; 0.722        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.722 ; 0.722        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.761 ; 0.761        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.768 ; 0.768        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[14][0]~latch|datad        ;
; 0.768 ; 0.768        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.768 ; 0.768        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datad                         ;
; 0.769 ; 0.769        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.769 ; 0.769        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[2][3]~latch|datad         ;
; 0.781 ; 0.781        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.781 ; 0.781        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.801 ; 0.801        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.813 ; 0.813        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch              ;
; 0.813 ; 0.813        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.813 ; 0.813        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.814 ; 0.814        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.814 ; 0.814        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[2][3]~latch               ;
; 0.828 ; 0.828        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|inclk[0] ;
; 0.828 ; 0.828        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|outclk   ;
; 0.858 ; 0.858        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][1]|datac             ;
; 0.860 ; 0.860        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][2]|datac             ;
; 0.863 ; 0.863        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.864 ; 0.864        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][3]|datac             ;
; 0.864 ; 0.864        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.864 ; 0.864        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.865 ; 0.865        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.866 ; 0.866        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datac             ;
; 0.866 ; 0.866        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.866 ; 0.866        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac             ;
; 0.867 ; 0.867        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.871 ; 0.871        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.874 ; 0.874        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.878 ; 0.878        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]                   ;
; 0.879 ; 0.879        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.880 ; 0.880        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]                   ;
; 0.880 ; 0.880        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.880 ; 0.880        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.882 ; 0.882        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.883 ; 0.883        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.884 ; 0.884        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]                   ;
; 0.885 ; 0.885        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.886 ; 0.886        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.886 ; 0.886        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.916 ; 0.916        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.919 ; 0.919        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.248 ; 0.248        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.268 ; 0.268        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.286 ; 0.286        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.705 ; 0.705        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.706 ; 0.706        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.706 ; 0.706        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.718 ; 0.718        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.719 ; 0.719        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.719 ; 0.719        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.723 ; 0.723        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.729 ; 0.729        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.736 ; 0.736        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.742 ; 0.742        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.004 ; 2.099 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 3.713 ; 3.481 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.757 ; 1.860 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.757 ; 1.860 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.528 ; -1.642 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.792 ; -0.869 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -1.203 ; -1.296 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -1.203 ; -1.296 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 10.696 ; 9.915  ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.188 ; 9.659  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 9.748  ; 9.160  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 10.157 ; 9.579  ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 10.696 ; 9.915  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.777  ; 8.461  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.246 ; 10.101 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.349  ; 8.598  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 11.738 ; 11.176 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 9.329  ; 8.890  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 9.389  ; 8.950  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 9.702  ; 9.368  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 11.738 ; 11.176 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.027  ; 7.734  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.420  ; 8.073  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.894  ; 8.534  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 10.197 ; 9.631  ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 9.928  ; 9.494  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 9.863  ; 9.445  ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 9.942  ; 9.609  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 10.197 ; 9.631  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 8.794  ; 8.434  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 7.125  ; 6.757  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.387  ; 5.993  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.067  ; 6.664  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 7.125  ; 6.757  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 5.346  ; 4.793  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 6.023  ; 5.632  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 9.448  ; 8.880 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 9.788  ; 9.268 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 9.448  ; 8.880 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 9.783  ; 9.202 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 10.279 ; 9.514 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.482  ; 8.156 ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 9.984  ; 9.848 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.102  ; 8.344 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 7.036  ; 7.036 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 7.036  ; 7.036 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 7.036  ; 7.036 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 7.036  ; 7.036 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 7.036  ; 7.036 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 7.795  ; 7.511 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.149  ; 7.781 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 8.628  ; 8.280 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 5.226  ; 4.716 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.401  ; 5.983 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.174  ; 6.706 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 7.240  ; 6.956 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 5.226  ; 4.716 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 6.143  ; 5.768 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 5.217  ; 4.680 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.231  ; 5.849 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 6.859  ; 6.442 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 6.888  ; 6.544 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 5.217  ; 4.680 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 5.883  ; 5.503 ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -20.243 ; -227.470      ;
; FD[0]      ; -2.942  ; -125.285      ;
; FD[17]     ; -2.138  ; -13.479       ;
; FD[7]      ; -0.959  ; -5.587        ;
; FD[4]      ; -0.922  ; -25.708       ;
; gckP31     ; -0.349  ; -1.819        ;
; LCM_RESET  ; 0.209   ; 0.000         ;
+------------+---------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -0.906 ; -9.645        ;
; LCMP_RESET ; -0.472 ; -2.266        ;
; FD[0]      ; -0.262 ; -3.550        ;
; LCM_RESET  ; 0.079  ; 0.000         ;
; FD[17]     ; 0.158  ; 0.000         ;
; FD[4]      ; 0.166  ; 0.000         ;
; FD[7]      ; 0.167  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -2.317 ; -83.162              ;
; FD[7] ; -0.183 ; -0.183               ;
; FD[4] ; -0.086 ; -0.172               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; FD[7] ; 0.035 ; 0.000                ;
; FD[0] ; 0.290 ; 0.000                ;
; FD[4] ; 0.437 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -22.008                    ;
; FD[0]      ; -1.000 ; -45.000                    ;
; FD[4]      ; -1.000 ; -35.000                    ;
; FD[7]      ; -1.000 ; -22.000                    ;
; FD[17]     ; -1.000 ; -15.000                    ;
; LCM_RESET  ; 0.329  ; 0.000                      ;
; LCMP_RESET ; 0.344  ; 0.000                      ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -20.243 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.031      ; 21.778     ;
; -20.142 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.679     ;
; -20.134 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.670     ;
; -20.078 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.614     ;
; -20.051 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 21.570     ;
; -20.048 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.031      ; 21.583     ;
; -20.040 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.026      ; 21.564     ;
; -20.037 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.573     ;
; -20.033 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 21.571     ;
; -20.026 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.562     ;
; -20.010 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.031      ; 21.545     ;
; -20.008 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.031      ; 21.543     ;
; -20.001 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.957      ; 21.518     ;
; -19.977 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 21.515     ;
; -19.947 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.484     ;
; -19.942 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 21.462     ;
; -19.936 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 21.474     ;
; -19.931 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.456     ;
; -19.925 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 21.463     ;
; -19.917 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.442     ;
; -19.909 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.446     ;
; -19.907 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 21.444     ;
; -19.892 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 21.410     ;
; -19.886 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 21.406     ;
; -19.875 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.400     ;
; -19.856 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 21.375     ;
; -19.852 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.019      ; 21.369     ;
; -19.845 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.026      ; 21.369     ;
; -19.845 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 21.365     ;
; -19.836 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 21.354     ;
; -19.834 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.359     ;
; -19.834 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 21.354     ;
; -19.823 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.348     ;
; -19.818 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 21.337     ;
; -19.816 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 21.335     ;
; -19.808 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 21.334     ;
; -19.807 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.026      ; 21.331     ;
; -19.806 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.957      ; 21.323     ;
; -19.805 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.026      ; 21.329     ;
; -19.795 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 21.313     ;
; -19.784 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 21.302     ;
; -19.768 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.957      ; 21.285     ;
; -19.766 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.957      ; 21.283     ;
; -19.752 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 21.278     ;
; -19.743 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 21.261     ;
; -19.722 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.247     ;
; -19.711 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 21.237     ;
; -19.700 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 21.226     ;
; -19.687 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 21.205     ;
; -19.684 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.209     ;
; -19.682 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 21.207     ;
; -19.657 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.019      ; 21.174     ;
; -19.646 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 21.164     ;
; -19.635 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 21.153     ;
; -19.619 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.019      ; 21.136     ;
; -19.617 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.019      ; 21.134     ;
; -19.526 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.021      ; 21.051     ;
; -19.417 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.022      ; 20.943     ;
; -19.408 ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 21.083     ;
; -19.361 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.022      ; 20.887     ;
; -19.331 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.021      ; 20.856     ;
; -19.320 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.022      ; 20.846     ;
; -19.309 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.022      ; 20.835     ;
; -19.299 ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.975     ;
; -19.293 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.021      ; 20.818     ;
; -19.291 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.021      ; 20.816     ;
; -19.243 ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.919     ;
; -19.213 ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 20.888     ;
; -19.207 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 20.743     ;
; -19.202 ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.878     ;
; -19.193 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 20.729     ;
; -19.191 ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.867     ;
; -19.175 ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 20.850     ;
; -19.173 ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.014      ; 20.848     ;
; -19.106 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 20.644     ;
; -19.097 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 20.633     ;
; -19.092 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 20.630     ;
; -19.032 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.032      ; 20.568     ;
; -19.015 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.535     ;
; -19.004 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 20.529     ;
; -19.001 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.521     ;
; -18.996 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 20.534     ;
; -18.990 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 20.515     ;
; -18.965 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 20.483     ;
; -18.951 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 20.469     ;
; -18.931 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.033      ; 20.469     ;
; -18.905 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.425     ;
; -18.894 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 20.419     ;
; -18.881 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 20.407     ;
; -18.867 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 20.393     ;
; -18.855 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 20.373     ;
; -18.840 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.015      ; 20.360     ;
; -18.829 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.027      ; 20.354     ;
; -18.816 ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 20.334     ;
; -18.802 ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 20.320     ;
; -18.790 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.958      ; 20.308     ;
; -18.771 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 20.297     ;
; -18.706 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.028      ; 20.232     ;
; -18.706 ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 20.224     ;
; -18.641 ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.020      ; 20.159     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[0]'                                                                                                     ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.942 ; LCMx[1]                  ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.445     ; 3.484      ;
; -2.935 ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 3.486      ;
; -2.921 ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.468      ;
; -2.916 ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.463      ;
; -2.895 ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.439     ; 3.443      ;
; -2.894 ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.446     ; 3.435      ;
; -2.876 ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.439     ; 3.424      ;
; -2.875 ; LCMx[1]                  ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 3.426      ;
; -2.875 ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 3.426      ;
; -2.875 ; LCMx[1]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 3.426      ;
; -2.875 ; LCMx[1]                  ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 3.420      ;
; -2.875 ; LCMx[1]                  ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 3.420      ;
; -2.875 ; LCMx[1]                  ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 3.420      ;
; -2.871 ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 3.416      ;
; -2.870 ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.437     ; 3.420      ;
; -2.870 ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.437     ; 3.420      ;
; -2.867 ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.437     ; 3.417      ;
; -2.860 ; LCMx[1]                  ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 3.409      ;
; -2.860 ; LCMx[1]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 3.409      ;
; -2.860 ; LCMx[1]                  ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 3.409      ;
; -2.860 ; LCMx[1]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 3.409      ;
; -2.860 ; LCMx[1]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 3.409      ;
; -2.856 ; LCMx[1]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 3.401      ;
; -2.856 ; LCMx[1]                  ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 3.401      ;
; -2.856 ; LCMx[1]                  ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 3.401      ;
; -2.855 ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.446     ; 3.396      ;
; -2.849 ; LCMx[1]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.439     ; 3.397      ;
; -2.849 ; LCMx[1]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.439     ; 3.397      ;
; -2.840 ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.443     ; 3.384      ;
; -2.840 ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.443     ; 3.384      ;
; -2.840 ; LCMx[1]                  ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.443     ; 3.384      ;
; -2.833 ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.380      ;
; -2.833 ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.380      ;
; -2.833 ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.380      ;
; -2.829 ; LCMx[1]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 3.375      ;
; -2.829 ; LCMx[1]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 3.375      ;
; -2.829 ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 3.375      ;
; -2.829 ; LCMx[1]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 3.375      ;
; -2.829 ; LCMx[1]                  ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 3.375      ;
; -2.829 ; LCMx[1]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 3.375      ;
; -2.829 ; LCMx[1]                  ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 3.375      ;
; -2.804 ; LCMx[0]                  ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.527     ; 3.264      ;
; -2.797 ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.518     ; 3.266      ;
; -2.783 ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 3.248      ;
; -2.778 ; LCMx[1]                  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.325      ;
; -2.778 ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 3.243      ;
; -2.757 ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.521     ; 3.223      ;
; -2.756 ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.528     ; 3.215      ;
; -2.738 ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.521     ; 3.204      ;
; -2.737 ; LCMx[0]                  ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.518     ; 3.206      ;
; -2.737 ; LCMx[0]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.518     ; 3.206      ;
; -2.737 ; LCMx[0]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.518     ; 3.206      ;
; -2.737 ; LCMx[0]                  ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 3.200      ;
; -2.737 ; LCMx[0]                  ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 3.200      ;
; -2.737 ; LCMx[0]                  ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 3.200      ;
; -2.733 ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 3.196      ;
; -2.732 ; LCMx[0]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.519     ; 3.200      ;
; -2.732 ; LCMx[0]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.519     ; 3.200      ;
; -2.729 ; LCMx[0]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.519     ; 3.197      ;
; -2.722 ; LCMx[0]                  ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 3.189      ;
; -2.722 ; LCMx[0]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 3.189      ;
; -2.722 ; LCMx[0]                  ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 3.189      ;
; -2.722 ; LCMx[0]                  ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 3.189      ;
; -2.722 ; LCMx[0]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 3.189      ;
; -2.718 ; LCMx[0]                  ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 3.181      ;
; -2.718 ; LCMx[0]                  ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 3.181      ;
; -2.718 ; LCMx[0]                  ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 3.181      ;
; -2.717 ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.528     ; 3.176      ;
; -2.711 ; LCMx[0]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.521     ; 3.177      ;
; -2.711 ; LCMx[0]                  ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.521     ; 3.177      ;
; -2.702 ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.525     ; 3.164      ;
; -2.702 ; LCMx[0]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.525     ; 3.164      ;
; -2.702 ; LCMx[0]                  ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.525     ; 3.164      ;
; -2.695 ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 3.160      ;
; -2.695 ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 3.160      ;
; -2.695 ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 3.160      ;
; -2.691 ; LCMx[0]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 3.155      ;
; -2.691 ; LCMx[0]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 3.155      ;
; -2.691 ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 3.155      ;
; -2.691 ; LCMx[0]                  ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 3.155      ;
; -2.691 ; LCMx[0]                  ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 3.155      ;
; -2.691 ; LCMx[0]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 3.155      ;
; -2.691 ; LCMx[0]                  ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 3.155      ;
; -2.640 ; LCMx[0]                  ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 3.105      ;
; -2.592 ; LCMx[1]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.139      ;
; -2.565 ; LCMx[1]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 3.112      ;
; -2.454 ; LCMx[0]                  ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.919      ;
; -2.427 ; LCMx[0]                  ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.892      ;
; -2.408 ; LCM_com_data[2][3]~latch ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.445     ; 2.950      ;
; -2.387 ; LCM_com_data[2][3]~latch ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.934      ;
; -2.382 ; LCM_com_data[2][3]~latch ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.929      ;
; -2.342 ; LCM_com_data[2][3]~latch ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.439     ; 2.890      ;
; -2.341 ; LCM_com_data[2][3]~latch ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 2.892      ;
; -2.341 ; LCM_com_data[2][3]~latch ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 2.892      ;
; -2.341 ; LCM_com_data[2][3]~latch ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 2.892      ;
; -2.341 ; LCM_com_data[2][3]~latch ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.886      ;
; -2.341 ; LCM_com_data[2][3]~latch ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.886      ;
; -2.341 ; LCM_com_data[2][3]~latch ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.886      ;
; -2.337 ; LCM_com_data[2][3]~latch ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.882      ;
; -2.336 ; LCM_com_data[2][3]~latch ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.437     ; 2.886      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.138 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.709      ;
; -2.138 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.709      ;
; -2.094 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.424     ; 1.657      ;
; -2.094 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.424     ; 1.657      ;
; -2.058 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.424     ; 1.621      ;
; -2.058 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.424     ; 1.621      ;
; -2.052 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.623      ;
; -2.052 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.623      ;
; -2.043 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.614      ;
; -2.043 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.614      ;
; -2.023 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.594      ;
; -2.023 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.594      ;
; -2.004 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.575      ;
; -2.004 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.575      ;
; -1.994 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.565      ;
; -1.994 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.565      ;
; -1.969 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.540      ;
; -1.969 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.540      ;
; -1.917 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.488      ;
; -1.917 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.488      ;
; -1.880 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.413     ; 1.454      ;
; -1.880 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.413     ; 1.454      ;
; -1.865 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.436      ;
; -1.865 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.436      ;
; -1.830 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.401      ;
; -1.830 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.401      ;
; -1.759 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.330      ;
; -1.759 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.416     ; 1.330      ;
; -1.698 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.293     ; 1.392      ;
; -1.698 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.293     ; 1.392      ;
; -1.062 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 2.001      ;
; -1.033 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.972      ;
; -1.014 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.953      ;
; -1.012 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.951      ;
; -0.935 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.874      ;
; -0.875 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.814      ;
; -0.871 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.810      ;
; -0.848 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.787      ;
; -0.777 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.716      ;
; -0.776 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.715      ;
; -0.702 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.048     ; 1.641      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.682 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.090     ; 1.579      ;
; -0.668 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 1.000        ; 0.038      ; 1.693      ;
; -0.639 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.043     ; 1.583      ;
; -0.566 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.566 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.042     ; 1.511      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 1.000        ; -0.091     ; 1.434      ;
; -0.510 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.510 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.041      ; 1.538      ;
; -0.473 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 1.000        ; 0.040      ; 1.500      ;
; -0.156 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.107      ;
; -0.130 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.080      ;
; -0.118 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.068      ;
; -0.107 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.058      ;
; -0.093 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.043      ;
; -0.092 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.043      ;
; -0.090 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.041      ;
; -0.088 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.039      ;
; -0.086 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.037      ;
; -0.078 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.029      ;
; -0.064 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.014      ;
; -0.045 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.995      ;
; -0.041 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.992      ;
; -0.041 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.991      ;
; -0.039 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.990      ;
; -0.035 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 0.985      ;
; -0.026 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.977      ;
; -0.024 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.975      ;
; -0.022 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.973      ;
; -0.022 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.973      ;
; -0.021 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.972      ;
; -0.020 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 0.971      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.959 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.093     ; 1.853      ;
; -0.946 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.095     ; 1.838      ;
; -0.938 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.097     ; 1.828      ;
; -0.934 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.092     ; 1.829      ;
; -0.908 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.093     ; 1.802      ;
; -0.897 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.093     ; 1.791      ;
; -0.884 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.095     ; 1.776      ;
; -0.876 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.097     ; 1.766      ;
; -0.872 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.092     ; 1.767      ;
; -0.854 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.093     ; 1.748      ;
; -0.811 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.094     ; 1.704      ;
; -0.792 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.093     ; 1.686      ;
; -0.757 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.713      ;
; -0.753 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.709      ;
; -0.749 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.094     ; 1.642      ;
; -0.725 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.086     ; 1.626      ;
; -0.663 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.086     ; 1.564      ;
; -0.656 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.612      ;
; -0.635 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.591      ;
; -0.626 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.086     ; 1.527      ;
; -0.600 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.556      ;
; -0.591 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.547      ;
; -0.590 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.546      ;
; -0.576 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.532      ;
; -0.573 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.529      ;
; -0.564 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.086     ; 1.465      ;
; -0.546 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.502      ;
; -0.539 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.490      ;
; -0.529 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.485      ;
; -0.513 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.469      ;
; -0.460 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.416      ;
; -0.447 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.403      ;
; -0.438 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.394      ;
; -0.398 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.354      ;
; -0.311 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.258      ;
; -0.310 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.257      ;
; -0.283 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.093     ; 1.177      ;
; -0.272 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.228      ;
; -0.251 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.203      ;
; -0.251 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.207      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.248 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.194      ;
; -0.245 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.192      ;
; -0.238 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.190      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.235 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.181      ;
; -0.210 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.162      ;
; -0.202 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.154      ;
; -0.192 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.144      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.180 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.126      ;
; -0.177 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.042     ; 1.122      ;
; -0.170 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.121      ;
; -0.163 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.042     ; 1.108      ;
; -0.145 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.040     ; 1.092      ;
; -0.126 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.082      ;
; -0.120 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.072      ;
; -0.106 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.057      ;
; -0.102 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.053      ;
; -0.102 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.054      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.099 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 1.045      ;
; -0.097 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.042     ; 1.042      ;
; -0.090 ; LCM_4bit_driver:LCMset|RWS        ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.031     ; 1.046      ;
; -0.080 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.031      ;
; -0.080 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.031      ;
; -0.054 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.006      ;
; -0.052 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.041     ; 0.998      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[4]'                                                                                                              ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.922 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.851      ;
; -0.922 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.851      ;
; -0.866 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.059     ; 1.794      ;
; -0.866 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.059     ; 1.794      ;
; -0.805 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.734      ;
; -0.805 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.734      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.804 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.733      ;
; -0.786 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.715      ;
; -0.786 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.715      ;
; -0.786 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.715      ;
; -0.786 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.715      ;
; -0.745 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.674      ;
; -0.745 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.674      ;
; -0.740 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.669      ;
; -0.740 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.669      ;
; -0.738 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.035     ; 1.690      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.717 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.667      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.711 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.662      ;
; -0.685 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 1.612      ;
; -0.685 ; MCP3202_Driver:U2|MCP3202_CLK ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.060     ; 1.612      ;
; -0.685 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.614      ;
; -0.685 ; MCP3202_Driver:U2|i[4]        ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.614      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.683 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.676 ; MCP3202_Driver:U2|MCP3202_CS  ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 1.000        ; -0.037     ; 1.626      ;
; -0.669 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.598      ;
; -0.669 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.598      ;
; -0.669 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.598      ;
; -0.669 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.598      ;
; -0.644 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.595      ;
; -0.644 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.595      ;
; -0.644 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.595      ;
; -0.644 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.595      ;
; -0.644 ; MCP3202_Driver:U2|i[1]        ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.595      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.633 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.562      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.624 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.553      ;
; -0.621 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 1.000        ; -0.035     ; 1.573      ;
; -0.610 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.539      ;
; -0.610 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.539      ;
; -0.610 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.539      ;
; -0.610 ; MCP3202_Driver:U2|i[3]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.539      ;
; -0.601 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.530      ;
; -0.601 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.530      ;
; -0.601 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.530      ;
; -0.601 ; MCP3202_Driver:U2|i[0]        ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.058     ; 1.530      ;
; -0.594 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.545      ;
; -0.594 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.545      ;
; -0.594 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.545      ;
; -0.594 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.545      ;
; -0.594 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.545      ;
; -0.594 ; MCP3202_Driver:U2|i[2]        ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.036     ; 1.545      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.349 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.300      ;
; -0.300 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.251      ;
; -0.285 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.236      ;
; -0.281 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.232      ;
; -0.270 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.221      ;
; -0.233 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.184      ;
; -0.232 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.183      ;
; -0.217 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.168      ;
; -0.213 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.164      ;
; -0.209 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.160      ;
; -0.203 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.154      ;
; -0.202 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.153      ;
; -0.165 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.116      ;
; -0.164 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.115      ;
; -0.149 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.100      ;
; -0.145 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.096      ;
; -0.145 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.096      ;
; -0.141 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.092      ;
; -0.140 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.091      ;
; -0.135 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.086      ;
; -0.135 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.086      ;
; -0.134 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.085      ;
; -0.097 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.048      ;
; -0.096 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.047      ;
; -0.096 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.047      ;
; -0.081 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.032      ;
; -0.077 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.028      ;
; -0.077 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.028      ;
; -0.076 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.027      ;
; -0.075 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.027      ;
; -0.073 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.024      ;
; -0.072 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.023      ;
; -0.067 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.018      ;
; -0.066 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 1.017      ;
; -0.029 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.980      ;
; -0.028 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.979      ;
; -0.027 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.979      ;
; -0.013 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.964      ;
; -0.011 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.963      ;
; -0.009 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.960      ;
; -0.009 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.959      ;
; -0.007 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.959      ;
; -0.005 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.956      ;
; -0.004 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.956      ;
; -0.004 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.955      ;
; 0.001  ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.950      ;
; 0.002  ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.949      ;
; 0.003  ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.949      ;
; 0.039  ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.912      ;
; 0.040  ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.911      ;
; 0.040  ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.911      ;
; 0.041  ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.911      ;
; 0.055  ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.896      ;
; 0.057  ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.895      ;
; 0.059  ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.892      ;
; 0.059  ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.892      ;
; 0.060  ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.891      ;
; 0.061  ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.891      ;
; 0.063  ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.889      ;
; 0.063  ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.888      ;
; 0.064  ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.888      ;
; 0.064  ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.887      ;
; 0.069  ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.882      ;
; 0.070  ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.882      ;
; 0.070  ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.881      ;
; 0.071  ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.881      ;
; 0.098  ; FD[15]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.854      ;
; 0.107  ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.844      ;
; 0.108  ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.108  ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.108  ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.843      ;
; 0.108  ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.843      ;
; 0.109  ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.843      ;
; 0.116  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.500        ; 1.369      ; 1.835      ;
; 0.123  ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.828      ;
; 0.124  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.500        ; 1.369      ; 1.827      ;
; 0.125  ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.827      ;
; 0.127  ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.825      ;
; 0.127  ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.128  ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.128  ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.128  ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.823      ;
; 0.129  ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.823      ;
; 0.131  ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.821      ;
; 0.131  ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.820      ;
; 0.132  ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.820      ;
; 0.132  ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.819      ;
; 0.137  ; FD[15]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.815      ;
; 0.137  ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.815      ;
; 0.137  ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.814      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.209 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.050      ; 0.344      ;
; 0.210 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.048      ; 0.344      ;
; 0.212 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.048      ; 0.348      ;
; 0.215 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.050      ; 0.340      ;
; 0.215 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; 0.048      ; 0.345      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.906 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 0.732      ;
; -0.754 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 0.884      ;
; -0.751 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 0.887      ;
; -0.714 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 1.419      ; 0.924      ;
; -0.701 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 1.419      ; 0.937      ;
; -0.688 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 0.950      ;
; -0.685 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 0.953      ;
; -0.622 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 1.016      ;
; -0.619 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 1.019      ;
; -0.556 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 1.082      ;
; -0.556 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 1.419      ; 1.082      ;
; -0.552 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.085      ;
; -0.552 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 1.419      ; 1.086      ;
; -0.552 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.085      ;
; -0.489 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.148      ;
; -0.489 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 1.419      ; 1.149      ;
; -0.489 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.148      ;
; -0.486 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.151      ;
; -0.486 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 1.419      ; 1.152      ;
; -0.486 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.151      ;
; -0.423 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.214      ;
; -0.423 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 1.419      ; 1.215      ;
; -0.423 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.214      ;
; -0.420 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.217      ;
; -0.420 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.217      ;
; -0.419 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.218      ;
; -0.357 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.280      ;
; -0.357 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.280      ;
; -0.356 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.281      ;
; -0.354 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.283      ;
; -0.354 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.283      ;
; -0.353 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.284      ;
; -0.332 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 0.806      ;
; -0.296 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 1.419      ; 1.342      ;
; -0.291 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.346      ;
; -0.291 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.346      ;
; -0.290 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.347      ;
; -0.288 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 1.418      ; 1.349      ;
; -0.288 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 1.418      ; 1.349      ;
; -0.287 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.350      ;
; -0.224 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.413      ;
; -0.221 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.416      ;
; -0.194 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 0.944      ;
; -0.158 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.479      ;
; -0.155 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 1.418      ; 1.482      ;
; -0.131 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 1.007      ;
; -0.128 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 1.010      ;
; -0.095 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 1.419      ; 1.043      ;
; -0.092 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 1.419      ; 1.046      ;
; -0.065 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 1.073      ;
; -0.062 ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 1.418      ; 1.575      ;
; -0.062 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 1.076      ;
; 0.001  ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 1.139      ;
; 0.004  ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 1.142      ;
; 0.046  ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 1.419      ; 1.184      ;
; 0.068  ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.205      ;
; 0.071  ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.208      ;
; 0.084  ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 1.419      ; 1.222      ;
; 0.087  ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 1.419      ; 1.225      ;
; 0.110  ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.247      ;
; 0.113  ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.250      ;
; 0.134  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.271      ;
; 0.137  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.274      ;
; 0.150  ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 1.419      ; 1.288      ;
; 0.153  ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 1.419      ; 1.291      ;
; 0.176  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.313      ;
; 0.179  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.316      ;
; 0.200  ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.337      ;
; 0.203  ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.340      ;
; 0.217  ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.354      ;
; 0.220  ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.357      ;
; 0.232  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 1.419      ; 1.370      ;
; 0.242  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.379      ;
; 0.245  ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.382      ;
; 0.266  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.403      ;
; 0.269  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.406      ;
; 0.272  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.272  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.274  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.414      ;
; 0.274  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.413      ;
; 0.275  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.415      ;
; 0.276  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.416      ;
; 0.276  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.277  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.416      ;
; 0.280  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.420      ;
; 0.283  ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.420      ;
; 0.286  ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.423      ;
; 0.308  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.445      ;
; 0.311  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.448      ;
; 0.332  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 1.418      ; 1.469      ;
; 0.343  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.482      ;
; 0.349  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.486      ;
; 0.352  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.489      ;
; 0.374  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 1.418      ; 1.511      ;
; 0.415  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.552      ;
; 0.418  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 1.418      ; 1.555      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.472 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.467      ; 2.015      ;
; -0.343 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.748      ; 1.425      ;
; -0.337 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.654      ; 1.337      ;
; -0.324 ; LCM[1]                            ; LCM_com_data[14][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.650      ; 1.346      ;
; -0.304 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.748      ; 1.464      ;
; -0.251 ; LCM[0]                            ; LCM_com_data[2][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.654      ; 1.423      ;
; -0.222 ; LCM[1]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.657      ; 1.455      ;
; -0.212 ; LCM[1]                            ; LCM_com_data[2][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.654      ; 1.462      ;
; -0.174 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.649      ; 1.495      ;
; -0.163 ; LCM[0]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.657      ; 1.514      ;
; -0.143 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.736      ; 1.613      ;
; -0.142 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.649      ; 1.527      ;
; 1.187  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 2.429      ;
; 1.482  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 2.724      ;
; 1.624  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 2.866      ;
; 1.795  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 3.037      ;
; 2.009  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 3.184      ;
; 2.018  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 3.193      ;
; 2.055  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 3.230      ;
; 2.102  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 3.277      ;
; 2.129  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.378      ;
; 2.130  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 3.305      ;
; 2.137  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 3.379      ;
; 2.138  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.387      ;
; 2.157  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 3.332      ;
; 2.175  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.424      ;
; 2.182  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 3.435      ;
; 2.209  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 3.451      ;
; 2.273  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.522      ;
; 2.277  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.526      ;
; 2.324  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 3.577      ;
; 2.430  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 3.683      ;
; 2.435  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.684      ;
; 2.469  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 3.644      ;
; 2.490  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 3.743      ;
; 2.540  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 3.789      ;
; 2.548  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 3.780      ;
; 2.579  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 3.820      ;
; 2.601  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 3.842      ;
; 2.602  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 3.843      ;
; 2.608  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 3.861      ;
; 2.691  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 3.923      ;
; 2.692  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 3.933      ;
; 2.694  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 3.936      ;
; 2.698  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 3.930      ;
; 2.701  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 3.954      ;
; 2.703  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 3.935      ;
; 2.716  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 3.957      ;
; 2.720  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 3.961      ;
; 2.732  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 3.985      ;
; 2.732  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 3.973      ;
; 2.851  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.104      ;
; 2.862  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.094      ;
; 2.865  ; MCP3202_Driver:U2|MCP3202_AD1[11] ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.118      ;
; 2.881  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 4.130      ;
; 2.888  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.141      ;
; 2.892  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.124      ;
; 2.946  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.178      ;
; 2.959  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 4.134      ;
; 2.972  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.204      ;
; 2.988  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.220      ;
; 2.989  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.221      ;
; 2.993  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.225      ;
; 3.023  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 4.272      ;
; 3.038  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.212      ; 4.270      ;
; 3.047  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.220      ; 4.287      ;
; 3.059  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.312      ;
; 3.069  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.155      ; 4.244      ;
; 3.085  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 4.326      ;
; 3.089  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.342      ;
; 3.111  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.364      ;
; 3.112  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.365      ;
; 3.131  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.229      ; 4.380      ;
; 3.132  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.220      ; 4.372      ;
; 3.146  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.399      ;
; 3.149  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 4.396      ;
; 3.162  ; MCP3202_Driver:U2|MCP3202_AD1[10] ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.220      ; 4.402      ;
; 3.171  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.424      ;
; 3.171  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 4.418      ;
; 3.172  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 4.419      ;
; 3.190  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 4.431      ;
; 3.196  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 4.443      ;
; 3.202  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.455      ;
; 3.225  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.215      ; 4.460      ;
; 3.230  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.483      ;
; 3.234  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.215      ; 4.469      ;
; 3.242  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; LCM_com_data2[15][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.495      ;
; 3.262  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 4.509      ;
; 3.271  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.215      ; 4.506      ;
; 3.278  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; LCM_com_data2[16][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.221      ; 4.519      ;
; 3.282  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.233      ; 4.535      ;
; 3.286  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 4.533      ;
; 3.290  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.227      ; 4.537      ;
; 3.292  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.215      ; 4.527      ;
; 3.321  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 4.563      ;
; 3.324  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.215      ; 4.559      ;
; 3.329  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.220      ; 4.569      ;
; 3.332  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.222      ; 4.574      ;
; 3.359  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; LCM_com_data2[15][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.220      ; 4.599      ;
; 3.369  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; LCM_com_data2[16][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.215      ; 4.604      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[0]'                                                                                                          ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.262 ; LCM_RESET                    ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.640      ;
; -0.233 ; LCM_RESET                    ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.669      ;
; -0.203 ; LCM_RESET                    ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.699      ;
; -0.165 ; LCM_RESET                    ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.737      ;
; -0.149 ; LCM_RESET                    ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.753      ;
; -0.117 ; LCM_RESET                    ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.695      ; 1.787      ;
; -0.116 ; LCM_RESET                    ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.786      ;
; -0.114 ; LCM_RESET                    ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.695      ; 1.790      ;
; -0.114 ; LCM_RESET                    ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.695      ; 1.790      ;
; -0.097 ; LCM_RESET                    ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.692      ; 1.804      ;
; -0.097 ; LCM_RESET                    ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.692      ; 1.804      ;
; -0.097 ; LCM_RESET                    ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.692      ; 1.804      ;
; -0.093 ; LCM_RESET                    ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.809      ;
; -0.086 ; LCM_RESET                    ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.814      ;
; -0.086 ; LCM_RESET                    ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.814      ;
; -0.086 ; LCM_RESET                    ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.814      ;
; -0.086 ; LCM_RESET                    ; LCM_com_data[16][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.814      ;
; -0.086 ; LCM_RESET                    ; LCM_com_data[8][6]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.814      ;
; -0.086 ; LCM_RESET                    ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.814      ;
; -0.086 ; LCM_RESET                    ; LCM_com_data[15][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.814      ;
; -0.074 ; LCM_RESET                    ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.685      ; 1.820      ;
; -0.074 ; LCM_RESET                    ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.685      ; 1.820      ;
; -0.071 ; LCM_RESET                    ; LCM_com_data[0][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.689      ; 1.827      ;
; -0.071 ; LCM_RESET                    ; LCM_com_data[2][7]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.689      ; 1.827      ;
; -0.071 ; LCM_RESET                    ; LCM_com_data[10][5]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.689      ; 1.827      ;
; -0.066 ; LCM_RESET                    ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.696      ; 1.839      ;
; -0.061 ; LCM_RESET                    ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.839      ;
; -0.056 ; LCM_RESET                    ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.694      ; 1.847      ;
; -0.049 ; LCM_RESET                    ; LCM_com_data[13][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.690      ; 1.850      ;
; -0.049 ; LCM_RESET                    ; LCM_com_data[14][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.690      ; 1.850      ;
; -0.049 ; LCM_RESET                    ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.690      ; 1.850      ;
; -0.047 ; LCM_RESET                    ; LCM_com_data[2][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.855      ;
; -0.047 ; LCM_RESET                    ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.693      ; 1.855      ;
; -0.039 ; LCM_RESET                    ; LCM_com_data[12][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.694      ; 1.864      ;
; -0.039 ; LCM_RESET                    ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.694      ; 1.864      ;
; -0.039 ; LCM_RESET                    ; LCM_com_data[15][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.694      ; 1.864      ;
; -0.039 ; LCM_RESET                    ; LCM_com_data[16][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.694      ; 1.864      ;
; -0.039 ; LCM_RESET                    ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.694      ; 1.864      ;
; -0.019 ; LCM_RESET                    ; LCM_com_data[13][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.881      ;
; -0.019 ; LCM_RESET                    ; LCM_com_data[16][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.881      ;
; -0.019 ; LCM_RESET                    ; LCM_com_data[11][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.691      ; 1.881      ;
; -0.018 ; LCM_RESET                    ; LCM_com_data[2][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.696      ; 1.887      ;
; -0.018 ; LCM_RESET                    ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.696      ; 1.887      ;
; -0.018 ; LCM_RESET                    ; LCM_com_data[12][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.696      ; 1.887      ;
; 0.043  ; LCMP_RESET                   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.685      ; 1.937      ;
; 0.043  ; LCM_RESET                    ; LCM_com_data[15][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.687      ; 1.939      ;
; 0.059  ; LCMP_RESET                   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 1.961      ;
; 0.059  ; LCMP_RESET                   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 1.961      ;
; 0.075  ; LCMP_RESET                   ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.692      ; 1.976      ;
; 0.113  ; LCMP_RESET                   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.013      ;
; 0.143  ; LCMP_RESET                   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.045      ;
; 0.153  ; LCMP_RESET                   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.692      ; 2.054      ;
; 0.166  ; LCMPok                       ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; LCM_INI[4]                   ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; LCM_INI[1]                   ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.172  ; LCMP_RESET                   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.074      ;
; 0.172  ; LCMP_RESET                   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.074      ;
; 0.198  ; LCMP_RESET                   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.696      ; 2.103      ;
; 0.213  ; LCMP_RESET                   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.692      ; 2.114      ;
; 0.221  ; LCMP_RESET                   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.124      ;
; 0.237  ; LCMP_RESET                   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.695      ; 2.141      ;
; 0.244  ; LCMP_RESET                   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.695      ; 2.148      ;
; 0.244  ; LCMP_RESET                   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.695      ; 2.148      ;
; 0.283  ; LCMP_RESET                   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.685      ; 2.177      ;
; 0.299  ; LCM[1]                       ; DBi[7]                        ; FD[17]       ; FD[0]       ; 0.000        ; 1.292      ; 1.695      ;
; 0.309  ; LCMP_RESET                   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.209      ;
; 0.309  ; LCMP_RESET                   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.209      ;
; 0.309  ; LCMP_RESET                   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.209      ;
; 0.309  ; LCMP_RESET                   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.209      ;
; 0.309  ; LCMP_RESET                   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.209      ;
; 0.309  ; LCMP_RESET                   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.209      ;
; 0.309  ; LCMP_RESET                   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.209      ;
; 0.320  ; LCMP_RESET                   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.689      ; 2.218      ;
; 0.320  ; LCMP_RESET                   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.689      ; 2.218      ;
; 0.320  ; LCMP_RESET                   ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.689      ; 2.218      ;
; 0.328  ; LCMP_RESET                   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.230      ;
; 0.328  ; LCMP_RESET                   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.230      ;
; 0.335  ; LCMP_RESET                   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.690      ; 2.234      ;
; 0.335  ; LCMP_RESET                   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.690      ; 2.234      ;
; 0.335  ; LCMP_RESET                   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.690      ; 2.234      ;
; 0.335  ; LCM_RESET                    ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.693      ; 1.737      ;
; 0.338  ; LCMP_RESET                   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.241      ;
; 0.338  ; LCMP_RESET                   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.241      ;
; 0.338  ; LCMP_RESET                   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.241      ;
; 0.338  ; LCMP_RESET                   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.241      ;
; 0.338  ; LCMP_RESET                   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.241      ;
; 0.352  ; LCMP_RESET                   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.252      ;
; 0.352  ; LCMP_RESET                   ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.252      ;
; 0.352  ; LCMP_RESET                   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.252      ;
; 0.353  ; LCMP_RESET                   ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.696      ; 2.258      ;
; 0.353  ; LCMP_RESET                   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.696      ; 2.258      ;
; 0.353  ; LCMP_RESET                   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.696      ; 2.258      ;
; 0.355  ; LCM[1]                       ; DBi[1]                        ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 1.752      ;
; 0.361  ; LCM_4bit_driver:LCMset|LCMok ; LCM_RESET                     ; FD[7]        ; FD[0]       ; 0.000        ; 0.093      ; 0.558      ;
; 0.372  ; LCM_RESET                    ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.693      ; 1.774      ;
; 0.377  ; LCM_INI[4]                   ; RS                            ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.517      ;
; 0.377  ; LCM_RESET                    ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.693      ; 1.779      ;
; 0.387  ; LCM[1]                       ; DBi[0]                        ; FD[17]       ; FD[0]       ; 0.000        ; 1.296      ; 1.787      ;
; 0.392  ; LCM[1]                       ; DBi[4]                        ; FD[17]       ; FD[0]       ; 0.000        ; 1.294      ; 1.790      ;
; 0.394  ; LCM_RESET                    ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.693      ; 1.796      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.079 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.200      ; 0.299      ;
; 0.082 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.199      ; 0.301      ;
; 0.083 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.202      ; 0.305      ;
; 0.086 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.199      ; 0.305      ;
; 0.088 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.199      ; 0.307      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[17]'                                                                                        ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.158 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.045      ; 0.307      ;
; 0.250 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.390      ;
; 0.279 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.419      ;
; 0.279 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.419      ;
; 0.285 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.425      ;
; 0.286 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.427      ;
; 0.295 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.435      ;
; 0.305 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.073      ; 0.482      ;
; 0.347 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.487      ;
; 0.352 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.492      ;
; 0.353 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.493      ;
; 0.354 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.494      ;
; 0.434 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.574      ;
; 0.435 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.575      ;
; 0.438 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.578      ;
; 0.438 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.578      ;
; 0.441 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.581      ;
; 0.441 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.581      ;
; 0.444 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.584      ;
; 0.444 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.584      ;
; 0.447 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.587      ;
; 0.447 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.587      ;
; 0.495 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.635      ;
; 0.497 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.637      ;
; 0.498 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.638      ;
; 0.500 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.640      ;
; 0.500 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.640      ;
; 0.501 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.641      ;
; 0.502 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.642      ;
; 0.504 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.644      ;
; 0.504 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.644      ;
; 0.507 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.647      ;
; 0.507 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.647      ;
; 0.510 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.650      ;
; 0.510 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.650      ;
; 0.512 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.652      ;
; 0.513 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.653      ;
; 0.513 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.653      ;
; 0.515 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.655      ;
; 0.558 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.698      ;
; 0.561 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.701      ;
; 0.563 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.703      ;
; 0.563 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.703      ;
; 0.564 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.704      ;
; 0.566 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.706      ;
; 0.566 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.706      ;
; 0.567 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.707      ;
; 0.570 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.710      ;
; 0.573 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.713      ;
; 0.575 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.714      ;
; 0.576 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.716      ;
; 0.576 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.716      ;
; 0.579 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.719      ;
; 0.579 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.719      ;
; 0.603 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.742      ;
; 0.629 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.769      ;
; 0.629 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.769      ;
; 0.630 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.770      ;
; 0.632 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.772      ;
; 0.632 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.772      ;
; 0.633 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.772      ;
; 0.633 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.773      ;
; 0.642 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.782      ;
; 0.642 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.782      ;
; 0.645 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.785      ;
; 0.645 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.785      ;
; 0.655 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.794      ;
; 0.696 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.836      ;
; 0.699 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.839      ;
; 0.708 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.848      ;
; 0.711 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.851      ;
; 0.715 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.854      ;
; 0.718 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.857      ;
; 0.731 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.870      ;
; 0.745 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.884      ;
; 0.768 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.907      ;
; 0.779 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.918      ;
; 0.784 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.923      ;
; 0.980 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 0.000        ; 0.201      ; 1.285      ;
; 1.020 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.020 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.048      ; 1.172      ;
; 1.060 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.075      ; 1.239      ;
; 1.131 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
; 1.131 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
; 1.131 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
; 1.131 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
; 1.131 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
; 1.131 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
; 1.131 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
; 1.131 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 0.000        ; 0.202      ; 1.437      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.174 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.184 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.325      ;
; 0.184 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.325      ;
; 0.185 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.185 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.326      ;
; 0.186 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.327      ;
; 0.187 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.328      ;
; 0.187 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.328      ;
; 0.189 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.329      ;
; 0.242 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.383      ;
; 0.244 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.385      ;
; 0.244 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.385      ;
; 0.245 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.386      ;
; 0.286 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.427      ;
; 0.297 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.437      ;
; 0.305 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.446      ;
; 0.307 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.447      ;
; 0.309 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.450      ;
; 0.435 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.575      ;
; 0.445 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.585      ;
; 0.446 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.587      ;
; 0.446 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.586      ;
; 0.448 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.588      ;
; 0.456 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.596      ;
; 0.459 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.599      ;
; 0.478 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 0.615      ;
; 0.480 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.616      ;
; 0.486 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.627      ;
; 0.493 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.629      ;
; 0.497 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.633      ;
; 0.498 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.634      ;
; 0.506 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.642      ;
; 0.509 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.649      ;
; 0.512 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.652      ;
; 0.522 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.525 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.665      ;
; 0.527 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.059      ; 0.690      ;
; 0.578 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 0.715      ;
; 0.585 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.726      ;
; 0.592 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.728      ;
; 0.594 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.038      ; 0.736      ;
; 0.595 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.731      ;
; 0.603 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 0.740      ;
; 0.616 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.757      ;
; 0.626 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.767      ;
; 0.641 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.059      ; 0.804      ;
; 0.644 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.785      ;
; 0.707 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.848      ;
; 0.721 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.861      ;
; 0.721 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.861      ;
; 0.721 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.861      ;
; 0.721 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.861      ;
; 0.721 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.861      ;
; 0.742 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.878      ;
; 0.752 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.033      ; 0.889      ;
; 0.755 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.896      ;
; 0.755 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.896      ;
; 0.776 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.059      ; 0.939      ;
; 0.783 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[4]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.092      ; 0.979      ;
; 0.783 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[3]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.092      ; 0.979      ;
; 0.783 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[1]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.092      ; 0.979      ;
; 0.783 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[2]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.092      ; 0.979      ;
; 0.783 ; MCP3202_RESET                     ; MCP3202_Driver:U2|i[0]            ; FD[17]       ; FD[4]       ; 0.000        ; 0.092      ; 0.979      ;
; 0.787 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.927      ;
; 0.787 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.927      ;
; 0.787 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.927      ;
; 0.787 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.059      ; 0.970      ;
; 0.818 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.959      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.825 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 1.022      ;
; 0.827 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.968      ;
; 0.842 ; MCP3202_RESET                     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[17]       ; FD[4]       ; 0.000        ; 0.094      ; 1.040      ;
; 0.854 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.994      ;
; 0.854 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.994      ;
; 0.854 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.994      ;
; 0.854 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.994      ;
; 0.854 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.994      ;
; 0.885 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.026      ;
; 0.885 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.026      ;
; 0.885 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.026      ;
; 0.885 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.026      ;
; 0.885 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.026      ;
; 0.885 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.026      ;
; 0.885 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 1.026      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.072     ; 0.199      ;
; 0.213 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.353      ;
; 0.218 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.065     ; 0.257      ;
; 0.226 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.063     ; 0.267      ;
; 0.227 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.367      ;
; 0.228 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.064     ; 0.268      ;
; 0.232 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; -0.064     ; 0.272      ;
; 0.282 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.422      ;
; 0.284 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.424      ;
; 0.291 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.431      ;
; 0.301 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.441      ;
; 0.308 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.448      ;
; 0.311 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.451      ;
; 0.313 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.068      ; 0.485      ;
; 0.317 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.457      ;
; 0.317 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.457      ;
; 0.334 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.474      ;
; 0.351 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.491      ;
; 0.352 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.492      ;
; 0.353 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.493      ;
; 0.353 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.493      ;
; 0.358 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.498      ;
; 0.359 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.499      ;
; 0.373 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.513      ;
; 0.386 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.061      ; 0.551      ;
; 0.422 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.562      ;
; 0.431 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.571      ;
; 0.433 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.573      ;
; 0.448 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.588      ;
; 0.449 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.589      ;
; 0.451 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.591      ;
; 0.452 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.592      ;
; 0.482 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.622      ;
; 0.485 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.625      ;
; 0.493 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.633      ;
; 0.494 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.634      ;
; 0.496 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.636      ;
; 0.497 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.637      ;
; 0.499 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.639      ;
; 0.501 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.508 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.648      ;
; 0.509 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.649      ;
; 0.511 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.651      ;
; 0.512 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.652      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.515 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.517 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.657      ;
; 0.518 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.658      ;
; 0.560 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.700      ;
; 0.563 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.703      ;
; 0.571 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.711      ;
; 0.574 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.714      ;
; 0.575 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.715      ;
; 0.578 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.718      ;
; 0.580 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.720      ;
; 0.581 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.583 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.723      ;
; 0.584 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.724      ;
; 0.584 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.724      ;
; 0.591 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.058      ; 0.753      ;
; 0.593 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.733      ;
; 0.603 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 0.738      ;
; 0.628 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.054      ; 0.786      ;
; 0.637 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.777      ;
; 0.640 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.780      ;
; 0.645 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 0.780      ;
; 0.646 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.786      ;
; 0.649 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.789      ;
; 0.670 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.811      ;
; 0.686 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 0.821      ;
; 0.687 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 0.822      ;
; 0.703 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.843      ;
; 0.706 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.846      ;
; 0.709 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.709 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.718 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.859      ;
; 0.738 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.041      ; 0.883      ;
; 0.748 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.888      ;
; 0.748 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.888      ;
; 0.766 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.907      ;
; 0.788 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.929      ;
; 0.801 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.062      ; 0.967      ;
; 0.818 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.030      ; 0.952      ;
; 0.824 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.964      ;
; 0.824 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.964      ;
; 0.841 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.030      ; 0.975      ;
; 0.852 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.041      ; 0.997      ;
; 0.852 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.992      ;
; 0.852 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.992      ;
; 0.898 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 1.033      ;
; 0.898 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 1.033      ;
; 0.898 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.031      ; 1.033      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.317 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.864      ;
; -2.317 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.864      ;
; -2.317 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.864      ;
; -2.317 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.864      ;
; -2.317 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.864      ;
; -2.317 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.440     ; 2.864      ;
; -2.317 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.439     ; 2.865      ;
; -2.317 ; LCMx[1]   ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.445     ; 2.859      ;
; -2.317 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.439     ; 2.865      ;
; -2.310 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.437     ; 2.860      ;
; -2.310 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.437     ; 2.860      ;
; -2.310 ; LCMx[1]   ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 2.861      ;
; -2.310 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 2.861      ;
; -2.310 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.436     ; 2.861      ;
; -2.308 ; LCMx[1]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 2.857      ;
; -2.308 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 2.857      ;
; -2.308 ; LCMx[1]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 2.857      ;
; -2.308 ; LCMx[1]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 2.857      ;
; -2.308 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.438     ; 2.857      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.443     ; 2.851      ;
; -2.307 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.437     ; 2.857      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.443     ; 2.851      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 2.853      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.852      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.852      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.443     ; 2.851      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.852      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 2.853      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.852      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 2.853      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 2.853      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.852      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.442     ; 2.852      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 2.853      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 2.853      ;
; -2.307 ; LCMx[1]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.441     ; 2.853      ;
; -2.179 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.644      ;
; -2.179 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.644      ;
; -2.179 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.644      ;
; -2.179 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.644      ;
; -2.179 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.644      ;
; -2.179 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.522     ; 2.644      ;
; -2.179 ; LCMx[0]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.521     ; 2.645      ;
; -2.179 ; LCMx[0]   ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.527     ; 2.639      ;
; -2.179 ; LCMx[0]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.521     ; 2.645      ;
; -2.172 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.519     ; 2.640      ;
; -2.172 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.519     ; 2.640      ;
; -2.172 ; LCMx[0]   ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.518     ; 2.641      ;
; -2.172 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.518     ; 2.641      ;
; -2.172 ; LCMx[0]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.518     ; 2.641      ;
; -2.170 ; LCMx[0]   ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 2.637      ;
; -2.170 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 2.637      ;
; -2.170 ; LCMx[0]   ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 2.637      ;
; -2.170 ; LCMx[0]   ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 2.637      ;
; -2.170 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.520     ; 2.637      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.525     ; 2.631      ;
; -2.169 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.519     ; 2.637      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.525     ; 2.631      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 2.633      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 2.632      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 2.632      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.525     ; 2.631      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 2.632      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 2.633      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 2.632      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 2.633      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 2.633      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 2.632      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.524     ; 2.632      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 2.633      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 2.633      ;
; -2.169 ; LCMx[0]   ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.523     ; 2.633      ;
; -0.267 ; LCM[0]    ; LCMPok                        ; FD[17]       ; FD[0]       ; 1.000        ; 1.187      ; 2.441      ;
; -0.267 ; LCM[0]    ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 1.000        ; 1.187      ; 2.441      ;
; -0.267 ; LCM[0]    ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 1.000        ; 1.187      ; 2.441      ;
; -0.267 ; LCM[0]    ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.187      ; 2.441      ;
; -0.267 ; LCM[0]    ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 1.000        ; 1.187      ; 2.441      ;
; -0.267 ; LCM[0]    ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.187      ; 2.441      ;
; -0.267 ; LCM[0]    ; LCM_com_data[2][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 1.188      ; 2.442      ;
; -0.267 ; LCM[0]    ; LCM_com_data[15][1]           ; FD[17]       ; FD[0]       ; 1.000        ; 1.182      ; 2.436      ;
; -0.267 ; LCM[0]    ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.188      ; 2.442      ;
; -0.260 ; LCM[0]    ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.190      ; 2.437      ;
; -0.260 ; LCM[0]    ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.190      ; 2.437      ;
; -0.260 ; LCM[0]    ; LCM_com_data[2][3]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 1.191      ; 2.438      ;
; -0.260 ; LCM[0]    ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 1.191      ; 2.438      ;
; -0.260 ; LCM[0]    ; LCM_com_data[12][6]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.191      ; 2.438      ;
; -0.258 ; LCM[0]    ; LCM_com_data[12][7]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.189      ; 2.434      ;
; -0.258 ; LCM[0]    ; LCM_com_data[19][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.189      ; 2.434      ;
; -0.258 ; LCM[0]    ; LCM_com_data[15][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.189      ; 2.434      ;
; -0.258 ; LCM[0]    ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.189      ; 2.434      ;
; -0.258 ; LCM[0]    ; LCM_com_data[18][1]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.189      ; 2.434      ;
; -0.257 ; LCM[0]    ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 1.000        ; 1.184      ; 2.428      ;
; -0.257 ; LCM[0]    ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 1.000        ; 1.190      ; 2.434      ;
; -0.257 ; LCM[0]    ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 1.000        ; 1.184      ; 2.428      ;
; -0.257 ; LCM[0]    ; LCM_com_data[7][1]~_emulated  ; FD[17]       ; FD[0]       ; 1.000        ; 1.186      ; 2.430      ;
; -0.257 ; LCM[0]    ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.185      ; 2.429      ;
; -0.257 ; LCM[0]    ; LCM_com_data[14][0]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.185      ; 2.429      ;
; -0.257 ; LCM[0]    ; LCM_com_data[10][5]           ; FD[17]       ; FD[0]       ; 1.000        ; 1.184      ; 2.428      ;
; -0.257 ; LCM[0]    ; LCM_com_data[13][3]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.185      ; 2.429      ;
; -0.257 ; LCM[0]    ; LCM_com_data[18][2]~_emulated ; FD[17]       ; FD[0]       ; 1.000        ; 1.186      ; 2.430      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.183 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.600      ; 2.375      ;
; 0.006  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.595      ; 2.181      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.599      ; 2.180      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.599      ; 2.180      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.599      ; 2.180      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.599      ; 2.180      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.594      ; 2.175      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.599      ; 2.180      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.593      ; 2.174      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.599      ; 2.180      ;
; 0.011  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.599      ; 2.180      ;
; 0.012  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.600      ; 2.180      ;
; 0.481  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.600      ; 2.211      ;
; 0.655  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.595      ; 2.032      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.599      ; 2.030      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.599      ; 2.030      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.599      ; 2.030      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.599      ; 2.030      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.594      ; 2.025      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.599      ; 2.030      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.593      ; 2.024      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.599      ; 2.030      ;
; 0.661  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.599      ; 2.030      ;
; 0.662  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.600      ; 2.030      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.086 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.086     ; 0.987      ;
; -0.086 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.086     ; 0.987      ;
; 0.182  ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.073     ; 0.732      ;
; 0.182  ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.073     ; 0.732      ;
; 0.182  ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.073     ; 0.732      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[7]'                                                                                              ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.035 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.677      ; 1.921      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.676      ; 1.921      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.676      ; 1.921      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.676      ; 1.921      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.676      ; 1.921      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.671      ; 1.916      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.676      ; 1.921      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.670      ; 1.915      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.676      ; 1.921      ;
; 0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.676      ; 1.921      ;
; 0.042 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.672      ; 1.923      ;
; 0.209 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.677      ; 2.095      ;
; 0.686 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.677      ; 2.072      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.676      ; 2.072      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.676      ; 2.072      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.676      ; 2.072      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.676      ; 2.072      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.671      ; 2.067      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.676      ; 2.072      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.670      ; 2.066      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.676      ; 2.072      ;
; 0.687 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.676      ; 2.072      ;
; 0.692 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.672      ; 2.073      ;
; 0.873 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.677      ; 2.259      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[0]'                                                                                    ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.190      ;
; 0.290 ; LCMP_RESET ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.190      ;
; 0.290 ; LCMP_RESET ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.190      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.689      ; 2.189      ;
; 0.291 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.695      ; 2.195      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.689      ; 2.189      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.194      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.194      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.191      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.690      ; 2.190      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.690      ; 2.190      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.689      ; 2.189      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.194      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.191      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.191      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.191      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.690      ; 2.190      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.191      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.194      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.191      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.694      ; 2.194      ;
; 0.291 ; LCMP_RESET ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.691      ; 2.191      ;
; 0.293 ; LCMP_RESET ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.696      ; 2.198      ;
; 0.293 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.696      ; 2.198      ;
; 0.293 ; LCMP_RESET ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.696      ; 2.198      ;
; 0.294 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.695      ; 2.198      ;
; 0.294 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.695      ; 2.198      ;
; 0.300 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.300 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.300 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.300 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.300 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.300 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.300 ; LCMP_RESET ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.300 ; LCMP_RESET ; LCM_com_data[15][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.687      ; 2.196      ;
; 0.300 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.693      ; 2.202      ;
; 0.763 ; LCM[1]     ; LCM_com_data[7][1]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[13][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.290      ; 2.157      ;
; 0.763 ; LCM[1]     ; LCM_com_data[14][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.290      ; 2.157      ;
; 0.763 ; LCM[1]     ; LCM_com_data[13][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[18][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[16][2]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[18][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[16][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[15][0]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.290      ; 2.157      ;
; 0.763 ; LCM[1]     ; LCM_com_data[11][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[8][6]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[18][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.763 ; LCM[1]     ; LCM_com_data[15][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.291      ; 2.158      ;
; 0.764 ; LCM[1]     ; LCM_com_data[0][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.289      ; 2.157      ;
; 0.764 ; LCM[1]     ; LCM_INI[3]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.295      ; 2.163      ;
; 0.764 ; LCM[1]     ; LCM_com_data[2][7]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.289      ; 2.157      ;
; 0.764 ; LCM[1]     ; LCM_com_data[12][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.294      ; 2.162      ;
; 0.764 ; LCM[1]     ; LCM_com_data[19][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.294      ; 2.162      ;
; 0.764 ; LCM[1]     ; LCM_com_data[10][5]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.289      ; 2.157      ;
; 0.764 ; LCM[1]     ; LCM_com_data[15][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.294      ; 2.162      ;
; 0.764 ; LCM[1]     ; LCM_com_data[16][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.294      ; 2.162      ;
; 0.764 ; LCM[1]     ; LCM_com_data[18][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.294      ; 2.162      ;
; 0.766 ; LCM[1]     ; LCM_INI[2]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.295      ; 2.165      ;
; 0.766 ; LCM[1]     ; LCM_INI[0]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.295      ; 2.165      ;
; 0.766 ; LCM[1]     ; LCM_com_data[2][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.296      ; 2.166      ;
; 0.766 ; LCM[1]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.296      ; 2.166      ;
; 0.766 ; LCM[1]     ; LCM_com_data[12][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.296      ; 2.166      ;
; 0.770 ; LCM[1]     ; LCMPok                        ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.770 ; LCM[1]     ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.770 ; LCM[1]     ; \LCM_P:SW                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.770 ; LCM[1]     ; LCM_INI[4]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.770 ; LCM[1]     ; LN~_emulated                  ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.770 ; LCM[1]     ; LCM_INI[1]                    ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.770 ; LCM[1]     ; LCM_com_data[2][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.770 ; LCM[1]     ; LCM_com_data[16][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.293      ; 2.167      ;
; 0.771 ; LCM[1]     ; LCM_com_data[15][1]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.287      ; 2.162      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[13][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.690      ; 2.179      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[14][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.690      ; 2.179      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[16][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[16][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.690      ; 2.179      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[11][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[8][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.780 ; LCMP_RESET ; LCM_com_data[15][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.691      ; 2.180      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.689      ; 2.179      ;
; 0.781 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.695      ; 2.185      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.689      ; 2.179      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[12][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.694      ; 2.184      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.694      ; 2.184      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[10][5]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.689      ; 2.179      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[15][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.694      ; 2.184      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[16][3]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.694      ; 2.184      ;
; 0.781 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.694      ; 2.184      ;
; 0.783 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.695      ; 2.187      ;
; 0.783 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.695      ; 2.187      ;
; 0.783 ; LCMP_RESET ; LCM_com_data[2][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.696      ; 2.188      ;
; 0.783 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.696      ; 2.188      ;
; 0.783 ; LCMP_RESET ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.696      ; 2.188      ;
; 0.787 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; -0.500       ; 1.693      ; 2.189      ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.437 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 0.634      ;
; 0.437 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 0.634      ;
; 0.437 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.093      ; 0.634      ;
; 0.668 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.079      ; 0.851      ;
; 0.668 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.079      ; 0.851      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCMPok                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_RESET                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[15][0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[15][1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[2][3]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][6]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LN~_emulated                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; RS                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[3]                            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[6]                            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[1]                            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[5]                            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[7]                            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCMPok                            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                        ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                        ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_RESET                         ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][1]               ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][3]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][3]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated      ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LN~_emulated                      ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; RS                                ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; \LCM_P:SW                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[0]                            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[2]                            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[4]                            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[0][2]                ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][5]               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][2]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][5]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][0]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][0]               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][2]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][0]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][3]~_emulated      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[2][7]                ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][6]~_emulated      ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[3]|clk                        ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[6]|clk                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[1]|clk                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[5]|clk                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[7]|clk                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCMPok|clk                        ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]|clk                    ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]|clk                    ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_RESET|clk                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][7]~_emulated|clk ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[0]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[10]|clk            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[11]|clk            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[1]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[2]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[3]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[4]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[5]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[6]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[7]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[8]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ADs[9]|clk             ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_CS|clk                 ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_S|clk                  ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_ok|clk                 ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|i[0]|clk                       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|i[1]|clk                       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|i[2]|clk                       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|i[3]|clk                       ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|i[4]|clk                       ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_CLK|clk                ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[10]|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[11]|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[4]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[5]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[6]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[7]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[8]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD1[9]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_tryN[0]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.659 ; 0.659        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.659 ; 0.659        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.659 ; 0.659        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.660 ; 0.660        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.664 ; 0.664        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.666 ; 0.666        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]                   ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]                   ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][3]|datac             ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][1]|datac             ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]                   ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac             ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datac             ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][2]|datac             ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|inclk[0] ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|outclk   ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[14][0]~latch|datad        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[2][3]~latch|datad         ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datad                         ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|datad           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch              ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[2][3]~latch               ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|combout         ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|combout         ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0|datad           ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][0]~latch              ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[2][3]~latch               ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[14][0]~latch|datad        ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[2][3]~latch|datad         ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|datad                         ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|inclk[0] ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]~0clkctrl|outclk   ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datad              ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datac             ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][2]|datac             ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][2]|datac             ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.645 ; 0.645        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][0]|datac             ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][1]|datac             ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]|datac             ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][2]                   ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][2]                   ;
; 0.647 ; 0.647        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][3]|datac             ;
; 0.648 ; 0.648        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][0]                   ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][3]|datac             ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][1]                   ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][1]                   ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][3]                   ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[16][3]                   ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 1.082 ; 1.705 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 1.772 ; 2.487 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.015 ; 1.659 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.015 ; 1.659 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -0.857 ; -1.475 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.521 ; -1.150 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.744 ; -1.375 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.744 ; -1.375 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 4.926 ; 5.139 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 4.796 ; 5.021 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 4.574 ; 4.749 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 4.749 ; 4.948 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.926 ; 5.139 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.187 ; 4.306 ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 5.181 ; 5.437 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 4.276 ; 4.170 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 5.678 ; 5.774 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 4.744 ; 4.744 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 4.744 ; 4.744 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 4.744 ; 4.744 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 5.678 ; 5.774 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.853 ; 3.936 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 4.024 ; 4.090 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.225 ; 4.392 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 4.743 ; 4.855 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 4.690 ; 4.848 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 4.652 ; 4.781 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.689 ; 4.775 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.743 ; 4.855 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 4.194 ; 4.239 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 3.685 ; 3.723 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.154 ; 3.323 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 3.522 ; 3.673 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.685 ; 3.723 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 2.544 ; 2.648 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.037 ; 3.086 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 4.439 ; 4.607 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 4.617 ; 4.824 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 4.439 ; 4.607 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 4.580 ; 4.765 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.743 ; 4.935 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.054 ; 4.153 ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 5.059 ; 5.309 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 4.152 ; 4.051 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.747 ; 3.827 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 3.894 ; 3.953 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.104 ; 4.264 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 2.479 ; 2.591 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.005 ; 3.148 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 3.303 ; 3.408 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.308 ; 3.391 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 2.479 ; 2.591 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 2.841 ; 2.896 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 2.486 ; 2.583 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.081 ; 3.244 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 3.420 ; 3.556 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.566 ; 3.609 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 2.486 ; 2.583 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 2.969 ; 3.017 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -48.938   ; -1.659  ; -6.188   ; 0.035   ; -3.000              ;
;  FD[0]           ; -7.821    ; -0.295  ; -6.188   ; 0.290   ; -1.487              ;
;  FD[17]          ; -6.236    ; 0.158   ; N/A      ; N/A     ; -1.487              ;
;  FD[4]           ; -3.541    ; 0.166   ; -1.320   ; 0.437   ; -1.487              ;
;  FD[7]           ; -3.610    ; 0.167   ; -0.579   ; 0.035   ; -1.487              ;
;  LCMP_RESET      ; -48.938   ; -0.631  ; N/A      ; N/A     ; 0.066               ;
;  LCM_RESET       ; -0.744    ; 0.079   ; N/A      ; N/A     ; 0.248               ;
;  gckP31          ; -2.044    ; -1.659  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1115.411 ; -19.518 ; -231.302 ; 0.0     ; -203.745            ;
;  FD[0]           ; -332.957  ; -3.550  ; -222.429 ; 0.000   ; -66.915             ;
;  FD[17]          ; -50.041   ; 0.000   ; N/A      ; N/A     ; -22.305             ;
;  FD[4]           ; -109.942  ; 0.000   ; -4.884   ; 0.000   ; -52.045             ;
;  FD[7]           ; -42.013   ; 0.000   ; -3.989   ; 0.000   ; -32.714             ;
;  LCMP_RESET      ; -552.836  ; -2.520  ; N/A      ; N/A     ; 0.000               ;
;  LCM_RESET       ; -3.675    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  gckP31          ; -23.947   ; -15.373 ; N/A      ; N/A     ; -29.766             ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.253 ; 2.493 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 4.005 ; 4.054 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.980 ; 2.255 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.980 ; 2.255 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -0.857 ; -1.475 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.521 ; -0.869 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.744 ; -1.296 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.744 ; -1.296 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 11.149 ; 10.678 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.645 ; 10.355 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 10.165 ; 9.841  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 10.600 ; 10.270 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 11.149 ; 10.678 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 9.192  ; 9.010  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.681 ; 10.636 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.854  ; 9.012  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 12.257 ; 11.867 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 9.763  ; 9.482  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 9.815  ; 9.579  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 10.101 ; 9.886  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 12.257 ; 11.867 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.375  ; 8.166  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.815  ; 8.572  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 9.267  ; 9.110  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 10.613 ; 10.220 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 10.352 ; 10.078 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 10.279 ; 10.055 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 10.355 ; 10.140 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 10.613 ; 10.220 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 9.221  ; 8.932  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 7.565  ; 7.304  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 6.630  ; 6.399  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 7.384  ; 7.179  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 7.565  ; 7.304  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 5.461  ; 5.080  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 6.285  ; 5.993  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 4.439 ; 4.607 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 4.617 ; 4.824 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 4.439 ; 4.607 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 4.580 ; 4.765 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.743 ; 4.935 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.054 ; 4.153 ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 5.059 ; 5.309 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 4.152 ; 4.051 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 3.684 ; 3.684 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.747 ; 3.827 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 3.894 ; 3.953 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.104 ; 4.264 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 2.479 ; 2.591 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.005 ; 3.148 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 3.303 ; 3.408 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.308 ; 3.391 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 2.479 ; 2.591 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 2.841 ; 2.896 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 2.486 ; 2.583 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.081 ; 3.244 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 3.420 ; 3.556 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 3.566 ; 3.609 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 2.486 ; 2.583 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 2.969 ; 3.017 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; MCP3202_Di    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CLK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RSo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RWo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Eo            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DB_io[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCP3202_Do              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gckP31                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstP99                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1196         ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 1277         ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 46           ; 46       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1349         ; 329      ; 0        ; 0        ;
; FD[4]      ; FD[4]      ; 445          ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[4]      ; 30           ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 15           ; 0        ; 0        ; 0        ;
; FD[4]      ; FD[17]     ; 17           ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 159          ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 18           ; 18       ; 0        ; 0        ;
; FD[4]      ; gckP31     ; 14           ; 14       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 11           ; 11       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 1            ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 127          ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]      ; LCMP_RESET ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 13           ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1196         ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 1277         ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 46           ; 46       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1349         ; 329      ; 0        ; 0        ;
; FD[4]      ; FD[4]      ; 445          ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[4]      ; 30           ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 15           ; 0        ; 0        ; 0        ;
; FD[4]      ; FD[17]     ; 17           ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 159          ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 18           ; 18       ; 0        ; 0        ;
; FD[4]      ; gckP31     ; 14           ; 14       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 11           ; 11       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 1            ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 127          ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]      ; LCMP_RESET ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 13           ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 72       ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 108      ; 36       ; 0        ; 0        ;
; FD[17]     ; FD[4]    ; 5        ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 72       ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 108      ; 36       ; 0        ; 0        ;
; FD[17]     ; FD[4]    ; 5        ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 10 12:47:16 2018
Info: Command: quartus_sta CH11_LM35_ADC_1 -c CH11_LM35_ADC_1
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "LN~latch|combout" is a latch
    Warning: Node "LCMx[0]|combout" is a latch
    Warning: Node "LCMx[1]|combout" is a latch
    Warning: Node "LCM_com_data[2][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[1][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[1][0]|combout" is a latch
    Warning: Node "LCM_com_data[12][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[15][1]|combout" is a latch
    Warning: Node "LCM_com_data2[16][2]|combout" is a latch
    Warning: Node "LCM_com_data2[15][0]|combout" is a latch
    Warning: Node "LCM_com_data2[15][3]|combout" is a latch
    Warning: Node "LCM_com_data2[18][2]|combout" is a latch
    Warning: Node "LCM_com_data2[18][0]|combout" is a latch
    Warning: Node "LCM_com_data2[16][0]|combout" is a latch
    Warning: Node "LCM_com_data2[16][3]|combout" is a latch
    Warning: Node "LCM_com_data2[18][3]|combout" is a latch
    Warning: Node "LCM_com_data2[16][1]|combout" is a latch
    Warning: Node "LCM_com_data2[18][1]|combout" is a latch
    Warning: Node "LCM_com_data2[15][2]|combout" is a latch
    Warning: Node "LCMset|DBii[0]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[1]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[2]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[3]~latch|combout" is a latch
    Warning: Node "LCMset|RSo~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'CH11_LM35_ADC_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name gckP31 gckP31
    Info: create_clock -period 1.000 -name FD[17] FD[17]
    Info: create_clock -period 1.000 -name FD[0] FD[0]
    Info: create_clock -period 1.000 -name FD[4] FD[4]
    Info: create_clock -period 1.000 -name FD[7] FD[7]
    Info: create_clock -period 1.000 -name LCMP_RESET LCMP_RESET
    Info: create_clock -period 1.000 -name LCM_RESET LCM_RESET
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -48.938
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -48.938      -552.836 LCMP_RESET 
    Info:    -7.821      -332.957 FD[0] 
    Info:    -6.236       -50.041 FD[17] 
    Info:    -3.610       -42.013 FD[7] 
    Info:    -3.541      -109.942 FD[4] 
    Info:    -2.044       -23.947 gckP31 
    Info:    -0.744        -3.675 LCM_RESET 
Info: Worst-case hold slack is -1.659
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.659       -15.373 gckP31 
    Info:    -0.631        -2.520 LCMP_RESET 
    Info:    -0.295        -1.625 FD[0] 
    Info:     0.151         0.000 LCM_RESET 
    Info:     0.418         0.000 FD[17] 
    Info:     0.434         0.000 FD[7] 
    Info:     0.436         0.000 FD[4] 
Info: Worst-case recovery slack is -6.188
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.188      -222.429 FD[0] 
    Info:    -1.320        -4.884 FD[4] 
    Info:    -0.579        -3.989 FD[7] 
Info: Worst-case removal slack is 0.099
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.099         0.000 FD[7] 
    Info:     0.514         0.000 FD[0] 
    Info:     0.987         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487       -66.915 FD[0] 
    Info:    -1.487       -52.045 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -22.305 FD[17] 
    Info:     0.185         0.000 LCMP_RESET 
    Info:     0.414         0.000 LCM_RESET 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -44.991
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -44.991      -508.623 LCMP_RESET 
    Info:    -7.208      -306.609 FD[0] 
    Info:    -5.760       -46.428 FD[17] 
    Info:    -3.314       -37.439 FD[7] 
    Info:    -3.279      -100.570 FD[4] 
    Info:    -1.699       -19.703 gckP31 
    Info:    -0.575        -2.837 LCM_RESET 
Info: Worst-case hold slack is -1.476
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.476       -13.884 gckP31 
    Info:    -0.562        -2.210 LCMP_RESET 
    Info:    -0.285        -1.125 FD[0] 
    Info:     0.128         0.000 LCM_RESET 
    Info:     0.368         0.000 FD[17] 
    Info:     0.383         0.000 FD[4] 
    Info:     0.383         0.000 FD[7] 
Info: Worst-case recovery slack is -5.616
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.616      -201.854 FD[0] 
    Info:    -1.171        -4.079 FD[4] 
    Info:    -0.308        -0.308 FD[7] 
Info: Worst-case removal slack is 0.080
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.080         0.000 FD[7] 
    Info:     0.388         0.000 FD[0] 
    Info:     0.905         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487       -66.915 FD[0] 
    Info:    -1.487       -52.045 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -22.305 FD[17] 
    Info:     0.066         0.000 LCMP_RESET 
    Info:     0.248         0.000 LCM_RESET 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -20.243
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -20.243      -227.470 LCMP_RESET 
    Info:    -2.942      -125.285 FD[0] 
    Info:    -2.138       -13.479 FD[17] 
    Info:    -0.959        -5.587 FD[7] 
    Info:    -0.922       -25.708 FD[4] 
    Info:    -0.349        -1.819 gckP31 
    Info:     0.209         0.000 LCM_RESET 
Info: Worst-case hold slack is -0.906
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.906        -9.645 gckP31 
    Info:    -0.472        -2.266 LCMP_RESET 
    Info:    -0.262        -3.550 FD[0] 
    Info:     0.079         0.000 LCM_RESET 
    Info:     0.158         0.000 FD[17] 
    Info:     0.166         0.000 FD[4] 
    Info:     0.167         0.000 FD[7] 
Info: Worst-case recovery slack is -2.317
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.317       -83.162 FD[0] 
    Info:    -0.183        -0.183 FD[7] 
    Info:    -0.086        -0.172 FD[4] 
Info: Worst-case removal slack is 0.035
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.035         0.000 FD[7] 
    Info:     0.290         0.000 FD[0] 
    Info:     0.437         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.008 gckP31 
    Info:    -1.000       -45.000 FD[0] 
    Info:    -1.000       -35.000 FD[4] 
    Info:    -1.000       -22.000 FD[7] 
    Info:    -1.000       -15.000 FD[17] 
    Info:     0.329         0.000 LCM_RESET 
    Info:     0.344         0.000 LCMP_RESET 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 306 megabytes
    Info: Processing ended: Sat Mar 10 12:47:22 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


