
CAMS.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000022c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000001b8  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000021  00800100  00800100  0000022c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000022c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000025c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000070  00000000  00000000  0000029c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000056c  00000000  00000000  0000030c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000002d6  00000000  00000000  00000878  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000c41  00000000  00000000  00000b4e  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000dc  00000000  00000000  00001790  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000fe40  00000000  00000000  0000186c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000002bd  00000000  00000000  000116ac  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000040  00000000  00000000  00011969  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_macro  00003c52  00000000  00000000  000119a9  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	33 c0       	rjmp	.+102    	; 0x68 <__ctors_end>
   2:	00 00       	nop
   4:	41 c0       	rjmp	.+130    	; 0x88 <__bad_interrupt>
   6:	00 00       	nop
   8:	3f c0       	rjmp	.+126    	; 0x88 <__bad_interrupt>
   a:	00 00       	nop
   c:	3d c0       	rjmp	.+122    	; 0x88 <__bad_interrupt>
   e:	00 00       	nop
  10:	3b c0       	rjmp	.+118    	; 0x88 <__bad_interrupt>
  12:	00 00       	nop
  14:	39 c0       	rjmp	.+114    	; 0x88 <__bad_interrupt>
  16:	00 00       	nop
  18:	37 c0       	rjmp	.+110    	; 0x88 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	35 c0       	rjmp	.+106    	; 0x88 <__bad_interrupt>
  1e:	00 00       	nop
  20:	33 c0       	rjmp	.+102    	; 0x88 <__bad_interrupt>
  22:	00 00       	nop
  24:	31 c0       	rjmp	.+98     	; 0x88 <__bad_interrupt>
  26:	00 00       	nop
  28:	2f c0       	rjmp	.+94     	; 0x88 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	2e c0       	rjmp	.+92     	; 0x8a <__vector_11>
  2e:	00 00       	nop
  30:	2b c0       	rjmp	.+86     	; 0x88 <__bad_interrupt>
  32:	00 00       	nop
  34:	29 c0       	rjmp	.+82     	; 0x88 <__bad_interrupt>
  36:	00 00       	nop
  38:	27 c0       	rjmp	.+78     	; 0x88 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	25 c0       	rjmp	.+74     	; 0x88 <__bad_interrupt>
  3e:	00 00       	nop
  40:	23 c0       	rjmp	.+70     	; 0x88 <__bad_interrupt>
  42:	00 00       	nop
  44:	21 c0       	rjmp	.+66     	; 0x88 <__bad_interrupt>
  46:	00 00       	nop
  48:	1f c0       	rjmp	.+62     	; 0x88 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	1d c0       	rjmp	.+58     	; 0x88 <__bad_interrupt>
  4e:	00 00       	nop
  50:	1b c0       	rjmp	.+54     	; 0x88 <__bad_interrupt>
  52:	00 00       	nop
  54:	19 c0       	rjmp	.+50     	; 0x88 <__bad_interrupt>
  56:	00 00       	nop
  58:	17 c0       	rjmp	.+46     	; 0x88 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	15 c0       	rjmp	.+42     	; 0x88 <__bad_interrupt>
  5e:	00 00       	nop
  60:	13 c0       	rjmp	.+38     	; 0x88 <__bad_interrupt>
  62:	00 00       	nop
  64:	11 c0       	rjmp	.+34     	; 0x88 <__bad_interrupt>
	...

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a1 32       	cpi	r26, 0x21	; 33
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	93 d0       	rcall	.+294    	; 0x1ac <main>
  86:	96 c0       	rjmp	.+300    	; 0x1b4 <_exit>

00000088 <__bad_interrupt>:
  88:	bb cf       	rjmp	.-138    	; 0x0 <__vectors>

0000008a <__vector_11>:
		}
	}
	return -1;
}

ISR(TIMER1_COMPA_vect) {
  8a:	1f 92       	push	r1
  8c:	0f 92       	push	r0
  8e:	0f b6       	in	r0, 0x3f	; 63
  90:	0f 92       	push	r0
  92:	11 24       	eor	r1, r1
  94:	2f 93       	push	r18
  96:	3f 93       	push	r19
  98:	4f 93       	push	r20
  9a:	5f 93       	push	r21
  9c:	6f 93       	push	r22
  9e:	7f 93       	push	r23
  a0:	8f 93       	push	r24
  a2:	9f 93       	push	r25
  a4:	af 93       	push	r26
  a6:	bf 93       	push	r27
  a8:	cf 93       	push	r28
  aa:	df 93       	push	r29
  ac:	ef 93       	push	r30
  ae:	ff 93       	push	r31
	int16_t index;
	volatile struct _sched_task_t *task;

	_sched_seconds += 1;
  b0:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <_sched_seconds>
  b4:	8f 5f       	subi	r24, 0xFF	; 255
  b6:	80 93 1f 01 	sts	0x011F, r24	; 0x80011f <_sched_seconds>
	if (_sched_seconds == 60) {
  ba:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <_sched_seconds>
  be:	8c 33       	cpi	r24, 0x3C	; 60
  c0:	09 f0       	breq	.+2      	; 0xc4 <__vector_11+0x3a>
  c2:	58 c0       	rjmp	.+176    	; 0x174 <__vector_11+0xea>
		_sched_seconds = 0;
  c4:	10 92 1f 01 	sts	0x011F, r1	; 0x80011f <_sched_seconds>
		_sched_minutes++;
  c8:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
  cc:	8f 5f       	subi	r24, 0xFF	; 255
  ce:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		if (_sched_minutes == 60) {
  d2:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
  d6:	8c 33       	cpi	r24, 0x3C	; 60
  d8:	09 f0       	breq	.+2      	; 0xdc <__vector_11+0x52>
  da:	49 c0       	rjmp	.+146    	; 0x16e <__vector_11+0xe4>
			_sched_minutes = 0;
  dc:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			_sched_hours++;
  e0:	80 91 20 01 	lds	r24, 0x0120	; 0x800120 <_sched_hours>
  e4:	8f 5f       	subi	r24, 0xFF	; 255
  e6:	80 93 20 01 	sts	0x0120, r24	; 0x800120 <_sched_hours>
			if (_sched_hours == 1)
  ea:	80 91 20 01 	lds	r24, 0x0120	; 0x800120 <_sched_hours>
  ee:	81 30       	cpi	r24, 0x01	; 1
  f0:	f1 f5       	brne	.+124    	; 0x16e <__vector_11+0xe4>
			_sched_hours = 0;
  f2:	10 92 20 01 	sts	0x0120, r1	; 0x800120 <_sched_hours>
  f6:	3b c0       	rjmp	.+118    	; 0x16e <__vector_11+0xe4>
		}
		for(index=0; index<SCHEDULER_MAX_TASKS; index++) {
			task = &_sched_tasks[index];
			if ((task->task != NULL) && (task->minutes == _sched_minutes) && (task->seconds == _sched_seconds))
  f8:	fe 01       	movw	r30, r28
  fa:	ee 0f       	add	r30, r30
  fc:	ff 1f       	adc	r31, r31
  fe:	ec 0f       	add	r30, r28
 100:	fd 1f       	adc	r31, r29
 102:	ee 0f       	add	r30, r30
 104:	ff 1f       	adc	r31, r31
 106:	ef 5f       	subi	r30, 0xFF	; 255
 108:	fe 4f       	sbci	r31, 0xFE	; 254
 10a:	82 81       	ldd	r24, Z+2	; 0x02
 10c:	93 81       	ldd	r25, Z+3	; 0x03
 10e:	89 2b       	or	r24, r25
 110:	49 f1       	breq	.+82     	; 0x164 <__vector_11+0xda>
 112:	fe 01       	movw	r30, r28
 114:	ee 0f       	add	r30, r30
 116:	ff 1f       	adc	r31, r31
 118:	ec 0f       	add	r30, r28
 11a:	fd 1f       	adc	r31, r29
 11c:	ee 0f       	add	r30, r30
 11e:	ff 1f       	adc	r31, r31
 120:	ef 5f       	subi	r30, 0xFF	; 255
 122:	fe 4f       	sbci	r31, 0xFE	; 254
 124:	90 81       	ld	r25, Z
 126:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 12a:	98 13       	cpse	r25, r24
 12c:	1b c0       	rjmp	.+54     	; 0x164 <__vector_11+0xda>
 12e:	fe 01       	movw	r30, r28
 130:	ee 0f       	add	r30, r30
 132:	ff 1f       	adc	r31, r31
 134:	ec 0f       	add	r30, r28
 136:	fd 1f       	adc	r31, r29
 138:	ee 0f       	add	r30, r30
 13a:	ff 1f       	adc	r31, r31
 13c:	ef 5f       	subi	r30, 0xFF	; 255
 13e:	fe 4f       	sbci	r31, 0xFE	; 254
 140:	91 81       	ldd	r25, Z+1	; 0x01
 142:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <_sched_seconds>
 146:	98 13       	cpse	r25, r24
 148:	0d c0       	rjmp	.+26     	; 0x164 <__vector_11+0xda>
			task->task();
 14a:	fe 01       	movw	r30, r28
 14c:	ee 0f       	add	r30, r30
 14e:	ff 1f       	adc	r31, r31
 150:	ec 0f       	add	r30, r28
 152:	fd 1f       	adc	r31, r29
 154:	ee 0f       	add	r30, r30
 156:	ff 1f       	adc	r31, r31
 158:	ef 5f       	subi	r30, 0xFF	; 255
 15a:	fe 4f       	sbci	r31, 0xFE	; 254
 15c:	02 80       	ldd	r0, Z+2	; 0x02
 15e:	f3 81       	ldd	r31, Z+3	; 0x03
 160:	e0 2d       	mov	r30, r0
 162:	09 95       	icall
			_sched_minutes = 0;
			_sched_hours++;
			if (_sched_hours == 1)
			_sched_hours = 0;
		}
		for(index=0; index<SCHEDULER_MAX_TASKS; index++) {
 164:	21 96       	adiw	r28, 0x01	; 1
 166:	c5 30       	cpi	r28, 0x05	; 5
 168:	d1 05       	cpc	r29, r1
 16a:	31 f6       	brne	.-116    	; 0xf8 <__vector_11+0x6e>
 16c:	03 c0       	rjmp	.+6      	; 0x174 <__vector_11+0xea>
		}
	}
	return -1;
}

ISR(TIMER1_COMPA_vect) {
 16e:	c0 e0       	ldi	r28, 0x00	; 0
 170:	d0 e0       	ldi	r29, 0x00	; 0
 172:	c2 cf       	rjmp	.-124    	; 0xf8 <__vector_11+0x6e>
			task = &_sched_tasks[index];
			if ((task->task != NULL) && (task->minutes == _sched_minutes) && (task->seconds == _sched_seconds))
			task->task();
		}
	}
 174:	ff 91       	pop	r31
 176:	ef 91       	pop	r30
 178:	df 91       	pop	r29
 17a:	cf 91       	pop	r28
 17c:	bf 91       	pop	r27
 17e:	af 91       	pop	r26
 180:	9f 91       	pop	r25
 182:	8f 91       	pop	r24
 184:	7f 91       	pop	r23
 186:	6f 91       	pop	r22
 188:	5f 91       	pop	r21
 18a:	4f 91       	pop	r20
 18c:	3f 91       	pop	r19
 18e:	2f 91       	pop	r18
 190:	0f 90       	pop	r0
 192:	0f be       	out	0x3f, r0	; 63
 194:	0f 90       	pop	r0
 196:	1f 90       	pop	r1
 198:	18 95       	reti

0000019a <board_init>:
		port_pin_flags_t flags)
{
	/* Select direction and initial pin state */
	if (flags & IOPORT_DIR_OUTPUT) {
		if (flags & IOPORT_INIT_HIGH) {
			*((uint8_t *)port + 2) |= pin_mask;
 19a:	95 b1       	in	r25, 0x05	; 5
			*((uint8_t *)port + 2) &= ~pin_mask;
		}

		*((uint8_t *)port + 1) |= pin_mask;
	} else {
		*((uint8_t *)port + 1) &= ~pin_mask;
 19c:	84 b1       	in	r24, 0x04	; 4
 19e:	80 62       	ori	r24, 0x20	; 32
 1a0:	8f 77       	andi	r24, 0x7F	; 127
 1a2:	84 b9       	out	0x04, r24	; 4
		if (flags & IOPORT_PULL_UP) {
			*((uint8_t *)port + 2) |= pin_mask;
 1a4:	89 2f       	mov	r24, r25
 1a6:	80 6a       	ori	r24, 0xA0	; 160
 1a8:	85 b9       	out	0x05, r24	; 5
 1aa:	08 95       	ret

000001ac <main>:
#include "scheduler.h"
int main (void)
{
	/* Insert  system clock initialization code here (sysclk_init()). */

	board_init();
 1ac:	f6 df       	rcall	.-20     	; 0x19a <board_init>

	/* Insert application code here, after the board has been initialized. */

	return 0;
}
 1ae:	80 e0       	ldi	r24, 0x00	; 0
 1b0:	90 e0       	ldi	r25, 0x00	; 0
 1b2:	08 95       	ret

000001b4 <_exit>:
 1b4:	f8 94       	cli

000001b6 <__stop_program>:
 1b6:	ff cf       	rjmp	.-2      	; 0x1b6 <__stop_program>
