# FPGA-AXI_M
设计实现AXI4总线的主机接口，发送16个数据到从机，再读取出来。仿真可通过vivado创建AXI4IP核，进入BD，替换原主机接口实现。
