Vivado Simulator 2018.1
Copyright 1986-1999, 2001-2017 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2018.1/bin/unwrapped/win64.o/xelab.exe -wto 4eea93bc05934e5cb5d2509f3b83a463 --incr --debug typical --relax --mt 2 --maxdelay -L xil_defaultlib -L simprims_ver -L secureip --snapshot main_tb_time_impl -transport_int_delays -pulse_r 0 -pulse_int_r 0 -pulse_e 0 -pulse_int_e 0 xil_defaultlib.main_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
INFO: [XSIM 43-3451] SDF backannotation process started with SDF file "main_tb_time_impl.sdf", for root module "main_tb/inst0".
INFO: [XSIM 43-3452] SDF backannotation was successful for SDF file "main_tb_time_impl.sdf", for root module "main_tb/inst0".
Time Resolution for simulation is 1ps
Compiling module simprims_ver.OBUF
Compiling module simprims_ver.IBUFDS
Compiling module simprims_ver.OBUFDS
Compiling module simprims_ver.LUT4
Compiling module simprims_ver.LUT5
Compiling module simprims_ver.x_lut3_mux8
Compiling module simprims_ver.LUT3
Compiling module simprims_ver.LUT6
Compiling module simprims_ver.FDRE_default
Compiling module simprims_ver.x_lut2_mux4
Compiling module simprims_ver.LUT2
Compiling module simprims_ver.SRL16E_default
Compiling module simprims_ver.FDRE(XON="FALSE")
Compiling module xil_defaultlib.sync_reg
Compiling module xil_defaultlib.ADC
Compiling module simprims_ver.FDCE_default
Compiling module simprims_ver.FDPE_default
Compiling module simprims_ver.CARRY4
Compiling module xil_defaultlib.c_addsub_2__c_reg_fd_v12_0_5_viv...
Compiling module xil_defaultlib.c_addsub_2__c_reg_fd_v12_0_5_viv
Compiling module simprims_ver.x_lut1_mux2
Compiling module simprims_ver.LUT1
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_lu...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_fa...
Compiling module xil_defaultlib.c_addsub_2__c_reg_fd_v12_0_5_viv...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_lu...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_fa...
Compiling module xil_defaultlib.c_addsub_2__c_reg_fd_v12_0_5_viv...
Compiling module xil_defaultlib.c_addsub_2__c_reg_fd_v12_0_5_viv...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_lu...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_fa...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_le...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12_vi...
Compiling module xil_defaultlib.c_addsub_2__c_addsub_v12_0_12
Compiling module xil_defaultlib.c_addsub_2
Compiling module xil_defaultlib.stage0
Compiling module xil_defaultlib.mult_gen_0_delay_line
Compiling module xil_defaultlib.mult_gen_0_luts
Compiling module xil_defaultlib.mult_gen_0_mult_gen_v12_0_14_viv
Compiling module xil_defaultlib.mult_gen_0_mult_gen_v12_0_14
Compiling module xil_defaultlib.mult_gen_0
Compiling module xil_defaultlib.c_addsub_0__c_reg_fd_v12_0_5_viv...
Compiling module simprims_ver.FDRE(INIT=1'b1)
Compiling module xil_defaultlib.c_addsub_0__c_reg_fd_v12_0_5_viv
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_lu...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_fa...
Compiling module xil_defaultlib.c_addsub_0__c_reg_fd_v12_0_5_viv...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_lu...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_fa...
Compiling module xil_defaultlib.c_addsub_0__c_reg_fd_v12_0_5_viv...
Compiling module xil_defaultlib.c_addsub_0__c_reg_fd_v12_0_5_viv...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_lu...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_fa...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_le...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12_vi...
Compiling module xil_defaultlib.c_addsub_0__c_addsub_v12_0_12
Compiling module xil_defaultlib.c_addsub_0
Compiling module xil_defaultlib.stage1
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_leg...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_viv
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12
Compiling module xil_defaultlib.c_addsub_1
Compiling module xil_defaultlib.mult_gen_0_delay_line_HD6
Compiling module xil_defaultlib.mult_gen_0_luts_HD5
Compiling module xil_defaultlib.mult_gen_0_mult_gen_v12_0_14_viv...
Compiling module xil_defaultlib.mult_gen_0_mult_gen_v12_0_14_HD3
Compiling module xil_defaultlib.mult_gen_0_HD2
Compiling module xil_defaultlib.stage2
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_leg...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_viv...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_HD9
Compiling module xil_defaultlib.c_addsub_1_HD8
Compiling module xil_defaultlib.stage3
Compiling module xil_defaultlib.controller
Compiling module xil_defaultlib.DAC
Compiling module xil_defaultlib.ACD
Compiling module simprims_ver.IBUF
Compiling module simprims_ver.FDSE_default
Compiling module xil_defaultlib.on_time_counter__c_reg_fd_v12_0_...
Compiling module xil_defaultlib.on_time_counter__c_addsub_v12_0_...
Compiling module xil_defaultlib.on_time_counter__c_addsub_v12_0_...
Compiling module xil_defaultlib.on_time_counter__c_addsub_v12_0_...
Compiling module xil_defaultlib.on_time_counter__c_counter_binar...
Compiling module xil_defaultlib.on_time_counter__c_counter_binar...
Compiling module xil_defaultlib.on_time_counter__c_counter_binar...
Compiling module xil_defaultlib.on_time_counter
Compiling module xil_defaultlib.cpu
Compiling module xil_defaultlib.debounce
Compiling module xil_defaultlib.debounce_0
Compiling module xil_defaultlib.debounce_1
Compiling module simprims_ver.BUFG
Compiling module simprims_ver.PLLE2_ADV(CLKFBOUT_MULT=6,CLKIN1...
Compiling module xil_defaultlib.clk_wiz_0_clk_wiz_0_clk_wiz
Compiling module xil_defaultlib.clk_wiz_0
Compiling module xil_defaultlib.main
Compiling module xil_defaultlib.main_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot main_tb_time_impl
