<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üßëüèæ‚Äçü§ù‚Äçüßëüèª üóÇÔ∏è üìå Inconv√©nients de RISC-V üë©üèø‚ÄçüöÄ üîö üßë‚Äçü§ù‚Äçüßë</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Au d√©part, j'ai √©crit ce document il y a plusieurs ann√©es, en tant qu'ing√©nieur principal de v√©rification d'ex√©cution dans ARM. Bien s√ªr, mon opinion ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Inconv√©nients de RISC-V</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461785/">  Au d√©part, j'ai √©crit ce document il y a plusieurs ann√©es, en tant qu'ing√©nieur principal de v√©rification d'ex√©cution dans ARM.  Bien s√ªr, mon opinion a √©t√© influenc√©e par un travail approfondi avec les c≈ìurs ex√©cutifs de diff√©rents processeurs.  Alors faites-le pour un rabais, s'il vous pla√Æt: peut-√™tre que je suis trop cat√©gorique. <br><br>  Cependant, je crois toujours que les cr√©ateurs de RISC-V pourraient faire beaucoup mieux.  D'un autre c√¥t√©, si j'avais con√ßu un processeur 32 bits ou 64 bits aujourd'hui, j'aurais probablement impl√©ment√© une telle architecture pour tirer parti des outils existants. <br><br>  L'article d√©crivait √† l'origine le jeu d'instructions RISC-V 2.0.  Pour la version 2.2, il a fait quelques mises √† jour. <br><a name="habracut"></a><br><h1>  Avant-propos original: quelques opinions personnelles </h1><br>  Le jeu d'instructions RISC-V a √©t√© r√©duit au minimum absolu.  Une grande attention est accord√©e √† la minimisation du nombre d'instructions, √† la normalisation du codage, etc. Ce d√©sir de minimalisme a conduit √† une fausse orthogonalit√© (comme la r√©utilisation de la m√™me instruction pour les transitions, les appels et les retours) et √† la verbosit√© obligatoire, qui gonfle √† la fois la taille et la quantit√©. instructions. <br><br>  Par exemple, voici le code C: <br><br><pre><code class="cpp hljs"><span class="hljs-function"><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-keyword">int</span></span></span><span class="hljs-function"> </span><span class="hljs-title"><span class="hljs-function"><span class="hljs-title">readidx</span></span></span><span class="hljs-params"><span class="hljs-function"><span class="hljs-params">(</span></span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-params"><span class="hljs-keyword">int</span></span></span></span><span class="hljs-function"><span class="hljs-params"> *p, </span></span><span class="hljs-keyword"><span class="hljs-function"><span class="hljs-params"><span class="hljs-keyword">size_t</span></span></span></span><span class="hljs-function"><span class="hljs-params"> idx)</span></span></span><span class="hljs-function"> </span></span>{ <span class="hljs-keyword"><span class="hljs-keyword">return</span></span> p[idx]; }</code> </pre> <br>  Il s'agit d'un cas simple d'indexation d'un tableau, une op√©ration tr√®s courante.  Voici la compilation pour x86_64: <br><br><pre> <code class="plaintext hljs">mov eax, [rdi+rsi*4] ret</code> </pre> <br>  ou BRAS: <br><br><pre> <code class="plaintext hljs">ldr r0, [r0, r1, lsl #2] bx lr // return</code> </pre> <br>  Cependant, pour RISC-V, le code suivant est requis: <br><br><pre> <code class="plaintext hljs">slli a1, a1, 2 add a0, a1, a1 lw a0, a0, 0 jalr r0, r1, 0 // return</code> </pre> <br>  Simplification RISC-V simplifie le d√©codeur (c'est-√†-dire le frontal du processeur) en ex√©cutant plus d'instructions.  Mais la mise √† l'√©chelle de la largeur du pipeline est un probl√®me difficile, tandis que le d√©codage d'instructions l√©g√®rement (ou fortement) irr√©guli√®res est bien impl√©ment√© (la principale difficult√© survient lorsqu'il est difficile de d√©terminer la longueur de l'instruction: cela est particuli√®rement √©vident dans le jeu d'instructions x86 avec de nombreux pr√©fixes). <br><br>  La simplification de l'ensemble d'instructions ne doit pas √™tre limit√©e.  L'enregistrement et l'ajout de registre avec un d√©calage de la m√©moire de registre est une instruction simple et tr√®s courante dans les programmes, et il est tr√®s facile pour le processeur de l'impl√©menter efficacement.  Si le processeur n'est pas en mesure d'impl√©menter directement l'instruction, il peut √™tre relativement facile de la d√©composer en ses composants;  il s'agit d'un probl√®me beaucoup plus simple que de fusionner des s√©quences d'op√©rations simples. <br><br>  Il faut distinguer les instructions sp√©cifiques ¬´complexes¬ª des processeurs CISC - instructions compliqu√©es, rarement utilis√©es et inefficaces - des instructions ¬´fonctionnelles¬ª communes aux processeurs CISC et RISC, qui combinent une petite s√©quence d'op√©rations.  Ces derniers sont utilis√©s fr√©quemment et avec des performances √©lev√©es. <br><br><h1>  Mise en ≈ìuvre m√©diocre </h1><br><ul><li>  Extensibilit√© presque illimit√©e.  Bien que ce soit l'objectif de RISC-V, il cr√©e un √©cosyst√®me fragment√© et incompatible qui doit √™tre g√©r√© avec une extr√™me prudence. <br></li><li>  La m√™me instruction ( <code>JALR</code> ) est utilis√©e pour les appels et les retours, ainsi que pour les branches √† registre indirect, o√π un d√©codage suppl√©mentaire est requis pour la pr√©diction de branche <br><ul><li>  Appel: <code>Rd</code> = <code>R1</code> <br></li><li>  Retour: <code>Rd</code> = <code>R0</code> , <code>Rs</code> = <code>R1</code> <br></li><li>  Transition indirecte: <code>Rd</code> = <code>R0</code> , <code>Rs</code> ‚â† <code>R1</code> <br></li><li>  (Transition √©trange: <code>Rd</code> ‚â† <code>R0</code> , <code>Rd</code> ‚â† <code>R1</code> ) </li></ul></li><li>  Le codage de longueur variable du champ d'enregistrement ne se synchronise pas automatiquement (cela est courant - par exemple, un probl√®me similaire avec x86 et Thumb-2 - mais cela provoque divers probl√®mes d'impl√©mentation et de s√©curit√©, par exemple, la programmation orient√©e vers l'arri√®re, c'est-√†-dire les attaques ROP ) <br></li><li>  RV64I n√©cessite une extension de caract√®res pour toutes les valeurs 32 bits.  Cela conduit au fait que la moiti√© sup√©rieure des registres 64 bits devient impossible √† utiliser pour stocker des r√©sultats interm√©diaires, ce qui conduit √† un placement sp√©cial inutile de la moiti√© sup√©rieure des registres.  Il est plus optimal d'utiliser l'extension avec des z√©ros (car elle r√©duit le nombre de commutateurs et peut g√©n√©ralement √™tre optimis√©e en suivant le bit ¬´z√©ro¬ª lorsque la moiti√© sup√©rieure est connue pour √™tre z√©ro) <br></li><li>  La multiplication est facultative.  Bien que les blocs de multiplication rapide puissent occuper une surface assez importante sur de minuscules cristaux, vous pouvez toujours utiliser des circuits l√©g√®rement plus lents qui utilisent activement l'ALU existante pour plusieurs cycles de multiplication. <br></li><li>  <code>LR</code> / <code>SC</code> des exigences de progression strictes pour un sous-ensemble limit√© d'applications.  Bien que cette restriction soit assez stricte, elle cr√©e potentiellement des probl√®mes pour les petites impl√©mentations (en particulier sans cache) <br><ul><li>  Cela semble √™tre un remplacement pour l'instruction CAS, voir le commentaire ci-dessous </li></ul></li><li>  Les bits de m√©moire vive FP et le mode d'arrondi sont dans le m√™me registre.  Cela n√©cessite la s√©rialisation du canal FP si l'op√©ration RMW est effectu√©e pour changer le mode d'arrondi. <br></li><li>  <code>FP</code> instructions <code>FP</code> sont cod√©es pour une pr√©cision de 32, 64 et 128 bits, mais pas 16 bits (ce qui est beaucoup plus courant dans le mat√©riel que 128 bits) <br><ul><li>  Cela peut √™tre facilement r√©solu: le code de dimension <code>0b10</code> gratuit. <br></li><li>  <i>Mise √† jour: l'</i> espace r√©serv√© <i>d√©cimal</i> est apparu dans la version 2.2, mais il n'y a pas d'espace r√©serv√© demi-pr√©cision.  L'esprit est incompr√©hensible. </li></ul></li><li>  La fa√ßon dont les valeurs FP sont repr√©sent√©es dans le fichier de registre FP n'est pas d√©finie, mais observable (via chargement / stockage) <br><ul><li>  Les auteurs d'√©mulation vous d√©testeront <br></li><li>  La migration des machines virtuelles peut devenir impossible <br></li><li>  <i>Mise √† jour: la</i> version 2.2 n√©cessite des valeurs de boxe NaN plus larges </li></ul></li></ul><br><h1>  Mauvais </h1><br><ul><li>  Il n'y a pas de codes de condition et, √† la place, les instructions de comparaison et de branche sont utilis√©es.  Ce n'est pas un probl√®me en soi, mais les cons√©quences sont d√©sagr√©ables: <br><ul><li>  Espace de codage r√©duit dans les branches conditionnelles en raison de la n√©cessit√© de coder un ou deux sp√©cificateurs de registre <br></li><li>  Pas de choix conditionnel (utile pour les transitions tr√®s impr√©visibles) <br></li><li>  Pas de report / soustraction avec report ou emprunt <br></li><li>  (Notez que c'est toujours mieux que des ensembles de commandes qui √©crivent des drapeaux dans le registre g√©n√©ral, puis basculent vers les drapeaux re√ßus) </li></ul></li><li>  Il semble que des compteurs de haute pr√©cision (cycles mat√©riels) <i>soient requis</i> dans une ISA non privil√©gi√©e.  En pratique, leur fournir des applications est un excellent vecteur d'attaques sur des canaux tiers <br></li><li>  La multiplication et la division font partie de la m√™me extension, et il semble que si l'une est impl√©ment√©e, l'autre devrait l'√™tre √©galement.  La multiplication est beaucoup plus simple que la division et est courante sur la plupart des processeurs, mais pas la division. <br></li><li>  Il n'y a pas d'instructions atomiques dans l'architecture du jeu d'instructions de base.  Les microcontr√¥leurs multic≈ìurs sont de plus en plus courants, de sorte que les instructions atomiques comme LL / SC sont peu co√ªteuses (pour une impl√©mentation minimale dans un seul processeur [multic≈ìur], un seul bit d'√©tat de processeur est n√©cessaire) <br></li><li>  <code>LR</code> / <code>SC</code> ont la m√™me extension que les instructions atomiques plus complexes, ce qui limite la flexibilit√© pour les petites impl√©mentations <br></li><li>  Les instructions atomiques g√©n√©rales (pas <code>LR</code> / <code>SC</code> ) n'incluent pas la primitive <code>CAS</code> <br><ul><li>  Le <code>CmpHi:CmpLo</code> d'√©viter la n√©cessit√© d'une instruction qui lit cinq registres ( <code>CmpHi:CmpLo</code> , <code>CmpHi:CmpLo</code> , <code>SwapHi:SwapLo</code> ), mais cela imposera probablement moins de surcharge de mise en ≈ìuvre que le <code>LR</code> / <code>SC</code> vers l'avant garanti, qui est fourni comme remplacements </li></ul></li><li>  Des instructions atomiques sont propos√©es qui fonctionnent sur des valeurs 32 bits et 64 bits, mais pas sur des valeurs 8 bits ou 16 bits <br></li><li>  Pour RV32I, il n'y a aucun moyen de transf√©rer la valeur DP FP entre un entier et un fichier de registre FP, sauf via la m√©moire, c'est-√†-dire qu'√† partir de registres entiers 32 bits, il est impossible de cr√©er un nombre √† virgule flottante double pr√©cision 64 bits, vous devez d'abord √©crire la valeur interm√©diaire dans la m√©moire et charger lui dans le fichier de registre √† partir de l√† <br></li><li>  Par exemple, l'instruction <code>ADD</code> 32 bits dans RV32I et l' <code>ADD</code> 64 bits dans RVI64 ont les m√™mes encodages, et dans RVI64 un autre encodage <code>ADD.W</code> est <code>ADD.W</code> .  Il s'agit d'une complication inutile pour un processeur qui impl√©mente les deux instructions - il serait pr√©f√©rable d'ajouter un nouveau codage 64 bits √† la place. <br></li><li>  Aucune instruction <code>MOV</code> .  Le code mn√©monique de la commande <code>MV</code> est traduit par l'assembleur dans l'instruction <code>MV rD, rS</code> -&gt; <code>ADDI rD, rS, 0</code> .  Les processeurs hautes performances optimisent g√©n√©ralement les instructions <code>MOV</code> , tout en r√©organisant largement les instructions.  Une instruction avec un op√©rande direct de 12 bits a √©t√© choisie comme forme canonique de l'instruction <code>MV</code> dans RISC-V. <br><ul><li>  En l'absence de <code>MOV</code> l'instruction <code>ADD rD, rS, r0</code> devient en fait pr√©f√©rable au <code>MOV</code> canonique, car elle est plus facile √† d√©coder, et les op√©rations avec registre nul (r0) dans le CPU sont g√©n√©ralement optimis√©es </li></ul></li></ul><br><h1>  Horrible </h1><br><ul><li>  <code>JAL</code> d√©pense 5 bits pour coder le registre de communication, qui est toujours √©gal √† <code>R1</code> (ou <code>R0</code> pour les transitions) <br><ul><li>  Cela signifie que le RV32I utilise un d√©placement de branche 21 bits.  Cela ne suffit pas pour les grandes applications - par exemple, les navigateurs Web - sans utiliser plusieurs s√©quences de commandes et / ou ¬´√Ælots de branche¬ª <br></li><li>  Il s'agit d'une d√©t√©rioration par rapport √† la version 1.0 de l'architecture de commande! </li></ul></li><li>  Malgr√© le grand effort de codage uniforme, les instructions de chargement / stockage sont cod√©es diff√©remment (la casse et les champs imm√©diats changent) <br><ul><li>  Apparemment, l'orthogonalit√© de codage du registre de sortie √©tait pr√©f√©rable √† l'orthogonalit√© de codage de deux instructions fortement li√©es.  Ce choix semble un peu √©trange √©tant donn√© que la g√©n√©ration d'adresse est plus critique en temps. </li></ul></li><li>  Il n'y a pas d'instructions de chargement de m√©moire avec des d√©calages de registre ( <code>Rbase</code> + <code>Roffset</code> ) ou des index ( <code>Rbase</code> + <code>Rindex</code> &lt;&lt; <code>Scale</code> ). <br></li><li>  <code>FENCE.I</code> implique une synchronisation compl√®te du cache d'instructions avec tous les r√©f√©rentiels pr√©c√©dents, avec ou sans cl√¥tur√©.  Les impl√©mentations doivent soit effacer tous les I $ de la cl√¥ture, soit rechercher D $ et le tampon de stockage <br></li><li>  Dans RV32I, la lecture des compteurs 64 bits n√©cessite la lecture de la moiti√© sup√©rieure deux fois, la comparaison et la ramification dans le cas d'un transfert entre la moiti√© inf√©rieure et la moiti√© sup√©rieure pendant une op√©ration de lecture <br><ul><li>  En r√®gle g√©n√©rale, les ISA 32 bits incluent une instruction de lecture de registre de paire sp√©ciale pour √©viter ce probl√®me. </li></ul></li><li>  Il n'y a pas d'espace d√©fini de mani√®re architecturale pour le codage des indices, de sorte que les instructions de cet espace ne provoquent pas d'erreur sur les processeurs plus anciens (trait√©s comme <code>NOP</code> ), mais font quelque chose sur les processeurs les plus modernes <br><ul><li>  Des exemples typiques de conseils NOP purs sont des choses comme le rendement de spinlock <br></li><li>  Les nouveaux processeurs ont √©galement des astuces plus sophistiqu√©es (avec des effets secondaires visibles sur les nouveaux processeurs; par exemple, les instructions de v√©rification des bordures x86 sont encod√©es dans l'espace d'index afin que les binaires restent r√©trocompatibles) </li></ul></li></ul></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr461785/">https://habr.com/ru/post/fr461785/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr461771/index.html">Dites non au silence: de la p√©pini√®re au bureau</a></li>
<li><a href="../fr461773/index.html">Airtest IDE - une nouvelle fa√ßon de tester l'automatisation des jeux mobiles?</a></li>
<li><a href="../fr461775/index.html">3 cas pour utiliser Celery dans une application Django</a></li>
<li><a href="../fr461779/index.html">80% des donn√©es de votre entreprise ne vous sont pas accessibles. Que faire √† ce sujet?</a></li>
<li><a href="../fr461781/index.html">"Ycombinator Startup School 2019." Vid√©o des trois premi√®res semaines</a></li>
<li><a href="../fr461787/index.html">Affichage de texte Android</a></li>
<li><a href="../fr461793/index.html">Ivan Ponomarev √† propos de l'API Kafka Streams lors de la r√©union jug.msk.ru</a></li>
<li><a href="../fr461797/index.html">Contes de service. Un article frivole sur le travail s√©rieux</a></li>
<li><a href="../fr461801/index.html">DisplayPort-LVDS</a></li>
<li><a href="../fr461803/index.html">DVC (Data Version Control): versionnage des donn√©es et reproductibilit√© de l'exp√©rience</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>