# EDA-PoC 清洗版产品需求文档（PRD）v0.1

> 文档状态：草案（可评审）  
> 适用范围：3nm 及以下（含 GAA）场景下，面向内存、CPU、功放芯片设计的 EDA PoC

## 1. 背景与目标

先进制程（3nm/2nm）使芯片设计在复杂度、验证深度和流片风险上显著上升。PoC 目标不是替代完整商业 EDA 套件，而是验证一条**可落地、可量化、可扩展**的“AI + 传统 EDA”协同流程，优先解决：
- 设计效率（周期过长）
- 验证吞吐（DRC/LVS/ERC/STA 迭代慢）
- 良率风险前置（DFM 与工艺波动耦合不足）

### 1.1 核心目标（PoC）
1. 打通 RTL→物理验证→报告 的最小可用链路。
2. 支持 CPU/内存/功放三类场景的“模板化流程”。
3. 引入 AI 辅助（参数推荐/测试生成/风险排序）并量化收益。
4. 建立可复现的数据与实验管理机制（版本、追溯、对比）。

## 2. 用户与使用场景

### 2.1 目标用户
- 芯片设计工程师（前端/后端）
- 验证工程师（功能/时序/功耗）
- CAD/流程工程师
- 项目管理与技术负责人

### 2.2 关键场景
- 新项目立项：快速生成流程模板与基准 KPI
- 迭代优化：比较不同约束/架构/参数下的 PPA 与验证结果
- 风险评审：输出签核前风险列表与缓解建议

## 3. 产品范围（In/Out Scope）

### 3.1 In Scope（PoC 必做）
- 需求与流程建模：统一项目配置、流程编排、结果归档
- 设计输入支持：Verilog/VHDL、约束文件、标准报告
- 核心检查链路：DRC/LVS/ERC/STA（通过适配层对接现有工具）
- AI 辅助能力（轻量级）：
  - 参数组合推荐
  - 测试向量/回归优先级建议
  - 风险点自动汇总
- 报告输出：可验收 KPI 看板、阶段性可行性报告

### 3.2 Out Scope（PoC 暂不覆盖）
- 自研完整 signoff 引擎
- 代替商业 EDA 的全栈闭环
- 全工艺厂商深度参数适配（仅保留可扩展接口）

## 4. 功能需求

### 4.1 项目与数据管理模块
- 项目创建/版本管理/配置快照
- 运行记录归档（输入、日志、结果、报告）
- 支持结果对比（不同版本/参数）

### 4.2 流程编排模块
- 支持阶段化任务：前端准备→后端流程→验证→汇总
- 支持失败重试、检查点恢复
- 支持单任务与批量任务执行

### 4.3 验证与分析模块（适配层）
- 支持 DRC/LVS/ERC/STA 任务接入
- 解析并标准化各工具输出结果
- 提供关键违例聚合与排序

### 4.4 AI 辅助模块（PoC 级）
- 基于历史运行数据，推荐高收益参数组合
- 自动生成回归优先级建议，缩短验证闭环
- 输出“可解释建议”与置信度

### 4.5 报告模块
- 自动生成：
  - 本次运行摘要
  - KPI 达成情况
  - 风险与建议
- 输出格式：Markdown/PDF（后续可扩展 Feishu/邮件）

## 5. 非功能需求
- 可复现性：同输入同配置应得到一致结果（允许统计波动范围）
- 可追溯性：每次运行具备唯一 ID、配置快照、日志链路
- 可维护性：模块化架构，适配层与业务逻辑解耦
- 性能：支持并行任务，保证核心流程可在目标窗口内完成

## 6. 技术架构（PoC）
- Orchestrator（流程编排）
- Adapter Layer（工具适配）
- Data Store（元数据 + 产物）
- AI Service（推荐与分析）
- Report Service（KPI 与可行性报告）

## 7. 里程碑

### M1（0-3 月）
- 完成最小流程打通（CPU 主场景）
- 产出第一版 KPI 基线

### M2（3-9 月）
- 扩展内存与功放场景模板
- AI 推荐进入稳定试运行

### M3（9-18 月）
- 跨场景统一看板
- 引入更深 DFM/良率联动分析

## 8. 风险与依赖
- PDK/商业工具许可可用性
- 需求基线明确度不足
- AI 收益不稳定与可解释性挑战

## 9. 验收原则
- 以 KPI 矩阵为准，按阶段验收（见 `docs/kpi_acceptance_matrix.md`）
- 所有“提升”类结论必须有对照基线与复现实验记录

