Classic Timing Analyzer report for zjw_jicunqizu
Sun Dec 08 10:31:56 2019
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                       ;
+------------------------------+-------+---------------+-------------+---------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From    ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+---------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 9.550 ns    ; RWBA1   ; A[2]    ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 12.218 ns   ; A[4]    ; BUSA[4] ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 15.339 ns   ; RAA0    ; BUSA[5] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.904 ns   ; BUSC[6] ; C[6]    ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;         ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------+---------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C3T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------+
; tsu                                                           ;
+-------+--------------+------------+---------+------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To   ; To Clock ;
+-------+--------------+------------+---------+------+----------+
; N/A   ; None         ; 9.550 ns   ; RWBA1   ; A[0] ; clk      ;
; N/A   ; None         ; 9.550 ns   ; RWBA1   ; A[1] ; clk      ;
; N/A   ; None         ; 9.550 ns   ; RWBA1   ; A[2] ; clk      ;
; N/A   ; None         ; 9.175 ns   ; WE      ; A[0] ; clk      ;
; N/A   ; None         ; 9.175 ns   ; WE      ; A[1] ; clk      ;
; N/A   ; None         ; 9.175 ns   ; WE      ; A[2] ; clk      ;
; N/A   ; None         ; 9.175 ns   ; RWBA1   ; B[0] ; clk      ;
; N/A   ; None         ; 9.175 ns   ; RWBA1   ; B[1] ; clk      ;
; N/A   ; None         ; 9.175 ns   ; RWBA1   ; B[2] ; clk      ;
; N/A   ; None         ; 9.175 ns   ; RWBA1   ; B[3] ; clk      ;
; N/A   ; None         ; 9.090 ns   ; RWBA1   ; A[3] ; clk      ;
; N/A   ; None         ; 9.090 ns   ; RWBA1   ; A[4] ; clk      ;
; N/A   ; None         ; 8.800 ns   ; WE      ; B[0] ; clk      ;
; N/A   ; None         ; 8.800 ns   ; WE      ; B[1] ; clk      ;
; N/A   ; None         ; 8.800 ns   ; WE      ; B[2] ; clk      ;
; N/A   ; None         ; 8.800 ns   ; WE      ; B[3] ; clk      ;
; N/A   ; None         ; 8.715 ns   ; WE      ; A[3] ; clk      ;
; N/A   ; None         ; 8.715 ns   ; WE      ; A[4] ; clk      ;
; N/A   ; None         ; 8.570 ns   ; WE      ; C[6] ; clk      ;
; N/A   ; None         ; 8.570 ns   ; WE      ; C[7] ; clk      ;
; N/A   ; None         ; 8.546 ns   ; RWBA1   ; C[6] ; clk      ;
; N/A   ; None         ; 8.546 ns   ; RWBA1   ; C[7] ; clk      ;
; N/A   ; None         ; 8.370 ns   ; WE      ; C[0] ; clk      ;
; N/A   ; None         ; 8.370 ns   ; WE      ; C[1] ; clk      ;
; N/A   ; None         ; 8.370 ns   ; WE      ; C[2] ; clk      ;
; N/A   ; None         ; 8.370 ns   ; WE      ; C[3] ; clk      ;
; N/A   ; None         ; 8.370 ns   ; WE      ; C[4] ; clk      ;
; N/A   ; None         ; 8.370 ns   ; WE      ; C[5] ; clk      ;
; N/A   ; None         ; 8.346 ns   ; RWBA1   ; C[0] ; clk      ;
; N/A   ; None         ; 8.346 ns   ; RWBA1   ; C[1] ; clk      ;
; N/A   ; None         ; 8.346 ns   ; RWBA1   ; C[2] ; clk      ;
; N/A   ; None         ; 8.346 ns   ; RWBA1   ; C[3] ; clk      ;
; N/A   ; None         ; 8.346 ns   ; RWBA1   ; C[4] ; clk      ;
; N/A   ; None         ; 8.346 ns   ; RWBA1   ; C[5] ; clk      ;
; N/A   ; None         ; 8.340 ns   ; RWBA1   ; B[4] ; clk      ;
; N/A   ; None         ; 8.340 ns   ; RWBA1   ; B[5] ; clk      ;
; N/A   ; None         ; 8.340 ns   ; RWBA1   ; B[6] ; clk      ;
; N/A   ; None         ; 8.340 ns   ; RWBA1   ; B[7] ; clk      ;
; N/A   ; None         ; 7.965 ns   ; WE      ; B[4] ; clk      ;
; N/A   ; None         ; 7.965 ns   ; WE      ; B[5] ; clk      ;
; N/A   ; None         ; 7.965 ns   ; WE      ; B[6] ; clk      ;
; N/A   ; None         ; 7.965 ns   ; WE      ; B[7] ; clk      ;
; N/A   ; None         ; 7.619 ns   ; RWBA0   ; C[6] ; clk      ;
; N/A   ; None         ; 7.619 ns   ; RWBA0   ; C[7] ; clk      ;
; N/A   ; None         ; 7.549 ns   ; RWBA1   ; A[5] ; clk      ;
; N/A   ; None         ; 7.549 ns   ; RWBA1   ; A[6] ; clk      ;
; N/A   ; None         ; 7.549 ns   ; RWBA1   ; A[7] ; clk      ;
; N/A   ; None         ; 7.419 ns   ; RWBA0   ; C[0] ; clk      ;
; N/A   ; None         ; 7.419 ns   ; RWBA0   ; C[1] ; clk      ;
; N/A   ; None         ; 7.419 ns   ; RWBA0   ; C[2] ; clk      ;
; N/A   ; None         ; 7.419 ns   ; RWBA0   ; C[3] ; clk      ;
; N/A   ; None         ; 7.419 ns   ; RWBA0   ; C[4] ; clk      ;
; N/A   ; None         ; 7.419 ns   ; RWBA0   ; C[5] ; clk      ;
; N/A   ; None         ; 7.324 ns   ; RWBA0   ; A[0] ; clk      ;
; N/A   ; None         ; 7.324 ns   ; RWBA0   ; A[1] ; clk      ;
; N/A   ; None         ; 7.324 ns   ; RWBA0   ; A[2] ; clk      ;
; N/A   ; None         ; 7.174 ns   ; WE      ; A[5] ; clk      ;
; N/A   ; None         ; 7.174 ns   ; WE      ; A[6] ; clk      ;
; N/A   ; None         ; 7.174 ns   ; WE      ; A[7] ; clk      ;
; N/A   ; None         ; 6.947 ns   ; RWBA0   ; B[0] ; clk      ;
; N/A   ; None         ; 6.947 ns   ; RWBA0   ; B[1] ; clk      ;
; N/A   ; None         ; 6.947 ns   ; RWBA0   ; B[2] ; clk      ;
; N/A   ; None         ; 6.947 ns   ; RWBA0   ; B[3] ; clk      ;
; N/A   ; None         ; 6.864 ns   ; RWBA0   ; A[3] ; clk      ;
; N/A   ; None         ; 6.864 ns   ; RWBA0   ; A[4] ; clk      ;
; N/A   ; None         ; 6.112 ns   ; RWBA0   ; B[4] ; clk      ;
; N/A   ; None         ; 6.112 ns   ; RWBA0   ; B[5] ; clk      ;
; N/A   ; None         ; 6.112 ns   ; RWBA0   ; B[6] ; clk      ;
; N/A   ; None         ; 6.112 ns   ; RWBA0   ; B[7] ; clk      ;
; N/A   ; None         ; 5.746 ns   ; BUSC[1] ; A[1] ; clk      ;
; N/A   ; None         ; 5.746 ns   ; BUSC[1] ; B[1] ; clk      ;
; N/A   ; None         ; 5.689 ns   ; BUSC[5] ; B[5] ; clk      ;
; N/A   ; None         ; 5.412 ns   ; BUSC[2] ; C[2] ; clk      ;
; N/A   ; None         ; 5.387 ns   ; BUSC[1] ; C[1] ; clk      ;
; N/A   ; None         ; 5.323 ns   ; RWBA0   ; A[5] ; clk      ;
; N/A   ; None         ; 5.323 ns   ; RWBA0   ; A[6] ; clk      ;
; N/A   ; None         ; 5.323 ns   ; RWBA0   ; A[7] ; clk      ;
; N/A   ; None         ; 5.299 ns   ; BUSC[2] ; B[2] ; clk      ;
; N/A   ; None         ; 5.297 ns   ; BUSC[2] ; A[2] ; clk      ;
; N/A   ; None         ; 5.278 ns   ; BUSC[5] ; A[5] ; clk      ;
; N/A   ; None         ; 4.889 ns   ; BUSC[5] ; C[5] ; clk      ;
; N/A   ; None         ; 4.771 ns   ; BUSC[4] ; A[4] ; clk      ;
; N/A   ; None         ; 4.767 ns   ; BUSC[4] ; C[4] ; clk      ;
; N/A   ; None         ; 4.324 ns   ; BUSC[0] ; A[0] ; clk      ;
; N/A   ; None         ; 4.322 ns   ; BUSC[0] ; B[0] ; clk      ;
; N/A   ; None         ; 4.238 ns   ; BUSC[0] ; C[0] ; clk      ;
; N/A   ; None         ; 4.009 ns   ; BUSC[3] ; C[3] ; clk      ;
; N/A   ; None         ; 4.008 ns   ; BUSC[3] ; A[3] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; BUSC[3] ; B[3] ; clk      ;
; N/A   ; None         ; 3.950 ns   ; BUSC[4] ; B[4] ; clk      ;
; N/A   ; None         ; 1.254 ns   ; BUSC[7] ; B[7] ; clk      ;
; N/A   ; None         ; 1.242 ns   ; BUSC[6] ; B[6] ; clk      ;
; N/A   ; None         ; 0.975 ns   ; BUSC[7] ; C[7] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; BUSC[7] ; A[7] ; clk      ;
; N/A   ; None         ; 0.957 ns   ; BUSC[6] ; A[6] ; clk      ;
; N/A   ; None         ; 0.956 ns   ; BUSC[6] ; C[6] ; clk      ;
+-------+--------------+------------+---------+------+----------+


+------------------------------------------------------------------+
; tco                                                              ;
+-------+--------------+------------+------+----------+------------+
; Slack ; Required tco ; Actual tco ; From ; To       ; From Clock ;
+-------+--------------+------------+------+----------+------------+
; N/A   ; None         ; 12.218 ns  ; A[4] ; BUSA[4]  ; clk        ;
; N/A   ; None         ; 12.112 ns  ; A[5] ; BUSA[5]  ; clk        ;
; N/A   ; None         ; 10.970 ns  ; A[1] ; BUSA[1]  ; clk        ;
; N/A   ; None         ; 10.629 ns  ; B[0] ; BUSB[0]  ; clk        ;
; N/A   ; None         ; 10.588 ns  ; B[4] ; BUSB[4]  ; clk        ;
; N/A   ; None         ; 10.573 ns  ; A[3] ; BUSA[3]  ; clk        ;
; N/A   ; None         ; 10.270 ns  ; B[5] ; BUSA[5]  ; clk        ;
; N/A   ; None         ; 10.206 ns  ; B[7] ; BUSB[7]  ; clk        ;
; N/A   ; None         ; 10.058 ns  ; A[0] ; BUSB[0]  ; clk        ;
; N/A   ; None         ; 10.035 ns  ; A[7] ; BUSA[7]  ; clk        ;
; N/A   ; None         ; 9.989 ns   ; B[4] ; BUSA[4]  ; clk        ;
; N/A   ; None         ; 9.982 ns   ; A[6] ; BUSA[6]  ; clk        ;
; N/A   ; None         ; 9.979 ns   ; B[1] ; BUSB[1]  ; clk        ;
; N/A   ; None         ; 9.911 ns   ; C[0] ; BUSB[0]  ; clk        ;
; N/A   ; None         ; 9.801 ns   ; A[2] ; BUSA[2]  ; clk        ;
; N/A   ; None         ; 9.765 ns   ; C[1] ; BUSB[1]  ; clk        ;
; N/A   ; None         ; 9.749 ns   ; B[4] ; B_out[4] ; clk        ;
; N/A   ; None         ; 9.739 ns   ; C[2] ; BUSB[2]  ; clk        ;
; N/A   ; None         ; 9.660 ns   ; C[5] ; BUSB[5]  ; clk        ;
; N/A   ; None         ; 9.626 ns   ; B[5] ; BUSB[5]  ; clk        ;
; N/A   ; None         ; 9.474 ns   ; A[0] ; BUSA[0]  ; clk        ;
; N/A   ; None         ; 9.239 ns   ; B[2] ; BUSB[2]  ; clk        ;
; N/A   ; None         ; 9.231 ns   ; B[3] ; BUSA[3]  ; clk        ;
; N/A   ; None         ; 9.225 ns   ; B[2] ; BUSA[2]  ; clk        ;
; N/A   ; None         ; 9.171 ns   ; A[1] ; BUSB[1]  ; clk        ;
; N/A   ; None         ; 9.042 ns   ; B[7] ; BUSA[7]  ; clk        ;
; N/A   ; None         ; 9.025 ns   ; B[3] ; BUSB[3]  ; clk        ;
; N/A   ; None         ; 8.993 ns   ; B[6] ; BUSB[6]  ; clk        ;
; N/A   ; None         ; 8.917 ns   ; B[1] ; BUSA[1]  ; clk        ;
; N/A   ; None         ; 8.897 ns   ; B[0] ; BUSA[0]  ; clk        ;
; N/A   ; None         ; 8.668 ns   ; A[2] ; BUSB[2]  ; clk        ;
; N/A   ; None         ; 8.589 ns   ; A[4] ; A_out[4] ; clk        ;
; N/A   ; None         ; 8.588 ns   ; A[1] ; A_out[1] ; clk        ;
; N/A   ; None         ; 8.556 ns   ; B[2] ; B_out[2] ; clk        ;
; N/A   ; None         ; 8.508 ns   ; C[1] ; C_out[1] ; clk        ;
; N/A   ; None         ; 8.503 ns   ; B[6] ; BUSA[6]  ; clk        ;
; N/A   ; None         ; 8.479 ns   ; C[4] ; BUSB[4]  ; clk        ;
; N/A   ; None         ; 8.448 ns   ; B[5] ; B_out[5] ; clk        ;
; N/A   ; None         ; 8.401 ns   ; C[7] ; C_out[7] ; clk        ;
; N/A   ; None         ; 8.382 ns   ; B[1] ; B_out[1] ; clk        ;
; N/A   ; None         ; 8.274 ns   ; A[4] ; BUSB[4]  ; clk        ;
; N/A   ; None         ; 8.248 ns   ; A[5] ; BUSB[5]  ; clk        ;
; N/A   ; None         ; 8.239 ns   ; A[7] ; BUSB[7]  ; clk        ;
; N/A   ; None         ; 8.079 ns   ; C[2] ; C_out[2] ; clk        ;
; N/A   ; None         ; 8.050 ns   ; B[0] ; B_out[0] ; clk        ;
; N/A   ; None         ; 8.002 ns   ; B[6] ; B_out[6] ; clk        ;
; N/A   ; None         ; 7.843 ns   ; C[5] ; BUSA[5]  ; clk        ;
; N/A   ; None         ; 7.763 ns   ; C[7] ; BUSB[7]  ; clk        ;
; N/A   ; None         ; 7.732 ns   ; B[7] ; B_out[7] ; clk        ;
; N/A   ; None         ; 7.704 ns   ; C[5] ; C_out[5] ; clk        ;
; N/A   ; None         ; 7.686 ns   ; A[6] ; BUSB[6]  ; clk        ;
; N/A   ; None         ; 7.670 ns   ; C[7] ; BUSA[7]  ; clk        ;
; N/A   ; None         ; 7.650 ns   ; C[0] ; C_out[0] ; clk        ;
; N/A   ; None         ; 7.647 ns   ; C[4] ; C_out[4] ; clk        ;
; N/A   ; None         ; 7.531 ns   ; C[2] ; BUSA[2]  ; clk        ;
; N/A   ; None         ; 7.525 ns   ; C[4] ; BUSA[4]  ; clk        ;
; N/A   ; None         ; 7.503 ns   ; A[3] ; BUSB[3]  ; clk        ;
; N/A   ; None         ; 7.404 ns   ; C[3] ; BUSA[3]  ; clk        ;
; N/A   ; None         ; 7.371 ns   ; A[6] ; A_out[6] ; clk        ;
; N/A   ; None         ; 7.340 ns   ; C[3] ; BUSB[3]  ; clk        ;
; N/A   ; None         ; 7.195 ns   ; C[3] ; C_out[3] ; clk        ;
; N/A   ; None         ; 7.189 ns   ; C[6] ; C_out[6] ; clk        ;
; N/A   ; None         ; 7.156 ns   ; A[5] ; A_out[5] ; clk        ;
; N/A   ; None         ; 7.156 ns   ; C[6] ; BUSA[6]  ; clk        ;
; N/A   ; None         ; 7.096 ns   ; C[1] ; BUSA[1]  ; clk        ;
; N/A   ; None         ; 7.094 ns   ; C[6] ; BUSB[6]  ; clk        ;
; N/A   ; None         ; 7.085 ns   ; C[0] ; BUSA[0]  ; clk        ;
; N/A   ; None         ; 6.978 ns   ; B[3] ; B_out[3] ; clk        ;
; N/A   ; None         ; 6.880 ns   ; A[2] ; A_out[2] ; clk        ;
; N/A   ; None         ; 6.546 ns   ; A[0] ; A_out[0] ; clk        ;
; N/A   ; None         ; 6.526 ns   ; A[7] ; A_out[7] ; clk        ;
; N/A   ; None         ; 6.458 ns   ; A[3] ; A_out[3] ; clk        ;
+-------+--------------+------------+------+----------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 15.339 ns       ; RAA0  ; BUSA[5] ;
; N/A   ; None              ; 15.058 ns       ; RAA0  ; BUSA[4] ;
; N/A   ; None              ; 14.946 ns       ; RAA0  ; BUSA[3] ;
; N/A   ; None              ; 14.944 ns       ; RAA0  ; BUSA[2] ;
; N/A   ; None              ; 14.918 ns       ; RAA1  ; BUSA[5] ;
; N/A   ; None              ; 14.800 ns       ; RWBA1 ; BUSB[0] ;
; N/A   ; None              ; 14.636 ns       ; RAA1  ; BUSA[4] ;
; N/A   ; None              ; 14.635 ns       ; RAA0  ; BUSA[1] ;
; N/A   ; None              ; 14.613 ns       ; RAA0  ; BUSA[0] ;
; N/A   ; None              ; 14.513 ns       ; RWBA0 ; BUSB[0] ;
; N/A   ; None              ; 14.170 ns       ; RAA1  ; BUSA[7] ;
; N/A   ; None              ; 14.114 ns       ; RAA0  ; BUSA[7] ;
; N/A   ; None              ; 14.062 ns       ; RAA1  ; BUSA[3] ;
; N/A   ; None              ; 14.058 ns       ; RAA1  ; BUSA[2] ;
; N/A   ; None              ; 13.931 ns       ; RWBA1 ; BUSB[4] ;
; N/A   ; None              ; 13.916 ns       ; RWBA1 ; BUSB[1] ;
; N/A   ; None              ; 13.832 ns       ; RWBA1 ; BUSB[5] ;
; N/A   ; None              ; 13.818 ns       ; RWBA1 ; BUSB[7] ;
; N/A   ; None              ; 13.749 ns       ; RAA1  ; BUSA[1] ;
; N/A   ; None              ; 13.729 ns       ; RAA1  ; BUSA[0] ;
; N/A   ; None              ; 13.622 ns       ; RWBA0 ; BUSB[1] ;
; N/A   ; None              ; 13.574 ns       ; RAA0  ; BUSA[6] ;
; N/A   ; None              ; 13.413 ns       ; RWBA1 ; BUSB[2] ;
; N/A   ; None              ; 13.268 ns       ; RWBA1 ; BUSB[6] ;
; N/A   ; None              ; 13.205 ns       ; RWBA0 ; BUSB[4] ;
; N/A   ; None              ; 13.166 ns       ; RWBA1 ; BUSB[3] ;
; N/A   ; None              ; 13.148 ns       ; RAA1  ; BUSA[6] ;
; N/A   ; None              ; 13.121 ns       ; RWBA0 ; BUSB[2] ;
; N/A   ; None              ; 12.428 ns       ; RWBA0 ; BUSB[3] ;
; N/A   ; None              ; 11.605 ns       ; RWBA0 ; BUSB[5] ;
; N/A   ; None              ; 11.596 ns       ; RWBA0 ; BUSB[7] ;
; N/A   ; None              ; 11.043 ns       ; RWBA0 ; BUSB[6] ;
+-------+-------------------+-----------------+-------+---------+


+---------------------------------------------------------------------+
; th                                                                  ;
+---------------+-------------+-----------+---------+------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To   ; To Clock ;
+---------------+-------------+-----------+---------+------+----------+
; N/A           ; None        ; -0.904 ns ; BUSC[6] ; C[6] ; clk      ;
; N/A           ; None        ; -0.905 ns ; BUSC[6] ; A[6] ; clk      ;
; N/A           ; None        ; -0.922 ns ; BUSC[7] ; A[7] ; clk      ;
; N/A           ; None        ; -0.923 ns ; BUSC[7] ; C[7] ; clk      ;
; N/A           ; None        ; -1.190 ns ; BUSC[6] ; B[6] ; clk      ;
; N/A           ; None        ; -1.202 ns ; BUSC[7] ; B[7] ; clk      ;
; N/A           ; None        ; -3.898 ns ; BUSC[4] ; B[4] ; clk      ;
; N/A           ; None        ; -3.927 ns ; BUSC[3] ; B[3] ; clk      ;
; N/A           ; None        ; -3.956 ns ; BUSC[3] ; A[3] ; clk      ;
; N/A           ; None        ; -3.957 ns ; BUSC[3] ; C[3] ; clk      ;
; N/A           ; None        ; -4.186 ns ; BUSC[0] ; C[0] ; clk      ;
; N/A           ; None        ; -4.270 ns ; BUSC[0] ; B[0] ; clk      ;
; N/A           ; None        ; -4.272 ns ; BUSC[0] ; A[0] ; clk      ;
; N/A           ; None        ; -4.715 ns ; BUSC[4] ; C[4] ; clk      ;
; N/A           ; None        ; -4.719 ns ; BUSC[4] ; A[4] ; clk      ;
; N/A           ; None        ; -4.837 ns ; BUSC[5] ; C[5] ; clk      ;
; N/A           ; None        ; -5.226 ns ; BUSC[5] ; A[5] ; clk      ;
; N/A           ; None        ; -5.245 ns ; BUSC[2] ; A[2] ; clk      ;
; N/A           ; None        ; -5.247 ns ; BUSC[2] ; B[2] ; clk      ;
; N/A           ; None        ; -5.271 ns ; RWBA0   ; A[5] ; clk      ;
; N/A           ; None        ; -5.271 ns ; RWBA0   ; A[6] ; clk      ;
; N/A           ; None        ; -5.271 ns ; RWBA0   ; A[7] ; clk      ;
; N/A           ; None        ; -5.335 ns ; BUSC[1] ; C[1] ; clk      ;
; N/A           ; None        ; -5.360 ns ; BUSC[2] ; C[2] ; clk      ;
; N/A           ; None        ; -5.637 ns ; BUSC[5] ; B[5] ; clk      ;
; N/A           ; None        ; -5.694 ns ; BUSC[1] ; A[1] ; clk      ;
; N/A           ; None        ; -5.694 ns ; BUSC[1] ; B[1] ; clk      ;
; N/A           ; None        ; -6.060 ns ; RWBA0   ; B[4] ; clk      ;
; N/A           ; None        ; -6.060 ns ; RWBA0   ; B[5] ; clk      ;
; N/A           ; None        ; -6.060 ns ; RWBA0   ; B[6] ; clk      ;
; N/A           ; None        ; -6.060 ns ; RWBA0   ; B[7] ; clk      ;
; N/A           ; None        ; -6.812 ns ; RWBA0   ; A[3] ; clk      ;
; N/A           ; None        ; -6.812 ns ; RWBA0   ; A[4] ; clk      ;
; N/A           ; None        ; -6.895 ns ; RWBA0   ; B[0] ; clk      ;
; N/A           ; None        ; -6.895 ns ; RWBA0   ; B[1] ; clk      ;
; N/A           ; None        ; -6.895 ns ; RWBA0   ; B[2] ; clk      ;
; N/A           ; None        ; -6.895 ns ; RWBA0   ; B[3] ; clk      ;
; N/A           ; None        ; -7.122 ns ; WE      ; A[5] ; clk      ;
; N/A           ; None        ; -7.122 ns ; WE      ; A[6] ; clk      ;
; N/A           ; None        ; -7.122 ns ; WE      ; A[7] ; clk      ;
; N/A           ; None        ; -7.272 ns ; RWBA0   ; A[0] ; clk      ;
; N/A           ; None        ; -7.272 ns ; RWBA0   ; A[1] ; clk      ;
; N/A           ; None        ; -7.272 ns ; RWBA0   ; A[2] ; clk      ;
; N/A           ; None        ; -7.367 ns ; RWBA0   ; C[0] ; clk      ;
; N/A           ; None        ; -7.367 ns ; RWBA0   ; C[1] ; clk      ;
; N/A           ; None        ; -7.367 ns ; RWBA0   ; C[2] ; clk      ;
; N/A           ; None        ; -7.367 ns ; RWBA0   ; C[3] ; clk      ;
; N/A           ; None        ; -7.367 ns ; RWBA0   ; C[4] ; clk      ;
; N/A           ; None        ; -7.367 ns ; RWBA0   ; C[5] ; clk      ;
; N/A           ; None        ; -7.497 ns ; RWBA1   ; A[5] ; clk      ;
; N/A           ; None        ; -7.497 ns ; RWBA1   ; A[6] ; clk      ;
; N/A           ; None        ; -7.497 ns ; RWBA1   ; A[7] ; clk      ;
; N/A           ; None        ; -7.567 ns ; RWBA0   ; C[6] ; clk      ;
; N/A           ; None        ; -7.567 ns ; RWBA0   ; C[7] ; clk      ;
; N/A           ; None        ; -7.913 ns ; WE      ; B[4] ; clk      ;
; N/A           ; None        ; -7.913 ns ; WE      ; B[5] ; clk      ;
; N/A           ; None        ; -7.913 ns ; WE      ; B[6] ; clk      ;
; N/A           ; None        ; -7.913 ns ; WE      ; B[7] ; clk      ;
; N/A           ; None        ; -8.288 ns ; RWBA1   ; B[4] ; clk      ;
; N/A           ; None        ; -8.288 ns ; RWBA1   ; B[5] ; clk      ;
; N/A           ; None        ; -8.288 ns ; RWBA1   ; B[6] ; clk      ;
; N/A           ; None        ; -8.288 ns ; RWBA1   ; B[7] ; clk      ;
; N/A           ; None        ; -8.294 ns ; RWBA1   ; C[0] ; clk      ;
; N/A           ; None        ; -8.294 ns ; RWBA1   ; C[1] ; clk      ;
; N/A           ; None        ; -8.294 ns ; RWBA1   ; C[2] ; clk      ;
; N/A           ; None        ; -8.294 ns ; RWBA1   ; C[3] ; clk      ;
; N/A           ; None        ; -8.294 ns ; RWBA1   ; C[4] ; clk      ;
; N/A           ; None        ; -8.294 ns ; RWBA1   ; C[5] ; clk      ;
; N/A           ; None        ; -8.318 ns ; WE      ; C[0] ; clk      ;
; N/A           ; None        ; -8.318 ns ; WE      ; C[1] ; clk      ;
; N/A           ; None        ; -8.318 ns ; WE      ; C[2] ; clk      ;
; N/A           ; None        ; -8.318 ns ; WE      ; C[3] ; clk      ;
; N/A           ; None        ; -8.318 ns ; WE      ; C[4] ; clk      ;
; N/A           ; None        ; -8.318 ns ; WE      ; C[5] ; clk      ;
; N/A           ; None        ; -8.494 ns ; RWBA1   ; C[6] ; clk      ;
; N/A           ; None        ; -8.494 ns ; RWBA1   ; C[7] ; clk      ;
; N/A           ; None        ; -8.518 ns ; WE      ; C[6] ; clk      ;
; N/A           ; None        ; -8.518 ns ; WE      ; C[7] ; clk      ;
; N/A           ; None        ; -8.663 ns ; WE      ; A[3] ; clk      ;
; N/A           ; None        ; -8.663 ns ; WE      ; A[4] ; clk      ;
; N/A           ; None        ; -8.748 ns ; WE      ; B[0] ; clk      ;
; N/A           ; None        ; -8.748 ns ; WE      ; B[1] ; clk      ;
; N/A           ; None        ; -8.748 ns ; WE      ; B[2] ; clk      ;
; N/A           ; None        ; -8.748 ns ; WE      ; B[3] ; clk      ;
; N/A           ; None        ; -9.038 ns ; RWBA1   ; A[3] ; clk      ;
; N/A           ; None        ; -9.038 ns ; RWBA1   ; A[4] ; clk      ;
; N/A           ; None        ; -9.123 ns ; WE      ; A[0] ; clk      ;
; N/A           ; None        ; -9.123 ns ; WE      ; A[1] ; clk      ;
; N/A           ; None        ; -9.123 ns ; WE      ; A[2] ; clk      ;
; N/A           ; None        ; -9.123 ns ; RWBA1   ; B[0] ; clk      ;
; N/A           ; None        ; -9.123 ns ; RWBA1   ; B[1] ; clk      ;
; N/A           ; None        ; -9.123 ns ; RWBA1   ; B[2] ; clk      ;
; N/A           ; None        ; -9.123 ns ; RWBA1   ; B[3] ; clk      ;
; N/A           ; None        ; -9.498 ns ; RWBA1   ; A[0] ; clk      ;
; N/A           ; None        ; -9.498 ns ; RWBA1   ; A[1] ; clk      ;
; N/A           ; None        ; -9.498 ns ; RWBA1   ; A[2] ; clk      ;
+---------------+-------------+-----------+---------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 08 10:31:56 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off zjw_jicunqizu -c zjw_jicunqizu --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "A[0]" (data pin = "RWBA1", clock pin = "clk") is 9.550 ns
    Info: + Longest pin to register delay is 12.281 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_54; Fanout = 19; PIN Node = 'RWBA1'
        Info: 2: + IC(6.900 ns) + CELL(0.590 ns) = 8.965 ns; Loc. = LC_X18_Y11_N6; Fanout = 8; COMB Node = 'A[0]~8'
        Info: 3: + IC(2.449 ns) + CELL(0.867 ns) = 12.281 ns; Loc. = LC_X10_Y10_N4; Fanout = 3; REG Node = 'A[0]'
        Info: Total cell delay = 2.932 ns ( 23.87 % )
        Info: Total interconnect delay = 9.349 ns ( 76.13 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.768 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'clk'
        Info: 2: + IC(0.588 ns) + CELL(0.711 ns) = 2.768 ns; Loc. = LC_X10_Y10_N4; Fanout = 3; REG Node = 'A[0]'
        Info: Total cell delay = 2.180 ns ( 78.76 % )
        Info: Total interconnect delay = 0.588 ns ( 21.24 % )
Info: tco from clock "clk" to destination pin "BUSA[4]" through register "A[4]" is 12.218 ns
    Info: + Longest clock path from clock "clk" to source register is 2.768 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'clk'
        Info: 2: + IC(0.588 ns) + CELL(0.711 ns) = 2.768 ns; Loc. = LC_X10_Y12_N5; Fanout = 3; REG Node = 'A[4]'
        Info: Total cell delay = 2.180 ns ( 78.76 % )
        Info: Total interconnect delay = 0.588 ns ( 21.24 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 9.226 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y12_N5; Fanout = 3; REG Node = 'A[4]'
        Info: 2: + IC(2.031 ns) + CELL(0.590 ns) = 2.621 ns; Loc. = LC_X17_Y10_N6; Fanout = 1; COMB Node = 'BUSA[4]~27'
        Info: 3: + IC(2.008 ns) + CELL(0.442 ns) = 5.071 ns; Loc. = LC_X10_Y12_N1; Fanout = 1; COMB Node = 'BUSA[4]~28'
        Info: 4: + IC(2.047 ns) + CELL(2.108 ns) = 9.226 ns; Loc. = PIN_125; Fanout = 0; PIN Node = 'BUSA[4]'
        Info: Total cell delay = 3.140 ns ( 34.03 % )
        Info: Total interconnect delay = 6.086 ns ( 65.97 % )
Info: Longest tpd from source pin "RAA0" to destination pin "BUSA[5]" is 15.339 ns
    Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_84; Fanout = 8; PIN Node = 'RAA0'
    Info: 2: + IC(6.542 ns) + CELL(0.442 ns) = 8.453 ns; Loc. = LC_X17_Y10_N5; Fanout = 1; COMB Node = 'BUSA[5]~29'
    Info: 3: + IC(1.971 ns) + CELL(0.442 ns) = 10.866 ns; Loc. = LC_X10_Y12_N8; Fanout = 1; COMB Node = 'BUSA[5]~30'
    Info: 4: + IC(2.365 ns) + CELL(2.108 ns) = 15.339 ns; Loc. = PIN_119; Fanout = 0; PIN Node = 'BUSA[5]'
    Info: Total cell delay = 4.461 ns ( 29.08 % )
    Info: Total interconnect delay = 10.878 ns ( 70.92 % )
Info: th for register "C[6]" (data pin = "BUSC[6]", clock pin = "clk") is -0.904 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.782 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'clk'
        Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X18_Y11_N1; Fanout = 3; REG Node = 'C[6]'
        Info: Total cell delay = 2.180 ns ( 78.36 % )
        Info: Total interconnect delay = 0.602 ns ( 21.64 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 3.701 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_92; Fanout = 3; PIN Node = 'BUSC[6]'
        Info: 2: + IC(2.117 ns) + CELL(0.115 ns) = 3.701 ns; Loc. = LC_X18_Y11_N1; Fanout = 3; REG Node = 'C[6]'
        Info: Total cell delay = 1.584 ns ( 42.80 % )
        Info: Total interconnect delay = 2.117 ns ( 57.20 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Sun Dec 08 10:31:56 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


