<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:50.650</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0055524</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>연산 유닛, 연산 유닛을 포함하는 하드웨어 가속기 및 연산 유닛의 동작 방법</inventionTitle><inventionTitleEng>COMPUTING UNIT, HARDWARE ACCELERATOR INCLUDING COMPUTING  UNIT AND OPERATING METHOD OF COMPUTING UNIT</inventionTitleEng><openDate>2025.11.03</openDate><openNumber>10-2025-0156479</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/15</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/523</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/501</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 연산 유닛, 연산 유닛을 포함하는 하드웨어 가속기 및 연산 유닛의 동작 방법이 개시된다. 연산 유닛은 재귀적인 연산을 통해 입력 청크와의 제1 연산에 사용되는 행렬을 생성하는 제1 연산기 회로 및 행렬과 입력 청크 간의 제1 연산 및 제1 연산과 상이한 제2 연산들을 수행하기 위해 입력 포트 및 출력 포트 중 적어도 하나의 포트의 연결을 재구성하는 재구성 가능한 어레이를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 재귀적인 연산을 통해 입력 청크와의 제1 연산에 사용되는 행렬을 생성하는 제1 연산기 회로; 및 상기 행렬과 상기 입력 청크 간의 상기 제1 연산 및 상기 제1 연산과 상이한 제2 연산들을 수행하기 위해 입력 포트 및 출력 포트 중 적어도 하나의 포트의 연결을 재구성하는 재구성 가능한 어레이(reconfigurable array)를 포함하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 연산기 회로는 상기 행렬의 적어도 일부의 엘리먼트를 저장하고, 상기 제1 연산을 위해 상기 적어도 일부의 엘리먼트에 스케일링 팩터(scaling factor)를 반복적으로 곱하는 상기 재귀적인 연산을 통해 상기 행렬을 생성하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 연산기 회로는 상기 행렬을 상기 재구성 가능한 어레이로 전달함으로써 상기 적어도 일부의 엘리먼트와 상기 입력 청크 간의 상기 제1 연산을 수행하도록 하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 연산은 상기 적어도 일부의 엘리먼트와 상기 입력 청크 간의 곱셈 연산을 포함하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 행렬은 상기 행렬의 각 행 또는 각 열과 특정 벡터 간의 곱셈 연산을 통해 상기 각 행의 다음 행 또는 상기 각 열의 다음 열을 얻을 수 있는 방데르몽드 행렬(vandermonde matrix)을 포함하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제1 연산기 회로는 4개의 곱셈기들과 2개의 덧셈기들을 포함하고, 상기 4개의 곱셈기들과 상기 2개의 덧셈기들을 이용하여 두 개의 복소수들 간의 곱 연산을 수행하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 재구성 가능한 어레이는 4개의 덧셈기들과 2개의 곱셈기들을 포함하고, 상기 4개의 덧셈기들과 상기 2개의 곱셈기들을 이용하여 상기 제1 연산 및 상기 제2 연산들 중 적어도 하나의 연산을 위해 상기 입력 포트 및 상기 출력 포트 중 적어도 하나의 포트의 연결을 재구성하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 연산 유닛은 상기 제2 연산들 중 복소수(complex number) 연산은 상기 제1 연산기 회로와 재구성 가능한 어레이를 사용하여 처리하고, 상기 제2 연산들 중 푸리에 변환(FFT) 연산은 상기 재구성 가능한 어레이를 사용하여 처리하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어, 상기 재구성 가능한 어레이는 상기 복소수 연산, 상기 푸리에 변환(FFT) 연산, 및 컨볼루션 연산을 지원하기 위해 상기 입력 포트 및 상기 출력 포트 중 적어도 하나의 포트의 연결을 재구성하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 최대 6개의 복소수들을 저장할 수 있는 레지스터 집합으로 구성된 레지스터 파일(Register file)을 더 포함하고, 상기 레지스터 파일은 상기 제1 연산에서 사용되는 상수, 상기 제1 연산 과정에서 여러 사이클에 걸쳐 업데이트되는 중간 값, 상기 행렬의 적어도 일부의 엘리먼트 및 상기 행렬의 적어도 일부의 엘리먼트의 부분 합 중 적어도 하나를 저장하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 연산 유닛은 상기 제1 연산기 회로에 의해 상기 제1 연산을 수행하는 제1 모드;보상 회전 인자(compensated twiddle factors; CTFs) 행렬을 생성하는 제2 모드;상기 입력 청크에 대한 나비 연산(butterfly operations)을 통해 고속 푸리에 변환 연산을 수행하는 제3 모드;이전 상태 벡터와 상기 행렬을 곱하여 산출한 이전 청크의 기여도를 기초로 현재 출력 청크의 보정값을 산출하는 제4 모드;상태 벡터를 업데이트하는 제5 모드;복수의 실수 값들 중 두 개의 실수 값은 서로 더하고, 나머지 두 개의 실수값들은 서로 곱한 결과에 대해 합 연산을 수행하는 제6 모드; 및 복수의 실수 값들 중 두 개의 실수 값들 간의 곱 연산을 수행하는 제7 모드중 적어도 하나의 동작 모드로 동작하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 제1 연산기 회로와 상기 재구성 가능한 어레이는 쓰루풋(throughput)이 매칭되도록 파이프라인(pipeline)되는, 연산 유닛.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 연산 유닛은 프로세서 및 메모리를 포함하는 칩 상에 위치하고, 상기 프로세서와 상기 메모리를 공유하는, 연산 유닛.</claim></claimInfo><claimInfo><claim>14. 입력 데이터와의 연산을 수행하는 코어- 상기 코어는 복수의 연산 유닛들을 포함함-를 각각 포함하는 복수의 프로세싱 엘리먼트들; 및 호스트 메모리와 상기 복수의 프로세싱 엘리먼트들을 연결하는 메모리 인터페이스를 포함하고, 상기 복수의 연산 유닛들 각각은 재귀적인 연산을 통해 입력 데이터를 분할한 입력 청크들과의 제1 연산에 사용되는 행렬을 생성하는 제1 연산기 회로; 및  상기 행렬과 상기 입력 청크들 간의 상기 제1 연산 및 상기 제1 연산과 상이한 제2 연산들을 수행하기 위해 입력 포트 및 출력 포트 중 적어도 하나의 포트의 연결을 재구성하는 재구성 가능한 어레이를 포함하는, 하드웨어 가속기.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 복수의 연산 유닛들 각각은 상기 제1 연산기 회로에 의해 상기 제1 연산을 수행하는 제1 모드;보상 회전 인자(compensated twiddle factors; CTFs) 행렬을 생성하는 제2 모드;상기 입력 청크에 대한 나비 연산(butterfly operations)을 통해 고속 푸리에 변환 연산을 수행하는 제3 모드;이전 상태 벡터와 상기 행렬을 곱하여 산출한 이전 청크의 기여도를 기초로 현재 출력 청크의 보정값을 산출하는 제4 모드;상태 벡터를 업데이트하는 제5 모드;복수의 실수 값들 중 두 개의 실수 값은 서로 더하고, 나머지 두 개의 실수값들은 서로 곱한 결과에 대해 합 연산을 수행하는 제6 모드; 및 복수의 실수 값들 중 두 개의 실수 값들 간의 곱 연산을 수행하는 제7 모드중 적어도 하나의 동작 모드로 동작하는, 하드웨어 가속기.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 복수의 연산 유닛들 각각은 상기 제1 모드, 상기 제2 모드 및 상기 제3 모드의 조합에 의해 입력 청크에 대해 고속 푸리에 변환(FFT) 컨볼루션을 수행하는 제1 단계;상기 제4 모드 및 상기 제6 모드를 통해 상기 행렬과 이전 상태 벡터 간의 곱셈을 수행하여 출력 청크를 생성하고, 상기 출력 청크에 대한 모든 이전 청크의 기여도를 산출하는 제2 단계; 및 상기 제1 모드 및 상기 제5 모드의 조합에 의해 상기 이전 상태 벡터를 업데이트 하여 다음 출력 청크를 생성하는 제3 단계를 포함하는 상태 공간 모델(SSM)의 상태 전달(State passing) 과정을 수행하는, 하드웨어 가속기.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서, 상기 코어는 상태 공간 모델(State Space model; SSM) 기반의 전역 컨볼루션 모델에 의해 전역 컨볼루션 레이어의 연산을 수행함으로써 상기 복수의 연산 유닛들 각각이 해당 인덱스에 대응하는 입력 벡터의 데이터를 독립적으로 처리하도록 하는, 하드웨어 가속기.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서, 상기 복수의 프로세싱 엘리먼트들 각각은 명령어의 저장을 위한 제1 메모리 및 데이터의 저장을 위한 제2 메모리를 포함하는 메모리; 상기 제1 메모리에서 명령어들을 페칭하고, 상기 페칭한 명령어들에 기초하여 호스트의 메모리 또는 상기 제2 메모리로부터 상기 데이터를 로드(load)하는 프런트엔드 모듈(Front end module);상기 제2 메모리로부터 상기 프런트엔드 모듈을 통해 상기 데이터를 로드하고, 상기 명령어에 따라 상기 입력 데이터의 형식을 수정하여 상기 코어에 입력으로 인가하며, 상기 코어의 출력을 재포맷하여 쓰기 저장(write back) 장치를 통해 상기 제2 메모리에 저장하는 데이터 조작 장치(Data Manipulation Unit; DMU); 및 상기 프런트엔드 모듈의 트리거(trigger)에 의한 DMA 명령에 따라 호스트 메모리에 액세스하여 상기 데이터를 읽어 오는 DMA 엔진중 적어도 하나를 더 포함하는, 하드웨어 가속기.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 데이터 조작 장치는 상기 제2 메모리에서 검색된 데이터를 재정렬하거나 복제하여 상기 코어에 포함된 연산 유닛들 각각에 입력으로 인가하는 제1 조작 장치; 및 상기 코어에서 생성된 출력을 상기 제2 메모리에 쓰기 전에 순열하고 재구성하는 제2 조작 장치를 포함하는, 하드웨어 가속기.</claim></claimInfo><claimInfo><claim>20. 연산 유닛의 동작 방법에 있어서, 재귀적인 연산을 통해 입력 청크와의 제1 연산에 사용되는 행렬을 생성하는 단계; 및 상기 행렬과 상기 입력 청크 간의 상기 제1 연산 및 상기 제1 연산과 상이한 제2 연산들을 수행하기 위해 입력 포트 및 출력 포트 중 적어도 하나의 포트의 연결을 재구성하는 단계를 포함하는, 연산 유닛의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo><applicantInfo><address>서울특별시 관악구...</address><code>120070509242</code><country>대한민국</country><engName>Seoul National University R&amp;DB Foundation</engName><name>서울대학교산학협력단</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 서초구...</address><code>420200286231</code><country>대한민국</country><engName>JUNG, Han Woong</engName><name>정한웅</name></inventorInfo><inventorInfo><address>서울특별시 강남구...</address><code> </code><country> </country><engName>LEE Jae W.</engName><name>이재욱</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>LEE Seung Yul</engName><name>이승렬</name></inventorInfo><inventorInfo><address>서울특별시 구...</address><code> </code><country> </country><engName>HONG Ji Hoon</engName><name>홍지훈</name></inventorInfo><inventorInfo><address>서울특별시 강남구...</address><code> </code><country> </country><engName>LEE Hyun Seung</engName><name>이현승</name></inventorInfo><inventorInfo><address>서울특별시 관악구...</address><code> </code><country> </country><engName>CHO Sang Lyul</engName><name>조상렬</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.25</receiptDate><receiptNumber>1-1-2024-0457395-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Request for Amendment</documentEngName><documentName>보정요구서</documentName><receiptDate>2024.05.01</receiptDate><receiptNumber>1-5-2024-0073616-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2024.05.22</receiptDate><receiptNumber>1-1-2024-0550885-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2024.10.29</receiptDate><receiptNumber>4-1-2024-5314378-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>4-1-2025-5177275-86</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240055524.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9324f0ab33db7d39ad8d13b11164c03c376b4c88317aedeece670c2ae1b18a29316d2b54855967282fe5e3fe25374808c3ff3725bfc76abc1d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff0b851ef961ec9a7043fbec0edde55956418e9ad6ea660c4ca1a8f0a558b440bde2d00b33718d6624bad88ed18e06ace856b8840b08ddd45</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>