TimeQuest Timing Analyzer report for GSensor
Fri May 01 13:31:00 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  20.0%      ;
;     Processor 4            ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Fri May 01 13:30:56 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 32.89 MHz ; 32.89 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; CLOCK50 ; -10.404 ; -30.623         ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.318 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 15.719 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.380 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.487 ; 0.000                           ;
+---------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                                                                                                         ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -10.404 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.708     ;
; -10.404 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.708     ;
; -10.373 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.676     ;
; -10.373 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.676     ;
; -10.277 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.581     ;
; -10.277 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.581     ;
; -10.273 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.576     ;
; -10.273 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.576     ;
; -10.249 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.552     ;
; -10.249 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.552     ;
; -10.133 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.437     ;
; -10.133 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.437     ;
; -10.112 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.415     ;
; -10.112 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.415     ;
; -10.097 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 30.399     ;
; -10.097 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 30.399     ;
; -10.062 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.366     ;
; -10.062 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.366     ;
; -10.059 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.363     ;
; -10.059 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.363     ;
; -10.008 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.312     ;
; -10.008 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.312     ;
; -9.962  ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.266     ;
; -9.962  ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.266     ;
; -9.815  ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 30.118     ;
; -9.808  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.112     ;
; -9.808  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.112     ;
; -9.804  ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.291      ; 30.110     ;
; -9.804  ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.291      ; 30.110     ;
; -9.784  ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 30.086     ;
; -9.750  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.054     ;
; -9.750  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.054     ;
; -9.706  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.010     ;
; -9.706  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 30.010     ;
; -9.688  ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.991     ;
; -9.684  ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 29.986     ;
; -9.682  ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.291      ; 29.988     ;
; -9.682  ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.291      ; 29.988     ;
; -9.672  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.976     ;
; -9.672  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.976     ;
; -9.660  ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 29.962     ;
; -9.644  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.948     ;
; -9.644  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.948     ;
; -9.618  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.030     ; 29.603     ;
; -9.618  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.030     ; 29.603     ;
; -9.547  ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.291      ; 29.853     ;
; -9.547  ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.291      ; 29.853     ;
; -9.544  ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.847     ;
; -9.524  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 29.510     ;
; -9.524  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 29.510     ;
; -9.523  ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 29.825     ;
; -9.519  ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.823     ;
; -9.519  ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.823     ;
; -9.508  ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.286      ; 29.809     ;
; -9.479  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 29.463     ;
; -9.479  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 29.463     ;
; -9.473  ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.776     ;
; -9.470  ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.773     ;
; -9.427  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 29.411     ;
; -9.427  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 29.411     ;
; -9.419  ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.722     ;
; -9.373  ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.676     ;
; -9.326  ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.630     ;
; -9.326  ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.289      ; 29.630     ;
; -9.240  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 29.228     ;
; -9.240  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 29.228     ;
; -9.219  ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.522     ;
; -9.215  ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.290      ; 29.520     ;
; -9.161  ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.464     ;
; -9.154  ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 29.121     ;
; -9.154  ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 29.121     ;
; -9.143  ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.446     ;
; -9.143  ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.446     ;
; -9.117  ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.420     ;
; -9.093  ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.290      ; 29.398     ;
; -9.085  ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 29.054     ;
; -9.085  ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 29.054     ;
; -9.083  ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.386     ;
; -9.083  ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 29.385     ;
; -9.083  ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 29.385     ;
; -9.070  ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 29.037     ;
; -9.070  ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 29.037     ;
; -9.057  ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 29.024     ;
; -9.057  ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 29.024     ;
; -9.055  ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.358     ;
; -9.029  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 29.013     ;
; -9.023  ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 28.990     ;
; -9.023  ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 28.990     ;
; -8.971  ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 29.273     ;
; -8.971  ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.287      ; 29.273     ;
; -8.958  ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.290      ; 29.263     ;
; -8.942  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 28.926     ;
; -8.942  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.031     ; 28.926     ;
; -8.935  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.030     ; 28.920     ;
; -8.930  ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.288      ; 29.233     ;
; -8.929  ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 28.898     ;
; -8.929  ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 28.898     ;
; -8.890  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 28.873     ;
; -8.838  ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 28.821     ;
; -8.793  ; vga:u_vga|current_sub_line[8]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 28.762     ;
+---------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                                                 ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; vga:u_vga|data_b_mis[83]                   ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.383      ; 0.888      ;
; 0.325 ; vga:u_vga|data_a_roc[37]                   ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.385      ; 0.897      ;
; 0.325 ; vga:u_vga|data_b_mis[59]                   ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.383      ; 0.895      ;
; 0.327 ; vga:u_vga|data_a_roc[24]                   ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.381      ; 0.895      ;
; 0.334 ; vga:u_vga|data_a_roc[75]                   ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.382      ; 0.903      ;
; 0.337 ; vga:u_vga|data_a_roc[22]                   ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.381      ; 0.905      ;
; 0.340 ; vga:u_vga|data_a_roc[36]                   ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.376      ; 0.903      ;
; 0.341 ; vga:u_vga|data_b_mis[41]                   ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.386      ; 0.914      ;
; 0.344 ; vga:u_vga|data_mis_disp[38]                ; vga:u_vga|data_mis_disp[38]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[34]                ; vga:u_vga|data_mis_disp[34]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[26]                ; vga:u_vga|data_mis_disp[26]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[18]                ; vga:u_vga|data_mis_disp[18]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[6]                 ; vga:u_vga|data_mis_disp[6]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[2]                 ; vga:u_vga|data_mis_disp[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[30]                ; vga:u_vga|data_mis_disp[30]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_roc_disp[52]                ; vga:u_vga|data_roc_disp[52]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_roc_disp[4]                 ; vga:u_vga|data_roc_disp[4]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_roc_disp[36]                ; vga:u_vga|data_roc_disp[36]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_roc_disp[20]                ; vga:u_vga|data_roc_disp[20]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[64]                ; vga:u_vga|data_mis_disp[64]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[79]                ; vga:u_vga|data_mis_disp[79]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[76]                ; vga:u_vga|data_mis_disp[76]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[72]                ; vga:u_vga|data_mis_disp[72]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[71]                ; vga:u_vga|data_mis_disp[71]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; vga:u_vga|data_mis_disp[66]                ; vga:u_vga|data_mis_disp[66]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[3]                 ; vga:u_vga|data_mis_disp[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[89]                ; vga:u_vga|data_mis_disp[89]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[82]                ; vga:u_vga|data_mis_disp[82]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[95]                ; vga:u_vga|data_mis_disp[95]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[94]                ; vga:u_vga|data_mis_disp[94]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[91]                ; vga:u_vga|data_mis_disp[91]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[85]                ; vga:u_vga|data_mis_disp[85]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[51]                ; vga:u_vga|data_mis_disp[51]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[43]                ; vga:u_vga|data_mis_disp[43]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[27]                ; vga:u_vga|data_mis_disp[27]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[19]                ; vga:u_vga|data_mis_disp[19]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[11]                ; vga:u_vga|data_mis_disp[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|data_mis_disp[7]                 ; vga:u_vga|data_mis_disp[7]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|current_missile_line[8]          ; vga:u_vga|current_missile_line[8]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|current_missile_line[5]          ; vga:u_vga|current_missile_line[5]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|current_missile_line[6]          ; vga:u_vga|current_missile_line[6]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|current_missile_line[7]          ; vga:u_vga|current_missile_line[7]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|current_sub_line[8]              ; vga:u_vga|current_sub_line[8]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; vga:u_vga|current_sub_line[9]              ; vga:u_vga|current_sub_line[9]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.075      ; 0.577      ;
; 0.351 ; vga:u_vga|data_a_roc[102]                  ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.381      ; 0.919      ;
; 0.357 ; vga:u_vga|current_missile[5]               ; vga:u_vga|current_missile[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_missile[1]               ; vga:u_vga|current_missile[1]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_missile[4]               ; vga:u_vga|current_missile[4]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_missile[2]               ; vga:u_vga|current_missile[2]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|reset_game                       ; vga:u_vga|reset_game                                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|pushed_button                    ; vga:u_vga|pushed_button                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[13]                   ; vga:u_vga|submarines[13]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[12]                   ; vga:u_vga|submarines[12]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[44]                   ; vga:u_vga|submarines[44]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[6]                    ; vga:u_vga|submarines[6]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[38]                   ; vga:u_vga|submarines[38]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[4]                    ; vga:u_vga|submarines[4]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[36]                   ; vga:u_vga|submarines[36]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[25]                   ; vga:u_vga|submarines[25]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[29]                   ; vga:u_vga|submarines[29]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[24]                   ; vga:u_vga|submarines[24]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[28]                   ; vga:u_vga|submarines[28]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[45]                   ; vga:u_vga|submarines[45]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|lives[0]                         ; vga:u_vga|lives[0]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|hit                              ; vga:u_vga|hit                                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[33]                ; vga:u_vga|data_roc_disp[33]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[49]                ; vga:u_vga|data_roc_disp[49]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[17]                ; vga:u_vga|data_roc_disp[17]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[1]                 ; vga:u_vga|data_roc_disp[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[41]                ; vga:u_vga|data_roc_disp[41]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[57]                ; vga:u_vga|data_roc_disp[57]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[9]                 ; vga:u_vga|data_roc_disp[9]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[25]                ; vga:u_vga|data_roc_disp[25]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[56]                ; vga:u_vga|data_roc_disp[56]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[40]                ; vga:u_vga|data_roc_disp[40]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|shift_shooter[2]                 ; vga:u_vga|shift_shooter[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|shift_shooter[3]                 ; vga:u_vga|shift_shooter[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|shift_shooter[1]                 ; vga:u_vga|shift_shooter[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|timer_button[2]                  ; vga:u_vga|timer_button[2]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|timer_button[4]                  ; vga:u_vga|timer_button[4]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[11]                ; vga:u_vga|data_sub_disp[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; reset_delay:u_reset_delay|cont[20]         ; reset_delay:u_reset_delay|cont[20]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|direction    ; spi_ee_config:u_spi_ee_config|direction                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|clear_status ; spi_ee_config:u_spi_ee_config|clear_status                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|ini_index[3] ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|ini_index[1] ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|ini_index[2] ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|read_back    ; spi_ee_config:u_spi_ee_config|read_back                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|high_byte    ; spi_ee_config:u_spi_ee_config|high_byte                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|read_ready   ; spi_ee_config:u_spi_ee_config|read_ready                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|wr_en_a_roc                      ; vga:u_vga|wr_en_a_roc                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_sub[10]                   ; vga:u_vga|data_a_sub[10]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|update_submarines                ; vga:u_vga|update_submarines                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[15]                   ; vga:u_vga|submarines[15]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[7]                    ; vga:u_vga|submarines[7]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[5]                    ; vga:u_vga|submarines[5]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[1]                    ; vga:u_vga|submarines[1]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[9]                    ; vga:u_vga|submarines[9]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[11]                   ; vga:u_vga|submarines[11]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[2]                    ; vga:u_vga|submarines[2]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.719 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.343     ; 1.953      ;
; 15.719 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.343     ; 1.953      ;
; 15.719 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.343     ; 1.953      ;
; 15.719 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.343     ; 1.953      ;
; 15.719 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.343     ; 1.953      ;
; 15.719 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.343     ; 1.953      ;
; 15.719 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.343     ; 1.953      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.827 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.859      ;
; 15.831 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.855      ;
; 15.831 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.855      ;
; 15.831 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.855      ;
; 15.831 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.855      ;
; 15.831 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.329     ; 1.855      ;
; 15.834 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.853      ;
; 15.834 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.853      ;
; 15.834 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.853      ;
; 15.834 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.853      ;
; 15.834 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.853      ;
; 15.834 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.853      ;
; 15.834 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.853      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.380 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.696      ;
; 3.390 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.706      ;
; 3.390 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.706      ;
; 3.390 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.706      ;
; 3.390 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.706      ;
; 3.390 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.706      ;
; 3.395 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.712      ;
; 3.395 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.712      ;
; 3.395 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.712      ;
; 3.395 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.712      ;
; 3.395 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.712      ;
; 3.395 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.712      ;
; 3.395 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.712      ;
; 3.462 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.856     ; 1.763      ;
; 3.462 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.856     ; 1.763      ;
; 3.462 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.856     ; 1.763      ;
; 3.462 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.856     ; 1.763      ;
; 3.462 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.856     ; 1.763      ;
; 3.462 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.856     ; 1.763      ;
; 3.462 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.856     ; 1.763      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg        ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_address_reg0 ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg       ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_address_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_we_reg         ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|blue_signal                                                                                                       ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[7]                                                                                               ;
; 9.579 ; 9.763        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|red_signal                                                                                                        ;
; 9.586 ; 9.770        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|h_sync                                                                                                            ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|green_signal                                                                                                      ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_sub_line[6]                                                                                               ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[66]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[67]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[68]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[72]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[74]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[75]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[76]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[78]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_b_mis[79]                                                                                                    ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[18]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[26]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[2]                                                                                                  ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[30]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[34]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[38]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[67]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[68]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[6]                                                                                                  ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[74]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[75]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_mis_disp[78]                                                                                                 ;
; 9.591 ; 9.775        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_roc_disp[20]                                                                                                 ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 3.179 ; 3.812 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 7.072 ; 7.567 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.733 ; 5.343 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -2.729 ; -3.359 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -4.711 ; -5.186 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -4.006 ; -4.591 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.533 ; 6.383 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 7.040 ; 6.874 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.702 ; 8.725 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.204 ; 6.161 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.616 ; 6.633 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 7.367 ; 7.430 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.807 ; 6.839 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.608 ; 6.597 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.078 ; 4.240 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.908 ; 5.768 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.570 ; 3.732 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.097 ; 5.140 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.994 ; 5.950 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.390 ; 6.403 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 7.111 ; 7.168 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.574 ; 6.600 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.382 ; 6.368 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.570 ; 3.732 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 7.195 ; 7.073 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.117 ; 5.995 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 7.258     ; 7.380     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.132     ; 6.254     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.63 MHz ; 36.63 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; CLOCK50 ; -7.300 ; -21.348         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.299 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.226 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 3.019 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.488 ; 0.000                          ;
+---------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -7.300 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.574     ;
; -7.300 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.574     ;
; -7.276 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.551     ;
; -7.276 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.551     ;
; -7.230 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.504     ;
; -7.230 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.504     ;
; -7.167 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.442     ;
; -7.167 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.442     ;
; -7.138 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.412     ;
; -7.138 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.412     ;
; -7.068 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.343     ;
; -7.068 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.343     ;
; -7.054 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.328     ;
; -7.054 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.328     ;
; -7.043 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.317     ;
; -7.043 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.317     ;
; -6.994 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.269     ;
; -6.994 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.269     ;
; -6.976 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.251     ;
; -6.976 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.251     ;
; -6.937 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.212     ;
; -6.937 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.212     ;
; -6.887 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.162     ;
; -6.887 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.162     ;
; -6.749 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 27.026     ;
; -6.749 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 27.026     ;
; -6.748 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 27.022     ;
; -6.747 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.022     ;
; -6.747 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 27.022     ;
; -6.724 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.999     ;
; -6.694 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.969     ;
; -6.694 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.969     ;
; -6.678 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.952     ;
; -6.676 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.951     ;
; -6.676 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.951     ;
; -6.658 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.933     ;
; -6.658 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.933     ;
; -6.646 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 26.923     ;
; -6.646 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 26.923     ;
; -6.632 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.261      ; 26.908     ;
; -6.632 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.261      ; 26.908     ;
; -6.615 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.890     ;
; -6.591 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 26.580     ;
; -6.591 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 26.580     ;
; -6.586 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.860     ;
; -6.530 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.025     ; 26.520     ;
; -6.530 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.025     ; 26.520     ;
; -6.524 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 26.801     ;
; -6.524 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 26.801     ;
; -6.516 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.791     ;
; -6.508 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.783     ;
; -6.508 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.783     ;
; -6.502 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.776     ;
; -6.491 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.765     ;
; -6.465 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 26.453     ;
; -6.465 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 26.453     ;
; -6.442 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.717     ;
; -6.424 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.699     ;
; -6.395 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 26.383     ;
; -6.395 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 26.383     ;
; -6.385 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.660     ;
; -6.335 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.610     ;
; -6.305 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.261      ; 26.581     ;
; -6.305 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.261      ; 26.581     ;
; -6.198 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.024     ; 26.189     ;
; -6.198 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.024     ; 26.189     ;
; -6.197 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 26.474     ;
; -6.195 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.470     ;
; -6.142 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.417     ;
; -6.139 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 26.117     ;
; -6.139 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 26.117     ;
; -6.134 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 26.110     ;
; -6.134 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 26.110     ;
; -6.124 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.399     ;
; -6.116 ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.390     ;
; -6.116 ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.390     ;
; -6.106 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.381     ;
; -6.094 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 26.371     ;
; -6.087 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.361     ;
; -6.087 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.361     ;
; -6.080 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.261      ; 26.356     ;
; -6.078 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 26.054     ;
; -6.078 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 26.054     ;
; -6.073 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 26.049     ;
; -6.073 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 26.049     ;
; -6.039 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 26.028     ;
; -6.018 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 25.994     ;
; -6.018 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 25.994     ;
; -5.995 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.973     ;
; -5.995 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 25.973     ;
; -5.988 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.262     ;
; -5.988 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.259      ; 26.262     ;
; -5.978 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.025     ; 25.968     ;
; -5.972 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.262      ; 26.249     ;
; -5.956 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.260      ; 26.231     ;
; -5.955 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 25.943     ;
; -5.955 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 25.943     ;
; -5.913 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.027     ; 25.901     ;
; -5.859 ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 25.811     ;
; -5.859 ; vga:u_vga|current_sub_line[6]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 25.811     ;
+--------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; vga:u_vga|data_roc_disp[52]                                                ; vga:u_vga|data_roc_disp[52]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_roc_disp[4]                                                 ; vga:u_vga|data_roc_disp[4]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_roc_disp[36]                                                ; vga:u_vga|data_roc_disp[36]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_roc_disp[20]                                                ; vga:u_vga|data_roc_disp[20]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[38]                                                ; vga:u_vga|data_mis_disp[38]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[34]                                                ; vga:u_vga|data_mis_disp[34]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[26]                                                ; vga:u_vga|data_mis_disp[26]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[18]                                                ; vga:u_vga|data_mis_disp[18]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[6]                                                 ; vga:u_vga|data_mis_disp[6]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[2]                                                 ; vga:u_vga|data_mis_disp[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; vga:u_vga|data_mis_disp[30]                                                ; vga:u_vga|data_mis_disp[30]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[64]                                                ; vga:u_vga|data_mis_disp[64]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[79]                                                ; vga:u_vga|data_mis_disp[79]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[76]                                                ; vga:u_vga|data_mis_disp[76]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[72]                                                ; vga:u_vga|data_mis_disp[72]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[71]                                                ; vga:u_vga|data_mis_disp[71]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[66]                                                ; vga:u_vga|data_mis_disp[66]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[3]                                                 ; vga:u_vga|data_mis_disp[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[89]                                                ; vga:u_vga|data_mis_disp[89]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[82]                                                ; vga:u_vga|data_mis_disp[82]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[95]                                                ; vga:u_vga|data_mis_disp[95]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[94]                                                ; vga:u_vga|data_mis_disp[94]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[91]                                                ; vga:u_vga|data_mis_disp[91]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[85]                                                ; vga:u_vga|data_mis_disp[85]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[51]                                                ; vga:u_vga|data_mis_disp[51]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[43]                                                ; vga:u_vga|data_mis_disp[43]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[27]                                                ; vga:u_vga|data_mis_disp[27]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[19]                                                ; vga:u_vga|data_mis_disp[19]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[11]                                                ; vga:u_vga|data_mis_disp[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; vga:u_vga|data_mis_disp[7]                                                 ; vga:u_vga|data_mis_disp[7]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.067      ; 0.511      ;
; 0.301 ; vga:u_vga|current_sub_line[8]                                              ; vga:u_vga|current_sub_line[8]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; vga:u_vga|current_sub_line[9]                                              ; vga:u_vga|current_sub_line[9]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; vga:u_vga|current_missile_line[8]                                          ; vga:u_vga|current_missile_line[8]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; vga:u_vga|current_missile_line[5]                                          ; vga:u_vga|current_missile_line[5]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; vga:u_vga|current_missile_line[6]                                          ; vga:u_vga|current_missile_line[6]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; vga:u_vga|current_missile_line[7]                                          ; vga:u_vga|current_missile_line[7]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.066      ; 0.511      ;
; 0.310 ; vga:u_vga|data_b_mis[83]                                                   ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.342      ; 0.821      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; spi_ee_config:u_spi_ee_config|clear_status                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back                                    ; spi_ee_config:u_spi_ee_config|read_back                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; spi_ee_config:u_spi_ee_config|high_byte                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready                                   ; spi_ee_config:u_spi_ee_config|read_ready                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|wr_en_a_roc                                                      ; vga:u_vga|wr_en_a_roc                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[13]                                                   ; vga:u_vga|submarines[13]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[15]                                                   ; vga:u_vga|submarines[15]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[7]                                                    ; vga:u_vga|submarines[7]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[5]                                                    ; vga:u_vga|submarines[5]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[12]                                                   ; vga:u_vga|submarines[12]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[44]                                                   ; vga:u_vga|submarines[44]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[31]                                                   ; vga:u_vga|submarines[31]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[23]                                                   ; vga:u_vga|submarines[23]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[25]                                                   ; vga:u_vga|submarines[25]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[29]                                                   ; vga:u_vga|submarines[29]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[24]                                                   ; vga:u_vga|submarines[24]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[28]                                                   ; vga:u_vga|submarines[28]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[45]                                                   ; vga:u_vga|submarines[45]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|hit                                                              ; vga:u_vga|hit                                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[33]                                                ; vga:u_vga|data_roc_disp[33]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[49]                                                ; vga:u_vga|data_roc_disp[49]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[17]                                                ; vga:u_vga|data_roc_disp[17]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[1]                                                 ; vga:u_vga|data_roc_disp[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[41]                                                ; vga:u_vga|data_roc_disp[41]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[57]                                                ; vga:u_vga|data_roc_disp[57]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[9]                                                 ; vga:u_vga|data_roc_disp[9]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[25]                                                ; vga:u_vga|data_roc_disp[25]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[56]                                                ; vga:u_vga|data_roc_disp[56]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[40]                                                ; vga:u_vga|data_roc_disp[40]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|shift_shooter[2]                                                 ; vga:u_vga|shift_shooter[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|shift_shooter[3]                                                 ; vga:u_vga|shift_shooter[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|shift_shooter[1]                                                 ; vga:u_vga|shift_shooter[1]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|current_missile[5]                                               ; vga:u_vga|current_missile[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_missile[1]                                               ; vga:u_vga|current_missile[1]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_missile[4]                                               ; vga:u_vga|current_missile[4]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_missile[2]                                               ; vga:u_vga|current_missile[2]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reset_delay:u_reset_delay|cont[20]                                         ; reset_delay:u_reset_delay|cont[20]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|reset_game                                                       ; vga:u_vga|reset_game                                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|pushed_button                                                    ; vga:u_vga|pushed_button                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_sub[10]                                                   ; vga:u_vga|data_a_sub[10]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|update_submarines                                                ; vga:u_vga|update_submarines                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[1]                                                    ; vga:u_vga|submarines[1]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[3]                                                    ; vga:u_vga|submarines[3]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[9]                                                    ; vga:u_vga|submarines[9]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[11]                                                   ; vga:u_vga|submarines[11]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[6]                                                    ; vga:u_vga|submarines[6]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[38]                                                   ; vga:u_vga|submarines[38]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[4]                                                    ; vga:u_vga|submarines[4]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[36]                                                   ; vga:u_vga|submarines[36]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[2]                                                    ; vga:u_vga|submarines[2]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[34]                                                   ; vga:u_vga|submarines[34]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[14]                                                   ; vga:u_vga|submarines[14]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[46]                                                   ; vga:u_vga|submarines[46]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[10]                                                   ; vga:u_vga|submarines[10]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.051     ; 1.738      ;
; 16.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.051     ; 1.738      ;
; 16.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.051     ; 1.738      ;
; 16.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.051     ; 1.738      ;
; 16.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.051     ; 1.738      ;
; 16.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.051     ; 1.738      ;
; 16.226 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.051     ; 1.738      ;
; 16.308 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.038     ; 1.669      ;
; 16.308 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.038     ; 1.669      ;
; 16.308 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.038     ; 1.669      ;
; 16.308 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.038     ; 1.669      ;
; 16.308 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.038     ; 1.669      ;
; 16.314 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.665      ;
; 16.314 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.665      ;
; 16.314 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.665      ;
; 16.314 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.665      ;
; 16.314 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.665      ;
; 16.314 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.665      ;
; 16.314 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.665      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
; 16.319 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.659      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.019 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 1.558      ;
; 3.019 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 1.558      ;
; 3.019 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 1.558      ;
; 3.019 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 1.558      ;
; 3.019 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 1.558      ;
; 3.019 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 1.558      ;
; 3.019 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.020 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.558      ;
; 3.021 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.558      ;
; 3.021 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.558      ;
; 3.021 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.558      ;
; 3.021 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.558      ;
; 3.021 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.558      ;
; 3.088 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.620     ; 1.612      ;
; 3.088 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.620     ; 1.612      ;
; 3.088 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.620     ; 1.612      ;
; 3.088 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.620     ; 1.612      ;
; 3.088 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.620     ; 1.612      ;
; 3.088 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.620     ; 1.612      ;
; 3.088 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.620     ; 1.612      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg       ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0    ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                             ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                            ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                            ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 2.777 ; 3.337 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 6.238 ; 6.702 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.145 ; 4.655 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -2.384 ; -2.936 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -4.116 ; -4.512 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.501 ; -3.993 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.895 ; 5.895 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.384 ; 6.252 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.890 ; 7.832 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.611 ; 5.503 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.978 ; 5.934 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.688 ; 6.656 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.161 ; 6.099 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.977 ; 5.947 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.719 ; 3.839 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.328 ; 5.331 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.253 ; 3.380 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.657 ; 4.600 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 5.411 ; 5.304 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 5.764 ; 5.718 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 6.445 ; 6.411 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 5.940 ; 5.876 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 5.763 ; 5.730 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.253 ; 3.380 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.558 ; 6.416 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.584 ; 5.442 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.479     ; 6.621     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.460     ; 5.602     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 2.878 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.154 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.471 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 1.937 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.208 ; 0.000                          ;
+---------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 2.878 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.283     ;
; 2.878 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.283     ;
; 2.927 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.233     ;
; 2.927 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.233     ;
; 2.956 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.205     ;
; 2.956 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.205     ;
; 2.969 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.191     ;
; 2.969 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.191     ;
; 2.977 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.183     ;
; 2.977 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.183     ;
; 3.016 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.145     ;
; 3.016 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.145     ;
; 3.039 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.121     ;
; 3.039 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 17.121     ;
; 3.077 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.084     ;
; 3.077 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.084     ;
; 3.090 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.071     ;
; 3.090 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 17.071     ;
; 3.122 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 17.040     ;
; 3.122 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 17.040     ;
; 3.137 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 17.025     ;
; 3.137 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 17.025     ;
; 3.164 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.998     ;
; 3.164 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.998     ;
; 3.217 ; vga:u_vga|h_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.152      ; 16.942     ;
; 3.241 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.157      ; 16.923     ;
; 3.241 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.157      ; 16.923     ;
; 3.246 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.916     ;
; 3.246 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.916     ;
; 3.266 ; vga:u_vga|h_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.151      ; 16.892     ;
; 3.274 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.888     ;
; 3.274 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.888     ;
; 3.295 ; vga:u_vga|h_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.152      ; 16.864     ;
; 3.308 ; vga:u_vga|h_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.151      ; 16.850     ;
; 3.314 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.157      ; 16.850     ;
; 3.314 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.157      ; 16.850     ;
; 3.316 ; vga:u_vga|h_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.151      ; 16.842     ;
; 3.323 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.839     ;
; 3.323 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.839     ;
; 3.343 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.819     ;
; 3.343 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.819     ;
; 3.355 ; vga:u_vga|h_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.152      ; 16.804     ;
; 3.362 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.800     ;
; 3.362 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.800     ;
; 3.376 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.786     ;
; 3.376 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.786     ;
; 3.378 ; vga:u_vga|h_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.151      ; 16.780     ;
; 3.385 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.157      ; 16.779     ;
; 3.385 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.157      ; 16.779     ;
; 3.416 ; vga:u_vga|h_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.152      ; 16.743     ;
; 3.416 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.156      ; 16.747     ;
; 3.416 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.156      ; 16.747     ;
; 3.429 ; vga:u_vga|h_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.152      ; 16.730     ;
; 3.461 ; vga:u_vga|h_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.699     ;
; 3.476 ; vga:u_vga|v_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.684     ;
; 3.490 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 16.483     ;
; 3.490 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 16.483     ;
; 3.500 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.033     ; 16.474     ;
; 3.500 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.033     ; 16.474     ;
; 3.501 ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.661     ;
; 3.501 ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.661     ;
; 3.503 ; vga:u_vga|h_cnt[9]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.657     ;
; 3.546 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.433     ;
; 3.546 ; vga:u_vga|current_missile_line[5]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.433     ;
; 3.580 ; vga:u_vga|v_cnt[1]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.582     ;
; 3.585 ; vga:u_vga|v_cnt[7]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.575     ;
; 3.589 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 16.572     ;
; 3.589 ; vga:u_vga|current_missile_line[3]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 16.572     ;
; 3.596 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.383     ;
; 3.596 ; vga:u_vga|current_missile_line[8]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.383     ;
; 3.602 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 16.370     ;
; 3.602 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 16.370     ;
; 3.613 ; vga:u_vga|v_cnt[6]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.547     ;
; 3.622 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.357     ;
; 3.622 ; vga:u_vga|current_missile_line[7]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.357     ;
; 3.631 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.348     ;
; 3.631 ; vga:u_vga|current_missile_line[6]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.028     ; 16.348     ;
; 3.645 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 16.516     ;
; 3.645 ; vga:u_vga|current_missile_line[4]                                                                                     ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 16.516     ;
; 3.648 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 16.333     ;
; 3.648 ; vga:u_vga|current_sub_line[3]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 16.333     ;
; 3.653 ; vga:u_vga|v_cnt[2]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.509     ;
; 3.657 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 16.315     ;
; 3.657 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 16.315     ;
; 3.662 ; vga:u_vga|v_cnt[4]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.498     ;
; 3.682 ; vga:u_vga|v_cnt[8]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.478     ;
; 3.701 ; vga:u_vga|v_cnt[5]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.459     ;
; 3.715 ; vga:u_vga|v_cnt[10]                                                                                                   ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.445     ;
; 3.724 ; vga:u_vga|v_cnt[0]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.155      ; 16.438     ;
; 3.735 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg  ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 16.240     ;
; 3.735 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg  ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.032     ; 16.240     ;
; 3.755 ; vga:u_vga|v_cnt[3]                                                                                                    ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.154      ; 16.406     ;
; 3.757 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 16.224     ;
; 3.757 ; vga:u_vga|current_sub_line[4]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 16.224     ;
; 3.759 ; vga:u_vga|current_sub_line[8]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 16.222     ;
; 3.759 ; vga:u_vga|current_sub_line[8]                                                                                         ; vga:u_vga|blue_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.026     ; 16.222     ;
; 3.829 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 16.142     ;
; 3.839 ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg  ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.035     ; 16.133     ;
; 3.840 ; vga:u_vga|current_missile_line[9]                                                                                     ; vga:u_vga|green_signal ; CLOCK50      ; CLOCK50     ; 20.000       ; 0.153      ; 16.320     ;
; 3.854 ; vga:u_vga|current_sub_line[7]                                                                                         ; vga:u_vga|red_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.059     ; 16.094     ;
+-------+-----------------------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                          ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.154 ; vga:u_vga|data_a_roc[37]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.225      ; 0.483      ;
; 0.154 ; vga:u_vga|data_b_mis[83]           ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.222      ; 0.480      ;
; 0.159 ; vga:u_vga|data_a_roc[24]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.484      ;
; 0.161 ; vga:u_vga|data_b_mis[59]           ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.222      ; 0.487      ;
; 0.161 ; vga:u_vga|data_b_mis[41]           ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.226      ; 0.491      ;
; 0.163 ; vga:u_vga|data_a_roc[75]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.488      ;
; 0.163 ; vga:u_vga|data_a_roc[22]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.488      ;
; 0.172 ; vga:u_vga|data_a_roc[36]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.217      ; 0.493      ;
; 0.172 ; vga:u_vga|data_a_roc[102]          ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.221      ; 0.497      ;
; 0.173 ; vga:u_vga|data_a_roc[41]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.224      ; 0.501      ;
; 0.179 ; vga:u_vga|data_roc_disp[52]        ; vga:u_vga|data_roc_disp[52]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_roc_disp[4]         ; vga:u_vga|data_roc_disp[4]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_roc_disp[36]        ; vga:u_vga|data_roc_disp[36]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_roc_disp[20]        ; vga:u_vga|data_roc_disp[20]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[64]        ; vga:u_vga|data_mis_disp[64]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[79]        ; vga:u_vga|data_mis_disp[79]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[76]        ; vga:u_vga|data_mis_disp[76]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[72]        ; vga:u_vga|data_mis_disp[72]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[71]        ; vga:u_vga|data_mis_disp[71]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[66]        ; vga:u_vga|data_mis_disp[66]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|current_sub_line[8]      ; vga:u_vga|current_sub_line[8]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|current_sub_line[9]      ; vga:u_vga|current_sub_line[9]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[3]         ; vga:u_vga|data_mis_disp[3]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[38]        ; vga:u_vga|data_mis_disp[38]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[34]        ; vga:u_vga|data_mis_disp[34]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[26]        ; vga:u_vga|data_mis_disp[26]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[18]        ; vga:u_vga|data_mis_disp[18]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[6]         ; vga:u_vga|data_mis_disp[6]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[2]         ; vga:u_vga|data_mis_disp[2]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[30]        ; vga:u_vga|data_mis_disp[30]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[51]        ; vga:u_vga|data_mis_disp[51]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[43]        ; vga:u_vga|data_mis_disp[43]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[27]        ; vga:u_vga|data_mis_disp[27]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[19]        ; vga:u_vga|data_mis_disp[19]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[11]        ; vga:u_vga|data_mis_disp[11]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga:u_vga|data_mis_disp[7]         ; vga:u_vga|data_mis_disp[7]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[89]        ; vga:u_vga|data_mis_disp[89]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[82]        ; vga:u_vga|data_mis_disp[82]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[95]        ; vga:u_vga|data_mis_disp[95]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[94]        ; vga:u_vga|data_mis_disp[94]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[91]        ; vga:u_vga|data_mis_disp[91]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|data_mis_disp[85]        ; vga:u_vga|data_mis_disp[85]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|current_missile_line[8]  ; vga:u_vga|current_missile_line[8]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|current_missile_line[5]  ; vga:u_vga|current_missile_line[5]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|current_missile_line[6]  ; vga:u_vga|current_missile_line[6]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; vga:u_vga|current_missile_line[7]  ; vga:u_vga|current_missile_line[7]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; vga:u_vga|current_missile[5]       ; vga:u_vga|current_missile[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_missile[1]       ; vga:u_vga|current_missile[1]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_missile[4]       ; vga:u_vga|current_missile[4]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_missile[2]       ; vga:u_vga|current_missile[2]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|reset_game               ; vga:u_vga|reset_game                                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|pushed_button            ; vga:u_vga|pushed_button                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_a_sub[10]           ; vga:u_vga|data_a_sub[10]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[15]           ; vga:u_vga|submarines[15]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[7]            ; vga:u_vga|submarines[7]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[5]            ; vga:u_vga|submarines[5]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[1]            ; vga:u_vga|submarines[1]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[3]            ; vga:u_vga|submarines[3]                                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[14]           ; vga:u_vga|submarines[14]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[46]           ; vga:u_vga|submarines[46]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[10]           ; vga:u_vga|submarines[10]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[42]           ; vga:u_vga|submarines[42]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[31]           ; vga:u_vga|submarines[31]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[23]           ; vga:u_vga|submarines[23]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[19]           ; vga:u_vga|submarines[19]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[27]           ; vga:u_vga|submarines[27]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[17]           ; vga:u_vga|submarines[17]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[21]           ; vga:u_vga|submarines[21]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[25]           ; vga:u_vga|submarines[25]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[29]           ; vga:u_vga|submarines[29]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[24]           ; vga:u_vga|submarines[24]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[16]           ; vga:u_vga|submarines[16]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[20]           ; vga:u_vga|submarines[20]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[28]           ; vga:u_vga|submarines[28]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[35]           ; vga:u_vga|submarines[35]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[33]           ; vga:u_vga|submarines[33]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[39]           ; vga:u_vga|submarines[39]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[37]           ; vga:u_vga|submarines[37]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[47]           ; vga:u_vga|submarines[47]                                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|lives[0]                 ; vga:u_vga|lives[0]                                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|hit                      ; vga:u_vga|hit                                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[63]        ; vga:u_vga|data_roc_disp[63]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[47]        ; vga:u_vga|data_roc_disp[47]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[15]        ; vga:u_vga|data_roc_disp[15]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[31]        ; vga:u_vga|data_roc_disp[31]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[55]        ; vga:u_vga|data_roc_disp[55]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[23]        ; vga:u_vga|data_roc_disp[23]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[39]        ; vga:u_vga|data_roc_disp[39]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[59]        ; vga:u_vga|data_roc_disp[59]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[27]        ; vga:u_vga|data_roc_disp[27]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[43]        ; vga:u_vga|data_roc_disp[43]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[29]        ; vga:u_vga|data_roc_disp[29]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[61]        ; vga:u_vga|data_roc_disp[61]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[13]        ; vga:u_vga|data_roc_disp[13]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[45]        ; vga:u_vga|data_roc_disp[45]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[33]        ; vga:u_vga|data_roc_disp[33]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[49]        ; vga:u_vga|data_roc_disp[49]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[17]        ; vga:u_vga|data_roc_disp[17]                                                                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.140      ;
; 17.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.140      ;
; 17.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.140      ;
; 17.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.140      ;
; 17.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.140      ;
; 17.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.140      ;
; 17.471 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.396     ; 1.140      ;
; 17.529 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.091      ;
; 17.529 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.091      ;
; 17.529 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.091      ;
; 17.529 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.091      ;
; 17.529 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.091      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.532 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 1.089      ;
; 17.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.385     ; 1.087      ;
; 17.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.385     ; 1.087      ;
; 17.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.385     ; 1.087      ;
; 17.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.385     ; 1.087      ;
; 17.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.385     ; 1.087      ;
; 17.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.385     ; 1.087      ;
; 17.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.385     ; 1.087      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 0.929      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.930      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.930      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.930      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.930      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.930      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.930      ;
; 1.937 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.930      ;
; 1.940 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.931      ;
; 1.940 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.931      ;
; 1.940 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.931      ;
; 1.940 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.931      ;
; 1.940 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.931      ;
; 1.984 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.102     ; 0.966      ;
; 1.984 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.102     ; 0.966      ;
; 1.984 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.102     ; 0.966      ;
; 1.984 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.102     ; 0.966      ;
; 1.984 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.102     ; 0.966      ;
; 1.984 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.102     ; 0.966      ;
; 1.984 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.102     ; 0.966      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_address_reg0   ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_we_reg         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_we_reg        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~porta_datain_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_we_reg                  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_we_reg        ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a74~portb_datain_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a1~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a82~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                             ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                     ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                            ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                            ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 1.836 ; 2.617 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 4.083 ; 4.761 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.765 ; 3.634 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -1.580 ; -2.359 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -2.700 ; -3.424 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.338 ; -3.190 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.978 ; 3.732 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.151 ; 3.993 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.120 ; 5.227 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.620 ; 3.660 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.877 ; 3.976 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.320 ; 4.477 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.005 ; 4.111 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.878 ; 3.970 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.360 ; 2.995 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.599 ; 3.364 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.055 ; 2.690 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.972 ; 3.092 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.496 ; 3.531 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.742 ; 3.835 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.168 ; 4.316 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.865 ; 3.965 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.744 ; 3.830 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.055 ; 2.690 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.188 ; 4.095 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.535 ; 3.442 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.319     ; 4.412     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.674     ; 3.767     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.404 ; 0.154 ; 15.719   ; 1.937   ; 9.208               ;
;  CLOCK50         ; -10.404 ; 0.154 ; 15.719   ; 1.937   ; 9.208               ;
; Design-wide TNS  ; -30.623 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; -30.623 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Button       ; CLOCK50    ; 3.179 ; 3.812 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; 7.072 ; 7.567 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.733 ; 5.343 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Button       ; CLOCK50    ; -1.580 ; -2.359 ; Rise       ; CLOCK50         ;
; G_SENSOR_INT ; CLOCK50    ; -2.700 ; -3.424 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.338 ; -3.190 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 6.533 ; 6.383 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 7.040 ; 6.874 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.702 ; 8.725 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 6.204 ; 6.161 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 6.616 ; 6.633 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 7.367 ; 7.430 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 6.807 ; 6.839 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 6.608 ; 6.597 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.078 ; 4.240 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.599 ; 3.364 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.055 ; 2.690 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.972 ; 3.092 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 3.496 ; 3.531 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 3.742 ; 3.835 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.168 ; 4.316 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 3.865 ; 3.965 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 3.744 ; 3.830 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.055 ; 2.690 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Button                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Fri May 01 13:30:55 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[0] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.404             -30.623 CLOCK50 
Info (332146): Worst-case hold slack is 0.318
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.318               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.719               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.380
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.380               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.487               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[0] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.300
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.300             -21.348 CLOCK50 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.226
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.226               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.019
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.019               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.488               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_boat[0] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.878
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.878               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.154
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.154               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.471
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.471               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 1.937
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.937               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.208               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 719 megabytes
    Info: Processing ended: Fri May 01 13:31:00 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


