{"patent_id": "10-2022-0149028", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0068891", "출원번호": "10-2022-0149028", "발명의 명칭": "곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자 및 그 제조방법", "출원인": "(재)한국나노기술원", "발명자": "정상현"}}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "CMOS-NEM 기반 연상형 메모리 증대 신경망 소자에 있어서,기판;상기 기판 상에 형성된 캔틸레버 라인;상기 캔틸레버 라인으로부터 이격되어 형성되며, 상기 캔틸레버 라인의 스위칭 작동에 의해 선택적으로 접촉되는 제1신호라인 및 제2신호라인;을 포함하고,상기 캔틸레버 라인의 스위칭 작동 영역을 확보하고, 상기 캔틸레버 라인과 상기 제1신호라인 및 제2신호라인을포함하는 작동공간부가 형성되며,상기 작동공간부는 곡면형으로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1항에 있어서, 상기 작동공간부는,반타원형, 반구형 및 하단부가 부분 절단된 구형 중 어느 하나의 형상으로 형성된 것을 특징으로 하는 곡면형CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1항에 있어서, 상기 작동공간부의 테두리는 제1절연층으로 형성되는 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 2항에 있어서, 상기 작동공간부는,상기 제1절연층에 형성된 에칭홀을 통해 상기 캔틸레버 라인, 상기 제1신호라인 및 상기 제2신호라인으로 이루어진 NEM 패턴을 감싸도록 형성된 포토레지스트패턴의 식각에 의해 형성되며, 상기 포토레지스트패턴은 상기 제1절연층에 비해 식각속도가 더 빠른 물질로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4항에 있어서, 상기 제1절연층은,SiNy, GeNy, SnNy, AlNy, GaOxNy, InNy, TiNy, ZrNy, HfNy, ZnNy 중 어느 하나의 물질(Y는 유리수, 0<Y<1)인 것을특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1항에 있어서, 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인은,구리, 알루미늄 및 금 중 어느 하나로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1항에 있어서, 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인 하부에는,각각 라이너층(liner)이 형성되고, 상기 라이너층 하부에는 배리어층(barrier)이 형성된 것을 특징으로 하는 곡공개특허 10-2024-0068891-3-면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7항에 있어서, 상기 라이너층은,탄탈륨 또는 티타늄으로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 7항에 있어서, 상기 배리어층은,TaN 또는 TiN으로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법에 있어서,기판 상에 제1절연층을 형성하고, 상기 제1절연층을 패터닝하는 단계;상기 패터닝된 제1절연층 상에 제2절연층을 형성하고, 상기 제2절연층을 패터닝하는 단계;상기 패터닝된 제2절연층 상에 캔틸레버 라인, 제1신호라인 및 제2신호라인으로 이루어진 NEM 패턴을 형성하는단계;상기 NEM 패턴 상에 제3절연층을 형성하는 단계;상기 제3절연층 상에 포토레지스트층을 형성하고 상기 제2절연층 및 상기 제3절연층의 패터닝 및 식각 공정에의해 식각패턴을 형성하고, 상기 식각패턴을 통해 상기 제2절연층 및 상기 제3절연층을 제거하여 상기 NEM 패턴주위로 임시 작동공간부를 형성하는 단계;상기 제2절연층 및 상기 제3절연층으로 이루어진 격벽으로부터 이격되어 상기 임시 작동공간부에 형성되며, 상기 NEM 패턴을 감싸도록 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴을 베이킹하여 상기 포토레지스트패턴의 모서리를 곡면형으로 변형시키는 단계;상기 변형된 포토레지스트패턴 상에 제1절연층을 형성하는 단계;상기 제1절연층 상에 에칭홀을 형성하고, 상기 에칭홀을 통해 상기 포토레지스트패턴을 제거하여 곡면형의 작동공간부를 형성하는 단계;를 포함하는 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10항에 있어서, 상기 제2절연층 및 제3절연층은 상기 제1절연층에 비해 식각속도가 더 빠른 물질로 형성된것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 10항에 있어서, 상기 제2절연층은 상기 제3절연층에 비해 식각속도가 더 빠른 물질로 형성된 것을 특징으로하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 10항에 있어서, 상기 제1절연층은,SiNy, GeNy, SnNy, AlNy, GaOxNy, InNy, TiNy, ZrNy, HfNy, ZnNy 중 어느 하나의 물질(Y는 유리수, 0<Y<1)인것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 10항에 있어서, 상기 포토레지스트패턴은 상기 제1절연층에 비해 식각속도가 더 빠른 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법.공개특허 10-2024-0068891-4-청구항 15 제 10항에 있어서, 상기 제2절연층은,SiOx, GeOx, SnOx, AlOx, GaOx, InOx, TiOx, ZrOx, HfOx, ZnOx 중 어느 하나의 물질(X는 유리수, 0<X<1)인 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 10항에 있어서, 상기 제3절연층은,SiOxNy, GeOxNy, SnOxNy, AlOxNy, GaOxNy, InOxNy, TiOxNy, ZrOxNy, HfOxNy, ZnOxNy 중 어느 하나의 물질(X,Y는 유리수, 0<X<1, 0<Y<1)인 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 10항에 있어서, 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인은,구리, 알루미늄 및 금 중 어느 하나로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 10항에 있어서, 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인 하부에는,각각 라이너층(liner)이 형성되고, 상기 라이너층 하부에는 배리어층(barrier)이 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18항에 있어서, 상기 라이너층은,탄탈륨 또는 티타늄으로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의제조방법."}
{"patent_id": "10-2022-0149028", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 18항에 있어서, 상기 배리어층은,TaN 또는 TiN으로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법."}
{"patent_id": "10-2022-0149028", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자 및 그 제조방법에 관한 것으로서, CMOS-NEM 기반 연상 형 메모리 증대 신경망 소자에 있어서, 기판과, 상기 기판 상에 형성된 캔틸레버 라인과, 상기 캔틸레버 라인으 로부터 이격되어 형성되며, 상기 캔틸레버 라인의 스위칭 작동에 의해 선택적으로 접촉되는 제1신호라인 및 제2 신호라인을 포함하고, 상기 캔틸레버 라인의 스위칭 작동 영역을 확보하고, 상기 캔틸레버 라인과 상기 제1신호 라인 및 제2신호라인을 포함하는 작동공간부가 형성되며, 상기 작동공간부는 곡면형으로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자 및 그 제조방법을 기술적 요지로 한다."}
{"patent_id": "10-2022-0149028", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자 및 그 제조방법에 관한 것으로서, 연상형 메모리 증 대 신경망 CMOS-NEM 소자에 포함된 작동공간부를 곡면형으로 형성하여 소자의 구조적 안정성 및 신뢰성을 개선 시킨 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자 및 그 제조방법에 관한 것이다."}
{"patent_id": "10-2022-0149028", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현재 상용화된 딥러닝 기술은 음성 인식, 패턴 인식, 번역과 같은 분야에서 급속한 발전을 이루고 있다. 그러나 학습이 종료되고 나서 새로운 데이터가 주어졌을 때 이에 적응하는 데에는 기술적 어려움을 겪고 있다. 이미 학습이 완료된 심층 신경망이 이전에 학습하지 못한 클래스를 접하게 되면 기존 학습 데이터를 이용한 일 반화를 수행하지 못하고 관련된 정보를 추출하기 위해 수많은 네트워크 파라미터를 다시 학습하는 과정이 필요 하다.그러나 생물의 두뇌는 한 가지 혹은 몇 가지 예시만이 주어진 상황에서도 빠른 학습이 가능하고 과거의 학습 데 이터를 이용하여 새롭게 주어진 아이템을 효율적으로 일반화할 수 있다. 따라서 학습방법을 학습하는 메타러닝 은 최근 두뇌모방 연산의 주요 관심 내용 중 하나이다. 이러한 메타러닝에 대한 하나의 솔루션으로 신경망에서 추출한 특징을 메모리에 저장하고 사용하는 메모리 증대 신경망(memory-augmented neural network: MANN)이 활발히 연구되고 있다. 즉, 특징이 몇 가지 학습 예제를 통하여 추출되고, 추출된 특징이 메모리에 저장되었다가 추론 시 사용되면 새 로운 데이터가 주어져도 바로 추론을 수행할 수 있게 되는데, 이를 one-(few-)shot learning이라고 한다. one-(few-)shot learning을 위한 메모리 증대 신경망을 구현하는데, 기존의 SRAM, DRAM등으로 대표되는 메모리 (RAM: random access memory)는 쓰기 주기 동안 데이터를 저장하고, 읽기 주기 동안 저장된 메모리를 읽게 되는 데, 이때 임의 접근 기억장치는 address라고 불리는 특정 메모리의 위치를 지정하여야 하므로 순차적인 메모리 동작을 수행하므로, 빅데이터, 인공지능 분야 등에서 화두가 되고 있는 고속 대용량 데이터 검색에는 적합하지 않으며 이를 극복하기 위하여 bandwidth 증가를 위한 연구가 활발히 진행 중이나 근본적인 해법은 요원한 실정 이다. 이러한 one-(few-)shot learning의 효율적인 수행을 위해 최근에는 연상형 메모리(associative memory) 증대 신경망을 삼차원 집적 CMOS-NEM(Complementary Metal-Oxide-Semiconductor-Nanoelectromechanical) 소자/회로 기술을 이용하여 구현하고 있다. 구현된 연상형 메모리는 대용량의 데이터를 병렬로 처리하고 nearest neighbor search 기능을 자체적으로 수행하므로 기존 딥러닝 기술의 한계를 극복하는 고집적/고속/저전력 동작이 가능하 게 된다. 즉, 상기 연상형 메모리는 순차적인 메모리 동작이 아닌, content에 기반을 두어 동시에 병렬처리로 진행하고 기존 메모리에서는 불가능한 degree of mismatch 등의 연산까지 자체적으로 수행하므로 few-shot learning 구현 에 적합한 기술로 알려져 있다. 연상형 메모리 증대 신경망 개발은 단기적으로는 고속 대용량 데이터 검색이 필요한 인터넷 라우터, 영상 처리, 패턴 인식 등에 사용이 가능하고 장기적으로는 one-shot learning, few-shot learning 등의 meta learning을 활용하는 새로운 인공지능 반도체 칩 개발에 핵심 기술을 제공할 것으로 전망하고 있다. 이와 같이 one-(few-)shot learning의 효율적인 수행을 위한 연상형 메모리(associative memory) 증대 신경망 을 삼차원 집적 CMOS-NEM 소자를 구현하는 경우 집적도 개선을 위해 필수적으로 빈 공간이 발생하게 되는데, 이 는 기계적 강도의 문제점이 있다. 즉, 빈 공간으로 인한 약한 기계적 강도에 의해 인공지능을 위한 메모리 증대 신경망 소자로 사용시 소자 동작 및 신뢰성에 심각한 문제를 초래하게 되며, 이로 인한 막대한 피해가 예상된다."}
{"patent_id": "10-2022-0149028", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 연상형 메모리 증대 신경망을 삼차원 CMOS-NEM 소자로의 구현시 필수적으로 발생하는 작동공간부를 곡면형으로 형성하여, 기계적 강도를 향상시키고 소자의 구조적 안정성 및 소자의 신뢰성을 개선시키기 위한 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자 및 그 제조방법의 제공을 그 목적으로 한다."}
{"patent_id": "10-2022-0149028", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목적을 달성하기 위한 본 발명은, CMOS-NEM 기반 연상형 메모리 증대 신경망 소자에 있어서, 기판과, 상기 기판 상에 형성된 캔틸레버 라인과, 상기 캔틸레버 라인으로부터 이격되어 형성되며, 상기 캔틸레버 라인의 스 위칭 작동에 의해 선택적으로 접촉되는 제1신호라인 및 제2신호라인을 포함하고, 상기 캔틸레버 라인의 스위칭 작동 영역을 확보하고, 상기 캔틸레버 라인과 상기 제1신호라인 및 제2신호라인을 포함하는 작동공간부가 형성 되며, 상기 작동공간부는 곡면형으로 형성된 것을 특징으로 하는 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신 경망 소자를 기술적 요지로 한다. 본 발명은, CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법에 있어서, 기판 상에 제1절연층을 형성 하고, 상기 제1절연층을 패터닝하는 단계와, 상기 패터닝된 제1절연층 상에 제2절연층을 형성하고, 상기 제2절 연층을 패터닝하는 단계와, 상기 패터닝된 제2절연층 상에 캔틸레버 라인, 제1신호라인 및 제2신호라인으로 이루어진 NEM 패턴을 형성하는 단계와, 상기 NEM 패턴 상에 제3절연층을 형성하는 단계와, 상기 제3절연층 상에 포토레지스트층을 형성하고 상기 제2절연층 및 상기 제3절연층의 패터닝 및 식각 공정에 의해 식각패턴을 형성 하고, 상기 식각패턴을 통해 상기 제2절연층 및 상기 제3절연층을 제거하여 상기 NEM 패턴 주위로 임시 작동공 간부를 형성하는 단계와, 상기 제2절연층 및 상기 제3절연층으로 이루어진 격벽으로부터 이격되어 상기 임시 작 동공간부에 형성되며, 상기 NEM 패턴을 감싸도록 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴 을 베이킹하여 상기 포토레지스트패턴의 모서리를 곡면형으로 변형시키는 단계와, 상기 변형된 포토레지스트패 턴 상에 제1절연층을 형성하는 단계와, 상기 제1절연층 상에 에칭홀을 형성하고, 상기 에칭홀을 통해 상기 포토 레지스트패턴을 제거하여 곡면형의 작동공간부를 형성하는 단계를 포함하는 것을 특징으로 하는 곡면형 CMOS- NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법을 기술적 요지로 한다. 또한, 상기 작동공간부는, 반타원형, 반구형 및 하단부가 부분 절단된 구형 중 어느 하나의 형상으로 형성될 수 있으며, 또한, 상기 작동공간부의 테두리는 제1절연층으로 형성되는 것이 바람직하다. 또한, 상기 제2절연층은, SiOx, GeOx, SnOx, AlOx, GaOx, InOx, TiOx, ZrOx, HfOx, ZnOx 중 어느 하나의 물질(X는 유리수, 0<X<1), 또는 상기 제3절연층은, SiOxNy, GeOxNy, SnOxNy, AlOxNy, GaOxNy, InOxNy, TiOxNy, ZrOxNy, HfOxNy, ZnOxNy 중 어느 하나의 물질(X, Y는 유리수, 0<X<1, 0<Y<1), 또는 상기 제1절연층은, SiNy, GeNy, SnNy, AlNy, GaOxNy, InNy, TiNy, ZrNy, HfNy, ZnNy 중 어느 하나의 물질(Y는 유리수, 0<Y<1)인 것이 바람직하다. 또한, 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인은, 구리, 알루미늄 및 금 중 어느 하나로 형성되는 것 이 바람직하다. 또한, 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인 하부에는, 각각 라이너층(liner)이 형성되고, 상기 라 이너층 하부에는 배리어층(barrier)이 형성될 수 있고, 상기 라이너층은, 탄탈륨 또는 티타늄으로 형성될 수 있 으며, 상기 배리어층은, TaN 또는 TiN으로 형성될 수 있다. 또한, 상기 제2절연층 및 제3절연층은 상기 제1절연층에 비해 식각속도가 더 빠른 물질로 형성될 수 있으며, 또 한, 상기 제2절연층은 상기 제3절연층에 비해 식각속도가 더 빠른 물질로 형성될 수 있다. 또한, 상기 포토레지스트패턴은 상기 제1절연층에 비해 식각속도가 더 빠른 것이 바람직하다."}
{"patent_id": "10-2022-0149028", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은 CMOS-NEM 소자에서의 NEM 스위치의 작동공간부를 곡면형으로 형성하여 작동공간부의 내구성이 개선되 어, 소자의 구조적 안정성과 이로 인한 소자의 신뢰성을 향상시키고자 하는 것이다. 즉, 본 발명은 곡면형의 작동공간부의 테두리(상측부, 하측부, 측면부)는 제1절연층으로 형성되어, 다른 금속 전극이나 컨택 등과 전기적으로 접촉되어야 하는 부분을 제외하고는 외부 소자로부터 절연되도록 하고, 작동공 간부의 형상이 안정적으로 유지되도록 함으로써, 소자의 기계적, 구조적 특성을 향상시키게 된다. 또한 본 발명은 포토레지스트패턴과 식각에 의해 곡면형의 작동공간부의 형성이 가능하므로 간단한 공정으로 우 수한 기계적 강도 확보 및 소자의 신뢰성을 개선시킬 수 있다."}
{"patent_id": "10-2022-0149028", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 연상형 메모리 증대 신경망을 구현하기 위한 CMOS-NEM 기반 소자에 관한 것으로서, NEM 스위치 작동 을 위한 작동공간부의 내구성을 향상시키기 위해 작동공간부를 곡면형으로 형성한 것이다. 이에 의해 소자의 구조적 안정성 및 소자의 신뢰성을 도모하고, 포토레지스트패턴과 식각에 의해 곡면형의 작동 공간부의 형성이 가능하므로 간단한 공정으로 우수한 기계적 강도 확보 및 소자의 신뢰성을 개선시킬 수 있는 것이다. 이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 1은 본 발명의 일실시예에 따 른 CMOS-NEM 기반 소자에 있어서, NEM 패턴을 내부에 포함하는 곡면형 작동공간부에 대한 평면 모식도이고, 도 2는 본 발명의 일실시예에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법을 나타낸 모 식도이고, 도 3은 포토레지스트패턴의 베이킹 전후에 따른 포토레지스트패턴의 형상 변형을 나타낸 도이고, 도 4는 본 발명의 다른 실시예에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자를 나타낸 모식도이고, 도 5는 본 발명의 다른 실시예에 따른 NEM 패턴을 내부에 포함하는 곡면형 작동공간부에 대한 평면 모식도이다. 도시된 바와 같이 본 발명에 따른 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자는, CMOS-NEM 기반 연상형 메 모리 증대 신경망 소자에 있어서, 기판과, 상기 기판 상에 형성된 캔틸레버 라인과, 상기 캔틸 레버 라인으로부터 이격되어 형성되며, 상기 캔틸레버 라인의 스위칭 작동에 의해 선택적으로 접촉되 는 제1신호라인 및 제2신호라인을 포함하고, 상기 캔틸레버 라인의 스위칭 작동 영역을 확보하 고, 상기 캔틸레버 라인과 상기 제1신호라인 및 제2신호라인을 포함하는 작동공간부가 형 성되며, 상기 작동공간부는 곡면형으로 형성된 것을 특징으로 한다. 본 발명은 CMOS-NEM 기반의 소자로, 연상형 메모리 증대 신경망을 구현하기 위해서 삼차원으로 집적된 소자로 제공되게 되며, 하나 이상의 NEM 패턴과 이와 전기적으로 연동되는 하나 이상의 CMOS 소자를 포함하여 고 속으로 스위칭 작동이 이루어지도록 하면서 대용량의 데이터 처리가 가능하도록 한 것이다. 여기에서 NEM 패턴의 기계적인 스위칭 작동을 위해 소자 내부에 공간이 필요하며, 본 발명에서는 이를 작 동공간부로 표현한다. 상술한 바와 같이 연상형 메모리 증대 신경망 구현을 위해서는 삼차원으로 고집적된 소자가 필요하며, 고속 스위칭 작동을 위한 CMOS와 연동되는 NEM 패턴이 구현되고, 이의 작동을 위해 소자 내 빈 공간인 작동공간부가 필연적으로 필요하게 되며, 이는 기계적 내구성에 영향을 미치게 된다. 이와 같이 본 발명에서는 작동공간부에 의해 기계적 내구성이 저하되는 것을 방지하고자, 상기 작동공간부 를 곡면형으로 형성하여, 소자의 구조적 안정성과 이로 인한 소자의 신뢰성을 개선시키고자 하는 것이다. 본 발명에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자에 있어서, 상기 기판은, 상기 NEM 패턴들과 전기적으로 연결되는 하나 이상의 금속 패턴(예컨대, 금속 전극, 비아 컨택, 컨택 또는 금속 배 선 등)을 포함하는 기판이거나, 또는 금속 간 절연막(IMD: Inter-Metal Dielectric))을 포함하는 기판 이거나, 또는 CMOS와 같은 반도체 소자 등이 포함된 기판일 수 있다. 본 발명의 일실시예에서는 상기 기판은 하나 이상의 CMOS 소자를 포함한다. 상기 기판 상에는 층간 절연을 제1절연층을 형성하 고, 필요에 따라 패터닝 공정을 수행한다. 상기 기판 상에는 NEM 패턴이 형성되며, 상기 NEM 패턴은 캔틸레버 라인(Cantilever Line)과, 상기 캔틸레버 라인으로부터 이격되어 형성되며, 상기 캔틸레버 라인의 스위칭 작동에 의해 선택적으로 접촉되는 제1신호라인 및 제2신호라인을 포함하게 된다. 그리고, 상기 캔틸레버 라인의 스위칭 작동 영역을 확보하고, 상기 캔틸레버 라인과 상기 제1신호라 인 및 제2신호라인을 포함하는 곡면형의 작동공간부가 형성된다. 상기 NEM 패턴은 금속으로 이루어지며, 금속의 증착과 패터닝 공정에 의해 소정의 형상으로 구현된다. 본 발명의 일실시예로 MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), ALD(atomic layer deposition), FIB(focused ion beam), Sputtering, Plating과 같은 미세 박막 증착 및 패터 닝이 가능한 공정에 의해 금속층이 증착되고, 에칭 공정을 통해 NEM 패턴을 형성할 수 있다. 본 발명에 따른 캔틸레버 라인, 제1신호라인 및 제2신호라인을 포함하는 'NEM 패턴'의 형 성은 공지된 다른 공정에 의해 다양한 방식과 순서로 형성될 수 있다. 상기 NEM 패턴을 형성하는 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인은 전기 전도 도가 뛰어난 금속으로 형성되며, 상기 캔틸레버 라인 또는 상기 제1신호라인 및 제2신호라인에 인가된 전압에 의해 상기 캔틸레버 라인은 제1신호라인 및 제2신호라인에 접촉 또는 비접촉 동 작이 이루어지게 된다. 예컨대, 상기 캔틸레버 라인과 상기 제1신호라인 간의 접촉에 의한 신호 1, 상기 캔틸레버 라인(21 0)과 제2신호라인 간의 접촉에 의한 신호 2, 상기 캔틸레버 라인이 제1 및 제2신호라인에 접촉 하지 않은 경우 신호 0으로 전달되게 되며, 이에 의해 초고속의 대용량 데이터 처리가 가능하도록 한다. 이러한 신호 처리 방식은 최근 연상형 메모리(associative memory) 증대 신경망 구현을 위한 소자에 사용되고 있으며, 삼차원 집적된 CMOS-NEM 구조에 의해 대용량의 데이터를 병렬로 처리하고 nearest neighbor search 기 능을 자체적으로 수행하므로 기존 딥러닝 기술의 한계를 극복하는 고집적/고속/저전력 동작이 가능하게 된다. 이러한 NEM 패턴을 이루는 상기 캔틸레버 라인, 상기 제1신호라인 및 상기 제2신호라인은 상호 간에 전기적 접촉과, 상기 캔틸레버 라인의 접촉/비접촉 작동이 원활히 이루어질 수 있도록 나노 싸 이즈의 금속 패턴으로 형성되며, 본 발명의 일실시예에서는 구리, 알루미늄, 금과 같은 도전성의 유연성이 있는 금속으로 형성될 수 있다. 그리고, 곡면형으로 형성된 상기 작동공간부의 테두리는 제1절연층으로 형성되어, 다른 금속 전극이 나 컨택 등과 전기적으로 접촉되어야 하는 부분을 제외하고는 외부 소자로부터 절연되도록 하고, 작동공간부 의 형상을 유지하도록 한다. 본 발명에 따른 작동공간부는 곡면형, 예컨대, 반타원형, 반구형 및 하단부가 부분 절단된 구형 중 어느 하나의 형상으로 형성될 수 있다. 이러한 형상의 변형은 후술할 포토레지스트패턴의 베이킹 온도 및 시간 등의 조절, 포토레지스트패턴의 모양, 크기, 포토레지스트패턴이 형성되는 표면 상태에 따라 제어할 수 있다. 기존의 작동공간부의 형상이 사각 형상(육면체)으로 형성된 것에 비해 곡면형의 작동공간부는 작동공간부 에 가해지는 힘을 보다 분산시킬 수 있어, 작동공간부의 내구성을 개선시키게 된다. 본 발명에 따른 작동공간부는, 상기 제1절연층에 형성된 에칭홀을 통해 상기 캔틸레버 라인 , 상기 제1신호라인 및 상기 제2신호라인으로 이루어진 NEM 패턴을 감싸도록 형성된 포토 레지스트패턴의 식각에 의해 형성된다. 여기에서, 상기 포토레지스트패턴은 상기 제1절연층에 비해 식각속도가 더 빠른 물질로 형성되어, 제1절연층 내부의 변형된 포토레지스트패턴을 효과적으로 제거할 수 있게 된다. 구체적으로는, 기판 상에 제1절연층을 형성하고, 그 상부에 제2절연층을 형성한 후 패터닝하고, 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인의 형성을 위한 금속층을 증착하고, 이를 패터 닝하여 소정의 NEM 패턴을 형성한다. 그리고 상기 NEM 패턴 상에 제3절연층을 형성하고, 그 상 부에 포토레지스트층을 형성하여 상기 제2절연층 및 상기 제3절연층의 패터닝 및 식각 공정에 의해 식각패턴을 형성하고, 상기 식각패턴을 통해 상기 제2절연층 및 상기 제3절연층을 제거하 여 상기 NEM 패턴 주위로 임시 작동공간부를 형성한다. 그리고, 상기 제2절연층 및 상기 제3절연층으로 이루어진 격벽으로부터 이격되어 상기 임시 작동공간 부에 형성되며, 상기 NEM 패턴을 감싸도록 포토레지스트패턴을 형성하고, 상기 포토레지스트패 턴을 베이킹하여 상기 포토레지스트패턴의 모서리를 곡면형으로 변형시킨 후, 상기 변형된 포토레지 스트패턴 상에 제1절연층을 형성하고, 상기 제1절연층에 형성된 에칭홀을 통해 상기 포토 레지스트패턴을 제거하여 곡면형의 작동공간부를 형성하게 된다. 상기 포토레지스트패턴은 상기 임시 작동공간부에 형성되되, 상기 제2절연층 및 제3절연층(73 0)으로 이루어진 격벽으로부터 일정 거리 이격되어 형성된다. 이는 포토레지스트패턴의 베이킹을 통해 모 서리가 곡면형으로 변형되므로, 이를 고려하여 약간의 공간을 두고 포토레지스트패턴을 형성한다. 그리고, 포토레지스트패턴의 베이킹에 의해 포토레지스트패턴의 모서리가 곡면형으로 변형되게 되고, 변형된 포토레지스트패턴 상에 제1절연층을 형성하고, 상기 포토레지스트패턴을 제거함으로써, 곡면형의 작동공간부가 형성되는 것이다. 이와 같이 상기 작동공간부의 테두리(곡면부 및 바닥부)는 제1절연층으로 형성되어, 다른 금속 전극 등과 전기적으로 접촉되어야 하는 부분을 제외하고는 외부 소자로부터 절연되도록 하고, 작동공간부의 형상이 안정적으로 유지되도록 한다. 특히 상기 작동공간부가 곡면형으로 형성되어, 작동공간부에 가해 지는 힘을 분산시켜, 작동공간부의 내구성이 개선되어, 소자의 기계적, 구조적 특성을 향상시키게 된다. 이러한 구조를 형성하기 위해서는 상기 포토레지스트패턴은 상기 제1절연층에 비해 식각속도가 더 빠 른 물질로 형성되는 것이 바람직하며, 상기 제2절연층 및 상기 제3절연층은 상기 제1절연층에 비해 식각속도가 더 빠른 물질로 형성되는 것이 바람직하다. 이에 의해 상기 임시 작동공간부 형성시, 상기 제2절연층 및 상기 제3절연층은 제거되고, 바닥 부에 형성된 상기 제1절연층은 잔존하게 되어, 상기 임시 작동공간부의 바닥부는 제1절연층을 유지하게 되고, 상기 제2절연층 및 상기 제3절연층은 제거되어 임시 작동공간부를 형성하게 된 다. 그리고, 상기 제2절연층과 상기 제3절연층은 동일한 물질로 형성되거나, 상기 제2절연층은 상기 제3절연층에 비해 식각속도가 더 빠른 물질로 형성되는 것이 바람직하다. 즉, 상기 제2절연층 상에 NEM 패턴을 형성하고, 그 상부에 제3절연층을 형성하여, 이를 식각하 여 제거함으로써, 상기 NEM 패턴의 캔틸레버 라인의 상측 및 하측에 공간이 형성되어 움직임이 자유 롭도록 하는 임시 작동공간부를 형성하고, 이 임시 작동공간부에 포토레지스트패턴을 형성하는 것이다. 여기에서 필요에 따라 상기 제2절연층 및 상기 제3절연층은 동일한 물질로 형성되거나, 상기 제2절연 층은 상기 제3절연층에 비해 식각속도가 더 빠른 물질로 형성될 수 있다. 이에 의해 NEM 패턴의 하측부에 형성된 두께가 큰 제2절연층과 두께가 상대적으로 작은 제2절연층의 식각 속도가 맞추어 질 수 있도록 한다. 본 발명의 일실시예에 따르면, 상기 제1절연층은, SiNy, GeNy, SnNy, AlNy, GaOxNy, InNy, TiNy, ZrNy, HfNy, ZnNy 중 어느 하나의 물질(Y는 유리수, 0<Y<1)을 사용할 수 있으며, 상기 제2절연층은, SiOx, GeOx, SnOx, AlOx, GaOx, InOx, TiOx, ZrOx, HfOx, ZnOx 중 어느 하나의 물질(X는 유리수, 0<X<1)을 사용할 수 있으며, 상기 제3절연층은, SiOxNy, GeOxNy, SnOxNy, AlOxNy, GaOxNy, InOxNy, TiOxNy, ZrOxNy, HfOxNy, ZnOxNy 중 어느 하나 의 물질(X, Y는 유리수, 0<X<1, 0<Y<1)을 사용할 수 있다. 그리고, 상기 포토레지스트패턴은 상기 제1절연층에 비해 식각속도가 더 빠른 물질로 형성되는 것이 바람직하다. 본 발명의 일실시예에 따르면 상기 포토레지스트패턴은, 베이킹(열 또는 광)에 의해 경화되는 알려진 포토 레지스트를 이용하여 NEM 패턴을 완전히 덮도록 형성한다. 상기 포토레지스트패턴은 베이킹에 의해 변형되는 정도 및 변수를 고려하고, 최소의 작동공간부의 구현을 위해 상기 NEM 패턴의 테두리로부터 적절 한 두께를 가지도록 형성되며, 포토레지스트의 종류나 베이킹 정도에 따라 포토레지스트패턴의 두께를 조 절할 수 있다. 일반적으로 포토레지스트는 제1절연층으로 사용되는 질화물에 비해 식각속도는 현저히 빠르며, 식각액 또 는 식각가스를 침투시켜 포토레지스트패턴은 제거되고, 포토레지스트패턴을 따라 형성된 제1절연층 은 남겨지면서 작동공간부의 테두리가 형성되게 된다. 본 발명의 일실시예로 필요에 따라, 상기 금속층을 증착하기 전에 라이너층(liner layer) 및 배리어층 (barrier layer)을 형성할 수 있다. 즉, 패터닝된 제1절연층 상에 배리어층 형성을 위한 물질을 증착하고, 그 상부에 라이너층 형성을 위한 물질을 증착한 후 그 상부에 NEM 패턴 형성을 위한 금속 층을 형성하는 것이다. 상기 라이너층은 상기 금속층과 배리어층 간의 접착력을 향상시키기 위한 것이고, 상기 배리어층 은 금속층에 절연층이 침투하는 것을 방지하기 위한 것이다. 본 발명의 일실시예에 따르면, 상기 라이너층 은, Ta 또는 Ti로 형성될 수 있으며, 상기 배리어층은 TaN또는 TiN으로 될 수 있다. 도 1은 본 발명의 일실시예에 따른 CMOS-NEM 기반 소자에 있어서, NEM 패턴을 내부에 포함하는 곡면형 작 동공간부에 대한 평면 모식도를 나타낸 것이다.도 1에 도시한 바와 같이 본 발명의 일실시예에 따라, 작동공간부의 테두리는 제1절연층으로 형성되 고, 상기 작동공간부 내에 캔틸레버 라인과 제1신호라인 및 제2신호라인이 형성되고, 작동 공간부는 곡면형, 예컨대 반구형 구조로 형성된 것을 도시한 것이다. 이에 의해 반구형 작동공간부에 의해 힘이 분산되어 소자의 기계적 안정성을 향상시키게 된다. 종래의 작동공간부는 빈공간이면서 육면체 형상으로 형성되어, 힘이 분산되지 않고, 수직으로 주로 작용하게 되 어 소자의 자체 하중이나 사용에 의한 하중 등에 의해 작동공간부의 파손 우려가 있다. 본 발명은 CMOS-NEM 기반의 소자에 상기 NEM 패턴, 구체적으로는 상기 캔틸레버 라인의 작동을 위한 작동공간부가 형성되고, 상기 작동공간부를 곡면형으로 형성하여 소자의 기계적 안정성 및 신뢰성을 도모하도록 한 것이다. 상기 작동공간부의 형성이 완료되면, 그 상부에 제2절연층을 형성하거나, 패키징 공정을 수행하거나, 필요에 따라 제2절연층을 패터닝하여 금속 전극, 금속 패턴, 금속 배선, 금속 컨택, 반도체 소자 등을 형 성하여 상기 NEM 패턴에서 전달되는 신호에 따라 소자의 작동이 이루어지도록 한다. 이러한 구조를 삼차원 으로 집적함으로써, 대용량 고속 처리가 가능한 연상형 메모리 증대 신경망 소자를 제공하게 된다. 여기에서, 상기 제1절연층은 삼차원 집적 구조에서 제2절연층 사이에 형성되어 층간 절연막의 역할을 하거나, 금속 전극, 금속 패턴, 금속 배선, 금속 컨택, 반도체 소자를 포함하는 층간 절연막의 역할을 하게 된다. 이하에서는 첨부된 도면을 참조하여 본 발명에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법에 대해 상세히 설명하고자 한다. 본 발명에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법은 도 2에 도시한 바와 같이, CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법에 있어서, 기판 상에 제1절연층을 형성하 고, 상기 제1절연층을 패터닝하는 단계와, 상기 패터닝된 제1절연층 상에 제2절연층을 형성하고, 상기 제2절연층을 패터닝하는 단계와, 상기 패터닝된 제2절연층 상에 캔틸레버 라인, 제1신호라인 및 제2신호라인으로 이루어진 NEM 패턴을 형성하는 단계와, 상기 NEM 패턴 상에 제 3절연층을 형성하는 단계와, 상기 제3절연층 상에 포토레지스트층을 형성하고 상기 제2절연층 및 상기 제3절연층의 패터닝 및 식각 공정에 의해 식각패턴을 형성하고, 상기 식각패턴을 통해 상기 NEM 패턴 주위로 임시 작동공간부를 형성하는 단계와, 상기 제2절연층 및 상기 제3절연층 으로 이루어진 격벽으로부터 이격되어 상기 임시 작동공간부에 형성되며, 상기 NEM 패턴을 감싸 도록 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴을 베이킹하여 상기 포토레지스트 패턴의 모서리를 곡면형으로 변형시키는 단계와, 상기 변형된 포토레지스트패턴 상에 제1절연층(71 0)을 형성하는 단계와, 상기 제1절연층 상에 에칭홀을 형성하고, 상기 에칭홀을 통해 상기 포토레지 스트패턴을 제거하여 곡면형의 작동공간부를 형성하는 단계를 포함한다. 본 발명의 일실시예에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법은 먼저, 기판 상에 제1절연층을 형성한다(도 2(a)). 본 발명의 일실시예에 따른 기판은, 상기 NEM 패턴들과 전기적으로 연결되는 하나 이상의 금속 패턴 (예컨대, 금속 전극, 비아 컨택, 금속 배선 등)을 포함하는 기판이거나, 또는 금속 간 절연막(IMD: Inter- Metal Dielectric))을 포함하는 기판이거나, 또는 CMOS와 같은 반도체 소자 등이 포함된 기판일 수 있다. 본 발명의 일실시예에서는 상기 기판은 하나 이상의 CMOS 소자를 포함하고, 상기 기판 상에 층 간 절연을 위한 제1절연층을 형성한다. 상기 제1절연층은 소정의 패터닝 공정에 의해 기판의 일부분이 노출되게 형성될 수 있다. 상기 노출 된 부분과 후술할 NEM 패턴과 접촉할 수 있다. 상기 제1절연층은 물리적 또는 화학적 증착 방법에 의 해 형성될 수 있으며, 층간 절연을 위한 것으로, 다른 절연층에 비해 식각 속도가 느린 물질을 사용한다. 본 발 명의 실시예에 의하면, 상기 제1절연층은 SiNy, GeNy, SnNy, AlNy, GaOxNy, InNy, TiNy, ZrNy, HfNy, ZnNy 중 어느 하나의 물질(Y는 유리수, 0<Y<1)로 형성될 수 있다. 그리고, 상기 패터닝된 제1절연층 상에 제2절연층을 형성하고, 상기 제2절연층을 패터닝한다(도 2(b)). 상기 패터닝된 제2절연층 상에 캔틸레버 라인, 제1신호라인 및 제2신호라인으로 이 루어진 NEM 패턴을 형성한다(도 2(c)). 상기 NEM 패턴은 캔틸레버 라인과, 상기 캔틸레버 라인으로부터 이격되어 형성되며, 상기 캔틸 레버 라인의 스위칭 작동에 의해 선택적으로 접촉되는 제1신호라인 및 제2신호라인을 포함한다. 상기 NEM 패턴은 금속으로 이루어지며, 금속의 증착과 패터닝 공정에 의해 소정의 형상으로 구현된다. 본 발명의 일실시예로 상기 NEM 패턴은 금속으로 이루어지며, 금속의 증착과 패터닝 공정에 의해 소정의 형상 으로 구현된다. 본 발명의 일실시예로 MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), ALD(atomic layer deposition), FIB(focused ion beam), Sputtering, Plating과 같은 미세 박막 증 착 및 패터닝이 가능한 공정에 의해 금속층이 증착되고, 에칭 공정을 통해 NEM 패턴을 형성할 수 있다. 이러한 NEM 패턴을 이루는 상기 캔틸레버 라인, 상기 제1신호라인 및 상기 제2신호라인은 상호 간에 전기적 접촉과, 상기 캔틸레버 라인의 접촉/비접촉 작동이 원활히 이루어질 수 있도록 나노 싸 이즈의 금속 패턴으로 형성되며, 본 발명의 일실시예에서는 구리, 알루미늄, 금과 같은 도전성의 유연성이 있는 금속으로 형성될 수 있다. 본 발명에 따른 캔틸레버 라인, 제1신호라인 및 제2신호라인을 포함하는 NEM 패턴의 형성 은 공지된 다른 공정에 의해 다양한 방식과 순서로 형성될 수 있다. 상기 NEM 패턴을 형성하는 상기 캔틸레버 라인, 제1신호라인 및 제2신호라인은 전기 전도 도가 뛰어난 금속으로 형성되며, 상기 캔틸레버 라인 또는 상기 제1신호라인 및 제2신호라인에 인가된 전압에 의해 상기 캔틸레버 라인은 제1신호라인 및 제2신호라인에 선택적으로 접촉 또는 비접촉 동작이 이루어지게 된다. 예컨대, 상기 캔틸레버 라인과 상기 제1신호라인 간의 접촉에 의한 신호 1, 상기 캔틸레버 라인(21 0)과 제2신호라인 간의 접촉에 의한 신호 2, 상기 캔틸레버 라인이 제1 및 제2신호라인에 접촉 하지 않은 경우 신호 0으로 전달되게 되며, 이에 의해 초고속의 대용량 데이터 처리가 가능하도록 한다. 이러한 신호 처리 방식은 최근 연상형 메모리(associative memory) 증대 신경망 구현을 위한 소자에 사용되고 있으며, 삼차원 집적된 CMOS-NEM 구조에 의해 대용량의 데이터를 병렬로 처리하고 nearest neighbor search 기 능을 자체적으로 수행하므로 기존 딥러닝 기술의 한계를 극복하는 고집적/고속/저전력 동작이 가능하게 된다. 이러한 NEM 패턴을 이루는 상기 캔틸레버 라인, 상기 제1신호라인 및 상기 제2신호라인은 상호 간에 전기적 접촉과, 상기 캔틸레버 라인의 접촉/비접촉 작동이 원활히 이루어질 수 있도록 나노 싸 이즈의 금속 패턴으로 형성되며, 본 발명의 일실시예에서는 구리, 알루미늄, 금과 같은 도전성의 유연성이 있는 금속으로 형성될 수 있다. 그리고, 상기 패터닝된 제2절연층 상에 상기 NEM 패턴이 형성되고, 그 상부에 제3절연층을 형성 한다(도 2(d)). 상기 제3절연층 상에 포토레지스트층을 형성하고 상기 제2절연층 및 상기 제3절연층 의 패터닝 및 식각 공정에 의해 식각패턴을 형성하고(도 2(e)), 상기 식각패턴을 통해 상기 NEM 패턴 주위로 임시 작동공간부를 형성한다(도 2(f)). 그리고, 상기 제2절연층 및 상기 제3절연층으로 이루어진 격벽으로부터 이격되어 상기 임시 작동공간 부에 형성되며, 상기 NEM 패턴을 감싸도록 포토레지스트패턴을 형성한다(도 2(g)). 상기 포토레지스트패턴은 상기 임시 작동공간부에 형성되되, 상기 제2절연층 및 제3절연층(73 0)으로 이루어진 격벽으로부터 일정 거리 이격되어 형성된다. 이는 포토레지스트패턴의 베이킹을 통해 모 서리가 곡면형으로 변형되므로, 이를 고려하여 약간의 공간을 두고 포토레지스트패턴을 형성하는 것이다. 그리고, 상기 포토레지스트패턴을 베이킹하여 상기 포토레지스트패턴의 모서리를 곡면형으로 변형시 킨다(도 2(h). 그리고, 상기 변형된 포토레지스트패턴 상에 제1절연층을 형성하고(도 2(i)), 상기 제 1절연층 상에 에칭홀을 형성하고, 상기 에칭홀을 통해 상기 포토레지스트패턴을 제거하여 곡면형의 작동공간부를 형성한다(도 2(j)). 상기 에칭홀의 너비는 후속 공정에 의해 제2절연층이나 패키징을 위한 절연층이 증착되어도 상기 작 동공간부 내부로 침투되지 않을 정도로 좁게 형성되며, 상기 에칭홀을 통해 식각액 또는 식각가스를 침투시켜 상기 포토레지스트패턴이 식각되어 제거되도록 한다. 이에 의해 상기 작동공간부는 곡면형으로 형성되며, 테두리는 제1절연층으로 형성되어, 다른 금속 전 극, 금속 컨택, 금속 배선, 반도체 소자 등과 전기적으로 접촉되어야 하는 부분을 제외하고는 외부 소자로부터절연되도록 하고, 작동공간부의 형상을 유지하게 된다. 이와 같이 본 발명에 따른 작동공간부는, 상기 제1절연층에 형성된 에칭홀을 통해 상기 캔틸레 버 라인, 상기 제1신호라인 및 상기 제2신호라인으로 이루어진 NEM 패턴을 감싸도록 형성 된 포토레지스트패턴의 식각에 의해 형성되며, 상기 포토레지스트패턴은 상기 제1절연층에 비해 식각속도가 더 빠른 물질로 형성된다. 본 발명의 일실시예에 따르면 상기 포토레지스트패턴은, 베이킹(열 또는 광)에 의해 경화되는 알려진 포토 레지스트를 이용하여 NEM 패턴을 완전히 덮도록 형성한다. 상기 포토레지스트패턴은 베이킹에 의해 변형되는 정도 및 변수를 고려하고, 최소의 작동공간부의 구현을 위해 상기 NEM 패턴의 테두리로부터 적절 한 두께를 가지도록 형성되며, 포토레지스트의 종류나 베이킹 정도에 따라 포토레지스트패턴의 두께를 조 절할 수 있다. 일반적으로 포토레지스트는 제1절연층으로 사용되는 질화물에 비해 식각속도는 현저히 빠르며, 식각액 또 는 식각가스를 침투시켜 포토레지스트패턴은 제거되고, 포토레지스트패턴을 따라 형성된 제1절연층 은 남겨지면서 작동공간부의 테두리가 형성되게 된다. 이에 의해 상기 에칭홀을 통한 포토레지스트패턴의 식각시 상기 포토레지스트패턴은 제거되고, 상기 제1절연층은 잔존하게 되어, 상기 작동공간부의 테두리는 제1절연층으로 형성되며 유지하 게 된다. 본 발명의 일실시예에 따른 작동공간부는 곡면형, 예컨대, 반타원형, 반구형 및 하단부가 부분 절단된 구 형 중 어느 하나의 형상으로 형성될 수 있다. 이러한 형상의 조절은 포토레지스트패턴의 베이킹 온도 및 시간 등의 조절, 포토레지스트패턴이 형성되는 표면 상태에 따라 제어할 수 있다. 본 발명의 일실시예에 따른 포토레지스트패턴의 베이킹 시간은 1분~1시간, 베이킹 온도는 90~300℃의 범위 에서 포토레지스트패턴의 두께, NEM패턴의 형상 등에 따라 조절하여 수행한다. 본 발명의 일실시예로 상기 포토레지스트패턴의 식각액은 포토레지스트패턴을 식각하기 위한 유기용 액, 예컨대 아세톤과 같은 유기용액을 사용할 수 있으며, 식각가스로는 산소 플라즈마를 이용할 수 있다. 이에 한정하지 않고, 포토레지스트패턴을 제거할 수 있는 알려진 식각액 또는 식각가스를 사용할 수 있다. 여기에서, 상기 제2절연층과 상기 제3절연층은 동일한 물질로 형성되거나, 상기 제2절연층은 상 기 제3절연층에 비해 식각속도가 더 빠른 물질로 형성되는 것이 바람직하다. 즉, 상기 제2절연층 상에 NEM 패턴을 형성하고, 그 상부에 제3절연층을 형성하여, 이를 식각하 여 제거함으로써, 상기 NEM 패턴의 캔틸레버 라인의 상측 및 하측에 공간이 형성되어 임시 작동공간 부를 형성하는 것이다. 여기에서 필요에 따라 상기 제2절연층 및 상기 제3절연층은 동일한 물질로 형성되거나, 상기 제2절연 층은 상기 제3절연층에 비해 식각속도가 더 빠른 물질로 형성될 수 있다. 이에 의해 NEM 패턴의 하측부에 형성된 두께가 큰 제2절연층과 두께가 상대적으로 작은 제2절연층의 식각 속도가 맞추어 질 수 있도록 하면서, 식각이 진행되는 동안 제3절연층 상측에 형성된 제1절연층의 식각가스 등에의 노 출을 최소화하도록 하는 것이다. 본 발명의 일실시예에 따르면, 상기 제2절연층은, SiOx, GeOx, SnOx, AlOx, GaOx, InOx, TiOx, ZrOx, HfOx, ZnOx 중 어느 하나의 물질(X는 유리수, 0<X<1)을 사용할 수 있으며, 상기 제3절연층은, SiOxNy, GeOxNy, SnOxNy, AlOxNy, GaOxNy, InOxNy, TiOxNy, ZrOxNy, HfOxNy, ZnOxNy 중 어느 하나의 물질(X, Y는 유리수, 0<X<1, 0<Y<1)을 사용할 수 있다. 상기 에칭홀을 통한 포토레지스트패턴의 식각을 통해 곡면형의 작동공간부의 형성을 완료하고, 그 상부에는 절연층, 또는 다른 금속 전극이나 배선, 컨택 등을 포함하는 절연층 또는 패키징을 위한 절연층을 증착한다. 본 발명의 일실시예에서는 상기 제1절연층으로 둘러싸인 작동공간부 상에 제2절연층 을 증착한 것을 도시하였다(도 2(k)). 도 3은 포토레지스트패턴의 베이킹 전후에 따른 포토레지스트패턴의 형상 변형을 나타낸 것으로, 상 기 포토레지스트패턴의 베이킹 전(도 3(a), 도 3(c))에는 일반적으로 사각 형상이나 모서리가 내측으로 볼 록한 형상을 나타내며, 상기 포토레지스트패턴의 베이킹 후(도 3(b), 도 3(d), 120℃/120초)에는 모서리가 외측으로 볼록한 곡면형상을 나타내었다. 따라서, 상기 포토레지스트패턴의 베이킹 온도 및 시간 등의 조절, 포토레지스트패턴이 형성되는 표 면 상태에 따라 포토레지스트패턴의 형상을 제어할 수 있게 된다. 예컨대 포토레지스트패턴의 베이킹 온도가 높을수록, 베이킹 시간이 길수록 곡률반경이 더 작은 곡면형상을 나타내게 된다. 또한, 포토레지스트패턴이 형성되는 표면 상태, 즉, 제1절연층의 표면 상태에 따라 포토레지스트패턴 의 형상의 변형 정도를 조절할 수 있게 된다. 예컨대, 소수성 표면처리를 하게 되면 포토레지스트패턴 은 타원형에서 반구형, 구형에 가깝게 형성될 수 있다. 기존의 작동공간부의 형상이 사각 형상(육면체)으로 형성된 것에 비해 곡면형의 작동공간부는 작동공간부 에 가해지는 힘을 보다 분산시킬 수 있어, 작동공간부의 내구성이 개선되게 된다. 한편, 본 발명의 일실시예로 필요에 따라, 상기 NEM 패턴 형성을 위한 금속층을 증착하기 전에 라이너층 및 배리어층을 형성할 수 있다. 즉, 패터닝된 제1절연층 상에 배리어층 형성을 위한 물질 을 증착하고, 그 상부에 라이너층 형성을 위한 물질을 증착한 후 그 상부에 NEM 패턴 형성을 위한 금 속층을 형성하는 것이다. 상기 라이너층은 상기 금속층과 배리어층 간의 접착력을 향상시키기 위한 것이고, 상기 배리어층 은 금속층에 절연층이 침투하는 것을 방지하기 위한 것이다. 본 발명의 일실시예에 따르면, 상기 라이너층 은, Ta 또는 Ti로 형성될 수 있으며, 상기 배리어층은 TaN또는 TiN으로 될 수 있다. 도 4는 본 발명의 다른 실시예에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자를 나타낸 것으로, 작동공간부의 테두리는 제1절연층으로 형성되고, 상기 작동공간부가 반구형으로 형성된 것을 나 타낸 것이다. 그리고 금속으로 이루어진 NEM 패턴의 하측에 라이너층과 배리어층이 형성된다. 상기의 구조에 있어서, 상기 제1절연층의 상측에는 제2절연층이 형성되고, 이를 패터닝하여 그 상부 에 소정의 금속 패턴을 형성하거나, 반도체 소자를 형성할 수 있다. 또한 기판 및 본 발명에 따른 작동공 간부 주변에는 하나 이상의 금속 전극, 금속 패턴, 금속 배선, 금속 컨택, 반도체 소자 중 어느 하나, 또 는 둘 이상이 형성되어 상기 NEM 패턴과 전기적으로 연결될 수 있도록 한다. 본 발명의 일실시예로, 식각 속도가 가장 느린 제1절연층이 층간 절연층의 역할을 하면서, 상기 작동공간부의 기계적 안정성이 유 지되도록 한다. 도 5는 본 발명의 다른 실시예에 따른 NEM 패턴을 내부에 포함하는 곡면형 작동공간부에 대한 평면 모식도이다. 도 5는 NEM 패턴이 상기 곡면형 작동공간부의 형상에 대응되어 테두리가 곡면으로 형성된 것으로 도 시한 것이다. 이에 의해 곡면형 작동공간부의 싸이즈를 줄일 수 있어, 소형의 고집적 소자 설계에 유리하 다. 이와 같이 본 발명에 따른 작동공간부는 곡면형으로 형성되며, 그 테두리는 제1절연층으로 형성되어, 다른 금속 전극이나 컨택 등과 전기적으로 접촉되어야 하는 부분을 제외하고는 외부 소자로부터 절연되도록 하고, 작동공 간부의 형상이 안정적으로 유지되도록 한다. 특히 곡면형의 작동공간부에 의해 작동공간부에 작용하는 힘을 분 산시켜, 작동공간부의 내구성이 개선되어, 소자의 기계적, 구조적 특성을 향상시키게 된다."}
{"patent_id": "10-2022-0149028", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 - 본 발명의 일실시예에 따른 CMOS-NEM 기반 소자에 있어서, NEM 패턴을 내부에 포함하는 곡면형 작동공간 부에 대한 평면 모식도. 도 2 - 본 발명의 일실시예에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자의 제조방법을 나타낸 모식도. 도 3 - 포토레지스트패턴의 베이킹 전후에 따른 포토레지스트패턴의 형상 변형을 나타낸 도. 도 4 - 본 발명의 다른 실시예에 따른 곡면형 CMOS-NEM 기반 연상형 메모리 증대 신경망 소자를 나타낸 모식도. 도 5 - 본 발명의 다른 실시예에 따른 NEM 패턴을 내부에 포함하는 곡면형 작동공간부에 대한 평면 모식도."}
