vendor_name = ModelSim
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/contador_decadico.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/ff_jk.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_ff_jk.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_contador_decadico.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/comparador_4bits.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_comparador_4bits.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/contador_modulo2.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_contador_modulo2.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/display_7segmentos.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_display_7segmentos.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/temporizador_3min.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/contador_modulo5.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/contador_modulo3.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_contador_modulo3.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_contador_modulo5.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_temporizador_3min.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/entrada_senha.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/ssr.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/and_3entradas.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/or_6entradas.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/sistema_alarme.v
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/wf_sistema_alarme.vwf
source_file = 1, C:/Users/Alysson/Documents/MeusProjetos/SSR-verilog/projeto-quartus/db/ssr-verilog.cbx.xml
design_name = sistema_alarme
instance = comp, \A~output , A~output, sistema_alarme, 1
instance = comp, \Y~input , Y~input, sistema_alarme, 1
instance = comp, \ENABLE~input , ENABLE~input, sistema_alarme, 1
instance = comp, \P~input , P~input, sistema_alarme, 1
instance = comp, \J[0]~input , J[0]~input, sistema_alarme, 1
instance = comp, \J[1]~input , J[1]~input, sistema_alarme, 1
instance = comp, \J[2]~input , J[2]~input, sistema_alarme, 1
instance = comp, \J[3]~input , J[3]~input, sistema_alarme, 1
instance = comp, \K|S2~0 , K|S2~0, sistema_alarme, 1
instance = comp, \K|S2~1 , K|S2~1, sistema_alarme, 1
instance = comp, \I~input , I~input, sistema_alarme, 1
instance = comp, \K|S2~2 , K|S2~2, sistema_alarme, 1
