\section{Introducc\'ion}

Utilizando verilog, se realiza un proyecto para la entrega del trabajo final de la materia arquitectura de computadoras 2012. El proyecto consiste en la construcción de un pipeline de 5 etapas capaz de decodificar un código previamente cargado y que este sea capaz de procesarlo, llegando hasta la ejecución, por último con fines de evaluación y con fines de verficaci\'on embeber el c\'odigo desarrollado en una fpga y correr un programa desarrollado que demuestre el funcionamiento del desarrollo.

\subsection{IDE}
El entorno de desarrollo utilizado para el desarrollo del c\'odigo del pipeline es el \texttt{Project Navigator, release version 14.4 (lin), Aplication version:P49d} 