#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 730 730 1
1 873 873 1
2 1129 1129 1
3 692 692 1
4 362 362 0
5 100 100 0
6 237 237 0
7 425 425 0
8 299 299 0
9 25 25 0
10 175 175 0
11 375 375 0
12 400 400 0
13 175 175 0
14 262 262 0
15 25 25 0
16 262 262 0
17 25 25 0
18 262 262 0
19 325 325 0
20 1079 1079 1
21 317 317 1
22 550 550 1
23 580 580 1
24 25 25 0
25 100 100 0
26 150 150 0
27 375 375 0
28 412 412 0
29 225 225 0
30 175 175 0
31 25 25 0
32 275 275 0
33 125 125 0
34 125 125 0
35 25 25 0
36 212 212 0
37 25 25 0
38 175 175 0
39 25 25 0
# Arcs: idS idT delay bandwidth
0 12 7 150
0 6 4 112
0 1 2 156
0 2 10 156
0 3 2 156
1 34 5 75
1 20 1 187
1 8 7 112
1 2 8 187
1 3 5 156
1 0 9 156
2 11 9 150
2 7 1 150
2 20 6 218
2 14 3 112
2 3 2 156
2 1 5 187
2 0 6 156
3 8 2 112
3 18 1 112
3 2 7 156
3 1 6 156
3 0 5 156
4 27 1 100
4 21 4 112
4 5 8 50
4 7 5 100
5 6 5 50
5 4 7 50
6 0 6 112
6 7 3 75
6 5 8 50
7 12 6 100
7 2 9 150
7 6 6 75
7 4 7 100
8 3 6 112
8 1 10 112
8 11 10 75
9 10 9 25
10 38 6 75
10 11 1 75
10 9 10 25
11 13 5 75
11 2 8 150
11 10 8 75
11 8 1 75
12 29 8 75
12 7 2 100
12 0 6 150
12 14 3 75
13 11 8 75
13 14 2 75
13 15 1 25
14 2 10 112
14 13 8 75
14 12 10 75
15 13 9 25
16 23 2 112
16 18 4 75
16 19 2 75
17 19 3 25
18 3 7 112
18 19 4 75
18 16 8 75
19 22 8 150
19 18 10 75
19 17 8 25
19 16 10 75
20 28 1 150
20 1 9 187
20 2 9 218
20 27 2 150
20 21 8 93
20 22 7 125
20 23 3 156
21 4 2 112
21 28 1 112
21 20 1 93
22 19 1 150
22 32 1 150
22 23 7 125
22 20 7 125
23 16 4 112
23 33 1 75
23 36 2 112
23 22 4 125
23 20 9 156
24 26 4 25
25 26 3 50
25 27 8 50
26 27 1 75
26 25 6 50
26 24 2 25
27 4 2 100
27 20 8 150
27 26 7 75
27 25 2 50
28 20 9 150
28 21 5 112
28 29 5 75
28 30 1 75
29 12 8 75
29 30 2 75
29 28 9 75
30 31 10 25
30 29 2 75
30 28 2 75
31 30 2 25
32 22 10 150
32 33 7 50
32 34 1 50
32 35 9 25
33 23 6 75
33 32 4 50
34 1 5 75
34 32 9 50
35 32 10 25
36 23 9 112
36 37 8 25
36 38 7 75
37 36 4 25
38 10 3 75
38 39 1 25
38 36 1 75
39 38 6 25
