VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {lab7_layout_design}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {Operating Condition} {typical}
  {PVT Mode} {max}
  {Tree Type} {worst_case}
  {Process} {1.000}
  {Voltage} {5.000}
  {Temperature} {25.000}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {v09.11-s084_1 ((64bit) 04/26/2010 12:41 (Linux 2.6))}
  {DATE} {March 04, 2014}
END_BANNER
PATH 1
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.133}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.867}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.291}
    {=} {Slack Time} {-0.424}
  END_SLK_CLC
  SLK -0.424
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.692} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.692} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.845} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.854} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.039} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.040} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.194} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.004} {0.000} {0.162} {0.182} {1.622} {1.198} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBC88_n25} {A} {v} {Y} {v} {} {BUFX4} {0.266} {0.000} {0.136} {} {1.888} {1.464} {} {3} {(843.60, 547.50) (848.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN88_n25} {} {0.006} {0.000} {0.136} {0.167} {1.894} {1.470} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U36} {A} {v} {Y} {^} {} {NOR2X1} {0.133} {0.000} {0.172} {} {2.028} {1.604} {} {1} {(908.40, 388.50) (910.80, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n27} {} {0.001} {0.000} {0.172} {0.044} {2.028} {1.605} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U37} {C} {^} {Y} {v} {} {AOI22X1} {0.102} {0.000} {0.176} {} {2.131} {1.707} {} {1} {(889.20, 367.50) (884.40, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n30} {} {0.000} {0.000} {0.176} {0.028} {2.131} {1.707} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U38} {C} {v} {Y} {^} {} {OAI21X1} {0.542} {0.000} {0.727} {} {2.673} {2.249} {} {2} {(870.00, 364.50) (870.00, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.013} {0.000} {0.727} {0.253} {2.685} {2.262} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U24} {A} {^} {Y} {v} {} {XNOR2X1} {0.292} {0.000} {0.143} {} {2.977} {2.553} {} {1} {(918.00, 571.50) (927.60, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n19} {} {0.000} {0.000} {0.143} {0.033} {2.978} {2.554} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_238_0} {B} {v} {Y} {^} {} {NAND3X1} {0.163} {0.000} {0.184} {} {3.140} {2.716} {} {1} {(913.20, 574.50) (908.40, 577.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n21} {} {0.000} {0.000} {0.184} {0.030} {3.140} {2.717} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U27} {B} {^} {Y} {v} {} {NOR2X1} {0.150} {0.000} {0.234} {} {3.291} {2.867} {} {1} {(906.00, 574.50) (903.60, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/N5} {} {0.000} {0.000} {0.234} {0.029} {3.291} {2.867} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.424} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.424} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.424} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.424} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.424} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.424} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.424} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.424} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 1
PATH 2
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.170}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.830}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.246}
    {=} {Slack Time} {-0.416}
  END_SLK_CLC
  SLK -0.416
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.701} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.701} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.853} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.863} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.048} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.048} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.202} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.004} {0.000} {0.162} {0.182} {1.622} {1.206} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBC88_n25} {A} {v} {Y} {v} {} {BUFX4} {0.266} {0.000} {0.136} {} {1.888} {1.473} {} {3} {(843.60, 547.50) (848.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN88_n25} {} {0.006} {0.000} {0.136} {0.167} {1.894} {1.479} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U36} {A} {v} {Y} {^} {} {NOR2X1} {0.133} {0.000} {0.172} {} {2.028} {1.612} {} {1} {(908.40, 388.50) (910.80, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n27} {} {0.001} {0.000} {0.172} {0.044} {2.028} {1.613} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U37} {C} {^} {Y} {v} {} {AOI22X1} {0.102} {0.000} {0.176} {} {2.131} {1.715} {} {1} {(889.20, 367.50) (884.40, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n30} {} {0.000} {0.000} {0.176} {0.028} {2.131} {1.715} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U38} {C} {v} {Y} {^} {} {OAI21X1} {0.542} {0.000} {0.727} {} {2.673} {2.257} {} {2} {(870.00, 364.50) (870.00, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.000} {0.000} {0.727} {0.253} {2.673} {2.257} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC27_wptr_nxt_2_} {A} {^} {Y} {^} {} {BUFX2} {0.371} {0.000} {0.201} {} {3.044} {2.629} {} {2} {(872.40, 367.50) (877.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN27_wptr_nxt_2_} {} {0.001} {0.000} {0.201} {0.128} {3.045} {2.630} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC28_wptr_nxt_2_} {A} {^} {Y} {^} {} {BUFX2} {0.200} {0.000} {0.073} {} {3.245} {2.830} {} {1} {(961.20, 367.50) (966.00, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN28_wptr_nxt_2_} {} {0.000} {0.000} {0.073} {0.028} {3.246} {2.830} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.416} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.416} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.416} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.416} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.416} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.416} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.416} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {0.416} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 2
PATH 3
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.184}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.816}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {3.224}
    {=} {Slack Time} {-0.407}
  END_SLK_CLC
  SLK -0.407
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.709} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.709} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.862} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.871} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.056} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.057} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.210} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.004} {0.000} {0.162} {0.182} {1.622} {1.215} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBC88_n25} {A} {v} {Y} {v} {} {BUFX4} {0.266} {0.000} {0.136} {} {1.888} {1.481} {} {3} {(843.60, 547.50) (848.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN88_n25} {} {0.006} {0.000} {0.136} {0.167} {1.894} {1.487} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U36} {A} {v} {Y} {^} {} {NOR2X1} {0.133} {0.000} {0.172} {} {2.028} {1.620} {} {1} {(908.40, 388.50) (910.80, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n27} {} {0.001} {0.000} {0.172} {0.044} {2.028} {1.621} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U37} {C} {^} {Y} {v} {} {AOI22X1} {0.102} {0.000} {0.176} {} {2.131} {1.723} {} {1} {(889.20, 367.50) (884.40, 367.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n30} {} {0.000} {0.000} {0.176} {0.028} {2.131} {1.724} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U38} {C} {v} {Y} {^} {} {OAI21X1} {0.542} {0.000} {0.727} {} {2.673} {2.266} {} {2} {(870.00, 364.50) (870.00, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[2]} {} {0.000} {0.000} {0.727} {0.253} {2.673} {2.266} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC27_wptr_nxt_2_} {A} {^} {Y} {^} {} {BUFX2} {0.371} {0.000} {0.201} {} {3.044} {2.637} {} {2} {(872.40, 367.50) (877.20, 370.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN27_wptr_nxt_2_} {} {0.002} {0.000} {0.201} {0.128} {3.046} {2.639} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U29} {A} {^} {Y} {^} {} {XOR2X1} {0.177} {0.000} {0.140} {} {3.223} {2.816} {} {1} {(750.00, 391.50) (757.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/\gray_wptr[2] } {} {0.000} {0.000} {0.140} {0.029} {3.224} {2.816} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.407} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.407} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.407} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.407} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.407} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.407} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.407} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {0.407} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 3
PATH 4
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.361}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.639}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.989}
    {=} {Slack Time} {-0.349}
  END_SLK_CLC
  SLK -0.349
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.751} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.751} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.885} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.894} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.243} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.247} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.768} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.789} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.085} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.086} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.251} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.251} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.492} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.011} {0.000} {0.261} {0.345} {2.852} {2.503} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_102_0} {D} {^} {Y} {v} {} {AOI22X1} {0.136} {0.000} {0.164} {} {2.988} {2.639} {} {1} {(630.00, 430.50) (627.60, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n246} {} {0.000} {0.000} {0.164} {0.033} {2.989} {2.639} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.349} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.349} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.349} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.349} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.349} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.349} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.349} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.349} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 4
PATH 5
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.358}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.642}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.982}
    {=} {Slack Time} {-0.340}
  END_SLK_CLC
  SLK -0.340
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.776} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.776} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.929} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.938} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.344} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.348} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.844} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.861} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.133} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.133} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.269} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.269} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.489} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.005} {0.000} {0.243} {0.352} {2.833} {2.493} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_486_0} {B} {^} {Y} {v} {} {AOI21X1} {0.148} {0.000} {0.161} {} {2.981} {2.642} {} {1} {(507.60, 550.50) (502.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n233} {} {0.000} {0.000} {0.161} {0.029} {2.982} {2.642} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.340} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.340} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.340} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.340} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.340} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.340} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.340} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.340} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 5
PATH 6
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.365}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.635}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.974}
    {=} {Slack Time} {-0.339}
  END_SLK_CLC
  SLK -0.339
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.761} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.761} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.895} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.904} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.253} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.257} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.778} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.799} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.095} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.095} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.261} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.261} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.502} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.010} {0.000} {0.261} {0.345} {2.851} {2.511} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U182} {A} {^} {Y} {v} {} {MUX2X1} {0.123} {0.000} {0.171} {} {2.974} {2.634} {} {1} {(634.80, 487.50) (634.80, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n245} {} {0.000} {0.000} {0.171} {0.028} {2.974} {2.635} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.339} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.339} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.339} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.339} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.339} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.339} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.339} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.339} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 6
PATH 7
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.630}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.967}
    {=} {Slack Time} {-0.337}
  END_SLK_CLC
  SLK -0.337
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.780} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.780} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.932} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.941} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.347} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.351} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.847} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.856} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.133} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.134} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.270} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.270} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.492} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.010} {0.000} {0.267} {0.361} {2.838} {2.502} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U292} {A} {^} {Y} {v} {} {MUX2X1} {0.128} {0.000} {0.177} {} {2.966} {2.630} {} {1} {(414.00, 847.50) (414.00, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n212} {} {0.000} {0.000} {0.177} {0.031} {2.967} {2.630} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.337} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.337} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.337} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.337} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.337} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.337} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.337} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.337} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 7
PATH 8
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.979}
    {=} {Slack Time} {-0.336}
  END_SLK_CLC
  SLK -0.336
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.780} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.780} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.933} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.942} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.348} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.351} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.847} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.865} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.137} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.137} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.273} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.273} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.493} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.003} {0.000} {0.243} {0.352} {2.832} {2.496} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_606_0} {B} {^} {Y} {v} {} {AOI21X1} {0.146} {0.000} {0.160} {} {2.978} {2.642} {} {1} {(433.20, 550.50) (428.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n232} {} {0.000} {0.000} {0.160} {0.027} {2.979} {2.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.336} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.336} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.336} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.336} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.336} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.336} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.336} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.336} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 8
PATH 9
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.359}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.641}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.976}
    {=} {Slack Time} {-0.335}
  END_SLK_CLC
  SLK -0.335
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.765} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.765} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.899} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.908} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.257} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.261} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.782} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.804} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.099} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.100} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.265} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.265} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.506} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.010} {0.000} {0.261} {0.345} {2.850} {2.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U11} {B} {^} {Y} {v} {} {MUX2X1} {0.125} {0.000} {0.163} {} {2.975} {2.640} {} {1} {(639.60, 547.50) (632.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n248} {} {0.000} {0.000} {0.163} {0.026} {2.976} {2.641} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.335} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.335} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.335} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.335} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.335} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.335} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.335} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.335} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 9
PATH 10
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.972}
    {=} {Slack Time} {-0.335}
  END_SLK_CLC
  SLK -0.335
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.765} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.765} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.900} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.909} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.258} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.261} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.782} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.804} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.099} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.100} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.265} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.265} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.506} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.002} {0.000} {0.259} {0.345} {2.843} {2.508} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_105_0} {D} {^} {Y} {v} {} {AOI22X1} {0.129} {0.000} {0.167} {} {2.972} {2.637} {} {1} {(560.40, 430.50) (558.00, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n247} {} {0.000} {0.000} {0.167} {0.030} {2.972} {2.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.335} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.335} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.335} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.335} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.335} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.335} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.335} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.335} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 10
PATH 11
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.362}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.638}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.970}
    {=} {Slack Time} {-0.331}
  END_SLK_CLC
  SLK -0.331
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.769} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.769} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.903} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.912} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.261} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.265} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.786} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.807} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.103} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.103} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.269} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.269} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.510} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.011} {0.000} {0.261} {0.345} {2.852} {2.520} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U184} {A} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.166} {} {2.969} {2.638} {} {1} {(642.00, 427.50) (642.00, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n244} {} {0.000} {0.000} {0.166} {0.025} {2.970} {2.638} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.331} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.331} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.331} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.331} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.331} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.331} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.331} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.331} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 11
PATH 12
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.360}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.640}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.967}
    {=} {Slack Time} {-0.327}
  END_SLK_CLC
  SLK -0.327
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.789} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.789} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.942} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.951} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.356} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.360} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.856} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.878} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.149} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.149} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.286} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.286} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.504} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.005} {0.000} {0.240} {0.345} {2.836} {2.509} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U10} {B} {^} {Y} {v} {} {MUX2X1} {0.131} {0.000} {0.164} {} {2.966} {2.639} {} {1} {(502.80, 427.50) (495.60, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n240} {} {0.000} {0.000} {0.164} {0.030} {2.967} {2.640} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.327} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.327} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.327} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.327} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.327} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.327} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.327} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.327} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 12
PATH 13
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.359}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.641}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.965}
    {=} {Slack Time} {-0.324}
  END_SLK_CLC
  SLK -0.324
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.776} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.776} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.910} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.920} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.268} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.272} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.793} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.815} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.110} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.111} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.276} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.276} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.517} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.009} {0.000} {0.261} {0.345} {2.850} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U189} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.163} {} {2.965} {2.641} {} {1} {(649.20, 547.50) (649.20, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n251} {} {0.000} {0.000} {0.163} {0.023} {2.965} {2.641} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.324} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.324} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.324} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.324} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.324} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 13
PATH 14
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.359}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.641}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.965}
    {=} {Slack Time} {-0.324}
  END_SLK_CLC
  SLK -0.324
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.776} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.776} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.911} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.920} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.268} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.272} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.793} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.815} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.110} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.111} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.276} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.276} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.517} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.009} {0.000} {0.261} {0.345} {2.850} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U188} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.163} {} {2.964} {2.641} {} {1} {(646.80, 514.50) (646.80, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n250} {} {0.000} {0.000} {0.163} {0.023} {2.965} {2.641} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.324} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.324} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.324} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.324} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.324} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 14
PATH 15
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][3] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.360}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.640}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.964}
    {=} {Slack Time} {-0.324}
  END_SLK_CLC
  SLK -0.324
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.100}
    {=} {Beginpoint Arrival Time} {1.100}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {^} {} {} {write_enable} {} {} {} {0.161} {0.450} {1.100} {0.776} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.161} {0.450} {1.100} {0.776} {} {} {} 
    INST {U18} {YPAD} {^} {DI} {^} {} {PADINC} {0.135} {0.000} {0.064} {} {1.235} {0.911} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.067} {0.230} {1.244} {0.920} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {^} {Y} {^} {} {AND2X2} {0.349} {0.000} {0.345} {} {1.592} {1.269} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.345} {0.256} {1.596} {1.272} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {^} {Y} {v} {} {INVX2} {0.521} {0.000} {0.646} {} {2.117} {1.793} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.653} {0.453} {2.139} {1.815} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_119_0} {A} {v} {Y} {^} {} {NAND2X1} {0.296} {0.000} {0.229} {} {2.434} {2.111} {} {1} {(565.20, 451.50) (567.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_79_0} {} {0.000} {0.000} {0.229} {0.028} {2.435} {2.111} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_117_0} {C} {^} {Y} {v} {} {OAI21X1} {0.165} {0.000} {0.275} {} {2.600} {2.276} {} {1} {(553.20, 457.50) (553.20, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_78_0} {} {0.000} {0.000} {0.275} {0.067} {2.600} {2.276} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_118_0} {A} {v} {Y} {^} {} {INVX4} {0.241} {0.000} {0.259} {} {2.841} {2.517} {} {8} {(555.60, 451.50) (558.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n122} {} {0.006} {0.000} {0.261} {0.345} {2.847} {2.523} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U187} {A} {^} {Y} {v} {} {MUX2X1} {0.116} {0.000} {0.164} {} {2.963} {2.640} {} {1} {(572.40, 547.50) (572.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n249} {} {0.000} {0.000} {0.164} {0.024} {2.964} {2.640} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.324} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.324} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.324} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.324} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.324} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.324} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 15
PATH 16
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.365}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.635}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.955}
    {=} {Slack Time} {-0.320}
  END_SLK_CLC
  SLK -0.320
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.796} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.796} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.949} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.958} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.364} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.368} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.864} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.873} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.150} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.151} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.287} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.287} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.509} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.004} {0.000} {0.265} {0.361} {2.832} {2.513} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U295} {A} {^} {Y} {v} {} {MUX2X1} {0.122} {0.000} {0.171} {} {2.954} {2.635} {} {1} {(517.20, 727.50) (517.20, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n218} {} {0.000} {0.000} {0.171} {0.027} {2.955} {2.635} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.320} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.320} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.320} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.320} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.320} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.320} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.320} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.320} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 16
PATH 17
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.955}
    {=} {Slack Time} {-0.318}
  END_SLK_CLC
  SLK -0.318
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.798} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.798} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.951} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.960} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.366} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.370} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.865} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.875} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.152} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.152} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.289} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.289} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.511} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.008} {0.000} {0.267} {0.361} {2.836} {2.519} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U297} {A} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.168} {} {2.955} {2.637} {} {1} {(363.60, 787.50) (363.60, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n214} {} {0.000} {0.000} {0.168} {0.025} {2.955} {2.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.318} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.318} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.318} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.318} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.318} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.318} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.318} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.318} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 17
PATH 18
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.359}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.641}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.957}
    {=} {Slack Time} {-0.316}
  END_SLK_CLC
  SLK -0.316
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.800} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.800} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.953} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.962} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.367} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.371} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.867} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.877} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.154} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.291} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.291} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.512} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.004} {0.000} {0.266} {0.361} {2.833} {2.517} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U23} {B} {^} {Y} {v} {} {MUX2X1} {0.124} {0.000} {0.163} {} {2.956} {2.640} {} {1} {(529.20, 694.50) (536.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n219} {} {0.000} {0.000} {0.163} {0.025} {2.957} {2.641} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.316} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.316} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.316} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.316} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.316} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 18
PATH 19
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.362}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.638}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.954}
    {=} {Slack Time} {-0.316}
  END_SLK_CLC
  SLK -0.316
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.800} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.800} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.953} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.962} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.368} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.371} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.867} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.877} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.154} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.154} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.291} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.291} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.513} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.009} {0.000} {0.267} {0.361} {2.838} {2.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U290} {A} {^} {Y} {v} {} {MUX2X1} {0.116} {0.000} {0.166} {} {2.954} {2.638} {} {1} {(368.40, 814.50) (368.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n213} {} {0.000} {0.000} {0.166} {0.024} {2.954} {2.638} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.316} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.316} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.316} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.316} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.316} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 19
PATH 20
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.361}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.639}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.955}
    {=} {Slack Time} {-0.316}
  END_SLK_CLC
  SLK -0.316
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.801} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.801} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.953} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.962} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.368} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.372} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.868} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.885} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.157} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.157} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.293} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.293} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.513} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.005} {0.000} {0.243} {0.352} {2.834} {2.518} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U243} {A} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.165} {} {2.954} {2.639} {} {1} {(502.80, 574.50) (502.80, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n235} {} {0.000} {0.000} {0.165} {0.027} {2.955} {2.639} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.316} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.316} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.316} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.316} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.316} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.316} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 20
PATH 21
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.358}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.642}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.955}
    {=} {Slack Time} {-0.312}
  END_SLK_CLC
  SLK -0.312
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.804} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.804} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.957} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.966} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.371} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.375} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.871} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.881} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.158} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.158} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.295} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.295} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.516} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.005} {0.000} {0.266} {0.361} {2.833} {2.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U22} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.161} {} {2.954} {2.642} {} {1} {(397.20, 694.50) (404.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n216} {} {0.000} {0.000} {0.161} {0.024} {2.955} {2.642} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.312} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.312} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.312} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.312} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.312} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.312} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.312} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.312} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 21
PATH 22
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.954}
    {=} {Slack Time} {-0.312}
  END_SLK_CLC
  SLK -0.312
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.805} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.805} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.957} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.966} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.372} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.376} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.872} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.882} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.158} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.159} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.295} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.295} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.517} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.005} {0.000} {0.266} {0.361} {2.833} {2.522} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U26} {B} {^} {Y} {v} {} {MUX2X1} {0.121} {0.000} {0.160} {} {2.954} {2.642} {} {1} {(390.00, 694.50) (382.80, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n217} {} {0.000} {0.000} {0.160} {0.023} {2.954} {2.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.312} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.312} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.312} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.312} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.312} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.312} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.312} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.312} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 22
PATH 23
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.358}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.642}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.952}
    {=} {Slack Time} {-0.310}
  END_SLK_CLC
  SLK -0.310
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.806} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.806} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.959} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.967} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.373} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.377} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.873} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.891} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.162} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.162} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.298} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.299} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.518} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.006} {0.000} {0.243} {0.352} {2.834} {2.524} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U242} {A} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.162} {} {2.952} {2.641} {} {1} {(488.40, 607.50) (488.40, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n234} {} {0.000} {0.000} {0.162} {0.025} {2.952} {2.642} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.310} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.310} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.310} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.310} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.310} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 23
PATH 24
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.356}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.644}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.954}
    {=} {Slack Time} {-0.310}
  END_SLK_CLC
  SLK -0.310
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.806} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.806} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.959} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.968} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.373} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.377} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.873} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.895} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.167} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.167} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.303} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.303} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.521} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.008} {0.000} {0.240} {0.345} {2.839} {2.529} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U215} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.158} {} {2.954} {2.644} {} {1} {(550.80, 514.50) (550.80, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n242} {} {0.000} {0.000} {0.158} {0.024} {2.954} {2.644} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.310} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.310} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.310} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.310} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.310} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 24
PATH 25
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.358}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.642}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.952}
    {=} {Slack Time} {-0.310}
  END_SLK_CLC
  SLK -0.310
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.806} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.806} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.959} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.968} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.374} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.378} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.874} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.895} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.167} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.167} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.303} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.303} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.521} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.003} {0.000} {0.240} {0.345} {2.834} {2.524} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U213} {A} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.161} {} {2.951} {2.642} {} {1} {(409.20, 427.50) (409.20, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n239} {} {0.000} {0.000} {0.161} {0.026} {2.952} {2.642} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.310} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.310} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.310} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.310} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.310} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.310} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 25
PATH 26
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][7] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][7] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.359}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.641}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.949}
    {=} {Slack Time} {-0.308}
  END_SLK_CLC
  SLK -0.308
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.808} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.808} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.961} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.970} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.375} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.379} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.875} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.010} {0.000} {0.649} {0.453} {2.193} {1.885} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_454_0} {A} {^} {Y} {^} {} {OR2X1} {0.277} {0.000} {0.108} {} {2.470} {2.162} {} {1} {(402.00, 733.50) (409.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_285_0} {} {0.000} {0.000} {0.108} {0.025} {2.470} {2.162} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_453_0} {A} {^} {Y} {v} {} {NAND2X1} {0.137} {0.000} {0.185} {} {2.607} {2.299} {} {1} {(418.80, 730.50) (421.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_62_0} {} {0.000} {0.000} {0.185} {0.068} {2.607} {2.299} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_93_0} {A} {v} {Y} {^} {} {INVX4} {0.222} {0.000} {0.263} {} {2.829} {2.520} {} {8} {(426.00, 730.50) (428.40, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n278} {} {0.006} {0.000} {0.266} {0.361} {2.835} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U294} {A} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.163} {} {2.948} {2.640} {} {1} {(368.40, 727.50) (368.40, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n215} {} {0.000} {0.000} {0.163} {0.022} {2.949} {2.641} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.308} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.308} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.308} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.308} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.308} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.308} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.308} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.308} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 26
PATH 27
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.354}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.646}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.952}
    {=} {Slack Time} {-0.306}
  END_SLK_CLC
  SLK -0.306
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.811} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.811} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.963} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.972} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.378} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.382} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.878} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.899} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.171} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.171} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.307} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.308} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.525} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.008} {0.000} {0.240} {0.345} {2.839} {2.534} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U216} {A} {^} {Y} {v} {} {MUX2X1} {0.112} {0.000} {0.155} {} {2.951} {2.646} {} {1} {(534.00, 547.50) (534.00, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n243} {} {0.000} {0.000} {0.155} {0.022} {2.952} {2.646} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.306} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.306} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.306} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.306} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.306} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.306} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.306} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.306} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 27
PATH 28
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.948}
    {=} {Slack Time} {-0.305}
  END_SLK_CLC
  SLK -0.305
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.811} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.811} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.964} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.973} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.378} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.382} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.878} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.896} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.167} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.167} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.304} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.304} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.523} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.003} {0.000} {0.243} {0.352} {2.832} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U236} {A} {^} {Y} {v} {} {MUX2X1} {0.116} {0.000} {0.160} {} {2.948} {2.642} {} {1} {(382.80, 547.50) (382.80, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n229} {} {0.000} {0.000} {0.160} {0.024} {2.948} {2.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.305} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.305} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.305} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.305} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.305} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.305} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.305} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.305} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 28
PATH 29
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.355}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.645}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.949}
    {=} {Slack Time} {-0.305}
  END_SLK_CLC
  SLK -0.305
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.811} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.811} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.964} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.973} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.379} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.383} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.879} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.900} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.172} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.172} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.308} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.308} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.526} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.004} {0.000} {0.240} {0.345} {2.835} {2.530} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U218} {A} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.157} {} {2.949} {2.644} {} {1} {(459.60, 427.50) (459.60, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n238} {} {0.000} {0.000} {0.157} {0.023} {2.949} {2.645} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.305} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.305} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.305} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.305} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.305} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.305} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.305} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.305} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 29
PATH 30
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.356}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.644}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.947}
    {=} {Slack Time} {-0.303}
  END_SLK_CLC
  SLK -0.303
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.813} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.813} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.966} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.975} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.380} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.384} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.880} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.898} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.169} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.169} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.306} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.306} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.525} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.004} {0.000} {0.243} {0.352} {2.833} {2.530} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U245} {A} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.158} {} {2.947} {2.644} {} {1} {(368.40, 634.50) (368.40, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n230} {} {0.000} {0.000} {0.158} {0.023} {2.947} {2.644} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.303} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.303} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.303} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.303} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.303} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.303} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.303} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.303} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 30
PATH 31
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.355}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.645}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.948}
    {=} {Slack Time} {-0.303}
  END_SLK_CLC
  SLK -0.303
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.814} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.814} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.966} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.975} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.381} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.385} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.881} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.902} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.174} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.174} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.310} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.310} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.528} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.003} {0.000} {0.240} {0.345} {2.834} {2.532} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U209} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.157} {} {2.948} {2.645} {} {1} {(382.80, 487.50) (382.80, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n237} {} {0.000} {0.000} {0.157} {0.023} {2.948} {2.645} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.303} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.303} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.303} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.303} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.303} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.303} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.303} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.303} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 31
PATH 32
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.355}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.645}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.948}
    {=} {Slack Time} {-0.302}
  END_SLK_CLC
  SLK -0.302
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.814} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.814} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.967} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.976} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.381} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.385} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.881} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.903} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.174} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.174} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.311} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.311} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.529} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.003} {0.000} {0.240} {0.345} {2.834} {2.532} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U211} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.157} {} {2.947} {2.645} {} {1} {(378.00, 427.50) (378.00, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n236} {} {0.000} {0.000} {0.157} {0.023} {2.948} {2.645} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.302} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.302} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.302} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.302} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.302} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.302} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.302} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.302} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 32
PATH 33
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][4] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][4] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.353}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.647}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.949}
    {=} {Slack Time} {-0.302}
  END_SLK_CLC
  SLK -0.302
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.814} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.814} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.967} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.976} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.382} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.385} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.881} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.022} {0.000} {0.652} {0.453} {2.205} {1.903} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_452_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.477} {2.175} {} {1} {(392.40, 448.50) (399.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_284_0} {} {0.000} {0.000} {0.102} {0.023} {2.477} {2.175} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_451_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.191} {} {2.613} {2.311} {} {1} {(402.00, 451.50) (404.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_53_0} {} {0.000} {0.000} {0.191} {0.068} {2.613} {2.311} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_83_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.240} {} {2.831} {2.529} {} {8} {(409.20, 451.50) (411.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n142} {} {0.006} {0.000} {0.240} {0.345} {2.837} {2.536} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U214} {A} {^} {Y} {v} {} {MUX2X1} {0.111} {0.000} {0.154} {} {2.949} {2.647} {} {1} {(524.40, 454.50) (524.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n241} {} {0.000} {0.000} {0.154} {0.021} {2.949} {2.647} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.302} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.302} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.302} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.302} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.302} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.302} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.302} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.302} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 33
PATH 34
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.355}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.645}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.945}
    {=} {Slack Time} {-0.299}
  END_SLK_CLC
  SLK -0.299
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.817} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.817} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.970} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.979} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.384} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.388} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.884} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.902} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.173} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.173} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.310} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.310} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.529} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.004} {0.000} {0.243} {0.352} {2.832} {2.533} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U238} {A} {^} {Y} {v} {} {MUX2X1} {0.112} {0.000} {0.156} {} {2.944} {2.645} {} {1} {(361.20, 514.50) (361.20, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n228} {} {0.000} {0.000} {0.156} {0.022} {2.945} {2.645} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.299} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.299} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.299} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.299} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.299} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.299} {} {} {} 
    INST {nclk__L2_I2} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.299} {} {12} {(478.80, 730.50) (486.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N2} {} {0.000} {0.000} {0.000} {0.788} {0.000} {0.299} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 34
PATH 35
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][5] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][5] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.354}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.646}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.945}
    {=} {Slack Time} {-0.299}
  END_SLK_CLC
  SLK -0.299
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.817} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.817} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.970} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.979} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.385} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.388} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.884} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.018} {0.000} {0.651} {0.453} {2.201} {1.902} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_57_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.473} {2.174} {} {1} {(397.20, 553.50) (404.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_33_0} {} {0.000} {0.000} {0.102} {0.023} {2.473} {2.174} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_54_0} {A} {^} {Y} {v} {} {NAND2X1} {0.136} {0.000} {0.185} {} {2.609} {2.310} {} {1} {(406.80, 550.50) (409.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_31_0} {} {0.000} {0.000} {0.185} {0.068} {2.609} {2.310} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_55_0} {A} {v} {Y} {^} {} {INVX4} {0.220} {0.000} {0.243} {} {2.829} {2.530} {} {8} {(414.00, 550.50) (416.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n162} {} {0.005} {0.000} {0.243} {0.352} {2.833} {2.534} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U240} {A} {^} {Y} {v} {} {MUX2X1} {0.112} {0.000} {0.155} {} {2.945} {2.646} {} {1} {(368.40, 667.50) (368.40, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n231} {} {0.000} {0.000} {0.155} {0.022} {2.945} {2.646} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.299} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.299} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.299} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.299} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.299} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.299} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.299} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.299} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 35
PATH 36
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.941}
    {=} {Slack Time} {-0.298}
  END_SLK_CLC
  SLK -0.298
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.818} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.818} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.971} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.980} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.385} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.389} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.885} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.887} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.159} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.159} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.303} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.304} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.523} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.003} {0.000} {0.237} {0.339} {2.824} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U164} {A} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.160} {} {2.941} {2.643} {} {1} {(637.20, 754.50) (637.20, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n254} {} {0.000} {0.000} {0.160} {0.025} {2.941} {2.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.298} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.298} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.298} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.298} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.298} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 36
PATH 37
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.941}
    {=} {Slack Time} {-0.298}
  END_SLK_CLC
  SLK -0.298
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.818} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.818} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.971} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.980} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.386} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.389} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.885} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.888} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.159} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.159} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.303} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.304} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.523} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.003} {0.000} {0.237} {0.339} {2.824} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U159} {A} {^} {Y} {v} {} {MUX2X1} {0.117} {0.000} {0.160} {} {2.941} {2.642} {} {1} {(584.40, 727.50) (584.40, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n255} {} {0.000} {0.000} {0.160} {0.025} {2.941} {2.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.298} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.298} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.298} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.298} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.298} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 37
PATH 38
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.941}
    {=} {Slack Time} {-0.298}
  END_SLK_CLC
  SLK -0.298
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.818} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.818} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.971} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.980} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.386} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.389} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.885} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.888} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.159} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.159} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.303} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.304} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.523} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.004} {0.000} {0.237} {0.339} {2.824} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U161} {A} {^} {Y} {v} {} {MUX2X1} {0.116} {0.000} {0.159} {} {2.941} {2.643} {} {1} {(642.00, 727.50) (642.00, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n258} {} {0.000} {0.000} {0.159} {0.025} {2.941} {2.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.298} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.298} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.298} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.298} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.298} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.298} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 38
PATH 39
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.352}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.648}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.945}
    {=} {Slack Time} {-0.297}
  END_SLK_CLC
  SLK -0.297
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.819} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.819} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.972} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.981} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.387} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.391} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.887} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.889} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.161} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.161} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.304} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.306} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.524} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.005} {0.000} {0.237} {0.339} {2.825} {2.529} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U19} {B} {^} {Y} {v} {} {MUX2X1} {0.119} {0.000} {0.152} {} {2.945} {2.648} {} {1} {(584.40, 634.50) (577.20, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n256} {} {0.000} {0.000} {0.152} {0.023} {2.945} {2.648} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.297} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.297} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.297} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.297} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.297} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.297} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.297} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.297} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 39
PATH 40
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.357}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.643}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.938}
    {=} {Slack Time} {-0.294}
  END_SLK_CLC
  SLK -0.294
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.822} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.822} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.975} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.984} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.389} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.393} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.889} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.891} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.163} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.163} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.307} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.308} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.526} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.001} {0.000} {0.237} {0.339} {2.821} {2.527} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U157} {A} {^} {Y} {v} {} {MUX2X1} {0.116} {0.000} {0.159} {} {2.938} {2.643} {} {1} {(565.20, 814.50) (565.20, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n252} {} {0.000} {0.000} {0.159} {0.025} {2.938} {2.643} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.294} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.294} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.294} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.294} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.294} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.294} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.294} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.294} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 40
PATH 41
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.354}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.646}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.940}
    {=} {Slack Time} {-0.294}
  END_SLK_CLC
  SLK -0.294
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.822} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.822} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.975} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.984} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.390} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.393} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.889} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.892} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.163} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.163} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.307} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.308} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.527} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.006} {0.000} {0.237} {0.339} {2.826} {2.532} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U162} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.156} {} {2.939} {2.645} {} {1} {(606.00, 634.50) (606.00, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n259} {} {0.000} {0.000} {0.156} {0.023} {2.940} {2.646} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.294} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.294} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.294} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.294} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.294} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.294} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.294} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.294} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 41
PATH 42
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.354}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.646}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.939}
    {=} {Slack Time} {-0.293}
  END_SLK_CLC
  SLK -0.293
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.823} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.823} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.976} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.985} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.390} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.394} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.890} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.892} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.164} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.164} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.308} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.309} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.528} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.006} {0.000} {0.237} {0.339} {2.826} {2.533} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U160} {A} {^} {Y} {v} {} {MUX2X1} {0.113} {0.000} {0.155} {} {2.939} {2.646} {} {1} {(598.80, 634.50) (598.80, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n257} {} {0.000} {0.000} {0.155} {0.022} {2.939} {2.646} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.293} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.293} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.293} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.293} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.293} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.293} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.293} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.293} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 42
PATH 43
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][2] } {D} {DFFPOSX1} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.355}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.645}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.938}
    {=} {Slack Time} {-0.293}
  END_SLK_CLC
  SLK -0.293
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {0.823} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {0.823} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {0.976} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {0.985} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.391} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.004} {0.000} {0.346} {0.256} {1.687} {1.395} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U15} {A} {v} {Y} {^} {} {INVX2} {0.496} {0.000} {0.645} {} {2.183} {1.891} {} {10} {(550.80, 751.50) (548.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n11} {} {0.002} {0.000} {0.646} {0.453} {2.186} {1.893} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_605_0} {A} {^} {Y} {^} {} {OR2X1} {0.272} {0.000} {0.102} {} {2.457} {2.164} {} {1} {(548.40, 793.50) (555.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_375_0} {} {0.000} {0.000} {0.102} {0.023} {2.457} {2.164} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_604_0} {A} {^} {Y} {v} {} {NAND2X1} {0.144} {0.000} {0.197} {} {2.601} {2.308} {} {1} {(560.40, 790.50) (562.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_44_0} {} {0.001} {0.000} {0.197} {0.073} {2.602} {2.309} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_73_0} {A} {v} {Y} {^} {} {INVX4} {0.218} {0.000} {0.237} {} {2.821} {2.528} {} {8} {(577.20, 790.50) (579.60, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n102} {} {0.003} {0.000} {0.237} {0.339} {2.824} {2.531} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U155} {A} {^} {Y} {v} {} {MUX2X1} {0.114} {0.000} {0.157} {} {2.938} {2.645} {} {1} {(639.60, 814.50) (639.60, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n253} {} {0.000} {0.000} {0.157} {0.023} {2.938} {2.645} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.293} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.293} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.293} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.293} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.293} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.293} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.293} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.293} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 43
PATH 44
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.629}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.751}
    {=} {Slack Time} {-0.122}
  END_SLK_CLC
  SLK -0.122
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.122} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.122} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.122} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.122} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.122} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.122} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.122} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.122} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.436} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.436} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.733} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.736} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.803} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.803} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.234} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.292} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.527} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.528} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.740} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.740} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.911} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.911} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {1.986} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {1.986} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.200} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.201} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.457} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.013} {0.000} {0.287} {0.388} {2.592} {2.470} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U135} {A} {v} {Y} {^} {} {MUX2X1} {0.159} {0.000} {0.178} {} {2.751} {2.629} {} {1} {(678.00, 607.50) (678.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n267} {} {0.000} {0.000} {0.178} {0.027} {2.751} {2.629} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.122} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.122} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.122} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.122} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.122} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.122} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.122} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.122} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 44
PATH 45
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.370}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.630}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.746}
    {=} {Slack Time} {-0.116}
  END_SLK_CLC
  SLK -0.116
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.116} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.116} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.116} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.116} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.116} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.116} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.116} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.116} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.441} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.442} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.739} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.741} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.808} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.809} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.239} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.297} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.533} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.533} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.745} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.746} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.916} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.917} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {1.991} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {1.992} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.205} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.207} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.463} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.014} {0.000} {0.287} {0.388} {2.593} {2.477} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U20} {B} {v} {Y} {^} {} {MUX2X1} {0.153} {0.000} {0.176} {} {2.746} {2.630} {} {1} {(786.00, 607.50) (793.20, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n264} {} {0.000} {0.000} {0.176} {0.025} {2.746} {2.630} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.116} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.116} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.116} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.116} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.116} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.116} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.116} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.116} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 45
PATH 46
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.752}
    {=} {Slack Time} {-0.116}
  END_SLK_CLC
  SLK -0.116
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.116} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.116} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.116} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.116} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.116} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.116} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.116} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.116} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.396} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.397} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.679} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.686} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.812} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.814} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.892} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.892} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.301} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.008} {0.000} {0.348} {0.469} {1.425} {1.309} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_525_0} {D} {v} {Y} {^} {} {OAI22X1} {0.205} {0.000} {0.252} {} {1.630} {1.514} {} {1} {(711.60, 667.50) (709.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n49} {} {0.001} {0.000} {0.252} {0.042} {1.630} {1.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {A} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.205} {} {1.863} {1.747} {} {1} {(745.20, 688.50) (747.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n50} {} {0.001} {0.000} {0.205} {0.041} {1.864} {1.748} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U88} {C} {v} {Y} {^} {} {NAND3X1} {0.262} {0.000} {0.335} {} {2.125} {2.009} {} {2} {(783.60, 721.50) (786.00, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n53} {} {0.001} {0.000} {0.335} {0.087} {2.126} {2.011} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_448_0} {D} {^} {Y} {v} {} {AOI22X1} {0.129} {0.000} {0.155} {} {2.255} {2.140} {} {1} {(819.60, 730.50) (822.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n32} {} {0.000} {0.000} {0.155} {0.026} {2.256} {2.140} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSC263_n32} {A} {v} {Y} {v} {} {BUFX2} {0.345} {0.000} {0.252} {} {2.600} {2.485} {} {4} {(788.40, 727.50) (793.20, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSN263_n32} {} {0.003} {0.000} {0.252} {0.183} {2.603} {2.487} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U89} {A} {v} {Y} {^} {} {MUX2X1} {0.149} {0.000} {0.164} {} {2.752} {2.637} {} {1} {(783.60, 754.50) (783.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n268} {} {0.000} {0.000} {0.164} {0.024} {2.752} {2.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.116} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.116} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.116} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.116} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.116} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.116} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.116} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.116} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 46
PATH 47
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.363}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.637}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.753}
    {=} {Slack Time} {-0.115}
  END_SLK_CLC
  SLK -0.115
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.115} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.115} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.115} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.115} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.115} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.115} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.115} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.115} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.397} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.397} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.679} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.686} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.812} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.814} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.892} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.892} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.301} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.008} {0.000} {0.348} {0.469} {1.425} {1.309} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_525_0} {D} {v} {Y} {^} {} {OAI22X1} {0.205} {0.000} {0.252} {} {1.630} {1.514} {} {1} {(711.60, 667.50) (709.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n49} {} {0.001} {0.000} {0.252} {0.042} {1.630} {1.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {A} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.205} {} {1.863} {1.747} {} {1} {(745.20, 688.50) (747.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n50} {} {0.001} {0.000} {0.205} {0.041} {1.864} {1.748} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U88} {C} {v} {Y} {^} {} {NAND3X1} {0.262} {0.000} {0.335} {} {2.125} {2.010} {} {2} {(783.60, 721.50) (786.00, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n53} {} {0.001} {0.000} {0.335} {0.087} {2.126} {2.011} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_448_0} {D} {^} {Y} {v} {} {AOI22X1} {0.129} {0.000} {0.155} {} {2.255} {2.140} {} {1} {(819.60, 730.50) (822.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n32} {} {0.000} {0.000} {0.155} {0.026} {2.256} {2.140} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSC263_n32} {A} {v} {Y} {v} {} {BUFX2} {0.345} {0.000} {0.252} {} {2.600} {2.485} {} {4} {(788.40, 727.50) (793.20, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSN263_n32} {} {0.004} {0.000} {0.252} {0.183} {2.604} {2.489} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U93} {A} {v} {Y} {^} {} {MUX2X1} {0.148} {0.000} {0.163} {} {2.752} {2.637} {} {1} {(728.40, 754.50) (728.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n270} {} {0.000} {0.000} {0.163} {0.024} {2.753} {2.637} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.115} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.115} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.115} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.115} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.115} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.115} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.115} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.115} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 47
PATH 48
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.745}
    {=} {Slack Time} {-0.113}
  END_SLK_CLC
  SLK -0.113
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.113} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.113} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.113} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.113} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.113} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.113} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.113} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.113} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.444} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.444} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.741} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.744} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.811} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.811} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.242} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.300} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.536} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.536} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.748} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.748} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.919} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.920} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {1.994} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {1.995} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.208} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.209} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.465} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.011} {0.000} {0.287} {0.388} {2.590} {2.476} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U132} {A} {v} {Y} {^} {} {MUX2X1} {0.155} {0.000} {0.174} {} {2.745} {2.631} {} {1} {(658.80, 754.50) (658.80, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n263} {} {0.000} {0.000} {0.174} {0.025} {2.745} {2.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.113} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.113} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.113} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.113} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.113} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.113} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.113} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.113} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 48
PATH 49
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.360}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.640}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.749}
    {=} {Slack Time} {-0.109}
  END_SLK_CLC
  SLK -0.109
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.109} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.109} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.403} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.403} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.685} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.692} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.818} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.820} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.898} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.898} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.307} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.008} {0.000} {0.348} {0.469} {1.425} {1.315} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_525_0} {D} {v} {Y} {^} {} {OAI22X1} {0.205} {0.000} {0.252} {} {1.630} {1.520} {} {1} {(711.60, 667.50) (709.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n49} {} {0.001} {0.000} {0.252} {0.042} {1.630} {1.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {A} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.205} {} {1.863} {1.753} {} {1} {(745.20, 688.50) (747.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n50} {} {0.001} {0.000} {0.205} {0.041} {1.864} {1.754} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U88} {C} {v} {Y} {^} {} {NAND3X1} {0.262} {0.000} {0.335} {} {2.125} {2.016} {} {2} {(783.60, 721.50) (786.00, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n53} {} {0.001} {0.000} {0.335} {0.087} {2.126} {2.017} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_448_0} {D} {^} {Y} {v} {} {AOI22X1} {0.129} {0.000} {0.155} {} {2.255} {2.146} {} {1} {(819.60, 730.50) (822.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n32} {} {0.000} {0.000} {0.155} {0.026} {2.256} {2.146} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSC263_n32} {A} {v} {Y} {v} {} {BUFX2} {0.345} {0.000} {0.252} {} {2.600} {2.491} {} {4} {(788.40, 727.50) (793.20, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSN263_n32} {} {0.005} {0.000} {0.252} {0.183} {2.605} {2.496} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U101} {A} {v} {Y} {^} {} {MUX2X1} {0.144} {0.000} {0.158} {} {2.749} {2.640} {} {1} {(680.40, 754.50) (680.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n269} {} {0.000} {0.000} {0.158} {0.022} {2.749} {2.640} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.109} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.109} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 49
PATH 50
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.743}
    {=} {Slack Time} {-0.109}
  END_SLK_CLC
  SLK -0.109
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.109} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.109} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.448} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.448} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.745} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.748} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.815} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.815} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.246} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.304} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.539} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.752} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.752} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.923} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.924} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {1.998} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {1.999} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.212} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.213} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.469} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.014} {0.000} {0.287} {0.388} {2.592} {2.483} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U133} {A} {v} {Y} {^} {} {MUX2X1} {0.151} {0.000} {0.169} {} {2.743} {2.634} {} {1} {(735.60, 607.50) (735.60, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n265} {} {0.000} {0.000} {0.169} {0.022} {2.743} {2.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.109} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.109} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 50
PATH 51
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.741}
    {=} {Slack Time} {-0.109}
  END_SLK_CLC
  SLK -0.109
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.109} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.109} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.448} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.449} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.746} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.748} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.815} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.816} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.246} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.304} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.540} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.752} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.753} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.923} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.924} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {1.998} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {1.999} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.212} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.214} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.470} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.008} {0.000} {0.287} {0.388} {2.587} {2.478} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U137} {A} {v} {Y} {^} {} {MUX2X1} {0.154} {0.000} {0.172} {} {2.741} {2.632} {} {1} {(668.40, 814.50) (668.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n262} {} {0.000} {0.000} {0.172} {0.024} {2.741} {2.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.109} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.109} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 51
PATH 52
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.362}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.638}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.747}
    {=} {Slack Time} {-0.109}
  END_SLK_CLC
  SLK -0.109
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.109} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.109} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.109} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.403} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.403} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.686} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.692} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.819} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.820} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.898} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.899} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.307} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.008} {0.000} {0.348} {0.469} {1.425} {1.316} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_525_0} {D} {v} {Y} {^} {} {OAI22X1} {0.205} {0.000} {0.252} {} {1.630} {1.521} {} {1} {(711.60, 667.50) (709.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n49} {} {0.001} {0.000} {0.252} {0.042} {1.630} {1.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U87} {A} {^} {Y} {v} {} {NOR2X1} {0.232} {0.000} {0.205} {} {1.863} {1.754} {} {1} {(745.20, 688.50) (747.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n50} {} {0.001} {0.000} {0.205} {0.041} {1.864} {1.755} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U88} {C} {v} {Y} {^} {} {NAND3X1} {0.262} {0.000} {0.335} {} {2.125} {2.016} {} {2} {(783.60, 721.50) (786.00, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n53} {} {0.001} {0.000} {0.335} {0.087} {2.126} {2.017} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_448_0} {D} {^} {Y} {v} {} {AOI22X1} {0.129} {0.000} {0.155} {} {2.255} {2.146} {} {1} {(819.60, 730.50) (822.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n32} {} {0.000} {0.000} {0.155} {0.026} {2.256} {2.147} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSC263_n32} {A} {v} {Y} {v} {} {BUFX2} {0.345} {0.000} {0.252} {} {2.600} {2.491} {} {4} {(788.40, 727.50) (793.20, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_PSN263_n32} {} {0.003} {0.000} {0.252} {0.183} {2.603} {2.494} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U38} {B} {v} {Y} {^} {} {MUX2X1} {0.143} {0.000} {0.162} {} {2.746} {2.637} {} {1} {(786.00, 667.50) (793.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n271} {} {0.000} {0.000} {0.162} {0.023} {2.747} {2.638} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.109} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.109} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.109} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.109} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.109} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.109} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 52
PATH 53
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.743}
    {=} {Slack Time} {-0.108}
  END_SLK_CLC
  SLK -0.108
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.108} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.108} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.108} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.108} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.108} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.108} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.108} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.108} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.449} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.450} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.746} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.749} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.816} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.816} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.247} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.305} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.541} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.541} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.753} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.753} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.924} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.925} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {1.999} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {2.000} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.213} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.214} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.470} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.013} {0.000} {0.287} {0.388} {2.592} {2.484} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U134} {A} {v} {Y} {^} {} {MUX2X1} {0.150} {0.000} {0.169} {} {2.742} {2.634} {} {1} {(658.80, 634.50) (658.80, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n266} {} {0.000} {0.000} {0.169} {0.022} {2.743} {2.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.108} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.108} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.108} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.108} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.108} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.108} {} {} {} 
    INST {nclk__L2_I7} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.108} {} {12} {(740.40, 670.50) (747.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N7} {} {0.000} {0.000} {0.000} {0.756} {0.000} {0.108} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 53
PATH 54
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.738}
    {=} {Slack Time} {-0.105}
  END_SLK_CLC
  SLK -0.105
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.105} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.105} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.105} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.105} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.105} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.105} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.105} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.105} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.452} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.452} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.749} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.752} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.819} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.819} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.250} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.308} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.543} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.544} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.756} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.756} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.927} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.928} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {2.002} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {2.003} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.216} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.217} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.473} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.005} {0.000} {0.287} {0.388} {2.583} {2.478} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U128} {A} {v} {Y} {^} {} {MUX2X1} {0.154} {0.000} {0.172} {} {2.737} {2.632} {} {1} {(776.40, 814.50) (776.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n261} {} {0.000} {0.000} {0.172} {0.024} {2.738} {2.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.105} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.105} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.105} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.105} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.105} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.105} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.105} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.105} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 54
PATH 55
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][1] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.730}
    {=} {Slack Time} {-0.097}
  END_SLK_CLC
  SLK -0.097
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.097} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.097} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.097} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.097} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.097} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.097} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.097} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.097} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.557} {0.000} {0.166} {} {0.557} {0.461} {} {2} {(728.40, 433.50) (704.40, 421.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[2]} {} {0.001} {0.000} {0.166} {0.051} {0.558} {0.461} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC136_waddr_2_} {A} {v} {Y} {^} {} {INVX1} {0.297} {0.000} {0.358} {} {0.855} {0.758} {} {4} {(690.00, 433.50) (692.40, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN136_waddr_2_} {} {0.003} {0.000} {0.358} {0.129} {0.857} {0.761} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_33_0} {C} {^} {Y} {v} {} {NAND3X1} {0.067} {0.000} {0.158} {} {0.924} {0.828} {} {1} {(728.40, 460.50) (730.80, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n196} {} {0.000} {0.000} {0.158} {0.027} {0.925} {0.828} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC12_n196} {A} {v} {Y} {v} {} {BUFX4} {0.431} {0.000} {0.401} {} {1.355} {1.259} {} {9} {(733.20, 454.50) (738.00, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN12_n196} {} {0.058} {0.000} {0.423} {0.576} {1.413} {1.317} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_38_0} {B} {v} {Y} {^} {} {OAI22X1} {0.236} {0.000} {0.247} {} {1.649} {1.552} {} {1} {(738.00, 787.50) (740.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n73} {} {0.000} {0.000} {0.247} {0.032} {1.649} {1.553} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U126} {A} {^} {Y} {v} {} {NOR2X1} {0.212} {0.000} {0.183} {} {1.861} {1.765} {} {1} {(747.60, 793.50) (750.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n75} {} {0.000} {0.000} {0.183} {0.032} {1.862} {1.765} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U127} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.217} {} {2.032} {1.936} {} {1} {(759.60, 781.50) (762.00, 784.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n78} {} {0.001} {0.000} {0.217} {0.040} {2.033} {1.936} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_52_0} {A} {^} {Y} {v} {} {NAND2X1} {0.075} {0.000} {0.128} {} {2.108} {2.011} {} {1} {(836.40, 790.50) (838.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_29_0} {} {0.000} {0.000} {0.128} {0.029} {2.108} {2.011} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_50_0} {C} {v} {Y} {^} {} {OAI21X1} {0.213} {0.000} {0.264} {} {2.321} {2.225} {} {1} {(860.40, 784.50) (860.40, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_28_0} {} {0.001} {0.000} {0.264} {0.075} {2.323} {2.226} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_51_0} {A} {^} {Y} {v} {} {INVX4} {0.256} {0.000} {0.286} {} {2.579} {2.482} {} {8} {(831.60, 790.50) (829.20, 787.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n82} {} {0.000} {0.000} {0.286} {0.388} {2.579} {2.482} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U130} {A} {v} {Y} {^} {} {MUX2X1} {0.151} {0.000} {0.169} {} {2.730} {2.633} {} {1} {(819.60, 787.50) (819.60, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n260} {} {0.000} {0.000} {0.169} {0.023} {2.730} {2.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.097} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.097} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.097} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.097} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.097} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.097} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.097} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.097} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 55
PATH 56
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[3][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.371}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.629}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.706}
    {=} {Slack Time} {-0.077}
  END_SLK_CLC
  SLK -0.077
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.077} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.077} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.077} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.077} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.077} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.077} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.077} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.077} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.435} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.435} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.717} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.724} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.850} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.852} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.930} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.930} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.339} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.358} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.551} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.552} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.781} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.781} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.925} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.925} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.013} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.014} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.213} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.214} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.464} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.007} {0.000} {0.275} {0.380} {2.549} {2.471} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U8} {B} {v} {Y} {^} {} {MUX2X1} {0.157} {0.000} {0.179} {} {2.706} {2.628} {} {1} {(514.80, 634.50) (507.60, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n224} {} {0.000} {0.000} {0.179} {0.029} {2.706} {2.629} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.077} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.077} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.077} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.077} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.077} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.077} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.077} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.077} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 56
PATH 57
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[6][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.707}
    {=} {Slack Time} {-0.075}
  END_SLK_CLC
  SLK -0.075
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.075} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.075} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.075} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.075} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.075} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.075} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.075} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.075} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.437} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.438} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.720} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.727} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.853} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.854} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.932} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.933} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.341} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.360} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.554} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.554} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.783} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.784} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.928} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.928} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.016} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.016} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.215} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.216} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.467} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.009} {0.000} {0.275} {0.380} {2.550} {2.475} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U264} {A} {v} {Y} {^} {} {MUX2X1} {0.156} {0.000} {0.173} {} {2.706} {2.631} {} {1} {(471.60, 847.50) (471.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n221} {} {0.000} {0.000} {0.173} {0.026} {2.707} {2.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.075} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.075} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.075} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.075} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.075} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.075} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.075} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.075} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 57
PATH 58
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.117}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.883}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.953}
    {=} {Slack Time} {-0.070}
  END_SLK_CLC
  SLK -0.070
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.070} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.070} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.546} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.548} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {0.706} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {0.707} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {0.899} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {0.899} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.084} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.084} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.250} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.250} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.375} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.376} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.581} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.581} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.827} {1.757} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.186} {0.224} {1.833} {1.763} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC254_renable_p2} {A} {v} {Y} {^} {} {INVX4} {0.133} {0.000} {0.129} {} {1.966} {1.896} {} {3} {(1035.60, 610.50) (1038.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN254_renable_p2} {} {0.002} {0.000} {0.129} {0.143} {1.968} {1.898} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC253_renable_p2} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.095} {} {2.063} {1.993} {} {3} {(1021.20, 610.50) (1023.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN253_renable_p2} {} {0.001} {0.000} {0.095} {0.102} {2.065} {1.995} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_450_0} {B} {v} {Y} {^} {} {OAI21X1} {0.194} {0.000} {0.252} {} {2.259} {2.189} {} {1} {(987.60, 574.50) (992.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n38} {} {0.001} {0.000} {0.252} {0.073} {2.260} {2.190} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U50} {A} {^} {Y} {v} {} {INVX4} {0.106} {0.000} {0.118} {} {2.366} {2.296} {} {2} {(975.60, 571.50) (973.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[0]} {} {0.001} {0.000} {0.118} {0.093} {2.367} {2.297} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U27} {A} {v} {Y} {v} {} {XNOR2X1} {0.208} {0.000} {0.182} {} {2.575} {2.505} {} {1} {(975.60, 511.50) (985.20, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n22} {} {0.001} {0.000} {0.182} {0.053} {2.575} {2.505} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U28} {A} {v} {Y} {^} {} {NAND2X1} {0.192} {0.000} {0.188} {} {2.768} {2.698} {} {1} {(1122.00, 511.50) (1124.40, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/n27} {} {0.001} {0.000} {0.188} {0.051} {2.769} {2.699} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U32} {A} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.157} {} {2.952} {2.882} {} {1} {(1045.20, 553.50) (1042.80, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/N3} {} {0.000} {0.000} {0.157} {0.027} {2.953} {2.883} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.070} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {0.070} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 58
PATH 59
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[0] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.199}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.801}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.870}
    {=} {Slack Time} {-0.070}
  END_SLK_CLC
  SLK -0.070
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.070} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.070} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.557} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.558} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {0.882} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {0.886} {} {} {} 
    INST {I0/LD/CTRL/U71} {B} {v} {Y} {^} {} {NAND2X1} {0.297} {0.000} {0.350} {} {1.252} {1.183} {} {2} {(903.60, 757.50) (901.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n116} {} {0.001} {0.000} {0.350} {0.115} {1.254} {1.184} {} {} {} 
    INST {I0/LD/CTRL/U72} {A} {^} {Y} {v} {} {INVX4} {0.156} {0.000} {0.176} {} {1.410} {1.340} {} {4} {(896.40, 811.50) (898.80, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.003} {0.000} {0.176} {0.157} {1.413} {1.343} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {v} {Y} {^} {} {NAND2X1} {0.251} {0.000} {0.275} {} {1.664} {1.594} {} {2} {(942.00, 850.50) (944.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n122} {} {0.001} {0.000} {0.275} {0.086} {1.665} {1.595} {} {} {} 
    INST {I0/LD/CTRL/U29} {A} {^} {Y} {v} {} {INVX2} {0.091} {0.000} {0.109} {} {1.756} {1.686} {} {1} {(915.60, 850.50) (913.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n123} {} {0.000} {0.000} {0.109} {0.033} {1.757} {1.687} {} {} {} 
    INST {I0/LD/CTRL/U140} {C} {v} {Y} {^} {} {AOI21X1} {0.112} {0.000} {0.153} {} {1.868} {1.798} {} {1} {(901.20, 853.50) (901.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n125} {} {0.001} {0.000} {0.153} {0.036} {1.869} {1.799} {} {} {} 
    INST {I0/LD/CTRL/U141} {B} {^} {Y} {v} {} {NAND2X1} {0.158} {0.000} {0.184} {} {2.027} {1.957} {} {2} {(870.00, 877.50) (867.60, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.184} {0.073} {2.028} {1.958} {} {} {} 
    INST {I0/LD/T_SR_0/U21} {B} {v} {Y} {^} {} {NAND2X1} {0.235} {0.000} {0.309} {} {2.263} {2.193} {} {2} {(843.60, 937.50) (841.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n18} {} {0.001} {0.000} {0.309} {0.084} {2.264} {2.195} {} {} {} 
    INST {I0/LD/T_SR_0/U17} {B} {^} {Y} {^} {} {AND2X2} {0.339} {0.000} {0.335} {} {2.603} {2.533} {} {7} {(694.80, 967.50) (699.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.004} {0.000} {0.335} {0.246} {2.607} {2.537} {} {} {} 
    INST {I0/LD/T_SR_0/U49} {B} {^} {Y} {v} {} {NAND2X1} {0.110} {0.000} {0.163} {} {2.717} {2.647} {} {1} {(783.60, 964.50) (786.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n48} {} {0.000} {0.000} {0.163} {0.037} {2.717} {2.647} {} {} {} 
    INST {I0/LD/T_SR_0/U51} {C} {v} {Y} {^} {} {NAND3X1} {0.153} {0.000} {0.214} {} {2.870} {2.800} {} {1} {(774.00, 1000.50) (776.40, 997.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n29} {} {0.000} {0.000} {0.214} {0.034} {2.870} {2.801} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.070} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.070} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 59
PATH 60
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[4][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.702}
    {=} {Slack Time} {-0.069}
  END_SLK_CLC
  SLK -0.069
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.069} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.069} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.069} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.069} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.069} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.069} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.069} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.069} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.444} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.444} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.726} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.733} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.859} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.861} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.939} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.939} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.348} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.367} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.560} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.561} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.790} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.790} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.934} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.934} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.022} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.023} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.222} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.222} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.473} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.008} {0.000} {0.275} {0.380} {2.549} {2.481} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U268} {A} {v} {Y} {^} {} {MUX2X1} {0.152} {0.000} {0.169} {} {2.702} {2.633} {} {1} {(510.00, 787.50) (510.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n223} {} {0.000} {0.000} {0.169} {0.024} {2.702} {2.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.069} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.069} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.069} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.069} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.069} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.069} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.069} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.069} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 60
PATH 61
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.702}
    {=} {Slack Time} {-0.068}
  END_SLK_CLC
  SLK -0.068
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.068} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.068} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.068} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.068} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.068} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.068} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.068} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.068} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.444} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.444} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.727} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.734} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.860} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.861} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.939} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.940} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.348} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.367} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.561} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.561} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.790} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.791} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.935} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.935} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.023} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.023} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.222} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.223} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.474} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.008} {0.000} {0.275} {0.380} {2.550} {2.482} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U266} {A} {v} {Y} {^} {} {MUX2X1} {0.152} {0.000} {0.169} {} {2.702} {2.634} {} {1} {(519.60, 814.50) (519.60, 811.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n220} {} {0.000} {0.000} {0.169} {0.024} {2.702} {2.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.068} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.068} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.068} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.068} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.068} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.068} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.068} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.068} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 61
PATH 62
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.366}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.634}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.700}
    {=} {Slack Time} {-0.067}
  END_SLK_CLC
  SLK -0.067
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.067} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.067} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.067} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.067} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.067} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.067} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.067} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.067} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.445} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.446} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.728} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.735} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.861} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.862} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.940} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.941} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.349} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.368} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.562} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.562} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.791} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.792} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.936} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.936} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.024} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.024} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.223} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.224} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.475} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.006} {0.000} {0.275} {0.380} {2.548} {2.481} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U269} {A} {v} {Y} {^} {} {MUX2X1} {0.153} {0.000} {0.170} {} {2.700} {2.633} {} {1} {(546.00, 727.50) (546.00, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n226} {} {0.000} {0.000} {0.170} {0.024} {2.700} {2.634} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.067} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.067} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.067} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.067} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.067} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.067} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.067} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.067} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 62
PATH 63
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.365}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.635}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.698}
    {=} {Slack Time} {-0.063}
  END_SLK_CLC
  SLK -0.063
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.063} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.063} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.063} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.063} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.063} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.063} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.063} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.063} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.449} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.449} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.732} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.738} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.865} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.866} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.944} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.945} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.353} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.372} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.566} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.566} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.795} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.796} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.940} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.940} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.028} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.028} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.227} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.228} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.479} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.007} {0.000} {0.275} {0.380} {2.549} {2.486} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U270} {A} {v} {Y} {^} {} {MUX2X1} {0.149} {0.000} {0.166} {} {2.698} {2.635} {} {1} {(543.60, 634.50) (543.60, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n227} {} {0.000} {0.000} {0.166} {0.023} {2.698} {2.635} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.063} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.063} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.063} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.063} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.063} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.063} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.063} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.063} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 63
PATH 64
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.368}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.632}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.694}
    {=} {Slack Time} {-0.062}
  END_SLK_CLC
  SLK -0.062
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.062} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.062} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.062} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.062} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.062} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.062} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.062} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.062} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.450} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.450} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.733} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.739} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.866} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.867} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.945} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.946} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.354} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.373} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.567} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.567} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.796} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.797} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.941} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.941} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.029} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.029} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.228} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.229} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.480} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.002} {0.000} {0.275} {0.380} {2.544} {2.482} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U13} {B} {v} {Y} {^} {} {MUX2X1} {0.150} {0.000} {0.172} {} {2.694} {2.632} {} {1} {(454.80, 634.50) (447.60, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n225} {} {0.000} {0.000} {0.172} {0.025} {2.694} {2.632} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.062} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.062} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.062} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.062} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.062} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.062} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.062} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.062} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 64
PATH 65
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[4] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[4] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.198}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.802}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.860}
    {=} {Slack Time} {-0.058}
  END_SLK_CLC
  SLK -0.058
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.058} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.058} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.058} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.058} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.058} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.058} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.058} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.058} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.569} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.570} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {0.894} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {0.897} {} {} {} 
    INST {I0/LD/CTRL/U71} {B} {v} {Y} {^} {} {NAND2X1} {0.297} {0.000} {0.350} {} {1.252} {1.194} {} {2} {(903.60, 757.50) (901.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n116} {} {0.001} {0.000} {0.350} {0.115} {1.254} {1.196} {} {} {} 
    INST {I0/LD/CTRL/U72} {A} {^} {Y} {v} {} {INVX4} {0.156} {0.000} {0.176} {} {1.410} {1.352} {} {4} {(896.40, 811.50) (898.80, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.003} {0.000} {0.176} {0.157} {1.413} {1.355} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {v} {Y} {^} {} {NAND2X1} {0.251} {0.000} {0.275} {} {1.664} {1.606} {} {2} {(942.00, 850.50) (944.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n122} {} {0.001} {0.000} {0.275} {0.086} {1.665} {1.607} {} {} {} 
    INST {I0/LD/CTRL/U29} {A} {^} {Y} {v} {} {INVX2} {0.091} {0.000} {0.109} {} {1.756} {1.698} {} {1} {(915.60, 850.50) (913.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n123} {} {0.000} {0.000} {0.109} {0.033} {1.757} {1.698} {} {} {} 
    INST {I0/LD/CTRL/U140} {C} {v} {Y} {^} {} {AOI21X1} {0.112} {0.000} {0.153} {} {1.868} {1.810} {} {1} {(901.20, 853.50) (901.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n125} {} {0.001} {0.000} {0.153} {0.036} {1.869} {1.811} {} {} {} 
    INST {I0/LD/CTRL/U141} {B} {^} {Y} {v} {} {NAND2X1} {0.158} {0.000} {0.184} {} {2.027} {1.969} {} {2} {(870.00, 877.50) (867.60, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.184} {0.073} {2.028} {1.970} {} {} {} 
    INST {I0/LD/T_SR_0/U21} {B} {v} {Y} {^} {} {NAND2X1} {0.235} {0.000} {0.309} {} {2.263} {2.205} {} {2} {(843.60, 937.50) (841.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n18} {} {0.001} {0.000} {0.309} {0.084} {2.264} {2.206} {} {} {} 
    INST {I0/LD/T_SR_0/U17} {B} {^} {Y} {^} {} {AND2X2} {0.339} {0.000} {0.335} {} {2.603} {2.545} {} {7} {(694.80, 967.50) (699.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.006} {0.000} {0.335} {0.246} {2.609} {2.551} {} {} {} 
    INST {I0/LD/T_SR_0/U33} {B} {^} {Y} {v} {} {NAND2X1} {0.105} {0.000} {0.159} {} {2.714} {2.656} {} {1} {(586.80, 1024.50) (584.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n28} {} {0.000} {0.000} {0.159} {0.035} {2.714} {2.656} {} {} {} 
    INST {I0/LD/T_SR_0/U35} {C} {v} {Y} {^} {} {NAND3X1} {0.146} {0.000} {0.207} {} {2.860} {2.802} {} {1} {(560.40, 1021.50) (562.80, 1024.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n33} {} {0.000} {0.000} {0.207} {0.031} {2.860} {2.802} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.058} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.058} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.058} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.058} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.058} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.058} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.058} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.058} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 65
PATH 66
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[1][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.351}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.649}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.706}
    {=} {Slack Time} {-0.058}
  END_SLK_CLC
  SLK -0.058
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.058} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.058} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.211} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.220} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.626} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.346} {0.256} {1.687} {1.629} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U42} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.161} {} {1.850} {1.792} {} {3} {(807.60, 730.50) (810.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.002} {0.000} {0.161} {0.134} {1.852} {1.794} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC76_n14} {A} {^} {Y} {^} {} {BUFX2} {0.204} {0.000} {0.087} {} {2.056} {1.998} {} {1} {(841.20, 694.50) (846.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN76_n14} {} {0.001} {0.000} {0.087} {0.041} {2.057} {1.999} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U43} {S} {^} {Y} {v} {} {MUX2X1} {0.237} {0.000} {0.218} {} {2.293} {2.235} {} {2} {(838.80, 694.50) (829.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n57} {} {0.000} {0.000} {0.218} {0.047} {2.294} {2.236} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC65_n57} {A} {v} {Y} {v} {} {BUFX2} {0.278} {0.000} {0.154} {} {2.572} {2.514} {} {2} {(766.80, 694.50) (762.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN65_n57} {} {0.002} {0.000} {0.154} {0.101} {2.573} {2.515} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U98} {A} {v} {Y} {^} {} {MUX2X1} {0.133} {0.000} {0.142} {} {2.706} {2.648} {} {1} {(661.20, 694.50) (661.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n273} {} {0.000} {0.000} {0.142} {0.023} {2.706} {2.649} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.058} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.058} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.058} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.058} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.058} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.058} {} {} {} 
    INST {nclk__L2_I0} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.058} {} {12} {(502.80, 730.50) (510.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N0} {} {0.000} {0.000} {0.000} {0.736} {0.000} {0.058} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 66
PATH 67
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][6] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[5][6] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.364}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.636}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.693}
    {=} {Slack Time} {-0.057}
  END_SLK_CLC
  SLK -0.057
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.057} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.057} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.057} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.057} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.057} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.512} {0.000} {0.107} {} {0.512} {0.455} {} {1} {(805.20, 493.50) (781.20, 481.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/waddr[0]} {} {0.000} {0.000} {0.107} {0.031} {0.512} {0.455} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBC262_waddr_0_} {A} {v} {Y} {v} {} {BUFX4} {0.282} {0.000} {0.172} {} {0.795} {0.738} {} {5} {(776.40, 454.50) (771.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/FE_OCP_RBN262_waddr_0_} {} {0.007} {0.000} {0.172} {0.230} {0.801} {0.744} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBC261_waddr_0_} {A} {v} {Y} {^} {} {INVX4} {0.126} {0.000} {0.123} {} {0.928} {0.870} {} {4} {(694.80, 430.50) (697.20, 427.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCP_RBN261_waddr_0_} {} {0.002} {0.000} {0.123} {0.137} {0.929} {0.872} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_35_0} {C} {^} {Y} {v} {} {NAND3X1} {0.078} {0.000} {0.160} {} {1.007} {0.950} {} {1} {(694.80, 460.50) (692.40, 457.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n194} {} {0.000} {0.000} {0.160} {0.032} {1.008} {0.950} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC17_n194} {A} {v} {Y} {v} {} {BUFX4} {0.409} {0.000} {0.343} {} {1.416} {1.359} {} {9} {(692.40, 487.50) (697.20, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN17_n194} {} {0.019} {0.000} {0.351} {0.469} {1.435} {1.378} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U257} {A} {v} {Y} {^} {} {OAI22X1} {0.193} {0.000} {0.236} {} {1.629} {1.572} {} {1} {(500.40, 670.50) (505.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n174} {} {0.000} {0.000} {0.236} {0.035} {1.629} {1.572} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U261} {A} {^} {Y} {v} {} {NOR2X1} {0.229} {0.000} {0.203} {} {1.858} {1.801} {} {1} {(481.20, 673.50) (483.60, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n175} {} {0.000} {0.000} {0.203} {0.041} {1.859} {1.801} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U262} {C} {v} {Y} {^} {} {NAND3X1} {0.144} {0.000} {0.174} {} {2.003} {1.946} {} {1} {(466.80, 721.50) (469.20, 724.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n178} {} {0.000} {0.000} {0.174} {0.022} {2.003} {1.946} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_47_0} {B} {^} {Y} {v} {} {NAND2X1} {0.088} {0.000} {0.114} {} {2.091} {2.034} {} {1} {(471.60, 724.50) (474.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_25_0} {} {0.000} {0.000} {0.114} {0.028} {2.091} {2.034} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_45_0} {B} {v} {Y} {^} {} {NAND2X1} {0.199} {0.000} {0.241} {} {2.290} {2.233} {} {1} {(459.60, 724.50) (457.20, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RN_24_0} {} {0.001} {0.000} {0.241} {0.075} {2.291} {2.234} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_RC_46_0} {A} {^} {Y} {v} {} {INVX4} {0.251} {0.000} {0.275} {} {2.542} {2.484} {} {8} {(457.20, 691.50) (459.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n182} {} {0.003} {0.000} {0.275} {0.380} {2.545} {2.487} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U272} {A} {v} {Y} {^} {} {MUX2X1} {0.148} {0.000} {0.165} {} {2.693} {2.636} {} {1} {(435.60, 727.50) (435.60, 730.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n222} {} {0.000} {0.000} {0.165} {0.022} {2.693} {2.636} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.057} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.057} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.057} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.057} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.057} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.057} {} {} {} 
    INST {nclk__L2_I3} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.057} {} {12} {(488.40, 691.50) (495.60, 694.50)} 
    NET {} {} {} {} {} {nclk__L2_N3} {} {0.000} {0.000} {0.000} {0.747} {0.000} {0.057} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 67
PATH 68
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[0][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.351}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.649}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.706}
    {=} {Slack Time} {-0.057}
  END_SLK_CLC
  SLK -0.057
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.059} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.059} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.212} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.221} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.627} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.346} {0.256} {1.687} {1.630} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U42} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.161} {} {1.850} {1.793} {} {3} {(807.60, 730.50) (810.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.002} {0.000} {0.161} {0.134} {1.852} {1.795} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC76_n14} {A} {^} {Y} {^} {} {BUFX2} {0.204} {0.000} {0.087} {} {2.056} {1.999} {} {1} {(841.20, 694.50) (846.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN76_n14} {} {0.001} {0.000} {0.087} {0.041} {2.057} {2.000} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U43} {S} {^} {Y} {v} {} {MUX2X1} {0.237} {0.000} {0.218} {} {2.293} {2.236} {} {2} {(838.80, 694.50) (829.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n57} {} {0.000} {0.000} {0.218} {0.047} {2.294} {2.237} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC65_n57} {A} {v} {Y} {v} {} {BUFX2} {0.278} {0.000} {0.154} {} {2.572} {2.515} {} {2} {(766.80, 694.50) (762.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN65_n57} {} {0.001} {0.000} {0.154} {0.101} {2.573} {2.516} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U99} {A} {v} {Y} {^} {} {MUX2X1} {0.133} {0.000} {0.141} {} {2.706} {2.649} {} {1} {(661.20, 667.50) (661.20, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n274} {} {0.000} {0.000} {0.141} {0.022} {2.706} {2.649} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.057} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.057} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.057} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.057} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.057} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.057} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.057} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.057} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 68
PATH 69
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[2][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.352}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.648}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.699}
    {=} {Slack Time} {-0.051}
  END_SLK_CLC
  SLK -0.051
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.065} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.065} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.218} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.227} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.633} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.346} {0.256} {1.687} {1.636} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U42} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.161} {} {1.850} {1.799} {} {3} {(807.60, 730.50) (810.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.002} {0.000} {0.161} {0.134} {1.852} {1.801} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC76_n14} {A} {^} {Y} {^} {} {BUFX2} {0.204} {0.000} {0.087} {} {2.056} {2.005} {} {1} {(841.20, 694.50) (846.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN76_n14} {} {0.001} {0.000} {0.087} {0.041} {2.057} {2.006} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U43} {S} {^} {Y} {v} {} {MUX2X1} {0.237} {0.000} {0.218} {} {2.293} {2.242} {} {2} {(838.80, 694.50) (829.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n57} {} {0.000} {0.000} {0.218} {0.047} {2.293} {2.242} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC66_n57} {A} {v} {Y} {v} {} {BUFX2} {0.267} {0.000} {0.142} {} {2.560} {2.509} {} {2} {(822.00, 694.50) (817.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN66_n57} {} {0.001} {0.000} {0.142} {0.090} {2.561} {2.510} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U95} {A} {v} {Y} {^} {} {MUX2X1} {0.138} {0.000} {0.142} {} {2.699} {2.648} {} {1} {(750.00, 634.50) (750.00, 631.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n272} {} {0.000} {0.000} {0.142} {0.026} {2.699} {2.648} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.051} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.051} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.051} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.051} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.051} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.051} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.051} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.051} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 69
PATH 70
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[1] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[1] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.111}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.889}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.939}
    {=} {Slack Time} {-0.050}
  END_SLK_CLC
  SLK -0.050
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.050} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.050} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.050} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.050} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.050} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.050} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.050} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.050} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.577} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.578} {} {} {} 
    INST {I0/LD/CTRL/U55} {A} {v} {Y} {^} {} {INVX2} {0.163} {0.000} {0.159} {} {0.791} {0.741} {} {3} {(944.40, 871.50) (942.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n62} {} {0.001} {0.000} {0.159} {0.086} {0.792} {0.742} {} {} {} 
    INST {I0/LD/CTRL/U56} {B} {^} {Y} {^} {} {AND2X2} {0.226} {0.000} {0.168} {} {1.018} {0.968} {} {2} {(927.60, 847.50) (932.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.168} {0.113} {1.020} {0.970} {} {} {} 
    INST {I0/LD/CTRL/U57} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.097} {} {1.116} {1.066} {} {2} {(939.60, 910.50) (942.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n94} {} {0.001} {0.000} {0.097} {0.091} {1.117} {1.067} {} {} {} 
    INST {I0/LD/CTRL/U20} {A} {v} {Y} {^} {} {INVX4} {0.072} {0.000} {0.067} {} {1.189} {1.139} {} {2} {(949.20, 931.50) (951.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n26} {} {0.001} {0.000} {0.067} {0.061} {1.190} {1.140} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_230_0} {C} {^} {Y} {v} {} {NAND3X1} {0.173} {0.000} {0.246} {} {1.363} {1.313} {} {3} {(966.00, 901.50) (963.60, 904.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n135} {} {0.002} {0.000} {0.246} {0.108} {1.365} {1.315} {} {} {} 
    INST {I0/LD/CTRL/U138} {A} {v} {Y} {^} {} {NAND2X1} {0.683} {0.000} {0.901} {} {2.047} {1.997} {} {9} {(867.60, 931.50) (865.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.011} {0.000} {0.901} {0.321} {2.058} {2.008} {} {} {} 
    INST {I0/LD/T_SR_0/U11} {A} {^} {Y} {v} {} {INVX2} {0.141} {0.000} {0.252} {} {2.199} {2.149} {} {2} {(687.60, 970.50) (690.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n9} {} {0.000} {0.000} {0.252} {0.048} {2.199} {2.149} {} {} {} 
    INST {I0/LD/T_SR_0/U17} {A} {v} {Y} {v} {} {AND2X2} {0.448} {0.000} {0.333} {} {2.647} {2.597} {} {7} {(692.40, 970.50) (699.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.003} {0.000} {0.333} {0.246} {2.650} {2.600} {} {} {} 
    INST {I0/LD/T_SR_0/U45} {A} {v} {Y} {^} {} {NAND2X1} {0.213} {0.000} {0.179} {} {2.863} {2.813} {} {1} {(754.80, 991.50) (757.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n45} {} {0.000} {0.000} {0.179} {0.034} {2.863} {2.813} {} {} {} 
    INST {I0/LD/T_SR_0/U47} {C} {^} {Y} {v} {} {NAND3X1} {0.075} {0.000} {0.129} {} {2.938} {2.888} {} {1} {(735.60, 1000.50) (738.00, 997.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n36} {} {0.000} {0.000} {0.129} {0.028} {2.939} {2.889} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.050} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.050} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.050} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.050} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.050} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.050} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.050} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.050} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 70
PATH 71
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.206}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.794}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.842}
    {=} {Slack Time} {-0.047}
  END_SLK_CLC
  SLK -0.047
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.047} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.047} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.047} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.047} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.047} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.047} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.047} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.047} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.579} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.580} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {0.904} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {0.908} {} {} {} 
    INST {I0/LD/CTRL/U144} {A} {v} {Y} {^} {} {NOR2X1} {0.155} {0.000} {0.176} {} {1.110} {1.062} {} {1} {(946.80, 748.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.176} {0.053} {1.111} {1.063} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {^} {Y} {v} {} {AOI22X1} {0.148} {0.000} {0.168} {} {1.259} {1.211} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.168} {0.031} {1.259} {1.212} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.177} {} {1.427} {1.379} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.177} {0.043} {1.427} {1.380} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {^} {Y} {v} {} {NAND2X1} {0.156} {0.000} {0.199} {} {1.583} {1.536} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.199} {0.068} {1.583} {1.536} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {v} {Y} {^} {} {INVX4} {0.168} {0.000} {0.178} {} {1.752} {1.704} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.179} {0.224} {1.758} {1.711} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC254_renable_p2} {A} {^} {Y} {v} {} {INVX4} {0.126} {0.000} {0.126} {} {1.885} {1.837} {} {3} {(1035.60, 610.50) (1038.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN254_renable_p2} {} {0.002} {0.000} {0.126} {0.143} {1.886} {1.839} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC253_renable_p2} {A} {v} {Y} {^} {} {INVX4} {0.098} {0.000} {0.096} {} {1.985} {1.937} {} {3} {(1021.20, 610.50) (1023.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN253_renable_p2} {} {0.001} {0.000} {0.096} {0.102} {1.986} {1.938} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_441_0} {B} {^} {Y} {v} {} {NAND2X1} {0.086} {0.000} {0.096} {} {2.071} {2.024} {} {1} {(1066.80, 577.50) (1069.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n58} {} {0.000} {0.000} {0.096} {0.032} {2.072} {2.024} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_455_0} {B} {v} {Y} {^} {} {NAND3X1} {0.238} {0.000} {0.323} {} {2.310} {2.262} {} {2} {(1059.60, 574.50) (1064.40, 577.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.001} {0.000} {0.323} {0.079} {2.311} {2.264} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCP_RBC256_rptr_nxt_2_} {A} {^} {Y} {v} {} {INVX1} {0.262} {0.000} {0.262} {} {2.573} {2.526} {} {2} {(1071.60, 553.50) (1069.20, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCP_RBN256_rptr_nxt_2_} {} {0.000} {0.000} {0.262} {0.076} {2.573} {2.526} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/U20} {A} {v} {Y} {^} {} {XNOR2X1} {0.266} {0.000} {0.266} {} {2.839} {2.792} {} {1} {(1066.80, 550.50) (1057.20, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/\gray_rptr[2] } {} {0.002} {0.000} {0.266} {0.082} {2.842} {2.794} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.047} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.047} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.047} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.047} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.047} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.047} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.047} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.047} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 71
PATH 72
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[5] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[5] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.196}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.804}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.848}
    {=} {Slack Time} {-0.044}
  END_SLK_CLC
  SLK -0.044
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.044} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.044} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.044} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.044} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.044} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.044} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.044} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.044} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.583} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.584} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {0.908} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {0.911} {} {} {} 
    INST {I0/LD/CTRL/U71} {B} {v} {Y} {^} {} {NAND2X1} {0.297} {0.000} {0.350} {} {1.252} {1.208} {} {2} {(903.60, 757.50) (901.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n116} {} {0.001} {0.000} {0.350} {0.115} {1.254} {1.210} {} {} {} 
    INST {I0/LD/CTRL/U72} {A} {^} {Y} {v} {} {INVX4} {0.156} {0.000} {0.176} {} {1.410} {1.366} {} {4} {(896.40, 811.50) (898.80, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.003} {0.000} {0.176} {0.157} {1.413} {1.369} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {v} {Y} {^} {} {NAND2X1} {0.251} {0.000} {0.275} {} {1.664} {1.620} {} {2} {(942.00, 850.50) (944.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n122} {} {0.001} {0.000} {0.275} {0.086} {1.665} {1.621} {} {} {} 
    INST {I0/LD/CTRL/U29} {A} {^} {Y} {v} {} {INVX2} {0.091} {0.000} {0.109} {} {1.756} {1.712} {} {1} {(915.60, 850.50) (913.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n123} {} {0.000} {0.000} {0.109} {0.033} {1.757} {1.713} {} {} {} 
    INST {I0/LD/CTRL/U140} {C} {v} {Y} {^} {} {AOI21X1} {0.112} {0.000} {0.153} {} {1.868} {1.824} {} {1} {(901.20, 853.50) (901.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n125} {} {0.001} {0.000} {0.153} {0.036} {1.869} {1.825} {} {} {} 
    INST {I0/LD/CTRL/U141} {B} {^} {Y} {v} {} {NAND2X1} {0.158} {0.000} {0.184} {} {2.027} {1.983} {} {2} {(870.00, 877.50) (867.60, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.184} {0.073} {2.028} {1.984} {} {} {} 
    INST {I0/LD/T_SR_0/U21} {B} {v} {Y} {^} {} {NAND2X1} {0.235} {0.000} {0.309} {} {2.263} {2.219} {} {2} {(843.60, 937.50) (841.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n18} {} {0.001} {0.000} {0.309} {0.084} {2.264} {2.220} {} {} {} 
    INST {I0/LD/T_SR_0/U17} {B} {^} {Y} {^} {} {AND2X2} {0.339} {0.000} {0.335} {} {2.603} {2.559} {} {7} {(694.80, 967.50) (699.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.007} {0.000} {0.335} {0.246} {2.609} {2.566} {} {} {} 
    INST {I0/LD/T_SR_0/U29} {B} {^} {Y} {v} {} {NAND2X1} {0.103} {0.000} {0.157} {} {2.712} {2.668} {} {1} {(510.00, 1024.50) (507.60, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n25} {} {0.000} {0.000} {0.157} {0.034} {2.712} {2.668} {} {} {} 
    INST {I0/LD/T_SR_0/U31} {C} {v} {Y} {^} {} {NAND3X1} {0.136} {0.000} {0.197} {} {2.848} {2.804} {} {1} {(483.60, 1021.50) (481.20, 1024.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n32} {} {0.000} {0.000} {0.197} {0.025} {2.848} {2.804} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.044} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.044} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.044} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.044} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.044} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.044} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.044} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.044} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 72
PATH 73
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[2] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[2] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.110}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.890}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.934}
    {=} {Slack Time} {-0.043}
  END_SLK_CLC
  SLK -0.043
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.043} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.043} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.043} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.043} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.043} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.043} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.043} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.043} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.583} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.584} {} {} {} 
    INST {I0/LD/CTRL/U55} {A} {v} {Y} {^} {} {INVX2} {0.163} {0.000} {0.159} {} {0.791} {0.748} {} {3} {(944.40, 871.50) (942.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n62} {} {0.001} {0.000} {0.159} {0.086} {0.792} {0.749} {} {} {} 
    INST {I0/LD/CTRL/U56} {B} {^} {Y} {^} {} {AND2X2} {0.226} {0.000} {0.168} {} {1.018} {0.974} {} {2} {(927.60, 847.50) (932.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.168} {0.113} {1.020} {0.977} {} {} {} 
    INST {I0/LD/CTRL/U57} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.097} {} {1.116} {1.073} {} {2} {(939.60, 910.50) (942.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n94} {} {0.001} {0.000} {0.097} {0.091} {1.117} {1.074} {} {} {} 
    INST {I0/LD/CTRL/U20} {A} {v} {Y} {^} {} {INVX4} {0.072} {0.000} {0.067} {} {1.189} {1.146} {} {2} {(949.20, 931.50) (951.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n26} {} {0.001} {0.000} {0.067} {0.061} {1.190} {1.147} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_230_0} {C} {^} {Y} {v} {} {NAND3X1} {0.173} {0.000} {0.246} {} {1.363} {1.319} {} {3} {(966.00, 901.50) (963.60, 904.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n135} {} {0.002} {0.000} {0.246} {0.108} {1.365} {1.321} {} {} {} 
    INST {I0/LD/CTRL/U138} {A} {v} {Y} {^} {} {NAND2X1} {0.683} {0.000} {0.901} {} {2.047} {2.004} {} {9} {(867.60, 931.50) (865.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.011} {0.000} {0.901} {0.321} {2.058} {2.015} {} {} {} 
    INST {I0/LD/T_SR_0/U11} {A} {^} {Y} {v} {} {INVX2} {0.141} {0.000} {0.252} {} {2.199} {2.156} {} {2} {(687.60, 970.50) (690.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n9} {} {0.000} {0.000} {0.252} {0.048} {2.199} {2.156} {} {} {} 
    INST {I0/LD/T_SR_0/U17} {A} {v} {Y} {v} {} {AND2X2} {0.448} {0.000} {0.333} {} {2.647} {2.603} {} {7} {(692.40, 970.50) (699.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.004} {0.000} {0.333} {0.246} {2.651} {2.607} {} {} {} 
    INST {I0/LD/T_SR_0/U41} {A} {v} {Y} {^} {} {NAND2X1} {0.215} {0.000} {0.181} {} {2.866} {2.822} {} {1} {(682.80, 991.50) (685.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n42} {} {0.001} {0.000} {0.181} {0.035} {2.866} {2.823} {} {} {} 
    INST {I0/LD/T_SR_0/U43} {C} {^} {Y} {v} {} {NAND3X1} {0.068} {0.000} {0.122} {} {2.934} {2.890} {} {1} {(661.20, 1000.50) (663.60, 997.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n35} {} {0.000} {0.000} {0.122} {0.024} {2.934} {2.890} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.043} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.043} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.043} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.043} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.043} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.043} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.043} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.043} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 73
PATH 74
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/\fiforeg_reg[7][0] } {D} {DFFPOSX1} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.349}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.651}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.693}
    {=} {Slack Time} {-0.042}
  END_SLK_CLC
  SLK -0.042
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.074} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.074} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.227} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.236} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/U15} {A} {v} {Y} {v} {} {AND2X2} {0.406} {0.000} {0.346} {} {1.684} {1.642} {} {5} {(855.60, 730.50) (862.80, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/wenable_fifo} {} {0.003} {0.000} {0.346} {0.256} {1.687} {1.645} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U42} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.161} {} {1.850} {1.808} {} {3} {(807.60, 730.50) (810.00, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n14} {} {0.002} {0.000} {0.161} {0.134} {1.852} {1.810} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC76_n14} {A} {^} {Y} {^} {} {BUFX2} {0.204} {0.000} {0.087} {} {2.056} {2.014} {} {1} {(841.20, 694.50) (846.00, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN76_n14} {} {0.001} {0.000} {0.087} {0.041} {2.057} {2.015} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U43} {S} {^} {Y} {v} {} {MUX2X1} {0.237} {0.000} {0.218} {} {2.293} {2.251} {} {2} {(838.80, 694.50) (829.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n57} {} {0.000} {0.000} {0.218} {0.047} {2.293} {2.251} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPC66_n57} {A} {v} {Y} {v} {} {BUFX2} {0.267} {0.000} {0.142} {} {2.560} {2.518} {} {2} {(822.00, 694.50) (817.20, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OCPN66_n57} {} {0.000} {0.000} {0.142} {0.090} {2.560} {2.518} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U91} {A} {v} {Y} {^} {} {MUX2X1} {0.133} {0.000} {0.137} {} {2.693} {2.651} {} {1} {(812.40, 694.50) (812.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n275} {} {0.000} {0.000} {0.137} {0.023} {2.693} {2.651} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.042} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.042} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.042} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.042} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.042} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.042} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.042} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.042} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 74
PATH 75
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[3] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.195}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.805}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.846}
    {=} {Slack Time} {-0.041}
  END_SLK_CLC
  SLK -0.041
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.041} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.041} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.041} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.041} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.041} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.041} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.041} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.041} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.586} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.587} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {0.910} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {0.914} {} {} {} 
    INST {I0/LD/CTRL/U71} {B} {v} {Y} {^} {} {NAND2X1} {0.297} {0.000} {0.350} {} {1.252} {1.211} {} {2} {(903.60, 757.50) (901.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n116} {} {0.001} {0.000} {0.350} {0.115} {1.254} {1.212} {} {} {} 
    INST {I0/LD/CTRL/U72} {A} {^} {Y} {v} {} {INVX4} {0.156} {0.000} {0.176} {} {1.410} {1.369} {} {4} {(896.40, 811.50) (898.80, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.003} {0.000} {0.176} {0.157} {1.413} {1.372} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {v} {Y} {^} {} {NAND2X1} {0.251} {0.000} {0.275} {} {1.664} {1.623} {} {2} {(942.00, 850.50) (944.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n122} {} {0.001} {0.000} {0.275} {0.086} {1.665} {1.624} {} {} {} 
    INST {I0/LD/CTRL/U29} {A} {^} {Y} {v} {} {INVX2} {0.091} {0.000} {0.109} {} {1.756} {1.715} {} {1} {(915.60, 850.50) (913.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n123} {} {0.000} {0.000} {0.109} {0.033} {1.757} {1.715} {} {} {} 
    INST {I0/LD/CTRL/U140} {C} {v} {Y} {^} {} {AOI21X1} {0.112} {0.000} {0.153} {} {1.868} {1.827} {} {1} {(901.20, 853.50) (901.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n125} {} {0.001} {0.000} {0.153} {0.036} {1.869} {1.827} {} {} {} 
    INST {I0/LD/CTRL/U141} {B} {^} {Y} {v} {} {NAND2X1} {0.158} {0.000} {0.184} {} {2.027} {1.986} {} {2} {(870.00, 877.50) (867.60, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.184} {0.073} {2.028} {1.986} {} {} {} 
    INST {I0/LD/T_SR_0/U21} {B} {v} {Y} {^} {} {NAND2X1} {0.235} {0.000} {0.309} {} {2.263} {2.222} {} {2} {(843.60, 937.50) (841.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n18} {} {0.001} {0.000} {0.309} {0.084} {2.264} {2.223} {} {} {} 
    INST {I0/LD/T_SR_0/U17} {B} {^} {Y} {^} {} {AND2X2} {0.339} {0.000} {0.335} {} {2.603} {2.562} {} {7} {(694.80, 967.50) (699.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.006} {0.000} {0.335} {0.246} {2.609} {2.568} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_166_0} {B} {^} {Y} {v} {} {NAND2X1} {0.103} {0.000} {0.157} {} {2.712} {2.670} {} {1} {(630.00, 1024.50) (632.40, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_RN_113_0} {} {0.000} {0.000} {0.157} {0.034} {2.712} {2.671} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_165_0} {C} {v} {Y} {^} {} {NAND3X1} {0.134} {0.000} {0.195} {} {2.846} {2.804} {} {1} {(620.40, 1021.50) (622.80, 1024.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n34} {} {0.000} {0.000} {0.195} {0.024} {2.846} {2.805} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.041} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.041} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.041} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.041} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.041} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.041} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.041} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.041} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 75
PATH 76
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[1] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.188}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.812}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.850}
    {=} {Slack Time} {-0.038}
  END_SLK_CLC
  SLK -0.038
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.038} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.038} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.038} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.038} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.038} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.038} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.038} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.038} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.589} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.590} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {0.914} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {0.917} {} {} {} 
    INST {I0/LD/CTRL/U71} {B} {v} {Y} {^} {} {NAND2X1} {0.297} {0.000} {0.350} {} {1.252} {1.214} {} {2} {(903.60, 757.50) (901.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n116} {} {0.001} {0.000} {0.350} {0.115} {1.254} {1.216} {} {} {} 
    INST {I0/LD/CTRL/U72} {A} {^} {Y} {v} {} {INVX4} {0.156} {0.000} {0.176} {} {1.410} {1.372} {} {4} {(896.40, 811.50) (898.80, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.004} {0.000} {0.176} {0.157} {1.414} {1.376} {} {} {} 
    INST {I0/LD/CTRL/U10} {A} {v} {Y} {^} {} {INVX2} {0.101} {0.000} {0.097} {} {1.514} {1.476} {} {1} {(997.20, 871.50) (994.80, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n3} {} {0.000} {0.000} {0.097} {0.040} {1.515} {1.477} {} {} {} 
    INST {I0/LD/CTRL/U88} {A} {^} {Y} {v} {} {MUX2X1} {0.115} {0.000} {0.147} {} {1.630} {1.592} {} {1} {(994.80, 847.50) (994.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n54} {} {0.000} {0.000} {0.147} {0.030} {1.630} {1.592} {} {} {} 
    INST {I0/LD/CTRL/U89} {B} {v} {Y} {^} {} {NAND2X1} {0.198} {0.000} {0.233} {} {1.828} {1.790} {} {2} {(1004.40, 877.50) (1002.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n71} {} {0.001} {0.000} {0.233} {0.068} {1.828} {1.791} {} {} {} 
    INST {I0/LD/CTRL/U90} {A} {^} {Y} {v} {} {INVX2} {0.092} {0.000} {0.102} {} {1.920} {1.882} {} {1} {(1021.20, 910.50) (1023.60, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n60} {} {0.000} {0.000} {0.102} {0.036} {1.920} {1.882} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_534_0} {A} {v} {Y} {^} {} {OAI21X1} {0.286} {0.000} {0.385} {} {2.206} {2.168} {} {3} {(1038.00, 910.50) (1045.20, 910.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n86} {} {0.001} {0.000} {0.385} {0.126} {2.207} {2.169} {} {} {} 
    INST {I0/LD/CTRL/U7} {A} {^} {Y} {v} {} {INVX2} {0.229} {0.000} {0.241} {} {2.436} {2.398} {} {3} {(1064.40, 910.50) (1066.80, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n47} {} {0.003} {0.000} {0.241} {0.136} {2.439} {2.401} {} {} {} 
    INST {I0/LD/CTRL/U122} {S} {v} {Y} {v} {} {MUX2X1} {0.250} {0.000} {0.169} {} {2.690} {2.652} {} {1} {(1129.20, 847.50) (1138.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n88} {} {0.000} {0.000} {0.169} {0.031} {2.690} {2.652} {} {} {} 
    INST {I0/LD/CTRL/U44} {B} {v} {Y} {^} {} {NAND2X1} {0.159} {0.000} {0.161} {} {2.849} {2.811} {} {1} {(1110.00, 844.50) (1107.60, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n91} {} {0.001} {0.000} {0.161} {0.043} {2.850} {2.812} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.038} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.038} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.038} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.038} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.038} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.038} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.038} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.038} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 76
PATH 77
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[6] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[6] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.197}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.803}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.840}
    {=} {Slack Time} {-0.037}
  END_SLK_CLC
  SLK -0.037
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.037} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.037} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.037} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.037} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.037} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.037} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.037} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.037} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.590} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.591} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {0.915} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {0.919} {} {} {} 
    INST {I0/LD/CTRL/U71} {B} {v} {Y} {^} {} {NAND2X1} {0.297} {0.000} {0.350} {} {1.252} {1.216} {} {2} {(903.60, 757.50) (901.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n116} {} {0.001} {0.000} {0.350} {0.115} {1.254} {1.217} {} {} {} 
    INST {I0/LD/CTRL/U72} {A} {^} {Y} {v} {} {INVX4} {0.156} {0.000} {0.176} {} {1.410} {1.373} {} {4} {(896.40, 811.50) (898.80, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.003} {0.000} {0.176} {0.157} {1.413} {1.376} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {v} {Y} {^} {} {NAND2X1} {0.251} {0.000} {0.275} {} {1.664} {1.627} {} {2} {(942.00, 850.50) (944.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n122} {} {0.001} {0.000} {0.275} {0.086} {1.665} {1.628} {} {} {} 
    INST {I0/LD/CTRL/U29} {A} {^} {Y} {v} {} {INVX2} {0.091} {0.000} {0.109} {} {1.756} {1.719} {} {1} {(915.60, 850.50) (913.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n123} {} {0.000} {0.000} {0.109} {0.033} {1.757} {1.720} {} {} {} 
    INST {I0/LD/CTRL/U140} {C} {v} {Y} {^} {} {AOI21X1} {0.112} {0.000} {0.153} {} {1.868} {1.831} {} {1} {(901.20, 853.50) (901.20, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n125} {} {0.001} {0.000} {0.153} {0.036} {1.869} {1.832} {} {} {} 
    INST {I0/LD/CTRL/U141} {B} {^} {Y} {v} {} {NAND2X1} {0.158} {0.000} {0.184} {} {2.027} {1.990} {} {2} {(870.00, 877.50) (867.60, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_0_int} {} {0.001} {0.000} {0.184} {0.073} {2.028} {1.991} {} {} {} 
    INST {I0/LD/T_SR_0/U21} {B} {v} {Y} {^} {} {NAND2X1} {0.235} {0.000} {0.309} {} {2.263} {2.226} {} {2} {(843.60, 937.50) (841.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n18} {} {0.001} {0.000} {0.309} {0.084} {2.264} {2.228} {} {} {} 
    INST {I0/LD/T_SR_0/U17} {B} {^} {Y} {^} {} {AND2X2} {0.339} {0.000} {0.335} {} {2.603} {2.566} {} {7} {(694.80, 967.50) (699.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n12} {} {0.007} {0.000} {0.335} {0.246} {2.610} {2.573} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_136_0} {B} {^} {Y} {v} {} {NAND2X1} {0.095} {0.000} {0.151} {} {2.704} {2.668} {} {1} {(471.60, 997.50) (469.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/FE_RN_90_0} {} {0.000} {0.000} {0.151} {0.030} {2.704} {2.668} {} {} {} 
    INST {I0/LD/T_SR_0/FE_RC_135_0} {C} {v} {Y} {^} {} {NAND3X1} {0.135} {0.000} {0.201} {} {2.840} {2.803} {} {1} {(459.60, 1000.50) (457.20, 997.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n31} {} {0.000} {0.000} {0.201} {0.026} {2.840} {2.803} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.037} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.037} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.037} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.037} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.037} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.037} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.037} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.037} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 77
PATH 78
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/OCTRL/d_minus_reg_reg} {CLK}
  ENDPT {I0/LD/OCTRL/d_minus_reg_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.183}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.817}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.852}
    {=} {Slack Time} {-0.035}
  END_SLK_CLC
  SLK -0.035
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.035} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.035} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.035} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.035} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.035} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.035} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.035} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.035} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.527} {0.000} {0.202} {} {0.527} {0.492} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.202} {0.067} {0.527} {0.493} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {^} {Y} {^} {} {BUFX2} {0.267} {0.000} {0.157} {} {0.794} {0.760} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.157} {0.103} {0.794} {0.760} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {^} {Y} {v} {} {INVX4} {0.167} {0.000} {0.170} {} {0.961} {0.927} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.003} {0.000} {0.170} {0.230} {0.965} {0.930} {} {} {} 
    INST {I0/LD/CTRL/U63} {B} {v} {Y} {v} {} {AND2X2} {0.302} {0.000} {0.152} {} {1.267} {1.232} {} {3} {(978.00, 847.50) (982.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n44} {} {0.001} {0.000} {0.152} {0.098} {1.268} {1.233} {} {} {} 
    INST {I0/LD/CTRL/U134} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.221} {} {1.438} {1.404} {} {1} {(951.60, 841.50) (949.20, 844.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n113} {} {0.001} {0.000} {0.221} {0.045} {1.439} {1.404} {} {} {} 
    INST {I0/LD/CTRL/U135} {C} {^} {Y} {v} {} {OAI21X1} {0.168} {0.000} {0.231} {} {1.607} {1.572} {} {2} {(872.40, 877.50) (872.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n118} {} {0.001} {0.000} {0.231} {0.069} {1.608} {1.573} {} {} {} 
    INST {I0/LD/CTRL/U137} {A} {v} {Y} {v} {} {OR2X2} {0.218} {0.000} {0.095} {} {1.825} {1.791} {} {1} {(829.20, 853.50) (822.00, 847.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.095} {0.043} {1.826} {1.791} {} {} {} 
    INST {I0/LD/U6} {S} {v} {Y} {^} {} {MUX2X1} {0.307} {0.000} {0.279} {} {2.133} {2.098} {} {2} {(800.40, 847.50) (810.00, 850.50)} 
    NET {} {} {} {} {} {I0/LD/n1} {} {0.001} {0.000} {0.279} {0.086} {2.135} {2.100} {} {} {} 
    INST {I0/LD/ENC/U2} {A} {^} {Y} {v} {} {XOR2X1} {0.345} {0.000} {0.331} {} {2.480} {2.445} {} {2} {(834.00, 811.50) (841.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/tx_value_int} {} {0.004} {0.000} {0.331} {0.126} {2.483} {2.449} {} {} {} 
    INST {I0/LD/OCTRL/U5} {A} {v} {Y} {^} {} {INVX2} {0.138} {0.000} {0.139} {} {2.622} {2.587} {} {1} {(1064.40, 751.50) (1066.80, 754.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n3} {} {0.001} {0.000} {0.139} {0.048} {2.622} {2.588} {} {} {} 
    INST {I0/LD/OCTRL/FE_RC_536_0} {C} {^} {Y} {v} {} {AOI22X1} {0.111} {0.000} {0.194} {} {2.733} {2.698} {} {1} {(1119.60, 754.50) (1124.40, 754.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n4} {} {0.000} {0.000} {0.194} {0.033} {2.733} {2.699} {} {} {} 
    INST {I0/LD/OCTRL/U8} {B} {v} {Y} {^} {} {NOR2X1} {0.118} {0.000} {0.136} {} {2.851} {2.817} {} {1} {(1110.00, 754.50) (1107.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n10} {} {0.000} {0.000} {0.136} {0.030} {2.852} {2.817} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.035} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.035} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.035} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.035} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.035} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.035} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.035} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.035} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 78
PATH 79
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_0/\curr_val_reg[7] } {CLK}
  ENDPT {I0/LD/T_SR_0/\curr_val_reg[7] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.183}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.817}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.836}
    {=} {Slack Time} {-0.019}
  END_SLK_CLC
  SLK -0.019
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.019} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.019} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.019} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.019} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.019} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.019} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.019} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.019} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.608} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.609} {} {} {} 
    INST {I0/LD/CTRL/U55} {A} {v} {Y} {^} {} {INVX2} {0.163} {0.000} {0.159} {} {0.791} {0.772} {} {3} {(944.40, 871.50) (942.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n62} {} {0.001} {0.000} {0.159} {0.086} {0.792} {0.773} {} {} {} 
    INST {I0/LD/CTRL/U56} {B} {^} {Y} {^} {} {AND2X2} {0.226} {0.000} {0.168} {} {1.018} {0.999} {} {2} {(927.60, 847.50) (932.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.168} {0.113} {1.020} {1.001} {} {} {} 
    INST {I0/LD/CTRL/U57} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.097} {} {1.116} {1.097} {} {2} {(939.60, 910.50) (942.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n94} {} {0.001} {0.000} {0.097} {0.091} {1.117} {1.098} {} {} {} 
    INST {I0/LD/CTRL/U20} {A} {v} {Y} {^} {} {INVX4} {0.072} {0.000} {0.067} {} {1.189} {1.170} {} {2} {(949.20, 931.50) (951.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n26} {} {0.001} {0.000} {0.067} {0.061} {1.190} {1.171} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_230_0} {C} {^} {Y} {v} {} {NAND3X1} {0.173} {0.000} {0.246} {} {1.363} {1.344} {} {3} {(966.00, 901.50) (963.60, 904.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n135} {} {0.002} {0.000} {0.246} {0.108} {1.365} {1.345} {} {} {} 
    INST {I0/LD/CTRL/U138} {A} {v} {Y} {^} {} {NAND2X1} {0.683} {0.000} {0.901} {} {2.047} {2.028} {} {9} {(867.60, 931.50) (865.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/load_data_0_int} {} {0.011} {0.000} {0.901} {0.321} {2.058} {2.039} {} {} {} 
    INST {I0/LD/T_SR_0/U11} {A} {^} {Y} {v} {} {INVX2} {0.141} {0.000} {0.252} {} {2.199} {2.180} {} {2} {(687.60, 970.50) (690.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n9} {} {0.000} {0.000} {0.252} {0.048} {2.199} {2.180} {} {} {} 
    INST {I0/LD/T_SR_0/U13} {A} {v} {Y} {v} {} {AND2X2} {0.268} {0.000} {0.113} {} {2.467} {2.448} {} {1} {(685.20, 970.50) (678.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n13} {} {0.001} {0.000} {0.113} {0.063} {2.468} {2.449} {} {} {} 
    INST {I0/LD/T_SR_0/U22} {S} {v} {Y} {v} {} {MUX2X1} {0.227} {0.000} {0.172} {} {2.695} {2.676} {} {1} {(577.20, 967.50) (567.60, 970.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n19} {} {0.000} {0.000} {0.172} {0.035} {2.695} {2.676} {} {} {} 
    INST {I0/LD/T_SR_0/U23} {B} {v} {Y} {^} {} {NAND2X1} {0.141} {0.000} {0.135} {} {2.836} {2.817} {} {1} {(601.20, 997.50) (603.60, 994.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_0/n30} {} {0.000} {0.000} {0.135} {0.033} {2.836} {2.817} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.019} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.019} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.019} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.019} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.019} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.019} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.019} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.019} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 79
PATH 80
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[7] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[7] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.179}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.821}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.838}
    {=} {Slack Time} {-0.017}
  END_SLK_CLC
  SLK -0.017
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.017} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.017} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.017} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.017} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.017} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.017} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.017} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.017} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.591} {0.000} {0.209} {} {0.591} {0.573} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.209} {0.067} {0.591} {0.574} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.278} {0.000} {0.156} {} {0.869} {0.852} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.156} {0.103} {0.869} {0.852} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.168} {} {1.033} {1.015} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.004} {0.000} {0.168} {0.230} {1.036} {1.019} {} {} {} 
    INST {I0/LD/CTRL/U108} {B} {^} {Y} {v} {} {NOR2X1} {0.218} {0.000} {0.241} {} {1.254} {1.237} {} {2} {(956.40, 787.50) (954.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.001} {0.000} {0.241} {0.060} {1.255} {1.238} {} {} {} 
    INST {I0/LD/CTRL/U60} {B} {v} {Y} {^} {} {NAND2X1} {0.157} {0.000} {0.133} {} {1.413} {1.395} {} {1} {(910.80, 817.50) (908.40, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n115} {} {0.000} {0.000} {0.133} {0.031} {1.413} {1.396} {} {} {} 
    INST {I0/LD/CTRL/U136} {C} {^} {Y} {v} {} {OAI21X1} {0.146} {0.000} {0.237} {} {1.559} {1.541} {} {2} {(872.40, 817.50) (872.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n117} {} {0.001} {0.000} {0.237} {0.062} {1.560} {1.542} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC119_n117} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.079} {} {1.772} {1.754} {} {1} {(843.60, 847.50) (838.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_n117} {} {0.000} {0.000} {0.079} {0.032} {1.772} {1.755} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {v} {Y} {v} {} {OR2X2} {0.222} {0.000} {0.128} {} {1.994} {1.977} {} {2} {(836.40, 868.50) (829.20, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_1_int} {} {0.001} {0.000} {0.128} {0.074} {1.996} {1.978} {} {} {} 
    INST {I0/LD/T_SR_1/U18} {A} {v} {Y} {^} {} {INVX2} {0.088} {0.000} {0.084} {} {2.084} {2.066} {} {1} {(807.60, 910.50) (810.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n16} {} {0.000} {0.000} {0.084} {0.040} {2.084} {2.067} {} {} {} 
    INST {I0/LD/T_SR_1/U22} {B} {^} {Y} {v} {} {OAI21X1} {0.166} {0.000} {0.226} {} {2.250} {2.232} {} {1} {(812.40, 934.50) (807.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n18} {} {0.001} {0.000} {0.226} {0.073} {2.251} {2.234} {} {} {} 
    INST {I0/LD/T_SR_1/U11} {A} {v} {Y} {^} {} {INVX4} {0.201} {0.000} {0.234} {} {2.452} {2.434} {} {8} {(788.40, 931.50) (786.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n11} {} {0.014} {0.000} {0.243} {0.293} {2.466} {2.449} {} {} {} 
    INST {I0/LD/T_SR_1/U23} {S} {^} {Y} {v} {} {MUX2X1} {0.249} {0.000} {0.158} {} {2.715} {2.698} {} {1} {(577.20, 907.50) (567.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n19} {} {0.000} {0.000} {0.158} {0.029} {2.716} {2.698} {} {} {} 
    INST {I0/LD/T_SR_1/U24} {B} {v} {Y} {^} {} {NAND2X1} {0.122} {0.000} {0.119} {} {2.838} {2.820} {} {1} {(586.80, 904.50) (589.20, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n57} {} {0.000} {0.000} {0.119} {0.025} {2.838} {2.821} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.017} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.017} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.017} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.017} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.017} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.017} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.017} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {0.017} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 80
PATH 81
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[2] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.200}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.800}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.773}
    {=} {Slack Time} {0.027}
  END_SLK_CLC
  SLK 0.027
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.027} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.027} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.027} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.027} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.027} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.027} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.027} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.027} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.653} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.654} {} {} {} 
    INST {I0/LD/CTRL/U55} {A} {v} {Y} {^} {} {INVX2} {0.163} {0.000} {0.159} {} {0.791} {0.818} {} {3} {(944.40, 871.50) (942.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n62} {} {0.001} {0.000} {0.159} {0.086} {0.792} {0.819} {} {} {} 
    INST {I0/LD/CTRL/U56} {B} {^} {Y} {^} {} {AND2X2} {0.226} {0.000} {0.168} {} {1.018} {1.045} {} {2} {(927.60, 847.50) (932.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.168} {0.113} {1.020} {1.047} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC92_n39} {A} {^} {Y} {^} {} {BUFX4} {0.219} {0.000} {0.090} {} {1.238} {1.265} {} {2} {(954.00, 874.50) (958.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN92_n39} {} {0.001} {0.000} {0.090} {0.075} {1.240} {1.266} {} {} {} 
    INST {I0/LD/CTRL/U19} {A} {^} {Y} {^} {} {AND2X2} {0.198} {0.000} {0.131} {} {1.438} {1.465} {} {3} {(1059.60, 910.50) (1052.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.131} {0.081} {1.439} {1.466} {} {} {} 
    INST {I0/LD/CTRL/U100} {B} {^} {Y} {v} {} {NAND2X1} {0.090} {0.000} {0.106} {} {1.529} {1.556} {} {1} {(1040.40, 964.50) (1038.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n55} {} {0.000} {0.000} {0.106} {0.032} {1.529} {1.556} {} {} {} 
    INST {I0/LD/CTRL/U30} {B} {v} {Y} {v} {} {AND2X2} {0.212} {0.000} {0.082} {} {1.742} {1.769} {} {1} {(1018.80, 994.50) (1023.60, 994.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n57} {} {0.000} {0.000} {0.082} {0.035} {1.742} {1.769} {} {} {} 
    INST {I0/LD/CTRL/U102} {C} {v} {Y} {^} {} {NAND3X1} {0.156} {0.000} {0.257} {} {1.898} {1.925} {} {1} {(1023.60, 961.50) (1026.00, 964.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n59} {} {0.001} {0.000} {0.257} {0.049} {1.899} {1.926} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_534_0} {B} {^} {Y} {v} {} {OAI21X1} {0.249} {0.000} {0.324} {} {2.148} {2.174} {} {3} {(1040.40, 907.50) (1045.20, 910.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n86} {} {0.001} {0.000} {0.324} {0.126} {2.149} {2.176} {} {} {} 
    INST {I0/LD/CTRL/U8} {A} {v} {Y} {^} {} {INVX2} {0.134} {0.000} {0.136} {} {2.284} {2.310} {} {1} {(1086.00, 910.50) (1088.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n29} {} {0.001} {0.000} {0.136} {0.046} {2.284} {2.311} {} {} {} 
    INST {I0/LD/CTRL/U132} {B} {^} {Y} {v} {} {OAI21X1} {0.104} {0.000} {0.244} {} {2.388} {2.415} {} {1} {(1088.40, 847.50) (1083.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n110} {} {0.000} {0.000} {0.244} {0.033} {2.389} {2.415} {} {} {} 
    INST {I0/LD/CTRL/U58} {A} {v} {Y} {v} {} {AND2X2} {0.223} {0.000} {0.067} {} {2.612} {2.638} {} {1} {(1052.40, 871.50) (1059.60, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n111} {} {0.000} {0.000} {0.067} {0.024} {2.612} {2.638} {} {} {} 
    INST {I0/LD/CTRL/U133} {C} {v} {Y} {^} {} {OAI21X1} {0.160} {0.000} {0.218} {} {2.772} {2.799} {} {1} {(1069.20, 877.50) (1069.20, 871.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n90} {} {0.001} {0.000} {0.218} {0.056} {2.773} {2.800} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.027} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.027} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.027} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.027} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.027} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.027} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.027} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.027} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 81
PATH 82
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.181}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.819}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.762}
    {=} {Slack Time} {0.057}
  END_SLK_CLC
  SLK 0.057
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.173} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.173} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.326} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.335} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.520} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.675} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.003} {0.000} {0.162} {0.182} {1.621} {1.678} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_201_0} {A} {v} {Y} {v} {} {AND2X2} {0.279} {0.000} {0.152} {} {1.900} {1.957} {} {1} {(853.20, 550.50) (860.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN39_n22} {} {0.003} {0.000} {0.152} {0.098} {1.903} {1.960} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_247_0} {A} {v} {Y} {^} {} {XNOR2X1} {0.292} {0.000} {0.331} {} {2.196} {2.253} {} {2} {(867.60, 391.50) (877.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n21} {} {0.002} {0.000} {0.331} {0.107} {2.198} {2.255} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U13} {B} {^} {Y} {^} {} {XOR2X1} {0.307} {0.000} {0.282} {} {2.504} {2.561} {} {2} {(841.20, 451.50) (834.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[1]} {} {0.001} {0.000} {0.282} {0.088} {2.505} {2.562} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC34_wptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.255} {0.000} {0.126} {} {2.761} {2.818} {} {2} {(824.40, 454.50) (819.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN34_wptr_nxt_1_} {} {0.001} {0.000} {0.126} {0.073} {2.762} {2.819} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.057} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.057} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.057} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.057} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {-0.057} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 82
PATH 83
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.181}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.819}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.762}
    {=} {Slack Time} {0.057}
  END_SLK_CLC
  SLK 0.057
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.173} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.173} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.326} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.336} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.520} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.521} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.675} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.003} {0.000} {0.162} {0.182} {1.621} {1.678} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_201_0} {A} {v} {Y} {v} {} {AND2X2} {0.279} {0.000} {0.152} {} {1.900} {1.957} {} {1} {(853.20, 550.50) (860.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN39_n22} {} {0.003} {0.000} {0.152} {0.098} {1.903} {1.960} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_247_0} {A} {v} {Y} {^} {} {XNOR2X1} {0.292} {0.000} {0.331} {} {2.196} {2.253} {} {2} {(867.60, 391.50) (877.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n21} {} {0.002} {0.000} {0.331} {0.107} {2.198} {2.255} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U13} {B} {^} {Y} {^} {} {XOR2X1} {0.307} {0.000} {0.282} {} {2.504} {2.562} {} {2} {(841.20, 451.50) (834.00, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[1]} {} {0.001} {0.000} {0.282} {0.088} {2.505} {2.563} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC34_wptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.255} {0.000} {0.126} {} {2.761} {2.818} {} {2} {(824.40, 454.50) (819.60, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN34_wptr_nxt_1_} {} {0.001} {0.000} {0.126} {0.073} {2.762} {2.819} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.057} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.057} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.057} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.057} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.057} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.057} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 83
PATH 84
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[1] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.198}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.802}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.737}
    {=} {Slack Time} {0.065}
  END_SLK_CLC
  SLK 0.065
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.065} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.065} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.065} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.065} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.065} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.065} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.065} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.065} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.603} {0.000} {0.226} {} {0.603} {0.668} {} {2} {(829.20, 568.50) (805.20, 580.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/raddr[2]} {} {0.001} {0.000} {0.226} {0.072} {0.604} {0.669} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U108} {A} {v} {Y} {^} {} {INVX2} {0.234} {0.000} {0.247} {} {0.838} {0.902} {} {5} {(769.20, 550.50) (766.80, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n64} {} {0.004} {0.000} {0.247} {0.174} {0.842} {0.907} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U112} {C} {^} {Y} {v} {} {NAND3X1} {0.060} {0.000} {0.152} {} {0.902} {0.967} {} {1} {(730.80, 520.50) (733.20, 517.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n289} {} {0.000} {0.000} {0.152} {0.021} {0.902} {0.967} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFC3_n289} {A} {v} {Y} {v} {} {BUFX2} {0.569} {0.000} {0.583} {} {1.472} {1.536} {} {8} {(740.40, 514.50) (735.60, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/FE_OFN3_n289} {} {0.010} {0.000} {0.584} {0.428} {1.482} {1.547} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U141} {A} {v} {Y} {^} {} {OAI22X1} {0.227} {0.000} {0.295} {} {1.709} {1.774} {} {1} {(709.20, 610.50) (714.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n88} {} {0.000} {0.000} {0.295} {0.033} {1.710} {1.774} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U142} {B} {^} {Y} {v} {} {NOR2X1} {0.351} {0.000} {0.375} {} {2.060} {2.125} {} {1} {(706.80, 607.50) (704.40, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n90} {} {0.004} {0.000} {0.375} {0.105} {2.064} {2.129} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U143} {C} {v} {Y} {^} {} {NAND3X1} {0.213} {0.000} {0.215} {} {2.277} {2.342} {} {1} {(730.80, 820.50) (728.40, 817.50)} 
    NET {} {} {} {} {} {I0/LD/read_data_int[1]} {} {0.000} {0.000} {0.215} {0.031} {2.278} {2.342} {} {} {} 
    INST {I0/LD/U10} {A} {^} {Y} {^} {} {AND2X2} {0.209} {0.000} {0.130} {} {2.487} {2.551} {} {2} {(714.00, 850.50) (706.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/n7} {} {0.002} {0.000} {0.130} {0.079} {2.488} {2.553} {} {} {} 
    INST {I0/LD/T_SR_1/U47} {A} {^} {Y} {v} {} {NAND2X1} {0.086} {0.000} {0.154} {} {2.575} {2.639} {} {1} {(733.20, 931.50) (735.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n44} {} {0.001} {0.000} {0.154} {0.035} {2.575} {2.640} {} {} {} 
    INST {I0/LD/T_SR_1/U48} {C} {v} {Y} {^} {} {NAND3X1} {0.162} {0.000} {0.208} {} {2.737} {2.801} {} {1} {(711.60, 940.50) (714.00, 937.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n51} {} {0.001} {0.000} {0.208} {0.040} {2.737} {2.802} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.065} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.065} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.065} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.065} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.065} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.065} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.065} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {-0.065} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 84
PATH 85
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[5] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[5] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.192}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.808}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.738}
    {=} {Slack Time} {0.070}
  END_SLK_CLC
  SLK 0.070
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.070} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.070} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.743} {0.000} {0.407} {} {0.743} {0.813} {} {4} {(766.80, 568.50) (742.80, 580.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/raddr[1]} {} {0.002} {0.000} {0.407} {0.135} {0.744} {0.815} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U7} {A} {v} {Y} {^} {} {INVX2} {0.251} {0.000} {0.242} {} {0.995} {1.065} {} {4} {(726.00, 550.50) (723.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n61} {} {0.002} {0.000} {0.242} {0.135} {0.997} {1.067} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U102} {C} {^} {Y} {v} {} {NAND3X1} {0.089} {0.000} {0.148} {} {1.085} {1.155} {} {1} {(702.00, 541.50) (699.60, 544.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n59} {} {0.000} {0.000} {0.148} {0.036} {1.086} {1.156} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {INVX2} {0.498} {0.000} {0.740} {} {1.584} {1.654} {} {8} {(694.80, 550.50) (692.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n281} {} {0.038} {0.000} {0.749} {0.557} {1.622} {1.692} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U246} {B} {^} {Y} {v} {} {AOI22X1} {0.273} {0.000} {0.336} {} {1.895} {1.965} {} {1} {(409.20, 610.50) (406.80, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n172} {} {0.001} {0.000} {0.336} {0.041} {1.895} {1.965} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U251} {A} {v} {Y} {^} {} {NAND3X1} {0.362} {0.000} {0.355} {} {2.257} {2.327} {} {1} {(438.00, 577.50) (445.20, 577.50)} 
    NET {} {} {} {} {} {I0/LD/read_data_int[5]} {} {0.003} {0.000} {0.355} {0.090} {2.261} {2.331} {} {} {} 
    INST {I0/LD/U14} {A} {^} {Y} {^} {} {AND2X2} {0.212} {0.000} {0.127} {} {2.472} {2.542} {} {2} {(459.60, 871.50) (466.80, 874.50)} 
    NET {} {} {} {} {} {I0/LD/n11} {} {0.001} {0.000} {0.127} {0.073} {2.474} {2.544} {} {} {} 
    INST {I0/LD/T_SR_1/U31} {A} {^} {Y} {v} {} {NAND2X1} {0.094} {0.000} {0.163} {} {2.568} {2.638} {} {1} {(514.80, 910.50) (517.20, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n24} {} {0.001} {0.000} {0.163} {0.040} {2.569} {2.639} {} {} {} 
    INST {I0/LD/T_SR_1/U32} {B} {v} {Y} {^} {} {NAND3X1} {0.169} {0.000} {0.181} {} {2.737} {2.807} {} {1} {(459.60, 907.50) (454.80, 904.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n55} {} {0.000} {0.000} {0.181} {0.029} {2.738} {2.808} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.070} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {-0.070} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 85
PATH 86
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[0] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.190}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.810}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.740}
    {=} {Slack Time} {0.070}
  END_SLK_CLC
  SLK 0.070
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.070} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.070} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.070} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.687} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.688} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {0.846} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.002} {0.000} {0.154} {0.170} {0.778} {0.848} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC246_curr_state_2_} {A} {^} {Y} {^} {} {BUFX4} {0.210} {0.000} {0.084} {} {0.988} {1.059} {} {2} {(920.40, 754.50) (925.20, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN246_curr_state_2_} {} {0.000} {0.000} {0.084} {0.063} {0.989} {1.059} {} {} {} 
    INST {I0/LD/CTRL/U71} {A} {^} {Y} {v} {} {NAND2X1} {0.206} {0.000} {0.273} {} {1.194} {1.265} {} {2} {(898.80, 751.50) (901.20, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n116} {} {0.001} {0.000} {0.273} {0.115} {1.196} {1.266} {} {} {} 
    INST {I0/LD/CTRL/U72} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.156} {} {1.355} {1.426} {} {4} {(896.40, 811.50) (898.80, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n56} {} {0.003} {0.000} {0.156} {0.157} {1.358} {1.429} {} {} {} 
    INST {I0/LD/CTRL/U82} {A} {^} {Y} {v} {} {NAND2X1} {0.165} {0.000} {0.208} {} {1.524} {1.594} {} {2} {(942.00, 850.50) (944.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n122} {} {0.001} {0.000} {0.208} {0.086} {1.525} {1.595} {} {} {} 
    INST {I0/LD/CTRL/U62} {A} {v} {Y} {v} {} {OR2X2} {0.360} {0.000} {0.258} {} {1.884} {1.955} {} {4} {(985.20, 868.50) (992.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n104} {} {0.003} {0.000} {0.258} {0.184} {1.887} {1.957} {} {} {} 
    INST {I0/LD/CTRL/U123} {C} {v} {Y} {^} {} {OAI21X1} {0.189} {0.000} {0.184} {} {2.075} {2.146} {} {1} {(1083.60, 904.50) (1083.60, 910.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n96} {} {0.001} {0.000} {0.184} {0.039} {2.076} {2.146} {} {} {} 
    INST {I0/LD/CTRL/U124} {B} {^} {Y} {v} {} {MUX2X1} {0.118} {0.000} {0.143} {} {2.195} {2.265} {} {1} {(1088.40, 934.50) (1081.20, 931.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n97} {} {0.000} {0.000} {0.143} {0.024} {2.195} {2.265} {} {} {} 
    INST {I0/LD/CTRL/U125} {A} {v} {Y} {^} {} {NAND2X1} {0.152} {0.000} {0.147} {} {2.347} {2.417} {} {1} {(1069.20, 931.50) (1066.80, 934.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n101} {} {0.000} {0.000} {0.147} {0.036} {2.347} {2.417} {} {} {} 
    INST {I0/LD/CTRL/U127} {A} {^} {Y} {v} {} {NOR2X1} {0.243} {0.000} {0.236} {} {2.590} {2.660} {} {1} {(1066.80, 973.50) (1064.40, 970.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n102} {} {0.001} {0.000} {0.236} {0.058} {2.591} {2.661} {} {} {} 
    INST {I0/LD/CTRL/U128} {B} {v} {Y} {^} {} {MUX2X1} {0.149} {0.000} {0.168} {} {2.740} {2.810} {} {1} {(1062.00, 847.50) (1054.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n92} {} {0.000} {0.000} {0.168} {0.028} {2.740} {2.810} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.070} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.070} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.070} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.070} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.070} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.070} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 86
PATH 87
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[4] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[4] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.194}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.806}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.734}
    {=} {Slack Time} {0.073}
  END_SLK_CLC
  SLK 0.073
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.073} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.073} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.073} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.073} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.073} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.073} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.073} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.073} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.743} {0.000} {0.407} {} {0.743} {0.815} {} {4} {(766.80, 568.50) (742.80, 580.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/raddr[1]} {} {0.002} {0.000} {0.407} {0.135} {0.744} {0.817} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U7} {A} {v} {Y} {^} {} {INVX2} {0.251} {0.000} {0.242} {} {0.995} {1.068} {} {4} {(726.00, 550.50) (723.60, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n61} {} {0.002} {0.000} {0.242} {0.135} {0.997} {1.069} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U102} {C} {^} {Y} {v} {} {NAND3X1} {0.089} {0.000} {0.148} {} {1.085} {1.158} {} {1} {(702.00, 541.50) (699.60, 544.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n59} {} {0.000} {0.000} {0.148} {0.036} {1.086} {1.158} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U103} {A} {v} {Y} {^} {} {INVX2} {0.498} {0.000} {0.740} {} {1.584} {1.656} {} {8} {(694.80, 550.50) (692.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n281} {} {0.023} {0.000} {0.748} {0.557} {1.607} {1.679} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U219} {B} {^} {Y} {v} {} {AOI22X1} {0.263} {0.000} {0.329} {} {1.870} {1.942} {} {1} {(452.40, 490.50) (454.80, 487.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/n152} {} {0.001} {0.000} {0.329} {0.037} {1.870} {1.943} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UFIFORAM/U224} {A} {v} {Y} {^} {} {NAND3X1} {0.392} {0.000} {0.403} {} {2.262} {2.335} {} {1} {(447.60, 517.50) (454.80, 517.50)} 
    NET {} {} {} {} {} {I0/LD/read_data_int[4]} {} {0.004} {0.000} {0.403} {0.110} {2.267} {2.339} {} {} {} 
    INST {I0/LD/U13} {A} {^} {Y} {^} {} {AND2X2} {0.210} {0.000} {0.123} {} {2.477} {2.549} {} {2} {(538.80, 850.50) (546.00, 847.50)} 
    NET {} {} {} {} {} {I0/LD/n10} {} {0.001} {0.000} {0.123} {0.068} {2.477} {2.550} {} {} {} 
    INST {I0/LD/T_SR_1/U35} {A} {^} {Y} {v} {} {NAND2X1} {0.087} {0.000} {0.154} {} {2.564} {2.637} {} {1} {(550.80, 910.50) (553.20, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n27} {} {0.000} {0.000} {0.154} {0.035} {2.565} {2.637} {} {} {} 
    INST {I0/LD/T_SR_1/U36} {B} {v} {Y} {^} {} {NAND3X1} {0.169} {0.000} {0.186} {} {2.734} {2.806} {} {1} {(553.20, 874.50) (558.00, 877.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n54} {} {0.000} {0.000} {0.186} {0.031} {2.734} {2.806} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.073} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.073} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.073} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.073} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.073} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.073} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.073} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {-0.073} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 87
PATH 88
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[6] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[6] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.197}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.803}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.720}
    {=} {Slack Time} {0.084}
  END_SLK_CLC
  SLK 0.084
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.084} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.084} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.084} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.084} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.084} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.084} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.591} {0.000} {0.209} {} {0.591} {0.674} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.209} {0.067} {0.591} {0.675} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.278} {0.000} {0.156} {} {0.869} {0.953} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.156} {0.103} {0.869} {0.953} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.168} {} {1.033} {1.116} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.004} {0.000} {0.168} {0.230} {1.036} {1.120} {} {} {} 
    INST {I0/LD/CTRL/U108} {B} {^} {Y} {v} {} {NOR2X1} {0.218} {0.000} {0.241} {} {1.254} {1.338} {} {2} {(956.40, 787.50) (954.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.001} {0.000} {0.241} {0.060} {1.255} {1.339} {} {} {} 
    INST {I0/LD/CTRL/U60} {B} {v} {Y} {^} {} {NAND2X1} {0.157} {0.000} {0.133} {} {1.413} {1.496} {} {1} {(910.80, 817.50) (908.40, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n115} {} {0.000} {0.000} {0.133} {0.031} {1.413} {1.497} {} {} {} 
    INST {I0/LD/CTRL/U136} {C} {^} {Y} {v} {} {OAI21X1} {0.146} {0.000} {0.237} {} {1.559} {1.642} {} {2} {(872.40, 817.50) (872.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n117} {} {0.001} {0.000} {0.237} {0.062} {1.560} {1.643} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC119_n117} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.079} {} {1.772} {1.855} {} {1} {(843.60, 847.50) (838.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_n117} {} {0.000} {0.000} {0.079} {0.032} {1.772} {1.856} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {v} {Y} {v} {} {OR2X2} {0.222} {0.000} {0.128} {} {1.994} {2.078} {} {2} {(836.40, 868.50) (829.20, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_1_int} {} {0.001} {0.000} {0.128} {0.074} {1.996} {2.079} {} {} {} 
    INST {I0/LD/T_SR_1/U18} {A} {v} {Y} {^} {} {INVX2} {0.088} {0.000} {0.084} {} {2.084} {2.167} {} {1} {(807.60, 910.50) (810.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n16} {} {0.000} {0.000} {0.084} {0.040} {2.084} {2.168} {} {} {} 
    INST {I0/LD/T_SR_1/U22} {B} {^} {Y} {v} {} {OAI21X1} {0.166} {0.000} {0.226} {} {2.250} {2.333} {} {1} {(812.40, 934.50) (807.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n18} {} {0.001} {0.000} {0.226} {0.073} {2.251} {2.335} {} {} {} 
    INST {I0/LD/T_SR_1/U11} {A} {v} {Y} {^} {} {INVX4} {0.201} {0.000} {0.234} {} {2.452} {2.535} {} {8} {(788.40, 931.50) (786.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n11} {} {0.015} {0.000} {0.243} {0.293} {2.467} {2.551} {} {} {} 
    INST {I0/LD/T_SR_1/U26} {B} {^} {Y} {v} {} {NAND2X1} {0.100} {0.000} {0.134} {} {2.568} {2.651} {} {1} {(486.00, 937.50) (483.60, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n22} {} {0.000} {0.000} {0.134} {0.034} {2.568} {2.652} {} {} {} 
    INST {I0/LD/T_SR_1/U28} {C} {v} {Y} {^} {} {NAND3X1} {0.151} {0.000} {0.202} {} {2.719} {2.803} {} {1} {(502.80, 940.50) (500.40, 937.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n56} {} {0.001} {0.000} {0.202} {0.038} {2.720} {2.803} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.084} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.084} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.084} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.084} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.084} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {-0.084} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 88
PATH 89
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[3] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.189}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.811}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.725}
    {=} {Slack Time} {0.086}
  END_SLK_CLC
  SLK 0.086
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.086} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.086} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.086} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.086} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.086} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.086} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.086} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.086} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.591} {0.000} {0.209} {} {0.591} {0.677} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.209} {0.067} {0.591} {0.678} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.278} {0.000} {0.156} {} {0.869} {0.956} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.156} {0.103} {0.869} {0.956} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.168} {} {1.033} {1.119} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.004} {0.000} {0.168} {0.230} {1.036} {1.122} {} {} {} 
    INST {I0/LD/CTRL/U108} {B} {^} {Y} {v} {} {NOR2X1} {0.218} {0.000} {0.241} {} {1.254} {1.340} {} {2} {(956.40, 787.50) (954.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.001} {0.000} {0.241} {0.060} {1.255} {1.341} {} {} {} 
    INST {I0/LD/CTRL/U60} {B} {v} {Y} {^} {} {NAND2X1} {0.157} {0.000} {0.133} {} {1.413} {1.499} {} {1} {(910.80, 817.50) (908.40, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n115} {} {0.000} {0.000} {0.133} {0.031} {1.413} {1.499} {} {} {} 
    INST {I0/LD/CTRL/U136} {C} {^} {Y} {v} {} {OAI21X1} {0.146} {0.000} {0.237} {} {1.559} {1.645} {} {2} {(872.40, 817.50) (872.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n117} {} {0.001} {0.000} {0.237} {0.062} {1.560} {1.646} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC119_n117} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.079} {} {1.772} {1.858} {} {1} {(843.60, 847.50) (838.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_n117} {} {0.000} {0.000} {0.079} {0.032} {1.772} {1.859} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {v} {Y} {v} {} {OR2X2} {0.222} {0.000} {0.128} {} {1.994} {2.080} {} {2} {(836.40, 868.50) (829.20, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_1_int} {} {0.001} {0.000} {0.128} {0.074} {1.996} {2.082} {} {} {} 
    INST {I0/LD/T_SR_1/U18} {A} {v} {Y} {^} {} {INVX2} {0.088} {0.000} {0.084} {} {2.084} {2.170} {} {1} {(807.60, 910.50) (810.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n16} {} {0.000} {0.000} {0.084} {0.040} {2.084} {2.170} {} {} {} 
    INST {I0/LD/T_SR_1/U22} {B} {^} {Y} {v} {} {OAI21X1} {0.166} {0.000} {0.226} {} {2.250} {2.336} {} {1} {(812.40, 934.50) (807.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n18} {} {0.001} {0.000} {0.226} {0.073} {2.251} {2.337} {} {} {} 
    INST {I0/LD/T_SR_1/U11} {A} {v} {Y} {^} {} {INVX4} {0.201} {0.000} {0.234} {} {2.452} {2.538} {} {8} {(788.40, 931.50) (786.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n11} {} {0.012} {0.000} {0.242} {0.293} {2.464} {2.550} {} {} {} 
    INST {I0/LD/T_SR_1/U38} {A} {^} {Y} {v} {} {NAND2X1} {0.106} {0.000} {0.152} {} {2.570} {2.656} {} {1} {(651.60, 910.50) (654.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n39} {} {0.001} {0.000} {0.152} {0.047} {2.570} {2.657} {} {} {} 
    INST {I0/LD/T_SR_1/U40} {B} {v} {Y} {^} {} {NAND3X1} {0.154} {0.000} {0.166} {} {2.724} {2.811} {} {1} {(594.00, 874.50) (598.80, 877.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n53} {} {0.000} {0.000} {0.166} {0.023} {2.725} {2.811} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.086} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.086} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.086} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.086} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.086} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.086} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.086} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {-0.086} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 89
PATH 90
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/OCTRL/d_plus_reg_reg} {CLK}
  ENDPT {I0/LD/OCTRL/d_plus_reg_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.179}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.821}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.734}
    {=} {Slack Time} {0.087}
  END_SLK_CLC
  SLK 0.087
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.087} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.087} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.087} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.087} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.087} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.087} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.087} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.087} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.527} {0.000} {0.202} {} {0.527} {0.614} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.202} {0.067} {0.527} {0.615} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {^} {Y} {^} {} {BUFX2} {0.267} {0.000} {0.157} {} {0.794} {0.882} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.157} {0.103} {0.794} {0.882} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {^} {Y} {v} {} {INVX4} {0.167} {0.000} {0.170} {} {0.961} {1.049} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.003} {0.000} {0.170} {0.230} {0.965} {1.052} {} {} {} 
    INST {I0/LD/CTRL/U63} {B} {v} {Y} {v} {} {AND2X2} {0.302} {0.000} {0.152} {} {1.267} {1.354} {} {3} {(978.00, 847.50) (982.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n44} {} {0.001} {0.000} {0.152} {0.098} {1.268} {1.355} {} {} {} 
    INST {I0/LD/CTRL/U134} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.221} {} {1.438} {1.526} {} {1} {(951.60, 841.50) (949.20, 844.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n113} {} {0.001} {0.000} {0.221} {0.045} {1.439} {1.526} {} {} {} 
    INST {I0/LD/CTRL/U135} {C} {^} {Y} {v} {} {OAI21X1} {0.168} {0.000} {0.231} {} {1.607} {1.694} {} {2} {(872.40, 877.50) (872.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n118} {} {0.001} {0.000} {0.231} {0.069} {1.608} {1.695} {} {} {} 
    INST {I0/LD/CTRL/U137} {A} {v} {Y} {v} {} {OR2X2} {0.218} {0.000} {0.095} {} {1.825} {1.913} {} {1} {(829.20, 853.50) (822.00, 847.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.095} {0.043} {1.826} {1.913} {} {} {} 
    INST {I0/LD/U6} {S} {v} {Y} {^} {} {MUX2X1} {0.307} {0.000} {0.279} {} {2.133} {2.220} {} {2} {(800.40, 847.50) (810.00, 850.50)} 
    NET {} {} {} {} {} {I0/LD/n1} {} {0.001} {0.000} {0.279} {0.086} {2.135} {2.222} {} {} {} 
    INST {I0/LD/ENC/U2} {A} {^} {Y} {^} {} {XOR2X1} {0.338} {0.000} {0.373} {} {2.472} {2.559} {} {2} {(834.00, 811.50) (841.20, 814.50)} 
    NET {} {} {} {} {} {I0/LD/tx_value_int} {} {0.004} {0.000} {0.373} {0.126} {2.476} {2.563} {} {} {} 
    INST {I0/LD/OCTRL/U13} {A} {^} {Y} {v} {} {OAI21X1} {0.140} {0.000} {0.201} {} {2.616} {2.703} {} {1} {(1062.00, 751.50) (1054.80, 751.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n12} {} {0.001} {0.000} {0.201} {0.035} {2.617} {2.704} {} {} {} 
    INST {I0/LD/OCTRL/U14} {A} {v} {Y} {^} {} {INVX1} {0.117} {0.000} {0.116} {} {2.734} {2.821} {} {1} {(1030.80, 688.50) (1028.40, 691.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/n9} {} {0.000} {0.000} {0.116} {0.026} {2.734} {2.821} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.087} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.087} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.087} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.087} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.087} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.087} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.087} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.087} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 90
PATH 91
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[2] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.193}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.807}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.702}
    {=} {Slack Time} {0.105}
  END_SLK_CLC
  SLK 0.105
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.105} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.105} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.105} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.105} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.105} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.105} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.105} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.105} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.591} {0.000} {0.209} {} {0.591} {0.695} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.209} {0.067} {0.591} {0.696} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.278} {0.000} {0.156} {} {0.869} {0.974} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.156} {0.103} {0.869} {0.974} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.168} {} {1.033} {1.137} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.004} {0.000} {0.168} {0.230} {1.036} {1.141} {} {} {} 
    INST {I0/LD/CTRL/U108} {B} {^} {Y} {v} {} {NOR2X1} {0.218} {0.000} {0.241} {} {1.254} {1.359} {} {2} {(956.40, 787.50) (954.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.001} {0.000} {0.241} {0.060} {1.255} {1.360} {} {} {} 
    INST {I0/LD/CTRL/U60} {B} {v} {Y} {^} {} {NAND2X1} {0.157} {0.000} {0.133} {} {1.413} {1.517} {} {1} {(910.80, 817.50) (908.40, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n115} {} {0.000} {0.000} {0.133} {0.031} {1.413} {1.518} {} {} {} 
    INST {I0/LD/CTRL/U136} {C} {^} {Y} {v} {} {OAI21X1} {0.146} {0.000} {0.237} {} {1.559} {1.663} {} {2} {(872.40, 817.50) (872.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n117} {} {0.001} {0.000} {0.237} {0.062} {1.560} {1.664} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC119_n117} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.079} {} {1.772} {1.877} {} {1} {(843.60, 847.50) (838.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_n117} {} {0.000} {0.000} {0.079} {0.032} {1.772} {1.877} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {v} {Y} {v} {} {OR2X2} {0.222} {0.000} {0.128} {} {1.994} {2.099} {} {2} {(836.40, 868.50) (829.20, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_1_int} {} {0.001} {0.000} {0.128} {0.074} {1.996} {2.100} {} {} {} 
    INST {I0/LD/T_SR_1/U18} {A} {v} {Y} {^} {} {INVX2} {0.088} {0.000} {0.084} {} {2.084} {2.188} {} {1} {(807.60, 910.50) (810.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n16} {} {0.000} {0.000} {0.084} {0.040} {2.084} {2.189} {} {} {} 
    INST {I0/LD/T_SR_1/U22} {B} {^} {Y} {v} {} {OAI21X1} {0.166} {0.000} {0.226} {} {2.250} {2.354} {} {1} {(812.40, 934.50) (807.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n18} {} {0.001} {0.000} {0.226} {0.073} {2.251} {2.356} {} {} {} 
    INST {I0/LD/T_SR_1/U11} {A} {v} {Y} {^} {} {INVX4} {0.201} {0.000} {0.234} {} {2.452} {2.557} {} {8} {(788.40, 931.50) (786.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n11} {} {0.010} {0.000} {0.241} {0.293} {2.462} {2.566} {} {} {} 
    INST {I0/LD/T_SR_1/U42} {B} {^} {Y} {v} {} {NAND2X1} {0.102} {0.000} {0.135} {} {2.563} {2.668} {} {1} {(687.60, 937.50) (685.20, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n42} {} {0.000} {0.000} {0.135} {0.034} {2.563} {2.668} {} {} {} 
    INST {I0/LD/T_SR_1/U44} {C} {v} {Y} {^} {} {NAND3X1} {0.138} {0.000} {0.186} {} {2.702} {2.806} {} {1} {(658.80, 940.50) (656.40, 937.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n52} {} {0.000} {0.000} {0.186} {0.031} {2.702} {2.807} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.105} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.105} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.105} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.105} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.105} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.105} {} {} {} 
    INST {nclk__L2_I1} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.105} {} {20} {(490.80, 730.50) (498.00, 727.50)} 
    NET {} {} {} {} {} {nclk__L2_N1} {} {0.000} {0.000} {0.000} {0.763} {0.000} {-0.105} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 91
PATH 92
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_SR_1/\curr_val_reg[0] } {CLK}
  ENDPT {I0/LD/T_SR_1/\curr_val_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.193}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.807}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.701}
    {=} {Slack Time} {0.107}
  END_SLK_CLC
  SLK 0.107
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.107} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.107} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.107} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.107} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.107} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.107} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.107} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.107} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {v} {} {DFFSR} {0.591} {0.000} {0.209} {} {0.591} {0.698} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.209} {0.067} {0.591} {0.698} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {v} {Y} {v} {} {BUFX2} {0.278} {0.000} {0.156} {} {0.869} {0.976} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.156} {0.103} {0.869} {0.976} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {v} {Y} {^} {} {INVX4} {0.163} {0.000} {0.168} {} {1.033} {1.139} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.004} {0.000} {0.168} {0.230} {1.036} {1.143} {} {} {} 
    INST {I0/LD/CTRL/U108} {B} {^} {Y} {v} {} {NOR2X1} {0.218} {0.000} {0.241} {} {1.254} {1.361} {} {2} {(956.40, 787.50) (954.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n61} {} {0.001} {0.000} {0.241} {0.060} {1.255} {1.362} {} {} {} 
    INST {I0/LD/CTRL/U60} {B} {v} {Y} {^} {} {NAND2X1} {0.157} {0.000} {0.133} {} {1.413} {1.519} {} {1} {(910.80, 817.50) (908.40, 814.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n115} {} {0.000} {0.000} {0.133} {0.031} {1.413} {1.520} {} {} {} 
    INST {I0/LD/CTRL/U136} {C} {^} {Y} {v} {} {OAI21X1} {0.146} {0.000} {0.237} {} {1.559} {1.666} {} {2} {(872.40, 817.50) (872.40, 811.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n117} {} {0.001} {0.000} {0.237} {0.062} {1.560} {1.667} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC119_n117} {A} {v} {Y} {v} {} {BUFX2} {0.212} {0.000} {0.079} {} {1.772} {1.879} {} {1} {(843.60, 847.50) (838.80, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN119_n117} {} {0.000} {0.000} {0.079} {0.032} {1.772} {1.879} {} {} {} 
    INST {I0/LD/CTRL/U4} {A} {v} {Y} {v} {} {OR2X2} {0.222} {0.000} {0.128} {} {1.994} {2.101} {} {2} {(836.40, 868.50) (829.20, 874.50)} 
    NET {} {} {} {} {} {I0/LD/tx_enable_1_int} {} {0.001} {0.000} {0.128} {0.074} {1.996} {2.102} {} {} {} 
    INST {I0/LD/T_SR_1/U18} {A} {v} {Y} {^} {} {INVX2} {0.088} {0.000} {0.084} {} {2.084} {2.190} {} {1} {(807.60, 910.50) (810.00, 907.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n16} {} {0.000} {0.000} {0.084} {0.040} {2.084} {2.191} {} {} {} 
    INST {I0/LD/T_SR_1/U22} {B} {^} {Y} {v} {} {OAI21X1} {0.166} {0.000} {0.226} {} {2.250} {2.357} {} {1} {(812.40, 934.50) (807.60, 931.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n18} {} {0.001} {0.000} {0.226} {0.073} {2.251} {2.358} {} {} {} 
    INST {I0/LD/T_SR_1/U11} {A} {v} {Y} {^} {} {INVX4} {0.201} {0.000} {0.234} {} {2.452} {2.559} {} {8} {(788.40, 931.50) (786.00, 934.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n11} {} {0.005} {0.000} {0.239} {0.293} {2.457} {2.564} {} {} {} 
    INST {I0/LD/T_SR_1/U50} {B} {^} {Y} {v} {} {NAND2X1} {0.105} {0.000} {0.138} {} {2.563} {2.670} {} {1} {(745.20, 877.50) (747.60, 874.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n49} {} {0.001} {0.000} {0.138} {0.036} {2.563} {2.670} {} {} {} 
    INST {I0/LD/T_SR_1/U52} {C} {v} {Y} {^} {} {NAND3X1} {0.137} {0.000} {0.182} {} {2.700} {2.807} {} {1} {(716.40, 880.50) (718.80, 877.50)} 
    NET {} {} {} {} {} {I0/LD/T_SR_1/n58} {} {0.000} {0.000} {0.182} {0.030} {2.701} {2.807} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.107} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.107} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.107} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.107} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.107} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.107} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.107} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.107} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 92
PATH 93
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.182}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.818}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.706}
    {=} {Slack Time} {0.112}
  END_SLK_CLC
  SLK 0.112
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.112} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.112} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.112} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.112} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.112} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.112} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.112} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.112} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.739} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.740} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC18_curr_state_3_} {A} {v} {Y} {v} {} {BUFX2} {0.324} {0.000} {0.199} {} {0.952} {1.064} {} {4} {(958.80, 847.50) (963.60, 850.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN18_curr_state_3_} {} {0.004} {0.000} {0.199} {0.138} {0.955} {1.067} {} {} {} 
    INST {I0/LD/CTRL/U144} {A} {v} {Y} {^} {} {NOR2X1} {0.155} {0.000} {0.176} {} {1.110} {1.222} {} {1} {(946.80, 748.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.176} {0.053} {1.111} {1.223} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {^} {Y} {v} {} {AOI22X1} {0.148} {0.000} {0.168} {} {1.259} {1.371} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.168} {0.031} {1.259} {1.371} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {v} {Y} {^} {} {OAI21X1} {0.168} {0.000} {0.177} {} {1.427} {1.539} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.177} {0.043} {1.427} {1.540} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {^} {Y} {v} {} {NAND2X1} {0.156} {0.000} {0.199} {} {1.583} {1.695} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.199} {0.068} {1.583} {1.695} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {v} {Y} {^} {} {INVX4} {0.168} {0.000} {0.178} {} {1.752} {1.864} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.179} {0.224} {1.758} {1.870} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC254_renable_p2} {A} {^} {Y} {v} {} {INVX4} {0.126} {0.000} {0.126} {} {1.885} {1.997} {} {3} {(1035.60, 610.50) (1038.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN254_renable_p2} {} {0.002} {0.000} {0.126} {0.143} {1.886} {1.999} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC253_renable_p2} {A} {v} {Y} {^} {} {INVX4} {0.098} {0.000} {0.096} {} {1.985} {2.097} {} {3} {(1021.20, 610.50) (1023.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN253_renable_p2} {} {0.001} {0.000} {0.096} {0.102} {1.986} {2.098} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_441_0} {B} {^} {Y} {v} {} {NAND2X1} {0.086} {0.000} {0.096} {} {2.071} {2.183} {} {1} {(1066.80, 577.50) (1069.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n58} {} {0.000} {0.000} {0.096} {0.032} {2.072} {2.184} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_455_0} {B} {v} {Y} {^} {} {NAND3X1} {0.238} {0.000} {0.323} {} {2.310} {2.422} {} {2} {(1059.60, 574.50) (1064.40, 577.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[2]} {} {0.001} {0.000} {0.323} {0.079} {2.311} {2.423} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCP_RBC256_rptr_nxt_2_} {A} {^} {Y} {v} {} {INVX1} {0.262} {0.000} {0.262} {} {2.573} {2.685} {} {2} {(1071.60, 553.50) (1069.20, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCP_RBN256_rptr_nxt_2_} {} {0.000} {0.000} {0.262} {0.076} {2.573} {2.685} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCP_RBC257_rptr_nxt_2_} {A} {v} {Y} {^} {} {INVX1} {0.132} {0.000} {0.133} {} {2.705} {2.817} {} {1} {(1050.00, 553.50) (1047.60, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCP_RBN257_rptr_nxt_2_} {} {0.000} {0.000} {0.133} {0.028} {2.706} {2.818} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.112} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.112} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.112} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.112} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.112} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.112} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.112} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.112} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 93
PATH 94
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\curr_state_reg[3] } {CLK}
  ENDPT {I0/LD/CTRL/\curr_state_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[3] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.195}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.805}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.686}
    {=} {Slack Time} {0.120}
  END_SLK_CLC
  SLK 0.120
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.120} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.120} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.120} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.120} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.120} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.120} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.120} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.120} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[3] } {CLK} {^} {Q} {v} {} {DFFSR} {0.627} {0.000} {0.257} {} {0.627} {0.746} {} {3} {(906.00, 868.50) (930.00, 880.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[3]} {} {0.001} {0.000} {0.257} {0.083} {0.628} {0.747} {} {} {} 
    INST {I0/LD/CTRL/U55} {A} {v} {Y} {^} {} {INVX2} {0.163} {0.000} {0.159} {} {0.791} {0.911} {} {3} {(944.40, 871.50) (942.00, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n62} {} {0.001} {0.000} {0.159} {0.086} {0.792} {0.912} {} {} {} 
    INST {I0/LD/CTRL/U56} {B} {^} {Y} {^} {} {AND2X2} {0.226} {0.000} {0.168} {} {1.018} {1.138} {} {2} {(927.60, 847.50) (932.40, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n39} {} {0.002} {0.000} {0.168} {0.113} {1.020} {1.140} {} {} {} 
    INST {I0/LD/CTRL/FE_OCPC92_n39} {A} {^} {Y} {^} {} {BUFX4} {0.219} {0.000} {0.090} {} {1.239} {1.358} {} {2} {(954.00, 874.50) (958.80, 871.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCPN92_n39} {} {0.001} {0.000} {0.090} {0.075} {1.240} {1.359} {} {} {} 
    INST {I0/LD/CTRL/U19} {A} {^} {Y} {^} {} {AND2X2} {0.198} {0.000} {0.131} {} {1.438} {1.558} {} {3} {(1059.60, 910.50) (1052.40, 907.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n9} {} {0.001} {0.000} {0.131} {0.081} {1.439} {1.559} {} {} {} 
    INST {I0/LD/CTRL/U100} {B} {^} {Y} {v} {} {NAND2X1} {0.090} {0.000} {0.106} {} {1.529} {1.649} {} {1} {(1040.40, 964.50) (1038.00, 967.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n55} {} {0.000} {0.000} {0.106} {0.032} {1.530} {1.649} {} {} {} 
    INST {I0/LD/CTRL/U30} {B} {v} {Y} {v} {} {AND2X2} {0.212} {0.000} {0.082} {} {1.742} {1.862} {} {1} {(1018.80, 994.50) (1023.60, 994.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n57} {} {0.000} {0.000} {0.082} {0.035} {1.742} {1.862} {} {} {} 
    INST {I0/LD/CTRL/U102} {C} {v} {Y} {^} {} {NAND3X1} {0.156} {0.000} {0.257} {} {1.898} {2.018} {} {1} {(1023.60, 961.50) (1026.00, 964.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n59} {} {0.001} {0.000} {0.257} {0.049} {1.899} {2.019} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_534_0} {B} {^} {Y} {v} {} {OAI21X1} {0.249} {0.000} {0.324} {} {2.148} {2.267} {} {3} {(1040.40, 907.50) (1045.20, 910.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n86} {} {0.001} {0.000} {0.324} {0.126} {2.149} {2.269} {} {} {} 
    INST {I0/LD/CTRL/U105} {A} {v} {Y} {^} {} {NOR2X1} {0.162} {0.000} {0.203} {} {2.311} {2.431} {} {1} {(956.40, 913.50) (954.00, 910.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n66} {} {0.001} {0.000} {0.203} {0.053} {2.312} {2.432} {} {} {} 
    INST {I0/LD/CTRL/U111} {C} {^} {Y} {v} {} {NOR3X1} {0.187} {0.000} {0.260} {} {2.499} {2.619} {} {1} {(913.20, 934.50) (906.00, 937.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n69} {} {0.000} {0.000} {0.260} {0.033} {2.499} {2.619} {} {} {} 
    INST {I0/LD/CTRL/U113} {C} {v} {Y} {^} {} {NAND3X1} {0.186} {0.000} {0.192} {} {2.685} {2.805} {} {1} {(908.40, 961.50) (906.00, 964.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n89} {} {0.000} {0.000} {0.192} {0.035} {2.686} {2.805} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.120} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.120} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.120} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.120} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.120} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.120} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.120} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.120} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 94
PATH 95
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.170}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.830}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.699}
    {=} {Slack Time} {0.131}
  END_SLK_CLC
  SLK 0.131
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.247} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.247} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.400} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.409} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.594} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.595} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.748} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.005} {0.000} {0.162} {0.182} {1.623} {1.754} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_280_0} {B} {v} {Y} {^} {} {NAND2X1} {0.211} {0.000} {0.238} {} {1.834} {1.965} {} {1} {(831.60, 517.50) (834.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n24} {} {0.001} {0.000} {0.238} {0.073} {1.835} {1.966} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_177_0} {A} {^} {Y} {^} {} {XOR2X1} {0.315} {0.000} {0.346} {} {2.150} {2.280} {} {3} {(903.60, 511.50) (910.80, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.002} {0.000} {0.346} {0.114} {2.152} {2.283} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC31_wptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.342} {0.000} {0.225} {} {2.494} {2.625} {} {3} {(954.00, 427.50) (949.20, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN31_wptr_nxt_3_} {} {0.002} {0.000} {0.225} {0.157} {2.496} {2.627} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC32_wptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.203} {0.000} {0.073} {} {2.699} {2.830} {} {1} {(946.80, 394.50) (951.60, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN32_wptr_nxt_3_} {} {0.000} {0.000} {0.073} {0.026} {2.699} {2.830} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.131} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.131} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.131} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.131} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.131} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.131} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.131} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.131} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 95
PATH 96
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\gray_r_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.181}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.819}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.680}
    {=} {Slack Time} {0.139}
  END_SLK_CLC
  SLK 0.139
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.255} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.255} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.408} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.417} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.602} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.603} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.756} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.004} {0.000} {0.162} {0.182} {1.622} {1.761} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBC88_n25} {A} {v} {Y} {v} {} {BUFX4} {0.266} {0.000} {0.136} {} {1.888} {2.027} {} {3} {(843.60, 547.50) (848.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN88_n25} {} {0.005} {0.000} {0.136} {0.167} {1.893} {2.032} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {v} {Y} {^} {} {XNOR2X1} {0.255} {0.000} {0.271} {} {2.148} {2.287} {} {2} {(817.20, 451.50) (807.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.271} {0.084} {2.149} {2.288} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U18} {A} {^} {Y} {^} {} {XNOR2X1} {0.273} {0.000} {0.278} {} {2.422} {2.561} {} {2} {(778.80, 451.50) (788.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[0]} {} {0.000} {0.000} {0.278} {0.085} {2.422} {2.561} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC33_wptr_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.257} {0.000} {0.128} {} {2.679} {2.817} {} {2} {(795.60, 454.50) (800.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN33_wptr_nxt_0_} {} {0.001} {0.000} {0.128} {0.075} {2.680} {2.819} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.139} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.139} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.139} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.139} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.139} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.139} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.139} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.139} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 96
PATH 97
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/\waddr_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.181}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.819}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.680}
    {=} {Slack Time} {0.139}
  END_SLK_CLC
  SLK 0.139
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.255} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.255} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.408} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.417} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.602} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.603} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.757} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.004} {0.000} {0.162} {0.182} {1.622} {1.761} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBC88_n25} {A} {v} {Y} {v} {} {BUFX4} {0.266} {0.000} {0.136} {} {1.888} {2.027} {} {3} {(843.60, 547.50) (848.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN88_n25} {} {0.005} {0.000} {0.136} {0.167} {1.893} {2.032} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {v} {Y} {^} {} {XNOR2X1} {0.255} {0.000} {0.271} {} {2.148} {2.287} {} {2} {(817.20, 451.50) (807.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.271} {0.084} {2.149} {2.288} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U18} {A} {^} {Y} {^} {} {XNOR2X1} {0.273} {0.000} {0.278} {} {2.422} {2.561} {} {2} {(778.80, 451.50) (788.40, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[0]} {} {0.000} {0.000} {0.278} {0.085} {2.422} {2.561} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC33_wptr_nxt_0_} {A} {^} {Y} {^} {} {BUFX2} {0.257} {0.000} {0.128} {} {2.679} {2.818} {} {2} {(795.60, 454.50) (800.40, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN33_wptr_nxt_0_} {} {0.001} {0.000} {0.128} {0.075} {2.680} {2.819} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.139} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.139} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.139} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.139} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.139} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.139} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.139} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.139} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 97
PATH 98
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.183}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.817}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.608}
    {=} {Slack Time} {0.210}
  END_SLK_CLC
  SLK 0.210
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.210} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.210} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.210} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.210} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.210} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.210} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.210} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.210} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.826} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.827} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {0.986} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {0.987} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.179} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.179} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.363} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.364} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.529} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.530} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.655} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.655} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.861} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.861} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.036} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.186} {0.224} {1.833} {2.043} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC254_renable_p2} {A} {v} {Y} {^} {} {INVX4} {0.133} {0.000} {0.129} {} {1.966} {2.175} {} {3} {(1035.60, 610.50) (1038.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN254_renable_p2} {} {0.002} {0.000} {0.129} {0.143} {1.968} {2.177} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC253_renable_p2} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.095} {} {2.063} {2.273} {} {3} {(1021.20, 610.50) (1023.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN253_renable_p2} {} {0.001} {0.000} {0.095} {0.102} {2.065} {2.274} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U60} {B} {v} {Y} {^} {} {NAND2X1} {0.101} {0.000} {0.127} {} {2.166} {2.376} {} {1} {(1040.40, 577.50) (1038.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n48} {} {0.000} {0.000} {0.127} {0.024} {2.166} {2.376} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U61} {B} {^} {Y} {^} {} {AND2X2} {0.203} {0.000} {0.140} {} {2.369} {2.578} {} {2} {(1023.60, 574.50) (1018.80, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[1]} {} {0.001} {0.000} {0.140} {0.088} {2.370} {2.579} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC179_rptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.237} {0.000} {0.134} {} {2.607} {2.816} {} {2} {(963.60, 574.50) (958.80, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN179_rptr_nxt_1_} {} {0.001} {0.000} {0.134} {0.083} {2.608} {2.817} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.210} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.210} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.210} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.210} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.210} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.210} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.210} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {-0.210} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 98
PATH 99
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.183}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.817}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.608}
    {=} {Slack Time} {0.210}
  END_SLK_CLC
  SLK 0.210
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.210} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.210} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.210} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.210} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.210} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.210} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.210} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.210} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.826} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.827} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {0.986} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {0.987} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.179} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.179} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.363} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.364} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.529} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.530} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.655} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.655} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.861} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.861} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.036} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.186} {0.224} {1.833} {2.043} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC254_renable_p2} {A} {v} {Y} {^} {} {INVX4} {0.133} {0.000} {0.129} {} {1.966} {2.175} {} {3} {(1035.60, 610.50) (1038.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN254_renable_p2} {} {0.002} {0.000} {0.129} {0.143} {1.968} {2.177} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC253_renable_p2} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.095} {} {2.063} {2.273} {} {3} {(1021.20, 610.50) (1023.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN253_renable_p2} {} {0.001} {0.000} {0.095} {0.102} {2.065} {2.274} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U60} {B} {v} {Y} {^} {} {NAND2X1} {0.101} {0.000} {0.127} {} {2.166} {2.376} {} {1} {(1040.40, 577.50) (1038.00, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n48} {} {0.000} {0.000} {0.127} {0.024} {2.166} {2.376} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U61} {B} {^} {Y} {^} {} {AND2X2} {0.203} {0.000} {0.140} {} {2.369} {2.578} {} {2} {(1023.60, 574.50) (1018.80, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[1]} {} {0.001} {0.000} {0.140} {0.088} {2.370} {2.579} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC179_rptr_nxt_1_} {A} {^} {Y} {^} {} {BUFX2} {0.237} {0.000} {0.134} {} {2.607} {2.816} {} {2} {(963.60, 574.50) (958.80, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN179_rptr_nxt_1_} {} {0.001} {0.000} {0.134} {0.083} {2.608} {2.817} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.210} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.210} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.210} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.210} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.210} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.210} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.210} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {-0.210} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 99
PATH 100
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[3] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.106}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.894}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.636}
    {=} {Slack Time} {0.258}
  END_SLK_CLC
  SLK 0.258
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.258} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.258} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.258} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.258} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.258} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.874} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.876} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {1.034} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {1.035} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.227} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.227} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.411} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.412} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.578} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.578} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.703} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.704} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.909} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.909} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.085} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.186} {0.224} {1.834} {2.092} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U22} {B} {v} {Y} {^} {} {AOI21X1} {0.139} {0.000} {0.222} {} {1.973} {2.231} {} {1} {(1124.40, 631.50) (1129.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n51} {} {0.000} {0.000} {0.222} {0.036} {1.973} {2.231} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U21} {A} {^} {Y} {v} {} {INVX2} {0.084} {0.000} {0.094} {} {2.058} {2.316} {} {1} {(1141.20, 631.50) (1143.60, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n15} {} {0.000} {0.000} {0.094} {0.030} {2.058} {2.316} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U19} {C} {v} {Y} {^} {} {OAI21X1} {0.201} {0.000} {0.248} {} {2.259} {2.517} {} {1} {(1146.00, 604.50) (1146.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n16} {} {0.001} {0.000} {0.248} {0.074} {2.260} {2.519} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U16} {A} {^} {Y} {v} {} {INVX4} {0.153} {0.000} {0.159} {} {2.414} {2.672} {} {3} {(1119.60, 610.50) (1117.20, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.000} {0.000} {0.159} {0.175} {2.414} {2.672} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC129_rptr_nxt_3_} {A} {v} {Y} {v} {} {BUFX2} {0.221} {0.000} {0.105} {} {2.635} {2.893} {} {2} {(1105.20, 607.50) (1100.40, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN129_rptr_nxt_3_} {} {0.001} {0.000} {0.105} {0.059} {2.636} {2.894} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.258} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.258} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.258} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.258} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.258} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.258} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.258} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.258} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 100
PATH 101
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[3] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.106}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.894}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.636}
    {=} {Slack Time} {0.258}
  END_SLK_CLC
  SLK 0.258
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.258} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.258} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.258} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.258} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.258} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.258} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.874} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.876} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {1.034} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {1.036} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.227} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.227} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.154} {1.412} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.413} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.578} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.578} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.703} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.704} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.909} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.909} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.827} {2.085} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.186} {0.224} {1.834} {2.092} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U22} {B} {v} {Y} {^} {} {AOI21X1} {0.139} {0.000} {0.222} {} {1.973} {2.231} {} {1} {(1124.40, 631.50) (1129.20, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n51} {} {0.000} {0.000} {0.222} {0.036} {1.973} {2.231} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U21} {A} {^} {Y} {v} {} {INVX2} {0.084} {0.000} {0.094} {} {2.058} {2.316} {} {1} {(1141.20, 631.50) (1143.60, 634.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n15} {} {0.000} {0.000} {0.094} {0.030} {2.058} {2.316} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U19} {C} {v} {Y} {^} {} {OAI21X1} {0.201} {0.000} {0.248} {} {2.259} {2.517} {} {1} {(1146.00, 604.50) (1146.00, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n16} {} {0.001} {0.000} {0.248} {0.074} {2.260} {2.519} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U16} {A} {^} {Y} {v} {} {INVX4} {0.153} {0.000} {0.159} {} {2.414} {2.672} {} {3} {(1119.60, 610.50) (1117.20, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[3]} {} {0.000} {0.000} {0.159} {0.175} {2.414} {2.672} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPC129_rptr_nxt_3_} {A} {v} {Y} {v} {} {BUFX2} {0.221} {0.000} {0.105} {} {2.635} {2.893} {} {2} {(1105.20, 607.50) (1100.40, 610.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCPN129_rptr_nxt_3_} {} {0.001} {0.000} {0.105} {0.059} {2.636} {2.894} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.258} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.258} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.258} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.258} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.258} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.258} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.258} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.258} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 101
PATH 102
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.186}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.814}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.532}
    {=} {Slack Time} {0.282}
  END_SLK_CLC
  SLK 0.282
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.282} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.282} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.282} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.282} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.282} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.282} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.282} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.282} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.898} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.899} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {1.058} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {1.059} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.251} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.251} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.435} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.436} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.602} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.602} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.727} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.728} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.933} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.933} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.108} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.004} {0.000} {0.186} {0.224} {1.830} {2.112} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC252_renable_p2} {A} {v} {Y} {v} {} {BUFX2} {0.304} {0.000} {0.193} {} {2.134} {2.416} {} {1} {(1042.80, 694.50) (1047.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN252_renable_p2} {} {0.000} {0.000} {0.193} {0.134} {2.134} {2.416} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC251_renable_p2} {A} {v} {Y} {^} {} {INVX8} {0.115} {0.000} {0.113} {} {2.249} {2.531} {} {5} {(1052.40, 691.50) (1059.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN251_renable_p2} {} {0.006} {0.000} {0.113} {0.213} {2.255} {2.537} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U36} {A} {^} {Y} {v} {} {INVX2} {0.102} {0.000} {0.101} {} {2.357} {2.639} {} {1} {(927.60, 670.50) (925.20, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n29} {} {0.001} {0.000} {0.101} {0.060} {2.358} {2.640} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U40} {A} {v} {Y} {^} {} {XOR2X1} {0.173} {0.000} {0.150} {} {2.532} {2.813} {} {1} {(908.40, 670.50) (915.60, 667.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[0]} {} {0.001} {0.000} {0.150} {0.033} {2.532} {2.814} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.282} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.282} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.282} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.282} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.282} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.282} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.282} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {-0.282} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 102
PATH 103
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/\raddr_reg[0] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.111}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.889}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.597}
    {=} {Slack Time} {0.292}
  END_SLK_CLC
  SLK 0.292
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.292} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.292} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.292} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.292} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.292} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.292} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.292} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.292} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.909} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.910} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {1.068} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {1.070} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.261} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.261} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.446} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.447} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.612} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.612} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.737} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.738} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.943} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.943} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.119} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.186} {0.224} {1.833} {2.126} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC254_renable_p2} {A} {v} {Y} {^} {} {INVX4} {0.133} {0.000} {0.129} {} {1.966} {2.258} {} {3} {(1035.60, 610.50) (1038.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN254_renable_p2} {} {0.002} {0.000} {0.129} {0.143} {1.968} {2.260} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC253_renable_p2} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.095} {} {2.063} {2.356} {} {3} {(1021.20, 610.50) (1023.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN253_renable_p2} {} {0.001} {0.000} {0.095} {0.102} {2.065} {2.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_450_0} {B} {v} {Y} {^} {} {OAI21X1} {0.194} {0.000} {0.252} {} {2.259} {2.551} {} {1} {(987.60, 574.50) (992.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n38} {} {0.001} {0.000} {0.252} {0.073} {2.260} {2.553} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U50} {A} {^} {Y} {v} {} {INVX4} {0.106} {0.000} {0.118} {} {2.366} {2.658} {} {2} {(975.60, 571.50) (973.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[0]} {} {0.001} {0.000} {0.118} {0.093} {2.367} {2.659} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC128_rptr_nxt_0_} {A} {v} {Y} {v} {} {BUFX2} {0.229} {0.000} {0.126} {} {2.595} {2.888} {} {2} {(939.60, 574.50) (934.80, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN128_rptr_nxt_0_} {} {0.002} {0.000} {0.126} {0.078} {2.597} {2.889} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.292} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.292} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.292} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.292} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.292} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.292} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.292} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.292} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 103
PATH 104
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\gray_r_reg[0] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.111}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.889}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.597}
    {=} {Slack Time} {0.292}
  END_SLK_CLC
  SLK 0.292
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.292} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.292} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.292} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.292} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.292} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.292} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.292} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.292} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.909} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.910} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {1.069} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {1.070} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.262} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.262} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.446} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.447} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.612} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.613} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.738} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.738} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.943} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.944} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.119} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.007} {0.000} {0.186} {0.224} {1.833} {2.126} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC254_renable_p2} {A} {v} {Y} {^} {} {INVX4} {0.133} {0.000} {0.129} {} {1.966} {2.258} {} {3} {(1035.60, 610.50) (1038.00, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN254_renable_p2} {} {0.002} {0.000} {0.129} {0.143} {1.967} {2.260} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC253_renable_p2} {A} {^} {Y} {v} {} {INVX4} {0.096} {0.000} {0.095} {} {2.063} {2.356} {} {3} {(1021.20, 610.50) (1023.60, 607.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN253_renable_p2} {} {0.001} {0.000} {0.095} {0.102} {2.065} {2.357} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_RC_450_0} {B} {v} {Y} {^} {} {OAI21X1} {0.194} {0.000} {0.252} {} {2.259} {2.551} {} {1} {(987.60, 574.50) (992.40, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n38} {} {0.001} {0.000} {0.252} {0.073} {2.260} {2.553} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U50} {A} {^} {Y} {v} {} {INVX4} {0.106} {0.000} {0.118} {} {2.366} {2.658} {} {2} {(975.60, 571.50) (973.20, 574.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/rptr_nxt[0]} {} {0.001} {0.000} {0.118} {0.093} {2.367} {2.659} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPC128_rptr_nxt_0_} {A} {v} {Y} {v} {} {BUFX2} {0.229} {0.000} {0.126} {} {2.595} {2.888} {} {2} {(939.60, 574.50) (934.80, 571.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_OCPN128_rptr_nxt_0_} {} {0.002} {0.000} {0.126} {0.078} {2.597} {2.889} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.292} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.292} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.292} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.292} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.292} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.292} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.292} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.292} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 104
PATH 105
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.191}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.809}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.508}
    {=} {Slack Time} {0.300}
  END_SLK_CLC
  SLK 0.300
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.300} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.300} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.300} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.300} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.300} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.300} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.300} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.300} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.917} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.918} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {1.076} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {1.078} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.269} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.269} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.454} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.455} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.620} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.620} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.745} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.746} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.951} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.951} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.127} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.004} {0.000} {0.186} {0.224} {1.830} {2.131} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC252_renable_p2} {A} {v} {Y} {v} {} {BUFX2} {0.304} {0.000} {0.193} {} {2.134} {2.435} {} {1} {(1042.80, 694.50) (1047.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN252_renable_p2} {} {0.000} {0.000} {0.193} {0.134} {2.134} {2.435} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC251_renable_p2} {A} {v} {Y} {^} {} {INVX8} {0.115} {0.000} {0.113} {} {2.249} {2.549} {} {5} {(1052.40, 691.50) (1059.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN251_renable_p2} {} {0.003} {0.000} {0.113} {0.213} {2.252} {2.552} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U53} {A} {^} {Y} {v} {} {OAI21X1} {0.133} {0.000} {0.179} {} {2.385} {2.685} {} {1} {(1047.60, 670.50) (1040.40, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n39} {} {0.001} {0.000} {0.179} {0.038} {2.385} {2.686} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U54} {C} {v} {Y} {^} {} {AOI21X1} {0.122} {0.000} {0.176} {} {2.508} {2.808} {} {1} {(1011.60, 688.50) (1011.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[2]} {} {0.000} {0.000} {0.176} {0.033} {2.508} {2.809} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.300} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.300} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.300} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.300} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.300} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.300} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.300} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.300} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 105
PATH 106
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[3] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[3] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.201}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.799}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.497}
    {=} {Slack Time} {0.301}
  END_SLK_CLC
  SLK 0.301
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.417} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.417} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.570} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.580} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.764} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.765} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {1.919} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.005} {0.000} {0.162} {0.182} {1.623} {1.924} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_280_0} {B} {v} {Y} {^} {} {NAND2X1} {0.211} {0.000} {0.238} {} {1.834} {2.135} {} {1} {(831.60, 517.50) (834.00, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n24} {} {0.001} {0.000} {0.238} {0.073} {1.835} {2.136} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_177_0} {A} {^} {Y} {^} {} {XOR2X1} {0.315} {0.000} {0.346} {} {2.150} {2.451} {} {3} {(903.60, 511.50) (910.80, 514.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/wptr_nxt[3]} {} {0.002} {0.000} {0.346} {0.114} {2.152} {2.453} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPC31_wptr_nxt_3_} {A} {^} {Y} {^} {} {BUFX2} {0.342} {0.000} {0.225} {} {2.494} {2.795} {} {3} {(954.00, 427.50) (949.20, 430.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OCPN31_wptr_nxt_3_} {} {0.003} {0.000} {0.225} {0.157} {2.497} {2.799} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.301} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.301} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.301} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.301} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.301} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.301} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.301} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.301} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 106
PATH 107
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/\binary_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[2] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.187}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.813}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.473}
    {=} {Slack Time} {0.341}
  END_SLK_CLC
  SLK 0.341
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.341} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.341} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.341} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.341} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.341} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.341} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.341} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.341} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[2] } {CLK} {^} {Q} {v} {} {DFFSR} {0.616} {0.000} {0.243} {} {0.616} {0.957} {} {1} {(992.40, 748.50) (968.40, 760.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[2]} {} {0.001} {0.000} {0.243} {0.078} {0.618} {0.958} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC236_curr_state_2_} {A} {v} {Y} {^} {} {INVX4} {0.159} {0.000} {0.154} {} {0.776} {1.117} {} {5} {(949.20, 790.50) (946.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN236_curr_state_2_} {} {0.001} {0.000} {0.154} {0.170} {0.777} {1.118} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC244_curr_state_2_} {A} {^} {Y} {^} {} {BUFX2} {0.192} {0.000} {0.073} {} {0.969} {1.310} {} {1} {(934.80, 754.50) (939.60, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN244_curr_state_2_} {} {0.000} {0.000} {0.073} {0.029} {0.969} {1.310} {} {} {} 
    INST {I0/LD/CTRL/U144} {B} {^} {Y} {v} {} {NOR2X1} {0.184} {0.000} {0.227} {} {1.153} {1.494} {} {1} {(942.00, 754.50) (944.40, 751.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n130} {} {0.001} {0.000} {0.227} {0.053} {1.154} {1.495} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_444_0} {A} {v} {Y} {^} {} {AOI22X1} {0.166} {0.000} {0.173} {} {1.320} {1.661} {} {1} {(1028.40, 754.50) (1023.60, 754.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n132} {} {0.000} {0.000} {0.173} {0.031} {1.320} {1.661} {} {} {} 
    INST {I0/LD/CTRL/FE_RC_523_0} {C} {^} {Y} {v} {} {OAI21X1} {0.125} {0.000} {0.172} {} {1.445} {1.786} {} {1} {(1006.80, 724.50) (1006.80, 730.50)} 
    NET {} {} {} {} {} {I0/LD/read_done_int} {} {0.001} {0.000} {0.172} {0.043} {1.446} {1.787} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_469_0} {B} {v} {Y} {^} {} {NAND2X1} {0.205} {0.000} {0.248} {} {1.651} {1.992} {} {1} {(1078.80, 697.50) (1081.20, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RN_295_0} {} {0.000} {0.000} {0.248} {0.068} {1.651} {1.992} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/FE_RC_470_0} {A} {^} {Y} {v} {} {INVX4} {0.175} {0.000} {0.186} {} {1.826} {2.167} {} {5} {(1088.40, 691.50) (1090.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/renable_p2} {} {0.004} {0.000} {0.186} {0.224} {1.830} {2.171} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC252_renable_p2} {A} {v} {Y} {v} {} {BUFX2} {0.304} {0.000} {0.193} {} {2.134} {2.475} {} {1} {(1042.80, 694.50) (1047.60, 691.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN252_renable_p2} {} {0.000} {0.000} {0.193} {0.134} {2.134} {2.475} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBC251_renable_p2} {A} {v} {Y} {^} {} {INVX8} {0.115} {0.000} {0.113} {} {2.249} {2.590} {} {5} {(1052.40, 691.50) (1059.60, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/FE_OCP_RBN251_renable_p2} {} {0.005} {0.000} {0.113} {0.213} {2.254} {2.595} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U43} {B} {^} {Y} {v} {} {OAI21X1} {0.102} {0.000} {0.152} {} {2.356} {2.697} {} {1} {(961.20, 667.50) (956.40, 670.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/n33} {} {0.000} {0.000} {0.152} {0.032} {2.356} {2.697} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/U44} {C} {v} {Y} {^} {} {AOI21X1} {0.116} {0.000} {0.153} {} {2.472} {2.813} {} {1} {(958.80, 688.50) (958.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/URFC/RPU1/binary_nxt[1]} {} {0.000} {0.000} {0.153} {0.033} {2.473} {2.813} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.341} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.341} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.341} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.341} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.341} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.341} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.341} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.341} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 107
PATH 108
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {fifo_empty} {} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.658}
    {=} {Slack Time} {0.342}
  END_SLK_CLC
  SLK 0.342
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.342} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.342} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.342} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.342} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.342} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.342} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.342} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {0.342} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/URFC/empty_flag_r_reg} {CLK} {^} {Q} {v} {} {DFFSR} {1.060} {0.000} {0.829} {} {1.060} {1.402} {} {2} {(1011.60, 553.50) (1035.60, 541.50)} 
    NET {} {} {} {} {} {nfifo_empty} {} {0.005} {0.000} {0.829} {0.282} {1.066} {1.407} {} {} {} 
    INST {U5} {DO} {v} {YPAD} {v} {} {PADOUT} {0.593} {0.000} {0.124} {} {1.658} {2.000} {} {1} {(1200.30, 555.45) (1460.40, 527.40)} 
    NET {} {} {} {} {} {fifo_empty} {} {0.000} {0.000} {0.124} {0.000} {1.658} {2.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 108
PATH 109
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/ENC/last_bit_reg} {CLK}
  ENDPT {I0/LD/ENC/last_bit_reg} {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.191}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.809}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.464}
    {=} {Slack Time} {0.345}
  END_SLK_CLC
  SLK 0.345
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.345} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.345} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.345} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.345} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.345} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.345} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.345} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.345} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.527} {0.000} {0.202} {} {0.527} {0.872} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.202} {0.067} {0.527} {0.873} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {^} {Y} {^} {} {BUFX2} {0.267} {0.000} {0.157} {} {0.794} {1.140} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.157} {0.103} {0.794} {1.140} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {^} {Y} {v} {} {INVX4} {0.167} {0.000} {0.170} {} {0.961} {1.307} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.003} {0.000} {0.170} {0.230} {0.965} {1.310} {} {} {} 
    INST {I0/LD/CTRL/U63} {B} {v} {Y} {v} {} {AND2X2} {0.302} {0.000} {0.152} {} {1.267} {1.612} {} {3} {(978.00, 847.50) (982.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n44} {} {0.001} {0.000} {0.152} {0.098} {1.268} {1.613} {} {} {} 
    INST {I0/LD/CTRL/U134} {C} {v} {Y} {^} {} {NAND3X1} {0.171} {0.000} {0.221} {} {1.438} {1.784} {} {1} {(951.60, 841.50) (949.20, 844.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n113} {} {0.001} {0.000} {0.221} {0.045} {1.439} {1.784} {} {} {} 
    INST {I0/LD/CTRL/U135} {C} {^} {Y} {v} {} {OAI21X1} {0.168} {0.000} {0.231} {} {1.607} {1.952} {} {2} {(872.40, 877.50) (872.40, 871.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n118} {} {0.001} {0.000} {0.231} {0.069} {1.608} {1.953} {} {} {} 
    INST {I0/LD/CTRL/U137} {A} {v} {Y} {v} {} {OR2X2} {0.218} {0.000} {0.095} {} {1.825} {2.171} {} {1} {(829.20, 853.50) (822.00, 847.50)} 
    NET {} {} {} {} {} {I0/LD/tx_sel_int} {} {0.001} {0.000} {0.095} {0.043} {1.826} {2.171} {} {} {} 
    INST {I0/LD/U6} {S} {v} {Y} {^} {} {MUX2X1} {0.307} {0.000} {0.279} {} {2.133} {2.479} {} {2} {(800.40, 847.50) (810.00, 850.50)} 
    NET {} {} {} {} {} {I0/LD/n1} {} {0.001} {0.000} {0.279} {0.086} {2.134} {2.480} {} {} {} 
    INST {I0/LD/ENC/U3} {A} {^} {Y} {v} {} {INVX1} {0.167} {0.000} {0.166} {} {2.302} {2.647} {} {1} {(829.20, 808.50) (831.60, 811.50)} 
    NET {} {} {} {} {} {I0/LD/ENC/n1} {} {0.001} {0.000} {0.166} {0.040} {2.302} {2.648} {} {} {} 
    INST {I0/LD/ENC/U5} {A} {v} {Y} {^} {} {MUX2X1} {0.161} {0.000} {0.172} {} {2.464} {2.809} {} {1} {(862.80, 814.50) (862.80, 811.50)} 
    NET {} {} {} {} {} {I0/LD/ENC/n4} {} {0.001} {0.000} {0.172} {0.038} {2.464} {2.809} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.345} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.345} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.345} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.345} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.345} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.345} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.345} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {-0.345} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 109
PATH 110
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[1] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[1] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.177}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.823}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.407}
    {=} {Slack Time} {0.416}
  END_SLK_CLC
  SLK 0.416
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.533} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.533} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.685} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.695} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.880} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.881} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {2.034} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.005} {0.000} {0.162} {0.182} {1.622} {2.039} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_204_0} {C} {v} {Y} {^} {} {OAI22X1} {0.137} {0.000} {0.183} {} {1.759} {2.176} {} {1} {(841.20, 490.50) (836.40, 490.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n19} {} {0.000} {0.000} {0.183} {0.032} {1.760} {2.176} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_257_0} {C} {^} {Y} {v} {} {OAI21X1} {0.304} {0.000} {0.424} {} {2.063} {2.480} {} {3} {(822.00, 517.50) (822.00, 511.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n20} {} {0.004} {0.000} {0.424} {0.173} {2.067} {2.484} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPC30_n20} {A} {v} {Y} {v} {} {BUFX2} {0.238} {0.000} {0.076} {} {2.305} {2.722} {} {1} {(798.00, 394.50) (793.20, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCPN30_n20} {} {0.000} {0.000} {0.076} {0.019} {2.305} {2.722} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U14} {A} {v} {Y} {^} {} {INVX1} {0.101} {0.000} {0.107} {} {2.406} {2.823} {} {1} {(783.60, 388.50) (781.20, 391.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[1]} {} {0.000} {0.000} {0.107} {0.034} {2.407} {2.823} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.416} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.416} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.416} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.416} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.416} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.416} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.416} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.416} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 110
PATH 111
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[2] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.182}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.818}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.325}
    {=} {Slack Time} {0.492}
  END_SLK_CLC
  SLK 0.492
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.609} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.609} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.761} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.771} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {1.956} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {1.956} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {2.110} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.003} {0.000} {0.162} {0.182} {1.621} {2.113} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_201_0} {A} {v} {Y} {v} {} {AND2X2} {0.279} {0.000} {0.152} {} {1.900} {2.392} {} {1} {(853.20, 550.50) (860.40, 547.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN39_n22} {} {0.003} {0.000} {0.152} {0.098} {1.903} {2.396} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_RC_247_0} {A} {v} {Y} {v} {} {XNOR2X1} {0.291} {0.000} {0.296} {} {2.194} {2.686} {} {2} {(867.60, 391.50) (877.20, 394.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n21} {} {0.001} {0.000} {0.296} {0.107} {2.195} {2.688} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U29} {A} {v} {Y} {^} {} {INVX1} {0.130} {0.000} {0.133} {} {2.325} {2.817} {} {1} {(896.40, 448.50) (898.80, 451.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/binary_nxt[2]} {} {0.000} {0.000} {0.133} {0.024} {2.325} {2.818} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.492} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.492} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.492} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.492} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.492} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.492} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.492} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.492} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 111
PATH 112
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/CTRL/\bit_cnt_reg[2] } {CLK}
  ENDPT {I0/LD/CTRL/\bit_cnt_reg[2] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\clk_cnt_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.187}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.813}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.264}
    {=} {Slack Time} {0.549}
  END_SLK_CLC
  SLK 0.549
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.549} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.549} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.549} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.549} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.549} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.549} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.549} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.549} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\clk_cnt_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.692} {0.000} {0.342} {} {0.692} {1.241} {} {3} {(721.20, 1093.50) (745.20, 1081.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/clk_cnt[0]} {} {0.003} {0.000} {0.342} {0.113} {0.695} {1.244} {} {} {} 
    INST {I0/LD/TIM/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.277} {0.000} {0.257} {} {0.972} {1.521} {} {1} {(819.60, 1057.50) (822.00, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n21} {} {0.002} {0.000} {0.257} {0.078} {0.974} {1.523} {} {} {} 
    INST {I0/LD/TIM/U24} {A} {^} {Y} {v} {} {INVX4} {0.135} {0.000} {0.144} {} {1.109} {1.657} {} {4} {(860.40, 1051.50) (862.80, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n23} {} {0.002} {0.000} {0.144} {0.141} {1.111} {1.660} {} {} {} 
    INST {I0/LD/TIM/U9} {B} {v} {Y} {v} {} {AND2X2} {0.345} {0.000} {0.218} {} {1.456} {2.005} {} {3} {(903.60, 994.50) (908.40, 994.50)} 
    NET {} {} {} {} {} {I0/LD/bit_done_int} {} {0.005} {0.000} {0.218} {0.150} {1.461} {2.010} {} {} {} 
    INST {I0/LD/CTRL/U11} {A} {v} {Y} {^} {} {NAND2X1} {0.292} {0.000} {0.318} {} {1.753} {2.302} {} {2} {(1052.40, 1030.50) (1054.80, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n18} {} {0.001} {0.000} {0.318} {0.101} {1.753} {2.302} {} {} {} 
    INST {I0/LD/CTRL/U9} {A} {^} {Y} {v} {} {NOR2X1} {0.313} {0.000} {0.289} {} {2.067} {2.615} {} {1} {(1090.80, 1033.50) (1093.20, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n17} {} {0.001} {0.000} {0.289} {0.069} {2.068} {2.617} {} {} {} 
    INST {I0/LD/CTRL/U81} {A} {v} {Y} {^} {} {XOR2X1} {0.196} {0.000} {0.154} {} {2.264} {2.813} {} {1} {(1126.80, 991.50) (1134.00, 994.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n81} {} {0.000} {0.000} {0.154} {0.034} {2.264} {2.813} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.549} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.549} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.549} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.549} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.549} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.549} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.549} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.549} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 112
PATH 113
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[0] } {CLK}
  ENDPT {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/\binary_r_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {} {write_enable} {} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.206}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.794}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.149}
    {=} {Slack Time} {0.645}
  END_SLK_CLC
  SLK 0.645
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {1.000}
    {+} {Drive Adjustment} {0.116}
    {=} {Beginpoint Arrival Time} {1.116}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    PORT {} {write_enable} {v} {} {} {write_enable} {} {} {} {0.162} {0.450} {1.116} {1.761} {} {1} {(35.70, 793.80) } 
    NET {} {} {} {} {} {write_enable} {} {0.000} {0.000} {0.162} {0.450} {1.116} {1.761} {} {} {} 
    INST {U18} {YPAD} {v} {DI} {v} {} {PADINC} {0.153} {0.000} {0.058} {} {1.269} {1.914} {} {2} {(35.70, 793.80) (299.70, 828.45)} 
    NET {} {} {} {} {} {nwrite_enable} {} {0.009} {0.000} {0.061} {0.230} {1.278} {1.923} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_123_0} {B} {v} {Y} {^} {} {NAND2X1} {0.185} {0.000} {0.244} {} {1.463} {2.108} {} {1} {(841.20, 724.50) (843.60, 727.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RN_82_0} {} {0.001} {0.000} {0.244} {0.075} {1.464} {2.109} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_RC_124_0} {A} {^} {Y} {v} {} {INVX4} {0.154} {0.000} {0.162} {} {1.618} {2.262} {} {5} {(848.40, 691.50) (850.80, 694.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/n25} {} {0.004} {0.000} {0.162} {0.182} {1.622} {2.267} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBC88_n25} {A} {v} {Y} {v} {} {BUFX4} {0.266} {0.000} {0.136} {} {1.888} {2.533} {} {3} {(843.60, 547.50) (848.40, 550.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/FE_OCP_RBN88_n25} {} {0.005} {0.000} {0.136} {0.167} {1.893} {2.538} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/U19} {A} {v} {Y} {^} {} {XNOR2X1} {0.255} {0.000} {0.271} {} {2.148} {2.793} {} {2} {(817.20, 451.50) (807.60, 454.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/WPU1/n12} {} {0.001} {0.000} {0.271} {0.084} {2.149} {2.794} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.645} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.645} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.645} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.645} {} {} {} 
    INST {nclk__L2_I4} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.645} {} {29} {(754.80, 631.50) (762.00, 634.50)} 
    NET {} {} {} {} {} {nclk__L2_N4} {} {0.000} {0.000} {0.000} {0.854} {0.000} {-0.645} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 113
PATH 114
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/TIM/\curr_state_reg[0] } {CLK}
  ENDPT {I0/LD/TIM/\curr_state_reg[0] } {D} {DFFSR} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/CTRL/\curr_state_reg[1] } {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.189}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.811}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.124}
    {=} {Slack Time} {0.687}
  END_SLK_CLC
  SLK 0.687
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.687} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.687} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.687} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.687} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.687} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.687} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.687} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.687} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/CTRL/\curr_state_reg[1] } {CLK} {^} {Q} {^} {} {DFFSR} {0.527} {0.000} {0.202} {} {0.527} {1.214} {} {2} {(1042.80, 793.50) (1018.80, 781.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/curr_state[1]} {} {0.001} {0.000} {0.202} {0.067} {0.527} {1.214} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC205_curr_state_1_} {A} {^} {Y} {^} {} {BUFX2} {0.267} {0.000} {0.157} {} {0.794} {1.481} {} {2} {(1069.20, 787.50) (1074.00, 790.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN205_curr_state_1_} {} {0.000} {0.000} {0.157} {0.103} {0.794} {1.481} {} {} {} 
    INST {I0/LD/CTRL/FE_OCP_RBC204_curr_state_1_} {A} {^} {Y} {v} {} {INVX4} {0.167} {0.000} {0.170} {} {0.961} {1.648} {} {5} {(1076.40, 790.50) (1078.80, 787.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/FE_OCP_RBN204_curr_state_1_} {} {0.003} {0.000} {0.170} {0.230} {0.965} {1.652} {} {} {} 
    INST {I0/LD/CTRL/U63} {B} {v} {Y} {v} {} {AND2X2} {0.302} {0.000} {0.152} {} {1.267} {1.954} {} {3} {(978.00, 847.50) (982.80, 847.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n44} {} {0.000} {0.000} {0.152} {0.098} {1.267} {1.954} {} {} {} 
    INST {I0/LD/CTRL/U83} {A} {v} {Y} {^} {} {NAND2X1} {0.356} {0.000} {0.441} {} {1.623} {2.310} {} {4} {(982.80, 871.50) (980.40, 874.50)} 
    NET {} {} {} {} {} {I0/LD/CTRL/n137} {} {0.004} {0.000} {0.441} {0.149} {1.627} {2.314} {} {} {} 
    INST {I0/LD/CTRL/U149} {A} {^} {Y} {v} {} {INVX2} {0.172} {0.000} {0.201} {} {1.799} {2.486} {} {2} {(973.20, 970.50) (975.60, 967.50)} 
    NET {} {} {} {} {} {I0/LD/stop_int} {} {0.001} {0.000} {0.201} {0.082} {1.800} {2.487} {} {} {} 
    INST {I0/LD/TIM/U22} {A} {v} {Y} {^} {} {INVX2} {0.093} {0.000} {0.090} {} {1.893} {2.580} {} {1} {(982.80, 991.50) (985.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n6} {} {0.000} {0.000} {0.090} {0.027} {1.893} {2.580} {} {} {} 
    INST {I0/LD/TIM/U23} {B} {^} {Y} {v} {} {NAND2X1} {0.091} {0.000} {0.113} {} {1.985} {2.672} {} {1} {(963.60, 997.50) (961.20, 994.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n14} {} {0.000} {0.000} {0.113} {0.036} {1.985} {2.672} {} {} {} 
    INST {I0/LD/TIM/U27} {B} {v} {Y} {^} {} {NAND3X1} {0.139} {0.000} {0.164} {} {2.124} {2.811} {} {1} {(970.80, 1027.50) (975.60, 1024.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n36} {} {0.000} {0.000} {0.164} {0.022} {2.124} {2.811} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.687} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.687} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.687} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.687} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.687} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.687} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.687} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.687} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 114
PATH 115
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {d_plus} {} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/OCTRL/d_plus_reg_reg} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.312}
    {=} {Slack Time} {0.688}
  END_SLK_CLC
  SLK 0.688
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.688} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.688} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.688} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.688} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.688} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.688} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.688} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.688} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/OCTRL/d_plus_reg_reg} {CLK} {^} {Q} {^} {} {DFFSR} {0.483} {0.000} {0.138} {} {0.483} {1.171} {} {1} {(1011.60, 673.50) (1035.60, 661.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/FE_OFN10_nd_plus} {} {0.001} {0.000} {0.138} {0.042} {0.484} {1.172} {} {} {} 
    INST {I0/LD/OCTRL/FE_OFC10_nd_plus} {A} {^} {Y} {^} {} {BUFX4} {0.317} {0.000} {0.243} {} {0.801} {1.489} {} {2} {(1102.80, 667.50) (1107.60, 670.50)} 
    NET {} {} {} {} {} {nd_plus} {} {0.009} {0.000} {0.245} {0.323} {0.810} {1.498} {} {} {} 
    INST {U4} {DO} {^} {YPAD} {^} {} {PADOUT} {0.502} {0.000} {0.116} {} {1.312} {2.000} {} {1} {(1200.30, 465.45) (1460.40, 437.40)} 
    NET {} {} {} {} {} {d_plus} {} {0.000} {0.000} {0.116} {0.000} {1.312} {2.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 115
PATH 116
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {fifo_full} {} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.297}
    {=} {Slack Time} {0.703}
  END_SLK_CLC
  SLK 0.703
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.703} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.703} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.703} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.703} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.703} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.703} {} {} {} 
    INST {nclk__L2_I6} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.703} {} {18} {(752.40, 670.50) (759.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N6} {} {0.000} {0.000} {0.000} {0.735} {0.000} {0.703} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/full_flag_r_reg} {CLK} {^} {Q} {^} {} {DFFSR} {0.456} {0.000} {0.098} {} {0.456} {1.159} {} {1} {(882.00, 613.50) (906.00, 601.50)} 
    NET {} {} {} {} {} {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OFN9_nfifo_full} {} {0.000} {0.000} {0.098} {0.027} {0.456} {1.159} {} {} {} 
    INST {I0/LD/T_FIFO/IP_FIFO/UWFC/FE_OFC9_nfifo_full} {A} {^} {Y} {^} {} {BUFX4} {0.324} {0.000} {0.267} {} {0.781} {1.483} {} {2} {(910.80, 607.50) (915.60, 610.50)} 
    NET {} {} {} {} {} {nfifo_full} {} {0.009} {0.000} {0.272} {0.359} {0.790} {1.493} {} {} {} 
    INST {U6} {DO} {^} {YPAD} {^} {} {PADOUT} {0.507} {0.000} {0.117} {} {1.297} {2.000} {} {1} {(1200.30, 645.45) (1460.40, 617.40)} 
    NET {} {} {} {} {} {fifo_full} {} {0.000} {0.000} {0.117} {0.000} {1.297} {2.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 116
PATH 117
  VIEW  default
  CHECK_TYPE {Late External Delay Assertion}
  REF {} {}
  ENDPT {} {d_minus} {} {^} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/OCTRL/d_minus_reg_reg} {Q} {DFFSR} {^} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {1.000}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.000}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {1.296}
    {=} {Slack Time} {0.704}
  END_SLK_CLC
  SLK 0.704
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.704} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.704} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.704} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.704} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.704} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.704} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.704} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.704} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/OCTRL/d_minus_reg_reg} {CLK} {^} {Q} {^} {} {DFFSR} {0.456} {0.000} {0.098} {} {0.456} {1.160} {} {1} {(1071.60, 733.50) (1095.60, 721.50)} 
    NET {} {} {} {} {} {I0/LD/OCTRL/FE_OFN8_nd_minus} {} {0.000} {0.000} {0.098} {0.027} {0.456} {1.160} {} {} {} 
    INST {I0/LD/OCTRL/FE_OFC8_nd_minus} {A} {^} {Y} {^} {} {BUFX4} {0.319} {0.000} {0.263} {} {0.775} {1.479} {} {2} {(1100.40, 727.50) (1105.20, 730.50)} 
    NET {} {} {} {} {} {nd_minus} {} {0.015} {0.000} {0.269} {0.353} {0.789} {1.493} {} {} {} 
    INST {U3} {DO} {^} {YPAD} {^} {} {PADOUT} {0.507} {0.000} {0.117} {} {1.296} {2.000} {} {1} {(1200.30, 375.45) (1460.40, 347.40)} 
    NET {} {} {} {} {} {d_minus} {} {0.000} {0.000} {0.117} {0.000} {1.296} {2.000} {} {} {} 
  END_DATA_PATH
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
  END_CAP_CLK_PATH
END_PATH 117
PATH 118
  VIEW  default
  CHECK_TYPE {Setup Check}
  REF {I0/LD/TIM/\curr_state_reg[1] } {CLK}
  ENDPT {I0/LD/TIM/\curr_state_reg[1] } {D} {DFFSR} {v} {leading} {clk} {clk(C)(P) }
  BEGINPT {I0/LD/TIM/\clk_cnt_reg[0] } {Q} {DFFSR} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.126}
    {+} {Phase Shift} {3.000}
    {=} {Required Time} {2.874}
  END_REQ_CLC
  SLK_CLC
    {-} {Arrival Time} {2.155}
    {=} {Slack Time} {0.720}
  END_SLK_CLC
  SLK 0.720
  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC
  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {0.720} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {0.720} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {0.720} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {0.720} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.720} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {0.720} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {0.720} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {0.720} {} {} {} 
  END_LAUNCH_CLK_PATH 
  DATA_PATH 
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location} 
    INST {I0/LD/TIM/\clk_cnt_reg[0] } {CLK} {^} {Q} {v} {} {DFFSR} {0.692} {0.000} {0.342} {} {0.692} {1.412} {} {3} {(721.20, 1093.50) (745.20, 1081.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/clk_cnt[0]} {} {0.003} {0.000} {0.342} {0.113} {0.695} {1.415} {} {} {} 
    INST {I0/LD/TIM/U14} {B} {v} {Y} {^} {} {NAND2X1} {0.277} {0.000} {0.257} {} {0.972} {1.692} {} {1} {(819.60, 1057.50) (822.00, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n21} {} {0.002} {0.000} {0.257} {0.078} {0.974} {1.694} {} {} {} 
    INST {I0/LD/TIM/U24} {A} {^} {Y} {v} {} {INVX4} {0.135} {0.000} {0.144} {} {1.109} {1.828} {} {4} {(860.40, 1051.50) (862.80, 1054.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n23} {} {0.001} {0.000} {0.144} {0.141} {1.110} {1.829} {} {} {} 
    INST {I0/LD/TIM/U8} {A} {v} {Y} {^} {} {INVX2} {0.158} {0.000} {0.165} {} {1.268} {1.987} {} {3} {(860.40, 1030.50) (858.00, 1027.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n1} {} {0.000} {0.000} {0.165} {0.113} {1.268} {1.988} {} {} {} 
    INST {I0/LD/TIM/U15} {C} {^} {Y} {v} {} {OAI21X1} {0.173} {0.000} {0.235} {} {1.441} {2.161} {} {2} {(843.60, 1057.50) (843.60, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n20} {} {0.001} {0.000} {0.235} {0.078} {1.442} {2.162} {} {} {} 
    INST {I0/LD/TIM/U17} {B} {v} {Y} {^} {} {NAND3X1} {0.267} {0.000} {0.303} {} {1.709} {2.429} {} {2} {(898.80, 1054.50) (903.60, 1057.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n7} {} {0.001} {0.000} {0.303} {0.070} {1.711} {2.430} {} {} {} 
    INST {I0/LD/TIM/U25} {C} {^} {Y} {v} {} {OAI21X1} {0.208} {0.000} {0.250} {} {1.918} {2.638} {} {2} {(930.00, 1024.50) (930.00, 1030.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n16} {} {0.001} {0.000} {0.250} {0.089} {1.919} {2.639} {} {} {} 
    INST {I0/LD/TIM/U28} {C} {v} {Y} {^} {} {AOI21X1} {0.136} {0.000} {0.165} {} {2.056} {2.775} {} {1} {(942.00, 988.50) (942.00, 994.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n18} {} {0.000} {0.000} {0.165} {0.036} {2.056} {2.776} {} {} {} 
    INST {I0/LD/TIM/U29} {C} {^} {Y} {v} {} {OAI21X1} {0.098} {0.000} {0.199} {} {2.154} {2.874} {} {1} {(939.60, 1057.50) (939.60, 1051.50)} 
    NET {} {} {} {} {} {I0/LD/TIM/n35} {} {0.000} {0.000} {0.199} {0.027} {2.155} {2.874} {} {} {} 
  END_DATA_PATH
  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC
  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {clk} {} {} {} {0.000} {0.450} {0.000} {-0.720} {} {1} {(346.20, 35.70) } 
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.450} {0.000} {-0.720} {} {} {} 
    INST {U7} {YPAD} {^} {DI} {^} {} {PADINC} {0.000} {0.000} {0.000} {} {0.000} {-0.720} {} {1} {(346.20, 35.70) (311.55, 299.70)} 
    NET {} {} {} {} {} {nclk} {} {0.000} {0.000} {0.000} {0.271} {0.000} {-0.720} {} {} {} 
    INST {nclk__L1_I0} {A} {^} {Y} {v} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.720} {} {8} {(627.60, 691.50) (634.80, 694.50)} 
    NET {} {} {} {} {} {nclk__L1_N0} {} {0.000} {0.000} {0.000} {1.157} {0.000} {-0.720} {} {} {} 
    INST {nclk__L2_I5} {A} {v} {Y} {^} {} {INVX8} {0.000} {0.000} {0.000} {} {0.000} {-0.720} {} {20} {(764.40, 670.50) (771.60, 667.50)} 
    NET {} {} {} {} {} {nclk__L2_N5} {} {0.000} {0.000} {0.000} {0.808} {0.000} {-0.720} {} {} {} 
  END_CAP_CLK_PATH
END_PATH 118

