/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     STM32G041.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.1
 * @date     04. August 2022
 * @note     Generated by SVDConv V3.3.39 on Thursday, 04.08.2022 20:08:15
 *           from File 'STM32G041.svd',
 *           last modified on Thursday, 16.12.2021 00:30:22
 */




// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 51

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 60

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value (write only, read  0x0000) </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 51

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Key register </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 69

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 78

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 69

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 86

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 95

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reload  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 86

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 104

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_WVU  ------------------------------------
// SVD Line: 113

//  <item> SFDITEM_FIELD__IWDG_SR_WVU
//    <name> WVU </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000300C) Watchdog counter window value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.2..2> WVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 120

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 127

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 104

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_WVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: IWDG_WINR  --------------------------------
// SVD Line: 136

unsigned int IWDG_WINR __AT (0x40003010);



// --------------------------------  Field Item: IWDG_WINR_WIN  -----------------------------------
// SVD Line: 145

//  <item> SFDITEM_FIELD__IWDG_WINR_WIN
//    <name> WIN </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003010) Watchdog counter window  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_WINR >> 0) & 0xFFF), ((IWDG_WINR = (IWDG_WINR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_WINR  -----------------------------------
// SVD Line: 136

//  <rtree> SFDITEM_REG__IWDG_WINR
//    <name> WINR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003010) Window register </i>
//    <loc> ( (unsigned int)((IWDG_WINR >> 0) & 0xFFFFFFFF), ((IWDG_WINR = (IWDG_WINR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_WINR_WIN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 40

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//    <item> SFDITEM_REG__IWDG_WINR </item>
//  </view>
//  


// -----------------------------  Register Item Address: WWDG_CR  ---------------------------------
// SVD Line: 172

unsigned int WWDG_CR __AT (0x40002C00);



// --------------------------------  Field Item: WWDG_CR_WDGA  ------------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__WWDG_CR_WDGA
//    <name> WDGA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C00) Activation bit </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: WWDG_CR_T  -------------------------------------
// SVD Line: 187

//  <item> SFDITEM_FIELD__WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) 7-bit counter (MSB to LSB) </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CR >> 0) & 0x7F), ((WWDG_CR = (WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_CR  ------------------------------------
// SVD Line: 172

//  <rtree> SFDITEM_REG__WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register </i>
//    <loc> ( (unsigned int)((WWDG_CR >> 0) & 0xFFFFFFFF), ((WWDG_CR = (WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CR_WDGA </item>
//    <item> SFDITEM_FIELD__WWDG_CR_T </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_CFR  --------------------------------
// SVD Line: 195

unsigned int WWDG_CFR __AT (0x40002C04);



// -------------------------------  Field Item: WWDG_CFR_WDGTB  -----------------------------------
// SVD Line: 204

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB
//    <name> WDGTB </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40002C04) Timer base </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 11) & 0x7), ((WWDG_CFR = (WWDG_CFR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CFR_EWI  ------------------------------------
// SVD Line: 210

//  <item> SFDITEM_FIELD__WWDG_CFR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002C04) Early wakeup interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: WWDG_CFR_W  -------------------------------------
// SVD Line: 216

//  <item> SFDITEM_FIELD__WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) 7-bit window value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 0) & 0x7F), ((WWDG_CFR = (WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: WWDG_CFR  ------------------------------------
// SVD Line: 195

//  <rtree> SFDITEM_REG__WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Configuration register </i>
//    <loc> ( (unsigned int)((WWDG_CFR >> 0) & 0xFFFFFFFF), ((WWDG_CFR = (WWDG_CFR & ~(0x3A7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3A7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_EWI </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_W </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_SR  ---------------------------------
// SVD Line: 224

unsigned int WWDG_SR __AT (0x40002C08);



// --------------------------------  Field Item: WWDG_SR_EWIF  ------------------------------------
// SVD Line: 233

//  <item> SFDITEM_FIELD__WWDG_SR_EWIF
//    <name> EWIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) Early wakeup interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_SR ) </loc>
//      <o.0..0> EWIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_SR  ------------------------------------
// SVD Line: 224

//  <rtree> SFDITEM_REG__WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C08) Status register </i>
//    <loc> ( (unsigned int)((WWDG_SR >> 0) & 0xFFFFFFFF), ((WWDG_SR = (WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_SR_EWIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDG  -------------------------------------
// SVD Line: 156

//  <view> WWDG
//    <name> WWDG </name>
//    <item> SFDITEM_REG__WWDG_CR </item>
//    <item> SFDITEM_REG__WWDG_CFR </item>
//    <item> SFDITEM_REG__WWDG_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FLASH_ACR  --------------------------------
// SVD Line: 260

unsigned int FLASH_ACR __AT (0x40022000);



// ------------------------------  Field Item: FLASH_ACR_LATENCY  ---------------------------------
// SVD Line: 269

//  <item> SFDITEM_FIELD__FLASH_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40022000) Latency </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_ACR >> 0) & 0x7), ((FLASH_ACR = (FLASH_ACR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ACR_PRFTEN  ----------------------------------
// SVD Line: 275

//  <item> SFDITEM_FIELD__FLASH_ACR_PRFTEN
//    <name> PRFTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40022000) Prefetch enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.8..8> PRFTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_ACR_ICEN  -----------------------------------
// SVD Line: 281

//  <item> SFDITEM_FIELD__FLASH_ACR_ICEN
//    <name> ICEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40022000) Instruction cache enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.9..9> ICEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_ACR_ICRST  ----------------------------------
// SVD Line: 287

//  <item> SFDITEM_FIELD__FLASH_ACR_ICRST
//    <name> ICRST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40022000) Instruction cache reset </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.11..11> ICRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_ACR_EMPTY  ----------------------------------
// SVD Line: 293

//  <item> SFDITEM_FIELD__FLASH_ACR_EMPTY
//    <name> EMPTY </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40022000) Flash User area empty </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.16..16> EMPTY
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_ACR_DBG_SWEN  ---------------------------------
// SVD Line: 299

//  <item> SFDITEM_FIELD__FLASH_ACR_DBG_SWEN
//    <name> DBG_SWEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40022000) Debug access software  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.18..18> DBG_SWEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_ACR  -----------------------------------
// SVD Line: 260

//  <rtree> SFDITEM_REG__FLASH_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Access control register </i>
//    <loc> ( (unsigned int)((FLASH_ACR >> 0) & 0xFFFFFFFF), ((FLASH_ACR = (FLASH_ACR & ~(0x50B07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x50B07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ACR_LATENCY </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_PRFTEN </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_ICEN </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_ICRST </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_EMPTY </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_DBG_SWEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_KEYR  -------------------------------
// SVD Line: 308

unsigned int FLASH_KEYR __AT (0x40022008);



// -------------------------------  Field Item: FLASH_KEYR_KEYR  ----------------------------------
// SVD Line: 317

//  <item> SFDITEM_FIELD__FLASH_KEYR_KEYR
//    <name> KEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) KEYR </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0x0), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_KEYR  -----------------------------------
// SVD Line: 308

//  <rtree> SFDITEM_REG__FLASH_KEYR
//    <name> KEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash key register </i>
//    <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0xFFFFFFFF), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_KEYR_KEYR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_OPTKEYR  ------------------------------
// SVD Line: 325

unsigned int FLASH_OPTKEYR __AT (0x4002200C);



// ----------------------------  Field Item: FLASH_OPTKEYR_OPTKEYR  -------------------------------
// SVD Line: 334

//  <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Option byte key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0x0), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_OPTKEYR  ---------------------------------
// SVD Line: 325

//  <rtree> SFDITEM_REG__FLASH_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Option byte key register </i>
//    <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0xFFFFFFFF), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEYR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_SR  --------------------------------
// SVD Line: 342

unsigned int FLASH_SR __AT (0x40022010);



// --------------------------------  Field Item: FLASH_SR_EOP  ------------------------------------
// SVD Line: 351

//  <item> SFDITEM_FIELD__FLASH_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.0..0> EOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_OPERR  -----------------------------------
// SVD Line: 357

//  <item> SFDITEM_FIELD__FLASH_SR_OPERR
//    <name> OPERR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022010) Operation error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.1..1> OPERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_PROGERR  ----------------------------------
// SVD Line: 363

//  <item> SFDITEM_FIELD__FLASH_SR_PROGERR
//    <name> PROGERR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40022010) Programming error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.3..3> PROGERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_WRPERR  ----------------------------------
// SVD Line: 369

//  <item> SFDITEM_FIELD__FLASH_SR_WRPERR
//    <name> WRPERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Write protected error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.4..4> WRPERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_PGAERR  ----------------------------------
// SVD Line: 375

//  <item> SFDITEM_FIELD__FLASH_SR_PGAERR
//    <name> PGAERR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40022010) Programming alignment  error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.5..5> PGAERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_SIZERR  ----------------------------------
// SVD Line: 382

//  <item> SFDITEM_FIELD__FLASH_SR_SIZERR
//    <name> SIZERR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40022010) Size error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.6..6> SIZERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_PGSERR  ----------------------------------
// SVD Line: 388

//  <item> SFDITEM_FIELD__FLASH_SR_PGSERR
//    <name> PGSERR </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40022010) Programming sequence error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.7..7> PGSERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_MISERR  ----------------------------------
// SVD Line: 394

//  <item> SFDITEM_FIELD__FLASH_SR_MISERR
//    <name> MISERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40022010) Fast programming data miss  error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.8..8> MISERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_FASTERR  ----------------------------------
// SVD Line: 401

//  <item> SFDITEM_FIELD__FLASH_SR_FASTERR
//    <name> FASTERR </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40022010) Fast programming error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.9..9> FASTERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_RDERR  -----------------------------------
// SVD Line: 407

//  <item> SFDITEM_FIELD__FLASH_SR_RDERR
//    <name> RDERR </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022010) PCROP read error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.14..14> RDERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_OPTVERR  ----------------------------------
// SVD Line: 413

//  <item> SFDITEM_FIELD__FLASH_SR_OPTVERR
//    <name> OPTVERR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022010) Option and Engineering bits loading  validity error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.15..15> OPTVERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_SR_BSY  ------------------------------------
// SVD Line: 420

//  <item> SFDITEM_FIELD__FLASH_SR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40022010) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.16..16> BSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_CFGBSY  ----------------------------------
// SVD Line: 426

//  <item> SFDITEM_FIELD__FLASH_SR_CFGBSY
//    <name> CFGBSY </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40022010) Programming or erase configuration  busy. </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.18..18> CFGBSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_SR  ------------------------------------
// SVD Line: 342

//  <rtree> SFDITEM_REG__FLASH_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) Status register </i>
//    <loc> ( (unsigned int)((FLASH_SR >> 0) & 0xFFFFFFFF), ((FLASH_SR = (FLASH_SR & ~(0x5C3FBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5C3FB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SR_EOP </item>
//    <item> SFDITEM_FIELD__FLASH_SR_OPERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_PROGERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_WRPERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_PGAERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_SIZERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_PGSERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_MISERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_FASTERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_RDERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_OPTVERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_BSY </item>
//    <item> SFDITEM_FIELD__FLASH_SR_CFGBSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_CR  --------------------------------
// SVD Line: 435

unsigned int FLASH_CR __AT (0x40022014);



// ---------------------------------  Field Item: FLASH_CR_PG  ------------------------------------
// SVD Line: 444

//  <item> SFDITEM_FIELD__FLASH_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022014) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PER  ------------------------------------
// SVD Line: 450

//  <item> SFDITEM_FIELD__FLASH_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022014) Page erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_MER  ------------------------------------
// SVD Line: 456

//  <item> SFDITEM_FIELD__FLASH_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022014) Mass erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PNB  ------------------------------------
// SVD Line: 462

//  <item> SFDITEM_FIELD__FLASH_CR_PNB
//    <name> PNB </name>
//    <rw> 
//    <i> [Bits 12..3] RW (@ 0x40022014) Page number </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_CR >> 3) & 0x3FF), ((FLASH_CR = (FLASH_CR & ~(0x3FFUL << 3 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_STRT  -----------------------------------
// SVD Line: 468

//  <item> SFDITEM_FIELD__FLASH_CR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40022014) Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.16..16> STRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTSTRT  ----------------------------------
// SVD Line: 474

//  <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT
//    <name> OPTSTRT </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40022014) Options modification start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.17..17> OPTSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_FSTPG  -----------------------------------
// SVD Line: 480

//  <item> SFDITEM_FIELD__FLASH_CR_FSTPG
//    <name> FSTPG </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40022014) Fast programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.18..18> FSTPG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_EOPIE  -----------------------------------
// SVD Line: 486

//  <item> SFDITEM_FIELD__FLASH_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40022014) End of operation interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.24..24> EOPIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_ERRIE  -----------------------------------
// SVD Line: 493

//  <item> SFDITEM_FIELD__FLASH_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40022014) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.25..25> ERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_RDERRIE  ----------------------------------
// SVD Line: 499

//  <item> SFDITEM_FIELD__FLASH_CR_RDERRIE
//    <name> RDERRIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40022014) PCROP read error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.26..26> RDERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_CR_OBL_LAUNCH  --------------------------------
// SVD Line: 506

//  <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH
//    <name> OBL_LAUNCH </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40022014) Force the option byte  loading </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.27..27> OBL_LAUNCH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_SEC_PROT  ---------------------------------
// SVD Line: 513

//  <item> SFDITEM_FIELD__FLASH_CR_SEC_PROT
//    <name> SEC_PROT </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40022014) Securable memory area protection  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.28..28> SEC_PROT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTLOCK  ----------------------------------
// SVD Line: 520

//  <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK
//    <name> OPTLOCK </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40022014) Options Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.30..30> OPTLOCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_LOCK  -----------------------------------
// SVD Line: 526

//  <item> SFDITEM_FIELD__FLASH_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40022014) FLASH_CR Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_CR  ------------------------------------
// SVD Line: 435

//  <rtree> SFDITEM_REG__FLASH_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022014) Flash control register </i>
//    <loc> ( (unsigned int)((FLASH_CR >> 0) & 0xFFFFFFFF), ((FLASH_CR = (FLASH_CR & ~(0xDF071FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDF071FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_CR_PG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_MER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PNB </item>
//    <item> SFDITEM_FIELD__FLASH_CR_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_FSTPG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_EOPIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_RDERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH </item>
//    <item> SFDITEM_FIELD__FLASH_CR_SEC_PROT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK </item>
//    <item> SFDITEM_FIELD__FLASH_CR_LOCK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_ECCR  -------------------------------
// SVD Line: 534

unsigned int FLASH_ECCR __AT (0x40022018);



// -----------------------------  Field Item: FLASH_ECCR_ADDR_ECC  --------------------------------
// SVD Line: 542

//  <item> SFDITEM_FIELD__FLASH_ECCR_ADDR_ECC
//    <name> ADDR_ECC </name>
//    <r> 
//    <i> [Bits 13..0] RO (@ 0x40022018) ECC fail address </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_ECCR >> 0) & 0x3FFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_ECCR_SYSF_ECC  --------------------------------
// SVD Line: 549

//  <item> SFDITEM_FIELD__FLASH_ECCR_SYSF_ECC
//    <name> SYSF_ECC </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40022018) ECC fail for Corrected ECC Error or  Double ECC Error in info block </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ECCR ) </loc>
//      <o.20..20> SYSF_ECC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ECCR_ECCIE  ----------------------------------
// SVD Line: 557

//  <item> SFDITEM_FIELD__FLASH_ECCR_ECCIE
//    <name> ECCIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40022018) ECC correction interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ECCR ) </loc>
//      <o.24..24> ECCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_ECCR_ECCC  ----------------------------------
// SVD Line: 565

//  <item> SFDITEM_FIELD__FLASH_ECCR_ECCC
//    <name> ECCC </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40022018) ECC correction </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ECCR ) </loc>
//      <o.30..30> ECCC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_ECCR_ECCD  ----------------------------------
// SVD Line: 572

//  <item> SFDITEM_FIELD__FLASH_ECCR_ECCD
//    <name> ECCD </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40022018) ECC detection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ECCR ) </loc>
//      <o.31..31> ECCD
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_ECCR  -----------------------------------
// SVD Line: 534

//  <rtree> SFDITEM_REG__FLASH_ECCR
//    <name> ECCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022018) Flash ECC register </i>
//    <loc> ( (unsigned int)((FLASH_ECCR >> 0) & 0xFFFFFFFF), ((FLASH_ECCR = (FLASH_ECCR & ~(0xC1000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC1000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ECCR_ADDR_ECC </item>
//    <item> SFDITEM_FIELD__FLASH_ECCR_SYSF_ECC </item>
//    <item> SFDITEM_FIELD__FLASH_ECCR_ECCIE </item>
//    <item> SFDITEM_FIELD__FLASH_ECCR_ECCC </item>
//    <item> SFDITEM_FIELD__FLASH_ECCR_ECCD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_OPTR  -------------------------------
// SVD Line: 581

unsigned int FLASH_OPTR __AT (0x40022020);



// -------------------------------  Field Item: FLASH_OPTR_RDP  -----------------------------------
// SVD Line: 590

//  <item> SFDITEM_FIELD__FLASH_OPTR_RDP
//    <name> RDP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40022020) Read protection level </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 0) & 0xFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_BOREN  ----------------------------------
// SVD Line: 596

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOREN
//    <name> BOREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40022020) BOR reset Level </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.8..8> BOREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_BORF_LEV  --------------------------------
// SVD Line: 602

//  <item> SFDITEM_FIELD__FLASH_OPTR_BORF_LEV
//    <name> BORF_LEV </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40022020) These bits contain the VDD supply level  threshold that activates the reset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 9) & 0x3), ((FLASH_OPTR = (FLASH_OPTR & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_BORR_LEV  --------------------------------
// SVD Line: 609

//  <item> SFDITEM_FIELD__FLASH_OPTR_BORR_LEV
//    <name> BORR_LEV </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40022020) These bits contain the VDD supply level  threshold that releases the reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 11) & 0x3), ((FLASH_OPTR = (FLASH_OPTR & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_nRST_STOP  --------------------------------
// SVD Line: 616

//  <item> SFDITEM_FIELD__FLASH_OPTR_nRST_STOP
//    <name> nRST_STOP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40022020) nRST_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.13..13> nRST_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_nRST_STDBY  -------------------------------
// SVD Line: 622

//  <item> SFDITEM_FIELD__FLASH_OPTR_nRST_STDBY
//    <name> nRST_STDBY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022020) nRST_STDBY </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.14..14> nRST_STDBY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_nRSTS_HDW  --------------------------------
// SVD Line: 628

//  <item> SFDITEM_FIELD__FLASH_OPTR_nRSTS_HDW
//    <name> nRSTS_HDW </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022020) nRSTS_HDW </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.15..15> nRSTS_HDW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_IDWG_SW  ---------------------------------
// SVD Line: 634

//  <item> SFDITEM_FIELD__FLASH_OPTR_IDWG_SW
//    <name> IDWG_SW </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40022020) Independent watchdog  selection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.16..16> IDWG_SW
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_IWDG_STOP  --------------------------------
// SVD Line: 641

//  <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STOP
//    <name> IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40022020) Independent watchdog counter freeze in  Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.17..17> IWDG_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_IWDG_STDBY  -------------------------------
// SVD Line: 648

//  <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STDBY
//    <name> IWDG_STDBY </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40022020) Independent watchdog counter freeze in  Standby mode </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.18..18> IWDG_STDBY
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_WWDG_SW  ---------------------------------
// SVD Line: 655

//  <item> SFDITEM_FIELD__FLASH_OPTR_WWDG_SW
//    <name> WWDG_SW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40022020) Window watchdog selection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.19..19> WWDG_SW
//    </check>
//  </item>
//  


// -------------------------  Field Item: FLASH_OPTR_RAM_PARITY_CHECK  ----------------------------
// SVD Line: 661

//  <item> SFDITEM_FIELD__FLASH_OPTR_RAM_PARITY_CHECK
//    <name> RAM_PARITY_CHECK </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40022020) SRAM parity check control </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.22..22> RAM_PARITY_CHECK
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_nBOOT_SEL  --------------------------------
// SVD Line: 667

//  <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT_SEL
//    <name> nBOOT_SEL </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40022020) nBOOT_SEL </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.24..24> nBOOT_SEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_nBOOT1  ---------------------------------
// SVD Line: 673

//  <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT1
//    <name> nBOOT1 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40022020) Boot configuration </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.25..25> nBOOT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_nBOOT0  ---------------------------------
// SVD Line: 679

//  <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT0
//    <name> nBOOT0 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40022020) nBOOT0 option bit </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.26..26> nBOOT0
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_NRST_MODE  --------------------------------
// SVD Line: 685

//  <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE
//    <name> NRST_MODE </name>
//    <rw> 
//    <i> [Bits 28..27] RW (@ 0x40022020) NRST_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 27) & 0x3), ((FLASH_OPTR = (FLASH_OPTR & ~(0x3UL << 27 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 27 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OPTR_IRHEN  ----------------------------------
// SVD Line: 691

//  <item> SFDITEM_FIELD__FLASH_OPTR_IRHEN
//    <name> IRHEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40022020) Internal reset holder enable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.29..29> IRHEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_OPTR  -----------------------------------
// SVD Line: 581

//  <rtree> SFDITEM_REG__FLASH_OPTR
//    <name> OPTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022020) Flash option register </i>
//    <loc> ( (unsigned int)((FLASH_OPTR >> 0) & 0xFFFFFFFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0x3F4FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F4FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTR_RDP </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOREN </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BORF_LEV </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BORR_LEV </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_nRST_STOP </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_nRST_STDBY </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_nRSTS_HDW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IDWG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_STDBY </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_WWDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_RAM_PARITY_CHECK </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT_SEL </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT1 </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_nBOOT0 </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IRHEN </item>
//  </rtree>
//  


// -------------------------  Register Item Address: FLASH_PCROP1ASR  -----------------------------
// SVD Line: 700

unsigned int FLASH_PCROP1ASR __AT (0x40022024);



// ------------------------  Field Item: FLASH_PCROP1ASR_PCROP1A_STRT  ----------------------------
// SVD Line: 710

//  <item> SFDITEM_FIELD__FLASH_PCROP1ASR_PCROP1A_STRT
//    <name> PCROP1A_STRT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40022024) PCROP1A area start offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_PCROP1ASR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: FLASH_PCROP1ASR  --------------------------------
// SVD Line: 700

//  <rtree> SFDITEM_REG__FLASH_PCROP1ASR
//    <name> PCROP1ASR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022024) Flash PCROP zone A Start address  register </i>
//    <loc> ( (unsigned int)((FLASH_PCROP1ASR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_PCROP1ASR_PCROP1A_STRT </item>
//  </rtree>
//  


// -------------------------  Register Item Address: FLASH_PCROP1AER  -----------------------------
// SVD Line: 718

unsigned int FLASH_PCROP1AER __AT (0x40022028);



// -------------------------  Field Item: FLASH_PCROP1AER_PCROP1A_END  ----------------------------
// SVD Line: 728

//  <item> SFDITEM_FIELD__FLASH_PCROP1AER_PCROP1A_END
//    <name> PCROP1A_END </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40022028) PCROP1A area end offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_PCROP1AER >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: FLASH_PCROP1AER_PCROP_RDP  -----------------------------
// SVD Line: 734

//  <item> SFDITEM_FIELD__FLASH_PCROP1AER_PCROP_RDP
//    <name> PCROP_RDP </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40022028) PCROP area preserved when RDP level  decreased </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_PCROP1AER ) </loc>
//      <o.31..31> PCROP_RDP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: FLASH_PCROP1AER  --------------------------------
// SVD Line: 718

//  <rtree> SFDITEM_REG__FLASH_PCROP1AER
//    <name> PCROP1AER </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022028) Flash PCROP zone A End address  register </i>
//    <loc> ( (unsigned int)((FLASH_PCROP1AER >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_PCROP1AER_PCROP1A_END </item>
//    <item> SFDITEM_FIELD__FLASH_PCROP1AER_PCROP_RDP </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_WRP1AR  ------------------------------
// SVD Line: 743

unsigned int FLASH_WRP1AR __AT (0x4002202C);



// ---------------------------  Field Item: FLASH_WRP1AR_WRP1A_STRT  ------------------------------
// SVD Line: 753

//  <item> SFDITEM_FIELD__FLASH_WRP1AR_WRP1A_STRT
//    <name> WRP1A_STRT </name>
//    <r> 
//    <i> [Bits 5..0] RO (@ 0x4002202C) WRP area A start offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_WRP1AR >> 0) & 0x3F) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: FLASH_WRP1AR_WRP1A_END  -------------------------------
// SVD Line: 759

//  <item> SFDITEM_FIELD__FLASH_WRP1AR_WRP1A_END
//    <name> WRP1A_END </name>
//    <r> 
//    <i> [Bits 21..16] RO (@ 0x4002202C) WRP area A end offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_WRP1AR >> 16) & 0x3F) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_WRP1AR  ----------------------------------
// SVD Line: 743

//  <rtree> SFDITEM_REG__FLASH_WRP1AR
//    <name> WRP1AR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002202C) Flash WRP area A address  register </i>
//    <loc> ( (unsigned int)((FLASH_WRP1AR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRP1AR_WRP1A_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_WRP1AR_WRP1A_END </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_WRP1BR  ------------------------------
// SVD Line: 767

unsigned int FLASH_WRP1BR __AT (0x40022030);



// ---------------------------  Field Item: FLASH_WRP1BR_WRP1B_STRT  ------------------------------
// SVD Line: 777

//  <item> SFDITEM_FIELD__FLASH_WRP1BR_WRP1B_STRT
//    <name> WRP1B_STRT </name>
//    <r> 
//    <i> [Bits 5..0] RO (@ 0x40022030) WRP area B start offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_WRP1BR >> 0) & 0x3F) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: FLASH_WRP1BR_WRP1B_END  -------------------------------
// SVD Line: 783

//  <item> SFDITEM_FIELD__FLASH_WRP1BR_WRP1B_END
//    <name> WRP1B_END </name>
//    <r> 
//    <i> [Bits 21..16] RO (@ 0x40022030) WRP area B end offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_WRP1BR >> 16) & 0x3F) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_WRP1BR  ----------------------------------
// SVD Line: 767

//  <rtree> SFDITEM_REG__FLASH_WRP1BR
//    <name> WRP1BR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022030) Flash WRP area B address  register </i>
//    <loc> ( (unsigned int)((FLASH_WRP1BR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRP1BR_WRP1B_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_WRP1BR_WRP1B_END </item>
//  </rtree>
//  


// -------------------------  Register Item Address: FLASH_PCROP1BSR  -----------------------------
// SVD Line: 791

unsigned int FLASH_PCROP1BSR __AT (0x40022034);



// ------------------------  Field Item: FLASH_PCROP1BSR_PCROP1B_STRT  ----------------------------
// SVD Line: 801

//  <item> SFDITEM_FIELD__FLASH_PCROP1BSR_PCROP1B_STRT
//    <name> PCROP1B_STRT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40022034) PCROP1B area start offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_PCROP1BSR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: FLASH_PCROP1BSR  --------------------------------
// SVD Line: 791

//  <rtree> SFDITEM_REG__FLASH_PCROP1BSR
//    <name> PCROP1BSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022034) Flash PCROP zone B Start address  register </i>
//    <loc> ( (unsigned int)((FLASH_PCROP1BSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_PCROP1BSR_PCROP1B_STRT </item>
//  </rtree>
//  


// -------------------------  Register Item Address: FLASH_PCROP1BER  -----------------------------
// SVD Line: 809

unsigned int FLASH_PCROP1BER __AT (0x40022038);



// -------------------------  Field Item: FLASH_PCROP1BER_PCROP1B_END  ----------------------------
// SVD Line: 819

//  <item> SFDITEM_FIELD__FLASH_PCROP1BER_PCROP1B_END
//    <name> PCROP1B_END </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40022038) PCROP1B area end offset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_PCROP1BER >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: FLASH_PCROP1BER  --------------------------------
// SVD Line: 809

//  <rtree> SFDITEM_REG__FLASH_PCROP1BER
//    <name> PCROP1BER </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022038) Flash PCROP zone B End address  register </i>
//    <loc> ( (unsigned int)((FLASH_PCROP1BER >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_PCROP1BER_PCROP1B_END </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_SECR  -------------------------------
// SVD Line: 827

unsigned int FLASH_SECR __AT (0x40022080);



// -----------------------------  Field Item: FLASH_SECR_SEC_SIZE  --------------------------------
// SVD Line: 836

//  <item> SFDITEM_FIELD__FLASH_SECR_SEC_SIZE
//    <name> SEC_SIZE </name>
//    <r> 
//    <i> [Bits 6..0] RO (@ 0x40022080) Securable memory area size </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_SECR >> 0) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: FLASH_SECR_BOOT_LOCK  --------------------------------
// SVD Line: 842

//  <item> SFDITEM_FIELD__FLASH_SECR_BOOT_LOCK
//    <name> BOOT_LOCK </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40022080) used to force boot from user  area </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SECR ) </loc>
//      <o.16..16> BOOT_LOCK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_SECR  -----------------------------------
// SVD Line: 827

//  <rtree> SFDITEM_REG__FLASH_SECR
//    <name> SECR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022080) Flash Security register </i>
//    <loc> ( (unsigned int)((FLASH_SECR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_SECR_SEC_SIZE </item>
//    <item> SFDITEM_FIELD__FLASH_SECR_BOOT_LOCK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: FLASH  -------------------------------------
// SVD Line: 244

//  <view> FLASH
//    <name> FLASH </name>
//    <item> SFDITEM_REG__FLASH_ACR </item>
//    <item> SFDITEM_REG__FLASH_KEYR </item>
//    <item> SFDITEM_REG__FLASH_OPTKEYR </item>
//    <item> SFDITEM_REG__FLASH_SR </item>
//    <item> SFDITEM_REG__FLASH_CR </item>
//    <item> SFDITEM_REG__FLASH_ECCR </item>
//    <item> SFDITEM_REG__FLASH_OPTR </item>
//    <item> SFDITEM_REG__FLASH_PCROP1ASR </item>
//    <item> SFDITEM_REG__FLASH_PCROP1AER </item>
//    <item> SFDITEM_REG__FLASH_WRP1AR </item>
//    <item> SFDITEM_REG__FLASH_WRP1BR </item>
//    <item> SFDITEM_REG__FLASH_PCROP1BSR </item>
//    <item> SFDITEM_REG__FLASH_PCROP1BER </item>
//    <item> SFDITEM_REG__FLASH_SECR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 869

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 878

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021000) HSI16 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.8..8> HSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CR_HSIKERON  ----------------------------------
// SVD Line: 884

//  <item> SFDITEM_FIELD__RCC_CR_HSIKERON
//    <name> HSIKERON </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021000) HSI16 always enable for peripheral  kernels </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.9..9> HSIKERON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 891

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021000) HSI16 clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.10..10> HSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIDIV  -----------------------------------
// SVD Line: 897

//  <item> SFDITEM_FIELD__RCC_CR_HSIDIV
//    <name> HSIDIV </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021000) HSI16 clock division  factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 11) & 0x7), ((RCC_CR = (RCC_CR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 904

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) HSE clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 910

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021000) HSE clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 916

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) HSE crystal oscillator  bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_CSSON  ------------------------------------
// SVD Line: 923

//  <item> SFDITEM_FIELD__RCC_CR_CSSON
//    <name> CSSON </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) Clock security system  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.19..19> CSSON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLON  ------------------------------------
// SVD Line: 930

//  <item> SFDITEM_FIELD__RCC_CR_PLLON
//    <name> PLLON </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021000) PLL enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.24..24> PLLON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLRDY  -----------------------------------
// SVD Line: 936

//  <item> SFDITEM_FIELD__RCC_CR_PLLRDY
//    <name> PLLRDY </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021000) PLL clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.25..25> PLLRDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 869

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0x30F3F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30F3F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIKERON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIDIV </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_CSSON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLRDY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ICSCR  --------------------------------
// SVD Line: 944

unsigned int RCC_ICSCR __AT (0x40021004);



// ------------------------------  Field Item: RCC_ICSCR_HSICAL  ----------------------------------
// SVD Line: 953

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSICAL
//    <name> HSICAL </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40021004) HSI16 clock calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_HSITRIM  ---------------------------------
// SVD Line: 960

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSITRIM
//    <name> HSITRIM </name>
//    <rw> 
//    <i> [Bits 14..8] RW (@ 0x40021004) HSI16 clock trimming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 8) & 0x7F), ((RCC_ICSCR = (RCC_ICSCR & ~(0x7FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ICSCR  -----------------------------------
// SVD Line: 944

//  <rtree> SFDITEM_REG__RCC_ICSCR
//    <name> ICSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Internal clock sources calibration  register </i>
//    <loc> ( (unsigned int)((RCC_ICSCR >> 0) & 0xFFFFFFFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x7F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSICAL </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSITRIM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 969

unsigned int RCC_CFGR __AT (0x40021008);



// -------------------------------  Field Item: RCC_CFGR_MCOPRE  ----------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE
//    <name> MCOPRE </name>
//    <r> 
//    <i> [Bits 30..28] RO (@ 0x40021008) Microcontroller clock output  prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 28) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOSEL  ----------------------------------
// SVD Line: 985

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL
//    <name> MCOSEL </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40021008) Microcontroller clock  output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 993

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40021008) APB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 12) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 1000

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40021008) AHB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 1007

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <r> 
//    <i> [Bits 5..3] RO (@ 0x40021008) System clock switch status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 3) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 1014

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40021008) System clock switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 969

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x7007F07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7007F07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//  </rtree>
//  


// --------------------------  Register Item Address: RCC_PLLSYSCFGR  -----------------------------
// SVD Line: 1023

unsigned int RCC_PLLSYSCFGR __AT (0x4002100C);



// ----------------------------  Field Item: RCC_PLLSYSCFGR_PLLSRC  -------------------------------
// SVD Line: 1032

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLSRC
//    <name> PLLSRC </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4002100C) PLL input clock source </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PLLSYSCFGR >> 0) & 0x3), ((RCC_PLLSYSCFGR = (RCC_PLLSYSCFGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_PLLSYSCFGR_PLLM  --------------------------------
// SVD Line: 1038

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLM
//    <name> PLLM </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4002100C) Division factor M of the PLL input clock  divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PLLSYSCFGR >> 4) & 0x7), ((RCC_PLLSYSCFGR = (RCC_PLLSYSCFGR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_PLLSYSCFGR_PLLN  --------------------------------
// SVD Line: 1045

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLN
//    <name> PLLN </name>
//    <rw> 
//    <i> [Bits 14..8] RW (@ 0x4002100C) PLL frequency multiplication factor  N </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PLLSYSCFGR >> 8) & 0x7F), ((RCC_PLLSYSCFGR = (RCC_PLLSYSCFGR & ~(0x7FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_PLLSYSCFGR_PLLPEN  -------------------------------
// SVD Line: 1052

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLPEN
//    <name> PLLPEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002100C) PLLPCLK clock output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_PLLSYSCFGR ) </loc>
//      <o.16..16> PLLPEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_PLLSYSCFGR_PLLP  --------------------------------
// SVD Line: 1059

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLP
//    <name> PLLP </name>
//    <rw> 
//    <i> [Bits 21..17] RW (@ 0x4002100C) PLL VCO division factor P for PLLPCLK  clock output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PLLSYSCFGR >> 17) & 0x1F), ((RCC_PLLSYSCFGR = (RCC_PLLSYSCFGR & ~(0x1FUL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_PLLSYSCFGR_PLLQEN  -------------------------------
// SVD Line: 1066

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLQEN
//    <name> PLLQEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002100C) PLLQCLK clock output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_PLLSYSCFGR ) </loc>
//      <o.24..24> PLLQEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_PLLSYSCFGR_PLLQ  --------------------------------
// SVD Line: 1073

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLQ
//    <name> PLLQ </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x4002100C) PLL VCO division factor Q for PLLQCLK  clock output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PLLSYSCFGR >> 25) & 0x7), ((RCC_PLLSYSCFGR = (RCC_PLLSYSCFGR & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_PLLSYSCFGR_PLLREN  -------------------------------
// SVD Line: 1080

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLREN
//    <name> PLLREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002100C) PLLRCLK clock output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_PLLSYSCFGR ) </loc>
//      <o.28..28> PLLREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_PLLSYSCFGR_PLLR  --------------------------------
// SVD Line: 1087

//  <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLR
//    <name> PLLR </name>
//    <rw> 
//    <i> [Bits 31..29] RW (@ 0x4002100C) PLL VCO division factor R for PLLRCLK  clock output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_PLLSYSCFGR >> 29) & 0x7), ((RCC_PLLSYSCFGR = (RCC_PLLSYSCFGR & ~(0x7UL << 29 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 29 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: RCC_PLLSYSCFGR  ---------------------------------
// SVD Line: 1023

//  <rtree> SFDITEM_REG__RCC_PLLSYSCFGR
//    <name> PLLSYSCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002100C) PLL configuration register </i>
//    <loc> ( (unsigned int)((RCC_PLLSYSCFGR >> 0) & 0xFFFFFFFF), ((RCC_PLLSYSCFGR = (RCC_PLLSYSCFGR & ~(0xFF3F7F73UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF3F7F73) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLSRC </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLM </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLN </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLPEN </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLP </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLQEN </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLQ </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLREN </item>
//    <item> SFDITEM_FIELD__RCC_PLLSYSCFGR_PLLR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIER  --------------------------------
// SVD Line: 1096

unsigned int RCC_CIER __AT (0x40021018);



// ------------------------------  Field Item: RCC_CIER_LSIRDYIE  ---------------------------------
// SVD Line: 1106

//  <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) LSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.0..0> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_LSERDYIE  ---------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021018) LSE ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.1..1> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSIRDYIE  ---------------------------------
// SVD Line: 1118

//  <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021018) HSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.3..3> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSERDYIE  ---------------------------------
// SVD Line: 1124

//  <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021018) HSE ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.4..4> HSERDYIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_CIER_PLLSYSRDYIE  --------------------------------
// SVD Line: 1130

//  <item> SFDITEM_FIELD__RCC_CIER_PLLSYSRDYIE
//    <name> PLLSYSRDYIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021018) PLL ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.5..5> PLLSYSRDYIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIER  ------------------------------------
// SVD Line: 1096

//  <rtree> SFDITEM_REG__RCC_CIER
//    <name> CIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) Clock interrupt enable  register </i>
//    <loc> ( (unsigned int)((RCC_CIER >> 0) & 0xFFFFFFFF), ((RCC_CIER = (RCC_CIER & ~(0x3BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_PLLSYSRDYIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIFR  --------------------------------
// SVD Line: 1138

unsigned int RCC_CIFR __AT (0x4002101C);



// ------------------------------  Field Item: RCC_CIFR_LSIRDYF  ----------------------------------
// SVD Line: 1147

//  <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002101C) LSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSERDYF  ----------------------------------
// SVD Line: 1153

//  <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002101C) LSE ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSIRDYF  ----------------------------------
// SVD Line: 1159

//  <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002101C) HSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.3..3> HSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSERDYF  ----------------------------------
// SVD Line: 1165

//  <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4002101C) HSE ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.4..4> HSERDYF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CIFR_PLLSYSRDYF  --------------------------------
// SVD Line: 1171

//  <item> SFDITEM_FIELD__RCC_CIFR_PLLSYSRDYF
//    <name> PLLSYSRDYF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4002101C) PLL ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.5..5> PLLSYSRDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIFR_CSSF  -----------------------------------
// SVD Line: 1177

//  <item> SFDITEM_FIELD__RCC_CIFR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4002101C) Clock security system interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.8..8> CSSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSECSSF  ----------------------------------
// SVD Line: 1184

//  <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF
//    <name> LSECSSF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4002101C) LSE Clock security system interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.9..9> LSECSSF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIFR  ------------------------------------
// SVD Line: 1138

//  <rtree> SFDITEM_REG__RCC_CIFR
//    <name> CIFR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002101C) Clock interrupt flag register </i>
//    <loc> ( (unsigned int)((RCC_CIFR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_PLLSYSRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CICR  --------------------------------
// SVD Line: 1193

unsigned int RCC_CICR __AT (0x40021020);



// ------------------------------  Field Item: RCC_CICR_LSIRDYC  ----------------------------------
// SVD Line: 1202

//  <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40021020) LSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.0..0> LSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSERDYC  ----------------------------------
// SVD Line: 1208

//  <item> SFDITEM_FIELD__RCC_CICR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40021020) LSE ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.1..1> LSERDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSIRDYC  ----------------------------------
// SVD Line: 1214

//  <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40021020) HSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.3..3> HSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSERDYC  ----------------------------------
// SVD Line: 1220

//  <item> SFDITEM_FIELD__RCC_CICR_HSERDYC
//    <name> HSERDYC </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40021020) HSE ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.4..4> HSERDYC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CICR_PLLSYSRDYC  --------------------------------
// SVD Line: 1226

//  <item> SFDITEM_FIELD__RCC_CICR_PLLSYSRDYC
//    <name> PLLSYSRDYC </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40021020) PLL ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.5..5> PLLSYSRDYC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CICR_CSSC  -----------------------------------
// SVD Line: 1232

//  <item> SFDITEM_FIELD__RCC_CICR_CSSC
//    <name> CSSC </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40021020) Clock security system interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.8..8> CSSC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSECSSC  ----------------------------------
// SVD Line: 1239

//  <item> SFDITEM_FIELD__RCC_CICR_LSECSSC
//    <name> LSECSSC </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40021020) LSE Clock security system interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.9..9> LSECSSC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CICR  ------------------------------------
// SVD Line: 1193

//  <rtree> SFDITEM_REG__RCC_CICR
//    <name> CICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40021020) Clock interrupt clear register </i>
//    <loc> ( (unsigned int)((RCC_CICR >> 0) & 0xFFFFFFFF), ((RCC_CICR = (RCC_CICR & ~(0x33BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_PLLSYSRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_CSSC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSECSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 1248

unsigned int RCC_AHBRSTR __AT (0x40021028);



// -----------------------------  Field Item: RCC_AHBRSTR_DMARST  ---------------------------------
// SVD Line: 1257

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_DMARST
//    <name> DMARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021028) DMA1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.0..0> DMARST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_FLASHRST  --------------------------------
// SVD Line: 1263

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_FLASHRST
//    <name> FLASHRST </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021028) FLITF reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.8..8> FLASHRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_CRCRST  ---------------------------------
// SVD Line: 1269

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST
//    <name> CRCRST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021028) CRC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.12..12> CRCRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_AESRST  ---------------------------------
// SVD Line: 1275

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_AESRST
//    <name> AESRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021028) AES hardware accelerator  reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.16..16> AESRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_RNGRST  ---------------------------------
// SVD Line: 1282

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_RNGRST
//    <name> RNGRST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021028) Random number generator  reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.18..18> RNGRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 1248

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021028) AHB peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x51101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_DMARST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_FLASHRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_AESRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_RNGRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_IOPRSTR  -------------------------------
// SVD Line: 1291

unsigned int RCC_IOPRSTR __AT (0x40021024);



// -----------------------------  Field Item: RCC_IOPRSTR_IOPARST  --------------------------------
// SVD Line: 1300

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPARST
//    <name> IOPARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) I/O port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.0..0> IOPARST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPRSTR_IOPBRST  --------------------------------
// SVD Line: 1306

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPBRST
//    <name> IOPBRST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021024) I/O port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.1..1> IOPBRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPRSTR_IOPCRST  --------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPCRST
//    <name> IOPCRST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021024) I/O port C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.2..2> IOPCRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPRSTR_IOPDRST  --------------------------------
// SVD Line: 1318

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPDRST
//    <name> IOPDRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021024) I/O port D reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.3..3> IOPDRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPRSTR_IOPFRST  --------------------------------
// SVD Line: 1324

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPFRST
//    <name> IOPFRST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021024) I/O port F reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.5..5> IOPFRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPRSTR  ----------------------------------
// SVD Line: 1291

//  <rtree> SFDITEM_REG__RCC_IOPRSTR
//    <name> IOPRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) GPIO reset register </i>
//    <loc> ( (unsigned int)((RCC_IOPRSTR >> 0) & 0xFFFFFFFF), ((RCC_IOPRSTR = (RCC_IOPRSTR & ~(0x2FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPARST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPBRST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPCRST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPDRST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_IOPFRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR1  ------------------------------
// SVD Line: 1332

unsigned int RCC_APBRSTR1 __AT (0x4002102C);



// ----------------------------  Field Item: RCC_APBRSTR1_TIM2RST  --------------------------------
// SVD Line: 1342

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM2RST
//    <name> TIM2RST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002102C) TIM2 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.0..0> TIM2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_TIM3RST  --------------------------------
// SVD Line: 1348

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002102C) TIM3 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_SPI2RST  --------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_SPI2RST
//    <name> SPI2RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002102C) SPI2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.14..14> SPI2RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_USART2RST  -------------------------------
// SVD Line: 1360

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_USART2RST
//    <name> USART2RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002102C) USART2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.17..17> USART2RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_LPUART1RST  ------------------------------
// SVD Line: 1366

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPUART1RST
//    <name> LPUART1RST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002102C) LPUART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.20..20> LPUART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_I2C1RST  --------------------------------
// SVD Line: 1372

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002102C) I2C1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_I2C2RST  --------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C2RST
//    <name> I2C2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002102C) I2C2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.22..22> I2C2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_DBGRST  --------------------------------
// SVD Line: 1384

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST
//    <name> DBGRST </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002102C) Debug support reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.27..27> DBGRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_PWRRST  --------------------------------
// SVD Line: 1390

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002102C) Power interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_LPTIM2RST  -------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM2RST
//    <name> LPTIM2RST </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4002102C) Low Power Timer 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.30..30> LPTIM2RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR1_LPTIM1RST  -------------------------------
// SVD Line: 1402

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM1RST
//    <name> LPTIM1RST </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002102C) Low Power Timer 1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.31..31> LPTIM1RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR1  ----------------------------------
// SVD Line: 1332

//  <rtree> SFDITEM_REG__RCC_APBRSTR1
//    <name> APBRSTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002102C) APB peripheral reset register  1 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR1 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR1 = (RCC_APBRSTR1 & ~(0xD8724003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xD8724003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_SPI2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_USART2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPUART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_I2C2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM2RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIM1RST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR2  ------------------------------
// SVD Line: 1410

unsigned int RCC_APBRSTR2 __AT (0x40021030);



// ---------------------------  Field Item: RCC_APBRSTR2_SYSCFGRST  -------------------------------
// SVD Line: 1420

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021030) SYSCFG, COMP and VREFBUF  reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM1RST  --------------------------------
// SVD Line: 1427

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021030) TIM1 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_SPI1RST  --------------------------------
// SVD Line: 1433

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021030) SPI1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR2_USART1RST  -------------------------------
// SVD Line: 1439

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021030) USART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM14RST  -------------------------------
// SVD Line: 1445

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST
//    <name> TIM14RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021030) TIM14 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.15..15> TIM14RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM16RST  -------------------------------
// SVD Line: 1451

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM16RST
//    <name> TIM16RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021030) TIM16 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.17..17> TIM16RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM17RST  -------------------------------
// SVD Line: 1457

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM17RST
//    <name> TIM17RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021030) TIM17 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.18..18> TIM17RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_ADCRST  --------------------------------
// SVD Line: 1463

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST
//    <name> ADCRST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021030) ADC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.20..20> ADCRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR2  ----------------------------------
// SVD Line: 1410

//  <rtree> SFDITEM_REG__RCC_APBRSTR2
//    <name> APBRSTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021030) APB peripheral reset register  2 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR2 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR2 = (RCC_APBRSTR2 & ~(0x16D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM16RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM17RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_IOPENR  -------------------------------
// SVD Line: 1471

unsigned int RCC_IOPENR __AT (0x40021034);



// ------------------------------  Field Item: RCC_IOPENR_IOPAEN  ---------------------------------
// SVD Line: 1480

//  <item> SFDITEM_FIELD__RCC_IOPENR_IOPAEN
//    <name> IOPAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021034) I/O port A clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.0..0> IOPAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_IOPENR_IOPBEN  ---------------------------------
// SVD Line: 1486

//  <item> SFDITEM_FIELD__RCC_IOPENR_IOPBEN
//    <name> IOPBEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021034) I/O port B clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.1..1> IOPBEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_IOPENR_IOPCEN  ---------------------------------
// SVD Line: 1492

//  <item> SFDITEM_FIELD__RCC_IOPENR_IOPCEN
//    <name> IOPCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021034) I/O port C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.2..2> IOPCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_IOPENR_IOPDEN  ---------------------------------
// SVD Line: 1498

//  <item> SFDITEM_FIELD__RCC_IOPENR_IOPDEN
//    <name> IOPDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021034) I/O port D clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.3..3> IOPDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_IOPENR_IOPFEN  ---------------------------------
// SVD Line: 1504

//  <item> SFDITEM_FIELD__RCC_IOPENR_IOPFEN
//    <name> IOPFEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021034) I/O port F clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.5..5> IOPFEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPENR  -----------------------------------
// SVD Line: 1471

//  <rtree> SFDITEM_REG__RCC_IOPENR
//    <name> IOPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021034) GPIO clock enable register </i>
//    <loc> ( (unsigned int)((RCC_IOPENR >> 0) & 0xFFFFFFFF), ((RCC_IOPENR = (RCC_IOPENR & ~(0x2FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPENR_IOPAEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_IOPBEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_IOPCEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_IOPDEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_IOPFEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 1512

unsigned int RCC_AHBENR __AT (0x40021038);



// ------------------------------  Field Item: RCC_AHBENR_DMAEN  ----------------------------------
// SVD Line: 1522

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021038) DMA clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_FLASHEN  ---------------------------------
// SVD Line: 1528

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN
//    <name> FLASHEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021038) Flash memory interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.8..8> FLASHEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 1535

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021038) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.12..12> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_AESEN  ----------------------------------
// SVD Line: 1541

//  <item> SFDITEM_FIELD__RCC_AHBENR_AESEN
//    <name> AESEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021038) AES hardware accelerator </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.16..16> AESEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_RNGEN  ----------------------------------
// SVD Line: 1547

//  <item> SFDITEM_FIELD__RCC_AHBENR_RNGEN
//    <name> RNGEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021038) Random number generator clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.18..18> RNGEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 1512

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021038) AHB peripheral clock enable  register </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x51101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMAEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_AESEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_RNGEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 1556

unsigned int RCC_APBENR1 __AT (0x4002103C);



// -----------------------------  Field Item: RCC_APBENR1_TIM2EN  ---------------------------------
// SVD Line: 1566

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM2EN
//    <name> TIM2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002103C) TIM2 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.0..0> TIM2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_TIM3EN  ---------------------------------
// SVD Line: 1572

//  <item> SFDITEM_FIELD__RCC_APBENR1_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002103C) TIM3 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_RTCAPBEN  --------------------------------
// SVD Line: 1578

//  <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN
//    <name> RTCAPBEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002103C) RTC APB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.10..10> RTCAPBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_WWDGEN  ---------------------------------
// SVD Line: 1584

//  <item> SFDITEM_FIELD__RCC_APBENR1_WWDGEN
//    <name> WWDGEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002103C) WWDG clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.11..11> WWDGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_SPI2EN  ---------------------------------
// SVD Line: 1590

//  <item> SFDITEM_FIELD__RCC_APBENR1_SPI2EN
//    <name> SPI2EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002103C) SPI2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.14..14> SPI2EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_USART2EN  --------------------------------
// SVD Line: 1596

//  <item> SFDITEM_FIELD__RCC_APBENR1_USART2EN
//    <name> USART2EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002103C) USART2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.17..17> USART2EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_LPUART1EN  -------------------------------
// SVD Line: 1602

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPUART1EN
//    <name> LPUART1EN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002103C) LPUART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.20..20> LPUART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_I2C1EN  ---------------------------------
// SVD Line: 1608

//  <item> SFDITEM_FIELD__RCC_APBENR1_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002103C) I2C1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_I2C2EN  ---------------------------------
// SVD Line: 1614

//  <item> SFDITEM_FIELD__RCC_APBENR1_I2C2EN
//    <name> I2C2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002103C) I2C2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.22..22> I2C2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_DBGEN  ---------------------------------
// SVD Line: 1620

//  <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN
//    <name> DBGEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002103C) Debug support clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.27..27> DBGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_PWREN  ---------------------------------
// SVD Line: 1626

//  <item> SFDITEM_FIELD__RCC_APBENR1_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002103C) Power interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_LPTIM2EN  --------------------------------
// SVD Line: 1633

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM2EN
//    <name> LPTIM2EN </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4002103C) LPTIM2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.30..30> LPTIM2EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR1_LPTIM1EN  --------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM1EN
//    <name> LPTIM1EN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002103C) LPTIM1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.31..31> LPTIM1EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 1556

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002103C) APB peripheral clock enable register  1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0xD8724C03UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xD8724C03) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_RTCAPBEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_WWDGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_SPI2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_USART2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPUART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_I2C2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_PWREN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM2EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPTIM1EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 1647

unsigned int RCC_APBENR2 __AT (0x40021040);



// ----------------------------  Field Item: RCC_APBENR2_SYSCFGEN  --------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021040) SYSCFG, COMP and VREFBUF clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM1EN  ---------------------------------
// SVD Line: 1664

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021040) TIM1 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_SPI1EN  ---------------------------------
// SVD Line: 1670

//  <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021040) SPI1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR2_USART1EN  --------------------------------
// SVD Line: 1676

//  <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021040) USART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM14EN  --------------------------------
// SVD Line: 1682

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN
//    <name> TIM14EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021040) TIM14 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.15..15> TIM14EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM16EN  --------------------------------
// SVD Line: 1688

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM16EN
//    <name> TIM16EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021040) TIM16 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.17..17> TIM16EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM17EN  --------------------------------
// SVD Line: 1694

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM17EN
//    <name> TIM17EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021040) TIM16 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.18..18> TIM17EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_ADCEN  ---------------------------------
// SVD Line: 1700

//  <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN
//    <name> ADCEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021040) ADC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.20..20> ADCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 1647

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021040) APB peripheral clock enable register  2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x16D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM16EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM17EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_IOPSMENR  ------------------------------
// SVD Line: 1708

unsigned int RCC_IOPSMENR __AT (0x40021044);



// ----------------------------  Field Item: RCC_IOPSMENR_IOPASMEN  -------------------------------
// SVD Line: 1718

//  <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPASMEN
//    <name> IOPASMEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021044) I/O port A clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPSMENR ) </loc>
//      <o.0..0> IOPASMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPSMENR_IOPBSMEN  -------------------------------
// SVD Line: 1725

//  <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPBSMEN
//    <name> IOPBSMEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021044) I/O port B clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPSMENR ) </loc>
//      <o.1..1> IOPBSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPSMENR_IOPCSMEN  -------------------------------
// SVD Line: 1732

//  <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPCSMEN
//    <name> IOPCSMEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021044) I/O port C clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPSMENR ) </loc>
//      <o.2..2> IOPCSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPSMENR_IOPDSMEN  -------------------------------
// SVD Line: 1739

//  <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPDSMEN
//    <name> IOPDSMEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021044) I/O port D clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPSMENR ) </loc>
//      <o.3..3> IOPDSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPSMENR_IOPFSMEN  -------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPFSMEN
//    <name> IOPFSMEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021044) I/O port F clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPSMENR ) </loc>
//      <o.5..5> IOPFSMEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_IOPSMENR  ----------------------------------
// SVD Line: 1708

//  <rtree> SFDITEM_REG__RCC_IOPSMENR
//    <name> IOPSMENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021044) GPIO in Sleep mode clock enable  register </i>
//    <loc> ( (unsigned int)((RCC_IOPSMENR >> 0) & 0xFFFFFFFF), ((RCC_IOPSMENR = (RCC_IOPSMENR & ~(0x2FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPASMEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPBSMEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPCSMEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPDSMEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPSMENR_IOPFSMEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBSMENR  ------------------------------
// SVD Line: 1755

unsigned int RCC_AHBSMENR __AT (0x40021048);



// ----------------------------  Field Item: RCC_AHBSMENR_DMASMEN  --------------------------------
// SVD Line: 1765

//  <item> SFDITEM_FIELD__RCC_AHBSMENR_DMASMEN
//    <name> DMASMEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021048) DMA clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBSMENR ) </loc>
//      <o.0..0> DMASMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBSMENR_FLASHSMEN  -------------------------------
// SVD Line: 1772

//  <item> SFDITEM_FIELD__RCC_AHBSMENR_FLASHSMEN
//    <name> FLASHSMEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021048) Flash memory interface clock enable  during Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBSMENR ) </loc>
//      <o.8..8> FLASHSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBSMENR_SRAMSMEN  -------------------------------
// SVD Line: 1779

//  <item> SFDITEM_FIELD__RCC_AHBSMENR_SRAMSMEN
//    <name> SRAMSMEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021048) SRAM clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBSMENR ) </loc>
//      <o.9..9> SRAMSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBSMENR_CRCSMEN  --------------------------------
// SVD Line: 1786

//  <item> SFDITEM_FIELD__RCC_AHBSMENR_CRCSMEN
//    <name> CRCSMEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021048) CRC clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBSMENR ) </loc>
//      <o.12..12> CRCSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBSMENR_AESSMEN  --------------------------------
// SVD Line: 1793

//  <item> SFDITEM_FIELD__RCC_AHBSMENR_AESSMEN
//    <name> AESSMEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021048) AES hardware accelerator clock enable  during Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBSMENR ) </loc>
//      <o.16..16> AESSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBSMENR_RNGSMEN  --------------------------------
// SVD Line: 1800

//  <item> SFDITEM_FIELD__RCC_AHBSMENR_RNGSMEN
//    <name> RNGSMEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021048) Random number generator clock enable  during Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBSMENR ) </loc>
//      <o.18..18> RNGSMEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_AHBSMENR  ----------------------------------
// SVD Line: 1755

//  <rtree> SFDITEM_REG__RCC_AHBSMENR
//    <name> AHBSMENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021048) AHB peripheral clock enable in Sleep mode  register </i>
//    <loc> ( (unsigned int)((RCC_AHBSMENR >> 0) & 0xFFFFFFFF), ((RCC_AHBSMENR = (RCC_AHBSMENR & ~(0x51301UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x51301) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBSMENR_DMASMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBSMENR_FLASHSMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBSMENR_SRAMSMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBSMENR_CRCSMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBSMENR_AESSMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBSMENR_RNGSMEN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: RCC_APBSMENR1  ------------------------------
// SVD Line: 1809

unsigned int RCC_APBSMENR1 __AT (0x4002104C);



// ---------------------------  Field Item: RCC_APBSMENR1_TIM2SMEN  -------------------------------
// SVD Line: 1819

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_TIM2SMEN
//    <name> TIM2SMEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002104C) TIM2 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.0..0> TIM2SMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR1_TIM3SMEN  -------------------------------
// SVD Line: 1826

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_TIM3SMEN
//    <name> TIM3SMEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002104C) TIM3 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.1..1> TIM3SMEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APBSMENR1_RTCAPBSMEN  ------------------------------
// SVD Line: 1833

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_RTCAPBSMEN
//    <name> RTCAPBSMEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002104C) RTC APB clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.10..10> RTCAPBSMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR1_WWDGSMEN  -------------------------------
// SVD Line: 1840

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_WWDGSMEN
//    <name> WWDGSMEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002104C) WWDG clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.11..11> WWDGSMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR1_SPI2SMEN  -------------------------------
// SVD Line: 1847

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_SPI2SMEN
//    <name> SPI2SMEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002104C) SPI2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.14..14> SPI2SMEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APBSMENR1_USART2SMEN  ------------------------------
// SVD Line: 1854

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_USART2SMEN
//    <name> USART2SMEN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002104C) USART2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.17..17> USART2SMEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APBSMENR1_LPUART1SMEN  -----------------------------
// SVD Line: 1861

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_LPUART1SMEN
//    <name> LPUART1SMEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002104C) LPUART1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.20..20> LPUART1SMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR1_I2C1SMEN  -------------------------------
// SVD Line: 1868

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_I2C1SMEN
//    <name> I2C1SMEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002104C) I2C1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.21..21> I2C1SMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR1_I2C2SMEN  -------------------------------
// SVD Line: 1875

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_I2C2SMEN
//    <name> I2C2SMEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002104C) I2C2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.22..22> I2C2SMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBSMENR1_DBGSMEN  -------------------------------
// SVD Line: 1882

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_DBGSMEN
//    <name> DBGSMEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002104C) Debug support clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.27..27> DBGSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBSMENR1_PWRSMEN  -------------------------------
// SVD Line: 1889

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_PWRSMEN
//    <name> PWRSMEN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002104C) Power interface clock enable during  Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.28..28> PWRSMEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APBSMENR1_LPTIM2SMEN  ------------------------------
// SVD Line: 1896

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_LPTIM2SMEN
//    <name> LPTIM2SMEN </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4002104C) Low Power Timer 2 clock enable during  Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.30..30> LPTIM2SMEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APBSMENR1_LPTIM1SMEN  ------------------------------
// SVD Line: 1903

//  <item> SFDITEM_FIELD__RCC_APBSMENR1_LPTIM1SMEN
//    <name> LPTIM1SMEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002104C) Low Power Timer 1 clock enable during  Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR1 ) </loc>
//      <o.31..31> LPTIM1SMEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBSMENR1  ---------------------------------
// SVD Line: 1809

//  <rtree> SFDITEM_REG__RCC_APBSMENR1
//    <name> APBSMENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002104C) APB peripheral clock enable in Sleep mode  register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBSMENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBSMENR1 = (RCC_APBSMENR1 & ~(0xD8724C03UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xD8724C03) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_TIM2SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_TIM3SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_RTCAPBSMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_WWDGSMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_SPI2SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_USART2SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_LPUART1SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_I2C1SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_I2C2SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_DBGSMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_PWRSMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_LPTIM2SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR1_LPTIM1SMEN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: RCC_APBSMENR2  ------------------------------
// SVD Line: 1912

unsigned int RCC_APBSMENR2 __AT (0x40021050);



// --------------------------  Field Item: RCC_APBSMENR2_SYSCFGSMEN  ------------------------------
// SVD Line: 1922

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_SYSCFGSMEN
//    <name> SYSCFGSMEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021050) SYSCFG, COMP and VREFBUF clock enable  during Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.0..0> SYSCFGSMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR2_TIM1SMEN  -------------------------------
// SVD Line: 1929

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM1SMEN
//    <name> TIM1SMEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021050) TIM1 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.11..11> TIM1SMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR2_SPI1SMEN  -------------------------------
// SVD Line: 1936

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_SPI1SMEN
//    <name> SPI1SMEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021050) SPI1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.12..12> SPI1SMEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APBSMENR2_USART1SMEN  ------------------------------
// SVD Line: 1943

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_USART1SMEN
//    <name> USART1SMEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021050) USART1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.14..14> USART1SMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR2_TIM14SMEN  ------------------------------
// SVD Line: 1950

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM14SMEN
//    <name> TIM14SMEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021050) TIM14 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.15..15> TIM14SMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR2_TIM16SMEN  ------------------------------
// SVD Line: 1957

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM16SMEN
//    <name> TIM16SMEN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021050) TIM16 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.17..17> TIM16SMEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBSMENR2_TIM17SMEN  ------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM17SMEN
//    <name> TIM17SMEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021050) TIM16 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.18..18> TIM17SMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBSMENR2_ADCSMEN  -------------------------------
// SVD Line: 1971

//  <item> SFDITEM_FIELD__RCC_APBSMENR2_ADCSMEN
//    <name> ADCSMEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021050) ADC clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBSMENR2 ) </loc>
//      <o.20..20> ADCSMEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBSMENR2  ---------------------------------
// SVD Line: 1912

//  <rtree> SFDITEM_REG__RCC_APBSMENR2
//    <name> APBSMENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021050) APB peripheral clock enable in Sleep mode  register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBSMENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBSMENR2 = (RCC_APBSMENR2 & ~(0x16D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_SYSCFGSMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM1SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_SPI1SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_USART1SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM14SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM16SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_TIM17SMEN </item>
//    <item> SFDITEM_FIELD__RCC_APBSMENR2_ADCSMEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_CCIPR  --------------------------------
// SVD Line: 1980

unsigned int RCC_CCIPR __AT (0x40021054);



// -----------------------------  Field Item: RCC_CCIPR_USART1SEL  --------------------------------
// SVD Line: 1990

//  <item> SFDITEM_FIELD__RCC_CCIPR_USART1SEL
//    <name> USART1SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021054) USART1 clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 0) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_CCIPR_LPUART1SEL  --------------------------------
// SVD Line: 1997

//  <item> SFDITEM_FIELD__RCC_CCIPR_LPUART1SEL
//    <name> LPUART1SEL </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40021054) LPUART1 clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 10) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_I2C1SEL  ---------------------------------
// SVD Line: 2004

//  <item> SFDITEM_FIELD__RCC_CCIPR_I2C1SEL
//    <name> I2C1SEL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40021054) I2C1 clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 12) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_I2S2SEL  ---------------------------------
// SVD Line: 2011

//  <item> SFDITEM_FIELD__RCC_CCIPR_I2S2SEL
//    <name> I2S2SEL </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40021054) I2S1 clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 14) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_LPTIM1SEL  --------------------------------
// SVD Line: 2018

//  <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL
//    <name> LPTIM1SEL </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40021054) LPTIM1 clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 18) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_LPTIM2SEL  --------------------------------
// SVD Line: 2025

//  <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM2SEL
//    <name> LPTIM2SEL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021054) LPTIM2 clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 20) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_TIM1SEL  ---------------------------------
// SVD Line: 2032

//  <item> SFDITEM_FIELD__RCC_CCIPR_TIM1SEL
//    <name> TIM1SEL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021054) TIM1 clock source  selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.22..22> TIM1SEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_RNGSEL  ----------------------------------
// SVD Line: 2039

//  <item> SFDITEM_FIELD__RCC_CCIPR_RNGSEL
//    <name> RNGSEL </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40021054) RNG clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 26) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_RNGDIV  ----------------------------------
// SVD Line: 2045

//  <item> SFDITEM_FIELD__RCC_CCIPR_RNGDIV
//    <name> RNGDIV </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40021054) Division factor of RNG clock  divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 28) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CCIPR_ADCSEL  ----------------------------------
// SVD Line: 2052

//  <item> SFDITEM_FIELD__RCC_CCIPR_ADCSEL
//    <name> ADCSEL </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40021054) ADCs clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 30) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CCIPR  -----------------------------------
// SVD Line: 1980

//  <rtree> SFDITEM_REG__RCC_CCIPR
//    <name> CCIPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021054) Peripherals independent clock configuration  register </i>
//    <loc> ( (unsigned int)((RCC_CCIPR >> 0) & 0xFFFFFFFF), ((RCC_CCIPR = (RCC_CCIPR & ~(0xFC7CFC03UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFC7CFC03) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CCIPR_USART1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_LPUART1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_I2C1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_I2S2SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM2SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_TIM1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_RNGSEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_RNGDIV </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_ADCSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 2061

unsigned int RCC_BDCR __AT (0x4002105C);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 2070

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002105C) LSE oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 2076

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002105C) LSE oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 2082

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002105C) LSE oscillator bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEDRV  ----------------------------------
// SVD Line: 2088

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEDRV
//    <name> LSEDRV </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4002105C) LSE oscillator drive  capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 3) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSON  ---------------------------------
// SVD Line: 2095

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON
//    <name> LSECSSON </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002105C) CSS on LSE enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.5..5> LSECSSON
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSD  ----------------------------------
// SVD Line: 2101

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD
//    <name> LSECSSD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002105C) CSS on LSE failure  Detection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.6..6> LSECSSD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCSEL  ----------------------------------
// SVD Line: 2108

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002105C) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 8) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCEN  -----------------------------------
// SVD Line: 2114

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002105C) RTC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.15..15> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_BDRST  -----------------------------------
// SVD Line: 2120

//  <item> SFDITEM_FIELD__RCC_BDCR_BDRST
//    <name> BDRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002105C) RTC domain software reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.16..16> BDRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSCOEN  ----------------------------------
// SVD Line: 2126

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCOEN
//    <name> LSCOEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002105C) Low-speed clock output (LSCO)  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.24..24> LSCOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSCOSEL  ----------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCOSEL
//    <name> LSCOSEL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002105C) Low-speed clock output  selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.25..25> LSCOSEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 2061

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002105C) RTC domain control register </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x301837FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x301837F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEDRV </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_BDRST </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCOEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCOSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 2142

unsigned int RCC_CSR __AT (0x40021060);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021060) LSI oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021060) LSI oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 2163

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021060) Remove reset flags </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.23..23> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_OBLRSTF  ----------------------------------
// SVD Line: 2169

//  <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF
//    <name> OBLRSTF </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021060) Option byte loader reset  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.25..25> OBLRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 2176

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021060) Pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PWRRSTF  ----------------------------------
// SVD Line: 2182

//  <item> SFDITEM_FIELD__RCC_CSR_PWRRSTF
//    <name> PWRRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021060) BOR or POR/PDR flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PWRRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 2188

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021060) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 2194

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021060) Independent window watchdog reset  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_WWDGRSTF  ----------------------------------
// SVD Line: 2201

//  <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF
//    <name> WWDGRSTF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021060) Window watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.30..30> WWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_LPWRRSTF  ----------------------------------
// SVD Line: 2207

//  <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF
//    <name> LPWRRSTF </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021060) Low-power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.31..31> LPWRRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 2142

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021060) Control/status register </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0xFE800003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFE800003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PWRRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 853

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_ICSCR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_PLLSYSCFGR </item>
//    <item> SFDITEM_REG__RCC_CIER </item>
//    <item> SFDITEM_REG__RCC_CIFR </item>
//    <item> SFDITEM_REG__RCC_CICR </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_IOPRSTR </item>
//    <item> SFDITEM_REG__RCC_APBRSTR1 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR2 </item>
//    <item> SFDITEM_REG__RCC_IOPENR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_IOPSMENR </item>
//    <item> SFDITEM_REG__RCC_AHBSMENR </item>
//    <item> SFDITEM_REG__RCC_APBSMENR1 </item>
//    <item> SFDITEM_REG__RCC_APBSMENR2 </item>
//    <item> SFDITEM_REG__RCC_CCIPR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 2228

unsigned int PWR_CR1 __AT (0x40007000);



// ---------------------------------  Field Item: PWR_CR1_LPR  ------------------------------------
// SVD Line: 2237

//  <item> SFDITEM_FIELD__PWR_CR1_LPR
//    <name> LPR </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007000) Low-power run </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.14..14> LPR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_VOS  ------------------------------------
// SVD Line: 2243

//  <item> SFDITEM_FIELD__PWR_CR1_VOS
//    <name> VOS </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40007000) Voltage scaling range  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 9) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_DBP  ------------------------------------
// SVD Line: 2250

//  <item> SFDITEM_FIELD__PWR_CR1_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) Disable backup domain write  protection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR1_FPD_LPSLP  ---------------------------------
// SVD Line: 2257

//  <item> SFDITEM_FIELD__PWR_CR1_FPD_LPSLP
//    <name> FPD_LPSLP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007000) Flash memory powered down during  Low-power sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.5..5> FPD_LPSLP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR1_FPD_LPRUN  ---------------------------------
// SVD Line: 2264

//  <item> SFDITEM_FIELD__PWR_CR1_FPD_LPRUN
//    <name> FPD_LPRUN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) Flash memory powered down during  Low-power run mode </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.4..4> FPD_LPRUN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR1_FPD_STOP  ----------------------------------
// SVD Line: 2271

//  <item> SFDITEM_FIELD__PWR_CR1_FPD_STOP
//    <name> FPD_STOP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007000) Flash memory powered down during Stop  mode </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.3..3> FPD_STOP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR1_LPMS  ------------------------------------
// SVD Line: 2278

//  <item> SFDITEM_FIELD__PWR_CR1_LPMS
//    <name> LPMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40007000) Low-power mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 0) & 0x7), ((PWR_CR1 = (PWR_CR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 2228

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) Power control register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0x473FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x473F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_LPR </item>
//    <item> SFDITEM_FIELD__PWR_CR1_VOS </item>
//    <item> SFDITEM_FIELD__PWR_CR1_DBP </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FPD_LPSLP </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FPD_LPRUN </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FPD_STOP </item>
//    <item> SFDITEM_FIELD__PWR_CR1_LPMS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CR2  ---------------------------------
// SVD Line: 2286

unsigned int PWR_CR2 __AT (0x40007004);



// --------------------------------  Field Item: PWR_CR2_PVDE  ------------------------------------
// SVD Line: 2295

//  <item> SFDITEM_FIELD__PWR_CR2_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007004) Power voltage detector  enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR2 ) </loc>
//      <o.0..0> PVDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR2_PVDFT  -----------------------------------
// SVD Line: 2302

//  <item> SFDITEM_FIELD__PWR_CR2_PVDFT
//    <name> PVDFT </name>
//    <rw> 
//    <i> [Bits 3..1] RW (@ 0x40007004) Power voltage detector falling threshold  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR2 >> 1) & 0x7), ((PWR_CR2 = (PWR_CR2 & ~(0x7UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR2_PVDRT  -----------------------------------
// SVD Line: 2309

//  <item> SFDITEM_FIELD__PWR_CR2_PVDRT
//    <name> PVDRT </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40007004) Power voltage detector rising threshold  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR2 >> 4) & 0x7), ((PWR_CR2 = (PWR_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR2  ------------------------------------
// SVD Line: 2286

//  <rtree> SFDITEM_REG__PWR_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) Power control register 2 </i>
//    <loc> ( (unsigned int)((PWR_CR2 >> 0) & 0xFFFFFFFF), ((PWR_CR2 = (PWR_CR2 & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR2_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR2_PVDFT </item>
//    <item> SFDITEM_FIELD__PWR_CR2_PVDRT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CR3  ---------------------------------
// SVD Line: 2318

unsigned int PWR_CR3 __AT (0x40007008);



// --------------------------------  Field Item: PWR_CR3_EWUP1  -----------------------------------
// SVD Line: 2327

//  <item> SFDITEM_FIELD__PWR_CR3_EWUP1
//    <name> EWUP1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007008) Enable Wakeup pin WKUP1 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.0..0> EWUP1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR3_EWUP2  -----------------------------------
// SVD Line: 2333

//  <item> SFDITEM_FIELD__PWR_CR3_EWUP2
//    <name> EWUP2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007008) Enable Wakeup pin WKUP2 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.1..1> EWUP2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR3_EWUP4  -----------------------------------
// SVD Line: 2339

//  <item> SFDITEM_FIELD__PWR_CR3_EWUP4
//    <name> EWUP4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007008) Enable Wakeup pin WKUP4 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.3..3> EWUP4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR3_EWUP5  -----------------------------------
// SVD Line: 2345

//  <item> SFDITEM_FIELD__PWR_CR3_EWUP5
//    <name> EWUP5 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007008) Enable WKUP5 wakeup pin </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.4..4> EWUP5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR3_EWUP6  -----------------------------------
// SVD Line: 2351

//  <item> SFDITEM_FIELD__PWR_CR3_EWUP6
//    <name> EWUP6 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007008) Enable WKUP6 wakeup pin </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.5..5> EWUP6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR3_RRS  ------------------------------------
// SVD Line: 2357

//  <item> SFDITEM_FIELD__PWR_CR3_RRS
//    <name> RRS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007008) SRAM retention in Standby  mode </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.8..8> RRS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR3_ULPEN  -----------------------------------
// SVD Line: 2364

//  <item> SFDITEM_FIELD__PWR_CR3_ULPEN
//    <name> ULPEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007008) Enable the periodical sampling mode for  PDR detection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.9..9> ULPEN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR3_APC  ------------------------------------
// SVD Line: 2371

//  <item> SFDITEM_FIELD__PWR_CR3_APC
//    <name> APC </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007008) Apply pull-up and pull-down  configuration </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.10..10> APC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR3_EIWUL  -----------------------------------
// SVD Line: 2378

//  <item> SFDITEM_FIELD__PWR_CR3_EIWUL
//    <name> EIWUL </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007008) Enable internal wakeup  line </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR3 ) </loc>
//      <o.15..15> EIWUL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR3  ------------------------------------
// SVD Line: 2318

//  <rtree> SFDITEM_REG__PWR_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007008) Power control register 3 </i>
//    <loc> ( (unsigned int)((PWR_CR3 >> 0) & 0xFFFFFFFF), ((PWR_CR3 = (PWR_CR3 & ~(0x873BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x873B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR3_EWUP1 </item>
//    <item> SFDITEM_FIELD__PWR_CR3_EWUP2 </item>
//    <item> SFDITEM_FIELD__PWR_CR3_EWUP4 </item>
//    <item> SFDITEM_FIELD__PWR_CR3_EWUP5 </item>
//    <item> SFDITEM_FIELD__PWR_CR3_EWUP6 </item>
//    <item> SFDITEM_FIELD__PWR_CR3_RRS </item>
//    <item> SFDITEM_FIELD__PWR_CR3_ULPEN </item>
//    <item> SFDITEM_FIELD__PWR_CR3_APC </item>
//    <item> SFDITEM_FIELD__PWR_CR3_EIWUL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CR4  ---------------------------------
// SVD Line: 2387

unsigned int PWR_CR4 __AT (0x4000700C);



// ---------------------------------  Field Item: PWR_CR4_WP1  ------------------------------------
// SVD Line: 2396

//  <item> SFDITEM_FIELD__PWR_CR4_WP1
//    <name> WP1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000700C) Wakeup pin WKUP1 polarity </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR4 ) </loc>
//      <o.0..0> WP1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR4_WP2  ------------------------------------
// SVD Line: 2402

//  <item> SFDITEM_FIELD__PWR_CR4_WP2
//    <name> WP2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000700C) Wakeup pin WKUP2 polarity </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR4 ) </loc>
//      <o.1..1> WP2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR4_WP4  ------------------------------------
// SVD Line: 2408

//  <item> SFDITEM_FIELD__PWR_CR4_WP4
//    <name> WP4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000700C) Wakeup pin WKUP4 polarity </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR4 ) </loc>
//      <o.3..3> WP4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR4_WP5  ------------------------------------
// SVD Line: 2414

//  <item> SFDITEM_FIELD__PWR_CR4_WP5
//    <name> WP5 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000700C) Wakeup pin WKUP5 polarity </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR4 ) </loc>
//      <o.4..4> WP5
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR4_WP6  ------------------------------------
// SVD Line: 2420

//  <item> SFDITEM_FIELD__PWR_CR4_WP6
//    <name> WP6 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000700C) WKUP6 wakeup pin polarity </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR4 ) </loc>
//      <o.5..5> WP6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR4_VBE  ------------------------------------
// SVD Line: 2426

//  <item> SFDITEM_FIELD__PWR_CR4_VBE
//    <name> VBE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000700C) VBAT battery charging  enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR4 ) </loc>
//      <o.8..8> VBE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR4_VBRS  ------------------------------------
// SVD Line: 2433

//  <item> SFDITEM_FIELD__PWR_CR4_VBRS
//    <name> VBRS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000700C) VBAT battery charging resistor  selection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR4 ) </loc>
//      <o.9..9> VBRS
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR4  ------------------------------------
// SVD Line: 2387

//  <rtree> SFDITEM_REG__PWR_CR4
//    <name> CR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000700C) Power control register 4 </i>
//    <loc> ( (unsigned int)((PWR_CR4 >> 0) & 0xFFFFFFFF), ((PWR_CR4 = (PWR_CR4 & ~(0x33BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR4_WP1 </item>
//    <item> SFDITEM_FIELD__PWR_CR4_WP2 </item>
//    <item> SFDITEM_FIELD__PWR_CR4_WP4 </item>
//    <item> SFDITEM_FIELD__PWR_CR4_WP5 </item>
//    <item> SFDITEM_FIELD__PWR_CR4_WP6 </item>
//    <item> SFDITEM_FIELD__PWR_CR4_VBE </item>
//    <item> SFDITEM_FIELD__PWR_CR4_VBRS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_SR1  ---------------------------------
// SVD Line: 2442

unsigned int PWR_SR1 __AT (0x40007010);



// --------------------------------  Field Item: PWR_SR1_WUF1  ------------------------------------
// SVD Line: 2451

//  <item> SFDITEM_FIELD__PWR_SR1_WUF1
//    <name> WUF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40007010) Wakeup flag 1 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR1 ) </loc>
//      <o.0..0> WUF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SR1_WUF2  ------------------------------------
// SVD Line: 2457

//  <item> SFDITEM_FIELD__PWR_SR1_WUF2
//    <name> WUF2 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007010) Wakeup flag 2 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR1 ) </loc>
//      <o.1..1> WUF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SR1_WUF4  ------------------------------------
// SVD Line: 2463

//  <item> SFDITEM_FIELD__PWR_SR1_WUF4
//    <name> WUF4 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40007010) Wakeup flag 4 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR1 ) </loc>
//      <o.3..3> WUF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SR1_WUF5  ------------------------------------
// SVD Line: 2469

//  <item> SFDITEM_FIELD__PWR_SR1_WUF5
//    <name> WUF5 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40007010) Wakeup flag 5 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR1 ) </loc>
//      <o.4..4> WUF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SR1_WUF6  ------------------------------------
// SVD Line: 2475

//  <item> SFDITEM_FIELD__PWR_SR1_WUF6
//    <name> WUF6 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40007010) Wakeup flag 6 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR1 ) </loc>
//      <o.5..5> WUF6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_SR1_SBF  ------------------------------------
// SVD Line: 2481

//  <item> SFDITEM_FIELD__PWR_SR1_SBF
//    <name> SBF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40007010) Standby flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR1 ) </loc>
//      <o.8..8> SBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SR1_WUFI  ------------------------------------
// SVD Line: 2487

//  <item> SFDITEM_FIELD__PWR_SR1_WUFI
//    <name> WUFI </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40007010) Wakeup flag internal </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR1 ) </loc>
//      <o.15..15> WUFI
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_SR1  ------------------------------------
// SVD Line: 2442

//  <rtree> SFDITEM_REG__PWR_SR1
//    <name> SR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007010) Power status register 1 </i>
//    <loc> ( (unsigned int)((PWR_SR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__PWR_SR1_WUF1 </item>
//    <item> SFDITEM_FIELD__PWR_SR1_WUF2 </item>
//    <item> SFDITEM_FIELD__PWR_SR1_WUF4 </item>
//    <item> SFDITEM_FIELD__PWR_SR1_WUF5 </item>
//    <item> SFDITEM_FIELD__PWR_SR1_WUF6 </item>
//    <item> SFDITEM_FIELD__PWR_SR1_SBF </item>
//    <item> SFDITEM_FIELD__PWR_SR1_WUFI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_SR2  ---------------------------------
// SVD Line: 2495

unsigned int PWR_SR2 __AT (0x40007014);



// --------------------------------  Field Item: PWR_SR2_PVDO  ------------------------------------
// SVD Line: 2504

//  <item> SFDITEM_FIELD__PWR_SR2_PVDO
//    <name> PVDO </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40007014) Power voltage detector  output </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR2 ) </loc>
//      <o.11..11> PVDO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SR2_VOSF  ------------------------------------
// SVD Line: 2511

//  <item> SFDITEM_FIELD__PWR_SR2_VOSF
//    <name> VOSF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40007014) Voltage scaling flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR2 ) </loc>
//      <o.10..10> VOSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_SR2_REGLPF  -----------------------------------
// SVD Line: 2517

//  <item> SFDITEM_FIELD__PWR_SR2_REGLPF
//    <name> REGLPF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40007014) Low-power regulator flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR2 ) </loc>
//      <o.9..9> REGLPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_SR2_REGLPS  -----------------------------------
// SVD Line: 2523

//  <item> SFDITEM_FIELD__PWR_SR2_REGLPS
//    <name> REGLPS </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40007014) Low-power regulator  started </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR2 ) </loc>
//      <o.8..8> REGLPS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: PWR_SR2_FLASH_RDY  ---------------------------------
// SVD Line: 2530

//  <item> SFDITEM_FIELD__PWR_SR2_FLASH_RDY
//    <name> FLASH_RDY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40007014) Flash ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SR2 ) </loc>
//      <o.7..7> FLASH_RDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_SR2  ------------------------------------
// SVD Line: 2495

//  <rtree> SFDITEM_REG__PWR_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007014) Power status register 2 </i>
//    <loc> ( (unsigned int)((PWR_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__PWR_SR2_PVDO </item>
//    <item> SFDITEM_FIELD__PWR_SR2_VOSF </item>
//    <item> SFDITEM_FIELD__PWR_SR2_REGLPF </item>
//    <item> SFDITEM_FIELD__PWR_SR2_REGLPS </item>
//    <item> SFDITEM_FIELD__PWR_SR2_FLASH_RDY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_SCR  ---------------------------------
// SVD Line: 2538

unsigned int PWR_SCR __AT (0x40007018);



// --------------------------------  Field Item: PWR_SCR_CSBF  ------------------------------------
// SVD Line: 2547

//  <item> SFDITEM_FIELD__PWR_SCR_CSBF
//    <name> CSBF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40007018) Clear standby flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SCR ) </loc>
//      <o.8..8> CSBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SCR_CWUF6  -----------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__PWR_SCR_CWUF6
//    <name> CWUF6 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40007018) Clear wakeup flag 6 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SCR ) </loc>
//      <o.5..5> CWUF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SCR_CWUF5  -----------------------------------
// SVD Line: 2559

//  <item> SFDITEM_FIELD__PWR_SCR_CWUF5
//    <name> CWUF5 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40007018) Clear wakeup flag 5 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SCR ) </loc>
//      <o.4..4> CWUF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SCR_CWUF4  -----------------------------------
// SVD Line: 2565

//  <item> SFDITEM_FIELD__PWR_SCR_CWUF4
//    <name> CWUF4 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40007018) Clear wakeup flag 4 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SCR ) </loc>
//      <o.3..3> CWUF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SCR_CWUF2  -----------------------------------
// SVD Line: 2571

//  <item> SFDITEM_FIELD__PWR_SCR_CWUF2
//    <name> CWUF2 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007018) Clear wakeup flag 2 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SCR ) </loc>
//      <o.1..1> CWUF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_SCR_CWUF1  -----------------------------------
// SVD Line: 2577

//  <item> SFDITEM_FIELD__PWR_SCR_CWUF1
//    <name> CWUF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40007018) Clear wakeup flag 1 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_SCR ) </loc>
//      <o.0..0> CWUF1
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_SCR  ------------------------------------
// SVD Line: 2538

//  <rtree> SFDITEM_REG__PWR_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007018) Power status clear register </i>
//    <loc> ( (unsigned int)((PWR_SCR >> 0) & 0xFFFFFFFF), ((PWR_SCR = (PWR_SCR & ~(0x13BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x13B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_SCR_CSBF </item>
//    <item> SFDITEM_FIELD__PWR_SCR_CWUF6 </item>
//    <item> SFDITEM_FIELD__PWR_SCR_CWUF5 </item>
//    <item> SFDITEM_FIELD__PWR_SCR_CWUF4 </item>
//    <item> SFDITEM_FIELD__PWR_SCR_CWUF2 </item>
//    <item> SFDITEM_FIELD__PWR_SCR_CWUF1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PUCRA  --------------------------------
// SVD Line: 2585

unsigned int PWR_PUCRA __AT (0x40007020);



// -------------------------------  Field Item: PWR_PUCRA_PU15  -----------------------------------
// SVD Line: 2595

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU15
//    <name> PU15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.15..15> PU15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRA_PU14  -----------------------------------
// SVD Line: 2602

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU14
//    <name> PU14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.14..14> PU14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRA_PU13  -----------------------------------
// SVD Line: 2609

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU13
//    <name> PU13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.13..13> PU13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRA_PU12  -----------------------------------
// SVD Line: 2616

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU12
//    <name> PU12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.12..12> PU12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRA_PU11  -----------------------------------
// SVD Line: 2623

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU11
//    <name> PU11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.11..11> PU11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRA_PU10  -----------------------------------
// SVD Line: 2630

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU10
//    <name> PU10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.10..10> PU10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU9  -----------------------------------
// SVD Line: 2637

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU9
//    <name> PU9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.9..9> PU9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU8  -----------------------------------
// SVD Line: 2644

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU8
//    <name> PU8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.8..8> PU8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU7  -----------------------------------
// SVD Line: 2651

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU7
//    <name> PU7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.7..7> PU7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU6  -----------------------------------
// SVD Line: 2658

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU6
//    <name> PU6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.6..6> PU6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU5  -----------------------------------
// SVD Line: 2665

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU5
//    <name> PU5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.5..5> PU5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU4  -----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU4
//    <name> PU4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.4..4> PU4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU3  -----------------------------------
// SVD Line: 2679

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU3
//    <name> PU3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.3..3> PU3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU2  -----------------------------------
// SVD Line: 2686

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU2
//    <name> PU2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.2..2> PU2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU1  -----------------------------------
// SVD Line: 2693

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU1
//    <name> PU1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.1..1> PU1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRA_PU0  -----------------------------------
// SVD Line: 2700

//  <item> SFDITEM_FIELD__PWR_PUCRA_PU0
//    <name> PU0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007020) Port A pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRA ) </loc>
//      <o.0..0> PU0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PUCRA  -----------------------------------
// SVD Line: 2585

//  <rtree> SFDITEM_REG__PWR_PUCRA
//    <name> PUCRA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007020) Power Port A pull-up control  register </i>
//    <loc> ( (unsigned int)((PWR_PUCRA >> 0) & 0xFFFFFFFF), ((PWR_PUCRA = (PWR_PUCRA & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU15 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU14 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU13 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU12 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU11 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU10 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU9 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU8 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU7 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU6 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU5 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU4 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU3 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU2 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU1 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRA_PU0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PDCRA  --------------------------------
// SVD Line: 2709

unsigned int PWR_PDCRA __AT (0x40007024);



// -------------------------------  Field Item: PWR_PDCRA_PD15  -----------------------------------
// SVD Line: 2719

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD15
//    <name> PD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.15..15> PD15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRA_PD14  -----------------------------------
// SVD Line: 2726

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD14
//    <name> PD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.14..14> PD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRA_PD13  -----------------------------------
// SVD Line: 2733

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD13
//    <name> PD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.13..13> PD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRA_PD12  -----------------------------------
// SVD Line: 2740

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD12
//    <name> PD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.12..12> PD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRA_PD11  -----------------------------------
// SVD Line: 2747

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD11
//    <name> PD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.11..11> PD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRA_PD10  -----------------------------------
// SVD Line: 2754

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD10
//    <name> PD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.10..10> PD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD9  -----------------------------------
// SVD Line: 2761

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD9
//    <name> PD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.9..9> PD9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD8  -----------------------------------
// SVD Line: 2768

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD8
//    <name> PD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.8..8> PD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD7  -----------------------------------
// SVD Line: 2775

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD7
//    <name> PD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.7..7> PD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD6  -----------------------------------
// SVD Line: 2782

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD6
//    <name> PD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.6..6> PD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD5  -----------------------------------
// SVD Line: 2789

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD5
//    <name> PD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.5..5> PD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD4  -----------------------------------
// SVD Line: 2796

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD4
//    <name> PD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.4..4> PD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD3  -----------------------------------
// SVD Line: 2803

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD3
//    <name> PD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.3..3> PD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD2  -----------------------------------
// SVD Line: 2810

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD2
//    <name> PD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.2..2> PD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD1  -----------------------------------
// SVD Line: 2817

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD1
//    <name> PD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.1..1> PD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRA_PD0  -----------------------------------
// SVD Line: 2824

//  <item> SFDITEM_FIELD__PWR_PDCRA_PD0
//    <name> PD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007024) Port A pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRA ) </loc>
//      <o.0..0> PD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PDCRA  -----------------------------------
// SVD Line: 2709

//  <rtree> SFDITEM_REG__PWR_PDCRA
//    <name> PDCRA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007024) Power Port A pull-down control  register </i>
//    <loc> ( (unsigned int)((PWR_PDCRA >> 0) & 0xFFFFFFFF), ((PWR_PDCRA = (PWR_PDCRA & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD15 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD14 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD13 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD12 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD11 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD10 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD9 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD8 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD7 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD6 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD5 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD4 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD3 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD2 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD1 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRA_PD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PUCRB  --------------------------------
// SVD Line: 2833

unsigned int PWR_PUCRB __AT (0x40007028);



// -------------------------------  Field Item: PWR_PUCRB_PU15  -----------------------------------
// SVD Line: 2843

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU15
//    <name> PU15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.15..15> PU15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRB_PU14  -----------------------------------
// SVD Line: 2850

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU14
//    <name> PU14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.14..14> PU14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRB_PU13  -----------------------------------
// SVD Line: 2857

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU13
//    <name> PU13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.13..13> PU13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRB_PU12  -----------------------------------
// SVD Line: 2864

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU12
//    <name> PU12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.12..12> PU12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRB_PU11  -----------------------------------
// SVD Line: 2871

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU11
//    <name> PU11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.11..11> PU11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRB_PU10  -----------------------------------
// SVD Line: 2878

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU10
//    <name> PU10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.10..10> PU10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU9  -----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU9
//    <name> PU9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.9..9> PU9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU8  -----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU8
//    <name> PU8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.8..8> PU8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU7  -----------------------------------
// SVD Line: 2899

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU7
//    <name> PU7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.7..7> PU7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU6  -----------------------------------
// SVD Line: 2906

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU6
//    <name> PU6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.6..6> PU6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU5  -----------------------------------
// SVD Line: 2913

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU5
//    <name> PU5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.5..5> PU5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU4  -----------------------------------
// SVD Line: 2920

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU4
//    <name> PU4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.4..4> PU4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU3  -----------------------------------
// SVD Line: 2927

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU3
//    <name> PU3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.3..3> PU3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU2  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU2
//    <name> PU2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.2..2> PU2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU1  -----------------------------------
// SVD Line: 2941

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU1
//    <name> PU1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.1..1> PU1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRB_PU0  -----------------------------------
// SVD Line: 2948

//  <item> SFDITEM_FIELD__PWR_PUCRB_PU0
//    <name> PU0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007028) Port B pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRB ) </loc>
//      <o.0..0> PU0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PUCRB  -----------------------------------
// SVD Line: 2833

//  <rtree> SFDITEM_REG__PWR_PUCRB
//    <name> PUCRB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007028) Power Port B pull-up control  register </i>
//    <loc> ( (unsigned int)((PWR_PUCRB >> 0) & 0xFFFFFFFF), ((PWR_PUCRB = (PWR_PUCRB & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU15 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU14 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU13 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU12 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU11 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU10 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU9 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU8 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU7 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU6 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU5 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU4 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU3 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU2 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU1 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRB_PU0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PDCRB  --------------------------------
// SVD Line: 2957

unsigned int PWR_PDCRB __AT (0x4000702C);



// -------------------------------  Field Item: PWR_PDCRB_PD15  -----------------------------------
// SVD Line: 2967

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD15
//    <name> PD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.15..15> PD15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRB_PD14  -----------------------------------
// SVD Line: 2974

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD14
//    <name> PD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.14..14> PD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRB_PD13  -----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD13
//    <name> PD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.13..13> PD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRB_PD12  -----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD12
//    <name> PD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.12..12> PD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRB_PD11  -----------------------------------
// SVD Line: 2995

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD11
//    <name> PD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.11..11> PD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRB_PD10  -----------------------------------
// SVD Line: 3002

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD10
//    <name> PD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.10..10> PD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD9  -----------------------------------
// SVD Line: 3009

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD9
//    <name> PD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.9..9> PD9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD8  -----------------------------------
// SVD Line: 3016

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD8
//    <name> PD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.8..8> PD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD7  -----------------------------------
// SVD Line: 3023

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD7
//    <name> PD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.7..7> PD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD6  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD6
//    <name> PD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.6..6> PD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD5  -----------------------------------
// SVD Line: 3037

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD5
//    <name> PD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.5..5> PD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD4  -----------------------------------
// SVD Line: 3044

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD4
//    <name> PD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.4..4> PD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD3  -----------------------------------
// SVD Line: 3051

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD3
//    <name> PD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.3..3> PD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD2  -----------------------------------
// SVD Line: 3058

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD2
//    <name> PD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.2..2> PD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD1  -----------------------------------
// SVD Line: 3065

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD1
//    <name> PD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.1..1> PD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRB_PD0  -----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__PWR_PDCRB_PD0
//    <name> PD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000702C) Port B pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRB ) </loc>
//      <o.0..0> PD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PDCRB  -----------------------------------
// SVD Line: 2957

//  <rtree> SFDITEM_REG__PWR_PDCRB
//    <name> PDCRB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000702C) Power Port B pull-down control  register </i>
//    <loc> ( (unsigned int)((PWR_PDCRB >> 0) & 0xFFFFFFFF), ((PWR_PDCRB = (PWR_PDCRB & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD15 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD14 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD13 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD12 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD11 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD10 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD9 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD8 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD7 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD6 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD5 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD4 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD3 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD2 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD1 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRB_PD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PUCRC  --------------------------------
// SVD Line: 3081

unsigned int PWR_PUCRC __AT (0x40007030);



// -------------------------------  Field Item: PWR_PUCRC_PU15  -----------------------------------
// SVD Line: 3091

//  <item> SFDITEM_FIELD__PWR_PUCRC_PU15
//    <name> PU15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007030) Port C pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRC ) </loc>
//      <o.15..15> PU15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRC_PU14  -----------------------------------
// SVD Line: 3098

//  <item> SFDITEM_FIELD__PWR_PUCRC_PU14
//    <name> PU14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007030) Port C pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRC ) </loc>
//      <o.14..14> PU14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PUCRC_PU13  -----------------------------------
// SVD Line: 3105

//  <item> SFDITEM_FIELD__PWR_PUCRC_PU13
//    <name> PU13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007030) Port C pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRC ) </loc>
//      <o.13..13> PU13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRC_PU7  -----------------------------------
// SVD Line: 3112

//  <item> SFDITEM_FIELD__PWR_PUCRC_PU7
//    <name> PU7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007030) Port C pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRC ) </loc>
//      <o.7..7> PU7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRC_PU6  -----------------------------------
// SVD Line: 3119

//  <item> SFDITEM_FIELD__PWR_PUCRC_PU6
//    <name> PU6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007030) Port C pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRC ) </loc>
//      <o.6..6> PU6
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PUCRC  -----------------------------------
// SVD Line: 3081

//  <rtree> SFDITEM_REG__PWR_PUCRC
//    <name> PUCRC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007030) Power Port C pull-up control  register </i>
//    <loc> ( (unsigned int)((PWR_PUCRC >> 0) & 0xFFFFFFFF), ((PWR_PUCRC = (PWR_PUCRC & ~(0xE0C0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE0C0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PUCRC_PU15 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRC_PU14 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRC_PU13 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRC_PU7 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRC_PU6 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PDCRC  --------------------------------
// SVD Line: 3128

unsigned int PWR_PDCRC __AT (0x40007034);



// -------------------------------  Field Item: PWR_PDCRC_PD15  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD15
//    <name> PD15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.15..15> PD15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRC_PD14  -----------------------------------
// SVD Line: 3145

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD14
//    <name> PD14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.14..14> PD14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRC_PD13  -----------------------------------
// SVD Line: 3152

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD13
//    <name> PD13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.13..13> PD13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRC_PD12  -----------------------------------
// SVD Line: 3159

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD12
//    <name> PD12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.12..12> PD12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRC_PD11  -----------------------------------
// SVD Line: 3166

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD11
//    <name> PD11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.11..11> PD11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_PDCRC_PD10  -----------------------------------
// SVD Line: 3173

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD10
//    <name> PD10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.10..10> PD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD9  -----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD9
//    <name> PD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.9..9> PD9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD8  -----------------------------------
// SVD Line: 3187

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD8
//    <name> PD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.8..8> PD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD7  -----------------------------------
// SVD Line: 3194

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD7
//    <name> PD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.7..7> PD7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD6  -----------------------------------
// SVD Line: 3201

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD6
//    <name> PD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.6..6> PD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD5  -----------------------------------
// SVD Line: 3208

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD5
//    <name> PD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.5..5> PD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD4  -----------------------------------
// SVD Line: 3215

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD4
//    <name> PD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.4..4> PD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD3  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD3
//    <name> PD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.3..3> PD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD2  -----------------------------------
// SVD Line: 3229

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD2
//    <name> PD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.2..2> PD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD1  -----------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD1
//    <name> PD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.1..1> PD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRC_PD0  -----------------------------------
// SVD Line: 3243

//  <item> SFDITEM_FIELD__PWR_PDCRC_PD0
//    <name> PD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007034) Port C pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRC ) </loc>
//      <o.0..0> PD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PDCRC  -----------------------------------
// SVD Line: 3128

//  <rtree> SFDITEM_REG__PWR_PDCRC
//    <name> PDCRC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007034) Power Port C pull-down control  register </i>
//    <loc> ( (unsigned int)((PWR_PDCRC >> 0) & 0xFFFFFFFF), ((PWR_PDCRC = (PWR_PDCRC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD15 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD14 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD13 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD12 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD11 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD10 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD9 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD8 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD7 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD6 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD5 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD4 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD3 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD2 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD1 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRC_PD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PUCRD  --------------------------------
// SVD Line: 3252

unsigned int PWR_PUCRD __AT (0x40007038);



// --------------------------------  Field Item: PWR_PUCRD_PU3  -----------------------------------
// SVD Line: 3262

//  <item> SFDITEM_FIELD__PWR_PUCRD_PU3
//    <name> PU3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007038) Port D pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRD ) </loc>
//      <o.3..3> PU3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRD_PU2  -----------------------------------
// SVD Line: 3269

//  <item> SFDITEM_FIELD__PWR_PUCRD_PU2
//    <name> PU2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007038) Port D pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRD ) </loc>
//      <o.2..2> PU2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRD_PU1  -----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__PWR_PUCRD_PU1
//    <name> PU1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007038) Port D pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRD ) </loc>
//      <o.1..1> PU1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRD_PU0  -----------------------------------
// SVD Line: 3283

//  <item> SFDITEM_FIELD__PWR_PUCRD_PU0
//    <name> PU0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007038) Port D pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRD ) </loc>
//      <o.0..0> PU0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PUCRD  -----------------------------------
// SVD Line: 3252

//  <rtree> SFDITEM_REG__PWR_PUCRD
//    <name> PUCRD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007038) Power Port D pull-up control  register </i>
//    <loc> ( (unsigned int)((PWR_PUCRD >> 0) & 0xFFFFFFFF), ((PWR_PUCRD = (PWR_PUCRD & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PUCRD_PU3 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRD_PU2 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRD_PU1 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRD_PU0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PDCRD  --------------------------------
// SVD Line: 3292

unsigned int PWR_PDCRD __AT (0x4000703C);



// --------------------------------  Field Item: PWR_PDCRD_PD9  -----------------------------------
// SVD Line: 3302

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD9
//    <name> PD9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.9..9> PD9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD8  -----------------------------------
// SVD Line: 3309

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD8
//    <name> PD8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.8..8> PD8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD6  -----------------------------------
// SVD Line: 3316

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD6
//    <name> PD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.6..6> PD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD5  -----------------------------------
// SVD Line: 3323

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD5
//    <name> PD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.5..5> PD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD4  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD4
//    <name> PD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.4..4> PD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD3  -----------------------------------
// SVD Line: 3337

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD3
//    <name> PD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.3..3> PD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD2  -----------------------------------
// SVD Line: 3344

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD2
//    <name> PD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.2..2> PD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD1  -----------------------------------
// SVD Line: 3351

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD1
//    <name> PD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.1..1> PD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRD_PD0  -----------------------------------
// SVD Line: 3358

//  <item> SFDITEM_FIELD__PWR_PDCRD_PD0
//    <name> PD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000703C) Port D pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRD ) </loc>
//      <o.0..0> PD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PDCRD  -----------------------------------
// SVD Line: 3292

//  <rtree> SFDITEM_REG__PWR_PDCRD
//    <name> PDCRD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000703C) Power Port D pull-down control  register </i>
//    <loc> ( (unsigned int)((PWR_PDCRD >> 0) & 0xFFFFFFFF), ((PWR_PDCRD = (PWR_PDCRD & ~(0x37FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x37F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD9 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD8 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD6 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD5 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD4 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD3 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD2 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD1 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRD_PD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PUCRF  --------------------------------
// SVD Line: 3367

unsigned int PWR_PUCRF __AT (0x40007048);



// --------------------------------  Field Item: PWR_PUCRF_PU2  -----------------------------------
// SVD Line: 3377

//  <item> SFDITEM_FIELD__PWR_PUCRF_PU2
//    <name> PU2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007048) Port F pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRF ) </loc>
//      <o.2..2> PU2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRF_PU1  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__PWR_PUCRF_PU1
//    <name> PU1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007048) Port F pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRF ) </loc>
//      <o.1..1> PU1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PUCRF_PU0  -----------------------------------
// SVD Line: 3391

//  <item> SFDITEM_FIELD__PWR_PUCRF_PU0
//    <name> PU0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007048) Port F pull-up bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PUCRF ) </loc>
//      <o.0..0> PU0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PUCRF  -----------------------------------
// SVD Line: 3367

//  <rtree> SFDITEM_REG__PWR_PUCRF
//    <name> PUCRF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007048) Power Port F pull-up control  register </i>
//    <loc> ( (unsigned int)((PWR_PUCRF >> 0) & 0xFFFFFFFF), ((PWR_PUCRF = (PWR_PUCRF & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PUCRF_PU2 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRF_PU1 </item>
//    <item> SFDITEM_FIELD__PWR_PUCRF_PU0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: PWR_PDCRF  --------------------------------
// SVD Line: 3400

unsigned int PWR_PDCRF __AT (0x4000704C);



// --------------------------------  Field Item: PWR_PDCRF_PD2  -----------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__PWR_PDCRF_PD2
//    <name> PD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000704C) Port F pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRF ) </loc>
//      <o.2..2> PD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRF_PD1  -----------------------------------
// SVD Line: 3417

//  <item> SFDITEM_FIELD__PWR_PDCRF_PD1
//    <name> PD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000704C) Port F pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRF ) </loc>
//      <o.1..1> PD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_PDCRF_PD0  -----------------------------------
// SVD Line: 3424

//  <item> SFDITEM_FIELD__PWR_PDCRF_PD0
//    <name> PD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000704C) Port F pull-down bit y  (y=0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_PDCRF ) </loc>
//      <o.0..0> PD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: PWR_PDCRF  -----------------------------------
// SVD Line: 3400

//  <rtree> SFDITEM_REG__PWR_PDCRF
//    <name> PDCRF </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000704C) Power Port F pull-down control  register </i>
//    <loc> ( (unsigned int)((PWR_PDCRF >> 0) & 0xFFFFFFFF), ((PWR_PDCRF = (PWR_PDCRF & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_PDCRF_PD2 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRF_PD1 </item>
//    <item> SFDITEM_FIELD__PWR_PDCRF_PD0 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 2217

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//    <item> SFDITEM_REG__PWR_CR2 </item>
//    <item> SFDITEM_REG__PWR_CR3 </item>
//    <item> SFDITEM_REG__PWR_CR4 </item>
//    <item> SFDITEM_REG__PWR_SR1 </item>
//    <item> SFDITEM_REG__PWR_SR2 </item>
//    <item> SFDITEM_REG__PWR_SCR </item>
//    <item> SFDITEM_REG__PWR_PUCRA </item>
//    <item> SFDITEM_REG__PWR_PDCRA </item>
//    <item> SFDITEM_REG__PWR_PUCRB </item>
//    <item> SFDITEM_REG__PWR_PDCRB </item>
//    <item> SFDITEM_REG__PWR_PUCRC </item>
//    <item> SFDITEM_REG__PWR_PDCRC </item>
//    <item> SFDITEM_REG__PWR_PUCRD </item>
//    <item> SFDITEM_REG__PWR_PDCRD </item>
//    <item> SFDITEM_REG__PWR_PUCRF </item>
//    <item> SFDITEM_REG__PWR_PDCRF </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA_ISR  ---------------------------------
// SVD Line: 3456

unsigned int DMA_ISR __AT (0x40020000);



// --------------------------------  Field Item: DMA_ISR_GIF0  ------------------------------------
// SVD Line: 3465

//  <item> SFDITEM_FIELD__DMA_ISR_GIF0
//    <name> GIF0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020000) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.0..0> GIF0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF1  -----------------------------------
// SVD Line: 3472

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_HTIF2  -----------------------------------
// SVD Line: 3479

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.2..2> HTIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF3  -----------------------------------
// SVD Line: 3485

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020000) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.3..3> TEIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF4  ------------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__DMA_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020000) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.4..4> GIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF5  -----------------------------------
// SVD Line: 3499

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020000) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.5..5> TCIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_HTIF6  -----------------------------------
// SVD Line: 3506

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020000) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.6..6> HTIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TEIF7  -----------------------------------
// SVD Line: 3512

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020000) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.7..7> TEIF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF8  ------------------------------------
// SVD Line: 3519

//  <item> SFDITEM_FIELD__DMA_ISR_GIF8
//    <name> GIF8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020000) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.8..8> GIF8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_TCIF9  -----------------------------------
// SVD Line: 3526

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF9
//    <name> TCIF9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020000) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.9..9> TCIF9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HTIF10  -----------------------------------
// SVD Line: 3533

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF10
//    <name> HTIF10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020000) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.10..10> HTIF10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TEIF11  -----------------------------------
// SVD Line: 3539

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF11
//    <name> TEIF11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020000) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.11..11> TEIF11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF12  -----------------------------------
// SVD Line: 3546

//  <item> SFDITEM_FIELD__DMA_ISR_GIF12
//    <name> GIF12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020000) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.12..12> GIF12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TCIF13  -----------------------------------
// SVD Line: 3553

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF13
//    <name> TCIF13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020000) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.13..13> TCIF13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HTIF14  -----------------------------------
// SVD Line: 3560

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF14
//    <name> HTIF14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020000) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.14..14> HTIF14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TEIF15  -----------------------------------
// SVD Line: 3566

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF15
//    <name> TEIF15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020000) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.15..15> TEIF15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF16  -----------------------------------
// SVD Line: 3573

//  <item> SFDITEM_FIELD__DMA_ISR_GIF16
//    <name> GIF16 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020000) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.16..16> GIF16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TCIF17  -----------------------------------
// SVD Line: 3580

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF17
//    <name> TCIF17 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020000) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.17..17> TCIF17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HTIF18  -----------------------------------
// SVD Line: 3587

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF18
//    <name> HTIF18 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020000) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.18..18> HTIF18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TEIF19  -----------------------------------
// SVD Line: 3593

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF19
//    <name> TEIF19 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020000) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.19..19> TEIF19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF20  -----------------------------------
// SVD Line: 3600

//  <item> SFDITEM_FIELD__DMA_ISR_GIF20
//    <name> GIF20 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020000) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.20..20> GIF20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TCIF21  -----------------------------------
// SVD Line: 3607

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF21
//    <name> TCIF21 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020000) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.21..21> TCIF21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HTIF22  -----------------------------------
// SVD Line: 3614

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF22
//    <name> HTIF22 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020000) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.22..22> HTIF22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TEIF23  -----------------------------------
// SVD Line: 3620

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF23
//    <name> TEIF23 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020000) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.23..23> TEIF23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_ISR_GIF24  -----------------------------------
// SVD Line: 3627

//  <item> SFDITEM_FIELD__DMA_ISR_GIF24
//    <name> GIF24 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020000) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.24..24> GIF24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TCIF25  -----------------------------------
// SVD Line: 3634

//  <item> SFDITEM_FIELD__DMA_ISR_TCIF25
//    <name> TCIF25 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020000) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.25..25> TCIF25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_HTIF26  -----------------------------------
// SVD Line: 3641

//  <item> SFDITEM_FIELD__DMA_ISR_HTIF26
//    <name> HTIF26 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020000) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.26..26> HTIF26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_ISR_TEIF27  -----------------------------------
// SVD Line: 3647

//  <item> SFDITEM_FIELD__DMA_ISR_TEIF27
//    <name> TEIF27 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020000) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_ISR ) </loc>
//      <o.27..27> TEIF27
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DMA_ISR  ------------------------------------
// SVD Line: 3456

//  <rtree> SFDITEM_REG__DMA_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020000) low interrupt status register </i>
//    <loc> ( (unsigned int)((DMA_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF0 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF7 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF8 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF9 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF10 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF11 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF12 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF13 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF14 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF15 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF16 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF17 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF18 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF19 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF20 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF21 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF22 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF23 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_GIF24 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TCIF25 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_HTIF26 </item>
//    <item> SFDITEM_FIELD__DMA_ISR_TEIF27 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_IFCR  --------------------------------
// SVD Line: 3656

unsigned int DMA_IFCR __AT (0x40020004);



// -------------------------------  Field Item: DMA_IFCR_CGIF0  -----------------------------------
// SVD Line: 3665

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF0
//    <name> CGIF0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020004) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.0..0> CGIF0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF1  ----------------------------------
// SVD Line: 3672

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020004) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CHTIF2  ----------------------------------
// SVD Line: 3679

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020004) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.2..2> CHTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF3  ----------------------------------
// SVD Line: 3685

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020004) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.3..3> CTEIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF4  -----------------------------------
// SVD Line: 3692

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020004) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.4..4> CGIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF5  ----------------------------------
// SVD Line: 3699

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020004) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.5..5> CTCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CHTIF6  ----------------------------------
// SVD Line: 3706

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020004) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.6..6> CHTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTEIF7  ----------------------------------
// SVD Line: 3712

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020004) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.7..7> CTEIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF8  -----------------------------------
// SVD Line: 3719

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF8
//    <name> CGIF8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020004) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.8..8> CGIF8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CTCIF9  ----------------------------------
// SVD Line: 3726

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF9
//    <name> CTCIF9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020004) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.9..9> CTCIF9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHTIF10  ----------------------------------
// SVD Line: 3733

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF10
//    <name> CHTIF10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020004) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.10..10> CHTIF10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTEIF11  ----------------------------------
// SVD Line: 3739

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF11
//    <name> CTEIF11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020004) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.11..11> CTEIF11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF12  ----------------------------------
// SVD Line: 3746

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF12
//    <name> CGIF12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020004) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.12..12> CGIF12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTCIF13  ----------------------------------
// SVD Line: 3753

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF13
//    <name> CTCIF13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020004) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.13..13> CTCIF13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHTIF14  ----------------------------------
// SVD Line: 3760

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF14
//    <name> CHTIF14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020004) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.14..14> CHTIF14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTEIF15  ----------------------------------
// SVD Line: 3766

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF15
//    <name> CTEIF15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020004) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.15..15> CTEIF15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF16  ----------------------------------
// SVD Line: 3773

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF16
//    <name> CGIF16 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020004) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.16..16> CGIF16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTCIF17  ----------------------------------
// SVD Line: 3780

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF17
//    <name> CTCIF17 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020004) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.17..17> CTCIF17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHTIF18  ----------------------------------
// SVD Line: 3787

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF18
//    <name> CHTIF18 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020004) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.18..18> CHTIF18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTEIF19  ----------------------------------
// SVD Line: 3793

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF19
//    <name> CTEIF19 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020004) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.19..19> CTEIF19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF20  ----------------------------------
// SVD Line: 3800

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF20
//    <name> CGIF20 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020004) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.20..20> CGIF20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTCIF21  ----------------------------------
// SVD Line: 3807

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF21
//    <name> CTCIF21 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020004) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.21..21> CTCIF21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHTIF22  ----------------------------------
// SVD Line: 3814

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF22
//    <name> CHTIF22 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020004) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.22..22> CHTIF22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTEIF23  ----------------------------------
// SVD Line: 3820

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF23
//    <name> CTEIF23 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020004) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.23..23> CTEIF23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_IFCR_CGIF24  ----------------------------------
// SVD Line: 3827

//  <item> SFDITEM_FIELD__DMA_IFCR_CGIF24
//    <name> CGIF24 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020004) Channel global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.24..24> CGIF24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTCIF25  ----------------------------------
// SVD Line: 3834

//  <item> SFDITEM_FIELD__DMA_IFCR_CTCIF25
//    <name> CTCIF25 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020004) Channel transfer complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.25..25> CTCIF25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CHTIF26  ----------------------------------
// SVD Line: 3841

//  <item> SFDITEM_FIELD__DMA_IFCR_CHTIF26
//    <name> CHTIF26 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020004) Channel half transfer flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.26..26> CHTIF26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA_IFCR_CTEIF27  ----------------------------------
// SVD Line: 3847

//  <item> SFDITEM_FIELD__DMA_IFCR_CTEIF27
//    <name> CTEIF27 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020004) Channel transfer error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_IFCR ) </loc>
//      <o.27..27> CTEIF27
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_IFCR  ------------------------------------
// SVD Line: 3656

//  <rtree> SFDITEM_REG__DMA_IFCR
//    <name> IFCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020004) high interrupt status register </i>
//    <loc> ( (unsigned int)((DMA_IFCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF0 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF7 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF8 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF9 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF10 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF11 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF12 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF13 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF14 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF15 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF16 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF17 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF18 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF19 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF20 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF21 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF22 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF23 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CGIF24 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTCIF25 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CHTIF26 </item>
//    <item> SFDITEM_FIELD__DMA_IFCR_CTEIF27 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR1  --------------------------------
// SVD Line: 3856

unsigned int DMA_CCR1 __AT (0x40020008);



// ---------------------------------  Field Item: DMA_CCR1_EN  ------------------------------------
// SVD Line: 3866

//  <item> SFDITEM_FIELD__DMA_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_TCIE  -----------------------------------
// SVD Line: 3872

//  <item> SFDITEM_FIELD__DMA_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_HTIE  -----------------------------------
// SVD Line: 3879

//  <item> SFDITEM_FIELD__DMA_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020008) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_TEIE  -----------------------------------
// SVD Line: 3886

//  <item> SFDITEM_FIELD__DMA_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020008) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_DIR  ------------------------------------
// SVD Line: 3893

//  <item> SFDITEM_FIELD__DMA_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_CIRC  -----------------------------------
// SVD Line: 3899

//  <item> SFDITEM_FIELD__DMA_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020008) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_PINC  -----------------------------------
// SVD Line: 3905

//  <item> SFDITEM_FIELD__DMA_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020008) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR1_MINC  -----------------------------------
// SVD Line: 3911

//  <item> SFDITEM_FIELD__DMA_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020008) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_PSIZE  -----------------------------------
// SVD Line: 3917

//  <item> SFDITEM_FIELD__DMA_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 8) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR1_MSIZE  -----------------------------------
// SVD Line: 3923

//  <item> SFDITEM_FIELD__DMA_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 10) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR1_PL  ------------------------------------
// SVD Line: 3929

//  <item> SFDITEM_FIELD__DMA_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR1 >> 12) & 0x3), ((DMA_CCR1 = (DMA_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR1_MEM2MEM  ----------------------------------
// SVD Line: 3935

//  <item> SFDITEM_FIELD__DMA_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020008) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR1  ------------------------------------
// SVD Line: 3856

//  <rtree> SFDITEM_REG__DMA_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CCR1 >> 0) & 0xFFFFFFFF), ((DMA_CCR1 = (DMA_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR1_MEM2MEM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR2  --------------------------------
// SVD Line: 3943

unsigned int DMA_CCR2 __AT (0x4002001C);



// ---------------------------------  Field Item: DMA_CCR2_EN  ------------------------------------
// SVD Line: 3953

//  <item> SFDITEM_FIELD__DMA_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_TCIE  -----------------------------------
// SVD Line: 3959

//  <item> SFDITEM_FIELD__DMA_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_HTIE  -----------------------------------
// SVD Line: 3966

//  <item> SFDITEM_FIELD__DMA_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_TEIE  -----------------------------------
// SVD Line: 3973

//  <item> SFDITEM_FIELD__DMA_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_DIR  ------------------------------------
// SVD Line: 3980

//  <item> SFDITEM_FIELD__DMA_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_CIRC  -----------------------------------
// SVD Line: 3986

//  <item> SFDITEM_FIELD__DMA_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_PINC  -----------------------------------
// SVD Line: 3992

//  <item> SFDITEM_FIELD__DMA_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR2_MINC  -----------------------------------
// SVD Line: 3998

//  <item> SFDITEM_FIELD__DMA_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_PSIZE  -----------------------------------
// SVD Line: 4004

//  <item> SFDITEM_FIELD__DMA_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002001C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 8) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR2_MSIZE  -----------------------------------
// SVD Line: 4010

//  <item> SFDITEM_FIELD__DMA_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002001C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 10) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR2_PL  ------------------------------------
// SVD Line: 4016

//  <item> SFDITEM_FIELD__DMA_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002001C) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR2 >> 12) & 0x3), ((DMA_CCR2 = (DMA_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR2_MEM2MEM  ----------------------------------
// SVD Line: 4022

//  <item> SFDITEM_FIELD__DMA_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR2  ------------------------------------
// SVD Line: 3943

//  <rtree> SFDITEM_REG__DMA_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CCR2 >> 0) & 0xFFFFFFFF), ((DMA_CCR2 = (DMA_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR2_MEM2MEM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR3  --------------------------------
// SVD Line: 4030

unsigned int DMA_CCR3 __AT (0x40020030);



// ---------------------------------  Field Item: DMA_CCR3_EN  ------------------------------------
// SVD Line: 4040

//  <item> SFDITEM_FIELD__DMA_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020030) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_TCIE  -----------------------------------
// SVD Line: 4046

//  <item> SFDITEM_FIELD__DMA_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_HTIE  -----------------------------------
// SVD Line: 4053

//  <item> SFDITEM_FIELD__DMA_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_TEIE  -----------------------------------
// SVD Line: 4060

//  <item> SFDITEM_FIELD__DMA_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_DIR  ------------------------------------
// SVD Line: 4067

//  <item> SFDITEM_FIELD__DMA_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_CIRC  -----------------------------------
// SVD Line: 4073

//  <item> SFDITEM_FIELD__DMA_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_PINC  -----------------------------------
// SVD Line: 4079

//  <item> SFDITEM_FIELD__DMA_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR3_MINC  -----------------------------------
// SVD Line: 4085

//  <item> SFDITEM_FIELD__DMA_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020030) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_PSIZE  -----------------------------------
// SVD Line: 4091

//  <item> SFDITEM_FIELD__DMA_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020030) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 8) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR3_MSIZE  -----------------------------------
// SVD Line: 4097

//  <item> SFDITEM_FIELD__DMA_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020030) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 10) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR3_PL  ------------------------------------
// SVD Line: 4103

//  <item> SFDITEM_FIELD__DMA_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020030) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR3 >> 12) & 0x3), ((DMA_CCR3 = (DMA_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR3_MEM2MEM  ----------------------------------
// SVD Line: 4109

//  <item> SFDITEM_FIELD__DMA_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020030) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR3  ------------------------------------
// SVD Line: 4030

//  <rtree> SFDITEM_REG__DMA_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CCR3 >> 0) & 0xFFFFFFFF), ((DMA_CCR3 = (DMA_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR3_MEM2MEM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR4  --------------------------------
// SVD Line: 4117

unsigned int DMA_CCR4 __AT (0x40020044);



// ---------------------------------  Field Item: DMA_CCR4_EN  ------------------------------------
// SVD Line: 4127

//  <item> SFDITEM_FIELD__DMA_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020044) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR4_TCIE  -----------------------------------
// SVD Line: 4133

//  <item> SFDITEM_FIELD__DMA_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020044) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR4_HTIE  -----------------------------------
// SVD Line: 4140

//  <item> SFDITEM_FIELD__DMA_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020044) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR4_TEIE  -----------------------------------
// SVD Line: 4147

//  <item> SFDITEM_FIELD__DMA_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020044) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR4_DIR  ------------------------------------
// SVD Line: 4154

//  <item> SFDITEM_FIELD__DMA_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020044) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR4_CIRC  -----------------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__DMA_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020044) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR4_PINC  -----------------------------------
// SVD Line: 4166

//  <item> SFDITEM_FIELD__DMA_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020044) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR4_MINC  -----------------------------------
// SVD Line: 4172

//  <item> SFDITEM_FIELD__DMA_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020044) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR4_PSIZE  -----------------------------------
// SVD Line: 4178

//  <item> SFDITEM_FIELD__DMA_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020044) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR4 >> 8) & 0x3), ((DMA_CCR4 = (DMA_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR4_MSIZE  -----------------------------------
// SVD Line: 4184

//  <item> SFDITEM_FIELD__DMA_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020044) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR4 >> 10) & 0x3), ((DMA_CCR4 = (DMA_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR4_PL  ------------------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__DMA_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020044) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR4 >> 12) & 0x3), ((DMA_CCR4 = (DMA_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR4_MEM2MEM  ----------------------------------
// SVD Line: 4196

//  <item> SFDITEM_FIELD__DMA_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020044) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR4  ------------------------------------
// SVD Line: 4117

//  <rtree> SFDITEM_REG__DMA_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020044) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CCR4 >> 0) & 0xFFFFFFFF), ((DMA_CCR4 = (DMA_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR4_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR4_MEM2MEM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DMA_CCR5  --------------------------------
// SVD Line: 4204

unsigned int DMA_CCR5 __AT (0x40020058);



// ---------------------------------  Field Item: DMA_CCR5_EN  ------------------------------------
// SVD Line: 4214

//  <item> SFDITEM_FIELD__DMA_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020058) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR5_TCIE  -----------------------------------
// SVD Line: 4220

//  <item> SFDITEM_FIELD__DMA_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020058) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR5_HTIE  -----------------------------------
// SVD Line: 4227

//  <item> SFDITEM_FIELD__DMA_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020058) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR5_TEIE  -----------------------------------
// SVD Line: 4234

//  <item> SFDITEM_FIELD__DMA_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020058) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR5_DIR  ------------------------------------
// SVD Line: 4241

//  <item> SFDITEM_FIELD__DMA_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020058) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR5_CIRC  -----------------------------------
// SVD Line: 4247

//  <item> SFDITEM_FIELD__DMA_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020058) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR5_PINC  -----------------------------------
// SVD Line: 4253

//  <item> SFDITEM_FIELD__DMA_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020058) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA_CCR5_MINC  -----------------------------------
// SVD Line: 4259

//  <item> SFDITEM_FIELD__DMA_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020058) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR5_PSIZE  -----------------------------------
// SVD Line: 4265

//  <item> SFDITEM_FIELD__DMA_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020058) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR5 >> 8) & 0x3), ((DMA_CCR5 = (DMA_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA_CCR5_MSIZE  -----------------------------------
// SVD Line: 4271

//  <item> SFDITEM_FIELD__DMA_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020058) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR5 >> 10) & 0x3), ((DMA_CCR5 = (DMA_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DMA_CCR5_PL  ------------------------------------
// SVD Line: 4277

//  <item> SFDITEM_FIELD__DMA_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020058) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA_CCR5 >> 12) & 0x3), ((DMA_CCR5 = (DMA_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA_CCR5_MEM2MEM  ----------------------------------
// SVD Line: 4283

//  <item> SFDITEM_FIELD__DMA_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020058) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CCR5  ------------------------------------
// SVD Line: 4204

//  <rtree> SFDITEM_REG__DMA_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020058) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CCR5 >> 0) & 0xFFFFFFFF), ((DMA_CCR5 = (DMA_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CCR5_EN </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA_CCR5_MEM2MEM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR1  -------------------------------
// SVD Line: 4291

unsigned int DMA_CNDTR1 __AT (0x4002000C);



// -------------------------------  Field Item: DMA_CNDTR1_NDT  -----------------------------------
// SVD Line: 4301

//  <item> SFDITEM_FIELD__DMA_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002000C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR1 >> 0) & 0xFFFF), ((DMA_CNDTR1 = (DMA_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR1  -----------------------------------
// SVD Line: 4291

//  <rtree> SFDITEM_REG__DMA_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) DMA channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR1 = (DMA_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR2  -------------------------------
// SVD Line: 4309

unsigned int DMA_CNDTR2 __AT (0x40020020);



// -------------------------------  Field Item: DMA_CNDTR2_NDT  -----------------------------------
// SVD Line: 4319

//  <item> SFDITEM_FIELD__DMA_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020020) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR2 >> 0) & 0xFFFF), ((DMA_CNDTR2 = (DMA_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR2  -----------------------------------
// SVD Line: 4309

//  <rtree> SFDITEM_REG__DMA_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) DMA channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR2 = (DMA_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR3  -------------------------------
// SVD Line: 4327

unsigned int DMA_CNDTR3 __AT (0x40020034);



// -------------------------------  Field Item: DMA_CNDTR3_NDT  -----------------------------------
// SVD Line: 4337

//  <item> SFDITEM_FIELD__DMA_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020034) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR3 >> 0) & 0xFFFF), ((DMA_CNDTR3 = (DMA_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR3  -----------------------------------
// SVD Line: 4327

//  <rtree> SFDITEM_REG__DMA_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR3 = (DMA_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR4  -------------------------------
// SVD Line: 4345

unsigned int DMA_CNDTR4 __AT (0x40020048);



// -------------------------------  Field Item: DMA_CNDTR4_NDT  -----------------------------------
// SVD Line: 4355

//  <item> SFDITEM_FIELD__DMA_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020048) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR4 >> 0) & 0xFFFF), ((DMA_CNDTR4 = (DMA_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR4  -----------------------------------
// SVD Line: 4345

//  <rtree> SFDITEM_REG__DMA_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020048) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR4 = (DMA_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CNDTR5  -------------------------------
// SVD Line: 4363

unsigned int DMA_CNDTR5 __AT (0x4002005C);



// -------------------------------  Field Item: DMA_CNDTR5_NDT  -----------------------------------
// SVD Line: 4373

//  <item> SFDITEM_FIELD__DMA_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002005C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA_CNDTR5 >> 0) & 0xFFFF), ((DMA_CNDTR5 = (DMA_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA_CNDTR5  -----------------------------------
// SVD Line: 4363

//  <rtree> SFDITEM_REG__DMA_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) DMA channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA_CNDTR5 = (DMA_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR1  --------------------------------
// SVD Line: 4381

unsigned int DMA_CPAR1 __AT (0x40020010);



// --------------------------------  Field Item: DMA_CPAR1_PA  ------------------------------------
// SVD Line: 4391

//  <item> SFDITEM_FIELD__DMA_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA_CPAR1 = (DMA_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR1  -----------------------------------
// SVD Line: 4381

//  <rtree> SFDITEM_REG__DMA_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) DMA channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA_CPAR1 = (DMA_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR2  --------------------------------
// SVD Line: 4399

unsigned int DMA_CPAR2 __AT (0x40020024);



// --------------------------------  Field Item: DMA_CPAR2_PA  ------------------------------------
// SVD Line: 4409

//  <item> SFDITEM_FIELD__DMA_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA_CPAR2 = (DMA_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR2  -----------------------------------
// SVD Line: 4399

//  <rtree> SFDITEM_REG__DMA_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) DMA channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA_CPAR2 = (DMA_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR3  --------------------------------
// SVD Line: 4417

unsigned int DMA_CPAR3 __AT (0x40020038);



// --------------------------------  Field Item: DMA_CPAR3_PA  ------------------------------------
// SVD Line: 4427

//  <item> SFDITEM_FIELD__DMA_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA_CPAR3 = (DMA_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR3  -----------------------------------
// SVD Line: 4417

//  <rtree> SFDITEM_REG__DMA_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) DMA channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA_CPAR3 = (DMA_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR4  --------------------------------
// SVD Line: 4435

unsigned int DMA_CPAR4 __AT (0x4002004C);



// --------------------------------  Field Item: DMA_CPAR4_PA  ------------------------------------
// SVD Line: 4445

//  <item> SFDITEM_FIELD__DMA_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA_CPAR4 = (DMA_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR4  -----------------------------------
// SVD Line: 4435

//  <rtree> SFDITEM_REG__DMA_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) DMA channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA_CPAR4 = (DMA_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CPAR5  --------------------------------
// SVD Line: 4453

unsigned int DMA_CPAR5 __AT (0x40020060);



// --------------------------------  Field Item: DMA_CPAR5_PA  ------------------------------------
// SVD Line: 4463

//  <item> SFDITEM_FIELD__DMA_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA_CPAR5 = (DMA_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CPAR5  -----------------------------------
// SVD Line: 4453

//  <rtree> SFDITEM_REG__DMA_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) DMA channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA_CPAR5 = (DMA_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR1  --------------------------------
// SVD Line: 4471

unsigned int DMA_CMAR1 __AT (0x40020014);



// --------------------------------  Field Item: DMA_CMAR1_MA  ------------------------------------
// SVD Line: 4481

//  <item> SFDITEM_FIELD__DMA_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA_CMAR1 = (DMA_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR1  -----------------------------------
// SVD Line: 4471

//  <rtree> SFDITEM_REG__DMA_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) DMA channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA_CMAR1 = (DMA_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR2  --------------------------------
// SVD Line: 4489

unsigned int DMA_CMAR2 __AT (0x40020028);



// --------------------------------  Field Item: DMA_CMAR2_MA  ------------------------------------
// SVD Line: 4499

//  <item> SFDITEM_FIELD__DMA_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA_CMAR2 = (DMA_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR2  -----------------------------------
// SVD Line: 4489

//  <rtree> SFDITEM_REG__DMA_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) DMA channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA_CMAR2 = (DMA_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR3  --------------------------------
// SVD Line: 4507

unsigned int DMA_CMAR3 __AT (0x4002003C);



// --------------------------------  Field Item: DMA_CMAR3_MA  ------------------------------------
// SVD Line: 4517

//  <item> SFDITEM_FIELD__DMA_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA_CMAR3 = (DMA_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR3  -----------------------------------
// SVD Line: 4507

//  <rtree> SFDITEM_REG__DMA_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) DMA channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA_CMAR3 = (DMA_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR4  --------------------------------
// SVD Line: 4525

unsigned int DMA_CMAR4 __AT (0x40020050);



// --------------------------------  Field Item: DMA_CMAR4_MA  ------------------------------------
// SVD Line: 4535

//  <item> SFDITEM_FIELD__DMA_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA_CMAR4 = (DMA_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR4  -----------------------------------
// SVD Line: 4525

//  <rtree> SFDITEM_REG__DMA_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) DMA channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA_CMAR4 = (DMA_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA_CMAR5  --------------------------------
// SVD Line: 4543

unsigned int DMA_CMAR5 __AT (0x40020064);



// --------------------------------  Field Item: DMA_CMAR5_MA  ------------------------------------
// SVD Line: 4553

//  <item> SFDITEM_FIELD__DMA_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA_CMAR5 = (DMA_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DMA_CMAR5  -----------------------------------
// SVD Line: 4543

//  <rtree> SFDITEM_REG__DMA_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) DMA channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA_CMAR5 = (DMA_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA  --------------------------------------
// SVD Line: 3435

//  <view> DMA
//    <name> DMA </name>
//    <item> SFDITEM_REG__DMA_ISR </item>
//    <item> SFDITEM_REG__DMA_IFCR </item>
//    <item> SFDITEM_REG__DMA_CCR1 </item>
//    <item> SFDITEM_REG__DMA_CCR2 </item>
//    <item> SFDITEM_REG__DMA_CCR3 </item>
//    <item> SFDITEM_REG__DMA_CCR4 </item>
//    <item> SFDITEM_REG__DMA_CCR5 </item>
//    <item> SFDITEM_REG__DMA_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA_CPAR1 </item>
//    <item> SFDITEM_REG__DMA_CPAR2 </item>
//    <item> SFDITEM_REG__DMA_CPAR3 </item>
//    <item> SFDITEM_REG__DMA_CPAR4 </item>
//    <item> SFDITEM_REG__DMA_CPAR5 </item>
//    <item> SFDITEM_REG__DMA_CMAR1 </item>
//    <item> SFDITEM_REG__DMA_CMAR2 </item>
//    <item> SFDITEM_REG__DMA_CMAR3 </item>
//    <item> SFDITEM_REG__DMA_CMAR4 </item>
//    <item> SFDITEM_REG__DMA_CMAR5 </item>
//  </view>
//  


// ---------------------------  Register Item Address: DMAMUX_C0CR  -------------------------------
// SVD Line: 4580

unsigned int DMAMUX_C0CR __AT (0x40020800);



// ----------------------------  Field Item: DMAMUX_C0CR_DMAREQ_ID  -------------------------------
// SVD Line: 4590

//  <item> SFDITEM_FIELD__DMAMUX_C0CR_DMAREQ_ID
//    <name> DMAREQ_ID </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020800) Input DMA request line  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C0CR >> 0) & 0xFF), ((DMAMUX_C0CR = (DMAMUX_C0CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C0CR_SOIE  ----------------------------------
// SVD Line: 4597

//  <item> SFDITEM_FIELD__DMAMUX_C0CR_SOIE
//    <name> SOIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020800) Interrupt enable at synchronization  event overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C0CR ) </loc>
//      <o.8..8> SOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C0CR_EGE  ----------------------------------
// SVD Line: 4604

//  <item> SFDITEM_FIELD__DMAMUX_C0CR_EGE
//    <name> EGE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020800) Event generation  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C0CR ) </loc>
//      <o.9..9> EGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C0CR_SE  -----------------------------------
// SVD Line: 4611

//  <item> SFDITEM_FIELD__DMAMUX_C0CR_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020800) Synchronous operating mode  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C0CR ) </loc>
//      <o.16..16> SE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C0CR_SPOL  ----------------------------------
// SVD Line: 4618

//  <item> SFDITEM_FIELD__DMAMUX_C0CR_SPOL
//    <name> SPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020800) Synchronization event type selector  Defines the synchronization event on the selected  synchronization input: </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C0CR >> 17) & 0x3), ((DMAMUX_C0CR = (DMAMUX_C0CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C0CR_NBREQ  ---------------------------------
// SVD Line: 4626

//  <item> SFDITEM_FIELD__DMAMUX_C0CR_NBREQ
//    <name> NBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020800) Number of DMA requests to forward  Defines the number of DMA requests forwarded before  output event is generated. In synchronous mode, it  also defines the number of DMA requests to forward  after a synchronization event, then stop forwarding.  The actual number of DMA requests forwarded is  NBREQ+1. Note: This field can only be written when  both SE and EGE bits are reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C0CR >> 19) & 0x1F), ((DMAMUX_C0CR = (DMAMUX_C0CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_C0CR_SYNC_ID  --------------------------------
// SVD Line: 4639

//  <item> SFDITEM_FIELD__DMAMUX_C0CR_SYNC_ID
//    <name> SYNC_ID </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020800) Synchronization input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C0CR >> 24) & 0x1F), ((DMAMUX_C0CR = (DMAMUX_C0CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_C0CR  ----------------------------------
// SVD Line: 4580

//  <rtree> SFDITEM_REG__DMAMUX_C0CR
//    <name> C0CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020800) DMAMux - DMA request line multiplexer  channel x control register </i>
//    <loc> ( (unsigned int)((DMAMUX_C0CR >> 0) & 0xFFFFFFFF), ((DMAMUX_C0CR = (DMAMUX_C0CR & ~(0x1FFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_C0CR_DMAREQ_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_C0CR_SOIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C0CR_EGE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C0CR_SE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C0CR_SPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_C0CR_NBREQ </item>
//    <item> SFDITEM_FIELD__DMAMUX_C0CR_SYNC_ID </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_C1CR  -------------------------------
// SVD Line: 4648

unsigned int DMAMUX_C1CR __AT (0x40020804);



// ----------------------------  Field Item: DMAMUX_C1CR_DMAREQ_ID  -------------------------------
// SVD Line: 4658

//  <item> SFDITEM_FIELD__DMAMUX_C1CR_DMAREQ_ID
//    <name> DMAREQ_ID </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020804) Input DMA request line  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C1CR >> 0) & 0xFF), ((DMAMUX_C1CR = (DMAMUX_C1CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C1CR_SOIE  ----------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__DMAMUX_C1CR_SOIE
//    <name> SOIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020804) Interrupt enable at synchronization  event overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C1CR ) </loc>
//      <o.8..8> SOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C1CR_EGE  ----------------------------------
// SVD Line: 4672

//  <item> SFDITEM_FIELD__DMAMUX_C1CR_EGE
//    <name> EGE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020804) Event generation  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C1CR ) </loc>
//      <o.9..9> EGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C1CR_SE  -----------------------------------
// SVD Line: 4679

//  <item> SFDITEM_FIELD__DMAMUX_C1CR_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020804) Synchronous operating mode  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C1CR ) </loc>
//      <o.16..16> SE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C1CR_SPOL  ----------------------------------
// SVD Line: 4686

//  <item> SFDITEM_FIELD__DMAMUX_C1CR_SPOL
//    <name> SPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020804) Synchronization event type selector  Defines the synchronization event on the selected  synchronization input: </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C1CR >> 17) & 0x3), ((DMAMUX_C1CR = (DMAMUX_C1CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C1CR_NBREQ  ---------------------------------
// SVD Line: 4694

//  <item> SFDITEM_FIELD__DMAMUX_C1CR_NBREQ
//    <name> NBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020804) Number of DMA requests to forward  Defines the number of DMA requests forwarded before  output event is generated. In synchronous mode, it  also defines the number of DMA requests to forward  after a synchronization event, then stop forwarding.  The actual number of DMA requests forwarded is  NBREQ+1. Note: This field can only be written when  both SE and EGE bits are reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C1CR >> 19) & 0x1F), ((DMAMUX_C1CR = (DMAMUX_C1CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_C1CR_SYNC_ID  --------------------------------
// SVD Line: 4707

//  <item> SFDITEM_FIELD__DMAMUX_C1CR_SYNC_ID
//    <name> SYNC_ID </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020804) Synchronization input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C1CR >> 24) & 0x1F), ((DMAMUX_C1CR = (DMAMUX_C1CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_C1CR  ----------------------------------
// SVD Line: 4648

//  <rtree> SFDITEM_REG__DMAMUX_C1CR
//    <name> C1CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020804) DMAMux - DMA request line multiplexer  channel x control register </i>
//    <loc> ( (unsigned int)((DMAMUX_C1CR >> 0) & 0xFFFFFFFF), ((DMAMUX_C1CR = (DMAMUX_C1CR & ~(0x1FFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_C1CR_DMAREQ_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_C1CR_SOIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C1CR_EGE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C1CR_SE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C1CR_SPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_C1CR_NBREQ </item>
//    <item> SFDITEM_FIELD__DMAMUX_C1CR_SYNC_ID </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_C2CR  -------------------------------
// SVD Line: 4716

unsigned int DMAMUX_C2CR __AT (0x40020808);



// ----------------------------  Field Item: DMAMUX_C2CR_DMAREQ_ID  -------------------------------
// SVD Line: 4726

//  <item> SFDITEM_FIELD__DMAMUX_C2CR_DMAREQ_ID
//    <name> DMAREQ_ID </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020808) Input DMA request line  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C2CR >> 0) & 0xFF), ((DMAMUX_C2CR = (DMAMUX_C2CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C2CR_SOIE  ----------------------------------
// SVD Line: 4733

//  <item> SFDITEM_FIELD__DMAMUX_C2CR_SOIE
//    <name> SOIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020808) Interrupt enable at synchronization  event overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C2CR ) </loc>
//      <o.8..8> SOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C2CR_EGE  ----------------------------------
// SVD Line: 4740

//  <item> SFDITEM_FIELD__DMAMUX_C2CR_EGE
//    <name> EGE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020808) Event generation  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C2CR ) </loc>
//      <o.9..9> EGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C2CR_SE  -----------------------------------
// SVD Line: 4747

//  <item> SFDITEM_FIELD__DMAMUX_C2CR_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020808) Synchronous operating mode  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C2CR ) </loc>
//      <o.16..16> SE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C2CR_SPOL  ----------------------------------
// SVD Line: 4754

//  <item> SFDITEM_FIELD__DMAMUX_C2CR_SPOL
//    <name> SPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020808) Synchronization event type selector  Defines the synchronization event on the selected  synchronization input: </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C2CR >> 17) & 0x3), ((DMAMUX_C2CR = (DMAMUX_C2CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C2CR_NBREQ  ---------------------------------
// SVD Line: 4762

//  <item> SFDITEM_FIELD__DMAMUX_C2CR_NBREQ
//    <name> NBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020808) Number of DMA requests to forward  Defines the number of DMA requests forwarded before  output event is generated. In synchronous mode, it  also defines the number of DMA requests to forward  after a synchronization event, then stop forwarding.  The actual number of DMA requests forwarded is  NBREQ+1. Note: This field can only be written when  both SE and EGE bits are reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C2CR >> 19) & 0x1F), ((DMAMUX_C2CR = (DMAMUX_C2CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_C2CR_SYNC_ID  --------------------------------
// SVD Line: 4775

//  <item> SFDITEM_FIELD__DMAMUX_C2CR_SYNC_ID
//    <name> SYNC_ID </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020808) Synchronization input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C2CR >> 24) & 0x1F), ((DMAMUX_C2CR = (DMAMUX_C2CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_C2CR  ----------------------------------
// SVD Line: 4716

//  <rtree> SFDITEM_REG__DMAMUX_C2CR
//    <name> C2CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020808) DMAMux - DMA request line multiplexer  channel x control register </i>
//    <loc> ( (unsigned int)((DMAMUX_C2CR >> 0) & 0xFFFFFFFF), ((DMAMUX_C2CR = (DMAMUX_C2CR & ~(0x1FFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_C2CR_DMAREQ_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_C2CR_SOIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C2CR_EGE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C2CR_SE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C2CR_SPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_C2CR_NBREQ </item>
//    <item> SFDITEM_FIELD__DMAMUX_C2CR_SYNC_ID </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_C3CR  -------------------------------
// SVD Line: 4784

unsigned int DMAMUX_C3CR __AT (0x4002080C);



// ----------------------------  Field Item: DMAMUX_C3CR_DMAREQ_ID  -------------------------------
// SVD Line: 4794

//  <item> SFDITEM_FIELD__DMAMUX_C3CR_DMAREQ_ID
//    <name> DMAREQ_ID </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4002080C) Input DMA request line  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C3CR >> 0) & 0xFF), ((DMAMUX_C3CR = (DMAMUX_C3CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C3CR_SOIE  ----------------------------------
// SVD Line: 4801

//  <item> SFDITEM_FIELD__DMAMUX_C3CR_SOIE
//    <name> SOIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002080C) Interrupt enable at synchronization  event overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C3CR ) </loc>
//      <o.8..8> SOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C3CR_EGE  ----------------------------------
// SVD Line: 4808

//  <item> SFDITEM_FIELD__DMAMUX_C3CR_EGE
//    <name> EGE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002080C) Event generation  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C3CR ) </loc>
//      <o.9..9> EGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C3CR_SE  -----------------------------------
// SVD Line: 4815

//  <item> SFDITEM_FIELD__DMAMUX_C3CR_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002080C) Synchronous operating mode  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C3CR ) </loc>
//      <o.16..16> SE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C3CR_SPOL  ----------------------------------
// SVD Line: 4822

//  <item> SFDITEM_FIELD__DMAMUX_C3CR_SPOL
//    <name> SPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x4002080C) Synchronization event type selector  Defines the synchronization event on the selected  synchronization input: </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C3CR >> 17) & 0x3), ((DMAMUX_C3CR = (DMAMUX_C3CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C3CR_NBREQ  ---------------------------------
// SVD Line: 4830

//  <item> SFDITEM_FIELD__DMAMUX_C3CR_NBREQ
//    <name> NBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x4002080C) Number of DMA requests to forward  Defines the number of DMA requests forwarded before  output event is generated. In synchronous mode, it  also defines the number of DMA requests to forward  after a synchronization event, then stop forwarding.  The actual number of DMA requests forwarded is  NBREQ+1. Note: This field can only be written when  both SE and EGE bits are reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C3CR >> 19) & 0x1F), ((DMAMUX_C3CR = (DMAMUX_C3CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_C3CR_SYNC_ID  --------------------------------
// SVD Line: 4843

//  <item> SFDITEM_FIELD__DMAMUX_C3CR_SYNC_ID
//    <name> SYNC_ID </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x4002080C) Synchronization input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C3CR >> 24) & 0x1F), ((DMAMUX_C3CR = (DMAMUX_C3CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_C3CR  ----------------------------------
// SVD Line: 4784

//  <rtree> SFDITEM_REG__DMAMUX_C3CR
//    <name> C3CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002080C) DMAMux - DMA request line multiplexer  channel x control register </i>
//    <loc> ( (unsigned int)((DMAMUX_C3CR >> 0) & 0xFFFFFFFF), ((DMAMUX_C3CR = (DMAMUX_C3CR & ~(0x1FFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_C3CR_DMAREQ_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_C3CR_SOIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C3CR_EGE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C3CR_SE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C3CR_SPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_C3CR_NBREQ </item>
//    <item> SFDITEM_FIELD__DMAMUX_C3CR_SYNC_ID </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_C4CR  -------------------------------
// SVD Line: 4852

unsigned int DMAMUX_C4CR __AT (0x40020810);



// ----------------------------  Field Item: DMAMUX_C4CR_DMAREQ_ID  -------------------------------
// SVD Line: 4862

//  <item> SFDITEM_FIELD__DMAMUX_C4CR_DMAREQ_ID
//    <name> DMAREQ_ID </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020810) Input DMA request line  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C4CR >> 0) & 0xFF), ((DMAMUX_C4CR = (DMAMUX_C4CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C4CR_SOIE  ----------------------------------
// SVD Line: 4869

//  <item> SFDITEM_FIELD__DMAMUX_C4CR_SOIE
//    <name> SOIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020810) Interrupt enable at synchronization  event overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C4CR ) </loc>
//      <o.8..8> SOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C4CR_EGE  ----------------------------------
// SVD Line: 4876

//  <item> SFDITEM_FIELD__DMAMUX_C4CR_EGE
//    <name> EGE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020810) Event generation  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C4CR ) </loc>
//      <o.9..9> EGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C4CR_SE  -----------------------------------
// SVD Line: 4883

//  <item> SFDITEM_FIELD__DMAMUX_C4CR_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020810) Synchronous operating mode  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C4CR ) </loc>
//      <o.16..16> SE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C4CR_SPOL  ----------------------------------
// SVD Line: 4890

//  <item> SFDITEM_FIELD__DMAMUX_C4CR_SPOL
//    <name> SPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020810) Synchronization event type selector  Defines the synchronization event on the selected  synchronization input: </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C4CR >> 17) & 0x3), ((DMAMUX_C4CR = (DMAMUX_C4CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C4CR_NBREQ  ---------------------------------
// SVD Line: 4898

//  <item> SFDITEM_FIELD__DMAMUX_C4CR_NBREQ
//    <name> NBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020810) Number of DMA requests to forward  Defines the number of DMA requests forwarded before  output event is generated. In synchronous mode, it  also defines the number of DMA requests to forward  after a synchronization event, then stop forwarding.  The actual number of DMA requests forwarded is  NBREQ+1. Note: This field can only be written when  both SE and EGE bits are reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C4CR >> 19) & 0x1F), ((DMAMUX_C4CR = (DMAMUX_C4CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_C4CR_SYNC_ID  --------------------------------
// SVD Line: 4911

//  <item> SFDITEM_FIELD__DMAMUX_C4CR_SYNC_ID
//    <name> SYNC_ID </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020810) Synchronization input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C4CR >> 24) & 0x1F), ((DMAMUX_C4CR = (DMAMUX_C4CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_C4CR  ----------------------------------
// SVD Line: 4852

//  <rtree> SFDITEM_REG__DMAMUX_C4CR
//    <name> C4CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020810) DMAMux - DMA request line multiplexer  channel x control register </i>
//    <loc> ( (unsigned int)((DMAMUX_C4CR >> 0) & 0xFFFFFFFF), ((DMAMUX_C4CR = (DMAMUX_C4CR & ~(0x1FFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_C4CR_DMAREQ_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_C4CR_SOIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C4CR_EGE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C4CR_SE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C4CR_SPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_C4CR_NBREQ </item>
//    <item> SFDITEM_FIELD__DMAMUX_C4CR_SYNC_ID </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_C5CR  -------------------------------
// SVD Line: 4920

unsigned int DMAMUX_C5CR __AT (0x40020814);



// ----------------------------  Field Item: DMAMUX_C5CR_DMAREQ_ID  -------------------------------
// SVD Line: 4930

//  <item> SFDITEM_FIELD__DMAMUX_C5CR_DMAREQ_ID
//    <name> DMAREQ_ID </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020814) Input DMA request line  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C5CR >> 0) & 0xFF), ((DMAMUX_C5CR = (DMAMUX_C5CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C5CR_SOIE  ----------------------------------
// SVD Line: 4937

//  <item> SFDITEM_FIELD__DMAMUX_C5CR_SOIE
//    <name> SOIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020814) Interrupt enable at synchronization  event overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C5CR ) </loc>
//      <o.8..8> SOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C5CR_EGE  ----------------------------------
// SVD Line: 4944

//  <item> SFDITEM_FIELD__DMAMUX_C5CR_EGE
//    <name> EGE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020814) Event generation  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C5CR ) </loc>
//      <o.9..9> EGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C5CR_SE  -----------------------------------
// SVD Line: 4951

//  <item> SFDITEM_FIELD__DMAMUX_C5CR_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020814) Synchronous operating mode  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C5CR ) </loc>
//      <o.16..16> SE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C5CR_SPOL  ----------------------------------
// SVD Line: 4958

//  <item> SFDITEM_FIELD__DMAMUX_C5CR_SPOL
//    <name> SPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020814) Synchronization event type selector  Defines the synchronization event on the selected  synchronization input: </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C5CR >> 17) & 0x3), ((DMAMUX_C5CR = (DMAMUX_C5CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C5CR_NBREQ  ---------------------------------
// SVD Line: 4966

//  <item> SFDITEM_FIELD__DMAMUX_C5CR_NBREQ
//    <name> NBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020814) Number of DMA requests to forward  Defines the number of DMA requests forwarded before  output event is generated. In synchronous mode, it  also defines the number of DMA requests to forward  after a synchronization event, then stop forwarding.  The actual number of DMA requests forwarded is  NBREQ+1. Note: This field can only be written when  both SE and EGE bits are reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C5CR >> 19) & 0x1F), ((DMAMUX_C5CR = (DMAMUX_C5CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_C5CR_SYNC_ID  --------------------------------
// SVD Line: 4979

//  <item> SFDITEM_FIELD__DMAMUX_C5CR_SYNC_ID
//    <name> SYNC_ID </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020814) Synchronization input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C5CR >> 24) & 0x1F), ((DMAMUX_C5CR = (DMAMUX_C5CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_C5CR  ----------------------------------
// SVD Line: 4920

//  <rtree> SFDITEM_REG__DMAMUX_C5CR
//    <name> C5CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020814) DMAMux - DMA request line multiplexer  channel x control register </i>
//    <loc> ( (unsigned int)((DMAMUX_C5CR >> 0) & 0xFFFFFFFF), ((DMAMUX_C5CR = (DMAMUX_C5CR & ~(0x1FFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_C5CR_DMAREQ_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_C5CR_SOIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C5CR_EGE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C5CR_SE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C5CR_SPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_C5CR_NBREQ </item>
//    <item> SFDITEM_FIELD__DMAMUX_C5CR_SYNC_ID </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_C6CR  -------------------------------
// SVD Line: 4988

unsigned int DMAMUX_C6CR __AT (0x40020818);



// ----------------------------  Field Item: DMAMUX_C6CR_DMAREQ_ID  -------------------------------
// SVD Line: 4998

//  <item> SFDITEM_FIELD__DMAMUX_C6CR_DMAREQ_ID
//    <name> DMAREQ_ID </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40020818) Input DMA request line  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C6CR >> 0) & 0xFF), ((DMAMUX_C6CR = (DMAMUX_C6CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C6CR_SOIE  ----------------------------------
// SVD Line: 5005

//  <item> SFDITEM_FIELD__DMAMUX_C6CR_SOIE
//    <name> SOIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020818) Interrupt enable at synchronization  event overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C6CR ) </loc>
//      <o.8..8> SOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C6CR_EGE  ----------------------------------
// SVD Line: 5012

//  <item> SFDITEM_FIELD__DMAMUX_C6CR_EGE
//    <name> EGE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020818) Event generation  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C6CR ) </loc>
//      <o.9..9> EGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_C6CR_SE  -----------------------------------
// SVD Line: 5019

//  <item> SFDITEM_FIELD__DMAMUX_C6CR_SE
//    <name> SE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020818) Synchronous operating mode  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_C6CR ) </loc>
//      <o.16..16> SE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C6CR_SPOL  ----------------------------------
// SVD Line: 5026

//  <item> SFDITEM_FIELD__DMAMUX_C6CR_SPOL
//    <name> SPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020818) Synchronization event type selector  Defines the synchronization event on the selected  synchronization input: </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C6CR >> 17) & 0x3), ((DMAMUX_C6CR = (DMAMUX_C6CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_C6CR_NBREQ  ---------------------------------
// SVD Line: 5034

//  <item> SFDITEM_FIELD__DMAMUX_C6CR_NBREQ
//    <name> NBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020818) Number of DMA requests to forward  Defines the number of DMA requests forwarded before  output event is generated. In synchronous mode, it  also defines the number of DMA requests to forward  after a synchronization event, then stop forwarding.  The actual number of DMA requests forwarded is  NBREQ+1. Note: This field can only be written when  both SE and EGE bits are reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C6CR >> 19) & 0x1F), ((DMAMUX_C6CR = (DMAMUX_C6CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_C6CR_SYNC_ID  --------------------------------
// SVD Line: 5047

//  <item> SFDITEM_FIELD__DMAMUX_C6CR_SYNC_ID
//    <name> SYNC_ID </name>
//    <rw> 
//    <i> [Bits 28..24] RW (@ 0x40020818) Synchronization input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_C6CR >> 24) & 0x1F), ((DMAMUX_C6CR = (DMAMUX_C6CR & ~(0x1FUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_C6CR  ----------------------------------
// SVD Line: 4988

//  <rtree> SFDITEM_REG__DMAMUX_C6CR
//    <name> C6CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020818) DMAMux - DMA request line multiplexer  channel x control register </i>
//    <loc> ( (unsigned int)((DMAMUX_C6CR >> 0) & 0xFFFFFFFF), ((DMAMUX_C6CR = (DMAMUX_C6CR & ~(0x1FFF03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_C6CR_DMAREQ_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_C6CR_SOIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C6CR_EGE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C6CR_SE </item>
//    <item> SFDITEM_FIELD__DMAMUX_C6CR_SPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_C6CR_NBREQ </item>
//    <item> SFDITEM_FIELD__DMAMUX_C6CR_SYNC_ID </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_RG0CR  ------------------------------
// SVD Line: 5056

unsigned int DMAMUX_RG0CR __AT (0x40020900);



// -----------------------------  Field Item: DMAMUX_RG0CR_SIG_ID  --------------------------------
// SVD Line: 5066

//  <item> SFDITEM_FIELD__DMAMUX_RG0CR_SIG_ID
//    <name> SIG_ID </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40020900) DMA request trigger input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG0CR >> 0) & 0x1F), ((DMAMUX_RG0CR = (DMAMUX_RG0CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG0CR_OIE  ----------------------------------
// SVD Line: 5073

//  <item> SFDITEM_FIELD__DMAMUX_RG0CR_OIE
//    <name> OIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020900) Interrupt enable at trigger event  overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG0CR ) </loc>
//      <o.8..8> OIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_RG0CR_GE  ----------------------------------
// SVD Line: 5080

//  <item> SFDITEM_FIELD__DMAMUX_RG0CR_GE
//    <name> GE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020900) DMA request generator channel  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG0CR ) </loc>
//      <o.16..16> GE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG0CR_GPOL  ---------------------------------
// SVD Line: 5087

//  <item> SFDITEM_FIELD__DMAMUX_RG0CR_GPOL
//    <name> GPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020900) DMA request generator trigger event type  selection Defines the trigger event on the selected  DMA request trigger input </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG0CR >> 17) & 0x3), ((DMAMUX_RG0CR = (DMAMUX_RG0CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_RG0CR_GNBREQ  --------------------------------
// SVD Line: 5095

//  <item> SFDITEM_FIELD__DMAMUX_RG0CR_GNBREQ
//    <name> GNBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020900) Number of DMA requests to generate  Defines the number of DMA requests generated after a  trigger event, then stop generating. The actual  number of generated DMA requests is GNBREQ+1. Note:  This field can only be written when GE bit is  reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG0CR >> 19) & 0x1F), ((DMAMUX_RG0CR = (DMAMUX_RG0CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DMAMUX_RG0CR  ----------------------------------
// SVD Line: 5056

//  <rtree> SFDITEM_REG__DMAMUX_RG0CR
//    <name> RG0CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020900) DMAMux - DMA request generator channel x  control register </i>
//    <loc> ( (unsigned int)((DMAMUX_RG0CR >> 0) & 0xFFFFFFFF), ((DMAMUX_RG0CR = (DMAMUX_RG0CR & ~(0xFF011FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF011F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_RG0CR_SIG_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG0CR_OIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG0CR_GE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG0CR_GPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG0CR_GNBREQ </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_RG1CR  ------------------------------
// SVD Line: 5108

unsigned int DMAMUX_RG1CR __AT (0x40020904);



// -----------------------------  Field Item: DMAMUX_RG1CR_SIG_ID  --------------------------------
// SVD Line: 5118

//  <item> SFDITEM_FIELD__DMAMUX_RG1CR_SIG_ID
//    <name> SIG_ID </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40020904) DMA request trigger input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG1CR >> 0) & 0x1F), ((DMAMUX_RG1CR = (DMAMUX_RG1CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG1CR_OIE  ----------------------------------
// SVD Line: 5125

//  <item> SFDITEM_FIELD__DMAMUX_RG1CR_OIE
//    <name> OIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020904) Interrupt enable at trigger event  overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG1CR ) </loc>
//      <o.8..8> OIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_RG1CR_GE  ----------------------------------
// SVD Line: 5132

//  <item> SFDITEM_FIELD__DMAMUX_RG1CR_GE
//    <name> GE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020904) DMA request generator channel  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG1CR ) </loc>
//      <o.16..16> GE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG1CR_GPOL  ---------------------------------
// SVD Line: 5139

//  <item> SFDITEM_FIELD__DMAMUX_RG1CR_GPOL
//    <name> GPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020904) DMA request generator trigger event type  selection Defines the trigger event on the selected  DMA request trigger input </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG1CR >> 17) & 0x3), ((DMAMUX_RG1CR = (DMAMUX_RG1CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_RG1CR_GNBREQ  --------------------------------
// SVD Line: 5147

//  <item> SFDITEM_FIELD__DMAMUX_RG1CR_GNBREQ
//    <name> GNBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020904) Number of DMA requests to generate  Defines the number of DMA requests generated after a  trigger event, then stop generating. The actual  number of generated DMA requests is GNBREQ+1. Note:  This field can only be written when GE bit is  reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG1CR >> 19) & 0x1F), ((DMAMUX_RG1CR = (DMAMUX_RG1CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DMAMUX_RG1CR  ----------------------------------
// SVD Line: 5108

//  <rtree> SFDITEM_REG__DMAMUX_RG1CR
//    <name> RG1CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020904) DMAMux - DMA request generator channel x  control register </i>
//    <loc> ( (unsigned int)((DMAMUX_RG1CR >> 0) & 0xFFFFFFFF), ((DMAMUX_RG1CR = (DMAMUX_RG1CR & ~(0xFF011FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF011F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_RG1CR_SIG_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG1CR_OIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG1CR_GE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG1CR_GPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG1CR_GNBREQ </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_RG2CR  ------------------------------
// SVD Line: 5160

unsigned int DMAMUX_RG2CR __AT (0x40020908);



// -----------------------------  Field Item: DMAMUX_RG2CR_SIG_ID  --------------------------------
// SVD Line: 5170

//  <item> SFDITEM_FIELD__DMAMUX_RG2CR_SIG_ID
//    <name> SIG_ID </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40020908) DMA request trigger input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG2CR >> 0) & 0x1F), ((DMAMUX_RG2CR = (DMAMUX_RG2CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG2CR_OIE  ----------------------------------
// SVD Line: 5177

//  <item> SFDITEM_FIELD__DMAMUX_RG2CR_OIE
//    <name> OIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020908) Interrupt enable at trigger event  overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG2CR ) </loc>
//      <o.8..8> OIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_RG2CR_GE  ----------------------------------
// SVD Line: 5184

//  <item> SFDITEM_FIELD__DMAMUX_RG2CR_GE
//    <name> GE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020908) DMA request generator channel  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG2CR ) </loc>
//      <o.16..16> GE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG2CR_GPOL  ---------------------------------
// SVD Line: 5191

//  <item> SFDITEM_FIELD__DMAMUX_RG2CR_GPOL
//    <name> GPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40020908) DMA request generator trigger event type  selection Defines the trigger event on the selected  DMA request trigger input </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG2CR >> 17) & 0x3), ((DMAMUX_RG2CR = (DMAMUX_RG2CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_RG2CR_GNBREQ  --------------------------------
// SVD Line: 5199

//  <item> SFDITEM_FIELD__DMAMUX_RG2CR_GNBREQ
//    <name> GNBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x40020908) Number of DMA requests to generate  Defines the number of DMA requests generated after a  trigger event, then stop generating. The actual  number of generated DMA requests is GNBREQ+1. Note:  This field can only be written when GE bit is  reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG2CR >> 19) & 0x1F), ((DMAMUX_RG2CR = (DMAMUX_RG2CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DMAMUX_RG2CR  ----------------------------------
// SVD Line: 5160

//  <rtree> SFDITEM_REG__DMAMUX_RG2CR
//    <name> RG2CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020908) DMAMux - DMA request generator channel x  control register </i>
//    <loc> ( (unsigned int)((DMAMUX_RG2CR >> 0) & 0xFFFFFFFF), ((DMAMUX_RG2CR = (DMAMUX_RG2CR & ~(0xFF011FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF011F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_RG2CR_SIG_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG2CR_OIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG2CR_GE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG2CR_GPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG2CR_GNBREQ </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_RG3CR  ------------------------------
// SVD Line: 5212

unsigned int DMAMUX_RG3CR __AT (0x4002090C);



// -----------------------------  Field Item: DMAMUX_RG3CR_SIG_ID  --------------------------------
// SVD Line: 5222

//  <item> SFDITEM_FIELD__DMAMUX_RG3CR_SIG_ID
//    <name> SIG_ID </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4002090C) DMA request trigger input  selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG3CR >> 0) & 0x1F), ((DMAMUX_RG3CR = (DMAMUX_RG3CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG3CR_OIE  ----------------------------------
// SVD Line: 5229

//  <item> SFDITEM_FIELD__DMAMUX_RG3CR_OIE
//    <name> OIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002090C) Interrupt enable at trigger event  overrun </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG3CR ) </loc>
//      <o.8..8> OIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMAMUX_RG3CR_GE  ----------------------------------
// SVD Line: 5236

//  <item> SFDITEM_FIELD__DMAMUX_RG3CR_GE
//    <name> GE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002090C) DMA request generator channel  enable/disable </i>
//    <check> 
//      <loc> ( (unsigned int) DMAMUX_RG3CR ) </loc>
//      <o.16..16> GE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMAMUX_RG3CR_GPOL  ---------------------------------
// SVD Line: 5243

//  <item> SFDITEM_FIELD__DMAMUX_RG3CR_GPOL
//    <name> GPOL </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x4002090C) DMA request generator trigger event type  selection Defines the trigger event on the selected  DMA request trigger input </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG3CR >> 17) & 0x3), ((DMAMUX_RG3CR = (DMAMUX_RG3CR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DMAMUX_RG3CR_GNBREQ  --------------------------------
// SVD Line: 5251

//  <item> SFDITEM_FIELD__DMAMUX_RG3CR_GNBREQ
//    <name> GNBREQ </name>
//    <rw> 
//    <i> [Bits 23..19] RW (@ 0x4002090C) Number of DMA requests to generate  Defines the number of DMA requests generated after a  trigger event, then stop generating. The actual  number of generated DMA requests is GNBREQ+1. Note:  This field can only be written when GE bit is  reset. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RG3CR >> 19) & 0x1F), ((DMAMUX_RG3CR = (DMAMUX_RG3CR & ~(0x1FUL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DMAMUX_RG3CR  ----------------------------------
// SVD Line: 5212

//  <rtree> SFDITEM_REG__DMAMUX_RG3CR
//    <name> RG3CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002090C) DMAMux - DMA request generator channel x  control register </i>
//    <loc> ( (unsigned int)((DMAMUX_RG3CR >> 0) & 0xFFFFFFFF), ((DMAMUX_RG3CR = (DMAMUX_RG3CR & ~(0xFF011FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF011F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_RG3CR_SIG_ID </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG3CR_OIE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG3CR_GE </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG3CR_GPOL </item>
//    <item> SFDITEM_FIELD__DMAMUX_RG3CR_GNBREQ </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_RGSR  -------------------------------
// SVD Line: 5264

unsigned int DMAMUX_RGSR __AT (0x40020940);



// -------------------------------  Field Item: DMAMUX_RGSR_OF  -----------------------------------
// SVD Line: 5274

//  <item> SFDITEM_FIELD__DMAMUX_RGSR_OF
//    <name> OF </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40020940) Trigger event overrun flag The flag is  set when a trigger event occurs on DMA request  generator channel x, while the DMA request generator  counter value is lower than GNBREQ. The flag is  cleared by writing 1 to the corresponding COFx bit in  DMAMUX_RGCFR register. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RGSR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMAMUX_RGSR  ----------------------------------
// SVD Line: 5264

//  <rtree> SFDITEM_REG__DMAMUX_RGSR
//    <name> RGSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020940) DMAMux - DMA request generator status  register </i>
//    <loc> ( (unsigned int)((DMAMUX_RGSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_RGSR_OF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMAMUX_RGCFR  ------------------------------
// SVD Line: 5287

unsigned int DMAMUX_RGCFR __AT (0x40020944);



// ------------------------------  Field Item: DMAMUX_RGCFR_COF  ----------------------------------
// SVD Line: 5297

//  <item> SFDITEM_FIELD__DMAMUX_RGCFR_COF
//    <name> COF </name>
//    <w> 
//    <i> [Bits 3..0] WO (@ 0x40020944) Clear trigger event overrun flag Upon  setting, this bit clears the corresponding overrun  flag OFx in the DMAMUX_RGCSR register. </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMAMUX_RGCFR >> 0) & 0x0), ((DMAMUX_RGCFR = (DMAMUX_RGCFR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DMAMUX_RGCFR  ----------------------------------
// SVD Line: 5287

//  <rtree> SFDITEM_REG__DMAMUX_RGCFR
//    <name> RGCFR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020944) DMAMux - DMA request generator clear flag  register </i>
//    <loc> ( (unsigned int)((DMAMUX_RGCFR >> 0) & 0xFFFFFFFF), ((DMAMUX_RGCFR = (DMAMUX_RGCFR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMAMUX_RGCFR_COF </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: DMAMUX  ------------------------------------
// SVD Line: 4563

//  <view> DMAMUX
//    <name> DMAMUX </name>
//    <item> SFDITEM_REG__DMAMUX_C0CR </item>
//    <item> SFDITEM_REG__DMAMUX_C1CR </item>
//    <item> SFDITEM_REG__DMAMUX_C2CR </item>
//    <item> SFDITEM_REG__DMAMUX_C3CR </item>
//    <item> SFDITEM_REG__DMAMUX_C4CR </item>
//    <item> SFDITEM_REG__DMAMUX_C5CR </item>
//    <item> SFDITEM_REG__DMAMUX_C6CR </item>
//    <item> SFDITEM_REG__DMAMUX_RG0CR </item>
//    <item> SFDITEM_REG__DMAMUX_RG1CR </item>
//    <item> SFDITEM_REG__DMAMUX_RG2CR </item>
//    <item> SFDITEM_REG__DMAMUX_RG3CR </item>
//    <item> SFDITEM_REG__DMAMUX_RGSR </item>
//    <item> SFDITEM_REG__DMAMUX_RGCFR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOA_MODER  -------------------------------
// SVD Line: 5320

unsigned int GPIOA_MODER __AT (0x50000000);



// -----------------------------  Field Item: GPIOA_MODER_MODER15  --------------------------------
// SVD Line: 5329

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 30) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER14  --------------------------------
// SVD Line: 5336

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 28) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER13  --------------------------------
// SVD Line: 5343

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 26) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER12  --------------------------------
// SVD Line: 5350

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 24) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER11  --------------------------------
// SVD Line: 5357

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 22) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER10  --------------------------------
// SVD Line: 5364

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 20) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER9  ---------------------------------
// SVD Line: 5371

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 18) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER8  ---------------------------------
// SVD Line: 5378

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 16) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER7  ---------------------------------
// SVD Line: 5385

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 14) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER6  ---------------------------------
// SVD Line: 5392

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 12) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER5  ---------------------------------
// SVD Line: 5399

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 10) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER4  ---------------------------------
// SVD Line: 5406

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 8) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER3  ---------------------------------
// SVD Line: 5413

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 6) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER2  ---------------------------------
// SVD Line: 5420

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 4) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER1  ---------------------------------
// SVD Line: 5427

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 2) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER0  ---------------------------------
// SVD Line: 5434

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 0) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_MODER  ----------------------------------
// SVD Line: 5320

//  <rtree> SFDITEM_REG__GPIOA_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOA_MODER >> 0) & 0xFFFFFFFF), ((GPIOA_MODER = (GPIOA_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_OTYPER  ------------------------------
// SVD Line: 5443

unsigned int GPIOA_OTYPER __AT (0x50000004);



// ------------------------------  Field Item: GPIOA_OTYPER_OT15  ---------------------------------
// SVD Line: 5452

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT14  ---------------------------------
// SVD Line: 5459

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT13  ---------------------------------
// SVD Line: 5466

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT12  ---------------------------------
// SVD Line: 5473

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT11  ---------------------------------
// SVD Line: 5480

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT10  ---------------------------------
// SVD Line: 5487

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT9  ----------------------------------
// SVD Line: 5494

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT8  ----------------------------------
// SVD Line: 5501

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT7  ----------------------------------
// SVD Line: 5508

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT6  ----------------------------------
// SVD Line: 5515

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT5  ----------------------------------
// SVD Line: 5522

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT4  ----------------------------------
// SVD Line: 5529

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT3  ----------------------------------
// SVD Line: 5536

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT2  ----------------------------------
// SVD Line: 5543

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT1  ----------------------------------
// SVD Line: 5550

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT0  ----------------------------------
// SVD Line: 5557

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OTYPER  ----------------------------------
// SVD Line: 5443

//  <rtree> SFDITEM_REG__GPIOA_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOA_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOA_OTYPER = (GPIOA_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOA_OSPEEDR  ------------------------------
// SVD Line: 5566

unsigned int GPIOA_OSPEEDR __AT (0x50000008);



// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 5576

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 30) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 5583

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 28) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 5590

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 26) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 5597

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 24) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 5604

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 22) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 5611

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 20) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 5618

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 18) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 5625

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 16) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 5632

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 14) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 5639

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 12) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 5646

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 10) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 5653

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 8) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 5660

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 6) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 5667

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 4) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 5674

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 2) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 5681

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000008) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 0) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OSPEEDR  ---------------------------------
// SVD Line: 5566

//  <rtree> SFDITEM_REG__GPIOA_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000008) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOA_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 5690

unsigned int GPIOA_PUPDR __AT (0x5000000C);



// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR15  --------------------------------
// SVD Line: 5700

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 30) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR14  --------------------------------
// SVD Line: 5707

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 28) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR13  --------------------------------
// SVD Line: 5714

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 26) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR12  --------------------------------
// SVD Line: 5721

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 24) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR11  --------------------------------
// SVD Line: 5728

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 22) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR10  --------------------------------
// SVD Line: 5735

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 20) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 5742

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 18) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 5749

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 16) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 5756

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 5763

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 5770

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 5777

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 5784

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 5791

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 5798

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 5805

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 5690

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000000C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 5814

unsigned int GPIOA_IDR __AT (0x50000010);



// -------------------------------  Field Item: GPIOA_IDR_IDR15  ----------------------------------
// SVD Line: 5823

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR14  ----------------------------------
// SVD Line: 5830

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR13  ----------------------------------
// SVD Line: 5837

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR12  ----------------------------------
// SVD Line: 5844

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR11  ----------------------------------
// SVD Line: 5851

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR10  ----------------------------------
// SVD Line: 5858

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR9  -----------------------------------
// SVD Line: 5865

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR8  -----------------------------------
// SVD Line: 5872

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR7  -----------------------------------
// SVD Line: 5879

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR6  -----------------------------------
// SVD Line: 5886

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR5  -----------------------------------
// SVD Line: 5893

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR4  -----------------------------------
// SVD Line: 5900

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR3  -----------------------------------
// SVD Line: 5907

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR2  -----------------------------------
// SVD Line: 5914

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR1  -----------------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR0  -----------------------------------
// SVD Line: 5928

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 5814

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 5937

unsigned int GPIOA_ODR __AT (0x50000014);



// -------------------------------  Field Item: GPIOA_ODR_ODR15  ----------------------------------
// SVD Line: 5946

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR14  ----------------------------------
// SVD Line: 5953

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR13  ----------------------------------
// SVD Line: 5960

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR12  ----------------------------------
// SVD Line: 5967

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR11  ----------------------------------
// SVD Line: 5974

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR10  ----------------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR9  -----------------------------------
// SVD Line: 5988

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR8  -----------------------------------
// SVD Line: 5995

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR7  -----------------------------------
// SVD Line: 6002

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR6  -----------------------------------
// SVD Line: 6009

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR5  -----------------------------------
// SVD Line: 6016

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR4  -----------------------------------
// SVD Line: 6023

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR3  -----------------------------------
// SVD Line: 6030

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR2  -----------------------------------
// SVD Line: 6037

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR1  -----------------------------------
// SVD Line: 6044

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR0  -----------------------------------
// SVD Line: 6051

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 5937

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 6060

unsigned int GPIOA_BSRR __AT (0x50000018);



// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 6070

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 6077

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 6084

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 6091

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 6105

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 6112

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 6119

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 6126

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 6133

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 6140

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 6147

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 6154

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 6161

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 6168

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 6175

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 6182

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 6189

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 6196

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 6203

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 6210

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 6217

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 6224

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 6231

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 6238

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 6245

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 6252

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 6259

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 6266

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 6273

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 6280

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 6287

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 6060

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000018) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 6296

unsigned int GPIOA_LCKR __AT (0x5000001C);



// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 6306

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 6313

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 6320

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 6327

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 6334

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 6341

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 6348

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 6355

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 6362

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 6369

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 6376

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 6383

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 6390

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 6397

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 6404

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 6411

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 6418

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 6296

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000001C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRL  -------------------------------
// SVD Line: 6427

unsigned int GPIOA_AFRL __AT (0x50000020);



// ------------------------------  Field Item: GPIOA_AFRL_AFSEL7  ---------------------------------
// SVD Line: 6437

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 28) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL6  ---------------------------------
// SVD Line: 6444

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 24) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL5  ---------------------------------
// SVD Line: 6451

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 20) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL4  ---------------------------------
// SVD Line: 6458

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 16) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL3  ---------------------------------
// SVD Line: 6465

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 12) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL2  ---------------------------------
// SVD Line: 6472

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 8) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL1  ---------------------------------
// SVD Line: 6479

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 4) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL0  ---------------------------------
// SVD Line: 6486

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 0) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRL  -----------------------------------
// SVD Line: 6427

//  <rtree> SFDITEM_REG__GPIOA_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000020) GPIO alternate function low  register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRL >> 0) & 0xFFFFFFFF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRH  -------------------------------
// SVD Line: 6495

unsigned int GPIOA_AFRH __AT (0x50000024);



// -----------------------------  Field Item: GPIOA_AFRH_AFSEL15  ---------------------------------
// SVD Line: 6505

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 28) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL14  ---------------------------------
// SVD Line: 6512

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 24) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL13  ---------------------------------
// SVD Line: 6519

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 20) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL12  ---------------------------------
// SVD Line: 6526

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 16) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL11  ---------------------------------
// SVD Line: 6533

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 12) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_AFRH_AFSEL10  ---------------------------------
// SVD Line: 6540

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 8) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFSEL9  ---------------------------------
// SVD Line: 6547

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 4) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFSEL8  ---------------------------------
// SVD Line: 6554

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 0) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRH  -----------------------------------
// SVD Line: 6495

//  <rtree> SFDITEM_REG__GPIOA_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000024) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRH >> 0) & 0xFFFFFFFF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL15 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFSEL8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 6563

unsigned int GPIOA_BRR __AT (0x50000028);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 6572

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 6578

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 6584

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 6590

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 6596

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 6602

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 6608

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 6614

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR8  -----------------------------------
// SVD Line: 6620

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR9  -----------------------------------
// SVD Line: 6626

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR10  -----------------------------------
// SVD Line: 6632

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR11  -----------------------------------
// SVD Line: 6638

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR12  -----------------------------------
// SVD Line: 6644

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR13  -----------------------------------
// SVD Line: 6650

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR14  -----------------------------------
// SVD Line: 6656

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR15  -----------------------------------
// SVD Line: 6662

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 6563

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000028) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 5309

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_MODER </item>
//    <item> SFDITEM_REG__GPIOA_OTYPER </item>
//    <item> SFDITEM_REG__GPIOA_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//    <item> SFDITEM_REG__GPIOA_AFRL </item>
//    <item> SFDITEM_REG__GPIOA_AFRH </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOB_MODER  -------------------------------
// SVD Line: 6683

unsigned int GPIOB_MODER __AT (0x50000400);



// -----------------------------  Field Item: GPIOB_MODER_MODER15  --------------------------------
// SVD Line: 6692

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 30) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER14  --------------------------------
// SVD Line: 6699

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 28) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER13  --------------------------------
// SVD Line: 6706

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 26) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER12  --------------------------------
// SVD Line: 6713

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 24) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER11  --------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 22) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER10  --------------------------------
// SVD Line: 6727

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 20) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER9  ---------------------------------
// SVD Line: 6734

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 18) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER8  ---------------------------------
// SVD Line: 6741

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 16) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER7  ---------------------------------
// SVD Line: 6748

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 14) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER6  ---------------------------------
// SVD Line: 6755

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 12) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER5  ---------------------------------
// SVD Line: 6762

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 10) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER4  ---------------------------------
// SVD Line: 6769

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 8) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER3  ---------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 6) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER2  ---------------------------------
// SVD Line: 6783

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 4) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER1  ---------------------------------
// SVD Line: 6790

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 2) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER0  ---------------------------------
// SVD Line: 6797

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 0) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_MODER  ----------------------------------
// SVD Line: 6683

//  <rtree> SFDITEM_REG__GPIOB_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOB_MODER >> 0) & 0xFFFFFFFF), ((GPIOB_MODER = (GPIOB_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_OTYPER  ------------------------------
// SVD Line: 6806

unsigned int GPIOB_OTYPER __AT (0x50000404);



// ------------------------------  Field Item: GPIOB_OTYPER_OT15  ---------------------------------
// SVD Line: 6815

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT14  ---------------------------------
// SVD Line: 6822

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT13  ---------------------------------
// SVD Line: 6829

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT12  ---------------------------------
// SVD Line: 6836

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT11  ---------------------------------
// SVD Line: 6843

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT10  ---------------------------------
// SVD Line: 6850

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT9  ----------------------------------
// SVD Line: 6857

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT8  ----------------------------------
// SVD Line: 6864

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT7  ----------------------------------
// SVD Line: 6871

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT6  ----------------------------------
// SVD Line: 6878

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT5  ----------------------------------
// SVD Line: 6885

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT4  ----------------------------------
// SVD Line: 6892

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT3  ----------------------------------
// SVD Line: 6899

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT2  ----------------------------------
// SVD Line: 6906

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT1  ----------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT0  ----------------------------------
// SVD Line: 6920

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OTYPER  ----------------------------------
// SVD Line: 6806

//  <rtree> SFDITEM_REG__GPIOB_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOB_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOB_OTYPER = (GPIOB_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOB_OSPEEDR  ------------------------------
// SVD Line: 6929

unsigned int GPIOB_OSPEEDR __AT (0x50000408);



// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 30) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 6946

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 28) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 6953

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 26) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 6960

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 24) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 22) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 6974

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 20) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 6981

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 18) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 6988

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 16) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 6995

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 14) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 7002

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 12) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 10) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 7016

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 8) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 7023

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 6) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 7030

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 4) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 7037

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 2) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 7044

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 0) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OSPEEDR  ---------------------------------
// SVD Line: 6929

//  <rtree> SFDITEM_REG__GPIOB_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000408) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOB_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 7053

unsigned int GPIOB_PUPDR __AT (0x5000040C);



// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR15  --------------------------------
// SVD Line: 7063

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 30) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR14  --------------------------------
// SVD Line: 7070

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 28) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR13  --------------------------------
// SVD Line: 7077

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 26) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR12  --------------------------------
// SVD Line: 7084

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 24) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR11  --------------------------------
// SVD Line: 7091

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 22) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR10  --------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 20) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 7105

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 18) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 7112

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 16) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 7119

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 14) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 7126

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 12) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 7133

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 10) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 8) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 7147

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 7154

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 7161

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 7168

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 7053

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000040C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 7177

unsigned int GPIOB_IDR __AT (0x50000410);



// -------------------------------  Field Item: GPIOB_IDR_IDR15  ----------------------------------
// SVD Line: 7186

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR14  ----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR13  ----------------------------------
// SVD Line: 7200

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR12  ----------------------------------
// SVD Line: 7207

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR11  ----------------------------------
// SVD Line: 7214

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR10  ----------------------------------
// SVD Line: 7221

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR9  -----------------------------------
// SVD Line: 7228

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR8  -----------------------------------
// SVD Line: 7235

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR7  -----------------------------------
// SVD Line: 7242

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR6  -----------------------------------
// SVD Line: 7249

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR5  -----------------------------------
// SVD Line: 7256

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR4  -----------------------------------
// SVD Line: 7263

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR3  -----------------------------------
// SVD Line: 7270

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR2  -----------------------------------
// SVD Line: 7277

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR1  -----------------------------------
// SVD Line: 7284

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR0  -----------------------------------
// SVD Line: 7291

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 7177

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 7300

unsigned int GPIOB_ODR __AT (0x50000414);



// -------------------------------  Field Item: GPIOB_ODR_ODR15  ----------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR14  ----------------------------------
// SVD Line: 7316

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR13  ----------------------------------
// SVD Line: 7323

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR12  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR11  ----------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR10  ----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR9  -----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR8  -----------------------------------
// SVD Line: 7358

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR7  -----------------------------------
// SVD Line: 7365

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR6  -----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR5  -----------------------------------
// SVD Line: 7379

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR4  -----------------------------------
// SVD Line: 7386

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR3  -----------------------------------
// SVD Line: 7393

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR2  -----------------------------------
// SVD Line: 7400

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR1  -----------------------------------
// SVD Line: 7407

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR0  -----------------------------------
// SVD Line: 7414

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 7300

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 7423

unsigned int GPIOB_BSRR __AT (0x50000418);



// -------------------------------  Field Item: GPIOB_BSRR_BR15  ----------------------------------
// SVD Line: 7433

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR14  ----------------------------------
// SVD Line: 7440

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR13  ----------------------------------
// SVD Line: 7447

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR12  ----------------------------------
// SVD Line: 7454

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR11  ----------------------------------
// SVD Line: 7461

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR10  ----------------------------------
// SVD Line: 7468

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR9  -----------------------------------
// SVD Line: 7475

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR8  -----------------------------------
// SVD Line: 7482

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 7489

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 7496

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 7503

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 7510

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 7517

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 7524

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 7531

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 7538

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS15  ----------------------------------
// SVD Line: 7545

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS14  ----------------------------------
// SVD Line: 7552

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS13  ----------------------------------
// SVD Line: 7559

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS12  ----------------------------------
// SVD Line: 7566

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS11  ----------------------------------
// SVD Line: 7573

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS10  ----------------------------------
// SVD Line: 7580

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS9  -----------------------------------
// SVD Line: 7587

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS8  -----------------------------------
// SVD Line: 7594

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 7601

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 7608

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 7615

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 7622

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 7629

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 7643

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 7650

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 7423

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000418) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 7659

unsigned int GPIOB_LCKR __AT (0x5000041C);



// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 7669

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK15  ----------------------------------
// SVD Line: 7676

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK14  ----------------------------------
// SVD Line: 7683

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK13  ----------------------------------
// SVD Line: 7690

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK12  ----------------------------------
// SVD Line: 7697

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK11  ----------------------------------
// SVD Line: 7704

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK10  ----------------------------------
// SVD Line: 7711

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK9  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK8  ----------------------------------
// SVD Line: 7725

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 7732

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 7739

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 7746

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 7753

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 7760

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 7767

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 7774

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 7781

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 7659

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000041C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRL  -------------------------------
// SVD Line: 7790

unsigned int GPIOB_AFRL __AT (0x50000420);



// ------------------------------  Field Item: GPIOB_AFRL_AFSEL7  ---------------------------------
// SVD Line: 7800

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 28) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL6  ---------------------------------
// SVD Line: 7807

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 24) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL5  ---------------------------------
// SVD Line: 7814

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 20) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL4  ---------------------------------
// SVD Line: 7821

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 16) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL3  ---------------------------------
// SVD Line: 7828

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 12) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL2  ---------------------------------
// SVD Line: 7835

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 8) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL1  ---------------------------------
// SVD Line: 7842

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 4) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL0  ---------------------------------
// SVD Line: 7849

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 0) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRL  -----------------------------------
// SVD Line: 7790

//  <rtree> SFDITEM_REG__GPIOB_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000420) GPIO alternate function low  register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRL >> 0) & 0xFFFFFFFF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRH  -------------------------------
// SVD Line: 7858

unsigned int GPIOB_AFRH __AT (0x50000424);



// -----------------------------  Field Item: GPIOB_AFRH_AFSEL15  ---------------------------------
// SVD Line: 7868

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 28) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL14  ---------------------------------
// SVD Line: 7875

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 24) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL13  ---------------------------------
// SVD Line: 7882

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 20) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL12  ---------------------------------
// SVD Line: 7889

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 16) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL11  ---------------------------------
// SVD Line: 7896

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 12) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_AFRH_AFSEL10  ---------------------------------
// SVD Line: 7903

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 8) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFSEL9  ---------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 4) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFSEL8  ---------------------------------
// SVD Line: 7917

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 0) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRH  -----------------------------------
// SVD Line: 7858

//  <rtree> SFDITEM_REG__GPIOB_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000424) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRH >> 0) & 0xFFFFFFFF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL15 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFSEL8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 7926

unsigned int GPIOB_BRR __AT (0x50000428);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 7935

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 7941

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 7947

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 7953

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR4  -----------------------------------
// SVD Line: 7959

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR5  -----------------------------------
// SVD Line: 7965

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR6  -----------------------------------
// SVD Line: 7971

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR7  -----------------------------------
// SVD Line: 7977

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR8  -----------------------------------
// SVD Line: 7983

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR9  -----------------------------------
// SVD Line: 7989

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR10  -----------------------------------
// SVD Line: 7995

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR11  -----------------------------------
// SVD Line: 8001

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR12  -----------------------------------
// SVD Line: 8007

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR13  -----------------------------------
// SVD Line: 8013

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR14  -----------------------------------
// SVD Line: 8019

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR15  -----------------------------------
// SVD Line: 8025

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 7926

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 6672

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_MODER </item>
//    <item> SFDITEM_REG__GPIOB_OTYPER </item>
//    <item> SFDITEM_REG__GPIOB_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//    <item> SFDITEM_REG__GPIOB_AFRL </item>
//    <item> SFDITEM_REG__GPIOB_AFRH </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOC_MODER  -------------------------------
// SVD Line: 6683

unsigned int GPIOC_MODER __AT (0x50000800);



// -----------------------------  Field Item: GPIOC_MODER_MODER15  --------------------------------
// SVD Line: 6692

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 30) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER14  --------------------------------
// SVD Line: 6699

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 28) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER13  --------------------------------
// SVD Line: 6706

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 26) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER12  --------------------------------
// SVD Line: 6713

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 24) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER11  --------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 22) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER10  --------------------------------
// SVD Line: 6727

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 20) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER9  ---------------------------------
// SVD Line: 6734

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 18) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER8  ---------------------------------
// SVD Line: 6741

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 16) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER7  ---------------------------------
// SVD Line: 6748

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 14) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER6  ---------------------------------
// SVD Line: 6755

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 12) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER5  ---------------------------------
// SVD Line: 6762

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 10) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER4  ---------------------------------
// SVD Line: 6769

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 8) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER3  ---------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 6) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER2  ---------------------------------
// SVD Line: 6783

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 4) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER1  ---------------------------------
// SVD Line: 6790

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 2) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER0  ---------------------------------
// SVD Line: 6797

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 0) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_MODER  ----------------------------------
// SVD Line: 6683

//  <rtree> SFDITEM_REG__GPIOC_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000800) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOC_MODER >> 0) & 0xFFFFFFFF), ((GPIOC_MODER = (GPIOC_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_OTYPER  ------------------------------
// SVD Line: 6806

unsigned int GPIOC_OTYPER __AT (0x50000804);



// ------------------------------  Field Item: GPIOC_OTYPER_OT15  ---------------------------------
// SVD Line: 6815

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT14  ---------------------------------
// SVD Line: 6822

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT13  ---------------------------------
// SVD Line: 6829

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT12  ---------------------------------
// SVD Line: 6836

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT11  ---------------------------------
// SVD Line: 6843

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT10  ---------------------------------
// SVD Line: 6850

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT9  ----------------------------------
// SVD Line: 6857

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT8  ----------------------------------
// SVD Line: 6864

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT7  ----------------------------------
// SVD Line: 6871

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT6  ----------------------------------
// SVD Line: 6878

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT5  ----------------------------------
// SVD Line: 6885

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT4  ----------------------------------
// SVD Line: 6892

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT3  ----------------------------------
// SVD Line: 6899

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT2  ----------------------------------
// SVD Line: 6906

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT1  ----------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT0  ----------------------------------
// SVD Line: 6920

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_OTYPER  ----------------------------------
// SVD Line: 6806

//  <rtree> SFDITEM_REG__GPIOC_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000804) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOC_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOC_OTYPER = (GPIOC_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOC_OSPEEDR  ------------------------------
// SVD Line: 6929

unsigned int GPIOC_OSPEEDR __AT (0x50000808);



// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 30) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 6946

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 28) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 6953

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 26) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 6960

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 24) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 22) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 6974

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 20) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 6981

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 18) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 6988

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 16) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 6995

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 14) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 7002

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 12) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 10) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 7016

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 8) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 7023

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 6) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 7030

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 4) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 7037

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 2) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 7044

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000808) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 0) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_OSPEEDR  ---------------------------------
// SVD Line: 6929

//  <rtree> SFDITEM_REG__GPIOC_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000808) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOC_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_PUPDR  -------------------------------
// SVD Line: 7053

unsigned int GPIOC_PUPDR __AT (0x5000080C);



// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR15  --------------------------------
// SVD Line: 7063

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 30) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR14  --------------------------------
// SVD Line: 7070

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 28) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR13  --------------------------------
// SVD Line: 7077

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 26) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR12  --------------------------------
// SVD Line: 7084

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 24) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR11  --------------------------------
// SVD Line: 7091

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 22) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR10  --------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 20) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 7105

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 18) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 7112

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 16) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 7119

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 14) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 7126

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 12) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 7133

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 10) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 8) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 7147

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 6) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 7154

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 4) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 7161

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 2) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 7168

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 0) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PUPDR  ----------------------------------
// SVD Line: 7053

//  <rtree> SFDITEM_REG__GPIOC_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000080C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOC_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_IDR  --------------------------------
// SVD Line: 7177

unsigned int GPIOC_IDR __AT (0x50000810);



// -------------------------------  Field Item: GPIOC_IDR_IDR15  ----------------------------------
// SVD Line: 7186

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR14  ----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR13  ----------------------------------
// SVD Line: 7200

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR12  ----------------------------------
// SVD Line: 7207

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR11  ----------------------------------
// SVD Line: 7214

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR10  ----------------------------------
// SVD Line: 7221

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR9  -----------------------------------
// SVD Line: 7228

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR8  -----------------------------------
// SVD Line: 7235

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR7  -----------------------------------
// SVD Line: 7242

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR6  -----------------------------------
// SVD Line: 7249

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR5  -----------------------------------
// SVD Line: 7256

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR4  -----------------------------------
// SVD Line: 7263

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR3  -----------------------------------
// SVD Line: 7270

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR2  -----------------------------------
// SVD Line: 7277

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR1  -----------------------------------
// SVD Line: 7284

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR0  -----------------------------------
// SVD Line: 7291

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_IDR  -----------------------------------
// SVD Line: 7177

//  <rtree> SFDITEM_REG__GPIOC_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000810) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOC_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODR  --------------------------------
// SVD Line: 7300

unsigned int GPIOC_ODR __AT (0x50000814);



// -------------------------------  Field Item: GPIOC_ODR_ODR15  ----------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR14  ----------------------------------
// SVD Line: 7316

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR13  ----------------------------------
// SVD Line: 7323

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR12  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR11  ----------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR10  ----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR9  -----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR8  -----------------------------------
// SVD Line: 7358

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR7  -----------------------------------
// SVD Line: 7365

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR6  -----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR5  -----------------------------------
// SVD Line: 7379

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR4  -----------------------------------
// SVD Line: 7386

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR3  -----------------------------------
// SVD Line: 7393

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR2  -----------------------------------
// SVD Line: 7400

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR1  -----------------------------------
// SVD Line: 7407

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR0  -----------------------------------
// SVD Line: 7414

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_ODR  -----------------------------------
// SVD Line: 7300

//  <rtree> SFDITEM_REG__GPIOC_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000814) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOC_ODR >> 0) & 0xFFFFFFFF), ((GPIOC_ODR = (GPIOC_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BSRR  -------------------------------
// SVD Line: 7423

unsigned int GPIOC_BSRR __AT (0x50000818);



// -------------------------------  Field Item: GPIOC_BSRR_BR15  ----------------------------------
// SVD Line: 7433

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR14  ----------------------------------
// SVD Line: 7440

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR13  ----------------------------------
// SVD Line: 7447

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR12  ----------------------------------
// SVD Line: 7454

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR11  ----------------------------------
// SVD Line: 7461

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR10  ----------------------------------
// SVD Line: 7468

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR9  -----------------------------------
// SVD Line: 7475

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR8  -----------------------------------
// SVD Line: 7482

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR7  -----------------------------------
// SVD Line: 7489

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR6  -----------------------------------
// SVD Line: 7496

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR5  -----------------------------------
// SVD Line: 7503

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR4  -----------------------------------
// SVD Line: 7510

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR3  -----------------------------------
// SVD Line: 7517

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR2  -----------------------------------
// SVD Line: 7524

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR1  -----------------------------------
// SVD Line: 7531

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR0  -----------------------------------
// SVD Line: 7538

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS15  ----------------------------------
// SVD Line: 7545

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS14  ----------------------------------
// SVD Line: 7552

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS13  ----------------------------------
// SVD Line: 7559

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS12  ----------------------------------
// SVD Line: 7566

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS11  ----------------------------------
// SVD Line: 7573

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS10  ----------------------------------
// SVD Line: 7580

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS9  -----------------------------------
// SVD Line: 7587

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS8  -----------------------------------
// SVD Line: 7594

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS7  -----------------------------------
// SVD Line: 7601

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS6  -----------------------------------
// SVD Line: 7608

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS5  -----------------------------------
// SVD Line: 7615

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS4  -----------------------------------
// SVD Line: 7622

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS3  -----------------------------------
// SVD Line: 7629

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS2  -----------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS1  -----------------------------------
// SVD Line: 7643

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS0  -----------------------------------
// SVD Line: 7650

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_BSRR  -----------------------------------
// SVD Line: 7423

//  <rtree> SFDITEM_REG__GPIOC_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000818) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOC_BSRR >> 0) & 0xFFFFFFFF), ((GPIOC_BSRR = (GPIOC_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_LCKR  -------------------------------
// SVD Line: 7659

unsigned int GPIOC_LCKR __AT (0x5000081C);



// -------------------------------  Field Item: GPIOC_LCKR_LCKK  ----------------------------------
// SVD Line: 7669

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK15  ----------------------------------
// SVD Line: 7676

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK14  ----------------------------------
// SVD Line: 7683

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK13  ----------------------------------
// SVD Line: 7690

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK12  ----------------------------------
// SVD Line: 7697

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK11  ----------------------------------
// SVD Line: 7704

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK10  ----------------------------------
// SVD Line: 7711

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK9  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK8  ----------------------------------
// SVD Line: 7725

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK7  ----------------------------------
// SVD Line: 7732

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK6  ----------------------------------
// SVD Line: 7739

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK5  ----------------------------------
// SVD Line: 7746

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK4  ----------------------------------
// SVD Line: 7753

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK3  ----------------------------------
// SVD Line: 7760

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK2  ----------------------------------
// SVD Line: 7767

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK1  ----------------------------------
// SVD Line: 7774

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK0  ----------------------------------
// SVD Line: 7781

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_LCKR  -----------------------------------
// SVD Line: 7659

//  <rtree> SFDITEM_REG__GPIOC_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000081C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOC_LCKR >> 0) & 0xFFFFFFFF), ((GPIOC_LCKR = (GPIOC_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_AFRL  -------------------------------
// SVD Line: 7790

unsigned int GPIOC_AFRL __AT (0x50000820);



// ------------------------------  Field Item: GPIOC_AFRL_AFSEL7  ---------------------------------
// SVD Line: 7800

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 28) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL6  ---------------------------------
// SVD Line: 7807

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 24) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL5  ---------------------------------
// SVD Line: 7814

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 20) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL4  ---------------------------------
// SVD Line: 7821

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 16) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL3  ---------------------------------
// SVD Line: 7828

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 12) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL2  ---------------------------------
// SVD Line: 7835

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 8) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL1  ---------------------------------
// SVD Line: 7842

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 4) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL0  ---------------------------------
// SVD Line: 7849

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 0) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_AFRL  -----------------------------------
// SVD Line: 7790

//  <rtree> SFDITEM_REG__GPIOC_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000820) GPIO alternate function low  register </i>
//    <loc> ( (unsigned int)((GPIOC_AFRL >> 0) & 0xFFFFFFFF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL7 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_AFRH  -------------------------------
// SVD Line: 7858

unsigned int GPIOC_AFRH __AT (0x50000824);



// -----------------------------  Field Item: GPIOC_AFRH_AFSEL15  ---------------------------------
// SVD Line: 7868

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 28) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_AFRH_AFSEL14  ---------------------------------
// SVD Line: 7875

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 24) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_AFRH_AFSEL13  ---------------------------------
// SVD Line: 7882

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 20) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_AFRH_AFSEL12  ---------------------------------
// SVD Line: 7889

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 16) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_AFRH_AFSEL11  ---------------------------------
// SVD Line: 7896

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 12) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_AFRH_AFSEL10  ---------------------------------
// SVD Line: 7903

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 8) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFSEL9  ---------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 4) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFSEL8  ---------------------------------
// SVD Line: 7917

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 0) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_AFRH  -----------------------------------
// SVD Line: 7858

//  <rtree> SFDITEM_REG__GPIOC_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000824) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOC_AFRH >> 0) & 0xFFFFFFFF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL15 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFSEL8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BRR  --------------------------------
// SVD Line: 7926

unsigned int GPIOC_BRR __AT (0x50000828);



// --------------------------------  Field Item: GPIOC_BRR_BR0  -----------------------------------
// SVD Line: 7935

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR1  -----------------------------------
// SVD Line: 7941

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR2  -----------------------------------
// SVD Line: 7947

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR3  -----------------------------------
// SVD Line: 7953

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR4  -----------------------------------
// SVD Line: 7959

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR5  -----------------------------------
// SVD Line: 7965

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR6  -----------------------------------
// SVD Line: 7971

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR7  -----------------------------------
// SVD Line: 7977

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR8  -----------------------------------
// SVD Line: 7983

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR9  -----------------------------------
// SVD Line: 7989

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR10  -----------------------------------
// SVD Line: 7995

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR11  -----------------------------------
// SVD Line: 8001

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR12  -----------------------------------
// SVD Line: 8007

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR13  -----------------------------------
// SVD Line: 8013

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR14  -----------------------------------
// SVD Line: 8019

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR15  -----------------------------------
// SVD Line: 8025

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_BRR  -----------------------------------
// SVD Line: 7926

//  <rtree> SFDITEM_REG__GPIOC_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000828) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOC_BRR >> 0) & 0xFFFFFFFF), ((GPIOC_BRR = (GPIOC_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 8035

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_MODER </item>
//    <item> SFDITEM_REG__GPIOC_OTYPER </item>
//    <item> SFDITEM_REG__GPIOC_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOC_PUPDR </item>
//    <item> SFDITEM_REG__GPIOC_IDR </item>
//    <item> SFDITEM_REG__GPIOC_ODR </item>
//    <item> SFDITEM_REG__GPIOC_BSRR </item>
//    <item> SFDITEM_REG__GPIOC_LCKR </item>
//    <item> SFDITEM_REG__GPIOC_AFRL </item>
//    <item> SFDITEM_REG__GPIOC_AFRH </item>
//    <item> SFDITEM_REG__GPIOC_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOD_MODER  -------------------------------
// SVD Line: 6683

unsigned int GPIOD_MODER __AT (0x50000C00);



// -----------------------------  Field Item: GPIOD_MODER_MODER15  --------------------------------
// SVD Line: 6692

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 30) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER14  --------------------------------
// SVD Line: 6699

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 28) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER13  --------------------------------
// SVD Line: 6706

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 26) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER12  --------------------------------
// SVD Line: 6713

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 24) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER11  --------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 22) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER10  --------------------------------
// SVD Line: 6727

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 20) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER9  ---------------------------------
// SVD Line: 6734

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 18) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER8  ---------------------------------
// SVD Line: 6741

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 16) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER7  ---------------------------------
// SVD Line: 6748

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 14) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER6  ---------------------------------
// SVD Line: 6755

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 12) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER5  ---------------------------------
// SVD Line: 6762

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 10) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER4  ---------------------------------
// SVD Line: 6769

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 8) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER3  ---------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 6) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER2  ---------------------------------
// SVD Line: 6783

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 4) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER1  ---------------------------------
// SVD Line: 6790

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 2) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER0  ---------------------------------
// SVD Line: 6797

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 0) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_MODER  ----------------------------------
// SVD Line: 6683

//  <rtree> SFDITEM_REG__GPIOD_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C00) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOD_MODER >> 0) & 0xFFFFFFFF), ((GPIOD_MODER = (GPIOD_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_OTYPER  ------------------------------
// SVD Line: 6806

unsigned int GPIOD_OTYPER __AT (0x50000C04);



// ------------------------------  Field Item: GPIOD_OTYPER_OT15  ---------------------------------
// SVD Line: 6815

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT14  ---------------------------------
// SVD Line: 6822

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT13  ---------------------------------
// SVD Line: 6829

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT12  ---------------------------------
// SVD Line: 6836

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT11  ---------------------------------
// SVD Line: 6843

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT10  ---------------------------------
// SVD Line: 6850

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT9  ----------------------------------
// SVD Line: 6857

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT8  ----------------------------------
// SVD Line: 6864

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT7  ----------------------------------
// SVD Line: 6871

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT6  ----------------------------------
// SVD Line: 6878

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT5  ----------------------------------
// SVD Line: 6885

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT4  ----------------------------------
// SVD Line: 6892

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT3  ----------------------------------
// SVD Line: 6899

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT2  ----------------------------------
// SVD Line: 6906

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT1  ----------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT0  ----------------------------------
// SVD Line: 6920

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_OTYPER  ----------------------------------
// SVD Line: 6806

//  <rtree> SFDITEM_REG__GPIOD_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C04) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOD_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOD_OTYPER = (GPIOD_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOD_OSPEEDR  ------------------------------
// SVD Line: 6929

unsigned int GPIOD_OSPEEDR __AT (0x50000C08);



// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 30) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 6946

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 28) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 6953

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 26) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 6960

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 24) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 22) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 6974

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 20) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 6981

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 18) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 6988

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 16) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 6995

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 14) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 7002

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 12) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 10) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 7016

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 8) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 7023

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 6) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 7030

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 4) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 7037

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 2) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 7044

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000C08) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDR >> 0) & 0x3), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_OSPEEDR  ---------------------------------
// SVD Line: 6929

//  <rtree> SFDITEM_REG__GPIOD_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C08) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOD_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOD_OSPEEDR = (GPIOD_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_PUPDR  -------------------------------
// SVD Line: 7053

unsigned int GPIOD_PUPDR __AT (0x50000C0C);



// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR15  --------------------------------
// SVD Line: 7063

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 30) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR14  --------------------------------
// SVD Line: 7070

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 28) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR13  --------------------------------
// SVD Line: 7077

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 26) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR12  --------------------------------
// SVD Line: 7084

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 24) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR11  --------------------------------
// SVD Line: 7091

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 22) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR10  --------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 20) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 7105

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 18) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 7112

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 16) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 7119

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 14) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 7126

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 12) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 7133

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 10) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 8) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 7147

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 6) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 7154

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 4) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 7161

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 2) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 7168

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 0) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PUPDR  ----------------------------------
// SVD Line: 7053

//  <rtree> SFDITEM_REG__GPIOD_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C0C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOD_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_IDR  --------------------------------
// SVD Line: 7177

unsigned int GPIOD_IDR __AT (0x50000C10);



// -------------------------------  Field Item: GPIOD_IDR_IDR15  ----------------------------------
// SVD Line: 7186

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR14  ----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR13  ----------------------------------
// SVD Line: 7200

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR12  ----------------------------------
// SVD Line: 7207

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR11  ----------------------------------
// SVD Line: 7214

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR10  ----------------------------------
// SVD Line: 7221

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR9  -----------------------------------
// SVD Line: 7228

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR8  -----------------------------------
// SVD Line: 7235

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR7  -----------------------------------
// SVD Line: 7242

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR6  -----------------------------------
// SVD Line: 7249

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR5  -----------------------------------
// SVD Line: 7256

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR4  -----------------------------------
// SVD Line: 7263

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR3  -----------------------------------
// SVD Line: 7270

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR2  -----------------------------------
// SVD Line: 7277

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR1  -----------------------------------
// SVD Line: 7284

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR0  -----------------------------------
// SVD Line: 7291

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_IDR  -----------------------------------
// SVD Line: 7177

//  <rtree> SFDITEM_REG__GPIOD_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000C10) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOD_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_ODR  --------------------------------
// SVD Line: 7300

unsigned int GPIOD_ODR __AT (0x50000C14);



// -------------------------------  Field Item: GPIOD_ODR_ODR15  ----------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR14  ----------------------------------
// SVD Line: 7316

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR13  ----------------------------------
// SVD Line: 7323

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR12  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR11  ----------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR10  ----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR9  -----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR8  -----------------------------------
// SVD Line: 7358

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR7  -----------------------------------
// SVD Line: 7365

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR6  -----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR5  -----------------------------------
// SVD Line: 7379

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR4  -----------------------------------
// SVD Line: 7386

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR3  -----------------------------------
// SVD Line: 7393

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR2  -----------------------------------
// SVD Line: 7400

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR1  -----------------------------------
// SVD Line: 7407

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR0  -----------------------------------
// SVD Line: 7414

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_ODR  -----------------------------------
// SVD Line: 7300

//  <rtree> SFDITEM_REG__GPIOD_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C14) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOD_ODR >> 0) & 0xFFFFFFFF), ((GPIOD_ODR = (GPIOD_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BSRR  -------------------------------
// SVD Line: 7423

unsigned int GPIOD_BSRR __AT (0x50000C18);



// -------------------------------  Field Item: GPIOD_BSRR_BR15  ----------------------------------
// SVD Line: 7433

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR14  ----------------------------------
// SVD Line: 7440

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR13  ----------------------------------
// SVD Line: 7447

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR12  ----------------------------------
// SVD Line: 7454

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR11  ----------------------------------
// SVD Line: 7461

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR10  ----------------------------------
// SVD Line: 7468

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR9  -----------------------------------
// SVD Line: 7475

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR8  -----------------------------------
// SVD Line: 7482

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR7  -----------------------------------
// SVD Line: 7489

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR6  -----------------------------------
// SVD Line: 7496

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR5  -----------------------------------
// SVD Line: 7503

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR4  -----------------------------------
// SVD Line: 7510

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR3  -----------------------------------
// SVD Line: 7517

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR2  -----------------------------------
// SVD Line: 7524

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR1  -----------------------------------
// SVD Line: 7531

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR0  -----------------------------------
// SVD Line: 7538

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS15  ----------------------------------
// SVD Line: 7545

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS14  ----------------------------------
// SVD Line: 7552

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS13  ----------------------------------
// SVD Line: 7559

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS12  ----------------------------------
// SVD Line: 7566

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS11  ----------------------------------
// SVD Line: 7573

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS10  ----------------------------------
// SVD Line: 7580

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS9  -----------------------------------
// SVD Line: 7587

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS8  -----------------------------------
// SVD Line: 7594

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS7  -----------------------------------
// SVD Line: 7601

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS6  -----------------------------------
// SVD Line: 7608

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS5  -----------------------------------
// SVD Line: 7615

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS4  -----------------------------------
// SVD Line: 7622

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS3  -----------------------------------
// SVD Line: 7629

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS2  -----------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS1  -----------------------------------
// SVD Line: 7643

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS0  -----------------------------------
// SVD Line: 7650

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_BSRR  -----------------------------------
// SVD Line: 7423

//  <rtree> SFDITEM_REG__GPIOD_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000C18) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOD_BSRR >> 0) & 0xFFFFFFFF), ((GPIOD_BSRR = (GPIOD_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_LCKR  -------------------------------
// SVD Line: 7659

unsigned int GPIOD_LCKR __AT (0x50000C1C);



// -------------------------------  Field Item: GPIOD_LCKR_LCKK  ----------------------------------
// SVD Line: 7669

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK15  ----------------------------------
// SVD Line: 7676

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK14  ----------------------------------
// SVD Line: 7683

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK13  ----------------------------------
// SVD Line: 7690

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK12  ----------------------------------
// SVD Line: 7697

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK11  ----------------------------------
// SVD Line: 7704

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK10  ----------------------------------
// SVD Line: 7711

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK9  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK8  ----------------------------------
// SVD Line: 7725

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK7  ----------------------------------
// SVD Line: 7732

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK6  ----------------------------------
// SVD Line: 7739

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK5  ----------------------------------
// SVD Line: 7746

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK4  ----------------------------------
// SVD Line: 7753

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK3  ----------------------------------
// SVD Line: 7760

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK2  ----------------------------------
// SVD Line: 7767

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK1  ----------------------------------
// SVD Line: 7774

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK0  ----------------------------------
// SVD Line: 7781

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_LCKR  -----------------------------------
// SVD Line: 7659

//  <rtree> SFDITEM_REG__GPIOD_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C1C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOD_LCKR >> 0) & 0xFFFFFFFF), ((GPIOD_LCKR = (GPIOD_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_AFRL  -------------------------------
// SVD Line: 7790

unsigned int GPIOD_AFRL __AT (0x50000C20);



// ------------------------------  Field Item: GPIOD_AFRL_AFSEL7  ---------------------------------
// SVD Line: 7800

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 28) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFSEL6  ---------------------------------
// SVD Line: 7807

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 24) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFSEL5  ---------------------------------
// SVD Line: 7814

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 20) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFSEL4  ---------------------------------
// SVD Line: 7821

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 16) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFSEL3  ---------------------------------
// SVD Line: 7828

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 12) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFSEL2  ---------------------------------
// SVD Line: 7835

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 8) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFSEL1  ---------------------------------
// SVD Line: 7842

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 4) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFSEL0  ---------------------------------
// SVD Line: 7849

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 0) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_AFRL  -----------------------------------
// SVD Line: 7790

//  <rtree> SFDITEM_REG__GPIOD_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C20) GPIO alternate function low  register </i>
//    <loc> ( (unsigned int)((GPIOD_AFRL >> 0) & 0xFFFFFFFF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL7 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFSEL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_AFRH  -------------------------------
// SVD Line: 7858

unsigned int GPIOD_AFRH __AT (0x50000C24);



// -----------------------------  Field Item: GPIOD_AFRH_AFSEL15  ---------------------------------
// SVD Line: 7868

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 28) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_AFRH_AFSEL14  ---------------------------------
// SVD Line: 7875

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 24) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_AFRH_AFSEL13  ---------------------------------
// SVD Line: 7882

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 20) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_AFRH_AFSEL12  ---------------------------------
// SVD Line: 7889

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 16) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_AFRH_AFSEL11  ---------------------------------
// SVD Line: 7896

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 12) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_AFRH_AFSEL10  ---------------------------------
// SVD Line: 7903

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 8) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFSEL9  ---------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 4) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFSEL8  ---------------------------------
// SVD Line: 7917

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 0) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_AFRH  -----------------------------------
// SVD Line: 7858

//  <rtree> SFDITEM_REG__GPIOD_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000C24) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOD_AFRH >> 0) & 0xFFFFFFFF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL15 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFSEL8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BRR  --------------------------------
// SVD Line: 7926

unsigned int GPIOD_BRR __AT (0x50000C28);



// --------------------------------  Field Item: GPIOD_BRR_BR0  -----------------------------------
// SVD Line: 7935

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR1  -----------------------------------
// SVD Line: 7941

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR2  -----------------------------------
// SVD Line: 7947

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR3  -----------------------------------
// SVD Line: 7953

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR4  -----------------------------------
// SVD Line: 7959

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR5  -----------------------------------
// SVD Line: 7965

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR6  -----------------------------------
// SVD Line: 7971

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR7  -----------------------------------
// SVD Line: 7977

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR8  -----------------------------------
// SVD Line: 7983

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR9  -----------------------------------
// SVD Line: 7989

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR10  -----------------------------------
// SVD Line: 7995

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR11  -----------------------------------
// SVD Line: 8001

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR12  -----------------------------------
// SVD Line: 8007

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR13  -----------------------------------
// SVD Line: 8013

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR14  -----------------------------------
// SVD Line: 8019

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR15  -----------------------------------
// SVD Line: 8025

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50000C28) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_BRR  -----------------------------------
// SVD Line: 7926

//  <rtree> SFDITEM_REG__GPIOD_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000C28) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOD_BRR >> 0) & 0xFFFFFFFF), ((GPIOD_BRR = (GPIOD_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOD  -------------------------------------
// SVD Line: 8039

//  <view> GPIOD
//    <name> GPIOD </name>
//    <item> SFDITEM_REG__GPIOD_MODER </item>
//    <item> SFDITEM_REG__GPIOD_OTYPER </item>
//    <item> SFDITEM_REG__GPIOD_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOD_PUPDR </item>
//    <item> SFDITEM_REG__GPIOD_IDR </item>
//    <item> SFDITEM_REG__GPIOD_ODR </item>
//    <item> SFDITEM_REG__GPIOD_BSRR </item>
//    <item> SFDITEM_REG__GPIOD_LCKR </item>
//    <item> SFDITEM_REG__GPIOD_AFRL </item>
//    <item> SFDITEM_REG__GPIOD_AFRH </item>
//    <item> SFDITEM_REG__GPIOD_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOF_MODER  -------------------------------
// SVD Line: 6683

unsigned int GPIOF_MODER __AT (0x50001400);



// -----------------------------  Field Item: GPIOF_MODER_MODER15  --------------------------------
// SVD Line: 6692

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 30) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER14  --------------------------------
// SVD Line: 6699

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 28) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER13  --------------------------------
// SVD Line: 6706

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 26) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER12  --------------------------------
// SVD Line: 6713

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 24) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER11  --------------------------------
// SVD Line: 6720

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 22) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER10  --------------------------------
// SVD Line: 6727

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 20) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER9  ---------------------------------
// SVD Line: 6734

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 18) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER8  ---------------------------------
// SVD Line: 6741

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 16) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER7  ---------------------------------
// SVD Line: 6748

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 14) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER6  ---------------------------------
// SVD Line: 6755

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 12) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER5  ---------------------------------
// SVD Line: 6762

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 10) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER4  ---------------------------------
// SVD Line: 6769

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 8) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER3  ---------------------------------
// SVD Line: 6776

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 6) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER2  ---------------------------------
// SVD Line: 6783

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 4) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER1  ---------------------------------
// SVD Line: 6790

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 2) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_MODER_MODER0  ---------------------------------
// SVD Line: 6797

//  <item> SFDITEM_FIELD__GPIOF_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_MODER >> 0) & 0x3), ((GPIOF_MODER = (GPIOF_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_MODER  ----------------------------------
// SVD Line: 6683

//  <rtree> SFDITEM_REG__GPIOF_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOF_MODER >> 0) & 0xFFFFFFFF), ((GPIOF_MODER = (GPIOF_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOF_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_OTYPER  ------------------------------
// SVD Line: 6806

unsigned int GPIOF_OTYPER __AT (0x50001404);



// ------------------------------  Field Item: GPIOF_OTYPER_OT15  ---------------------------------
// SVD Line: 6815

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT14  ---------------------------------
// SVD Line: 6822

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT13  ---------------------------------
// SVD Line: 6829

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT12  ---------------------------------
// SVD Line: 6836

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT11  ---------------------------------
// SVD Line: 6843

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT10  ---------------------------------
// SVD Line: 6850

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT9  ----------------------------------
// SVD Line: 6857

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT8  ----------------------------------
// SVD Line: 6864

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT7  ----------------------------------
// SVD Line: 6871

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT6  ----------------------------------
// SVD Line: 6878

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT5  ----------------------------------
// SVD Line: 6885

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT4  ----------------------------------
// SVD Line: 6892

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT3  ----------------------------------
// SVD Line: 6899

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT2  ----------------------------------
// SVD Line: 6906

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT1  ----------------------------------
// SVD Line: 6913

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_OTYPER_OT0  ----------------------------------
// SVD Line: 6920

//  <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OTYPER  ----------------------------------
// SVD Line: 6806

//  <rtree> SFDITEM_REG__GPIOF_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOF_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOF_OTYPER = (GPIOF_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOF_OSPEEDR  ------------------------------
// SVD Line: 6929

unsigned int GPIOF_OSPEEDR __AT (0x50001408);



// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR15  ------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 30) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR14  ------------------------------
// SVD Line: 6946

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 28) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR13  ------------------------------
// SVD Line: 6953

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 26) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR12  ------------------------------
// SVD Line: 6960

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 24) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR11  ------------------------------
// SVD Line: 6967

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 22) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR10  ------------------------------
// SVD Line: 6974

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 20) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR9  -------------------------------
// SVD Line: 6981

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 18) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR8  -------------------------------
// SVD Line: 6988

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 16) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR7  -------------------------------
// SVD Line: 6995

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 14) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR6  -------------------------------
// SVD Line: 7002

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 12) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR5  -------------------------------
// SVD Line: 7009

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 10) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR4  -------------------------------
// SVD Line: 7016

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 8) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR3  -------------------------------
// SVD Line: 7023

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 6) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR2  -------------------------------
// SVD Line: 7030

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 4) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR1  -------------------------------
// SVD Line: 7037

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 2) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOF_OSPEEDR_OSPEEDR0  -------------------------------
// SVD Line: 7044

//  <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50001408) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_OSPEEDR >> 0) & 0x3), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOF_OSPEEDR  ---------------------------------
// SVD Line: 6929

//  <rtree> SFDITEM_REG__GPIOF_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001408) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOF_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOF_OSPEEDR = (GPIOF_OSPEEDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_OSPEEDR_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOF_PUPDR  -------------------------------
// SVD Line: 7053

unsigned int GPIOF_PUPDR __AT (0x5000140C);



// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR15  --------------------------------
// SVD Line: 7063

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 30) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR14  --------------------------------
// SVD Line: 7070

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 28) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR13  --------------------------------
// SVD Line: 7077

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 26) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR12  --------------------------------
// SVD Line: 7084

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 24) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR11  --------------------------------
// SVD Line: 7091

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 22) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR10  --------------------------------
// SVD Line: 7098

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 20) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 7105

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 18) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 7112

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 16) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 7119

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 14) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 7126

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 12) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 7133

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 10) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 7140

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 8) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 7147

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 6) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 7154

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 4) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 7161

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 2) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 7168

//  <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_PUPDR >> 0) & 0x3), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_PUPDR  ----------------------------------
// SVD Line: 7053

//  <rtree> SFDITEM_REG__GPIOF_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000140C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOF_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOF_PUPDR = (GPIOF_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_IDR  --------------------------------
// SVD Line: 7177

unsigned int GPIOF_IDR __AT (0x50001410);



// -------------------------------  Field Item: GPIOF_IDR_IDR15  ----------------------------------
// SVD Line: 7186

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR14  ----------------------------------
// SVD Line: 7193

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR13  ----------------------------------
// SVD Line: 7200

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR12  ----------------------------------
// SVD Line: 7207

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR11  ----------------------------------
// SVD Line: 7214

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR10  ----------------------------------
// SVD Line: 7221

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR9  -----------------------------------
// SVD Line: 7228

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR8  -----------------------------------
// SVD Line: 7235

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR7  -----------------------------------
// SVD Line: 7242

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR6  -----------------------------------
// SVD Line: 7249

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR5  -----------------------------------
// SVD Line: 7256

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR4  -----------------------------------
// SVD Line: 7263

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR3  -----------------------------------
// SVD Line: 7270

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR2  -----------------------------------
// SVD Line: 7277

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR1  -----------------------------------
// SVD Line: 7284

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR0  -----------------------------------
// SVD Line: 7291

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50001410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_IDR  -----------------------------------
// SVD Line: 7177

//  <rtree> SFDITEM_REG__GPIOF_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50001410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOF_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_ODR  --------------------------------
// SVD Line: 7300

unsigned int GPIOF_ODR __AT (0x50001414);



// -------------------------------  Field Item: GPIOF_ODR_ODR15  ----------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR14  ----------------------------------
// SVD Line: 7316

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR13  ----------------------------------
// SVD Line: 7323

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR12  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR11  ----------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR10  ----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR9  -----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR8  -----------------------------------
// SVD Line: 7358

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR7  -----------------------------------
// SVD Line: 7365

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR6  -----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR5  -----------------------------------
// SVD Line: 7379

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR4  -----------------------------------
// SVD Line: 7386

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR3  -----------------------------------
// SVD Line: 7393

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR2  -----------------------------------
// SVD Line: 7400

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR1  -----------------------------------
// SVD Line: 7407

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR0  -----------------------------------
// SVD Line: 7414

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50001414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_ODR  -----------------------------------
// SVD Line: 7300

//  <rtree> SFDITEM_REG__GPIOF_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOF_ODR >> 0) & 0xFFFFFFFF), ((GPIOF_ODR = (GPIOF_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BSRR  -------------------------------
// SVD Line: 7423

unsigned int GPIOF_BSRR __AT (0x50001418);



// -------------------------------  Field Item: GPIOF_BSRR_BR15  ----------------------------------
// SVD Line: 7433

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR14  ----------------------------------
// SVD Line: 7440

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR13  ----------------------------------
// SVD Line: 7447

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR12  ----------------------------------
// SVD Line: 7454

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR11  ----------------------------------
// SVD Line: 7461

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR10  ----------------------------------
// SVD Line: 7468

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR9  -----------------------------------
// SVD Line: 7475

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR8  -----------------------------------
// SVD Line: 7482

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR7  -----------------------------------
// SVD Line: 7489

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR6  -----------------------------------
// SVD Line: 7496

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR5  -----------------------------------
// SVD Line: 7503

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR4  -----------------------------------
// SVD Line: 7510

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR3  -----------------------------------
// SVD Line: 7517

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR2  -----------------------------------
// SVD Line: 7524

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR1  -----------------------------------
// SVD Line: 7531

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50001418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR0  -----------------------------------
// SVD Line: 7538

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS15  ----------------------------------
// SVD Line: 7545

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS14  ----------------------------------
// SVD Line: 7552

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS13  ----------------------------------
// SVD Line: 7559

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS12  ----------------------------------
// SVD Line: 7566

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS11  ----------------------------------
// SVD Line: 7573

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS10  ----------------------------------
// SVD Line: 7580

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS9  -----------------------------------
// SVD Line: 7587

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS8  -----------------------------------
// SVD Line: 7594

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS7  -----------------------------------
// SVD Line: 7601

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS6  -----------------------------------
// SVD Line: 7608

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS5  -----------------------------------
// SVD Line: 7615

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS4  -----------------------------------
// SVD Line: 7622

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS3  -----------------------------------
// SVD Line: 7629

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS2  -----------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS1  -----------------------------------
// SVD Line: 7643

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS0  -----------------------------------
// SVD Line: 7650

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50001418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_BSRR  -----------------------------------
// SVD Line: 7423

//  <rtree> SFDITEM_REG__GPIOF_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50001418) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOF_BSRR >> 0) & 0xFFFFFFFF), ((GPIOF_BSRR = (GPIOF_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_LCKR  -------------------------------
// SVD Line: 7659

unsigned int GPIOF_LCKR __AT (0x5000141C);



// -------------------------------  Field Item: GPIOF_LCKR_LCKK  ----------------------------------
// SVD Line: 7669

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK15  ----------------------------------
// SVD Line: 7676

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK14  ----------------------------------
// SVD Line: 7683

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK13  ----------------------------------
// SVD Line: 7690

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK12  ----------------------------------
// SVD Line: 7697

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK11  ----------------------------------
// SVD Line: 7704

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK10  ----------------------------------
// SVD Line: 7711

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK9  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK8  ----------------------------------
// SVD Line: 7725

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK7  ----------------------------------
// SVD Line: 7732

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK6  ----------------------------------
// SVD Line: 7739

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK5  ----------------------------------
// SVD Line: 7746

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK4  ----------------------------------
// SVD Line: 7753

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK3  ----------------------------------
// SVD Line: 7760

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK2  ----------------------------------
// SVD Line: 7767

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK1  ----------------------------------
// SVD Line: 7774

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK0  ----------------------------------
// SVD Line: 7781

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_LCKR  -----------------------------------
// SVD Line: 7659

//  <rtree> SFDITEM_REG__GPIOF_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000141C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOF_LCKR >> 0) & 0xFFFFFFFF), ((GPIOF_LCKR = (GPIOF_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRL  -------------------------------
// SVD Line: 7790

unsigned int GPIOF_AFRL __AT (0x50001420);



// ------------------------------  Field Item: GPIOF_AFRL_AFSEL7  ---------------------------------
// SVD Line: 7800

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 28) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL6  ---------------------------------
// SVD Line: 7807

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 24) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL5  ---------------------------------
// SVD Line: 7814

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 20) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL4  ---------------------------------
// SVD Line: 7821

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 16) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL3  ---------------------------------
// SVD Line: 7828

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 12) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL2  ---------------------------------
// SVD Line: 7835

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 8) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL1  ---------------------------------
// SVD Line: 7842

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 4) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRL_AFSEL0  ---------------------------------
// SVD Line: 7849

//  <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50001420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRL >> 0) & 0xF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRL  -----------------------------------
// SVD Line: 7790

//  <rtree> SFDITEM_REG__GPIOF_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001420) GPIO alternate function low  register </i>
//    <loc> ( (unsigned int)((GPIOF_AFRL >> 0) & 0xFFFFFFFF), ((GPIOF_AFRL = (GPIOF_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL7 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRL_AFSEL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_AFRH  -------------------------------
// SVD Line: 7858

unsigned int GPIOF_AFRH __AT (0x50001424);



// -----------------------------  Field Item: GPIOF_AFRH_AFSEL15  ---------------------------------
// SVD Line: 7868

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL15
//    <name> AFSEL15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 28) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL14  ---------------------------------
// SVD Line: 7875

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL14
//    <name> AFSEL14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 24) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL13  ---------------------------------
// SVD Line: 7882

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL13
//    <name> AFSEL13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 20) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL12  ---------------------------------
// SVD Line: 7889

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL12
//    <name> AFSEL12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 16) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL11  ---------------------------------
// SVD Line: 7896

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL11
//    <name> AFSEL11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 12) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOF_AFRH_AFSEL10  ---------------------------------
// SVD Line: 7903

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL10
//    <name> AFSEL10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 8) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFSEL9  ---------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL9
//    <name> AFSEL9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 4) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_AFRH_AFSEL8  ---------------------------------
// SVD Line: 7917

//  <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL8
//    <name> AFSEL8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50001424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_AFRH >> 0) & 0xF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_AFRH  -----------------------------------
// SVD Line: 7858

//  <rtree> SFDITEM_REG__GPIOF_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50001424) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOF_AFRH >> 0) & 0xFFFFFFFF), ((GPIOF_AFRH = (GPIOF_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL15 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL14 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL13 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL12 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL11 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL10 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL9 </item>
//    <item> SFDITEM_FIELD__GPIOF_AFRH_AFSEL8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BRR  --------------------------------
// SVD Line: 7926

unsigned int GPIOF_BRR __AT (0x50001428);



// --------------------------------  Field Item: GPIOF_BRR_BR0  -----------------------------------
// SVD Line: 7935

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR1  -----------------------------------
// SVD Line: 7941

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR2  -----------------------------------
// SVD Line: 7947

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR3  -----------------------------------
// SVD Line: 7953

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR4  -----------------------------------
// SVD Line: 7959

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR5  -----------------------------------
// SVD Line: 7965

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR6  -----------------------------------
// SVD Line: 7971

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR7  -----------------------------------
// SVD Line: 7977

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR8  -----------------------------------
// SVD Line: 7983

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR9  -----------------------------------
// SVD Line: 7989

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR10  -----------------------------------
// SVD Line: 7995

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR11  -----------------------------------
// SVD Line: 8001

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR12  -----------------------------------
// SVD Line: 8007

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR13  -----------------------------------
// SVD Line: 8013

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR14  -----------------------------------
// SVD Line: 8019

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR15  -----------------------------------
// SVD Line: 8025

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x50001428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_BRR  -----------------------------------
// SVD Line: 7926

//  <rtree> SFDITEM_REG__GPIOF_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50001428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOF_BRR >> 0) & 0xFFFFFFFF), ((GPIOF_BRR = (GPIOF_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR15 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOF  -------------------------------------
// SVD Line: 8043

//  <view> GPIOF
//    <name> GPIOF </name>
//    <item> SFDITEM_REG__GPIOF_MODER </item>
//    <item> SFDITEM_REG__GPIOF_OTYPER </item>
//    <item> SFDITEM_REG__GPIOF_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOF_PUPDR </item>
//    <item> SFDITEM_REG__GPIOF_IDR </item>
//    <item> SFDITEM_REG__GPIOF_ODR </item>
//    <item> SFDITEM_REG__GPIOF_BSRR </item>
//    <item> SFDITEM_REG__GPIOF_LCKR </item>
//    <item> SFDITEM_REG__GPIOF_AFRL </item>
//    <item> SFDITEM_REG__GPIOF_AFRH </item>
//    <item> SFDITEM_REG__GPIOF_BRR </item>
//  </view>
//  


// ------------------------------  Register Item Address: AES_CR  ---------------------------------
// SVD Line: 8064

unsigned int AES_CR __AT (0x40026000);



// --------------------------------  Field Item: AES_CR_NPBLB  ------------------------------------
// SVD Line: 8073

//  <item> SFDITEM_FIELD__AES_CR_NPBLB
//    <name> NPBLB </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40026000) Number of padding bytes in last block of  payload </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 20) & 0xF), ((AES_CR = (AES_CR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AES_CR_KEYSIZE  -----------------------------------
// SVD Line: 8080

//  <item> SFDITEM_FIELD__AES_CR_KEYSIZE
//    <name> KEYSIZE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40026000) Key size selection </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.18..18> KEYSIZE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_CHMOD2  -----------------------------------
// SVD Line: 8086

//  <item> SFDITEM_FIELD__AES_CR_CHMOD2
//    <name> CHMOD2 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40026000) AES chaining mode Bit2 </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.16..16> CHMOD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_GCMPH  ------------------------------------
// SVD Line: 8092

//  <item> SFDITEM_FIELD__AES_CR_GCMPH
//    <name> GCMPH </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40026000) Used only for GCM, CCM and GMAC  algorithms and has no effect when other algorithms  are selected </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 13) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AES_CR_DMAOUTEN  ----------------------------------
// SVD Line: 8100

//  <item> SFDITEM_FIELD__AES_CR_DMAOUTEN
//    <name> DMAOUTEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40026000) Enable DMA management of data output  phase </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.12..12> DMAOUTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AES_CR_DMAINEN  -----------------------------------
// SVD Line: 8107

//  <item> SFDITEM_FIELD__AES_CR_DMAINEN
//    <name> DMAINEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40026000) Enable DMA management of data input  phase </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.11..11> DMAINEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_ERRIE  ------------------------------------
// SVD Line: 8114

//  <item> SFDITEM_FIELD__AES_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40026000) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.10..10> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_CCFIE  ------------------------------------
// SVD Line: 8120

//  <item> SFDITEM_FIELD__AES_CR_CCFIE
//    <name> CCFIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40026000) CCF flag interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.9..9> CCFIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_ERRC  ------------------------------------
// SVD Line: 8126

//  <item> SFDITEM_FIELD__AES_CR_ERRC
//    <name> ERRC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40026000) Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.8..8> ERRC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_CCFC  ------------------------------------
// SVD Line: 8132

//  <item> SFDITEM_FIELD__AES_CR_CCFC
//    <name> CCFC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026000) Computation Complete Flag  Clear </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.7..7> CCFC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AES_CR_CHMOD10  -----------------------------------
// SVD Line: 8139

//  <item> SFDITEM_FIELD__AES_CR_CHMOD10
//    <name> CHMOD10 </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40026000) AES chaining mode Bit1  Bit0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 5) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_MODE  ------------------------------------
// SVD Line: 8146

//  <item> SFDITEM_FIELD__AES_CR_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40026000) AES operating mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 3) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AES_CR_DATATYPE  ----------------------------------
// SVD Line: 8152

//  <item> SFDITEM_FIELD__AES_CR_DATATYPE
//    <name> DATATYPE </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x40026000) Data type selection (for data in and  data out to/from the cryptographic  block) </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 1) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: AES_CR_EN  -------------------------------------
// SVD Line: 8160

//  <item> SFDITEM_FIELD__AES_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026000) AES enable </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: AES_CR  -------------------------------------
// SVD Line: 8064

//  <rtree> SFDITEM_REG__AES_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026000) control register </i>
//    <loc> ( (unsigned int)((AES_CR >> 0) & 0xFFFFFFFF), ((AES_CR = (AES_CR & ~(0xF57FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF57FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_CR_NPBLB </item>
//    <item> SFDITEM_FIELD__AES_CR_KEYSIZE </item>
//    <item> SFDITEM_FIELD__AES_CR_CHMOD2 </item>
//    <item> SFDITEM_FIELD__AES_CR_GCMPH </item>
//    <item> SFDITEM_FIELD__AES_CR_DMAOUTEN </item>
//    <item> SFDITEM_FIELD__AES_CR_DMAINEN </item>
//    <item> SFDITEM_FIELD__AES_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__AES_CR_CCFIE </item>
//    <item> SFDITEM_FIELD__AES_CR_ERRC </item>
//    <item> SFDITEM_FIELD__AES_CR_CCFC </item>
//    <item> SFDITEM_FIELD__AES_CR_CHMOD10 </item>
//    <item> SFDITEM_FIELD__AES_CR_MODE </item>
//    <item> SFDITEM_FIELD__AES_CR_DATATYPE </item>
//    <item> SFDITEM_FIELD__AES_CR_EN </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: AES_SR  ---------------------------------
// SVD Line: 8168

unsigned int AES_SR __AT (0x40026004);



// ---------------------------------  Field Item: AES_SR_BUSY  ------------------------------------
// SVD Line: 8177

//  <item> SFDITEM_FIELD__AES_SR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40026004) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.3..3> BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_SR_WRERR  ------------------------------------
// SVD Line: 8183

//  <item> SFDITEM_FIELD__AES_SR_WRERR
//    <name> WRERR </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40026004) Write error flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.2..2> WRERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_SR_RDERR  ------------------------------------
// SVD Line: 8189

//  <item> SFDITEM_FIELD__AES_SR_RDERR
//    <name> RDERR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40026004) Read error flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.1..1> RDERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: AES_SR_CCF  -------------------------------------
// SVD Line: 8195

//  <item> SFDITEM_FIELD__AES_SR_CCF
//    <name> CCF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40026004) Computation complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.0..0> CCF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: AES_SR  -------------------------------------
// SVD Line: 8168

//  <rtree> SFDITEM_REG__AES_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40026004) status register </i>
//    <loc> ( (unsigned int)((AES_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_SR_BUSY </item>
//    <item> SFDITEM_FIELD__AES_SR_WRERR </item>
//    <item> SFDITEM_FIELD__AES_SR_RDERR </item>
//    <item> SFDITEM_FIELD__AES_SR_CCF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_DINR  --------------------------------
// SVD Line: 8203

unsigned int AES_DINR __AT (0x40026008);



// ------------------------------  Field Item: AES_DINR_AES_DINR  ---------------------------------
// SVD Line: 8212

//  <item> SFDITEM_FIELD__AES_DINR_AES_DINR
//    <name> AES_DINR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026008) Data Input Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DINR >> 0) & 0xFFFFFFFF), ((AES_DINR = (AES_DINR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DINR  ------------------------------------
// SVD Line: 8203

//  <rtree> SFDITEM_REG__AES_DINR
//    <name> DINR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026008) data input register </i>
//    <loc> ( (unsigned int)((AES_DINR >> 0) & 0xFFFFFFFF), ((AES_DINR = (AES_DINR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_DINR_AES_DINR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DOUTR  --------------------------------
// SVD Line: 8220

unsigned int AES_DOUTR __AT (0x4002600C);



// -----------------------------  Field Item: AES_DOUTR_AES_DOUTR  --------------------------------
// SVD Line: 8229

//  <item> SFDITEM_FIELD__AES_DOUTR_AES_DOUTR
//    <name> AES_DOUTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002600C) Data output register </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DOUTR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DOUTR  -----------------------------------
// SVD Line: 8220

//  <rtree> SFDITEM_REG__AES_DOUTR
//    <name> DOUTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002600C) data output register </i>
//    <loc> ( (unsigned int)((AES_DOUTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_DOUTR_AES_DOUTR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR0  --------------------------------
// SVD Line: 8237

unsigned int AES_KEYR0 __AT (0x40026010);



// -----------------------------  Field Item: AES_KEYR0_AES_KEYR0  --------------------------------
// SVD Line: 8246

//  <item> SFDITEM_FIELD__AES_KEYR0_AES_KEYR0
//    <name> AES_KEYR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026010) Data Output Register (LSB key  [31:0]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR0 >> 0) & 0xFFFFFFFF), ((AES_KEYR0 = (AES_KEYR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR0  -----------------------------------
// SVD Line: 8237

//  <rtree> SFDITEM_REG__AES_KEYR0
//    <name> KEYR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026010) key register 0 </i>
//    <loc> ( (unsigned int)((AES_KEYR0 >> 0) & 0xFFFFFFFF), ((AES_KEYR0 = (AES_KEYR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR0_AES_KEYR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR1  --------------------------------
// SVD Line: 8255

unsigned int AES_KEYR1 __AT (0x40026014);



// -----------------------------  Field Item: AES_KEYR1_AES_KEYR1  --------------------------------
// SVD Line: 8264

//  <item> SFDITEM_FIELD__AES_KEYR1_AES_KEYR1
//    <name> AES_KEYR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026014) AES key register (key  [63:32]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR1 >> 0) & 0xFFFFFFFF), ((AES_KEYR1 = (AES_KEYR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR1  -----------------------------------
// SVD Line: 8255

//  <rtree> SFDITEM_REG__AES_KEYR1
//    <name> KEYR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026014) key register 1 </i>
//    <loc> ( (unsigned int)((AES_KEYR1 >> 0) & 0xFFFFFFFF), ((AES_KEYR1 = (AES_KEYR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR1_AES_KEYR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR2  --------------------------------
// SVD Line: 8273

unsigned int AES_KEYR2 __AT (0x40026018);



// -----------------------------  Field Item: AES_KEYR2_AES_KEYR2  --------------------------------
// SVD Line: 8282

//  <item> SFDITEM_FIELD__AES_KEYR2_AES_KEYR2
//    <name> AES_KEYR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026018) AES key register (key  [95:64]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR2 >> 0) & 0xFFFFFFFF), ((AES_KEYR2 = (AES_KEYR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR2  -----------------------------------
// SVD Line: 8273

//  <rtree> SFDITEM_REG__AES_KEYR2
//    <name> KEYR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026018) key register 2 </i>
//    <loc> ( (unsigned int)((AES_KEYR2 >> 0) & 0xFFFFFFFF), ((AES_KEYR2 = (AES_KEYR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR2_AES_KEYR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR3  --------------------------------
// SVD Line: 8291

unsigned int AES_KEYR3 __AT (0x4002601C);



// -----------------------------  Field Item: AES_KEYR3_AES_KEYR3  --------------------------------
// SVD Line: 8300

//  <item> SFDITEM_FIELD__AES_KEYR3_AES_KEYR3
//    <name> AES_KEYR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002601C) AES key register (MSB key  [127:96]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR3 >> 0) & 0xFFFFFFFF), ((AES_KEYR3 = (AES_KEYR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR3  -----------------------------------
// SVD Line: 8291

//  <rtree> SFDITEM_REG__AES_KEYR3
//    <name> KEYR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002601C) key register 3 </i>
//    <loc> ( (unsigned int)((AES_KEYR3 >> 0) & 0xFFFFFFFF), ((AES_KEYR3 = (AES_KEYR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR3_AES_KEYR3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR0  --------------------------------
// SVD Line: 8309

unsigned int AES_IVR0 __AT (0x40026020);



// ------------------------------  Field Item: AES_IVR0_AES_IVR0  ---------------------------------
// SVD Line: 8319

//  <item> SFDITEM_FIELD__AES_IVR0_AES_IVR0
//    <name> AES_IVR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026020) initialization vector register (LSB IVR  [31:0]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR0 >> 0) & 0xFFFFFFFF), ((AES_IVR0 = (AES_IVR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR0  ------------------------------------
// SVD Line: 8309

//  <rtree> SFDITEM_REG__AES_IVR0
//    <name> IVR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026020) initialization vector register  0 </i>
//    <loc> ( (unsigned int)((AES_IVR0 >> 0) & 0xFFFFFFFF), ((AES_IVR0 = (AES_IVR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR0_AES_IVR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR1  --------------------------------
// SVD Line: 8328

unsigned int AES_IVR1 __AT (0x40026024);



// ------------------------------  Field Item: AES_IVR1_AES_IVR1  ---------------------------------
// SVD Line: 8338

//  <item> SFDITEM_FIELD__AES_IVR1_AES_IVR1
//    <name> AES_IVR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026024) Initialization Vector Register (IVR  [63:32]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR1 >> 0) & 0xFFFFFFFF), ((AES_IVR1 = (AES_IVR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR1  ------------------------------------
// SVD Line: 8328

//  <rtree> SFDITEM_REG__AES_IVR1
//    <name> IVR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026024) initialization vector register  1 </i>
//    <loc> ( (unsigned int)((AES_IVR1 >> 0) & 0xFFFFFFFF), ((AES_IVR1 = (AES_IVR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR1_AES_IVR1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR2  --------------------------------
// SVD Line: 8347

unsigned int AES_IVR2 __AT (0x40026028);



// ------------------------------  Field Item: AES_IVR2_AES_IVR2  ---------------------------------
// SVD Line: 8357

//  <item> SFDITEM_FIELD__AES_IVR2_AES_IVR2
//    <name> AES_IVR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026028) Initialization Vector Register (IVR  [95:64]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR2 >> 0) & 0xFFFFFFFF), ((AES_IVR2 = (AES_IVR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR2  ------------------------------------
// SVD Line: 8347

//  <rtree> SFDITEM_REG__AES_IVR2
//    <name> IVR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026028) initialization vector register  2 </i>
//    <loc> ( (unsigned int)((AES_IVR2 >> 0) & 0xFFFFFFFF), ((AES_IVR2 = (AES_IVR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR2_AES_IVR2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR3  --------------------------------
// SVD Line: 8366

unsigned int AES_IVR3 __AT (0x4002602C);



// ------------------------------  Field Item: AES_IVR3_AES_IVR3  ---------------------------------
// SVD Line: 8376

//  <item> SFDITEM_FIELD__AES_IVR3_AES_IVR3
//    <name> AES_IVR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002602C) Initialization Vector Register (MSB IVR  [127:96]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR3 >> 0) & 0xFFFFFFFF), ((AES_IVR3 = (AES_IVR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR3  ------------------------------------
// SVD Line: 8366

//  <rtree> SFDITEM_REG__AES_IVR3
//    <name> IVR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002602C) initialization vector register  3 </i>
//    <loc> ( (unsigned int)((AES_IVR3 >> 0) & 0xFFFFFFFF), ((AES_IVR3 = (AES_IVR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR3_AES_IVR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR4  --------------------------------
// SVD Line: 8385

unsigned int AES_KEYR4 __AT (0x40026030);



// -----------------------------  Field Item: AES_KEYR4_AES_KEYR4  --------------------------------
// SVD Line: 8394

//  <item> SFDITEM_FIELD__AES_KEYR4_AES_KEYR4
//    <name> AES_KEYR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026030) AES key register (MSB key  [159:128]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR4 >> 0) & 0xFFFFFFFF), ((AES_KEYR4 = (AES_KEYR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR4  -----------------------------------
// SVD Line: 8385

//  <rtree> SFDITEM_REG__AES_KEYR4
//    <name> KEYR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026030) key register 4 </i>
//    <loc> ( (unsigned int)((AES_KEYR4 >> 0) & 0xFFFFFFFF), ((AES_KEYR4 = (AES_KEYR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR4_AES_KEYR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR5  --------------------------------
// SVD Line: 8403

unsigned int AES_KEYR5 __AT (0x40026034);



// -----------------------------  Field Item: AES_KEYR5_AES_KEYR5  --------------------------------
// SVD Line: 8412

//  <item> SFDITEM_FIELD__AES_KEYR5_AES_KEYR5
//    <name> AES_KEYR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026034) AES key register (MSB key  [191:160]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR5 >> 0) & 0xFFFFFFFF), ((AES_KEYR5 = (AES_KEYR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR5  -----------------------------------
// SVD Line: 8403

//  <rtree> SFDITEM_REG__AES_KEYR5
//    <name> KEYR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026034) key register 5 </i>
//    <loc> ( (unsigned int)((AES_KEYR5 >> 0) & 0xFFFFFFFF), ((AES_KEYR5 = (AES_KEYR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR5_AES_KEYR5 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR6  --------------------------------
// SVD Line: 8421

unsigned int AES_KEYR6 __AT (0x40026038);



// -----------------------------  Field Item: AES_KEYR6_AES_KEYR6  --------------------------------
// SVD Line: 8430

//  <item> SFDITEM_FIELD__AES_KEYR6_AES_KEYR6
//    <name> AES_KEYR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026038) AES key register (MSB key  [223:192]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR6 >> 0) & 0xFFFFFFFF), ((AES_KEYR6 = (AES_KEYR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR6  -----------------------------------
// SVD Line: 8421

//  <rtree> SFDITEM_REG__AES_KEYR6
//    <name> KEYR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026038) key register 6 </i>
//    <loc> ( (unsigned int)((AES_KEYR6 >> 0) & 0xFFFFFFFF), ((AES_KEYR6 = (AES_KEYR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR6_AES_KEYR6 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR7  --------------------------------
// SVD Line: 8439

unsigned int AES_KEYR7 __AT (0x4002603C);



// -----------------------------  Field Item: AES_KEYR7_AES_KEYR7  --------------------------------
// SVD Line: 8448

//  <item> SFDITEM_FIELD__AES_KEYR7_AES_KEYR7
//    <name> AES_KEYR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002603C) AES key register (MSB key  [255:224]) </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR7 >> 0) & 0xFFFFFFFF), ((AES_KEYR7 = (AES_KEYR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR7  -----------------------------------
// SVD Line: 8439

//  <rtree> SFDITEM_REG__AES_KEYR7
//    <name> KEYR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002603C) key register 7 </i>
//    <loc> ( (unsigned int)((AES_KEYR7 >> 0) & 0xFFFFFFFF), ((AES_KEYR7 = (AES_KEYR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR7_AES_KEYR7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP0R  -------------------------------
// SVD Line: 8457

unsigned int AES_SUSP0R __AT (0x40026040);



// ----------------------------  Field Item: AES_SUSP0R_AES_SUSP0R  -------------------------------
// SVD Line: 8466

//  <item> SFDITEM_FIELD__AES_SUSP0R_AES_SUSP0R
//    <name> AES_SUSP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026040) AES suspend register 0 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP0R >> 0) & 0xFFFFFFFF), ((AES_SUSP0R = (AES_SUSP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP0R  -----------------------------------
// SVD Line: 8457

//  <rtree> SFDITEM_REG__AES_SUSP0R
//    <name> SUSP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026040) AES suspend register 0 </i>
//    <loc> ( (unsigned int)((AES_SUSP0R >> 0) & 0xFFFFFFFF), ((AES_SUSP0R = (AES_SUSP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP0R_AES_SUSP0R </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP1R  -------------------------------
// SVD Line: 8474

unsigned int AES_SUSP1R __AT (0x40026044);



// ----------------------------  Field Item: AES_SUSP1R_AES_SUSP1R  -------------------------------
// SVD Line: 8483

//  <item> SFDITEM_FIELD__AES_SUSP1R_AES_SUSP1R
//    <name> AES_SUSP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026044) AES suspend register 1 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP1R >> 0) & 0xFFFFFFFF), ((AES_SUSP1R = (AES_SUSP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP1R  -----------------------------------
// SVD Line: 8474

//  <rtree> SFDITEM_REG__AES_SUSP1R
//    <name> SUSP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026044) AES suspend register 1 </i>
//    <loc> ( (unsigned int)((AES_SUSP1R >> 0) & 0xFFFFFFFF), ((AES_SUSP1R = (AES_SUSP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP1R_AES_SUSP1R </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP2R  -------------------------------
// SVD Line: 8491

unsigned int AES_SUSP2R __AT (0x40026048);



// ----------------------------  Field Item: AES_SUSP2R_AES_SUSP2R  -------------------------------
// SVD Line: 8500

//  <item> SFDITEM_FIELD__AES_SUSP2R_AES_SUSP2R
//    <name> AES_SUSP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026048) AES suspend register 2 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP2R >> 0) & 0xFFFFFFFF), ((AES_SUSP2R = (AES_SUSP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP2R  -----------------------------------
// SVD Line: 8491

//  <rtree> SFDITEM_REG__AES_SUSP2R
//    <name> SUSP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026048) AES suspend register 2 </i>
//    <loc> ( (unsigned int)((AES_SUSP2R >> 0) & 0xFFFFFFFF), ((AES_SUSP2R = (AES_SUSP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP2R_AES_SUSP2R </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP3R  -------------------------------
// SVD Line: 8508

unsigned int AES_SUSP3R __AT (0x4002604C);



// ----------------------------  Field Item: AES_SUSP3R_AES_SUSP3R  -------------------------------
// SVD Line: 8517

//  <item> SFDITEM_FIELD__AES_SUSP3R_AES_SUSP3R
//    <name> AES_SUSP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002604C) AES suspend register 3 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP3R >> 0) & 0xFFFFFFFF), ((AES_SUSP3R = (AES_SUSP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP3R  -----------------------------------
// SVD Line: 8508

//  <rtree> SFDITEM_REG__AES_SUSP3R
//    <name> SUSP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002604C) AES suspend register 3 </i>
//    <loc> ( (unsigned int)((AES_SUSP3R >> 0) & 0xFFFFFFFF), ((AES_SUSP3R = (AES_SUSP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP3R_AES_SUSP3R </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP4R  -------------------------------
// SVD Line: 8525

unsigned int AES_SUSP4R __AT (0x40026050);



// ----------------------------  Field Item: AES_SUSP4R_AES_SUSP4R  -------------------------------
// SVD Line: 8534

//  <item> SFDITEM_FIELD__AES_SUSP4R_AES_SUSP4R
//    <name> AES_SUSP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026050) AES suspend register 4 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP4R >> 0) & 0xFFFFFFFF), ((AES_SUSP4R = (AES_SUSP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP4R  -----------------------------------
// SVD Line: 8525

//  <rtree> SFDITEM_REG__AES_SUSP4R
//    <name> SUSP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026050) AES suspend register 4 </i>
//    <loc> ( (unsigned int)((AES_SUSP4R >> 0) & 0xFFFFFFFF), ((AES_SUSP4R = (AES_SUSP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP4R_AES_SUSP4R </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP5R  -------------------------------
// SVD Line: 8542

unsigned int AES_SUSP5R __AT (0x40026054);



// ----------------------------  Field Item: AES_SUSP5R_AES_SUSP5R  -------------------------------
// SVD Line: 8551

//  <item> SFDITEM_FIELD__AES_SUSP5R_AES_SUSP5R
//    <name> AES_SUSP5R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026054) AES suspend register 5 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP5R >> 0) & 0xFFFFFFFF), ((AES_SUSP5R = (AES_SUSP5R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP5R  -----------------------------------
// SVD Line: 8542

//  <rtree> SFDITEM_REG__AES_SUSP5R
//    <name> SUSP5R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026054) AES suspend register 5 </i>
//    <loc> ( (unsigned int)((AES_SUSP5R >> 0) & 0xFFFFFFFF), ((AES_SUSP5R = (AES_SUSP5R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP5R_AES_SUSP5R </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP6R  -------------------------------
// SVD Line: 8559

unsigned int AES_SUSP6R __AT (0x40026058);



// ----------------------------  Field Item: AES_SUSP6R_AES_SUSP6R  -------------------------------
// SVD Line: 8568

//  <item> SFDITEM_FIELD__AES_SUSP6R_AES_SUSP6R
//    <name> AES_SUSP6R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026058) AES suspend register 6 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP6R >> 0) & 0xFFFFFFFF), ((AES_SUSP6R = (AES_SUSP6R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP6R  -----------------------------------
// SVD Line: 8559

//  <rtree> SFDITEM_REG__AES_SUSP6R
//    <name> SUSP6R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026058) AES suspend register 6 </i>
//    <loc> ( (unsigned int)((AES_SUSP6R >> 0) & 0xFFFFFFFF), ((AES_SUSP6R = (AES_SUSP6R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP6R_AES_SUSP6R </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_SUSP7R  -------------------------------
// SVD Line: 8576

unsigned int AES_SUSP7R __AT (0x4002605C);



// ----------------------------  Field Item: AES_SUSP7R_AES_SUSP7R  -------------------------------
// SVD Line: 8585

//  <item> SFDITEM_FIELD__AES_SUSP7R_AES_SUSP7R
//    <name> AES_SUSP7R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002605C) AES suspend register 7 </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_SUSP7R >> 0) & 0xFFFFFFFF), ((AES_SUSP7R = (AES_SUSP7R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: AES_SUSP7R  -----------------------------------
// SVD Line: 8576

//  <rtree> SFDITEM_REG__AES_SUSP7R
//    <name> SUSP7R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002605C) AES suspend register 7 </i>
//    <loc> ( (unsigned int)((AES_SUSP7R >> 0) & 0xFFFFFFFF), ((AES_SUSP7R = (AES_SUSP7R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_SUSP7R_AES_SUSP7R </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: AES  --------------------------------------
// SVD Line: 8047

//  <view> AES
//    <name> AES </name>
//    <item> SFDITEM_REG__AES_CR </item>
//    <item> SFDITEM_REG__AES_SR </item>
//    <item> SFDITEM_REG__AES_DINR </item>
//    <item> SFDITEM_REG__AES_DOUTR </item>
//    <item> SFDITEM_REG__AES_KEYR0 </item>
//    <item> SFDITEM_REG__AES_KEYR1 </item>
//    <item> SFDITEM_REG__AES_KEYR2 </item>
//    <item> SFDITEM_REG__AES_KEYR3 </item>
//    <item> SFDITEM_REG__AES_IVR0 </item>
//    <item> SFDITEM_REG__AES_IVR1 </item>
//    <item> SFDITEM_REG__AES_IVR2 </item>
//    <item> SFDITEM_REG__AES_IVR3 </item>
//    <item> SFDITEM_REG__AES_KEYR4 </item>
//    <item> SFDITEM_REG__AES_KEYR5 </item>
//    <item> SFDITEM_REG__AES_KEYR6 </item>
//    <item> SFDITEM_REG__AES_KEYR7 </item>
//    <item> SFDITEM_REG__AES_SUSP0R </item>
//    <item> SFDITEM_REG__AES_SUSP1R </item>
//    <item> SFDITEM_REG__AES_SUSP2R </item>
//    <item> SFDITEM_REG__AES_SUSP3R </item>
//    <item> SFDITEM_REG__AES_SUSP4R </item>
//    <item> SFDITEM_REG__AES_SUSP5R </item>
//    <item> SFDITEM_REG__AES_SUSP6R </item>
//    <item> SFDITEM_REG__AES_SUSP7R </item>
//  </view>
//  


// ------------------------------  Register Item Address: RNG_CR  ---------------------------------
// SVD Line: 8606

unsigned int RNG_CR __AT (0x40025000);



// --------------------------------  Field Item: RNG_CR_RNGEN  ------------------------------------
// SVD Line: 8615

//  <item> SFDITEM_FIELD__RNG_CR_RNGEN
//    <name> RNGEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40025000) Random number generator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_CR ) </loc>
//      <o.2..2> RNGEN
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RNG_CR_IE  -------------------------------------
// SVD Line: 8622

//  <item> SFDITEM_FIELD__RNG_CR_IE
//    <name> IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40025000) Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_CR ) </loc>
//      <o.3..3> IE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RNG_CR_CED  -------------------------------------
// SVD Line: 8628

//  <item> SFDITEM_FIELD__RNG_CR_CED
//    <name> CED </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40025000) Clock error detection </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_CR ) </loc>
//      <o.5..5> CED
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RNG_CR_BYP  -------------------------------------
// SVD Line: 8634

//  <item> SFDITEM_FIELD__RNG_CR_BYP
//    <name> BYP </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40025000) Bypass mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_CR ) </loc>
//      <o.6..6> BYP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RNG_CR  -------------------------------------
// SVD Line: 8606

//  <rtree> SFDITEM_REG__RNG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40025000) control register </i>
//    <loc> ( (unsigned int)((RNG_CR >> 0) & 0xFFFFFFFF), ((RNG_CR = (RNG_CR & ~(0x6CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RNG_CR_RNGEN </item>
//    <item> SFDITEM_FIELD__RNG_CR_IE </item>
//    <item> SFDITEM_FIELD__RNG_CR_CED </item>
//    <item> SFDITEM_FIELD__RNG_CR_BYP </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RNG_SR  ---------------------------------
// SVD Line: 8642

unsigned int RNG_SR __AT (0x40025004);



// ---------------------------------  Field Item: RNG_SR_SEIS  ------------------------------------
// SVD Line: 8650

//  <item> SFDITEM_FIELD__RNG_SR_SEIS
//    <name> SEIS </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40025004) Seed error interrupt  status </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_SR ) </loc>
//      <o.6..6> SEIS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RNG_SR_CEIS  ------------------------------------
// SVD Line: 8658

//  <item> SFDITEM_FIELD__RNG_SR_CEIS
//    <name> CEIS </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40025004) Clock error interrupt  status </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_SR ) </loc>
//      <o.5..5> CEIS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RNG_SR_SECS  ------------------------------------
// SVD Line: 8666

//  <item> SFDITEM_FIELD__RNG_SR_SECS
//    <name> SECS </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40025004) Seed error current status </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_SR ) </loc>
//      <o.2..2> SECS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RNG_SR_CECS  ------------------------------------
// SVD Line: 8673

//  <item> SFDITEM_FIELD__RNG_SR_CECS
//    <name> CECS </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40025004) Clock error current status </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_SR ) </loc>
//      <o.1..1> CECS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RNG_SR_DRDY  ------------------------------------
// SVD Line: 8680

//  <item> SFDITEM_FIELD__RNG_SR_DRDY
//    <name> DRDY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40025004) Data ready </i>
//    <check> 
//      <loc> ( (unsigned int) RNG_SR ) </loc>
//      <o.0..0> DRDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RNG_SR  -------------------------------------
// SVD Line: 8642

//  <rtree> SFDITEM_REG__RNG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40025004) status register </i>
//    <loc> ( (unsigned int)((RNG_SR >> 0) & 0xFFFFFFFF), ((RNG_SR = (RNG_SR & ~(0x60UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x60) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RNG_SR_SEIS </item>
//    <item> SFDITEM_FIELD__RNG_SR_CEIS </item>
//    <item> SFDITEM_FIELD__RNG_SR_SECS </item>
//    <item> SFDITEM_FIELD__RNG_SR_CECS </item>
//    <item> SFDITEM_FIELD__RNG_SR_DRDY </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RNG_DR  ---------------------------------
// SVD Line: 8689

unsigned int RNG_DR __AT (0x40025008);



// --------------------------------  Field Item: RNG_DR_RNDATA  -----------------------------------
// SVD Line: 8698

//  <item> SFDITEM_FIELD__RNG_DR_RNDATA
//    <name> RNDATA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40025008) Random data </i>
//    <edit> 
//      <loc> ( (unsigned int)((RNG_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RNG_DR  -------------------------------------
// SVD Line: 8689

//  <rtree> SFDITEM_REG__RNG_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40025008) data register </i>
//    <loc> ( (unsigned int)((RNG_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RNG_DR_RNDATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RNG  --------------------------------------
// SVD Line: 8595

//  <view> RNG
//    <name> RNG </name>
//    <item> SFDITEM_REG__RNG_CR </item>
//    <item> SFDITEM_REG__RNG_SR </item>
//    <item> SFDITEM_REG__RNG_DR </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 8725

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 8734

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 8725

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 8742

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 8751

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) General-purpose 32-bit data register  bits </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 8742

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 8760

unsigned int CRC_CR __AT (0x40023008);



// -------------------------------  Field Item: CRC_CR_REV_OUT  -----------------------------------
// SVD Line: 8768

//  <item> SFDITEM_FIELD__CRC_CR_REV_OUT
//    <name> REV_OUT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40023008) Reverse output data </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.7..7> REV_OUT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_REV_IN  -----------------------------------
// SVD Line: 8775

//  <item> SFDITEM_FIELD__CRC_CR_REV_IN
//    <name> REV_IN </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40023008) Reverse input data </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_CR >> 5) & 0x3), ((CRC_CR = (CRC_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CRC_CR_POLYSIZE  ----------------------------------
// SVD Line: 8782

//  <item> SFDITEM_FIELD__CRC_CR_POLYSIZE
//    <name> POLYSIZE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40023008) Polynomial size </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_CR >> 3) & 0x3), ((CRC_CR = (CRC_CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 8789

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) RESET bit </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 8760

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0xF9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_REV_OUT </item>
//    <item> SFDITEM_FIELD__CRC_CR_REV_IN </item>
//    <item> SFDITEM_FIELD__CRC_CR_POLYSIZE </item>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_INIT  --------------------------------
// SVD Line: 8798

unsigned int CRC_INIT __AT (0x40023010);



// ------------------------------  Field Item: CRC_INIT_CRC_INIT  ---------------------------------
// SVD Line: 8807

//  <item> SFDITEM_FIELD__CRC_INIT_CRC_INIT
//    <name> CRC_INIT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023010) Programmable initial CRC  value </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_INIT >> 0) & 0xFFFFFFFF), ((CRC_INIT = (CRC_INIT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: CRC_INIT  ------------------------------------
// SVD Line: 8798

//  <rtree> SFDITEM_REG__CRC_INIT
//    <name> INIT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023010) Initial CRC value </i>
//    <loc> ( (unsigned int)((CRC_INIT >> 0) & 0xFFFFFFFF), ((CRC_INIT = (CRC_INIT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_INIT_CRC_INIT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_POL  ---------------------------------
// SVD Line: 8816

unsigned int CRC_POL __AT (0x40023014);



// ---------------------------------  Field Item: CRC_POL_POL  ------------------------------------
// SVD Line: 8825

//  <item> SFDITEM_FIELD__CRC_POL_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023014) Programmable polynomial </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_POL >> 0) & 0xFFFFFFFF), ((CRC_POL = (CRC_POL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_POL  ------------------------------------
// SVD Line: 8816

//  <rtree> SFDITEM_REG__CRC_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023014) polynomial </i>
//    <loc> ( (unsigned int)((CRC_POL >> 0) & 0xFFFFFFFF), ((CRC_POL = (CRC_POL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_POL_POL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 8708

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//    <item> SFDITEM_REG__CRC_INIT </item>
//    <item> SFDITEM_REG__CRC_POL </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTI_RTSR1  -------------------------------
// SVD Line: 8867

unsigned int EXTI_RTSR1 __AT (0x40021800);



// -------------------------------  Field Item: EXTI_RTSR1_TR0  -----------------------------------
// SVD Line: 8877

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR1  -----------------------------------
// SVD Line: 8884

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR2  -----------------------------------
// SVD Line: 8891

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR3  -----------------------------------
// SVD Line: 8898

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR4  -----------------------------------
// SVD Line: 8905

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR5  -----------------------------------
// SVD Line: 8912

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR6  -----------------------------------
// SVD Line: 8919

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR7  -----------------------------------
// SVD Line: 8926

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR8  -----------------------------------
// SVD Line: 8933

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR9  -----------------------------------
// SVD Line: 8940

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR10  ----------------------------------
// SVD Line: 8947

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR11  ----------------------------------
// SVD Line: 8954

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR12  ----------------------------------
// SVD Line: 8961

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR13  ----------------------------------
// SVD Line: 8968

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR14  ----------------------------------
// SVD Line: 8975

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR15  ----------------------------------
// SVD Line: 8982

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR1_TR16  ----------------------------------
// SVD Line: 8989

//  <item> SFDITEM_FIELD__EXTI_RTSR1_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021800) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR1 ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_RTSR1  -----------------------------------
// SVD Line: 8867

//  <rtree> SFDITEM_REG__EXTI_RTSR1
//    <name> RTSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021800) EXTI rising trigger selection  register </i>
//    <loc> ( (unsigned int)((EXTI_RTSR1 >> 0) & 0xFFFFFFFF), ((EXTI_RTSR1 = (EXTI_RTSR1 & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR1_TR16 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR1  -------------------------------
// SVD Line: 8998

unsigned int EXTI_FTSR1 __AT (0x40021804);



// -------------------------------  Field Item: EXTI_FTSR1_TR0  -----------------------------------
// SVD Line: 9008

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR1  -----------------------------------
// SVD Line: 9015

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR2  -----------------------------------
// SVD Line: 9022

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR3  -----------------------------------
// SVD Line: 9029

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR4  -----------------------------------
// SVD Line: 9036

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR5  -----------------------------------
// SVD Line: 9043

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR6  -----------------------------------
// SVD Line: 9050

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR7  -----------------------------------
// SVD Line: 9057

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR8  -----------------------------------
// SVD Line: 9064

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR9  -----------------------------------
// SVD Line: 9071

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR10  ----------------------------------
// SVD Line: 9078

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR11  ----------------------------------
// SVD Line: 9085

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR12  ----------------------------------
// SVD Line: 9092

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR13  ----------------------------------
// SVD Line: 9099

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR14  ----------------------------------
// SVD Line: 9106

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR15  ----------------------------------
// SVD Line: 9113

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR1_TR16  ----------------------------------
// SVD Line: 9120

//  <item> SFDITEM_FIELD__EXTI_FTSR1_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021804) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR1 ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_FTSR1  -----------------------------------
// SVD Line: 8998

//  <rtree> SFDITEM_REG__EXTI_FTSR1
//    <name> FTSR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021804) EXTI falling trigger selection  register </i>
//    <loc> ( (unsigned int)((EXTI_FTSR1 >> 0) & 0xFFFFFFFF), ((EXTI_FTSR1 = (EXTI_FTSR1 & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR1_TR16 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_SWIER1  -------------------------------
// SVD Line: 9129

unsigned int EXTI_SWIER1 __AT (0x40021808);



// -----------------------------  Field Item: EXTI_SWIER1_SWIER0  ---------------------------------
// SVD Line: 9139

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER0
//    <name> SWIER0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.0..0> SWIER0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER1  ---------------------------------
// SVD Line: 9146

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER1
//    <name> SWIER1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.1..1> SWIER1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER2  ---------------------------------
// SVD Line: 9153

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER2
//    <name> SWIER2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.2..2> SWIER2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER3  ---------------------------------
// SVD Line: 9160

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER3
//    <name> SWIER3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.3..3> SWIER3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER4  ---------------------------------
// SVD Line: 9167

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER4
//    <name> SWIER4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.4..4> SWIER4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER5  ---------------------------------
// SVD Line: 9174

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER5
//    <name> SWIER5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.5..5> SWIER5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER6  ---------------------------------
// SVD Line: 9181

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER6
//    <name> SWIER6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.6..6> SWIER6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER7  ---------------------------------
// SVD Line: 9188

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER7
//    <name> SWIER7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.7..7> SWIER7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER8  ---------------------------------
// SVD Line: 9195

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER8
//    <name> SWIER8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.8..8> SWIER8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER9  ---------------------------------
// SVD Line: 9202

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER9
//    <name> SWIER9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.9..9> SWIER9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER10  --------------------------------
// SVD Line: 9209

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER10
//    <name> SWIER10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.10..10> SWIER10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER11  --------------------------------
// SVD Line: 9216

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER11
//    <name> SWIER11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.11..11> SWIER11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER12  --------------------------------
// SVD Line: 9223

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER12
//    <name> SWIER12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.12..12> SWIER12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER13  --------------------------------
// SVD Line: 9230

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER13
//    <name> SWIER13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.13..13> SWIER13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER14  --------------------------------
// SVD Line: 9237

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER14
//    <name> SWIER14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.14..14> SWIER14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER15  --------------------------------
// SVD Line: 9244

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER15
//    <name> SWIER15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.15..15> SWIER15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER1_SWIER16  --------------------------------
// SVD Line: 9251

//  <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER16
//    <name> SWIER16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021808) Rising trigger event configuration bit  of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER1 ) </loc>
//      <o.16..16> SWIER16
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER1  ----------------------------------
// SVD Line: 9129

//  <rtree> SFDITEM_REG__EXTI_SWIER1
//    <name> SWIER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021808) EXTI software interrupt event  register </i>
//    <loc> ( (unsigned int)((EXTI_SWIER1 >> 0) & 0xFFFFFFFF), ((EXTI_SWIER1 = (EXTI_SWIER1 & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER1_SWIER16 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_RPR1  --------------------------------
// SVD Line: 9260

unsigned int EXTI_RPR1 __AT (0x4002180C);



// -------------------------------  Field Item: EXTI_RPR1_RPIF0  ----------------------------------
// SVD Line: 9270

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF0
//    <name> RPIF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.0..0> RPIF0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF1  ----------------------------------
// SVD Line: 9277

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF1
//    <name> RPIF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.1..1> RPIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF2  ----------------------------------
// SVD Line: 9284

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF2
//    <name> RPIF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.2..2> RPIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF3  ----------------------------------
// SVD Line: 9291

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF3
//    <name> RPIF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.3..3> RPIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF4  ----------------------------------
// SVD Line: 9298

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF4
//    <name> RPIF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.4..4> RPIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF5  ----------------------------------
// SVD Line: 9305

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF5
//    <name> RPIF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.5..5> RPIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF6  ----------------------------------
// SVD Line: 9312

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF6
//    <name> RPIF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.6..6> RPIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF7  ----------------------------------
// SVD Line: 9319

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF7
//    <name> RPIF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.7..7> RPIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF8  ----------------------------------
// SVD Line: 9326

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF8
//    <name> RPIF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.8..8> RPIF8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RPR1_RPIF9  ----------------------------------
// SVD Line: 9333

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF9
//    <name> RPIF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.9..9> RPIF9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RPR1_RPIF10  ----------------------------------
// SVD Line: 9340

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF10
//    <name> RPIF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.10..10> RPIF10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RPR1_RPIF11  ----------------------------------
// SVD Line: 9347

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF11
//    <name> RPIF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.11..11> RPIF11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RPR1_RPIF12  ----------------------------------
// SVD Line: 9354

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF12
//    <name> RPIF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.12..12> RPIF12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RPR1_RPIF13  ----------------------------------
// SVD Line: 9361

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF13
//    <name> RPIF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.13..13> RPIF13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RPR1_RPIF14  ----------------------------------
// SVD Line: 9368

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF14
//    <name> RPIF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.14..14> RPIF14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RPR1_RPIF15  ----------------------------------
// SVD Line: 9375

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF15
//    <name> RPIF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.15..15> RPIF15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_RPR1_RPIF16  ----------------------------------
// SVD Line: 9382

//  <item> SFDITEM_FIELD__EXTI_RPR1_RPIF16
//    <name> RPIF16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002180C) configurable event inputs x rising edge  Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RPR1 ) </loc>
//      <o.16..16> RPIF16
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RPR1  -----------------------------------
// SVD Line: 9260

//  <rtree> SFDITEM_REG__EXTI_RPR1
//    <name> RPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002180C) EXTI rising edge pending  register </i>
//    <loc> ( (unsigned int)((EXTI_RPR1 >> 0) & 0xFFFFFFFF), ((EXTI_RPR1 = (EXTI_RPR1 & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF0 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF1 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF2 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF3 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF4 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF5 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF6 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF7 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF8 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF9 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF10 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF11 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF12 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF13 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF14 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF15 </item>
//    <item> SFDITEM_FIELD__EXTI_RPR1_RPIF16 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FPR1  --------------------------------
// SVD Line: 9391

unsigned int EXTI_FPR1 __AT (0x40021810);



// -------------------------------  Field Item: EXTI_FPR1_FPIF0  ----------------------------------
// SVD Line: 9401

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF0
//    <name> FPIF0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.0..0> FPIF0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF1  ----------------------------------
// SVD Line: 9408

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF1
//    <name> FPIF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.1..1> FPIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF2  ----------------------------------
// SVD Line: 9415

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF2
//    <name> FPIF2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.2..2> FPIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF3  ----------------------------------
// SVD Line: 9422

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF3
//    <name> FPIF3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.3..3> FPIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF4  ----------------------------------
// SVD Line: 9429

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF4
//    <name> FPIF4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.4..4> FPIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF5  ----------------------------------
// SVD Line: 9436

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF5
//    <name> FPIF5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.5..5> FPIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF6  ----------------------------------
// SVD Line: 9443

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF6
//    <name> FPIF6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.6..6> FPIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF7  ----------------------------------
// SVD Line: 9450

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF7
//    <name> FPIF7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.7..7> FPIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF8  ----------------------------------
// SVD Line: 9457

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF8
//    <name> FPIF8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.8..8> FPIF8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FPR1_FPIF9  ----------------------------------
// SVD Line: 9464

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF9
//    <name> FPIF9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.9..9> FPIF9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FPR1_FPIF10  ----------------------------------
// SVD Line: 9471

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF10
//    <name> FPIF10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.10..10> FPIF10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FPR1_FPIF11  ----------------------------------
// SVD Line: 9478

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF11
//    <name> FPIF11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.11..11> FPIF11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FPR1_FPIF12  ----------------------------------
// SVD Line: 9485

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF12
//    <name> FPIF12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.12..12> FPIF12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FPR1_FPIF13  ----------------------------------
// SVD Line: 9492

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF13
//    <name> FPIF13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.13..13> FPIF13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FPR1_FPIF14  ----------------------------------
// SVD Line: 9499

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF14
//    <name> FPIF14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.14..14> FPIF14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FPR1_FPIF15  ----------------------------------
// SVD Line: 9506

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF15
//    <name> FPIF15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.15..15> FPIF15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_FPR1_FPIF16  ----------------------------------
// SVD Line: 9513

//  <item> SFDITEM_FIELD__EXTI_FPR1_FPIF16
//    <name> FPIF16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021810) configurable event inputs x falling edge  pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FPR1 ) </loc>
//      <o.16..16> FPIF16
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FPR1  -----------------------------------
// SVD Line: 9391

//  <rtree> SFDITEM_REG__EXTI_FPR1
//    <name> FPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021810) EXTI falling edge pending  register </i>
//    <loc> ( (unsigned int)((EXTI_FPR1 >> 0) & 0xFFFFFFFF), ((EXTI_FPR1 = (EXTI_FPR1 & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF0 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF1 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF2 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF3 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF4 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF5 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF6 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF7 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF8 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF9 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF10 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF11 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF12 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF13 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF14 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF15 </item>
//    <item> SFDITEM_FIELD__EXTI_FPR1_FPIF16 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR1  ------------------------------
// SVD Line: 9522

unsigned int EXTI_EXTICR1 __AT (0x40021860);



// ----------------------------  Field Item: EXTI_EXTICR1_EXTI0_7  --------------------------------
// SVD Line: 9532

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0_7
//    <name> EXTI0_7 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 0) & 0xFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_EXTICR1_EXTI8_15  -------------------------------
// SVD Line: 9538

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI8_15
//    <name> EXTI8_15 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 8) & 0xFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR1_EXTI16_23  -------------------------------
// SVD Line: 9544

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI16_23
//    <name> EXTI16_23 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 16) & 0xFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR1_EXTI24_31  -------------------------------
// SVD Line: 9550

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI24_31
//    <name> EXTI24_31 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 24) & 0xFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR1  ----------------------------------
// SVD Line: 9522

//  <rtree> SFDITEM_REG__EXTI_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021860) EXTI external interrupt selection  register </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR1 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0_7 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI8_15 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI16_23 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI24_31 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR2  ------------------------------
// SVD Line: 9558

unsigned int EXTI_EXTICR2 __AT (0x40021864);



// ----------------------------  Field Item: EXTI_EXTICR2_EXTI0_7  --------------------------------
// SVD Line: 9568

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI0_7
//    <name> EXTI0_7 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40021864) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 0) & 0xFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_EXTICR2_EXTI8_15  -------------------------------
// SVD Line: 9574

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI8_15
//    <name> EXTI8_15 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40021864) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 8) & 0xFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR2_EXTI16_23  -------------------------------
// SVD Line: 9580

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI16_23
//    <name> EXTI16_23 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40021864) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 16) & 0xFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR2_EXTI24_31  -------------------------------
// SVD Line: 9586

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI24_31
//    <name> EXTI24_31 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40021864) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 24) & 0xFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR2  ----------------------------------
// SVD Line: 9558

//  <rtree> SFDITEM_REG__EXTI_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021864) EXTI external interrupt selection  register </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR2 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI0_7 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI8_15 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI16_23 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI24_31 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR3  ------------------------------
// SVD Line: 9594

unsigned int EXTI_EXTICR3 __AT (0x40021868);



// ----------------------------  Field Item: EXTI_EXTICR3_EXTI0_7  --------------------------------
// SVD Line: 9604

//  <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI0_7
//    <name> EXTI0_7 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40021868) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR3 >> 0) & 0xFF), ((EXTI_EXTICR3 = (EXTI_EXTICR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_EXTICR3_EXTI8_15  -------------------------------
// SVD Line: 9610

//  <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI8_15
//    <name> EXTI8_15 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40021868) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR3 >> 8) & 0xFF), ((EXTI_EXTICR3 = (EXTI_EXTICR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR3_EXTI16_23  -------------------------------
// SVD Line: 9616

//  <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI16_23
//    <name> EXTI16_23 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40021868) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR3 >> 16) & 0xFF), ((EXTI_EXTICR3 = (EXTI_EXTICR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR3_EXTI24_31  -------------------------------
// SVD Line: 9622

//  <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI24_31
//    <name> EXTI24_31 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40021868) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR3 >> 24) & 0xFF), ((EXTI_EXTICR3 = (EXTI_EXTICR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR3  ----------------------------------
// SVD Line: 9594

//  <rtree> SFDITEM_REG__EXTI_EXTICR3
//    <name> EXTICR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021868) EXTI external interrupt selection  register </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR3 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR3 = (EXTI_EXTICR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI0_7 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI8_15 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI16_23 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR3_EXTI24_31 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR4  ------------------------------
// SVD Line: 9630

unsigned int EXTI_EXTICR4 __AT (0x4002186C);



// ----------------------------  Field Item: EXTI_EXTICR4_EXTI0_7  --------------------------------
// SVD Line: 9640

//  <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI0_7
//    <name> EXTI0_7 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4002186C) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR4 >> 0) & 0xFF), ((EXTI_EXTICR4 = (EXTI_EXTICR4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: EXTI_EXTICR4_EXTI8_15  -------------------------------
// SVD Line: 9646

//  <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI8_15
//    <name> EXTI8_15 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x4002186C) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR4 >> 8) & 0xFF), ((EXTI_EXTICR4 = (EXTI_EXTICR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR4_EXTI16_23  -------------------------------
// SVD Line: 9652

//  <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI16_23
//    <name> EXTI16_23 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x4002186C) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR4 >> 16) & 0xFF), ((EXTI_EXTICR4 = (EXTI_EXTICR4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: EXTI_EXTICR4_EXTI24_31  -------------------------------
// SVD Line: 9658

//  <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI24_31
//    <name> EXTI24_31 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x4002186C) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR4 >> 24) & 0xFF), ((EXTI_EXTICR4 = (EXTI_EXTICR4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR4  ----------------------------------
// SVD Line: 9630

//  <rtree> SFDITEM_REG__EXTI_EXTICR4
//    <name> EXTICR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002186C) EXTI external interrupt selection  register </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR4 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR4 = (EXTI_EXTICR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI0_7 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI8_15 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI16_23 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR4_EXTI24_31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_IMR1  --------------------------------
// SVD Line: 9666

unsigned int EXTI_IMR1 __AT (0x40021880);



// --------------------------------  Field Item: EXTI_IMR1_IM0  -----------------------------------
// SVD Line: 9676

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM0
//    <name> IM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.0..0> IM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM1  -----------------------------------
// SVD Line: 9683

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM1
//    <name> IM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.1..1> IM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM2  -----------------------------------
// SVD Line: 9690

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM2
//    <name> IM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.2..2> IM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM3  -----------------------------------
// SVD Line: 9697

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM3
//    <name> IM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.3..3> IM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM4  -----------------------------------
// SVD Line: 9704

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM4
//    <name> IM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.4..4> IM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM5  -----------------------------------
// SVD Line: 9711

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM5
//    <name> IM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.5..5> IM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM6  -----------------------------------
// SVD Line: 9718

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM6
//    <name> IM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.6..6> IM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM7  -----------------------------------
// SVD Line: 9725

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM7
//    <name> IM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.7..7> IM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM8  -----------------------------------
// SVD Line: 9732

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM8
//    <name> IM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.8..8> IM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR1_IM9  -----------------------------------
// SVD Line: 9739

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM9
//    <name> IM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.9..9> IM9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM10  -----------------------------------
// SVD Line: 9746

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM10
//    <name> IM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.10..10> IM10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM11  -----------------------------------
// SVD Line: 9753

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM11
//    <name> IM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.11..11> IM11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM12  -----------------------------------
// SVD Line: 9760

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM12
//    <name> IM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.12..12> IM12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM13  -----------------------------------
// SVD Line: 9767

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM13
//    <name> IM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.13..13> IM13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM14  -----------------------------------
// SVD Line: 9774

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM14
//    <name> IM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.14..14> IM14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM15  -----------------------------------
// SVD Line: 9781

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM15
//    <name> IM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.15..15> IM15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM16  -----------------------------------
// SVD Line: 9788

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM16
//    <name> IM16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.16..16> IM16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM19  -----------------------------------
// SVD Line: 9795

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM19
//    <name> IM19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.19..19> IM19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM20  -----------------------------------
// SVD Line: 9802

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM20
//    <name> IM20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.20..20> IM20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM21  -----------------------------------
// SVD Line: 9809

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM21
//    <name> IM21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.21..21> IM21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM22  -----------------------------------
// SVD Line: 9816

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM22
//    <name> IM22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.22..22> IM22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM23  -----------------------------------
// SVD Line: 9823

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM23
//    <name> IM23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.23..23> IM23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM24  -----------------------------------
// SVD Line: 9830

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM24
//    <name> IM24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.24..24> IM24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM25  -----------------------------------
// SVD Line: 9837

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM25
//    <name> IM25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.25..25> IM25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM26  -----------------------------------
// SVD Line: 9844

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM26
//    <name> IM26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.26..26> IM26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM28  -----------------------------------
// SVD Line: 9851

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM28
//    <name> IM28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.28..28> IM28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM29  -----------------------------------
// SVD Line: 9858

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM29
//    <name> IM29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.29..29> IM29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM30  -----------------------------------
// SVD Line: 9865

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM30
//    <name> IM30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.30..30> IM30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_IMR1_IM31  -----------------------------------
// SVD Line: 9872

//  <item> SFDITEM_FIELD__EXTI_IMR1_IM31
//    <name> IM31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021880) CPU wakeup with interrupt mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR1 ) </loc>
//      <o.31..31> IM31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR1  -----------------------------------
// SVD Line: 9666

//  <rtree> SFDITEM_REG__EXTI_IMR1
//    <name> IMR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021880) EXTI CPU wakeup with interrupt mask  register </i>
//    <loc> ( (unsigned int)((EXTI_IMR1 >> 0) & 0xFFFFFFFF), ((EXTI_IMR1 = (EXTI_IMR1 & ~(0xF7F9FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7F9FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM8 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM9 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM10 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM11 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM12 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM13 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM14 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM15 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM16 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM19 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM20 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM21 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM22 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM23 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM24 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM25 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM26 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM28 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM29 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM30 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR1_IM31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_EMR1  --------------------------------
// SVD Line: 9881

unsigned int EXTI_EMR1 __AT (0x40021884);



// --------------------------------  Field Item: EXTI_EMR1_EM0  -----------------------------------
// SVD Line: 9891

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM0
//    <name> EM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.0..0> EM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM1  -----------------------------------
// SVD Line: 9898

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM1
//    <name> EM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.1..1> EM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM2  -----------------------------------
// SVD Line: 9905

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM2
//    <name> EM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.2..2> EM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM3  -----------------------------------
// SVD Line: 9912

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM3
//    <name> EM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.3..3> EM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM4  -----------------------------------
// SVD Line: 9919

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM4
//    <name> EM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.4..4> EM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM5  -----------------------------------
// SVD Line: 9926

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM5
//    <name> EM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.5..5> EM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM6  -----------------------------------
// SVD Line: 9933

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM6
//    <name> EM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.6..6> EM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM7  -----------------------------------
// SVD Line: 9940

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM7
//    <name> EM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.7..7> EM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM8  -----------------------------------
// SVD Line: 9947

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM8
//    <name> EM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.8..8> EM8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR1_EM9  -----------------------------------
// SVD Line: 9954

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM9
//    <name> EM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.9..9> EM9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM10  -----------------------------------
// SVD Line: 9961

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM10
//    <name> EM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.10..10> EM10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM11  -----------------------------------
// SVD Line: 9968

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM11
//    <name> EM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.11..11> EM11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM12  -----------------------------------
// SVD Line: 9975

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM12
//    <name> EM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.12..12> EM12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM13  -----------------------------------
// SVD Line: 9982

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM13
//    <name> EM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.13..13> EM13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM14  -----------------------------------
// SVD Line: 9989

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM14
//    <name> EM14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.14..14> EM14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM15  -----------------------------------
// SVD Line: 9996

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM15
//    <name> EM15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.15..15> EM15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM16  -----------------------------------
// SVD Line: 10003

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM16
//    <name> EM16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.16..16> EM16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM19  -----------------------------------
// SVD Line: 10010

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM19
//    <name> EM19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.19..19> EM19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM21  -----------------------------------
// SVD Line: 10017

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM21
//    <name> EM21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.21..21> EM21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM23  -----------------------------------
// SVD Line: 10024

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM23
//    <name> EM23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.23..23> EM23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM25  -----------------------------------
// SVD Line: 10031

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM25
//    <name> EM25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.25..25> EM25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM26  -----------------------------------
// SVD Line: 10038

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM26
//    <name> EM26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.26..26> EM26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM28  -----------------------------------
// SVD Line: 10045

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM28
//    <name> EM28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.28..28> EM28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM29  -----------------------------------
// SVD Line: 10052

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM29
//    <name> EM29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.29..29> EM29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM30  -----------------------------------
// SVD Line: 10059

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM30
//    <name> EM30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.30..30> EM30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_EMR1_EM31  -----------------------------------
// SVD Line: 10066

//  <item> SFDITEM_FIELD__EXTI_EMR1_EM31
//    <name> EM31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021884) CPU wakeup with event mask on event  input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR1 ) </loc>
//      <o.31..31> EM31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR1  -----------------------------------
// SVD Line: 9881

//  <rtree> SFDITEM_REG__EXTI_EMR1
//    <name> EMR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021884) EXTI CPU wakeup with event mask  register </i>
//    <loc> ( (unsigned int)((EXTI_EMR1 >> 0) & 0xFFFFFFFF), ((EXTI_EMR1 = (EXTI_EMR1 & ~(0xF6A9FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF6A9FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM8 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM9 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM10 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM11 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM12 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM13 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM14 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM15 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM16 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM19 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM21 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM23 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM25 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM26 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM28 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM29 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM30 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR1_EM31 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 8835

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_RTSR1 </item>
//    <item> SFDITEM_REG__EXTI_FTSR1 </item>
//    <item> SFDITEM_REG__EXTI_SWIER1 </item>
//    <item> SFDITEM_REG__EXTI_RPR1 </item>
//    <item> SFDITEM_REG__EXTI_FPR1 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR1 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR2 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR3 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR4 </item>
//    <item> SFDITEM_REG__EXTI_IMR1 </item>
//    <item> SFDITEM_REG__EXTI_EMR1 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM16_CR1  --------------------------------
// SVD Line: 10093

unsigned int TIM16_CR1 __AT (0x40014400);



// --------------------------------  Field Item: TIM16_CR1_CEN  -----------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__TIM16_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_UDIS  -----------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__TIM16_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_URS  -----------------------------------
// SVD Line: 10114

//  <item> SFDITEM_FIELD__TIM16_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_OPM  -----------------------------------
// SVD Line: 10120

//  <item> SFDITEM_FIELD__TIM16_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR1_ARPE  -----------------------------------
// SVD Line: 10126

//  <item> SFDITEM_FIELD__TIM16_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_CR1_CKD  -----------------------------------
// SVD Line: 10132

//  <item> SFDITEM_FIELD__TIM16_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CR1 >> 8) & 0x3), ((TIM16_CR1 = (TIM16_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM16_CR1_UIFREMAP  ---------------------------------
// SVD Line: 10138

//  <item> SFDITEM_FIELD__TIM16_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014400) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR1  -----------------------------------
// SVD Line: 10093

//  <rtree> SFDITEM_REG__TIM16_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM16_CR1 >> 0) & 0xFFFFFFFF), ((TIM16_CR1 = (TIM16_CR1 & ~(0xB8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM16_CR1_UIFREMAP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CR2  --------------------------------
// SVD Line: 10146

unsigned int TIM16_CR2 __AT (0x40014404);



// -------------------------------  Field Item: TIM16_CR2_OIS1N  ----------------------------------
// SVD Line: 10155

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_OIS1  -----------------------------------
// SVD Line: 10161

//  <item> SFDITEM_FIELD__TIM16_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCDS  -----------------------------------
// SVD Line: 10167

//  <item> SFDITEM_FIELD__TIM16_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014404) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCUS  -----------------------------------
// SVD Line: 10174

//  <item> SFDITEM_FIELD__TIM16_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014404) Capture/compare control update  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CR2_CCPC  -----------------------------------
// SVD Line: 10181

//  <item> SFDITEM_FIELD__TIM16_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014404) Capture/compare preloaded  control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CR2  -----------------------------------
// SVD Line: 10146

//  <rtree> SFDITEM_REG__TIM16_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM16_CR2 >> 0) & 0xFFFFFFFF), ((TIM16_CR2 = (TIM16_CR2 & ~(0x30DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM16_CR2_CCPC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DIER  -------------------------------
// SVD Line: 10190

unsigned int TIM16_DIER __AT (0x4001440C);



// ------------------------------  Field Item: TIM16_DIER_COMDE  ----------------------------------
// SVD Line: 10199

//  <item> SFDITEM_FIELD__TIM16_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001440C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1DE  ----------------------------------
// SVD Line: 10205

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001440C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_UDE  -----------------------------------
// SVD Line: 10212

//  <item> SFDITEM_FIELD__TIM16_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001440C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_BIE  -----------------------------------
// SVD Line: 10218

//  <item> SFDITEM_FIELD__TIM16_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001440C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_COMIE  ----------------------------------
// SVD Line: 10224

//  <item> SFDITEM_FIELD__TIM16_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001440C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_DIER_CC1IE  ----------------------------------
// SVD Line: 10230

//  <item> SFDITEM_FIELD__TIM16_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001440C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_DIER_UIE  -----------------------------------
// SVD Line: 10237

//  <item> SFDITEM_FIELD__TIM16_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001440C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DIER  -----------------------------------
// SVD Line: 10190

//  <rtree> SFDITEM_REG__TIM16_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001440C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM16_DIER >> 0) & 0xFFFFFFFF), ((TIM16_DIER = (TIM16_DIER & ~(0x23A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM16_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM16_SR  --------------------------------
// SVD Line: 10245

unsigned int TIM16_SR __AT (0x40014410);



// -------------------------------  Field Item: TIM16_SR_CC1OF  -----------------------------------
// SVD Line: 10254

//  <item> SFDITEM_FIELD__TIM16_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014410) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_BIF  ------------------------------------
// SVD Line: 10261

//  <item> SFDITEM_FIELD__TIM16_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014410) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_COMIF  -----------------------------------
// SVD Line: 10267

//  <item> SFDITEM_FIELD__TIM16_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014410) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_SR_CC1IF  -----------------------------------
// SVD Line: 10273

//  <item> SFDITEM_FIELD__TIM16_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014410) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_SR_UIF  ------------------------------------
// SVD Line: 10280

//  <item> SFDITEM_FIELD__TIM16_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_SR  ------------------------------------
// SVD Line: 10245

//  <rtree> SFDITEM_REG__TIM16_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014410) status register </i>
//    <loc> ( (unsigned int)((TIM16_SR >> 0) & 0xFFFFFFFF), ((TIM16_SR = (TIM16_SR & ~(0x2A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM16_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_EGR  --------------------------------
// SVD Line: 10288

unsigned int TIM16_EGR __AT (0x40014414);



// --------------------------------  Field Item: TIM16_EGR_BG  ------------------------------------
// SVD Line: 10297

//  <item> SFDITEM_FIELD__TIM16_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014414) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_COMG  -----------------------------------
// SVD Line: 10303

//  <item> SFDITEM_FIELD__TIM16_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014414) Capture/Compare control update  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_EGR_CC1G  -----------------------------------
// SVD Line: 10310

//  <item> SFDITEM_FIELD__TIM16_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014414) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM16_EGR_UG  ------------------------------------
// SVD Line: 10317

//  <item> SFDITEM_FIELD__TIM16_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_EGR  -----------------------------------
// SVD Line: 10288

//  <rtree> SFDITEM_REG__TIM16_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014414) event generation register </i>
//    <loc> ( (unsigned int)((TIM16_EGR >> 0) & 0xFFFFFFFF), ((TIM16_EGR = (TIM16_EGR & ~(0xA3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM16_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_Output  ---------------------------
// SVD Line: 10325

unsigned int TIM16_CCMR1_Output __AT (0x40014418);



// --------------------------  Field Item: TIM16_CCMR1_Output_OC1M_2  -----------------------------
// SVD Line: 10335

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M_2
//    <name> OC1M_2 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014418) Output Compare 1 mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 10341

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014418) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Output >> 4) & 0x7), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 10347

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014418) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 10354

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014418) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 10361

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Output >> 0) & 0x3), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM16_CCMR1_Output  -------------------------------
// SVD Line: 10325

//  <rtree> SFDITEM_REG__TIM16_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_Output = (TIM16_CCMR1_Output & ~(0x1007FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1007F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M_2 </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM16_CCMR1_Input  ----------------------------
// SVD Line: 10370

unsigned int TIM16_CCMR1_Input __AT (0x40014418);



// ---------------------------  Field Item: TIM16_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 10381

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 4) & 0xF), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM16_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 10387

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 2) & 0x3), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM16_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 10393

//  <item> SFDITEM_FIELD__TIM16_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_CCMR1_Input >> 0) & 0x3), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM16_CCMR1_Input  -------------------------------
// SVD Line: 10370

//  <rtree> SFDITEM_REG__TIM16_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014418) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM16_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM16_CCMR1_Input = (TIM16_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM16_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCER  -------------------------------
// SVD Line: 10402

unsigned int TIM16_CCER __AT (0x40014420);



// ------------------------------  Field Item: TIM16_CCER_CC1NP  ----------------------------------
// SVD Line: 10412

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CCER_CC1NE  ----------------------------------
// SVD Line: 10419

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014420) Capture/Compare 1 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC1P  ----------------------------------
// SVD Line: 10426

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_CCER_CC1E  ----------------------------------
// SVD Line: 10433

//  <item> SFDITEM_FIELD__TIM16_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014420) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCER  -----------------------------------
// SVD Line: 10402

//  <rtree> SFDITEM_REG__TIM16_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014420) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM16_CCER >> 0) & 0xFFFFFFFF), ((TIM16_CCER = (TIM16_CCER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM16_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CNT  --------------------------------
// SVD Line: 10442

unsigned int TIM16_CNT __AT (0x40014424);



// --------------------------------  Field Item: TIM16_CNT_CNT  -----------------------------------
// SVD Line: 10450

//  <item> SFDITEM_FIELD__TIM16_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CNT >> 0) & 0xFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM16_CNT_UIFCPY  ----------------------------------
// SVD Line: 10457

//  <item> SFDITEM_FIELD__TIM16_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40014424) UIF Copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_CNT  -----------------------------------
// SVD Line: 10442

//  <rtree> SFDITEM_REG__TIM16_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014424) counter </i>
//    <loc> ( (unsigned int)((TIM16_CNT >> 0) & 0xFFFFFFFF), ((TIM16_CNT = (TIM16_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM16_CNT_UIFCPY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_PSC  --------------------------------
// SVD Line: 10466

unsigned int TIM16_PSC __AT (0x40014428);



// --------------------------------  Field Item: TIM16_PSC_PSC  -----------------------------------
// SVD Line: 10475

//  <item> SFDITEM_FIELD__TIM16_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_PSC >> 0) & 0xFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_PSC  -----------------------------------
// SVD Line: 10466

//  <rtree> SFDITEM_REG__TIM16_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014428) prescaler </i>
//    <loc> ( (unsigned int)((TIM16_PSC >> 0) & 0xFFFFFFFF), ((TIM16_PSC = (TIM16_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_ARR  --------------------------------
// SVD Line: 10483

unsigned int TIM16_ARR __AT (0x4001442C);



// --------------------------------  Field Item: TIM16_ARR_ARR  -----------------------------------
// SVD Line: 10492

//  <item> SFDITEM_FIELD__TIM16_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001442C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_ARR >> 0) & 0xFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_ARR  -----------------------------------
// SVD Line: 10483

//  <rtree> SFDITEM_REG__TIM16_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001442C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM16_ARR >> 0) & 0xFFFFFFFF), ((TIM16_ARR = (TIM16_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_RCR  --------------------------------
// SVD Line: 10500

unsigned int TIM16_RCR __AT (0x40014430);



// --------------------------------  Field Item: TIM16_RCR_REP  -----------------------------------
// SVD Line: 10509

//  <item> SFDITEM_FIELD__TIM16_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014430) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_RCR >> 0) & 0xFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_RCR  -----------------------------------
// SVD Line: 10500

//  <rtree> SFDITEM_REG__TIM16_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014430) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM16_RCR >> 0) & 0xFFFFFFFF), ((TIM16_RCR = (TIM16_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_CCR1  -------------------------------
// SVD Line: 10517

unsigned int TIM16_CCR1 __AT (0x40014434);



// -------------------------------  Field Item: TIM16_CCR1_CCR1  ----------------------------------
// SVD Line: 10526

//  <item> SFDITEM_FIELD__TIM16_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_CCR1 >> 0) & 0xFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_CCR1  -----------------------------------
// SVD Line: 10517

//  <rtree> SFDITEM_REG__TIM16_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM16_CCR1 >> 0) & 0xFFFFFFFF), ((TIM16_CCR1 = (TIM16_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_BDTR  -------------------------------
// SVD Line: 10534

unsigned int TIM16_BDTR __AT (0x40014444);



// -------------------------------  Field Item: TIM16_BDTR_DTG  -----------------------------------
// SVD Line: 10543

//  <item> SFDITEM_FIELD__TIM16_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014444) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 0) & 0xFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_LOCK  ----------------------------------
// SVD Line: 10549

//  <item> SFDITEM_FIELD__TIM16_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014444) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 8) & 0x3), ((TIM16_BDTR = (TIM16_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSI  ----------------------------------
// SVD Line: 10555

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014444) Off-state selection for Idle  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_OSSR  ----------------------------------
// SVD Line: 10562

//  <item> SFDITEM_FIELD__TIM16_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014444) Off-state selection for Run  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKE  -----------------------------------
// SVD Line: 10569

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014444) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKP  -----------------------------------
// SVD Line: 10575

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014444) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_AOE  -----------------------------------
// SVD Line: 10581

//  <item> SFDITEM_FIELD__TIM16_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014444) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_MOE  -----------------------------------
// SVD Line: 10587

//  <item> SFDITEM_FIELD__TIM16_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014444) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_BDTR_BKF  -----------------------------------
// SVD Line: 10593

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKF
//    <name> BKF </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40014444) Break filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_BDTR >> 16) & 0xF), ((TIM16_BDTR = (TIM16_BDTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM16_BDTR_BKDSRM  ---------------------------------
// SVD Line: 10599

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKDSRM
//    <name> BKDSRM </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40014444) Break Disarm </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.26..26> BKDSRM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_BDTR_BKBID  ----------------------------------
// SVD Line: 10605

//  <item> SFDITEM_FIELD__TIM16_BDTR_BKBID
//    <name> BKBID </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40014444) Break Bidirectional </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_BDTR ) </loc>
//      <o.28..28> BKBID
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_BDTR  -----------------------------------
// SVD Line: 10534

//  <rtree> SFDITEM_REG__TIM16_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014444) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM16_BDTR >> 0) & 0xFFFFFFFF), ((TIM16_BDTR = (TIM16_BDTR & ~(0x140FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x140FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKF </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKDSRM </item>
//    <item> SFDITEM_FIELD__TIM16_BDTR_BKBID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DCR  --------------------------------
// SVD Line: 10613

unsigned int TIM16_DCR __AT (0x40014448);



// --------------------------------  Field Item: TIM16_DCR_DBL  -----------------------------------
// SVD Line: 10622

//  <item> SFDITEM_FIELD__TIM16_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 8) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM16_DCR_DBA  -----------------------------------
// SVD Line: 10628

//  <item> SFDITEM_FIELD__TIM16_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_DCR >> 0) & 0x1F), ((TIM16_DCR = (TIM16_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_DCR  -----------------------------------
// SVD Line: 10613

//  <rtree> SFDITEM_REG__TIM16_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM16_DCR >> 0) & 0xFFFFFFFF), ((TIM16_DCR = (TIM16_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM16_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_DMAR  -------------------------------
// SVD Line: 10636

unsigned int TIM16_DMAR __AT (0x4001444C);



// -------------------------------  Field Item: TIM16_DMAR_DMAB  ----------------------------------
// SVD Line: 10645

//  <item> SFDITEM_FIELD__TIM16_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001444C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM16_DMAR >> 0) & 0xFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_DMAR  -----------------------------------
// SVD Line: 10636

//  <rtree> SFDITEM_REG__TIM16_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001444C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM16_DMAR >> 0) & 0xFFFFFFFF), ((TIM16_DMAR = (TIM16_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM16_AF1  --------------------------------
// SVD Line: 10654

unsigned int TIM16_AF1 __AT (0x40014460);



// -------------------------------  Field Item: TIM16_AF1_BKINE  ----------------------------------
// SVD Line: 10663

//  <item> SFDITEM_FIELD__TIM16_AF1_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014460) BRK BKIN input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.0..0> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP1E  ---------------------------------
// SVD Line: 10669

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1E
//    <name> BKCMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014460) BRK COMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.1..1> BKCMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP2E  ---------------------------------
// SVD Line: 10675

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2E
//    <name> BKCMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014460) BRK COMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.2..2> BKCMP2E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM16_AF1_BKDFBK1E  ---------------------------------
// SVD Line: 10681

//  <item> SFDITEM_FIELD__TIM16_AF1_BKDFBK1E
//    <name> BKDFBK1E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014460) BRK DFSDM_BREAK1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.8..8> BKDFBK1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM16_AF1_BKINP  ----------------------------------
// SVD Line: 10687

//  <item> SFDITEM_FIELD__TIM16_AF1_BKINP
//    <name> BKINP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014460) BRK BKIN input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.9..9> BKINP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP1P  ---------------------------------
// SVD Line: 10693

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1P
//    <name> BKCMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014460) BRK COMP1 input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.10..10> BKCMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM16_AF1_BKCMP2P  ---------------------------------
// SVD Line: 10699

//  <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2P
//    <name> BKCMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014460) BRK COMP2 input polarit </i>
//    <check> 
//      <loc> ( (unsigned int) TIM16_AF1 ) </loc>
//      <o.11..11> BKCMP2P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM16_AF1  -----------------------------------
// SVD Line: 10654

//  <rtree> SFDITEM_REG__TIM16_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014460) TIM17 option register 1 </i>
//    <loc> ( (unsigned int)((TIM16_AF1 >> 0) & 0xFFFFFFFF), ((TIM16_AF1 = (TIM16_AF1 & ~(0xF07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKINE </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1E </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2E </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKDFBK1E </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKINP </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP1P </item>
//    <item> SFDITEM_FIELD__TIM16_AF1_BKCMP2P </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM16_TISEL  -------------------------------
// SVD Line: 10707

unsigned int TIM16_TISEL __AT (0x40014468);



// -----------------------------  Field Item: TIM16_TISEL_TI1SEL  ---------------------------------
// SVD Line: 10716

//  <item> SFDITEM_FIELD__TIM16_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40014468) selects input </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM16_TISEL >> 0) & 0xF), ((TIM16_TISEL = (TIM16_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM16_TISEL  ----------------------------------
// SVD Line: 10707

//  <rtree> SFDITEM_REG__TIM16_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014468) input selection register </i>
//    <loc> ( (unsigned int)((TIM16_TISEL >> 0) & 0xFFFFFFFF), ((TIM16_TISEL = (TIM16_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM16_TISEL_TI1SEL </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM16  -------------------------------------
// SVD Line: 10077

//  <view> TIM16
//    <name> TIM16 </name>
//    <item> SFDITEM_REG__TIM16_CR1 </item>
//    <item> SFDITEM_REG__TIM16_CR2 </item>
//    <item> SFDITEM_REG__TIM16_DIER </item>
//    <item> SFDITEM_REG__TIM16_SR </item>
//    <item> SFDITEM_REG__TIM16_EGR </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM16_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM16_CCER </item>
//    <item> SFDITEM_REG__TIM16_CNT </item>
//    <item> SFDITEM_REG__TIM16_PSC </item>
//    <item> SFDITEM_REG__TIM16_ARR </item>
//    <item> SFDITEM_REG__TIM16_RCR </item>
//    <item> SFDITEM_REG__TIM16_CCR1 </item>
//    <item> SFDITEM_REG__TIM16_BDTR </item>
//    <item> SFDITEM_REG__TIM16_DCR </item>
//    <item> SFDITEM_REG__TIM16_DMAR </item>
//    <item> SFDITEM_REG__TIM16_AF1 </item>
//    <item> SFDITEM_REG__TIM16_TISEL </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM17_CR1  --------------------------------
// SVD Line: 10093

unsigned int TIM17_CR1 __AT (0x40014800);



// --------------------------------  Field Item: TIM17_CR1_CEN  -----------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__TIM17_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_UDIS  -----------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__TIM17_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_URS  -----------------------------------
// SVD Line: 10114

//  <item> SFDITEM_FIELD__TIM17_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014800) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_OPM  -----------------------------------
// SVD Line: 10120

//  <item> SFDITEM_FIELD__TIM17_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR1_ARPE  -----------------------------------
// SVD Line: 10126

//  <item> SFDITEM_FIELD__TIM17_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014800) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_CR1_CKD  -----------------------------------
// SVD Line: 10132

//  <item> SFDITEM_FIELD__TIM17_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014800) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CR1 >> 8) & 0x3), ((TIM17_CR1 = (TIM17_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TIM17_CR1_UIFREMAP  ---------------------------------
// SVD Line: 10138

//  <item> SFDITEM_FIELD__TIM17_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014800) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR1  -----------------------------------
// SVD Line: 10093

//  <rtree> SFDITEM_REG__TIM17_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014800) control register 1 </i>
//    <loc> ( (unsigned int)((TIM17_CR1 >> 0) & 0xFFFFFFFF), ((TIM17_CR1 = (TIM17_CR1 & ~(0xB8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM17_CR1_UIFREMAP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CR2  --------------------------------
// SVD Line: 10146

unsigned int TIM17_CR2 __AT (0x40014804);



// -------------------------------  Field Item: TIM17_CR2_OIS1N  ----------------------------------
// SVD Line: 10155

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014804) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_OIS1  -----------------------------------
// SVD Line: 10161

//  <item> SFDITEM_FIELD__TIM17_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014804) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCDS  -----------------------------------
// SVD Line: 10167

//  <item> SFDITEM_FIELD__TIM17_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014804) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCUS  -----------------------------------
// SVD Line: 10174

//  <item> SFDITEM_FIELD__TIM17_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014804) Capture/compare control update  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CR2_CCPC  -----------------------------------
// SVD Line: 10181

//  <item> SFDITEM_FIELD__TIM17_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014804) Capture/compare preloaded  control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CR2  -----------------------------------
// SVD Line: 10146

//  <rtree> SFDITEM_REG__TIM17_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM17_CR2 >> 0) & 0xFFFFFFFF), ((TIM17_CR2 = (TIM17_CR2 & ~(0x30DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM17_CR2_CCPC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DIER  -------------------------------
// SVD Line: 10190

unsigned int TIM17_DIER __AT (0x4001480C);



// ------------------------------  Field Item: TIM17_DIER_COMDE  ----------------------------------
// SVD Line: 10199

//  <item> SFDITEM_FIELD__TIM17_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001480C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1DE  ----------------------------------
// SVD Line: 10205

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001480C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_UDE  -----------------------------------
// SVD Line: 10212

//  <item> SFDITEM_FIELD__TIM17_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001480C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_BIE  -----------------------------------
// SVD Line: 10218

//  <item> SFDITEM_FIELD__TIM17_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001480C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_COMIE  ----------------------------------
// SVD Line: 10224

//  <item> SFDITEM_FIELD__TIM17_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001480C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_DIER_CC1IE  ----------------------------------
// SVD Line: 10230

//  <item> SFDITEM_FIELD__TIM17_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001480C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_DIER_UIE  -----------------------------------
// SVD Line: 10237

//  <item> SFDITEM_FIELD__TIM17_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001480C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DIER  -----------------------------------
// SVD Line: 10190

//  <rtree> SFDITEM_REG__TIM17_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001480C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM17_DIER >> 0) & 0xFFFFFFFF), ((TIM17_DIER = (TIM17_DIER & ~(0x23A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x23A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM17_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM17_SR  --------------------------------
// SVD Line: 10245

unsigned int TIM17_SR __AT (0x40014810);



// -------------------------------  Field Item: TIM17_SR_CC1OF  -----------------------------------
// SVD Line: 10254

//  <item> SFDITEM_FIELD__TIM17_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014810) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_BIF  ------------------------------------
// SVD Line: 10261

//  <item> SFDITEM_FIELD__TIM17_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014810) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_COMIF  -----------------------------------
// SVD Line: 10267

//  <item> SFDITEM_FIELD__TIM17_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014810) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_SR_CC1IF  -----------------------------------
// SVD Line: 10273

//  <item> SFDITEM_FIELD__TIM17_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014810) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_SR_UIF  ------------------------------------
// SVD Line: 10280

//  <item> SFDITEM_FIELD__TIM17_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_SR  ------------------------------------
// SVD Line: 10245

//  <rtree> SFDITEM_REG__TIM17_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014810) status register </i>
//    <loc> ( (unsigned int)((TIM17_SR >> 0) & 0xFFFFFFFF), ((TIM17_SR = (TIM17_SR & ~(0x2A3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2A3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM17_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_EGR  --------------------------------
// SVD Line: 10288

unsigned int TIM17_EGR __AT (0x40014814);



// --------------------------------  Field Item: TIM17_EGR_BG  ------------------------------------
// SVD Line: 10297

//  <item> SFDITEM_FIELD__TIM17_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40014814) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_COMG  -----------------------------------
// SVD Line: 10303

//  <item> SFDITEM_FIELD__TIM17_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40014814) Capture/Compare control update  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_EGR_CC1G  -----------------------------------
// SVD Line: 10310

//  <item> SFDITEM_FIELD__TIM17_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014814) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM17_EGR_UG  ------------------------------------
// SVD Line: 10317

//  <item> SFDITEM_FIELD__TIM17_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014814) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_EGR  -----------------------------------
// SVD Line: 10288

//  <rtree> SFDITEM_REG__TIM17_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014814) event generation register </i>
//    <loc> ( (unsigned int)((TIM17_EGR >> 0) & 0xFFFFFFFF), ((TIM17_EGR = (TIM17_EGR & ~(0xA3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM17_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_Output  ---------------------------
// SVD Line: 10325

unsigned int TIM17_CCMR1_Output __AT (0x40014818);



// --------------------------  Field Item: TIM17_CCMR1_Output_OC1M_2  -----------------------------
// SVD Line: 10335

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M_2
//    <name> OC1M_2 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40014818) Output Compare 1 mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_2
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 10341

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014818) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Output >> 4) & 0x7), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 10347

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014818) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 10354

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014818) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 10361

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Output >> 0) & 0x3), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM17_CCMR1_Output  -------------------------------
// SVD Line: 10325

//  <rtree> SFDITEM_REG__TIM17_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_Output = (TIM17_CCMR1_Output & ~(0x1007FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1007F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M_2 </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM17_CCMR1_Input  ----------------------------
// SVD Line: 10370

unsigned int TIM17_CCMR1_Input __AT (0x40014818);



// ---------------------------  Field Item: TIM17_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 10381

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014818) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 4) & 0xF), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM17_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 10387

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014818) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 2) & 0x3), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM17_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 10393

//  <item> SFDITEM_FIELD__TIM17_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_CCMR1_Input >> 0) & 0x3), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM17_CCMR1_Input  -------------------------------
// SVD Line: 10370

//  <rtree> SFDITEM_REG__TIM17_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014818) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM17_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM17_CCMR1_Input = (TIM17_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM17_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCER  -------------------------------
// SVD Line: 10402

unsigned int TIM17_CCER __AT (0x40014820);



// ------------------------------  Field Item: TIM17_CCER_CC1NP  ----------------------------------
// SVD Line: 10412

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014820) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CCER_CC1NE  ----------------------------------
// SVD Line: 10419

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014820) Capture/Compare 1 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC1P  ----------------------------------
// SVD Line: 10426

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014820) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_CCER_CC1E  ----------------------------------
// SVD Line: 10433

//  <item> SFDITEM_FIELD__TIM17_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014820) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCER  -----------------------------------
// SVD Line: 10402

//  <rtree> SFDITEM_REG__TIM17_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014820) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM17_CCER >> 0) & 0xFFFFFFFF), ((TIM17_CCER = (TIM17_CCER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM17_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CNT  --------------------------------
// SVD Line: 10442

unsigned int TIM17_CNT __AT (0x40014824);



// --------------------------------  Field Item: TIM17_CNT_CNT  -----------------------------------
// SVD Line: 10450

//  <item> SFDITEM_FIELD__TIM17_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014824) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CNT >> 0) & 0xFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM17_CNT_UIFCPY  ----------------------------------
// SVD Line: 10457

//  <item> SFDITEM_FIELD__TIM17_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40014824) UIF Copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_CNT  -----------------------------------
// SVD Line: 10442

//  <rtree> SFDITEM_REG__TIM17_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014824) counter </i>
//    <loc> ( (unsigned int)((TIM17_CNT >> 0) & 0xFFFFFFFF), ((TIM17_CNT = (TIM17_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM17_CNT_UIFCPY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_PSC  --------------------------------
// SVD Line: 10466

unsigned int TIM17_PSC __AT (0x40014828);



// --------------------------------  Field Item: TIM17_PSC_PSC  -----------------------------------
// SVD Line: 10475

//  <item> SFDITEM_FIELD__TIM17_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014828) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_PSC >> 0) & 0xFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_PSC  -----------------------------------
// SVD Line: 10466

//  <rtree> SFDITEM_REG__TIM17_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014828) prescaler </i>
//    <loc> ( (unsigned int)((TIM17_PSC >> 0) & 0xFFFFFFFF), ((TIM17_PSC = (TIM17_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_ARR  --------------------------------
// SVD Line: 10483

unsigned int TIM17_ARR __AT (0x4001482C);



// --------------------------------  Field Item: TIM17_ARR_ARR  -----------------------------------
// SVD Line: 10492

//  <item> SFDITEM_FIELD__TIM17_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001482C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_ARR >> 0) & 0xFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_ARR  -----------------------------------
// SVD Line: 10483

//  <rtree> SFDITEM_REG__TIM17_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001482C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM17_ARR >> 0) & 0xFFFFFFFF), ((TIM17_ARR = (TIM17_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_RCR  --------------------------------
// SVD Line: 10500

unsigned int TIM17_RCR __AT (0x40014830);



// --------------------------------  Field Item: TIM17_RCR_REP  -----------------------------------
// SVD Line: 10509

//  <item> SFDITEM_FIELD__TIM17_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014830) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_RCR >> 0) & 0xFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_RCR  -----------------------------------
// SVD Line: 10500

//  <rtree> SFDITEM_REG__TIM17_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014830) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM17_RCR >> 0) & 0xFFFFFFFF), ((TIM17_RCR = (TIM17_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_CCR1  -------------------------------
// SVD Line: 10517

unsigned int TIM17_CCR1 __AT (0x40014834);



// -------------------------------  Field Item: TIM17_CCR1_CCR1  ----------------------------------
// SVD Line: 10526

//  <item> SFDITEM_FIELD__TIM17_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014834) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_CCR1 >> 0) & 0xFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_CCR1  -----------------------------------
// SVD Line: 10517

//  <rtree> SFDITEM_REG__TIM17_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM17_CCR1 >> 0) & 0xFFFFFFFF), ((TIM17_CCR1 = (TIM17_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_BDTR  -------------------------------
// SVD Line: 10534

unsigned int TIM17_BDTR __AT (0x40014844);



// -------------------------------  Field Item: TIM17_BDTR_DTG  -----------------------------------
// SVD Line: 10543

//  <item> SFDITEM_FIELD__TIM17_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40014844) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 0) & 0xFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_LOCK  ----------------------------------
// SVD Line: 10549

//  <item> SFDITEM_FIELD__TIM17_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014844) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 8) & 0x3), ((TIM17_BDTR = (TIM17_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSI  ----------------------------------
// SVD Line: 10555

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014844) Off-state selection for Idle  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_OSSR  ----------------------------------
// SVD Line: 10562

//  <item> SFDITEM_FIELD__TIM17_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014844) Off-state selection for Run  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKE  -----------------------------------
// SVD Line: 10569

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40014844) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKP  -----------------------------------
// SVD Line: 10575

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40014844) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_AOE  -----------------------------------
// SVD Line: 10581

//  <item> SFDITEM_FIELD__TIM17_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40014844) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_MOE  -----------------------------------
// SVD Line: 10587

//  <item> SFDITEM_FIELD__TIM17_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40014844) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_BDTR_BKF  -----------------------------------
// SVD Line: 10593

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKF
//    <name> BKF </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40014844) Break filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_BDTR >> 16) & 0xF), ((TIM17_BDTR = (TIM17_BDTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM17_BDTR_BKDSRM  ---------------------------------
// SVD Line: 10599

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKDSRM
//    <name> BKDSRM </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40014844) Break Disarm </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.26..26> BKDSRM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_BDTR_BKBID  ----------------------------------
// SVD Line: 10605

//  <item> SFDITEM_FIELD__TIM17_BDTR_BKBID
//    <name> BKBID </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40014844) Break Bidirectional </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_BDTR ) </loc>
//      <o.28..28> BKBID
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_BDTR  -----------------------------------
// SVD Line: 10534

//  <rtree> SFDITEM_REG__TIM17_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014844) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM17_BDTR >> 0) & 0xFFFFFFFF), ((TIM17_BDTR = (TIM17_BDTR & ~(0x140FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x140FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKF </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKDSRM </item>
//    <item> SFDITEM_FIELD__TIM17_BDTR_BKBID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DCR  --------------------------------
// SVD Line: 10613

unsigned int TIM17_DCR __AT (0x40014848);



// --------------------------------  Field Item: TIM17_DCR_DBL  -----------------------------------
// SVD Line: 10622

//  <item> SFDITEM_FIELD__TIM17_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40014848) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 8) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM17_DCR_DBA  -----------------------------------
// SVD Line: 10628

//  <item> SFDITEM_FIELD__TIM17_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40014848) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_DCR >> 0) & 0x1F), ((TIM17_DCR = (TIM17_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_DCR  -----------------------------------
// SVD Line: 10613

//  <rtree> SFDITEM_REG__TIM17_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014848) DMA control register </i>
//    <loc> ( (unsigned int)((TIM17_DCR >> 0) & 0xFFFFFFFF), ((TIM17_DCR = (TIM17_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM17_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_DMAR  -------------------------------
// SVD Line: 10636

unsigned int TIM17_DMAR __AT (0x4001484C);



// -------------------------------  Field Item: TIM17_DMAR_DMAB  ----------------------------------
// SVD Line: 10645

//  <item> SFDITEM_FIELD__TIM17_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001484C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM17_DMAR >> 0) & 0xFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_DMAR  -----------------------------------
// SVD Line: 10636

//  <rtree> SFDITEM_REG__TIM17_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001484C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM17_DMAR >> 0) & 0xFFFFFFFF), ((TIM17_DMAR = (TIM17_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM17_AF1  --------------------------------
// SVD Line: 10654

unsigned int TIM17_AF1 __AT (0x40014860);



// -------------------------------  Field Item: TIM17_AF1_BKINE  ----------------------------------
// SVD Line: 10663

//  <item> SFDITEM_FIELD__TIM17_AF1_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014860) BRK BKIN input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.0..0> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP1E  ---------------------------------
// SVD Line: 10669

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1E
//    <name> BKCMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014860) BRK COMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.1..1> BKCMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP2E  ---------------------------------
// SVD Line: 10675

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2E
//    <name> BKCMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014860) BRK COMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.2..2> BKCMP2E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM17_AF1_BKDFBK1E  ---------------------------------
// SVD Line: 10681

//  <item> SFDITEM_FIELD__TIM17_AF1_BKDFBK1E
//    <name> BKDFBK1E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40014860) BRK DFSDM_BREAK1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.8..8> BKDFBK1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM17_AF1_BKINP  ----------------------------------
// SVD Line: 10687

//  <item> SFDITEM_FIELD__TIM17_AF1_BKINP
//    <name> BKINP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014860) BRK BKIN input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.9..9> BKINP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP1P  ---------------------------------
// SVD Line: 10693

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1P
//    <name> BKCMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014860) BRK COMP1 input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.10..10> BKCMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM17_AF1_BKCMP2P  ---------------------------------
// SVD Line: 10699

//  <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2P
//    <name> BKCMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014860) BRK COMP2 input polarit </i>
//    <check> 
//      <loc> ( (unsigned int) TIM17_AF1 ) </loc>
//      <o.11..11> BKCMP2P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM17_AF1  -----------------------------------
// SVD Line: 10654

//  <rtree> SFDITEM_REG__TIM17_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014860) TIM17 option register 1 </i>
//    <loc> ( (unsigned int)((TIM17_AF1 >> 0) & 0xFFFFFFFF), ((TIM17_AF1 = (TIM17_AF1 & ~(0xF07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKINE </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1E </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2E </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKDFBK1E </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKINP </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP1P </item>
//    <item> SFDITEM_FIELD__TIM17_AF1_BKCMP2P </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM17_TISEL  -------------------------------
// SVD Line: 10707

unsigned int TIM17_TISEL __AT (0x40014868);



// -----------------------------  Field Item: TIM17_TISEL_TI1SEL  ---------------------------------
// SVD Line: 10716

//  <item> SFDITEM_FIELD__TIM17_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40014868) selects input </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM17_TISEL >> 0) & 0xF), ((TIM17_TISEL = (TIM17_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM17_TISEL  ----------------------------------
// SVD Line: 10707

//  <rtree> SFDITEM_REG__TIM17_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014868) input selection register </i>
//    <loc> ( (unsigned int)((TIM17_TISEL >> 0) & 0xFFFFFFFF), ((TIM17_TISEL = (TIM17_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM17_TISEL_TI1SEL </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM17  -------------------------------------
// SVD Line: 10726

//  <view> TIM17
//    <name> TIM17 </name>
//    <item> SFDITEM_REG__TIM17_CR1 </item>
//    <item> SFDITEM_REG__TIM17_CR2 </item>
//    <item> SFDITEM_REG__TIM17_DIER </item>
//    <item> SFDITEM_REG__TIM17_SR </item>
//    <item> SFDITEM_REG__TIM17_EGR </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM17_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM17_CCER </item>
//    <item> SFDITEM_REG__TIM17_CNT </item>
//    <item> SFDITEM_REG__TIM17_PSC </item>
//    <item> SFDITEM_REG__TIM17_ARR </item>
//    <item> SFDITEM_REG__TIM17_RCR </item>
//    <item> SFDITEM_REG__TIM17_CCR1 </item>
//    <item> SFDITEM_REG__TIM17_BDTR </item>
//    <item> SFDITEM_REG__TIM17_DCR </item>
//    <item> SFDITEM_REG__TIM17_DMAR </item>
//    <item> SFDITEM_REG__TIM17_AF1 </item>
//    <item> SFDITEM_REG__TIM17_TISEL </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 10752

unsigned int USART1_CR1 __AT (0x40013800);



// ------------------------------  Field Item: USART1_CR1_RXFFIE  ---------------------------------
// SVD Line: 10761

//  <item> SFDITEM_FIELD__USART1_CR1_RXFFIE
//    <name> RXFFIE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40013800) RXFIFO Full interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.31..31> RXFFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXFEIE  ---------------------------------
// SVD Line: 10768

//  <item> SFDITEM_FIELD__USART1_CR1_TXFEIE
//    <name> TXFEIE </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40013800) TXFIFO empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.30..30> TXFEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_FIFOEN  ---------------------------------
// SVD Line: 10775

//  <item> SFDITEM_FIELD__USART1_CR1_FIFOEN
//    <name> FIFOEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40013800) FIFO mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.29..29> FIFOEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M1  -----------------------------------
// SVD Line: 10781

//  <item> SFDITEM_FIELD__USART1_CR1_M1
//    <name> M1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40013800) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.28..28> M1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_EOBIE  ----------------------------------
// SVD Line: 10787

//  <item> SFDITEM_FIELD__USART1_CR1_EOBIE
//    <name> EOBIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40013800) End of Block interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.27..27> EOBIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RTOIE  ----------------------------------
// SVD Line: 10794

//  <item> SFDITEM_FIELD__USART1_CR1_RTOIE
//    <name> RTOIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40013800) Receiver timeout interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.26..26> RTOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_DEAT  ----------------------------------
// SVD Line: 10801

//  <item> SFDITEM_FIELD__USART1_CR1_DEAT
//    <name> DEAT </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40013800) DEAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR1 >> 21) & 0x1F), ((USART1_CR1 = (USART1_CR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_DEDT  ----------------------------------
// SVD Line: 10807

//  <item> SFDITEM_FIELD__USART1_CR1_DEDT
//    <name> DEDT </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40013800) DEDT </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR1 >> 16) & 0x1F), ((USART1_CR1 = (USART1_CR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_OVER8  ----------------------------------
// SVD Line: 10813

//  <item> SFDITEM_FIELD__USART1_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013800) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_CMIE  ----------------------------------
// SVD Line: 10819

//  <item> SFDITEM_FIELD__USART1_CR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013800) Character match interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_MME  -----------------------------------
// SVD Line: 10826

//  <item> SFDITEM_FIELD__USART1_CR1_MME
//    <name> MME </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013800) Mute mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> MME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M0  -----------------------------------
// SVD Line: 10832

//  <item> SFDITEM_FIELD__USART1_CR1_M0
//    <name> M0 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013800) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 10838

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013800) Receiver wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 10844

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013800) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 10850

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 10856

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013800) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 10862

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013800) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 10868

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 10875

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 10881

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013800) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 10887

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013800) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 10893

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013800) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_UESM  ----------------------------------
// SVD Line: 10899

//  <item> SFDITEM_FIELD__USART1_CR1_UESM
//    <name> UESM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013800) USART enable in Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> UESM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 10905

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013800) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.0..0> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 10752

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_RXFFIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXFEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_FIFOEN </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M1 </item>
//    <item> SFDITEM_FIELD__USART1_CR1_EOBIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RTOIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_DEAT </item>
//    <item> SFDITEM_FIELD__USART1_CR1_DEDT </item>
//    <item> SFDITEM_FIELD__USART1_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART1_CR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_MME </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M0 </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UESM </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 10913

unsigned int USART1_CR2 __AT (0x40013804);



// ------------------------------  Field Item: USART1_CR2_ADD4_7  ---------------------------------
// SVD Line: 10922

//  <item> SFDITEM_FIELD__USART1_CR2_ADD4_7
//    <name> ADD4_7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40013804) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 28) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_ADD0_3  ---------------------------------
// SVD Line: 10928

//  <item> SFDITEM_FIELD__USART1_CR2_ADD0_3
//    <name> ADD0_3 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40013804) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 24) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_RTOEN  ----------------------------------
// SVD Line: 10934

//  <item> SFDITEM_FIELD__USART1_CR2_RTOEN
//    <name> RTOEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40013804) Receiver timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.23..23> RTOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_ABRMOD  ---------------------------------
// SVD Line: 10940

//  <item> SFDITEM_FIELD__USART1_CR2_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40013804) Auto baud rate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 21) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_ABREN  ----------------------------------
// SVD Line: 10946

//  <item> SFDITEM_FIELD__USART1_CR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013804) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR2_MSBFIRST  --------------------------------
// SVD Line: 10952

//  <item> SFDITEM_FIELD__USART1_CR2_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40013804) Most significant bit first </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.19..19> MSBFIRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_TAINV  ----------------------------------
// SVD Line: 10958

//  <item> SFDITEM_FIELD__USART1_CR2_TAINV
//    <name> TAINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40013804) Binary data inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.18..18> TAINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_TXINV  ----------------------------------
// SVD Line: 10964

//  <item> SFDITEM_FIELD__USART1_CR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40013804) TX pin active level  inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_RXINV  ----------------------------------
// SVD Line: 10971

//  <item> SFDITEM_FIELD__USART1_CR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40013804) RX pin active level  inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_SWAP  ----------------------------------
// SVD Line: 10978

//  <item> SFDITEM_FIELD__USART1_CR2_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013804) Swap TX/RX pins </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.15..15> SWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LINEN  ----------------------------------
// SVD Line: 10984

//  <item> SFDITEM_FIELD__USART1_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013804) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 10990

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013804) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 10996

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013804) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 11002

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013804) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 11008

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013804) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 11014

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013804) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LBDIE  ----------------------------------
// SVD Line: 11020

//  <item> SFDITEM_FIELD__USART1_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013804) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBDL  ----------------------------------
// SVD Line: 11027

//  <item> SFDITEM_FIELD__USART1_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013804) LIN break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_ADDM7  ----------------------------------
// SVD Line: 11033

//  <item> SFDITEM_FIELD__USART1_CR2_ADDM7
//    <name> ADDM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013804) 7-bit Address Detection/4-bit Address  Detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.4..4> ADDM7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR2_DIS_NSS  ---------------------------------
// SVD Line: 11040

//  <item> SFDITEM_FIELD__USART1_CR2_DIS_NSS
//    <name> DIS_NSS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013804) When the DSI_NSS bit is set, the NSS pin  input will be ignored </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.3..3> DIS_NSS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_SLVEN  ----------------------------------
// SVD Line: 11047

//  <item> SFDITEM_FIELD__USART1_CR2_SLVEN
//    <name> SLVEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013804) Synchronous Slave mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.0..0> SLVEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 10913

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0xFFFFFF79UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF79) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD4_7 </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD0_3 </item>
//    <item> SFDITEM_FIELD__USART1_CR2_RTOEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ABRMOD </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_MSBFIRST </item>
//    <item> SFDITEM_FIELD__USART1_CR2_TAINV </item>
//    <item> SFDITEM_FIELD__USART1_CR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART1_CR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART1_CR2_SWAP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ADDM7 </item>
//    <item> SFDITEM_FIELD__USART1_CR2_DIS_NSS </item>
//    <item> SFDITEM_FIELD__USART1_CR2_SLVEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 11056

unsigned int USART1_CR3 __AT (0x40013808);



// -----------------------------  Field Item: USART1_CR3_TXFTCFG  ---------------------------------
// SVD Line: 11065

//  <item> SFDITEM_FIELD__USART1_CR3_TXFTCFG
//    <name> TXFTCFG </name>
//    <rw> 
//    <i> [Bits 31..29] RW (@ 0x40013808) TXFIFO threshold  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 29) & 0x7), ((USART1_CR3 = (USART1_CR3 & ~(0x7UL << 29 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 29 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_RXFTIE  ---------------------------------
// SVD Line: 11072

//  <item> SFDITEM_FIELD__USART1_CR3_RXFTIE
//    <name> RXFTIE </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40013808) RXFIFO threshold interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.28..28> RXFTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR3_RXFTCFG  ---------------------------------
// SVD Line: 11079

//  <item> SFDITEM_FIELD__USART1_CR3_RXFTCFG
//    <name> RXFTCFG </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x40013808) Receive FIFO threshold  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 25) & 0x7), ((USART1_CR3 = (USART1_CR3 & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR3_TCBGTIE  ---------------------------------
// SVD Line: 11086

//  <item> SFDITEM_FIELD__USART1_CR3_TCBGTIE
//    <name> TCBGTIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40013808) Tr Complete before guard time, interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.24..24> TCBGTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_TXFTIE  ---------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART1_CR3_TXFTIE
//    <name> TXFTIE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40013808) threshold interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.23..23> TXFTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_WUFIE  ----------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART1_CR3_WUFIE
//    <name> WUFIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40013808) Wakeup from Stop mode interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.22..22> WUFIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_WUS  -----------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART1_CR3_WUS
//    <name> WUS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40013808) Wakeup from Stop mode interrupt flag  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 20) & 0x3), ((USART1_CR3 = (USART1_CR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_CR3_SCARCNT  ---------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART1_CR3_SCARCNT
//    <name> SCARCNT </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40013808) Smartcard auto-retry count </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 17) & 0x7), ((USART1_CR3 = (USART1_CR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DEP  -----------------------------------
// SVD Line: 11119

//  <item> SFDITEM_FIELD__USART1_CR3_DEP
//    <name> DEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013808) Driver enable polarity  selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.15..15> DEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DEM  -----------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART1_CR3_DEM
//    <name> DEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013808) Driver enable mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.14..14> DEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DDRE  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART1_CR3_DDRE
//    <name> DDRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013808) DMA Disable on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.13..13> DDRE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_OVRDIS  ---------------------------------
// SVD Line: 11139

//  <item> SFDITEM_FIELD__USART1_CR3_OVRDIS
//    <name> OVRDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013808) Overrun Disable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.12..12> OVRDIS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ONEBIT  ---------------------------------
// SVD Line: 11145

//  <item> SFDITEM_FIELD__USART1_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013808) One sample bit method  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 11152

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013808) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 11158

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013808) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 11164

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013808) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAT  ----------------------------------
// SVD Line: 11170

//  <item> SFDITEM_FIELD__USART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013808) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAR  ----------------------------------
// SVD Line: 11176

//  <item> SFDITEM_FIELD__USART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013808) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_SCEN  ----------------------------------
// SVD Line: 11182

//  <item> SFDITEM_FIELD__USART1_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013808) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_NACK  ----------------------------------
// SVD Line: 11188

//  <item> SFDITEM_FIELD__USART1_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013808) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 11194

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013808) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IRLP  ----------------------------------
// SVD Line: 11200

//  <item> SFDITEM_FIELD__USART1_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013808) Ir low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IREN  ----------------------------------
// SVD Line: 11206

//  <item> SFDITEM_FIELD__USART1_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013808) Ir mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 11212

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013808) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 11056

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0xFFFEFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFEFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_TXFTCFG </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RXFTIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RXFTCFG </item>
//    <item> SFDITEM_FIELD__USART1_CR3_TCBGTIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_TXFTIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_WUFIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_WUS </item>
//    <item> SFDITEM_FIELD__USART1_CR3_SCARCNT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DEP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DEM </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DDRE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_OVRDIS </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART1_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 11220

unsigned int USART1_BRR __AT (0x4001380C);



// -----------------------------  Field Item: USART1_BRR_BRR_4_15  --------------------------------
// SVD Line: 11229

//  <item> SFDITEM_FIELD__USART1_BRR_BRR_4_15
//    <name> BRR_4_15 </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4001380C) BRR_4_15 </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART1_BRR_BRR_0_3  ---------------------------------
// SVD Line: 11235

//  <item> SFDITEM_FIELD__USART1_BRR_BRR_0_3
//    <name> BRR_0_3 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001380C) BRR_0_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 11220

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_BRR_4_15 </item>
//    <item> SFDITEM_FIELD__USART1_BRR_BRR_0_3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_GTPR  -------------------------------
// SVD Line: 11243

unsigned int USART1_GTPR __AT (0x40013810);



// -------------------------------  Field Item: USART1_GTPR_GT  -----------------------------------
// SVD Line: 11253

//  <item> SFDITEM_FIELD__USART1_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40013810) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 8) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_GTPR_PSC  ----------------------------------
// SVD Line: 11259

//  <item> SFDITEM_FIELD__USART1_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013810) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 0) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_GTPR  ----------------------------------
// SVD Line: 11243

//  <rtree> SFDITEM_REG__USART1_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART1_GTPR >> 0) & 0xFFFFFFFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART1_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_RTOR  -------------------------------
// SVD Line: 11267

unsigned int USART1_RTOR __AT (0x40013814);



// ------------------------------  Field Item: USART1_RTOR_BLEN  ----------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART1_RTOR_BLEN
//    <name> BLEN </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40013814) Block Length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_RTOR >> 24) & 0xFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_RTOR_RTO  ----------------------------------
// SVD Line: 11282

//  <item> SFDITEM_FIELD__USART1_RTOR_RTO
//    <name> RTO </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40013814) Receiver timeout value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART1_RTOR >> 0) & 0xFFFFFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_RTOR  ----------------------------------
// SVD Line: 11267

//  <rtree> SFDITEM_REG__USART1_RTOR
//    <name> RTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Receiver timeout register </i>
//    <loc> ( (unsigned int)((USART1_RTOR >> 0) & 0xFFFFFFFF), ((USART1_RTOR = (USART1_RTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_RTOR_BLEN </item>
//    <item> SFDITEM_FIELD__USART1_RTOR_RTO </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_RQR  -------------------------------
// SVD Line: 11290

unsigned int USART1_RQR __AT (0x40013818);



// ------------------------------  Field Item: USART1_RQR_TXFRQ  ----------------------------------
// SVD Line: 11299

//  <item> SFDITEM_FIELD__USART1_RQR_TXFRQ
//    <name> TXFRQ </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40013818) Transmit data flush  request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.4..4> TXFRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_RQR_RXFRQ  ----------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART1_RQR_RXFRQ
//    <name> RXFRQ </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40013818) Receive data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.3..3> RXFRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_RQR_MMRQ  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART1_RQR_MMRQ
//    <name> MMRQ </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40013818) Mute mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.2..2> MMRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_RQR_SBKRQ  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART1_RQR_SBKRQ
//    <name> SBKRQ </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40013818) Send break request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.1..1> SBKRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_RQR_ABRRQ  ----------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART1_RQR_ABRRQ
//    <name> ABRRQ </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40013818) Auto baud rate request </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_RQR ) </loc>
//      <o.0..0> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_RQR  -----------------------------------
// SVD Line: 11290

//  <rtree> SFDITEM_REG__USART1_RQR
//    <name> RQR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40013818) Request register </i>
//    <loc> ( (unsigned int)((USART1_RQR >> 0) & 0xFFFFFFFF), ((USART1_RQR = (USART1_RQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_RQR_TXFRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_RXFRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_MMRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_SBKRQ </item>
//    <item> SFDITEM_FIELD__USART1_RQR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_ISR  -------------------------------
// SVD Line: 11332

unsigned int USART1_ISR __AT (0x4001381C);



// -------------------------------  Field Item: USART1_ISR_TXFT  ----------------------------------
// SVD Line: 11342

//  <item> SFDITEM_FIELD__USART1_ISR_TXFT
//    <name> TXFT </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x4001381C) TXFIFO threshold flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.27..27> TXFT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RXFT  ----------------------------------
// SVD Line: 11348

//  <item> SFDITEM_FIELD__USART1_ISR_RXFT
//    <name> RXFT </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x4001381C) RXFIFO threshold flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.26..26> RXFT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ISR_TCBGT  ----------------------------------
// SVD Line: 11354

//  <item> SFDITEM_FIELD__USART1_ISR_TCBGT
//    <name> TCBGT </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x4001381C) Transmission complete before guard time  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.25..25> TCBGT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RXFF  ----------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART1_ISR_RXFF
//    <name> RXFF </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x4001381C) RXFIFO Full </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.24..24> RXFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_TXFE  ----------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART1_ISR_TXFE
//    <name> TXFE </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x4001381C) TXFIFO Empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.23..23> TXFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ISR_REACK  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART1_ISR_REACK
//    <name> REACK </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4001381C) REACK </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.22..22> REACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ISR_TEACK  ----------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART1_ISR_TEACK
//    <name> TEACK </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4001381C) TEACK </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.21..21> TEACK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_WUF  -----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART1_ISR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4001381C) WUF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.20..20> WUF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RWU  -----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART1_ISR_RWU
//    <name> RWU </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4001381C) RWU </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.19..19> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_SBKF  ----------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART1_ISR_SBKF
//    <name> SBKF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4001381C) SBKF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.18..18> SBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_CMF  -----------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART1_ISR_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4001381C) CMF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_BUSY  ----------------------------------
// SVD Line: 11409

//  <item> SFDITEM_FIELD__USART1_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4001381C) BUSY </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_ABRF  ----------------------------------
// SVD Line: 11415

//  <item> SFDITEM_FIELD__USART1_ISR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4001381C) ABRF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.15..15> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_ABRE  ----------------------------------
// SVD Line: 11421

//  <item> SFDITEM_FIELD__USART1_ISR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4001381C) ABRE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.14..14> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_UDR  -----------------------------------
// SVD Line: 11427

//  <item> SFDITEM_FIELD__USART1_ISR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x4001381C) SPI slave underrun error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.13..13> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_EOBF  ----------------------------------
// SVD Line: 11434

//  <item> SFDITEM_FIELD__USART1_ISR_EOBF
//    <name> EOBF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4001381C) EOBF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.12..12> EOBF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RTOF  ----------------------------------
// SVD Line: 11440

//  <item> SFDITEM_FIELD__USART1_ISR_RTOF
//    <name> RTOF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4001381C) RTOF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.11..11> RTOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_CTS  -----------------------------------
// SVD Line: 11446

//  <item> SFDITEM_FIELD__USART1_ISR_CTS
//    <name> CTS </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4001381C) CTS </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.10..10> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ISR_CTSIF  ----------------------------------
// SVD Line: 11452

//  <item> SFDITEM_FIELD__USART1_ISR_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4001381C) CTSIF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_LBDF  ----------------------------------
// SVD Line: 11458

//  <item> SFDITEM_FIELD__USART1_ISR_LBDF
//    <name> LBDF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4001381C) LBDF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.8..8> LBDF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_TXE  -----------------------------------
// SVD Line: 11464

//  <item> SFDITEM_FIELD__USART1_ISR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4001381C) TXE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_TC  -----------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__USART1_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4001381C) TC </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_RXNE  ----------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__USART1_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4001381C) RXNE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_IDLE  ----------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__USART1_ISR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4001381C) IDLE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ISR_ORE  -----------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__USART1_ISR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4001381C) ORE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_NF  -----------------------------------
// SVD Line: 11494

//  <item> SFDITEM_FIELD__USART1_ISR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4001381C) NF </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_FE  -----------------------------------
// SVD Line: 11500

//  <item> SFDITEM_FIELD__USART1_ISR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001381C) FE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_ISR_PE  -----------------------------------
// SVD Line: 11506

//  <item> SFDITEM_FIELD__USART1_ISR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001381C) PE </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ISR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_ISR  -----------------------------------
// SVD Line: 11332

//  <rtree> SFDITEM_REG__USART1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001381C) Interrupt & status  register </i>
//    <loc> ( (unsigned int)((USART1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART1_ISR_TXFT </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RXFT </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TCBGT </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RXFF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TXFE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_REACK </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TEACK </item>
//    <item> SFDITEM_FIELD__USART1_ISR_WUF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RWU </item>
//    <item> SFDITEM_FIELD__USART1_ISR_SBKF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_CMF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__USART1_ISR_ABRF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_ABRE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_UDR </item>
//    <item> SFDITEM_FIELD__USART1_ISR_EOBF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RTOF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_ISR_CTSIF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_LBDF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_TC </item>
//    <item> SFDITEM_FIELD__USART1_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_NF </item>
//    <item> SFDITEM_FIELD__USART1_ISR_FE </item>
//    <item> SFDITEM_FIELD__USART1_ISR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_ICR  -------------------------------
// SVD Line: 11514

unsigned int USART1_ICR __AT (0x40013820);



// -------------------------------  Field Item: USART1_ICR_WUCF  ----------------------------------
// SVD Line: 11523

//  <item> SFDITEM_FIELD__USART1_ICR_WUCF
//    <name> WUCF </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40013820) Wakeup from Stop mode clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.20..20> WUCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_CMCF  ----------------------------------
// SVD Line: 11530

//  <item> SFDITEM_FIELD__USART1_ICR_CMCF
//    <name> CMCF </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40013820) Character match clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.17..17> CMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_UDRCF  ----------------------------------
// SVD Line: 11536

//  <item> SFDITEM_FIELD__USART1_ICR_UDRCF
//    <name> UDRCF </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40013820) SPI slave underrun clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.13..13> UDRCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_EOBCF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART1_ICR_EOBCF
//    <name> EOBCF </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40013820) End of block clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.12..12> EOBCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_RTOCF  ----------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART1_ICR_RTOCF
//    <name> RTOCF </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40013820) Receiver timeout clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.11..11> RTOCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_CTSCF  ----------------------------------
// SVD Line: 11556

//  <item> SFDITEM_FIELD__USART1_ICR_CTSCF
//    <name> CTSCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40013820) CTS clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.9..9> CTSCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_LBDCF  ----------------------------------
// SVD Line: 11562

//  <item> SFDITEM_FIELD__USART1_ICR_LBDCF
//    <name> LBDCF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40013820) LIN break detection clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.8..8> LBDCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART1_ICR_TCBGTCF  ---------------------------------
// SVD Line: 11569

//  <item> SFDITEM_FIELD__USART1_ICR_TCBGTCF
//    <name> TCBGTCF </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40013820) Transmission complete before Guard time  clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.7..7> TCBGTCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_TCCF  ----------------------------------
// SVD Line: 11576

//  <item> SFDITEM_FIELD__USART1_ICR_TCCF
//    <name> TCCF </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40013820) Transmission complete clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.6..6> TCCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_TXFECF  ---------------------------------
// SVD Line: 11583

//  <item> SFDITEM_FIELD__USART1_ICR_TXFECF
//    <name> TXFECF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40013820) TXFIFO empty clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.5..5> TXFECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_IDLECF  ---------------------------------
// SVD Line: 11589

//  <item> SFDITEM_FIELD__USART1_ICR_IDLECF
//    <name> IDLECF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40013820) Idle line detected clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.4..4> IDLECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_ICR_ORECF  ----------------------------------
// SVD Line: 11596

//  <item> SFDITEM_FIELD__USART1_ICR_ORECF
//    <name> ORECF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40013820) Overrun error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.3..3> ORECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_NCF  -----------------------------------
// SVD Line: 11602

//  <item> SFDITEM_FIELD__USART1_ICR_NCF
//    <name> NCF </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40013820) Noise detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.2..2> NCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_FECF  ----------------------------------
// SVD Line: 11608

//  <item> SFDITEM_FIELD__USART1_ICR_FECF
//    <name> FECF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40013820) Framing error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.1..1> FECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_ICR_PECF  ----------------------------------
// SVD Line: 11614

//  <item> SFDITEM_FIELD__USART1_ICR_PECF
//    <name> PECF </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40013820) Parity error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_ICR ) </loc>
//      <o.0..0> PECF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_ICR  -----------------------------------
// SVD Line: 11514

//  <rtree> SFDITEM_REG__USART1_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40013820) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART1_ICR >> 0) & 0xFFFFFFFF), ((USART1_ICR = (USART1_ICR & ~(0x123BFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x123BFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_ICR_WUCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_CMCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_UDRCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_EOBCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_RTOCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_CTSCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_LBDCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_TCBGTCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_TCCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_TXFECF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_IDLECF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_ORECF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_NCF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_FECF </item>
//    <item> SFDITEM_FIELD__USART1_ICR_PECF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_RDR  -------------------------------
// SVD Line: 11622

unsigned int USART1_RDR __AT (0x40013824);



// -------------------------------  Field Item: USART1_RDR_RDR  -----------------------------------
// SVD Line: 11631

//  <item> SFDITEM_FIELD__USART1_RDR_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40013824) Receive data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_RDR >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_RDR  -----------------------------------
// SVD Line: 11622

//  <rtree> SFDITEM_REG__USART1_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013824) Receive data register </i>
//    <loc> ( (unsigned int)((USART1_RDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART1_RDR_RDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_TDR  -------------------------------
// SVD Line: 11639

unsigned int USART1_TDR __AT (0x40013828);



// -------------------------------  Field Item: USART1_TDR_TDR  -----------------------------------
// SVD Line: 11648

//  <item> SFDITEM_FIELD__USART1_TDR_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013828) Transmit data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_TDR >> 0) & 0x1FF), ((USART1_TDR = (USART1_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_TDR  -----------------------------------
// SVD Line: 11639

//  <rtree> SFDITEM_REG__USART1_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013828) Transmit data register </i>
//    <loc> ( (unsigned int)((USART1_TDR >> 0) & 0xFFFFFFFF), ((USART1_TDR = (USART1_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_TDR_TDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_PRESC  ------------------------------
// SVD Line: 11656

unsigned int USART1_PRESC __AT (0x4001382C);



// ---------------------------  Field Item: USART1_PRESC_PRESCALER  -------------------------------
// SVD Line: 11665

//  <item> SFDITEM_FIELD__USART1_PRESC_PRESCALER
//    <name> PRESCALER </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001382C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_PRESC >> 0) & 0xF), ((USART1_PRESC = (USART1_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART1_PRESC  ----------------------------------
// SVD Line: 11656

//  <rtree> SFDITEM_REG__USART1_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001382C) Prescaler register </i>
//    <loc> ( (unsigned int)((USART1_PRESC >> 0) & 0xFFFFFFFF), ((USART1_PRESC = (USART1_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_PRESC_PRESCALER </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 10735

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_GTPR </item>
//    <item> SFDITEM_REG__USART1_RTOR </item>
//    <item> SFDITEM_REG__USART1_RQR </item>
//    <item> SFDITEM_REG__USART1_ISR </item>
//    <item> SFDITEM_REG__USART1_ICR </item>
//    <item> SFDITEM_REG__USART1_RDR </item>
//    <item> SFDITEM_REG__USART1_TDR </item>
//    <item> SFDITEM_REG__USART1_PRESC </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART2_CR1  -------------------------------
// SVD Line: 10752

unsigned int USART2_CR1 __AT (0x40004400);



// ------------------------------  Field Item: USART2_CR1_RXFFIE  ---------------------------------
// SVD Line: 10761

//  <item> SFDITEM_FIELD__USART2_CR1_RXFFIE
//    <name> RXFFIE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40004400) RXFIFO Full interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.31..31> RXFFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXFEIE  ---------------------------------
// SVD Line: 10768

//  <item> SFDITEM_FIELD__USART2_CR1_TXFEIE
//    <name> TXFEIE </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40004400) TXFIFO empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.30..30> TXFEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_FIFOEN  ---------------------------------
// SVD Line: 10775

//  <item> SFDITEM_FIELD__USART2_CR1_FIFOEN
//    <name> FIFOEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40004400) FIFO mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.29..29> FIFOEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M1  -----------------------------------
// SVD Line: 10781

//  <item> SFDITEM_FIELD__USART2_CR1_M1
//    <name> M1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40004400) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.28..28> M1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_EOBIE  ----------------------------------
// SVD Line: 10787

//  <item> SFDITEM_FIELD__USART2_CR1_EOBIE
//    <name> EOBIE </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40004400) End of Block interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.27..27> EOBIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RTOIE  ----------------------------------
// SVD Line: 10794

//  <item> SFDITEM_FIELD__USART2_CR1_RTOIE
//    <name> RTOIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40004400) Receiver timeout interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.26..26> RTOIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_DEAT  ----------------------------------
// SVD Line: 10801

//  <item> SFDITEM_FIELD__USART2_CR1_DEAT
//    <name> DEAT </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40004400) DEAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR1 >> 21) & 0x1F), ((USART2_CR1 = (USART2_CR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_DEDT  ----------------------------------
// SVD Line: 10807

//  <item> SFDITEM_FIELD__USART2_CR1_DEDT
//    <name> DEDT </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40004400) DEDT </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR1 >> 16) & 0x1F), ((USART2_CR1 = (USART2_CR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_OVER8  ----------------------------------
// SVD Line: 10813

//  <item> SFDITEM_FIELD__USART2_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004400) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_CMIE  ----------------------------------
// SVD Line: 10819

//  <item> SFDITEM_FIELD__USART2_CR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004400) Character match interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_MME  -----------------------------------
// SVD Line: 10826

//  <item> SFDITEM_FIELD__USART2_CR1_MME
//    <name> MME </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004400) Mute mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.13..13> MME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M0  -----------------------------------
// SVD Line: 10832

//  <item> SFDITEM_FIELD__USART2_CR1_M0
//    <name> M0 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004400) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.12..12> M0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_WAKE  ----------------------------------
// SVD Line: 10838

//  <item> SFDITEM_FIELD__USART2_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004400) Receiver wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PCE  -----------------------------------
// SVD Line: 10844

//  <item> SFDITEM_FIELD__USART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004400) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_PS  -----------------------------------
// SVD Line: 10850

//  <item> SFDITEM_FIELD__USART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PEIE  ----------------------------------
// SVD Line: 10856

//  <item> SFDITEM_FIELD__USART2_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004400) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXEIE  ----------------------------------
// SVD Line: 10862

//  <item> SFDITEM_FIELD__USART2_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004400) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_TCIE  ----------------------------------
// SVD Line: 10868

//  <item> SFDITEM_FIELD__USART2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RXNEIE  ---------------------------------
// SVD Line: 10875

//  <item> SFDITEM_FIELD__USART2_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_IDLEIE  ---------------------------------
// SVD Line: 10881

//  <item> SFDITEM_FIELD__USART2_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004400) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_TE  -----------------------------------
// SVD Line: 10887

//  <item> SFDITEM_FIELD__USART2_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004400) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_RE  -----------------------------------
// SVD Line: 10893

//  <item> SFDITEM_FIELD__USART2_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004400) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_UESM  ----------------------------------
// SVD Line: 10899

//  <item> SFDITEM_FIELD__USART2_CR1_UESM
//    <name> UESM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004400) USART enable in Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.1..1> UESM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_UE  -----------------------------------
// SVD Line: 10905

//  <item> SFDITEM_FIELD__USART2_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004400) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.0..0> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR1  -----------------------------------
// SVD Line: 10752

//  <rtree> SFDITEM_REG__USART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CR1 >> 0) & 0xFFFFFFFF), ((USART2_CR1 = (USART2_CR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR1_RXFFIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXFEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_FIFOEN </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M1 </item>
//    <item> SFDITEM_FIELD__USART2_CR1_EOBIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RTOIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_DEAT </item>
//    <item> SFDITEM_FIELD__USART2_CR1_DEDT </item>
//    <item> SFDITEM_FIELD__USART2_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART2_CR1_CMIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_MME </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M0 </item>
//    <item> SFDITEM_FIELD__USART2_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_UESM </item>
//    <item> SFDITEM_FIELD__USART2_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR2  -------------------------------
// SVD Line: 10913

unsigned int USART2_CR2 __AT (0x40004404);



// ------------------------------  Field Item: USART2_CR2_ADD4_7  ---------------------------------
// SVD Line: 10922

//  <item> SFDITEM_FIELD__USART2_CR2_ADD4_7
//    <name> ADD4_7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40004404) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 28) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_ADD0_3  ---------------------------------
// SVD Line: 10928

//  <item> SFDITEM_FIELD__USART2_CR2_ADD0_3
//    <name> ADD0_3 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40004404) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 24) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_RTOEN  ----------------------------------
// SVD Line: 10934

//  <item> SFDITEM_FIELD__USART2_CR2_RTOEN
//    <name> RTOEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40004404) Receiver timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.23..23> RTOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_ABRMOD  ---------------------------------
// SVD Line: 10940

//  <item> SFDITEM_FIELD__USART2_CR2_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40004404) Auto baud rate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 21) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_ABREN  ----------------------------------
// SVD Line: 10946

//  <item> SFDITEM_FIELD__USART2_CR2_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40004404) Auto baud rate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.20..20> ABREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR2_MSBFIRST  --------------------------------
// SVD Line: 10952

//  <item> SFDITEM_FIELD__USART2_CR2_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40004404) Most significant bit first </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.19..19> MSBFIRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_TAINV  ----------------------------------
// SVD Line: 10958

//  <item> SFDITEM_FIELD__USART2_CR2_TAINV
//    <name> TAINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40004404) Binary data inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.18..18> TAINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_TXINV  ----------------------------------
// SVD Line: 10964

//  <item> SFDITEM_FIELD__USART2_CR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40004404) TX pin active level  inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_RXINV  ----------------------------------
// SVD Line: 10971

//  <item> SFDITEM_FIELD__USART2_CR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40004404) RX pin active level  inversion </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_SWAP  ----------------------------------
// SVD Line: 10978

//  <item> SFDITEM_FIELD__USART2_CR2_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004404) Swap TX/RX pins </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.15..15> SWAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LINEN  ----------------------------------
// SVD Line: 10984

//  <item> SFDITEM_FIELD__USART2_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004404) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_STOP  ----------------------------------
// SVD Line: 10990

//  <item> SFDITEM_FIELD__USART2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004404) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 12) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_CLKEN  ----------------------------------
// SVD Line: 10996

//  <item> SFDITEM_FIELD__USART2_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004404) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPOL  ----------------------------------
// SVD Line: 11002

//  <item> SFDITEM_FIELD__USART2_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004404) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPHA  ----------------------------------
// SVD Line: 11008

//  <item> SFDITEM_FIELD__USART2_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004404) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBCL  ----------------------------------
// SVD Line: 11014

//  <item> SFDITEM_FIELD__USART2_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004404) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LBDIE  ----------------------------------
// SVD Line: 11020

//  <item> SFDITEM_FIELD__USART2_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004404) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBDL  ----------------------------------
// SVD Line: 11027

//  <item> SFDITEM_FIELD__USART2_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004404) LIN break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_ADDM7  ----------------------------------
// SVD Line: 11033

//  <item> SFDITEM_FIELD__USART2_CR2_ADDM7
//    <name> ADDM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004404) 7-bit Address Detection/4-bit Address  Detection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.4..4> ADDM7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR2_DIS_NSS  ---------------------------------
// SVD Line: 11040

//  <item> SFDITEM_FIELD__USART2_CR2_DIS_NSS
//    <name> DIS_NSS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004404) When the DSI_NSS bit is set, the NSS pin  input will be ignored </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.3..3> DIS_NSS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_SLVEN  ----------------------------------
// SVD Line: 11047

//  <item> SFDITEM_FIELD__USART2_CR2_SLVEN
//    <name> SLVEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004404) Synchronous Slave mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.0..0> SLVEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR2  -----------------------------------
// SVD Line: 10913

//  <rtree> SFDITEM_REG__USART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CR2 >> 0) & 0xFFFFFFFF), ((USART2_CR2 = (USART2_CR2 & ~(0xFFFFFF79UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF79) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD4_7 </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD0_3 </item>
//    <item> SFDITEM_FIELD__USART2_CR2_RTOEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ABRMOD </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ABREN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_MSBFIRST </item>
//    <item> SFDITEM_FIELD__USART2_CR2_TAINV </item>
//    <item> SFDITEM_FIELD__USART2_CR2_TXINV </item>
//    <item> SFDITEM_FIELD__USART2_CR2_RXINV </item>
//    <item> SFDITEM_FIELD__USART2_CR2_SWAP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ADDM7 </item>
//    <item> SFDITEM_FIELD__USART2_CR2_DIS_NSS </item>
//    <item> SFDITEM_FIELD__USART2_CR2_SLVEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR3  -------------------------------
// SVD Line: 11056

unsigned int USART2_CR3 __AT (0x40004408);



// -----------------------------  Field Item: USART2_CR3_TXFTCFG  ---------------------------------
// SVD Line: 11065

//  <item> SFDITEM_FIELD__USART2_CR3_TXFTCFG
//    <name> TXFTCFG </name>
//    <rw> 
//    <i> [Bits 31..29] RW (@ 0x40004408) TXFIFO threshold  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 29) & 0x7), ((USART2_CR3 = (USART2_CR3 & ~(0x7UL << 29 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 29 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_RXFTIE  ---------------------------------
// SVD Line: 11072

//  <item> SFDITEM_FIELD__USART2_CR3_RXFTIE
//    <name> RXFTIE </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40004408) RXFIFO threshold interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.28..28> RXFTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR3_RXFTCFG  ---------------------------------
// SVD Line: 11079

//  <item> SFDITEM_FIELD__USART2_CR3_RXFTCFG
//    <name> RXFTCFG </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x40004408) Receive FIFO threshold  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 25) & 0x7), ((USART2_CR3 = (USART2_CR3 & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR3_TCBGTIE  ---------------------------------
// SVD Line: 11086

//  <item> SFDITEM_FIELD__USART2_CR3_TCBGTIE
//    <name> TCBGTIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40004408) Tr Complete before guard time, interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.24..24> TCBGTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_TXFTIE  ---------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__USART2_CR3_TXFTIE
//    <name> TXFTIE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40004408) threshold interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.23..23> TXFTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_WUFIE  ----------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__USART2_CR3_WUFIE
//    <name> WUFIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40004408) Wakeup from Stop mode interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.22..22> WUFIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_WUS  -----------------------------------
// SVD Line: 11106

//  <item> SFDITEM_FIELD__USART2_CR3_WUS
//    <name> WUS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40004408) Wakeup from Stop mode interrupt flag  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 20) & 0x3), ((USART2_CR3 = (USART2_CR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_CR3_SCARCNT  ---------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__USART2_CR3_SCARCNT
//    <name> SCARCNT </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40004408) Smartcard auto-retry count </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR3 >> 17) & 0x7), ((USART2_CR3 = (USART2_CR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DEP  -----------------------------------
// SVD Line: 11119

//  <item> SFDITEM_FIELD__USART2_CR3_DEP
//    <name> DEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004408) Driver enable polarity  selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.15..15> DEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DEM  -----------------------------------
// SVD Line: 11126

//  <item> SFDITEM_FIELD__USART2_CR3_DEM
//    <name> DEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004408) Driver enable mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.14..14> DEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DDRE  ----------------------------------
// SVD Line: 11132

//  <item> SFDITEM_FIELD__USART2_CR3_DDRE
//    <name> DDRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004408) DMA Disable on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.13..13> DDRE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_OVRDIS  ---------------------------------
// SVD Line: 11139

//  <item> SFDITEM_FIELD__USART2_CR3_OVRDIS
//    <name> OVRDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004408) Overrun Disable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.12..12> OVRDIS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_ONEBIT  ---------------------------------
// SVD Line: 11145

//  <item> SFDITEM_FIELD__USART2_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004408) One sample bit method  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_CTSIE  ----------------------------------
// SVD Line: 11152

//  <item> SFDITEM_FIELD__USART2_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004408) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_CTSE  ----------------------------------
// SVD Line: 11158

//  <item> SFDITEM_FIELD__USART2_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004408) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_RTSE  ----------------------------------
// SVD Line: 11164

//  <item> SFDITEM_FIELD__USART2_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004408) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAT  ----------------------------------
// SVD Line: 11170

//  <item> SFDITEM_FIELD__USART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004408) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAR  ----------------------------------
// SVD Line: 11176

//  <item> SFDITEM_FIELD__USART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004408) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_SCEN  ----------------------------------
// SVD Line: 11182

//  <item> SFDITEM_FIELD__USART2_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004408) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_NACK  ----------------------------------
// SVD Line: 11188

//  <item> SFDITEM_FIELD__USART2_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004408) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_HDSEL  ----------------------------------
// SVD Line: 11194

//  <item> SFDITEM_FIELD__USART2_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004408) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IRLP  ----------------------------------
// SVD Line: 11200

//  <item> SFDITEM_FIELD__USART2_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004408) Ir low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IREN  ----------------------------------
// SVD Line: 11206

//  <item> SFDITEM_FIELD__USART2_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004408) Ir mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_EIE  -----------------------------------
// SVD Line: 11212

//  <item> SFDITEM_FIELD__USART2_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004408) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR3  -----------------------------------
// SVD Line: 11056

//  <rtree> SFDITEM_REG__USART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CR3 >> 0) & 0xFFFFFFFF), ((USART2_CR3 = (USART2_CR3 & ~(0xFFFEFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFEFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR3_TXFTCFG </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RXFTIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RXFTCFG </item>
//    <item> SFDITEM_FIELD__USART2_CR3_TCBGTIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_TXFTIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_WUFIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_WUS </item>
//    <item> SFDITEM_FIELD__USART2_CR3_SCARCNT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DEP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DEM </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DDRE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_OVRDIS </item>
//    <item> SFDITEM_FIELD__USART2_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART2_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART2_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_EIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRR  -------------------------------
// SVD Line: 11220

unsigned int USART2_BRR __AT (0x4000440C);



// -----------------------------  Field Item: USART2_BRR_BRR_4_15  --------------------------------
// SVD Line: 11229

//  <item> SFDITEM_FIELD__USART2_BRR_BRR_4_15
//    <name> BRR_4_15 </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000440C) BRR_4_15 </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRR >> 4) & 0xFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USART2_BRR_BRR_0_3  ---------------------------------
// SVD Line: 11235

//  <item> SFDITEM_FIELD__USART2_BRR_BRR_0_3
//    <name> BRR_0_3 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000440C) BRR_0_3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRR >> 0) & 0xF), ((USART2_BRR = (USART2_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRR  -----------------------------------
// SVD Line: 11220

//  <rtree> SFDITEM_REG__USART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRR >> 0) & 0xFFFFFFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRR_BRR_4_15 </item>
//    <item> SFDITEM_FIELD__USART2_BRR_BRR_0_3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_GTPR  -------------------------------
// SVD Line: 11243

unsigned int USART2_GTPR __AT (0x40004410);



// -------------------------------  Field Item: USART2_GTPR_GT  -----------------------------------
// SVD Line: 11253

//  <item> SFDITEM_FIELD__USART2_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004410) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 8) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_GTPR_PSC  ----------------------------------
// SVD Line: 11259

//  <item> SFDITEM_FIELD__USART2_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004410) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 0) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_GTPR  ----------------------------------
// SVD Line: 11243

//  <rtree> SFDITEM_REG__USART2_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART2_GTPR >> 0) & 0xFFFFFFFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART2_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_RTOR  -------------------------------
// SVD Line: 11267

unsigned int USART2_RTOR __AT (0x40004414);



// ------------------------------  Field Item: USART2_RTOR_BLEN  ----------------------------------
// SVD Line: 11276

//  <item> SFDITEM_FIELD__USART2_RTOR_BLEN
//    <name> BLEN </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40004414) Block Length </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_RTOR >> 24) & 0xFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_RTOR_RTO  ----------------------------------
// SVD Line: 11282

//  <item> SFDITEM_FIELD__USART2_RTOR_RTO
//    <name> RTO </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0x40004414) Receiver timeout value </i>
//    <edit> 
//      <loc> ( (unsigned int)((USART2_RTOR >> 0) & 0xFFFFFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_RTOR  ----------------------------------
// SVD Line: 11267

//  <rtree> SFDITEM_REG__USART2_RTOR
//    <name> RTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Receiver timeout register </i>
//    <loc> ( (unsigned int)((USART2_RTOR >> 0) & 0xFFFFFFFF), ((USART2_RTOR = (USART2_RTOR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_RTOR_BLEN </item>
//    <item> SFDITEM_FIELD__USART2_RTOR_RTO </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_RQR  -------------------------------
// SVD Line: 11290

unsigned int USART2_RQR __AT (0x40004418);



// ------------------------------  Field Item: USART2_RQR_TXFRQ  ----------------------------------
// SVD Line: 11299

//  <item> SFDITEM_FIELD__USART2_RQR_TXFRQ
//    <name> TXFRQ </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40004418) Transmit data flush  request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.4..4> TXFRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_RQR_RXFRQ  ----------------------------------
// SVD Line: 11306

//  <item> SFDITEM_FIELD__USART2_RQR_RXFRQ
//    <name> RXFRQ </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40004418) Receive data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.3..3> RXFRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_RQR_MMRQ  ----------------------------------
// SVD Line: 11312

//  <item> SFDITEM_FIELD__USART2_RQR_MMRQ
//    <name> MMRQ </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40004418) Mute mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.2..2> MMRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_RQR_SBKRQ  ----------------------------------
// SVD Line: 11318

//  <item> SFDITEM_FIELD__USART2_RQR_SBKRQ
//    <name> SBKRQ </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40004418) Send break request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.1..1> SBKRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_RQR_ABRRQ  ----------------------------------
// SVD Line: 11324

//  <item> SFDITEM_FIELD__USART2_RQR_ABRRQ
//    <name> ABRRQ </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40004418) Auto baud rate request </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_RQR ) </loc>
//      <o.0..0> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_RQR  -----------------------------------
// SVD Line: 11290

//  <rtree> SFDITEM_REG__USART2_RQR
//    <name> RQR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40004418) Request register </i>
//    <loc> ( (unsigned int)((USART2_RQR >> 0) & 0xFFFFFFFF), ((USART2_RQR = (USART2_RQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_RQR_TXFRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_RXFRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_MMRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_SBKRQ </item>
//    <item> SFDITEM_FIELD__USART2_RQR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_ISR  -------------------------------
// SVD Line: 11332

unsigned int USART2_ISR __AT (0x4000441C);



// -------------------------------  Field Item: USART2_ISR_TXFT  ----------------------------------
// SVD Line: 11342

//  <item> SFDITEM_FIELD__USART2_ISR_TXFT
//    <name> TXFT </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x4000441C) TXFIFO threshold flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.27..27> TXFT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RXFT  ----------------------------------
// SVD Line: 11348

//  <item> SFDITEM_FIELD__USART2_ISR_RXFT
//    <name> RXFT </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x4000441C) RXFIFO threshold flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.26..26> RXFT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ISR_TCBGT  ----------------------------------
// SVD Line: 11354

//  <item> SFDITEM_FIELD__USART2_ISR_TCBGT
//    <name> TCBGT </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x4000441C) Transmission complete before guard time  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.25..25> TCBGT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RXFF  ----------------------------------
// SVD Line: 11361

//  <item> SFDITEM_FIELD__USART2_ISR_RXFF
//    <name> RXFF </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x4000441C) RXFIFO Full </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.24..24> RXFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_TXFE  ----------------------------------
// SVD Line: 11367

//  <item> SFDITEM_FIELD__USART2_ISR_TXFE
//    <name> TXFE </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x4000441C) TXFIFO Empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.23..23> TXFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ISR_REACK  ----------------------------------
// SVD Line: 11373

//  <item> SFDITEM_FIELD__USART2_ISR_REACK
//    <name> REACK </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000441C) REACK </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.22..22> REACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ISR_TEACK  ----------------------------------
// SVD Line: 11379

//  <item> SFDITEM_FIELD__USART2_ISR_TEACK
//    <name> TEACK </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000441C) TEACK </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.21..21> TEACK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_WUF  -----------------------------------
// SVD Line: 11385

//  <item> SFDITEM_FIELD__USART2_ISR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000441C) WUF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.20..20> WUF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RWU  -----------------------------------
// SVD Line: 11391

//  <item> SFDITEM_FIELD__USART2_ISR_RWU
//    <name> RWU </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000441C) RWU </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.19..19> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_SBKF  ----------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__USART2_ISR_SBKF
//    <name> SBKF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000441C) SBKF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.18..18> SBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_CMF  -----------------------------------
// SVD Line: 11403

//  <item> SFDITEM_FIELD__USART2_ISR_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000441C) CMF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_BUSY  ----------------------------------
// SVD Line: 11409

//  <item> SFDITEM_FIELD__USART2_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000441C) BUSY </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_ABRF  ----------------------------------
// SVD Line: 11415

//  <item> SFDITEM_FIELD__USART2_ISR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x4000441C) ABRF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.15..15> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_ABRE  ----------------------------------
// SVD Line: 11421

//  <item> SFDITEM_FIELD__USART2_ISR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x4000441C) ABRE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.14..14> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_UDR  -----------------------------------
// SVD Line: 11427

//  <item> SFDITEM_FIELD__USART2_ISR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x4000441C) SPI slave underrun error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.13..13> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_EOBF  ----------------------------------
// SVD Line: 11434

//  <item> SFDITEM_FIELD__USART2_ISR_EOBF
//    <name> EOBF </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x4000441C) EOBF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.12..12> EOBF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RTOF  ----------------------------------
// SVD Line: 11440

//  <item> SFDITEM_FIELD__USART2_ISR_RTOF
//    <name> RTOF </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4000441C) RTOF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.11..11> RTOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_CTS  -----------------------------------
// SVD Line: 11446

//  <item> SFDITEM_FIELD__USART2_ISR_CTS
//    <name> CTS </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000441C) CTS </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.10..10> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ISR_CTSIF  ----------------------------------
// SVD Line: 11452

//  <item> SFDITEM_FIELD__USART2_ISR_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000441C) CTSIF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_LBDF  ----------------------------------
// SVD Line: 11458

//  <item> SFDITEM_FIELD__USART2_ISR_LBDF
//    <name> LBDF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4000441C) LBDF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.8..8> LBDF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_TXE  -----------------------------------
// SVD Line: 11464

//  <item> SFDITEM_FIELD__USART2_ISR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000441C) TXE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_TC  -----------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__USART2_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000441C) TC </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_RXNE  ----------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__USART2_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000441C) RXNE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_IDLE  ----------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__USART2_ISR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000441C) IDLE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ISR_ORE  -----------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__USART2_ISR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000441C) ORE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_NF  -----------------------------------
// SVD Line: 11494

//  <item> SFDITEM_FIELD__USART2_ISR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000441C) NF </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_FE  -----------------------------------
// SVD Line: 11500

//  <item> SFDITEM_FIELD__USART2_ISR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000441C) FE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_ISR_PE  -----------------------------------
// SVD Line: 11506

//  <item> SFDITEM_FIELD__USART2_ISR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000441C) PE </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ISR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_ISR  -----------------------------------
// SVD Line: 11332

//  <rtree> SFDITEM_REG__USART2_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000441C) Interrupt & status  register </i>
//    <loc> ( (unsigned int)((USART2_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART2_ISR_TXFT </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RXFT </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TCBGT </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RXFF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TXFE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_REACK </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TEACK </item>
//    <item> SFDITEM_FIELD__USART2_ISR_WUF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RWU </item>
//    <item> SFDITEM_FIELD__USART2_ISR_SBKF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_CMF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__USART2_ISR_ABRF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_ABRE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_UDR </item>
//    <item> SFDITEM_FIELD__USART2_ISR_EOBF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RTOF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_CTS </item>
//    <item> SFDITEM_FIELD__USART2_ISR_CTSIF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_LBDF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TXE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_TC </item>
//    <item> SFDITEM_FIELD__USART2_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_IDLE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_ORE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_NF </item>
//    <item> SFDITEM_FIELD__USART2_ISR_FE </item>
//    <item> SFDITEM_FIELD__USART2_ISR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_ICR  -------------------------------
// SVD Line: 11514

unsigned int USART2_ICR __AT (0x40004420);



// -------------------------------  Field Item: USART2_ICR_WUCF  ----------------------------------
// SVD Line: 11523

//  <item> SFDITEM_FIELD__USART2_ICR_WUCF
//    <name> WUCF </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40004420) Wakeup from Stop mode clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.20..20> WUCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_CMCF  ----------------------------------
// SVD Line: 11530

//  <item> SFDITEM_FIELD__USART2_ICR_CMCF
//    <name> CMCF </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40004420) Character match clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.17..17> CMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_UDRCF  ----------------------------------
// SVD Line: 11536

//  <item> SFDITEM_FIELD__USART2_ICR_UDRCF
//    <name> UDRCF </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40004420) SPI slave underrun clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.13..13> UDRCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_EOBCF  ----------------------------------
// SVD Line: 11543

//  <item> SFDITEM_FIELD__USART2_ICR_EOBCF
//    <name> EOBCF </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40004420) End of block clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.12..12> EOBCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_RTOCF  ----------------------------------
// SVD Line: 11549

//  <item> SFDITEM_FIELD__USART2_ICR_RTOCF
//    <name> RTOCF </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40004420) Receiver timeout clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.11..11> RTOCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_CTSCF  ----------------------------------
// SVD Line: 11556

//  <item> SFDITEM_FIELD__USART2_ICR_CTSCF
//    <name> CTSCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40004420) CTS clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.9..9> CTSCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_LBDCF  ----------------------------------
// SVD Line: 11562

//  <item> SFDITEM_FIELD__USART2_ICR_LBDCF
//    <name> LBDCF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40004420) LIN break detection clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.8..8> LBDCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USART2_ICR_TCBGTCF  ---------------------------------
// SVD Line: 11569

//  <item> SFDITEM_FIELD__USART2_ICR_TCBGTCF
//    <name> TCBGTCF </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40004420) Transmission complete before Guard time  clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.7..7> TCBGTCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_TCCF  ----------------------------------
// SVD Line: 11576

//  <item> SFDITEM_FIELD__USART2_ICR_TCCF
//    <name> TCCF </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40004420) Transmission complete clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.6..6> TCCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_TXFECF  ---------------------------------
// SVD Line: 11583

//  <item> SFDITEM_FIELD__USART2_ICR_TXFECF
//    <name> TXFECF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40004420) TXFIFO empty clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.5..5> TXFECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_IDLECF  ---------------------------------
// SVD Line: 11589

//  <item> SFDITEM_FIELD__USART2_ICR_IDLECF
//    <name> IDLECF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40004420) Idle line detected clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.4..4> IDLECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_ICR_ORECF  ----------------------------------
// SVD Line: 11596

//  <item> SFDITEM_FIELD__USART2_ICR_ORECF
//    <name> ORECF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40004420) Overrun error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.3..3> ORECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_NCF  -----------------------------------
// SVD Line: 11602

//  <item> SFDITEM_FIELD__USART2_ICR_NCF
//    <name> NCF </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40004420) Noise detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.2..2> NCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_FECF  ----------------------------------
// SVD Line: 11608

//  <item> SFDITEM_FIELD__USART2_ICR_FECF
//    <name> FECF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40004420) Framing error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.1..1> FECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_ICR_PECF  ----------------------------------
// SVD Line: 11614

//  <item> SFDITEM_FIELD__USART2_ICR_PECF
//    <name> PECF </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40004420) Parity error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_ICR ) </loc>
//      <o.0..0> PECF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_ICR  -----------------------------------
// SVD Line: 11514

//  <rtree> SFDITEM_REG__USART2_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40004420) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((USART2_ICR >> 0) & 0xFFFFFFFF), ((USART2_ICR = (USART2_ICR & ~(0x123BFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x123BFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_ICR_WUCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_CMCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_UDRCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_EOBCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_RTOCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_CTSCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_LBDCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_TCBGTCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_TCCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_TXFECF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_IDLECF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_ORECF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_NCF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_FECF </item>
//    <item> SFDITEM_FIELD__USART2_ICR_PECF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_RDR  -------------------------------
// SVD Line: 11622

unsigned int USART2_RDR __AT (0x40004424);



// -------------------------------  Field Item: USART2_RDR_RDR  -----------------------------------
// SVD Line: 11631

//  <item> SFDITEM_FIELD__USART2_RDR_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40004424) Receive data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_RDR >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_RDR  -----------------------------------
// SVD Line: 11622

//  <rtree> SFDITEM_REG__USART2_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40004424) Receive data register </i>
//    <loc> ( (unsigned int)((USART2_RDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USART2_RDR_RDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_TDR  -------------------------------
// SVD Line: 11639

unsigned int USART2_TDR __AT (0x40004428);



// -------------------------------  Field Item: USART2_TDR_TDR  -----------------------------------
// SVD Line: 11648

//  <item> SFDITEM_FIELD__USART2_TDR_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004428) Transmit data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_TDR >> 0) & 0x1FF), ((USART2_TDR = (USART2_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_TDR  -----------------------------------
// SVD Line: 11639

//  <rtree> SFDITEM_REG__USART2_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004428) Transmit data register </i>
//    <loc> ( (unsigned int)((USART2_TDR >> 0) & 0xFFFFFFFF), ((USART2_TDR = (USART2_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_TDR_TDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_PRESC  ------------------------------
// SVD Line: 11656

unsigned int USART2_PRESC __AT (0x4000442C);



// ---------------------------  Field Item: USART2_PRESC_PRESCALER  -------------------------------
// SVD Line: 11665

//  <item> SFDITEM_FIELD__USART2_PRESC_PRESCALER
//    <name> PRESCALER </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000442C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_PRESC >> 0) & 0xF), ((USART2_PRESC = (USART2_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: USART2_PRESC  ----------------------------------
// SVD Line: 11656

//  <rtree> SFDITEM_REG__USART2_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000442C) Prescaler register </i>
//    <loc> ( (unsigned int)((USART2_PRESC >> 0) & 0xFFFFFFFF), ((USART2_PRESC = (USART2_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_PRESC_PRESCALER </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 11675

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_CR1 </item>
//    <item> SFDITEM_REG__USART2_CR2 </item>
//    <item> SFDITEM_REG__USART2_CR3 </item>
//    <item> SFDITEM_REG__USART2_BRR </item>
//    <item> SFDITEM_REG__USART2_GTPR </item>
//    <item> SFDITEM_REG__USART2_RTOR </item>
//    <item> SFDITEM_REG__USART2_RQR </item>
//    <item> SFDITEM_REG__USART2_ISR </item>
//    <item> SFDITEM_REG__USART2_ICR </item>
//    <item> SFDITEM_REG__USART2_RDR </item>
//    <item> SFDITEM_REG__USART2_TDR </item>
//    <item> SFDITEM_REG__USART2_PRESC </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 11701

unsigned int SPI1_CR1 __AT (0x40013000);



// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 11710

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 11717

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_CRCEN  -----------------------------------
// SVD Line: 11724

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_CRCNEXT  ----------------------------------
// SVD Line: 11731

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_DFF  ------------------------------------
// SVD Line: 11737

//  <item> SFDITEM_FIELD__SPI1_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 11743

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 11749

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 11755

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 11761

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 11767

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 11773

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 11779

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 11785

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 11791

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 11701

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) control register 1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 11799

unsigned int SPI1_CR2 __AT (0x40013004);



// ------------------------------  Field Item: SPI1_CR2_RXDMAEN  ----------------------------------
// SVD Line: 11808

//  <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_TXDMAEN  ----------------------------------
// SVD Line: 11814

//  <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013004) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 11820

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_NSSP  -----------------------------------
// SVD Line: 11826

//  <item> SFDITEM_FIELD__SPI1_CR2_NSSP
//    <name> NSSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013004) NSS pulse management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.3..3> NSSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_FRF  ------------------------------------
// SVD Line: 11832

//  <item> SFDITEM_FIELD__SPI1_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013004) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 11838

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 11844

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 11851

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR2_DS  ------------------------------------
// SVD Line: 11858

//  <item> SFDITEM_FIELD__SPI1_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40013004) Data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR2 >> 8) & 0xF), ((SPI1_CR2 = (SPI1_CR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_FRXTH  -----------------------------------
// SVD Line: 11864

//  <item> SFDITEM_FIELD__SPI1_CR2_FRXTH
//    <name> FRXTH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013004) FIFO reception threshold </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.12..12> FRXTH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_LDMA_RX  ----------------------------------
// SVD Line: 11870

//  <item> SFDITEM_FIELD__SPI1_CR2_LDMA_RX
//    <name> LDMA_RX </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013004) Last DMA transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.13..13> LDMA_RX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_LDMA_TX  ----------------------------------
// SVD Line: 11877

//  <item> SFDITEM_FIELD__SPI1_CR2_LDMA_TX
//    <name> LDMA_TX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013004) Last DMA transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.14..14> LDMA_TX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 11799

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) control register 2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_NSSP </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_FRF </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_DS </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_FRXTH </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_LDMA_RX </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_LDMA_TX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 11886

unsigned int SPI1_SR __AT (0x40013008);



// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 11894

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 11901

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CHSIDE  -----------------------------------
// SVD Line: 11908

//  <item> SFDITEM_FIELD__SPI1_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013008) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_UDR  ------------------------------------
// SVD Line: 11915

//  <item> SFDITEM_FIELD__SPI1_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013008) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CRCERR  -----------------------------------
// SVD Line: 11922

//  <item> SFDITEM_FIELD__SPI1_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013008) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 11929

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 11936

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 11943

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_TIFRFE  -----------------------------------
// SVD Line: 11950

//  <item> SFDITEM_FIELD__SPI1_SR_TIFRFE
//    <name> TIFRFE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40013008) TI frame format error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.8..8> TIFRFE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FRLVL  -----------------------------------
// SVD Line: 11957

//  <item> SFDITEM_FIELD__SPI1_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40013008) FIFO reception level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FTLVL  -----------------------------------
// SVD Line: 11964

//  <item> SFDITEM_FIELD__SPI1_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40013008) FIFO transmission level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 11886

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) status register </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF), ((SPI1_SR = (SPI1_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TIFRFE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 11973

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 11982

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 11973

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) data register </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_CRCPR  -------------------------------
// SVD Line: 11990

unsigned int SPI1_CRCPR __AT (0x40013010);



// -----------------------------  Field Item: SPI1_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 11999

//  <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_CRCPR >> 0) & 0xFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_CRCPR  -----------------------------------
// SVD Line: 11990

//  <rtree> SFDITEM_REG__SPI1_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI1_CRCPR >> 0) & 0xFFFFFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_RXCRCR  -------------------------------
// SVD Line: 12007

unsigned int SPI1_RXCRCR __AT (0x40013014);



// ------------------------------  Field Item: SPI1_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 12016

//  <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013014) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_RXCRCR  ----------------------------------
// SVD Line: 12007

//  <rtree> SFDITEM_REG__SPI1_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013014) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_TXCRCR  -------------------------------
// SVD Line: 12024

unsigned int SPI1_TXCRCR __AT (0x40013018);



// ------------------------------  Field Item: SPI1_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 12033

//  <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013018) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_TXCRCR  ----------------------------------
// SVD Line: 12024

//  <rtree> SFDITEM_REG__SPI1_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013018) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_I2SCFGR  ------------------------------
// SVD Line: 12041

unsigned int SPI1_I2SCFGR __AT (0x4001301C);



// -----------------------------  Field Item: SPI1_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 12050

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001301C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 12057

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4001301C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 1) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 12064

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001301C) Inactive state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 12071

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4001301C) standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 4) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 12077

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001301C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 12083

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001301C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 8) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SCFGR_SE2  ----------------------------------
// SVD Line: 12089

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_SE2
//    <name> SE2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001301C) I2S enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.10..10> SE2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 12095

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001301C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_I2SCFGR  ----------------------------------
// SVD Line: 12041

//  <rtree> SFDITEM_REG__SPI1_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001301C) configuration register </i>
//    <loc> ( (unsigned int)((SPI1_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_SE2 </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_I2SPR  -------------------------------
// SVD Line: 12103

unsigned int SPI1_I2SPR __AT (0x40013020);



// ------------------------------  Field Item: SPI1_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 12112

//  <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SPR >> 0) & 0xFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI1_I2SPR_ODD  -----------------------------------
// SVD Line: 12118

//  <item> SFDITEM_FIELD__SPI1_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013020) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SPR_MCKOE  ----------------------------------
// SVD Line: 12125

//  <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013020) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_I2SPR  -----------------------------------
// SVD Line: 12103

//  <rtree> SFDITEM_REG__SPI1_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) prescaler register </i>
//    <loc> ( (unsigned int)((SPI1_I2SPR >> 0) & 0xFFFFFFFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 11684

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//    <item> SFDITEM_REG__SPI1_CRCPR </item>
//    <item> SFDITEM_REG__SPI1_RXCRCR </item>
//    <item> SFDITEM_REG__SPI1_TXCRCR </item>
//    <item> SFDITEM_REG__SPI1_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI1_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI2_CR1  --------------------------------
// SVD Line: 11701

unsigned int SPI2_CR1 __AT (0x40003800);



// ------------------------------  Field Item: SPI2_CR1_BIDIMODE  ---------------------------------
// SVD Line: 11710

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003800) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_BIDIOE  ----------------------------------
// SVD Line: 11717

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003800) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_CRCEN  -----------------------------------
// SVD Line: 11724

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003800) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_CRCNEXT  ----------------------------------
// SVD Line: 11731

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003800) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_DFF  ------------------------------------
// SVD Line: 11737

//  <item> SFDITEM_FIELD__SPI2_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003800) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_RXONLY  ----------------------------------
// SVD Line: 11743

//  <item> SFDITEM_FIELD__SPI2_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003800) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSM  ------------------------------------
// SVD Line: 11749

//  <item> SFDITEM_FIELD__SPI2_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003800) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSI  ------------------------------------
// SVD Line: 11755

//  <item> SFDITEM_FIELD__SPI2_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003800) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_LSBFIRST  ---------------------------------
// SVD Line: 11761

//  <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003800) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SPE  ------------------------------------
// SVD Line: 11767

//  <item> SFDITEM_FIELD__SPI2_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003800) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_CR1_BR  ------------------------------------
// SVD Line: 11773

//  <item> SFDITEM_FIELD__SPI2_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003800) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CR1 >> 3) & 0x7), ((SPI2_CR1 = (SPI2_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_MSTR  -----------------------------------
// SVD Line: 11779

//  <item> SFDITEM_FIELD__SPI2_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003800) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPOL  -----------------------------------
// SVD Line: 11785

//  <item> SFDITEM_FIELD__SPI2_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003800) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPHA  -----------------------------------
// SVD Line: 11791

//  <item> SFDITEM_FIELD__SPI2_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003800) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR1  ------------------------------------
// SVD Line: 11701

//  <rtree> SFDITEM_REG__SPI2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003800) control register 1 </i>
//    <loc> ( (unsigned int)((SPI2_CR1 >> 0) & 0xFFFFFFFF), ((SPI2_CR1 = (SPI2_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_CR2  --------------------------------
// SVD Line: 11799

unsigned int SPI2_CR2 __AT (0x40003804);



// ------------------------------  Field Item: SPI2_CR2_RXDMAEN  ----------------------------------
// SVD Line: 11808

//  <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003804) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_TXDMAEN  ----------------------------------
// SVD Line: 11814

//  <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003804) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_SSOE  -----------------------------------
// SVD Line: 11820

//  <item> SFDITEM_FIELD__SPI2_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003804) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_NSSP  -----------------------------------
// SVD Line: 11826

//  <item> SFDITEM_FIELD__SPI2_CR2_NSSP
//    <name> NSSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003804) NSS pulse management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.3..3> NSSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_FRF  ------------------------------------
// SVD Line: 11832

//  <item> SFDITEM_FIELD__SPI2_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003804) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_ERRIE  -----------------------------------
// SVD Line: 11838

//  <item> SFDITEM_FIELD__SPI2_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003804) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_RXNEIE  ----------------------------------
// SVD Line: 11844

//  <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003804) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_TXEIE  -----------------------------------
// SVD Line: 11851

//  <item> SFDITEM_FIELD__SPI2_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003804) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_CR2_DS  ------------------------------------
// SVD Line: 11858

//  <item> SFDITEM_FIELD__SPI2_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40003804) Data size </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CR2 >> 8) & 0xF), ((SPI2_CR2 = (SPI2_CR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_FRXTH  -----------------------------------
// SVD Line: 11864

//  <item> SFDITEM_FIELD__SPI2_CR2_FRXTH
//    <name> FRXTH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003804) FIFO reception threshold </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.12..12> FRXTH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_LDMA_RX  ----------------------------------
// SVD Line: 11870

//  <item> SFDITEM_FIELD__SPI2_CR2_LDMA_RX
//    <name> LDMA_RX </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003804) Last DMA transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.13..13> LDMA_RX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_LDMA_TX  ----------------------------------
// SVD Line: 11877

//  <item> SFDITEM_FIELD__SPI2_CR2_LDMA_TX
//    <name> LDMA_TX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003804) Last DMA transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.14..14> LDMA_TX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR2  ------------------------------------
// SVD Line: 11799

//  <rtree> SFDITEM_REG__SPI2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003804) control register 2 </i>
//    <loc> ( (unsigned int)((SPI2_CR2 >> 0) & 0xFFFFFFFF), ((SPI2_CR2 = (SPI2_CR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_NSSP </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_FRF </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_DS </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_FRXTH </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_LDMA_RX </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_LDMA_TX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_SR  ---------------------------------
// SVD Line: 11886

unsigned int SPI2_SR __AT (0x40003808);



// --------------------------------  Field Item: SPI2_SR_RXNE  ------------------------------------
// SVD Line: 11894

//  <item> SFDITEM_FIELD__SPI2_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003808) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_TXE  ------------------------------------
// SVD Line: 11901

//  <item> SFDITEM_FIELD__SPI2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003808) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CHSIDE  -----------------------------------
// SVD Line: 11908

//  <item> SFDITEM_FIELD__SPI2_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003808) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_UDR  ------------------------------------
// SVD Line: 11915

//  <item> SFDITEM_FIELD__SPI2_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003808) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CRCERR  -----------------------------------
// SVD Line: 11922

//  <item> SFDITEM_FIELD__SPI2_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003808) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_MODF  ------------------------------------
// SVD Line: 11929

//  <item> SFDITEM_FIELD__SPI2_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003808) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_OVR  ------------------------------------
// SVD Line: 11936

//  <item> SFDITEM_FIELD__SPI2_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003808) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_BSY  ------------------------------------
// SVD Line: 11943

//  <item> SFDITEM_FIELD__SPI2_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003808) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_TIFRFE  -----------------------------------
// SVD Line: 11950

//  <item> SFDITEM_FIELD__SPI2_SR_TIFRFE
//    <name> TIFRFE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003808) TI frame format error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.8..8> TIFRFE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_FRLVL  -----------------------------------
// SVD Line: 11957

//  <item> SFDITEM_FIELD__SPI2_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40003808) FIFO reception level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_FTLVL  -----------------------------------
// SVD Line: 11964

//  <item> SFDITEM_FIELD__SPI2_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40003808) FIFO transmission level </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_SR  ------------------------------------
// SVD Line: 11886

//  <rtree> SFDITEM_REG__SPI2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003808) status register </i>
//    <loc> ( (unsigned int)((SPI2_SR >> 0) & 0xFFFFFFFF), ((SPI2_SR = (SPI2_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI2_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI2_SR_TIFRFE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI2_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_DR  ---------------------------------
// SVD Line: 11973

unsigned int SPI2_DR __AT (0x4000380C);



// ---------------------------------  Field Item: SPI2_DR_DR  -------------------------------------
// SVD Line: 11982

//  <item> SFDITEM_FIELD__SPI2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000380C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_DR >> 0) & 0xFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_DR  ------------------------------------
// SVD Line: 11973

//  <rtree> SFDITEM_REG__SPI2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000380C) data register </i>
//    <loc> ( (unsigned int)((SPI2_DR >> 0) & 0xFFFFFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_CRCPR  -------------------------------
// SVD Line: 11990

unsigned int SPI2_CRCPR __AT (0x40003810);



// -----------------------------  Field Item: SPI2_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 11999

//  <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_CRCPR >> 0) & 0xFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_CRCPR  -----------------------------------
// SVD Line: 11990

//  <rtree> SFDITEM_REG__SPI2_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI2_CRCPR >> 0) & 0xFFFFFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_RXCRCR  -------------------------------
// SVD Line: 12007

unsigned int SPI2_RXCRCR __AT (0x40003814);



// ------------------------------  Field Item: SPI2_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 12016

//  <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003814) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_RXCRCR  ----------------------------------
// SVD Line: 12007

//  <rtree> SFDITEM_REG__SPI2_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003814) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_TXCRCR  -------------------------------
// SVD Line: 12024

unsigned int SPI2_TXCRCR __AT (0x40003818);



// ------------------------------  Field Item: SPI2_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 12033

//  <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003818) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_TXCRCR  ----------------------------------
// SVD Line: 12024

//  <rtree> SFDITEM_REG__SPI2_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003818) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_I2SCFGR  ------------------------------
// SVD Line: 12041

unsigned int SPI2_I2SCFGR __AT (0x4000381C);



// -----------------------------  Field Item: SPI2_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 12050

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000381C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 12057

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000381C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 1) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 12064

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000381C) Inactive state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 12071

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000381C) standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 4) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 12077

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000381C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 12083

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000381C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 8) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SCFGR_SE2  ----------------------------------
// SVD Line: 12089

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_SE2
//    <name> SE2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000381C) I2S enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.10..10> SE2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 12095

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000381C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_I2SCFGR  ----------------------------------
// SVD Line: 12041

//  <rtree> SFDITEM_REG__SPI2_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000381C) configuration register </i>
//    <loc> ( (unsigned int)((SPI2_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_SE2 </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_I2SPR  -------------------------------
// SVD Line: 12103

unsigned int SPI2_I2SPR __AT (0x40003820);



// ------------------------------  Field Item: SPI2_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 12112

//  <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003820) linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SPR >> 0) & 0xFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SPI2_I2SPR_ODD  -----------------------------------
// SVD Line: 12118

//  <item> SFDITEM_FIELD__SPI2_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003820) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SPR_MCKOE  ----------------------------------
// SVD Line: 12125

//  <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003820) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_I2SPR  -----------------------------------
// SVD Line: 12103

//  <rtree> SFDITEM_REG__SPI2_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003820) prescaler register </i>
//    <loc> ( (unsigned int)((SPI2_I2SPR >> 0) & 0xFFFFFFFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI2  -------------------------------------
// SVD Line: 12135

//  <view> SPI2
//    <name> SPI2 </name>
//    <item> SFDITEM_REG__SPI2_CR1 </item>
//    <item> SFDITEM_REG__SPI2_CR2 </item>
//    <item> SFDITEM_REG__SPI2_SR </item>
//    <item> SFDITEM_REG__SPI2_DR </item>
//    <item> SFDITEM_REG__SPI2_CRCPR </item>
//    <item> SFDITEM_REG__SPI2_RXCRCR </item>
//    <item> SFDITEM_REG__SPI2_TXCRCR </item>
//    <item> SFDITEM_REG__SPI2_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI2_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR1  --------------------------------
// SVD Line: 12165

unsigned int TIM1_CR1 __AT (0x40012C00);



// --------------------------------  Field Item: TIM1_CR1_CEN  ------------------------------------
// SVD Line: 12174

//  <item> SFDITEM_FIELD__TIM1_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_OPM  ------------------------------------
// SVD Line: 12180

//  <item> SFDITEM_FIELD__TIM1_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_UDIS  -----------------------------------
// SVD Line: 12186

//  <item> SFDITEM_FIELD__TIM1_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_URS  ------------------------------------
// SVD Line: 12192

//  <item> SFDITEM_FIELD__TIM1_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_DIR  ------------------------------------
// SVD Line: 12198

//  <item> SFDITEM_FIELD__TIM1_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CMS  ------------------------------------
// SVD Line: 12204

//  <item> SFDITEM_FIELD__TIM1_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 5) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_ARPE  -----------------------------------
// SVD Line: 12211

//  <item> SFDITEM_FIELD__TIM1_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CKD  ------------------------------------
// SVD Line: 12217

//  <item> SFDITEM_FIELD__TIM1_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 8) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM1_CR1_UIFREMAP  ---------------------------------
// SVD Line: 12223

//  <item> SFDITEM_FIELD__TIM1_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C00) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR1  ------------------------------------
// SVD Line: 12165

//  <rtree> SFDITEM_REG__TIM1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CR1 >> 0) & 0xFFFFFFFF), ((TIM1_CR1 = (TIM1_CR1 & ~(0xBFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UIFREMAP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CR2  --------------------------------
// SVD Line: 12231

unsigned int TIM1_CR2 __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_CR2_MMS2  -----------------------------------
// SVD Line: 12240

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS2
//    <name> MMS2 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40012C04) Master mode selection 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 20) & 0xF), ((TIM1_CR2 = (TIM1_CR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS6  -----------------------------------
// SVD Line: 12246

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS6
//    <name> OIS6 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C04) Output Idle state 6 (OC6  output) </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.18..18> OIS6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS5  -----------------------------------
// SVD Line: 12253

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS5
//    <name> OIS5 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C04) Output Idle state 5 (OC5  output) </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.16..16> OIS5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS4  -----------------------------------
// SVD Line: 12260

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) Output Idle state 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS3N  -----------------------------------
// SVD Line: 12266

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS3  -----------------------------------
// SVD Line: 12272

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS2N  -----------------------------------
// SVD Line: 12278

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS2  -----------------------------------
// SVD Line: 12284

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS1N  -----------------------------------
// SVD Line: 12290

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS1  -----------------------------------
// SVD Line: 12296

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_TI1S  -----------------------------------
// SVD Line: 12302

//  <item> SFDITEM_FIELD__TIM1_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_MMS  ------------------------------------
// SVD Line: 12308

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 4) & 0x7), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCDS  -----------------------------------
// SVD Line: 12314

//  <item> SFDITEM_FIELD__TIM1_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C04) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCUS  -----------------------------------
// SVD Line: 12321

//  <item> SFDITEM_FIELD__TIM1_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) Capture/compare control update  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCPC  -----------------------------------
// SVD Line: 12328

//  <item> SFDITEM_FIELD__TIM1_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) Capture/compare preloaded  control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR2  ------------------------------------
// SVD Line: 12231

//  <rtree> SFDITEM_REG__TIM1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CR2 >> 0) & 0xFFFFFFFF), ((TIM1_CR2 = (TIM1_CR2 & ~(0xF57FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF57FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS6 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS5 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCPC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCR  --------------------------------
// SVD Line: 12337

unsigned int TIM1_SMCR __AT (0x40012C08);



// --------------------------------  Field Item: TIM1_SMCR_SMS  -----------------------------------
// SVD Line: 12346

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 0) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_OCCS  -----------------------------------
// SVD Line: 12352

//  <item> SFDITEM_FIELD__TIM1_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C08) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_TS_4  -----------------------------------
// SVD Line: 12358

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS_4
//    <name> TS_4 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 4) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_MSM  -----------------------------------
// SVD Line: 12364

//  <item> SFDITEM_FIELD__TIM1_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETF  -----------------------------------
// SVD Line: 12370

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 8) & 0xF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_ETPS  -----------------------------------
// SVD Line: 12376

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 12) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ECE  -----------------------------------
// SVD Line: 12382

//  <item> SFDITEM_FIELD__TIM1_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETP  -----------------------------------
// SVD Line: 12388

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_SMS_3  ----------------------------------
// SVD Line: 12394

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS_3
//    <name> SMS_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C08) Slave mode selection - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.16..16> SMS_3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_TS  ------------------------------------
// SVD Line: 12401

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 20) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SMCR  -----------------------------------
// SVD Line: 12337

//  <rtree> SFDITEM_REG__TIM1_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM1_SMCR >> 0) & 0xFFFFFFFF), ((TIM1_SMCR = (TIM1_SMCR & ~(0x31FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS_4 </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS_3 </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIER  --------------------------------
// SVD Line: 12409

unsigned int TIM1_DIER __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_DIER_UIE  -----------------------------------
// SVD Line: 12418

//  <item> SFDITEM_FIELD__TIM1_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1IE  ----------------------------------
// SVD Line: 12424

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2IE  ----------------------------------
// SVD Line: 12431

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3IE  ----------------------------------
// SVD Line: 12438

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4IE  ----------------------------------
// SVD Line: 12445

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMIE  ----------------------------------
// SVD Line: 12452

//  <item> SFDITEM_FIELD__TIM1_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TIE  -----------------------------------
// SVD Line: 12458

//  <item> SFDITEM_FIELD__TIM1_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_BIE  -----------------------------------
// SVD Line: 12464

//  <item> SFDITEM_FIELD__TIM1_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_UDE  -----------------------------------
// SVD Line: 12470

//  <item> SFDITEM_FIELD__TIM1_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1DE  ----------------------------------
// SVD Line: 12476

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2DE  ----------------------------------
// SVD Line: 12483

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C0C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3DE  ----------------------------------
// SVD Line: 12490

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C0C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4DE  ----------------------------------
// SVD Line: 12497

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMDE  ----------------------------------
// SVD Line: 12504

//  <item> SFDITEM_FIELD__TIM1_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TDE  -----------------------------------
// SVD Line: 12510

//  <item> SFDITEM_FIELD__TIM1_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C0C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIER  -----------------------------------
// SVD Line: 12409

//  <rtree> SFDITEM_REG__TIM1_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM1_DIER >> 0) & 0xFFFFFFFF), ((TIM1_DIER = (TIM1_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TDE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR  ---------------------------------
// SVD Line: 12518

unsigned int TIM1_SR __AT (0x40012C10);



// ---------------------------------  Field Item: TIM1_SR_UIF  ------------------------------------
// SVD Line: 12527

//  <item> SFDITEM_FIELD__TIM1_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1IF  -----------------------------------
// SVD Line: 12533

//  <item> SFDITEM_FIELD__TIM1_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2IF  -----------------------------------
// SVD Line: 12540

//  <item> SFDITEM_FIELD__TIM1_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3IF  -----------------------------------
// SVD Line: 12547

//  <item> SFDITEM_FIELD__TIM1_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4IF  -----------------------------------
// SVD Line: 12554

//  <item> SFDITEM_FIELD__TIM1_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_COMIF  -----------------------------------
// SVD Line: 12561

//  <item> SFDITEM_FIELD__TIM1_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_TIF  ------------------------------------
// SVD Line: 12567

//  <item> SFDITEM_FIELD__TIM1_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_BIF  ------------------------------------
// SVD Line: 12573

//  <item> SFDITEM_FIELD__TIM1_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_B2IF  ------------------------------------
// SVD Line: 12579

//  <item> SFDITEM_FIELD__TIM1_SR_B2IF
//    <name> B2IF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C10) Break 2 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.8..8> B2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1OF  -----------------------------------
// SVD Line: 12585

//  <item> SFDITEM_FIELD__TIM1_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2OF  -----------------------------------
// SVD Line: 12592

//  <item> SFDITEM_FIELD__TIM1_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3OF  -----------------------------------
// SVD Line: 12599

//  <item> SFDITEM_FIELD__TIM1_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4OF  -----------------------------------
// SVD Line: 12606

//  <item> SFDITEM_FIELD__TIM1_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_SBIF  ------------------------------------
// SVD Line: 12613

//  <item> SFDITEM_FIELD__TIM1_SR_SBIF
//    <name> SBIF </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C10) System Break interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.13..13> SBIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC5IF  -----------------------------------
// SVD Line: 12620

//  <item> SFDITEM_FIELD__TIM1_SR_CC5IF
//    <name> CC5IF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C10) Compare 5 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.16..16> CC5IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC6IF  -----------------------------------
// SVD Line: 12626

//  <item> SFDITEM_FIELD__TIM1_SR_CC6IF
//    <name> CC6IF </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C10) Compare 6 interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.17..17> CC6IF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_SR  ------------------------------------
// SVD Line: 12518

//  <rtree> SFDITEM_REG__TIM1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) status register </i>
//    <loc> ( (unsigned int)((TIM1_SR >> 0) & 0xFFFFFFFF), ((TIM1_SR = (TIM1_SR & ~(0x33FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_B2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_SBIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC5IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC6IF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_EGR  --------------------------------
// SVD Line: 12634

unsigned int TIM1_EGR __AT (0x40012C14);



// ---------------------------------  Field Item: TIM1_EGR_UG  ------------------------------------
// SVD Line: 12643

//  <item> SFDITEM_FIELD__TIM1_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC1G  -----------------------------------
// SVD Line: 12649

//  <item> SFDITEM_FIELD__TIM1_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C14) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC2G  -----------------------------------
// SVD Line: 12656

//  <item> SFDITEM_FIELD__TIM1_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012C14) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC3G  -----------------------------------
// SVD Line: 12663

//  <item> SFDITEM_FIELD__TIM1_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012C14) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC4G  -----------------------------------
// SVD Line: 12670

//  <item> SFDITEM_FIELD__TIM1_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012C14) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_COMG  -----------------------------------
// SVD Line: 12677

//  <item> SFDITEM_FIELD__TIM1_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012C14) Capture/Compare control update  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_TG  ------------------------------------
// SVD Line: 12684

//  <item> SFDITEM_FIELD__TIM1_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012C14) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_BG  ------------------------------------
// SVD Line: 12690

//  <item> SFDITEM_FIELD__TIM1_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012C14) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_B2G  ------------------------------------
// SVD Line: 12696

//  <item> SFDITEM_FIELD__TIM1_EGR_B2G
//    <name> B2G </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40012C14) Break 2 generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.8..8> B2G
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_EGR  ------------------------------------
// SVD Line: 12634

//  <rtree> SFDITEM_REG__TIM1_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM1_EGR >> 0) & 0xFFFFFFFF), ((TIM1_EGR = (TIM1_EGR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_B2G </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR1_Output  ----------------------------
// SVD Line: 12704

unsigned int TIM1_CCMR1_Output __AT (0x40012C18);



// ---------------------------  Field Item: TIM1_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 12714

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 0) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 12721

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 12728

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 12735

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 4) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 12741

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) Output Compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 12748

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 8) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 12755

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) Output Compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 12762

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) Output Compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 12769

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 12) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 12775

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) Output Compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_Output_OC1M_3  ------------------------------
// SVD Line: 12782

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C18) Output Compare 1 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR1_Output_OC2M_3  ------------------------------
// SVD Line: 12789

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M_3
//    <name> OC2M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C18) Output Compare 2 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.24..24> OC2M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Output  -------------------------------
// SVD Line: 12704

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M_3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR1_Input  ----------------------------
// SVD Line: 12798

unsigned int TIM1_CCMR1_Input __AT (0x40012C18);



// ----------------------------  Field Item: TIM1_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 12809

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 0) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_OC1FE  -------------------------------
// SVD Line: 12816

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Input ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_OC1PE  -------------------------------
// SVD Line: 12823

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Input ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_OC1M  -------------------------------
// SVD Line: 12830

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 4) & 0x7), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_OC1CE  -------------------------------
// SVD Line: 12836

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) Output Compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Input ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 12843

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 8) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_OC2FE  -------------------------------
// SVD Line: 12850

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) Output Compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Input ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_OC2PE  -------------------------------
// SVD Line: 12857

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) Output Compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Input ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_OC2M  -------------------------------
// SVD Line: 12864

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 12) & 0x7), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_OC2CE  -------------------------------
// SVD Line: 12870

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) Output Compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Input ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Input  --------------------------------
// SVD Line: 12798

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_OC2CE </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR2_Output  ----------------------------
// SVD Line: 12879

unsigned int TIM1_CCMR2_Output __AT (0x40012C1C);



// ---------------------------  Field Item: TIM1_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 12889

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 0) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 12896

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 12903

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 12910

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 4) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 12916

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 12923

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 8) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 12930

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 12937

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 12944

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 12) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 12950

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_Output_OC3M_3  ------------------------------
// SVD Line: 12957

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M_3
//    <name> OC3M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C1C) Output Compare 3 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.16..16> OC3M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM1_CCMR2_Output_OC4M_3  ------------------------------
// SVD Line: 12964

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M_3
//    <name> OC4M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C1C) Output Compare 4 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.24..24> OC4M_3
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Output  -------------------------------
// SVD Line: 12879

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M_3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M_3 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR2_Input  ----------------------------
// SVD Line: 12973

unsigned int TIM1_CCMR2_Input __AT (0x40012C1C);



// ----------------------------  Field Item: TIM1_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 12984

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 0) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_OC3FE  -------------------------------
// SVD Line: 12991

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Input ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_OC3PE  -------------------------------
// SVD Line: 12998

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Input ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_OC3M  -------------------------------
// SVD Line: 13005

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 4) & 0x7), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_OC3CE  -------------------------------
// SVD Line: 13011

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Input ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 13018

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 8) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_OC4FE  -------------------------------
// SVD Line: 13025

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Input ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_OC4PE  -------------------------------
// SVD Line: 13032

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Input ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_OC4M  -------------------------------
// SVD Line: 13039

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 12) & 0x7), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_OC4CE  -------------------------------
// SVD Line: 13045

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Input ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Input  --------------------------------
// SVD Line: 12973

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_OC4CE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCER  --------------------------------
// SVD Line: 13054

unsigned int TIM1_CCER __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_CCER_CC1E  -----------------------------------
// SVD Line: 13064

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1P  -----------------------------------
// SVD Line: 13071

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NE  ----------------------------------
// SVD Line: 13078

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) Capture/Compare 1 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NP  ----------------------------------
// SVD Line: 13085

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2E  -----------------------------------
// SVD Line: 13092

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2P  -----------------------------------
// SVD Line: 13099

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NE  ----------------------------------
// SVD Line: 13106

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) Capture/Compare 2 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NP  ----------------------------------
// SVD Line: 13113

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3E  -----------------------------------
// SVD Line: 13120

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3P  -----------------------------------
// SVD Line: 13127

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NE  ----------------------------------
// SVD Line: 13134

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) Capture/Compare 3 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NP  ----------------------------------
// SVD Line: 13141

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4E  -----------------------------------
// SVD Line: 13148

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4P  -----------------------------------
// SVD Line: 13155

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4NP  ----------------------------------
// SVD Line: 13162

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C20) Capture/Compare 4 complementary output  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC5E  -----------------------------------
// SVD Line: 13169

//  <item> SFDITEM_FIELD__TIM1_CCER_CC5E
//    <name> CC5E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C20) Capture/Compare 5 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.16..16> CC5E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC5P  -----------------------------------
// SVD Line: 13176

//  <item> SFDITEM_FIELD__TIM1_CCER_CC5P
//    <name> CC5P </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C20) Capture/Compare 5 output  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.17..17> CC5P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC6E  -----------------------------------
// SVD Line: 13183

//  <item> SFDITEM_FIELD__TIM1_CCER_CC6E
//    <name> CC6E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C20) Capture/Compare 6 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.20..20> CC6E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC6P  -----------------------------------
// SVD Line: 13190

//  <item> SFDITEM_FIELD__TIM1_CCER_CC6P
//    <name> CC6P </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C20) Capture/Compare 6 output  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.21..21> CC6P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCER  -----------------------------------
// SVD Line: 13054

//  <rtree> SFDITEM_REG__TIM1_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM1_CCER >> 0) & 0xFFFFFFFF), ((TIM1_CCER = (TIM1_CCER & ~(0x33BFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33BFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC5E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC5P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC6E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC6P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 13199

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 13207

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CNT_UIFCPY  ----------------------------------
// SVD Line: 13214

//  <item> SFDITEM_FIELD__TIM1_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40012C24) UIF copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 13199

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) counter </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM1_CNT_UIFCPY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PSC  --------------------------------
// SVD Line: 13223

unsigned int TIM1_PSC __AT (0x40012C28);



// --------------------------------  Field Item: TIM1_PSC_PSC  ------------------------------------
// SVD Line: 13232

//  <item> SFDITEM_FIELD__TIM1_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSC >> 0) & 0xFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSC  ------------------------------------
// SVD Line: 13223

//  <rtree> SFDITEM_REG__TIM1_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM1_PSC >> 0) & 0xFFFFFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 13240

unsigned int TIM1_ARR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 13249

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 13240

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_RCR  --------------------------------
// SVD Line: 13257

unsigned int TIM1_RCR __AT (0x40012C30);



// --------------------------------  Field Item: TIM1_RCR_REP  ------------------------------------
// SVD Line: 13266

//  <item> SFDITEM_FIELD__TIM1_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C30) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_RCR >> 0) & 0xFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_RCR  ------------------------------------
// SVD Line: 13257

//  <rtree> SFDITEM_REG__TIM1_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM1_RCR >> 0) & 0xFFFFFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR1  --------------------------------
// SVD Line: 13274

unsigned int TIM1_CCR1 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_CCR1_CCR1  -----------------------------------
// SVD Line: 13283

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 0) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR1  -----------------------------------
// SVD Line: 13274

//  <rtree> SFDITEM_REG__TIM1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CCR1 >> 0) & 0xFFFFFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR2  --------------------------------
// SVD Line: 13291

unsigned int TIM1_CCR2 __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_CCR2_CCR2  -----------------------------------
// SVD Line: 13300

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 0) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR2  -----------------------------------
// SVD Line: 13291

//  <rtree> SFDITEM_REG__TIM1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CCR2 >> 0) & 0xFFFFFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR3  --------------------------------
// SVD Line: 13308

unsigned int TIM1_CCR3 __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_CCR3_CCR3  -----------------------------------
// SVD Line: 13317

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 0) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR3  -----------------------------------
// SVD Line: 13308

//  <rtree> SFDITEM_REG__TIM1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM1_CCR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR4  --------------------------------
// SVD Line: 13325

unsigned int TIM1_CCR4 __AT (0x40012C40);



// -------------------------------  Field Item: TIM1_CCR4_CCR4  -----------------------------------
// SVD Line: 13334

//  <item> SFDITEM_FIELD__TIM1_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR4 >> 0) & 0xFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR4  -----------------------------------
// SVD Line: 13325

//  <rtree> SFDITEM_REG__TIM1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR4 >> 0) & 0xFFFFFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR4_CCR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BDTR  --------------------------------
// SVD Line: 13342

unsigned int TIM1_BDTR __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_BDTR_DTG  -----------------------------------
// SVD Line: 13351

//  <item> SFDITEM_FIELD__TIM1_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 0) & 0xFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_LOCK  -----------------------------------
// SVD Line: 13357

//  <item> SFDITEM_FIELD__TIM1_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 8) & 0x3), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSI  -----------------------------------
// SVD Line: 13363

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) Off-state selection for Idle  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSR  -----------------------------------
// SVD Line: 13370

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) Off-state selection for Run  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKE  -----------------------------------
// SVD Line: 13377

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKP  -----------------------------------
// SVD Line: 13383

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_AOE  -----------------------------------
// SVD Line: 13389

//  <item> SFDITEM_FIELD__TIM1_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_MOE  -----------------------------------
// SVD Line: 13395

//  <item> SFDITEM_FIELD__TIM1_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKF  -----------------------------------
// SVD Line: 13401

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKF
//    <name> BKF </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012C44) Break filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 16) & 0xF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BK2F  -----------------------------------
// SVD Line: 13407

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2F
//    <name> BK2F </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40012C44) Break 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 20) & 0xF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BK2E  -----------------------------------
// SVD Line: 13413

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2E
//    <name> BK2E </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C44) Break 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.24..24> BK2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BK2P  -----------------------------------
// SVD Line: 13419

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2P
//    <name> BK2P </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40012C44) Break 2 polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.25..25> BK2P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_BDTR_BKDSRM  ----------------------------------
// SVD Line: 13425

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKDSRM
//    <name> BKDSRM </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40012C44) Break Disarm </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.26..26> BKDSRM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_BDTR_BK2DSRM  ---------------------------------
// SVD Line: 13431

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2DSRM
//    <name> BK2DSRM </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40012C44) Break2 Disarm </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.27..27> BK2DSRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BKBID  ----------------------------------
// SVD Line: 13437

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKBID
//    <name> BKBID </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40012C44) Break Bidirectional </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.28..28> BKBID
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_BK2ID  ----------------------------------
// SVD Line: 13443

//  <item> SFDITEM_FIELD__TIM1_BDTR_BK2ID
//    <name> BK2ID </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012C44) Break2 bidirectional </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.29..29> BK2ID
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_BDTR  -----------------------------------
// SVD Line: 13342

//  <rtree> SFDITEM_REG__TIM1_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM1_BDTR >> 0) & 0xFFFFFFFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKF </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2F </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2E </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2P </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKDSRM </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2DSRM </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKBID </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BK2ID </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_DCR  --------------------------------
// SVD Line: 13451

unsigned int TIM1_DCR __AT (0x40012C48);



// --------------------------------  Field Item: TIM1_DCR_DBL  ------------------------------------
// SVD Line: 13460

//  <item> SFDITEM_FIELD__TIM1_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40012C48) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 8) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DCR_DBA  ------------------------------------
// SVD Line: 13466

//  <item> SFDITEM_FIELD__TIM1_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012C48) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 0) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DCR  ------------------------------------
// SVD Line: 13451

//  <rtree> SFDITEM_REG__TIM1_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C48) DMA control register </i>
//    <loc> ( (unsigned int)((TIM1_DCR >> 0) & 0xFFFFFFFF), ((TIM1_DCR = (TIM1_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DMAR  --------------------------------
// SVD Line: 13474

unsigned int TIM1_DMAR __AT (0x40012C4C);



// -------------------------------  Field Item: TIM1_DMAR_DMAB  -----------------------------------
// SVD Line: 13483

//  <item> SFDITEM_FIELD__TIM1_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C4C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_DMAR >> 0) & 0xFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DMAR  -----------------------------------
// SVD Line: 13474

//  <rtree> SFDITEM_REG__TIM1_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C4C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM1_DMAR >> 0) & 0xFFFFFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DMAR_DMAB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_OR1  --------------------------------
// SVD Line: 13492

unsigned int TIM1_OR1 __AT (0x40012C50);



// -----------------------------  Field Item: TIM1_OR1_OCREF_CLR  ---------------------------------
// SVD Line: 13501

//  <item> SFDITEM_FIELD__TIM1_OR1_OCREF_CLR
//    <name> OCREF_CLR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C50) Ocref_clr source selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_OR1 ) </loc>
//      <o.0..0> OCREF_CLR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_OR1  ------------------------------------
// SVD Line: 13492

//  <rtree> SFDITEM_REG__TIM1_OR1
//    <name> OR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C50) option register 1 </i>
//    <loc> ( (unsigned int)((TIM1_OR1 >> 0) & 0xFFFFFFFF), ((TIM1_OR1 = (TIM1_OR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_OR1_OCREF_CLR </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR3_Output  ----------------------------
// SVD Line: 13509

unsigned int TIM1_CCMR3_Output __AT (0x40012C54);



// -------------------------  Field Item: TIM1_CCMR3_Output_OC6M_bit3  ----------------------------
// SVD Line: 13519

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M_bit3
//    <name> OC6M_bit3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012C54) Output Compare 6 mode bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.24..24> OC6M_bit3
//    </check>
//  </item>
//  


// -------------------------  Field Item: TIM1_CCMR3_Output_OC5M_bit3  ----------------------------
// SVD Line: 13526

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M_bit3
//    <name> OC5M_bit3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C54) Output Compare 5 mode bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.16..16> OC5M_bit3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6CE  ------------------------------
// SVD Line: 13533

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6CE
//    <name> OC6CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C54) Output compare 6 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.15..15> OC6CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6M  -------------------------------
// SVD Line: 13540

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M
//    <name> OC6M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C54) Output compare 6 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR3_Output >> 12) & 0x7), ((TIM1_CCMR3_Output = (TIM1_CCMR3_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6PE  ------------------------------
// SVD Line: 13546

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6PE
//    <name> OC6PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C54) Output compare 6 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.11..11> OC6PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC6FE  ------------------------------
// SVD Line: 13553

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6FE
//    <name> OC6FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C54) Output compare 6 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.10..10> OC6FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5CE  ------------------------------
// SVD Line: 13560

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5CE
//    <name> OC5CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C54) Output compare 5 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.7..7> OC5CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5M  -------------------------------
// SVD Line: 13567

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M
//    <name> OC5M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C54) Output compare 5 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR3_Output >> 4) & 0x7), ((TIM1_CCMR3_Output = (TIM1_CCMR3_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5PE  ------------------------------
// SVD Line: 13573

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5PE
//    <name> OC5PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C54) Output compare 5 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.3..3> OC5PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR3_Output_OC5FE  ------------------------------
// SVD Line: 13580

//  <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5FE
//    <name> OC5FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C54) Output compare 5 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR3_Output ) </loc>
//      <o.2..2> OC5FE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR3_Output  -------------------------------
// SVD Line: 13509

//  <rtree> SFDITEM_REG__TIM1_CCMR3_Output
//    <name> CCMR3_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C54) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR3_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR3_Output = (TIM1_CCMR3_Output & ~(0x101FCFCUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FCFC) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M_bit3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M_bit3 </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC6FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR3_Output_OC5FE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR5  --------------------------------
// SVD Line: 13589

unsigned int TIM1_CCR5 __AT (0x40012C58);



// -------------------------------  Field Item: TIM1_CCR5_CCR5  -----------------------------------
// SVD Line: 13598

//  <item> SFDITEM_FIELD__TIM1_CCR5_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C58) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR5 >> 0) & 0xFFFF), ((TIM1_CCR5 = (TIM1_CCR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCR5_GC5C1  ----------------------------------
// SVD Line: 13604

//  <item> SFDITEM_FIELD__TIM1_CCR5_GC5C1
//    <name> GC5C1 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012C58) Group Channel 5 and Channel  1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCR5 ) </loc>
//      <o.29..29> GC5C1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCR5_GC5C2  ----------------------------------
// SVD Line: 13611

//  <item> SFDITEM_FIELD__TIM1_CCR5_GC5C2
//    <name> GC5C2 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40012C58) Group Channel 5 and Channel  2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCR5 ) </loc>
//      <o.30..30> GC5C2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCR5_GC5C3  ----------------------------------
// SVD Line: 13618

//  <item> SFDITEM_FIELD__TIM1_CCR5_GC5C3
//    <name> GC5C3 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012C58) Group Channel 5 and Channel  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCR5 ) </loc>
//      <o.31..31> GC5C3
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR5  -----------------------------------
// SVD Line: 13589

//  <rtree> SFDITEM_REG__TIM1_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C58) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR5 >> 0) & 0xFFFFFFFF), ((TIM1_CCR5 = (TIM1_CCR5 & ~(0xE000FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE000FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR5_CCR5 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR5_GC5C1 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR5_GC5C2 </item>
//    <item> SFDITEM_FIELD__TIM1_CCR5_GC5C3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR6  --------------------------------
// SVD Line: 13627

unsigned int TIM1_CCR6 __AT (0x40012C5C);



// -------------------------------  Field Item: TIM1_CCR6_CCR6  -----------------------------------
// SVD Line: 13636

//  <item> SFDITEM_FIELD__TIM1_CCR6_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C5C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR6 >> 0) & 0xFFFF), ((TIM1_CCR6 = (TIM1_CCR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR6  -----------------------------------
// SVD Line: 13627

//  <rtree> SFDITEM_REG__TIM1_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C5C) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR6 >> 0) & 0xFFFFFFFF), ((TIM1_CCR6 = (TIM1_CCR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR6_CCR6 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_AF1  --------------------------------
// SVD Line: 13644

unsigned int TIM1_AF1 __AT (0x40012C60);



// -------------------------------  Field Item: TIM1_AF1_BKINE  -----------------------------------
// SVD Line: 13653

//  <item> SFDITEM_FIELD__TIM1_AF1_BKINE
//    <name> BKINE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C60) BRK BKIN input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.0..0> BKINE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP1E  ----------------------------------
// SVD Line: 13659

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1E
//    <name> BKCMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C60) BRK COMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.1..1> BKCMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP2E  ----------------------------------
// SVD Line: 13665

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2E
//    <name> BKCMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C60) BRK COMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.2..2> BKCMP2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_AF1_BKINP  -----------------------------------
// SVD Line: 13671

//  <item> SFDITEM_FIELD__TIM1_AF1_BKINP
//    <name> BKINP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C60) BRK BKIN input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.9..9> BKINP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP1P  ----------------------------------
// SVD Line: 13677

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1P
//    <name> BKCMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C60) BRK COMP1 input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.10..10> BKCMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF1_BKCMP2P  ----------------------------------
// SVD Line: 13683

//  <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2P
//    <name> BKCMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C60) BRK COMP2 input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF1 ) </loc>
//      <o.11..11> BKCMP2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_AF1_ETRSEL  ----------------------------------
// SVD Line: 13689

//  <item> SFDITEM_FIELD__TIM1_AF1_ETRSEL
//    <name> ETRSEL </name>
//    <rw> 
//    <i> [Bits 16..14] RW (@ 0x40012C60) ETR source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_AF1 >> 14) & 0x7), ((TIM1_AF1 = (TIM1_AF1 & ~(0x7UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_AF1  ------------------------------------
// SVD Line: 13644

//  <rtree> SFDITEM_REG__TIM1_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C60) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM1_AF1 >> 0) & 0xFFFFFFFF), ((TIM1_AF1 = (TIM1_AF1 & ~(0x1CE07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1CE07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKINE </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1E </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2E </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKINP </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP1P </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_BKCMP2P </item>
//    <item> SFDITEM_FIELD__TIM1_AF1_ETRSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_AF2  --------------------------------
// SVD Line: 13697

unsigned int TIM1_AF2 __AT (0x40012C64);



// -------------------------------  Field Item: TIM1_AF2_BK2INE  ----------------------------------
// SVD Line: 13706

//  <item> SFDITEM_FIELD__TIM1_AF2_BK2INE
//    <name> BK2INE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C64) BRK2 BKIN input enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF2 ) </loc>
//      <o.0..0> BK2INE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF2_BK2CMP1E  ---------------------------------
// SVD Line: 13712

//  <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP1E
//    <name> BK2CMP1E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C64) BRK2 COMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF2 ) </loc>
//      <o.1..1> BK2CMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF2_BK2CMP2E  ---------------------------------
// SVD Line: 13718

//  <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP2E
//    <name> BK2CMP2E </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C64) BRK2 COMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF2 ) </loc>
//      <o.2..2> BK2CMP2E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TIM1_AF2_BK2DFBK0E  ---------------------------------
// SVD Line: 13724

//  <item> SFDITEM_FIELD__TIM1_AF2_BK2DFBK0E
//    <name> BK2DFBK0E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C64) BRK2 DFSDM_BREAK0 enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF2 ) </loc>
//      <o.8..8> BK2DFBK0E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_AF2_BK2INP  ----------------------------------
// SVD Line: 13730

//  <item> SFDITEM_FIELD__TIM1_AF2_BK2INP
//    <name> BK2INP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C64) BRK2 BKIN input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF2 ) </loc>
//      <o.9..9> BK2INP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF2_BK2CMP1P  ---------------------------------
// SVD Line: 13736

//  <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP1P
//    <name> BK2CMP1P </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C64) BRK2 COMP1 input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF2 ) </loc>
//      <o.10..10> BK2CMP1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM1_AF2_BK2CMP2P  ---------------------------------
// SVD Line: 13742

//  <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP2P
//    <name> BK2CMP2P </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C64) BRK2 COMP2 input polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_AF2 ) </loc>
//      <o.11..11> BK2CMP2P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_AF2  ------------------------------------
// SVD Line: 13697

//  <rtree> SFDITEM_REG__TIM1_AF2
//    <name> AF2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C64) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM1_AF2 >> 0) & 0xFFFFFFFF), ((TIM1_AF2 = (TIM1_AF2 & ~(0xF07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_AF2_BK2INE </item>
//    <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP1E </item>
//    <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP2E </item>
//    <item> SFDITEM_FIELD__TIM1_AF2_BK2DFBK0E </item>
//    <item> SFDITEM_FIELD__TIM1_AF2_BK2INP </item>
//    <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP1P </item>
//    <item> SFDITEM_FIELD__TIM1_AF2_BK2CMP2P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_TISEL  -------------------------------
// SVD Line: 13750

unsigned int TIM1_TISEL __AT (0x40012C68);



// ----------------------------  Field Item: TIM1_TISEL_TI1SEL3_0  --------------------------------
// SVD Line: 13760

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI1SEL3_0
//    <name> TI1SEL3_0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012C68) selects TI1[0] to TI1[15]  input </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 0) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_TISEL_TI2SEL3_0  --------------------------------
// SVD Line: 13767

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI2SEL3_0
//    <name> TI2SEL3_0 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C68) selects TI2[0] to TI2[15]  input </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 8) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_TISEL_TI3SEL3_0  --------------------------------
// SVD Line: 13774

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI3SEL3_0
//    <name> TI3SEL3_0 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012C68) selects TI3[0] to TI3[15]  input </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 16) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_TISEL_TI4SEL3_0  --------------------------------
// SVD Line: 13781

//  <item> SFDITEM_FIELD__TIM1_TISEL_TI4SEL3_0
//    <name> TI4SEL3_0 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40012C68) selects TI4[0] to TI4[15]  input </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_TISEL >> 24) & 0xF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM1_TISEL  -----------------------------------
// SVD Line: 13750

//  <rtree> SFDITEM_REG__TIM1_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C68) TIM1 timer input selection  register </i>
//    <loc> ( (unsigned int)((TIM1_TISEL >> 0) & 0xFFFFFFFF), ((TIM1_TISEL = (TIM1_TISEL & ~(0xF0F0F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F0F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI1SEL3_0 </item>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI2SEL3_0 </item>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI3SEL3_0 </item>
//    <item> SFDITEM_FIELD__TIM1_TISEL_TI4SEL3_0 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 12144

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR1 </item>
//    <item> SFDITEM_REG__TIM1_CR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCR </item>
//    <item> SFDITEM_REG__TIM1_DIER </item>
//    <item> SFDITEM_REG__TIM1_SR </item>
//    <item> SFDITEM_REG__TIM1_EGR </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM1_CCER </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PSC </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_RCR </item>
//    <item> SFDITEM_REG__TIM1_CCR1 </item>
//    <item> SFDITEM_REG__TIM1_CCR2 </item>
//    <item> SFDITEM_REG__TIM1_CCR3 </item>
//    <item> SFDITEM_REG__TIM1_CCR4 </item>
//    <item> SFDITEM_REG__TIM1_BDTR </item>
//    <item> SFDITEM_REG__TIM1_DCR </item>
//    <item> SFDITEM_REG__TIM1_DMAR </item>
//    <item> SFDITEM_REG__TIM1_OR1 </item>
//    <item> SFDITEM_REG__TIM1_CCMR3_Output </item>
//    <item> SFDITEM_REG__TIM1_CCR5 </item>
//    <item> SFDITEM_REG__TIM1_CCR6 </item>
//    <item> SFDITEM_REG__TIM1_AF1 </item>
//    <item> SFDITEM_REG__TIM1_AF2 </item>
//    <item> SFDITEM_REG__TIM1_TISEL </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC_ISR  ---------------------------------
// SVD Line: 13809

unsigned int ADC_ISR __AT (0x40012400);



// --------------------------------  Field Item: ADC_ISR_CCRDY  -----------------------------------
// SVD Line: 13819

//  <item> SFDITEM_FIELD__ADC_ISR_CCRDY
//    <name> CCRDY </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012400) Channel Configuration Ready  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.13..13> CCRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_EOCAL  -----------------------------------
// SVD Line: 13826

//  <item> SFDITEM_FIELD__ADC_ISR_EOCAL
//    <name> EOCAL </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012400) End Of Calibration flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.11..11> EOCAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_AWD3  ------------------------------------
// SVD Line: 13832

//  <item> SFDITEM_FIELD__ADC_ISR_AWD3
//    <name> AWD3 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012400) ADC analog watchdog 3 flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.9..9> AWD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_AWD2  ------------------------------------
// SVD Line: 13838

//  <item> SFDITEM_FIELD__ADC_ISR_AWD2
//    <name> AWD2 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012400) ADC analog watchdog 2 flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.8..8> AWD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_AWD1  ------------------------------------
// SVD Line: 13844

//  <item> SFDITEM_FIELD__ADC_ISR_AWD1
//    <name> AWD1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012400) ADC analog watchdog 1 flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.7..7> AWD1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_OVR  ------------------------------------
// SVD Line: 13850

//  <item> SFDITEM_FIELD__ADC_ISR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) ADC group regular overrun  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.4..4> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_EOS  ------------------------------------
// SVD Line: 13857

//  <item> SFDITEM_FIELD__ADC_ISR_EOS
//    <name> EOS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) ADC group regular end of sequence  conversions flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.3..3> EOS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_EOC  ------------------------------------
// SVD Line: 13864

//  <item> SFDITEM_FIELD__ADC_ISR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) ADC group regular end of unitary  conversion flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.2..2> EOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_EOSMP  -----------------------------------
// SVD Line: 13871

//  <item> SFDITEM_FIELD__ADC_ISR_EOSMP
//    <name> EOSMP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) ADC group regular end of sampling  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.1..1> EOSMP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_ADRDY  -----------------------------------
// SVD Line: 13878

//  <item> SFDITEM_FIELD__ADC_ISR_ADRDY
//    <name> ADRDY </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) ADC ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.0..0> ADRDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_ISR  ------------------------------------
// SVD Line: 13809

//  <rtree> SFDITEM_REG__ADC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) ADC interrupt and status  register </i>
//    <loc> ( (unsigned int)((ADC_ISR >> 0) & 0xFFFFFFFF), ((ADC_ISR = (ADC_ISR & ~(0x2B9FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2B9F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_ISR_CCRDY </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOCAL </item>
//    <item> SFDITEM_FIELD__ADC_ISR_AWD3 </item>
//    <item> SFDITEM_FIELD__ADC_ISR_AWD2 </item>
//    <item> SFDITEM_FIELD__ADC_ISR_AWD1 </item>
//    <item> SFDITEM_FIELD__ADC_ISR_OVR </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOS </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOC </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSMP </item>
//    <item> SFDITEM_FIELD__ADC_ISR_ADRDY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_IER  ---------------------------------
// SVD Line: 13886

unsigned int ADC_IER __AT (0x40012404);



// -------------------------------  Field Item: ADC_IER_CCRDYIE  ----------------------------------
// SVD Line: 13895

//  <item> SFDITEM_FIELD__ADC_IER_CCRDYIE
//    <name> CCRDYIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012404) Channel Configuration Ready Interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.13..13> CCRDYIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_EOCALIE  ----------------------------------
// SVD Line: 13902

//  <item> SFDITEM_FIELD__ADC_IER_EOCALIE
//    <name> EOCALIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012404) End of calibration interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.11..11> EOCALIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_AWD3IE  -----------------------------------
// SVD Line: 13909

//  <item> SFDITEM_FIELD__ADC_IER_AWD3IE
//    <name> AWD3IE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012404) ADC analog watchdog 3  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.9..9> AWD3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_AWD2IE  -----------------------------------
// SVD Line: 13916

//  <item> SFDITEM_FIELD__ADC_IER_AWD2IE
//    <name> AWD2IE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012404) ADC analog watchdog 2  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.8..8> AWD2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_AWD1IE  -----------------------------------
// SVD Line: 13923

//  <item> SFDITEM_FIELD__ADC_IER_AWD1IE
//    <name> AWD1IE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) ADC analog watchdog 1  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.7..7> AWD1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_OVRIE  -----------------------------------
// SVD Line: 13930

//  <item> SFDITEM_FIELD__ADC_IER_OVRIE
//    <name> OVRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012404) ADC group regular overrun  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.4..4> OVRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOSIE  -----------------------------------
// SVD Line: 13937

//  <item> SFDITEM_FIELD__ADC_IER_EOSIE
//    <name> EOSIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012404) ADC group regular end of sequence  conversions interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.3..3> EOSIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOCIE  -----------------------------------
// SVD Line: 13944

//  <item> SFDITEM_FIELD__ADC_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012404) ADC group regular end of unitary  conversion interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.2..2> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_EOSMPIE  ----------------------------------
// SVD Line: 13951

//  <item> SFDITEM_FIELD__ADC_IER_EOSMPIE
//    <name> EOSMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012404) ADC group regular end of sampling  interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.1..1> EOSMPIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_ADRDYIE  ----------------------------------
// SVD Line: 13958

//  <item> SFDITEM_FIELD__ADC_IER_ADRDYIE
//    <name> ADRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012404) ADC ready interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.0..0> ADRDYIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_IER  ------------------------------------
// SVD Line: 13886

//  <rtree> SFDITEM_REG__ADC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) ADC interrupt enable register </i>
//    <loc> ( (unsigned int)((ADC_IER >> 0) & 0xFFFFFFFF), ((ADC_IER = (ADC_IER & ~(0x2B9FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2B9F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_IER_CCRDYIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOCALIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWD3IE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWD2IE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWD1IE </item>
//    <item> SFDITEM_FIELD__ADC_IER_OVRIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSMPIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_ADRDYIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_CR  ---------------------------------
// SVD Line: 13966

unsigned int ADC_CR __AT (0x40012408);



// --------------------------------  Field Item: ADC_CR_ADCAL  ------------------------------------
// SVD Line: 13975

//  <item> SFDITEM_FIELD__ADC_CR_ADCAL
//    <name> ADCAL </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012408) ADC calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.31..31> ADCAL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR_ADVREGEN  ----------------------------------
// SVD Line: 13981

//  <item> SFDITEM_FIELD__ADC_CR_ADVREGEN
//    <name> ADVREGEN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40012408) ADC voltage regulator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.28..28> ADVREGEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADSTP  ------------------------------------
// SVD Line: 13988

//  <item> SFDITEM_FIELD__ADC_CR_ADSTP
//    <name> ADSTP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012408) ADC group regular conversion  stop </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.4..4> ADSTP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR_ADSTART  -----------------------------------
// SVD Line: 13995

//  <item> SFDITEM_FIELD__ADC_CR_ADSTART
//    <name> ADSTART </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) ADC group regular conversion  start </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.2..2> ADSTART
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADDIS  ------------------------------------
// SVD Line: 14002

//  <item> SFDITEM_FIELD__ADC_CR_ADDIS
//    <name> ADDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) ADC disable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.1..1> ADDIS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR_ADEN  ------------------------------------
// SVD Line: 14008

//  <item> SFDITEM_FIELD__ADC_CR_ADEN
//    <name> ADEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.0..0> ADEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR  -------------------------------------
// SVD Line: 13966

//  <rtree> SFDITEM_REG__ADC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) ADC control register </i>
//    <loc> ( (unsigned int)((ADC_CR >> 0) & 0xFFFFFFFF), ((ADC_CR = (ADC_CR & ~(0x90000017UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x90000017) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR_ADCAL </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADVREGEN </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTP </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADDIS </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR1  --------------------------------
// SVD Line: 14016

unsigned int ADC_CFGR1 __AT (0x4001240C);



// -----------------------------  Field Item: ADC_CFGR1_AWDCH1CH  ---------------------------------
// SVD Line: 14025

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH1CH
//    <name> AWDCH1CH </name>
//    <rw> 
//    <i> [Bits 30..26] RW (@ 0x4001240C) ADC analog watchdog 1 monitored channel  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 26) & 0x1F), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x1FUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_AWD1EN  ----------------------------------
// SVD Line: 14032

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWD1EN
//    <name> AWD1EN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4001240C) ADC analog watchdog 1 enable on scope  ADC group regular </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.23..23> AWD1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_AWD1SGL  ---------------------------------
// SVD Line: 14039

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWD1SGL
//    <name> AWD1SGL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001240C) ADC analog watchdog 1 monitoring a  single channel or all channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.22..22> AWD1SGL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CFGR1_CHSELRMOD  --------------------------------
// SVD Line: 14046

//  <item> SFDITEM_FIELD__ADC_CFGR1_CHSELRMOD
//    <name> CHSELRMOD </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4001240C) Mode selection of the ADC_CHSELR  register </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.21..21> CHSELRMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_DISCEN  ----------------------------------
// SVD Line: 14053

//  <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001240C) ADC group regular sequencer  discontinuous mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.16..16> DISCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_AUTOFF  ----------------------------------
// SVD Line: 14060

//  <item> SFDITEM_FIELD__ADC_CFGR1_AUTOFF
//    <name> AUTOFF </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001240C) Auto-off mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.15..15> AUTOFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_WAIT  -----------------------------------
// SVD Line: 14066

//  <item> SFDITEM_FIELD__ADC_CFGR1_WAIT
//    <name> WAIT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001240C) Wait conversion mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.14..14> WAIT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_CONT  -----------------------------------
// SVD Line: 14072

//  <item> SFDITEM_FIELD__ADC_CFGR1_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001240C) ADC group regular continuous conversion  mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.13..13> CONT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_OVRMOD  ----------------------------------
// SVD Line: 14079

//  <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD
//    <name> OVRMOD </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001240C) ADC group regular overrun  configuration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.12..12> OVRMOD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_EXTEN  ----------------------------------
// SVD Line: 14086

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN
//    <name> EXTEN </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4001240C) ADC group regular external trigger  polarity </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 10) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_EXTSEL  ----------------------------------
// SVD Line: 14093

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x4001240C) ADC group regular external trigger  source </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 6) & 0x7), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_ALIGN  ----------------------------------
// SVD Line: 14100

//  <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001240C) ADC data alignement </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.5..5> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CFGR1_RES  -----------------------------------
// SVD Line: 14106

//  <item> SFDITEM_FIELD__ADC_CFGR1_RES
//    <name> RES </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4001240C) ADC data resolution </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 3) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_SCANDIR  ---------------------------------
// SVD Line: 14112

//  <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR
//    <name> SCANDIR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001240C) Scan sequence direction </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.2..2> SCANDIR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_DMACFG  ----------------------------------
// SVD Line: 14118

//  <item> SFDITEM_FIELD__ADC_CFGR1_DMACFG
//    <name> DMACFG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001240C) ADC DMA transfer  configuration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.1..1> DMACFG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_DMAEN  ----------------------------------
// SVD Line: 14125

//  <item> SFDITEM_FIELD__ADC_CFGR1_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001240C) ADC DMA transfer enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.0..0> DMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR1  -----------------------------------
// SVD Line: 14016

//  <rtree> SFDITEM_REG__ADC_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) ADC configuration register 1 </i>
//    <loc> ( (unsigned int)((ADC_CFGR1 >> 0) & 0xFFFFFFFF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x7CE1FDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7CE1FDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH1CH </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWD1EN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWD1SGL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_CHSELRMOD </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AUTOFF </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_WAIT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_CONT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_RES </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DMACFG </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DMAEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR2  --------------------------------
// SVD Line: 14133

unsigned int ADC_CFGR2 __AT (0x40012410);



// ------------------------------  Field Item: ADC_CFGR2_CKMODE  ----------------------------------
// SVD Line: 14142

//  <item> SFDITEM_FIELD__ADC_CFGR2_CKMODE
//    <name> CKMODE </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40012410) ADC clock mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 30) & 0x3), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR2_LFTRIG  ----------------------------------
// SVD Line: 14148

//  <item> SFDITEM_FIELD__ADC_CFGR2_LFTRIG
//    <name> LFTRIG </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012410) Low frequency trigger mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR2 ) </loc>
//      <o.29..29> LFTRIG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR2_TOVS  -----------------------------------
// SVD Line: 14155

//  <item> SFDITEM_FIELD__ADC_CFGR2_TOVS
//    <name> TOVS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012410) ADC oversampling discontinuous mode  (triggered mode) for ADC group regular </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR2 ) </loc>
//      <o.9..9> TOVS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR2_OVSS  -----------------------------------
// SVD Line: 14162

//  <item> SFDITEM_FIELD__ADC_CFGR2_OVSS
//    <name> OVSS </name>
//    <rw> 
//    <i> [Bits 8..5] RW (@ 0x40012410) ADC oversampling shift </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 5) & 0xF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0xFUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR2_OVSR  -----------------------------------
// SVD Line: 14168

//  <item> SFDITEM_FIELD__ADC_CFGR2_OVSR
//    <name> OVSR </name>
//    <rw> 
//    <i> [Bits 4..2] RW (@ 0x40012410) ADC oversampling ratio </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 2) & 0x7), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0x7UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR2_OVSE  -----------------------------------
// SVD Line: 14174

//  <item> SFDITEM_FIELD__ADC_CFGR2_OVSE
//    <name> OVSE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012410) ADC oversampler enable on scope ADC  group regular </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR2 ) </loc>
//      <o.0..0> OVSE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR2  -----------------------------------
// SVD Line: 14133

//  <rtree> SFDITEM_REG__ADC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) ADC configuration register 2 </i>
//    <loc> ( (unsigned int)((ADC_CFGR2 >> 0) & 0xFFFFFFFF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0xE00003FDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE00003FD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR2_CKMODE </item>
//    <item> SFDITEM_FIELD__ADC_CFGR2_LFTRIG </item>
//    <item> SFDITEM_FIELD__ADC_CFGR2_TOVS </item>
//    <item> SFDITEM_FIELD__ADC_CFGR2_OVSS </item>
//    <item> SFDITEM_FIELD__ADC_CFGR2_OVSR </item>
//    <item> SFDITEM_FIELD__ADC_CFGR2_OVSE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SMPR  --------------------------------
// SVD Line: 14183

unsigned int ADC_SMPR __AT (0x40012414);



// --------------------------------  Field Item: ADC_SMPR_SMP1  -----------------------------------
// SVD Line: 14192

//  <item> SFDITEM_FIELD__ADC_SMPR_SMP1
//    <name> SMP1 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012414) Sampling time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR >> 0) & 0x7), ((ADC_SMPR = (ADC_SMPR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SMPR_SMP2  -----------------------------------
// SVD Line: 14198

//  <item> SFDITEM_FIELD__ADC_SMPR_SMP2
//    <name> SMP2 </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012414) Sampling time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR >> 4) & 0x7), ((ADC_SMPR = (ADC_SMPR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_SMPR_SMPSEL  ----------------------------------
// SVD Line: 14204

//  <item> SFDITEM_FIELD__ADC_SMPR_SMPSEL
//    <name> SMPSEL </name>
//    <rw> 
//    <i> [Bits 26..8] RW (@ 0x40012414) Channel sampling time  selection </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC_SMPR >> 8) & 0x7FFFF), ((ADC_SMPR = (ADC_SMPR & ~(0x7FFFFUL << 8 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR  ------------------------------------
// SVD Line: 14183

//  <rtree> SFDITEM_REG__ADC_SMPR
//    <name> SMPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) ADC sampling time register </i>
//    <loc> ( (unsigned int)((ADC_SMPR >> 0) & 0xFFFFFFFF), ((ADC_SMPR = (ADC_SMPR & ~(0x7FFFF77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR_SMP1 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR_SMP2 </item>
//    <item> SFDITEM_FIELD__ADC_SMPR_SMPSEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_AWD1TR  -------------------------------
// SVD Line: 14213

unsigned int ADC_AWD1TR __AT (0x40012420);



// -------------------------------  Field Item: ADC_AWD1TR_HT1  -----------------------------------
// SVD Line: 14222

//  <item> SFDITEM_FIELD__ADC_AWD1TR_HT1
//    <name> HT1 </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40012420) ADC analog watchdog 1 threshold  high </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWD1TR >> 16) & 0xFFF), ((ADC_AWD1TR = (ADC_AWD1TR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_AWD1TR_LT1  -----------------------------------
// SVD Line: 14229

//  <item> SFDITEM_FIELD__ADC_AWD1TR_LT1
//    <name> LT1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) ADC analog watchdog 1 threshold  low </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWD1TR >> 0) & 0xFFF), ((ADC_AWD1TR = (ADC_AWD1TR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_AWD1TR  -----------------------------------
// SVD Line: 14213

//  <rtree> SFDITEM_REG__ADC_AWD1TR
//    <name> AWD1TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) watchdog threshold register </i>
//    <loc> ( (unsigned int)((ADC_AWD1TR >> 0) & 0xFFFFFFFF), ((ADC_AWD1TR = (ADC_AWD1TR & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_AWD1TR_HT1 </item>
//    <item> SFDITEM_FIELD__ADC_AWD1TR_LT1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_AWD2TR  -------------------------------
// SVD Line: 14238

unsigned int ADC_AWD2TR __AT (0x40012424);



// -------------------------------  Field Item: ADC_AWD2TR_HT2  -----------------------------------
// SVD Line: 14247

//  <item> SFDITEM_FIELD__ADC_AWD2TR_HT2
//    <name> HT2 </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40012424) ADC analog watchdog 2 threshold  high </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWD2TR >> 16) & 0xFFF), ((ADC_AWD2TR = (ADC_AWD2TR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_AWD2TR_LT2  -----------------------------------
// SVD Line: 14254

//  <item> SFDITEM_FIELD__ADC_AWD2TR_LT2
//    <name> LT2 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012424) ADC analog watchdog 2 threshold  low </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWD2TR >> 0) & 0xFFF), ((ADC_AWD2TR = (ADC_AWD2TR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_AWD2TR  -----------------------------------
// SVD Line: 14238

//  <rtree> SFDITEM_REG__ADC_AWD2TR
//    <name> AWD2TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012424) watchdog threshold register </i>
//    <loc> ( (unsigned int)((ADC_AWD2TR >> 0) & 0xFFFFFFFF), ((ADC_AWD2TR = (ADC_AWD2TR & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_AWD2TR_HT2 </item>
//    <item> SFDITEM_FIELD__ADC_AWD2TR_LT2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CHSELR  -------------------------------
// SVD Line: 14263

unsigned int ADC_CHSELR __AT (0x40012428);



// ------------------------------  Field Item: ADC_CHSELR_CHSEL  ----------------------------------
// SVD Line: 14272

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL
//    <name> CHSEL </name>
//    <rw> 
//    <i> [Bits 18..0] RW (@ 0x40012428) Channel-x selection </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC_CHSELR >> 0) & 0x7FFFF), ((ADC_CHSELR = (ADC_CHSELR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CHSELR  -----------------------------------
// SVD Line: 14263

//  <rtree> SFDITEM_REG__ADC_CHSELR
//    <name> CHSELR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) channel selection register </i>
//    <loc> ( (unsigned int)((ADC_CHSELR >> 0) & 0xFFFFFFFF), ((ADC_CHSELR = (ADC_CHSELR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CHSELR_1  ------------------------------
// SVD Line: 14280

unsigned int ADC_CHSELR_1 __AT (0x40012428);



// ------------------------------  Field Item: ADC_CHSELR_1_SQ1  ----------------------------------
// SVD Line: 14291

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 0) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_1_SQ2  ----------------------------------
// SVD Line: 14297

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 4) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_1_SQ3  ----------------------------------
// SVD Line: 14303

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 8) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_1_SQ4  ----------------------------------
// SVD Line: 14309

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 12) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_1_SQ5  ----------------------------------
// SVD Line: 14315

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 16) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_1_SQ6  ----------------------------------
// SVD Line: 14321

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 20) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_1_SQ7  ----------------------------------
// SVD Line: 14327

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 24) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_1_SQ8  ----------------------------------
// SVD Line: 14333

//  <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40012428) conversion of the sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CHSELR_1 >> 28) & 0xF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: ADC_CHSELR_1  ----------------------------------
// SVD Line: 14280

//  <rtree> SFDITEM_REG__ADC_CHSELR_1
//    <name> CHSELR_1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) channel selection register CHSELRMOD = 1 in  ADC_CFGR1 </i>
//    <loc> ( (unsigned int)((ADC_CHSELR_1 >> 0) & 0xFFFFFFFF), ((ADC_CHSELR_1 = (ADC_CHSELR_1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ1 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ4 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ5 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ7 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_1_SQ8 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_AWD3TR  -------------------------------
// SVD Line: 14341

unsigned int ADC_AWD3TR __AT (0x4001242C);



// -------------------------------  Field Item: ADC_AWD3TR_HT3  -----------------------------------
// SVD Line: 14350

//  <item> SFDITEM_FIELD__ADC_AWD3TR_HT3
//    <name> HT3 </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x4001242C) ADC analog watchdog 3 threshold  high </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWD3TR >> 16) & 0xFFF), ((ADC_AWD3TR = (ADC_AWD3TR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_AWD3TR_LT3  -----------------------------------
// SVD Line: 14357

//  <item> SFDITEM_FIELD__ADC_AWD3TR_LT3
//    <name> LT3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4001242C) ADC analog watchdog 3 threshold  high </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_AWD3TR >> 0) & 0xFFF), ((ADC_AWD3TR = (ADC_AWD3TR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_AWD3TR  -----------------------------------
// SVD Line: 14341

//  <rtree> SFDITEM_REG__ADC_AWD3TR
//    <name> AWD3TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001242C) watchdog threshold register </i>
//    <loc> ( (unsigned int)((ADC_AWD3TR >> 0) & 0xFFFFFFFF), ((ADC_AWD3TR = (ADC_AWD3TR & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_AWD3TR_HT3 </item>
//    <item> SFDITEM_FIELD__ADC_AWD3TR_LT3 </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 14366

unsigned int ADC_DR __AT (0x40012440);



// -----------------------------  Field Item: ADC_DR_regularDATA  ---------------------------------
// SVD Line: 14376

//  <item> SFDITEM_FIELD__ADC_DR_regularDATA
//    <name> regularDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) ADC group regular conversion  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 14366

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012440) ADC group regular conversion data  register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_regularDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_AWD2CR  -------------------------------
// SVD Line: 14385

unsigned int ADC_AWD2CR __AT (0x400124A0);



// ------------------------------  Field Item: ADC_AWD2CR_AWD2CH  ---------------------------------
// SVD Line: 14395

//  <item> SFDITEM_FIELD__ADC_AWD2CR_AWD2CH
//    <name> AWD2CH </name>
//    <rw> 
//    <i> [Bits 18..0] RW (@ 0x400124A0) ADC analog watchdog 2 monitored channel  selection </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC_AWD2CR >> 0) & 0x7FFFF), ((ADC_AWD2CR = (ADC_AWD2CR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_AWD2CR  -----------------------------------
// SVD Line: 14385

//  <rtree> SFDITEM_REG__ADC_AWD2CR
//    <name> AWD2CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400124A0) ADC analog watchdog 2 configuration  register </i>
//    <loc> ( (unsigned int)((ADC_AWD2CR >> 0) & 0xFFFFFFFF), ((ADC_AWD2CR = (ADC_AWD2CR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_AWD2CR_AWD2CH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_AWD3CR  -------------------------------
// SVD Line: 14404

unsigned int ADC_AWD3CR __AT (0x400124A4);



// ------------------------------  Field Item: ADC_AWD3CR_AWD3CH  ---------------------------------
// SVD Line: 14414

//  <item> SFDITEM_FIELD__ADC_AWD3CR_AWD3CH
//    <name> AWD3CH </name>
//    <rw> 
//    <i> [Bits 18..0] RW (@ 0x400124A4) ADC analog watchdog 3 monitored channel  selection </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC_AWD3CR >> 0) & 0x7FFFF), ((ADC_AWD3CR = (ADC_AWD3CR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_AWD3CR  -----------------------------------
// SVD Line: 14404

//  <rtree> SFDITEM_REG__ADC_AWD3CR
//    <name> AWD3CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400124A4) ADC analog watchdog 3 configuration  register </i>
//    <loc> ( (unsigned int)((ADC_AWD3CR >> 0) & 0xFFFFFFFF), ((ADC_AWD3CR = (ADC_AWD3CR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_AWD3CR_AWD3CH </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: ADC_CALFACT  -------------------------------
// SVD Line: 14423

unsigned int ADC_CALFACT __AT (0x400124B4);



// -----------------------------  Field Item: ADC_CALFACT_CALFACT  --------------------------------
// SVD Line: 14433

//  <item> SFDITEM_FIELD__ADC_CALFACT_CALFACT
//    <name> CALFACT </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x400124B4) ADC calibration factor in single-ended  mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CALFACT >> 0) & 0x7F), ((ADC_CALFACT = (ADC_CALFACT & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CALFACT  ----------------------------------
// SVD Line: 14423

//  <rtree> SFDITEM_REG__ADC_CALFACT
//    <name> CALFACT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400124B4) ADC calibration factors  register </i>
//    <loc> ( (unsigned int)((ADC_CALFACT >> 0) & 0xFFFFFFFF), ((ADC_CALFACT = (ADC_CALFACT & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CALFACT_CALFACT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCR  ---------------------------------
// SVD Line: 14442

unsigned int ADC_CCR __AT (0x40012708);



// --------------------------------  Field Item: ADC_CCR_PRESC  -----------------------------------
// SVD Line: 14451

//  <item> SFDITEM_FIELD__ADC_CCR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40012708) ADC prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCR >> 18) & 0xF), ((ADC_CCR = (ADC_CCR & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCR_VREFEN  -----------------------------------
// SVD Line: 14457

//  <item> SFDITEM_FIELD__ADC_CCR_VREFEN
//    <name> VREFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012708) VREFINT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.22..22> VREFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CCR_TSEN  ------------------------------------
// SVD Line: 14463

//  <item> SFDITEM_FIELD__ADC_CCR_TSEN
//    <name> TSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012708) Temperature sensor enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.23..23> TSEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCR_VBATEN  -----------------------------------
// SVD Line: 14469

//  <item> SFDITEM_FIELD__ADC_CCR_VBATEN
//    <name> VBATEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40012708) VBAT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.24..24> VBATEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CCR  ------------------------------------
// SVD Line: 14442

//  <rtree> SFDITEM_REG__ADC_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012708) ADC common control register </i>
//    <loc> ( (unsigned int)((ADC_CCR >> 0) & 0xFFFFFFFF), ((ADC_CCR = (ADC_CCR & ~(0x1FC0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FC0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCR_PRESC </item>
//    <item> SFDITEM_FIELD__ADC_CCR_VREFEN </item>
//    <item> SFDITEM_FIELD__ADC_CCR_TSEN </item>
//    <item> SFDITEM_FIELD__ADC_CCR_VBATEN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 13792

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_ISR </item>
//    <item> SFDITEM_REG__ADC_IER </item>
//    <item> SFDITEM_REG__ADC_CR </item>
//    <item> SFDITEM_REG__ADC_CFGR1 </item>
//    <item> SFDITEM_REG__ADC_CFGR2 </item>
//    <item> SFDITEM_REG__ADC_SMPR </item>
//    <item> SFDITEM_REG__ADC_AWD1TR </item>
//    <item> SFDITEM_REG__ADC_AWD2TR </item>
//    <item> SFDITEM_REG__ADC_CHSELR </item>
//    <item> SFDITEM_REG__ADC_CHSELR_1 </item>
//    <item> SFDITEM_REG__ADC_AWD3TR </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//    <item> SFDITEM_REG__ADC_AWD2CR </item>
//    <item> SFDITEM_REG__ADC_AWD3CR </item>
//    <item> SFDITEM_REG__ADC_CALFACT </item>
//    <item> SFDITEM_REG__ADC_CCR </item>
//  </view>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR1  ------------------------------
// SVD Line: 14490

unsigned int SYSCFG_CFGR1 __AT (0x40010000);



// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PAx_FMP  ------------------------------
// SVD Line: 14500

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PAx_FMP
//    <name> I2C_PAx_FMP </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 22) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR1_I2C2_FMP  -------------------------------
// SVD Line: 14507

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C2_FMP
//    <name> I2C2_FMP </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010000) FM+ driving capability activation for  I2C2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.21..21> I2C2_FMP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR1_I2C1_FMP  -------------------------------
// SVD Line: 14514

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C1_FMP
//    <name> I2C1_FMP </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010000) FM+ driving capability activation for  I2C1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.20..20> I2C1_FMP
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PBx_FMP  ------------------------------
// SVD Line: 14521

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PBx_FMP
//    <name> I2C_PBx_FMP </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40010000) Fast Mode Plus (FM+) driving capability  activation bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 16) & 0xF), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR1_BOOSTEN  --------------------------------
// SVD Line: 14528

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_BOOSTEN
//    <name> BOOSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010000) I/O analog switch voltage booster  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.8..8> BOOSTEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_CFGR1_IR_MOD  --------------------------------
// SVD Line: 14535

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_IR_MOD
//    <name> IR_MOD </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010000) IR Modulation Envelope signal  selection. </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 6) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SYSCFG_CFGR1_IR_POL  --------------------------------
// SVD Line: 14542

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_IR_POL
//    <name> IR_POL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010000) IR output polarity  selection </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.5..5> IR_POL
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_CFGR1_PA11_PA12_RMP  -----------------------------
// SVD Line: 14549

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_PA11_PA12_RMP
//    <name> PA11_PA12_RMP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010000) PA11 and PA12 remapping  bit. </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.4..4> PA11_PA12_RMP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR1_MEM_MODE  -------------------------------
// SVD Line: 14556

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE
//    <name> MEM_MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) Memory mapping selection  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 0) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR1  ----------------------------------
// SVD Line: 14490

//  <rtree> SFDITEM_REG__SYSCFG_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) SYSCFG configuration register  1 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0xFF01F3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF01F3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PAx_FMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C2_FMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C1_FMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PBx_FMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_BOOSTEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_IR_MOD </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_IR_POL </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_PA11_PA12_RMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR2  ------------------------------
// SVD Line: 14565

unsigned int SYSCFG_CFGR2 __AT (0x40010018);



// --------------------------  Field Item: SYSCFG_CFGR2_LOCKUP_LOCK  ------------------------------
// SVD Line: 14575

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK
//    <name> LOCKUP_LOCK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010018) Cortex-M0+ LOCKUP bit enable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.0..0> LOCKUP_LOCK
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_CFGR2_SRAM_PARITY_LOCK  ---------------------------
// SVD Line: 14582

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PARITY_LOCK
//    <name> SRAM_PARITY_LOCK </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010018) SRAM parity lock bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.1..1> SRAM_PARITY_LOCK
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PVD_LOCK  -------------------------------
// SVD Line: 14588

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVD_LOCK
//    <name> PVD_LOCK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010018) PVD lock enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.2..2> PVD_LOCK
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_ECC_LOCK  -------------------------------
// SVD Line: 14594

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_ECC_LOCK
//    <name> ECC_LOCK </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010018) ECC error lock bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.3..3> ECC_LOCK
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_SRAM_PEF  -------------------------------
// SVD Line: 14600

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PEF
//    <name> SRAM_PEF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010018) SRAM parity error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.8..8> SRAM_PEF
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PA1_CDEN  -------------------------------
// SVD Line: 14606

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA1_CDEN
//    <name> PA1_CDEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010018) PA1_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.16..16> PA1_CDEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PA3_CDEN  -------------------------------
// SVD Line: 14612

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA3_CDEN
//    <name> PA3_CDEN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010018) PA3_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.17..17> PA3_CDEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PA5_CDEN  -------------------------------
// SVD Line: 14618

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA5_CDEN
//    <name> PA5_CDEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010018) PA5_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.18..18> PA5_CDEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PA6_CDEN  -------------------------------
// SVD Line: 14624

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA6_CDEN
//    <name> PA6_CDEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010018) PA6_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.19..19> PA6_CDEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_CFGR2_PA13_CDEN  -------------------------------
// SVD Line: 14630

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA13_CDEN
//    <name> PA13_CDEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010018) PA13_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.20..20> PA13_CDEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PB0_CDEN  -------------------------------
// SVD Line: 14636

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PB0_CDEN
//    <name> PB0_CDEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40010018) PB0_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.21..21> PB0_CDEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PB1_CDEN  -------------------------------
// SVD Line: 14642

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PB1_CDEN
//    <name> PB1_CDEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40010018) PB1_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.22..22> PB1_CDEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_CFGR2_PB2_CDEN  -------------------------------
// SVD Line: 14648

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_PB2_CDEN
//    <name> PB2_CDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40010018) PB2_CDEN </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.23..23> PB2_CDEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR2  ----------------------------------
// SVD Line: 14565

//  <rtree> SFDITEM_REG__SYSCFG_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) SYSCFG configuration register  1 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0xFF010FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF010F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PARITY_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PVD_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_ECC_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_SRAM_PEF </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA1_CDEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA3_CDEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA5_CDEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA6_CDEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PA13_CDEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PB0_CDEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PB1_CDEN </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_PB2_CDEN </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 14479

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_CFGR1 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TAMP_CR1  --------------------------------
// SVD Line: 14669

unsigned int TAMP_CR1 __AT (0x4000B000);



// -------------------------------  Field Item: TAMP_CR1_TAMP1E  ----------------------------------
// SVD Line: 14678

//  <item> SFDITEM_FIELD__TAMP_CR1_TAMP1E
//    <name> TAMP1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000B000) TAMP1E </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR1 ) </loc>
//      <o.0..0> TAMP1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_CR1_TAMP2E  ----------------------------------
// SVD Line: 14684

//  <item> SFDITEM_FIELD__TAMP_CR1_TAMP2E
//    <name> TAMP2E </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000B000) TAMP2E </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR1 ) </loc>
//      <o.1..1> TAMP2E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR1_ITAMP1E  ----------------------------------
// SVD Line: 14690

//  <item> SFDITEM_FIELD__TAMP_CR1_ITAMP1E
//    <name> ITAMP1E </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000B000) ITAMP1E </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR1 ) </loc>
//      <o.16..16> ITAMP1E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR1_ITAMP3E  ----------------------------------
// SVD Line: 14696

//  <item> SFDITEM_FIELD__TAMP_CR1_ITAMP3E
//    <name> ITAMP3E </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000B000) ITAMP3E </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR1 ) </loc>
//      <o.18..18> ITAMP3E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR1_ITAMP4E  ----------------------------------
// SVD Line: 14702

//  <item> SFDITEM_FIELD__TAMP_CR1_ITAMP4E
//    <name> ITAMP4E </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000B000) ITAMP4E </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR1 ) </loc>
//      <o.19..19> ITAMP4E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR1_ITAMP5E  ----------------------------------
// SVD Line: 14708

//  <item> SFDITEM_FIELD__TAMP_CR1_ITAMP5E
//    <name> ITAMP5E </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000B000) ITAMP5E </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR1 ) </loc>
//      <o.20..20> ITAMP5E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR1_ITAMP6E  ----------------------------------
// SVD Line: 14714

//  <item> SFDITEM_FIELD__TAMP_CR1_ITAMP6E
//    <name> ITAMP6E </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000B000) ITAMP6E </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR1 ) </loc>
//      <o.21..21> ITAMP6E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TAMP_CR1  ------------------------------------
// SVD Line: 14669

//  <rtree> SFDITEM_REG__TAMP_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B000) control register 1 </i>
//    <loc> ( (unsigned int)((TAMP_CR1 >> 0) & 0xFFFFFFFF), ((TAMP_CR1 = (TAMP_CR1 & ~(0x3D0003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3D0003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_CR1_TAMP1E </item>
//    <item> SFDITEM_FIELD__TAMP_CR1_TAMP2E </item>
//    <item> SFDITEM_FIELD__TAMP_CR1_ITAMP1E </item>
//    <item> SFDITEM_FIELD__TAMP_CR1_ITAMP3E </item>
//    <item> SFDITEM_FIELD__TAMP_CR1_ITAMP4E </item>
//    <item> SFDITEM_FIELD__TAMP_CR1_ITAMP5E </item>
//    <item> SFDITEM_FIELD__TAMP_CR1_ITAMP6E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TAMP_CR2  --------------------------------
// SVD Line: 14722

unsigned int TAMP_CR2 __AT (0x4000B004);



// -----------------------------  Field Item: TAMP_CR2_TAMP1NOER  ---------------------------------
// SVD Line: 14731

//  <item> SFDITEM_FIELD__TAMP_CR2_TAMP1NOER
//    <name> TAMP1NOER </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000B004) TAMP1NOER </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR2 ) </loc>
//      <o.0..0> TAMP1NOER
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TAMP_CR2_TAMP2NOER  ---------------------------------
// SVD Line: 14737

//  <item> SFDITEM_FIELD__TAMP_CR2_TAMP2NOER
//    <name> TAMP2NOER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000B004) TAMP2NOER </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR2 ) </loc>
//      <o.1..1> TAMP2NOER
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR2_TAMP1MSK  ---------------------------------
// SVD Line: 14743

//  <item> SFDITEM_FIELD__TAMP_CR2_TAMP1MSK
//    <name> TAMP1MSK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000B004) TAMP1MSK </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR2 ) </loc>
//      <o.16..16> TAMP1MSK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR2_TAMP2MSK  ---------------------------------
// SVD Line: 14749

//  <item> SFDITEM_FIELD__TAMP_CR2_TAMP2MSK
//    <name> TAMP2MSK </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000B004) TAMP2MSK </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR2 ) </loc>
//      <o.17..17> TAMP2MSK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR2_TAMP1TRG  ---------------------------------
// SVD Line: 14755

//  <item> SFDITEM_FIELD__TAMP_CR2_TAMP1TRG
//    <name> TAMP1TRG </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000B004) TAMP1TRG </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR2 ) </loc>
//      <o.24..24> TAMP1TRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_CR2_TAMP2TRG  ---------------------------------
// SVD Line: 14761

//  <item> SFDITEM_FIELD__TAMP_CR2_TAMP2TRG
//    <name> TAMP2TRG </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000B004) TAMP2TRG </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_CR2 ) </loc>
//      <o.25..25> TAMP2TRG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TAMP_CR2  ------------------------------------
// SVD Line: 14722

//  <rtree> SFDITEM_REG__TAMP_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B004) control register 2 </i>
//    <loc> ( (unsigned int)((TAMP_CR2 >> 0) & 0xFFFFFFFF), ((TAMP_CR2 = (TAMP_CR2 & ~(0x3030003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3030003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_CR2_TAMP1NOER </item>
//    <item> SFDITEM_FIELD__TAMP_CR2_TAMP2NOER </item>
//    <item> SFDITEM_FIELD__TAMP_CR2_TAMP1MSK </item>
//    <item> SFDITEM_FIELD__TAMP_CR2_TAMP2MSK </item>
//    <item> SFDITEM_FIELD__TAMP_CR2_TAMP1TRG </item>
//    <item> SFDITEM_FIELD__TAMP_CR2_TAMP2TRG </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TAMP_FLTCR  -------------------------------
// SVD Line: 14769

unsigned int TAMP_FLTCR __AT (0x4000B00C);



// -----------------------------  Field Item: TAMP_FLTCR_TAMPFREQ  --------------------------------
// SVD Line: 14778

//  <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPFREQ
//    <name> TAMPFREQ </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4000B00C) TAMPFREQ </i>
//    <edit> 
//      <loc> ( (unsigned char)((TAMP_FLTCR >> 0) & 0x7), ((TAMP_FLTCR = (TAMP_FLTCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TAMP_FLTCR_TAMPFLT  ---------------------------------
// SVD Line: 14784

//  <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPFLT
//    <name> TAMPFLT </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4000B00C) TAMPFLT </i>
//    <edit> 
//      <loc> ( (unsigned char)((TAMP_FLTCR >> 3) & 0x3), ((TAMP_FLTCR = (TAMP_FLTCR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: TAMP_FLTCR_TAMPPRCH  --------------------------------
// SVD Line: 14790

//  <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPPRCH
//    <name> TAMPPRCH </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x4000B00C) TAMPPRCH </i>
//    <edit> 
//      <loc> ( (unsigned char)((TAMP_FLTCR >> 5) & 0x3), ((TAMP_FLTCR = (TAMP_FLTCR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TAMP_FLTCR_TAMPPUDIS  --------------------------------
// SVD Line: 14796

//  <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPPUDIS
//    <name> TAMPPUDIS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000B00C) TAMPPUDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_FLTCR ) </loc>
//      <o.7..7> TAMPPUDIS
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TAMP_FLTCR  -----------------------------------
// SVD Line: 14769

//  <rtree> SFDITEM_REG__TAMP_FLTCR
//    <name> FLTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B00C) TAMP filter control register </i>
//    <loc> ( (unsigned int)((TAMP_FLTCR >> 0) & 0xFFFFFFFF), ((TAMP_FLTCR = (TAMP_FLTCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPFREQ </item>
//    <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPFLT </item>
//    <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPPRCH </item>
//    <item> SFDITEM_FIELD__TAMP_FLTCR_TAMPPUDIS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TAMP_IER  --------------------------------
// SVD Line: 14804

unsigned int TAMP_IER __AT (0x4000B02C);



// ------------------------------  Field Item: TAMP_IER_TAMP1IE  ----------------------------------
// SVD Line: 14813

//  <item> SFDITEM_FIELD__TAMP_IER_TAMP1IE
//    <name> TAMP1IE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000B02C) TAMP1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_IER ) </loc>
//      <o.0..0> TAMP1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_IER_TAMP2IE  ----------------------------------
// SVD Line: 14819

//  <item> SFDITEM_FIELD__TAMP_IER_TAMP2IE
//    <name> TAMP2IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000B02C) TAMP2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_IER ) </loc>
//      <o.1..1> TAMP2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_IER_ITAMP1IE  ---------------------------------
// SVD Line: 14825

//  <item> SFDITEM_FIELD__TAMP_IER_ITAMP1IE
//    <name> ITAMP1IE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000B02C) ITAMP1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_IER ) </loc>
//      <o.16..16> ITAMP1IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_IER_ITAMP3IE  ---------------------------------
// SVD Line: 14831

//  <item> SFDITEM_FIELD__TAMP_IER_ITAMP3IE
//    <name> ITAMP3IE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000B02C) ITAMP3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_IER ) </loc>
//      <o.18..18> ITAMP3IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_IER_ITAMP4IE  ---------------------------------
// SVD Line: 14837

//  <item> SFDITEM_FIELD__TAMP_IER_ITAMP4IE
//    <name> ITAMP4IE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000B02C) ITAMP4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_IER ) </loc>
//      <o.19..19> ITAMP4IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_IER_ITAMP5IE  ---------------------------------
// SVD Line: 14843

//  <item> SFDITEM_FIELD__TAMP_IER_ITAMP5IE
//    <name> ITAMP5IE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000B02C) ITAMP5IE </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_IER ) </loc>
//      <o.20..20> ITAMP5IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_IER_ITAMP6IE  ---------------------------------
// SVD Line: 14849

//  <item> SFDITEM_FIELD__TAMP_IER_ITAMP6IE
//    <name> ITAMP6IE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000B02C) ITAMP6IE </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_IER ) </loc>
//      <o.21..21> ITAMP6IE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TAMP_IER  ------------------------------------
// SVD Line: 14804

//  <rtree> SFDITEM_REG__TAMP_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B02C) TAMP interrupt enable register </i>
//    <loc> ( (unsigned int)((TAMP_IER >> 0) & 0xFFFFFFFF), ((TAMP_IER = (TAMP_IER & ~(0x3D0003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3D0003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_IER_TAMP1IE </item>
//    <item> SFDITEM_FIELD__TAMP_IER_TAMP2IE </item>
//    <item> SFDITEM_FIELD__TAMP_IER_ITAMP1IE </item>
//    <item> SFDITEM_FIELD__TAMP_IER_ITAMP3IE </item>
//    <item> SFDITEM_FIELD__TAMP_IER_ITAMP4IE </item>
//    <item> SFDITEM_FIELD__TAMP_IER_ITAMP5IE </item>
//    <item> SFDITEM_FIELD__TAMP_IER_ITAMP6IE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TAMP_SR  ---------------------------------
// SVD Line: 14857

unsigned int TAMP_SR __AT (0x4000B030);



// -------------------------------  Field Item: TAMP_SR_TAMP1F  -----------------------------------
// SVD Line: 14866

//  <item> SFDITEM_FIELD__TAMP_SR_TAMP1F
//    <name> TAMP1F </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000B030) TAMP1F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.0..0> TAMP1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_SR_TAMP2F  -----------------------------------
// SVD Line: 14872

//  <item> SFDITEM_FIELD__TAMP_SR_TAMP2F
//    <name> TAMP2F </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000B030) TAMP2F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.1..1> TAMP2F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_SR_ITAMP1F  ----------------------------------
// SVD Line: 14878

//  <item> SFDITEM_FIELD__TAMP_SR_ITAMP1F
//    <name> ITAMP1F </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000B030) ITAMP1F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.16..16> ITAMP1F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_SR_ITAMP3F  ----------------------------------
// SVD Line: 14884

//  <item> SFDITEM_FIELD__TAMP_SR_ITAMP3F
//    <name> ITAMP3F </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000B030) ITAMP3F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.18..18> ITAMP3F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_SR_ITAMP4F  ----------------------------------
// SVD Line: 14890

//  <item> SFDITEM_FIELD__TAMP_SR_ITAMP4F
//    <name> ITAMP4F </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000B030) ITAMP4F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.19..19> ITAMP4F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_SR_ITAMP5F  ----------------------------------
// SVD Line: 14896

//  <item> SFDITEM_FIELD__TAMP_SR_ITAMP5F
//    <name> ITAMP5F </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000B030) ITAMP5F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.20..20> ITAMP5F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_SR_ITAMP6F  ----------------------------------
// SVD Line: 14902

//  <item> SFDITEM_FIELD__TAMP_SR_ITAMP6F
//    <name> ITAMP6F </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000B030) ITAMP6F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.21..21> ITAMP6F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TAMP_SR_ITAMP7F  ----------------------------------
// SVD Line: 14908

//  <item> SFDITEM_FIELD__TAMP_SR_ITAMP7F
//    <name> ITAMP7F </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000B030) ITAMP7F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SR ) </loc>
//      <o.22..22> ITAMP7F
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TAMP_SR  ------------------------------------
// SVD Line: 14857

//  <rtree> SFDITEM_REG__TAMP_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000B030) TAMP status register </i>
//    <loc> ( (unsigned int)((TAMP_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TAMP_SR_TAMP1F </item>
//    <item> SFDITEM_FIELD__TAMP_SR_TAMP2F </item>
//    <item> SFDITEM_FIELD__TAMP_SR_ITAMP1F </item>
//    <item> SFDITEM_FIELD__TAMP_SR_ITAMP3F </item>
//    <item> SFDITEM_FIELD__TAMP_SR_ITAMP4F </item>
//    <item> SFDITEM_FIELD__TAMP_SR_ITAMP5F </item>
//    <item> SFDITEM_FIELD__TAMP_SR_ITAMP6F </item>
//    <item> SFDITEM_FIELD__TAMP_SR_ITAMP7F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TAMP_MISR  --------------------------------
// SVD Line: 14916

unsigned int TAMP_MISR __AT (0x4000B034);



// ------------------------------  Field Item: TAMP_MISR_TAMP1MF  ---------------------------------
// SVD Line: 14926

//  <item> SFDITEM_FIELD__TAMP_MISR_TAMP1MF
//    <name> TAMP1MF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000B034) TAMP1MF: </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_MISR ) </loc>
//      <o.0..0> TAMP1MF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_MISR_TAMP2MF  ---------------------------------
// SVD Line: 14932

//  <item> SFDITEM_FIELD__TAMP_MISR_TAMP2MF
//    <name> TAMP2MF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000B034) TAMP2MF </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_MISR ) </loc>
//      <o.1..1> TAMP2MF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TAMP_MISR_ITAMP1MF  ---------------------------------
// SVD Line: 14938

//  <item> SFDITEM_FIELD__TAMP_MISR_ITAMP1MF
//    <name> ITAMP1MF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000B034) ITAMP1MF </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_MISR ) </loc>
//      <o.16..16> ITAMP1MF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TAMP_MISR_ITAMP3MF  ---------------------------------
// SVD Line: 14944

//  <item> SFDITEM_FIELD__TAMP_MISR_ITAMP3MF
//    <name> ITAMP3MF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000B034) ITAMP3MF </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_MISR ) </loc>
//      <o.18..18> ITAMP3MF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TAMP_MISR_ITAMP4MF  ---------------------------------
// SVD Line: 14950

//  <item> SFDITEM_FIELD__TAMP_MISR_ITAMP4MF
//    <name> ITAMP4MF </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000B034) ITAMP4MF </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_MISR ) </loc>
//      <o.19..19> ITAMP4MF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TAMP_MISR_ITAMP5MF  ---------------------------------
// SVD Line: 14956

//  <item> SFDITEM_FIELD__TAMP_MISR_ITAMP5MF
//    <name> ITAMP5MF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000B034) ITAMP5MF </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_MISR ) </loc>
//      <o.20..20> ITAMP5MF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: TAMP_MISR_ITAMP6MF  ---------------------------------
// SVD Line: 14962

//  <item> SFDITEM_FIELD__TAMP_MISR_ITAMP6MF
//    <name> ITAMP6MF </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000B034) ITAMP6MF </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_MISR ) </loc>
//      <o.21..21> ITAMP6MF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TAMP_MISR  -----------------------------------
// SVD Line: 14916

//  <rtree> SFDITEM_REG__TAMP_MISR
//    <name> MISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000B034) TAMP masked interrupt status  register </i>
//    <loc> ( (unsigned int)((TAMP_MISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__TAMP_MISR_TAMP1MF </item>
//    <item> SFDITEM_FIELD__TAMP_MISR_TAMP2MF </item>
//    <item> SFDITEM_FIELD__TAMP_MISR_ITAMP1MF </item>
//    <item> SFDITEM_FIELD__TAMP_MISR_ITAMP3MF </item>
//    <item> SFDITEM_FIELD__TAMP_MISR_ITAMP4MF </item>
//    <item> SFDITEM_FIELD__TAMP_MISR_ITAMP5MF </item>
//    <item> SFDITEM_FIELD__TAMP_MISR_ITAMP6MF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TAMP_SCR  --------------------------------
// SVD Line: 14970

unsigned int TAMP_SCR __AT (0x4000B03C);



// ------------------------------  Field Item: TAMP_SCR_CTAMP1F  ----------------------------------
// SVD Line: 14979

//  <item> SFDITEM_FIELD__TAMP_SCR_CTAMP1F
//    <name> CTAMP1F </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x4000B03C) CTAMP1F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.0..0> CTAMP1F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_SCR_CTAMP2F  ----------------------------------
// SVD Line: 14985

//  <item> SFDITEM_FIELD__TAMP_SCR_CTAMP2F
//    <name> CTAMP2F </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x4000B03C) CTAMP2F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.1..1> CTAMP2F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_SCR_CITAMP1F  ---------------------------------
// SVD Line: 14991

//  <item> SFDITEM_FIELD__TAMP_SCR_CITAMP1F
//    <name> CITAMP1F </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x4000B03C) CITAMP1F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.16..16> CITAMP1F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_SCR_CITAMP3F  ---------------------------------
// SVD Line: 14997

//  <item> SFDITEM_FIELD__TAMP_SCR_CITAMP3F
//    <name> CITAMP3F </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x4000B03C) CITAMP3F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.18..18> CITAMP3F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_SCR_CITAMP4F  ---------------------------------
// SVD Line: 15003

//  <item> SFDITEM_FIELD__TAMP_SCR_CITAMP4F
//    <name> CITAMP4F </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x4000B03C) CITAMP4F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.19..19> CITAMP4F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_SCR_CITAMP5F  ---------------------------------
// SVD Line: 15009

//  <item> SFDITEM_FIELD__TAMP_SCR_CITAMP5F
//    <name> CITAMP5F </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x4000B03C) CITAMP5F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.20..20> CITAMP5F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_SCR_CITAMP6F  ---------------------------------
// SVD Line: 15015

//  <item> SFDITEM_FIELD__TAMP_SCR_CITAMP6F
//    <name> CITAMP6F </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x4000B03C) CITAMP6F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.21..21> CITAMP6F
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TAMP_SCR_CITAMP7F  ---------------------------------
// SVD Line: 15021

//  <item> SFDITEM_FIELD__TAMP_SCR_CITAMP7F
//    <name> CITAMP7F </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x4000B03C) CITAMP7F </i>
//    <check> 
//      <loc> ( (unsigned int) TAMP_SCR ) </loc>
//      <o.22..22> CITAMP7F
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TAMP_SCR  ------------------------------------
// SVD Line: 14970

//  <rtree> SFDITEM_REG__TAMP_SCR
//    <name> SCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000B03C) TAMP status clear register </i>
//    <loc> ( (unsigned int)((TAMP_SCR >> 0) & 0xFFFFFFFF), ((TAMP_SCR = (TAMP_SCR & ~(0x7D0003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7D0003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_SCR_CTAMP1F </item>
//    <item> SFDITEM_FIELD__TAMP_SCR_CTAMP2F </item>
//    <item> SFDITEM_FIELD__TAMP_SCR_CITAMP1F </item>
//    <item> SFDITEM_FIELD__TAMP_SCR_CITAMP3F </item>
//    <item> SFDITEM_FIELD__TAMP_SCR_CITAMP4F </item>
//    <item> SFDITEM_FIELD__TAMP_SCR_CITAMP5F </item>
//    <item> SFDITEM_FIELD__TAMP_SCR_CITAMP6F </item>
//    <item> SFDITEM_FIELD__TAMP_SCR_CITAMP7F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TAMP_BKP0R  -------------------------------
// SVD Line: 15029

unsigned int TAMP_BKP0R __AT (0x4000B100);



// -------------------------------  Field Item: TAMP_BKP0R_BKP  -----------------------------------
// SVD Line: 15038

//  <item> SFDITEM_FIELD__TAMP_BKP0R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B100) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((TAMP_BKP0R >> 0) & 0xFFFFFFFF), ((TAMP_BKP0R = (TAMP_BKP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TAMP_BKP0R  -----------------------------------
// SVD Line: 15029

//  <rtree> SFDITEM_REG__TAMP_BKP0R
//    <name> BKP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B100) TAMP backup register </i>
//    <loc> ( (unsigned int)((TAMP_BKP0R >> 0) & 0xFFFFFFFF), ((TAMP_BKP0R = (TAMP_BKP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_BKP0R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TAMP_BKP1R  -------------------------------
// SVD Line: 15046

unsigned int TAMP_BKP1R __AT (0x4000B104);



// -------------------------------  Field Item: TAMP_BKP1R_BKP  -----------------------------------
// SVD Line: 15055

//  <item> SFDITEM_FIELD__TAMP_BKP1R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B104) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((TAMP_BKP1R >> 0) & 0xFFFFFFFF), ((TAMP_BKP1R = (TAMP_BKP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TAMP_BKP1R  -----------------------------------
// SVD Line: 15046

//  <rtree> SFDITEM_REG__TAMP_BKP1R
//    <name> BKP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B104) TAMP backup register </i>
//    <loc> ( (unsigned int)((TAMP_BKP1R >> 0) & 0xFFFFFFFF), ((TAMP_BKP1R = (TAMP_BKP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_BKP1R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TAMP_BKP2R  -------------------------------
// SVD Line: 15063

unsigned int TAMP_BKP2R __AT (0x4000B108);



// -------------------------------  Field Item: TAMP_BKP2R_BKP  -----------------------------------
// SVD Line: 15072

//  <item> SFDITEM_FIELD__TAMP_BKP2R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B108) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((TAMP_BKP2R >> 0) & 0xFFFFFFFF), ((TAMP_BKP2R = (TAMP_BKP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TAMP_BKP2R  -----------------------------------
// SVD Line: 15063

//  <rtree> SFDITEM_REG__TAMP_BKP2R
//    <name> BKP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B108) TAMP backup register </i>
//    <loc> ( (unsigned int)((TAMP_BKP2R >> 0) & 0xFFFFFFFF), ((TAMP_BKP2R = (TAMP_BKP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_BKP2R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TAMP_BKP3R  -------------------------------
// SVD Line: 15080

unsigned int TAMP_BKP3R __AT (0x4000B10C);



// -------------------------------  Field Item: TAMP_BKP3R_BKP  -----------------------------------
// SVD Line: 15089

//  <item> SFDITEM_FIELD__TAMP_BKP3R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B10C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((TAMP_BKP3R >> 0) & 0xFFFFFFFF), ((TAMP_BKP3R = (TAMP_BKP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TAMP_BKP3R  -----------------------------------
// SVD Line: 15080

//  <rtree> SFDITEM_REG__TAMP_BKP3R
//    <name> BKP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B10C) TAMP backup register </i>
//    <loc> ( (unsigned int)((TAMP_BKP3R >> 0) & 0xFFFFFFFF), ((TAMP_BKP3R = (TAMP_BKP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_BKP3R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TAMP_BKP4R  -------------------------------
// SVD Line: 15097

unsigned int TAMP_BKP4R __AT (0x4000B110);



// -------------------------------  Field Item: TAMP_BKP4R_BKP  -----------------------------------
// SVD Line: 15106

//  <item> SFDITEM_FIELD__TAMP_BKP4R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B110) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((TAMP_BKP4R >> 0) & 0xFFFFFFFF), ((TAMP_BKP4R = (TAMP_BKP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TAMP_BKP4R  -----------------------------------
// SVD Line: 15097

//  <rtree> SFDITEM_REG__TAMP_BKP4R
//    <name> BKP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000B110) TAMP backup register </i>
//    <loc> ( (unsigned int)((TAMP_BKP4R >> 0) & 0xFFFFFFFF), ((TAMP_BKP4R = (TAMP_BKP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TAMP_BKP4R_BKP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TAMP  -------------------------------------
// SVD Line: 14658

//  <view> TAMP
//    <name> TAMP </name>
//    <item> SFDITEM_REG__TAMP_CR1 </item>
//    <item> SFDITEM_REG__TAMP_CR2 </item>
//    <item> SFDITEM_REG__TAMP_FLTCR </item>
//    <item> SFDITEM_REG__TAMP_IER </item>
//    <item> SFDITEM_REG__TAMP_SR </item>
//    <item> SFDITEM_REG__TAMP_MISR </item>
//    <item> SFDITEM_REG__TAMP_SCR </item>
//    <item> SFDITEM_REG__TAMP_BKP0R </item>
//    <item> SFDITEM_REG__TAMP_BKP1R </item>
//    <item> SFDITEM_REG__TAMP_BKP2R </item>
//    <item> SFDITEM_REG__TAMP_BKP3R </item>
//    <item> SFDITEM_REG__TAMP_BKP4R </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPTIM1_ISR  -------------------------------
// SVD Line: 15127

unsigned int LPTIM1_ISR __AT (0x40007C00);



// -------------------------------  Field Item: LPTIM1_ISR_DOWN  ----------------------------------
// SVD Line: 15136

//  <item> SFDITEM_FIELD__LPTIM1_ISR_DOWN
//    <name> DOWN </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40007C00) Counter direction change up to  down </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.6..6> DOWN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPTIM1_ISR_UP  -----------------------------------
// SVD Line: 15143

//  <item> SFDITEM_FIELD__LPTIM1_ISR_UP
//    <name> UP </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40007C00) Counter direction change down to  up </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.5..5> UP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_ISR_ARROK  ----------------------------------
// SVD Line: 15150

//  <item> SFDITEM_FIELD__LPTIM1_ISR_ARROK
//    <name> ARROK </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40007C00) Autoreload register update  OK </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.4..4> ARROK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_ISR_CMPOK  ----------------------------------
// SVD Line: 15157

//  <item> SFDITEM_FIELD__LPTIM1_ISR_CMPOK
//    <name> CMPOK </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40007C00) Compare register update OK </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.3..3> CMPOK
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_ISR_EXTTRIG  ---------------------------------
// SVD Line: 15163

//  <item> SFDITEM_FIELD__LPTIM1_ISR_EXTTRIG
//    <name> EXTTRIG </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40007C00) External trigger edge  event </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.2..2> EXTTRIG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM1_ISR_ARRM  ----------------------------------
// SVD Line: 15170

//  <item> SFDITEM_FIELD__LPTIM1_ISR_ARRM
//    <name> ARRM </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007C00) Autoreload match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.1..1> ARRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM1_ISR_CMPM  ----------------------------------
// SVD Line: 15176

//  <item> SFDITEM_FIELD__LPTIM1_ISR_CMPM
//    <name> CMPM </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40007C00) Compare match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.0..0> CMPM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ISR  -----------------------------------
// SVD Line: 15127

//  <rtree> SFDITEM_REG__LPTIM1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C00) Interrupt and Status Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_DOWN </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_UP </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_ARROK </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_CMPOK </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_EXTTRIG </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_ARRM </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_CMPM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_ICR  -------------------------------
// SVD Line: 15184

unsigned int LPTIM1_ICR __AT (0x40007C04);



// ------------------------------  Field Item: LPTIM1_ICR_DOWNCF  ---------------------------------
// SVD Line: 15193

//  <item> SFDITEM_FIELD__LPTIM1_ICR_DOWNCF
//    <name> DOWNCF </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40007C04) Direction change to down Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.6..6> DOWNCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM1_ICR_UPCF  ----------------------------------
// SVD Line: 15200

//  <item> SFDITEM_FIELD__LPTIM1_ICR_UPCF
//    <name> UPCF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40007C04) Direction change to UP Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.5..5> UPCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_ICR_ARROKCF  ---------------------------------
// SVD Line: 15207

//  <item> SFDITEM_FIELD__LPTIM1_ICR_ARROKCF
//    <name> ARROKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40007C04) Autoreload register update OK Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.4..4> ARROKCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_ICR_CMPOKCF  ---------------------------------
// SVD Line: 15214

//  <item> SFDITEM_FIELD__LPTIM1_ICR_CMPOKCF
//    <name> CMPOKCF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40007C04) Compare register update OK Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.3..3> CMPOKCF
//    </check>
//  </item>
//  


// ----------------------------  Field Item: LPTIM1_ICR_EXTTRIGCF  --------------------------------
// SVD Line: 15221

//  <item> SFDITEM_FIELD__LPTIM1_ICR_EXTTRIGCF
//    <name> EXTTRIGCF </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40007C04) External trigger valid edge Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.2..2> EXTTRIGCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_ICR_ARRMCF  ---------------------------------
// SVD Line: 15228

//  <item> SFDITEM_FIELD__LPTIM1_ICR_ARRMCF
//    <name> ARRMCF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007C04) Autoreload match Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.1..1> ARRMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_ICR_CMPMCF  ---------------------------------
// SVD Line: 15235

//  <item> SFDITEM_FIELD__LPTIM1_ICR_CMPMCF
//    <name> CMPMCF </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40007C04) compare match Clear Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.0..0> CMPMCF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ICR  -----------------------------------
// SVD Line: 15184

//  <rtree> SFDITEM_REG__LPTIM1_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007C04) Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ICR >> 0) & 0xFFFFFFFF), ((LPTIM1_ICR = (LPTIM1_ICR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_DOWNCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_UPCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_ARROKCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_CMPOKCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_EXTTRIGCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_ARRMCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_CMPMCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_IER  -------------------------------
// SVD Line: 15243

unsigned int LPTIM1_IER __AT (0x40007C08);



// ------------------------------  Field Item: LPTIM1_IER_DOWNIE  ---------------------------------
// SVD Line: 15252

//  <item> SFDITEM_FIELD__LPTIM1_IER_DOWNIE
//    <name> DOWNIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007C08) Direction change to down Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.6..6> DOWNIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM1_IER_UPIE  ----------------------------------
// SVD Line: 15259

//  <item> SFDITEM_FIELD__LPTIM1_IER_UPIE
//    <name> UPIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007C08) Direction change to UP Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.5..5> UPIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_IER_ARROKIE  ---------------------------------
// SVD Line: 15266

//  <item> SFDITEM_FIELD__LPTIM1_IER_ARROKIE
//    <name> ARROKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C08) Autoreload register update OK Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.4..4> ARROKIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_IER_CMPOKIE  ---------------------------------
// SVD Line: 15273

//  <item> SFDITEM_FIELD__LPTIM1_IER_CMPOKIE
//    <name> CMPOKIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C08) Compare register update OK Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.3..3> CMPOKIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: LPTIM1_IER_EXTTRIGIE  --------------------------------
// SVD Line: 15280

//  <item> SFDITEM_FIELD__LPTIM1_IER_EXTTRIGIE
//    <name> EXTTRIGIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C08) External trigger valid edge Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.2..2> EXTTRIGIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_IER_ARRMIE  ---------------------------------
// SVD Line: 15287

//  <item> SFDITEM_FIELD__LPTIM1_IER_ARRMIE
//    <name> ARRMIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C08) Autoreload match Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.1..1> ARRMIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_IER_CMPMIE  ---------------------------------
// SVD Line: 15294

//  <item> SFDITEM_FIELD__LPTIM1_IER_CMPMIE
//    <name> CMPMIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C08) Compare match Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.0..0> CMPMIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_IER  -----------------------------------
// SVD Line: 15243

//  <rtree> SFDITEM_REG__LPTIM1_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C08) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPTIM1_IER >> 0) & 0xFFFFFFFF), ((LPTIM1_IER = (LPTIM1_IER & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_IER_DOWNIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_UPIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_ARROKIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_CMPOKIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_EXTTRIGIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_ARRMIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_CMPMIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM1_CFGR  -------------------------------
// SVD Line: 15303

unsigned int LPTIM1_CFGR __AT (0x40007C0C);



// -------------------------------  Field Item: LPTIM1_CFGR_ENC  ----------------------------------
// SVD Line: 15312

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_ENC
//    <name> ENC </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007C0C) Encoder mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.24..24> ENC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: LPTIM1_CFGR_COUNTMODE  -------------------------------
// SVD Line: 15318

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_COUNTMODE
//    <name> COUNTMODE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40007C0C) counter mode enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.23..23> COUNTMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_PRELOAD  --------------------------------
// SVD Line: 15324

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_PRELOAD
//    <name> PRELOAD </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C0C) Registers update mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.22..22> PRELOAD
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_WAVPOL  ---------------------------------
// SVD Line: 15330

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_WAVPOL
//    <name> WAVPOL </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007C0C) Waveform shape polarity </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.21..21> WAVPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CFGR_WAVE  ----------------------------------
// SVD Line: 15336

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_WAVE
//    <name> WAVE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007C0C) Waveform shape </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.20..20> WAVE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_TIMOUT  ---------------------------------
// SVD Line: 15342

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_TIMOUT
//    <name> TIMOUT </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007C0C) Timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.19..19> TIMOUT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_TRIGEN  ---------------------------------
// SVD Line: 15348

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_TRIGEN
//    <name> TRIGEN </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x40007C0C) Trigger enable and  polarity </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 17) & 0x3), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_TRIGSEL  --------------------------------
// SVD Line: 15355

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_TRIGSEL
//    <name> TRIGSEL </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40007C0C) Trigger selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 13) & 0x7), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CFGR_PRESC  ---------------------------------
// SVD Line: 15361

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40007C0C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 9) & 0x7), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_TRGFLT  ---------------------------------
// SVD Line: 15367

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_TRGFLT
//    <name> TRGFLT </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40007C0C) Configurable digital filter for  trigger </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 6) & 0x3), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CFGR_CKFLT  ---------------------------------
// SVD Line: 15374

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_CKFLT
//    <name> CKFLT </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x40007C0C) Configurable digital filter for external  clock </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 3) & 0x3), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CFGR_CKPOL  ---------------------------------
// SVD Line: 15381

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x40007C0C) Clock Polarity </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 1) & 0x3), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CFGR_CKSEL  ---------------------------------
// SVD Line: 15387

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_CKSEL
//    <name> CKSEL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C0C) Clock selector </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.0..0> CKSEL
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_CFGR  ----------------------------------
// SVD Line: 15303

//  <rtree> SFDITEM_REG__LPTIM1_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C0C) Configuration Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CFGR >> 0) & 0xFFFFFFFF), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x1FEEEDFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FEEEDF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_ENC </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_COUNTMODE </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_PRELOAD </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_WAVPOL </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_WAVE </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_TIMOUT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_TRIGEN </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_TRIGSEL </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_PRESC </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_TRGFLT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_CKFLT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_CKSEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_CR  --------------------------------
// SVD Line: 15395

unsigned int LPTIM1_CR __AT (0x40007C10);



// ------------------------------  Field Item: LPTIM1_CR_RSTARE  ----------------------------------
// SVD Line: 15404

//  <item> SFDITEM_FIELD__LPTIM1_CR_RSTARE
//    <name> RSTARE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C10) Reset after read enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.4..4> RSTARE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CR_COUNTRST  ---------------------------------
// SVD Line: 15410

//  <item> SFDITEM_FIELD__LPTIM1_CR_COUNTRST
//    <name> COUNTRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C10) Counter reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.3..3> COUNTRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_CNTSTRT  ---------------------------------
// SVD Line: 15416

//  <item> SFDITEM_FIELD__LPTIM1_CR_CNTSTRT
//    <name> CNTSTRT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C10) Timer start in continuous  mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.2..2> CNTSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_SNGSTRT  ---------------------------------
// SVD Line: 15423

//  <item> SFDITEM_FIELD__LPTIM1_CR_SNGSTRT
//    <name> SNGSTRT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C10) LPTIM start in single mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.1..1> SNGSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_ENABLE  ----------------------------------
// SVD Line: 15429

//  <item> SFDITEM_FIELD__LPTIM1_CR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C10) LPTIM Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM1_CR  -----------------------------------
// SVD Line: 15395

//  <rtree> SFDITEM_REG__LPTIM1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C10) Control Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CR >> 0) & 0xFFFFFFFF), ((LPTIM1_CR = (LPTIM1_CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CR_RSTARE </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_COUNTRST </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_CNTSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_SNGSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_ENABLE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_CMP  -------------------------------
// SVD Line: 15437

unsigned int LPTIM1_CMP __AT (0x40007C14);



// -------------------------------  Field Item: LPTIM1_CMP_CMP  -----------------------------------
// SVD Line: 15446

//  <item> SFDITEM_FIELD__LPTIM1_CMP_CMP
//    <name> CMP </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C14) Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM1_CMP >> 0) & 0xFFFF), ((LPTIM1_CMP = (LPTIM1_CMP & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_CMP  -----------------------------------
// SVD Line: 15437

//  <rtree> SFDITEM_REG__LPTIM1_CMP
//    <name> CMP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C14) Compare Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CMP >> 0) & 0xFFFFFFFF), ((LPTIM1_CMP = (LPTIM1_CMP & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CMP_CMP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_ARR  -------------------------------
// SVD Line: 15454

unsigned int LPTIM1_ARR __AT (0x40007C18);



// -------------------------------  Field Item: LPTIM1_ARR_ARR  -----------------------------------
// SVD Line: 15463

//  <item> SFDITEM_FIELD__LPTIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C18) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM1_ARR >> 0) & 0xFFFF), ((LPTIM1_ARR = (LPTIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ARR  -----------------------------------
// SVD Line: 15454

//  <rtree> SFDITEM_REG__LPTIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C18) Autoreload Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ARR >> 0) & 0xFFFFFFFF), ((LPTIM1_ARR = (LPTIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_CNT  -------------------------------
// SVD Line: 15471

unsigned int LPTIM1_CNT __AT (0x40007C1C);



// -------------------------------  Field Item: LPTIM1_CNT_CNT  -----------------------------------
// SVD Line: 15480

//  <item> SFDITEM_FIELD__LPTIM1_CNT_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40007C1C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM1_CNT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_CNT  -----------------------------------
// SVD Line: 15471

//  <rtree> SFDITEM_REG__LPTIM1_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C1C) Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CNT_CNT </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM1_CFGR2  ------------------------------
// SVD Line: 15488

unsigned int LPTIM1_CFGR2 __AT (0x40007C24);



// -----------------------------  Field Item: LPTIM1_CFGR2_IN2SEL  --------------------------------
// SVD Line: 15497

//  <item> SFDITEM_FIELD__LPTIM1_CFGR2_IN2SEL
//    <name> IN2SEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40007C24) LPTIM1 Input 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR2 >> 4) & 0x3), ((LPTIM1_CFGR2 = (LPTIM1_CFGR2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR2_IN1SEL  --------------------------------
// SVD Line: 15503

//  <item> SFDITEM_FIELD__LPTIM1_CFGR2_IN1SEL
//    <name> IN1SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40007C24) LPTIMx Input 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR2 >> 0) & 0x3), ((LPTIM1_CFGR2 = (LPTIM1_CFGR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: LPTIM1_CFGR2  ----------------------------------
// SVD Line: 15488

//  <rtree> SFDITEM_REG__LPTIM1_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C24) LPTIM configuration register 2 </i>
//    <loc> ( (unsigned int)((LPTIM1_CFGR2 >> 0) & 0xFFFFFFFF), ((LPTIM1_CFGR2 = (LPTIM1_CFGR2 & ~(0x33UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR2_IN2SEL </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR2_IN1SEL </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPTIM1  ------------------------------------
// SVD Line: 15116

//  <view> LPTIM1
//    <name> LPTIM1 </name>
//    <item> SFDITEM_REG__LPTIM1_ISR </item>
//    <item> SFDITEM_REG__LPTIM1_ICR </item>
//    <item> SFDITEM_REG__LPTIM1_IER </item>
//    <item> SFDITEM_REG__LPTIM1_CFGR </item>
//    <item> SFDITEM_REG__LPTIM1_CR </item>
//    <item> SFDITEM_REG__LPTIM1_CMP </item>
//    <item> SFDITEM_REG__LPTIM1_ARR </item>
//    <item> SFDITEM_REG__LPTIM1_CNT </item>
//    <item> SFDITEM_REG__LPTIM1_CFGR2 </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPTIM2_ISR  -------------------------------
// SVD Line: 15127

unsigned int LPTIM2_ISR __AT (0x40009400);



// -------------------------------  Field Item: LPTIM2_ISR_DOWN  ----------------------------------
// SVD Line: 15136

//  <item> SFDITEM_FIELD__LPTIM2_ISR_DOWN
//    <name> DOWN </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40009400) Counter direction change up to  down </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ISR ) </loc>
//      <o.6..6> DOWN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPTIM2_ISR_UP  -----------------------------------
// SVD Line: 15143

//  <item> SFDITEM_FIELD__LPTIM2_ISR_UP
//    <name> UP </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40009400) Counter direction change down to  up </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ISR ) </loc>
//      <o.5..5> UP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_ISR_ARROK  ----------------------------------
// SVD Line: 15150

//  <item> SFDITEM_FIELD__LPTIM2_ISR_ARROK
//    <name> ARROK </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40009400) Autoreload register update  OK </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ISR ) </loc>
//      <o.4..4> ARROK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_ISR_CMPOK  ----------------------------------
// SVD Line: 15157

//  <item> SFDITEM_FIELD__LPTIM2_ISR_CMPOK
//    <name> CMPOK </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40009400) Compare register update OK </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ISR ) </loc>
//      <o.3..3> CMPOK
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_ISR_EXTTRIG  ---------------------------------
// SVD Line: 15163

//  <item> SFDITEM_FIELD__LPTIM2_ISR_EXTTRIG
//    <name> EXTTRIG </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40009400) External trigger edge  event </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ISR ) </loc>
//      <o.2..2> EXTTRIG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM2_ISR_ARRM  ----------------------------------
// SVD Line: 15170

//  <item> SFDITEM_FIELD__LPTIM2_ISR_ARRM
//    <name> ARRM </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40009400) Autoreload match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ISR ) </loc>
//      <o.1..1> ARRM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM2_ISR_CMPM  ----------------------------------
// SVD Line: 15176

//  <item> SFDITEM_FIELD__LPTIM2_ISR_CMPM
//    <name> CMPM </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40009400) Compare match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ISR ) </loc>
//      <o.0..0> CMPM
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM2_ISR  -----------------------------------
// SVD Line: 15127

//  <rtree> SFDITEM_REG__LPTIM2_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40009400) Interrupt and Status Register </i>
//    <loc> ( (unsigned int)((LPTIM2_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_ISR_DOWN </item>
//    <item> SFDITEM_FIELD__LPTIM2_ISR_UP </item>
//    <item> SFDITEM_FIELD__LPTIM2_ISR_ARROK </item>
//    <item> SFDITEM_FIELD__LPTIM2_ISR_CMPOK </item>
//    <item> SFDITEM_FIELD__LPTIM2_ISR_EXTTRIG </item>
//    <item> SFDITEM_FIELD__LPTIM2_ISR_ARRM </item>
//    <item> SFDITEM_FIELD__LPTIM2_ISR_CMPM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM2_ICR  -------------------------------
// SVD Line: 15184

unsigned int LPTIM2_ICR __AT (0x40009404);



// ------------------------------  Field Item: LPTIM2_ICR_DOWNCF  ---------------------------------
// SVD Line: 15193

//  <item> SFDITEM_FIELD__LPTIM2_ICR_DOWNCF
//    <name> DOWNCF </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40009404) Direction change to down Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ICR ) </loc>
//      <o.6..6> DOWNCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM2_ICR_UPCF  ----------------------------------
// SVD Line: 15200

//  <item> SFDITEM_FIELD__LPTIM2_ICR_UPCF
//    <name> UPCF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40009404) Direction change to UP Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ICR ) </loc>
//      <o.5..5> UPCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_ICR_ARROKCF  ---------------------------------
// SVD Line: 15207

//  <item> SFDITEM_FIELD__LPTIM2_ICR_ARROKCF
//    <name> ARROKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40009404) Autoreload register update OK Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ICR ) </loc>
//      <o.4..4> ARROKCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_ICR_CMPOKCF  ---------------------------------
// SVD Line: 15214

//  <item> SFDITEM_FIELD__LPTIM2_ICR_CMPOKCF
//    <name> CMPOKCF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40009404) Compare register update OK Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ICR ) </loc>
//      <o.3..3> CMPOKCF
//    </check>
//  </item>
//  


// ----------------------------  Field Item: LPTIM2_ICR_EXTTRIGCF  --------------------------------
// SVD Line: 15221

//  <item> SFDITEM_FIELD__LPTIM2_ICR_EXTTRIGCF
//    <name> EXTTRIGCF </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40009404) External trigger valid edge Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ICR ) </loc>
//      <o.2..2> EXTTRIGCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_ICR_ARRMCF  ---------------------------------
// SVD Line: 15228

//  <item> SFDITEM_FIELD__LPTIM2_ICR_ARRMCF
//    <name> ARRMCF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40009404) Autoreload match Clear  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ICR ) </loc>
//      <o.1..1> ARRMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_ICR_CMPMCF  ---------------------------------
// SVD Line: 15235

//  <item> SFDITEM_FIELD__LPTIM2_ICR_CMPMCF
//    <name> CMPMCF </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40009404) compare match Clear Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_ICR ) </loc>
//      <o.0..0> CMPMCF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM2_ICR  -----------------------------------
// SVD Line: 15184

//  <rtree> SFDITEM_REG__LPTIM2_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40009404) Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((LPTIM2_ICR >> 0) & 0xFFFFFFFF), ((LPTIM2_ICR = (LPTIM2_ICR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_ICR_DOWNCF </item>
//    <item> SFDITEM_FIELD__LPTIM2_ICR_UPCF </item>
//    <item> SFDITEM_FIELD__LPTIM2_ICR_ARROKCF </item>
//    <item> SFDITEM_FIELD__LPTIM2_ICR_CMPOKCF </item>
//    <item> SFDITEM_FIELD__LPTIM2_ICR_EXTTRIGCF </item>
//    <item> SFDITEM_FIELD__LPTIM2_ICR_ARRMCF </item>
//    <item> SFDITEM_FIELD__LPTIM2_ICR_CMPMCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM2_IER  -------------------------------
// SVD Line: 15243

unsigned int LPTIM2_IER __AT (0x40009408);



// ------------------------------  Field Item: LPTIM2_IER_DOWNIE  ---------------------------------
// SVD Line: 15252

//  <item> SFDITEM_FIELD__LPTIM2_IER_DOWNIE
//    <name> DOWNIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40009408) Direction change to down Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_IER ) </loc>
//      <o.6..6> DOWNIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPTIM2_IER_UPIE  ----------------------------------
// SVD Line: 15259

//  <item> SFDITEM_FIELD__LPTIM2_IER_UPIE
//    <name> UPIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40009408) Direction change to UP Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_IER ) </loc>
//      <o.5..5> UPIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_IER_ARROKIE  ---------------------------------
// SVD Line: 15266

//  <item> SFDITEM_FIELD__LPTIM2_IER_ARROKIE
//    <name> ARROKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40009408) Autoreload register update OK Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_IER ) </loc>
//      <o.4..4> ARROKIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_IER_CMPOKIE  ---------------------------------
// SVD Line: 15273

//  <item> SFDITEM_FIELD__LPTIM2_IER_CMPOKIE
//    <name> CMPOKIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40009408) Compare register update OK Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_IER ) </loc>
//      <o.3..3> CMPOKIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: LPTIM2_IER_EXTTRIGIE  --------------------------------
// SVD Line: 15280

//  <item> SFDITEM_FIELD__LPTIM2_IER_EXTTRIGIE
//    <name> EXTTRIGIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40009408) External trigger valid edge Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_IER ) </loc>
//      <o.2..2> EXTTRIGIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_IER_ARRMIE  ---------------------------------
// SVD Line: 15287

//  <item> SFDITEM_FIELD__LPTIM2_IER_ARRMIE
//    <name> ARRMIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40009408) Autoreload match Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_IER ) </loc>
//      <o.1..1> ARRMIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_IER_CMPMIE  ---------------------------------
// SVD Line: 15294

//  <item> SFDITEM_FIELD__LPTIM2_IER_CMPMIE
//    <name> CMPMIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40009408) Compare match Interrupt  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_IER ) </loc>
//      <o.0..0> CMPMIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM2_IER  -----------------------------------
// SVD Line: 15243

//  <rtree> SFDITEM_REG__LPTIM2_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40009408) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPTIM2_IER >> 0) & 0xFFFFFFFF), ((LPTIM2_IER = (LPTIM2_IER & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_IER_DOWNIE </item>
//    <item> SFDITEM_FIELD__LPTIM2_IER_UPIE </item>
//    <item> SFDITEM_FIELD__LPTIM2_IER_ARROKIE </item>
//    <item> SFDITEM_FIELD__LPTIM2_IER_CMPOKIE </item>
//    <item> SFDITEM_FIELD__LPTIM2_IER_EXTTRIGIE </item>
//    <item> SFDITEM_FIELD__LPTIM2_IER_ARRMIE </item>
//    <item> SFDITEM_FIELD__LPTIM2_IER_CMPMIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM2_CFGR  -------------------------------
// SVD Line: 15303

unsigned int LPTIM2_CFGR __AT (0x4000940C);



// -------------------------------  Field Item: LPTIM2_CFGR_ENC  ----------------------------------
// SVD Line: 15312

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_ENC
//    <name> ENC </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000940C) Encoder mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CFGR ) </loc>
//      <o.24..24> ENC
//    </check>
//  </item>
//  


// ----------------------------  Field Item: LPTIM2_CFGR_COUNTMODE  -------------------------------
// SVD Line: 15318

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_COUNTMODE
//    <name> COUNTMODE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000940C) counter mode enabled </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CFGR ) </loc>
//      <o.23..23> COUNTMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CFGR_PRELOAD  --------------------------------
// SVD Line: 15324

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_PRELOAD
//    <name> PRELOAD </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000940C) Registers update mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CFGR ) </loc>
//      <o.22..22> PRELOAD
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CFGR_WAVPOL  ---------------------------------
// SVD Line: 15330

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_WAVPOL
//    <name> WAVPOL </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000940C) Waveform shape polarity </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CFGR ) </loc>
//      <o.21..21> WAVPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CFGR_WAVE  ----------------------------------
// SVD Line: 15336

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_WAVE
//    <name> WAVE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000940C) Waveform shape </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CFGR ) </loc>
//      <o.20..20> WAVE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CFGR_TIMOUT  ---------------------------------
// SVD Line: 15342

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_TIMOUT
//    <name> TIMOUT </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000940C) Timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CFGR ) </loc>
//      <o.19..19> TIMOUT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CFGR_TRIGEN  ---------------------------------
// SVD Line: 15348

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_TRIGEN
//    <name> TRIGEN </name>
//    <rw> 
//    <i> [Bits 18..17] RW (@ 0x4000940C) Trigger enable and  polarity </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR >> 17) & 0x3), ((LPTIM2_CFGR = (LPTIM2_CFGR & ~(0x3UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CFGR_TRIGSEL  --------------------------------
// SVD Line: 15355

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_TRIGSEL
//    <name> TRIGSEL </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x4000940C) Trigger selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR >> 13) & 0x7), ((LPTIM2_CFGR = (LPTIM2_CFGR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CFGR_PRESC  ---------------------------------
// SVD Line: 15361

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x4000940C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR >> 9) & 0x7), ((LPTIM2_CFGR = (LPTIM2_CFGR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CFGR_TRGFLT  ---------------------------------
// SVD Line: 15367

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_TRGFLT
//    <name> TRGFLT </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4000940C) Configurable digital filter for  trigger </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR >> 6) & 0x3), ((LPTIM2_CFGR = (LPTIM2_CFGR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CFGR_CKFLT  ---------------------------------
// SVD Line: 15374

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_CKFLT
//    <name> CKFLT </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4000940C) Configurable digital filter for external  clock </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR >> 3) & 0x3), ((LPTIM2_CFGR = (LPTIM2_CFGR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CFGR_CKPOL  ---------------------------------
// SVD Line: 15381

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000940C) Clock Polarity </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR >> 1) & 0x3), ((LPTIM2_CFGR = (LPTIM2_CFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CFGR_CKSEL  ---------------------------------
// SVD Line: 15387

//  <item> SFDITEM_FIELD__LPTIM2_CFGR_CKSEL
//    <name> CKSEL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000940C) Clock selector </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CFGR ) </loc>
//      <o.0..0> CKSEL
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM2_CFGR  ----------------------------------
// SVD Line: 15303

//  <rtree> SFDITEM_REG__LPTIM2_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000940C) Configuration Register </i>
//    <loc> ( (unsigned int)((LPTIM2_CFGR >> 0) & 0xFFFFFFFF), ((LPTIM2_CFGR = (LPTIM2_CFGR & ~(0x1FEEEDFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FEEEDF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_ENC </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_COUNTMODE </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_PRELOAD </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_WAVPOL </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_WAVE </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_TIMOUT </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_TRIGEN </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_TRIGSEL </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_PRESC </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_TRGFLT </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_CKFLT </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR_CKSEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM2_CR  --------------------------------
// SVD Line: 15395

unsigned int LPTIM2_CR __AT (0x40009410);



// ------------------------------  Field Item: LPTIM2_CR_RSTARE  ----------------------------------
// SVD Line: 15404

//  <item> SFDITEM_FIELD__LPTIM2_CR_RSTARE
//    <name> RSTARE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40009410) Reset after read enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CR ) </loc>
//      <o.4..4> RSTARE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CR_COUNTRST  ---------------------------------
// SVD Line: 15410

//  <item> SFDITEM_FIELD__LPTIM2_CR_COUNTRST
//    <name> COUNTRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40009410) Counter reset </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CR ) </loc>
//      <o.3..3> COUNTRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CR_CNTSTRT  ---------------------------------
// SVD Line: 15416

//  <item> SFDITEM_FIELD__LPTIM2_CR_CNTSTRT
//    <name> CNTSTRT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40009410) Timer start in continuous  mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CR ) </loc>
//      <o.2..2> CNTSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CR_SNGSTRT  ---------------------------------
// SVD Line: 15423

//  <item> SFDITEM_FIELD__LPTIM2_CR_SNGSTRT
//    <name> SNGSTRT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40009410) LPTIM start in single mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CR ) </loc>
//      <o.1..1> SNGSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM2_CR_ENABLE  ----------------------------------
// SVD Line: 15429

//  <item> SFDITEM_FIELD__LPTIM2_CR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40009410) LPTIM Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM2_CR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM2_CR  -----------------------------------
// SVD Line: 15395

//  <rtree> SFDITEM_REG__LPTIM2_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40009410) Control Register </i>
//    <loc> ( (unsigned int)((LPTIM2_CR >> 0) & 0xFFFFFFFF), ((LPTIM2_CR = (LPTIM2_CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_CR_RSTARE </item>
//    <item> SFDITEM_FIELD__LPTIM2_CR_COUNTRST </item>
//    <item> SFDITEM_FIELD__LPTIM2_CR_CNTSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM2_CR_SNGSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM2_CR_ENABLE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM2_CMP  -------------------------------
// SVD Line: 15437

unsigned int LPTIM2_CMP __AT (0x40009414);



// -------------------------------  Field Item: LPTIM2_CMP_CMP  -----------------------------------
// SVD Line: 15446

//  <item> SFDITEM_FIELD__LPTIM2_CMP_CMP
//    <name> CMP </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40009414) Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM2_CMP >> 0) & 0xFFFF), ((LPTIM2_CMP = (LPTIM2_CMP & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM2_CMP  -----------------------------------
// SVD Line: 15437

//  <rtree> SFDITEM_REG__LPTIM2_CMP
//    <name> CMP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40009414) Compare Register </i>
//    <loc> ( (unsigned int)((LPTIM2_CMP >> 0) & 0xFFFFFFFF), ((LPTIM2_CMP = (LPTIM2_CMP & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_CMP_CMP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM2_ARR  -------------------------------
// SVD Line: 15454

unsigned int LPTIM2_ARR __AT (0x40009418);



// -------------------------------  Field Item: LPTIM2_ARR_ARR  -----------------------------------
// SVD Line: 15463

//  <item> SFDITEM_FIELD__LPTIM2_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40009418) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM2_ARR >> 0) & 0xFFFF), ((LPTIM2_ARR = (LPTIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM2_ARR  -----------------------------------
// SVD Line: 15454

//  <rtree> SFDITEM_REG__LPTIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40009418) Autoreload Register </i>
//    <loc> ( (unsigned int)((LPTIM2_ARR >> 0) & 0xFFFFFFFF), ((LPTIM2_ARR = (LPTIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM2_CNT  -------------------------------
// SVD Line: 15471

unsigned int LPTIM2_CNT __AT (0x4000941C);



// -------------------------------  Field Item: LPTIM2_CNT_CNT  -----------------------------------
// SVD Line: 15480

//  <item> SFDITEM_FIELD__LPTIM2_CNT_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4000941C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM2_CNT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM2_CNT  -----------------------------------
// SVD Line: 15471

//  <rtree> SFDITEM_REG__LPTIM2_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000941C) Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM2_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_CNT_CNT </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM2_CFGR2  ------------------------------
// SVD Line: 15488

unsigned int LPTIM2_CFGR2 __AT (0x40009424);



// -----------------------------  Field Item: LPTIM2_CFGR2_IN2SEL  --------------------------------
// SVD Line: 15497

//  <item> SFDITEM_FIELD__LPTIM2_CFGR2_IN2SEL
//    <name> IN2SEL </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40009424) LPTIM1 Input 2 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR2 >> 4) & 0x3), ((LPTIM2_CFGR2 = (LPTIM2_CFGR2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM2_CFGR2_IN1SEL  --------------------------------
// SVD Line: 15503

//  <item> SFDITEM_FIELD__LPTIM2_CFGR2_IN1SEL
//    <name> IN1SEL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40009424) LPTIMx Input 1 selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM2_CFGR2 >> 0) & 0x3), ((LPTIM2_CFGR2 = (LPTIM2_CFGR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: LPTIM2_CFGR2  ----------------------------------
// SVD Line: 15488

//  <rtree> SFDITEM_REG__LPTIM2_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40009424) LPTIM configuration register 2 </i>
//    <loc> ( (unsigned int)((LPTIM2_CFGR2 >> 0) & 0xFFFFFFFF), ((LPTIM2_CFGR2 = (LPTIM2_CFGR2 & ~(0x33UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x33) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR2_IN2SEL </item>
//    <item> SFDITEM_FIELD__LPTIM2_CFGR2_IN1SEL </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPTIM2  ------------------------------------
// SVD Line: 15513

//  <view> LPTIM2
//    <name> LPTIM2 </name>
//    <item> SFDITEM_REG__LPTIM2_ISR </item>
//    <item> SFDITEM_REG__LPTIM2_ICR </item>
//    <item> SFDITEM_REG__LPTIM2_IER </item>
//    <item> SFDITEM_REG__LPTIM2_CFGR </item>
//    <item> SFDITEM_REG__LPTIM2_CR </item>
//    <item> SFDITEM_REG__LPTIM2_CMP </item>
//    <item> SFDITEM_REG__LPTIM2_ARR </item>
//    <item> SFDITEM_REG__LPTIM2_CNT </item>
//    <item> SFDITEM_REG__LPTIM2_CFGR2 </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPUART_CR1  -------------------------------
// SVD Line: 15534

unsigned int LPUART_CR1 __AT (0x40008000);



// ------------------------------  Field Item: LPUART_CR1_RXFFIE  ---------------------------------
// SVD Line: 15543

//  <item> SFDITEM_FIELD__LPUART_CR1_RXFFIE
//    <name> RXFFIE </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40008000) RXFIFO Full interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.31..31> RXFFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_TXFEIE  ---------------------------------
// SVD Line: 15550

//  <item> SFDITEM_FIELD__LPUART_CR1_TXFEIE
//    <name> TXFEIE </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40008000) TXFIFO empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.30..30> TXFEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_FIFOEN  ---------------------------------
// SVD Line: 15557

//  <item> SFDITEM_FIELD__LPUART_CR1_FIFOEN
//    <name> FIFOEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40008000) FIFO mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.29..29> FIFOEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_M1  -----------------------------------
// SVD Line: 15563

//  <item> SFDITEM_FIELD__LPUART_CR1_M1
//    <name> M1 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40008000) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.28..28> M1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_DEAT  ----------------------------------
// SVD Line: 15569

//  <item> SFDITEM_FIELD__LPUART_CR1_DEAT
//    <name> DEAT </name>
//    <rw> 
//    <i> [Bits 25..21] RW (@ 0x40008000) DEAT0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR1 >> 21) & 0x1F), ((LPUART_CR1 = (LPUART_CR1 & ~(0x1FUL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_DEDT0  ----------------------------------
// SVD Line: 15575

//  <item> SFDITEM_FIELD__LPUART_CR1_DEDT0
//    <name> DEDT0 </name>
//    <rw> 
//    <i> [Bits 20..16] RW (@ 0x40008000) DEDT0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR1 >> 16) & 0x1F), ((LPUART_CR1 = (LPUART_CR1 & ~(0x1FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_CMIE  ----------------------------------
// SVD Line: 15581

//  <item> SFDITEM_FIELD__LPUART_CR1_CMIE
//    <name> CMIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40008000) Character match interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.14..14> CMIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_MME  -----------------------------------
// SVD Line: 15588

//  <item> SFDITEM_FIELD__LPUART_CR1_MME
//    <name> MME </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40008000) Mute mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.13..13> MME
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_M0  -----------------------------------
// SVD Line: 15594

//  <item> SFDITEM_FIELD__LPUART_CR1_M0
//    <name> M0 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40008000) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.12..12> M0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_WAKE  ----------------------------------
// SVD Line: 15600

//  <item> SFDITEM_FIELD__LPUART_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40008000) Receiver wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_PCE  -----------------------------------
// SVD Line: 15606

//  <item> SFDITEM_FIELD__LPUART_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008000) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_PS  -----------------------------------
// SVD Line: 15612

//  <item> SFDITEM_FIELD__LPUART_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008000) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_PEIE  ----------------------------------
// SVD Line: 15618

//  <item> SFDITEM_FIELD__LPUART_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008000) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_TXEIE  ----------------------------------
// SVD Line: 15624

//  <item> SFDITEM_FIELD__LPUART_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008000) interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_TCIE  ----------------------------------
// SVD Line: 15630

//  <item> SFDITEM_FIELD__LPUART_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008000) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_RXNEIE  ---------------------------------
// SVD Line: 15637

//  <item> SFDITEM_FIELD__LPUART_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40008000) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR1_IDLEIE  ---------------------------------
// SVD Line: 15643

//  <item> SFDITEM_FIELD__LPUART_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008000) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_TE  -----------------------------------
// SVD Line: 15649

//  <item> SFDITEM_FIELD__LPUART_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008000) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_RE  -----------------------------------
// SVD Line: 15655

//  <item> SFDITEM_FIELD__LPUART_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40008000) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR1_UESM  ----------------------------------
// SVD Line: 15661

//  <item> SFDITEM_FIELD__LPUART_CR1_UESM
//    <name> UESM </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40008000) USART enable in Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.1..1> UESM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_CR1_UE  -----------------------------------
// SVD Line: 15667

//  <item> SFDITEM_FIELD__LPUART_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008000) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR1 ) </loc>
//      <o.0..0> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_CR1  -----------------------------------
// SVD Line: 15534

//  <rtree> SFDITEM_REG__LPUART_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008000) Control register 1 </i>
//    <loc> ( (unsigned int)((LPUART_CR1 >> 0) & 0xFFFFFFFF), ((LPUART_CR1 = (LPUART_CR1 & ~(0xF3FF7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF3FF7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_CR1_RXFFIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_TXFEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_FIFOEN </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_M1 </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_DEAT </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_DEDT0 </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_CMIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_MME </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_M0 </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_PCE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_PS </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_TE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_RE </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_UESM </item>
//    <item> SFDITEM_FIELD__LPUART_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_CR2  -------------------------------
// SVD Line: 15675

unsigned int LPUART_CR2 __AT (0x40008004);



// ------------------------------  Field Item: LPUART_CR2_ADD4_7  ---------------------------------
// SVD Line: 15684

//  <item> SFDITEM_FIELD__LPUART_CR2_ADD4_7
//    <name> ADD4_7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40008004) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR2 >> 28) & 0xF), ((LPUART_CR2 = (LPUART_CR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR2_ADD0_3  ---------------------------------
// SVD Line: 15690

//  <item> SFDITEM_FIELD__LPUART_CR2_ADD0_3
//    <name> ADD0_3 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40008004) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR2 >> 24) & 0xF), ((LPUART_CR2 = (LPUART_CR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPUART_CR2_MSBFIRST  --------------------------------
// SVD Line: 15696

//  <item> SFDITEM_FIELD__LPUART_CR2_MSBFIRST
//    <name> MSBFIRST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40008004) Most significant bit first </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.19..19> MSBFIRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR2_TAINV  ----------------------------------
// SVD Line: 15702

//  <item> SFDITEM_FIELD__LPUART_CR2_TAINV
//    <name> TAINV </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40008004) Binary data inversion </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.18..18> TAINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR2_TXINV  ----------------------------------
// SVD Line: 15708

//  <item> SFDITEM_FIELD__LPUART_CR2_TXINV
//    <name> TXINV </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40008004) TX pin active level  inversion </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.17..17> TXINV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR2_RXINV  ----------------------------------
// SVD Line: 15715

//  <item> SFDITEM_FIELD__LPUART_CR2_RXINV
//    <name> RXINV </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40008004) RX pin active level  inversion </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.16..16> RXINV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR2_SWAP  ----------------------------------
// SVD Line: 15722

//  <item> SFDITEM_FIELD__LPUART_CR2_SWAP
//    <name> SWAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40008004) Swap TX/RX pins </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.15..15> SWAP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR2_STOP  ----------------------------------
// SVD Line: 15728

//  <item> SFDITEM_FIELD__LPUART_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40008004) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR2 >> 12) & 0x3), ((LPUART_CR2 = (LPUART_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR2_ADDM7  ----------------------------------
// SVD Line: 15734

//  <item> SFDITEM_FIELD__LPUART_CR2_ADDM7
//    <name> ADDM7 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40008004) 7-bit Address Detection/4-bit Address  Detection </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR2 ) </loc>
//      <o.4..4> ADDM7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_CR2  -----------------------------------
// SVD Line: 15675

//  <rtree> SFDITEM_REG__LPUART_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008004) Control register 2 </i>
//    <loc> ( (unsigned int)((LPUART_CR2 >> 0) & 0xFFFFFFFF), ((LPUART_CR2 = (LPUART_CR2 & ~(0xFF0FB010UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF0FB010) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_CR2_ADD4_7 </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_ADD0_3 </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_MSBFIRST </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_TAINV </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_TXINV </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_RXINV </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_SWAP </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_STOP </item>
//    <item> SFDITEM_FIELD__LPUART_CR2_ADDM7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_CR3  -------------------------------
// SVD Line: 15743

unsigned int LPUART_CR3 __AT (0x40008008);



// -----------------------------  Field Item: LPUART_CR3_TXFTCFG  ---------------------------------
// SVD Line: 15752

//  <item> SFDITEM_FIELD__LPUART_CR3_TXFTCFG
//    <name> TXFTCFG </name>
//    <rw> 
//    <i> [Bits 31..29] RW (@ 0x40008008) TXFIFO threshold  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR3 >> 29) & 0x7), ((LPUART_CR3 = (LPUART_CR3 & ~(0x7UL << 29 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 29 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_RXFTIE  ---------------------------------
// SVD Line: 15759

//  <item> SFDITEM_FIELD__LPUART_CR3_RXFTIE
//    <name> RXFTIE </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40008008) RXFIFO threshold interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.28..28> RXFTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPUART_CR3_RXFTCFG  ---------------------------------
// SVD Line: 15766

//  <item> SFDITEM_FIELD__LPUART_CR3_RXFTCFG
//    <name> RXFTCFG </name>
//    <rw> 
//    <i> [Bits 27..25] RW (@ 0x40008008) Receive FIFO threshold  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR3 >> 25) & 0x7), ((LPUART_CR3 = (LPUART_CR3 & ~(0x7UL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_TXFTIE  ---------------------------------
// SVD Line: 15773

//  <item> SFDITEM_FIELD__LPUART_CR3_TXFTIE
//    <name> TXFTIE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40008008) threshold interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.23..23> TXFTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_WUFIE  ----------------------------------
// SVD Line: 15779

//  <item> SFDITEM_FIELD__LPUART_CR3_WUFIE
//    <name> WUFIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40008008) Wakeup from Stop mode interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.22..22> WUFIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_WUS  -----------------------------------
// SVD Line: 15786

//  <item> SFDITEM_FIELD__LPUART_CR3_WUS
//    <name> WUS </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40008008) Wakeup from Stop mode interrupt flag  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_CR3 >> 20) & 0x3), ((LPUART_CR3 = (LPUART_CR3 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DEP  -----------------------------------
// SVD Line: 15793

//  <item> SFDITEM_FIELD__LPUART_CR3_DEP
//    <name> DEP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40008008) Driver enable polarity  selection </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.15..15> DEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DEM  -----------------------------------
// SVD Line: 15800

//  <item> SFDITEM_FIELD__LPUART_CR3_DEM
//    <name> DEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40008008) Driver enable mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.14..14> DEM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DDRE  ----------------------------------
// SVD Line: 15806

//  <item> SFDITEM_FIELD__LPUART_CR3_DDRE
//    <name> DDRE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40008008) DMA Disable on Reception  Error </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.13..13> DDRE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_OVRDIS  ---------------------------------
// SVD Line: 15813

//  <item> SFDITEM_FIELD__LPUART_CR3_OVRDIS
//    <name> OVRDIS </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40008008) Overrun Disable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.12..12> OVRDIS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_CTSIE  ----------------------------------
// SVD Line: 15819

//  <item> SFDITEM_FIELD__LPUART_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40008008) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_CTSE  ----------------------------------
// SVD Line: 15825

//  <item> SFDITEM_FIELD__LPUART_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40008008) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_RTSE  ----------------------------------
// SVD Line: 15831

//  <item> SFDITEM_FIELD__LPUART_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40008008) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DMAT  ----------------------------------
// SVD Line: 15837

//  <item> SFDITEM_FIELD__LPUART_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40008008) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_DMAR  ----------------------------------
// SVD Line: 15843

//  <item> SFDITEM_FIELD__LPUART_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40008008) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_CR3_HDSEL  ----------------------------------
// SVD Line: 15849

//  <item> SFDITEM_FIELD__LPUART_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40008008) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_CR3_EIE  -----------------------------------
// SVD Line: 15855

//  <item> SFDITEM_FIELD__LPUART_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40008008) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_CR3  -----------------------------------
// SVD Line: 15743

//  <rtree> SFDITEM_REG__LPUART_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008008) Control register 3 </i>
//    <loc> ( (unsigned int)((LPUART_CR3 >> 0) & 0xFFFFFFFF), ((LPUART_CR3 = (LPUART_CR3 & ~(0xFEF0F7C9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFEF0F7C9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_CR3_TXFTCFG </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_RXFTIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_RXFTCFG </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_TXFTIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_WUFIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_WUS </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DEP </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DEM </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DDRE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_OVRDIS </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__LPUART_CR3_EIE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_BRR  -------------------------------
// SVD Line: 15863

unsigned int LPUART_BRR __AT (0x4000800C);



// -------------------------------  Field Item: LPUART_BRR_BRR  -----------------------------------
// SVD Line: 15872

//  <item> SFDITEM_FIELD__LPUART_BRR_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 19..0] RW (@ 0x4000800C) BRR </i>
//    <edit> 
//      <loc> ( (unsigned int)((LPUART_BRR >> 0) & 0xFFFFF), ((LPUART_BRR = (LPUART_BRR & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_BRR  -----------------------------------
// SVD Line: 15863

//  <rtree> SFDITEM_REG__LPUART_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000800C) Baud rate register </i>
//    <loc> ( (unsigned int)((LPUART_BRR >> 0) & 0xFFFFFFFF), ((LPUART_BRR = (LPUART_BRR & ~(0xFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_BRR_BRR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_RQR  -------------------------------
// SVD Line: 15880

unsigned int LPUART_RQR __AT (0x40008018);



// ------------------------------  Field Item: LPUART_RQR_TXFRQ  ----------------------------------
// SVD Line: 15889

//  <item> SFDITEM_FIELD__LPUART_RQR_TXFRQ
//    <name> TXFRQ </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40008018) Transmit data flush  request </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_RQR ) </loc>
//      <o.4..4> TXFRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_RQR_RXFRQ  ----------------------------------
// SVD Line: 15896

//  <item> SFDITEM_FIELD__LPUART_RQR_RXFRQ
//    <name> RXFRQ </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40008018) Receive data flush request </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_RQR ) </loc>
//      <o.3..3> RXFRQ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_RQR_MMRQ  ----------------------------------
// SVD Line: 15902

//  <item> SFDITEM_FIELD__LPUART_RQR_MMRQ
//    <name> MMRQ </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40008018) Mute mode request </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_RQR ) </loc>
//      <o.2..2> MMRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_RQR_SBKRQ  ----------------------------------
// SVD Line: 15908

//  <item> SFDITEM_FIELD__LPUART_RQR_SBKRQ
//    <name> SBKRQ </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40008018) Send break request </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_RQR ) </loc>
//      <o.1..1> SBKRQ
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_RQR_ABRRQ  ----------------------------------
// SVD Line: 15914

//  <item> SFDITEM_FIELD__LPUART_RQR_ABRRQ
//    <name> ABRRQ </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40008018) Auto baud rate request </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_RQR ) </loc>
//      <o.0..0> ABRRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_RQR  -----------------------------------
// SVD Line: 15880

//  <rtree> SFDITEM_REG__LPUART_RQR
//    <name> RQR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40008018) Request register </i>
//    <loc> ( (unsigned int)((LPUART_RQR >> 0) & 0xFFFFFFFF), ((LPUART_RQR = (LPUART_RQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_RQR_TXFRQ </item>
//    <item> SFDITEM_FIELD__LPUART_RQR_RXFRQ </item>
//    <item> SFDITEM_FIELD__LPUART_RQR_MMRQ </item>
//    <item> SFDITEM_FIELD__LPUART_RQR_SBKRQ </item>
//    <item> SFDITEM_FIELD__LPUART_RQR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_ISR  -------------------------------
// SVD Line: 15922

unsigned int LPUART_ISR __AT (0x4000801C);



// -------------------------------  Field Item: LPUART_ISR_TXFT  ----------------------------------
// SVD Line: 15932

//  <item> SFDITEM_FIELD__LPUART_ISR_TXFT
//    <name> TXFT </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x4000801C) TXFIFO threshold flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.27..27> TXFT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_RXFT  ----------------------------------
// SVD Line: 15938

//  <item> SFDITEM_FIELD__LPUART_ISR_RXFT
//    <name> RXFT </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x4000801C) RXFIFO threshold flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.26..26> RXFT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_RXFF  ----------------------------------
// SVD Line: 15944

//  <item> SFDITEM_FIELD__LPUART_ISR_RXFF
//    <name> RXFF </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x4000801C) RXFIFO Full </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.24..24> RXFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_TXFE  ----------------------------------
// SVD Line: 15950

//  <item> SFDITEM_FIELD__LPUART_ISR_TXFE
//    <name> TXFE </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x4000801C) TXFIFO Empty </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.23..23> TXFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ISR_REACK  ----------------------------------
// SVD Line: 15956

//  <item> SFDITEM_FIELD__LPUART_ISR_REACK
//    <name> REACK </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x4000801C) REACK </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.22..22> REACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ISR_TEACK  ----------------------------------
// SVD Line: 15962

//  <item> SFDITEM_FIELD__LPUART_ISR_TEACK
//    <name> TEACK </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x4000801C) TEACK </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.21..21> TEACK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_WUF  -----------------------------------
// SVD Line: 15968

//  <item> SFDITEM_FIELD__LPUART_ISR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x4000801C) WUF </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.20..20> WUF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_RWU  -----------------------------------
// SVD Line: 15974

//  <item> SFDITEM_FIELD__LPUART_ISR_RWU
//    <name> RWU </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x4000801C) RWU </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.19..19> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_SBKF  ----------------------------------
// SVD Line: 15980

//  <item> SFDITEM_FIELD__LPUART_ISR_SBKF
//    <name> SBKF </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x4000801C) SBKF </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.18..18> SBKF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_CMF  -----------------------------------
// SVD Line: 15986

//  <item> SFDITEM_FIELD__LPUART_ISR_CMF
//    <name> CMF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x4000801C) CMF </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.17..17> CMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_BUSY  ----------------------------------
// SVD Line: 15992

//  <item> SFDITEM_FIELD__LPUART_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000801C) BUSY </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.16..16> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_CTS  -----------------------------------
// SVD Line: 15998

//  <item> SFDITEM_FIELD__LPUART_ISR_CTS
//    <name> CTS </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4000801C) CTS </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.10..10> CTS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ISR_CTSIF  ----------------------------------
// SVD Line: 16004

//  <item> SFDITEM_FIELD__LPUART_ISR_CTSIF
//    <name> CTSIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4000801C) CTSIF </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.9..9> CTSIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_TXE  -----------------------------------
// SVD Line: 16010

//  <item> SFDITEM_FIELD__LPUART_ISR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4000801C) TXE </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_ISR_TC  -----------------------------------
// SVD Line: 16016

//  <item> SFDITEM_FIELD__LPUART_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000801C) TC </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_RXNE  ----------------------------------
// SVD Line: 16022

//  <item> SFDITEM_FIELD__LPUART_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4000801C) RXNE </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_IDLE  ----------------------------------
// SVD Line: 16028

//  <item> SFDITEM_FIELD__LPUART_ISR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000801C) IDLE </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ISR_ORE  -----------------------------------
// SVD Line: 16034

//  <item> SFDITEM_FIELD__LPUART_ISR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4000801C) ORE </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_ISR_NF  -----------------------------------
// SVD Line: 16040

//  <item> SFDITEM_FIELD__LPUART_ISR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000801C) NF </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_ISR_FE  -----------------------------------
// SVD Line: 16046

//  <item> SFDITEM_FIELD__LPUART_ISR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000801C) FE </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LPUART_ISR_PE  -----------------------------------
// SVD Line: 16052

//  <item> SFDITEM_FIELD__LPUART_ISR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000801C) PE </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ISR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_ISR  -----------------------------------
// SVD Line: 15922

//  <rtree> SFDITEM_REG__LPUART_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000801C) Interrupt & status  register </i>
//    <loc> ( (unsigned int)((LPUART_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPUART_ISR_TXFT </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_RXFT </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_RXFF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_TXFE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_REACK </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_TEACK </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_WUF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_RWU </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_SBKF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_CMF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_CTS </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_CTSIF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_TXE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_TC </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_IDLE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_ORE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_NF </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_FE </item>
//    <item> SFDITEM_FIELD__LPUART_ISR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_ICR  -------------------------------
// SVD Line: 16060

unsigned int LPUART_ICR __AT (0x40008020);



// -------------------------------  Field Item: LPUART_ICR_WUCF  ----------------------------------
// SVD Line: 16069

//  <item> SFDITEM_FIELD__LPUART_ICR_WUCF
//    <name> WUCF </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40008020) Wakeup from Stop mode clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.20..20> WUCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_CMCF  ----------------------------------
// SVD Line: 16076

//  <item> SFDITEM_FIELD__LPUART_ICR_CMCF
//    <name> CMCF </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40008020) Character match clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.17..17> CMCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ICR_CTSCF  ----------------------------------
// SVD Line: 16082

//  <item> SFDITEM_FIELD__LPUART_ICR_CTSCF
//    <name> CTSCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40008020) CTS clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.9..9> CTSCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_TCCF  ----------------------------------
// SVD Line: 16088

//  <item> SFDITEM_FIELD__LPUART_ICR_TCCF
//    <name> TCCF </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40008020) Transmission complete clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.6..6> TCCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ICR_IDLECF  ---------------------------------
// SVD Line: 16095

//  <item> SFDITEM_FIELD__LPUART_ICR_IDLECF
//    <name> IDLECF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40008020) Idle line detected clear  flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.4..4> IDLECF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPUART_ICR_ORECF  ----------------------------------
// SVD Line: 16102

//  <item> SFDITEM_FIELD__LPUART_ICR_ORECF
//    <name> ORECF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40008020) Overrun error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.3..3> ORECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_NCF  -----------------------------------
// SVD Line: 16108

//  <item> SFDITEM_FIELD__LPUART_ICR_NCF
//    <name> NCF </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40008020) Noise detected clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.2..2> NCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_FECF  ----------------------------------
// SVD Line: 16114

//  <item> SFDITEM_FIELD__LPUART_ICR_FECF
//    <name> FECF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40008020) Framing error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.1..1> FECF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: LPUART_ICR_PECF  ----------------------------------
// SVD Line: 16120

//  <item> SFDITEM_FIELD__LPUART_ICR_PECF
//    <name> PECF </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40008020) Parity error clear flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPUART_ICR ) </loc>
//      <o.0..0> PECF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_ICR  -----------------------------------
// SVD Line: 16060

//  <rtree> SFDITEM_REG__LPUART_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40008020) Interrupt flag clear register </i>
//    <loc> ( (unsigned int)((LPUART_ICR >> 0) & 0xFFFFFFFF), ((LPUART_ICR = (LPUART_ICR & ~(0x12025FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12025F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_ICR_WUCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_CMCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_CTSCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_TCCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_IDLECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_ORECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_NCF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_FECF </item>
//    <item> SFDITEM_FIELD__LPUART_ICR_PECF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_RDR  -------------------------------
// SVD Line: 16128

unsigned int LPUART_RDR __AT (0x40008024);



// -------------------------------  Field Item: LPUART_RDR_RDR  -----------------------------------
// SVD Line: 16137

//  <item> SFDITEM_FIELD__LPUART_RDR_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 8..0] RO (@ 0x40008024) Receive data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART_RDR >> 0) & 0x1FF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_RDR  -----------------------------------
// SVD Line: 16128

//  <rtree> SFDITEM_REG__LPUART_RDR
//    <name> RDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40008024) Receive data register </i>
//    <loc> ( (unsigned int)((LPUART_RDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPUART_RDR_RDR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPUART_TDR  -------------------------------
// SVD Line: 16145

unsigned int LPUART_TDR __AT (0x40008028);



// -------------------------------  Field Item: LPUART_TDR_TDR  -----------------------------------
// SVD Line: 16154

//  <item> SFDITEM_FIELD__LPUART_TDR_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40008028) Transmit data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPUART_TDR >> 0) & 0x1FF), ((LPUART_TDR = (LPUART_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPUART_TDR  -----------------------------------
// SVD Line: 16145

//  <rtree> SFDITEM_REG__LPUART_TDR
//    <name> TDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40008028) Transmit data register </i>
//    <loc> ( (unsigned int)((LPUART_TDR >> 0) & 0xFFFFFFFF), ((LPUART_TDR = (LPUART_TDR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_TDR_TDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPUART_PRESC  ------------------------------
// SVD Line: 16162

unsigned int LPUART_PRESC __AT (0x4000802C);



// ---------------------------  Field Item: LPUART_PRESC_PRESCALER  -------------------------------
// SVD Line: 16171

//  <item> SFDITEM_FIELD__LPUART_PRESC_PRESCALER
//    <name> PRESCALER </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000802C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPUART_PRESC >> 0) & 0xF), ((LPUART_PRESC = (LPUART_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: LPUART_PRESC  ----------------------------------
// SVD Line: 16162

//  <rtree> SFDITEM_REG__LPUART_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000802C) Prescaler register </i>
//    <loc> ( (unsigned int)((LPUART_PRESC >> 0) & 0xFFFFFFFF), ((LPUART_PRESC = (LPUART_PRESC & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPUART_PRESC_PRESCALER </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPUART  ------------------------------------
// SVD Line: 15517

//  <view> LPUART
//    <name> LPUART </name>
//    <item> SFDITEM_REG__LPUART_CR1 </item>
//    <item> SFDITEM_REG__LPUART_CR2 </item>
//    <item> SFDITEM_REG__LPUART_CR3 </item>
//    <item> SFDITEM_REG__LPUART_BRR </item>
//    <item> SFDITEM_REG__LPUART_RQR </item>
//    <item> SFDITEM_REG__LPUART_ISR </item>
//    <item> SFDITEM_REG__LPUART_ICR </item>
//    <item> SFDITEM_REG__LPUART_RDR </item>
//    <item> SFDITEM_REG__LPUART_TDR </item>
//    <item> SFDITEM_REG__LPUART_PRESC </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C1_CR1  --------------------------------
// SVD Line: 16197

unsigned int I2C1_CR1 __AT (0x40005400);



// ---------------------------------  Field Item: I2C1_CR1_PE  ------------------------------------
// SVD Line: 16206

//  <item> SFDITEM_FIELD__I2C1_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_TXIE  -----------------------------------
// SVD Line: 16212

//  <item> SFDITEM_FIELD__I2C1_CR1_TXIE
//    <name> TXIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005400) TX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.1..1> TXIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_RXIE  -----------------------------------
// SVD Line: 16218

//  <item> SFDITEM_FIELD__I2C1_CR1_RXIE
//    <name> RXIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005400) RX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.2..2> RXIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ADDRIE  ----------------------------------
// SVD Line: 16224

//  <item> SFDITEM_FIELD__I2C1_CR1_ADDRIE
//    <name> ADDRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005400) Address match interrupt enable (slave  only) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.3..3> ADDRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_NACKIE  ----------------------------------
// SVD Line: 16231

//  <item> SFDITEM_FIELD__I2C1_CR1_NACKIE
//    <name> NACKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) Not acknowledge received interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.4..4> NACKIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_STOPIE  ----------------------------------
// SVD Line: 16238

//  <item> SFDITEM_FIELD__I2C1_CR1_STOPIE
//    <name> STOPIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) STOP detection Interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.5..5> STOPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_TCIE  -----------------------------------
// SVD Line: 16245

//  <item> SFDITEM_FIELD__I2C1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) Transfer Complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ERRIE  -----------------------------------
// SVD Line: 16252

//  <item> SFDITEM_FIELD__I2C1_CR1_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Error interrupts enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.7..7> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_DNF  ------------------------------------
// SVD Line: 16258

//  <item> SFDITEM_FIELD__I2C1_CR1_DNF
//    <name> DNF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40005400) Digital noise filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR1 >> 8) & 0xF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ANFOFF  ----------------------------------
// SVD Line: 16264

//  <item> SFDITEM_FIELD__I2C1_CR1_ANFOFF
//    <name> ANFOFF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005400) Analog noise filter OFF </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.12..12> ANFOFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_TXDMAEN  ----------------------------------
// SVD Line: 16270

//  <item> SFDITEM_FIELD__I2C1_CR1_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005400) DMA transmission requests  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.14..14> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_RXDMAEN  ----------------------------------
// SVD Line: 16277

//  <item> SFDITEM_FIELD__I2C1_CR1_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) DMA reception requests  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.15..15> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_SBC  ------------------------------------
// SVD Line: 16284

//  <item> SFDITEM_FIELD__I2C1_CR1_SBC
//    <name> SBC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005400) Slave byte control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.16..16> SBC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 16290

//  <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005400) Clock stretching disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.17..17> NOSTRETCH
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_WUPEN  -----------------------------------
// SVD Line: 16296

//  <item> SFDITEM_FIELD__I2C1_CR1_WUPEN
//    <name> WUPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005400) Wakeup from STOP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.18..18> WUPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_GCEN  -----------------------------------
// SVD Line: 16302

//  <item> SFDITEM_FIELD__I2C1_CR1_GCEN
//    <name> GCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.19..19> GCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SMBHEN  ----------------------------------
// SVD Line: 16308

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBHEN
//    <name> SMBHEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005400) SMBus Host address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.20..20> SMBHEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SMBDEN  ----------------------------------
// SVD Line: 16314

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBDEN
//    <name> SMBDEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40005400) SMBus Device Default address  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.21..21> SMBDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_ALERTEN  ----------------------------------
// SVD Line: 16321

//  <item> SFDITEM_FIELD__I2C1_CR1_ALERTEN
//    <name> ALERTEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005400) SMBUS alert enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.22..22> ALERTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_PECEN  -----------------------------------
// SVD Line: 16327

//  <item> SFDITEM_FIELD__I2C1_CR1_PECEN
//    <name> PECEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005400) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.23..23> PECEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR1  ------------------------------------
// SVD Line: 16197

//  <rtree> SFDITEM_REG__I2C1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C1_CR1 >> 0) & 0xFFFFFFFF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xFFDFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFDFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_TXIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_RXIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ADDRIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NACKIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_STOPIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ERRIE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_DNF </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ANFOFF </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_TXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_RXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SBC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_WUPEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_GCEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBHEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBDEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ALERTEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PECEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CR2  --------------------------------
// SVD Line: 16335

unsigned int I2C1_CR2 __AT (0x40005404);



// ------------------------------  Field Item: I2C1_CR2_PECBYTE  ----------------------------------
// SVD Line: 16344

//  <item> SFDITEM_FIELD__I2C1_CR2_PECBYTE
//    <name> PECBYTE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40005404) Packet error checking byte </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.26..26> PECBYTE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_AUTOEND  ----------------------------------
// SVD Line: 16350

//  <item> SFDITEM_FIELD__I2C1_CR2_AUTOEND
//    <name> AUTOEND </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40005404) Automatic end mode (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.25..25> AUTOEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_RELOAD  ----------------------------------
// SVD Line: 16357

//  <item> SFDITEM_FIELD__I2C1_CR2_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40005404) NBYTES reload mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.24..24> RELOAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_NBYTES  ----------------------------------
// SVD Line: 16363

//  <item> SFDITEM_FIELD__I2C1_CR2_NBYTES
//    <name> NBYTES </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40005404) Number of bytes </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 16) & 0xFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_NACK  -----------------------------------
// SVD Line: 16369

//  <item> SFDITEM_FIELD__I2C1_CR2_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005404) NACK generation (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.15..15> NACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_STOP  -----------------------------------
// SVD Line: 16376

//  <item> SFDITEM_FIELD__I2C1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005404) Stop generation (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.14..14> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_START  -----------------------------------
// SVD Line: 16383

//  <item> SFDITEM_FIELD__I2C1_CR2_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005404) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.13..13> START
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_HEAD10R  ----------------------------------
// SVD Line: 16389

//  <item> SFDITEM_FIELD__I2C1_CR2_HEAD10R
//    <name> HEAD10R </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) 10-bit address header only read  direction (master receiver mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.12..12> HEAD10R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_ADD10  -----------------------------------
// SVD Line: 16396

//  <item> SFDITEM_FIELD__I2C1_CR2_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) 10-bit addressing mode (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.11..11> ADD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_RD_WRN  ----------------------------------
// SVD Line: 16403

//  <item> SFDITEM_FIELD__I2C1_CR2_RD_WRN
//    <name> RD_WRN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Transfer direction (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.10..10> RD_WRN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_SADD  -----------------------------------
// SVD Line: 16410

//  <item> SFDITEM_FIELD__I2C1_CR2_SADD
//    <name> SADD </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40005404) Slave address bit (master  mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_CR2 >> 0) & 0x3FF), ((I2C1_CR2 = (I2C1_CR2 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR2  ------------------------------------
// SVD Line: 16335

//  <rtree> SFDITEM_REG__I2C1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C1_CR2 >> 0) & 0xFFFFFFFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR2_PECBYTE </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_AUTOEND </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_RELOAD </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_NBYTES </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_NACK </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_START </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_HEAD10R </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_RD_WRN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_SADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR1  --------------------------------
// SVD Line: 16419

unsigned int I2C1_OAR1 __AT (0x40005408);



// -------------------------------  Field Item: I2C1_OAR1_OA1_0  ----------------------------------
// SVD Line: 16428

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1_0
//    <name> OA1_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005408) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.0..0> OA1_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR1_OA1_7_1  ---------------------------------
// SVD Line: 16434

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1_7_1
//    <name> OA1_7_1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 1) & 0x7F), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR1_OA1_8_9  ---------------------------------
// SVD Line: 16440

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1_8_9
//    <name> OA1_8_9 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 8) & 0x3), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR1_OA1MODE  ---------------------------------
// SVD Line: 16446

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1MODE
//    <name> OA1MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005408) Own Address 1 10-bit mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.10..10> OA1MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_OA1EN  ----------------------------------
// SVD Line: 16452

//  <item> SFDITEM_FIELD__I2C1_OAR1_OA1EN
//    <name> OA1EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005408) Own Address 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.15..15> OA1EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR1  -----------------------------------
// SVD Line: 16419

//  <rtree> SFDITEM_REG__I2C1_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C1_OAR1 >> 0) & 0xFFFFFFFF), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x87FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1_0 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1_7_1 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1_8_9 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1MODE </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_OA1EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR2  --------------------------------
// SVD Line: 16460

unsigned int I2C1_OAR2 __AT (0x4000540C);



// --------------------------------  Field Item: I2C1_OAR2_OA2  -----------------------------------
// SVD Line: 16469

//  <item> SFDITEM_FIELD__I2C1_OAR2_OA2
//    <name> OA2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 1) & 0x7F), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR2_OA2MSK  ----------------------------------
// SVD Line: 16475

//  <item> SFDITEM_FIELD__I2C1_OAR2_OA2MSK
//    <name> OA2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000540C) Own Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 8) & 0x7), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR2_OA2EN  ----------------------------------
// SVD Line: 16481

//  <item> SFDITEM_FIELD__I2C1_OAR2_OA2EN
//    <name> OA2EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000540C) Own Address 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR2 ) </loc>
//      <o.15..15> OA2EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR2  -----------------------------------
// SVD Line: 16460

//  <rtree> SFDITEM_REG__I2C1_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C1_OAR2 >> 0) & 0xFFFFFFFF), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x87FEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR2_OA2 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_OA2MSK </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_OA2EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2C1_TIMINGR  ------------------------------
// SVD Line: 16489

unsigned int I2C1_TIMINGR __AT (0x40005410);



// ------------------------------  Field Item: I2C1_TIMINGR_SCLL  ---------------------------------
// SVD Line: 16498

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLL
//    <name> SCLL </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) SCL low period (master  mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 0) & 0xFF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_TIMINGR_SCLH  ---------------------------------
// SVD Line: 16505

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLH
//    <name> SCLH </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005410) SCL high period (master  mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 8) & 0xFF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMINGR_SDADEL  --------------------------------
// SVD Line: 16512

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SDADEL
//    <name> SDADEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40005410) Data hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 16) & 0xF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMINGR_SCLDEL  --------------------------------
// SVD Line: 16518

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLDEL
//    <name> SCLDEL </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40005410) Data setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 20) & 0xF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMINGR_PRESC  ---------------------------------
// SVD Line: 16524

//  <item> SFDITEM_FIELD__I2C1_TIMINGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40005410) Timing prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TIMINGR >> 28) & 0xF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2C1_TIMINGR  ----------------------------------
// SVD Line: 16489

//  <rtree> SFDITEM_REG__I2C1_TIMINGR
//    <name> TIMINGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Timing register </i>
//    <loc> ( (unsigned int)((I2C1_TIMINGR >> 0) & 0xFFFFFFFF), ((I2C1_TIMINGR = (I2C1_TIMINGR & ~(0xF0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLL </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLH </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SDADEL </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_SCLDEL </item>
//    <item> SFDITEM_FIELD__I2C1_TIMINGR_PRESC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2C1_TIMEOUTR  ------------------------------
// SVD Line: 16532

unsigned int I2C1_TIMEOUTR __AT (0x40005414);



// ---------------------------  Field Item: I2C1_TIMEOUTR_TIMEOUTA  -------------------------------
// SVD Line: 16541

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTA
//    <name> TIMEOUTA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40005414) Bus timeout A </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_TIMEOUTR >> 0) & 0xFFF), ((I2C1_TIMEOUTR = (I2C1_TIMEOUTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C1_TIMEOUTR_TIDLE  --------------------------------
// SVD Line: 16547

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIDLE
//    <name> TIDLE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005414) Idle clock timeout  detection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_TIMEOUTR ) </loc>
//      <o.12..12> TIDLE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C1_TIMEOUTR_TIMOUTEN  -------------------------------
// SVD Line: 16554

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMOUTEN
//    <name> TIMOUTEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005414) Clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_TIMEOUTR ) </loc>
//      <o.15..15> TIMOUTEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C1_TIMEOUTR_TIMEOUTB  -------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTB
//    <name> TIMEOUTB </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40005414) Bus timeout B </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_TIMEOUTR >> 16) & 0xFFF), ((I2C1_TIMEOUTR = (I2C1_TIMEOUTR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C1_TIMEOUTR_TEXTEN  --------------------------------
// SVD Line: 16566

//  <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TEXTEN
//    <name> TEXTEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40005414) Extended clock timeout  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_TIMEOUTR ) </loc>
//      <o.31..31> TEXTEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: I2C1_TIMEOUTR  ---------------------------------
// SVD Line: 16532

//  <rtree> SFDITEM_REG__I2C1_TIMEOUTR
//    <name> TIMEOUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C1_TIMEOUTR >> 0) & 0xFFFFFFFF), ((I2C1_TIMEOUTR = (I2C1_TIMEOUTR & ~(0x8FFF9FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FFF9FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTA </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIDLE </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMOUTEN </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TIMEOUTB </item>
//    <item> SFDITEM_FIELD__I2C1_TIMEOUTR_TEXTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_ISR  --------------------------------
// SVD Line: 16575

unsigned int I2C1_ISR __AT (0x40005418);



// ------------------------------  Field Item: I2C1_ISR_ADDCODE  ----------------------------------
// SVD Line: 16583

//  <item> SFDITEM_FIELD__I2C1_ISR_ADDCODE
//    <name> ADDCODE </name>
//    <r> 
//    <i> [Bits 23..17] RO (@ 0x40005418) Address match code (Slave  mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_ISR >> 17) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_DIR  ------------------------------------
// SVD Line: 16591

//  <item> SFDITEM_FIELD__I2C1_ISR_DIR
//    <name> DIR </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40005418) Transfer direction (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_BUSY  -----------------------------------
// SVD Line: 16599

//  <item> SFDITEM_FIELD__I2C1_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.15..15> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_ALERT  -----------------------------------
// SVD Line: 16606

//  <item> SFDITEM_FIELD__I2C1_ISR_ALERT
//    <name> ALERT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005418) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_ISR_TIMEOUT  ----------------------------------
// SVD Line: 16613

//  <item> SFDITEM_FIELD__I2C1_ISR_TIMEOUT
//    <name> TIMEOUT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40005418) Timeout or t_low detection  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.12..12> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_PECERR  ----------------------------------
// SVD Line: 16621

//  <item> SFDITEM_FIELD__I2C1_ISR_PECERR
//    <name> PECERR </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40005418) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.11..11> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_OVR  ------------------------------------
// SVD Line: 16628

//  <item> SFDITEM_FIELD__I2C1_ISR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40005418) Overrun/Underrun (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.10..10> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_ARLO  -----------------------------------
// SVD Line: 16636

//  <item> SFDITEM_FIELD__I2C1_ISR_ARLO
//    <name> ARLO </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40005418) Arbitration lost </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_BERR  -----------------------------------
// SVD Line: 16643

//  <item> SFDITEM_FIELD__I2C1_ISR_BERR
//    <name> BERR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40005418) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_TCR  ------------------------------------
// SVD Line: 16650

//  <item> SFDITEM_FIELD__I2C1_ISR_TCR
//    <name> TCR </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Transfer Complete Reload </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.7..7> TCR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_ISR_TC  ------------------------------------
// SVD Line: 16657

//  <item> SFDITEM_FIELD__I2C1_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005418) Transfer Complete (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_STOPF  -----------------------------------
// SVD Line: 16665

//  <item> SFDITEM_FIELD__I2C1_ISR_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005418) Stop detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.5..5> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ISR_NACKF  -----------------------------------
// SVD Line: 16672

//  <item> SFDITEM_FIELD__I2C1_ISR_NACKF
//    <name> NACKF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) Not acknowledge received  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.4..4> NACKF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_ADDR  -----------------------------------
// SVD Line: 16680

//  <item> SFDITEM_FIELD__I2C1_ISR_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005418) Address matched (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.3..3> ADDR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_RXNE  -----------------------------------
// SVD Line: 16688

//  <item> SFDITEM_FIELD__I2C1_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Receive data register not empty  (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.2..2> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_TXIS  -----------------------------------
// SVD Line: 16696

//  <item> SFDITEM_FIELD__I2C1_ISR_TXIS
//    <name> TXIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005418) Transmit interrupt status  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.1..1> TXIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_ISR_TXE  ------------------------------------
// SVD Line: 16704

//  <item> SFDITEM_FIELD__I2C1_ISR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005418) Transmit data register empty  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ISR ) </loc>
//      <o.0..0> TXE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_ISR  ------------------------------------
// SVD Line: 16575

//  <rtree> SFDITEM_REG__I2C1_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005418) Interrupt and Status register </i>
//    <loc> ( (unsigned int)((I2C1_ISR >> 0) & 0xFFFFFFFF), ((I2C1_ISR = (I2C1_ISR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_ISR_ADDCODE </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_DIR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_ALERT </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_PECERR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_OVR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_ARLO </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_BERR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TCR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TC </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_STOPF </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_NACKF </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_ADDR </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TXIS </item>
//    <item> SFDITEM_FIELD__I2C1_ISR_TXE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_ICR  --------------------------------
// SVD Line: 16714

unsigned int I2C1_ICR __AT (0x4000541C);



// ------------------------------  Field Item: I2C1_ICR_ALERTCF  ----------------------------------
// SVD Line: 16723

//  <item> SFDITEM_FIELD__I2C1_ICR_ALERTCF
//    <name> ALERTCF </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x4000541C) Alert flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.13..13> ALERTCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_ICR_TIMOUTCF  ---------------------------------
// SVD Line: 16729

//  <item> SFDITEM_FIELD__I2C1_ICR_TIMOUTCF
//    <name> TIMOUTCF </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x4000541C) Timeout detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.12..12> TIMOUTCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_PECCF  -----------------------------------
// SVD Line: 16736

//  <item> SFDITEM_FIELD__I2C1_ICR_PECCF
//    <name> PECCF </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x4000541C) PEC Error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.11..11> PECCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_OVRCF  -----------------------------------
// SVD Line: 16742

//  <item> SFDITEM_FIELD__I2C1_ICR_OVRCF
//    <name> OVRCF </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x4000541C) Overrun/Underrun flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.10..10> OVRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_ARLOCF  ----------------------------------
// SVD Line: 16749

//  <item> SFDITEM_FIELD__I2C1_ICR_ARLOCF
//    <name> ARLOCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x4000541C) Arbitration lost flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.9..9> ARLOCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_BERRCF  ----------------------------------
// SVD Line: 16756

//  <item> SFDITEM_FIELD__I2C1_ICR_BERRCF
//    <name> BERRCF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x4000541C) Bus error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.8..8> BERRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_STOPCF  ----------------------------------
// SVD Line: 16762

//  <item> SFDITEM_FIELD__I2C1_ICR_STOPCF
//    <name> STOPCF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x4000541C) Stop detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.5..5> STOPCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_NACKCF  ----------------------------------
// SVD Line: 16768

//  <item> SFDITEM_FIELD__I2C1_ICR_NACKCF
//    <name> NACKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x4000541C) Not Acknowledge flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.4..4> NACKCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_ICR_ADDRCF  ----------------------------------
// SVD Line: 16774

//  <item> SFDITEM_FIELD__I2C1_ICR_ADDRCF
//    <name> ADDRCF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000541C) Address Matched flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_ICR ) </loc>
//      <o.3..3> ADDRCF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_ICR  ------------------------------------
// SVD Line: 16714

//  <rtree> SFDITEM_REG__I2C1_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000541C) Interrupt clear register </i>
//    <loc> ( (unsigned int)((I2C1_ICR >> 0) & 0xFFFFFFFF), ((I2C1_ICR = (I2C1_ICR & ~(0x3F38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_ICR_ALERTCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_TIMOUTCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_PECCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_OVRCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_ARLOCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_BERRCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_STOPCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_NACKCF </item>
//    <item> SFDITEM_FIELD__I2C1_ICR_ADDRCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_PECR  --------------------------------
// SVD Line: 16782

unsigned int I2C1_PECR __AT (0x40005420);



// --------------------------------  Field Item: I2C1_PECR_PEC  -----------------------------------
// SVD Line: 16791

//  <item> SFDITEM_FIELD__I2C1_PECR_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005420) Packet error checking  register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_PECR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_PECR  -----------------------------------
// SVD Line: 16782

//  <rtree> SFDITEM_REG__I2C1_PECR
//    <name> PECR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005420) PEC register </i>
//    <loc> ( (unsigned int)((I2C1_PECR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_PECR_PEC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_RXDR  --------------------------------
// SVD Line: 16800

unsigned int I2C1_RXDR __AT (0x40005424);



// ------------------------------  Field Item: I2C1_RXDR_RXDATA  ----------------------------------
// SVD Line: 16809

//  <item> SFDITEM_FIELD__I2C1_RXDR_RXDATA
//    <name> RXDATA </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005424) 8-bit receive data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_RXDR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_RXDR  -----------------------------------
// SVD Line: 16800

//  <rtree> SFDITEM_REG__I2C1_RXDR
//    <name> RXDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005424) Receive data register </i>
//    <loc> ( (unsigned int)((I2C1_RXDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_RXDR_RXDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_TXDR  --------------------------------
// SVD Line: 16817

unsigned int I2C1_TXDR __AT (0x40005428);



// ------------------------------  Field Item: I2C1_TXDR_TXDATA  ----------------------------------
// SVD Line: 16826

//  <item> SFDITEM_FIELD__I2C1_TXDR_TXDATA
//    <name> TXDATA </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005428) 8-bit transmit data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TXDR >> 0) & 0xFF), ((I2C1_TXDR = (I2C1_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_TXDR  -----------------------------------
// SVD Line: 16817

//  <rtree> SFDITEM_REG__I2C1_TXDR
//    <name> TXDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005428) Transmit data register </i>
//    <loc> ( (unsigned int)((I2C1_TXDR >> 0) & 0xFFFFFFFF), ((I2C1_TXDR = (I2C1_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TXDR_TXDATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C1  -------------------------------------
// SVD Line: 16181

//  <view> I2C1
//    <name> I2C1 </name>
//    <item> SFDITEM_REG__I2C1_CR1 </item>
//    <item> SFDITEM_REG__I2C1_CR2 </item>
//    <item> SFDITEM_REG__I2C1_OAR1 </item>
//    <item> SFDITEM_REG__I2C1_OAR2 </item>
//    <item> SFDITEM_REG__I2C1_TIMINGR </item>
//    <item> SFDITEM_REG__I2C1_TIMEOUTR </item>
//    <item> SFDITEM_REG__I2C1_ISR </item>
//    <item> SFDITEM_REG__I2C1_ICR </item>
//    <item> SFDITEM_REG__I2C1_PECR </item>
//    <item> SFDITEM_REG__I2C1_RXDR </item>
//    <item> SFDITEM_REG__I2C1_TXDR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C2_CR1  --------------------------------
// SVD Line: 16197

unsigned int I2C2_CR1 __AT (0x40005800);



// ---------------------------------  Field Item: I2C2_CR1_PE  ------------------------------------
// SVD Line: 16206

//  <item> SFDITEM_FIELD__I2C2_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005800) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_TXIE  -----------------------------------
// SVD Line: 16212

//  <item> SFDITEM_FIELD__I2C2_CR1_TXIE
//    <name> TXIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005800) TX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.1..1> TXIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_RXIE  -----------------------------------
// SVD Line: 16218

//  <item> SFDITEM_FIELD__I2C2_CR1_RXIE
//    <name> RXIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005800) RX Interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.2..2> RXIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ADDRIE  ----------------------------------
// SVD Line: 16224

//  <item> SFDITEM_FIELD__I2C2_CR1_ADDRIE
//    <name> ADDRIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005800) Address match interrupt enable (slave  only) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.3..3> ADDRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_NACKIE  ----------------------------------
// SVD Line: 16231

//  <item> SFDITEM_FIELD__I2C2_CR1_NACKIE
//    <name> NACKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005800) Not acknowledge received interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.4..4> NACKIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_STOPIE  ----------------------------------
// SVD Line: 16238

//  <item> SFDITEM_FIELD__I2C2_CR1_STOPIE
//    <name> STOPIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005800) STOP detection Interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.5..5> STOPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_TCIE  -----------------------------------
// SVD Line: 16245

//  <item> SFDITEM_FIELD__I2C2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005800) Transfer Complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ERRIE  -----------------------------------
// SVD Line: 16252

//  <item> SFDITEM_FIELD__I2C2_CR1_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005800) Error interrupts enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.7..7> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_DNF  ------------------------------------
// SVD Line: 16258

//  <item> SFDITEM_FIELD__I2C2_CR1_DNF
//    <name> DNF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40005800) Digital noise filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR1 >> 8) & 0xF), ((I2C2_CR1 = (I2C2_CR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ANFOFF  ----------------------------------
// SVD Line: 16264

//  <item> SFDITEM_FIELD__I2C2_CR1_ANFOFF
//    <name> ANFOFF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005800) Analog noise filter OFF </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.12..12> ANFOFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_TXDMAEN  ----------------------------------
// SVD Line: 16270

//  <item> SFDITEM_FIELD__I2C2_CR1_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005800) DMA transmission requests  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.14..14> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_RXDMAEN  ----------------------------------
// SVD Line: 16277

//  <item> SFDITEM_FIELD__I2C2_CR1_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005800) DMA reception requests  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.15..15> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_SBC  ------------------------------------
// SVD Line: 16284

//  <item> SFDITEM_FIELD__I2C2_CR1_SBC
//    <name> SBC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40005800) Slave byte control </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.16..16> SBC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 16290

//  <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40005800) Clock stretching disable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.17..17> NOSTRETCH
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_WUPEN  -----------------------------------
// SVD Line: 16296

//  <item> SFDITEM_FIELD__I2C2_CR1_WUPEN
//    <name> WUPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40005800) Wakeup from STOP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.18..18> WUPEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_GCEN  -----------------------------------
// SVD Line: 16302

//  <item> SFDITEM_FIELD__I2C2_CR1_GCEN
//    <name> GCEN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40005800) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.19..19> GCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_SMBHEN  ----------------------------------
// SVD Line: 16308

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBHEN
//    <name> SMBHEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40005800) SMBus Host address enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.20..20> SMBHEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_SMBDEN  ----------------------------------
// SVD Line: 16314

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBDEN
//    <name> SMBDEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40005800) SMBus Device Default address  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.21..21> SMBDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_ALERTEN  ----------------------------------
// SVD Line: 16321

//  <item> SFDITEM_FIELD__I2C2_CR1_ALERTEN
//    <name> ALERTEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40005800) SMBUS alert enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.22..22> ALERTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_PECEN  -----------------------------------
// SVD Line: 16327

//  <item> SFDITEM_FIELD__I2C2_CR1_PECEN
//    <name> PECEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40005800) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.23..23> PECEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR1  ------------------------------------
// SVD Line: 16197

//  <rtree> SFDITEM_REG__I2C2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005800) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C2_CR1 >> 0) & 0xFFFFFFFF), ((I2C2_CR1 = (I2C2_CR1 & ~(0xFFDFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFDFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_TXIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_RXIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ADDRIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_NACKIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_STOPIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ERRIE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_DNF </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ANFOFF </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_TXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_RXDMAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SBC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_WUPEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_GCEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBHEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBDEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ALERTEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_PECEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_CR2  --------------------------------
// SVD Line: 16335

unsigned int I2C2_CR2 __AT (0x40005804);



// ------------------------------  Field Item: I2C2_CR2_PECBYTE  ----------------------------------
// SVD Line: 16344

//  <item> SFDITEM_FIELD__I2C2_CR2_PECBYTE
//    <name> PECBYTE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40005804) Packet error checking byte </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.26..26> PECBYTE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_AUTOEND  ----------------------------------
// SVD Line: 16350

//  <item> SFDITEM_FIELD__I2C2_CR2_AUTOEND
//    <name> AUTOEND </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40005804) Automatic end mode (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.25..25> AUTOEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_RELOAD  ----------------------------------
// SVD Line: 16357

//  <item> SFDITEM_FIELD__I2C2_CR2_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40005804) NBYTES reload mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.24..24> RELOAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_NBYTES  ----------------------------------
// SVD Line: 16363

//  <item> SFDITEM_FIELD__I2C2_CR2_NBYTES
//    <name> NBYTES </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40005804) Number of bytes </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR2 >> 16) & 0xFF), ((I2C2_CR2 = (I2C2_CR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR2_NACK  -----------------------------------
// SVD Line: 16369

//  <item> SFDITEM_FIELD__I2C2_CR2_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005804) NACK generation (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.15..15> NACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR2_STOP  -----------------------------------
// SVD Line: 16376

//  <item> SFDITEM_FIELD__I2C2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005804) Stop generation (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.14..14> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_START  -----------------------------------
// SVD Line: 16383

//  <item> SFDITEM_FIELD__I2C2_CR2_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005804) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.13..13> START
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_HEAD10R  ----------------------------------
// SVD Line: 16389

//  <item> SFDITEM_FIELD__I2C2_CR2_HEAD10R
//    <name> HEAD10R </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005804) 10-bit address header only read  direction (master receiver mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.12..12> HEAD10R
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_ADD10  -----------------------------------
// SVD Line: 16396

//  <item> SFDITEM_FIELD__I2C2_CR2_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005804) 10-bit addressing mode (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.11..11> ADD10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_RD_WRN  ----------------------------------
// SVD Line: 16403

//  <item> SFDITEM_FIELD__I2C2_CR2_RD_WRN
//    <name> RD_WRN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005804) Transfer direction (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.10..10> RD_WRN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR2_SADD  -----------------------------------
// SVD Line: 16410

//  <item> SFDITEM_FIELD__I2C2_CR2_SADD
//    <name> SADD </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40005804) Slave address bit (master  mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_CR2 >> 0) & 0x3FF), ((I2C2_CR2 = (I2C2_CR2 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR2  ------------------------------------
// SVD Line: 16335

//  <rtree> SFDITEM_REG__I2C2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005804) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C2_CR2 >> 0) & 0xFFFFFFFF), ((I2C2_CR2 = (I2C2_CR2 & ~(0x7FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR2_PECBYTE </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_AUTOEND </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_RELOAD </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_NBYTES </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_NACK </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_START </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_HEAD10R </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_RD_WRN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_SADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR1  --------------------------------
// SVD Line: 16419

unsigned int I2C2_OAR1 __AT (0x40005808);



// -------------------------------  Field Item: I2C2_OAR1_OA1_0  ----------------------------------
// SVD Line: 16428

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1_0
//    <name> OA1_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005808) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.0..0> OA1_0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR1_OA1_7_1  ---------------------------------
// SVD Line: 16434

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1_7_1
//    <name> OA1_7_1 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 1) & 0x7F), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR1_OA1_8_9  ---------------------------------
// SVD Line: 16440

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1_8_9
//    <name> OA1_8_9 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 8) & 0x3), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR1_OA1MODE  ---------------------------------
// SVD Line: 16446

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1MODE
//    <name> OA1MODE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005808) Own Address 1 10-bit mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.10..10> OA1MODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_OA1EN  ----------------------------------
// SVD Line: 16452

//  <item> SFDITEM_FIELD__I2C2_OAR1_OA1EN
//    <name> OA1EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005808) Own Address 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.15..15> OA1EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR1  -----------------------------------
// SVD Line: 16419

//  <rtree> SFDITEM_REG__I2C2_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005808) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C2_OAR1 >> 0) & 0xFFFFFFFF), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x87FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1_0 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1_7_1 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1_8_9 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1MODE </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_OA1EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR2  --------------------------------
// SVD Line: 16460

unsigned int I2C2_OAR2 __AT (0x4000580C);



// --------------------------------  Field Item: I2C2_OAR2_OA2  -----------------------------------
// SVD Line: 16469

//  <item> SFDITEM_FIELD__I2C2_OAR2_OA2
//    <name> OA2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000580C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR2 >> 1) & 0x7F), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR2_OA2MSK  ----------------------------------
// SVD Line: 16475

//  <item> SFDITEM_FIELD__I2C2_OAR2_OA2MSK
//    <name> OA2MSK </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x4000580C) Own Address 2 masks </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR2 >> 8) & 0x7), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR2_OA2EN  ----------------------------------
// SVD Line: 16481

//  <item> SFDITEM_FIELD__I2C2_OAR2_OA2EN
//    <name> OA2EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000580C) Own Address 2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR2 ) </loc>
//      <o.15..15> OA2EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR2  -----------------------------------
// SVD Line: 16460

//  <rtree> SFDITEM_REG__I2C2_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000580C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C2_OAR2 >> 0) & 0xFFFFFFFF), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x87FEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x87FE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR2_OA2 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR2_OA2MSK </item>
//    <item> SFDITEM_FIELD__I2C2_OAR2_OA2EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: I2C2_TIMINGR  ------------------------------
// SVD Line: 16489

unsigned int I2C2_TIMINGR __AT (0x40005810);



// ------------------------------  Field Item: I2C2_TIMINGR_SCLL  ---------------------------------
// SVD Line: 16498

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLL
//    <name> SCLL </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005810) SCL low period (master  mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 0) & 0xFF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_TIMINGR_SCLH  ---------------------------------
// SVD Line: 16505

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLH
//    <name> SCLH </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005810) SCL high period (master  mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 8) & 0xFF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMINGR_SDADEL  --------------------------------
// SVD Line: 16512

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SDADEL
//    <name> SDADEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40005810) Data hold time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 16) & 0xF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMINGR_SCLDEL  --------------------------------
// SVD Line: 16518

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLDEL
//    <name> SCLDEL </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40005810) Data setup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 20) & 0xF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMINGR_PRESC  ---------------------------------
// SVD Line: 16524

//  <item> SFDITEM_FIELD__I2C2_TIMINGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40005810) Timing prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TIMINGR >> 28) & 0xF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: I2C2_TIMINGR  ----------------------------------
// SVD Line: 16489

//  <rtree> SFDITEM_REG__I2C2_TIMINGR
//    <name> TIMINGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005810) Timing register </i>
//    <loc> ( (unsigned int)((I2C2_TIMINGR >> 0) & 0xFFFFFFFF), ((I2C2_TIMINGR = (I2C2_TIMINGR & ~(0xF0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLL </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLH </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SDADEL </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_SCLDEL </item>
//    <item> SFDITEM_FIELD__I2C2_TIMINGR_PRESC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: I2C2_TIMEOUTR  ------------------------------
// SVD Line: 16532

unsigned int I2C2_TIMEOUTR __AT (0x40005814);



// ---------------------------  Field Item: I2C2_TIMEOUTR_TIMEOUTA  -------------------------------
// SVD Line: 16541

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTA
//    <name> TIMEOUTA </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40005814) Bus timeout A </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_TIMEOUTR >> 0) & 0xFFF), ((I2C2_TIMEOUTR = (I2C2_TIMEOUTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: I2C2_TIMEOUTR_TIDLE  --------------------------------
// SVD Line: 16547

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIDLE
//    <name> TIDLE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005814) Idle clock timeout  detection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_TIMEOUTR ) </loc>
//      <o.12..12> TIDLE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C2_TIMEOUTR_TIMOUTEN  -------------------------------
// SVD Line: 16554

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMOUTEN
//    <name> TIMOUTEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005814) Clock timeout enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_TIMEOUTR ) </loc>
//      <o.15..15> TIMOUTEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: I2C2_TIMEOUTR_TIMEOUTB  -------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTB
//    <name> TIMEOUTB </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40005814) Bus timeout B </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_TIMEOUTR >> 16) & 0xFFF), ((I2C2_TIMEOUTR = (I2C2_TIMEOUTR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: I2C2_TIMEOUTR_TEXTEN  --------------------------------
// SVD Line: 16566

//  <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TEXTEN
//    <name> TEXTEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40005814) Extended clock timeout  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_TIMEOUTR ) </loc>
//      <o.31..31> TEXTEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: I2C2_TIMEOUTR  ---------------------------------
// SVD Line: 16532

//  <rtree> SFDITEM_REG__I2C2_TIMEOUTR
//    <name> TIMEOUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005814) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C2_TIMEOUTR >> 0) & 0xFFFFFFFF), ((I2C2_TIMEOUTR = (I2C2_TIMEOUTR & ~(0x8FFF9FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FFF9FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTA </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIDLE </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMOUTEN </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TIMEOUTB </item>
//    <item> SFDITEM_FIELD__I2C2_TIMEOUTR_TEXTEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_ISR  --------------------------------
// SVD Line: 16575

unsigned int I2C2_ISR __AT (0x40005818);



// ------------------------------  Field Item: I2C2_ISR_ADDCODE  ----------------------------------
// SVD Line: 16583

//  <item> SFDITEM_FIELD__I2C2_ISR_ADDCODE
//    <name> ADDCODE </name>
//    <r> 
//    <i> [Bits 23..17] RO (@ 0x40005818) Address match code (Slave  mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_ISR >> 17) & 0x7F) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_DIR  ------------------------------------
// SVD Line: 16591

//  <item> SFDITEM_FIELD__I2C2_ISR_DIR
//    <name> DIR </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40005818) Transfer direction (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.16..16> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_BUSY  -----------------------------------
// SVD Line: 16599

//  <item> SFDITEM_FIELD__I2C2_ISR_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005818) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.15..15> BUSY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_ALERT  -----------------------------------
// SVD Line: 16606

//  <item> SFDITEM_FIELD__I2C2_ISR_ALERT
//    <name> ALERT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005818) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_ISR_TIMEOUT  ----------------------------------
// SVD Line: 16613

//  <item> SFDITEM_FIELD__I2C2_ISR_TIMEOUT
//    <name> TIMEOUT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40005818) Timeout or t_low detection  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.12..12> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_PECERR  ----------------------------------
// SVD Line: 16621

//  <item> SFDITEM_FIELD__I2C2_ISR_PECERR
//    <name> PECERR </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40005818) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.11..11> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_OVR  ------------------------------------
// SVD Line: 16628

//  <item> SFDITEM_FIELD__I2C2_ISR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40005818) Overrun/Underrun (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.10..10> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_ARLO  -----------------------------------
// SVD Line: 16636

//  <item> SFDITEM_FIELD__I2C2_ISR_ARLO
//    <name> ARLO </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40005818) Arbitration lost </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_BERR  -----------------------------------
// SVD Line: 16643

//  <item> SFDITEM_FIELD__I2C2_ISR_BERR
//    <name> BERR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40005818) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_TCR  ------------------------------------
// SVD Line: 16650

//  <item> SFDITEM_FIELD__I2C2_ISR_TCR
//    <name> TCR </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005818) Transfer Complete Reload </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.7..7> TCR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_ISR_TC  ------------------------------------
// SVD Line: 16657

//  <item> SFDITEM_FIELD__I2C2_ISR_TC
//    <name> TC </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005818) Transfer Complete (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_STOPF  -----------------------------------
// SVD Line: 16665

//  <item> SFDITEM_FIELD__I2C2_ISR_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005818) Stop detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.5..5> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ISR_NACKF  -----------------------------------
// SVD Line: 16672

//  <item> SFDITEM_FIELD__I2C2_ISR_NACKF
//    <name> NACKF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005818) Not acknowledge received  flag </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.4..4> NACKF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_ADDR  -----------------------------------
// SVD Line: 16680

//  <item> SFDITEM_FIELD__I2C2_ISR_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005818) Address matched (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.3..3> ADDR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_RXNE  -----------------------------------
// SVD Line: 16688

//  <item> SFDITEM_FIELD__I2C2_ISR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005818) Receive data register not empty  (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.2..2> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_TXIS  -----------------------------------
// SVD Line: 16696

//  <item> SFDITEM_FIELD__I2C2_ISR_TXIS
//    <name> TXIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005818) Transmit interrupt status  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.1..1> TXIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_ISR_TXE  ------------------------------------
// SVD Line: 16704

//  <item> SFDITEM_FIELD__I2C2_ISR_TXE
//    <name> TXE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005818) Transmit data register empty  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ISR ) </loc>
//      <o.0..0> TXE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_ISR  ------------------------------------
// SVD Line: 16575

//  <rtree> SFDITEM_REG__I2C2_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005818) Interrupt and Status register </i>
//    <loc> ( (unsigned int)((I2C2_ISR >> 0) & 0xFFFFFFFF), ((I2C2_ISR = (I2C2_ISR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_ISR_ADDCODE </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_DIR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_BUSY </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_ALERT </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_PECERR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_OVR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_ARLO </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_BERR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TCR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TC </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_STOPF </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_NACKF </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_ADDR </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_RXNE </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TXIS </item>
//    <item> SFDITEM_FIELD__I2C2_ISR_TXE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_ICR  --------------------------------
// SVD Line: 16714

unsigned int I2C2_ICR __AT (0x4000581C);



// ------------------------------  Field Item: I2C2_ICR_ALERTCF  ----------------------------------
// SVD Line: 16723

//  <item> SFDITEM_FIELD__I2C2_ICR_ALERTCF
//    <name> ALERTCF </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x4000581C) Alert flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.13..13> ALERTCF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_ICR_TIMOUTCF  ---------------------------------
// SVD Line: 16729

//  <item> SFDITEM_FIELD__I2C2_ICR_TIMOUTCF
//    <name> TIMOUTCF </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x4000581C) Timeout detection flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.12..12> TIMOUTCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_PECCF  -----------------------------------
// SVD Line: 16736

//  <item> SFDITEM_FIELD__I2C2_ICR_PECCF
//    <name> PECCF </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x4000581C) PEC Error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.11..11> PECCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_OVRCF  -----------------------------------
// SVD Line: 16742

//  <item> SFDITEM_FIELD__I2C2_ICR_OVRCF
//    <name> OVRCF </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x4000581C) Overrun/Underrun flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.10..10> OVRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_ARLOCF  ----------------------------------
// SVD Line: 16749

//  <item> SFDITEM_FIELD__I2C2_ICR_ARLOCF
//    <name> ARLOCF </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x4000581C) Arbitration lost flag  clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.9..9> ARLOCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_BERRCF  ----------------------------------
// SVD Line: 16756

//  <item> SFDITEM_FIELD__I2C2_ICR_BERRCF
//    <name> BERRCF </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x4000581C) Bus error flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.8..8> BERRCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_STOPCF  ----------------------------------
// SVD Line: 16762

//  <item> SFDITEM_FIELD__I2C2_ICR_STOPCF
//    <name> STOPCF </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x4000581C) Stop detection flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.5..5> STOPCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_NACKCF  ----------------------------------
// SVD Line: 16768

//  <item> SFDITEM_FIELD__I2C2_ICR_NACKCF
//    <name> NACKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x4000581C) Not Acknowledge flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.4..4> NACKCF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_ICR_ADDRCF  ----------------------------------
// SVD Line: 16774

//  <item> SFDITEM_FIELD__I2C2_ICR_ADDRCF
//    <name> ADDRCF </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000581C) Address Matched flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_ICR ) </loc>
//      <o.3..3> ADDRCF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_ICR  ------------------------------------
// SVD Line: 16714

//  <rtree> SFDITEM_REG__I2C2_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000581C) Interrupt clear register </i>
//    <loc> ( (unsigned int)((I2C2_ICR >> 0) & 0xFFFFFFFF), ((I2C2_ICR = (I2C2_ICR & ~(0x3F38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_ICR_ALERTCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_TIMOUTCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_PECCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_OVRCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_ARLOCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_BERRCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_STOPCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_NACKCF </item>
//    <item> SFDITEM_FIELD__I2C2_ICR_ADDRCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_PECR  --------------------------------
// SVD Line: 16782

unsigned int I2C2_PECR __AT (0x40005820);



// --------------------------------  Field Item: I2C2_PECR_PEC  -----------------------------------
// SVD Line: 16791

//  <item> SFDITEM_FIELD__I2C2_PECR_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005820) Packet error checking  register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_PECR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_PECR  -----------------------------------
// SVD Line: 16782

//  <rtree> SFDITEM_REG__I2C2_PECR
//    <name> PECR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005820) PEC register </i>
//    <loc> ( (unsigned int)((I2C2_PECR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_PECR_PEC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_RXDR  --------------------------------
// SVD Line: 16800

unsigned int I2C2_RXDR __AT (0x40005824);



// ------------------------------  Field Item: I2C2_RXDR_RXDATA  ----------------------------------
// SVD Line: 16809

//  <item> SFDITEM_FIELD__I2C2_RXDR_RXDATA
//    <name> RXDATA </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40005824) 8-bit receive data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_RXDR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_RXDR  -----------------------------------
// SVD Line: 16800

//  <rtree> SFDITEM_REG__I2C2_RXDR
//    <name> RXDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005824) Receive data register </i>
//    <loc> ( (unsigned int)((I2C2_RXDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_RXDR_RXDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_TXDR  --------------------------------
// SVD Line: 16817

unsigned int I2C2_TXDR __AT (0x40005828);



// ------------------------------  Field Item: I2C2_TXDR_TXDATA  ----------------------------------
// SVD Line: 16826

//  <item> SFDITEM_FIELD__I2C2_TXDR_TXDATA
//    <name> TXDATA </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005828) 8-bit transmit data </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TXDR >> 0) & 0xFF), ((I2C2_TXDR = (I2C2_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_TXDR  -----------------------------------
// SVD Line: 16817

//  <rtree> SFDITEM_REG__I2C2_TXDR
//    <name> TXDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005828) Transmit data register </i>
//    <loc> ( (unsigned int)((I2C2_TXDR >> 0) & 0xFFFFFFFF), ((I2C2_TXDR = (I2C2_TXDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TXDR_TXDATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C2  -------------------------------------
// SVD Line: 16836

//  <view> I2C2
//    <name> I2C2 </name>
//    <item> SFDITEM_REG__I2C2_CR1 </item>
//    <item> SFDITEM_REG__I2C2_CR2 </item>
//    <item> SFDITEM_REG__I2C2_OAR1 </item>
//    <item> SFDITEM_REG__I2C2_OAR2 </item>
//    <item> SFDITEM_REG__I2C2_TIMINGR </item>
//    <item> SFDITEM_REG__I2C2_TIMEOUTR </item>
//    <item> SFDITEM_REG__I2C2_ISR </item>
//    <item> SFDITEM_REG__I2C2_ICR </item>
//    <item> SFDITEM_REG__I2C2_PECR </item>
//    <item> SFDITEM_REG__I2C2_RXDR </item>
//    <item> SFDITEM_REG__I2C2_TXDR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RTC_TR  ---------------------------------
// SVD Line: 16861

unsigned int RTC_TR __AT (0x40002800);



// ----------------------------------  Field Item: RTC_TR_PM  -------------------------------------
// SVD Line: 16870

//  <item> SFDITEM_FIELD__RTC_TR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002800) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HT  -------------------------------------
// SVD Line: 16876

//  <item> SFDITEM_FIELD__RTC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002800) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 20) & 0x3), ((RTC_TR = (RTC_TR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HU  -------------------------------------
// SVD Line: 16882

//  <item> SFDITEM_FIELD__RTC_TR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002800) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 16) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TR_MNT  -------------------------------------
// SVD Line: 16888

//  <item> SFDITEM_FIELD__RTC_TR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002800) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 12) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TR_MNU  -------------------------------------
// SVD Line: 16894

//  <item> SFDITEM_FIELD__RTC_TR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002800) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 8) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_ST  -------------------------------------
// SVD Line: 16900

//  <item> SFDITEM_FIELD__RTC_TR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002800) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 4) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_SU  -------------------------------------
// SVD Line: 16906

//  <item> SFDITEM_FIELD__RTC_TR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002800) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 0) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_TR  -------------------------------------
// SVD Line: 16861

//  <rtree> SFDITEM_REG__RTC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) time register </i>
//    <loc> ( (unsigned int)((RTC_TR >> 0) & 0xFFFFFFFF), ((RTC_TR = (RTC_TR & ~(0x7F7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_TR_PM </item>
//    <item> SFDITEM_FIELD__RTC_TR_HT </item>
//    <item> SFDITEM_FIELD__RTC_TR_HU </item>
//    <item> SFDITEM_FIELD__RTC_TR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_TR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_TR_ST </item>
//    <item> SFDITEM_FIELD__RTC_TR_SU </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_DR  ---------------------------------
// SVD Line: 16914

unsigned int RTC_DR __AT (0x40002804);



// ----------------------------------  Field Item: RTC_DR_YT  -------------------------------------
// SVD Line: 16923

//  <item> SFDITEM_FIELD__RTC_DR_YT
//    <name> YT </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40002804) Year tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 20) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_YU  -------------------------------------
// SVD Line: 16929

//  <item> SFDITEM_FIELD__RTC_DR_YU
//    <name> YU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002804) Year units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 16) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_DR_WDU  -------------------------------------
// SVD Line: 16935

//  <item> SFDITEM_FIELD__RTC_DR_WDU
//    <name> WDU </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40002804) Week day units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 13) & 0x7), ((RTC_DR = (RTC_DR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MT  -------------------------------------
// SVD Line: 16941

//  <item> SFDITEM_FIELD__RTC_DR_MT
//    <name> MT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002804) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_DR ) </loc>
//      <o.12..12> MT
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MU  -------------------------------------
// SVD Line: 16947

//  <item> SFDITEM_FIELD__RTC_DR_MU
//    <name> MU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002804) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 8) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_DT  -------------------------------------
// SVD Line: 16953

//  <item> SFDITEM_FIELD__RTC_DR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40002804) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 4) & 0x3), ((RTC_DR = (RTC_DR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_DU  -------------------------------------
// SVD Line: 16959

//  <item> SFDITEM_FIELD__RTC_DR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002804) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 0) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_DR  -------------------------------------
// SVD Line: 16914

//  <rtree> SFDITEM_REG__RTC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) date register </i>
//    <loc> ( (unsigned int)((RTC_DR >> 0) & 0xFFFFFFFF), ((RTC_DR = (RTC_DR & ~(0xFFFF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_DR_YT </item>
//    <item> SFDITEM_FIELD__RTC_DR_YU </item>
//    <item> SFDITEM_FIELD__RTC_DR_WDU </item>
//    <item> SFDITEM_FIELD__RTC_DR_MT </item>
//    <item> SFDITEM_FIELD__RTC_DR_MU </item>
//    <item> SFDITEM_FIELD__RTC_DR_DT </item>
//    <item> SFDITEM_FIELD__RTC_DR_DU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_SSR  ---------------------------------
// SVD Line: 16967

unsigned int RTC_SSR __AT (0x40002808);



// ---------------------------------  Field Item: RTC_SSR_SS  -------------------------------------
// SVD Line: 16976

//  <item> SFDITEM_FIELD__RTC_SSR_SS
//    <name> SS </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002808) Sub second value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_SSR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_SSR  ------------------------------------
// SVD Line: 16967

//  <rtree> SFDITEM_REG__RTC_SSR
//    <name> SSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002808) sub second register </i>
//    <loc> ( (unsigned int)((RTC_SSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_SSR_SS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ICSR  --------------------------------
// SVD Line: 16984

unsigned int RTC_ICSR __AT (0x4000280C);



// -------------------------------  Field Item: RTC_ICSR_ALRAWF  ----------------------------------
// SVD Line: 16993

//  <item> SFDITEM_FIELD__RTC_ICSR_ALRAWF
//    <name> ALRAWF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000280C) Alarm A write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.0..0> ALRAWF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ICSR_ALRBWF  ----------------------------------
// SVD Line: 17000

//  <item> SFDITEM_FIELD__RTC_ICSR_ALRBWF
//    <name> ALRBWF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000280C) Alarm B write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.1..1> ALRBWF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ICSR_WUTWF  -----------------------------------
// SVD Line: 17007

//  <item> SFDITEM_FIELD__RTC_ICSR_WUTWF
//    <name> WUTWF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000280C) Wakeup timer write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.2..2> WUTWF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ICSR_SHPF  -----------------------------------
// SVD Line: 17014

//  <item> SFDITEM_FIELD__RTC_ICSR_SHPF
//    <name> SHPF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000280C) Shift operation pending </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.3..3> SHPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ICSR_INITS  -----------------------------------
// SVD Line: 17021

//  <item> SFDITEM_FIELD__RTC_ICSR_INITS
//    <name> INITS </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000280C) Initialization status flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.4..4> INITS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ICSR_RSF  ------------------------------------
// SVD Line: 17028

//  <item> SFDITEM_FIELD__RTC_ICSR_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000280C) Registers synchronization  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.5..5> RSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ICSR_INITF  -----------------------------------
// SVD Line: 17036

//  <item> SFDITEM_FIELD__RTC_ICSR_INITF
//    <name> INITF </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4000280C) Initialization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.6..6> INITF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ICSR_INIT  -----------------------------------
// SVD Line: 17043

//  <item> SFDITEM_FIELD__RTC_ICSR_INIT
//    <name> INIT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000280C) Initialization mode </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.7..7> INIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ICSR_RECALPF  ----------------------------------
// SVD Line: 17050

//  <item> SFDITEM_FIELD__RTC_ICSR_RECALPF
//    <name> RECALPF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000280C) Recalibration pending Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ICSR ) </loc>
//      <o.16..16> RECALPF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ICSR  ------------------------------------
// SVD Line: 16984

//  <rtree> SFDITEM_REG__RTC_ICSR
//    <name> ICSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000280C) initialization and status  register </i>
//    <loc> ( (unsigned int)((RTC_ICSR >> 0) & 0xFFFFFFFF), ((RTC_ICSR = (RTC_ICSR & ~(0xA8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ICSR_ALRAWF </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_ALRBWF </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_WUTWF </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_SHPF </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_INITS </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_RSF </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_INITF </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_INIT </item>
//    <item> SFDITEM_FIELD__RTC_ICSR_RECALPF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRER  --------------------------------
// SVD Line: 17059

unsigned int RTC_PRER __AT (0x40002810);



// ------------------------------  Field Item: RTC_PRER_PREDIV_A  ---------------------------------
// SVD Line: 17068

//  <item> SFDITEM_FIELD__RTC_PRER_PREDIV_A
//    <name> PREDIV_A </name>
//    <rw> 
//    <i> [Bits 22..16] RW (@ 0x40002810) Asynchronous prescaler  factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRER >> 16) & 0x7F), ((RTC_PRER = (RTC_PRER & ~(0x7FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_PRER_PREDIV_S  ---------------------------------
// SVD Line: 17075

//  <item> SFDITEM_FIELD__RTC_PRER_PREDIV_S
//    <name> PREDIV_S </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002810) Synchronous prescaler  factor </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRER >> 0) & 0x7FFF), ((RTC_PRER = (RTC_PRER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRER  ------------------------------------
// SVD Line: 17059

//  <rtree> SFDITEM_REG__RTC_PRER
//    <name> PRER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002810) prescaler register </i>
//    <loc> ( (unsigned int)((RTC_PRER >> 0) & 0xFFFFFFFF), ((RTC_PRER = (RTC_PRER & ~(0x7F7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRER_PREDIV_A </item>
//    <item> SFDITEM_FIELD__RTC_PRER_PREDIV_S </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_WUTR  --------------------------------
// SVD Line: 17084

unsigned int RTC_WUTR __AT (0x40002814);



// --------------------------------  Field Item: RTC_WUTR_WUT  ------------------------------------
// SVD Line: 17093

//  <item> SFDITEM_FIELD__RTC_WUTR_WUT
//    <name> WUT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002814) Wakeup auto-reload value  bits </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_WUTR >> 0) & 0xFFFF), ((RTC_WUTR = (RTC_WUTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_WUTR  ------------------------------------
// SVD Line: 17084

//  <rtree> SFDITEM_REG__RTC_WUTR
//    <name> WUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002814) wakeup timer register </i>
//    <loc> ( (unsigned int)((RTC_WUTR >> 0) & 0xFFFFFFFF), ((RTC_WUTR = (RTC_WUTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_WUTR_WUT </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_CR  ---------------------------------
// SVD Line: 17102

unsigned int RTC_CR __AT (0x40002818);



// -------------------------------  Field Item: RTC_CR_WUCKSEL  -----------------------------------
// SVD Line: 17111

//  <item> SFDITEM_FIELD__RTC_CR_WUCKSEL
//    <name> WUCKSEL </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40002818) WUCKSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CR >> 0) & 0x7), ((RTC_CR = (RTC_CR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_TSEDGE  -----------------------------------
// SVD Line: 17117

//  <item> SFDITEM_FIELD__RTC_CR_TSEDGE
//    <name> TSEDGE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002818) TSEDGE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.3..3> TSEDGE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CR_REFCKON  -----------------------------------
// SVD Line: 17123

//  <item> SFDITEM_FIELD__RTC_CR_REFCKON
//    <name> REFCKON </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002818) REFCKON </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.4..4> REFCKON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CR_BYPSHAD  -----------------------------------
// SVD Line: 17129

//  <item> SFDITEM_FIELD__RTC_CR_BYPSHAD
//    <name> BYPSHAD </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002818) BYPSHAD </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.5..5> BYPSHAD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_FMT  -------------------------------------
// SVD Line: 17135

//  <item> SFDITEM_FIELD__RTC_CR_FMT
//    <name> FMT </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002818) FMT </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.6..6> FMT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRAE  ------------------------------------
// SVD Line: 17141

//  <item> SFDITEM_FIELD__RTC_CR_ALRAE
//    <name> ALRAE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002818) ALRAE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.8..8> ALRAE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRBE  ------------------------------------
// SVD Line: 17147

//  <item> SFDITEM_FIELD__RTC_CR_ALRBE
//    <name> ALRBE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002818) ALRBE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.9..9> ALRBE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_WUTE  ------------------------------------
// SVD Line: 17153

//  <item> SFDITEM_FIELD__RTC_CR_WUTE
//    <name> WUTE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002818) WUTE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.10..10> WUTE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_TSE  -------------------------------------
// SVD Line: 17159

//  <item> SFDITEM_FIELD__RTC_CR_TSE
//    <name> TSE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002818) TSE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.11..11> TSE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRAIE  -----------------------------------
// SVD Line: 17165

//  <item> SFDITEM_FIELD__RTC_CR_ALRAIE
//    <name> ALRAIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002818) ALRAIE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.12..12> ALRAIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRBIE  -----------------------------------
// SVD Line: 17171

//  <item> SFDITEM_FIELD__RTC_CR_ALRBIE
//    <name> ALRBIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002818) ALRBIE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.13..13> ALRBIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_WUTIE  ------------------------------------
// SVD Line: 17177

//  <item> SFDITEM_FIELD__RTC_CR_WUTIE
//    <name> WUTIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002818) WUTIE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.14..14> WUTIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_TSIE  ------------------------------------
// SVD Line: 17183

//  <item> SFDITEM_FIELD__RTC_CR_TSIE
//    <name> TSIE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002818) TSIE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.15..15> TSIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ADD1H  ------------------------------------
// SVD Line: 17189

//  <item> SFDITEM_FIELD__RTC_CR_ADD1H
//    <name> ADD1H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002818) ADD1H </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.16..16> ADD1H
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_SUB1H  ------------------------------------
// SVD Line: 17195

//  <item> SFDITEM_FIELD__RTC_CR_SUB1H
//    <name> SUB1H </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002818) SUB1H </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.17..17> SUB1H
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_BKP  -------------------------------------
// SVD Line: 17201

//  <item> SFDITEM_FIELD__RTC_CR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002818) BKP </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.18..18> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_COSEL  ------------------------------------
// SVD Line: 17207

//  <item> SFDITEM_FIELD__RTC_CR_COSEL
//    <name> COSEL </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002818) COSEL </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.19..19> COSEL
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_POL  -------------------------------------
// SVD Line: 17213

//  <item> SFDITEM_FIELD__RTC_CR_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002818) POL </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.20..20> POL
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_OSEL  ------------------------------------
// SVD Line: 17219

//  <item> SFDITEM_FIELD__RTC_CR_OSEL
//    <name> OSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40002818) OSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CR >> 21) & 0x3), ((RTC_CR = (RTC_CR & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_COE  -------------------------------------
// SVD Line: 17225

//  <item> SFDITEM_FIELD__RTC_CR_COE
//    <name> COE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002818) COE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.23..23> COE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_ITSE  ------------------------------------
// SVD Line: 17231

//  <item> SFDITEM_FIELD__RTC_CR_ITSE
//    <name> ITSE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40002818) ITSE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.24..24> ITSE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_TAMPTS  -----------------------------------
// SVD Line: 17237

//  <item> SFDITEM_FIELD__RTC_CR_TAMPTS
//    <name> TAMPTS </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40002818) TAMPTS </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.25..25> TAMPTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_TAMPOE  -----------------------------------
// SVD Line: 17243

//  <item> SFDITEM_FIELD__RTC_CR_TAMPOE
//    <name> TAMPOE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40002818) TAMPOE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.26..26> TAMPOE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_CR_TAMPALRM_PU  ---------------------------------
// SVD Line: 17249

//  <item> SFDITEM_FIELD__RTC_CR_TAMPALRM_PU
//    <name> TAMPALRM_PU </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40002818) TAMPALRM_PU </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.29..29> TAMPALRM_PU
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RTC_CR_TAMPALRM_TYPE  --------------------------------
// SVD Line: 17255

//  <item> SFDITEM_FIELD__RTC_CR_TAMPALRM_TYPE
//    <name> TAMPALRM_TYPE </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002818) TAMPALRM_TYPE </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.30..30> TAMPALRM_TYPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_OUT2EN  -----------------------------------
// SVD Line: 17261

//  <item> SFDITEM_FIELD__RTC_CR_OUT2EN
//    <name> OUT2EN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002818) OUT2EN </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.31..31> OUT2EN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CR  -------------------------------------
// SVD Line: 17102

//  <rtree> SFDITEM_REG__RTC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002818) control register </i>
//    <loc> ( (unsigned int)((RTC_CR >> 0) & 0xFFFFFFFF), ((RTC_CR = (RTC_CR & ~(0xE7FFFF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7FFFF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CR_WUCKSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSEDGE </item>
//    <item> SFDITEM_FIELD__RTC_CR_REFCKON </item>
//    <item> SFDITEM_FIELD__RTC_CR_BYPSHAD </item>
//    <item> SFDITEM_FIELD__RTC_CR_FMT </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRAE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRBE </item>
//    <item> SFDITEM_FIELD__RTC_CR_WUTE </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRAIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRBIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_WUTIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ADD1H </item>
//    <item> SFDITEM_FIELD__RTC_CR_SUB1H </item>
//    <item> SFDITEM_FIELD__RTC_CR_BKP </item>
//    <item> SFDITEM_FIELD__RTC_CR_COSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_POL </item>
//    <item> SFDITEM_FIELD__RTC_CR_OSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_COE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ITSE </item>
//    <item> SFDITEM_FIELD__RTC_CR_TAMPTS </item>
//    <item> SFDITEM_FIELD__RTC_CR_TAMPOE </item>
//    <item> SFDITEM_FIELD__RTC_CR_TAMPALRM_PU </item>
//    <item> SFDITEM_FIELD__RTC_CR_TAMPALRM_TYPE </item>
//    <item> SFDITEM_FIELD__RTC_CR_OUT2EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_WPR  ---------------------------------
// SVD Line: 17269

unsigned int RTC_WPR __AT (0x40002824);



// ---------------------------------  Field Item: RTC_WPR_KEY  ------------------------------------
// SVD Line: 17278

//  <item> SFDITEM_FIELD__RTC_WPR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 7..0] WO (@ 0x40002824) Write protection key </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_WPR >> 0) & 0x0), ((RTC_WPR = (RTC_WPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_WPR  ------------------------------------
// SVD Line: 17269

//  <rtree> SFDITEM_REG__RTC_WPR
//    <name> WPR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002824) write protection register </i>
//    <loc> ( (unsigned int)((RTC_WPR >> 0) & 0xFFFFFFFF), ((RTC_WPR = (RTC_WPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_WPR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CALR  --------------------------------
// SVD Line: 17286

unsigned int RTC_CALR __AT (0x40002828);



// --------------------------------  Field Item: RTC_CALR_CALP  -----------------------------------
// SVD Line: 17295

//  <item> SFDITEM_FIELD__RTC_CALR_CALP
//    <name> CALP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002828) Increase frequency of RTC by 488.5  ppm </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.15..15> CALP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CALR_CALW8  -----------------------------------
// SVD Line: 17302

//  <item> SFDITEM_FIELD__RTC_CALR_CALW8
//    <name> CALW8 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002828) Use an 8-second calibration cycle  period </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.14..14> CALW8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CALR_CALW16  ----------------------------------
// SVD Line: 17309

//  <item> SFDITEM_FIELD__RTC_CALR_CALW16
//    <name> CALW16 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002828) Use a 16-second calibration cycle  period </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.13..13> CALW16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CALR_CALM  -----------------------------------
// SVD Line: 17316

//  <item> SFDITEM_FIELD__RTC_CALR_CALM
//    <name> CALM </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40002828) Calibration minus </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CALR >> 0) & 0x1FF), ((RTC_CALR = (RTC_CALR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CALR  ------------------------------------
// SVD Line: 17286

//  <rtree> SFDITEM_REG__RTC_CALR
//    <name> CALR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002828) calibration register </i>
//    <loc> ( (unsigned int)((RTC_CALR >> 0) & 0xFFFFFFFF), ((RTC_CALR = (RTC_CALR & ~(0xE1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CALR_CALP </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALW8 </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALW16 </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_SHIFTR  -------------------------------
// SVD Line: 17324

unsigned int RTC_SHIFTR __AT (0x4000282C);



// ------------------------------  Field Item: RTC_SHIFTR_ADD1S  ----------------------------------
// SVD Line: 17333

//  <item> SFDITEM_FIELD__RTC_SHIFTR_ADD1S
//    <name> ADD1S </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x4000282C) Add one second </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SHIFTR ) </loc>
//      <o.31..31> ADD1S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_SHIFTR_SUBFS  ----------------------------------
// SVD Line: 17339

//  <item> SFDITEM_FIELD__RTC_SHIFTR_SUBFS
//    <name> SUBFS </name>
//    <w> 
//    <i> [Bits 14..0] WO (@ 0x4000282C) Subtract a fraction of a  second </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_SHIFTR >> 0) & 0x0), ((RTC_SHIFTR = (RTC_SHIFTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_SHIFTR  -----------------------------------
// SVD Line: 17324

//  <rtree> SFDITEM_REG__RTC_SHIFTR
//    <name> SHIFTR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000282C) shift control register </i>
//    <loc> ( (unsigned int)((RTC_SHIFTR >> 0) & 0xFFFFFFFF), ((RTC_SHIFTR = (RTC_SHIFTR & ~(0x80007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_SHIFTR_ADD1S </item>
//    <item> SFDITEM_FIELD__RTC_SHIFTR_SUBFS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TSTR  --------------------------------
// SVD Line: 17348

unsigned int RTC_TSTR __AT (0x40002830);



// ---------------------------------  Field Item: RTC_TSTR_SU  ------------------------------------
// SVD Line: 17357

//  <item> SFDITEM_FIELD__RTC_TSTR_SU
//    <name> SU </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002830) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_ST  ------------------------------------
// SVD Line: 17363

//  <item> SFDITEM_FIELD__RTC_TSTR_ST
//    <name> ST </name>
//    <r> 
//    <i> [Bits 6..4] RO (@ 0x40002830) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 4) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TSTR_MNU  ------------------------------------
// SVD Line: 17369

//  <item> SFDITEM_FIELD__RTC_TSTR_MNU
//    <name> MNU </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002830) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TSTR_MNT  ------------------------------------
// SVD Line: 17375

//  <item> SFDITEM_FIELD__RTC_TSTR_MNT
//    <name> MNT </name>
//    <r> 
//    <i> [Bits 14..12] RO (@ 0x40002830) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 12) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_HU  ------------------------------------
// SVD Line: 17381

//  <item> SFDITEM_FIELD__RTC_TSTR_HU
//    <name> HU </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0x40002830) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_HT  ------------------------------------
// SVD Line: 17387

//  <item> SFDITEM_FIELD__RTC_TSTR_HT
//    <name> HT </name>
//    <r> 
//    <i> [Bits 21..20] RO (@ 0x40002830) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 20) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_PM  ------------------------------------
// SVD Line: 17393

//  <item> SFDITEM_FIELD__RTC_TSTR_PM
//    <name> PM </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40002830) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TSTR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSTR  ------------------------------------
// SVD Line: 17348

//  <rtree> SFDITEM_REG__RTC_TSTR
//    <name> TSTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002830) time stamp time register </i>
//    <loc> ( (unsigned int)((RTC_TSTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSTR_SU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_ST </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_HU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_HT </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_PM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TSDR  --------------------------------
// SVD Line: 17401

unsigned int RTC_TSDR __AT (0x40002834);



// --------------------------------  Field Item: RTC_TSDR_WDU  ------------------------------------
// SVD Line: 17410

//  <item> SFDITEM_FIELD__RTC_TSDR_WDU
//    <name> WDU </name>
//    <r> 
//    <i> [Bits 15..13] RO (@ 0x40002834) Week day units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 13) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_MT  ------------------------------------
// SVD Line: 17416

//  <item> SFDITEM_FIELD__RTC_TSDR_MT
//    <name> MT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40002834) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TSDR ) </loc>
//      <o.12..12> MT
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_MU  ------------------------------------
// SVD Line: 17422

//  <item> SFDITEM_FIELD__RTC_TSDR_MU
//    <name> MU </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002834) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_DT  ------------------------------------
// SVD Line: 17428

//  <item> SFDITEM_FIELD__RTC_TSDR_DT
//    <name> DT </name>
//    <r> 
//    <i> [Bits 5..4] RO (@ 0x40002834) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 4) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_DU  ------------------------------------
// SVD Line: 17434

//  <item> SFDITEM_FIELD__RTC_TSDR_DU
//    <name> DU </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002834) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSDR  ------------------------------------
// SVD Line: 17401

//  <rtree> SFDITEM_REG__RTC_TSDR
//    <name> TSDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002834) time stamp date register </i>
//    <loc> ( (unsigned int)((RTC_TSDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSDR_WDU </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_MT </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_MU </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_DT </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_DU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_TSSSR  --------------------------------
// SVD Line: 17442

unsigned int RTC_TSSSR __AT (0x40002838);



// --------------------------------  Field Item: RTC_TSSSR_SS  ------------------------------------
// SVD Line: 17451

//  <item> SFDITEM_FIELD__RTC_TSSSR_SS
//    <name> SS </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002838) Sub second value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_TSSSR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSSSR  -----------------------------------
// SVD Line: 17442

//  <rtree> SFDITEM_REG__RTC_TSSSR
//    <name> TSSSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002838) timestamp sub second register </i>
//    <loc> ( (unsigned int)((RTC_TSSSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSSSR_SS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ALRMAR  -------------------------------
// SVD Line: 17459

unsigned int RTC_ALRMAR __AT (0x40002840);



// -------------------------------  Field Item: RTC_ALRMAR_MSK4  ----------------------------------
// SVD Line: 17468

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK4
//    <name> MSK4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002840) Alarm A date mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.31..31> MSK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ALRMAR_WDSEL  ----------------------------------
// SVD Line: 17474

//  <item> SFDITEM_FIELD__RTC_ALRMAR_WDSEL
//    <name> WDSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002840) Week day selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.30..30> WDSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_DT  -----------------------------------
// SVD Line: 17480

//  <item> SFDITEM_FIELD__RTC_ALRMAR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40002840) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 28) & 0x3), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_DU  -----------------------------------
// SVD Line: 17486

//  <item> SFDITEM_FIELD__RTC_ALRMAR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002840) Date units or day in BCD  format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 24) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK3  ----------------------------------
// SVD Line: 17493

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK3
//    <name> MSK3 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002840) Alarm A hours mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.23..23> MSK3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_PM  -----------------------------------
// SVD Line: 17499

//  <item> SFDITEM_FIELD__RTC_ALRMAR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002840) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_HT  -----------------------------------
// SVD Line: 17505

//  <item> SFDITEM_FIELD__RTC_ALRMAR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002840) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 20) & 0x3), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_HU  -----------------------------------
// SVD Line: 17511

//  <item> SFDITEM_FIELD__RTC_ALRMAR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002840) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 16) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK2  ----------------------------------
// SVD Line: 17517

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK2
//    <name> MSK2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002840) Alarm A minutes mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.15..15> MSK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MNT  -----------------------------------
// SVD Line: 17523

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002840) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 12) & 0x7), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MNU  -----------------------------------
// SVD Line: 17529

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002840) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 8) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK1  ----------------------------------
// SVD Line: 17535

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK1
//    <name> MSK1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002840) Alarm A seconds mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.7..7> MSK1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_ST  -----------------------------------
// SVD Line: 17541

//  <item> SFDITEM_FIELD__RTC_ALRMAR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002840) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 4) & 0x7), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_SU  -----------------------------------
// SVD Line: 17547

//  <item> SFDITEM_FIELD__RTC_ALRMAR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002840) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 0) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_ALRMAR  -----------------------------------
// SVD Line: 17459

//  <rtree> SFDITEM_REG__RTC_ALRMAR
//    <name> ALRMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002840) alarm A register </i>
//    <loc> ( (unsigned int)((RTC_ALRMAR >> 0) & 0xFFFFFFFF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK4 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_WDSEL </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_DT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_DU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK3 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_PM </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_HT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_HU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK2 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK1 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_ST </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_SU </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RTC_ALRMASSR  ------------------------------
// SVD Line: 17555

unsigned int RTC_ALRMASSR __AT (0x40002844);



// -----------------------------  Field Item: RTC_ALRMASSR_MASKSS  --------------------------------
// SVD Line: 17564

//  <item> SFDITEM_FIELD__RTC_ALRMASSR_MASKSS
//    <name> MASKSS </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002844) Mask the most-significant bits starting  at this bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMASSR >> 24) & 0xF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMASSR_SS  ----------------------------------
// SVD Line: 17571

//  <item> SFDITEM_FIELD__RTC_ALRMASSR_SS
//    <name> SS </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002844) Sub seconds value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRMASSR >> 0) & 0x7FFF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: RTC_ALRMASSR  ----------------------------------
// SVD Line: 17555

//  <rtree> SFDITEM_REG__RTC_ALRMASSR
//    <name> ALRMASSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002844) alarm A sub second register </i>
//    <loc> ( (unsigned int)((RTC_ALRMASSR >> 0) & 0xFFFFFFFF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0xF007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMASSR_MASKSS </item>
//    <item> SFDITEM_FIELD__RTC_ALRMASSR_SS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ALRMBR  -------------------------------
// SVD Line: 17579

unsigned int RTC_ALRMBR __AT (0x40002848);



// -------------------------------  Field Item: RTC_ALRMBR_MSK4  ----------------------------------
// SVD Line: 17588

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK4
//    <name> MSK4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002848) Alarm B date mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.31..31> MSK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ALRMBR_WDSEL  ----------------------------------
// SVD Line: 17594

//  <item> SFDITEM_FIELD__RTC_ALRMBR_WDSEL
//    <name> WDSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002848) Week day selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.30..30> WDSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_DT  -----------------------------------
// SVD Line: 17600

//  <item> SFDITEM_FIELD__RTC_ALRMBR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40002848) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 28) & 0x3), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_DU  -----------------------------------
// SVD Line: 17606

//  <item> SFDITEM_FIELD__RTC_ALRMBR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002848) Date units or day in BCD  format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 24) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK3  ----------------------------------
// SVD Line: 17613

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK3
//    <name> MSK3 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002848) Alarm B hours mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.23..23> MSK3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_PM  -----------------------------------
// SVD Line: 17619

//  <item> SFDITEM_FIELD__RTC_ALRMBR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002848) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_HT  -----------------------------------
// SVD Line: 17625

//  <item> SFDITEM_FIELD__RTC_ALRMBR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002848) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 20) & 0x3), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_HU  -----------------------------------
// SVD Line: 17631

//  <item> SFDITEM_FIELD__RTC_ALRMBR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002848) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 16) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK2  ----------------------------------
// SVD Line: 17637

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK2
//    <name> MSK2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002848) Alarm B minutes mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.15..15> MSK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MNT  -----------------------------------
// SVD Line: 17643

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002848) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 12) & 0x7), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MNU  -----------------------------------
// SVD Line: 17649

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002848) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 8) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK1  ----------------------------------
// SVD Line: 17655

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK1
//    <name> MSK1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002848) Alarm B seconds mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.7..7> MSK1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_ST  -----------------------------------
// SVD Line: 17661

//  <item> SFDITEM_FIELD__RTC_ALRMBR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002848) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 4) & 0x7), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_SU  -----------------------------------
// SVD Line: 17667

//  <item> SFDITEM_FIELD__RTC_ALRMBR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002848) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 0) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_ALRMBR  -----------------------------------
// SVD Line: 17579

//  <rtree> SFDITEM_REG__RTC_ALRMBR
//    <name> ALRMBR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002848) alarm B register </i>
//    <loc> ( (unsigned int)((RTC_ALRMBR >> 0) & 0xFFFFFFFF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK4 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_WDSEL </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_DT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_DU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK3 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_PM </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_HT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_HU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK2 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK1 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_ST </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_SU </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RTC_ALRMBSSR  ------------------------------
// SVD Line: 17675

unsigned int RTC_ALRMBSSR __AT (0x4000284C);



// -----------------------------  Field Item: RTC_ALRMBSSR_MASKSS  --------------------------------
// SVD Line: 17684

//  <item> SFDITEM_FIELD__RTC_ALRMBSSR_MASKSS
//    <name> MASKSS </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4000284C) Mask the most-significant bits starting  at this bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBSSR >> 24) & 0xF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBSSR_SS  ----------------------------------
// SVD Line: 17691

//  <item> SFDITEM_FIELD__RTC_ALRMBSSR_SS
//    <name> SS </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x4000284C) Sub seconds value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRMBSSR >> 0) & 0x7FFF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: RTC_ALRMBSSR  ----------------------------------
// SVD Line: 17675

//  <rtree> SFDITEM_REG__RTC_ALRMBSSR
//    <name> ALRMBSSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000284C) alarm B sub second register </i>
//    <loc> ( (unsigned int)((RTC_ALRMBSSR >> 0) & 0xFFFFFFFF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0xF007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMBSSR_MASKSS </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBSSR_SS </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_SR  ---------------------------------
// SVD Line: 17699

unsigned int RTC_SR __AT (0x40002850);



// --------------------------------  Field Item: RTC_SR_ALRAF  ------------------------------------
// SVD Line: 17708

//  <item> SFDITEM_FIELD__RTC_SR_ALRAF
//    <name> ALRAF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40002850) ALRAF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.0..0> ALRAF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_SR_ALRBF  ------------------------------------
// SVD Line: 17714

//  <item> SFDITEM_FIELD__RTC_SR_ALRBF
//    <name> ALRBF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40002850) ALRBF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.1..1> ALRBF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_WUTF  ------------------------------------
// SVD Line: 17720

//  <item> SFDITEM_FIELD__RTC_SR_WUTF
//    <name> WUTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40002850) WUTF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.2..2> WUTF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_TSF  -------------------------------------
// SVD Line: 17726

//  <item> SFDITEM_FIELD__RTC_SR_TSF
//    <name> TSF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40002850) TSF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.3..3> TSF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_SR_TSOVF  ------------------------------------
// SVD Line: 17732

//  <item> SFDITEM_FIELD__RTC_SR_TSOVF
//    <name> TSOVF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40002850) TSOVF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.4..4> TSOVF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_SR_ITSF  ------------------------------------
// SVD Line: 17738

//  <item> SFDITEM_FIELD__RTC_SR_ITSF
//    <name> ITSF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002850) ITSF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SR ) </loc>
//      <o.5..5> ITSF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_SR  -------------------------------------
// SVD Line: 17699

//  <rtree> SFDITEM_REG__RTC_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002850) status register </i>
//    <loc> ( (unsigned int)((RTC_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_SR_ALRAF </item>
//    <item> SFDITEM_FIELD__RTC_SR_ALRBF </item>
//    <item> SFDITEM_FIELD__RTC_SR_WUTF </item>
//    <item> SFDITEM_FIELD__RTC_SR_TSF </item>
//    <item> SFDITEM_FIELD__RTC_SR_TSOVF </item>
//    <item> SFDITEM_FIELD__RTC_SR_ITSF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_MISR  --------------------------------
// SVD Line: 17746

unsigned int RTC_MISR __AT (0x40002854);



// -------------------------------  Field Item: RTC_MISR_ALRAMF  ----------------------------------
// SVD Line: 17756

//  <item> SFDITEM_FIELD__RTC_MISR_ALRAMF
//    <name> ALRAMF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40002854) ALRAMF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MISR ) </loc>
//      <o.0..0> ALRAMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MISR_ALRBMF  ----------------------------------
// SVD Line: 17762

//  <item> SFDITEM_FIELD__RTC_MISR_ALRBMF
//    <name> ALRBMF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40002854) ALRBMF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MISR ) </loc>
//      <o.1..1> ALRBMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MISR_WUTMF  -----------------------------------
// SVD Line: 17768

//  <item> SFDITEM_FIELD__RTC_MISR_WUTMF
//    <name> WUTMF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40002854) WUTMF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MISR ) </loc>
//      <o.2..2> WUTMF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_MISR_TSMF  -----------------------------------
// SVD Line: 17774

//  <item> SFDITEM_FIELD__RTC_MISR_TSMF
//    <name> TSMF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40002854) TSMF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MISR ) </loc>
//      <o.3..3> TSMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MISR_TSOVMF  ----------------------------------
// SVD Line: 17780

//  <item> SFDITEM_FIELD__RTC_MISR_TSOVMF
//    <name> TSOVMF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40002854) TSOVMF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MISR ) </loc>
//      <o.4..4> TSOVMF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_MISR_ITSMF  -----------------------------------
// SVD Line: 17786

//  <item> SFDITEM_FIELD__RTC_MISR_ITSMF
//    <name> ITSMF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002854) ITSMF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_MISR ) </loc>
//      <o.5..5> ITSMF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RTC_MISR  ------------------------------------
// SVD Line: 17746

//  <rtree> SFDITEM_REG__RTC_MISR
//    <name> MISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002854) masked interrupt status  register </i>
//    <loc> ( (unsigned int)((RTC_MISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_MISR_ALRAMF </item>
//    <item> SFDITEM_FIELD__RTC_MISR_ALRBMF </item>
//    <item> SFDITEM_FIELD__RTC_MISR_WUTMF </item>
//    <item> SFDITEM_FIELD__RTC_MISR_TSMF </item>
//    <item> SFDITEM_FIELD__RTC_MISR_TSOVMF </item>
//    <item> SFDITEM_FIELD__RTC_MISR_ITSMF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_SCR  ---------------------------------
// SVD Line: 17794

unsigned int RTC_SCR __AT (0x4000285C);



// -------------------------------  Field Item: RTC_SCR_CALRAF  -----------------------------------
// SVD Line: 17803

//  <item> SFDITEM_FIELD__RTC_SCR_CALRAF
//    <name> CALRAF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000285C) CALRAF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SCR ) </loc>
//      <o.0..0> CALRAF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_SCR_CALRBF  -----------------------------------
// SVD Line: 17809

//  <item> SFDITEM_FIELD__RTC_SCR_CALRBF
//    <name> CALRBF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000285C) CALRBF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SCR ) </loc>
//      <o.1..1> CALRBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_SCR_CWUTF  -----------------------------------
// SVD Line: 17815

//  <item> SFDITEM_FIELD__RTC_SCR_CWUTF
//    <name> CWUTF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000285C) CWUTF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SCR ) </loc>
//      <o.2..2> CWUTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_SCR_CTSF  ------------------------------------
// SVD Line: 17821

//  <item> SFDITEM_FIELD__RTC_SCR_CTSF
//    <name> CTSF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000285C) CTSF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SCR ) </loc>
//      <o.3..3> CTSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_SCR_CTSOVF  -----------------------------------
// SVD Line: 17827

//  <item> SFDITEM_FIELD__RTC_SCR_CTSOVF
//    <name> CTSOVF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000285C) CTSOVF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SCR ) </loc>
//      <o.4..4> CTSOVF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_SCR_CITSF  -----------------------------------
// SVD Line: 17833

//  <item> SFDITEM_FIELD__RTC_SCR_CITSF
//    <name> CITSF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000285C) CITSF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SCR ) </loc>
//      <o.5..5> CITSF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_SCR  ------------------------------------
// SVD Line: 17794

//  <rtree> SFDITEM_REG__RTC_SCR
//    <name> SCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000285C) status clear register </i>
//    <loc> ( (unsigned int)((RTC_SCR >> 0) & 0xFFFFFFFF), ((RTC_SCR = (RTC_SCR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_SCR_CALRAF </item>
//    <item> SFDITEM_FIELD__RTC_SCR_CALRBF </item>
//    <item> SFDITEM_FIELD__RTC_SCR_CWUTF </item>
//    <item> SFDITEM_FIELD__RTC_SCR_CTSF </item>
//    <item> SFDITEM_FIELD__RTC_SCR_CTSOVF </item>
//    <item> SFDITEM_FIELD__RTC_SCR_CITSF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 16845

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_TR </item>
//    <item> SFDITEM_REG__RTC_DR </item>
//    <item> SFDITEM_REG__RTC_SSR </item>
//    <item> SFDITEM_REG__RTC_ICSR </item>
//    <item> SFDITEM_REG__RTC_PRER </item>
//    <item> SFDITEM_REG__RTC_WUTR </item>
//    <item> SFDITEM_REG__RTC_CR </item>
//    <item> SFDITEM_REG__RTC_WPR </item>
//    <item> SFDITEM_REG__RTC_CALR </item>
//    <item> SFDITEM_REG__RTC_SHIFTR </item>
//    <item> SFDITEM_REG__RTC_TSTR </item>
//    <item> SFDITEM_REG__RTC_TSDR </item>
//    <item> SFDITEM_REG__RTC_TSSSR </item>
//    <item> SFDITEM_REG__RTC_ALRMAR </item>
//    <item> SFDITEM_REG__RTC_ALRMASSR </item>
//    <item> SFDITEM_REG__RTC_ALRMBR </item>
//    <item> SFDITEM_REG__RTC_ALRMBSSR </item>
//    <item> SFDITEM_REG__RTC_SR </item>
//    <item> SFDITEM_REG__RTC_MISR </item>
//    <item> SFDITEM_REG__RTC_SCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM14_CR1  --------------------------------
// SVD Line: 17859

unsigned int TIM14_CR1 __AT (0x40002000);



// -----------------------------  Field Item: TIM14_CR1_UIFREMAP  ---------------------------------
// SVD Line: 17868

//  <item> SFDITEM_FIELD__TIM14_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002000) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CKD  -----------------------------------
// SVD Line: 17874

//  <item> SFDITEM_FIELD__TIM14_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR1 >> 8) & 0x3), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_ARPE  -----------------------------------
// SVD Line: 17880

//  <item> SFDITEM_FIELD__TIM14_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_OPM  -----------------------------------
// SVD Line: 17886

//  <item> SFDITEM_FIELD__TIM14_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_URS  -----------------------------------
// SVD Line: 17892

//  <item> SFDITEM_FIELD__TIM14_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_UDIS  -----------------------------------
// SVD Line: 17898

//  <item> SFDITEM_FIELD__TIM14_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CEN  -----------------------------------
// SVD Line: 17904

//  <item> SFDITEM_FIELD__TIM14_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CR1  -----------------------------------
// SVD Line: 17859

//  <rtree> SFDITEM_REG__TIM14_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM14_CR1 >> 0) & 0xFFFFFFFF), ((TIM14_CR1 = (TIM14_CR1 & ~(0xB8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CR1_UIFREMAP </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_DIER  -------------------------------
// SVD Line: 17912

unsigned int TIM14_DIER __AT (0x4000200C);



// ------------------------------  Field Item: TIM14_DIER_CC1IE  ----------------------------------
// SVD Line: 17921

//  <item> SFDITEM_FIELD__TIM14_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000200C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_DIER_UIE  -----------------------------------
// SVD Line: 17928

//  <item> SFDITEM_FIELD__TIM14_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000200C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_DIER  -----------------------------------
// SVD Line: 17912

//  <rtree> SFDITEM_REG__TIM14_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000200C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM14_DIER >> 0) & 0xFFFFFFFF), ((TIM14_DIER = (TIM14_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_SR  --------------------------------
// SVD Line: 17936

unsigned int TIM14_SR __AT (0x40002010);



// -------------------------------  Field Item: TIM14_SR_CC1OF  -----------------------------------
// SVD Line: 17945

//  <item> SFDITEM_FIELD__TIM14_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002010) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1IF  -----------------------------------
// SVD Line: 17952

//  <item> SFDITEM_FIELD__TIM14_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002010) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_SR_UIF  ------------------------------------
// SVD Line: 17959

//  <item> SFDITEM_FIELD__TIM14_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_SR  ------------------------------------
// SVD Line: 17936

//  <rtree> SFDITEM_REG__TIM14_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002010) status register </i>
//    <loc> ( (unsigned int)((TIM14_SR >> 0) & 0xFFFFFFFF), ((TIM14_SR = (TIM14_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_EGR  --------------------------------
// SVD Line: 17967

unsigned int TIM14_EGR __AT (0x40002014);



// -------------------------------  Field Item: TIM14_EGR_CC1G  -----------------------------------
// SVD Line: 17976

//  <item> SFDITEM_FIELD__TIM14_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40002014) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_EGR_UG  ------------------------------------
// SVD Line: 17983

//  <item> SFDITEM_FIELD__TIM14_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40002014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_EGR  -----------------------------------
// SVD Line: 17967

//  <rtree> SFDITEM_REG__TIM14_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002014) event generation register </i>
//    <loc> ( (unsigned int)((TIM14_EGR >> 0) & 0xFFFFFFFF), ((TIM14_EGR = (TIM14_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_Output  ---------------------------
// SVD Line: 17991

unsigned int TIM14_CCMR1_Output __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 18001

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Output >> 0) & 0x3), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 18007

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002018) OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 18013

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002018) OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 18019

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002018) OC1M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Output >> 4) & 0x7), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 18025

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002018) OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Output_OC1M_3  -----------------------------
// SVD Line: 18031

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002018) Output Compare 1 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// ---------------------------  Register RTree: TIM14_CCMR1_Output  -------------------------------
// SVD Line: 17991

//  <rtree> SFDITEM_REG__TIM14_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x100FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M_3 </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_Input  ----------------------------
// SVD Line: 18040

unsigned int TIM14_CCMR1_Input __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 18051

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40002018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 4) & 0xF), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_Input_ICPCS  ------------------------------
// SVD Line: 18057

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40002018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 2) & 0x3), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 18063

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 0) & 0x3), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM14_CCMR1_Input  -------------------------------
// SVD Line: 18040

//  <rtree> SFDITEM_REG__TIM14_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCER  -------------------------------
// SVD Line: 18072

unsigned int TIM14_CCER __AT (0x40002020);



// ------------------------------  Field Item: TIM14_CCER_CC1NP  ----------------------------------
// SVD Line: 18082

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1P  ----------------------------------
// SVD Line: 18089

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1E  ----------------------------------
// SVD Line: 18096

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCER  -----------------------------------
// SVD Line: 18072

//  <rtree> SFDITEM_REG__TIM14_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM14_CCER >> 0) & 0xFFFFFFFF), ((TIM14_CCER = (TIM14_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CNT  --------------------------------
// SVD Line: 18105

unsigned int TIM14_CNT __AT (0x40002024);



// --------------------------------  Field Item: TIM14_CNT_CNT  -----------------------------------
// SVD Line: 18114

//  <item> SFDITEM_FIELD__TIM14_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002024) low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CNT >> 0) & 0xFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CNT_UIFCPY  ----------------------------------
// SVD Line: 18120

//  <item> SFDITEM_FIELD__TIM14_CNT_UIFCPY
//    <name> UIFCPY </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002024) UIF Copy </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CNT ) </loc>
//      <o.31..31> UIFCPY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CNT  -----------------------------------
// SVD Line: 18105

//  <rtree> SFDITEM_REG__TIM14_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002024) counter </i>
//    <loc> ( (unsigned int)((TIM14_CNT >> 0) & 0xFFFFFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0x8000FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8000FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CNT_CNT </item>
//    <item> SFDITEM_FIELD__TIM14_CNT_UIFCPY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_PSC  --------------------------------
// SVD Line: 18128

unsigned int TIM14_PSC __AT (0x40002028);



// --------------------------------  Field Item: TIM14_PSC_PSC  -----------------------------------
// SVD Line: 18137

//  <item> SFDITEM_FIELD__TIM14_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_PSC >> 0) & 0xFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_PSC  -----------------------------------
// SVD Line: 18128

//  <rtree> SFDITEM_REG__TIM14_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002028) prescaler </i>
//    <loc> ( (unsigned int)((TIM14_PSC >> 0) & 0xFFFFFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_ARR  --------------------------------
// SVD Line: 18145

unsigned int TIM14_ARR __AT (0x4000202C);



// --------------------------------  Field Item: TIM14_ARR_ARR  -----------------------------------
// SVD Line: 18154

//  <item> SFDITEM_FIELD__TIM14_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000202C) Low Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_ARR >> 0) & 0xFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_ARR  -----------------------------------
// SVD Line: 18145

//  <rtree> SFDITEM_REG__TIM14_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000202C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM14_ARR >> 0) & 0xFFFFFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCR1  -------------------------------
// SVD Line: 18162

unsigned int TIM14_CCR1 __AT (0x40002034);



// -------------------------------  Field Item: TIM14_CCR1_CCR1  ----------------------------------
// SVD Line: 18171

//  <item> SFDITEM_FIELD__TIM14_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002034) Low Capture/Compare 1  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CCR1 >> 0) & 0xFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCR1  -----------------------------------
// SVD Line: 18162

//  <rtree> SFDITEM_REG__TIM14_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM14_CCR1 >> 0) & 0xFFFFFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCR1_CCR1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: TIM14_TISEL  -------------------------------
// SVD Line: 18180

unsigned int TIM14_TISEL __AT (0x40002068);



// ------------------------------  Field Item: TIM14_TISEL_TISEL  ---------------------------------
// SVD Line: 18190

//  <item> SFDITEM_FIELD__TIM14_TISEL_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002068) TI1[0] to TI1[15] input  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_TISEL >> 0) & 0xF), ((TIM14_TISEL = (TIM14_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_TISEL  ----------------------------------
// SVD Line: 18180

//  <rtree> SFDITEM_REG__TIM14_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002068) TIM timer input selection  register </i>
//    <loc> ( (unsigned int)((TIM14_TISEL >> 0) & 0xFFFFFFFF), ((TIM14_TISEL = (TIM14_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_TISEL_TISEL </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM14  -------------------------------------
// SVD Line: 17843

//  <view> TIM14
//    <name> TIM14 </name>
//    <item> SFDITEM_REG__TIM14_CR1 </item>
//    <item> SFDITEM_REG__TIM14_DIER </item>
//    <item> SFDITEM_REG__TIM14_SR </item>
//    <item> SFDITEM_REG__TIM14_EGR </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM14_CCER </item>
//    <item> SFDITEM_REG__TIM14_CNT </item>
//    <item> SFDITEM_REG__TIM14_PSC </item>
//    <item> SFDITEM_REG__TIM14_ARR </item>
//    <item> SFDITEM_REG__TIM14_CCR1 </item>
//    <item> SFDITEM_REG__TIM14_TISEL </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM2_CR1  --------------------------------
// SVD Line: 18222

unsigned int TIM2_CR1 __AT (0x40000000);



// ------------------------------  Field Item: TIM2_CR1_UIFREMAP  ---------------------------------
// SVD Line: 18231

//  <item> SFDITEM_FIELD__TIM2_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000000) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CKD  ------------------------------------
// SVD Line: 18237

//  <item> SFDITEM_FIELD__TIM2_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 8) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_ARPE  -----------------------------------
// SVD Line: 18243

//  <item> SFDITEM_FIELD__TIM2_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CMS  ------------------------------------
// SVD Line: 18249

//  <item> SFDITEM_FIELD__TIM2_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000000) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 5) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_DIR  ------------------------------------
// SVD Line: 18256

//  <item> SFDITEM_FIELD__TIM2_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_OPM  ------------------------------------
// SVD Line: 18262

//  <item> SFDITEM_FIELD__TIM2_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_URS  ------------------------------------
// SVD Line: 18268

//  <item> SFDITEM_FIELD__TIM2_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_UDIS  -----------------------------------
// SVD Line: 18274

//  <item> SFDITEM_FIELD__TIM2_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CEN  ------------------------------------
// SVD Line: 18280

//  <item> SFDITEM_FIELD__TIM2_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR1  ------------------------------------
// SVD Line: 18222

//  <rtree> SFDITEM_REG__TIM2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CR1 >> 0) & 0xFFFFFFFF), ((TIM2_CR1 = (TIM2_CR1 & ~(0xBFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR1_UIFREMAP </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CR2  --------------------------------
// SVD Line: 18288

unsigned int TIM2_CR2 __AT (0x40000004);



// --------------------------------  Field Item: TIM2_CR2_TI1S  -----------------------------------
// SVD Line: 18297

//  <item> SFDITEM_FIELD__TIM2_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000004) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_MMS  ------------------------------------
// SVD Line: 18303

//  <item> SFDITEM_FIELD__TIM2_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR2 >> 4) & 0x7), ((TIM2_CR2 = (TIM2_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_CCDS  -----------------------------------
// SVD Line: 18309

//  <item> SFDITEM_FIELD__TIM2_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000004) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR2  ------------------------------------
// SVD Line: 18288

//  <rtree> SFDITEM_REG__TIM2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CR2 >> 0) & 0xFFFFFFFF), ((TIM2_CR2 = (TIM2_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_SMCR  --------------------------------
// SVD Line: 18318

unsigned int TIM2_SMCR __AT (0x40000008);



// ------------------------------  Field Item: TIM2_SMCR_TS_4_3  ----------------------------------
// SVD Line: 18327

//  <item> SFDITEM_FIELD__TIM2_SMCR_TS_4_3
//    <name> TS_4_3 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40000008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 20) & 0x3), ((TIM2_SMCR = (TIM2_SMCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_SMS_3  ----------------------------------
// SVD Line: 18333

//  <item> SFDITEM_FIELD__TIM2_SMCR_SMS_3
//    <name> SMS_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000008) Slave mode selection - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.16..16> SMS_3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ETP  -----------------------------------
// SVD Line: 18340

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000008) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ECE  -----------------------------------
// SVD Line: 18346

//  <item> SFDITEM_FIELD__TIM2_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000008) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_ETPS  -----------------------------------
// SVD Line: 18352

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000008) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 12) & 0x3), ((TIM2_SMCR = (TIM2_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ETF  -----------------------------------
// SVD Line: 18358

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000008) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 8) & 0xF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_MSM  -----------------------------------
// SVD Line: 18364

//  <item> SFDITEM_FIELD__TIM2_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000008) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_TS  ------------------------------------
// SVD Line: 18370

//  <item> SFDITEM_FIELD__TIM2_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 4) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_OCCS  -----------------------------------
// SVD Line: 18376

//  <item> SFDITEM_FIELD__TIM2_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000008) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_SMS  -----------------------------------
// SVD Line: 18382

//  <item> SFDITEM_FIELD__TIM2_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000008) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 0) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_SMCR  -----------------------------------
// SVD Line: 18318

//  <rtree> SFDITEM_REG__TIM2_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM2_SMCR >> 0) & 0xFFFFFFFF), ((TIM2_SMCR = (TIM2_SMCR & ~(0x31FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SMCR_TS_4_3 </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_SMS_3 </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DIER  --------------------------------
// SVD Line: 18390

unsigned int TIM2_DIER __AT (0x4000000C);



// --------------------------------  Field Item: TIM2_DIER_TDE  -----------------------------------
// SVD Line: 18399

//  <item> SFDITEM_FIELD__TIM2_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000000C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4DE  ----------------------------------
// SVD Line: 18405

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000000C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3DE  ----------------------------------
// SVD Line: 18412

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000000C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2DE  ----------------------------------
// SVD Line: 18419

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000000C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1DE  ----------------------------------
// SVD Line: 18426

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000000C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UDE  -----------------------------------
// SVD Line: 18433

//  <item> SFDITEM_FIELD__TIM2_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000000C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_TIE  -----------------------------------
// SVD Line: 18439

//  <item> SFDITEM_FIELD__TIM2_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000000C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4IE  ----------------------------------
// SVD Line: 18445

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000000C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3IE  ----------------------------------
// SVD Line: 18452

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000000C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2IE  ----------------------------------
// SVD Line: 18459

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000000C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1IE  ----------------------------------
// SVD Line: 18466

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000000C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UIE  -----------------------------------
// SVD Line: 18473

//  <item> SFDITEM_FIELD__TIM2_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000000C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DIER  -----------------------------------
// SVD Line: 18390

//  <rtree> SFDITEM_REG__TIM2_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM2_DIER >> 0) & 0xFFFFFFFF), ((TIM2_DIER = (TIM2_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_SR  ---------------------------------
// SVD Line: 18481

unsigned int TIM2_SR __AT (0x40000010);



// --------------------------------  Field Item: TIM2_SR_CC4OF  -----------------------------------
// SVD Line: 18490

//  <item> SFDITEM_FIELD__TIM2_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000010) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3OF  -----------------------------------
// SVD Line: 18497

//  <item> SFDITEM_FIELD__TIM2_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000010) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2OF  -----------------------------------
// SVD Line: 18504

//  <item> SFDITEM_FIELD__TIM2_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000010) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1OF  -----------------------------------
// SVD Line: 18511

//  <item> SFDITEM_FIELD__TIM2_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000010) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_TIF  ------------------------------------
// SVD Line: 18518

//  <item> SFDITEM_FIELD__TIM2_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000010) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC4IF  -----------------------------------
// SVD Line: 18524

//  <item> SFDITEM_FIELD__TIM2_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000010) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3IF  -----------------------------------
// SVD Line: 18531

//  <item> SFDITEM_FIELD__TIM2_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000010) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2IF  -----------------------------------
// SVD Line: 18538

//  <item> SFDITEM_FIELD__TIM2_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000010) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1IF  -----------------------------------
// SVD Line: 18545

//  <item> SFDITEM_FIELD__TIM2_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000010) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_UIF  ------------------------------------
// SVD Line: 18552

//  <item> SFDITEM_FIELD__TIM2_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM2_SR  ------------------------------------
// SVD Line: 18481

//  <rtree> SFDITEM_REG__TIM2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) status register </i>
//    <loc> ( (unsigned int)((TIM2_SR >> 0) & 0xFFFFFFFF), ((TIM2_SR = (TIM2_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_EGR  --------------------------------
// SVD Line: 18560

unsigned int TIM2_EGR __AT (0x40000014);



// ---------------------------------  Field Item: TIM2_EGR_TG  ------------------------------------
// SVD Line: 18569

//  <item> SFDITEM_FIELD__TIM2_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000014) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC4G  -----------------------------------
// SVD Line: 18575

//  <item> SFDITEM_FIELD__TIM2_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000014) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC3G  -----------------------------------
// SVD Line: 18582

//  <item> SFDITEM_FIELD__TIM2_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000014) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC2G  -----------------------------------
// SVD Line: 18589

//  <item> SFDITEM_FIELD__TIM2_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000014) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC1G  -----------------------------------
// SVD Line: 18596

//  <item> SFDITEM_FIELD__TIM2_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000014) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_EGR_UG  ------------------------------------
// SVD Line: 18603

//  <item> SFDITEM_FIELD__TIM2_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_EGR  ------------------------------------
// SVD Line: 18560

//  <rtree> SFDITEM_REG__TIM2_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000014) event generation register </i>
//    <loc> ( (unsigned int)((TIM2_EGR >> 0) & 0xFFFFFFFF), ((TIM2_EGR = (TIM2_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR1_Output  ----------------------------
// SVD Line: 18611

unsigned int TIM2_CCMR1_Output __AT (0x40000018);



// --------------------------  Field Item: TIM2_CCMR1_Output_OC2M_3  ------------------------------
// SVD Line: 18621

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M_3
//    <name> OC2M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40000018) Output Compare 2 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.24..24> OC2M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM2_CCMR1_Output_OC1M_3  ------------------------------
// SVD Line: 18628

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000018) Output Compare 1 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 18635

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000018) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 18642

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000018) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 12) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 18648

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000018) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 18655

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000018) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 18662

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 8) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 18669

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000018) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 18676

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000018) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 4) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 18682

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000018) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 18689

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 18696

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 0) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Output  -------------------------------
// SVD Line: 18611

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M_3 </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M_3 </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR1_Input  ----------------------------
// SVD Line: 18705

unsigned int TIM2_CCMR1_Input __AT (0x40000018);



// ----------------------------  Field Item: TIM2_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 18716

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000018) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 12) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 18722

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000018) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 10) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 18728

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 8) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 18735

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 4) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 18741

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 2) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 18747

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 0) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Input  --------------------------------
// SVD Line: 18705

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR2_Output  ----------------------------
// SVD Line: 18756

unsigned int TIM2_CCMR2_Output __AT (0x4000001C);



// --------------------------  Field Item: TIM2_CCMR2_Output_OC4M_3  ------------------------------
// SVD Line: 18766

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M_3
//    <name> OC4M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000001C) Output Compare 4 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.24..24> OC4M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM2_CCMR2_Output_OC3M_3  ------------------------------
// SVD Line: 18773

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M_3
//    <name> OC3M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000001C) Output Compare 3 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.16..16> OC3M_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 18780

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000001C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 18787

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000001C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 12) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 18793

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000001C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 18800

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000001C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 18807

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 8) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 18814

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000001C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 18821

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000001C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 4) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 18827

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000001C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 18834

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000001C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 18841

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 0) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Output  -------------------------------
// SVD Line: 18756

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M_3 </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M_3 </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR2_Input  ----------------------------
// SVD Line: 18850

unsigned int TIM2_CCMR2_Input __AT (0x4000001C);



// ----------------------------  Field Item: TIM2_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 18861

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000001C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 12) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 18867

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000001C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 10) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 18873

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 8) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 18880

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000001C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 4) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 18886

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000001C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 2) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 18892

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 0) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Input  --------------------------------
// SVD Line: 18850

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCER  --------------------------------
// SVD Line: 18901

unsigned int TIM2_CCER __AT (0x40000020);



// -------------------------------  Field Item: TIM2_CCER_CC4NP  ----------------------------------
// SVD Line: 18911

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000020) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4P  -----------------------------------
// SVD Line: 18918

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4E  -----------------------------------
// SVD Line: 18925

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000020) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3NP  ----------------------------------
// SVD Line: 18932

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3P  -----------------------------------
// SVD Line: 18939

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3E  -----------------------------------
// SVD Line: 18946

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000020) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2NP  ----------------------------------
// SVD Line: 18953

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000020) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2P  -----------------------------------
// SVD Line: 18960

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000020) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2E  -----------------------------------
// SVD Line: 18967

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000020) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1NP  ----------------------------------
// SVD Line: 18974

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1P  -----------------------------------
// SVD Line: 18981

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1E  -----------------------------------
// SVD Line: 18988

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCER  -----------------------------------
// SVD Line: 18901

//  <rtree> SFDITEM_REG__TIM2_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM2_CCER >> 0) & 0xFFFFFFFF), ((TIM2_CCER = (TIM2_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CNT  --------------------------------
// SVD Line: 18997

unsigned int TIM2_CNT __AT (0x40000024);



// -------------------------------  Field Item: TIM2_CNT_CNT_H  -----------------------------------
// SVD Line: 19006

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT_H
//    <name> CNT_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000024) High counter value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 16) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CNT_CNT_L  -----------------------------------
// SVD Line: 19013

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT_L
//    <name> CNT_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000024) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 0) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNT  ------------------------------------
// SVD Line: 18997

//  <rtree> SFDITEM_REG__TIM2_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) counter </i>
//    <loc> ( (unsigned int)((TIM2_CNT >> 0) & 0xFFFFFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT_H </item>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT_L </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_PSC  --------------------------------
// SVD Line: 19021

unsigned int TIM2_PSC __AT (0x40000028);



// --------------------------------  Field Item: TIM2_PSC_PSC  ------------------------------------
// SVD Line: 19030

//  <item> SFDITEM_FIELD__TIM2_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PSC >> 0) & 0xFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PSC  ------------------------------------
// SVD Line: 19021

//  <rtree> SFDITEM_REG__TIM2_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000028) prescaler </i>
//    <loc> ( (unsigned int)((TIM2_PSC >> 0) & 0xFFFFFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_ARR  --------------------------------
// SVD Line: 19038

unsigned int TIM2_ARR __AT (0x4000002C);



// -------------------------------  Field Item: TIM2_ARR_ARR_H  -----------------------------------
// SVD Line: 19047

//  <item> SFDITEM_FIELD__TIM2_ARR_ARR_H
//    <name> ARR_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000002C) High Auto-reload value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 16) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_ARR_ARR_L  -----------------------------------
// SVD Line: 19054

//  <item> SFDITEM_FIELD__TIM2_ARR_ARR_L
//    <name> ARR_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000002C) Low Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 0) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_ARR  ------------------------------------
// SVD Line: 19038

//  <rtree> SFDITEM_REG__TIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000002C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM2_ARR >> 0) & 0xFFFFFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARR_H </item>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARR_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR1  --------------------------------
// SVD Line: 19062

unsigned int TIM2_CCR1 __AT (0x40000034);



// ------------------------------  Field Item: TIM2_CCR1_CCR1_H  ----------------------------------
// SVD Line: 19071

//  <item> SFDITEM_FIELD__TIM2_CCR1_CCR1_H
//    <name> CCR1_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000034) High Capture/Compare 1 value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR1 >> 16) & 0xFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCR1_CCR1_L  ----------------------------------
// SVD Line: 19078

//  <item> SFDITEM_FIELD__TIM2_CCR1_CCR1_L
//    <name> CCR1_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000034) Low Capture/Compare 1  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR1 >> 0) & 0xFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR1  -----------------------------------
// SVD Line: 19062

//  <rtree> SFDITEM_REG__TIM2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR1 >> 0) & 0xFFFFFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR1_CCR1_H </item>
//    <item> SFDITEM_FIELD__TIM2_CCR1_CCR1_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR2  --------------------------------
// SVD Line: 19087

unsigned int TIM2_CCR2 __AT (0x40000038);



// ------------------------------  Field Item: TIM2_CCR2_CCR2_H  ----------------------------------
// SVD Line: 19096

//  <item> SFDITEM_FIELD__TIM2_CCR2_CCR2_H
//    <name> CCR2_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000038) High Capture/Compare 2 value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR2 >> 16) & 0xFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCR2_CCR2_L  ----------------------------------
// SVD Line: 19103

//  <item> SFDITEM_FIELD__TIM2_CCR2_CCR2_L
//    <name> CCR2_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000038) Low Capture/Compare 2  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR2 >> 0) & 0xFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR2  -----------------------------------
// SVD Line: 19087

//  <rtree> SFDITEM_REG__TIM2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000038) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CCR2 >> 0) & 0xFFFFFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR2_CCR2_H </item>
//    <item> SFDITEM_FIELD__TIM2_CCR2_CCR2_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR3  --------------------------------
// SVD Line: 19112

unsigned int TIM2_CCR3 __AT (0x4000003C);



// ------------------------------  Field Item: TIM2_CCR3_CCR3_H  ----------------------------------
// SVD Line: 19121

//  <item> SFDITEM_FIELD__TIM2_CCR3_CCR3_H
//    <name> CCR3_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000003C) High Capture/Compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR3 >> 16) & 0xFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCR3_CCR3_L  ----------------------------------
// SVD Line: 19128

//  <item> SFDITEM_FIELD__TIM2_CCR3_CCR3_L
//    <name> CCR3_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000003C) Low Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR3 >> 0) & 0xFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR3  -----------------------------------
// SVD Line: 19112

//  <rtree> SFDITEM_REG__TIM2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000003C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM2_CCR3 >> 0) & 0xFFFFFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR3_CCR3_H </item>
//    <item> SFDITEM_FIELD__TIM2_CCR3_CCR3_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR4  --------------------------------
// SVD Line: 19136

unsigned int TIM2_CCR4 __AT (0x40000040);



// ------------------------------  Field Item: TIM2_CCR4_CCR4_H  ----------------------------------
// SVD Line: 19145

//  <item> SFDITEM_FIELD__TIM2_CCR4_CCR4_H
//    <name> CCR4_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000040) High Capture/Compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR4 >> 16) & 0xFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_CCR4_CCR4_L  ----------------------------------
// SVD Line: 19152

//  <item> SFDITEM_FIELD__TIM2_CCR4_CCR4_L
//    <name> CCR4_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000040) Low Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR4 >> 0) & 0xFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR4  -----------------------------------
// SVD Line: 19136

//  <rtree> SFDITEM_REG__TIM2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000040) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM2_CCR4 >> 0) & 0xFFFFFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR4_CCR4_H </item>
//    <item> SFDITEM_FIELD__TIM2_CCR4_CCR4_L </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_DCR  --------------------------------
// SVD Line: 19160

unsigned int TIM2_DCR __AT (0x40000048);



// --------------------------------  Field Item: TIM2_DCR_DBL  ------------------------------------
// SVD Line: 19169

//  <item> SFDITEM_FIELD__TIM2_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000048) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 8) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DCR_DBA  ------------------------------------
// SVD Line: 19175

//  <item> SFDITEM_FIELD__TIM2_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000048) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 0) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DCR  ------------------------------------
// SVD Line: 19160

//  <rtree> SFDITEM_REG__TIM2_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000048) DMA control register </i>
//    <loc> ( (unsigned int)((TIM2_DCR >> 0) & 0xFFFFFFFF), ((TIM2_DCR = (TIM2_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DMAR  --------------------------------
// SVD Line: 19183

unsigned int TIM2_DMAR __AT (0x4000004C);



// -------------------------------  Field Item: TIM2_DMAR_DMAB  -----------------------------------
// SVD Line: 19192

//  <item> SFDITEM_FIELD__TIM2_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000004C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_DMAR >> 0) & 0xFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DMAR  -----------------------------------
// SVD Line: 19183

//  <rtree> SFDITEM_REG__TIM2_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000004C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM2_DMAR >> 0) & 0xFFFFFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DMAR_DMAB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_OR1  --------------------------------
// SVD Line: 19201

unsigned int TIM2_OR1 __AT (0x40000050);



// -----------------------------  Field Item: TIM2_OR1_IOCREF_CLR  --------------------------------
// SVD Line: 19210

//  <item> SFDITEM_FIELD__TIM2_OR1_IOCREF_CLR
//    <name> IOCREF_CLR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000050) IOCREF_CLR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_OR1 ) </loc>
//      <o.0..0> IOCREF_CLR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_OR1  ------------------------------------
// SVD Line: 19201

//  <rtree> SFDITEM_REG__TIM2_OR1
//    <name> OR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000050) TIM option register </i>
//    <loc> ( (unsigned int)((TIM2_OR1 >> 0) & 0xFFFFFFFF), ((TIM2_OR1 = (TIM2_OR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_OR1_IOCREF_CLR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_AF1  --------------------------------
// SVD Line: 19218

unsigned int TIM2_AF1 __AT (0x40000060);



// -------------------------------  Field Item: TIM2_AF1_ETRSEL  ----------------------------------
// SVD Line: 19228

//  <item> SFDITEM_FIELD__TIM2_AF1_ETRSEL
//    <name> ETRSEL </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x40000060) External trigger source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_AF1 >> 14) & 0xF), ((TIM2_AF1 = (TIM2_AF1 & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_AF1  ------------------------------------
// SVD Line: 19218

//  <rtree> SFDITEM_REG__TIM2_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000060) TIM alternate function option register  1 </i>
//    <loc> ( (unsigned int)((TIM2_AF1 >> 0) & 0xFFFFFFFF), ((TIM2_AF1 = (TIM2_AF1 & ~(0x3C000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3C000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_AF1_ETRSEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_TISEL  -------------------------------
// SVD Line: 19237

unsigned int TIM2_TISEL __AT (0x40000068);



// ------------------------------  Field Item: TIM2_TISEL_TI1SEL  ---------------------------------
// SVD Line: 19247

//  <item> SFDITEM_FIELD__TIM2_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40000068) TI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_TISEL >> 0) & 0xF), ((TIM2_TISEL = (TIM2_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM2_TISEL_TI2SEL  ---------------------------------
// SVD Line: 19253

//  <item> SFDITEM_FIELD__TIM2_TISEL_TI2SEL
//    <name> TI2SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000068) TI2SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_TISEL >> 8) & 0xF), ((TIM2_TISEL = (TIM2_TISEL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM2_TISEL  -----------------------------------
// SVD Line: 19237

//  <rtree> SFDITEM_REG__TIM2_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000068) TIM alternate function option register  1 </i>
//    <loc> ( (unsigned int)((TIM2_TISEL >> 0) & 0xFFFFFFFF), ((TIM2_TISEL = (TIM2_TISEL & ~(0xF0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_TISEL_TI1SEL </item>
//    <item> SFDITEM_FIELD__TIM2_TISEL_TI2SEL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 18201

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CR1 </item>
//    <item> SFDITEM_REG__TIM2_CR2 </item>
//    <item> SFDITEM_REG__TIM2_SMCR </item>
//    <item> SFDITEM_REG__TIM2_DIER </item>
//    <item> SFDITEM_REG__TIM2_SR </item>
//    <item> SFDITEM_REG__TIM2_EGR </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM2_CCER </item>
//    <item> SFDITEM_REG__TIM2_CNT </item>
//    <item> SFDITEM_REG__TIM2_PSC </item>
//    <item> SFDITEM_REG__TIM2_ARR </item>
//    <item> SFDITEM_REG__TIM2_CCR1 </item>
//    <item> SFDITEM_REG__TIM2_CCR2 </item>
//    <item> SFDITEM_REG__TIM2_CCR3 </item>
//    <item> SFDITEM_REG__TIM2_CCR4 </item>
//    <item> SFDITEM_REG__TIM2_DCR </item>
//    <item> SFDITEM_REG__TIM2_DMAR </item>
//    <item> SFDITEM_REG__TIM2_OR1 </item>
//    <item> SFDITEM_REG__TIM2_AF1 </item>
//    <item> SFDITEM_REG__TIM2_TISEL </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR1  --------------------------------
// SVD Line: 18222

unsigned int TIM3_CR1 __AT (0x40000400);



// ------------------------------  Field Item: TIM3_CR1_UIFREMAP  ---------------------------------
// SVD Line: 18231

//  <item> SFDITEM_FIELD__TIM3_CR1_UIFREMAP
//    <name> UIFREMAP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000400) UIF status bit remapping </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.11..11> UIFREMAP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CKD  ------------------------------------
// SVD Line: 18237

//  <item> SFDITEM_FIELD__TIM3_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 8) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_ARPE  -----------------------------------
// SVD Line: 18243

//  <item> SFDITEM_FIELD__TIM3_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CMS  ------------------------------------
// SVD Line: 18249

//  <item> SFDITEM_FIELD__TIM3_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000400) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 5) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_DIR  ------------------------------------
// SVD Line: 18256

//  <item> SFDITEM_FIELD__TIM3_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_OPM  ------------------------------------
// SVD Line: 18262

//  <item> SFDITEM_FIELD__TIM3_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_URS  ------------------------------------
// SVD Line: 18268

//  <item> SFDITEM_FIELD__TIM3_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_UDIS  -----------------------------------
// SVD Line: 18274

//  <item> SFDITEM_FIELD__TIM3_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CEN  ------------------------------------
// SVD Line: 18280

//  <item> SFDITEM_FIELD__TIM3_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR1  ------------------------------------
// SVD Line: 18222

//  <rtree> SFDITEM_REG__TIM3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CR1 >> 0) & 0xFFFFFFFF), ((TIM3_CR1 = (TIM3_CR1 & ~(0xBFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR1_UIFREMAP </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CR2  --------------------------------
// SVD Line: 18288

unsigned int TIM3_CR2 __AT (0x40000404);



// --------------------------------  Field Item: TIM3_CR2_TI1S  -----------------------------------
// SVD Line: 18297

//  <item> SFDITEM_FIELD__TIM3_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000404) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_MMS  ------------------------------------
// SVD Line: 18303

//  <item> SFDITEM_FIELD__TIM3_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR2 >> 4) & 0x7), ((TIM3_CR2 = (TIM3_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_CCDS  -----------------------------------
// SVD Line: 18309

//  <item> SFDITEM_FIELD__TIM3_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000404) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR2  ------------------------------------
// SVD Line: 18288

//  <rtree> SFDITEM_REG__TIM3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CR2 >> 0) & 0xFFFFFFFF), ((TIM3_CR2 = (TIM3_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SMCR  --------------------------------
// SVD Line: 18318

unsigned int TIM3_SMCR __AT (0x40000408);



// ------------------------------  Field Item: TIM3_SMCR_TS_4_3  ----------------------------------
// SVD Line: 18327

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS_4_3
//    <name> TS_4_3 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40000408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 20) & 0x3), ((TIM3_SMCR = (TIM3_SMCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_SMS_3  ----------------------------------
// SVD Line: 18333

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS_3
//    <name> SMS_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000408) Slave mode selection - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.16..16> SMS_3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ETP  -----------------------------------
// SVD Line: 18340

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000408) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ECE  -----------------------------------
// SVD Line: 18346

//  <item> SFDITEM_FIELD__TIM3_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000408) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_ETPS  -----------------------------------
// SVD Line: 18352

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000408) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 12) & 0x3), ((TIM3_SMCR = (TIM3_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ETF  -----------------------------------
// SVD Line: 18358

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000408) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 8) & 0xF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_MSM  -----------------------------------
// SVD Line: 18364

//  <item> SFDITEM_FIELD__TIM3_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000408) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_TS  ------------------------------------
// SVD Line: 18370

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 4) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_OCCS  -----------------------------------
// SVD Line: 18376

//  <item> SFDITEM_FIELD__TIM3_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000408) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_SMS  -----------------------------------
// SVD Line: 18382

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000408) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 0) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SMCR  -----------------------------------
// SVD Line: 18318

//  <rtree> SFDITEM_REG__TIM3_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000408) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM3_SMCR >> 0) & 0xFFFFFFFF), ((TIM3_SMCR = (TIM3_SMCR & ~(0x31FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS_4_3 </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS_3 </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DIER  --------------------------------
// SVD Line: 18390

unsigned int TIM3_DIER __AT (0x4000040C);



// --------------------------------  Field Item: TIM3_DIER_TDE  -----------------------------------
// SVD Line: 18399

//  <item> SFDITEM_FIELD__TIM3_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000040C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4DE  ----------------------------------
// SVD Line: 18405

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000040C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3DE  ----------------------------------
// SVD Line: 18412

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000040C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2DE  ----------------------------------
// SVD Line: 18419

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000040C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1DE  ----------------------------------
// SVD Line: 18426

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000040C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UDE  -----------------------------------
// SVD Line: 18433

//  <item> SFDITEM_FIELD__TIM3_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000040C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TIE  -----------------------------------
// SVD Line: 18439

//  <item> SFDITEM_FIELD__TIM3_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000040C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4IE  ----------------------------------
// SVD Line: 18445

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000040C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3IE  ----------------------------------
// SVD Line: 18452

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000040C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2IE  ----------------------------------
// SVD Line: 18459

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000040C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1IE  ----------------------------------
// SVD Line: 18466

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000040C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UIE  -----------------------------------
// SVD Line: 18473

//  <item> SFDITEM_FIELD__TIM3_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000040C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DIER  -----------------------------------
// SVD Line: 18390

//  <rtree> SFDITEM_REG__TIM3_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000040C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM3_DIER >> 0) & 0xFFFFFFFF), ((TIM3_DIER = (TIM3_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR  ---------------------------------
// SVD Line: 18481

unsigned int TIM3_SR __AT (0x40000410);



// --------------------------------  Field Item: TIM3_SR_CC4OF  -----------------------------------
// SVD Line: 18490

//  <item> SFDITEM_FIELD__TIM3_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000410) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3OF  -----------------------------------
// SVD Line: 18497

//  <item> SFDITEM_FIELD__TIM3_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000410) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2OF  -----------------------------------
// SVD Line: 18504

//  <item> SFDITEM_FIELD__TIM3_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000410) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1OF  -----------------------------------
// SVD Line: 18511

//  <item> SFDITEM_FIELD__TIM3_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000410) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_TIF  ------------------------------------
// SVD Line: 18518

//  <item> SFDITEM_FIELD__TIM3_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000410) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4IF  -----------------------------------
// SVD Line: 18524

//  <item> SFDITEM_FIELD__TIM3_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000410) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3IF  -----------------------------------
// SVD Line: 18531

//  <item> SFDITEM_FIELD__TIM3_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000410) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2IF  -----------------------------------
// SVD Line: 18538

//  <item> SFDITEM_FIELD__TIM3_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000410) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1IF  -----------------------------------
// SVD Line: 18545

//  <item> SFDITEM_FIELD__TIM3_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000410) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_UIF  ------------------------------------
// SVD Line: 18552

//  <item> SFDITEM_FIELD__TIM3_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_SR  ------------------------------------
// SVD Line: 18481

//  <rtree> SFDITEM_REG__TIM3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000410) status register </i>
//    <loc> ( (unsigned int)((TIM3_SR >> 0) & 0xFFFFFFFF), ((TIM3_SR = (TIM3_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_EGR  --------------------------------
// SVD Line: 18560

unsigned int TIM3_EGR __AT (0x40000414);



// ---------------------------------  Field Item: TIM3_EGR_TG  ------------------------------------
// SVD Line: 18569

//  <item> SFDITEM_FIELD__TIM3_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000414) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC4G  -----------------------------------
// SVD Line: 18575

//  <item> SFDITEM_FIELD__TIM3_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000414) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC3G  -----------------------------------
// SVD Line: 18582

//  <item> SFDITEM_FIELD__TIM3_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000414) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC2G  -----------------------------------
// SVD Line: 18589

//  <item> SFDITEM_FIELD__TIM3_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000414) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC1G  -----------------------------------
// SVD Line: 18596

//  <item> SFDITEM_FIELD__TIM3_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000414) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_EGR_UG  ------------------------------------
// SVD Line: 18603

//  <item> SFDITEM_FIELD__TIM3_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_EGR  ------------------------------------
// SVD Line: 18560

//  <rtree> SFDITEM_REG__TIM3_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000414) event generation register </i>
//    <loc> ( (unsigned int)((TIM3_EGR >> 0) & 0xFFFFFFFF), ((TIM3_EGR = (TIM3_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR1_Output  ----------------------------
// SVD Line: 18611

unsigned int TIM3_CCMR1_Output __AT (0x40000418);



// --------------------------  Field Item: TIM3_CCMR1_Output_OC2M_3  ------------------------------
// SVD Line: 18621

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M_3
//    <name> OC2M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40000418) Output Compare 2 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.24..24> OC2M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR1_Output_OC1M_3  ------------------------------
// SVD Line: 18628

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M_3
//    <name> OC1M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40000418) Output Compare 1 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.16..16> OC1M_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 18635

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000418) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 18642

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000418) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 12) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 18648

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000418) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 18655

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000418) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 18662

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 8) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 18669

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000418) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 18676

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000418) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 4) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 18682

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000418) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 18689

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000418) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 18696

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 0) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Output  -------------------------------
// SVD Line: 18611

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M_3 </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M_3 </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR1_Input  ----------------------------
// SVD Line: 18705

unsigned int TIM3_CCMR1_Input __AT (0x40000418);



// ----------------------------  Field Item: TIM3_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 18716

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000418) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 12) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 18722

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000418) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 10) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 18728

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 8) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 18735

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 4) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 18741

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 2) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 18747

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 0) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Input  --------------------------------
// SVD Line: 18705

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR2_Output  ----------------------------
// SVD Line: 18756

unsigned int TIM3_CCMR2_Output __AT (0x4000041C);



// --------------------------  Field Item: TIM3_CCMR2_Output_OC4M_3  ------------------------------
// SVD Line: 18766

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M_3
//    <name> OC4M_3 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000041C) Output Compare 4 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.24..24> OC4M_3
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM3_CCMR2_Output_OC3M_3  ------------------------------
// SVD Line: 18773

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M_3
//    <name> OC3M_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000041C) Output Compare 3 mode - bit  3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.16..16> OC3M_3
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 18780

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000041C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 18787

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000041C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 12) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 18793

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000041C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 18800

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000041C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 18807

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 8) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 18814

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000041C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 18821

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000041C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 4) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 18827

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000041C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 18834

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000041C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 18841

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 0) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Output  -------------------------------
// SVD Line: 18756

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x101FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M_3 </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M_3 </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR2_Input  ----------------------------
// SVD Line: 18850

unsigned int TIM3_CCMR2_Input __AT (0x4000041C);



// ----------------------------  Field Item: TIM3_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 18861

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000041C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 12) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 18867

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000041C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 10) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 18873

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 8) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 18880

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000041C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 4) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 18886

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000041C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 2) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 18892

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 0) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Input  --------------------------------
// SVD Line: 18850

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCER  --------------------------------
// SVD Line: 18901

unsigned int TIM3_CCER __AT (0x40000420);



// -------------------------------  Field Item: TIM3_CCER_CC4NP  ----------------------------------
// SVD Line: 18911

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000420) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4P  -----------------------------------
// SVD Line: 18918

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4E  -----------------------------------
// SVD Line: 18925

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000420) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3NP  ----------------------------------
// SVD Line: 18932

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3P  -----------------------------------
// SVD Line: 18939

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3E  -----------------------------------
// SVD Line: 18946

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000420) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2NP  ----------------------------------
// SVD Line: 18953

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2P  -----------------------------------
// SVD Line: 18960

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2E  -----------------------------------
// SVD Line: 18967

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000420) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1NP  ----------------------------------
// SVD Line: 18974

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1P  -----------------------------------
// SVD Line: 18981

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1E  -----------------------------------
// SVD Line: 18988

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000420) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCER  -----------------------------------
// SVD Line: 18901

//  <rtree> SFDITEM_REG__TIM3_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000420) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM3_CCER >> 0) & 0xFFFFFFFF), ((TIM3_CCER = (TIM3_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CNT  --------------------------------
// SVD Line: 18997

unsigned int TIM3_CNT __AT (0x40000424);



// -------------------------------  Field Item: TIM3_CNT_CNT_H  -----------------------------------
// SVD Line: 19006

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT_H
//    <name> CNT_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000424) High counter value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 16) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CNT_CNT_L  -----------------------------------
// SVD Line: 19013

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT_L
//    <name> CNT_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000424) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 0) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNT  ------------------------------------
// SVD Line: 18997

//  <rtree> SFDITEM_REG__TIM3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000424) counter </i>
//    <loc> ( (unsigned int)((TIM3_CNT >> 0) & 0xFFFFFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT_H </item>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT_L </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_PSC  --------------------------------
// SVD Line: 19021

unsigned int TIM3_PSC __AT (0x40000428);



// --------------------------------  Field Item: TIM3_PSC_PSC  ------------------------------------
// SVD Line: 19030

//  <item> SFDITEM_FIELD__TIM3_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_PSC >> 0) & 0xFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSC  ------------------------------------
// SVD Line: 19021

//  <rtree> SFDITEM_REG__TIM3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000428) prescaler </i>
//    <loc> ( (unsigned int)((TIM3_PSC >> 0) & 0xFFFFFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 19038

unsigned int TIM3_ARR __AT (0x4000042C);



// -------------------------------  Field Item: TIM3_ARR_ARR_H  -----------------------------------
// SVD Line: 19047

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR_H
//    <name> ARR_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000042C) High Auto-reload value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_ARR >> 16) & 0xFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_ARR_ARR_L  -----------------------------------
// SVD Line: 19054

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR_L
//    <name> ARR_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000042C) Low Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_ARR >> 0) & 0xFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 19038

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000042C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR_H </item>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR1  --------------------------------
// SVD Line: 19062

unsigned int TIM3_CCR1 __AT (0x40000434);



// ------------------------------  Field Item: TIM3_CCR1_CCR1_H  ----------------------------------
// SVD Line: 19071

//  <item> SFDITEM_FIELD__TIM3_CCR1_CCR1_H
//    <name> CCR1_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000434) High Capture/Compare 1 value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR1 >> 16) & 0xFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCR1_CCR1_L  ----------------------------------
// SVD Line: 19078

//  <item> SFDITEM_FIELD__TIM3_CCR1_CCR1_L
//    <name> CCR1_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000434) Low Capture/Compare 1  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR1 >> 0) & 0xFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR1  -----------------------------------
// SVD Line: 19062

//  <rtree> SFDITEM_REG__TIM3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR1 >> 0) & 0xFFFFFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR1_CCR1_H </item>
//    <item> SFDITEM_FIELD__TIM3_CCR1_CCR1_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR2  --------------------------------
// SVD Line: 19087

unsigned int TIM3_CCR2 __AT (0x40000438);



// ------------------------------  Field Item: TIM3_CCR2_CCR2_H  ----------------------------------
// SVD Line: 19096

//  <item> SFDITEM_FIELD__TIM3_CCR2_CCR2_H
//    <name> CCR2_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000438) High Capture/Compare 2 value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR2 >> 16) & 0xFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCR2_CCR2_L  ----------------------------------
// SVD Line: 19103

//  <item> SFDITEM_FIELD__TIM3_CCR2_CCR2_L
//    <name> CCR2_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000438) Low Capture/Compare 2  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR2 >> 0) & 0xFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR2  -----------------------------------
// SVD Line: 19087

//  <rtree> SFDITEM_REG__TIM3_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000438) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CCR2 >> 0) & 0xFFFFFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR2_CCR2_H </item>
//    <item> SFDITEM_FIELD__TIM3_CCR2_CCR2_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR3  --------------------------------
// SVD Line: 19112

unsigned int TIM3_CCR3 __AT (0x4000043C);



// ------------------------------  Field Item: TIM3_CCR3_CCR3_H  ----------------------------------
// SVD Line: 19121

//  <item> SFDITEM_FIELD__TIM3_CCR3_CCR3_H
//    <name> CCR3_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x4000043C) High Capture/Compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR3 >> 16) & 0xFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCR3_CCR3_L  ----------------------------------
// SVD Line: 19128

//  <item> SFDITEM_FIELD__TIM3_CCR3_CCR3_L
//    <name> CCR3_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000043C) Low Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR3 >> 0) & 0xFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR3  -----------------------------------
// SVD Line: 19112

//  <rtree> SFDITEM_REG__TIM3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000043C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM3_CCR3 >> 0) & 0xFFFFFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR3_CCR3_H </item>
//    <item> SFDITEM_FIELD__TIM3_CCR3_CCR3_L </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR4  --------------------------------
// SVD Line: 19136

unsigned int TIM3_CCR4 __AT (0x40000440);



// ------------------------------  Field Item: TIM3_CCR4_CCR4_H  ----------------------------------
// SVD Line: 19145

//  <item> SFDITEM_FIELD__TIM3_CCR4_CCR4_H
//    <name> CCR4_H </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40000440) High Capture/Compare value (TIM2  only) </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR4 >> 16) & 0xFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_CCR4_CCR4_L  ----------------------------------
// SVD Line: 19152

//  <item> SFDITEM_FIELD__TIM3_CCR4_CCR4_L
//    <name> CCR4_L </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000440) Low Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR4 >> 0) & 0xFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR4  -----------------------------------
// SVD Line: 19136

//  <rtree> SFDITEM_REG__TIM3_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000440) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM3_CCR4 >> 0) & 0xFFFFFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR4_CCR4_H </item>
//    <item> SFDITEM_FIELD__TIM3_CCR4_CCR4_L </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_DCR  --------------------------------
// SVD Line: 19160

unsigned int TIM3_DCR __AT (0x40000448);



// --------------------------------  Field Item: TIM3_DCR_DBL  ------------------------------------
// SVD Line: 19169

//  <item> SFDITEM_FIELD__TIM3_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 8) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DCR_DBA  ------------------------------------
// SVD Line: 19175

//  <item> SFDITEM_FIELD__TIM3_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 0) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DCR  ------------------------------------
// SVD Line: 19160

//  <rtree> SFDITEM_REG__TIM3_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM3_DCR >> 0) & 0xFFFFFFFF), ((TIM3_DCR = (TIM3_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DMAR  --------------------------------
// SVD Line: 19183

unsigned int TIM3_DMAR __AT (0x4000044C);



// -------------------------------  Field Item: TIM3_DMAR_DMAB  -----------------------------------
// SVD Line: 19192

//  <item> SFDITEM_FIELD__TIM3_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000044C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_DMAR >> 0) & 0xFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DMAR  -----------------------------------
// SVD Line: 19183

//  <rtree> SFDITEM_REG__TIM3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000044C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAR_DMAB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_OR1  --------------------------------
// SVD Line: 19201

unsigned int TIM3_OR1 __AT (0x40000450);



// -----------------------------  Field Item: TIM3_OR1_IOCREF_CLR  --------------------------------
// SVD Line: 19210

//  <item> SFDITEM_FIELD__TIM3_OR1_IOCREF_CLR
//    <name> IOCREF_CLR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000450) IOCREF_CLR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_OR1 ) </loc>
//      <o.0..0> IOCREF_CLR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_OR1  ------------------------------------
// SVD Line: 19201

//  <rtree> SFDITEM_REG__TIM3_OR1
//    <name> OR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000450) TIM option register </i>
//    <loc> ( (unsigned int)((TIM3_OR1 >> 0) & 0xFFFFFFFF), ((TIM3_OR1 = (TIM3_OR1 & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_OR1_IOCREF_CLR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_AF1  --------------------------------
// SVD Line: 19218

unsigned int TIM3_AF1 __AT (0x40000460);



// -------------------------------  Field Item: TIM3_AF1_ETRSEL  ----------------------------------
// SVD Line: 19228

//  <item> SFDITEM_FIELD__TIM3_AF1_ETRSEL
//    <name> ETRSEL </name>
//    <rw> 
//    <i> [Bits 17..14] RW (@ 0x40000460) External trigger source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_AF1 >> 14) & 0xF), ((TIM3_AF1 = (TIM3_AF1 & ~(0xFUL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_AF1  ------------------------------------
// SVD Line: 19218

//  <rtree> SFDITEM_REG__TIM3_AF1
//    <name> AF1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000460) TIM alternate function option register  1 </i>
//    <loc> ( (unsigned int)((TIM3_AF1 >> 0) & 0xFFFFFFFF), ((TIM3_AF1 = (TIM3_AF1 & ~(0x3C000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3C000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_AF1_ETRSEL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_TISEL  -------------------------------
// SVD Line: 19237

unsigned int TIM3_TISEL __AT (0x40000468);



// ------------------------------  Field Item: TIM3_TISEL_TI1SEL  ---------------------------------
// SVD Line: 19247

//  <item> SFDITEM_FIELD__TIM3_TISEL_TI1SEL
//    <name> TI1SEL </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40000468) TI1SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_TISEL >> 0) & 0xF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: TIM3_TISEL_TI2SEL  ---------------------------------
// SVD Line: 19253

//  <item> SFDITEM_FIELD__TIM3_TISEL_TI2SEL
//    <name> TI2SEL </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000468) TI2SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_TISEL >> 8) & 0xF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM3_TISEL  -----------------------------------
// SVD Line: 19237

//  <rtree> SFDITEM_REG__TIM3_TISEL
//    <name> TISEL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000468) TIM alternate function option register  1 </i>
//    <loc> ( (unsigned int)((TIM3_TISEL >> 0) & 0xFFFFFFFF), ((TIM3_TISEL = (TIM3_TISEL & ~(0xF0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_TISEL_TI1SEL </item>
//    <item> SFDITEM_FIELD__TIM3_TISEL_TI2SEL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 19263

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR1 </item>
//    <item> SFDITEM_REG__TIM3_CR2 </item>
//    <item> SFDITEM_REG__TIM3_SMCR </item>
//    <item> SFDITEM_REG__TIM3_DIER </item>
//    <item> SFDITEM_REG__TIM3_SR </item>
//    <item> SFDITEM_REG__TIM3_EGR </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM3_CCER </item>
//    <item> SFDITEM_REG__TIM3_CNT </item>
//    <item> SFDITEM_REG__TIM3_PSC </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//    <item> SFDITEM_REG__TIM3_CCR1 </item>
//    <item> SFDITEM_REG__TIM3_CCR2 </item>
//    <item> SFDITEM_REG__TIM3_CCR3 </item>
//    <item> SFDITEM_REG__TIM3_CCR4 </item>
//    <item> SFDITEM_REG__TIM3_DCR </item>
//    <item> SFDITEM_REG__TIM3_DMAR </item>
//    <item> SFDITEM_REG__TIM3_OR1 </item>
//    <item> SFDITEM_REG__TIM3_AF1 </item>
//    <item> SFDITEM_REG__TIM3_TISEL </item>
//  </view>
//  


// ----------------------------  Register Item Address: NVIC_ISER  --------------------------------
// SVD Line: 19279

unsigned int NVIC_ISER __AT (0xE000E100);



// ------------------------------  Field Item: NVIC_ISER_SETENA  ----------------------------------
// SVD Line: 19288

//  <item> SFDITEM_FIELD__NVIC_ISER_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER >> 0) & 0xFFFFFFFF), ((NVIC_ISER = (NVIC_ISER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ISER  -----------------------------------
// SVD Line: 19279

//  <rtree> SFDITEM_REG__NVIC_ISER
//    <name> ISER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) Interrupt Set Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER >> 0) & 0xFFFFFFFF), ((NVIC_ISER = (NVIC_ISER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER  --------------------------------
// SVD Line: 19296

unsigned int NVIC_ICER __AT (0xE000E180);



// ------------------------------  Field Item: NVIC_ICER_CLRENA  ----------------------------------
// SVD Line: 19306

//  <item> SFDITEM_FIELD__NVIC_ICER_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER >> 0) & 0xFFFFFFFF), ((NVIC_ICER = (NVIC_ICER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ICER  -----------------------------------
// SVD Line: 19296

//  <rtree> SFDITEM_REG__NVIC_ICER
//    <name> ICER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) Interrupt Clear Enable  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER >> 0) & 0xFFFFFFFF), ((NVIC_ICER = (NVIC_ICER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR  --------------------------------
// SVD Line: 19314

unsigned int NVIC_ISPR __AT (0xE000E200);



// ------------------------------  Field Item: NVIC_ISPR_SETPEND  ---------------------------------
// SVD Line: 19323

//  <item> SFDITEM_FIELD__NVIC_ISPR_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR >> 0) & 0xFFFFFFFF), ((NVIC_ISPR = (NVIC_ISPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ISPR  -----------------------------------
// SVD Line: 19314

//  <rtree> SFDITEM_REG__NVIC_ISPR
//    <name> ISPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR >> 0) & 0xFFFFFFFF), ((NVIC_ISPR = (NVIC_ISPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR  --------------------------------
// SVD Line: 19331

unsigned int NVIC_ICPR __AT (0xE000E280);



// ------------------------------  Field Item: NVIC_ICPR_CLRPEND  ---------------------------------
// SVD Line: 19341

//  <item> SFDITEM_FIELD__NVIC_ICPR_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR >> 0) & 0xFFFFFFFF), ((NVIC_ICPR = (NVIC_ICPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ICPR  -----------------------------------
// SVD Line: 19331

//  <rtree> SFDITEM_REG__NVIC_ICPR
//    <name> ICPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) Interrupt Clear-Pending  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR >> 0) & 0xFFFFFFFF), ((NVIC_ICPR = (NVIC_ICPR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR0  --------------------------------
// SVD Line: 19349

unsigned int NVIC_IPR0 __AT (0xE000E400);



// -------------------------------  Field Item: NVIC_IPR0_PRI_0  ----------------------------------
// SVD Line: 19358

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_0
//    <name> PRI_0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E400) priority for interrupt 0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 0) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: NVIC_IPR0_PRI_1  ----------------------------------
// SVD Line: 19364

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_1
//    <name> PRI_1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E400) priority for interrupt 1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 8) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: NVIC_IPR0_PRI_2  ----------------------------------
// SVD Line: 19370

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_2
//    <name> PRI_2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E400) priority for interrupt 2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 16) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: NVIC_IPR0_PRI_3  ----------------------------------
// SVD Line: 19376

//  <item> SFDITEM_FIELD__NVIC_IPR0_PRI_3
//    <name> PRI_3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E400) priority for interrupt 3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 24) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR0  -----------------------------------
// SVD Line: 19349

//  <rtree> SFDITEM_REG__NVIC_IPR0
//    <name> IPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E400) Interrupt Priority Register 0 </i>
//    <loc> ( (unsigned int)((NVIC_IPR0 >> 0) & 0xFFFFFFFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_PRI_3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR1  --------------------------------
// SVD Line: 19384

unsigned int NVIC_IPR1 __AT (0xE000E404);



// -------------------------------  Field Item: NVIC_IPR1_PRI_4  ----------------------------------
// SVD Line: 19393

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_4
//    <name> PRI_4 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E404) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 0) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: NVIC_IPR1_PRI_5  ----------------------------------
// SVD Line: 19399

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_5
//    <name> PRI_5 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E404) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 8) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: NVIC_IPR1_PRI_6  ----------------------------------
// SVD Line: 19405

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_6
//    <name> PRI_6 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E404) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 16) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: NVIC_IPR1_PRI_7  ----------------------------------
// SVD Line: 19411

//  <item> SFDITEM_FIELD__NVIC_IPR1_PRI_7
//    <name> PRI_7 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E404) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 24) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR1  -----------------------------------
// SVD Line: 19384

//  <rtree> SFDITEM_REG__NVIC_IPR1
//    <name> IPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E404) Interrupt Priority Register 1 </i>
//    <loc> ( (unsigned int)((NVIC_IPR1 >> 0) & 0xFFFFFFFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_4 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_5 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_6 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_PRI_7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR2  --------------------------------
// SVD Line: 19419

unsigned int NVIC_IPR2 __AT (0xE000E408);



// -------------------------------  Field Item: NVIC_IPR2_PRI_8  ----------------------------------
// SVD Line: 19428

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_8
//    <name> PRI_8 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E408) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 0) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: NVIC_IPR2_PRI_9  ----------------------------------
// SVD Line: 19434

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_9
//    <name> PRI_9 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E408) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 8) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_PRI_10  ----------------------------------
// SVD Line: 19440

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_10
//    <name> PRI_10 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E408) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 16) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_PRI_11  ----------------------------------
// SVD Line: 19446

//  <item> SFDITEM_FIELD__NVIC_IPR2_PRI_11
//    <name> PRI_11 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E408) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 24) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR2  -----------------------------------
// SVD Line: 19419

//  <rtree> SFDITEM_REG__NVIC_IPR2
//    <name> IPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E408) Interrupt Priority Register 2 </i>
//    <loc> ( (unsigned int)((NVIC_IPR2 >> 0) & 0xFFFFFFFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_8 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_9 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_10 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_PRI_11 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR3  --------------------------------
// SVD Line: 19454

unsigned int NVIC_IPR3 __AT (0xE000E40C);



// ------------------------------  Field Item: NVIC_IPR3_PRI_12  ----------------------------------
// SVD Line: 19463

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_12
//    <name> PRI_12 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E40C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 0) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_PRI_13  ----------------------------------
// SVD Line: 19469

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_13
//    <name> PRI_13 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E40C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 8) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_PRI_14  ----------------------------------
// SVD Line: 19475

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_14
//    <name> PRI_14 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E40C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 16) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_PRI_15  ----------------------------------
// SVD Line: 19481

//  <item> SFDITEM_FIELD__NVIC_IPR3_PRI_15
//    <name> PRI_15 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E40C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 24) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR3  -----------------------------------
// SVD Line: 19454

//  <rtree> SFDITEM_REG__NVIC_IPR3
//    <name> IPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E40C) Interrupt Priority Register 3 </i>
//    <loc> ( (unsigned int)((NVIC_IPR3 >> 0) & 0xFFFFFFFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_12 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_13 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_14 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_PRI_15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR4  --------------------------------
// SVD Line: 19489

unsigned int NVIC_IPR4 __AT (0xE000E410);



// ------------------------------  Field Item: NVIC_IPR4_PRI_16  ----------------------------------
// SVD Line: 19498

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_16
//    <name> PRI_16 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E410) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 0) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_PRI_17  ----------------------------------
// SVD Line: 19504

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_17
//    <name> PRI_17 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E410) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 8) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_PRI_18  ----------------------------------
// SVD Line: 19510

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_18
//    <name> PRI_18 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E410) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 16) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_PRI_19  ----------------------------------
// SVD Line: 19516

//  <item> SFDITEM_FIELD__NVIC_IPR4_PRI_19
//    <name> PRI_19 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E410) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 24) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR4  -----------------------------------
// SVD Line: 19489

//  <rtree> SFDITEM_REG__NVIC_IPR4
//    <name> IPR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E410) Interrupt Priority Register 4 </i>
//    <loc> ( (unsigned int)((NVIC_IPR4 >> 0) & 0xFFFFFFFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_16 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_17 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_18 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_PRI_19 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR5  --------------------------------
// SVD Line: 19524

unsigned int NVIC_IPR5 __AT (0xE000E414);



// ------------------------------  Field Item: NVIC_IPR5_PRI_20  ----------------------------------
// SVD Line: 19533

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_20
//    <name> PRI_20 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E414) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 0) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_PRI_21  ----------------------------------
// SVD Line: 19539

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_21
//    <name> PRI_21 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E414) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 8) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_PRI_22  ----------------------------------
// SVD Line: 19545

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_22
//    <name> PRI_22 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E414) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 16) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_PRI_23  ----------------------------------
// SVD Line: 19551

//  <item> SFDITEM_FIELD__NVIC_IPR5_PRI_23
//    <name> PRI_23 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E414) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 24) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR5  -----------------------------------
// SVD Line: 19524

//  <rtree> SFDITEM_REG__NVIC_IPR5
//    <name> IPR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E414) Interrupt Priority Register 5 </i>
//    <loc> ( (unsigned int)((NVIC_IPR5 >> 0) & 0xFFFFFFFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_20 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_21 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_22 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_PRI_23 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR6  --------------------------------
// SVD Line: 19559

unsigned int NVIC_IPR6 __AT (0xE000E418);



// ------------------------------  Field Item: NVIC_IPR6_PRI_24  ----------------------------------
// SVD Line: 19568

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_24
//    <name> PRI_24 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E418) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 0) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_PRI_25  ----------------------------------
// SVD Line: 19574

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_25
//    <name> PRI_25 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E418) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 8) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_PRI_26  ----------------------------------
// SVD Line: 19580

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_26
//    <name> PRI_26 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E418) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 16) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_PRI_27  ----------------------------------
// SVD Line: 19586

//  <item> SFDITEM_FIELD__NVIC_IPR6_PRI_27
//    <name> PRI_27 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E418) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 24) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR6  -----------------------------------
// SVD Line: 19559

//  <rtree> SFDITEM_REG__NVIC_IPR6
//    <name> IPR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E418) Interrupt Priority Register 6 </i>
//    <loc> ( (unsigned int)((NVIC_IPR6 >> 0) & 0xFFFFFFFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_24 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_25 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_26 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_PRI_27 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR7  --------------------------------
// SVD Line: 19594

unsigned int NVIC_IPR7 __AT (0xE000E41C);



// ------------------------------  Field Item: NVIC_IPR7_PRI_28  ----------------------------------
// SVD Line: 19603

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_28
//    <name> PRI_28 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E41C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 0) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_PRI_29  ----------------------------------
// SVD Line: 19609

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_29
//    <name> PRI_29 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E41C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 8) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_PRI_30  ----------------------------------
// SVD Line: 19615

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_30
//    <name> PRI_30 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E41C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 16) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_PRI_31  ----------------------------------
// SVD Line: 19621

//  <item> SFDITEM_FIELD__NVIC_IPR7_PRI_31
//    <name> PRI_31 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E41C) priority for interrupt n </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 24) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR7  -----------------------------------
// SVD Line: 19594

//  <rtree> SFDITEM_REG__NVIC_IPR7
//    <name> IPR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E41C) Interrupt Priority Register 7 </i>
//    <loc> ( (unsigned int)((NVIC_IPR7 >> 0) & 0xFFFFFFFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_28 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_29 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_30 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_PRI_31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR8  --------------------------------
// SVD Line: 19629

unsigned int NVIC_IPR8 __AT (0xE000E420);



// --------------------------------  Register Item: NVIC_IPR8  ------------------------------------
// SVD Line: 19629

//  <item> SFDITEM_REG__NVIC_IPR8
//    <name> IPR8 </name>
//    <i> [Bits 31..0] RW (@ 0xE000E420) Interrupt Priority Register 8 </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IPR8 >> 0) & 0xFFFFFFFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Peripheral View: NVIC  -------------------------------------
// SVD Line: 19267

//  <view> NVIC
//    <name> NVIC </name>
//    <item> SFDITEM_REG__NVIC_ISER </item>
//    <item> SFDITEM_REG__NVIC_ICER </item>
//    <item> SFDITEM_REG__NVIC_ISPR </item>
//    <item> SFDITEM_REG__NVIC_ICPR </item>
//    <item> SFDITEM_REG__NVIC_IPR0 </item>
//    <item> SFDITEM_REG__NVIC_IPR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR2 </item>
//    <item> SFDITEM_REG__NVIC_IPR3 </item>
//    <item> SFDITEM_REG__NVIC_IPR4 </item>
//    <item> SFDITEM_REG__NVIC_IPR5 </item>
//    <item> SFDITEM_REG__NVIC_IPR6 </item>
//    <item> SFDITEM_REG__NVIC_IPR7 </item>
//    <item> SFDITEM_REG__NVIC_IPR8 </item>
//  </view>
//  


// --------------------------  Register Item Address: MPU_MPU_TYPER  ------------------------------
// SVD Line: 19651

unsigned int MPU_MPU_TYPER __AT (0xE000ED90);



// ---------------------------  Field Item: MPU_MPU_TYPER_SEPARATE  -------------------------------
// SVD Line: 19660

//  <item> SFDITEM_FIELD__MPU_MPU_TYPER_SEPARATE
//    <name> SEPARATE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0xE000ED90) Separate flag </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_TYPER ) </loc>
//      <o.0..0> SEPARATE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MPU_MPU_TYPER_DREGION  -------------------------------
// SVD Line: 19666

//  <item> SFDITEM_FIELD__MPU_MPU_TYPER_DREGION
//    <name> DREGION </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0xE000ED90) Number of MPU data regions </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_TYPER >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MPU_MPU_TYPER_IREGION  -------------------------------
// SVD Line: 19672

//  <item> SFDITEM_FIELD__MPU_MPU_TYPER_IREGION
//    <name> IREGION </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0xE000ED90) Number of MPU instruction  regions </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_TYPER >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_TYPER  ---------------------------------
// SVD Line: 19651

//  <rtree> SFDITEM_REG__MPU_MPU_TYPER
//    <name> MPU_TYPER </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000ED90) MPU type register </i>
//    <loc> ( (unsigned int)((MPU_MPU_TYPER >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_TYPER_SEPARATE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_TYPER_DREGION </item>
//    <item> SFDITEM_FIELD__MPU_MPU_TYPER_IREGION </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_CTRL  ------------------------------
// SVD Line: 19681

unsigned int MPU_MPU_CTRL __AT (0xE000ED94);



// -----------------------------  Field Item: MPU_MPU_CTRL_ENABLE  --------------------------------
// SVD Line: 19690

//  <item> SFDITEM_FIELD__MPU_MPU_CTRL_ENABLE
//    <name> ENABLE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0xE000ED94) Enables the MPU </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_CTRL ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MPU_MPU_CTRL_HFNMIENA  -------------------------------
// SVD Line: 19696

//  <item> SFDITEM_FIELD__MPU_MPU_CTRL_HFNMIENA
//    <name> HFNMIENA </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0xE000ED94) Enables the operation of MPU during hard  fault </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_CTRL ) </loc>
//      <o.1..1> HFNMIENA
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MPU_MPU_CTRL_PRIVDEFENA  ------------------------------
// SVD Line: 19703

//  <item> SFDITEM_FIELD__MPU_MPU_CTRL_PRIVDEFENA
//    <name> PRIVDEFENA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0xE000ED94) Enable priviliged software access to  default memory map </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_CTRL ) </loc>
//      <o.2..2> PRIVDEFENA
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_CTRL  ----------------------------------
// SVD Line: 19681

//  <rtree> SFDITEM_REG__MPU_MPU_CTRL
//    <name> MPU_CTRL </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000ED94) MPU control register </i>
//    <loc> ( (unsigned int)((MPU_MPU_CTRL >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_CTRL_ENABLE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_CTRL_HFNMIENA </item>
//    <item> SFDITEM_FIELD__MPU_MPU_CTRL_PRIVDEFENA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_RNR  -------------------------------
// SVD Line: 19712

unsigned int MPU_MPU_RNR __AT (0xE000ED98);



// -----------------------------  Field Item: MPU_MPU_RNR_REGION  ---------------------------------
// SVD Line: 19721

//  <item> SFDITEM_FIELD__MPU_MPU_RNR_REGION
//    <name> REGION </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000ED98) MPU region </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RNR >> 0) & 0xFF), ((MPU_MPU_RNR = (MPU_MPU_RNR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MPU_MPU_RNR  ----------------------------------
// SVD Line: 19712

//  <rtree> SFDITEM_REG__MPU_MPU_RNR
//    <name> MPU_RNR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED98) MPU region number register </i>
//    <loc> ( (unsigned int)((MPU_MPU_RNR >> 0) & 0xFFFFFFFF), ((MPU_MPU_RNR = (MPU_MPU_RNR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_RNR_REGION </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_RBAR  ------------------------------
// SVD Line: 19729

unsigned int MPU_MPU_RBAR __AT (0xE000ED9C);



// -----------------------------  Field Item: MPU_MPU_RBAR_REGION  --------------------------------
// SVD Line: 19739

//  <item> SFDITEM_FIELD__MPU_MPU_RBAR_REGION
//    <name> REGION </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xE000ED9C) MPU region field </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RBAR >> 0) & 0xF), ((MPU_MPU_RBAR = (MPU_MPU_RBAR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MPU_MPU_RBAR_VALID  ---------------------------------
// SVD Line: 19745

//  <item> SFDITEM_FIELD__MPU_MPU_RBAR_VALID
//    <name> VALID </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED9C) MPU region number valid </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RBAR ) </loc>
//      <o.4..4> VALID
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RBAR_ADDR  ---------------------------------
// SVD Line: 19751

//  <item> SFDITEM_FIELD__MPU_MPU_RBAR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 31..5] RW (@ 0xE000ED9C) Region base address field </i>
//    <edit> 
//      <loc> ( (unsigned int)((MPU_MPU_RBAR >> 5) & 0x7FFFFFF), ((MPU_MPU_RBAR = (MPU_MPU_RBAR & ~(0x7FFFFFFUL << 5 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_RBAR  ----------------------------------
// SVD Line: 19729

//  <rtree> SFDITEM_REG__MPU_MPU_RBAR
//    <name> MPU_RBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED9C) MPU region base address  register </i>
//    <loc> ( (unsigned int)((MPU_MPU_RBAR >> 0) & 0xFFFFFFFF), ((MPU_MPU_RBAR = (MPU_MPU_RBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_RBAR_REGION </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RBAR_VALID </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RBAR_ADDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_RASR  ------------------------------
// SVD Line: 19759

unsigned int MPU_MPU_RASR __AT (0xE000EDA0);



// -----------------------------  Field Item: MPU_MPU_RASR_ENABLE  --------------------------------
// SVD Line: 19769

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000EDA0) Region enable bit. </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RASR_SIZE  ---------------------------------
// SVD Line: 19775

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_SIZE
//    <name> SIZE </name>
//    <rw> 
//    <i> [Bits 5..1] RW (@ 0xE000EDA0) Size of the MPU protection  region </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 1) & 0x1F), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x1FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RASR_SRD  ----------------------------------
// SVD Line: 19782

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_SRD
//    <name> SRD </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000EDA0) Subregion disable bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 8) & 0xFF), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_B  -----------------------------------
// SVD Line: 19788

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_B
//    <name> B </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0xE000EDA0) memory attribute </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.16..16> B
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_C  -----------------------------------
// SVD Line: 19794

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_C
//    <name> C </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0xE000EDA0) memory attribute </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.17..17> C
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_S  -----------------------------------
// SVD Line: 19800

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_S
//    <name> S </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0xE000EDA0) Shareable memory attribute </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.18..18> S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RASR_TEX  ----------------------------------
// SVD Line: 19806

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_TEX
//    <name> TEX </name>
//    <rw> 
//    <i> [Bits 21..19] RW (@ 0xE000EDA0) memory attribute </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 19) & 0x7), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x7UL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_AP  ----------------------------------
// SVD Line: 19812

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_AP
//    <name> AP </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0xE000EDA0) Access permission </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 24) & 0x7), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_XN  ----------------------------------
// SVD Line: 19818

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_XN
//    <name> XN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0xE000EDA0) Instruction access disable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.28..28> XN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_RASR  ----------------------------------
// SVD Line: 19759

//  <rtree> SFDITEM_REG__MPU_MPU_RASR
//    <name> MPU_RASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EDA0) MPU region attribute and size  register </i>
//    <loc> ( (unsigned int)((MPU_MPU_RASR >> 0) & 0xFFFFFFFF), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x173FFF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x173FFF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_ENABLE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_SIZE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_SRD </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_B </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_C </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_S </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_TEX </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_AP </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_XN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: MPU  --------------------------------------
// SVD Line: 19640

//  <view> MPU
//    <name> MPU </name>
//    <item> SFDITEM_REG__MPU_MPU_TYPER </item>
//    <item> SFDITEM_REG__MPU_MPU_CTRL </item>
//    <item> SFDITEM_REG__MPU_MPU_RNR </item>
//    <item> SFDITEM_REG__MPU_MPU_RBAR </item>
//    <item> SFDITEM_REG__MPU_MPU_RASR </item>
//  </view>
//  


// -----------------------------  Register Item Address: STK_CSR  ---------------------------------
// SVD Line: 19840

unsigned int STK_CSR __AT (0xE000E010);



// -------------------------------  Field Item: STK_CSR_ENABLE  -----------------------------------
// SVD Line: 19850

//  <item> SFDITEM_FIELD__STK_CSR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000E010) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CSR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: STK_CSR_TICKINT  ----------------------------------
// SVD Line: 19856

//  <item> SFDITEM_FIELD__STK_CSR_TICKINT
//    <name> TICKINT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000E010) SysTick exception request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CSR ) </loc>
//      <o.1..1> TICKINT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: STK_CSR_CLKSOURCE  ---------------------------------
// SVD Line: 19863

//  <item> SFDITEM_FIELD__STK_CSR_CLKSOURCE
//    <name> CLKSOURCE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000E010) Clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CSR ) </loc>
//      <o.2..2> CLKSOURCE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: STK_CSR_COUNTFLAG  ---------------------------------
// SVD Line: 19869

//  <item> SFDITEM_FIELD__STK_CSR_COUNTFLAG
//    <name> COUNTFLAG </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0xE000E010) COUNTFLAG </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CSR ) </loc>
//      <o.16..16> COUNTFLAG
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: STK_CSR  ------------------------------------
// SVD Line: 19840

//  <rtree> SFDITEM_REG__STK_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E010) SysTick control and status  register </i>
//    <loc> ( (unsigned int)((STK_CSR >> 0) & 0xFFFFFFFF), ((STK_CSR = (STK_CSR & ~(0x10007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_CSR_ENABLE </item>
//    <item> SFDITEM_FIELD__STK_CSR_TICKINT </item>
//    <item> SFDITEM_FIELD__STK_CSR_CLKSOURCE </item>
//    <item> SFDITEM_FIELD__STK_CSR_COUNTFLAG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: STK_RVR  ---------------------------------
// SVD Line: 19877

unsigned int STK_RVR __AT (0xE000E014);



// -------------------------------  Field Item: STK_RVR_RELOAD  -----------------------------------
// SVD Line: 19886

//  <item> SFDITEM_FIELD__STK_RVR_RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0xE000E014) RELOAD value </i>
//    <edit> 
//      <loc> ( (unsigned int)((STK_RVR >> 0) & 0xFFFFFF), ((STK_RVR = (STK_RVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: STK_RVR  ------------------------------------
// SVD Line: 19877

//  <rtree> SFDITEM_REG__STK_RVR
//    <name> RVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E014) SysTick reload value register </i>
//    <loc> ( (unsigned int)((STK_RVR >> 0) & 0xFFFFFFFF), ((STK_RVR = (STK_RVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_RVR_RELOAD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: STK_CVR  ---------------------------------
// SVD Line: 19894

unsigned int STK_CVR __AT (0xE000E018);



// -------------------------------  Field Item: STK_CVR_CURRENT  ----------------------------------
// SVD Line: 19903

//  <item> SFDITEM_FIELD__STK_CVR_CURRENT
//    <name> CURRENT </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0xE000E018) Current counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((STK_CVR >> 0) & 0xFFFFFF), ((STK_CVR = (STK_CVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: STK_CVR  ------------------------------------
// SVD Line: 19894

//  <rtree> SFDITEM_REG__STK_CVR
//    <name> CVR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E018) SysTick current value register </i>
//    <loc> ( (unsigned int)((STK_CVR >> 0) & 0xFFFFFFFF), ((STK_CVR = (STK_CVR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_CVR_CURRENT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: STK_CALIB  --------------------------------
// SVD Line: 19911

unsigned int STK_CALIB __AT (0xE000E01C);



// -------------------------------  Field Item: STK_CALIB_TENMS  ----------------------------------
// SVD Line: 19921

//  <item> SFDITEM_FIELD__STK_CALIB_TENMS
//    <name> TENMS </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0xE000E01C) Calibration value </i>
//    <edit> 
//      <loc> ( (unsigned int)((STK_CALIB >> 0) & 0xFFFFFF), ((STK_CALIB = (STK_CALIB & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: STK_CALIB_SKEW  -----------------------------------
// SVD Line: 19927

//  <item> SFDITEM_FIELD__STK_CALIB_SKEW
//    <name> SKEW </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0xE000E01C) SKEW flag: Indicates whether the TENMS  value is exact </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CALIB ) </loc>
//      <o.30..30> SKEW
//    </check>
//  </item>
//  


// -------------------------------  Field Item: STK_CALIB_NOREF  ----------------------------------
// SVD Line: 19934

//  <item> SFDITEM_FIELD__STK_CALIB_NOREF
//    <name> NOREF </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0xE000E01C) NOREF flag. Reads as zero </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CALIB ) </loc>
//      <o.31..31> NOREF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: STK_CALIB  -----------------------------------
// SVD Line: 19911

//  <rtree> SFDITEM_REG__STK_CALIB
//    <name> CALIB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E01C) SysTick calibration value  register </i>
//    <loc> ( (unsigned int)((STK_CALIB >> 0) & 0xFFFFFFFF), ((STK_CALIB = (STK_CALIB & ~(0xC0FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_CALIB_TENMS </item>
//    <item> SFDITEM_FIELD__STK_CALIB_SKEW </item>
//    <item> SFDITEM_FIELD__STK_CALIB_NOREF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: STK  --------------------------------------
// SVD Line: 19829

//  <view> STK
//    <name> STK </name>
//    <item> SFDITEM_REG__STK_CSR </item>
//    <item> SFDITEM_REG__STK_RVR </item>
//    <item> SFDITEM_REG__STK_CVR </item>
//    <item> SFDITEM_REG__STK_CALIB </item>
//  </view>
//  


// ----------------------------  Register Item Address: SCB_CPUID  --------------------------------
// SVD Line: 19955

unsigned int SCB_CPUID __AT (0xE000ED00);



// -----------------------------  Field Item: SCB_CPUID_Revision  ---------------------------------
// SVD Line: 19964

//  <item> SFDITEM_FIELD__SCB_CPUID_Revision
//    <name> Revision </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0xE000ED00) Revision number </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SCB_CPUID_PartNo  ----------------------------------
// SVD Line: 19970

//  <item> SFDITEM_FIELD__SCB_CPUID_PartNo
//    <name> PartNo </name>
//    <r> 
//    <i> [Bits 15..4] RO (@ 0xE000ED00) Part number of the  processor </i>
//    <edit> 
//      <loc> ( (unsigned short)((SCB_CPUID >> 4) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SCB_CPUID_Architecture  -------------------------------
// SVD Line: 19977

//  <item> SFDITEM_FIELD__SCB_CPUID_Architecture
//    <name> Architecture </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0xE000ED00) Reads as 0xF </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SCB_CPUID_Variant  ---------------------------------
// SVD Line: 19983

//  <item> SFDITEM_FIELD__SCB_CPUID_Variant
//    <name> Variant </name>
//    <r> 
//    <i> [Bits 23..20] RO (@ 0xE000ED00) Variant number </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 20) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SCB_CPUID_Implementer  -------------------------------
// SVD Line: 19989

//  <item> SFDITEM_FIELD__SCB_CPUID_Implementer
//    <name> Implementer </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0xE000ED00) Implementer code </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_CPUID  -----------------------------------
// SVD Line: 19955

//  <rtree> SFDITEM_REG__SCB_CPUID
//    <name> CPUID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000ED00) CPUID base register </i>
//    <loc> ( (unsigned int)((SCB_CPUID >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SCB_CPUID_Revision </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_PartNo </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_Architecture </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_Variant </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_Implementer </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_ICSR  --------------------------------
// SVD Line: 19997

unsigned int SCB_ICSR __AT (0xE000ED04);



// -----------------------------  Field Item: SCB_ICSR_VECTACTIVE  --------------------------------
// SVD Line: 20007

//  <item> SFDITEM_FIELD__SCB_ICSR_VECTACTIVE
//    <name> VECTACTIVE </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0xE000ED04) Active vector </i>
//    <edit> 
//      <loc> ( (unsigned short)((SCB_ICSR >> 0) & 0x1FF), ((SCB_ICSR = (SCB_ICSR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_RETTOBASE  ---------------------------------
// SVD Line: 20013

//  <item> SFDITEM_FIELD__SCB_ICSR_RETTOBASE
//    <name> RETTOBASE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE000ED04) Return to base level </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.11..11> RETTOBASE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_ICSR_VECTPENDING  --------------------------------
// SVD Line: 20019

//  <item> SFDITEM_FIELD__SCB_ICSR_VECTPENDING
//    <name> VECTPENDING </name>
//    <rw> 
//    <i> [Bits 18..12] RW (@ 0xE000ED04) Pending vector </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_ICSR >> 12) & 0x7F), ((SCB_ICSR = (SCB_ICSR & ~(0x7FUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_ISRPENDING  --------------------------------
// SVD Line: 20025

//  <item> SFDITEM_FIELD__SCB_ICSR_ISRPENDING
//    <name> ISRPENDING </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0xE000ED04) Interrupt pending flag </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.22..22> ISRPENDING
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSTCLR  ---------------------------------
// SVD Line: 20031

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSTCLR
//    <name> PENDSTCLR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0xE000ED04) SysTick exception clear-pending  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.25..25> PENDSTCLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSTSET  ---------------------------------
// SVD Line: 20038

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSTSET
//    <name> PENDSTSET </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0xE000ED04) SysTick exception set-pending  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.26..26> PENDSTSET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSVCLR  ---------------------------------
// SVD Line: 20045

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSVCLR
//    <name> PENDSVCLR </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0xE000ED04) PendSV clear-pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.27..27> PENDSVCLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSVSET  ---------------------------------
// SVD Line: 20051

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSVSET
//    <name> PENDSVSET </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0xE000ED04) PendSV set-pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.28..28> PENDSVSET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_NMIPENDSET  --------------------------------
// SVD Line: 20057

//  <item> SFDITEM_FIELD__SCB_ICSR_NMIPENDSET
//    <name> NMIPENDSET </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0xE000ED04) NMI set-pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.31..31> NMIPENDSET
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SCB_ICSR  ------------------------------------
// SVD Line: 19997

//  <rtree> SFDITEM_REG__SCB_ICSR
//    <name> ICSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED04) Interrupt control and state  register </i>
//    <loc> ( (unsigned int)((SCB_ICSR >> 0) & 0xFFFFFFFF), ((SCB_ICSR = (SCB_ICSR & ~(0x9E47F9FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E47F9FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_ICSR_VECTACTIVE </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_RETTOBASE </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_VECTPENDING </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_ISRPENDING </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSTCLR </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSTSET </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSVCLR </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSVSET </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_NMIPENDSET </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_VTOR  --------------------------------
// SVD Line: 20065

unsigned int SCB_VTOR __AT (0xE000ED08);



// -------------------------------  Field Item: SCB_VTOR_TBLOFF  ----------------------------------
// SVD Line: 20074

//  <item> SFDITEM_FIELD__SCB_VTOR_TBLOFF
//    <name> TBLOFF </name>
//    <rw> 
//    <i> [Bits 31..7] RW (@ 0xE000ED08) Vector table base offset  field </i>
//    <edit> 
//      <loc> ( (unsigned int)((SCB_VTOR >> 7) & 0x1FFFFFF), ((SCB_VTOR = (SCB_VTOR & ~(0x1FFFFFFUL << 7 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFF) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_VTOR  ------------------------------------
// SVD Line: 20065

//  <rtree> SFDITEM_REG__SCB_VTOR
//    <name> VTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED08) Vector table offset register </i>
//    <loc> ( (unsigned int)((SCB_VTOR >> 0) & 0xFFFFFFFF), ((SCB_VTOR = (SCB_VTOR & ~(0xFFFFFF80UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF80) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_VTOR_TBLOFF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_AIRCR  --------------------------------
// SVD Line: 20083

unsigned int SCB_AIRCR __AT (0xE000ED0C);



// ---------------------------  Field Item: SCB_AIRCR_VECTCLRACTIVE  ------------------------------
// SVD Line: 20093

//  <item> SFDITEM_FIELD__SCB_AIRCR_VECTCLRACTIVE
//    <name> VECTCLRACTIVE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED0C) VECTCLRACTIVE </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_AIRCR ) </loc>
//      <o.1..1> VECTCLRACTIVE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_AIRCR_SYSRESETREQ  -------------------------------
// SVD Line: 20099

//  <item> SFDITEM_FIELD__SCB_AIRCR_SYSRESETREQ
//    <name> SYSRESETREQ </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000ED0C) SYSRESETREQ </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_AIRCR ) </loc>
//      <o.2..2> SYSRESETREQ
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_AIRCR_ENDIANESS  --------------------------------
// SVD Line: 20105

//  <item> SFDITEM_FIELD__SCB_AIRCR_ENDIANESS
//    <name> ENDIANESS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xE000ED0C) ENDIANESS </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_AIRCR ) </loc>
//      <o.15..15> ENDIANESS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_AIRCR_VECTKEYSTAT  -------------------------------
// SVD Line: 20111

//  <item> SFDITEM_FIELD__SCB_AIRCR_VECTKEYSTAT
//    <name> VECTKEYSTAT </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0xE000ED0C) Register key </i>
//    <edit> 
//      <loc> ( (unsigned short)((SCB_AIRCR >> 16) & 0xFFFF), ((SCB_AIRCR = (SCB_AIRCR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_AIRCR  -----------------------------------
// SVD Line: 20083

//  <rtree> SFDITEM_REG__SCB_AIRCR
//    <name> AIRCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED0C) Application interrupt and reset control  register </i>
//    <loc> ( (unsigned int)((SCB_AIRCR >> 0) & 0xFFFFFFFF), ((SCB_AIRCR = (SCB_AIRCR & ~(0xFFFF8006UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF8006) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_AIRCR_VECTCLRACTIVE </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_SYSRESETREQ </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_ENDIANESS </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_VECTKEYSTAT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_SCR  ---------------------------------
// SVD Line: 20119

unsigned int SCB_SCR __AT (0xE000ED10);



// -----------------------------  Field Item: SCB_SCR_SLEEPONEXIT  --------------------------------
// SVD Line: 20128

//  <item> SFDITEM_FIELD__SCB_SCR_SLEEPONEXIT
//    <name> SLEEPONEXIT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED10) SLEEPONEXIT </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SCR ) </loc>
//      <o.1..1> SLEEPONEXIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_SCR_SLEEPDEEP  ---------------------------------
// SVD Line: 20134

//  <item> SFDITEM_FIELD__SCB_SCR_SLEEPDEEP
//    <name> SLEEPDEEP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000ED10) SLEEPDEEP </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SCR ) </loc>
//      <o.2..2> SLEEPDEEP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_SCR_SEVEONPEND  ---------------------------------
// SVD Line: 20140

//  <item> SFDITEM_FIELD__SCB_SCR_SEVEONPEND
//    <name> SEVEONPEND </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED10) Send Event on Pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SCR ) </loc>
//      <o.4..4> SEVEONPEND
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SCB_SCR  ------------------------------------
// SVD Line: 20119

//  <rtree> SFDITEM_REG__SCB_SCR
//    <name> SCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED10) System control register </i>
//    <loc> ( (unsigned int)((SCB_SCR >> 0) & 0xFFFFFFFF), ((SCB_SCR = (SCB_SCR & ~(0x16UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SCR_SLEEPONEXIT </item>
//    <item> SFDITEM_FIELD__SCB_SCR_SLEEPDEEP </item>
//    <item> SFDITEM_FIELD__SCB_SCR_SEVEONPEND </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_CCR  ---------------------------------
// SVD Line: 20148

unsigned int SCB_CCR __AT (0xE000ED14);



// ---------------------------  Field Item: SCB_CCR_NONBASETHRDENA  -------------------------------
// SVD Line: 20158

//  <item> SFDITEM_FIELD__SCB_CCR_NONBASETHRDENA
//    <name> NONBASETHRDENA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000ED14) Configures how the processor enters  Thread mode </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.0..0> NONBASETHRDENA
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_CCR_USERSETMPEND  --------------------------------
// SVD Line: 20165

//  <item> SFDITEM_FIELD__SCB_CCR_USERSETMPEND
//    <name> USERSETMPEND </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED14) USERSETMPEND </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.1..1> USERSETMPEND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_CCR_UNALIGN__TRP  --------------------------------
// SVD Line: 20171

//  <item> SFDITEM_FIELD__SCB_CCR_UNALIGN__TRP
//    <name> UNALIGN__TRP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE000ED14) UNALIGN_ TRP </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.3..3> UNALIGN__TRP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_CCR_DIV_0_TRP  ---------------------------------
// SVD Line: 20177

//  <item> SFDITEM_FIELD__SCB_CCR_DIV_0_TRP
//    <name> DIV_0_TRP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED14) DIV_0_TRP </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.4..4> DIV_0_TRP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_CCR_BFHFNMIGN  ---------------------------------
// SVD Line: 20183

//  <item> SFDITEM_FIELD__SCB_CCR_BFHFNMIGN
//    <name> BFHFNMIGN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000ED14) BFHFNMIGN </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.8..8> BFHFNMIGN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_CCR_STKALIGN  ----------------------------------
// SVD Line: 20189

//  <item> SFDITEM_FIELD__SCB_CCR_STKALIGN
//    <name> STKALIGN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xE000ED14) STKALIGN </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.9..9> STKALIGN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SCB_CCR  ------------------------------------
// SVD Line: 20148

//  <rtree> SFDITEM_REG__SCB_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED14) Configuration and control  register </i>
//    <loc> ( (unsigned int)((SCB_CCR >> 0) & 0xFFFFFFFF), ((SCB_CCR = (SCB_CCR & ~(0x31BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_CCR_NONBASETHRDENA </item>
//    <item> SFDITEM_FIELD__SCB_CCR_USERSETMPEND </item>
//    <item> SFDITEM_FIELD__SCB_CCR_UNALIGN__TRP </item>
//    <item> SFDITEM_FIELD__SCB_CCR_DIV_0_TRP </item>
//    <item> SFDITEM_FIELD__SCB_CCR_BFHFNMIGN </item>
//    <item> SFDITEM_FIELD__SCB_CCR_STKALIGN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_SHPR2  --------------------------------
// SVD Line: 20197

unsigned int SCB_SHPR2 __AT (0xE000ED1C);



// ------------------------------  Field Item: SCB_SHPR2_PRI_11  ----------------------------------
// SVD Line: 20207

//  <item> SFDITEM_FIELD__SCB_SHPR2_PRI_11
//    <name> PRI_11 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000ED1C) Priority of system handler  11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR2 >> 24) & 0xFF), ((SCB_SHPR2 = (SCB_SHPR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_SHPR2  -----------------------------------
// SVD Line: 20197

//  <rtree> SFDITEM_REG__SCB_SHPR2
//    <name> SHPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED1C) System handler priority  registers </i>
//    <loc> ( (unsigned int)((SCB_SHPR2 >> 0) & 0xFFFFFFFF), ((SCB_SHPR2 = (SCB_SHPR2 & ~(0xFF000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SHPR2_PRI_11 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_SHPR3  --------------------------------
// SVD Line: 20216

unsigned int SCB_SHPR3 __AT (0xE000ED20);



// ------------------------------  Field Item: SCB_SHPR3_PRI_14  ----------------------------------
// SVD Line: 20226

//  <item> SFDITEM_FIELD__SCB_SHPR3_PRI_14
//    <name> PRI_14 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000ED20) Priority of system handler  14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR3 >> 16) & 0xFF), ((SCB_SHPR3 = (SCB_SHPR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SCB_SHPR3_PRI_15  ----------------------------------
// SVD Line: 20233

//  <item> SFDITEM_FIELD__SCB_SHPR3_PRI_15
//    <name> PRI_15 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000ED20) Priority of system handler  15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR3 >> 24) & 0xFF), ((SCB_SHPR3 = (SCB_SHPR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_SHPR3  -----------------------------------
// SVD Line: 20216

//  <rtree> SFDITEM_REG__SCB_SHPR3
//    <name> SHPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED20) System handler priority  registers </i>
//    <loc> ( (unsigned int)((SCB_SHPR3 >> 0) & 0xFFFFFFFF), ((SCB_SHPR3 = (SCB_SHPR3 & ~(0xFFFF0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SHPR3_PRI_14 </item>
//    <item> SFDITEM_FIELD__SCB_SHPR3_PRI_15 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SCB  --------------------------------------
// SVD Line: 19944

//  <view> SCB
//    <name> SCB </name>
//    <item> SFDITEM_REG__SCB_CPUID </item>
//    <item> SFDITEM_REG__SCB_ICSR </item>
//    <item> SFDITEM_REG__SCB_VTOR </item>
//    <item> SFDITEM_REG__SCB_AIRCR </item>
//    <item> SFDITEM_REG__SCB_SCR </item>
//    <item> SFDITEM_REG__SCB_CCR </item>
//    <item> SFDITEM_REG__SCB_SHPR2 </item>
//    <item> SFDITEM_REG__SCB_SHPR3 </item>
//  </view>
//  


// ---------------------------  Register Item Address: VREFBUF_CSR  -------------------------------
// SVD Line: 20255

unsigned int VREFBUF_CSR __AT (0x40010030);



// ------------------------------  Field Item: VREFBUF_CSR_ENVR  ----------------------------------
// SVD Line: 20264

//  <item> SFDITEM_FIELD__VREFBUF_CSR_ENVR
//    <name> ENVR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010030) Voltage reference buffer mode enable  This bit is used to enable the voltage reference  buffer mode. </i>
//    <check> 
//      <loc> ( (unsigned int) VREFBUF_CSR ) </loc>
//      <o.0..0> ENVR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: VREFBUF_CSR_HIZ  ----------------------------------
// SVD Line: 20273

//  <item> SFDITEM_FIELD__VREFBUF_CSR_HIZ
//    <name> HIZ </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010030) High impedance mode This bit controls  the analog switch to connect or not the VREF+ pin.  Refer to Table196: VREF buffer modes for the mode  descriptions depending on ENVR bit  configuration. </i>
//    <check> 
//      <loc> ( (unsigned int) VREFBUF_CSR ) </loc>
//      <o.1..1> HIZ
//    </check>
//  </item>
//  


// -------------------------------  Field Item: VREFBUF_CSR_VRR  ----------------------------------
// SVD Line: 20284

//  <item> SFDITEM_FIELD__VREFBUF_CSR_VRR
//    <name> VRR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40010030) Voltage reference buffer  ready </i>
//    <check> 
//      <loc> ( (unsigned int) VREFBUF_CSR ) </loc>
//      <o.3..3> VRR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: VREFBUF_CSR_VRS  ----------------------------------
// SVD Line: 20292

//  <item> SFDITEM_FIELD__VREFBUF_CSR_VRS
//    <name> VRS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010030) Voltage reference scale These bits  select the value generated by the voltage reference  buffer. Other: Reserved </i>
//    <edit> 
//      <loc> ( (unsigned char)((VREFBUF_CSR >> 4) & 0x7), ((VREFBUF_CSR = (VREFBUF_CSR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: VREFBUF_CSR  ----------------------------------
// SVD Line: 20255

//  <rtree> SFDITEM_REG__VREFBUF_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010030) VREFBUF control and status  register </i>
//    <loc> ( (unsigned int)((VREFBUF_CSR >> 0) & 0xFFFFFFFF), ((VREFBUF_CSR = (VREFBUF_CSR & ~(0x73UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x73) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__VREFBUF_CSR_ENVR </item>
//    <item> SFDITEM_FIELD__VREFBUF_CSR_HIZ </item>
//    <item> SFDITEM_FIELD__VREFBUF_CSR_VRR </item>
//    <item> SFDITEM_FIELD__VREFBUF_CSR_VRS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: VREFBUF_CCR  -------------------------------
// SVD Line: 20303

unsigned int VREFBUF_CCR __AT (0x40010034);



// ------------------------------  Field Item: VREFBUF_CCR_TRIM  ----------------------------------
// SVD Line: 20313

//  <item> SFDITEM_FIELD__VREFBUF_CCR_TRIM
//    <name> TRIM </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40010034) Trimming code These bits are  automatically initialized after reset with the  trimming value stored in the Flash memory during the  production test. Writing into these bits allows to  tune the internal reference buffer  voltage. </i>
//    <edit> 
//      <loc> ( (unsigned char)((VREFBUF_CCR >> 0) & 0x3F), ((VREFBUF_CCR = (VREFBUF_CCR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: VREFBUF_CCR  ----------------------------------
// SVD Line: 20303

//  <rtree> SFDITEM_REG__VREFBUF_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010034) VREFBUF calibration control  register </i>
//    <loc> ( (unsigned int)((VREFBUF_CCR >> 0) & 0xFFFFFFFF), ((VREFBUF_CCR = (VREFBUF_CCR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__VREFBUF_CCR_TRIM </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: VREFBUF  ------------------------------------
// SVD Line: 20244

//  <view> VREFBUF
//    <name> VREFBUF </name>
//    <item> SFDITEM_REG__VREFBUF_CSR </item>
//    <item> SFDITEM_REG__VREFBUF_CCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: DBG_IDCODE  -------------------------------
// SVD Line: 20339

unsigned int DBG_IDCODE __AT (0x40015800);



// ------------------------------  Field Item: DBG_IDCODE_DEV_ID  ---------------------------------
// SVD Line: 20348

//  <item> SFDITEM_FIELD__DBG_IDCODE_DEV_ID
//    <name> DEV_ID </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x40015800) Device identifier </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_IDCODE >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DBG_IDCODE_REV_ID  ---------------------------------
// SVD Line: 20354

//  <item> SFDITEM_FIELD__DBG_IDCODE_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0x40015800) Revision identifie </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_IDCODE >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DBG_IDCODE  -----------------------------------
// SVD Line: 20339

//  <rtree> SFDITEM_REG__DBG_IDCODE
//    <name> IDCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40015800) DBGMCU_IDCODE </i>
//    <loc> ( (unsigned int)((DBG_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBG_IDCODE_DEV_ID </item>
//    <item> SFDITEM_FIELD__DBG_IDCODE_REV_ID </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: DBG_CR  ---------------------------------
// SVD Line: 20362

unsigned int DBG_CR __AT (0x40015804);



// -------------------------------  Field Item: DBG_CR_DBG_STOP  ----------------------------------
// SVD Line: 20372

//  <item> SFDITEM_FIELD__DBG_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015804) Debug Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DBG_CR_DBG_STANDBY  ---------------------------------
// SVD Line: 20378

//  <item> SFDITEM_FIELD__DBG_CR_DBG_STANDBY
//    <name> DBG_STANDBY </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40015804) Debug Standby mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.2..2> DBG_STANDBY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DBG_CR  -------------------------------------
// SVD Line: 20362

//  <rtree> SFDITEM_REG__DBG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015804) Debug MCU configuration  register </i>
//    <loc> ( (unsigned int)((DBG_CR >> 0) & 0xFFFFFFFF), ((DBG_CR = (DBG_CR & ~(0x6UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_STANDBY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DBG_APB_FZ1  -------------------------------
// SVD Line: 20386

unsigned int DBG_APB_FZ1 __AT (0x40015808);



// --------------------------  Field Item: DBG_APB_FZ1_DBG_TIM2_STOP  -----------------------------
// SVD Line: 20396

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_TIM2_STOP
//    <name> DBG_TIM2_STOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015808) TIM2 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.0..0> DBG_TIM2_STOP
//    </check>
//  </item>
//  


// --------------------------  Field Item: DBG_APB_FZ1_DBG_TIM3_STOP  -----------------------------
// SVD Line: 20403

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_TIM3_STOP
//    <name> DBG_TIM3_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015808) TIM3 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.1..1> DBG_TIM3_STOP
//    </check>
//  </item>
//  


// --------------------------  Field Item: DBG_APB_FZ1_DBG_RTC_STOP  ------------------------------
// SVD Line: 20410

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_RTC_STOP
//    <name> DBG_RTC_STOP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40015808) RTC counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.10..10> DBG_RTC_STOP
//    </check>
//  </item>
//  


// --------------------------  Field Item: DBG_APB_FZ1_DBG_WWDG_STOP  -----------------------------
// SVD Line: 20417

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_WWDG_STOP
//    <name> DBG_WWDG_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40015808) Window watchdog counter stopped when  core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.11..11> DBG_WWDG_STOP
//    </check>
//  </item>
//  


// --------------------------  Field Item: DBG_APB_FZ1_DBG_IWDG_STOP  -----------------------------
// SVD Line: 20424

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40015808) Independent watchdog counter stopped  when core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.12..12> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// --------------------------  Field Item: DBG_APB_FZ1_DBG_I2C1_STOP  -----------------------------
// SVD Line: 20431

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_I2C1_STOP
//    <name> DBG_I2C1_STOP </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40015808) I2C1 SMBUS timeout counter stopped when  core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.21..21> DBG_I2C1_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB_FZ1_DBG_LPTIM2_STOP  ----------------------------
// SVD Line: 20438

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_LPTIM2_STOP
//    <name> DBG_LPTIM2_STOP </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40015808) LPTIM2 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.30..30> DBG_LPTIM2_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB_FZ1_DBG_LPTIM1_STOP  ----------------------------
// SVD Line: 20445

//  <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_LPTIM1_STOP
//    <name> DBG_LPTIM1_STOP </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40015808) LPTIM1 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ1 ) </loc>
//      <o.31..31> DBG_LPTIM1_STOP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DBG_APB_FZ1  ----------------------------------
// SVD Line: 20386

//  <rtree> SFDITEM_REG__DBG_APB_FZ1
//    <name> APB_FZ1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015808) Debug MCU APB1 freeze  register1 </i>
//    <loc> ( (unsigned int)((DBG_APB_FZ1 >> 0) & 0xFFFFFFFF), ((DBG_APB_FZ1 = (DBG_APB_FZ1 & ~(0xC0201C03UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0201C03) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_TIM2_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_TIM3_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_RTC_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_WWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_I2C1_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_LPTIM2_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ1_DBG_LPTIM1_STOP </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DBG_APB_FZ2  -------------------------------
// SVD Line: 20454

unsigned int DBG_APB_FZ2 __AT (0x4001580C);



// --------------------------  Field Item: DBG_APB_FZ2_DBG_TIM1_STOP  -----------------------------
// SVD Line: 20464

//  <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM1_STOP
//    <name> DBG_TIM1_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001580C) TIM1 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ2 ) </loc>
//      <o.11..11> DBG_TIM1_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB_FZ2_DBG_TIM14_STOP  -----------------------------
// SVD Line: 20471

//  <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM14_STOP
//    <name> DBG_TIM14_STOP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001580C) DBG_TIM14_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ2 ) </loc>
//      <o.15..15> DBG_TIM14_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB_FZ2_DBG_TIM16_STOP  -----------------------------
// SVD Line: 20477

//  <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM16_STOP
//    <name> DBG_TIM16_STOP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001580C) DBG_TIM16_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ2 ) </loc>
//      <o.17..17> DBG_TIM16_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBG_APB_FZ2_DBG_TIM17_STOP  -----------------------------
// SVD Line: 20483

//  <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM17_STOP
//    <name> DBG_TIM17_STOP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001580C) DBG_TIM17_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_APB_FZ2 ) </loc>
//      <o.18..18> DBG_TIM17_STOP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DBG_APB_FZ2  ----------------------------------
// SVD Line: 20454

//  <rtree> SFDITEM_REG__DBG_APB_FZ2
//    <name> APB_FZ2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001580C) Debug MCU APB1 freeze register  2 </i>
//    <loc> ( (unsigned int)((DBG_APB_FZ2 >> 0) & 0xFFFFFFFF), ((DBG_APB_FZ2 = (DBG_APB_FZ2 & ~(0x68800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x68800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM1_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM14_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM16_STOP </item>
//    <item> SFDITEM_FIELD__DBG_APB_FZ2_DBG_TIM17_STOP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DBG  --------------------------------------
// SVD Line: 20328

//  <view> DBG
//    <name> DBG </name>
//    <item> SFDITEM_REG__DBG_IDCODE </item>
//    <item> SFDITEM_REG__DBG_CR </item>
//    <item> SFDITEM_REG__DBG_APB_FZ1 </item>
//    <item> SFDITEM_REG__DBG_APB_FZ2 </item>
//  </view>
//  


// --------------------------  Register Item Address: NVIC_STIR_STIR  -----------------------------
// SVD Line: 20505

unsigned int NVIC_STIR_STIR __AT (0xE000EF00);



// ----------------------------  Field Item: NVIC_STIR_STIR_INTID  --------------------------------
// SVD Line: 20515

//  <item> SFDITEM_FIELD__NVIC_STIR_STIR_INTID
//    <name> INTID </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0xE000EF00) Software generated interrupt  ID </i>
//    <edit> 
//      <loc> ( (unsigned short)((NVIC_STIR_STIR >> 0) & 0x1FF), ((NVIC_STIR_STIR = (NVIC_STIR_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: NVIC_STIR_STIR  ---------------------------------
// SVD Line: 20505

//  <rtree> SFDITEM_REG__NVIC_STIR_STIR
//    <name> STIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF00) Software trigger interrupt  register </i>
//    <loc> ( (unsigned int)((NVIC_STIR_STIR >> 0) & 0xFFFFFFFF), ((NVIC_STIR_STIR = (NVIC_STIR_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_STIR_STIR_INTID </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: NVIC_STIR  -----------------------------------
// SVD Line: 20493

//  <view> NVIC_STIR
//    <name> NVIC_STIR </name>
//    <item> SFDITEM_REG__NVIC_STIR_STIR </item>
//  </view>
//  


// -------------------------  Register Item Address: SCB_ACTRL_ACTRL  -----------------------------
// SVD Line: 20537

unsigned int SCB_ACTRL_ACTRL __AT (0xE000E008);



// -------------------------  Field Item: SCB_ACTRL_ACTRL_DISMCYCINT  -----------------------------
// SVD Line: 20546

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISMCYCINT
//    <name> DISMCYCINT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000E008) DISMCYCINT </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.0..0> DISMCYCINT
//    </check>
//  </item>
//  


// -------------------------  Field Item: SCB_ACTRL_ACTRL_DISDEFWBUF  -----------------------------
// SVD Line: 20552

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISDEFWBUF
//    <name> DISDEFWBUF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000E008) DISDEFWBUF </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.1..1> DISDEFWBUF
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SCB_ACTRL_ACTRL_DISFOLD  ------------------------------
// SVD Line: 20558

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISFOLD
//    <name> DISFOLD </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000E008) DISFOLD </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.2..2> DISFOLD
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SCB_ACTRL_ACTRL_DISFPCA  ------------------------------
// SVD Line: 20564

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISFPCA
//    <name> DISFPCA </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000E008) DISFPCA </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.8..8> DISFPCA
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SCB_ACTRL_ACTRL_DISOOFP  ------------------------------
// SVD Line: 20570

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISOOFP
//    <name> DISOOFP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xE000E008) DISOOFP </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.9..9> DISOOFP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: SCB_ACTRL_ACTRL  --------------------------------
// SVD Line: 20537

//  <rtree> SFDITEM_REG__SCB_ACTRL_ACTRL
//    <name> ACTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E008) Auxiliary control register </i>
//    <loc> ( (unsigned int)((SCB_ACTRL_ACTRL >> 0) & 0xFFFFFFFF), ((SCB_ACTRL_ACTRL = (SCB_ACTRL_ACTRL & ~(0x307UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x307) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISMCYCINT </item>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISDEFWBUF </item>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISFOLD </item>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISFPCA </item>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISOOFP </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: SCB_ACTRL  -----------------------------------
// SVD Line: 20526

//  <view> SCB_ACTRL
//    <name> SCB_ACTRL </name>
//    <item> SFDITEM_REG__SCB_ACTRL_ACTRL </item>
//  </view>
//  


// -------------------------  Register Item Address: FPU_CPACR_CPACR  -----------------------------
// SVD Line: 20591

unsigned int FPU_CPACR_CPACR __AT (0xE000ED88);



// -----------------------------  Field Item: FPU_CPACR_CPACR_CP  ---------------------------------
// SVD Line: 20601

//  <item> SFDITEM_FIELD__FPU_CPACR_CPACR_CP
//    <name> CP </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xE000ED88) CP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_CPACR_CPACR >> 20) & 0xF), ((FPU_CPACR_CPACR = (FPU_CPACR_CPACR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: FPU_CPACR_CPACR  --------------------------------
// SVD Line: 20591

//  <rtree> SFDITEM_REG__FPU_CPACR_CPACR
//    <name> CPACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED88) Coprocessor access control  register </i>
//    <loc> ( (unsigned int)((FPU_CPACR_CPACR >> 0) & 0xFFFFFFFF), ((FPU_CPACR_CPACR = (FPU_CPACR_CPACR & ~(0xF00000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF00000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_CPACR_CPACR_CP </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: FPU_CPACR  -----------------------------------
// SVD Line: 20580

//  <view> FPU_CPACR
//    <name> FPU_CPACR </name>
//    <item> SFDITEM_REG__FPU_CPACR_CPACR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FPU_FPCCR  --------------------------------
// SVD Line: 20622

unsigned int FPU_FPCCR __AT (0xE000EF34);



// ------------------------------  Field Item: FPU_FPCCR_LSPACT  ----------------------------------
// SVD Line: 20632

//  <item> SFDITEM_FIELD__FPU_FPCCR_LSPACT
//    <name> LSPACT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000EF34) LSPACT </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.0..0> LSPACT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_USER  -----------------------------------
// SVD Line: 20638

//  <item> SFDITEM_FIELD__FPU_FPCCR_USER
//    <name> USER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000EF34) USER </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.1..1> USER
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FPU_FPCCR_THREAD  ----------------------------------
// SVD Line: 20644

//  <item> SFDITEM_FIELD__FPU_FPCCR_THREAD
//    <name> THREAD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE000EF34) THREAD </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.3..3> THREAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_HFRDY  ----------------------------------
// SVD Line: 20650

//  <item> SFDITEM_FIELD__FPU_FPCCR_HFRDY
//    <name> HFRDY </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000EF34) HFRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.4..4> HFRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_MMRDY  ----------------------------------
// SVD Line: 20656

//  <item> SFDITEM_FIELD__FPU_FPCCR_MMRDY
//    <name> MMRDY </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE000EF34) MMRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.5..5> MMRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_BFRDY  ----------------------------------
// SVD Line: 20662

//  <item> SFDITEM_FIELD__FPU_FPCCR_BFRDY
//    <name> BFRDY </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xE000EF34) BFRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.6..6> BFRDY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FPU_FPCCR_MONRDY  ----------------------------------
// SVD Line: 20668

//  <item> SFDITEM_FIELD__FPU_FPCCR_MONRDY
//    <name> MONRDY </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000EF34) MONRDY </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.8..8> MONRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_LSPEN  ----------------------------------
// SVD Line: 20674

//  <item> SFDITEM_FIELD__FPU_FPCCR_LSPEN
//    <name> LSPEN </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0xE000EF34) LSPEN </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.30..30> LSPEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPCCR_ASPEN  ----------------------------------
// SVD Line: 20680

//  <item> SFDITEM_FIELD__FPU_FPCCR_ASPEN
//    <name> ASPEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0xE000EF34) ASPEN </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPCCR ) </loc>
//      <o.31..31> ASPEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FPU_FPCCR  -----------------------------------
// SVD Line: 20622

//  <rtree> SFDITEM_REG__FPU_FPCCR
//    <name> FPCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF34) Floating-point context control  register </i>
//    <loc> ( (unsigned int)((FPU_FPCCR >> 0) & 0xFFFFFFFF), ((FPU_FPCCR = (FPU_FPCCR & ~(0xC000017BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC000017B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_FPCCR_LSPACT </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_USER </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_THREAD </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_HFRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_MMRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_BFRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_MONRDY </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_LSPEN </item>
//    <item> SFDITEM_FIELD__FPU_FPCCR_ASPEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FPU_FPCAR  --------------------------------
// SVD Line: 20688

unsigned int FPU_FPCAR __AT (0xE000EF38);



// ------------------------------  Field Item: FPU_FPCAR_ADDRESS  ---------------------------------
// SVD Line: 20698

//  <item> SFDITEM_FIELD__FPU_FPCAR_ADDRESS
//    <name> ADDRESS </name>
//    <rw> 
//    <i> [Bits 31..3] RW (@ 0xE000EF38) Location of unpopulated  floating-point </i>
//    <edit> 
//      <loc> ( (unsigned int)((FPU_FPCAR >> 3) & 0x1FFFFFFF), ((FPU_FPCAR = (FPU_FPCAR & ~(0x1FFFFFFFUL << 3 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FPU_FPCAR  -----------------------------------
// SVD Line: 20688

//  <rtree> SFDITEM_REG__FPU_FPCAR
//    <name> FPCAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF38) Floating-point context address  register </i>
//    <loc> ( (unsigned int)((FPU_FPCAR >> 0) & 0xFFFFFFFF), ((FPU_FPCAR = (FPU_FPCAR & ~(0xFFFFFFF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_FPCAR_ADDRESS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FPU_FPSCR  --------------------------------
// SVD Line: 20707

unsigned int FPU_FPSCR __AT (0xE000EF3C);



// --------------------------------  Field Item: FPU_FPSCR_IOC  -----------------------------------
// SVD Line: 20717

//  <item> SFDITEM_FIELD__FPU_FPSCR_IOC
//    <name> IOC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000EF3C) Invalid operation cumulative exception  bit </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.0..0> IOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_DZC  -----------------------------------
// SVD Line: 20724

//  <item> SFDITEM_FIELD__FPU_FPSCR_DZC
//    <name> DZC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000EF3C) Division by zero cumulative exception  bit. </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.1..1> DZC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_OFC  -----------------------------------
// SVD Line: 20731

//  <item> SFDITEM_FIELD__FPU_FPSCR_OFC
//    <name> OFC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000EF3C) Overflow cumulative exception  bit </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.2..2> OFC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_UFC  -----------------------------------
// SVD Line: 20738

//  <item> SFDITEM_FIELD__FPU_FPSCR_UFC
//    <name> UFC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE000EF3C) Underflow cumulative exception  bit </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.3..3> UFC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_IXC  -----------------------------------
// SVD Line: 20745

//  <item> SFDITEM_FIELD__FPU_FPSCR_IXC
//    <name> IXC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000EF3C) Inexact cumulative exception  bit </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.4..4> IXC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_IDC  -----------------------------------
// SVD Line: 20752

//  <item> SFDITEM_FIELD__FPU_FPSCR_IDC
//    <name> IDC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0xE000EF3C) Input denormal cumulative exception  bit. </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.7..7> IDC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FPU_FPSCR_RMode  ----------------------------------
// SVD Line: 20759

//  <item> SFDITEM_FIELD__FPU_FPSCR_RMode
//    <name> RMode </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0xE000EF3C) Rounding Mode control  field </i>
//    <edit> 
//      <loc> ( (unsigned char)((FPU_FPSCR >> 22) & 0x3), ((FPU_FPSCR = (FPU_FPSCR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_FZ  ------------------------------------
// SVD Line: 20766

//  <item> SFDITEM_FIELD__FPU_FPSCR_FZ
//    <name> FZ </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0xE000EF3C) Flush-to-zero mode control  bit: </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.24..24> FZ
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_DN  ------------------------------------
// SVD Line: 20773

//  <item> SFDITEM_FIELD__FPU_FPSCR_DN
//    <name> DN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0xE000EF3C) Default NaN mode control  bit </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.25..25> DN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FPU_FPSCR_AHP  -----------------------------------
// SVD Line: 20780

//  <item> SFDITEM_FIELD__FPU_FPSCR_AHP
//    <name> AHP </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0xE000EF3C) Alternative half-precision control  bit </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.26..26> AHP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: FPU_FPSCR_V  ------------------------------------
// SVD Line: 20787

//  <item> SFDITEM_FIELD__FPU_FPSCR_V
//    <name> V </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0xE000EF3C) Overflow condition code  flag </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.28..28> V
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: FPU_FPSCR_C  ------------------------------------
// SVD Line: 20794

//  <item> SFDITEM_FIELD__FPU_FPSCR_C
//    <name> C </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0xE000EF3C) Carry condition code flag </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.29..29> C
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: FPU_FPSCR_Z  ------------------------------------
// SVD Line: 20800

//  <item> SFDITEM_FIELD__FPU_FPSCR_Z
//    <name> Z </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0xE000EF3C) Zero condition code flag </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.30..30> Z
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: FPU_FPSCR_N  ------------------------------------
// SVD Line: 20806

//  <item> SFDITEM_FIELD__FPU_FPSCR_N
//    <name> N </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0xE000EF3C) Negative condition code  flag </i>
//    <check> 
//      <loc> ( (unsigned int) FPU_FPSCR ) </loc>
//      <o.31..31> N
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FPU_FPSCR  -----------------------------------
// SVD Line: 20707

//  <rtree> SFDITEM_REG__FPU_FPSCR
//    <name> FPSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF3C) Floating-point status control  register </i>
//    <loc> ( (unsigned int)((FPU_FPSCR >> 0) & 0xFFFFFFFF), ((FPU_FPSCR = (FPU_FPSCR & ~(0xF7C0009FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7C0009F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FPU_FPSCR_IOC </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_DZC </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_OFC </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_UFC </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_IXC </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_IDC </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_RMode </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_FZ </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_DN </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_AHP </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_V </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_C </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_Z </item>
//    <item> SFDITEM_FIELD__FPU_FPSCR_N </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: FPU  --------------------------------------
// SVD Line: 20611

//  <view> FPU
//    <name> FPU </name>
//    <item> SFDITEM_REG__FPU_FPCCR </item>
//    <item> SFDITEM_REG__FPU_FPCAR </item>
//    <item> SFDITEM_REG__FPU_FPSCR </item>
//  </view>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE0  --------------------------
// SVD Line: 20828

unsigned int SYSCFG_ITLINE_ITLINE0 __AT (0x40010100);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE0_WWDG  -----------------------------
// SVD Line: 20838

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE0_WWDG
//    <name> WWDG </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010100) Window watchdog interrupt pending  flag </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE0 ) </loc>
//      <o.0..0> WWDG
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE0  -----------------------------
// SVD Line: 20828

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE0
//    <name> ITLINE0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010100) interrupt line 0 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE0_WWDG </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE1  --------------------------
// SVD Line: 20847

unsigned int SYSCFG_ITLINE_ITLINE1 __AT (0x40010104);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE1_PVDOUT  ----------------------------
// SVD Line: 20857

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE1_PVDOUT
//    <name> PVDOUT </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010104) PVD supply monitoring interrupt request  pending (EXTI line 16). </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE1 ) </loc>
//      <o.0..0> PVDOUT
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE1  -----------------------------
// SVD Line: 20847

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE1
//    <name> ITLINE1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010104) interrupt line 1 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE1_PVDOUT </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE2  --------------------------
// SVD Line: 20866

unsigned int SYSCFG_ITLINE_ITLINE2 __AT (0x40010108);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE2_TAMP  -----------------------------
// SVD Line: 20876

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE2_TAMP
//    <name> TAMP </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010108) TAMP </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE2 ) </loc>
//      <o.0..0> TAMP
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_ITLINE_ITLINE2_RTC  -----------------------------
// SVD Line: 20882

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE2_RTC
//    <name> RTC </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010108) RTC </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE2 ) </loc>
//      <o.1..1> RTC
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE2  -----------------------------
// SVD Line: 20866

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE2
//    <name> ITLINE2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010108) interrupt line 2 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE2_TAMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE2_RTC </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE3  --------------------------
// SVD Line: 20890

unsigned int SYSCFG_ITLINE_ITLINE3 __AT (0x4001010C);



// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE3_FLASH_ITF  --------------------------
// SVD Line: 20900

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE3_FLASH_ITF
//    <name> FLASH_ITF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001010C) FLASH_ITF </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE3 ) </loc>
//      <o.0..0> FLASH_ITF
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE3_FLASH_ECC  --------------------------
// SVD Line: 20906

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE3_FLASH_ECC
//    <name> FLASH_ECC </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001010C) FLASH_ECC </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE3 ) </loc>
//      <o.1..1> FLASH_ECC
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE3  -----------------------------
// SVD Line: 20890

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE3
//    <name> ITLINE3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001010C) interrupt line 3 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE3_FLASH_ITF </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE3_FLASH_ECC </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE4  --------------------------
// SVD Line: 20914

unsigned int SYSCFG_ITLINE_ITLINE4 __AT (0x40010110);



// --------------------------  Field Item: SYSCFG_ITLINE_ITLINE4_RCC  -----------------------------
// SVD Line: 20924

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE4_RCC
//    <name> RCC </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010110) RCC </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE4 ) </loc>
//      <o.0..0> RCC
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE4  -----------------------------
// SVD Line: 20914

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE4
//    <name> ITLINE4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010110) interrupt line 4 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE4_RCC </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE5  --------------------------
// SVD Line: 20932

unsigned int SYSCFG_ITLINE_ITLINE5 __AT (0x40010114);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE5_EXTI0  ----------------------------
// SVD Line: 20942

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE5_EXTI0
//    <name> EXTI0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010114) EXTI0 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE5 ) </loc>
//      <o.0..0> EXTI0
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE5_EXTI1  ----------------------------
// SVD Line: 20948

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE5_EXTI1
//    <name> EXTI1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010114) EXTI1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE5 ) </loc>
//      <o.1..1> EXTI1
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE5  -----------------------------
// SVD Line: 20932

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE5
//    <name> ITLINE5 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010114) interrupt line 5 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE5 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE5_EXTI0 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE5_EXTI1 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE6  --------------------------
// SVD Line: 20956

unsigned int SYSCFG_ITLINE_ITLINE6 __AT (0x40010118);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE6_EXTI2  ----------------------------
// SVD Line: 20966

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE6_EXTI2
//    <name> EXTI2 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010118) EXTI2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE6 ) </loc>
//      <o.0..0> EXTI2
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE6_EXTI3  ----------------------------
// SVD Line: 20972

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE6_EXTI3
//    <name> EXTI3 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010118) EXTI3 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE6 ) </loc>
//      <o.1..1> EXTI3
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE6  -----------------------------
// SVD Line: 20956

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE6
//    <name> ITLINE6 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010118) interrupt line 6 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE6 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE6_EXTI2 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE6_EXTI3 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE7  --------------------------
// SVD Line: 20980

unsigned int SYSCFG_ITLINE_ITLINE7 __AT (0x4001011C);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI4  ----------------------------
// SVD Line: 20990

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI4
//    <name> EXTI4 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001011C) EXTI4 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.0..0> EXTI4
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI5  ----------------------------
// SVD Line: 20996

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI5
//    <name> EXTI5 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001011C) EXTI5 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.1..1> EXTI5
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI6  ----------------------------
// SVD Line: 21002

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI6
//    <name> EXTI6 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4001011C) EXTI6 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.2..2> EXTI6
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI7  ----------------------------
// SVD Line: 21008

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI7
//    <name> EXTI7 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4001011C) EXTI7 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.3..3> EXTI7
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI8  ----------------------------
// SVD Line: 21014

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI8
//    <name> EXTI8 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4001011C) EXTI8 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.4..4> EXTI8
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI9  ----------------------------
// SVD Line: 21020

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI9
//    <name> EXTI9 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4001011C) EXTI9 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.5..5> EXTI9
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI10  ----------------------------
// SVD Line: 21026

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI10
//    <name> EXTI10 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x4001011C) EXTI10 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.6..6> EXTI10
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI11  ----------------------------
// SVD Line: 21032

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI11
//    <name> EXTI11 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4001011C) EXTI11 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.7..7> EXTI11
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI12  ----------------------------
// SVD Line: 21038

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI12
//    <name> EXTI12 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x4001011C) EXTI12 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.8..8> EXTI12
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI13  ----------------------------
// SVD Line: 21044

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI13
//    <name> EXTI13 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4001011C) EXTI13 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.9..9> EXTI13
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI14  ----------------------------
// SVD Line: 21050

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI14
//    <name> EXTI14 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x4001011C) EXTI14 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.10..10> EXTI14
//    </check>
//  </item>
//  


// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE7_EXTI15  ----------------------------
// SVD Line: 21056

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI15
//    <name> EXTI15 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x4001011C) EXTI15 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE7 ) </loc>
//      <o.11..11> EXTI15
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE7  -----------------------------
// SVD Line: 20980

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE7
//    <name> ITLINE7 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001011C) interrupt line 7 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE7 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI4 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI5 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI6 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI7 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI8 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI9 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI10 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI11 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI12 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI13 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI14 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE7_EXTI15 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE9  --------------------------
// SVD Line: 21064

unsigned int SYSCFG_ITLINE_ITLINE9 __AT (0x40010124);



// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE9_DMA1_CH1  ---------------------------
// SVD Line: 21074

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE9_DMA1_CH1
//    <name> DMA1_CH1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010124) DMA1_CH1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE9 ) </loc>
//      <o.0..0> DMA1_CH1
//    </check>
//  </item>
//  


// --------------------------  Register RTree: SYSCFG_ITLINE_ITLINE9  -----------------------------
// SVD Line: 21064

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE9
//    <name> ITLINE9 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010124) interrupt line 9 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE9 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE9_DMA1_CH1 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE10  -------------------------
// SVD Line: 21082

unsigned int SYSCFG_ITLINE_ITLINE10 __AT (0x40010128);



// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE10_DMA1_CH2  --------------------------
// SVD Line: 21092

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE10_DMA1_CH2
//    <name> DMA1_CH2 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010128) DMA1_CH1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE10 ) </loc>
//      <o.0..0> DMA1_CH2
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE10_DMA1_CH3  --------------------------
// SVD Line: 21098

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE10_DMA1_CH3
//    <name> DMA1_CH3 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010128) DMA1_CH3 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE10 ) </loc>
//      <o.1..1> DMA1_CH3
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE10  -----------------------------
// SVD Line: 21082

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE10
//    <name> ITLINE10 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010128) interrupt line 10 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE10 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE10_DMA1_CH2 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE10_DMA1_CH3 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE11  -------------------------
// SVD Line: 21106

unsigned int SYSCFG_ITLINE_ITLINE11 __AT (0x4001012C);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE11_DMAMUX  ---------------------------
// SVD Line: 21116

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE11_DMAMUX
//    <name> DMAMUX </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001012C) DMAMUX </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE11 ) </loc>
//      <o.0..0> DMAMUX
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE11_DMA1_CH4  --------------------------
// SVD Line: 21122

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE11_DMA1_CH4
//    <name> DMA1_CH4 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001012C) DMA1_CH4 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE11 ) </loc>
//      <o.1..1> DMA1_CH4
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE11_DMA1_CH5  --------------------------
// SVD Line: 21128

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE11_DMA1_CH5
//    <name> DMA1_CH5 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4001012C) DMA1_CH5 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE11 ) </loc>
//      <o.2..2> DMA1_CH5
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE11  -----------------------------
// SVD Line: 21106

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE11
//    <name> ITLINE11 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001012C) interrupt line 11 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE11 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE11_DMAMUX </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE11_DMA1_CH4 </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE11_DMA1_CH5 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE12  -------------------------
// SVD Line: 21136

unsigned int SYSCFG_ITLINE_ITLINE12 __AT (0x40010130);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE12_ADC  -----------------------------
// SVD Line: 21146

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE12_ADC
//    <name> ADC </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010130) ADC </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE12 ) </loc>
//      <o.0..0> ADC
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE12  -----------------------------
// SVD Line: 21136

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE12
//    <name> ITLINE12 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010130) interrupt line 12 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE12 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE12_ADC </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE13  -------------------------
// SVD Line: 21154

unsigned int SYSCFG_ITLINE_ITLINE13 __AT (0x40010134);



// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE13_TIM1_CCU  --------------------------
// SVD Line: 21164

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_CCU
//    <name> TIM1_CCU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010134) TIM1_CCU </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE13 ) </loc>
//      <o.0..0> TIM1_CCU
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE13_TIM1_TRG  --------------------------
// SVD Line: 21170

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_TRG
//    <name> TIM1_TRG </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010134) TIM1_TRG </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE13 ) </loc>
//      <o.1..1> TIM1_TRG
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE13_TIM1_UPD  --------------------------
// SVD Line: 21176

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_UPD
//    <name> TIM1_UPD </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40010134) TIM1_UPD </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE13 ) </loc>
//      <o.2..2> TIM1_UPD
//    </check>
//  </item>
//  


// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE13_TIM1_BRK  --------------------------
// SVD Line: 21182

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_BRK
//    <name> TIM1_BRK </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40010134) TIM1_BRK </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE13 ) </loc>
//      <o.3..3> TIM1_BRK
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE13  -----------------------------
// SVD Line: 21154

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE13
//    <name> ITLINE13 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010134) interrupt line 13 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE13 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_CCU </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_TRG </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_UPD </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE13_TIM1_BRK </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE14  -------------------------
// SVD Line: 21190

unsigned int SYSCFG_ITLINE_ITLINE14 __AT (0x40010138);



// -----------------------  Field Item: SYSCFG_ITLINE_ITLINE14_TIM1_CC  ---------------------------
// SVD Line: 21200

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE14_TIM1_CC
//    <name> TIM1_CC </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010138) TIM1_CC </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE14 ) </loc>
//      <o.0..0> TIM1_CC
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE14  -----------------------------
// SVD Line: 21190

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE14
//    <name> ITLINE14 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010138) interrupt line 14 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE14 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE14_TIM1_CC </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE15  -------------------------
// SVD Line: 21208

unsigned int SYSCFG_ITLINE_ITLINE15 __AT (0x4001013C);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE15_TIM2  ----------------------------
// SVD Line: 21218

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE15_TIM2
//    <name> TIM2 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001013C) TIM2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE15 ) </loc>
//      <o.0..0> TIM2
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE15  -----------------------------
// SVD Line: 21208

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE15
//    <name> ITLINE15 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001013C) interrupt line 15 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE15 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE15_TIM2 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE16  -------------------------
// SVD Line: 21226

unsigned int SYSCFG_ITLINE_ITLINE16 __AT (0x40010140);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE16_TIM3  ----------------------------
// SVD Line: 21236

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE16_TIM3
//    <name> TIM3 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010140) TIM3 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE16 ) </loc>
//      <o.0..0> TIM3
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE16  -----------------------------
// SVD Line: 21226

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE16
//    <name> ITLINE16 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010140) interrupt line 16 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE16 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE16_TIM3 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE17  -------------------------
// SVD Line: 21244

unsigned int SYSCFG_ITLINE_ITLINE17 __AT (0x40010144);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE17_LPTIM1  ---------------------------
// SVD Line: 21254

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE17_LPTIM1
//    <name> LPTIM1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40010144) LPTIM1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE17 ) </loc>
//      <o.2..2> LPTIM1
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE17  -----------------------------
// SVD Line: 21244

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE17
//    <name> ITLINE17 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010144) interrupt line 17 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE17 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE17_LPTIM1 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE18  -------------------------
// SVD Line: 21262

unsigned int SYSCFG_ITLINE_ITLINE18 __AT (0x40010148);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE18_LPTIM2  ---------------------------
// SVD Line: 21272

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE18_LPTIM2
//    <name> LPTIM2 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010148) LPTIM2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE18 ) </loc>
//      <o.1..1> LPTIM2
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE18  -----------------------------
// SVD Line: 21262

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE18
//    <name> ITLINE18 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010148) interrupt line 18 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE18 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE18_LPTIM2 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE19  -------------------------
// SVD Line: 21280

unsigned int SYSCFG_ITLINE_ITLINE19 __AT (0x4001014C);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE19_TIM14  ----------------------------
// SVD Line: 21290

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE19_TIM14
//    <name> TIM14 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001014C) TIM14 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE19 ) </loc>
//      <o.0..0> TIM14
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE19  -----------------------------
// SVD Line: 21280

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE19
//    <name> ITLINE19 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001014C) interrupt line 19 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE19 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE19_TIM14 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE21  -------------------------
// SVD Line: 21298

unsigned int SYSCFG_ITLINE_ITLINE21 __AT (0x40010154);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE21_TIM16  ----------------------------
// SVD Line: 21308

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE21_TIM16
//    <name> TIM16 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010154) TIM16 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE21 ) </loc>
//      <o.0..0> TIM16
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE21  -----------------------------
// SVD Line: 21298

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE21
//    <name> ITLINE21 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010154) interrupt line 21 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE21 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE21_TIM16 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE22  -------------------------
// SVD Line: 21316

unsigned int SYSCFG_ITLINE_ITLINE22 __AT (0x40010158);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE22_TIM17  ----------------------------
// SVD Line: 21326

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE22_TIM17
//    <name> TIM17 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010158) TIM17 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE22 ) </loc>
//      <o.0..0> TIM17
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE22  -----------------------------
// SVD Line: 21316

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE22
//    <name> ITLINE22 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010158) interrupt line 22 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE22 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE22_TIM17 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE23  -------------------------
// SVD Line: 21334

unsigned int SYSCFG_ITLINE_ITLINE23 __AT (0x4001015C);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE23_I2C1  ----------------------------
// SVD Line: 21344

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE23_I2C1
//    <name> I2C1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001015C) I2C1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE23 ) </loc>
//      <o.0..0> I2C1
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE23  -----------------------------
// SVD Line: 21334

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE23
//    <name> ITLINE23 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001015C) interrupt line 23 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE23 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE23_I2C1 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE24  -------------------------
// SVD Line: 21352

unsigned int SYSCFG_ITLINE_ITLINE24 __AT (0x40010160);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE24_I2C2  ----------------------------
// SVD Line: 21362

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE24_I2C2
//    <name> I2C2 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010160) I2C2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE24 ) </loc>
//      <o.0..0> I2C2
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE24  -----------------------------
// SVD Line: 21352

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE24
//    <name> ITLINE24 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010160) interrupt line 24 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE24 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE24_I2C2 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE25  -------------------------
// SVD Line: 21370

unsigned int SYSCFG_ITLINE_ITLINE25 __AT (0x40010164);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE25_SPI1  ----------------------------
// SVD Line: 21380

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE25_SPI1
//    <name> SPI1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010164) SPI1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE25 ) </loc>
//      <o.0..0> SPI1
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE25  -----------------------------
// SVD Line: 21370

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE25
//    <name> ITLINE25 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010164) interrupt line 25 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE25 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE25_SPI1 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE26  -------------------------
// SVD Line: 21388

unsigned int SYSCFG_ITLINE_ITLINE26 __AT (0x40010168);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE26_SPI2  ----------------------------
// SVD Line: 21398

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE26_SPI2
//    <name> SPI2 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010168) SPI2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE26 ) </loc>
//      <o.0..0> SPI2
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE26  -----------------------------
// SVD Line: 21388

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE26
//    <name> ITLINE26 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010168) interrupt line 26 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE26 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE26_SPI2 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE27  -------------------------
// SVD Line: 21406

unsigned int SYSCFG_ITLINE_ITLINE27 __AT (0x4001016C);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE27_USART1  ---------------------------
// SVD Line: 21416

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE27_USART1
//    <name> USART1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001016C) USART1 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE27 ) </loc>
//      <o.0..0> USART1
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE27  -----------------------------
// SVD Line: 21406

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE27
//    <name> ITLINE27 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001016C) interrupt line 27 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE27 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE27_USART1 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE28  -------------------------
// SVD Line: 21424

unsigned int SYSCFG_ITLINE_ITLINE28 __AT (0x40010170);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE28_USART2  ---------------------------
// SVD Line: 21434

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE28_USART2
//    <name> USART2 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010170) USART2 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE28 ) </loc>
//      <o.0..0> USART2
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE28  -----------------------------
// SVD Line: 21424

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE28
//    <name> ITLINE28 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010170) interrupt line 28 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE28 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE28_USART2 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE29  -------------------------
// SVD Line: 21442

unsigned int SYSCFG_ITLINE_ITLINE29 __AT (0x40010174);



// ------------------------  Field Item: SYSCFG_ITLINE_ITLINE29_USART5  ---------------------------
// SVD Line: 21452

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE29_USART5
//    <name> USART5 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40010174) USART5 </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE29 ) </loc>
//      <o.2..2> USART5
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE29  -----------------------------
// SVD Line: 21442

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE29
//    <name> ITLINE29 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010174) interrupt line 29 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE29 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE29_USART5 </item>
//  </rtree>
//  


// ----------------------  Register Item Address: SYSCFG_ITLINE_ITLINE31  -------------------------
// SVD Line: 21460

unsigned int SYSCFG_ITLINE_ITLINE31 __AT (0x4001017C);



// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE31_RNG  -----------------------------
// SVD Line: 21470

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE31_RNG
//    <name> RNG </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4001017C) RNG </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE31 ) </loc>
//      <o.0..0> RNG
//    </check>
//  </item>
//  


// -------------------------  Field Item: SYSCFG_ITLINE_ITLINE31_AES  -----------------------------
// SVD Line: 21476

//  <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE31_AES
//    <name> AES </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4001017C) AES </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_ITLINE_ITLINE31 ) </loc>
//      <o.1..1> AES
//    </check>
//  </item>
//  


// -------------------------  Register RTree: SYSCFG_ITLINE_ITLINE31  -----------------------------
// SVD Line: 21460

//  <rtree> SFDITEM_REG__SYSCFG_ITLINE_ITLINE31
//    <name> ITLINE31 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001017C) interrupt line 31 status  register </i>
//    <loc> ( (unsigned int)((SYSCFG_ITLINE_ITLINE31 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE31_RNG </item>
//    <item> SFDITEM_FIELD__SYSCFG_ITLINE_ITLINE31_AES </item>
//  </rtree>
//  


// -----------------------------  Peripheral View: SYSCFG_ITLINE  ---------------------------------
// SVD Line: 20817

//  <view> SYSCFG_ITLINE
//    <name> SYSCFG_ITLINE </name>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE0 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE1 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE2 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE3 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE4 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE5 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE6 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE7 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE9 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE10 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE11 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE12 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE13 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE14 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE15 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE16 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE17 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE18 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE19 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE21 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE22 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE23 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE24 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE25 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE26 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE27 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE28 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE29 </item>
//    <item> SFDITEM_REG__SYSCFG_ITLINE_ITLINE31 </item>
//  </view>
//  


// -----------------------------   IRQ Num definition: STM32G041  ---------------------------------
// SVD Line: 21



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// ------------------------  ARM Cortex-M0 Specific Interrupt Numbers  ----------------------------

//  <qitem> Reset_IRQ
//    <name> Reset </name>
//    <i> Reset Vector, invoked on Power up and warm reset </i>
//    <loc> 1 </loc>
//  </qitem>
//  
//  <qitem> NonMaskableInt_IRQ
//    <name> NonMaskableInt </name>
//    <i> Non maskable Interrupt, cannot be stopped or preempted </i>
//    <loc> 2 </loc>
//  </qitem>
//  
//  <qitem> HardFault_IRQ
//    <name> HardFault </name>
//    <i> Hard Fault, all classes of Fault </i>
//    <loc> 3 </loc>
//  </qitem>
//  
//  <qitem> SVCall_IRQ
//    <name> SVCall </name>
//    <i> System Service Call via SVC instruction </i>
//    <loc> 11 </loc>
//  </qitem>
//  
//  <qitem> PendSV_IRQ
//    <name> PendSV </name>
//    <i> Pendable request for system service </i>
//    <loc> 14 </loc>
//  </qitem>
//  
//  <qitem> SysTick_IRQ
//    <name> SysTick </name>
//    <i> System Tick Timer </i>
//    <loc> 15 </loc>
//  </qitem>
//  


// --------------------------  STM32G041 Specific Interrupt Numbers  ------------------------------

//  <qitem> WWDG_IRQ
//    <name> WWDG </name>
//    <i> Window watchdog interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> PVD_IRQ
//    <name> PVD </name>
//    <i> Power voltage detector interrupt </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> RTC_TAMP_IRQ
//    <name> RTC_TAMP </name>
//    <i> RTC and TAMP interrupts </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> Flash global interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_1_IRQ
//    <name> EXTI0_1 </name>
//    <i> EXTI line 0 & 1 interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_3_IRQ
//    <name> EXTI2_3 </name>
//    <i> EXTI line 2 & 3 interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_15_IRQ
//    <name> EXTI4_15 </name>
//    <i> EXTI line 4 to 15 interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> DMA_Channel1_IRQ
//    <name> DMA_Channel1 </name>
//    <i> DMA channel 1 interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> DMA_Channel2_3_IRQ
//    <name> DMA_Channel2_3 </name>
//    <i> DMA channel 2 & 3 interrupts </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> DMA_Channel4_5_6_7_IRQ
//    <name> DMA_Channel4_5_6_7 </name>
//    <i> DMA channel 4, 5, 6 & 7 and  DMAMUX </i>
//    <loc> 27 </loc>
//  </qitem>
//  
//  <qitem> ADC_COMP_IRQ
//    <name> ADC_COMP </name>
//    <i> ADC and COMP interrupts </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_UP_TRG_COM_IRQ
//    <name> TIM1_BRK_UP_TRG_COM </name>
//    <i> TIM1 break, update, trigger </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> TIM1_CC_IRQ
//    <name> TIM1_CC </name>
//    <i> TIM1 Capture Compare interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> TIM2_IRQ
//    <name> TIM2 </name>
//    <i> TIM2 global interrupt </i>
//    <loc> 31 </loc>
//  </qitem>
//  
//  <qitem> TIM3_IRQ
//    <name> TIM3 </name>
//    <i> TIM3 global interrupt </i>
//    <loc> 32 </loc>
//  </qitem>
//  
//  <qitem> TIM14_IRQ
//    <name> TIM14 </name>
//    <i> TIM14 global interrupt </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> TIM16_IRQ
//    <name> TIM16 </name>
//    <i> TIM16 global interrupt </i>
//    <loc> 37 </loc>
//  </qitem>
//  
//  <qitem> TIM17_IRQ
//    <name> TIM17 </name>
//    <i> TIM17 global interrupt </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <qitem> I2C1_IRQ
//    <name> I2C1 </name>
//    <i> I2C1 global interrupt </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> I2C2_IRQ
//    <name> I2C2 </name>
//    <i> I2C2 global interrupt </i>
//    <loc> 40 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> SPI2_IRQ
//    <name> SPI2 </name>
//    <i> SPI2 global interrupt </i>
//    <loc> 42 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global interrupt </i>
//    <loc> 43 </loc>
//  </qitem>
//  
//  <qitem> USART2_IRQ
//    <name> USART2 </name>
//    <i> USART2 global interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <qitem> USART3_USART4_LPUART1_IRQ
//    <name> USART3_USART4_LPUART1 </name>
//    <i> USART3 + USART4 + LPUART1 </i>
//    <loc> 45 </loc>
//  </qitem>
//  
//  <qitem> CEC_IRQ
//    <name> CEC </name>
//    <i> CEC global interrupt </i>
//    <loc> 46 </loc>
//  </qitem>
//  
//  <qitem> AES_RNG_IRQ
//    <name> AES_RNG </name>
//    <i> AES and RNG global interrupts </i>
//    <loc> 47 </loc>
//  </qitem>
//  
//  <irqtable> STM32G041_IRQTable
//    <name> STM32G041 Interrupt Table </name>
//    <nvicPrioBits> 4 </nvicPrioBits>
//    <qitem> Reset_IRQ </qitem>
//    <qitem> NonMaskableInt_IRQ </qitem>
//    <qitem> HardFault_IRQ </qitem>
//    <qitem> SVCall_IRQ </qitem>
//    <qitem> PendSV_IRQ </qitem>
//    <qitem> SysTick_IRQ </qitem>
//    <qitem> WWDG_IRQ </qitem>
//    <qitem> PVD_IRQ </qitem>
//    <qitem> RTC_TAMP_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_1_IRQ </qitem>
//    <qitem> EXTI2_3_IRQ </qitem>
//    <qitem> EXTI4_15_IRQ </qitem>
//    <qitem> DMA_Channel1_IRQ </qitem>
//    <qitem> DMA_Channel2_3_IRQ </qitem>
//    <qitem> DMA_Channel4_5_6_7_IRQ </qitem>
//    <qitem> ADC_COMP_IRQ </qitem>
//    <qitem> TIM1_BRK_UP_TRG_COM_IRQ </qitem>
//    <qitem> TIM1_CC_IRQ </qitem>
//    <qitem> TIM2_IRQ </qitem>
//    <qitem> TIM3_IRQ </qitem>
//    <qitem> TIM14_IRQ </qitem>
//    <qitem> TIM16_IRQ </qitem>
//    <qitem> TIM17_IRQ </qitem>
//    <qitem> I2C1_IRQ </qitem>
//    <qitem> I2C2_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> SPI2_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//    <qitem> USART2_IRQ </qitem>
//    <qitem> USART3_USART4_LPUART1_IRQ </qitem>
//    <qitem> CEC_IRQ </qitem>
//    <qitem> AES_RNG_IRQ </qitem>
//  </irqtable>


// ------------------------------------   Menu: STM32G041  ----------------------------------------
// SVD Line: 21



// ------------------------------  Peripheral Menu: 'STM32G041'  ----------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> AES
//    <m> AES </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DBG
//    <m> DBG </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA </m>
//  </b>
//  
//  <b> DMAMUX
//    <m> DMAMUX </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FPU
//    <m> FPU </m>
//    <m> FPU_CPACR </m>
//  </b>
//  
//  <b> Flash
//    <m> FLASH </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//    <m> GPIOD </m>
//    <m> GPIOF </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C1 </m>
//    <m> I2C2 </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LPTIM
//    <m> LPTIM1 </m>
//    <m> LPTIM2 </m>
//  </b>
//  
//  <b> MPU
//    <m> MPU </m>
//  </b>
//  
//  <b> NVIC
//    <m> NVIC </m>
//    <m> NVIC_STIR </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RNG
//    <m> RNG </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SCB
//    <m> SCB </m>
//    <m> SCB_ACTRL </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//    <m> SPI2 </m>
//  </b>
//  
//  <b> STK
//    <m> STK </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//    <m> SYSCFG_ITLINE </m>
//  </b>
//  
//  <b> TAMP
//    <m> TAMP </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM2 </m>
//    <m> TIM3 </m>
//    <m> TIM14 </m>
//    <m> TIM16 </m>
//    <m> TIM17 </m>
//  </b>
//  
//  <b> USART
//    <m> LPUART </m>
//    <m> USART1 </m>
//    <m> USART2 </m>
//  </b>
//  
//  <b> VREFBUF
//    <m> VREFBUF </m>
//  </b>
//  
//  <b> WWDG
//    <m> WWDG </m>
//  </b>
//  
