# Seccion_D12_Equipo_1

Fase 1:
Código en Verilog -> Félix Eduardo Estrada Huerta
Documentación -> Carlos Arturo Gonzalez Ramirez
Proyect Manager -> Juan José Ortega Morales
