Fitter report for FFT_new
Sun Jun 10 21:12:59 2012
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 10 21:12:59 2012    ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name                      ; FFT_new                                  ;
; Top-level Entity Name              ; FFT_IFFT                                 ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C25F324C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,765 / 24,624 ( 7 % )                   ;
;     Total combinational functions  ; 1,440 / 24,624 ( 6 % )                   ;
;     Dedicated logic registers      ; 1,199 / 24,624 ( 5 % )                   ;
; Total registers                    ; 1199                                     ;
; Total pins                         ; 86 / 216 ( 40 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 576 / 608,256 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 16 / 132 ( 12 % )                        ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25F324C8                          ;                                       ;
; Use TimeQuest Timing Analyzer                                              ; Off                                   ; On                                    ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                          ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Use Best Effort Settings for Compilation                                   ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.53        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  35.7%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; oen       ; Missing drive strength and slew rate ;
; oaddr[0]  ; Missing drive strength and slew rate ;
; oaddr[1]  ; Missing drive strength and slew rate ;
; oaddr[2]  ; Missing drive strength and slew rate ;
; oaddr[3]  ; Missing drive strength and slew rate ;
; oaddr[4]  ; Missing drive strength and slew rate ;
; oReal[0]  ; Missing drive strength and slew rate ;
; oReal[1]  ; Missing drive strength and slew rate ;
; oReal[2]  ; Missing drive strength and slew rate ;
; oReal[3]  ; Missing drive strength and slew rate ;
; oReal[4]  ; Missing drive strength and slew rate ;
; oReal[5]  ; Missing drive strength and slew rate ;
; oReal[6]  ; Missing drive strength and slew rate ;
; oReal[7]  ; Missing drive strength and slew rate ;
; oReal[8]  ; Missing drive strength and slew rate ;
; oReal[9]  ; Missing drive strength and slew rate ;
; oReal[10] ; Missing drive strength and slew rate ;
; oReal[11] ; Missing drive strength and slew rate ;
; oReal[12] ; Missing drive strength and slew rate ;
; oReal[13] ; Missing drive strength and slew rate ;
; oReal[14] ; Missing drive strength and slew rate ;
; oReal[15] ; Missing drive strength and slew rate ;
; oReal[16] ; Missing drive strength and slew rate ;
; oReal[17] ; Missing drive strength and slew rate ;
; oImag[0]  ; Missing drive strength and slew rate ;
; oImag[1]  ; Missing drive strength and slew rate ;
; oImag[2]  ; Missing drive strength and slew rate ;
; oImag[3]  ; Missing drive strength and slew rate ;
; oImag[4]  ; Missing drive strength and slew rate ;
; oImag[5]  ; Missing drive strength and slew rate ;
; oImag[6]  ; Missing drive strength and slew rate ;
; oImag[7]  ; Missing drive strength and slew rate ;
; oImag[8]  ; Missing drive strength and slew rate ;
; oImag[9]  ; Missing drive strength and slew rate ;
; oImag[10] ; Missing drive strength and slew rate ;
; oImag[11] ; Missing drive strength and slew rate ;
; oImag[12] ; Missing drive strength and slew rate ;
; oImag[13] ; Missing drive strength and slew rate ;
; oImag[14] ; Missing drive strength and slew rate ;
; oImag[15] ; Missing drive strength and slew rate ;
; oImag[16] ; Missing drive strength and slew rate ;
; oImag[17] ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                              ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a16 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a17 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a18 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a19 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a20 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a21 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a22 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a23 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a24 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a25 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a26 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a27 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a28 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a29 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a30 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a31 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a32 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[33] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a33 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[34] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a34 ; PORTBDATAOUT     ;                       ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|rdata[35] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a35 ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Netlist                 ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
;                         ;                     ;
; Placement               ;                     ;
;     -- Requested        ; 0 / 2911 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2911 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 2911    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA designs/FFT_new/FFT_new.pin.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                          ;
+---------------------------------------------+------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                    ;
+---------------------------------------------+------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,765 / 24,624 ( 7 % )                                                                   ;
;     -- Combinational with no register       ; 566                                                                                      ;
;     -- Register only                        ; 325                                                                                      ;
;     -- Combinational with a register        ; 874                                                                                      ;
;                                             ;                                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                                          ;
;     -- 4 input functions                    ; 484                                                                                      ;
;     -- 3 input functions                    ; 732                                                                                      ;
;     -- <=2 input functions                  ; 224                                                                                      ;
;     -- Register only                        ; 325                                                                                      ;
;                                             ;                                                                                          ;
; Logic elements by mode                      ;                                                                                          ;
;     -- normal mode                          ; 764                                                                                      ;
;     -- arithmetic mode                      ; 676                                                                                      ;
;                                             ;                                                                                          ;
; Total registers*                            ; 1,199 / 25,629 ( 5 % )                                                                   ;
;     -- Dedicated logic registers            ; 1,199 / 24,624 ( 5 % )                                                                   ;
;     -- I/O registers                        ; 0 / 1,005 ( 0 % )                                                                        ;
;                                             ;                                                                                          ;
; Total LABs:  partially or completely used   ; 137 / 1,539 ( 9 % )                                                                      ;
; User inserted logic elements                ; 0                                                                                        ;
; Virtual pins                                ; 0                                                                                        ;
; I/O pins                                    ; 86 / 216 ( 40 % )                                                                        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                            ;
; Global signals                              ; 1                                                                                        ;
; M9Ks                                        ; 1 / 66 ( 2 % )                                                                           ;
; Total block memory bits                     ; 576 / 608,256 ( < 1 % )                                                                  ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % )                                                                  ;
; Embedded Multiplier 9-bit elements          ; 16 / 132 ( 12 % )                                                                        ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                            ;
; Global clocks                               ; 1 / 20 ( 5 % )                                                                           ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                            ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%                                                                             ;
; Peak interconnect usage (total/H/V)         ; 14% / 11% / 17%                                                                          ;
; Maximum fan-out node                        ; iclk~inputclkctrl                                                                        ;
; Maximum fan-out                             ; 1208                                                                                     ;
; Highest non-global fan-out signal           ; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|raddr_in~0 ;
; Highest non-global fan-out                  ; 109                                                                                      ;
; Total fan-out                               ; 8449                                                                                     ;
; Average fan-out                             ; 2.67                                                                                     ;
+---------------------------------------------+------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; iImag[0]  ; A7    ; 8        ; 20           ; 34           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[10] ; C7    ; 8        ; 18           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[11] ; P10   ; 4        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[12] ; B6    ; 8        ; 18           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[13] ; A8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[14] ; U6    ; 3        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[15] ; B8    ; 8        ; 20           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[16] ; G14   ; 6        ; 53           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[17] ; U7    ; 3        ; 20           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[1]  ; A6    ; 8        ; 18           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[2]  ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[3]  ; D2    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[4]  ; E8    ; 8        ; 14           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[5]  ; B12   ; 7        ; 29           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[6]  ; V6    ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[7]  ; B5    ; 8        ; 16           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[8]  ; U11   ; 4        ; 29           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iImag[9]  ; C18   ; 6        ; 53           ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[0]  ; V7    ; 3        ; 23           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[10] ; U12   ; 4        ; 29           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[11] ; V12   ; 4        ; 29           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[12] ; C9    ; 8        ; 23           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[13] ; C10   ; 7        ; 27           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[14] ; A13   ; 7        ; 31           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[15] ; E10   ; 8        ; 23           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[16] ; F3    ; 1        ; 0            ; 26           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[17] ; V14   ; 4        ; 36           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[1]  ; A11   ; 7        ; 29           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[2]  ; C3    ; 1        ; 0            ; 28           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[3]  ; E1    ; 1        ; 0            ; 25           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[4]  ; D10   ; 7        ; 27           ; 34           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[5]  ; V11   ; 4        ; 29           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[6]  ; U8    ; 3        ; 23           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[7]  ; E9    ; 8        ; 23           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[8]  ; D3    ; 1        ; 0            ; 28           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iReal[9]  ; A12   ; 7        ; 31           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iaddr[0]  ; V8    ; 3        ; 25           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iaddr[1]  ; U15   ; 4        ; 36           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iaddr[2]  ; P11   ; 4        ; 36           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iaddr[3]  ; E11   ; 7        ; 29           ; 34           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iaddr[4]  ; D9    ; 8        ; 23           ; 34           ; 14           ; 39                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; iclk      ; F1    ; 1        ; 0            ; 16           ; 7            ; 1208                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ien       ; V10   ; 4        ; 27           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst_n     ; U10   ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; oImag[0]  ; V3    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[10] ; C5    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[11] ; A5    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[12] ; P9    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[13] ; R8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[14] ; A4    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[15] ; D7    ; 8        ; 16           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[16] ; U4    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[17] ; N16   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[1]  ; V5    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[2]  ; V4    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[3]  ; B3    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[4]  ; F9    ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[5]  ; P2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[6]  ; P8    ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[7]  ; P17   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[8]  ; T8    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oImag[9]  ; U5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[0]  ; E6    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[10] ; R3    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[11] ; T6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[12] ; P7    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[13] ; E7    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[14] ; U2    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[15] ; R17   ; 5        ; 53           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[16] ; M1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[17] ; R18   ; 5        ; 53           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[1]  ; T3    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[2]  ; T1    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[3]  ; N8    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[4]  ; F8    ; 8        ; 9            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[5]  ; B4    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[6]  ; A3    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[7]  ; R4    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[8]  ; N9    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oReal[9]  ; U3    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oaddr[0]  ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oaddr[1]  ; R5    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oaddr[2]  ; U13   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oaddr[3]  ; V13   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oaddr[4]  ; U14   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; oen       ; B11   ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C3       ; nRESET                                   ; Use as regular IO        ; iReal[2]                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; G5       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H3       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K6       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; K14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J14      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; E18      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; G14      ; PADD23                                   ; Use as regular IO        ; iImag[16]               ; Dual Purpose Pin          ;
; C18      ; DIFFIO_R2n, PADD22                       ; Use as regular IO        ; iImag[9]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; iReal[14]               ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T14n, PADD9                       ; Use as regular IO        ; iReal[9]                ; Dual Purpose Pin          ;
; B12      ; DIFFIO_T14p, PADD10                      ; Use as regular IO        ; iImag[5]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T13n, PADD11                      ; Use as regular IO        ; iReal[1]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; oen                     ; Dual Purpose Pin          ;
; C10      ; DIFFIO_T12n, PADD13                      ; Use as regular IO        ; iReal[13]               ; Dual Purpose Pin          ;
; D10      ; DIFFIO_T12p, PADD14                      ; Use as regular IO        ; iReal[4]                ; Dual Purpose Pin          ;
; E10      ; PADD15                                   ; Use as regular IO        ; iReal[15]               ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T11n, PADD16                      ; Use as regular IO        ; iReal[12]               ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; iaddr[4]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; iImag[13]               ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; iImag[15]               ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; iImag[0]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; iImag[2]                ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T8n, PADD19                       ; Use as regular IO        ; iImag[1]                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T8p, DATA15                       ; Use as regular IO        ; iImag[12]               ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; oImag[11]               ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; iImag[7]                ; Dual Purpose Pin          ;
; C5       ; DATA5                                    ; Use as regular IO        ; oImag[10]               ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; iImag[4]                ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; oImag[14]               ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; oReal[5]                ; Dual Purpose Pin          ;
; E7       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; oReal[13]               ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; oReal[6]                ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; oImag[3]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 20 ( 50 % ) ; 2.5V          ; --           ;
; 2        ; 7 / 25 ( 28 % )  ; 2.5V          ; --           ;
; 3        ; 21 / 31 ( 68 % ) ; 2.5V          ; --           ;
; 4        ; 13 / 32 ( 41 % ) ; 2.5V          ; --           ;
; 5        ; 5 / 23 ( 22 % )  ; 2.5V          ; --           ;
; 6        ; 3 / 20 ( 15 % )  ; 2.5V          ; --           ;
; 7        ; 8 / 33 ( 24 % )  ; 2.5V          ; --           ;
; 8        ; 24 / 32 ( 75 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 236        ; 8        ; oReal[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 232        ; 8        ; oImag[14]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 225        ; 8        ; oImag[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 222        ; 8        ; iImag[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; iImag[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 218        ; 8        ; iImag[13]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 204        ; 7        ; iReal[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 202        ; 7        ; iReal[9]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 200        ; 7        ; iReal[14]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 237        ; 8        ; oImag[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 233        ; 8        ; oReal[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 226        ; 8        ; iImag[7]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 223        ; 8        ; iImag[12]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; iImag[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 219        ; 8        ; iImag[15]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 205        ; 7        ; oen                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 203        ; 7        ; iImag[5]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B18      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 4          ; 1        ; iReal[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 227        ; 8        ; oImag[10]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 224        ; 8        ; iImag[10]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 214        ; 8        ; iReal[12]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 207        ; 7        ; iReal[13]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C18      ; 171        ; 6        ; iImag[9]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 6          ; 1        ; iImag[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 5          ; 1        ; iReal[8]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D7       ; 228        ; 8        ; oImag[15]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 215        ; 8        ; iaddr[4]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 208        ; 7        ; iReal[4]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D16      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 10         ; 1        ; iReal[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 238        ; 8        ; oReal[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 234        ; 8        ; oReal[13]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 231        ; 8        ; iImag[4]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 216        ; 8        ; iReal[7]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 213        ; 8        ; iReal[15]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 206        ; 7        ; iaddr[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 26         ; 1        ; iclk                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; iReal[16]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 235        ; 8        ; oReal[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 230        ; 8        ; oImag[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F18      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 170        ; 6        ; iImag[16]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H4       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H14      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H15      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; oaddr[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L18      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 39         ; 2        ; oReal[16]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M14      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ; 64         ; 3        ; oReal[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 70         ; 3        ; oReal[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N14      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 134        ; 5        ; oImag[17]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N18      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 2        ; oImag[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ; 66         ; 3        ; oReal[12]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P8       ; 78         ; 3        ; oImag[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 79         ; 3        ; oImag[12]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 98         ; 4        ; iImag[11]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ; 99         ; 4        ; iaddr[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 133        ; 5        ; oImag[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 48         ; 2        ; oReal[10]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 51         ; 2        ; oReal[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 50         ; 2        ; oaddr[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ; 76         ; 3        ; oImag[13]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 131        ; 5        ; oReal[15]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 130        ; 5        ; oReal[17]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 46         ; 2        ; oReal[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 47         ; 2        ; oReal[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 67         ; 3        ; oReal[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ; 77         ; 3        ; oImag[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T17      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 60         ; 3        ; oReal[14]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U3       ; 68         ; 3        ; oReal[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U4       ; 71         ; 3        ; oImag[16]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U5       ; 73         ; 3        ; oImag[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U6       ; 80         ; 3        ; iImag[14]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 82         ; 3        ; iImag[17]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ; 84         ; 3        ; iReal[6]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 88         ; 4        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 90         ; 4        ; iImag[8]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 92         ; 4        ; iReal[10]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 96         ; 4        ; oaddr[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 100        ; 4        ; oaddr[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 102        ; 4        ; iaddr[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 69         ; 3        ; oImag[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V4       ; 72         ; 3        ; oImag[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V5       ; 74         ; 3        ; oImag[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 81         ; 3        ; iImag[6]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 83         ; 3        ; iReal[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 85         ; 3        ; iaddr[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 89         ; 4        ; ien                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 91         ; 4        ; iReal[5]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 93         ; 4        ; iReal[11]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 97         ; 4        ; oaddr[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 101        ; 4        ; iReal[17]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                           ; Library Name ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |FFT_IFFT                                                                               ; 1765 (0)    ; 1199 (0)                  ; 0 (0)         ; 576         ; 1    ; 16           ; 0       ; 8         ; 86   ; 0            ; 566 (0)      ; 325 (0)           ; 874 (0)          ; |FFT_IFFT                                                                                                                                                                                                                                                                     ; work         ;
;    |ifft:fft_ins|                                                                       ; 1765 (29)   ; 1199 (42)                 ; 0 (0)         ; 576         ; 1    ; 16           ; 0       ; 8         ; 0    ; 0            ; 566 (0)      ; 325 (29)          ; 874 (0)          ; |FFT_IFFT|ifft:fft_ins                                                                                                                                                                                                                                                        ;              ;
;       |conjugate_Op:conjugate_inst1|                                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |FFT_IFFT|ifft:fft_ins|conjugate_Op:conjugate_inst1                                                                                                                                                                                                                           ; work         ;
;       |conjugate_Op:conjugate_inst|                                                     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|conjugate_Op:conjugate_inst                                                                                                                                                                                                                            ;              ;
;       |fft:fft_ins|                                                                     ; 1701 (0)    ; 1157 (0)                  ; 0 (0)         ; 576         ; 1    ; 16           ; 0       ; 8         ; 0    ; 0            ; 543 (0)      ; 296 (0)           ; 862 (0)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins                                                                                                                                                                                                                                            ;              ;
;          |fft_stage1:stg1_inst|                                                         ; 113 (77)    ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (2)       ; 0 (0)             ; 93 (75)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stage1:stg1_inst                                                                                                                                                                                                                       ; work         ;
;             |BF_op:bf0|                                                                 ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 18 (18)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stage1:stg1_inst|BF_op:bf0                                                                                                                                                                                                             ; work         ;
;          |fft_stageX:stagX[3].fft_stageX_inst|                                          ; 654 (0)     ; 495 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 130 (0)      ; 143 (0)           ; 381 (0)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst                                                                                                                                                                                                        ; work         ;
;             |BF_stgX:BF_inst0|                                                          ; 332 (233)   ; 259 (259)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (6)       ; 100 (100)         ; 188 (118)        ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0                                                                                                                                                                                       ; work         ;
;                |BF_op:bf0|                                                              ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 70 (70)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0                                                                                                                                                                             ; work         ;
;             |fft_stage1:BF_inst1|                                                       ; 133 (97)    ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (2)       ; 15 (15)           ; 102 (80)         ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|fft_stage1:BF_inst1                                                                                                                                                                                    ; work         ;
;                |BF_op:bf0|                                                              ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 22 (22)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|fft_stage1:BF_inst1|BF_op:bf0                                                                                                                                                                          ; work         ;
;             |ftrans_I:ftrans_I_inst|                                                    ; 40 (40)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 38 (38)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_I:ftrans_I_inst                                                                                                                                                                                 ; work         ;
;             |ftrans_II:ftrans_II_inst|                                                  ; 151 (46)    ; 82 (46)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 69 (0)       ; 27 (27)           ; 55 (19)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst                                                                                                                                                                               ; work         ;
;                |cmpl_mul_2clk:cmpl_mul_2c_inst|                                         ; 101 (0)     ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 36 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst                                                                                                                                                ; work         ;
;                   |cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component| ; 101 (0)     ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 36 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component                                                                            ; work         ;
;                      |altmult_add:mult_add1|                                            ; 67 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 18 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1                                                      ; work         ;
;                         |mult_add_a412:auto_generated|                                  ; 67 (67)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 18 (18)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated                         ; work         ;
;                            |ded_mult_cg41:ded_mult1|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1 ;              ;
;                            |ded_mult_cg41:ded_mult2|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult2 ; work         ;
;                      |altmult_add:mult_add2|                                            ; 34 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 18 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2                                                      ; work         ;
;                         |mult_add_9312:auto_generated|                                  ; 34 (34)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 18 (18)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated                         ; work         ;
;                            |ded_mult_cg41:ded_mult1|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult1 ; work         ;
;                            |ded_mult_cg41:ded_mult2|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult2 ; work         ;
;                |ftwiddle3:ftwiddle3_inst|                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|ftwiddle3:ftwiddle3_inst                                                                                                                                                      ; work         ;
;          |fft_stageX:stagX[5].fft_stageX_inst|                                          ; 980 (0)     ; 587 (0)                   ; 0 (0)         ; 576         ; 1    ; 8            ; 0       ; 4         ; 0    ; 0            ; 393 (0)      ; 153 (0)           ; 434 (0)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst                                                                                                                                                                                                        ;              ;
;             |BF_stgX:BF_inst0|                                                          ; 165 (57)    ; 47 (47)                   ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (10)     ; 0 (0)             ; 47 (47)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0                                                                                                                                                                                       ; work         ;
;                |BF_op:bf0|                                                              ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0                                                                                                                                                                             ; work         ;
;                |altsyncram:r_rtl_0|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0                                                                                                                                                                    ;              ;
;                   |altsyncram_frg1:auto_generated|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated                                                                                                                                     ;              ;
;             |BF_stgX:BF_inst1|                                                          ; 478 (394)   ; 406 (406)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (14)      ; 128 (128)         ; 281 (228)        ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1                                                                                                                                                                                       ; work         ;
;                |BF_op:bf0|                                                              ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 53 (53)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|BF_op:bf0                                                                                                                                                                             ; work         ;
;             |ftrans_I:ftrans_I_inst|                                                    ; 42 (42)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 39 (39)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_I:ftrans_I_inst                                                                                                                                                                                 ; work         ;
;             |ftrans_II:ftrans_II_inst|                                                  ; 298 (61)    ; 93 (57)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 205 (4)      ; 23 (23)           ; 70 (34)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst                                                                                                                                                                               ; work         ;
;                |cmpl_mul_2clk:cmpl_mul_2c_inst|                                         ; 101 (0)     ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 36 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst                                                                                                                                                ; work         ;
;                   |cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component| ; 101 (0)     ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 36 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component                                                                            ; work         ;
;                      |altmult_add:mult_add1|                                            ; 67 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 18 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1                                                      ; work         ;
;                         |mult_add_a412:auto_generated|                                  ; 67 (67)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 18 (18)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated                         ;              ;
;                            |ded_mult_cg41:ded_mult1|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1 ; work         ;
;                            |ded_mult_cg41:ded_mult2|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult2 ; work         ;
;                      |altmult_add:mult_add2|                                            ; 34 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 18 (0)           ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2                                                      ; work         ;
;                         |mult_add_9312:auto_generated|                                  ; 34 (34)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 18 (18)          ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated                         ; work         ;
;                            |ded_mult_cg41:ded_mult1|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult1 ; work         ;
;                            |ded_mult_cg41:ded_mult2|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult2 ; work         ;
;                |ftwiddle5:ftwiddle5_inst|                                               ; 136 (136)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; |FFT_IFFT|ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|ftwiddle5:ftwiddle5_inst                                                                                                                                                      ; work         ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; rst_n     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; oen       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oaddr[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oaddr[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oaddr[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oaddr[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oaddr[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oReal[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oImag[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; iclk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ien       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; iaddr[4]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[0]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[0]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[1]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iImag[1]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[2]  ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; iImag[2]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iReal[3]  ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; iImag[3]  ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; iReal[4]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iImag[4]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[5]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[5]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iReal[6]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[6]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iReal[7]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[7]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[8]  ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; iImag[8]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[9]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[9]  ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; iReal[10] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[10] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[11] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[11] ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iReal[12] ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iImag[12] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[13] ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iImag[13] ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iReal[14] ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iImag[14] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[15] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[15] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iReal[16] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; iImag[16] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; iReal[17] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iImag[17] ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iaddr[0]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; iaddr[1]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iaddr[2]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; iaddr[3]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; rst_n                                                                                                                                               ;                   ;         ;
; iclk                                                                                                                                                ;                   ;         ;
; ien                                                                                                                                                 ;                   ;         ;
; iaddr[4]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|oen~0                                                          ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always2~0                                                      ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always3~0                                                      ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~0                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~0                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~1                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~1                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~2                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~2                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~3                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~3                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~4                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~4                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~5                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~5                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~6                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~6                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~7                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~7                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~8                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~8                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~9                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~9                                               ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~10                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~10                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~11                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~11                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~12                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~12                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~13                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~13                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~14                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~14                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~15                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~15                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~16                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~16                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~17                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~17                                              ; 0                 ; 6       ;
; iReal[0]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[18]~0                                             ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[18]~0                                             ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~0                                               ; 0                 ; 6       ;
; iImag[0]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[0]~2                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~1                                                                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[0]~2                                              ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add3~0                                               ; 0                 ; 6       ;
; iReal[1]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[19]~4                                             ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[19]~4                                             ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~1                                               ; 1                 ; 6       ;
; iImag[1]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~2                                                                                              ; 0                 ; 6       ;
; iReal[2]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[20]~8                                             ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[20]~8                                             ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~2                                               ; 0                 ; 6       ;
; iImag[2]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~4                                                                                              ; 1                 ; 6       ;
; iReal[3]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[21]~12                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[21]~12                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~3                                               ; 0                 ; 6       ;
; iImag[3]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~6                                                                                              ; 0                 ; 6       ;
; iReal[4]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[22]~16                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[22]~16                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~4                                               ; 1                 ; 6       ;
; iImag[4]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~8                                                                                              ; 0                 ; 6       ;
; iReal[5]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[23]~20                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[23]~20                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~5                                               ; 0                 ; 6       ;
; iImag[5]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~10                                                                                             ; 1                 ; 6       ;
; iReal[6]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[24]~24                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[24]~24                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~6                                               ; 0                 ; 6       ;
; iImag[6]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~12                                                                                             ; 1                 ; 6       ;
; iReal[7]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[25]~28                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[25]~28                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~7                                               ; 0                 ; 6       ;
; iImag[7]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~14                                                                                             ; 0                 ; 6       ;
; iReal[8]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[26]~32                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[26]~32                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~8                                               ; 0                 ; 6       ;
; iImag[8]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~16                                                                                             ; 0                 ; 6       ;
; iReal[9]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[27]~36                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[27]~36                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~9                                               ; 0                 ; 6       ;
; iImag[9]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~18                                                                                             ; 0                 ; 6       ;
; iReal[10]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[28]~40                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[28]~40                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~10                                              ; 0                 ; 6       ;
; iImag[10]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~20                                                                                             ; 0                 ; 6       ;
; iReal[11]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[29]~44                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[29]~44                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~11                                              ; 0                 ; 6       ;
; iImag[11]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~22                                                                                             ; 1                 ; 6       ;
; iReal[12]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[30]~48                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[30]~48                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~12                                              ; 1                 ; 6       ;
; iImag[12]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~24                                                                                             ; 0                 ; 6       ;
; iReal[13]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[31]~52                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[31]~52                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~13                                              ; 1                 ; 6       ;
; iImag[13]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~26                                                                                             ; 1                 ; 6       ;
; iReal[14]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[32]~56                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[32]~56                                            ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~14                                              ; 1                 ; 6       ;
; iImag[14]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~28                                                                                             ; 0                 ; 6       ;
; iReal[15]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[33]~60                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[33]~60                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~15                                              ; 0                 ; 6       ;
; iImag[15]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~30                                                                                             ; 0                 ; 6       ;
; iReal[16]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[34]~64                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[34]~64                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~16                                              ; 0                 ; 6       ;
; iImag[16]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~32                                                                                             ; 0                 ; 6       ;
; iReal[17]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|ob[35]~68                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|oa[35]~68                                            ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|BF_op:bf0|Add2~17                                              ; 0                 ; 6       ;
; iImag[17]                                                                                                                                           ;                   ;         ;
;      - ifft:fft_ins|conjugate_Op:conjugate_inst|Add0~34                                                                                             ; 1                 ; 6       ;
; iaddr[0]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always3~0                                                      ; 1                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|raddr_in[0]~0                                                  ; 1                 ; 6       ;
; iaddr[1]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always3~0                                                      ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|raddr_in~1                                                     ; 0                 ; 6       ;
; iaddr[2]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always3~1                                                      ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|Add0~0                                                         ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|Add0~1                                                         ; 0                 ; 6       ;
; iaddr[3]                                                                                                                                            ;                   ;         ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always3~1                                                      ; 0                 ; 6       ;
;      - ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|Add0~2                                                         ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; iclk                                                                                           ; PIN_F1             ; 1208    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ien                                                                                            ; PIN_V10            ; 4       ; Write enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stage1:stg1_inst|oen~0                                            ; LCCOMB_X16_Y10_N4  ; 6       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|always3~1        ; LCCOMB_X12_Y20_N26 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|oen~0            ; LCCOMB_X12_Y20_N8  ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|r~216            ; LCCOMB_X12_Y20_N30 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|r~217            ; LCCOMB_X12_Y20_N6  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|r~218            ; LCCOMB_X12_Y20_N4  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|fft_stage1:BF_inst1|oaddr~5       ; LCCOMB_X16_Y13_N12 ; 4       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_I:ftrans_I_inst|Equal0~0   ; LCCOMB_X16_Y17_N12 ; 18      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_I:ftrans_I_inst|oaddr[1]   ; FF_X17_Y17_N27     ; 39      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_I:ftrans_I_inst|oen        ; FF_X16_Y13_N5      ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|oaddr[0] ; FF_X16_Y10_N9      ; 40      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|oen      ; FF_X16_Y10_N11     ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always3~1        ; LCCOMB_X17_Y27_N0  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|oen~0            ; LCCOMB_X17_Y27_N26 ; 6       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|always3~0        ; LCCOMB_X20_Y24_N8  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|oen~0            ; LCCOMB_X18_Y23_N4  ; 6       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~468            ; LCCOMB_X20_Y24_N6  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~469            ; LCCOMB_X20_Y24_N4  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~470            ; LCCOMB_X20_Y24_N18 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~471            ; LCCOMB_X20_Y24_N12 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~472            ; LCCOMB_X20_Y24_N26 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~473            ; LCCOMB_X20_Y24_N20 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~474            ; LCCOMB_X20_Y24_N10 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_I:ftrans_I_inst|Equal0~0   ; LCCOMB_X21_Y23_N30 ; 18      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; iclk ; PIN_F1   ; 1208    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|raddr_in~0                               ; 109     ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|raddr_in[0]~1                            ; 108     ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|ROM_addr[4]                      ; 69      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|raddr_in~1                               ; 54      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|raddr_in[0]~0                            ; 54      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|ROM_addr[3]                      ; 51      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|dump                                     ; 44      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|dump                                     ; 44      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_I:ftrans_I_inst|oaddr[3]                           ; 42      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|dump                                     ; 42      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|always3~0                                ; 40      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|oaddr[2]                         ; 40      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|fft_stage1:BF_inst1|dump                                  ; 40      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|oen                              ; 40      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|oaddr[0]                         ; 40      ;
; iaddr[4]~input                                                                                                         ; 39      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_I:ftrans_I_inst|oaddr[1]                           ; 39      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_I:ftrans_I_inst|oen                                ; 39      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|always3~1                                ; 37      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~474                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~473                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~472                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~471                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~470                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~469                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|r~468                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|always2~0                                ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|Add0~0                                   ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst1|always2~0                                ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|r~218                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|r~217                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|r~216                                    ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|always2~0                                ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|fft_stage1:BF_inst1|always2~0                             ; 36      ;
; ifft:fft_ins|fft:fft_ins|fft_stage1:stg1_inst|dump                                                                     ; 34      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|ROM_addr[1]                      ; 34      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|ROM_addr[2]                      ; 33      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|ROM_addr[0]                      ; 32      ;
; ifft:fft_ins|fft:fft_ins|fft_stage1:stg1_inst|always1~0                                                                ; 31      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|ftwiddle3:ftwiddle3_inst|Mux33~0 ; 24      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|oaddr[3]                                 ; 21      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|oaddr[1]                                 ; 21      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|ROM_addr[0]                      ; 20      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|oaddr[4]                                 ; 20      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|BF_stgX:BF_inst0|oaddr[2]                                 ; 20      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_I:ftrans_I_inst|Equal0~0                           ; 18      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_I:ftrans_I_inst|Equal0~0                           ; 18      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|ftwiddle3:ftwiddle3_inst|Mux7~0  ; 16      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_I:ftrans_I_inst|oen                                ; 10      ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_I:ftrans_I_inst|oaddr[0]                           ; 9       ;
+------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Name                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|BF_stgX:BF_inst0|altsyncram:r_rtl_0|altsyncram_frg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576  ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1    ; None ; M9K_X22_Y27_N0 ;
+--------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y10_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult2|mac_mult8 ;                            ; DSPMULT_X13_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[5].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add2|mult_add_9312:auto_generated|ded_mult_cg41:ded_mult1|mac_mult8 ;                            ; DSPMULT_X13_Y24_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,749 / 71,559 ( 4 % ) ;
; C16 interconnects          ; 74 / 2,597 ( 3 % )     ;
; C4 interconnects           ; 1,334 / 46,848 ( 3 % ) ;
; Direct links               ; 530 / 71,559 ( < 1 % ) ;
; Global clocks              ; 1 / 20 ( 5 % )         ;
; Local interconnects        ; 649 / 24,624 ( 3 % )   ;
; R24 interconnects          ; 35 / 2,496 ( 1 % )     ;
; R4 interconnects           ; 1,586 / 62,424 ( 3 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.88) ; Number of LABs  (Total = 137) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 11                            ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 1                             ;
; 13                                          ; 4                             ;
; 14                                          ; 4                             ;
; 15                                          ; 7                             ;
; 16                                          ; 82                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.26) ; Number of LABs  (Total = 137) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 110                           ;
; 1 Clock enable                     ; 25                            ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 26                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.08) ; Number of LABs  (Total = 137) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 4                             ;
; 1                                            ; 4                             ;
; 2                                            ; 6                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 6                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 13                            ;
; 17                                           ; 1                             ;
; 18                                           ; 7                             ;
; 19                                           ; 1                             ;
; 20                                           ; 4                             ;
; 21                                           ; 1                             ;
; 22                                           ; 2                             ;
; 23                                           ; 5                             ;
; 24                                           ; 2                             ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 6                             ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 5                             ;
; 31                                           ; 8                             ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.10) ; Number of LABs  (Total = 137) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 4                             ;
; 1                                                ; 10                            ;
; 2                                                ; 3                             ;
; 3                                                ; 2                             ;
; 4                                                ; 1                             ;
; 5                                                ; 3                             ;
; 6                                                ; 3                             ;
; 7                                                ; 5                             ;
; 8                                                ; 11                            ;
; 9                                                ; 29                            ;
; 10                                               ; 8                             ;
; 11                                               ; 8                             ;
; 12                                               ; 7                             ;
; 13                                               ; 5                             ;
; 14                                               ; 9                             ;
; 15                                               ; 7                             ;
; 16                                               ; 11                            ;
; 17                                               ; 2                             ;
; 18                                               ; 3                             ;
; 19                                               ; 0                             ;
; 20                                               ; 3                             ;
; 21                                               ; 0                             ;
; 22                                               ; 1                             ;
; 23                                               ; 1                             ;
; 24                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.24) ; Number of LABs  (Total = 137) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 10                            ;
; 3                                            ; 6                             ;
; 4                                            ; 1                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 4                             ;
; 12                                           ; 2                             ;
; 13                                           ; 6                             ;
; 14                                           ; 3                             ;
; 15                                           ; 5                             ;
; 16                                           ; 2                             ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 8                             ;
; 20                                           ; 11                            ;
; 21                                           ; 11                            ;
; 22                                           ; 15                            ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 4                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 5                             ;
; 34                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 1            ; 0            ; 1            ; 0            ; 0            ; 86        ; 1            ; 0            ; 86        ; 86        ; 0            ; 42           ; 0            ; 0            ; 44           ; 0            ; 42           ; 44           ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 86        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 85           ; 86           ; 85           ; 86           ; 86           ; 0         ; 85           ; 86           ; 0         ; 0         ; 86           ; 44           ; 86           ; 86           ; 42           ; 86           ; 44           ; 42           ; 86           ; 86           ; 86           ; 44           ; 86           ; 86           ; 86           ; 86           ; 86           ; 0         ; 86           ; 86           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oen                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oaddr[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oaddr[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oaddr[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oaddr[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oaddr[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oReal[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oImag[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iclk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ien                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iaddr[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iReal[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iImag[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iaddr[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iaddr[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iaddr[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; iaddr[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Sun Jun 10 21:12:39 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off FFT_new -c FFT_new
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP3C25F324C8 for design "FFT_new"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F324C8 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location H4
    Info: Pin ~ALTERA_DATA0~ is reserved at location H3
    Info: Pin ~ALTERA_nCEO~ is reserved at location E18
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 85 pins of 86 total pins
    Info: Pin rst_n not assigned to an exact location on the device
    Info: Pin oen not assigned to an exact location on the device
    Info: Pin oaddr[0] not assigned to an exact location on the device
    Info: Pin oaddr[1] not assigned to an exact location on the device
    Info: Pin oaddr[2] not assigned to an exact location on the device
    Info: Pin oaddr[3] not assigned to an exact location on the device
    Info: Pin oaddr[4] not assigned to an exact location on the device
    Info: Pin oReal[0] not assigned to an exact location on the device
    Info: Pin oReal[1] not assigned to an exact location on the device
    Info: Pin oReal[2] not assigned to an exact location on the device
    Info: Pin oReal[3] not assigned to an exact location on the device
    Info: Pin oReal[4] not assigned to an exact location on the device
    Info: Pin oReal[5] not assigned to an exact location on the device
    Info: Pin oReal[6] not assigned to an exact location on the device
    Info: Pin oReal[7] not assigned to an exact location on the device
    Info: Pin oReal[8] not assigned to an exact location on the device
    Info: Pin oReal[9] not assigned to an exact location on the device
    Info: Pin oReal[10] not assigned to an exact location on the device
    Info: Pin oReal[11] not assigned to an exact location on the device
    Info: Pin oReal[12] not assigned to an exact location on the device
    Info: Pin oReal[13] not assigned to an exact location on the device
    Info: Pin oReal[14] not assigned to an exact location on the device
    Info: Pin oReal[15] not assigned to an exact location on the device
    Info: Pin oReal[16] not assigned to an exact location on the device
    Info: Pin oReal[17] not assigned to an exact location on the device
    Info: Pin oImag[0] not assigned to an exact location on the device
    Info: Pin oImag[1] not assigned to an exact location on the device
    Info: Pin oImag[2] not assigned to an exact location on the device
    Info: Pin oImag[3] not assigned to an exact location on the device
    Info: Pin oImag[4] not assigned to an exact location on the device
    Info: Pin oImag[5] not assigned to an exact location on the device
    Info: Pin oImag[6] not assigned to an exact location on the device
    Info: Pin oImag[7] not assigned to an exact location on the device
    Info: Pin oImag[8] not assigned to an exact location on the device
    Info: Pin oImag[9] not assigned to an exact location on the device
    Info: Pin oImag[10] not assigned to an exact location on the device
    Info: Pin oImag[11] not assigned to an exact location on the device
    Info: Pin oImag[12] not assigned to an exact location on the device
    Info: Pin oImag[13] not assigned to an exact location on the device
    Info: Pin oImag[14] not assigned to an exact location on the device
    Info: Pin oImag[15] not assigned to an exact location on the device
    Info: Pin oImag[16] not assigned to an exact location on the device
    Info: Pin oImag[17] not assigned to an exact location on the device
    Info: Pin ien not assigned to an exact location on the device
    Info: Pin iaddr[4] not assigned to an exact location on the device
    Info: Pin iReal[0] not assigned to an exact location on the device
    Info: Pin iImag[0] not assigned to an exact location on the device
    Info: Pin iReal[1] not assigned to an exact location on the device
    Info: Pin iImag[1] not assigned to an exact location on the device
    Info: Pin iReal[2] not assigned to an exact location on the device
    Info: Pin iImag[2] not assigned to an exact location on the device
    Info: Pin iReal[3] not assigned to an exact location on the device
    Info: Pin iImag[3] not assigned to an exact location on the device
    Info: Pin iReal[4] not assigned to an exact location on the device
    Info: Pin iImag[4] not assigned to an exact location on the device
    Info: Pin iReal[5] not assigned to an exact location on the device
    Info: Pin iImag[5] not assigned to an exact location on the device
    Info: Pin iReal[6] not assigned to an exact location on the device
    Info: Pin iImag[6] not assigned to an exact location on the device
    Info: Pin iReal[7] not assigned to an exact location on the device
    Info: Pin iImag[7] not assigned to an exact location on the device
    Info: Pin iReal[8] not assigned to an exact location on the device
    Info: Pin iImag[8] not assigned to an exact location on the device
    Info: Pin iReal[9] not assigned to an exact location on the device
    Info: Pin iImag[9] not assigned to an exact location on the device
    Info: Pin iReal[10] not assigned to an exact location on the device
    Info: Pin iImag[10] not assigned to an exact location on the device
    Info: Pin iReal[11] not assigned to an exact location on the device
    Info: Pin iImag[11] not assigned to an exact location on the device
    Info: Pin iReal[12] not assigned to an exact location on the device
    Info: Pin iImag[12] not assigned to an exact location on the device
    Info: Pin iReal[13] not assigned to an exact location on the device
    Info: Pin iImag[13] not assigned to an exact location on the device
    Info: Pin iReal[14] not assigned to an exact location on the device
    Info: Pin iImag[14] not assigned to an exact location on the device
    Info: Pin iReal[15] not assigned to an exact location on the device
    Info: Pin iImag[15] not assigned to an exact location on the device
    Info: Pin iReal[16] not assigned to an exact location on the device
    Info: Pin iImag[16] not assigned to an exact location on the device
    Info: Pin iReal[17] not assigned to an exact location on the device
    Info: Pin iImag[17] not assigned to an exact location on the device
    Info: Pin iaddr[0] not assigned to an exact location on the device
    Info: Pin iaddr[1] not assigned to an exact location on the device
    Info: Pin iaddr[2] not assigned to an exact location on the device
    Info: Pin iaddr[3] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node iclk~input (placed in PIN F1 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 36 registers into blocks of type EC
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 85 (unused VREF, 2.5V VCCIO, 43 input, 42 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  15 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  31 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  19 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  33 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:08
Info: Estimated most critical path is register to register delay of 9.886 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = DSPMULT_X13_Y9_N0; Fanout = 1; REG Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1|mac_mult8~OBSERVABLEDATAA_REGOUT17'
    Info: 2: + IC(0.000 ns) + CELL(3.655 ns) = 3.655 ns; Loc. = DSPMULT_X13_Y9_N0; Fanout = 34; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1|mac_mult8~DATAOUT35'
    Info: 3: + IC(0.000 ns) + CELL(0.148 ns) = 3.803 ns; Loc. = DSPOUT_X13_Y9_N2; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|ded_mult_cg41:ded_mult1|mac_out9'
    Info: 4: + IC(0.840 ns) + CELL(0.565 ns) = 5.208 ns; Loc. = LAB_X12_Y10_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|op_1~1'
    Info: 5: + IC(0.000 ns) + CELL(0.607 ns) = 5.815 ns; Loc. = LAB_X12_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|op_1~2'
    Info: 6: + IC(0.534 ns) + CELL(0.552 ns) = 6.901 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~19'
    Info: 7: + IC(0.000 ns) + CELL(0.073 ns) = 6.974 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~21'
    Info: 8: + IC(0.000 ns) + CELL(0.073 ns) = 7.047 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~23'
    Info: 9: + IC(0.000 ns) + CELL(0.073 ns) = 7.120 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~25'
    Info: 10: + IC(0.000 ns) + CELL(0.073 ns) = 7.193 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~27'
    Info: 11: + IC(0.000 ns) + CELL(0.073 ns) = 7.266 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~29'
    Info: 12: + IC(0.000 ns) + CELL(0.073 ns) = 7.339 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~31'
    Info: 13: + IC(0.000 ns) + CELL(0.073 ns) = 7.412 ns; Loc. = LAB_X11_Y10_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~33'
    Info: 14: + IC(0.000 ns) + CELL(0.073 ns) = 7.485 ns; Loc. = LAB_X11_Y9_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~35'
    Info: 15: + IC(0.000 ns) + CELL(0.073 ns) = 7.558 ns; Loc. = LAB_X11_Y9_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~37'
    Info: 16: + IC(0.000 ns) + CELL(0.073 ns) = 7.631 ns; Loc. = LAB_X11_Y9_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~39'
    Info: 17: + IC(0.000 ns) + CELL(0.073 ns) = 7.704 ns; Loc. = LAB_X11_Y9_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~41'
    Info: 18: + IC(0.000 ns) + CELL(0.073 ns) = 7.777 ns; Loc. = LAB_X11_Y9_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~43'
    Info: 19: + IC(0.000 ns) + CELL(0.073 ns) = 7.850 ns; Loc. = LAB_X11_Y9_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~45'
    Info: 20: + IC(0.000 ns) + CELL(0.073 ns) = 7.923 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~47'
    Info: 21: + IC(0.000 ns) + CELL(0.073 ns) = 7.996 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[16]~49'
    Info: 22: + IC(0.000 ns) + CELL(0.073 ns) = 8.069 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[17]~51'
    Info: 23: + IC(0.000 ns) + CELL(0.073 ns) = 8.142 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[18]~53'
    Info: 24: + IC(0.000 ns) + CELL(0.073 ns) = 8.215 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[19]~55'
    Info: 25: + IC(0.000 ns) + CELL(0.073 ns) = 8.288 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[20]~57'
    Info: 26: + IC(0.000 ns) + CELL(0.073 ns) = 8.361 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[21]~59'
    Info: 27: + IC(0.000 ns) + CELL(0.073 ns) = 8.434 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[22]~61'
    Info: 28: + IC(0.000 ns) + CELL(0.073 ns) = 8.507 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[23]~63'
    Info: 29: + IC(0.000 ns) + CELL(0.073 ns) = 8.580 ns; Loc. = LAB_X11_Y9_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[24]~65'
    Info: 30: + IC(0.000 ns) + CELL(0.073 ns) = 8.653 ns; Loc. = LAB_X11_Y8_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[25]~67'
    Info: 31: + IC(0.000 ns) + CELL(0.073 ns) = 8.726 ns; Loc. = LAB_X11_Y8_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[26]~69'
    Info: 32: + IC(0.000 ns) + CELL(0.073 ns) = 8.799 ns; Loc. = LAB_X11_Y8_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[27]~71'
    Info: 33: + IC(0.000 ns) + CELL(0.073 ns) = 8.872 ns; Loc. = LAB_X11_Y8_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[28]~73'
    Info: 34: + IC(0.000 ns) + CELL(0.073 ns) = 8.945 ns; Loc. = LAB_X11_Y8_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[29]~75'
    Info: 35: + IC(0.000 ns) + CELL(0.073 ns) = 9.018 ns; Loc. = LAB_X11_Y8_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[30]~77'
    Info: 36: + IC(0.000 ns) + CELL(0.073 ns) = 9.091 ns; Loc. = LAB_X11_Y8_N0; Fanout = 2; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[31]~79'
    Info: 37: + IC(0.000 ns) + CELL(0.073 ns) = 9.164 ns; Loc. = LAB_X11_Y8_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[32]~81'
    Info: 38: + IC(0.000 ns) + CELL(0.607 ns) = 9.771 ns; Loc. = LAB_X11_Y8_N0; Fanout = 1; COMB Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[33]~82'
    Info: 39: + IC(0.000 ns) + CELL(0.115 ns) = 9.886 ns; Loc. = LAB_X11_Y8_N0; Fanout = 1; REG Node = 'ifft:fft_ins|fft:fft_ins|fft_stageX:stagX[3].fft_stageX_inst|ftrans_II:ftrans_II_inst|cmpl_mul_2clk:cmpl_mul_2c_inst|cmpl_mul_altmult_complex_38p:cmpl_mul_altmult_complex_38p_component|altmult_add:mult_add1|mult_add_a412:auto_generated|dffe7a[33]'
    Info: Total cell delay = 8.512 ns ( 86.10 % )
    Info: Total interconnect delay = 1.374 ns ( 13.90 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 11% of the available device resources in the region that extends from location X10_Y11 to location X20_Y22
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Generated suppressed messages file D:/FPGA designs/FFT_new/FFT_new.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 270 megabytes
    Info: Processing ended: Sun Jun 10 21:13:00 2012
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/FPGA designs/FFT_new/FFT_new.fit.smsg.


