Fitter report for mips_ss_v2
Thu Apr 07 00:49:58 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 07 00:49:57 2016       ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                      ; mips_ss_v2                                  ;
; Top-level Entity Name              ; mips_ss_v2                                  ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 7,978 / 22,320 ( 36 % )                     ;
;     Total combinational functions  ; 6,779 / 22,320 ( 30 % )                     ;
;     Dedicated logic registers      ; 3,184 / 22,320 ( 14 % )                     ;
; Total registers                    ; 3184                                        ;
; Total pins                         ; 11 / 154 ( 7 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 131,328 / 608,256 ( 22 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; led0     ; Missing drive strength and slew rate ;
; led1     ; Missing drive strength and slew rate ;
; led2     ; Missing drive strength and slew rate ;
; led3     ; Missing drive strength and slew rate ;
; led4     ; Missing drive strength and slew rate ;
; led5     ; Missing drive strength and slew rate ;
; led6     ; Missing drive strength and slew rate ;
; led7     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10329 ) ; 0.00 % ( 0 / 10329 )       ; 0.00 % ( 0 / 10329 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10329 ) ; 0.00 % ( 0 / 10329 )       ; 0.00 % ( 0 / 10329 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9930 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 387 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /Documents/NYU-2/CA/Midterm_YiQin/mips_ss_v2-4_restored/output_files/mips_ss_v2.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 7,978 / 22,320 ( 36 % )    ;
;     -- Combinational with no register       ; 4794                       ;
;     -- Register only                        ; 1199                       ;
;     -- Combinational with a register        ; 1985                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2589                       ;
;     -- 3 input functions                    ; 3815                       ;
;     -- <=2 input functions                  ; 375                        ;
;     -- Register only                        ; 1199                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5480                       ;
;     -- arithmetic mode                      ; 1299                       ;
;                                             ;                            ;
; Total registers*                            ; 3,184 / 23,018 ( 14 % )    ;
;     -- Dedicated logic registers            ; 3,184 / 22,320 ( 14 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 610 / 1,395 ( 44 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 11 / 154 ( 7 % )           ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M9Ks                                        ; 16 / 66 ( 24 % )           ;
; Total block memory bits                     ; 131,328 / 608,256 ( 22 % ) ;
; Total block memory implementation bits      ; 147,456 / 608,256 ( 24 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 4 / 20 ( 20 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 14.7% / 14.3% / 15.2%      ;
; Peak interconnect usage (total/H/V)         ; 42.9% / 42.2% / 43.9%      ;
; Maximum fan-out                             ; 2431                       ;
; Highest non-global fan-out                  ; 1024                       ;
; Total fan-out                               ; 33556                      ;
; Average fan-out                             ; 3.08                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 7720 / 22320 ( 35 % ) ; 258 / 22320 ( 1 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 4679                  ; 115                   ; 0                              ;
;     -- Register only                        ; 1185                  ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 1856                  ; 129                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 2486                  ; 103                   ; 0                              ;
;     -- 3 input functions                    ; 3716                  ; 99                    ; 0                              ;
;     -- <=2 input functions                  ; 333                   ; 42                    ; 0                              ;
;     -- Register only                        ; 1185                  ; 14                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 5245                  ; 235                   ; 0                              ;
;     -- arithmetic mode                      ; 1290                  ; 9                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 3041                  ; 143                   ; 0                              ;
;     -- Dedicated logic registers            ; 3041 / 22320 ( 14 % ) ; 143 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 591 / 1395 ( 42 % )   ; 24 / 1395 ( 2 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 11                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 131328                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 147456                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 16 / 66 ( 24 % )      ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 3465                  ; 218                   ; 1                              ;
;     -- Registered Input Connections         ; 3129                  ; 153                   ; 0                              ;
;     -- Output Connections                   ; 870                   ; 383                   ; 2431                           ;
;     -- Registered Output Connections        ; 12                    ; 352                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 32904                 ; 1694                  ; 2439                           ;
;     -- Registered Connections               ; 7704                  ; 1171                  ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 1324                  ; 579                   ; 2432                           ;
;     -- sld_hub:auto_hub                     ; 579                   ; 22                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2432                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 100                   ; 176                   ; 1                              ;
;     -- Output Ports                         ; 43                    ; 194                   ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 118                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 50                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 130                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 135                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 121                   ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_in ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key0   ; J15   ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; key1   ; E1    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led0 ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led1 ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led2 ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led3 ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led4 ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led5 ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led6 ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led7 ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; key0                    ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; led0                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; led3                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; led1                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; led0                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; led6                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; led2                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; led4                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; key1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; led5                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; key0                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; led7                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk_in                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------------+
; Name                          ; altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; main_pll|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                            ;
; Switchover type               ; --                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                                      ;
; Nominal VCO frequency         ; 500.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                          ;
; VCO phase shift step          ; 250 ps                                                                        ;
; VCO multiply                  ; --                                                                            ;
; VCO divide                    ; --                                                                            ;
; Freq min lock                 ; 30.0 MHz                                                                      ;
; Freq max lock                 ; 65.02 MHz                                                                     ;
; M VCO Tap                     ; 0                                                                             ;
; M Initial                     ; 1                                                                             ;
; M value                       ; 10                                                                            ;
; N value                       ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                     ;
; Loop filter resistance        ; setting 27                                                                    ;
; Loop filter capacitance       ; setting 0                                                                     ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                          ;
; Bandwidth type                ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                           ;
; PLL location                  ; PLL_4                                                                         ;
; Inclk0 signal                 ; clk_in                                                                        ;
; Inclk1 signal                 ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C0      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; main_pll|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                    ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mips_ss_v2                                                                                                                             ; 7978 (24)   ; 3184 (17)                 ; 0 (0)         ; 131328      ; 16   ; 0            ; 0       ; 0         ; 11   ; 0            ; 4794 (7)     ; 1199 (2)          ; 1985 (1)         ; |mips_ss_v2                                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |altpll_1:main_pll|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|altpll_1:main_pll                                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|altpll_1:main_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altpll_1_altpll:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |alu:alu_inst2|                                                                                                                      ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |mips_ss_v2|alu:alu_inst2                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |lpm_add_sub0:adder_inst|                                                                                                         ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |mips_ss_v2|alu:alu_inst2|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|                                                                                            ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |mips_ss_v2|alu:alu_inst2|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |add_sub_aog:auto_generated|                                                                                                ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|alu:alu_inst2|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                                         ; work         ;
;    |alu:alu_inst|                                                                                                                       ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (0)      ; 0 (0)             ; 31 (0)           ; |mips_ss_v2|alu:alu_inst                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_add_sub0:adder_inst|                                                                                                         ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|alu:alu_inst|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|                                                                                            ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|alu:alu_inst|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |add_sub_aog:auto_generated|                                                                                                ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|alu:alu_inst|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                                          ; work         ;
;       |mux_8to1_32:alu_mux_inst|                                                                                                        ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|alu:alu_inst|mux_8to1_32:alu_mux_inst                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |red_nor:red_nor0_inst|                                                                                                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|alu:alu_inst|red_nor:red_nor0_inst                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |alu_ctrl:inst|                                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|alu_ctrl:inst                                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |busmux:inst2555|                                                                                                                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |mips_ss_v2|busmux:inst2555                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |lpm_mux:$00000|                                                                                                                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |mips_ss_v2|busmux:inst2555|lpm_mux:$00000                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |mux_erc:auto_generated|                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |mips_ss_v2|busmux:inst2555|lpm_mux:$00000|mux_erc:auto_generated                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |ctrl_prb:ctrl_prb_inst|                                                                                                             ; 46 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 26 (0)           ; |mips_ss_v2|ctrl_prb:ctrl_prb_inst                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |ctrl_prob:ctrl_prb_inst|                                                                                                         ; 46 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 26 (0)           ; |mips_ss_v2|ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst                                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |altsource_probe:altsource_probe_component|                                                                                    ; 46 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 26 (0)           ; |mips_ss_v2|ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                                                                   ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 46 (3)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (3)       ; 0 (0)             ; 26 (0)           ; |mips_ss_v2|ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                                                                    ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 43 (24)     ; 26 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (6)       ; 0 (0)             ; 26 (18)          ; |mips_ss_v2|ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                                                             ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |mips_ss_v2|ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                                                                   ; work         ;
;    |dbncr:db1_inst|                                                                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |mips_ss_v2|dbncr:db1_inst                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |dbncr:db2_inst|                                                                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |mips_ss_v2|dbncr:db2_inst                                                                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |dm:dm_inst|                                                                                                                         ; 99 (2)      ; 64 (1)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (1)       ; 5 (1)             ; 59 (0)           ; |mips_ss_v2|dm:dm_inst                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |dm_ram:inst|                                                                                                                     ; 97 (0)      ; 63 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 59 (0)           ; |mips_ss_v2|dm:dm_inst|dm_ram:inst                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 97 (0)      ; 63 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 59 (0)           ; |mips_ss_v2|dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_e3s3:auto_generated|                                                                                            ; 97 (0)      ; 63 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 59 (0)           ; |mips_ss_v2|dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated                                                                                                                                                                                                                                                                                                      ; work         ;
;                |altsyncram_rip2:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|altsyncram_rip2:altsyncram1                                                                                                                                                                                                                                                                          ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 97 (76)     ; 63 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (22)      ; 4 (4)             ; 59 (50)          ; |mips_ss_v2|dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                            ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |mips_ss_v2|dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                                         ; work         ;
;    |im:im_inst|                                                                                                                         ; 100 (0)     ; 63 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 62 (0)           ; |mips_ss_v2|im:im_inst                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |im_ram:im_ram_function|                                                                                                          ; 100 (0)     ; 63 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 62 (0)           ; |mips_ss_v2|im:im_inst|im_ram:im_ram_function                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 100 (0)     ; 63 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 62 (0)           ; |mips_ss_v2|im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |altsyncram_j3s3:auto_generated|                                                                                            ; 100 (0)     ; 63 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 62 (0)           ; |mips_ss_v2|im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_rip2:altsyncram1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1                                                                                                                                                                                                                                                               ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 100 (76)    ; 63 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (19)      ; 4 (4)             ; 62 (53)          ; |mips_ss_v2|im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                                 ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |mips_ss_v2|im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                              ; work         ;
;    |lpm_clk_div_2:blkr_div_inst|                                                                                                        ; 19 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 18 (0)           ; |mips_ss_v2|lpm_clk_div_2:blkr_div_inst                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |lpm_counter:LPM_COUNTER_component|                                                                                               ; 19 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 18 (0)           ; |mips_ss_v2|lpm_clk_div_2:blkr_div_inst|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |cntr_q9i:auto_generated|                                                                                                      ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |mips_ss_v2|lpm_clk_div_2:blkr_div_inst|lpm_counter:LPM_COUNTER_component|cntr_q9i:auto_generated                                                                                                                                                                                                                                                                                                      ; work         ;
;    |main_ctrl:inst7|                                                                                                                    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 3 (3)            ; |mips_ss_v2|main_ctrl:inst7                                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |mux5b_2to1:rf_wa_mux_inst|                                                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|mux5b_2to1:rf_wa_mux_inst                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |mux_2to1:ALUB_input_mux|                                                                                                            ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 3 (3)            ; |mips_ss_v2|mux_2to1:ALUB_input_mux                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |mux_2to1:address_mux3|                                                                                                              ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 4 (4)            ; |mips_ss_v2|mux_2to1:address_mux3                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |mux_2to1:address_mux|                                                                                                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|mux_2to1:address_mux                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |pc:pc_inst|                                                                                                                         ; 60 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 43 (30)          ; |mips_ss_v2|pc:pc_inst                                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |pc_adder:pc_adder_inst|                                                                                                          ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 13 (0)           ; |mips_ss_v2|pc:pc_inst|pc_adder:pc_adder_inst                                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|                                                                                            ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 13 (0)           ; |mips_ss_v2|pc:pc_inst|pc_adder:pc_adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |add_sub_vth:auto_generated|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 13 (13)          ; |mips_ss_v2|pc:pc_inst|pc_adder:pc_adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vth:auto_generated                                                                                                                                                                                                                                                                                             ; work         ;
;    |rf:inst1|                                                                                                                           ; 5209 (0)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4108 (0)     ; 31 (0)            ; 1070 (0)         ; |mips_ss_v2|rf:inst1                                                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |mux_2to1:sa_mux_i|                                                                                                               ; 676 (676)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 659 (659)    ; 0 (0)             ; 17 (17)          ; |mips_ss_v2|rf:inst1|mux_2to1:sa_mux_i                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |mux_2to1:sb_mux_i|                                                                                                               ; 729 (729)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 707 (707)    ; 0 (0)             ; 22 (22)          ; |mips_ss_v2|rf:inst1|mux_2to1:sb_mux_i                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |mux_2to1:sc_mux_i|                                                                                                               ; 676 (676)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 672 (672)    ; 0 (0)             ; 4 (4)            ; |mips_ss_v2|rf:inst1|mux_2to1:sc_mux_i                                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |reg16:reg16_0|                                                                                                                   ; 1586 (0)    ; 512 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1048 (0)     ; 31 (0)            ; 507 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |mux_4to1:sc_mux_i|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|mux_4to1:sc_mux_i                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |reg4:reg4_00|                                                                                                                 ; 392 (133)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (13)     ; 0 (0)             ; 130 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |demux_4to1:demux_function_4to1|                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|demux_4to1:demux_function_4to1                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |demux_4to1:demux_function_4to8|                                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|demux_4to1:demux_function_4to8                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                             ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                             ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                             ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |mux_2to1:sb_out_mux_inst4|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst4                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg4_00|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |reg4:reg_01|                                                                                                                  ; 386 (132)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (12)     ; 0 (0)             ; 129 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |demux_4to1:demux_function_4to8|                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|demux_4to1:demux_function_4to8                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 3 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 3 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 3 (3)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst4|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst4                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_01|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |reg4:reg_02|                                                                                                                  ; 386 (132)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (12)     ; 0 (0)             ; 128 (1)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |demux_4to1:demux_function_4to1|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|demux_4to1:demux_function_4to1                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst4|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst4                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_02|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |reg4:reg_03|                                                                                                                  ; 423 (171)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 270 (29)     ; 31 (31)           ; 122 (21)         ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 5 (5)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_0|reg4:reg_03|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |reg16:reg16_1|                                                                                                                   ; 1542 (0)    ; 512 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1022 (0)     ; 0 (0)             ; 520 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1                                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |mux_4to1:sb_mux_i|                                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|mux_4to1:sb_mux_i                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |reg4:reg4_00|                                                                                                                 ; 386 (134)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (14)     ; 0 (0)             ; 128 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                             ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                             ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                             ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                             ; work         ;
;             |mux_2to1:sb_out_mux_inst4|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst4                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg4_00|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |reg4:reg_01|                                                                                                                  ; 384 (131)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (12)     ; 0 (0)             ; 129 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 3 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 3 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 3 (3)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst4|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst4                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 28 (28)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_01|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |reg4:reg_02|                                                                                                                  ; 384 (132)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (12)     ; 0 (0)             ; 131 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst4|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst4                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_02|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;          |reg4:reg_03|                                                                                                                  ; 387 (134)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (14)     ; 0 (0)             ; 132 (0)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;             |demux_4to1:demux_function_4to2|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|demux_4to1:demux_function_4to2                                                                                                                                                                                                                                                                                                                          ; work         ;
;             |lpm_add_sub0:adder_inst7|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst7                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst7|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst8|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst8                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst8|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst9|                                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst9                                                                                                                                                                                                                                                                                                                                ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;             |lpm_add_sub0:adder_inst|                                                                                                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst                                                                                                                                                                                                                                                                                                                                 ; work         ;
;                |lpm_add_sub:LPM_ADD_SUB_component|                                                                                      ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_aog:auto_generated|                                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|lpm_add_sub0:adder_inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_aog:auto_generated                                                                                                                                                                                                                                                                    ; work         ;
;             |mux_2to1:sb_out_mux_inst10|                                                                                                ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst10                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |mux_2to1:sb_out_mux_inst4|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst4                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst5|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst5                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst6|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst6                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst7|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst7                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst8|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst8                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst9|                                                                                                 ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst9                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |mux_2to1:sb_out_mux_inst|                                                                                                  ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_ss_v2|rf:inst1|reg16:reg16_1|reg4:reg_03|mux_2to1:sb_out_mux_inst                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |signal_tap_mod:stp_inst|                                                                                                            ; 1806 (0)    ; 1715 (0)                  ; 0 (0)         ; 65792       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 1109 (0)          ; 606 (0)          ; |mips_ss_v2|signal_tap_mod:stp_inst                                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |signal_tap:stp_function|                                                                                                         ; 1806 (0)    ; 1715 (0)                  ; 0 (0)         ; 65792       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 1109 (0)          ; 606 (0)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |sld_signaltap:sld_signaltap_component|                                                                                        ; 1806 (231)  ; 1715 (231)                ; 0 (0)         ; 65792       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 1109 (131)        ; 606 (100)        ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component                                                                                                                                                                                                                                                                                                      ; work         ;
;             |sld_signaltap_impl:sld_signaltap_body|                                                                                     ; 1575 (0)    ; 1484 (0)                  ; 0 (0)         ; 65792       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 978 (0)           ; 506 (0)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                ; work         ;
;                |sld_signaltap_implb:sld_signaltap_body|                                                                                 ; 1575 (1023) ; 1484 (998)                ; 0 (0)         ; 65792       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (27)      ; 978 (898)         ; 506 (92)         ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                         ; work         ;
;                   |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                      ; 54 (52)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 35 (35)           ; 18 (0)           ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                          ; work         ;
;                      |lpm_decode:wdecoder|                                                                                              ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                      ; work         ;
;                         |decode_dvf:auto_generated|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                            ; work         ;
;                      |lpm_mux:mux|                                                                                                      ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                              ; work         ;
;                         |mux_usc:auto_generated|                                                                                        ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_usc:auto_generated                                                                                                                       ; work         ;
;                   |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65792       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                         ; work         ;
;                      |altsyncram_u124:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65792       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u124:auto_generated                                                                                                                                          ; work         ;
;                   |lpm_shiftreg:segment_offset_config_deserialize|                                                                      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                          ; work         ;
;                   |lpm_shiftreg:status_register|                                                                                        ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                            ; work         ;
;                   |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                             ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                 ; work         ;
;                   |sld_buffer_manager:sld_buffer_manager_inst|                                                                          ; 80 (80)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 10 (10)           ; 40 (40)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                              ; work         ;
;                   |sld_ela_control:ela_control|                                                                                         ; 26 (5)      ; 24 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 19 (2)            ; 6 (3)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                             ; work         ;
;                      |lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize                                                                                                                           ; work         ;
;                      |lpm_shiftreg:trigger_config_deserialize|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                     ; work         ;
;                      |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                           ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 1 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                      ; work         ;
;                         |lpm_shiftreg:trigger_condition_deserialize|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                           ; work         ;
;                         |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                       ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                      |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                    ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 1 (1)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                               ; work         ;
;                         |lpm_shiftreg:trigger_config_deserialize|                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                       ; work         ;
;                   |sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector                                                                                                                                                       ; work         ;
;                   |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                    ; 343 (13)    ; 314 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (13)      ; 10 (0)            ; 314 (0)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                        ; work         ;
;                      |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                        ; 11 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                              ; work         ;
;                         |cntr_bii:auto_generated|                                                                                       ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_bii:auto_generated                                                      ; work         ;
;                      |lpm_counter:read_pointer_counter|                                                                                 ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                       ; work         ;
;                         |cntr_l6j:auto_generated|                                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_l6j:auto_generated                                                                               ; work         ;
;                      |lpm_counter:status_advance_pointer_counter|                                                                       ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                             ; work         ;
;                         |cntr_hgi:auto_generated|                                                                                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated                                                                     ; work         ;
;                      |lpm_counter:status_read_pointer_counter|                                                                          ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                ; work         ;
;                         |cntr_23j:auto_generated|                                                                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                        ; work         ;
;                      |lpm_shiftreg:info_data_shift_out|                                                                                 ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                       ; work         ;
;                      |lpm_shiftreg:ram_data_shift_out|                                                                                  ; 267 (267)   ; 257 (257)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 257 (257)        ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                        ; work         ;
;                      |lpm_shiftreg:status_data_shift_out|                                                                               ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                     ; work         ;
;                   |sld_rom_sr:crc_rom_sr|                                                                                               ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |mips_ss_v2|signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 258 (1)     ; 143 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (1)      ; 14 (0)            ; 129 (0)          ; |mips_ss_v2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 257 (0)     ; 143 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 14 (0)            ; 129 (0)          ; |mips_ss_v2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                           ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 257 (0)     ; 143 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 14 (0)            ; 129 (0)          ; |mips_ss_v2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 257 (11)    ; 143 (9)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (2)      ; 14 (2)            ; 129 (0)          ; |mips_ss_v2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 253 (0)     ; 134 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 12 (0)            ; 129 (0)          ; |mips_ss_v2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                        ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 253 (203)   ; 134 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (91)     ; 12 (10)           ; 129 (103)        ; |mips_ss_v2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |mips_ss_v2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                   ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; |mips_ss_v2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                 ; altera_sld   ;
;    |strb_mod:strb_inst|                                                                                                                 ; 107 (11)    ; 76 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (1)       ; 28 (2)            ; 48 (9)           ; |mips_ss_v2|strb_mod:strb_inst                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |lpm_clk_div_cntr:clk_dvdr|                                                                                                       ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |mips_ss_v2|strb_mod:strb_inst|lpm_clk_div_cntr:clk_dvdr                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_counter:LPM_COUNTER_component|                                                                                            ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |mips_ss_v2|strb_mod:strb_inst|lpm_clk_div_cntr:clk_dvdr|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                             ; work         ;
;             |cntr_98i:auto_generated|                                                                                                   ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |mips_ss_v2|strb_mod:strb_inst|lpm_clk_div_cntr:clk_dvdr|lpm_counter:LPM_COUNTER_component|cntr_98i:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;       |lpm_compare0:compare_func|                                                                                                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|strb_mod:strb_inst|lpm_compare0:compare_func                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_compare:LPM_COMPARE_component|                                                                                            ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |mips_ss_v2|strb_mod:strb_inst|lpm_compare0:compare_func|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                             ; work         ;
;             |cmpr_vlg:auto_generated|                                                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |mips_ss_v2|strb_mod:strb_inst|lpm_compare0:compare_func|lpm_compare:LPM_COMPARE_component|cmpr_vlg:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;       |lpm_counter0:counter_function|                                                                                                   ; 16 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 10 (0)           ; |mips_ss_v2|strb_mod:strb_inst|lpm_counter0:counter_function                                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_counter:LPM_COUNTER_component|                                                                                            ; 16 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 10 (0)           ; |mips_ss_v2|strb_mod:strb_inst|lpm_counter0:counter_function|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                         ; work         ;
;             |cntr_qdi:auto_generated|                                                                                                   ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 10 (10)          ; |mips_ss_v2|strb_mod:strb_inst|lpm_counter0:counter_function|lpm_counter:LPM_COUNTER_component|cntr_qdi:auto_generated                                                                                                                                                                                                                                                                                 ; work         ;
;       |strb_src:jtag_strb_src|                                                                                                          ; 74 (0)      ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 21 (0)            ; 28 (0)           ; |mips_ss_v2|strb_mod:strb_inst|strb_src:jtag_strb_src                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altsource_probe:altsource_probe_component|                                                                                    ; 74 (0)      ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 21 (0)            ; 28 (0)           ; |mips_ss_v2|strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                                                                        ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 74 (3)      ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (3)       ; 21 (0)            ; 28 (0)           ; |mips_ss_v2|strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                                                                         ; work         ;
;                |altsource_probe_impl:\wider_source_gen:wider_source_inst|                                                               ; 71 (53)     ; 49 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (12)      ; 21 (21)           ; 28 (20)          ; |mips_ss_v2|strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst                                                                                                                                                                                                ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |mips_ss_v2|strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                                                                      ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; led0   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led2   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led3   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led4   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led5   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led6   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led7   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_in ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key0   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key1   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; clk_in                     ;                   ;         ;
; key0                       ;                   ;         ;
;      - dbncr:db1_inst|inst ; 0                 ; 6       ;
; key1                       ;                   ;         ;
+----------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 785     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                     ; PLL_4              ; 2431    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; blkr_reg_inst~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y16_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; branch_and_inst                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y8_N0   ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; clk_in                                                                                                                                                                                                                                                                                                                                                        ; PIN_R8             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[14]~21                                                                                                                                               ; LCCOMB_X40_Y17_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~3                                                                                                         ; LCCOMB_X40_Y17_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ctrl_prb:ctrl_prb_inst|ctrl_prob:ctrl_prb_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~2                                                                                                    ; LCCOMB_X40_Y17_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                                ; LCCOMB_X37_Y16_N0  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                                   ; LCCOMB_X37_Y20_N10 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                                   ; LCCOMB_X37_Y16_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                                   ; LCCOMB_X37_Y18_N26 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]~13                                                                                                                                                                                                                        ; LCCOMB_X37_Y18_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[25]~1                                                                                                                                                                                                                        ; LCCOMB_X37_Y16_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~7                                                                                                                                                                               ; LCCOMB_X39_Y20_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~16                                                                                                                                                                         ; LCCOMB_X39_Y20_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~19                                                                                                                                                                         ; LCCOMB_X38_Y19_N16 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dm:dm_inst|inst2                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X26_Y18_N2  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                     ; LCCOMB_X36_Y23_N6  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                        ; LCCOMB_X32_Y22_N2  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                        ; LCCOMB_X31_Y21_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                        ; LCCOMB_X32_Y22_N26 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]~13                                                                                                                                                                                                             ; LCCOMB_X35_Y25_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]~1                                                                                                                                                                                                             ; LCCOMB_X25_Y15_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~6                                                                                                                                                                    ; LCCOMB_X35_Y25_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~14                                                                                                                                                              ; LCCOMB_X35_Y25_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~19                                                                                                                                                              ; LCCOMB_X36_Y25_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lpm_clk_div_2:blkr_div_inst|lpm_counter:LPM_COUNTER_component|cntr_q9i:auto_generated|counter_comb_bita17~0                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y8_N18  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; main_ctrl:inst7|beq_and_inst1                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y17_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|inst45                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y24_N22 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|inst46                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y22_N28 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|inst47                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y24_N6  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|inst48                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y24_N14 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|reg0[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X16_Y24_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|reg1[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y22_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|reg2[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y24_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg4_00|reg3[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y24_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|inst45                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y17_N14 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|inst46                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y18_N12 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|inst47                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y18_N22 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|inst48                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y25_N6  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|reg0[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y17_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|reg1[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y18_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|reg2[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y18_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_01|reg3[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y25_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|inst45                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y23_N18 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|inst46                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y23_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|inst47                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y23_N20 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|inst48                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y24_N22 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|reg0[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y23_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|reg1[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y23_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|reg2[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y23_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_02|reg3[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y24_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|inst21~2                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y19_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|inst45                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y23_N4  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|inst46                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y23_N0  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|inst47                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y22_N28 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|inst48                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y23_N26 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|reg0[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y23_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|reg1[0]~35                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X15_Y23_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|reg2[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y22_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_0|reg4:reg_03|reg3[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y23_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|inst45                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y7_N26  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|inst46                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y8_N26  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|inst47                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y8_N22  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|inst48                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y8_N18  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|reg0[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y7_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|reg1[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y8_N4   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|reg2[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y8_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg4_00|reg3[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y8_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|inst45                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X15_Y8_N14  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|inst46                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y5_N10  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|inst47                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X18_Y6_N4   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|inst48                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y7_N14  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|reg0[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y8_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|reg1[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y5_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|reg2[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y6_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_01|reg3[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y7_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|inst45                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y13_N14 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|inst46                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y14_N18 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|inst47                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y13_N14 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|inst48                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y14_N30 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|reg0[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y13_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|reg1[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y14_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|reg2[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y13_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_02|reg3[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y14_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|inst45                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y13_N26 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|inst46                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y13_N14 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|inst47                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y13_N22 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|inst48                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y13_N8  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|reg0[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y13_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|reg1[0]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y13_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|reg2[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y13_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rf:inst1|reg16:reg16_1|reg4:reg_03|reg3[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y13_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                  ; LCCOMB_X34_Y21_N16 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                  ; LCCOMB_X34_Y21_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                ; FF_X37_Y23_N5      ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                               ; LCCOMB_X34_Y23_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                ; LCCOMB_X36_Y22_N0  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                ; LCCOMB_X36_Y23_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                  ; FF_X38_Y20_N25     ; 369     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                                          ; LCCOMB_X40_Y24_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                              ; LCCOMB_X37_Y21_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[8]~2                                                                                                                        ; LCCOMB_X35_Y22_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~0                                                                                                                                     ; LCCOMB_X34_Y23_N6  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                  ; LCCOMB_X38_Y18_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                        ; LCCOMB_X37_Y19_N28 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_bii:auto_generated|counter_reg_bit[8]~0    ; LCCOMB_X44_Y22_N28 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated|counter_reg_bit[4]~0                   ; LCCOMB_X38_Y18_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                      ; LCCOMB_X37_Y19_N2  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                              ; LCCOMB_X44_Y22_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~11                                                                                                                                                        ; LCCOMB_X38_Y24_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                   ; LCCOMB_X41_Y23_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                      ; LCCOMB_X38_Y23_N16 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]~35                                                                                                                                                                     ; LCCOMB_X40_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                 ; LCCOMB_X41_Y22_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                          ; LCCOMB_X36_Y22_N2  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X43_Y21_N23     ; 82      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                           ; LCCOMB_X39_Y20_N16 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                             ; LCCOMB_X39_Y20_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1              ; LCCOMB_X40_Y19_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~5                              ; LCCOMB_X38_Y21_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                ; FF_X37_Y22_N17     ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~11                             ; LCCOMB_X39_Y22_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                                ; FF_X37_Y22_N31     ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                ; FF_X41_Y19_N17     ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~18                             ; LCCOMB_X41_Y19_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                                ; FF_X41_Y19_N31     ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~24                             ; LCCOMB_X40_Y21_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~29                             ; LCCOMB_X39_Y22_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][4]                                ; FF_X38_Y22_N15     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][7]                                ; FF_X38_Y22_N21     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                                ; LCCOMB_X41_Y21_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~13                               ; LCCOMB_X41_Y21_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~7                 ; LCCOMB_X40_Y20_N8  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~8                 ; LCCOMB_X39_Y20_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~11                                  ; LCCOMB_X39_Y19_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~5                       ; LCCOMB_X39_Y22_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                      ; LCCOMB_X39_Y22_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~16                      ; LCCOMB_X39_Y22_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~22                      ; LCCOMB_X39_Y22_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~27                      ; LCCOMB_X39_Y22_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~22        ; LCCOMB_X41_Y23_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~17   ; LCCOMB_X41_Y23_N22 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~24   ; LCCOMB_X41_Y23_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X43_Y21_N1      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X43_Y20_N16 ; 30      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X44_Y20_N1      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X43_Y21_N21     ; 74      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]           ; FF_X43_Y21_N19     ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]           ; FF_X43_Y21_N11     ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0            ; LCCOMB_X41_Y21_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X44_Y20_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X43_Y20_N1      ; 60      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~1                                                                                                        ; LCCOMB_X40_Y19_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; strb_mod:strb_inst|edge_trig10                                                                                                                                                                                                                                                                                                                                ; FF_X28_Y20_N1      ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; strb_mod:strb_inst|edge_trig11                                                                                                                                                                                                                                                                                                                                ; FF_X29_Y20_N13     ; 1070    ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; strb_mod:strb_inst|et_and                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; strb_mod:strb_inst|et_and1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y20_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|shift_reg[9]~3                                                                                                                                                    ; LCCOMB_X34_Y20_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~3                                                                                                            ; LCCOMB_X34_Y20_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_source_gen:wider_source_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~2                                                                                                       ; LCCOMB_X34_Y20_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; strb_mod:strb_inst|strb_src:jtag_strb_src|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                                              ; LCCOMB_X34_Y20_N20 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                 ; JTAG_X1_Y17_N0 ; 785     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated|wire_pll1_clk[0]                                                                                    ; PLL_4          ; 2431    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X38_Y20_N25 ; 369     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; strb_mod:strb_inst|edge_trig11                                                                                                                                               ; FF_X29_Y20_N13 ; 1070    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; main_ctrl:inst7|inst17                                                                                                               ; 1024    ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|q_a[16] ; 533     ;
; rf:inst1|mux_2to1:sc_mux_i|out_bus[13]~8                                                                                             ; 513     ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|q_a[21] ; 513     ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; dm:dm_inst|dm_ram:inst|altsyncram:altsyncram_component|altsyncram_e3s3:auto_generated|altsyncram_rip2:altsyncram1|ALTSYNCRAM                                                                                                                                 ; AUTO ; True Dual Port   ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y13_N0, M9K_X33_Y11_N0, M9K_X33_Y10_N0, M9K_X33_Y12_N0                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ALTSYNCRAM                                                                                                                      ; AUTO ; True Dual Port   ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X22_Y13_N0, M9K_X22_Y12_N0, M9K_X22_Y10_N0, M9K_X22_Y9_N0                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u124:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 257          ; 256          ; 257          ; yes                    ; no                      ; yes                    ; no                      ; 65792 ; 256                         ; 257                         ; 256                         ; 257                         ; 65792               ; 8    ; None ; M9K_X22_Y11_N0, M9K_X33_Y18_N0, M9K_X22_Y15_N0, M9K_X22_Y14_N0, M9K_X33_Y19_N0, M9K_X33_Y16_N0, M9K_X22_Y16_N0, M9K_X33_Y17_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 10,775 / 71,559 ( 15 % ) ;
; C16 interconnects     ; 164 / 2,597 ( 6 % )      ;
; C4 interconnects      ; 7,053 / 46,848 ( 15 % )  ;
; Direct links          ; 1,016 / 71,559 ( 1 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )          ;
; Local interconnects   ; 4,469 / 24,624 ( 18 % )  ;
; R24 interconnects     ; 290 / 2,496 ( 12 % )     ;
; R4 interconnects      ; 8,242 / 62,424 ( 13 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.08) ; Number of LABs  (Total = 610) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 27                            ;
; 2                                           ; 16                            ;
; 3                                           ; 8                             ;
; 4                                           ; 12                            ;
; 5                                           ; 11                            ;
; 6                                           ; 6                             ;
; 7                                           ; 8                             ;
; 8                                           ; 8                             ;
; 9                                           ; 14                            ;
; 10                                          ; 8                             ;
; 11                                          ; 17                            ;
; 12                                          ; 20                            ;
; 13                                          ; 38                            ;
; 14                                          ; 38                            ;
; 15                                          ; 87                            ;
; 16                                          ; 292                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.70) ; Number of LABs  (Total = 610) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 292                           ;
; 1 Clock                            ; 440                           ;
; 1 Clock enable                     ; 149                           ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 16                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 113                           ;
; 2 Clocks                           ; 21                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.53) ; Number of LABs  (Total = 610) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 20                            ;
; 2                                            ; 15                            ;
; 3                                            ; 8                             ;
; 4                                            ; 4                             ;
; 5                                            ; 6                             ;
; 6                                            ; 7                             ;
; 7                                            ; 5                             ;
; 8                                            ; 8                             ;
; 9                                            ; 6                             ;
; 10                                           ; 6                             ;
; 11                                           ; 8                             ;
; 12                                           ; 11                            ;
; 13                                           ; 12                            ;
; 14                                           ; 12                            ;
; 15                                           ; 34                            ;
; 16                                           ; 94                            ;
; 17                                           ; 25                            ;
; 18                                           ; 74                            ;
; 19                                           ; 29                            ;
; 20                                           ; 37                            ;
; 21                                           ; 28                            ;
; 22                                           ; 24                            ;
; 23                                           ; 20                            ;
; 24                                           ; 21                            ;
; 25                                           ; 27                            ;
; 26                                           ; 15                            ;
; 27                                           ; 12                            ;
; 28                                           ; 3                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 0                             ;
; 32                                           ; 26                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.33) ; Number of LABs  (Total = 610) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 55                            ;
; 2                                               ; 30                            ;
; 3                                               ; 49                            ;
; 4                                               ; 72                            ;
; 5                                               ; 54                            ;
; 6                                               ; 88                            ;
; 7                                               ; 42                            ;
; 8                                               ; 23                            ;
; 9                                               ; 16                            ;
; 10                                              ; 31                            ;
; 11                                              ; 5                             ;
; 12                                              ; 23                            ;
; 13                                              ; 7                             ;
; 14                                              ; 12                            ;
; 15                                              ; 20                            ;
; 16                                              ; 68                            ;
; 17                                              ; 8                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.66) ; Number of LABs  (Total = 610) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 13                            ;
; 3                                            ; 22                            ;
; 4                                            ; 30                            ;
; 5                                            ; 12                            ;
; 6                                            ; 19                            ;
; 7                                            ; 13                            ;
; 8                                            ; 14                            ;
; 9                                            ; 15                            ;
; 10                                           ; 18                            ;
; 11                                           ; 10                            ;
; 12                                           ; 15                            ;
; 13                                           ; 11                            ;
; 14                                           ; 6                             ;
; 15                                           ; 10                            ;
; 16                                           ; 71                            ;
; 17                                           ; 10                            ;
; 18                                           ; 59                            ;
; 19                                           ; 11                            ;
; 20                                           ; 41                            ;
; 21                                           ; 25                            ;
; 22                                           ; 32                            ;
; 23                                           ; 31                            ;
; 24                                           ; 29                            ;
; 25                                           ; 11                            ;
; 26                                           ; 13                            ;
; 27                                           ; 20                            ;
; 28                                           ; 7                             ;
; 29                                           ; 12                            ;
; 30                                           ; 8                             ;
; 31                                           ; 6                             ;
; 32                                           ; 6                             ;
; 33                                           ; 3                             ;
; 34                                           ; 2                             ;
; 35                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 11           ; 0            ; 11           ; 0            ; 0            ; 15        ; 11           ; 0            ; 15        ; 15        ; 0            ; 8            ; 0            ; 0            ; 3            ; 0            ; 8            ; 3            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 15        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 15           ; 4            ; 15           ; 15           ; 0         ; 4            ; 15           ; 0         ; 0         ; 15           ; 7            ; 15           ; 15           ; 12           ; 15           ; 7            ; 12           ; 15           ; 15           ; 15           ; 7            ; 15           ; 15           ; 15           ; 15           ; 15           ; 0         ; 15           ; 15           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led2                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led3                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led4                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led5                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led6                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led7                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_in              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; altera_reserved_tck                                  ; altera_reserved_tck                                  ; 1.4               ;
; main_pll|altpll_component|auto_generated|pll1|clk[0] ; main_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.0               ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                 ; Destination Register                                                                                                                                                                                                                                                               ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][223] ; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u124:auto_generated|ram_block1a223~porta_datain_reg0 ; 0.202             ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][38]  ; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u124:auto_generated|ram_block1a38~porta_datain_reg0  ; 0.202             ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]  ; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u124:auto_generated|ram_block1a16~porta_datain_reg0  ; 0.202             ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]  ; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u124:auto_generated|ram_block1a13~porta_datain_reg0  ; 0.202             ;
; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]  ; signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u124:auto_generated|ram_block1a10~porta_datain_reg0  ; 0.202             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[28]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a28~portb_datain_reg0                                                                                                                       ; 0.107             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[22]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a22~portb_datain_reg0                                                                                                                       ; 0.107             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a11~portb_datain_reg0                                                                                                                       ; 0.107             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[27]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a27~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[26]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a26~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[25]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a25~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[24]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a24~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[23]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a23~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[21]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a21~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a15~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[14]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a14~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a13~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                 ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a12~portb_datain_reg0                                                                                                                       ; 0.098             ;
; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                  ; im:im_inst|im_ram:im_ram_function|altsyncram:altsyncram_component|altsyncram_j3s3:auto_generated|altsyncram_rip2:altsyncram1|ram_block3a0~portb_datain_reg0                                                                                                                        ; 0.098             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 19 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20029): Only one processor detected - disabling parallel compilation
Info (119006): Selected device EP4CE22F17C6 for design "mips_ss_v2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: //vmware-host/Shared Folders/Documents/NYU-2/CA/Midterm_YiQin/mips_ss_v2-4_restored/db/altpll_1_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated|wire_pll1_clk[0] port File: //vmware-host/Shared Folders/Documents/NYU-2/CA/Midterm_YiQin/mips_ss_v2-4_restored/db/altpll_1_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'mips_ss_v2.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {main_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {main_pll|altpll_component|auto_generated|pll1|clk[0]} {main_pll|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000       clk_in
    Info (332111): 1000.000 main_pll|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node altpll_1:main_pll|altpll:altpll_component|altpll_1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: //vmware-host/Shared Folders/Documents/NYU-2/CA/Midterm_YiQin/mips_ss_v2-4_restored/db/altpll_1_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node strb_mod:strb_inst|edge_trig11 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/altera_lite/15.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 852
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/altera_lite/15.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 627
        Info (176357): Destination node signal_tap_mod:stp_inst|signal_tap:stp_function|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/altera_lite/15.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 627
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:29
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:26
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (11888): Total time spent on timing analysis during the Fitter is 13.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:38
Info (144001): Generated suppressed messages file /Documents/NYU-2/CA/Midterm_YiQin/mips_ss_v2-4_restored/output_files/mips_ss_v2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1240 megabytes
    Info: Processing ended: Thu Apr 07 00:50:04 2016
    Info: Elapsed time: 00:03:10
    Info: Total CPU time (on all processors): 00:01:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /Documents/NYU-2/CA/Midterm_YiQin/mips_ss_v2-4_restored/output_files/mips_ss_v2.fit.smsg.


