{"patent_id": "10-2021-0137460", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0053976", "출원번호": "10-2021-0137460", "발명의 명칭": "뉴로모픽 메모리 회로 및 그 동작 방법", "출원인": "삼성전자주식회사", "발명자": "김상범"}}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "뉴로모픽 메모리 회로에 있어서,복수의 메모리 셀들(memory cells)을 포함하고,상기 복수의 메모리 셀들의 각각은,입력 신호를 수신시 양단(both ends)에 인가되는(applied) 전압에 기초하여 결정된 임계 스위칭 시간을 가지고,상기 입력 신호를 수신한 시점으로부터 상기 임계 스위칭 시간이 경과하는 경우에 응답하여 상기 입력 신호를출력하는 제1 스위칭 소자;상기 제1 스위칭 소자와 연결되어, 상기 제1 스위칭 소자의 양단에 인가되는 전압을 분배(divide)하는 제1 저항성 메모리 소자(resistive memory element) ; 및상기 임계 스위칭 시간만큼 지연된 상기 입력 신호에 응답하여 출력 신호를 생성하는 시냅스 회로(synapsecircuit)를 포함하는 뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 시냅스 회로는,상기 제1 스위칭 소자 및 상기 제1 저항성 메모리 소자에 연결되는 제2 스위칭 소자; 및상기 제2 스위칭 소자에 연결되는 제2 저항성 메모리 소자를 포함하고,상기 입력 신호에 의해 지시되는 입력 값 및 상기 제2 저항성 메모리 소자의 저항(resistance)에 대응하는 가중치 값 간의 곱 결과에 대응하는 상기 출력 신호를 생성하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀의 임계 스위칭 시간은 다른 메모리 셀의 임계 스위칭 시간과 다른,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 복수의 메모리 셀들 중 같은 입력 라인에 배치된 둘 이상의 메모리 셀들은 같은 입력 신호를 수신하고,상기 둘 이상의 메모리 셀들 중 적어도 하나의 메모리 셀의 임계 스위칭 시간은, 상기 같은 입력 라인의 다른메모리 셀의 임계 스위칭 시간과 다른,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2023-0053976-3-제1항에 있어서,상기 제1 스위칭 소자는,오보닉 임계 스위치 (Ovonic Threshold Switch; OTS), 금속-절연체 전이 물질(MIT material; Metal-InsulatorTransition material)을 포함 하는 스위칭 소자, 금속 이온 전자적 전도물질(Mixed-ionic-electronicconduction material)을 포함하는 스위칭 소자, 및 금속-절연체-금속 스위칭 소자(Metal-insulator-metalswitching element; MIM switching element) 중 하나 또는 둘 이상의 조합을 포함하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 제1 저항성 메모리 소자는,가변 저항기(variable resistor)를 포함하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 제1 저항성 메모리 소자는,상변화 메모리(Phase Change Memory) 소자, 저항변화 메모리(Resistive Random Access Memory; ReRAM) 소자,금속-절연체-금속 적층 가변 저항 소자, 전기 화학 메모리(electrochemical memory) 소자, 전도성 필라멘트 메모리(conductive filament memory) 소자, 커패시터, DRAM(Dynamic RAM), 및 자기 저항 메모리(Magnetic RandomAccess Memory; MRAM) 소자 중 하나 또는 둘 이상의 조합을 포함하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀은,상기 제1 저항성 메모리 소자에 직렬로 연결되는 저항 설정 스위치를 더 포함하는 뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 저항 설정 스위치는,설정 활성화 신호를 수신하는 경우에 응답하여, 입력 라인으로부터 상기 제1 스위칭 소자 및 상기 제1 저항성메모리 소자를 경유하는 상기 제1 저항성 메모리 소자의 저항 설정을 위한 전기적 경로를 형성하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 제1 저항성 메모리 소자의 저항은,상기 입력 라인을 통해 수신되는 저항 설정 신호의 파형, 폭, 주기, 반복횟수, 펄스 간 간격, 및 진폭 중 하나또는 둘 이상의 조합에 기초하여 설정되는,뉴로모픽 메모리 회로.공개특허 10-2023-0053976-4-청구항 11 제1항에 있어서,상기 시냅스 회로의 출력과 연결되는 커패시터; 및상기 시냅스 회로의 출력 및 상기 커패시터와 연결되고, 상기 커패시터에 충전된 전하에 따른 전압 및 임계 전압 간의 비교에 기초하여 뉴런 발화 신호(neuron fire signal)를 출력하는 비교기를 포함하는 뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 커패시터에 충전된 전하는,같은 출력 라인에 연결된 둘 이상의 메모리 셀들의 시냅스 회로 중 활성화된 시냅스 회로에 의해 방전되는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서,상기 제1 저항성 메모리 소자는 저항 설정 라인과 연결되고,상기 제1 저항성 메모리 소자의 저항은 상기 입력 라인 및 상기 저항 설정 라인 중 적어도 한 라인을 통해 수신되는 저항 설정 신호에 응답하여 설정되는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항에 있어서,상기 제1 스위칭 소자의 출력에 연결되는 홀드 커패시터를 더 포함하는 뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 홀드 커패시터는,상기 제1 스위칭 소자가 상기 입력 신호를 수신하는 동안, 상기 제1 스위칭 소자에 인가된 전압을 홀드 전압 이상으로 유지하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제1항에 있어서,상기 제1 스위칭 소자는,상기 입력 신호에 응답하여 상기 제1 스위칭 소자에 인가된 전압이 제1 전압인 경우, 제1 임계 시간만큼 지연된입력 신호를 출력하고,상기 입력 신호에 응답하여 상기 제1 스위칭 소자에 인가된 전압이 상기 제1 전압보다 작은 제2 전압인 경우,상기 제1 임계 시간보다 큰 제2 임계 시간만큼 지연된 입력 신호를 출력하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "공개특허 10-2023-0053976-5-제1항에 있어서,상기 제1 스위칭 소자의 저항이,상기 입력 신호를 수신한 시점으로부터 상기 임계 스위칭 시간이 경과하는 경우, 상기 제1 저항성 메모리 소자의 저항보다 작아지는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제1항에 있어서,상기 제1 스위칭 소자의 저항은,상기 입력 신호를 수신 후 임계 스위칭 시간이 경과한 경우 기본 저항 값으로부터 감소된 저항 값으로변경되고,상기 제1 스위칭 소자에 인가되는 전압이 홀드 전압 미만인 경우 상기 감소된 저항 값으로부터 상기 기본 저항값으로 복귀하는,뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "뉴로모픽 메모리 회로에 있어서,제1 시냅스 회로, 및 상기 제1 시냅스 회로로의 입력 전달을 제1 임계 스위칭 시간만큼 지연시키는 제1 지연 회로를 포함하는 제1 메모리 셀; 및제2 시냅스 회로, 및 상기 제2 시냅스 회로로의 입력 전달을 상기 제1 임계 스위칭 시간과 다른 제2 임계 스위칭 시간만큼 지연시키는 제2 지연 회로를 포함하는 제2 메모리 셀을 포함하는 뉴로모픽 메모리 회로."}
{"patent_id": "10-2021-0137460", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "뉴로모픽 메모리 회로의 동작 방법에 있어서,메모리 셀에서 입력 신호를 수신하는 경우에 응답하여, 상기 입력 신호에 대응하는 전압을 제1 스위칭 소자 및제1 저항성 메모리 소자에 분배하는 단계;상기 입력 신호를 수신한 시점으로부터, 상기 제1 스위칭 소자의 양단에 인가되는 전압에 기초하여 결정된 임계스위칭 시간이 경과하는 경우에 응답하여 상기 입력 신호를 시냅스 회로로 전달하는 단계; 및상기 임계 스위칭 시간만큼 지연된 상기 입력 신호에 응답하여, 상기 시냅스 회로에 의해 출력 신호를 생성하는단계를 포함하는 뉴로모픽 메모리 회로의 동작 방법."}
{"patent_id": "10-2021-0137460", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따른 뉴로모픽 메모리 회로는 복수의 메모리 셀들(memory cells)을 포함하고, 복수의 메모리 셀들의 각각은, 제1 저항성 메모리 소자에 기초한, 양단에 걸리는 전압에 따라 임계 스위칭 시간이 달라지는 제1 스위칭 소자를 통해 지연된 상기 입력 신호에 응답하여 출력 신호를 생성할 수 있다."}
{"patent_id": "10-2021-0137460", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 개시는 뉴로모픽 메모리 회로에 관한 것이다."}
{"patent_id": "10-2021-0137460", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현재 폰노이먼(von Neumann) 컴퓨터 아키텍처에서 프로세서와 메모리 간 방대한 데이터의 잦은 이동은 긴 딜레 이와 큰 전력 소모를 야기하여 칩 성능을 제한시킨다. 현재 소프트웨어 기반의 딥신경망 연산은 고성능 CPU, GPU, ASIC 등의 AI 가속기 하드웨어가 사용되고 있다.뇌신경모사 아키텍처는 데이터가 저장된 메모리 소자의 위치에서 바로 연산을 진행하며 뉴런 회로 간의 연결 강 도(예: 시냅스 가중치)를 메모리 소자에 저장하고 갱신할 수 있다. 뇌신경모사 연산 방식은 인공지능, 빅데이 터, 센서네트워크, 패턴/사물 인식 등에 적용될 수 있다. 뇌신경모사 아키텍쳐는 아날로그 메모리를 사용한 하 드웨어로 구현될 수 있다."}
{"patent_id": "10-2021-0137460", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따른 뉴로모픽 메모리 회로는, 복수의 메모리 셀들(memory cells)을 포함하고, 상기 복수의 메모리 셀들의 각각은, 입력 신호를 수신시 양단(both ends)에 인가되는(applied) 전압에 기초하여 결정된 임계 스위칭 시간을 가지고, 상기 입력 신호를 수신한 시점으로부터 상기 임계 스위칭 시간이 경과하는 경우에 응답하여 상 기 입력 신호를 출력하는 제1 스위칭 소자; 상기 제1 스위칭 소자와 연결되어, 상기 제1 스위칭 소자의 양단에 인가되는 전압을 분배(divide)하는 제1 저항성 메모리 소자(resistive memory element) ; 및 상기 임계 스위칭 시간만큼 지연된 상기 입력 신호에 응답하여 출력 신호를 생성하는 시냅스 회로(synapse circuit)를 포함할 수 있다. 상기 시냅스 회로는, 상기 제1 스위칭 소자 및 상기 제1 저항성 메모리 소자에 연결되는 제2 스위칭 소자; 및 상기 제2 스위칭 소자에 연결되는 제2 저항성 메모리 소자를 포함하고, 상기 입력 신호에 의해 지시되는 입력 값 및 상기 제2 저항성 메모리 소자의 저항(resistance)에 대응하는 가중치 값 간의 곱 결과에 대응하는 상기 출력 신호를 생성할 수 있다. 상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀의 임계 스위칭 시간은 다른 메모리 셀의 임계 스위칭 시 간과 다를 수 있다. 상기 복수의 메모리 셀들 중 같은 입력 라인에 배치된 둘 이상의 메모리 셀들은 같은 입력 신호를 수신하고, 상 기 둘 이상의 메모리 셀들 중 적어도 하나의 메모리 셀의 임계 스위칭 시간은, 상기 같은 입력 라인의 다른 메 모리 셀의 임계 스위칭 시간과 다를 수 있다. 상기 제1 스위칭 소자는, 오보닉 임계 스위치 (Ovonic Threshold Switch; OTS), 금속-절연체 전이 물질(MIT material; Metal-Insulator Transition material)을 포함 하는 스위칭 소자, 금속 이온 전자적 전도물질 (Mixed-ionic-electronic conduction material)을 포함하는 스위칭 소자, 및 금속-절연체-금속 스위칭 소자 (Metal-insulator-metal switching element; MIM switching element) 중 하나 또는 둘 이상의 조합을 포함할 수 있다. 상기 제1 저항성 메모리 소자는, 가변 저항기(variable resistor)를 포함할 수 있다. 상기 제1 저항성 메모리 소자는, 상변화 메모리(Phase Change Memory) 소자, 저항변화 메모리(Resistive Random Access Memory ; ReRAM) 소자, 금속-절연체-금속 적층 가변 저항 소자 , 전기 화학 메모리 (Electrochemcial Random Access Memory; ECRAM) 소자, 전도성 브리지 메모리 (Conductive Bridge RAM; CBRAM) 소자, 커패시터, DRAM(Dynamic RAM), 및 자기 저항 메모리(Magnetic Random Access Memory; MRAM) 소 자 중 하 나 또는 둘 이상의 조합을 포함할 수 있다. 상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀은, 상기 제1 저항성 메모리 소자에 직렬로 연결되는 저항 설정 스위치를 더 포함할 수 있다. 상기 저항 설정 스위치는, 설정 활성화 신호 를 수신하는 경우에 응답하여, 입력 라인으로부터 상기 제1 스위칭 소자 및 상기 제1 저항성 메모리 소자를 경유하는 상기 제1 저항성 메모리 소자의 저항 설정을 위한 전기적 경 로를 형성할 수 있다. 상기 제1 저항성 메모리 소자의 저항은, 상기 입력 라인을 통해 수신되는 저항 설정 신호 의 파형, 폭, 주기, 반복횟수, 펄스 간 간격, 및 진폭 중 하나 또는 둘 이상의 조합에 기초하여 설정될 수 있다. 뉴로모픽 메모리 회로는, 상기 시냅스 회로의 출력과 연결되는 커패시터; 및 상기 시냅스 회로의 출력 및 상기 커패시터와 연결되고, 상기 커패시터에 충전된 전하에 따른 전압 및 임계 전압 간의 비교에 기초하여 뉴런 발화 신호(neuron fire signal)를 출력하는 비교기를 포함할 수 있다. 상기 커패시터에 충전된 전하는, 같은 출력 라인에 연결된 둘 이상의 메모리 셀들의 시냅스 회로 중 활성화된 시냅스 회로에 의해 방전될 수 있다. 상기 제1 저항성 메모리 소자는 저항 설정 라인과 연결되고, 상기 제1 저항성 메모리 소자의 저항은 상기 입력 라인 및 상기 저항 설정 라인 중 적어도 한 라인을 통해 수신되는 저항 설정 신호에 응답하여 설정될 수 있다. 뉴로모픽 메모리 회로는 상기 제1 스위칭 소자의 출력에 연결되는 홀드 커패시터를 더 포함할 수 있다. 상기 홀드 커패시터는, 상기 제1 스위칭 소자가 상기 입력 신호를 수신하는 동안, 상기 제1 스위칭 소자에 인가 된 전압을 홀드 전압 이상으로 유지할 수 있다. 상기 제1 스위칭 소자는, 상기 입력 신호에 응답하여 상기 제1 스위칭 소자에 인가된 전압이 제1 전압인 경우, 제1 임계 시간만큼 지연된 입력 신호를 출력하고, 상기 입력 신호에 응답하여 상기 제1 스위칭 소자에 인가된 전압이 상기 제1 전압보다 작은 제2 전압인 경우, 상기 제1 임계 시간보다 큰 제2 임계 시간만큼 지연된 입력 신호를 출력할 수 있다. 상기 제1 스위칭 소자의 저항이, 상기 입력 신호를 수신한 시점으로부터 상기 임계 스위칭 시간이 경과하는 경 우, 상기 제1 저항성 메모리 소자의 저항보다 작아질 수 있다. 상기 제1 스위칭 소자의 저항은, 상기 입력 신호를 수신 후 임계 스위칭 시간이 경과한 경우 기본 저항 값으로 부터 감소된 저항 값으로 변경되고, 상기 제1 스위칭 소자에 인가되는 전압이 홀드 전압 미만인 경우 상기 감소 된 저항 값으로부터 상기 기본 저항 값으로 복귀할 수 있다. 일 실시예에 따른 뉴로모픽 메모리 회로는, 제1 시냅스 회로, 및 상기 제1 시냅스 회로로의 입력 전달을 제1 임 계 스위칭 시간만큼 지연시키는 제1 지연 회로를 포함하는 제1 메모리 셀; 및 제2 시냅스 회로, 및 상기 제2 시 냅스 회로로의 입력 전달을 상기 제1 임계 스위칭 시간과 다른 제2 임계 스위칭 시간만큼 지연시키는 제2 지연 회로를 포함하는 제2 메모리 셀을 포함할 수 있다. 일 실시예에 따른 뉴로모픽 메모리 회로의 동작 방법은, 메모리 셀에서 입력 신호를 수신하는 경우에 응답하여, 상기 입력 신호에 대응하는 전압을 제1 스위칭 소자 및 제1 저항성 메모리 소자에 분배하는 단계; 상기 입력 신 호를 수신한 시점으로부터, 상기 제1 스위칭 소자의 양단에 인가되는 전압에 기초하여 결정된 임계 스위칭 시간 이 경과하는 경우에 응답하여 상기 입력 신호를 시냅스 회로로 전달하는 단계; 및 상기 임계 스위칭 시간만큼 지연된 상기 입력 신호에 응답하여, 상기 시냅스 회로에 의해 출력 신호를 생성하는 단계를 포함할 수 있다."}
{"patent_id": "10-2021-0137460", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형 태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며,본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다. 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소 를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명 명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함 으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들 을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되 는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한 다. 도 1은 일 실시예에 따른 뉴로모픽 메모리 회로를 도시한다. 일 실시예에 따른 뉴로모픽 메모리 회로는 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀 들은 개별적으로 시냅스 회로를 포함할 수 있다. 복수의 메모리 셀들은 입력 라인들 및 출력 라인들 을 따라 배치될 수 있다. 복수의 메모리 셀들에 포함된 시냅스 회로들도 전술한 입력 라인들 및 출력 라 인들을 따라 어레이 형태로 배열되며, 뉴로모픽 시냅스 어레이라고도 나타낼 수 있다. 뉴로모픽 시냅스 어레이 는 뉴럴 네트워크에서 이전 레이어의 뉴런 회로 및 대상 레이어의 뉴런 회로를 연결하는 크로스바 어레이 형태 로 구현될 수 있다. 뉴럴 네트워크는 각각 복수의 노드들을 가지는 복수의 레이어들을 포함하고, 이전 레이어 는 뉴럴 네트워크에서 대상 레이어의 이전에 연결된 레이어를 나타낼 수 있다. 뉴로모픽 시냅스 어레이는 이전 레이어의 뉴런 회로로부터 출력된 노드 값을 해당하는 뉴런 회로들 간의 연결 강도(예: 시냅스 가중치)에 기초 하여 대상 레이어의 뉴런 회로로 전달할 수 있다. 대상 레이어의 대상 뉴런 회로는, 대상 뉴런 회로에 연결된 이전 레이어의 이전 뉴런 회로들로부터 수신되는 노드 값들 및 가중치 값들에 기초한 가중합에 활성화 함수가 적용된 결과를 수신할 수 있다. 뉴런 회로는 뉴런의 활성화 및/또는 뉴럴 네트워크의 활성화 함수(activation function)를 구현한 회로일 수 있다. 각 시냅스 회로는 입력 신호에 응답하여 출력을 제공할 수 있다. 예를 들어, 같은 입력 라인에 배치된 둘 이상의 메모리 셀들은 같은 입력 신호(예: v1)를 수신하고, 해당 입력 신호에 응답하여 출력을 제공할 수 있다. 같은 출력 라인을 따라 배치된 둘 이상의 메모리 셀들의 출력들은 해당 출력 라인에서 합산될 수 있다. 다시 말해, 같은 출력 라인을 따라 배치된 둘 이상의 메모리 셀들의 각각은 해당하 는 메모리 셀에서 수신된 입력 신호가 지시하는 입력 값 및 해당하는 메모리 셀이 지시하는 가중치의 곱 결과를 제공할 수 있다. 출력 라인의 출력(예: h2)은 해당하는 출력 라인을 따라 배치된 둘 이상의 메모리 셀들에서 수신된 입력 신호가 지시하는 입력 값들 및 가중치 값들의 가중 합 결과일 수 있다. 시냅스 회 로는 예시적으로 시냅스 가소성(plasticity) 및 가중치(weight)를 위한 메모리 소자를 포함할 수 있다. 뉴로 모픽 메모리 회로는 스위치(예: 트랜지스터)를 통해 크로스바 어레이에서 메모리 소자에 접근할 수 있다. 일 실시예에 따른 뉴로모픽 메모리 회로는 개별 메모리 셀에 대해 독립적으로 뉴런 간 발화(fire)를 지연 시킬 수 있다. 예를 들어, 복수의 메모리 셀들 중 적어도 하나의 메모리 셀의 발화 지연 시간( )은 다 른 메모리 셀의 발화 지연 시간과 다를 수 있다. 복수의 메모리 셀들의 각각은 서로 다른 발화 지연 시간 을 가질 수 있다. 예시적으로 도 1은 제1 출력 라인의 출력(h1) 내지 제7 출력 라인의 출력(h7)의 발화 지연이 모두 다르게 나타나는 결과를 도시한다.전술한 뉴로모픽 메모리 회로는 칩으로 구현되어 뉴로모픽 컴퓨팅에 적용될 수 있다. 뉴로모픽 메모리 회 로는 생물의 신경망 에뮬레이션을 통해 뇌과학 및 신경생물학 분야에 적용될 수 있다. 전술한 메모리 셀 별로 독립적으로 설정 가능한 발화 지연 시간에 의해, 뉴로모픽 메모리 회로는 스토캐스틱(stochastic) 및 /또는 무작위적인(random) 부분의 개선된 인식을 위해 구현될 수도 있다. 도 2는 일 실시예에 따른 뉴로모픽 메모리 회로에 포함된 메모리 셀의 예시를 도시한다. 일 실시예에 따른 뉴로모픽 메모리 회로는 복수의 메모리 셀들(memory cells)을 포함할 수 있다. 복수의 메모리 셀 들의 각각은, 지연 회로 및 시냅스 회로를 포함할 수 있다. 도 2는 복수의 메모리 셀들 중 한 메모리 셀의 예시적인 구성을 도시한다. 지연 회로는 시냅스 회로로의 입력 전달을 지연시킬 수 있다. 지연 회로는 제1 스위칭 소자 (SW1) 및 제1 저항성 메모리 소자(Rdelay)를 포함할 수 있다. 제1 스위칭 소자(SW1)는 입력 신호를 수신시 양단(both ends)에 인가되는(applied) 전압에 기초하여 결정된 임 계 스위칭 시간(예: 도 1의 발화 지연 시간)을 가질 수 있다. 제1 스위칭 소자(SW1)의 임계 스위칭 시간은 제1 스위칭 소자(SW1)의 양단에 인가되는 전압에 따라 달라지며, 제1 스위칭 소자(SW1)의 동작은 하기 도 4에서 설 명한다. 제1 스위칭 소자(SW1)는 입력 신호를 수신한 시점으로부터 임계 스위칭 시간이 경과하는 경우에 응답 하여 입력 신호를 출력할 수 있다. 입력 신호는 입력 라인(예: 워드 라인)을 통해 해당 입력 라인에 배치된 메모리 셀에 전달되는 신호로서, 이전 레이어의 뉴런 회로로부터 전달될 수 있다. 제1 저항성 메모리 소자(resistive memory element)(Rdelay)는 제1 스위칭 소자(SW1)와 연결될 수 있다. 예를 들어, 제1 저항성 메모리 소자(Rdelay)는 제1 스위칭 소자(SW1) 및 접지 사이에 직렬로 연결될 수 있다. 제1 저 항성 메모리 소자(Rdelay)는 제1 스위칭 소자(SW1)의 양단에 인가되는 전압을 분배(divide)할 수 있다. 입력 신 호에 대응하는 전압이 제1 스위칭 소자(SW1)의 저항 및 제1 저항성 메모리 소자(Rdelay)의 저항에 기초하여 분배 될 수 있다. 예를 들어, 입력 신호에 대응하는 전압 중 일부 전압이 제1 스위칭 소자(SW1)의 양단에 인가되고, 다른 일부 전압이 제1 저항성 메모리 소자(Rdelay)에 인가될 수 있다. 따라서, 제1 저항성 메모리 소자(Rdelay)의 저항 값 및 제1 스위칭 소자(SW1)의 저항 값에 기초하여 제1 스위칭 소자(SW1)의 양단에 걸리는 전압이 결정될 수 있다. 제1 저항성 메모리 소자(Rdelay)는 가변 저항기(variable resistor)를 포함할 수 있다. 제1 저항성 메모리 소자(Rdelay)는 비휘발성 메모리 소자 및/또는 휘발성 메모리 소자를 포함할 수 있다. 예시적으로 제1 저 항성 메모리 소자(Rdelay)는, 상변화 메모리(Phase Change Memory) 소자, 저항변화 메모리(Resistive Random Access Memory; ReRAM) 소자, 금속-절연체-금속 적층 가변 저항 소자 (Metal-insulator-metal switching element; MIM variable resistor element), 전기 화학 메모리(Electrochemcial Random Access Memory; ECRAM) 소자, 전도성 브리지 메모리 (Conductive Bridge RAM; CBRAM) 소자, 커패시터, DRAM(Dynamic RAM), 및 자기 저 항 메모리(Magnetic Random Access Memory; MRAM) 소자 중 하나 또는 둘 이상의 조합을 포함할 수 있다. 다만, 제1 저항성 메모리 소자(Rdelay)를 전술한 예시로 한정하는 것은 아니고, 저항을 변화시킬 수 있는 다양한 소자가 적용될 수 있다. 제1 저항성 메모리 소자(Rdelay)의 예시적인 저항 설정 동작은 하기 도 3에서 설명한다. 전술한 바와 같이, 제1 저항성 메모리 소자(Rdelay)의 저항에 따라 제1 스위칭 소자(SW1)에 분배되는 전압이 달라 지므로, 제1 스위칭 소자(SW1)의 임계 스위칭 시간도 제1 저항성 메모리 소자(Rdelay)의 저항에 따라 달라질 수 있다. 뉴로모픽 메모리 회로에서 복수의 메모리 셀들 중 적어도 하나의 메모리 셀의 제1 저항성 메모리 소자(Rdelay)의 저항은 다른 메모리 셀의 제1 저항성 메모리 소자(Rdelay)의 저항과 다르게 설정될 수 있다. 따라 서, 메모리 셀 별로 독립적으로 임계 스위칭 시간이 설정될 수 있다. 시냅스 회로(synapse circuit)는 지연 회로에 의해 지연된 입력 신호를 수신할 수 있다. 시냅스 회 로는 임계 스위칭 시간만큼 지연된 입력 신호에 응답하여 출력 신호를 생성할 수 있다. 예시적으로 시냅 스 회로는 입력 신호에 의해 지시되는 입력 값 및 시냅스 회로에 의해 지시되는 가중치 값 간의 곱 결과를 제공하는 곱셈기(multiplier)일 수 있다. 시냅스 회로는 제2 스위칭 소자(SW2) 및 제2 저항성 메 모리 소자(Rweight)를 포함할 수 있다. 제2 스위칭 소자(SW2)는 제1 스위칭 소자(SW1) 및 제1 저항성 메모리 소자(Rdelay)에 연결될 수 있다. 제2 스위 칭 소자(SW2)는 예시적으로 트랜지스터를 포함할 수 있다. 트랜지스터의 게이트가 제1 스위칭 소자(SW1) 및 제 1 저항성 메모리 소자(Rdelay)와 연결될 수 있다. 제2 저항성 메모리 소자(Rweight)는 제2 스위칭 소자(SW2)에 연결될 수 있다. 예를 들어, 제2 저항성 메모리 소 자(Rweight)는 출력 라인 및 제2 스위칭 소자(SW2) 사이에 직렬로 연결될 수 있다. 제2 저항성 메모리 소자 (Rweight)는 메모리 셀에 의해 지시되는 가중치에 대응하는 저항 값을 저장하는 비휘발성 메모리 소자(예: 상변화 메모리소자, 및 저항변화형 메모리 소자)를 포함할 수 있다. 시냅스 회로는, 입력 신호에 의해 지시되는 입력 값 및 제2 저항성 메모리 소자(Rweight)의 저항 (resistance)에 대응하는 가중치 값 간의 곱 결과에 대응하는 출력 신호를 생성할 수 있다. 출력 신호는 예시 적으로 입력 신호에 의해 활성화된 제2 스위칭 소자(SW2) 및 제2 저항성 메모리 소자(Rweight)를 통과하여 흐르는 전류일 수 있다. 일 실시예에 따르면, 뉴로모픽 메모리 회로의 제1 메모리 셀은 제1 시냅스 회로, 및 제1 시냅스 회로로의 입력 전달을 제1 임계 스위칭 시간만큼 지연시키는 제1 지연 회로를 포함할 수 있다. 뉴로모픽 메모리 회로 의 제2 메모리 셀은 제2 시냅스 회로, 및 제2 시냅스 회로로의 입력 전달을 제1 임계 스위칭 시간과 다른 제2 임계 스위칭 시간만큼 지연시키는 제2 지연 회로를 포함할 수 있다. 복수의 메모리 셀들 중 적어도 하나의 메모리 셀의 임계 스위칭 시간은 다른 메모리 셀의 임계 스위칭 시간과 다를 수 있다. 복수의 메모리 셀들 중 같은 입력 라인에 배치된 둘 이상의 메모리 셀들은 같은 입력 신호를 수 신할 수 있다. 둘 이상의 메모리 셀들 중 적어도 하나의 메모리 셀의 임계 스위칭 시간은, 같은 입력 라인의 다른 메모리 셀의 임계 스위칭 시간과 다를 수 있다. 메모리 셀들의 제1 저항성 메모리의 저항이 다를 경우, 제1 스위칭 소자의 임계 스위칭 시간도 다를 수 있다. 따라서, 둘 이상의 메모리 셀들이 같은 입력 라인에서 같은 입력 신호를 수신하더라도, 서로 다른 발화 지연 시간으로 출력을 제공할 수도 있다. 도 3은 일 실시예에 따른 뉴로모픽 메모리 회로에 포함된 메모리 셀의 다른 예시를 도시한다. 뉴로모픽 메모리 회로(예: 도 2의 뉴로모픽 메모리 회로)에서 복수의 메모리 셀들 중 적어도 하나의 메모리 셀(예: 도 2의 메모리 셀)은, 제1 저항성 메모리 소자(Rdelay)에 직렬로 연결되는 저항 설정 스 위치(SWR)를 포함할 수 있다. 입력 라인, 출력 라인, 및 시냅스 회로는 도 2에서 전술한 바와 같다. 예를 들어, 저항 설정 스위치(SWR)는 제1 저항성 메모리 소자(Rdelay) 및 접지 사이에 직렬로 연결될 수 있다. 저항 설정 스위치(SWR)는 예시적으로 트랜지스터일 수 있고, 저항 설정 스위치(SWR)의 게이트는 저항 설정 라인 과 연결될 수 있다. 뉴로모픽 메모리 회로는 저항 설정 스위치(SWR)의 활성화를 통해 지연 회로 (예: 도 2의 지연 회로)의 제1 저항성 메모리 소자(Rdelay)의 저항을 설정할 수 있다. 일 실시예에 따르면 뉴로모픽 메모리 회로는 제1 저항성 메모리 소자(Rdelay)의 저항 설정이 요구되는 경우, 저항 설정 스위치(SWR)에 설정 활성화 신호를 인가할 수 있다. 저항 설정 스위치(SWR)는 저항 설정 라인을 통해 설정 활성화 신호를 수신할 수 있다. 설정 활성화 신호는 제1 저항성 메모리 소자(Rdelay)의 저항 설정을 활성화하기 위한 저항 설정 스위치(SWR)를 턴온하거나 턴오프하는 제어 신호일 수 있다. 저항 설정 스위치(SW R)는 설정 활성화 신호를 수신하는 경우에 응답하여, 입력 라인으로부터 제1 스위칭 소자(SW1) 및 제1 저항성 메모리 소자(Rdelay)를 경유하는 제1 저항성 메모리 소자(Rdelay)의 저항 설정을 위한 전기적 경로를 형성할 수 있다. 저항 설정을 위한 전기적 경로를 따라 저항 설정 신호(예: 펄스 신호)가 입력 라인을 통해 제1 저항성 메모리 소자(Rdelay)에 인가될 수 있다. 제1 저항성 메모리 소자(Rdelay)에 인가되는 저항 설정 신호에 따라, 제1 저항성 메모리 소자(Rdelay)의 저항이 설정 및/또는 프로그래밍될 수 있다. 제1 저항성 메모리 소자(Rdelay)의 저항은, 입력 라인을 통해 수신되는 저항 설정 신호의 파형, 폭, 주기, 반복횟수, 펄스 간 간격, 및 진폭 중 하나 또는 둘 이상의 조합에 기초하여 설정될 수 있다. 저항 설정 신호의 펄스는 제1 저항성 메모리 소자(Rdelay)의 종류에 따라 결정될 수 있다. 예를 들어, 제1 저항성 메모리 소자(Rdelay)가 상변화 메모리 소자인 경우, 펄스 폭이 길고 진폭이 작은 펄스를 가지는 저항 설정 신호에 응답하여 제1 저항성 메모리 소자(Rdelay)의 저항이 감소될 수 있다. 반대로, 펄스 폭이 짧고 진폭이 큰 펄스를 가지는 저 항 설정 신호에 응답하여 제1 저항성 메모리 소자(Rdelay)의 저항이 증가될 수 있다. 다만, 저항 설정 신호가 입 력 라인을 통해 제공되는 것으로 한정하는 것은 아니고, 후술하는 도 7에서와 같이 저항 설정 라인을 통해 제공될 수도 있다. 일 실시예에 따른 뉴로모픽 메모리 회로에서는 개별 시냅스 연결 간의 발화 지연이 조절되므로, 생체신경 의 미세동작을 모사한 동작 및/또는 연산을 수행할 수 있다. 뉴로모픽 메모리 회로는 고집적이 가능한 아 날로그 소자 및 스위칭 소자로 설계될 수 있고, 고밀도의 시냅틱 어레이로서 구현될 수 있다. 뉴로모픽 메모리 회로의 지연 회로는 CMOS기반 딜레이 회로보다 면적대비 증가된 효율을 가질 수 있다. 도 4 및 도 5는 일 실시예에 따른 제1 스위칭 소자의 동작을 설명한다. 일 실시예에 따르면 제1 스위칭 소자(SW1)는 입력 라인을 통해 입력 신호를 수신할 수 있다. 제1 스위칭 소자(SW1)는 전술한 바와 같이 양단(both ends)에 인가되는(applied) 전압 VSW1에 기초하여 결정된 임계 스위칭 시간을 가질 수 있다. 제1 스위칭 소자(SW1)의 저항은, 제1 스위칭 소자(SW1)가 입력 신호를 수신한 시점으로부터 임계 스위칭 시간이 경과하기 전까지, 제1 저항성 메모리 소자(Rdelay)의 저항보다 클 수 있다. 제1 스위칭 소자(SW1)의 양단에 걸리 는 전압 VSW1이 상대적으로 큰 값을 가지고, 제1 스위칭 소자(SW1)의 출력 전압 Vgate가 상대적으로 작은 값을 가 질 수 있다. 제1 스위칭 소자(SW1)의 저항은 입력 신호를 수신한 시점으로부터 임계 스위칭 시간이 경과하는 경우, 제1 저항 성 메모리 소자의 저항보다 작아질 수 있다. 임계 스위칭 시간이 경과한 후, 제1 스위칭 소자(SW1)의 저항은 급격히 감소하고, 출력 라인과 연결된 제2 스위칭 소자(SW2)인 트랜지스터의 게이트 전압이 상승할 수 있다. 전압 분배에 따라 입력 신호에 대응하는 전압(예: 워드 라인 전압 VWL) 중 제1 스위칭 소자(SW1)의 양단에 인가 되는 전압 VSW1이 감소될 수 있다. 따라서, 제1 스위칭 소자(SW1)에서 출력되는 전압 Vgate이 증가함으로써, 입 력 신호가 시냅스 회로로 전달될 수 있다. 예를 들어, 제1 스위칭 소자(SW1)에서 출력되는 전압 Vgate이 제2 스 위칭 소자(SW2)인 트랜지스터의 임계 전압보다 높아짐으로써 입력 신호가 시냅스회로로 전달될 수 있다. 시냅 스 회로는 임계 스위칭 시간만큼 지연된 입력 신호에 응답하여 출력을 제공하고, 뉴로모픽 메모리 회로는 같은 출력 라인에 연결된 메모리 셀들의 시냅스 회로의 출력의 가중합에 따라 뉴런 발화(fire)를 출력할 수 있다. 다시 말해, 임계 스위칭 시간만큼 뉴런 발화가 지연될 수 있다. 예시적으로 제1 스위칭 소자(SW1)는, 오보닉 임계 스위치(Ovonic Threshold Switch; OTS), 금속-절연체 전이 물질(MIT material; Metal-Insulator Transition material)을 포함하는 스위칭 소자, 금속 이온 전자적 전도물 질(Mixed-ionic-electronic conduction material)을 포함하는 스위칭 소자, 및 금속-절연체-금속 스위칭 소자 (metal-insulator-metal switching element; MIM switching element) 중 하나 또는 둘 이상의 조합을 포함할 수 있다. 오보닉 임계 스위치는, 예를 들어, 칼코제나이드 계열(예: GeSe), 또는 Nb (Niobium), Ta(Tantalum), 및 V(Vanadium) 중 하나의 산화물 소자를 포함할 수 있다. 전술한 바와 같이, 임계 스위칭 시간은 제1 스위칭 소자(SW1)의 저항이 제1 저항으로부터 제2 저항으로 전이 (transition)하는데 소요되는 시간에 대응할 수 있다. 제2 저항은 제1 저항보다 작을 수 있다. 전술한 바와 같이 제1 스위칭 소자(SW1)의 임계 스위칭 시간은 제1 스위칭 소자(SW1)의 양단에 걸리는 전압에 의존하여 달라 질 수 있다. 제1 스위칭 소자(SW1)의 양단에 걸리는 전압이 클수록, 임계 스위칭 시간이 짧아질 수 있다. 반 대로, 제1 스위칭 소자(SW1)의 양단에 걸리는 전압이 작을수록, 임계 스위칭 시간은 길어질 수 있다. 전술한 바와 같이, 제1 저항성 메모리 소자(Rdelay)의 저항 크기에 따라 제1 스위칭 소자(SW1)의 양단에 인가되는 전압이 달라지므로, 제1 저항성 메모리 소자(Rdelay)의 저항 크기에 의해 제1 스위칭 소자(SW1)의 저항 천이의 발생이 지 연되거나 촉진될 수 있다. 예를 들어, 제1 스위칭 소자(SW1)는, 입력 신호에 응답하여 제1 스위칭 소자(SW1)에 인가된 전압이 제1 전압인 경우, 제1 임계 시간만큼 지연된 입력 신호를 출력할 수 있다. 제1 스위칭 소자(SW1)는 입력 신호에 응답 하여 제1 스위칭 소자(SW1)에 인가된 전압이 제1 전압보다 작은 제2 전압인 경우, 제1 임계 시간보다 큰제2 임계 시간만큼 지연된 입력 신호를 출력할 수 있다. 하기 도 5에서 입력 신호가 사각 파형인 예시와 삼각 파형인 예시에서 제1 스위칭 소자(SW1)의 양단에 걸리는 전압 VSW 및 제1 스위칭 소자(SW1)의 출력 전압 Vgate의 시간 경과에 따른 변화를 설명한다. 도 5에서는 입력 라인을 통해 사각 파형의 펄스를 수신한 제1 스위칭 소자(SW1)의 출력 전압 및 양단 간에 걸리는 전압을 나타낼 수 있다. 예를 들어, 제1 스위칭 소자(SW1)에 인가된 전압이 제1 전압(VSW1,1)(예: 상대적으로 높은 전압)인 경우, 제1 스위칭 소자(SW1)는 제1 출력 전압(Vgate,1)을 출력할 수 있다. 다른 예를 들어, 제1 스위칭 소자(SW1)에 인가된 전압이 제2 전압(VSW1,2)(예: 상대적으로 낮은 전압)인 경우, 제1 스위칭 소자(SW1)는 제2 출력 전압(Vgate,2)을 출력할 수 있다. 제1 전압(VSW1,1)이 제2 전압(VSW1,2)보다 높은 경우, 도 5 에 도시된 바와 같이, 제1 전압(VSW1,1)이 인가된 제1 스위칭 소자(SW1)는 제2 전압(VSW1,2)이 인가된 제1 스위칭 소자(SW1)보다 짧은 임계 스위칭 시간을 가질 수 있다. 다시 말해, 제2 출력 전압(Vgate,2)의 전이가 제1 출력 전압(Vgate,1)의 전이보다 늦을 수 있다. 또한, 도 5에서는 입력 라인을 통해 삼각 파형의 펄스를 수신한 제1 스위칭 소자(SW1)의 출력 전압 및 양 단 간에 걸리는 전압도 나타낼 수 있다. 펄스의 파형 형태와 무관하게, 제1 스위칭 소자(SW1)의 양단에 걸리는 전압이 증가할수록, 제1 스위칭 소자(SW1)의 임계 스위칭 시간이 감소할 수 있다. 따라서, 뉴로모픽 메모리 회로는, 제1 스위칭 소자(SW1)의 양단에 인가되는 전압에 따라 임계 스위칭 시간을 조 절할 수 있다. 전술한 바와 같이, 제1 스위칭 소자(SW1)의 임계 스위칭 시간은 직렬로 연결된 제1 저항성 메모 리 소자의 가변저항을 조절함으로써 미세 조정될 수 있다. 참고로 본 명세서에서는 제1 스위칭 소자(SW1)가 양단에 걸리는 전압에 의해 임계 스위칭 시간이 변화하는 예시 를 주로 설명하였으나, 이로 한정하는 것은 아니다. 제1 스위칭 소자(SW1)는 양단에 걸리는 전압에 의해 스위 칭 특성이 변화하는 소자일 수 있다. 예를 들어, 제1 스위칭 소자(SW1)의 양단에 걸리는 전압에 의해, 제1 스 위칭 소자(SW1)의 임계 스위칭 시간, 스위칭 확률, 및 턴오프 시간 중 하나 또는 둘 이상의 조합이 달라질 수 있다. 스위칭 확률은 제1 스위칭 소자(SW1)의 턴온이 유발되는 확률을 나타낼 수 있다. 턴오프 시간은 제1 스 위칭 소자(SW1)가 턴온된 후 다시 턴오프될 때까지 소요되는 시간을 나타낼 수 있다. 도 6은 일 실시예에 따른 뉴로모픽 메모리 회로가 스파이킹 뉴럴 네트워크(SNN; spiking neural network)로 구 현된 예시를 설명한다. 일 실시예에 따르면 뉴로모픽 메모리 회로는 커패시터 및 비교기를 더 포함하는, 스파이크 기반 뉴럴 네트워크 회로로 구현될 수 있다. 커패시터 및 비교기는 포스트 시냅스 회로라고도 나타낼 수 있다. 도 6에서는 한 출력 라인에 대응하는 커패시터 및 비교기가 도시되었으며, 해당 출력 라인에 둘 이상의 메모리 셀들이 해당 출력 라인에 대응하는 커패시터 및 비교기에 연결될 수 있다. 커패시터는 시냅스 회로의 출력과 연결될 수 있다. 커패시터에 충전된 전하는 멤브레인 포텐셜에 대 응할 수 있다. 커패시터에 충전된 전하는 시냅스 회로에 포함된 제2 스위칭 소자(SW2)의 활성화시 형성되 는 경로를 따라 접지로 이동될 수 있다. 커패시터에 충전된 전하는, 같은 출력 라인에 연결된 둘 이 상의 메모리 셀들의 시냅스 회로 중 활성화된 시냅스 회로에 의해 방전될 수 있다. 다시 말해, 커패시터 에 충전된 전하는 입력 신호를 수신한 제2 스위칭 소자(SW2) 및 가중치에 대응하는 제2 저항성 메모리 소자 (Rweight)에 의해 유도되는 전류를 통해 방전될 수 있다. 한 출력 라인에 배치된 둘 이상의 메모리 셀들의 출력 결과에 따라 방전된 커패시터의 전압은 해당 출력 라인에 대한 입력 값들 및 가중치 값들의 가중 합에 대 응할 수 있다. 비교기는 시냅스 회로의 출력 및 커패시터와 연결될 수 있다. 비교기는 커패시터에 충전 된 전하에 따른 전압 및 임계 전압(Vth) 간의 비교에 기초하여 뉴런 발화 신호 (neuron fire signal)를 출력할 수 있다. 비교기는 전술한 커패시터에 충전된 전하에 따른 전압이 임계 전압(Vth) 미만인 경우에 응 답하여 전술한 뉴런 발화 신호를 출력할 수 있다. 뉴런 발화 신호는 다음 레이어의 뉴런 회로로 전달될 수 있 다. 다만, 도 6은 예시적인 LIF(Leaky Integrated-and-Fire) 모델에 따른 회로 구현으로서 이로 한정하는 것 은 아니다. 다양한 뉴로모픽 크로스바 어레이의 신호 전달 방식이 일 실시예에 따른 뉴로모픽 메모리 회로 로 구현될 수 있다.도 7은 일 실시예에 따른 뉴로모픽 메모리 회로에서 추가 스위치 없이 제1 저항성 메모리 소자의 저항을 설정하 는 구조를 도시한다. 일 실시예에 따른 뉴로모픽 메모리 회로의 메모리 셀에서, 지연 회로의 제1 저항성 메모리 소자 (Rdelay)는 저항 설정 라인과 연결될 수 있다. 도 4에 도시된 예시와 달리, 도 7에서는 별도 스위치 없이, 제1 저항성 메모리 소자(Rdelay)가 저항 설정 라인과 연결될 수 있다. 지연 회로, 시냅스 회로, 및 출력 라인은 전술한 바와 같다. 도 7에 도시된 구조에서, 단위 메모리 셀의 구현을 위한 면적이 감소 될 수 있다. 제1 저항성 메모리 소자(Rdelay)의 저항은 입력 라인 및 저항 설정 라인 중 적어도 한 라인을 통해 수 신되는 저항 설정 신호에 응답하여 설정될 수 있다. 예를 들어, 뉴로모픽 메모리 회로는 입력 라인 으로 인가되는 펄스 및/또는 저항 설정 라인으로 인가된 펄스 중 적어도 하나를 통해 제1 저항성 메모리 소자(Rdelay)의 저항을 프로그래밍할 수 있다. 제1 저항성 메모리 소자(Rdelay)의 저항을 설정하는 펄스의 예시는 도 3에서 설명한 바와 같다. 도 8 및 도 9은 일 실시예에 따른 뉴로모픽 메모리 회로에서 제1 스위칭 소자의 턴온 시간을 연장하는 커패시터 를 설명한다. 일 실시예에 따르면 뉴로모픽 메모리 회로(800, 900)의 메모리 셀(810, 910)은 제1 스위칭 소자(SW1)의 출력에 연결되는 홀드 커패시터(880, 980)를 더 포함할 수 있다. 홀드 커패시터(880, 980)는 제1 스위칭 소자(SW1) 및 접지 사이에 직렬로 연결될 수 있다. 홀드 커패시터(880, 980)는, 제1 스위칭 소자(SW1)가 입력 라인(801, 901)으로부터 입력 신호를 수신하는 동안, 제1 스위칭 소자(SW1)에 인가된 전압을 홀드 전압 이상으로 유지할 수 있다. 도 8은 도 3에 도시된 뉴로모픽 메모리 회로에 홀드 커패시터가 추가된 예시이고, 도 9는 도 7에 도시된 뉴로모픽 메모리 회로 에 홀드 커패시터가 추가된 예시를 도시한다. 지연 회로(811, 911), 시냅스 회로(812, 912), 출력 라인 (802, 902), 및 저항 설정 라인(803, 903)은 도 3 및 도 7에서 전술한 바와 같다. 제1 스위칭 소자(SW1)의 후단에 연결된 홀드 커패시터(880, 980)에 의해, 제1 스위칭 소자(SW1)의 저항 전이가 발생한 후 제1 스위칭 소자(SW1)의 양단에 걸리는 전압의 급격한 변화가 방지될 수 있다. 급격한 전압 강하가 발생할 경우, 제1 스위칭 소자(SW1)가 턴오프될 수 있다. 홀드 커패시터(880, 980)에 의해 제1 스위칭 소자 (SW1)의 출력 전압(Vgate)이 비교기의 임계 전압(Vth)보다 높게 유지될 수 있다. 따라서, 홀드 커패시터(880, 980)는 입력 라인(801, 901)을 통해 수신되는 전압 펄스의 진행 동안, 오실레이팅(oscillating) 현상을 방지하 고, 제1 스위칭 소자(SW1)의 턴온 시간을 연장함으로써, 입력 신호를 보다 온전한 형태로 시냅스 회로(812, 912)에 전달할 수 있다. 시냅스 회로(812, 912)로의 입력 신호 전달이 완료된 후, 제1 스위칭 소자(SW1)의 저항은 복원될 수 있다. 예 를 들어, 제1 스위칭 소자(SW1)의 저항은, 입력 신호를 수신 후 임계 스위칭 시간이 경과한 경우 기본 저항 값 으로부터 감소된 저항 값으로 변경될 수 있다. 제1 스위칭 소자(SW1)의 저항은 제1 스위칭 소자(SW1)에 인가되 는 전압이 홀드 전압 미만인 경우 감소된 저항 값으로부터 기본 저항 값으로 복귀할 수 있다. 도 10은 일 실시예에 따른 뉴로모픽 메모리 회로의 동작 방법을 도시한 흐름도이다. 우선, 단계에서 뉴로모픽 메모리 회로는 메모리 셀에서 입력 신호를 수신하는 경우에 응답하여, 입력 신 호에 대응하는 전압을 제1 스위칭 소자 및 제1 저항성 메모리 소자에 분배할 수 있다. 전술한 바와 같이, 제1 스위칭 소자의 스위칭 특성(예: 임계 스위칭 시간)은 양단에 걸리는 전압에 따라 변경될 수 있다. 제1 스위칭 소자의 임계 스위칭 시간은 양단에 전압이 인가된 후 제1 스위칭 소자의 저항이 기본 저항 값으로부터 감소된 저항 값으로 전이하는데 소요되는 시간을 나타낼 수 있다. 그리고 단계에서 제1 저항성 메모리 소자의 저항에 의해 결정된 임계 스위칭 시간이 경과하기 전까지, 제 1 스위칭 소자의 저항이 기본 저항 값을 유지할 수 있다. 이어서 단계에서 제1 스위칭 소자가 입력 신호를 수신한 시점으로부터 임계 스위칭 시간이 경과시, 제1 스위칭 소자의 저항이 감소된 저항 값으로 변경될 수 있다. 감소된 저항 값은 기본 저항 값보다 작을 수 있다. 그리고 단계에서 지연 회로는 입력 신호를 시냅스 회로로 전달할 수 있다. 예를 들어, 지연 회로의 제1 스위칭 소자는 입력 신호를 수신한 시점으로부터, 제1 스위칭 소자의 양단에 인가되는 전압에 기초하여 결정된 임계 스위칭 시간이 경과하는 경우에 응답하여 입력 신호를 시냅스 회로로 전달할 수 있다. 제1 스위칭 소자는 단계에서 감소된 저항 값으로 전이 발생 후, 시냅스 회로로 입력 신호를 제공할 수 있다. 예를 들어, 제 1 스위칭 소자에서 출력되는 전압 Vgate이 증가하면서 제2 스위칭 소자인 트랜지스터의 임계전압보다 높아지는 경 우에 응답하여, 입력 신호가 시냅스 회로로 전달될 수 있다. 이어서 단계에서 뉴로모픽 메모리 회로의 시냅스 회로는 임계 스위칭 시간만큼 지연된 입력 신호에 응답 하여, 시냅스 회로에 의해 출력 신호를 생성할 수 있다. 시냅스 회로에 의해 생성된 출력 신호는, 예시적으로, 멤브레인에 대응하여 구현된 커패시터에 충전된 전하를 방전시키는 전류 신호일 수 있다. 그리고 단계에서 뉴로모픽 메모리 회로의 비교기는 시냅스 회로의 출력에 기초하여 뉴런 발화 신호의 전 달 여부를 결정할 수 있다. 뉴로모픽 메모리 회로는 크로스바 어레이 회로를 포함하고, 비교기는 크로스바 어 레이 회로의 주변 회로일 수 있다. 예를 들어, 도 6에서 전술한 바와 같이 포스트 시냅스 회로 중 일부로 구현 된 비교기는 커패시터의 전압 및 임계 전압을 비교한 결과에 기초하여, 뉴런 발화 신호의 출력 여부를 결정할 수 있다. 이어서 단계에서 제1 스위칭 소자의 저항이 기본 저항 값으로 복귀할 수 있다. 전술한 단계에서 제1 스위칭 소자를 경유하여 입력 신호가 시냅스 회로로 전달된 후, 제1 스위칭 소자의 양단에 걸리는 전압이 홀드 전압 미만으로 감소될 수 있다. 다만, 뉴로모픽 메모리 회로의 동작을 도 10에서 전술한 바로 한정하는 것은 아니며, 뉴로모픽 메모리 회로는 도 1 내지 도 9에서 전술한 동작들 중 하나 또는 둘 이상의 조합을 병렬적으로 및/또는 시계열적으로 수행할 수 있다. 이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨 어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들 어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마 이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리 케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처 리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만,"}
{"patent_id": "10-2021-0137460", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하 나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단 독으로 또는 조합하여 저장할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구 성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하 도록 구성될 수 있으며, 그 역도 마찬가지이다."}
{"patent_id": "10-2021-0137460", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2021-0137460", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시예에 따른 뉴로모픽 메모리 회로를 도시한다. 도 2는 일 실시예에 따른 뉴로모픽 메모리 회로에 포함된 메모리 셀의 예시를 도시한다. 도 3은 일 실시예에 따른 뉴로모픽 메모리 회로에 포함된 메모리 셀의 다른 예시를 도시한다. 도 4 및 도 5는 일 실시예에 따른 제1 스위칭 소자의 동작을 설명한다. 도 6은 일 실시예에 따른 뉴로모픽 메모리 회로가 스파이킹 뉴럴 네트워크(SNN; spiking neural network)로 구 현된 예시를 설명한다. 도 7은 일 실시예에 따른 뉴로모픽 메모리 회로에서 추가 스위치 없이 제1 저항성 메모리 소자의 저항을 설정하 는 구조를 도시한다. 도 8 및 도 9은 일 실시예에 따른 뉴로모픽 메모리 회로에서 제1 스위칭 소자의 턴온 시간을 연장하는 커패시터 를 설명한다. 도 10은 일 실시예에 따른 뉴로모픽 메모리 회로의 동작 방법을 도시한 흐름도이다."}
