應用於多重標準無線通訊系統之低功率同步器 IC 設計 
“A low power synchronizer for multi-standard wireless communication systems” 
計畫編號：NSC95-2221-E-194-093-MY2 
執行期間：95 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：朱元三 中正大學電機工程系教授 
 
一、 中文摘要 
在3G系統逐漸的開通以及無線網路的積
極發展之下。單一行動設備同時能使用在3G
以及無線網路的需求會越來越高。3G主要有兩
大系統WCDMA以及CDMA2000，台灣、日
本、南韓是同時開放了兩種系統使用執照，而
無線網路近年來的發展是越來越蓬勃了。由於
3G以及802.11g主要是運用了CDMA的技術，
所以在碼同步硬體的設計上有共通的部分。本
設計主要是用來完成行動設備與基地台或無
線網路存取點之間碼同步的工作，完成碼同步
之後系統才能夠接續完成系統的同步。在3G
系統中所使用的虛擬亂碼長度都很長，需要獨
立設計硬體來完成，無法單獨的使用單一處理
器來完成相關性的偵測。所以本計畫設計及製
作一晶片符合WCDMA、CDMA2000、802.11g
行動設備與基地台或無線網路存取點之間的
同 步 器 。 以 WCDMA 系 統 為 主 ， 加 入
CDMA2000及802.11g的同步，其面積只增加了
4.52%。我們也加入了三種低功率的技術，讓
我們所設計的碼同步電路在執行時，WCDMA
系統可降低57.37%功率消耗，執行CDMA2000
系統時可降低6.06%功率消耗，而802.11g系統
同步時降低了84.69%功率消耗。 
此一同步電路工作電壓是 1.2V、以 TSMC 
0.13um Mixed Signal (1P8M) CMOS 製程製
作、晶片面積(包含 PAD)為 2100 * 2100μm2 。 
英文摘要 
Gradually emergent of 3G mobile 
communication system and wireless LAN 
constructive developed, the future of having a 
combination of 3G mobile systems and wireless 
LAN into an user equipment is expected. There 
are two major standards (WCDMA, CDMA2000) 
in 3G. In Taiwan, Japan and Korea, these two 
kinds of license has opened to use concurrently. 
Recently, wireless LAN is becoming more and 
more common. Since 3G and 802.11g are based 
on the same CDMA technology, thus there is a 
common part in the design of code 
synchronization hardware. Primarily, our design 
is to achieve the code synchronization between 
user equipment and base station or wireless LAN 
access point. The length of the pseudo-noise 
code in 3G is very long, so a unique hardware is 
needed to fulfill the requirements. Based on the 
hardware of WCDMA, our design only increases 
4.52% gate counts while adding CDMA2000 and 
802.11g systems. We add three low power 
techniques into the design. In WCDMA 
  
三、 研究方法及成果 
之前排定的工作進度，如下表所示: 
 
 
目前進度:  
同步演算法之相關知識已全數研讀完畢，同步
器之架構設計亦已完成。計劃相關進度詳細敘
述如下: 
 
（一） 已完成應用於寬頻分碼多工通訊系統
(WCDMA)之階層式無逗里德所羅門
解碼器之晶片下線。 
 
    本設計所提出的-階層式無逗里德所羅門
電路(Adaptive hierarchical CFRS decoder)。其
為寬頻分碼多工系統三階段碼同步中，在第二
階段依序獲得15個次要同步碼後，為了完成
Frame boundary及Scrambling code group的判
定，所設計的解碼電路。 
 
    電路設計是以階層平行化架構
（ Hierarchical parallel architecture）觀念來設
計。此架構能超快速完成解碼程序，亦能用較
慢速度(使用較少硬體，較低功率消耗)以滿足
各種同步演算法的需求。相對於心脈收縮陣列
式架構[12]，本設計所提出的階層平行化架
構，能夠擁有更高速的解碼速度( 22 vs. 94 
cycles )，且比心脈收縮陣列式架構耗費更小面
積(實際比較 gate count 數，不到其 1/4，且不
需使用 ROM 儲存 64 組 CFRS codeword )。同
時可配置化的設計，能夠讓使用者依照對不同
的解碼需求，在速度和硬體功率消耗上找出最
佳的平衡點。 
如圖 3 所示，此解碼電路由數個元件組
成：移位暫存器（Shift Register），係數多工
器(Coefficient mux) ，處理單元陣列
（Processing Element array, PE array），邊界處
理單元群組（Boundary Processing Element 
group, BPE group），組別多工器(Group index 
mux) ，循環位移計數器(Cyclic shift counter)。 
 
圖 3:階層式無逗里德所羅門解碼器電路架構 
 
整個解碼流程為，將收到的無逗式里德所
羅門碼輸入移位暫存器。移位暫存器產生 15
種循環位移之組合，並將這些循環位移組合輸
入 64 列之處理單元陣列。處理單元陣列將會
對這 15 種循環位移和 64 組係數碼作相關比
對。每一列針對一組可能的無逗式里德所羅門
碼作比對，再由邊界處理單元群組以兩兩相比
的方式找出各個列中最大的循環位移及別。最
後輸出即是解碼結果，其用來完成 Frame 
boundary 及 Scrambling code group 的判定。 
(6) CFRS decoder : 如前所述，用來完成
WCDMA 之 Frame boundary 及 Scrambling 
code group 的判定。 
(7) Ballot : 執行投票功能以找出WCDMA 
CPICH傳送之擾亂碼。 
    而三個系統的同步流程圖分別如下: 
WCDMA (圖5，圖6，圖7)，CDMA2000 (圖8)，
802.11g(圖9) 
由圖5可得知在做首要同步碼同步時整個
相關器陣列256個全部串接起來，幾乎整個相
關器陣列都在動作，所以大概可以推測做首要
同步碼同步時功率的消耗在相關器陣列部分
會佔有很大的一部份。在功率計算電路中執行
非同調結合，而在累加電路部分是唯一有執行
累加的程序，最後在峰值偵測電路中輸出最大
功率值出現的時間點，即可回推出時槽邊界。 
 
圖 5:WCDMA 首要同步碼同步流程圖 
 
     在圖6中可得知在做次要同步碼同步時，
整個相關器陣列中只有第一列16個相關器在
執行主動相關模式的運算，當執行的長度到了
設定的值後會將相關值由移位暫存器依序輸
出，再經過功率計算電路，而在累加電路部分
是直接通過不執行累加，最後在峰值偵測電路
中比較這16個相關器運算出來的功率值那一
個是最大，最後將其編號輸出給無逗式里徳所
羅門解碼器。而無逗式里徳所羅門解碼器在接
收15個SSC的編號後，即可進行解碼。解碼後
可得到循環位移值(用來找出時框邊界)和擾亂
碼群組值(用來判定8種可能之擾亂碼)。 
 
圖 6: WCDMA 次要同步碼同步流程圖 
 
由圖7中可得知在做擾亂碼同步時，第一
列的16個相關器操作在主動相關模式，前8個
相關器負責I通道的運算，後8個相關器則負
責Q通道的運算。當運算到設定好累計的值
後，先將相關值存入移位暫存器中再依序輸
出。執行複數乘法時上方的加法器是執行I通
道的結合，下方的加法器是執行Q通道的結
合，即得到Ｉ,Q相關的結果。再經過功率計
算電路，而在累加電路部分是直接通過不執
行累加，最後在峰值偵測電路中比較運算出
來的8個可能性的功率值那一個是最大，最後
將其編號輸出至投票電路投票，超過票數臨
界值即完成整個系統同步。 
次要同步碼同步，WCDMA 擾亂碼同步，及
802.11g 之 barker code 同步時，我們以 Clock 
gating 來避免其暫存器的功率消耗，同樣的
Data gating 則避免 IQ data 進入組合電路，至
於係數部分則會固定輸入 PSC code(定值)，所
以暫存器前的組合電路是不會有轉態變化消
耗功率的。 
 
圖 10 加上低功率管理的相關器 
2. 虛功率抑制(SPST)加法器: 
由於整個相關器陣列之中會有256個加法
器，這 256 個加法器在同時動作時所消耗的功
率是很大的，對我們所設計的系統來說，大部
分時間256個相關器裡的相關值都處於很小的
狀態，然而，硬體架構仍需具備處理最大寬度
資料的頻寬以保持運算精確度，是故很多時間
硬體架構都在執行多餘的運算，這些運算會產
生無謂的功率消耗。因此我們在加法器高位元
的部分無需運算時，將其關閉，如圖 11 所示 
 
圖 11 虛功率抑制(SPST)加法器 
 
 
 
3. 低功率功率計算電路: 
功率計算電路主要的目的是將 I與Q 兩個
通道之能量相加，數學上能量的求法為取其平
方相加。對於我們設計的系統而言並不必求真
正的平方值，而是求其相關大小即可，因此我
們提出絕對值加權架構，其系統效能比平方和
架構稍差，但不會差太多。硬體架構圖如圖
12。 
圖 12 絕對值加權架構 
 
Magnitude = α|I| + β|Q| 
    當 I 的最左邊的 1 為第 n 個 bit，則α為
2 1+n ，當 Q 的最左邊的 1 為第 m 個 bit，則β
為 2 1+m 。故在硬體實現上不需用到乘法器，只
需用 priority encoder 判斷移位狀況，再經由左
右移位電路即可實現，硬體複雜度及功率消耗
也可降低許多(無須乘法器)。 
 
四、 結論與討論 
前面我們介紹了我們所設計的碼同步電
路，可以完成三個系統的碼同步。在分碼多工
存取系統中整個系統要完成同步的工作必須
要先找到基地台或是無線網路的存取點所使
用的虛擬亂碼，這些碼是用來做資料擾亂，或
是測量通訊通道的情況。當找到這些虛擬亂碼
之後，接收機才能夠開始跟基地台或是存取點
做溝通。 
Low-Power Synchronizer  for  Mult i-s tandard 
Wireless communicat ions,"  Accepted by 
IEEE Transact ions on Circui ts  and Systems 
II ,  2008.  (SCI,  EI)  
 
此外，本設計中所提出的應用於寬頻分碼多工
通訊系統之階層式無逗里德所羅門解碼器，亦
申請專利中。 
 
五、參考文獻 
[1] G. Chien, W. Feng, Y.A. Hsu, and L. Tse, “A 2.4GHz 
CMOS transceiver and baseband processor chipset for 
802.11b wireless LAN application,” IEEE Digest of 
Technical Papers on Solid-State Circuits Conf., pp. 1-10, 
Feb., 2003. 
[2] IEEE Std 802.11, “Wireless Lan Medium Access 
Control (MAC) And Physical Layer (PHY) 
Specifications,” Information Technology 
telecommunications And Information exchange 
Between Systems-Local And Metropolitan Area 
Networks-specific Requirements-part 11, pp. i-445. 
[3] D. W. Jarvis and T.-W. Kao, “A third generation 
CDMA receiver implementation to the cdma2000 
standard,” Proc. the 33rd Southeastern Symp. on Sys. 
Theory, pp. 41-45, Mar. 2001. 
[4] L. Philips, N. Lugil, and J. Vanhoof, “A baseband IC 
for 3G UMTS communications,” Proc. IEEE Veh. Tech. 
Conf., vol. 3, pp. 1521-1524, Sept. 1999. 
[5] A. Wang, R. Hezar, and W. Gass, “A low power 
implementation of a W-CDMA receiver on an ultra low 
power DSP,” Proc. IEEE Global Telecomm. Conf., vol. 1, 
pp. 241-244, Dec. 2000. 
[6] N. Lugil and L. Philips, “A W-CDMA transceiver core 
and a simulation environment for 3GPP terminals,” Proc 
IEEE Int. Symp. on Spread Spectrum Tech. and App., vol. 
2, pp. 491-495, Sept. 2000. 
[7] C. Nicol, M. Cooke, “Integrated circuits for 3GPP 
mobile wireless systems,” Proc. IEEE Custom Integrated 
Circuits Conf., pp. 381-388, May 2002. 
[8] R.V.R. Kumar, “Development of a CDMA system with 
RAKE receiver for the third generation wireless 
communication systems,” Proc. IEEE Int. Conf. on 
Personal Wireless Comm., pp. 309-313, Dec. 2002. 
[9] G. Kutz , A. Chass , “Low complexity implementation 
of a downlink CDMA generalized RAKE receiver,” Proc. 
IEEE Veh. Tech. Conf., vol. 3, pp. 1357-1361, Sept. 2002. 
[10] H.-P. Ma, M.-L. Liou, and T. -D. Chiueh, “A 
123-mW W-CDMA Uplink Baseband Receiver 
IC With Beamforming Capability,” IEEE Journal of 
Solid-State Circuits. 
[11] C. F. Li and Y. S. Chu, W. H. Sheen, F.C. Tian, and J. 
S. Ho, 2004, “A Low-power ASIC Design for Cell Search 
in W-CDMA System,” IEEE Journal of Solid State Circuit. 
vol.39,pp.852-587, May, 2004. (SCI) 
[12] C. F. Li, W. H. Sheen, C. R. Wang, and Y. S. Chu, 
2003, “A Fast Multi-Speed Coma-Free Reed-Solomon 
Decoder for W-CDMA Applications Using Foldable 
Systolic Array Architecture,” IEEE Journal of Solid State 
Circuit.vol.38,pp.677-682,April 2003.(SCI) 
[13] C. F. Li, Y. S. Chu, and W. H. Sheen, 2004 
“Low-power Design for Cell Search in W-CDMA”, 2004 
IEEE International Symposium on Circuits and Systems 
(ISCAS), May, 2004. 
[14] The IEEE 802.11g Standard for High Data Rate 
WLANs 
[15] K. H. Chen, K. C. Chao, J. I. Guo, J. S. Wang, and Y. 
S. Chu, "Design Exploration of a Spurious Power 
Suppression Technique (SPST) and Its Applications," 
IEEE Asian Solid-State Circuits Conf., Hsinchu, Taiwan, 
Nov. 1-3, 2005. 
 
