Timing Analyzer report for simple_operations
Mon Aug 10 22:58:03 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clk'
 22. Slow 1200mV 0C Model Hold: 'i_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clk'
 30. Fast 1200mV 0C Model Hold: 'i_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; simple_operations                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   1.1%      ;
;     Processors 4-6         ;   0.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.71 MHz ; 186.71 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -4.356 ; -842.813           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.364 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -431.889                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.356 ; delay_1[6]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.277      ;
; -4.356 ; delay_1[6]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.277      ;
; -4.356 ; delay_1[6]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.277      ;
; -4.356 ; delay_1[6]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.277      ;
; -4.353 ; delay_1[9]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.274      ;
; -4.353 ; delay_1[9]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.274      ;
; -4.353 ; delay_1[9]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.274      ;
; -4.353 ; delay_1[9]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.274      ;
; -4.325 ; delay_1[24]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.239      ;
; -4.325 ; delay_1[24]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.239      ;
; -4.325 ; delay_1[24]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.239      ;
; -4.325 ; delay_1[24]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.239      ;
; -4.312 ; delay_1[7]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.233      ;
; -4.312 ; delay_1[7]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.233      ;
; -4.312 ; delay_1[7]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.233      ;
; -4.312 ; delay_1[7]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 5.233      ;
; -4.177 ; delay_1[22]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.091      ;
; -4.177 ; delay_1[22]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.091      ;
; -4.177 ; delay_1[22]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.091      ;
; -4.177 ; delay_1[22]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.091      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.161 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.099      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.130 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.068      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.117 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 5.055      ;
; -4.097 ; delay_1[16]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.011      ;
; -4.097 ; delay_1[16]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.011      ;
; -4.097 ; delay_1[16]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.011      ;
; -4.097 ; delay_1[16]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.011      ;
; -4.089 ; delay_1[17]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.003      ;
; -4.089 ; delay_1[17]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.003      ;
; -4.089 ; delay_1[17]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.003      ;
; -4.089 ; delay_1[17]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 5.003      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.087 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.067     ; 5.018      ;
; -4.078 ; delay_1[20]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.992      ;
; -4.078 ; delay_1[20]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.992      ;
; -4.078 ; delay_1[20]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.992      ;
; -4.078 ; delay_1[20]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.992      ;
; -4.057 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[2]       ; i_clk        ; i_clk       ; 1.000        ; -0.434     ; 4.621      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.043 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.981      ;
; -4.041 ; delay_1[8]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.962      ;
; -4.041 ; delay_1[8]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.962      ;
; -4.041 ; delay_1[8]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.962      ;
; -4.041 ; delay_1[8]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.962      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.030 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.968      ;
; -4.016 ; delay_1[21]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.930      ;
; -4.016 ; delay_1[21]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.930      ;
; -4.016 ; delay_1[21]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.930      ;
; -4.016 ; delay_1[21]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.930      ;
; -3.924 ; delay_1[18]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.838      ;
; -3.924 ; delay_1[18]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.838      ;
; -3.924 ; delay_1[18]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.838      ;
; -3.924 ; delay_1[18]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.838      ;
; -3.899 ; delay_1[23]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.813      ;
; -3.899 ; delay_1[23]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.813      ;
; -3.899 ; delay_1[23]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.813      ;
; -3.899 ; delay_1[23]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.084     ; 4.813      ;
; -3.881 ; delay_2[11]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.819      ;
; -3.881 ; delay_2[11]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.819      ;
; -3.881 ; delay_2[11]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.060     ; 4.819      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; r_fifo_rx_wr_data[7]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.446      ; 1.032      ;
; 0.369 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.432      ; 1.023      ;
; 0.378 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.432      ; 1.032      ;
; 0.388 ; fifo:fifo_tx|r_rd_index[1]                   ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; fifo:fifo_tx|r_rd_index[3]                   ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; fifo:fifo_tx|r_rd_index[2]                   ; fifo:fifo_tx|r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.095      ; 0.669      ;
; 0.389 ; delay_3[0]                                   ; delay_3[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; delay_1[0]                                   ; delay_1[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.094      ; 0.669      ;
; 0.396 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.057      ;
; 0.400 ; fifo:fifo_rx|r_wr_index[3]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.061      ;
; 0.401 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.062      ;
; 0.404 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_fifo_rx_wr_data[0]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.446      ; 1.072      ;
; 0.404 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:fifo_rx|r_rd_index[3]                   ; fifo:fifo_rx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fifo:fifo_rx|r_rd_index[1]                   ; fifo:fifo_rx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_sm_main.s_idle                             ; r_sm_main.s_idle                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_fifo_rx_wr_en                              ; r_fifo_rx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; r_fifo_rx_rd_en                              ; r_fifo_rx_rd_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; delay_4[0]                                   ; delay_4[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; r_sm_main.s_put_fifo_data                    ; r_sm_main.s_put_fifo_data                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; delay_2[0]                                   ; delay_2[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.669      ;
; 0.407 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[21]    ; r_tx_data[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.472      ; 1.065      ;
; 0.408 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[23]    ; r_tx_data[7]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.472      ; 1.066      ;
; 0.409 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.674      ;
; 0.410 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.674      ;
; 0.426 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.439      ; 1.087      ;
; 0.430 ; r_fifo_data_in[4]                            ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.695      ;
; 0.431 ; r_fifo_data_in[6]                            ; r_data_in[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.696      ;
; 0.441 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_cleanup                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.705      ;
; 0.443 ; delay_4[26]                                  ; delay_4[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.708      ;
; 0.443 ; delay_1[26]                                  ; delay_1[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.708      ;
; 0.444 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.708      ;
; 0.444 ; delay_3[26]                                  ; delay_3[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.708      ;
; 0.444 ; delay_2[26]                                  ; delay_2[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.708      ;
; 0.449 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[13]    ; r_tx_data[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.472      ; 1.107      ;
; 0.450 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[11]    ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.472      ; 1.108      ;
; 0.451 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[19]    ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.472      ; 1.109      ;
; 0.453 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[15]    ; r_tx_data[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.472      ; 1.111      ;
; 0.455 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.719      ;
; 0.459 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.723      ;
; 0.461 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.725      ;
; 0.470 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[7]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.734      ;
; 0.472 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[20]    ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.472      ; 1.130      ;
; 0.475 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.740      ;
; 0.475 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.739      ;
; 0.476 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.740      ;
; 0.477 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.742      ;
; 0.477 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.741      ;
; 0.486 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.750      ;
; 0.515 ; r_fifo_data_out[2]                           ; r_fifo_tx_wr_data[2]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.457      ; 1.158      ;
; 0.515 ; r_fifo_data_out[7]                           ; r_fifo_tx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.457      ; 1.158      ;
; 0.516 ; r_fifo_data_out[5]                           ; r_fifo_tx_wr_data[5]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.457      ; 1.159      ;
; 0.520 ; r_fifo_data_out[6]                           ; r_fifo_tx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.457      ; 1.163      ;
; 0.541 ; r_fifo_data_out[4]                           ; r_fifo_tx_wr_data[4]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.457      ; 1.184      ;
; 0.545 ; r_fifo_data_out[3]                           ; r_fifo_tx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.457      ; 1.188      ;
; 0.546 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.432      ; 1.200      ;
; 0.556 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[12]    ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.459      ; 1.201      ;
; 0.557 ; \p_calculus_fsm:aux[-3]                      ; r_fifo_data_out[4]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.821      ;
; 0.558 ; \p_calculus_fsm:aux[-4]                      ; r_fifo_data_out[3]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.822      ;
; 0.558 ; \p_calculus_fsm:aux[-1]                      ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.822      ;
; 0.559 ; \p_calculus_fsm:aux[-2]                      ; r_fifo_data_out[5]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.823      ;
; 0.559 ; \p_calculus_fsm:aux[0]                       ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.823      ;
; 0.560 ; \p_calculus_fsm:aux[-6]                      ; r_fifo_data_out[1]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.824      ;
; 0.601 ; r_fifo_data_in[2]                            ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.866      ;
; 0.601 ; r_fifo_data_in[5]                            ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.866      ;
; 0.602 ; r_fifo_data_in[3]                            ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.867      ;
; 0.635 ; delay_4[4]                                   ; delay_4[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.900      ;
; 0.636 ; delay_3[4]                                   ; delay_3[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.900      ;
; 0.636 ; delay_2[4]                                   ; delay_2[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.900      ;
; 0.636 ; delay_1[4]                                   ; delay_1[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.900      ;
; 0.637 ; delay_4[2]                                   ; delay_4[2]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.902      ;
; 0.637 ; delay_4[3]                                   ; delay_4[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 0.902      ;
; 0.638 ; delay_3[2]                                   ; delay_3[2]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; delay_3[3]                                   ; delay_3[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; delay_2[2]                                   ; delay_2[2]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 0.902      ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.63 MHz ; 202.63 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -3.935 ; -747.818          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -431.537                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.935 ; delay_1[9]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.866      ;
; -3.935 ; delay_1[9]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.866      ;
; -3.935 ; delay_1[9]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.866      ;
; -3.935 ; delay_1[9]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.866      ;
; -3.934 ; delay_1[6]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.865      ;
; -3.934 ; delay_1[6]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.865      ;
; -3.934 ; delay_1[6]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.865      ;
; -3.934 ; delay_1[6]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.865      ;
; -3.900 ; delay_1[7]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.831      ;
; -3.900 ; delay_1[7]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.831      ;
; -3.900 ; delay_1[7]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.831      ;
; -3.900 ; delay_1[7]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.831      ;
; -3.898 ; delay_1[24]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.820      ;
; -3.898 ; delay_1[24]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.820      ;
; -3.898 ; delay_1[24]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.820      ;
; -3.898 ; delay_1[24]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.820      ;
; -3.770 ; delay_1[22]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.692      ;
; -3.770 ; delay_1[22]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.692      ;
; -3.770 ; delay_1[22]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.692      ;
; -3.770 ; delay_1[22]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.692      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.707 ; delay_2[20]                                                                                              ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.649      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.697 ; delay_2[9]                                                                                               ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.644      ;
; -3.689 ; delay_1[16]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.611      ;
; -3.689 ; delay_1[16]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.611      ;
; -3.689 ; delay_1[16]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.611      ;
; -3.689 ; delay_1[16]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.611      ;
; -3.684 ; delay_1[17]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.606      ;
; -3.684 ; delay_1[17]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.606      ;
; -3.684 ; delay_1[17]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.606      ;
; -3.684 ; delay_1[17]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.606      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.663 ; delay_2[7]                                                                                               ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.610      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.658 ; delay_2[8]                                                                                               ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.605      ;
; -3.655 ; delay_1[20]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.577      ;
; -3.655 ; delay_1[20]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.577      ;
; -3.655 ; delay_1[20]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.577      ;
; -3.655 ; delay_1[20]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.577      ;
; -3.654 ; delay_1[8]                                                                                               ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.585      ;
; -3.654 ; delay_1[8]                                                                                               ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.585      ;
; -3.654 ; delay_1[8]                                                                                               ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.585      ;
; -3.654 ; delay_1[8]                                                                                               ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.068     ; 4.585      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.645 ; delay_2[13]                                                                                              ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.592      ;
; -3.633 ; delay_1[21]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.555      ;
; -3.633 ; delay_1[21]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.555      ;
; -3.633 ; delay_1[21]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.555      ;
; -3.633 ; delay_1[21]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.555      ;
; -3.616 ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~portb_address_reg0 ; r_fifo_data_in[2]       ; i_clk        ; i_clk       ; 1.000        ; -0.387     ; 4.228      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.582 ; delay_2[12]                                                                                              ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.052     ; 4.529      ;
; -3.539 ; delay_1[18]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.461      ;
; -3.539 ; delay_1[18]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.461      ;
; -3.539 ; delay_1[18]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.461      ;
; -3.539 ; delay_1[18]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.461      ;
; -3.523 ; delay_1[23]                                                                                              ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.445      ;
; -3.523 ; delay_1[23]                                                                                              ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.445      ;
; -3.523 ; delay_1[23]                                                                                              ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.445      ;
; -3.523 ; delay_1[23]                                                                                              ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.077     ; 4.445      ;
; -3.491 ; delay_2[19]                                                                                              ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.433      ;
; -3.491 ; delay_2[19]                                                                                              ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.433      ;
; -3.491 ; delay_2[19]                                                                                              ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 4.433      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; fifo:fifo_tx|r_rd_index[1]                   ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; fifo:fifo_tx|r_rd_index[3]                   ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; fifo:fifo_tx|r_rd_index[2]                   ; fifo:fifo_tx|r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.086      ; 0.597      ;
; 0.342 ; delay_3[0]                                   ; delay_3[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; delay_1[0]                                   ; delay_1[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.084      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_rd_index[3]                   ; fifo:fifo_rx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fifo:fifo_rx|r_rd_index[1]                   ; fifo:fifo_rx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_sm_main.s_idle                             ; r_sm_main.s_idle                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_fifo_rx_wr_en                              ; r_fifo_rx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; r_fifo_rx_rd_en                              ; r_fifo_rx_rd_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; delay_4[0]                                   ; delay_4[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; r_sm_main.s_put_fifo_data                    ; r_sm_main.s_put_fifo_data                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; delay_2[0]                                   ; delay_2[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.597      ;
; 0.366 ; r_fifo_rx_wr_data[7]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.399      ; 0.966      ;
; 0.367 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.608      ;
; 0.368 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.608      ;
; 0.375 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.385      ; 0.961      ;
; 0.383 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.385      ; 0.969      ;
; 0.385 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[21]    ; r_tx_data[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 0.985      ;
; 0.386 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[23]    ; r_tx_data[7]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 0.986      ;
; 0.391 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.393      ; 0.985      ;
; 0.394 ; fifo:fifo_rx|r_wr_index[3]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.393      ; 0.988      ;
; 0.395 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.393      ; 0.989      ;
; 0.398 ; r_fifo_data_in[4]                            ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; r_fifo_data_in[6]                            ; r_data_in[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.639      ;
; 0.402 ; r_fifo_rx_wr_data[0]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.399      ; 1.002      ;
; 0.402 ; delay_4[26]                                  ; delay_4[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.643      ;
; 0.402 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.643      ;
; 0.402 ; delay_1[26]                                  ; delay_1[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.643      ;
; 0.403 ; delay_3[26]                                  ; delay_3[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.643      ;
; 0.403 ; delay_2[26]                                  ; delay_2[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.643      ;
; 0.407 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_cleanup                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.647      ;
; 0.415 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.655      ;
; 0.418 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.658      ;
; 0.419 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[19]    ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.019      ;
; 0.419 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.393      ; 1.013      ;
; 0.420 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[15]    ; r_tx_data[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.020      ;
; 0.421 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.661      ;
; 0.426 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[13]    ; r_tx_data[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.026      ;
; 0.428 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[11]    ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.028      ;
; 0.432 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.672      ;
; 0.433 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.673      ;
; 0.434 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[7]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.674      ;
; 0.435 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[20]    ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.035      ;
; 0.438 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.679      ;
; 0.439 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.679      ;
; 0.440 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.681      ;
; 0.451 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.691      ;
; 0.474 ; r_fifo_data_out[2]                           ; r_fifo_tx_wr_data[2]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.415      ; 1.060      ;
; 0.475 ; r_fifo_data_out[5]                           ; r_fifo_tx_wr_data[5]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.415      ; 1.061      ;
; 0.476 ; r_fifo_data_out[7]                           ; r_fifo_tx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.415      ; 1.062      ;
; 0.479 ; r_fifo_data_out[6]                           ; r_fifo_tx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.415      ; 1.065      ;
; 0.495 ; r_fifo_data_out[4]                           ; r_fifo_tx_wr_data[4]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.415      ; 1.081      ;
; 0.498 ; r_fifo_data_out[3]                           ; r_fifo_tx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.415      ; 1.084      ;
; 0.508 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.385      ; 1.094      ;
; 0.510 ; \p_calculus_fsm:aux[-3]                      ; r_fifo_data_out[4]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.751      ;
; 0.512 ; \p_calculus_fsm:aux[-4]                      ; r_fifo_data_out[3]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.753      ;
; 0.512 ; \p_calculus_fsm:aux[-2]                      ; r_fifo_data_out[5]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.753      ;
; 0.512 ; \p_calculus_fsm:aux[-1]                      ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.753      ;
; 0.513 ; \p_calculus_fsm:aux[-6]                      ; r_fifo_data_out[1]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.754      ;
; 0.513 ; \p_calculus_fsm:aux[0]                       ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.754      ;
; 0.514 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[12]    ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.101      ;
; 0.549 ; r_fifo_data_in[5]                            ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.790      ;
; 0.550 ; r_fifo_data_in[2]                            ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.791      ;
; 0.551 ; r_fifo_data_in[3]                            ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.792      ;
; 0.581 ; delay_4[4]                                   ; delay_4[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.822      ;
; 0.581 ; delay_2[4]                                   ; delay_2[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.822      ;
; 0.582 ; delay_4[3]                                   ; delay_4[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; delay_3[4]                                   ; delay_3[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.822      ;
; 0.582 ; delay_2[3]                                   ; delay_2[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; delay_1[4]                                   ; delay_1[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.822      ;
; 0.583 ; delay_3[3]                                   ; delay_3[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.823      ;
; 0.583 ; delay_1[3]                                   ; delay_1[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.069      ; 0.823      ;
; 0.583 ; uart_tx:transmitter|r_clk_count[2]           ; uart_tx:transmitter|r_clk_count[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 0.824      ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -1.602 ; -257.297          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.143 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -349.207                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                  ;
+--------+-------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.602 ; delay_1[9]  ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.602 ; delay_1[9]  ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.602 ; delay_1[9]  ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.602 ; delay_1[9]  ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.602 ; delay_1[6]  ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.602 ; delay_1[6]  ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.602 ; delay_1[6]  ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.602 ; delay_1[6]  ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.551      ;
; -1.584 ; delay_1[7]  ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.533      ;
; -1.584 ; delay_1[7]  ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.533      ;
; -1.584 ; delay_1[7]  ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.533      ;
; -1.584 ; delay_1[7]  ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.533      ;
; -1.558 ; delay_1[24] ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.501      ;
; -1.558 ; delay_1[24] ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.501      ;
; -1.558 ; delay_1[24] ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.501      ;
; -1.558 ; delay_1[24] ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.501      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.505 ; delay_2[9]  ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.472      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.497 ; delay_2[20] ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.456      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.487 ; delay_2[7]  ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.454      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.482 ; delay_2[13] ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.449      ;
; -1.481 ; delay_1[22] ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.424      ;
; -1.481 ; delay_1[22] ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.424      ;
; -1.481 ; delay_1[22] ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.424      ;
; -1.481 ; delay_1[22] ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.424      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.474 ; delay_2[8]  ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.441      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.457 ; delay_2[12] ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 2.424      ;
; -1.451 ; delay_1[8]  ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.400      ;
; -1.451 ; delay_1[8]  ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.400      ;
; -1.451 ; delay_1[8]  ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.400      ;
; -1.451 ; delay_1[8]  ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 2.400      ;
; -1.426 ; delay_1[20] ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.369      ;
; -1.426 ; delay_1[20] ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.369      ;
; -1.426 ; delay_1[20] ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.369      ;
; -1.426 ; delay_1[20] ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.369      ;
; -1.411 ; delay_1[21] ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.354      ;
; -1.411 ; delay_1[21] ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.354      ;
; -1.411 ; delay_1[21] ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.354      ;
; -1.411 ; delay_1[21] ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.354      ;
; -1.408 ; delay_1[16] ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.351      ;
; -1.408 ; delay_1[16] ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.351      ;
; -1.408 ; delay_1[16] ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.351      ;
; -1.408 ; delay_1[16] ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.351      ;
; -1.396 ; delay_1[17] ; r_status[0]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.339      ;
; -1.396 ; delay_1[17] ; r_status[1]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.339      ;
; -1.396 ; delay_1[17] ; r_status[2]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.339      ;
; -1.396 ; delay_1[17] ; r_status[3]             ; i_clk        ; i_clk       ; 1.000        ; -0.044     ; 2.339      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[-3] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[-2] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[-1] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.388 ; delay_2[19] ; \p_calculus_fsm:aux[0]  ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.347      ;
; -1.368 ; delay_2[17] ; \p_calculus_fsm:aux[-7] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.327      ;
; -1.368 ; delay_2[17] ; \p_calculus_fsm:aux[-6] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.327      ;
; -1.368 ; delay_2[17] ; \p_calculus_fsm:aux[-5] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.327      ;
; -1.368 ; delay_2[17] ; \p_calculus_fsm:aux[-4] ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 2.327      ;
+--------+-------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; r_fifo_rx_wr_data[7]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.232      ; 0.479      ;
; 0.156 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.221      ; 0.481      ;
; 0.161 ; r_fifo_rx_wr_data[0]                         ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.232      ; 0.497      ;
; 0.161 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.493      ;
; 0.162 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.221      ; 0.487      ;
; 0.164 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.496      ;
; 0.164 ; fifo:fifo_rx|r_wr_index[3]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.496      ;
; 0.172 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[23]    ; r_tx_data[7]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.226      ; 0.482      ;
; 0.173 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[21]    ; r_tx_data[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.226      ; 0.483      ;
; 0.173 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.505      ;
; 0.176 ; fifo:fifo_tx|r_rd_index[1]                   ; fifo:fifo_tx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fifo:fifo_tx|r_rd_index[3]                   ; fifo:fifo_tx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fifo:fifo_tx|r_rd_index[2]                   ; fifo:fifo_tx|r_rd_index[2]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; delay_3[0]                                   ; delay_3[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.047      ; 0.307      ;
; 0.177 ; delay_1[0]                                   ; delay_1[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.046      ; 0.307      ;
; 0.183 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; r_fifo_rx_wr_en                              ; r_fifo_rx_wr_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; delay_4[0]                                   ; delay_4[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; fifo:fifo_rx|r_rd_index[3]                   ; fifo:fifo_rx|r_rd_index[3]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; fifo:fifo_rx|r_rd_index[1]                   ; fifo:fifo_rx|r_rd_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; r_sm_main.s_idle                             ; r_sm_main.s_idle                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; r_fifo_rx_rd_en                              ; r_fifo_rx_rd_en                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; r_sm_main.s_put_fifo_data                    ; r_sm_main.s_put_fifo_data                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; delay_2[0]                                   ; delay_2[0]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|r_bit_index[1]           ; uart_tx:transmitter|r_bit_index[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                                                                            ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[19]    ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.226      ; 0.497      ;
; 0.187 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[13]    ; r_tx_data[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.226      ; 0.497      ;
; 0.188 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[15]    ; r_tx_data[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.226      ; 0.498      ;
; 0.188 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[11]    ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.226      ; 0.498      ;
; 0.190 ; r_fifo_data_in[4]                            ; r_data_in[4]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; r_fifo_data_in[6]                            ; r_data_in[6]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; fifo:fifo_rx|r_wr_index[0]                   ; fifo:fifo_rx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[0]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.314      ;
; 0.196 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[20]    ; r_tx_data[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.226      ; 0.506      ;
; 0.199 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_cleanup                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.321      ;
; 0.201 ; delay_4[26]                                  ; delay_4[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; delay_3[26]                                  ; delay_3[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; delay_2[26]                                  ; delay_2[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; delay_1[26]                                  ; delay_1[26]                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.325      ;
; 0.203 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.327      ;
; 0.213 ; fifo:fifo_rx|r_wr_index[1]                   ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.337      ;
; 0.214 ; fifo:fifo_tx|r_wr_index[3]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[7]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.337      ;
; 0.214 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[3]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.337      ;
; 0.214 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_start_bit                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.336      ;
; 0.217 ; fifo:fifo_rx|r_wr_index[2]                   ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.341      ;
; 0.217 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_idle                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.339      ;
; 0.221 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_wr_index[1]                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.344      ;
; 0.221 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_bit_index[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.038      ; 0.343      ;
; 0.223 ; fifo:fifo_tx|r_wr_index[1]                   ; fifo:fifo_tx|altsyncram:r_fifo_data_rtl_0|altsyncram_noh1:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.221      ; 0.548      ;
; 0.223 ; fifo:fifo_tx|r_wr_index[0]                   ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.346      ;
; 0.241 ; r_fifo_data_out[2]                           ; r_fifo_tx_wr_data[2]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.209      ; 0.534      ;
; 0.241 ; r_fifo_data_out[5]                           ; r_fifo_tx_wr_data[5]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.209      ; 0.534      ;
; 0.241 ; r_fifo_data_out[7]                           ; r_fifo_tx_wr_data[7]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.209      ; 0.534      ;
; 0.243 ; r_fifo_data_out[6]                           ; r_fifo_tx_wr_data[6]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.209      ; 0.536      ;
; 0.248 ; \p_calculus_fsm:aux[-3]                      ; r_fifo_data_out[4]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.372      ;
; 0.249 ; \p_calculus_fsm:aux[-4]                      ; r_fifo_data_out[3]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.373      ;
; 0.250 ; \p_calculus_fsm:aux[-1]                      ; r_fifo_data_out[6]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; \p_calculus_fsm:aux[-2]                      ; r_fifo_data_out[5]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.375      ;
; 0.251 ; \p_calculus_fsm:aux[0]                       ; r_fifo_data_out[7]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.375      ;
; 0.252 ; \p_calculus_fsm:aux[-6]                      ; r_fifo_data_out[1]                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.376      ;
; 0.252 ; r_fifo_data_out[3]                           ; r_fifo_tx_wr_data[3]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.209      ; 0.545      ;
; 0.252 ; r_fifo_data_out[4]                           ; r_fifo_tx_wr_data[4]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.209      ; 0.545      ;
; 0.254 ; fifo:fifo_tx|r_fifo_data_rtl_0_bypass[12]    ; r_tx_data[1]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.213      ; 0.551      ;
; 0.262 ; r_fifo_data_in[5]                            ; r_data_in[5]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; r_fifo_data_in[2]                            ; r_data_in[2]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.387      ;
; 0.264 ; r_fifo_data_in[3]                            ; r_data_in[3]                                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.388      ;
; 0.280 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_bit_index[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.403      ;
; 0.287 ; fifo:fifo_rx|r_wr_index[3]                   ; fifo:fifo_rx|r_fifo_data_rtl_0_bypass[7]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.411      ;
; 0.289 ; delay_4[4]                                   ; delay_4[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.413      ;
; 0.289 ; delay_3[4]                                   ; delay_3[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.413      ;
; 0.290 ; delay_4[2]                                   ; delay_4[2]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; delay_4[3]                                   ; delay_4[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; delay_3[2]                                   ; delay_3[2]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; delay_3[3]                                   ; delay_3[3]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; delay_2[4]                                   ; delay_2[4]                                                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.039      ; 0.413      ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.356   ; 0.143 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -4.356   ; 0.143 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -842.813 ; 0.0   ; 0.0      ; 0.0     ; -431.889            ;
;  i_clk           ; -842.813 ; 0.000 ; N/A      ; N/A     ; -431.889            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_status[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_status[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_status[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_status[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_active          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_serial          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_done            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_dv              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_fifo_rx_wr_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_rd_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_rd_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_tx_dv                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rst_sync              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx_serial             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_status[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_status[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_status[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_status[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_status[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_status[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_status[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_status[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_status[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_status[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_status[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_status[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 9004     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 9004     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 200   ; 200  ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 228   ; 228  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_clk  ; i_clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst_sync  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                   ;
+----------------------+---------------------------------------------------------------------------------------+
; Output Port          ; Comment                                                                               ;
+----------------------+---------------------------------------------------------------------------------------+
; o_fifo_rx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_dv              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rst_sync  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                   ;
+----------------------+---------------------------------------------------------------------------------------+
; Output Port          ; Comment                                                                               ;
+----------------------+---------------------------------------------------------------------------------------+
; o_fifo_rx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_rx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_empty      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_full       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_rd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_dv              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_status[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[0]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Aug 10 22:58:01 2020
Info: Command: quartus_sta simple_operations -c simple_operations
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 6 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_operations.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.356            -842.813 i_clk 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -431.889 i_clk 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.935
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.935            -747.818 i_clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.340               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -431.537 i_clk 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.602            -257.297 i_clk 
Info (332146): Worst-case hold slack is 0.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.143               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -349.207 i_clk 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4878 megabytes
    Info: Processing ended: Mon Aug 10 22:58:03 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


