# mini-rdma-nic

## 项目简介
本项目基于 Verilog 实现小型 RDMA 网卡硬件逻辑，聚焦 RDMA RC（可靠连接）模式下的基础可靠传输功能，从 PSN（包序列号）维护逻辑切入，分阶段实现核心功能；同时搭建基于 UVM 的验证环境，对硬件逻辑进行同步验证。项目适用于硬件设计与验证学习、个人 RDMA 技术实践场景。

## 环境配置
### 1. 虚拟机准备
- 安装 VMware 虚拟化软件，部署 CentOS 7 系统并完成网络配置（确保本地可远程连接）；
- 建议为虚拟机分配**至少 8GB 内存**，保证仿真工具流畅运行。

### 2. 工具安装
在 CentOS 7 系统中安装以下工具：
- 仿真工具：VCS O-2018.09-SP2；
- 波形查看器：Verdi（配套 VCS 使用）。

### 3. 开发环境连接
- 本地安装 VS Code（推荐 1.80.2版本， SSH兼容Centos7库）；
- 通过 VS Code 的 SSH 插件远程连接至 CentOS 7 虚拟机，完成代码开发。

### 4. 项目获取与运行
```bash
# 克隆项目仓库
git clone 

# 编译代码
./run_basic.sh
```
### 5.核心功能
1. RC 模式 PSN 核心维护逻辑
发送端（TX）：实现 PSN 按固定步长自动递增生成，作为数据包的序列号标识；
接收端（RX）：对接收到的 PSN 进行顺序校验，确保数据无丢失、无重复、无乱序。
2. 数据分包与组装
发送端：将超过 MTU 大小的长数据按规格拆分，为每个分包分配独立 PSN 后发送；
接收端：根据 PSN 对分包数据排序、重组，恢复原始完整数据。
3. 基础端到端数据传输
支持单条工作指令触发的数据传输流程；
接收端完成数据重组后，可将数据写入内存，完成核心传输闭环。
4. UVM 同步验证环境
覆盖 PSN 维护、数据分包 / 组装、端到端传输等核心场景；
包含测试用例生成、激励驱动、结果检查、覆盖率收集模块，保障硬件逻辑正确性。
许可证
版权归个人所有；
允许非商业用途的自由使用、修改和分发；
未经许可，不得将本项目用于商业目的。
注意事项
仿真时若出现 PSN 比对错误，优先排查发送端 PSN 递增逻辑、接收端校验条件的 Verilog 实现；
项目当前处于开发阶段，仅支持单条工作指令的 RC 模式传输，后续将扩展多指令、多场景传输能力；
建议使用指定版本的工具链（VCS O-2018.09-SP2、VS Code 1.26/1.29），避免版本兼容问题。
plaintext

### 原则
1. 实时同步修改：任何代码修改必须及时与代码库同步，确保本地与远程仓库状态一致。  
2. 编译仿真通过：提交到仓库的代码必须经过本地编译和仿真验证，确保功能正常、无语法错误。  
3. AI侵入式编程限制：主线分支禁止引入任何AI侵入式编程生成或修改的代码，此类代码仅允许在独立分支中用于想法验证，不得合入主线。

### 版权声明
本项目所有资料均来自网上公开可查阅内容，不涉及任何工作相关内容。
版权归个人所有，仅供个人学习使用，未经允许不得用于商业用途。

### 联系方式
robin.zhang.vlsi@outlook.com
