# LSP考试 2023年7月6日（英文版）

## 考试信息
- 日期：2023年7月6日（实际应为7月6日或7月7日）
- 语言：捷克语/英语
- 包含统计数据图表

---

## 第1题 - Shannon展开 (6分)
**题目：** 将电路的X,Y=f(A,B,C)函数用Shannon展开分解
**[English]** Decompose the circuit functions X,Y=f(A,B,C) using Shannon expansion

$$X,Y = (\overline{C} \land f_0(A,B)) \lor (C \land f_1(A,B))$$

---

## 第2题 - 8位加法器运算 (4分)
**题目：** 在8位加法器上执行96+97+98+99
**[English]** Perform 96+97+98+99 on an 8-bit adder

**计算：**
- 96+97+98+99 = 390
- 390 mod 256 = 134
- 134的二进制：10000110

**答案：**
- a) **unsigned（无符号）**: **134**
- b) **signed（二进制补码有符号）**: **-122**（因为最高位是1）

---

## 第3题 - 1:4解复用器设计 (5分)
**题目：** 画出解复用器的逻辑电路图
**[English]** Draw the logic circuit diagram of the demultiplexer

**逻辑方程：**
```
x0 = Data and (not y1) and (not y0)
x1 = Data and (not y1) and y0
x2 = Data and y1 and (not y0)
x3 = Data and y1 and y0
```

---

## 第4题 - RS锁存器仿真 (5分)
**题目：** 给定输入A, B, C在时间t0-t4的值，写出X和Y输出的值
**[English]** Given inputs A, B, C values at times t0-t4, write the values of X and Y outputs

**输入序列：**
```
A = 1 | 0 | 1 | 0 | 1
B = 0 | 0 | 1 | 0 | 0
C = 0 | 1 | 0 | 0 | 0
    t0  t1  t2  t3  t4
```

---

## 第5题 - VHDL代码RTL分析 (10分)
**题目：** 画出RTL视图并命名电路
**[English]** Draw the RTL view and name the circuit

```vhdl
library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all;
entity XXX is port(a, b : in std_logic; c : out std_logic); end entity;
architecture beh of XXX is 
begin 
  process (a,b) 
    variable d:std_logic:='0'; 
    variable e:integer range 0 to 25:=0;
  begin 
    if b='0' then 
      e:=0; d:='0'; 
    elsif rising_edge(a) then 
      if e<25 then 
        e:=e+1; 
      else 
        e:=0; d:=not d; 
      end if;
    end if; 
    c<=d; 
  end process; 
end architecture;
```

**答案：**
- **名称：26分频器** (Frequency Divider by 26)
- 每26个时钟周期输出翻转一次
- b是异步复位

---

## 第6题 - 解复用器VHDL描述 (5分)
**题目：** 用VHDL描述解复用器
**[English]** Describe the demultiplexer in VHDL

```vhdl
library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all;
entity yyy is 
  port(Data: in std_logic; 
       y: in std_logic_vector(1 downto 0); 
       x: out std_logic_vector(3 downto 0));
end entity;
architecture dataflow of yyy is
begin
  process(Data, y)
  begin
    x <= (others => '0');
    x(to_integer(unsigned(y))) <= Data;
  end process;
end architecture;
```

---

## 第7题 - 16分频器设计 (10分)
**题目：** 完成电路实现CLK的同步16分频器
**[English]** Complete the circuit to implement synchronous divide-by-16 of CLK

**设计：**
- 4位计数器（D触发器）
- +1加法器
- DIV16输出最高位

---

## 第8题 - 分支预测器 (5分)
**题目：** C程序在数组中查找最大值：
**[English]** C program finds maximum in array:

```c
int data[] = { 0, 1, -2, 3, 4, -5, -6, -7, 8, 9 };
int max = INT_MIN;
for (int i = 0; i < sizeof(data)/sizeof(int); i++)
{ 
  if (data[i] > max) max = data[i];
}
```

**答案：**
- 1位预测器（初始NT）：misses = ?
- 2位预测器（初始WT）：misses = ?

---

## 第9题 - 附加题：边沿检测器 (10分)
**题目：** 当D输入改变值时，Y输出一个时钟周期的'1'
**[English]** When D input changes value, Y outputs '1' for one clock cycle

```vhdl
library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all;
entity Edges is 
  port (clk, Reset, D : in std_logic; Y: out std_logic);
end entity;
architecture rtl of Edges is
  signal D_reg : std_logic := '0';
begin
  process(clk)
  begin
    if rising_edge(clk) then
      if Reset = '1' then
        D_reg <= '0';
        Y <= '0';
      else
        Y <= D xor D_reg;
        D_reg <= D;
      end if;
    end if;
  end process;
end architecture;
```

---

## 知识点总结

### 本次考试重点
1. Shannon展开
2. **8位有符号/无符号运算**
3. 解复用器设计
4. RS锁存器仿真
5. **VHDL代码RTL分析**（分频器）
6. 解复用器VHDL
7. 16分频器设计
8. **分支预测器**
9. 边沿检测器

### 重要答案
- 96+97+98+99 = 390 → unsigned: 134, signed: -122
- 26分频器识别
