TimeQuest Timing Analyzer report for mips
Fri Nov 26 00:06:07 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Datasheet Report
 16. Slow 1200mV 85C Model Metastability Report
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 26. Slow 1200mV 0C Model Datasheet Report
 27. Slow 1200mV 0C Model Metastability Report
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Fast 1200mV 0C Model Datasheet Report
 37. Fast 1200mV 0C Model Metastability Report
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 78.69 MHz ; 78.69 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -11.708 ; -29666.328        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.479 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -3105.000                        ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -11.708 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.658     ;
; -11.696 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.625     ;
; -11.683 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.612     ;
; -11.676 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.608     ;
; -11.651 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.582     ;
; -11.646 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.577     ;
; -11.629 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.579     ;
; -11.617 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.546     ;
; -11.604 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.554     ;
; -11.604 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.533     ;
; -11.597 ; regfile:b2v_regfile|rf~934 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.425     ; 12.167     ;
; -11.597 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.529     ;
; -11.592 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.521     ;
; -11.580 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.530     ;
; -11.579 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.508     ;
; -11.572 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.504     ;
; -11.572 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.503     ;
; -11.567 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.498     ;
; -11.563 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.513     ;
; -11.560 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.510     ;
; -11.560 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.510     ;
; -11.559 ; regfile:b2v_regfile|rf~745 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.056     ; 12.498     ;
; -11.557 ; regfile:b2v_regfile|rf~422 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.399     ; 12.153     ;
; -11.551 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.480     ;
; -11.548 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.477     ;
; -11.548 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.477     ;
; -11.547 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.478     ;
; -11.542 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.473     ;
; -11.540 ; regfile:b2v_regfile|rf~873 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.056     ; 12.479     ;
; -11.538 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.467     ;
; -11.536 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.486     ;
; -11.535 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.464     ;
; -11.535 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.464     ;
; -11.534 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~828 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.484     ;
; -11.531 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.463     ;
; -11.528 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.047     ; 12.476     ;
; -11.528 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.460     ;
; -11.528 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.460     ;
; -11.527 ; regfile:b2v_regfile|rf~486 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.061     ; 12.461     ;
; -11.527 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.047     ; 12.475     ;
; -11.524 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.453     ;
; -11.522 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~828 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.451     ;
; -11.518 ; regfile:b2v_regfile|rf~934 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.425     ; 12.088     ;
; -11.518 ; regfile:b2v_regfile|rf~745 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.056     ; 12.457     ;
; -11.516 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.046     ; 12.465     ;
; -11.516 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.068     ; 12.443     ;
; -11.515 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~830 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.465     ;
; -11.515 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.068     ; 12.442     ;
; -11.514 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.046     ; 12.463     ;
; -11.511 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~702 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.461     ;
; -11.511 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.440     ;
; -11.509 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~828 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.438     ;
; -11.508 ; regfile:b2v_regfile|rf~550 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.065     ; 12.438     ;
; -11.508 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.052     ; 12.451     ;
; -11.506 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~386 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.438     ;
; -11.506 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~354 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.438     ;
; -11.506 ; regfile:b2v_regfile|rf~617 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.472     ; 12.029     ;
; -11.506 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.437     ;
; -11.504 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.436     ;
; -11.504 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.067     ; 12.432     ;
; -11.503 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.434     ;
; -11.503 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.434     ;
; -11.503 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.068     ; 12.430     ;
; -11.503 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~830 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.432     ;
; -11.502 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~828 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.434     ;
; -11.502 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.068     ; 12.429     ;
; -11.502 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.067     ; 12.430     ;
; -11.501 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.045     ; 12.451     ;
; -11.501 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.432     ;
; -11.499 ; regfile:b2v_regfile|rf~873 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.056     ; 12.438     ;
; -11.499 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~702 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.428     ;
; -11.498 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.429     ;
; -11.498 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.429     ;
; -11.496 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.427     ;
; -11.496 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.065     ; 12.426     ;
; -11.496 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.073     ; 12.418     ;
; -11.495 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.065     ; 12.425     ;
; -11.494 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~386 ; clk          ; clk         ; 1.000        ; -0.084     ; 12.405     ;
; -11.494 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~354 ; clk          ; clk         ; 1.000        ; -0.084     ; 12.405     ;
; -11.493 ; regfile:b2v_regfile|rf~934 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.425     ; 12.063     ;
; -11.491 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.067     ; 12.419     ;
; -11.490 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~830 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.419     ;
; -11.489 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.067     ; 12.417     ;
; -11.486 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~751 ; clk          ; clk         ; 1.000        ; -0.048     ; 12.433     ;
; -11.486 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~702 ; clk          ; clk         ; 1.000        ; -0.066     ; 12.415     ;
; -11.485 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.046     ; 12.434     ;
; -11.485 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.047     ; 12.433     ;
; -11.484 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.415     ;
; -11.484 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.085     ; 12.394     ;
; -11.483 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~830 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.415     ;
; -11.483 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.073     ; 12.405     ;
; -11.482 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.064     ; 12.413     ;
; -11.482 ; regfile:b2v_regfile|rf~683 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.434     ; 12.043     ;
; -11.481 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~386 ; clk          ; clk         ; 1.000        ; -0.084     ; 12.392     ;
; -11.481 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~354 ; clk          ; clk         ; 1.000        ; -0.084     ; 12.392     ;
; -11.480 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~170 ; clk          ; clk         ; 1.000        ; -0.068     ; 12.407     ;
; -11.480 ; regfile:b2v_regfile|rf~683 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.434     ; 12.041     ;
; -11.479 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~359 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.411     ;
; -11.479 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~327 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.411     ;
; -11.479 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~702 ; clk          ; clk         ; 1.000        ; -0.063     ; 12.411     ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.479 ; flopr:b2v_pc_reg|q[31]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.716      ;
; 1.562 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.797      ;
; 1.567 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.802      ;
; 1.639 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.874      ;
; 1.680 ; flopr:b2v_pc_reg|q[17]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.916      ;
; 1.689 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.924      ;
; 1.696 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.932      ;
; 1.712 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.948      ;
; 1.714 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.951      ;
; 1.720 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.956      ;
; 1.746 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.981      ;
; 1.749 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[3]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.985      ;
; 1.764 ; flopr:b2v_pc_reg|q[30]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.000      ;
; 1.766 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[5]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.001      ;
; 1.767 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.003      ;
; 1.786 ; flopr:b2v_pc_reg|q[12]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.022      ;
; 1.789 ; regfile:b2v_regfile|rf~145  ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.302     ; 1.644      ;
; 1.803 ; flopr:b2v_pc_reg|q[16]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.038      ;
; 1.806 ; regfile:b2v_regfile|rf~1041 ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.268     ; 1.695      ;
; 1.807 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[2]       ; clk          ; clk         ; 0.000        ; 0.079      ; 2.043      ;
; 1.847 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.082      ;
; 1.848 ; regfile:b2v_regfile|rf~785  ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.294     ; 1.711      ;
; 1.853 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.088      ;
; 1.859 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.094      ;
; 1.869 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.104      ;
; 1.875 ; flopr:b2v_pc_reg|q[24]      ; flopr:b2v_pc_reg|q[24]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.111      ;
; 1.885 ; dmem:b2v_dmem|ram~1945      ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.025      ; 2.067      ;
; 1.889 ; flopr:b2v_pc_reg|q[23]      ; flopr:b2v_pc_reg|q[23]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.125      ;
; 1.893 ; regfile:b2v_regfile|rf~134  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.065      ; 2.115      ;
; 1.917 ; regfile:b2v_regfile|rf~646  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.048      ; 2.122      ;
; 1.925 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.160      ;
; 1.932 ; dmem:b2v_dmem|ram~2081      ; regfile:b2v_regfile|rf~383  ; clk          ; clk         ; 0.000        ; 0.068      ; 2.157      ;
; 1.956 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.191      ;
; 1.957 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.192      ;
; 1.958 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.193      ;
; 1.959 ; regfile:b2v_regfile|rf~779  ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.055      ; 2.171      ;
; 1.961 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.196      ;
; 1.966 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.201      ;
; 1.968 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.203      ;
; 1.978 ; regfile:b2v_regfile|rf~902  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; -0.300     ; 1.835      ;
; 1.984 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.219      ;
; 1.988 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.224      ;
; 1.992 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.228      ;
; 1.995 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.231      ;
; 1.996 ; flopr:b2v_pc_reg|q[16]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.097      ; 2.250      ;
; 2.000 ; flopr:b2v_pc_reg|q[30]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.237      ;
; 2.000 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[3]       ; clk          ; clk         ; 0.000        ; 0.079      ; 2.236      ;
; 2.003 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[28]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.240      ;
; 2.003 ; regfile:b2v_regfile|rf~38   ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.065      ; 2.225      ;
; 2.008 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.243      ;
; 2.009 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[26]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.245      ;
; 2.011 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.247      ;
; 2.016 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.079      ; 2.252      ;
; 2.016 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.251      ;
; 2.017 ; flopr:b2v_pc_reg|q[25]      ; flopr:b2v_pc_reg|q[25]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.253      ;
; 2.017 ; regfile:b2v_regfile|rf~614  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.244      ;
; 2.019 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.079      ; 2.255      ;
; 2.027 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.264      ;
; 2.030 ; flopr:b2v_pc_reg|q[20]      ; flopr:b2v_pc_reg|q[20]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.266      ;
; 2.035 ; flopr:b2v_pc_reg|q[13]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.271      ;
; 2.037 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.273      ;
; 2.039 ; regfile:b2v_regfile|rf~582  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.091      ; 2.287      ;
; 2.053 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.290      ;
; 2.056 ; dmem:b2v_dmem|ram~2073      ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.051      ; 2.264      ;
; 2.061 ; regfile:b2v_regfile|rf~715  ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.069      ; 2.287      ;
; 2.063 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.298      ;
; 2.067 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.302      ;
; 2.068 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.097      ; 2.322      ;
; 2.071 ; dmem:b2v_dmem|ram~1793      ; regfile:b2v_regfile|rf~383  ; clk          ; clk         ; 0.000        ; 0.043      ; 2.271      ;
; 2.073 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.308      ;
; 2.075 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.312      ;
; 2.076 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.311      ;
; 2.078 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[5]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.313      ;
; 2.082 ; flopr:b2v_pc_reg|q[25]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.318      ;
; 2.087 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.322      ;
; 2.088 ; regfile:b2v_regfile|rf~966  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; -0.248     ; 1.997      ;
; 2.089 ; flopr:b2v_pc_reg|q[24]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.325      ;
; 2.093 ; flopr:b2v_pc_reg|q[12]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.329      ;
; 2.095 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.332      ;
; 2.099 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.334      ;
; 2.103 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.339      ;
; 2.103 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.339      ;
; 2.103 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.338      ;
; 2.108 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~2029      ; clk          ; clk         ; 0.000        ; -0.276     ; 1.989      ;
; 2.115 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.352      ;
; 2.117 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.352      ;
; 2.118 ; flopr:b2v_pc_reg|q[22]      ; flopr:b2v_pc_reg|q[22]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.354      ;
; 2.119 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.097      ; 2.373      ;
; 2.119 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~1261      ; clk          ; clk         ; 0.000        ; -0.276     ; 2.000      ;
; 2.125 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.361      ;
; 2.127 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.362      ;
; 2.128 ; dmem:b2v_dmem|ram~793       ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.073      ; 2.358      ;
; 2.130 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.365      ;
; 2.135 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.370      ;
; 2.138 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.373      ;
; 2.139 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.375      ;
; 2.140 ; regfile:b2v_regfile|rf~135  ; dmem:b2v_dmem|ram~1993      ; clk          ; clk         ; 0.000        ; 0.065      ; 2.362      ;
; 2.141 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.377      ;
; 2.143 ; regfile:b2v_regfile|rf~102  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.064      ; 2.364      ;
; 2.143 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.380      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1002 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1003 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1004 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1005 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1006 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1007 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1008 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1009 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1012 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1013 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1014 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1015 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1016 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1017 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1018 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1019 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1020 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1021 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1022 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1023 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1024 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1025 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1026 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1027 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1028 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1029 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1030 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1031 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1032 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1033 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1034 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1035 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1036 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1037 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1038 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1039 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1040 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1041 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1042 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1043 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1044 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1045 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1046 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1047 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1048 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1049 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1050 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1051 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1052 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1053 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1054 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1055 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1056 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1057 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1058 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1059 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1060 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1061 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1062 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1063 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1064 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1065 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1066 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1067 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1068 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1069 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1070 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1071 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1072 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1073 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1074 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1075 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1076 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1077 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1078 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1079 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1080 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1081 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1082 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1083 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1084 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1085 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1086 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1087 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1088 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1089 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+


------------------------------------------
; Slow 1200mV 85C Model Datasheet Report ;
------------------------------------------
Nothing to report.


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 87.08 MHz ; 87.08 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -10.484 ; -26483.173       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 1.340 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -3105.000                       ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -10.484 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.439     ;
; -10.451 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.388     ;
; -10.432 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.387     ;
; -10.429 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.366     ;
; -10.427 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.055     ; 11.367     ;
; -10.399 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.336     ;
; -10.399 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.056     ; 11.338     ;
; -10.377 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.056     ; 11.316     ;
; -10.377 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.314     ;
; -10.375 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.055     ; 11.315     ;
; -10.367 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.322     ;
; -10.364 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.042     ; 11.317     ;
; -10.362 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.042     ; 11.315     ;
; -10.347 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.056     ; 11.286     ;
; -10.346 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.284     ;
; -10.334 ; regfile:b2v_regfile|rf~934 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.385     ; 10.944     ;
; -10.331 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.266     ;
; -10.329 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.264     ;
; -10.325 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.056     ; 11.264     ;
; -10.323 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.278     ;
; -10.320 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.275     ;
; -10.320 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.275     ;
; -10.315 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.270     ;
; -10.315 ; regfile:b2v_regfile|rf~745 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.052     ; 11.258     ;
; -10.313 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.268     ;
; -10.313 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.075     ; 11.233     ;
; -10.309 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.244     ;
; -10.307 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.245     ;
; -10.307 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.242     ;
; -10.307 ; regfile:b2v_regfile|rf~745 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.052     ; 11.250     ;
; -10.306 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.042     ; 11.259     ;
; -10.306 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.042     ; 11.259     ;
; -10.305 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.243     ;
; -10.303 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.045     ; 11.253     ;
; -10.301 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~386 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.239     ;
; -10.300 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~354 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.238     ;
; -10.296 ; regfile:b2v_regfile|rf~422 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.362     ; 10.929     ;
; -10.292 ; regfile:b2v_regfile|rf~550 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.230     ;
; -10.291 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.075     ; 11.211     ;
; -10.290 ; regfile:b2v_regfile|rf~810 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.369     ; 10.916     ;
; -10.290 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.227     ;
; -10.289 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.072     ; 11.212     ;
; -10.288 ; regfile:b2v_regfile|rf~810 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.369     ; 10.914     ;
; -10.287 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.224     ;
; -10.287 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.224     ;
; -10.283 ; regfile:b2v_regfile|rf~76  ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.347     ; 10.931     ;
; -10.282 ; regfile:b2v_regfile|rf~934 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.385     ; 10.892     ;
; -10.281 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.236     ;
; -10.281 ; regfile:b2v_regfile|rf~76  ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.347     ; 10.929     ;
; -10.280 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.217     ;
; -10.279 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~828 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.234     ;
; -10.279 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.216     ;
; -10.277 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.214     ;
; -10.276 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.042     ; 11.229     ;
; -10.276 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.042     ; 11.229     ;
; -10.273 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.208     ;
; -10.273 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.208     ;
; -10.272 ; regfile:b2v_regfile|rf~810 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.384     ; 10.883     ;
; -10.271 ; regfile:b2v_regfile|rf~714 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.358     ; 10.908     ;
; -10.270 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.063     ; 11.202     ;
; -10.269 ; regfile:b2v_regfile|rf~714 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.358     ; 10.906     ;
; -10.268 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~386 ; clk          ; clk         ; 1.000        ; -0.075     ; 11.188     ;
; -10.268 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.205     ;
; -10.267 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~354 ; clk          ; clk         ; 1.000        ; -0.075     ; 11.187     ;
; -10.266 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~830 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.221     ;
; -10.266 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.055     ; 11.206     ;
; -10.265 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.202     ;
; -10.265 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.202     ;
; -10.263 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.055     ; 11.203     ;
; -10.263 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.055     ; 11.203     ;
; -10.262 ; regfile:b2v_regfile|rf~486 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.054     ; 11.203     ;
; -10.262 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~702 ; clk          ; clk         ; 1.000        ; -0.040     ; 11.217     ;
; -10.262 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~852 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.199     ;
; -10.261 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.073     ; 11.183     ;
; -10.261 ; regfile:b2v_regfile|rf~873 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.052     ; 11.204     ;
; -10.260 ; regfile:b2v_regfile|rf~683 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.393     ; 10.862     ;
; -10.259 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~724 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.196     ;
; -10.258 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.195     ;
; -10.258 ; regfile:b2v_regfile|rf~683 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.393     ; 10.860     ;
; -10.257 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.194     ;
; -10.256 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.055     ; 11.196     ;
; -10.256 ; regfile:b2v_regfile|rf~745 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.054     ; 11.197     ;
; -10.255 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.192     ;
; -10.254 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~326 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.192     ;
; -10.254 ; regfile:b2v_regfile|rf~745 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.054     ; 11.195     ;
; -10.253 ; regfile:b2v_regfile|rf~682 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.395     ; 10.853     ;
; -10.253 ; regfile:b2v_regfile|rf~714 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.373     ; 10.875     ;
; -10.253 ; regfile:b2v_regfile|rf~873 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.052     ; 11.196     ;
; -10.251 ; regfile:b2v_regfile|rf~682 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.395     ; 10.851     ;
; -10.251 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.186     ;
; -10.251 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.060     ; 11.186     ;
; -10.250 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~170 ; clk          ; clk         ; 1.000        ; -0.061     ; 11.184     ;
; -10.249 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~381 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.187     ;
; -10.249 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.187     ;
; -10.249 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.187     ;
; -10.248 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.058     ; 11.185     ;
; -10.248 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.063     ; 11.180     ;
; -10.247 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.042     ; 11.200     ;
; -10.246 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~349 ; clk          ; clk         ; 1.000        ; -0.057     ; 11.184     ;
; -10.246 ; regfile:b2v_regfile|rf~810 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.367     ; 10.874     ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.340 ; flopr:b2v_pc_reg|q[31]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.555      ;
; 1.427 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.641      ;
; 1.431 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.645      ;
; 1.503 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.717      ;
; 1.524 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.738      ;
; 1.533 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.747      ;
; 1.541 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.755      ;
; 1.545 ; flopr:b2v_pc_reg|q[17]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.759      ;
; 1.562 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.777      ;
; 1.566 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.780      ;
; 1.579 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.793      ;
; 1.581 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[3]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.795      ;
; 1.591 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[5]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.805      ;
; 1.601 ; flopr:b2v_pc_reg|q[30]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.815      ;
; 1.609 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.823      ;
; 1.610 ; regfile:b2v_regfile|rf~145  ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.279     ; 1.475      ;
; 1.615 ; flopr:b2v_pc_reg|q[16]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.829      ;
; 1.625 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[2]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.839      ;
; 1.635 ; flopr:b2v_pc_reg|q[12]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.849      ;
; 1.646 ; regfile:b2v_regfile|rf~1041 ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.247     ; 1.543      ;
; 1.696 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.910      ;
; 1.698 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.912      ;
; 1.699 ; regfile:b2v_regfile|rf~785  ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.273     ; 1.570      ;
; 1.701 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.915      ;
; 1.704 ; regfile:b2v_regfile|rf~134  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.058      ; 1.906      ;
; 1.711 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.925      ;
; 1.712 ; flopr:b2v_pc_reg|q[24]      ; flopr:b2v_pc_reg|q[24]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.926      ;
; 1.714 ; regfile:b2v_regfile|rf~646  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.900      ;
; 1.720 ; flopr:b2v_pc_reg|q[23]      ; flopr:b2v_pc_reg|q[23]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.934      ;
; 1.727 ; dmem:b2v_dmem|ram~1945      ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.019      ; 1.890      ;
; 1.727 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.941      ;
; 1.756 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.970      ;
; 1.756 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.970      ;
; 1.759 ; dmem:b2v_dmem|ram~2081      ; regfile:b2v_regfile|rf~383  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.965      ;
; 1.769 ; regfile:b2v_regfile|rf~902  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; -0.274     ; 1.639      ;
; 1.776 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.990      ;
; 1.784 ; regfile:b2v_regfile|rf~779  ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.976      ;
; 1.785 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.999      ;
; 1.786 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.000      ;
; 1.788 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.002      ;
; 1.790 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.004      ;
; 1.794 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.008      ;
; 1.794 ; flopr:b2v_pc_reg|q[16]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.088      ; 2.026      ;
; 1.795 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[3]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.009      ;
; 1.795 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.009      ;
; 1.801 ; flopr:b2v_pc_reg|q[30]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.016      ;
; 1.807 ; regfile:b2v_regfile|rf~38   ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.058      ; 2.009      ;
; 1.816 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.030      ;
; 1.818 ; flopr:b2v_pc_reg|q[13]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.032      ;
; 1.821 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[28]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.036      ;
; 1.821 ; regfile:b2v_regfile|rf~582  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.082      ; 2.047      ;
; 1.822 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[26]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.036      ;
; 1.823 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.038      ;
; 1.825 ; flopr:b2v_pc_reg|q[20]      ; flopr:b2v_pc_reg|q[20]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.039      ;
; 1.829 ; regfile:b2v_regfile|rf~614  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.061      ; 2.034      ;
; 1.831 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.045      ;
; 1.834 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.048      ;
; 1.835 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.049      ;
; 1.841 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.055      ;
; 1.841 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.056      ;
; 1.843 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.057      ;
; 1.847 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.061      ;
; 1.848 ; flopr:b2v_pc_reg|q[25]      ; flopr:b2v_pc_reg|q[25]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.062      ;
; 1.851 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.065      ;
; 1.857 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.088      ; 2.089      ;
; 1.859 ; flopr:b2v_pc_reg|q[25]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.073      ;
; 1.859 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.074      ;
; 1.859 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.073      ;
; 1.867 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[5]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.081      ;
; 1.867 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.081      ;
; 1.870 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.084      ;
; 1.871 ; regfile:b2v_regfile|rf~966  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; -0.228     ; 1.787      ;
; 1.873 ; flopr:b2v_pc_reg|q[24]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.087      ;
; 1.877 ; flopr:b2v_pc_reg|q[12]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.091      ;
; 1.879 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.093      ;
; 1.879 ; regfile:b2v_regfile|rf~715  ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.062      ; 2.085      ;
; 1.882 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.096      ;
; 1.882 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.097      ;
; 1.883 ; dmem:b2v_dmem|ram~2073      ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.045      ; 2.072      ;
; 1.886 ; dmem:b2v_dmem|ram~1793      ; regfile:b2v_regfile|rf~383  ; clk          ; clk         ; 0.000        ; 0.036      ; 2.066      ;
; 1.894 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.109      ;
; 1.896 ; dmem:b2v_dmem|ram~793       ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.065      ; 2.105      ;
; 1.902 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.116      ;
; 1.905 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.119      ;
; 1.911 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.125      ;
; 1.912 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.126      ;
; 1.915 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.088      ; 2.147      ;
; 1.918 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.133      ;
; 1.922 ; flopr:b2v_pc_reg|q[22]      ; flopr:b2v_pc_reg|q[22]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.136      ;
; 1.922 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.136      ;
; 1.925 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~2029      ; clk          ; clk         ; 0.000        ; -0.254     ; 1.815      ;
; 1.927 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.141      ;
; 1.928 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.142      ;
; 1.930 ; flopr:b2v_pc_reg|q[22]      ; flopr:b2v_pc_reg|q[23]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.144      ;
; 1.930 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.144      ;
; 1.932 ; flopr:b2v_pc_reg|q[13]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.088      ; 2.164      ;
; 1.932 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~1261      ; clk          ; clk         ; 0.000        ; -0.255     ; 1.821      ;
; 1.935 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.149      ;
; 1.935 ; flopr:b2v_pc_reg|q[13]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.149      ;
; 1.935 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.070      ; 2.149      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1002 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1003 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1004 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1005 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1006 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1007 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1008 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1009 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1012 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1013 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1014 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1015 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1016 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1017 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1018 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1019 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1020 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1021 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1022 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1023 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1024 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1025 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1026 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1027 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1028 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1029 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1030 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1031 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1032 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1033 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1034 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1035 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1036 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1037 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1038 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1039 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1040 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1041 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1042 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1043 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1044 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1045 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1046 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1047 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1048 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1049 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1050 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1051 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1052 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1053 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1054 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1055 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1056 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1057 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1058 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1059 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1060 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1061 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1062 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1063 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1064 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1065 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1066 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1067 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1068 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1069 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1070 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1071 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1072 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1073 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1074 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1075 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1076 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1077 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1078 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1079 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1080 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1081 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1082 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1083 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1084 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1085 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1086 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1087 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1088 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1089 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+


-----------------------------------------
; Slow 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.422 ; -15947.013        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.781 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -3241.535                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -6.422 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.025     ; 7.384      ;
; -6.405 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.354      ;
; -6.397 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.348      ;
; -6.396 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.345      ;
; -6.390 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.341      ;
; -6.387 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.338      ;
; -6.366 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.024     ; 7.329      ;
; -6.366 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.024     ; 7.329      ;
; -6.365 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.025     ; 7.327      ;
; -6.361 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.024     ; 7.324      ;
; -6.355 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.025     ; 7.317      ;
; -6.349 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.299      ;
; -6.349 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.299      ;
; -6.348 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.297      ;
; -6.347 ; regfile:b2v_regfile|rf~934 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.230     ; 7.104      ;
; -6.345 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~387 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.296      ;
; -6.344 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.294      ;
; -6.343 ; regfile:b2v_regfile|rf~646 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.048     ; 7.282      ;
; -6.341 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.293      ;
; -6.341 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.293      ;
; -6.340 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.291      ;
; -6.340 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.290      ;
; -6.340 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.290      ;
; -6.339 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.288      ;
; -6.336 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.026     ; 7.297      ;
; -6.336 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.288      ;
; -6.335 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.285      ;
; -6.334 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.286      ;
; -6.334 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.286      ;
; -6.333 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.027     ; 7.293      ;
; -6.333 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.284      ;
; -6.331 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.283      ;
; -6.331 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.283      ;
; -6.330 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.027     ; 7.290      ;
; -6.330 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.027     ; 7.290      ;
; -6.330 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.281      ;
; -6.329 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.281      ;
; -6.328 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~387 ; clk          ; clk         ; 1.000        ; -0.049     ; 7.266      ;
; -6.326 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.025     ; 7.288      ;
; -6.326 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~837 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.278      ;
; -6.326 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.028     ; 7.285      ;
; -6.322 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.273      ;
; -6.321 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.024     ; 7.284      ;
; -6.320 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~387 ; clk          ; clk         ; 1.000        ; -0.047     ; 7.260      ;
; -6.319 ; regfile:b2v_regfile|rf~486 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.269      ;
; -6.319 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~828 ; clk          ; clk         ; 1.000        ; -0.024     ; 7.282      ;
; -6.319 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.039     ; 7.267      ;
; -6.319 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~387 ; clk          ; clk         ; 1.000        ; -0.049     ; 7.257      ;
; -6.316 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~170 ; clk          ; clk         ; 1.000        ; -0.041     ; 7.262      ;
; -6.316 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.040     ; 7.263      ;
; -6.315 ; regfile:b2v_regfile|rf~682 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.236     ; 7.066      ;
; -6.315 ; regfile:b2v_regfile|rf~682 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.236     ; 7.066      ;
; -6.314 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~386 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.265      ;
; -6.314 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~354 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.265      ;
; -6.313 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.040     ; 7.260      ;
; -6.313 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.040     ; 7.260      ;
; -6.313 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~387 ; clk          ; clk         ; 1.000        ; -0.047     ; 7.253      ;
; -6.311 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.261      ;
; -6.310 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~387 ; clk          ; clk         ; 1.000        ; -0.047     ; 7.250      ;
; -6.310 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.039     ; 7.258      ;
; -6.309 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.258      ;
; -6.309 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.041     ; 7.255      ;
; -6.308 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.257      ;
; -6.307 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.040     ; 7.254      ;
; -6.306 ; regfile:b2v_regfile|rf~810 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.222     ; 7.071      ;
; -6.306 ; regfile:b2v_regfile|rf~810 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.222     ; 7.071      ;
; -6.305 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.254      ;
; -6.305 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.254      ;
; -6.305 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.049     ; 7.243      ;
; -6.304 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.254      ;
; -6.304 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.040     ; 7.251      ;
; -6.304 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.040     ; 7.251      ;
; -6.304 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.254      ;
; -6.302 ; regfile:b2v_regfile|rf~422 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.223     ; 7.066      ;
; -6.302 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~210 ; clk          ; clk         ; 1.000        ; -0.026     ; 7.263      ;
; -6.302 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~828 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.252      ;
; -6.301 ; regfile:b2v_regfile|rf~294 ; regfile:b2v_regfile|rf~242 ; clk          ; clk         ; 1.000        ; -0.026     ; 7.262      ;
; -6.301 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.036     ; 7.252      ;
; -6.301 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~216 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.251      ;
; -6.301 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.250      ;
; -6.301 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.039     ; 7.249      ;
; -6.300 ; regfile:b2v_regfile|rf~745 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.032     ; 7.255      ;
; -6.300 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~554 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.249      ;
; -6.300 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~667 ; clk          ; clk         ; 1.000        ; -0.041     ; 7.246      ;
; -6.299 ; regfile:b2v_regfile|rf~550 ; regfile:b2v_regfile|rf~581 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.248      ;
; -6.299 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~827 ; clk          ; clk         ; 1.000        ; -0.024     ; 7.262      ;
; -6.299 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~699 ; clk          ; clk         ; 1.000        ; -0.024     ; 7.262      ;
; -6.299 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~170 ; clk          ; clk         ; 1.000        ; -0.054     ; 7.232      ;
; -6.298 ; regfile:b2v_regfile|rf~326 ; regfile:b2v_regfile|rf~557 ; clk          ; clk         ; 1.000        ; -0.025     ; 7.260      ;
; -6.298 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~280 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.247      ;
; -6.298 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.247      ;
; -6.298 ; regfile:b2v_regfile|rf~198 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.247      ;
; -6.297 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.047     ; 7.237      ;
; -6.297 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~386 ; clk          ; clk         ; 1.000        ; -0.049     ; 7.235      ;
; -6.297 ; regfile:b2v_regfile|rf~678 ; regfile:b2v_regfile|rf~354 ; clk          ; clk         ; 1.000        ; -0.049     ; 7.235      ;
; -6.296 ; regfile:b2v_regfile|rf~166 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.035     ; 7.248      ;
; -6.296 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~294 ; clk          ; clk         ; 1.000        ; -0.049     ; 7.234      ;
; -6.295 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~194 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.244      ;
; -6.295 ; regfile:b2v_regfile|rf~230 ; regfile:b2v_regfile|rf~290 ; clk          ; clk         ; 1.000        ; -0.038     ; 7.244      ;
; -6.295 ; regfile:b2v_regfile|rf~806 ; regfile:b2v_regfile|rf~700 ; clk          ; clk         ; 1.000        ; -0.037     ; 7.245      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.781 ; flopr:b2v_pc_reg|q[31]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.910      ;
; 0.821 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.949      ;
; 0.828 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.956      ;
; 0.868 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.996      ;
; 0.895 ; flopr:b2v_pc_reg|q[17]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.023      ;
; 0.898 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.026      ;
; 0.898 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.027      ;
; 0.910 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.038      ;
; 0.911 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.040      ;
; 0.912 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.041      ;
; 0.918 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.046      ;
; 0.923 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.052      ;
; 0.925 ; flopr:b2v_pc_reg|q[30]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.053      ;
; 0.930 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.058      ;
; 0.931 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.059      ;
; 0.941 ; flopr:b2v_pc_reg|q[12]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.070      ;
; 0.947 ; flopr:b2v_pc_reg|q[16]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.075      ;
; 0.950 ; regfile:b2v_regfile|rf~145  ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.161     ; 0.873      ;
; 0.954 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.083      ;
; 0.961 ; regfile:b2v_regfile|rf~1041 ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.149     ; 0.896      ;
; 0.981 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.109      ;
; 0.984 ; regfile:b2v_regfile|rf~785  ; dmem:b2v_dmem|ram~2067      ; clk          ; clk         ; 0.000        ; -0.163     ; 0.905      ;
; 0.988 ; flopr:b2v_pc_reg|q[24]      ; flopr:b2v_pc_reg|q[24]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.116      ;
; 0.988 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.116      ;
; 0.988 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.116      ;
; 0.991 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.119      ;
; 0.992 ; flopr:b2v_pc_reg|q[23]      ; flopr:b2v_pc_reg|q[23]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.120      ;
; 0.995 ; dmem:b2v_dmem|ram~1945      ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.018      ; 1.097      ;
; 1.008 ; regfile:b2v_regfile|rf~134  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.037      ; 1.129      ;
; 1.017 ; regfile:b2v_regfile|rf~779  ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.135      ;
; 1.021 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.149      ;
; 1.023 ; regfile:b2v_regfile|rf~646  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.026      ; 1.133      ;
; 1.023 ; dmem:b2v_dmem|ram~2081      ; regfile:b2v_regfile|rf~383  ; clk          ; clk         ; 0.000        ; 0.038      ; 1.145      ;
; 1.045 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.173      ;
; 1.046 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.174      ;
; 1.046 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.174      ;
; 1.046 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.174      ;
; 1.047 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.175      ;
; 1.049 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[28]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.178      ;
; 1.054 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[26]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.182      ;
; 1.056 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.184      ;
; 1.058 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.186      ;
; 1.058 ; regfile:b2v_regfile|rf~902  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; -0.161     ; 0.981      ;
; 1.059 ; regfile:b2v_regfile|rf~38   ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.037      ; 1.180      ;
; 1.061 ; flopr:b2v_pc_reg|q[25]      ; flopr:b2v_pc_reg|q[25]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.189      ;
; 1.062 ; flopr:b2v_pc_reg|q[30]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.191      ;
; 1.062 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.191      ;
; 1.063 ; flopr:b2v_pc_reg|q[16]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.198      ;
; 1.064 ; flopr:b2v_pc_reg|q[8]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.192      ;
; 1.064 ; flopr:b2v_pc_reg|q[11]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.193      ;
; 1.068 ; flopr:b2v_pc_reg|q[20]      ; flopr:b2v_pc_reg|q[20]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.196      ;
; 1.069 ; regfile:b2v_regfile|rf~614  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.195      ;
; 1.070 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.199      ;
; 1.072 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.200      ;
; 1.074 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.202      ;
; 1.075 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.204      ;
; 1.076 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.204      ;
; 1.076 ; flopr:b2v_pc_reg|q[2]       ; flopr:b2v_pc_reg|q[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 1.205      ;
; 1.076 ; regfile:b2v_regfile|rf~582  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.056      ; 1.216      ;
; 1.079 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.208      ;
; 1.080 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.208      ;
; 1.093 ; dmem:b2v_dmem|ram~2073      ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.031      ; 1.208      ;
; 1.093 ; regfile:b2v_regfile|rf~715  ; dmem:b2v_dmem|ram~1773      ; clk          ; clk         ; 0.000        ; 0.038      ; 1.215      ;
; 1.095 ; flopr:b2v_pc_reg|q[13]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.224      ;
; 1.097 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.225      ;
; 1.100 ; flopr:b2v_pc_reg|q[29]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.229      ;
; 1.102 ; dmem:b2v_dmem|ram~1793      ; regfile:b2v_regfile|rf~383  ; clk          ; clk         ; 0.000        ; 0.024      ; 1.210      ;
; 1.104 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.232      ;
; 1.106 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.234      ;
; 1.108 ; flopr:b2v_pc_reg|q[22]      ; flopr:b2v_pc_reg|q[22]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.236      ;
; 1.110 ; flopr:b2v_pc_reg|q[5]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.238      ;
; 1.110 ; regfile:b2v_regfile|rf~966  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; -0.129     ; 1.065      ;
; 1.113 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~2029      ; clk          ; clk         ; 0.000        ; -0.150     ; 1.047      ;
; 1.114 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[11]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.242      ;
; 1.115 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[16]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.243      ;
; 1.116 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.245      ;
; 1.117 ; flopr:b2v_pc_reg|q[27]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.245      ;
; 1.118 ; flopr:b2v_pc_reg|q[15]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.253      ;
; 1.118 ; flopr:b2v_pc_reg|q[10]      ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.247      ;
; 1.122 ; dmem:b2v_dmem|ram~793       ; regfile:b2v_regfile|rf~1047 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.247      ;
; 1.122 ; flopr:b2v_pc_reg|q[7]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.250      ;
; 1.122 ; flopr:b2v_pc_reg|q[28]      ; flopr:b2v_pc_reg|q[31]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.251      ;
; 1.122 ; regfile:b2v_regfile|rf~1035 ; dmem:b2v_dmem|ram~1261      ; clk          ; clk         ; 0.000        ; -0.150     ; 1.056      ;
; 1.125 ; flopr:b2v_pc_reg|q[25]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.253      ;
; 1.127 ; flopr:b2v_pc_reg|q[12]      ; flopr:b2v_pc_reg|q[15]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.256      ;
; 1.128 ; regfile:b2v_regfile|rf~135  ; dmem:b2v_dmem|ram~1993      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.249      ;
; 1.132 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[29]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.261      ;
; 1.132 ; flopr:b2v_pc_reg|q[6]       ; flopr:b2v_pc_reg|q[9]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.260      ;
; 1.133 ; flopr:b2v_pc_reg|q[26]      ; flopr:b2v_pc_reg|q[30]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.261      ;
; 1.135 ; flopr:b2v_pc_reg|q[24]      ; flopr:b2v_pc_reg|q[27]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.263      ;
; 1.136 ; regfile:b2v_regfile|rf~102  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.036      ; 1.256      ;
; 1.136 ; flopr:b2v_pc_reg|q[14]      ; flopr:b2v_pc_reg|q[17]      ; clk          ; clk         ; 0.000        ; 0.051      ; 1.271      ;
; 1.137 ; flopr:b2v_pc_reg|q[22]      ; flopr:b2v_pc_reg|q[23]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.265      ;
; 1.137 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[8]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.265      ;
; 1.139 ; flopr:b2v_pc_reg|q[3]       ; flopr:b2v_pc_reg|q[6]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.267      ;
; 1.139 ; flopr:b2v_pc_reg|q[4]       ; flopr:b2v_pc_reg|q[10]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.267      ;
; 1.141 ; flopr:b2v_pc_reg|q[21]      ; flopr:b2v_pc_reg|q[21]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.269      ;
; 1.141 ; dmem:b2v_dmem|ram~586       ; regfile:b2v_regfile|rf~1032 ; clk          ; clk         ; 0.000        ; -0.136     ; 1.089      ;
; 1.142 ; regfile:b2v_regfile|rf~390  ; dmem:b2v_dmem|ram~584       ; clk          ; clk         ; 0.000        ; 0.053      ; 1.279      ;
; 1.143 ; flopr:b2v_pc_reg|q[9]       ; flopr:b2v_pc_reg|q[12]      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.272      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1000 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1001 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1002 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1003 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1004 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1005 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1006 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1007 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1008 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1009 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1010 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1011 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1012 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1013 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1014 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1015 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1016 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1017 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1018 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1019 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1020 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1021 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1022 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1023 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1024 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1025 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1026 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1027 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1028 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1029 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1030 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1031 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1032 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1033 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1034 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1035 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1036 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1037 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1038 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1039 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1040 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1041 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1042 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1043 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1044 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1045 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1046 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1047 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1048 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1049 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1050 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1051 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1052 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1053 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1054 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1055 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1056 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1057 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1058 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1059 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1060 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1061 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1062 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1063 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1064 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1065 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1066 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1067 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1068 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1069 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1070 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1071 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1072 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1073 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1074 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1075 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1076 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1077 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1078 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1079 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1080 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1081 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1082 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1083 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1084 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1085 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1086 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1087 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1088 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dmem:b2v_dmem|ram~1089 ;
+--------+--------------+----------------+------------+-------+------------+------------------------+


-----------------------------------------
; Fast 1200mV 0C Model Datasheet Report ;
-----------------------------------------
Nothing to report.


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.708    ; 0.781 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -11.708    ; 0.781 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -29666.328 ; 0.0   ; 0.0      ; 0.0     ; -3241.535           ;
;  clk             ; -29666.328 ; 0.000 ; N/A      ; N/A     ; -3241.535           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33662257 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33662257 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 26 00:05:48 2021
Info: Command: quartus_sta mips -c mips
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.708
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.708    -29666.328 clk 
Info (332146): Worst-case hold slack is 1.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.479         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -3105.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.484    -26483.173 clk 
Info (332146): Worst-case hold slack is 1.340
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.340         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -3105.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.422
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.422    -15947.013 clk 
Info (332146): Worst-case hold slack is 0.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.781         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -3241.535 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4653 megabytes
    Info: Processing ended: Fri Nov 26 00:06:07 2021
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:18


