
module mac_controller_test_bench();

reg clk;
reg [7:0] a00,a01,a02,a10,a11,a12,a20,a21,a22, b00,b01,b02,b10,b11,b12,b20,b21,b22;
wire [7:0] o00,o01,o02,o10,o11,o12,o20,o21,o22;


mac_controller mac_c1(clk,a00,a01,a02,a10,a11,a12,a20,a21,a22, 
			b00,b01,b02,b10,b11,b12,b20,b21,b22, o00,o01,o02,o10,o11,o12,o20,o21,o22);

initial begin

$monitor("value of a00=%b,a01=%b,a02=%b,a10=%b,a11=%b,a12=%b,a20=%b,a21=%b,a22=%b, b00=%b,b01=%b,b02=%b,b10=%b,b11=%b,b12=%b,b20=%b,b21=%b,b22=%b,o00=%b,o01=%b,o02=%b,o10=%b,o11=%b,o12=%b,o20=%b,o21=%b,o22=%b",
			 a00,a01,a02,a10,a11,a12,a20,a21,a22, b00,b01,b02,b10,b11,b12,b20,b21,b22,o00,o01,o02,o10,o11,o12,o20,o21,o22);

clk=0;

a00=8'b00000000;a01=8'b00000000;a02=8'b00000000;a10=8'b00000000;
a11=8'b00000000;a12=8'b00000000;a20=8'b00000000;a21=8'b00000000;a22=8'b00000000;
b00=8'b10000000;b01=8'b10000000;b02=8'b10000000;b10=8'b10000000;
b11=8'b10000000;b12=8'b10000000;b20=8'b10000000;b21=8'b10000000;b22=8'b10000000;

#50 a00=8'b00110000;a01=8'b00110000;a02=8'b00110000;a10=8'b00110000;
a11=8'b00110000;a12=8'b00110000;a20=8'b00110000;a21=8'b00110000;a22=8'b00110000;
b00=8'b00110000;b01=8'b00110000;b02=8'b00110000;b10=8'b00110000;
b11=8'b00110000;b12=8'b00110000;b20=8'b00110000;b21=8'b00110000;b22=8'b00110000;

#50 a00=8'b00110000;a01=8'b00000000;a02=8'b10110000;a10=8'b00110000;
a11=8'b00000000;a12=8'b10110000;a20=8'b00000000;a21=8'b00110000;a22=8'b00110000;
b00=8'b00110000;b01=8'b10000000;b02=8'b00110000;b10=8'b10000000;
b11=8'b10000000;b12=8'b00110000;b20=8'b10000000;b21=8'b10000000;b22=8'b00110000;

end

always #2 clk = ~clk;

endmodule
