## NI、SW接口芯片工作机制理解

### 支持2K内的消息和RDMA操作。

### 发送消息或RDMA操作时，几个步骤：

1 在FPGA的空间里，构造源操作描述符队列，以及与源操作描述符队列对应的操作完成队列。(源操作队列我理解可以是读也可以是写？)

2 FPGA写IO空间按门铃触发某个源操作队列的收发操作，操作过程中，NI会通过PCIE读操作读取FPGA空间里的数据。

3 操作结束后，NI通过PCIE写操作，修改完成队列的对应表项，以通知完成，对于CPU，会产生中断，对于FPGA，可不依赖中断。

4 可指定垃圾完成队列忽略操作结果。

### 可以操作NI内置的描述符，构造64字节的短RDMA直接写数据到目标节点内存。（但没有读操作？）

### 多播功能，只能是2K内的消息，不支持RDMA块数据，SW上同行的拷贝可同时进行，不同行的只能逐一拷贝。

### 操作描述符，如果是2K内消息，2K消息与描述符紧凑排列，如果是RDMA块数据，描述符通过指针指向数据？？？


## 为进行FPGA与CPU之间通信验证，需要的支持

### 操作描述符与完成队列表项的等结构定义。

### CPU端的驱动库及API
