Fitter report for Project
Sun Apr 02 16:28:46 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Usage Summary
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sun Apr 02 16:28:46 2017      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; Project                                    ;
; Top-level Entity Name           ; Project                                    ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEBA4F23C7                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 993 / 18,480 ( 5 % )                       ;
; Total registers                 ; 836                                        ;
; Total pins                      ; 68 / 224 ( 30 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 525,312 / 3,153,920 ( 17 % )               ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 1 / 4 ( 25 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; On                                    ; Off                                   ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Auto Delay Chains for High Fanout Input Pins                               ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Synchronizer Identification                                                ; Auto                                  ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------+------------------+-----------------------+
; Node                                                                       ; Action           ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------+------------------+-----------------------+
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                ;                  ;                       ;
; Add0~33                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[0]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[0]~0                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[1]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[2]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[2]~1                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[3]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[3]~2                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[4]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[5]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[5]~3                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[6]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[7]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[7]~4                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[8]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[9]                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[9]~5                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[10]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[10]~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[11]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[11]~7                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[12]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[12]~8                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[13]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[14]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[14]~9                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[15]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[15]~10                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[16]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[17]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[17]~11                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[18]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[18]~12                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[19]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[19]~13                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[20]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[20]~14                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[21]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[21]~15                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[22]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[22]~16                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[23]                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; HexOut[23]~17                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[0]                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[0]_OTERM209                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[0]_OTERM417                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[0]_OTERM419                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[1]                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[1]_OTERM207                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[1]_OTERM411                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[1]_OTERM413                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[1]_OTERM415                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_NEW405_RTM0409                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_NEW405_RTM0409                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM406                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM408                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM461                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM463                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM465                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM467                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM469                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[8]_OTERM471                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC~15                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC~16                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; Selector15~0                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; Selector15~0_OTERM473                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~0                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~0_NEW_REG164_RTM0166                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~0_NEW_REG164_RTM0166                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~0_OTERM165                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~0_RTM0167                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~0_RTM0167                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~1                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~1_OTERM169                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~2                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~2_OTERM171                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~3                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~3_OTERM173                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~4                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~4_OTERM175                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~5                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~5_NEW_REG176_RTM0178                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~5_NEW_REG176_RTM0178                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~5_OTERM177                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~5_RTM0179                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~5_RTM0179                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~6                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~6_NEW_REG180_RTM0182                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~6_NEW_REG180_RTM0182                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~6_OTERM181                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~6_RTM0183                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss0|OUT~6_RTM0183                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~0                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~0_OTERM147                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~1                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~1_OTERM149                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~2                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~2_OTERM151                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~3                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~3_NEW_REG152_RTM0154                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~3_NEW_REG152_RTM0154                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~3_OTERM153                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~3_RTM0155                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~3_RTM0155                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~4                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~4_OTERM157                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~5                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~5_OTERM159                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~6                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~6_NEW_REG160_RTM0162                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~6_NEW_REG160_RTM0162                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~6_OTERM161                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~6_RTM0163                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss1|OUT~6_RTM0163                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~0                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~0_OTERM127                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~1                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~1_NEW_REG128_RTM0130                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~1_NEW_REG128_RTM0130                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~1_OTERM129                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~1_RTM0131                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~1_RTM0131                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~2                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~2_NEW_REG132_RTM0134                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~2_NEW_REG132_RTM0134                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~2_OTERM133                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~2_RTM0135                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~2_RTM0135                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~3                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~3_OTERM137                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~4                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~4_OTERM139                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~5                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~5_OTERM141                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~6                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~6_NEW_REG142_RTM0144                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~6_NEW_REG142_RTM0144                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~6_OTERM143                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~6_RTM0145                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss2|OUT~6_RTM0145                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~0                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~0_NEW_REG106_RTM0108                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~0_NEW_REG106_RTM0108                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~0_OTERM107                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~0_RTM0109                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~0_RTM0109                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~1                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~1_OTERM111                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~2                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~2_OTERM113                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~3                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~3_OTERM115                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~4                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~4_OTERM117                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~5                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~5_NEW_REG118_RTM0120                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~5_NEW_REG118_RTM0120                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~5_OTERM119                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~5_RTM0121                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~5_RTM0121                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~6                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~6_NEW_REG122_RTM0124                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~6_NEW_REG122_RTM0124                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~6_OTERM123                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~6_RTM0125                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss3|OUT~6_RTM0125                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~0                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~0_OTERM87                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~1                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~1_NEW_REG88_RTM090                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~1_NEW_REG88_RTM090                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~1_OTERM89                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~1_RTM091                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~1_RTM091                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~2                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~2_NEW_REG92_RTM094                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~2_NEW_REG92_RTM094                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~2_OTERM93                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~2_RTM095                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~2_RTM095                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~3                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~3_OTERM97                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~4                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~4_OTERM99                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~5                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~5_OTERM101                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~6                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~6_NEW_REG102_RTM0104                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~6_NEW_REG102_RTM0104                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~6_OTERM103                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~6_RTM0105                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss4|OUT~6_RTM0105                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~0                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~0_OTERM65                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~1                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~1_NEW_REG66_RTM068                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~1_NEW_REG66_RTM068                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~1_OTERM67                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~1_RTM069                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~1_RTM069                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~2                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~2_NEW_REG70_RTM072                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~2_NEW_REG70_RTM072                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~2_OTERM71                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~2_RTM073                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~2_RTM073                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~3                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~3_NEW_REG74_RTM076                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~3_NEW_REG74_RTM076                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~3_OTERM75                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~3_RTM077                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~3_RTM077                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~4                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~4_OTERM79                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~5                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~5_OTERM81                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~6                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~6_NEW_REG82_RTM084                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~6_NEW_REG82_RTM084                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~6_OTERM83                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~6_RTM085                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; SevenSeg:ss5|OUT~6_RTM085                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; alufunc_DL[0]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; alufunc_DL[0]_NEW210_RTM0212                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; alufunc_DL[0]_NEW210_RTM0212                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; alufunc_DL[0]_OTERM211                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; alufunc_DL~2                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; aluimm_DL                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; aluimm_DL_OTERM475                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; aluimm_DL~0                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; dmem_rtl_0_bypass[5]                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; imem~7                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; imem~9                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regBusy_D~13                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regBusy_D~14                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[0]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[0]_NEW294_RTM0296                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[0]_NEW294_RTM0296                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[0]_OTERM295                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[1]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[1]_NEW297_RTM0299                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[1]_NEW297_RTM0299                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[1]_OTERM298                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[2]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[2]_NEW390_RTM0392                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[2]_NEW390_RTM0392                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[2]_OTERM391                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[3]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[3]_NEW393_RTM0395                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[3]_NEW393_RTM0395                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[3]_OTERM394                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[4]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[4]_NEW396_RTM0398                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[4]_NEW396_RTM0398                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[4]_OTERM397                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[5]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[5]_NEW399_RTM0401                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[5]_NEW399_RTM0401                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[5]_OTERM400                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[6]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[6]_NEW255_RTM0257                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[6]_NEW255_RTM0257                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[6]_OTERM256                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[7]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[7]_NEW252_RTM0254                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[7]_NEW252_RTM0254                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[7]_OTERM253                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[8]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[8]_NEW249_RTM0251                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[8]_NEW249_RTM0251                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[8]_OTERM250                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[9]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[9]_NEW246_RTM0248                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[9]_NEW246_RTM0248                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[9]_OTERM247                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[10]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[10]_NEW243_RTM0245                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[10]_NEW243_RTM0245                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[10]_OTERM244                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[11]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[11]_NEW240_RTM0242                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[11]_NEW240_RTM0242                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[11]_OTERM241                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[12]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[12]_NEW237_RTM0239                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[12]_NEW237_RTM0239                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[12]_OTERM238                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[13]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[13]_NEW234_RTM0236                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[13]_NEW234_RTM0236                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[13]_OTERM235                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[14]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[14]_NEW231_RTM0233                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[14]_NEW231_RTM0233                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[14]_OTERM232                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[15]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[15]_NEW228_RTM0230                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[15]_NEW228_RTM0230                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[15]_OTERM229                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[16]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[16]_NEW225_RTM0227                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[16]_NEW225_RTM0227                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[16]_OTERM226                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[17]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[17]_NEW222_RTM0224                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[17]_NEW222_RTM0224                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[17]_OTERM223                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[18]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[18]_NEW219_RTM0221                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[18]_NEW219_RTM0221                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[18]_OTERM220                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[19]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[19]_NEW216_RTM0218                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[19]_NEW216_RTM0218                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[19]_OTERM217                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[20]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[20]_NEW213_RTM0215                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[20]_NEW213_RTM0215                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[20]_OTERM214                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[21]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[21]_NEW285_RTM0287                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[21]_NEW285_RTM0287                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[21]_OTERM286                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[22]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[22]_NEW282_RTM0284                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[22]_NEW282_RTM0284                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[22]_OTERM283                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[23]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[23]_NEW279_RTM0281                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[23]_NEW279_RTM0281                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[23]_OTERM280                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[24]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[24]_NEW276_RTM0278                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[24]_NEW276_RTM0278                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[24]_OTERM277                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[25]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[25]_NEW273_RTM0275                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[25]_NEW273_RTM0275                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[25]_OTERM274                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[26]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[26]_NEW270_RTM0272                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[26]_NEW270_RTM0272                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[26]_OTERM271                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[27]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[27]_NEW267_RTM0269                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[27]_NEW267_RTM0269                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[27]_OTERM268                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[28]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[28]_NEW264_RTM0266                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[28]_NEW264_RTM0266                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[28]_OTERM265                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[29]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[29]_NEW258_RTM0260                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[29]_NEW258_RTM0260                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[29]_OTERM259                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[30]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[30]_NEW261_RTM0263                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[30]_NEW261_RTM0263                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[30]_OTERM262                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[31]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[31]_NEW288_RTM0290                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[31]_NEW288_RTM0290                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL[31]_OTERM289                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~0                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~1                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~2                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~3                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~4                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~5                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~7                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~8                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~9                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~10                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~11                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~12                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~13                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~14                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~15                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~16                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~17                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~18                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~19                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~20                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~21                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~22                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~23                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~24                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~25                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~26                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~27                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~28                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~29                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~30                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval1_DL~31                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[0]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[0]_NEW402_RTM0404                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[0]_NEW402_RTM0404                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[0]_OTERM403                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[1]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[1]_NEW387_RTM0389                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[1]_NEW387_RTM0389                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[1]_OTERM388                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[2]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[2]_NEW300_RTM0302                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[2]_NEW300_RTM0302                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[2]_OTERM301                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[3]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[3]_NEW303_RTM0305                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[3]_NEW303_RTM0305                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[3]_OTERM304                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[4]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[4]_NEW291_RTM0293                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[4]_NEW291_RTM0293                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[4]_OTERM292                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[5]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[5]_NEW324_RTM0326                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[5]_NEW324_RTM0326                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[5]_OTERM325                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[6]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[6]_NEW306_RTM0308                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[6]_NEW306_RTM0308                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[6]_OTERM307                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[7]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[7]_NEW327_RTM0329                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[7]_NEW327_RTM0329                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[7]_OTERM328                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[8]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[8]_NEW330_RTM0332                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[8]_NEW330_RTM0332                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[8]_OTERM331                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[9]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[9]_NEW309_RTM0311                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[9]_NEW309_RTM0311                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[9]_OTERM310                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[10]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[10]_NEW312_RTM0314                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[10]_NEW312_RTM0314                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[10]_OTERM313                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[11]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[11]_NEW315_RTM0317                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[11]_NEW315_RTM0317                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[11]_OTERM316                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[12]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[12]_NEW318_RTM0320                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[12]_NEW318_RTM0320                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[12]_OTERM319                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[13]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[13]_NEW321_RTM0323                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[13]_NEW321_RTM0323                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[13]_OTERM322                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[14]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[14]_NEW342_RTM0344                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[14]_NEW342_RTM0344                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[14]_OTERM343                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[15]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[15]_NEW345_RTM0347                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[15]_NEW345_RTM0347                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[15]_OTERM346                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[16]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[16]_NEW384_RTM0386                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[16]_NEW384_RTM0386                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[16]_OTERM385                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[17]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[17]_NEW348_RTM0350                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[17]_NEW348_RTM0350                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[17]_OTERM349                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[18]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[18]_NEW351_RTM0353                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[18]_NEW351_RTM0353                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[18]_OTERM352                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[19]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[19]_NEW333_RTM0335                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[19]_NEW333_RTM0335                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[19]_OTERM334                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[20]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[20]_NEW336_RTM0338                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[20]_NEW336_RTM0338                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[20]_OTERM337                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[21]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[21]_NEW339_RTM0341                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[21]_NEW339_RTM0341                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[21]_OTERM340                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[22]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[22]_NEW354_RTM0356                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[22]_NEW354_RTM0356                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[22]_OTERM355                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[23]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[23]_NEW357_RTM0359                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[23]_NEW357_RTM0359                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[23]_OTERM358                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[24]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[24]_NEW360_RTM0362                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[24]_NEW360_RTM0362                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[24]_OTERM361                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[25]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[25]_NEW363_RTM0365                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[25]_NEW363_RTM0365                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[25]_OTERM364                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[26]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[26]_NEW366_RTM0368                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[26]_NEW366_RTM0368                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[26]_OTERM367                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[27]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[27]_NEW375_RTM0377                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[27]_NEW375_RTM0377                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[27]_OTERM376                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[28]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[28]_NEW378_RTM0380                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[28]_NEW378_RTM0380                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[28]_OTERM379                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[29]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[29]_NEW369_RTM0371                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[29]_NEW369_RTM0371                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[29]_OTERM370                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[30]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[30]_NEW372_RTM0374                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[30]_NEW372_RTM0374                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[30]_OTERM373                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[31]                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[31]_NEW381_RTM0383                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[31]_NEW381_RTM0383                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL[31]_OTERM382                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~1                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~2                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~3                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~4                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~5                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~6                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~7                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~8                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~9                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~10                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~11                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~12                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~13                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~14                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~15                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~16                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~17                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~18                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~19                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~20                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~21                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~22                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~23                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~24                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~25                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~26                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~27                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~28                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~29                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~30                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~31                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; regval2_DL~32                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[0]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[0]_OTERM487                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[1]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[1]_OTERM497                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[2]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[2]_OTERM501                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[3]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[3]_OTERM499                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[4]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[4]_OTERM477                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[5]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[5]_OTERM507                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[6]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[6]_OTERM495                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[7]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[7]_OTERM493                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[8]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[8]_OTERM491                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[9]                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[9]_OTERM489                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[10]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[10]_OTERM505                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[11]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[11]_OTERM503                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[12]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[12]_OTERM485                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[13]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[13]_OTERM483                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[14]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[14]_OTERM481                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[15]                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL[15]_OTERM479                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~0                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~1                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~2                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~3                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~4                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~5                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~6                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~7                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~8                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~9                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~10                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~11                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~12                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~13                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~14                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; sxtimm_DL~15                                                               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[0]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[0]_OTERM57                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[0]_OTERM59                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[0]_OTERM61_OTERM457                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[0]_OTERM61_OTERM459                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[0]_OTERM63                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]_OTERM13                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]_OTERM15                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]_OTERM17                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]_OTERM19_OTERM443                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]_OTERM19_OTERM445                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]_OTERM19_OTERM447                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[1]_OTERM21                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[2]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[2]_OTERM23                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[2]_OTERM25                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[2]_OTERM27_OTERM439                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[2]_OTERM27_OTERM441                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[2]_OTERM29                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM1                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM3                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM5                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM7                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM9_OTERM421                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM9_OTERM423                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM9_OTERM425                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM9_OTERM427                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[3]_OTERM11                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]_OTERM49                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]_OTERM51_OTERM429                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]_OTERM51_OTERM431                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]_OTERM51_OTERM433                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]_OTERM51_OTERM435                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]_OTERM53                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[4]_OTERM55                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[5]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[5]_OTERM201                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[5]_OTERM203                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[5]_OTERM205                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]_OTERM31                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]_OTERM33                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]_OTERM35_OTERM449                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]_OTERM35_OTERM451                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]_OTERM35_OTERM453                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]_OTERM35_OTERM455                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[6]_OTERM37                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[7]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[7]_OTERM195                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[7]_OTERM197                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[7]_OTERM199                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[8]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[8]_OTERM39                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[8]_OTERM41                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[8]_OTERM43_OTERM437                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[8]_OTERM45                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[8]_OTERM47                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[9]                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[9]_OTERM185                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[9]_OTERM187                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[9]_OTERM189                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[9]_OTERM191                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; wregval_ML[9]_OTERM193                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                ;                  ;                       ;
; PC[2]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[2]~DUPLICATE                ;                  ;                       ;
; PC[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[4]~DUPLICATE                ;                  ;                       ;
; PC[7]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[7]~DUPLICATE                ;                  ;                       ;
; PC[9]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[9]~DUPLICATE                ;                  ;                       ;
; PC[12]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[12]~DUPLICATE               ;                  ;                       ;
; PC[13]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[13]~DUPLICATE               ;                  ;                       ;
; PC[14]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[14]~DUPLICATE               ;                  ;                       ;
; PC[16]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PC[16]~DUPLICATE               ;                  ;                       ;
; alufunc_DL[1]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_DL[1]~DUPLICATE        ;                  ;                       ;
; alufunc_DL[2]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_DL[2]~DUPLICATE        ;                  ;                       ;
; alufunc_DL[3]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; alufunc_DL[3]~DUPLICATE        ;                  ;                       ;
; aluimm_DL                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluimm_DL~DUPLICATE            ;                  ;                       ;
; aluout_AL[3]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluout_AL[3]~DUPLICATE         ;                  ;                       ;
; aluout_AL[9]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluout_AL[9]~DUPLICATE         ;                  ;                       ;
; aluout_AL[12]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluout_AL[12]~DUPLICATE        ;                  ;                       ;
; aluout_AL[13]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluout_AL[13]~DUPLICATE        ;                  ;                       ;
; aluout_AL[14]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluout_AL[14]~DUPLICATE        ;                  ;                       ;
; aluout_AL[15]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluout_AL[15]~DUPLICATE        ;                  ;                       ;
; aluout_AL[17]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aluout_AL[17]~DUPLICATE        ;                  ;                       ;
; dmem_rtl_0_bypass[5]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dmem_rtl_0_bypass[5]~DUPLICATE ;                  ;                       ;
; inst_FL[0]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[0]~DUPLICATE           ;                  ;                       ;
; inst_FL[1]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[1]~DUPLICATE           ;                  ;                       ;
; inst_FL[2]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[2]~DUPLICATE           ;                  ;                       ;
; inst_FL[3]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[3]~DUPLICATE           ;                  ;                       ;
; inst_FL[9]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[9]~DUPLICATE           ;                  ;                       ;
; inst_FL[12]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[12]~DUPLICATE          ;                  ;                       ;
; inst_FL[16]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[16]~DUPLICATE          ;                  ;                       ;
; inst_FL[18]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[18]~DUPLICATE          ;                  ;                       ;
; inst_FL[20]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[20]~DUPLICATE          ;                  ;                       ;
; inst_FL[26]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[26]~DUPLICATE          ;                  ;                       ;
; inst_FL[28]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; inst_FL[28]~DUPLICATE          ;                  ;                       ;
; isnop_FL                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; isnop_FL~DUPLICATE             ;                  ;                       ;
; pcpred_DL[2]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[2]~DUPLICATE         ;                  ;                       ;
; pcpred_DL[5]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[5]~DUPLICATE         ;                  ;                       ;
; pcpred_DL[6]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[6]~DUPLICATE         ;                  ;                       ;
; pcpred_DL[18]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[18]~DUPLICATE        ;                  ;                       ;
; pcpred_DL[19]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[19]~DUPLICATE        ;                  ;                       ;
; pcpred_DL[24]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[24]~DUPLICATE        ;                  ;                       ;
; pcpred_DL[26]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[26]~DUPLICATE        ;                  ;                       ;
; pcpred_DL[27]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_DL[27]~DUPLICATE        ;                  ;                       ;
; pcpred_FL[1]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcpred_FL[1]~DUPLICATE         ;                  ;                       ;
; regBusy_D[0]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regBusy_D[0]~DUPLICATE         ;                  ;                       ;
; regBusy_D[7]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regBusy_D[7]~DUPLICATE         ;                  ;                       ;
; regval1_DL[1]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[1]~DUPLICATE        ;                  ;                       ;
; regval1_DL[2]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[2]~DUPLICATE        ;                  ;                       ;
; regval1_DL[3]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[3]~DUPLICATE        ;                  ;                       ;
; regval1_DL[4]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[4]~DUPLICATE        ;                  ;                       ;
; regval1_DL[5]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[5]~DUPLICATE        ;                  ;                       ;
; regval1_DL[6]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[6]~DUPLICATE        ;                  ;                       ;
; regval1_DL[7]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[7]~DUPLICATE        ;                  ;                       ;
; regval1_DL[8]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[8]~DUPLICATE        ;                  ;                       ;
; regval1_DL[9]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[9]~DUPLICATE        ;                  ;                       ;
; regval1_DL[10]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[10]~DUPLICATE       ;                  ;                       ;
; regval1_DL[11]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[11]~DUPLICATE       ;                  ;                       ;
; regval1_DL[12]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[12]~DUPLICATE       ;                  ;                       ;
; regval1_DL[13]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[13]~DUPLICATE       ;                  ;                       ;
; regval1_DL[14]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[14]~DUPLICATE       ;                  ;                       ;
; regval1_DL[15]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[15]~DUPLICATE       ;                  ;                       ;
; regval1_DL[16]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[16]~DUPLICATE       ;                  ;                       ;
; regval1_DL[17]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[17]~DUPLICATE       ;                  ;                       ;
; regval1_DL[18]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[18]~DUPLICATE       ;                  ;                       ;
; regval1_DL[19]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[19]~DUPLICATE       ;                  ;                       ;
; regval1_DL[21]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[21]~DUPLICATE       ;                  ;                       ;
; regval1_DL[25]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[25]~DUPLICATE       ;                  ;                       ;
; regval1_DL[26]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[26]~DUPLICATE       ;                  ;                       ;
; regval1_DL[27]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[27]~DUPLICATE       ;                  ;                       ;
; regval1_DL[31]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval1_DL[31]~DUPLICATE       ;                  ;                       ;
; regval2_DL[0]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[0]~DUPLICATE        ;                  ;                       ;
; regval2_DL[2]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[2]~DUPLICATE        ;                  ;                       ;
; regval2_DL[3]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[3]~DUPLICATE        ;                  ;                       ;
; regval2_DL[4]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[4]~DUPLICATE        ;                  ;                       ;
; regval2_DL[5]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[5]~DUPLICATE        ;                  ;                       ;
; regval2_DL[6]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[6]~DUPLICATE        ;                  ;                       ;
; regval2_DL[8]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[8]~DUPLICATE        ;                  ;                       ;
; regval2_DL[9]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[9]~DUPLICATE        ;                  ;                       ;
; regval2_DL[11]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[11]~DUPLICATE       ;                  ;                       ;
; regval2_DL[12]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[12]~DUPLICATE       ;                  ;                       ;
; regval2_DL[13]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[13]~DUPLICATE       ;                  ;                       ;
; regval2_DL[14]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[14]~DUPLICATE       ;                  ;                       ;
; regval2_DL[17]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[17]~DUPLICATE       ;                  ;                       ;
; regval2_DL[19]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[19]~DUPLICATE       ;                  ;                       ;
; regval2_DL[20]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[20]~DUPLICATE       ;                  ;                       ;
; regval2_DL[21]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[21]~DUPLICATE       ;                  ;                       ;
; regval2_DL[22]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[22]~DUPLICATE       ;                  ;                       ;
; regval2_DL[23]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[23]~DUPLICATE       ;                  ;                       ;
; regval2_DL[24]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[24]~DUPLICATE       ;                  ;                       ;
; regval2_DL[25]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[25]~DUPLICATE       ;                  ;                       ;
; regval2_DL[26]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[26]~DUPLICATE       ;                  ;                       ;
; regval2_DL[27]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[27]~DUPLICATE       ;                  ;                       ;
; regval2_DL[28]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[28]~DUPLICATE       ;                  ;                       ;
; regval2_DL[29]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[29]~DUPLICATE       ;                  ;                       ;
; regval2_DL[30]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[30]~DUPLICATE       ;                  ;                       ;
; regval2_DL[31]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regval2_DL[31]~DUPLICATE       ;                  ;                       ;
; sxtimm_DL[1]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[1]~DUPLICATE         ;                  ;                       ;
; sxtimm_DL[2]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[2]~DUPLICATE         ;                  ;                       ;
; sxtimm_DL[4]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[4]~DUPLICATE         ;                  ;                       ;
; sxtimm_DL[5]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[5]~DUPLICATE         ;                  ;                       ;
; sxtimm_DL[6]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[6]~DUPLICATE         ;                  ;                       ;
; sxtimm_DL[7]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[7]~DUPLICATE         ;                  ;                       ;
; sxtimm_DL[10]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[10]~DUPLICATE        ;                  ;                       ;
; sxtimm_DL[11]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[11]~DUPLICATE        ;                  ;                       ;
; sxtimm_DL[12]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[12]~DUPLICATE        ;                  ;                       ;
; sxtimm_DL[13]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[13]~DUPLICATE        ;                  ;                       ;
; sxtimm_DL[14]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[14]~DUPLICATE        ;                  ;                       ;
; sxtimm_DL[15]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sxtimm_DL[15]~DUPLICATE        ;                  ;                       ;
+----------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2325 ) ; 0.00 % ( 0 / 2325 )        ; 0.00 % ( 0 / 2325 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2325 ) ; 0.00 % ( 0 / 2325 )        ; 0.00 % ( 0 / 2325 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2316 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Jesse/Documents/College/CS-3220/Assignment 3/assignment3_restored/Project.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 993 / 18,480          ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 993                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,072 / 18,480        ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 296                   ;       ;
;         [b] ALMs used for LUT logic                         ; 706                   ;       ;
;         [c] ALMs used for registers                         ; 70                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 79 / 18,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18,480            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 138 / 1,848           ; 7 %   ;
;     -- Logic LABs                                           ; 138                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,560                 ;       ;
;     -- 7 input functions                                    ; 48                    ;       ;
;     -- 6 input functions                                    ; 509                   ;       ;
;     -- 5 input functions                                    ; 160                   ;       ;
;     -- 4 input functions                                    ; 368                   ;       ;
;     -- <=3 input functions                                  ; 475                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 32                    ;       ;
; Dedicated logic registers                                   ; 836                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 731 / 36,960          ; 2 %   ;
;         -- Secondary logic registers                        ; 105 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 731                   ;       ;
;         -- Routing optimization registers                   ; 105                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 68 / 224              ; 30 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 66 / 308              ; 21 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 525,312 / 3,153,920   ; 17 %  ;
; Total block memory implementation bits                      ; 675,840 / 3,153,920   ; 21 %  ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.2% / 3.3% / 2.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 24.1% / 24.4% / 23.1% ;       ;
; Maximum fan-out                                             ; 966                   ;       ;
; Highest non-global fan-out                                  ; 249                   ;       ;
; Total fan-out                                               ; 10932                 ;       ;
; Average fan-out                                             ; 4.15                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 993 / 18480 ( 5 % )   ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 993                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1072 / 18480 ( 6 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 296                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 706                   ; 0                              ;
;         [c] ALMs used for registers                         ; 70                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 79 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 18480 ( 0 % )     ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 138 / 1848 ( 7 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 138                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1560                  ; 0                              ;
;     -- 7 input functions                                    ; 48                    ; 0                              ;
;     -- 6 input functions                                    ; 509                   ; 0                              ;
;     -- 5 input functions                                    ; 160                   ; 0                              ;
;     -- 4 input functions                                    ; 368                   ; 0                              ;
;     -- <=3 input functions                                  ; 475                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 32                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 731 / 36960 ( 2 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 105 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 731                   ; 0                              ;
;         -- Routing optimization registers                   ; 105                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 66                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 525312                ; 0                              ;
; Total block memory implementation bits                      ; 675840                ; 0                              ;
; M10K block                                                  ; 66 / 308 ( 21 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 1215                  ; 0                              ;
;     -- Registered Input Connections                         ; 950                   ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 1215                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 12009                 ; 1249                           ;
;     -- Registered Connections                               ; 6309                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 1215                           ;
;     -- hard_block:auto_generated_inst                       ; 1215                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 2                              ;
;     -- Output Ports                                         ; 52                    ; 2                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]   ; M7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]   ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; RESET_N  ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]    ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]    ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]    ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[4]    ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[5]    ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[6]    ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[7]    ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[8]    ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[9]    ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                             ;
+---------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                   ;                           ;
+---------------------------------------------------------------------------------------------------+---------------------------+
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                   ; Integer PLL               ;
;     -- PLL Location                                                                               ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                    ; none                      ;
;     -- PLL Bandwidth                                                                              ; Auto (Low)                ;
;         -- PLL Bandwidth Range                                                                    ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                  ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                 ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                          ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                         ; Direct                    ;
;     -- PLL Freq Min Lock                                                                          ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                          ; 116.666666 MHz            ;
;     -- PLL Enable                                                                                 ; On                        ;
;     -- PLL Fractional Division                                                                    ; N/A                       ;
;     -- M Counter                                                                                  ; 12                        ;
;     -- N Counter                                                                                  ; 2                         ;
;     -- PLL Refclk Select                                                                          ;                           ;
;             -- PLL Refclk Select Location                                                         ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                 ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                 ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                    ; N/A                       ;
;             -- CORECLKIN source                                                                   ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                 ; N/A                       ;
;             -- PLLIQCLKIN source                                                                  ; N/A                       ;
;             -- RXIQCLKIN source                                                                   ; N/A                       ;
;             -- CLKIN(0) source                                                                    ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                    ; N/A                       ;
;             -- CLKIN(2) source                                                                    ; N/A                       ;
;             -- CLKIN(3) source                                                                    ; N/A                       ;
;     -- PLL Output Counter                                                                         ;                           ;
;         -- Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                             ; 50.0 MHz                  ;
;             -- Output Clock Location                                                              ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                             ; Off                       ;
;             -- Duty Cycle                                                                         ; 50.0000                   ;
;             -- Phase Shift                                                                        ; 0.000000 degrees          ;
;             -- C Counter                                                                          ; 6                         ;
;             -- C Counter PH Mux PRST                                                              ; 0                         ;
;             -- C Counter PRST                                                                     ; 1                         ;
;                                                                                                   ;                           ;
+---------------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                              ; Library Name ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------+--------------+
; |Project                               ; 993.0 (962.0)        ; 1071.0 (1035.0)                  ; 78.0 (73.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1560 (1498)         ; 836 (793)                 ; 0 (0)         ; 525312            ; 66    ; 0          ; 68   ; 0            ; |Project                                                                         ; work         ;
;    |Pll:myPll|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Pll:myPll                                                               ; Pll          ;
;       |Pll_0002:pll_inst|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Pll:myPll|Pll_0002:pll_inst                                             ; Pll          ;
;          |altera_pll:altera_pll_i|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i                     ; work         ;
;    |SevenSeg:ss0|                      ; 5.2 (5.2)            ; 6.7 (6.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss0                                                            ; work         ;
;    |SevenSeg:ss1|                      ; 4.7 (4.7)            ; 5.7 (5.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss1                                                            ; work         ;
;    |SevenSeg:ss2|                      ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss2                                                            ; work         ;
;    |SevenSeg:ss3|                      ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss3                                                            ; work         ;
;    |SevenSeg:ss4|                      ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss4                                                            ; work         ;
;    |SevenSeg:ss5|                      ; 5.3 (5.3)            ; 6.3 (6.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|SevenSeg:ss5                                                            ; work         ;
;    |altsyncram:dmem_rtl_0|             ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Project|altsyncram:dmem_rtl_0                                                   ; work         ;
;       |altsyncram_c6l1:auto_generated| ; 1.0 (0.0)            ; 1.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (1)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |Project|altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated                    ; work         ;
;          |decode_5la:decode2|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project|altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|decode_5la:decode2 ; work         ;
;    |altsyncram:regs_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project|altsyncram:regs_rtl_0                                                   ; work         ;
;       |altsyncram_v8n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project|altsyncram:regs_rtl_0|altsyncram_v8n1:auto_generated                    ; work         ;
;    |altsyncram:regs_rtl_1|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project|altsyncram:regs_rtl_1                                                   ; work         ;
;       |altsyncram_v8n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Project|altsyncram:regs_rtl_1|altsyncram_v8n1:auto_generated                    ; work         ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                  ;                   ;         ;
; RESET_N                                                                                   ;                   ;         ;
;      - Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL ; 1                 ; 0       ;
; KEY[0]                                                                                    ;                   ;         ;
;      - wregval_ML[0]_OTERM61_NEW_REG456                                                   ; 1                 ; 7       ;
; SW[0]                                                                                     ;                   ;         ;
;      - wregval_ML[0]_OTERM61_NEW_REG458                                                   ; 0                 ; 7       ;
; SW[5]                                                                                     ;                   ;         ;
;      - wregval_ML[5]_NEW_REG204                                                           ; 1                 ; 7       ;
; SW[4]                                                                                     ;                   ;         ;
;      - wregval_ML[4]_OTERM51_NEW_REG434                                                   ; 0                 ; 7       ;
; KEY[3]                                                                                    ;                   ;         ;
;      - wregval_ML[3]_OTERM9_NEW_REG424                                                    ; 0                 ; 7       ;
; SW[3]                                                                                     ;                   ;         ;
;      - wregval_ML[3]_OTERM9_NEW_REG426                                                    ; 1                 ; 7       ;
; KEY[2]                                                                                    ;                   ;         ;
;      - wregval_ML[2]_OTERM27_NEW_REG438                                                   ; 1                 ; 7       ;
; SW[2]                                                                                     ;                   ;         ;
;      - wregval_ML[2]_OTERM27_NEW_REG440                                                   ; 0                 ; 7       ;
; KEY[1]                                                                                    ;                   ;         ;
;      - wregval_ML[1]_OTERM19_OTERM445~feeder                                              ; 1                 ; 7       ;
; SW[1]                                                                                     ;                   ;         ;
;      - wregval_ML[1]_OTERM19_NEW_REG446                                                   ; 0                 ; 7       ;
; SW[8]                                                                                     ;                   ;         ;
;      - wregval_ML[8]_OTERM43_NEW_REG436                                                   ; 1                 ; 7       ;
; SW[7]                                                                                     ;                   ;         ;
;      - wregval_ML[7]_OTERM199~feeder                                                      ; 0                 ; 7       ;
; SW[9]                                                                                     ;                   ;         ;
;      - wregval_ML[9]_OTERM193~feeder                                                      ; 0                 ; 7       ;
; SW[6]                                                                                     ;                   ;         ;
;      - wregval_ML[6]_OTERM35_NEW_REG454                                                   ; 1                 ; 7       ;
+-------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location                  ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|locked_wire[0]                 ; FRACTIONALPLL_X0_Y1_N0    ; 249     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                 ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 902     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|decode_5la:decode2|eq_node[0] ; MLABCELL_X37_Y13_N12      ; 32      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|decode_5la:decode2|eq_node[1] ; MLABCELL_X37_Y13_N24      ; 32      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; aluout_AL~0                                                                        ; MLABCELL_X37_Y13_N30      ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always11~0                                                                         ; LABCELL_X20_Y17_N24       ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; always1~0                                                                          ; LABCELL_X25_Y19_N42       ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always3~1                                                                          ; LABCELL_X29_Y17_N24       ; 185     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; always6~0                                                                          ; MLABCELL_X28_Y17_N48      ; 140     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; always7~1                                                                          ; MLABCELL_X37_Y12_N6       ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always8~0                                                                          ; MLABCELL_X37_Y12_N12      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; isnop_D~0                                                                          ; LABCELL_X29_Y18_N12       ; 83      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pcpred_FL[31]~0                                                                    ; LABCELL_X20_Y19_N36       ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; regBusy_D~0                                                                        ; LABCELL_X29_Y17_N3        ; 66      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                               ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 902     ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                       ;
+---------------------------------------------------------------------------------------------+---------+
; Name                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------+---------+
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|locked_wire[0]                          ; 249     ;
; always3~1                                                                                   ; 185     ;
; always6~0                                                                                   ; 140     ;
; sxtimm_DL[15]~DUPLICATE                                                                     ; 103     ;
; aluimm_DL                                                                                   ; 84      ;
; isnop_D~0                                                                                   ; 83      ;
; PC[3]                                                                                       ; 78      ;
; PC[5]                                                                                       ; 75      ;
; PC[6]                                                                                       ; 73      ;
; alufunc_DL[0]                                                                               ; 72      ;
; aluout_AL[5]                                                                                ; 71      ;
; aluin2_A[1]~1                                                                               ; 70      ;
; aluout_AL[7]                                                                                ; 70      ;
; aluout_AL[4]                                                                                ; 70      ;
; aluin2_A[0]~0                                                                               ; 69      ;
; PC[2]~DUPLICATE                                                                             ; 67      ;
; aluout_AL[6]                                                                                ; 67      ;
; aluout_AL[2]                                                                                ; 67      ;
; aluout_AL[11]                                                                               ; 67      ;
; aluout_AL[10]                                                                               ; 67      ;
; aluout_AL[8]                                                                                ; 67      ;
; aluout_AL[3]~DUPLICATE                                                                      ; 66      ;
; aluout_AL[9]~DUPLICATE                                                                      ; 66      ;
; aluout_AL[13]~DUPLICATE                                                                     ; 66      ;
; aluout_AL[12]~DUPLICATE                                                                     ; 66      ;
; regBusy_D~0                                                                                 ; 66      ;
; aluout_AL~0                                                                                 ; 65      ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|decode_5la:decode2|eq_node[0]          ; 64      ;
; aluout_AL~13                                                                                ; 64      ;
; aluout_AL~12                                                                                ; 64      ;
; aluout_AL~11                                                                                ; 64      ;
; aluout_AL~10                                                                                ; 64      ;
; aluout_AL~9                                                                                 ; 64      ;
; aluout_AL~8                                                                                 ; 64      ;
; aluout_AL~7                                                                                 ; 64      ;
; aluout_AL~6                                                                                 ; 64      ;
; aluout_AL~5                                                                                 ; 64      ;
; aluout_AL~4                                                                                 ; 64      ;
; aluout_AL~3                                                                                 ; 64      ;
; aluout_AL~2                                                                                 ; 64      ;
; aluout_AL~1                                                                                 ; 64      ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|decode_5la:decode2|eq_node[1]          ; 64      ;
; regval2_DL~0                                                                                ; 64      ;
; alufunc_DL[3]~DUPLICATE                                                                     ; 58      ;
; WideOr15~1                                                                                  ; 57      ;
; aluin2_A[2]~7                                                                               ; 57      ;
; aluimm_DL~DUPLICATE                                                                         ; 56      ;
; aluin2_A[3]~5                                                                               ; 56      ;
; PC[4]                                                                                       ; 50      ;
; alufunc_DL[5]                                                                               ; 50      ;
; Mux2~4                                                                                      ; 48      ;
; stall_F~0                                                                                   ; 46      ;
; always3~4                                                                                   ; 46      ;
; PC[7]~DUPLICATE                                                                             ; 45      ;
; aluout_AL[14]                                                                               ; 44      ;
; aluin2_A[4]~6                                                                               ; 42      ;
; always7~1                                                                                   ; 42      ;
; regval2_AL[9]                                                                               ; 41      ;
; regval2_AL[8]                                                                               ; 41      ;
; regval2_AL[7]                                                                               ; 41      ;
; regval2_AL[6]                                                                               ; 41      ;
; regval2_AL[5]                                                                               ; 41      ;
; regval2_AL[4]                                                                               ; 41      ;
; regval2_AL[3]                                                                               ; 41      ;
; regval2_AL[2]                                                                               ; 41      ;
; regval2_AL[1]                                                                               ; 41      ;
; regval2_AL[0]                                                                               ; 41      ;
; PC[9]~DUPLICATE                                                                             ; 40      ;
; Selector46~0                                                                                ; 40      ;
; regval2_AL[23]                                                                              ; 40      ;
; regval2_AL[22]                                                                              ; 40      ;
; regval2_AL[21]                                                                              ; 40      ;
; regval2_AL[20]                                                                              ; 40      ;
; regval2_AL[19]                                                                              ; 40      ;
; regval2_AL[18]                                                                              ; 40      ;
; regval2_AL[17]                                                                              ; 40      ;
; regval2_AL[16]                                                                              ; 40      ;
; regval2_AL[15]                                                                              ; 40      ;
; regval2_AL[14]                                                                              ; 40      ;
; regval2_AL[13]                                                                              ; 40      ;
; regval2_AL[12]                                                                              ; 40      ;
; regval2_AL[11]                                                                              ; 40      ;
; regval2_AL[10]                                                                              ; 40      ;
; selaluout_AL                                                                                ; 39      ;
; selmemout_AL                                                                                ; 36      ;
; isbranch_DL                                                                                 ; 36      ;
; Selector46~19                                                                               ; 35      ;
; isjump_DL                                                                                   ; 35      ;
; Selector46~24                                                                               ; 33      ;
; MemWE~0                                                                                     ; 33      ;
; regval2_AL[24]                                                                              ; 33      ;
; regval2_AL[25]                                                                              ; 33      ;
; regval2_AL[26]                                                                              ; 33      ;
; regval2_AL[29]                                                                              ; 33      ;
; regval2_AL[30]                                                                              ; 33      ;
; regval2_AL[27]                                                                              ; 33      ;
; regval2_AL[28]                                                                              ; 33      ;
; regval2_AL[31]                                                                              ; 33      ;
; isnop_DL                                                                                    ; 33      ;
; dmem~5                                                                                      ; 32      ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|address_reg_b[0]                       ; 32      ;
; regs~4                                                                                      ; 32      ;
; regs~1                                                                                      ; 32      ;
; Selector14~0                                                                                ; 32      ;
; Equal1~15                                                                                   ; 31      ;
; Equal1~6                                                                                    ; 31      ;
; Selector28~1                                                                                ; 31      ;
; pcpred_FL[31]~0                                                                             ; 30      ;
; always1~0                                                                                   ; 30      ;
; PC[4]~DUPLICATE                                                                             ; 28      ;
; regval1_DL[31]~DUPLICATE                                                                    ; 28      ;
; PC[9]                                                                                       ; 28      ;
; ShiftRight0~11                                                                              ; 24      ;
; aluout_AL[14]~DUPLICATE                                                                     ; 23      ;
; PC[8]_OTERM406                                                                              ; 23      ;
; Selector13~0                                                                                ; 23      ;
; wregval_ML~22                                                                               ; 21      ;
; Selector11~0                                                                                ; 20      ;
; Selector12~0                                                                                ; 20      ;
; Selector24~0                                                                                ; 20      ;
; wregno_ML[2]                                                                                ; 18      ;
; wregno_ML[1]                                                                                ; 18      ;
; Selector37~1                                                                                ; 18      ;
; Selector37~0                                                                                ; 18      ;
; regval1_DL[30]                                                                              ; 18      ;
; Selector28~0                                                                                ; 17      ;
; alufunc_DL[4]                                                                               ; 17      ;
; regval1_DL[20]                                                                              ; 17      ;
; regval1_DL[29]                                                                              ; 17      ;
; regval1_DL[24]                                                                              ; 17      ;
; ShiftLeft0~1                                                                                ; 16      ;
; inst_FL[29]                                                                                 ; 16      ;
; regval1_DL[28]                                                                              ; 16      ;
; regval1_DL[23]                                                                              ; 16      ;
; regval1_DL[22]                                                                              ; 16      ;
; regval1_DL[0]                                                                               ; 16      ;
; regval1_DL[18]~DUPLICATE                                                                    ; 15      ;
; regval1_DL[21]~DUPLICATE                                                                    ; 15      ;
; inst_FL~0                                                                                   ; 15      ;
; alufunc_DL[2]~DUPLICATE                                                                     ; 14      ;
; regval1_DL[13]~DUPLICATE                                                                    ; 14      ;
; regval1_DL[12]~DUPLICATE                                                                    ; 14      ;
; regval1_DL[3]~DUPLICATE                                                                     ; 14      ;
; Selector15~0_OTERM473                                                                       ; 14      ;
; wregno_ML[3]                                                                                ; 14      ;
; Selector46~21                                                                               ; 14      ;
; regval1_DL[25]~DUPLICATE                                                                    ; 13      ;
; inst_FL~4                                                                                   ; 13      ;
; inst_FL[31]                                                                                 ; 13      ;
; regval1_DL[6]                                                                               ; 13      ;
; regval1_DL[5]                                                                               ; 13      ;
; regval1_DL[27]~DUPLICATE                                                                    ; 12      ;
; regval1_DL[1]~DUPLICATE                                                                     ; 12      ;
; regval1_DL[26]                                                                              ; 12      ;
; regval1_DL[19]~DUPLICATE                                                                    ; 11      ;
; wregval_ML~31                                                                               ; 11      ;
; Selector32~0                                                                                ; 11      ;
; ShiftRight0~10                                                                              ; 11      ;
; ShiftRight0~6                                                                               ; 11      ;
; inst_FL[27]                                                                                 ; 11      ;
; inst_FL[30]                                                                                 ; 11      ;
; regval1_DL[11]                                                                              ; 11      ;
; regval1_DL[10]                                                                              ; 11      ;
; regval1_DL[4]                                                                               ; 11      ;
; regval1_DL[7]~DUPLICATE                                                                     ; 10      ;
; ~GND                                                                                        ; 10      ;
; always8~0                                                                                   ; 10      ;
; alufunc_DL[1]                                                                               ; 10      ;
; regval1_DL[15]                                                                              ; 10      ;
; inst_FL[28]~DUPLICATE                                                                       ; 9       ;
; regval1_DL[14]~DUPLICATE                                                                    ; 9       ;
; PC[2]                                                                                       ; 9       ;
; Selector46~2                                                                                ; 9       ;
; alufunc_DL[2]                                                                               ; 9       ;
; regval1_DL[17]                                                                              ; 9       ;
; regval1_DL[8]                                                                               ; 9       ;
; regval2_DL[18]                                                                              ; 9       ;
; regval2_DL[16]                                                                              ; 9       ;
; sxtimm_DL[0]                                                                                ; 9       ;
; regval1_DL[2]                                                                               ; 9       ;
; inst_FL[1]~DUPLICATE                                                                        ; 8       ;
; alufunc_DL[1]~DUPLICATE                                                                     ; 8       ;
; regval1_DL[16]~DUPLICATE                                                                    ; 8       ;
; regval1_DL[9]~DUPLICATE                                                                     ; 8       ;
; WideNor0                                                                                    ; 8       ;
; regBusy_D~11                                                                                ; 8       ;
; Decoder2~1                                                                                  ; 8       ;
; always3~3                                                                                   ; 8       ;
; always3~2                                                                                   ; 8       ;
; Selector39~0                                                                                ; 8       ;
; regval1_DL[16]                                                                              ; 8       ;
; regval1_DL[9]                                                                               ; 8       ;
; sxtimm_DL[3]                                                                                ; 8       ;
; sxtimm_DL[9]                                                                                ; 8       ;
; regval1_DL[17]~DUPLICATE                                                                    ; 7       ;
; regval1_DL[8]~DUPLICATE                                                                     ; 7       ;
; sxtimm_DL[13]~DUPLICATE                                                                     ; 7       ;
; regval2_DL[19]~DUPLICATE                                                                    ; 7       ;
; regval2_DL[29]~DUPLICATE                                                                    ; 7       ;
; wregval_ML[3]_OTERM3                                                                        ; 7       ;
; always11~0                                                                                  ; 7       ;
; wregno_ML[0]                                                                                ; 7       ;
; isnop_FL                                                                                    ; 7       ;
; Selector46~23                                                                               ; 7       ;
; inst_FL[5]                                                                                  ; 7       ;
; inst_FL[4]                                                                                  ; 7       ;
; regval1_DL[14]                                                                              ; 7       ;
; regval1_DL[31]                                                                              ; 7       ;
; sxtimm_DL[8]                                                                                ; 7       ;
; inst_FL[0]~DUPLICATE                                                                        ; 6       ;
; regval1_DL[15]~DUPLICATE                                                                    ; 6       ;
; sxtimm_DL[12]~DUPLICATE                                                                     ; 6       ;
; regval2_DL[25]~DUPLICATE                                                                    ; 6       ;
; regval2_DL[27]~DUPLICATE                                                                    ; 6       ;
; regval1_DL[2]~DUPLICATE                                                                     ; 6       ;
; regval2_DL[0]~DUPLICATE                                                                     ; 6       ;
; wregval_ML[3]_OTERM9_OTERM423                                                               ; 6       ;
; wregval_ML~1                                                                                ; 6       ;
; Equal4~7                                                                                    ; 6       ;
; inst_FL[26]                                                                                 ; 6       ;
; regval1_DL[19]                                                                              ; 6       ;
; regval1_DL[7]                                                                               ; 6       ;
; regval2_DL[10]                                                                              ; 6       ;
; regval2_DL[7]                                                                               ; 6       ;
; regval2_DL[20]                                                                              ; 6       ;
; regval2_DL[15]                                                                              ; 6       ;
; regval2_DL[30]                                                                              ; 6       ;
; regval2_DL[1]                                                                               ; 6       ;
; dmem_rtl_0_bypass[5]~DUPLICATE                                                              ; 5       ;
; inst_FL[3]~DUPLICATE                                                                        ; 5       ;
; regval1_DL[11]~DUPLICATE                                                                    ; 5       ;
; regval1_DL[10]~DUPLICATE                                                                    ; 5       ;
; regval1_DL[26]~DUPLICATE                                                                    ; 5       ;
; regval2_DL[4]~DUPLICATE                                                                     ; 5       ;
; sxtimm_DL[6]~DUPLICATE                                                                      ; 5       ;
; regval2_DL[9]~DUPLICATE                                                                     ; 5       ;
; regval2_DL[12]~DUPLICATE                                                                    ; 5       ;
; regval2_DL[21]~DUPLICATE                                                                    ; 5       ;
; regval2_DL[14]~DUPLICATE                                                                    ; 5       ;
; regval2_DL[17]~DUPLICATE                                                                    ; 5       ;
; regval2_DL[22]~DUPLICATE                                                                    ; 5       ;
; regval2_DL[23]~DUPLICATE                                                                    ; 5       ;
; regval2_DL[24]~DUPLICATE                                                                    ; 5       ;
; regval1_DL[4]~DUPLICATE                                                                     ; 5       ;
; wregval_ML[3]_OTERM9_OTERM421                                                               ; 5       ;
; wregval_ML~27                                                                               ; 5       ;
; Decoder2~5                                                                                  ; 5       ;
; regBusy_D[12]                                                                               ; 5       ;
; Decoder0~0                                                                                  ; 5       ;
; ShiftRight0~36                                                                              ; 5       ;
; ShiftLeft0~20                                                                               ; 5       ;
; ShiftLeft0~15                                                                               ; 5       ;
; ShiftRight0~26                                                                              ; 5       ;
; ShiftLeft0~6                                                                                ; 5       ;
; ShiftLeft0~5                                                                                ; 5       ;
; ShiftLeft0~0                                                                                ; 5       ;
; Equal4~0                                                                                    ; 5       ;
; pcpred_DL[15]                                                                               ; 5       ;
; pcpred_DL[14]                                                                               ; 5       ;
; pcpred_DL[12]                                                                               ; 5       ;
; pcpred_DL[11]                                                                               ; 5       ;
; pcpred_DL[9]                                                                                ; 5       ;
; pcpred_DL[8]                                                                                ; 5       ;
; pcpred_DL[16]                                                                               ; 5       ;
; pcpred_DL[13]                                                                               ; 5       ;
; pcpred_DL[7]                                                                                ; 5       ;
; pcpred_DL[4]                                                                                ; 5       ;
; pcpred_DL[3]                                                                                ; 5       ;
; pcpred_DL[21]                                                                               ; 5       ;
; pcpred_DL[20]                                                                               ; 5       ;
; pcpred_DL[28]                                                                               ; 5       ;
; pcpred_DL[22]                                                                               ; 5       ;
; pcplus_DL[25]                                                                               ; 5       ;
; pcpred_DL[23]                                                                               ; 5       ;
; pcpred_DL[17]                                                                               ; 5       ;
; pcpred_DL[31]                                                                               ; 5       ;
; pcpred_DL[30]                                                                               ; 5       ;
; pcpred_DL[29]                                                                               ; 5       ;
; pcpred_DL[10]                                                                               ; 5       ;
; regval1_DL[27]                                                                              ; 5       ;
; sxtimm_DL[4]                                                                                ; 5       ;
; regval2_DL[26]                                                                              ; 5       ;
; regval2_DL[31]                                                                              ; 5       ;
; isnop_FL~DUPLICATE                                                                          ; 4       ;
; inst_FL[26]~DUPLICATE                                                                       ; 4       ;
; regval2_DL[2]~DUPLICATE                                                                     ; 4       ;
; sxtimm_DL[2]~DUPLICATE                                                                      ; 4       ;
; regval2_DL[6]~DUPLICATE                                                                     ; 4       ;
; regval2_DL[5]~DUPLICATE                                                                     ; 4       ;
; sxtimm_DL[5]~DUPLICATE                                                                      ; 4       ;
; regval2_DL[8]~DUPLICATE                                                                     ; 4       ;
; sxtimm_DL[14]~DUPLICATE                                                                     ; 4       ;
; regval2_DL[26]~DUPLICATE                                                                    ; 4       ;
; sxtimm_DL[1]~DUPLICATE                                                                      ; 4       ;
; aluout_AL[15]~DUPLICATE                                                                     ; 4       ;
; wregval_ML[1]_OTERM13                                                                       ; 4       ;
; wregval_ML~104                                                                              ; 4       ;
; wregval_ML~99                                                                               ; 4       ;
; wregval_ML~85                                                                               ; 4       ;
; wregval_ML~83                                                                               ; 4       ;
; wregval_ML~24                                                                               ; 4       ;
; wregval_ML~21                                                                               ; 4       ;
; wregval_ML~17                                                                               ; 4       ;
; wregval_ML~13                                                                               ; 4       ;
; wregval_ML~8                                                                                ; 4       ;
; wregval_ML~6                                                                                ; 4       ;
; wregval_ML~5                                                                                ; 4       ;
; wregval_ML[10]                                                                              ; 4       ;
; wregval_ML[11]                                                                              ; 4       ;
; wregval_ML[12]                                                                              ; 4       ;
; wregval_ML[13]                                                                              ; 4       ;
; wregval_ML[19]                                                                              ; 4       ;
; wregval_ML[20]                                                                              ; 4       ;
; wregval_ML[21]                                                                              ; 4       ;
; wregval_ML[14]                                                                              ; 4       ;
; wregval_ML[15]                                                                              ; 4       ;
; wregval_ML[17]                                                                              ; 4       ;
; wregval_ML[18]                                                                              ; 4       ;
; wregval_ML[22]                                                                              ; 4       ;
; wregval_ML[23]                                                                              ; 4       ;
; wregval_ML[24]                                                                              ; 4       ;
; wregval_ML[25]                                                                              ; 4       ;
; wregval_ML[26]                                                                              ; 4       ;
; wregval_ML[29]                                                                              ; 4       ;
; wregval_ML[30]                                                                              ; 4       ;
; wregval_ML[27]                                                                              ; 4       ;
; wregval_ML[28]                                                                              ; 4       ;
; wregval_ML[31]                                                                              ; 4       ;
; wregval_ML[16]                                                                              ; 4       ;
; inst_FL~15                                                                                  ; 4       ;
; inst_FL~13                                                                                  ; 4       ;
; regBusy_D~49                                                                                ; 4       ;
; Decoder2~3                                                                                  ; 4       ;
; inst_FL~11                                                                                  ; 4       ;
; inst_FL~9                                                                                   ; 4       ;
; imem~17                                                                                     ; 4       ;
; imem~16                                                                                     ; 4       ;
; imem~13                                                                                     ; 4       ;
; Decoder2~0                                                                                  ; 4       ;
; regBusy_D[15]                                                                               ; 4       ;
; regBusy_D[14]                                                                               ; 4       ;
; regBusy_D[13]                                                                               ; 4       ;
; regBusy_D[11]                                                                               ; 4       ;
; regBusy_D[10]                                                                               ; 4       ;
; regBusy_D[9]                                                                                ; 4       ;
; regBusy_D[8]                                                                                ; 4       ;
; regBusy_D[6]                                                                                ; 4       ;
; regBusy_D[5]                                                                                ; 4       ;
; regBusy_D[4]                                                                                ; 4       ;
; regBusy_D[3]                                                                                ; 4       ;
; regBusy_D[2]                                                                                ; 4       ;
; regBusy_D[1]                                                                                ; 4       ;
; Selector39~2                                                                                ; 4       ;
; ShiftLeft0~37                                                                               ; 4       ;
; ShiftLeft0~35                                                                               ; 4       ;
; Selector23~0                                                                                ; 4       ;
; ShiftLeft0~25                                                                               ; 4       ;
; ShiftLeft0~23                                                                               ; 4       ;
; aluin2_A[31]~21                                                                             ; 4       ;
; Equal0~8                                                                                    ; 4       ;
; aluin2_A[27]~20                                                                             ; 4       ;
; aluin2_A[24]~16                                                                             ; 4       ;
; LessThan1~4                                                                                 ; 4       ;
; LessThan1~3                                                                                 ; 4       ;
; aluout_A~5                                                                                  ; 4       ;
; aluout_A~4                                                                                  ; 4       ;
; aluin2_A[10]~13                                                                             ; 4       ;
; aluin2_A[11]~12                                                                             ; 4       ;
; LessThan1~1                                                                                 ; 4       ;
; LessThan1~0                                                                                 ; 4       ;
; Selector45~0                                                                                ; 4       ;
; aluin2_A[15]~11                                                                             ; 4       ;
; ShiftRight0~35                                                                              ; 4       ;
; ShiftRight0~34                                                                              ; 4       ;
; ShiftRight0~33                                                                              ; 4       ;
; ShiftLeft0~19                                                                               ; 4       ;
; ShiftLeft0~18                                                                               ; 4       ;
; ShiftLeft0~17                                                                               ; 4       ;
; ShiftRight0~31                                                                              ; 4       ;
; ShiftRight0~30                                                                              ; 4       ;
; ShiftRight0~29                                                                              ; 4       ;
; ShiftRight0~28                                                                              ; 4       ;
; ShiftLeft0~14                                                                               ; 4       ;
; ShiftLeft0~13                                                                               ; 4       ;
; ShiftLeft0~12                                                                               ; 4       ;
; ShiftLeft0~10                                                                               ; 4       ;
; ShiftLeft0~9                                                                                ; 4       ;
; ShiftLeft0~8                                                                                ; 4       ;
; ShiftRight0~24                                                                              ; 4       ;
; ShiftRight0~23                                                                              ; 4       ;
; ShiftRight0~22                                                                              ; 4       ;
; ShiftRight0~21                                                                              ; 4       ;
; ShiftLeft0~4                                                                                ; 4       ;
; ShiftLeft0~3                                                                                ; 4       ;
; ShiftRight0~19                                                                              ; 4       ;
; ShiftRight0~18                                                                              ; 4       ;
; ShiftRight0~13                                                                              ; 4       ;
; ShiftRight0~12                                                                              ; 4       ;
; aluin2_A[5]~4                                                                               ; 4       ;
; aluin2_A[7]~3                                                                               ; 4       ;
; aluin2_A[8]~2                                                                               ; 4       ;
; pcpred_DL[2]                                                                                ; 4       ;
; pcpred_DL[1]                                                                                ; 4       ;
; pcpred_DL[0]                                                                                ; 4       ;
; pcpred_DL[26]                                                                               ; 4       ;
; pcpred_DL[18]                                                                               ; 4       ;
; inst_FL[7]                                                                                  ; 4       ;
; inst_FL[6]                                                                                  ; 4       ;
; inst_FL[2]                                                                                  ; 4       ;
; regval1_DL[25]                                                                              ; 4       ;
; regval1_DL[1]                                                                               ; 4       ;
; sxtimm_DL[2]                                                                                ; 4       ;
; regval2_DL[3]                                                                               ; 4       ;
; sxtimm_DL[10]                                                                               ; 4       ;
; regval2_DL[11]                                                                              ; 4       ;
; sxtimm_DL[11]                                                                               ; 4       ;
; regval2_DL[13]                                                                              ; 4       ;
; sxtimm_DL[7]                                                                                ; 4       ;
; sxtimm_DL[14]                                                                               ; 4       ;
; regval2_DL[17]                                                                              ; 4       ;
; regval2_DL[28]                                                                              ; 4       ;
; pcpred_DL[6]~DUPLICATE                                                                      ; 3       ;
; pcpred_DL[5]~DUPLICATE                                                                      ; 3       ;
; pcpred_DL[27]~DUPLICATE                                                                     ; 3       ;
; pcpred_DL[24]~DUPLICATE                                                                     ; 3       ;
; pcpred_DL[19]~DUPLICATE                                                                     ; 3       ;
; regval1_DL[6]~DUPLICATE                                                                     ; 3       ;
; sxtimm_DL[4]~DUPLICATE                                                                      ; 3       ;
; regval2_DL[3]~DUPLICATE                                                                     ; 3       ;
; sxtimm_DL[10]~DUPLICATE                                                                     ; 3       ;
; sxtimm_DL[11]~DUPLICATE                                                                     ; 3       ;
; regval2_DL[13]~DUPLICATE                                                                    ; 3       ;
; sxtimm_DL[7]~DUPLICATE                                                                      ; 3       ;
; regval2_DL[28]~DUPLICATE                                                                    ; 3       ;
; regval1_DL[5]~DUPLICATE                                                                     ; 3       ;
; wregval_ML[4]_OTERM51_OTERM431                                                              ; 3       ;
; wregval_ML[4]_OTERM51_OTERM429                                                              ; 3       ;
; regval1_DL[31]_OTERM289                                                                     ; 3       ;
; wregval_ML[9]_OTERM189                                                                      ; 3       ;
; wregval_ML[9]_OTERM187                                                                      ; 3       ;
; wregval_ML[3]_OTERM5                                                                        ; 3       ;
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT    ; 3       ;
; MemWE~1                                                                                     ; 3       ;
; Equal4~8                                                                                    ; 3       ;
; imem~68                                                                                     ; 3       ;
; inst_FL~19                                                                                  ; 3       ;
; inst_FL~18                                                                                  ; 3       ;
; inst_FL~17                                                                                  ; 3       ;
; inst_FL~16                                                                                  ; 3       ;
; regBusy_D~34                                                                                ; 3       ;
; regBusy_D~22                                                                                ; 3       ;
; PC[15]                                                                                      ; 3       ;
; PC[11]                                                                                      ; 3       ;
; PC[10]                                                                                      ; 3       ;
; regBusy_D~8                                                                                 ; 3       ;
; Decoder0~2                                                                                  ; 3       ;
; always3~0                                                                                   ; 3       ;
; Mux1~4                                                                                      ; 3       ;
; Mux0~4                                                                                      ; 3       ;
; WideOr15~0                                                                                  ; 3       ;
; regBusy_D[7]                                                                                ; 3       ;
; Selector43~4                                                                                ; 3       ;
; ShiftRight0~53                                                                              ; 3       ;
; ShiftRight0~51                                                                              ; 3       ;
; Selector37~7                                                                                ; 3       ;
; Selector15~1                                                                                ; 3       ;
; ShiftLeft0~46                                                                               ; 3       ;
; ShiftLeft0~43                                                                               ; 3       ;
; ShiftRight0~44                                                                              ; 3       ;
; ShiftLeft0~33                                                                               ; 3       ;
; ShiftLeft0~29                                                                               ; 3       ;
; aluin2_A[20]~24                                                                             ; 3       ;
; aluin2_A[21]~23                                                                             ; 3       ;
; aluin2_A[30]~22                                                                             ; 3       ;
; LessThan1~6                                                                                 ; 3       ;
; aluin2_A[28]~19                                                                             ; 3       ;
; aluin2_A[22]~18                                                                             ; 3       ;
; aluin2_A[23]~17                                                                             ; 3       ;
; Equal0~4                                                                                    ; 3       ;
; aluin2_A[6]~15                                                                              ; 3       ;
; aluin2_A[9]~14                                                                              ; 3       ;
; Equal0~2                                                                                    ; 3       ;
; Equal0~0                                                                                    ; 3       ;
; LessThan1~2                                                                                 ; 3       ;
; aluout_A~2                                                                                  ; 3       ;
; aluout_A~1                                                                                  ; 3       ;
; Selector46~5                                                                                ; 3       ;
; ShiftRight0~41                                                                              ; 3       ;
; Selector46~1                                                                                ; 3       ;
; Selector31~3                                                                                ; 3       ;
; Selector32~6                                                                                ; 3       ;
; aluin2_A[14]~10                                                                             ; 3       ;
; Selector33~6                                                                                ; 3       ;
; aluin2_A[13]~9                                                                              ; 3       ;
; Selector34~3                                                                                ; 3       ;
; aluin2_A[12]~8                                                                              ; 3       ;
; ShiftRight0~17                                                                              ; 3       ;
; ShiftRight0~14                                                                              ; 3       ;
; isnop_AL                                                                                    ; 3       ;
; Selector46~26                                                                               ; 3       ;
; inst_FL[19]                                                                                 ; 3       ;
; inst_FL[21]                                                                                 ; 3       ;
; inst_FL[22]                                                                                 ; 3       ;
; inst_FL[23]                                                                                 ; 3       ;
; inst_FL[11]                                                                                 ; 3       ;
; inst_FL[10]                                                                                 ; 3       ;
; inst_FL[0]                                                                                  ; 3       ;
; inst_FL[8]                                                                                  ; 3       ;
; alufunc_DL[3]                                                                               ; 3       ;
; regval2_DL[2]                                                                               ; 3       ;
; regval2_DL[6]                                                                               ; 3       ;
; sxtimm_DL[6]                                                                                ; 3       ;
; sxtimm_DL[5]                                                                                ; 3       ;
; regval2_DL[21]                                                                              ; 3       ;
; regval2_DL[25]                                                                              ; 3       ;
; sxtimm_DL[15]                                                                               ; 3       ;
; sxtimm_DL[1]                                                                                ; 3       ;
; aluout_AL[31]                                                                               ; 3       ;
; aluout_AL[30]                                                                               ; 3       ;
; aluout_AL[29]                                                                               ; 3       ;
; aluout_AL[28]                                                                               ; 3       ;
; aluout_AL[27]                                                                               ; 3       ;
; aluout_AL[26]                                                                               ; 3       ;
; aluout_AL[23]                                                                               ; 3       ;
; aluout_AL[22]                                                                               ; 3       ;
; aluout_AL[21]                                                                               ; 3       ;
; aluout_AL[20]                                                                               ; 3       ;
; aluout_AL[19]                                                                               ; 3       ;
; aluout_AL[18]                                                                               ; 3       ;
; aluout_AL[25]                                                                               ; 3       ;
; aluout_AL[24]                                                                               ; 3       ;
; aluout_AL[16]                                                                               ; 3       ;
; wrmem_AL                                                                                    ; 3       ;
; PC[13]~DUPLICATE                                                                            ; 2       ;
; regBusy_D[0]~DUPLICATE                                                                      ; 2       ;
; inst_FL[18]~DUPLICATE                                                                       ; 2       ;
; inst_FL[20]~DUPLICATE                                                                       ; 2       ;
; inst_FL[2]~DUPLICATE                                                                        ; 2       ;
; inst_FL[9]~DUPLICATE                                                                        ; 2       ;
; regval2_DL[11]~DUPLICATE                                                                    ; 2       ;
; regval2_DL[20]~DUPLICATE                                                                    ; 2       ;
; regval2_DL[30]~DUPLICATE                                                                    ; 2       ;
; regval2_DL[31]~DUPLICATE                                                                    ; 2       ;
; aluout_AL[17]~DUPLICATE                                                                     ; 2       ;
; sxtimm_DL[5]_OTERM507                                                                       ; 2       ;
; sxtimm_DL[10]_OTERM505                                                                      ; 2       ;
; sxtimm_DL[11]_OTERM503                                                                      ; 2       ;
; sxtimm_DL[2]_OTERM501                                                                       ; 2       ;
; sxtimm_DL[1]_OTERM497                                                                       ; 2       ;
; sxtimm_DL[6]_OTERM495                                                                       ; 2       ;
; sxtimm_DL[7]_OTERM493                                                                       ; 2       ;
; sxtimm_DL[12]_OTERM485                                                                      ; 2       ;
; sxtimm_DL[13]_OTERM483                                                                      ; 2       ;
; sxtimm_DL[14]_OTERM481                                                                      ; 2       ;
; sxtimm_DL[15]_OTERM479                                                                      ; 2       ;
; sxtimm_DL[4]_OTERM477                                                                       ; 2       ;
; aluimm_DL_OTERM475                                                                          ; 2       ;
; wregval_ML[4]_OTERM51_OTERM433                                                              ; 2       ;
; PC[1]_OTERM413                                                                              ; 2       ;
; regval2_DL[0]_OTERM403                                                                      ; 2       ;
; regval1_DL[5]_OTERM400                                                                      ; 2       ;
; regval1_DL[4]_OTERM397                                                                      ; 2       ;
; regval1_DL[3]_OTERM394                                                                      ; 2       ;
; regval1_DL[2]_OTERM391                                                                      ; 2       ;
; regval2_DL[31]_OTERM382                                                                     ; 2       ;
; regval2_DL[28]_OTERM379                                                                     ; 2       ;
; regval2_DL[27]_OTERM376                                                                     ; 2       ;
; regval2_DL[30]_OTERM373                                                                     ; 2       ;
; regval2_DL[29]_OTERM370                                                                     ; 2       ;
; regval2_DL[26]_OTERM367                                                                     ; 2       ;
; regval2_DL[25]_OTERM364                                                                     ; 2       ;
; regval2_DL[24]_OTERM361                                                                     ; 2       ;
; regval2_DL[23]_OTERM358                                                                     ; 2       ;
; regval2_DL[22]_OTERM355                                                                     ; 2       ;
; regval2_DL[17]_OTERM349                                                                     ; 2       ;
; regval2_DL[14]_OTERM343                                                                     ; 2       ;
; regval2_DL[21]_OTERM340                                                                     ; 2       ;
; regval2_DL[20]_OTERM337                                                                     ; 2       ;
; regval2_DL[19]_OTERM334                                                                     ; 2       ;
; regval2_DL[8]_OTERM331                                                                      ; 2       ;
; regval2_DL[5]_OTERM325                                                                      ; 2       ;
; regval2_DL[13]_OTERM322                                                                     ; 2       ;
; regval2_DL[12]_OTERM319                                                                     ; 2       ;
; regval2_DL[11]_OTERM316                                                                     ; 2       ;
; regval2_DL[9]_OTERM310                                                                      ; 2       ;
; regval2_DL[6]_OTERM307                                                                      ; 2       ;
; regval2_DL[3]_OTERM304                                                                      ; 2       ;
; regval2_DL[2]_OTERM301                                                                      ; 2       ;
; regval1_DL[1]_OTERM298                                                                      ; 2       ;
; regval2_DL[4]_OTERM292                                                                      ; 2       ;
; regval1_DL[21]_OTERM286                                                                     ; 2       ;
; regval1_DL[25]_OTERM274                                                                     ; 2       ;
; regval1_DL[26]_OTERM271                                                                     ; 2       ;
; regval1_DL[27]_OTERM268                                                                     ; 2       ;
; regval1_DL[6]_OTERM256                                                                      ; 2       ;
; regval1_DL[7]_OTERM253                                                                      ; 2       ;
; regval1_DL[8]_OTERM250                                                                      ; 2       ;
; regval1_DL[9]_OTERM247                                                                      ; 2       ;
; regval1_DL[10]_OTERM244                                                                     ; 2       ;
; regval1_DL[11]_OTERM241                                                                     ; 2       ;
; regval1_DL[12]_OTERM238                                                                     ; 2       ;
; regval1_DL[13]_OTERM235                                                                     ; 2       ;
; regval1_DL[14]_OTERM232                                                                     ; 2       ;
; regval1_DL[15]_OTERM229                                                                     ; 2       ;
; regval1_DL[16]_OTERM226                                                                     ; 2       ;
; regval1_DL[17]_OTERM223                                                                     ; 2       ;
; regval1_DL[18]_OTERM220                                                                     ; 2       ;
; regval1_DL[19]_OTERM217                                                                     ; 2       ;
; alufunc_DL[0]_OTERM211                                                                      ; 2       ;
; PC[0]_OTERM209                                                                              ; 2       ;
; PC[1]_OTERM207                                                                              ; 2       ;
; wregval_ML[8]_OTERM39                                                                       ; 2       ;
; wregval_ML[1]_OTERM17                                                                       ; 2       ;
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP       ; 2       ;
; Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN ; 2       ;
; PC~62                                                                                       ; 2       ;
; PC[27]                                                                                      ; 2       ;
; PC[26]                                                                                      ; 2       ;
; PC[21]                                                                                      ; 2       ;
; PC[20]                                                                                      ; 2       ;
; PC[28]                                                                                      ; 2       ;
; PC[22]                                                                                      ; 2       ;
; PC[25]                                                                                      ; 2       ;
; PC[24]                                                                                      ; 2       ;
; PC[23]                                                                                      ; 2       ;
; PC[19]                                                                                      ; 2       ;
; PC[18]                                                                                      ; 2       ;
; PC[17]                                                                                      ; 2       ;
; PC[31]                                                                                      ; 2       ;
; PC[30]                                                                                      ; 2       ;
; PC[29]                                                                                      ; 2       ;
; pcpred_FL~1                                                                                 ; 2       ;
; pcpred_DL~5                                                                                 ; 2       ;
; pcplus_DL~16                                                                                ; 2       ;
; pcpred_DL~2                                                                                 ; 2       ;
; pcplus_DL~15                                                                                ; 2       ;
; pcplus_DL~14                                                                                ; 2       ;
; pcplus_DL~8                                                                                 ; 2       ;
; pcplus_DL~6                                                                                 ; 2       ;
; pcplus_DL~5                                                                                 ; 2       ;
; wregval_ML~26                                                                               ; 2       ;
; Equal5~0                                                                                    ; 2       ;
; Equal4~9                                                                                    ; 2       ;
; wregval_ML~2                                                                                ; 2       ;
; WideNor0~3                                                                                  ; 2       ;
; WideNor0~2                                                                                  ; 2       ;
; WideNor0~1                                                                                  ; 2       ;
; WideNor0~0                                                                                  ; 2       ;
; PC~25                                                                                       ; 2       ;
; PC~21                                                                                       ; 2       ;
; PC~17                                                                                       ; 2       ;
; PC~13                                                                                       ; 2       ;
; PC~9                                                                                        ; 2       ;
; PC~7                                                                                        ; 2       ;
; PC~5                                                                                        ; 2       ;
; pcgood_B[14]~1                                                                              ; 2       ;
; pcgood_B[11]~0                                                                              ; 2       ;
; dobranch_A                                                                                  ; 2       ;
; inst_FL~39                                                                                  ; 2       ;
; inst_FL~36                                                                                  ; 2       ;
; inst_FL~34                                                                                  ; 2       ;
; imem~72                                                                                     ; 2       ;
; inst_FL~30                                                                                  ; 2       ;
; isnop_FL~0                                                                                  ; 2       ;
; imem~44                                                                                     ; 2       ;
; regBusy_D~39                                                                                ; 2       ;
; regBusy_D~26                                                                                ; 2       ;
; inst_FL~10                                                                                  ; 2       ;
; imem~23                                                                                     ; 2       ;
; inst_FL~7                                                                                   ; 2       ;
; inst_FL~3                                                                                   ; 2       ;
; imem~4                                                                                      ; 2       ;
; PC[14]                                                                                      ; 2       ;
; PC[12]                                                                                      ; 2       ;
; regBusy_D~3                                                                                 ; 2       ;
; alufunc_DL~7                                                                                ; 2       ;
; alufunc_DL~6                                                                                ; 2       ;
; alufunc_DL~4                                                                                ; 2       ;
; WideOr1~0                                                                                   ; 2       ;
; regBusy_D[0]                                                                                ; 2       ;
; Selector39~7                                                                                ; 2       ;
; Selector39~6                                                                                ; 2       ;
; Selector39~4                                                                                ; 2       ;
; Selector39~3                                                                                ; 2       ;
; Selector42~4                                                                                ; 2       ;
; Selector42~3                                                                                ; 2       ;
; Selector42~1                                                                                ; 2       ;
; Selector42~0                                                                                ; 2       ;
; Selector15~2                                                                                ; 2       ;
; Selector40~4                                                                                ; 2       ;
; Selector40~3                                                                                ; 2       ;
; Selector40~1                                                                                ; 2       ;
; Selector40~0                                                                                ; 2       ;
; Selector43~3                                                                                ; 2       ;
; Selector43~1                                                                                ; 2       ;
; ShiftRight0~61                                                                              ; 2       ;
; Selector43~0                                                                                ; 2       ;
; Selector44~4                                                                                ; 2       ;
; Selector44~3                                                                                ; 2       ;
; Selector44~1                                                                                ; 2       ;
; ShiftRight0~58                                                                              ; 2       ;
; Selector44~0                                                                                ; 2       ;
; Selector35~3                                                                                ; 2       ;
; Selector35~2                                                                                ; 2       ;
; Selector35~0                                                                                ; 2       ;
; Selector36~5                                                                                ; 2       ;
; Selector36~4                                                                                ; 2       ;
; Selector36~2                                                                                ; 2       ;
; Selector36~1                                                                                ; 2       ;
; Selector37~6                                                                                ; 2       ;
; Selector37~4                                                                                ; 2       ;
; Selector37~3                                                                                ; 2       ;
; Selector38~5                                                                                ; 2       ;
; Selector38~4                                                                                ; 2       ;
; Selector38~2                                                                                ; 2       ;
; Selector38~1                                                                                ; 2       ;
; ShiftLeft0~52                                                                               ; 2       ;
; ShiftLeft0~51                                                                               ; 2       ;
; ShiftLeft0~49                                                                               ; 2       ;
; ShiftLeft0~48                                                                               ; 2       ;
; Selector36~0                                                                                ; 2       ;
; aluin2_A[26]~30                                                                             ; 2       ;
; Selector39~1                                                                                ; 2       ;
; ShiftLeft0~45                                                                               ; 2       ;
; ShiftRight0~48                                                                              ; 2       ;
; ShiftLeft0~42                                                                               ; 2       ;
; ShiftLeft0~39                                                                               ; 2       ;
; ShiftRight0~47                                                                              ; 2       ;
; ShiftRight0~46                                                                              ; 2       ;
; aluin2_A[19]~29                                                                             ; 2       ;
; ShiftRight0~45                                                                              ; 2       ;
; aluin2_A[18]~28                                                                             ; 2       ;
; Selector37~2                                                                                ; 2       ;
; ShiftLeft0~32                                                                               ; 2       ;
; ShiftLeft0~31                                                                               ; 2       ;
; aluin2_A[25]~27                                                                             ; 2       ;
; Selector38~0                                                                                ; 2       ;
; Selector46~22                                                                               ; 2       ;
; ShiftLeft0~28                                                                               ; 2       ;
; ShiftLeft0~27                                                                               ; 2       ;
; Selector29~4                                                                                ; 2       ;
; ShiftRight0~43                                                                              ; 2       ;
; Equal0~9                                                                                    ; 2       ;
; Selector46~6                                                                                ; 2       ;
; Equal0~5                                                                                    ; 2       ;
; aluout_A~9                                                                                  ; 2       ;
; aluout_A~8                                                                                  ; 2       ;
; Equal0~3                                                                                    ; 2       ;
; aluout_A~7                                                                                  ; 2       ;
; aluout_A~6                                                                                  ; 2       ;
; ShiftRight0~40                                                                              ; 2       ;
; ShiftRight0~38                                                                              ; 2       ;
; Selector31~2                                                                                ; 2       ;
; Selector31~1                                                                                ; 2       ;
; Selector31~0                                                                                ; 2       ;
; ShiftLeft0~21                                                                               ; 2       ;
; Selector32~5                                                                                ; 2       ;
; Selector32~3                                                                                ; 2       ;
; Selector32~2                                                                                ; 2       ;
; Selector32~1                                                                                ; 2       ;
; ShiftLeft0~16                                                                               ; 2       ;
; Selector33~5                                                                                ; 2       ;
; Selector33~3                                                                                ; 2       ;
; ShiftLeft0~11                                                                               ; 2       ;
; Selector33~2                                                                                ; 2       ;
; Selector34~2                                                                                ; 2       ;
; Selector34~0                                                                                ; 2       ;
; ShiftLeft0~7                                                                                ; 2       ;
; Selector41~4                                                                                ; 2       ;
; Selector41~3                                                                                ; 2       ;
; Selector41~1                                                                                ; 2       ;
; ShiftRight0~16                                                                              ; 2       ;
; ShiftRight0~15                                                                              ; 2       ;
; Selector41~0                                                                                ; 2       ;
; ShiftLeft0~2                                                                                ; 2       ;
; always7~0                                                                                   ; 2       ;
; Equal4~6                                                                                    ; 2       ;
; Equal4~3                                                                                    ; 2       ;
; Selector34~4                                                                                ; 2       ;
; Selector35~4                                                                                ; 2       ;
; pcgood_B[10]~112                                                                            ; 2       ;
; pcgood_B[29]~108                                                                            ; 2       ;
; pcgood_B[30]~104                                                                            ; 2       ;
; pcgood_B[31]~100                                                                            ; 2       ;
; pcgood_B[17]~96                                                                             ; 2       ;
; pcgood_B[18]~92                                                                             ; 2       ;
; pcgood_B[19]~88                                                                             ; 2       ;
; pcgood_B[23]~84                                                                             ; 2       ;
; pcgood_B[24]~80                                                                             ; 2       ;
; pcgood_B[25]~76                                                                             ; 2       ;
; pcgood_B[22]~72                                                                             ; 2       ;
; pcgood_B[28]~68                                                                             ; 2       ;
; pcgood_B[20]~64                                                                             ; 2       ;
; pcgood_B[21]~60                                                                             ; 2       ;
; pcgood_B[26]~56                                                                             ; 2       ;
; pcgood_B[27]~52                                                                             ; 2       ;
; pcgood_B[2]~48                                                                              ; 2       ;
; pcgood_B[3]~44                                                                              ; 2       ;
; pcgood_B[4]~40                                                                              ; 2       ;
; pcgood_B[5]~36                                                                              ; 2       ;
; pcgood_B[6]~32                                                                              ; 2       ;
; pcgood_B[7]~28                                                                              ; 2       ;
; pcgood_B[13]~24                                                                             ; 2       ;
; pcgood_B[16]~20                                                                             ; 2       ;
; pcgood_B[8]~16                                                                              ; 2       ;
; pcgood_B[9]~12                                                                              ; 2       ;
; pcgood_B[12]~8                                                                              ; 2       ;
; pcgood_B[15]~4                                                                              ; 2       ;
; Add0~117                                                                                    ; 2       ;
; Add0~113                                                                                    ; 2       ;
; Add0~109                                                                                    ; 2       ;
; Add0~105                                                                                    ; 2       ;
; Add0~101                                                                                    ; 2       ;
; Add0~97                                                                                     ; 2       ;
; Add0~93                                                                                     ; 2       ;
; Add0~89                                                                                     ; 2       ;
; Add0~85                                                                                     ; 2       ;
; Add0~81                                                                                     ; 2       ;
; Add0~77                                                                                     ; 2       ;
; Add0~73                                                                                     ; 2       ;
; Add0~69                                                                                     ; 2       ;
; Add0~65                                                                                     ; 2       ;
; Add0~61                                                                                     ; 2       ;
; Add0~57                                                                                     ; 2       ;
; selmemout_DL                                                                                ; 2       ;
; pcpred_FL[1]                                                                                ; 2       ;
; pcpred_FL[0]                                                                                ; 2       ;
; wrreg_DL                                                                                    ; 2       ;
; wregno_DL[0]                                                                                ; 2       ;
; wregno_DL[3]                                                                                ; 2       ;
; wregno_DL[2]                                                                                ; 2       ;
; wregno_DL[1]                                                                                ; 2       ;
; Add0~53                                                                                     ; 2       ;
; Add0~49                                                                                     ; 2       ;
; Add0~45                                                                                     ; 2       ;
; Add0~41                                                                                     ; 2       ;
; Add0~37                                                                                     ; 2       ;
; Add0~29                                                                                     ; 2       ;
; Add0~25                                                                                     ; 2       ;
; Add0~21                                                                                     ; 2       ;
; Add0~17                                                                                     ; 2       ;
; Add0~13                                                                                     ; 2       ;
; Add0~9                                                                                      ; 2       ;
; Add0~5                                                                                      ; 2       ;
; Add0~1                                                                                      ; 2       ;
; Add3~113                                                                                    ; 2       ;
; Add3~105                                                                                    ; 2       ;
; pcpred_DL[6]                                                                                ; 2       ;
; pcpred_DL[5]                                                                                ; 2       ;
; pcpred_DL[27]                                                                               ; 2       ;
; pcpred_DL[24]                                                                               ; 2       ;
; pcpred_DL[19]                                                                               ; 2       ;
; inst_FL[12]                                                                                 ; 2       ;
; inst_FL[14]                                                                                 ; 2       ;
; inst_FL[17]                                                                                 ; 2       ;
; inst_FL[18]                                                                                 ; 2       ;
; inst_FL[20]                                                                                 ; 2       ;
; inst_FL[13]                                                                                 ; 2       ;
; inst_FL[15]                                                                                 ; 2       ;
; inst_FL[16]                                                                                 ; 2       ;
; inst_FL[9]                                                                                  ; 2       ;
; inst_FL[28]                                                                                 ; 2       ;
; Add1~21                                                                                     ; 2       ;
; wrmem_DL                                                                                    ; 2       ;
; regval1_DL[18]                                                                              ; 2       ;
; regval1_DL[13]                                                                              ; 2       ;
; regval1_DL[12]                                                                              ; 2       ;
; regval1_DL[21]                                                                              ; 2       ;
; regval2_DL[4]                                                                               ; 2       ;
; regval2_DL[9]                                                                               ; 2       ;
; regval2_DL[12]                                                                              ; 2       ;
; sxtimm_DL[12]                                                                               ; 2       ;
; regval2_DL[5]                                                                               ; 2       ;
; regval2_DL[8]                                                                               ; 2       ;
; regval2_DL[19]                                                                              ; 2       ;
; regval2_DL[14]                                                                              ; 2       ;
; regval2_DL[22]                                                                              ; 2       ;
; regval2_DL[23]                                                                              ; 2       ;
; regval2_DL[24]                                                                              ; 2       ;
; regval2_DL[29]                                                                              ; 2       ;
; regval1_DL[3]                                                                               ; 2       ;
; regval2_DL[0]                                                                               ; 2       ;
; aluout_AL[1]                                                                                ; 2       ;
; aluout_AL[0]                                                                                ; 2       ;
; PC[16]~DUPLICATE                                                                            ; 1       ;
; PC[14]~DUPLICATE                                                                            ; 1       ;
; PC[12]~DUPLICATE                                                                            ; 1       ;
; regBusy_D[7]~DUPLICATE                                                                      ; 1       ;
; pcpred_FL[1]~DUPLICATE                                                                      ; 1       ;
; pcpred_DL[2]~DUPLICATE                                                                      ; 1       ;
; pcpred_DL[26]~DUPLICATE                                                                     ; 1       ;
; pcpred_DL[18]~DUPLICATE                                                                     ; 1       ;
; inst_FL[12]~DUPLICATE                                                                       ; 1       ;
; inst_FL[16]~DUPLICATE                                                                       ; 1       ;
; dmem_rtl_0_bypass[42]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[48]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[50]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[52]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[54]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[56]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[44]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[46]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[68]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[70]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[72]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[58]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[60]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[64]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[66]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[74]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[76]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[78]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[80]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[82]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[88]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[90]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[84]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[86]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[92]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[62]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[32]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[34]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[36]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[38]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[40]~feeder                                                                ; 1       ;
; dmem_rtl_0_bypass[30]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[50]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[48]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[46]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[44]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[42]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[40]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[38]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[36]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[34]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[32]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[30]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[28]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[26]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[24]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[22]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[68]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[70]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[66]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[64]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[62]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[60]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[58]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[56]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[54]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[52]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[72]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[18]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[10]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[12]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[14]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[16]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[22]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[28]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[30]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[32]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[34]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[36]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[20]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[24]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[26]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[48]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[50]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[52]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[38]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[40]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[44]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[46]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[54]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[56]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[58]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[60]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[62]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[68]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[70]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[64]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[66]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[72]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[42]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[12]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[14]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[16]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[18]~feeder                                                                ; 1       ;
; regs_rtl_0_bypass[20]~feeder                                                                ; 1       ;
; regs_rtl_1_bypass[10]~feeder                                                                ; 1       ;
; sxtimm_DL[3]_OTERM499                                                                       ; 1       ;
; sxtimm_DL[8]_OTERM491                                                                       ; 1       ;
; sxtimm_DL[9]_OTERM489                                                                       ; 1       ;
; sxtimm_DL[0]_OTERM487                                                                       ; 1       ;
; PC[8]_OTERM471                                                                              ; 1       ;
; PC[8]_OTERM469                                                                              ; 1       ;
; PC[8]_OTERM467                                                                              ; 1       ;
; PC[8]_OTERM465                                                                              ; 1       ;
; PC[8]_OTERM463                                                                              ; 1       ;
; PC[8]_OTERM461                                                                              ; 1       ;
+---------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                      ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+-----------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 64          ; 0          ; fmedian2.mif                             ; M10K_X46_Y12_N0, M10K_X38_Y13_N0, M10K_X22_Y12_N0, M10K_X22_Y10_N0, M10K_X30_Y6_N0, M10K_X30_Y7_N0, M10K_X38_Y20_N0, M10K_X38_Y18_N0, M10K_X38_Y24_N0, M10K_X38_Y21_N0, M10K_X38_Y23_N0, M10K_X22_Y11_N0, M10K_X46_Y11_N0, M10K_X38_Y17_N0, M10K_X38_Y15_N0, M10K_X46_Y18_N0, M10K_X46_Y14_N0, M10K_X51_Y18_N0, M10K_X30_Y18_N0, M10K_X46_Y17_N0, M10K_X51_Y16_N0, M10K_X51_Y14_N0, M10K_X38_Y8_N0, M10K_X30_Y8_N0, M10K_X30_Y15_N0, M10K_X22_Y15_N0, M10K_X38_Y10_N0, M10K_X30_Y10_N0, M10K_X38_Y19_N0, M10K_X30_Y19_N0, M10K_X38_Y14_N0, M10K_X51_Y13_N0, M10K_X46_Y13_N0, M10K_X51_Y10_N0, M10K_X51_Y17_N0, M10K_X30_Y20_N0, M10K_X30_Y21_N0, M10K_X22_Y17_N0, M10K_X38_Y5_N0, M10K_X30_Y9_N0, M10K_X38_Y6_N0, M10K_X30_Y13_N0, M10K_X46_Y16_N0, M10K_X38_Y16_N0, M10K_X38_Y22_N0, M10K_X46_Y19_N0, M10K_X51_Y11_N0, M10K_X30_Y11_N0, M10K_X30_Y14_N0, M10K_X22_Y13_N0, M10K_X30_Y12_N0, M10K_X38_Y12_N0, M10K_X38_Y7_N0, M10K_X38_Y9_N0, M10K_X46_Y7_N0, M10K_X38_Y11_N0, M10K_X51_Y15_N0, M10K_X46_Y15_N0, M10K_X22_Y14_N0, M10K_X22_Y16_N0, M10K_X46_Y10_N0, M10K_X51_Y12_N0, M10K_X46_Y8_N0, M10K_X46_Y9_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; altsyncram:regs_rtl_0|altsyncram_v8n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0          ; db/Project.ram0_Project_2ceb2a32.hdl.mif ; M10K_X30_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Yes                   ;
; altsyncram:regs_rtl_1|altsyncram_v8n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0          ; db/Project.ram0_Project_2ceb2a32.hdl.mif ; M10K_X30_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Yes                   ;
+-----------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 5,251 / 140,056 ( 4 % ) ;
; C12 interconnects            ; 89 / 6,048 ( 1 % )      ;
; C2 interconnects             ; 1,607 / 54,648 ( 3 % )  ;
; C4 interconnects             ; 861 / 25,920 ( 3 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 277 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 676 / 36,960 ( 2 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 194 / 5,984 ( 3 % )     ;
; R14/C12 interconnect drivers ; 211 / 9,504 ( 2 % )     ;
; R3 interconnects             ; 1,931 / 60,192 ( 3 % )  ;
; R6 interconnects             ; 3,970 / 127,072 ( 3 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 68        ; 0            ; 68        ; 0            ; 0            ; 68        ; 68        ; 0            ; 68        ; 68        ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 68           ; 0         ; 68           ; 68           ; 0         ; 0         ; 68           ; 0         ; 0         ; 16           ; 68           ; 68           ; 68           ; 68           ; 16           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                     ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                       ; Destination Clock(s)                                                  ; Delay Added in ns ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 111.8             ;
+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                     ;
+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                       ; Destination Register                                                                  ; Delay Added in ns ;
+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------+
; aluout_AL[25]                                                                         ; wregval_ML[16]                                                                        ; 0.703             ;
; dmem_rtl_0_bypass[0]                                                                  ; wregval_ML[19]                                                                        ; 0.673             ;
; dmem_rtl_0_bypass[1]                                                                  ; wregval_ML[19]                                                                        ; 0.673             ;
; dmem_rtl_0_bypass[2]                                                                  ; wregval_ML[19]                                                                        ; 0.673             ;
; dmem_rtl_0_bypass[3]                                                                  ; wregval_ML[19]                                                                        ; 0.673             ;
; dmem_rtl_0_bypass[4]                                                                  ; wregval_ML[19]                                                                        ; 0.673             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a51~portb_address_reg0 ; wregval_ML[19]                                                                        ; 0.606             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a19~portb_address_reg0 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[68]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[67]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|address_reg_b[0]                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[5]                                                                  ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[6]                                                                  ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[7]                                                                  ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[8]                                                                  ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[9]                                                                  ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[10]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[23]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[24]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[25]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[26]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[27]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[28]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[11]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[12]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[13]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[14]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[15]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[16]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[17]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[18]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[19]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[20]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[21]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; dmem_rtl_0_bypass[22]                                                                 ; wregval_ML[19]                                                                        ; 0.606             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a60~portb_address_reg0 ; wregval_ML[28]                                                                        ; 0.603             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a28~portb_address_reg0 ; wregval_ML[28]                                                                        ; 0.603             ;
; dmem_rtl_0_bypass[86]                                                                 ; wregval_ML[28]                                                                        ; 0.603             ;
; dmem_rtl_0_bypass[85]                                                                 ; wregval_ML[28]                                                                        ; 0.603             ;
; dmem_rtl_0_bypass[71]                                                                 ; wregval_ML[21]                                                                        ; 0.594             ;
; dmem_rtl_0_bypass[72]                                                                 ; wregval_ML[21]                                                                        ; 0.594             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a53~portb_address_reg0 ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[23]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[20]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[21]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[19]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[29]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[26]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[24]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[22]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a21~portb_address_reg0 ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[28]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[18]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[27]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[17]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[30]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[16]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; aluout_AL[31]                                                                         ; wregval_ML[21]                                                                        ; 0.594             ;
; selaluout_AL                                                                          ; wregval_ML[21]                                                                        ; 0.594             ;
; selmemout_AL                                                                          ; wregval_ML[21]                                                                        ; 0.594             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a63~portb_address_reg0 ; wregval_ML[31]                                                                        ; 0.578             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a31~portb_address_reg0 ; wregval_ML[31]                                                                        ; 0.578             ;
; dmem_rtl_0_bypass[92]                                                                 ; wregval_ML[31]                                                                        ; 0.578             ;
; dmem_rtl_0_bypass[91]                                                                 ; wregval_ML[31]                                                                        ; 0.578             ;
; aluout_AL[6]                                                                          ; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a55~porta_address_reg0 ; 0.571             ;
; aluout_AL[13]                                                                         ; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.571             ;
; aluout_AL[14]                                                                         ; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.571             ;
; aluout_AL[12]                                                                         ; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a55~porta_address_reg0 ; 0.571             ;
; aluout_AL[11]                                                                         ; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a63~porta_address_reg0 ; 0.571             ;
; aluout_AL[5]                                                                          ; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a55~porta_address_reg0 ; 0.571             ;
; aluout_AL[10]                                                                         ; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a55~porta_address_reg0 ; 0.571             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a43~portb_address_reg0 ; wregval_ML[11]                                                                        ; 0.559             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a11~portb_address_reg0 ; wregval_ML[11]                                                                        ; 0.559             ;
; dmem_rtl_0_bypass[52]                                                                 ; wregval_ML[11]                                                                        ; 0.559             ;
; dmem_rtl_0_bypass[51]                                                                 ; wregval_ML[11]                                                                        ; 0.559             ;
; wrreg_ML                                                                              ; regBusy_D[4]                                                                          ; 0.550             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a50~portb_address_reg0 ; wregval_ML[18]                                                                        ; 0.545             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a18~portb_address_reg0 ; wregval_ML[18]                                                                        ; 0.545             ;
; dmem_rtl_0_bypass[66]                                                                 ; wregval_ML[18]                                                                        ; 0.545             ;
; dmem_rtl_0_bypass[65]                                                                 ; wregval_ML[18]                                                                        ; 0.545             ;
; aluout_AL[0]                                                                          ; wregval_ML[16]                                                                        ; 0.543             ;
; aluout_AL[15]                                                                         ; wregval_ML[16]                                                                        ; 0.543             ;
; aluout_AL[2]                                                                          ; wregval_ML[16]                                                                        ; 0.543             ;
; aluout_AL[3]                                                                          ; wregval_ML[16]                                                                        ; 0.543             ;
; aluout_AL[9]                                                                          ; wregval_ML[16]                                                                        ; 0.543             ;
; aluout_AL[8]                                                                          ; wregval_ML[16]                                                                        ; 0.543             ;
; pcplus_AL[16]                                                                         ; wregval_ML[16]                                                                        ; 0.543             ;
; aluout_AL[1]                                                                          ; wregval_ML[16]                                                                        ; 0.543             ;
; aluout_AL[7]                                                                          ; wregval_ML[16]                                                                        ; 0.543             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a62~portb_address_reg0 ; wregval_ML[30]                                                                        ; 0.543             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a30~portb_address_reg0 ; wregval_ML[30]                                                                        ; 0.543             ;
; dmem_rtl_0_bypass[90]                                                                 ; wregval_ML[30]                                                                        ; 0.543             ;
; dmem_rtl_0_bypass[89]                                                                 ; wregval_ML[30]                                                                        ; 0.543             ;
; isnop_ML                                                                              ; regBusy_D[4]                                                                          ; 0.541             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a58~portb_address_reg0 ; wregval_ML[26]                                                                        ; 0.535             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a26~portb_address_reg0 ; wregval_ML[26]                                                                        ; 0.535             ;
; dmem_rtl_0_bypass[82]                                                                 ; wregval_ML[26]                                                                        ; 0.535             ;
; dmem_rtl_0_bypass[81]                                                                 ; wregval_ML[26]                                                                        ; 0.535             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a47~portb_address_reg0 ; wregval_ML[15]                                                                        ; 0.518             ;
; altsyncram:dmem_rtl_0|altsyncram_c6l1:auto_generated|ram_block1a15~portb_address_reg0 ; wregval_ML[15]                                                                        ; 0.518             ;
+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "Project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): Pll:myPll|Pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 850 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'Project.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {myPll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {myPll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {myPll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 6 -duty_cycle 50.00 -name {myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: myPll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 myPll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   20.000 myPll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 1008 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 2 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:21
Info (11888): Total time spent on timing analysis during the Fitter is 2.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:11
Info (144001): Generated suppressed messages file D:/Jesse/Documents/College/CS-3220/Assignment 3/assignment3_restored/Project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1415 megabytes
    Info: Processing ended: Sun Apr 02 16:28:47 2017
    Info: Elapsed time: 00:01:09
    Info: Total CPU time (on all processors): 00:01:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Jesse/Documents/College/CS-3220/Assignment 3/assignment3_restored/Project.fit.smsg.


