
// Inputs
	reg clk;
	reg rst;


// Outputs
	wire [2:0] c;


// Bidirs


// Instantiate the UUT
	count UUT (
		.c(c), 
		.clk(clk), 
		.rst(rst)
	);


// Initialize Inputs
`ifdef auto_init

	initial begin
		clk = 0;
		rst = 0;
	end

`endif

