
Esclavo2P1D2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000003b0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000033c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800100  00800100  000003b0  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003b0  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003e0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a8  00000000  00000000  00000420  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000aa4  00000000  00000000  000004c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008a1  00000000  00000000  00000f6c  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000070c  00000000  00000000  0000180d  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000144  00000000  00000000  00001f1c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004c0  00000000  00000000  00002060  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000348  00000000  00000000  00002520  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000078  00000000  00000000  00002868  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 01 01 	jmp	0x202	; 0x202 <__vector_21>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 1c 01 	jmp	0x238	; 0x238 <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ec e3       	ldi	r30, 0x3C	; 60
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 30       	cpi	r26, 0x00	; 0
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e0       	ldi	r26, 0x00	; 0
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a3 30       	cpi	r26, 0x03	; 3
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 5f 01 	call	0x2be	; 0x2be <main>
  9e:	0c 94 9c 01 	jmp	0x338	; 0x338 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <setADC>:
#include "ADC.h"
#include <avr/io.h>
#include <stdint.h>

void setADC(uint8_t voltaje, uint8_t justificacion, uint8_t canal){
	if(voltaje == 0){ // sETEAR EL TIPO DE VOLTAJE DE REFERENCIA PARA EL ADC
  a6:	81 11       	cpse	r24, r1
  a8:	06 c0       	rjmp	.+12     	; 0xb6 <setADC+0x10>
		ADMUX &= ~((1 << REFS0) | (1 << REFS1));
  aa:	ec e7       	ldi	r30, 0x7C	; 124
  ac:	f0 e0       	ldi	r31, 0x00	; 0
  ae:	80 81       	ld	r24, Z
  b0:	8f 73       	andi	r24, 0x3F	; 63
  b2:	80 83       	st	Z, r24
  b4:	10 c0       	rjmp	.+32     	; 0xd6 <setADC+0x30>
	}
	else if(voltaje == 1){
  b6:	81 30       	cpi	r24, 0x01	; 1
  b8:	49 f4       	brne	.+18     	; 0xcc <setADC+0x26>
		ADMUX &= ~(1 << REFS1);
  ba:	ec e7       	ldi	r30, 0x7C	; 124
  bc:	f0 e0       	ldi	r31, 0x00	; 0
  be:	80 81       	ld	r24, Z
  c0:	8f 77       	andi	r24, 0x7F	; 127
  c2:	80 83       	st	Z, r24
		ADMUX |= (1 << REFS0);
  c4:	80 81       	ld	r24, Z
  c6:	80 64       	ori	r24, 0x40	; 64
  c8:	80 83       	st	Z, r24
  ca:	05 c0       	rjmp	.+10     	; 0xd6 <setADC+0x30>
	}
	else{
		ADMUX |= (1 << REFS0) | (1 << REFS1);
  cc:	ec e7       	ldi	r30, 0x7C	; 124
  ce:	f0 e0       	ldi	r31, 0x00	; 0
  d0:	80 81       	ld	r24, Z
  d2:	80 6c       	ori	r24, 0xC0	; 192
  d4:	80 83       	st	Z, r24
	}
	
	
	if(justificacion == 1){ //Setear la justificacion deseada
  d6:	61 30       	cpi	r22, 0x01	; 1
  d8:	31 f4       	brne	.+12     	; 0xe6 <setADC+0x40>
		ADMUX |= (1 << ADLAR);
  da:	ec e7       	ldi	r30, 0x7C	; 124
  dc:	f0 e0       	ldi	r31, 0x00	; 0
  de:	80 81       	ld	r24, Z
  e0:	80 62       	ori	r24, 0x20	; 32
  e2:	80 83       	st	Z, r24
  e4:	05 c0       	rjmp	.+10     	; 0xf0 <setADC+0x4a>
	}
	else{
		ADMUX &= ~(1 << ADLAR);
  e6:	ec e7       	ldi	r30, 0x7C	; 124
  e8:	f0 e0       	ldi	r31, 0x00	; 0
  ea:	80 81       	ld	r24, Z
  ec:	8f 7d       	andi	r24, 0xDF	; 223
  ee:	80 83       	st	Z, r24
	}
	
	ADMUX = (ADMUX & 0xF0) | canal; //Encender el canal deseado
  f0:	ec e7       	ldi	r30, 0x7C	; 124
  f2:	f0 e0       	ldi	r31, 0x00	; 0
  f4:	80 81       	ld	r24, Z
  f6:	80 7f       	andi	r24, 0xF0	; 240
  f8:	48 2b       	or	r20, r24
  fa:	40 83       	st	Z, r20
  fc:	08 95       	ret

000000fe <controlADC>:
}

void controlADC(uint8_t enable, uint8_t trigger, uint8_t interrupcion, uint8_t prescaler){
	if(enable == 1){
  fe:	81 30       	cpi	r24, 0x01	; 1
 100:	31 f4       	brne	.+12     	; 0x10e <controlADC+0x10>
		ADCSRA |= (1 << ADEN);  // Enceder o apagar el ADC
 102:	ea e7       	ldi	r30, 0x7A	; 122
 104:	f0 e0       	ldi	r31, 0x00	; 0
 106:	80 81       	ld	r24, Z
 108:	80 68       	ori	r24, 0x80	; 128
 10a:	80 83       	st	Z, r24
 10c:	05 c0       	rjmp	.+10     	; 0x118 <controlADC+0x1a>
	}
	else{
		ADCSRA &= ~(1 << ADEN);
 10e:	ea e7       	ldi	r30, 0x7A	; 122
 110:	f0 e0       	ldi	r31, 0x00	; 0
 112:	80 81       	ld	r24, Z
 114:	8f 77       	andi	r24, 0x7F	; 127
 116:	80 83       	st	Z, r24
	}
	
	if(trigger == 1){
 118:	61 30       	cpi	r22, 0x01	; 1
 11a:	31 f4       	brne	.+12     	; 0x128 <controlADC+0x2a>
		ADCSRA |= (1 << ADATE);  // Seleccionar si se quiere utilizsar el autotrigger o no
 11c:	ea e7       	ldi	r30, 0x7A	; 122
 11e:	f0 e0       	ldi	r31, 0x00	; 0
 120:	80 81       	ld	r24, Z
 122:	80 62       	ori	r24, 0x20	; 32
 124:	80 83       	st	Z, r24
 126:	05 c0       	rjmp	.+10     	; 0x132 <controlADC+0x34>
	}
	else{
		ADCSRA &= ~(1 << ADATE);
 128:	ea e7       	ldi	r30, 0x7A	; 122
 12a:	f0 e0       	ldi	r31, 0x00	; 0
 12c:	80 81       	ld	r24, Z
 12e:	8f 7d       	andi	r24, 0xDF	; 223
 130:	80 83       	st	Z, r24
	}
	
	if(interrupcion == 1){ // Seteara la interrupcion
 132:	41 30       	cpi	r20, 0x01	; 1
 134:	31 f4       	brne	.+12     	; 0x142 <controlADC+0x44>
		ADCSRA |= (1 << ADIE);
 136:	ea e7       	ldi	r30, 0x7A	; 122
 138:	f0 e0       	ldi	r31, 0x00	; 0
 13a:	80 81       	ld	r24, Z
 13c:	88 60       	ori	r24, 0x08	; 8
 13e:	80 83       	st	Z, r24
 140:	05 c0       	rjmp	.+10     	; 0x14c <controlADC+0x4e>
	}
	else {
		ADCSRA &= ~(1 << ADIE);
 142:	ea e7       	ldi	r30, 0x7A	; 122
 144:	f0 e0       	ldi	r31, 0x00	; 0
 146:	80 81       	ld	r24, Z
 148:	87 7f       	andi	r24, 0xF7	; 247
 14a:	80 83       	st	Z, r24
	}
	
	switch (prescaler){ // Setear el prescaler deseado
 14c:	20 31       	cpi	r18, 0x10	; 16
 14e:	41 f1       	breq	.+80     	; 0x1a0 <controlADC+0xa2>
 150:	40 f4       	brcc	.+16     	; 0x162 <controlADC+0x64>
 152:	24 30       	cpi	r18, 0x04	; 4
 154:	99 f0       	breq	.+38     	; 0x17c <controlADC+0x7e>
 156:	28 30       	cpi	r18, 0x08	; 8
 158:	d1 f0       	breq	.+52     	; 0x18e <controlADC+0x90>
 15a:	22 30       	cpi	r18, 0x02	; 2
 15c:	09 f0       	breq	.+2      	; 0x160 <controlADC+0x62>
 15e:	41 c0       	rjmp	.+130    	; 0x1e2 <controlADC+0xe4>
 160:	07 c0       	rjmp	.+14     	; 0x170 <controlADC+0x72>
 162:	20 34       	cpi	r18, 0x40	; 64
 164:	79 f1       	breq	.+94     	; 0x1c4 <controlADC+0xc6>
 166:	20 38       	cpi	r18, 0x80	; 128
 168:	b1 f1       	breq	.+108    	; 0x1d6 <controlADC+0xd8>
 16a:	20 32       	cpi	r18, 0x20	; 32
 16c:	d1 f5       	brne	.+116    	; 0x1e2 <controlADC+0xe4>
 16e:	21 c0       	rjmp	.+66     	; 0x1b2 <controlADC+0xb4>
		case 2:
		ADCSRA &= ~((1 << ADPS0) | (1 << ADPS1) | (1 << ADPS2));
 170:	ea e7       	ldi	r30, 0x7A	; 122
 172:	f0 e0       	ldi	r31, 0x00	; 0
 174:	80 81       	ld	r24, Z
 176:	88 7f       	andi	r24, 0xF8	; 248
 178:	80 83       	st	Z, r24
		break;
 17a:	08 95       	ret
		case 4:
		ADCSRA |= (1 << ADPS1);
 17c:	ea e7       	ldi	r30, 0x7A	; 122
 17e:	f0 e0       	ldi	r31, 0x00	; 0
 180:	80 81       	ld	r24, Z
 182:	82 60       	ori	r24, 0x02	; 2
 184:	80 83       	st	Z, r24
		ADCSRA &= ~((1 << ADPS0) | (1 << ADPS2));
 186:	80 81       	ld	r24, Z
 188:	8a 7f       	andi	r24, 0xFA	; 250
 18a:	80 83       	st	Z, r24
		break;
 18c:	08 95       	ret
		case 8:
		ADCSRA |= (1 << ADPS0 ) | (1 << ADPS1);
 18e:	ea e7       	ldi	r30, 0x7A	; 122
 190:	f0 e0       	ldi	r31, 0x00	; 0
 192:	80 81       	ld	r24, Z
 194:	83 60       	ori	r24, 0x03	; 3
 196:	80 83       	st	Z, r24
		ADCSRA &= ~(1 << ADPS2);
 198:	80 81       	ld	r24, Z
 19a:	8b 7f       	andi	r24, 0xFB	; 251
 19c:	80 83       	st	Z, r24
		break;
 19e:	08 95       	ret
		case 16:
		ADCSRA |= (1 << ADPS2);
 1a0:	ea e7       	ldi	r30, 0x7A	; 122
 1a2:	f0 e0       	ldi	r31, 0x00	; 0
 1a4:	80 81       	ld	r24, Z
 1a6:	84 60       	ori	r24, 0x04	; 4
 1a8:	80 83       	st	Z, r24
		ADCSRA &= ~((1 << ADPS0) | (1 << ADPS1));
 1aa:	80 81       	ld	r24, Z
 1ac:	8c 7f       	andi	r24, 0xFC	; 252
 1ae:	80 83       	st	Z, r24
		break;
 1b0:	08 95       	ret
		case 32:
		ADCSRA |= (1 << ADPS0 ) | (1 << ADPS2);
 1b2:	ea e7       	ldi	r30, 0x7A	; 122
 1b4:	f0 e0       	ldi	r31, 0x00	; 0
 1b6:	80 81       	ld	r24, Z
 1b8:	85 60       	ori	r24, 0x05	; 5
 1ba:	80 83       	st	Z, r24
		ADCSRA &= ~(1 << ADPS1);
 1bc:	80 81       	ld	r24, Z
 1be:	8d 7f       	andi	r24, 0xFD	; 253
 1c0:	80 83       	st	Z, r24
		break;
 1c2:	08 95       	ret
		case 64:
		ADCSRA |= (1 << ADPS1) | (1 << ADPS2);
 1c4:	ea e7       	ldi	r30, 0x7A	; 122
 1c6:	f0 e0       	ldi	r31, 0x00	; 0
 1c8:	80 81       	ld	r24, Z
 1ca:	86 60       	ori	r24, 0x06	; 6
 1cc:	80 83       	st	Z, r24
		ADCSRA &= ~(1 << ADPS0);
 1ce:	80 81       	ld	r24, Z
 1d0:	8e 7f       	andi	r24, 0xFE	; 254
 1d2:	80 83       	st	Z, r24
		break;
 1d4:	08 95       	ret
		case 128:
		ADCSRA |= (1 << ADPS0) | (1 << ADPS1) | (1 << ADPS2);
 1d6:	ea e7       	ldi	r30, 0x7A	; 122
 1d8:	f0 e0       	ldi	r31, 0x00	; 0
 1da:	80 81       	ld	r24, Z
 1dc:	87 60       	ori	r24, 0x07	; 7
 1de:	80 83       	st	Z, r24
		break;
 1e0:	08 95       	ret
		default:
		ADCSRA &= ~((1 << ADPS0) | (1 << ADPS1) | (1 << ADPS2));
 1e2:	ea e7       	ldi	r30, 0x7A	; 122
 1e4:	f0 e0       	ldi	r31, 0x00	; 0
 1e6:	80 81       	ld	r24, Z
 1e8:	88 7f       	andi	r24, 0xF8	; 248
 1ea:	80 83       	st	Z, r24
 1ec:	08 95       	ret

000001ee <I2C_Slave_Init>:

//*****************************************************************************
// Inicializa el módulo I2C en modo Esclavo
//*****************************************************************************
void I2C_Slave_Init(uint8_t address) {
    DDRC &= ~((1 << DDC4) | (1 << DDC5));  // Configura SDA y SCL como entradas
 1ee:	97 b1       	in	r25, 0x07	; 7
 1f0:	9f 7c       	andi	r25, 0xCF	; 207
 1f2:	97 b9       	out	0x07, r25	; 7

    TWAR = address << 1;  // Asigna la dirección del esclavo (bit 0 es para lectura/escritura)
 1f4:	88 0f       	add	r24, r24
 1f6:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>

    // Habilita ACK automático, el módulo TWI y su interrupción
    TWCR = (1 << TWEA) | (1 << TWEN) | (1 << TWIE);
 1fa:	85 e4       	ldi	r24, 0x45	; 69
 1fc:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 200:	08 95       	ret

00000202 <__vector_21>:
}

//********************************************
// INTERRUPCIONES
//********************************************
ISR(ADC_vect){
 202:	1f 92       	push	r1
 204:	0f 92       	push	r0
 206:	0f b6       	in	r0, 0x3f	; 63
 208:	0f 92       	push	r0
 20a:	11 24       	eor	r1, r1
 20c:	8f 93       	push	r24
 20e:	ef 93       	push	r30
 210:	ff 93       	push	r31
    HUMO = ADCH;
 212:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 216:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <HUMO>
    send_HUMO = HUMO;          // Actualiza valor a enviar al maestro
 21a:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
    ADCSRA |= (1 << ADIF);     // Apagar bandera ADC
 21e:	ea e7       	ldi	r30, 0x7A	; 122
 220:	f0 e0       	ldi	r31, 0x00	; 0
 222:	80 81       	ld	r24, Z
 224:	80 61       	ori	r24, 0x10	; 16
 226:	80 83       	st	Z, r24
}
 228:	ff 91       	pop	r31
 22a:	ef 91       	pop	r30
 22c:	8f 91       	pop	r24
 22e:	0f 90       	pop	r0
 230:	0f be       	out	0x3f, r0	; 63
 232:	0f 90       	pop	r0
 234:	1f 90       	pop	r1
 236:	18 95       	reti

00000238 <__vector_24>:

ISR(TWI_vect){
 238:	1f 92       	push	r1
 23a:	0f 92       	push	r0
 23c:	0f b6       	in	r0, 0x3f	; 63
 23e:	0f 92       	push	r0
 240:	11 24       	eor	r1, r1
 242:	8f 93       	push	r24
 244:	ef 93       	push	r30
 246:	ff 93       	push	r31
    uint8_t estado = TWSR & 0xFC;
 248:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 24c:	8c 7f       	andi	r24, 0xFC	; 252
    switch(estado){
 24e:	80 38       	cpi	r24, 0x80	; 128
 250:	99 f0       	breq	.+38     	; 0x278 <__vector_24+0x40>
 252:	28 f4       	brcc	.+10     	; 0x25e <__vector_24+0x26>
 254:	80 36       	cpi	r24, 0x60	; 96
 256:	51 f0       	breq	.+20     	; 0x26c <__vector_24+0x34>
 258:	80 37       	cpi	r24, 0x70	; 112
 25a:	41 f0       	breq	.+16     	; 0x26c <__vector_24+0x34>
 25c:	1f c0       	rjmp	.+62     	; 0x29c <__vector_24+0x64>
 25e:	88 3a       	cpi	r24, 0xA8	; 168
 260:	a9 f0       	breq	.+42     	; 0x28c <__vector_24+0x54>
 262:	88 3b       	cpi	r24, 0xB8	; 184
 264:	99 f0       	breq	.+38     	; 0x28c <__vector_24+0x54>
 266:	80 39       	cpi	r24, 0x90	; 144
 268:	c9 f4       	brne	.+50     	; 0x29c <__vector_24+0x64>
 26a:	06 c0       	rjmp	.+12     	; 0x278 <__vector_24+0x40>
        case 0x60: case 0x70: // SLA+W recibido
            TWCR |= (1 << TWINT) | (1 << TWEA);
 26c:	ec eb       	ldi	r30, 0xBC	; 188
 26e:	f0 e0       	ldi	r31, 0x00	; 0
 270:	80 81       	ld	r24, Z
 272:	80 6c       	ori	r24, 0xC0	; 192
 274:	80 83       	st	Z, r24
            break;
 276:	17 c0       	rjmp	.+46     	; 0x2a6 <__vector_24+0x6e>
        case 0x80: case 0x90: // Dato recibido
            buffer = TWDR;    // Guarda comando I2C
 278:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 27c:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <buffer>
            TWCR |= (1 << TWINT) | (1 << TWEA);
 280:	ec eb       	ldi	r30, 0xBC	; 188
 282:	f0 e0       	ldi	r31, 0x00	; 0
 284:	80 81       	ld	r24, Z
 286:	80 6c       	ori	r24, 0xC0	; 192
 288:	80 83       	st	Z, r24
            break;
 28a:	0d c0       	rjmp	.+26     	; 0x2a6 <__vector_24+0x6e>
        case 0xA8: case 0xB8: // SLA+R recibido
            TWDR = send_HUMO; // Envía lectura del MQ-135
 28c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 290:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
            TWCR = (1 << TWEN) | (1 << TWIE) | (1 << TWINT) | (1 << TWEA);
 294:	85 ec       	ldi	r24, 0xC5	; 197
 296:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
            break;
 29a:	05 c0       	rjmp	.+10     	; 0x2a6 <__vector_24+0x6e>
        default:
            TWCR |= (1 << TWINT) | (1 << TWEA);
 29c:	ec eb       	ldi	r30, 0xBC	; 188
 29e:	f0 e0       	ldi	r31, 0x00	; 0
 2a0:	80 81       	ld	r24, Z
 2a2:	80 6c       	ori	r24, 0xC0	; 192
 2a4:	80 83       	st	Z, r24
            break;
    }
}
 2a6:	ff 91       	pop	r31
 2a8:	ef 91       	pop	r30
 2aa:	8f 91       	pop	r24
 2ac:	0f 90       	pop	r0
 2ae:	0f be       	out	0x3f, r0	; 63
 2b0:	0f 90       	pop	r0
 2b2:	1f 90       	pop	r1
 2b4:	18 95       	reti

000002b6 <setup_pines>:

//********************************************
// FUNCIONES
//********************************************
void setup_pines(void){
    DDRD |= (1 << PD3); // PD3 buzzer
 2b6:	8a b1       	in	r24, 0x0a	; 10
 2b8:	88 60       	ori	r24, 0x08	; 8
 2ba:	8a b9       	out	0x0a, r24	; 10
 2bc:	08 95       	ret

000002be <main>:
//********************************************
// MAIN
//********************************************
int main(void)
{
    setup_pines();
 2be:	0e 94 5b 01 	call	0x2b6	; 0x2b6 <setup_pines>

    I2C_Slave_Init(SlaveAddress);
 2c2:	80 e3       	ldi	r24, 0x30	; 48
 2c4:	0e 94 f7 00 	call	0x1ee	; 0x1ee <I2C_Slave_Init>
    sei();
 2c8:	78 94       	sei

    // Configurar ADC
    setADC(externo, izquierda, 7);
 2ca:	47 e0       	ldi	r20, 0x07	; 7
 2cc:	61 e0       	ldi	r22, 0x01	; 1
 2ce:	81 e0       	ldi	r24, 0x01	; 1
 2d0:	0e 94 53 00 	call	0xa6	; 0xa6 <setADC>
    controlADC(1, 0, 1, 128);
 2d4:	20 e8       	ldi	r18, 0x80	; 128
 2d6:	41 e0       	ldi	r20, 0x01	; 1
 2d8:	60 e0       	ldi	r22, 0x00	; 0
 2da:	81 e0       	ldi	r24, 0x01	; 1
 2dc:	0e 94 7f 00 	call	0xfe	; 0xfe <controlADC>

    while(1)
    {
        ADCSRA |= (1 << ADSC); // Inicia conversión ADC
 2e0:	ea e7       	ldi	r30, 0x7A	; 122
 2e2:	f0 e0       	ldi	r31, 0x00	; 0
 2e4:	80 81       	ld	r24, Z
 2e6:	80 64       	ori	r24, 0x40	; 64
 2e8:	80 83       	st	Z, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2ea:	2f ef       	ldi	r18, 0xFF	; 255
 2ec:	80 e7       	ldi	r24, 0x70	; 112
 2ee:	92 e0       	ldi	r25, 0x02	; 2
 2f0:	21 50       	subi	r18, 0x01	; 1
 2f2:	80 40       	sbci	r24, 0x00	; 0
 2f4:	90 40       	sbci	r25, 0x00	; 0
 2f6:	e1 f7       	brne	.-8      	; 0x2f0 <main+0x32>
 2f8:	00 c0       	rjmp	.+0      	; 0x2fa <main+0x3c>
 2fa:	00 00       	nop
        _delay_ms(50);          // Espera a que termine la conversión

        // Activar buzzer automáticamente según lectura del MQ-135
        if(HUMO > UMBRAL_AIRE){
 2fc:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <HUMO>
 300:	85 36       	cpi	r24, 0x65	; 101
 302:	20 f0       	brcs	.+8      	; 0x30c <main+0x4e>
            PORTD |= (1 << PD3); // Enciende buzzer
 304:	8b b1       	in	r24, 0x0b	; 11
 306:	88 60       	ori	r24, 0x08	; 8
 308:	8b b9       	out	0x0b, r24	; 11
 30a:	03 c0       	rjmp	.+6      	; 0x312 <main+0x54>
        } else {
            PORTD &= ~(1 << PD3); // Apaga buzzer
 30c:	8b b1       	in	r24, 0x0b	; 11
 30e:	87 7f       	andi	r24, 0xF7	; 247
 310:	8b b9       	out	0x0b, r24	; 11
        }

        // Control manual del buzzer vía I2C
        if(buffer == 'H'){       
 312:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <buffer>
 316:	88 34       	cpi	r24, 0x48	; 72
 318:	29 f4       	brne	.+10     	; 0x324 <main+0x66>
            PORTD |= (1 << PD3);
 31a:	8b b1       	in	r24, 0x0b	; 11
 31c:	88 60       	ori	r24, 0x08	; 8
 31e:	8b b9       	out	0x0b, r24	; 11
            buffer = 0;
 320:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <buffer>
        }
        if(buffer == 'h'){       
 324:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <buffer>
 328:	88 36       	cpi	r24, 0x68	; 104
 32a:	d1 f6       	brne	.-76     	; 0x2e0 <main+0x22>
            PORTD &= ~(1 << PD3);
 32c:	8b b1       	in	r24, 0x0b	; 11
 32e:	87 7f       	andi	r24, 0xF7	; 247
 330:	8b b9       	out	0x0b, r24	; 11
            buffer = 0;
 332:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <buffer>
 336:	d4 cf       	rjmp	.-88     	; 0x2e0 <main+0x22>

00000338 <_exit>:
 338:	f8 94       	cli

0000033a <__stop_program>:
 33a:	ff cf       	rjmp	.-2      	; 0x33a <__stop_program>
