# Leer el archivo Verilog del diseño conductual
read_verilog control_de_acceso.v

# Realizar la síntesis de alto nivel para obtener la descripción RTLIL
synth

# Guardar la descripción RTLIL en un archivo
write_rtlil control_de_acceso_rtlil.il

