//   Ordt 190725.01 autogenerated file 
//   Input: ./rdl_hier_02/test.rdl
//   Parms: ./rdl_hier_02/test.parms
//   Date: Sun Nov 17 17:04:15 EST 2019
//

//
//---------- module base_map_jrdl_logic
//
module base_map_jrdl_logic
(
  gclk,
  reset,
  d2l_base_regs_config_regs_0_w,
  d2l_base_regs_config_regs_0_we,
  d2l_base_regs_config_regs_0_re,
  d2l_base_regs_config_regs_1_w,
  d2l_base_regs_config_regs_1_we,
  d2l_base_regs_config_regs_1_re,
  d2l_base_regs_config_regs_2_w,
  d2l_base_regs_config_regs_2_we,
  d2l_base_regs_config_regs_2_re,
  d2l_base_regs_config_regs_3_w,
  d2l_base_regs_config_regs_3_we,
  d2l_base_regs_config_regs_3_re,
  d2l_base_regs_config_regs_4_w,
  d2l_base_regs_config_regs_4_we,
  d2l_base_regs_config_regs_4_re,
  d2l_base_regs_config_regs_5_w,
  d2l_base_regs_config_regs_5_we,
  d2l_base_regs_config_regs_5_re,
  d2l_base_regs_config_regs_6_w,
  d2l_base_regs_config_regs_6_we,
  d2l_base_regs_config_regs_6_re,
  d2l_base_regs_config_regs_7_w,
  d2l_base_regs_config_regs_7_we,
  d2l_base_regs_config_regs_7_re,
  d2l_base_regs_state_regs_0_w,
  d2l_base_regs_state_regs_0_we,
  d2l_base_regs_state_regs_0_re,
  d2l_base_regs_state_regs_1_w,
  d2l_base_regs_state_regs_1_we,
  d2l_base_regs_state_regs_1_re,
  d2l_base_regs_state_regs_2_w,
  d2l_base_regs_state_regs_2_we,
  d2l_base_regs_state_regs_2_re,
  d2l_base_regs_state_regs_3_w,
  d2l_base_regs_state_regs_3_we,
  d2l_base_regs_state_regs_3_re,
  d2l_base_regs_state_regs_4_w,
  d2l_base_regs_state_regs_4_we,
  d2l_base_regs_state_regs_4_re,
  d2l_base_regs_state_regs_5_w,
  d2l_base_regs_state_regs_5_we,
  d2l_base_regs_state_regs_5_re,
  d2l_base_regs_state_regs_6_w,
  d2l_base_regs_state_regs_6_we,
  d2l_base_regs_state_regs_6_re,
  d2l_base_regs_state_regs_7_w,
  d2l_base_regs_state_regs_7_we,
  d2l_base_regs_state_regs_7_re,
  h2l_base_regs_state_regs_0_lsb_field_w,
  h2l_base_regs_state_regs_1_lsb_field_w,
  h2l_base_regs_state_regs_2_lsb_field_w,
  h2l_base_regs_state_regs_3_lsb_field_w,
  h2l_base_regs_state_regs_4_lsb_field_w,
  h2l_base_regs_state_regs_5_lsb_field_w,
  h2l_base_regs_state_regs_6_lsb_field_w,
  h2l_base_regs_state_regs_7_lsb_field_w,

  l2d_base_regs_config_regs_0_r,
  l2d_base_regs_config_regs_1_r,
  l2d_base_regs_config_regs_2_r,
  l2d_base_regs_config_regs_3_r,
  l2d_base_regs_config_regs_4_r,
  l2d_base_regs_config_regs_5_r,
  l2d_base_regs_config_regs_6_r,
  l2d_base_regs_config_regs_7_r,
  l2d_base_regs_state_regs_0_r,
  l2d_base_regs_state_regs_1_r,
  l2d_base_regs_state_regs_2_r,
  l2d_base_regs_state_regs_3_r,
  l2d_base_regs_state_regs_4_r,
  l2d_base_regs_state_regs_5_r,
  l2d_base_regs_state_regs_6_r,
  l2d_base_regs_state_regs_7_r,
  l2h_base_regs_config_regs_0_lsb_field_r,
  l2h_base_regs_config_regs_0_msb_field_r,
  l2h_base_regs_config_regs_1_lsb_field_r,
  l2h_base_regs_config_regs_1_msb_field_r,
  l2h_base_regs_config_regs_2_lsb_field_r,
  l2h_base_regs_config_regs_2_msb_field_r,
  l2h_base_regs_config_regs_3_lsb_field_r,
  l2h_base_regs_config_regs_3_msb_field_r,
  l2h_base_regs_config_regs_4_lsb_field_r,
  l2h_base_regs_config_regs_4_msb_field_r,
  l2h_base_regs_config_regs_5_lsb_field_r,
  l2h_base_regs_config_regs_5_msb_field_r,
  l2h_base_regs_config_regs_6_lsb_field_r,
  l2h_base_regs_config_regs_6_msb_field_r,
  l2h_base_regs_config_regs_7_lsb_field_r,
  l2h_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_base_regs_config_regs_0_w;
  input    d2l_base_regs_config_regs_0_we;
  input    d2l_base_regs_config_regs_0_re;
  input     [31:0] d2l_base_regs_config_regs_1_w;
  input    d2l_base_regs_config_regs_1_we;
  input    d2l_base_regs_config_regs_1_re;
  input     [31:0] d2l_base_regs_config_regs_2_w;
  input    d2l_base_regs_config_regs_2_we;
  input    d2l_base_regs_config_regs_2_re;
  input     [31:0] d2l_base_regs_config_regs_3_w;
  input    d2l_base_regs_config_regs_3_we;
  input    d2l_base_regs_config_regs_3_re;
  input     [31:0] d2l_base_regs_config_regs_4_w;
  input    d2l_base_regs_config_regs_4_we;
  input    d2l_base_regs_config_regs_4_re;
  input     [31:0] d2l_base_regs_config_regs_5_w;
  input    d2l_base_regs_config_regs_5_we;
  input    d2l_base_regs_config_regs_5_re;
  input     [31:0] d2l_base_regs_config_regs_6_w;
  input    d2l_base_regs_config_regs_6_we;
  input    d2l_base_regs_config_regs_6_re;
  input     [31:0] d2l_base_regs_config_regs_7_w;
  input    d2l_base_regs_config_regs_7_we;
  input    d2l_base_regs_config_regs_7_re;
  input     [31:0] d2l_base_regs_state_regs_0_w;
  input    d2l_base_regs_state_regs_0_we;
  input    d2l_base_regs_state_regs_0_re;
  input     [31:0] d2l_base_regs_state_regs_1_w;
  input    d2l_base_regs_state_regs_1_we;
  input    d2l_base_regs_state_regs_1_re;
  input     [31:0] d2l_base_regs_state_regs_2_w;
  input    d2l_base_regs_state_regs_2_we;
  input    d2l_base_regs_state_regs_2_re;
  input     [31:0] d2l_base_regs_state_regs_3_w;
  input    d2l_base_regs_state_regs_3_we;
  input    d2l_base_regs_state_regs_3_re;
  input     [31:0] d2l_base_regs_state_regs_4_w;
  input    d2l_base_regs_state_regs_4_we;
  input    d2l_base_regs_state_regs_4_re;
  input     [31:0] d2l_base_regs_state_regs_5_w;
  input    d2l_base_regs_state_regs_5_we;
  input    d2l_base_regs_state_regs_5_re;
  input     [31:0] d2l_base_regs_state_regs_6_w;
  input    d2l_base_regs_state_regs_6_we;
  input    d2l_base_regs_state_regs_6_re;
  input     [31:0] d2l_base_regs_state_regs_7_w;
  input    d2l_base_regs_state_regs_7_we;
  input    d2l_base_regs_state_regs_7_re;
  input     [15:0] h2l_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_base_regs_config_regs_0_r;
  output     [31:0] l2d_base_regs_config_regs_1_r;
  output     [31:0] l2d_base_regs_config_regs_2_r;
  output     [31:0] l2d_base_regs_config_regs_3_r;
  output     [31:0] l2d_base_regs_config_regs_4_r;
  output     [31:0] l2d_base_regs_config_regs_5_r;
  output     [31:0] l2d_base_regs_config_regs_6_r;
  output     [31:0] l2d_base_regs_config_regs_7_r;
  output     [31:0] l2d_base_regs_state_regs_0_r;
  output     [31:0] l2d_base_regs_state_regs_1_r;
  output     [31:0] l2d_base_regs_state_regs_2_r;
  output     [31:0] l2d_base_regs_state_regs_3_r;
  output     [31:0] l2d_base_regs_state_regs_4_r;
  output     [31:0] l2d_base_regs_state_regs_5_r;
  output     [31:0] l2d_base_regs_state_regs_6_r;
  output     [31:0] l2d_base_regs_state_regs_7_r;
  output     [15:0] l2h_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_base_regs_config_regs_0_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_0_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_0_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_0_msb_field;
  reg   [15:0] reg_base_regs_config_regs_0_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_0_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_0_r;
  reg   [15:0] rg_base_regs_config_regs_1_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_1_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_1_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_1_msb_field;
  reg   [15:0] reg_base_regs_config_regs_1_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_1_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_1_r;
  reg   [15:0] rg_base_regs_config_regs_2_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_2_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_2_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_2_msb_field;
  reg   [15:0] reg_base_regs_config_regs_2_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_2_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_2_r;
  reg   [15:0] rg_base_regs_config_regs_3_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_3_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_3_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_3_msb_field;
  reg   [15:0] reg_base_regs_config_regs_3_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_3_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_3_r;
  reg   [15:0] rg_base_regs_config_regs_4_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_4_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_4_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_4_msb_field;
  reg   [15:0] reg_base_regs_config_regs_4_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_4_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_4_r;
  reg   [15:0] rg_base_regs_config_regs_5_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_5_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_5_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_5_msb_field;
  reg   [15:0] reg_base_regs_config_regs_5_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_5_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_5_r;
  reg   [15:0] rg_base_regs_config_regs_6_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_6_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_6_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_6_msb_field;
  reg   [15:0] reg_base_regs_config_regs_6_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_6_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_6_r;
  reg   [15:0] rg_base_regs_config_regs_7_lsb_field;
  reg   [15:0] reg_base_regs_config_regs_7_lsb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_7_lsb_field_r;
  reg   [15:0] rg_base_regs_config_regs_7_msb_field;
  reg   [15:0] reg_base_regs_config_regs_7_msb_field_next;
  reg   [15:0] l2h_base_regs_config_regs_7_msb_field_r;
  reg   [31:0] l2d_base_regs_config_regs_7_r;
  reg   [15:0] rg_base_regs_state_regs_0_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_0_r;
  reg   [15:0] rg_base_regs_state_regs_1_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_1_r;
  reg   [15:0] rg_base_regs_state_regs_2_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_2_r;
  reg   [15:0] rg_base_regs_state_regs_3_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_3_r;
  reg   [15:0] rg_base_regs_state_regs_4_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_4_r;
  reg   [15:0] rg_base_regs_state_regs_5_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_5_r;
  reg   [15:0] rg_base_regs_state_regs_6_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_6_r;
  reg   [15:0] rg_base_regs_state_regs_7_lsb_field;
  reg   [31:0] l2d_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for base_regs_config_regs_5 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_5_r [15:0]  = rg_base_regs_config_regs_5_lsb_field;
    l2d_base_regs_config_regs_5_r [31:16]  = rg_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_6 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_6_r = 32'b0;
    l2d_base_regs_state_regs_6_r [15:0]  = rg_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_0 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_0_r = 32'b0;
    l2d_base_regs_state_regs_0_r [15:0]  = rg_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_3 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_3_r = 32'b0;
    l2d_base_regs_state_regs_3_r [15:0]  = rg_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_2 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_2_r [15:0]  = rg_base_regs_config_regs_2_lsb_field;
    l2d_base_regs_config_regs_2_r [31:16]  = rg_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_6
  always @ (*) begin
    reg_base_regs_config_regs_6_lsb_field_next = rg_base_regs_config_regs_6_lsb_field;
    l2h_base_regs_config_regs_6_lsb_field_r = rg_base_regs_config_regs_6_lsb_field;
    reg_base_regs_config_regs_6_msb_field_next = rg_base_regs_config_regs_6_msb_field;
    l2h_base_regs_config_regs_6_msb_field_r = rg_base_regs_config_regs_6_msb_field;
    if (d2l_base_regs_config_regs_6_we) reg_base_regs_config_regs_6_lsb_field_next = d2l_base_regs_config_regs_6_w [15:0] ;
    if (d2l_base_regs_config_regs_6_we) reg_base_regs_config_regs_6_msb_field_next = d2l_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_6
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_6_lsb_field <= #1  reg_base_regs_config_regs_6_lsb_field_next;
      rg_base_regs_config_regs_6_msb_field <= #1  reg_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_5
  always @ (*) begin
    reg_base_regs_config_regs_5_lsb_field_next = rg_base_regs_config_regs_5_lsb_field;
    l2h_base_regs_config_regs_5_lsb_field_r = rg_base_regs_config_regs_5_lsb_field;
    reg_base_regs_config_regs_5_msb_field_next = rg_base_regs_config_regs_5_msb_field;
    l2h_base_regs_config_regs_5_msb_field_r = rg_base_regs_config_regs_5_msb_field;
    if (d2l_base_regs_config_regs_5_we) reg_base_regs_config_regs_5_lsb_field_next = d2l_base_regs_config_regs_5_w [15:0] ;
    if (d2l_base_regs_config_regs_5_we) reg_base_regs_config_regs_5_msb_field_next = d2l_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_5
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_5_lsb_field <= #1  reg_base_regs_config_regs_5_lsb_field_next;
      rg_base_regs_config_regs_5_msb_field <= #1  reg_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_state_regs_1 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_1_r = 32'b0;
    l2d_base_regs_state_regs_1_r [15:0]  = rg_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_7
  always @ (*) begin
    reg_base_regs_config_regs_7_lsb_field_next = rg_base_regs_config_regs_7_lsb_field;
    l2h_base_regs_config_regs_7_lsb_field_r = rg_base_regs_config_regs_7_lsb_field;
    reg_base_regs_config_regs_7_msb_field_next = rg_base_regs_config_regs_7_msb_field;
    l2h_base_regs_config_regs_7_msb_field_r = rg_base_regs_config_regs_7_msb_field;
    if (d2l_base_regs_config_regs_7_we) reg_base_regs_config_regs_7_lsb_field_next = d2l_base_regs_config_regs_7_w [15:0] ;
    if (d2l_base_regs_config_regs_7_we) reg_base_regs_config_regs_7_msb_field_next = d2l_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_7
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_7_lsb_field <= #1  reg_base_regs_config_regs_7_lsb_field_next;
      rg_base_regs_config_regs_7_msb_field <= #1  reg_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_0
  always @ (*) begin
    reg_base_regs_config_regs_0_lsb_field_next = rg_base_regs_config_regs_0_lsb_field;
    l2h_base_regs_config_regs_0_lsb_field_r = rg_base_regs_config_regs_0_lsb_field;
    reg_base_regs_config_regs_0_msb_field_next = rg_base_regs_config_regs_0_msb_field;
    l2h_base_regs_config_regs_0_msb_field_r = rg_base_regs_config_regs_0_msb_field;
    if (d2l_base_regs_config_regs_0_we) reg_base_regs_config_regs_0_lsb_field_next = d2l_base_regs_config_regs_0_w [15:0] ;
    if (d2l_base_regs_config_regs_0_we) reg_base_regs_config_regs_0_msb_field_next = d2l_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_0
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_0_lsb_field <= #1  reg_base_regs_config_regs_0_lsb_field_next;
      rg_base_regs_config_regs_0_msb_field <= #1  reg_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_4 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_4_r [15:0]  = rg_base_regs_config_regs_4_lsb_field;
    l2d_base_regs_config_regs_4_r [31:16]  = rg_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_7 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_7_r = 32'b0;
    l2d_base_regs_state_regs_7_r [15:0]  = rg_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_2
  always @ (*) begin
    reg_base_regs_config_regs_2_lsb_field_next = rg_base_regs_config_regs_2_lsb_field;
    l2h_base_regs_config_regs_2_lsb_field_r = rg_base_regs_config_regs_2_lsb_field;
    reg_base_regs_config_regs_2_msb_field_next = rg_base_regs_config_regs_2_msb_field;
    l2h_base_regs_config_regs_2_msb_field_r = rg_base_regs_config_regs_2_msb_field;
    if (d2l_base_regs_config_regs_2_we) reg_base_regs_config_regs_2_lsb_field_next = d2l_base_regs_config_regs_2_w [15:0] ;
    if (d2l_base_regs_config_regs_2_we) reg_base_regs_config_regs_2_msb_field_next = d2l_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_2
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_2_lsb_field <= #1  reg_base_regs_config_regs_2_lsb_field_next;
      rg_base_regs_config_regs_2_msb_field <= #1  reg_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_state_regs_4 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_4_r = 32'b0;
    l2d_base_regs_state_regs_4_r [15:0]  = rg_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_1
  always @ (*) begin
    reg_base_regs_config_regs_1_lsb_field_next = rg_base_regs_config_regs_1_lsb_field;
    l2h_base_regs_config_regs_1_lsb_field_r = rg_base_regs_config_regs_1_lsb_field;
    reg_base_regs_config_regs_1_msb_field_next = rg_base_regs_config_regs_1_msb_field;
    l2h_base_regs_config_regs_1_msb_field_r = rg_base_regs_config_regs_1_msb_field;
    if (d2l_base_regs_config_regs_1_we) reg_base_regs_config_regs_1_lsb_field_next = d2l_base_regs_config_regs_1_w [15:0] ;
    if (d2l_base_regs_config_regs_1_we) reg_base_regs_config_regs_1_msb_field_next = d2l_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_1
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_1_lsb_field <= #1  reg_base_regs_config_regs_1_lsb_field_next;
      rg_base_regs_config_regs_1_msb_field <= #1  reg_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_4
  always @ (*) begin
    reg_base_regs_config_regs_4_lsb_field_next = rg_base_regs_config_regs_4_lsb_field;
    l2h_base_regs_config_regs_4_lsb_field_r = rg_base_regs_config_regs_4_lsb_field;
    reg_base_regs_config_regs_4_msb_field_next = rg_base_regs_config_regs_4_msb_field;
    l2h_base_regs_config_regs_4_msb_field_r = rg_base_regs_config_regs_4_msb_field;
    if (d2l_base_regs_config_regs_4_we) reg_base_regs_config_regs_4_lsb_field_next = d2l_base_regs_config_regs_4_w [15:0] ;
    if (d2l_base_regs_config_regs_4_we) reg_base_regs_config_regs_4_msb_field_next = d2l_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_4
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_4_lsb_field <= #1  reg_base_regs_config_regs_4_lsb_field_next;
      rg_base_regs_config_regs_4_msb_field <= #1  reg_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_3
  always @ (*) begin
    reg_base_regs_config_regs_3_lsb_field_next = rg_base_regs_config_regs_3_lsb_field;
    l2h_base_regs_config_regs_3_lsb_field_r = rg_base_regs_config_regs_3_lsb_field;
    reg_base_regs_config_regs_3_msb_field_next = rg_base_regs_config_regs_3_msb_field;
    l2h_base_regs_config_regs_3_msb_field_r = rg_base_regs_config_regs_3_msb_field;
    if (d2l_base_regs_config_regs_3_we) reg_base_regs_config_regs_3_lsb_field_next = d2l_base_regs_config_regs_3_w [15:0] ;
    if (d2l_base_regs_config_regs_3_we) reg_base_regs_config_regs_3_msb_field_next = d2l_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for base_regs_config_regs_3
  always @ (posedge gclk) begin
    if (reset) begin
      rg_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_base_regs_config_regs_3_lsb_field <= #1  reg_base_regs_config_regs_3_lsb_field_next;
      rg_base_regs_config_regs_3_msb_field <= #1  reg_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for base_regs_config_regs_7 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_7_r [15:0]  = rg_base_regs_config_regs_7_lsb_field;
    l2d_base_regs_config_regs_7_r [31:16]  = rg_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_1 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_1_r [15:0]  = rg_base_regs_config_regs_1_lsb_field;
    l2d_base_regs_config_regs_1_r [31:16]  = rg_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_2
  always @ (*) begin
    rg_base_regs_state_regs_2_lsb_field =  h2l_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_6 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_6_r [15:0]  = rg_base_regs_config_regs_6_lsb_field;
    l2d_base_regs_config_regs_6_r [31:16]  = rg_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_3
  always @ (*) begin
    rg_base_regs_state_regs_3_lsb_field =  h2l_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_0
  always @ (*) begin
    rg_base_regs_state_regs_0_lsb_field =  h2l_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_2 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_2_r = 32'b0;
    l2d_base_regs_state_regs_2_r [15:0]  = rg_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_1
  always @ (*) begin
    rg_base_regs_state_regs_1_lsb_field =  h2l_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_6
  always @ (*) begin
    rg_base_regs_state_regs_6_lsb_field =  h2l_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_5 (pio read data)
  always @ (*) begin
    l2d_base_regs_state_regs_5_r = 32'b0;
    l2d_base_regs_state_regs_5_r [15:0]  = rg_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_7
  always @ (*) begin
    rg_base_regs_state_regs_7_lsb_field =  h2l_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_4
  always @ (*) begin
    rg_base_regs_state_regs_4_lsb_field =  h2l_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_state_regs_5
  always @ (*) begin
    rg_base_regs_state_regs_5_lsb_field =  h2l_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_3 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_3_r [15:0]  = rg_base_regs_config_regs_3_lsb_field;
    l2d_base_regs_config_regs_3_r [31:16]  = rg_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for base_regs_config_regs_0 (pio read data)
  always @ (*) begin
    l2d_base_regs_config_regs_0_r [15:0]  = rg_base_regs_config_regs_0_lsb_field;
    l2d_base_regs_config_regs_0_r [31:16]  = rg_base_regs_config_regs_0_msb_field;
  end
  
endmodule

//
//---------- module base_map_jrdl_decode
//
module base_map_jrdl_decode
(
  uclk,
  reset,
  leaf_dec_wr_data,
  leaf_dec_addr,
  leaf_dec_valid,
  leaf_dec_wr_dvld,
  leaf_dec_cycle,
  leaf_dec_wr_width,
  l2d_base_regs_config_regs_0_r,
  l2d_base_regs_config_regs_1_r,
  l2d_base_regs_config_regs_2_r,
  l2d_base_regs_config_regs_3_r,
  l2d_base_regs_config_regs_4_r,
  l2d_base_regs_config_regs_5_r,
  l2d_base_regs_config_regs_6_r,
  l2d_base_regs_config_regs_7_r,
  l2d_base_regs_state_regs_0_r,
  l2d_base_regs_state_regs_1_r,
  l2d_base_regs_state_regs_2_r,
  l2d_base_regs_state_regs_3_r,
  l2d_base_regs_state_regs_4_r,
  l2d_base_regs_state_regs_5_r,
  l2d_base_regs_state_regs_6_r,
  l2d_base_regs_state_regs_7_r,
  h2d_ext_base_regs_r,
  h2d_ext_base_regs_ack,
  h2d_ext_base_regs_nack,
  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data,
  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data,
  h2d_l2_dflt_child_r,
  h2d_l2_dflt_child_ack,
  h2d_l2_dflt_child_nack,
  s2d_singleton_rf_s8_res_valid,
  s2d_singleton_rf_s8_res_data,
  r2d_singleton_rf_r16_res_valid,
  r2d_singleton_rf_r16_res_data,
  h2d_singleton_rf_dflt_r,
  h2d_singleton_rf_dflt_ack,
  h2d_singleton_rf_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_reg_l1_r,
  h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack,
  h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_reg_l1_r,
  h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack,
  h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack,
  h2d_rf_lvl2_rf_lvl1_reg_l2_lsb_field_r,
  h2d_rf_lvl2_rf_lvl1_reg_l2_msb_field_r,
  h2d_rf_lvl2_rf_lvl1_reg_l2_ack,
  h2d_rf_lvl2_rf_lvl1_reg_l2_nack,

  dec_leaf_rd_data,
  dec_leaf_ack,
  dec_leaf_nack,
  addr_start,
  addr_end,
  dec_leaf_accept,
  dec_leaf_reject,
  gclk_enable,
  dec_leaf_retry_atomic,
  dec_leaf_data_width,
  d2l_base_regs_config_regs_0_w,
  d2l_base_regs_config_regs_0_we,
  d2l_base_regs_config_regs_0_re,
  d2l_base_regs_config_regs_1_w,
  d2l_base_regs_config_regs_1_we,
  d2l_base_regs_config_regs_1_re,
  d2l_base_regs_config_regs_2_w,
  d2l_base_regs_config_regs_2_we,
  d2l_base_regs_config_regs_2_re,
  d2l_base_regs_config_regs_3_w,
  d2l_base_regs_config_regs_3_we,
  d2l_base_regs_config_regs_3_re,
  d2l_base_regs_config_regs_4_w,
  d2l_base_regs_config_regs_4_we,
  d2l_base_regs_config_regs_4_re,
  d2l_base_regs_config_regs_5_w,
  d2l_base_regs_config_regs_5_we,
  d2l_base_regs_config_regs_5_re,
  d2l_base_regs_config_regs_6_w,
  d2l_base_regs_config_regs_6_we,
  d2l_base_regs_config_regs_6_re,
  d2l_base_regs_config_regs_7_w,
  d2l_base_regs_config_regs_7_we,
  d2l_base_regs_config_regs_7_re,
  d2l_base_regs_state_regs_0_w,
  d2l_base_regs_state_regs_0_we,
  d2l_base_regs_state_regs_0_re,
  d2l_base_regs_state_regs_1_w,
  d2l_base_regs_state_regs_1_we,
  d2l_base_regs_state_regs_1_re,
  d2l_base_regs_state_regs_2_w,
  d2l_base_regs_state_regs_2_we,
  d2l_base_regs_state_regs_2_re,
  d2l_base_regs_state_regs_3_w,
  d2l_base_regs_state_regs_3_we,
  d2l_base_regs_state_regs_3_re,
  d2l_base_regs_state_regs_4_w,
  d2l_base_regs_state_regs_4_we,
  d2l_base_regs_state_regs_4_re,
  d2l_base_regs_state_regs_5_w,
  d2l_base_regs_state_regs_5_we,
  d2l_base_regs_state_regs_5_re,
  d2l_base_regs_state_regs_6_w,
  d2l_base_regs_state_regs_6_we,
  d2l_base_regs_state_regs_6_re,
  d2l_base_regs_state_regs_7_w,
  d2l_base_regs_state_regs_7_we,
  d2l_base_regs_state_regs_7_re,
  d2h_ext_base_regs_w,
  d2h_ext_base_regs_we,
  d2h_ext_base_regs_re,
  d2h_ext_base_regs_addr,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,
  d2h_l2_dflt_child_w,
  d2h_l2_dflt_child_we,
  d2h_l2_dflt_child_re,
  d2h_l2_dflt_child_addr,
  d2s_singleton_rf_s8_cmd_valid,
  d2s_singleton_rf_s8_cmd_data,
  d2r_singleton_rf_r16_cmd_valid,
  d2r_singleton_rf_r16_cmd_data,
  d2h_singleton_rf_dflt_w,
  d2h_singleton_rf_dflt_we,
  d2h_singleton_rf_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_w,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_we,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_re,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_w,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_we,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_re,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr,
  d2h_rf_lvl2_rf_lvl1_reg_l2_lsb_field_w,
  d2h_rf_lvl2_rf_lvl1_reg_l2_msb_field_w,
  d2h_rf_lvl2_rf_lvl1_reg_l2_we,
  d2h_rf_lvl2_rf_lvl1_reg_l2_re,
  d2h_rf_lvl2_rf_lvl1_reg_l2_addr );

  //------- inputs
  input    uclk;
  input    reset;
  input     [31:0] leaf_dec_wr_data;
  input     [39:0] leaf_dec_addr;
  input    leaf_dec_valid;
  input    leaf_dec_wr_dvld;
  input     [1:0] leaf_dec_cycle;
  input     [2:0] leaf_dec_wr_width;
  input     [31:0] l2d_base_regs_config_regs_0_r;
  input     [31:0] l2d_base_regs_config_regs_1_r;
  input     [31:0] l2d_base_regs_config_regs_2_r;
  input     [31:0] l2d_base_regs_config_regs_3_r;
  input     [31:0] l2d_base_regs_config_regs_4_r;
  input     [31:0] l2d_base_regs_config_regs_5_r;
  input     [31:0] l2d_base_regs_config_regs_6_r;
  input     [31:0] l2d_base_regs_config_regs_7_r;
  input     [31:0] l2d_base_regs_state_regs_0_r;
  input     [31:0] l2d_base_regs_state_regs_1_r;
  input     [31:0] l2d_base_regs_state_regs_2_r;
  input     [31:0] l2d_base_regs_state_regs_3_r;
  input     [31:0] l2d_base_regs_state_regs_4_r;
  input     [31:0] l2d_base_regs_state_regs_5_r;
  input     [31:0] l2d_base_regs_state_regs_6_r;
  input     [31:0] l2d_base_regs_state_regs_7_r;
  input     [31:0] h2d_ext_base_regs_r;
  input    h2d_ext_base_regs_ack;
  input    h2d_ext_base_regs_nack;
  input    r2d_l2_r16_child_res_valid;
  input     [15:0] r2d_l2_r16_child_res_data;
  input    s2d_l2_s8_child_res_valid;
  input     [7:0] s2d_l2_s8_child_res_data;
  input     [31:0] h2d_l2_dflt_child_r;
  input    h2d_l2_dflt_child_ack;
  input    h2d_l2_dflt_child_nack;
  input    s2d_singleton_rf_s8_res_valid;
  input     [7:0] s2d_singleton_rf_s8_res_data;
  input    r2d_singleton_rf_r16_res_valid;
  input     [15:0] r2d_singleton_rf_r16_res_data;
  input     [31:0] h2d_singleton_rf_dflt_r;
  input    h2d_singleton_rf_dflt_ack;
  input    h2d_singleton_rf_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack;
  input     [31:0] h2d_rf_lvl2_0_rf_lvl1_reg_l1_r;
  input    h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack;
  input     [31:0] h2d_rf_lvl2_1_rf_lvl1_reg_l1_r;
  input    h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack;
  input     [15:0] h2d_rf_lvl2_rf_lvl1_reg_l2_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_rf_lvl1_reg_l2_msb_field_r;
  input    h2d_rf_lvl2_rf_lvl1_reg_l2_ack;
  input    h2d_rf_lvl2_rf_lvl1_reg_l2_nack;

  //------- outputs
  output     [31:0] dec_leaf_rd_data;
  output    dec_leaf_ack;
  output    dec_leaf_nack;
  output     [39:0] addr_start;
  output     [39:0] addr_end;
  output    dec_leaf_accept;
  output    dec_leaf_reject;
  output    gclk_enable;
  output    dec_leaf_retry_atomic;
  output     [2:0] dec_leaf_data_width;
  output     [31:0] d2l_base_regs_config_regs_0_w;
  output    d2l_base_regs_config_regs_0_we;
  output    d2l_base_regs_config_regs_0_re;
  output     [31:0] d2l_base_regs_config_regs_1_w;
  output    d2l_base_regs_config_regs_1_we;
  output    d2l_base_regs_config_regs_1_re;
  output     [31:0] d2l_base_regs_config_regs_2_w;
  output    d2l_base_regs_config_regs_2_we;
  output    d2l_base_regs_config_regs_2_re;
  output     [31:0] d2l_base_regs_config_regs_3_w;
  output    d2l_base_regs_config_regs_3_we;
  output    d2l_base_regs_config_regs_3_re;
  output     [31:0] d2l_base_regs_config_regs_4_w;
  output    d2l_base_regs_config_regs_4_we;
  output    d2l_base_regs_config_regs_4_re;
  output     [31:0] d2l_base_regs_config_regs_5_w;
  output    d2l_base_regs_config_regs_5_we;
  output    d2l_base_regs_config_regs_5_re;
  output     [31:0] d2l_base_regs_config_regs_6_w;
  output    d2l_base_regs_config_regs_6_we;
  output    d2l_base_regs_config_regs_6_re;
  output     [31:0] d2l_base_regs_config_regs_7_w;
  output    d2l_base_regs_config_regs_7_we;
  output    d2l_base_regs_config_regs_7_re;
  output     [31:0] d2l_base_regs_state_regs_0_w;
  output    d2l_base_regs_state_regs_0_we;
  output    d2l_base_regs_state_regs_0_re;
  output     [31:0] d2l_base_regs_state_regs_1_w;
  output    d2l_base_regs_state_regs_1_we;
  output    d2l_base_regs_state_regs_1_re;
  output     [31:0] d2l_base_regs_state_regs_2_w;
  output    d2l_base_regs_state_regs_2_we;
  output    d2l_base_regs_state_regs_2_re;
  output     [31:0] d2l_base_regs_state_regs_3_w;
  output    d2l_base_regs_state_regs_3_we;
  output    d2l_base_regs_state_regs_3_re;
  output     [31:0] d2l_base_regs_state_regs_4_w;
  output    d2l_base_regs_state_regs_4_we;
  output    d2l_base_regs_state_regs_4_re;
  output     [31:0] d2l_base_regs_state_regs_5_w;
  output    d2l_base_regs_state_regs_5_we;
  output    d2l_base_regs_state_regs_5_re;
  output     [31:0] d2l_base_regs_state_regs_6_w;
  output    d2l_base_regs_state_regs_6_we;
  output    d2l_base_regs_state_regs_6_re;
  output     [31:0] d2l_base_regs_state_regs_7_w;
  output    d2l_base_regs_state_regs_7_we;
  output    d2l_base_regs_state_regs_7_re;
  output     [31:0] d2h_ext_base_regs_w;
  output    d2h_ext_base_regs_we;
  output    d2h_ext_base_regs_re;
  output     [8:2] d2h_ext_base_regs_addr;
  output    d2r_l2_r16_child_cmd_valid;
  output     [15:0] d2r_l2_r16_child_cmd_data;
  output    d2s_l2_s8_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_cmd_data;
  output     [31:0] d2h_l2_dflt_child_w;
  output    d2h_l2_dflt_child_we;
  output    d2h_l2_dflt_child_re;
  output     [13:2] d2h_l2_dflt_child_addr;
  output    d2s_singleton_rf_s8_cmd_valid;
  output     [7:0] d2s_singleton_rf_s8_cmd_data;
  output    d2r_singleton_rf_r16_cmd_valid;
  output     [15:0] d2r_singleton_rf_r16_cmd_data;
  output     [31:0] d2h_singleton_rf_dflt_w;
  output    d2h_singleton_rf_dflt_we;
  output    d2h_singleton_rf_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re;
  output     [31:0] d2h_rf_lvl2_0_rf_lvl1_reg_l1_w;
  output    d2h_rf_lvl2_0_rf_lvl1_reg_l1_we;
  output    d2h_rf_lvl2_0_rf_lvl1_reg_l1_re;
  output     [3:2] d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re;
  output     [31:0] d2h_rf_lvl2_1_rf_lvl1_reg_l1_w;
  output    d2h_rf_lvl2_1_rf_lvl1_reg_l1_we;
  output    d2h_rf_lvl2_1_rf_lvl1_reg_l1_re;
  output     [3:2] d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr;
  output     [15:0] d2h_rf_lvl2_rf_lvl1_reg_l2_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_rf_lvl1_reg_l2_msb_field_w;
  output    d2h_rf_lvl2_rf_lvl1_reg_l2_we;
  output    d2h_rf_lvl2_rf_lvl1_reg_l2_re;
  output     [4:2] d2h_rf_lvl2_rf_lvl1_reg_l2_addr;


  //------- wire defines
  wire   [31:0] h2d_ext_base_regs_r_ex;
  wire  h2d_ext_base_regs_ack_ex;
  wire  h2d_ext_base_regs_nack_ex;
  wire   [31:0] h2d_l2_r16_child_r_ex;
  wire  d2r_l2_r16_child_cmd_valid;
  wire   [15:0] d2r_l2_r16_child_cmd_data;
  wire  r16_l2_r16_child_resValid_dly0;
  wire   [15:0] r16_l2_r16_child_resData_dly0;
  wire   [31:0] h2d_l2_s8_child_r_ex;
  wire  d2s_l2_s8_child_cmd_valid;
  wire   [7:0] d2s_l2_s8_child_cmd_data;
  wire  s8_l2_s8_child_resValid_dly0;
  wire   [7:0] s8_l2_s8_child_resData_dly0;
  wire   [31:0] h2d_l2_dflt_child_r_ex;
  wire  h2d_l2_dflt_child_ack_ex;
  wire  h2d_l2_dflt_child_nack_ex;
  wire   [31:0] h2d_singleton_rf_s8_r_ex;
  wire  d2s_singleton_rf_s8_cmd_valid;
  wire   [7:0] d2s_singleton_rf_s8_cmd_data;
  wire  s8_singleton_rf_s8_resValid_dly0;
  wire   [7:0] s8_singleton_rf_s8_resData_dly0;
  wire   [31:0] h2d_singleton_rf_r16_r_ex;
  wire  d2r_singleton_rf_r16_cmd_valid;
  wire   [15:0] d2r_singleton_rf_r16_cmd_data;
  wire  r16_singleton_rf_r16_resValid_dly0;
  wire   [15:0] r16_singleton_rf_r16_resData_dly0;
  wire   [31:0] h2d_singleton_rf_dflt_r_ex;
  wire  h2d_singleton_rf_dflt_ack_ex;
  wire  h2d_singleton_rf_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_0_rf_lvl1_reg_l1_r_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex;
  wire   [31:0] h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
  wire  h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
  wire  h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
  wire   [31:0] h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_1_rf_lvl1_reg_l1_r_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex;
  wire   [31:0] h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack_ex;
  wire   [31:0] h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack_ex;
  wire  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack_ex;
  wire   [31:0] pio_dec_write_data;
  wire   [19:2] pio_dec_address;
  wire  pio_dec_read;
  wire  pio_dec_write;
  wire   [39:0] block_sel_addr;
  wire  block_sel;
  wire   [39:0] addr_start;
  wire   [39:0] addr_end;
  wire  leaf_dec_valid_active;
  wire  leaf_dec_wr_dvld_active;
  
  //------- reg defines
  reg   [31:0] d2l_base_regs_config_regs_0_w;
  reg  d2l_base_regs_config_regs_0_we;
  reg  d2l_base_regs_config_regs_0_re;
  reg   [31:0] d2l_base_regs_config_regs_1_w;
  reg  d2l_base_regs_config_regs_1_we;
  reg  d2l_base_regs_config_regs_1_re;
  reg   [31:0] d2l_base_regs_config_regs_2_w;
  reg  d2l_base_regs_config_regs_2_we;
  reg  d2l_base_regs_config_regs_2_re;
  reg   [31:0] d2l_base_regs_config_regs_3_w;
  reg  d2l_base_regs_config_regs_3_we;
  reg  d2l_base_regs_config_regs_3_re;
  reg   [31:0] d2l_base_regs_config_regs_4_w;
  reg  d2l_base_regs_config_regs_4_we;
  reg  d2l_base_regs_config_regs_4_re;
  reg   [31:0] d2l_base_regs_config_regs_5_w;
  reg  d2l_base_regs_config_regs_5_we;
  reg  d2l_base_regs_config_regs_5_re;
  reg   [31:0] d2l_base_regs_config_regs_6_w;
  reg  d2l_base_regs_config_regs_6_we;
  reg  d2l_base_regs_config_regs_6_re;
  reg   [31:0] d2l_base_regs_config_regs_7_w;
  reg  d2l_base_regs_config_regs_7_we;
  reg  d2l_base_regs_config_regs_7_re;
  reg   [31:0] d2l_base_regs_state_regs_0_w;
  reg  d2l_base_regs_state_regs_0_we;
  reg  d2l_base_regs_state_regs_0_re;
  reg   [31:0] d2l_base_regs_state_regs_1_w;
  reg  d2l_base_regs_state_regs_1_we;
  reg  d2l_base_regs_state_regs_1_re;
  reg   [31:0] d2l_base_regs_state_regs_2_w;
  reg  d2l_base_regs_state_regs_2_we;
  reg  d2l_base_regs_state_regs_2_re;
  reg   [31:0] d2l_base_regs_state_regs_3_w;
  reg  d2l_base_regs_state_regs_3_we;
  reg  d2l_base_regs_state_regs_3_re;
  reg   [31:0] d2l_base_regs_state_regs_4_w;
  reg  d2l_base_regs_state_regs_4_we;
  reg  d2l_base_regs_state_regs_4_re;
  reg   [31:0] d2l_base_regs_state_regs_5_w;
  reg  d2l_base_regs_state_regs_5_we;
  reg  d2l_base_regs_state_regs_5_re;
  reg   [31:0] d2l_base_regs_state_regs_6_w;
  reg  d2l_base_regs_state_regs_6_we;
  reg  d2l_base_regs_state_regs_6_re;
  reg   [31:0] d2l_base_regs_state_regs_7_w;
  reg  d2l_base_regs_state_regs_7_we;
  reg  d2l_base_regs_state_regs_7_re;
  reg   [31:0] d2h_ext_base_regs_w_ex;
  reg  d2h_ext_base_regs_we_ex;
  reg  d2h_ext_base_regs_re_ex;
  reg   [31:0] d2h_ext_base_regs_w_next;
  reg  d2h_ext_base_regs_we_next;
  reg  d2h_ext_base_regs_re_next;
  reg   [8:2] d2h_ext_base_regs_addr_ex;
  reg   [8:2] d2h_ext_base_regs_addr_next;
  reg   [31:0] d2h_l2_r16_child_w_ex;
  reg  d2h_l2_r16_child_we_ex;
  reg  d2h_l2_r16_child_re_ex;
  reg   [31:0] d2h_l2_r16_child_w_next;
  reg  d2h_l2_r16_child_we_next;
  reg  d2h_l2_r16_child_re_next;
  reg   [13:2] d2h_l2_r16_child_addr_ex;
  reg   [13:2] d2h_l2_r16_child_addr_next;
  reg  h2d_l2_r16_child_ack_ex;
  reg  h2d_l2_r16_child_nack_ex;
  reg   [2:0] r16_l2_r16_child_state;
  reg   [2:0] r16_l2_r16_child_state_next;
  reg  r16_l2_r16_child_cmdValid_dly0;
  reg   [15:0] r16_l2_r16_child_cmdData_dly0;
  reg  r16_l2_r16_child_cmdValid_dly1;
  reg   [15:0] r16_l2_r16_child_cmdData_dly1;
  reg  r16_l2_r16_child_cmdValid_dly2;
  reg   [15:0] r16_l2_r16_child_cmdData_dly2;
  reg  r16_l2_r16_child_resValid_dly1;
  reg   [15:0] r16_l2_r16_child_resData_dly1;
  reg  r16_l2_r16_child_resValid_dly2;
  reg   [15:0] r16_l2_r16_child_resData_dly2;
  reg   [31:0] r16_l2_r16_child_rdata_accum;
  reg   [31:0] r16_l2_r16_child_rdata_accum_next;
  reg  r16_l2_r16_child_data_cnt;
  reg  r16_l2_r16_child_data_cnt_next;
  reg   [31:0] d2h_l2_s8_child_w_ex;
  reg  d2h_l2_s8_child_we_ex;
  reg  d2h_l2_s8_child_re_ex;
  reg   [31:0] d2h_l2_s8_child_w_next;
  reg  d2h_l2_s8_child_we_next;
  reg  d2h_l2_s8_child_re_next;
  reg   [13:2] d2h_l2_s8_child_addr_ex;
  reg   [13:2] d2h_l2_s8_child_addr_next;
  reg  h2d_l2_s8_child_ack_ex;
  reg  h2d_l2_s8_child_nack_ex;
  reg   [2:0] s8_l2_s8_child_state;
  reg   [2:0] s8_l2_s8_child_state_next;
  reg  s8_l2_s8_child_cmdValid_dly0;
  reg   [7:0] s8_l2_s8_child_cmdData_dly0;
  reg  s8_l2_s8_child_cmdValid_dly1;
  reg   [7:0] s8_l2_s8_child_cmdData_dly1;
  reg  s8_l2_s8_child_resValid_dly1;
  reg   [7:0] s8_l2_s8_child_resData_dly1;
  reg   [31:0] s8_l2_s8_child_rdata_accum;
  reg   [31:0] s8_l2_s8_child_rdata_accum_next;
  reg  h2d_l2_s8_child_nack_early;
  reg  h2d_l2_s8_child_nack_early_next;
  reg  s8_l2_s8_child_addr_cnt;
  reg  s8_l2_s8_child_addr_cnt_next;
  reg   [1:0] s8_l2_s8_child_data_cnt;
  reg   [1:0] s8_l2_s8_child_data_cnt_next;
  reg   [31:0] d2h_l2_dflt_child_w_ex;
  reg  d2h_l2_dflt_child_we_ex;
  reg  d2h_l2_dflt_child_re_ex;
  reg   [31:0] d2h_l2_dflt_child_w_next;
  reg  d2h_l2_dflt_child_we_next;
  reg  d2h_l2_dflt_child_re_next;
  reg   [13:2] d2h_l2_dflt_child_addr_ex;
  reg   [13:2] d2h_l2_dflt_child_addr_next;
  reg   [31:0] d2h_singleton_rf_s8_w_ex;
  reg  d2h_singleton_rf_s8_we_ex;
  reg  d2h_singleton_rf_s8_re_ex;
  reg   [31:0] d2h_singleton_rf_s8_w_next;
  reg  d2h_singleton_rf_s8_we_next;
  reg  d2h_singleton_rf_s8_re_next;
  reg  h2d_singleton_rf_s8_ack_ex;
  reg  h2d_singleton_rf_s8_nack_ex;
  reg   [2:0] s8_singleton_rf_s8_state;
  reg   [2:0] s8_singleton_rf_s8_state_next;
  reg  s8_singleton_rf_s8_cmdValid_dly0;
  reg   [7:0] s8_singleton_rf_s8_cmdData_dly0;
  reg  s8_singleton_rf_s8_cmdValid_dly1;
  reg   [7:0] s8_singleton_rf_s8_cmdData_dly1;
  reg  s8_singleton_rf_s8_resValid_dly1;
  reg   [7:0] s8_singleton_rf_s8_resData_dly1;
  reg   [31:0] s8_singleton_rf_s8_rdata_accum;
  reg   [31:0] s8_singleton_rf_s8_rdata_accum_next;
  reg  h2d_singleton_rf_s8_nack_early;
  reg  h2d_singleton_rf_s8_nack_early_next;
  reg   [1:0] s8_singleton_rf_s8_data_cnt;
  reg   [1:0] s8_singleton_rf_s8_data_cnt_next;
  reg   [31:0] d2h_singleton_rf_r16_w_ex;
  reg  d2h_singleton_rf_r16_we_ex;
  reg  d2h_singleton_rf_r16_re_ex;
  reg   [31:0] d2h_singleton_rf_r16_w_next;
  reg  d2h_singleton_rf_r16_we_next;
  reg  d2h_singleton_rf_r16_re_next;
  reg  h2d_singleton_rf_r16_ack_ex;
  reg  h2d_singleton_rf_r16_nack_ex;
  reg   [2:0] r16_singleton_rf_r16_state;
  reg   [2:0] r16_singleton_rf_r16_state_next;
  reg  r16_singleton_rf_r16_cmdValid_dly0;
  reg   [15:0] r16_singleton_rf_r16_cmdData_dly0;
  reg  r16_singleton_rf_r16_cmdValid_dly1;
  reg   [15:0] r16_singleton_rf_r16_cmdData_dly1;
  reg  r16_singleton_rf_r16_resValid_dly1;
  reg   [15:0] r16_singleton_rf_r16_resData_dly1;
  reg   [31:0] r16_singleton_rf_r16_rdata_accum;
  reg   [31:0] r16_singleton_rf_r16_rdata_accum_next;
  reg  r16_singleton_rf_r16_data_cnt;
  reg  r16_singleton_rf_r16_data_cnt_next;
  reg   [31:0] d2h_singleton_rf_dflt_w_ex;
  reg  d2h_singleton_rf_dflt_we_ex;
  reg  d2h_singleton_rf_dflt_re_ex;
  reg   [31:0] d2h_singleton_rf_dflt_w_next;
  reg  d2h_singleton_rf_dflt_we_next;
  reg  d2h_singleton_rf_dflt_re_next;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_w_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_reg_l1_w_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_ex;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_reg_l1_w_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_next;
  reg   [3:2] d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_ex;
  reg   [3:2] d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_next;
  reg   [31:0] d2h_rf_lvl2_rf_lvl1_reg_l2_w_ex;
  reg  d2h_rf_lvl2_rf_lvl1_reg_l2_we_ex;
  reg  d2h_rf_lvl2_rf_lvl1_reg_l2_re_ex;
  reg   [31:0] d2h_rf_lvl2_rf_lvl1_reg_l2_w_next;
  reg  d2h_rf_lvl2_rf_lvl1_reg_l2_we_next;
  reg  d2h_rf_lvl2_rf_lvl1_reg_l2_re_next;
  reg   [4:2] d2h_rf_lvl2_rf_lvl1_reg_l2_addr_ex;
  reg   [4:2] d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next;
  reg   [31:0] h2d_rf_lvl2_rf_lvl1_reg_l2_r;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_w_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_w_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_w_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_next;
  reg  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_w_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_reg_l1_w_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_ex;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_reg_l1_w_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_next;
  reg   [3:2] d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_ex;
  reg   [3:2] d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_next;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_w_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_w_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_w_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_ex;
  reg  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_ex;
  reg   [31:0] d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_w_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_next;
  reg  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_next;
  reg   [31:0] h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r;
  reg  leaf_dec_valid_hld1;
  reg  leaf_dec_valid_hld1_next;
  reg  leaf_dec_wr_dvld_hld1;
  reg  leaf_dec_wr_dvld_hld1_next;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [19:2] pio_dec_address_d1;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_ext_base_regs_we = d2h_ext_base_regs_we_ex;
  assign  d2h_ext_base_regs_w = d2h_ext_base_regs_w_ex;
  assign  d2h_ext_base_regs_re = d2h_ext_base_regs_re_ex;
  assign  h2d_ext_base_regs_r_ex = h2d_ext_base_regs_r;
  assign  h2d_ext_base_regs_ack_ex = h2d_ext_base_regs_ack;
  assign  h2d_ext_base_regs_nack_ex = h2d_ext_base_regs_nack;
  assign  d2h_ext_base_regs_addr = d2h_ext_base_regs_addr_ex;
  assign  d2r_l2_r16_child_cmd_valid = r16_l2_r16_child_cmdValid_dly2;
  assign  d2r_l2_r16_child_cmd_data = r16_l2_r16_child_cmdData_dly2;
  assign  r16_l2_r16_child_resValid_dly0 = r2d_l2_r16_child_res_valid;
  assign  r16_l2_r16_child_resData_dly0 = r2d_l2_r16_child_res_data;
  assign  h2d_l2_r16_child_r_ex = r16_l2_r16_child_rdata_accum;
  assign  d2s_l2_s8_child_cmd_valid = s8_l2_s8_child_cmdValid_dly1;
  assign  d2s_l2_s8_child_cmd_data = s8_l2_s8_child_cmdData_dly1;
  assign  s8_l2_s8_child_resValid_dly0 = s2d_l2_s8_child_res_valid;
  assign  s8_l2_s8_child_resData_dly0 = s2d_l2_s8_child_res_data;
  assign  h2d_l2_s8_child_r_ex = s8_l2_s8_child_rdata_accum;
  assign  d2h_l2_dflt_child_we = d2h_l2_dflt_child_we_ex;
  assign  d2h_l2_dflt_child_w = d2h_l2_dflt_child_w_ex;
  assign  d2h_l2_dflt_child_re = d2h_l2_dflt_child_re_ex;
  assign  h2d_l2_dflt_child_r_ex = h2d_l2_dflt_child_r;
  assign  h2d_l2_dflt_child_ack_ex = h2d_l2_dflt_child_ack;
  assign  h2d_l2_dflt_child_nack_ex = h2d_l2_dflt_child_nack;
  assign  d2h_l2_dflt_child_addr = d2h_l2_dflt_child_addr_ex;
  assign  d2s_singleton_rf_s8_cmd_valid = s8_singleton_rf_s8_cmdValid_dly1;
  assign  d2s_singleton_rf_s8_cmd_data = s8_singleton_rf_s8_cmdData_dly1;
  assign  s8_singleton_rf_s8_resValid_dly0 = s2d_singleton_rf_s8_res_valid;
  assign  s8_singleton_rf_s8_resData_dly0 = s2d_singleton_rf_s8_res_data;
  assign  h2d_singleton_rf_s8_r_ex = s8_singleton_rf_s8_rdata_accum;
  assign  d2r_singleton_rf_r16_cmd_valid = r16_singleton_rf_r16_cmdValid_dly1;
  assign  d2r_singleton_rf_r16_cmd_data = r16_singleton_rf_r16_cmdData_dly1;
  assign  r16_singleton_rf_r16_resValid_dly0 = r2d_singleton_rf_r16_res_valid;
  assign  r16_singleton_rf_r16_resData_dly0 = r2d_singleton_rf_r16_res_data;
  assign  h2d_singleton_rf_r16_r_ex = r16_singleton_rf_r16_rdata_accum;
  assign  d2h_singleton_rf_dflt_we = d2h_singleton_rf_dflt_we_ex;
  assign  d2h_singleton_rf_dflt_w = d2h_singleton_rf_dflt_w_ex;
  assign  d2h_singleton_rf_dflt_re = d2h_singleton_rf_dflt_re_ex;
  assign  h2d_singleton_rf_dflt_r_ex = h2d_singleton_rf_dflt_r;
  assign  h2d_singleton_rf_dflt_ack_ex = h2d_singleton_rf_dflt_ack;
  assign  h2d_singleton_rf_dflt_nack_ex = h2d_singleton_rf_dflt_nack;
  assign  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we = d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_w = d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_w = d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re = d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r_ex = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r;
  assign  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack_ex = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack;
  assign  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack_ex = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack;
  assign  d2h_rf_lvl2_0_rf_lvl1_reg_l1_we = d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_ex;
  assign  d2h_rf_lvl2_0_rf_lvl1_reg_l1_w = d2h_rf_lvl2_0_rf_lvl1_reg_l1_w_ex;
  assign  d2h_rf_lvl2_0_rf_lvl1_reg_l1_re = d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_ex;
  assign  h2d_rf_lvl2_0_rf_lvl1_reg_l1_r_ex = h2d_rf_lvl2_0_rf_lvl1_reg_l1_r;
  assign  h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex = h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack;
  assign  h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex = h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack;
  assign  d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr = d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_ex;
  assign  d2h_rf_lvl2_rf_lvl1_reg_l2_we = d2h_rf_lvl2_rf_lvl1_reg_l2_we_ex;
  assign  d2h_rf_lvl2_rf_lvl1_reg_l2_lsb_field_w = d2h_rf_lvl2_rf_lvl1_reg_l2_w_ex [15:0] ;
  assign  d2h_rf_lvl2_rf_lvl1_reg_l2_msb_field_w = d2h_rf_lvl2_rf_lvl1_reg_l2_w_ex [31:16] ;
  assign  d2h_rf_lvl2_rf_lvl1_reg_l2_re = d2h_rf_lvl2_rf_lvl1_reg_l2_re_ex;
  assign  h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex = h2d_rf_lvl2_rf_lvl1_reg_l2_r;
  assign  h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex = h2d_rf_lvl2_rf_lvl1_reg_l2_ack;
  assign  h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex = h2d_rf_lvl2_rf_lvl1_reg_l2_nack;
  assign  d2h_rf_lvl2_rf_lvl1_reg_l2_addr = d2h_rf_lvl2_rf_lvl1_reg_l2_addr_ex;
  assign  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we = d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_w = d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_w = d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re = d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r_ex = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r;
  assign  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack_ex = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack;
  assign  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack_ex = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack;
  assign  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we = d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_w = d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_w = d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re = d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r_ex = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r;
  assign  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack_ex = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack;
  assign  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack_ex = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack;
  assign  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we = d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_w = d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_w = d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re = d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r_ex = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r;
  assign  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack_ex = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack;
  assign  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack_ex = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack;
  assign  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we = d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_w = d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_w = d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re = d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r_ex = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r;
  assign  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack_ex = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack;
  assign  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack_ex = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack;
  assign  d2h_rf_lvl2_1_rf_lvl1_reg_l1_we = d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_ex;
  assign  d2h_rf_lvl2_1_rf_lvl1_reg_l1_w = d2h_rf_lvl2_1_rf_lvl1_reg_l1_w_ex;
  assign  d2h_rf_lvl2_1_rf_lvl1_reg_l1_re = d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_ex;
  assign  h2d_rf_lvl2_1_rf_lvl1_reg_l1_r_ex = h2d_rf_lvl2_1_rf_lvl1_reg_l1_r;
  assign  h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex = h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack;
  assign  h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex = h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack;
  assign  d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr = d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_ex;
  assign  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we = d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_w = d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_w = d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re = d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r_ex = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r;
  assign  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack_ex = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack;
  assign  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack_ex = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack;
  assign  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we = d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_w = d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_w = d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re = d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r_ex = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r;
  assign  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack_ex = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack;
  assign  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack_ex = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack;
  assign  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we = d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_ex;
  assign  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_w = d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_w_ex [15:0] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_w = d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_w_ex [31:16] ;
  assign  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re = d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_ex;
  assign  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r_ex = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r;
  assign  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack_ex = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack;
  assign  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack_ex = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack;
  assign  pio_dec_write_data = leaf_dec_wr_data;
  assign  dec_leaf_rd_data = dec_pio_read_data;
  assign  dec_leaf_ack = dec_pio_ack;
  assign  dec_leaf_nack = dec_pio_nack;
  assign  pio_dec_address = leaf_dec_addr [19:2] ;
  assign  block_sel_addr = 40'h0;
  assign  block_sel = 1'b1;
  assign  addr_start = block_sel_addr;
  assign  addr_end = block_sel_addr + 40'h81fff;
  assign  leaf_dec_wr_dvld_active = leaf_dec_wr_dvld | leaf_dec_wr_dvld_hld1;
  assign  leaf_dec_valid_active = leaf_dec_valid | leaf_dec_valid_hld1;
  assign  dec_leaf_accept = leaf_dec_valid & block_sel;
  assign  dec_leaf_reject = leaf_dec_valid & ~block_sel;
  assign  gclk_enable = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10) & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0) & pio_dec_write_cgate_dly6;
  assign  dec_leaf_retry_atomic = 1'b0;
  assign  dec_leaf_data_width = 3'b0;
  
  //------- combinatorial assigns for rf_lvl2_0_rf_lvl1_2_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r [15:0]  = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r [31:16]  = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_r;
  end
  
  //------- combinatorial assigns for rf_lvl2_0_rf_lvl1_3_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r [15:0]  = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r [31:16]  = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_r;
  end
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for rf_lvl2_0_rf_lvl1_0_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r [15:0]  = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r [31:16]  = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_r;
  end
  
  //------- combinatorial assigns for rf_lvl2_0_rf_lvl1_1_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r [15:0]  = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r [31:16]  = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_r;
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_address_d1 <= #1   pio_dec_address;
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for external i/f
  always @ (posedge uclk) begin
    if (reset) begin
      d2h_ext_base_regs_we_ex <= #1  1'b0;
      d2h_ext_base_regs_re_ex <= #1  1'b0;
      d2h_l2_r16_child_we_ex <= #1  1'b0;
      d2h_l2_r16_child_re_ex <= #1  1'b0;
      d2h_l2_s8_child_we_ex <= #1  1'b0;
      d2h_l2_s8_child_re_ex <= #1  1'b0;
      d2h_l2_dflt_child_we_ex <= #1  1'b0;
      d2h_l2_dflt_child_re_ex <= #1  1'b0;
      d2h_singleton_rf_s8_we_ex <= #1  1'b0;
      d2h_singleton_rf_s8_re_ex <= #1  1'b0;
      d2h_singleton_rf_r16_we_ex <= #1  1'b0;
      d2h_singleton_rf_r16_re_ex <= #1  1'b0;
      d2h_singleton_rf_dflt_we_ex <= #1  1'b0;
      d2h_singleton_rf_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_ex <= #1  1'b0;
      d2h_rf_lvl2_rf_lvl1_reg_l2_we_ex <= #1  1'b0;
      d2h_rf_lvl2_rf_lvl1_reg_l2_re_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_ex <= #1  1'b0;
      d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_ex <= #1  1'b0;
    end
    else begin
      d2h_ext_base_regs_we_ex <= #1  d2h_ext_base_regs_we_next & ~h2d_ext_base_regs_ack_ex & ~h2d_ext_base_regs_nack_ex;
      d2h_ext_base_regs_re_ex <= #1  d2h_ext_base_regs_re_next & ~h2d_ext_base_regs_ack_ex & ~h2d_ext_base_regs_nack_ex;
      d2h_l2_r16_child_we_ex <= #1  d2h_l2_r16_child_we_next & ~h2d_l2_r16_child_ack_ex & ~h2d_l2_r16_child_nack_ex;
      d2h_l2_r16_child_re_ex <= #1  d2h_l2_r16_child_re_next & ~h2d_l2_r16_child_ack_ex & ~h2d_l2_r16_child_nack_ex;
      d2h_l2_s8_child_we_ex <= #1  d2h_l2_s8_child_we_next & ~h2d_l2_s8_child_ack_ex & ~h2d_l2_s8_child_nack_ex;
      d2h_l2_s8_child_re_ex <= #1  d2h_l2_s8_child_re_next & ~h2d_l2_s8_child_ack_ex & ~h2d_l2_s8_child_nack_ex;
      d2h_l2_dflt_child_we_ex <= #1  d2h_l2_dflt_child_we_next & ~h2d_l2_dflt_child_ack_ex & ~h2d_l2_dflt_child_nack_ex;
      d2h_l2_dflt_child_re_ex <= #1  d2h_l2_dflt_child_re_next & ~h2d_l2_dflt_child_ack_ex & ~h2d_l2_dflt_child_nack_ex;
      d2h_singleton_rf_s8_we_ex <= #1  d2h_singleton_rf_s8_we_next & ~h2d_singleton_rf_s8_ack_ex & ~h2d_singleton_rf_s8_nack_ex;
      d2h_singleton_rf_s8_re_ex <= #1  d2h_singleton_rf_s8_re_next & ~h2d_singleton_rf_s8_ack_ex & ~h2d_singleton_rf_s8_nack_ex;
      d2h_singleton_rf_r16_we_ex <= #1  d2h_singleton_rf_r16_we_next & ~h2d_singleton_rf_r16_ack_ex & ~h2d_singleton_rf_r16_nack_ex;
      d2h_singleton_rf_r16_re_ex <= #1  d2h_singleton_rf_r16_re_next & ~h2d_singleton_rf_r16_ack_ex & ~h2d_singleton_rf_r16_nack_ex;
      d2h_singleton_rf_dflt_we_ex <= #1  d2h_singleton_rf_dflt_we_next & ~h2d_singleton_rf_dflt_ack_ex & ~h2d_singleton_rf_dflt_nack_ex;
      d2h_singleton_rf_dflt_re_ex <= #1  d2h_singleton_rf_dflt_re_next & ~h2d_singleton_rf_dflt_ack_ex & ~h2d_singleton_rf_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_next & ~h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_next & ~h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_next & ~h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_next & ~h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex;
      d2h_rf_lvl2_rf_lvl1_reg_l2_we_ex <= #1  d2h_rf_lvl2_rf_lvl1_reg_l2_we_next & ~h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex & ~h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
      d2h_rf_lvl2_rf_lvl1_reg_l2_re_ex <= #1  d2h_rf_lvl2_rf_lvl1_reg_l2_re_next & ~h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex & ~h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_next & ~h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_next & ~h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_next & ~h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_next & ~h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_next & ~h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack_ex;
      d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_next & ~h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack_ex & ~h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_next & ~h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_next & ~h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_next & ~h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_next & ~h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_next & ~h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_next & ~h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_next & ~h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_next & ~h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_next & ~h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack_ex;
      d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_next & ~h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack_ex & ~h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack_ex;
    end
    d2h_ext_base_regs_w_ex <= #1  d2h_ext_base_regs_w_next;
    d2h_ext_base_regs_addr_ex <= #1  d2h_ext_base_regs_addr_next;
    d2h_l2_r16_child_w_ex <= #1  d2h_l2_r16_child_w_next;
    d2h_l2_r16_child_addr_ex <= #1  d2h_l2_r16_child_addr_next;
    d2h_l2_s8_child_w_ex <= #1  d2h_l2_s8_child_w_next;
    d2h_l2_s8_child_addr_ex <= #1  d2h_l2_s8_child_addr_next;
    d2h_l2_dflt_child_w_ex <= #1  d2h_l2_dflt_child_w_next;
    d2h_l2_dflt_child_addr_ex <= #1  d2h_l2_dflt_child_addr_next;
    d2h_singleton_rf_s8_w_ex <= #1  d2h_singleton_rf_s8_w_next;
    d2h_singleton_rf_r16_w_ex <= #1  d2h_singleton_rf_r16_w_next;
    d2h_singleton_rf_dflt_w_ex <= #1  d2h_singleton_rf_dflt_w_next;
    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_w_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_w_next;
    d2h_rf_lvl2_0_rf_lvl1_reg_l1_w_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_reg_l1_w_next;
    d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_next;
    d2h_rf_lvl2_rf_lvl1_reg_l2_w_ex <= #1  d2h_rf_lvl2_rf_lvl1_reg_l2_w_next;
    d2h_rf_lvl2_rf_lvl1_reg_l2_addr_ex <= #1  d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next;
    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_w_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_w_next;
    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_w_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_w_next;
    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_w_ex <= #1  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_w_next;
    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_w_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_w_next;
    d2h_rf_lvl2_1_rf_lvl1_reg_l1_w_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_reg_l1_w_next;
    d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_next;
    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_w_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_w_next;
    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_w_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_w_next;
    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_w_ex <= #1  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_w_next;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10);
      pio_dec_write_cgate_dly1 <= #1 block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0);
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10))));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0))));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10))));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0))));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10))));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0))));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10))));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0))));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(block_sel & leaf_dec_valid_active & (leaf_dec_cycle == 2'b10))));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(block_sel & leaf_dec_wr_dvld_active & (leaf_dec_cycle[1] == 1'b0))));
    end
  end
  
  //------- combinatorial assigns for singleton_rf_r16 ring16 i/f
  always @ (*) begin
    r16_singleton_rf_r16_state_next = r16_singleton_rf_r16_state;
    r16_singleton_rf_r16_cmdValid_dly0 =  1'b0;
    r16_singleton_rf_r16_cmdData_dly0 =  16'b0;
    h2d_singleton_rf_r16_ack_ex =  1'b0;
    h2d_singleton_rf_r16_nack_ex =  1'b0;
    r16_singleton_rf_r16_rdata_accum_next = r16_singleton_rf_r16_rdata_accum;
    r16_singleton_rf_r16_data_cnt_next = 1'b0;
    case (r16_singleton_rf_r16_state)
      3'h0: begin // IDLE
          r16_singleton_rf_r16_rdata_accum_next = 32'b0;
          if (d2h_singleton_rf_r16_re_ex | d2h_singleton_rf_r16_we_ex) begin
            r16_singleton_rf_r16_cmdValid_dly0 =  1'b1;
            r16_singleton_rf_r16_cmdData_dly0[7] = d2h_singleton_rf_r16_we_ex;
            r16_singleton_rf_r16_cmdData_dly0 [5:4]  = 2'd0;
            if (d2h_singleton_rf_r16_we_ex) r16_singleton_rf_r16_state_next = 3'h2;
            else r16_singleton_rf_r16_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          r16_singleton_rf_r16_cmdValid_dly0 =  1'b1;
          r16_singleton_rf_r16_data_cnt_next = r16_singleton_rf_r16_data_cnt + 1'b1;
          if (r16_singleton_rf_r16_data_cnt == 1'd0)
            r16_singleton_rf_r16_cmdData_dly0 = d2h_singleton_rf_r16_w_ex [15:0] ;
          else if (r16_singleton_rf_r16_data_cnt == 1'd1)
            r16_singleton_rf_r16_cmdData_dly0 = d2h_singleton_rf_r16_w_ex [31:16] ;
          if (r16_singleton_rf_r16_data_cnt == 1'b1)
            r16_singleton_rf_r16_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (r16_singleton_rf_r16_resValid_dly1) begin
            if (d2h_singleton_rf_r16_re_ex & r16_singleton_rf_r16_resData_dly1[14] & ~r16_singleton_rf_r16_resData_dly1[15]) r16_singleton_rf_r16_state_next = 3'h4;
            else if (~r16_singleton_rf_r16_resData_dly1[14]) r16_singleton_rf_r16_state_next = 3'h6;
            else r16_singleton_rf_r16_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          r16_singleton_rf_r16_data_cnt_next = r16_singleton_rf_r16_data_cnt;
          if (r16_singleton_rf_r16_resValid_dly1) begin
            r16_singleton_rf_r16_data_cnt_next = r16_singleton_rf_r16_data_cnt + 1'b1;
            if (r16_singleton_rf_r16_data_cnt == 1'd0)
              r16_singleton_rf_r16_rdata_accum_next [15:0]  = r16_singleton_rf_r16_resData_dly1;
            else if (r16_singleton_rf_r16_data_cnt == 1'd1)
              r16_singleton_rf_r16_rdata_accum_next [31:16]  = r16_singleton_rf_r16_resData_dly1;
          end
          if (r16_singleton_rf_r16_data_cnt == 1'b1) r16_singleton_rf_r16_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_singleton_rf_r16_ack_ex = 1'b1;
          r16_singleton_rf_r16_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_singleton_rf_r16_nack_ex = 1'b1;
          r16_singleton_rf_r16_state_next = 3'h0;
        end
      default:
        r16_singleton_rf_r16_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for singleton_rf_r16 ring16 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      r16_singleton_rf_r16_state <= #1  3'b0;
      r16_singleton_rf_r16_cmdValid_dly1 <= #1  1'b0;
      r16_singleton_rf_r16_cmdData_dly1 <= #1  16'b0;
      r16_singleton_rf_r16_resValid_dly1 <= #1  1'b0;
      r16_singleton_rf_r16_resData_dly1 <= #1  16'b0;
      r16_singleton_rf_r16_data_cnt <= #1  1'b0;
    end
    else begin
      r16_singleton_rf_r16_state <= #1  r16_singleton_rf_r16_state_next;
      r16_singleton_rf_r16_cmdValid_dly1 <= #1  r16_singleton_rf_r16_cmdValid_dly0;
      r16_singleton_rf_r16_cmdData_dly1 <= #1  r16_singleton_rf_r16_cmdData_dly0;
      r16_singleton_rf_r16_resValid_dly1 <= #1  r16_singleton_rf_r16_resValid_dly0;
      r16_singleton_rf_r16_resData_dly1 <= #1  r16_singleton_rf_r16_resData_dly0;
      r16_singleton_rf_r16_data_cnt <= #1  r16_singleton_rf_r16_data_cnt_next;
    end
    r16_singleton_rf_r16_rdata_accum <= #1  r16_singleton_rf_r16_rdata_accum_next;
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child serial8 i/f
  always @ (*) begin
    s8_l2_s8_child_state_next = s8_l2_s8_child_state;
    s8_l2_s8_child_cmdValid_dly0 =  1'b0;
    s8_l2_s8_child_cmdData_dly0 =  8'b0;
    h2d_l2_s8_child_ack_ex =  1'b0;
    h2d_l2_s8_child_nack_ex =  1'b0;
    h2d_l2_s8_child_nack_early_next = h2d_l2_s8_child_nack_early;
    s8_l2_s8_child_rdata_accum_next = s8_l2_s8_child_rdata_accum;
    s8_l2_s8_child_addr_cnt_next = 1'b0;
    s8_l2_s8_child_data_cnt_next = 2'b0;
    case (s8_l2_s8_child_state)
      3'h0: begin // IDLE
          h2d_l2_s8_child_nack_early_next = 1'b0;
          s8_l2_s8_child_rdata_accum_next = 32'b0;
          if (d2h_l2_s8_child_re_ex | d2h_l2_s8_child_we_ex) begin
            s8_l2_s8_child_cmdValid_dly0 =  1'b1;
            s8_l2_s8_child_cmdData_dly0[7] = d2h_l2_s8_child_we_ex;
            s8_l2_s8_child_cmdData_dly0[6:4] = 3'd2;
            s8_l2_s8_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_l2_s8_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_addr_cnt_next = s8_l2_s8_child_addr_cnt + 1'b1;
          if (s8_l2_s8_child_addr_cnt == 1'd0)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_addr_ex [9:2] ;
          else if (s8_l2_s8_child_addr_cnt == 1'd1)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_addr_ex [13:10] ;
          if (s8_l2_s8_child_addr_cnt == 1'd1) begin
            if (d2h_l2_s8_child_we_ex) s8_l2_s8_child_state_next = 3'h2;
            else s8_l2_s8_child_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_l2_s8_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_data_cnt_next = s8_l2_s8_child_data_cnt + 2'b1;
          if (s8_l2_s8_child_data_cnt == 2'd0)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [7:0] ;
          else if (s8_l2_s8_child_data_cnt == 2'd1)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [15:8] ;
          else if (s8_l2_s8_child_data_cnt == 2'd2)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [23:16] ;
          else if (s8_l2_s8_child_data_cnt == 2'd3)
            s8_l2_s8_child_cmdData_dly0 = d2h_l2_s8_child_w_ex [31:24] ;
          if (s8_l2_s8_child_data_cnt == 2'b11)
            s8_l2_s8_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_l2_s8_child_resValid_dly1) begin
            h2d_l2_s8_child_nack_early_next = s8_l2_s8_child_resData_dly1[7];
            if (d2h_l2_s8_child_re_ex) s8_l2_s8_child_state_next = 3'h4;
            else if (h2d_l2_s8_child_nack_early_next) s8_l2_s8_child_state_next = 3'h6;
            else s8_l2_s8_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_l2_s8_child_data_cnt_next = s8_l2_s8_child_data_cnt;
          if (s8_l2_s8_child_resValid_dly1) begin
            s8_l2_s8_child_data_cnt_next = s8_l2_s8_child_data_cnt + 2'b1;
            if (s8_l2_s8_child_data_cnt == 2'd0)
              s8_l2_s8_child_rdata_accum_next [7:0]  = s8_l2_s8_child_resData_dly1;
            else if (s8_l2_s8_child_data_cnt == 2'd1)
              s8_l2_s8_child_rdata_accum_next [15:8]  = s8_l2_s8_child_resData_dly1;
            else if (s8_l2_s8_child_data_cnt == 2'd2)
              s8_l2_s8_child_rdata_accum_next [23:16]  = s8_l2_s8_child_resData_dly1;
            else if (s8_l2_s8_child_data_cnt == 2'd3)
              s8_l2_s8_child_rdata_accum_next [31:24]  = s8_l2_s8_child_resData_dly1;
          end
          else if (h2d_l2_s8_child_nack_early) s8_l2_s8_child_state_next = 3'h6;
          if (s8_l2_s8_child_data_cnt == 2'b11) s8_l2_s8_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_s8_child_ack_ex = 1'b1;
          s8_l2_s8_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_s8_child_nack_ex = 1'b1;
          s8_l2_s8_child_state_next = 3'h0;
        end
      default:
        s8_l2_s8_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_s8_child serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_l2_s8_child_state <= #1  3'b0;
      s8_l2_s8_child_cmdValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_cmdData_dly1 <= #1  8'b0;
      s8_l2_s8_child_resValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_resData_dly1 <= #1  8'b0;
      h2d_l2_s8_child_nack_early <= #1  1'b0;
      s8_l2_s8_child_addr_cnt <= #1  1'b0;
      s8_l2_s8_child_data_cnt <= #1  2'b0;
    end
    else begin
      s8_l2_s8_child_state <= #1  s8_l2_s8_child_state_next;
      s8_l2_s8_child_cmdValid_dly1 <= #1  s8_l2_s8_child_cmdValid_dly0;
      s8_l2_s8_child_cmdData_dly1 <= #1  s8_l2_s8_child_cmdData_dly0;
      s8_l2_s8_child_resValid_dly1 <= #1  s8_l2_s8_child_resValid_dly0;
      s8_l2_s8_child_resData_dly1 <= #1  s8_l2_s8_child_resData_dly0;
      h2d_l2_s8_child_nack_early <= #1  h2d_l2_s8_child_nack_early_next;
      s8_l2_s8_child_addr_cnt <= #1  s8_l2_s8_child_addr_cnt_next;
      s8_l2_s8_child_data_cnt <= #1  s8_l2_s8_child_data_cnt_next;
    end
    s8_l2_s8_child_rdata_accum <= #1  s8_l2_s8_child_rdata_accum_next;
  end
  
  //------- combinatorial assigns for singleton_rf_s8 serial8 i/f
  always @ (*) begin
    s8_singleton_rf_s8_state_next = s8_singleton_rf_s8_state;
    s8_singleton_rf_s8_cmdValid_dly0 =  1'b0;
    s8_singleton_rf_s8_cmdData_dly0 =  8'b0;
    h2d_singleton_rf_s8_ack_ex =  1'b0;
    h2d_singleton_rf_s8_nack_ex =  1'b0;
    h2d_singleton_rf_s8_nack_early_next = h2d_singleton_rf_s8_nack_early;
    s8_singleton_rf_s8_rdata_accum_next = s8_singleton_rf_s8_rdata_accum;
    s8_singleton_rf_s8_data_cnt_next = 2'b0;
    case (s8_singleton_rf_s8_state)
      3'h0: begin // IDLE
          h2d_singleton_rf_s8_nack_early_next = 1'b0;
          s8_singleton_rf_s8_rdata_accum_next = 32'b0;
          if (d2h_singleton_rf_s8_re_ex | d2h_singleton_rf_s8_we_ex) begin
            s8_singleton_rf_s8_cmdValid_dly0 =  1'b1;
            s8_singleton_rf_s8_cmdData_dly0[7] = d2h_singleton_rf_s8_we_ex;
            s8_singleton_rf_s8_cmdData_dly0[6:4] = 3'd0;
            if (d2h_singleton_rf_s8_we_ex) s8_singleton_rf_s8_state_next = 3'h2;
            else s8_singleton_rf_s8_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_singleton_rf_s8_cmdValid_dly0 =  1'b1;
          s8_singleton_rf_s8_data_cnt_next = s8_singleton_rf_s8_data_cnt + 2'b1;
          if (s8_singleton_rf_s8_data_cnt == 2'd0)
            s8_singleton_rf_s8_cmdData_dly0 = d2h_singleton_rf_s8_w_ex [7:0] ;
          else if (s8_singleton_rf_s8_data_cnt == 2'd1)
            s8_singleton_rf_s8_cmdData_dly0 = d2h_singleton_rf_s8_w_ex [15:8] ;
          else if (s8_singleton_rf_s8_data_cnt == 2'd2)
            s8_singleton_rf_s8_cmdData_dly0 = d2h_singleton_rf_s8_w_ex [23:16] ;
          else if (s8_singleton_rf_s8_data_cnt == 2'd3)
            s8_singleton_rf_s8_cmdData_dly0 = d2h_singleton_rf_s8_w_ex [31:24] ;
          if (s8_singleton_rf_s8_data_cnt == 2'b11)
            s8_singleton_rf_s8_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_singleton_rf_s8_resValid_dly1) begin
            h2d_singleton_rf_s8_nack_early_next = s8_singleton_rf_s8_resData_dly1[7];
            if (d2h_singleton_rf_s8_re_ex) s8_singleton_rf_s8_state_next = 3'h4;
            else if (h2d_singleton_rf_s8_nack_early_next) s8_singleton_rf_s8_state_next = 3'h6;
            else s8_singleton_rf_s8_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_singleton_rf_s8_data_cnt_next = s8_singleton_rf_s8_data_cnt;
          if (s8_singleton_rf_s8_resValid_dly1) begin
            s8_singleton_rf_s8_data_cnt_next = s8_singleton_rf_s8_data_cnt + 2'b1;
            if (s8_singleton_rf_s8_data_cnt == 2'd0)
              s8_singleton_rf_s8_rdata_accum_next [7:0]  = s8_singleton_rf_s8_resData_dly1;
            else if (s8_singleton_rf_s8_data_cnt == 2'd1)
              s8_singleton_rf_s8_rdata_accum_next [15:8]  = s8_singleton_rf_s8_resData_dly1;
            else if (s8_singleton_rf_s8_data_cnt == 2'd2)
              s8_singleton_rf_s8_rdata_accum_next [23:16]  = s8_singleton_rf_s8_resData_dly1;
            else if (s8_singleton_rf_s8_data_cnt == 2'd3)
              s8_singleton_rf_s8_rdata_accum_next [31:24]  = s8_singleton_rf_s8_resData_dly1;
          end
          else if (h2d_singleton_rf_s8_nack_early) s8_singleton_rf_s8_state_next = 3'h6;
          if (s8_singleton_rf_s8_data_cnt == 2'b11) s8_singleton_rf_s8_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_singleton_rf_s8_ack_ex = 1'b1;
          s8_singleton_rf_s8_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_singleton_rf_s8_nack_ex = 1'b1;
          s8_singleton_rf_s8_state_next = 3'h0;
        end
      default:
        s8_singleton_rf_s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for singleton_rf_s8 serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_singleton_rf_s8_state <= #1  3'b0;
      s8_singleton_rf_s8_cmdValid_dly1 <= #1  1'b0;
      s8_singleton_rf_s8_cmdData_dly1 <= #1  8'b0;
      s8_singleton_rf_s8_resValid_dly1 <= #1  1'b0;
      s8_singleton_rf_s8_resData_dly1 <= #1  8'b0;
      h2d_singleton_rf_s8_nack_early <= #1  1'b0;
      s8_singleton_rf_s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_singleton_rf_s8_state <= #1  s8_singleton_rf_s8_state_next;
      s8_singleton_rf_s8_cmdValid_dly1 <= #1  s8_singleton_rf_s8_cmdValid_dly0;
      s8_singleton_rf_s8_cmdData_dly1 <= #1  s8_singleton_rf_s8_cmdData_dly0;
      s8_singleton_rf_s8_resValid_dly1 <= #1  s8_singleton_rf_s8_resValid_dly0;
      s8_singleton_rf_s8_resData_dly1 <= #1  s8_singleton_rf_s8_resData_dly0;
      h2d_singleton_rf_s8_nack_early <= #1  h2d_singleton_rf_s8_nack_early_next;
      s8_singleton_rf_s8_data_cnt <= #1  s8_singleton_rf_s8_data_cnt_next;
    end
    s8_singleton_rf_s8_rdata_accum <= #1  s8_singleton_rf_s8_rdata_accum_next;
  end
  
  //------- combinatorial assigns for rf_lvl2_1_rf_lvl1_0_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r [15:0]  = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r [31:16]  = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_r;
  end
  
  //------- combinatorial assigns for leaf i/f
  always @ (*) begin
    leaf_dec_valid_hld1_next = leaf_dec_valid | leaf_dec_valid_hld1;
    if (dec_pio_ack_next | dec_pio_nack_next) leaf_dec_valid_hld1_next = 1'b0;
    leaf_dec_wr_dvld_hld1_next = leaf_dec_wr_dvld | leaf_dec_wr_dvld_hld1;
    if (dec_pio_ack_next | dec_pio_nack_next | leaf_dec_valid) leaf_dec_wr_dvld_hld1_next = 1'b0;
  end
  
  //------- reg assigns for leaf i/f
  always @ (posedge uclk) begin
    if (reset) begin
      leaf_dec_valid_hld1 <= #1  1'b0;
      leaf_dec_wr_dvld_hld1 <= #1  1'b0;
    end
    else begin
      leaf_dec_valid_hld1 <= #1 leaf_dec_valid_hld1_next;
      leaf_dec_wr_dvld_hld1 <= #1 leaf_dec_wr_dvld_hld1_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child ring16 i/f
  always @ (*) begin
    r16_l2_r16_child_state_next = r16_l2_r16_child_state;
    r16_l2_r16_child_cmdValid_dly0 =  1'b0;
    r16_l2_r16_child_cmdData_dly0 =  16'b0;
    h2d_l2_r16_child_ack_ex =  1'b0;
    h2d_l2_r16_child_nack_ex =  1'b0;
    r16_l2_r16_child_rdata_accum_next = r16_l2_r16_child_rdata_accum;
    r16_l2_r16_child_data_cnt_next = 1'b0;
    case (r16_l2_r16_child_state)
      3'h0: begin // IDLE
          r16_l2_r16_child_rdata_accum_next = 32'b0;
          if (d2h_l2_r16_child_re_ex | d2h_l2_r16_child_we_ex) begin
            r16_l2_r16_child_cmdValid_dly0 =  1'b1;
            r16_l2_r16_child_cmdData_dly0[7] = d2h_l2_r16_child_we_ex;
            r16_l2_r16_child_cmdData_dly0 [5:4]  = 2'd1;
            r16_l2_r16_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          r16_l2_r16_child_cmdValid_dly0 =  1'b1;
          r16_l2_r16_child_cmdData_dly0 = {4'h8, d2h_l2_r16_child_addr_ex};
          if (d2h_l2_r16_child_we_ex) r16_l2_r16_child_state_next = 3'h2;
          else r16_l2_r16_child_state_next = 3'h3;
        end
      3'h2: begin // CMD_DATA
          r16_l2_r16_child_cmdValid_dly0 =  1'b1;
          r16_l2_r16_child_data_cnt_next = r16_l2_r16_child_data_cnt + 1'b1;
          if (r16_l2_r16_child_data_cnt == 1'd0)
            r16_l2_r16_child_cmdData_dly0 = d2h_l2_r16_child_w_ex [15:0] ;
          else if (r16_l2_r16_child_data_cnt == 1'd1)
            r16_l2_r16_child_cmdData_dly0 = d2h_l2_r16_child_w_ex [31:16] ;
          if (r16_l2_r16_child_data_cnt == 1'b1)
            r16_l2_r16_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (r16_l2_r16_child_resValid_dly2) begin
            if (d2h_l2_r16_child_re_ex & r16_l2_r16_child_resData_dly2[14] & ~r16_l2_r16_child_resData_dly2[15]) r16_l2_r16_child_state_next = 3'h4;
            else if (~r16_l2_r16_child_resData_dly2[14]) r16_l2_r16_child_state_next = 3'h6;
            else r16_l2_r16_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          r16_l2_r16_child_data_cnt_next = r16_l2_r16_child_data_cnt;
          if (r16_l2_r16_child_resValid_dly2) begin
            r16_l2_r16_child_data_cnt_next = r16_l2_r16_child_data_cnt + 1'b1;
            if (r16_l2_r16_child_data_cnt == 1'd0)
              r16_l2_r16_child_rdata_accum_next [15:0]  = r16_l2_r16_child_resData_dly2;
            else if (r16_l2_r16_child_data_cnt == 1'd1)
              r16_l2_r16_child_rdata_accum_next [31:16]  = r16_l2_r16_child_resData_dly2;
          end
          if (r16_l2_r16_child_data_cnt == 1'b1) r16_l2_r16_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_r16_child_ack_ex = 1'b1;
          r16_l2_r16_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_r16_child_nack_ex = 1'b1;
          r16_l2_r16_child_state_next = 3'h0;
        end
      default:
        r16_l2_r16_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_r16_child ring16 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      r16_l2_r16_child_state <= #1  3'b0;
      r16_l2_r16_child_cmdValid_dly1 <= #1  1'b0;
      r16_l2_r16_child_cmdData_dly1 <= #1  16'b0;
      r16_l2_r16_child_cmdValid_dly2 <= #1  1'b0;
      r16_l2_r16_child_cmdData_dly2 <= #1  16'b0;
      r16_l2_r16_child_resValid_dly1 <= #1  1'b0;
      r16_l2_r16_child_resData_dly1 <= #1  16'b0;
      r16_l2_r16_child_resValid_dly2 <= #1  1'b0;
      r16_l2_r16_child_resData_dly2 <= #1  16'b0;
      r16_l2_r16_child_data_cnt <= #1  1'b0;
    end
    else begin
      r16_l2_r16_child_state <= #1  r16_l2_r16_child_state_next;
      r16_l2_r16_child_cmdValid_dly1 <= #1  r16_l2_r16_child_cmdValid_dly0;
      r16_l2_r16_child_cmdData_dly1 <= #1  r16_l2_r16_child_cmdData_dly0;
      r16_l2_r16_child_cmdValid_dly2 <= #1  r16_l2_r16_child_cmdValid_dly1;
      r16_l2_r16_child_cmdData_dly2 <= #1  r16_l2_r16_child_cmdData_dly1;
      r16_l2_r16_child_resValid_dly1 <= #1  r16_l2_r16_child_resValid_dly0;
      r16_l2_r16_child_resData_dly1 <= #1  r16_l2_r16_child_resData_dly0;
      r16_l2_r16_child_resValid_dly2 <= #1  r16_l2_r16_child_resValid_dly1;
      r16_l2_r16_child_resData_dly2 <= #1  r16_l2_r16_child_resData_dly1;
      r16_l2_r16_child_data_cnt <= #1  r16_l2_r16_child_data_cnt_next;
    end
    r16_l2_r16_child_rdata_accum <= #1  r16_l2_r16_child_rdata_accum_next;
  end
  
  //------- combinatorial assigns for rf_lvl2_1_rf_lvl1_2_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r [15:0]  = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r [31:16]  = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_r;
  end
  
  //------- combinatorial assigns for rf_lvl2_1_rf_lvl1_3_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r [15:0]  = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r [31:16]  = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_r;
  end
  
  //------- combinatorial assigns for rf_lvl2_0_rf_lvl1_0_reg_l2 external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_rf_lvl1_reg_l2_r = 32'd0;
    h2d_rf_lvl2_rf_lvl1_reg_l2_r [15:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_lsb_field_r;
    h2d_rf_lvl2_rf_lvl1_reg_l2_r [31:16]  = h2d_rf_lvl2_rf_lvl1_reg_l2_msb_field_r;
  end
  
  //------- combinatorial assigns for rf_lvl2_1_rf_lvl1_1_reg_dflt external field read data assigns
  always @ (*) begin
    h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r = 32'd0;
    h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r [15:0]  = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_r;
    h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r [31:16]  = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_r;
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_0_we = 1'b0;
    d2l_base_regs_config_regs_0_re = 1'b0;
    d2l_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_1_we = 1'b0;
    d2l_base_regs_config_regs_1_re = 1'b0;
    d2l_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_2_we = 1'b0;
    d2l_base_regs_config_regs_2_re = 1'b0;
    d2l_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_3_we = 1'b0;
    d2l_base_regs_config_regs_3_re = 1'b0;
    d2l_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_4_we = 1'b0;
    d2l_base_regs_config_regs_4_re = 1'b0;
    d2l_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_5_we = 1'b0;
    d2l_base_regs_config_regs_5_re = 1'b0;
    d2l_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_6_we = 1'b0;
    d2l_base_regs_config_regs_6_re = 1'b0;
    d2l_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_config_regs_7_we = 1'b0;
    d2l_base_regs_config_regs_7_re = 1'b0;
    d2l_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_0_we = 1'b0;
    d2l_base_regs_state_regs_0_re = 1'b0;
    d2l_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_1_we = 1'b0;
    d2l_base_regs_state_regs_1_re = 1'b0;
    d2l_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_2_we = 1'b0;
    d2l_base_regs_state_regs_2_re = 1'b0;
    d2l_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_3_we = 1'b0;
    d2l_base_regs_state_regs_3_re = 1'b0;
    d2l_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_4_we = 1'b0;
    d2l_base_regs_state_regs_4_re = 1'b0;
    d2l_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_5_we = 1'b0;
    d2l_base_regs_state_regs_5_re = 1'b0;
    d2l_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_6_we = 1'b0;
    d2l_base_regs_state_regs_6_re = 1'b0;
    d2l_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_base_regs_state_regs_7_we = 1'b0;
    d2l_base_regs_state_regs_7_re = 1'b0;
    d2h_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_ext_base_regs_we_next = 1'b0;
    d2h_ext_base_regs_re_next = 1'b0;
    d2h_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    d2h_l2_r16_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_we_next = 1'b0;
    d2h_l2_r16_child_re_next = 1'b0;
    d2h_l2_r16_child_addr_next = pio_dec_address_d1  [13:2] ;
    d2h_l2_s8_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_we_next = 1'b0;
    d2h_l2_s8_child_re_next = 1'b0;
    d2h_l2_s8_child_addr_next = pio_dec_address_d1  [13:2] ;
    d2h_l2_dflt_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_dflt_child_we_next = 1'b0;
    d2h_l2_dflt_child_re_next = 1'b0;
    d2h_l2_dflt_child_addr_next = pio_dec_address_d1  [13:2] ;
    d2h_singleton_rf_s8_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_singleton_rf_s8_we_next = 1'b0;
    d2h_singleton_rf_s8_re_next = 1'b0;
    d2h_singleton_rf_r16_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_singleton_rf_r16_we_next = 1'b0;
    d2h_singleton_rf_r16_re_next = 1'b0;
    d2h_singleton_rf_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_singleton_rf_dflt_we_next = 1'b0;
    d2h_singleton_rf_dflt_re_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_reg_l1_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_next = 2'd0;
    d2h_rf_lvl2_rf_lvl1_reg_l2_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = 1'b0;
    d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = 1'b0;
    d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next = 3'd0;
    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_reg_l1_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_next = 2'd0;
    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_next = 1'b0;
    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_next = 1'b0;
    
    casez(pio_dec_address_d1)
    //  Register: base_regs.config_regs_0     Address: 0x0     External: false
    18'b000000000000000000:
      begin
        d2l_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_0_r;
      end
    //  Register: base_regs.config_regs_1     Address: 0x4     External: false
    18'b000000000000000001:
      begin
        d2l_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_1_r;
      end
    //  Register: base_regs.config_regs_2     Address: 0x8     External: false
    18'b000000000000000010:
      begin
        d2l_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_2_r;
      end
    //  Register: base_regs.config_regs_3     Address: 0xc     External: false
    18'b000000000000000011:
      begin
        d2l_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_3_r;
      end
    //  Register: base_regs.config_regs_4     Address: 0x10     External: false
    18'b000000000000000100:
      begin
        d2l_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_4_r;
      end
    //  Register: base_regs.config_regs_5     Address: 0x14     External: false
    18'b000000000000000101:
      begin
        d2l_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_5_r;
      end
    //  Register: base_regs.config_regs_6     Address: 0x18     External: false
    18'b000000000000000110:
      begin
        d2l_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_6_r;
      end
    //  Register: base_regs.config_regs_7     Address: 0x1c     External: false
    18'b000000000000000111:
      begin
        d2l_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_config_regs_7_r;
      end
    //  Register: base_regs.state_regs_0     Address: 0x100     External: false
    18'b000000000001000000:
      begin
        d2l_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_0_r;
      end
    //  Register: base_regs.state_regs_1     Address: 0x104     External: false
    18'b000000000001000001:
      begin
        d2l_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_1_r;
      end
    //  Register: base_regs.state_regs_2     Address: 0x108     External: false
    18'b000000000001000010:
      begin
        d2l_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_2_r;
      end
    //  Register: base_regs.state_regs_3     Address: 0x10c     External: false
    18'b000000000001000011:
      begin
        d2l_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_3_r;
      end
    //  Register: base_regs.state_regs_4     Address: 0x110     External: false
    18'b000000000001000100:
      begin
        d2l_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_4_r;
      end
    //  Register: base_regs.state_regs_5     Address: 0x114     External: false
    18'b000000000001000101:
      begin
        d2l_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_5_r;
      end
    //  Register: base_regs.state_regs_6     Address: 0x118     External: false
    18'b000000000001000110:
      begin
        d2l_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_6_r;
      end
    //  Register: base_regs.state_regs_7     Address: 0x11c     External: false
    18'b000000000001000111:
      begin
        d2l_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_base_regs_state_regs_7_r;
      end
    //  Register: ext_base_regs     Address: 0x10000     External: true
    18'b00010000000???????:
      begin
        d2h_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_ext_base_regs_r_ex;
      end
    //  Register: l2_r16_child     Address: 0x20000     External: true
    18'b001000????????????:
      begin
        d2h_l2_r16_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_r_ex;
      end
    //  Register: l2_s8_child     Address: 0x30000     External: true
    18'b001100????????????:
      begin
        d2h_l2_s8_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_r_ex;
      end
    //  Register: l2_dflt_child     Address: 0x40000     External: true
    18'b010000????????????:
      begin
        d2h_l2_dflt_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_dflt_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_dflt_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_dflt_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_dflt_child_r_ex;
      end
    //  Register: singleton_rf_s8     Address: 0x50000     External: true
    18'b010100000000000000:
      begin
        d2h_singleton_rf_s8_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_singleton_rf_s8_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_singleton_rf_s8_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_singleton_rf_s8_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_singleton_rf_s8_r_ex;
      end
    //  Register: singleton_rf_r16     Address: 0x60000     External: true
    18'b011000000000000000:
      begin
        d2h_singleton_rf_r16_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_singleton_rf_r16_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_singleton_rf_r16_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_singleton_rf_r16_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_singleton_rf_r16_r_ex;
      end
    //  Register: singleton_rf_dflt     Address: 0x70000     External: true
    18'b011100000000000000:
      begin
        d2h_singleton_rf_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_singleton_rf_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_singleton_rf_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_singleton_rf_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_singleton_rf_dflt_r_ex;
      end
    //  Register: rf_lvl2_0.rf_lvl1_0.reg_dflt     Address: 0x80000     External: true
    18'b100000000000000000:
      begin
        d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_0.rf_lvl1_0.reg_l1     Address: 0x80008     External: true
    18'b100000000000000010:
      begin
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd0;
      end
    //  Register: rf_lvl2_0.rf_lvl1_0.reg_l2     Address: 0x80010     External: true
    18'b100000000000000100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd0,2'd0};
      end
    //  Register: rf_lvl2_0.rf_lvl1_1.reg_dflt     Address: 0x80080     External: true
    18'b100000000000100000:
      begin
        d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_0.rf_lvl1_1.reg_l1     Address: 0x80088     External: true
    18'b100000000000100010:
      begin
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd1;
      end
    //  Register: rf_lvl2_0.rf_lvl1_1.reg_l2     Address: 0x80090     External: true
    18'b100000000000100100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd0,2'd1};
      end
    //  Register: rf_lvl2_0.rf_lvl1_2.reg_dflt     Address: 0x80100     External: true
    18'b100000000001000000:
      begin
        d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_0.rf_lvl1_2.reg_l1     Address: 0x80108     External: true
    18'b100000000001000010:
      begin
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd2;
      end
    //  Register: rf_lvl2_0.rf_lvl1_2.reg_l2     Address: 0x80110     External: true
    18'b100000000001000100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd0,2'd2};
      end
    //  Register: rf_lvl2_0.rf_lvl1_3.reg_dflt     Address: 0x80180     External: true
    18'b100000000001100000:
      begin
        d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_0.rf_lvl1_3.reg_l1     Address: 0x80188     External: true
    18'b100000000001100010:
      begin
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_0_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd3;
      end
    //  Register: rf_lvl2_0.rf_lvl1_3.reg_l2     Address: 0x80190     External: true
    18'b100000000001100100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd0,2'd3};
      end
    //  Register: rf_lvl2_1.rf_lvl1_0.reg_dflt     Address: 0x81000     External: true
    18'b100000010000000000:
      begin
        d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_1.rf_lvl1_0.reg_l1     Address: 0x81008     External: true
    18'b100000010000000010:
      begin
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd0;
      end
    //  Register: rf_lvl2_1.rf_lvl1_0.reg_l2     Address: 0x81010     External: true
    18'b100000010000000100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd1,2'd0};
      end
    //  Register: rf_lvl2_1.rf_lvl1_1.reg_dflt     Address: 0x81080     External: true
    18'b100000010000100000:
      begin
        d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_1.rf_lvl1_1.reg_l1     Address: 0x81088     External: true
    18'b100000010000100010:
      begin
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd1;
      end
    //  Register: rf_lvl2_1.rf_lvl1_1.reg_l2     Address: 0x81090     External: true
    18'b100000010000100100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd1,2'd1};
      end
    //  Register: rf_lvl2_1.rf_lvl1_2.reg_dflt     Address: 0x81100     External: true
    18'b100000010001000000:
      begin
        d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_1.rf_lvl1_2.reg_l1     Address: 0x81108     External: true
    18'b100000010001000010:
      begin
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd2;
      end
    //  Register: rf_lvl2_1.rf_lvl1_2.reg_l2     Address: 0x81110     External: true
    18'b100000010001000100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd1,2'd2};
      end
    //  Register: rf_lvl2_1.rf_lvl1_3.reg_dflt     Address: 0x81180     External: true
    18'b100000010001100000:
      begin
        d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_r_ex;
      end
    //  Register: rf_lvl2_1.rf_lvl1_3.reg_l1     Address: 0x81188     External: true
    18'b100000010001100010:
      begin
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_1_rf_lvl1_reg_l1_r_ex;
        d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr_next [3:2]  = 2'd3;
      end
    //  Register: rf_lvl2_1.rf_lvl1_3.reg_l2     Address: 0x81190     External: true
    18'b100000010001100100:
      begin
        d2h_rf_lvl2_rf_lvl1_reg_l2_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_rf_lvl2_rf_lvl1_reg_l2_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_rf_lvl2_rf_lvl1_reg_l2_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_rf_lvl2_rf_lvl1_reg_l2_r_ex;
        d2h_rf_lvl2_rf_lvl1_reg_l2_addr_next [4:2]  = {1'd1,2'd3};
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_pio
//
module base_map_pio
(
  uclk,
  gclk,
  reset,
  h2l_base_regs_state_regs_0_lsb_field_w,
  h2l_base_regs_state_regs_1_lsb_field_w,
  h2l_base_regs_state_regs_2_lsb_field_w,
  h2l_base_regs_state_regs_3_lsb_field_w,
  h2l_base_regs_state_regs_4_lsb_field_w,
  h2l_base_regs_state_regs_5_lsb_field_w,
  h2l_base_regs_state_regs_6_lsb_field_w,
  h2l_base_regs_state_regs_7_lsb_field_w,
  h2d_ext_base_regs_r,
  h2d_ext_base_regs_ack,
  h2d_ext_base_regs_nack,
  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data,
  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data,
  h2d_l2_dflt_child_r,
  h2d_l2_dflt_child_ack,
  h2d_l2_dflt_child_nack,
  s2d_singleton_rf_s8_res_valid,
  s2d_singleton_rf_s8_res_data,
  r2d_singleton_rf_r16_res_valid,
  r2d_singleton_rf_r16_res_data,
  h2d_singleton_rf_dflt_r,
  h2d_singleton_rf_dflt_ack,
  h2d_singleton_rf_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_r,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack,
  h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack,
  h2d_rf_lvl2_0_rf_lvl1_reg_l1_r,
  h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack,
  h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_r,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack,
  h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack,
  h2d_rf_lvl2_1_rf_lvl1_reg_l1_r,
  h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack,
  h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack,
  h2d_rf_lvl2_rf_lvl1_reg_l2_lsb_field_r,
  h2d_rf_lvl2_rf_lvl1_reg_l2_msb_field_r,
  h2d_rf_lvl2_rf_lvl1_reg_l2_ack,
  h2d_rf_lvl2_rf_lvl1_reg_l2_nack,
  leaf_dec_wr_data,
  leaf_dec_addr,
  leaf_dec_valid,
  leaf_dec_wr_dvld,
  leaf_dec_cycle,
  leaf_dec_wr_width,

  l2h_base_regs_config_regs_0_lsb_field_r,
  l2h_base_regs_config_regs_0_msb_field_r,
  l2h_base_regs_config_regs_1_lsb_field_r,
  l2h_base_regs_config_regs_1_msb_field_r,
  l2h_base_regs_config_regs_2_lsb_field_r,
  l2h_base_regs_config_regs_2_msb_field_r,
  l2h_base_regs_config_regs_3_lsb_field_r,
  l2h_base_regs_config_regs_3_msb_field_r,
  l2h_base_regs_config_regs_4_lsb_field_r,
  l2h_base_regs_config_regs_4_msb_field_r,
  l2h_base_regs_config_regs_5_lsb_field_r,
  l2h_base_regs_config_regs_5_msb_field_r,
  l2h_base_regs_config_regs_6_lsb_field_r,
  l2h_base_regs_config_regs_6_msb_field_r,
  l2h_base_regs_config_regs_7_lsb_field_r,
  l2h_base_regs_config_regs_7_msb_field_r,
  d2h_ext_base_regs_w,
  d2h_ext_base_regs_we,
  d2h_ext_base_regs_re,
  d2h_ext_base_regs_addr,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,
  d2h_l2_dflt_child_w,
  d2h_l2_dflt_child_we,
  d2h_l2_dflt_child_re,
  d2h_l2_dflt_child_addr,
  d2s_singleton_rf_s8_cmd_valid,
  d2s_singleton_rf_s8_cmd_data,
  d2r_singleton_rf_r16_cmd_valid,
  d2r_singleton_rf_r16_cmd_data,
  d2h_singleton_rf_dflt_w,
  d2h_singleton_rf_dflt_we,
  d2h_singleton_rf_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_w,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we,
  d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_w,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_we,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_re,
  d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_w,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we,
  d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_w,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_we,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_re,
  d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr,
  d2h_rf_lvl2_rf_lvl1_reg_l2_lsb_field_w,
  d2h_rf_lvl2_rf_lvl1_reg_l2_msb_field_w,
  d2h_rf_lvl2_rf_lvl1_reg_l2_we,
  d2h_rf_lvl2_rf_lvl1_reg_l2_re,
  d2h_rf_lvl2_rf_lvl1_reg_l2_addr,
  dec_leaf_rd_data,
  dec_leaf_ack,
  dec_leaf_nack,
  addr_start,
  addr_end,
  dec_leaf_accept,
  dec_leaf_reject,
  gclk_enable,
  dec_leaf_retry_atomic,
  dec_leaf_data_width );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [15:0] h2l_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_ext_base_regs_r;
  input    h2d_ext_base_regs_ack;
  input    h2d_ext_base_regs_nack;
  input    r2d_l2_r16_child_res_valid;
  input     [15:0] r2d_l2_r16_child_res_data;
  input    s2d_l2_s8_child_res_valid;
  input     [7:0] s2d_l2_s8_child_res_data;
  input     [31:0] h2d_l2_dflt_child_r;
  input    h2d_l2_dflt_child_ack;
  input    h2d_l2_dflt_child_nack;
  input    s2d_singleton_rf_s8_res_valid;
  input     [7:0] s2d_singleton_rf_s8_res_data;
  input    r2d_singleton_rf_r16_res_valid;
  input     [15:0] r2d_singleton_rf_r16_res_data;
  input     [31:0] h2d_singleton_rf_dflt_r;
  input    h2d_singleton_rf_dflt_ack;
  input    h2d_singleton_rf_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack;
  input     [31:0] h2d_rf_lvl2_0_rf_lvl1_reg_l1_r;
  input    h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack;
  input    h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_r;
  input    h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack;
  input     [31:0] h2d_rf_lvl2_1_rf_lvl1_reg_l1_r;
  input    h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack;
  input    h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack;
  input     [15:0] h2d_rf_lvl2_rf_lvl1_reg_l2_lsb_field_r;
  input     [15:0] h2d_rf_lvl2_rf_lvl1_reg_l2_msb_field_r;
  input    h2d_rf_lvl2_rf_lvl1_reg_l2_ack;
  input    h2d_rf_lvl2_rf_lvl1_reg_l2_nack;
  input     [31:0] leaf_dec_wr_data;
  input     [39:0] leaf_dec_addr;
  input    leaf_dec_valid;
  input    leaf_dec_wr_dvld;
  input     [1:0] leaf_dec_cycle;
  input     [2:0] leaf_dec_wr_width;

  //------- outputs
  output     [15:0] l2h_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_ext_base_regs_w;
  output    d2h_ext_base_regs_we;
  output    d2h_ext_base_regs_re;
  output     [8:2] d2h_ext_base_regs_addr;
  output    d2r_l2_r16_child_cmd_valid;
  output     [15:0] d2r_l2_r16_child_cmd_data;
  output    d2s_l2_s8_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_cmd_data;
  output     [31:0] d2h_l2_dflt_child_w;
  output    d2h_l2_dflt_child_we;
  output    d2h_l2_dflt_child_re;
  output     [13:2] d2h_l2_dflt_child_addr;
  output    d2s_singleton_rf_s8_cmd_valid;
  output     [7:0] d2s_singleton_rf_s8_cmd_data;
  output    d2r_singleton_rf_r16_cmd_valid;
  output     [15:0] d2r_singleton_rf_r16_cmd_data;
  output     [31:0] d2h_singleton_rf_dflt_w;
  output    d2h_singleton_rf_dflt_we;
  output    d2h_singleton_rf_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we;
  output    d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re;
  output     [31:0] d2h_rf_lvl2_0_rf_lvl1_reg_l1_w;
  output    d2h_rf_lvl2_0_rf_lvl1_reg_l1_we;
  output    d2h_rf_lvl2_0_rf_lvl1_reg_l1_re;
  output     [3:2] d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_w;
  output    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we;
  output    d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re;
  output     [31:0] d2h_rf_lvl2_1_rf_lvl1_reg_l1_w;
  output    d2h_rf_lvl2_1_rf_lvl1_reg_l1_we;
  output    d2h_rf_lvl2_1_rf_lvl1_reg_l1_re;
  output     [3:2] d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr;
  output     [15:0] d2h_rf_lvl2_rf_lvl1_reg_l2_lsb_field_w;
  output     [15:0] d2h_rf_lvl2_rf_lvl1_reg_l2_msb_field_w;
  output    d2h_rf_lvl2_rf_lvl1_reg_l2_we;
  output    d2h_rf_lvl2_rf_lvl1_reg_l2_re;
  output     [4:2] d2h_rf_lvl2_rf_lvl1_reg_l2_addr;
  output     [31:0] dec_leaf_rd_data;
  output    dec_leaf_ack;
  output    dec_leaf_nack;
  output     [39:0] addr_start;
  output     [39:0] addr_end;
  output    dec_leaf_accept;
  output    dec_leaf_reject;
  output    gclk_enable;
  output    dec_leaf_retry_atomic;
  output     [2:0] dec_leaf_data_width;


  //------- wire defines
  wire   [31:0] d2l_base_regs_config_regs_0_w;
  wire  d2l_base_regs_config_regs_0_we;
  wire  d2l_base_regs_config_regs_0_re;
  wire   [31:0] d2l_base_regs_config_regs_1_w;
  wire  d2l_base_regs_config_regs_1_we;
  wire  d2l_base_regs_config_regs_1_re;
  wire   [31:0] d2l_base_regs_config_regs_2_w;
  wire  d2l_base_regs_config_regs_2_we;
  wire  d2l_base_regs_config_regs_2_re;
  wire   [31:0] d2l_base_regs_config_regs_3_w;
  wire  d2l_base_regs_config_regs_3_we;
  wire  d2l_base_regs_config_regs_3_re;
  wire   [31:0] d2l_base_regs_config_regs_4_w;
  wire  d2l_base_regs_config_regs_4_we;
  wire  d2l_base_regs_config_regs_4_re;
  wire   [31:0] d2l_base_regs_config_regs_5_w;
  wire  d2l_base_regs_config_regs_5_we;
  wire  d2l_base_regs_config_regs_5_re;
  wire   [31:0] d2l_base_regs_config_regs_6_w;
  wire  d2l_base_regs_config_regs_6_we;
  wire  d2l_base_regs_config_regs_6_re;
  wire   [31:0] d2l_base_regs_config_regs_7_w;
  wire  d2l_base_regs_config_regs_7_we;
  wire  d2l_base_regs_config_regs_7_re;
  wire   [31:0] d2l_base_regs_state_regs_0_w;
  wire  d2l_base_regs_state_regs_0_we;
  wire  d2l_base_regs_state_regs_0_re;
  wire   [31:0] d2l_base_regs_state_regs_1_w;
  wire  d2l_base_regs_state_regs_1_we;
  wire  d2l_base_regs_state_regs_1_re;
  wire   [31:0] d2l_base_regs_state_regs_2_w;
  wire  d2l_base_regs_state_regs_2_we;
  wire  d2l_base_regs_state_regs_2_re;
  wire   [31:0] d2l_base_regs_state_regs_3_w;
  wire  d2l_base_regs_state_regs_3_we;
  wire  d2l_base_regs_state_regs_3_re;
  wire   [31:0] d2l_base_regs_state_regs_4_w;
  wire  d2l_base_regs_state_regs_4_we;
  wire  d2l_base_regs_state_regs_4_re;
  wire   [31:0] d2l_base_regs_state_regs_5_w;
  wire  d2l_base_regs_state_regs_5_we;
  wire  d2l_base_regs_state_regs_5_re;
  wire   [31:0] d2l_base_regs_state_regs_6_w;
  wire  d2l_base_regs_state_regs_6_we;
  wire  d2l_base_regs_state_regs_6_re;
  wire   [31:0] d2l_base_regs_state_regs_7_w;
  wire  d2l_base_regs_state_regs_7_we;
  wire  d2l_base_regs_state_regs_7_re;
  wire   [31:0] l2d_base_regs_config_regs_0_r;
  wire   [31:0] l2d_base_regs_config_regs_1_r;
  wire   [31:0] l2d_base_regs_config_regs_2_r;
  wire   [31:0] l2d_base_regs_config_regs_3_r;
  wire   [31:0] l2d_base_regs_config_regs_4_r;
  wire   [31:0] l2d_base_regs_config_regs_5_r;
  wire   [31:0] l2d_base_regs_config_regs_6_r;
  wire   [31:0] l2d_base_regs_config_regs_7_r;
  wire   [31:0] l2d_base_regs_state_regs_0_r;
  wire   [31:0] l2d_base_regs_state_regs_1_r;
  wire   [31:0] l2d_base_regs_state_regs_2_r;
  wire   [31:0] l2d_base_regs_state_regs_3_r;
  wire   [31:0] l2d_base_regs_state_regs_4_r;
  wire   [31:0] l2d_base_regs_state_regs_5_r;
  wire   [31:0] l2d_base_regs_state_regs_6_r;
  wire   [31:0] l2d_base_regs_state_regs_7_r;
  
  
  base_map_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .leaf_dec_wr_data(leaf_dec_wr_data),
    .leaf_dec_addr(leaf_dec_addr),
    .leaf_dec_valid(leaf_dec_valid),
    .leaf_dec_wr_dvld(leaf_dec_wr_dvld),
    .leaf_dec_cycle(leaf_dec_cycle),
    .leaf_dec_wr_width(leaf_dec_wr_width),
    .l2d_base_regs_config_regs_0_r(l2d_base_regs_config_regs_0_r),
    .l2d_base_regs_config_regs_1_r(l2d_base_regs_config_regs_1_r),
    .l2d_base_regs_config_regs_2_r(l2d_base_regs_config_regs_2_r),
    .l2d_base_regs_config_regs_3_r(l2d_base_regs_config_regs_3_r),
    .l2d_base_regs_config_regs_4_r(l2d_base_regs_config_regs_4_r),
    .l2d_base_regs_config_regs_5_r(l2d_base_regs_config_regs_5_r),
    .l2d_base_regs_config_regs_6_r(l2d_base_regs_config_regs_6_r),
    .l2d_base_regs_config_regs_7_r(l2d_base_regs_config_regs_7_r),
    .l2d_base_regs_state_regs_0_r(l2d_base_regs_state_regs_0_r),
    .l2d_base_regs_state_regs_1_r(l2d_base_regs_state_regs_1_r),
    .l2d_base_regs_state_regs_2_r(l2d_base_regs_state_regs_2_r),
    .l2d_base_regs_state_regs_3_r(l2d_base_regs_state_regs_3_r),
    .l2d_base_regs_state_regs_4_r(l2d_base_regs_state_regs_4_r),
    .l2d_base_regs_state_regs_5_r(l2d_base_regs_state_regs_5_r),
    .l2d_base_regs_state_regs_6_r(l2d_base_regs_state_regs_6_r),
    .l2d_base_regs_state_regs_7_r(l2d_base_regs_state_regs_7_r),
    .h2d_ext_base_regs_r(h2d_ext_base_regs_r),
    .h2d_ext_base_regs_ack(h2d_ext_base_regs_ack),
    .h2d_ext_base_regs_nack(h2d_ext_base_regs_nack),
    .r2d_l2_r16_child_res_valid(r2d_l2_r16_child_res_valid),
    .r2d_l2_r16_child_res_data(r2d_l2_r16_child_res_data),
    .s2d_l2_s8_child_res_valid(s2d_l2_s8_child_res_valid),
    .s2d_l2_s8_child_res_data(s2d_l2_s8_child_res_data),
    .h2d_l2_dflt_child_r(h2d_l2_dflt_child_r),
    .h2d_l2_dflt_child_ack(h2d_l2_dflt_child_ack),
    .h2d_l2_dflt_child_nack(h2d_l2_dflt_child_nack),
    .s2d_singleton_rf_s8_res_valid(s2d_singleton_rf_s8_res_valid),
    .s2d_singleton_rf_s8_res_data(s2d_singleton_rf_s8_res_data),
    .r2d_singleton_rf_r16_res_valid(r2d_singleton_rf_r16_res_valid),
    .r2d_singleton_rf_r16_res_data(r2d_singleton_rf_r16_res_data),
    .h2d_singleton_rf_dflt_r(h2d_singleton_rf_dflt_r),
    .h2d_singleton_rf_dflt_ack(h2d_singleton_rf_dflt_ack),
    .h2d_singleton_rf_dflt_nack(h2d_singleton_rf_dflt_nack),
    .h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_r(h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_r(h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack(h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_ack),
    .h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack(h2d_rf_lvl2_0_rf_lvl1_0_reg_dflt_nack),
    .h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_r(h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_r(h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack(h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_ack),
    .h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack(h2d_rf_lvl2_0_rf_lvl1_1_reg_dflt_nack),
    .h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_r(h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_r(h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack(h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_ack),
    .h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack(h2d_rf_lvl2_0_rf_lvl1_2_reg_dflt_nack),
    .h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_r(h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_r(h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack(h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_ack),
    .h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack(h2d_rf_lvl2_0_rf_lvl1_3_reg_dflt_nack),
    .h2d_rf_lvl2_0_rf_lvl1_reg_l1_r(h2d_rf_lvl2_0_rf_lvl1_reg_l1_r),
    .h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack(h2d_rf_lvl2_0_rf_lvl1_reg_l1_ack),
    .h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack(h2d_rf_lvl2_0_rf_lvl1_reg_l1_nack),
    .h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_r(h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_r(h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack(h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_ack),
    .h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack(h2d_rf_lvl2_1_rf_lvl1_0_reg_dflt_nack),
    .h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_r(h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_r(h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack(h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_ack),
    .h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack(h2d_rf_lvl2_1_rf_lvl1_1_reg_dflt_nack),
    .h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_r(h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_r(h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack(h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_ack),
    .h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack(h2d_rf_lvl2_1_rf_lvl1_2_reg_dflt_nack),
    .h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_r(h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_r(h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_r),
    .h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack(h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_ack),
    .h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack(h2d_rf_lvl2_1_rf_lvl1_3_reg_dflt_nack),
    .h2d_rf_lvl2_1_rf_lvl1_reg_l1_r(h2d_rf_lvl2_1_rf_lvl1_reg_l1_r),
    .h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack(h2d_rf_lvl2_1_rf_lvl1_reg_l1_ack),
    .h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack(h2d_rf_lvl2_1_rf_lvl1_reg_l1_nack),
    .h2d_rf_lvl2_rf_lvl1_reg_l2_lsb_field_r(h2d_rf_lvl2_rf_lvl1_reg_l2_lsb_field_r),
    .h2d_rf_lvl2_rf_lvl1_reg_l2_msb_field_r(h2d_rf_lvl2_rf_lvl1_reg_l2_msb_field_r),
    .h2d_rf_lvl2_rf_lvl1_reg_l2_ack(h2d_rf_lvl2_rf_lvl1_reg_l2_ack),
    .h2d_rf_lvl2_rf_lvl1_reg_l2_nack(h2d_rf_lvl2_rf_lvl1_reg_l2_nack),
    .dec_leaf_rd_data(dec_leaf_rd_data),
    .dec_leaf_ack(dec_leaf_ack),
    .dec_leaf_nack(dec_leaf_nack),
    .addr_start(addr_start),
    .addr_end(addr_end),
    .dec_leaf_accept(dec_leaf_accept),
    .dec_leaf_reject(dec_leaf_reject),
    .gclk_enable(gclk_enable),
    .dec_leaf_retry_atomic(dec_leaf_retry_atomic),
    .dec_leaf_data_width(dec_leaf_data_width),
    .d2l_base_regs_config_regs_0_w(d2l_base_regs_config_regs_0_w),
    .d2l_base_regs_config_regs_0_we(d2l_base_regs_config_regs_0_we),
    .d2l_base_regs_config_regs_0_re(d2l_base_regs_config_regs_0_re),
    .d2l_base_regs_config_regs_1_w(d2l_base_regs_config_regs_1_w),
    .d2l_base_regs_config_regs_1_we(d2l_base_regs_config_regs_1_we),
    .d2l_base_regs_config_regs_1_re(d2l_base_regs_config_regs_1_re),
    .d2l_base_regs_config_regs_2_w(d2l_base_regs_config_regs_2_w),
    .d2l_base_regs_config_regs_2_we(d2l_base_regs_config_regs_2_we),
    .d2l_base_regs_config_regs_2_re(d2l_base_regs_config_regs_2_re),
    .d2l_base_regs_config_regs_3_w(d2l_base_regs_config_regs_3_w),
    .d2l_base_regs_config_regs_3_we(d2l_base_regs_config_regs_3_we),
    .d2l_base_regs_config_regs_3_re(d2l_base_regs_config_regs_3_re),
    .d2l_base_regs_config_regs_4_w(d2l_base_regs_config_regs_4_w),
    .d2l_base_regs_config_regs_4_we(d2l_base_regs_config_regs_4_we),
    .d2l_base_regs_config_regs_4_re(d2l_base_regs_config_regs_4_re),
    .d2l_base_regs_config_regs_5_w(d2l_base_regs_config_regs_5_w),
    .d2l_base_regs_config_regs_5_we(d2l_base_regs_config_regs_5_we),
    .d2l_base_regs_config_regs_5_re(d2l_base_regs_config_regs_5_re),
    .d2l_base_regs_config_regs_6_w(d2l_base_regs_config_regs_6_w),
    .d2l_base_regs_config_regs_6_we(d2l_base_regs_config_regs_6_we),
    .d2l_base_regs_config_regs_6_re(d2l_base_regs_config_regs_6_re),
    .d2l_base_regs_config_regs_7_w(d2l_base_regs_config_regs_7_w),
    .d2l_base_regs_config_regs_7_we(d2l_base_regs_config_regs_7_we),
    .d2l_base_regs_config_regs_7_re(d2l_base_regs_config_regs_7_re),
    .d2l_base_regs_state_regs_0_w(d2l_base_regs_state_regs_0_w),
    .d2l_base_regs_state_regs_0_we(d2l_base_regs_state_regs_0_we),
    .d2l_base_regs_state_regs_0_re(d2l_base_regs_state_regs_0_re),
    .d2l_base_regs_state_regs_1_w(d2l_base_regs_state_regs_1_w),
    .d2l_base_regs_state_regs_1_we(d2l_base_regs_state_regs_1_we),
    .d2l_base_regs_state_regs_1_re(d2l_base_regs_state_regs_1_re),
    .d2l_base_regs_state_regs_2_w(d2l_base_regs_state_regs_2_w),
    .d2l_base_regs_state_regs_2_we(d2l_base_regs_state_regs_2_we),
    .d2l_base_regs_state_regs_2_re(d2l_base_regs_state_regs_2_re),
    .d2l_base_regs_state_regs_3_w(d2l_base_regs_state_regs_3_w),
    .d2l_base_regs_state_regs_3_we(d2l_base_regs_state_regs_3_we),
    .d2l_base_regs_state_regs_3_re(d2l_base_regs_state_regs_3_re),
    .d2l_base_regs_state_regs_4_w(d2l_base_regs_state_regs_4_w),
    .d2l_base_regs_state_regs_4_we(d2l_base_regs_state_regs_4_we),
    .d2l_base_regs_state_regs_4_re(d2l_base_regs_state_regs_4_re),
    .d2l_base_regs_state_regs_5_w(d2l_base_regs_state_regs_5_w),
    .d2l_base_regs_state_regs_5_we(d2l_base_regs_state_regs_5_we),
    .d2l_base_regs_state_regs_5_re(d2l_base_regs_state_regs_5_re),
    .d2l_base_regs_state_regs_6_w(d2l_base_regs_state_regs_6_w),
    .d2l_base_regs_state_regs_6_we(d2l_base_regs_state_regs_6_we),
    .d2l_base_regs_state_regs_6_re(d2l_base_regs_state_regs_6_re),
    .d2l_base_regs_state_regs_7_w(d2l_base_regs_state_regs_7_w),
    .d2l_base_regs_state_regs_7_we(d2l_base_regs_state_regs_7_we),
    .d2l_base_regs_state_regs_7_re(d2l_base_regs_state_regs_7_re),
    .d2h_ext_base_regs_w(d2h_ext_base_regs_w),
    .d2h_ext_base_regs_we(d2h_ext_base_regs_we),
    .d2h_ext_base_regs_re(d2h_ext_base_regs_re),
    .d2h_ext_base_regs_addr(d2h_ext_base_regs_addr),
    .d2r_l2_r16_child_cmd_valid(d2r_l2_r16_child_cmd_valid),
    .d2r_l2_r16_child_cmd_data(d2r_l2_r16_child_cmd_data),
    .d2s_l2_s8_child_cmd_valid(d2s_l2_s8_child_cmd_valid),
    .d2s_l2_s8_child_cmd_data(d2s_l2_s8_child_cmd_data),
    .d2h_l2_dflt_child_w(d2h_l2_dflt_child_w),
    .d2h_l2_dflt_child_we(d2h_l2_dflt_child_we),
    .d2h_l2_dflt_child_re(d2h_l2_dflt_child_re),
    .d2h_l2_dflt_child_addr(d2h_l2_dflt_child_addr),
    .d2s_singleton_rf_s8_cmd_valid(d2s_singleton_rf_s8_cmd_valid),
    .d2s_singleton_rf_s8_cmd_data(d2s_singleton_rf_s8_cmd_data),
    .d2r_singleton_rf_r16_cmd_valid(d2r_singleton_rf_r16_cmd_valid),
    .d2r_singleton_rf_r16_cmd_data(d2r_singleton_rf_r16_cmd_data),
    .d2h_singleton_rf_dflt_w(d2h_singleton_rf_dflt_w),
    .d2h_singleton_rf_dflt_we(d2h_singleton_rf_dflt_we),
    .d2h_singleton_rf_dflt_re(d2h_singleton_rf_dflt_re),
    .d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_w(d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_w(d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we(d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_we),
    .d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re(d2h_rf_lvl2_0_rf_lvl1_0_reg_dflt_re),
    .d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_w(d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_w(d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we(d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_we),
    .d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re(d2h_rf_lvl2_0_rf_lvl1_1_reg_dflt_re),
    .d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_w(d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_w(d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we(d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_we),
    .d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re(d2h_rf_lvl2_0_rf_lvl1_2_reg_dflt_re),
    .d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_w(d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_w(d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we(d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_we),
    .d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re(d2h_rf_lvl2_0_rf_lvl1_3_reg_dflt_re),
    .d2h_rf_lvl2_0_rf_lvl1_reg_l1_w(d2h_rf_lvl2_0_rf_lvl1_reg_l1_w),
    .d2h_rf_lvl2_0_rf_lvl1_reg_l1_we(d2h_rf_lvl2_0_rf_lvl1_reg_l1_we),
    .d2h_rf_lvl2_0_rf_lvl1_reg_l1_re(d2h_rf_lvl2_0_rf_lvl1_reg_l1_re),
    .d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr(d2h_rf_lvl2_0_rf_lvl1_reg_l1_addr),
    .d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_w(d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_w(d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we(d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_we),
    .d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re(d2h_rf_lvl2_1_rf_lvl1_0_reg_dflt_re),
    .d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_w(d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_w(d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we(d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_we),
    .d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re(d2h_rf_lvl2_1_rf_lvl1_1_reg_dflt_re),
    .d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_w(d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_w(d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we(d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_we),
    .d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re(d2h_rf_lvl2_1_rf_lvl1_2_reg_dflt_re),
    .d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_w(d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_lsb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_w(d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_msb_field_w),
    .d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we(d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_we),
    .d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re(d2h_rf_lvl2_1_rf_lvl1_3_reg_dflt_re),
    .d2h_rf_lvl2_1_rf_lvl1_reg_l1_w(d2h_rf_lvl2_1_rf_lvl1_reg_l1_w),
    .d2h_rf_lvl2_1_rf_lvl1_reg_l1_we(d2h_rf_lvl2_1_rf_lvl1_reg_l1_we),
    .d2h_rf_lvl2_1_rf_lvl1_reg_l1_re(d2h_rf_lvl2_1_rf_lvl1_reg_l1_re),
    .d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr(d2h_rf_lvl2_1_rf_lvl1_reg_l1_addr),
    .d2h_rf_lvl2_rf_lvl1_reg_l2_lsb_field_w(d2h_rf_lvl2_rf_lvl1_reg_l2_lsb_field_w),
    .d2h_rf_lvl2_rf_lvl1_reg_l2_msb_field_w(d2h_rf_lvl2_rf_lvl1_reg_l2_msb_field_w),
    .d2h_rf_lvl2_rf_lvl1_reg_l2_we(d2h_rf_lvl2_rf_lvl1_reg_l2_we),
    .d2h_rf_lvl2_rf_lvl1_reg_l2_re(d2h_rf_lvl2_rf_lvl1_reg_l2_re),
    .d2h_rf_lvl2_rf_lvl1_reg_l2_addr(d2h_rf_lvl2_rf_lvl1_reg_l2_addr) );
    
  base_map_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_base_regs_config_regs_0_w(d2l_base_regs_config_regs_0_w),
    .d2l_base_regs_config_regs_0_we(d2l_base_regs_config_regs_0_we),
    .d2l_base_regs_config_regs_0_re(d2l_base_regs_config_regs_0_re),
    .d2l_base_regs_config_regs_1_w(d2l_base_regs_config_regs_1_w),
    .d2l_base_regs_config_regs_1_we(d2l_base_regs_config_regs_1_we),
    .d2l_base_regs_config_regs_1_re(d2l_base_regs_config_regs_1_re),
    .d2l_base_regs_config_regs_2_w(d2l_base_regs_config_regs_2_w),
    .d2l_base_regs_config_regs_2_we(d2l_base_regs_config_regs_2_we),
    .d2l_base_regs_config_regs_2_re(d2l_base_regs_config_regs_2_re),
    .d2l_base_regs_config_regs_3_w(d2l_base_regs_config_regs_3_w),
    .d2l_base_regs_config_regs_3_we(d2l_base_regs_config_regs_3_we),
    .d2l_base_regs_config_regs_3_re(d2l_base_regs_config_regs_3_re),
    .d2l_base_regs_config_regs_4_w(d2l_base_regs_config_regs_4_w),
    .d2l_base_regs_config_regs_4_we(d2l_base_regs_config_regs_4_we),
    .d2l_base_regs_config_regs_4_re(d2l_base_regs_config_regs_4_re),
    .d2l_base_regs_config_regs_5_w(d2l_base_regs_config_regs_5_w),
    .d2l_base_regs_config_regs_5_we(d2l_base_regs_config_regs_5_we),
    .d2l_base_regs_config_regs_5_re(d2l_base_regs_config_regs_5_re),
    .d2l_base_regs_config_regs_6_w(d2l_base_regs_config_regs_6_w),
    .d2l_base_regs_config_regs_6_we(d2l_base_regs_config_regs_6_we),
    .d2l_base_regs_config_regs_6_re(d2l_base_regs_config_regs_6_re),
    .d2l_base_regs_config_regs_7_w(d2l_base_regs_config_regs_7_w),
    .d2l_base_regs_config_regs_7_we(d2l_base_regs_config_regs_7_we),
    .d2l_base_regs_config_regs_7_re(d2l_base_regs_config_regs_7_re),
    .d2l_base_regs_state_regs_0_w(d2l_base_regs_state_regs_0_w),
    .d2l_base_regs_state_regs_0_we(d2l_base_regs_state_regs_0_we),
    .d2l_base_regs_state_regs_0_re(d2l_base_regs_state_regs_0_re),
    .d2l_base_regs_state_regs_1_w(d2l_base_regs_state_regs_1_w),
    .d2l_base_regs_state_regs_1_we(d2l_base_regs_state_regs_1_we),
    .d2l_base_regs_state_regs_1_re(d2l_base_regs_state_regs_1_re),
    .d2l_base_regs_state_regs_2_w(d2l_base_regs_state_regs_2_w),
    .d2l_base_regs_state_regs_2_we(d2l_base_regs_state_regs_2_we),
    .d2l_base_regs_state_regs_2_re(d2l_base_regs_state_regs_2_re),
    .d2l_base_regs_state_regs_3_w(d2l_base_regs_state_regs_3_w),
    .d2l_base_regs_state_regs_3_we(d2l_base_regs_state_regs_3_we),
    .d2l_base_regs_state_regs_3_re(d2l_base_regs_state_regs_3_re),
    .d2l_base_regs_state_regs_4_w(d2l_base_regs_state_regs_4_w),
    .d2l_base_regs_state_regs_4_we(d2l_base_regs_state_regs_4_we),
    .d2l_base_regs_state_regs_4_re(d2l_base_regs_state_regs_4_re),
    .d2l_base_regs_state_regs_5_w(d2l_base_regs_state_regs_5_w),
    .d2l_base_regs_state_regs_5_we(d2l_base_regs_state_regs_5_we),
    .d2l_base_regs_state_regs_5_re(d2l_base_regs_state_regs_5_re),
    .d2l_base_regs_state_regs_6_w(d2l_base_regs_state_regs_6_w),
    .d2l_base_regs_state_regs_6_we(d2l_base_regs_state_regs_6_we),
    .d2l_base_regs_state_regs_6_re(d2l_base_regs_state_regs_6_re),
    .d2l_base_regs_state_regs_7_w(d2l_base_regs_state_regs_7_w),
    .d2l_base_regs_state_regs_7_we(d2l_base_regs_state_regs_7_we),
    .d2l_base_regs_state_regs_7_re(d2l_base_regs_state_regs_7_re),
    .h2l_base_regs_state_regs_0_lsb_field_w(h2l_base_regs_state_regs_0_lsb_field_w),
    .h2l_base_regs_state_regs_1_lsb_field_w(h2l_base_regs_state_regs_1_lsb_field_w),
    .h2l_base_regs_state_regs_2_lsb_field_w(h2l_base_regs_state_regs_2_lsb_field_w),
    .h2l_base_regs_state_regs_3_lsb_field_w(h2l_base_regs_state_regs_3_lsb_field_w),
    .h2l_base_regs_state_regs_4_lsb_field_w(h2l_base_regs_state_regs_4_lsb_field_w),
    .h2l_base_regs_state_regs_5_lsb_field_w(h2l_base_regs_state_regs_5_lsb_field_w),
    .h2l_base_regs_state_regs_6_lsb_field_w(h2l_base_regs_state_regs_6_lsb_field_w),
    .h2l_base_regs_state_regs_7_lsb_field_w(h2l_base_regs_state_regs_7_lsb_field_w),
    .l2d_base_regs_config_regs_0_r(l2d_base_regs_config_regs_0_r),
    .l2d_base_regs_config_regs_1_r(l2d_base_regs_config_regs_1_r),
    .l2d_base_regs_config_regs_2_r(l2d_base_regs_config_regs_2_r),
    .l2d_base_regs_config_regs_3_r(l2d_base_regs_config_regs_3_r),
    .l2d_base_regs_config_regs_4_r(l2d_base_regs_config_regs_4_r),
    .l2d_base_regs_config_regs_5_r(l2d_base_regs_config_regs_5_r),
    .l2d_base_regs_config_regs_6_r(l2d_base_regs_config_regs_6_r),
    .l2d_base_regs_config_regs_7_r(l2d_base_regs_config_regs_7_r),
    .l2d_base_regs_state_regs_0_r(l2d_base_regs_state_regs_0_r),
    .l2d_base_regs_state_regs_1_r(l2d_base_regs_state_regs_1_r),
    .l2d_base_regs_state_regs_2_r(l2d_base_regs_state_regs_2_r),
    .l2d_base_regs_state_regs_3_r(l2d_base_regs_state_regs_3_r),
    .l2d_base_regs_state_regs_4_r(l2d_base_regs_state_regs_4_r),
    .l2d_base_regs_state_regs_5_r(l2d_base_regs_state_regs_5_r),
    .l2d_base_regs_state_regs_6_r(l2d_base_regs_state_regs_6_r),
    .l2d_base_regs_state_regs_7_r(l2d_base_regs_state_regs_7_r),
    .l2h_base_regs_config_regs_0_lsb_field_r(l2h_base_regs_config_regs_0_lsb_field_r),
    .l2h_base_regs_config_regs_0_msb_field_r(l2h_base_regs_config_regs_0_msb_field_r),
    .l2h_base_regs_config_regs_1_lsb_field_r(l2h_base_regs_config_regs_1_lsb_field_r),
    .l2h_base_regs_config_regs_1_msb_field_r(l2h_base_regs_config_regs_1_msb_field_r),
    .l2h_base_regs_config_regs_2_lsb_field_r(l2h_base_regs_config_regs_2_lsb_field_r),
    .l2h_base_regs_config_regs_2_msb_field_r(l2h_base_regs_config_regs_2_msb_field_r),
    .l2h_base_regs_config_regs_3_lsb_field_r(l2h_base_regs_config_regs_3_lsb_field_r),
    .l2h_base_regs_config_regs_3_msb_field_r(l2h_base_regs_config_regs_3_msb_field_r),
    .l2h_base_regs_config_regs_4_lsb_field_r(l2h_base_regs_config_regs_4_lsb_field_r),
    .l2h_base_regs_config_regs_4_msb_field_r(l2h_base_regs_config_regs_4_msb_field_r),
    .l2h_base_regs_config_regs_5_lsb_field_r(l2h_base_regs_config_regs_5_lsb_field_r),
    .l2h_base_regs_config_regs_5_msb_field_r(l2h_base_regs_config_regs_5_msb_field_r),
    .l2h_base_regs_config_regs_6_lsb_field_r(l2h_base_regs_config_regs_6_lsb_field_r),
    .l2h_base_regs_config_regs_6_msb_field_r(l2h_base_regs_config_regs_6_msb_field_r),
    .l2h_base_regs_config_regs_7_lsb_field_r(l2h_base_regs_config_regs_7_lsb_field_r),
    .l2h_base_regs_config_regs_7_msb_field_r(l2h_base_regs_config_regs_7_msb_field_r) );
    
endmodule

//
//---------- module base_map_l2_r16_child_jrdl_logic
//
module base_map_l2_r16_child_jrdl_logic
(
  gclk,
  reset,
  d2l_l2_r16_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_base_regs_state_regs_7_re,
  h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_r16_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_base_regs_state_regs_7_r,
  l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  input    d2l_l2_r16_child_base_regs_config_regs_0_we;
  input    d2l_l2_r16_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  input    d2l_l2_r16_child_base_regs_config_regs_1_we;
  input    d2l_l2_r16_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  input    d2l_l2_r16_child_base_regs_config_regs_2_we;
  input    d2l_l2_r16_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  input    d2l_l2_r16_child_base_regs_config_regs_3_we;
  input    d2l_l2_r16_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  input    d2l_l2_r16_child_base_regs_config_regs_4_we;
  input    d2l_l2_r16_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  input    d2l_l2_r16_child_base_regs_config_regs_5_we;
  input    d2l_l2_r16_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  input    d2l_l2_r16_child_base_regs_config_regs_6_we;
  input    d2l_l2_r16_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  input    d2l_l2_r16_child_base_regs_config_regs_7_we;
  input    d2l_l2_r16_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  input    d2l_l2_r16_child_base_regs_state_regs_0_we;
  input    d2l_l2_r16_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  input    d2l_l2_r16_child_base_regs_state_regs_1_we;
  input    d2l_l2_r16_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  input    d2l_l2_r16_child_base_regs_state_regs_2_we;
  input    d2l_l2_r16_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  input    d2l_l2_r16_child_base_regs_state_regs_3_we;
  input    d2l_l2_r16_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  input    d2l_l2_r16_child_base_regs_state_regs_4_we;
  input    d2l_l2_r16_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  input    d2l_l2_r16_child_base_regs_state_regs_5_we;
  input    d2l_l2_r16_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  input    d2l_l2_r16_child_base_regs_state_regs_6_we;
  input    d2l_l2_r16_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  input    d2l_l2_r16_child_base_regs_state_regs_7_we;
  input    d2l_l2_r16_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_0_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_0_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_1_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_1_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_2_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_2_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_3_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_3_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_4_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_4_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_5_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_5_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_6_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_6_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_base_regs_config_regs_7_msb_field;
  reg   [15:0] reg_l2_r16_child_base_regs_config_regs_7_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_0_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_1_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_2_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_3_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_4_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_5_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_6_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  reg   [15:0] rg_l2_r16_child_base_regs_state_regs_7_lsb_field;
  reg   [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_3_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_4_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_4_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_0_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_7_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_7_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_5_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_3_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_3_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_1_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_4_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_6_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_6_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_7_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_0_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_0_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_7
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_7_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_6
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_6_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_0
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_0_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_0_msb_field_next = rg_l2_r16_child_base_regs_config_regs_0_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r = rg_l2_r16_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_0_we) reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_0_we) reg_l2_r16_child_base_regs_config_regs_0_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_0
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_5
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_5_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_4
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_4_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_2
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_2_msb_field_next = rg_l2_r16_child_base_regs_config_regs_2_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r = rg_l2_r16_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_2_we) reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_2_we) reg_l2_r16_child_base_regs_config_regs_2_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_2
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_3
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_3_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_1
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_1_msb_field_next = rg_l2_r16_child_base_regs_config_regs_1_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r = rg_l2_r16_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_1_we) reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_1_we) reg_l2_r16_child_base_regs_config_regs_1_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_1
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_2
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_2_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_4
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_4_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_4_msb_field_next = rg_l2_r16_child_base_regs_config_regs_4_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r = rg_l2_r16_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_4_we) reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_4_we) reg_l2_r16_child_base_regs_config_regs_4_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_4
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_1
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_1_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_3
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_3_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_3_msb_field_next = rg_l2_r16_child_base_regs_config_regs_3_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r = rg_l2_r16_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_3_we) reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_3_we) reg_l2_r16_child_base_regs_config_regs_3_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_3
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_0
  always @ (*) begin
    rg_l2_r16_child_base_regs_state_regs_0_lsb_field =  h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_6
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_6_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_6_msb_field_next = rg_l2_r16_child_base_regs_config_regs_6_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r = rg_l2_r16_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_6_we) reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_6_we) reg_l2_r16_child_base_regs_config_regs_6_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_6
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_5
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_5_msb_field_next = rg_l2_r16_child_base_regs_config_regs_5_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r = rg_l2_r16_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_5_we) reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_5_we) reg_l2_r16_child_base_regs_config_regs_5_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_5
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_5_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_5_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_2_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_7
  always @ (*) begin
    reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next = rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r = rg_l2_r16_child_base_regs_config_regs_7_lsb_field;
    reg_l2_r16_child_base_regs_config_regs_7_msb_field_next = rg_l2_r16_child_base_regs_config_regs_7_msb_field;
    l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r = rg_l2_r16_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_r16_child_base_regs_config_regs_7_we) reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_r16_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_r16_child_base_regs_config_regs_7_we) reg_l2_r16_child_base_regs_config_regs_7_msb_field_next = d2l_l2_r16_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_base_regs_config_regs_7
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_r16_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_r16_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_r16_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_2_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_2_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_config_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_config_regs_1_r [15:0]  = rg_l2_r16_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_r16_child_base_regs_config_regs_1_r [31:16]  = rg_l2_r16_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_base_regs_state_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_r16_child_base_regs_state_regs_6_r [15:0]  = rg_l2_r16_child_base_regs_state_regs_6_lsb_field;
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_jrdl_decode
//
module base_map_l2_r16_child_jrdl_decode
(
  uclk,
  reset,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,
  l2d_l2_r16_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_base_regs_state_regs_7_r,
  h2d_l2_r16_child_ext_base_regs_r,
  h2d_l2_r16_child_ext_base_regs_ack,
  h2d_l2_r16_child_ext_base_regs_nack,
  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data,

  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data,
  gclk_enable_2,
  d2l_l2_r16_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_base_regs_state_regs_7_re,
  d2h_l2_r16_child_ext_base_regs_w,
  d2h_l2_r16_child_ext_base_regs_we,
  d2h_l2_r16_child_ext_base_regs_re,
  d2h_l2_r16_child_ext_base_regs_addr,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data );

  //------- inputs
  input    uclk;
  input    reset;
  input    d2r_l2_r16_child_cmd_valid;
  input     [15:0] d2r_l2_r16_child_cmd_data;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_r16_child_ext_base_regs_r;
  input    h2d_l2_r16_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_ext_base_regs_nack;
  input    s2d_l2_r16_child_l3_child_res_valid;
  input     [7:0] s2d_l2_r16_child_l3_child_res_data;

  //------- outputs
  output    r2d_l2_r16_child_res_valid;
  output     [15:0] r2d_l2_r16_child_res_data;
  output    gclk_enable_2;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  output    d2l_l2_r16_child_base_regs_config_regs_0_we;
  output    d2l_l2_r16_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  output    d2l_l2_r16_child_base_regs_config_regs_1_we;
  output    d2l_l2_r16_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  output    d2l_l2_r16_child_base_regs_config_regs_2_we;
  output    d2l_l2_r16_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  output    d2l_l2_r16_child_base_regs_config_regs_3_we;
  output    d2l_l2_r16_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  output    d2l_l2_r16_child_base_regs_config_regs_4_we;
  output    d2l_l2_r16_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  output    d2l_l2_r16_child_base_regs_config_regs_5_we;
  output    d2l_l2_r16_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  output    d2l_l2_r16_child_base_regs_config_regs_6_we;
  output    d2l_l2_r16_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  output    d2l_l2_r16_child_base_regs_config_regs_7_we;
  output    d2l_l2_r16_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  output    d2l_l2_r16_child_base_regs_state_regs_0_we;
  output    d2l_l2_r16_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  output    d2l_l2_r16_child_base_regs_state_regs_1_we;
  output    d2l_l2_r16_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  output    d2l_l2_r16_child_base_regs_state_regs_2_we;
  output    d2l_l2_r16_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  output    d2l_l2_r16_child_base_regs_state_regs_3_we;
  output    d2l_l2_r16_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  output    d2l_l2_r16_child_base_regs_state_regs_4_we;
  output    d2l_l2_r16_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  output    d2l_l2_r16_child_base_regs_state_regs_5_we;
  output    d2l_l2_r16_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  output    d2l_l2_r16_child_base_regs_state_regs_6_we;
  output    d2l_l2_r16_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  output    d2l_l2_r16_child_base_regs_state_regs_7_we;
  output    d2l_l2_r16_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_r16_child_ext_base_regs_w;
  output    d2h_l2_r16_child_ext_base_regs_we;
  output    d2h_l2_r16_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_ext_base_regs_addr;
  output    d2s_l2_r16_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_r16_child_l3_child_cmd_data;


  //------- wire defines
  wire   [31:0] h2d_l2_r16_child_ext_base_regs_r_ex;
  wire  h2d_l2_r16_child_ext_base_regs_ack_ex;
  wire  h2d_l2_r16_child_ext_base_regs_nack_ex;
  wire   [31:0] h2d_l2_r16_child_l3_child_r_ex;
  wire  d2s_l2_r16_child_l3_child_cmd_valid;
  wire   [7:0] d2s_l2_r16_child_l3_child_cmd_data;
  wire  s8_l2_r16_child_l3_child_resValid_dly0;
  wire   [7:0] s8_l2_r16_child_l3_child_resData_dly0;
  wire   [39:0] block_base_address;
  wire  r2d_l2_r16_child_res_valid;
  wire   [15:0] r2d_l2_r16_child_res_data;
  wire  r16_cmdValid_dly0;
  wire   [15:0] r16_cmdData_dly0;
  wire   [13:2] pio_dec_address;
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_0_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_0_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_1_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_1_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_2_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_2_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_3_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_3_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_4_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_4_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_5_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_5_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_6_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_6_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  reg  d2l_l2_r16_child_base_regs_config_regs_7_we;
  reg  d2l_l2_r16_child_base_regs_config_regs_7_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_0_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_0_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_1_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_1_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_2_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_2_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_3_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_3_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_4_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_4_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_5_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_5_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_6_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_6_re;
  reg   [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  reg  d2l_l2_r16_child_base_regs_state_regs_7_we;
  reg  d2l_l2_r16_child_base_regs_state_regs_7_re;
  reg   [31:0] d2h_l2_r16_child_ext_base_regs_w_ex;
  reg  d2h_l2_r16_child_ext_base_regs_we_ex;
  reg  d2h_l2_r16_child_ext_base_regs_re_ex;
  reg   [31:0] d2h_l2_r16_child_ext_base_regs_w_next;
  reg  d2h_l2_r16_child_ext_base_regs_we_next;
  reg  d2h_l2_r16_child_ext_base_regs_re_next;
  reg   [8:2] d2h_l2_r16_child_ext_base_regs_addr_ex;
  reg   [8:2] d2h_l2_r16_child_ext_base_regs_addr_next;
  reg   [31:0] d2h_l2_r16_child_l3_child_w_ex;
  reg  d2h_l2_r16_child_l3_child_we_ex;
  reg  d2h_l2_r16_child_l3_child_re_ex;
  reg   [31:0] d2h_l2_r16_child_l3_child_w_next;
  reg  d2h_l2_r16_child_l3_child_we_next;
  reg  d2h_l2_r16_child_l3_child_re_next;
  reg   [11:2] d2h_l2_r16_child_l3_child_addr_ex;
  reg   [11:2] d2h_l2_r16_child_l3_child_addr_next;
  reg  h2d_l2_r16_child_l3_child_ack_ex;
  reg  h2d_l2_r16_child_l3_child_nack_ex;
  reg   [2:0] s8_l2_r16_child_l3_child_state;
  reg   [2:0] s8_l2_r16_child_l3_child_state_next;
  reg  s8_l2_r16_child_l3_child_cmdValid_dly0;
  reg   [7:0] s8_l2_r16_child_l3_child_cmdData_dly0;
  reg  s8_l2_r16_child_l3_child_cmdValid_dly1;
  reg   [7:0] s8_l2_r16_child_l3_child_cmdData_dly1;
  reg  s8_l2_r16_child_l3_child_resValid_dly1;
  reg   [7:0] s8_l2_r16_child_l3_child_resData_dly1;
  reg   [31:0] s8_l2_r16_child_l3_child_rdata_accum;
  reg   [31:0] s8_l2_r16_child_l3_child_rdata_accum_next;
  reg  h2d_l2_r16_child_l3_child_nack_early;
  reg  h2d_l2_r16_child_l3_child_nack_early_next;
  reg  s8_l2_r16_child_l3_child_addr_cnt;
  reg  s8_l2_r16_child_l3_child_addr_cnt_next;
  reg   [1:0] s8_l2_r16_child_l3_child_data_cnt;
  reg   [1:0] s8_l2_r16_child_l3_child_data_cnt_next;
  reg   [3:0] r16_state;
  reg   [3:0] r16_state_next;
  reg  r16_out_fifo_advance;
  reg   [15:0] r16_out_fifo_data_dly0;
  reg   [15:0] r16_out_fifo_data_dly1;
  reg   [15:0] r16_out_fifo_data_dly2;
  reg   [15:0] r16_out_fifo_data_dly3;
  reg   [15:0] r16_out_fifo_data_dly4;
  reg  r16_cmdValid_dly1;
  reg   [15:0] r16_cmdData_dly1;
  reg  r16_resValid_dly0;
  reg   [15:0] r16_resData_dly0;
  reg  r16_resValid_dly1;
  reg   [15:0] r16_resData_dly1;
  reg   [13:2] r16_addr_accum;
  reg   [13:2] r16_addr_accum_next;
  reg   [31:0] r16_wdata_accum;
  reg   [31:0] r16_wdata_accum_next;
  reg  r16_wr_state_capture;
  reg  r16_wr_state_capture_next;
  reg   [31:0] r16_rdata_capture;
  reg   [31:0] r16_rdata_capture_next;
  reg   [1:0] r16_addr_cnt;
  reg   [1:0] r16_addr_cnt_next;
  reg   [1:0] r16_addr_cnt_capture;
  reg   [1:0] r16_addr_cnt_capture_next;
  reg  r16_not_mine;
  reg  r16_not_mine_next;
  reg  r16_data_cnt;
  reg  r16_data_cnt_next;
  reg  r16_pio_dec_read;
  reg  r16_pio_dec_write;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [13:2] pio_dec_address_d1;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_r16_child_ext_base_regs_we = d2h_l2_r16_child_ext_base_regs_we_ex;
  assign  d2h_l2_r16_child_ext_base_regs_w = d2h_l2_r16_child_ext_base_regs_w_ex;
  assign  d2h_l2_r16_child_ext_base_regs_re = d2h_l2_r16_child_ext_base_regs_re_ex;
  assign  h2d_l2_r16_child_ext_base_regs_r_ex = h2d_l2_r16_child_ext_base_regs_r;
  assign  h2d_l2_r16_child_ext_base_regs_ack_ex = h2d_l2_r16_child_ext_base_regs_ack;
  assign  h2d_l2_r16_child_ext_base_regs_nack_ex = h2d_l2_r16_child_ext_base_regs_nack;
  assign  d2h_l2_r16_child_ext_base_regs_addr = d2h_l2_r16_child_ext_base_regs_addr_ex;
  assign  d2s_l2_r16_child_l3_child_cmd_valid = s8_l2_r16_child_l3_child_cmdValid_dly1;
  assign  d2s_l2_r16_child_l3_child_cmd_data = s8_l2_r16_child_l3_child_cmdData_dly1;
  assign  s8_l2_r16_child_l3_child_resValid_dly0 = s2d_l2_r16_child_l3_child_res_valid;
  assign  s8_l2_r16_child_l3_child_resData_dly0 = s2d_l2_r16_child_l3_child_res_data;
  assign  h2d_l2_r16_child_l3_child_r_ex = s8_l2_r16_child_l3_child_rdata_accum;
  assign  block_base_address = 40'h20000;
  assign  r16_cmdValid_dly0 = d2r_l2_r16_child_cmd_valid;
  assign  r16_cmdData_dly0 = d2r_l2_r16_child_cmd_data;
  assign  r2d_l2_r16_child_res_valid = r16_resValid_dly1;
  assign  r2d_l2_r16_child_res_data = r16_resData_dly1;
  assign  pio_dec_address = r16_addr_accum;
  assign  pio_dec_write_data = r16_wdata_accum;
  assign  gclk_enable_2 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = r16_pio_dec_read & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = r16_pio_dec_write & pio_dec_write_cgate_dly6;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_address_d1 <= #1   pio_dec_address;
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for external i/f
  always @ (posedge uclk) begin
    if (reset) begin
      d2h_l2_r16_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_r16_child_ext_base_regs_re_ex <= #1  1'b0;
      d2h_l2_r16_child_l3_child_we_ex <= #1  1'b0;
      d2h_l2_r16_child_l3_child_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_r16_child_ext_base_regs_we_ex <= #1  d2h_l2_r16_child_ext_base_regs_we_next & ~h2d_l2_r16_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_ext_base_regs_nack_ex;
      d2h_l2_r16_child_ext_base_regs_re_ex <= #1  d2h_l2_r16_child_ext_base_regs_re_next & ~h2d_l2_r16_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_ext_base_regs_nack_ex;
      d2h_l2_r16_child_l3_child_we_ex <= #1  d2h_l2_r16_child_l3_child_we_next & ~h2d_l2_r16_child_l3_child_ack_ex & ~h2d_l2_r16_child_l3_child_nack_ex;
      d2h_l2_r16_child_l3_child_re_ex <= #1  d2h_l2_r16_child_l3_child_re_next & ~h2d_l2_r16_child_l3_child_ack_ex & ~h2d_l2_r16_child_l3_child_nack_ex;
    end
    d2h_l2_r16_child_ext_base_regs_w_ex <= #1  d2h_l2_r16_child_ext_base_regs_w_next;
    d2h_l2_r16_child_ext_base_regs_addr_ex <= #1  d2h_l2_r16_child_ext_base_regs_addr_next;
    d2h_l2_r16_child_l3_child_w_ex <= #1  d2h_l2_r16_child_l3_child_w_next;
    d2h_l2_r16_child_l3_child_addr_ex <= #1  d2h_l2_r16_child_l3_child_addr_next;
  end
  
  //------- combinatorial assigns for ring16 i/f
  always @ (*) begin
    r16_state_next = r16_state;
    r16_resValid_dly0 =  1'b0;
    r16_resData_dly0 =  16'b0;
    r16_pio_dec_write =  1'b0;
    r16_pio_dec_read =  1'b0;
    r16_wr_state_capture_next = r16_wr_state_capture;
    r16_addr_cnt_capture_next = r16_addr_cnt_capture;
    r16_addr_accum_next = r16_addr_accum;
    r16_not_mine_next =  1'b0;
    r16_wdata_accum_next = r16_wdata_accum;
    r16_rdata_capture_next = r16_rdata_capture;
    r16_addr_cnt_next = 2'b0;
    r16_data_cnt_next = 1'b0;
    r16_out_fifo_advance =  1'b0;
    r16_out_fifo_data_dly0 = r16_cmdData_dly1;
    case (r16_state)
      4'h0: begin // IDLE
          r16_wr_state_capture_next = 1'b0;
          r16_addr_accum_next = 12'b0;
          r16_wdata_accum_next = 32'b0;
          if (r16_cmdValid_dly1) begin
            r16_out_fifo_advance =  1'b1;
            r16_wr_state_capture_next = r16_cmdData_dly1[7];
            r16_addr_cnt_capture_next = r16_cmdData_dly1 [5:4] ;
            if (r16_cmdData_dly1[15] | r16_cmdData_dly1[14]) begin
              if (~r16_wr_state_capture_next) r16_state_next = 4'h7;
              else r16_state_next = 4'h8;
            end
            else if (r16_addr_cnt_capture_next > 2'd0) r16_state_next = 4'h1;
            else if (r16_wr_state_capture_next) r16_state_next = 4'h2;
            else r16_state_next = 4'h3;
          end
        end
      4'h1: begin // CMD_ADDR
          r16_addr_cnt_next = r16_addr_cnt;
          r16_not_mine_next = r16_not_mine;
          if (r16_cmdValid_dly1) begin
            r16_out_fifo_advance =  1'b1;
            r16_addr_cnt_next = r16_addr_cnt + 2'b1;
            if (r16_addr_cnt == 2'd0) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [15:12]  != block_base_address [17:14] );
              r16_addr_accum_next [13:2]  = r16_cmdData_dly1 [11:0] ;
            end
            else if (r16_addr_cnt == 2'd1) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [15:0]  != block_base_address [33:18] );
            end
            else if (r16_addr_cnt == 2'd2) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [5:0]  != block_base_address [39:34] );
            end
            if (r16_addr_cnt_next == r16_addr_cnt_capture) begin
              if (r16_not_mine_next) begin
                r16_addr_cnt_next = 2'b0;
                if (r16_wr_state_capture_next) r16_state_next = 4'h5;
                else r16_state_next = 4'h6;
              end
              else if (r16_wr_state_capture) r16_state_next = 4'h2;
              else r16_state_next = 4'h3;
            end
          end
        end
      4'h2: begin // CMD_DATA
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            if (r16_data_cnt == 1'd0)
              r16_wdata_accum_next [15:0]  = r16_cmdData_dly1;
            else if (r16_data_cnt == 1'd1)
              r16_wdata_accum_next [31:16]  = r16_cmdData_dly1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h3;
          end
        end
      4'h3: begin  // RES_WAIT
          r16_pio_dec_write = r16_wr_state_capture;
          r16_pio_dec_read = ~r16_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            r16_resValid_dly0 =  1'b1;
            r16_rdata_capture_next = dec_pio_read_data;
            r16_resData_dly0[15] = dec_pio_nack;
            r16_resData_dly0[14] = ~dec_pio_nack;
            r16_resData_dly0[7] = r16_wr_state_capture;
            if (~r16_wr_state_capture) r16_state_next = 4'h4;
            else r16_state_next = 4'h0;
          end
        end
      4'h4: begin  // RES_READ
          r16_resValid_dly0 =  1'b1;
          r16_data_cnt_next = r16_data_cnt + 1'b1;
          if (r16_data_cnt == 1'd0)
            r16_resData_dly0 = r16_rdata_capture [15:0] ;
          else if (r16_data_cnt == 1'd1)
            r16_resData_dly0 = r16_rdata_capture [31:16] ;
          if (r16_data_cnt == 1'b1) r16_state_next = 4'h0;
        end
      4'h5: begin // CMD_BYPASS
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            r16_out_fifo_advance =  1'b1;
            r16_resValid_dly0 =  1'b1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h6;
          end
          if (r16_addr_cnt_capture == 2'd0)
            r16_resData_dly0 = r16_out_fifo_data_dly1;
          else if (r16_addr_cnt_capture == 2'd1)
            r16_resData_dly0 = r16_out_fifo_data_dly2;
          else if (r16_addr_cnt_capture == 2'd2)
            r16_resData_dly0 = r16_out_fifo_data_dly3;
        end
      4'h6: begin  // CMD_FLUSH
          r16_out_fifo_advance =  1'b1;
          r16_addr_cnt_next = r16_addr_cnt + 2'b1;
          if (r16_addr_cnt == r16_addr_cnt_capture) r16_state_next = 4'h0;
          r16_resValid_dly0 =  1'b1;
          if (r16_addr_cnt_capture == 2'd0)
            r16_resData_dly0 = r16_out_fifo_data_dly1;
          else if (r16_addr_cnt_capture == 2'd1)
            r16_resData_dly0 = r16_out_fifo_data_dly2;
          else if (r16_addr_cnt_capture == 2'd2)
            r16_resData_dly0 = r16_out_fifo_data_dly3;
        end
      4'h7: begin // RESPONSE_BYPASS
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            r16_out_fifo_advance =  1'b1;
            r16_resValid_dly0 =  1'b1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h8;
          end
          r16_resData_dly0 = r16_out_fifo_data_dly1;
        end
      4'h8: begin  // RESPONSE_FLUSH
          r16_out_fifo_advance =  1'b1;
          r16_state_next = 4'h0;
          r16_resValid_dly0 =  1'b1;
          r16_resData_dly0 = r16_out_fifo_data_dly1;
        end
      default:
        r16_state_next = 4'h0;
    endcase
  end
  
  //------- reg assigns for ring16 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      r16_state <= #1  4'b0;
      r16_out_fifo_data_dly1 <= #1  16'b0;
      r16_out_fifo_data_dly2 <= #1  16'b0;
      r16_out_fifo_data_dly3 <= #1  16'b0;
      r16_out_fifo_data_dly4 <= #1  16'b0;
      r16_cmdValid_dly1 <= #1  1'b0;
      r16_cmdData_dly1 <= #1  16'b0;
      r16_resValid_dly1 <= #1  1'b0;
      r16_resData_dly1 <= #1  16'b0;
      r16_addr_cnt <= #1  2'b0;
      r16_not_mine <= #1  1'b0;
      r16_data_cnt <= #1  1'b0;
    end
    else begin
      r16_state <= #1  r16_state_next;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly1 <= #1  r16_out_fifo_data_dly0;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly2 <= #1  r16_out_fifo_data_dly1;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly3 <= #1  r16_out_fifo_data_dly2;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly4 <= #1  r16_out_fifo_data_dly3;
      r16_cmdValid_dly1 <= #1  r16_cmdValid_dly0;
      r16_cmdData_dly1 <= #1  r16_cmdData_dly0;
      r16_resValid_dly1 <= #1  r16_resValid_dly0;
      r16_resData_dly1 <= #1  r16_resData_dly0;
      r16_addr_accum <= #1  r16_addr_accum_next;
      r16_wdata_accum <= #1  r16_wdata_accum_next;
      r16_wr_state_capture <= #1  r16_wr_state_capture_next;
      r16_rdata_capture <= #1  r16_rdata_capture_next;
      r16_addr_cnt <= #1  r16_addr_cnt_next;
      r16_addr_cnt_capture <= #1  r16_addr_cnt_capture_next;
      r16_not_mine <= #1  r16_not_mine_next;
      r16_data_cnt <= #1  r16_data_cnt_next;
    end
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 r16_pio_dec_read;
      pio_dec_write_cgate_dly1 <= #1 r16_pio_dec_write;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child serial8 i/f
  always @ (*) begin
    s8_l2_r16_child_l3_child_state_next = s8_l2_r16_child_l3_child_state;
    s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b0;
    s8_l2_r16_child_l3_child_cmdData_dly0 =  8'b0;
    h2d_l2_r16_child_l3_child_ack_ex =  1'b0;
    h2d_l2_r16_child_l3_child_nack_ex =  1'b0;
    h2d_l2_r16_child_l3_child_nack_early_next = h2d_l2_r16_child_l3_child_nack_early;
    s8_l2_r16_child_l3_child_rdata_accum_next = s8_l2_r16_child_l3_child_rdata_accum;
    s8_l2_r16_child_l3_child_addr_cnt_next = 1'b0;
    s8_l2_r16_child_l3_child_data_cnt_next = 2'b0;
    case (s8_l2_r16_child_l3_child_state)
      3'h0: begin // IDLE
          h2d_l2_r16_child_l3_child_nack_early_next = 1'b0;
          s8_l2_r16_child_l3_child_rdata_accum_next = 32'b0;
          if (d2h_l2_r16_child_l3_child_re_ex | d2h_l2_r16_child_l3_child_we_ex) begin
            s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b1;
            s8_l2_r16_child_l3_child_cmdData_dly0[7] = d2h_l2_r16_child_l3_child_we_ex;
            s8_l2_r16_child_l3_child_cmdData_dly0[6:4] = 3'd2;
            s8_l2_r16_child_l3_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_r16_child_l3_child_addr_cnt_next = s8_l2_r16_child_l3_child_addr_cnt + 1'b1;
          if (s8_l2_r16_child_l3_child_addr_cnt == 1'd0)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_addr_ex [9:2] ;
          else if (s8_l2_r16_child_l3_child_addr_cnt == 1'd1)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_addr_ex [11:10] ;
          if (s8_l2_r16_child_l3_child_addr_cnt == 1'd1) begin
            if (d2h_l2_r16_child_l3_child_we_ex) s8_l2_r16_child_l3_child_state_next = 3'h2;
            else s8_l2_r16_child_l3_child_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_l2_r16_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_r16_child_l3_child_data_cnt_next = s8_l2_r16_child_l3_child_data_cnt + 2'b1;
          if (s8_l2_r16_child_l3_child_data_cnt == 2'd0)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [7:0] ;
          else if (s8_l2_r16_child_l3_child_data_cnt == 2'd1)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [15:8] ;
          else if (s8_l2_r16_child_l3_child_data_cnt == 2'd2)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [23:16] ;
          else if (s8_l2_r16_child_l3_child_data_cnt == 2'd3)
            s8_l2_r16_child_l3_child_cmdData_dly0 = d2h_l2_r16_child_l3_child_w_ex [31:24] ;
          if (s8_l2_r16_child_l3_child_data_cnt == 2'b11)
            s8_l2_r16_child_l3_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_l2_r16_child_l3_child_resValid_dly1) begin
            h2d_l2_r16_child_l3_child_nack_early_next = s8_l2_r16_child_l3_child_resData_dly1[7];
            if (d2h_l2_r16_child_l3_child_re_ex) s8_l2_r16_child_l3_child_state_next = 3'h4;
            else if (h2d_l2_r16_child_l3_child_nack_early_next) s8_l2_r16_child_l3_child_state_next = 3'h6;
            else s8_l2_r16_child_l3_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_l2_r16_child_l3_child_data_cnt_next = s8_l2_r16_child_l3_child_data_cnt;
          if (s8_l2_r16_child_l3_child_resValid_dly1) begin
            s8_l2_r16_child_l3_child_data_cnt_next = s8_l2_r16_child_l3_child_data_cnt + 2'b1;
            if (s8_l2_r16_child_l3_child_data_cnt == 2'd0)
              s8_l2_r16_child_l3_child_rdata_accum_next [7:0]  = s8_l2_r16_child_l3_child_resData_dly1;
            else if (s8_l2_r16_child_l3_child_data_cnt == 2'd1)
              s8_l2_r16_child_l3_child_rdata_accum_next [15:8]  = s8_l2_r16_child_l3_child_resData_dly1;
            else if (s8_l2_r16_child_l3_child_data_cnt == 2'd2)
              s8_l2_r16_child_l3_child_rdata_accum_next [23:16]  = s8_l2_r16_child_l3_child_resData_dly1;
            else if (s8_l2_r16_child_l3_child_data_cnt == 2'd3)
              s8_l2_r16_child_l3_child_rdata_accum_next [31:24]  = s8_l2_r16_child_l3_child_resData_dly1;
          end
          else if (h2d_l2_r16_child_l3_child_nack_early) s8_l2_r16_child_l3_child_state_next = 3'h6;
          if (s8_l2_r16_child_l3_child_data_cnt == 2'b11) s8_l2_r16_child_l3_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_r16_child_l3_child_ack_ex = 1'b1;
          s8_l2_r16_child_l3_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_r16_child_l3_child_nack_ex = 1'b1;
          s8_l2_r16_child_l3_child_state_next = 3'h0;
        end
      default:
        s8_l2_r16_child_l3_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_r16_child_l3_child serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_l2_r16_child_l3_child_state <= #1  3'b0;
      s8_l2_r16_child_l3_child_cmdValid_dly1 <= #1  1'b0;
      s8_l2_r16_child_l3_child_cmdData_dly1 <= #1  8'b0;
      s8_l2_r16_child_l3_child_resValid_dly1 <= #1  1'b0;
      s8_l2_r16_child_l3_child_resData_dly1 <= #1  8'b0;
      h2d_l2_r16_child_l3_child_nack_early <= #1  1'b0;
      s8_l2_r16_child_l3_child_addr_cnt <= #1  1'b0;
      s8_l2_r16_child_l3_child_data_cnt <= #1  2'b0;
    end
    else begin
      s8_l2_r16_child_l3_child_state <= #1  s8_l2_r16_child_l3_child_state_next;
      s8_l2_r16_child_l3_child_cmdValid_dly1 <= #1  s8_l2_r16_child_l3_child_cmdValid_dly0;
      s8_l2_r16_child_l3_child_cmdData_dly1 <= #1  s8_l2_r16_child_l3_child_cmdData_dly0;
      s8_l2_r16_child_l3_child_resValid_dly1 <= #1  s8_l2_r16_child_l3_child_resValid_dly0;
      s8_l2_r16_child_l3_child_resData_dly1 <= #1  s8_l2_r16_child_l3_child_resData_dly0;
      h2d_l2_r16_child_l3_child_nack_early <= #1  h2d_l2_r16_child_l3_child_nack_early_next;
      s8_l2_r16_child_l3_child_addr_cnt <= #1  s8_l2_r16_child_l3_child_addr_cnt_next;
      s8_l2_r16_child_l3_child_data_cnt <= #1  s8_l2_r16_child_l3_child_data_cnt_next;
    end
    s8_l2_r16_child_l3_child_rdata_accum <= #1  s8_l2_r16_child_l3_child_rdata_accum_next;
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_r16_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_r16_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_r16_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_r16_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_r16_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_r16_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    d2h_l2_r16_child_l3_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_l3_child_we_next = 1'b0;
    d2h_l2_r16_child_l3_child_re_next = 1'b0;
    d2h_l2_r16_child_l3_child_addr_next = pio_dec_address_d1  [11:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_r16_child.base_regs.config_regs_0     Address: 0x20000     External: false
    12'b000000000000:
      begin
        d2l_l2_r16_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_1     Address: 0x20004     External: false
    12'b000000000001:
      begin
        d2l_l2_r16_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_2     Address: 0x20008     External: false
    12'b000000000010:
      begin
        d2l_l2_r16_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_3     Address: 0x2000c     External: false
    12'b000000000011:
      begin
        d2l_l2_r16_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_4     Address: 0x20010     External: false
    12'b000000000100:
      begin
        d2l_l2_r16_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_5     Address: 0x20014     External: false
    12'b000000000101:
      begin
        d2l_l2_r16_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_6     Address: 0x20018     External: false
    12'b000000000110:
      begin
        d2l_l2_r16_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_r16_child.base_regs.config_regs_7     Address: 0x2001c     External: false
    12'b000000000111:
      begin
        d2l_l2_r16_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_0     Address: 0x20100     External: false
    12'b000001000000:
      begin
        d2l_l2_r16_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_1     Address: 0x20104     External: false
    12'b000001000001:
      begin
        d2l_l2_r16_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_2     Address: 0x20108     External: false
    12'b000001000010:
      begin
        d2l_l2_r16_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_3     Address: 0x2010c     External: false
    12'b000001000011:
      begin
        d2l_l2_r16_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_4     Address: 0x20110     External: false
    12'b000001000100:
      begin
        d2l_l2_r16_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_5     Address: 0x20114     External: false
    12'b000001000101:
      begin
        d2l_l2_r16_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_6     Address: 0x20118     External: false
    12'b000001000110:
      begin
        d2l_l2_r16_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_r16_child.base_regs.state_regs_7     Address: 0x2011c     External: false
    12'b000001000111:
      begin
        d2l_l2_r16_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_r16_child.ext_base_regs     Address: 0x21000     External: true
    12'b01000???????:
      begin
        d2h_l2_r16_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_ext_base_regs_r_ex;
      end
    //  Register: l2_r16_child.l3_child     Address: 0x22000     External: true
    12'b10??????????:
      begin
        d2h_l2_r16_child_l3_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_l3_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_l3_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_l3_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_l3_child_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_pio
//
module base_map_l2_r16_child_pio
(
  uclk,
  gclk,
  reset,
  h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_r16_child_ext_base_regs_r,
  h2d_l2_r16_child_ext_base_regs_ack,
  h2d_l2_r16_child_ext_base_regs_nack,
  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data,
  d2r_l2_r16_child_cmd_valid,
  d2r_l2_r16_child_cmd_data,

  l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_r16_child_ext_base_regs_w,
  d2h_l2_r16_child_ext_base_regs_we,
  d2h_l2_r16_child_ext_base_regs_re,
  d2h_l2_r16_child_ext_base_regs_addr,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data,
  r2d_l2_r16_child_res_valid,
  r2d_l2_r16_child_res_data,
  gclk_enable_2 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_r16_child_ext_base_regs_r;
  input    h2d_l2_r16_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_ext_base_regs_nack;
  input    s2d_l2_r16_child_l3_child_res_valid;
  input     [7:0] s2d_l2_r16_child_l3_child_res_data;
  input    d2r_l2_r16_child_cmd_valid;
  input     [15:0] d2r_l2_r16_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_r16_child_ext_base_regs_w;
  output    d2h_l2_r16_child_ext_base_regs_we;
  output    d2h_l2_r16_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_ext_base_regs_addr;
  output    d2s_l2_r16_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_r16_child_l3_child_cmd_data;
  output    r2d_l2_r16_child_res_valid;
  output     [15:0] r2d_l2_r16_child_res_data;
  output    gclk_enable_2;


  //------- wire defines
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_0_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_0_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_0_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_1_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_1_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_1_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_2_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_2_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_2_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_3_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_3_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_3_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_4_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_4_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_4_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_5_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_5_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_5_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_6_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_6_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_6_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_config_regs_7_w;
  wire  d2l_l2_r16_child_base_regs_config_regs_7_we;
  wire  d2l_l2_r16_child_base_regs_config_regs_7_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_0_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_0_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_0_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_1_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_1_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_1_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_2_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_2_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_2_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_3_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_3_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_3_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_4_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_4_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_4_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_5_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_5_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_5_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_6_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_6_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_6_re;
  wire   [31:0] d2l_l2_r16_child_base_regs_state_regs_7_w;
  wire  d2l_l2_r16_child_base_regs_state_regs_7_we;
  wire  d2l_l2_r16_child_base_regs_state_regs_7_re;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_0_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_1_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_2_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_3_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_4_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_5_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_6_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_config_regs_7_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_0_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_1_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_2_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_3_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_4_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_5_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_6_r;
  wire   [31:0] l2d_l2_r16_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_r16_child_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2r_l2_r16_child_cmd_valid(d2r_l2_r16_child_cmd_valid),
    .d2r_l2_r16_child_cmd_data(d2r_l2_r16_child_cmd_data),
    .l2d_l2_r16_child_base_regs_config_regs_0_r(l2d_l2_r16_child_base_regs_config_regs_0_r),
    .l2d_l2_r16_child_base_regs_config_regs_1_r(l2d_l2_r16_child_base_regs_config_regs_1_r),
    .l2d_l2_r16_child_base_regs_config_regs_2_r(l2d_l2_r16_child_base_regs_config_regs_2_r),
    .l2d_l2_r16_child_base_regs_config_regs_3_r(l2d_l2_r16_child_base_regs_config_regs_3_r),
    .l2d_l2_r16_child_base_regs_config_regs_4_r(l2d_l2_r16_child_base_regs_config_regs_4_r),
    .l2d_l2_r16_child_base_regs_config_regs_5_r(l2d_l2_r16_child_base_regs_config_regs_5_r),
    .l2d_l2_r16_child_base_regs_config_regs_6_r(l2d_l2_r16_child_base_regs_config_regs_6_r),
    .l2d_l2_r16_child_base_regs_config_regs_7_r(l2d_l2_r16_child_base_regs_config_regs_7_r),
    .l2d_l2_r16_child_base_regs_state_regs_0_r(l2d_l2_r16_child_base_regs_state_regs_0_r),
    .l2d_l2_r16_child_base_regs_state_regs_1_r(l2d_l2_r16_child_base_regs_state_regs_1_r),
    .l2d_l2_r16_child_base_regs_state_regs_2_r(l2d_l2_r16_child_base_regs_state_regs_2_r),
    .l2d_l2_r16_child_base_regs_state_regs_3_r(l2d_l2_r16_child_base_regs_state_regs_3_r),
    .l2d_l2_r16_child_base_regs_state_regs_4_r(l2d_l2_r16_child_base_regs_state_regs_4_r),
    .l2d_l2_r16_child_base_regs_state_regs_5_r(l2d_l2_r16_child_base_regs_state_regs_5_r),
    .l2d_l2_r16_child_base_regs_state_regs_6_r(l2d_l2_r16_child_base_regs_state_regs_6_r),
    .l2d_l2_r16_child_base_regs_state_regs_7_r(l2d_l2_r16_child_base_regs_state_regs_7_r),
    .h2d_l2_r16_child_ext_base_regs_r(h2d_l2_r16_child_ext_base_regs_r),
    .h2d_l2_r16_child_ext_base_regs_ack(h2d_l2_r16_child_ext_base_regs_ack),
    .h2d_l2_r16_child_ext_base_regs_nack(h2d_l2_r16_child_ext_base_regs_nack),
    .s2d_l2_r16_child_l3_child_res_valid(s2d_l2_r16_child_l3_child_res_valid),
    .s2d_l2_r16_child_l3_child_res_data(s2d_l2_r16_child_l3_child_res_data),
    .r2d_l2_r16_child_res_valid(r2d_l2_r16_child_res_valid),
    .r2d_l2_r16_child_res_data(r2d_l2_r16_child_res_data),
    .gclk_enable_2(gclk_enable_2),
    .d2l_l2_r16_child_base_regs_config_regs_0_w(d2l_l2_r16_child_base_regs_config_regs_0_w),
    .d2l_l2_r16_child_base_regs_config_regs_0_we(d2l_l2_r16_child_base_regs_config_regs_0_we),
    .d2l_l2_r16_child_base_regs_config_regs_0_re(d2l_l2_r16_child_base_regs_config_regs_0_re),
    .d2l_l2_r16_child_base_regs_config_regs_1_w(d2l_l2_r16_child_base_regs_config_regs_1_w),
    .d2l_l2_r16_child_base_regs_config_regs_1_we(d2l_l2_r16_child_base_regs_config_regs_1_we),
    .d2l_l2_r16_child_base_regs_config_regs_1_re(d2l_l2_r16_child_base_regs_config_regs_1_re),
    .d2l_l2_r16_child_base_regs_config_regs_2_w(d2l_l2_r16_child_base_regs_config_regs_2_w),
    .d2l_l2_r16_child_base_regs_config_regs_2_we(d2l_l2_r16_child_base_regs_config_regs_2_we),
    .d2l_l2_r16_child_base_regs_config_regs_2_re(d2l_l2_r16_child_base_regs_config_regs_2_re),
    .d2l_l2_r16_child_base_regs_config_regs_3_w(d2l_l2_r16_child_base_regs_config_regs_3_w),
    .d2l_l2_r16_child_base_regs_config_regs_3_we(d2l_l2_r16_child_base_regs_config_regs_3_we),
    .d2l_l2_r16_child_base_regs_config_regs_3_re(d2l_l2_r16_child_base_regs_config_regs_3_re),
    .d2l_l2_r16_child_base_regs_config_regs_4_w(d2l_l2_r16_child_base_regs_config_regs_4_w),
    .d2l_l2_r16_child_base_regs_config_regs_4_we(d2l_l2_r16_child_base_regs_config_regs_4_we),
    .d2l_l2_r16_child_base_regs_config_regs_4_re(d2l_l2_r16_child_base_regs_config_regs_4_re),
    .d2l_l2_r16_child_base_regs_config_regs_5_w(d2l_l2_r16_child_base_regs_config_regs_5_w),
    .d2l_l2_r16_child_base_regs_config_regs_5_we(d2l_l2_r16_child_base_regs_config_regs_5_we),
    .d2l_l2_r16_child_base_regs_config_regs_5_re(d2l_l2_r16_child_base_regs_config_regs_5_re),
    .d2l_l2_r16_child_base_regs_config_regs_6_w(d2l_l2_r16_child_base_regs_config_regs_6_w),
    .d2l_l2_r16_child_base_regs_config_regs_6_we(d2l_l2_r16_child_base_regs_config_regs_6_we),
    .d2l_l2_r16_child_base_regs_config_regs_6_re(d2l_l2_r16_child_base_regs_config_regs_6_re),
    .d2l_l2_r16_child_base_regs_config_regs_7_w(d2l_l2_r16_child_base_regs_config_regs_7_w),
    .d2l_l2_r16_child_base_regs_config_regs_7_we(d2l_l2_r16_child_base_regs_config_regs_7_we),
    .d2l_l2_r16_child_base_regs_config_regs_7_re(d2l_l2_r16_child_base_regs_config_regs_7_re),
    .d2l_l2_r16_child_base_regs_state_regs_0_w(d2l_l2_r16_child_base_regs_state_regs_0_w),
    .d2l_l2_r16_child_base_regs_state_regs_0_we(d2l_l2_r16_child_base_regs_state_regs_0_we),
    .d2l_l2_r16_child_base_regs_state_regs_0_re(d2l_l2_r16_child_base_regs_state_regs_0_re),
    .d2l_l2_r16_child_base_regs_state_regs_1_w(d2l_l2_r16_child_base_regs_state_regs_1_w),
    .d2l_l2_r16_child_base_regs_state_regs_1_we(d2l_l2_r16_child_base_regs_state_regs_1_we),
    .d2l_l2_r16_child_base_regs_state_regs_1_re(d2l_l2_r16_child_base_regs_state_regs_1_re),
    .d2l_l2_r16_child_base_regs_state_regs_2_w(d2l_l2_r16_child_base_regs_state_regs_2_w),
    .d2l_l2_r16_child_base_regs_state_regs_2_we(d2l_l2_r16_child_base_regs_state_regs_2_we),
    .d2l_l2_r16_child_base_regs_state_regs_2_re(d2l_l2_r16_child_base_regs_state_regs_2_re),
    .d2l_l2_r16_child_base_regs_state_regs_3_w(d2l_l2_r16_child_base_regs_state_regs_3_w),
    .d2l_l2_r16_child_base_regs_state_regs_3_we(d2l_l2_r16_child_base_regs_state_regs_3_we),
    .d2l_l2_r16_child_base_regs_state_regs_3_re(d2l_l2_r16_child_base_regs_state_regs_3_re),
    .d2l_l2_r16_child_base_regs_state_regs_4_w(d2l_l2_r16_child_base_regs_state_regs_4_w),
    .d2l_l2_r16_child_base_regs_state_regs_4_we(d2l_l2_r16_child_base_regs_state_regs_4_we),
    .d2l_l2_r16_child_base_regs_state_regs_4_re(d2l_l2_r16_child_base_regs_state_regs_4_re),
    .d2l_l2_r16_child_base_regs_state_regs_5_w(d2l_l2_r16_child_base_regs_state_regs_5_w),
    .d2l_l2_r16_child_base_regs_state_regs_5_we(d2l_l2_r16_child_base_regs_state_regs_5_we),
    .d2l_l2_r16_child_base_regs_state_regs_5_re(d2l_l2_r16_child_base_regs_state_regs_5_re),
    .d2l_l2_r16_child_base_regs_state_regs_6_w(d2l_l2_r16_child_base_regs_state_regs_6_w),
    .d2l_l2_r16_child_base_regs_state_regs_6_we(d2l_l2_r16_child_base_regs_state_regs_6_we),
    .d2l_l2_r16_child_base_regs_state_regs_6_re(d2l_l2_r16_child_base_regs_state_regs_6_re),
    .d2l_l2_r16_child_base_regs_state_regs_7_w(d2l_l2_r16_child_base_regs_state_regs_7_w),
    .d2l_l2_r16_child_base_regs_state_regs_7_we(d2l_l2_r16_child_base_regs_state_regs_7_we),
    .d2l_l2_r16_child_base_regs_state_regs_7_re(d2l_l2_r16_child_base_regs_state_regs_7_re),
    .d2h_l2_r16_child_ext_base_regs_w(d2h_l2_r16_child_ext_base_regs_w),
    .d2h_l2_r16_child_ext_base_regs_we(d2h_l2_r16_child_ext_base_regs_we),
    .d2h_l2_r16_child_ext_base_regs_re(d2h_l2_r16_child_ext_base_regs_re),
    .d2h_l2_r16_child_ext_base_regs_addr(d2h_l2_r16_child_ext_base_regs_addr),
    .d2s_l2_r16_child_l3_child_cmd_valid(d2s_l2_r16_child_l3_child_cmd_valid),
    .d2s_l2_r16_child_l3_child_cmd_data(d2s_l2_r16_child_l3_child_cmd_data) );
    
  base_map_l2_r16_child_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_l2_r16_child_base_regs_config_regs_0_w(d2l_l2_r16_child_base_regs_config_regs_0_w),
    .d2l_l2_r16_child_base_regs_config_regs_0_we(d2l_l2_r16_child_base_regs_config_regs_0_we),
    .d2l_l2_r16_child_base_regs_config_regs_0_re(d2l_l2_r16_child_base_regs_config_regs_0_re),
    .d2l_l2_r16_child_base_regs_config_regs_1_w(d2l_l2_r16_child_base_regs_config_regs_1_w),
    .d2l_l2_r16_child_base_regs_config_regs_1_we(d2l_l2_r16_child_base_regs_config_regs_1_we),
    .d2l_l2_r16_child_base_regs_config_regs_1_re(d2l_l2_r16_child_base_regs_config_regs_1_re),
    .d2l_l2_r16_child_base_regs_config_regs_2_w(d2l_l2_r16_child_base_regs_config_regs_2_w),
    .d2l_l2_r16_child_base_regs_config_regs_2_we(d2l_l2_r16_child_base_regs_config_regs_2_we),
    .d2l_l2_r16_child_base_regs_config_regs_2_re(d2l_l2_r16_child_base_regs_config_regs_2_re),
    .d2l_l2_r16_child_base_regs_config_regs_3_w(d2l_l2_r16_child_base_regs_config_regs_3_w),
    .d2l_l2_r16_child_base_regs_config_regs_3_we(d2l_l2_r16_child_base_regs_config_regs_3_we),
    .d2l_l2_r16_child_base_regs_config_regs_3_re(d2l_l2_r16_child_base_regs_config_regs_3_re),
    .d2l_l2_r16_child_base_regs_config_regs_4_w(d2l_l2_r16_child_base_regs_config_regs_4_w),
    .d2l_l2_r16_child_base_regs_config_regs_4_we(d2l_l2_r16_child_base_regs_config_regs_4_we),
    .d2l_l2_r16_child_base_regs_config_regs_4_re(d2l_l2_r16_child_base_regs_config_regs_4_re),
    .d2l_l2_r16_child_base_regs_config_regs_5_w(d2l_l2_r16_child_base_regs_config_regs_5_w),
    .d2l_l2_r16_child_base_regs_config_regs_5_we(d2l_l2_r16_child_base_regs_config_regs_5_we),
    .d2l_l2_r16_child_base_regs_config_regs_5_re(d2l_l2_r16_child_base_regs_config_regs_5_re),
    .d2l_l2_r16_child_base_regs_config_regs_6_w(d2l_l2_r16_child_base_regs_config_regs_6_w),
    .d2l_l2_r16_child_base_regs_config_regs_6_we(d2l_l2_r16_child_base_regs_config_regs_6_we),
    .d2l_l2_r16_child_base_regs_config_regs_6_re(d2l_l2_r16_child_base_regs_config_regs_6_re),
    .d2l_l2_r16_child_base_regs_config_regs_7_w(d2l_l2_r16_child_base_regs_config_regs_7_w),
    .d2l_l2_r16_child_base_regs_config_regs_7_we(d2l_l2_r16_child_base_regs_config_regs_7_we),
    .d2l_l2_r16_child_base_regs_config_regs_7_re(d2l_l2_r16_child_base_regs_config_regs_7_re),
    .d2l_l2_r16_child_base_regs_state_regs_0_w(d2l_l2_r16_child_base_regs_state_regs_0_w),
    .d2l_l2_r16_child_base_regs_state_regs_0_we(d2l_l2_r16_child_base_regs_state_regs_0_we),
    .d2l_l2_r16_child_base_regs_state_regs_0_re(d2l_l2_r16_child_base_regs_state_regs_0_re),
    .d2l_l2_r16_child_base_regs_state_regs_1_w(d2l_l2_r16_child_base_regs_state_regs_1_w),
    .d2l_l2_r16_child_base_regs_state_regs_1_we(d2l_l2_r16_child_base_regs_state_regs_1_we),
    .d2l_l2_r16_child_base_regs_state_regs_1_re(d2l_l2_r16_child_base_regs_state_regs_1_re),
    .d2l_l2_r16_child_base_regs_state_regs_2_w(d2l_l2_r16_child_base_regs_state_regs_2_w),
    .d2l_l2_r16_child_base_regs_state_regs_2_we(d2l_l2_r16_child_base_regs_state_regs_2_we),
    .d2l_l2_r16_child_base_regs_state_regs_2_re(d2l_l2_r16_child_base_regs_state_regs_2_re),
    .d2l_l2_r16_child_base_regs_state_regs_3_w(d2l_l2_r16_child_base_regs_state_regs_3_w),
    .d2l_l2_r16_child_base_regs_state_regs_3_we(d2l_l2_r16_child_base_regs_state_regs_3_we),
    .d2l_l2_r16_child_base_regs_state_regs_3_re(d2l_l2_r16_child_base_regs_state_regs_3_re),
    .d2l_l2_r16_child_base_regs_state_regs_4_w(d2l_l2_r16_child_base_regs_state_regs_4_w),
    .d2l_l2_r16_child_base_regs_state_regs_4_we(d2l_l2_r16_child_base_regs_state_regs_4_we),
    .d2l_l2_r16_child_base_regs_state_regs_4_re(d2l_l2_r16_child_base_regs_state_regs_4_re),
    .d2l_l2_r16_child_base_regs_state_regs_5_w(d2l_l2_r16_child_base_regs_state_regs_5_w),
    .d2l_l2_r16_child_base_regs_state_regs_5_we(d2l_l2_r16_child_base_regs_state_regs_5_we),
    .d2l_l2_r16_child_base_regs_state_regs_5_re(d2l_l2_r16_child_base_regs_state_regs_5_re),
    .d2l_l2_r16_child_base_regs_state_regs_6_w(d2l_l2_r16_child_base_regs_state_regs_6_w),
    .d2l_l2_r16_child_base_regs_state_regs_6_we(d2l_l2_r16_child_base_regs_state_regs_6_we),
    .d2l_l2_r16_child_base_regs_state_regs_6_re(d2l_l2_r16_child_base_regs_state_regs_6_re),
    .d2l_l2_r16_child_base_regs_state_regs_7_w(d2l_l2_r16_child_base_regs_state_regs_7_w),
    .d2l_l2_r16_child_base_regs_state_regs_7_we(d2l_l2_r16_child_base_regs_state_regs_7_we),
    .d2l_l2_r16_child_base_regs_state_regs_7_re(d2l_l2_r16_child_base_regs_state_regs_7_re),
    .h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_0_lsb_field_w),
    .h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_1_lsb_field_w),
    .h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_2_lsb_field_w),
    .h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_3_lsb_field_w),
    .h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_4_lsb_field_w),
    .h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_5_lsb_field_w),
    .h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_6_lsb_field_w),
    .h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w(h2l_l2_r16_child_base_regs_state_regs_7_lsb_field_w),
    .l2d_l2_r16_child_base_regs_config_regs_0_r(l2d_l2_r16_child_base_regs_config_regs_0_r),
    .l2d_l2_r16_child_base_regs_config_regs_1_r(l2d_l2_r16_child_base_regs_config_regs_1_r),
    .l2d_l2_r16_child_base_regs_config_regs_2_r(l2d_l2_r16_child_base_regs_config_regs_2_r),
    .l2d_l2_r16_child_base_regs_config_regs_3_r(l2d_l2_r16_child_base_regs_config_regs_3_r),
    .l2d_l2_r16_child_base_regs_config_regs_4_r(l2d_l2_r16_child_base_regs_config_regs_4_r),
    .l2d_l2_r16_child_base_regs_config_regs_5_r(l2d_l2_r16_child_base_regs_config_regs_5_r),
    .l2d_l2_r16_child_base_regs_config_regs_6_r(l2d_l2_r16_child_base_regs_config_regs_6_r),
    .l2d_l2_r16_child_base_regs_config_regs_7_r(l2d_l2_r16_child_base_regs_config_regs_7_r),
    .l2d_l2_r16_child_base_regs_state_regs_0_r(l2d_l2_r16_child_base_regs_state_regs_0_r),
    .l2d_l2_r16_child_base_regs_state_regs_1_r(l2d_l2_r16_child_base_regs_state_regs_1_r),
    .l2d_l2_r16_child_base_regs_state_regs_2_r(l2d_l2_r16_child_base_regs_state_regs_2_r),
    .l2d_l2_r16_child_base_regs_state_regs_3_r(l2d_l2_r16_child_base_regs_state_regs_3_r),
    .l2d_l2_r16_child_base_regs_state_regs_4_r(l2d_l2_r16_child_base_regs_state_regs_4_r),
    .l2d_l2_r16_child_base_regs_state_regs_5_r(l2d_l2_r16_child_base_regs_state_regs_5_r),
    .l2d_l2_r16_child_base_regs_state_regs_6_r(l2d_l2_r16_child_base_regs_state_regs_6_r),
    .l2d_l2_r16_child_base_regs_state_regs_7_r(l2d_l2_r16_child_base_regs_state_regs_7_r),
    .l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_0_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_0_msb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_1_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_1_msb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_2_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_2_msb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_3_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_3_msb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_4_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_4_msb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_5_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_5_msb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_6_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_6_msb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r(l2h_l2_r16_child_base_regs_config_regs_7_lsb_field_r),
    .l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r(l2h_l2_r16_child_base_regs_config_regs_7_msb_field_r) );
    
endmodule

//
//---------- module base_map_l2_r16_child_l3_child_jrdl_logic
//
module base_map_l2_r16_child_l3_child_jrdl_logic
(
  gclk,
  reset,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  input    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  input    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
  reg   [15:0] reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next;
  reg   [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  reg   [15:0] rg_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field;
  reg   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_5
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we) reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we) reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_5
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_4
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we) reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we) reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_4
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_7
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we) reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we) reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_7
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_6
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we) reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we) reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_6
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_1
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we) reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we) reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_1
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_0
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we) reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we) reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_0
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_3
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we) reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we) reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_3
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_2
  always @ (*) begin
    reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
    reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next = rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
    l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r = rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we) reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we) reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next = d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_r16_child_l3_child_base_regs_config_regs_2
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_5
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_6
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_7
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_1
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_2
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_3
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_4
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_config_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r [15:0]  = rg_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r [31:16]  = rg_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_r16_child_l3_child_base_regs_state_regs_0
  always @ (*) begin
    rg_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field =  h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_l3_child_jrdl_decode
//
module base_map_l2_r16_child_l3_child_jrdl_decode
(
  uclk,
  reset,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r,
  h2d_l2_r16_child_l3_child_ext_base_regs_r,
  h2d_l2_r16_child_l3_child_ext_base_regs_ack,
  h2d_l2_r16_child_l3_child_ext_base_regs_nack,

  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data,
  gclk_enable_3,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re,
  d2h_l2_r16_child_l3_child_ext_base_regs_w,
  d2h_l2_r16_child_l3_child_ext_base_regs_we,
  d2h_l2_r16_child_l3_child_ext_base_regs_re,
  d2h_l2_r16_child_l3_child_ext_base_regs_addr );

  //------- inputs
  input    uclk;
  input    reset;
  input    d2s_l2_r16_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_r16_child_l3_child_cmd_data;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_r16_child_l3_child_ext_base_regs_r;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_nack;

  //------- outputs
  output    s2d_l2_r16_child_l3_child_res_valid;
  output     [7:0] s2d_l2_r16_child_l3_child_res_data;
  output    gclk_enable_3;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  output    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  output    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_we;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr;


  //------- wire defines
  wire   [31:0] h2d_l2_r16_child_l3_child_ext_base_regs_r_ex;
  wire  h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex;
  wire  h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
  wire   [11:2] pio_dec_address;
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  reg   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  reg  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  reg   [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w_ex;
  reg  d2h_l2_r16_child_l3_child_ext_base_regs_we_ex;
  reg  d2h_l2_r16_child_l3_child_ext_base_regs_re_ex;
  reg   [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w_next;
  reg  d2h_l2_r16_child_l3_child_ext_base_regs_we_next;
  reg  d2h_l2_r16_child_l3_child_ext_base_regs_re_next;
  reg   [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr_ex;
  reg   [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr_next;
  reg   [2:0] s8_state;
  reg   [2:0] s8_state_next;
  reg  s2d_l2_r16_child_l3_child_res_valid;
  reg   [7:0] s2d_l2_r16_child_l3_child_res_data;
  reg   [11:2] s8_addr_accum;
  reg   [11:2] s8_addr_accum_next;
  reg   [31:0] s8_wdata_accum;
  reg   [31:0] s8_wdata_accum_next;
  reg  s8_wr_state_capture;
  reg  s8_wr_state_capture_next;
  reg   [31:0] s8_rdata_capture;
  reg   [31:0] s8_rdata_capture_next;
  reg  s8_addr_cnt;
  reg  s8_addr_cnt_next;
  reg   [1:0] s8_data_cnt;
  reg   [1:0] s8_data_cnt_next;
  reg  s8_pio_dec_read;
  reg  s8_pio_dec_write;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [11:2] pio_dec_address_d1;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_we = d2h_l2_r16_child_l3_child_ext_base_regs_we_ex;
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_w = d2h_l2_r16_child_l3_child_ext_base_regs_w_ex;
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_re = d2h_l2_r16_child_l3_child_ext_base_regs_re_ex;
  assign  h2d_l2_r16_child_l3_child_ext_base_regs_r_ex = h2d_l2_r16_child_l3_child_ext_base_regs_r;
  assign  h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex = h2d_l2_r16_child_l3_child_ext_base_regs_ack;
  assign  h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex = h2d_l2_r16_child_l3_child_ext_base_regs_nack;
  assign  d2h_l2_r16_child_l3_child_ext_base_regs_addr = d2h_l2_r16_child_l3_child_ext_base_regs_addr_ex;
  assign  pio_dec_address = s8_addr_accum;
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  gclk_enable_3 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = s8_pio_dec_read & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = s8_pio_dec_write & pio_dec_write_cgate_dly6;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always @ (*) begin
    s8_state_next = s8_state;
    s2d_l2_r16_child_l3_child_res_valid =  1'b0;
    s2d_l2_r16_child_l3_child_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_addr_accum_next = s8_addr_accum;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_addr_cnt_next = 1'b0;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_addr_accum_next = 10'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_l2_r16_child_l3_child_cmd_valid) begin
            s8_wr_state_capture_next = d2s_l2_r16_child_l3_child_cmd_data[7];
            if (d2s_l2_r16_child_l3_child_cmd_data[6:4] != 3'd2) s8_state_next = 3'h5;
            else s8_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_addr_cnt_next = s8_addr_cnt;
          if (d2s_l2_r16_child_l3_child_cmd_valid) begin
            s8_addr_cnt_next = s8_addr_cnt + 1'b1;
            if (s8_addr_cnt == 1'd0)
              s8_addr_accum_next [9:2]  = d2s_l2_r16_child_l3_child_cmd_data [7:0] ;
            else if (s8_addr_cnt == 1'd1)
              s8_addr_accum_next [11:10]  = d2s_l2_r16_child_l3_child_cmd_data [1:0] ;
            if (s8_addr_cnt == 1'd1) begin
              if (s8_wr_state_capture) s8_state_next = 3'h2;
              else s8_state_next = 3'h3;
            end
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_l2_r16_child_l3_child_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_l2_r16_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_l2_r16_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_l2_r16_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_l2_r16_child_l3_child_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_l2_r16_child_l3_child_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_l2_r16_child_l3_child_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_l2_r16_child_l3_child_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_l2_r16_child_l3_child_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_l2_r16_child_l3_child_cmd_valid) begin
            s2d_l2_r16_child_l3_child_res_valid =  1'b1;
            s2d_l2_r16_child_l3_child_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_addr_cnt <= #1  1'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_addr_cnt <= #1  s8_addr_cnt_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_addr_accum <= #1  s8_addr_accum_next;
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_address_d1 <= #1   pio_dec_address;
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for external i/f
  always @ (posedge uclk) begin
    if (reset) begin
      d2h_l2_r16_child_l3_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_r16_child_l3_child_ext_base_regs_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_r16_child_l3_child_ext_base_regs_we_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_we_next & ~h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
      d2h_l2_r16_child_l3_child_ext_base_regs_re_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_re_next & ~h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
    end
    d2h_l2_r16_child_l3_child_ext_base_regs_w_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_w_next;
    d2h_l2_r16_child_l3_child_ext_base_regs_addr_ex <= #1  d2h_l2_r16_child_l3_child_ext_base_regs_addr_next;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 s8_pio_dec_read;
      pio_dec_write_cgate_dly1 <= #1 s8_pio_dec_write;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_r16_child_l3_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_r16_child_l3_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_r16_child_l3_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_r16_child_l3_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_0     Address: 0x22000     External: false
    10'b0000000000:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_1     Address: 0x22004     External: false
    10'b0000000001:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_2     Address: 0x22008     External: false
    10'b0000000010:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_3     Address: 0x2200c     External: false
    10'b0000000011:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_4     Address: 0x22010     External: false
    10'b0000000100:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_5     Address: 0x22014     External: false
    10'b0000000101:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_6     Address: 0x22018     External: false
    10'b0000000110:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.config_regs_7     Address: 0x2201c     External: false
    10'b0000000111:
      begin
        d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_0     Address: 0x22100     External: false
    10'b0001000000:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_1     Address: 0x22104     External: false
    10'b0001000001:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_2     Address: 0x22108     External: false
    10'b0001000010:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_3     Address: 0x2210c     External: false
    10'b0001000011:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_4     Address: 0x22110     External: false
    10'b0001000100:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_5     Address: 0x22114     External: false
    10'b0001000101:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_6     Address: 0x22118     External: false
    10'b0001000110:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_r16_child.l3_child.base_regs.state_regs_7     Address: 0x2211c     External: false
    10'b0001000111:
      begin
        d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_r16_child.l3_child.ext_base_regs     Address: 0x22800     External: true
    10'b100???????:
      begin
        d2h_l2_r16_child_l3_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_r16_child_l3_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_r16_child_l3_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_r16_child_l3_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_r16_child_l3_child_ext_base_regs_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_r16_child_l3_child_pio
//
module base_map_l2_r16_child_l3_child_pio
(
  uclk,
  gclk,
  reset,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_r16_child_l3_child_ext_base_regs_r,
  h2d_l2_r16_child_l3_child_ext_base_regs_ack,
  h2d_l2_r16_child_l3_child_ext_base_regs_nack,
  d2s_l2_r16_child_l3_child_cmd_valid,
  d2s_l2_r16_child_l3_child_cmd_data,

  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_r16_child_l3_child_ext_base_regs_w,
  d2h_l2_r16_child_l3_child_ext_base_regs_we,
  d2h_l2_r16_child_l3_child_ext_base_regs_re,
  d2h_l2_r16_child_l3_child_ext_base_regs_addr,
  s2d_l2_r16_child_l3_child_res_valid,
  s2d_l2_r16_child_l3_child_res_data,
  gclk_enable_3 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_r16_child_l3_child_ext_base_regs_r;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_r16_child_l3_child_ext_base_regs_nack;
  input    d2s_l2_r16_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_r16_child_l3_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_r16_child_l3_child_ext_base_regs_w;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_we;
  output    d2h_l2_r16_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_r16_child_l3_child_ext_base_regs_addr;
  output    s2d_l2_r16_child_l3_child_res_valid;
  output     [7:0] s2d_l2_r16_child_l3_child_res_data;
  output    gclk_enable_3;


  //------- wire defines
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re;
  wire   [31:0] d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we;
  wire  d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r;
  wire   [31:0] l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_r16_child_l3_child_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2s_l2_r16_child_l3_child_cmd_valid(d2s_l2_r16_child_l3_child_cmd_valid),
    .d2s_l2_r16_child_l3_child_cmd_data(d2s_l2_r16_child_l3_child_cmd_data),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r),
    .h2d_l2_r16_child_l3_child_ext_base_regs_r(h2d_l2_r16_child_l3_child_ext_base_regs_r),
    .h2d_l2_r16_child_l3_child_ext_base_regs_ack(h2d_l2_r16_child_l3_child_ext_base_regs_ack),
    .h2d_l2_r16_child_l3_child_ext_base_regs_nack(h2d_l2_r16_child_l3_child_ext_base_regs_nack),
    .s2d_l2_r16_child_l3_child_res_valid(s2d_l2_r16_child_l3_child_res_valid),
    .s2d_l2_r16_child_l3_child_res_data(s2d_l2_r16_child_l3_child_res_data),
    .gclk_enable_3(gclk_enable_3),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re),
    .d2h_l2_r16_child_l3_child_ext_base_regs_w(d2h_l2_r16_child_l3_child_ext_base_regs_w),
    .d2h_l2_r16_child_l3_child_ext_base_regs_we(d2h_l2_r16_child_l3_child_ext_base_regs_we),
    .d2h_l2_r16_child_l3_child_ext_base_regs_re(d2h_l2_r16_child_l3_child_ext_base_regs_re),
    .d2h_l2_r16_child_l3_child_ext_base_regs_addr(d2h_l2_r16_child_l3_child_ext_base_regs_addr) );
    
  base_map_l2_r16_child_l3_child_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_0_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_0_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_0_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_1_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_1_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_1_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_2_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_2_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_2_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_3_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_3_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_3_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_4_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_4_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_4_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_5_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_5_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_5_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_6_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_6_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_6_re),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w(d2l_l2_r16_child_l3_child_base_regs_config_regs_7_w),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we(d2l_l2_r16_child_l3_child_base_regs_config_regs_7_we),
    .d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re(d2l_l2_r16_child_l3_child_base_regs_config_regs_7_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_0_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_0_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_0_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_1_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_1_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_1_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_2_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_2_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_2_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_3_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_3_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_3_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_4_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_4_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_4_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_5_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_5_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_5_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_6_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_6_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_6_re),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w(d2l_l2_r16_child_l3_child_base_regs_state_regs_7_w),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we(d2l_l2_r16_child_l3_child_base_regs_state_regs_7_we),
    .d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re(d2l_l2_r16_child_l3_child_base_regs_state_regs_7_re),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_0_lsb_field_w),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_1_lsb_field_w),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_2_lsb_field_w),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_3_lsb_field_w),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_4_lsb_field_w),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_5_lsb_field_w),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_6_lsb_field_w),
    .h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w(h2l_l2_r16_child_l3_child_base_regs_state_regs_7_lsb_field_w),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_0_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_1_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_2_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_3_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_4_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_5_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_6_r),
    .l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r(l2d_l2_r16_child_l3_child_base_regs_config_regs_7_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_0_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_1_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_2_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_3_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_4_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_5_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_6_r),
    .l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r(l2d_l2_r16_child_l3_child_base_regs_state_regs_7_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_0_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_0_msb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_1_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_1_msb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_2_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_2_msb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_3_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_3_msb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_4_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_4_msb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_5_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_5_msb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_6_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_6_msb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_7_lsb_field_r),
    .l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r(l2h_l2_r16_child_l3_child_base_regs_config_regs_7_msb_field_r) );
    
endmodule

//
//---------- module base_map_l2_s8_child_jrdl_logic
//
module base_map_l2_s8_child_jrdl_logic
(
  gclk,
  reset,
  d2l_l2_s8_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_base_regs_state_regs_7_re,
  h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_s8_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_base_regs_state_regs_7_r,
  l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  input    d2l_l2_s8_child_base_regs_config_regs_0_we;
  input    d2l_l2_s8_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  input    d2l_l2_s8_child_base_regs_config_regs_1_we;
  input    d2l_l2_s8_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  input    d2l_l2_s8_child_base_regs_config_regs_2_we;
  input    d2l_l2_s8_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  input    d2l_l2_s8_child_base_regs_config_regs_3_we;
  input    d2l_l2_s8_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  input    d2l_l2_s8_child_base_regs_config_regs_4_we;
  input    d2l_l2_s8_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  input    d2l_l2_s8_child_base_regs_config_regs_5_we;
  input    d2l_l2_s8_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  input    d2l_l2_s8_child_base_regs_config_regs_6_we;
  input    d2l_l2_s8_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  input    d2l_l2_s8_child_base_regs_config_regs_7_we;
  input    d2l_l2_s8_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  input    d2l_l2_s8_child_base_regs_state_regs_0_we;
  input    d2l_l2_s8_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  input    d2l_l2_s8_child_base_regs_state_regs_1_we;
  input    d2l_l2_s8_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  input    d2l_l2_s8_child_base_regs_state_regs_2_we;
  input    d2l_l2_s8_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  input    d2l_l2_s8_child_base_regs_state_regs_3_we;
  input    d2l_l2_s8_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  input    d2l_l2_s8_child_base_regs_state_regs_4_we;
  input    d2l_l2_s8_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  input    d2l_l2_s8_child_base_regs_state_regs_5_we;
  input    d2l_l2_s8_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  input    d2l_l2_s8_child_base_regs_state_regs_6_we;
  input    d2l_l2_s8_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  input    d2l_l2_s8_child_base_regs_state_regs_7_we;
  input    d2l_l2_s8_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_0_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_0_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_1_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_1_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_2_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_2_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_3_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_3_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_4_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_4_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_5_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_5_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_6_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_6_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_base_regs_config_regs_7_msb_field;
  reg   [15:0] reg_l2_s8_child_base_regs_config_regs_7_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_0_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_1_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_2_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_3_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_4_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_5_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_6_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  reg   [15:0] rg_l2_s8_child_base_regs_state_regs_7_lsb_field;
  reg   [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_6_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_6_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_1_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_3_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_3_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_4_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_1_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_1_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_6_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_5_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_5_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_2_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_2_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_2_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_5_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_5
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_5_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_4
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_4_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_7
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_7_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_6
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_6_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_1
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_1_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_0
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_0_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_7_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_7_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_3
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_3_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_2
  always @ (*) begin
    rg_l2_s8_child_base_regs_state_regs_2_lsb_field =  h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_4
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_4_msb_field_next = rg_l2_s8_child_base_regs_config_regs_4_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r = rg_l2_s8_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_4_we) reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_4_we) reg_l2_s8_child_base_regs_config_regs_4_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_4
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_3
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_3_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_3_msb_field_next = rg_l2_s8_child_base_regs_config_regs_3_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r = rg_l2_s8_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_3_we) reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_3_we) reg_l2_s8_child_base_regs_config_regs_3_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_3
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_2
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_2_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_2_msb_field_next = rg_l2_s8_child_base_regs_config_regs_2_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r = rg_l2_s8_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_2_we) reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_2_we) reg_l2_s8_child_base_regs_config_regs_2_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_2
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_3_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_1
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_1_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_1_msb_field_next = rg_l2_s8_child_base_regs_config_regs_1_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r = rg_l2_s8_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_1_we) reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_1_we) reg_l2_s8_child_base_regs_config_regs_1_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_1
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_4_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_4_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_config_regs_0_r [15:0]  = rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_s8_child_base_regs_config_regs_0_r [31:16]  = rg_l2_s8_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_0_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_7
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_7_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_7_msb_field_next = rg_l2_s8_child_base_regs_config_regs_7_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r = rg_l2_s8_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_7_we) reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_7_we) reg_l2_s8_child_base_regs_config_regs_7_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_7
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_6
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_6_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_6_msb_field_next = rg_l2_s8_child_base_regs_config_regs_6_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r = rg_l2_s8_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_6_we) reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_6_we) reg_l2_s8_child_base_regs_config_regs_6_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_6
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_state_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_s8_child_base_regs_state_regs_7_r [15:0]  = rg_l2_s8_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_5
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_5_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_5_msb_field_next = rg_l2_s8_child_base_regs_config_regs_5_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r = rg_l2_s8_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_5_we) reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_5_we) reg_l2_s8_child_base_regs_config_regs_5_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_5
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_base_regs_config_regs_0
  always @ (*) begin
    reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next = rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r = rg_l2_s8_child_base_regs_config_regs_0_lsb_field;
    reg_l2_s8_child_base_regs_config_regs_0_msb_field_next = rg_l2_s8_child_base_regs_config_regs_0_msb_field;
    l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r = rg_l2_s8_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_s8_child_base_regs_config_regs_0_we) reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_s8_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_s8_child_base_regs_config_regs_0_we) reg_l2_s8_child_base_regs_config_regs_0_msb_field_next = d2l_l2_s8_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_base_regs_config_regs_0
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_s8_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_s8_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_s8_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_jrdl_decode
//
module base_map_l2_s8_child_jrdl_decode
(
  uclk,
  reset,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,
  l2d_l2_s8_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_base_regs_state_regs_7_r,
  h2d_l2_s8_child_ext_base_regs_r,
  h2d_l2_s8_child_ext_base_regs_ack,
  h2d_l2_s8_child_ext_base_regs_nack,
  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data,

  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data,
  gclk_enable_5,
  d2l_l2_s8_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_base_regs_state_regs_7_re,
  d2h_l2_s8_child_ext_base_regs_w,
  d2h_l2_s8_child_ext_base_regs_we,
  d2h_l2_s8_child_ext_base_regs_re,
  d2h_l2_s8_child_ext_base_regs_addr,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data );

  //------- inputs
  input    uclk;
  input    reset;
  input    d2s_l2_s8_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_cmd_data;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_s8_child_ext_base_regs_r;
  input    h2d_l2_s8_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_ext_base_regs_nack;
  input    s2d_l2_s8_child_l3_child_res_valid;
  input     [7:0] s2d_l2_s8_child_l3_child_res_data;

  //------- outputs
  output    s2d_l2_s8_child_res_valid;
  output     [7:0] s2d_l2_s8_child_res_data;
  output    gclk_enable_5;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  output    d2l_l2_s8_child_base_regs_config_regs_0_we;
  output    d2l_l2_s8_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  output    d2l_l2_s8_child_base_regs_config_regs_1_we;
  output    d2l_l2_s8_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  output    d2l_l2_s8_child_base_regs_config_regs_2_we;
  output    d2l_l2_s8_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  output    d2l_l2_s8_child_base_regs_config_regs_3_we;
  output    d2l_l2_s8_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  output    d2l_l2_s8_child_base_regs_config_regs_4_we;
  output    d2l_l2_s8_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  output    d2l_l2_s8_child_base_regs_config_regs_5_we;
  output    d2l_l2_s8_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  output    d2l_l2_s8_child_base_regs_config_regs_6_we;
  output    d2l_l2_s8_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  output    d2l_l2_s8_child_base_regs_config_regs_7_we;
  output    d2l_l2_s8_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  output    d2l_l2_s8_child_base_regs_state_regs_0_we;
  output    d2l_l2_s8_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  output    d2l_l2_s8_child_base_regs_state_regs_1_we;
  output    d2l_l2_s8_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  output    d2l_l2_s8_child_base_regs_state_regs_2_we;
  output    d2l_l2_s8_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  output    d2l_l2_s8_child_base_regs_state_regs_3_we;
  output    d2l_l2_s8_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  output    d2l_l2_s8_child_base_regs_state_regs_4_we;
  output    d2l_l2_s8_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  output    d2l_l2_s8_child_base_regs_state_regs_5_we;
  output    d2l_l2_s8_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  output    d2l_l2_s8_child_base_regs_state_regs_6_we;
  output    d2l_l2_s8_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  output    d2l_l2_s8_child_base_regs_state_regs_7_we;
  output    d2l_l2_s8_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_s8_child_ext_base_regs_w;
  output    d2h_l2_s8_child_ext_base_regs_we;
  output    d2h_l2_s8_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_ext_base_regs_addr;
  output    d2s_l2_s8_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_l3_child_cmd_data;


  //------- wire defines
  wire   [31:0] h2d_l2_s8_child_ext_base_regs_r_ex;
  wire  h2d_l2_s8_child_ext_base_regs_ack_ex;
  wire  h2d_l2_s8_child_ext_base_regs_nack_ex;
  wire   [31:0] h2d_l2_s8_child_l3_child_r_ex;
  wire  d2s_l2_s8_child_l3_child_cmd_valid;
  wire   [7:0] d2s_l2_s8_child_l3_child_cmd_data;
  wire  s8_l2_s8_child_l3_child_resValid_dly0;
  wire   [7:0] s8_l2_s8_child_l3_child_resData_dly0;
  wire   [13:2] pio_dec_address;
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_0_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_0_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_1_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_1_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_2_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_2_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_3_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_3_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_4_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_4_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_5_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_5_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_6_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_6_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  reg  d2l_l2_s8_child_base_regs_config_regs_7_we;
  reg  d2l_l2_s8_child_base_regs_config_regs_7_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_0_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_0_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_1_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_1_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_2_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_2_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_3_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_3_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_4_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_4_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_5_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_5_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_6_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_6_re;
  reg   [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  reg  d2l_l2_s8_child_base_regs_state_regs_7_we;
  reg  d2l_l2_s8_child_base_regs_state_regs_7_re;
  reg   [31:0] d2h_l2_s8_child_ext_base_regs_w_ex;
  reg  d2h_l2_s8_child_ext_base_regs_we_ex;
  reg  d2h_l2_s8_child_ext_base_regs_re_ex;
  reg   [31:0] d2h_l2_s8_child_ext_base_regs_w_next;
  reg  d2h_l2_s8_child_ext_base_regs_we_next;
  reg  d2h_l2_s8_child_ext_base_regs_re_next;
  reg   [8:2] d2h_l2_s8_child_ext_base_regs_addr_ex;
  reg   [8:2] d2h_l2_s8_child_ext_base_regs_addr_next;
  reg   [31:0] d2h_l2_s8_child_l3_child_w_ex;
  reg  d2h_l2_s8_child_l3_child_we_ex;
  reg  d2h_l2_s8_child_l3_child_re_ex;
  reg   [31:0] d2h_l2_s8_child_l3_child_w_next;
  reg  d2h_l2_s8_child_l3_child_we_next;
  reg  d2h_l2_s8_child_l3_child_re_next;
  reg   [11:2] d2h_l2_s8_child_l3_child_addr_ex;
  reg   [11:2] d2h_l2_s8_child_l3_child_addr_next;
  reg  h2d_l2_s8_child_l3_child_ack_ex;
  reg  h2d_l2_s8_child_l3_child_nack_ex;
  reg   [2:0] s8_l2_s8_child_l3_child_state;
  reg   [2:0] s8_l2_s8_child_l3_child_state_next;
  reg  s8_l2_s8_child_l3_child_cmdValid_dly0;
  reg   [7:0] s8_l2_s8_child_l3_child_cmdData_dly0;
  reg  s8_l2_s8_child_l3_child_cmdValid_dly1;
  reg   [7:0] s8_l2_s8_child_l3_child_cmdData_dly1;
  reg  s8_l2_s8_child_l3_child_resValid_dly1;
  reg   [7:0] s8_l2_s8_child_l3_child_resData_dly1;
  reg   [31:0] s8_l2_s8_child_l3_child_rdata_accum;
  reg   [31:0] s8_l2_s8_child_l3_child_rdata_accum_next;
  reg  h2d_l2_s8_child_l3_child_nack_early;
  reg  h2d_l2_s8_child_l3_child_nack_early_next;
  reg  s8_l2_s8_child_l3_child_addr_cnt;
  reg  s8_l2_s8_child_l3_child_addr_cnt_next;
  reg   [1:0] s8_l2_s8_child_l3_child_data_cnt;
  reg   [1:0] s8_l2_s8_child_l3_child_data_cnt_next;
  reg   [2:0] s8_state;
  reg   [2:0] s8_state_next;
  reg  s2d_l2_s8_child_res_valid;
  reg   [7:0] s2d_l2_s8_child_res_data;
  reg   [13:2] s8_addr_accum;
  reg   [13:2] s8_addr_accum_next;
  reg   [31:0] s8_wdata_accum;
  reg   [31:0] s8_wdata_accum_next;
  reg  s8_wr_state_capture;
  reg  s8_wr_state_capture_next;
  reg   [31:0] s8_rdata_capture;
  reg   [31:0] s8_rdata_capture_next;
  reg  s8_addr_cnt;
  reg  s8_addr_cnt_next;
  reg   [1:0] s8_data_cnt;
  reg   [1:0] s8_data_cnt_next;
  reg  s8_pio_dec_read;
  reg  s8_pio_dec_write;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [13:2] pio_dec_address_d1;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_s8_child_ext_base_regs_we = d2h_l2_s8_child_ext_base_regs_we_ex;
  assign  d2h_l2_s8_child_ext_base_regs_w = d2h_l2_s8_child_ext_base_regs_w_ex;
  assign  d2h_l2_s8_child_ext_base_regs_re = d2h_l2_s8_child_ext_base_regs_re_ex;
  assign  h2d_l2_s8_child_ext_base_regs_r_ex = h2d_l2_s8_child_ext_base_regs_r;
  assign  h2d_l2_s8_child_ext_base_regs_ack_ex = h2d_l2_s8_child_ext_base_regs_ack;
  assign  h2d_l2_s8_child_ext_base_regs_nack_ex = h2d_l2_s8_child_ext_base_regs_nack;
  assign  d2h_l2_s8_child_ext_base_regs_addr = d2h_l2_s8_child_ext_base_regs_addr_ex;
  assign  d2s_l2_s8_child_l3_child_cmd_valid = s8_l2_s8_child_l3_child_cmdValid_dly1;
  assign  d2s_l2_s8_child_l3_child_cmd_data = s8_l2_s8_child_l3_child_cmdData_dly1;
  assign  s8_l2_s8_child_l3_child_resValid_dly0 = s2d_l2_s8_child_l3_child_res_valid;
  assign  s8_l2_s8_child_l3_child_resData_dly0 = s2d_l2_s8_child_l3_child_res_data;
  assign  h2d_l2_s8_child_l3_child_r_ex = s8_l2_s8_child_l3_child_rdata_accum;
  assign  pio_dec_address = s8_addr_accum;
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  gclk_enable_5 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = s8_pio_dec_read & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = s8_pio_dec_write & pio_dec_write_cgate_dly6;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always @ (*) begin
    s8_state_next = s8_state;
    s2d_l2_s8_child_res_valid =  1'b0;
    s2d_l2_s8_child_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_addr_accum_next = s8_addr_accum;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_addr_cnt_next = 1'b0;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_addr_accum_next = 12'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_l2_s8_child_cmd_valid) begin
            s8_wr_state_capture_next = d2s_l2_s8_child_cmd_data[7];
            if (d2s_l2_s8_child_cmd_data[6:4] != 3'd2) s8_state_next = 3'h5;
            else s8_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_addr_cnt_next = s8_addr_cnt;
          if (d2s_l2_s8_child_cmd_valid) begin
            s8_addr_cnt_next = s8_addr_cnt + 1'b1;
            if (s8_addr_cnt == 1'd0)
              s8_addr_accum_next [9:2]  = d2s_l2_s8_child_cmd_data [7:0] ;
            else if (s8_addr_cnt == 1'd1)
              s8_addr_accum_next [13:10]  = d2s_l2_s8_child_cmd_data [3:0] ;
            if (s8_addr_cnt == 1'd1) begin
              if (s8_wr_state_capture) s8_state_next = 3'h2;
              else s8_state_next = 3'h3;
            end
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_l2_s8_child_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_l2_s8_child_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_l2_s8_child_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_l2_s8_child_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_l2_s8_child_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_l2_s8_child_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_l2_s8_child_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_l2_s8_child_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_l2_s8_child_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_l2_s8_child_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_l2_s8_child_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_l2_s8_child_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_l2_s8_child_cmd_valid) begin
            s2d_l2_s8_child_res_valid =  1'b1;
            s2d_l2_s8_child_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_addr_cnt <= #1  1'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_addr_cnt <= #1  s8_addr_cnt_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_addr_accum <= #1  s8_addr_accum_next;
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_address_d1 <= #1   pio_dec_address;
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for external i/f
  always @ (posedge uclk) begin
    if (reset) begin
      d2h_l2_s8_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_s8_child_ext_base_regs_re_ex <= #1  1'b0;
      d2h_l2_s8_child_l3_child_we_ex <= #1  1'b0;
      d2h_l2_s8_child_l3_child_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_s8_child_ext_base_regs_we_ex <= #1  d2h_l2_s8_child_ext_base_regs_we_next & ~h2d_l2_s8_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_ext_base_regs_nack_ex;
      d2h_l2_s8_child_ext_base_regs_re_ex <= #1  d2h_l2_s8_child_ext_base_regs_re_next & ~h2d_l2_s8_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_ext_base_regs_nack_ex;
      d2h_l2_s8_child_l3_child_we_ex <= #1  d2h_l2_s8_child_l3_child_we_next & ~h2d_l2_s8_child_l3_child_ack_ex & ~h2d_l2_s8_child_l3_child_nack_ex;
      d2h_l2_s8_child_l3_child_re_ex <= #1  d2h_l2_s8_child_l3_child_re_next & ~h2d_l2_s8_child_l3_child_ack_ex & ~h2d_l2_s8_child_l3_child_nack_ex;
    end
    d2h_l2_s8_child_ext_base_regs_w_ex <= #1  d2h_l2_s8_child_ext_base_regs_w_next;
    d2h_l2_s8_child_ext_base_regs_addr_ex <= #1  d2h_l2_s8_child_ext_base_regs_addr_next;
    d2h_l2_s8_child_l3_child_w_ex <= #1  d2h_l2_s8_child_l3_child_w_next;
    d2h_l2_s8_child_l3_child_addr_ex <= #1  d2h_l2_s8_child_l3_child_addr_next;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child serial8 i/f
  always @ (*) begin
    s8_l2_s8_child_l3_child_state_next = s8_l2_s8_child_l3_child_state;
    s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b0;
    s8_l2_s8_child_l3_child_cmdData_dly0 =  8'b0;
    h2d_l2_s8_child_l3_child_ack_ex =  1'b0;
    h2d_l2_s8_child_l3_child_nack_ex =  1'b0;
    h2d_l2_s8_child_l3_child_nack_early_next = h2d_l2_s8_child_l3_child_nack_early;
    s8_l2_s8_child_l3_child_rdata_accum_next = s8_l2_s8_child_l3_child_rdata_accum;
    s8_l2_s8_child_l3_child_addr_cnt_next = 1'b0;
    s8_l2_s8_child_l3_child_data_cnt_next = 2'b0;
    case (s8_l2_s8_child_l3_child_state)
      3'h0: begin // IDLE
          h2d_l2_s8_child_l3_child_nack_early_next = 1'b0;
          s8_l2_s8_child_l3_child_rdata_accum_next = 32'b0;
          if (d2h_l2_s8_child_l3_child_re_ex | d2h_l2_s8_child_l3_child_we_ex) begin
            s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b1;
            s8_l2_s8_child_l3_child_cmdData_dly0[7] = d2h_l2_s8_child_l3_child_we_ex;
            s8_l2_s8_child_l3_child_cmdData_dly0[6:4] = 3'd2;
            s8_l2_s8_child_l3_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_l3_child_addr_cnt_next = s8_l2_s8_child_l3_child_addr_cnt + 1'b1;
          if (s8_l2_s8_child_l3_child_addr_cnt == 1'd0)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_addr_ex [9:2] ;
          else if (s8_l2_s8_child_l3_child_addr_cnt == 1'd1)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_addr_ex [11:10] ;
          if (s8_l2_s8_child_l3_child_addr_cnt == 1'd1) begin
            if (d2h_l2_s8_child_l3_child_we_ex) s8_l2_s8_child_l3_child_state_next = 3'h2;
            else s8_l2_s8_child_l3_child_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_l2_s8_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_s8_child_l3_child_data_cnt_next = s8_l2_s8_child_l3_child_data_cnt + 2'b1;
          if (s8_l2_s8_child_l3_child_data_cnt == 2'd0)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [7:0] ;
          else if (s8_l2_s8_child_l3_child_data_cnt == 2'd1)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [15:8] ;
          else if (s8_l2_s8_child_l3_child_data_cnt == 2'd2)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [23:16] ;
          else if (s8_l2_s8_child_l3_child_data_cnt == 2'd3)
            s8_l2_s8_child_l3_child_cmdData_dly0 = d2h_l2_s8_child_l3_child_w_ex [31:24] ;
          if (s8_l2_s8_child_l3_child_data_cnt == 2'b11)
            s8_l2_s8_child_l3_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_l2_s8_child_l3_child_resValid_dly1) begin
            h2d_l2_s8_child_l3_child_nack_early_next = s8_l2_s8_child_l3_child_resData_dly1[7];
            if (d2h_l2_s8_child_l3_child_re_ex) s8_l2_s8_child_l3_child_state_next = 3'h4;
            else if (h2d_l2_s8_child_l3_child_nack_early_next) s8_l2_s8_child_l3_child_state_next = 3'h6;
            else s8_l2_s8_child_l3_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_l2_s8_child_l3_child_data_cnt_next = s8_l2_s8_child_l3_child_data_cnt;
          if (s8_l2_s8_child_l3_child_resValid_dly1) begin
            s8_l2_s8_child_l3_child_data_cnt_next = s8_l2_s8_child_l3_child_data_cnt + 2'b1;
            if (s8_l2_s8_child_l3_child_data_cnt == 2'd0)
              s8_l2_s8_child_l3_child_rdata_accum_next [7:0]  = s8_l2_s8_child_l3_child_resData_dly1;
            else if (s8_l2_s8_child_l3_child_data_cnt == 2'd1)
              s8_l2_s8_child_l3_child_rdata_accum_next [15:8]  = s8_l2_s8_child_l3_child_resData_dly1;
            else if (s8_l2_s8_child_l3_child_data_cnt == 2'd2)
              s8_l2_s8_child_l3_child_rdata_accum_next [23:16]  = s8_l2_s8_child_l3_child_resData_dly1;
            else if (s8_l2_s8_child_l3_child_data_cnt == 2'd3)
              s8_l2_s8_child_l3_child_rdata_accum_next [31:24]  = s8_l2_s8_child_l3_child_resData_dly1;
          end
          else if (h2d_l2_s8_child_l3_child_nack_early) s8_l2_s8_child_l3_child_state_next = 3'h6;
          if (s8_l2_s8_child_l3_child_data_cnt == 2'b11) s8_l2_s8_child_l3_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_s8_child_l3_child_ack_ex = 1'b1;
          s8_l2_s8_child_l3_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_s8_child_l3_child_nack_ex = 1'b1;
          s8_l2_s8_child_l3_child_state_next = 3'h0;
        end
      default:
        s8_l2_s8_child_l3_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_s8_child_l3_child serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_l2_s8_child_l3_child_state <= #1  3'b0;
      s8_l2_s8_child_l3_child_cmdValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_l3_child_cmdData_dly1 <= #1  8'b0;
      s8_l2_s8_child_l3_child_resValid_dly1 <= #1  1'b0;
      s8_l2_s8_child_l3_child_resData_dly1 <= #1  8'b0;
      h2d_l2_s8_child_l3_child_nack_early <= #1  1'b0;
      s8_l2_s8_child_l3_child_addr_cnt <= #1  1'b0;
      s8_l2_s8_child_l3_child_data_cnt <= #1  2'b0;
    end
    else begin
      s8_l2_s8_child_l3_child_state <= #1  s8_l2_s8_child_l3_child_state_next;
      s8_l2_s8_child_l3_child_cmdValid_dly1 <= #1  s8_l2_s8_child_l3_child_cmdValid_dly0;
      s8_l2_s8_child_l3_child_cmdData_dly1 <= #1  s8_l2_s8_child_l3_child_cmdData_dly0;
      s8_l2_s8_child_l3_child_resValid_dly1 <= #1  s8_l2_s8_child_l3_child_resValid_dly0;
      s8_l2_s8_child_l3_child_resData_dly1 <= #1  s8_l2_s8_child_l3_child_resData_dly0;
      h2d_l2_s8_child_l3_child_nack_early <= #1  h2d_l2_s8_child_l3_child_nack_early_next;
      s8_l2_s8_child_l3_child_addr_cnt <= #1  s8_l2_s8_child_l3_child_addr_cnt_next;
      s8_l2_s8_child_l3_child_data_cnt <= #1  s8_l2_s8_child_l3_child_data_cnt_next;
    end
    s8_l2_s8_child_l3_child_rdata_accum <= #1  s8_l2_s8_child_l3_child_rdata_accum_next;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 s8_pio_dec_read;
      pio_dec_write_cgate_dly1 <= #1 s8_pio_dec_write;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_s8_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_s8_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_s8_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_s8_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_s8_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_s8_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    d2h_l2_s8_child_l3_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_l3_child_we_next = 1'b0;
    d2h_l2_s8_child_l3_child_re_next = 1'b0;
    d2h_l2_s8_child_l3_child_addr_next = pio_dec_address_d1  [11:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_s8_child.base_regs.config_regs_0     Address: 0x30000     External: false
    12'b000000000000:
      begin
        d2l_l2_s8_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_1     Address: 0x30004     External: false
    12'b000000000001:
      begin
        d2l_l2_s8_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_2     Address: 0x30008     External: false
    12'b000000000010:
      begin
        d2l_l2_s8_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_3     Address: 0x3000c     External: false
    12'b000000000011:
      begin
        d2l_l2_s8_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_4     Address: 0x30010     External: false
    12'b000000000100:
      begin
        d2l_l2_s8_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_5     Address: 0x30014     External: false
    12'b000000000101:
      begin
        d2l_l2_s8_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_6     Address: 0x30018     External: false
    12'b000000000110:
      begin
        d2l_l2_s8_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_s8_child.base_regs.config_regs_7     Address: 0x3001c     External: false
    12'b000000000111:
      begin
        d2l_l2_s8_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_0     Address: 0x30100     External: false
    12'b000001000000:
      begin
        d2l_l2_s8_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_1     Address: 0x30104     External: false
    12'b000001000001:
      begin
        d2l_l2_s8_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_2     Address: 0x30108     External: false
    12'b000001000010:
      begin
        d2l_l2_s8_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_3     Address: 0x3010c     External: false
    12'b000001000011:
      begin
        d2l_l2_s8_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_4     Address: 0x30110     External: false
    12'b000001000100:
      begin
        d2l_l2_s8_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_5     Address: 0x30114     External: false
    12'b000001000101:
      begin
        d2l_l2_s8_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_6     Address: 0x30118     External: false
    12'b000001000110:
      begin
        d2l_l2_s8_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_s8_child.base_regs.state_regs_7     Address: 0x3011c     External: false
    12'b000001000111:
      begin
        d2l_l2_s8_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_s8_child.ext_base_regs     Address: 0x31000     External: true
    12'b01000???????:
      begin
        d2h_l2_s8_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_ext_base_regs_r_ex;
      end
    //  Register: l2_s8_child.l3_child     Address: 0x32000     External: true
    12'b10??????????:
      begin
        d2h_l2_s8_child_l3_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_l3_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_l3_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_l3_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_l3_child_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_pio
//
module base_map_l2_s8_child_pio
(
  uclk,
  gclk,
  reset,
  h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_s8_child_ext_base_regs_r,
  h2d_l2_s8_child_ext_base_regs_ack,
  h2d_l2_s8_child_ext_base_regs_nack,
  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data,
  d2s_l2_s8_child_cmd_valid,
  d2s_l2_s8_child_cmd_data,

  l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_s8_child_ext_base_regs_w,
  d2h_l2_s8_child_ext_base_regs_we,
  d2h_l2_s8_child_ext_base_regs_re,
  d2h_l2_s8_child_ext_base_regs_addr,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data,
  s2d_l2_s8_child_res_valid,
  s2d_l2_s8_child_res_data,
  gclk_enable_5 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_s8_child_ext_base_regs_r;
  input    h2d_l2_s8_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_ext_base_regs_nack;
  input    s2d_l2_s8_child_l3_child_res_valid;
  input     [7:0] s2d_l2_s8_child_l3_child_res_data;
  input    d2s_l2_s8_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_s8_child_ext_base_regs_w;
  output    d2h_l2_s8_child_ext_base_regs_we;
  output    d2h_l2_s8_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_ext_base_regs_addr;
  output    d2s_l2_s8_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_s8_child_l3_child_cmd_data;
  output    s2d_l2_s8_child_res_valid;
  output     [7:0] s2d_l2_s8_child_res_data;
  output    gclk_enable_5;


  //------- wire defines
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_0_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_0_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_0_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_1_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_1_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_1_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_2_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_2_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_2_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_3_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_3_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_3_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_4_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_4_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_4_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_5_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_5_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_5_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_6_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_6_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_6_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_config_regs_7_w;
  wire  d2l_l2_s8_child_base_regs_config_regs_7_we;
  wire  d2l_l2_s8_child_base_regs_config_regs_7_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_0_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_0_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_0_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_1_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_1_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_1_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_2_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_2_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_2_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_3_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_3_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_3_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_4_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_4_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_4_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_5_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_5_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_5_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_6_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_6_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_6_re;
  wire   [31:0] d2l_l2_s8_child_base_regs_state_regs_7_w;
  wire  d2l_l2_s8_child_base_regs_state_regs_7_we;
  wire  d2l_l2_s8_child_base_regs_state_regs_7_re;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_0_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_1_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_2_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_3_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_4_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_5_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_6_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_config_regs_7_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_0_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_1_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_2_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_3_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_4_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_5_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_6_r;
  wire   [31:0] l2d_l2_s8_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_s8_child_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2s_l2_s8_child_cmd_valid(d2s_l2_s8_child_cmd_valid),
    .d2s_l2_s8_child_cmd_data(d2s_l2_s8_child_cmd_data),
    .l2d_l2_s8_child_base_regs_config_regs_0_r(l2d_l2_s8_child_base_regs_config_regs_0_r),
    .l2d_l2_s8_child_base_regs_config_regs_1_r(l2d_l2_s8_child_base_regs_config_regs_1_r),
    .l2d_l2_s8_child_base_regs_config_regs_2_r(l2d_l2_s8_child_base_regs_config_regs_2_r),
    .l2d_l2_s8_child_base_regs_config_regs_3_r(l2d_l2_s8_child_base_regs_config_regs_3_r),
    .l2d_l2_s8_child_base_regs_config_regs_4_r(l2d_l2_s8_child_base_regs_config_regs_4_r),
    .l2d_l2_s8_child_base_regs_config_regs_5_r(l2d_l2_s8_child_base_regs_config_regs_5_r),
    .l2d_l2_s8_child_base_regs_config_regs_6_r(l2d_l2_s8_child_base_regs_config_regs_6_r),
    .l2d_l2_s8_child_base_regs_config_regs_7_r(l2d_l2_s8_child_base_regs_config_regs_7_r),
    .l2d_l2_s8_child_base_regs_state_regs_0_r(l2d_l2_s8_child_base_regs_state_regs_0_r),
    .l2d_l2_s8_child_base_regs_state_regs_1_r(l2d_l2_s8_child_base_regs_state_regs_1_r),
    .l2d_l2_s8_child_base_regs_state_regs_2_r(l2d_l2_s8_child_base_regs_state_regs_2_r),
    .l2d_l2_s8_child_base_regs_state_regs_3_r(l2d_l2_s8_child_base_regs_state_regs_3_r),
    .l2d_l2_s8_child_base_regs_state_regs_4_r(l2d_l2_s8_child_base_regs_state_regs_4_r),
    .l2d_l2_s8_child_base_regs_state_regs_5_r(l2d_l2_s8_child_base_regs_state_regs_5_r),
    .l2d_l2_s8_child_base_regs_state_regs_6_r(l2d_l2_s8_child_base_regs_state_regs_6_r),
    .l2d_l2_s8_child_base_regs_state_regs_7_r(l2d_l2_s8_child_base_regs_state_regs_7_r),
    .h2d_l2_s8_child_ext_base_regs_r(h2d_l2_s8_child_ext_base_regs_r),
    .h2d_l2_s8_child_ext_base_regs_ack(h2d_l2_s8_child_ext_base_regs_ack),
    .h2d_l2_s8_child_ext_base_regs_nack(h2d_l2_s8_child_ext_base_regs_nack),
    .s2d_l2_s8_child_l3_child_res_valid(s2d_l2_s8_child_l3_child_res_valid),
    .s2d_l2_s8_child_l3_child_res_data(s2d_l2_s8_child_l3_child_res_data),
    .s2d_l2_s8_child_res_valid(s2d_l2_s8_child_res_valid),
    .s2d_l2_s8_child_res_data(s2d_l2_s8_child_res_data),
    .gclk_enable_5(gclk_enable_5),
    .d2l_l2_s8_child_base_regs_config_regs_0_w(d2l_l2_s8_child_base_regs_config_regs_0_w),
    .d2l_l2_s8_child_base_regs_config_regs_0_we(d2l_l2_s8_child_base_regs_config_regs_0_we),
    .d2l_l2_s8_child_base_regs_config_regs_0_re(d2l_l2_s8_child_base_regs_config_regs_0_re),
    .d2l_l2_s8_child_base_regs_config_regs_1_w(d2l_l2_s8_child_base_regs_config_regs_1_w),
    .d2l_l2_s8_child_base_regs_config_regs_1_we(d2l_l2_s8_child_base_regs_config_regs_1_we),
    .d2l_l2_s8_child_base_regs_config_regs_1_re(d2l_l2_s8_child_base_regs_config_regs_1_re),
    .d2l_l2_s8_child_base_regs_config_regs_2_w(d2l_l2_s8_child_base_regs_config_regs_2_w),
    .d2l_l2_s8_child_base_regs_config_regs_2_we(d2l_l2_s8_child_base_regs_config_regs_2_we),
    .d2l_l2_s8_child_base_regs_config_regs_2_re(d2l_l2_s8_child_base_regs_config_regs_2_re),
    .d2l_l2_s8_child_base_regs_config_regs_3_w(d2l_l2_s8_child_base_regs_config_regs_3_w),
    .d2l_l2_s8_child_base_regs_config_regs_3_we(d2l_l2_s8_child_base_regs_config_regs_3_we),
    .d2l_l2_s8_child_base_regs_config_regs_3_re(d2l_l2_s8_child_base_regs_config_regs_3_re),
    .d2l_l2_s8_child_base_regs_config_regs_4_w(d2l_l2_s8_child_base_regs_config_regs_4_w),
    .d2l_l2_s8_child_base_regs_config_regs_4_we(d2l_l2_s8_child_base_regs_config_regs_4_we),
    .d2l_l2_s8_child_base_regs_config_regs_4_re(d2l_l2_s8_child_base_regs_config_regs_4_re),
    .d2l_l2_s8_child_base_regs_config_regs_5_w(d2l_l2_s8_child_base_regs_config_regs_5_w),
    .d2l_l2_s8_child_base_regs_config_regs_5_we(d2l_l2_s8_child_base_regs_config_regs_5_we),
    .d2l_l2_s8_child_base_regs_config_regs_5_re(d2l_l2_s8_child_base_regs_config_regs_5_re),
    .d2l_l2_s8_child_base_regs_config_regs_6_w(d2l_l2_s8_child_base_regs_config_regs_6_w),
    .d2l_l2_s8_child_base_regs_config_regs_6_we(d2l_l2_s8_child_base_regs_config_regs_6_we),
    .d2l_l2_s8_child_base_regs_config_regs_6_re(d2l_l2_s8_child_base_regs_config_regs_6_re),
    .d2l_l2_s8_child_base_regs_config_regs_7_w(d2l_l2_s8_child_base_regs_config_regs_7_w),
    .d2l_l2_s8_child_base_regs_config_regs_7_we(d2l_l2_s8_child_base_regs_config_regs_7_we),
    .d2l_l2_s8_child_base_regs_config_regs_7_re(d2l_l2_s8_child_base_regs_config_regs_7_re),
    .d2l_l2_s8_child_base_regs_state_regs_0_w(d2l_l2_s8_child_base_regs_state_regs_0_w),
    .d2l_l2_s8_child_base_regs_state_regs_0_we(d2l_l2_s8_child_base_regs_state_regs_0_we),
    .d2l_l2_s8_child_base_regs_state_regs_0_re(d2l_l2_s8_child_base_regs_state_regs_0_re),
    .d2l_l2_s8_child_base_regs_state_regs_1_w(d2l_l2_s8_child_base_regs_state_regs_1_w),
    .d2l_l2_s8_child_base_regs_state_regs_1_we(d2l_l2_s8_child_base_regs_state_regs_1_we),
    .d2l_l2_s8_child_base_regs_state_regs_1_re(d2l_l2_s8_child_base_regs_state_regs_1_re),
    .d2l_l2_s8_child_base_regs_state_regs_2_w(d2l_l2_s8_child_base_regs_state_regs_2_w),
    .d2l_l2_s8_child_base_regs_state_regs_2_we(d2l_l2_s8_child_base_regs_state_regs_2_we),
    .d2l_l2_s8_child_base_regs_state_regs_2_re(d2l_l2_s8_child_base_regs_state_regs_2_re),
    .d2l_l2_s8_child_base_regs_state_regs_3_w(d2l_l2_s8_child_base_regs_state_regs_3_w),
    .d2l_l2_s8_child_base_regs_state_regs_3_we(d2l_l2_s8_child_base_regs_state_regs_3_we),
    .d2l_l2_s8_child_base_regs_state_regs_3_re(d2l_l2_s8_child_base_regs_state_regs_3_re),
    .d2l_l2_s8_child_base_regs_state_regs_4_w(d2l_l2_s8_child_base_regs_state_regs_4_w),
    .d2l_l2_s8_child_base_regs_state_regs_4_we(d2l_l2_s8_child_base_regs_state_regs_4_we),
    .d2l_l2_s8_child_base_regs_state_regs_4_re(d2l_l2_s8_child_base_regs_state_regs_4_re),
    .d2l_l2_s8_child_base_regs_state_regs_5_w(d2l_l2_s8_child_base_regs_state_regs_5_w),
    .d2l_l2_s8_child_base_regs_state_regs_5_we(d2l_l2_s8_child_base_regs_state_regs_5_we),
    .d2l_l2_s8_child_base_regs_state_regs_5_re(d2l_l2_s8_child_base_regs_state_regs_5_re),
    .d2l_l2_s8_child_base_regs_state_regs_6_w(d2l_l2_s8_child_base_regs_state_regs_6_w),
    .d2l_l2_s8_child_base_regs_state_regs_6_we(d2l_l2_s8_child_base_regs_state_regs_6_we),
    .d2l_l2_s8_child_base_regs_state_regs_6_re(d2l_l2_s8_child_base_regs_state_regs_6_re),
    .d2l_l2_s8_child_base_regs_state_regs_7_w(d2l_l2_s8_child_base_regs_state_regs_7_w),
    .d2l_l2_s8_child_base_regs_state_regs_7_we(d2l_l2_s8_child_base_regs_state_regs_7_we),
    .d2l_l2_s8_child_base_regs_state_regs_7_re(d2l_l2_s8_child_base_regs_state_regs_7_re),
    .d2h_l2_s8_child_ext_base_regs_w(d2h_l2_s8_child_ext_base_regs_w),
    .d2h_l2_s8_child_ext_base_regs_we(d2h_l2_s8_child_ext_base_regs_we),
    .d2h_l2_s8_child_ext_base_regs_re(d2h_l2_s8_child_ext_base_regs_re),
    .d2h_l2_s8_child_ext_base_regs_addr(d2h_l2_s8_child_ext_base_regs_addr),
    .d2s_l2_s8_child_l3_child_cmd_valid(d2s_l2_s8_child_l3_child_cmd_valid),
    .d2s_l2_s8_child_l3_child_cmd_data(d2s_l2_s8_child_l3_child_cmd_data) );
    
  base_map_l2_s8_child_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_l2_s8_child_base_regs_config_regs_0_w(d2l_l2_s8_child_base_regs_config_regs_0_w),
    .d2l_l2_s8_child_base_regs_config_regs_0_we(d2l_l2_s8_child_base_regs_config_regs_0_we),
    .d2l_l2_s8_child_base_regs_config_regs_0_re(d2l_l2_s8_child_base_regs_config_regs_0_re),
    .d2l_l2_s8_child_base_regs_config_regs_1_w(d2l_l2_s8_child_base_regs_config_regs_1_w),
    .d2l_l2_s8_child_base_regs_config_regs_1_we(d2l_l2_s8_child_base_regs_config_regs_1_we),
    .d2l_l2_s8_child_base_regs_config_regs_1_re(d2l_l2_s8_child_base_regs_config_regs_1_re),
    .d2l_l2_s8_child_base_regs_config_regs_2_w(d2l_l2_s8_child_base_regs_config_regs_2_w),
    .d2l_l2_s8_child_base_regs_config_regs_2_we(d2l_l2_s8_child_base_regs_config_regs_2_we),
    .d2l_l2_s8_child_base_regs_config_regs_2_re(d2l_l2_s8_child_base_regs_config_regs_2_re),
    .d2l_l2_s8_child_base_regs_config_regs_3_w(d2l_l2_s8_child_base_regs_config_regs_3_w),
    .d2l_l2_s8_child_base_regs_config_regs_3_we(d2l_l2_s8_child_base_regs_config_regs_3_we),
    .d2l_l2_s8_child_base_regs_config_regs_3_re(d2l_l2_s8_child_base_regs_config_regs_3_re),
    .d2l_l2_s8_child_base_regs_config_regs_4_w(d2l_l2_s8_child_base_regs_config_regs_4_w),
    .d2l_l2_s8_child_base_regs_config_regs_4_we(d2l_l2_s8_child_base_regs_config_regs_4_we),
    .d2l_l2_s8_child_base_regs_config_regs_4_re(d2l_l2_s8_child_base_regs_config_regs_4_re),
    .d2l_l2_s8_child_base_regs_config_regs_5_w(d2l_l2_s8_child_base_regs_config_regs_5_w),
    .d2l_l2_s8_child_base_regs_config_regs_5_we(d2l_l2_s8_child_base_regs_config_regs_5_we),
    .d2l_l2_s8_child_base_regs_config_regs_5_re(d2l_l2_s8_child_base_regs_config_regs_5_re),
    .d2l_l2_s8_child_base_regs_config_regs_6_w(d2l_l2_s8_child_base_regs_config_regs_6_w),
    .d2l_l2_s8_child_base_regs_config_regs_6_we(d2l_l2_s8_child_base_regs_config_regs_6_we),
    .d2l_l2_s8_child_base_regs_config_regs_6_re(d2l_l2_s8_child_base_regs_config_regs_6_re),
    .d2l_l2_s8_child_base_regs_config_regs_7_w(d2l_l2_s8_child_base_regs_config_regs_7_w),
    .d2l_l2_s8_child_base_regs_config_regs_7_we(d2l_l2_s8_child_base_regs_config_regs_7_we),
    .d2l_l2_s8_child_base_regs_config_regs_7_re(d2l_l2_s8_child_base_regs_config_regs_7_re),
    .d2l_l2_s8_child_base_regs_state_regs_0_w(d2l_l2_s8_child_base_regs_state_regs_0_w),
    .d2l_l2_s8_child_base_regs_state_regs_0_we(d2l_l2_s8_child_base_regs_state_regs_0_we),
    .d2l_l2_s8_child_base_regs_state_regs_0_re(d2l_l2_s8_child_base_regs_state_regs_0_re),
    .d2l_l2_s8_child_base_regs_state_regs_1_w(d2l_l2_s8_child_base_regs_state_regs_1_w),
    .d2l_l2_s8_child_base_regs_state_regs_1_we(d2l_l2_s8_child_base_regs_state_regs_1_we),
    .d2l_l2_s8_child_base_regs_state_regs_1_re(d2l_l2_s8_child_base_regs_state_regs_1_re),
    .d2l_l2_s8_child_base_regs_state_regs_2_w(d2l_l2_s8_child_base_regs_state_regs_2_w),
    .d2l_l2_s8_child_base_regs_state_regs_2_we(d2l_l2_s8_child_base_regs_state_regs_2_we),
    .d2l_l2_s8_child_base_regs_state_regs_2_re(d2l_l2_s8_child_base_regs_state_regs_2_re),
    .d2l_l2_s8_child_base_regs_state_regs_3_w(d2l_l2_s8_child_base_regs_state_regs_3_w),
    .d2l_l2_s8_child_base_regs_state_regs_3_we(d2l_l2_s8_child_base_regs_state_regs_3_we),
    .d2l_l2_s8_child_base_regs_state_regs_3_re(d2l_l2_s8_child_base_regs_state_regs_3_re),
    .d2l_l2_s8_child_base_regs_state_regs_4_w(d2l_l2_s8_child_base_regs_state_regs_4_w),
    .d2l_l2_s8_child_base_regs_state_regs_4_we(d2l_l2_s8_child_base_regs_state_regs_4_we),
    .d2l_l2_s8_child_base_regs_state_regs_4_re(d2l_l2_s8_child_base_regs_state_regs_4_re),
    .d2l_l2_s8_child_base_regs_state_regs_5_w(d2l_l2_s8_child_base_regs_state_regs_5_w),
    .d2l_l2_s8_child_base_regs_state_regs_5_we(d2l_l2_s8_child_base_regs_state_regs_5_we),
    .d2l_l2_s8_child_base_regs_state_regs_5_re(d2l_l2_s8_child_base_regs_state_regs_5_re),
    .d2l_l2_s8_child_base_regs_state_regs_6_w(d2l_l2_s8_child_base_regs_state_regs_6_w),
    .d2l_l2_s8_child_base_regs_state_regs_6_we(d2l_l2_s8_child_base_regs_state_regs_6_we),
    .d2l_l2_s8_child_base_regs_state_regs_6_re(d2l_l2_s8_child_base_regs_state_regs_6_re),
    .d2l_l2_s8_child_base_regs_state_regs_7_w(d2l_l2_s8_child_base_regs_state_regs_7_w),
    .d2l_l2_s8_child_base_regs_state_regs_7_we(d2l_l2_s8_child_base_regs_state_regs_7_we),
    .d2l_l2_s8_child_base_regs_state_regs_7_re(d2l_l2_s8_child_base_regs_state_regs_7_re),
    .h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_0_lsb_field_w),
    .h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_1_lsb_field_w),
    .h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_2_lsb_field_w),
    .h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_3_lsb_field_w),
    .h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_4_lsb_field_w),
    .h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_5_lsb_field_w),
    .h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_6_lsb_field_w),
    .h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w(h2l_l2_s8_child_base_regs_state_regs_7_lsb_field_w),
    .l2d_l2_s8_child_base_regs_config_regs_0_r(l2d_l2_s8_child_base_regs_config_regs_0_r),
    .l2d_l2_s8_child_base_regs_config_regs_1_r(l2d_l2_s8_child_base_regs_config_regs_1_r),
    .l2d_l2_s8_child_base_regs_config_regs_2_r(l2d_l2_s8_child_base_regs_config_regs_2_r),
    .l2d_l2_s8_child_base_regs_config_regs_3_r(l2d_l2_s8_child_base_regs_config_regs_3_r),
    .l2d_l2_s8_child_base_regs_config_regs_4_r(l2d_l2_s8_child_base_regs_config_regs_4_r),
    .l2d_l2_s8_child_base_regs_config_regs_5_r(l2d_l2_s8_child_base_regs_config_regs_5_r),
    .l2d_l2_s8_child_base_regs_config_regs_6_r(l2d_l2_s8_child_base_regs_config_regs_6_r),
    .l2d_l2_s8_child_base_regs_config_regs_7_r(l2d_l2_s8_child_base_regs_config_regs_7_r),
    .l2d_l2_s8_child_base_regs_state_regs_0_r(l2d_l2_s8_child_base_regs_state_regs_0_r),
    .l2d_l2_s8_child_base_regs_state_regs_1_r(l2d_l2_s8_child_base_regs_state_regs_1_r),
    .l2d_l2_s8_child_base_regs_state_regs_2_r(l2d_l2_s8_child_base_regs_state_regs_2_r),
    .l2d_l2_s8_child_base_regs_state_regs_3_r(l2d_l2_s8_child_base_regs_state_regs_3_r),
    .l2d_l2_s8_child_base_regs_state_regs_4_r(l2d_l2_s8_child_base_regs_state_regs_4_r),
    .l2d_l2_s8_child_base_regs_state_regs_5_r(l2d_l2_s8_child_base_regs_state_regs_5_r),
    .l2d_l2_s8_child_base_regs_state_regs_6_r(l2d_l2_s8_child_base_regs_state_regs_6_r),
    .l2d_l2_s8_child_base_regs_state_regs_7_r(l2d_l2_s8_child_base_regs_state_regs_7_r),
    .l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_0_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_0_msb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_1_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_1_msb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_2_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_2_msb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_3_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_3_msb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_4_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_4_msb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_5_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_5_msb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_6_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_6_msb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r(l2h_l2_s8_child_base_regs_config_regs_7_lsb_field_r),
    .l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r(l2h_l2_s8_child_base_regs_config_regs_7_msb_field_r) );
    
endmodule

//
//---------- module base_map_l2_s8_child_l3_child_jrdl_logic
//
module base_map_l2_s8_child_l3_child_jrdl_logic
(
  gclk,
  reset,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  input    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  input    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
  reg   [15:0] reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next;
  reg   [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  reg   [15:0] rg_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field;
  reg   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_7
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_6
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_5
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_6
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we) reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we) reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_6
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_4
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_7
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we) reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we) reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_7
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_3
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_4
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we) reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we) reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_4
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_2
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_5
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we) reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we) reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_5
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_1
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_2
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we) reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we) reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_2
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_state_regs_0
  always @ (*) begin
    rg_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field =  h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_3
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we) reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we) reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_3
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_0
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we) reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we) reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_0
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_1
  always @ (*) begin
    reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field;
    reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next = rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
    l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r = rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we) reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we) reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next = d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_s8_child_l3_child_base_regs_config_regs_1
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_s8_child_l3_child_base_regs_config_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r [15:0]  = rg_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r [31:16]  = rg_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field;
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_l3_child_jrdl_decode
//
module base_map_l2_s8_child_l3_child_jrdl_decode
(
  uclk,
  reset,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r,
  h2d_l2_s8_child_l3_child_ext_base_regs_r,
  h2d_l2_s8_child_l3_child_ext_base_regs_ack,
  h2d_l2_s8_child_l3_child_ext_base_regs_nack,

  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data,
  gclk_enable_6,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re,
  d2h_l2_s8_child_l3_child_ext_base_regs_w,
  d2h_l2_s8_child_l3_child_ext_base_regs_we,
  d2h_l2_s8_child_l3_child_ext_base_regs_re,
  d2h_l2_s8_child_l3_child_ext_base_regs_addr );

  //------- inputs
  input    uclk;
  input    reset;
  input    d2s_l2_s8_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_l3_child_cmd_data;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_s8_child_l3_child_ext_base_regs_r;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_nack;

  //------- outputs
  output    s2d_l2_s8_child_l3_child_res_valid;
  output     [7:0] s2d_l2_s8_child_l3_child_res_data;
  output    gclk_enable_6;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  output    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  output    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_we;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr;


  //------- wire defines
  wire   [31:0] h2d_l2_s8_child_l3_child_ext_base_regs_r_ex;
  wire  h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex;
  wire  h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
  wire   [11:2] pio_dec_address;
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  reg   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  reg  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  reg   [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w_ex;
  reg  d2h_l2_s8_child_l3_child_ext_base_regs_we_ex;
  reg  d2h_l2_s8_child_l3_child_ext_base_regs_re_ex;
  reg   [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w_next;
  reg  d2h_l2_s8_child_l3_child_ext_base_regs_we_next;
  reg  d2h_l2_s8_child_l3_child_ext_base_regs_re_next;
  reg   [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr_ex;
  reg   [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr_next;
  reg   [2:0] s8_state;
  reg   [2:0] s8_state_next;
  reg  s2d_l2_s8_child_l3_child_res_valid;
  reg   [7:0] s2d_l2_s8_child_l3_child_res_data;
  reg   [11:2] s8_addr_accum;
  reg   [11:2] s8_addr_accum_next;
  reg   [31:0] s8_wdata_accum;
  reg   [31:0] s8_wdata_accum_next;
  reg  s8_wr_state_capture;
  reg  s8_wr_state_capture_next;
  reg   [31:0] s8_rdata_capture;
  reg   [31:0] s8_rdata_capture_next;
  reg  s8_addr_cnt;
  reg  s8_addr_cnt_next;
  reg   [1:0] s8_data_cnt;
  reg   [1:0] s8_data_cnt_next;
  reg  s8_pio_dec_read;
  reg  s8_pio_dec_write;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [11:2] pio_dec_address_d1;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_we = d2h_l2_s8_child_l3_child_ext_base_regs_we_ex;
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_w = d2h_l2_s8_child_l3_child_ext_base_regs_w_ex;
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_re = d2h_l2_s8_child_l3_child_ext_base_regs_re_ex;
  assign  h2d_l2_s8_child_l3_child_ext_base_regs_r_ex = h2d_l2_s8_child_l3_child_ext_base_regs_r;
  assign  h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex = h2d_l2_s8_child_l3_child_ext_base_regs_ack;
  assign  h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex = h2d_l2_s8_child_l3_child_ext_base_regs_nack;
  assign  d2h_l2_s8_child_l3_child_ext_base_regs_addr = d2h_l2_s8_child_l3_child_ext_base_regs_addr_ex;
  assign  pio_dec_address = s8_addr_accum;
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  gclk_enable_6 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = s8_pio_dec_read & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = s8_pio_dec_write & pio_dec_write_cgate_dly6;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always @ (*) begin
    s8_state_next = s8_state;
    s2d_l2_s8_child_l3_child_res_valid =  1'b0;
    s2d_l2_s8_child_l3_child_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_addr_accum_next = s8_addr_accum;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_addr_cnt_next = 1'b0;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_addr_accum_next = 10'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_l2_s8_child_l3_child_cmd_valid) begin
            s8_wr_state_capture_next = d2s_l2_s8_child_l3_child_cmd_data[7];
            if (d2s_l2_s8_child_l3_child_cmd_data[6:4] != 3'd2) s8_state_next = 3'h5;
            else s8_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_addr_cnt_next = s8_addr_cnt;
          if (d2s_l2_s8_child_l3_child_cmd_valid) begin
            s8_addr_cnt_next = s8_addr_cnt + 1'b1;
            if (s8_addr_cnt == 1'd0)
              s8_addr_accum_next [9:2]  = d2s_l2_s8_child_l3_child_cmd_data [7:0] ;
            else if (s8_addr_cnt == 1'd1)
              s8_addr_accum_next [11:10]  = d2s_l2_s8_child_l3_child_cmd_data [1:0] ;
            if (s8_addr_cnt == 1'd1) begin
              if (s8_wr_state_capture) s8_state_next = 3'h2;
              else s8_state_next = 3'h3;
            end
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_l2_s8_child_l3_child_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_l2_s8_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_l2_s8_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_l2_s8_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_l2_s8_child_l3_child_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_l2_s8_child_l3_child_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_l2_s8_child_l3_child_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_l2_s8_child_l3_child_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_l2_s8_child_l3_child_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_l2_s8_child_l3_child_cmd_valid) begin
            s2d_l2_s8_child_l3_child_res_valid =  1'b1;
            s2d_l2_s8_child_l3_child_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_addr_cnt <= #1  1'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_addr_cnt <= #1  s8_addr_cnt_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_addr_accum <= #1  s8_addr_accum_next;
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_address_d1 <= #1   pio_dec_address;
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for external i/f
  always @ (posedge uclk) begin
    if (reset) begin
      d2h_l2_s8_child_l3_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_s8_child_l3_child_ext_base_regs_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_s8_child_l3_child_ext_base_regs_we_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_we_next & ~h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
      d2h_l2_s8_child_l3_child_ext_base_regs_re_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_re_next & ~h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
    end
    d2h_l2_s8_child_l3_child_ext_base_regs_w_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_w_next;
    d2h_l2_s8_child_l3_child_ext_base_regs_addr_ex <= #1  d2h_l2_s8_child_l3_child_ext_base_regs_addr_next;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 s8_pio_dec_read;
      pio_dec_write_cgate_dly1 <= #1 s8_pio_dec_write;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_s8_child_l3_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_s8_child_l3_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_s8_child_l3_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_s8_child_l3_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_0     Address: 0x32000     External: false
    10'b0000000000:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_1     Address: 0x32004     External: false
    10'b0000000001:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_2     Address: 0x32008     External: false
    10'b0000000010:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_3     Address: 0x3200c     External: false
    10'b0000000011:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_4     Address: 0x32010     External: false
    10'b0000000100:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_5     Address: 0x32014     External: false
    10'b0000000101:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_6     Address: 0x32018     External: false
    10'b0000000110:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.config_regs_7     Address: 0x3201c     External: false
    10'b0000000111:
      begin
        d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_0     Address: 0x32100     External: false
    10'b0001000000:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_1     Address: 0x32104     External: false
    10'b0001000001:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_2     Address: 0x32108     External: false
    10'b0001000010:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_3     Address: 0x3210c     External: false
    10'b0001000011:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_4     Address: 0x32110     External: false
    10'b0001000100:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_5     Address: 0x32114     External: false
    10'b0001000101:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_6     Address: 0x32118     External: false
    10'b0001000110:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_s8_child.l3_child.base_regs.state_regs_7     Address: 0x3211c     External: false
    10'b0001000111:
      begin
        d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_s8_child.l3_child.ext_base_regs     Address: 0x32800     External: true
    10'b100???????:
      begin
        d2h_l2_s8_child_l3_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_s8_child_l3_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_s8_child_l3_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_s8_child_l3_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_s8_child_l3_child_ext_base_regs_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_s8_child_l3_child_pio
//
module base_map_l2_s8_child_l3_child_pio
(
  uclk,
  gclk,
  reset,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_s8_child_l3_child_ext_base_regs_r,
  h2d_l2_s8_child_l3_child_ext_base_regs_ack,
  h2d_l2_s8_child_l3_child_ext_base_regs_nack,
  d2s_l2_s8_child_l3_child_cmd_valid,
  d2s_l2_s8_child_l3_child_cmd_data,

  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_s8_child_l3_child_ext_base_regs_w,
  d2h_l2_s8_child_l3_child_ext_base_regs_we,
  d2h_l2_s8_child_l3_child_ext_base_regs_re,
  d2h_l2_s8_child_l3_child_ext_base_regs_addr,
  s2d_l2_s8_child_l3_child_res_valid,
  s2d_l2_s8_child_l3_child_res_data,
  gclk_enable_6 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_s8_child_l3_child_ext_base_regs_r;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_s8_child_l3_child_ext_base_regs_nack;
  input    d2s_l2_s8_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_s8_child_l3_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_s8_child_l3_child_ext_base_regs_w;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_we;
  output    d2h_l2_s8_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_s8_child_l3_child_ext_base_regs_addr;
  output    s2d_l2_s8_child_l3_child_res_valid;
  output     [7:0] s2d_l2_s8_child_l3_child_res_data;
  output    gclk_enable_6;


  //------- wire defines
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re;
  wire   [31:0] d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we;
  wire  d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r;
  wire   [31:0] l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_s8_child_l3_child_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2s_l2_s8_child_l3_child_cmd_valid(d2s_l2_s8_child_l3_child_cmd_valid),
    .d2s_l2_s8_child_l3_child_cmd_data(d2s_l2_s8_child_l3_child_cmd_data),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r),
    .h2d_l2_s8_child_l3_child_ext_base_regs_r(h2d_l2_s8_child_l3_child_ext_base_regs_r),
    .h2d_l2_s8_child_l3_child_ext_base_regs_ack(h2d_l2_s8_child_l3_child_ext_base_regs_ack),
    .h2d_l2_s8_child_l3_child_ext_base_regs_nack(h2d_l2_s8_child_l3_child_ext_base_regs_nack),
    .s2d_l2_s8_child_l3_child_res_valid(s2d_l2_s8_child_l3_child_res_valid),
    .s2d_l2_s8_child_l3_child_res_data(s2d_l2_s8_child_l3_child_res_data),
    .gclk_enable_6(gclk_enable_6),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re),
    .d2h_l2_s8_child_l3_child_ext_base_regs_w(d2h_l2_s8_child_l3_child_ext_base_regs_w),
    .d2h_l2_s8_child_l3_child_ext_base_regs_we(d2h_l2_s8_child_l3_child_ext_base_regs_we),
    .d2h_l2_s8_child_l3_child_ext_base_regs_re(d2h_l2_s8_child_l3_child_ext_base_regs_re),
    .d2h_l2_s8_child_l3_child_ext_base_regs_addr(d2h_l2_s8_child_l3_child_ext_base_regs_addr) );
    
  base_map_l2_s8_child_l3_child_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_0_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_0_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_0_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_1_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_1_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_1_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_2_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_2_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_2_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_3_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_3_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_3_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_4_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_4_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_4_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_5_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_5_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_5_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_6_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_6_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_6_re),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w(d2l_l2_s8_child_l3_child_base_regs_config_regs_7_w),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we(d2l_l2_s8_child_l3_child_base_regs_config_regs_7_we),
    .d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re(d2l_l2_s8_child_l3_child_base_regs_config_regs_7_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_0_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_0_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_0_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_1_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_1_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_1_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_2_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_2_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_2_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_3_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_3_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_3_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_4_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_4_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_4_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_5_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_5_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_5_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_6_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_6_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_6_re),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w(d2l_l2_s8_child_l3_child_base_regs_state_regs_7_w),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we(d2l_l2_s8_child_l3_child_base_regs_state_regs_7_we),
    .d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re(d2l_l2_s8_child_l3_child_base_regs_state_regs_7_re),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_0_lsb_field_w),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_1_lsb_field_w),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_2_lsb_field_w),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_3_lsb_field_w),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_4_lsb_field_w),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_5_lsb_field_w),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_6_lsb_field_w),
    .h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w(h2l_l2_s8_child_l3_child_base_regs_state_regs_7_lsb_field_w),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_0_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_1_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_2_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_3_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_4_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_5_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_6_r),
    .l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r(l2d_l2_s8_child_l3_child_base_regs_config_regs_7_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_0_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_1_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_2_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_3_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_4_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_5_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_6_r),
    .l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r(l2d_l2_s8_child_l3_child_base_regs_state_regs_7_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_0_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_0_msb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_1_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_1_msb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_2_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_2_msb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_3_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_3_msb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_4_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_4_msb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_5_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_5_msb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_6_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_6_msb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_7_lsb_field_r),
    .l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r(l2h_l2_s8_child_l3_child_base_regs_config_regs_7_msb_field_r) );
    
endmodule

//
//---------- module base_map_l2_dflt_child_jrdl_logic
//
module base_map_l2_dflt_child_jrdl_logic
(
  gclk,
  reset,
  d2l_l2_dflt_child_base_regs_config_regs_0_w,
  d2l_l2_dflt_child_base_regs_config_regs_0_we,
  d2l_l2_dflt_child_base_regs_config_regs_0_re,
  d2l_l2_dflt_child_base_regs_config_regs_1_w,
  d2l_l2_dflt_child_base_regs_config_regs_1_we,
  d2l_l2_dflt_child_base_regs_config_regs_1_re,
  d2l_l2_dflt_child_base_regs_config_regs_2_w,
  d2l_l2_dflt_child_base_regs_config_regs_2_we,
  d2l_l2_dflt_child_base_regs_config_regs_2_re,
  d2l_l2_dflt_child_base_regs_config_regs_3_w,
  d2l_l2_dflt_child_base_regs_config_regs_3_we,
  d2l_l2_dflt_child_base_regs_config_regs_3_re,
  d2l_l2_dflt_child_base_regs_config_regs_4_w,
  d2l_l2_dflt_child_base_regs_config_regs_4_we,
  d2l_l2_dflt_child_base_regs_config_regs_4_re,
  d2l_l2_dflt_child_base_regs_config_regs_5_w,
  d2l_l2_dflt_child_base_regs_config_regs_5_we,
  d2l_l2_dflt_child_base_regs_config_regs_5_re,
  d2l_l2_dflt_child_base_regs_config_regs_6_w,
  d2l_l2_dflt_child_base_regs_config_regs_6_we,
  d2l_l2_dflt_child_base_regs_config_regs_6_re,
  d2l_l2_dflt_child_base_regs_config_regs_7_w,
  d2l_l2_dflt_child_base_regs_config_regs_7_we,
  d2l_l2_dflt_child_base_regs_config_regs_7_re,
  d2l_l2_dflt_child_base_regs_state_regs_0_w,
  d2l_l2_dflt_child_base_regs_state_regs_0_we,
  d2l_l2_dflt_child_base_regs_state_regs_0_re,
  d2l_l2_dflt_child_base_regs_state_regs_1_w,
  d2l_l2_dflt_child_base_regs_state_regs_1_we,
  d2l_l2_dflt_child_base_regs_state_regs_1_re,
  d2l_l2_dflt_child_base_regs_state_regs_2_w,
  d2l_l2_dflt_child_base_regs_state_regs_2_we,
  d2l_l2_dflt_child_base_regs_state_regs_2_re,
  d2l_l2_dflt_child_base_regs_state_regs_3_w,
  d2l_l2_dflt_child_base_regs_state_regs_3_we,
  d2l_l2_dflt_child_base_regs_state_regs_3_re,
  d2l_l2_dflt_child_base_regs_state_regs_4_w,
  d2l_l2_dflt_child_base_regs_state_regs_4_we,
  d2l_l2_dflt_child_base_regs_state_regs_4_re,
  d2l_l2_dflt_child_base_regs_state_regs_5_w,
  d2l_l2_dflt_child_base_regs_state_regs_5_we,
  d2l_l2_dflt_child_base_regs_state_regs_5_re,
  d2l_l2_dflt_child_base_regs_state_regs_6_w,
  d2l_l2_dflt_child_base_regs_state_regs_6_we,
  d2l_l2_dflt_child_base_regs_state_regs_6_re,
  d2l_l2_dflt_child_base_regs_state_regs_7_w,
  d2l_l2_dflt_child_base_regs_state_regs_7_we,
  d2l_l2_dflt_child_base_regs_state_regs_7_re,
  h2l_l2_dflt_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_dflt_child_base_regs_config_regs_0_r,
  l2d_l2_dflt_child_base_regs_config_regs_1_r,
  l2d_l2_dflt_child_base_regs_config_regs_2_r,
  l2d_l2_dflt_child_base_regs_config_regs_3_r,
  l2d_l2_dflt_child_base_regs_config_regs_4_r,
  l2d_l2_dflt_child_base_regs_config_regs_5_r,
  l2d_l2_dflt_child_base_regs_config_regs_6_r,
  l2d_l2_dflt_child_base_regs_config_regs_7_r,
  l2d_l2_dflt_child_base_regs_state_regs_0_r,
  l2d_l2_dflt_child_base_regs_state_regs_1_r,
  l2d_l2_dflt_child_base_regs_state_regs_2_r,
  l2d_l2_dflt_child_base_regs_state_regs_3_r,
  l2d_l2_dflt_child_base_regs_state_regs_4_r,
  l2d_l2_dflt_child_base_regs_state_regs_5_r,
  l2d_l2_dflt_child_base_regs_state_regs_6_r,
  l2d_l2_dflt_child_base_regs_state_regs_7_r,
  l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_0_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_0_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_1_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_1_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_2_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_2_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_3_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_3_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_4_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_4_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_5_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_5_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_6_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_6_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_config_regs_7_w;
  input    d2l_l2_dflt_child_base_regs_config_regs_7_we;
  input    d2l_l2_dflt_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_0_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_0_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_1_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_1_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_2_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_2_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_3_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_3_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_4_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_4_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_5_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_5_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_6_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_6_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_dflt_child_base_regs_state_regs_7_w;
  input    d2l_l2_dflt_child_base_regs_state_regs_7_we;
  input    d2l_l2_dflt_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_dflt_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_0_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_0_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_0_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_0_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_0_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_1_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_1_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_1_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_1_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_1_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_2_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_2_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_2_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_2_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_2_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_3_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_3_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_3_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_3_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_3_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_4_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_4_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_4_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_4_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_4_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_5_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_5_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_5_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_5_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_5_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_6_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_6_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_6_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_6_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_6_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_7_lsb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_7_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_config_regs_7_msb_field;
  reg   [15:0] reg_l2_dflt_child_base_regs_config_regs_7_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_base_regs_config_regs_7_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_0_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_0_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_1_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_1_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_2_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_2_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_3_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_3_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_4_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_4_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_5_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_5_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_6_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_6_r;
  reg   [15:0] rg_l2_dflt_child_base_regs_state_regs_7_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_7_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_4_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_7_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_7_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_4_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_4_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_2_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_5_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_1_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_1_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_3
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_3_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_3_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_3_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_3_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_3_we) reg_l2_dflt_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_3_we) reg_l2_dflt_child_base_regs_config_regs_3_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_3
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_2
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_2_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_2_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_2_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_2_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_2_we) reg_l2_dflt_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_2_we) reg_l2_dflt_child_base_regs_config_regs_2_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_2
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_1
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_1_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_1_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_1_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_1_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_1_we) reg_l2_dflt_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_1_we) reg_l2_dflt_child_base_regs_config_regs_1_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_1
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_0
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_0_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_0_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_0_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_0_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_0_we) reg_l2_dflt_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_0_we) reg_l2_dflt_child_base_regs_config_regs_0_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_0
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_1
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_1_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_0_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_2
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_2_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_3_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_3_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_3
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_3_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_4
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_4_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_7
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_7_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_7_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_7_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_7_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_7_we) reg_l2_dflt_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_7_we) reg_l2_dflt_child_base_regs_config_regs_7_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_7
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_5
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_5_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_0_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_0_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_6
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_6_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_6_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_6_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_6_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_6_we) reg_l2_dflt_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_6_we) reg_l2_dflt_child_base_regs_config_regs_6_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_6
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_6
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_6_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_5
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_5_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_5_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_5_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_5_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_5_we) reg_l2_dflt_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_5_we) reg_l2_dflt_child_base_regs_config_regs_5_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_5
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_7
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_7_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_4
  always @ (*) begin
    reg_l2_dflt_child_base_regs_config_regs_4_lsb_field_next = rg_l2_dflt_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r = rg_l2_dflt_child_base_regs_config_regs_4_lsb_field;
    reg_l2_dflt_child_base_regs_config_regs_4_msb_field_next = rg_l2_dflt_child_base_regs_config_regs_4_msb_field;
    l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r = rg_l2_dflt_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_dflt_child_base_regs_config_regs_4_we) reg_l2_dflt_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_dflt_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_dflt_child_base_regs_config_regs_4_we) reg_l2_dflt_child_base_regs_config_regs_4_msb_field_next = d2l_l2_dflt_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_base_regs_config_regs_4
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_dflt_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_dflt_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_6_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_6_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_3_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_6_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_5_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_5_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_dflt_child_base_regs_state_regs_1_r [15:0]  = rg_l2_dflt_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_config_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_base_regs_config_regs_2_r [15:0]  = rg_l2_dflt_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_dflt_child_base_regs_config_regs_2_r [31:16]  = rg_l2_dflt_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_base_regs_state_regs_0
  always @ (*) begin
    rg_l2_dflt_child_base_regs_state_regs_0_lsb_field =  h2l_l2_dflt_child_base_regs_state_regs_0_lsb_field_w;
  end
  
endmodule

//
//---------- module base_map_l2_dflt_child_jrdl_decode
//
module base_map_l2_dflt_child_jrdl_decode
(
  uclk,
  reset,
  d2h_l2_dflt_child_addr,
  d2h_l2_dflt_child_w,
  d2h_l2_dflt_child_we,
  d2h_l2_dflt_child_re,
  l2d_l2_dflt_child_base_regs_config_regs_0_r,
  l2d_l2_dflt_child_base_regs_config_regs_1_r,
  l2d_l2_dflt_child_base_regs_config_regs_2_r,
  l2d_l2_dflt_child_base_regs_config_regs_3_r,
  l2d_l2_dflt_child_base_regs_config_regs_4_r,
  l2d_l2_dflt_child_base_regs_config_regs_5_r,
  l2d_l2_dflt_child_base_regs_config_regs_6_r,
  l2d_l2_dflt_child_base_regs_config_regs_7_r,
  l2d_l2_dflt_child_base_regs_state_regs_0_r,
  l2d_l2_dflt_child_base_regs_state_regs_1_r,
  l2d_l2_dflt_child_base_regs_state_regs_2_r,
  l2d_l2_dflt_child_base_regs_state_regs_3_r,
  l2d_l2_dflt_child_base_regs_state_regs_4_r,
  l2d_l2_dflt_child_base_regs_state_regs_5_r,
  l2d_l2_dflt_child_base_regs_state_regs_6_r,
  l2d_l2_dflt_child_base_regs_state_regs_7_r,
  h2d_l2_dflt_child_ext_base_regs_r,
  h2d_l2_dflt_child_ext_base_regs_ack,
  h2d_l2_dflt_child_ext_base_regs_nack,
  s2d_l2_dflt_child_l3_child_res_valid,
  s2d_l2_dflt_child_l3_child_res_data,

  h2d_l2_dflt_child_r,
  h2d_l2_dflt_child_ack,
  h2d_l2_dflt_child_nack,
  gclk_enable_8,
  d2l_l2_dflt_child_base_regs_config_regs_0_w,
  d2l_l2_dflt_child_base_regs_config_regs_0_we,
  d2l_l2_dflt_child_base_regs_config_regs_0_re,
  d2l_l2_dflt_child_base_regs_config_regs_1_w,
  d2l_l2_dflt_child_base_regs_config_regs_1_we,
  d2l_l2_dflt_child_base_regs_config_regs_1_re,
  d2l_l2_dflt_child_base_regs_config_regs_2_w,
  d2l_l2_dflt_child_base_regs_config_regs_2_we,
  d2l_l2_dflt_child_base_regs_config_regs_2_re,
  d2l_l2_dflt_child_base_regs_config_regs_3_w,
  d2l_l2_dflt_child_base_regs_config_regs_3_we,
  d2l_l2_dflt_child_base_regs_config_regs_3_re,
  d2l_l2_dflt_child_base_regs_config_regs_4_w,
  d2l_l2_dflt_child_base_regs_config_regs_4_we,
  d2l_l2_dflt_child_base_regs_config_regs_4_re,
  d2l_l2_dflt_child_base_regs_config_regs_5_w,
  d2l_l2_dflt_child_base_regs_config_regs_5_we,
  d2l_l2_dflt_child_base_regs_config_regs_5_re,
  d2l_l2_dflt_child_base_regs_config_regs_6_w,
  d2l_l2_dflt_child_base_regs_config_regs_6_we,
  d2l_l2_dflt_child_base_regs_config_regs_6_re,
  d2l_l2_dflt_child_base_regs_config_regs_7_w,
  d2l_l2_dflt_child_base_regs_config_regs_7_we,
  d2l_l2_dflt_child_base_regs_config_regs_7_re,
  d2l_l2_dflt_child_base_regs_state_regs_0_w,
  d2l_l2_dflt_child_base_regs_state_regs_0_we,
  d2l_l2_dflt_child_base_regs_state_regs_0_re,
  d2l_l2_dflt_child_base_regs_state_regs_1_w,
  d2l_l2_dflt_child_base_regs_state_regs_1_we,
  d2l_l2_dflt_child_base_regs_state_regs_1_re,
  d2l_l2_dflt_child_base_regs_state_regs_2_w,
  d2l_l2_dflt_child_base_regs_state_regs_2_we,
  d2l_l2_dflt_child_base_regs_state_regs_2_re,
  d2l_l2_dflt_child_base_regs_state_regs_3_w,
  d2l_l2_dflt_child_base_regs_state_regs_3_we,
  d2l_l2_dflt_child_base_regs_state_regs_3_re,
  d2l_l2_dflt_child_base_regs_state_regs_4_w,
  d2l_l2_dflt_child_base_regs_state_regs_4_we,
  d2l_l2_dflt_child_base_regs_state_regs_4_re,
  d2l_l2_dflt_child_base_regs_state_regs_5_w,
  d2l_l2_dflt_child_base_regs_state_regs_5_we,
  d2l_l2_dflt_child_base_regs_state_regs_5_re,
  d2l_l2_dflt_child_base_regs_state_regs_6_w,
  d2l_l2_dflt_child_base_regs_state_regs_6_we,
  d2l_l2_dflt_child_base_regs_state_regs_6_re,
  d2l_l2_dflt_child_base_regs_state_regs_7_w,
  d2l_l2_dflt_child_base_regs_state_regs_7_we,
  d2l_l2_dflt_child_base_regs_state_regs_7_re,
  d2h_l2_dflt_child_ext_base_regs_w,
  d2h_l2_dflt_child_ext_base_regs_we,
  d2h_l2_dflt_child_ext_base_regs_re,
  d2h_l2_dflt_child_ext_base_regs_addr,
  d2s_l2_dflt_child_l3_child_cmd_valid,
  d2s_l2_dflt_child_l3_child_cmd_data );

  //------- inputs
  input    uclk;
  input    reset;
  input     [13:2] d2h_l2_dflt_child_addr;
  input     [31:0] d2h_l2_dflt_child_w;
  input    d2h_l2_dflt_child_we;
  input    d2h_l2_dflt_child_re;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_dflt_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_dflt_child_ext_base_regs_r;
  input    h2d_l2_dflt_child_ext_base_regs_ack;
  input    h2d_l2_dflt_child_ext_base_regs_nack;
  input    s2d_l2_dflt_child_l3_child_res_valid;
  input     [7:0] s2d_l2_dflt_child_l3_child_res_data;

  //------- outputs
  output     [31:0] h2d_l2_dflt_child_r;
  output    h2d_l2_dflt_child_ack;
  output    h2d_l2_dflt_child_nack;
  output    gclk_enable_8;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_0_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_0_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_1_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_1_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_2_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_2_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_3_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_3_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_4_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_4_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_5_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_5_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_6_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_6_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_config_regs_7_w;
  output    d2l_l2_dflt_child_base_regs_config_regs_7_we;
  output    d2l_l2_dflt_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_0_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_0_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_1_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_1_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_2_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_2_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_3_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_3_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_4_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_4_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_5_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_5_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_6_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_6_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_dflt_child_base_regs_state_regs_7_w;
  output    d2l_l2_dflt_child_base_regs_state_regs_7_we;
  output    d2l_l2_dflt_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_dflt_child_ext_base_regs_w;
  output    d2h_l2_dflt_child_ext_base_regs_we;
  output    d2h_l2_dflt_child_ext_base_regs_re;
  output     [8:2] d2h_l2_dflt_child_ext_base_regs_addr;
  output    d2s_l2_dflt_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_dflt_child_l3_child_cmd_data;


  //------- wire defines
  wire   [31:0] h2d_l2_dflt_child_ext_base_regs_r_ex;
  wire  h2d_l2_dflt_child_ext_base_regs_ack_ex;
  wire  h2d_l2_dflt_child_ext_base_regs_nack_ex;
  wire   [31:0] h2d_l2_dflt_child_l3_child_r_ex;
  wire  d2s_l2_dflt_child_l3_child_cmd_valid;
  wire   [7:0] d2s_l2_dflt_child_l3_child_cmd_data;
  wire  s8_l2_dflt_child_l3_child_resValid_dly0;
  wire   [7:0] s8_l2_dflt_child_l3_child_resData_dly0;
  wire   [13:2] pio_dec_address;
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_0_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_0_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_0_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_1_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_1_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_1_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_2_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_2_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_2_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_3_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_3_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_3_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_4_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_4_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_4_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_5_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_5_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_5_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_6_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_6_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_6_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_config_regs_7_w;
  reg  d2l_l2_dflt_child_base_regs_config_regs_7_we;
  reg  d2l_l2_dflt_child_base_regs_config_regs_7_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_0_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_0_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_0_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_1_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_1_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_1_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_2_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_2_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_2_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_3_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_3_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_3_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_4_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_4_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_4_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_5_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_5_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_5_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_6_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_6_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_6_re;
  reg   [31:0] d2l_l2_dflt_child_base_regs_state_regs_7_w;
  reg  d2l_l2_dflt_child_base_regs_state_regs_7_we;
  reg  d2l_l2_dflt_child_base_regs_state_regs_7_re;
  reg   [31:0] d2h_l2_dflt_child_ext_base_regs_w_ex;
  reg  d2h_l2_dflt_child_ext_base_regs_we_ex;
  reg  d2h_l2_dflt_child_ext_base_regs_re_ex;
  reg   [31:0] d2h_l2_dflt_child_ext_base_regs_w_next;
  reg  d2h_l2_dflt_child_ext_base_regs_we_next;
  reg  d2h_l2_dflt_child_ext_base_regs_re_next;
  reg   [8:2] d2h_l2_dflt_child_ext_base_regs_addr_ex;
  reg   [8:2] d2h_l2_dflt_child_ext_base_regs_addr_next;
  reg   [31:0] d2h_l2_dflt_child_l3_child_w_ex;
  reg  d2h_l2_dflt_child_l3_child_we_ex;
  reg  d2h_l2_dflt_child_l3_child_re_ex;
  reg   [31:0] d2h_l2_dflt_child_l3_child_w_next;
  reg  d2h_l2_dflt_child_l3_child_we_next;
  reg  d2h_l2_dflt_child_l3_child_re_next;
  reg   [11:2] d2h_l2_dflt_child_l3_child_addr_ex;
  reg   [11:2] d2h_l2_dflt_child_l3_child_addr_next;
  reg  h2d_l2_dflt_child_l3_child_ack_ex;
  reg  h2d_l2_dflt_child_l3_child_nack_ex;
  reg   [2:0] s8_l2_dflt_child_l3_child_state;
  reg   [2:0] s8_l2_dflt_child_l3_child_state_next;
  reg  s8_l2_dflt_child_l3_child_cmdValid_dly0;
  reg   [7:0] s8_l2_dflt_child_l3_child_cmdData_dly0;
  reg  s8_l2_dflt_child_l3_child_cmdValid_dly1;
  reg   [7:0] s8_l2_dflt_child_l3_child_cmdData_dly1;
  reg  s8_l2_dflt_child_l3_child_resValid_dly1;
  reg   [7:0] s8_l2_dflt_child_l3_child_resData_dly1;
  reg   [31:0] s8_l2_dflt_child_l3_child_rdata_accum;
  reg   [31:0] s8_l2_dflt_child_l3_child_rdata_accum_next;
  reg  h2d_l2_dflt_child_l3_child_nack_early;
  reg  h2d_l2_dflt_child_l3_child_nack_early_next;
  reg  s8_l2_dflt_child_l3_child_addr_cnt;
  reg  s8_l2_dflt_child_l3_child_addr_cnt_next;
  reg   [1:0] s8_l2_dflt_child_l3_child_data_cnt;
  reg   [1:0] s8_l2_dflt_child_l3_child_data_cnt_next;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [13:2] pio_dec_address_d1;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_dflt_child_ext_base_regs_we = d2h_l2_dflt_child_ext_base_regs_we_ex;
  assign  d2h_l2_dflt_child_ext_base_regs_w = d2h_l2_dflt_child_ext_base_regs_w_ex;
  assign  d2h_l2_dflt_child_ext_base_regs_re = d2h_l2_dflt_child_ext_base_regs_re_ex;
  assign  h2d_l2_dflt_child_ext_base_regs_r_ex = h2d_l2_dflt_child_ext_base_regs_r;
  assign  h2d_l2_dflt_child_ext_base_regs_ack_ex = h2d_l2_dflt_child_ext_base_regs_ack;
  assign  h2d_l2_dflt_child_ext_base_regs_nack_ex = h2d_l2_dflt_child_ext_base_regs_nack;
  assign  d2h_l2_dflt_child_ext_base_regs_addr = d2h_l2_dflt_child_ext_base_regs_addr_ex;
  assign  d2s_l2_dflt_child_l3_child_cmd_valid = s8_l2_dflt_child_l3_child_cmdValid_dly1;
  assign  d2s_l2_dflt_child_l3_child_cmd_data = s8_l2_dflt_child_l3_child_cmdData_dly1;
  assign  s8_l2_dflt_child_l3_child_resValid_dly0 = s2d_l2_dflt_child_l3_child_res_valid;
  assign  s8_l2_dflt_child_l3_child_resData_dly0 = s2d_l2_dflt_child_l3_child_res_data;
  assign  h2d_l2_dflt_child_l3_child_r_ex = s8_l2_dflt_child_l3_child_rdata_accum;
  assign  pio_dec_address = d2h_l2_dflt_child_addr;
  assign  pio_dec_write_data = d2h_l2_dflt_child_w;
  assign  gclk_enable_8 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = d2h_l2_dflt_child_re & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = d2h_l2_dflt_child_we & pio_dec_write_cgate_dly6;
  assign  h2d_l2_dflt_child_r = dec_pio_read_data;
  assign  h2d_l2_dflt_child_ack = dec_pio_ack;
  assign  h2d_l2_dflt_child_nack = dec_pio_nack;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_address_d1 <= #1   pio_dec_address;
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for external i/f
  always @ (posedge uclk) begin
    if (reset) begin
      d2h_l2_dflt_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_dflt_child_ext_base_regs_re_ex <= #1  1'b0;
      d2h_l2_dflt_child_l3_child_we_ex <= #1  1'b0;
      d2h_l2_dflt_child_l3_child_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_dflt_child_ext_base_regs_we_ex <= #1  d2h_l2_dflt_child_ext_base_regs_we_next & ~h2d_l2_dflt_child_ext_base_regs_ack_ex & ~h2d_l2_dflt_child_ext_base_regs_nack_ex;
      d2h_l2_dflt_child_ext_base_regs_re_ex <= #1  d2h_l2_dflt_child_ext_base_regs_re_next & ~h2d_l2_dflt_child_ext_base_regs_ack_ex & ~h2d_l2_dflt_child_ext_base_regs_nack_ex;
      d2h_l2_dflt_child_l3_child_we_ex <= #1  d2h_l2_dflt_child_l3_child_we_next & ~h2d_l2_dflt_child_l3_child_ack_ex & ~h2d_l2_dflt_child_l3_child_nack_ex;
      d2h_l2_dflt_child_l3_child_re_ex <= #1  d2h_l2_dflt_child_l3_child_re_next & ~h2d_l2_dflt_child_l3_child_ack_ex & ~h2d_l2_dflt_child_l3_child_nack_ex;
    end
    d2h_l2_dflt_child_ext_base_regs_w_ex <= #1  d2h_l2_dflt_child_ext_base_regs_w_next;
    d2h_l2_dflt_child_ext_base_regs_addr_ex <= #1  d2h_l2_dflt_child_ext_base_regs_addr_next;
    d2h_l2_dflt_child_l3_child_w_ex <= #1  d2h_l2_dflt_child_l3_child_w_next;
    d2h_l2_dflt_child_l3_child_addr_ex <= #1  d2h_l2_dflt_child_l3_child_addr_next;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child serial8 i/f
  always @ (*) begin
    s8_l2_dflt_child_l3_child_state_next = s8_l2_dflt_child_l3_child_state;
    s8_l2_dflt_child_l3_child_cmdValid_dly0 =  1'b0;
    s8_l2_dflt_child_l3_child_cmdData_dly0 =  8'b0;
    h2d_l2_dflt_child_l3_child_ack_ex =  1'b0;
    h2d_l2_dflt_child_l3_child_nack_ex =  1'b0;
    h2d_l2_dflt_child_l3_child_nack_early_next = h2d_l2_dflt_child_l3_child_nack_early;
    s8_l2_dflt_child_l3_child_rdata_accum_next = s8_l2_dflt_child_l3_child_rdata_accum;
    s8_l2_dflt_child_l3_child_addr_cnt_next = 1'b0;
    s8_l2_dflt_child_l3_child_data_cnt_next = 2'b0;
    case (s8_l2_dflt_child_l3_child_state)
      3'h0: begin // IDLE
          h2d_l2_dflt_child_l3_child_nack_early_next = 1'b0;
          s8_l2_dflt_child_l3_child_rdata_accum_next = 32'b0;
          if (d2h_l2_dflt_child_l3_child_re_ex | d2h_l2_dflt_child_l3_child_we_ex) begin
            s8_l2_dflt_child_l3_child_cmdValid_dly0 =  1'b1;
            s8_l2_dflt_child_l3_child_cmdData_dly0[7] = d2h_l2_dflt_child_l3_child_we_ex;
            s8_l2_dflt_child_l3_child_cmdData_dly0[6:4] = 3'd2;
            s8_l2_dflt_child_l3_child_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_l2_dflt_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_dflt_child_l3_child_addr_cnt_next = s8_l2_dflt_child_l3_child_addr_cnt + 1'b1;
          if (s8_l2_dflt_child_l3_child_addr_cnt == 1'd0)
            s8_l2_dflt_child_l3_child_cmdData_dly0 = d2h_l2_dflt_child_l3_child_addr_ex [9:2] ;
          else if (s8_l2_dflt_child_l3_child_addr_cnt == 1'd1)
            s8_l2_dflt_child_l3_child_cmdData_dly0 = d2h_l2_dflt_child_l3_child_addr_ex [11:10] ;
          if (s8_l2_dflt_child_l3_child_addr_cnt == 1'd1) begin
            if (d2h_l2_dflt_child_l3_child_we_ex) s8_l2_dflt_child_l3_child_state_next = 3'h2;
            else s8_l2_dflt_child_l3_child_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_l2_dflt_child_l3_child_cmdValid_dly0 =  1'b1;
          s8_l2_dflt_child_l3_child_data_cnt_next = s8_l2_dflt_child_l3_child_data_cnt + 2'b1;
          if (s8_l2_dflt_child_l3_child_data_cnt == 2'd0)
            s8_l2_dflt_child_l3_child_cmdData_dly0 = d2h_l2_dflt_child_l3_child_w_ex [7:0] ;
          else if (s8_l2_dflt_child_l3_child_data_cnt == 2'd1)
            s8_l2_dflt_child_l3_child_cmdData_dly0 = d2h_l2_dflt_child_l3_child_w_ex [15:8] ;
          else if (s8_l2_dflt_child_l3_child_data_cnt == 2'd2)
            s8_l2_dflt_child_l3_child_cmdData_dly0 = d2h_l2_dflt_child_l3_child_w_ex [23:16] ;
          else if (s8_l2_dflt_child_l3_child_data_cnt == 2'd3)
            s8_l2_dflt_child_l3_child_cmdData_dly0 = d2h_l2_dflt_child_l3_child_w_ex [31:24] ;
          if (s8_l2_dflt_child_l3_child_data_cnt == 2'b11)
            s8_l2_dflt_child_l3_child_state_next = 3'h3;
        end
      3'h3: begin  // RES_WAIT
          if (s8_l2_dflt_child_l3_child_resValid_dly1) begin
            h2d_l2_dflt_child_l3_child_nack_early_next = s8_l2_dflt_child_l3_child_resData_dly1[7];
            if (d2h_l2_dflt_child_l3_child_re_ex) s8_l2_dflt_child_l3_child_state_next = 3'h4;
            else if (h2d_l2_dflt_child_l3_child_nack_early_next) s8_l2_dflt_child_l3_child_state_next = 3'h6;
            else s8_l2_dflt_child_l3_child_state_next = 3'h5;
          end
        end
      3'h4: begin  // RES_READ
          s8_l2_dflt_child_l3_child_data_cnt_next = s8_l2_dflt_child_l3_child_data_cnt;
          if (s8_l2_dflt_child_l3_child_resValid_dly1) begin
            s8_l2_dflt_child_l3_child_data_cnt_next = s8_l2_dflt_child_l3_child_data_cnt + 2'b1;
            if (s8_l2_dflt_child_l3_child_data_cnt == 2'd0)
              s8_l2_dflt_child_l3_child_rdata_accum_next [7:0]  = s8_l2_dflt_child_l3_child_resData_dly1;
            else if (s8_l2_dflt_child_l3_child_data_cnt == 2'd1)
              s8_l2_dflt_child_l3_child_rdata_accum_next [15:8]  = s8_l2_dflt_child_l3_child_resData_dly1;
            else if (s8_l2_dflt_child_l3_child_data_cnt == 2'd2)
              s8_l2_dflt_child_l3_child_rdata_accum_next [23:16]  = s8_l2_dflt_child_l3_child_resData_dly1;
            else if (s8_l2_dflt_child_l3_child_data_cnt == 2'd3)
              s8_l2_dflt_child_l3_child_rdata_accum_next [31:24]  = s8_l2_dflt_child_l3_child_resData_dly1;
          end
          else if (h2d_l2_dflt_child_l3_child_nack_early) s8_l2_dflt_child_l3_child_state_next = 3'h6;
          if (s8_l2_dflt_child_l3_child_data_cnt == 2'b11) s8_l2_dflt_child_l3_child_state_next = 3'h5;
        end
      3'h5: begin // RES_DONE_ACK
          h2d_l2_dflt_child_l3_child_ack_ex = 1'b1;
          s8_l2_dflt_child_l3_child_state_next = 3'h0;
        end
      3'h6: begin // RES_DONE_NACK
          h2d_l2_dflt_child_l3_child_nack_ex = 1'b1;
          s8_l2_dflt_child_l3_child_state_next = 3'h0;
        end
      default:
        s8_l2_dflt_child_l3_child_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for l2_dflt_child_l3_child serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_l2_dflt_child_l3_child_state <= #1  3'b0;
      s8_l2_dflt_child_l3_child_cmdValid_dly1 <= #1  1'b0;
      s8_l2_dflt_child_l3_child_cmdData_dly1 <= #1  8'b0;
      s8_l2_dflt_child_l3_child_resValid_dly1 <= #1  1'b0;
      s8_l2_dflt_child_l3_child_resData_dly1 <= #1  8'b0;
      h2d_l2_dflt_child_l3_child_nack_early <= #1  1'b0;
      s8_l2_dflt_child_l3_child_addr_cnt <= #1  1'b0;
      s8_l2_dflt_child_l3_child_data_cnt <= #1  2'b0;
    end
    else begin
      s8_l2_dflt_child_l3_child_state <= #1  s8_l2_dflt_child_l3_child_state_next;
      s8_l2_dflt_child_l3_child_cmdValid_dly1 <= #1  s8_l2_dflt_child_l3_child_cmdValid_dly0;
      s8_l2_dflt_child_l3_child_cmdData_dly1 <= #1  s8_l2_dflt_child_l3_child_cmdData_dly0;
      s8_l2_dflt_child_l3_child_resValid_dly1 <= #1  s8_l2_dflt_child_l3_child_resValid_dly0;
      s8_l2_dflt_child_l3_child_resData_dly1 <= #1  s8_l2_dflt_child_l3_child_resData_dly0;
      h2d_l2_dflt_child_l3_child_nack_early <= #1  h2d_l2_dflt_child_l3_child_nack_early_next;
      s8_l2_dflt_child_l3_child_addr_cnt <= #1  s8_l2_dflt_child_l3_child_addr_cnt_next;
      s8_l2_dflt_child_l3_child_data_cnt <= #1  s8_l2_dflt_child_l3_child_data_cnt_next;
    end
    s8_l2_dflt_child_l3_child_rdata_accum <= #1  s8_l2_dflt_child_l3_child_rdata_accum_next;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 d2h_l2_dflt_child_re;
      pio_dec_write_cgate_dly1 <= #1 d2h_l2_dflt_child_we;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(d2h_l2_dflt_child_re)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(d2h_l2_dflt_child_we)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(d2h_l2_dflt_child_re)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(d2h_l2_dflt_child_we)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(d2h_l2_dflt_child_re)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(d2h_l2_dflt_child_we)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(d2h_l2_dflt_child_re)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(d2h_l2_dflt_child_we)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(d2h_l2_dflt_child_re)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(d2h_l2_dflt_child_we)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_dflt_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_dflt_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_dflt_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_dflt_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_dflt_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_dflt_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_dflt_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    d2h_l2_dflt_child_l3_child_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_dflt_child_l3_child_we_next = 1'b0;
    d2h_l2_dflt_child_l3_child_re_next = 1'b0;
    d2h_l2_dflt_child_l3_child_addr_next = pio_dec_address_d1  [11:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_dflt_child.base_regs.config_regs_0     Address: 0x40000     External: false
    12'b000000000000:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_dflt_child.base_regs.config_regs_1     Address: 0x40004     External: false
    12'b000000000001:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_dflt_child.base_regs.config_regs_2     Address: 0x40008     External: false
    12'b000000000010:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_dflt_child.base_regs.config_regs_3     Address: 0x4000c     External: false
    12'b000000000011:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_dflt_child.base_regs.config_regs_4     Address: 0x40010     External: false
    12'b000000000100:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_dflt_child.base_regs.config_regs_5     Address: 0x40014     External: false
    12'b000000000101:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_dflt_child.base_regs.config_regs_6     Address: 0x40018     External: false
    12'b000000000110:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_dflt_child.base_regs.config_regs_7     Address: 0x4001c     External: false
    12'b000000000111:
      begin
        d2l_l2_dflt_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_0     Address: 0x40100     External: false
    12'b000001000000:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_1     Address: 0x40104     External: false
    12'b000001000001:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_2     Address: 0x40108     External: false
    12'b000001000010:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_3     Address: 0x4010c     External: false
    12'b000001000011:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_4     Address: 0x40110     External: false
    12'b000001000100:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_5     Address: 0x40114     External: false
    12'b000001000101:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_6     Address: 0x40118     External: false
    12'b000001000110:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_dflt_child.base_regs.state_regs_7     Address: 0x4011c     External: false
    12'b000001000111:
      begin
        d2l_l2_dflt_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_dflt_child.ext_base_regs     Address: 0x41000     External: true
    12'b01000???????:
      begin
        d2h_l2_dflt_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_dflt_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_dflt_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_dflt_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_dflt_child_ext_base_regs_r_ex;
      end
    //  Register: l2_dflt_child.l3_child     Address: 0x42000     External: true
    12'b10??????????:
      begin
        d2h_l2_dflt_child_l3_child_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_dflt_child_l3_child_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_dflt_child_l3_child_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_dflt_child_l3_child_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_dflt_child_l3_child_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_dflt_child_pio
//
module base_map_l2_dflt_child_pio
(
  uclk,
  gclk,
  reset,
  h2l_l2_dflt_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_dflt_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_dflt_child_ext_base_regs_r,
  h2d_l2_dflt_child_ext_base_regs_ack,
  h2d_l2_dflt_child_ext_base_regs_nack,
  s2d_l2_dflt_child_l3_child_res_valid,
  s2d_l2_dflt_child_l3_child_res_data,
  d2h_l2_dflt_child_addr,
  d2h_l2_dflt_child_w,
  d2h_l2_dflt_child_we,
  d2h_l2_dflt_child_re,

  l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_dflt_child_ext_base_regs_w,
  d2h_l2_dflt_child_ext_base_regs_we,
  d2h_l2_dflt_child_ext_base_regs_re,
  d2h_l2_dflt_child_ext_base_regs_addr,
  d2s_l2_dflt_child_l3_child_cmd_valid,
  d2s_l2_dflt_child_l3_child_cmd_data,
  h2d_l2_dflt_child_r,
  h2d_l2_dflt_child_ack,
  h2d_l2_dflt_child_nack,
  gclk_enable_8 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_dflt_child_ext_base_regs_r;
  input    h2d_l2_dflt_child_ext_base_regs_ack;
  input    h2d_l2_dflt_child_ext_base_regs_nack;
  input    s2d_l2_dflt_child_l3_child_res_valid;
  input     [7:0] s2d_l2_dflt_child_l3_child_res_data;
  input     [13:2] d2h_l2_dflt_child_addr;
  input     [31:0] d2h_l2_dflt_child_w;
  input    d2h_l2_dflt_child_we;
  input    d2h_l2_dflt_child_re;

  //------- outputs
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_dflt_child_ext_base_regs_w;
  output    d2h_l2_dflt_child_ext_base_regs_we;
  output    d2h_l2_dflt_child_ext_base_regs_re;
  output     [8:2] d2h_l2_dflt_child_ext_base_regs_addr;
  output    d2s_l2_dflt_child_l3_child_cmd_valid;
  output     [7:0] d2s_l2_dflt_child_l3_child_cmd_data;
  output     [31:0] h2d_l2_dflt_child_r;
  output    h2d_l2_dflt_child_ack;
  output    h2d_l2_dflt_child_nack;
  output    gclk_enable_8;


  //------- wire defines
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_0_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_0_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_0_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_1_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_1_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_1_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_2_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_2_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_2_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_3_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_3_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_3_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_4_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_4_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_4_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_5_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_5_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_5_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_6_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_6_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_6_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_config_regs_7_w;
  wire  d2l_l2_dflt_child_base_regs_config_regs_7_we;
  wire  d2l_l2_dflt_child_base_regs_config_regs_7_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_0_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_0_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_0_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_1_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_1_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_1_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_2_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_2_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_2_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_3_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_3_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_3_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_4_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_4_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_4_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_5_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_5_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_5_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_6_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_6_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_6_re;
  wire   [31:0] d2l_l2_dflt_child_base_regs_state_regs_7_w;
  wire  d2l_l2_dflt_child_base_regs_state_regs_7_we;
  wire  d2l_l2_dflt_child_base_regs_state_regs_7_re;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_0_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_1_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_2_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_3_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_4_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_5_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_6_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_config_regs_7_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_0_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_1_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_2_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_3_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_4_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_5_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_6_r;
  wire   [31:0] l2d_l2_dflt_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_dflt_child_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2h_l2_dflt_child_addr(d2h_l2_dflt_child_addr),
    .d2h_l2_dflt_child_w(d2h_l2_dflt_child_w),
    .d2h_l2_dflt_child_we(d2h_l2_dflt_child_we),
    .d2h_l2_dflt_child_re(d2h_l2_dflt_child_re),
    .l2d_l2_dflt_child_base_regs_config_regs_0_r(l2d_l2_dflt_child_base_regs_config_regs_0_r),
    .l2d_l2_dflt_child_base_regs_config_regs_1_r(l2d_l2_dflt_child_base_regs_config_regs_1_r),
    .l2d_l2_dflt_child_base_regs_config_regs_2_r(l2d_l2_dflt_child_base_regs_config_regs_2_r),
    .l2d_l2_dflt_child_base_regs_config_regs_3_r(l2d_l2_dflt_child_base_regs_config_regs_3_r),
    .l2d_l2_dflt_child_base_regs_config_regs_4_r(l2d_l2_dflt_child_base_regs_config_regs_4_r),
    .l2d_l2_dflt_child_base_regs_config_regs_5_r(l2d_l2_dflt_child_base_regs_config_regs_5_r),
    .l2d_l2_dflt_child_base_regs_config_regs_6_r(l2d_l2_dflt_child_base_regs_config_regs_6_r),
    .l2d_l2_dflt_child_base_regs_config_regs_7_r(l2d_l2_dflt_child_base_regs_config_regs_7_r),
    .l2d_l2_dflt_child_base_regs_state_regs_0_r(l2d_l2_dflt_child_base_regs_state_regs_0_r),
    .l2d_l2_dflt_child_base_regs_state_regs_1_r(l2d_l2_dflt_child_base_regs_state_regs_1_r),
    .l2d_l2_dflt_child_base_regs_state_regs_2_r(l2d_l2_dflt_child_base_regs_state_regs_2_r),
    .l2d_l2_dflt_child_base_regs_state_regs_3_r(l2d_l2_dflt_child_base_regs_state_regs_3_r),
    .l2d_l2_dflt_child_base_regs_state_regs_4_r(l2d_l2_dflt_child_base_regs_state_regs_4_r),
    .l2d_l2_dflt_child_base_regs_state_regs_5_r(l2d_l2_dflt_child_base_regs_state_regs_5_r),
    .l2d_l2_dflt_child_base_regs_state_regs_6_r(l2d_l2_dflt_child_base_regs_state_regs_6_r),
    .l2d_l2_dflt_child_base_regs_state_regs_7_r(l2d_l2_dflt_child_base_regs_state_regs_7_r),
    .h2d_l2_dflt_child_ext_base_regs_r(h2d_l2_dflt_child_ext_base_regs_r),
    .h2d_l2_dflt_child_ext_base_regs_ack(h2d_l2_dflt_child_ext_base_regs_ack),
    .h2d_l2_dflt_child_ext_base_regs_nack(h2d_l2_dflt_child_ext_base_regs_nack),
    .s2d_l2_dflt_child_l3_child_res_valid(s2d_l2_dflt_child_l3_child_res_valid),
    .s2d_l2_dflt_child_l3_child_res_data(s2d_l2_dflt_child_l3_child_res_data),
    .h2d_l2_dflt_child_r(h2d_l2_dflt_child_r),
    .h2d_l2_dflt_child_ack(h2d_l2_dflt_child_ack),
    .h2d_l2_dflt_child_nack(h2d_l2_dflt_child_nack),
    .gclk_enable_8(gclk_enable_8),
    .d2l_l2_dflt_child_base_regs_config_regs_0_w(d2l_l2_dflt_child_base_regs_config_regs_0_w),
    .d2l_l2_dflt_child_base_regs_config_regs_0_we(d2l_l2_dflt_child_base_regs_config_regs_0_we),
    .d2l_l2_dflt_child_base_regs_config_regs_0_re(d2l_l2_dflt_child_base_regs_config_regs_0_re),
    .d2l_l2_dflt_child_base_regs_config_regs_1_w(d2l_l2_dflt_child_base_regs_config_regs_1_w),
    .d2l_l2_dflt_child_base_regs_config_regs_1_we(d2l_l2_dflt_child_base_regs_config_regs_1_we),
    .d2l_l2_dflt_child_base_regs_config_regs_1_re(d2l_l2_dflt_child_base_regs_config_regs_1_re),
    .d2l_l2_dflt_child_base_regs_config_regs_2_w(d2l_l2_dflt_child_base_regs_config_regs_2_w),
    .d2l_l2_dflt_child_base_regs_config_regs_2_we(d2l_l2_dflt_child_base_regs_config_regs_2_we),
    .d2l_l2_dflt_child_base_regs_config_regs_2_re(d2l_l2_dflt_child_base_regs_config_regs_2_re),
    .d2l_l2_dflt_child_base_regs_config_regs_3_w(d2l_l2_dflt_child_base_regs_config_regs_3_w),
    .d2l_l2_dflt_child_base_regs_config_regs_3_we(d2l_l2_dflt_child_base_regs_config_regs_3_we),
    .d2l_l2_dflt_child_base_regs_config_regs_3_re(d2l_l2_dflt_child_base_regs_config_regs_3_re),
    .d2l_l2_dflt_child_base_regs_config_regs_4_w(d2l_l2_dflt_child_base_regs_config_regs_4_w),
    .d2l_l2_dflt_child_base_regs_config_regs_4_we(d2l_l2_dflt_child_base_regs_config_regs_4_we),
    .d2l_l2_dflt_child_base_regs_config_regs_4_re(d2l_l2_dflt_child_base_regs_config_regs_4_re),
    .d2l_l2_dflt_child_base_regs_config_regs_5_w(d2l_l2_dflt_child_base_regs_config_regs_5_w),
    .d2l_l2_dflt_child_base_regs_config_regs_5_we(d2l_l2_dflt_child_base_regs_config_regs_5_we),
    .d2l_l2_dflt_child_base_regs_config_regs_5_re(d2l_l2_dflt_child_base_regs_config_regs_5_re),
    .d2l_l2_dflt_child_base_regs_config_regs_6_w(d2l_l2_dflt_child_base_regs_config_regs_6_w),
    .d2l_l2_dflt_child_base_regs_config_regs_6_we(d2l_l2_dflt_child_base_regs_config_regs_6_we),
    .d2l_l2_dflt_child_base_regs_config_regs_6_re(d2l_l2_dflt_child_base_regs_config_regs_6_re),
    .d2l_l2_dflt_child_base_regs_config_regs_7_w(d2l_l2_dflt_child_base_regs_config_regs_7_w),
    .d2l_l2_dflt_child_base_regs_config_regs_7_we(d2l_l2_dflt_child_base_regs_config_regs_7_we),
    .d2l_l2_dflt_child_base_regs_config_regs_7_re(d2l_l2_dflt_child_base_regs_config_regs_7_re),
    .d2l_l2_dflt_child_base_regs_state_regs_0_w(d2l_l2_dflt_child_base_regs_state_regs_0_w),
    .d2l_l2_dflt_child_base_regs_state_regs_0_we(d2l_l2_dflt_child_base_regs_state_regs_0_we),
    .d2l_l2_dflt_child_base_regs_state_regs_0_re(d2l_l2_dflt_child_base_regs_state_regs_0_re),
    .d2l_l2_dflt_child_base_regs_state_regs_1_w(d2l_l2_dflt_child_base_regs_state_regs_1_w),
    .d2l_l2_dflt_child_base_regs_state_regs_1_we(d2l_l2_dflt_child_base_regs_state_regs_1_we),
    .d2l_l2_dflt_child_base_regs_state_regs_1_re(d2l_l2_dflt_child_base_regs_state_regs_1_re),
    .d2l_l2_dflt_child_base_regs_state_regs_2_w(d2l_l2_dflt_child_base_regs_state_regs_2_w),
    .d2l_l2_dflt_child_base_regs_state_regs_2_we(d2l_l2_dflt_child_base_regs_state_regs_2_we),
    .d2l_l2_dflt_child_base_regs_state_regs_2_re(d2l_l2_dflt_child_base_regs_state_regs_2_re),
    .d2l_l2_dflt_child_base_regs_state_regs_3_w(d2l_l2_dflt_child_base_regs_state_regs_3_w),
    .d2l_l2_dflt_child_base_regs_state_regs_3_we(d2l_l2_dflt_child_base_regs_state_regs_3_we),
    .d2l_l2_dflt_child_base_regs_state_regs_3_re(d2l_l2_dflt_child_base_regs_state_regs_3_re),
    .d2l_l2_dflt_child_base_regs_state_regs_4_w(d2l_l2_dflt_child_base_regs_state_regs_4_w),
    .d2l_l2_dflt_child_base_regs_state_regs_4_we(d2l_l2_dflt_child_base_regs_state_regs_4_we),
    .d2l_l2_dflt_child_base_regs_state_regs_4_re(d2l_l2_dflt_child_base_regs_state_regs_4_re),
    .d2l_l2_dflt_child_base_regs_state_regs_5_w(d2l_l2_dflt_child_base_regs_state_regs_5_w),
    .d2l_l2_dflt_child_base_regs_state_regs_5_we(d2l_l2_dflt_child_base_regs_state_regs_5_we),
    .d2l_l2_dflt_child_base_regs_state_regs_5_re(d2l_l2_dflt_child_base_regs_state_regs_5_re),
    .d2l_l2_dflt_child_base_regs_state_regs_6_w(d2l_l2_dflt_child_base_regs_state_regs_6_w),
    .d2l_l2_dflt_child_base_regs_state_regs_6_we(d2l_l2_dflt_child_base_regs_state_regs_6_we),
    .d2l_l2_dflt_child_base_regs_state_regs_6_re(d2l_l2_dflt_child_base_regs_state_regs_6_re),
    .d2l_l2_dflt_child_base_regs_state_regs_7_w(d2l_l2_dflt_child_base_regs_state_regs_7_w),
    .d2l_l2_dflt_child_base_regs_state_regs_7_we(d2l_l2_dflt_child_base_regs_state_regs_7_we),
    .d2l_l2_dflt_child_base_regs_state_regs_7_re(d2l_l2_dflt_child_base_regs_state_regs_7_re),
    .d2h_l2_dflt_child_ext_base_regs_w(d2h_l2_dflt_child_ext_base_regs_w),
    .d2h_l2_dflt_child_ext_base_regs_we(d2h_l2_dflt_child_ext_base_regs_we),
    .d2h_l2_dflt_child_ext_base_regs_re(d2h_l2_dflt_child_ext_base_regs_re),
    .d2h_l2_dflt_child_ext_base_regs_addr(d2h_l2_dflt_child_ext_base_regs_addr),
    .d2s_l2_dflt_child_l3_child_cmd_valid(d2s_l2_dflt_child_l3_child_cmd_valid),
    .d2s_l2_dflt_child_l3_child_cmd_data(d2s_l2_dflt_child_l3_child_cmd_data) );
    
  base_map_l2_dflt_child_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_l2_dflt_child_base_regs_config_regs_0_w(d2l_l2_dflt_child_base_regs_config_regs_0_w),
    .d2l_l2_dflt_child_base_regs_config_regs_0_we(d2l_l2_dflt_child_base_regs_config_regs_0_we),
    .d2l_l2_dflt_child_base_regs_config_regs_0_re(d2l_l2_dflt_child_base_regs_config_regs_0_re),
    .d2l_l2_dflt_child_base_regs_config_regs_1_w(d2l_l2_dflt_child_base_regs_config_regs_1_w),
    .d2l_l2_dflt_child_base_regs_config_regs_1_we(d2l_l2_dflt_child_base_regs_config_regs_1_we),
    .d2l_l2_dflt_child_base_regs_config_regs_1_re(d2l_l2_dflt_child_base_regs_config_regs_1_re),
    .d2l_l2_dflt_child_base_regs_config_regs_2_w(d2l_l2_dflt_child_base_regs_config_regs_2_w),
    .d2l_l2_dflt_child_base_regs_config_regs_2_we(d2l_l2_dflt_child_base_regs_config_regs_2_we),
    .d2l_l2_dflt_child_base_regs_config_regs_2_re(d2l_l2_dflt_child_base_regs_config_regs_2_re),
    .d2l_l2_dflt_child_base_regs_config_regs_3_w(d2l_l2_dflt_child_base_regs_config_regs_3_w),
    .d2l_l2_dflt_child_base_regs_config_regs_3_we(d2l_l2_dflt_child_base_regs_config_regs_3_we),
    .d2l_l2_dflt_child_base_regs_config_regs_3_re(d2l_l2_dflt_child_base_regs_config_regs_3_re),
    .d2l_l2_dflt_child_base_regs_config_regs_4_w(d2l_l2_dflt_child_base_regs_config_regs_4_w),
    .d2l_l2_dflt_child_base_regs_config_regs_4_we(d2l_l2_dflt_child_base_regs_config_regs_4_we),
    .d2l_l2_dflt_child_base_regs_config_regs_4_re(d2l_l2_dflt_child_base_regs_config_regs_4_re),
    .d2l_l2_dflt_child_base_regs_config_regs_5_w(d2l_l2_dflt_child_base_regs_config_regs_5_w),
    .d2l_l2_dflt_child_base_regs_config_regs_5_we(d2l_l2_dflt_child_base_regs_config_regs_5_we),
    .d2l_l2_dflt_child_base_regs_config_regs_5_re(d2l_l2_dflt_child_base_regs_config_regs_5_re),
    .d2l_l2_dflt_child_base_regs_config_regs_6_w(d2l_l2_dflt_child_base_regs_config_regs_6_w),
    .d2l_l2_dflt_child_base_regs_config_regs_6_we(d2l_l2_dflt_child_base_regs_config_regs_6_we),
    .d2l_l2_dflt_child_base_regs_config_regs_6_re(d2l_l2_dflt_child_base_regs_config_regs_6_re),
    .d2l_l2_dflt_child_base_regs_config_regs_7_w(d2l_l2_dflt_child_base_regs_config_regs_7_w),
    .d2l_l2_dflt_child_base_regs_config_regs_7_we(d2l_l2_dflt_child_base_regs_config_regs_7_we),
    .d2l_l2_dflt_child_base_regs_config_regs_7_re(d2l_l2_dflt_child_base_regs_config_regs_7_re),
    .d2l_l2_dflt_child_base_regs_state_regs_0_w(d2l_l2_dflt_child_base_regs_state_regs_0_w),
    .d2l_l2_dflt_child_base_regs_state_regs_0_we(d2l_l2_dflt_child_base_regs_state_regs_0_we),
    .d2l_l2_dflt_child_base_regs_state_regs_0_re(d2l_l2_dflt_child_base_regs_state_regs_0_re),
    .d2l_l2_dflt_child_base_regs_state_regs_1_w(d2l_l2_dflt_child_base_regs_state_regs_1_w),
    .d2l_l2_dflt_child_base_regs_state_regs_1_we(d2l_l2_dflt_child_base_regs_state_regs_1_we),
    .d2l_l2_dflt_child_base_regs_state_regs_1_re(d2l_l2_dflt_child_base_regs_state_regs_1_re),
    .d2l_l2_dflt_child_base_regs_state_regs_2_w(d2l_l2_dflt_child_base_regs_state_regs_2_w),
    .d2l_l2_dflt_child_base_regs_state_regs_2_we(d2l_l2_dflt_child_base_regs_state_regs_2_we),
    .d2l_l2_dflt_child_base_regs_state_regs_2_re(d2l_l2_dflt_child_base_regs_state_regs_2_re),
    .d2l_l2_dflt_child_base_regs_state_regs_3_w(d2l_l2_dflt_child_base_regs_state_regs_3_w),
    .d2l_l2_dflt_child_base_regs_state_regs_3_we(d2l_l2_dflt_child_base_regs_state_regs_3_we),
    .d2l_l2_dflt_child_base_regs_state_regs_3_re(d2l_l2_dflt_child_base_regs_state_regs_3_re),
    .d2l_l2_dflt_child_base_regs_state_regs_4_w(d2l_l2_dflt_child_base_regs_state_regs_4_w),
    .d2l_l2_dflt_child_base_regs_state_regs_4_we(d2l_l2_dflt_child_base_regs_state_regs_4_we),
    .d2l_l2_dflt_child_base_regs_state_regs_4_re(d2l_l2_dflt_child_base_regs_state_regs_4_re),
    .d2l_l2_dflt_child_base_regs_state_regs_5_w(d2l_l2_dflt_child_base_regs_state_regs_5_w),
    .d2l_l2_dflt_child_base_regs_state_regs_5_we(d2l_l2_dflt_child_base_regs_state_regs_5_we),
    .d2l_l2_dflt_child_base_regs_state_regs_5_re(d2l_l2_dflt_child_base_regs_state_regs_5_re),
    .d2l_l2_dflt_child_base_regs_state_regs_6_w(d2l_l2_dflt_child_base_regs_state_regs_6_w),
    .d2l_l2_dflt_child_base_regs_state_regs_6_we(d2l_l2_dflt_child_base_regs_state_regs_6_we),
    .d2l_l2_dflt_child_base_regs_state_regs_6_re(d2l_l2_dflt_child_base_regs_state_regs_6_re),
    .d2l_l2_dflt_child_base_regs_state_regs_7_w(d2l_l2_dflt_child_base_regs_state_regs_7_w),
    .d2l_l2_dflt_child_base_regs_state_regs_7_we(d2l_l2_dflt_child_base_regs_state_regs_7_we),
    .d2l_l2_dflt_child_base_regs_state_regs_7_re(d2l_l2_dflt_child_base_regs_state_regs_7_re),
    .h2l_l2_dflt_child_base_regs_state_regs_0_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_0_lsb_field_w),
    .h2l_l2_dflt_child_base_regs_state_regs_1_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_1_lsb_field_w),
    .h2l_l2_dflt_child_base_regs_state_regs_2_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_2_lsb_field_w),
    .h2l_l2_dflt_child_base_regs_state_regs_3_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_3_lsb_field_w),
    .h2l_l2_dflt_child_base_regs_state_regs_4_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_4_lsb_field_w),
    .h2l_l2_dflt_child_base_regs_state_regs_5_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_5_lsb_field_w),
    .h2l_l2_dflt_child_base_regs_state_regs_6_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_6_lsb_field_w),
    .h2l_l2_dflt_child_base_regs_state_regs_7_lsb_field_w(h2l_l2_dflt_child_base_regs_state_regs_7_lsb_field_w),
    .l2d_l2_dflt_child_base_regs_config_regs_0_r(l2d_l2_dflt_child_base_regs_config_regs_0_r),
    .l2d_l2_dflt_child_base_regs_config_regs_1_r(l2d_l2_dflt_child_base_regs_config_regs_1_r),
    .l2d_l2_dflt_child_base_regs_config_regs_2_r(l2d_l2_dflt_child_base_regs_config_regs_2_r),
    .l2d_l2_dflt_child_base_regs_config_regs_3_r(l2d_l2_dflt_child_base_regs_config_regs_3_r),
    .l2d_l2_dflt_child_base_regs_config_regs_4_r(l2d_l2_dflt_child_base_regs_config_regs_4_r),
    .l2d_l2_dflt_child_base_regs_config_regs_5_r(l2d_l2_dflt_child_base_regs_config_regs_5_r),
    .l2d_l2_dflt_child_base_regs_config_regs_6_r(l2d_l2_dflt_child_base_regs_config_regs_6_r),
    .l2d_l2_dflt_child_base_regs_config_regs_7_r(l2d_l2_dflt_child_base_regs_config_regs_7_r),
    .l2d_l2_dflt_child_base_regs_state_regs_0_r(l2d_l2_dflt_child_base_regs_state_regs_0_r),
    .l2d_l2_dflt_child_base_regs_state_regs_1_r(l2d_l2_dflt_child_base_regs_state_regs_1_r),
    .l2d_l2_dflt_child_base_regs_state_regs_2_r(l2d_l2_dflt_child_base_regs_state_regs_2_r),
    .l2d_l2_dflt_child_base_regs_state_regs_3_r(l2d_l2_dflt_child_base_regs_state_regs_3_r),
    .l2d_l2_dflt_child_base_regs_state_regs_4_r(l2d_l2_dflt_child_base_regs_state_regs_4_r),
    .l2d_l2_dflt_child_base_regs_state_regs_5_r(l2d_l2_dflt_child_base_regs_state_regs_5_r),
    .l2d_l2_dflt_child_base_regs_state_regs_6_r(l2d_l2_dflt_child_base_regs_state_regs_6_r),
    .l2d_l2_dflt_child_base_regs_state_regs_7_r(l2d_l2_dflt_child_base_regs_state_regs_7_r),
    .l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_0_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_0_msb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_1_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_1_msb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_2_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_2_msb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_3_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_3_msb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_4_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_4_msb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_5_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_5_msb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_6_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_6_msb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r(l2h_l2_dflt_child_base_regs_config_regs_7_lsb_field_r),
    .l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r(l2h_l2_dflt_child_base_regs_config_regs_7_msb_field_r) );
    
endmodule

//
//---------- module base_map_l2_dflt_child_l3_child_jrdl_logic
//
module base_map_l2_dflt_child_l3_child_jrdl_logic
(
  gclk,
  reset,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field_w,

  l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re;
  input     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we;
  input    d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field_w;

  //------- outputs
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r;
  output     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field;
  reg   [15:0] reg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_next;
  reg   [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r;
  reg   [15:0] rg_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field;
  reg   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r;
  
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_3
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_3
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_4
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_4
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_1
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_1
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_2
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_2
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_7
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_7
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_5
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_5
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_6
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_6
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_5
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_4
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_7
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_6
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_1
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_0
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_0 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_3
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_2
  always @ (*) begin
    rg_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field =  h2l_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_5 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_2 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_7 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_6 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_3 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field;
    l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r [31:16]  = rg_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_4 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_state_regs_1 (pio read data)
  always @ (*) begin
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r = 32'b0;
    l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r [15:0]  = rg_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field;
  end
  
  //------- combinatorial assigns for l2_dflt_child_l3_child_base_regs_config_regs_0
  always @ (*) begin
    reg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field;
    reg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_next = rg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field;
    l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r = rg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w [15:0] ;
    if (d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we) reg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_next = d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w [31:16] ;
  end
  
  //------- reg assigns for l2_dflt_child_l3_child_base_regs_config_regs_0
  always @ (posedge gclk) begin
    if (reset) begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field <= #1 16'hffff;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field <= #1 16'h0;
    end
    else begin
      rg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_next;
      rg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field <= #1  reg_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_next;
    end
  end
  
endmodule

//
//---------- module base_map_l2_dflt_child_l3_child_jrdl_decode
//
module base_map_l2_dflt_child_l3_child_jrdl_decode
(
  uclk,
  reset,
  d2s_l2_dflt_child_l3_child_cmd_valid,
  d2s_l2_dflt_child_l3_child_cmd_data,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r,
  l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r,
  l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r,
  h2d_l2_dflt_child_l3_child_ext_base_regs_r,
  h2d_l2_dflt_child_l3_child_ext_base_regs_ack,
  h2d_l2_dflt_child_l3_child_ext_base_regs_nack,

  s2d_l2_dflt_child_l3_child_res_valid,
  s2d_l2_dflt_child_l3_child_res_data,
  gclk_enable_9,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we,
  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we,
  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re,
  d2h_l2_dflt_child_l3_child_ext_base_regs_w,
  d2h_l2_dflt_child_l3_child_ext_base_regs_we,
  d2h_l2_dflt_child_l3_child_ext_base_regs_re,
  d2h_l2_dflt_child_l3_child_ext_base_regs_addr );

  //------- inputs
  input    uclk;
  input    reset;
  input    d2s_l2_dflt_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_dflt_child_l3_child_cmd_data;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r;
  input     [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r;
  input     [31:0] h2d_l2_dflt_child_l3_child_ext_base_regs_r;
  input    h2d_l2_dflt_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_dflt_child_l3_child_ext_base_regs_nack;

  //------- outputs
  output    s2d_l2_dflt_child_l3_child_res_valid;
  output     [7:0] s2d_l2_dflt_child_l3_child_res_data;
  output    gclk_enable_9;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re;
  output     [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we;
  output    d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re;
  output     [31:0] d2h_l2_dflt_child_l3_child_ext_base_regs_w;
  output    d2h_l2_dflt_child_l3_child_ext_base_regs_we;
  output    d2h_l2_dflt_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_dflt_child_l3_child_ext_base_regs_addr;


  //------- wire defines
  wire   [31:0] h2d_l2_dflt_child_l3_child_ext_base_regs_r_ex;
  wire  h2d_l2_dflt_child_l3_child_ext_base_regs_ack_ex;
  wire  h2d_l2_dflt_child_l3_child_ext_base_regs_nack_ex;
  wire   [11:2] pio_dec_address;
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re;
  reg   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we;
  reg  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re;
  reg   [31:0] d2h_l2_dflt_child_l3_child_ext_base_regs_w_ex;
  reg  d2h_l2_dflt_child_l3_child_ext_base_regs_we_ex;
  reg  d2h_l2_dflt_child_l3_child_ext_base_regs_re_ex;
  reg   [31:0] d2h_l2_dflt_child_l3_child_ext_base_regs_w_next;
  reg  d2h_l2_dflt_child_l3_child_ext_base_regs_we_next;
  reg  d2h_l2_dflt_child_l3_child_ext_base_regs_re_next;
  reg   [8:2] d2h_l2_dflt_child_l3_child_ext_base_regs_addr_ex;
  reg   [8:2] d2h_l2_dflt_child_l3_child_ext_base_regs_addr_next;
  reg   [2:0] s8_state;
  reg   [2:0] s8_state_next;
  reg  s2d_l2_dflt_child_l3_child_res_valid;
  reg   [7:0] s2d_l2_dflt_child_l3_child_res_data;
  reg   [11:2] s8_addr_accum;
  reg   [11:2] s8_addr_accum_next;
  reg   [31:0] s8_wdata_accum;
  reg   [31:0] s8_wdata_accum_next;
  reg  s8_wr_state_capture;
  reg  s8_wr_state_capture_next;
  reg   [31:0] s8_rdata_capture;
  reg   [31:0] s8_rdata_capture_next;
  reg  s8_addr_cnt;
  reg  s8_addr_cnt_next;
  reg   [1:0] s8_data_cnt;
  reg   [1:0] s8_data_cnt_next;
  reg  s8_pio_dec_read;
  reg  s8_pio_dec_write;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [11:2] pio_dec_address_d1;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  d2h_l2_dflt_child_l3_child_ext_base_regs_we = d2h_l2_dflt_child_l3_child_ext_base_regs_we_ex;
  assign  d2h_l2_dflt_child_l3_child_ext_base_regs_w = d2h_l2_dflt_child_l3_child_ext_base_regs_w_ex;
  assign  d2h_l2_dflt_child_l3_child_ext_base_regs_re = d2h_l2_dflt_child_l3_child_ext_base_regs_re_ex;
  assign  h2d_l2_dflt_child_l3_child_ext_base_regs_r_ex = h2d_l2_dflt_child_l3_child_ext_base_regs_r;
  assign  h2d_l2_dflt_child_l3_child_ext_base_regs_ack_ex = h2d_l2_dflt_child_l3_child_ext_base_regs_ack;
  assign  h2d_l2_dflt_child_l3_child_ext_base_regs_nack_ex = h2d_l2_dflt_child_l3_child_ext_base_regs_nack;
  assign  d2h_l2_dflt_child_l3_child_ext_base_regs_addr = d2h_l2_dflt_child_l3_child_ext_base_regs_addr_ex;
  assign  pio_dec_address = s8_addr_accum;
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  gclk_enable_9 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = s8_pio_dec_read & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = s8_pio_dec_write & pio_dec_write_cgate_dly6;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always @ (*) begin
    s8_state_next = s8_state;
    s2d_l2_dflt_child_l3_child_res_valid =  1'b0;
    s2d_l2_dflt_child_l3_child_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_addr_accum_next = s8_addr_accum;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_addr_cnt_next = 1'b0;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_addr_accum_next = 10'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_l2_dflt_child_l3_child_cmd_valid) begin
            s8_wr_state_capture_next = d2s_l2_dflt_child_l3_child_cmd_data[7];
            if (d2s_l2_dflt_child_l3_child_cmd_data[6:4] != 3'd2) s8_state_next = 3'h5;
            else s8_state_next = 3'h1;
          end
        end
      3'h1: begin // CMD_ADDR
          s8_addr_cnt_next = s8_addr_cnt;
          if (d2s_l2_dflt_child_l3_child_cmd_valid) begin
            s8_addr_cnt_next = s8_addr_cnt + 1'b1;
            if (s8_addr_cnt == 1'd0)
              s8_addr_accum_next [9:2]  = d2s_l2_dflt_child_l3_child_cmd_data [7:0] ;
            else if (s8_addr_cnt == 1'd1)
              s8_addr_accum_next [11:10]  = d2s_l2_dflt_child_l3_child_cmd_data [1:0] ;
            if (s8_addr_cnt == 1'd1) begin
              if (s8_wr_state_capture) s8_state_next = 3'h2;
              else s8_state_next = 3'h3;
            end
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_l2_dflt_child_l3_child_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_l2_dflt_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_l2_dflt_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_l2_dflt_child_l3_child_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_l2_dflt_child_l3_child_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_l2_dflt_child_l3_child_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_l2_dflt_child_l3_child_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_l2_dflt_child_l3_child_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_l2_dflt_child_l3_child_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_l2_dflt_child_l3_child_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_l2_dflt_child_l3_child_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_l2_dflt_child_l3_child_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_l2_dflt_child_l3_child_cmd_valid) begin
            s2d_l2_dflt_child_l3_child_res_valid =  1'b1;
            s2d_l2_dflt_child_l3_child_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_addr_cnt <= #1  1'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_addr_cnt <= #1  s8_addr_cnt_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_addr_accum <= #1  s8_addr_accum_next;
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_address_d1 <= #1   pio_dec_address;
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for external i/f
  always @ (posedge uclk) begin
    if (reset) begin
      d2h_l2_dflt_child_l3_child_ext_base_regs_we_ex <= #1  1'b0;
      d2h_l2_dflt_child_l3_child_ext_base_regs_re_ex <= #1  1'b0;
    end
    else begin
      d2h_l2_dflt_child_l3_child_ext_base_regs_we_ex <= #1  d2h_l2_dflt_child_l3_child_ext_base_regs_we_next & ~h2d_l2_dflt_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_dflt_child_l3_child_ext_base_regs_nack_ex;
      d2h_l2_dflt_child_l3_child_ext_base_regs_re_ex <= #1  d2h_l2_dflt_child_l3_child_ext_base_regs_re_next & ~h2d_l2_dflt_child_l3_child_ext_base_regs_ack_ex & ~h2d_l2_dflt_child_l3_child_ext_base_regs_nack_ex;
    end
    d2h_l2_dflt_child_l3_child_ext_base_regs_w_ex <= #1  d2h_l2_dflt_child_l3_child_ext_base_regs_w_next;
    d2h_l2_dflt_child_l3_child_ext_base_regs_addr_ex <= #1  d2h_l2_dflt_child_l3_child_ext_base_regs_addr_next;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 s8_pio_dec_read;
      pio_dec_write_cgate_dly1 <= #1 s8_pio_dec_write;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w = pio_dec_write_data_d1  [31:0] ;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we = 1'b0;
    d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re = 1'b0;
    d2h_l2_dflt_child_l3_child_ext_base_regs_w_next = pio_dec_write_data_d1 [31:0] ;
    d2h_l2_dflt_child_l3_child_ext_base_regs_we_next = 1'b0;
    d2h_l2_dflt_child_l3_child_ext_base_regs_re_next = 1'b0;
    d2h_l2_dflt_child_l3_child_ext_base_regs_addr_next = pio_dec_address_d1  [8:2] ;
    
    casez(pio_dec_address_d1)
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_0     Address: 0x42000     External: false
    10'b0000000000:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_1     Address: 0x42004     External: false
    10'b0000000001:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_2     Address: 0x42008     External: false
    10'b0000000010:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_3     Address: 0x4200c     External: false
    10'b0000000011:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_4     Address: 0x42010     External: false
    10'b0000000100:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_5     Address: 0x42014     External: false
    10'b0000000101:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_6     Address: 0x42018     External: false
    10'b0000000110:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.config_regs_7     Address: 0x4201c     External: false
    10'b0000000111:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active | pio_write_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_0     Address: 0x42100     External: false
    10'b0001000000:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_1     Address: 0x42104     External: false
    10'b0001000001:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_2     Address: 0x42108     External: false
    10'b0001000010:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_3     Address: 0x4210c     External: false
    10'b0001000011:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_4     Address: 0x42110     External: false
    10'b0001000100:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_5     Address: 0x42114     External: false
    10'b0001000101:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_6     Address: 0x42118     External: false
    10'b0001000110:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r;
      end
    //  Register: l2_dflt_child.l3_child.base_regs.state_regs_7     Address: 0x4211c     External: false
    10'b0001000111:
      begin
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we = pio_write_active & ~dec_pio_ack;
        d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re = pio_read_active & ~dec_pio_ack;
        pio_internal_ack =  pio_read_active;
        dec_pio_read_data_next  [31:0]  = l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r;
      end
    //  Register: l2_dflt_child.l3_child.ext_base_regs     Address: 0x42800     External: true
    10'b100???????:
      begin
        d2h_l2_dflt_child_l3_child_ext_base_regs_we_next = pio_write_active & ~(pio_external_ack | pio_external_nack);
        pio_external_ack_next = h2d_l2_dflt_child_l3_child_ext_base_regs_ack_ex;
        external_transaction_active = pio_read_active | pio_write_active;
        d2h_l2_dflt_child_l3_child_ext_base_regs_re_next = pio_read_active & ~(pio_external_ack | pio_external_nack);
        pio_external_nack_next = h2d_l2_dflt_child_l3_child_ext_base_regs_nack_ex;
        dec_pio_read_data_next  [31:0]  = h2d_l2_dflt_child_l3_child_ext_base_regs_r_ex;
      end
    endcase
  end
  
endmodule

//
//---------- module base_map_l2_dflt_child_l3_child_pio
//
module base_map_l2_dflt_child_l3_child_pio
(
  uclk,
  gclk,
  reset,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field_w,
  h2l_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field_w,
  h2d_l2_dflt_child_l3_child_ext_base_regs_r,
  h2d_l2_dflt_child_l3_child_ext_base_regs_ack,
  h2d_l2_dflt_child_l3_child_ext_base_regs_nack,
  d2s_l2_dflt_child_l3_child_cmd_valid,
  d2s_l2_dflt_child_l3_child_cmd_data,

  l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r,
  l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r,
  d2h_l2_dflt_child_l3_child_ext_base_regs_w,
  d2h_l2_dflt_child_l3_child_ext_base_regs_we,
  d2h_l2_dflt_child_l3_child_ext_base_regs_re,
  d2h_l2_dflt_child_l3_child_ext_base_regs_addr,
  s2d_l2_dflt_child_l3_child_res_valid,
  s2d_l2_dflt_child_l3_child_res_data,
  gclk_enable_9 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field_w;
  input     [15:0] h2l_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field_w;
  input     [31:0] h2d_l2_dflt_child_l3_child_ext_base_regs_r;
  input    h2d_l2_dflt_child_l3_child_ext_base_regs_ack;
  input    h2d_l2_dflt_child_l3_child_ext_base_regs_nack;
  input    d2s_l2_dflt_child_l3_child_cmd_valid;
  input     [7:0] d2s_l2_dflt_child_l3_child_cmd_data;

  //------- outputs
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r;
  output     [15:0] l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r;
  output     [31:0] d2h_l2_dflt_child_l3_child_ext_base_regs_w;
  output    d2h_l2_dflt_child_l3_child_ext_base_regs_we;
  output    d2h_l2_dflt_child_l3_child_ext_base_regs_re;
  output     [8:2] d2h_l2_dflt_child_l3_child_ext_base_regs_addr;
  output    s2d_l2_dflt_child_l3_child_res_valid;
  output     [7:0] s2d_l2_dflt_child_l3_child_res_data;
  output    gclk_enable_9;


  //------- wire defines
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re;
  wire   [31:0] d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we;
  wire  d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r;
  wire   [31:0] l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r;
  
  
  base_map_l2_dflt_child_l3_child_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2s_l2_dflt_child_l3_child_cmd_valid(d2s_l2_dflt_child_l3_child_cmd_valid),
    .d2s_l2_dflt_child_l3_child_cmd_data(d2s_l2_dflt_child_l3_child_cmd_data),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r),
    .h2d_l2_dflt_child_l3_child_ext_base_regs_r(h2d_l2_dflt_child_l3_child_ext_base_regs_r),
    .h2d_l2_dflt_child_l3_child_ext_base_regs_ack(h2d_l2_dflt_child_l3_child_ext_base_regs_ack),
    .h2d_l2_dflt_child_l3_child_ext_base_regs_nack(h2d_l2_dflt_child_l3_child_ext_base_regs_nack),
    .s2d_l2_dflt_child_l3_child_res_valid(s2d_l2_dflt_child_l3_child_res_valid),
    .s2d_l2_dflt_child_l3_child_res_data(s2d_l2_dflt_child_l3_child_res_data),
    .gclk_enable_9(gclk_enable_9),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re),
    .d2h_l2_dflt_child_l3_child_ext_base_regs_w(d2h_l2_dflt_child_l3_child_ext_base_regs_w),
    .d2h_l2_dflt_child_l3_child_ext_base_regs_we(d2h_l2_dflt_child_l3_child_ext_base_regs_we),
    .d2h_l2_dflt_child_l3_child_ext_base_regs_re(d2h_l2_dflt_child_l3_child_ext_base_regs_re),
    .d2h_l2_dflt_child_l3_child_ext_base_regs_addr(d2h_l2_dflt_child_l3_child_ext_base_regs_addr) );
    
  base_map_l2_dflt_child_l3_child_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_0_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_1_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_2_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_3_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_4_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_5_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_6_re),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w(d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_w),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we(d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_we),
    .d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re(d2l_l2_dflt_child_l3_child_base_regs_config_regs_7_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_0_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_1_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_2_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_3_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_4_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_5_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_6_re),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w(d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_w),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we(d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_we),
    .d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re(d2l_l2_dflt_child_l3_child_base_regs_state_regs_7_re),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_0_lsb_field_w),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_1_lsb_field_w),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_2_lsb_field_w),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_3_lsb_field_w),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_4_lsb_field_w),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_5_lsb_field_w),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_6_lsb_field_w),
    .h2l_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field_w(h2l_l2_dflt_child_l3_child_base_regs_state_regs_7_lsb_field_w),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_0_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_1_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_2_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_3_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_4_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_5_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_6_r),
    .l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r(l2d_l2_dflt_child_l3_child_base_regs_config_regs_7_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_0_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_1_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_2_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_3_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_4_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_5_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_6_r),
    .l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r(l2d_l2_dflt_child_l3_child_base_regs_state_regs_7_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_0_msb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_1_msb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_2_msb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_3_msb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_4_msb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_5_msb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_6_msb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_lsb_field_r),
    .l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r(l2h_l2_dflt_child_l3_child_base_regs_config_regs_7_msb_field_r) );
    
endmodule

//
//---------- module base_map_singleton_rf_s8_jrdl_logic
//
module base_map_singleton_rf_s8_jrdl_logic
(
  gclk,
  reset,
  d2l_singleton_rf_s8_sing_reg_w,
  d2l_singleton_rf_s8_sing_reg_we,
  d2l_singleton_rf_s8_sing_reg_re,

  l2d_singleton_rf_s8_sing_reg_r,
  l2h_singleton_rf_s8_sing_reg_lsb_field_r,
  l2h_singleton_rf_s8_sing_reg_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_singleton_rf_s8_sing_reg_w;
  input    d2l_singleton_rf_s8_sing_reg_we;
  input    d2l_singleton_rf_s8_sing_reg_re;

  //------- outputs
  output     [31:0] l2d_singleton_rf_s8_sing_reg_r;
  output     [15:0] l2h_singleton_rf_s8_sing_reg_lsb_field_r;
  output     [15:0] l2h_singleton_rf_s8_sing_reg_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_singleton_rf_s8_sing_reg_lsb_field;
  reg   [15:0] reg_singleton_rf_s8_sing_reg_lsb_field_next;
  reg   [15:0] l2h_singleton_rf_s8_sing_reg_lsb_field_r;
  reg   [15:0] rg_singleton_rf_s8_sing_reg_msb_field;
  reg   [15:0] reg_singleton_rf_s8_sing_reg_msb_field_next;
  reg   [15:0] l2h_singleton_rf_s8_sing_reg_msb_field_r;
  reg   [31:0] l2d_singleton_rf_s8_sing_reg_r;
  
  
  //------- combinatorial assigns for singleton_rf_s8_sing_reg (pio read data)
  always @ (*) begin
    l2d_singleton_rf_s8_sing_reg_r [15:0]  = rg_singleton_rf_s8_sing_reg_lsb_field;
    l2d_singleton_rf_s8_sing_reg_r [31:16]  = rg_singleton_rf_s8_sing_reg_msb_field;
  end
  
  //------- combinatorial assigns for singleton_rf_s8_sing_reg
  always @ (*) begin
    reg_singleton_rf_s8_sing_reg_lsb_field_next = rg_singleton_rf_s8_sing_reg_lsb_field;
    l2h_singleton_rf_s8_sing_reg_lsb_field_r = rg_singleton_rf_s8_sing_reg_lsb_field;
    reg_singleton_rf_s8_sing_reg_msb_field_next = rg_singleton_rf_s8_sing_reg_msb_field;
    l2h_singleton_rf_s8_sing_reg_msb_field_r = rg_singleton_rf_s8_sing_reg_msb_field;
    if (d2l_singleton_rf_s8_sing_reg_we) reg_singleton_rf_s8_sing_reg_lsb_field_next = d2l_singleton_rf_s8_sing_reg_w [15:0] ;
    if (d2l_singleton_rf_s8_sing_reg_we) reg_singleton_rf_s8_sing_reg_msb_field_next = d2l_singleton_rf_s8_sing_reg_w [31:16] ;
  end
  
  //------- reg assigns for singleton_rf_s8_sing_reg
  always @ (posedge gclk) begin
    if (reset) begin
      rg_singleton_rf_s8_sing_reg_lsb_field <= #1 16'hffff;
      rg_singleton_rf_s8_sing_reg_msb_field <= #1 16'h0;
    end
    else begin
      rg_singleton_rf_s8_sing_reg_lsb_field <= #1  reg_singleton_rf_s8_sing_reg_lsb_field_next;
      rg_singleton_rf_s8_sing_reg_msb_field <= #1  reg_singleton_rf_s8_sing_reg_msb_field_next;
    end
  end
  
endmodule

//
//---------- module base_map_singleton_rf_s8_jrdl_decode
//
module base_map_singleton_rf_s8_jrdl_decode
(
  uclk,
  reset,
  d2s_singleton_rf_s8_cmd_valid,
  d2s_singleton_rf_s8_cmd_data,
  l2d_singleton_rf_s8_sing_reg_r,

  s2d_singleton_rf_s8_res_valid,
  s2d_singleton_rf_s8_res_data,
  gclk_enable_10,
  d2l_singleton_rf_s8_sing_reg_w,
  d2l_singleton_rf_s8_sing_reg_we,
  d2l_singleton_rf_s8_sing_reg_re );

  //------- inputs
  input    uclk;
  input    reset;
  input    d2s_singleton_rf_s8_cmd_valid;
  input     [7:0] d2s_singleton_rf_s8_cmd_data;
  input     [31:0] l2d_singleton_rf_s8_sing_reg_r;

  //------- outputs
  output    s2d_singleton_rf_s8_res_valid;
  output     [7:0] s2d_singleton_rf_s8_res_data;
  output    gclk_enable_10;
  output     [31:0] d2l_singleton_rf_s8_sing_reg_w;
  output    d2l_singleton_rf_s8_sing_reg_we;
  output    d2l_singleton_rf_s8_sing_reg_re;


  //------- wire defines
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_singleton_rf_s8_sing_reg_w;
  reg  d2l_singleton_rf_s8_sing_reg_we;
  reg  d2l_singleton_rf_s8_sing_reg_re;
  reg   [2:0] s8_state;
  reg   [2:0] s8_state_next;
  reg  s2d_singleton_rf_s8_res_valid;
  reg   [7:0] s2d_singleton_rf_s8_res_data;
  reg   [31:0] s8_wdata_accum;
  reg   [31:0] s8_wdata_accum_next;
  reg  s8_wr_state_capture;
  reg  s8_wr_state_capture_next;
  reg   [31:0] s8_rdata_capture;
  reg   [31:0] s8_rdata_capture_next;
  reg   [1:0] s8_data_cnt;
  reg   [1:0] s8_data_cnt_next;
  reg  s8_pio_dec_read;
  reg  s8_pio_dec_write;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  pio_dec_write_data = s8_wdata_accum;
  assign  gclk_enable_10 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = s8_pio_dec_read & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = s8_pio_dec_write & pio_dec_write_cgate_dly6;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- combinatorial assigns for serial8 i/f
  always @ (*) begin
    s8_state_next = s8_state;
    s2d_singleton_rf_s8_res_valid =  1'b0;
    s2d_singleton_rf_s8_res_data =  8'b0;
    s8_pio_dec_write =  1'b0;
    s8_pio_dec_read =  1'b0;
    s8_wr_state_capture_next = s8_wr_state_capture;
    s8_wdata_accum_next = s8_wdata_accum;
    s8_rdata_capture_next = s8_rdata_capture;
    s8_data_cnt_next = 2'b0;
    case (s8_state)
      3'h0: begin // IDLE
          s8_wr_state_capture_next = 1'b0;
          s8_wdata_accum_next = 32'b0;
          if (d2s_singleton_rf_s8_cmd_valid) begin
            s8_wr_state_capture_next = d2s_singleton_rf_s8_cmd_data[7];
            if (d2s_singleton_rf_s8_cmd_data[6:4] != 3'd0) s8_state_next = 3'h5;
            else if (s8_wr_state_capture_next) s8_state_next = 3'h2;
            else s8_state_next = 3'h3;
          end
        end
      3'h2: begin // CMD_DATA
          s8_data_cnt_next = s8_data_cnt;
          if (d2s_singleton_rf_s8_cmd_valid) begin
            s8_data_cnt_next = s8_data_cnt + 2'b1;
            if (s8_data_cnt == 2'd0)
              s8_wdata_accum_next [7:0]  = d2s_singleton_rf_s8_cmd_data;
            else if (s8_data_cnt == 2'd1)
              s8_wdata_accum_next [15:8]  = d2s_singleton_rf_s8_cmd_data;
            else if (s8_data_cnt == 2'd2)
              s8_wdata_accum_next [23:16]  = d2s_singleton_rf_s8_cmd_data;
            else if (s8_data_cnt == 2'd3)
              s8_wdata_accum_next [31:24]  = d2s_singleton_rf_s8_cmd_data;
            if (s8_data_cnt == 2'b11)
              s8_state_next = 3'h3;
          end
        end
      3'h3: begin  // RES_WAIT
          s8_pio_dec_write = s8_wr_state_capture;
          s8_pio_dec_read = ~s8_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            s2d_singleton_rf_s8_res_valid =  1'b1;
            s8_rdata_capture_next = dec_pio_read_data;
            s2d_singleton_rf_s8_res_data[7] = dec_pio_nack;
            if (~s8_wr_state_capture) s8_state_next = 3'h4;
            else s8_state_next = 3'h0;
          end
        end
      3'h4: begin  // RES_READ
          s2d_singleton_rf_s8_res_valid =  1'b1;
          s8_data_cnt_next = s8_data_cnt + 2'b1;
          if (s8_data_cnt == 2'd0)
            s2d_singleton_rf_s8_res_data = s8_rdata_capture [7:0] ;
          else if (s8_data_cnt == 2'd1)
            s2d_singleton_rf_s8_res_data = s8_rdata_capture [15:8] ;
          else if (s8_data_cnt == 2'd2)
            s2d_singleton_rf_s8_res_data = s8_rdata_capture [23:16] ;
          else if (s8_data_cnt == 2'd3)
            s2d_singleton_rf_s8_res_data = s8_rdata_capture [31:24] ;
          if (s8_data_cnt == 2'b11) s8_state_next = 3'h0;
        end
      3'h5: begin  // BAD_CMD
          if (~d2s_singleton_rf_s8_cmd_valid) begin
            s2d_singleton_rf_s8_res_valid =  1'b1;
            s2d_singleton_rf_s8_res_data[7] = 1'b1;
          end
        end
      default:
        s8_state_next = 3'h0;
    endcase
  end
  
  //------- reg assigns for serial8 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      s8_state <= #1  3'b0;
      s8_data_cnt <= #1  2'b0;
    end
    else begin
      s8_state <= #1  s8_state_next;
      s8_data_cnt <= #1  s8_data_cnt_next;
    end
    s8_wdata_accum <= #1  s8_wdata_accum_next;
    s8_wr_state_capture <= #1  s8_wr_state_capture_next;
    s8_rdata_capture <= #1  s8_rdata_capture_next;
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 s8_pio_dec_read;
      pio_dec_write_cgate_dly1 <= #1 s8_pio_dec_write;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(s8_pio_dec_read)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(s8_pio_dec_write)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_singleton_rf_s8_sing_reg_w = pio_dec_write_data_d1  [31:0] ;
    d2l_singleton_rf_s8_sing_reg_we = 1'b0;
    d2l_singleton_rf_s8_sing_reg_re = 1'b0;
    
    //  Register: singleton_rf_s8.sing_reg     Address: 0x50000     External: false
    begin
      d2l_singleton_rf_s8_sing_reg_we = pio_write_active & ~dec_pio_ack;
      d2l_singleton_rf_s8_sing_reg_re = pio_read_active & ~dec_pio_ack;
      pio_internal_ack =  pio_read_active | pio_write_active;
      dec_pio_read_data_next  [31:0]  = l2d_singleton_rf_s8_sing_reg_r;
    end
end

endmodule

//
//---------- module base_map_singleton_rf_s8_pio
//
module base_map_singleton_rf_s8_pio
(
  uclk,
  gclk,
  reset,
  d2s_singleton_rf_s8_cmd_valid,
  d2s_singleton_rf_s8_cmd_data,

  l2h_singleton_rf_s8_sing_reg_lsb_field_r,
  l2h_singleton_rf_s8_sing_reg_msb_field_r,
  s2d_singleton_rf_s8_res_valid,
  s2d_singleton_rf_s8_res_data,
  gclk_enable_10 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input    d2s_singleton_rf_s8_cmd_valid;
  input     [7:0] d2s_singleton_rf_s8_cmd_data;

  //------- outputs
  output     [15:0] l2h_singleton_rf_s8_sing_reg_lsb_field_r;
  output     [15:0] l2h_singleton_rf_s8_sing_reg_msb_field_r;
  output    s2d_singleton_rf_s8_res_valid;
  output     [7:0] s2d_singleton_rf_s8_res_data;
  output    gclk_enable_10;


  //------- wire defines
  wire   [31:0] d2l_singleton_rf_s8_sing_reg_w;
  wire  d2l_singleton_rf_s8_sing_reg_we;
  wire  d2l_singleton_rf_s8_sing_reg_re;
  wire   [31:0] l2d_singleton_rf_s8_sing_reg_r;
  
  
  base_map_singleton_rf_s8_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2s_singleton_rf_s8_cmd_valid(d2s_singleton_rf_s8_cmd_valid),
    .d2s_singleton_rf_s8_cmd_data(d2s_singleton_rf_s8_cmd_data),
    .l2d_singleton_rf_s8_sing_reg_r(l2d_singleton_rf_s8_sing_reg_r),
    .s2d_singleton_rf_s8_res_valid(s2d_singleton_rf_s8_res_valid),
    .s2d_singleton_rf_s8_res_data(s2d_singleton_rf_s8_res_data),
    .gclk_enable_10(gclk_enable_10),
    .d2l_singleton_rf_s8_sing_reg_w(d2l_singleton_rf_s8_sing_reg_w),
    .d2l_singleton_rf_s8_sing_reg_we(d2l_singleton_rf_s8_sing_reg_we),
    .d2l_singleton_rf_s8_sing_reg_re(d2l_singleton_rf_s8_sing_reg_re) );
    
  base_map_singleton_rf_s8_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_singleton_rf_s8_sing_reg_w(d2l_singleton_rf_s8_sing_reg_w),
    .d2l_singleton_rf_s8_sing_reg_we(d2l_singleton_rf_s8_sing_reg_we),
    .d2l_singleton_rf_s8_sing_reg_re(d2l_singleton_rf_s8_sing_reg_re),
    .l2d_singleton_rf_s8_sing_reg_r(l2d_singleton_rf_s8_sing_reg_r),
    .l2h_singleton_rf_s8_sing_reg_lsb_field_r(l2h_singleton_rf_s8_sing_reg_lsb_field_r),
    .l2h_singleton_rf_s8_sing_reg_msb_field_r(l2h_singleton_rf_s8_sing_reg_msb_field_r) );
    
endmodule

//
//---------- module base_map_singleton_rf_r16_jrdl_logic
//
module base_map_singleton_rf_r16_jrdl_logic
(
  gclk,
  reset,
  d2l_singleton_rf_r16_sing_reg_w,
  d2l_singleton_rf_r16_sing_reg_we,
  d2l_singleton_rf_r16_sing_reg_re,

  l2d_singleton_rf_r16_sing_reg_r,
  l2h_singleton_rf_r16_sing_reg_lsb_field_r,
  l2h_singleton_rf_r16_sing_reg_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_singleton_rf_r16_sing_reg_w;
  input    d2l_singleton_rf_r16_sing_reg_we;
  input    d2l_singleton_rf_r16_sing_reg_re;

  //------- outputs
  output     [31:0] l2d_singleton_rf_r16_sing_reg_r;
  output     [15:0] l2h_singleton_rf_r16_sing_reg_lsb_field_r;
  output     [15:0] l2h_singleton_rf_r16_sing_reg_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_singleton_rf_r16_sing_reg_lsb_field;
  reg   [15:0] reg_singleton_rf_r16_sing_reg_lsb_field_next;
  reg   [15:0] l2h_singleton_rf_r16_sing_reg_lsb_field_r;
  reg   [15:0] rg_singleton_rf_r16_sing_reg_msb_field;
  reg   [15:0] reg_singleton_rf_r16_sing_reg_msb_field_next;
  reg   [15:0] l2h_singleton_rf_r16_sing_reg_msb_field_r;
  reg   [31:0] l2d_singleton_rf_r16_sing_reg_r;
  
  
  //------- combinatorial assigns for singleton_rf_r16_sing_reg (pio read data)
  always @ (*) begin
    l2d_singleton_rf_r16_sing_reg_r [15:0]  = rg_singleton_rf_r16_sing_reg_lsb_field;
    l2d_singleton_rf_r16_sing_reg_r [31:16]  = rg_singleton_rf_r16_sing_reg_msb_field;
  end
  
  //------- combinatorial assigns for singleton_rf_r16_sing_reg
  always @ (*) begin
    reg_singleton_rf_r16_sing_reg_lsb_field_next = rg_singleton_rf_r16_sing_reg_lsb_field;
    l2h_singleton_rf_r16_sing_reg_lsb_field_r = rg_singleton_rf_r16_sing_reg_lsb_field;
    reg_singleton_rf_r16_sing_reg_msb_field_next = rg_singleton_rf_r16_sing_reg_msb_field;
    l2h_singleton_rf_r16_sing_reg_msb_field_r = rg_singleton_rf_r16_sing_reg_msb_field;
    if (d2l_singleton_rf_r16_sing_reg_we) reg_singleton_rf_r16_sing_reg_lsb_field_next = d2l_singleton_rf_r16_sing_reg_w [15:0] ;
    if (d2l_singleton_rf_r16_sing_reg_we) reg_singleton_rf_r16_sing_reg_msb_field_next = d2l_singleton_rf_r16_sing_reg_w [31:16] ;
  end
  
  //------- reg assigns for singleton_rf_r16_sing_reg
  always @ (posedge gclk) begin
    if (reset) begin
      rg_singleton_rf_r16_sing_reg_lsb_field <= #1 16'hffff;
      rg_singleton_rf_r16_sing_reg_msb_field <= #1 16'h0;
    end
    else begin
      rg_singleton_rf_r16_sing_reg_lsb_field <= #1  reg_singleton_rf_r16_sing_reg_lsb_field_next;
      rg_singleton_rf_r16_sing_reg_msb_field <= #1  reg_singleton_rf_r16_sing_reg_msb_field_next;
    end
  end
  
endmodule

//
//---------- module base_map_singleton_rf_r16_jrdl_decode
//
module base_map_singleton_rf_r16_jrdl_decode
(
  uclk,
  reset,
  d2r_singleton_rf_r16_cmd_valid,
  d2r_singleton_rf_r16_cmd_data,
  l2d_singleton_rf_r16_sing_reg_r,

  r2d_singleton_rf_r16_res_valid,
  r2d_singleton_rf_r16_res_data,
  gclk_enable_11,
  d2l_singleton_rf_r16_sing_reg_w,
  d2l_singleton_rf_r16_sing_reg_we,
  d2l_singleton_rf_r16_sing_reg_re );

  //------- inputs
  input    uclk;
  input    reset;
  input    d2r_singleton_rf_r16_cmd_valid;
  input     [15:0] d2r_singleton_rf_r16_cmd_data;
  input     [31:0] l2d_singleton_rf_r16_sing_reg_r;

  //------- outputs
  output    r2d_singleton_rf_r16_res_valid;
  output     [15:0] r2d_singleton_rf_r16_res_data;
  output    gclk_enable_11;
  output     [31:0] d2l_singleton_rf_r16_sing_reg_w;
  output    d2l_singleton_rf_r16_sing_reg_we;
  output    d2l_singleton_rf_r16_sing_reg_re;


  //------- wire defines
  wire   [39:0] block_base_address;
  wire  r2d_singleton_rf_r16_res_valid;
  wire   [15:0] r2d_singleton_rf_r16_res_data;
  wire  r16_cmdValid_dly0;
  wire   [15:0] r16_cmdData_dly0;
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_singleton_rf_r16_sing_reg_w;
  reg  d2l_singleton_rf_r16_sing_reg_we;
  reg  d2l_singleton_rf_r16_sing_reg_re;
  reg   [3:0] r16_state;
  reg   [3:0] r16_state_next;
  reg  r16_out_fifo_advance;
  reg   [15:0] r16_out_fifo_data_dly0;
  reg   [15:0] r16_out_fifo_data_dly1;
  reg   [15:0] r16_out_fifo_data_dly2;
  reg   [15:0] r16_out_fifo_data_dly3;
  reg   [15:0] r16_out_fifo_data_dly4;
  reg  r16_cmdValid_dly1;
  reg   [15:0] r16_cmdData_dly1;
  reg  r16_resValid_dly0;
  reg   [15:0] r16_resData_dly0;
  reg  r16_resValid_dly1;
  reg   [15:0] r16_resData_dly1;
  reg   [31:0] r16_wdata_accum;
  reg   [31:0] r16_wdata_accum_next;
  reg  r16_wr_state_capture;
  reg  r16_wr_state_capture_next;
  reg   [31:0] r16_rdata_capture;
  reg   [31:0] r16_rdata_capture_next;
  reg   [1:0] r16_addr_cnt;
  reg   [1:0] r16_addr_cnt_next;
  reg   [1:0] r16_addr_cnt_capture;
  reg   [1:0] r16_addr_cnt_capture_next;
  reg  r16_not_mine;
  reg  r16_not_mine_next;
  reg  r16_data_cnt;
  reg  r16_data_cnt_next;
  reg  r16_pio_dec_read;
  reg  r16_pio_dec_write;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  block_base_address = 40'h60000;
  assign  r16_cmdValid_dly0 = d2r_singleton_rf_r16_cmd_valid;
  assign  r16_cmdData_dly0 = d2r_singleton_rf_r16_cmd_data;
  assign  r2d_singleton_rf_r16_res_valid = r16_resValid_dly1;
  assign  r2d_singleton_rf_r16_res_data = r16_resData_dly1;
  assign  pio_dec_write_data = r16_wdata_accum;
  assign  gclk_enable_11 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = r16_pio_dec_read & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = r16_pio_dec_write & pio_dec_write_cgate_dly6;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- combinatorial assigns for ring16 i/f
  always @ (*) begin
    r16_state_next = r16_state;
    r16_resValid_dly0 =  1'b0;
    r16_resData_dly0 =  16'b0;
    r16_pio_dec_write =  1'b0;
    r16_pio_dec_read =  1'b0;
    r16_wr_state_capture_next = r16_wr_state_capture;
    r16_addr_cnt_capture_next = r16_addr_cnt_capture;
    r16_not_mine_next =  1'b0;
    r16_wdata_accum_next = r16_wdata_accum;
    r16_rdata_capture_next = r16_rdata_capture;
    r16_addr_cnt_next = 2'b0;
    r16_data_cnt_next = 1'b0;
    r16_out_fifo_advance =  1'b0;
    r16_out_fifo_data_dly0 = r16_cmdData_dly1;
    case (r16_state)
      4'h0: begin // IDLE
          r16_wr_state_capture_next = 1'b0;
          r16_wdata_accum_next = 32'b0;
          if (r16_cmdValid_dly1) begin
            r16_out_fifo_advance =  1'b1;
            r16_wr_state_capture_next = r16_cmdData_dly1[7];
            r16_addr_cnt_capture_next = r16_cmdData_dly1 [5:4] ;
            if (r16_cmdData_dly1[15] | r16_cmdData_dly1[14]) begin
              if (~r16_wr_state_capture_next) r16_state_next = 4'h7;
              else r16_state_next = 4'h8;
            end
            else if (r16_addr_cnt_capture_next > 2'd0) r16_state_next = 4'h1;
            else if (r16_wr_state_capture_next) r16_state_next = 4'h2;
            else r16_state_next = 4'h3;
          end
        end
      4'h1: begin // CMD_ADDR
          r16_addr_cnt_next = r16_addr_cnt;
          r16_not_mine_next = r16_not_mine;
          if (r16_cmdValid_dly1) begin
            r16_out_fifo_advance =  1'b1;
            r16_addr_cnt_next = r16_addr_cnt + 2'b1;
            if (r16_addr_cnt == 2'd0) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [15:0]  != block_base_address [17:2] );
            end
            else if (r16_addr_cnt == 2'd1) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [15:0]  != block_base_address [33:18] );
            end
            else if (r16_addr_cnt == 2'd2) begin
              r16_not_mine_next = r16_not_mine | (r16_cmdData_dly1 [5:0]  != block_base_address [39:34] );
            end
            if (r16_addr_cnt_next == r16_addr_cnt_capture) begin
              if (r16_not_mine_next) begin
                r16_addr_cnt_next = 2'b0;
                if (r16_wr_state_capture_next) r16_state_next = 4'h5;
                else r16_state_next = 4'h6;
              end
              else if (r16_wr_state_capture) r16_state_next = 4'h2;
              else r16_state_next = 4'h3;
            end
          end
        end
      4'h2: begin // CMD_DATA
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            if (r16_data_cnt == 1'd0)
              r16_wdata_accum_next [15:0]  = r16_cmdData_dly1;
            else if (r16_data_cnt == 1'd1)
              r16_wdata_accum_next [31:16]  = r16_cmdData_dly1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h3;
          end
        end
      4'h3: begin  // RES_WAIT
          r16_pio_dec_write = r16_wr_state_capture;
          r16_pio_dec_read = ~r16_wr_state_capture;
          if (dec_pio_ack | dec_pio_nack) begin
            r16_resValid_dly0 =  1'b1;
            r16_rdata_capture_next = dec_pio_read_data;
            r16_resData_dly0[15] = dec_pio_nack;
            r16_resData_dly0[14] = ~dec_pio_nack;
            r16_resData_dly0[7] = r16_wr_state_capture;
            if (~r16_wr_state_capture) r16_state_next = 4'h4;
            else r16_state_next = 4'h0;
          end
        end
      4'h4: begin  // RES_READ
          r16_resValid_dly0 =  1'b1;
          r16_data_cnt_next = r16_data_cnt + 1'b1;
          if (r16_data_cnt == 1'd0)
            r16_resData_dly0 = r16_rdata_capture [15:0] ;
          else if (r16_data_cnt == 1'd1)
            r16_resData_dly0 = r16_rdata_capture [31:16] ;
          if (r16_data_cnt == 1'b1) r16_state_next = 4'h0;
        end
      4'h5: begin // CMD_BYPASS
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            r16_out_fifo_advance =  1'b1;
            r16_resValid_dly0 =  1'b1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h6;
          end
          if (r16_addr_cnt_capture == 2'd0)
            r16_resData_dly0 = r16_out_fifo_data_dly1;
          else if (r16_addr_cnt_capture == 2'd1)
            r16_resData_dly0 = r16_out_fifo_data_dly2;
          else if (r16_addr_cnt_capture == 2'd2)
            r16_resData_dly0 = r16_out_fifo_data_dly3;
        end
      4'h6: begin  // CMD_FLUSH
          r16_out_fifo_advance =  1'b1;
          r16_addr_cnt_next = r16_addr_cnt + 2'b1;
          if (r16_addr_cnt == r16_addr_cnt_capture) r16_state_next = 4'h0;
          r16_resValid_dly0 =  1'b1;
          if (r16_addr_cnt_capture == 2'd0)
            r16_resData_dly0 = r16_out_fifo_data_dly1;
          else if (r16_addr_cnt_capture == 2'd1)
            r16_resData_dly0 = r16_out_fifo_data_dly2;
          else if (r16_addr_cnt_capture == 2'd2)
            r16_resData_dly0 = r16_out_fifo_data_dly3;
        end
      4'h7: begin // RESPONSE_BYPASS
          r16_data_cnt_next = r16_data_cnt;
          if (r16_cmdValid_dly1) begin
            r16_data_cnt_next = r16_data_cnt + 1'b1;
            r16_out_fifo_advance =  1'b1;
            r16_resValid_dly0 =  1'b1;
            if (r16_data_cnt == 1'b1)
              r16_state_next = 4'h8;
          end
          r16_resData_dly0 = r16_out_fifo_data_dly1;
        end
      4'h8: begin  // RESPONSE_FLUSH
          r16_out_fifo_advance =  1'b1;
          r16_state_next = 4'h0;
          r16_resValid_dly0 =  1'b1;
          r16_resData_dly0 = r16_out_fifo_data_dly1;
        end
      default:
        r16_state_next = 4'h0;
    endcase
  end
  
  //------- reg assigns for ring16 i/f
  always @ (posedge uclk) begin
    if (reset) begin
      r16_state <= #1  4'b0;
      r16_out_fifo_data_dly1 <= #1  16'b0;
      r16_out_fifo_data_dly2 <= #1  16'b0;
      r16_out_fifo_data_dly3 <= #1  16'b0;
      r16_out_fifo_data_dly4 <= #1  16'b0;
      r16_cmdValid_dly1 <= #1  1'b0;
      r16_cmdData_dly1 <= #1  16'b0;
      r16_resValid_dly1 <= #1  1'b0;
      r16_resData_dly1 <= #1  16'b0;
      r16_addr_cnt <= #1  2'b0;
      r16_not_mine <= #1  1'b0;
      r16_data_cnt <= #1  1'b0;
    end
    else begin
      r16_state <= #1  r16_state_next;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly1 <= #1  r16_out_fifo_data_dly0;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly2 <= #1  r16_out_fifo_data_dly1;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly3 <= #1  r16_out_fifo_data_dly2;
      if (r16_out_fifo_advance) r16_out_fifo_data_dly4 <= #1  r16_out_fifo_data_dly3;
      r16_cmdValid_dly1 <= #1  r16_cmdValid_dly0;
      r16_cmdData_dly1 <= #1  r16_cmdData_dly0;
      r16_resValid_dly1 <= #1  r16_resValid_dly0;
      r16_resData_dly1 <= #1  r16_resData_dly0;
      r16_wdata_accum <= #1  r16_wdata_accum_next;
      r16_wr_state_capture <= #1  r16_wr_state_capture_next;
      r16_rdata_capture <= #1  r16_rdata_capture_next;
      r16_addr_cnt <= #1  r16_addr_cnt_next;
      r16_addr_cnt_capture <= #1  r16_addr_cnt_capture_next;
      r16_not_mine <= #1  r16_not_mine_next;
      r16_data_cnt <= #1  r16_data_cnt_next;
    end
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 r16_pio_dec_read;
      pio_dec_write_cgate_dly1 <= #1 r16_pio_dec_write;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(r16_pio_dec_read)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(r16_pio_dec_write)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_singleton_rf_r16_sing_reg_w = pio_dec_write_data_d1  [31:0] ;
    d2l_singleton_rf_r16_sing_reg_we = 1'b0;
    d2l_singleton_rf_r16_sing_reg_re = 1'b0;
    
    //  Register: singleton_rf_r16.sing_reg     Address: 0x60000     External: false
    begin
      d2l_singleton_rf_r16_sing_reg_we = pio_write_active & ~dec_pio_ack;
      d2l_singleton_rf_r16_sing_reg_re = pio_read_active & ~dec_pio_ack;
      pio_internal_ack =  pio_read_active | pio_write_active;
      dec_pio_read_data_next  [31:0]  = l2d_singleton_rf_r16_sing_reg_r;
    end
end

endmodule

//
//---------- module base_map_singleton_rf_r16_pio
//
module base_map_singleton_rf_r16_pio
(
  uclk,
  gclk,
  reset,
  d2r_singleton_rf_r16_cmd_valid,
  d2r_singleton_rf_r16_cmd_data,

  l2h_singleton_rf_r16_sing_reg_lsb_field_r,
  l2h_singleton_rf_r16_sing_reg_msb_field_r,
  r2d_singleton_rf_r16_res_valid,
  r2d_singleton_rf_r16_res_data,
  gclk_enable_11 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input    d2r_singleton_rf_r16_cmd_valid;
  input     [15:0] d2r_singleton_rf_r16_cmd_data;

  //------- outputs
  output     [15:0] l2h_singleton_rf_r16_sing_reg_lsb_field_r;
  output     [15:0] l2h_singleton_rf_r16_sing_reg_msb_field_r;
  output    r2d_singleton_rf_r16_res_valid;
  output     [15:0] r2d_singleton_rf_r16_res_data;
  output    gclk_enable_11;


  //------- wire defines
  wire   [31:0] d2l_singleton_rf_r16_sing_reg_w;
  wire  d2l_singleton_rf_r16_sing_reg_we;
  wire  d2l_singleton_rf_r16_sing_reg_re;
  wire   [31:0] l2d_singleton_rf_r16_sing_reg_r;
  
  
  base_map_singleton_rf_r16_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2r_singleton_rf_r16_cmd_valid(d2r_singleton_rf_r16_cmd_valid),
    .d2r_singleton_rf_r16_cmd_data(d2r_singleton_rf_r16_cmd_data),
    .l2d_singleton_rf_r16_sing_reg_r(l2d_singleton_rf_r16_sing_reg_r),
    .r2d_singleton_rf_r16_res_valid(r2d_singleton_rf_r16_res_valid),
    .r2d_singleton_rf_r16_res_data(r2d_singleton_rf_r16_res_data),
    .gclk_enable_11(gclk_enable_11),
    .d2l_singleton_rf_r16_sing_reg_w(d2l_singleton_rf_r16_sing_reg_w),
    .d2l_singleton_rf_r16_sing_reg_we(d2l_singleton_rf_r16_sing_reg_we),
    .d2l_singleton_rf_r16_sing_reg_re(d2l_singleton_rf_r16_sing_reg_re) );
    
  base_map_singleton_rf_r16_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_singleton_rf_r16_sing_reg_w(d2l_singleton_rf_r16_sing_reg_w),
    .d2l_singleton_rf_r16_sing_reg_we(d2l_singleton_rf_r16_sing_reg_we),
    .d2l_singleton_rf_r16_sing_reg_re(d2l_singleton_rf_r16_sing_reg_re),
    .l2d_singleton_rf_r16_sing_reg_r(l2d_singleton_rf_r16_sing_reg_r),
    .l2h_singleton_rf_r16_sing_reg_lsb_field_r(l2h_singleton_rf_r16_sing_reg_lsb_field_r),
    .l2h_singleton_rf_r16_sing_reg_msb_field_r(l2h_singleton_rf_r16_sing_reg_msb_field_r) );
    
endmodule

//
//---------- module base_map_singleton_rf_dflt_jrdl_logic
//
module base_map_singleton_rf_dflt_jrdl_logic
(
  gclk,
  reset,
  d2l_singleton_rf_dflt_sing_reg_w,
  d2l_singleton_rf_dflt_sing_reg_we,
  d2l_singleton_rf_dflt_sing_reg_re,

  l2d_singleton_rf_dflt_sing_reg_r,
  l2h_singleton_rf_dflt_sing_reg_lsb_field_r,
  l2h_singleton_rf_dflt_sing_reg_msb_field_r );

  //------- inputs
  input    gclk;
  input    reset;
  input     [31:0] d2l_singleton_rf_dflt_sing_reg_w;
  input    d2l_singleton_rf_dflt_sing_reg_we;
  input    d2l_singleton_rf_dflt_sing_reg_re;

  //------- outputs
  output     [31:0] l2d_singleton_rf_dflt_sing_reg_r;
  output     [15:0] l2h_singleton_rf_dflt_sing_reg_lsb_field_r;
  output     [15:0] l2h_singleton_rf_dflt_sing_reg_msb_field_r;


  //------- reg defines
  reg   [15:0] rg_singleton_rf_dflt_sing_reg_lsb_field;
  reg   [15:0] reg_singleton_rf_dflt_sing_reg_lsb_field_next;
  reg   [15:0] l2h_singleton_rf_dflt_sing_reg_lsb_field_r;
  reg   [15:0] rg_singleton_rf_dflt_sing_reg_msb_field;
  reg   [15:0] reg_singleton_rf_dflt_sing_reg_msb_field_next;
  reg   [15:0] l2h_singleton_rf_dflt_sing_reg_msb_field_r;
  reg   [31:0] l2d_singleton_rf_dflt_sing_reg_r;
  
  
  //------- combinatorial assigns for singleton_rf_dflt_sing_reg
  always @ (*) begin
    reg_singleton_rf_dflt_sing_reg_lsb_field_next = rg_singleton_rf_dflt_sing_reg_lsb_field;
    l2h_singleton_rf_dflt_sing_reg_lsb_field_r = rg_singleton_rf_dflt_sing_reg_lsb_field;
    reg_singleton_rf_dflt_sing_reg_msb_field_next = rg_singleton_rf_dflt_sing_reg_msb_field;
    l2h_singleton_rf_dflt_sing_reg_msb_field_r = rg_singleton_rf_dflt_sing_reg_msb_field;
    if (d2l_singleton_rf_dflt_sing_reg_we) reg_singleton_rf_dflt_sing_reg_lsb_field_next = d2l_singleton_rf_dflt_sing_reg_w [15:0] ;
    if (d2l_singleton_rf_dflt_sing_reg_we) reg_singleton_rf_dflt_sing_reg_msb_field_next = d2l_singleton_rf_dflt_sing_reg_w [31:16] ;
  end
  
  //------- reg assigns for singleton_rf_dflt_sing_reg
  always @ (posedge gclk) begin
    if (reset) begin
      rg_singleton_rf_dflt_sing_reg_lsb_field <= #1 16'hffff;
      rg_singleton_rf_dflt_sing_reg_msb_field <= #1 16'h0;
    end
    else begin
      rg_singleton_rf_dflt_sing_reg_lsb_field <= #1  reg_singleton_rf_dflt_sing_reg_lsb_field_next;
      rg_singleton_rf_dflt_sing_reg_msb_field <= #1  reg_singleton_rf_dflt_sing_reg_msb_field_next;
    end
  end
  
  //------- combinatorial assigns for singleton_rf_dflt_sing_reg (pio read data)
  always @ (*) begin
    l2d_singleton_rf_dflt_sing_reg_r [15:0]  = rg_singleton_rf_dflt_sing_reg_lsb_field;
    l2d_singleton_rf_dflt_sing_reg_r [31:16]  = rg_singleton_rf_dflt_sing_reg_msb_field;
  end
  
endmodule

//
//---------- module base_map_singleton_rf_dflt_jrdl_decode
//
module base_map_singleton_rf_dflt_jrdl_decode
(
  uclk,
  reset,
  d2h_singleton_rf_dflt_w,
  d2h_singleton_rf_dflt_we,
  d2h_singleton_rf_dflt_re,
  l2d_singleton_rf_dflt_sing_reg_r,

  h2d_singleton_rf_dflt_r,
  h2d_singleton_rf_dflt_ack,
  h2d_singleton_rf_dflt_nack,
  gclk_enable_12,
  d2l_singleton_rf_dflt_sing_reg_w,
  d2l_singleton_rf_dflt_sing_reg_we,
  d2l_singleton_rf_dflt_sing_reg_re );

  //------- inputs
  input    uclk;
  input    reset;
  input     [31:0] d2h_singleton_rf_dflt_w;
  input    d2h_singleton_rf_dflt_we;
  input    d2h_singleton_rf_dflt_re;
  input     [31:0] l2d_singleton_rf_dflt_sing_reg_r;

  //------- outputs
  output     [31:0] h2d_singleton_rf_dflt_r;
  output    h2d_singleton_rf_dflt_ack;
  output    h2d_singleton_rf_dflt_nack;
  output    gclk_enable_12;
  output     [31:0] d2l_singleton_rf_dflt_sing_reg_w;
  output    d2l_singleton_rf_dflt_sing_reg_we;
  output    d2l_singleton_rf_dflt_sing_reg_re;


  //------- wire defines
  wire   [31:0] pio_dec_write_data;
  wire  pio_dec_read;
  wire  pio_dec_write;
  
  //------- reg defines
  reg   [31:0] d2l_singleton_rf_dflt_sing_reg_w;
  reg  d2l_singleton_rf_dflt_sing_reg_we;
  reg  d2l_singleton_rf_dflt_sing_reg_re;
  reg  pio_dec_read_cgate_dly1;
  reg  pio_dec_write_cgate_dly1;
  reg  pio_dec_read_cgate_dly2;
  reg  pio_dec_write_cgate_dly2;
  reg  pio_dec_read_cgate_dly3;
  reg  pio_dec_write_cgate_dly3;
  reg  pio_dec_read_cgate_dly4;
  reg  pio_dec_write_cgate_dly4;
  reg  pio_dec_read_cgate_dly5;
  reg  pio_dec_write_cgate_dly5;
  reg  pio_dec_read_cgate_dly6;
  reg  pio_dec_write_cgate_dly6;
  reg  pio_write_active;
  reg  pio_read_active;
  reg   [31:0] pio_dec_write_data_d1;
  reg   [31:0] dec_pio_read_data;
  reg   [31:0] dec_pio_read_data_d1;
  reg  dec_pio_ack;
  reg  dec_pio_nack;
  reg  dec_pio_ack_next;
  reg  dec_pio_nack_next;
  reg  pio_internal_ack;
  reg  pio_internal_nack;
  reg  pio_external_ack;
  reg  pio_external_nack;
  reg  pio_external_ack_next;
  reg  pio_external_nack_next;
  reg  pio_no_acks;
  reg  pio_activate_write;
  reg  pio_activate_read;
  reg   [31:0] dec_pio_read_data_next;
  reg  external_transaction_active;
  
  
  //------- assigns
  assign  pio_dec_write_data = d2h_singleton_rf_dflt_w;
  assign  gclk_enable_12 = pio_dec_read_cgate_dly1 | pio_dec_write_cgate_dly1;
  assign  pio_dec_read = d2h_singleton_rf_dflt_re & pio_dec_read_cgate_dly6;
  assign  pio_dec_write = d2h_singleton_rf_dflt_we & pio_dec_write_cgate_dly6;
  assign  h2d_singleton_rf_dflt_r = dec_pio_read_data;
  assign  h2d_singleton_rf_dflt_ack = dec_pio_ack;
  assign  h2d_singleton_rf_dflt_nack = dec_pio_nack;
  
  //------- combinatorial assigns for pio read data
  always @ (*) begin
    dec_pio_read_data = dec_pio_read_data_d1;
  end
  
  //------- reg assigns for pio read data
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_read_data_d1 <= #1  32'b0;
    end
    else begin
      dec_pio_read_data_d1 <= #1 dec_pio_read_data_next;
    end
  end
  
  //------- reg assigns for pio i/f
  always @ (posedge uclk) begin
    if (reset) begin
      pio_write_active <= #1  1'b0;
      pio_read_active <= #1  1'b0;
    end
    else begin
      pio_write_active <= #1  pio_write_active ? pio_no_acks : pio_activate_write;
      pio_read_active <= #1  pio_read_active ? pio_no_acks : pio_activate_read;
    end
    pio_dec_write_data_d1 <= #1  pio_dec_write_data;
  end
  
  //------- reg assigns for clock gate delay
  always @ (posedge uclk) begin
    if (reset) begin
      pio_dec_read_cgate_dly1 <= #1  1'b0;
      pio_dec_write_cgate_dly1 <= #1  1'b0;
      pio_dec_read_cgate_dly2 <= #1  1'b0;
      pio_dec_write_cgate_dly2 <= #1  1'b0;
      pio_dec_read_cgate_dly3 <= #1  1'b0;
      pio_dec_write_cgate_dly3 <= #1  1'b0;
      pio_dec_read_cgate_dly4 <= #1  1'b0;
      pio_dec_write_cgate_dly4 <= #1  1'b0;
      pio_dec_read_cgate_dly5 <= #1  1'b0;
      pio_dec_write_cgate_dly5 <= #1  1'b0;
      pio_dec_read_cgate_dly6 <= #1  1'b0;
      pio_dec_write_cgate_dly6 <= #1  1'b0;
    end
    else begin
      pio_dec_read_cgate_dly1 <= #1 d2h_singleton_rf_dflt_re;
      pio_dec_write_cgate_dly1 <= #1 d2h_singleton_rf_dflt_we;
      pio_dec_read_cgate_dly2 <= #1 (pio_dec_read_cgate_dly1 & !pio_dec_read_cgate_dly2) | (pio_dec_read_cgate_dly2 & !(pio_dec_read_cgate_dly1 & !(d2h_singleton_rf_dflt_re)));
      pio_dec_write_cgate_dly2 <= #1 (pio_dec_write_cgate_dly1 & !pio_dec_write_cgate_dly2) | (pio_dec_write_cgate_dly2 & !(pio_dec_write_cgate_dly1 & !(d2h_singleton_rf_dflt_we)));
      pio_dec_read_cgate_dly3 <= #1 (pio_dec_read_cgate_dly2 & !pio_dec_read_cgate_dly3) | (pio_dec_read_cgate_dly3 & !(pio_dec_read_cgate_dly1 & !(d2h_singleton_rf_dflt_re)));
      pio_dec_write_cgate_dly3 <= #1 (pio_dec_write_cgate_dly2 & !pio_dec_write_cgate_dly3) | (pio_dec_write_cgate_dly3 & !(pio_dec_write_cgate_dly1 & !(d2h_singleton_rf_dflt_we)));
      pio_dec_read_cgate_dly4 <= #1 (pio_dec_read_cgate_dly3 & !pio_dec_read_cgate_dly4) | (pio_dec_read_cgate_dly4 & !(pio_dec_read_cgate_dly1 & !(d2h_singleton_rf_dflt_re)));
      pio_dec_write_cgate_dly4 <= #1 (pio_dec_write_cgate_dly3 & !pio_dec_write_cgate_dly4) | (pio_dec_write_cgate_dly4 & !(pio_dec_write_cgate_dly1 & !(d2h_singleton_rf_dflt_we)));
      pio_dec_read_cgate_dly5 <= #1 (pio_dec_read_cgate_dly4 & !pio_dec_read_cgate_dly5) | (pio_dec_read_cgate_dly5 & !(pio_dec_read_cgate_dly1 & !(d2h_singleton_rf_dflt_re)));
      pio_dec_write_cgate_dly5 <= #1 (pio_dec_write_cgate_dly4 & !pio_dec_write_cgate_dly5) | (pio_dec_write_cgate_dly5 & !(pio_dec_write_cgate_dly1 & !(d2h_singleton_rf_dflt_we)));
      pio_dec_read_cgate_dly6 <= #1 (pio_dec_read_cgate_dly5 & !pio_dec_read_cgate_dly6) | (pio_dec_read_cgate_dly6 & !(pio_dec_read_cgate_dly1 & !(d2h_singleton_rf_dflt_re)));
      pio_dec_write_cgate_dly6 <= #1 (pio_dec_write_cgate_dly5 & !pio_dec_write_cgate_dly6) | (pio_dec_write_cgate_dly6 & !(pio_dec_write_cgate_dly1 & !(d2h_singleton_rf_dflt_we)));
    end
  end
  
  //------- combinatorial assigns for pio ack/nack
  always @ (*) begin
    pio_internal_nack = (pio_read_active | pio_write_active) & ~pio_internal_ack & ~external_transaction_active;
    dec_pio_ack_next = (pio_internal_ack | (pio_external_ack_next & external_transaction_active));
    dec_pio_nack_next = (pio_internal_nack | (pio_external_nack_next & external_transaction_active));
    pio_no_acks = ~(dec_pio_ack | dec_pio_nack | pio_external_ack | pio_external_nack);
    pio_activate_write = (pio_dec_write & ~(dec_pio_ack | dec_pio_nack));
    pio_activate_read = (pio_dec_read & ~(dec_pio_ack | dec_pio_nack));
  end
  
  //------- reg assigns for pio ack/nack
  always @ (posedge uclk) begin
    if (reset) begin
      dec_pio_ack <= #1 1'b0;
      dec_pio_nack <= #1 1'b0;
      pio_external_ack <= #1  1'b0;
      pio_external_nack <= #1  1'b0;
    end
    else begin
      dec_pio_ack <= #1 dec_pio_ack ? 1'b0 : dec_pio_ack_next;
      dec_pio_nack <= #1 dec_pio_nack ? 1'b0 : dec_pio_nack_next;
      pio_external_ack <= #1 pio_external_ack_next;
      pio_external_nack <= #1 pio_external_nack_next;
    end
  end
  
  
  //------- address decode
  always @ (*) begin
    pio_internal_ack = 1'b0;
    external_transaction_active = 1'b0;
    pio_external_ack_next = 1'b0;
    pio_external_nack_next = 1'b0;
    dec_pio_read_data_next = 32'b0;
    
    d2l_singleton_rf_dflt_sing_reg_w = pio_dec_write_data_d1  [31:0] ;
    d2l_singleton_rf_dflt_sing_reg_we = 1'b0;
    d2l_singleton_rf_dflt_sing_reg_re = 1'b0;
    
    //  Register: singleton_rf_dflt.sing_reg     Address: 0x70000     External: false
    begin
      d2l_singleton_rf_dflt_sing_reg_we = pio_write_active & ~dec_pio_ack;
      d2l_singleton_rf_dflt_sing_reg_re = pio_read_active & ~dec_pio_ack;
      pio_internal_ack =  pio_read_active | pio_write_active;
      dec_pio_read_data_next  [31:0]  = l2d_singleton_rf_dflt_sing_reg_r;
    end
end

endmodule

//
//---------- module base_map_singleton_rf_dflt_pio
//
module base_map_singleton_rf_dflt_pio
(
  uclk,
  gclk,
  reset,
  d2h_singleton_rf_dflt_w,
  d2h_singleton_rf_dflt_we,
  d2h_singleton_rf_dflt_re,

  l2h_singleton_rf_dflt_sing_reg_lsb_field_r,
  l2h_singleton_rf_dflt_sing_reg_msb_field_r,
  h2d_singleton_rf_dflt_r,
  h2d_singleton_rf_dflt_ack,
  h2d_singleton_rf_dflt_nack,
  gclk_enable_12 );

  //------- inputs
  input    uclk;
  input    gclk;
  input    reset;
  input     [31:0] d2h_singleton_rf_dflt_w;
  input    d2h_singleton_rf_dflt_we;
  input    d2h_singleton_rf_dflt_re;

  //------- outputs
  output     [15:0] l2h_singleton_rf_dflt_sing_reg_lsb_field_r;
  output     [15:0] l2h_singleton_rf_dflt_sing_reg_msb_field_r;
  output     [31:0] h2d_singleton_rf_dflt_r;
  output    h2d_singleton_rf_dflt_ack;
  output    h2d_singleton_rf_dflt_nack;
  output    gclk_enable_12;


  //------- wire defines
  wire   [31:0] d2l_singleton_rf_dflt_sing_reg_w;
  wire  d2l_singleton_rf_dflt_sing_reg_we;
  wire  d2l_singleton_rf_dflt_sing_reg_re;
  wire   [31:0] l2d_singleton_rf_dflt_sing_reg_r;
  
  
  base_map_singleton_rf_dflt_jrdl_decode pio_decode (
    .uclk(uclk),
    .reset(reset),
    .d2h_singleton_rf_dflt_w(d2h_singleton_rf_dflt_w),
    .d2h_singleton_rf_dflt_we(d2h_singleton_rf_dflt_we),
    .d2h_singleton_rf_dflt_re(d2h_singleton_rf_dflt_re),
    .l2d_singleton_rf_dflt_sing_reg_r(l2d_singleton_rf_dflt_sing_reg_r),
    .h2d_singleton_rf_dflt_r(h2d_singleton_rf_dflt_r),
    .h2d_singleton_rf_dflt_ack(h2d_singleton_rf_dflt_ack),
    .h2d_singleton_rf_dflt_nack(h2d_singleton_rf_dflt_nack),
    .gclk_enable_12(gclk_enable_12),
    .d2l_singleton_rf_dflt_sing_reg_w(d2l_singleton_rf_dflt_sing_reg_w),
    .d2l_singleton_rf_dflt_sing_reg_we(d2l_singleton_rf_dflt_sing_reg_we),
    .d2l_singleton_rf_dflt_sing_reg_re(d2l_singleton_rf_dflt_sing_reg_re) );
    
  base_map_singleton_rf_dflt_jrdl_logic pio_logic (
    .gclk(gclk),
    .reset(reset),
    .d2l_singleton_rf_dflt_sing_reg_w(d2l_singleton_rf_dflt_sing_reg_w),
    .d2l_singleton_rf_dflt_sing_reg_we(d2l_singleton_rf_dflt_sing_reg_we),
    .d2l_singleton_rf_dflt_sing_reg_re(d2l_singleton_rf_dflt_sing_reg_re),
    .l2d_singleton_rf_dflt_sing_reg_r(l2d_singleton_rf_dflt_sing_reg_r),
    .l2h_singleton_rf_dflt_sing_reg_lsb_field_r(l2h_singleton_rf_dflt_sing_reg_lsb_field_r),
    .l2h_singleton_rf_dflt_sing_reg_msb_field_r(l2h_singleton_rf_dflt_sing_reg_msb_field_r) );
    
endmodule

