# MIPS32_CPU_FPGA
## 组成原理课程设计
### 写在前面
本人水平有限，整个项目质量不会很高，很多地方还存在错误，上传的目的仅仅是为组原课程设计无法上手的同学提供参考。  
### 支持MIPS32的简单CPU核设计   
主要包括了取指、译码、寄存器堆、ALU以及BRAM模拟的指令/数据存储模块。  

    Vivado 2021.1   
    Verilog HDL 

实现了MIPS32的大部分指令，包含逻辑、移位、部分算术（加减比较）、部分加载存储、部分转移指令（具体请参考Decode.v）。   
为了简化项目，寻址方式进行了简化，按照32bit进行编址，且译码时基址全部作0处理，参考时请务必注意。   
### 模块设计文件（**.srcs）说明   
    regs：BRAM实现的寄存器堆。  
    mul/mul_c：乘法器。     
    mem_ra：BRAM实现的读写存储器。  
    mem_ro：BRAM实现的只读存储器（coe文件写入数据）。   
    CPUM：静态3级流水线CPU。    
    CPUL：多周期CPU（CPUM改）。 
    CPU：单周期CPU。

关于BRAM的使用可以自行网上查找资料。  
个人遇到过的问题：读端口读入地址到输出端口数据输出需要2个时钟周期。