<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:36.3136</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.06.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7019504</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal>거절결정 후 재심사중</finalDisposal><inventionTitle>3차원 트랜지스터를 갖는 메모리 주변회로 및 그 형성 방법</inventionTitle><inventionTitleEng>MEMORY PERIPHERAL CIRCUIT HAVING THREE-DIMENSIONAL TRANSISTORS AND METHOD FOR FORMING THE SAME</inventionTitleEng><openDate>2023.07.04</openDate><openNumber>10-2023-0098672</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.06.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.06.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 특정 양태에서, 3차원(3D) 메모리 디바이스는 메모리 셀 어레이(array of memory cells)를 포함하는 제1 반도체 구조, 주변회로를 포함하는 제2 반도체 구조, 및 제1 반도체 구조와 제2 반도체 구조 사이의 접합 계면(bonding interface)을 포함한다. 주변회로는 3D 트랜지스터를 포함한다. 메모리 셀 어레이는 접합 계면의 반대쪽에 있는 주변회로에 결합된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.11.17</internationOpenDate><internationOpenNumber>WO2022236944</internationOpenNumber><internationalApplicationDate>2021.06.30</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/103677</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(3D) 메모리 디바이스로서,메모리 셀 어레이(array of memory cells)를 포함하는 제1 반도체 구조,주변회로를 포함하는 제2 반도체 구조 — 상기 주변회로는 3D 트랜지스터를 포함함 —, 및상기 제1 반도체 구조와 상기 제2 반도체 구조 사이의 접합 계면(bonding interface) — 상기 메모리 셀 어레이는 상기 접합 계면의 반대쪽에 있는 상기 주변회로에 결합됨 —을 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 3D 트랜지스터는 멀티 게이트(multi-gate) 트랜지스터인,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 멀티 게이트 트랜지스터는 핀 구조 전계 효과 트랜지스터(FinFET)를 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 멀티 게이트 트랜지스터는 게이트 올 어라운드(gate all around, GAA) FET를 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 3D 트랜지스터는, 3D 반도체 바디(body), 및상기 3D 반도체 바디의 복수의 면과 접촉하는 게이트 구조 — 상기 게이트 구조는 게이트 유전체 및 게이트 전극을 포함함 —를 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 주변회로는 제1 주변회로 및 제2 주변회로를 포함하고,상기 3D 트랜지스터는 상기 제1 주변회로의 제1 3D 트랜지스터 및 상기 제2 주변회로의 제2 3D 트랜지스터를 포함하고, 상기 제1 주변회로의 상기 제1 3D 트랜지스터는 제1 전압을 수신하고, 상기 제2 주변회로의 상기 제2 3D 트랜지스터는 상기 제1 전압보다 큰 제2 전압을 수신하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 주변회로는 제3 주변회로를 더 포함하고, 상기 3D 트랜지스터는 상기 제3 주변회로의 제3 3D 트랜지스터를 더 포함하고, 상기 제3 주변회로의 상기 제3 3D 트랜지스터는 상기 제2 전압보다 큰 제3 전압을 수신하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1 주변회로는 입출력(I/O) 회로를 포함하고, 상기 제2 주변회로는 페이지 버퍼(page buffer)의 적어도 일부를 포함하며, 상기 제3 주변회로는 워드 라인 드라이버(word line driver)를 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 제7항 또는 제8항에 있어서,상기 제1 반도체 구조는 상기 메모리 셀 어레이에 결합된 복수의 비트 라인(bit line) 및 복수의 워드 라인(word line)을 더 포함하고,상기 제2 주변회로의 상기 제2 3D 트랜지스터는 상기 비트 라인 중 적어도 하나를 통해 상기 메모리 셀 어레이에 결합되며,상기 제3 주변회로의 상기 제3 3D 트랜지스터는 상기 워드 라인 중 적어도 하나를 통해 상기 메모리 셀 어레이에 결합되는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 제3 3D 트랜지스터의 상기 게이트 유전체의 두께는 상기 제2 3D 트랜지스터의 상기 게이트 유전체의 두께보다 두껍고, 상기 제2 3D 트랜지스터의 상기 게이트 유전체의 상기 두께는 상기 제1 3D 트랜지스터의 상기 게이트 유전체의 두께보다 두꺼운,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 제3 3D 트랜지스터는 드리프트 영역과, 소스 및 드레인을 더 포함하고, 상기 드리프트 영역의 도핑 농도는 상기 소스 및 드레인의 도핑 농도보다 작은,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>12. 제6항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 3D 트랜지스터의 상기 게이트 전극은 금속을 포함하고, 상기 제1 3D 트랜지스터의 상기 게이트 유전체는 고유전율(high-k) 유전체를 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>13. 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 3D 트랜지스터 또는 상기 제2 3D 트랜지스터의 상기 3D 반도체 바디는 평면에서 볼 때 아령 형상인,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>14. 제5항 내지 제13항 중 어느 한 항에 있어서, 상기 게이트 전극은 폴리실리콘을 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>15. 제5항 내지 제14항 중 어느 한 항에 있어서, 상기 게이트 유전체는 실리콘 산화물을 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제5항 내지 제15항 중 어느 한 항에 있어서, 상기 3D 반도체 바디의 폭은 10nm보다 큰,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 3D 반도체 바디의 상기 폭은 30nm 내지 1000nm인,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>18. 제5 항 내지 제17항 중 어느 한 항에 있어서, 상기 3D 반도체 바디의 높이는 40nm보다 큰,3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 3D 반도체 바디의 상기 높이는 50nm 내지 1000nm인,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제5 항 내지 제19항 중 어느 한 항에 있어서, 상기 3D 반도체 바디의 채널 길이는 30nm보다 큰,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 3D 반도체 바디의 상기 채널 길이는 50nm 내지 1500nm인,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>22. 제5 항 내지 제21항 중 어느 한 항에 있어서, 상기 게이트 유전체의 두께는 1.8nm보다 큰, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 게이트 유전체의 상기 두께는 2nm 내지 100nm인, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>24. 제1 항 내지 제23항 중 어느 한 항에 있어서, 상기 3D 트랜지스터는 스트레서(stressor)를 포함하지 않는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>25. 제1 항 내지 제24항 중 어느 한 항에 있어서, 상기 주변회로는 평면형 트랜지스터를 포함하지 않는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>26. 제1 항 내지 제24항 중 어느 한 항에 있어서, 상기 주변회로는 평면형 트랜지스터를 더 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 주변회로는,또 다른 3D 트랜지스터,또 다른 평면형 트랜지스터,상기 3D 트랜지스터와 상기 또 다른 3D 트랜지스터 사이의 제1 트렌치 분리 구조(trench isolation), 및상기 평면형 트랜지스터와 상기 또 다른 평면형 트랜지스터 사이의 제2 트렌치 분리 구조를 더 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 제1 트렌치 분리 구조와 상기 제2 트렌치 분리 구조는 서로 다른 깊이를 갖는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 제2 트렌치 분리 구조는 상기 제1 트렌치 분리 구조보다 더 깊은 깊이를 갖는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>30. 제1항 내지 제29항 중 어느 한 항에 있어서,상기 제1 반도체 구조는 복수의 제1 접합 컨택(bonding contact)을 포함하는 제1 접합층(bonding layer)을 더 포함하고,상기 제2 반도체 구조는 복수의 제2 접합 컨택을 포함하는 제2 접합층을 더 포함하고, 상기 제1 접합 컨택은 상기 접합 계면에서 상기 제2 접합 컨택과 접촉하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>31. 제1항 내지 제30항 중 어느 한 항에 있어서, 상기 메모리 셀 어레이는 3D 낸드 메모리 스트링(memory string)의 어레이를 포함하는,3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>32. 시스템으로서,메모리 셀 어레이(array of memory cells)를 포함하는 제1 반도체 구조,주변회로를 포함하는 제2 반도체 구조 — 상기 주변회로는 3D 트랜지스터를 포함함 —, 및상기 제1 반도체 구조와 상기 제2 반도체 구조 사이의 접합 계면(bonding interface) — 상기 메모리 셀 어레이는 상기 접합 계면의 반대쪽에 있는 상기 주변회로에 결합됨 —을 포함하고 데이터를 저장하도록 구성된 메모리 디바이스; 및상기 메모리 디바이스에 결합되고 상기 주변회로를 통해 상기 메모리 셀 어레이를 제어하도록 구성된 메모리 제어기를 포함하는,시스템.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 메모리 제어기에 결합되고 상기 데이터를 송신 또는 수신하도록 구성된 호스트(host)를 더 포함하는,시스템.</claim></claimInfo><claimInfo><claim>34. 3차원(3D) 메모리 디바이스를 형성하는 방법으로서,메모리 셀 어레이(array of memory cells)를 포함하는 제1 반도체 구조를 제1 기판 상에 형성하는 단계,주변회로를 포함하는 제2 반도체 구조를 제2 기판 상에 형성하는 단계 - 상기 주변회로는 3D 트랜지스터를 포함함 -, 및상기 메모리 셀 어레이가 접합 계면(bonding interface)의 반대쪽에 있는 상기 주변회로에 결합되도록, 상기 제1 반도체 구조와 상기 제2 반도체 구조를 앞면-앞면(face-to-face) 방식으로 접합시키는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서, 상기 제2 반도체 구조를 형성하는 상기 단계는, 상기 제2 기판으로부터 3D 반도체 바디(body)를 형성하는 단계, 및상기 3D 반도체 바디의 복수의 면과 접촉하는 게이트 구조를 형성하는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>36. 제35항에 있어서, 상기 3D 반도체 바디를 형성하는 상기 단계는, 상기 제2 기판의 부분을 둘러싸는 트렌치 분리 구조를 상기 제2 기판에 형성하는 단계, 및 상기 제2 기판의 상기 부분의 적어도 일부를 노출시키기 위해 상기 트렌치 분리 구조를 에치백(etch back)하는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>37. 제35항에 있어서, 상기 3D 반도체 바디를 형성하는 상기 단계는, 상기 제2 기판의 부분을 둘러싸는 트렌치를 상기 제2 기판에 형성하는 단계, 및 상기 제2 기판의 상기 부분의 적어도 일부를 노출시키기 위해 상기 트렌치를 부분적으로 충전하도록 절연 재료를 증착하는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>38. 제35항 내지 제37항 중 어느 한 항에 있어서, 상기 게이트 구조를 형성하는 상기 단계는,상기 3D 반도체 바디의 상기 복수의 면 상에 게이트 유전층 및 게이트 전극층을 순차적으로 형성하는 단계, 및 상기 게이트 전극층을 패터닝(patterning)하여 게이트 전극을 형성하는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>39. 제38항에 있어서, 상기 게이트 유전층은 실리콘 산화물을 포함하고, 상기 게이트 전극층은 폴리실리콘을 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>40. 제38항 또는 제39항에 있어서, 상기 제2 반도체 구조를 형성하는 상기 단계는 상기 3D 반도체 바디에 소스 및 드레인을 형성하는 단계를 더 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>41. 제40항에 있어서, 상기 소스 및 드레인을 형성하는 상기 단계는 상기 게이트 전극에 의해 덮이지 않는 상기 3D 반도체 바디의 부분들을 도핑하는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>42. 제34항 내지 제41항 중 어느 한 항에 있어서, 상기 제1 반도체 구조를 형성하는 상기 단계는 복수의 3D 낸드 메모리 스트링(memory string)을 형성하는 단계를 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>43. 제34항 내지 제42항 중 어느 한 항에 있어서,상기 제1 반도체 구조를 형성하는 상기 단계는 복수의 제1 접합 컨택(bonding contact)을 포함하는 제1 접합층(bonding layer)을 상기 메모리 셀 어레이 위에 형성하는 단계를 포함하고,상기 제2 반도체 구조를 형성하는 상기 단계는 복수의 제2 접합 컨택을 포함하는 제2 접합층을 상기 주변회로 위에 형성하는 단계를 포함하고,상기 접합 이후에 상기 제1 접합 컨택은 상기 접합 계면에서 상기 제2 접합 컨택과 접촉하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>44. 제34 항 내지 제43항 중 어느 한 항에 있어서,상기 접합 이후에 상기 제1 및 제2 기판 중 하나의 기판 위에 있는 상기 제1 및 제2 기판 중 다른 하나의 기판을 박형화하는 단계, 및 상기 박형화된 제1 또는 제2 기판 상에 상호접속층을 형성하는 단계를 더 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo><claimInfo><claim>45. 제34항 내지 제44항 중 어느 한 항에 있어서, 상기 접합은 하이브리드 접합(hybrid bonding)을 포함하는,3D 메모리 디바이스를 형성하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>SUN, Chao</engName><name>선 차오</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>CHEN, Liang</engName><name>첸 리앙</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>XU, Wenshan</engName><name>수 웬샨</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>LIU, Wei</engName><name>리우 웨이</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>JIANG, Ning</engName><name>지앙 닝</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>XUE, Lei</engName><name>슈 레이</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>TIAN, Wu</engName><name>티안 우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2021.05.12</priorityApplicationDate><priorityApplicationNumber>PCT/CN2021/093323</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.06.09</receiptDate><receiptNumber>1-1-2023-0636600-66</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.06.09</receiptDate><receiptNumber>1-1-2023-0636627-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.06.09</receiptDate><receiptNumber>1-1-2023-0634999-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.06.13</receiptDate><receiptNumber>1-5-2023-0094136-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2023.10.24</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2023.12.20</receiptDate><receiptNumber>9-6-2024-0176560-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Deferment (Postponement) of Processing of Examination</documentEngName><documentName>심사처리보류(연기)보고서</documentName><receiptDate>2024.09.27</receiptDate><receiptNumber>9-6-2024-0167665-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.10.16</receiptDate><receiptNumber>9-5-2024-0879018-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.12.12</receiptDate><receiptNumber>1-1-2024-1378217-65</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.12.12</receiptDate><receiptNumber>1-1-2024-1378199-20</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Refuse a Patent</documentEngName><documentName>거절결정서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>9-5-2025-0602662-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.25</receiptDate><receiptNumber>1-1-2025-0969135-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Amendment to Description, etc(Reexamination)</documentEngName><documentName>[명세서등 보정]보정서(재심사)</documentName><receiptDate>2025.08.25</receiptDate><receiptNumber>1-1-2025-0969029-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237019504.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9389bb48550379371fdc900684e8eea4ef6fcbea68a01192018789f9ec5e59da988e0e4e129a8b929013e5b20a35153e17985b1f02410cc5b8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7e0c916054f2fde6b5d5344fbf05293c401249e952b1ab56a8c9755ce26f5580ff88d4b444ed0448fb94fc7d71677c490633c13d07e768e7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>