Tem como fazer portão lógico com mais de uma entrada no verilog?