{"hands_on_practices": [{"introduction": "要掌握时序逻辑，第一步是理解基本存储单元的时序行为。本练习聚焦于门控SR锁存器——一个基本的构建模块。通过追踪其在一系列输入变化下的输出状态，我们能具体地理解数据是如何被“锁存”和保持的，以及使能信号是如何控制其操作的。[@problem_id:1915634]", "problem": "门控置位-复位（SR）锁存器是一种用于一位数据存储的基本数字逻辑电路。它的状态由三个输入决定：置位（S）、复位（R）和一个使能时钟信号（C）。该锁存器有一个主要输出 Q。这个特定锁存器的行为定义如下：\n\n1.  当使能输入 C 为低电平 (C=0) 时，锁存器处于“锁存”或“记忆”模式。在此模式下，输出 Q 保持其最后的值，不受 S 和 R 输入的影响。\n2.  当使能输入 C 为高电平 (C=1) 时，锁存器是“透明的”。其行为由 S 和 R 输入决定：\n    - 如果 S=0 且 R=0，锁存器继续保持其最后的值（记忆模式）。\n    - 如果 S=1 且 R=0，输出 Q 被“置位”为 1。\n    - 如果 S=0 且 R=1，输出 Q 被“复位”为 0。\n    - 输入组合 S=1 且 R=1 被认为是无效的，并保证不会出现。\n\n考虑这样一个门控SR锁存器，其输出 Q 初始为 0。输入 S、R 和 C 在离散时间点 $t_1, t_2, t_3, t_4$ 经历一系列变化。\n\n-   **初始状态 (在 $t_1$ 之前):** S=0, R=0, C=0, 且 Q=0。\n-   **在时间 $t_1$:** 输入变为 S=1, R=0, C=0。\n-   **在时间 $t_2$:** 输入变为 S=1, R=0, C=1。\n-   **在时间 $t_3$:** 输入变为 S=0, R=1, C=1。\n-   **在时间 $t_4$:** 输入变为 S=0, R=0, C=0。\n\n令 $Q(t_i)$ 为在时间 $t_i$ 输入变化后，输出 Q 的值。请确定输出值序列 $(Q(t_1), Q(t_2), Q(t_3), Q(t_4))$。\n\n从以下选项中选择正确的序列。\n\nA. (0, 1, 0, 0)\n\nB. (1, 1, 0, 0)\n\nC. (0, 1, 1, 0)\n\nD. (0, 0, 1, 0)\n\nE. (1, 0, 1, 0)", "solution": "我们使用门控SR锁存器的特性行为：\n- 当 $C=0$ 时，锁存器被锁存：下一个输出等于当前输出，因此 $Q^{+}=Q$，与 $S$ 和 $R$ 无关。\n- 当 $C=1$ 时，锁存器是透明的，并遵循以下规则：\n  - $(S,R)=(0,0) \\Rightarrow Q^{+}=Q$ (保持)，\n  - $(S,R)=(1,0) \\Rightarrow Q^{+}=1$ (置位)，\n  - $(S,R)=(0,1) \\Rightarrow Q^{+}=0$ (复位)，\n  - $(S,R)=(1,1)$ 是无效的且不使用。\n\n初始时 (在 $t_{1}$ 之前)，$S=0$，$R=0$，$C=0$，且 $Q=0$。\n\n在 $t_{1}$ 时：输入变为 $S=1$，$R=0$，$C=0$。由于 $C=0$，锁存器保持其前一个值。因此，$Q(t_{1})=Q=0$。\n\n在 $t_{2}$ 时：输入变为 $S=1$，$R=0$，$C=1$。在 $C=1$ 且 $(S,R)=(1,0)$ 的情况下，锁存器置位。因此，$Q(t_{2})=1$。\n\n在 $t_{3}$ 时：输入变为 $S=0$，$R=1$，$C=1$。在 $C=1$ 且 $(S,R)=(0,1)$ 的情况下，锁存器复位。因此，$Q(t_{3})=0$。\n\n在 $t_{4}$ 时：输入变为 $S=0$，$R=0$，$C=0$。在 $C=0$ 的情况下，锁存器保持其最后的值。因此，$Q(t_{4})=0$。\n\n因此，该序列是 $(0,1,0,0)$，这对应于选项 A。", "answer": "$$\\boxed{A}$$", "id": "1915634"}, {"introduction": "在实际设计中，我们手头未必总有恰好需要的元件类型。这个练习展示了数字逻辑中的一项核心技能：用一种触发器合成另一种。通过推导组合逻辑，使D触发器模拟JK触发器的行为，我们学会了如何运用它们的特征方程，并领会了不同触发器之间潜在的功能联系。[@problem_id:1915639]", "problem": "在数字逻辑设计中，常常需要使用一种更容易获得的双稳态元件（触发器）来实现另一种类型的触发器。考虑这样一个场景：你有一个上升沿触发的D型触发器和一些基本逻辑门（与门、或门、非门），但你需要一个上升沿触发的JK型触发器的功能。\n\n一个D型触发器有一个单一的数据输入端，$D$，其行为由特性方程$Q_{next} = D$定义，其中$Q_{next}$是触发器在下一个时钟沿之后的状态。\n\n一个JK型触发器有两个输入端，$J$（置位）和$K$（复位），其行为由特性方程$Q_{next} = J\\overline{Q} + \\overline{K}Q$定义，其中$Q$是触发器的当前状态。\n\n为了使D型触发器的行为与JK型触发器完全相同，你必须提供一个组合逻辑电路，该电路接收输入$J$、$K$和触发器的当前状态$Q$，并为$D$输入端生成正确的信号。下列哪个布尔表达式正确地用$J$、$K$和$Q$定义了输入$D$？\n\nA. $D = J\\overline{Q} + \\overline{K}Q$\n\nB. $D = \\overline{J}Q + K\\overline{Q}$\n\nC. $D = JK + \\overline{K}Q$\n\nD. $D = (J+Q)(\\overline{K}+Q)$\n\nE. $D = JQ + \\overline{K}\\overline{Q}$", "solution": "一个上升沿触发的D型触发器遵循特性方程$Q_{next}=D$。一个上升沿触发的JK型触发器遵循$Q_{next}=J\\overline{Q}+\\overline{K}Q$。要使一个D型触发器模拟一个JK型触发器，驱动$D$的组合逻辑必须对$J$、$K$和当前$Q$的每一种组合都精确地产生JK型触发器的下一状态。因此，我们需要\n$$\nD=Q_{next}^{(\\mathrm{JK})}=J\\overline{Q}+\\overline{K}Q.\n$$\n这也可以通过对$Q$进行分类讨论来得出：当$Q=0$时，$Q_{next}=J$，得到$D=J\\cdot 1+\\overline{K}\\cdot 0=J$；当$Q=1$时，$Q_{next}=\\overline{K}$，得到$D=J\\cdot 0+\\overline{K}\\cdot 1=\\overline{K}$。因此，$D$必须是2选1多路选择器表达式$D=J\\overline{Q}+\\overline{K}Q$，这与选项A相匹配。", "answer": "$$\\boxed{A}$$", "id": "1915639"}, {"introduction": "我们理想化的逻辑模型有其局限性。本实践题通过检验基本SR锁存器的“禁用”输入状态，深入探讨了这些局限之一。探索这种情况揭示了“竞争冒险”（race condition）的概念，即电路的最终状态变得不可预测——这是稳健数字设计中的一个重要教训，也为亚稳态这一主题提供了初步的介绍。[@problem_id:1915637]", "problem": "在数字逻辑设计中，一个基本的双稳态存储元件可以由两个交叉耦合的或非门（NOR gate）构成。此电路被称为置位-复位（SR）锁存器。设两个输入为 S（Set，置位）和 R（Reset，复位），两个输出为 Q 和 $\\overline{Q}$。上方的或非门接收输入 R 和 $\\overline{Q}$，并产生输出 Q。下方的或非门接收输入 S 和 Q，并产生输出 $\\overline{Q}$。一个双输入或非门的逻辑行为是：当且仅当其两个输入都为0时，其输出为1；否则，其输出为0。\n\n考虑一个初始稳定在复位（RESET）状态（即 S=0, R=1）的SR锁存器。此后，输入被短暂地更改为通常被禁止的状态，即 S=1 和 R=1。最后，两个输入同时被撤销，回到 S=0 和 R=0 的静态。\n\n经过这一系列操作后，以下哪个陈述最准确地描述了输出 Q 和 $\\overline{Q}$ 的最终稳定状态？\n\nA. 锁存器将可靠地返回其初始复位状态（Q=0, $\\overline{Q}$=1）。\n\nB. 锁存器将可靠地转换到置位状态（Q=1, $\\overline{Q}$=0）。\n\nC. 锁存器进入一个状态，其中两个输出 Q 和 $\\overline{Q}$ 都永久保持为1。\n\nD. 输出 Q 和 $\\overline{Q}$ 将在0和1之间无限振荡，永远无法达到稳定状态。\n\nE. 最终状态是不确定的；锁存器将根据门传播延迟中微小、不可预测的差异，稳定在置位或复位状态之一。", "solution": "设两个交叉耦合的或非门方程为\n$$Q=\\overline{R+\\overline{Q}},\\qquad \\overline{Q}=\\overline{S+Q},$$\n其中 $+$ 表示逻辑或，上划线表示逻辑非。\n\n初始条件：$S=0$, $R=1$。则\n$$Q=\\overline{1+\\overline{Q}}=0,$$\n且当 $Q=0$ 时，\n$$\\overline{Q}=\\overline{0+0}=1.$$\n因此，锁存器处于复位状态，$(Q,\\overline{Q})=(0,1)$。\n\n禁止输入条件：$S=1$, $R=1$。则\n$$Q=\\overline{1+\\overline{Q}}=0,\\qquad \\overline{Q}=\\overline{1+Q}=0.$$\n两个输出都被强制为0，擦除了之前存储的状态。\n\n释放到静态：同时有 $S=0$, $R=0$。平衡方程变为\n$$Q=\\overline{0+\\overline{Q}}=\\overline{\\overline{Q}},\\qquad \\overline{Q}=\\overline{0+Q}=\\overline{Q}.$$\n检查可能的稳态：\n- 如果 $Q=1$，那么 $\\overline{Q}=\\overline{0+1}=0$ 且 $Q=\\overline{0+0}=1$ 是一致的，得到置位（SET）状态。\n- 如果 $Q=0$，那么 $\\overline{Q}=\\overline{0+0}=1$ 且 $Q=\\overline{0+1}=0$ 是一致的，得到复位（RESET）状态。\n- 状态 $(Q,\\overline{Q})=(0,0)$ 和 $(1,1)$ 与 $S=R=0$ 时的方程不一致。\n\n在S和R下降到0后，两个或非门都瞬间看到它们的两个输入都为0（因为两个输出都曾是0），因此每个门都倾向于将其输出驱动为1。由于交叉耦合，两个输出不能都保持为1；传播延迟或噪声中的无穷小不对称性会导致一个输出先达到1，从而迫使另一个输出变为0。因为先前的状态在 S=R=1 期间已被擦除，所以没有确定性的偏向。因此，锁存器将不可预测地稳定在置位或复位状态，这取决于微小、不可控的时序差异。\n\n因此，最终的稳定状态是不确定的，取决于传播延迟的偏斜，与选项E相符。", "answer": "$$\\boxed{E}$$", "id": "1915637"}]}