TimeQuest Timing Analyzer report for IterMultDiv
Mon Apr 24 17:26:22 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; IterMultDiv                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 356.0 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -1.809 ; -78.747         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.404 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -126.360                      ;
+----------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                         ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.809 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.727      ;
; -1.777 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.695      ;
; -1.758 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.676      ;
; -1.730 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.648      ;
; -1.694 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.612      ;
; -1.681 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.599      ;
; -1.677 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.595      ;
; -1.662 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.580      ;
; -1.645 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.563      ;
; -1.638 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.557      ;
; -1.627 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.546      ;
; -1.626 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.544      ;
; -1.608 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.527      ;
; -1.599 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.517      ;
; -1.598 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.516      ;
; -1.588 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.531      ;
; -1.588 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.531      ;
; -1.588 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.531      ;
; -1.562 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.480      ;
; -1.549 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.467      ;
; -1.547 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.465      ;
; -1.546 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.468      ;
; -1.546 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.468      ;
; -1.546 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.468      ;
; -1.546 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.468      ;
; -1.546 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.468      ;
; -1.546 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.468      ;
; -1.545 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.463      ;
; -1.536 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.455      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.532 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.453      ;
; -1.530 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.448      ;
; -1.513 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.431      ;
; -1.507 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.426      ;
; -1.506 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.425      ;
; -1.498 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.418      ;
; -1.495 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.414      ;
; -1.494 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.412      ;
; -1.493 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.412      ;
; -1.479 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.399      ;
; -1.476 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.395      ;
; -1.474 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.393      ;
; -1.467 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.385      ;
; -1.466 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.384      ;
; -1.432 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.350      ;
; -1.430 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.348      ;
; -1.417 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.335      ;
; -1.415 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.333      ;
; -1.413 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.331      ;
; -1.406 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.326      ;
; -1.405 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.324      ;
; -1.404 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.323      ;
; -1.398 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.316      ;
; -1.395 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.315      ;
; -1.381 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.299      ;
; -1.376 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.295      ;
; -1.376 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.296      ;
; -1.375 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.294      ;
; -1.374 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.293      ;
; -1.366 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.286      ;
; -1.363 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.282      ;
; -1.362 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.280      ;
; -1.361 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.280      ;
; -1.361 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.280      ;
; -1.359 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.302      ;
; -1.359 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.302      ;
; -1.359 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.302      ;
; -1.347 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.267      ;
; -1.344 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.263      ;
; -1.342 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.261      ;
; -1.342 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.261      ;
; -1.335 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.253      ;
; -1.334 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.252      ;
; -1.326 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.247      ;
; -1.317 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.239      ;
; -1.317 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.239      ;
; -1.317 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.239      ;
; -1.317 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.239      ;
; -1.317 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.239      ;
; -1.317 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 2.239      ;
; -1.300 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.218      ;
; -1.298 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.216      ;
; -1.285 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.206      ;
; -1.285 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.206      ;
; -1.285 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.206      ;
; -1.285 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.206      ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.430 ; s_operand0[1]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.695      ;
; 0.431 ; s_operand0[3]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; s_operand0[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.446 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.710      ;
; 0.466 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.730      ;
; 0.467 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.731      ;
; 0.467 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.731      ;
; 0.468 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.732      ;
; 0.468 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.732      ;
; 0.474 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.738      ;
; 0.479 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.743      ;
; 0.548 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.813      ;
; 0.549 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.814      ;
; 0.550 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[2]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.815      ;
; 0.551 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.816      ;
; 0.552 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.818      ;
; 0.553 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[1]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.818      ;
; 0.566 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.830      ;
; 0.572 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.836      ;
; 0.579 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.843      ;
; 0.580 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.844      ;
; 0.580 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.844      ;
; 0.580 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.845      ;
; 0.581 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.845      ;
; 0.581 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.846      ;
; 0.584 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.848      ;
; 0.585 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.849      ;
; 0.588 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.853      ;
; 0.594 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.859      ;
; 0.626 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.889      ;
; 0.639 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.640 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.905      ;
; 0.642 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.906      ;
; 0.643 ; s_operand0[4]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.644 ; s_operand1[3]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.908      ;
; 0.648 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.912      ;
; 0.652 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.916      ;
; 0.653 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.918      ;
; 0.653 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.917      ;
; 0.657 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.663 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.675 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.940      ;
; 0.684 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.948      ;
; 0.690 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.955      ;
; 0.695 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.960      ;
; 0.704 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.968      ;
; 0.719 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.984      ;
; 0.720 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.985      ;
; 0.720 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.985      ;
; 0.720 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.984      ;
; 0.720 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.985      ;
; 0.721 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.985      ;
; 0.721 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.985      ;
; 0.722 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.986      ;
; 0.724 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.988      ;
; 0.732 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.996      ;
; 0.736 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.000      ;
; 0.737 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.002      ;
; 0.737 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.002      ;
; 0.737 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.002      ;
; 0.738 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.003      ;
; 0.738 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.003      ;
; 0.740 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.005      ;
; 0.744 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.009      ;
; 0.748 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.012      ;
; 0.749 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.013      ;
; 0.759 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.024      ;
; 0.763 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[7]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.028      ;
; 0.764 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[6]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.029      ;
; 0.764 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.029      ;
; 0.766 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.031      ;
; 0.767 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[12]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.032      ;
; 0.767 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[10]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.032      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 395.57 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.528 ; -63.632        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.356 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -126.360                     ;
+----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                          ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.528 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.456      ;
; -1.470 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.398      ;
; -1.463 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.391      ;
; -1.441 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.369      ;
; -1.412 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.340      ;
; -1.397 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.325      ;
; -1.383 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.311      ;
; -1.359 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.288      ;
; -1.354 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.282      ;
; -1.354 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.282      ;
; -1.347 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.275      ;
; -1.340 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.269      ;
; -1.337 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.290      ;
; -1.337 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.290      ;
; -1.337 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.290      ;
; -1.325 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.253      ;
; -1.318 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.246      ;
; -1.311 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.240      ;
; -1.303 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.234      ;
; -1.303 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.234      ;
; -1.303 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.234      ;
; -1.303 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.234      ;
; -1.303 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.234      ;
; -1.303 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.234      ;
; -1.297 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.225      ;
; -1.296 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.224      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.288 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.219      ;
; -1.281 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.209      ;
; -1.267 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.195      ;
; -1.261 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.190      ;
; -1.244 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.173      ;
; -1.243 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.172      ;
; -1.238 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.166      ;
; -1.238 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.166      ;
; -1.231 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.159      ;
; -1.227 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.157      ;
; -1.224 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.153      ;
; -1.222 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.151      ;
; -1.209 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.137      ;
; -1.202 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.130      ;
; -1.198 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.128      ;
; -1.195 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.124      ;
; -1.193 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.122      ;
; -1.181 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.109      ;
; -1.180 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.108      ;
; -1.171 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.101      ;
; -1.167 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.095      ;
; -1.165 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.093      ;
; -1.151 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.079      ;
; -1.147 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.100      ;
; -1.147 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.100      ;
; -1.147 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.100      ;
; -1.146 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.075      ;
; -1.145 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.074      ;
; -1.134 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.064      ;
; -1.129 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.058      ;
; -1.128 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.057      ;
; -1.127 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.057      ;
; -1.127 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.056      ;
; -1.122 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.050      ;
; -1.122 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.050      ;
; -1.119 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.050      ;
; -1.119 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.050      ;
; -1.119 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.050      ;
; -1.119 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.050      ;
; -1.119 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.050      ;
; -1.119 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.050      ;
; -1.115 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.043      ;
; -1.111 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.041      ;
; -1.108 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.037      ;
; -1.106 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.035      ;
; -1.106 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.035      ;
; -1.105 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.035      ;
; -1.104 ; s_operand1[4]                                                  ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.095     ; 2.008      ;
; -1.093 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.021      ;
; -1.086 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.014      ;
; -1.082 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.012      ;
; -1.079 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.008      ;
; -1.077 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.006      ;
; -1.077 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.006      ;
; -1.070 ; s_globalReset                                                  ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.023      ;
; -1.070 ; s_globalReset                                                  ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.023      ;
; -1.070 ; s_globalReset                                                  ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.023      ;
; -1.067 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 1.997      ;
; -1.067 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 1.997      ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.397 ; s_operand0[3]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; s_operand0[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; s_operand0[1]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.639      ;
; 0.410 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.651      ;
; 0.422 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.663      ;
; 0.422 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.663      ;
; 0.422 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.663      ;
; 0.423 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.664      ;
; 0.424 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.665      ;
; 0.435 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.676      ;
; 0.441 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.682      ;
; 0.500 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.741      ;
; 0.503 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.744      ;
; 0.504 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.745      ;
; 0.505 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[2]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.746      ;
; 0.507 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.749      ;
; 0.508 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[1]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.749      ;
; 0.514 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.755      ;
; 0.525 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.766      ;
; 0.527 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.768      ;
; 0.528 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.769      ;
; 0.529 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.770      ;
; 0.531 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.772      ;
; 0.531 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.772      ;
; 0.532 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.773      ;
; 0.532 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.774      ;
; 0.533 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.774      ;
; 0.544 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.786      ;
; 0.545 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.786      ;
; 0.578 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.818      ;
; 0.584 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.826      ;
; 0.586 ; s_operand0[4]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; s_operand1[3]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.828      ;
; 0.588 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.829      ;
; 0.592 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.595 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.836      ;
; 0.596 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.837      ;
; 0.597 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.838      ;
; 0.598 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.839      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.843      ;
; 0.603 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.603 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.848      ;
; 0.620 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.861      ;
; 0.625 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.866      ;
; 0.632 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.873      ;
; 0.638 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.879      ;
; 0.641 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.882      ;
; 0.658 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.899      ;
; 0.659 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.900      ;
; 0.662 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.903      ;
; 0.663 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.904      ;
; 0.664 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.905      ;
; 0.666 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.907      ;
; 0.671 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.913      ;
; 0.671 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.913      ;
; 0.672 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.914      ;
; 0.676 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.917      ;
; 0.678 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.920      ;
; 0.678 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.920      ;
; 0.679 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.921      ;
; 0.679 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.921      ;
; 0.679 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.921      ;
; 0.682 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.924      ;
; 0.683 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.924      ;
; 0.684 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.925      ;
; 0.686 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.927      ;
; 0.695 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[7]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.936      ;
; 0.696 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[6]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.937      ;
; 0.696 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.937      ;
; 0.697 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.938      ;
; 0.697 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.938      ;
; 0.699 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.699 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[12]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.700 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[14]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.941      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.379 ; -8.683         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.183 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -105.006                     ;
+----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                          ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.379 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.326      ;
; -0.375 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.322      ;
; -0.358 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.305      ;
; -0.330 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.277      ;
; -0.328 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.275      ;
; -0.326 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.273      ;
; -0.312 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.258      ;
; -0.307 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.254      ;
; -0.300 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.247      ;
; -0.296 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.243      ;
; -0.290 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.237      ;
; -0.287 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 1.258      ;
; -0.287 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 1.258      ;
; -0.287 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 1.258      ;
; -0.285 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.232      ;
; -0.281 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.228      ;
; -0.262 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.209      ;
; -0.261 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.209      ;
; -0.261 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.209      ;
; -0.261 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.209      ;
; -0.261 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.209      ;
; -0.261 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.209      ;
; -0.261 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.209      ;
; -0.260 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.207      ;
; -0.258 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.205      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.256 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.204      ;
; -0.247 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.194      ;
; -0.244 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.191      ;
; -0.243 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.190      ;
; -0.239 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.186      ;
; -0.237 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.185      ;
; -0.233 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.181      ;
; -0.232 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.179      ;
; -0.229 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.176      ;
; -0.228 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.175      ;
; -0.225 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.172      ;
; -0.223 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.170      ;
; -0.222 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.169      ;
; -0.218 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.165      ;
; -0.217 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.164      ;
; -0.213 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.160      ;
; -0.200 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.148      ;
; -0.194 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.141      ;
; -0.193 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.140      ;
; -0.192 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.139      ;
; -0.190 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.137      ;
; -0.181 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.129      ;
; -0.181 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.128      ;
; -0.179 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.126      ;
; -0.177 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.125      ;
; -0.176 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.123      ;
; -0.175 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.122      ;
; -0.171 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.118      ;
; -0.169 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.117      ;
; -0.166 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 1.137      ;
; -0.166 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 1.137      ;
; -0.166 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 1.137      ;
; -0.165 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.113      ;
; -0.164 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.111      ;
; -0.161 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.108      ;
; -0.161 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.108      ;
; -0.161 ; s_operand1[4]                                                  ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 1.084      ;
; -0.160 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.107      ;
; -0.157 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.104      ;
; -0.157 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.104      ;
; -0.155 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.102      ;
; -0.154 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.101      ;
; -0.151 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.098      ;
; -0.150 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.098      ;
; -0.150 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.097      ;
; -0.149 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.096      ;
; -0.145 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.092      ;
; -0.140 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.088      ;
; -0.140 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift     ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.088      ;
; -0.128 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.076      ;
; -0.126 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.073      ;
; -0.125 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.072      ;
; -0.124 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.071      ;
; -0.123 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.071      ;
; -0.123 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.071      ;
+--------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.190 ; s_operand0[3]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; s_operand0[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; s_operand0[1]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.198 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.322      ;
; 0.212 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.336      ;
; 0.217 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.341      ;
; 0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.341      ;
; 0.217 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.341      ;
; 0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.341      ;
; 0.217 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.341      ;
; 0.219 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.343      ;
; 0.248 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.372      ;
; 0.252 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.376      ;
; 0.254 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.378      ;
; 0.254 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[2]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.378      ;
; 0.254 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.378      ;
; 0.258 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.382      ;
; 0.259 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[1]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.383      ;
; 0.259 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.383      ;
; 0.261 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.384      ;
; 0.262 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.386      ;
; 0.263 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.386      ;
; 0.264 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.387      ;
; 0.264 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.388      ;
; 0.268 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.392      ;
; 0.269 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.393      ;
; 0.270 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.394      ;
; 0.271 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.395      ;
; 0.272 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.395      ;
; 0.282 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.406      ;
; 0.282 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.406      ;
; 0.291 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.416      ;
; 0.294 ; s_operand0[4]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; s_operand1[3]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.296 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.298 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.422      ;
; 0.298 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.422      ;
; 0.298 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.422      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.307 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.313 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.437      ;
; 0.317 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.441      ;
; 0.319 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.443      ;
; 0.320 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.443      ;
; 0.323 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.447      ;
; 0.325 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.449      ;
; 0.328 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.452      ;
; 0.330 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.453      ;
; 0.331 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.454      ;
; 0.331 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.454      ;
; 0.331 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.454      ;
; 0.331 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.455      ;
; 0.336 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.460      ;
; 0.338 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.462      ;
; 0.340 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.464      ;
; 0.341 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.465      ;
; 0.343 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.467      ;
; 0.343 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.467      ;
; 0.343 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.467      ;
; 0.343 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.467      ;
; 0.343 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.467      ;
; 0.344 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.468      ;
; 0.345 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.469      ;
; 0.346 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.470      ;
; 0.351 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.475      ;
; 0.354 ; s_operand1[0]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.477      ;
; 0.357 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[7]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.481      ;
; 0.357 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[6]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.481      ;
; 0.357 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.481      ;
; 0.358 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.482      ;
; 0.359 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[12]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.483      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.809  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -1.809  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -78.747 ; 0.0   ; 0.0      ; 0.0     ; -126.36             ;
;  CLOCK_50        ; -78.747 ; 0.000 ; N/A      ; N/A     ; -126.360            ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 655      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 655      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                                          ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                                                               ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; CLOCK_50   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found. This port has clock assignment. ;
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                                          ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                                                               ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; CLOCK_50   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found. This port has clock assignment. ;
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Mon Apr 24 17:26:19 2017
Info: Command: quartus_sta IterMultDiv -c IterMultDiv
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IterMultDiv.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.809
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.809             -78.747 CLOCK_50 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.528
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.528             -63.632 CLOCK_50 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.379              -8.683 CLOCK_50 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.006 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 862 megabytes
    Info: Processing ended: Mon Apr 24 17:26:22 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


