<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1623605242">
  <File Type="PA-TCL" Name="top_crono.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_crono_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_crono_reports.tcl"/>
  <File Type="RDS-RDS" Name="top_crono.vds"/>
  <File Type="RDS-UTIL" Name="top_crono_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_crono_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top_crono.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_crono_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_crono_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/alm_rgb_led.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../crono/crono.srcs/sources_1/new/alm_rgb_led.vhd"/>
        <Attr Name="ImportTime" Val="1621972038"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/contador.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Universidad/Master Ingeniera/2. Segundo curso/Primer cuatrimestre/FPGA/Proyecto 1/cronometro_digital/cronometro_digital.srcs/sources_1/new/contador.vhd"/>
        <Attr Name="ImportTime" Val="1620491929"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/conómetro.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Universidad/Master Ingeniera/2. Segundo curso/Primer cuatrimestre/FPGA/Proyecto 1/cronometro_digital/cronometro_digital.srcs/sources_1/new/conómetro.vhd"/>
        <Attr Name="ImportTime" Val="1620494785"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/top_level.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/top_level.vhd"/>
        <Attr Name="ImportTime" Val="1623597626"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ug480.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top_crono.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../crono/crono.srcs/sources_1/new/top_crono.vhd"/>
        <Attr Name="ImportTime" Val="1621968799"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="D:/Universidad/Master Ingeniería/2. Segundo curso/Primer cuatrimestre/FPGA/Primer bloque/ug480/ug480.srcs/sources_1/new/top_level.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_crono"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/pines_placa.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/Universidad/Master Ingeniera/2. Segundo curso/Primer cuatrimestre/FPGA/Proyecto 1/cronometro_digital/cronometro_digital.srcs/constrs_1/new/pines_placa.xdc"/>
        <Attr Name="ImportTime" Val="1620493554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
