DEFAULT_DBI_ATU_OFFSET,VAR_0
PCIE_LINK_WIDTH_SPEED_CONTROL,VAR_1
PCIE_PL_CHK_REG_CHK_REG_CONTINUOUS,VAR_2
PCIE_PL_CHK_REG_CHK_REG_START,VAR_3
PCIE_PL_CHK_REG_CONTROL_STATUS,VAR_4
PCIE_PORT_LINK_CONTROL,VAR_5
PORT_LINK_MODE_1_LANES,VAR_6
PORT_LINK_MODE_2_LANES,VAR_7
PORT_LINK_MODE_4_LANES,VAR_8
PORT_LINK_MODE_8_LANES,VAR_9
PORT_LINK_MODE_MASK,VAR_10
PORT_LOGIC_LINK_WIDTH_1_LANES,VAR_11
PORT_LOGIC_LINK_WIDTH_2_LANES,VAR_12
PORT_LOGIC_LINK_WIDTH_4_LANES,VAR_13
PORT_LOGIC_LINK_WIDTH_8_LANES,VAR_14
PORT_LOGIC_LINK_WIDTH_MASK,VAR_15
dev_dbg,FUNC_0
dev_err,FUNC_1
dw_pcie_iatu_unroll_enabled,FUNC_2
dw_pcie_readl_dbi,FUNC_3
dw_pcie_writel_dbi,FUNC_4
of_property_read_bool,FUNC_5
of_property_read_u32,FUNC_6
dw_pcie_setup,FUNC_7
pci,VAR_16
ret,VAR_17
val,VAR_18
lanes,VAR_19
dev,VAR_20
np,VAR_21
