\section{硬件实现}
由于经过了前期完善的仿真测试，在时钟频率调整合适、综合完成、确定硬件资源占用合理后，将生成的比特流直接烧录到FPGA上即可按照预期运行。对应的比特流文件位置见第 \ref{subsec:project-structure} 节中的项目文件结构。
