<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:43.1343</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.11.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7014999</applicationNumber><claimCount>40</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>입력 데이터를 프로세싱하기 위한 방법</inventionTitle><inventionTitleEng>METHOD FOR PROCESSING INPUT DATA</inventionTitleEng><openDate>2022.06.28</openDate><openNumber>10-2022-0089699</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.05.03</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/045</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 5/02</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 데이터를 프로세싱하기 위한 컴퓨터-구현 방법이 제공되며, 여기서 입력 데이터는 필터 기준을 정의하고 복수의 직렬 또는 병렬 필터링 방법 단계들에서 결과 데이터를 생성하는 다수의 직렬로 배열된 필터들을 사용하여 분석되고, 이에 의해 필터 기준에 상응하고 결과 값들을 포함하는 결과 데이터가 생성되고, 가중 인자는 각각의 필터와 연관되며, 필터링 방법 단계들에서 필터의 수는 일정하다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.05.14</internationOpenDate><internationOpenNumber>WO2021089710</internationOpenNumber><internationalApplicationDate>2020.11.05</internationalApplicationDate><internationalApplicationNumber>PCT/EP2020/081156</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 데이터를 프로세싱하기 위한 컴퓨터-구현 방법으로서, 입력 데이터는 필터 기준을 정의하고 복수의 직렬 필터링 방법 단계들에서 결과 데이터를 생성하는 다수의 직렬 배열된 필터들을 사용하여 분석되고,상기 필터 기준에 상응하고 결과 값들을 포함하는 결과 데이터가 생성되고, 가중 인자는 각각의 필터와 연관되고, 상기 필터링 방법 단계들에서 상기 필터들의 수는 일정한 것을 특징으로 하는,방법.</claim></claimInfo><claimInfo><claim>2. 신경망들에서 데이터를 프로세싱하기 위한 컴퓨터-구현 방법으로서,입력 데이터는 필터 기준을 정의하고 병렬로 배열되며 병렬 필터링 방법 단계들에서 결과 데이터를 생성하는 다수의 적어도 하나의 필터를 사용하여 분석되고,상기 필터 기준에 상응하고 결과 값들을 포함하는 결과 데이터가 생성되고, 가중 인자는 각각의 필터와 연관되고, 상기 필터링 방법 단계들에서 상기 필터들의 수는 일정한 것을 특징으로 하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1 항 또는 제2 항에 있어서,상기 결과 데이터는 결과 행렬에서 결합되는 것을 특징으로 하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1 항 내지 제3 항 중 어느 한 항에 있어서, 가중 인자는 0인 것을 특징으로 하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1 항 내지 제4 항 중 어느 한 항에 있어서, 가중 인자가 0이 아닌 것을 특징으로 하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,  가중 인자는 1인 것을 특징으로 하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1 항 내지 제6 항 중 어느 한 항에 있어서, 선택된 필터의 필터 기준이 정의될 수 있는 것을 특징으로 하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 필터 기준은 필터 파라미터들을 포함하며, 이 필터 파라미터들은 변경될 수 있는 것을 특징으로 하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제2 항에 있어서, 상기 입력 데이터로부터 복수의 입력 데이터가 생성되고, 이 입력 데이터는 동일한 데이터를 포함하는 것을 특징으로 하는,방법.</claim></claimInfo><claimInfo><claim>10. 제1 항 내지 제9 항 중 어느 한 항에 있어서, 상기 결과 데이터는 감소 방법을 사용하여 결과 데이터 행렬에서 결합되는 것을 특징으로 하는,방법.</claim></claimInfo><claimInfo><claim>11. 제1 항 내지 제10 항 중 어느 한 항에 따른 신경망들의 데이터를 분석하기 위한 방법.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 결과 값들은 추가 결과 값들 /OD/의 생성을 동반하는 추가 방법 단계들 중 적어도 하나에서 프로세싱되는, - 요약(summation),- 동등화(equalisation),- 정류(rectification),- 풀링(pooling)방법.</claim></claimInfo><claimInfo><claim>13. 제1 항 내지 제12 항 중 어느 한 항에 따른 방법을 수행하기 위한 수단을 포함하는 데이터 프로세싱을 위한 디바이스.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, ASCI 컴포넌트 및/또는 FPGA 컴포넌트를 갖는 프로세서를 포함하는,데이터 프로세싱을 위한 디바이스.</claim></claimInfo><claimInfo><claim>15. 특히 제1 항 내지 제14 항 중 어느 한 항 따라, 신경망(100)에 의해 데이터를 프로세싱하기 위한 컴퓨터-구현 방법으로서, 상기 신경망(100)은 입력 층(103)과 출력 층(104) 사이에 복수의 제1 층들(101)을 포함하고, 필터들(105)이 상기 복수의 제1 층들(101)의 각각의 제1 층(101)과 연관되고, - 상기 복수의 제1 층들(101)의 각각의 제1 층(101)에서, 결과 데이터는 선형 산술 연산들에 의해 상기 복수의 제1 층들(101)의 개개의 제1 층(101)과 연관된 필터들(105)을 사용하여 입력 데이터로부터 하나 이상의 채널들에서 생성되고, 상기 입력 데이터는 채널당 입력 데이터 크기를 갖고,  - 상기 복수의 제1 층들(101)의 각각의 제1 층(101)에 대해, 상기 제1 층들(101)과 연관된 필터들(105)의 수용 필드들의 크기들은 상기 필터들(105)이 각각 연관되는 상기 복수의 제1 층들(101) 중 해당 제1 층(101)의 채널당 입력 데이터 크기보다 작고, 상기 필터들(105)은 상기 입력 데이터의 상이한 지점들에서 각각 상기 선형 산술 연산을 수행하고, - 상기 복수의 제1 층들(101) 중 적어도 하나의 제1 층(101)에서, 활성화 결과 데이터의 형태로 결과 데이터를 생성하기 위해 상기 결과 데이터에 비-선형 활성화 함수가 적용되고,상기 입력 층(103)과 상기 출력 층(104) 사이에 존재하는 상기 복수의 제1 층들(101)에 대하여, - 상기 복수의 제1 층들(101)의 제1 층(101)과 연관된 필터들(105)의 수는 상기 복수의 제1 층들(101)의 제1 층들(101) 각각에 대해 동일하고, 상기 제1 층들(101) 각각에서, 개개의 제1 층(101)과 연관된 필터들(105) 각각은 선형 산술 연산들을 위해 사용되는 것을 특징으로 하는,방법.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 각각의 필터(105)는 상기 결과 데이터를 생성할 때 상기 입력 데이터의 상이한 지점들에서 상기 개개의 필터(105)에 의해 수행되는 산술 연산들의 결과가 고려되는 정도를 결정하는 가중 인자와 연관되는, 방법.</claim></claimInfo><claimInfo><claim>17. 제15 항 또는 제16 항에 있어서, 복수의 제1 층들(101) 또는 모든 제1 층들(101)에서, 활성화 결과 데이터의 형태로 결과 데이터를 생성하기 위해 상기 결과 데이터에 비-선형 활성화 함수가 적용되는, 방법.</claim></claimInfo><claimInfo><claim>18. 제15 항 내지 제17 항 중 어느 한 항에 있어서, 감소 방법들 및/또는 풀링 방법들 및/또는 다운샘플링 방법들은 상기 복수의 제1 층들(101) 중 적어도 하나의 제1 층(101)에서, 바람직하게는 복수의 제1 층들(101)에서 또는 모든 제1 층들(101)에서 다수의 결과 데이터에 적용되는,방법.</claim></claimInfo><claimInfo><claim>19. 제15 항 내지 제18 항 중 어느 한 항에 있어서,상기 복수의 제1 층들(101)의 적어도 하나의 제1 층(101)에서, 바람직하게는 복수의 제1 층들(101)에서 또는 모든 제1 층들(101)에서, 상기 입력 데이터의 상이한 지점들에서 수행된 선형 산술 연산들은 내적(inner product)들이고 상기 결과 데이터는 콘볼루션(convolution)들의 결과인, 방법.</claim></claimInfo><claimInfo><claim>20. 제16 항 내지 제19 항 중 어느 한 항에 있어서,상기 신경망은 계산적으로 볼 때 상기 복수의 제1 층들(101) 뒤에서 서로 타이트하게 연결된 적어도 2개의 제2 층들(102)을 갖고, 상기 출력 층(104)은 계산적으로 볼 때 상기 적어도 2개의 제2 층들(102) 뒤에 순차적으로 배열되거나, 또는 계산적으로 볼 때 마지막으로서 순차적으로 배열된 제2 층(102)이 상기 출력 층(104)으로서 형성되는,방법.</claim></claimInfo><claimInfo><claim>21. 제15 항 내지 제20 항 중 어느 한 항에 있어서, 상기 복수의 제1 층들(101) 중 적어도 2개의 제1 층들(101)은 계산적으로 볼 때 상기 입력 층(103)과 상기 출력 층(104) 사이에 순차적으로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>22. 제15 항 내지 제21 항 중 어느 한 항에 있어서,상기 복수의 제1 층들(101) 중 적어도 2개의 제1 층들(101)은 계산적으로 볼 때 상기 입력 층(103)과 상기 출력 층(104) 사이에 병렬로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>23. 특히 제1 항 내지 제22 항 중 어느 한 항 따라, 신경망(100)에 의해 데이터를 프로세싱하기 위한 컴퓨터-구현 방법으로서, 상기 신경망(100)은 입력 층(103)과 출력 층(104) 사이에 복수의 제1 층들(101)을 포함하고, 바람직하게는, 필터들(105)이 상기 복수의 제1 층들(101)의 각각의 제1 층(101)과 연관된다는 것이 규정되고, - 상기 복수의 제1 층들(101)의 각각의 제1 층(101)에서, 결과 데이터는 바람직하게는 선형 산술 연산들에 의해 상기 복수의 제1 층들(101)의 개개의 제1 층(101)과 연관된 필터들(105)을 사용하여, 입력 데이터로부터 하나 이상의 채널들에서 생성되고, 상기 입력 데이터는 채널당 입력 데이터 크기를 갖고,  - 바람직하게는, 상기 복수의 제1 층들(101)의 각각의 제1 층(101)에 대해, 상기 제1 층들(101)과 연관된 필터들(105)의 수용 필드들의 크기들은 상기 필터들(105)이 각각 연관되는 상기 복수의 제1 층들(101) 중 해당 제1 층(101)의 채널당 입력 데이터 크기보다 작고, 상기 필터들(105)은 상기 입력 데이터의 상이한 지점들에서 각각 상기 선형 산술 연산을 수행하고, - 상기 복수의 제1 층들(101) 중 적어도 하나의 제1 층(101)에서, 활성화 결과 데이터의 형태로 결과 데이터를 생성하기 위해 상기 결과 데이터에 비-선형 활성화 함수가 적용되고, - 상기 복수의 제1 층들(101) 중 적어도 하나의 제1 층(101), 바람직하게는 상기 복수의 제1 층들(101)의 모든 제1 층들(101)에서 상기 신경망(100)의 트레이닝 동안, 제1 이미지 영역(B1)을 갖는 비-선형 활성화 함수가 상기 활성화 결과 데이터를 생성하기 위해 사용되고,  - 바람직하게는, 로직 모듈(200)을 사용하여 수행되는 상기 신경망(100)의 추론 동작 동안, 상기 복수의 제1 층들(101) 중 적어도 하나의 제1 층(101), 바람직하게는 상기 복수의 제1 층들(101)의 모든 제1 층들(101)에서, 제2 이미지 영역(B2)을 갖는 비-선형 활성화 함수가 상기 활성화 결과 데이터를 생성하는 데 사용되고, 상기 제2 이미지 영역(B2)은 상기 제1 이미지 영역(B1)의 진정한 서브세트를 형성하는 것을 특징으로 하는,  방법.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서, 상이한 이미지 영역들(B1, B2)을 제외하고 동일한 비-선형 활성화 함수들, 바람직하게는 LReLU가 상기 신경망(100)의 트레이닝 동안 그리고 추론 동작 동안 사용되는, 방법.</claim></claimInfo><claimInfo><claim>25. 제23 항 또는 제24 항에 있어서, 상기 신경망(100)의 트레이닝 동안, 상기 신경망(100)의 추론 동작을 위해 정수 산술로 양자화되는 부동수 산술(floating number arithmetic)이 사용되는, 방법.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서, 상기 활성화 데이터를 미리 결정된 정수 데이터 유형, 바람직하게는 uint8에 매핑하는 매핑 동작이 상기 제2 이미지 영역(B2)에 위치된 결과 활성화 데이터에 적용되는,방법.</claim></claimInfo><claimInfo><claim>27. 제26 항에 있어서, 디매핑 동작은 결과 데이터가 상기 복수의 제1 층들(101)의 후속 제1 층(101)에서 선형 산술 연산들에 의해 생성되기 전에 상기 미리 결정된 데이터 유형에 매핑된 결과 활성화 데이터에 적용되는,방법.</claim></claimInfo><claimInfo><claim>28. 제15 항 내지 제27 항 중 어느 한 항에 따른 방법을 수행하기 위한 전자 회로 어레인지먼트들이 영구적으로 지정되는 로직 모듈(200), 특히 ASIC. </claim></claimInfo><claimInfo><claim>29. 덮어쓰기될 수 있도록 제15 항 내지 제27 항 중 어느 한 항에 따른 방법을 수행하기 위한 전자 회로 어레인지먼트들이 저장되는 로직 모듈, 특히 FPGA.</claim></claimInfo><claimInfo><claim>30. 특히 제1 항 내지 제27 항 중 어느 한 항에 따른 방법을 수행하기 위해, 복수의 제1 층들(101)을 갖는 신경망(100)에 대한 신경망 계산들을 수행하기 위한 전자 회로 어레인지먼트들이 영구적으로 지정되는 로직 모듈(200), 특히 FPGA로서,  - 상기 신경망(100)에 대한 입력을 공급하기 위한 적어도 하나의 신호 입력(203) - 상기 신경망(100)의 출력을 전달하기 위한 적어도 하나의 신호 출력(204)을 갖고,상기 로직 모듈(200)은,  - 각각이 상기 신경망(100)의 제1 층(101)을 표현하는 복수의 제1 층 회로 어레인지먼트들(201) — 각각의 제1 층 회로 어레인지먼트(201)는 입력 데이터를 수신하기 위한 적어도 하나의 신호 입력 및 결과 데이터를 출력하기 위한 적어도 하나의 신호 출력을 갖고, 각각의 제1 층 회로 어레인지먼트(201)는, 각각의 경우에, 하나 이상의 채널들에서, 선형 산술 연산들에 의해 적어도 하나의 제1 층(101)과 연관된 다수의 필터들(105)을 사용하여 채널당 입력 데이터 크기를 갖는 입력 데이터로부터 다수의 결과 데이터가 생성될 수 있는 상기 적어도 하나의 제1 층(101)을 갖고, 상기 적어도 하나의 제1 층(101)과 연관된 필터들(105)의 수용 필드들의 크기들은 상기 적어도 하나의 제1 층(101)의 채널당 입력 데이터 크기보다 작고, 상기 필터들(105)은 각각, 상기 입력 데이터의 상이한 지점들에서 채널당 선형 산술 연산을 수행하고, 상기 제1 층 회로 어레인지먼트들(201) 전부는 상기 적어도 하나의 제1 층(101)과 연관된 동일한 수의 필터들(105)을 갖고, 각각의 제1 층 회로 어레인지먼트(201)의 적어도 하나의 제1 층들(101) 각각에서, 개개의 제1 층(101)과 연관된 필터들(105) 각각은 선형 산술 연산들을 위해 사용됨 — ,  - 상기 신호 출력(204)에 연결된 출력 회로 어레인지먼트, - 상기 복수의 제1 층 회로 어레인지먼트들(201)과 데이터 통신하고 변경 가능한 사양에 따라 데이터 흐름이 상기 로직 모듈(200)의 신호 입력(203)으로부터 개별 제1 층 회로 어레인지먼트들(201)로, 상기 개별 제1 층 회로 어레인지먼트들(201) 사이에서 그리고 상기 개별 제1 층 회로 어레인지먼트들(201)로부터 상기 출력 회로 어레인지먼트로 수행되는 순서를 지정하기 위해 상기 신경망(100)의 네트워크 아키텍처를 정의하도록 설계되는 적어도 하나의 스케줄러 회로 어레인지먼트(205)를 더 포함하는 것을 특징으로 하는,로직 모듈.</claim></claimInfo><claimInfo><claim>31. 제30 항에 있어서, 각각의 필터(105)는 상기 결과 데이터를 생성할 때 상기 입력 데이터의 상이한 지점들에서 상기 개개의 필터(105)에 의해 수행되는 산술 연산들의 결과가 고려되는 정도를 결정하는 가중 인자와 연관되는,로직 모듈.</claim></claimInfo><claimInfo><claim>32. 제30 항 또는 제31 항에 있어서, 상기 필터들(105)과 연관된 가중 인자들 및/또는 상기 필터들(105)은 변경 가능한 방식으로 상기 로직 모듈(200)의 RAM 회로 어레인지먼트(206)에 저장되는, 로직 모듈.</claim></claimInfo><claimInfo><claim>33. 제30 항 내지 제32 항 중 어느 한 항에 있어서, 적어도 하나의 제1 층 회로 어레인지먼트(201), 바람직하게는 복수의 제1 층 회로 어레인지먼트들(201) 또는 모든 제1 층 회로 어레인지먼트들(201)에서, 아래의 목록으로부터 선택된 적어도 하나, 바람직하게는 여러 또는 모든 기능 모듈(들)이 형성되는: - 캐시 메모리 시스템(207) - 존재할 수 있는 바이어스를 제거하기 위한 바이어스 모듈(208) - 정류 프로세스를 수행하기 위한 정류 모듈(209), 풀링 및/또는 다운샘플링 방법을 수행하기 위한 풀링 모듈(210) - 패딩 방법을 수행하기 위한 패딩 모듈(211)로직 모듈.</claim></claimInfo><claimInfo><claim>34. 제30 항 내지 제33 항 중 어느 한 항에 있어서, 네트워크 아키텍처는 데이터 흐름이 제1 층 회로 어레인지먼트(201)의 적어도 하나의 기능 모듈로부터 다른 제1 층 회로 어레인지먼트(201)의 적어도 하나의 기능 모듈로 직접 수행되는 방식으로 상기 스케줄러 회로 어레인지먼트(205)에 의해 정의되는, 로직 모듈.</claim></claimInfo><claimInfo><claim>35. 제30 항 내지 제34 항 중 어느 한 항에 있어서, 네트워크 아키텍처는, - 적어도 2개의 제1 층 회로 어레인지먼트들(201)이 계산적으로 볼 때 상기 입력 층과 상기 출력 층 사이에 순차적으로 배열되는 방식 그리고/또는 - 적어도 2개의 제1 층 회로 어레인지먼트들(201)이 계산적으로 볼 때 상기 입력 층과 상기 출력 층 사이에 병렬로 배열되는 방식으로 상기 스케줄러 회로 어레인지먼트(205)에 의해 정의되는,  로직 모듈.</claim></claimInfo><claimInfo><claim>36. 제30 항 내지 제35 항 중 어느 한 항에 있어서, 상기 복수의 제1 층 회로 어레인지먼트들(201)의 적어도 하나의 제1 층 회로 어레인지먼트들(201)에서, 바람직하게는 복수의 제1 층 회로 어레인지먼트들(201)에서 또는 모든 제1 층 회로 어레인지먼트들(201)에서, 상기 입력 데이터의 상이한 지점들에서 수행된 선형 산술 연산들은 내적들이고 상기 결과 데이터는 콘볼루션들의 결과인,로직 모듈.</claim></claimInfo><claimInfo><claim>37. 제30 항 내지 제36 항 중 어느 한 항에 있어서, 타이트하게 상호연결된 제2 층들(102)을 표현하는 적어도 2개의 제2 층 회로 어레인지먼트들(202)이 상기 로직 모듈에서 고정적으로 미리 결정되고, 상기 출력 층은 계산적으로 볼 때 상기 적어도 2개의 제2 층들(102) 뒤에 순차적으로 배열되거나, 또는 계산적으로 볼 때 마지막으로서 순차적으로 배열된 제2 층(102)이 상기 출력 층으로서 형성되는,로직 모듈.</claim></claimInfo><claimInfo><claim>38. 제30 항 내지 제37 항 중 어느 한 항에 따른 적어도 하나의 로직 모듈(200)을 갖는 디바이스(6)로서, 신호들은 상기 디바이스(6) 상에 또는 상기 디바이스(6) 내에 배열된 적어도 하나의 신호 생성 디바이스(9)에 의한 적어도 하나의 신호 입력(203)을 통해 신경망 계산을 위한 입력으로서 상기 적어도 하나의 로직 모듈(200)에 공급될 수 있고, 상기 적어도 하나의 로직 모듈(200)은 상기 디바이스(6)의 제어 또는 조절 디바이스(8)와의 통신을 위한 또는 상기 디바이스(6)의 적어도 하나의 액추에이터(10)에 대한 제어 커맨드들의 직접 출력을 위한 적어도 하나의 신호 출력(204)을 갖는, 디바이스.</claim></claimInfo><claimInfo><claim>39. 컴퓨터 프로그램이 컴퓨터에 의해 실행될 때, 상기 컴퓨터로 하여금, 제1 항 내지 제27 항 중 어느 한 항에 따른 방법을 실행하게 하는 명령들을 포함하는 컴퓨터 프로그램 제품.</claim></claimInfo><claimInfo><claim>40. 컴퓨터에 의해 실행될 때, 상기 컴퓨터로 하여금 제1 항 내지 제27 항 중 어느 한 항에 따른 방법을 실행하게 하는 명령들을 포함하는 컴퓨터-판독 가능 저장 매체. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>오스트리아 **** 게더스도르프 임 비르트샤프트스파크 *</address><code>520220163569</code><country>오스트리아</country><engName>EYYES GMBH</engName><name>이와이와이이에스 게엠베하</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>오스트리아 ***...</address><code> </code><country> </country><engName>TRAXLER, Johannes</engName><name>트랙터 요하네스</name></inventorInfo><inventorInfo><address>독일 ***** 드레스...</address><code> </code><country> </country><engName>WUNDERLICH, Ilkay</engName><name>운데리치 일카이</name></inventorInfo><inventorInfo><address>독일 ***** 드레스덴...</address><code> </code><country> </country><engName>SCHONFELD, Sven</engName><name>쇤펠트 스벤</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>920080008319</code><country>대한민국</country><engName>Hwang sung pil</engName><name>황성필</name></agentInfo><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>독일</priorityApplicationCountry><priorityApplicationDate>2019.11.05</priorityApplicationDate><priorityApplicationNumber>10 2019 129 760.5</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.05.03</receiptDate><receiptNumber>1-1-2022-0473529-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2022.05.10</receiptDate><receiptNumber>1-1-2022-0493795-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.06.07</receiptDate><receiptNumber>1-5-2022-0084674-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.09.21</receiptDate><receiptNumber>1-1-2023-1047885-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227014999.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a4c5ae95f13d7fe71a05fb15848df9e01ebf1bde1eba8b2836f25cad1db2405df5cbbda2d3458ef9413894519d779dba5818ebf1a80f775f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf3cba01d213c05eb288fe3c4d827039d85bdd90cfaa738313b9e41fe8a38a5641bacfe8304daf647b93082a1e34c062c8b90c9bf6bb9cf918</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>