Fitter report for nttParametric
Mon Nov 17 16:35:08 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 17 16:35:08 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; nttParametric                                   ;
; Top-level Entity Name              ; PolyMult_v2                                     ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX150DF31I7                                 ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,275 / 149,760 ( 5 % )                         ;
;     Total combinational functions  ; 6,864 / 149,760 ( 5 % )                         ;
;     Dedicated logic registers      ; 2,485 / 149,760 ( 2 % )                         ;
; Total registers                    ; 2485                                            ;
; Total pins                         ; 39 / 508 ( 8 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 101,933 / 6,635,520 ( 2 % )                     ;
; Embedded Multiplier 9-bit elements ; 18 / 720 ( 3 % )                                ;
; Total GXB Receiver Channel PCS     ; 0 / 8 ( 0 % )                                   ;
; Total GXB Receiver Channel PMA     ; 0 / 8 ( 0 % )                                   ;
; Total GXB Transmitter Channel PCS  ; 0 / 8 ( 0 % )                                   ;
; Total GXB Transmitter Channel PMA  ; 0 / 8 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 8 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31I7                       ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; busy              ; Incomplete set of assignments ;
; done_all          ; Incomplete set of assignments ;
; fifo_rd_enable    ; Incomplete set of assignments ;
; valid_out         ; Incomplete set of assignments ;
; dout[0]           ; Incomplete set of assignments ;
; dout[1]           ; Incomplete set of assignments ;
; dout[2]           ; Incomplete set of assignments ;
; dout[3]           ; Incomplete set of assignments ;
; dout[4]           ; Incomplete set of assignments ;
; dout[5]           ; Incomplete set of assignments ;
; dout[6]           ; Incomplete set of assignments ;
; dout[7]           ; Incomplete set of assignments ;
; dout[8]           ; Incomplete set of assignments ;
; dout[9]           ; Incomplete set of assignments ;
; dout[10]          ; Incomplete set of assignments ;
; dout[11]          ; Incomplete set of assignments ;
; dout[12]          ; Incomplete set of assignments ;
; fifo_wr_enable    ; Incomplete set of assignments ;
; start_transaction ; Incomplete set of assignments ;
; mode[2]           ; Incomplete set of assignments ;
; clk               ; Incomplete set of assignments ;
; reset             ; Incomplete set of assignments ;
; fifo_full         ; Incomplete set of assignments ;
; valid_in          ; Incomplete set of assignments ;
; mode[0]           ; Incomplete set of assignments ;
; mode[1]           ; Incomplete set of assignments ;
; din[0]            ; Incomplete set of assignments ;
; din[1]            ; Incomplete set of assignments ;
; din[2]            ; Incomplete set of assignments ;
; din[3]            ; Incomplete set of assignments ;
; din[4]            ; Incomplete set of assignments ;
; din[5]            ; Incomplete set of assignments ;
; din[6]            ; Incomplete set of assignments ;
; din[7]            ; Incomplete set of assignments ;
; din[8]            ; Incomplete set of assignments ;
; din[9]            ; Incomplete set of assignments ;
; din[10]           ; Incomplete set of assignments ;
; din[11]           ; Incomplete set of assignments ;
; din[12]           ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[0]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[1]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[2]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[3]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[4]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[5]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[6]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[7]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[8]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[9]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[10]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[11]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|MULin0[12]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[0]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[1]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[2]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[3]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[4]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[5]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[6]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[7]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[8]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[9]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[10]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[11]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|MULin0[12]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                 ; DATAOUT          ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[0]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[1]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[2]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[3]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[4]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[5]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[6]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[7]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[8]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[9]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[10]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[11]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|MULin0[12]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[0]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[1]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[2]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[3]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[4]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[5]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[6]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[7]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[8]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[9]                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[10]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[11]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|MULin0[12]                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ; DATAA            ;                       ;
+----------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 10339 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 10339 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 10329   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/users/crossover/Documents/NTT-Parametric/output_files/nttParametric.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 7,275 / 149,760 ( 5 % )     ;
;     -- Combinational with no register       ; 4790                        ;
;     -- Register only                        ; 411                         ;
;     -- Combinational with a register        ; 2074                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 3423                        ;
;     -- 3 input functions                    ; 2191                        ;
;     -- <=2 input functions                  ; 1250                        ;
;     -- Register only                        ; 411                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 5174                        ;
;     -- arithmetic mode                      ; 1690                        ;
;                                             ;                             ;
; Total registers*                            ; 2,485 / 152,165 ( 2 % )     ;
;     -- Dedicated logic registers            ; 2,485 / 149,760 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 500 / 9,360 ( 5 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 39 / 508 ( 8 % )            ;
;     -- Clock pins                           ; 1 / 10 ( 10 % )             ;
;     -- Dedicated input pins                 ; 0 / 25 ( 0 % )              ;
;                                             ;                             ;
; Global signals                              ; 3                           ;
; M9Ks                                        ; 40 / 720 ( 6 % )            ;
; Total block memory bits                     ; 101,933 / 6,635,520 ( 2 % ) ;
; Total block memory implementation bits      ; 368,640 / 6,635,520 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 18 / 720 ( 3 % )            ;
; PLLs                                        ; 0 / 8 ( 0 % )               ;
; Global clocks                               ; 3 / 30 ( 10 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; GXB Receiver channel PCSs                   ; 0 / 8 ( 0 % )               ;
; GXB Receiver channel PMAs                   ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PCSs                ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PMAs                ; 0 / 8 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                ;
; Peak interconnect usage (total/H/V)         ; 48% / 47% / 50%             ;
; Maximum fan-out                             ; 2533                        ;
; Highest non-global fan-out                  ; 441                         ;
; Total fan-out                               ; 31236                       ;
; Average fan-out                             ; 3.19                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7275 / 149760 ( 5 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 4790                  ; 0                              ;
;     -- Register only                        ; 411                   ; 0                              ;
;     -- Combinational with a register        ; 2074                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3423                  ; 0                              ;
;     -- 3 input functions                    ; 2191                  ; 0                              ;
;     -- <=2 input functions                  ; 1250                  ; 0                              ;
;     -- Register only                        ; 411                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5174                  ; 0                              ;
;     -- arithmetic mode                      ; 1690                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2485                  ; 0                              ;
;     -- Dedicated logic registers            ; 2485 / 149760 ( 2 % ) ; 0 / 149760 ( 0 % )             ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 500 / 9360 ( 5 % )    ; 0 / 9360 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 39                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 18 / 720 ( 3 % )      ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 101933                ; 0                              ;
; Total RAM block bits                        ; 368640                ; 0                              ;
; M9K                                         ; 40 / 720 ( 5 % )      ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 3 / 38 ( 7 % )        ; 0 / 38 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 32663                 ; 5                              ;
;     -- Registered Connections               ; 12315                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 21                    ; 0                              ;
;     -- Output Ports                         ; 18                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk               ; W15   ; 3A       ; 57           ; 0            ; 14           ; 2533                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[0]            ; R28   ; 6        ; 117          ; 50           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[10]           ; P25   ; 6        ; 117          ; 54           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[11]           ; N29   ; 6        ; 117          ; 54           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[12]           ; R27   ; 6        ; 117          ; 50           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[1]            ; T27   ; 5        ; 117          ; 44           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[2]            ; T26   ; 5        ; 117          ; 44           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[3]            ; N28   ; 6        ; 117          ; 55           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[4]            ; R30   ; 6        ; 117          ; 51           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[5]            ; R29   ; 6        ; 117          ; 48           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[6]            ; P28   ; 6        ; 117          ; 52           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[7]            ; P27   ; 6        ; 117          ; 52           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[8]            ; R25   ; 6        ; 117          ; 49           ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; din[9]            ; P30   ; 6        ; 117          ; 51           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; fifo_full         ; R24   ; 6        ; 117          ; 55           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mode[0]           ; N30   ; 6        ; 117          ; 53           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mode[1]           ; R26   ; 6        ; 117          ; 49           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; mode[2]           ; U27   ; 5        ; 117          ; 42           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; reset             ; V15   ; 3A       ; 57           ; 0            ; 21           ; 2280                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; start_transaction ; T28   ; 6        ; 117          ; 48           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; valid_in          ; N26   ; 6        ; 117          ; 53           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; busy           ; T24   ; 5        ; 117          ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; done_all       ; T23   ; 5        ; 117          ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[0]        ; U21   ; 5        ; 117          ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[10]       ; V26   ; 5        ; 117          ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[11]       ; V28   ; 5        ; 117          ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[12]       ; AA30  ; 5        ; 117          ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[1]        ; U25   ; 5        ; 117          ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[2]        ; W25   ; 5        ; 117          ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[3]        ; T25   ; 5        ; 117          ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[4]        ; W27   ; 5        ; 117          ; 38           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[5]        ; W28   ; 5        ; 117          ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[6]        ; V27   ; 5        ; 117          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[7]        ; V25   ; 5        ; 117          ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[8]        ; W30   ; 5        ; 117          ; 38           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dout[9]        ; W29   ; 5        ; 117          ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fifo_rd_enable ; B19   ; 7        ; 75           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fifo_wr_enable ; N27   ; 6        ; 117          ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; valid_out      ; U30   ; 5        ; 117          ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                          ;
+----------+------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name         ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3            ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2            ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1            ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0            ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE        ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS          ; -                        ; -                   ; Dedicated Programming Pin ;
; AE7      ; DIFFIO_B1n, NCEO ; Use as programming pin   ; ~ALTERA_NCEO~       ; Dual Purpose Pin          ;
; A3       ; DATA0            ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO             ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK             ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG          ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE              ; -                        ; -                   ; Dedicated Programming Pin ;
+----------+------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 1 / 82 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 0 / 82 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 5        ; 19 / 66 ( 29 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 17 / 69 ( 25 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 1 / 80 ( 1 % )   ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 0 / 81 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A28      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; dout[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 28         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB29     ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC2      ; 30         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 40         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE12     ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 135        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 130        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG6      ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG12     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG14     ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH3      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH6      ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH10     ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH28     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ4      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 126        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ19     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK4      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK5      ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK6      ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK7      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK8      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK9      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK11     ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK12     ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AK17     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK18     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 402        ; 7        ; fifo_rd_enable                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B28      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C9       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 447        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D28      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; #TMS                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 516        ; 9        ; #TDI                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; #TDO                                                  ; output ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 517        ; 9        ; #TCK                                                  ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F26      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G24      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G26      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K22      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; valid_in                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ; 292        ; 6        ; fifo_wr_enable                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N28      ; 291        ; 6        ; din[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N29      ; 288        ; 6        ; din[11]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N30      ; 287        ; 6        ; mode[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; din[10]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; din[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 284        ; 6        ; din[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; din[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; fifo_full                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 279        ; 6        ; din[8]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 278        ; 6        ; mode[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 281        ; 6        ; din[12]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R28      ; 280        ; 6        ; din[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R29      ; 276        ; 6        ; din[5]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R30      ; 283        ; 6        ; din[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; done_all                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 268        ; 5        ; busy                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T25      ; 255        ; 5        ; dout[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ; 271        ; 5        ; din[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ; 270        ; 5        ; din[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T28      ; 277        ; 6        ; start_transaction                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; dout[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; dout[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; mode[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U28      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; valid_out                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 43         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; reset                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; dout[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 253        ; 5        ; dout[10]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 264        ; 5        ; dout[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V28      ; 263        ; 5        ; dout[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V29      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V30      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; clk                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; dout[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 260        ; 5        ; dout[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W28      ; 259        ; 5        ; dout[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W29      ; 262        ; 5        ; dout[9]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W30      ; 261        ; 5        ; dout[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                             ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |PolyMult_v2                                       ; 7275 (359)  ; 2485 (243)                ; 0 (0)         ; 101933      ; 40   ; 18           ; 0       ; 9         ; 0         ; 39   ; 0            ; 4790 (116)   ; 411 (88)          ; 2074 (153)       ; |PolyMult_v2                                                                                                                                                    ; work         ;
;    |NTTN:uut_ntt|                                  ; 6068 (3142) ; 2043 (655)                ; 0 (0)         ; 81965       ; 35   ; 16           ; 0       ; 8         ; 0         ; 0    ; 0            ; 4024 (2502)  ; 269 (16)          ; 1775 (625)       ; |PolyMult_v2|NTTN:uut_ntt                                                                                                                                       ; work         ;
;       |AddressGenerator:ag|                        ; 387 (340)   ; 98 (64)                   ; 0 (0)         ; 941         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 289 (276)    ; 28 (11)           ; 70 (53)          ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag                                                                                                                   ; work         ;
;          |ShiftReg:sr00|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr00                                                                                                     ; work         ;
;          |ShiftReg:sr01|                           ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 77          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01                                                                                                     ; work         ;
;             |altshift_taps:shift_array_rtl_0|      ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 77          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0                                                                     ; work         ;
;                |shift_taps_9om:auto_generated|     ; 16 (1)      ; 9 (1)                     ; 0 (0)         ; 77          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated                                       ; work         ;
;                   |altsyncram_s5b1:altsyncram2|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 77          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|altsyncram_s5b1:altsyncram2           ; work         ;
;                   |cntr_7eh:cntr3|                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_7eh:cntr3                        ; work         ;
;                   |cntr_huf:cntr1|                 ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1                        ; work         ;
;                      |cmpr_kkc:cmpr6|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|cmpr_kkc:cmpr6         ; work         ;
;          |ShiftReg:sr02|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr02                                                                                                     ; work         ;
;          |ShiftReg:sr06|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr06                                                                                                     ; work         ;
;          |ShiftReg:sr08|                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr08                                                                                                     ; work         ;
;          |ShiftReg:sr11|                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr11                                                                                                     ; work         ;
;          |altshift_taps:brscramble_rtl_0|          ; 15 (0)      ; 9 (0)                     ; 0 (0)         ; 864         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 9 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0                                                                                    ; work         ;
;             |shift_taps_spm:auto_generated|        ; 15 (0)      ; 9 (1)                     ; 0 (0)         ; 864         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 9 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated                                                      ; work         ;
;                |altsyncram_29b1:altsyncram2|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 864         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2                          ; work         ;
;                |cntr_8eh:cntr3|                    ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_8eh:cntr3                                       ; work         ;
;                |cntr_iuf:cntr1|                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1                                       ; work         ;
;                   |cmpr_kkc:cmpr6|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1|cmpr_kkc:cmpr6                        ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[0].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[0].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[0].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[1].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[1].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[1].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[2].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[2].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[2].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[3].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[3].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[3].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[4].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[4].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[4].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[5].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[5].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[5].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[6].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[6].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[6].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[7].bd00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[7].bd01|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd01                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd01|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_m3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1664        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated                                                  ; work         ;
;       |BRAM:BRAM_GEN_BLOCK[7].bt00|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bt00                                                                                                           ; work         ;
;          |altsyncram:blockram_rtl_0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bt00|altsyncram:blockram_rtl_0                                                                                 ; work         ;
;             |altsyncram_k3h1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated                                                  ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[0].nttu|                ; 327 (93)    ; 165 (39)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 162 (54)     ; 41 (0)            ; 124 (41)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 234 (0)     ; 126 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 108 (0)      ; 41 (0)            ; 85 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 198 (28)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 108 (15)     ; 8 (0)             ; 82 (13)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 83 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (2)       ; 0 (0)             ; 40 (40)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 87 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (9)       ; 8 (8)             ; 29 (29)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 44 (44)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 33 (33)           ; 11 (11)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[1].nttu|                ; 301 (96)    ; 152 (52)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 141 (38)     ; 13 (0)            ; 147 (58)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 205 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 103 (0)      ; 13 (0)            ; 89 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 199 (28)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 103 (15)     ; 7 (0)             ; 89 (13)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 83 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (1)       ; 0 (0)             ; 45 (41)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 4 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 4 (4)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 88 (47)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (9)       ; 7 (7)             ; 31 (31)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 12 (12)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[2].nttu|                ; 302 (95)    ; 152 (52)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 142 (43)     ; 15 (0)            ; 145 (52)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 207 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 99 (0)       ; 15 (0)            ; 93 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 198 (28)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 99 (7)       ; 8 (1)             ; 91 (21)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 83 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (1)       ; 0 (0)             ; 41 (41)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 87 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (9)       ; 7 (7)             ; 30 (30)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[3].nttu|                ; 302 (95)    ; 152 (52)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 145 (41)     ; 16 (0)            ; 141 (54)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 207 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 104 (0)      ; 16 (0)            ; 87 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 200 (30)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (14)     ; 9 (1)             ; 87 (15)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 83 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (1)       ; 0 (0)             ; 42 (41)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 1 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 1 (1)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 87 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (9)       ; 8 (8)             ; 30 (29)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 1 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 1 (1)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[4].nttu|                ; 327 (95)    ; 165 (39)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 158 (54)     ; 40 (0)            ; 129 (41)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 232 (0)     ; 126 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 104 (0)      ; 40 (0)            ; 88 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 196 (24)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (9)      ; 5 (0)             ; 87 (19)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 84 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (2)       ; 0 (0)             ; 41 (41)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 90 (49)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (11)      ; 5 (5)             ; 33 (32)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 42 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 1 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 1 (1)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 44 (44)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 9 (9)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[5].nttu|                ; 303 (96)    ; 152 (52)                  ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 151 (44)     ; 15 (0)            ; 137 (52)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 207 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 107 (0)      ; 15 (0)            ; 85 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 198 (28)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 107 (15)     ; 8 (0)             ; 83 (13)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 83 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (1)       ; 0 (0)             ; 41 (41)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 87 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (9)       ; 8 (8)             ; 29 (29)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[6].nttu|                ; 338 (94)    ; 171 (39)                  ; 0 (0)         ; 408         ; 4    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 162 (52)     ; 44 (0)            ; 132 (43)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 244 (0)     ; 132 (0)                   ; 0 (0)         ; 408         ; 4    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 110 (0)      ; 44 (0)            ; 90 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 198 (28)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 105 (15)     ; 8 (0)             ; 85 (13)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 83 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (1)       ; 0 (0)             ; 43 (41)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 2 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 2 (2)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 87 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (9)       ; 8 (8)             ; 29 (29)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 55 (44)     ; 50 (44)                   ; 0 (0)         ; 408         ; 4    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 5 (0)        ; 36 (34)           ; 14 (10)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |altshift_taps:S_out_rtl_0|         ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 408         ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 2 (0)             ; 4 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0                                                           ; work         ;
;                   |shift_taps_tpm:auto_generated|  ; 11 (4)      ; 6 (3)                     ; 0 (0)         ; 408         ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (1)        ; 2 (2)             ; 4 (1)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated                             ; work         ;
;                      |altsyncram_1g61:altsyncram4| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 408         ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|altsyncram_1g61:altsyncram4 ; work         ;
;                      |cntr_0tf:cntr1|              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|cntr_0tf:cntr1              ; work         ;
;                      |cntr_jch:cntr5|              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|cntr_jch:cntr5              ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;       |NTT2:NTT2_GEN_BLOCK[7].nttu|                ; 340 (94)    ; 172 (39)                  ; 0 (0)         ; 624         ; 3    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 165 (53)     ; 40 (0)            ; 135 (42)         ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu                                                                                                           ; work         ;
;          |ModMult:mm|                              ; 233 (0)     ; 126 (0)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 107 (0)      ; 40 (0)            ; 86 (0)           ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm                                                                                                ; work         ;
;             |ModRed:mr|                            ; 198 (28)    ; 82 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 107 (15)     ; 8 (0)             ; 83 (13)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr                                                                                      ; work         ;
;                |ModRed_sub:gen_modred_sub[0].mrs|  ; 83 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (1)       ; 0 (0)             ; 41 (41)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs                                                     ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0                                      ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|lpm_mult:Mult0|mult_udt:auto_generated              ; work         ;
;                |ModRed_sub:mrsl|                   ; 87 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 50 (9)       ; 8 (8)             ; 29 (29)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl                                                                      ; work         ;
;                   |lpm_mult:Mult0|                 ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0                                                       ; work         ;
;                      |mult_udt:auto_generated|     ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated                               ; work         ;
;             |intMult:im|                           ; 44 (44)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 12 (12)          ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im                                                                                     ; work         ;
;                |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0                                                                      ; work         ;
;                   |mult_ugt:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated                                              ; work         ;
;          |ShiftReg:unit00|                         ; 13 (0)      ; 7 (0)                     ; 0 (0)         ; 624         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00                                                                                           ; work         ;
;             |altshift_taps:shift_array_rtl_0|      ; 13 (0)      ; 7 (0)                     ; 0 (0)         ; 624         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0                                                           ; work         ;
;                |shift_taps_rpm:auto_generated|     ; 13 (1)      ; 7 (1)                     ; 0 (0)         ; 624         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (1)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated                             ; work         ;
;                   |altsyncram_u8b1:altsyncram2|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 624         ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2 ; work         ;
;                   |cntr_4tf:cntr1|                 ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_4tf:cntr1              ; work         ;
;                   |cntr_qch:cntr3|                 ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |PolyMult_v2|NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_qch:cntr3              ; work         ;
;       |ShiftReg:sr00|                              ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 120         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00                                                                                                                         ; work         ;
;          |altshift_taps:shift_array_rtl_0|         ; 16 (0)      ; 9 (0)                     ; 0 (0)         ; 120         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (0)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0                                                                                         ; work         ;
;             |shift_taps_kpm:auto_generated|        ; 16 (1)      ; 9 (1)                     ; 0 (0)         ; 120         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 1 (1)             ; 8 (0)            ; |PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated                                                           ; work         ;
;                |altsyncram_i8b1:altsyncram2|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 120         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|altsyncram_i8b1:altsyncram2                               ; work         ;
;                |cntr_6eh:cntr3|                    ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_6eh:cntr3                                            ; work         ;
;                |cntr_guf:cntr1|                    ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1                                            ; work         ;
;                   |cmpr_kkc:cmpr6|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|cmpr_kkc:cmpr6                             ; work         ;
;    |PolyPointwiseMult:uut_polypointwise|           ; 851 (207)   ; 199 (199)                 ; 0 (0)         ; 9984        ; 2    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 650 (21)     ; 54 (54)           ; 147 (98)         ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise                                                                                                                ; work         ;
;       |altsyncram:A_rtl_0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0                                                                                             ; work         ;
;          |altsyncram_s3h1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated                                                              ; work         ;
;       |altsyncram:B_rtl_0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0                                                                                             ; work         ;
;          |altsyncram_s3h1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated                                                              ; work         ;
;       |altsyncram:C_rtl_0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|altsyncram:C_rtl_0                                                                                             ; work         ;
;          |altsyncram_s3h1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|altsyncram:C_rtl_0|altsyncram_s3h1:auto_generated                                                              ; work         ;
;       |lpm_divide:Mod0|                            ; 678 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 629 (0)      ; 0 (0)             ; 49 (0)           ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0                                                                                                ; work         ;
;          |lpm_divide_ggm:auto_generated|           ; 678 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 629 (0)      ; 0 (0)             ; 49 (0)           ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated                                                                  ; work         ;
;             |sign_div_unsign_bnh:divider|          ; 678 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 629 (0)      ; 0 (0)             ; 49 (0)           ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider                                      ; work         ;
;                |alt_u_div_4ef:divider|             ; 678 (678)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 629 (629)    ; 0 (0)             ; 49 (49)          ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider                ; work         ;
;       |lpm_mult:Mult0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|lpm_mult:Mult0                                                                                                 ; work         ;
;          |mult_ugt:auto_generated|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|PolyPointwiseMult:uut_polypointwise|lpm_mult:Mult0|mult_ugt:auto_generated                                                                         ; work         ;
;    |altsyncram:ram_a_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|altsyncram:ram_a_rtl_0                                                                                                                             ; work         ;
;       |altsyncram_s3h1:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated                                                                                              ; work         ;
;    |altsyncram:ram_b_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|altsyncram:ram_b_rtl_0                                                                                                                             ; work         ;
;       |altsyncram_s3h1:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated                                                                                              ; work         ;
;    |altsyncram:ram_c_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|altsyncram:ram_c_rtl_0                                                                                                                             ; work         ;
;       |altsyncram_s3h1:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PolyMult_v2|altsyncram:ram_c_rtl_0|altsyncram_s3h1:auto_generated                                                                                              ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; busy              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; done_all          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fifo_rd_enable    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; valid_out         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[8]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[9]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[10]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[11]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dout[12]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; fifo_wr_enable    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; start_transaction ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; mode[2]           ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; clk               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; fifo_full         ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; valid_in          ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; mode[0]           ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; mode[1]           ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; din[0]            ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; din[1]            ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; din[2]            ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; din[3]            ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; din[4]            ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; din[5]            ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; din[6]            ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; din[7]            ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; din[8]            ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; din[9]            ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; din[10]           ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
; din[11]           ; Input    ; --            ; (6) 1219 ps   ; --                    ; --  ; --   ;
; din[12]           ; Input    ; (6) 1219 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------+-------------------+---------+
; start_transaction                                                         ;                   ;         ;
;      - busy~0                                                             ; 0                 ; 6       ;
;      - Selector17~1                                                       ; 0                 ; 6       ;
;      - Selector11~8                                                       ; 0                 ; 6       ;
;      - Selector23~6                                                       ; 0                 ; 6       ;
;      - Selector18~0                                                       ; 0                 ; 6       ;
; mode[2]                                                                   ;                   ;         ;
;      - busy~0                                                             ; 1                 ; 6       ;
;      - Selector17~1                                                       ; 1                 ; 6       ;
;      - Selector23~6                                                       ; 1                 ; 6       ;
; clk                                                                       ;                   ;         ;
; reset                                                                     ;                   ;         ;
; fifo_full                                                                 ;                   ;         ;
;      - Selector11~2                                                       ; 1                 ; 6       ;
;      - Selector157~1                                                      ; 1                 ; 6       ;
;      - Selector158~0                                                      ; 1                 ; 6       ;
;      - Selector11~6                                                       ; 1                 ; 6       ;
;      - cnt[14]~1                                                          ; 1                 ; 6       ;
;      - Selector23~14                                                      ; 1                 ; 6       ;
;      - Selector23~15                                                      ; 1                 ; 6       ;
;      - Selector0~3                                                        ; 1                 ; 6       ;
; valid_in                                                                  ;                   ;         ;
;      - fifo_rd_enable~reg0                                                ; 1                 ; 6       ;
;      - state.STATE_LOAD_W_STREAM                                          ; 1                 ; 6       ;
;      - Selector17~0                                                       ; 1                 ; 6       ;
;      - Selector17~3                                                       ; 1                 ; 6       ;
;      - Selector11~7                                                       ; 1                 ; 6       ;
;      - cnt[14]~4                                                          ; 1                 ; 6       ;
;      - Selector19~0                                                       ; 1                 ; 6       ;
;      - Selector22~0                                                       ; 1                 ; 6       ;
;      - Selector24~0                                                       ; 1                 ; 6       ;
;      - Selector23~12                                                      ; 1                 ; 6       ;
;      - Selector23~14                                                      ; 1                 ; 6       ;
;      - Selector23~15                                                      ; 1                 ; 6       ;
;      - ntt_din[11]~17                                                     ; 1                 ; 6       ;
;      - comb~2                                                             ; 1                 ; 6       ;
;      - comb~3                                                             ; 1                 ; 6       ;
;      - Selector38~7                                                       ; 1                 ; 6       ;
; mode[0]                                                                   ;                   ;         ;
;      - Selector21~0                                                       ; 0                 ; 6       ;
;      - Selector23~18                                                      ; 0                 ; 6       ;
;      - state.STATE_GO_NTT_A_PULSE~0                                       ; 0                 ; 6       ;
;      - state.STATE_LOAD_W_PULSE~0                                         ; 0                 ; 6       ;
; mode[1]                                                                   ;                   ;         ;
;      - Selector21~0                                                       ; 1                 ; 6       ;
;      - Selector23~18                                                      ; 1                 ; 6       ;
;      - state.STATE_GO_NTT_A_PULSE~0                                       ; 1                 ; 6       ;
;      - state.STATE_LOAD_W_PULSE~0                                         ; 1                 ; 6       ;
; din[0]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[17]                                             ; 1                 ; 6       ;
;      - ram_b_rtl_0_bypass[17]                                             ; 1                 ; 6       ;
;      - ram_a~1                                                            ; 1                 ; 6       ;
;      - ram_b~1                                                            ; 1                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - Selector57~0                                                       ; 1                 ; 6       ;
; din[1]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[18]                                             ; 0                 ; 6       ;
;      - ram_b_rtl_0_bypass[18]                                             ; 0                 ; 6       ;
;      - ram_a~2                                                            ; 0                 ; 6       ;
;      - ram_b~2                                                            ; 0                 ; 6       ;
;      - Selector56~0                                                       ; 0                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; din[2]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[19]                                             ; 0                 ; 6       ;
;      - ram_b_rtl_0_bypass[19]                                             ; 0                 ; 6       ;
;      - ram_a~3                                                            ; 0                 ; 6       ;
;      - ram_b~3                                                            ; 0                 ; 6       ;
;      - Selector55~0                                                       ; 0                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; din[3]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[20]                                             ; 1                 ; 6       ;
;      - ram_b_rtl_0_bypass[20]                                             ; 1                 ; 6       ;
;      - ram_a~4                                                            ; 1                 ; 6       ;
;      - ram_b~4                                                            ; 1                 ; 6       ;
;      - Selector54~0                                                       ; 1                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; din[4]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[21]                                             ; 0                 ; 6       ;
;      - ram_b_rtl_0_bypass[21]                                             ; 0                 ; 6       ;
;      - ram_a~5                                                            ; 0                 ; 6       ;
;      - ram_b~5                                                            ; 0                 ; 6       ;
;      - Selector53~0                                                       ; 0                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; din[5]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[22]                                             ; 1                 ; 6       ;
;      - ram_b_rtl_0_bypass[22]                                             ; 1                 ; 6       ;
;      - ram_a~6                                                            ; 1                 ; 6       ;
;      - ram_b~6                                                            ; 1                 ; 6       ;
;      - Selector52~0                                                       ; 1                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; din[6]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[23]                                             ; 1                 ; 6       ;
;      - ram_b_rtl_0_bypass[23]                                             ; 1                 ; 6       ;
;      - ram_a~7                                                            ; 1                 ; 6       ;
;      - ram_b~7                                                            ; 1                 ; 6       ;
;      - Selector51~0                                                       ; 1                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; din[7]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[24]                                             ; 0                 ; 6       ;
;      - ram_b_rtl_0_bypass[24]                                             ; 0                 ; 6       ;
;      - ram_a~8                                                            ; 0                 ; 6       ;
;      - ram_b~8                                                            ; 0                 ; 6       ;
;      - Selector50~0                                                       ; 0                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; din[8]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[25]                                             ; 0                 ; 6       ;
;      - ram_b_rtl_0_bypass[25]                                             ; 0                 ; 6       ;
;      - ram_a~9                                                            ; 0                 ; 6       ;
;      - ram_b~9                                                            ; 0                 ; 6       ;
;      - Selector49~0                                                       ; 0                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; din[9]                                                                    ;                   ;         ;
;      - ram_a_rtl_0_bypass[26]                                             ; 1                 ; 6       ;
;      - ram_b_rtl_0_bypass[26]                                             ; 1                 ; 6       ;
;      - ram_a~10                                                           ; 1                 ; 6       ;
;      - ram_b~10                                                           ; 1                 ; 6       ;
;      - Selector48~0                                                       ; 1                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; din[10]                                                                   ;                   ;         ;
;      - ram_a_rtl_0_bypass[27]                                             ; 0                 ; 6       ;
;      - ram_b_rtl_0_bypass[27]                                             ; 0                 ; 6       ;
;      - ram_a~11                                                           ; 0                 ; 6       ;
;      - ram_b~11                                                           ; 0                 ; 6       ;
;      - Selector47~0                                                       ; 0                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; din[11]                                                                   ;                   ;         ;
;      - ram_a_rtl_0_bypass[28]                                             ; 1                 ; 6       ;
;      - ram_b_rtl_0_bypass[28]                                             ; 1                 ; 6       ;
;      - ram_a~12                                                           ; 1                 ; 6       ;
;      - ram_b~12                                                           ; 1                 ; 6       ;
;      - Selector46~0                                                       ; 1                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; din[12]                                                                   ;                   ;         ;
;      - ram_a_rtl_0_bypass[29]                                             ; 0                 ; 6       ;
;      - ram_b_rtl_0_bypass[29]                                             ; 0                 ; 6       ;
;      - ram_a~13                                                           ; 0                 ; 6       ;
;      - ram_b~13                                                           ; 0                 ; 6       ;
;      - Selector45~0                                                       ; 0                 ; 6       ;
;      - altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
+---------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                       ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_7eh:cntr3|counter_comb_bita3~0           ; LCCOMB_X82_Y45_N26 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|dffe4                                         ; FF_X82_Y45_N17     ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_8eh:cntr3|counter_comb_bita3~0                          ; LCCOMB_X53_Y41_N14 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|dffe4                                                        ; FF_X53_Y41_N15     ; 2       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|always4~0                                                                                                                 ; LCCOMB_X60_Y44_N24 ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[5]~9                                                                                                               ; LCCOMB_X58_Y45_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[2]~13                                                                                                             ; LCCOMB_X60_Y44_N0  ; 27      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[0]~85                                                                                                                ; LCCOMB_X60_Y44_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[6]~98                                                                                                                ; LCCOMB_X61_Y44_N22 ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|c_wait[6]~20                                                                                                              ; LCCOMB_X61_Y43_N22 ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|AddressGenerator:ag|waddro[3]~3                                                                                                               ; LCCOMB_X58_Y45_N0  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|Add2~0                                                                                                            ; LCCOMB_X67_Y31_N26 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|Add2~0                                                                                                            ; LCCOMB_X67_Y37_N26 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|Add2~0                                                                                                            ; LCCOMB_X67_Y34_N26 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|Add2~0                                                                                                            ; LCCOMB_X68_Y36_N26 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|Add2~0                                                                                                            ; LCCOMB_X64_Y32_N30 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|Add2~0                                                                                                            ; LCCOMB_X63_Y31_N28 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|Add2~0                                                                                                            ; LCCOMB_X68_Y32_N28 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|cntr_jch:cntr5|counter_comb_bita0~0 ; LCCOMB_X57_Y90_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|dffe6                               ; FF_X57_Y90_N25     ; 4       ; Async. clear              ; yes    ; Global Clock         ; GCLK21           ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|Add2~0                                                                                                            ; LCCOMB_X69_Y35_N30 ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_qch:cntr3|counter_comb_bita2~0 ; LCCOMB_X53_Y35_N30 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|dffe4                               ; FF_X53_Y35_N15     ; 3       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|Selector0~2                                                                                                                                   ; LCCOMB_X72_Y34_N8  ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_6eh:cntr3|counter_comb_bita3~0                               ; LCCOMB_X51_Y28_N28 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|dffe4                                                             ; FF_X51_Y28_N1      ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[0][0]                                                                                                                                      ; FF_X58_Y31_N23     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[10][0]                                                                                                                                     ; FF_X58_Y31_N1      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[11][0]                                                                                                                                     ; FF_X61_Y31_N21     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[12][0]                                                                                                                                     ; FF_X60_Y30_N29     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[13][0]                                                                                                                                     ; FF_X61_Y31_N29     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[14][0]                                                                                                                                     ; FF_X60_Y30_N25     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[15][0]                                                                                                                                     ; FF_X61_Y31_N1      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[1][0]                                                                                                                                      ; FF_X59_Y31_N15     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[2][0]                                                                                                                                      ; FF_X60_Y30_N3      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[3][0]                                                                                                                                      ; FF_X61_Y31_N5      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[4][0]                                                                                                                                      ; FF_X60_Y30_N1      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[5][0]                                                                                                                                      ; FF_X61_Y31_N25     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[6][0]                                                                                                                                      ; FF_X60_Y30_N7      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[7][0]                                                                                                                                      ; FF_X61_Y31_N17     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[8][0]                                                                                                                                      ; FF_X60_Y30_N31     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pe[9][0]                                                                                                                                      ; FF_X61_Y31_N9      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pi[12][12]~54                                                                                                                                 ; LCCOMB_X56_Y31_N10 ; 110     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pi[13][8]~115                                                                                                                                 ; LCCOMB_X56_Y31_N22 ; 110     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|pr[15][0]~4                                                                                                                                   ; LCCOMB_X61_Y31_N30 ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|q~0                                                                                                                                           ; LCCOMB_X72_Y34_N12 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|state.010                                                                                                                                     ; FF_X62_Y34_N15     ; 215     ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|state.011                                                                                                                                     ; FF_X62_Y34_N25     ; 93      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|state.100                                                                                                                                     ; FF_X62_Y34_N21     ; 23      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|sys_cntr[7]~20                                                                                                                                ; LCCOMB_X62_Y34_N22 ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[0][0]                                                                                                                                      ; FF_X61_Y30_N1      ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[1][0]                                                                                                                                      ; FF_X61_Y30_N11     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[2][0]                                                                                                                                      ; FF_X60_Y30_N21     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[3][0]                                                                                                                                      ; FF_X61_Y30_N17     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[4][0]                                                                                                                                      ; FF_X61_Y30_N19     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[5][0]                                                                                                                                      ; FF_X60_Y30_N15     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[6][0]                                                                                                                                      ; FF_X61_Y30_N31     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; NTTN:uut_ntt|te[7][0]                                                                                                                                      ; FF_X60_Y30_N17     ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; PolyPointwiseMult:uut_polypointwise|A~48                                                                                                                   ; LCCOMB_X76_Y55_N4  ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PolyPointwiseMult:uut_polypointwise|C~19                                                                                                                   ; LCCOMB_X69_Y54_N4  ; 13      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; PolyPointwiseMult:uut_polypointwise|C~22                                                                                                                   ; LCCOMB_X72_Y54_N6  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PolyPointwiseMult:uut_polypointwise|comb~0                                                                                                                 ; LCCOMB_X72_Y54_N4  ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; PolyPointwiseMult:uut_polypointwise|product_reg[25]~0                                                                                                      ; LCCOMB_X72_Y54_N26 ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PolyPointwiseMult:uut_polypointwise|state.MODULO                                                                                                           ; FF_X72_Y54_N17     ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Selector18~0                                                                                                                                               ; LCCOMB_X79_Y53_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                        ; PIN_W15            ; 2533    ; Clock                     ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; comb~1                                                                                                                                                     ; LCCOMB_X80_Y53_N0  ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                                                                                                     ; LCCOMB_X79_Y53_N24 ; 3       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; comb~3                                                                                                                                                     ; LCCOMB_X79_Y53_N14 ; 3       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mult_rd_en                                                                                                                                                 ; FF_X75_Y54_N3      ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mult_wr_en                                                                                                                                                 ; FF_X76_Y55_N31     ; 4       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; ntt_din[11]~17                                                                                                                                             ; LCCOMB_X76_Y53_N28 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_a~21                                                                                                                                                   ; LCCOMB_X80_Y53_N30 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_b~19                                                                                                                                                   ; LCCOMB_X80_Y53_N8  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ram_c~36                                                                                                                                                   ; LCCOMB_X80_Y53_N22 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                      ; PIN_V15            ; 424     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                      ; PIN_V15            ; 1857    ; Async. clear              ; yes    ; Global Clock         ; GCLK28           ; --                        ;
; state.STATE_GO_INTT_STREAM                                                                                                                                 ; FF_X75_Y53_N13     ; 17      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; state.STATE_GO_NTTB_STREAM_OUT                                                                                                                             ; FF_X75_Y54_N29     ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; valid_in                                                                                                                                                   ; PIN_N26            ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|dffe6 ; FF_X57_Y90_N25 ; 4       ; 0                                    ; Global Clock         ; GCLK21           ; --                        ;
; clk                                                                                                                          ; PIN_W15        ; 2533    ; 52                                   ; Global Clock         ; GCLK29           ; --                        ;
; reset                                                                                                                        ; PIN_V15        ; 1857    ; 0                                    ; Global Clock         ; GCLK28           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; NTTN:uut_ntt|q[10]                                                                                                                                                ; 441     ;
; reset~input                                                                                                                                                       ; 423     ;
; NTTN:uut_ntt|q[11]                                                                                                                                                ; 217     ;
; NTTN:uut_ntt|q[12]                                                                                                                                                ; 216     ;
; NTTN:uut_ntt|state.010                                                                                                                                            ; 215     ;
; NTTN:uut_ntt|q[9]                                                                                                                                                 ; 184     ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated|le4a[10]                                     ; 145     ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|lpm_mult:Mult0|mult_udt:auto_generated|cs2a[1]~0                                    ; 128     ;
; NTTN:uut_ntt|state.101                                                                                                                                            ; 112     ;
; NTTN:uut_ntt|pi[13][8]~115                                                                                                                                        ; 110     ;
; NTTN:uut_ntt|pi[12][12]~54                                                                                                                                        ; 110     ;
; NTTN:uut_ntt|NTTin[2][12]~3                                                                                                                                       ; 104     ;
; NTTN:uut_ntt|NTTin[11][4]~1                                                                                                                                       ; 104     ;
; NTTN:uut_ntt|pi~112                                                                                                                                               ; 104     ;
; NTTN:uut_ntt|state.011                                                                                                                                            ; 93      ;
; NTTN:uut_ntt|pi~51                                                                                                                                                ; 91      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[2]                                                                                                                       ; 78      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[3]                                                                                                                       ; 74      ;
; NTTN:uut_ntt|sys_cntr[0]                                                                                                                                          ; 73      ;
; NTTN:uut_ntt|sys_cntr[1]                                                                                                                                          ; 66      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[4]                                                                                                                       ; 64      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a2                            ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a26                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a30                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a42                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a46                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a58                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a62                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a66                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a70                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a17                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a22                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a34                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a38                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a50                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a54                           ; 62      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a3                            ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a27                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a31                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a43                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a47                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a59                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a63                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a67                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a71                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a18                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a23                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a35                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a39                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a51                           ; 60      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a55                           ; 60      ;
; NTTN:uut_ntt|Add3~1                                                                                                                                               ; 54      ;
; NTTN:uut_ntt|Add3~0                                                                                                                                               ; 53      ;
; NTTN:uut_ntt|pi[0][0]~55                                                                                                                                          ; 51      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[0]                                                                                                                       ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_21~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_20~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_19~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_18~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_17~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_16~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_15~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_14~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_13~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_12~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_10~34                      ; 47      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_9~34                       ; 44      ;
; state.STATE_GO_NTTB_STREAM_OUT                                                                                                                                    ; 40      ;
; state.STATE_GO_MULT_READ                                                                                                                                          ; 39      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[1]                                                                                                                       ; 35      ;
; NTTN:uut_ntt|LessThan3~0                                                                                                                                          ; 35      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_23~34                      ; 32      ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftRight0~0                                                                                                                    ; 31      ;
; NTTN:uut_ntt|te[3][0]~16                                                                                                                                          ; 30      ;
; NTTN:uut_ntt|sys_cntr[2]                                                                                                                                          ; 28      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[2]~13                                                                                                                    ; 27      ;
; NTTN:uut_ntt|pe~14                                                                                                                                                ; 27      ;
; PolyPointwiseMult:uut_polypointwise|A~48                                                                                                                          ; 26      ;
; PolyPointwiseMult:uut_polypointwise|product_reg[25]~0                                                                                                             ; 26      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[0]                                                                                                                        ; 25      ;
; NTTN:uut_ntt|q[1]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[2]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[3]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[4]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[5]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[6]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[7]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[8]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|q[0]                                                                                                                                                 ; 24      ;
; NTTN:uut_ntt|state.100                                                                                                                                            ; 23      ;
; Equal2~4                                                                                                                                                          ; 22      ;
; NTTN:uut_ntt|pi[1][10]~2532                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[13][8]~2531                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[5][9]~2530                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[9][5]~2529                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[2][10]~2528                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[14][9]~2527                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[10][8]~2526                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[6][1]~2525                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[3][12]~2524                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[15][1]~2523                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[11][7]~2522                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[7][1]~2521                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[12][12]~2520                                                                                                                                      ; 20      ;
; NTTN:uut_ntt|pi[8][11]~2519                                                                                                                                       ; 20      ;
; NTTN:uut_ntt|pi[4][5]~2518                                                                                                                                        ; 20      ;
; ntt_din[11]~15                                                                                                                                                    ; 20      ;
; ntt_din[11]~13                                                                                                                                                    ; 20      ;
; NTTN:uut_ntt|pi[1][10]~302                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[13][8]~286                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[13][8]~285                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[5][9]~266                                                                                                                                         ; 20      ;
; NTTN:uut_ntt|pi[9][5]~245                                                                                                                                         ; 20      ;
; NTTN:uut_ntt|pi[2][10]~227                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[14][9]~211                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[10][8]~191                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[6][1]~175                                                                                                                                         ; 20      ;
; NTTN:uut_ntt|pi[3][12]~154                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[15][1]~138                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[15][1]~137                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[11][7]~116                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[7][1]~98                                                                                                                                          ; 20      ;
; NTTN:uut_ntt|pi[7][1]~97                                                                                                                                          ; 20      ;
; NTTN:uut_ntt|pi[12][12]~76                                                                                                                                        ; 20      ;
; NTTN:uut_ntt|pi[8][11]~56                                                                                                                                         ; 20      ;
; NTTN:uut_ntt|pi[4][5]~35                                                                                                                                          ; 20      ;
; ntt_din[11]~16                                                                                                                                                    ; 19      ;
; ntt_din[11]~14                                                                                                                                                    ; 19      ;
; NTTN:uut_ntt|pi[1][10]~311                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[1][10]~305                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[13][8]~292                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[5][9]~273                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[5][9]~267                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[9][5]~254                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[9][5]~248                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[2][10]~236                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[2][10]~230                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[14][9]~218                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[14][9]~212                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[10][8]~200                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[10][8]~194                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[6][1]~182                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[6][1]~176                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[3][12]~163                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[3][12]~157                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[15][1]~144                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[11][7]~125                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[11][7]~119                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[7][1]~104                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[12][12]~83                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[12][12]~77                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|pi[8][11]~65                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[8][11]~59                                                                                                                                         ; 19      ;
; NTTN:uut_ntt|pi[4][5]~43                                                                                                                                          ; 19      ;
; NTTN:uut_ntt|pi[4][5]~36                                                                                                                                          ; 19      ;
; ntt_din[12]                                                                                                                                                       ; 19      ;
; ntt_din[11]                                                                                                                                                       ; 19      ;
; ntt_din[10]                                                                                                                                                       ; 19      ;
; ntt_din[9]                                                                                                                                                        ; 19      ;
; ntt_din[8]                                                                                                                                                        ; 19      ;
; ntt_din[7]                                                                                                                                                        ; 19      ;
; ntt_din[6]                                                                                                                                                        ; 19      ;
; ntt_din[5]                                                                                                                                                        ; 19      ;
; ntt_din[4]                                                                                                                                                        ; 19      ;
; ntt_din[3]                                                                                                                                                        ; 19      ;
; ntt_din[2]                                                                                                                                                        ; 19      ;
; ntt_din[1]                                                                                                                                                        ; 19      ;
; ntt_din[0]                                                                                                                                                        ; 19      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_wait_limit[3]                                                                                                                  ; 18      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 17      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 17      ;
; state.STATE_GO_INTT_STREAM                                                                                                                                        ; 17      ;
; NTTN:uut_ntt|sys_cntr[7]                                                                                                                                          ; 17      ;
; valid_in~input                                                                                                                                                    ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[12]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[11]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[10]                                                                                               ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[9]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[8]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[7]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[6]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[5]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[4]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[3]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[2]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[1]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C[0]                                                                                                ; 16      ;
; cnt[1]                                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a79  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a87  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a95  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a103 ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a39  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a47  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a55  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a63  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a71  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a7   ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a15  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a23  ; 16      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a31  ; 16      ;
; NTTN:uut_ntt|pr[15][6]                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|pr[15][5]                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|pr[15][4]                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|pr[15][3]                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|pr[15][2]                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|pr[15][1]                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|pr[15][0]                                                                                                                                            ; 16      ;
; NTTN:uut_ntt|AddressGenerator:ag|waddro[3]~3                                                                                                                      ; 15      ;
; NTTN:uut_ntt|pe~24                                                                                                                                                ; 15      ;
; NTTN:uut_ntt|Selector0~2                                                                                                                                          ; 15      ;
; cnt[0]                                                                                                                                                            ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a73  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a74  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a75  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a76  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a77  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a78  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a80  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a81  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a82  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a83  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a84  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a85  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a86  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a88  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a89  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a90  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a91  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a92  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a93  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a94  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a96  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a97  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a98  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a99  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a100 ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a101 ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a102 ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a72  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a33  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a37  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a40  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a41  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a42  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a43  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a44  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a45  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a46  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a48  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a49  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a50  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a51  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a52  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a53  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a54  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a56  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a57  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a58  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a59  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a60  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a61  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a62  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a64  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a65  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a66  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a67  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a68  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a69  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a70  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a32  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a1   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a2   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a3   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a4   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a5   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a6   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a8   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a9   ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a10  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a11  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a12  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a13  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a14  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a16  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a17  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a18  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a19  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a20  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a21  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a22  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a24  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a25  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a26  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a27  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a28  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a29  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a30  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a34  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a35  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a36  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a38  ; 15      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ram_block5a0   ; 15      ;
; PolyPointwiseMult:uut_polypointwise|state.MODULO                                                                                                                  ; 14      ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftRight6~0                                                                                                                    ; 14      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[1]                                                                                                                        ; 14      ;
; NTTN:uut_ntt|sys_cntr[5]                                                                                                                                          ; 14      ;
; PolyPointwiseMult:uut_polypointwise|B~20                                                                                                                          ; 13      ;
; PolyPointwiseMult:uut_polypointwise|B~0                                                                                                                           ; 13      ;
; PolyPointwiseMult:uut_polypointwise|A~20                                                                                                                          ; 13      ;
; PolyPointwiseMult:uut_polypointwise|A~0                                                                                                                           ; 13      ;
; PolyPointwiseMult:uut_polypointwise|C~22                                                                                                                          ; 13      ;
; mult_rd_en                                                                                                                                                        ; 13      ;
; PolyPointwiseMult:uut_polypointwise|C~19                                                                                                                          ; 13      ;
; PolyPointwiseMult:uut_polypointwise|C~0                                                                                                                           ; 13      ;
; ram_a~21                                                                                                                                                          ; 13      ;
; ram_b~19                                                                                                                                                          ; 13      ;
; ram_c~36                                                                                                                                                          ; 13      ;
; NTTN:uut_ntt|q~0                                                                                                                                                  ; 13      ;
; ntt_din[11]~17                                                                                                                                                    ; 13      ;
; ram_c~20                                                                                                                                                          ; 13      ;
; ram_c~0                                                                                                                                                           ; 13      ;
; NTTN:uut_ntt|AddressGenerator:ag|always6~0                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[1][10]~318                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[13][8]~299                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[5][9]~280                                                                                                                                         ; 13      ;
; NTTN:uut_ntt|pi[9][5]~261                                                                                                                                         ; 13      ;
; NTTN:uut_ntt|pi[2][10]~242                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[14][9]~224                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[10][8]~206                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[6][1]~188                                                                                                                                         ; 13      ;
; NTTN:uut_ntt|pi[3][12]~170                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[15][1]~151                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[11][7]~132                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[7][1]~111                                                                                                                                         ; 13      ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr06|shift_array[13][0]                                                                                                 ; 13      ;
; NTTN:uut_ntt|pi[12][12]~89                                                                                                                                        ; 13      ;
; NTTN:uut_ntt|pi[8][11]~71                                                                                                                                         ; 13      ;
; NTTN:uut_ntt|pi[4][5]~50                                                                                                                                          ; 13      ;
; cnt[2]                                                                                                                                                            ; 13      ;
; cnt[3]                                                                                                                                                            ; 13      ;
; cnt[4]                                                                                                                                                            ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|Add2~0                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|Add2~0                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|Add2~0                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|Add2~0                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|Add2~0                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|Add2~0                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|Add2~0                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|Add2~0                                                                                                                   ; 13      ;
; PolyPointwiseMult:uut_polypointwise|lpm_divide:Mod0|lpm_divide_ggm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_4ef:divider|op_24~34                      ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|Add1~2                                                                                                                   ; 13      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[2]                                                                                                                        ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|C_temp[14]~26                                                                                       ; 13      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a6                            ; 13      ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a19                           ; 13      ;
; NTTN:uut_ntt|sys_cntr[8]                                                                                                                                          ; 13      ;
; NTTN:uut_ntt|pw[15][3]~23                                                                                                                                         ; 12      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[2]~8                                                                                                                     ; 12      ;
; NTTN:uut_ntt|pe~18                                                                                                                                                ; 12      ;
; NTTN:uut_ntt|sys_cntr[7]~20                                                                                                                                       ; 12      ;
; cnt[5]                                                                                                                                                            ; 12      ;
; cnt[6]                                                                                                                                                            ; 12      ;
; cnt[7]                                                                                                                                                            ; 12      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[3]                                                                                                                        ; 12      ;
; NTTN:uut_ntt|LessThan6~4                                                                                                                                          ; 11      ;
; NTTN:uut_ntt|sys_cntr[6]                                                                                                                                          ; 11      ;
; NTTN:uut_ntt|sys_cntr[4]                                                                                                                                          ; 11      ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft8~0                                                                                                                     ; 10      ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_4tf:cntr1|counter_reg_bit[1]          ; 10      ;
; state.STATE_GO_MULT_EXEC                                                                                                                                          ; 10      ;
; state.STATE_GO_OUTPUT_STREAM                                                                                                                                      ; 10      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[4]                                                                                                                        ; 10      ;
; NTTN:uut_ntt|AddressGenerator:ag|c_wait[6]~20                                                                                                                     ; 9       ;
; PolyPointwiseMult:uut_polypointwise|Selector5~1                                                                                                                   ; 9       ;
; NTTN:uut_ntt|pi[7][1]~41                                                                                                                                          ; 9       ;
; cnt[14]~5                                                                                                                                                         ; 9       ;
; state.STATE_IDLE                                                                                                                                                  ; 9       ;
; NTTN:uut_ntt|pw[15][6]                                                                                                                                            ; 9       ;
; NTTN:uut_ntt|pw[14][6]                                                                                                                                            ; 9       ;
; NTTN:uut_ntt|sys_cntr[9]                                                                                                                                          ; 9       ;
; NTTN:uut_ntt|sys_cntr[3]                                                                                                                                          ; 9       ;
; fifo_full~input                                                                                                                                                   ; 8       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[0]~85                                                                                                                       ; 8       ;
; NTTN:uut_ntt|always2~2                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|ti[7][12]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|ti[7][11]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|ti[7][10]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|ti[7][9]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][8]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][7]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][6]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][5]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][4]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][3]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][2]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][1]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][8]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][7]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][6]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][5]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][4]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][3]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][2]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][1]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tr[7][0]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][8]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][7]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][6]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][5]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][4]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][3]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][2]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][1]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|tw[7][0]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|ti[7][0]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[12]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|n_inv[11]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|n_inv[10]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|n_inv[9]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[8]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[7]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[6]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[5]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[4]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[3]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[2]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[1]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|n_inv[0]                                                                                                                                             ; 8       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|cntr_0tf:cntr1|counter_reg_bit[1]          ; 8       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|cntr_0tf:cntr1|counter_reg_bit[0]          ; 8       ;
; Selector149~0                                                                                                                                                     ; 8       ;
; NTTN:uut_ntt|AddressGenerator:ag|always4~0                                                                                                                        ; 8       ;
; PolyPointwiseMult:uut_polypointwise|Selector5~0                                                                                                                   ; 8       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftRight6~2                                                                                                                    ; 8       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftRight6~1                                                                                                                    ; 8       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_4tf:cntr1|counter_reg_bit[2]          ; 8       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_4tf:cntr1|counter_reg_bit[0]          ; 8       ;
; NTTN:uut_ntt|pe~25                                                                                                                                                ; 8       ;
; NTTN:uut_ntt|pe~15                                                                                                                                                ; 8       ;
; NTTN:uut_ntt|pw[13][5]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[15][4]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[15][3]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[13][2]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[13][1]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[15][0]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[14][5]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[14][4]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[14][3]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[14][2]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[14][1]                                                                                                                                            ; 8       ;
; NTTN:uut_ntt|pw[12][0]                                                                                                                                            ; 8       ;
; cnt[8]~6                                                                                                                                                          ; 8       ;
; Selector11~10                                                                                                                                                     ; 8       ;
; Selector11~7                                                                                                                                                      ; 8       ;
; din[12]~input                                                                                                                                                     ; 7       ;
; din[11]~input                                                                                                                                                     ; 7       ;
; din[10]~input                                                                                                                                                     ; 7       ;
; din[9]~input                                                                                                                                                      ; 7       ;
; din[8]~input                                                                                                                                                      ; 7       ;
; din[7]~input                                                                                                                                                      ; 7       ;
; din[6]~input                                                                                                                                                      ; 7       ;
; din[5]~input                                                                                                                                                      ; 7       ;
; din[4]~input                                                                                                                                                      ; 7       ;
; din[3]~input                                                                                                                                                      ; 7       ;
; din[2]~input                                                                                                                                                      ; 7       ;
; din[1]~input                                                                                                                                                      ; 7       ;
; din[0]~input                                                                                                                                                      ; 7       ;
; NTTN:uut_ntt|LessThan6~5                                                                                                                                          ; 7       ;
; NTTN:uut_ntt|pi[10][8]~2517                                                                                                                                       ; 7       ;
; Selector16~3                                                                                                                                                      ; 7       ;
; NTTN:uut_ntt|AddressGenerator:ag|always3~0                                                                                                                        ; 7       ;
; NTTN:uut_ntt|AddressGenerator:ag|state.10                                                                                                                         ; 7       ;
; NTTN:uut_ntt|AddressGenerator:ag|Add27~0                                                                                                                          ; 7       ;
; NTTN:uut_ntt|AddressGenerator:ag|state.01                                                                                                                         ; 7       ;
; ntt_start_intt                                                                                                                                                    ; 7       ;
; ntt_start                                                                                                                                                         ; 7       ;
; NTTN:uut_ntt|pi[2][10]~48                                                                                                                                         ; 7       ;
; Selector15~0                                                                                                                                                      ; 7       ;
; Selector14~0                                                                                                                                                      ; 7       ;
; Selector13~0                                                                                                                                                      ; 7       ;
; Selector12~0                                                                                                                                                      ; 7       ;
; Selector11~11                                                                                                                                                     ; 7       ;
; Selector10~0                                                                                                                                                      ; 7       ;
; Selector9~0                                                                                                                                                       ; 7       ;
; PolyPointwiseMult:uut_polypointwise|done                                                                                                                          ; 7       ;
; Equal0~1                                                                                                                                                          ; 7       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[5]                                                                                                                        ; 7       ;
; NTTN:uut_ntt|sys_cntr[10]                                                                                                                                         ; 7       ;
; NTTN:uut_ntt|done                                                                                                                                                 ; 7       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[0]~80                                                                                                                       ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[0]~79                                                                                                                       ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|C[0]                                                                                               ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_loop[5]~9                                                                                                                      ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|Selector1~1                                                                                                                      ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft17~0                                                                                                                    ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1|counter_reg_bit[3]                                   ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1|counter_reg_bit[2]                                   ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1|counter_reg_bit[1]                                   ; 6       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1|counter_reg_bit[0]                                   ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[0]                                                                                                                        ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[1]                                                                                                                        ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[2]                                                                                                                        ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[3]                                                                                                                        ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[4]                                                                                                                        ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[5]                                                                                                                        ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[6]                                                                                                                        ; 6       ;
; PolyPointwiseMult:uut_polypointwise|idx[7]                                                                                                                        ; 6       ;
; NTTN:uut_ntt|LessThan2~0                                                                                                                                          ; 6       ;
; NTTN:uut_ntt|state.001                                                                                                                                            ; 6       ;
; state.STATE_GO_NTT_B_STREAM                                                                                                                                       ; 6       ;
; state.STATE_GO_NTT_A_STREAM                                                                                                                                       ; 6       ;
; Equal1~0                                                                                                                                                          ; 6       ;
; state.STATE_LOAD_B_STREAM                                                                                                                                         ; 6       ;
; state.STATE_LOAD_A_STREAM                                                                                                                                         ; 6       ;
; cnt[8]                                                                                                                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~16                                                            ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~16                                                                             ; 6       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[0]                                                               ; 6       ;
; NTTN:uut_ntt|sys_cntr[11]                                                                                                                                         ; 6       ;
; state.STATE_LOAD_W_STREAM                                                                                                                                         ; 6       ;
; start_transaction~input                                                                                                                                           ; 5       ;
; ~GND                                                                                                                                                              ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[6]~78                                                                                                                       ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|Equal2~3                                                                                                                         ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|Add27~1                                                                                                                          ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftRight6~4                                                                                                                    ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftRight6~3                                                                                                                    ; 5       ;
; PolyPointwiseMult:uut_polypointwise|state.SAVE                                                                                                                    ; 5       ;
; state.STATE_GO_NTT_A_STREAM_OUT                                                                                                                                   ; 5       ;
; state.STATE_LOAD_W_WAIT                                                                                                                                           ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~14                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~12                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~10                                                            ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~8                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~6                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~4                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|Add0~2                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~14                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~12                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~10                                                                             ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~8                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~6                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~4                                                                              ; 5       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|ModRed:mr|ModRed_sub:mrsl|Add0~2                                                                              ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_7eh:cntr3|counter_comb_bita3~0                  ; 5       ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_6eh:cntr3|counter_comb_bita3~0                                      ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_8eh:cntr3|counter_comb_bita3~0                                 ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a24                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a25                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a28                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a29                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a40                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a41                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a44                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a45                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a56                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a57                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a60                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a61                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a64                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a65                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a68                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a69                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a5                            ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a9                            ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a15                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a16                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a32                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a33                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a36                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a37                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a48                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a49                           ; 5       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a4                            ; 5       ;
; mode[1]~input                                                                                                                                                     ; 4       ;
; mode[0]~input                                                                                                                                                     ; 4       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|dffe3a[1]~_wirecell                        ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[6]~98                                                                                                                       ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_stage[2]~12                                                                                                                    ; 4       ;
; mult_wr_addr[7]                                                                                                                                                   ; 4       ;
; mult_wr_addr[6]                                                                                                                                                   ; 4       ;
; mult_wr_addr[5]                                                                                                                                                   ; 4       ;
; mult_wr_addr[4]                                                                                                                                                   ; 4       ;
; mult_wr_addr[3]                                                                                                                                                   ; 4       ;
; mult_wr_addr[2]                                                                                                                                                   ; 4       ;
; mult_wr_addr[1]                                                                                                                                                   ; 4       ;
; mult_wr_addr[0]                                                                                                                                                   ; 4       ;
; mult_wr_en                                                                                                                                                        ; 4       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|dffe3a[0]                                  ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|cmpr_kkc:cmpr6|aneb_result_wire[0]~0  ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft1~3                                                                                                                     ; 4       ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|cmpr_kkc:cmpr6|aneb_result_wire[0]~0                      ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1|cmpr_kkc:cmpr6|aneb_result_wire[0]~0                 ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~23                                                                                                                       ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~22                                                                                                                       ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~21                                                                                                                       ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~20                                                                                                                       ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~19                                                                                                                       ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~18                                                                                                                       ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~17                                                                                                                       ; 4       ;
; PolyPointwiseMult:uut_polypointwise|Add0~16                                                                                                                       ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[3]                    ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[2]                    ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[1]                    ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[0]                    ; 4       ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[3]                                        ; 4       ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[2]                                        ; 4       ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[1]                                        ; 4       ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[0]                                        ; 4       ;
; NTTN:uut_ntt|pr[15][0]~4                                                                                                                                          ; 4       ;
; NTTN:uut_ntt|pw~15                                                                                                                                                ; 4       ;
; NTTN:uut_ntt|ntt_intt                                                                                                                                             ; 4       ;
; NTTN:uut_ntt|pe~12                                                                                                                                                ; 4       ;
; NTTN:uut_ntt|state.000                                                                                                                                            ; 4       ;
; Selector18~0                                                                                                                                                      ; 4       ;
; Selector23~6                                                                                                                                                      ; 4       ;
; state.STATE_LOAD_B_WAIT                                                                                                                                           ; 4       ;
; state.STATE_LOAD_A_WAIT                                                                                                                                           ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_comb_bita3~0                  ; 4       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_qch:cntr3|counter_comb_bita2~0        ; 4       ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_comb_bita3~0                                      ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|cntr_iuf:cntr1|counter_comb_bita3~0                                 ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a1                            ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a0                            ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a20                           ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a21                           ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a52                           ; 4       ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ram_block5a53                           ; 4       ;
; mode[2]~input                                                                                                                                                     ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft2~27                                                                                                                    ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft2~26                                                                                                                    ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft2~25                                                                                                                    ; 3       ;
; Selector38~7                                                                                                                                                      ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[3]                                                                                                                          ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[2]                                                                                                                          ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[1]                                                                                                                          ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|c_tw[0]                                                                                                                          ; 3       ;
; mult_wr_B[12]                                                                                                                                                     ; 3       ;
; mult_wr_B[11]                                                                                                                                                     ; 3       ;
; mult_wr_B[10]                                                                                                                                                     ; 3       ;
; mult_wr_B[9]                                                                                                                                                      ; 3       ;
; mult_wr_B[8]                                                                                                                                                      ; 3       ;
; mult_wr_B[7]                                                                                                                                                      ; 3       ;
; mult_wr_B[6]                                                                                                                                                      ; 3       ;
; mult_wr_B[5]                                                                                                                                                      ; 3       ;
; mult_wr_B[4]                                                                                                                                                      ; 3       ;
; mult_wr_B[3]                                                                                                                                                      ; 3       ;
; mult_wr_B[2]                                                                                                                                                      ; 3       ;
; mult_wr_B[1]                                                                                                                                                      ; 3       ;
; mult_wr_B[0]                                                                                                                                                      ; 3       ;
; mult_wr_A[12]                                                                                                                                                     ; 3       ;
; mult_wr_A[11]                                                                                                                                                     ; 3       ;
; mult_wr_A[10]                                                                                                                                                     ; 3       ;
; mult_wr_A[9]                                                                                                                                                      ; 3       ;
; mult_wr_A[8]                                                                                                                                                      ; 3       ;
; mult_wr_A[7]                                                                                                                                                      ; 3       ;
; mult_wr_A[6]                                                                                                                                                      ; 3       ;
; mult_wr_A[5]                                                                                                                                                      ; 3       ;
; mult_wr_A[4]                                                                                                                                                      ; 3       ;
; mult_wr_A[3]                                                                                                                                                      ; 3       ;
; mult_wr_A[2]                                                                                                                                                      ; 3       ;
; mult_wr_A[1]                                                                                                                                                      ; 3       ;
; mult_wr_A[0]                                                                                                                                                      ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[2]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[3]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[4]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[5]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[6]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[7]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[8]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[9]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[10]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[11]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[12]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[13]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[14]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[15]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[16]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[17]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[18]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[19]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[20]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[21]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[22]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[23]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[24]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|product_reg[25]                                                                                                               ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[12]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[11]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[10]                                                                                                                ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[9]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[8]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[7]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[6]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[5]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[4]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[3]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[2]                                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[1]                                                                                                                 ; 3       ;
; Selector149~1                                                                                                                                                     ; 3       ;
; Selector150~0                                                                                                                                                     ; 3       ;
; Selector151~0                                                                                                                                                     ; 3       ;
; Selector152~0                                                                                                                                                     ; 3       ;
; Selector153~0                                                                                                                                                     ; 3       ;
; Selector154~0                                                                                                                                                     ; 3       ;
; Selector155~0                                                                                                                                                     ; 3       ;
; Selector156~0                                                                                                                                                     ; 3       ;
; PolyPointwiseMult:uut_polypointwise|result_reg[0]                                                                                                                 ; 3       ;
; Selector128~0                                                                                                                                                     ; 3       ;
; Selector129~0                                                                                                                                                     ; 3       ;
; Selector130~0                                                                                                                                                     ; 3       ;
; Selector131~0                                                                                                                                                     ; 3       ;
; Selector132~0                                                                                                                                                     ; 3       ;
; Selector133~0                                                                                                                                                     ; 3       ;
; Selector134~0                                                                                                                                                     ; 3       ;
; Selector135~0                                                                                                                                                     ; 3       ;
; Selector136~0                                                                                                                                                     ; 3       ;
; Selector137~0                                                                                                                                                     ; 3       ;
; Selector138~0                                                                                                                                                     ; 3       ;
; Selector139~0                                                                                                                                                     ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft2~24                                                                                                                    ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft2~23                                                                                                                    ; 3       ;
; comb~3                                                                                                                                                            ; 3       ;
; comb~2                                                                                                                                                            ; 3       ;
; Selector120~0                                                                                                                                                     ; 3       ;
; Add1~20                                                                                                                                                           ; 3       ;
; Add1~19                                                                                                                                                           ; 3       ;
; Add1~17                                                                                                                                                           ; 3       ;
; Add1~16                                                                                                                                                           ; 3       ;
; Add1~15                                                                                                                                                           ; 3       ;
; Add1~14                                                                                                                                                           ; 3       ;
; Selector140~0                                                                                                                                                     ; 3       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|cntr_4tf:cntr1|trigger_mux_w[0]~0          ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftLeft1~2                                                                                                                     ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|Equal1~1                                                                                                                         ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|Equal1~0                                                                                                                         ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|Equal0~1                                                                                                                         ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|Equal0~0                                                                                                                         ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|always6~1                                                                                                                        ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftRight6~5                                                                                                                    ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|Add24~0                                                                                                                          ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|brscramble~3                                                                                                                     ; 3       ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|dffe4                                      ; 3       ;
; PolyPointwiseMult:uut_polypointwise|Equal1~1                                                                                                                      ; 3       ;
; PolyPointwiseMult:uut_polypointwise|Equal1~0                                                                                                                      ; 3       ;
; NTTN:uut_ntt|pe~20                                                                                                                                                ; 3       ;
; NTTN:uut_ntt|pe~19                                                                                                                                                ; 3       ;
; ntt_load_w                                                                                                                                                        ; 3       ;
; NTTN:uut_ntt|pe~16                                                                                                                                                ; 3       ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr08|shift_array[13][0]                                                                                                 ; 3       ;
; PolyPointwiseMult:uut_polypointwise|state.IDLE                                                                                                                    ; 3       ;
; NTTN:uut_ntt|Equal2~1                                                                                                                                             ; 3       ;
; NTTN:uut_ntt|Equal3~1                                                                                                                                             ; 3       ;
; NTTN:uut_ntt|Equal1~1                                                                                                                                             ; 3       ;
; NTTN:uut_ntt|Equal0~2                                                                                                                                             ; 3       ;
; NTTN:uut_ntt|Equal0~0                                                                                                                                             ; 3       ;
; NTTN:uut_ntt|always2~0                                                                                                                                            ; 3       ;
; state.STATE_LOAD_W_PULSE                                                                                                                                          ; 3       ;
; cnt[14]~3                                                                                                                                                         ; 3       ;
; state.STATE_GO_NTT_B_WAIT_DONE                                                                                                                                    ; 3       ;
; state.STATE_GO_NTT_A_WAIT_DONE                                                                                                                                    ; 3       ;
; state.STATE_GO_INTT_START                                                                                                                                         ; 3       ;
; state.STATE_GO_NTT_B_START                                                                                                                                        ; 3       ;
; state.STATE_GO_NTT_A_START                                                                                                                                        ; 3       ;
; Selector11~9                                                                                                                                                      ; 3       ;
; Equal0~0                                                                                                                                                          ; 3       ;
; state.STATE_GO_OUTPUT_WAIT                                                                                                                                        ; 3       ;
; WideOr16~2                                                                                                                                                        ; 3       ;
; cnt[9]                                                                                                                                                            ; 3       ;
; cnt[10]                                                                                                                                                           ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|altsyncram_s5b1:altsyncram2|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 11           ; 7            ; 11           ; 7            ; yes                    ; no                      ; yes                    ; yes                     ; 77   ; 11                          ; 7                           ; 11                          ; 7                           ; 77                  ; 1    ; None ; M9K_X81_Y45_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|AddressGenerator:ag|altshift_taps:brscramble_rtl_0|shift_taps_spm:auto_generated|altsyncram_29b1:altsyncram2|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 72           ; 12           ; 72           ; yes                    ; no                      ; yes                    ; yes                     ; 864  ; 12                          ; 72                          ; 12                          ; 72                          ; 864                 ; 2    ; None ; M9K_X52_Y42_N0, M9K_X52_Y41_N0                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y33_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y32_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[0].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y31_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X52_Y33_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y35_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[1].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y32_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X52_Y32_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y37_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y30_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X52_Y34_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y38_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[3].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y36_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X52_Y30_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y29_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[4].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y33_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X52_Y31_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y31_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y34_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y30_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y28_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y29_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y34_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bd01|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 13           ; 128          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 1664 ; 128                         ; 13                          ; 128                         ; 13                          ; 1664                ; 1    ; None ; M9K_X65_Y36_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[7].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ALTSYNCRAM                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656 ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X81_Y35_N0                                                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|altsyncram_1g61:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 136          ; 3            ; 136          ; yes                    ; no                      ; yes                    ; yes                     ; 408  ; 3                           ; 136                         ; 3                           ; 136                         ; 408                 ; 4    ; None ; M9K_X81_Y42_N0, M9K_X81_Y38_N0, M9K_X81_Y37_N0, M9K_X81_Y39_N0 ; Don't care           ; Old data        ; Old data        ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ShiftReg:unit00|altshift_taps:shift_array_rtl_0|shift_taps_rpm:auto_generated|altsyncram_u8b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 104          ; 6            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 624  ; 6                           ; 104                         ; 6                           ; 104                         ; 624                 ; 3    ; None ; M9K_X52_Y36_N0, M9K_X52_Y35_N0, M9K_X52_Y37_N0                 ; Old data             ; Old data        ; Old data        ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|altsyncram_i8b1:altsyncram2|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 12           ; 10           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 120  ; 10                          ; 12                          ; 10                          ; 12                          ; 120                 ; 1    ; None ; M9K_X52_Y28_N0                                                 ; Old data             ; Old data        ; Old data        ;
; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3328 ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1    ; None ; M9K_X81_Y55_N0                                                 ; Old data             ; Old data        ; Old data        ;
; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3328 ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1    ; None ; M9K_X81_Y55_N0                                                 ; Old data             ; Old data        ; Old data        ;
; PolyPointwiseMult:uut_polypointwise|altsyncram:C_rtl_0|altsyncram_s3h1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3328 ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1    ; None ; M9K_X65_Y54_N0                                                 ; Old data             ; Old data        ; Old data        ;
; altsyncram:ram_a_rtl_0|altsyncram_s3h1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3328 ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1    ; None ; M9K_X81_Y53_N0                                                 ; Old data             ; Old data        ; Old data        ;
; altsyncram:ram_b_rtl_0|altsyncram_s3h1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3328 ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1    ; None ; M9K_X81_Y52_N0                                                 ; Old data             ; Old data        ; Old data        ;
; altsyncram:ram_c_rtl_0|altsyncram_s3h1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 13           ; 256          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3328 ; 256                         ; 13                          ; 256                         ; 13                          ; 3328                ; 1    ; None ; M9K_X81_Y54_N0                                                 ; Old data             ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 720               ;
; Simple Multipliers (18-bit)           ; 9           ; 1                   ; 360               ;
; Simple Multipliers (36-bit)           ; 0           ; 0                   ; 0                 ;
; Multiply Accumulators (18-bit)        ; 0           ; 0                   ; 0                 ;
; Two-Multipliers Adders (9-bit)        ; 0           ; 1                   ; 360               ;
; Two-Multipliers Adders (18-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (9-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (18-bit)      ; 0           ; 0                   ; 0                 ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 360               ;
; Embedded Multiplier 9-bit elements    ; 18          ; 2                   ; 720               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 9           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y40_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y31_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|output_dsp[0][0]                                    ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y32_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|intMult:im|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y35_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; PolyPointwiseMult:uut_polypointwise|lpm_mult:Mult0|mult_ugt:auto_generated|mac_out2                                ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y55_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    PolyPointwiseMult:uut_polypointwise|lpm_mult:Mult0|mult_ugt:auto_generated|mac_mult1                            ;                            ; DSPMULT_X74_Y55_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------------+
; Other Routing Usage Summary                                   ;
+-----------------------------------+---------------------------+
; Other Routing Resource Type       ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 12,520 / 445,464 ( 3 % )  ;
; C16 interconnects                 ; 133 / 12,402 ( 1 % )      ;
; C4 interconnects                  ; 6,127 / 263,952 ( 2 % )   ;
; Direct links                      ; 1,622 / 445,464 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 3,600 ( 0 % )         ;
; Global clocks                     ; 3 / 30 ( 10 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 2,675 / 149,760 ( 2 % )   ;
; R24 interconnects                 ; 287 / 12,690 ( 2 % )      ;
; R4 interconnects                  ; 8,718 / 370,260 ( 2 % )   ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.57) ; Number of LABs  (Total = 500) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 6                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 7                             ;
; 7                                           ; 1                             ;
; 8                                           ; 5                             ;
; 9                                           ; 8                             ;
; 10                                          ; 13                            ;
; 11                                          ; 5                             ;
; 12                                          ; 8                             ;
; 13                                          ; 20                            ;
; 14                                          ; 10                            ;
; 15                                          ; 52                            ;
; 16                                          ; 351                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.29) ; Number of LABs  (Total = 500) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 230                           ;
; 1 Clock                            ; 300                           ;
; 1 Clock enable                     ; 44                            ;
; 1 Sync. clear                      ; 32                            ;
; 1 Sync. load                       ; 15                            ;
; 2 Clock enables                    ; 24                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.16) ; Number of LABs  (Total = 500) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 9                             ;
; 12                                           ; 5                             ;
; 13                                           ; 6                             ;
; 14                                           ; 16                            ;
; 15                                           ; 28                            ;
; 16                                           ; 155                           ;
; 17                                           ; 23                            ;
; 18                                           ; 29                            ;
; 19                                           ; 18                            ;
; 20                                           ; 14                            ;
; 21                                           ; 5                             ;
; 22                                           ; 10                            ;
; 23                                           ; 8                             ;
; 24                                           ; 16                            ;
; 25                                           ; 16                            ;
; 26                                           ; 19                            ;
; 27                                           ; 15                            ;
; 28                                           ; 15                            ;
; 29                                           ; 23                            ;
; 30                                           ; 21                            ;
; 31                                           ; 8                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.37) ; Number of LABs  (Total = 500) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 11                            ;
; 2                                                ; 6                             ;
; 3                                                ; 13                            ;
; 4                                                ; 30                            ;
; 5                                                ; 21                            ;
; 6                                                ; 27                            ;
; 7                                                ; 32                            ;
; 8                                                ; 44                            ;
; 9                                                ; 28                            ;
; 10                                               ; 35                            ;
; 11                                               ; 35                            ;
; 12                                               ; 26                            ;
; 13                                               ; 49                            ;
; 14                                               ; 43                            ;
; 15                                               ; 35                            ;
; 16                                               ; 50                            ;
; 17                                               ; 1                             ;
; 18                                               ; 4                             ;
; 19                                               ; 2                             ;
; 20                                               ; 4                             ;
; 21                                               ; 1                             ;
; 22                                               ; 1                             ;
; 23                                               ; 1                             ;
; 24                                               ; 0                             ;
; 25                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.16) ; Number of LABs  (Total = 500) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 7                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 9                             ;
; 9                                            ; 5                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 10                            ;
; 13                                           ; 14                            ;
; 14                                           ; 17                            ;
; 15                                           ; 16                            ;
; 16                                           ; 11                            ;
; 17                                           ; 10                            ;
; 18                                           ; 5                             ;
; 19                                           ; 16                            ;
; 20                                           ; 25                            ;
; 21                                           ; 23                            ;
; 22                                           ; 21                            ;
; 23                                           ; 26                            ;
; 24                                           ; 19                            ;
; 25                                           ; 34                            ;
; 26                                           ; 24                            ;
; 27                                           ; 24                            ;
; 28                                           ; 23                            ;
; 29                                           ; 37                            ;
; 30                                           ; 29                            ;
; 31                                           ; 24                            ;
; 32                                           ; 27                            ;
; 33                                           ; 8                             ;
; 34                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 18           ; 0            ; 0            ; 21           ; 0            ; 18           ; 21           ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 21           ; 39           ; 39           ; 18           ; 39           ; 21           ; 18           ; 39           ; 39           ; 39           ; 21           ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; busy               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; done_all           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fifo_rd_enable     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; valid_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dout[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fifo_wr_enable     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; start_transaction  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fifo_full          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; valid_in           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mode[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; din[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 13.3              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                ; Destination Register                                                                                                               ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; mult_wr_A[2]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a2~porta_datain_reg0               ; 0.360             ;
; mult_wr_A[5]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a5~porta_datain_reg0               ; 0.360             ;
; mult_wr_A[6]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a6~porta_datain_reg0               ; 0.360             ;
; mult_wr_A[8]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a8~porta_datain_reg0               ; 0.360             ;
; mult_wr_A[9]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a9~porta_datain_reg0               ; 0.360             ;
; mult_wr_A[11]                                                                                                                                  ; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a11~porta_datain_reg0              ; 0.360             ;
; NTTN:uut_ntt|tw[7][0]                                                                                                                          ; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[2].bt00|altsyncram:blockram_rtl_0|altsyncram_k3h1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.274             ;
; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|dffe3a[0]               ; NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ModMult:mm|ModRed:mr|ModRed_sub:gen_modred_sub[0].mrs|C[8]                                ; 0.258             ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[1]                     ; NTTN:uut_ntt|pi[14][0]                                                                                                             ; 0.258             ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[0]                     ; NTTN:uut_ntt|pi[14][0]                                                                                                             ; 0.258             ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[2]                     ; NTTN:uut_ntt|pi[14][0]                                                                                                             ; 0.258             ;
; NTTN:uut_ntt|ShiftReg:sr00|altshift_taps:shift_array_rtl_0|shift_taps_kpm:auto_generated|cntr_guf:cntr1|counter_reg_bit[3]                     ; NTTN:uut_ntt|pi[14][0]                                                                                                             ; 0.258             ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[1] ; NTTN:uut_ntt|pw[14][6]                                                                                                             ; 0.258             ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[0] ; NTTN:uut_ntt|pw[14][6]                                                                                                             ; 0.258             ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[2] ; NTTN:uut_ntt|pw[14][6]                                                                                                             ; 0.258             ;
; NTTN:uut_ntt|AddressGenerator:ag|ShiftReg:sr01|altshift_taps:shift_array_rtl_0|shift_taps_9om:auto_generated|cntr_huf:cntr1|counter_reg_bit[3] ; NTTN:uut_ntt|pw[14][6]                                                                                                             ; 0.258             ;
; mult_wr_A[7]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:A_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a7~porta_datain_reg0               ; 0.070             ;
; mult_wr_B[0]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a0~porta_datain_reg0               ; 0.070             ;
; mult_wr_B[2]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a2~porta_datain_reg0               ; 0.070             ;
; mult_wr_B[3]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a3~porta_datain_reg0               ; 0.070             ;
; mult_wr_B[6]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a6~porta_datain_reg0               ; 0.070             ;
; mult_wr_B[7]                                                                                                                                   ; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a7~porta_datain_reg0               ; 0.070             ;
; mult_wr_addr[2]                                                                                                                                ; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a12~porta_address_reg0             ; 0.058             ;
; mult_wr_addr[5]                                                                                                                                ; PolyPointwiseMult:uut_polypointwise|altsyncram:B_rtl_0|altsyncram_s3h1:auto_generated|ram_block1a12~porta_address_reg0             ; 0.058             ;
; NTTN:uut_ntt|pr[15][0]                                                                                                                         ; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[6].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~portb_address_reg0  ; 0.055             ;
; state.STATE_LOAD_B_WAIT                                                                                                                        ; state.STATE_LOAD_B_STREAM                                                                                                          ; 0.048             ;
; NTTN:uut_ntt|pw[12][0]                                                                                                                         ; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.040             ;
; NTTN:uut_ntt|pw[14][6]                                                                                                                         ; NTTN:uut_ntt|BRAM:BRAM_GEN_BLOCK[5].bd00|altsyncram:blockram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg0  ; 0.040             ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CGX150DF31I7 for design "nttParametric"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31C7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AE7
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 39 pins of 39 total pins
    Info (169086): Pin busy not assigned to an exact location on the device
    Info (169086): Pin done_all not assigned to an exact location on the device
    Info (169086): Pin fifo_rd_enable not assigned to an exact location on the device
    Info (169086): Pin valid_out not assigned to an exact location on the device
    Info (169086): Pin dout[0] not assigned to an exact location on the device
    Info (169086): Pin dout[1] not assigned to an exact location on the device
    Info (169086): Pin dout[2] not assigned to an exact location on the device
    Info (169086): Pin dout[3] not assigned to an exact location on the device
    Info (169086): Pin dout[4] not assigned to an exact location on the device
    Info (169086): Pin dout[5] not assigned to an exact location on the device
    Info (169086): Pin dout[6] not assigned to an exact location on the device
    Info (169086): Pin dout[7] not assigned to an exact location on the device
    Info (169086): Pin dout[8] not assigned to an exact location on the device
    Info (169086): Pin dout[9] not assigned to an exact location on the device
    Info (169086): Pin dout[10] not assigned to an exact location on the device
    Info (169086): Pin dout[11] not assigned to an exact location on the device
    Info (169086): Pin dout[12] not assigned to an exact location on the device
    Info (169086): Pin fifo_wr_enable not assigned to an exact location on the device
    Info (169086): Pin start_transaction not assigned to an exact location on the device
    Info (169086): Pin mode[2] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin fifo_full not assigned to an exact location on the device
    Info (169086): Pin valid_in not assigned to an exact location on the device
    Info (169086): Pin mode[0] not assigned to an exact location on the device
    Info (169086): Pin mode[1] not assigned to an exact location on the device
    Info (169086): Pin din[0] not assigned to an exact location on the device
    Info (169086): Pin din[1] not assigned to an exact location on the device
    Info (169086): Pin din[2] not assigned to an exact location on the device
    Info (169086): Pin din[3] not assigned to an exact location on the device
    Info (169086): Pin din[4] not assigned to an exact location on the device
    Info (169086): Pin din[5] not assigned to an exact location on the device
    Info (169086): Pin din[6] not assigned to an exact location on the device
    Info (169086): Pin din[7] not assigned to an exact location on the device
    Info (169086): Pin din[8] not assigned to an exact location on the device
    Info (169086): Pin din[9] not assigned to an exact location on the device
    Info (169086): Pin din[10] not assigned to an exact location on the device
    Info (169086): Pin din[11] not assigned to an exact location on the device
    Info (169086): Pin din[12] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'nttParametric.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN W15 (CLKIO13, DIFFCLK_7n, REFCLK2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176353): Automatically promoted node reset~input (placed in PIN V15 (CLKIO12, DIFFCLK_7p, REFCLK2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G28
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[5].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[4].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[3].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[2].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[1].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[0].nttu|ADDreg[0]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[7].nttu|ADDreg[1]
        Info (176357): Destination node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ADDreg[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node NTTN:uut_ntt|NTT2:NTT2_GEN_BLOCK[6].nttu|ModMult:mm|intMult:im|altshift_taps:S_out_rtl_0|shift_taps_tpm:auto_generated|dffe6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 52 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 104 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 37 (unused VREF, 2.5V VCCIO, 19 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  81 pins available
        Info (176213): I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  82 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  66 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  69 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  81 pins available
        Info (176213): I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:32
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X47_Y34 to location X58_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at W15
    Info (169178): Pin reset uses I/O standard 2.5 V at V15
Info (144001): Generated suppressed messages file C:/users/crossover/Documents/NTT-Parametric/output_files/nttParametric.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 650 megabytes
    Info: Processing ended: Mon Nov 17 16:35:09 2025
    Info: Elapsed time: 00:02:08
    Info: Total CPU time (on all processors): 00:01:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/users/crossover/Documents/NTT-Parametric/output_files/nttParametric.fit.smsg.


