# Mini-projet Datapath ARM

> üá¨üáß [English version of the README](README.md)

## 1. Aper√ßu
Ce d√©p√¥t contient la conception et la simulation d‚Äôun datapath ARM simplifi√© en VHDL avec le logiciel Xilinx Vivado.  
Le projet a √©t√© r√©alis√© dans le cadre du mini-projet du cours d‚ÄôArchitecture des ordinateurs √† l‚ÄôUQTR (Automne 2025).

## 2. Objectifs
L‚Äôobjectif est d‚Äôimpl√©menter un petit processeur ARM simplifi√© comprenant :
- une ALU (unit√© arithm√©tique et logique)  
- un fichier de registres  
- un d√©codeur d‚Äôinstructions  
- une logique conditionnelle  
- un compteur ordinal (PC)  
- une m√©moire d‚Äôinstructions  
- des registres de drapeaux (flags)
- rigistre de decalage (shifter)
Chaque module a √©t√© test√© avec un testbench VHDL et valid√© √† l‚Äôaide des simulations d‚Äôonde.

## 3. Structure du d√©p√¥t
- `src/` : fichiers VHDL  
- `tb/` : testbenches  
- `doc/` : sch√©mas et notes  
- `.gitignore` : fichiers exclus (Vivado, Vitis, etc.)  
- `LICENSE` : licence Apache 2.0  
- `README_FR.md` : documentation du projet  

## 4. Construction et simulation
1. Ouvrir le projet dans Vivado ou ex√©cuter un script TCL.  
2. Lancer les testbenches (`tb_*`) pour v√©rifier le comportement du syst√®me.  
3. Synth√©tiser le design (les fichiers bitstream ne sont pas inclus dans le d√©p√¥t).

## 5. Licence et responsabilit√©
Le projet est sous la **licence Apache 2.0**.  
Elle permet √† toute personne d‚Äôutiliser, de modifier ou de partager le code √† condition de mentionner l‚Äôauteur.  
Cette licence a √©t√© choisie car elle est ouverte, facile √† r√©utiliser et inclut une clause de brevet absente de la licence MIT.  
La GPL n‚Äôa pas √©t√© retenue pour √©viter l‚Äôobligation d‚Äôouvrir le code d√©riv√©.

### Clause de non-responsabilit√©
Ce projet est fourni √† des fins acad√©miques.  
Je ne suis **pas responsable** des probl√®mes, dommages ou pertes de donn√©es pouvant d√©couler de son utilisation ou de sa modification.  
L‚Äôutilisation du code se fait aux risques de l‚Äôutilisateur.

## 6. Publication du code
- Le code est partag√© pour des raisons de transparence acad√©mique.  
- Aucune garantie d‚Äôutilisation en contexte industriel.  
- Utiliser un versionnement (`main`, `feat/*`, `fix/*`) et des tags pour les versions.  
- Corriger les bogues avec des tests avant publication.  
- Ne jamais publier d‚Äôinformations sensibles (mots de passe, cl√©s priv√©es, etc.).

## 7. S√©curit√© FPGA
En cas d‚Äôimpl√©mentation sur FPGA :
- utiliser un **d√©marrage s√©curis√© (Secure Boot)**,  
- activer le **chiffrement et la signature du bitstream**,  
- d√©sactiver ou prot√©ger le port **JTAG**,  
- stocker les cl√©s dans des zones s√ªres (eFUSE ou BBRAM).  

Ces mesures limitent les risques de modification non autoris√©e du mat√©riel.

## 8. Auteur
**Daniel Kabeya**  
Universit√© du Qu√©bec √† Trois-Rivi√®res (UQTR)  
D√©partement de g√©nie √©lectrique et informatique ‚Äì Automne 2025
