Ryzen
シリーズ
最終
回
3
月
8
日
発表
Naples
話
通り
AMD
Naples
32
コア
サーバー
向け
CPU
存在
明らか
2
枚
目
スライド
Naples
もの
これ
Opteron
AMD
サーバー
市場
参入
際
64
bit
(
SledgeHammer
)
Native
Multicore
(
Demmark
/
Italy
/
Egypt
)
High
Speed
Coherent
Interconnect
(
HyperTransport
Link
)
メモリー
コントローラー
統合
(
SledgeHammer
)
Virtualization
(
Pacifica
:
後
AMD
-
V
)
全部
AMD
先鞭
こと
紹介
スライド
AMD
サーバー
市場
参入
発表
時
スイライド
AMD
次世代
サーバー
CPU
Naples
Naples
1
ソケット
32
コア
/
64
スレッド
プロセッサー
コア
8
ch
/
16
枚
DIMM
PCI
Express
合計
128
レーン
利用
可能
構成
これ
実現
Naples
概要
PCI
Express
High
Speed
I
/
O
あたり
ミソ
現在
Ryzen
7
ダイ
構造
下
画像
AMD
公開
ダイショット
これ
機能
ブロック
別
の
下
画像
Ryzen
7
ダイ
これ
AMD
Ryzen
7
発表
公開
もの
すべて
ブロック
用途
わけ
大まか
見当
下
側
中央
独立
SerDes
x
4
制御
用
拡張
用
中央
部分
4
コア
3
次
キャッシュ
コア
コンプレックス
これ
2
存在
左上
DDR
4
I
/
F
2
ch
分
用意
の
右上
左下
これ
High
Speed
I
/
O
メイン
部分
それぞれ
32
レーン
分
搭載
よう
SerDes
コントローラ
一緒
8
ch
もの
3
4
ch
もの
2
構成
模様
ここ
AMD
コア
コンプレックス
中身
コア
中身
公開
ダイ
内部
紹介
感じ
の
こと
筆者
想像
図
下
画像
筆者
予想
Ryzen
ダイ
構造
周辺
回路
APIC
要素
の
基本
的
コア
コンプレックス
2
メモリー
コントローラー
それ
PCIe
/
Infinity
Fabric
用
SerDes
(
SERializer
/
DESerializer
パラレル
信号
シリアル
信号
双方向
変換
器
)
Infinity
Fabric
接続
構造
の
ひょっと
メモリー
コントローラー
コア
コンプレックス
間
専用
高速
バス
搭載
可能
性
これ
黄色
破線
Infinity
Fabric
性能
の
限り
専用
バス
構造
K
8
非常
K
8
世代
マルチ
プロセッサー
対応
ため
メモリー
コントローラー
ローカル
CPU
コア
キャッシュ
間
クロスバー
こと
自身
メモリー
アクセス
他
ノード
HyperTransport
Link
経由
メモリー
アクセス
同等
工夫
Ryzen
ダイ
工夫
2001
年
MicroProcessor
Forum
公開
K
8
(
SledgeHammer
)
構造
2
CPU
コア
メモリー
コントローラー
APIC
全部
SRQ
クロスバー
経由
先
HyperTransport
Link
Scalable
Data
Fabric
HyperTransport
Link
話
Ryzen
ダイ
内部
Infinity
Fabric
コンポーネント
接続
確か
の
理解
Ryzen
7
Ryzen
5
2
コア
コンプレックス
メモリー
コントローラー
それ
SerDes
20
レーン
分
(
うち
16
レーン
GPU
用
残り
4
レーン
300
シリーズ
チップ
セット
接続
用
)
有効
提供
形
Ryzen
7
ダイ
4
搭載
MCM
Naples
Naples
Ryzen
7
ダイ
4
搭載
MCM
(
Multi
-
Chip
Module
)
筆者
Naples
内部
構造
推定
図
茶色
MCM
インターポーザー
上
Ryzen
7
ダイ
4
搭載
ケース
各々
ダイ
メモリー
チャンネル
2
本
づつ
PCI
Express
Gen
3
32
レーン
づつ
形
それ
各
コア
間
接続
SerDes
x
8
レーン
利用
接続
あたり
Opteron
4
ソケット
構成
の
Opteron
場合
プロセッサー
あたり
3
本
HyperTransport
Link
うち
1
本
チップ
セット
接続
必要
完全
対称
型
の
Naples
場合
それぞれ
Ryzen
ダイ
外
向け
PCI
Express
32
レーン
分
I
/
F
うち
3
本
相互
接続
こと
完全
対称
型
接続
可能
これ
SerDes
8
レーン
こと
AMD
1
分
40
秒
手前
あたり
チップ
セット
Naples
プレビュー
ビデオ
これ
以前
2
P
サーバー
Naples
ベース
変身
過程
中
話
チップ
セット
の
上
予想
図
Naples
4
Ryzen
ダイ
以外
サウス
ブリッジ
I
/
O
ハブ
搭載
これ
ダイ
間
x
8
レーン
の
筆者
方式
メリット
2
1
目
将来
ラインナップ
こと
今回
ハイエンド
4
ダイ
1
/
2
/
3
ダイ
同様
構成
可能
1
/
2
/
3
ダイ
場合
利用
メモリー
チャンネル
PCI
Express
レーン
制限
問題
わけ
1
メリット
コスト
面
話
Naples
物理
的
1
ダイ
Ryzen
ダイ
4
倍
3
倍
現実
問題
700
mm
2
巨大
ダイ
の
間違い
歩留まり
MCM
4
ダイ
構成
生産
面
懸念
スクリーニング
ダイ
4
後
工程
MCM
化
MCM
利用
こと
起因
コスト
増
勘案
十分
利益
SerDes
PCI
Express
の
意図
的
SerDes
そのもの
汎用
もの
最近
1
レーン
あたり
56
Gbps
転送
速度
もの
普通
存在
これ
ネットワーク
分野
40
/
50
/
100
/
200
/
400
Gbps
イーサネット
普及
さまざま
メーカー
高速
SerDes
用意
こと
対応
ため
Credo
Semiconductor
昨年
9
月
TSMC
28
nm
/
16
FF
+/
16
FFC
対応
56
/
112
Gbps
PAM
4
の
信号
4
値
こと
1
回
転送
2
bit
転送
よう
もの
実質
的
信号
速度
28
/
56
GT
/
秒
相当
GlobalFoundries
同様
こちら
信号
速度
28
GT
/
秒
56
Gbps
対応
SerDes
GlobalFoundries
HSS
(
High
-
Speed
SerDes
)
HSS
利用
PCI
Express
Gen
4
HBM
I
/
F
こと
可能
信号
速度
最大
28
GT
/
秒
(
カタログ
30
GT
/
秒
あたり
)
自在
制御
SerDes
手前
プロトコル
変調
こと
さまざま
特定
プロトコル
対応
わけ
高速
SerDes
複数
搭載
8
GT
/
秒
速度
64
b
/
66
b
変調
PCI
Express
Gen
3
Infinity
Fabric
とき
速度
性能
接続
こと
先
予想
図
4
ダイ
間
相互
接続
Infinity
Fabric
速度
程度
シリコンインターポーザー
上
距離
信号
振幅
問題
はず
30
GT
/
秒
程度
信号
転送
速度
十分
確保
8
bit
幅
30
GB
/
秒
計算
なん
PAM
4
変調
60
GB
/
秒
帯域
利用
こと
内部
接続
これ
十分
速度
2
ソケット
構成
予想
次
2
ソケット
構成
2
ソケット
構成
場合
PCI
Express
レーン
半減
分
InfinityFabric
ソケット
間
接続
形
場合
接続
よう
の
これ
筆者
想定
図
下
画像
2
ソケット
構成
場合
Naples
想定
図
今度
MCM
内部
ソケット
間
ソケット
経由
基板
ソケット
経由
構成
SerDes
そのもの
56
Gbps
信号
経路
反射
減衰
影響
そう
もの
介在
こと
ため
信号
速度
個人
的
x
16
レーン
速度
MCM
場合
半分
(
MCM
内部
30
Gbps
ソケット
間
15
Gbps
)
の
レーン
数
x
16
内部
接続
倍
帯域
そのもの
違い
場合
それぞれ
Ryzen
ダイ
HyperCube
構造
こと
これ
マルチ
プロセッサー
構成
場合
非常
都合
の
スーパーコンピューター
系譜
連載
中
いくつ
事例
紹介
通り
1
ソケット
内
インター
コネクト
ソケット
間
インター
コネクト
見劣り
これ
ソケット
内
インター
コネクト
異様
リッチ
ほう
妥当
気
Naples
2
P
想定
4
P
以上
将来
的
話
競争
力
製品
そう
Naples
性能
内部
構造
推定
あたり
最後
性能
評価
現状
Naples
動作
周波数
TDP
公開
Naples
発表
インテル
比較
対象
構造
計算
実施
デモ
3
種類
Xeon
E
5
-
2699
A
V
4
定
格
2
.
4
GHz
/
最大
3
.
6
GHz
TDP
145
W
推奨
小売
価格
4938
ドル
10
億
(
厳密
9
億
9123
万
2
千
500
1408
1408
)
グリッド
3
次元
構造
計算
もの
Xeon
3
.
621
秒
Naples
1
.
769
秒
結果
Naples
性能
比較
資料
10
回
結果
35
秒
vs
18
秒
デモ
待ち時間
短縮
ため
繰り返し
1
回
結果
左
Xeon
右
Naples
次
条件
Naples
DDR
4
-
2400
デモ
Xeon
方
メモリー
容量
ため
チャンネル
あたり
3
枚
DDR
4
-
1866
LRDIMM
搭載
最初
テスト
Naples
これ
形
Naples
チャネル
あたり
2
枚
代わり
DDR
4
-
2400
公式
サポート
これ
利用
性能
差
こと
DDR
4
-
2400
場合
性能
比較
プレゼン
資料
10
回
結果
35
秒
vs
14
秒
Naples
それ
時間
感じ
メモリー
速度
これ
対応
性能
3
目
グリッド
数
40
億
(
39
億
6492
万
8000
2000
1408
1408
)
もの
場合
Xeon
メモリー
エラー
処理
終了
の
Naples
処理
こと
グリッド
数
40
億
場合
性能
比較
Naples
結果
40
億
グリッド
場合
6
.
331
秒
10
億
グリッド
あたり
1
.
5
秒
程度
の
1
前
画像
今
ところ
の
3
結果
これ
一般
的
どこ
通用
結果
の
別
話
わけ
確か
これ
Naples
それなり
競争
力
製品
そう
こと
明確
価格
付け
Ryzen
時
同様
競合
製品
あたり
もの
Naples
最初
出荷
(
特定
パートナー
向け
)
今年
2
四半期
中
量産
出荷
今年
後半
COMPUTEX
あたり
タイム
フレーム
さまざま
マザー
ボード
メーカー
Naples
対応
マザー
参考
出品
もの
わけ
ジサトラ
イッペイ
氏
是非
Naples
貯金
お願い
次第
