TimeQuest Timing Analyzer report for lauf
Wed Jan 11 17:00:52 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Setup: 'teiler:taktgeber|flipflop'
 13. Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 14. Slow Model Setup: 'status_in'
 15. Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 16. Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 17. Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 18. Slow Model Hold: 'CLOCK'
 19. Slow Model Hold: 'status_in'
 20. Slow Model Hold: 'teiler:taktgeber|flipflop'
 21. Slow Model Minimum Pulse Width: 'CLOCK'
 22. Slow Model Minimum Pulse Width: 'status_in'
 23. Slow Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'
 24. Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 25. Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'CLOCK'
 36. Fast Model Setup: 'teiler:taktgeber|flipflop'
 37. Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 38. Fast Model Setup: 'status_in'
 39. Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 40. Fast Model Hold: 'CLOCK'
 41. Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 42. Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 43. Fast Model Hold: 'status_in'
 44. Fast Model Hold: 'teiler:taktgeber|flipflop'
 45. Fast Model Minimum Pulse Width: 'CLOCK'
 46. Fast Model Minimum Pulse Width: 'status_in'
 47. Fast Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'
 48. Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'
 49. Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lauf                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+
; Clock Name                                                                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+
; CLOCK                                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                                                                              ;
; status_in                                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { status_in }                                                                          ;
; teiler:taktgeber|flipflop                                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|flipflop }                                                          ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] } ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] }           ;
+------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                           ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                         ; Note                                                          ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 206.78 MHz ; 206.78 MHz      ; CLOCK                                                                              ;                                                               ;
; 319.39 MHz ; 319.39 MHz      ; teiler:taktgeber|flipflop                                                          ;                                                               ;
; 323.1 MHz  ; 323.1 MHz       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;                                                               ;
; 1443.0 MHz ; 380.08 MHz      ; status_in                                                                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                    ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -2.329 ; -30.773       ;
; teiler:taktgeber|flipflop                                                          ; -2.131 ; -25.572       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -2.095 ; -25.140       ;
; status_in                                                                          ; 0.307  ; 0.000         ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 2.464  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -2.212 ; -2.212        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -2.195 ; -15.645       ;
; CLOCK                                                                              ; -2.129 ; -5.674        ;
; status_in                                                                          ; 0.445  ; 0.000         ;
; teiler:taktgeber|flipflop                                                          ; 0.624  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                      ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.631 ; -27.293       ;
; status_in                                                                          ; -1.631 ; -2.853        ;
; teiler:taktgeber|flipflop                                                          ; -0.611 ; -14.664       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.611 ; -14.664       ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -0.611 ; -1.222        ;
+------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.329 ; status~3                                                                           ; schiebe:register|speicher[0]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.995     ; 1.872      ;
; -2.325 ; status~3                                                                           ; schiebe:register|speicher[1]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.995     ; 1.868      ;
; -2.282 ; status~3                                                                           ; schiebe:register|speicher[7]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.995     ; 1.825      ;
; -2.258 ; status~3                                                                           ; schiebe:register|speicher[5]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.994     ; 1.802      ;
; -2.255 ; status~3                                                                           ; schiebe:register|speicher[2]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.994     ; 1.799      ;
; -2.241 ; status~3                                                                           ; schiebe:register|speicher[4]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.994     ; 1.785      ;
; -2.238 ; status~3                                                                           ; schiebe:register|speicher[6]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.994     ; 1.782      ;
; -2.236 ; status~3                                                                           ; schiebe:register|speicher[3]                                                       ; status_in                 ; CLOCK       ; 0.500        ; -0.994     ; 1.780      ;
; -2.040 ; s2                                                                                 ; s3                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.006      ; 3.084      ;
; -1.918 ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 2.455      ;
; -1.915 ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 2.452      ;
; -1.915 ; s4                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 2.452      ;
; -1.902 ; s4                                                                                 ; s5                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.006      ; 2.946      ;
; -1.873 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 3.224      ;
; -1.851 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 3.202      ;
; -1.847 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 3.198      ;
; -1.790 ; s4                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.328      ;
; -1.789 ; s4                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.327      ;
; -1.788 ; s4                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.326      ;
; -1.787 ; s4                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.325      ;
; -1.786 ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.324      ;
; -1.730 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 3.081      ;
; -1.726 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 3.077      ;
; -1.709 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 3.060      ;
; -1.693 ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 2.230      ;
; -1.690 ; s3                                                                                 ; s4                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; -0.006     ; 2.722      ;
; -1.690 ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 2.227      ;
; -1.690 ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 2.227      ;
; -1.676 ; s5                                                                                 ; s6                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; -0.834     ; 1.880      ;
; -1.640 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.991      ;
; -1.626 ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.164      ;
; -1.588 ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.126      ;
; -1.586 ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.124      ;
; -1.566 ; s5                                                                                 ; s3                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 2.604      ;
; -1.563 ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.101      ;
; -1.562 ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 2.100      ;
; -1.525 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.876      ;
; -1.509 ; s6                                                                                 ; s6                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 2.547      ;
; -1.491 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.842      ;
; -1.461 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.812      ;
; -1.420 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.771      ;
; -1.416 ; s5                                                                                 ; s5                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 2.454      ;
; -1.377 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.728      ;
; -1.351 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.702      ;
; -1.349 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.700      ;
; -1.338 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.689      ;
; -1.321 ; s1                                                                                 ; s2                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; -0.006     ; 2.353      ;
; -1.314 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.665      ;
; -1.247 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; -0.001     ; 2.284      ;
; -1.234 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.585      ;
; -1.230 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.581      ;
; -1.193 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.544      ;
; -1.172 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.523      ;
; -1.165 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.516      ;
; -1.111 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 2.149      ;
; -1.109 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 2.147      ;
; -1.075 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 2.113      ;
; -1.060 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.411      ;
; -1.012 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.363      ;
; -0.904 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.313      ; 2.255      ;
; -0.884 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.922      ;
; -0.856 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.001      ; 1.895      ;
; -0.852 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.890      ;
; -0.849 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.887      ;
; -0.838 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.876      ;
; -0.808 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.846      ;
; -0.804 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.842      ;
; -0.793 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.831      ;
; -0.785 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.823      ;
; -0.784 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.822      ;
; -0.781 ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.001      ; 1.820      ;
; -0.780 ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.818      ;
; -0.769 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.807      ;
; -0.768 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.806      ;
; -0.756 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.794      ;
; -0.724 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.762      ;
; -0.724 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.762      ;
; -0.723 ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; -0.001     ; 1.760      ;
; -0.721 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.759      ;
; -0.718 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.756      ;
; -0.701 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.739      ;
; -0.689 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.727      ;
; -0.689 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.727      ;
; -0.644 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.682      ;
; -0.644 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.682      ;
; -0.490 ; s5                                                                                 ; s7                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.528      ;
; -0.482 ; s6                                                                                 ; s3                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.834      ; 2.354      ;
; -0.453 ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.491      ;
; -0.284 ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.322      ;
; -0.256 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.294      ;
; -0.256 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.294      ;
; -0.245 ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.283      ;
; -0.237 ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.275      ;
; -0.230 ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.268      ;
; -0.222 ; s7                                                                                 ; s1                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.260      ;
; -0.212 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.250      ;
; -0.212 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.250      ;
; -0.208 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 1.246      ;
; 0.307  ; s2                                                                                 ; s2                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; s7                                                                                 ; s7                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|flipflop'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.131 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.169      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.109 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.147      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -2.105 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.143      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.988 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.026      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.984 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.022      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.967 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 3.005      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.898 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.936      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.824 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.313     ; 2.549      ;
; -1.749 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.787      ;
; -1.749 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.787      ;
; -1.749 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.787      ;
; -1.749 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 2.787      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 3.133      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.903 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.941      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.846 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.884      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.786      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.784      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.721 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.759      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.607 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.645      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.639      ;
; -1.574 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.612      ;
; -1.574 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.612      ;
; -1.574 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.612      ;
; -1.574 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 2.612      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'status_in'                                                                      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.307 ; status~3  ; status~3 ; status_in    ; status_in   ; 1.000        ; 0.000      ; 0.731      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                  ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 2.464 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.500        ; 2.380      ; 0.731      ;
; 2.964 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 1.000        ; 2.380      ; 0.731      ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                    ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -2.212 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.000        ; 2.380      ; 0.731      ;
; -1.712 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; -0.500       ; 2.380      ; 0.731      ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.195 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 1.220      ;
; -1.695 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 1.220      ;
; -1.677 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 1.738      ;
; -1.597 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 1.818      ;
; -1.517 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 1.898      ;
; -1.437 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 1.978      ;
; -1.263 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 2.152      ;
; -1.183 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 2.232      ;
; -1.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 1.738      ;
; -1.103 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 2.312      ;
; -1.097 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 1.818      ;
; -1.023 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 2.392      ;
; -1.017 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 1.898      ;
; -0.943 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 2.472      ;
; -0.937 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 1.978      ;
; -0.863 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 2.552      ;
; -0.844 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 2.852      ; 2.571      ;
; -0.763 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 2.152      ;
; -0.683 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 2.232      ;
; -0.603 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 2.312      ;
; -0.523 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 2.392      ;
; -0.443 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 2.472      ;
; -0.363 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 2.552      ;
; -0.344 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 2.852      ; 2.571      ;
; 0.629  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.949  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.235      ;
; 0.950  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.236      ;
; 0.951  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.972  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.995  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.281      ;
; 1.022  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.024  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.025  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.026  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.157  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.404  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.411  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.412  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.413  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.452  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.454  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.740      ;
; 1.455  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.457  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.484  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.491  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.777      ;
; 1.492  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.534  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.820      ;
; 1.535  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.822      ;
; 1.537  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.823      ;
; 1.564  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.571  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.857      ;
; 1.572  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.858      ;
; 1.614  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.900      ;
; 1.615  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.626  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.912      ;
; 1.651  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.937      ;
; 1.694  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.980      ;
; 1.695  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.706  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.992      ;
; 1.711  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.997      ;
; 1.722  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.008      ;
; 1.731  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.017      ;
; 1.738  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.024      ;
; 1.774  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.060      ;
; 1.786  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.072      ;
; 1.791  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.077      ;
; 1.802  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.088      ;
; 1.818  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.104      ;
; 1.854  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.140      ;
; 1.866  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.152      ;
; 1.871  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.157      ;
; 1.882  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.168      ;
; 1.898  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.184      ;
; 1.946  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.232      ;
; 1.951  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.237      ;
; 1.962  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.248      ;
; 1.978  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.264      ;
; 1.985  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.271      ;
; 1.987  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.273      ;
; 2.026  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.312      ;
; 2.031  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.317      ;
; 2.042  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.328      ;
; 2.053  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.339      ;
; 2.053  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.339      ;
; 2.053  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.339      ;
; 2.053  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.339      ;
; 2.053  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.339      ;
; 2.053  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.339      ;
; 2.058  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.344      ;
; 2.106  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.392      ;
; 2.111  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.397      ;
; 2.122  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.408      ;
; 2.138  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.424      ;
; 2.141  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.427      ;
; 2.142  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.428      ;
; 2.143  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.429      ;
; 2.191  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.477      ;
; 2.202  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 2.488      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.129 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.862      ; 1.296      ;
; -1.629 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.862      ; 1.296      ;
; -0.869 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.032      ; 1.726      ;
; -0.789 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.032      ; 1.806      ;
; -0.709 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.032      ; 1.886      ;
; -0.629 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.032      ; 1.966      ;
; -0.549 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 2.032      ; 2.046      ;
; -0.369 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.032      ; 1.726      ;
; -0.289 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.032      ; 1.806      ;
; -0.209 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.032      ; 1.886      ;
; -0.129 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.032      ; 1.966      ;
; -0.049 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 2.032      ; 2.046      ;
; 0.445  ; s7                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s1                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; s2                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.960  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.246      ;
; 0.964  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.250      ;
; 0.974  ; s7                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.260      ;
; 0.982  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.268      ;
; 0.989  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.275      ;
; 0.997  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.283      ;
; 1.008  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.294      ;
; 1.036  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.322      ;
; 1.205  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.491      ;
; 1.234  ; s6                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.834      ; 2.354      ;
; 1.242  ; s5                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.528      ;
; 1.396  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.682      ;
; 1.441  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.727      ;
; 1.453  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.739      ;
; 1.470  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.756      ;
; 1.473  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.759      ;
; 1.475  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 1.760      ;
; 1.476  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.762      ;
; 1.508  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.794      ;
; 1.520  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.807      ;
; 1.532  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.818      ;
; 1.533  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 1.820      ;
; 1.536  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.822      ;
; 1.537  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.823      ;
; 1.545  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.831      ;
; 1.556  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.842      ;
; 1.560  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.846      ;
; 1.590  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.876      ;
; 1.601  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.887      ;
; 1.604  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.890      ;
; 1.608  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 1.895      ;
; 1.636  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 1.922      ;
; 1.656  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.255      ;
; 1.764  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.363      ;
; 1.812  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.411      ;
; 1.815  ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.601      ;
; 1.827  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.113      ;
; 1.861  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.147      ;
; 1.863  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.149      ;
; 1.907  ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.693      ;
; 1.917  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.516      ;
; 1.924  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.523      ;
; 1.945  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.544      ;
; 1.982  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.581      ;
; 1.986  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.585      ;
; 1.999  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 2.284      ;
; 2.063  ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 1.848      ;
; 2.066  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.665      ;
; 2.067  ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 1.852      ;
; 2.073  ; s1                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.006     ; 2.353      ;
; 2.076  ; s4                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 1.861      ;
; 2.090  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.689      ;
; 2.101  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.700      ;
; 2.103  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.702      ;
; 2.129  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.728      ;
; 2.168  ; s5                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.454      ;
; 2.172  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.771      ;
; 2.172  ; s4                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.958      ;
; 2.173  ; s4                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.959      ;
; 2.177  ; s4                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 1.963      ;
; 2.183  ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 1.968      ;
; 2.187  ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 1.972      ;
; 2.195  ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 1.980      ;
; 2.213  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.812      ;
; 2.243  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.842      ;
; 2.255  ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 2.041      ;
; 2.261  ; s6                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.547      ;
; 2.277  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.876      ;
; 2.302  ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 2.088      ;
; 2.303  ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 2.089      ;
; 2.313  ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 2.099      ;
; 2.318  ; s5                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 2.604      ;
; 2.342  ; s4                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 2.128      ;
; 2.392  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 2.991      ;
; 2.428  ; s5                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.834     ; 1.880      ;
; 2.442  ; s3                                                                                 ; s4                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.006     ; 2.722      ;
; 2.461  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 3.060      ;
; 2.478  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 3.077      ;
; 2.482  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.313      ; 3.081      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'status_in'                                                                       ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.445 ; status~3  ; status~3 ; status_in    ; status_in   ; 0.000        ; 0.000      ; 0.731      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'teiler:taktgeber|flipflop'                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.624 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.910      ;
; 0.930 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.216      ;
; 0.947 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.233      ;
; 0.950 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.236      ;
; 0.951 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.237      ;
; 0.951 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.237      ;
; 0.976 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.262      ;
; 1.018 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.304      ;
; 1.025 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.312      ;
; 1.181 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.467      ;
; 1.408 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.695      ;
; 1.412 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.699      ;
; 1.448 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.734      ;
; 1.455 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.741      ;
; 1.455 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.742      ;
; 1.488 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.774      ;
; 1.492 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.779      ;
; 1.514 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.800      ;
; 1.528 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.814      ;
; 1.535 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.821      ;
; 1.535 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.821      ;
; 1.536 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.822      ;
; 1.568 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.854      ;
; 1.572 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.858      ;
; 1.573 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.859      ;
; 1.594 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.880      ;
; 1.608 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.894      ;
; 1.615 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.901      ;
; 1.615 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.901      ;
; 1.622 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.908      ;
; 1.643 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.929      ;
; 1.652 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.938      ;
; 1.674 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.960      ;
; 1.688 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.974      ;
; 1.695 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.981      ;
; 1.695 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.981      ;
; 1.702 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.988      ;
; 1.723 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.009      ;
; 1.732 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.018      ;
; 1.742 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.028      ;
; 1.754 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.040      ;
; 1.775 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.061      ;
; 1.782 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.068      ;
; 1.822 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.108      ;
; 1.834 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.120      ;
; 1.855 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.141      ;
; 1.862 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.148      ;
; 1.862 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.148      ;
; 1.897 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.183      ;
; 1.902 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.188      ;
; 1.914 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.200      ;
; 1.942 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.228      ;
; 1.942 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.228      ;
; 1.977 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.263      ;
; 1.982 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.268      ;
; 1.994 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.280      ;
; 2.022 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.308      ;
; 2.022 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.308      ;
; 2.057 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.343      ;
; 2.062 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.348      ;
; 2.102 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.388      ;
; 2.102 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.388      ;
; 2.137 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.423      ;
; 2.142 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.428      ;
; 2.154 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.440      ;
; 2.157 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.443      ;
; 2.182 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.468      ;
; 2.203 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.489      ;
; 2.203 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.489      ;
; 2.203 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.489      ;
; 2.203 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.489      ;
; 2.203 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.489      ;
; 2.203 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.489      ;
; 2.217 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.503      ;
; 2.222 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.508      ;
; 2.262 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.548      ;
; 2.297 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.583      ;
; 2.310 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.596      ;
; 2.312 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.598      ;
; 2.313 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.599      ;
; 2.342 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.628      ;
; 2.359 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.645      ;
; 2.359 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.645      ;
; 2.359 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.645      ;
; 2.359 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.645      ;
; 2.359 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.645      ;
; 2.359 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.645      ;
; 2.377 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.663      ;
; 2.422 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.708      ;
; 2.424 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.710      ;
; 2.425 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.711      ;
; 2.471 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.757      ;
; 2.471 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 2.757      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'status_in'                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; status_in ; Rise       ; status_in         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; status_in ; Rise       ; status~3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; status_in ; Rise       ; status~3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status~2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status~2|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                              ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; T[*]      ; CLOCK                     ; 6.737 ; 6.737 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; 6.737 ; 6.737 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; 6.608 ; 6.608 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 1.173 ; 1.173 ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.779 ; 0.779 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.785 ; 0.785 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.892 ; 0.892 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 1.162 ; 1.162 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.756 ; 0.756 ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 1.173 ; 1.173 ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.840 ; 0.840 ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 1.092 ; 1.092 ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 6.853 ; 6.853 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 6.853 ; 6.853 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 6.787 ; 6.787 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; -4.051 ; -4.051 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; -4.051 ; -4.051 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; -4.858 ; -4.858 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; -0.508 ; -0.508 ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; -0.531 ; -0.531 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; -0.537 ; -0.537 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; -0.644 ; -0.644 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; -0.914 ; -0.914 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; -0.508 ; -0.508 ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; -0.925 ; -0.925 ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; -0.592 ; -0.592 ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; -0.844 ; -0.844 ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -6.490 ; -6.490 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -6.556 ; -6.556 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -6.490 ; -6.490 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex[*]     ; CLOCK      ; 11.512 ; 11.512 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 11.472 ; 11.472 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 11.512 ; 11.512 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 10.418 ; 10.418 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 11.372 ; 11.372 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 11.171 ; 11.171 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 11.173 ; 11.173 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 11.168 ; 11.168 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 8.751  ; 8.751  ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 8.751  ; 8.751  ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 8.314  ; 8.314  ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 8.047  ; 8.047  ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 8.015  ; 8.015  ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 8.721  ; 8.721  ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 8.072  ; 8.072  ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 8.324  ; 8.324  ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 8.654  ; 8.654  ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 9.936  ; 9.936  ; Rise       ; status_in       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex[*]     ; CLOCK      ; 7.740 ; 7.740 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 8.048 ; 8.048 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 8.070 ; 8.070 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 8.208 ; 8.208 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 7.959 ; 7.959 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 7.740 ; 7.740 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 7.772 ; 7.772 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 7.775 ; 7.775 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 8.015 ; 8.015 ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 8.751 ; 8.751 ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 8.314 ; 8.314 ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 8.047 ; 8.047 ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 8.015 ; 8.015 ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 8.721 ; 8.721 ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 8.072 ; 8.072 ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 8.324 ; 8.324 ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 8.654 ; 8.654 ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 9.936 ; 9.936 ; Rise       ; status_in       ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                    ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -0.469 ; -4.196        ;
; teiler:taktgeber|flipflop                                                          ; -0.296 ; -3.552        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.261 ; -3.132        ;
; status_in                                                                          ; 0.665  ; 0.000         ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 1.306  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.567 ; -4.562        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -0.926 ; -0.926        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.923 ; -7.221        ;
; status_in                                                                          ; 0.215  ; 0.000         ;
; teiler:taktgeber|flipflop                                                          ; 0.243  ; 0.000         ;
+------------------------------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                      ;
+------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                              ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------+--------+---------------+
; CLOCK                                                                              ; -1.380 ; -22.380       ;
; status_in                                                                          ; -1.380 ; -2.380        ;
; teiler:taktgeber|flipflop                                                          ; -0.500 ; -12.000       ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500 ; -12.000       ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; -0.500 ; -1.000        ;
+------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.469 ; s5                                                                                 ; s6                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; -0.762     ; 0.739      ;
; -0.422 ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 0.953      ;
; -0.419 ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 0.950      ;
; -0.419 ; s4                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 0.950      ;
; -0.390 ; s4                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.922      ;
; -0.390 ; s4                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.922      ;
; -0.389 ; s4                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.921      ;
; -0.388 ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.920      ;
; -0.388 ; s4                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.920      ;
; -0.333 ; s2                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.865      ;
; -0.332 ; s2                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 0.863      ;
; -0.331 ; s2                                                                                 ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.863      ;
; -0.329 ; s2                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 0.860      ;
; -0.329 ; s2                                                                                 ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; -0.001     ; 0.860      ;
; -0.328 ; s2                                                                                 ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.860      ;
; -0.326 ; s2                                                                                 ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.858      ;
; -0.300 ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 0.500        ; 0.000      ; 0.832      ;
; -0.227 ; s2                                                                                 ; s3                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.004      ; 1.263      ;
; -0.197 ; status~3                                                                           ; schiebe:register|speicher[1]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.018      ; 0.747      ;
; -0.197 ; status~3                                                                           ; schiebe:register|speicher[0]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.018      ; 0.747      ;
; -0.183 ; status~3                                                                           ; schiebe:register|speicher[5]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.019      ; 0.734      ;
; -0.180 ; status~3                                                                           ; schiebe:register|speicher[2]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.019      ; 0.731      ;
; -0.173 ; s4                                                                                 ; s5                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.004      ; 1.209      ;
; -0.171 ; status~3                                                                           ; schiebe:register|speicher[4]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.019      ; 0.722      ;
; -0.170 ; status~3                                                                           ; schiebe:register|speicher[6]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.019      ; 0.721      ;
; -0.166 ; status~3                                                                           ; schiebe:register|speicher[3]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.019      ; 0.717      ;
; -0.163 ; status~3                                                                           ; schiebe:register|speicher[7]                                                       ; status_in                 ; CLOCK       ; 0.500        ; 0.018      ; 0.713      ;
; -0.122 ; s3                                                                                 ; s4                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; -0.004     ; 1.150      ;
; -0.011 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.268      ;
; 0.004  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.253      ;
; 0.016  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.241      ;
; 0.035  ; s1                                                                                 ; s2                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; -0.004     ; 0.993      ;
; 0.038  ; s5                                                                                 ; s3                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.994      ;
; 0.050  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.207      ;
; 0.052  ; s6                                                                                 ; s6                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.980      ;
; 0.065  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.192      ;
; 0.070  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.187      ;
; 0.087  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.170      ;
; 0.091  ; s5                                                                                 ; s5                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.941      ;
; 0.140  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.117      ;
; 0.141  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.116      ;
; 0.147  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; -0.001     ; 0.884      ;
; 0.171  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.086      ;
; 0.180  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.077      ;
; 0.188  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.069      ;
; 0.203  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.054      ;
; 0.203  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.054      ;
; 0.204  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.828      ;
; 0.206  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.826      ;
; 0.209  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.823      ;
; 0.211  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.046      ;
; 0.224  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 1.033      ;
; 0.254  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.001      ; 0.779      ;
; 0.258  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.999      ;
; 0.264  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.993      ;
; 0.267  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.765      ;
; 0.269  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.988      ;
; 0.271  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.986      ;
; 0.280  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.752      ;
; 0.281  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.751      ;
; 0.284  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.748      ;
; 0.289  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.743      ;
; 0.292  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.740      ;
; 0.295  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.962      ;
; 0.297  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.735      ;
; 0.301  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.731      ;
; 0.316  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.716      ;
; 0.320  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.712      ;
; 0.320  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.001      ; 0.713      ;
; 0.327  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.705      ;
; 0.327  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.705      ;
; 0.333  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.924      ;
; 0.336  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.696      ;
; 0.337  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; -0.001     ; 0.694      ;
; 0.340  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.692      ;
; 0.341  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.691      ;
; 0.348  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.909      ;
; 0.348  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.684      ;
; 0.351  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.681      ;
; 0.351  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.681      ;
; 0.370  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.662      ;
; 0.371  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.661      ;
; 0.386  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.646      ;
; 0.386  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.646      ;
; 0.388  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s5                                                                                 ; teiler:taktgeber|flipflop ; CLOCK       ; 1.000        ; 0.225      ; 0.869      ;
; 0.412  ; s5                                                                                 ; s7                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.620      ;
; 0.437  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.595      ;
; 0.498  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.534      ;
; 0.506  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.526      ;
; 0.510  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.522      ;
; 0.511  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.521      ;
; 0.513  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.519      ;
; 0.516  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.516      ;
; 0.518  ; s7                                                                                 ; s1                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.514      ;
; 0.524  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.508      ;
; 0.524  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.508      ;
; 0.525  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.507      ;
; 0.665  ; s2                                                                                 ; s2                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; s7                                                                                 ; s7                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; s1                                                                                 ; s1                                                                                 ; CLOCK                     ; CLOCK       ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|flipflop'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.328      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.281 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.313      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.301      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.247 ; s5                                                            ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; CLOCK                     ; teiler:taktgeber|flipflop ; 1.000        ; -0.225     ; 1.054      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.235 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.267      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.252      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.247      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.198 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.230      ;
; -0.144 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 1.000        ; 0.000      ; 1.176      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.261 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.293      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.202 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.234      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.177 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.209      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.195      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.179      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.113 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.145      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.120      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.112      ;
; -0.073 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.105      ;
; -0.073 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 1.000        ; 0.000      ; 1.105      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'status_in'                                                                      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.665 ; status~3  ; status~3 ; status_in    ; status_in   ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                  ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 1.306 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.500        ; 1.000      ; 0.367      ;
; 1.806 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 1.000        ; 1.000      ; 0.367      ;
+-------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                            ; Launch Clock                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.567 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.795      ; 0.521      ;
; -1.067 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.795      ; 0.521      ;
; -0.669 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.037      ; 0.661      ;
; -0.634 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.037      ; 0.696      ;
; -0.599 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.037      ; 0.731      ;
; -0.564 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.037      ; 0.766      ;
; -0.529 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; 0.000        ; 1.037      ; 0.801      ;
; -0.169 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.037      ; 0.661      ;
; -0.134 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.037      ; 0.696      ;
; -0.099 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.037      ; 0.731      ;
; -0.064 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.037      ; 0.766      ;
; -0.029 ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK       ; -0.500       ; 1.037      ; 0.801      ;
; 0.008  ; s6                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.762      ; 0.922      ;
; 0.215  ; s7                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s1                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; s2                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.355  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.508      ;
; 0.362  ; s7                                                                                 ; s1                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.514      ;
; 0.364  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.522      ;
; 0.374  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.526      ;
; 0.382  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.534      ;
; 0.443  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.595      ;
; 0.468  ; s5                                                                                 ; s7                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.620      ;
; 0.492  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.869      ;
; 0.494  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.646      ;
; 0.509  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.662      ;
; 0.529  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.681      ;
; 0.532  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.909      ;
; 0.532  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.684      ;
; 0.539  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.692      ;
; 0.543  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 0.694      ;
; 0.544  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.696      ;
; 0.547  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.924      ;
; 0.553  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.705      ;
; 0.560  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.712      ;
; 0.560  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 0.713      ;
; 0.564  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.716      ;
; 0.579  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.583  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.735      ;
; 0.585  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.962      ;
; 0.588  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[6]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; schiebe:register|speicher[3]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.743      ;
; 0.596  ; schiebe:register|speicher[2]                                                       ; schiebe:register|speicher[3]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.748      ;
; 0.599  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.751      ;
; 0.600  ; schiebe:register|speicher[0]                                                       ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.752      ;
; 0.609  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.986      ;
; 0.611  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.988      ;
; 0.613  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.765      ;
; 0.616  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.993      ;
; 0.622  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 0.999      ;
; 0.626  ; schiebe:register|speicher[1]                                                       ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.001      ; 0.779      ;
; 0.656  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.033      ;
; 0.669  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.046      ;
; 0.671  ; schiebe:register|speicher[4]                                                       ; schiebe:register|speicher[4]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.823      ;
; 0.674  ; schiebe:register|speicher[5]                                                       ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.826      ;
; 0.676  ; schiebe:register|speicher[7]                                                       ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.828      ;
; 0.677  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.054      ;
; 0.677  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.054      ;
; 0.692  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.069      ;
; 0.700  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.077      ;
; 0.709  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.086      ;
; 0.733  ; schiebe:register|speicher[6]                                                       ; schiebe:register|speicher[7]                                                       ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.001     ; 0.884      ;
; 0.739  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11]                      ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.116      ;
; 0.740  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]                       ; s5                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.117      ;
; 0.789  ; s5                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.941      ;
; 0.793  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.170      ;
; 0.810  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.187      ;
; 0.815  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.192      ;
; 0.828  ; s6                                                                                 ; s6                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.980      ;
; 0.830  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10]                      ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.207      ;
; 0.842  ; s5                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.000      ; 0.994      ;
; 0.845  ; s1                                                                                 ; s2                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.004     ; 0.993      ;
; 0.864  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.241      ;
; 0.876  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.253      ;
; 0.891  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]                       ; s3                                                                                 ; teiler:taktgeber|flipflop                                                          ; CLOCK       ; 0.000        ; 0.225      ; 1.268      ;
; 1.002  ; s3                                                                                 ; s4                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; -0.004     ; 1.150      ;
; 1.012  ; status~3                                                                           ; schiebe:register|speicher[2]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.019      ; 0.683      ;
; 1.012  ; status~3                                                                           ; schiebe:register|speicher[4]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.019      ; 0.683      ;
; 1.013  ; status~3                                                                           ; schiebe:register|speicher[6]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.019      ; 0.684      ;
; 1.014  ; s4                                                                                 ; schiebe:register|speicher[2]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.666      ;
; 1.014  ; status~3                                                                           ; schiebe:register|speicher[3]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.019      ; 0.685      ;
; 1.014  ; status~3                                                                           ; schiebe:register|speicher[5]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.019      ; 0.685      ;
; 1.033  ; s2                                                                                 ; schiebe:register|speicher[5]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; 0.000      ; 0.685      ;
; 1.034  ; status~3                                                                           ; schiebe:register|speicher[7]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.018      ; 0.704      ;
; 1.043  ; status~3                                                                           ; schiebe:register|speicher[1]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.018      ; 0.713      ;
; 1.046  ; status~3                                                                           ; schiebe:register|speicher[0]                                                       ; status_in                                                                          ; CLOCK       ; -0.500       ; 0.018      ; 0.716      ;
; 1.053  ; s4                                                                                 ; s5                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.004      ; 1.209      ;
; 1.092  ; s4                                                                                 ; schiebe:register|speicher[1]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 0.743      ;
; 1.093  ; s4                                                                                 ; schiebe:register|speicher[0]                                                       ; CLOCK                                                                              ; CLOCK       ; -0.500       ; -0.001     ; 0.744      ;
; 1.107  ; s2                                                                                 ; s3                                                                                 ; CLOCK                                                                              ; CLOCK       ; 0.000        ; 0.004      ; 1.263      ;
+--------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                                    ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.926 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; 0.000        ; 1.000      ; 0.367      ;
; -0.426 ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; -0.500       ; 1.000      ; 0.367      ;
+--------+---------------------------+---------------------------+---------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                                                   ; Launch Clock                                                                       ; Latch Clock                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.923 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.528      ;
; -0.783 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.668      ;
; -0.748 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.703      ;
; -0.713 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.738      ;
; -0.678 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.773      ;
; -0.584 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.867      ;
; -0.549 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.902      ;
; -0.514 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.937      ;
; -0.479 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 0.972      ;
; -0.444 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 1.007      ;
; -0.423 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.528      ;
; -0.409 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 1.042      ;
; -0.397 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 1.158      ; 1.054      ;
; -0.283 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.668      ;
; -0.248 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.703      ;
; -0.213 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.738      ;
; -0.178 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.773      ;
; -0.084 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.867      ;
; -0.049 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.902      ;
; -0.014 ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.937      ;
; 0.021  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 0.972      ;
; 0.056  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 1.007      ;
; 0.091  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 1.042      ;
; 0.103  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -0.500       ; 1.158      ; 1.054      ;
; 0.245  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.361  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.376  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.444  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.499  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.516  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.534  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.537  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.551  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.569  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.572  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.587  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.607  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.622  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.638  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.642  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.645  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.657  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.663  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.673  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.680  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.692  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.698  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.850      ;
; 0.708  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.860      ;
; 0.715  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.867      ;
; 0.733  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.885      ;
; 0.743  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.895      ;
; 0.750  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.768  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.778  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.785  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.785  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.789  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.941      ;
; 0.791  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.943      ;
; 0.803  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.955      ;
; 0.813  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.965      ;
; 0.820  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.833  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.833  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.833  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.833  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.833  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.833  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.985      ;
; 0.838  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.990      ;
; 0.845  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.997      ;
; 0.847  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.999      ;
; 0.847  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 0.999      ;
; 0.848  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.000      ;
; 0.855  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 0.000        ; 0.000      ; 1.007      ;
+--------+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'status_in'                                                                       ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.215 ; status~3  ; status~3 ; status_in    ; status_in   ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'teiler:taktgeber|flipflop'                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.243 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.395      ;
; 0.361 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.517      ;
; 0.374 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.531      ;
; 0.449 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.601      ;
; 0.499 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.655      ;
; 0.514 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.671      ;
; 0.537 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.690      ;
; 0.549 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.708      ;
; 0.572 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.725      ;
; 0.584 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.740      ;
; 0.591 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.743      ;
; 0.607 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.760      ;
; 0.619 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.771      ;
; 0.622 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.775      ;
; 0.626 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.778      ;
; 0.642 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.795      ;
; 0.657 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.809      ;
; 0.661 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.813      ;
; 0.666 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.818      ;
; 0.678 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.830      ;
; 0.692 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.844      ;
; 0.696 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.848      ;
; 0.701 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.853      ;
; 0.713 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.865      ;
; 0.716 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.868      ;
; 0.731 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.883      ;
; 0.736 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.888      ;
; 0.748 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.900      ;
; 0.751 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.903      ;
; 0.766 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.918      ;
; 0.771 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.923      ;
; 0.783 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.935      ;
; 0.786 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.938      ;
; 0.806 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.958      ;
; 0.818 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.970      ;
; 0.821 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.973      ;
; 0.841 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 0.993      ;
; 0.849 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.001      ;
; 0.852 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.004      ;
; 0.853 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.005      ;
; 0.856 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.008      ;
; 0.876 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.028      ;
; 0.888 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.040      ;
; 0.891 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.043      ;
; 0.904 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.056      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.059      ;
; 0.923 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.075      ;
; 0.926 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.078      ;
; 0.962 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.114      ;
; 0.962 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.114      ;
; 0.962 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.114      ;
; 0.962 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.114      ;
; 0.962 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.114      ;
; 0.962 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.114      ;
; 0.966 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.118      ;
; 0.969 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.121      ;
; 0.969 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.121      ;
; 0.994 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.146      ;
; 1.024 ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ; teiler:taktgeber|flipflop ; teiler:taktgeber|flipflop ; 0.000        ; 0.000      ; 1.176      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s1                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s2                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s3                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s4                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s5                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s6                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s7                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[0]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[1]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[2]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[3]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[4]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[5]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[6]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; schiebe:register|speicher[7]                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[0]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[1]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[2]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[3]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[4]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[5]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[6]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; register|speicher[7]|clk                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s1|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s2|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s3|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s4|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s5|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s6|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; s7|clk                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[5]|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'status_in'                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; status_in ; Rise       ; status_in         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; status_in ; Rise       ; status~3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; status_in ; Rise       ; status~3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status_in|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; status_in ; Rise       ; status~2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; status_in ; Rise       ; status~2|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|flipflop'                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; lpm_counter:warten_counter|cntr_2lj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop|regout                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; taktgeber|flipflop~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|flipflop ; Rise       ; warten_counter|auto_generated|counter_reg_bit1a[9]|clk        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]'                                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                              ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita0|dataa                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita1|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita2|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita3|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita4|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cin                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5|cout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Fall       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|cin                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_comb_bita5~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; Rise       ; taktgeber|counter6|auto_generated|counter_reg_bit1a[0]|regout             ;
+--------+--------------+----------------+------------------+------------------------------------------------------------------------------------+------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; teiler:taktgeber|flipflop                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_|datab                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|_~2|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|_~2|datad                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Rise       ; taktgeber|counter12|auto_generated|counter_reg_bit1a[0]|regout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] ; Fall       ; taktgeber|flipflop|clk                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; 3.356  ; 3.356  ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; 3.356  ; 3.356  ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; 3.336  ; 3.336  ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; -0.096 ; -0.096 ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; -0.239 ; -0.239 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; -0.249 ; -0.249 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; -0.209 ; -0.209 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; -0.108 ; -0.108 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; -0.283 ; -0.283 ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; -0.132 ; -0.132 ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; -0.243 ; -0.243 ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; -0.096 ; -0.096 ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 3.142  ; 3.142  ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 3.142  ; 3.142  ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 3.120  ; 3.120  ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; -1.866 ; -1.866 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; -1.866 ; -1.866 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; -2.210 ; -2.210 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 0.403  ; 0.403  ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.359  ; 0.359  ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.369  ; 0.369  ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.329  ; 0.329  ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 0.228  ; 0.228  ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.403  ; 0.403  ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.252  ; 0.252  ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.363  ; 0.363  ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.216  ; 0.216  ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -2.942 ; -2.942 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -2.964 ; -2.964 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -2.942 ; -2.942 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex[*]     ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 5.634 ; 5.634 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 5.244 ; 5.244 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 5.521 ; 5.521 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 4.458 ; 4.458 ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 4.453 ; 4.453 ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 4.308 ; 4.308 ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 4.220 ; 4.220 ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 4.203 ; 4.203 ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 4.458 ; 4.458 ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 4.240 ; 4.240 ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 4.326 ; 4.326 ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 4.457 ; 4.457 ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 4.567 ; 4.567 ; Rise       ; status_in       ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex[*]     ; CLOCK      ; 3.666 ; 3.666 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 3.762 ; 3.762 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 3.791 ; 3.791 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 4.048 ; 4.048 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 3.736 ; 3.736 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 3.666 ; 3.666 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 3.670 ; 3.670 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 3.673 ; 3.673 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 4.203 ; 4.203 ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 4.453 ; 4.453 ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 4.308 ; 4.308 ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 4.220 ; 4.220 ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 4.203 ; 4.203 ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 4.458 ; 4.458 ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 4.240 ; 4.240 ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 4.326 ; 4.326 ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 4.457 ; 4.457 ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 4.567 ; 4.567 ; Rise       ; status_in       ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                                               ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                    ; -2.329  ; -2.212  ; N/A      ; N/A     ; -1.631              ;
;  CLOCK                                                                              ; -2.329  ; -2.129  ; N/A      ; N/A     ; -1.631              ;
;  status_in                                                                          ; 0.307   ; 0.215   ; N/A      ; N/A     ; -1.631              ;
;  teiler:taktgeber|flipflop                                                          ; -2.131  ; 0.243   ; N/A      ; N/A     ; -0.611              ;
;  teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 1.306   ; -2.212  ; N/A      ; N/A     ; -0.611              ;
;  teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -2.095  ; -2.195  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                                     ; -81.485 ; -23.531 ; 0.0      ; 0.0     ; -60.696             ;
;  CLOCK                                                                              ; -30.773 ; -5.674  ; N/A      ; N/A     ; -27.293             ;
;  status_in                                                                          ; 0.000   ; 0.000   ; N/A      ; N/A     ; -2.853              ;
;  teiler:taktgeber|flipflop                                                          ; -25.572 ; 0.000   ; N/A      ; N/A     ; -14.664             ;
;  teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 0.000   ; -2.212  ; N/A      ; N/A     ; -1.222              ;
;  teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; -25.140 ; -15.645 ; N/A      ; N/A     ; -14.664             ;
+-------------------------------------------------------------------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; T[*]      ; CLOCK                     ; 6.737 ; 6.737 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; 6.737 ; 6.737 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; 6.608 ; 6.608 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 1.173 ; 1.173 ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.779 ; 0.779 ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.785 ; 0.785 ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.892 ; 0.892 ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 1.162 ; 1.162 ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.756 ; 0.756 ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 1.173 ; 1.173 ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.840 ; 0.840 ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 1.092 ; 1.092 ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; 6.853 ; 6.853 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; 6.853 ; 6.853 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; 6.787 ; 6.787 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; T[*]      ; CLOCK                     ; -1.866 ; -1.866 ; Rise       ; CLOCK                     ;
;  T[1]     ; CLOCK                     ; -1.866 ; -1.866 ; Rise       ; CLOCK                     ;
;  T[2]     ; CLOCK                     ; -2.210 ; -2.210 ; Rise       ; CLOCK                     ;
; PARIN[*]  ; CLOCK                     ; 0.403  ; 0.403  ; Fall       ; CLOCK                     ;
;  PARIN[0] ; CLOCK                     ; 0.359  ; 0.359  ; Fall       ; CLOCK                     ;
;  PARIN[1] ; CLOCK                     ; 0.369  ; 0.369  ; Fall       ; CLOCK                     ;
;  PARIN[2] ; CLOCK                     ; 0.329  ; 0.329  ; Fall       ; CLOCK                     ;
;  PARIN[3] ; CLOCK                     ; 0.228  ; 0.228  ; Fall       ; CLOCK                     ;
;  PARIN[4] ; CLOCK                     ; 0.403  ; 0.403  ; Fall       ; CLOCK                     ;
;  PARIN[5] ; CLOCK                     ; 0.252  ; 0.252  ; Fall       ; CLOCK                     ;
;  PARIN[6] ; CLOCK                     ; 0.363  ; 0.363  ; Fall       ; CLOCK                     ;
;  PARIN[7] ; CLOCK                     ; 0.216  ; 0.216  ; Fall       ; CLOCK                     ;
; T[*]      ; teiler:taktgeber|flipflop ; -2.942 ; -2.942 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[1]     ; teiler:taktgeber|flipflop ; -2.964 ; -2.964 ; Rise       ; teiler:taktgeber|flipflop ;
;  T[2]     ; teiler:taktgeber|flipflop ; -2.942 ; -2.942 ; Rise       ; teiler:taktgeber|flipflop ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; hex[*]     ; CLOCK      ; 11.512 ; 11.512 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 11.472 ; 11.472 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 11.512 ; 11.512 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 10.418 ; 10.418 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 11.372 ; 11.372 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 11.171 ; 11.171 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 11.173 ; 11.173 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 11.168 ; 11.168 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 8.751  ; 8.751  ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 8.751  ; 8.751  ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 8.314  ; 8.314  ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 8.047  ; 8.047  ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 8.015  ; 8.015  ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 8.721  ; 8.721  ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 8.072  ; 8.072  ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 8.324  ; 8.324  ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 8.654  ; 8.654  ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 9.936  ; 9.936  ; Rise       ; status_in       ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; hex[*]     ; CLOCK      ; 3.666 ; 3.666 ; Rise       ; CLOCK           ;
;  hex[0]    ; CLOCK      ; 3.762 ; 3.762 ; Rise       ; CLOCK           ;
;  hex[1]    ; CLOCK      ; 3.791 ; 3.791 ; Rise       ; CLOCK           ;
;  hex[2]    ; CLOCK      ; 4.048 ; 4.048 ; Rise       ; CLOCK           ;
;  hex[3]    ; CLOCK      ; 3.736 ; 3.736 ; Rise       ; CLOCK           ;
;  hex[4]    ; CLOCK      ; 3.666 ; 3.666 ; Rise       ; CLOCK           ;
;  hex[5]    ; CLOCK      ; 3.670 ; 3.670 ; Rise       ; CLOCK           ;
;  hex[6]    ; CLOCK      ; 3.673 ; 3.673 ; Rise       ; CLOCK           ;
; out[*]     ; CLOCK      ; 4.203 ; 4.203 ; Fall       ; CLOCK           ;
;  out[0]    ; CLOCK      ; 4.453 ; 4.453 ; Fall       ; CLOCK           ;
;  out[1]    ; CLOCK      ; 4.308 ; 4.308 ; Fall       ; CLOCK           ;
;  out[2]    ; CLOCK      ; 4.220 ; 4.220 ; Fall       ; CLOCK           ;
;  out[3]    ; CLOCK      ; 4.203 ; 4.203 ; Fall       ; CLOCK           ;
;  out[4]    ; CLOCK      ; 4.458 ; 4.458 ; Fall       ; CLOCK           ;
;  out[5]    ; CLOCK      ; 4.240 ; 4.240 ; Fall       ; CLOCK           ;
;  out[6]    ; CLOCK      ; 4.326 ; 4.326 ; Fall       ; CLOCK           ;
;  out[7]    ; CLOCK      ; 4.457 ; 4.457 ; Fall       ; CLOCK           ;
; status_out ; status_in  ; 4.567 ; 4.567 ; Rise       ; status_in       ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                         ; To Clock                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                                              ; CLOCK                                                                              ; 29       ; 0        ; 48       ; 24       ;
; status_in                                                                          ; CLOCK                                                                              ; 0        ; 0        ; 16       ; 0        ;
; teiler:taktgeber|flipflop                                                          ; CLOCK                                                                              ; 24       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK                                                                              ; 6        ; 6        ; 0        ; 0        ;
; status_in                                                                          ; status_in                                                                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK                                                                              ; teiler:taktgeber|flipflop                                                          ; 15       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|flipflop                                                          ; 258      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 264      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 30       ; 30       ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                         ; To Clock                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                                              ; CLOCK                                                                              ; 29       ; 0        ; 48       ; 24       ;
; status_in                                                                          ; CLOCK                                                                              ; 0        ; 0        ; 16       ; 0        ;
; teiler:taktgeber|flipflop                                                          ; CLOCK                                                                              ; 24       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; CLOCK                                                                              ; 6        ; 6        ; 0        ; 0        ;
; status_in                                                                          ; status_in                                                                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK                                                                              ; teiler:taktgeber|flipflop                                                          ; 15       ; 0        ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|flipflop                                                          ; 258      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 264      ; 0        ; 0        ; 0        ;
; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] ; 30       ; 30       ; 0        ; 0        ;
; teiler:taktgeber|flipflop                                                          ; teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]           ; 0        ; 0        ; 1        ; 1        ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan 11 17:00:51 2017
Info: Command: quartus_sta lauf -c lauf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lauf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|flipflop teiler:taktgeber|flipflop
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0]
    Info (332105): create_clock -period 1.000 -name teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0]
    Info (332105): create_clock -period 1.000 -name status_in status_in
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita0  from: dataa  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita5  from: cin  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.329       -30.773 CLOCK 
    Info (332119):    -2.131       -25.572 teiler:taktgeber|flipflop 
    Info (332119):    -2.095       -25.140 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.307         0.000 status_in 
    Info (332119):     2.464         0.000 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332146): Worst-case hold slack is -2.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.212        -2.212 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
    Info (332119):    -2.195       -15.645 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -2.129        -5.674 CLOCK 
    Info (332119):     0.445         0.000 status_in 
    Info (332119):     0.624         0.000 teiler:taktgeber|flipflop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -27.293 CLOCK 
    Info (332119):    -1.631        -2.853 status_in 
    Info (332119):    -0.611       -14.664 teiler:taktgeber|flipflop 
    Info (332119):    -0.611       -14.664 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -0.611        -1.222 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita0  from: dataa  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita1  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita2  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita3  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita4  from: cin  to: combout
    Info (332098): Cell: taktgeber|counter6|auto_generated|counter_comb_bita5  from: cin  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.469        -4.196 CLOCK 
    Info (332119):    -0.296        -3.552 teiler:taktgeber|flipflop 
    Info (332119):    -0.261        -3.132 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.665         0.000 status_in 
    Info (332119):     1.306         0.000 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332146): Worst-case hold slack is -1.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.567        -4.562 CLOCK 
    Info (332119):    -0.926        -0.926 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
    Info (332119):    -0.923        -7.221 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):     0.215         0.000 status_in 
    Info (332119):     0.243         0.000 teiler:taktgeber|flipflop 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK 
    Info (332119):    -1.380        -2.380 status_in 
    Info (332119):    -0.500       -12.000 teiler:taktgeber|flipflop 
    Info (332119):    -0.500       -12.000 teiler:taktgeber|lpm_counter:counter6|cntr_l7g:auto_generated|counter_reg_bit1a[0] 
    Info (332119):    -0.500        -1.000 teiler:taktgeber|lpm_counter:counter12|cntr_0nj:auto_generated|safe_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 299 megabytes
    Info: Processing ended: Wed Jan 11 17:00:52 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


