`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: Instruction Cache
// Tool Versions: Vivado 2017.4.1
// Description: RV32I Instruction Cache
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    //  åŒæ­¥è¯»å†™è¯»Cacheï¼Œå®éªŒä¸­å¯ä»¥å°†å…¶å½“åšåªè¯»Cache
    //  debugç«¯å£ç”¨äºsimulationæ—¶æ‰¹é‡è¯»å†™æŒ‡ä»¤ï¼Œå¯ä»¥å¿½ç•¥
// è¾“å…¥
    // clk               æ—¶é’Ÿ
    // write_en          debugå†™ä½¿èƒ?
    // addr              è¯»åœ°å?
    // debug_addr        debugè¯»å†™åœ°å€
    // debug_input       debugå†™æŒ‡ä»?
// è¾“å‡º
    // data              è¯»çš„æŒ‡ä»¤
    // debug_data        debugè¯»çš„æŒ‡ä»¤
// å®éªŒè¦æ±‚  
    // æ— éœ€ä¿®æ”¹

module InstructionCache(
    input wire clk,
    input wire write_en,
    input wire [31:2] addr, debug_addr,
    input wire [31:0] debug_input,
    output reg [31:0] data, debug_data
);

    // local variable
    wire addr_valid = (addr[31:14] == 18'h0);
    wire debug_addr_valid = (debug_addr[31:14] == 18'h0);
    wire [11:0] dealt_addr = addr[13:2];
    wire [11:0] dealt_debug_addr = debug_addr[13:2];
    // cache content
    reg [31:0] inst_cache[0:4095];


    initial begin
        data = 32'h0;
        debug_data = 32'h0;
        // you can add simulation instructions here
        inst_cache[0] = 32'h1;
        // ......
    end

    always@(posedge clk)
    begin
        data <= addr_valid ? inst_cache[dealt_addr] : 32'h0;
        debug_data <= debug_addr_valid ? inst_cache[dealt_debug_addr] : 32'h0;
        if(write_en & debug_addr_valid) 
            inst_cache[dealt_debug_addr] <= debug_input;
    end

endmodule




