
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-w>module</q-w> SDRAM_Controller#(
<a name="2"><q-n>     2  </q-n></a>				SDRAM_ADDR_WIDTH = 13,
<a name="3"><q-n>     3  </q-n></a>				SDRAM_DATA_WIDTH = 16,
<a name="4"><q-n>     4  </q-n></a>				SDRAM_BANK_WIDTH = 2,
<a name="5"><q-n>     5  </q-n></a>				SIZE	     = 32
<a name="6"><q-n>     6  </q-n></a>			)(
<a name="7"><q-n>     7  </q-n></a>		<q-m>//input from TB</q-m>
<a name="8"><q-n>     8  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> SDRAM_CLK,
<a name="9"><q-n>     9  </q-n></a>		<q-w>input</q-w> 	<q-w>logic</q-w> SDRAM_RESET,
<a name="10"><q-n>     10  </q-n></a>
<a name="11"><q-n>     11  </q-n></a>		<q-w>output</q-w>  <q-w>logic</q-w> SD_RD_ADDR_EN,	
<a name="12"><q-n>     12  </q-n></a>		<q-w>output</q-w>  <q-w>logic</q-w> SD_RD_DATA_EN,
<a name="13"><q-n>     13  </q-n></a>		<q-w>output</q-w>  <q-w>logic</q-w> SD_WR_ADDR_EN,	
<a name="14"><q-n>     14  </q-n></a>		<q-w>output</q-w>  <q-w>logic</q-w> SD_WR_DATA_EN,
<a name="15"><q-n>     15  </q-n></a>
<a name="16"><q-n>     16  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> [SIZE-1:0] SD_WR_ADDR_OUT,	
<a name="17"><q-n>     17  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> [SIZE-1:0] SD_WR_DATA_OUT,
<a name="18"><q-n>     18  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> [SIZE-1:0] SD_RD_ADDR_OUT,	
<a name="19"><q-n>     19  </q-n></a>		<q-w>output</q-w>  <q-w>logic</q-w> [SIZE-1:0] SD_RD_DATA_IN,
<a name="20"><q-n>     20  </q-n></a>
<a name="21"><q-n>     21  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> WADDR_FIFO_FULL,
<a name="22"><q-n>     22  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> WADDR_FIFO_EMPTY,
<a name="23"><q-n>     23  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> WDATA_FIFO_FULL,
<a name="24"><q-n>     24  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> WDATA_FIFO_EMPTY,
<a name="25"><q-n>     25  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> RADDR_FIFO_FULL,
<a name="26"><q-n>     26  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> RADDR_FIFO_EMPTY,
<a name="27"><q-n>     27  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> RDATA_FIFO_FULL,
<a name="28"><q-n>     28  </q-n></a>		<q-w>input</q-w>   <q-w>logic</q-w> RDATA_FIFO_EMPTY,
<a name="29"><q-n>     29  </q-n></a>
<a name="30"><q-n>     30  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>							sdram_clk_o,					<q-m>//output clock to the sdram</q-m>
<a name="31"><q-n>     31  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>							sdram_cke_o,
<a name="32"><q-n>     32  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>							sdram_cs_o,
<a name="33"><q-n>     33  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>							sdram_cas_o,
<a name="34"><q-n>     34  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>							sdram_ras_o,
<a name="35"><q-n>     35  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>							sdram_we_o,
<a name="36"><q-n>     36  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>	[SDRAM_BANK_WIDTH-1:0]	sdram_ba_o,						<q-m>//two banks</q-m>
<a name="37"><q-n>     37  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>	[SDRAM_ADDR_WIDTH-1:0] 	sdram_a_o,
<a name="38"><q-n>     38  </q-n></a>		<q-w>inout</q-w>  	<q-w>logic</q-w>	[SDRAM_DATA_WIDTH-1:0]	sdram_dq_io,					<q-m>//bidirectional port***************************need to drive</q-m>
<a name="39"><q-n>     39  </q-n></a>		<q-w>output</q-w> 	<q-w>logic</q-w>	[1:0]					sdram_dqm_o 					<q-m>//data mask</q-m>
<a name="40"><q-n>     40  </q-n></a>
<a name="41"><q-n>     41  </q-n></a>);
<a name="42"><q-n>     42  </q-n></a>
<a name="43"><q-n>     43  </q-n></a>	<q-w>reg</q-w> [3:0] nxt_op_state;
<a name="44"><q-n>     44  </q-n></a>	<q-w>reg</q-w>	[SDRAM_DATA_WIDTH-1:0]	sdram_dq_io_reg;
<a name="45"><q-n>     45  </q-n></a>
<a name="46"><q-n>     46  </q-n></a>	<q-w>reg</q-w> [15:0] init_delay_counter;
<a name="47"><q-n>     47  </q-n></a>	<q-w>reg</q-w> [1:0]  init_refresh_counter;
<a name="48"><q-n>     48  </q-n></a>
<a name="49"><q-n>     49  </q-n></a>        <q-w>always_ff</q-w> @(<q-a>posedge</q-w> SDRAM_CLK) <q-w>begin</q-w>
<a name="50"><q-n>     50  </q-n></a>            <q-w>if</q-w>(SDRAM_RESET) <q-w>begin</q-w>				
<a name="51"><q-n>     51  </q-n></a>				sdram_cas_o		&lt;= 'b0;
<a name="52"><q-n>     52  </q-n></a>				sdram_ras_o		&lt;= 'b0;
<a name="53"><q-n>     53  </q-n></a>				sdram_we_o		&lt;= 'b0;
<a name="54"><q-n>     54  </q-n></a>				sdram_ba_o		&lt;= 'b0;			
<a name="55"><q-n>     55  </q-n></a>				sdram_a_o		&lt;= 'b0;
<a name="56"><q-n>     56  </q-n></a>				sdram_dq_io_reg &lt;= 'b0;
<a name="57"><q-n>     57  </q-n></a>				sdram_dqm_o		&lt;= 'b0;
<a name="58"><q-n>     58  </q-n></a>				nxt_op_state	&lt;= 'b0;     
<a name="59"><q-n>     59  </q-n></a>            <q-w>end</q-w> 
<a name="60"><q-n>     60  </q-n></a>            <q-w>else</q-w> <q-w>begin</q-w>
<a name="61"><q-n>     61  </q-n></a>                <q-w>case</q-w> (nxt_op_state)
<a name="62"><q-n>     62  </q-n></a>                    4'b0000:  <q-w>begin</q-w>   <q-m>//INIT_DELAY</q-m>
<a name="63"><q-n>     63  </q-n></a>
<a name="64"><q-n>     64  </q-n></a>                    	<q-m>//100us delay generation with counter at 166MHz</q-m>
<a name="65"><q-n>     65  </q-n></a>                    	init_delay_counter = init_delay_counter +1'b1;
<a name="66"><q-n>     66  </q-n></a>
<a name="67"><q-n>     67  </q-n></a>                    	<q-w>if</q-w>(init_delay_counter &gt;= 'd16600) <q-w>begin</q-w>
<a name="68"><q-n>     68  </q-n></a>                    		nxt_op_state &lt;= 4'b0001;				<q-m>//nex_state --&gt; Precharge State</q-m>
<a name="69"><q-n>     69  </q-n></a>                    	<q-w>end</q-w>
<a name="70"><q-n>     70  </q-n></a>
<a name="71"><q-n>     71  </q-n></a>                       <q-m>//NO_OPERATION_COMMAND				</q-m>
<a name="72"><q-n>     72  </q-n></a>						sdram_cas_o			&lt;='b0;
<a name="73"><q-n>     73  </q-n></a>						sdram_cas_o			&lt;='b1;
<a name="74"><q-n>     74  </q-n></a>						sdram_ras_o			&lt;='b1;
<a name="75"><q-n>     75  </q-n></a>						sdram_we_o			&lt;='b1;
<a name="76"><q-n>     76  </q-n></a>						<q-m>// sdram_ba_o		&lt;='b0;			</q-m>
<a name="77"><q-n>     77  </q-n></a>						<q-m>// sdram_a_o		&lt;='b0;</q-m>
<a name="78"><q-n>     78  </q-n></a>						<q-m>// sdram_dq_io_reg	&lt;='b0;</q-m>
<a name="79"><q-n>     79  </q-n></a>						<q-m>// sdram_dqm_o		&lt;='b0;      </q-m>
<a name="80"><q-n>     80  </q-n></a>                    <q-w>end</q-w>
<a name="81"><q-n>     81  </q-n></a>
<a name="82"><q-n>     82  </q-n></a>                    4'b0001:  <q-w>begin</q-w>   <q-m>//PRECHARGE 							// just waiting in the precharge state</q-m>
<a name="83"><q-n>     83  </q-n></a>                        <q-m>//PRECHARGE_COMMAND</q-m>
<a name="84"><q-n>     84  </q-n></a>                        sdram_cs_o&lt;='b0;
<a name="85"><q-n>     85  </q-n></a>						sdram_cas_o&lt;='b0;
<a name="86"><q-n>     86  </q-n></a>						sdram_ras_o&lt;='b1;
<a name="87"><q-n>     87  </q-n></a>						sdram_we_o&lt;='b0;
<a name="88"><q-n>     88  </q-n></a>						sdram_ba_o&lt;='b0;		<q-m>//Needs to be driven		</q-m>
<a name="89"><q-n>     89  </q-n></a>						<q-m>// sdram_a_o&lt;='b0;</q-m>
<a name="90"><q-n>     90  </q-n></a>						<q-m>// sdram_dq_io_reg&lt;='b0;</q-m>
<a name="91"><q-n>     91  </q-n></a>						<q-m>// sdram_dqm_o&lt;='b0;  	</q-m>
<a name="92"><q-n>     92  </q-n></a>						<q-m>// sdram_a_o[10]&lt;='b0;	//Needs to be driven (ALL_BANKS)   </q-m>
<a name="93"><q-n>     93  </q-n></a>						nxt_op_state &lt;= 4'b0010;                                              
<a name="94"><q-n>     94  </q-n></a>                    <q-w>end</q-w>
<a name="95"><q-n>     95  </q-n></a>
<a name="96"><q-n>     96  </q-n></a>                    4'b0010:  <q-w>begin</q-w>   <q-m>//WAIT</q-m>
<a name="97"><q-n>     97  </q-n></a>						<q-w>if</q-w>(init_refresh_counter &gt;=2'b10)<q-w>begin</q-w>
<a name="98"><q-n>     98  </q-n></a>                    		nxt_op_state &lt;= 4'b0101;
<a name="99"><q-n>     99  </q-n></a>                    	<q-w>end</q-w>
<a name="100"><q-n>     100  </q-n></a>                    	<q-w>else</q-w> <q-w>begin</q-w>
<a name="101"><q-n>     101  </q-n></a>                    		nxt_op_state &lt;= 4'b0100;
<a name="102"><q-n>     102  </q-n></a>                    	<q-w>end</q-w>                            
<a name="103"><q-n>     103  </q-n></a>                    <q-w>end</q-w>
<a name="104"><q-n>     104  </q-n></a>
<a name="105"><q-n>     105  </q-n></a>                    4'b0011:  <q-w>begin</q-w>   <q-m>//IDLE</q-m>
<a name="106"><q-n>     106  </q-n></a>                                                                             
<a name="107"><q-n>     107  </q-n></a>                    <q-w>end</q-w>                   
<a name="108"><q-n>     108  </q-n></a>
<a name="109"><q-n>     109  </q-n></a>                    4'b0100:  <q-w>begin</q-w>   <q-m>//INIT_REFRESH</q-m>
<a name="110"><q-n>     110  </q-n></a>
<a name="111"><q-n>     111  </q-n></a>                    	init_refresh_counter = init_refresh_counter + 1'b1;
<a name="112"><q-n>     112  </q-n></a>                    	nxt_op_state &lt;= 4'b0010;
<a name="113"><q-n>     113  </q-n></a>                    	
<a name="114"><q-n>     114  </q-n></a>                    	<q-m>//REFRESH_COMMAND</q-m>
<a name="115"><q-n>     115  </q-n></a>                    	sdram_cs_o&lt;='b0;
<a name="116"><q-n>     116  </q-n></a>						sdram_cas_o&lt;='b0;
<a name="117"><q-n>     117  </q-n></a>						sdram_ras_o&lt;='b0;
<a name="118"><q-n>     118  </q-n></a>						sdram_we_o&lt;='b1;
<a name="119"><q-n>     119  </q-n></a>						<q-m>// sdram_ba_o&lt;='b0;		//Needs to be driven		</q-m>
<a name="120"><q-n>     120  </q-n></a>						<q-m>// sdram_a_o&lt;='b0;</q-m>
<a name="121"><q-n>     121  </q-n></a>						<q-m>// sdram_dq_io_reg&lt;='b0;</q-m>
<a name="122"><q-n>     122  </q-n></a>						<q-m>// sdram_dqm_o&lt;='b0;  	</q-m>
<a name="123"><q-n>     123  </q-n></a>						<q-m>// sdram_a_o[10]&lt;='b0;	//Needs to be driven (ALL_BANKS)                                             </q-m>
<a name="124"><q-n>     124  </q-n></a>                    <q-w>end</q-w>
<a name="125"><q-n>     125  </q-n></a>
<a name="126"><q-n>     126  </q-n></a>                    4'b0101:  <q-w>begin</q-w>   <q-m>//LOAD_MODE_REGISTER</q-m>
<a name="127"><q-n>     127  </q-n></a>
<a name="128"><q-n>     128  </q-n></a>						nxt_op_state &lt;= 4'b0010;
<a name="129"><q-n>     129  </q-n></a>
<a name="130"><q-n>     130  </q-n></a>                    	<q-m>//LOAD_MODE_REGISTER_COMMAND</q-m>
<a name="131"><q-n>     131  </q-n></a>                    	sdram_cs_o&lt;='b0;
<a name="132"><q-n>     132  </q-n></a>						sdram_cas_o&lt;='b0;
<a name="133"><q-n>     133  </q-n></a>						sdram_ras_o&lt;='b0;
<a name="134"><q-n>     134  </q-n></a>						sdram_we_o&lt;='b0;
<a name="135"><q-n>     135  </q-n></a>						<q-m>// sdram_ba_o&lt;='b0;		//Needs to be driven (opcode)		</q-m>
<a name="136"><q-n>     136  </q-n></a>						sdram_a_o&lt;='b0001000100000;		<q-m>//Needs to be driven (opcode)	</q-m>
<a name="137"><q-n>     137  </q-n></a>						<q-m>// sdram_dq_io_reg&lt;='b0;</q-m>
<a name="138"><q-n>     138  </q-n></a>						<q-m>// sdram_dqm_o&lt;='b0;</q-m>
<a name="139"><q-n>     139  </q-n></a>
<a name="140"><q-n>     140  </q-n></a>                    <q-w>end</q-w>
<a name="141"><q-n>     141  </q-n></a>
<a name="142"><q-n>     142  </q-n></a>                    4'b0110:  <q-w>begin</q-w>   <q-m>//REFRESH</q-m>
<a name="143"><q-n>     143  </q-n></a>
<a name="144"><q-n>     144  </q-n></a>
<a name="145"><q-n>     145  </q-n></a>                        <q-m>//REFRESH_COMMAND</q-m>
<a name="146"><q-n>     146  </q-n></a>                    	sdram_cs_o&lt;='b0;
<a name="147"><q-n>     147  </q-n></a>						sdram_cas_o&lt;='b0;
<a name="148"><q-n>     148  </q-n></a>						sdram_ras_o&lt;='b0;
<a name="149"><q-n>     149  </q-n></a>						sdram_we_o&lt;='b1;
<a name="150"><q-n>     150  </q-n></a>						<q-m>// sdram_ba_o&lt;='b0;		//Needs to be driven		</q-m>
<a name="151"><q-n>     151  </q-n></a>						<q-m>// sdram_a_o&lt;='b0;</q-m>
<a name="152"><q-n>     152  </q-n></a>						<q-m>// sdram_dq_io_reg&lt;='b0;</q-m>
<a name="153"><q-n>     153  </q-n></a>						<q-m>// sdram_dqm_o&lt;='b0;  	</q-m>
<a name="154"><q-n>     154  </q-n></a>						<q-m>// sdram_a_o[10]&lt;='b0;	//Needs to be driven (ALL_BANKS)     </q-m>
<a name="155"><q-n>     155  </q-n></a>                    <q-w>end</q-w>
<a name="156"><q-n>     156  </q-n></a>
<a name="157"><q-n>     157  </q-n></a>                    4'b0111:  <q-w>begin</q-w>   <q-m>//ACTIVE</q-m>
<a name="158"><q-n>     158  </q-n></a>                         
<a name="159"><q-n>     159  </q-n></a>                    	<q-m>//LOAD_MODE_REGISTER_COMMAND</q-m>
<a name="160"><q-n>     160  </q-n></a>                    	sdram_cs_o&lt;='b0;
<a name="161"><q-n>     161  </q-n></a>						sdram_cas_o&lt;='b0;
<a name="162"><q-n>     162  </q-n></a>						sdram_ras_o&lt;='b1;
<a name="163"><q-n>     163  </q-n></a>						sdram_we_o&lt;='b1;
<a name="164"><q-n>     164  </q-n></a>						<q-m>// sdram_ba_o&lt;='b0;		//Needs to be driven (BANK)		</q-m>
<a name="165"><q-n>     165  </q-n></a>						<q-m>// sdram_a_o&lt;='b0;		//Needs to be driven (ROW)	</q-m>
<a name="166"><q-n>     166  </q-n></a>						<q-m>// sdram_dq_io_reg&lt;='b0;</q-m>
<a name="167"><q-n>     167  </q-n></a>						<q-m>// sdram_dqm_o&lt;='b0;  </q-m>
<a name="168"><q-n>     168  </q-n></a>                    <q-w>end</q-w>
<a name="169"><q-n>     169  </q-n></a>
<a name="170"><q-n>     170  </q-n></a>                    4'b1000:  <q-w>begin</q-w>   <q-m>//READ</q-m>
<a name="171"><q-n>     171  </q-n></a>                                    
<a name="172"><q-n>     172  </q-n></a>                        <q-m>//READ_COMMAND</q-m>
<a name="173"><q-n>     173  </q-n></a>                    	sdram_cs_o&lt;='b0;
<a name="174"><q-n>     174  </q-n></a>						sdram_cas_o&lt;='b1;
<a name="175"><q-n>     175  </q-n></a>						sdram_ras_o&lt;='b0;
<a name="176"><q-n>     176  </q-n></a>						sdram_we_o&lt;='b1;
<a name="177"><q-n>     177  </q-n></a>						<q-m>// sdram_ba_o&lt;='b0;		//Needs to be driven (BANK)		</q-m>
<a name="178"><q-n>     178  </q-n></a>						<q-m>// sdram_a_o&lt;='b0;		//Needs to be driven (ROW)	</q-m>
<a name="179"><q-n>     179  </q-n></a>						<q-m>// sdram_dq_io_reg&lt;='b0;</q-m>
<a name="180"><q-n>     180  </q-n></a>						<q-m>// sdram_dqm_o&lt;='b0; 	//Needs to be driven (MASK)	 </q-m>
<a name="181"><q-n>     181  </q-n></a>						<q-m>//sdram_a_o[10]&lt;='b0;	//Needs to be driven (PRECHARGE)	</q-m>
<a name="182"><q-n>     182  </q-n></a>                    <q-w>end</q-w>
<a name="183"><q-n>     183  </q-n></a>
<a name="184"><q-n>     184  </q-n></a>                    4'b1001:  <q-w>begin</q-w>   <q-m>//WRITE</q-m>
<a name="185"><q-n>     185  </q-n></a>                                
<a name="186"><q-n>     186  </q-n></a>                        <q-m>//WRITE_COMMAND</q-m>
<a name="187"><q-n>     187  </q-n></a>                    	sdram_cs_o&lt;='b0;
<a name="188"><q-n>     188  </q-n></a>						sdram_cas_o&lt;='b1;
<a name="189"><q-n>     189  </q-n></a>						sdram_ras_o&lt;='b0;
<a name="190"><q-n>     190  </q-n></a>						sdram_we_o&lt;='b0;
<a name="191"><q-n>     191  </q-n></a>						<q-m>// sdram_ba_o&lt;='b0;		//Needs to be driven (BANK)		</q-m>
<a name="192"><q-n>     192  </q-n></a>						<q-m>// sdram_a_o&lt;='b0;		//Needs to be driven (ROW)	</q-m>
<a name="193"><q-n>     193  </q-n></a>						<q-m>// sdram_dq_io_reg&lt;='b0;</q-m>
<a name="194"><q-n>     194  </q-n></a>						<q-m>// sdram_dqm_o&lt;='b0; 	//Needs to be driven (MASK)	 </q-m>
<a name="195"><q-n>     195  </q-n></a>						<q-m>//sdram_a_o[10]&lt;='b0;	//Needs to be driven (PRECHARGE)        </q-m>
<a name="196"><q-n>     196  </q-n></a>                    <q-w>end</q-w>
<a name="197"><q-n>     197  </q-n></a>
<a name="198"><q-n>     198  </q-n></a>                    <q-w>default</q-w> : <q-m>/* default*/</q-m> ;
<a name="199"><q-n>     199  </q-n></a>                <q-w>endcase</q-w>
<a name="200"><q-n>     200  </q-n></a>            <q-w>end</q-w>
<a name="201"><q-n>     201  </q-n></a>        <q-w>end</q-w>
<a name="202"><q-n>     202  </q-n></a>
<a name="203"><q-n>     203  </q-n></a><q-w>assign</q-w> sdram_clk_o = SDRAM_CLK;
<a name="204"><q-n>     204  </q-n></a><q-w>assign</q-w> sdram_cke_o = 'b1;
<a name="205"><q-n>     205  </q-n></a>
<a name="206"><q-n>     206  </q-n></a><q-m>// assign sdram_dq_io = (cs &amp;&amp; !wr_en &amp;&amp; out_en) ? sdram_dq_io_reg :'bz; </q-m>
<a name="207"><q-n>     207  </q-n></a>
<a name="208"><q-n>     208  </q-n></a><q-w>endmodule</q-w> : SDRAM_Controller</pre>
</tt>

  
</body>
</html>
