---
title: 计算机组成笔记-主存储器
categories:

  - 计算机组成原理
  - null
tags:
  - 主存储器
copyright: true
date: 2022-04-23 15:59:21
permalink:
description:
image:
---

<img src="https://" alt="" style="width:100%" />  

**前言**

计算机组成原理

主存储器


<a href="https://sm.ms/image/UQvDjshEwNZuA92" target="_blank"><img src="https://s2.loli.net/2022/04/23/UQvDjshEwNZuA92.jpg" ></a>

<!-- more -->

# 概述

<a href="https://sm.ms/image/nJjHB8GmbpCu14X" target="_blank"><img src="https://s2.loli.net/2022/04/23/nJjHB8GmbpCu14X.jpg" alt="Screenshot 2022-04-12 144845.jpg"></a>


1. 主要指标：主存容量、储存器存储时间(启动一次读写操作到完成该操作的时间)、存储周期(连续启动两次独立的储存器操作所需间隔的最小时间)

2. 一个字节 = 8个二进制位

3. 总线：地址总线、数据总线、控制总线 连接主存储器和CPU
 
4. AR(地址寄存器)K位 DR(数码寄存器)n位 允许主存包含2^K个可寻址的字节 在一个存储周期内，CPU和主存通过总线进行n位数据传送。


# RAM

半导体读/写存储器按存储元件在运行中能否长时间保存信息来分为静态存储器（SRAM）和动态存储器（DRAM）。
其中SRAM利用双稳态触发器来保存信息,而且只要不断电,信息不会丢失,
DRAM使用MOS电容来保存信息,使用时需要不断给电容充电。

<a href="https://sm.ms/image/pu7XfFymj3beQW9" target="_blank"><img src="https://s2.loli.net/2022/04/23/pu7XfFymj3beQW9.jpg" ></a>

## SRAM

静态RAM是利用双稳态触发器来记忆信息的。六管静态MOS记忆单元电路中的T1～T4组成两个反相器，交叉耦合连接成一个触发器；T1～T6管构成一个记忆单元的主体，能存放一位二进制信息。


### SRAM的读写

<a href="https://sm.ms/image/TcMNbC6OUJIL1ik" target="_blank"><img src="https://s2.loli.net/2022/04/23/TcMNbC6OUJIL1ik.png" ></a>

存储单元未被选中时，字选择线保持低电位，两位线保持高电位；单元被选中时，字选择线保持高电位。
<a href="https://sm.ms/image/LHjvTfwScrnu2X7" target="_blank"><img src="https://s2.loli.net/2022/04/23/LHjvTfwScrnu2X7.png" ></a>

由存储单元组成的存储器结构和功能表如下:

<a href="https://sm.ms/image/g1dLcKMHYA46eSX" target="_blank"><img src="https://s2.loli.net/2022/04/23/g1dLcKMHYA46eSX.png" ></a>

### 读写时序

<a href="https://sm.ms/image/1mBpUZ6OlN3zSoe" target="_blank"><img src="https://s2.loli.net/2022/04/23/1mBpUZ6OlN3zSoe.jpg" ></a>

<a href="https://sm.ms/image/9dAgNRVwfpqcYKF" target="_blank"><img src="https://s2.loli.net/2022/04/23/9dAgNRVwfpqcYKF.jpg" ></a>

## DRAM

### 结构

**储存单元**

<a href="https://sm.ms/image/8c2nm7i9VG1AJvs" target="_blank"><img src="https://s2.loli.net/2022/04/23/8c2nm7i9VG1AJvs.png" ></a>

**写入**: 字线为高电平,T导通
写1: 位线为低电平,VDD通过T对Cs充电，  电容中有电荷则保持不变。
写0: 位线为高电平,Cs通过T放电，电容中无电荷则不变。

**读出**:位线预充电至高电平; 当字线出现高电平后,T导通,若原来Cs充有电荷,则Cs放电,使位线电位下降,经放大后,读出为1; 若原来Cs上无电荷,则位线无电位变化,放大器无输出,读出为0。
读出后,若原来Cs充有电荷也被放掉了,和没有充电一样,因此读出是破坏性的,故读出后要立即对单元进行“重写”,以恢复原信息。

**储存器**

16K由两个64*128矩阵组成
WE为允许信号，若为0，执行写操作，Din通过T7T8以及T5T6进入单元
为1执行读操作，单元的状态通过位线1 位线2和T7T8传至读放
若CS = 1 不进行读写操作
<a href="https://sm.ms/image/BSKJy8L15fWlOd4" target="_blank"><img src="https://s2.loli.net/2022/04/23/BSKJy8L15fWlOd4.png" ></a>


### 刷新

<a href="https://sm.ms/image/3jAh5Px18slzZIi" target="_blank"><img src="https://s2.loli.net/2022/04/23/3jAh5Px18slzZIi.jpg" ></a>

## 发展

1. SDRAM —— 同步动态随机读写存储器
将CPU与RAM通过一个相同的时钟信号锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作。在每一个时钟脉冲的上升沿开始传送数据。

2. DDR —— 双倍数据传输速率同步动态随机存储器
是SDRAM的一种新技术。
可在同一时钟周期的上升和下降沿都能传送数据，同样时间内的数据传送量翻了一倍。

# ROM

停电时信息不丢失的存储器称为非易失性存储器。
可分为ROM、 PROM、EPROM、 E2 PROM 和 flash memory。

芯片的内容在制造时已经输入，只能读，不能修改。
存储原理：是根据元件的有无来表示该存储单元的信息（1或0）。
存储元件：二极管或晶体管

# 容量扩展

1 bit  = 8 位

**数据线数目 = 芯片位长**

**存储器容量=字数*位长**

**地址线数 = log2(字数)**




## 位扩展

位扩展指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。位扩展的连接方式是将各存储芯片的地址线、片选线和读/写线相应地并联起来，而将各芯片的数据线单独列出。

eg:

两个16K* 4位的芯片采用位扩展方式扩展成一16K * 8 位的存储器。如下图所示。 16K * 4位的芯片的字长为4位，所以有4条数据线，分别用D0~D3和D4~D7表示；容量为16K = 2^14 ，有14条地址线，用A0~A13 表示。

<a href="https://sm.ms/image/9GQzPrZYRTU6dtp" target="_blank"><img src="https://s2.loli.net/2022/04/23/9GQzPrZYRTU6dtp.png" ></a>


## 字扩展

字扩展是指仅在容量方向扩展，而位数不变。字扩展将芯片的地址线、数据线、读/写线并联，由片选信号来区分各个芯片。64K*8位的存储器需要4个16K*8位芯片组成，连接图如下。

<a href="https://sm.ms/image/CBHkpyxucihlNUZ" target="_blank"><img src="https://s2.loli.net/2022/04/23/CBHkpyxucihlNUZ.png" ></a>

数据线D0 - D7线与各片的数据端相连，地址总线（共16条）低位A0 -A13 与各芯片的14个地址端相连，两位高位A14和A15经过译码器和4个片选端相连。
在同一时间内四个芯片中只能有一个芯片被选中。

## 同时扩展

当构成一个容量较大的存储器时，往往需要在字方向和位方向上同时扩展，这将是前两种扩展的组合，实现起来也是很容易的。

一个存储器的容量为M*N位，若使用L*K位存储器芯片，需要(M/L)*(N/K)个芯片

如用16K×4位的SRAM组成64K×8位的存储器，需要8个芯片。



# xx3x

<hr />
版权信息