TimeQuest Timing Analyzer report for Question1
Sat Mar 26 15:05:12 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Question1                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 228.05 MHz ; 228.05 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -3.385 ; -37.889       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.589 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -18.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.385 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 4.427      ;
; -3.385 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.425      ;
; -3.256 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 4.298      ;
; -3.256 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.296      ;
; -3.193 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 4.235      ;
; -3.193 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.233      ;
; -3.174 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.212      ;
; -3.174 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.210      ;
; -3.038 ; Register:RegY|lpm_ff:ff8|dffs[0] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.370      ; 4.444      ;
; -3.036 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 4.078      ;
; -2.909 ; Register:RegX|lpm_ff:ff8|dffs[0] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.370      ; 4.315      ;
; -2.907 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.949      ;
; -2.862 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.902      ;
; -2.846 ; Register:RegX|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.370      ; 4.252      ;
; -2.844 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.886      ;
; -2.827 ; Register:RegY|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.366      ; 4.229      ;
; -2.825 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.863      ;
; -2.821 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.861      ;
; -2.795 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.837      ;
; -2.795 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.833      ;
; -2.795 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.835      ;
; -2.795 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.831      ;
; -2.733 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.773      ;
; -2.716 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.752      ;
; -2.692 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.732      ;
; -2.670 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.710      ;
; -2.651 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.687      ;
; -2.629 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.669      ;
; -2.610 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.646      ;
; -2.587 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.623      ;
; -2.524 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.560      ;
; -2.505 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.537      ;
; -2.448 ; Register:RegX|lpm_ff:ff8|dffs[2] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.370      ; 3.854      ;
; -2.448 ; Register:RegY|lpm_ff:ff8|dffs[2] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.366      ; 3.850      ;
; -2.446 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.488      ;
; -2.446 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.484      ;
; -2.429 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.467      ;
; -2.429 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.465      ;
; -2.389 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.431      ;
; -2.389 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.429      ;
; -2.354 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.396      ;
; -2.354 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.394      ;
; -2.272 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.312      ;
; -2.272 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.308      ;
; -2.231 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.271      ;
; -2.231 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.267      ;
; -2.136 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.174      ;
; -2.136 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.172      ;
; -2.126 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.162      ;
; -2.126 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.158      ;
; -2.115 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.155      ;
; -2.082 ; Register:RegY|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.366      ; 3.484      ;
; -2.080 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.118      ;
; -2.042 ; Register:RegX|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.370      ; 3.448      ;
; -2.040 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.082      ;
; -2.007 ; Register:RegX|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.370      ; 3.413      ;
; -2.005 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.047      ;
; -1.986 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.026      ;
; -1.923 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.963      ;
; -1.909 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.945      ;
; -1.906 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.942      ;
; -1.904 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.940      ;
; -1.866 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.906      ;
; -1.865 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.901      ;
; -1.831 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.871      ;
; -1.825 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.865      ;
; -1.804 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.844      ;
; -1.794 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.830      ;
; -1.790 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.830      ;
; -1.789 ; Register:RegY|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; 0.366      ; 3.191      ;
; -1.787 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.825      ;
; -1.780 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.816      ;
; -1.760 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.792      ;
; -1.720 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.756      ;
; -1.717 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.753      ;
; -1.710 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.750      ;
; -1.698 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.730      ;
; -1.685 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.721      ;
; -1.675 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.715      ;
; -1.665 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.701      ;
; -1.613 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.649      ;
; -1.581 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.621      ;
; -1.572 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.608      ;
; -1.570 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.612      ;
; -1.570 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.610      ;
; -1.563 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.603      ;
; -1.525 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.565      ;
; -1.525 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.561      ;
; -1.518 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.558      ;
; -1.507 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.543      ;
; -1.499 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.535      ;
; -1.467 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.499      ;
; -1.438 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.474      ;
; -1.437 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.473      ;
; -1.434 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.474      ;
; -1.378 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.414      ;
; -1.377 ; Register:RegY|lpm_ff:ff8|dffs[7] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.413      ;
; -1.371 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.411      ;
; -1.369 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.405      ;
; -1.352 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.388      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.589 ; Register:RegY|lpm_ff:ff8|dffs[7] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.366      ; 1.221      ;
; 0.664 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.930      ;
; 0.677 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.943      ;
; 0.685 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.951      ;
; 0.690 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.956      ;
; 0.696 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.962      ;
; 0.699 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.965      ;
; 0.852 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.118      ;
; 0.855 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.121      ;
; 0.862 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.130      ;
; 0.894 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.160      ;
; 1.005 ; Register:RegX|lpm_ff:ff8|dffs[7] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.364      ; 1.635      ;
; 1.066 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.006      ; 1.338      ;
; 1.133 ; Register:RegY|lpm_ff:ff8|dffs[6] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.366      ; 1.765      ;
; 1.271 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.537      ;
; 1.273 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.539      ;
; 1.276 ; Register:RegX|lpm_ff:ff8|dffs[6] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.364      ; 1.906      ;
; 1.297 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.559      ;
; 1.326 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.588      ;
; 1.346 ; Register:RegY|lpm_ff:ff8|dffs[5] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.366      ; 1.978      ;
; 1.374 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.640      ;
; 1.402 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.668      ;
; 1.416 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.680      ;
; 1.426 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.688      ;
; 1.430 ; Register:RegY|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.366      ; 2.062      ;
; 1.440 ; Register:RegX|lpm_ff:ff8|dffs[7] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.706      ;
; 1.447 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.715      ;
; 1.474 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.744      ;
; 1.477 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.743      ;
; 1.519 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.781      ;
; 1.529 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.795      ;
; 1.568 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.838      ;
; 1.590 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.856      ;
; 1.625 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.632 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.898      ;
; 1.648 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.914      ;
; 1.660 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.928      ;
; 1.677 ; Register:RegX|lpm_ff:ff8|dffs[5] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 2.313      ;
; 1.687 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.949      ;
; 1.707 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.977      ;
; 1.723 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.985      ;
; 1.729 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.991      ;
; 1.730 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.000      ;
; 1.770 ; Register:RegY|lpm_ff:ff8|dffs[7] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.038      ;
; 1.773 ; Register:RegX|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 2.409      ;
; 1.790 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.058      ;
; 1.804 ; Register:RegY|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.366      ; 2.436      ;
; 1.817 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.087      ;
; 1.817 ; Register:RegX|lpm_ff:ff8|dffs[7] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.081      ;
; 1.854 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.124      ;
; 1.862 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.128      ;
; 1.872 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.142      ;
; 1.889 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.159      ;
; 1.890 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.160      ;
; 1.923 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.189      ;
; 1.928 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.190      ;
; 1.935 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.199      ;
; 2.009 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.275      ;
; 2.009 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.277      ;
; 2.010 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.276      ;
; 2.025 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.291      ;
; 2.026 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.292      ;
; 2.026 ; Register:RegX|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 2.662      ;
; 2.061 ; Register:RegX|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 2.697      ;
; 2.066 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.328      ;
; 2.085 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.351      ;
; 2.089 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.355      ;
; 2.089 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.351      ;
; 2.101 ; Register:RegY|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.366      ; 2.733      ;
; 2.139 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.405      ;
; 2.141 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.411      ;
; 2.147 ; Register:RegY|lpm_ff:ff8|dffs[7] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.413      ;
; 2.148 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.414      ;
; 2.204 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.474      ;
; 2.207 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.473      ;
; 2.208 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.474      ;
; 2.237 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.499      ;
; 2.237 ; Register:RegX|lpm_ff:ff8|dffs[2] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 2.873      ;
; 2.269 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.535      ;
; 2.277 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.543      ;
; 2.288 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.558      ;
; 2.295 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.565      ;
; 2.295 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.561      ;
; 2.333 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.603      ;
; 2.340 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.610      ;
; 2.340 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.006      ; 2.612      ;
; 2.346 ; Register:RegX|lpm_ff:ff8|dffs[0] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 2.982      ;
; 2.351 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.621      ;
; 2.383 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.649      ;
; 2.445 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.715      ;
; 2.467 ; Register:RegY|lpm_ff:ff8|dffs[2] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.366      ; 3.099      ;
; 2.468 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.730      ;
; 2.475 ; Register:RegY|lpm_ff:ff8|dffs[0] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; 0.370      ; 3.111      ;
; 2.480 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.750      ;
; 2.487 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.753      ;
; 2.490 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.756      ;
; 2.530 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.792      ;
; 2.550 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.816      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ZFlag:zflag|inst                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ZFlag:zflag|inst                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; zflag|inst4|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; zflag|inst4|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; zflag|inst4|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; zflag|inst4|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; zflag|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; zflag|inst|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ENA       ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
; ENB       ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
; LSA       ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
; LSB       ; CLK        ; 4.366 ; 4.366 ; Rise       ; CLK             ;
; SelA      ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
; SelB      ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
; Sub       ; CLK        ; 4.355 ; 4.355 ; Rise       ; CLK             ;
; XIN[*]    ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
;  XIN[0]   ; CLK        ; 3.619 ; 3.619 ; Rise       ; CLK             ;
;  XIN[1]   ; CLK        ; 3.524 ; 3.524 ; Rise       ; CLK             ;
;  XIN[2]   ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  XIN[3]   ; CLK        ; 3.486 ; 3.486 ; Rise       ; CLK             ;
;  XIN[4]   ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  XIN[5]   ; CLK        ; 3.482 ; 3.482 ; Rise       ; CLK             ;
;  XIN[6]   ; CLK        ; 0.541 ; 0.541 ; Rise       ; CLK             ;
;  XIN[7]   ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
; YIN[*]    ; CLK        ; 4.389 ; 4.389 ; Rise       ; CLK             ;
;  YIN[0]   ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  YIN[1]   ; CLK        ; 3.733 ; 3.733 ; Rise       ; CLK             ;
;  YIN[2]   ; CLK        ; 3.701 ; 3.701 ; Rise       ; CLK             ;
;  YIN[3]   ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  YIN[4]   ; CLK        ; 3.988 ; 3.988 ; Rise       ; CLK             ;
;  YIN[5]   ; CLK        ; 3.414 ; 3.414 ; Rise       ; CLK             ;
;  YIN[6]   ; CLK        ; 3.697 ; 3.697 ; Rise       ; CLK             ;
;  YIN[7]   ; CLK        ; 4.389 ; 4.389 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ENA       ; CLK        ; -3.590 ; -3.590 ; Rise       ; CLK             ;
; ENB       ; CLK        ; -3.084 ; -3.084 ; Rise       ; CLK             ;
; LSA       ; CLK        ; -3.250 ; -3.250 ; Rise       ; CLK             ;
; LSB       ; CLK        ; -3.871 ; -3.871 ; Rise       ; CLK             ;
; SelA      ; CLK        ; -3.026 ; -3.026 ; Rise       ; CLK             ;
; SelB      ; CLK        ; -3.178 ; -3.178 ; Rise       ; CLK             ;
; Sub       ; CLK        ; -0.649 ; -0.649 ; Rise       ; CLK             ;
; XIN[*]    ; CLK        ; -0.311 ; -0.311 ; Rise       ; CLK             ;
;  XIN[0]   ; CLK        ; -3.389 ; -3.389 ; Rise       ; CLK             ;
;  XIN[1]   ; CLK        ; -3.294 ; -3.294 ; Rise       ; CLK             ;
;  XIN[2]   ; CLK        ; -3.595 ; -3.595 ; Rise       ; CLK             ;
;  XIN[3]   ; CLK        ; -3.256 ; -3.256 ; Rise       ; CLK             ;
;  XIN[4]   ; CLK        ; -3.268 ; -3.268 ; Rise       ; CLK             ;
;  XIN[5]   ; CLK        ; -3.252 ; -3.252 ; Rise       ; CLK             ;
;  XIN[6]   ; CLK        ; -0.311 ; -0.311 ; Rise       ; CLK             ;
;  XIN[7]   ; CLK        ; -3.868 ; -3.868 ; Rise       ; CLK             ;
; YIN[*]    ; CLK        ; -3.184 ; -3.184 ; Rise       ; CLK             ;
;  YIN[0]   ; CLK        ; -3.231 ; -3.231 ; Rise       ; CLK             ;
;  YIN[1]   ; CLK        ; -3.503 ; -3.503 ; Rise       ; CLK             ;
;  YIN[2]   ; CLK        ; -3.471 ; -3.471 ; Rise       ; CLK             ;
;  YIN[3]   ; CLK        ; -3.468 ; -3.468 ; Rise       ; CLK             ;
;  YIN[4]   ; CLK        ; -3.758 ; -3.758 ; Rise       ; CLK             ;
;  YIN[5]   ; CLK        ; -3.184 ; -3.184 ; Rise       ; CLK             ;
;  YIN[6]   ; CLK        ; -3.467 ; -3.467 ; Rise       ; CLK             ;
;  YIN[7]   ; CLK        ; -4.159 ; -4.159 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Sum[*]    ; CLK        ; 10.183 ; 10.183 ; Rise       ; CLK             ;
;  Sum[0]   ; CLK        ; 7.249  ; 7.249  ; Rise       ; CLK             ;
;  Sum[1]   ; CLK        ; 7.916  ; 7.916  ; Rise       ; CLK             ;
;  Sum[2]   ; CLK        ; 8.169  ; 8.169  ; Rise       ; CLK             ;
;  Sum[3]   ; CLK        ; 8.106  ; 8.106  ; Rise       ; CLK             ;
;  Sum[4]   ; CLK        ; 8.792  ; 8.792  ; Rise       ; CLK             ;
;  Sum[5]   ; CLK        ; 9.570  ; 9.570  ; Rise       ; CLK             ;
;  Sum[6]   ; CLK        ; 9.613  ; 9.613  ; Rise       ; CLK             ;
;  Sum[7]   ; CLK        ; 10.183 ; 10.183 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 6.566  ; 6.566  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 6.399  ; 6.399  ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 6.384  ; 6.384  ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 6.354  ; 6.354  ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 6.340  ; 6.340  ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 6.359  ; 6.359  ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 6.059  ; 6.059  ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 6.536  ; 6.536  ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 6.566  ; 6.566  ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 6.857  ; 6.857  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 6.536  ; 6.536  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 6.315  ; 6.315  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 6.524  ; 6.524  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 6.546  ; 6.546  ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 6.541  ; 6.541  ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 6.857  ; 6.857  ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 6.543  ; 6.543  ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 6.539  ; 6.539  ; Rise       ; CLK             ;
; Z         ; CLK        ; 7.218  ; 7.218  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Sum[*]    ; CLK        ; 6.871 ; 6.871 ; Rise       ; CLK             ;
;  Sum[0]   ; CLK        ; 7.067 ; 7.067 ; Rise       ; CLK             ;
;  Sum[1]   ; CLK        ; 6.871 ; 6.871 ; Rise       ; CLK             ;
;  Sum[2]   ; CLK        ; 7.404 ; 7.404 ; Rise       ; CLK             ;
;  Sum[3]   ; CLK        ; 7.100 ; 7.100 ; Rise       ; CLK             ;
;  Sum[4]   ; CLK        ; 7.539 ; 7.539 ; Rise       ; CLK             ;
;  Sum[5]   ; CLK        ; 7.381 ; 7.381 ; Rise       ; CLK             ;
;  Sum[6]   ; CLK        ; 7.254 ; 7.254 ; Rise       ; CLK             ;
;  Sum[7]   ; CLK        ; 6.964 ; 6.964 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 6.059 ; 6.059 ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 6.399 ; 6.399 ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 6.384 ; 6.384 ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 6.354 ; 6.354 ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 6.340 ; 6.340 ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 6.359 ; 6.359 ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 6.059 ; 6.059 ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 6.536 ; 6.536 ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 6.566 ; 6.566 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 6.315 ; 6.315 ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 6.536 ; 6.536 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 6.315 ; 6.315 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 6.524 ; 6.524 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 6.546 ; 6.546 ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 6.541 ; 6.541 ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 6.857 ; 6.857 ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 6.543 ; 6.543 ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 6.539 ; 6.539 ; Rise       ; CLK             ;
; Z         ; CLK        ; 7.218 ; 7.218 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Sub        ; Sum[1]      ; 7.886  ; 7.886  ; 7.886  ; 7.886  ;
; Sub        ; Sum[2]      ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; Sub        ; Sum[3]      ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; Sub        ; Sum[4]      ; 8.762  ; 8.762  ; 8.762  ; 8.762  ;
; Sub        ; Sum[5]      ; 9.540  ; 9.540  ; 9.540  ; 9.540  ;
; Sub        ; Sum[6]      ; 9.583  ; 9.583  ; 9.583  ; 9.583  ;
; Sub        ; Sum[7]      ; 10.153 ; 10.153 ; 10.153 ; 10.153 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Sub        ; Sum[1]      ; 6.681 ; 6.681 ; 6.681 ; 6.681 ;
; Sub        ; Sum[2]      ; 7.324 ; 7.324 ; 7.324 ; 7.324 ;
; Sub        ; Sum[3]      ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; Sub        ; Sum[4]      ; 7.009 ; 7.009 ; 7.009 ; 7.009 ;
; Sub        ; Sum[5]      ; 7.312 ; 7.312 ; 7.312 ; 7.312 ;
; Sub        ; Sum[6]      ; 7.004 ; 7.004 ; 7.004 ; 7.004 ;
; Sub        ; Sum[7]      ; 7.024 ; 7.024 ; 7.024 ; 7.024 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.898 ; -7.080        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.326 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -18.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.898 ; Register:RegY|lpm_ff:ff8|dffs[0] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.928      ;
; -0.897 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.933      ;
; -0.884 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.918      ;
; -0.846 ; Register:RegX|lpm_ff:ff8|dffs[0] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.876      ;
; -0.845 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.881      ;
; -0.832 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.866      ;
; -0.828 ; Register:RegX|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.858      ;
; -0.827 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.863      ;
; -0.815 ; Register:RegY|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.843      ;
; -0.814 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.848      ;
; -0.814 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.848      ;
; -0.801 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.833      ;
; -0.745 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.781      ;
; -0.693 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.729      ;
; -0.675 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.711      ;
; -0.674 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.708      ;
; -0.664 ; Register:RegX|lpm_ff:ff8|dffs[2] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.694      ;
; -0.663 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.699      ;
; -0.662 ; Register:RegY|lpm_ff:ff8|dffs[2] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.690      ;
; -0.662 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.696      ;
; -0.661 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.695      ;
; -0.653 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.687      ;
; -0.650 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.684      ;
; -0.648 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.680      ;
; -0.622 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.656      ;
; -0.611 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.643      ;
; -0.604 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.638      ;
; -0.601 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.635      ;
; -0.591 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.623      ;
; -0.583 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.617      ;
; -0.570 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.602      ;
; -0.559 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.591      ;
; -0.541 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.573      ;
; -0.528 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.558      ;
; -0.514 ; Register:RegY|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.542      ;
; -0.513 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.547      ;
; -0.511 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.547      ;
; -0.509 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.543      ;
; -0.500 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.532      ;
; -0.490 ; Register:RegX|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.520      ;
; -0.489 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.525      ;
; -0.479 ; Register:RegX|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.509      ;
; -0.478 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.514      ;
; -0.476 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.510      ;
; -0.465 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.499      ;
; -0.440 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.474      ;
; -0.438 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.419 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.453      ;
; -0.417 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.449      ;
; -0.388 ; Register:RegY|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.416      ;
; -0.387 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.421      ;
; -0.377 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.409      ;
; -0.375 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.405      ;
; -0.374 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.406      ;
; -0.361 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.395      ;
; -0.352 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.386      ;
; -0.337 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.373      ;
; -0.326 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.362      ;
; -0.300 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.334      ;
; -0.290 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.322      ;
; -0.282 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.316      ;
; -0.269 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.301      ;
; -0.269 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.301      ;
; -0.266 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.300      ;
; -0.260 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.292      ;
; -0.255 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.289      ;
; -0.245 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.279      ;
; -0.240 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.272      ;
; -0.235 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.269      ;
; -0.234 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.268      ;
; -0.233 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.267      ;
; -0.227 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.257      ;
; -0.208 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.240      ;
; -0.203 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.235      ;
; -0.192 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.224      ;
; -0.190 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.222      ;
; -0.188 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.220      ;
; -0.183 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.217      ;
; -0.181 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.215      ;
; -0.177 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.207      ;
; -0.164 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.196      ;
; -0.143 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.142 ; Register:RegX|lpm_ff:ff8|dffs[5] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.172      ;
; -0.141 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.177      ;
; -0.131 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.165      ;
; -0.128 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.162      ;
; -0.128 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.162      ;
; -0.118 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.152      ;
; -0.116 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.148      ;
; -0.113 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.147      ;
; -0.101 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.131      ;
; -0.100 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.132      ;
; -0.095 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.127      ;
; -0.094 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.126      ;
; -0.092 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.124      ;
; -0.076 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.110      ;
; -0.058 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.092      ;
; -0.045 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.077      ;
; -0.041 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.073      ;
; -0.040 ; Register:RegY|lpm_ff:ff8|dffs[7] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.072      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.478      ;
; 0.334 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.486      ;
; 0.339 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.491      ;
; 0.341 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.493      ;
; 0.344 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.496      ;
; 0.347 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.499      ;
; 0.412 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.564      ;
; 0.416 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.568      ;
; 0.420 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.572      ;
; 0.421 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.573      ;
; 0.427 ; Register:RegY|lpm_ff:ff8|dffs[7] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.575      ;
; 0.436 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.588      ;
; 0.503 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.659      ;
; 0.555 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.707      ;
; 0.565 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.569 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.719      ;
; 0.587 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.737      ;
; 0.607 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.611 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; Register:RegX|lpm_ff:ff8|dffs[7] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; Register:RegX|lpm_ff:ff8|dffs[7] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.762      ;
; 0.626 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.776      ;
; 0.630 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.780      ;
; 0.636 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.790      ;
; 0.646 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.800      ;
; 0.676 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.830      ;
; 0.683 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.833      ;
; 0.690 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.842      ;
; 0.692 ; Register:RegY|lpm_ff:ff8|dffs[6] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.840      ;
; 0.694 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.848      ;
; 0.697 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.849      ;
; 0.717 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.871      ;
; 0.719 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.871      ;
; 0.722 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.874      ;
; 0.736 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.886      ;
; 0.750 ; Register:RegY|lpm_ff:ff8|dffs[7] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.904      ;
; 0.753 ; Register:RegX|lpm_ff:ff8|dffs[6] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.899      ;
; 0.756 ; Register:RegY|lpm_ff:ff8|dffs[5] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.904      ;
; 0.756 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.906      ;
; 0.759 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.913      ;
; 0.764 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.914      ;
; 0.784 ; Register:RegX|lpm_ff:ff8|dffs[7] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.934      ;
; 0.786 ; Register:RegY|lpm_ff:ff8|dffs[6] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.940      ;
; 0.798 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.952      ;
; 0.811 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.965      ;
; 0.812 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.966      ;
; 0.813 ; Register:RegY|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.961      ;
; 0.819 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.973      ;
; 0.824 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.978      ;
; 0.826 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.978      ;
; 0.829 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.983      ;
; 0.838 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.988      ;
; 0.839 ; Register:RegX|lpm_ff:ff8|dffs[6] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.989      ;
; 0.851 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.003      ;
; 0.856 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.008      ;
; 0.869 ; Register:RegY|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.023      ;
; 0.869 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.021      ;
; 0.889 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.039      ;
; 0.892 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.044      ;
; 0.893 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.902 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.904 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.054      ;
; 0.904 ; Register:RegX|lpm_ff:ff8|dffs[5] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.054      ;
; 0.906 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.058      ;
; 0.920 ; Register:RegY|lpm_ff:ff8|dffs[7] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.920 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.921 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.073      ;
; 0.938 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.092      ;
; 0.953 ; Register:RegY|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.101      ;
; 0.956 ; Register:RegX|lpm_ff:ff8|dffs[1] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.106      ;
; 0.956 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.110      ;
; 0.972 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.124      ;
; 0.974 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.126      ;
; 0.975 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.127      ;
; 0.980 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.132      ;
; 0.981 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.131      ;
; 0.993 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.147      ;
; 0.996 ; Register:RegY|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.148      ;
; 0.998 ; Register:RegX|lpm_ff:ff8|dffs[2] ; Register:RegY|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.152      ;
; 1.008 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegY|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.162      ;
; 1.008 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[2] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.162      ;
; 1.011 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.165      ;
; 1.021 ; Register:RegX|lpm_ff:ff8|dffs[5] ; Register:RegX|lpm_ff:ff8|dffs[7] ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.177      ;
; 1.042 ; Register:RegX|lpm_ff:ff8|dffs[4] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.192      ;
; 1.044 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.196      ;
; 1.055 ; Register:RegX|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.205      ;
; 1.057 ; Register:RegY|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.207      ;
; 1.061 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.215      ;
; 1.063 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegY|lpm_ff:ff8|dffs[3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.217      ;
; 1.070 ; Register:RegX|lpm_ff:ff8|dffs[1] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.222      ;
; 1.079 ; Register:RegY|lpm_ff:ff8|dffs[3] ; ZFlag:zflag|inst                 ; CLK          ; CLK         ; 0.000        ; -0.004     ; 1.227      ;
; 1.083 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.235      ;
; 1.088 ; Register:RegX|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[4] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.240      ;
; 1.107 ; Register:RegY|lpm_ff:ff8|dffs[3] ; Register:RegX|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.257      ;
; 1.114 ; Register:RegX|lpm_ff:ff8|dffs[4] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.268      ;
; 1.115 ; Register:RegY|lpm_ff:ff8|dffs[4] ; Register:RegX|lpm_ff:ff8|dffs[6] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.269      ;
; 1.120 ; Register:RegY|lpm_ff:ff8|dffs[0] ; Register:RegX|lpm_ff:ff8|dffs[1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.272      ;
; 1.125 ; Register:RegX|lpm_ff:ff8|dffs[3] ; Register:RegY|lpm_ff:ff8|dffs[5] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.279      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegX|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Register:RegY|lpm_ff:ff8|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ZFlag:zflag|inst                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ZFlag:zflag|inst                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegX|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegX|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; RegY|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegY|ff8|dffs[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; zflag|inst4|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; zflag|inst4|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; zflag|inst4|datad                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; zflag|inst4|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; zflag|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; zflag|inst|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ENA       ; CLK        ; 2.172  ; 2.172  ; Rise       ; CLK             ;
; ENB       ; CLK        ; 2.156  ; 2.156  ; Rise       ; CLK             ;
; LSA       ; CLK        ; 2.094  ; 2.094  ; Rise       ; CLK             ;
; LSB       ; CLK        ; 2.340  ; 2.340  ; Rise       ; CLK             ;
; SelA      ; CLK        ; 2.188  ; 2.188  ; Rise       ; CLK             ;
; SelB      ; CLK        ; 2.160  ; 2.160  ; Rise       ; CLK             ;
; Sub       ; CLK        ; 1.653  ; 1.653  ; Rise       ; CLK             ;
; XIN[*]    ; CLK        ; 2.185  ; 2.185  ; Rise       ; CLK             ;
;  XIN[0]   ; CLK        ; 1.960  ; 1.960  ; Rise       ; CLK             ;
;  XIN[1]   ; CLK        ; 1.935  ; 1.935  ; Rise       ; CLK             ;
;  XIN[2]   ; CLK        ; 2.074  ; 2.074  ; Rise       ; CLK             ;
;  XIN[3]   ; CLK        ; 1.913  ; 1.913  ; Rise       ; CLK             ;
;  XIN[4]   ; CLK        ; 1.905  ; 1.905  ; Rise       ; CLK             ;
;  XIN[5]   ; CLK        ; 1.892  ; 1.892  ; Rise       ; CLK             ;
;  XIN[6]   ; CLK        ; -0.024 ; -0.024 ; Rise       ; CLK             ;
;  XIN[7]   ; CLK        ; 2.185  ; 2.185  ; Rise       ; CLK             ;
; YIN[*]    ; CLK        ; 2.312  ; 2.312  ; Rise       ; CLK             ;
;  YIN[0]   ; CLK        ; 1.898  ; 1.898  ; Rise       ; CLK             ;
;  YIN[1]   ; CLK        ; 2.012  ; 2.012  ; Rise       ; CLK             ;
;  YIN[2]   ; CLK        ; 1.992  ; 1.992  ; Rise       ; CLK             ;
;  YIN[3]   ; CLK        ; 1.981  ; 1.981  ; Rise       ; CLK             ;
;  YIN[4]   ; CLK        ; 2.119  ; 2.119  ; Rise       ; CLK             ;
;  YIN[5]   ; CLK        ; 1.875  ; 1.875  ; Rise       ; CLK             ;
;  YIN[6]   ; CLK        ; 1.980  ; 1.980  ; Rise       ; CLK             ;
;  YIN[7]   ; CLK        ; 2.312  ; 2.312  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ENA       ; CLK        ; -2.021 ; -2.021 ; Rise       ; CLK             ;
; ENB       ; CLK        ; -1.791 ; -1.791 ; Rise       ; CLK             ;
; LSA       ; CLK        ; -1.798 ; -1.798 ; Rise       ; CLK             ;
; LSB       ; CLK        ; -2.040 ; -2.040 ; Rise       ; CLK             ;
; SelA      ; CLK        ; -1.699 ; -1.699 ; Rise       ; CLK             ;
; SelB      ; CLK        ; -1.754 ; -1.754 ; Rise       ; CLK             ;
; Sub       ; CLK        ; -0.149 ; -0.149 ; Rise       ; CLK             ;
; XIN[*]    ; CLK        ; 0.144  ; 0.144  ; Rise       ; CLK             ;
;  XIN[0]   ; CLK        ; -1.840 ; -1.840 ; Rise       ; CLK             ;
;  XIN[1]   ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  XIN[2]   ; CLK        ; -1.954 ; -1.954 ; Rise       ; CLK             ;
;  XIN[3]   ; CLK        ; -1.793 ; -1.793 ; Rise       ; CLK             ;
;  XIN[4]   ; CLK        ; -1.785 ; -1.785 ; Rise       ; CLK             ;
;  XIN[5]   ; CLK        ; -1.772 ; -1.772 ; Rise       ; CLK             ;
;  XIN[6]   ; CLK        ; 0.144  ; 0.144  ; Rise       ; CLK             ;
;  XIN[7]   ; CLK        ; -2.065 ; -2.065 ; Rise       ; CLK             ;
; YIN[*]    ; CLK        ; -1.755 ; -1.755 ; Rise       ; CLK             ;
;  YIN[0]   ; CLK        ; -1.778 ; -1.778 ; Rise       ; CLK             ;
;  YIN[1]   ; CLK        ; -1.892 ; -1.892 ; Rise       ; CLK             ;
;  YIN[2]   ; CLK        ; -1.872 ; -1.872 ; Rise       ; CLK             ;
;  YIN[3]   ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  YIN[4]   ; CLK        ; -1.999 ; -1.999 ; Rise       ; CLK             ;
;  YIN[5]   ; CLK        ; -1.755 ; -1.755 ; Rise       ; CLK             ;
;  YIN[6]   ; CLK        ; -1.860 ; -1.860 ; Rise       ; CLK             ;
;  YIN[7]   ; CLK        ; -2.192 ; -2.192 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Sum[*]    ; CLK        ; 5.188 ; 5.188 ; Rise       ; CLK             ;
;  Sum[0]   ; CLK        ; 3.953 ; 3.953 ; Rise       ; CLK             ;
;  Sum[1]   ; CLK        ; 4.232 ; 4.232 ; Rise       ; CLK             ;
;  Sum[2]   ; CLK        ; 4.355 ; 4.355 ; Rise       ; CLK             ;
;  Sum[3]   ; CLK        ; 4.312 ; 4.312 ; Rise       ; CLK             ;
;  Sum[4]   ; CLK        ; 4.593 ; 4.593 ; Rise       ; CLK             ;
;  Sum[5]   ; CLK        ; 4.943 ; 4.943 ; Rise       ; CLK             ;
;  Sum[6]   ; CLK        ; 4.945 ; 4.945 ; Rise       ; CLK             ;
;  Sum[7]   ; CLK        ; 5.188 ; 5.188 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 3.610 ; 3.610 ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 3.573 ; 3.573 ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 3.582 ; 3.582 ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 3.444 ; 3.444 ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 3.655 ; 3.655 ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 3.819 ; 3.819 ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 3.666 ; 3.666 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 3.648 ; 3.648 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.664 ; 3.664 ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 3.662 ; 3.662 ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 3.819 ; 3.819 ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 3.675 ; 3.675 ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 3.654 ; 3.654 ; Rise       ; CLK             ;
; Z         ; CLK        ; 3.816 ; 3.816 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Sum[*]    ; CLK        ; 3.795 ; 3.795 ; Rise       ; CLK             ;
;  Sum[0]   ; CLK        ; 3.871 ; 3.871 ; Rise       ; CLK             ;
;  Sum[1]   ; CLK        ; 3.795 ; 3.795 ; Rise       ; CLK             ;
;  Sum[2]   ; CLK        ; 4.041 ; 4.041 ; Rise       ; CLK             ;
;  Sum[3]   ; CLK        ; 3.895 ; 3.895 ; Rise       ; CLK             ;
;  Sum[4]   ; CLK        ; 4.083 ; 4.083 ; Rise       ; CLK             ;
;  Sum[5]   ; CLK        ; 4.021 ; 4.021 ; Rise       ; CLK             ;
;  Sum[6]   ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  Sum[7]   ; CLK        ; 3.837 ; 3.837 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 3.444 ; 3.444 ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 3.610 ; 3.610 ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 3.573 ; 3.573 ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 3.582 ; 3.582 ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 3.444 ; 3.444 ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 3.655 ; 3.655 ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 3.666 ; 3.666 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 3.648 ; 3.648 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.664 ; 3.664 ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 3.662 ; 3.662 ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 3.819 ; 3.819 ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 3.675 ; 3.675 ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 3.654 ; 3.654 ; Rise       ; CLK             ;
; Z         ; CLK        ; 3.816 ; 3.816 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Sub        ; Sum[1]      ; 3.987 ; 3.987 ; 3.987 ; 3.987 ;
; Sub        ; Sum[2]      ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; Sub        ; Sum[3]      ; 4.067 ; 4.067 ; 4.067 ; 4.067 ;
; Sub        ; Sum[4]      ; 4.348 ; 4.348 ; 4.348 ; 4.348 ;
; Sub        ; Sum[5]      ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; Sub        ; Sum[6]      ; 4.700 ; 4.700 ; 4.700 ; 4.700 ;
; Sub        ; Sum[7]      ; 4.943 ; 4.943 ; 4.943 ; 4.943 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Sub        ; Sum[1]      ; 3.455 ; 3.455 ; 3.455 ; 3.455 ;
; Sub        ; Sum[2]      ; 3.766 ; 3.766 ; 3.766 ; 3.766 ;
; Sub        ; Sum[3]      ; 3.558 ; 3.558 ; 3.558 ; 3.558 ;
; Sub        ; Sum[4]      ; 3.602 ; 3.602 ; 3.602 ; 3.602 ;
; Sub        ; Sum[5]      ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; Sub        ; Sum[6]      ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; Sub        ; Sum[7]      ; 3.611 ; 3.611 ; 3.611 ; 3.611 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.385  ; 0.326 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -3.385  ; 0.326 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -37.889 ; 0.0   ; 0.0      ; 0.0     ; -18.38              ;
;  CLK             ; -37.889 ; 0.000 ; N/A      ; N/A     ; -18.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ENA       ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
; ENB       ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
; LSA       ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
; LSB       ; CLK        ; 4.366 ; 4.366 ; Rise       ; CLK             ;
; SelA      ; CLK        ; 4.133 ; 4.133 ; Rise       ; CLK             ;
; SelB      ; CLK        ; 4.082 ; 4.082 ; Rise       ; CLK             ;
; Sub       ; CLK        ; 4.355 ; 4.355 ; Rise       ; CLK             ;
; XIN[*]    ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
;  XIN[0]   ; CLK        ; 3.619 ; 3.619 ; Rise       ; CLK             ;
;  XIN[1]   ; CLK        ; 3.524 ; 3.524 ; Rise       ; CLK             ;
;  XIN[2]   ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  XIN[3]   ; CLK        ; 3.486 ; 3.486 ; Rise       ; CLK             ;
;  XIN[4]   ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  XIN[5]   ; CLK        ; 3.482 ; 3.482 ; Rise       ; CLK             ;
;  XIN[6]   ; CLK        ; 0.541 ; 0.541 ; Rise       ; CLK             ;
;  XIN[7]   ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
; YIN[*]    ; CLK        ; 4.389 ; 4.389 ; Rise       ; CLK             ;
;  YIN[0]   ; CLK        ; 3.461 ; 3.461 ; Rise       ; CLK             ;
;  YIN[1]   ; CLK        ; 3.733 ; 3.733 ; Rise       ; CLK             ;
;  YIN[2]   ; CLK        ; 3.701 ; 3.701 ; Rise       ; CLK             ;
;  YIN[3]   ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  YIN[4]   ; CLK        ; 3.988 ; 3.988 ; Rise       ; CLK             ;
;  YIN[5]   ; CLK        ; 3.414 ; 3.414 ; Rise       ; CLK             ;
;  YIN[6]   ; CLK        ; 3.697 ; 3.697 ; Rise       ; CLK             ;
;  YIN[7]   ; CLK        ; 4.389 ; 4.389 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ENA       ; CLK        ; -2.021 ; -2.021 ; Rise       ; CLK             ;
; ENB       ; CLK        ; -1.791 ; -1.791 ; Rise       ; CLK             ;
; LSA       ; CLK        ; -1.798 ; -1.798 ; Rise       ; CLK             ;
; LSB       ; CLK        ; -2.040 ; -2.040 ; Rise       ; CLK             ;
; SelA      ; CLK        ; -1.699 ; -1.699 ; Rise       ; CLK             ;
; SelB      ; CLK        ; -1.754 ; -1.754 ; Rise       ; CLK             ;
; Sub       ; CLK        ; -0.149 ; -0.149 ; Rise       ; CLK             ;
; XIN[*]    ; CLK        ; 0.144  ; 0.144  ; Rise       ; CLK             ;
;  XIN[0]   ; CLK        ; -1.840 ; -1.840 ; Rise       ; CLK             ;
;  XIN[1]   ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  XIN[2]   ; CLK        ; -1.954 ; -1.954 ; Rise       ; CLK             ;
;  XIN[3]   ; CLK        ; -1.793 ; -1.793 ; Rise       ; CLK             ;
;  XIN[4]   ; CLK        ; -1.785 ; -1.785 ; Rise       ; CLK             ;
;  XIN[5]   ; CLK        ; -1.772 ; -1.772 ; Rise       ; CLK             ;
;  XIN[6]   ; CLK        ; 0.144  ; 0.144  ; Rise       ; CLK             ;
;  XIN[7]   ; CLK        ; -2.065 ; -2.065 ; Rise       ; CLK             ;
; YIN[*]    ; CLK        ; -1.755 ; -1.755 ; Rise       ; CLK             ;
;  YIN[0]   ; CLK        ; -1.778 ; -1.778 ; Rise       ; CLK             ;
;  YIN[1]   ; CLK        ; -1.892 ; -1.892 ; Rise       ; CLK             ;
;  YIN[2]   ; CLK        ; -1.872 ; -1.872 ; Rise       ; CLK             ;
;  YIN[3]   ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  YIN[4]   ; CLK        ; -1.999 ; -1.999 ; Rise       ; CLK             ;
;  YIN[5]   ; CLK        ; -1.755 ; -1.755 ; Rise       ; CLK             ;
;  YIN[6]   ; CLK        ; -1.860 ; -1.860 ; Rise       ; CLK             ;
;  YIN[7]   ; CLK        ; -2.192 ; -2.192 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Sum[*]    ; CLK        ; 10.183 ; 10.183 ; Rise       ; CLK             ;
;  Sum[0]   ; CLK        ; 7.249  ; 7.249  ; Rise       ; CLK             ;
;  Sum[1]   ; CLK        ; 7.916  ; 7.916  ; Rise       ; CLK             ;
;  Sum[2]   ; CLK        ; 8.169  ; 8.169  ; Rise       ; CLK             ;
;  Sum[3]   ; CLK        ; 8.106  ; 8.106  ; Rise       ; CLK             ;
;  Sum[4]   ; CLK        ; 8.792  ; 8.792  ; Rise       ; CLK             ;
;  Sum[5]   ; CLK        ; 9.570  ; 9.570  ; Rise       ; CLK             ;
;  Sum[6]   ; CLK        ; 9.613  ; 9.613  ; Rise       ; CLK             ;
;  Sum[7]   ; CLK        ; 10.183 ; 10.183 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 6.566  ; 6.566  ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 6.399  ; 6.399  ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 6.384  ; 6.384  ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 6.354  ; 6.354  ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 6.340  ; 6.340  ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 6.359  ; 6.359  ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 6.059  ; 6.059  ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 6.536  ; 6.536  ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 6.566  ; 6.566  ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 6.857  ; 6.857  ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 6.536  ; 6.536  ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 6.315  ; 6.315  ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 6.524  ; 6.524  ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 6.546  ; 6.546  ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 6.541  ; 6.541  ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 6.857  ; 6.857  ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 6.543  ; 6.543  ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 6.539  ; 6.539  ; Rise       ; CLK             ;
; Z         ; CLK        ; 7.218  ; 7.218  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Sum[*]    ; CLK        ; 3.795 ; 3.795 ; Rise       ; CLK             ;
;  Sum[0]   ; CLK        ; 3.871 ; 3.871 ; Rise       ; CLK             ;
;  Sum[1]   ; CLK        ; 3.795 ; 3.795 ; Rise       ; CLK             ;
;  Sum[2]   ; CLK        ; 4.041 ; 4.041 ; Rise       ; CLK             ;
;  Sum[3]   ; CLK        ; 3.895 ; 3.895 ; Rise       ; CLK             ;
;  Sum[4]   ; CLK        ; 4.083 ; 4.083 ; Rise       ; CLK             ;
;  Sum[5]   ; CLK        ; 4.021 ; 4.021 ; Rise       ; CLK             ;
;  Sum[6]   ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  Sum[7]   ; CLK        ; 3.837 ; 3.837 ; Rise       ; CLK             ;
; X[*]      ; CLK        ; 3.444 ; 3.444 ; Rise       ; CLK             ;
;  X[0]     ; CLK        ; 3.610 ; 3.610 ; Rise       ; CLK             ;
;  X[1]     ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  X[2]     ; CLK        ; 3.573 ; 3.573 ; Rise       ; CLK             ;
;  X[3]     ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  X[4]     ; CLK        ; 3.582 ; 3.582 ; Rise       ; CLK             ;
;  X[5]     ; CLK        ; 3.444 ; 3.444 ; Rise       ; CLK             ;
;  X[6]     ; CLK        ; 3.655 ; 3.655 ; Rise       ; CLK             ;
;  X[7]     ; CLK        ; 3.671 ; 3.671 ; Rise       ; CLK             ;
; Y[*]      ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  Y[0]     ; CLK        ; 3.666 ; 3.666 ; Rise       ; CLK             ;
;  Y[1]     ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  Y[2]     ; CLK        ; 3.648 ; 3.648 ; Rise       ; CLK             ;
;  Y[3]     ; CLK        ; 3.664 ; 3.664 ; Rise       ; CLK             ;
;  Y[4]     ; CLK        ; 3.662 ; 3.662 ; Rise       ; CLK             ;
;  Y[5]     ; CLK        ; 3.819 ; 3.819 ; Rise       ; CLK             ;
;  Y[6]     ; CLK        ; 3.675 ; 3.675 ; Rise       ; CLK             ;
;  Y[7]     ; CLK        ; 3.654 ; 3.654 ; Rise       ; CLK             ;
; Z         ; CLK        ; 3.816 ; 3.816 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Sub        ; Sum[1]      ; 7.886  ; 7.886  ; 7.886  ; 7.886  ;
; Sub        ; Sum[2]      ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; Sub        ; Sum[3]      ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; Sub        ; Sum[4]      ; 8.762  ; 8.762  ; 8.762  ; 8.762  ;
; Sub        ; Sum[5]      ; 9.540  ; 9.540  ; 9.540  ; 9.540  ;
; Sub        ; Sum[6]      ; 9.583  ; 9.583  ; 9.583  ; 9.583  ;
; Sub        ; Sum[7]      ; 10.153 ; 10.153 ; 10.153 ; 10.153 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Sub        ; Sum[1]      ; 3.455 ; 3.455 ; 3.455 ; 3.455 ;
; Sub        ; Sum[2]      ; 3.766 ; 3.766 ; 3.766 ; 3.766 ;
; Sub        ; Sum[3]      ; 3.558 ; 3.558 ; 3.558 ; 3.558 ;
; Sub        ; Sum[4]      ; 3.602 ; 3.602 ; 3.602 ; 3.602 ;
; Sub        ; Sum[5]      ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; Sub        ; Sum[6]      ; 3.594 ; 3.594 ; 3.594 ; 3.594 ;
; Sub        ; Sum[7]      ; 3.611 ; 3.611 ; 3.611 ; 3.611 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 230      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 230      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 103   ; 103  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Mar 26 15:05:11 2022
Info: Command: quartus_sta Question1 -c Question1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Question1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.385       -37.889 CLK 
Info (332146): Worst-case hold slack is 0.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.589         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -18.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.898
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.898        -7.080 CLK 
Info (332146): Worst-case hold slack is 0.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.326         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -18.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Sat Mar 26 15:05:12 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


