<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:23.4223</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7005837</applicationNumber><claimCount>32</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>프로세서 기반 디바이스에서 슬라이스된 GPU(graphics processing unit) 아키텍처</inventionTitle><inventionTitleEng>SLICED GRAPHICS PROCESSING UNIT (GPU) ARCHITECTURE IN PROCESSOR-BASED DEVICES</inventionTitleEng><openDate>2025.04.29</openDate><openNumber>10-2025-0057793</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06T 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06T 15/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 프로세서-기반 디바이스들에서의 슬라이싱된 그래픽 프로세싱 유닛(GPU) 아키텍처가 개시된다. 일부 양태들에서, 슬라이싱된 GPU 아키텍처에 기초한 GPU는 다수의 하드웨어 슬라이스들을 포함한다. GPU는 커맨드 프로세서(CP) 회로 및 언슬라이스 프리미티브 제어기(PC_US)를 더 포함한다. 중앙 프로세싱 유닛(CPU)으로부터 그래픽 명령을 수신하면, CP 회로는 그래픽 워크로드를 결정하고, 그래픽 워크로드를 PC_US로 송신한다. 그 후에, PC_US는 그래픽 워크로드를 다수의 서브배치들로 파티셔닝하고, 프로세싱을 위해 각각의 서브배치를 하드웨어 슬라이스의 PC_S에 분배한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.07</internationOpenDate><internationOpenNumber>WO2024050188</internationOpenNumber><internationalApplicationDate>2023.07.24</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/070810</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 프로세서-기반 디바이스로서,그래픽 프로세싱 유닛(GPU)을 포함하고,상기 GPU는, 복수의 하드웨어 슬라이스들; 커맨드 프로세서(CP) 회로; 및 언슬라이스 프리미티브 제어기(PC_US)를 포함하며; 상기 CP 회로는,  중앙 프로세싱 유닛(CPU)으로부터 그래픽 명령을 수신하고;  상기 그래픽 명령에 기초하여 그래픽 워크로드를 결정하고; 그리고  상기 그래픽 워크로드를 상기 PC_US에 송신하도록 구성되며; 그리고 상기 PC_US는,  상기 CP 회로로부터 상기 그래픽 워크로드를 수신하고;  상기 그래픽 워크로드를 복수의 서브배치들로 파티셔닝하고; 그리고  상기 복수의 서브배치들의 각각의 서브배치를, 프로세싱을 위해 상기 복수의 하드웨어 슬라이스들의 하드웨어 슬라이스의 슬라이스 프리미티브 제어기(PC_S)에 분배하도록구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스는 복수의 슬라이스 하드웨어 유닛들을 포함하고, 상기 복수의 슬라이스 하드웨어 유닛들은 GPC(geometry pipeline controller), VS(vertex shader), GRAS(graphics rasterizer), LRZ(low-resolution Z buffer), RB(render backend), CCU(cache and compression unit), GMEM(graphics memory), HLSQ(high-level sequencer), FS/TP(fragment shader/texture pipe), 및 CCHE(cluster cache)를 포함하는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 GPU는 상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 CCHE에 통신가능하게 커플링된 통합 캐시(UCHE)를 더 포함하고; 그리고상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 CCHE 및 상기 UCHE는 계층적 캐시들로서 동작하도록 구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 CCHE는,상기 하드웨어 슬라이스의 상기 복수의 슬라이스 하드웨어 유닛들 중 하나 이상을 포함하는 하나 이상의 클라이언트들로부터 데이터를 수신하고; 그리고상기 하나 이상의 클라이언트들을 동기화하도록구성되고; 그리고상기 UCHE는 상기 복수의 하드웨어 슬라이스들을 동기화하도록 구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 PC_US는 라운드-로빈 슬라이스 선택 메커니즘에 기초하여 각각의 서브배치를 분배하도록 구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 PC_US는,상기 복수의 하드웨어 슬라이스들에 대해, 대응하는 복수의 현재 프로세싱 활용들을 결정하고; 그리고상기 복수의 현재 프로세싱 활용들에 기초하여 상기 복수의 서브배치들의 각각의 서브배치를 분배하도록구성됨으로써 각각의 서브배치를 분배하도록 구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 복수의 서브배치들의 각각의 서브배치의 크기는 구성가능한, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,각각의 서브배치는 256개의 프리미티브들을 포함하는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 GPU는 언슬라이스 버텍스 파라미터 캐시(VPC_US)를 더 포함하고;상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 상기 복수의 슬라이스 하드웨어 유닛들은, 슬라이스 삼각형 셋업 엔진 프론트 엔드(TSEFE_S); 슬라이스 버텍스 파라미터 캐시 프론트 엔드(VPCFE_S); 및 슬라이스 버텍스 파라미터 캐시 백 엔드(VPCBE_S)를 더 포함하고;각각의 VPCFE_S는, 대응하는 하드웨어 슬라이스의 상기 VS로부터, 상기 VS에 의해 생성된 프리미티브 속성 및 포지션 출력들을 수신하고; 그리고 상기 프리미티브 속성 및 포지션 출력들을 상기 대응하는 하드웨어 슬라이스의 상기 GMEM에 기록하도록구성되며;각각의 TSEFE_S는, 상기 프리미티브 속성 및 포지션 출력들에 기초하여, 상기 복수의 하드웨어 슬라이스들 중 하나 이상의 하드웨어 슬라이스들 각각에 대한 삼각형 가시성을 결정하고; 그리고 상기 VPC_US로, 상기 하나 이상의 하드웨어 슬라이스들의 각각에 대한 삼각형 가시성의 대응하는 하나 이상의 표시들을 송신하도록구성되고;상기 VPC_US는, 상기 삼각형 가시성의 하나 이상의 표시들을 수신하고; 그리고 상기 삼각형 가시성의 하나 이상의 표시들에 기초하여, 상기 하나 이상의 하드웨어 슬라이스들의 각각에 가시적인 삼각형들을 상기 대응하는 하드웨어 슬라이스에 할당하도록구성되고; 그리고각각의 VPCBE_S는, 상기 대응하는 하드웨어 슬라이스의 상기 VPC_US에 의해 할당된 상기 삼각형들에 기초하여, 상기 대응하는 하드웨어 슬라이스에 가시적인 상기 삼각형들에 대한 버텍스들을 페치하고; 그리고 상기 버텍스들을 상기 대응하는 하드웨어 슬라이스의 삼각형 셋업 엔진(TSE)으로 송신하도록구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>10. 제2항에 있어서,각각의 LRZ는 상기 복수의 하드웨어 슬라이스들의 대응하는 하드웨어 슬라이스에 할당된 픽셀 타일들에만 대응하는 캐시 라인들을 저장하도록 구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,각각의 LRZ는, 각각의 하드웨어 슬라이스에 대해,좌표들에서 연속적이고 상기 하드웨어 슬라이스에 대해서만 블록들을 유지하는 슬라이스 공간 내로 스크린 좌표들을 매핑하고; 그리고상기 슬라이스 공간에서의 좌표들에 기초하여 타일들을 어드레싱하도록구성됨으로써 상기 복수의 하드웨어 슬라이스들 중 상기 대응하는 하드웨어 슬라이스에 할당된 픽셀 타일들에만 대응하는 캐시 라인들을 저장하도록 구성되는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>12. 프로세서-기반 디바이스로서,중앙 프로세싱 유닛(CPU)으로부터 그래픽 명령을 수신하는 수단;상기 그래픽 명령에 기초하여 그래픽 워크로드를 결정하는 수단;상기 그래픽 워크로드를 복수의 서브배치들로 파티셔닝하는 수단; 및상기 복수의 서브배치들의 각각의 서브배치를, 프로세싱을 위해 그래픽 프로세싱 유닛(GPU)의 복수의 하드웨어 슬라이스들의 하드웨어 슬라이스로 분배하는 수단을 포함하는, 프로세서-기반 디바이스.</claim></claimInfo><claimInfo><claim>13. 복수의 하드웨어 슬라이스들을 포함하는 그래픽 프로세싱 유닛(GPU)을 동작하기 위한 방법으로서,그래픽 프로세싱 유닛(GPU)의 커맨드 프로세서(CP) 회로에 의해, 중앙 프로세싱 유닛(CPU)으로부터 그래픽 명령을 수신하는 단계;상기 그래픽 명령에 기초하여 그래픽 워크로드를 결정하는 단계;상기 그래픽 워크로드를 상기 GPU의 언슬라이스 프리미티브 제어기(PC_US)로 송신하는 단계;상기 PC_US에 의해, 상기 CP 회로로부터 상기 그래픽 워크로드를 수신하는 단계;상기 그래픽 워크로드를 복수의 서브배치들로 파티셔닝하는 단계; 및상기 복수의 서브배치들의 각각의 서브배치를, 프로세싱을 위해 상기 GPU의 상기 복수의 하드웨어 슬라이스들의 하드웨어 슬라이스의 슬라이스 프리미티브 제어기(PC_S)에 분배하는 단계를 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스는 복수의 슬라이스 하드웨어 유닛들을 더 포함하고, 상기 복수의 슬라이스 하드웨어 유닛들은 GPC(geometry pipeline controller), VS(vertex shader), GRAS(graphics rasterizer), LRZ(low-resolution Z buffer), RB(render backend), CCU(cache and compression unit), GMEM(graphics memory), HLSQ(high-level sequencer), FS/TP(fragment shader/texture pipe), 및 CCHE(cluster cache)를 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 GPU는 상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 CCHE에 통신가능하게 커플링된 통합 캐시(UCHE)를 더 포함하고;상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 CCHE 및 상기 UCHE는 계층적 캐시들로서 동작하도록 구성되며; 그리고상기 방법은, 상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 CCHE에 의해, 상기 하드웨어 슬라이스의 상기 복수의 슬라이스 하드웨어 유닛들 중 하나 이상을 포함하는 하나 이상의 클라이언트들로부터의 데이터를 수신하는 단계; 상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 CCHE에 의해, 상기 하나 이상의 클라이언트들을 동기화하는 단계; 및 상기 UCHE에 의해, 상기 복수의 하드웨어 슬라이스들을 동기화하는 단계를 더 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,각각의 서브배치를 분배하는 단계는 라운드-로빈 슬라이스 선택 메커니즘에 기초하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서,각각의 서브배치를 분배하는 단계는,상기 복수의 하드웨어 슬라이스들에 대해, 대응하는 복수의 현재 프로세싱 활용들을 결정하는 단계; 및상기 복수의 현재 프로세싱 활용들에 기초하여 상기 복수의 서브배치들의 각각의 서브배치를 분배하는 단계를 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>18. 제13항에 있어서,상기 복수의 서브배치들의 각각의 서브배치의 크기는 구성가능한, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>19. 제13항에 있어서,각각의 서브배치는 256개의 프리미티브들을 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>20. 제14항에 있어서,상기 GPU는 언슬라이스 버텍스 파라미터 캐시(VPC_US)를 더 포함하고;상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 상기 복수의 슬라이스 하드웨어 유닛들은, 슬라이스 삼각형 셋업 엔진 프론트 엔드(TSEFE_S); 슬라이스 버텍스 파라미터 캐시 프론트 엔드(VPCFE_S); 및 슬라이스 버텍스 파라미터 캐시 백 엔드(VPCBE_S)를 더 포함하고; 그리고상기 방법은, 각각의 VPCFE_S에 의해 대응하는 하드웨어 슬라이스의 상기 VS로부터, 상기 VS에 의해 생성된 프리미티브 속성 및 포지션 출력들을 수신하는 단계; 각각의 VPCFE_S에 의해, 상기 프리미티브 속성 및 포지션 출력들을 상기 대응하는 하드웨어 슬라이스의 상기 GMEM에 기록하는 단계; 각각의 TSEFE_S에 의해, 상기 프리미티브 속성 및 포지션 출력들에 기초하여, 상기 복수의 하드웨어 슬라이스들 중 하나 이상의 하드웨어 슬라이스들 각각에 대한 삼각형 가시성을 결정하는 단계; 각각의 TSEFE_S에 의해 상기 VPC_US로, 상기 하나 이상의 하드웨어 슬라이스들의 각각에 대한 삼각형 가시성의 대응하는 하나 이상의 표시들을 송신하는 단계; 상기 VPC_US에 의해, 상기 삼각형 가시성의 하나 이상의 표시들을 수신하는 단계; 상기 VPC_US에 의해 상기 삼각형 가시성의 하나 이상의 표시들에 기초하여, 상기 하나 이상의 하드웨어 슬라이스들의 각각에 가시적인 삼각형들을 상기 대응하는 하드웨어 슬라이스에 할당하는 단계; 상기 대응하는 하드웨어 슬라이스의 상기 VPC_US에 의해 할당된 상기 삼각형들에 기초하여, 상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 VPCBE_S에 의해, 상기 대응하는 하드웨어 슬라이스에 가시적인 상기 삼각형들에 대한 버텍스들을 페치하는 단계; 및 상기 대응하는 하드웨어 슬라이스의 삼각형 셋업 엔진(TSE)으로 상기 버텍스들을 송신하는 단계를 더 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>21. 제14항에 있어서,상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스의 각각의 LRZ에 의해, 상기 복수의 하드웨어 슬라이스들의 대응하는 하드웨어 슬라이스에 할당된 픽셀 타일들에만 대응하는 캐시 라인들을 저장하는 단계를 더 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,상기 복수의 하드웨어 슬라이스들의 상기 대응하는 하드웨어 슬라이스에 할당된 픽셀 타일들에만 대응하는 캐시 라인들을 저장하는 단계는,좌표들에서 연속적이고 상기 하드웨어 슬라이스에 대해서만 블록들을 유지하는 슬라이스 공간 내로 스크린 좌표들을 매핑하는 단계; 및상기 슬라이스 공간에서의 좌표들에 기초하여 타일들을 어드레싱하는 단계를 포함하는, GPU를 동작하기 위한 방법.</claim></claimInfo><claimInfo><claim>23. 컴퓨터 실행가능 명령들이 저장된 비일시적 컴퓨터 판독가능 저장 매체로서,상기 명령들은, 프로세서에 의해 실행되는 경우, 상기 프로세서로 하여금,그래픽 명령을 수신하게 하고;상기 그래픽 명령에 기초하여 그래픽 워크로드를 결정하게 하고;상기 그래픽 워크로드를 복수의 서브배치들로 파티셔닝하게 하고; 그리고상기 복수의 서브배치들의 각각의 서브배치를, 프로세싱을 위해 복수의 하드웨어 슬라이스들의 하드웨어 슬라이스의 슬라이스 프리미티브 제어기(PC_S)에 분배하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 복수의 하드웨어 슬라이스들의 각각의 하드웨어 슬라이스는 복수의 슬라이스 하드웨어 유닛들을 포함하고, 상기 복수의 슬라이스 하드웨어 유닛들은 GPC(geometry pipeline controller), VS(vertex shader), GRAS(graphics rasterizer), LRZ(low-resolution Z buffer), RB(render backend), CCU(cache and compression unit), GMEM(graphics memory), HLSQ(high-level sequencer), FS/TP(fragment shader/texture pipe), 및 CCHE(cluster cache)를 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 컴퓨터 실행가능 명령들은 추가로, 상기 프로세서로 하여금,상기 하드웨어 슬라이스의 상기 복수의 슬라이스 하드웨어 유닛들 중 하나 이상을 포함하는 하나 이상의 클라이언트들로부터 데이터를 수신하게 하고;상기 하나 이상의 클라이언트들을 동기화하게 하고; 그리고상기 복수의 하드웨어 슬라이스들을 동기화하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>26. 제23항에 있어서,상기 컴퓨터 실행가능 명령들은, 상기 프로세서로 하여금, 라운드-로빈 슬라이스 선택 메커니즘에 기초하여 각각의 서브배치를 분배하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>27. 제23항에 있어서,상기 컴퓨터 실행가능 명령들은, 상기 프로세서로 하여금, 상기 프로세서가,상기 복수의 하드웨어 슬라이스들에 대해, 대응하는 복수의 현재 프로세싱 활용들을 결정하게 하고; 그리고상기 복수의 현재 프로세싱 활용들에 기초하여 상기 복수의 서브배치들의 각각의 서브배치를 분배하게 함으로써각각의 서브배치를 분배하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>28. 제23항에 있어서,상기 복수의 서브배치들의 각각의 서브배치의 크기는 구성가능한, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>29. 제23항에 있어서,각각의 서브배치는 256개의 프리미티브들을 포함하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>30. 제24항에 있어서,상기 컴퓨터 실행가능 명령들은 추가로, 상기 프로세서로 하여금,각각의 하드웨어 슬라이스의 상기 VS에 의해 생성된 프리미티브 속성 및 포지션 출력들을 수신하게 하고;상기 프리미티브 속성 및 포지션 출력들을 상기 하드웨어 슬라이스의 상기 GMEM에 기록하게 하고;상기 프리미티브 속성 및 포지션 출력들에 기초하여, 상기 복수의 하드웨어 슬라이스들 중 하나 이상의 하드웨어 슬라이스들의 각각에 대한 삼각형 가시성을 결정하게 하고;삼각형 가시성의 대응하는 하나 이상의 표시들에 기초하여, 상기 하나 이상의 하드웨어 슬라이스들의 각각에 가시적인 삼각형들을 상기 대응하는 하드웨어 슬라이스에 할당하게 하고;상기 대응하는 하드웨어 슬라이스에 가시적인 상기 삼각형들에 대한 버텍스들을 페치하게 하고; 그리고상기 버텍스들을 상기 대응하는 하드웨어 슬라이스의 삼각형 셋업 엔진(TSE)으로 송신하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>31. 제23항에 있어서,상기 컴퓨터 실행가능 명령들은 추가로, 상기 프로세서로 하여금, 상기 복수의 하드웨어 슬라이스들의 대응하는 하드웨어 슬라이스에 할당된 픽셀 타일들에만 대응하는 캐시 라인들을 저장하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서,상기 컴퓨터 실행가능 명령들은, 상기 프로세서로 하여금, 상기 프로세서가,좌표들에서 연속적이고 상기 하드웨어 슬라이스에 대해서만 블록들을 유지하는 슬라이스 공간 내로 스크린 좌표들을 매핑하게 하고; 그리고상기 슬라이스 공간에서의 좌표들에 기초하여 타일들을 어드레싱하게 함으로써상기 복수의 하드웨어 슬라이스들의 상기 대응하는 하드웨어 슬라이스에 할당된 픽셀 타일들에만 대응하는 캐시 라인들을 저장하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>미국</country><engName>LIANG, JIAN</engName><name>량 지안</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>미국</country><engName>GRUBER, ANDREW EVAN</engName><name>그루버 앤드류 에반</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>중국</country><engName>WANG, TAO</engName><name>왕 타오</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>중국</country><engName>TANG, XUEFENG</engName><name>탕 쉐펑 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>인도</country><engName>NIKAM, VISHWANATH SHASHIKANT</engName><name>니캄 비쉬와나트 샤시칸트 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>영국</country><engName>POOLE, NIGEL</engName><name>풀 나이젤</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>인도</country><engName>BHIRAVABHATLA, KALYAN KUMAR</engName><name>비라바바틀라 칼리안 쿠마르</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>중국</country><engName>XU, FEI</engName><name>쉬 페이</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>중국</country><engName>YING, ZILIN</engName><name>잉 쯔린</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.01</priorityApplicationDate><priorityApplicationNumber>63/374,286</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.12.19</priorityApplicationDate><priorityApplicationNumber>18/067,837</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.02.21</receiptDate><receiptNumber>1-1-2025-0205505-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.04.03</receiptDate><receiptNumber>1-5-2025-0055820-49</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257005837.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c38f4be1cc53944715969a8c4e2187afba8600f40c36aa535ebbea0e44b71278b87f8e8221153bc4f8b37f05fa9d79c2a220f1570368ba9c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd9dac0fa2f8480568e47bd2a7ff7ba90f214ef7669d1326bfbf84f2c53d41589c2721915863047f6e9fe591d99dba56aeae86c67722b35b1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>