Timing Analyzer report for raiz
Tue Apr 05 20:38:03 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; raiz                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 241.72 MHz ; 241.72 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.137 ; -56.471            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.747 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -44.636                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                 ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.137 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.057      ;
; -3.098 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 4.019      ;
; -3.037 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.957      ;
; -3.031 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.951      ;
; -2.991 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.911      ;
; -2.964 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.885      ;
; -2.952 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.873      ;
; -2.928 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.848      ;
; -2.914 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.835      ;
; -2.911 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.831      ;
; -2.891 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.811      ;
; -2.885 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.869 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.789      ;
; -2.855 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.775      ;
; -2.818 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.739      ;
; -2.810 ; reg_8bits:R7|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.730      ;
; -2.778 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.699      ;
; -2.777 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.697      ;
; -2.768 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.689      ;
; -2.765 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.760 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.742 ; reg_8bits:R5|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.662      ;
; -2.723 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.643      ;
; -2.714 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.634      ;
; -2.709 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.629      ;
; -2.699 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.619      ;
; -2.694 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.614      ;
; -2.691 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.611      ;
; -2.685 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.605      ;
; -2.672 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.593      ;
; -2.652 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.572      ;
; -2.644 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.565      ;
; -2.632 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.553      ;
; -2.631 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.551      ;
; -2.621 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.542      ;
; -2.616 ; reg_8bits:R5|q[2]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.536      ;
; -2.614 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.535      ;
; -2.598 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.431      ; 4.030      ;
; -2.594 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.514      ;
; -2.588 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.508      ;
; -2.577 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.497      ;
; -2.568 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.489      ;
; -2.562 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.993      ;
; -2.560 ; reg_8bits:R7|q[6]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.991      ;
; -2.559 ; reg_8bits:R7|q[6]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.479      ;
; -2.553 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.473      ;
; -2.545 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.465      ;
; -2.540 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.460      ;
; -2.534 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.454      ;
; -2.524 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.444      ;
; -2.518 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.438      ;
; -2.509 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.429      ;
; -2.506 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.426      ;
; -2.503 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.934      ;
; -2.498 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.419      ;
; -2.496 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.416      ;
; -2.495 ; reg_8bits:R5|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.415      ;
; -2.477 ; reg_8bits:R6|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.398      ;
; -2.463 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.384      ;
; -2.425 ; reg_8bits:R6|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.346      ;
; -2.414 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.335      ;
; -2.412 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.332      ;
; -2.411 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.842      ;
; -2.391 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.311      ;
; -2.388 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.308      ;
; -2.381 ; reg_8bits:R7|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.301      ;
; -2.372 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.292      ;
; -2.368 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.288      ;
; -2.364 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.284      ;
; -2.362 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.282      ;
; -2.361 ; reg_8bits:R5|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.281      ;
; -2.353 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.273      ;
; -2.350 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.270      ;
; -2.320 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.751      ;
; -2.317 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.238      ;
; -2.315 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.235      ;
; -2.291 ; reg_8bits:R6|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.212      ;
; -2.290 ; reg_8bits:R5|q[1]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.210      ;
; -2.278 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.431      ; 3.710      ;
; -2.269 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.190      ;
; -2.252 ; reg_8bits:R5|q[6]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.172      ;
; -2.248 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.247 ; reg_8bits:R7|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.167      ;
; -2.245 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.165      ;
; -2.243 ; reg_8bits:R5|q[6]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.674      ;
; -2.226 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.146      ;
; -2.216 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.203 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.431      ; 3.635      ;
; -2.188 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.108      ;
; -2.175 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.166 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.086      ;
; -2.158 ; reg_8bits:R5|q[4]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.078      ;
; -2.152 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.583      ;
; -2.144 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.575      ;
; -2.127 ; reg_8bits:R5|q[0]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.047      ;
; -2.106 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 1.000        ; -0.082     ; 3.025      ;
; -2.106 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 1.000        ; -0.082     ; 3.025      ;
; -2.106 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 1.000        ; -0.082     ; 3.025      ;
; -2.099 ; reg_8bits:R7|q[5]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.430      ; 3.530      ;
; -2.098 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 1.000        ; -0.082     ; 3.017      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                 ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.747 ; controleSqrt:maquina_estado|estado_atual.estado2 ; controleSqrt:maquina_estado|estado_atual.estado3 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.752 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.613      ; 1.577      ;
; 0.769 ; controleSqrt:maquina_estado|estado_atual.estado3 ; controleSqrt:maquina_estado|estado_atual.estado4 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.834 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.613      ; 1.659      ;
; 0.961 ; controleSqrt:maquina_estado|estado_atual.estado4 ; controleSqrt:maquina_estado|estado_atual.estado5 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.975 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.268      ;
; 0.976 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.269      ;
; 0.977 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.270      ;
; 0.977 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.270      ;
; 0.984 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.277      ;
; 1.002 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.294      ;
; 1.016 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.309      ;
; 1.017 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.310      ;
; 1.024 ; controleSqrt:maquina_estado|estado_atual.estado1 ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.317      ;
; 1.037 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.330      ;
; 1.102 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.103 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.106 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.398      ;
; 1.129 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.422      ;
; 1.146 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.439      ;
; 1.162 ; reg_8bits:R7|q[6]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.455      ;
; 1.163 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.456      ;
; 1.164 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.185 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.478      ;
; 1.191 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.484      ;
; 1.206 ; controleSqrt:maquina_estado|estado_atual.estado5 ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.499      ;
; 1.268 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.285 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.578      ;
; 1.286 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.579      ;
; 1.288 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.581      ;
; 1.302 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.595      ;
; 1.307 ; reg_8bits:R6|q[7]                                ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.600      ;
; 1.337 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.629      ;
; 1.343 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.636      ;
; 1.357 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.650      ;
; 1.366 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.366 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.366 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.366 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.366 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.366 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.374 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.666      ;
; 1.374 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.666      ;
; 1.376 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.668      ;
; 1.376 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.668      ;
; 1.435 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.613      ; 2.260      ;
; 1.487 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.780      ;
; 1.507 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.800      ;
; 1.515 ; reg_8bits:R7|q[6]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.808      ;
; 1.515 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.808      ;
; 1.516 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.809      ;
; 1.517 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.810      ;
; 1.524 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.817      ;
; 1.533 ; reg_8bits:R6|q[5]                                ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.534 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.827      ;
; 1.534 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.827      ;
; 1.551 ; reg_8bits:R7|q[7]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.552 ; reg_8bits:R6|q[4]                                ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.585 ; reg_8bits:R6|q[6]                                ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.878      ;
; 1.618 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.613      ; 2.443      ;
; 1.627 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.920      ;
; 1.645 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.938      ;
; 1.655 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.948      ;
; 1.657 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.950      ;
; 1.669 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.962      ;
; 1.673 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.966      ;
; 1.674 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.967      ;
; 1.676 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.969      ;
; 1.678 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.971      ;
; 1.710 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.002      ;
; 1.710 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.002      ;
; 1.710 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.002      ;
; 1.710 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.002      ;
; 1.710 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.002      ;
; 1.718 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.010      ;
; 1.718 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.010      ;
; 1.718 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 2.010      ;
; 1.725 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.018      ;
; 1.736 ; reg_8bits:R6|q[2]                                ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.029      ;
; 1.751 ; reg_8bits:R6|q[2]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.044      ;
; 1.758 ; reg_8bits:R7|q[7]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.613      ; 2.583      ;
; 1.768 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.061      ;
; 1.773 ; reg_8bits:R5|q[7]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; -0.430     ; 1.555      ;
; 1.785 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.078      ;
; 1.788 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.081      ;
; 1.791 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.084      ;
; 1.796 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.089      ;
; 1.804 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.097      ;
; 1.813 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.106      ;
; 1.816 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.109      ;
; 1.823 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 2.116      ;
; 1.829 ; reg_8bits:R6|q[7]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.614      ; 2.655      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 263.99 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.788 ; -51.599           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.633 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -44.636                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.788 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.718      ;
; -2.712 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.642      ;
; -2.700 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.630      ;
; -2.695 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.625      ;
; -2.662 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.592      ;
; -2.623 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.553      ;
; -2.621 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.551      ;
; -2.604 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.534      ;
; -2.594 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.524      ;
; -2.585 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.515      ;
; -2.573 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.503      ;
; -2.570 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.500      ;
; -2.535 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.465      ;
; -2.528 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.458      ;
; -2.496 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.426      ;
; -2.495 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.425      ;
; -2.491 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.421      ;
; -2.479 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.409      ;
; -2.462 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.392      ;
; -2.443 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.373      ;
; -2.435 ; reg_8bits:R7|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.364      ;
; -2.432 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.362      ;
; -2.427 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.357      ;
; -2.409 ; reg_8bits:R7|q[6]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.338      ;
; -2.408 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.338      ;
; -2.403 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.333      ;
; -2.398 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.328      ;
; -2.381 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.311      ;
; -2.376 ; reg_8bits:R7|q[6]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.408      ; 3.786      ;
; -2.374 ; reg_8bits:R5|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.304      ;
; -2.369 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.299      ;
; -2.369 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.298      ;
; -2.365 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.295      ;
; -2.352 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.282      ;
; -2.351 ; reg_8bits:R5|q[2]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.281      ;
; -2.340 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.751      ;
; -2.339 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.268      ;
; -2.335 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.265      ;
; -2.322 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.252      ;
; -2.319 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.248      ;
; -2.310 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.240      ;
; -2.308 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.238      ;
; -2.307 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.237      ;
; -2.306 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.236      ;
; -2.276 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.205      ;
; -2.273 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.203      ;
; -2.254 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.184      ;
; -2.249 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.660      ;
; -2.244 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.174      ;
; -2.243 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.172      ;
; -2.239 ; reg_8bits:R5|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.169      ;
; -2.239 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.650      ;
; -2.233 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.163      ;
; -2.230 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.159      ;
; -2.217 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.147      ;
; -2.212 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.141      ;
; -2.200 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.130      ;
; -2.197 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.127      ;
; -2.192 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.121      ;
; -2.173 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.584      ;
; -2.169 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.098      ;
; -2.159 ; reg_8bits:R6|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.089      ;
; -2.151 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.080      ;
; -2.146 ; reg_8bits:R5|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.138 ; reg_8bits:R6|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.068      ;
; -2.137 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.066      ;
; -2.133 ; reg_8bits:R7|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.132 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.061      ;
; -2.109 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.039      ;
; -2.108 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.038      ;
; -2.104 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 3.033      ;
; -2.078 ; reg_8bits:R5|q[6]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.008      ;
; -2.077 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.488      ;
; -2.075 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.005      ;
; -2.072 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.002      ;
; -2.070 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.000      ;
; -2.066 ; reg_8bits:R6|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 2.996      ;
; -2.044 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.973      ;
; -2.043 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.454      ;
; -2.042 ; reg_8bits:R5|q[1]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.972      ;
; -2.040 ; reg_8bits:R5|q[6]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.451      ;
; -2.040 ; reg_8bits:R7|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.969      ;
; -2.024 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.953      ;
; -2.012 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.941      ;
; -1.991 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
; -1.983 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.072     ; 2.913      ;
; -1.951 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.880      ;
; -1.951 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.880      ;
; -1.951 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.880      ;
; -1.951 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.409      ; 3.362      ;
; -1.950 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.943 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.872      ;
; -1.943 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.872      ;
; -1.943 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.872      ;
; -1.943 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.872      ;
; -1.943 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.872      ;
; -1.929 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.858      ;
; -1.926 ; reg_8bits:R5|q[4]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.921 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.408      ; 3.331      ;
; -1.900 ; reg_8bits:R7|q[5]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.408      ; 3.310      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.633 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.574      ; 1.402      ;
; 0.689 ; controleSqrt:maquina_estado|estado_atual.estado2 ; controleSqrt:maquina_estado|estado_atual.estado3 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.716 ; controleSqrt:maquina_estado|estado_atual.estado3 ; controleSqrt:maquina_estado|estado_atual.estado4 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.819 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.574      ; 1.588      ;
; 0.851 ; controleSqrt:maquina_estado|estado_atual.estado4 ; controleSqrt:maquina_estado|estado_atual.estado5 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.119      ;
; 0.890 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.157      ;
; 0.898 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.165      ;
; 0.899 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.166      ;
; 0.908 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.176      ;
; 0.909 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.177      ;
; 0.910 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.178      ;
; 0.911 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.179      ;
; 0.913 ; controleSqrt:maquina_estado|estado_atual.estado1 ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.180      ;
; 0.918 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.186      ;
; 0.919 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.187      ;
; 0.982 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.249      ;
; 0.983 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.251      ;
; 0.994 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.262      ;
; 1.015 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.060 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.328      ;
; 1.064 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.332      ;
; 1.071 ; controleSqrt:maquina_estado|estado_atual.estado5 ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.338      ;
; 1.072 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.340      ;
; 1.074 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.076 ; reg_8bits:R7|q[6]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.344      ;
; 1.093 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.361      ;
; 1.098 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.125 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.136 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.403      ;
; 1.137 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.404      ;
; 1.138 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.191 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.458      ;
; 1.199 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.466      ;
; 1.215 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.483      ;
; 1.219 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.486      ;
; 1.219 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.486      ;
; 1.220 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.487      ;
; 1.220 ; reg_8bits:R6|q[7]                                ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.488      ;
; 1.221 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.488      ;
; 1.238 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.247 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.574      ; 2.016      ;
; 1.321 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.321 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.321 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.321 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.321 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.321 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.354 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.622      ;
; 1.355 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.623      ;
; 1.372 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.373 ; reg_8bits:R6|q[5]                                ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.641      ;
; 1.375 ; reg_8bits:R6|q[4]                                ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.643      ;
; 1.376 ; reg_8bits:R7|q[7]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.644      ;
; 1.385 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.653      ;
; 1.386 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.654      ;
; 1.389 ; reg_8bits:R7|q[6]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.657      ;
; 1.390 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.658      ;
; 1.401 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.669      ;
; 1.403 ; reg_8bits:R6|q[6]                                ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.671      ;
; 1.403 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.671      ;
; 1.413 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.574      ; 2.182      ;
; 1.480 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.748      ;
; 1.493 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.761      ;
; 1.508 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.776      ;
; 1.511 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.779      ;
; 1.515 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.783      ;
; 1.517 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.785      ;
; 1.524 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.792      ;
; 1.524 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.792      ;
; 1.534 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.802      ;
; 1.539 ; reg_8bits:R7|q[7]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.574      ; 2.308      ;
; 1.546 ; reg_8bits:R6|q[2]                                ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.814      ;
; 1.556 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.824      ;
; 1.565 ; reg_8bits:R6|q[2]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.833      ;
; 1.597 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.597 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.597 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.597 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.597 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.864      ;
; 1.597 ; reg_8bits:R6|q[7]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.575      ; 2.367      ;
; 1.598 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.866      ;
; 1.606 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.606 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.606 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.873      ;
; 1.612 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.614 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.882      ;
; 1.616 ; reg_8bits:R5|q[7]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; -0.409     ; 1.402      ;
; 1.626 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.894      ;
; 1.629 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.897      ;
; 1.629 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.897      ;
; 1.633 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.901      ;
; 1.644 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.911      ;
; 1.645 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.913      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.834 ; -9.995            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.289 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.805                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.834 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.784      ;
; -0.793 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.743      ;
; -0.773 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.724      ;
; -0.765 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.715      ;
; -0.753 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.704      ;
; -0.725 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.676      ;
; -0.724 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.674      ;
; -0.704 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.655      ;
; -0.699 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.649      ;
; -0.696 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.646      ;
; -0.684 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.635      ;
; -0.681 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.632      ;
; -0.677 ; reg_8bits:R7|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.627      ;
; -0.656 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.607      ;
; -0.655 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.605      ;
; -0.651 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.642 ; reg_8bits:R5|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.593      ;
; -0.635 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.586      ;
; -0.630 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.580      ;
; -0.630 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.580      ;
; -0.630 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.581      ;
; -0.628 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.578      ;
; -0.622 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.572      ;
; -0.622 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.572      ;
; -0.615 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.566      ;
; -0.612 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.587 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.538      ;
; -0.587 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.537      ;
; -0.582 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.581 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.531      ;
; -0.567 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.518      ;
; -0.566 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.516      ;
; -0.562 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.165      ; 1.714      ;
; -0.561 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.511      ;
; -0.561 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.511      ;
; -0.561 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.512      ;
; -0.553 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.503      ;
; -0.547 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.498      ;
; -0.543 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.494      ;
; -0.541 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.492      ;
; -0.540 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.521 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.165      ; 1.673      ;
; -0.518 ; reg_8bits:R6|q[5]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.469      ;
; -0.513 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.511 ; reg_8bits:R7|q[6]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.501 ; reg_8bits:R5|q[1]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.654      ;
; -0.498 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.448      ;
; -0.497 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.447      ;
; -0.494 ; reg_8bits:R5|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.493 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.443      ;
; -0.492 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.442      ;
; -0.492 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.443      ;
; -0.487 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.437      ;
; -0.484 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.434      ;
; -0.481 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.634      ;
; -0.478 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.429      ;
; -0.476 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.426      ;
; -0.475 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.426      ;
; -0.472 ; reg_8bits:R6|q[0]                                ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.423      ;
; -0.472 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.422      ;
; -0.471 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.422      ;
; -0.466 ; reg_8bits:R5|q[2]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.417      ;
; -0.465 ; reg_8bits:R6|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.416      ;
; -0.453 ; reg_8bits:R6|q[3]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.606      ;
; -0.445 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.396      ;
; -0.442 ; reg_8bits:R5|q[6]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.393      ;
; -0.441 ; reg_8bits:R5|q[1]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.392      ;
; -0.439 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.390      ;
; -0.437 ; reg_8bits:R7|q[4]                                ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.387      ;
; -0.434 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.384      ;
; -0.429 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.379      ;
; -0.429 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.379      ;
; -0.427 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.165      ; 1.579      ;
; -0.424 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.374      ;
; -0.424 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.375      ;
; -0.421 ; reg_8bits:R7|q[6]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.165      ; 1.573      ;
; -0.418 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.368      ;
; -0.409 ; reg_8bits:R5|q[2]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.562      ;
; -0.405 ; reg_8bits:R7|q[5]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.165      ; 1.557      ;
; -0.402 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.353      ;
; -0.379 ; reg_8bits:R6|q[1]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.532      ;
; -0.371 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.322      ;
; -0.370 ; reg_8bits:R5|q[5]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.523      ;
; -0.361 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.311      ;
; -0.361 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.311      ;
; -0.360 ; reg_8bits:R7|q[2]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.310      ;
; -0.358 ; reg_8bits:R7|q[1]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.165      ; 1.510      ;
; -0.358 ; reg_8bits:R6|q[2]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.511      ;
; -0.356 ; reg_8bits:R5|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.307      ;
; -0.356 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.306      ;
; -0.354 ; reg_8bits:R5|q[0]                                ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.350 ; reg_8bits:R7|q[3]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.165      ; 1.502      ;
; -0.348 ; reg_8bits:R5|q[6]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 1.000        ; 0.166      ; 1.501      ;
; -0.346 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.295      ;
; -0.346 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 1.000        ; -0.038     ; 1.295      ;
; -0.342 ; reg_8bits:R5|q[3]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.293      ;
; -0.339 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.289      ;
; -0.336 ; reg_8bits:R6|q[4]                                ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.289 ; controleSqrt:maquina_estado|estado_atual.estado2 ; controleSqrt:maquina_estado|estado_atual.estado3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.410      ;
; 0.298 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 0.629      ;
; 0.304 ; controleSqrt:maquina_estado|estado_atual.estado3 ; controleSqrt:maquina_estado|estado_atual.estado4 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 0.637      ;
; 0.379 ; controleSqrt:maquina_estado|estado_atual.estado4 ; controleSqrt:maquina_estado|estado_atual.estado5 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.381 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.382 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.503      ;
; 0.383 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.383 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.391 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.397 ; controleSqrt:maquina_estado|estado_atual.estado1 ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.518      ;
; 0.398 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.406 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.406 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.407 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.413 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.428 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[0]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.441 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.443 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.451 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.458 ; reg_8bits:R7|q[6]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.470 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.473 ; controleSqrt:maquina_estado|estado_atual.estado5 ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.491 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.505 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.509 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.512 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.517 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[1]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[5]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R5|q[6]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; reg_8bits:R6|q[7]                                ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.536 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[1]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.543 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.543 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.544 ; controleSqrt:maquina_estado|estado_atual.estado5 ; reg_8bits:R5|q[2]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.664      ;
; 0.545 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.665      ;
; 0.546 ; controleSqrt:maquina_estado|estado_atual.estado2 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.666      ;
; 0.599 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; reg_8bits:R6|q[5]                                ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.605 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 0.936      ;
; 0.605 ; reg_8bits:R6|q[4]                                ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.725      ;
; 0.607 ; reg_8bits:R7|q[6]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.607 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.608 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.729      ;
; 0.610 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.731      ;
; 0.613 ; reg_8bits:R7|q[7]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.734      ;
; 0.613 ; reg_8bits:R7|q[5]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.734      ;
; 0.618 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[2]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.739      ;
; 0.619 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.621 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.626 ; reg_8bits:R6|q[6]                                ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.746      ;
; 0.638 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.638 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.638 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.638 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.638 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[6]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.758      ;
; 0.645 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.765      ;
; 0.645 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[7]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.765      ;
; 0.645 ; controleSqrt:maquina_estado|estado_atual.estado1 ; reg_8bits:R6|q[0]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.765      ;
; 0.670 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.791      ;
; 0.673 ; reg_8bits:R7|q[4]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.794      ;
; 0.674 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.795      ;
; 0.676 ; reg_8bits:R6|q[2]                                ; reg_8bits:R6|q[2]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.796      ;
; 0.677 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.798      ;
; 0.683 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.804      ;
; 0.686 ; reg_8bits:R7|q[3]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.807      ;
; 0.686 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.807      ;
; 0.691 ; reg_8bits:R5|q[7]                                ; controleSqrt:maquina_estado|estado_atual.estado2 ; clk          ; clk         ; 0.000        ; -0.165     ; 0.610      ;
; 0.691 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 1.022      ;
; 0.693 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.814      ;
; 0.695 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.816      ;
; 0.695 ; reg_8bits:R6|q[0]                                ; reg_8bits:R6|q[1]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.816      ;
; 0.698 ; controleSqrt:maquina_estado|estado_atual.estado4 ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.818      ;
; 0.707 ; reg_8bits:R6|q[2]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.827      ;
; 0.712 ; reg_8bits:R7|q[7]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.247      ; 1.043      ;
; 0.730 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.851      ;
; 0.735 ; reg_8bits:R6|q[7]                                ; reg_8bits:R5|q[7]                                ; clk          ; clk         ; 0.000        ; 0.248      ; 1.067      ;
; 0.736 ; controleSqrt:maquina_estado|estado_atual.estado3 ; reg_8bits:R5|q[4]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[6]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.857      ;
; 0.739 ; reg_8bits:R7|q[2]                                ; reg_8bits:R7|q[7]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.860      ;
; 0.742 ; reg_8bits:R7|q[1]                                ; reg_8bits:R7|q[4]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.863      ;
; 0.744 ; reg_8bits:R5|q[3]                                ; reg_8bits:R5|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.864      ;
; 0.745 ; reg_8bits:R6|q[1]                                ; reg_8bits:R6|q[3]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.865      ;
; 0.747 ; reg_8bits:R6|q[3]                                ; reg_8bits:R6|q[5]                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.868      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.137  ; 0.289 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.137  ; 0.289 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -56.471 ; 0.0   ; 0.0      ; 0.0     ; -44.636             ;
;  clk             ; -56.471 ; 0.000 ; N/A      ; N/A     ; -44.636             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; resultado[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; resultado[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entrada[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstsystem               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; resultado[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; resultado[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; resultado[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; resultado[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; resultado[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; resultado[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; resultado[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resultado[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resultado[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resultado[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; resultado[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resultado[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; resultado[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; resultado[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 429      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 429      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 13    ; 13   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; entrada[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstsystem  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; resultado[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; entrada[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; entrada[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstsystem  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; resultado[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resultado[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Apr 05 20:38:02 2022
Info: Command: quartus_sta raiz -c raiz
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'raiz.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.137             -56.471 clk 
Info (332146): Worst-case hold slack is 0.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.747               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.636 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.788             -51.599 clk 
Info (332146): Worst-case hold slack is 0.633
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.633               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.636 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.834
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.834              -9.995 clk 
Info (332146): Worst-case hold slack is 0.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.289               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.805 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4754 megabytes
    Info: Processing ended: Tue Apr 05 20:38:03 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


