使用接口可以简化DUT与测试平台之间的连接。
```
interface arb_if(input bit clk)
  logic [1:0] grand, request;
  bit rst;
endinterface
```
在top模块中完成接口的例化
```
module top;
  bit clk;
  always #50 clk = ~clk;

  arb_if              arbif(clk);
  arb_with_ifc    a1(arbif);
  test_with_ifc    t1(arbif);
```
确保你的interface在模块或者program之外完成声明，否则编译器会报错或者噶interface只是该模块下的一个本地变量，无法对其他设计可见

#### 接口分组
interface中可以使用*modport*是你对信号进行分组并指定传输方向。
```
interface arb_if(input bit clk);
  logic [1:0] grant, request;
  bit rst;

  modport TEST (output request, rst,
                            input  grand, clk);
  modport DUT  (input request, rst, clk,
                            output  grand);
  modport MONITOR (input request, rst, grand, clk);
```
推荐使用logic作为接口中模块的声明。logic和wire的权衡详见SytemVerilog for Verification 3rd Edition p97
## Stimulus Timing
测试平台与设计之间的时序应该仔细检查。在每一个时钟周期，你都需要在时钟相关的适当时间驱动和接收信号。过晚驱动和过早采样都会导致你的测试平台错过当前时隙。Verilog中采用非阻塞赋值可以帮助你避免竞争，但测试平台不能总是保证采样到的为设计最后一次驱动的值。

1.使用时钟块

时钟块内的信号驱动和采样是同步的，保证你的测试平台与信号的互动是在正确的时间。综合工具不支持时钟块，从而保证你的设计代码不受到影响。
**interface在连接DUT时不用指定对应的时钟块**，在使用interface时采用指定对应的时钟块（时钟块的使用只是为了保证信号驱动和采样的同步），连接多个agent时需要多个interface。

2.Verilog时序问题
部分设计人员使用 #0或者#1避免测试过程中的竞争问题。但是过多的#0并不确定哪个会胜出，从而导致你的代码变得不稳定。使用#1可以保证采样正确，但是不同的模块时间精度可能会不一致。因此应该使你代码避免使用#0和#1来解决时序问题。

3.在SV中使用program，program类似于module，但是不能接口及不能梨花modules，interfaces以及其他的programs
![](接口.assets\23495115-a6a2d0d920ac9ae7.png)
第一时间执行的是Active region，在该区域内运行设计单元包括传统的RTL代码。
接着运行Observed region，该区域内执行SV断言
接着是Reactive region，测试平台中的program执行。需要注意时间并不是单向向前执行的，Observed和 Reactive 区域能够在当前周期内进一步触发Active region。
最后执行的是Postponed region，在设计活动完成之后的只读周期的最后时隙采样信号。
![](接口.assets\23495115-f7c701803b47a371.png)
4。使用时钟块相当于在测试平台和设计模块中间插入了一个同步器
![](接口.assets\23495115-58388f4e29eea972.png)

推荐使用clock blocking对信号进行同步，保证采样和驱动产生竞争。（clock blocking内部的信号可按照寄存器的采样和驱动时序去分析，因为其就相当于一个reg）

时钟块内还能够指定使用default指定采样和驱动的延迟
```
clocking cb @(posedge clk);
  default input #15ns output #10ns;
  output request;
  input grant;
// or
// output #10ns request;
// inout #15ns grant;
endclocking
```

接口高级特性：
* 虚接口
interface 封装了模块的端口(ports)，以及它们的方向（modports），同步关系（ clocking block），function和task。
interface简化了模块之间的连接，但是无法很好地适用于基于OOP的测试平台，无法再**program, class中进行实例化**。
为了解决这个问题，SystemVerilog引入了**virtual interface**的概念，virtual interface是实际interface的指针。即virtual interface是一种可以在class中实例化的数据类型，使用virtual interface可与被测设计(DUT)进行间接地通信，而无需使用层次结构引用。
![](接口.assets\23495115-6c42231f3ef8b856.png)
interface相当于例化一个模块，没有OOP的属性，无法再class中实例化，只能通过虚接口将物理接口传入class中，class内的接收参数类型是virtual interface 而 传入测参数为实际的interface。

* 参数化接口功能
* 接口中增加程序代码
