# FPGA LVDS → FIFO → FT601 Data Capture

Проект Verilog-дизайна для ПЛИС **Xilinx Spartan-6** (плата **CallistoS6**), предназначенный для приёма высокоскоростных данных через GPIO (LVDS), их буферизации и последующей передачи на ПК через **FTDI FT601** в режиме **245 Synchronous FIFO**.

Проект разрабатывается с прицелом на дальнейшую визуализацию данных на ПК в виде **логического анализатора**.

---

## Общая архитектура (Data Pipeline)

Поток данных в проекте организован следующим образом:

