module tff (
    input clk,
    input rst,
    input t,
    output reg q
);
    always @(negedge clk or negedge rst) begin
        if (!rst)
            q <= 1'b0;
        else if (t)
            q <= ~q;
    end
endmodule
module async_up_counter_3bit_ff (
    input clk,
    input rst,
    output wire q0, q1, q2
);

    
    tff T0 (.clk(clk),  .rst(rst), .t(1'b1), .q(q0));
    tff T1 (.clk(q0),   .rst(rst), .t(1'b1), .q(q1));
    tff T2 (.clk(q1),   .rst(rst), .t(1'b1), .q(q2));

endmodule
