\documentclass[conference]{IEEEtran}
\IEEEoverridecommandlockouts
% The preceding line is only needed to identify funding in the first footnote. If that is unneeded, please comment it out.
\usepackage{cite}
\usepackage{amsmath,amssymb,amsfonts}
\usepackage{algorithmic}
\usepackage{graphicx}
\usepackage[utf8]{inputenc}
\usepackage[portuguese]{babel}
\usepackage{textcomp}
\usepackage{xcolor}
\usepackage{pgfplots}
\usepackage{float}


\pgfplotsset{compat=1.4}
\usepgfplotslibrary{statistics}
\def\BibTeX{{\rm B\kern-.05em{\sc i\kern-.025em b}\kern-.08em
    T\kern-.1667em\lower.7ex\hbox{E}\kern-.125emX}}


\begin{document}

\title{Estudo de hierarquia de memória}

\author{\IEEEauthorblockN{1\textsuperscript{st} Gustavo Lopes Rodrigues}
\IEEEauthorblockA{\textit{Instituto de Ciências Exatas e Informática} \\
\textit{Pontifícia Universidade Católica de Minas Gerais (PUC-MG)}\\
Belo Horizonte, Brasil \\
gustavolr@gmail.com}
\and
\IEEEauthorblockN{2\textsuperscript{nd} Homenique Vieira Martins}
\IEEEauthorblockA{\textit{Instituto de Ciências Exatas e Informática} \\
\textit{Pontifícia Universidade Católica de Minas Gerais (PUC-MG)}\\
Belo Horizonte, Brasil \\
Homenique.T@gmail.com}
\and
\IEEEauthorblockN{3\textsuperscript{rd} Lucas Santiago de Oliveira}
\IEEEauthorblockA{\textit{Instituto de Ciências Exatas e Informática} \\
\textit{Pontifícia Universidade Católica de Minas Gerais (PUC-MG)}\\
Belo Horizonte, Brasil \\
lu.santi.oliveira@gmail.com}
\and
\IEEEauthorblockN{4\textsuperscript{th} Thiago Henriques Nogueira}
\IEEEauthorblockA{\textit{Instituto de Ciências Exatas e Informática} \\
\textit{Pontifícia Universidade Católica de Minas Gerais (PUC-MG)}\\
Belo Horizonte, Brasil \\
thiagohnogueira01@gmail.com}
}

\maketitle

\begin{abstract}
   Memória Cache em computadores tem vários algoritmos de 
  substituição de dados ,dois desses algoritmos são FIFO( First In, First Out )
  e LRU( Least Recently Used ), decidimos estudar a eficiência destes dois algoritmos.
  Nossa ideia antes de começar é que LRU fosse ter um desempenho superior ao FIFO com o 
  aumento do número de instruções e o aumento progresivo da Cache. Foram analisados
  em vários testes com quantidade de instruções  diferentes e em hardware
  variados visando avaliar como esses algoritmos atuariam em tais situações.
  Desta forma, poderíamos ter uma visão clara de que tanto  a modificação
  do hardware quanto das instruções que executam sobre eles têm um impacto significativo
  na eficiência da leitura e escrita de dados da RAM para a cache ou de volta para a memória
  principal.
\end{abstract}

\begin{IEEEkeywords}
Cache, algoritmos, FIFO, LRU, Tamanho Cache
\end{IEEEkeywords}

\section{Introdução}

Espera-se que nesta seção, seja escrita uma contextualização inicial 
para situar o leitor. Ou seja, saber em qual área ele está "pisando".
No contexto discutido, é apresentado um problema em aberto (um problema 
pode ser escrito como uma pergunta), em seguida um objetivo para "responder" 
ao problema descrito. Depois, a contribuição científica é descrita, e por fim, 
um parágrafo para descrever a organização do artigo é feito.

\section{Trabalhos Correlatos}

Nesta seção, artigos relacionados à simulações de memória são apresentados.
Por exemplo, para cada artigo, um parágrafo. Ao final, um parágrafo que menciona
a diferença entre o artigo em questão e os artigos correlatos.

\section{Metodologia ou Proposta de Arquiteturas}

A metodologia utilizada no artigo consiste no estudo de artigos que se correlacionam com o tema estudado, 
como também a utilização e desenvolvimento de arquiteturas feitas no simulador Amnesia.

\begin{table}[H]
  \caption{características gerais da arquitetura i}
  \begin{center}
      \begin{tabular}{|c|c|c|c|}
          \hline
          \textbf{Especificações} & \multicolumn{3}{|c|}{\textbf{Partes da Arquitetura}} \\
          \cline{2-4} 
          \textbf{da Arquitetura} & \textbf{\textit{Processador}}& \textbf{\textit{CPU}}& \textbf{\textit{Trace}} \\
          \hline
          Tamanho da palavra & --- & 4 & 4 \\
          \hline
          processorContains & 0 & --- & --- \\
          \hline
          Ciclos por escrita & 0 & --- & --- \\
          \hline
      \end{tabular}
      \label{tab1}
  \end{center}
\end{table}

\begin{table}[H]
  \caption{características gerais da arquitetura ii}
  \begin{center}
      \begin{tabular}{|c|c|c|}
          \hline
          \textbf{Especificações} & \multicolumn{2}{|c|}{\textbf{Partes da Arquitetura}} \\
          \cline{2-3} 
          \textbf{da Arquitetura} & \textbf{\textit{Memória Principal}}& \textbf{\textit{Cache}} \\
          \hline
          Tamanho da linha / bloco & 1 & 1  \\
          \hline
          Ciclos por leitura & 1 & 1  \\
          \hline
          Ciclos por escrita & 2 & 2  \\
          \hline
          Tempo do ciclo & 10 & 1  \\
          \hline
          Tamanho da memória & 16 & {$^{\mathrm{*}}$}2  \\
          \hline
          Associatividade & --- & 2  \\
          \hline
          Politica de escrita & --- & Write-Through  \\
          \hline
          Politica de substituição & --- & {$^{\mathrm{*}}$}FIFO  \\
          \hline
          \multicolumn{3}{l}{$^{\mathrm{*}}$ Os valores com o asterisco foram os valores modificados.}
      \end{tabular}
      \label{tab1}
  \end{center}
\end{table}

As tabelas acima mostram a arquitetura inicial utilizada no projeto para o desenvolvimento dos diversos 
cenários que foram originados.    

\begin{table}[H]
  \caption{Dados modificados}
  \begin{center}
      \begin{tabular}{|c|c|c|}
          \hline
          \textbf{Especificações} & \multicolumn{2}{|c|}{\textbf{Valores}} \\
          \cline{2-3} 
          \textbf{da Arquitetura} & \textbf{Tamanho da Memoria} & \textbf{Politica de Substituição} \\
          \hline
          Cenário 1 & 2 & FIFO \\
          \hline
          Cenário 2 & 2 & LRU \\
          \hline
          Cenário 3 & 4 & FIFO\\
          \hline
          Cenário 4 & 4 & LRU\\
          \hline
          Cenário 5 & 8 & FIFO\\
          \hline
          Cenário 6 & 8 & LRU\\
          \hline
          Cenário 7 & 16 & FIFO\\
          \hline
          Cenário 8 & 16 & LRU\\
          \hline
          %\multicolumn{3}{l} {Sample of a Table footnote.}
      \end{tabular}
      \label{tab1}
  \end{center}
\end{table}

Ao modificar o valor do tamanho da memória e da política de substituição da cache, é possível criar 8 cenários distintos
para se avaliar o impacto do tamanho da cache no desempenho dos metodos de substituição. Sendo assim, com os cenários propostos
foram realizados diversos testes com o intuito de analisar a Localidade Temporal e Localidade Espacial nas arquiteturas.

\section{Avaliação dos Resultados}

%Nesta seção, os resultados são apresentados em gráficos. Para cada figura,
%importante lembrar que deve ter texto com explicação.
%Caso a metodologia de avaliação não tenha sido descrita em uma seção específica,
%esta pode ser descrita no início desta seção.

Nos gráficos subsequentes, há uma demonstração de como a memória cache se comporta ao ser usada com
um grande conjunto de instruções de \emph{load} e \emph{store} (maior que sua capacidade) em cenários com caches de 2, 4, 8 e 16 linhas.
Para fazer esses testes utilizamos um conjunto de 10, 50, 100, 250, 500, 750, 1.000 e 10.000 
instruções.

\subsection{Gráficos de hit rate por número de instruções}
\raggedbottom

  \begin{figure}[H]
    \centering
    \caption{\textit{\textbf{Cache com algoritmo de substituição FIFO}}}
  \begin{tikzpicture}

    \begin{axis}[
      width =\linewidth - 21,
      xlabel=Quantidade de instrução,
      ylabel=\textbf{Hit rate},
      domain = 1:10000,
      xmin=10, xmax=10000,
      ymin=0, ymax=1,
      xmode = log,
      log basis x={10},
      clip=false,
      every axis plot/.append style={ultra thick},
      ymajorgrids=true,
      legend  style={at={(0.5 ,-0.20)},
      anchor=north,legend  columns =-1},
    ]
    \addplot [dashed,color=brown] coordinates {
      (10, 0.1)
      (50, 0.12)
      (100, 0.12)
      (250, 0.168)
      (500, 0.196)
      (750, 0.19733334)
      (1000, 0.207)
      (10000, 0.1947)
    };
    \addplot [dotted,color=blue] coordinates {
      (10, 0.2)
      (50, 0.22)
      (100, 0.28)
      (250, 0.356)
      (500, 0.374)
      (750, 0.36666667)
      (1000, 0.381)
      (10000, 0.3913)
   };
   \addplot [loosely dotted,color=purple] coordinates {
      (10, 0.3)
      (50, 0.6)
      (100, 0.71)
      (250, 0.788)
      (500, 0.782)
      (750, 0.7733333)
      (1000, 0.786)
      (10000, 0.7983)
   };
   \addplot [solid,color=green] coordinates {
      (10, 0.3)
      (50, 0.8)
      (100, 0.9)
      (250, 0.96)
      (500, 0.98)
      (750, 0.9866667)
      (1000, 0.99)
      (10000, 0.999)
   };

  \legend{2 linhas, 4 linhas, 8 linhas, 16 linhas}

    \end{axis}
    
  \end{tikzpicture}

\end{figure}

  \begin{figure}[H]
    \caption{\textit{\textbf{Cache com algoritmo de substituição LRU}}}
  \begin{tikzpicture}

    \begin{axis}[
      width =\linewidth - 21,
      xlabel=Quantidade de instrução,
      ylabel=\textbf{Hit rate},
      domain = 1:10000,
      xmin=10, xmax=10000,
      ymin=0, ymax=1,
      xmode = log,
      log basis x={10},
      clip=false,
      every axis plot/.append style={ultra thick},
      ymajorgrids=true,
      legend  style={at={(0.5 ,-0.20)},
      anchor=north,legend  columns =-1},
    ]
    \addplot [dashed,color=brown] coordinates {
      (10, 0.1)
      (50, 0.14)
      (100, 0.13)
      (250, 0.172)
      (500, 0.194)
      (750, 0.19733334)
      (1000, 0.205)
      (10000, 0.1945)
    };
    \addplot [dotted,color=blue] coordinates {
      (10, 0.2)
      (50, 0.26)
      (100, 0.3)
      (250, 0.368)
      (500, 0.374)
      (750, 0.364)
      (1000, 0.383)
      (10000, 0.3928)
   };
   \addplot [loosely dotted,color=purple] coordinates {
      (10, 0.3)
      (50, 0.58)
      (100, 0.7)
      (250, 0.788)
      (500, 0.784)
      (750, 0.77066666)
      (1000, 0.788)
      (10000, 0.7961)
   };
   \addplot [solid,color=green] coordinates {
      (10, 0.3)
      (50, 0.8)
      (100, 0.9)
      (250, 0.96)
      (500, 0.98)
      (750, 0.9866667)
      (1000, 0.99)
      (10000, 0.999)
   };

  \legend{2 linhas, 4 linhas, 8 linhas, 16 linhas}

    \end{axis}
    
  \end{tikzpicture}

\end{figure}

Os dois gráficos acima foram montados usando os valores que extraímos. Nota-se que os resultados foram muito próximos,
considerando o artigo do James E. Smith e James R. Goodman, Instruction Cache Replacement Policies and Organizations
nossos resultados foram bem próximos. Considerando que no início, pensavamos que haveria uma diferença significativa entre
os algoritmos LRU e FIFO para substituição de valores na cache, achamos que nossos testes estavam errados e que precisariamos
refazê-los, olhando a semelhança de resultados entre os nossos experimentos e os experimentos do artigo vimos que os valores
eram válidos.

\subsection{Tempo total de acesso aos dados por quantidade de instruções}

  \begin{figure}[H]

  \caption{\textit{\textbf{Tempo total de acesso aos dados com algoritmo FIFO}}}
  \begin{tikzpicture}

    \begin{axis}[
      width =\linewidth - 21,
      xlabel=Quantidade de instrução,
      ylabel=\textbf{Tempo de acesso à Cache},
      domain = 1:10000,
      xmin=10, xmax=10000,
      ymin=1, ymax=100000,
      ymode = log,
      log basis y={10},
      xmode = log,
      log basis x={10},
      clip=false,
      every axis plot/.append style={ultra thick},
      ymajorgrids=true,
      legend  style={at={(0.5 ,-0.20)},
      anchor=north,legend  columns =-1},
    ]
    \addplot [dashed,color=brown] coordinates {
      (10, 100)
      (50, 490)
      (100, 980)
      (250, 2330)
      (500, 4520)
      (750, 6770)
      (1000, 8930)
      (10000, 90530)
    };
    \addplot [dotted,color=blue] coordinates {
      (10, 90)
      (50, 440)
      (100, 820)
      (250, 1860)
      (500, 3630)
      (750, 5500)
      (1000, 7190)
      (10000, 70870)
   };
   \addplot [loosely dotted,color=purple] coordinates {
      (10, 80)
      (50, 250)
      (100, 390)
      (250, 780)
      (500, 1590)
      (750, 2450)
      (1000, 3140)
      (10000, 30170)
   };
   \addplot [solid,color=green] coordinates {
      (10, 80)
      (50, 150)
      (100, 200)
      (250, 350)
      (500, 600)
      (750, 850)
      (1000, 1100)
      (10000, 10100)
   };

  \legend{2 linhas, 4 linhas, 8 linhas, 16 linhas}

    \end{axis}
    
  \end{tikzpicture}

\end{figure}

  \begin{figure}[H]

  \caption{\textit{\textbf{Tempo total de acesso aos dados com algoritmo LRU}}}

  \begin{tikzpicture}

    \begin{axis}[
      width =\linewidth - 21,
      xlabel=Quantidade de instrução,
      ylabel=\textbf{Tempo de acesso a Cache},
      domain = 1:10000,
      xmin=10, xmax=10000,
      ymin=1, ymax=100000,
      ymode = log,
      log basis y={10},
      xmode = log,
      log basis x={10},
      clip=false,
      every axis plot/.append style={ultra thick},
      ymajorgrids=true,
      legend  style={at={(0.5 ,-0.20)},
      anchor=north,legend  columns =-1},
    ]
    \addplot [dashed,color=brown] coordinates {
      (10, 100)
      (50, 480)
      (100, 970)
      (250, 2320)
      (500, 4530)
      (750, 6770)
      (1000, 8950)
      (10000, 90550)
    };
    \addplot [dotted,color=blue] coordinates {
      (10, 90)
      (50, 420)
      (100, 800)
      (250, 1830)
      (500, 3630)
      (750, 5520)
      (1000, 7170)
      (10000, 70720)
   };
   \addplot [loosely dotted,color=purple] coordinates {
      (10, 80)
      (50, 260)
      (100, 400)
      (250, 780)
      (500, 1580)
      (750, 2470)
      (1000, 3120)
      (10000, 30390)
   };
   \addplot [solid,color=green] coordinates {
      (10, 80)
      (50, 150)
      (100, 200)
      (250, 350)
      (500, 600)
      (750, 850)
      (1000, 1100)
      (10000, 10100)
   };

  \legend{2 linhas, 4 linhas, 8 linhas, 16 linhas}

    \end{axis}
    
  \end{tikzpicture}

\end{figure}

Os dois gráficos anteriores, seguindo a mesma linha do hit rate, mantêm proximidade dos valores no tempo de acesso dos dados, desde copiar da RAM para a cache
até acessar esse valor no processador. Dentro dos valores que experimentamos, os valores se mantiveram bem próximos. O tempo de acesso aos dados se mostrou fora do padrão
apenas no caso da cache com 16 linhas (mesmo tamanho que o processador), teve resultados que foram significativos, houve uma grande queda no tempo de acesso dos dados.
Em todos os outros casos, o tempo se manteve muito próximo, mesmo que entre caches de 2 a 8 linhas de tamanho.

\section{Conclusões}

Nas conclusões, inicia-se com um breve resumo do que foi o trabalho desenvolvido,
depois faz-se uma discussão acerca dos objetivos alcançados. Ou seja, os objetivos
apresentados na Introdução casam com os resultados discutidos na seção de Resultados? 
Quais resultados podem ser destacados? Por fim, há um parágrafo para apresentar possíveis trabalhos futuros.

Após a realização dos testes em todos os cenários propostos, e uma análise dos gráficos plotados houve um 
receio de que o ponto da pesquisa não havia sido alcançado, já que os resultados se mostraram pouco expressivos.

Porém, após uma análise e estudo dos artigos correlacionados, foi possível observar que a política de substituição 
LRU se mostra de forma pouco significativa mais eficiente do que a política FIFO. 

\begin{thebibliography}{00}
\bibitem{b1} G. Eason, B. Noble, and I. N. Sneddon, ``On certain integrals of Lipschitz-Hankel type involving products of Bessel functions,'' Phil. Trans. Roy. Soc. London, vol. A247, pp. 529--551, April 1955.
\bibitem{b2} J. Clerk Maxwell, A Treatise on Electricity and Magnetism, 3rd ed., vol. 2. Oxford: Clarendon, 1892, pp.68--73.
\bibitem{b3} I. S. Jacobs and C. P. Bean, ``Fine particles, thin films and exchange anisotropy,'' in Magnetism, vol. III, G. T. Rado and H. Suhl, Eds. New York: Academic, 1963, pp. 271--350.
\bibitem{b4} K. Elissa, ``Title of paper if known,'' unpublished.
\bibitem{b5} R. Nicole, ``Title of paper with only first word capitalized,'' J. Name Stand. Abbrev., in press.
\bibitem{b6} Y. Yorozu, M. Hirano, K. Oka, and Y. Tagawa, ``Electron spectroscopy studies on magneto-optical media and plastic substrate interface,'' IEEE Transl. J. Magn. Japan, vol. 2, pp. 740--741, August 1987 [Digests 9th Annual Conf. Magnetics Japan, p. 301, 1982].
\bibitem{b7} M. Young, The Technical Writer's Handbook. Mill Valley, CA: University Science, 1989.
\end{thebibliography}
\vspace{12pt}
\color{red}
IEEE conference templates contain guidance text for composing and formatting conference papers. Please ensure that all template text is removed from your conference paper prior to submission to the conference. Failure to remove the template text from your paper may result in your paper not being published.

\end{document}