TimeQuest Timing Analyzer report for vga_controller
Sat Mar 16 16:28:30 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk25'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clk25'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'clk25'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk25'
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Hold: 'clk25'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'clk25'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; vga_controller                                    ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk25      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk25 }    ;
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 348.19 MHz ; 348.19 MHz      ; clk25      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk25    ; -1.872 ; -64.875       ;
; CLOCK_50 ; 1.996  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.726 ; -1.726        ;
; clk25    ; 0.391  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -2.380             ;
; clk25    ; -0.500 ; -56.000            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk25'                                                                                                                  ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.872 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.922      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.840 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.890      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.708 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.758      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.701 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.751      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.698 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.748      ;
; -1.646 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.697      ;
; -1.646 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.697      ;
; -1.646 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.697      ;
; -1.646 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.697      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.646 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.696      ;
; -1.644 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.681      ;
; -1.614 ; de2_vga_raster:V1|Hcount[0] ; de2_vga_raster:V1|Hcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.650      ;
; -1.614 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.665      ;
; -1.614 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.665      ;
; -1.614 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.665      ;
; -1.614 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.665      ;
; -1.612 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.649      ;
; -1.599 ; de2_vga_raster:V1|Vcount[1] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.636      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.558 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.608      ;
; -1.557 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Hcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.593      ;
; -1.547 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.598      ;
; -1.522 ; de2_vga_raster:V1|Vcount[0] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.559      ;
; -1.521 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Hcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.557      ;
; -1.515 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.566      ;
; -1.509 ; de2_vga_raster:V1|Hcount[0] ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.546      ;
; -1.501 ; de2_vga_raster:V1|Vcount[1] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.537      ;
; -1.501 ; de2_vga_raster:V1|Vcount[1] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.537      ;
; -1.500 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.537      ;
; -1.498 ; de2_vga_raster:V1|Vcount[2] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.533      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.490 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.014      ; 2.540      ;
; -1.488 ; de2_vga_raster:V1|Vcount[1] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.525      ;
; -1.482 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.533      ;
; -1.482 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.533      ;
; -1.482 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.533      ;
; -1.482 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.533      ;
; -1.480 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.517      ;
; -1.475 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.526      ;
; -1.475 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.526      ;
; -1.475 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.526      ;
; -1.475 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.526      ;
; -1.475 ; de2_vga_raster:V1|Vcount[0] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.001      ; 2.510      ;
; -1.472 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.523      ;
; -1.472 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.015      ; 2.523      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.996 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.500        ; 1.867      ; 0.657      ;
; 2.496 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 1.000        ; 1.867      ; 0.657      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.726 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.000        ; 1.867      ; 0.657      ;
; -1.226 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; -0.500       ; 1.867      ; 0.657      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk25'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; de2_vga_raster:V1|vga_hsync   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|vga_vsync   ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[5]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.796      ;
; 0.670 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|VGA_R[5]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.936      ;
; 0.724 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 0.991      ;
; 0.808 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[0]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.076      ;
; 0.819 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.086      ;
; 0.822 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.088      ;
; 0.824 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.091      ;
; 0.842 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.110      ;
; 0.848 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.117      ;
; 0.856 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.122      ;
; 0.950 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.216      ;
; 1.013 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.280      ;
; 1.086 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[4]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.352      ;
; 1.087 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[3]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.353      ;
; 1.088 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[9]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.354      ;
; 1.106 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.015      ; 1.387      ;
; 1.136 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.403      ;
; 1.171 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.438      ;
; 1.189 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.456      ;
; 1.193 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.459      ;
; 1.202 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.468      ;
; 1.203 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.469      ;
; 1.207 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.473      ;
; 1.208 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.474      ;
; 1.213 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.479      ;
; 1.213 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.479      ;
; 1.224 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.490      ;
; 1.226 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|VGA_R[4]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|VGA_R[3]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.493      ;
; 1.231 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.015      ; 1.512      ;
; 1.234 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.500      ;
; 1.237 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.503      ;
; 1.242 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.508      ;
; 1.264 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.530      ;
; 1.273 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.539      ;
; 1.274 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.540      ;
; 1.278 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.544      ;
; 1.297 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.563      ;
; 1.306 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.572      ;
; 1.308 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.574      ;
; 1.313 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.579      ;
; 1.335 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.601      ;
; 1.344 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.610      ;
; 1.349 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.615      ;
; 1.349 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.615      ;
; 1.350 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.616      ;
; 1.369 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.636      ;
; 1.379 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.645      ;
; 1.380 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; -0.001     ; 1.645      ;
; 1.384 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.015      ; 1.665      ;
; 1.397 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[1]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.665      ;
; 1.397 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[2]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.665      ;
; 1.398 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[0]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.666      ;
; 1.398 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.015      ; 1.679      ;
; 1.402 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[6]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.670      ;
; 1.403 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[8]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.671      ;
; 1.404 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[9]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.672      ;
; 1.405 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[7]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.673      ;
; 1.406 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.672      ;
; 1.407 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.674      ;
; 1.415 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.681      ;
; 1.432 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.699      ;
; 1.449 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.715      ;
; 1.451 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; -0.001     ; 1.716      ;
; 1.455 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.721      ;
; 1.458 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.724      ;
; 1.461 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.728      ;
; 1.465 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.731      ;
; 1.468 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.735      ;
; 1.481 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.748      ;
; 1.490 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.756      ;
; 1.491 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.757      ;
; 1.498 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 0.000        ; -0.013     ; 1.751      ;
; 1.509 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.775      ;
; 1.513 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; -0.001     ; 1.778      ;
; 1.514 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 0.000        ; -0.014     ; 1.766      ;
; 1.515 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.781      ;
; 1.519 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.786      ;
; 1.522 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.789      ;
; 1.522 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; -0.001     ; 1.787      ;
; 1.529 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.795      ;
; 1.532 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[1]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 1.805      ;
; 1.532 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[7]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 1.805      ;
; 1.533 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[0]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 1.806      ;
; 1.535 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[6]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 1.808      ;
; 1.536 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.802      ;
; 1.537 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|VGA_R[1]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 1.805      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25|clk        ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk25'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[9] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 6.375 ; 6.375 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 6.084 ; 6.084 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 6.083 ; 6.083 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 6.095 ; 6.095 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 6.089 ; 6.089 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 6.375 ; 6.375 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 6.371 ; 6.371 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 6.359 ; 6.359 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 6.348 ; 6.348 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 6.347 ; 6.347 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 6.355 ; 6.355 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 6.656 ; 6.656 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 5.185 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 6.088 ; 6.088 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 5.877 ; 5.877 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 5.880 ; 5.880 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 5.870 ; 5.870 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 5.868 ; 5.868 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 5.879 ; 5.879 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 5.879 ; 5.879 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 5.837 ; 5.837 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 5.860 ; 5.860 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 6.086 ; 6.086 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 6.088 ; 6.088 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 6.155 ; 6.155 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 6.126 ; 6.126 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 6.098 ; 6.098 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 6.081 ; 6.081 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 6.126 ; 6.126 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 5.862 ; 5.862 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 5.876 ; 5.876 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 5.871 ; 5.871 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 5.853 ; 5.853 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 5.861 ; 5.861 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 5.844 ; 5.844 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 5.844 ; 5.844 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 6.153 ; 6.153 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 5.185 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 6.083 ; 6.083 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 6.084 ; 6.084 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 6.083 ; 6.083 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 6.095 ; 6.095 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 6.089 ; 6.089 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 6.375 ; 6.375 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 6.371 ; 6.371 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 6.359 ; 6.359 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 6.348 ; 6.348 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 6.347 ; 6.347 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 6.355 ; 6.355 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 6.547 ; 6.547 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 5.185 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 5.837 ; 5.837 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 5.877 ; 5.877 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 5.880 ; 5.880 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 5.870 ; 5.870 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 5.868 ; 5.868 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 5.879 ; 5.879 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 5.879 ; 5.879 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 5.837 ; 5.837 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 5.860 ; 5.860 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 6.086 ; 6.086 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 6.088 ; 6.088 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 6.155 ; 6.155 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 5.844 ; 5.844 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 6.098 ; 6.098 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 6.081 ; 6.081 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 6.126 ; 6.126 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 5.862 ; 5.862 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 5.876 ; 5.876 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 5.871 ; 5.871 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 5.853 ; 5.853 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 5.861 ; 5.861 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 5.844 ; 5.844 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 5.844 ; 5.844 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 6.153 ; 6.153 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 5.185 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk25    ; -0.380 ; -5.672        ;
; CLOCK_50 ; 1.353  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.973 ; -0.973        ;
; clk25    ; 0.215  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -2.380             ;
; clk25    ; -0.500 ; -56.000            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk25'                                                                                                                  ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.380 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.428      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.367 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.415      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.321 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.369      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.309 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.357      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.302 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.350      ;
; -0.283 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.002      ; 1.317      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.281 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.329      ;
; -0.278 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.326      ;
; -0.278 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.326      ;
; -0.278 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.326      ;
; -0.278 ; de2_vga_raster:V1|Hcount[2] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.326      ;
; -0.270 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.002      ; 1.304      ;
; -0.265 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.313      ;
; -0.265 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.313      ;
; -0.265 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.313      ;
; -0.265 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.313      ;
; -0.224 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.002      ; 1.258      ;
; -0.219 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.267      ;
; -0.219 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.267      ;
; -0.219 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.267      ;
; -0.219 ; de2_vga_raster:V1|Hcount[3] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.267      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.214 ; de2_vga_raster:V1|Hcount[8] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.262      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[7] ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.260      ;
; -0.212 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.002      ; 1.246      ;
; -0.207 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.255      ;
; -0.207 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.255      ;
; -0.207 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.255      ;
; -0.207 ; de2_vga_raster:V1|Hcount[6] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.255      ;
; -0.205 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.002      ; 1.239      ;
; -0.204 ; de2_vga_raster:V1|Hcount[0] ; de2_vga_raster:V1|Hcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.236      ;
; -0.200 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.248      ;
; -0.200 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.248      ;
; -0.200 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.248      ;
; -0.200 ; de2_vga_raster:V1|Hcount[4] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.248      ;
; -0.184 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 1.000        ; 0.002      ; 1.218      ;
; -0.179 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.227      ;
; -0.179 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.227      ;
; -0.179 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.227      ;
; -0.179 ; de2_vga_raster:V1|Hcount[5] ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.227      ;
; -0.176 ; de2_vga_raster:V1|Hcount[1] ; de2_vga_raster:V1|Hcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.208      ;
; -0.166 ; de2_vga_raster:V1|Hcount[0] ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; 0.002      ; 1.200      ;
; -0.165 ; de2_vga_raster:V1|Hcount[0] ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.213      ;
; -0.165 ; de2_vga_raster:V1|Hcount[0] ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.213      ;
; -0.165 ; de2_vga_raster:V1|Hcount[0] ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.016      ; 1.213      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.353 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.500        ; 1.047      ; 0.367      ;
; 1.853 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 1.000        ; 1.047      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.973 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.000        ; 1.047      ; 0.367      ;
; -0.473 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; -0.500       ; 1.047      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk25'                                                                                                                    ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; de2_vga_raster:V1|vga_hsync   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|vga_vsync   ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[5]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.395      ;
; 0.325 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|VGA_R[5]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.477      ;
; 0.331 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.483      ;
; 0.362 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[0]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.532      ;
; 0.424 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.576      ;
; 0.450 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.602      ;
; 0.478 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.016      ; 0.646      ;
; 0.499 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[9]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[1]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.652      ;
; 0.505 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[4]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|vga_vsync   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[3]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.660      ;
; 0.518 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.675      ;
; 0.532 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|vga_vblank  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.694      ;
; 0.549 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.016      ; 0.717      ;
; 0.553 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.707      ;
; 0.561 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.713      ;
; 0.570 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[3]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.722      ;
; 0.576 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.730      ;
; 0.583 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|VGA_R[4]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; de2_vga_raster:V1|rectangle_v ; de2_vga_raster:V1|VGA_R[3]    ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.745      ;
; 0.605 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.016      ; 0.776      ;
; 0.611 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|vga_hsync   ; clk25        ; clk25       ; 0.000        ; 0.016      ; 0.781      ;
; 0.618 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.770      ;
; 0.620 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.774      ;
; 0.621 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[1]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.775      ;
; 0.622 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[0]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.776      ;
; 0.623 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[2]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.777      ;
; 0.625 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.777      ;
; 0.627 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[9]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.781      ;
; 0.627 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.781      ;
; 0.628 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[6]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.782      ;
; 0.628 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[7]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.782      ;
; 0.628 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[8]    ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.782      ;
; 0.638 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.792      ;
; 0.640 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.794      ;
; 0.645 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.799      ;
; 0.653 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|vga_hblank  ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.808      ;
; 0.659 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.813      ;
; 0.663 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.815      ;
; 0.665 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.817      ;
; 0.668 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[7]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.824      ;
; 0.674 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[7]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 0.833      ;
; 0.675 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[1]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 0.834      ;
; 0.675 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[6]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[0]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 0.835      ;
; 0.677 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[6]    ; clk25        ; clk25       ; 0.000        ; 0.007      ; 0.836      ;
; 0.680 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.832      ;
; 0.683 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.835      ;
; 0.683 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[8]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.835      ;
; 0.684 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.838      ;
; 0.685 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|rectangle_v ; clk25        ; clk25       ; 0.000        ; -0.014     ; 0.823      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25|clk        ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk25'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[9] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 3.602 ; 3.602 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 3.442 ; 3.442 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 3.441 ; 3.441 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 3.448 ; 3.448 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 3.440 ; 3.440 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 3.602 ; 3.602 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 3.597 ; 3.597 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 3.583 ; 3.583 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 3.577 ; 3.577 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 3.571 ; 3.571 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 3.575 ; 3.575 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 3.713 ; 3.713 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 2.744 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 3.448 ; 3.448 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 3.359 ; 3.359 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 3.361 ; 3.361 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 3.351 ; 3.351 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 3.350 ; 3.350 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 3.360 ; 3.360 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 3.361 ; 3.361 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 3.320 ; 3.320 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 3.341 ; 3.341 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 3.446 ; 3.446 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 3.448 ; 3.448 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 3.499 ; 3.499 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 3.466 ; 3.466 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 3.457 ; 3.457 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 3.438 ; 3.438 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 3.466 ; 3.466 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 3.343 ; 3.343 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 3.351 ; 3.351 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 3.353 ; 3.353 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 3.335 ; 3.335 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 3.492 ; 3.492 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 2.744 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 3.440 ; 3.440 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 3.442 ; 3.442 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 3.441 ; 3.441 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 3.448 ; 3.448 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 3.440 ; 3.440 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 3.602 ; 3.602 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 3.597 ; 3.597 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 3.583 ; 3.583 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 3.577 ; 3.577 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 3.571 ; 3.571 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 3.575 ; 3.575 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 3.657 ; 3.657 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 2.744 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 3.320 ; 3.320 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 3.359 ; 3.359 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 3.361 ; 3.361 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 3.351 ; 3.351 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 3.350 ; 3.350 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 3.360 ; 3.360 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 3.361 ; 3.361 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 3.320 ; 3.320 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 3.341 ; 3.341 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 3.446 ; 3.446 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 3.448 ; 3.448 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 3.499 ; 3.499 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 3.457 ; 3.457 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 3.438 ; 3.438 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 3.466 ; 3.466 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 3.343 ; 3.343 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 3.351 ; 3.351 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 3.353 ; 3.353 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 3.335 ; 3.335 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 3.492 ; 3.492 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 2.744 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.872  ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; 1.353   ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  clk25           ; -1.872  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS  ; -64.875 ; -1.726 ; 0.0      ; 0.0     ; -58.38              ;
;  CLOCK_50        ; 0.000   ; -1.726 ; N/A      ; N/A     ; -2.380              ;
;  clk25           ; -64.875 ; 0.000  ; N/A      ; N/A     ; -56.000             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 6.375 ; 6.375 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 6.084 ; 6.084 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 6.083 ; 6.083 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 6.095 ; 6.095 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 6.089 ; 6.089 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 6.375 ; 6.375 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 6.371 ; 6.371 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 6.359 ; 6.359 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 6.348 ; 6.348 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 6.347 ; 6.347 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 6.355 ; 6.355 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 6.656 ; 6.656 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 5.185 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 6.088 ; 6.088 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 5.877 ; 5.877 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 5.880 ; 5.880 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 5.870 ; 5.870 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 5.868 ; 5.868 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 5.879 ; 5.879 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 5.879 ; 5.879 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 5.837 ; 5.837 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 5.860 ; 5.860 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 6.086 ; 6.086 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 6.088 ; 6.088 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 6.155 ; 6.155 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 6.126 ; 6.126 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 6.098 ; 6.098 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 6.081 ; 6.081 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 6.126 ; 6.126 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 5.862 ; 5.862 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 5.876 ; 5.876 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 5.871 ; 5.871 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 5.853 ; 5.853 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 5.861 ; 5.861 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 5.844 ; 5.844 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 5.844 ; 5.844 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 6.153 ; 6.153 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 5.185 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 3.440 ; 3.440 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 3.442 ; 3.442 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 3.441 ; 3.441 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 3.448 ; 3.448 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 3.440 ; 3.440 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 3.602 ; 3.602 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 3.597 ; 3.597 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 3.583 ; 3.583 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 3.577 ; 3.577 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 3.571 ; 3.571 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 3.575 ; 3.575 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 3.657 ; 3.657 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 2.744 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 3.320 ; 3.320 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 3.359 ; 3.359 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 3.361 ; 3.361 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 3.351 ; 3.351 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 3.350 ; 3.350 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 3.360 ; 3.360 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 3.361 ; 3.361 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 3.320 ; 3.320 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 3.341 ; 3.341 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 3.446 ; 3.446 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 3.448 ; 3.448 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 3.499 ; 3.499 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 3.457 ; 3.457 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 3.438 ; 3.438 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 3.466 ; 3.466 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 3.343 ; 3.343 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 3.351 ; 3.351 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 3.353 ; 3.353 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 3.335 ; 3.335 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 3.325 ; 3.325 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 3.492 ; 3.492 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 2.744 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk25      ; clk25    ; 497      ; 0        ; 0        ; 0        ;
; clk25      ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk25      ; clk25    ; 497      ; 0        ; 0        ; 0        ;
; clk25      ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Mar 16 16:28:27 2013
Info: Command: quartus_sta vga_controller -c vga_controller
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk25 clk25
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.872
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.872       -64.875 clk25 
    Info (332119):     1.996         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726        -1.726 CLOCK_50 
    Info (332119):     0.391         0.000 clk25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 clk25 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.380        -5.672 clk25 
    Info (332119):     1.353         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -0.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.973        -0.973 CLOCK_50 
    Info (332119):     0.215         0.000 clk25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 clk25 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 298 megabytes
    Info: Processing ended: Sat Mar 16 16:28:30 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


