set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {pratica2_final.vo pratica2_final_v.sdo}}
	{{"Fast Model"} {pratica2_final_fast.vo pratica2_final_v_fast.sdo}}
}
