可應用於高解析多媒體數位傳輸介面接收器之全數位式多相位鎖相迴路與延遲迴路矽智產的設計(I)
“The Design of All-Digital Multiphase Phase Locked Loop and Delay Locked Loop for
Transceiver in High-Definition Multimedia Interface (HDMI)”
計畫編號：NSC96-2221-E-327-041
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日
主持人：國立高雄第一科技大學電通系助理教授
一、中文摘要
無論資訊產品或消費性產品都朝向數位
化介面的建構，加上電腦的處理速度越來越
快，且走向多媒體電腦的趨勢，另外無論電腦
或數位消費性產品影像的解析度也越來越
高，因此需傳輸的資料量越來越大，又希望能
維持高品質的數位傳輸，所以高解析度多媒體
數 位 傳 輸 介 面 HDMI(High Definition
Multimedia Interface)因應而生。根據廠商預估
2006 年半數以上的薄型電視都將搭載 HDMI 數
位傳輸介面。於 2007 年更提高至 90%以上，
HDMI 將成為未來主流介面的態勢將很明顯。
HDMI 1.0 於 2002 年 12 月被提出，同時於 2006
年 6 月提出 HDMI 1.3 版，其傳輸率可高達
10.2Gbps (3 Channels)。而 HDMI 的實體傳輸部
份是以最小轉換差動訊號(TMDS)傳送方式為
基礎的介面之追蹤式資料回復系統設計。
本研究計劃主要為研究及設計高解析度
多媒體數位傳輸介面 HDMI(High Definition
Multimedia Interface)實體層中所需要的全數位
式多相位鎖相迴路 (ALL-Digital Multiphase
Phase Locked Loop)及全數位式多相位延遲迴
路 (ALL-Digital Multiphase Delay Locked
Loop)，其工作輸入頻率為 25MHz ~ 340 MHz。
提供輸出頻率 25MHz ~ 340 MHz 10 個平均相
位，同時利用數位自我較正相位(Digital
Self-Correcting phase)演算法來達成相位平
均，在數位式控制振盪器部份 (Digitally
Controlled Oscillator) 或是數位式控制延遲線
(digitally controlled delay line)，為了達成較寬
的工作頻率範圍，採取兩階段式(粗調及微
調)。除此之外，再利用 Dithering 的方式，更
增加其解析度。在控制單元部份，狀態機
(state-machine)的設計將探討最佳化對輸出
抖動量的影響。另外在相位方面，將利用簡單
的時間轉換電路，再利用 sigma-delta 來量化
及平均，使得輸出頻率及相位的準確度大為提
高，符合 HDMI 1.3 版的規格。
本研究計劃也將探討最小轉換差動訊號
(TMDS)傳送方式為基礎的介面之追蹤式資料
回復系統設計，包含傳送機及接收機中其他所
需的電路，如傳送機所需要的 10 到 1 多工器
及輸出驅動器，在接收機部份利用三倍超頻取
樣的技巧，這個追蹤式的資料回復系統可以在
模擬結果中正確地回復 3.4 Gbbs 的傳輸資料
(10.2 Gbps for 3 channels)。讓接收器亦擁
有簡單資料選取邏輯電路與數位相移機制兩
個優點，因此可減低硬體設計複雜度與增加對
雜訊抵抗的能力。
英文摘要
The signal of consumer products has
changed from analog into digital in the digital
age. The DVD player and the high definition TV
(HDTV) are using digital signal. Both the
consumer products and the computer products
are dealing with digital interface. The speed of
computer is increasing. Most of the computers
can process the multimedia signal. Due to the
high volume of data for transfer as well as high
quality, the high definition multimedia interface
功率消耗較大。除此之外，數位式多相位輸出
可 以 利 用 數 位 自 我 較 正 相 位 (Digital
Self-Correcting Phase)演算法來達成相位平
均。另外在相位方面，將利用簡單的時間轉換
電路，再利用Sigma-Delta來量化及平均，使
得輸出頻率及相位的準確度大為提高，符合
HDMI 1.3版的規格。以研究及產業的觀點來
看，實在有必要加以研究及發展。
而本計畫主要利用全數位式多相位鎖相
迴 路 (All-Digital Phase Locked Loop:
ADPLL)，以及全數位式多相位延遲迴路
(All-Digital Delay Locked Loop: ADDLL)來
應用於 HDMI 1.3 發送器及 HDMI 1.3 接收器。
三、研究方法及成果
本計畫研究的主軸，在於探討全數位多相
位鎖相迴路及全數位式多相位延遲迴路的電
路設計和應用，並考量在單晶片系統設計上，
以利於系統整合模擬和加速設計實現的時
程。並且提出數位自我較正相位(Digital
Self-Correcting Phase Algorithm)演算法來
修正相位彼此間的誤差。
第一年的重點:ADPLL及ADDLL的設計:
全數位式鎖相迴路的設計以發表在
JSSC[3-4]為主要依據，全數位式鎖相迴路的
輸入頻率為25ns ~ 340 MHz (40ns ~ 2.94ns)，
工作範圍相當寬廣，其輸出頻率為25MHz ~ 340
MHz (40ns ~ 2.94ns) 10個相位，因此一個相
位的頻率為250MHz ~ 3.4GHz (4.0ns ~ 0.294
ns)。
Fig.1. 全數位式鎖相迴路電路的整體架構.
整個電路架構，包含了相位頻率檢測器
(PFD)、控制單元(Control Unit)以FPGA實現、
數位至電壓轉換(DVC)、電壓控制振盪器
(VCO)、除頻器(Divider)。
相位頻率檢測器(PFD)：
相位頻率檢測器(PFD)電路架構使用 Inv 及
Nand 邏輯閘，如 Fig.2.。
Fig.2. 相位頻率檢測器(PFD)架構.
數位至電壓轉換(DVC)：
數位至電壓轉換(DVC)架構如 Fig.3.參考
[3]，其中包含 Inverter、Init、Coarse_63、
Fine_255， Coarse_63 是由 63 個 Coarse 子電
路，Coarse 電路架構如 Fig.4.，Fine_255 是
由 255 個 Fine 子電路，Fine 電路架構如
Fig.5.。
Fig.3. 數位至電壓轉換(DVC)架構.
Fig.4. Coarse 電路架構.
Fig.13. 8x1 多工器電路架構.
模擬結果
相位頻率檢測器(PFD)：
Fig.14.為 PFD 模擬結果，信號由上而下依序
為參考頻率、迴授頻率、up 訊號、dn 訊號。
Fig.14. PFD 模擬結果
數位至電壓轉換(DVC) + 電壓控制振盪器
(VCO)：
把 DVC 與 VCO 整合起來跑模擬如 Fig.15.，
在 10u 時改變 DVC 的 input，使得電壓改變，
讓 VCO 振盪的頻率跟著改變。Fig. 16 為整
體的晶片佈局圖，整體面積含 I/O pad 為
1500 x 1500 um2.
Fig.15. 整合 DVC 與 VCO 進行模擬.
Fig.16. Chip 佈局圖(含 I/O 接腳).
改良型多相位校準技術
多相位輸出電路會因許多不可避免的人為
和環境因素，如:電壓、積體電路製程、環境
溫度等的不同，而造成了相位間輸出結果會有
些許偏移的現象，Fig. 17 為一個十相位的輸
出波型。為了使得多相位延遲鎖相迴路(Multi
phase delay lock loop)能夠有均勻的相位輸
出及更寬的工作頻率，於是具有校準技術的多
相位延遲鎖定迴路或是鎖相迴路(Phase
Locked Loop)因此被提出[5]。
Fig. 17. 一個十相位的輸出波型.
Fig. 18. 十個相位的壓控震盪器相位差.
的觀念先將相位差距以二位元的方式向下分
割，而分割到最底端時再由兩側之相位兩兩向
中央平均。
Fig. 22. 所提出的改良型的校準技術示意圖.
Fig.22.中 out1、out2、out3、out4 表示延
遲迴路中的四個相位，而θ1、θ2、θ3、θ4
則表示四個相位的相位差距。在此處所提出的
演算法中會先將四個θ以遞迴的方式做分
割，直到切割為θ1、θ2與θ3、θ4 兩組後，
兩兩相平均，我們看到 Fig.22(b)中，校準技
術將θ1、θ2作平均，並使相位 out2 落在使
θ1、θ2 平均之處，接著 Fig. 22(c)中又將
out3、out4 兩個相位間的差距和 out4、out1，
兩個相位間的差距取平均值，且 Fig. 22(b)
和 Fig. 22(c)因遞迴的方式而同時執行，而後
Fig. 22(d)中又將 out1、out2 兩個相位間的
差距和 out4、out1 兩個相位間的差距取平均
值，Fig. 22(e)中將 out2、out3 兩個相位間
的差距和 out3、out4 兩個相位間的差距取平
均值，到此完成了三次的校準工作，且經過這
樣的較準之後我們可以確保其所得到的四個
相位差距必是相等的，且其經過其他實驗後也
確定其能在 8,16,32,相位中正常工作。
圖八為校準技術的數學推導，根據圖七的演
算法推導出當其中工作數目為 3時，其 out1、
out2、out3、out4 之間的四個相位差距皆為
4
4321   ，與傳統校準演算法[5]相比能
較快得到所需之目標。
Fig. 23. 修改過後的校準技術演算法推導.
表一當錯誤容許度為1度時相位比較器執行次
數之比較.
4 8 16 32
改良 4 12 32 80
[5] 8~16 40~72 112~384 384~5184
表一為由 50 組實驗數據中所得出當容許校準
後相位與理想相位誤差小於 1o 度時兩演算法
在執行不同相位時相位比較器執行次數的比
較，我們可以看到此處所提出之相位比較器執
行次數一樣為固定並且能正確達到無錯誤率
的相位差距，且其執行次數不會因執行相位不
同而有所變化，而確保其能較快速的校準多相
位。
四、結論與討論
本研究計畫擬藉由對探討全數位多相位
鎖相迴路及全數位式多相位延遲迴路的電路
設計和應用，提高單一晶片的整合程度來應用
於 HDMI 1.3 發送器及 HDMI 1.3 接收器。設計
的晶片正在 CIC 申請下線，本研究群的相關研
究結果，97 年發表於 ISCAS2008 會議論文 1
篇[6]，國內研討會會議論文 1 篇[7]，並有一
篇期刊論文已經在撰稿中接近要投稿中。所提
出的所提出的改良型的校準技術也準備申請
國內專利中。
相位數
出席國際學術會議心得報告
計畫編號 NSC 96-2221-E-327 -041-
計畫名稱
可應用於高解析多媒體數位傳輸介面接收器之全數位式多相位鎖相迴路與
延遲迴路矽智產的設計(I)
出國人員姓名
服務機關及職稱
陳寶龍
國立高雄第一科技大學電腦與通訊工程系助理教授
會議時間地點 96 年 5 月 18 日至 5 月 21 日, 美國西雅圖 Sheraton Seattle
會議名稱
(中文) 2008 IEEE 國際電路與系統研討會
(英文) 2008 IEEE International Symposium on Circuits and Systems
發表論文題目
(中文) 抖動模擬與量測在具有動態迴路的全數位時脈產生器
(英文) Jitter simulation and measurement of an all-digital clock generator with
dynamic frequency counting loop
一、參加會議經過
5 月 18 日抵達美國西雅圖時已經傍晚時分, 於是進住飯店休息. 5 月 19 日一早前往 Sheraton
Seattle 參加由 Dr. John R. Delaney 演講的 keynote talk,了解美國在環境工程發展的新趨勢,對於海
洋的即時觀測及研究之後, 希望藉由對海洋的監測研究, 而能夠避免類似南亞的大海嘯的再次發
生, 同時提供網路即時監控及觀測, 提供各種不同的研究及教學使用, 緊接著參加由美國 Orgen
State University 教授 Pavan Kumar Hanumolu 所主持的 Data Converter (I) Session,探討新進的類比
data converter 處理技術, 也前欣賞 Poster session 的展示, 對於 CMOS 類比電路有著更深入的
了解, 下午則參加由美國 Bradley Minch 教授所主持的 CAD & Tools for Analog Design (I),了解最
新的類比電路設計的 CAD tool 技術,並與多位論文發表者討論電路的各種設計技巧, 5 月 20 日早
上首先參加 Dr. John Cohn 所主講的 Keynote talk, 主題強調如何吸引孩童學習科學及工程的興趣,
主講人準備各種的道具, 別有新意,Cohn 博士的演講中有一張圖讓我記億猶新, 世界各國學習工
程科學的學生人數,大都平緩,唯獨中國大陸的學生人數是以指數型式增加, 接著參加 Sigma-Delta
Converter session 及 Analysis & Implementation of PLL session, 學習到對於利用多重輸入來降低
OSR 的技巧, 也同時領晤到 PLL數學分析的重要, 5月 19日一樣先參加Keynote speech.由於主講
者只有用演說方式, 好像強調如何節省能源等觀念, 早上也參加由 RPI 的 Khaled Salam 所主持
的 Analog Design and Synthesis Session,發表自己有關於 All-Digital Clock Generator 設計方面的論
文, 獲得在場與會者熱烈的討論與肯定, 收獲良多, 下午參加由美國 Cornell University 的 Alyssa
Apsel 教授所主持的 Oscillators Session,注意到 INTEL 所發表的一篇論文, 同時認識這位德國作
者, 對於自己的研究有很大的幫助, 此次行程會議忙錄, 也感到十分充實.
二、與會心得
此次在美國的國際電路與系統研討會議,讓自己在電路設計,電路模擬技巧,系統分析,數學
分析方面等有更深入的認識,同時與參加的學者專家共同討論最設計方向,除此之外,也認識了許
多來自不同國家的學者,對於未來的研究方向上,有很大的幫助.
JITTER SIMULATION AND MEASUREMENT OF AN ALL-DIGITAL CLOCK 
GENERATOR WITH DYNAMIC FREQUENCY COUNTING LOOP* 
Pao-Lung Chen
Dept. of Computer and Communication Engineering, National Kaohsiung  First University of Science 
and Technology, No. 2, Jhuoyue Road, Nanzih District, Kaohsiung City 811, Taiwan, ROC 
Email:plchen@ccms.nkfust.edu.tw 
 ABSTRACT
This paper presents a jitter simulation technique with 
Verilog hardware description language for an all-digital 
clock generator with dynamic frequency counting (DFC) 
loop. The Verilog simulation environment was selected for 
its high simulation speed, the direct relationship between 
the simulated and the built circuit. An all-digital clock 
generator has been fabricated in TSMC 0.3ˈӴm 2P4M 
CMOS process to measure the jitter performance. The 
proposed jitter simulation with probabilistic distribution 
function has been successfully validated based on chip 
measurements.   
I. INTRODUCTION 
Phase Locked Loop (PLL) based clock generator has 
been widely used in the industry. Phase-locked loops are 
originally of analog nature [1-3]. In contrast, the all-digital 
phase lock loop (ADPLL) has gained increased attention 
in recent years [4,5]. All analog building blocks are 
replaced with digital representations in all-digital PLLs 
(ADPLL). The term “all-digital PLL” is used for a 
particular reasons: all signals within this PLL are digital 
values; no analog level is used. Many different ADPLL are 
discussed in the literature [6]. The ADPLL of [7] is 
successfully applied in the wireless applications for 
fractional frequency synthesizer, such as Bluetooth and 
GSM. The functional block diagram of the architecture is 
shown in Fig. 1 [7]. In order to speed up the simulation 
time as well as design process, an event-driven simulation 
based VHDL environment was discussed in [8].  
Fig.1. Functional block diagram of TI’s ADPLL[7]. 
*This work was support by National Science Council of Taiwan, 
R.O.C., under Grant NSC96-2221-E-327-041. 
As compared with VHDL simulation for phase noise in 
[8], this paper investigates the jitter simulation with 
Verilog environment for an all-digital clock generator with 
dynamic frequency counting loop. The dynamic frequency 
counting (DFC) loop with low gate count for an all-digital 
clock generator was proposed in [9,10].  
In order to compare the jitter performance between 
simulation and chip measurement, a test chip has been 
verified in TSMC 0.3ˈӴm 2P4M CMOS process for jitter 
measurements.   
This paper is arranged as follows: Section II describes 
the structure of an all-digital clock generator.  And in 
section III, jitter noise simulations are performed by using 
Verilog environment. The chip measurements of jitter 
performance are discussed in section IV.  Section V 
concludes this paper with a summary. 
II. ARCHITECTUR OF ALL-DIGITAL CLOCK 
GENERATOR  
The all-digital clock generator with dynamic frequency 
counting loop is a first order system that uses variable time 
period to estimate and tune frequency of digitally 
controlled oscillator (DCO).  Fig. 2 shows the basic 
structure of an all-digital clock generator. It consists of 
four main functional units: a reference timing counter, 
DCO timing counter, DCO and DFC loop controller.  
Fig.2. Basic structure of an all-digital clock generator with 
dynamic frequency counting loop. 
The reference timing counter serves as a variable 
timer for decision unit to estimate and control the DCO. 
The DCO timing counter performs as a frequency 
estimator of DCO output frequency. The DFC loop 
controller performs loop control, frequency error 
accumulation and gain control based on measured 
frequency values in DCO timing counter. The DFC loop is 
978-1-4244-1684-4/08/$25.00 ©2008 IEEE 2554
the frequency jitter in the j-th cycle. All of jitters are 
assumed to be independent and identically distributed 
(i.i.d) in statistics. The jitter factors can be reduced to an 
acceptable range when average n is large. Therefore, 
Eq.(4) can be rewritten by using (5): 
[2i ·Qi + Ri] = »
»
º
«
«
ª ⋅
DCO
REF
i
T
T2
≈ 2i ·N + threshold(i, N).  (5) 
The value of threshold(i,N) can be set based on different 
state i and input multiplication factor N. The value of 
threshold(i,N) can not be too large; or else the frequency 
detection error will be too large. To simplify the hardware 
cost of the threshold decision unit in the DFC loop 
controller, threshold(i,N) is set to 8 for all input 
multiplication factor N and states. The average frequency 
threshold ratio (AFTR) is the threshold value over the total 
accumulated frequency value in the DCO timing counter. 
It can be expressed as follows: 
AFTR(i)= 
N
NiThreshold
i
⋅2
),(
=
Ni ⋅2
8
.                (6) 
C.  Jitter Simulations 
The simulation without jitter of all-digital clock 
generator with dynamic frequency counting loop is 
performed at first step. After the successful simulation, 
then a probabilistic distribution function is added to 
simulation.  Figure 6 shows the gate level simulation of 
proposed DFC loop. The control bit of the DCO is 15-b 
and the finest resolution is 1.55ps. In addition, a random 
jitter is added to the DCO clock period for simulation. 
Random Jitter of
Reference clock
Fig.6. Jitter simulation with N=127 and reference clock=1 
MHz with 1 ns standard deviation. 
 The reference clock is 1MHz with standard deviation 1ns, 
and the multiplication factor is 127. Thus, the output 
frequency is 127 MHz(=1MHz *127).  
Fig. 7. Jitter simulation with N=10 and reference clock=10 
MHz with 27% clock jitter. 
Fig. 7 shows the proposed DFC loop with reference clock 
at 10MHz with peak-to-peak jitter 27% over clock period 
and N=10, output frequency at 100MHz with peak-to-peak 
jitter 8.96% over output clock period. 
IV. Chip Measurements of Jitter 
In order to confirm the jitter simulation method, an all-
digital clock generator with dynamic frequency counting 
loop was fabricated in 0.35μm 2P4M CMOS. The gate 
count of all-digital clock generator is 1458.  
The measurements were from 0.35μm chips which are 
manufactured by TSMC. This work uses LeCory LC584A 
to measure the output frequency. The Pad power is shown 
in Fig. 8. The average DC value is about 3.511V, and the 
power supply noise is about 478 mV peak-to-peak. Fig. 9 
shows the test result with N=48, external reference clock 
at 1MHz with peak-to-peak jitter 260ps, and test output at 
24.07MHz with peak-to-peak jitter 70ps. 
Fig. 8. Power supply noise on VDD node using normal 
power supply. 
2556
