---
title: IP之dft设计
date: 2024-07-29 20:53:07
categories:
- DFT可测性设计
tags:
- 时钟可控和复位可控
- TBD
---

> 数字电路最常用的 DFT 技术就是加 scan chain。 用 ATPG 工具产生 scan pattern 可以很高效地判断片子内部是否有缺陷。
>
> 能够测试的缺陷一般是：
>
> - stuck at 错误
> - transition错误
>
> 
>
> DFT技术的核心就两个词：
>
> 1、Controllability 可控性
>
>  2、Observability 可观察性
>
> Design中需要实现可控性以支持DFT技术；
>
> ATPG的test coverage可以用来评估可观察性好坏；

# 可控性

## 时钟可控

- 每一个时钟都应该加上 scan mux。在 ATPG mode 下，scan mux 切换到 scan clock 替换功能时钟 (functional clock) 驱动 flip flop。
-  如果设计中用到 ICG (integrated clock gating) cell， 在 ATPG mode 下 ICG 保持“透明” transparent， 即 scan clock 要畅通无阻通过 ICG。 通常 ICG 会有一个 TE pin，连上 atpg_mode 信号就可以保证每个 scan clock pulse 都通过了。

==》bypass 内部时钟

{% asset_img image-20240730202209695.png %}

==》bypass data当做clock的case

{% asset_img image-20240730202119127.png %}

## 复位可控

- 每一个复位都应该加上 scan mux。在 ATPG mode 下，scan mux 切换到 scan reset 替换功能复位。
- 如果因为pin 紧张，无法提供 scan reset，可以在 ATPG mode 下把复位 tie 到 1。

<font color=blue>模块的clock和复位都需要在ATPG mode的时候切换成scan的clock和reset</font>

{% asset_img image-20240730201957255.png %}



# 可观察性

如果电路内部某个 gate 有 stuck at fault，是否都能观察到。 绝大部分 gate 如果有 stuck at fault， 都会被 scan chain 捕捉到。输出的 scan pattern 与预期不一致，就说明片子内部有缺陷了。

ATPG 工具报告中的 test coverage可用来评估可观察性好坏。 如果test coverage % 比较低，就要研究如何让内部更多的信号可以被 scan chain 观察到了。 具体要看是哪部分电路覆盖率低，分析是否设计中有错造成部分 flip flop 没有加到 scan chain 里。 有些 gate 是无法完全覆盖的，如 scan mux, scan tie off。



<font color=blue>综合工具插入 scan chain 后通常可以生成 DFT DRC 报告。 要看一下。 如果 DFT DRC 过不了，就是scan有些地方出错了，例如出现不可控的path；</font>



# 项目中的实操

一般来说，实际项目中会在clock module以及reset module使用scan mux对时钟和复位进行切换；

## 添加时钟scan mux(clock mux)

### case1：模块内部有多个时钟需要切换

如果一个模块中只有一个时钟，那么模块内部一般就不用scan mux（clock mux）进行切换

如果一个模块内部需要多个时钟，并且需要对其切换进行工作，那么就需要使用scan mux，如下图所示：

{% asset_img image-20240730203811707.png %}

> 原因是，clk_sel信号来自于某个寄存器，其在scan的过程中是不可控的；
>
> 方式一：直接做一个scan mux
>
> 方式二：源头上已经对fun_clock1以及fun_clock2做了切换，因此可以对原来的clock select进行控制即可；

### case2：data当做clock

WIC中data当做clock，就需要进行切换，如下图所示：

{% asset_img image-20240730204220520.png %}



## 添加复位scan mux(clock mux)

### case1：data当做reset

> 因为是异步复位同步释放之后的电路；
>
> 属于是data当做reset的情况，因此需要添加scan mux；



{% asset_img image-20240730204805385.png %}



---

参考博客：

1. [数字电路DFT](https://blog.eetop.cn/blog-1592-6946129.html)
1. [DFT的最佳设计实践](https://www.ip-soc.com/magazine/229.html)
