# Understanding Software Dynamics Ch.03

## 책 내용 정리 (희망하는 사람만)

SRAM  
트랜지스터화된 정적 랜덤 액세스 메모리. 비트당 6개의 트랜지스터가 있어 속도가 빠르다. 반면 비싸고 자기 상태가 없어 전원이 꺼지면 모두 휘발된다.

DRAM  
동적 랜덤 메모리 액세스. 비트당 하나의 트랜지스터 사용.  
SRAM보다 밀도가 훨씬 높아서 저렴하지만 접근 속도 느림.  
메모리를 읽을 때마다 비트당 하나씩 저장된 트랜지스터의 전하를 모두 소모했기에 읽은 비트는 해당 트랜지스터에 다시 기록했다.   
DRAM 비트는 전원 공급 상태에서도 몇 msec초 후 휘발되므로 2msec 마다 모든 위치를 새로고침 해야 한다.  

각각의 물리 코어는 L1 명령어 전용 캐시, L1 데이터 전용 캐시 및 L2 결합 전용캐시를 내장한다. 모든 코어가 공유하는 단일 L3 캐시도 포한된다.

L1i와 L1d  
- 매우 빠른 SRAM 셀로 구성

L2  
L1 캐시보다 크기는 크지만 속도가 느리다. 때때로 다른 CPU 코어간에 공유되기도 함.

> 메모리 접근 시간은 메모리 크기가 커질수록 비례해서 늘어난다.

완전 연관 사상 캐시   
메인 메모리 주소가 있는 데이터를 모두 캐시 라인에 저장할 수 있음.   데이터를 찾기위해 메모리 주소를 캐시의 모든 태그와 비교한다. 
태그 일치할 경우, 해당 데이터 빠르게 접근  
태그 일치하지 않을 경우, 느린 메모리에 접근하여 데이터를 채운다. 

집합 연관 사상 캐시
완전 + 직접의 중간 설계이다.  

TLB(변환 색인 버퍼)
가상 주소를 물리 주소로 변화하는 정보를 저장한 색인 버퍼