mvn r0, r1
add r1, r0, r0, lsl 12
mov r2, r2, ror 4
bic r0, r1, r2, lsl 4
