TimeQuest Timing Analyzer report for Circuito
Mon Apr 23 18:28:01 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'KEY[2]'
 14. Slow Model Hold: 'KEY[0]'
 15. Slow Model Hold: 'KEY[1]'
 16. Slow Model Hold: 'KEY[2]'
 17. Slow Model Minimum Pulse Width: 'KEY[0]'
 18. Slow Model Minimum Pulse Width: 'KEY[1]'
 19. Slow Model Minimum Pulse Width: 'KEY[2]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'KEY[0]'
 32. Fast Model Setup: 'KEY[1]'
 33. Fast Model Setup: 'KEY[2]'
 34. Fast Model Hold: 'KEY[0]'
 35. Fast Model Hold: 'KEY[1]'
 36. Fast Model Hold: 'KEY[2]'
 37. Fast Model Minimum Pulse Width: 'KEY[0]'
 38. Fast Model Minimum Pulse Width: 'KEY[1]'
 39. Fast Model Minimum Pulse Width: 'KEY[2]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Circuito                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
; KEY[1]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] } ;
; KEY[2]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[2] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 218.2 MHz ; 218.2 MHz       ; KEY[0]     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -3.583 ; -25.042       ;
; KEY[1] ; -1.265 ; -3.702        ;
; KEY[2] ; -0.736 ; -2.612        ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.980 ; 0.000         ;
; KEY[1] ; 1.155 ; 0.000         ;
; KEY[2] ; 1.294 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -1.469 ; -11.245              ;
; KEY[1] ; -1.469 ; -6.357               ;
; KEY[2] ; -1.469 ; -6.357               ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                 ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.583 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.621      ;
; -3.582 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.620      ;
; -3.500 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.538      ;
; -3.499 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.537      ;
; -3.387 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.425      ;
; -3.386 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.424      ;
; -3.371 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.409      ;
; -3.371 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.409      ;
; -3.288 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.326      ;
; -3.288 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.326      ;
; -3.175 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.213      ;
; -3.175 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.213      ;
; -3.104 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.142      ;
; -3.021 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 4.059      ;
; -2.920 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.958      ;
; -2.918 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 4.259      ;
; -2.917 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 4.258      ;
; -2.908 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.946      ;
; -2.898 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.936      ;
; -2.815 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.853      ;
; -2.706 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 4.047      ;
; -2.706 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 4.047      ;
; -2.702 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.740      ;
; -2.487 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.525      ;
; -2.439 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.780      ;
; -2.291 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.329      ;
; -2.233 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.574      ;
; -2.226 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.567      ;
; -2.225 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.566      ;
; -2.213 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.251      ;
; -2.130 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.168      ;
; -2.017 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 3.055      ;
; -2.014 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.355      ;
; -2.014 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.355      ;
; -1.978 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.989      ;
; -1.977 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.988      ;
; -1.941 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.282      ;
; -1.940 ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.281      ;
; -1.905 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.916      ;
; -1.904 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.915      ;
; -1.822 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.163      ;
; -1.815 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.156      ;
; -1.814 ; reg4bits:inst7|inst  ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.155      ;
; -1.766 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.777      ;
; -1.766 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.777      ;
; -1.757 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.098      ;
; -1.757 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.098      ;
; -1.747 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 3.088      ;
; -1.693 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.704      ;
; -1.693 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.704      ;
; -1.548 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.889      ;
; -1.541 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.882      ;
; -1.499 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.510      ;
; -1.462 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.803      ;
; -1.426 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.437      ;
; -1.394 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.405      ;
; -1.393 ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.404      ;
; -1.387 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.398      ;
; -1.386 ; reg4bits:inst1|inst  ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.397      ;
; -1.339 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.680      ;
; -1.336 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.677      ;
; -1.335 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.676      ;
; -1.293 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.304      ;
; -1.285 ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.626      ;
; -1.220 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 2.231      ;
; -0.915 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.926      ;
; -0.912 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.923      ;
; -0.908 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.919      ;
; -0.899 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.910      ;
; -0.837 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.303      ; 2.178      ;
; -0.706 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.717      ;
; -0.706 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.717      ;
; -0.613 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.624      ;
; -0.608 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.619      ;
; -0.501 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.512      ;
; -0.228 ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.027     ; 1.239      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                 ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.265 ; reg4bits:inst6|inst1 ; reg4bits:inst7|inst1 ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.303     ; 2.000      ;
; -1.073 ; reg4bits:inst6|inst3 ; reg4bits:inst7|inst3 ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.303     ; 1.808      ;
; -0.961 ; reg4bits:inst6|inst2 ; reg4bits:inst7|inst2 ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.303     ; 1.696      ;
; -0.403 ; reg4bits:inst6|inst  ; reg4bits:inst7|inst  ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.303     ; 1.138      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[2]'                                                                                                 ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.736 ; reg4bits:inst6|inst3 ; reg4bits:inst1|inst3 ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.027      ; 1.801      ;
; -0.702 ; reg4bits:inst6|inst  ; reg4bits:inst1|inst  ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.027      ; 1.767      ;
; -0.632 ; reg4bits:inst6|inst2 ; reg4bits:inst1|inst2 ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.027      ; 1.697      ;
; -0.542 ; reg4bits:inst6|inst1 ; reg4bits:inst1|inst1 ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.027      ; 1.607      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.980 ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.239      ;
; 1.253 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.512      ;
; 1.360 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.619      ;
; 1.365 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.624      ;
; 1.458 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.717      ;
; 1.458 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.717      ;
; 1.557 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.816      ;
; 1.589 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.178      ;
; 1.603 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.862      ;
; 1.651 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.910      ;
; 1.660 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.919      ;
; 1.664 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.923      ;
; 1.667 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 1.926      ;
; 1.888 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.174      ;
; 1.889 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.175      ;
; 1.892 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.178      ;
; 1.972 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.231      ;
; 2.037 ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.626      ;
; 2.045 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.304      ;
; 2.087 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.676      ;
; 2.088 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.677      ;
; 2.091 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.680      ;
; 2.102 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.388      ;
; 2.122 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.381      ;
; 2.138 ; reg4bits:inst1|inst  ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.397      ;
; 2.139 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.398      ;
; 2.145 ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.404      ;
; 2.178 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.437      ;
; 2.198 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.484      ;
; 2.214 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.803      ;
; 2.251 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.510      ;
; 2.278 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.564      ;
; 2.279 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.565      ;
; 2.279 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.565      ;
; 2.282 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.568      ;
; 2.293 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.882      ;
; 2.300 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.889      ;
; 2.346 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 2.935      ;
; 2.393 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.679      ;
; 2.406 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.692      ;
; 2.445 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.704      ;
; 2.445 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.704      ;
; 2.499 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.088      ;
; 2.509 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.098      ;
; 2.509 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.098      ;
; 2.518 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.777      ;
; 2.518 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.777      ;
; 2.566 ; reg4bits:inst7|inst  ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.155      ;
; 2.567 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.156      ;
; 2.574 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.163      ;
; 2.590 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 2.876      ;
; 2.656 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.915      ;
; 2.660 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.249      ;
; 2.692 ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.281      ;
; 2.729 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.027     ; 2.988      ;
; 2.738 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.024      ;
; 2.757 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.043      ;
; 2.758 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.044      ;
; 2.766 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.355      ;
; 2.766 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.355      ;
; 2.788 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.074      ;
; 2.789 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.075      ;
; 2.792 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.078      ;
; 2.878 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.467      ;
; 2.977 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.566      ;
; 2.985 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.574      ;
; 3.043 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.329      ;
; 3.048 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.334      ;
; 3.068 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.354      ;
; 3.150 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.436      ;
; 3.156 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.442      ;
; 3.191 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 3.780      ;
; 3.267 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 3.553      ;
; 3.458 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 4.047      ;
; 3.458 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 4.047      ;
; 3.669 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.303      ; 4.258      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.155 ; reg4bits:inst6|inst  ; reg4bits:inst7|inst  ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.303     ; 1.138      ;
; 1.713 ; reg4bits:inst6|inst2 ; reg4bits:inst7|inst2 ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.303     ; 1.696      ;
; 1.825 ; reg4bits:inst6|inst3 ; reg4bits:inst7|inst3 ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.303     ; 1.808      ;
; 2.017 ; reg4bits:inst6|inst1 ; reg4bits:inst7|inst1 ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.303     ; 2.000      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[2]'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 1.294 ; reg4bits:inst6|inst1 ; reg4bits:inst1|inst1 ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.027      ; 1.607      ;
; 1.384 ; reg4bits:inst6|inst2 ; reg4bits:inst1|inst2 ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.027      ; 1.697      ;
; 1.454 ; reg4bits:inst6|inst  ; reg4bits:inst1|inst  ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.027      ; 1.767      ;
; 1.488 ; reg4bits:inst6|inst3 ; reg4bits:inst1|inst3 ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.027      ; 1.801      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[2]'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 4.196 ; 4.196 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 3.263 ; 3.263 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 2.915 ; 2.915 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 3.402 ; 3.402 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 4.196 ; 4.196 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[1]     ; 1.770 ; 1.770 ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.836 ; 0.836 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.489 ; 0.489 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.084 ; 1.084 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.105 ; 1.105 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.770 ; 1.770 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[2]     ; 1.432 ; 1.432 ; Rise       ; KEY[2]          ;
;  SW[0]    ; KEY[2]     ; 0.499 ; 0.499 ; Rise       ; KEY[2]          ;
;  SW[1]    ; KEY[2]     ; 0.160 ; 0.160 ; Rise       ; KEY[2]          ;
;  SW[2]    ; KEY[2]     ; 0.361 ; 0.361 ; Rise       ; KEY[2]          ;
;  SW[3]    ; KEY[2]     ; 1.404 ; 1.404 ; Rise       ; KEY[2]          ;
;  SW[4]    ; KEY[2]     ; 1.432 ; 1.432 ; Rise       ; KEY[2]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; -0.707 ; -0.707 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -1.156 ; -1.156 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.806 ; -0.806 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.707 ; -0.707 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -1.393 ; -1.393 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[1]     ; -0.241 ; -0.241 ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.588 ; -0.588 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -0.241 ; -0.241 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.836 ; -0.836 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.857 ; -0.857 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.609 ; -0.609 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[2]     ; 0.088  ; 0.088  ; Rise       ; KEY[2]          ;
;  SW[0]    ; KEY[2]     ; -0.251 ; -0.251 ; Rise       ; KEY[2]          ;
;  SW[1]    ; KEY[2]     ; 0.088  ; 0.088  ; Rise       ; KEY[2]          ;
;  SW[2]    ; KEY[2]     ; -0.113 ; -0.113 ; Rise       ; KEY[2]          ;
;  SW[3]    ; KEY[2]     ; -1.156 ; -1.156 ; Rise       ; KEY[2]          ;
;  SW[4]    ; KEY[2]     ; -0.799 ; -0.799 ; Rise       ; KEY[2]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Ac[*]     ; KEY[0]     ; 9.487  ; 9.487  ; Rise       ; KEY[0]          ;
;  Ac[0]    ; KEY[0]     ; 9.463  ; 9.463  ; Rise       ; KEY[0]          ;
;  Ac[1]    ; KEY[0]     ; 9.487  ; 9.487  ; Rise       ; KEY[0]          ;
;  Ac[2]    ; KEY[0]     ; 7.851  ; 7.851  ; Rise       ; KEY[0]          ;
;  Ac[3]    ; KEY[0]     ; 7.770  ; 7.770  ; Rise       ; KEY[0]          ;
; D[*]      ; KEY[0]     ; 8.454  ; 8.454  ; Rise       ; KEY[0]          ;
;  D[0]     ; KEY[0]     ; 8.454  ; 8.454  ; Rise       ; KEY[0]          ;
;  D[1]     ; KEY[0]     ; 7.537  ; 7.537  ; Rise       ; KEY[0]          ;
;  D[2]     ; KEY[0]     ; 7.297  ; 7.297  ; Rise       ; KEY[0]          ;
;  D[3]     ; KEY[0]     ; 7.544  ; 7.544  ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 12.284 ; 12.284 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 11.892 ; 11.892 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 11.917 ; 11.917 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 12.136 ; 12.136 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 12.222 ; 12.222 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 12.277 ; 12.277 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 12.284 ; 12.284 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 12.278 ; 12.278 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 12.315 ; 12.315 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 12.315 ; 12.315 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 11.946 ; 11.946 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 11.947 ; 11.947 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 11.954 ; 11.954 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 11.963 ; 11.963 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 12.296 ; 12.296 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 12.207 ; 12.207 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 6.878  ; 6.878  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 6.826  ; 6.826  ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 6.835  ; 6.835  ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 6.878  ; 6.878  ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 6.865  ; 6.865  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.952 ; 10.952 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 9.203  ; 9.203  ; Rise       ; KEY[0]          ;
;  LEDR[1]  ; KEY[0]     ; 9.643  ; 9.643  ; Rise       ; KEY[0]          ;
;  LEDR[2]  ; KEY[0]     ; 10.769 ; 10.769 ; Rise       ; KEY[0]          ;
;  LEDR[3]  ; KEY[0]     ; 10.952 ; 10.952 ; Rise       ; KEY[0]          ;
; B[*]      ; KEY[1]     ; 8.837  ; 8.837  ; Rise       ; KEY[1]          ;
;  B[0]     ; KEY[1]     ; 8.837  ; 8.837  ; Rise       ; KEY[1]          ;
;  B[1]     ; KEY[1]     ; 6.689  ; 6.689  ; Rise       ; KEY[1]          ;
;  B[2]     ; KEY[1]     ; 7.747  ; 7.747  ; Rise       ; KEY[1]          ;
;  B[3]     ; KEY[1]     ; 6.675  ; 6.675  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 11.790 ; 11.790 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 11.367 ; 11.367 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 11.748 ; 11.748 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 11.669 ; 11.669 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 11.790 ; 11.790 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 11.774 ; 11.774 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 11.766 ; 11.766 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 11.786 ; 11.786 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 10.287 ; 10.287 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.105  ; 8.105  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 8.978  ; 8.978  ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 10.104 ; 10.104 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 10.287 ; 10.287 ; Rise       ; KEY[1]          ;
; A[*]      ; KEY[2]     ; 6.846  ; 6.846  ; Rise       ; KEY[2]          ;
;  A[0]     ; KEY[2]     ; 6.646  ; 6.646  ; Rise       ; KEY[2]          ;
;  A[1]     ; KEY[2]     ; 6.458  ; 6.458  ; Rise       ; KEY[2]          ;
;  A[2]     ; KEY[2]     ; 6.846  ; 6.846  ; Rise       ; KEY[2]          ;
;  A[3]     ; KEY[2]     ; 6.584  ; 6.584  ; Rise       ; KEY[2]          ;
; HEX3[*]   ; KEY[2]     ; 12.797 ; 12.797 ; Rise       ; KEY[2]          ;
;  HEX3[0]  ; KEY[2]     ; 11.249 ; 11.249 ; Rise       ; KEY[2]          ;
;  HEX3[1]  ; KEY[2]     ; 10.997 ; 10.997 ; Rise       ; KEY[2]          ;
;  HEX3[2]  ; KEY[2]     ; 12.712 ; 12.712 ; Rise       ; KEY[2]          ;
;  HEX3[3]  ; KEY[2]     ; 9.987  ; 9.987  ; Rise       ; KEY[2]          ;
;  HEX3[4]  ; KEY[2]     ; 10.645 ; 10.645 ; Rise       ; KEY[2]          ;
;  HEX3[5]  ; KEY[2]     ; 10.053 ; 10.053 ; Rise       ; KEY[2]          ;
;  HEX3[6]  ; KEY[2]     ; 12.797 ; 12.797 ; Rise       ; KEY[2]          ;
; LEDR[*]   ; KEY[2]     ; 9.347  ; 9.347  ; Rise       ; KEY[2]          ;
;  LEDR[0]  ; KEY[2]     ; 6.784  ; 6.784  ; Rise       ; KEY[2]          ;
;  LEDR[1]  ; KEY[2]     ; 8.043  ; 8.043  ; Rise       ; KEY[2]          ;
;  LEDR[2]  ; KEY[2]     ; 9.164  ; 9.164  ; Rise       ; KEY[2]          ;
;  LEDR[3]  ; KEY[2]     ; 9.347  ; 9.347  ; Rise       ; KEY[2]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Ac[*]     ; KEY[0]     ; 7.770  ; 7.770  ; Rise       ; KEY[0]          ;
;  Ac[0]    ; KEY[0]     ; 9.463  ; 9.463  ; Rise       ; KEY[0]          ;
;  Ac[1]    ; KEY[0]     ; 9.487  ; 9.487  ; Rise       ; KEY[0]          ;
;  Ac[2]    ; KEY[0]     ; 7.851  ; 7.851  ; Rise       ; KEY[0]          ;
;  Ac[3]    ; KEY[0]     ; 7.770  ; 7.770  ; Rise       ; KEY[0]          ;
; D[*]      ; KEY[0]     ; 7.297  ; 7.297  ; Rise       ; KEY[0]          ;
;  D[0]     ; KEY[0]     ; 8.454  ; 8.454  ; Rise       ; KEY[0]          ;
;  D[1]     ; KEY[0]     ; 7.537  ; 7.537  ; Rise       ; KEY[0]          ;
;  D[2]     ; KEY[0]     ; 7.297  ; 7.297  ; Rise       ; KEY[0]          ;
;  D[3]     ; KEY[0]     ; 7.544  ; 7.544  ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 10.484 ; 10.484 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 10.484 ; 10.484 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 10.512 ; 10.512 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 10.740 ; 10.740 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 10.851 ; 10.851 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 10.881 ; 10.881 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 10.876 ; 10.876 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 10.873 ; 10.873 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 10.125 ; 10.125 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 10.501 ; 10.501 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 10.125 ; 10.125 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 10.127 ; 10.127 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 10.136 ; 10.136 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 10.145 ; 10.145 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 10.509 ; 10.509 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 10.390 ; 10.390 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 6.826  ; 6.826  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 6.826  ; 6.826  ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 6.835  ; 6.835  ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 6.878  ; 6.878  ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 6.865  ; 6.865  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 7.633  ; 7.633  ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 7.633  ; 7.633  ; Rise       ; KEY[0]          ;
;  LEDR[1]  ; KEY[0]     ; 8.567  ; 8.567  ; Rise       ; KEY[0]          ;
;  LEDR[2]  ; KEY[0]     ; 9.317  ; 9.317  ; Rise       ; KEY[0]          ;
;  LEDR[3]  ; KEY[0]     ; 9.375  ; 9.375  ; Rise       ; KEY[0]          ;
; B[*]      ; KEY[1]     ; 6.675  ; 6.675  ; Rise       ; KEY[1]          ;
;  B[0]     ; KEY[1]     ; 8.837  ; 8.837  ; Rise       ; KEY[1]          ;
;  B[1]     ; KEY[1]     ; 6.689  ; 6.689  ; Rise       ; KEY[1]          ;
;  B[2]     ; KEY[1]     ; 7.747  ; 7.747  ; Rise       ; KEY[1]          ;
;  B[3]     ; KEY[1]     ; 6.675  ; 6.675  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 10.051 ; 10.051 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 10.051 ; 10.051 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 10.399 ; 10.399 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 10.293 ; 10.293 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 10.440 ; 10.440 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 10.426 ; 10.426 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 10.417 ; 10.417 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 10.437 ; 10.437 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 8.105  ; 8.105  ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.105  ; 8.105  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 8.267  ; 8.267  ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 9.156  ; 9.156  ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 9.184  ; 9.184  ; Rise       ; KEY[1]          ;
; A[*]      ; KEY[2]     ; 6.458  ; 6.458  ; Rise       ; KEY[2]          ;
;  A[0]     ; KEY[2]     ; 6.646  ; 6.646  ; Rise       ; KEY[2]          ;
;  A[1]     ; KEY[2]     ; 6.458  ; 6.458  ; Rise       ; KEY[2]          ;
;  A[2]     ; KEY[2]     ; 6.846  ; 6.846  ; Rise       ; KEY[2]          ;
;  A[3]     ; KEY[2]     ; 6.584  ; 6.584  ; Rise       ; KEY[2]          ;
; HEX3[*]   ; KEY[2]     ; 9.453  ; 9.453  ; Rise       ; KEY[2]          ;
;  HEX3[0]  ; KEY[2]     ; 10.735 ; 10.735 ; Rise       ; KEY[2]          ;
;  HEX3[1]  ; KEY[2]     ; 10.480 ; 10.480 ; Rise       ; KEY[2]          ;
;  HEX3[2]  ; KEY[2]     ; 12.192 ; 12.192 ; Rise       ; KEY[2]          ;
;  HEX3[3]  ; KEY[2]     ; 9.453  ; 9.453  ; Rise       ; KEY[2]          ;
;  HEX3[4]  ; KEY[2]     ; 10.170 ; 10.170 ; Rise       ; KEY[2]          ;
;  HEX3[5]  ; KEY[2]     ; 9.570  ; 9.570  ; Rise       ; KEY[2]          ;
;  HEX3[6]  ; KEY[2]     ; 12.259 ; 12.259 ; Rise       ; KEY[2]          ;
; LEDR[*]   ; KEY[2]     ; 6.784  ; 6.784  ; Rise       ; KEY[2]          ;
;  LEDR[0]  ; KEY[2]     ; 6.784  ; 6.784  ; Rise       ; KEY[2]          ;
;  LEDR[1]  ; KEY[2]     ; 8.038  ; 8.038  ; Rise       ; KEY[2]          ;
;  LEDR[2]  ; KEY[2]     ; 8.099  ; 8.099  ; Rise       ; KEY[2]          ;
;  LEDR[3]  ; KEY[2]     ; 8.756  ; 8.756  ; Rise       ; KEY[2]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; D[0]        ; 7.217  ;        ;        ; 7.217  ;
; SW[0]      ; HEX0[0]     ; 9.247  ; 9.247  ; 9.247  ; 9.247  ;
; SW[0]      ; HEX0[1]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; SW[0]      ; HEX0[2]     ;        ; 9.503  ; 9.503  ;        ;
; SW[0]      ; HEX0[3]     ; 9.614  ; 9.614  ; 9.614  ; 9.614  ;
; SW[0]      ; HEX0[4]     ; 9.644  ;        ;        ; 9.644  ;
; SW[0]      ; HEX0[5]     ; 9.639  ;        ;        ; 9.639  ;
; SW[0]      ; HEX0[6]     ; 9.636  ; 9.636  ; 9.636  ; 9.636  ;
; SW[0]      ; LEDR[0]     ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; SW[0]      ; LEDR[1]     ; 8.323  ; 8.323  ; 8.323  ; 8.323  ;
; SW[0]      ; LEDR[2]     ; 9.449  ; 9.449  ; 9.449  ; 9.449  ;
; SW[0]      ; LEDR[3]     ; 9.632  ; 9.632  ; 9.632  ; 9.632  ;
; SW[1]      ; D[1]        ; 6.065  ;        ;        ; 6.065  ;
; SW[1]      ; HEX0[0]     ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; SW[1]      ; HEX0[1]     ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; SW[1]      ; HEX0[2]     ; 9.381  ;        ;        ; 9.381  ;
; SW[1]      ; HEX0[3]     ; 9.491  ; 9.491  ; 9.491  ; 9.491  ;
; SW[1]      ; HEX0[4]     ;        ; 9.522  ; 9.522  ;        ;
; SW[1]      ; HEX0[5]     ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; SW[1]      ; HEX0[6]     ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; SW[1]      ; LEDR[0]     ; 7.102  ; 7.102  ; 7.102  ; 7.102  ;
; SW[1]      ; LEDR[1]     ; 7.975  ; 7.975  ; 7.975  ; 7.975  ;
; SW[1]      ; LEDR[2]     ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; SW[1]      ; LEDR[3]     ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; SW[2]      ; D[2]        ; 6.116  ;        ;        ; 6.116  ;
; SW[2]      ; HEX0[0]     ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; SW[2]      ; HEX0[1]     ; 10.091 ;        ;        ; 10.091 ;
; SW[2]      ; HEX0[2]     ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[2]      ; HEX0[3]     ; 10.424 ; 10.424 ; 10.424 ; 10.424 ;
; SW[2]      ; HEX0[4]     ; 10.456 ; 10.456 ; 10.456 ; 10.456 ;
; SW[2]      ; HEX0[5]     ; 10.454 ; 10.454 ; 10.454 ; 10.454 ;
; SW[2]      ; HEX0[6]     ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; SW[2]      ; LEDR[0]     ; 7.589  ; 7.589  ; 7.589  ; 7.589  ;
; SW[2]      ; LEDR[1]     ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW[2]      ; LEDR[2]     ; 9.588  ; 9.588  ; 9.588  ; 9.588  ;
; SW[2]      ; LEDR[3]     ; 9.771  ; 9.771  ; 9.771  ; 9.771  ;
; SW[3]      ; D[3]        ; 7.246  ;        ;        ; 7.246  ;
; SW[3]      ; HEX0[0]     ; 11.594 ; 11.594 ; 11.594 ; 11.594 ;
; SW[3]      ; HEX0[1]     ; 11.619 ; 11.619 ; 11.619 ; 11.619 ;
; SW[3]      ; HEX0[2]     ; 11.838 ; 11.838 ; 11.838 ; 11.838 ;
; SW[3]      ; HEX0[3]     ; 11.924 ; 11.924 ; 11.924 ; 11.924 ;
; SW[3]      ; HEX0[4]     ;        ; 11.979 ; 11.979 ;        ;
; SW[3]      ; HEX0[5]     ; 11.986 ; 11.986 ; 11.986 ; 11.986 ;
; SW[3]      ; HEX0[6]     ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; SW[4]      ; D[0]        ; 8.150  ; 8.150  ; 8.150  ; 8.150  ;
; SW[4]      ; D[1]        ; 7.192  ; 7.192  ; 7.192  ; 7.192  ;
; SW[4]      ; D[2]        ; 6.802  ; 6.802  ; 6.802  ; 6.802  ;
; SW[4]      ; D[3]        ; 6.998  ; 6.998  ; 6.998  ; 6.998  ;
; SW[4]      ; HEX0[0]     ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; SW[4]      ; HEX0[1]     ; 11.371 ; 11.371 ; 11.371 ; 11.371 ;
; SW[4]      ; HEX0[2]     ; 11.590 ; 11.590 ; 11.590 ; 11.590 ;
; SW[4]      ; HEX0[3]     ; 11.676 ; 11.676 ; 11.676 ; 11.676 ;
; SW[4]      ; HEX0[4]     ; 11.731 ; 11.731 ; 11.731 ; 11.731 ;
; SW[4]      ; HEX0[5]     ; 11.738 ; 11.738 ; 11.738 ; 11.738 ;
; SW[4]      ; HEX0[6]     ; 11.732 ; 11.732 ; 11.732 ; 11.732 ;
; SW[4]      ; LEDR[0]     ; 8.899  ; 8.899  ; 8.899  ; 8.899  ;
; SW[4]      ; LEDR[1]     ; 9.256  ; 9.256  ; 9.256  ; 9.256  ;
; SW[4]      ; LEDR[2]     ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; SW[4]      ; LEDR[3]     ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; D[0]        ; 7.217  ;        ;        ; 7.217  ;
; SW[0]      ; HEX0[0]     ; 9.247  ; 9.247  ; 9.247  ; 9.247  ;
; SW[0]      ; HEX0[1]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; SW[0]      ; HEX0[2]     ;        ; 9.503  ; 9.503  ;        ;
; SW[0]      ; HEX0[3]     ; 9.614  ; 9.614  ; 9.614  ; 9.614  ;
; SW[0]      ; HEX0[4]     ; 9.644  ;        ;        ; 9.644  ;
; SW[0]      ; HEX0[5]     ; 9.639  ;        ;        ; 9.639  ;
; SW[0]      ; HEX0[6]     ; 9.636  ; 9.636  ; 9.636  ; 9.636  ;
; SW[0]      ; LEDR[0]     ; 7.450  ; 7.450  ; 7.450  ; 7.450  ;
; SW[0]      ; LEDR[1]     ; 7.834  ; 7.834  ; 7.834  ; 7.834  ;
; SW[0]      ; LEDR[2]     ; 8.930  ; 8.930  ; 8.930  ; 8.930  ;
; SW[0]      ; LEDR[3]     ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; SW[1]      ; D[1]        ; 6.065  ;        ;        ; 6.065  ;
; SW[1]      ; HEX0[0]     ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; SW[1]      ; HEX0[1]     ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; SW[1]      ; HEX0[2]     ; 9.381  ;        ;        ; 9.381  ;
; SW[1]      ; HEX0[3]     ; 9.491  ; 9.491  ; 9.491  ; 9.491  ;
; SW[1]      ; HEX0[4]     ;        ; 9.522  ; 9.522  ;        ;
; SW[1]      ; HEX0[5]     ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; SW[1]      ; HEX0[6]     ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; SW[1]      ; LEDR[0]     ; 7.102  ; 7.102  ; 7.102  ; 7.102  ;
; SW[1]      ; LEDR[1]     ; 7.485  ; 7.485  ; 7.485  ; 7.485  ;
; SW[1]      ; LEDR[2]     ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; SW[1]      ; LEDR[3]     ; 7.903  ; 7.903  ; 7.903  ; 7.903  ;
; SW[2]      ; D[2]        ; 6.116  ;        ;        ; 6.116  ;
; SW[2]      ; HEX0[0]     ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; SW[2]      ; HEX0[1]     ; 10.091 ;        ;        ; 10.091 ;
; SW[2]      ; HEX0[2]     ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[2]      ; HEX0[3]     ; 10.424 ; 10.424 ; 10.424 ; 10.424 ;
; SW[2]      ; HEX0[4]     ; 10.456 ; 10.456 ; 10.456 ; 10.456 ;
; SW[2]      ; HEX0[5]     ; 10.454 ; 10.454 ; 10.454 ; 10.454 ;
; SW[2]      ; HEX0[6]     ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; SW[2]      ; LEDR[0]     ; 6.452  ; 6.452  ; 6.452  ; 6.452  ;
; SW[2]      ; LEDR[1]     ; 7.386  ; 7.386  ; 7.386  ; 7.386  ;
; SW[2]      ; LEDR[2]     ; 8.136  ; 8.136  ; 8.136  ; 8.136  ;
; SW[2]      ; LEDR[3]     ; 8.505  ; 8.505  ; 8.505  ; 8.505  ;
; SW[3]      ; D[3]        ; 7.246  ;        ;        ; 7.246  ;
; SW[3]      ; HEX0[0]     ; 11.594 ; 11.594 ; 11.594 ; 11.594 ;
; SW[3]      ; HEX0[1]     ; 11.619 ; 11.619 ; 11.619 ; 11.619 ;
; SW[3]      ; HEX0[2]     ; 11.838 ; 11.838 ; 11.838 ; 11.838 ;
; SW[3]      ; HEX0[3]     ; 11.924 ; 11.924 ; 11.924 ; 11.924 ;
; SW[3]      ; HEX0[4]     ;        ; 11.979 ; 11.979 ;        ;
; SW[3]      ; HEX0[5]     ; 11.986 ; 11.986 ; 11.986 ; 11.986 ;
; SW[3]      ; HEX0[6]     ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; SW[4]      ; D[0]        ; 8.150  ; 8.150  ; 8.150  ; 8.150  ;
; SW[4]      ; D[1]        ; 7.192  ; 7.192  ; 7.192  ; 7.192  ;
; SW[4]      ; D[2]        ; 6.802  ; 6.802  ; 6.802  ; 6.802  ;
; SW[4]      ; D[3]        ; 6.998  ; 6.998  ; 6.998  ; 6.998  ;
; SW[4]      ; HEX0[0]     ; 10.180 ; 10.180 ; 10.180 ; 10.180 ;
; SW[4]      ; HEX0[1]     ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; SW[4]      ; HEX0[2]     ; 10.436 ; 10.436 ; 10.436 ; 10.436 ;
; SW[4]      ; HEX0[3]     ; 10.547 ; 10.547 ; 10.547 ; 10.547 ;
; SW[4]      ; HEX0[4]     ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; SW[4]      ; HEX0[5]     ; 10.572 ; 10.572 ; 10.572 ; 10.572 ;
; SW[4]      ; HEX0[6]     ; 10.569 ; 10.569 ; 10.569 ; 10.569 ;
; SW[4]      ; LEDR[0]     ; 7.138  ; 7.138  ; 7.138  ; 7.138  ;
; SW[4]      ; LEDR[1]     ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; SW[4]      ; LEDR[2]     ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; SW[4]      ; LEDR[3]     ; 9.030  ; 9.030  ; 9.030  ; 9.030  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -0.710 ; -4.402        ;
; KEY[1] ; 0.082  ; 0.000         ;
; KEY[2] ; 0.301  ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.391 ; 0.000         ;
; KEY[1] ; 0.433 ; 0.000         ;
; KEY[2] ; 0.493 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -1.222 ; -9.222               ;
; KEY[1] ; -1.222 ; -5.222               ;
; KEY[2] ; -1.222 ; -5.222               ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                 ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.710 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.742      ;
; -0.708 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.740      ;
; -0.650 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.682      ;
; -0.648 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.680      ;
; -0.637 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.669      ;
; -0.620 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.652      ;
; -0.618 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.650      ;
; -0.577 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.609      ;
; -0.577 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.609      ;
; -0.547 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.579      ;
; -0.542 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.574      ;
; -0.482 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.514      ;
; -0.476 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.508      ;
; -0.470 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.502      ;
; -0.452 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.484      ;
; -0.429 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.573      ;
; -0.427 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.571      ;
; -0.410 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.442      ;
; -0.380 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.412      ;
; -0.356 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.500      ;
; -0.356 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.500      ;
; -0.335 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.367      ;
; -0.261 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.405      ;
; -0.245 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.277      ;
; -0.222 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.254      ;
; -0.189 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.333      ;
; -0.187 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.331      ;
; -0.185 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.329      ;
; -0.162 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.194      ;
; -0.132 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.000      ; 1.164      ;
; -0.114 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.258      ;
; -0.114 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.258      ;
; -0.112 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.130      ;
; -0.110 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.128      ;
; -0.084 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.228      ;
; -0.082 ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.226      ;
; -0.081 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.099      ;
; -0.079 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.097      ;
; -0.054 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.198      ;
; -0.042 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.186      ;
; -0.040 ; reg4bits:inst7|inst  ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.184      ;
; -0.039 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.057      ;
; -0.039 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.057      ;
; -0.019 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.163      ;
; -0.013 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.157      ;
; -0.013 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.157      ;
; -0.008 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.026      ;
; -0.008 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 1.026      ;
; 0.053  ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.091      ;
; 0.056  ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.962      ;
; 0.059  ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.085      ;
; 0.075  ; reg4bits:inst1|inst  ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.943      ;
; 0.077  ; reg4bits:inst1|inst  ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.941      ;
; 0.084  ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.060      ;
; 0.087  ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.931      ;
; 0.089  ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.929      ;
; 0.091  ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.927      ;
; 0.124  ; reg4bits:inst7|inst  ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.020      ;
; 0.126  ; reg4bits:inst7|inst  ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.018      ;
; 0.128  ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.890      ;
; 0.129  ; reg4bits:inst7|inst  ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 1.015      ;
; 0.155  ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 0.989      ;
; 0.159  ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.859      ;
; 0.242  ; reg4bits:inst1|inst  ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.776      ;
; 0.243  ; reg4bits:inst1|inst  ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.775      ;
; 0.255  ; reg4bits:inst1|inst  ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.763      ;
; 0.257  ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.761      ;
; 0.312  ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 1.000        ; 0.112      ; 0.832      ;
; 0.318  ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.700      ;
; 0.318  ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.700      ;
; 0.354  ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.664      ;
; 0.359  ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst3 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.659      ;
; 0.376  ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.642      ;
; 0.489  ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 1.000        ; -0.014     ; 0.529      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.082 ; reg4bits:inst6|inst1 ; reg4bits:inst7|inst1 ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.112     ; 0.838      ;
; 0.166 ; reg4bits:inst6|inst3 ; reg4bits:inst7|inst3 ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.112     ; 0.754      ;
; 0.233 ; reg4bits:inst6|inst2 ; reg4bits:inst7|inst2 ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.112     ; 0.687      ;
; 0.447 ; reg4bits:inst6|inst  ; reg4bits:inst7|inst  ; KEY[0]       ; KEY[1]      ; 1.000        ; -0.112     ; 0.473      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[2]'                                                                                                ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.301 ; reg4bits:inst6|inst3 ; reg4bits:inst1|inst3 ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.014      ; 0.745      ;
; 0.315 ; reg4bits:inst6|inst  ; reg4bits:inst1|inst  ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.014      ; 0.731      ;
; 0.358 ; reg4bits:inst6|inst2 ; reg4bits:inst1|inst2 ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.014      ; 0.688      ;
; 0.387 ; reg4bits:inst6|inst1 ; reg4bits:inst1|inst1 ; KEY[0]       ; KEY[2]      ; 1.000        ; 0.014      ; 0.659      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.529      ;
; 0.504 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.642      ;
; 0.521 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.659      ;
; 0.526 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.664      ;
; 0.562 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.700      ;
; 0.562 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.700      ;
; 0.568 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 0.832      ;
; 0.606 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.744      ;
; 0.623 ; reg4bits:inst1|inst1 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.761      ;
; 0.625 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.763      ;
; 0.637 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.775      ;
; 0.638 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.776      ;
; 0.660 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.798      ;
; 0.699 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.851      ;
; 0.700 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.852      ;
; 0.702 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.854      ;
; 0.721 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.859      ;
; 0.725 ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 0.989      ;
; 0.751 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.015      ;
; 0.752 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.890      ;
; 0.754 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.018      ;
; 0.756 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.020      ;
; 0.789 ; reg4bits:inst1|inst1 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.927      ;
; 0.793 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.931      ;
; 0.796 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.060      ;
; 0.798 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.950      ;
; 0.803 ; reg4bits:inst1|inst  ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.941      ;
; 0.805 ; reg4bits:inst1|inst  ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.943      ;
; 0.809 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.961      ;
; 0.817 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst3 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.955      ;
; 0.821 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.085      ;
; 0.824 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst2 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 0.962      ;
; 0.827 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.091      ;
; 0.837 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.989      ;
; 0.839 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.991      ;
; 0.842 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.994      ;
; 0.844 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.996      ;
; 0.859 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.123      ;
; 0.866 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.018      ;
; 0.888 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.026      ;
; 0.888 ; reg4bits:inst1|inst2 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.026      ;
; 0.893 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.157      ;
; 0.893 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.157      ;
; 0.899 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.163      ;
; 0.919 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.057      ;
; 0.919 ; reg4bits:inst1|inst3 ; reg4bits:inst8|inst1 ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.057      ;
; 0.920 ; reg4bits:inst7|inst  ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.184      ;
; 0.922 ; reg4bits:inst7|inst  ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.186      ;
; 0.934 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.198      ;
; 0.937 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.089      ;
; 0.940 ; reg4bits:inst7|inst1 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.204      ;
; 0.959 ; reg4bits:inst1|inst2 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.097      ;
; 0.961 ; reg4bits:inst6|inst1 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.113      ;
; 0.962 ; reg4bits:inst7|inst1 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.226      ;
; 0.990 ; reg4bits:inst1|inst3 ; reg4bits:inst6|inst  ; KEY[2]       ; KEY[0]      ; 0.000        ; -0.014     ; 1.128      ;
; 0.994 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.258      ;
; 0.994 ; reg4bits:inst7|inst2 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.258      ;
; 0.999 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.151      ;
; 1.004 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.156      ;
; 1.007 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.159      ;
; 1.008 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.160      ;
; 1.009 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.161      ;
; 1.010 ; reg4bits:inst6|inst2 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.162      ;
; 1.065 ; reg4bits:inst7|inst2 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.329      ;
; 1.069 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.333      ;
; 1.073 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst3 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.337      ;
; 1.101 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.253      ;
; 1.125 ; reg4bits:inst6|inst2 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.277      ;
; 1.127 ; reg4bits:inst6|inst1 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.279      ;
; 1.141 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst2 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.405      ;
; 1.155 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.307      ;
; 1.157 ; reg4bits:inst6|inst3 ; reg4bits:inst8|inst3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.309      ;
; 1.173 ; reg4bits:inst6|inst3 ; reg4bits:inst6|inst  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.325      ;
; 1.236 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst1 ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.500      ;
; 1.236 ; reg4bits:inst7|inst3 ; reg4bits:inst8|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.500      ;
; 1.307 ; reg4bits:inst7|inst3 ; reg4bits:inst6|inst  ; KEY[1]       ; KEY[0]      ; 0.000        ; 0.112      ; 1.571      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; reg4bits:inst6|inst  ; reg4bits:inst7|inst  ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.112     ; 0.473      ;
; 0.647 ; reg4bits:inst6|inst2 ; reg4bits:inst7|inst2 ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.112     ; 0.687      ;
; 0.714 ; reg4bits:inst6|inst3 ; reg4bits:inst7|inst3 ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.112     ; 0.754      ;
; 0.798 ; reg4bits:inst6|inst1 ; reg4bits:inst7|inst1 ; KEY[0]       ; KEY[1]      ; 0.000        ; -0.112     ; 0.838      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[2]'                                                                                                 ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.493 ; reg4bits:inst6|inst1 ; reg4bits:inst1|inst1 ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.014      ; 0.659      ;
; 0.522 ; reg4bits:inst6|inst2 ; reg4bits:inst1|inst2 ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.014      ; 0.688      ;
; 0.565 ; reg4bits:inst6|inst  ; reg4bits:inst1|inst  ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.014      ; 0.731      ;
; 0.579 ; reg4bits:inst6|inst3 ; reg4bits:inst1|inst3 ; KEY[0]       ; KEY[2]      ; 0.000        ; 0.014      ; 0.745      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst6|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst6|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; reg4bits:inst8|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; reg4bits:inst8|inst3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst6|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst6|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; inst8|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; inst8|inst|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; reg4bits:inst7|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; reg4bits:inst7|inst3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; KEY[1]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; KEY[1]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[1] ; Rise       ; inst7|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; inst7|inst|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[2]'                                                               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[2] ; Rise       ; KEY[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[2] ; Rise       ; reg4bits:inst1|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; reg4bits:inst1|inst3 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; KEY[2]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; KEY[2]|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst2|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst3|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[2] ; Rise       ; inst1|inst|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[2] ; Rise       ; inst1|inst|clk       ;
+--------+--------------+----------------+------------------+--------+------------+----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 1.447  ; 1.447  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.021  ; 1.021  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.901  ; 0.901  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.091  ; 1.091  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.447  ; 1.447  ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[1]     ; 0.635  ; 0.635  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.205  ; 0.205  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.048  ; 0.048  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.299  ; 0.299  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.321  ; 0.321  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 0.635  ; 0.635  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[2]     ; 0.496  ; 0.496  ; Rise       ; KEY[2]          ;
;  SW[0]    ; KEY[2]     ; 0.070  ; 0.070  ; Rise       ; KEY[2]          ;
;  SW[1]    ; KEY[2]     ; -0.077 ; -0.077 ; Rise       ; KEY[2]          ;
;  SW[2]    ; KEY[2]     ; -0.006 ; -0.006 ; Rise       ; KEY[2]          ;
;  SW[3]    ; KEY[2]     ; 0.453  ; 0.453  ; Rise       ; KEY[2]          ;
;  SW[4]    ; KEY[2]     ; 0.496  ; 0.496  ; Rise       ; KEY[2]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; -0.080 ; -0.080 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.237 ; -0.237 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.118 ; -0.118 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.080 ; -0.080 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.416 ; -0.416 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[1]     ; 0.072  ; 0.072  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.085 ; -0.085 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.072  ; 0.072  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.179 ; -0.179 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.201 ; -0.201 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.146 ; -0.146 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[2]     ; 0.197  ; 0.197  ; Rise       ; KEY[2]          ;
;  SW[0]    ; KEY[2]     ; 0.050  ; 0.050  ; Rise       ; KEY[2]          ;
;  SW[1]    ; KEY[2]     ; 0.197  ; 0.197  ; Rise       ; KEY[2]          ;
;  SW[2]    ; KEY[2]     ; 0.126  ; 0.126  ; Rise       ; KEY[2]          ;
;  SW[3]    ; KEY[2]     ; -0.333 ; -0.333 ; Rise       ; KEY[2]          ;
;  SW[4]    ; KEY[2]     ; -0.210 ; -0.210 ; Rise       ; KEY[2]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ac[*]     ; KEY[0]     ; 4.440 ; 4.440 ; Rise       ; KEY[0]          ;
;  Ac[0]    ; KEY[0]     ; 4.440 ; 4.440 ; Rise       ; KEY[0]          ;
;  Ac[1]    ; KEY[0]     ; 4.435 ; 4.435 ; Rise       ; KEY[0]          ;
;  Ac[2]    ; KEY[0]     ; 3.689 ; 3.689 ; Rise       ; KEY[0]          ;
;  Ac[3]    ; KEY[0]     ; 3.638 ; 3.638 ; Rise       ; KEY[0]          ;
; D[*]      ; KEY[0]     ; 3.878 ; 3.878 ; Rise       ; KEY[0]          ;
;  D[0]     ; KEY[0]     ; 3.878 ; 3.878 ; Rise       ; KEY[0]          ;
;  D[1]     ; KEY[0]     ; 3.511 ; 3.511 ; Rise       ; KEY[0]          ;
;  D[2]     ; KEY[0]     ; 3.457 ; 3.457 ; Rise       ; KEY[0]          ;
;  D[3]     ; KEY[0]     ; 3.515 ; 3.515 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 5.458 ; 5.458 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 5.285 ; 5.285 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 5.310 ; 5.310 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 5.378 ; 5.378 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 5.433 ; 5.433 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 5.457 ; 5.457 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 5.458 ; 5.458 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 5.456 ; 5.456 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 5.432 ; 5.432 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 5.424 ; 5.424 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 5.263 ; 5.263 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 5.272 ; 5.272 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 5.274 ; 5.274 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 5.283 ; 5.283 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 5.432 ; 5.432 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 5.376 ; 5.376 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 3.308 ; 3.308 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 3.278 ; 3.278 ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 3.283 ; 3.283 ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 3.308 ; 3.308 ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 3.301 ; 3.301 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 4.806 ; 4.806 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 4.112 ; 4.112 ; Rise       ; KEY[0]          ;
;  LEDR[1]  ; KEY[0]     ; 4.291 ; 4.291 ; Rise       ; KEY[0]          ;
;  LEDR[2]  ; KEY[0]     ; 4.741 ; 4.741 ; Rise       ; KEY[0]          ;
;  LEDR[3]  ; KEY[0]     ; 4.806 ; 4.806 ; Rise       ; KEY[0]          ;
; B[*]      ; KEY[1]     ; 4.026 ; 4.026 ; Rise       ; KEY[1]          ;
;  B[0]     ; KEY[1]     ; 4.026 ; 4.026 ; Rise       ; KEY[1]          ;
;  B[1]     ; KEY[1]     ; 3.250 ; 3.250 ; Rise       ; KEY[1]          ;
;  B[2]     ; KEY[1]     ; 3.670 ; 3.670 ; Rise       ; KEY[1]          ;
;  B[3]     ; KEY[1]     ; 3.241 ; 3.241 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 5.341 ; 5.341 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 5.165 ; 5.165 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 5.298 ; 5.298 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 5.289 ; 5.289 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 5.341 ; 5.341 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 5.320 ; 5.320 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 5.314 ; 5.314 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 5.336 ; 5.336 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 4.525 ; 4.525 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 3.690 ; 3.690 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 4.010 ; 4.010 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 4.460 ; 4.460 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 4.525 ; 4.525 ; Rise       ; KEY[1]          ;
; A[*]      ; KEY[2]     ; 3.266 ; 3.266 ; Rise       ; KEY[2]          ;
;  A[0]     ; KEY[2]     ; 3.217 ; 3.217 ; Rise       ; KEY[2]          ;
;  A[1]     ; KEY[2]     ; 3.111 ; 3.111 ; Rise       ; KEY[2]          ;
;  A[2]     ; KEY[2]     ; 3.266 ; 3.266 ; Rise       ; KEY[2]          ;
;  A[3]     ; KEY[2]     ; 3.175 ; 3.175 ; Rise       ; KEY[2]          ;
; HEX3[*]   ; KEY[2]     ; 5.800 ; 5.800 ; Rise       ; KEY[2]          ;
;  HEX3[0]  ; KEY[2]     ; 5.114 ; 5.114 ; Rise       ; KEY[2]          ;
;  HEX3[1]  ; KEY[2]     ; 5.042 ; 5.042 ; Rise       ; KEY[2]          ;
;  HEX3[2]  ; KEY[2]     ; 5.800 ; 5.800 ; Rise       ; KEY[2]          ;
;  HEX3[3]  ; KEY[2]     ; 4.608 ; 4.608 ; Rise       ; KEY[2]          ;
;  HEX3[4]  ; KEY[2]     ; 4.892 ; 4.892 ; Rise       ; KEY[2]          ;
;  HEX3[5]  ; KEY[2]     ; 4.682 ; 4.682 ; Rise       ; KEY[2]          ;
;  HEX3[6]  ; KEY[2]     ; 5.585 ; 5.585 ; Rise       ; KEY[2]          ;
; LEDR[*]   ; KEY[2]     ; 4.208 ; 4.208 ; Rise       ; KEY[2]          ;
;  LEDR[0]  ; KEY[2]     ; 3.277 ; 3.277 ; Rise       ; KEY[2]          ;
;  LEDR[1]  ; KEY[2]     ; 3.715 ; 3.715 ; Rise       ; KEY[2]          ;
;  LEDR[2]  ; KEY[2]     ; 4.143 ; 4.143 ; Rise       ; KEY[2]          ;
;  LEDR[3]  ; KEY[2]     ; 4.208 ; 4.208 ; Rise       ; KEY[2]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ac[*]     ; KEY[0]     ; 3.638 ; 3.638 ; Rise       ; KEY[0]          ;
;  Ac[0]    ; KEY[0]     ; 4.440 ; 4.440 ; Rise       ; KEY[0]          ;
;  Ac[1]    ; KEY[0]     ; 4.435 ; 4.435 ; Rise       ; KEY[0]          ;
;  Ac[2]    ; KEY[0]     ; 3.689 ; 3.689 ; Rise       ; KEY[0]          ;
;  Ac[3]    ; KEY[0]     ; 3.638 ; 3.638 ; Rise       ; KEY[0]          ;
; D[*]      ; KEY[0]     ; 3.457 ; 3.457 ; Rise       ; KEY[0]          ;
;  D[0]     ; KEY[0]     ; 3.878 ; 3.878 ; Rise       ; KEY[0]          ;
;  D[1]     ; KEY[0]     ; 3.511 ; 3.511 ; Rise       ; KEY[0]          ;
;  D[2]     ; KEY[0]     ; 3.457 ; 3.457 ; Rise       ; KEY[0]          ;
;  D[3]     ; KEY[0]     ; 3.515 ; 3.515 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 4.735 ; 4.735 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 4.735 ; 4.735 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 4.757 ; 4.757 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 4.835 ; 4.835 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 4.884 ; 4.884 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 4.915 ; 4.915 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 4.909 ; 4.909 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 4.907 ; 4.907 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 4.672 ; 4.672 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 4.836 ; 4.836 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 4.672 ; 4.672 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 4.674 ; 4.674 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 4.683 ; 4.683 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 4.692 ; 4.692 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 4.842 ; 4.842 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 4.788 ; 4.788 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 3.278 ; 3.278 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 3.278 ; 3.278 ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 3.283 ; 3.283 ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 3.308 ; 3.308 ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 3.301 ; 3.301 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 3.554 ; 3.554 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 3.554 ; 3.554 ; Rise       ; KEY[0]          ;
;  LEDR[1]  ; KEY[0]     ; 3.889 ; 3.889 ; Rise       ; KEY[0]          ;
;  LEDR[2]  ; KEY[0]     ; 4.200 ; 4.200 ; Rise       ; KEY[0]          ;
;  LEDR[3]  ; KEY[0]     ; 4.226 ; 4.226 ; Rise       ; KEY[0]          ;
; B[*]      ; KEY[1]     ; 3.241 ; 3.241 ; Rise       ; KEY[1]          ;
;  B[0]     ; KEY[1]     ; 4.026 ; 4.026 ; Rise       ; KEY[1]          ;
;  B[1]     ; KEY[1]     ; 3.250 ; 3.250 ; Rise       ; KEY[1]          ;
;  B[2]     ; KEY[1]     ; 3.670 ; 3.670 ; Rise       ; KEY[1]          ;
;  B[3]     ; KEY[1]     ; 3.241 ; 3.241 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.638 ; 4.638 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 4.638 ; 4.638 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.772 ; 4.772 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 4.770 ; 4.770 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 4.813 ; 4.813 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 4.796 ; 4.796 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 4.794 ; 4.794 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 4.817 ; 4.817 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 3.690 ; 3.690 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 3.690 ; 3.690 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 3.757 ; 3.757 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 4.116 ; 4.116 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 4.138 ; 4.138 ; Rise       ; KEY[1]          ;
; A[*]      ; KEY[2]     ; 3.111 ; 3.111 ; Rise       ; KEY[2]          ;
;  A[0]     ; KEY[2]     ; 3.217 ; 3.217 ; Rise       ; KEY[2]          ;
;  A[1]     ; KEY[2]     ; 3.111 ; 3.111 ; Rise       ; KEY[2]          ;
;  A[2]     ; KEY[2]     ; 3.266 ; 3.266 ; Rise       ; KEY[2]          ;
;  A[3]     ; KEY[2]     ; 3.175 ; 3.175 ; Rise       ; KEY[2]          ;
; HEX3[*]   ; KEY[2]     ; 4.415 ; 4.415 ; Rise       ; KEY[2]          ;
;  HEX3[0]  ; KEY[2]     ; 4.914 ; 4.914 ; Rise       ; KEY[2]          ;
;  HEX3[1]  ; KEY[2]     ; 4.863 ; 4.863 ; Rise       ; KEY[2]          ;
;  HEX3[2]  ; KEY[2]     ; 5.616 ; 5.616 ; Rise       ; KEY[2]          ;
;  HEX3[3]  ; KEY[2]     ; 4.415 ; 4.415 ; Rise       ; KEY[2]          ;
;  HEX3[4]  ; KEY[2]     ; 4.717 ; 4.717 ; Rise       ; KEY[2]          ;
;  HEX3[5]  ; KEY[2]     ; 4.500 ; 4.500 ; Rise       ; KEY[2]          ;
;  HEX3[6]  ; KEY[2]     ; 5.387 ; 5.387 ; Rise       ; KEY[2]          ;
; LEDR[*]   ; KEY[2]     ; 3.277 ; 3.277 ; Rise       ; KEY[2]          ;
;  LEDR[0]  ; KEY[2]     ; 3.277 ; 3.277 ; Rise       ; KEY[2]          ;
;  LEDR[1]  ; KEY[2]     ; 3.693 ; 3.693 ; Rise       ; KEY[2]          ;
;  LEDR[2]  ; KEY[2]     ; 3.782 ; 3.782 ; Rise       ; KEY[2]          ;
;  LEDR[3]  ; KEY[2]     ; 4.007 ; 4.007 ; Rise       ; KEY[2]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; D[0]        ; 3.249 ;       ;       ; 3.249 ;
; SW[0]      ; HEX0[0]     ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; SW[0]      ; HEX0[1]     ; 4.128 ; 4.128 ; 4.128 ; 4.128 ;
; SW[0]      ; HEX0[2]     ;       ; 4.206 ; 4.206 ;       ;
; SW[0]      ; HEX0[3]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; SW[0]      ; HEX0[4]     ; 4.286 ;       ;       ; 4.286 ;
; SW[0]      ; HEX0[5]     ; 4.280 ;       ;       ; 4.280 ;
; SW[0]      ; HEX0[6]     ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; SW[0]      ; LEDR[0]     ; 3.483 ; 3.483 ; 3.483 ; 3.483 ;
; SW[0]      ; LEDR[1]     ; 3.602 ; 3.602 ; 3.602 ; 3.602 ;
; SW[0]      ; LEDR[2]     ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; SW[0]      ; LEDR[3]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; SW[1]      ; D[1]        ; 2.792 ;       ;       ; 2.792 ;
; SW[1]      ; HEX0[0]     ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; SW[1]      ; HEX0[1]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; SW[1]      ; HEX0[2]     ; 4.155 ;       ;       ; 4.155 ;
; SW[1]      ; HEX0[3]     ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; SW[1]      ; HEX0[4]     ;       ; 4.232 ; 4.232 ;       ;
; SW[1]      ; HEX0[5]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; SW[1]      ; HEX0[6]     ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; SW[1]      ; LEDR[0]     ; 3.162 ; 3.162 ; 3.162 ; 3.162 ;
; SW[1]      ; LEDR[1]     ; 3.482 ; 3.482 ; 3.482 ; 3.482 ;
; SW[1]      ; LEDR[2]     ; 3.932 ; 3.932 ; 3.932 ; 3.932 ;
; SW[1]      ; LEDR[3]     ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; SW[2]      ; D[2]        ; 2.838 ;       ;       ; 2.838 ;
; SW[2]      ; HEX0[0]     ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; SW[2]      ; HEX0[1]     ; 4.463 ;       ;       ; 4.463 ;
; SW[2]      ; HEX0[2]     ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; SW[2]      ; HEX0[3]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[2]      ; HEX0[4]     ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; SW[2]      ; HEX0[5]     ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; SW[2]      ; HEX0[6]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[2]      ; LEDR[0]     ; 3.352 ; 3.352 ; 3.352 ; 3.352 ;
; SW[2]      ; LEDR[1]     ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; SW[2]      ; LEDR[2]     ; 4.122 ; 4.122 ; 4.122 ; 4.122 ;
; SW[2]      ; LEDR[3]     ; 4.187 ; 4.187 ; 4.187 ; 4.187 ;
; SW[3]      ; D[3]        ; 3.283 ;       ;       ; 3.283 ;
; SW[3]      ; HEX0[0]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW[3]      ; HEX0[1]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[3]      ; HEX0[2]     ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; SW[3]      ; HEX0[3]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[3]      ; HEX0[4]     ;       ; 5.225 ; 5.225 ;       ;
; SW[3]      ; HEX0[5]     ; 5.226 ; 5.226 ; 5.226 ; 5.226 ;
; SW[3]      ; HEX0[6]     ; 5.224 ; 5.224 ; 5.224 ; 5.224 ;
; SW[4]      ; D[0]        ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[4]      ; D[1]        ; 3.282 ; 3.282 ; 3.282 ; 3.282 ;
; SW[4]      ; D[2]        ; 3.174 ; 3.174 ; 3.174 ; 3.174 ;
; SW[4]      ; D[3]        ; 3.228 ; 3.228 ; 3.228 ; 3.228 ;
; SW[4]      ; HEX0[0]     ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; SW[4]      ; HEX0[1]     ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; SW[4]      ; HEX0[2]     ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; SW[4]      ; HEX0[3]     ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; SW[4]      ; HEX0[4]     ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
; SW[4]      ; HEX0[5]     ; 5.171 ; 5.171 ; 5.171 ; 5.171 ;
; SW[4]      ; HEX0[6]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[4]      ; LEDR[0]     ; 3.909 ; 3.909 ; 3.909 ; 3.909 ;
; SW[4]      ; LEDR[1]     ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; SW[4]      ; LEDR[2]     ; 4.478 ; 4.478 ; 4.478 ; 4.478 ;
; SW[4]      ; LEDR[3]     ; 4.543 ; 4.543 ; 4.543 ; 4.543 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; D[0]        ; 3.249 ;       ;       ; 3.249 ;
; SW[0]      ; HEX0[0]     ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; SW[0]      ; HEX0[1]     ; 4.128 ; 4.128 ; 4.128 ; 4.128 ;
; SW[0]      ; HEX0[2]     ;       ; 4.206 ; 4.206 ;       ;
; SW[0]      ; HEX0[3]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; SW[0]      ; HEX0[4]     ; 4.286 ;       ;       ; 4.286 ;
; SW[0]      ; HEX0[5]     ; 4.280 ;       ;       ; 4.280 ;
; SW[0]      ; HEX0[6]     ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; SW[0]      ; LEDR[0]     ; 3.282 ; 3.282 ; 3.282 ; 3.282 ;
; SW[0]      ; LEDR[1]     ; 3.426 ; 3.426 ; 3.426 ; 3.426 ;
; SW[0]      ; LEDR[2]     ; 3.863 ; 3.863 ; 3.863 ; 3.863 ;
; SW[0]      ; LEDR[3]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[1]      ; D[1]        ; 2.792 ;       ;       ; 2.792 ;
; SW[1]      ; HEX0[0]     ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; SW[1]      ; HEX0[1]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; SW[1]      ; HEX0[2]     ; 4.155 ;       ;       ; 4.155 ;
; SW[1]      ; HEX0[3]     ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; SW[1]      ; HEX0[4]     ;       ; 4.232 ; 4.232 ;       ;
; SW[1]      ; HEX0[5]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; SW[1]      ; HEX0[6]     ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; SW[1]      ; LEDR[0]     ; 3.162 ; 3.162 ; 3.162 ; 3.162 ;
; SW[1]      ; LEDR[1]     ; 3.307 ; 3.307 ; 3.307 ; 3.307 ;
; SW[1]      ; LEDR[2]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[1]      ; LEDR[3]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[2]      ; D[2]        ; 2.838 ;       ;       ; 2.838 ;
; SW[2]      ; HEX0[0]     ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; SW[2]      ; HEX0[1]     ; 4.463 ;       ;       ; 4.463 ;
; SW[2]      ; HEX0[2]     ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; SW[2]      ; HEX0[3]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[2]      ; HEX0[4]     ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; SW[2]      ; HEX0[5]     ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; SW[2]      ; HEX0[6]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[2]      ; LEDR[0]     ; 2.935 ; 2.935 ; 2.935 ; 2.935 ;
; SW[2]      ; LEDR[1]     ; 3.270 ; 3.270 ; 3.270 ; 3.270 ;
; SW[2]      ; LEDR[2]     ; 3.581 ; 3.581 ; 3.581 ; 3.581 ;
; SW[2]      ; LEDR[3]     ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; SW[3]      ; D[3]        ; 3.283 ;       ;       ; 3.283 ;
; SW[3]      ; HEX0[0]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW[3]      ; HEX0[1]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[3]      ; HEX0[2]     ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; SW[3]      ; HEX0[3]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[3]      ; HEX0[4]     ;       ; 5.225 ; 5.225 ;       ;
; SW[3]      ; HEX0[5]     ; 5.226 ; 5.226 ; 5.226 ; 5.226 ;
; SW[3]      ; HEX0[6]     ; 5.224 ; 5.224 ; 5.224 ; 5.224 ;
; SW[4]      ; D[0]        ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[4]      ; D[1]        ; 3.282 ; 3.282 ; 3.282 ; 3.282 ;
; SW[4]      ; D[2]        ; 3.174 ; 3.174 ; 3.174 ; 3.174 ;
; SW[4]      ; D[3]        ; 3.228 ; 3.228 ; 3.228 ; 3.228 ;
; SW[4]      ; HEX0[0]     ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; SW[4]      ; HEX0[1]     ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; SW[4]      ; HEX0[2]     ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; SW[4]      ; HEX0[3]     ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[4]      ; HEX0[4]     ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; SW[4]      ; HEX0[5]     ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; SW[4]      ; HEX0[6]     ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; SW[4]      ; LEDR[0]     ; 3.271 ; 3.271 ; 3.271 ; 3.271 ;
; SW[4]      ; LEDR[1]     ; 3.606 ; 3.606 ; 3.606 ; 3.606 ;
; SW[4]      ; LEDR[2]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[4]      ; LEDR[3]     ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.583  ; 0.391 ; N/A      ; N/A     ; -1.469              ;
;  KEY[0]          ; -3.583  ; 0.391 ; N/A      ; N/A     ; -1.469              ;
;  KEY[1]          ; -1.265  ; 0.433 ; N/A      ; N/A     ; -1.469              ;
;  KEY[2]          ; -0.736  ; 0.493 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -31.356 ; 0.0   ; 0.0      ; 0.0     ; -23.959             ;
;  KEY[0]          ; -25.042 ; 0.000 ; N/A      ; N/A     ; -11.245             ;
;  KEY[1]          ; -3.702  ; 0.000 ; N/A      ; N/A     ; -6.357              ;
;  KEY[2]          ; -2.612  ; 0.000 ; N/A      ; N/A     ; -6.357              ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 4.196 ; 4.196 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 3.263 ; 3.263 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 2.915 ; 2.915 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 3.402 ; 3.402 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 4.196 ; 4.196 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[1]     ; 1.770 ; 1.770 ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.836 ; 0.836 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.489 ; 0.489 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.084 ; 1.084 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.105 ; 1.105 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.770 ; 1.770 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[2]     ; 1.432 ; 1.432 ; Rise       ; KEY[2]          ;
;  SW[0]    ; KEY[2]     ; 0.499 ; 0.499 ; Rise       ; KEY[2]          ;
;  SW[1]    ; KEY[2]     ; 0.160 ; 0.160 ; Rise       ; KEY[2]          ;
;  SW[2]    ; KEY[2]     ; 0.361 ; 0.361 ; Rise       ; KEY[2]          ;
;  SW[3]    ; KEY[2]     ; 1.404 ; 1.404 ; Rise       ; KEY[2]          ;
;  SW[4]    ; KEY[2]     ; 1.432 ; 1.432 ; Rise       ; KEY[2]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; -0.080 ; -0.080 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.237 ; -0.237 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.118 ; -0.118 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.080 ; -0.080 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.416 ; -0.416 ; Rise       ; KEY[0]          ;
; SW[*]     ; KEY[1]     ; 0.072  ; 0.072  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -0.085 ; -0.085 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.072  ; 0.072  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.179 ; -0.179 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.201 ; -0.201 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.146 ; -0.146 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[2]     ; 0.197  ; 0.197  ; Rise       ; KEY[2]          ;
;  SW[0]    ; KEY[2]     ; 0.050  ; 0.050  ; Rise       ; KEY[2]          ;
;  SW[1]    ; KEY[2]     ; 0.197  ; 0.197  ; Rise       ; KEY[2]          ;
;  SW[2]    ; KEY[2]     ; 0.126  ; 0.126  ; Rise       ; KEY[2]          ;
;  SW[3]    ; KEY[2]     ; -0.333 ; -0.333 ; Rise       ; KEY[2]          ;
;  SW[4]    ; KEY[2]     ; -0.210 ; -0.210 ; Rise       ; KEY[2]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Ac[*]     ; KEY[0]     ; 9.487  ; 9.487  ; Rise       ; KEY[0]          ;
;  Ac[0]    ; KEY[0]     ; 9.463  ; 9.463  ; Rise       ; KEY[0]          ;
;  Ac[1]    ; KEY[0]     ; 9.487  ; 9.487  ; Rise       ; KEY[0]          ;
;  Ac[2]    ; KEY[0]     ; 7.851  ; 7.851  ; Rise       ; KEY[0]          ;
;  Ac[3]    ; KEY[0]     ; 7.770  ; 7.770  ; Rise       ; KEY[0]          ;
; D[*]      ; KEY[0]     ; 8.454  ; 8.454  ; Rise       ; KEY[0]          ;
;  D[0]     ; KEY[0]     ; 8.454  ; 8.454  ; Rise       ; KEY[0]          ;
;  D[1]     ; KEY[0]     ; 7.537  ; 7.537  ; Rise       ; KEY[0]          ;
;  D[2]     ; KEY[0]     ; 7.297  ; 7.297  ; Rise       ; KEY[0]          ;
;  D[3]     ; KEY[0]     ; 7.544  ; 7.544  ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 12.284 ; 12.284 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 11.892 ; 11.892 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 11.917 ; 11.917 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 12.136 ; 12.136 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 12.222 ; 12.222 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 12.277 ; 12.277 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 12.284 ; 12.284 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 12.278 ; 12.278 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 12.315 ; 12.315 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 12.315 ; 12.315 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 11.946 ; 11.946 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 11.947 ; 11.947 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 11.954 ; 11.954 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 11.963 ; 11.963 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 12.296 ; 12.296 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 12.207 ; 12.207 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 6.878  ; 6.878  ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 6.826  ; 6.826  ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 6.835  ; 6.835  ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 6.878  ; 6.878  ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 6.865  ; 6.865  ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 10.952 ; 10.952 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 9.203  ; 9.203  ; Rise       ; KEY[0]          ;
;  LEDR[1]  ; KEY[0]     ; 9.643  ; 9.643  ; Rise       ; KEY[0]          ;
;  LEDR[2]  ; KEY[0]     ; 10.769 ; 10.769 ; Rise       ; KEY[0]          ;
;  LEDR[3]  ; KEY[0]     ; 10.952 ; 10.952 ; Rise       ; KEY[0]          ;
; B[*]      ; KEY[1]     ; 8.837  ; 8.837  ; Rise       ; KEY[1]          ;
;  B[0]     ; KEY[1]     ; 8.837  ; 8.837  ; Rise       ; KEY[1]          ;
;  B[1]     ; KEY[1]     ; 6.689  ; 6.689  ; Rise       ; KEY[1]          ;
;  B[2]     ; KEY[1]     ; 7.747  ; 7.747  ; Rise       ; KEY[1]          ;
;  B[3]     ; KEY[1]     ; 6.675  ; 6.675  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 11.790 ; 11.790 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 11.367 ; 11.367 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 11.748 ; 11.748 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 11.669 ; 11.669 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 11.790 ; 11.790 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 11.774 ; 11.774 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 11.766 ; 11.766 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 11.786 ; 11.786 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 10.287 ; 10.287 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.105  ; 8.105  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 8.978  ; 8.978  ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 10.104 ; 10.104 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 10.287 ; 10.287 ; Rise       ; KEY[1]          ;
; A[*]      ; KEY[2]     ; 6.846  ; 6.846  ; Rise       ; KEY[2]          ;
;  A[0]     ; KEY[2]     ; 6.646  ; 6.646  ; Rise       ; KEY[2]          ;
;  A[1]     ; KEY[2]     ; 6.458  ; 6.458  ; Rise       ; KEY[2]          ;
;  A[2]     ; KEY[2]     ; 6.846  ; 6.846  ; Rise       ; KEY[2]          ;
;  A[3]     ; KEY[2]     ; 6.584  ; 6.584  ; Rise       ; KEY[2]          ;
; HEX3[*]   ; KEY[2]     ; 12.797 ; 12.797 ; Rise       ; KEY[2]          ;
;  HEX3[0]  ; KEY[2]     ; 11.249 ; 11.249 ; Rise       ; KEY[2]          ;
;  HEX3[1]  ; KEY[2]     ; 10.997 ; 10.997 ; Rise       ; KEY[2]          ;
;  HEX3[2]  ; KEY[2]     ; 12.712 ; 12.712 ; Rise       ; KEY[2]          ;
;  HEX3[3]  ; KEY[2]     ; 9.987  ; 9.987  ; Rise       ; KEY[2]          ;
;  HEX3[4]  ; KEY[2]     ; 10.645 ; 10.645 ; Rise       ; KEY[2]          ;
;  HEX3[5]  ; KEY[2]     ; 10.053 ; 10.053 ; Rise       ; KEY[2]          ;
;  HEX3[6]  ; KEY[2]     ; 12.797 ; 12.797 ; Rise       ; KEY[2]          ;
; LEDR[*]   ; KEY[2]     ; 9.347  ; 9.347  ; Rise       ; KEY[2]          ;
;  LEDR[0]  ; KEY[2]     ; 6.784  ; 6.784  ; Rise       ; KEY[2]          ;
;  LEDR[1]  ; KEY[2]     ; 8.043  ; 8.043  ; Rise       ; KEY[2]          ;
;  LEDR[2]  ; KEY[2]     ; 9.164  ; 9.164  ; Rise       ; KEY[2]          ;
;  LEDR[3]  ; KEY[2]     ; 9.347  ; 9.347  ; Rise       ; KEY[2]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ac[*]     ; KEY[0]     ; 3.638 ; 3.638 ; Rise       ; KEY[0]          ;
;  Ac[0]    ; KEY[0]     ; 4.440 ; 4.440 ; Rise       ; KEY[0]          ;
;  Ac[1]    ; KEY[0]     ; 4.435 ; 4.435 ; Rise       ; KEY[0]          ;
;  Ac[2]    ; KEY[0]     ; 3.689 ; 3.689 ; Rise       ; KEY[0]          ;
;  Ac[3]    ; KEY[0]     ; 3.638 ; 3.638 ; Rise       ; KEY[0]          ;
; D[*]      ; KEY[0]     ; 3.457 ; 3.457 ; Rise       ; KEY[0]          ;
;  D[0]     ; KEY[0]     ; 3.878 ; 3.878 ; Rise       ; KEY[0]          ;
;  D[1]     ; KEY[0]     ; 3.511 ; 3.511 ; Rise       ; KEY[0]          ;
;  D[2]     ; KEY[0]     ; 3.457 ; 3.457 ; Rise       ; KEY[0]          ;
;  D[3]     ; KEY[0]     ; 3.515 ; 3.515 ; Rise       ; KEY[0]          ;
; HEX0[*]   ; KEY[0]     ; 4.735 ; 4.735 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 4.735 ; 4.735 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 4.757 ; 4.757 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 4.835 ; 4.835 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 4.884 ; 4.884 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 4.915 ; 4.915 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 4.909 ; 4.909 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 4.907 ; 4.907 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 4.672 ; 4.672 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 4.836 ; 4.836 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 4.672 ; 4.672 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 4.674 ; 4.674 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 4.683 ; 4.683 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 4.692 ; 4.692 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 4.842 ; 4.842 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 4.788 ; 4.788 ; Rise       ; KEY[0]          ;
; LEDG[*]   ; KEY[0]     ; 3.278 ; 3.278 ; Rise       ; KEY[0]          ;
;  LEDG[0]  ; KEY[0]     ; 3.278 ; 3.278 ; Rise       ; KEY[0]          ;
;  LEDG[1]  ; KEY[0]     ; 3.283 ; 3.283 ; Rise       ; KEY[0]          ;
;  LEDG[2]  ; KEY[0]     ; 3.308 ; 3.308 ; Rise       ; KEY[0]          ;
;  LEDG[3]  ; KEY[0]     ; 3.301 ; 3.301 ; Rise       ; KEY[0]          ;
; LEDR[*]   ; KEY[0]     ; 3.554 ; 3.554 ; Rise       ; KEY[0]          ;
;  LEDR[0]  ; KEY[0]     ; 3.554 ; 3.554 ; Rise       ; KEY[0]          ;
;  LEDR[1]  ; KEY[0]     ; 3.889 ; 3.889 ; Rise       ; KEY[0]          ;
;  LEDR[2]  ; KEY[0]     ; 4.200 ; 4.200 ; Rise       ; KEY[0]          ;
;  LEDR[3]  ; KEY[0]     ; 4.226 ; 4.226 ; Rise       ; KEY[0]          ;
; B[*]      ; KEY[1]     ; 3.241 ; 3.241 ; Rise       ; KEY[1]          ;
;  B[0]     ; KEY[1]     ; 4.026 ; 4.026 ; Rise       ; KEY[1]          ;
;  B[1]     ; KEY[1]     ; 3.250 ; 3.250 ; Rise       ; KEY[1]          ;
;  B[2]     ; KEY[1]     ; 3.670 ; 3.670 ; Rise       ; KEY[1]          ;
;  B[3]     ; KEY[1]     ; 3.241 ; 3.241 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.638 ; 4.638 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 4.638 ; 4.638 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.772 ; 4.772 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 4.770 ; 4.770 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 4.813 ; 4.813 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 4.796 ; 4.796 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 4.794 ; 4.794 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 4.817 ; 4.817 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 3.690 ; 3.690 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 3.690 ; 3.690 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 3.757 ; 3.757 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 4.116 ; 4.116 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 4.138 ; 4.138 ; Rise       ; KEY[1]          ;
; A[*]      ; KEY[2]     ; 3.111 ; 3.111 ; Rise       ; KEY[2]          ;
;  A[0]     ; KEY[2]     ; 3.217 ; 3.217 ; Rise       ; KEY[2]          ;
;  A[1]     ; KEY[2]     ; 3.111 ; 3.111 ; Rise       ; KEY[2]          ;
;  A[2]     ; KEY[2]     ; 3.266 ; 3.266 ; Rise       ; KEY[2]          ;
;  A[3]     ; KEY[2]     ; 3.175 ; 3.175 ; Rise       ; KEY[2]          ;
; HEX3[*]   ; KEY[2]     ; 4.415 ; 4.415 ; Rise       ; KEY[2]          ;
;  HEX3[0]  ; KEY[2]     ; 4.914 ; 4.914 ; Rise       ; KEY[2]          ;
;  HEX3[1]  ; KEY[2]     ; 4.863 ; 4.863 ; Rise       ; KEY[2]          ;
;  HEX3[2]  ; KEY[2]     ; 5.616 ; 5.616 ; Rise       ; KEY[2]          ;
;  HEX3[3]  ; KEY[2]     ; 4.415 ; 4.415 ; Rise       ; KEY[2]          ;
;  HEX3[4]  ; KEY[2]     ; 4.717 ; 4.717 ; Rise       ; KEY[2]          ;
;  HEX3[5]  ; KEY[2]     ; 4.500 ; 4.500 ; Rise       ; KEY[2]          ;
;  HEX3[6]  ; KEY[2]     ; 5.387 ; 5.387 ; Rise       ; KEY[2]          ;
; LEDR[*]   ; KEY[2]     ; 3.277 ; 3.277 ; Rise       ; KEY[2]          ;
;  LEDR[0]  ; KEY[2]     ; 3.277 ; 3.277 ; Rise       ; KEY[2]          ;
;  LEDR[1]  ; KEY[2]     ; 3.693 ; 3.693 ; Rise       ; KEY[2]          ;
;  LEDR[2]  ; KEY[2]     ; 3.782 ; 3.782 ; Rise       ; KEY[2]          ;
;  LEDR[3]  ; KEY[2]     ; 4.007 ; 4.007 ; Rise       ; KEY[2]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; D[0]        ; 7.217  ;        ;        ; 7.217  ;
; SW[0]      ; HEX0[0]     ; 9.247  ; 9.247  ; 9.247  ; 9.247  ;
; SW[0]      ; HEX0[1]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; SW[0]      ; HEX0[2]     ;        ; 9.503  ; 9.503  ;        ;
; SW[0]      ; HEX0[3]     ; 9.614  ; 9.614  ; 9.614  ; 9.614  ;
; SW[0]      ; HEX0[4]     ; 9.644  ;        ;        ; 9.644  ;
; SW[0]      ; HEX0[5]     ; 9.639  ;        ;        ; 9.639  ;
; SW[0]      ; HEX0[6]     ; 9.636  ; 9.636  ; 9.636  ; 9.636  ;
; SW[0]      ; LEDR[0]     ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; SW[0]      ; LEDR[1]     ; 8.323  ; 8.323  ; 8.323  ; 8.323  ;
; SW[0]      ; LEDR[2]     ; 9.449  ; 9.449  ; 9.449  ; 9.449  ;
; SW[0]      ; LEDR[3]     ; 9.632  ; 9.632  ; 9.632  ; 9.632  ;
; SW[1]      ; D[1]        ; 6.065  ;        ;        ; 6.065  ;
; SW[1]      ; HEX0[0]     ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; SW[1]      ; HEX0[1]     ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; SW[1]      ; HEX0[2]     ; 9.381  ;        ;        ; 9.381  ;
; SW[1]      ; HEX0[3]     ; 9.491  ; 9.491  ; 9.491  ; 9.491  ;
; SW[1]      ; HEX0[4]     ;        ; 9.522  ; 9.522  ;        ;
; SW[1]      ; HEX0[5]     ; 9.516  ; 9.516  ; 9.516  ; 9.516  ;
; SW[1]      ; HEX0[6]     ; 9.514  ; 9.514  ; 9.514  ; 9.514  ;
; SW[1]      ; LEDR[0]     ; 7.102  ; 7.102  ; 7.102  ; 7.102  ;
; SW[1]      ; LEDR[1]     ; 7.975  ; 7.975  ; 7.975  ; 7.975  ;
; SW[1]      ; LEDR[2]     ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; SW[1]      ; LEDR[3]     ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; SW[2]      ; D[2]        ; 6.116  ;        ;        ; 6.116  ;
; SW[2]      ; HEX0[0]     ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; SW[2]      ; HEX0[1]     ; 10.091 ;        ;        ; 10.091 ;
; SW[2]      ; HEX0[2]     ; 10.309 ; 10.309 ; 10.309 ; 10.309 ;
; SW[2]      ; HEX0[3]     ; 10.424 ; 10.424 ; 10.424 ; 10.424 ;
; SW[2]      ; HEX0[4]     ; 10.456 ; 10.456 ; 10.456 ; 10.456 ;
; SW[2]      ; HEX0[5]     ; 10.454 ; 10.454 ; 10.454 ; 10.454 ;
; SW[2]      ; HEX0[6]     ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; SW[2]      ; LEDR[0]     ; 7.589  ; 7.589  ; 7.589  ; 7.589  ;
; SW[2]      ; LEDR[1]     ; 8.462  ; 8.462  ; 8.462  ; 8.462  ;
; SW[2]      ; LEDR[2]     ; 9.588  ; 9.588  ; 9.588  ; 9.588  ;
; SW[2]      ; LEDR[3]     ; 9.771  ; 9.771  ; 9.771  ; 9.771  ;
; SW[3]      ; D[3]        ; 7.246  ;        ;        ; 7.246  ;
; SW[3]      ; HEX0[0]     ; 11.594 ; 11.594 ; 11.594 ; 11.594 ;
; SW[3]      ; HEX0[1]     ; 11.619 ; 11.619 ; 11.619 ; 11.619 ;
; SW[3]      ; HEX0[2]     ; 11.838 ; 11.838 ; 11.838 ; 11.838 ;
; SW[3]      ; HEX0[3]     ; 11.924 ; 11.924 ; 11.924 ; 11.924 ;
; SW[3]      ; HEX0[4]     ;        ; 11.979 ; 11.979 ;        ;
; SW[3]      ; HEX0[5]     ; 11.986 ; 11.986 ; 11.986 ; 11.986 ;
; SW[3]      ; HEX0[6]     ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; SW[4]      ; D[0]        ; 8.150  ; 8.150  ; 8.150  ; 8.150  ;
; SW[4]      ; D[1]        ; 7.192  ; 7.192  ; 7.192  ; 7.192  ;
; SW[4]      ; D[2]        ; 6.802  ; 6.802  ; 6.802  ; 6.802  ;
; SW[4]      ; D[3]        ; 6.998  ; 6.998  ; 6.998  ; 6.998  ;
; SW[4]      ; HEX0[0]     ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; SW[4]      ; HEX0[1]     ; 11.371 ; 11.371 ; 11.371 ; 11.371 ;
; SW[4]      ; HEX0[2]     ; 11.590 ; 11.590 ; 11.590 ; 11.590 ;
; SW[4]      ; HEX0[3]     ; 11.676 ; 11.676 ; 11.676 ; 11.676 ;
; SW[4]      ; HEX0[4]     ; 11.731 ; 11.731 ; 11.731 ; 11.731 ;
; SW[4]      ; HEX0[5]     ; 11.738 ; 11.738 ; 11.738 ; 11.738 ;
; SW[4]      ; HEX0[6]     ; 11.732 ; 11.732 ; 11.732 ; 11.732 ;
; SW[4]      ; LEDR[0]     ; 8.899  ; 8.899  ; 8.899  ; 8.899  ;
; SW[4]      ; LEDR[1]     ; 9.256  ; 9.256  ; 9.256  ; 9.256  ;
; SW[4]      ; LEDR[2]     ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; SW[4]      ; LEDR[3]     ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; D[0]        ; 3.249 ;       ;       ; 3.249 ;
; SW[0]      ; HEX0[0]     ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; SW[0]      ; HEX0[1]     ; 4.128 ; 4.128 ; 4.128 ; 4.128 ;
; SW[0]      ; HEX0[2]     ;       ; 4.206 ; 4.206 ;       ;
; SW[0]      ; HEX0[3]     ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; SW[0]      ; HEX0[4]     ; 4.286 ;       ;       ; 4.286 ;
; SW[0]      ; HEX0[5]     ; 4.280 ;       ;       ; 4.280 ;
; SW[0]      ; HEX0[6]     ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; SW[0]      ; LEDR[0]     ; 3.282 ; 3.282 ; 3.282 ; 3.282 ;
; SW[0]      ; LEDR[1]     ; 3.426 ; 3.426 ; 3.426 ; 3.426 ;
; SW[0]      ; LEDR[2]     ; 3.863 ; 3.863 ; 3.863 ; 3.863 ;
; SW[0]      ; LEDR[3]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[1]      ; D[1]        ; 2.792 ;       ;       ; 2.792 ;
; SW[1]      ; HEX0[0]     ; 4.049 ; 4.049 ; 4.049 ; 4.049 ;
; SW[1]      ; HEX0[1]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; SW[1]      ; HEX0[2]     ; 4.155 ;       ;       ; 4.155 ;
; SW[1]      ; HEX0[3]     ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; SW[1]      ; HEX0[4]     ;       ; 4.232 ; 4.232 ;       ;
; SW[1]      ; HEX0[5]     ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; SW[1]      ; HEX0[6]     ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; SW[1]      ; LEDR[0]     ; 3.162 ; 3.162 ; 3.162 ; 3.162 ;
; SW[1]      ; LEDR[1]     ; 3.307 ; 3.307 ; 3.307 ; 3.307 ;
; SW[1]      ; LEDR[2]     ; 3.671 ; 3.671 ; 3.671 ; 3.671 ;
; SW[1]      ; LEDR[3]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[2]      ; D[2]        ; 2.838 ;       ;       ; 2.838 ;
; SW[2]      ; HEX0[0]     ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; SW[2]      ; HEX0[1]     ; 4.463 ;       ;       ; 4.463 ;
; SW[2]      ; HEX0[2]     ; 4.535 ; 4.535 ; 4.535 ; 4.535 ;
; SW[2]      ; HEX0[3]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[2]      ; HEX0[4]     ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; SW[2]      ; HEX0[5]     ; 4.613 ; 4.613 ; 4.613 ; 4.613 ;
; SW[2]      ; HEX0[6]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[2]      ; LEDR[0]     ; 2.935 ; 2.935 ; 2.935 ; 2.935 ;
; SW[2]      ; LEDR[1]     ; 3.270 ; 3.270 ; 3.270 ; 3.270 ;
; SW[2]      ; LEDR[2]     ; 3.581 ; 3.581 ; 3.581 ; 3.581 ;
; SW[2]      ; LEDR[3]     ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; SW[3]      ; D[3]        ; 3.283 ;       ;       ; 3.283 ;
; SW[3]      ; HEX0[0]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; SW[3]      ; HEX0[1]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; SW[3]      ; HEX0[2]     ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; SW[3]      ; HEX0[3]     ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; SW[3]      ; HEX0[4]     ;       ; 5.225 ; 5.225 ;       ;
; SW[3]      ; HEX0[5]     ; 5.226 ; 5.226 ; 5.226 ; 5.226 ;
; SW[3]      ; HEX0[6]     ; 5.224 ; 5.224 ; 5.224 ; 5.224 ;
; SW[4]      ; D[0]        ; 3.675 ; 3.675 ; 3.675 ; 3.675 ;
; SW[4]      ; D[1]        ; 3.282 ; 3.282 ; 3.282 ; 3.282 ;
; SW[4]      ; D[2]        ; 3.174 ; 3.174 ; 3.174 ; 3.174 ;
; SW[4]      ; D[3]        ; 3.228 ; 3.228 ; 3.228 ; 3.228 ;
; SW[4]      ; HEX0[0]     ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; SW[4]      ; HEX0[1]     ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; SW[4]      ; HEX0[2]     ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; SW[4]      ; HEX0[3]     ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; SW[4]      ; HEX0[4]     ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; SW[4]      ; HEX0[5]     ; 4.706 ; 4.706 ; 4.706 ; 4.706 ;
; SW[4]      ; HEX0[6]     ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; SW[4]      ; LEDR[0]     ; 3.271 ; 3.271 ; 3.271 ; 3.271 ;
; SW[4]      ; LEDR[1]     ; 3.606 ; 3.606 ; 3.606 ; 3.606 ;
; SW[4]      ; LEDR[2]     ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[4]      ; LEDR[3]     ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 136      ; 0        ; 0        ; 0        ;
; KEY[1]     ; KEY[0]   ; 32       ; 0        ; 0        ; 0        ;
; KEY[2]     ; KEY[0]   ; 32       ; 0        ; 0        ; 0        ;
; KEY[0]     ; KEY[1]   ; 4        ; 0        ; 0        ; 0        ;
; KEY[0]     ; KEY[2]   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 136      ; 0        ; 0        ; 0        ;
; KEY[1]     ; KEY[0]   ; 32       ; 0        ; 0        ; 0        ;
; KEY[2]     ; KEY[0]   ; 32       ; 0        ; 0        ; 0        ;
; KEY[0]     ; KEY[1]   ; 4        ; 0        ; 0        ; 0        ;
; KEY[0]     ; KEY[2]   ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 223   ; 223  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 23 18:27:59 2018
Info: Command: quartus_sta Circuito -c Circuito
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Circuito.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[2] KEY[2]
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.583       -25.042 KEY[0] 
    Info (332119):    -1.265        -3.702 KEY[1] 
    Info (332119):    -0.736        -2.612 KEY[2] 
Info (332146): Worst-case hold slack is 0.980
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.980         0.000 KEY[0] 
    Info (332119):     1.155         0.000 KEY[1] 
    Info (332119):     1.294         0.000 KEY[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 KEY[0] 
    Info (332119):    -1.469        -6.357 KEY[1] 
    Info (332119):    -1.469        -6.357 KEY[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.710
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.710        -4.402 KEY[0] 
    Info (332119):     0.082         0.000 KEY[1] 
    Info (332119):     0.301         0.000 KEY[2] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 KEY[0] 
    Info (332119):     0.433         0.000 KEY[1] 
    Info (332119):     0.493         0.000 KEY[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 KEY[0] 
    Info (332119):    -1.222        -5.222 KEY[1] 
    Info (332119):    -1.222        -5.222 KEY[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 301 megabytes
    Info: Processing ended: Mon Apr 23 18:28:01 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


