II 
中文摘要 
 
本計劃為三年期計劃，此為完整成果報告。本計劃發展 D 類音訊放大器系統之主要組成
方塊，包含 (1) 三角積分調變器架構改良，以及高壓製程實現之切換式放大電路，並實現一
個類比輸入式D類音訊放大器之閉迴路系統。 (2) 針對數位輸入式音訊放大系統之回授電路，
設計一個高解析循環式類比數位轉換器。 (3) 在音訊放大系統之電源管理部分，完成一個應
用於可攜式音訊放大器之節能切換式穩壓器。 
在 D 類音訊放大器系統中，本計畫提出改良式三角積分調變器 (Delta-Sigma Modulator, 
DSM)架構，使得在低超取樣比 (Over-Sampling Ratio, OSR) 時仍能維持高 Signal-to-Noise Ratio 
(SNR) 並增加最大穩定輸入振幅；與已知文獻比較，此改良式的設計可得到較大的低失真輸
出範圍。在切換式放大電路的設計中，我們提出一種透過調整驅動電路輸出之斜率的方法，以
減少輸出波形的非理想效應，此方法不會增加額外成本與電路複雜度。針對類比輸入式之 D
類音訊放大器，本計畫提出並實現一個回授機制以降低運算放大器所需之規格，並減少系統之
功率消耗。 
本計畫提出之循環式類比數位轉換器，可應用於數位輸入式 D 類音訊放大器系統之回授
路徑，將系統之類比輸出轉換成數位形式回授至前端調變器，以改善切換式功率放大電路所造
成之非線性失真。此設計利用新提出的兩種電容交換型技術來減小由電容不匹配造成的非理想
效應；並提出一個三合一架構的設計概念，使其具有高傳真與高解析之特性。本計畫亦設計一
個 IC 實作用來驗證其可行性，此單晶片使用 0.35μm 2P4M 3.3V CMOS 製程，晶片大小尺寸為
0.83 mm × 0.76 mm。 
在可攜式影音裝置中，小功率之 D 類放大器輸出多為單端架構 (single-ended)，為了有效
降低電源漣波雜訊對系統效能之影響，本計畫針對應用於小功率輸出音訊放大器之節能切換式
穩壓器設計中，提出可變頻率控制(variable- frequency control, VFC)方法，在不同負載電流及輸
入電壓下，變化切換頻率以最佳化整體功率效率，且此電路具低複雜度及低成本優點。本計畫
亦提出一個適應性補償器分別針對輕、重載改善負載調節率及暫態響應。並提出片段線性電流
IV 
Abstract 
 
This is the complete report of a three-year project. In this project, major function blocks of 
class-D audio amplifier systems have been developed, including (1) an improved architecture of 
Delta-Sigma Modulators (DSM), the circuit of switching amplifier stage implemented by high 
voltage fabrication process, and a closed-loop system of analog-input class-D audio amplifiers. (2) a 
high-resolution cyclic analog-to-digital converter (ADC) has been proposed for the feedback circuit 
of digital-input audio amplifier systems. (3) a switching regulator has been developed for the audio 
amplifiers in portable devices. 
For a class-D audio amplifier, in order to maintain its high Signal-to-Noise Ratio (SNR) even 
under low Over-Sampling Ratio (OSR) condition, and to extend its maximum stable input range, a 
improved DSM architecture has been proposed. Compared to other published works, the improved 
DSM architecture has larger low-distortion output range. In the design of switching amplifier stage, a 
method of adjusting the rise/fall time of output waveform has been proposed to reduce the 
non-idealities of the amplifier’s output. The proposed method doesn’t increase the cost and circuit 
complexity. In application of analog-input class-D audio amplifiers, a feedback circuit has been 
Implemented to relax the requirement of operational amplifiers, and to reduce the power loss of the 
whole system.  
In the feedback path of digital-input class-D audio amplifiers, a cyclic analog-to-digital 
converter (ADC) has been developed to convert the analog system output into digital code and feed 
it back to the front-end modulator. The non-linear distortion can be reduced by the feedback 
mechanism. This project develops two novel capacitor-swapping techniques to minimize the 
non-ideal effects due to capacitor mismatch. Besides, a three-in-one architecture has been proposed 
to obtain high-fidelity and high-resolution performance. A chip is implemented in 0.35μm 2P4M 
3.3V CMOS process to verify the techniques. Chip size is 0.83 mm × 0.76 mm.  
1 
第1章 前言 
高功率音訊擴大機 (audio amplifier) 傳統上使用 AB 類功率放大器 (class-AB amplifier) 
所構成。但是 AB 類放大器的功率效率 (power efficiency) 通常介於 30 % ~ 50 %，使得採用
AB 類功率放大器的高功率音訊擴大機需要高成本電源模組、大體積與高成本的散熱器。隨著
許多的可攜式音樂與影像多媒體播放機的出現，對於可攜式高功率音訊擴大機的需求也越來越
強烈。為了能夠同時達到高輸出功率與輕巧體積的需求，本計畫採用近幾年來於一片節能風潮
中最被看好的 D 類音訊功率放大技術 [1]。 
有別於傳統 AB 類功率放大器，D 類功率放大器 (class-D amplifier) 使用了脈寬調變 
(pulse-width modulation, PWM) 技術來調變音頻訊號，並使用切換式 (switching) 功率放大電
路來放大經脈寬調變的音頻訊號。切換式功率放大電路的功率電晶體 (power MOSFET) 會跟
據輸入的 PWM 訊號而操作於具有極高阻抗的關閉狀態與極低阻抗的導通狀態，操作於兩個狀
態的切換時間為奈秒 (ns) 等級，藉由使用這些技術可以使功率放大電路的功率消耗大幅降低。
因此，D 類功率放大器可以兼具高輸出功率、高功率效率與低功耗損耗的特點。一般來說，如
圖 1 所示，D 類功率放大器依輸入訊號型式可以區分成類比輸入式 (analog-input) 與數位輸入
式 (digital-input) 。 
Gate 
Driver
Output 
Stage
LPF
Audio signal
Filt_outPWM
Power stage
Gate 
Driver
Output 
Stage
LPF
Filt_outPWM
Power stage
Input 
Interface
PCM-to- 
PWM
Standard 
digital-input 
format
PWM
Filt_out
Protection 
Circuit
Protection 
Circuit
Modulator
Sigma-Delta
Modulator
 
圖 1  (上圖) 類比輸入式 (下圖) 數位輸入式 D 類放大器 
3 
圖 2 為本計畫研究成果之主要方塊圖，本計畫發展高解析高傳真高功率效率之 D 類音訊
放大器系統。在三角積分調變器方面，提出一個改良式的架構，使調變器之 SNR 效能與最大
穩定輸入振幅同時提升，並提出一個絕對穩定之調變器設計流程，以及一個創新的並聯式三角
積分調變器架構。將其應用於 D 類放大器中，可使輸出功率不會受限於調變器本身。在切換
式放大電路的部份，利用輸出波形的切換斜率控制可將驅動電路之整體面積最佳化，有效降低
高功率 D 類音訊擴大機之成本及體積。 
為了改善開迴路架構之 D 類音訊放大器的失真問題，進而使整體系統維持較高的信號對
雜訊失真比 (SNDR)與信號雜訊比 (SNR)；本計畫實現一個類比輸入式之閉迴路 D 類放大器
系統，並設計其回授電路以降低運算放大器所需之規格，減少系統之功率消耗。針對數位輸入
式 D 類放大器的回授電路，本計畫發展出創新之電容切換技術，並提出一個高解析的循環式
類比數位轉換器 (cyclic ADC)，藉以解決切換式放大電路所產生的非線性失真對系統效能之影
響，進而提升音訊放大器之傳真度。 
此外，在高功率效率之節能電源管理技術方面，本計畫提出一個具可變頻率控制及適應性
補償之電流模式切換式穩壓器，可將其應用至 D 類音訊放大器系統以降低功率損耗；並提出
片段線性電流偵測(piecewise linear current sensing)方法，在重載與輕載分別使用較大及較小的
電流比例(current scaling ratio)，以節省功率損耗且不影響電流偵測之精確度。此節能技術應用
於單端之小功率 D 類放大系統中，將有效降低整體系統 PSRR 之規格需求，且不會增加過多
的功率損耗。 
 
 
1-2 文獻探討 
應用於 D 類放大器之三角積分調變器為非線性系統，故穩定度的問題往往是限制音頻放
大系統之最大輸出功率的主要因素。在穩定度的分析上，已有文獻將調變器之量化器視為一個
可變增益 (variable gain)，並利用根軌跡圖 (root locus) 來檢視此系統[3]。此外，為避免調變
器因過載而導致之震盪，現有文獻提出各種回復穩定度之機制。切換式重置機制 (reset) [4]雖
可增加穩定範圍，但會使頻帶內的效能降低；內部回授路徑 (Local Feedback Loops, LFL) [5]
5 
第2章 D 類音訊放大器系統之研究方法 
本章將 D 類音訊放大器分為三個部份：三角積分調變器、切換式放大電路、以及閉迴路
系統之回授電路。2-1 節將藉由分析三角積分調變器之穩定度問題，提出創新之架構以提高音
訊放大器之輸出功率；2-2 節介紹在切換式放大電路之設計中，對輸出波形作斜率控制以最佳
化電路之面積；2-3 節實現了一個類比輸入式之閉迴路 D 類放大器，利用一個負回授路徑來抑
制非線性失真，並設計出高傳真 D 類音訊放大器。 
 
2-1 三角積分調變器 
本計畫採用切換式功率放大電路因此需將 PCM 訊號轉換成 PWM，但若直接將一 48 kHz
取樣頻率 16-bit PCM訊號轉換為 PWM訊號則所需要的電路操作頻率高達 216 48 kHz = 3.145 
GHz，如此高的操作速度會使得電路實現複雜度與功率消率都會大幅增加。在數位 D 類音訊
放大器中 DSM 被廣泛地使用來降低 PWM 訊號轉換電路的運作速度[1]，且數位 D 類音訊放
大器所能達到的 SNR 在系統設計上是被三角積分調變器 (Delta-Sigma Modulator, DSM) 所限
制。此外 DSM 所能處理的訊號振幅也決定數位 D 類音訊放大器的線性放大範圍，又 DSM 所
需 over sampling ratio (OSR) 會提高切換式放大電路的切換頻率，若切換頻率越高則切換功率
損失會隨切換頻率的平方而增加，所以 DSM 的 OSR 也不能太高。綜合上述，應用於數位式 D
類放大器的 DSM 不僅需要達到高 SNR 還需要具有低 OSR 與大的 Xinmax。 
在設計單級 (single stage) DSM 時會影響 Xinmax 的參數有調變器階數、OSR、量化器位元
數以及 NTF 的極點 (pole) 與零點 (zero) 位置。然而 DSM 具有非線性 (nonlinear) 行為且高
階單級 DSM 在大輸入訊號下存在不穩定問題 [20]，因此對絕大部分設計人員而言是一個相當
困擾的問題。本計畫使用相當可靠的單級高階 DSM 自動係數合成設計軟體，此軟體同時考慮
許多不理想因素如：元件不匹配、穩定度、頻帶內 tone …求出具有最有效率的設計結果，此
研發成果已於先前發表於 IEEE Transactions on Circuit and System 之 Regular Paper 一篇，並曾
獲得教育部大專校院 Silicon IP 創作競賽軟體組優等獎。當設計參數改變時，使用此軟體可避
免冗長的疊代運算並縮短驗證時間。在此軟體中NTF的極零點是由 inverse Chebyshev high-pass 
filter 得到，其零點位於接近頻寬附近因此在頻寬內的雜訊可進一步被衰減。使用前述軟體，
7 
2-1-1 改良式調變器架構 
若使用傳統 DSM 架構在低 OSR 情況時，會使 NTF 的零點位置發生明顯偏移，因此我們
也提出了一個改良式架構的單級 DSM 架構來克服此問題。在前述的 NTF 設計中，位於單位圓
(unit circle)上的共軛複數對(complex conjugate)零點之角頻率(angular frequency)對應在音頻帶
頻寬附近以增加 NTF 的雜訊抑制能力，若用圖 5(a) 所示的傳統三階 DSM 架構，則共軛複數
對零點是由單一本地端迴授迴路 (local feedback loop) 具有係數 b1 來近似實現，其零點位置
位於 jggb 3211 。於高 OSR 情況下因為實部被近似為 1 所造成的誤差幾乎可以被忽略，但是
在低 OSR 情況下所產生的誤差則不能忽略。除了頻帶內的 NTF 雜訊抑制能力變差外，會有更
多根軌跡 (root loci) 跑出單位圓外使得Xinmax變小。為了克服此問題，我們在共振器 (resonator) 
加入雙重本地端迴授迴路 (dual local feedback loop)，其係數分別為 b11 與 b12，而架構如圖 5 
(b) 所示，其 NTF 可表示為 
 
上式中用 )1/()( 11   zzzH 代入，求出分子的根 (即 NTF 零點)，所得結果如下  
 
g1H g2H g3H
a1a2a3
a3
X(z)
Y(z)
b1
5-bit 
qnantizer
(a)
g1H g2H g3H
a1a2a3
a3
X(z)
Y(z)
b11
b12
5-bit 
qnantizer
(b)
 
圖 5  DSM 架構 (a) 單一本地迴授路徑 b1 與 (b) 雙重本地迴授路徑 b11 與 b12 
 
藉由引入係數 b12 後可以使 NTF 之共軛複數對零點的實部被設計到所想要的位置。圖 6
所示為所設計的 NTF 分別對應到傳統與修正後的 DSM 架構所得之根軌跡圖。藉由使用雙重本
))()()(())()(1(
)()(1
)(
2
2132213
2
3211312
2
3211312
ZHggaZHgaaZHgZHggbZHgb
ZHggbZHgb
ZNTF



j
bggbgbgbg
Zcomplex
2
)1(4)2(
2
2 1132123
2
123123




9 
此設計方法。首先，我們可以假設四階 DSM 的開迴路傳輸函數 H(z)具有 4 個極點與 3 個零點。
其次，極點 pj 可被放置於 dc (z=1)或者分散在基頻帶(baseband)內以減少基頻帶內的量化雜訊
(quantization noise)。本設計例中，H(z)的極點被分散在基頻帶內，而分佈的位置則根據 DSM
的階數與超取樣比，並由 inverse Chebyshev 濾波函數來決定。至於零點的位置則分佈半徑為 r
的圓(虛線)上，如圖 8 所示。此圓與單位圓(實線)交點是一個共軛複數對
Cz 與
*
Cz ，其座標分別
在 ),( CC yx 與 ),(
**
CC yx 。 Cz 與
*
Cz 的夾角 C 與 r 的關係為 
r
r
C
2
1 4tan2

  。 
接著，將
C 分為 4 等分的角度 d ，零點 zi 在 z 平面上的座標 ),( zizi yx 可以用 r 與 d 表示， 
zizi rx cos1 , zizi ry sin , d
c
zi i 

 
2
180  
在此
zi 是與(1,0)的夾角。圖 8 顯示四階 H(z)的零點位置。 
 
圖 8  開迴路傳輸函數的零點位置圖 
 
  圖 9  開迴路傳輸函數極點的 departure angle 
11 
 
圖 11  四階 DSM 開迴路傳輸函數的根軌跡圖 
 
圖 12  四階前饋式 DSM 的動態範圍圖 
 
利用上述方法所設計的一個四階前饋式架構的 DSM 如圖 10 所示。as，bs，gs 為係數，g
都被設定為 1 且 12111 bbb  ， 22212 bbb  。而積分器的傳輸函數為 ))1(()(
11   zzzHi 。 
其開迴路傳輸函數為: 
  
  222112
4322
2
21)(
bTbTbTbT
aTabTbTaTa
zH


  
DSM 的設計根軌跡圖與動態範圍的結果分別如圖 11 與圖 12 所示。 
13 
(a)
coefficients are interchanged
X
X
X
X
X
X
N N+1 time
internal node 
waveform
(b)
AN
N-1
AN-1
(AN+1)
BN-M
BN-(M-1)
N+2
B'N+1
(AN+2)
BN-(M-2)
BN-(M-3)
BN-(M-4)
BN-(M-5)
B'N+2
Input
calculation unit
Output
conventional 
coeff.
RLiUC 
coeff.
memory
 
圖 14  適應性係數切換 DSM 架構 
DSM banks
One DSM
 
圖 15  適應性係數切換與傳統 DSM 線性功率輸出範圍比較圖 
 
本計畫提出藉由利用適應性切換積分三角調變器係數的方法，這些係數可以是在不同的設
計考量下所設計。沿用前述例子來說明，我們可以設計其中一組積分三角調變器的係數使其可
以擁有較佳的信號雜訊比，另一組則採用 3-1-1 節中所提到的絕對穩定設計方法，使其具較大
的最大穩定輸入振幅，甚至是 0dB。透過本發明的積分三角調變器組內含的偵測器偵測輸入信
號，當振幅小時，使用高信號雜訊比的係數；而當振幅大時，則使用較大之最大穩定輸入振幅
的係數。如圖 14 所示。 
利用這樣的方式所實現的結果如圖 15 所示，可看到在全額輸入(full-scale input)時仍可擁
有~0.1%的 THD+N，將此積分三角調變器的設計應用至 D 類音訊放大器中，相較於只用一組
係數的積分三角調變器而言，可達到增加線性輸出功率範圍的效果。此技術將投稿至 IEEE 
Trans. on Circuits and Systems-I 之 full paper [22]。 
15 
行為則由 dead time 期間內電感電流對輸出節點的放電速度決定，如圖 17 (a)。另一種情況為輸
出電流變換方向時，上升與下降行為時皆受電感電流影響，如圖 17 (b)。 
TD TD TD TD
(a) (b)
. . .
OUTA - OUTB OUTB - OUTA
 
圖 17  輸出波形的誤差 (陰影處) (a) IOUT 流向不變 (b) IOUT 流向改變 
 
除了上述的電感電流會影響輸出波型外，輸出波形也可透過調整閘極驅動電路的推動能力 
(即 MG1 ~ MG8 的尺寸) 來調整，因此也給予了補償電感電流產生的誤差的機會。接下來將探
討閘極驅動電路的推動能力對放大器輸出訊號 SNR 的影響。令 ka (kc) 分別為 10 與 33，且
kb (kd) 分別為 10 與 100，則共有 16 種閘極驅動電路設計組合。在此 ka 代表 MP1(MP2) / 
MG1(MG5)，kb 代表 MP1(MP2) / MG2(MG6)，kc 代表 MN1(MN2) / MG3(MG7) 而 kd 代表
MN1(MN2) / MG4(MG8)。對這 16 種組合的閘極驅動電路設計進行驗證，發現在圖 18 驗證結
果中驅動電路的 (ka/kb/kc/kd) 分別為 (33/10/10/100) 時可得到 16 中組合中最佳的 SNR。 
由此可知若切換式放大電路之電晶體關掉的速度比開啟的速度慢時將擁有較大幅度之
SNR 改善，這是因為切換式放大電路之電晶體在被關掉之前能夠持續提供電流路徑給電感電
流來減少其在 dead time 期間內對輸出波形產生影響。在決定閘極驅動電路推動能力與 SNR 的
改善之間存在取捨，在此設計中是藉由數值模擬分析的結果來設計閘極驅動電路電晶體的推動
力。根據所提出的補償方法設計之閘極驅動電路與功率放大電路可以達到 84 dB 的 SNR。 
 
17 
 
圖 19  類比輸入放大器迴授電路與調變器 
 
然而加入 RC 低通濾波電路等於在整個迴授的迴路增益傳輸函數(Transfer Function)額外增
加了一個極點，必頇小心的選取 RC 值以免影響整個系統的穩定度。分析推導整個迴路的傳輸
函數的過程，首先我們可將 V1 與 V2 表示為 
 
     33
33
3543
354
22
//54
//
//
//
CRRR
CR
V
RRRR
RRR
VV fO




  
 
  3543
354
11
//
//
CRRR
CRR
VV O


  
而回授信號 Vf 為 
 21
4
5
4
5
2
4
5
54
5
1 1 VV
R
R
R
R
V
R
R
RR
R
VV f 













  
將 V2 及 V1 代入上式並化簡可得 
  5434343
5
21
//1
1
RRif
CRRSRR
R
VV
V
OO
f






 
因此我們可以得到類比輸入 D 類音頻放大器的閉迴路增益為 
1
1
1
00
2
0
1
5
4321












S
Q
S
S
R
RR
R
R
audio
VV
in
fOO  
其中 
210    
1
2
0


Q  
19 
第3章 回授類比/數位轉換器之研究方法 
一個數位輸入式 D 類音訊放大器系統中，切換式放大電路的非理想效應如 dead-time 與推
動功率電晶體之延遲時間 (delay-time) 所造成的非理想效應，是造成整體音訊放大系統非線性
失真的最主要因素。因此，本計畫提出一個高解析類比數位轉換器作為其回授電路，將音訊放
大器之輸出信號轉換成數位訊號，回授至前端調變器部分做處理。本計劃實現一個循環式類比
數位轉換器，以下將針對此高解析回授類比數位轉換器之系統方塊、電容交換技術、電路架構、
及晶片量測驗證作介紹。 
 
3-1 系統方塊與主電路架構 
圖 21 顯示一 N-位元循環式類比數位轉換器 (cyclic ADC) 方塊圖，電路操作在週期一時，
先由取樣保持放大器 (SHA) 對外界信號做取樣並且提供一個保持固定的信號送到之後的倍
乘式數位類比轉換器 (MDAC) 及子類比數位轉換器 (sub-ADC)。在每一週期子類比數位轉換
器 (sub-ADC) 會解出部分數位碼 (coarse quantization)，而這些數位碼再經由內建的 DAC 轉
成類比值，之後將取樣到的輸入信號與 DAC 轉成之類比值做相減的動作取其差值並放大，產
生殘值信號 (residue signal)。此殘值信號再回授至取樣電路的輸入端進而繼續解出每一週期的
數位碼。最後，這些數位碼會被數位誤差修正 (digital error correction) 電路 [24] 合併處理後
輸出。本計畫使用的倍乘式數位類比轉換器 (MDAC) 輸出之殘值曲線圖如圖 22 所示，子類
比數位轉換器 (sub-ADC) 解析 1 位元及誤差修正用的延伸位元。相較於 2 位元殘值曲線圖，
此殘值曲線安排可使取樣電容數由 4個減至3個。本計畫之循環式類比數位轉換器 (cyclic ADC) 
架構為雙端全差動 (fully differential) 架構，而為了簡化底下各節所提技術之操作說明，單端 
(single-ended) 轉換器架構圖顯示於圖 23。 
 
圖 21  N-位元循環式類比數位轉換器 (cyclic ADC) 方塊圖 
21 
而相位 B 代表取樣保持放大器與倍乘式數位類比轉換器分別處於保持和取樣狀態的時候。在
循環 1 至 N 的相位 B，倍乘式數位類比轉換器將取樣保持放大器的輸出取樣儲存於電容 C1和
C2，另一個電容 C0 則接至 Vref/2。在相位 A 時，取樣保持放大器將取樣信號同時儲存於電容
CA1 和 CA2，而倍乘式數位類比轉換器的電容連接安排則如表 2 所示：回授電容的選擇是根據
子類比數位轉換器 (sub-ADC) 之數位碼交替選擇，而且中間兩個數位碼在循環 2 時的回授電
容於之後的循環彼此交換；此外，這兩個回授電容亦於控制信號 Flag 改變時彼此替換。此控
制信號 Flag 是一個 1 位元仿隨機變數 (pseudo-random number)  {0, 1} 並且於每次輸入取樣
時被更新。  
表 2  倍乘式數位類比轉換器 (MDAC) 電容連接安排 (FB：回授) 
 
 
令 Cx/Cy = 1 + εx/y，這裡的 Cx及 Cy代表 ADC 中兩個一致的電容，而 εx/y代表 Cx及 Cy的
相對電容誤差量。當 Flag = 0，循環 2 之倍乘式數位類比轉換器殘值信號 Vres 可表示為 
 
 
   
   











2
3
ref0/20/12
3
i0/20/1
ref2/1i2/1
i1/2
2
1
ref2
1
i0/20/1
res
;2
1;12
0;2
;2
dVV
dVV
dV
dVV
V




           (1) 
這裡的 d 代表子類比數位轉換器 (sub-ADC) 之數位碼。對於接下來的循環—即循環 3 至
N，倍乘式數位類比轉換器殘值信號 Vres 可表示為 
23 
 
圖 24  隨機回授電容互換 (RFCI) 技術下的轉換曲線 (a) C1 < C2且 Flag = 0，或 C1 > C2且  
Flag = 1 (b) C1 > C2 且 Flag = 0，或 C1 < C2 且 Flag = 1 (實線：有電容不匹配；虛線：理想狀態) 
 
圖 25  傳統技術下的轉換曲線 (a) C1 < C2 (b) C1 > C2 (實線：有電容不匹配；虛線：理想狀態) 
 
3-3 平均隨機回授電容互換(ARFCI)技術 
使用平均隨機回授電容互換 (ARFCI) 技術之循環式類比數位轉換器 (cyclic ADC) 其電
路方塊及架構相似於使用隨機回授電容互換 (RFCI) 技術之轉換器，如圖 21、22 和 23(a)所示。
其與 RFCI 技術操作機制的差異如底下所述。在循環 2 及循環 3 時，相位 A 被分成相位 A1 與
A2 兩個相位以執行平均操作，如圖 23(b)所示。倍乘式數位類比轉換器的電容 C1 與 C2 分別在
相位 A1 與 A2 被固定為回授電容，而在相位 A1與 A2 的殘值信號則分別由取樣保持放大器的電
容 CA1 與 CA2 取樣。接下來的循環—即循環 4 至 N，循環式類比數位轉換器於相位 A 執行 RFCI 
25 
 
圖 26  平均隨機回授電容互換 (ARFCI) 技術下的轉換曲線 (a) C1 < C2 且 Flag = 0，或 C1 > C2
且 Flag = 1 (b) C1 > C2 且 Flag = 0，或 C1 < C2且 Flag = 1 (實線：有電容不匹配；虛線：理想狀
態) 
 
3-4 三合一架構 
本計畫所提出的 RFCI 與 ARFCI 技術只需簡單的控制邏輯以及一個由 linear feedback shift 
register (LFSR) 所產生之 1 位元仿隨機變數 (pseudo-random number)，其額外頇耗費之硬體成
本極低。此二技術的電路結構與控制邏輯相似於先前已被提出之 CFCS 技術，因此這三者可以
結合於如圖 23(a)之同一個循環式類比數位轉換器電路架構中。圖 27 顯示控制電路的方塊圖。
所有需要的控制時脈信號由時脈產生器 (timing generator) 產生然後由多工器 (multiplexer) 選
擇。多工器的控制信號包含隨機變數 Flag、模式切換信號以及子類比數位轉換器 (sub-ADC) 之
數位碼，其中模式切換信號用來決定使用的技術。被選擇的控制時脈經過數位 buffer 以推動開
關；當操作模式改變時，開關的推動信號會被重新配置來完成所採用技術之電容連接。RFCI、
ARFCI 及 CFCS 技術分別有其不同的特性與適合的應用；RFCI 技術適用於接收大輸入信號而
需要高無雜訊動態範圍的應用；ARFCI 技術適用於需要很好的信號對雜訊失真比效能以及不
錯的無雜訊動態範圍的應用；CFCS 技術則適合重視信號對雜訊比而不在意無雜訊動態範圍的
應用。因此設計者可輕易地對此三合一架構之循環式類比數位轉換器重新選擇其架構設置以符
合應用需求。 
27 
實作量測的輸入條件如底下所述：類比與數位供應電源電壓為 3.3 V，輸入操作時脈為 8 
MHz，信號輸入頻率為 548 kHz，輸入範圍為峰對峰值 2.6V (differential)，共模電壓 Vcm 為 1.65V，
參考電壓 Vrefp、Vrefn 分別為 2.3V 與 1V。圖 29、30 和 31 為 ADC 輸出的 FFT 頻譜圖。圖 29
為 ADC 操作在傳統技術模式，圖 30 為 ADC 操作在隨機回授電容互換 (RFCI) 技術模式，圖
31 為 ADC 操作在平均隨機回授電容互換 (ARFCI) 技術模式。量測結果顯示對此類比數位轉
換器，所提出的隨機回授電容互換 (RFCI) 技術比傳統技術分別有 7 dB 較高的無雜訊動態範
圍和 0.5 dB 較高的信號對雜訊失真比，證明此技術確可在不影響轉換速率的情況下改善傳統
循環式類比數位轉換器的無雜訊動態範圍 (SFDR) 而不會犧牲信號對雜訊失真比 (SNDR)。而
平均隨機回授電容互換 (ARFCI) 技術相較於傳統技術則表現 10 dB 較高的無雜訊動態範圍和
6 dB 較高的信號對雜訊失真比，而轉換速度僅減少為傳統模式的 12/13 倍。表 3 整合此類比數
位轉換器之量測結果。本章之研究成果榮獲第九屆旺宏金矽獎設計組評審團銅獎，且獲得 2010
國家晶片系統設計中心優良晶片遴選之晶片製作佳作設計奬。 
 
 
圖 29  傳統技術模式下 ADC 輸出的 FFT 頻譜圖 
29 
表 3  量測結果 
Process TSMC 0.35μm 2P4M COMS Process 
Resolution 12 bits 
Clock Rate 8 MS/s 
Supply Voltage 
Analog: 3.3V 
Digital: 3.3V 
Analog Input Swing 2.6Vp-p(differential) 
Power Consumption 
Analog: 19mW 
Digital: 2mW 
Chip Area 
Active Area 0.83 x 0.76 mm
2
 
Total Area 1.68 x 1.58 mm
2
 
Conversion Rate 
Conventional 667 kHz 
RFCI 667 kHz 
ARFCI 615 kHz 
SNDR (@ fin = 548kHz) 
Conventional 60.3 dB  
RFCI 60.8 dB  
ARFCI 66.2 dB 
SFDR (@ fin = 548kHz) 
Conventional 68.9 dB 
RFCI 75.6 dB  
ARFCI 78.7 dB 
 
 
第4章 切換式穩壓器之研究方法 
在可攜式影音產品之小功率 D 類放大系統的應用中，其揚聲器多為單端負載之耳機，使
整體音訊放大系統之效能容易受到電源電壓雜訊之影響；此外，音訊系統之切換式放大電路在
切換時所造成過大的電壓漣波，亦會降低系統之可靠度。因此，在電源管理技術上，本計畫提
出一個具可變頻率控制及適應性補償之電流模式切換式穩壓器，可將其應用至 D 類音訊放大
器系統以降低功率損耗；並提出片段線性電流偵測(piecewise linear current sensing)方法，在重
載與輕載分別使用較大及較小的電流比例(current scaling ratio)，以節省功率損耗且不影響電流
31 
交流成份，直流成份為負載電流之平均值，交流成份則為切換時所造成之漣波大小所決定；根
據上述對寄生電阻及負載電流成份之分析，傳導損耗可表示為 
 
 
 
 
表 4  相關參數定義及說明 
參數定義 符號 值 
輸入電壓 VIN 3.3V 
輸出電壓 VOUT 1.8V 
導通責任週期(duty) d1 -- 
關閉責任週期(duty) d2 -- 
平均電感電流 IL,avg -- 
漣波(ripple)電感電流 IL,rip -- 
切換頻率 fSW -- 
DCM 下的電感電流峰值 Ipeak,DCM -- 
CCM 下的電感電流峰值 Ipeak,CCM -- 
死亡時間 td 10ns 
濾波器電感 L 2.2uH 
濾波器電感之串聯等效電阻 rL  
濾波器電容 C 22uF 
濾波器電容之串聯等效電阻 rC  
功率 P 型電晶體導通電阻 RDS,P  
功率 N 型電晶體導通電阻 RDS,N  
N 型電晶體 body-diode 順向電壓降 VD ~0.7V 
功率 P 型電晶體閘極電容 Cgp ~48pF 
功率 N 型電晶體閘極電容 Cgn ~16pF 
Vx 節點之總電容 CL ~150pF 
 
 
 
Cond Load RipP P P 
2 2 2
1 , 2 ,Load Load L Load ds p Load ds nP I ESR d I R d I R       
 2 2 21 , 2 ,Rip Rip L C Rip ds p Rip ds nP I ESR ESR d I R d I R        
33 
D. 控制器之功率損耗(controller power loss) 
控制電路在操作時所需之操作電流及輸入電源電壓之乘積，可表為 
DDstaticstatic VIP   
 
4-2 可變頻率控制技術 
前節所述四種功率損耗中，導通損耗之直流成份為負載相關，切換損耗及 CCM 之傳導損
耗之交流成份與切換頻率相關，而死亡時間損耗及 DCM 下傳導損耗之交流成份則與負載及頻
率均有關。我們將這些功率損耗的表示式用 MATLAB 建立，在方便起見且不失通用性的情況
下，這裡給定了一組參數做為例子，請參考表 4。經由數值分析可得這些功率損耗隨著負載電
流之變化如圖 34。 
 
 圖34   在一固定頻率下之功率損耗對負載電流變化曲線 
由 2-1 節的功率損耗分析可知，切換式穩壓器的功率損耗會受到負載電流及切換頻率所影
響，為了最佳化切換式穩壓器之的功率效率，利用數值分析軟體計算功率損耗對負載電流及切
換頻率之關係，並將功率損耗轉換成功率效率後，得到如圖 35 之 3D 圖結果。再根據此 3D 圖，
在各負載電流條件下挑出使功率效率最大所對應之切換頻率，所得之結果如圖 36 中之 VFC 曲
線。之後我們在第三章所介紹的電路設計部分，使用低複雜度、低成本的類比電路，以實現或
逼近出系統設計所得圖 36 之最佳化切換頻率曲線，藉以達到在各負載條件下將效率最佳化之
結果。 
35 
 
 圖37   VFC 與固定切換頻率之電壓漣波對負載電流關係圖 
 
 圖38   可變頻率(與固定頻率比較)分別節省與提高之功率損耗及效率 
 
除了負載電流變動以外，切換式穩壓器也會遭遇到相當大的輸入電壓變動範圍。若切換頻
率不隨之改變的話，穩壓器的整體效率也可能會降低。因此，同樣利用前面所建立的功率損耗
模型，我們加以延伸並考慮輸入電壓變動時，切換頻率必頇做些微之調整以維持最佳化之整體
功率效率。圖 39 顯示了當輸入電壓由 2.4V 變動至 3.3V 時，能夠最佳化整體功率效率的切換
頻率對負載電流變化關係。在輕載時切換頻率隨負載電流變動量並不大；而在重載時，則切換
頻率需隨著輸入電壓變小而降低。因此，我們在之後所提出的類比電路實現中，也必頇考慮在
重載時，可變頻率控制器必頇將輸入電壓的資訊做為輸入以調整切換頻率。 
0 200 400 600 800 1000
0
0.5
1
1.5
2
Load Current (mA)
V
o
lt
a
g
e
 R
ip
p
le
 (
%
)
Output Voltage Ripple
 
 
VFC
Fixed-Frequency
0 200 400 600 800 1000
-5
0
5
10
15
20
Load Current (mA)
P
o
w
e
r 
lo
ss
e
s
 (
m
W
)
Saved Power Loss
 
 
0 200 400 600 800 1000
-2
0
2
4
6
8
10
Load Current (mA)
E
ff
ic
ie
n
c
y 
(%
)
Saved Power Loss v.s. Load Current
37 
4-3 可重新組態之補償器設計 
圖 41 所示為一般典型的電流式切換式穩壓器方塊圖。透過由分壓網路(voltage divider)、
補償器(compensator)、以及控制到輸出傳輸函數(control-to-output transfer function)所形成的電
壓調節迴路來使輸出電壓 VO穩定在一個電壓值。若迴路的直流增益為很大時，此電壓值由電
阻分壓比以及參考電壓值來決定。圖 42 所示 R. B. Ridley 針對電流模式切換式穩壓器所提出的
小信號模型 [28]，控制到輸出傳輸函數可被表示為 
 
2
2
1
1
1
1
5.01
1
ˆ
ˆ
nnp
C
c
SiC
O
s
Q
ss
sCR
Dm
L
RTR
R
V
V







  
上式中  





 5.0
1
Dm
LC
T
CR
c
s
p ,  5.0
1


Dm
Q
c
,而 
s
n
T

  。其中，R、Ri、Ts、mc、
D’分別代表負載電阻、電流感測電阻、切換週期、補償斜率、責任週期以及電流取樣函數。補
償斜率
n
e
c
S
S
m 1 ，這裡 eS 及 nS 分別為補償斜波(ramp)及電流感測波形之斜率。責任週期 D’為
 inO VV1 。 
 
 
 圖41   典型的電流模式切換式穩壓器方塊圖 
39 
調節迴路必頇靠補償器內含之誤差放大器(Error Amplifier)來提供直流增益。一般電流模式切換
式穩壓器常用如圖 44 之 Type-II 補償器，其傳輸函數為 
  22211
12
1
1
)(
)(
CsRCCsR
CsR
sV
sbV
err
OUT


  
 
 圖44   Type-II 補償器電路及其頻率響應 
 
4-3 節中並未將運算放大器(OPAMP)的非理想效應，即有限開迴路增益以及其內部極點考
慮進去。當考慮 OPAMP 的非理想效應時，OPAMP 的開迴路增益可被表示成 
 
Ps
A
sA
/1
0

  
根據上式，我們修正上面傳統的 Type-II 補償器之傳輸函數為： 
 
 
 
    























p
in
o
A
s
CCR
s
CCRA
s
RsCA
sV
sV
02122110
210
1
//1
1
1
1
1  
 
    其頻率響應如圖 45 所示。在給定的規格下，控制到輸出傳輸函數及 Type-II 補償器的
極零點位置如圖 46 所示。利用 Type-II 補償器的 fP2 去消掉 CCM 控制到輸出傳輸函數的 fZ1，
再用 Type-II 補償器的 fZ1 去消掉 CCM 控制到輸出傳輸函數的 fP1，因此在主極點 68Hz 之後一
直到 608kHz 才出現第二跟第三個極點，利用這樣達到使迴路增益在頻寬內可看成是一個一階
系統，用以得到一個穩定之迴路。將整個迴路增益，包含控制到輸出傳輸函數以及 Type-II 補
償器在 CCM 操作條件下的頻率響應如圖 47 所示： 
Frequency
Frequency
0
-45
-90






1
2log20
R
R
122
1
CR
f Z


222
1
CR
f P

Gain(dB)
Phase(degree)R1
R2C1
C2
OPAMP
bVOUT
Vref
Verr
41 
對 Type-II 補償器而言，其電阻與電容乘積值只要維持不變，並不會影響其 pole 與 zero 的
位置。但當我們想要將 Type-II 補償器的電阻與電容都實現在 IC 內部時，我們必頇考量所需之
面積。因此我們透過 design document 所給定單位面積的電阻及電容值，寫出 Type-II 補償器的
電阻與電容值與面積之函數，對其一次微分求出極值來將電阻及電容所佔面積最佳化，以下為
計算之過程。 
給定 OPAMP 的直流增益 A0 為 5623.4，電阻分壓比值為 1/3，迴路頻寬為 120kHz，並合
理假設在頻寬內，電壓調節迴路為單極點系統。則 Type-II 補償器的 1 個零點 fZ1 與 2 個極點
fP1 及 fP2 分別為： 
)3/4.5623(
120
)(2
1
2120
1
kHz
CCRA
fP 



 
kHz
CR
fZ 5.16
2
1
12
1 

 
kHz
CCR
fP 159
)//(2
1
212
2 

 
以上三式聯立，可將電阻 R1、R2 及電容 C1、C2 分別表示為： 
)(2  MXR , )(038.01  MR , )(
6.9
1 pF
X
C  , )(
12.1
2 pF
X
C   
由 design document 得知，因為 1kΩ 電阻約 mm  33  ，1pF 電容約 mm  6.376.37  ，則面
積與電容電阻值之函數可被表示成 
)6.376.37(
72.10
)33(1000038.1)( 
X
XXArea  
對上式微分後為 0 得到極值，即可得到 X=1.274，因此可分別得到電阻 R1、電阻 R2、電
容 C1 及電容 C2 分別為 49kΩ、1.274MΩ、7.4pF 及 0.88pF。 
而對切換式穩壓器而言，往往被動濾波器之元件值也會有所變異，因此我們也考慮其變異
量並確認迴路之穩定度及頻寬，期望能夠得到較為可靠之設計。表 5 為整理外部元件變異時所
得到相對應迴路之穩定度及頻寬。當然，我們知道電阻與電容在積體電路之製程上往往會有
20~30%的變異量。因此，我們也再進一步確定我們的設計值在這些變異量之下仍然會使迴路
43 
可看出有 2 個 pole 及 1 個 zero，zero 仍由被動濾波器電容及其 ESR 決定，而極點 ' 1p 則與
負載電流、補償斜率等有關。以本計畫的規格為例，其控制到輸出傳輸函數以及前述 Type-II 補
償器的極零點分佈如圖 49 所示。由此可看出，雖針對 CCM 的控制到輸出傳輸函數去設計
Type-II 補償器，但當整個切換式穩壓器操作在 DCM 時，因為補償器與 DCM 控制到輸出傳
輸函數的 2 個 pole 太接近，以致於相位邊限很快掉到 0 度，影響迴路穩定度。 
 
 圖48   DCM 小信號模型 
 
 圖49   CCM 及 DCM 控制到輸出傳輸函數及 Type-II 補償器之極零點分佈 
 
45 
4-4 片段線性電流偵測器 
在電流模式控制中，需偵測電感電流波形並與補償斜波相加後決定責任週期。其中一種被
廣泛使用的傳統電流感測電路如圖 52， MP 為切換式放大電路的 PMOS 電晶體，MPS 為感測
電晶體，是 MP 的 1/N 倍，用來感測 MP 的 VDS 電壓。透過圖中 OPSEN 負迴授來將 VX 及 VX1
兩節點固定在相當接近的電壓，因 MP 與 MPS 操作在 triode region 且具相同 VDS電壓，能提高
其感測精確度(accuracy)。流過 MPS 的感測電流 IS 近似於 MP 電流(即此時的電感電流)的 1/N。
此電流 IS 在電阻 RS 上產生的電壓即為感測電壓。 
 
 
 圖52   傳統電流感測電路 
 
 圖53   傳統電流感測電路 
Vgp
VgnVSEN
RSEN
VOUT
GND
C RL
L
MP
MN
OPSEN
MPS
MCS
VX
VXS
VDD
1 N：
S
en
se
d
 C
u
rr
en
t 
  
I S
E
N Conventional linear 
current sensing
Inductor Current   IL
Piecewise linear 
current sensing
DCM/CCM 
boundary
47 
流過 MP1 的電流可被電流鏡引到 MNS1 及 MNS2。MNS2 與 MPS2 類似，都是當切換式穩壓器操作
在 CCM 時才會啟動。電阻 RSEN1及 RSEN2 用來將在 VSUM 節點相加的 PMOS 及 NMOS 感測電
流還原成電壓訊號。由電阻 RF及電容 CF所形成的低通濾波器用來濾除在 VSUM節點會出現的
突波(glitch)以免影響了責任週期之決定。 
 
4-5 晶片實作與效能量測 
如圖 55 所示為本計畫所實作完成 IC 的晶片照相。使用 TSMC 0.35μm 2P4M Mixed- Mode 
Process，晶片面積為 0.995mm x 1.059mm = 1.05mm2。功率電晶體 P 與 NMOS 佈局，因 VDD、
GND 以及 PWM 輸出將流較大電流，故以 double bond 降低 bonding wire 的雜散電阻與電感。
閘極驅動及防護圈(guard ring)擺在功率電晶體與類比實現之控制器電路之間，以避免切換雜訊
干擾。功率電晶體 PMOS 與 NMOS 的 layout 盡可能考慮了導通電阻、metal 電阻、可承受之電
流以及面積等以及各種考量之間的權衡。電源拉線也盡可能地將四層金屬都用上，並且打滿
contact 以及 via，以盡量增加可承受的電流密度以及可靠度。以 PMOS 電晶體來說，被分成了
五個部分互相之間都用 guard ring 隔開，且都打滿 contact，盡可能降低阻值，避免其它可靠度
問題。 
 
 圖55   全晶片佈局圖 
Power MOSFETs 
& Gate Driver
C
o
m
p
e
n
-
s
a
to
r
V
F
C
49 
 
 圖58   可變頻率控制(VFC)與固定切換頻率(Fixed Frequency)之比較 (a)功率效率對負載電流
量測結果 (b)各負載電流下所節省的功率損耗 
 
 圖59   負載調節率量測結果 
 
 圖60   線電壓調節率量測結果 
(a) (b)
0 200 400 600 800 1000
65
70
75
80
85
90
95
Load Current (mA)
E
ff
ic
ie
n
c
y
 (
%
)
Comparison of the Efficiency 
 
 
VFC
Fixed Frequency
0 100 200 300 400 500
1.7
1.75
1.8
1.85
1.9
1.95
2
Load Current (mA)
O
u
tp
u
t 
V
o
lt
a
g
e
Load Regulation
 
 
adaptive compensation
type-II compensation
2.4 2.6 2.8 3 3.2 3.4 3.6
1.7
1.75
1.8
1.85
1.9
VDD (Volt)
O
u
tp
u
t 
V
o
lt
a
g
e
 (
V
o
lt
)
Line Regulation
51 
表 7  量測結果規格摘要表 
Parameters Conditions Value 
Input voltage range  2.4V – 3.6V 
Output voltage range 
VIN = 2.4V 0.7V – 2.0V 
VIN = 3.6V 0.9V – 3.3V 
Line regulation 
VIN =2.4V – 3.6V 
ILoad = 200mA 
±1.7  %/V 
Load regulation VIN  = 3.3V ±4.0  %/A 
Load current range  1050mA 
Switching frequency   200KHz - 2MHz 
Output ripple  16mV 
Maximum Efficiency L=4.7uH 95.4% 
Transient time 300mA to 800mA ~50us 
 
表 8  量測結果與其它已發表之 IEEE 期刊文獻最佳結果比較 
References [29] [18] [30] [31] [17] This work 
Process (μm) 0.35 0.35 0.6 0.35 0.5 0.35 
Area (mm
2
) 1.674 3.2 1.35 1.4 -- 1.05 
Improvement 
@ Light Load 
Yes Yes Yes Yes Yes Yes 
Improvement 
@ Heavy Load 
No No No No No Yes 
Maximum 
Efficiency (%) 
94.5 
95  
@300mA 
96.7  
@100mA 
90  
@200mA 
83 
@150mA 
95.4 
@80mA 
Load Range 500mA 500mA 1000mA 500mA ~300mA 1050mA 
Inductor (μH) 4.7 4.7 4.7 2.2 1 4.7 
Switching 
Frequency (Hz) 
850k 1M 1.1M 
250K/500K 
/1M/2M 
N/A 200K - 2M 
Published 
Issue 
IEEE 
JSSC, 
04/2008 
IEEE 
JSSC, 
11/2007 
IEEE 
PE, 
09/2007 
IEEE 
ISSCC, 
02/2008 
IEEE 
CAS-I, 
02/2007 
 
 
53 
此技術可廣泛應用於需電流偵測迴路的其它電源轉換組態，如：換流器(inverter)等。 
本計畫研究成果之學術論文發表、以及晶片設計獎項彙整如下： 
(1) 期刊論文 
IEEE Trans. on Circuits and Systems-II 之 brief paper 已發表一篇[21]。 
IEEE Trans. on Instrumentation & Measurement 之 full paper 審查通過將發表一篇[26]。 
IEEE Trans. on Power Electronics 之 full paper 一篇審查委員建議發表[33]。 
IEEE Trans. on Circuits and Systems-I 之 full paper 將投稿一篇[22]。 
IEEE Journal of Solid-State Circuits 之 full paper 將投稿一篇[23]。 
(2) 研討會論文 
IEEE International SoC Design Conference 已發表一篇[25]。 
IEEE Asia Pacific Conference on Circuit and System 已發表一篇[32]。 
(3) 獲得獎項 
第八屆旺宏金矽獎應用組優勝 
第九屆旺宏金矽獎設計組優勝 
第十屆旺宏金矽獎設計組評審團銅獎 
2010 國家晶片系統設計中心優良晶片遴選之晶片製作佳作設計奬 
 
 
 
 
 
 
 
 
 
55 
[15] W. Al-Hoor, J. A. Abu-Qahouq, L. Huang, and I. Batarseh, ―Adaptive Variable Switching 
Frequency Digital Controller Algorithm to Optimize Efficiency‖, IEEE International 
Symposium on Circuits and Systems, pp.781-784, May. 2007. 
[16] X. Zhou, M. Donati, L. Amoroso, and F. C. Lee, "Improved light-load efficiency for 
synchronous rectifier voltage regulator module", IEEE Trans. on Power Electron., vol. 15, no. 
5, pp.826-834, Sep., 2000. 
[17] B. Sahu, G. A. Rincón-Mora, ―An accurate, low-voltage, CMOS switching power supply with 
adaptive on-time pulse-frequency modulation (PFM) Control‖, IEEE Trans. Circuits Syst. I, 
vol. 54,  no.2, pp.312-321, Feb., 2007. 
[18] H. W. Huang, K. H. Chen, and S. Y. Kuo, ―Dithering skip modulation, width and dead time 
controllers in highly efficient DC-DC converters for system-On-chip applications‖, IEEE J. 
Solid-State Circuits, vol. 42, no. 11, pp.2451- 2465, Nov., 2007. 
[19] P. Sandri, M. R. Borghi, and L. Rigazio, ―DC-to-DC converter functioning in a 
pulse-skipping mode with low power consumption and PWM inhibit,‖ U.S. Patent 5,745,352, 
Apr., 28, 1998.  
[20] S. R. Norsworthy, R. Schreier, and G. C. Temes, Delta-Sigma Data Converters: Theory, 
Design and Simulation. New York: IEEE Press, 1997, ch. 4. 
[21] T. H. Kuo, C. C. Yang, K. D. Chen and W. C. Wang, ‖Design Method for High-Order 
Sigma-Delta Modulator Stablized by Departure Angles Designed to Keep Root Loci in Unit 
Circle,‖ IEEE Trans. Circuits Syst. II, Vol. 53, No. 10, pp. 1083-1087, Oct. 2006.  
[22] T. H. Kuo, J. M. Liu, C. C. Yang and L. P. Chu," Delta-Sigma Modulator with Root-Loci 
inside Unit Circle and Its Application to Digital Class-D Audio Amplifiers, " will be 
submitted to IEEE Transactions on Circuits and Systems I  
[23] T. H. Kuo, J. M. Liu, and C. C. Yang, "A 100 W Digital Class-D Audio Amplifier in 
Single-Chip Design, " will be submitted to IEEE Journal of Solid-State Circuits 
[24] S. H. Lewis and P. R. Gray, ―A pipelined 5-Msample/s 9-bit analog-to-digital converter,‖ 
IEEE J. Solid-State Circuits, vol. SC-22, no. 6, pp. 954–961, Dec. 1987.  
[25] C. H. Kuo, T. H. Fan, T. H. Kuo, "A 12-bit Cyclic ADC with Random Feedback Capacitor 
Interchanging Technique," Proc. IEEE International SoC Design Conference, pp. 508-511, 
Nov. 2009. 
[26] C. H. Kuo, T. H. Fan, and T. H. Kuo, "Leading-Subcycles Capacitor Error-Averaging Scheme 
for Cyclic ADCs," IEEE Trans.Instrum. Meas, to be published.  
[27] X. Zhou, T. G. Wang and F. C. Lee, ―Optimizing Design for Low Voltage DC-DC 
Converters‖, IEEE Applied Power Electronics Conference, 1997. 
[28] R. B. Ridley, ‖A new, continuous-time model for current-mode control‖, IEEE Trans. on 
Power Electron., vol. 6., no. 2, pp.271-280, April, 1991. 
57 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用
價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否
適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
  達成目標 
□  未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：已發表 未發表之文稿 撰寫中 □無 
專利：□已獲得 □申請中 無 
技轉：□已技轉 □洽談中 無 
其他：（以 100 字為限） 
 
本計畫研究成果在學術發表及晶片設計獎項之整理如下： 
(1) 期刊論文 
IEEE Trans. on Circuits and Systems-II 之 brief paper 已發表一篇。 
IEEE Trans. on Instrumentation & Measurement 之 full paper 審查通過將發表一篇。 
IEEE Trans. on Power Electronics 之 full paper 一篇審查委員建議發表。 
IEEE Trans. on Circuits and Systems-I 之 full paper 將投稿一篇。 
IEEE Journal of Solid-State Circuits 之 full paper 將投稿一篇。 
(2) 研討會論文 
IEEE International SoC Design Conference 已發表一篇。 
IEEE Asia Pacific Conference on Circuit and System 已發表一篇。 
(3) 獲得獎項 
第八屆旺宏金矽獎應用組優勝 
第九屆旺宏金矽獎設計組優勝 
第十屆旺宏金矽獎設計組評審團銅獎 
2010 國家晶片系統設計中心優良晶片遴選之晶片製作佳作設計奬 
 
59 
國科會補助計畫衍生研發成果推廣資料表 
日期：99 年 10 月 29 日 
國科會補助計畫 
計畫名稱：高解析高傳真 D 類音訊放大器之積體電路設計 
計畫主持人：郭泰豪 教授         
計畫編號：NSC 96-2628-E-006-253-MY3  領域：微電子學門 
研發成果名稱 
（中文）具效率最佳化頻率控制及可重新組態補償之電流模式直
流至直流降壓轉換器 
（英文）A Current-Mode DC-DC Buck Converter with Efficiency- 
Optimized Frequency Control and Reconfigurable Compensation 
成果歸屬機構 
下放成果(研發成果
歸屬計畫執行機構) 
發明人 
(創作人) 
劉家銘 
郭泰豪 
技術說明 
（中文）一般直流至直流轉換器常需要大輸入電壓及輸出電流範
圍。在如此大的電壓電流範圍下，轉換器的效率可以利用所提出
的效率最佳化頻率控制方法加以最佳化。該最佳化效率之切換頻
率可由一個低複雜度且低功耗的頻率產生器所產生。另外，一個
可重新組態之補償器也被發展來改善負載調節率及暫態響應。將
前述所提出的改善方式，以 0.35um 3.3V CMOS 製程實現於一個電
流模式直流至直流降壓轉換器中，輕重載功率可分別被節省 16mW
及 15mW，效率可分別提高 17%及 1%。負載調節率及暫態響應可
被改善 36mV 及 20us。與其它轉換器相比，所實現的轉換器達成
較高的 96.3%效率且使用了較小的 0.97mm2 面積。 
(英文) Large input voltage range and wide output current range are 
usually needed for DC-DC converters. For these input and output 
conditions, the converter’s efficiency can be maximized by a proposed 
method, Efficiency-Optimized switching-Frequency (EOF) control. 
The optimal switching frequency for maximizing the efficiency is 
generated by the low-complexity and low-power EOF generator. A 
reconfigurable compensator is developed for improving the load 
regulation and the transient response. With the above proposed 
methods, a monolithic current-mode DC-DC buck converter is 
implemented in a 0.35um 3.3V CMOS process. The measured 
power-loss reductions and efficiency improvements achieve 16mW 
and 15mW, and 17% and 1%, both in light and heavy loads, 
respectively. The load regulation and the transient recovery time are 
improved by 36mV and 20us, respectively. Compared with other 
published converters in 0.35um CMOS process, the implemented 
converter achieves a higher efficiency of 96.3% and smaller chip area 
of 0.97mm
2
. 
產業別 
 
專業、科學及技術服務業 
61 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                 日期：99 年 10 月 29 日 
                                 
 
 
 
計畫編
號 
NSC96－2628－E－006－253－MY3 
計畫名
稱 
高解析高傳真 D 類音訊放大器之積體電路設計 
出國人
員姓名 
劉家銘 
服務機構
及職稱 
國立成功大學電機工程研究
所 
博士班研究生 
會議時
間 
97 年 11 月 30 日
至 
97 年 12 月 03 日 
會議地點 
澳門 
會議名
稱 
(中文) 國際電機電子工程師學會之 2008 亞太地區電路與系統研
討會 
(英文) IEEE Asia Pacific Conference on Circuits and Systems 2008 
發表論
文題目 
(中文)以類比可變頻率控制器最佳化直流至直流轉換器之效率 
(英文) Optimizing the Efficiency of DC-DC Converters with an 
Analog Variable-Frequency Controller 
63 
2. 進行被接受論文之英文口頭發表與現場針對提問回答 
論文被接受後，作者必頇參加口頭報告對來自於世界各地的參加者，進行演說。並且回答
聽眾與議程委員的問題。以英文口頭演說並且回答問題，對於一個博士班學生的訓練，是重要
且必頇的。在報告前應多加練習以使口頭報告的過程平順，對聽眾的口頭提問，也應給予適當
的回應。遇英文口音較難瞭解之發問者，可請主席幫忙解釋其問題內容，也可讓在場的其他人
較瞭解其發問之問題為何。 
   3. 蒐集會議議程資料 
   攜回資料包括會議論文集及其他相關資料，可做為研究資料之參考，因研討會論文多半為
較新穎即時的創意構想，雖然可能有組織架構或發表之品質較不嚴謹之論文參雜其中，但其初
步構想也許能觸發對所研究之主題之其它靈感與構想，不應放棄此機會。 
   4. 參與部分被選為海報展覽之論文，並與論文作者現場討論 
   部分被選為 poster 之論文作者會至展覽現場張貼海報，有興趣的人可以自行前往參觀。由
於此一形式較為自由，且論文作者就在海報旁，可以直接對有興趣的論文提問並討論，更可以
進行較為詳細的討論。 
 
五、攜回資料名稱及內容 
攜回資料：包括會議論文集光碟及其他相關資料 
六、其他 
    詳細會議議程如下： 
 
國科會補助計畫衍生研發成果推廣資料表
日期 2010年10月29日
國科會補助計畫
研發成果名稱
發明人
(創作人)
技術說明
技術移轉可行性及
預期效益
技術/產品應用範圍
產業別
計畫名稱:
計畫主持人:
計畫編號: 學門領域:
(中文)
(英文)
成果歸屬機構
(中文)
(英文)
高解析高傳真D類音訊放大器之積體電路設計
郭泰豪
96 -2628-E -006 -253 - 積體電路及系統設計
具效率最佳化頻率控制及可重新組態補償之電流模式直流至直流降壓轉換器
A Current-Mode DC-DC Buck Converter with Efficiency- Optimized
Frequency Control and Reconfigurable Compensation
國立成功大學 郭泰豪,劉家銘
一般直流至直流轉換器常需要大輸入電壓及輸出電流範圍。在如此大的電壓電
流範圍下，轉換器的效率可以利用所提出的效率最佳化頻率控制方法加以最佳
化。該最佳化效率之切換頻率可由一個低複雜度且低功耗的頻率產生器所產生
。另外，一個可重新組態之補償器也被發展來改善負載調節率及暫態響應。將
前述所提出的改善方式，以0.35um 3.3V CMOS製程實現於一個電流模式直流至
直流降壓轉換器中，輕重載功率可分別被節省16mW及 15mW，效率可分別提高
17%及1%。負載調節率及暫態響應可被改善36mV及20us。與其它轉換器相比，所
實現的轉換器達成較高的96.3%效率且使用了較小的0.97mm2面積。
Large input voltage range and wide output current range are usually
needed for DC-DC converters. For these input and output conditions,
the converter’s efficiency can be maximized by a proposed method,
Efficiency-Optimized switching-Frequency (EOF) control. The optimal
switching frequency for  maximizing the efficiency is generated by
the low-complexity and low-power EOF generator. A reconfigurable
compensator is developed for improving the load regulation and the
transient response.
其他專業、科學及技術服務業
可攜式電子裝置及多媒體產品，如：手機、PDA、手提音響、電子書…等。
本技術應用於電源管理上，與D類放大器同樣具高功率效率之優點，在市場上普遍以
節能為風潮的設計中具有優勢。此外，該技術適用於直流與直流轉換器，市場需求量
極大，在商業應用上亦具競爭力。
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫研究成果在學術發表及晶片設計獎項之整理如下： 
(1) 期刊論文 
IEEE Trans. on Circuits and Systems-II 之 brief paper 已發表一篇。 
IEEE Trans. on Instrumentation &amp； Measurement 之 full paper 審查通
過將發表一篇。 
IEEE Trans. on Power Electronics 之 full paper 一篇審查委員建議發表。
IEEE Trans. on Circuits and Systems-I 之 full paper 將投稿一篇。 
IEEE Journal of Solid-State Circuits 之 full paper 將投稿一篇。 
(2) 研討會論文 
IEEE International SoC Design Conference 已發表一篇。 
IEEE Asia Pacific Conference on Circuit and System 已發表一篇。 
(3) 獲得獎項 
第八屆旺宏金矽獎應用組優勝 
第九屆旺宏金矽獎設計組優勝 
第十屆旺宏金矽獎設計組評審團銅獎 
2010 國家晶片系統設計中心優良晶片遴選之晶片製作佳作設計奬 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
本計畫研究成果在學術發表及獲獎： 
(1)IEEE 期刊 
TCAS-II 已發表 1篇 
TIM 審查通過將發表 1篇 
PE 審查建議發表 1篇 
TCAS-I, JSSC 將各投稿 1篇 
(2)獲獎 
旺宏金矽獎： 
第八屆應用組優勝 
第九屆設計組優勝 
第十屆設計組銅獎 
晶片中心優良晶片遴選佳作 
