headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
世界半導体市場、2029年に1兆米ドル規模へ　製造装置も成長継続（EE Times Japan）,https://news.yahoo.co.jp/articles/7ae85414da0fbf57b3f872a6cf8557f004253f98,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251218-00000069-it_eetimes-000-1-view.jpg?exp=10800,2025-12-18T17:45:45+09:00,2025-12-18T17:45:45+09:00,EE Times Japan,it_eetimes,EE Times Japan,1755,"（写真：EE Times Japan）
SEMIジャパンは2025年12月16日、同年12月17～19日にかけて開催される「SEMICON Japan 2025」（東京ビッグサイト）の記者会見を実施した。その際、SEMIのマーケットインテリジェンスチームのシニアディレクターを務めるClark Tseng氏が、半導体の市況について説明した。
左＝世界半導体市場の成長予測、右＝半導体製造装置への投資におけるAI、HPC関連の割合予測　出所：SEMIジャパン
世界半導体市場は2029年に1兆米ドルを超える
Tseng氏によると、世界の半導体市場は2030年にかけて年平均成長率（CAGR）8％で成長し、2029年には市場規模が1兆米ドルを超える見込みだという。特に成長をけん引するのがAIで、AI関連の半導体はCAGR 16％で成長し、2030年に市場の半分を占めると予測。半導体製造装置の領域でも、AIや高性能コンピューティング（HPC）関連への投資が拡大傾向にあり、2030年には全体の57％を占めると予測した。

　2025年10月時点での、世界の半導体製造装置の年間出荷額は、前年比15.7％増の1080億米ドルだった。中でも台湾は同108％増、韓国は同25％増と躍進した。AI向け半導体、特にGPUと高帯域幅メモリ（HBM）の好調を受けての結果だという。

　日本は前年比27％増で健全な成長を遂げていて、中国は同4％減とマイナスながら、SEMIの予測よりも良い結果だと説明。一方、北米は同17％減、欧州は同44％減と大幅なマイナスになった。いくつかのプロジェクトが先送りになったことや、車載分野、産業分野の回復が遅れていることが原因だとする。
25年の半導体製造装置市場は1330億米ドルに
続いて、世界半導体製造装置の2025年末市場予測を発表した。2025年の売上高は前年比13.7％増の1330億米ドルに達し、過去最高を記録する見込みだという。今後も継続的に成長し、2026年には前年比9％増の1450億米ドル、2027年には同7％増の1560億米ドルに達すると予測する。

　セグメントごとに見ると、ウエハープロセス処理装置、ファブ処理装置、マスク／レクチル製造装置を含むウエハーファブ装置領域が、前年比11％増の1157億米ドルに達すると予測。AI需要によるDRAMやHBMへの投資が予想以上に活発化していることや、中国の継続的な生産能力拡大が反映されたものだとしている。今後は、デバイスメーカーによる先端ロジック、メモリ技術への支出増加に伴い、2027年には1352億米ドルに達する見込みだとする。

　後工程装置領域の2025年売上高は、半導体テスト装置が前年比48.1％増の112億米ドル、組み立て、パッケージング（A＆P）装置は同19.6％増の64億米ドルに達すると予測。AIやHBM、先端パッケージングなどが成長ドライバーになり、継続的に成長する見込みだという。
日本の前工程投資は180億米ドル規模に成長予測
日本国内における前工程への投資は、2026年から2030年にかけて大きく伸び、180億米ドル規模になると予測。特にロジック関連が全体の50％程度を占めるまで成長する見込みだという。

　NANDフラッシュは全体の25％程度で変わらず推移し、DRAMも回復が見込まれるとする。一方、アナログやパワー半導体は、中国との競争や、パワー半導体における300mmウエハーへの移行などの影響を受け、投資の割合が減少すると予測した。
メモリは2030年ごろまで好調なスーパーサイクルに突入
昨今のメモリ不足について、Tseng氏は「AIサーバに多くのHBMが供給されることで、コンシューマー向けメモリや、スタンダードなDRAMの供給に影響が及んでいる。現在の逼迫した状況は、2026年になっても続くだろう」と語る。

　「通常、DRAMやNANDフラッシュは4年ごとに好調、不調を繰り返すようなサイクルだった。しかしAIによる需要増で、好調が続くスーパーサイクルに入ったと見ている。2030年ごろまでこの勢いが続くのではないだろうか」（Tseng氏）
EE Times Japan",[],[]
EUV露光に対応する300mmウエハー塗布／現像装置、TEL（EE Times Japan）,https://news.yahoo.co.jp/articles/9c3f838e28c8a6411f005c86e8d92a41b27a112e,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251218-00000068-it_eetimes-000-1-view.jpg?exp=10800,2025-12-18T17:45:02+09:00,2025-12-18T17:45:02+09:00,EE Times Japan,it_eetimes,EE Times Japan,522,"（写真：EE Times Japan）
生産性と環境性能はこれまでより25％以上も向上

　東京エレクトロン（TEL）は2025年12月、極端紫外線（EUV）や深紫外線（DUV）を用いた露光プロセスに対応できる300mmウエハー塗布／現像装置「CLEAN TRACK LITHIUS Pro DICE」を発売すると発表した。
LITHIUS Pro DICEの外観　出所：TEL
TELはこれまで、塗布／現像装置として「LITHIUS Pro Z」を10年以上も提供してきた。そして今回、EUV露光による極微細なパターニングにも対応できる新製品を投入することにした。新製品は、高度な欠陥制御技術を備えている。これにより、レジスト塗布が起因となって生じる欠陥を従来の半分以下に低減でき、コスト削減も可能にした。

　また、塗布／現像プロセスを高速化するとともに、クリーンルーム内のフットプリント効率を最大化した。この結果、生産性と環境性能をこれまでより25％以上も向上させた。装置のデータ収集能力や情報処理システムの性能も高めた。これらの機能強化によって、装置の稼働率やエンジニアの作業効率をさらに改善できるという。
EE Times Japan",[],[]
最大400mm角のパッケージを切断できるダイシングソー、ディスコ（EE Times Japan）,https://news.yahoo.co.jp/articles/579650c7fcd9711bda039daa8bd1039429c22a1f,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251218-00000067-it_eetimes-000-1-view.jpg?exp=10800,2025-12-18T17:44:22+09:00,2025-12-18T17:44:22+09:00,EE Times Japan,it_eetimes,EE Times Japan,524,"（写真：EE Times Japan）
樹脂基板やガラス基板、リードフレームなど幅広い素材に対応

　ディスコは2025年12月、最大400mm角のパッケージを切断できるフルオートダイシングソー「DFD6080」を開発し、2026年下期から販売を始めると発表した。
DFD6080の外観 出所：ディスコ
ディスコは2016年から、形状が720×610mmという大型のPLP（Panel Level Package）に対応したダイシングソー「DFD6310」を出荷してきた。今回は、400mm角のワークサイズに対応できる装置を開発した。

　DFD6080は、複数のストリップ基板を1枚のフレームに貼り付けて切断することで、生産性の向上とコスト削減が可能になる。しかも、樹脂基板やガラス基板、リードフレームなど、幅広い素材や複合素材の切断が行える。

　また、出力が1.8kWのスピンドルや、加工中のドレッシングが可能なサブチャックテーブルなどを標準搭載した。ハブブレードは80枚以上、ハブレスブレードは200枚以上をストックできる。採用したブレードストッカーはワンタッチでブレードの供給／回収が可能な構造となっている。
EE Times Japan",[],[]
ASRAとimec、車載用チップレットの仕様策定で連携（EE Times Japan）,https://news.yahoo.co.jp/articles/0e1f675fc54b61376f6da2bdd2e5fa5a3a8178ef,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251218-00000066-it_eetimes-000-1-view.jpg?exp=10800,2025-12-18T17:43:50+09:00,2025-12-18T17:43:50+09:00,EE Times Japan,it_eetimes,EE Times Japan,570,"（写真：EE Times Japan）
業界標準化で自動車用チップレットのエコシステム実現へ

　自動車用先端SoC技術研究組合（ASRA）は2025年12月、ベルギーのimecと戦略的連携に合意したと発表した。合意に基づき2026年半ばまでに、自動車向けチップレットのアーキテクチャについて共通仕様を共同で策定し、その内容を公開する予定だ。

　ASRAは、チップレット技術を適用した高性能な自動車用SoC（System on Chip）の研究開発を目的に、2023年12月に設立された。トヨタ自動車や日産自動車、本田技研工業などの自動車メーカー、デンソー、Astemoなどの電装部品メーカー、ルネサス エレクトロニクスやソシオネクストといった半導体関連企業らが組合員となっている。

　ASRAは今後、imecが設立したアライアンス組織である「自動車向けチップレットプログラム（ACP）」を通じて必要な調査を行い、アーキテクチャの共通仕様を策定していく。

　ASRAの専務理事を務める川原伸章氏は「今回の協業はimecのACPパートナーとASRAメンバーのいずれにも利益をもたらし、将来の業界標準化を支援するものだ。将来的に自動車用チップレットのエコシステム実現につながると確信している」とコメントした。
EE Times Japan",[],[]
排熱をAIの計算資源として利活用する新技術、京都大と京セラ（EE Times Japan）,https://news.yahoo.co.jp/articles/d6b64a64d827fbd072e03894723e92df7f7680d8,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251218-00000065-it_eetimes-000-1-view.jpg?exp=10800,2025-12-18T17:43:30+09:00,2025-12-18T17:43:30+09:00,EE Times Japan,it_eetimes,EE Times Japan,637,"（写真：EE Times Japan）
セラミックデバイスを用い排熱のムダとAI計算のエネルギーロスを解消

　京都大学工学研究科の廣谷潤教授と京セラは2025年12月、排熱をAIの計算資源に変換して利活用する「リザバーコンピューティング」技術の実証に成功したと発表した。この技術を活用すれば「排熱のムダ」と「AI計算のエネルギーロス」という課題を解決できる可能性があるという。
セラミックデバイスの外観　出所：京都大学、京セラ
開発したのは両者が「サーマルリザバーコンピューティング（TRC）」と呼ぶ技術。拡散する熱を時系列データとして利用すれば、これまで無駄になっていた熱をAIの計算資源に変えることができる。これによって、さまざまなモノの状態判定を現場で迅速に行えるという。それに加え、エッジAI処理にTRC技術を用い、データ量を10分の1～100分の1に削減できれば、通信に必要な電力やデータ伝送の遅延を抑えることが可能となる。

　今回の研究では、京都大学が熱伝導シミュレーション（有限要素解析）とリザバーコンピューティングの性能予測を行い、セラミックデバイスを用いたTRCの基本設計を担当。実証実験には、京セラが試作したセラミックデバイスを用いた。この結果、リザバーコンピューティングとして機能することを確認した。

　京都大学と京セラは今後、開発した技術をベースに実証実験（PoC）やニーズ探索を進めることで、早期実用化を目指す。
EE Times Japan",[],[]
AIで半導体設計時間を半減　Rapidusの2nm向け支援ツール（EE Times Japan）,https://news.yahoo.co.jp/articles/51f27e8ff35789c2e1d155ff181025d21854ae80,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20251218-00000064-it_eetimes-000-1-view.jpg?exp=10800,2025-12-18T17:42:58+09:00,2025-12-18T17:42:58+09:00,EE Times Japan,it_eetimes,EE Times Japan,1295,"（写真：EE Times Japan）
Rapidusは2025年12月17日、「SEMICON Japan」（東京ビッグサイト）でメディア向けのブリーフィングを開催し、半導体設計支援ツール群「Raads」を発表した。2026年度から順次提供を開始する。
Raads
Rapidusは、半導体の設計支援から前工程、後工程までを一貫して手掛ける「RUMS（Rapid and Unified Manufacturing Service）」構想を掲げている。その一環として、複雑化する先端半導体の設計ハードルを下げるべく、AIを活用した設計支援ツール「Raads（Rapidus AI-Assisted Design Solution）」を開発してきた。

　AIの性能が向上し、簡単な論理設計もできるようになってきたことから、Raadsを「Rapidus AI-Agentic Design Solution」へとレベルアップさせ、Rapidusの半導体開発製造拠点「IIM-1」（北海道千歳市）での2nm製造プロセス向けの設計支援ツールとして具現化した。全6個のツールを提供予定で、全て活用すれば、設計期間を50％短縮し、設計コストを30％削減できるとする。

　Rapidusの最高技術責任者（CTO）を務める石丸一成氏は「Rapidusは設立以来、他ファウンドリーとの差別化の手段として、スピードをターゲットの1つにしている。今回のRaadsなどを活用して、世界最短のTAT（Turn Around Time）を目指す」としている。
LLMベースのEDAやデバッグツールを展開
ブリーフィングでは一部ツールの紹介も実施。「Raads Generator」は大規模言語モデル（LLM）ベースのEDAツールで、自然言語で半導体の仕様を入力すると、Rapidusの2nm製造プロセスに最適化されたRTL（Register Transfer Level）設計データを出力する。

　「Raads Predicor」はデバッグや物理設計、配置配線の最適化が可能なツール。通常の半導体設計では、論理設計者と物理設計者が細かくやりとりし、事前に予想される物理的な課題を解決した状態で物理設計に移行する。本ツールを使えば、論理設計者だけで物理課題を解決できるため、より早く物理設計に移行できるという。

　このほか、LLMで設計者をアシストする「Raads Navigator」「Raads Indicator」、機械学習（ML）、AIを活用した階層レイアウト設計ツール「Raads Manager」、ML、AIでPPA（Power Performance Area）を最適化するためのパラメータを導出できる「Raads Optimizer」のリリースを予定する。

　Raads Generator、Raads Predicorの2個はオープンソースで、Rapidusでの2nm製造を検討する顧客には無償提供を予定。他ツールはライセンス品として、有償で提供予定だという。
EE Times Japan",[],[]
