--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 1 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 2 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 3 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 4 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 5 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 6 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 7 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 100 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 101 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 102 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 103 --projected_kernel 0 --align_kernel 1 --new_architecture 1
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 0
--num_wires 5 --num_layers 8 --lr 0.2 --batch_size 5 --optim_iter 3000 --prune_after 2 --acc_test_every 100 --gamma 1 --seed 104 --projected_kernel 0 --align_kernel 1 --new_architecture 1
