<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:10.2910</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0034219</applicationNumber><claimCount>33</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2023.09.26</openDate><openNumber>10-2023-0136442</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 기술은 반도체 장치 및 이의 제조 방법에 관한 것으로, 반도체 장치는 교대로 적층된 도전막들 및 절연막들을 포함하는 게이트 구조물; 상기 게이트 구조물을 관통하고, 제1 방향으로 배열된 적어도 하나의 채널 구조; 상기 제1 방향으로 확장되고, 상기 적어도 하나 이상의 채널 구조를 관통하는 제1 컷팅 구조; 상기 채널 구조들의 상부면과 접하며 상기 채널 구조들의 상부면의 임계치수보다 큰 임계치수를 갖는 콘택 패드; 및 상기 콘택 패드를 관통하여 상기 제1 컷팅 구조 상부면과 접하는 제2 컷팅 구조를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 교대로 적층된 도전막들 및 절연막들을 포함하는 게이트 구조물;상기 게이트 구조물을 관통하고, 제1 방향으로 배열된 적어도 하나 이상의 채널 구조;상기 제1 방향으로 확장되고, 상기 적어도 하나 이상의 채널 구조를 관통하는 제1 컷팅 구조;상기 적어도 하나 이상의 채널 구조의 상부면과 접하며 상기 적어도 하나 이상의 채널 구조의 상부면의 임계치수보다 큰 임계치수를 갖는 콘택 패드; 및상기 콘택 패드를 관통하여 상기 제1 컷팅 구조 상부면과 접하는 제2 컷팅 구조를 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제2 컷팅 구조는 상기 제1 컷팅 구조 상부면의 임계치수보다 작은 임계치수를 가지는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제2 컷팅 구조는 상기 제1 방향으로 확장되어 상기 적어도 하나 이상의 상기 채널 구조를 관통하는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 적어도 하나 이상의 채널 구조 각각은 상기 제1 컷팅 구조에 의해 상호 분리된 제1 채널 구조 및 제2 채널 구조를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 콘택 패드는 상기 제2 컷팅 구조에 의해 상호 분리된 제1 콘택 패드 및 제2 콘택 패드를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제1 콘택 패드는 상기 제1 채널 구조의 상부면과 접하고 상기 제2 콘택 패드는 상기 제2 채널 구조의 상부면과 접하며,상기 제1 콘택 패드의 임계치수는 상기 제1 채널 구조 상부면의 임계치수보다 크고 상기 제2 콘택 패드의 임계치수는 상기 제2 채널 구조 상부면의 임계치수보다 큰 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 콘택 패드와 연결되는 콘택 플러그; 및상기 콘택 플러그와 연결되는 비트라인을 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 게이트 구조물을 관통하고, 상기 제1 방향과 교차된 제2 방향으로 확장된 제1 슬릿 구조를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제1 슬릿 구조 또는 상기 제1 컷팅 구조에 비해 얕은 깊이로 상기 게이트 구조물을 관통하고, 상기 제2 방향으로 확장된 제2 슬릿 구조를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 8 항에 있어서,상기 제1 슬릿 구조 또는 상기 제1 컷팅 구조에 비해 얕은 깊이로 상기 게이트 구조물 및 상기 제1 컷팅 구조를 관통하고, 상기 제2 방향으로 확장된 제2 슬릿 구조를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 교대로 적층된 도전막들 및 절연막들을 포함하는 게이트 구조물;상기 게이트 구조물을 관통하는 필라 구조;상기 필라 구조를 관통하고, 상기 필라 구조를 제1 필라 구조 및 제2 필라 구조로 분리시키는 제1 컷팅 구조;상기 제1 필라 구조의 상부면과 접하며, 상기 제1 필라 구조의 상부면보다 큰 임계치수를 가지는 제1 콘택 패드;상기 제2 필라 구조의 상부면과 접하며, 상기 제1 필라 구조의 상부면보다 큰 임계치수를 가지는 제2 콘택 패드;상기 제1 콘택 패드와 상기 제2 콘택 패드 사이에 배치되어 상기 제1 콘택 패드와 상기 제2 콘택 패드를 분리시키는 제2 컷팅 구조를 포함하며,상기 제2 컷팅 구조는 상기 제1 컷팅 구조 상부에 배치되며, 상기 제2 컷팅 구조의 임계치수는 상기 제1 컷팅 구조의 임계치수보다 작은 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 게이트 구조물을 관통하고, 상기 제1 컷팅 구조와 교차된 방향으로 확장된 제1 슬릿 구조;상기 제1 슬릿 구조와 교차된 방향으로 확장되고, 상기 제1 콘택 패드와 연결된 제1 인터커넥션 라인; 및상기 제1 슬릿 구조와 교차된 방향으로 확장되고, 상기 제2 콘택 패드와 연결된 제2 인터커넥션 라인을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 11 항에 있어서,상기 게이트 구조물 상부에 형성된 층간 절연막을 더 포함하며,상기 제1 콘택 패드 및 상기 제2 콘택 패드는 상기 층간 절연막을 관통하여 배치되는 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 적층물을 형성하는 단계;상기 적층물을 관통하고, 제1 방향으로 배열된 적어도 하나 이상의 채널 구조를 형성하는 단계;상기 적어도 하나 이상의 채널 구조를 관통하고, 상기 제1 방향으로 확장된 제1 컷팅 구조를 형성하는 단계;상기 적층물 상에 층간 절연막을 형성하고, 상기 층간 절연막을 식각하여 상기 적어도 하나 이상의 채널 구조의 상부면이 노출되는 개구부를 형성하는 단계; 및상기 개구부를 도전물질로 채워 도전 패턴을 형성하고, 상기 제1 컷팅 구조 상부의 상기 도전 패턴을 관통하여 상기 도전 패턴을 제1 콘택 패드 및 제2 콘택 패드로 분리하는 제2 컷팅 구조를 형성하는 단계를 포함하는 반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 도전 패턴은 상기 적어도 하나 이상의 채널 구조의 상부면 임계치수보다 큰 임계치수를 가지는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서,상기 제2 컷팅 구조의 임계치수는 상기 제1 컷팅 구조의 임계치수보다 작은 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제 14 항에 있어서,상기 제1 컷팅 구조를 형성한 후, 상기 적층물을 관통하고, 상기 제1 방향과 교차된 제2 방향으로 확장된 제1 슬릿 구조를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제1 슬릿 구조를 형성하는 단계는,교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하는 상기 적층물을 관통하고, 상기 제2 방향으로 확장된 제1 슬릿을 형성하는 단계;상기 제1 슬릿을 통해 상기 제1 물질막들을 제3 물질막들로 대체하는 단계; 및상기 제1 슬릿 내에 상기 제1 슬릿 구조를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서,상기 제1 슬릿 구조에 비해 얕은 깊이로 상기 적층물을 관통하고, 상기 제2 방향으로 확장된 제2 슬릿 구조를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제 18 항에 있어서,상기 제1 슬릿 구조에 비해 얕은 깊이로 상기 적층물 및 상기 제1 컷팅 구조를 관통하고, 상기 제2 방향으로 확장된 제2 슬릿 구조를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제 14 항에 있어서,상기 제1 컷팅 구조를 형성하는 단계는,상기 적어도 하나 이상의 채널 구조가 제1 채널 구조 및 제2 채널 구조로 분리되도록, 상기 하나 이상의 채널 구조를 식각하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서,상기 제1 채널 구조의 상부면은 상기 제1 콘택 패드와 접하고 상기 제2 채널 구조의 상부면은 상기 제2 콘택 패드와 접하며,상기 제1 채널 구조의 상부면은 상기 제1 콘택 패드보다 작은 임계치수를 가지고 상기 제2 채널 구조의 상부면은 상기 제2 콘택 패드보다 작은 임계치수를 가지는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제 14 항에 있어서,상기 제1 방향으로 확장되고 상기 제1 콘택 패드와 연결된 제1 비트 라인을 형성하는 단계; 및상기 제1 방향으로 확장되고 상기 제2 콘택 패드와 연결된 제2 비트 라인을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제 14 항에 있어서,상기 제2 컷팅 구조를 형성하는 단계는,상기 도전 패턴을 가로지르는 트렌치를 형성하는 단계; 및상기 트렌치를 절연물질로 매립하여 상기 제2 컷팅 구조를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>25. 적층물을 형성하는 단계;상기 적층물을 관통하고, 제1 방향으로 배열된 채널 구조들을 형성하는 단계;상기 채널 구조들을 연속으로 관통하고, 상기 제1 방향으로 확장된 제1 컷팅 구조를 형성하는 단계;상기 적층물 상에 층간 절연막을 형성하고, 상기 층간 절연막을 식각하여 상기 채널 구조들의 상부면이 노출되는 개구부들을 형성하는 단계;상기 개구부들을 희생 패턴들로 채우고, 상기 제1 컷팅 구조와 중첩되는 상기 희생 패턴들 상부에 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 이용한 식각 공정을 수행하여 상기 개구부들 내의 상기 희생 패턴들을 식각하여 상기 채널 구조들을 노출시키는 단계;상기 희생 패턴들이 식각된 공간에 상기 노출된 채널 구조들의 상부면과 접하는 콘택 패드들을 형성하는 단계; 및상기 마스크 패턴 및 상기 마스크 패턴 하부에 잔류하는 상기 희생 패턴들을 제거하고, 상기 희생 패턴들이 제거된 공간에 제2 컷팅 구조를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>26. 제 25 항에 있어서,상기 콘택 패드들은 상기 채널 구조들의 상부면 임계치수보다 큰 임계치수를 가지는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>27. 제 25 항에 있어서,상기 제2 컷팅 구조의 임계치수는 상기 제1 컷팅 구조의 임계치수보다 작은 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>28. 제 25 항에 있어서,상기 제1 컷팅 구조를 형성한 후, 상기 적층물을 관통하고, 상기 제1 방향과 교차된 제2 방향으로 확장된 제1 슬릿 구조를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>29. 제 28 항에 있어서,상기 제1 슬릿 구조를 형성하는 단계는,교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하는 상기 적층물을 관통하고, 상기 제2 방향으로 확장된 제1 슬릿을 형성하는 단계;상기 제1 슬릿을 통해 상기 제1 물질막들을 제3 물질막들로 대체하는 단계; 및상기 제1 슬릿 내에 상기 제1 슬릿 구조를 형성하는 단계를 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>30. 제 29 항에 있어서,상기 제1 슬릿 구조에 비해 얕은 깊이로 상기 적층물을 관통하고, 상기 제2 방향으로 확장된 제2 슬릿 구조를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>31. 제 29 항에 있어서,상기 제1 슬릿 구조에 비해 얕은 깊이로 상기 적층물 및 상기 제1 컷팅 구조를 관통하고, 상기 제2 방향으로 확장된 제2 슬릿 구조를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>32. 제 25 항에 있어서,상기 제1 컷팅 구조를 형성하는 단계는,상기 채널 구조들 각각이 제1 채널 구조 및 제2 채널 구조로 분리되도록, 상기 채널 구조들을 식각하는 반도체 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>33. 제 32 항에 있어서,상기 제1 채널 구조의 상부면은 상기 제1 콘택 패드와 접하고 상기 제2 채널 구조의 상부면은 상기 제2 콘택 패드와 접하며,상기 제1 채널 구조의 상부면은 상기 제1 콘택 패드보다 작은 임계치수를 가지고 상기 제2 채널 구조의 상부면은 상기 제2 콘택 패드보다 작은 임계치수를 가지는 반도체 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Won Geun CHOI</engName><name>최원근</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Jung Shik JANG</engName><name>장정식</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 사평대로 ***, *층 (반포동)</address><code>920161000615</code><country>대한민국</country><engName>Jipyong Intellectual Property Law Firm</engName><name>특허법인지평</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.03.18</receiptDate><receiptNumber>1-1-2022-0296539-57</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.17</receiptDate><receiptNumber>1-1-2025-0298317-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.04.16</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>9-6-2025-0162496-57</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.28</receiptDate><receiptNumber>9-5-2025-0825385-37</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2025.09.11</receiptDate><receiptNumber>1-1-2025-1043625-57</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName> </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>1-1-2025-1107787-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>1-1-2025-1107786-78</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220034219.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933e74a151be1bea58f4c6b65f1d0fba4d6a1774fe4a8a1f28376ec51335a1f04ad94bad0bd2f9b81bc1706705c6f5ce839dfa2797dd170b18</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc52c5a878f1b3e0eee737e990df58982becba02e4fa52f3ebf490686d2f07b4edab81dc488eb241974eb20221f6e9fa9238e93e1fe3ae7eb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>