Using TTSIM_TENSIX_DUMP to Dump Tensix States While Debugging Kernels
=====================================================================
This example demonstrates how to use the TTSIM_TENSIX_DUMP debug feature to dump the Tensix states on TTSIM. The example launches a simple kernel calling LLK APIs `llk_unpack_untilize_init` and `llk_unpack_untilize_uninit`.

The demo kernel code is present in
`compute_llk_ttsim_tensix_dump.cpp <../../../../tt_metal/programming_examples/llk_init_uninit_ttsim_tensix_dump/kernels/compute_llk_ttsim_tensix_dump.cpp>`_.

To build and execute, you may use the following commands:

.. code-block:: bash

	export TT_METAL_HOME=$(pwd)
	./build_metal.sh --build-programming-examples
	TT_METAL_SLOW_DISPATCH_MODE=1 ./build/programming_examples/metal_example_llk_init_uninit_ttsim_tensix_dump

How to use TTSIM_TENSIX_DUMP
----------------------------
To use this debug feature, we need to do a few things:

1. Ensure TTSIM is enabled with ``export TT_METAL_SIMULATOR=~/sim/libttsim.so``, i.e., ``TT_METAL_SIMULATOR`` must be set to the location of ``libttsim.so``.
2. The environment variable `TT_METAL_DPRINT_CORES` must also be set to select which Tensix cores to perform the Tensix dump on. For instance to dump the Tensix states for one single Tensix core (0,0), set:

.. code-block:: bash

	export TT_METAL_DPRINT_CORES=0,0                    # required, x,y OR (x1,y1),(x2,y2),(x3,y3) OR (x1,y1)-(x2,y2) OR all OR worker OR dispatch

3. Include ``debug/ttsim_dump.h`` in the kernel source file where the Tensix dump is to be performed.
4. At the point in the kernel where the Tensix state is to be dumped, call ``TTSIM_TENSIX_DUMP(title, dump_dst);``, e.g., ``TTSIM_TENSIX_DUMP("BEFORE llk_unpack_untilize_init(0)", false);``.

At the point where you wish to perform the Tensix dump, there are a few options you can use to trigger the dump.

1. Calling ``TTSIM_TENSIX_DUMP(title, dump_dst)`` where ``title`` is a string and ``dump_dst`` is a boolean. This will print the string ``title`` right before TTSIM prints the dump of the Tensix state. Users can use this argument to provide a descriptive title (e.g., by putting the name of the LLK api before/after which the dump triggered) so that it is easier to track where in the kernel the Tensix state dump was triggered. ``dump_dst`` is a boolean that when true, will include a dump of the contents of the DST register file along with the Tensix state dump. Note that the macro ``TTSIM_DUMP_DST`` is defined as true, so a call to ``TTSIM_TENSIX_DUMP(title, TTSIM_DUMP_DST)`` will dump the DST register file contents.

2. Calling ``TTSIM_TENSIX_DUMP(title)`` where ``title`` is a string is the same as calling ``TTSIM_TENSIX_DUMP(title, false)``. That is, dump_dst is false by default.

3. Calling ``TTSIM_TENSIX_DUMP(dump_dst)`` where ``dump_dst`` is a boolean is the same as calling ``TTSIM_TENSIX_DUMP("", dump_dst)``. That is, ``title`` is an empty string by default.

4. Calling ``TTSIM_TENSIX_DUMP()`` is the same as calling ``TTSIM_TENSIX_DUMP("", false)``.

Example in Demo
---------------

.. code-block:: cpp

	#include "compute_kernel_api.h"
	#include "debug/ttsim_dump.h" //including debug/ttsim_dump.h

	namespace NAMESPACE {

	void MAIN {
		TTSIM_TENSIX_DUMP("BEFORE llk_unpack_untilize_init(0)", TTSIM_DUMP_DST); //doing a TTSIM_TENSIX_DUMP with the DST contents before the init LLK API
		UNPACK((llk_unpack_untilize_init(0)));
		TTSIM_TENSIX_DUMP("AFTER llk_unpack_untilize_init(0)", TTSIM_DUMP_DST); //doing a TTSIM_TENSIX_DUMP with the DST contents after the init LLK API

		TTSIM_TENSIX_DUMP("BEFORE llk_unpack_untilize_uninit(0)"); //doing a TTSIM_TENSIX_DUMP without the DST contents before the uninit LLK API
		UNPACK((llk_unpack_untilize_uninit(0)));
		TTSIM_TENSIX_DUMP("AFTER llk_unpack_untilize_uninit(0)"); //doing a TTSIM_TENSIX_DUMP without the DST contents after the uninit LLK API
	}

	}

Output of the Demo Tensix Dumps
-------------------------------

Below is the output of running the demo kernel with ``export TT_METAL_DPRINT_CORES=0,0``.

.. code-block:: text

	0:(x=0,y=0):TR0: BEFORE llk_unpack_untilize_init(0)
	===== TENSIX_STATE tile=0 core=0 =====
	dst:
	DST Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	DST Row 1021: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 1022: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 1023: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	src_a:
		src_a[0]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_a[1]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	src_b:
		src_b[0]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_b[1]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	l_regs:
	L REGS Row 0: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 3: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 4: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 5: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 6: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 7: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 8: 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b
	L REGS Row 9: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 10: 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000
	L REGS Row 11: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 12: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 13: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 14: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 15: 0x0 0x2 0x4 0x6 0x8 0xa 0xc 0xe 0x10 0x12 0x14 0x16 0x18 0x1a 0x1c 0x1e 0x20 0x22 0x24 0x26 0x28 0x2a 0x2c 0x2e 0x30 0x32 0x34 0x36 0x38 0x3a 0x3c 0x3e

		inst_pipes_active=0x0
		inst pipe 0
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=8, inst_wr_ptr=8
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 1
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=4, inst_wr_ptr=4
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 2
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=0, inst_wr_ptr=0
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		mutex: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem_max: 0x0 0x1 0x1 0x0 0x0 0x0 0x0 0x1
		src_a_valid=0x0
		src_a_unpack_bank=0x0
		src_a_matrix_bank=0x0
		src_b_valid=0x0
		src_b_unpack_bank=0x0
		src_b_matrix_bank=0x0
		src_a_rwc=0x0
		src_a_rwc_cr=0x0
		src_b_rwc=0x0
		src_b_rwc_cr=0x0
		dst_rwc=0x0
		dst_rwc_cr=0x0
		bias=0x0
		fidelity=0x0
		prng_state: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		dst_32bit_addr_en=0x0
		cc_en=0x1
		cc=0xffffffff
		cc_en_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_sp=0x0
	=== CFG registers dump ===
		cfg0=0x0
		cfg1=0x0
		cfg2=0x0
		cfg3=0x803
		cfg8=0x0
		cfg9=0x0
		cfg14=0x0
		cfg16=0x0
		cfg17=0x0
		cfg20=0x0
		cfg21=0x0
		cfg22=0x0
		cfg23=0x0
		cfg24=0x0
		cfg25=0x0
		cfg26=0x0
		cfg27=0x0
		cfg41=0x0
		cfg44=0x0
		cfg45=0x0
		cfg46=0x0
		cfg47=0x0
		cfg52=0x0
		cfg53=0x0
		cfg56=0x0
		cfg57=0x0
		cfg58=0x0
		cfg59=0x0
		cfg60=0x0
		cfg61=0x0
		cfg64=0x0
		cfg65=0x0
		cfg72=0x0
		cfg74=0x0
		cfg80=0x0
		cfg81=0x0
		cfg84=0x0
		cfg85=0x0
		cfg86=0x0
		cfg87=0x0
		cfg92=0x0
		cfg93=0x0
		cfg96=0x0
		cfg97=0x0
		cfg98=0x0
		cfg99=0x0
		cfg100=0x0
		cfg101=0x0
		cfg104=0x0
		cfg105=0x0
		cfg120=0x0
		cfg121=0x0
		cfg124=0x0
		cfg125=0x0
		cfg126=0x0
		cfg127=0x0
		cfg152=0x0
		cfg153=0x0
		cfg154=0x0
		cfg155=0x0

	===== END OF TENSIX STATES DUMP =====

	0:(x=0,y=0):TR0: AFTER llk_unpack_untilize_init(0)
	===== TENSIX_STATE tile=0 core=0 =====
	dst:
	DST Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	DST Row 1021: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 1022: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	DST Row 1023: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	src_a:
		src_a[0]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_a[1]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	src_b:
		src_b[0]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_b[1]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	l_regs:
	L REGS Row 0: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 3: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 4: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 5: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 6: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 7: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 8: 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b
	L REGS Row 9: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 10: 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000
	L REGS Row 11: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 12: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 13: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 14: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 15: 0x0 0x2 0x4 0x6 0x8 0xa 0xc 0xe 0x10 0x12 0x14 0x16 0x18 0x1a 0x1c 0x1e 0x20 0x22 0x24 0x26 0x28 0x2a 0x2c 0x2e 0x30 0x32 0x34 0x36 0x38 0x3a 0x3c 0x3e

		inst_pipes_active=0x0
		inst pipe 0
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=21, inst_wr_ptr=21
			mop_cfg: 0x0 0x1 0x4840070f 0x4000050 0x0 0x0 0x0 0x4000050 0x4840074f
			replay_buf: 0x60000000 0x42208081 0x42208081 0x5800f3ce 0x56200001 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=5, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 1
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=4, inst_wr_ptr=4
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 2
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=0, inst_wr_ptr=0
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		mutex: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem_max: 0x0 0x1 0x1 0x0 0x0 0x0 0x0 0x1
		src_a_valid=0x0
		src_a_unpack_bank=0x0
		src_a_matrix_bank=0x0
		src_b_valid=0x0
		src_b_unpack_bank=0x0
		src_b_matrix_bank=0x0
		src_a_rwc=0x0
		src_a_rwc_cr=0x0
		src_b_rwc=0x0
		src_b_rwc_cr=0x0
		dst_rwc=0x0
		dst_rwc_cr=0x0
		bias=0x0
		fidelity=0x0
		prng_state: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		dst_32bit_addr_en=0x0
		cc_en=0x1
		cc=0xffffffff
		cc_en_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_sp=0x0
	=== CFG registers dump ===
		cfg0=0x0
		cfg1=0x0
		cfg2=0x0
		cfg3=0x803
		cfg8=0x0
		cfg9=0x0
		cfg14=0x0
		cfg16=0x0
		cfg17=0x0
		cfg20=0x0
		cfg21=0x0
		cfg22=0x0
		cfg23=0x0
		cfg24=0x0
		cfg25=0x0
		cfg26=0x0
		cfg27=0x0
		cfg41=0x0
		cfg44=0x10000
		cfg45=0x0
		cfg46=0x0
		cfg47=0x0
		cfg52=0x0
		cfg53=0x10
		cfg56=0x0
		cfg57=0x0
		cfg58=0x0
		cfg59=0x0
		cfg60=0x0
		cfg61=0x0
		cfg64=0x0
		cfg65=0x0
		cfg72=0x0
		cfg74=0x0
		cfg80=0x0
		cfg81=0x0
		cfg84=0x0
		cfg85=0x0
		cfg86=0x0
		cfg87=0x0
		cfg92=0x0
		cfg93=0x0
		cfg96=0x0
		cfg97=0x0
		cfg98=0x0
		cfg99=0x0
		cfg100=0x0
		cfg101=0x0
		cfg104=0x0
		cfg105=0x0
		cfg120=0x0
		cfg121=0x0
		cfg124=0x0
		cfg125=0x0
		cfg126=0x0
		cfg127=0x0
		cfg152=0x0
		cfg153=0x0
		cfg154=0x0
		cfg155=0x0

	===== END OF TENSIX STATES DUMP =====

	0:(x=0,y=0):TR0: BEFORE llk_unpack_untilize_uninit(0)
	===== TENSIX_STATE tile=0 core=0 =====
	src_a:
		src_a[0]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_a[1]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	src_b:
		src_b[0]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_b[1]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	l_regs:
	L REGS Row 0: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 3: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 4: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 5: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 6: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 7: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 8: 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b
	L REGS Row 9: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 10: 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000
	L REGS Row 11: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 12: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 13: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 14: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 15: 0x0 0x2 0x4 0x6 0x8 0xa 0xc 0xe 0x10 0x12 0x14 0x16 0x18 0x1a 0x1c 0x1e 0x20 0x22 0x24 0x26 0x28 0x2a 0x2c 0x2e 0x30 0x32 0x34 0x36 0x38 0x3a 0x3c 0x3e

		inst_pipes_active=0x0
		inst pipe 0
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=21, inst_wr_ptr=21
			mop_cfg: 0x0 0x1 0x4840070f 0x4000050 0x0 0x0 0x0 0x4000050 0x4840074f
			replay_buf: 0x60000000 0x42208081 0x42208081 0x5800f3ce 0x56200001 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=5, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 1
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=4, inst_wr_ptr=4
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 2
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=0, inst_wr_ptr=0
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		mutex: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem_max: 0x0 0x1 0x1 0x0 0x0 0x0 0x0 0x1
		src_a_valid=0x0
		src_a_unpack_bank=0x0
		src_a_matrix_bank=0x0
		src_b_valid=0x0
		src_b_unpack_bank=0x0
		src_b_matrix_bank=0x0
		src_a_rwc=0x0
		src_a_rwc_cr=0x0
		src_b_rwc=0x0
		src_b_rwc_cr=0x0
		dst_rwc=0x0
		dst_rwc_cr=0x0
		bias=0x0
		fidelity=0x0
		prng_state: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		dst_32bit_addr_en=0x0
		cc_en=0x1
		cc=0xffffffff
		cc_en_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_sp=0x0
	=== CFG registers dump ===
		cfg0=0x0
		cfg1=0x0
		cfg2=0x0
		cfg3=0x803
		cfg8=0x0
		cfg9=0x0
		cfg14=0x0
		cfg16=0x0
		cfg17=0x0
		cfg20=0x0
		cfg21=0x0
		cfg22=0x0
		cfg23=0x0
		cfg24=0x0
		cfg25=0x0
		cfg26=0x0
		cfg27=0x0
		cfg41=0x0
		cfg44=0x10000
		cfg45=0x0
		cfg46=0x0
		cfg47=0x0
		cfg52=0x0
		cfg53=0x10
		cfg56=0x0
		cfg57=0x0
		cfg58=0x0
		cfg59=0x0
		cfg60=0x0
		cfg61=0x0
		cfg64=0x0
		cfg65=0x0
		cfg72=0x0
		cfg74=0x0
		cfg80=0x0
		cfg81=0x0
		cfg84=0x0
		cfg85=0x0
		cfg86=0x0
		cfg87=0x0
		cfg92=0x0
		cfg93=0x0
		cfg96=0x0
		cfg97=0x0
		cfg98=0x0
		cfg99=0x0
		cfg100=0x0
		cfg101=0x0
		cfg104=0x0
		cfg105=0x0
		cfg120=0x0
		cfg121=0x0
		cfg124=0x0
		cfg125=0x0
		cfg126=0x0
		cfg127=0x0
		cfg152=0x0
		cfg153=0x0
		cfg154=0x0
		cfg155=0x0

	===== END OF TENSIX STATES DUMP =====

	0:(x=0,y=0):TR0: AFTER llk_unpack_untilize_uninit(0)
	===== TENSIX_STATE tile=0 core=0 =====
	src_a:
		src_a[0]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_a[1]:
	SRC A Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC A Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC A Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	src_b:
		src_b[0]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		src_b[1]:
	SRC B Row 0: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	.
	.
	.
	SRC B Row 61: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 62: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	SRC B Row 63: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0

	l_regs:
	L REGS Row 0: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 1: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 2: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 3: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 4: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 5: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 6: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 7: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 8: 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b 0x3f56594b
	L REGS Row 9: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 10: 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000 0x3f800000
	L REGS Row 11: 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000 0xbf800000
	L REGS Row 12: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 13: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 14: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
	L REGS Row 15: 0x0 0x2 0x4 0x6 0x8 0xa 0xc 0xe 0x10 0x12 0x14 0x16 0x18 0x1a 0x1c 0x1e 0x20 0x22 0x24 0x26 0x28 0x2a 0x2c 0x2e 0x30 0x32 0x34 0x36 0x38 0x3a 0x3c 0x3e

		inst_pipes_active=0x0
		inst pipe 0
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=30, inst_wr_ptr=30
			mop_cfg: 0x0 0x1 0x4840070f 0x4000050 0x0 0x0 0x0 0x4000050 0x4840074f
			replay_buf: 0x60000000 0x42208081 0x42208081 0x5800f3ce 0x56200001 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=5, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 1
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=4, inst_wr_ptr=4
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		inst pipe 2
			inst_at_rd=0x0, inst_at_wr=0x0, inst_rd_ptr=0, inst_wr_ptr=0
			mop_cfg: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_buf: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
			replay_index=0, replay_left=0x0, replay_execute_while_loading=0x0
			dma_regs: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		mutex: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		sem_max: 0x0 0x1 0x1 0x0 0x0 0x0 0x0 0x1
		src_a_valid=0x0
		src_a_unpack_bank=0x0
		src_a_matrix_bank=0x0
		src_b_valid=0x0
		src_b_unpack_bank=0x0
		src_b_matrix_bank=0x0
		src_a_rwc=0x0
		src_a_rwc_cr=0x0
		src_b_rwc=0x0
		src_b_rwc_cr=0x0
		dst_rwc=0x0
		dst_rwc_cr=0x0
		bias=0x0
		fidelity=0x0
		prng_state: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		dst_32bit_addr_en=0x0
		cc_en=0x1
		cc=0xffffffff
		cc_en_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_stack: 0x0 0x0 0x0 0x0 0x0 0x0 0x0 0x0
		cc_sp=0x0
	=== CFG registers dump ===
		cfg0=0x0
		cfg1=0x0
		cfg2=0x0
		cfg3=0x803
		cfg8=0x0
		cfg9=0x0
		cfg14=0x0
		cfg16=0x0
		cfg17=0x0
		cfg20=0x0
		cfg21=0x0
		cfg22=0x0
		cfg23=0x0
		cfg24=0x0
		cfg25=0x0
		cfg26=0x0
		cfg27=0x0
		cfg41=0x0
		cfg44=0x100000
		cfg45=0x0
		cfg46=0x0
		cfg47=0x0
		cfg52=0x0
		cfg53=0x1
		cfg56=0x0
		cfg57=0x0
		cfg58=0x0
		cfg59=0x0
		cfg60=0x0
		cfg61=0x0
		cfg64=0x0
		cfg65=0x0
		cfg72=0x0
		cfg74=0x0
		cfg80=0x0
		cfg81=0x0
		cfg84=0x0
		cfg85=0x0
		cfg86=0x0
		cfg87=0x0
		cfg92=0x0
		cfg93=0x0
		cfg96=0x0
		cfg97=0x0
		cfg98=0x0
		cfg99=0x0
		cfg100=0x0
		cfg101=0x0
		cfg104=0x0
		cfg105=0x0
		cfg120=0x0
		cfg121=0x0
		cfg124=0x0
		cfg125=0x0
		cfg126=0x0
		cfg127=0x0
		cfg152=0x0
		cfg153=0x0
		cfg154=0x0
		cfg155=0x0

	===== END OF TENSIX STATES DUMP =====
