#VHDL
-- entity
entradas e saidas 
entity ifsc is

end ifsc;

-- architecture

architecture RTL of ANDGATE is

end RTL;

-- process
lista de op a serem executadas
atrib : process


end process atrib ;

-- backpage 
library IEEE; --> 
use IEEE.std_logic_1164.all; --> 

--signal
> sao usados dentro da architecture sinais internos 
signal a, b : bit;

-- constantes 
CONSTANT WIDTH : INTEGER := 8;

-- atribuiçoes 

<= → atribuição de valor para um sinal

:= → atribuição de valor para uma variável

= → igual;

/= → diferente;

< → menor;

<= → menor ou igual;

> → maior;

>= → maior ou igual;
