
 Preguntas orientadoras 
    1. Describa brevemente los diferentes perfiles de familias de microprocesadores/microcontroladores de ARM. Explique alguna de sus diferencias características. 
Cortex M 
    1. Describa brevemente las diferencias entre las familias de procesadores Cortex M0, M3 y M4. 
    2. ¿Por qué se dice que el set de instrucciones Thumb permite mayor densidad de código? Explique 
    3. ¿Qué entiende por arquitectura load-store? ¿Qué tipo de instrucciones no posee este tipo de arquitectura? 
    4. ¿Cómo es el mapa de memoria de la familia? 
    5. ¿Qué ventajas presenta el uso de los “shadowed pointers” del PSP y el MSP? 
    6. Describa los diferentes modos de privilegio y operación del Cortex M, sus relaciones y como se conmuta de uno al otro. Describa un ejemplo en el que se pasa del modo privilegiado a no priviligiado y nuevamente a privilegiado. 
    7. ¿Qué se entiende por modelo de registros ortogonal? Dé un ejemplo 
    8. ¿Qué ventajas presenta el uso de intrucciones de ejecución condicional (IT)? Dé un ejemplo 
    9. Describa brevemente las excepciones más prioritarias (reset, NMI, Hardfault). 
    10. Describa las funciones principales de la pila. ¿Cómo resuelve la arquitectura el llamado a funciones y su retorno? 
    11. Describa la secuencia de reset del microprocesador. 
    12. ¿Qué entiende por “core peripherals”? ¿Qué diferencia existe entre estos y el resto de los periféricos? 
    13. ¿Cómo se implementan las prioridades de las interrupciones? Dé un ejemplo 
    14. ¿Qué es el CMSIS? ¿Qué función cumple? ¿Quién lo provee? ¿Qué ventajas aporta? 
    15. Cuando ocurre una interrupción, asumiendo que está habilitada ¿Cómo opera el microprocesador para atender a la subrutina correspondiente? Explique con un ejemplo 
    17. ¿Cómo cambia la operación de stacking al utilizar la unidad de punto flotante? 
    16. Explique las características avanzadas de atención a interrupciones: tail chaining y late arrival. 
    17. ¿Qué es el systick? ¿Por qué puede afirmarse que su implementación favorece la portabilidad de los sistemas operativos embebidos? 
    18. ¿Qué funciones cumple la unidad de protección de memoria (MPU)? 
    19. ¿Cuántas regiones pueden configurarse como máximo? ¿Qué ocurre en caso de haber solapamientos de las regiones? ¿Qué ocurre con las zonas de memoria no cubiertas por las regiones definidas? 
    20. ¿Para qué se suele utilizar la excepción PendSV? ¿Cómo se relaciona su uso con el resto de las excepciones? Dé un ejemplo 
    21. ¿Para qué se suele utilizar la excepción SVC? Expliquelo dentro de un marco de un sistema operativo embebido. 
ISA 
    1. ¿Qué son los sufijos y para qué se los utiliza? Dé un ejemplo 
    2. ¿Para qué se utiliza el sufijo ‘s’? Dé un ejemplo 
    3. ¿Qué utilidad tiene la implementación de instrucciones de aritmética saturada? Dé un ejemplo con operaciones con datos de 8 bits. 
    4. Describa brevemente la interfaz entre assembler y C ¿Cómo se reciben los argumentos de las funciones? ¿Cómo se devuelve el resultado? ¿Qué registros deben guardarse en la pila antes de ser modificados? 
    5. ¿Qué es una instrucción SIMD? ¿En qué se aplican y que ventajas reporta su uso? Dé un ejemplo.

Respuestas

Preguntas orientadoras

1. ARM posee tres familias diferentes de Microprocesadores:
        a.	Cortex A
        b.	Cortex R
        c.	Cortex M
    La diferencia entre las familias se basa básicamente en la utilidad que se les da y por ende, las características y especificaciones de cada una.
    Cortex A esta orientado a Aplicaciones y se encuentran en el mundo de las computadoras. Este tipo de procesador permite correr un sistema operativo que no sea de tiempo real, es decir, un sistema operativo “menos” determinístico. En general no posee periféricos propios o definidos y su latencia es mayor que la de las demás familias. Un ejemplo de esto seria los smartphones: si bien se busca una latencia baja, esta no es critica y a su vez el SO permite reasignar memoria de las diferentes aplicaciones sin afectar la estabilidad del mismo.
    Cortex R esta orientado al Real Time. Tienen una baja latencia y alta capacidad de procesamiento. Se utiliza principalmente en sistemas críticos, donde un milisegundo mas o menos pueden determinar entre la vida o la muerte. Por ejemplo, sistema de airbags de los automóviles.
    Cortex M esta orientado a sistemas embebidos. Son procesadores de consumo masivo y de gran capacidad de código (compactos). Esta familia se divide en Cortex M0/0+ y M3/4/7. Los primeros se caracterizan por ser de bajo consumo y costo, en cambio, los segundos permiten una mayor performance, pero a mayor consumo. Esta familia incorpora periféricos. Tanto Cortex M como Cortex R son admiten SO en real time, por lo que son determinísticos.

Cortex M

1. Como ya se menciono en la respuesta anterior, existen dos subfamilias de Cortex M:
    a.	M0:
        •	Poseen arquitectura Von Neumann (necesita menos recursos) y son ARMv6. No poseen cache ni TCM y tampoco admiten MPU. De manera opcional poseen Bit-Banding y SysTick timer.
        •	No siempre admiten Thumb-2.
        •	No poseen Hardware divide, aritmética saturada, extensión DSP ni unidad de punto flotante.
    b.	M3/4: 
        •	Poseen arquitectura Harvard (mayores recursos) y son ARMv7. Poseen SysTick timer. Bit-Banding es opcional al igual que la unidad de protección de memoria. M4 tiene la posibilidad de incorporar memoria cache.
        •	Admite Thumb-2
        •	Poseen hardware divide y admiten aritmética saturada. M4 tiene extensión DSP y de manera opcional FPU.

2. Thumb admite mayor densidad de código ya que permite utilizar instrucciones de 16bits en arquitecturas de 32bits. Esto significa que en 32 bits se puede “almacenar” dos instrucciones de 16 bits. Así ahorramos memoria
3.  Load/Store es un tipo de arquitectura que permite continuar con el flujo del pipeline sin necesidad de agregar un ciclo de reloj extra (a la instruccion) para buscar los datos en memoria. Asi Load/Store son las unicas instrucciones que tienen acceso a memoria, permitiendo obtener/almacenar datos en SRAM y al ser instrucciones del tipo RISC se addicionan al flujo del pipeline sin romper el mismo.
    Las instrucciones SISC no poseen este tipo de instrucciones ya que, al disponer de instrucciones complejas, es la propia instruccion quien se encarga de buscar/amacenar datos en memoria.
4.  El Mapa de memoria de los Cortex M3/M4 consiste en una memoria plana de 4GB ordenados de la siguiente manera:
        System
        Private peripherals BUS- External
        Private peripherals BUS- Internal
        External Device
        External RAM
        Peripherals
        SRAM
        Code
5.  No lo vimos me parece. Pregutar en clases.
6.  Cortex dispone de dos modos de trabajo:
        - Thread Mode
        - Handler Mode
    Dentro del primero tenemos dos modos de privilegios:
        - Con privilegios: acceso a perifericos, memoria, entre otros
        - Sin privilegios: sin acceso a perifericos, etc
    De manera unidireccional se puede pasar del modo privilegiado al modo sin privilegios, pero no en sentido contrario
    Por otro lado, cuando sucede un evento (interrupcion) el microprocesador pasa a modo Handler donde siempre tiene privilegios. Cuando termina la rutina de interrupcion, se vuelve al mode Thread, con los privilegios que se poseeian antes de saltar al ISR.
    Si se esta en modo sin privilegios, y se los quiere recuperar, el unico camino es saltar al modo Handler, (siempre con privilegios), cambiar el bit que representa estos niveles y retornar al modo Thread. Alli se recuperan los privilegios.
    Un ejemplo de este proceso es cuando el OS posee privilegios, y llama a una tarea de usuario, donde le quita los privilegios por ejemplo para que el usuario no altere los perifericos. Luego Para recuperar los privilegios, se debe llamar a una ISR por software que resetee el bit de privilegios para que luego se pueda volver a tener los privilegios previos.
    El bit 0 del registro de control es quien posee la facultad para cambiar el modo de privilegio. Asi al setear este bit en 1, se pasa al modo no privilegiado y solo puede ser seteado a 0 desde el modo handler. Por ejemplo se puede llamar a una interrupcion por software que se encarge de modificar el modo de privilegio.
7. Registro ortogonal: es cuando cualquier tipo de instrucciones puede usar todos los modos de direccionamientos. De esta forma, el tipo de instruccion y el modo de direccionamiento varian independientemente. No me quedo claro a que se refiere. Preguntar en clases    
8. Los bloques IT permiten ejecutar una instruccion u otra de acuerdo a una condicion. Estos bloques tienen la ventaja de consumir menos ciclos de reloj que un salto, siempre y cuenado la cantidad de instrucciones en el bloque no superen en tres.
9. Las tres excepciones mas importantes son:
	- Reset: posee la prioridad mas alta (-3) y permite el reinicio del sistema
	- NMI: Interrupcion no enmascarable. Posee prioridad -2 y es la unica interrupcion que no puede ser desactivada. Es asi que, por ejemplo, en una tarea critica, este evento sera atendido a pesar de que los demas sean desativados.
	- Hardfault: posee prioridad -1. Al producirse un fault del sistema se genera este evento que sera atendido por el hardfault handler. 
10. Stack: es una parte de la memoria SRAM donde se almacenan palabras (32 bits). El stack tiene una estructura del tipo LIFO (last input, first output) y se utilizan las instruccion POP and PUSH para sacar o insertar palabras respectivamente. Para el caso de las fuciones el stack almacena una palabra con la poscion de memoria de codigo desde donde se salto.
    Cuando una funcion llama a otra funcion, se almacena la posicion de memoria desde donde se salto en el LR (link register) para luego poder regresar. Cuando esta funcion salta a otra funcion mas (3er nivel de salto), el LR se almacena en el stack y la nueva posicion de memoria se almacena en el LR.
11. No lo vimos aun.
12. No lo vimos aun.
13. Las prioridades de las interrupciones van desde -3 a 239, donde el valor numerico mas bajo significa la mayor prioridad. Las prioridades -3, -2 y -1 estan reservadas para las excepciones mas importantes (reset, NMI y hardfault).
14. CMISIS es un estandar. Basicamente se corresponde a una capa de abstraccion de hardware y posee funcionalidad de debuger. Utilizando estas especificaciones, se puede codificar un software que sea estandarizado para todos los hardware que soporten CMSIS permitiendo asi no tener que cambiar el codigo fuente de acuerdo al fabricante del microprocesador. El mismo es provisto por ARM.

ISA

1. Los sufijos permiten variaciones a una instruccion. Por ejemplo las instrucciones de manejo de memoria, el sufijo indica el tipo de dato que se va a almacenar o tomar. LDRB carga un registro de 8 bits, mientras que STRSH almacena 16bits signados. Tambien existen sufijos condicionales, que al incluirse en una instruccion, ejecutan la misma si se cumple la condicion
2. Al incluir el sufijo S, indica que actualiza las variables de estado (N, Q, Z, etc)
3. No vimos aun.
4. La interaccion entre C y ASM se realiza mediante la parametrizacion de los registros R0 a R3. Es decir que desde C se pueden enviar hasta 4 parametros que se almacenaran automaticamente en los registros R0, R1, R2 y R3 del micro. De igual manera, el retorno se realiza mediante el registro R0. Estos registros no deben ser guardados en la pila ya que se almacenan automaticamente. Sin embargo los demas registros que se deseen utilizar, si es necesario hacer PUSH and POP al stack para guardar su valor originar y luego retomarlo correctamente.
5. Una instruccion SIMD permite paralilizar operaciones aritmeticas. Estas consisten en un registro de 32 bits que se divide en dos o cuatro, permitiendo almacenar dos variables de 16 bits o cuatro de 8. Lo importante de este concepto es entender que esas variables son independientes entre si. Por ejemplo SADD16 permite sumar dos variables de 16 bits en un solo ciclo de reloj.