# test vector for the Data Processing and Update_Mask (VCNZ)

Instruction[16]	Enable[1] 		Rn[3] Rd[3] Rm[3] ALU_Opcode[4] Flags_Update_Mask[4]

# 	Instruction			Enable 			Rn 	Rd 	Rm 	ALU_Opcode	Flags_Update_Mask
# To check if N and Z flags are always true when DP is enabled
	0000000000000000	0 				000 000	000	0000		0000
	0000000000000000	1 				000 000	000	0000		0011
#ANDS
	0100000000010001	1 				001	001 010	0000		0011
	0100000000010001	0 				000	000 000	0000		0000
#EORS
	0100000001010001	1 				001	001 010	0001		0011
	0100000001010001	0 				000	000 000	0000		0000
#LSLS
	0100000010010001	1 				001	001 010	0010		0111
	0100000010010001	0 				000	000 000	0000		0000
#LSRS
	0100000011010001	1 				001	001 010	0011		0111
	0100000011010001	0 				000	000 000	0000		0000
#ASRS
	0100000100010001	1 				001	001 010	0100		0111
	0100000100010001	0 				000	000 000	0000		0000
#ADCS
	0100000101010001	1 				001	001 010	0101		1111
	0100000101010001	0 				000	000 000	0000		0000
#SBCS
	0100000110010001	1 				001	001 010	0110		1111
	0100000110010001	0 				000	000 000	0000		0000
#RORS
	0100000111010001	1 				001	001 010	0111		0111
	0100000111010001	0 				000	000 000	0000		0000
#TST
	0100001000010001	1 				001	001 010	1000		0011
	0100001000010001	0 				000	000 000	0000		0000
#RSBS
	0100001001010001	1 				001	001 010	1001		0011
	0100001001010001	0 				000	000 000	0000		0000
#CMP
	0100001010010001	1 				001	001 010	1010		1111
	0100001010010001	0 				000	000 000	0000		0000
#CMN
	0100001011010001	1 				001	001 010	1011		1111
	0100001011010001	0 				000	000 000	0000		0000
#ORRS
	0100001100010001	1 				001	001 010	1100		0011
	0100001100010001	0 				000	000 000	0000		0000
#MULS
	0100001101010001	1 				001	001 010	1101		0011
	0100001101010001	0 				000	000 000	0000		0000
#BICS
	0100001110010001	1 				001	001 010	1110		0011
	0100001110010001	0 				000	000 000	0000		0000
#MVNS
	0100001111010001	1 				001	001 010	1111		0011
	0100001111010001	0 				000	000 000	0000		0000