NET GPIO_COMPLED<0> LOC="E8";
NET GPIO_COMPLED<0> IOSTANDARD="LVCMOS33";
NET GPIO_COMPLED<1> LOC="AG23";
NET GPIO_COMPLED<1> IOSTANDARD="LVCMOS33";
NET GPIO_COMPLED<2> LOC="AF13";
NET GPIO_COMPLED<2> IOSTANDARD="LVCMOS33";
NET GPIO_COMPLED<3> LOC="AG12";
NET GPIO_COMPLED<3> IOSTANDARD="LVCMOS33";
NET GPIO_COMPLED<4> LOC="AF23";
NET GPIO_COMPLED<4> IOSTANDARD="LVCMOS33";

#NET GPIO_COMPSW<0> LOC="AJ6";
#NET GPIO_COMPSW<0> IOSTANDARD="LVCMOS33";
#NET GPIO_COMPSW<1> LOC="AK7";
#NET GPIO_COMPSW<1> IOSTANDARD="LVCMOS33";
#NET GPIO_COMPSW<2> LOC="U8";
#NET GPIO_COMPSW<2> IOSTANDARD="LVCMOS33";
#NET GPIO_COMPSW<3> LOC="V8";
#NET GPIO_COMPSW<3> IOSTANDARD="LVCMOS33";
#NET GPIO_COMPSW<4> LOC="AJ7";
#NET GPIO_COMPSW<4> IOSTANDARD="LVCMOS33";

#NET GPIO_DIP<0> LOC="U25";
#NET GPIO_DIP<0> IOSTANDARD="LVCMOS25";
#NET GPIO_DIP<1> LOC="AG27";
#NET GPIO_DIP<1> IOSTANDARD="LVCMOS25";
#NET GPIO_DIP<2> LOC="AF25";
#NET GPIO_DIP<2> IOSTANDARD="LVCMOS25";
#NET GPIO_DIP<3> LOC="AF26";
#NET GPIO_DIP<3> IOSTANDARD="LVCMOS25";
#NET GPIO_DIP<4> LOC="AE27";
#NET GPIO_DIP<4> IOSTANDARD="LVCMOS25";
#NET GPIO_DIP<5> LOC="AE26";
#NET GPIO_DIP<5> IOSTANDARD="LVCMOS25";
#NET GPIO_DIP<6> LOC="AC25";
#NET GPIO_DIP<6> IOSTANDARD="LVCMOS25";
#NET GPIO_DIP<7> LOC="AC24";
#NET GPIO_DIP<7> IOSTANDARD="LVCMOS25";

#NET FPGA_ROTARY_INCA LOC="AH30";
#NET FPGA_ROTARY_INCA IOSTANDARD="LVCMOS33";

#NET FPGA_ROTARY_INCB LOC="AG30";
#NET FPGA_ROTARY_INCB IOSTANDARD="LVCMOS33";

#NET FPGA_ROTARY_PUSH LOC="AH29";
#NET FPGA_ROTARY_PUSH IOSTANDARD="LVCMOS33";

NET FPGA_CPU_RESET_B LOC="E9";
NET FPGA_CPU_RESET_B IOSTANDARD="LVCMOS33";

NET GPIO_LED<0> LOC="H18";
NET GPIO_LED<0> IOSTANDARD="LVCMOS25";
NET GPIO_LED<1> LOC="L18";
NET GPIO_LED<1> IOSTANDARD="LVCMOS25";
NET GPIO_LED<2> LOC="G15";
NET GPIO_LED<2> IOSTANDARD="LVCMOS25";
NET GPIO_LED<3> LOC="AD26";
NET GPIO_LED<3> IOSTANDARD="LVCMOS25";
NET GPIO_LED<4> LOC="G16";
NET GPIO_LED<4> IOSTANDARD="LVCMOS25";
NET GPIO_LED<5> LOC="AD25";
NET GPIO_LED<5> IOSTANDARD="LVCMOS25";
NET GPIO_LED<6> LOC="AD24";
NET GPIO_LED<6> IOSTANDARD="LVCMOS25";
NET GPIO_LED<7> LOC="AE24";
NET GPIO_LED<7> IOSTANDARD="LVCMOS25";

NET LRCLK_OUT        LOC="H33";
NET LRCLK_OUT        IOSTANDARD="LVCMOS25";
NET LRCLK_IN         LOC="F34";
NET LRCLK_IN         IOSTANDARD="LVCMOS25";
NET SCLK_OUT         LOC="H34";
NET SCLK_OUT         IOSTANDARD="LVCMOS25";
NET SCLK_IN          LOC="G33";
NET SCLK_IN          IOSTANDARD="LVCMOS25";
NET STEREO_AUDIO_IN1 LOC="G32";
NET STEREO_AUDIO_IN1 IOSTANDARD="LVCMOS25";
NET STEREO_AUDIO_IN2 LOC="H32";
NET STEREO_AUDIO_IN2 IOSTANDARD="LVCMOS25"; 
NET AUDIO_BIT_CLK    LOC="AF18";
NET AUDIO_BIT_CLK    IOSTANDARD="LVCMOS25";

NET CLK_33MHZ_FPGA LOC="AH17";
NET CLK_33MHZ_FPGA IOSTANDARD="LVCMOS25";

NET "CLK_33MHZ_FPGA" TNM_NET = CLK_33MHZ_FPGA;
TIMESPEC TS_USER_CLK = PERIOD "CLK_33MHZ_FPGA" 30.3 ns HIGH 50%;
