<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë®üèº‚Äçü§ù‚Äçüë®üèª üë∫ üó∫Ô∏è Implementaci√≥n de cach√© Verilog üë≤üèø ü•ñ ‚õ≤Ô∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Este art√≠culo analiza la implementaci√≥n m√°s simple de RAM en Verilog. 

 Antes de continuar con el an√°lisis de c√≥digo, se recomienda que aprenda la si...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Implementaci√≥n de cach√© Verilog</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461611/"> Este art√≠culo analiza la implementaci√≥n m√°s simple de RAM en Verilog. <br><br>  Antes de continuar con el an√°lisis de c√≥digo, se recomienda que aprenda la sintaxis b√°sica de Verilog. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Aqu√≠ puede encontrar materiales de capacitaci√≥n</a> . <br><a name="habracut"></a><br><h3>  RAM </h3><br><h4>  Paso 1: declarar el m√≥dulo con las se√±ales de entrada / salida correspondientes </h4><br><pre><code class="plaintext hljs">module ram ( input [word_size - 1:0] data, input [word_size - 1:0] addr, input wr, input clk, output response, output [word_size - 1:0] out ); parameter word_size = 32;</code> </pre> <br><ul><li>  <b>datos</b> : datos para escribir. </li><li>  <b>addr</b> : direcci√≥n de la memoria en RAM. </li><li>  <b>wr</b> - estado (lectura / escritura). </li><li>  <b>clk</b> - sistema de ciclo de reloj. </li><li>  <b>respuesta</b> - disponibilidad de RAM (1 - si RAM proces√≥ la solicitud de lectura / escritura, 0 - de lo contrario). </li><li>  <b>fuera</b> - datos le√≠dos de la RAM. </li></ul><br>  Esta implementaci√≥n se integr√≥ en Altera Max 10 FPGA, que tiene una arquitectura de 32 bits y, por lo tanto, el tama√±o de los datos y la direcci√≥n (word_size) es de 32 bits. <br><br><h4>  Paso 2: declarando los registros dentro del m√≥dulo </h4><br>  Una declaraci√≥n de matriz para almacenar datos: <br><br><pre> <code class="plaintext hljs">parameter size = 1&lt;&lt;32; reg [word_size-1:0] ram [size-1:0];</code> </pre><br>  Tambi√©n necesitamos almacenar los par√°metros de entrada anteriores para rastrear sus cambios en el bloque always: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br>  Y los dos √∫ltimos registros para actualizar las se√±ales de salida despu√©s de los c√°lculos en el bloque siempre: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] out_reg; reg response_reg;</code> </pre><br>  Inicializamos los registros: <br><br><pre> <code class="plaintext hljs">initial begin response_reg = 1; data_reg = 0; addr_reg = 0; wr_reg = 0; end</code> </pre><br><h4>  Paso 3: implementando la l√≥gica siempre del bloque </h4><br><pre> <code class="plaintext hljs">always @(negedge clk) begin if ((data != data_reg) || (addr%size != addr_reg)|| (wr != wr_reg)) begin response_reg = 0; data_reg = data; addr_reg = addr%size; wr_reg = wr; end else begin if (response_reg == 0) begin if (wr) ram[addr] = data; else out_reg = ram[addr]; response_reg = 1; end end end</code> </pre><br>  El bloqueo siempre se activa por negedje, es decir  en este momento el reloj se mueve de 1 a 0. Esto se hace para sincronizar correctamente la RAM con el cach√©.  De lo contrario, puede haber casos en que la RAM no tenga tiempo para restablecer el estado de preparado de 1 a 0 y en el siguiente reloj, la memoria cach√© decide que la RAM ha procesado con √©xito su solicitud, lo cual es fundamentalmente incorrecto. <br><br>  La l√≥gica del algoritmo siempre del bloque es la siguiente: si los datos se actualizan, restablezca el estado de preparaci√≥n a 0 y escriba / lea datos, si la escritura / lectura se completa, actualizamos el estado de preparaci√≥n a 1. <br><br>  Al final, agregue la siguiente secci√≥n de c√≥digo: <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign response = response_reg;</code> </pre><br>  El tipo de se√±ales de salida de nuestro m√≥dulo es el cable.  La √∫nica forma de cambiar las se√±ales de este tipo es la asignaci√≥n a largo plazo, que est√° prohibida dentro del bloque siempre.  Por esta raz√≥n, el bloque siempre usa registros, que posteriormente se asignan a las se√±ales de salida. <br><br><h3>  Cach√© de mapeo directo </h3><br>  El cach√© de mapeo directo es uno de los tipos m√°s simples de cach√©.  En esta implementaci√≥n, el cach√© consta de n elementos, y la RAM se divide condicionalmente en bloques por n, entonces el elemento i-√©simo en el cach√© corresponde a todos los elementos k-√©simo en RAM que satisfacen la condici√≥n i = k% n. <br><br>  La imagen a continuaci√≥n muestra un cach√© de tama√±o 4 y RAM de tama√±o 16. <br><br><img src="https://habrastorage.org/webt/k9/a-/_4/k9a-_4tdp2uqa6jmzqtcx7p5tfm.png"><br><br>  Cada elemento de cach√© contiene la siguiente informaci√≥n: <br><br><ul><li>  <b>bit de validez</b> : si la informaci√≥n en el cach√© es relevante. </li><li>  <b>La etiqueta</b> es el n√∫mero de bloque en la RAM donde se encuentra este elemento. </li><li>  <b>datos</b> : informaci√≥n que escribimos / leemos. </li></ul><br>  Cuando se le solicita que lea, el cach√© divide la direcci√≥n de entrada en dos partes: una etiqueta y un √≠ndice.  El tama√±o del √≠ndice es log (n), donde n es el tama√±o de la memoria cach√©. <br><br><h4>  Paso 1: declarar el m√≥dulo con las se√±ales de entrada / salida correspondientes </h4><br><pre> <code class="plaintext hljs">module direct_mapping_cache ( input [word_size-1:0] data, input [word_size-1:0] addr, input wr, input clk, output response, output is_missrate, output [word_size-1:0] out ); parameter word_size = 32;</code> </pre><br>  La declaraci√≥n del m√≥dulo de cach√© es id√©ntica a la RAM, con la excepci√≥n de la nueva se√±al de salida is_missrate.  Esta salida almacena informaci√≥n sobre si la √∫ltima solicitud de lectura fue una tasa de error incorrecta. <br><br><h4>  Paso 2: declarando los registros y la RAM </h4><br>  Antes de declarar los registros, determinamos el tama√±o de la cach√© y el √≠ndice: <br><br><pre> <code class="plaintext hljs">parameter size = 64; parameter index_size = 6;</code> </pre><br>  A continuaci√≥n, declaramos una matriz en la que se almacenar√°n los datos que escribimos y leemos: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_array [size-1:0];</code> </pre><br>  Tambi√©n necesitamos almacenar bits y etiquetas de validez para cada elemento en el cach√©: <br><br><pre> <code class="plaintext hljs">reg validity_array [size-1:0]; reg [word_size-index_size-1:0] tag_array [size-1:0]; reg [index_size-1:0] index_array [size-1:0];</code> </pre><br>  Registros en los que se dividir√° la direcci√≥n de entrada: <br><br><pre> <code class="plaintext hljs">reg [word_size-index_size-1:0] tag; reg [index_size-1:0] index;</code> </pre><br>  Registros que almacenan los valores de entrada en el reloj anterior (para rastrear cambios en los datos de entrada): <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] data_reg; reg [word_size-1:0] addr_reg; reg wr_reg;</code> </pre><br>  Registros para actualizar las se√±ales de salida despu√©s de los c√°lculos en el bloque always: <br><br><pre> <code class="plaintext hljs">reg response_reg; reg is_missrate_reg; reg [word_size-1:0] out_reg;</code> </pre><br>  Valores de entrada para RAM: <br><br><pre> <code class="plaintext hljs">reg [word_size-1:0] ram_data; reg [word_size-1:0] ram_addr; reg ram_wr;</code> </pre><br>  Valores de salida para RAM: <br><br><pre> <code class="plaintext hljs">wire ram_response; wire [word_size-1:0] ram_out;</code> </pre><br>  Declarar un m√≥dulo RAM y conectar se√±ales de entrada y salida: <br><br><pre> <code class="plaintext hljs">ram ram( .data(ram_data), .addr(ram_addr), .wr(ram_wr), .clk(clk), .response(ram_response), .out(ram_out));</code> </pre><br>  Inicializaci√≥n de registro: <br><br><pre> <code class="plaintext hljs">initial integer i initial begin data_reg = 0; addr_reg = 0; wr_reg = 0; for (i = 0; i &lt; size; i=i+1) begin data_array[i] = 0; tag_array[i] = 0; validity_array[i] = 0; end end</code> </pre><br><h4>  Paso 3: implementando la l√≥gica siempre del bloque </h4><br>  Para empezar, para cada reloj tenemos dos estados: los datos de entrada se cambian o no.  En base a esto, tenemos la siguiente condici√≥n: <br><br><pre> <code class="plaintext hljs">always @(posedge clk) begin if (data_reg != data || addr_reg != addr || wr_reg != wr) begin end // 1:    else begin // 2:     end end</code> </pre><br>  <b>Bloque 1.</b> En caso de que se modifiquen los datos de entrada, lo primero que hacemos es restablecer el estado de preparaci√≥n a 0: <br><br><pre> <code class="plaintext hljs">response_reg = 0;</code> </pre><br>  A continuaci√≥n, actualizamos los registros que almacenaron los valores de entrada del reloj anterior: <br><br><pre> <code class="plaintext hljs">data_reg = data; addr_reg = addr; wr_reg = wr;</code> </pre><br>  Rompemos la direcci√≥n de entrada en una etiqueta e √≠ndice: <br><br><pre> <code class="plaintext hljs">tag = addr &gt;&gt; index_size; index = addr;</code> </pre><br>  Para calcular la etiqueta, se usa un desplazamiento bit a la derecha, para el √≠ndice, es suficiente simplemente asignarlo, porque  Los bits adicionales de la direcci√≥n no se tienen en cuenta. <br><br>  El siguiente paso es elegir entre escribir y leer: <br><br><pre> <code class="plaintext hljs">if (wr) begin //  data_array[index] = data; tag_array[index] = tag; validity_array[index] = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end else begin //  if ((validity_array[index]) &amp;&amp; (tag == tag_array[index])) begin //    is_missrate_reg = 0; out_reg = data_array[index]; response_reg = 1; end else begin //     is_missrate_reg = 1; ram_data = data; ram_addr = addr; ram_wr = wr; end end</code> </pre><br>  En el caso de la grabaci√≥n, inicialmente modificamos los datos en la memoria cach√©, luego actualizamos los datos de entrada para RAM.  En el caso de la lectura, verificamos la presencia de este elemento en el cach√© y, si existe, lo escribimos en out_reg, de lo contrario, accedemos a la RAM. <br><br>  <b>Bloque 2.</b> Si los datos no han cambiado desde que se ejecut√≥ el reloj anterior, entonces tenemos el siguiente c√≥digo: <br><br><pre> <code class="plaintext hljs">if ((ram_response) &amp;&amp; (!response_reg)) begin if (wr == 0) begin validity_array [index] = 1; data_array [index] = ram_out; tag_array[index] = tag; out_reg = ram_out; end response_reg = 1; end</code> </pre><br>  Aqu√≠ esperamos la finalizaci√≥n del acceso a la RAM (si no hubo acceso, ram_response es 1), actualizamos los datos si hubo un comando de lectura y establecemos la disponibilidad de cach√© en 1. <br><br>  Y por √∫ltimo, actualice los valores de salida: <br><br><pre> <code class="plaintext hljs">assign out = out_reg; assign is_missrate = is_missrate_reg; assign response = response_reg;</code> </pre></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/461611/">https://habr.com/ru/post/461611/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../461593/index.html">API en F #. Acceder a m√≥dulos de aplicaci√≥n basados ‚Äã‚Äãen roles</a></li>
<li><a href="../461595/index.html">De la teor√≠a a la pr√°ctica: c√≥mo los estudiantes universitarios de la facultad de fot√≥nica y optoinform√°tica estudian y trabajan</a></li>
<li><a href="../461601/index.html">Lo que un fundador no t√©cnico debe saber sobre el desarrollo de software</a></li>
<li><a href="../461605/index.html">Creando Tower Defense en la Unidad: Bal√≠stica</a></li>
<li><a href="../461607/index.html">C√≥mo funciona el adaptador de video Apple Lightning</a></li>
<li><a href="../461613/index.html">Estudio de autodescarga de la bater√≠a.</a></li>
<li><a href="../461615/index.html">4 pecados capitales de los auriculares TWS: ¬øpor qu√© True Wireless todav√≠a no es un desastre?</a></li>
<li><a href="../461617/index.html">Teor√≠a de un inicio exitoso</a></li>
<li><a href="../461621/index.html">¬øEs dif√≠cil escribir tu primer programa VHDL?</a></li>
<li><a href="../461623/index.html">C√≥mo hicimos el motor y el juego durante un a√±o y medio</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>