```verilog
always @(posedge std_clk or posedge rst_p)begin
    if(rst_p)
    gate_1 <= 1'b0;
    else if(cnt_time == GATE_TIME)              //gate_1置零条件
    gate_1 <= 1'b0;
    else if(gate_2 == 1'b0)                     //gate_1归一条件，此条件判断是核心中的核心，因为当输入信号频率低于基准频率时，gate_2有时会因为时钟的问题，
                                                //（gate_1拉低时，gate_2会在输入信号的下一个上升沿判断gate_1是否低电平，以决定是否拉低gate_2，但是输入信号时钟到上升沿时，基准时钟已经过去了更多的周期，gate_1在gate_2判断前就已经被拉高了）
    gate_1 <= 1'b1;
    else                                        //否则默认还是其本身
    gate_1 <= gate_1;
end
```

![](https://i.loli.net/2021/10/15/4kaBJ9hxClDFsbg.png)

```verilog
always @(posedge pause_in or posedge rst_p)begin
    if(rst_p)
    cnt_n2 <= 0;
    else if(gate_2 == 1'b1) 
    cnt_n2 <= cnt_n2 + 32'd1;
    else if(gate_1 == 1'b1)
    cnt_n2 <= 32'd0;
    else                            //尽量else里只写等于它本身这条语句，其他的情况判断都写在else if里，否则会出现bug，不要偷懒，该问题我称为模块逻辑健全性保证
    cnt_n2 <= cnt_n2;
end
```

