/*
 * Copyright 2021-2025 NXP
*
 * SPDX-License-Identifier: BSD-3-Clause
 */

#ifndef MU_IP_MASK_H
#define MU_IP_MASK_H

/**
*   @file
*
*   @internal
*   @addtogroup CRYPTO
*   @{
*/

#ifdef __cplusplus
extern "C"{
#endif

/*==================================================================================================
*                                          INCLUDE FILES
* 1) system and project includes
* 2) needed interfaces from external units
* 3) internal and external interfaces from this unit
==================================================================================================*/

/*==================================================================================================
*                                 SOURCE FILE VERSION INFORMATION
==================================================================================================*/
#define MU_IP_MASK_SW_MAJOR_VERSION_H      2
#define MU_IP_MASK_SW_MINOR_VERSION_H      0
#define MU_IP_MASK_SW_PATCH_VERSION_H      1

/*==================================================================================================
*                                       FILE VERSION CHECKS
==================================================================================================*/


/*==================================================================================================
*                                            CONSTANTS
==================================================================================================*/

/*==================================================================================================
*                                       DEFINES AND MACROS
==================================================================================================*/
/*! @brief Mask for valid bits in MU RCR register */
#define MU_IP_RCR_REG_VALID_BITS_MASK_U32  (0x0000FFFFUL)
/*! @brief Mask for valid bits in MU RSR register */
#define MU_IP_RSR_REG_VALID_BITS_MASK_U32  (0x0000FFFFUL)
/*! @brief Mask for valid bits in MU TSR register */
#define MU_IP_TSR_REG_VALID_BITS_MASK_U32  (0x0000FFFFUL)

/*==================================================================================================
*                                              ENUMS
==================================================================================================*/

/*==================================================================================================
*                                  STRUCTURES AND OTHER TYPEDEFS
==================================================================================================*/

/*==================================================================================================
*                                  GLOBAL VARIABLE DECLARATIONS
==================================================================================================*/

/*==================================================================================================
*                                       FUNCTION PROTOTYPES
==================================================================================================*/

#endif /* MU_IP_MASK_H */

