{Reference Type}: Patent
{Title}: 一种电压调整电路、电源电路、集成电路以及电子设备
{Author}: 司龙;吴忠洁
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区盛夏路565弄54号301室
{Subsidiary Author}: 上海灵动微电子股份有限公司
{Date}: 2025-03-21
{Notes}: CN119311067B
{Abstract}: 本申请提供一种电压调整电路、电源电路、集成电路、电子设备。该电压调整电路包括第一放大器和差分电路,第一放大器,被配置为当第一输出电压大于第一参考电压时,通过第一输出端向差分电路输出第一电压；当第一输出电压小于或等于第一参考电压时,通过第一输出端向差分电路输出第二电压；差分电路,被配置为当接收第一电压时,对电流源产生的电流进行调整,拉低第一输出电压；当接收第二电压时,将电流源产生的电流提供给第二输出端。本申请的方案能够在稳压电路的负载发生变化时及时对稳压电路的输出进行限幅,提升电路的可靠性。
{Subject}: 1.一种电压调整电路,其特征在于,用于在稳压电路的第一输出电压超过限幅参考电压时立即调整所述第一输出电压,以减少响应延迟,所述电压调整电路包括第一放大器和差分电路,所述第一放大器,包括第一输入端、第二输入端和第一输出端；所述第一输入端,与所述稳压电路的第二输出端连接,被配置为接收所述稳压电路的第一输出电压；所述第二输入端,接第一参考电压,所述第一参考电压为所述稳压电路的限幅参考电压；所述第一放大器,被配置为当所述第一输出电压大于所述第一参考电压时,通过所述第一输出端向所述差分电路输出第一电压；当所述第一输出电压小于或等于所述第一参考电压时,通过所述第一输出端向所述差分电路输出第二电压；所述差分电路,包括第三输入端、第四输入端和第三输出端；所述第三输入端与所述第一输出端连接,所述第四输入端接偏置电压,所述第三输出端与所述第二输出端连接；所述差分电路还包括电流源,被配置为当接收所述第一电压时,对所述电流源产生的电流进行调整,拉低所述第一输出电压；当接收所述第二电压时,将所述电流源产生的电流提供给所述第二输出端；其中,所述差分电路包括差分对和电流镜,所述差分对,包括第一MOS管和第二MOS管,所述第一MOS管和所述第二MOS管为PMOS管,所述第一MOS管的栅极与所述第一输出端连接,所述第一MOS管的漏极与所述电流镜的参考电流支路连接；所述第二MOS管的栅极接偏置电压,所述第二MOS管的漏极与所述电流镜的镜像电流支路连接；所述第一MOS管和所述第二MOS管的源极与所述电流源连接,所述参考电流支路与所述镜像电流支路的电流之比为1：N,且N大于1。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功率半导体器件封装烧结评估方法及系统
{Author}: 郝建勇;张振中
{Author Address}: 215000 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区东长路88号2.5产业园N3幢101室
{Subsidiary Author}: 苏州中瑞宏芯半导体有限公司
{Date}: 2025-03-21
{Notes}: CN119381281B
{Abstract}: 本发明公开了一种功率半导体器件封装烧结评估方法及系统,属于半导体器件封装技术领域,其具体包括：在烧结时,借助炉内温度传感器与时间记录器以预设间隔记录数据形成温度-时间曲线；烧结后,先经X射线初步扫描器件,存在分层、大尺寸空洞缺陷则标记不合格；无缺陷时,依据曲线确定固相反应起始与完成温度及对应时间点,计算有效烧结时间,结合器件型号与封装工艺要求设定的标准范围判断其是否合格；若烧结时间不合格,对器件开展电性能和热性能测试,设偏差阈值,当电性能、热性能正常且烧结时间符合条件时判定封装烧结合格,否则为不合格；此方法基于多维度检测与分析,全面评估功率半导体器件封装烧结质量,提升了器件的可靠性与性能。
{Subject}: 1.一种功率半导体器件封装烧结评估方法,其特征在于,包括：步骤S1：在烧结过程中,通过器件封装烧结炉内安装的温度传感器和时间记录器以预设的时间间隔记录温度值与对应的时间点,形成温度-时间曲线数据；步骤S2：烧结完成后,利用X射线检测设备对器件进行初步扫描,查看是否存在分层、大尺寸空洞缺陷,若不存在缺陷,则标记该器件烧结合格；步骤S3：若存在缺陷,则从采集的温度-时间曲线数据中,确定固相反应起始温度和烧结完成温度,并根据固相反应起始温度和烧结完成温度,确定温度达到固相反应起始温度的时间点和达到烧结完成温度的时间点,并计算有效烧结时间；步骤S4：根据功率半导体器件的型号与封装工艺要求,设置器件的标准有效烧结时间范围,并将计算得到的有效烧结时间与设置的标准效烧结时间范围进行对比,判断该器件烧结时间是否合格；步骤S5：若器件烧结时间不合格,则对该器件进行电性能和热性能测试,并设置偏差阈值,若电性能和热性能测试结果均在正常范围内,且烧结时间在合格区间或虽超出但小于偏差阈值,则最终判定该功率半导体器件封装烧结合格,若电性能或热性能测试结果出现异常,且烧结时间不在合格区间,则判定该器件封装烧结不合格。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于神经调控的柔性植入式微型超声刺激系统设计
{Author}: 东磊;邢婉莹;郑羽
{Author Address}: 300387 天津市西青区宾水西道399号
{Subsidiary Author}: 天津工业大学
{Date}: 2025-03-21
{Notes}: CN119656495A
{Abstract}: 本发明涉及一种柔性植入式微型超声刺激系统,旨在解决现有神经调控技术中的微创性不足、组织兼容性差以及设备小型化难题。该系统通过将微型超声换能器与柔性电子技术结合,实现对复杂神经网络的高效、精准调控,特别适用于神经系统疾病的治疗。系统包括柔性基底、微型超声换能器、驱动与控制模块、封装层、集成电路与数据接口、植入固定结构和电源模块。该系统具备小型化、微创性和高效性的优势,能够广泛应用于神经系统疾病的治疗,尤其在深部神经调控、神经刺激与恢复等领域具有广阔的应用前景。
{Subject}: 1.一种用于神经调控的柔性植入式微型超声刺激系统设计,其特征在于,包括：柔性基底、微型超声换能器、驱动与控制模块、封装层、集成电路与数据接口、植入固定结构以及电源模块,其中,所述柔性基底由聚酰亚胺、聚二甲基硅氧烷和类液态金属材料制成,具备优异的机械柔性和生物相容性,能够与生物组织紧密贴合,且在设计时优化了其厚度与力学性能,确保能够适应体内环境的机械变形,减少对周围组织的刺激；所述微型超声换能器采用压电薄膜材料,如铌酸锂或锆钛酸铅制成,其厚度控制在5微米以内,换能器表面通过光刻技术形成电极,且集成了多层声学匹配层,以提高超声波的输出效率并减少能量损失；所述驱动与控制模块包括信号发生器、功率放大器和频率调节电路,通过功率放大器驱动微型超声换能器工作,频率调节电路能够根据神经调控需求调节超声波的频率与强度,所述模块采用片上系统设计,以减小电路体积并降低功耗；所述封装层由多层阻隔材料构成,外层采用聚二甲基硅氧烷以提供良好的耐磨性与生物相容性,中间层为高分子阻隔膜,内层为导电性屏蔽层,能够有效防止体内液体渗入并增强设备的机械强度；所述集成电路与数据接口能够实现信号采集与数据处理,并通过无线通信模块将工作状态与实时数据传输至外部设备,便于临床监测与调试；所述植入固定结构通过柔性臂与微型固定钩将系统稳定固定在生物组织内,确保设备在生理活动中不发生移位,同时具备一定的弹性,适应生物组织的运动变化；所述电源模块采用微型锂电池或可充电电容,能够满足微型超声换能器的高功率需求,并支持外部无线充电功能,减少了植入后的维护复杂性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产过程中低浓度气体的深度处理工艺
{Author}: 胡彦杰;李春忠;江浩;马京京
{Author Address}: 200237 上海市徐汇区梅陇路130号
{Subsidiary Author}: 华东理工大学
{Date}: 2025-03-21
{Notes}: CN119656858A
{Abstract}: 本发明属于气体处理技术领域,具体公开了一种集成电路生产过程中低浓度气体的深度处理工艺,通过催化氧化处理系统高效地将ppm级的丙二醇甲醚醋酸酯、异丙醇、甲苯、丁酮等有机气体深度净化至ppb级,有效解决了传统处理工艺处理低浓度气体时存在的成本高、矿化率低、耗时长、净化度低以及易产生二次污染的技术难题。该工艺针对集成电路生产过程中低浓度工业气体的处理,无需提浓等高耗能过程,对气体直接处理降解率提高到99%以上,矿化率提高到95%以上。
{Subject}: 1.一种集成电路生产过程中低浓度气体的深度处理工艺,其特征在于,包括以下步骤：将低浓度气体引入催化氧化处理系统中,利用复合催化剂,在合适的温度及光照条件下引发催化氧化反应,将有机气体在催化剂的活性位点上氧化为二氧化碳和水,可实现高效的深度净化,将ppm级的有机气体净化至ppb级；所述深度净化具体体现为气体中有机物质浓度低于100 ppm时,通过催化氧化处理系统,能够实现99 %以上的降解率和95 %以上的矿化效果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高强度导热半导体封装用焊锡合金及其制备方法
{Author}: 李展欣;叶桥生;张晓祥
{Author Address}: 523000 广东省东莞市塘厦镇新隆路2号、6号
{Subsidiary Author}: 东莞市千岛金属锡品有限公司
{Date}: 2025-03-21
{Notes}: CN119658210A
{Abstract}: 本申请涉及焊锡材料技术领域,尤其涉及一种高强度导热半导体封装用焊锡合金及其制备方法。一种高强度导热半导体封装用焊锡合金,按质量份数计,包括以下制备原料：锡97-98份、铜0.4-0.6份、银0.6-0.8份、锗0.008-0.011份、磷0.01-0.018份、铜-镍-石墨烯中间合金0.8-1.2份。本申请的高强度导热半导体封装用焊锡合金及其制备方法不仅具备优异的抗氧化性能和低产渣率,还拥有卓越的力学性能和导热性能,特别适用于高性能电子设备的封装需求。
{Subject}: 1.一种高强度导热半导体封装用焊锡合金,其特征在于,按质量份数计,包括以下制备原料：锡97-98份、铜0.4-0.6份、银0.6-0.8份、锗0.008-0.011份、磷0.01-0.018份、铜-镍-石墨烯中间合金0.8-1.2份。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新能源电池CCS母排器件高性能封装胶的制备及封装工艺
{Author}: 许鑫;罗刚;许照斌
{Author Address}: 363500 福建省漳州市诏安县丹诏大道78号
{Subsidiary Author}: 安田(福建)新材料有限公司
{Date}: 2025-03-21
{Notes}: CN119662192A
{Abstract}: 本发明公开了一种新能源电池CCS母排器件高性能封装胶的制备及封装工艺,属于电子封装领域,电子封装胶的制备包括PA树脂及粘结剂,粘结剂通过聚合松香的环氧树脂改性后形成一个螯合结构空腔,螯合结构空腔能够很好地和电子元器件上的金属焊脚氧化物及焊锡氧化物或焊铅氧化物形成螯合连接,从而使得注塑电子封装胶也能很好地和电子元器件上的金属焊脚粘结,纳米氮化铝通过铝金属离子镶嵌螯合结构空腔内形成一个良好的导电绝缘阻隔体,从而注塑电子封装胶导电绝缘性能大大提高,而且,还使得制备出来的电子封装胶的柔韧性能大大提高。本发明密封性能好、绝缘性能优异和粘结性能好,并且还能实现低温低压条件下对电子产品的注塑封装。
{Subject}: 1.一种新能源电池CCS母排器件高性能封装胶的制备,其特征在于,包括如下步骤：步骤1：PA树脂的制备：在装有氮气保护下的反应器中按重量计加入60～80份的二聚脂肪酸、10～20份的脂肪二羧酸,混合均匀后加入0.02～0.03份的亚磷酸催化剂及0.1～0.5份的抗氧化剂,将10～20份的二元胺按照重量比为1:1的方式溶解在无水乙醇中,并装入恒压漏斗中,搅拌同时加热升温,当反应器内的温度达到120～140℃时,开始滴加二元胺,逐步升温至160～230℃,在回流冷凝条件反应,1h 内滴加完毕,滴加完成后继续保温并1h,移除回流,且在氮气保护吹扫下,由氮气将无水乙醇、水份带出反应器,关闭氮气保护,并且在160～230℃条件下抽真空30min,在熔融状态下倒出冷却后造粒即得；步骤2：粘结剂的制备：在通入氮气保护下的反应器中按重量计加入50～60份的聚合松香、40～50份双酚A型高分子环氧树脂,先加热至120～140℃混合均匀后,再加入2 ～10份的2-甲基咪唑、1～5份的8-羟基喹啉在160～200℃条件下回流进行反应2～4h,移除回流和氮气保护,并且在160～200℃条件下抽真空30min,在熔融状态下倒出冷却后造粒即得；步骤3：PA树脂与粘结剂的混合：按重量计取上述制备的PA树脂75～85份和上述制备的粘结剂15～30份,并装入混合器中,加热至160～230℃,在熔融并搅拌,在搅拌条件下加入1～3份的球形微球、0.5～1份的纳米氮化铝,搅拌混合且保持30min；步骤4：真空处理：在温度为160～230℃条件下开启抽真空1～2h,直至混合器真空度200Pa时,停止抽真空,将熔融状态的产品倒出冷却冷却至室温后造粒即得到黄色或棕色的产品。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种门限可调低电压检测电路、芯片和集成电路
{Author}: 褚文博;李乔;卫亚东;安洋;张钧格;孔德聪;周明柯
{Author Address}: 400000 重庆市九龙坡区高新区金凤镇新凤大道99号
{Subsidiary Author}: 西部科学城智能网联汽车创新中心(重庆)有限公司
{Date}: 2025-03-21
{Notes}: CN119667242A
{Abstract}: 本发明公开一种门限可调低电压检测电路、芯片和集成电路。该电路包括：信号控制模块、倒T型电阻网络数字模拟转换器DAC模块、第一反相放大器、加法电路和比较器。信号控制模块接收到低电压检测指令时,发送控制信号至倒T型电阻网络DAC模块,控制信号为与低电压检测指令对应的目标低电压检测档位相匹配的信号,倒T型电阻网络DAC模块基于外部第二电压输入端的输出电压与控制信号,输出与目标低电压检测档位对应的电压阈值至加法电路,加法电路对电压阈值与第一反相放大器的输出电压进行加法运算得到运算后电压,比较器基于运算后电压和待检测电压装置的输出电压进行比较,输出电压检测结果。应用本发明提供方案,能够大大减少检测成本。
{Subject}: 1.一种门限可调低电压检测电路,其特征在于,包括：信号控制模块、倒T型电阻网络数字模拟转换器DAC模块、第一反相放大器、加法电路和比较器；所述第一反相放大器的反相输入端与外部第一电压输入端连接,所述第一反相放大器的输出端与所述加法电路的反相输入端连接；所述倒T型电阻网络DAC模块的电压输入端与外部第二电压输入端连接,所述信号控制模块的输出端与所述倒T型电阻网络DAC模块的信号输入端连接,所述倒T型电阻网络DAC模块的输出端与所述加法电路的正相输入端连接,其中,所述信号控制模块可控制所述倒T型电阻网络DAC模块实现多个低电压检测档位切换,各个低电压检测档位对应的电压阈值不同,且每相邻两个低电压检测档位之间的电压阈值差值相同,所述电压阈值差值为门限可调电压；所述加法电路的输出端与所述比较器的第一输入端连接,所述比较器的第二输入端与待检测电压装置的输出端连接,所述比较器的输出端与外部控制装置连接；所述信号控制模块接收到低电压检测指令时,发送控制信号至所述倒T型电阻网络DAC模块,其中,所述控制信号为：与所述低电压检测指令对应的目标低电压检测档位相匹配的信号；所述倒T型电阻网络DAC模块接收所述控制信号,基于所述外部第二电压输入端的输出电压与所述控制信号,输出与所述目标低电压检测档位对应的电压阈值至所述加法电路；所述加法电路对所述电压阈值与所述第一反相放大器的输出电压进行加法运算得到运算后电压；所述比较器基于所述运算后电压和所述待检测电压装置的输出电压进行比较,输出电压检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装体芯片通路检测方法
{Author}: 陈明;邓柏松;熊云杰;李孟健;曾令其
{Author Address}: 518000 广东省深圳市龙岗区平湖街道力昌社区平龙东路349号2#厂房
{Subsidiary Author}: 深圳电通纬创微电子股份有限公司
{Date}: 2025-03-21
{Notes}: CN119667451A
{Abstract}: 本发明属于电子制造技术领域,具体涉及一种集成电路封装体芯片通路检测方法,本发明通过引入多维度非接触式扫描、基于实时数据构建三维映射图以及智能规划探针访问序列等创新措施,该方法可以动态适应各种尺寸和引脚布局的芯片,从而实现高效且高精度的检测结果。此外,通过对响应参数的实时分析和反馈机制的应用,本发明还能够自动调整探针操作策略,进一步优化测试流程,提高检测效率和准确性。最终,这种方法不仅提升了检测的灵活性和适应性,还显著降低了检测时间和成本,为电子制造业带来了重要的技术进步。
{Subject}: 1.一种集成电路封装体芯片通路检测方法,其特征在于,包括以下步骤：将待测芯片置于检测平台上,并给出定位信息,从定位信息出发,启动多维度扫描系统,围绕芯片表面执行非接触式扫描作业；基于获取的扫描数据,构建三维结构映射图,反映芯片引脚分布及连接路径,利用形成的映射图,规划探针访问序列,使探针能够有序抵达每一目标位置；根据设定的访问序列,驱动探针移动至指定坐标点,并施加预设信号,在信号施加后,收集由芯片内部反馈的响应参数,作为评估基础；结合得到的响应参数,对比理想值范围,识别异常情况或阻抗变化,对发现的任何偏差进行记录,同时调整后续探针操作策略以优化测试；完成所有预定探针动作后,汇总全部检测数据,输出最终报告,指示芯片通路状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用外置存储的设备及打印机
{Author}: 赛青松;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 121000 辽宁省锦州市古塔区士英街4-81号
{Subsidiary Author}: 赛青松
{Date}: 2025-03-21
{Notes}: CN119668535A
{Abstract}: 使用外置存储的设备及打印机,其技术特征在于：通过网络收发连接组件与各种有存储器/卡的网络设备、产品建立有线/无线连接。其中,包括使用外置激光扫描器、激光扫描多功能手机和移动设备、语音操作设备、光盘机输入/输出设备部分,以及与其相匹配设计的网络打印机、视听播放设备。通过TCP/IP和相关网络通信协议建立网络连接,将外置设备存储的信息以有线或/和无线方式发送至相匹配设置的网络打印机中,即时/定时打印出纸件。
{Subject}: 1.使用外置存储的设备及打印机,其技术特征在于：通过网络收发连接组件与各种有存储器/卡的网络设备建立有线或/和无线连接。其中,使用外置网络激光扫描、语音操作输入/输出设备部分,包括有线或/和无线激光扫描摄照像机、激光探测器、磁体透镜、激光发射器、激光麦克风、电子录音、声光电传感器、转换器、多个解码器,信号处理器,以及识别、解析、生成、显示系统及电路,控制器、语音操作系统、扫描翻译器、语音转换翻译器、音效器、计算机芯片和程序软件、WIFI、路由器、网桥、调制解调器、中继器、集线器、网关、时钟振荡器、时序控制器、计数器、多个云锆锂钠墨量子存储器/卡、字词和语音库、缓存电路、电阻、电容、驱动电路、多个AI智能微处理器/芯片组件、音像射频发射器、无线电遥控收发机。以及,触屏显示器、按键开关及电路、扩音器、播放器、电池盒在内,现有的和新部件/元器件、压电模块组及电路。根据使用需要优选化拼接、电连接电路设计,外置式有激光扫描系统装置的设备、语音操作输入/输出系统、翻译转换、以及激光扫描移动通讯设备和程序软件。与该激光扫描设备、语音操作系统、激光扫描可移动通讯设备相匹配设计的网络打印机,包括网络连接部件和芯片、压电模块组件及电路、声光电传感器、转换器、解码器、路由器、WIFI、调制解调器、时钟振荡器、时序控制器、计数器、多个AI智能微处理器、多个存储器/卡、电容、缓存电路、电阻、驱动电路、电起动发电机、遥控收发机、电池盒在内的,以及驱动打印机构、打印部件、打印头,和模块组件、检测系统电路、多接口外壳手提式箱体边缘显示屏和操作面板,前后或左右端口输送/输出纸张板在内的,现有和新的打印机构、打印头及电路。根据使用需要,优选化拼接、电连接电路,在保持与电脑连接的原打印机部分集成电路不改变情况下,设计有线/无线网络打印机以及驱动软件。外置式激光扫描设备、语音操作系统装置产品、激光扫描移动通讯产品,通过数据线、以及TCP/IP和相关网络通信协议,与打印机网络连接部件建立有线/无线连接。通过摄照像机扫描设备,扫描识别对象的字体、图像信息,在扫描设备中生成载入数据,在显示屏显示图片、视频、文档、翻译文本、页面并存储。以及,通过电路连接的扫描翻译器、转换器、字词/语音库、存储器、AI智能微处理器,实现扫描翻译功能；通过扫描设备中麦克风的语音操作,将语音输入通过识别系统、转换器、语音转化及翻译器、存储器、AI智能微处理器,生成文档页面。通过软件页面按钮打开打印程序软件/页面,并使用打印键将打印资料通过数据线或/和网络通讯部件,以有线/无线方式发送至相匹配设置的网络打印机中,即时/定时打印出纸件。并可通过时序电路、驱动电路做存储器格式化删除处理。扫描设备中的遥控装置可遥控开关打印机。打印机外壳多接口之一可插入存储卡打印,通过电连接的显示屏显示信息、文档资料,并使用触屏面板功能键电控的打印机构打印。打印机多接口之一可与各类别电脑产品、移动通讯设备、网络照相机、光盘机有线/无线连接打印。多接口之一可插入电源线,并可用电源线连接外置电起动发电机给打印机供电。也可以使用电池盒自供电。通过智能手机中的激光扫描摄照像机、语音操作系统,在手机中打开打印程序软件/页面,将打印资料通过数据线或/和网络通讯部件,以有线/无线方式发送至相匹配设置的网络打印机中,即时/定时打印出纸件。该网络打印机可以是各类别单机,也可是共用一个打印机构和打印头的打印、复印、传真机之间二合一或三合一的一体机产品,以及带有打印机的有线/无线扫描可视频固话机。该打印机可不用数据线与电脑、移动通讯设备连接使用。其中,有扫描、复印、传真功能的一体机外壳复印翻盖的外表面可镶嵌显示屏,其扁排线经过折页铰链内腔与打印机壳体内部器件电连接。网络光盘打印机,其技术特征在于：在外置的刻录、播放两用光盘机方圆型外壳表面设置功能键触屏面板和显示屏,光盘可按键弹出。在其壳内设置网络连接收发部件、WIFI、路由器、调制解调器、网桥、网关、中继器、集线器、声光电传感器、信号处理器、多个解码器、电脑芯片、模块组、量子存储器/卡、AI智能微处理器、电池盒。光盘底座发电机与电池盒、微细制冷管电连接。光盘机有多接口,通过TCP/IP和相关网络通信协议,与网络打印机连接部件建立有线/无线连接。开机旋转光盘后,通过光盘机中的存储器、解码器、信号处理器、转换器、AI智能微处理器、滤波器、敏感元器件、光驱,经由声光电传感器、磁体透镜、激光探测器,激光头照射输出光盘存储的信息。将需要打印的资料在光盘机显示屏分栏显示光盘存储信息资料,触屏选择需要发送、打印的文件资料,按打印键发送。通过数据线或/和网络通讯器件将光盘中存储的信息输出发送至网络打印机,经AI智能处理器处理后打印出纸件。该刻录和播放两用光盘机的一个输入激光头与另个输出激光头同轨道设置。包括存储器/卡、各种模块组、芯片、多个解码器、缓存电路、驱动电路、转换器、声光电传感器、敏感元器件、滤波器、磁体透镜、激光探测器,与输入信息的激光头在内的各种器件电连接,通过该激光头输入将存储的信息照射发送至空白光盘表面存储。该光盘机可设计成外置使用的产品,也可去掉外壳将其设置安装于智能手机、台式电脑、笔记本电脑、折叠屏手机和平板电脑、可移动通讯产品中。使用刻录程序软件将电脑中的文件资料,通过光盘机刻录系统光照射刻录后存储于光盘中。该光盘机有线/无线连接网络播放设备后,可在电脑和网络播放设备产品中查阅、收看。在共用一个激光头进行输入刻录与输出播放的两用光盘机中,操作面板有各自开关键和时钟、时序控制电路,其控制电路分别设计连接输入刻录系统、输出播放系统、存储器、解码器、转换器,在显示屏播放器、音箱设备播放接收。此外,该技术方案可适用于磁头刻录、播放光盘的网络光盘机设计制造。根据所述技术方案,设计制作激光刻录、扫描播放的两用光盘机。其特征在于：在光盘机中设置一个输入信息使用的激光头系统和一个激光头扫描输出信息系统装置。其中,激光头照射光盘输入信息与刻录机方式相同,所用部件、芯片、元器件、模块组件、AI智能微处理器和集成电路设计也基本相同。激光头扫描输出系统,用于反射接收光盘存储信息并输出,其部件、模块组件、AI智能微处理器和集成电路,与激光扫描多功能手机扫描输入和处理后输出信息方式基本相同。所述多接口光盘机一体化设计、外接设置有线或/和无线电容麦克风,通过光盘机内置的包括声光电传感器、语音输入操作识别校正系统、控制器、转换器、翻译器、存储器/卡、芯片、模块组件、解码器、AI智能微处理器在内,以及需要使用的现有和新部件、器件制作集成电路,与两用光盘机输入刻录/输出播放电路分别电连接。将语音输入系统作为激光头系统和磁头组件系统电路连接使用,录制信息、存储于光盘中。并且,可经该光盘机输出系统输出,通过AI智能微处理器处理后播放接收。通过该网络光盘机内置网络连接收发部件、电脑芯片、模块组件、AI智能微处理器及电路,与相匹配设置有网络连接收发部件的网络激光投影机,通过TCP/IP和相关网络通信协议,建立网络连接。通过网络光盘机数据线或/和无线网络通讯器件、音影射频发射器,将信号发送至投影机中,经处理后播放收看。使外置/内置有存储器的网络设备产品、有激光扫描装置的设备和移动通讯产品,通过有线/无线收发方式在网络打印机、投影机和播放产品中兼容使用。该光盘基板可用树脂材料,其记录层可用光驱能读取的云母、锆、锂、钠、石墨离子和敏感材料作涂层。通过使用特制有激光扫描功能的扫描设备、智能手机、笔记本电脑、折叠屏移动通讯设备,可将光盘表面存储信息反射于扫描设备和带有扫描装置的移动通讯产品中,通过其AI智能微处理器、处理软件处理后在显示屏显示页面,查阅、收看音视频、文件资料。以及,通过显示屏播放设备接收、播放收看。区别于扫描二维码打印方式的打印机,以及没有外置式扫描、语音操作设备的各类别打印机单机,和打印、复印、扫描、传真一体机产品。区别于刻录或者播放功能相分离的单一功能的刻录机、音视频播放器、MP3、VCD/DVD、影碟机,唱片机。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于电压比较的芯片功耗攻击检测方法及系统、一种芯片
{Author}: 汪楠;刘睿超;郑皓严;凌小峰
{Author Address}: 200030 上海市徐汇区梅陇路130号
{Subsidiary Author}: 华东理工大学
{Date}: 2025-03-21
{Notes}: CN119670079A
{Abstract}: 本申请提供一种基于电压比较的芯片功耗攻击检测方法及系统、一种芯片,该方法包括：通过在集成电路的电源网格节点间部署模拟电压比较器,并利用模拟电压比较器对电源网格节点间的电压进行实时比较,检测由功耗分析攻击引起的电压变化；再基于电压比较结果提取电源网格节点的特征,以及利用线性支持向量机模型对提取的特征进行训练,得到训练后的机器学习模型；最后将训练后的机器学习模型嵌入至集成电路中进行功耗分析攻击检测。本申请通过模拟电压比较器检测相邻电源网格节点之间的电压差异,并通过多次电压比较补偿电压噪声的影响；本申请选择线性支持向量机模型作为功耗分析攻击检测模型,能够实时检测功耗分析攻击,确保硬件系统的安全性。
{Subject}: 1.一种基于电压比较的芯片功耗攻击检测方法,其特征在于,所述方法包括以下步骤：在集成电路的电源网格节点间部署模拟电压比较器,并利用所述模拟电压比较器对电源网格节点间的电压进行实时比较,检测由功耗分析攻击引起的电压变化；基于电压比较结果提取电源网格节点的特征；利用线性支持向量机模型对提取的特征进行训练,得到训练后的机器学习模型；将训练后的机器学习模型嵌入至集成电路中进行功耗分析攻击检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于多物理场耦合仿真的电子组件可靠性数字化设计方法
{Author}: 曾颖;黄土地;周振威;黄鑫;李静;黄洪钟;钱华明;何世烈;刘俊斌
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-03-21
{Notes}: CN119670425A
{Abstract}: 本发明公开了一种基于多物理场耦合仿真的电子组件可靠性数字化设计方法,属于可靠性分析技术领域,包括以下步骤：S1、获取电子组件的工作环境指标和可靠性设计指标；S2、构建元部件可靠性数字化评估模型；S3、得到电子组件的电气参数和温度参数；S4、为电子组件构建整体可靠性评估模型；S5、为电子组件的整体可靠性评估模型构建优化模型,完成电子组件可靠性数字化设计。本发明能够在数据不足的情况下,通过多物理场耦合仿真和数字化评估技术,对电子组件的可靠性进行精确评估,并在其他设计因素的约束条件下实现可靠性设计优化,从而在有限的设计条件下提升电子组件在复杂环境下的稳定性和长期可靠性。
{Subject}: 1.一种基于多物理场耦合仿真的电子组件可靠性数字化设计方法,其特征在于,包括以下步骤：S1、获取电子组件的工作环境指标和可靠性设计指标；S2、根据电子组件的工作环境指标和可靠性设计指标,构建元部件可靠性数字化评估模型；S3、利用多物理场耦合仿真方法对可靠性数字化评估模型进行处理,得到电子组件的电气参数和温度参数；S4、根据电子组件的电气参数和温度参数,为电子组件构建整体可靠性评估模型；S5、为电子组件的整体可靠性评估模型构建优化模型,完成电子组件可靠性数字化设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路最差性能处理方法
{Author}: 马艳辉;张侠;李克坚;苑芳
{Author Address}: 266101 山东省青岛市崂山区株洲路88号1栋10层1002
{Subsidiary Author}: 青岛青软晶尊微电子科技有限公司
{Date}: 2025-03-21
{Notes}: CN119670661A
{Abstract}: 本申请公开了本申请提出了一种集成电路最差性能处理方法,涉集成电路领域,包括：采用修正的正态分布累积分布函数CDF来描述失效率与电路性能之间的非线性,引入偏斜度参数和峰度参数；对采样点进行权重计算,突出失效边界附近的重要样本,并在局部区域内采用加权最小二乘回归构建局部线性模型。在全局尺度上,通过对采样矩阵进行对数变换,将特征分布从非线性转化为近似线性,并采用正交匹配追踪算法构建稀疏的全局线性模型,提高了模型的泛化能力和解释性。最后,该方法以修正高斯函数计算的6σ处电路性能预测值为目标,根据最差性能点的位置,灵活选择全局或局部线性模型作为约束条件,迭代求解最优解,有效平衡了估计精度和计算效率。
{Subject}: 1.一种集成电路最差性能处理方法,其特征在于,包括：S1,获取集成电路的工艺参数和器件参数,构建数据集D；S2,计算数据集D中每个采样点的权重,并计算采样点的电路性能仿真结果对应的失效率；S3,根据和,构建电路性能向量y和失效率向量ρ,将y中的元素按照从小到大进行排序,得到排序后的电路性能向量；S4,根据上一步迭代得到最优的最差性能点x*确定失效边界,在失效边界确定的范围内重采样,得到采样矩阵X；S5,对X中的目标变量进行对数变换,得到变换后的采样矩阵；S6,根据和ρ,利用高斯函数计算处的失效率所对应的电路性能预测值；S7,以为自变量,以y为因变量,在失效边界的局部区域内,采用加权最小二乘回归方法构建局部线性模型；S8,以为自变量,以y为因变量,采用交叉验证的正交基追踪算法构建全局线性模型；S9,以电路性能预测值为目标构建优化问题,当最差性能点x位于失效边界的局部区域内时,使用为约束条件；否则使用为约束条件,求解优化问题得到最优的最差性能点x*；S10,利用x*更新数据集D；S11,重复以上迭代,直至满足预设的收敛条件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于深度强化学习和RSMT的集成电路布线方法、系统
{Author}: 朱明;张欣欣;廖媛;檀志伟;吴秀龙;彭春雨;李志刚
{Author Address}: 230601 安徽省合肥市经开区九龙路111号
{Subsidiary Author}: 安徽大学
{Date}: 2025-03-21
{Notes}: CN119670672A
{Abstract}: 本发明涉及集成电路布线技术领域,具体涉及基于深度强化学习和RSMT的集成电路布线方法、系统。本发明提出了改进型的电路布线模型来进行RES的求解,其在编码器中不仅引入了选择性卷积层,还融入了基于马卡龙变形层设计的特征处理层：前者实现了对多尺度特征的提取和动态融合,有效捕获点集的局部细节与多尺度特征,从而提高了模型对复杂点分布的适应能力,为解的构建提供更精确的特征表示；后者增加了残差路径和分层特征处理,进一步提升了解构建的全局优化能力,使得生成的解更精确,误差更低。本发明解决了现有REST法在特征表达能力、训练效率和大规模点集的适应性方面仍需改进的问题。
{Subject}: 1.一种基于深度强化学习和RSMT的集成电路布线方法,其特征在于,包括：步骤一,获取目标平面区域中的全部M个待处理节点坐标Point-1～Point-(M)；步骤二,使用训练好的电路布线模型对Point-1～Point-(M)进行处理,得到电路布线结果RES；M＞1；其中,训练好的电路布线模型是采用自我批评序列训练算法训练得到的；电路布线模型包括：编码器Encoder、解码器Decoder；Encoder用于对Point-1～Point-(M)进行编码以得到M个编码特征Encoding-1～Encoding-M；Decoder用于对Encoding-1～Encoding-M进行解码,逐步生成节点连接序列以得到RES；Encoder包括：1个嵌入层Embedder、1个选择性卷积层SKConv、1个特征处理层MT；Embedder用于对第m个待处理节点Point-(m)提取初步特征并生成第m个嵌入表示Embedding-(m)；SKConv用于从Embedding-(m)提取出多尺度特征、并进行动态融合,得到第m个融合后的多尺度特征MS-features-(m)；MT用于对MS-features-(m)进行全局特征增强,得到第m个编码特征Encoding-(m)；m∈[1,M]；其中,MT包括：N个马卡龙变形层mt-1～mt-N；N≥1；mt-n的输出作为mt-(n+1)的输入；mt-1的输入为MS-features-(m)；mt-N的输出为Encoding-(m)；n∈[1,N-1]。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于A星算法的PCB布线多路径输出方法及系统
{Author}: 邱柯妮;郭权葆;陈旭青
{Author Address}: 100048 北京市海淀区西三环北路105号
{Subsidiary Author}: 首都师范大学
{Date}: 2025-03-21
{Notes}: CN119670675A
{Abstract}: 本发明公开一种基于A星算法的PCB布线多路径输出方法及系统,涉及集成电路电子设计自动化技术领域。所述方法包括：构建A星算法,利用Q-Learning算法与多重路径输出策略对A星算法进行优化,得到A星优化算法；多重路径输出策略为：对经结合Q-Learning算法的A星算法输出的路径长度进行对比,并输出所有的最短路径；在PCB模拟布线环境中,利用A星优化算法求解布线的路径节点,输出所有路线不同但长度相等的最短路径；PCB模拟布线环境是根据设定的起始节点、目标节点和障碍物构建的。本发明能够通过将强化学习算法引入到布线过程中并提出多重路径输出策略来辅助A星算法输出多条最短路径,从而优化整体的布局布线效果。
{Subject}: 1.一种基于A星算法的PCB布线多路径输出方法,其特征在于,包括：构建A星算法；所述A星算法是利用总代价函数的计算进行路径节点选择；所述总代价函数包括实际代价函数和启发式函数；利用Q-Learning算法与多重路径输出策略对所述A星算法进行优化,得到A星优化算法；所述多重路径输出策略为：对经结合Q-Learning算法的A星算法输出的路径长度进行对比,并输出所有的最短路径；在PCB模拟布线环境中,利用所述A星优化算法求解布线的路径节点,输出所有路线不同但长度相等的最短路径；所述PCB模拟布线环境是根据设定的起始节点、目标节点和障碍物构建的；所述PCB布线环境为网格环境。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片trimming方法及系统
{Author}: 赵文涛
{Author Address}: 100080 北京市海淀区永丰基地丰贤中路7号孵化楼A楼二层
{Subsidiary Author}: 北京确安科技股份有限公司
{Date}: 2025-03-21
{Notes}: CN119670683A
{Abstract}: 本申请提供了一种集成电路芯片trimming方法及系统,该集成电路芯片trimming方法包括以下步骤：计算Code-Target；将所述Code-Target写入寄存器,获取Code-Target对应Pin的值Value；对所述Code-Target对应Pin的值Value进行判断,当所述Code-Target对应Pin的值Value满足trimming目标条件时,完成集成电路芯片的trimming。在上述技术方案中,针对正功能、工艺正常的集成电路芯片,Trimming过程的查询次数大大减少,能够快速完成trimming过程,提升效率。
{Subject}: 1.一种集成电路芯片trimming方法,其特征在于,包括以下步骤：计算Code-Target；将所述Code-Target写入寄存器,获取Code-Target对应Pin的值Value；对所述Code-Target对应Pin的值Value进行判断,当所述Code-Target对应Pin的值Value满足trimming目标条件时,完成集成电路芯片的trimming。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于溯源码构建集成电路溯源库的方法
{Author}: 段恩传;郑理祥;谢天歌;谢锶李佳;何满江;杨凯;董力源
{Author Address}: 621000 四川省绵阳市经开区绵州大道中段186号
{Subsidiary Author}: 四川启赛微电子有限公司
{Date}: 2025-03-21
{Notes}: CN119671582A
{Abstract}: 本发明公开了一种基于溯源码构建集成电路溯源数据库的方法,包括：采用多进制的方式编译四位溯源码,并对每一个集成电路分配唯一的四位溯源码,同时绑定四位溯源码在芯片焊接作业过程中、芯片焊接作业完成后的信息及电子视图；在引线焊接站点和塑封站点,读取四位溯源码并下载电子视图；作业完成后,更新电子视图,将不良品在电子视图中标记；在激光打标站点对生产状态为良品的集成电路将进行打标,将四位溯源码用激光刻印在集成电路表面用于后期追溯；在吸盘切割站点,将未打标的不良品直接筛分管理；将唯一四位溯源码绑定的生产信息保存在溯源数据库中用于后续追溯查询；本发明可实现多种尺寸,特别是小尺寸集成电路封装测试全流程的精确追溯。
{Subject}: 1.一种基于溯源码构建集成电路溯源数据库的方法,其特征在于,包括以下步骤：步骤1、芯片焊接作业开始时,采用多进制的方式编译四位溯源码,并对每一个集成电路分配唯一的多进制四位溯源码,同时绑定所述四位溯源码与芯片位置、测试信息、芯片焊接作业过程中、芯片焊接作业完成后的信息以及电子视图；步骤2、引线焊接站点进站,引线焊接机台读取所述四位溯源码并下载电子视图；引线焊接作业完成后,更新电子视图,将不良品在电子视图中标记；步骤3、塑封站点进站,塑封机台读取所述四位溯源码并下载电子视图；塑封焊接作业完成后,手动更新电子视图,将不良品在电子视图中标记；步骤4、激光打标站点进站,对所有生产状态为良品的集成电路将进行打标,将四位溯源码用激光刻印在集成电路表面用于后期追溯；步骤5、吸盘切割进站,吸盘切割机台读取所述四位溯源码；在吸盘切割站点,将集成电路切割为单颗产品,将未打标的不良品直接筛分管理；步骤6、依靠多进制四位溯源码建立集成电路封装测试信息溯源数据库,实现每一个集成电路的精确追溯。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 图像处理方法、显示驱动电路及可读存储介质
{Author}: 周宽宽;赵蕴阳
{Author Address}: 200137 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海傲显科技有限公司
{Date}: 2025-03-21
{Notes}: CN119673106A
{Abstract}: 本申请公开了一种图像处理方法、显示驱动电路及可读存储介质,旨在优化显示驱动芯片的功耗性能。所述显示驱动集成电路包括图像识别模块、内置RAM以及主控芯片。图像识别模块对接收到的每行原始图像数据进行一致性检测,并根据检测结果为每行数据生成标记位。带有标记位的行数据经过压缩后存储至显示驱动集成电路的内置RAM中。在进行原始图像数据解压时,检测标记位,若标记位指示该行数据一致,则仅解压该行的首位压缩数据,并将其复用为整行的恢复数据。本发明通过标记位检测与数据压缩和复用的方式,显著减少了显示驱动集成电路对从主控接收到的图像进行效果处理及解压过程中的计算复杂度,特别适用于显示效果需求不高,算法处理的频率和复杂度可以相应降低的模式。
{Subject}: 1.一种图像处理方法,用于显示驱动集成电路,所述显示驱动集成电路包括图像识别模块、内置RAM以及主控芯片,其特征在于,包括：S1：主控芯片逐行传输显示数据至图像识别模块；S2：所述图像识别模块对接收到的每行原始图像数据进行一致性检测,为行数据生成标记位；S3：将带标记位的行数据压缩并存储至显示驱动集成电路的内置RAM；S4：在原始图像数据解压时,检测标记位,若标记位指示行数据一致,则将首位压缩数据解压并复用为恢复数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种微针组件
{Author}: 黄立;黄晟;刘博文;姚娜;宋子航;何贻宁;潘兵磊;宓乐圆
{Author Address}: 430206 湖北省武汉市东湖新技术开发区高新大道999号武汉未来科技城龙山创新园一期B3栋10楼1130(自贸区武汉片区)
{Subsidiary Author}: 武汉衷华脑机融合科技发展有限公司
{Date}: 2025-03-21
{Notes}: CN119673414A
{Abstract}: 本申请涉及一种微针组件,所述微针组件包括微针底座和微针机构,所述微针底座的中部设置有呈阵列分布的微针导向孔；所述微针机构安装于所述微针底座上,所述微针机构包括微针安装板和微针阵列结构,所述微针安装板的内壁上开设有卡槽；所述微针阵列结构卡设于所述卡槽上,所述微针阵列结构具有间隔分布的一列微针,所述微针穿过所述微针导向孔。本申请提供的微针组件中,微针阵列结构上设置有一列多根微针,安装时各微针从微针底座的微针导向孔中穿出,以进入脑组织中,可见,本申请植入时,呈阵列式的一次性植入多根,相比一根一根的植入,本申请植入效率明显得到提升。本申请使用微针阵列,可以实现多通道数高通量的双向神经信号采集与调控。
{Subject}: 1.一种微针组件,其特征在于,所述微针组件(3)包括：微针底座(30),其呈圆形,所述微针底座(30)的中部设置有呈阵列分布的微针导向孔(300)；微针机构(31),所述微针机构(31)安装于所述微针底座(30)上,所述微针机构(31)包括微针安装板(311)和微针阵列结构(312),所述微针安装板(311)的内壁上开设有卡槽(3110)；所述微针阵列结构(312)卡设于所述卡槽(3110)上,所述微针阵列结构(312)具有间隔分布的一列微针(310),所述微针(310)穿过所述微针导向孔(300)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 通过RTP控制重掺硼衬底和轻掺硼外延片BMD的方法
{Author}: 张沛
{Author Address}: 311201 浙江省杭州市钱塘新区东垦路888号
{Subsidiary Author}: 杭州中欣晶圆半导体股份有限公司
{Date}: 2025-03-21
{Notes}: CN119673757A
{Abstract}: 本发明涉及一种通过RTP控制重掺硼衬底和轻掺硼外延片BMD的方法,所属硅片加工技术领域,包括如下操作步骤：第一步：采用切克劳斯基法拉制单晶,拉晶时掺入Bo金属。第二步：进行切片、研磨减薄、抛光、洗净和外延工艺。第三步：将完成外后的硅片分ABC三组进行退火处理；同时做一组无RTP退火处理的基准硅片。第四步：进行低温热处理,低温处理作用是促进氧沉淀的形核。第五步：进行高温热处理,高温处理作用是促进硅片体内氧沉淀形核中心的长大,以在硅片体内形成高密度的氧沉淀及其诱生缺陷。提高了硅片的成品率,大大缩短了集成电路制造中退火过程所消耗的时间,而且也满足了集成电路制造过程中对低温的现实要求,减少了工艺过程进而节约了成本。
{Subject}: 1.一种通过RTP控制重掺硼衬底和轻掺硼外延片BMD的方法,其特征在于包括如下操作步骤：第一步：采用切克劳斯基法拉制单晶,拉晶时掺入Bo金属,电阻率控制在10～20mΩ·cm；第二步：完成单晶拉制后进行切片、研磨减薄、抛光、洗净和外延工艺；第三步：将完成外后的硅片分ABC三组进行退火处理；同时做一组无RTP退火处理的基准硅片,记为条件D；快速退火炉即RTP退火温度为1250℃,退火时间为30秒,退火氛围为氧气,记为条件A；快速退火炉即RTP退火温度为1250℃,退火时间为30秒,退火氛围为氮气,记为条件B；快速退火炉即RTP退火温度为1250℃,退火时间为30秒,退火氛围为氩气,记为条件C；第四步：将完成退火处理ABC三组进行低温热处理；第五步：将完成低温热处理ABC三组进行高温热处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种散热型集成电路芯片的封装结构
{Author}: 王晓丹;王曦;颜鑫;张明;鲜利
{Author Address}: 610000 四川省成都市高新区金桂路238号B区4幢3单元2楼203号
{Subsidiary Author}: 四川弘智远大科技有限公司
{Date}: 2025-03-21
{Notes}: CN119673888A
{Abstract}: 本发明公开了一种散热型集成电路芯片的封装结构,涉及芯片封装领域,包括从上至下依次装配在一起的上封装板、芯片封装板和散热封装板,芯片封装板的顶部开设有芯片槽,芯片槽用于植入芯片,散热封装板的顶部开设有散热槽,散热槽内填充有石蜡,芯片的脚位通过导线连接引脚的一端,芯片封装板上对应引脚的位置贯穿开设有安装槽,散热槽的内侧壁开设有引出槽,引出槽穿过散热封装板的外侧壁,每个安装槽均对应设有一个引出槽,引脚的另一端穿过安装槽与引出槽布置在散热封装板的外部,利用石蜡相变材料吸热熔化吸收芯片产生的热量,从而使芯片封装结构能自行进行散热,延长了芯片的持续工作时间。
{Subject}: 1.一种散热型集成电路芯片的封装结构,其特征在于,包括从上至下依次装配在一起的上封装板(1)、芯片封装板(2)和散热封装板(3),所述芯片封装板(2)的顶部开设有芯片槽(4),所述芯片槽(4)用于植入芯片(6),所述散热封装板(3)的顶部开设有散热槽(5),所述散热槽(5)内填充有石蜡,所述芯片(6)的脚位通过导线连接引脚(7)的一端,所述芯片封装板(2)上对应所述引脚(7)的位置贯穿开设有安装槽(8),所述散热槽(5)的内侧壁开设有引出槽(9),所述引出槽(9)穿过所述散热封装板(3)的外侧壁,每个所述安装槽(8)均对应设有一个所述引出槽(9),所述引脚(7)的另一端穿过安装槽(8)与引出槽(9)布置在所述散热封装板(3)的外部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高集成度PCB测试用集成电路的芯片
{Author}: 吴毅起;林宇
{Author Address}: 510710 广东省广州市黄埔区科学大道182号C2栋1003房(仅限办公)
{Subsidiary Author}: 广州市力驰微电子科技有限公司
{Date}: 2025-03-21
{Notes}: CN119673893A
{Abstract}: 本发明公开了一种高集成度PCB测试用集成电路的芯片,包括：芯片主体,芯片主体包括芯片底座、芯片顶盖、芯片引脚,芯片底座顶端连接芯片顶盖,芯片引脚设置于芯片底座边侧,芯片底座对应芯片引脚内部设置有引脚套座,引脚套座内部上方一侧设置有限位结构,芯片引脚贴合插接于引脚套座内部,芯片引脚位于引脚套座一端内侧设置有弹片,本发明具有以下优点：芯片主体在运行时内部产生的热量可通过导热柱加快向外散热,若芯片主体上的芯片引脚损坏时,可将新的芯片引脚位于弹片且凹槽与凸块相对应一端插入引脚套座中,插到位时,则限位片上的凸块卡入凹槽中,进而可避免芯片引脚随意脱落。
{Subject}: 1.一种高集成度PCB测试用集成电路的芯片,包括：芯片主体,其特征在于,所述芯片主体包括芯片底座(1)、芯片顶盖(2)、芯片引脚(5),所述芯片底座(1)顶端连接芯片顶盖(2),所述芯片引脚(5)设置于芯片底座(1)边侧,所述芯片底座(1)对应芯片引脚(5)内部设置有引脚套座(4),所述引脚套座(4)内部上方一侧设置有限位结构,所述芯片引脚(5)贴合插接于引脚套座(4)内部,所述芯片引脚(5)位于引脚套座(4)一端内侧设置有弹片(8)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低功耗上电复位电路
{Author}: 余小游;张昭翰;颜盾
{Author Address}: 410082 湖南省长沙市岳麓区麓山南路1号
{Subsidiary Author}: 湖南大学
{Date}: 2025-03-21
{Notes}: CN119675641A
{Abstract}: 本申请涉及一种低功耗上电复位电路,通过利用施密特触发器的滞后特性,结合PMOS和NMOS晶体管的互补控制,实现了低功耗和高稳定性的上电复位及上电检测功能。不仅提供了必要的复位延时,还有助于降低电路在启动过程中的功耗。同时,为了进一步提高性能,提供了电压检测迟滞功能,以提供额外的保护机制,防止由于电源波动引起的电压过低情况。与现有技术相比,利用CMOS晶体管的低功耗特性,显著降低了上电复位电路的整体功耗,通过精确的电压检测和延时控制,确保了电路复位的稳定性,优化的电压检测模组提高了电路对电源变化的响应速度,电路设计简洁,易于与现有的集成电路工艺兼容。
{Subject}: 1.一种低功耗上电复位电路,其特征在于,包括电压检测模组和量化延时模组,所述量化延时模组包括中间延时单元和两级施密特触发器,两级所述施密特触发器的两个输入端分别连接第一电源电压和第二电源电压,第一级所述施密特触发器的输出端连接所述中间延时单元的第一控制端,所述中间延时单元的输出端连接第二级所述施密特触发器的控制端,第二级所述施密特触发器的输出端用于提供稳定的复位信号；所述电压检测模组包括电流镜、长宽比成比例的NMOS管对、分压电阻单元及启动负载电容,所述电流镜的输入端连接所述第一电源电压,所述电流镜的输出端连接所述NMOS管对的输入端,所述电流镜的控制端连接所述中间延时单元的第二控制端,所述NMOS管对的输出端通过所述分压电阻单元接地,所述分压电阻单元的控制端连接所述中间延时单元的第一控制端,所述启动负载电容的栅极分别连接所述电流镜的输出端和第一级所述施密特触发器的控制端,所述启动负载电容的源极连接所述第一电源电压,所述启动负载电容的漏极连接所述中间延时单元的输入端；所述分压电阻单元用于提供所述电压检测模组的可变分压,所述量化延时模组用于根据所述电压检测模组的输出结果进行数字逻辑转换,所述中间延时单元用于通过电容充电产生微秒级的延时。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种摄像模组封装工艺
{Author}: 赵航;陈永岭;谢育佐
{Author Address}: 400900 重庆市大足区通桥街道西湖大道13号
{Subsidiary Author}: 盛泰光电科技股份有限公司
{Date}: 2025-03-21
{Notes}: CN119676534A
{Abstract}: 本发明涉及摄像模组封装领域,具体公开了一种摄像模组封装工艺；包括以下步骤：步骤1：在支架的下部设置L形槽,并使L形槽的深度为2～5mm；对摄像模组进行组装,得到半成品；步骤2：在半成品的支架外周注胶,并使胶水同时与支架和基板接触；步骤3：待胶水固化后即可完成封装。本发明中的摄像模组封装工艺能够解决摄像模组的长度和宽度较大的问题。
{Subject}: 1.一种摄像模组封装工艺,其特征在于：包括以下步骤：步骤1：在支架的下部设置L形槽,并使L形槽的深度为2～5mm；对摄像模组进行组装,得到半成品；步骤2：在半成品的支架外周注胶,并使胶水同时与支架和基板接触；步骤3：待胶水固化后即可完成封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 磁场导线及其制备方法、磁场线圈和芯片
{Author}: 黄黎;李尚坤;周巷庆;凌方舟;蒋乐跃
{Author Address}: 214000 江苏省无锡市国家高新技术产业开发区新辉环路2号
{Subsidiary Author}: 美新半导体(无锡)有限公司
{Date}: 2025-03-21
{Notes}: CN119677397A
{Abstract}: 本发明提供一种磁场导线及其制备方法、磁场线圈和芯片。所述磁场导线用于在流过电流时在目标区域产生磁场,其包括：非磁性金属层；和位于所述非磁性金属层的远离所述目标区域一侧的磁性金属层,其中所述磁性金属层的厚度小于非磁性金属层的厚度。本发明中的磁场导线在同等条件下相较于传统的非磁性金属单独制成的磁场导线可以在目标区域产生更大的磁场。
{Subject}: 1.一种磁场导线,用于在流过电流时在目标区域产生磁场,其特征在于,其包括：非磁性金属层；和位于所述非磁性金属层的远离所述目标区域一侧的磁性金属层,其中所述磁性金属层的厚度小于非磁性金属层的厚度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种超导晶体管器件及其制备方法
{Author}: 周强;郇庆昌;范云茹;张孝富
{Author Address}: 610000 四川省成都市高新区桂溪街道天府五街200号菁蓉汇1号楼A区9楼902室
{Subsidiary Author}: 天府绛溪实验室
{Date}: 2025-03-21
{Notes}: CN119677398A
{Abstract}: 本申请公开了一种超导晶体管器件及其制备方法,属于超导电子学领域,超导晶体管器件包括第一栅极和/或第二栅极、超导纳米线、第一电极和第二电极；其中,所述第一栅极和第二栅极分别位于所述超导纳米线的两侧,或者,所述第一栅极或第二栅极位于所述超导纳米线的侧边；所述超导纳米线的两端分别与所述第一电极和第二电极连接；所述第一栅极和/或第二栅极、第一电极和第二电极均用于与外部电极连接。本申请通过超导纳米线和栅极构建得到具备逻辑功能的超导晶体管器件,简化了超导逻辑电路的结构,提升了器件的集成度和扩展性,大大降低了制备难度和对磁屏蔽的要求,为超导集成电路的发展提供了新的技术路线。
{Subject}: 1.一种超导晶体管器件,其特征在于,包括：第一栅极和/或第二栅极、超导纳米线、第一电极和第二电极；其中,所述第一栅极和第二栅极分别位于所述超导纳米线的两侧,或者,所述第一栅极或第二栅极位于所述超导纳米线的侧边；所述超导纳米线的两端分别与所述第一电极和第二电极连接；所述第一栅极和/或第二栅极、第一电极和第二电极均用于与外部电极连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种合金电阻及包括该合金电阻的封装工艺
{Author}: 李智德
{Author Address}: 518000 广东省深圳市龙华区龙华街道清湖社区清湖村宝能科技园12栋13层B座
{Subsidiary Author}: 深圳市业展电子有限公司
{Date}: 2025-03-21
{Notes}: CN119296902B
{Abstract}: 本发明公开一种合金电阻及包括该合金电阻的封装工艺。其中,该封装工艺用于对合金电阻粗胚进行加工,基于封装治具对合金电阻粗胚进行封装操作。所述封装治具包括：固定基板、托底支撑板、垫高辅助板、上盖板以及刮涂组件,所述固定基板位于所述托底支撑板与所述垫高辅助板之间,所述上盖板位于所述垫高辅助板的上方。该封装工艺能够快速且批量地对多个合金电阻粗胚进行封装操作,提高工作效率和标准化程度,同时避免对电极造成损伤。该合金电阻通过上述的封装工艺加工得到。
{Subject}: 1.一种合金电阻的封装工艺,用于对合金电阻粗胚进行加工,其特征在于,基于封装治具对合金电阻粗胚进行封装操作；所述合金电阻粗胚包括电极以及电阻体；所述封装治具包括：固定基板、托底支撑板、垫高辅助板、上盖板以及刮涂组件,所述固定基板位于所述托底支撑板与所述垫高辅助板之间,所述上盖板位于所述垫高辅助板的上方；包括如下步骤：步骤一,获取所述固定基板以及所述托底支撑板,将所述托底支撑板上移至与所述固定基板贴合；步骤二,将绝缘胶漆涂覆在所述固定基板的最左侧,然后使用所述刮涂组件将所述绝缘胶漆推行向所述固定基板的最右侧,实现第一次封装操作；步骤三,将多个所述合金电阻粗胚逐一放置到所述固定基板上；步骤四,将所述垫高辅助板下移至与所述固定基板贴合；步骤五,将所述上盖板向下压直至所述上盖板完全与所述垫高辅助板贴合；步骤六,将所述上盖板与所述垫高辅助板分离,随后在所述垫高辅助板的顶面涂覆绝缘胶漆,再次使用所述刮涂组件将所述绝缘胶漆刮过整个所述垫高辅助板,实现第二次封装操作；步骤七,烘干所述绝缘胶漆,所述绝缘胶漆凝固形成包裹在所述合金电阻粗胚上的绝缘层；步骤八,所述垫高辅助板与所述固定基板分离,所述托底支撑板再次上移与所述固定基板贴合,从而将所述合金电阻粗胚顶出；所述固定基板上设有：导向柱、藏胶凹槽以及刮涂平面,所述藏胶凹槽与所述合金电阻粗胚适配,且所述藏胶凹槽内开设有与所述合金电阻粗胚的电极适配的通孔；所述托底支撑板滑动设于所述导向柱上,且所述托底支撑板上设有若干托底柱,所述托底柱与所述通孔适配,且所述托底柱的顶面尺寸与所述电极的端面尺寸相同；当所述托底支撑板贴合所述固定基板时,所述托底柱会填补到所述通孔中,并且所述托底柱的顶面会与所述刮涂平面平齐；所述垫高辅助板滑动设于所述导向柱上,且所述垫高辅助板上开设有若干避让通槽,当所述垫高辅助板贴合所述固定基板时,所述避让通槽与所述藏胶凹槽相对应；所述上盖板滑动设于所述导向柱上,且所述上盖板设有多个凸块,所述凸块与所述避让通槽一一对应,当所述上盖板压合到所述垫高辅助板上时,所述凸块陷入到所述避让通槽中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高精度压力传感器加工用封装工艺
{Author}: 唐晓明
{Author Address}: 226000 江苏省南通市如皋市如城街道龙游河村5组37号
{Subsidiary Author}: 如皋忠广电子技术有限公司
{Date}: 2025-03-21
{Notes}: CN119673826A
{Abstract}: 本发明公开了一种高精度压力传感器加工用封装工艺,涉及压力传感器封装技术领域,包括外壳体、输送清洗机构、输送烘干机构和收集装置；本发明整体封装工艺设计全面合理,准备工作周全保障基础；芯片清洗烘干一体设备集成化高,各部件协同确保芯片洁净,为后续封装提供优质芯片,且简化流程、提效降污；芯片贴装与键合精准控制参数,灌封封装措施得当,增强稳定性；固化后处理及老化筛选严格把关,保证传感器性能可靠；收集装置便于芯片管理,提升操作便利性与生产效率,助力自动化规模化生产,整体工艺显著提升传感器封装质量与性能。
{Subject}: 1.一种高精度压力传感器加工用封装工艺,其特征在于：包括以下步骤：A、准备工作：a. 材料准备：备好高精度压力传感器芯片、金属或陶瓷封装外壳、键合丝、封装胶水及辅助材料；b. 环境准备：确保在恒温(20 - 25°C)、恒湿(40% - 60%)的无尘洁净室操作；c. 设备准备：调试好贴片机、键合机、真空封装机、固化炉等设备；B、芯片清洗与预处理：用清洗烘干一体设备对芯片进行清洗和烘干处理；C、芯片贴装：在封装外壳涂胶,用贴片机将芯片精准贴装,误差小于 ±5μm；D、键合连接：用热压或超声键合工艺连接芯片与外壳引脚,控制好键合参数；E、灌封与封装：向外壳内灌封胶水,避免气泡,后密封外壳并抽真空处理；F、固化与后处理：在固化炉按胶水特性固化,检查外观和初步测试性能；G、老化与筛选：老化测试模拟实际工况,老化后依标准筛选出合格产品；所述步骤B中的清洗烘干一体设备的具体结构包括外壳体(1)、输送清洗机构(2)、输送烘干机构(3)和收集装置(4)；所述外壳体(1)右侧内部设有输送清洗机构(2)；所述输送烘干机构(3)设在外壳体(1)左上侧内部,所述输送烘干机构(3)右上侧入口与输送清洗机构(2)左上侧出口相连通；所述收集装置(4)设在外壳体(1)左下侧,所述收集装置(4)右上侧与输送烘干机构(3)右下侧出口相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高真空MEMS器件封装工艺
{Author}: 罗辑
{Author Address}: 610041 四川省成都市高新区科园南路88号天府生命科技园A1栋902、905
{Subsidiary Author}: 成都市汉桐集成技术股份有限公司
{Date}: 2025-03-21
{Notes}: CN119660672A
{Abstract}: 本发明涉及MEMS器件封装领域,具体涉及一种高真空MEMS器件封装工艺,包括在完成MEMS器件的键合后,将吸气剂预固定至管壳内,使所述吸气剂至少与管壳上的一对引脚电连接；在所述真空腔室内配置电源接插组件和激活工装；将真空除气后的管壳装配在所述激活工装上,使管壳上与吸气剂电连接的一对引脚与所述电源接插组件电连接,通过电源接插组件对吸气剂通电激活,与传统的对整个封装器件进行高温加热的方式相比,能避免对器件的整体加热,一次性完成吸气剂激活与缝焊工序,确保器件在封装过程中的高真空环境和良好的密封性。
{Subject}: 1.一种高真空MEMS器件封装工艺,其特征在于,包括,在完成MEMS器件的键合后,将吸气剂预固定至管壳内,使所述吸气剂至少与管壳上的一对引脚电连接；提供一平行焊封设备,包括有真空腔室,在所述真空腔室内配置电源接插组件和激活工装；将真空除气后的管壳装配在所述激活工装上,使管壳上与吸气剂电连接的一对引脚与所述电源接插组件电连接；控制真空腔室抽真空至目标真空度,通过电源接插组件对吸气剂通电激活,逐步提升电流以加热吸气剂；气剂激活后逐步降低电源电压,保持真空腔室内的真空度,启动焊封设备完成高真空MEMS器件的封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种车载显示屏压力感应系统,方法及存储介质
{Author}: 廖玉琪;张超;易峰;李小龙;徐艳燕
{Author Address}: 516000 广东省惠州市仲恺高新区和畅五路西103号
{Subsidiary Author}: 惠州市德赛西威汽车电子股份有限公司
{Date}: 2025-03-21
{Notes}: CN119668436A
{Abstract}: 本申请提出一种车载显示屏压力感应系统,方法及存储介质,所述系统包括屏幕玻璃盖板,显示模组以及压力感应膜片,所述压力感应膜片放置于屏幕玻璃盖板与显示模组之间；所述压力感应膜片包括：N个惠斯通电桥组成的惠斯通电阻矩阵,N为大于或等于1的自然数；所述显示模组下方还包括：处理器和分立器件或集成电路；所述压力感应膜片传输压力监测信息以及温度补偿检测信息至所述分立器件或集成电路；所述分立器件或集成电路传输压力监测信息以及温度补偿检测信息至所述处理器。通过本申请提出的方案,可提高车载压力感应检测的精度且可实现全屏幕压力感应。
{Subject}: 1.一种车载显示屏压力感应系统,包括屏幕玻璃盖板,显示模组以及压力感应膜片,其特征在于,所述压力感应膜片放置于屏幕玻璃盖板与显示模组之间；其中,所述压力感应膜片包括：N个惠斯通电桥组成的惠斯通电阻矩阵,N为大于或等于1的自然数；所述显示模组下方还包括：处理器和分立器件或集成电路；所述压力感应膜片传输压力监测信息以及温度补偿检测信息至所述分立器件或集成电路；所述分立器件或集成电路传输压力监测信息以及温度补偿检测信息至所述处理器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适应不同集成电路板的集成电路测试设备
{Author}: 钟磊;缪智勇;葛荣;廖忠青;刘君
{Author Address}: 214072 江苏省无锡市滨湖区建筑西路777号A3-101
{Subsidiary Author}: 无锡英诺赛思科技有限公司;清华大学无锡应用技术研究院;清华大学
{Date}: 2025-03-21
{Notes}: CN119667443A
{Abstract}: 本发明公开了一种适应不同集成电路板的集成电路测试设备,包括检测台,检测台的顶部安装有放置夹持组件,检测台的顶部固定安装有安装盒,安装盒的内部安装有调节检测组件,安装盒的顶部安装有检测灯；不同集成电路板的重量不一,从而使导电柱下移的程度不同,并且使通入电磁铁二的电流大小不同,从而使得电磁铁二对固定磁块三施加的排斥力不同,从而使移动夹板移动的距离不同,进而实现对不同大小的集成电路板进行稳定而有效的夹持固定,这一设计极大地提升了设备的灵活性和适用性,使得操作人员能够轻松应对各种尺寸的集成电路板,无需更换夹具或进行繁琐的手动调整,从而极大地简化了工作流程,提高了工作效率。
{Subject}: 1.一种适应不同集成电路板的集成电路测试设备,包括检测台(1),其特征在于：所述检测台(1)的顶部安装有放置夹持组件,所述检测台(1)的顶部固定安装有安装盒(4),所述安装盒(4)的内部安装有调节检测组件,所述安装盒(4)的顶部安装有检测灯(7),所述安装盒(4)的一侧开设有检测口(6),所述检测台(1)的一侧固定安装有防护壳(2),所述防护壳(2)的内部固定安装有蓄电池(16),所述防护壳(2)的顶部安装有开关按钮(3),所述检测台(1)的顶部滑动安装有两个导电柱(26),两个所述导电柱(26)的顶部均固定安装有放置板(9),所述导电柱(26)顶端的外侧均套接安装有弹簧二(10),所述导电柱(26)的外侧均滑动套接安装有移动接电环(27),所述导电柱(26)的底部均固定安装有固定接电环(28)；所述放置夹持组件包括移动夹板(13)和固定板(14),所述固定板(14)的一侧固定安装有电磁铁二(32),所述移动夹板(13)的一侧固定安装有固定磁块三(44),所述移动夹板(13)远离固定磁块三(44)的一侧固定安装有橡胶垫(15),所述检测台(1)的顶部固定安装有滑槽一(12),所述滑槽一(12)的内部固定安装有内套杆一(5),所述内套杆一(5)的外侧套接安装有弹簧一(30)；所述调节检测组件包括固定磁块一(17)、移动框(18)、塑性气囊一(23)和固定框(42),所述移动框(18)内腔的底部固定安装有电磁铁一(31),所述移动框(18)内腔的顶部固定安装有内套杆三(36),所述内套杆三(36)的外侧滑动安装有调节块(38),所述内套杆三(36)的外侧套接安装有弹簧五(37),所述调节块(38)底部的内部固定安装有固定磁块四(40),所述调节块(38)的顶部开设有滑槽二(33),所述滑槽二(33)的内部固定安装有弹簧四(35),所述弹簧四(35)的外侧套接安装有内套杆二(34),所述调节块(38)的顶部滑动安装有检测头(39),所述检测头(39)的一侧固定安装有固定磁块五(41),所述塑性气囊一(23)的一侧固定安装有抵块(19),所述固定框(42)一侧的内部固定安装有固定磁块二(43)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种双面散热的MOS结构及其封装工艺
{Author}: 张光耀
{Author Address}: 230094 安徽省合肥市高新区习友路3699号
{Subsidiary Author}: 合肥矽迈微电子科技有限公司
{Date}: 2025-03-21
{Notes}: CN119673782A
{Abstract}: 本发明公开了一种双面散热的MOS结构及其封装工艺,一种双面散热的MOS结构封装工艺,包括以下步骤：芯片包封：芯片背面朝上倒装在粘接膜上,将芯片完全包封,研磨包封面直至暴露出芯片背面；外引脚电镀：在暴露的芯片背面和研磨后的包封面上电镀多个焊盘,并继续在每个焊盘表面电镀外引脚,继续包封焊盘和外引脚,并研磨暴露出外引脚底面,芯片背面热量从焊盘传递至外引脚后散发；芯片正面电镀：剥离粘接膜,在芯片正面电镀金属柱A,包封并研磨包封面直至暴露出金属柱A的顶面；本发明通过在芯片的背面和正面通过层层包封、研磨以及电镀等工艺形成MOS器件构成双面散热的封装结构,散热效果好,散热效率高。
{Subject}: 1.一种双面散热的MOS结构封装工艺,其特征在于,包括以下步骤：芯片包封：芯片背面朝上倒装在粘接膜上,将芯片完全包封,研磨包封面直至暴露出芯片背面；外引脚电镀：在暴露的芯片背面和研磨后的包封面上电镀多个焊盘,并继续在每个焊盘表面电镀外引脚,继续包封焊盘和外引脚,并研磨暴露出外引脚底面,芯片背面热量从焊盘传递至外引脚后散发；芯片正面电镀：剥离粘接膜,在芯片正面电镀金属柱A,包封并研磨包封面直至暴露出金属柱A的顶面；重布线层和金属柱B电镀：在包封面电镀重布线层,重布线层与金属柱A电性连接,在重布线层上继续电镀金属柱B,包封重布线层和金属柱B,并研磨暴露出金属柱B的顶面；散热片电镀：在暴露的金属柱B顶面电镀散热片,散热片设置在包封料外,芯片正面热量从金属柱A、重布线层、金属柱B传递至散热片后散发。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的布线方法、系统、电子设备及存储介质
{Author}: 汤兴;赵琪;张雪垠;王磊
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦16C
{Subsidiary Author}: 深圳鸿芯微纳技术有限公司
{Date}: 2025-03-18
{Notes}: CN119067060B
{Abstract}: 本发明提供一种集成电路的布线方法、系统、电子设备及存储介质,涉及集成电路技术领域,该方法包括：根据第一信号连接数量对芯片粒之间的凸块进行匹配,获得多个第一匹配凸块对；根据第二信号连接数量对不同芯片粒与中介层之间的凸块进行匹配,获得多个第二匹配凸块对；将多个第一匹配凸块对进行分组获得凸块组,对凸块组中的不同芯片粒之间的凸块进行匹配,获得不同芯片粒之间的第一连接关系；将多个第二匹配凸块对进行区域分割,获得不同芯片粒与中介层之间的第二连接关系；根据第一连接关系对不同芯片粒之间进行布线,并根据第二连接关系对不芯片粒和所述介层之间进行布线。本发明可以有效减少交叉和总布线长度,显著提高布线效率。
{Subject}: 1.一种集成电路的布线方法,其特征在于,所述集成电路包括中介层和至少两个芯片粒,至少两个所述芯片粒设置在所述中介层上,所述方法包括：根据第一信号连接数量对所述芯片粒之间的凸块进行匹配,获得不同所述芯片粒之间的多个第一匹配凸块对；根据第二信号连接数量对不同所述芯片粒与中介层之间的凸块进行匹配,获得不同所述芯片粒与所述中介层之间的多个第二匹配凸块对；将多个所述第一匹配凸块对进行分组获得凸块组,对所述凸块组中的不同所述芯片粒之间的凸块进行匹配,获得不同所述芯片粒之间的第一连接关系；将多个所述第二匹配凸块对进行区域分割,获得不同所述芯片粒与所述中介层之间的第二连接关系；根据所述第一连接关系对不同所述芯片粒之间进行布线,并根据所述第二连接关系对不同所述芯片粒和所述中介层之间进行布线；其中,所述第一信号连接数量为至少两个所述芯片粒之间全部的凸块信号连接数量,所述第二信号连接数量为不同所述芯片粒与所述中介层之间全部的凸块信号连接数量；至少两个所述芯片粒分别为第一芯片粒和第二芯片粒,所述根据第一信号连接数量对所述芯片粒之间的凸块进行匹配,获得不同所述芯片粒之间的多个第一匹配凸块对,包括：根据所述第一芯片粒和所述第二芯片粒的凸块阵列建立位置坐标；获取所述第一芯片粒中第一凸块的第一凸块位置信息,根据所述第一凸块位置信息确定所述第二芯片粒中离所述第一凸块距离最近的第二凸块；根据所述第二凸块的第二凸块位置信息确定所述第一芯片粒中离所述第二凸块距离最近的第三凸块,若所述第三凸块与所述第一凸块不是同一凸块,则继续在所述第二芯片粒中寻找离所述第三凸块距离最近的凸块,直至所述第一芯片粒和所述第二芯片粒中的凸块互为距离最近的凸块对,将所述凸块对确定为第一匹配凸块对；根据第一信号连接数量确定相同数量的多个所述第一匹配凸块对。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于时间提示增强的大语言模型的集成电路物料库存预测方法和系统
{Author}: 薄洪光;薛方红;李晨阳;卢治兵;张丽婷;徐淼;申家明
{Author Address}: 116000 辽宁省大连市甘井子区凌工路2号
{Subsidiary Author}: 大连理工大学
{Date}: 2025-03-18
{Notes}: CN119204958B
{Abstract}: 本发明属于库存预测技术领域,公开一种基于时间提示增强的大语言模型的集成电路物料库存预测方法和系统。根据JSON片段集微调通用大语言模型；根据物料库存时序数据集训练改进的CNN-LSTM模型网络,构建时间提示数据；将时间提示数据结合大语言模型上下文学习技术构建时间提示工程,改进微调大语言模型的Prompt模板,进行few-shot学习,作为基于时间提示增强的大语言模型。本发明将待预测的集成电路物料库存数据提取历史数据规律特征,分析历史数据规律特征并在大语言模型内部构建关于时间序列增强的时间提示工程,优化大语言模型对时间序列的注意力,使得在集成电路物料库存预测中的结果更具有可靠性和适用性。
{Subject}: 1.一种基于时间提示增强的大语言模型的集成电路物料库存预测方法,其特征在于,包括以下步骤：收集现有集成电路物料相关数据和文档,根据数据构建数据仓库,根据文档构建JSON片段集；根据数据仓库计算出带时间戳的历史库存数据,构建物料库存时序数据集；根据所述JSON片段集微调通用大语言模型,得到微调大语言模型；具体包括引入微调模块,所述微调模块根据所述JSON片段集,采用P-tuning技术对大语言模型进行微调,改变大语言模型内部权重参数,得到微调大语言模型；根据所述物料库存时序数据集训练改进的CNN-LSTM模型网络,用于构建时间提示数据；所述改进的CNN-LSTM模型网络包括改进特征提取网络和改进时间序列分析网络；所述改进特征提取网络为基于CNN-LSTM模型改进其特征提取部分,引入ScaleGraph模块挖掘多个时间序列的相关性；所述改进时间序列分析网络为基于CNN-LSTM模型改进其时间序列分析部分,引入随机失活技术,设置Dropout正则化模块；将所述改进的CNN-LSTM模型网络生成的时间提示数据结合微调大语言模型上下文学习技术构建时间提示工程；根据所述时间提示工程,改进微调大语言模型的Prompt模板,对微调大语言模型进行few-shot学习；将few-shot学习后的微调大语言模型作为基于时间提示增强的大语言模型,将待预测的物料数据输入所述基于时间提示增强的大语言模型,实时生成预测结果；所述改进特征提取网络的网络结构包括1层二维卷积、1层ScaleGraph模块和1层最大池化层,具体为：所述1层二维卷积：采用Conv2d卷积核,通道数为1,卷积核大小为3*N,N为特征向量个数；所述1层ScaleGraph模块对经1层二维卷积后的特征向量组进行快速傅里叶变换,记作特征向量组特征向量组X-(fft)以N个不同频域周期T作为尺度,采用多尺度图卷积核进行特征提取得到N个尺度张量；将N个尺度张量基于多头注意力机制进行相互投影并生成融合注意力机制的特征向量组最后采用softmax函数归一化,记作特征向量组所述1层最大池化层对特征向量组X-(sc)进行最大池化处理,记作特征向量组X-t；池化窗口大小为2*2,步长为1,采用ReLU函数作为激活函数；所述改进时间序列分析网络的网络结构包括2个LSTM层和1个Dropout正则化模块层,所述Dropout正则化模块层布置于2个LSTM层中间,具体为：将特征向量组X-t输入第一层LSTM层,其过程表示为：f-t＝tanh(W-f*[h-(t-1),x-t])其中,f-t是遗忘门输出的值,h-(t-1)是上一时间步的隐藏状态,x-t是当前时间步的输入,W-f是遗忘门权重矩阵,tanhx是激活函数；i-t＝σ(W-i*[h-(t-1),x-t])其中,i-t是输入门输出的值,W-i是输入门权重矩阵；其中,是候选细胞状态,C-t是更新后的细胞状态,C-(t-1)是上一时间步的细胞状态,W-c是候选细胞权重矩阵,b-c是偏置项；h-t＝o-t*tanh(C-t)其中,o-t是输出门输出的值,h-t是当前时间步的隐藏状态；将特征向量组o-t输入所述Dropout正则化模块层中,在Dropout正则化模块层内设置一个概率阀值,控制在前向传播过程中第一层LTSM层每个神经元被留下的概率；所述Dropout正则化模块层为随机失活构造器；所述随机失活构造器将特征向量组o-t和伯努利随机变量相乘作为随机概率消除第二层LSTM层受第一层LSTM层提取特征影响的依据,将随机失活构造器输出结果记作特征向量组D-t；将特征向量组D-t输入第二层LSTM层,第二层LSTM层结构与第一层LSTM层结构相同,用于增强时间序列数据特征的表示；所述时间提示工程基于微调大语言模型的Prompt模板增加学习推理数据说明和特征指标说明；所述学习推理数据说明为根据改进的CNN-LSTM模型网络生成的时间提示数据；所述特征指标说明为所述物料库存时序数据集中提取所得影响库存量的特征指标；将时间提示数据和影响库存量的特征指标动态嵌入微调大语言模型的Prompt模板,得到改进后的Prompt模板；根据改进后的Prompt模板,对微调大语言模型进行few-shot学习,用于引导大语言模型在执行预测任务时增加对时间序列数据的注意力。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于人工神经网络的集成电路扫描链诊断方法及系统
{Author}: 严大鹏;雷鸣飞;蔡志匡;王子轩
{Author Address}: 210046 江苏省南京市栖霞区文苑路9号
{Subsidiary Author}: 南京邮电大学
{Date}: 2025-03-18
{Notes}: CN119224550B
{Abstract}: 本发明公开了一种基于人工神经网络的集成电路扫描链诊断方法及系统,该方法首先为集成电路扫描链中的每个扫描触发器注入随机的stuck at-0和stuck at-1两种故障,其中通过线性反馈移位寄存器生成为随机数得到故障的随机周期；然后执行自动测试向量生成,得到包含故障信息的pattern报告和对应的仿真日志；最后通过pattern报告和仿真日志得到整数故障向量和标签向量,将整数故障向量和标签向量输入到人工神经网络中进行训练和验证,通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置。本发明生成随机周期故障,剔除异常数据,使用人工神经网络模型,有效减少人为误判和漏检的风险,实现精准预测。
{Subject}: 1.一种基于人工神经网络的集成电路扫描链诊断方法,其特征在于,包括如下步骤：为集成电路扫描链中的每个扫描触发器注入随机的stuck-at-0和stuck-at-1两种故障,其中通过线性反馈移位寄存器生成伪随机数得到故障的随机周期；执行自动测试向量生成,得到包含故障信息的pattern报告和对应的仿真日志；通过pattern报告和仿真日志得到整数故障向量和标签向量,将整数故障向量和标签向量输入到人工神经网络中进行训练和验证,通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置；所述通过pattern报告和仿真日志得到整数故障向量和标签向量包括：对每一个pattern的二进制故障向量按位相加得到整数故障向量；根据故障注入的扫描触发器位得到标签向量；所述通过pattern报告和仿真日志得到整数故障向量和标签向量,将整数故障向量和标签向量输入到人工神经网络中进行训练和验证包括：对于输入的整数故障向量,人工神经网络生成对应的预测标签向量,概率最高的扫描触发器位为1,其余位为0,通过与输入的标签向量进行对比,得到人工神经网络的预测准确率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种纳米集成电路中单粒子瞬态脉冲检测电路
{Author}: 张洵颖;杨帆;赵晓冬;崔媛媛;张海金
{Author Address}: 710072 陕西省西安市友谊西路127号
{Subsidiary Author}: 西北工业大学
{Date}: 2025-03-18
{Notes}: CN119375683B
{Abstract}: 本发明提供了一种纳米集成电路中单粒子瞬态脉冲检测电路,涉及单粒子瞬态效应检测技术领域,该电路包括：链式待测电路、单粒子瞬态脉冲捕获电路及单粒子瞬态脉冲个数计数电路；其中,单粒子瞬态脉冲捕获电路与链式待测电路为紧耦合电路,单粒子瞬态脉冲捕获电路中包含多个带复位的D型锁存器,当单粒子瞬态脉冲宽度大于缓冲器的传播延迟时间时,会被D型锁存器捕获并存储,从而实现单粒子瞬态脉冲宽度的检测；单粒子瞬态脉冲个数计数电路中包含多个带复位的D型触发器组和计数器组；当D型触发器组检测到进入其输入端的单粒子瞬态脉冲信号时,会向计数器组输入计数信号,由计数器组完成计数。本发明能够实现单粒子瞬态效应的具体量化检测。
{Subject}: 1.一种纳米集成电路中单粒子瞬态脉冲检测电路,其特征在于,包括：链式待测电路、单粒子瞬态脉冲捕获电路及单粒子瞬态脉冲个数计数电路；其中,所述链式待测电路为包含基础逻辑单元电路和多个缓冲器的测试电路,当单粒子瞬态脉冲信号输入至所述测试电路后会通过所述缓冲器延迟传播；所述单粒子瞬态脉冲捕获电路与所述链式待测电路为紧耦合电路,所述单粒子瞬态脉冲捕获电路中包含多个带复位的D型锁存器,当单粒子瞬态脉冲宽度大于缓冲器的传播延迟时间时,会被所述D型锁存器捕获并存储,从而实现单粒子瞬态脉冲宽度的检测；所述单粒子瞬态脉冲个数计数电路与所述单粒子瞬态脉冲捕获电路的复位端连接,所述单粒子瞬态脉冲个数计数电路中包含多个带复位的D型触发器组和计数器组；当所述带复位的D型触发器组检测到进入其输入端的单粒子瞬态脉冲信号时,会向所述计数器组输入计数信号,由所述计数器组完成计数；所述带复位的D型触发器组和所述计数器组均为三模冗余结构,每组所述带复位的D型触发器组分别连接一个计数器；每组所述带复位的D型触发器组中均包含三个D型触发器和一个多路选择器,在单组带复位的D型触发器组中：每个所述D型触发器的输入接口均连接高电平,输出接口均与该组的多路选择器的输入端连接,下降沿触发时钟接口CKN均与所述单粒子瞬态脉冲捕获电路的复位端连接,低位复位接口RDN均与计数器组的计数指示输出端连接；该组的多路选择器的输出端分别连接对应的计数器输入端；D型触发器检测到的单粒子瞬态脉冲信号在其后级多路选择器中进行判决,若三个触发器中出现两个以上的单粒子瞬态脉冲信号才能够被后级多路选择器捕获并处理；当三个触发器中单一触发器中出现故障,则该错误会被其后级多路选择器屏蔽；所述计数器组中包含三个计数器和两个多路选择器,三个计数器的输出端均分别连接两个多路选择器的输入端；其中一个多路选择器用于计数指示信号的判决与输出,其输出端与带复位的D型触发器组的复位端连接,另一个多路选择器用于计数结果信号的判决与输出,其输出端与上位机连接；计数器输出的计数指示信号和计数结果信号分别在其后的两个多路选择器中进行判决,若三个计数器中输出两个以上的计数指示信号或两个以上的计数结果信号才能够被其后级的相应多路选择器捕获并处理,当三个计数器中单一计数器中出现故障,则该错误会被其后级多路选择器屏蔽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种稳压管芯片封装设备及封装工艺
{Author}: 韩建军;付琪;杜宝海;宋子君;王大勇
{Author Address}: 276100 山东省临沂市郯城县高科技电子产业园
{Subsidiary Author}: 山东沂光硅鑫电子科技有限公司
{Date}: 2025-03-18
{Notes}: CN119634152A
{Abstract}: 本发明涉及稳压管芯片封装技术领域,具体公开了一种稳压管芯片封装设备及封装工艺,包括：封装机主体,封装机主体内部固定连接有封装盘,封装盘两端分别固定连接有进料板和出料板,封装盘上方承载稳压管芯片；喷胶机构,喷胶机构位于封装盘上方,喷胶机构能够将封装胶喷出并封装稳压管芯片；翻转机构,翻转机构位于封装盘外围,翻转机构能够驱动稳压管芯片翻转,本发明在使用时,能够通过喷胶机构对稳压管芯片内部进行填充封装胶,封装胶通过预热板增加流动性便于进入稳压管芯片内部,避免稳压管芯片内部出现气泡,并且在填充完成后,通过翻转机构缓慢翻转稳压管芯片,使稳压管芯片开口向上,便于进行下一加工步骤,使用时非常方便。
{Subject}: 1.一种稳压管芯片封装设备,包括：封装机主体(1),所述封装机主体(1)内部固定连接有封装盘(11),所述封装盘(11)两端分别固定连接有进料板(12)和出料板(13),所述封装盘(11)上方承载稳压管芯片；其特征在于：还包括：喷胶机构(2),所述喷胶机构(2)位于封装盘(11)上方,所述喷胶机构(2)能够将封装胶喷出并封装稳压管芯片；翻转机构(3),所述翻转机构(3)位于封装盘(11)外围,所述翻转机构(3)能够驱动稳压管芯片翻转。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片加工用抓取机构
{Author}: 张航;徐辉;张孝忠;许虎;郭剑
{Author Address}: 277300 山东省枣庄市峄城开发区科达西路南侧
{Subsidiary Author}: 山东汉芯科技有限公司
{Date}: 2025-03-18
{Notes}: CN119635607A
{Abstract}: 本发明公开了一种芯片加工用抓取机构,属于芯片加工技术领域,所述一种芯片加工用抓取机构包括机械臂,机械臂外端设有支架组件,支架组件包括与机械臂外端相连接的安装筒,安装筒内设有吸附组件,安装筒两端分别设有支环,安装筒外设有侧环,安装筒之间设有若干个转杆,转杆上设有滑槽,转杆上滑动设有调节筒,调节筒内设有横杆,调节筒外设有横板,横板外连接有夹柱,转杆上设有齿环一,安装筒和侧环之间滑动设有转环,转环上设有齿环二,侧环上设有滑杆,滑杆连接有升降环,升降环外分布有弧槽,弧槽内滑动配合有限位环,转环外侧分布有斜槽,滑杆上设有滑柱,具有双重抓取、防脱离、避免损伤、稳定可靠和灵活实用的优点。
{Subject}: 1.一种芯片加工用抓取机构,包括机械臂,其特征在于,所述机械臂外端设有支架组件,所述支架组件包括与机械臂外端相连接的安装筒,所述安装筒内部设有吸附组件,所述安装筒外侧两端分别设有支环,所述安装筒外侧设有位于两个支环之间的侧环,所述安装筒之间周向分布且转动设有若干个贯穿侧环的转杆,所述转杆上设有滑槽,所述转杆上滑动套设有调节筒,所述调节筒内设有与滑槽滑动配合的横杆,所述调节筒外侧设有横板,所述横板外端连接有夹柱,所述转杆上设有齿环一,所述安装筒和侧环之间滑动设有转环,所述转环上设有与齿环一相啮合的齿环二,所述侧环上转动设有与齿环二相啮合的蜗杆,所述蜗杆与调节电机相连接,所述侧环上周向分布且贯穿设有滑杆,所述滑杆的一端连接有活动套设于安装筒外侧的升降环,所述升降环外侧周向分布有若干个弧槽,所述弧槽内滑动配合有设置于调节筒外侧的限位环,所述转环外侧周向分布有若干个斜槽,所述滑杆上设有与斜槽滑动配合的滑柱,调节电机驱动蜗杆旋转,蜗杆通过与齿环二啮合的方式驱动转环逆时针旋转,齿环二通过与齿环一啮合的方式带动转杆旋转,转杆通过滑槽和横杆之间的滑动配合带动调节筒同步转动,调节筒通过横板带动夹柱向安装筒靠近,若干个夹柱通过与吸附组件配合的方式对芯片进行双重夹持。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片运输用保护装置
{Author}: 林峰;熊清华;蒋国忠
{Author Address}: 336000 江西省宜春市樟树市观上镇谭埠街98号
{Subsidiary Author}: 江西华视技术服务有限公司
{Date}: 2025-03-18
{Notes}: CN119637247A
{Abstract}: 本发明公开了一种集成电路芯片运输用保护装置,包括运输架和夹持机构,运输架的上端等间距的开设有多个凹槽,每个所述凹槽中均滑动连接有放置框,每个所述放置框的下端均对称固定连接有两个固定杆。本发明,通过固定块、放置框、固定杆和第一斜块会带动第二斜块移动,通过横杆和滑板会挤压第一缓冲弹簧,通过放置框会向下压缩伸缩杆和第二缓冲弹簧,通过放置框和滑块会挤压阻尼器,通过阻尼器可以吸收震动产生的能量,避免装置发生共振,通过阻尼器、第一缓冲弹簧和第二缓冲弹簧可以对集成电路芯片起到缓冲减震的作用,避免在运输过程中产生颠簸导致集成电路芯片发生损坏,从而保证集成电路芯片的质量。
{Subject}: 1.一种集成电路芯片运输用保护装置,包括运输架(1)和夹持机构,其特征在于,运输架(1)的上端等间距的开设有多个凹槽,每个所述凹槽中均滑动连接有放置框(2),每个所述放置框(2)的下端均对称固定连接有两个固定杆(6),每个所述固定杆(6)的下端均固定连接有第一斜块(7),每个所述凹槽中均对称滑动连接有两个第二斜块(8),每个所述第二斜块(8)内均开设有第一空腔,每个所述第一空腔的内壁上均滑动连接有滑板(10),每个所述滑板(10)相对的一侧均对称固定连接有两个第一缓冲弹簧(11),每个所述滑板(10)相背的一侧均固定连接有横杆(9),每个所述放置框(2)的下端均对称固定连接有两个伸缩杆(12),每个所述伸缩杆(12)上均套接有第二缓冲弹簧(13),每个所述放置框(2)的下端均固定连接有连通管(14),所述运输架(1)内等间距的开设有多个第二空腔,每个所述连通管(14)的下端均贯穿凹槽并固定连接有固定筒(15),每个所述第二空腔的内壁上均固定连接有竖杆(25),每个所述竖杆(25)的上端均贯穿固定筒(15)的下端并固定连接有活塞(26),每个所述固定筒(15)的侧壁上均固定连接有进气管(16),每个所述进气管(16)的内壁上均固定连接有进气单向阀(28),灭个所述连通管(14)的内壁上均固定连接有出气单向阀(27)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种神经肌肉多元耦联类器官微流控芯片、装置及方法
{Author}: 高福强;王卫国;宋德慧;李俊佑;马金辉;李子荣
{Author Address}: 100029 北京市朝阳区樱花园东街
{Subsidiary Author}: 中日友好医院(中日友好临床医学研究所)
{Date}: 2025-03-18
{Notes}: CN119639575A
{Abstract}: 本发明提供了一种神经肌肉多元耦联类器官微流控芯片、装置及方法；涉及类器官微流控芯片技术领域；该芯片在培养层中,设置有第一培养室、第二培养室及第三培养室；所述第一培养室,用于培养神经细胞；所述第二培养室,用于培养肌肉细胞；所述第一培养室与所述第二培养室之间设置有用于连通二者的微流控通道；所述第三培养室设置于所述微流控通道上,用于培养神经细胞的轴突与肌肉细胞汇合形成的神经肌肉接头；在电路层中,设置微电极阵列板,用于对神经肌肉细胞进行电刺激及电生理功能检测。通过该芯片不仅可以实现体外神经、肌肉类器官的共培养,精确模拟神经肌肉系统中复杂的相互作用关系,还可以用于构建多种神经肌肉相关的疾病模型。
{Subject}: 1.一种神经肌肉多元耦联类器官微流控芯片,其特征在于,包括：在培养层中,设置有第一培养室、第二培养室及第三培养室；所述第一培养室,用于培养神经细胞；所述第二培养室,用于培养肌肉细胞；所述第一培养室与所述第二培养室之间设置有用于连通二者的微流控通道；所述微流控通道的两端还分别设置有入液口及出液口；所述入液口设置在靠近所述第一培养室的一端；所述第三培养室设置于所述微流控通道上,用于培养神经细胞的轴突与肌肉细胞汇合形成的神经肌肉接头；在所述第三培养室的中央设置有微流控模块；在所述微流控模块的底面镶嵌有电极板；在所述电极板下方的电路层中,设置有微电极阵列板；所述电极板与所述微电极阵列板之间的间隙构成放电空间,用于对进入放电空间的细胞进行电刺激及电生理功能检测；在所述微流控模块的侧壁开设有若干垂直通道,用于连通所述第三培养室与所述放电空间；在所述微电极阵列板的微电极外围均布有对应的传感点,微电极与传感点之间通过一一对应的第一导线连接,用于进行微电极的电信号传输；所述传感点的外围均布有集成电路矩阵及连通所述集成电路矩阵的第二导线,用于对所述芯片进行控制并对电信号进行处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种无人机导线弧垂测量装置和方法
{Author}: 朱冠旻;郭思亮;韩启云;刘云飞;李凯;桂和怀;黄朝永;靳雨柱;王超;张鹏程;许克克;张祥;张成龙;熊明;薛中正;赵杰
{Author Address}: 230031 安徽省合肥市怀宁路1599号宏源大厦
{Subsidiary Author}: 安徽送变电工程有限公司
{Date}: 2025-03-18
{Notes}: CN119642719A
{Abstract}: 本发明实施例提供一种无人机导线弧垂测量装置和方法,属于导地线测量技术领域。所述弧垂测量装置包括：测量装置外壳,所述测量装置外壳设置在无人机上,以被所述无人机带动移动；瞄准仪,设置在所述测量装置外壳的正面,以瞄准所述导线；激光雷达测距仪,设置在所述瞄准仪的侧面,以对瞄准的所述导线进行测距；基站外壳,设置在所述无人机上,以被所述无人机带动移动,所述基站外壳内设有基站模块,所述基站模块用于RTK定位差分；集成电路主板,设置在所述测量装置外壳的内部,所述集成电路主板的内部设有测量模块,以对测得的导线距离和无人机的定位进行解算。该弧垂测量装置可以快速方便的对导线进行测量。
{Subject}: 1.一种无人机导线弧垂测量装置,其特征在于,所述弧垂测量装置包括：测量装置外壳(1),所述测量装置外壳设置在无人机上,以被所述无人机带动移动；瞄准仪(7),设置在所述测量装置外壳(1)的正面,以瞄准所述导线；激光雷达测距仪(3),设置在所述瞄准仪的侧面,以对瞄准的所述导线进行测距；基站外壳(2),设置在所述无人机上,以被所述无人机带动移动,所述基站外壳内设有基站模块,所述基站模块用于RTK定位差分；集成电路主板,设置在所述测量装置外壳(1)的内部,所述集成电路主板的内部设有测量模块,以对测得的导线距离和无人机的定位进行解算。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于人工智能的集成电路故障检测方法
{Author}: 霍斌
{Author Address}: 264000 山东省烟台市高新区马山街道蓝海路2号蓝色智谷13号楼4楼402
{Subsidiary Author}: 山东凌岳智能科技有限公司
{Date}: 2025-03-18
{Notes}: CN119644118A
{Abstract}: 本发明涉及故障检测技术领域,尤其涉及一种基于人工智能的集成电路故障检测方法。包括：获取并预处理集成电路的多模态信号数据和多模态历史信号数据,利用多维时域-频域-非线性特征融合提取算法对预处理后的多模态信号数据和多模态历史信号数据进行特征提取,得到多模态信号特征数据和多模态历史信号特征数据；基于多模态历史信号特征数据,构建并训练智能故障检测模型；利用智能故障检测优化算法对智能故障检测模型进行优化处理,得到优化后的智能故障检测模型；对多模态信号特征数据进行处理,得到故障检测结果。解决了在集成电路故障检测中,对其中信号数据处理不够准确导致在故障检测过程中精度不高的技术问题。
{Subject}: 1.一种基于人工智能的集成电路故障检测方法,其特征在于,包括以下步骤：S1.获取并预处理集成电路的多模态信号数据和多模态历史信号数据,得到预处理后的多模态信号数据和多模态历史信号数据,并利用多维时域-频域-非线性特征融合提取算法对预处理后的多模态信号数据和多模态历史信号数据进行特征提取,得到多模态信号特征数据和多模态历史信号特征数据；基于多模态历史信号特征数据,构建并训练智能故障检测模型,得到最终的智能故障检测模型；S2.利用智能故障检测优化算法对智能故障检测模型进行优化处理,得到优化后的智能故障检测模型；利用优化后的智能故障检测模型对多模态信号特征数据进行处理,得到集成电路的故障检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种测试装置
{Author}: 王统;李强
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道东海社区红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端股份有限公司
{Date}: 2025-03-18
{Notes}: CN119644120A
{Abstract}: 本申请实施例提供一种测试装置,包括第一固定板、第二固定板和电路板,第一固定板和第二固定板沿第一方向间隔预设距离设置,电路板设置于第二固定板远离第一固定板一侧,第二固定板包括一凹槽,凹槽内设置有多个连接于电路板的顶针,第一固定板用于拾取待测集成电路并移动至凹槽内,顶针用于电连接待测集成电路与电路板,电路板用于对待测集成电路进行电性能测试,其中,第一固定板包括导电层和第一接地层,导电层邻近第二固定板设置,第一接地层设置于导电层远离第二固定板一侧,导电层电连接于接地层,用于模拟电子设备中屏蔽罩对集成电路的屏蔽效果,以消除集成电路在测试装置与电子设备由于屏蔽罩导致的误差。
{Subject}: 1.一种测试装置,其特征在于,包括第一固定板、第二固定板和电路板,所述第一固定板和所述第二固定板沿第一方向间隔预设距离设置,所述电路板设置于所述第二固定板远离所述第一固定板一侧,所述第二固定板包括一凹槽,所述凹槽内设置有多个连接于所述电路板的顶针,所述第一固定板用于拾取待测集成电路并移动至所述凹槽内,所述顶针用于电连接所述待测集成电路与所述电路板,所述电路板用于对所述待测集成电路进行电性能测试,其中,所述第一固定板包括导电层和第一接地层,所述导电层邻近所述第二固定板设置,所述第一接地层设置于所述导电层远离所述第二固定板一侧,所述导电层电连接于所述接地层,所述导电层用于屏蔽所述待测集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 寄生电阻网络的连通性检测方法、装置及可读存储介质
{Author}: 张康;李相启;陆涛涛
{Author Address}: 610200 四川省成都市双流区国芯大道518号
{Subsidiary Author}: 成都华大九天科技有限公司
{Date}: 2025-03-18
{Notes}: CN119644201A
{Abstract}: 本发明公开了一种寄生电阻网络连通性的检测方法、装置及可读存储介质,该检测方法包括：A、建立空的节点集合；B、遍历所述电阻网络中每一个电阻,获取每一个电阻所连接的所有节点ID；C、检测每一个节点ID,判断是否能够在所述电阻节点集合中找到相同ID的节点；D、检测所述电阻节点集合中有多少个节点组；E、输出电阻节点集合的详细信息。采用本发明,能够解决在定位寄生电阻网络断点及断开原因时,定位难、耗时长的问题。
{Subject}: 1.寄生电阻网络连通性的检测方法,其特征在于,包括：A、建立空的节点集合；B、遍历所述电阻网络中每一个电阻,获取每一个电阻所连接的所有节点ID；C、检测每一个节点ID,判断是否能够在所述电阻节点集合中找到相同ID的节点；D、检测所述电阻节点集合中有多少个节点组；E、输出电阻节点集合的详细信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种压电-热光复合调制器及其制备方法
{Author}: 刘敬伟;蔡丰任;李春龙;周良;李超;张彦乐;花晓强
{Author Address}: 101400 北京市怀柔区大中富乐村北红螺东路21号56幢1层106-15室
{Subsidiary Author}: 国科光芯金杏(北京)实验室科技有限公司
{Date}: 2025-03-18
{Notes}: CN119644614A
{Abstract}: 本发明涉及半导体技术领域,公开了一种压电-热光复合调制器及其制备方法,压电-热光复合调制器包括：硅光集成电路结构,包括衬底层及位于衬底层一侧的波导芯；热光调制结构,位于波导芯背向衬底层的一侧；热光调制结构包括加热定值电阻和热光电极；加热定值电阻的位置与波导芯的位置相对应；热光电极连接加热定值电阻；压电调制结构,位于波导芯背向衬底层的一侧；压电调制结构包括层叠的第一压电电极、压电薄膜材料层和第二压电电极；压电薄膜材料层的位置与波导芯的位置相对应；第一压电电极还延伸至压电薄膜材料层的侧部。与相关技术相比,本发明可以同时实现压电调制和热光调制,降低π相移调节的驱动电压,提高调制速度。
{Subject}: 1.一种压电-热光复合调制器,其特征在于,包括：硅光集成电路结构,包括衬底层及位于所述衬底层一侧的波导芯；热光调制结构,位于所述波导芯背向所述衬底层的一侧；所述热光调制结构包括加热定值电阻和热光电极；所述加热定值电阻的位置与所述波导芯的位置相对应；所述热光电极连接所述加热定值电阻；压电调制结构,位于所述波导芯背向所述衬底层的一侧；所述压电调制结构包括层叠的第一压电电极、压电薄膜材料层和第二压电电极；所述压电薄膜材料层的位置与所述波导芯的位置相对应；所述第一压电电极还延伸至所述压电薄膜材料层的侧部；包层,所述包层包覆所述硅光集成电路结构、所述热光调制结构和所述压电调制结构,并暴露所述热光电极、部分所述第一压电电极和部分所述第二压电电极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试数据管理方法
{Author}: 邢广军
{Author Address}: 250100 山东省济南市高新区航天大道5999号济南综合保税区4号标准厂房
{Subsidiary Author}: 山东芯通微电子科技有限公司
{Date}: 2025-03-18
{Notes}: CN119645635A
{Abstract}: 本发明涉及集成电路测试领域,具体公开一种集成电路测试数据管理方法,接收测试任务,对测试任务进行关键词提取；根据所提取关键词构建至少一个测试数据存储文件,并将构建文件信息传输至中心服务器；采集测试数据,并将测试数据存储到对应的测试数据存储文件；将当前测试数据存储文件发送至中心服务器,并在传输完成后删除当前测试数据存储文件。本发明根据不同的测试任务进行测试数据的分散存储,及时清理已传输数据,减少测试机内存占用,保证测试机运行效率,且每次传输部分数据,减少数据传输大小,保证数据传输的准确性,进而保证后续数据分析结果的准确性。
{Subject}: 1.一种集成电路测试数据管理方法,其特征在于,应用于测试机,包括以下步骤：接收测试任务,对测试任务进行关键词提取；根据所提取关键词构建至少一个测试数据存储文件,并将构建文件信息传输至中心服务器；采集测试数据,并将测试数据存储到对应的测试数据存储文件；将当前测试数据存储文件发送至中心服务器,并在传输完成后删除当前测试数据存储文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种间隙测量方法及装置
{Author}: 雷祥
{Author Address}: 201206 上海市浦东新区金港路56号,金沪路278、334号金桥出口加工区T4-2幢2-3层东侧单元
{Subsidiary Author}: 上海集迦电子科技有限公司
{Date}: 2025-03-18
{Notes}: CN119197292B
{Abstract}: 本申请提供了间隙测量方法,应用于测量模组,测量模组包括金属壳体,金属壳体内设置有上电极、电路板、测量电路与下电极,电路板与壳体固定连接,电路板与壳体底部存在间隙,测量电路位于电路板上,上电极与下电极分别与位于电路板上的测量电路电连接,上电极与下电极位于电路板的相对的两侧；该方法,包括以下步骤：基于上电极,获取测量电路测量的初步间隙数据；基于下电极,获取测量电路测量的补偿间隙数据；根据初步间隙数据、补偿间隙数据及预设的第一参考调整数据计算得到目标间隙数据。本申请实现更精确的测量承载基座和目标导体部件之间的间隙距离及两个平面的平行度的功能,从而提高产品的生产质量。
{Subject}: 1.一种间隙测量方法,其特征在于：应用于测量模组,所述测量模组包括金属壳体,所述金属壳体内设置有上电极、电路板、测量电路(1)与下电极,所述电路板与所述金属壳体固定连接,所述电路板与所述金属壳体底部存在间隙,所述测量电路(1)位于所述电路板上,所述上电极与所述下电极分别与所述测量电路(1)电连接,所述上电极与所述下电极位于所述电路板的相对的两侧；所述方法,包括以下步骤：基于所述上电极,获取所述测量电路(1)测量的初步间隙数据,所述初步间隙数据用于指示所述上电极与目标导体部件之间的第一距离；基于所述下电极,获取所述测量电路(1)测量的补偿间隙数据,所述补偿间隙数据用于指示所述下电极与所述金属壳体底部之间的第二距离；根据所述初步间隙数据、所述补偿间隙数据以及预设的第一参考调整数据计算得到目标间隙数据；所述基于所述下电极,获取所述测量电路(1)测量的补偿间隙数据,包括：所述测量电路(1)给所述下电极施加激励电压,以使所述下电极与所述金属壳体底部之间形成第二电容器,所述测量电路(1)对所述第二电容器进行电容值采样得到第二采样数据,所述第二采样数据用于指示当前所测的所述下电极与所述金属壳体底部之间的间隙；通过多次调整所述激励电压以使所述测量电路(1)测量得到多个第二采样数据；对多个所述第二采样数据进行平均运算得到有效的第二采样数据；根据所述有效的第二采样数据、所述下电极与所述金属壳体底部之间的实际间隙、预设的第二参考调整数据以及预设的环境因子影响数据计算得到所述补偿间隙数据；所述根据所述有效的第二采样数据、所述下电极与所述金属壳体底部之间的实际间隙、预设的第二参考调整数据以及预设 的环境因子影响数据计算得到所述补偿间隙数据,包括：将所述有效的第二采样数据、所述下电极与所述金属壳体底部之间的实际间隙、预设的第二参考调整数据以及预设的环境因子影响数据输入预设的第一计算模型,基于所述预设的第一计算模型的计算公式为：Dr=kr(dr-dt)+T+br,其中,Dr为补偿间隙数据,dr为下电极与金属壳体底部之间的实际间隙,dt为有效的第二采样数据,T为预设的环境因子影响数据,kr、br为预设的第二参考调整数据；通过所述预设的第一计算模型计算得到所述补偿间隙数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多节点服务器访问方法、装置、计算机设备和存储介质
{Author}: 吴建国;魏然;尹馨;付长昭;孙波;高明亮;陈涛
{Author Address}: 215000 江苏省苏州市苏州吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-03-18
{Notes}: CN119645905A
{Abstract}: 本申请涉及一种多节点服务器访问方法、装置、计算机设备和存储介质,包括背板、电源供应单元和多个节点板,节点板包括第一处理器和第二处理器,第二处理器通过多路通用输入输出通道与背板连接。所述方法包括：获取多个节点板的在位信息；从第一处理器中获取配置信息,并根据在位信息和配置信息控制第二处理器配置各节点板对应的通用输入输出引脚电平；读取各通用输入输出引脚的值并分别存储在对应的寄存器中；响应于所述节点板通过多路通用输入输出通道读取到多个寄存器的值,根据在位信息和多个寄存器的值确定所述节点板是否具有所述电源供应单元的访问权限。采用本方法能够解决多节点同时访问电源供应单元时出现的访问冲突问题。
{Subject}: 1.一种多节点服务器访问方法,其特征在于,所述多节点服务器包括背板、电源供应单元和多个节点板,所述节点板包括第一处理器和第二处理器,所述第二处理器通过多路通用输入输出通道与所述背板连接,其中所述通用输入输出通道与所述节点板一一对应,所述方法包括：获取所述多个节点板的在位信息；从所述第一处理器中获取配置信息,并根据所述在位信息和所述配置信息控制所述第二处理器配置各节点板对应的通用输入输出引脚电平；读取各通用输入输出引脚的值并分别存储在对应的寄存器中,其中所述寄存器与所述节点板一一对应；响应于所述节点板通过所述多路通用输入输出通道读取到多个寄存器的值,根据所述在位信息和所述多个寄存器的值确定所述节点板是否具有所述电源供应单元的访问权限。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的划分方法、装置、设备及介质
{Author}: 孙小霞;张曦
{Author Address}: 201315 上海市浦东新区中国(上海)自由贸易试验区临港新片区秋山路1775弄29、30号6楼27室
{Subsidiary Author}: 上海思尔芯技术股份有限公司
{Date}: 2025-03-18
{Notes}: CN119647363A
{Abstract}: 本发明实施例公开了一种集成电路的划分方法、装置、设备及介质,该方法包括：根据预设集成电路的各逻辑元件,确定所述集成电路的电路树形图,其中,所述逻辑元件的类型包括组合逻辑元件及时序逻辑元件,所述组合逻辑元件用于调控与其关联的时序逻辑元件的时钟信号,所述电路树形图用于表征所述各逻辑元件的连接关系；对于所述集成电路中的任意时序逻辑元件,基于所述电路树形图,确定与所述时序逻辑元件关联的目标组合逻辑元件；获取所述集成电路对应的划分块,根据所述时序逻辑元件及所述时序逻辑元件关联的目标组合逻辑元件更新所述划分块。本发明提供的技术方案,可以减少集成电路时钟信号的误差,提高集成电路的同步能力。
{Subject}: 1.一种集成电路的划分方法,其特征在于,包括：根据预设集成电路的各逻辑元件,确定所述集成电路的电路树形图,其中,所述逻辑元件的类型包括组合逻辑元件及时序逻辑元件,所述组合逻辑元件用于调控与其关联的时序逻辑元件的时钟信号,所述电路树形图用于表征所述各逻辑元件的连接关系；对于所述集成电路中的任意时序逻辑元件,基于所述电路树形图,确定与所述时序逻辑元件关联的目标组合逻辑元件；获取所述集成电路对应的划分块,根据所述时序逻辑元件及所述时序逻辑元件关联的目标组合逻辑元件更新所述划分块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高效能EMC抑制整流二极管的简化电路设计方法及系统
{Author}: 许乃志;刘玉国;刘祖福
{Author Address}: 523000 广东省东莞市厚街镇白濠世纪路12号
{Subsidiary Author}: 东莞市先领电源有限公司
{Date}: 2025-03-18
{Notes}: CN119647375A
{Abstract}: 本发明涉及电磁兼容性领域,揭露了一种高效能EMC抑制整流二极管的简化电路设计方法及系统,包括：识别二极管应用场景的干扰频率范围,确定二极管应用场景的无源元件和有源元件,建立二极管应用场景的无源滤波器；建立二极管应用场景的有源滤波器,将无源滤波器和有源滤波器进行结合,得到多级滤波器；建立多级滤波器和目标整流二极管的保护电路,构建保护电路、多级滤波器以及目标整流二极管的二极管集成电路；对二极管集成电路进行仿真,得到EMC抑制数据,计算二极管集成电路的电路参数值,执行二极管集成电路的电路优化,得到目标集成电路。本发明可以提高整流二极管的EMC抑制效果。
{Subject}: 1.一种高效能EMC抑制整流二极管的简化电路设计方法,其特征在于,所述方法包括：确定二极管应用场景及其应用场景特征,根据所述应用场景特征,分析所述二极管应用场景的EMC需求,并基于所述EMC需求,确定所述二极管应用场景的整流二极管,识别所述整流二极管的低反向恢复时间,当所述低反向恢复时间符合预设的低反向恢复标准时间时,将所述整流二极管作为二极管应用场景的目标整流二极管；基于所述EMC需求,识别所述二极管应用场景的干扰频率范围,根据所述干扰频率范围,确定所述二极管应用场景的无源元件和有源元件,根据所述无源元件,建立所述二极管应用场景的无源滤波器；基于所述有源元件,建立所述二极管应用场景的有源滤波器,将所述无源滤波器和所述有源滤波器进行结合,得到多级滤波器；建立所述多级滤波器和所述目标整流二极管的保护电路,构建所述保护电路、所述多级滤波器以及所述目标整流二极管的二极管集成电路；对所述二极管集成电路进行仿真,得到EMC抑制数据,根据所述EMC抑制数据,计算所述二极管集成电路的电路参数值,基于所述电路参数,执行所述二极管集成电路的电路优化,得到目标集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、解码电路、以及运行于集成电路的方法
{Author}: 迈克尔·菲格雷多;阿诺德·J·德索萨;希亚姆·索马亚居拉;王云松
{Author Address}: 312035 浙江省绍兴市越城区皋埠街道银桥路326号3号楼2层203、204、206室
{Subsidiary Author}: 绍兴圆方半导体有限公司
{Date}: 2025-03-18
{Notes}: CN119647382A
{Abstract}: 本申请提供了一种集成电路,包括一次性可编程存储器、多个功能电路以及解码电路,解码电路执行以下操作：从一次性可编程存储器中读取多个比特位中的一个位集合；基于位集合的子集从多个设计配置中确定出第一设计配置,多个设计配置中的每个设计配置对应于集成电路的一种使用场景,并设定一个相应的规则,所述规则用于规定基于多个功能电路中的一个或多个要实现相应功能时,所对应的位集合中剩余比特位的使用方法；根据与第一设计配置相对应的规则,控制多个功能电路中的一组功能电路来实现位集合中剩余比特位所指示的第一组功能。本申请在不增加晶片面积的情况下即可有效增加数据位的位数。本申请还提供一种解码电路、以及运行于集成电路的方法。
{Subject}: 1.一种集成电路,其特征在于,所述集成电路包括：一次性可编程存储器,用于存储多个比特位；多个功能电路；以及解码电路,执行以下操作：从所述一次性可编程存储器中读取所述多个比特位中的一个位集合；基于所述位集合的一个子集从多个设计配置中确定出第一设计配置,所述多个设计配置中的每个设计配置对应于所述集成电路的一种使用场景,并设定一个相应的规则,所述规则用于规定基于所述多个功能电路中的一个或多个要实现相应功能时,所对应的所述位集合中剩余比特位的使用方法；根据与所述第一设计配置相对应的规则,控制所述多个功能电路中的一组功能电路来实现所述位集合中剩余比特位所指示的第一组功能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于着色编码的三重曝光多端线网布线方法及系统
{Author}: 姚海龙;冀伟清;王承开;李飞;张亚东;殷绪成
{Author Address}: 100083 北京市海淀区学院路30号
{Subsidiary Author}: 北京科技大学;北京华大九天科技股份有限公司
{Date}: 2025-03-18
{Notes}: CN119647395A
{Abstract}: 本发明提供一种基于着色编码的三重曝光多端线网布线方法及系统,涉及电路布线技术领域,方法包括：获取芯片的待布线信息；根据所述芯片信息和所述元件位置信息,确定布线图节点,构建待布线区域的布线图结构；根据所述元件位置信息和所述布线设计约束信息,设定在不同掩膜状态下所述布线图结构中的布线连接边权重；初始化所述布线图节点的着色编码；设定线网搜索过程以及线网更新过程中的着色编码变化规则；结合所述着色编码变化规则和所述多端线网连接关系信息,对多端线网进行布线搜索,获取最终布线方案。本发明能够有效提高三重曝光多端线网布线的布通率和降低布线运行时间,提高布线效率。
{Subject}: 1.一种基于着色编码的三重曝光多端线网布线方法,其特征在于,包括：S1：获取芯片的待布线信息,其中,所述待布线信息包括芯片信息、元件位置信息、布线设计约束信息和多端线网连接关系信息；S2：根据所述芯片信息和所述元件位置信息,确定布线图节点,构建待布线区域的布线图结构；S3：根据所述元件位置信息和所述布线设计约束信息,设定在不同掩膜状态下所述布线图结构中的布线连接边权重；S4：初始化所述布线图节点的着色编码；S5：设定线网搜索过程以及线网更新过程中的着色编码变化规则；S6：结合所述着色编码变化规则和所述多端线网连接关系信息,对多端线网进行布线搜索,获取最终布线方案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种周期结构的三维寄生电容参数提取方法、装置及存储介质
{Author}: 吴志鹏;赵威
{Author Address}: 201306 上海市浦东新区自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海华大九天信息科技有限公司
{Date}: 2025-03-18
{Notes}: CN119647401A
{Abstract}: 本发明公开了一种周期结构的三维寄生电容参数提取方法、装置及存储介质,方法包括：从集成电路版图中提取其中一个周期或多个周期性版图数据,并记录提取版图数据时的周期性边界信息,集成电路版图具有多个导体和/或介质,多个导体和/或介质沿一个方向或多个方向周期性分布,周期性版图数据包括导体描述信息和/或介质描述信息；基于提取到的导体描述信息和/或介质描述信息,构建单个导体和/单个介质对应三维几何结构的计算模型,并基于记录的周期性边界信息生成计算模型相应的周期性边界条件；基于三维几何结构的计算模型,根据周期性边界条件,使用针对周期性结构优化求解过程的三维场求解器计算获得各导体的总电容和导体之间的耦合电容。
{Subject}: 1.一种周期结构的三维寄生电容的参数提取方法,其特征在于,包括：S1,从集成电路版图中提取其中一个周期或多个周期性版图数据,并记录提取版图数据时的周期性边界信息,所述集成电路版图具有多个导体和/或介质,所述多个导体和/或介质沿一个方向或多个方向周期性分布,所述周期性版图数据包括导体描述信息和/或介质描述信息；S2,基于所述提取到的导体描述信息和/或介质描述信息,构建单个导体和/单个介质对应三维几何结构的计算模型,并基于所述记录的周期性边界信息生成所述计算模型相应的周期性边界条件；S3,基于所述三维几何结构的计算模型,根据所述周期性边界条件,使用针对周期性结构优化求解过程的三维场求解器计算获得各导体的总电容和导体之间的耦合电容。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能芯片工厂的芯片优化方法、装置、控制器及介质
{Author}: 周友华;张顺德;吴华强
{Author Address}: 200062 上海市普陀区同普路602号2号楼1楼
{Subsidiary Author}: 上海清华国际创新中心;清华大学
{Date}: 2025-03-18
{Notes}: CN119647403A
{Abstract}: 本申请公开了一种智能芯片工厂的芯片优化方法、装置、控制器及介质,涉及芯片技术领域。其中,方法包括：获取芯片的缺陷监测数据；根据芯片的缺陷监测数据和预设缺陷诊断模型确定目标类型缺陷；根据目标类型缺陷对应的数字化缺陷图数据、芯片的集成布局和掩膜图案信息和预设良率预测模型确定目标类型缺陷的良率信息；根据目标类型缺陷的良率信息对芯片的集成布局和/或掩膜图案信息进行调整。如此,提升了智能芯片工厂的芯片良率。
{Subject}: 1.一种智能芯片工厂的芯片优化方法,其特征在于,所述方法包括：获取芯片的缺陷监测数据；根据所述芯片的缺陷监测数据和预设缺陷诊断模型确定目标类型缺陷；根据所述目标类型缺陷对应的数字化缺陷图数据、所述芯片的集成布局和掩膜图案信息和预设良率预测模型确定所述目标类型缺陷的良率信息；根据所述目标类型缺陷的良率信息对所述芯片的集成布局和/或掩膜图案信息进行调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低芯片对中介层走线干扰的方法
{Author}: 张经伟;吴欣宇;刘德启
{Author Address}: 214000 江苏省无锡市新吴区太湖国际科技园软件园四期天鹅座C座709室
{Subsidiary Author}: 博越微电子(江苏)有限公司
{Date}: 2025-03-18
{Notes}: CN119647404A
{Abstract}: 本发明公开了一种降低芯片对中介层走线干扰的方法,涉及集成电路设计技术领域。本发明通过精确识别和分类芯片中的电感区域,有效解决了背景技术中提到的信号干扰问题,在PHY、带宽扩展电感以及锁相环LC压控振荡器等关键区域,通过Virtuoso工具和图像处理算法,设计者能够根据实际版图识别电感区域,并利用PDK layer map定义电感区域层次,确保电感区域在设计中被正确标记和处理,不仅提高了电感设计的准确性,而且通过仿真工具对电感进行建模和仿真,优化了电感的频率特性和品质因数,从而减少了电感在工作时产生的磁场对周围电路的干扰,提高了信号传输的质量和可靠性。
{Subject}: 1.一种降低芯片对中介层走线干扰的方法,其特征在于：包括如下步骤：识别出芯片中的电感区域,在PHY、带宽扩展电感以及锁相环LC压控振荡器中进行片上电感,通过virtuoso根据实际的版图识别出芯片中的电感区域,判断出电感；定义电感区域层次,在virtuoso中,定义一个特定的层次,用于覆盖在电感区域上,再根据每个厂商提供的PDK layer map中的层次,选择特定的inductor layer覆盖在电感区域,其中覆盖规则最外侧增加5um,覆盖图形为矩形,属性定义为pin；抽取电感区域信息,通过virtuoso工具抽取电感区域的层次、坐标和区域,通过virtuoso建立layout cell,将芯片layout调入其中,使用PAD OPENING INFO抽取坐标,大小和名称；将PAD OPENING INFO抽取数据返回给TOP设计,再对比中介层走线区域和芯片电感区域；当判断电感区域有走线穿过,根据实际情况修改中介层的走线布局或芯片电感区域数据,使电感区域没有走线,当判断电感区域无走线,则流程完成；其中在根据实际情况修改中介层的走线布局或芯片电感区域数据之后,还包括：利用卷积神经网络算法和量化分析来识别并分类走线,通过自动布线算法为高频信号选择最优走线方案,同时对低频信号走线调整电感值和位置；所述利用卷积神经网络算法和量化分析来识别并分类走线,包括：根据预先建立的电路布局图像数据库识别电感区域范围,获取电感区域范围内部图像,并使用卷积神经网络算法提取走线特征,进行量化分析确定量化分析指标；当量化分析指标超出预设的阈值范围时,则判定走线存在,通过预设的走线规则识别走线类别信息；当走线类别信息属于高频信号走线时,则调用自动布线算法计算其他无高频信号走线干扰路径,确定备选走线方案集合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示模组及显示屏
{Author}: 邵景润;李玮;王磊;宋淑芬;王陶蓉;徐文畅
{Author Address}: 230012 安徽省合肥市铜陵北路2177号
{Subsidiary Author}: 合肥京东方光电科技有限公司;京东方科技集团股份有限公司
{Date}: 2025-03-18
{Notes}: CN119649768A
{Abstract}: 本申请实施例提供了一种显示模组及显示屏,前端系统获取显示模式切换指令之后,将显示模式切换指令发送给时序控制器,时序控制器基于显示模式切换指令,确定背光驱动器中各显示子面板对应的地址位写入的亮度校准电流值为目标亮度校准电流值,目标亮度校准电流值为各显示子面板在目标显示模式下对应的亮度校准电流值,然后背光驱动器基于各显示子面板的目标亮度校准电流值调整各显示子面板的显示亮度。基于亮度校准电流值调整显示子面板的亮度,不仅调节灵活,而且基于亮度标准进行调整使亮度误差降低,极大满足客户要求。
{Subject}: 1.一种显示模组,其特征在于,包括：前端系统,时序控制器,背光驱动器,显示面板,所述显示面板由多个显示子面板组成；所述前端系统获取显示模式切换指令,并将所述显示模式切换指令发送给所述时序控制器；所述显示模式切换指令包括目标显示模式；所述时序控制器基于所述显示模式切换指令,确定所述背光驱动器中各所述显示子面板对应的地址位写入的亮度校准电流值为目标亮度校准电流值,所述目标亮度校准电流值为各所述显示子面板在所述目标显示模式下对应的亮度校准电流值；所述背光驱动器基于各所述显示子面板的目标亮度校准电流值调整各所述显示子面板的显示亮度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功率器件的上片封装装置及工艺
{Author}: 王健伟;刘开锋;蔡晓雄;陈培国
{Author Address}: 201514 上海市金山区张堰镇汇科路188号
{Subsidiary Author}: 意盛微(上海)电子有限公司
{Date}: 2025-03-18
{Notes}: CN119650416A
{Abstract}: 本发明属于半导体封装贴片技术领域,尤其是一种功率器件的上片封装装置及工艺,其包括水平设置的加工台以及固定设于加工台上的控制台,还包括：推动机构,包括沿所述加工台顶部水平面上对称设置的两个导轨,两个所述导轨的顶部均设有L型座,所述加工台的底部对称固定安装有两个支撑架,两个支撑架均为H状设置；升降机构,设于L型座上,用于加工时的升降驱动；凹架,固定安装于所述加工台的前侧,所述凹架的顶部上方设有旋转支架,旋转支架的顶部一端固定安装有收集箱。本发明结构简单,在对产品上片封装前,保证了晶圆片的洁净性,避免了由于灰尘而影响产品质量的情况,方便人们使用。
{Subject}: 1.一种功率器件的上片封装装置,包括：水平设置的加工台(1)以及固定设于加工台(1)上的控制台(2),其特征在于,还包括：推动机构,包括沿所述加工台(1)顶部水平面上对称设置的两个导轨(3),两个所述导轨(3)的顶部均设有L型座(4),所述加工台(1)的底部对称固定安装有两个支撑架(10),两个支撑架(10)均为H状设置；升降机构,设于L型座(4)上,用于加工时的升降驱动；凹架(8),固定安装于所述加工台(1)的前侧,所述凹架(8)的顶部上方设有旋转支架(802),旋转支架(802)的顶部一端固定安装有收集箱(9)；清洁机构,设于收集箱(9)上,收集箱(9)一侧的垂直面上固定安装清理电机(901)以及位于收集箱(9)下方的清洁刷板(908)和吸尘板(910),所述清洁机构包括转动连接于收集箱(9)内的转动杆(902),收集箱(9)的一侧固定安装有清理电机(901),清理电机(901)的输出轴与转动杆(902)固定连接,转动杆(902)的外壁上固定连接有第一锥齿轮(905),收集箱(9)的底部转动连接有传动杆(906),传动杆(906)的顶端固定连接有第二锥齿轮(907),第二锥齿轮(907)与第一锥齿轮(905)相啮合,传动杆(906)的底端与清洁刷板(908)固定连接,所述转动杆(902)的一端固定连接有圆盘(903),圆盘(903)的外周固定连接有多个扇叶(904),收集箱(9)的底部固定安装有两个垂直杆,两个垂直杆的底端固定连接有位于清洁刷板(908)上方的吸尘板(910),吸尘板(910)与收集箱(9)之间连通有吸尘管(909),收集箱(9)内倾斜设置有防护网,且收集箱(9)的一侧设有箱门。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 降低low-K氧化硅材料的K值的方法
{Author}: 袁德林;付梦雨;杨文惠;张玉婷;贾凌云;刘英明
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区鸿音路1211号10幢304室
{Subsidiary Author}: 拓荆科技(上海)有限公司
{Date}: 2025-03-18
{Notes}: CN119650428A
{Abstract}: 本发明属于半导体领域,具体地涉及一种降低low-K氧化硅材料的K值的方法。所述方法包括步骤：(1)将沉积有low-K氧化硅材料的晶圆传至反应腔；(2)预热所述沉积有low-K氧化硅材料的晶圆；(3)使用氩气进行远程等离子体装置的点火；(4)逐渐减少氩气的流量并且逐渐增加氢气的流量直至氩气流量为零,使氢气继续处理所述low-K氧化硅材料。本发明方法通过远程氢等离子体改变low-K氧化硅材料内部碳的构型降低其K值。本发明远程氢等离子体技术是一种全新的降低low-K氧化硅材料K值的方法,该方法简单、直接、高效且无需化学添加剂,并且该过程不会在low-K氧化硅材料内部引入新的孔隙,本发明方法为解决low-K氧化硅材料难题提供了新的解决方案。
{Subject}: 1.一种降低low-K氧化硅材料的K值的方法,其特征在于,所述方法包括步骤：(1)将沉积有low-K氧化硅材料的晶圆传至反应腔；(2)预热所述沉积有low-K氧化硅材料的晶圆；(3)使用氩气进行远程等离子体装置的点火；(4)逐渐减少氩气的流量并且逐渐增加氢气的流量,直至氩气流量为零,使氢气继续处理所述low-K氧化硅材料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路防反止通规
{Author}: 张树建;周霞
{Author Address}: 226000 江苏省南通市崇川开发区紫琅路99号
{Subsidiary Author}: 南通华达微电子集团股份有限公司
{Date}: 2025-03-18
{Notes}: CN119650430A
{Abstract}: 本发明提供了一种集成电路防反止通规,内部具有矩形滑道、矩形滑槽。所述的矩形滑道在右侧具有豁口,联通矩形滑槽左侧,矩形滑槽的左侧和右侧均为开口。矩形滑道的高度大于塑封体的厚度,矩形滑槽的高度小于塑封体的厚度,矩形滑槽的高度大于框架本体的厚度。矩形滑道、滑槽可以有多级套接,且通过靠山与限位杆配合连接而成。本发明能够有效防止引线框架封装结构件的方向放反,降低次品率；而且适合多种不同规格的引线框架封装结构件传输使用；还能够消除塑封体产生的静电,有效保护被封装的芯片。
{Subject}: 1.一种集成电路防反止通规,具有矩形外观,由金属材质制成,能供引线框架封装结构件穿越通过,引线框架封装结构件具有塑封体与框架本体,其特征在于：内部具有矩形滑道(1、2、3或4)、矩形滑槽(5、6、7或8),所述的矩形滑道(1、2、3或4)在右侧具有豁口,联通矩形滑槽(5、6、7或8)左侧,矩形滑槽(5、6、7或8)的左侧和右侧均为开口；矩形滑道(1、2、3或4)的高度大于塑封体的厚度,矩形滑槽(5、6、7或8)的高度小于塑封体的厚度,矩形滑槽(5、6、7或8)的高度大于框架本体的厚度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种键合丝的表面绝缘涂覆方法
{Author}: 牛玉成;耿兴华;董志红;王全文;苏德志
{Author Address}: 264000 山东省烟台市高新区航天路513号
{Subsidiary Author}: 山东航天电子技术研究所
{Date}: 2025-03-18
{Notes}: CN119650442A
{Abstract}: 本发明涉及集成电路封装技术领域,公开了一种键合丝的表面绝缘涂覆方法,包括：第一步、在陶瓷外壳装片区形成一层金镀层；第二步,在集成电路裸芯片键合面形成一层Al镀层,并晶圆划片成独立的芯片；第三步,在陶瓷封装外壳粘片区域点涂环氧树脂,将芯片贴放在粘接位置,然后进行高温固化；第四步,采用键合丝,将裸芯片PAD与封装外壳键合指连接起来；第五步,采用小分子涂覆材料对器件内部所有键合丝进行整体绝缘涂覆；第六步,密封前的高温烘烤处理；第七步,在平行缝焊设备进行封盖,完成集成电路器件的封装。本发明的键合丝绝缘涂覆方法,在键合工序完成后,对键合丝进行整体或局部的涂覆处理,即形成均匀、致密的防护涂层。
{Subject}: 1.一种键合丝的表面绝缘涂覆方法,其特征在于,包括以下步骤：第一步、在陶瓷外壳装片区形成一层金镀层；第二步,在集成电路裸芯片键合面形成一层Al镀层,并晶圆划片成独立的芯片；第三步,在陶瓷封装外壳粘片区域点涂环氧树脂,采用自动贴片机将芯片贴放在粘接位置,然后进行高温固化；第四步,采用键合丝,将裸芯片PAD与封装外壳键合指连接起来；第五步,采用小分子涂覆材料对器件内部所有键合丝进行整体绝缘涂覆；第六步,密封前的高温烘烤处理；第七步,在平行缝焊设备进行封盖,完成集成电路器件的封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种温度传感器芯片的封装工艺
{Author}: 刘阳;马建军;刘立;刘丽丽
{Author Address}: 121001 辽宁省锦州市古塔区重庆路二段二号
{Subsidiary Author}: 锦州七七七微电子有限责任公司
{Date}: 2025-03-18
{Notes}: CN119650445A
{Abstract}: 一种温度传感器芯片的封装工艺,包括如下步骤：选择氮化铝陶瓷基片,并根据芯片的尺寸大小来选定对应尺寸的金锡焊料片；氮化铝陶瓷基片清洗；制作氮化铝陶瓷基片的双面金属化层；把沉积完金属化层的氮化铝陶瓷基片按芯片的大小进行划切,然后将金属管壳摆放到烧结模具上,再在金属管壳上放置金锡焊料片,在金锡焊料片上放置切好的所述氮化铝陶瓷基片,在氮化铝陶瓷基片上再次放置金锡焊料片,最后放置芯片；并将其一起放到共晶焊炉内进行烧结；选用可编程真空共晶焊炉进行共晶烧结,焊接完成后等温度降到70℃以下,打开腔室门,取出器件。有益效果是：不仅感温性能高、绝缘效果好,而且工艺合理,操作简单,生产效率高,适合工业化生产。
{Subject}: 1.一种温度传感器芯片的封装工艺,其特征是包括如下步骤：(1)选择氮化铝陶瓷基片,并根据芯片的尺寸大小来选定对应尺寸的金锡焊料片；(2)氮化铝陶瓷基片清洗；(3)制作氮化铝陶瓷基片的金属化层；3.1、选择具有四个靶位的磁控溅射台,采用溅射的方法沉积复合金属层；把氮化铝陶瓷基片放到托盘中送入到磁控溅射台的溅射腔室内,加热衬底,温度为160℃±10℃；3.2、然后对氮化铝陶瓷基片进行反溅射,在150W±10W功率下轰击氮化铝陶瓷基片,时间为300s±10s,去除基片表面的污染层,活化基片表面,提高溅射膜层在基片表面的附着力；3.3、在基片表面溅射CrSi-NiCr-Au复合膜,首先溅射CrSi层,功率设定在100W±10W,时间500s±10s,氩气流量为13sccm±2sccm；溅射时,先将高阀截流,控制抽真空通道部分关闭,然后打开氧气流量计开关,通入一定的氧气来进行反应溅射,氧气流量3sccm±1sccm；溅射完CrSi层后马上溅射NiCr膜,功率设定在300W±10W,时间300s±10s；最后溅射Au层,功率设定在200W±10W,时间300s±10s；溅射完成后取出氮化铝陶瓷基片,并用同样的方法溅射沉积另一面,使基片二面都形成CrSi-NiCr-Au复合膜金属化层；(4)把沉积完金属化层的氮化铝陶瓷基片按芯片的大小进行划切,然后将金属管壳摆放到烧结模具上,再在金属管壳上放置金锡焊料片,在金锡焊料片上放置切好的所述氮化铝陶瓷基片,在氮化铝陶瓷基片上再次放置金锡焊料片,最后放置芯片；并将其一起放到共晶焊炉内进行烧结；(5)选用可编程真空共晶焊炉进行共晶烧结,焊接完成后等温度降到70℃以下,打开腔室门,取出器件；(6)最后对共晶烧结后的产品进行键合、封帽,便可完成封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成电路芯片的封装装置
{Author}: 张继康;俞晓琳;宋雨花
{Author Address}: 215331 江苏省苏州市昆山市陆家镇黄浦江中路2388号3363室
{Subsidiary Author}: 苏州威陌电子信息科技有限公司
{Date}: 2025-03-18
{Notes}: CN119650467A
{Abstract}: 本发明涉及芯片封装技术领域,具体是一种基于集成电路芯片的封装装置,包括封合机组和周转机组；封合机组包括安装架和膜材输出件,膜材输出件架设于安装架的上方,安装架的一侧设置有膜材封合件,膜材封合件与膜材输出件输出端的封装膜相对接并且用以将封装膜闭合；周转机组包括转动机组、安装于转动机组上的若干周转支座以及安装于周转支座上的气动吸盘,周转支座带动气动吸盘转动并且与膜材封合件内框区域的封装膜相对接；封合机组还包括下料导向件,安装架的底部还设置有压膜组件,压膜组件设置于下料导向件的输入端。本发明能够提高封装效率,通过自动化、连续化的操作流程,该装置显著提高了芯片的封装速度,降低了人力成本。
{Subject}: 1.一种基于集成电路芯片的封装装置,包括封合机组(10)和周转机组(20)；其特征在于,所述封合机组(10)包括安装架(11)和膜材输出件(12),所述膜材输出件(12)架设于安装架(11)的上方,所述安装架(11)的一侧设置有膜材封合件(13),所述膜材封合件(13)与膜材输出件(12)输出端的封装膜(30)相对接并且用以将封装膜(30)闭合；所述周转机组(20)包括转动机组(21)、安装于转动机组(21)上的若干周转支座(22)以及安装于周转支座(22)上的气动吸盘(23),所述周转支座(22)设置于安装架(11)的另一侧并且呈转动式安装,周转支座(22)带动气动吸盘(23)转动并且与膜材封合件(13)内框区域的封装膜(30)相对接；所述封合机组(10)还包括下料导向件(15),下料导向件(15)的输出端外接有传输台(16),所述安装架(11)的底部还设置有压膜组件(14),压膜组件(14)设置于下料导向件(15)的输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片的取放装置
{Author}: 申璐曼;谢兵;吕猛;黄国恩;顾铖浩
{Author Address}: 047100 山西省长治市长治高新技术产业开发区翟店工业园区新高地数智未来城34#A栋
{Subsidiary Author}: 山西华耀亿嘉集成电路有限公司
{Date}: 2025-03-18
{Notes}: CN119650502A
{Abstract}: 本发明涉及电子制造生产领域,具体的说是一种用于集成电路芯片的取放装置,包括工作台,所述工作台上从后至前分别设置有放置台和取放台,所述工作台的后端设置有移动座,本发明通过设置清理组件,清理组件中的清理盘、抽尘环、高压抽气管等结构协同工作,在吸嘴杆吸附芯片之前,快速将芯片表面的杂质清理掉,环形阵列的高压抽气管配合底部的抽尘槽,能全面覆盖芯片表面,确保尽可能多地吸走杂质,且清理盘下方的密封垫与芯片台表面接触形成密封空间,在抽气总盘产生负压时,形成局部负压环境,增强气流集中性,使芯片表面的杂质更快速地被吸入抽尘槽,进一步提高了清理杂质的效率,降低杂质堵塞吸嘴气孔的风险。
{Subject}: 1.一种用于集成电路芯片的取放装置,其特征在于；包括工作台(1),所述工作台(1)上从后至前分别设置有放置台(11)和取放台(12),所述工作台(1)的后端设置有移动座(13),所述移动座(13)上设置有多个用于对芯片吸附的吸嘴杆(14),所述移动座(13)的底部设置有沿前后方向移动的限位板(15),所述限位板(15)上设置有与吸嘴杆(14)相对应一侧的清理组件(2),用于将吸嘴杆(14)对芯片的表面吸附之前快速将其表面的杂质进行清理,所述放置台(11)内设置有悬浮缓冲组件(3),用于防止芯片在吸嘴杆(14)吸附时,能够防止其表面受摩擦挤压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种存储芯片3D碓叠封装结构及其封装工艺
{Author}: 阳坚;胡志东;李鹏程;赵志勇
{Author Address}: 518000 广东省深圳市龙岗区宝龙街道宝龙社区新能源一路宝龙智造园4号厂房A栋101、201、301
{Subsidiary Author}: 深圳市芯海微电子有限公司
{Date}: 2025-03-18
{Notes}: CN119650530A
{Abstract}: 本发明公开了一种存储芯片3D碓叠封装结构及其封装工艺,涉及半导体领域。一种存储芯片3D碓叠封装结构及其封装工艺,包括DBC基板以及集成在DBC基板上集成电路芯片,所述集成电路芯片堆叠设置,还包括安装于DBC基板外侧的封装结构；所述封装结构包括：封装壳体,所述封装壳体罩合在DBC基板外侧；各个所述集成电路芯片的外壁均安装有一组散热片,每组所述散热片均设有多个,呈竖向阵列分布；每组所述散热片的拐角处均开设有插槽,所述插槽的内壁插接有导热插块,同一组的各个散热片通过导热插块串联；本发明通过散热片将集成电路芯片的积热导出,再由导热插块传导至聚热架,然后由聚热架汇聚至散热板导出,便于外部气体与之换热对其进行散热。
{Subject}: 1.一种存储芯片3D碓叠封装结构,包括DBC基板(2)以及集成在DBC基板(2)上集成电路芯片(3),所述集成电路芯片(3)堆叠设置,其特征在于,还包括安装于DBC基板(2)外侧的封装结构；所述封装结构包括：封装壳体,所述封装壳体罩合在DBC基板(2)外侧；各个所述集成电路芯片(3)的外壁均安装有一组散热片(305),每组所述散热片(305)均设有多个,呈竖向阵列分布；每组所述散热片(305)的拐角处均开设有插槽(501),所述插槽(501)的内壁插接有导热插块(502),同一组的各个散热片(305)通过导热插块(502)串联；各个所述导热插块(502)的顶端均连接有聚热架(503),所述聚热架(503)的顶端固定连接有散热板(504),所述散热板(504)安装于封装壳体顶面；当堆叠设置的集成电路芯片(3)在使用过程中产生的热量传导至各个集成电路芯片(3)外侧连接的散热片(305),再由导热插块(502)汇聚在聚热架(503)、散热板(504)上进行散热。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电池模组隔热垫封装工艺
{Author}: 赵嘉林;游泳;许晓云
{Author Address}: 215000 江苏省苏州市昆山市千灯镇支浦路1号5号房
{Subsidiary Author}: 苏州可川电子科技股份有限公司
{Date}: 2025-03-18
{Notes}: CN119650874A
{Abstract}: 本发明公开了电池模组隔热垫封装工艺,本发明涉及电池隔热垫封装技术领域,包括传动带,传动带的内壁转动连接有转动件,传动带的外侧转动连接有连接杆,连接杆的外侧固定连接有连接板,连接板的顶部开设有环槽,环槽的内壁滑动连接有中间杆,连接板的中间处滑动连接有圆杆,圆杆的顶部固定连接有支承板,支承板靠近圆杆的一端固定连接有弹簧,中间杆的顶部固定连接有弯板,中间杆远离弯板的一端转动连接有中间板。该电池模组隔热垫封装工艺,通过弹簧的弹力作用下,弯板与隔热垫的两侧之间产生挤压,从而可以将隔热垫拉平,使其在进入封装工序时保持良好的平面状态,提高隔热垫热封边缘的密封性和均匀性。
{Subject}: 1.电池模组隔热垫封装设备,其特征在于,包括：架体(2),所述架体(2)的内部中间处开设有内腔(3),所述架体(2)设为龙门架,所述架体(2)的中部底侧固定连接有支架(6)；输送组件(1),所述输送组件(1)固定安装在支架(6),所述输送组件(1)贯穿架体(2),所述支架(6)的外侧固定连接有电机(5),所述电机(5)的输出端贯穿支架(6)；热压组件(4),所述热压组件(4)固定安装在内腔(3)的内壁中间处,所述热压组件(4)位于输送组件(1)的上方；其中,所述输送组件(1)包括传动带(12),所述传动带(12)的内壁转动连接有转动件(13),所述传动带(12)的数量有多个,多个所述传动带(12)以转动件(13)为中心对称设置,所述传动带(12)的外侧转动连接有连接杆(11),所述连接杆(11)的外侧固定连接有连接板(14),所述连接板(14)的顶部开设有环槽(115),所述环槽(115)的内壁滑动连接有中间杆(19),所述连接板(14)的中间处滑动连接有圆杆(16),所述圆杆(16)的顶部固定连接有支承板(17),所述支承板(17)靠近圆杆(16)的一端固定连接有弹簧(15),所述中间杆(19)的顶部固定连接有弯板(110),所述中间杆(19)远离弯板(110)的一端转动连接有中间板(112),所述中间板(112)远离中间杆(19)的一端与圆杆(16)转动连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种纯金属偶极子的毫米波相控阵天线及其封装工艺
{Author}: 张帅;赵宇龙;高文华;邢日丽;赵洪柏;向林威
{Author Address}: 710071 陕西省西安市雁塔区太白南路2号
{Subsidiary Author}: 西安电子科技大学
{Date}: 2025-03-18
{Notes}: CN119651131A
{Abstract}: 本发明提出了纯金属偶极子的毫米波相控阵天线及其封装工艺。主要解决传统毫米波相控阵天线的复杂度高、天线的角度扫描受局限,以及封装天线的效率较低、加工难度大的问题。本发明采用纯金属偶极子天线结构完成天线辐射功能,同时通过在天线四周设置金属壁,规避天线偶极子之间相互辐射的影响。本发明的毫米波天线阵列整体封装集成在Al-2O-3陶瓷封装结构之上,通过单层陶瓷封装层实现毫米波相控阵天线与芯片组件的连接和封装。本发明的天线具有结构更加简洁、宽角扫描,封装工艺具有损耗低、效率高的优点。可用于实现高集成、小型化的毫米波封装相控阵天线。
{Subject}: 1.一种纯金属偶极子的毫米波相控阵天线,其特征在于,包括由N×N个紧密排布、间隙为0.3mm的天线阵列,每个毫米波相控阵天线单元的四周均设置金属壁,在金属偶极子垂直面设置加高结构的纯金属偶极子天线,其中,N为大于或等于2的整数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于驱动GaN FET的高压驱动集成电路
{Author}: 冯宇翔;谢荣才;李斌;单联瑜;潘开林;华庆;李强;盛爽;谭均必;文健;牛冰;李超;谢颖熙;郭家杰
{Author Address}: 163000 黑龙江省大庆市大庆高新区大庆市汽车零部件产业园内9号标准厂房
{Subsidiary Author}: 黑龙江汇芯半导体有限公司
{Date}: 2025-03-18
{Notes}: CN119652085A
{Abstract}: 本发明涉及驱动电路技术领域,特别是一种用于驱动GaN FET的高压驱动集成电路,在高压侧设有噪声滤除模块,自举二极管DBST和自举电容CBST之间电连接噪声滤除模块中的自举电压预调节单元用于钳位自举电压；噪声滤除模块中还包括：脉冲单元用于驱动电平移位单元生成第一脉冲电压和第二脉冲电压；电压转电流单元用于接收第一脉冲电压和第二脉冲电压,分别转换为第一脉冲电流和第二脉冲电流；电流转电压单元用于接收第一脉冲电流和第二脉冲电流,分别转换为第一驱动电压和第二驱动电压驱动RS触发器；解决了高压侧驱动GaN FET过程中,滤除噪声效率低、延时严重以及自举电压过大导致GaN FET性能受限或者损坏的问题。
{Subject}: 1.一种用于驱动GaN FET的高压驱动集成电路,包括脉冲单元、自举二极管DBST、自举电容CBST和输出电路,其特征在于：还包括噪声滤除模块；所述脉冲单元的VCC端和所述自举二极管DBST的阳极均接电源VCC端,所述脉冲单元的COM端、SET端和RESET端分别与所述噪声滤除模块的COM端、第一输入端和第二输入端电连接,所述自举二极管DBST的阴极和所述噪声滤除模块的VCC端电连接,所述噪声滤除模块的VCCA端、所述输出电路的VCC端均和所述自举电容CBST的一端电连接,所述噪声滤除模块的输出端和所述输出电路的输入端电连接,所述噪声滤除模块的VS端、所述自举电容CBST的另一端均和GaN FET的源极电连接,所述GaN FET的栅极和所述输出电路的输出端电连接；所述噪声滤除模块包括自举电压预调节单元、电平移位单元、电压转电流单元、电流转电压单元和RS触发器；所述自举电压预调节单元的输入端和输出端分别用作所述噪声滤除模块的VCC端和VCCA端,所述电平移位单元的地端、第一输入端和第二输入端分别用作所述噪声滤除模块的COM端、第一输入端和第二输入端,所述电流转电压单元的VS端用作所述噪声滤除模块的VS端,所述RS触发器的输出端用作所述噪声滤除模块的输出端；所述电平移位单元、所述电压转电流单元、所述电流转电压单元的VCCA端均和所述自举电压预调节单元的输出端电连接,所述自举电压预调节单元、所述电压转电流单元、所述电流转电压单元的VS端均和所述电流转电压单元的VS端电连接,所述电平移位单元的第一输出端和第二输出端分别与所述电压转电流单元的第一输入端和第二输入端电连接,所述电压转电流单元的第一输出端和第二输出端分别与所述电流转电压单元的第一输入端和第二输入端电连接,所述电流转电压单元的第一输出端和第二输出端分别与RS触发器的R端和S端电连接；所述自举电压预调节单元用于钳位自举电压；所述脉冲单元用于驱动所述电平移位单元生成第一脉冲电压和第二脉冲电压；所述电压转电流单元用于接收所述第一脉冲电压和所述第二脉冲电压,分别转换为第一脉冲电流和第二脉冲电流；所述电流转电压单元用于接收所述第一脉冲电流和所述第二脉冲电流,分别转换为第一驱动电压和第二驱动电压驱动所述RS触发器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带自偏置电路的轨到轨运算放大器模拟IC芯片
{Author}: 王德贵;周磊;毕津顺;刘雪飞;艾尔肯·阿不都瓦衣提;肖文君;吴宗桂;戎小凤;刘明强;王刚;高昌松;陈璇;王珍;吴艳;吴冬妮
{Author Address}: 550025 贵州省贵阳市贵安新区花溪大学城栋青路
{Subsidiary Author}: 贵州师范大学
{Date}: 2025-03-18
{Notes}: CN119652274A
{Abstract}: 本发明涉及集成电路技术领域,具体涉及一种带自偏置电路的轨到轨运算放大器模拟IC芯片,包括基准电流源电路和运算放大器电路；基准电流源电路包括启动电路、正温度系数电路、负温度系数电路和电流求和电路；运算放大器电路包括输入级电路、中间级电路和输出级电路。本发明通过不带运算放大器的基准电流源电路充当自偏置电路,使其精度得到了提升同时还减小了芯片面积；通过采用电平移位技术,使共模输入电压范围在负电源轨到正电源轨之间,并采用前馈式AB类放大电路作为输出级电路。与传统的电平移位技术相比,该电平移位技术只使用了两对差分对,没有加入传统电平移位技术使用的源极跟随器。
{Subject}: 1.一种带自偏置电路的轨到轨运算放大器模拟IC芯片,其特征在于,包括基准电流源电路和运算放大器电路；基准电流源电路包括以下电路：启动电路,用于控制基准电流源电路的启动；正温度系数电路,用于随着温度的升高,增加通过正温度系数电路的电流；负温度系数电路,用于随着温度的升高,减小通过负温度系数电路的电流；电流求和电路,用于收集正温度系数模块产生的正温度系数电流和负温度系数模块产生的负温度系数电流,并对所有电流进行相加,产生恒定的基准电流；运算放大器电路包括以下电路：输入级电路,用于对差分对进行电平移位；中间级电路,用于将来自输入模块的电流进行相加并对其提供负载；输出级电路,用于构成一个带最小电流选择电路的折叠网络前馈式AB类输出级。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多路1T1R电阻网络的阻抗校准电路及其阻抗校准方法
{Author}: 韩小炜;吴利华;赵凯;崔冰
{Author Address}: 519070 广东省珠海市香洲区前河北路68号之环宇城写字楼7层08单元
{Subsidiary Author}: 中科芯磁科技(珠海)有限责任公司
{Date}: 2025-03-18
{Notes}: CN119652283A
{Abstract}: 本发明涉及集成电路技术领域,提供一种多路1T1R电阻网络的阻抗校准电路及其阻抗校准方法,其中,一种多路1T1R电阻网络的阻抗校准电路,包括正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块及DCI调节模块,其特征在于,所述正极阻抗校准模块、负极阻抗校准模块及用户阻抗校准模块中均包含多路的RRAM网络结构；所述RRAM网络结构中具有多个支路RRAM结构组成；所述支路RRAM结构由多个改进RRAM单元组成,其中,所述改进RRAM单元由一个晶体管与一个RRAM单元串联组成。本发明可以在阻抗校准电路中,降低电阻分布的复杂性,且提高电路对于各种阻抗校准算法的适应性。
{Subject}: 1.一种多路1T1R电阻网络的阻抗校准电路,包括正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块及DCI调节模块,其特征在于,所述正极阻抗校准模块、负极阻抗校准模块及用户阻抗校准模块中均包含多路的RRAM网络结构；所述RRAM网络结构中具有多个支路RRAM结构组成；所述支路RRAM结构由多个改进RRAM单元组成,其中,所述改进RRAM单元由一个晶体管与一个RRAM单元串联组成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、芯片、芯片产品和汽车
{Author}: 白文利;宋朋亮;卢杨
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2025-03-18
{Notes}: CN119652297A
{Abstract}: 本申请提供一种智能电子开关、芯片、芯片产品和汽车,该智能电子开关包括功率开关、控制电路和电流采样电路,控制电路在获取到第一指示信号时输出对应的控制信号,以使电流采样电路基于控制信号指示的采样比例采集流过功率开关的电流并输出目标采样信号,第一指示信号用于指示流过功率开关的电流大小,流过功率开关的电流越大,采样比例越小,流过功率开关的电流越小,采样比例越大,该采样比例等于电流采样电路的输出与输入的比值。该方案中,控制电路根据接收到的第一指示信号调整电流采样电路的采样比例,兼顾了电流采样电路的功耗和采样精度,提升了产品竞争力。
{Subject}: 1.一种智能电子开关,其特征在于,包括电源供电端、电源接地端、负载输出端、功率开关、控制电路和电流采样电路；其中,所述电源供电端和所述电源接地端用于与电池连接,所述功率开关用于与负载串联连接,其第一端与所述电源供电端或所述电源接地端连接,其第二端与所述负载输出端连接,其控制端与所述控制电路连接,所述控制电路用于控制所述功率开关开启导通或关断截止,所述电流采样电路与所述功率开关、所述控制电路连接；所述控制电路在获取到第一指示信号时输出对应的控制信号,所述控制信号用于指示所述电流采样电路的采样比例,所述电流采样电路基于所述采样比例采集流过功率开关的电流并输出目标采样信号,所述第一指示信号用于指示流过所述功率开关的电流大小,流过所述功率开关的电流越大,所述采样比例越小,流过所述功率开关的电流越小,所述采样比例越大,所述采样比例等于所述电流采样电路的输出与输入的比值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种紧急呼叫维护方法
{Author}: 汪青;陈晴;李千;朱绪魁;黄治凯
{Author Address}: 430050 湖北省武汉市武汉经济技术开发区人工智能科技园N栋研发楼3层N3010号
{Subsidiary Author}: 岚图汽车科技有限公司
{Date}: 2025-03-18
{Notes}: CN119653320A
{Abstract}: 本发明公开了一种紧急呼叫维护方法,包括：响应于车辆的上电启动信号,控制车辆的车载终端启动主控芯片的服务程序；判断车载终端的编码器驱动是否处于正常状态；在编码器驱动处于正常状态的情况下,控制车载终端启动语音播放服务程序；控制车载终端启动除主控芯片以外的其他模块的服务程序；控制车载终端启动应用程序；控制车载终端根据应用程序动态加载编码器驱动,使得车载终端进入正常运行阶段。本发明减少紧急呼叫功能因编码器驱动而出现异常的几率,达到对紧急呼叫功能进行维护的目的,提高紧急呼叫功能的成功响应率,进而实施紧急救援,保证了用户在行驶过程中发生突发事件之后的应急体验良好。
{Subject}: 1.一种紧急呼叫维护方法,其特征在于,所述方法包括：响应于车辆的上电启动信号,控制所述车辆的车载终端启动主控芯片的服务程序；判断所述车载终端的编码器驱动是否处于正常状态；在所述编码器驱动处于正常状态的情况下,控制所述车载终端启动语音播放服务程序；控制所述车载终端启动除所述主控芯片以外的其他模块的服务程序；控制所述车载终端启动应用程序；控制所述车载终端根据所述应用程序动态加载所述编码器驱动,使得所述车载终端进入正常运行阶段。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种氧化物晶体管的表面处理方法
{Author}: 韩德栋;史建兵;解靖烨;王沁园;许登钦;张鸣鹤;张兴;刘力锋;王漪
{Author Address}: 102600 北京市大兴区经济技术开发区科创十街18号院11号楼四层401室
{Subsidiary Author}: 北京超弦存储器研究院;北京大学
{Date}: 2025-03-18
{Notes}: CN119653802A
{Abstract}: 本发明涉及一种氧化物晶体管的表面处理方法,属于集成电路微纳电子器件领域。具体步骤包括提供一衬底,在其上形成底栅电极；在底栅电极上依次形成一电介质层、氧化物有源层；在所述氧化物有源层两侧分别形成源漏电极；采用电子束蒸镀在所述源漏电极之间的氧化物有源层上蒸镀一层可氧化金属,然后通过自然氧化,空气退火氧化,氧气退火氧化等方式使金属转变为金属氧化物。通过形成氧化物层,可以有效减小晶体管的界面态密度,提高晶体管的场效应迁移率,改善晶体管的开关速度和功耗性能,此外,还可以改善晶体管的稳定性和可靠性,从而提高集成电路的整体性能。
{Subject}: 1.一种氧化物晶体管的表面处理方法,其特征在于,所述方法包括：提供一衬底(101),在其上形成底栅电极(102)；在所述底栅电极(102)上依次形成电介质层(103)和氧化物有源层(104)；在所述氧化物有源层(104)两侧分别形成源/漏电极(105)；采用电子束蒸镀在所述源/漏电极(105)之间的氧化物有源层(104)上蒸镀一层可氧化金属,然后通过自然氧化、空气退火氧化或氧气退火氧化使所述可氧化金属转变成金属氧化物(106)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 针对单粒子效应的加固器件
{Author}: 龚国辉;周嘉礼;吴圳曦;陈俊贤;王磊
{Author Address}: 410000 湖南省长沙市长沙高新区尖山路39号中电软件园一期15栋
{Subsidiary Author}: 湖南长城银河科技有限公司
{Date}: 2025-03-18
{Notes}: CN119653865A
{Abstract}: 本发明涉及针对单粒子效应的加固器件,通过在集成电路版图设计上,在晶体管器件的源极中央区域插入相对应的阱并使得阱与源极无缝连接,通过增强阱点位的可控性,来抑制NMOS管和PMOS管的SET的脉冲宽度,如此在集成电路版图上采用源级中央插入阱技术的结构布局,使得PMOS管和NMOS管在不同的PVT工作环境下W-(SET)都显著降低：在线性能量转移(LET)为37mev·cm2/mg时与未加固的布局相比,PMOS管的W-(SET)可以降低80%左右,NMOS管的W-(SET)降低约为50%。
{Subject}: 1.一种针对单粒子效应的加固器件,其特征在于,包括集成电路版图中的目标晶体管,所述目标晶体管的源极中央区域插入阱；其中,所述目标晶体管包括PMOS管和NMOS管,所述PMOS管的源极中央区域插入的是N阱,所述NMOS管的源极中央区域插入的是P阱。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 黄麟淯;陈世范;许胜福
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-18
{Notes}: CN119653868A
{Abstract}: 在半导体器件的顶视图中,半导体器件包括集成电路和集成电路周围的一个或多个保护环。一个或多个保护环中的至少一个保护环包括衬底中的有源区域、在半导体器件的顶视图中在第一方向上延伸并且在半导体器件的顶视图中布置在第二方向上的第一多个细长导电结构以及在第二方向上延伸并且布置在第一方向上的第二多个细长导电结构。第一多个细长导电结构和第二多个细长导电结构的组合在有源区域之上形成导电网格,并且相对于仅包括第一多个细长导电结构或仅包括第二多个细长导电结构,提供了有源区域的表面区的增加的覆盖。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：集成电路；保护环结构,在所述半导体器件的顶视图中围绕所述集成电路,其中,所述保护环结构包括：有源区域；第一多个导电结构,位于所述有源区域之上,其中,所述第一多个导电结构在所述半导体器件中在第一方向上延伸,并且在所述半导体器件中布置在大约垂直于所述第一方向的第二方向上；以及第二多个导电结构,位于所述有源区域之上,其中,所述第二多个导电结构在所述第二方向上延伸,并且布置在所述第一方向上；以及互连结构,位于所述保护环结构之上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种霍尔效应传感器及其制造方法
{Author}: 赵宇;吴启花
{Author Address}: 215618 江苏省苏州市张家港市杨舍镇福新路1202号
{Subsidiary Author}: 苏州镓港半导体有限公司
{Date}: 2025-03-18
{Notes}: CN119654055A
{Abstract}: 本发明属于传感器技术领域,具体涉及一种霍尔效应传感器及其制造方法,包括集成电路,集成电路包括集成电路主体以及形成于集成电路主体表面的布线层；布线层上依次垂直堆叠有接合层、霍尔效应材料层以及钝化层；钝化层覆盖于霍尔效应材料层的外表面,并与接合层堆叠于一体。制造方法包括以下步骤：S1、形成接合层；S2、形成霍尔效应材料层；S3、形成一阶通孔与二阶通孔；S4、在霍尔效应材料层与布线层之间形成电学连接；S5、形成钝化层；S6、实现集成电路与外界的电学连结。本发明能够将霍尔效应材料与集成电路垂直堆叠,缩小面积、降低成本,缩短引线、提高抗电磁干扰能力；同时使用钝化材料将二者与环境隔离开,提高耐受高温高湿环境能力。
{Subject}: 1.一种霍尔效应传感器,其特征在于,包括:集成电路(100)所述集成电路(100)包括集成电路主体(101)以及形成于所述集成电路主体(101)表面的布线层(102)；所述布线层(102)上依次垂直堆叠有接合层(103)、霍尔效应材料层(104)以及钝化层(107)；其中,所述钝化层(107)覆盖于所述霍尔效应材料层(104)的外表面,并与所述接合层(103)堆叠于一体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体设计PVT差异消除电路、方法及集成电路
{Author}: 褚炜路;汤强
{Author Address}: 214000 江苏省无锡市新吴区菱湖大道111-34号软件园天鹅座D座8层
{Subsidiary Author}: 至讯创新科技(无锡)有限公司
{Date}: 2025-03-14
{Notes}: CN119171887B
{Abstract}: 本发明公开了一种半导体设计PVT差异消除电路、方法及集成电路,涉及集成电路技术领域,包括信号放大模块、跳闸点跟踪电路和周期检测控制单元和被测单元,信号放大模块对其输入端输入的电信号进行滤波后放大,并增强输入电信号的幅度；跳闸点跟踪电路作为电隔离元件为下一级电路提供稳定的电信号,跳闸点跟踪电路的一个输入端与周期检测控制单元的一个连接端电连接；周期检测控制单元输出周期性时钟频率信号。本发明能够有效消除该跳变电压对电容周期计算结果的不良影响,使得电容周期的测试结果能够从PVT差异的影响中独立出来,提高了被测电容的充放电周期测试的精确性。
{Subject}: 1.一种半导体设计PVT差异消除电路,其特征在于,包括：信号放大模块,所述信号放大模块对其输入端输入的电信号进行滤波后放大,并增强输入电信号的幅度；跳闸点跟踪电路,所述跳闸点跟踪电路作为电隔离元件为下一级电路提供稳定的电信号,所述跳闸点跟踪电路的一个输入端与所述信号放大模块的输出端之间连接有上拉电阻R；周期检测控制单元,所述周期检测控制单元输出周期性时钟频率信号,所述周期检测控制单元的一个输入端耦合至所述跳闸点跟踪电路的一个输入端；被测单元,所述被测单元的一端与所述周期检测控制单元的输出端电连接,所述被测单元接收所述周期检测控制单元发出的周期电信号；其中,所述跳闸点跟踪电路包括等比例放大器,等比例放大器的输出端连接N沟道场效应管的栅极,N沟道场效应管的源极接地,N沟道场效应管的漏极与所述等比例放大器的反相连接端电连接；所述周期检测控制单元为一级环形振荡器、二级环形振荡器或若干级环形振荡器中的任意一种；在所述周期监测控制单元为一级环形振荡器时,周期检测控制单元包括第一反相器、第二反相器、第三反相器、第四反相器和第五反相器的等效电路,第五反相器的等效电路为P沟道场效应管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的测试系统
{Author}: 柯佳键
{Author Address}: 518000 广东省深圳市龙岗区坪地街道山塘尾村富心路三巷6号
{Subsidiary Author}: 广东科信电子有限公司
{Date}: 2025-03-14
{Notes}: CN119199488B
{Abstract}: 本发明公开了一种集成电路的测试系统,涉及集成电路技术领域,包括电源模块,用于供电控制；测试控制模块,用于信号接收和模块控制；集成电路模块,用于在工作状态时,提供待检测的第一控制信号；信号处理模块,用于信号采样和信号保持工作；电压趋势检测模块,用于在第一控制信号为电压下降趋势时,控制通路切换模块切换信号传输通路；通路切换模块,用于传输信号处理模块保持的信号和第一控制信号；信号变化检测模块,用于对信号处理模块保持的信号和第一控制信号进行减法处理；异常判断模块,用于设定电压阈值并判断减法后的信号是否正常。本发明集成电路的测试系统可及时检测出集成电路输出的第一控制信号是否异常并进行异常保护。
{Subject}: 1.一种集成电路的测试系统,其特征在于：该集成电路的测试系统包括：电源模块,测试控制模块,集成电路模块,信号处理模块,电压趋势检测模块,通路切换模块,信号变化检测模块和异常判断模块；所述电源模块,与所述测试控制模块和集成电路模块连接,用于接入直流电能并在接收到测试控制模块输出的第一测试信号时,将直流电能传输给集成电路模块；所述测试控制模块,与所述集成电路模块、异常判断模块和信号处理模块连接,用于输出第一测试信号并将第一测试信号传输给集成电路并触发集成电路模块的工作,在接收到异常判断模块输出的第一异常信号或第二异常信号时,停止传输第一触发信号,定时输出采样控制信号并控制信号处理模块进行信号采样工作,输出第一脉冲信号并调节异常判断模块设定的电压阈值；所述集成电路模块,用于在接收到直流电能和第一测试信号时,输出第一控制信号；所述信号处理模块,与所述集成电路模块连接,用于接收第一控制信号并在接收到采样控制信号时,进行信号采样处理,在未接收到采样控制信号时,对采样的信号进行保持处理并输出保持信号；所述电压趋势检测模块,与所述集成电路模块连接,用于检测第一控制信号的电压变换趋势并在电压下降时,输出第二控制信号；所述通路切换模块,与所述电压趋势检测模块和信号处理模块连接,用于接收保持信号和第一控制信号并将保持信号和第一控制信号传输给信号变化检测模块,在接收到第二控制信号时,切换第一控制信号和保持信号的传输通路；所述信号变化检测模块,与所述通路切换模块连接,用于对第一控制信号和保持信号进行减法处理,并输出第一差值信号；所述异常判断模块,与所述信号变化检测模块连接,用于接收第一脉冲信号并设定电压阈值,在接收的第一差值信号大于电压阈值时,输出第一异常信号,在接收的第一差值信号为负值时,输出第二异常信号；所述电源模块包括电源接口、第一电容、第一电阻、第一功率管、第一二极管、第二电容和第一开关管；所述测试控制模块包括第一测试器、第一逻辑芯片、第一触发器、第二二极管和第三二极管；所述集成电路模块包括第一集成芯片；所述电源接口的第一端连接第一电容的一端和第一功率管的源极并通过第一电阻连接第一功率管的栅极和第一开关管的集电极,第一功率管的漏极连接第一集成芯片的VDD端,第一逻辑芯片的Y端连接第一集成芯片的IN端,第一逻辑芯片的B端连接第一测试器的IO2端和第一二极管的阳极,第一二极管的阴极连接第一开关管的基极并通过第二电容接地,第一开关管的发射极、第一触发器的D端、第一电容的另一端和电源接口的第二端均接地,第一触发器的Q1端连接第一逻辑芯片的A端,第一触发器的CLK端连接第二二极管的阴极和第三二极管的阴极,第三二极管的阳极连接第一测试器的IO4端,第二二极管的阳极连接第一测试器的IO5端,第一测试器的IO1端连接信号处理模块,第一集成芯片的GND端接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路高温测试装置
{Author}: 白春雷;卢彦云
{Author Address}: 065000 河北省廊坊市广阳区建设路梅园里北侧3排5号
{Subsidiary Author}: 南天管道检测技术河北有限公司
{Date}: 2025-03-14
{Notes}: CN119291478B
{Abstract}: 本发明涉及电路元件检测技术领域,提出了一种集成电路高温测试装置,包括机体,机体具有加热腔,加热腔具有开口部；放置架循环输送设置在加热腔内,放置架用于放置集成电路板；检测件相对于机体升降且水平滑动设置,且位于开口部的一侧。通过上述技术方案,解决了现有技术中的集成电路的生产和质量检测过程中操作繁琐效率较低的问题。
{Subject}: 1.一种集成电路高温测试装置,用于针对集成电路板(1)进行加热测试,其特征在于,包括：机体(2),所述机体(2)具有加热腔(201),所述加热腔(201)具有开口部(202)；放置架(19),所述放置架(19)循环输送设置在所述加热腔(201)内,所述放置架(19)用于放置所述集成电路板(1),所述加热腔(201)的内壁具有第一环形导向槽(203)；检测件(3),所述检测件(3)相对于所述机体(2)升降且水平滑动设置,且位于所述开口部(202)的一侧；进料架(5)和出料架(6),所述进料架(5)和所述出料架(6)均设置在所述机体(2)上,且分别位于所述开口部(202)的两侧,所述进料架(5)用于存放未检测的所述集成电路板(1),所述出料架(6)用于存放检测完成后的所述集成电路板(1)；滑动导向件(4),所述滑动导向件(4)一端设置在所述放置架(19)的侧壁上,另一端滑动设置在所述第一环形导向槽(203)内,所述滑动导向件(4)用于使所述放置架(19)移动过程中持续平行于所述机体(2)的底面；所述第一环形导向槽(203)具有内环槽(204)和外环槽(205),所述外环槽(205)位于所述内环槽(204)的外围,所述滑动导向件(4)具有第一滑动部(401)和第二滑动部(402),所述第一滑动部(401)和所述第二滑动部(402)交替滑动设置在所述外环槽(205)内和所述内环槽(204)内；所述开口部(202)位于所述加热腔(201)顶部,所述内环槽(204)和所述外环槽(205)均具有等距段(206)和交汇段(207),所述等距段(206)与所述交汇段(207)均成对设置,且交替排列首尾相连,所述内环槽(204)与所述外环槽(205)的所述等距段(206)相互平行,所述第一滑动部(401)和所述第二滑动部(402)在经过所述交汇段(207)后交替滑入所述外环槽(205)和所述内环槽(204)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于光罩的存储装置及管理系统
{Author}: 张统
{Author Address}: 311200 浙江省杭州市萧山区宁围街道平澜路2118号浙江大学杭州国际科创中心水博园区11幢4层-5层(自主申报)
{Subsidiary Author}: 浙江创芯集成电路有限公司
{Date}: 2025-03-14
{Notes}: CN119611966A
{Abstract}: 本公开实施例提供一种用于光罩的存储装置及管理系统,其中,所述存储装置包括：存储壳体；视窗,设置于所述存储壳体上,且正对于耦接于所述存储壳体的第一标识,配置为透过预设波长范围内的光,且对所述预设波长范围内的光的透过率大于第一阈值；其中,所述第一标识配置为承载光罩标识信息；无源显示器,设置于所述存储壳体,配置为显示与所述第一标识承载的光罩标识信息对应的光罩状态信息。采用上述方案,能够实现光罩的自动化管理,从而可以降低光罩管理出错的概率,提高集成电路的生产效率。
{Subject}: 1.一种用于光罩的存储装置,其特征在于,包括：存储壳体；视窗,设置于所述存储壳体上,且正对于耦接于所述存储壳体的第一标识,配置为透过预设波长范围内的光,且对所述预设波长范围内的光的透过率大于第一阈值；其中,所述第一标识配置为承载光罩标识信息；无源显示器,设置于所述存储壳体,配置为显示与所述第一标识承载的光罩标识信息对应的光罩状态信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 致动组件和致动器
{Author}: 黄子硕;曾柏颖
{Author Address}: 215500 江苏省苏州市常熟市碧溪街道扬子江大道189号
{Subsidiary Author}: 立讯智造科技(常熟)有限公司
{Date}: 2025-03-14
{Notes}: CN119616805A
{Abstract}: 本发明实施例公开了一种致动组件和致动器。致动组件包括电路板、固定组件和致动线,固定组件包括第一导电层、导电胶层和盖板,致动线两端分别伸入导电胶层内与导电胶层电连接,导电胶层与第一导电层电连接,第一导电层与电路板电连接。第一导电层与导电胶层加热后能够起到焊接的效果,有效固定了致动线,并能够实现电流的高效导通,缩小产品体积。
{Subject}: 1.一种致动组件,其特征在于,所述致动组件(1)包括：电路板(15),所述电路板(15)上设置有集成电路元件,所述集成电路元件延伸至所述电路板(15)的边缘；固定组件,设置于所述电路板(15)的边缘,所述固定组件包括第一导电层(131)、导电胶层(12)和盖板(14),所述第一导电层(131)、所述导电胶层(12)和所述盖板(14)依次叠置,所述第一导电层(131)与所述集成电路元件和所述导电胶层(12)电连接；致动线(11),所述致动线(11)的两端分别伸入所述导电胶层(12)内与所述导电胶层(12)电连接,所述致动线(11)与所述电路板(15)形成封闭的环形结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电流采样电路以及集成电路
{Author}: 闸钢
{Author Address}: 518000 广东省深圳市南山区打石二路深圳国际创新谷8栋1402室
{Subsidiary Author}: 深圳能芯半导体有限公司
{Date}: 2025-03-14
{Notes}: CN119619593A
{Abstract}: 本申请公开了一种电流采样电路以及集成电路。电流采样电路包括：输出功率元件；功率管电流采样元件组,电压跟踪元件组,以及电流镜元件组；其中功率管电流采样元件组包括：功率管电流采样元件,用于针对输出功率元件的输出电流执行采样；第一偏置电流源,用于控制第一跟踪元件的电流以及第二跟踪元件的电流相同。本申请通过在为功率管电流采样元件组中设置额外的偏置电流源、以及在电流镜模块中额外设置电流补偿通路的方式,将两个电压跟踪元件漏极的输出电流保持相同水平,从而使输出功率元件和功率管电流采样元件的极间电压可以精确匹配,从而提高电流采样电路的采样精度,避免输出功率元件在线性区工作时出现精度急剧下降的问题。
{Subject}: 1.一种电流采样电路,其特征在于,所述电流采样电路包括：输出功率元件；功率管电流采样元件组,用于针对所述输出功率元件组的输出电流执行采样；电压跟踪元件组,用于跟踪所述输出功率元件的漏极电压,以使所述功率管采样元件组的漏极电压与所述输出功率元件的漏极电压保持一致；以及电流镜元件组,用于复制电流以配合所述电压跟踪元件组执行电流偏置、电流补偿、以及复制电流以完成电流采样；其中所述功率管电流采样元件组包括：功率管电流采样元件,用于针对所述输出功率元件组的输出电流执行采样；第一偏置电流源,用于控制第一跟踪元件的电流以及第二跟踪元件的电流相同,其中所述第一跟踪元件与所述输出功率元件相连,所述第二跟踪元件与所述功率管电流采样元件组相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的质量检测方法、装置、电子设备及存储介质
{Author}: 武荣荣;梅亮;康文倩;曹阳;刘净月
{Author Address}: 100085 北京市海淀区永定路50号
{Subsidiary Author}: 航天科工防御技术研究试验中心
{Date}: 2025-03-14
{Notes}: CN119619793A
{Abstract}: 本申请提供一种集成电路的质量检测方法、装置、电子设备及存储介质,所述方法包括获取多个集成电路；针对每个集成电路,按照预定试验条件,对所述集成电路进行多种快速检测试验；响应于确定所述多个集成电路全部通过所述多种快速检测试验,对所述多个集成电路进行多种抽样检测试验；响应于确定所述多个集成电路通过所述多种抽样检测试验,确定所述多个集成电路通过所述质量检测,解决了现有技术中集成电路的质量检测结果并不准确的技术问题,提升了确定集成电路的质量检测结果的准确度。
{Subject}: 1.一种集成电路的质量检测方法,其特征在于,包括：获取多个集成电路；针对每个集成电路,按照预定试验条件,对所述集成电路进行多种快速检测试验；响应于确定所述多个集成电路全部通过所述多种快速检测试验,对所述多个集成电路进行多种抽样检测试验；响应于确定所述多个集成电路通过所述多种抽样检测试验,确定所述多个集成电路通过所述质量检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 微波集成电路测试机的多通道相参特性测试电路及方法
{Author}: 郭敏;朱学波;徐宝令;王亚海;王尊峰;乔宏志;阎涛
{Author Address}: 266555 山东省青岛市黄岛区香江路98号
{Subsidiary Author}: 中电科思仪科技股份有限公司
{Date}: 2025-03-14
{Notes}: CN119619801A
{Abstract}: 本发明涉及微波集成电路测试技术领域,提供了一种微波集成电路测试机的多通道相参特性测试电路及方法。该电路包括,微波集成电路测试机,其包括：信号发生模块,用于接收多路基带信号的时钟信号和多路本振信号,根据多路基带信号的时钟信号产生多路基带信号,对多路基带信号和多路本振信号进行变频处理,产生多路测试激励信号,输出至被测微波集成电路,以使被测微波集成电路产生多路测试响应信号；信号分析模块,用于接收多路本振信号,对多路测试响应信号与多路本振信号进行变频处理,得到多路测试中频信号,并进行相应后级数字处理；主控单元,根据多路测试中频信号及其后级数字处理结果,进行多通道相参特性的测试评估。
{Subject}: 1.微波集成电路测试机的多通道相参特性测试电路,其特征在于,包括：微波集成电路测试机,其包括：信号发生模块接收多路基带信号的时钟信号和多路本振信号,根据多路基带信号的时钟信号产生多路基带信号,对多路基带信号和多路本振信号进行变频处理,产生多路测试激励信号,输出至被测微波集成电路,以使被测微波集成电路产生多路测试响应信号；信号分析模块接收多路本振信号,对多路测试响应信号与多路本振信号进行变频处理,得到多路测试中频信号,并进行相应后级数字处理；根据多路测试中频信号及其后级数字处理结果,通过相关信息分析处理,进行多通道相参特性的测试评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封测用具有快速固定功能的测试系统
{Author}: 张国青;张锰锰;吴晴;周飞;张蓓蓓
{Author Address}: 247100 安徽省池州市贵池区马衙街道碧山社区教育园区
{Subsidiary Author}: 池州学院
{Date}: 2025-03-14
{Notes}: CN119619802A
{Abstract}: 本发明公开了集成电路封测用具有快速固定功能的测试系统,涉及电路封测测试技术领域,包括检测台,检测台中部安装有传动装置,传动装置上方设置有推板,传动装置上传动连接有载放台,载放台上方设置有集成芯片,还包括有可调节检测机构和缓冲控制机构,可调节检测机构设置在推板下方,缓冲控制机构设置在可调节检测机构上方；通过系统程序化控制伸缩控制器对控制板不同位置的滑动,我们可以灵活地调节缓冲弹簧自身的弹性势能,这一调节机制使得在固定芯片时,冲压块能够根据需要调整对芯片表面的压力大小,而这种压力调节能力不仅有利于确保芯片在固定过程中的稳定性,还能进一步优化固定效果,以适应不同尺寸、形状和材质的芯片。
{Subject}: 1.集成电路封测用具有快速固定功能的测试系统,用于电路封测时的快速定位与检测,包括检测台(1),所述检测台(1)中部安装有传动装置(11),所述传动装置(11)上方设置有推板(13),所述传动装置(11)上传动连接有载放台(12),所述载放台(12)上方设置有集成芯片(14),其特征在于,还包括有可调节检测机构(3)和缓冲控制机构(4),所述可调节检测机构(3)设置在推板(13)下方,所述缓冲控制机构(4)设置在可调节检测机构(3)上方；所述可调节检测机构(3)用于集成电路的快速定位与检测；所述缓冲控制机构(4)用于集成电路检测时的按压调控与防护。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路的射频老化测试系统
{Author}: 孙文政;黑海风;余鹏;谢锦阳;吴志鹏;郭威
{Author Address}: 210000 江苏省南京市江宁区秣陵街道家园中路28号4号楼1楼(江宁开发区)
{Subsidiary Author}: 南京京瀚禹电子工程技术有限公司
{Date}: 2025-03-14
{Notes}: CN119619806A
{Abstract}: 本发明涉及电路技术领域,具体公开一种半导体集成电路的射频老化测试系统,该系统包括多通道信号源装置和老化测试箱；多通道信号源装置内设置有多个射频信号源；老化测试箱内设置有加热模块和多个测试板,多个测试板与多个射频信号源一一对应,并且各测试板分别通过射频电缆与对应的射频信号源连接；加热模块用于对老化测试箱进行加热,以在老化测试箱内形成测试环境；测试板用于设置待测半导体集成电路,以在测试环境中,基于射频信号源发出的信号对待测半导体集成电路进行射频老化测试。通过本申请提供的半导体集成电路的射频老化测试系统可以高效测试半导体集成电路的射频老化。
{Subject}: 1.一种半导体集成电路的射频老化测试系统,其特征在于,包括：多通道信号源装置和老化测试箱；所述多通道信号源装置内设置有多个射频信号源；所述老化测试箱内设置有加热模块和多个测试板,多个所述测试板与多个所述射频信号源一一对应,并且各所述测试板分别通过射频电缆与对应的射频信号源连接；所述加热模块用于对所述老化测试箱进行加热,以在所述老化测试箱内形成测试环境；所述测试板用于设置待测半导体集成电路,以在所述测试环境中,基于所述射频信号源发出的信号对所述待测半导体集成电路进行射频老化测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种双轴式光学速度检测仪及校准方法
{Author}: 梁建峰;萧志趋;李宗霖
{Author Address}: 510000 广东省广州市越秀区东风中路300号之一17楼F室
{Subsidiary Author}: 广州荣峰光电科技有限公司
{Date}: 2025-03-14
{Notes}: CN119619545A
{Abstract}: 本发明公开了一种双轴式光学速度检测仪及校准方法,具体涉及检测仪技术领域,双光程探测模块、试样适配模块、散斑制作与检测模块、数据处理与校准模块、显示与控制模块。本发明所述的一种双轴式光学速度检测仪及校准方法,通过设置集成光路模块简化了光路搭建过程,用户只需进行简单操作即可开展检测,使得操作便捷性提升,并且通过设置的双光程探测模块有效增强了对试样特性变化的探测能力,从而实现高灵敏度检测,通过设置试样适配模块可适应多种试样,提高了装置的通用性,同时通过设置散斑制作与检测模块实现了高质量、适应性强的散斑制作与检测,并且通过数据处理与校准模块和显示与控制模块保证了数据的准确性和结果展示的直观性。
{Subject}: 1.一种双轴式光学速度检测仪,其特征在于,包括：集成光路模块：负责将所有光学部件、光源、成像机构集成在一起；双光程探测模块：通过特殊的光路设计,使光线两次通过测试区域,增强光线与试样的相互作用；试样适配模块：具备可调节结构,可根据试样的不同尺寸和形状进行灵活调整；散斑制作与检测模块：可根据检测需求制作散斑,并通过控制底漆和光刻胶的属性,使其能够适应不同温度环境下的检测；数据处理与校准模块：对成像机构传输的电信号进行处理,运用预设算法和内置校准参数,消除测量误差；显示与控制模块：提供人机交互界面,用于接收用户指令控制检测流程。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电路寄生参数的验证方法、装置、电子设备、存储介质
{Author}: 吴蕾;薛明达;滕辉;孙燃
{Author Address}: 610041 四川省成都市高新区和乐二街171号4栋
{Subsidiary Author}: 成都海光微电子技术有限公司
{Date}: 2025-03-14
{Notes}: CN119623372A
{Abstract}: 本发明实施例提供一种电路寄生参数的验证方法、装置、电子设备和存储介质,涉及集成电路技术领域,为提升电路寄生参数验证的可靠性而设计。所述电路寄生参数的验证方法,包括：基于工艺设计工具包PDK工艺库,获取第一工艺下目标寄生参数的推理值；基于所述电路对应的详细标准寄生参数格式DSPF文件,获取所述第一工艺下所述电路的所述目标寄生参数的实际值；根据所述目标寄生参数的推理值和所述目标寄生参数的实际值,对所述目标寄生参数进行验证。本发明实施例可用于集成电路设计中的寄生参数的预判检查。
{Subject}: 1.一种电路寄生参数的验证方法,其特征在于,所述方法包括：基于工艺设计工具包PDK工艺库,获取第一工艺下目标寄生参数的推理值；基于所述电路对应的详细标准寄生参数格式DSPF文件,获取所述第一工艺下所述电路的所述目标寄生参数的实际值；根据所述目标寄生参数的推理值和所述目标寄生参数的实际值,对所述目标寄生参数进行验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功耗优化方法、集成电路及芯片
{Author}: 王泽坤;宋柯贤;黄现
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区海科路929弄1号
{Subsidiary Author}: 上海韬润半导体有限公司
{Date}: 2025-03-14
{Notes}: CN119623384A
{Abstract}: 本发明提供了一种功耗优化方法、集成电路及芯片,该方法包括：基于EDA的时序报告获取负载寄存器中有时序违例的第一终点寄存器；获取由ICG驱动的所有第一负载寄存器；根据第一负载寄存器和第一终点寄存器,获取由ICG驱动且限制电路整体性能的第二终点寄存器；按组合逻辑将各个负载寄存器划分为若干个逻辑上互不相干的寄存器堆；为每一个寄存器堆复制一份ICG用于驱动该寄存器堆内各个负载寄存器的CP端。该方案通过利用EDA工具的ICG复制功能,且实现对影响电路整体性能的关键寄存器的ICG复制以及放置,能够在不增加流程复杂度以及保持对集成电路节省功耗的前提下,使负载寄存器之间路径的时序能够得到极限的优化。
{Subject}: 1.一种功耗优化方法,其特征在于,用于集成电路的子模块电路中负载寄存器的时序控制,包括步骤：基于EDA获取的所述子模块电路的时序报告,获取所述负载寄存器中有时序违例的第一终点寄存器；获取所述负载寄存器中由ICG驱动的所有第一负载寄存器；根据所述第一负载寄存器和所述第一终点寄存器,获取所述负载寄存器中由ICG驱动且限制电路整体性能的第二终点寄存器；分别获取与各个所述第二终点寄存器有组合逻辑的负载寄存器,并按组合逻辑将各个所述负载寄存器划分为若干个逻辑上互不相干的寄存器堆；通过EDA工具为每一个所述寄存器堆复制一份ICG用于驱动该寄存器堆内各个所述负载寄存器的CP端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功能拓展设备
{Author}: 马小兵;金鑫;田达
{Author Address}: 201203 上海市浦东新区自由贸易试验区科苑路399号1幢
{Subsidiary Author}: 华勤技术股份有限公司
{Date}: 2025-03-14
{Notes}: CN119620416A
{Abstract}: 本发明公开了一种功能拓展设备,包括分别具备供电模块的第一功能组件,第一功能组件连接至待拓展设备；第一功能组件内置有主控芯片和第一音频输出组件,用于当主控芯片接收到音频数据时,合成对应的立体声音频经由第一音频输出组件输出。第一功能组件可单独使用输出立体声音频,通过功能组件与待拓展设备的连接,有效提高对智能眼镜、绑带等设备的模块更换灵活度,方便用户进行个性化定制。
{Subject}: 1.一种功能拓展设备,其特征在于,包括具备供电模块的第一功能组件,所述第一功能组件连接至待拓展设备；所述第一功能组件内置有主控芯片和第一音频输出组件,用于当所述主控芯片接收到音频数据时,合成对应的立体声音频经由所述第一音频输出组件输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 车辆行驶过程中通过存储器对数据进行存储方法和装置
{Author}: 杨兴
{Author Address}: 新加坡北桥路111号半岛广场15-02
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-03-14
{Notes}: CN119621478A
{Abstract}: 本公开实施例公开了一种车辆行驶过程中通过存储器对数据进行存储方法和装置,通过该对集成电路中的第一存储器以及第二存储器的工作状态进行检测,并根据两个存储器的工作状态确定用于存储第一行驶数据和第二行驶数据的目标存储器,当其中一个存储器出现异常时,可基于另一个存储器对所有行驶数据进行存储,确保车辆行驶过程中行驶数据的正常存储,提升了车辆行驶过程中行驶数据的安全性。
{Subject}: 1.一种车辆行驶过程中通过存储器对数据进行存储的方法,包括：检测车辆行驶过程中集成电路中的第一存储器的第一工作状态,所述第一存储器用于存储所述集成电路需要处理的第一预设模式下的第一行驶数据；检测所述车辆行驶过程中集成电路中的第二存储器的第二工作状态,所述第二存储器用于存储所述集成电路需要处理的第二预设模式下的第二行驶数据；基于所述第一工作状态和所述第二工作状态,从所述第一存储器和所述第二存储器中确定目标存储器；通过所述目标存储器对所述第一行驶数据和所述第二行驶数据进行存储。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: Retimer卡信息获取方法、装置、电子设备及介质
{Author}: 袁立国;张霄鹏;祁晓言
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-03-14
{Notes}: CN119621489A
{Abstract}: 本公开提供了一种Retimer卡信息获取方法、装置、电子设备及介质；方法包括：响应于管理控制器的启动,将所述Retimer卡的信息采集配置文件对应的配置信息存储至所述管理控制器的共享内存；配置信息包括：是否采集各个Retimer卡信息以及各个Retimer卡信息的采集频率；响应于管理控制器接收到用户输入的信息采集命令,根据所述共享内存中存储的配置信息,实时采集多个Retimer卡信息,并将多个Retimer卡信息存储至目标数据库中。通过配置信息可以实现全面监测Retimer卡的实时运行信息,保证Retimer卡的长期稳定运行。另外,将配置信息存储在共享内存中,可以减少I/O操作,且内存访问速度比磁盘访问速度快,可以实现快速读取和更新。
{Subject}: 1.一种Retimer卡信息获取方法,其特征在于,包括：响应于管理控制器的启动,将所述Retimer卡的信息采集配置文件对应的配置信息存储至所述管理控制器的共享内存；所述配置信息包括：是否采集各个Retimer卡信息以及各个Retimer卡信息的采集频率；响应于管理控制器接收到用户输入的信息采集命令,根据所述共享内存中存储的配置信息,实时采集多个Retimer卡信息,并将所述多个Retimer卡信息存储至目标数据库中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 总线通道拆分方式获取方法、装置、设备及介质
{Author}: 蒲德镖;王勇;杨川;周炳荫;邱必成
{Author Address}: 250000 山东省济南市高新区新泺大街1166号奥盛大厦1号楼2324
{Subsidiary Author}: 浪潮计算机科技有限公司
{Date}: 2025-03-14
{Notes}: CN119621636A
{Abstract}: 本发明公开了总线通道拆分方式获取方法、装置、设备及介质,涉及计算机链路配置技术领域,应用于服务器,包括：当服务器上电后,基于统一可扩展固件接口对目标总线对应的总线控制器和总线设备进行初始化,执行通过总线控制器将第一集成电路芯片的芯片通道向统一可扩展固件接口所在一侧进行切换的步骤,得到相应的通道切换结果；若通道切换结果为第一集成电路芯片的芯片通道成功切换至统一可扩展固件接口所在一侧,则将芯片通道切换至通过第二集成电路芯片扩展的预设下行通道,以便通过预设下行通道访问第三集成电路芯片中的各总线设备在当前转接卡上的目标总线的通道拆分情况；将通道拆分情况写入预设固件中,完成目标总线的通道拆分方式的获取。
{Subject}: 1.一种总线通道拆分方式获取方法,其特征在于,应用于服务器,其中,所述服务器包括在目标总线的物理插槽中插入转接卡的主板,所述转接卡通过预设通信总线依次连接第一集成电路芯片、第二集成电路芯片和第三集成电路芯片,所述方法包括：当所述服务器上电后,基于统一可扩展固件接口对所述目标总线对应的总线控制器和总线设备进行初始化,并执行通过所述总线控制器将所述第一集成电路芯片的芯片通道向所述统一可扩展固件接口所在一侧进行切换的步骤,以得到相应的通道切换结果；若所述通道切换结果为所述第一集成电路芯片的芯片通道成功切换至所述统一可扩展固件接口所在一侧,则将所述芯片通道切换至通过所述第二集成电路芯片扩展的预设下行通道,以便通过所述预设下行通道访问所述第三集成电路芯片中的各所述总线设备在当前转接卡上的目标总线的通道拆分情况；将所述通道拆分情况写入预设固件中,以完成所述目标总线的通道拆分方式的获取。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种嵌入式存储芯片的加固封装工艺
{Author}: 李君林;李广;陈路路;龙兵轩
{Author Address}: 518000 广东省深圳市龙岗区宝龙街道宝龙社区新能源一路宝龙智造园4号厂房A栋101、201、301
{Subsidiary Author}: 深圳市芯海微电子有限公司
{Date}: 2025-03-14
{Notes}: CN119626919A
{Abstract}: 本发明公开了一种嵌入式存储芯片的加固封装工艺,涉及芯片封装领域。一种嵌入式存储芯片的加固封装工艺,包括如下步骤：S1：芯片预处理；S2：应用保护涂层；S3：封装层处理；S4：封装测试,所述S1中芯片预处理还包括如下方法：采用等离子体清洗、采用紫外线照射、化学清洗,所述S2中应用保护涂层还包括如下方法：在芯片表面预处理完成后,均匀涂覆一层保护性材料,形成初步的防护层,防护涂层的厚度控制在100-300nm；本发明对芯片进行表面钝化处理,采用等离子体增强化学气相沉积技术在芯片表面沉积一层氮化硅钝化层,以增强芯片表面的硬度和抗腐蚀性,同时减少芯片表面的电荷积累,防止静电放电对芯片造成损伤。
{Subject}: 1.一种嵌入式存储芯片的加固封装工艺,其特征在于,还包括如下步骤：S1：芯片预处理；S2：应用保护涂层；S3：封装层处理；S4：封装测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片加工封装装置及其封装方法
{Author}: 赵雪齐;朱超群;窦文娟;李润华
{Author Address}: 518000 广东省深圳市坪山区坑梓街道金沙社区荣田路1号海普瑞生物医药生态园厂房3栋101
{Subsidiary Author}: 深圳爱仕特科技有限公司
{Date}: 2025-03-14
{Notes}: CN119626920A
{Abstract}: 本发明涉及集成电路芯片封装技术领域,特别涉及一种集成电路芯片加工封装装置及其封装方法。包括工作台,所述工作台上对称开设有两组滑槽,一组所述滑槽内转动连接有第一螺纹杆,所述第一螺纹杆上传动连接有胶封组件；所述工作台上固定连接有导胶机构；所述胶封组件包括两组移动支架,两组所述移动支架之间转动连接有第二螺纹杆,所述第二螺纹杆上螺纹连接有出胶机构；通过将多个集成电路芯片摆放至载片台上,完成载片台与导胶机构的卡接,使集成电路芯片被固定在注胶空间内,通过第一螺纹杆与第二螺纹杆带动出胶机构进行横向与纵向的间歇性移动注胶,直至对所有的集成电路芯片完成注胶操作。
{Subject}: 1.一种集成电路芯片加工封装装置,包括工作台(1),其特征在于：所述工作台(1)上对称开设有两组滑槽(101),一组所述滑槽(101)内转动连接有第一螺纹杆(2),所述第一螺纹杆(2)上传动连接有胶封组件(3)；所述工作台(1)上设置有升降台(8),所述升降台(8)内放置有载片台(10),所述载片台(10)内放置有若干组集成电路芯片,所述工作台(1)上固定连接有导胶机构(11)；所述胶封组件(3)包括两组移动支架(301),两组所述移动支架(301)之间转动连接有第二螺纹杆(304),所述第二螺纹杆(304)上螺纹连接有出胶机构(305)；通过将多个芯片摆放至载片台(10)上,完成载片台(10)与导胶机构(11)的卡接,使芯片被固定在注胶空间内,通过第一螺纹杆(2)与第二螺纹杆(304)带动出胶机构(305)分别进行横向与纵向的间歇性移动注胶,直至对所有的芯片完成注胶操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种植球凸点形成方法、系统、智能终端及存储介质
{Author}: 彭祎;罗立辉;方梁洪;许叶红
{Author Address}: 315000 浙江省宁波市宁波杭州湾新区庵东工业园区华兴地块中横路18号
{Subsidiary Author}: 宁波芯健半导体有限公司
{Date}: 2025-03-14
{Notes}: CN119626924A
{Abstract}: 本申请涉及一种植球凸点形成方法、系统、智能终端及存储介质,涉及芯片封装技术领域,其方法包括：在集成电路晶圆上覆盖第一介电层,第一介电层上设置有第一开口,第一开口露出集成电路晶圆的芯片电极；在第一开口处形成再布线层；在再布线层上覆盖第二介电层,第二介电层上设置有第二开口,第二开口露出部分再布线层；将具有植球凸点图形的过渡层转移至第二开口上,植球凸点图形为异形；通过植球工艺,在过渡层上形成植球凸点,植球凸点的高度小于预设高度。本申请具有形成异形的植球凸点,从而缩小晶圆的封装尺寸的效果。
{Subject}: 1.一种植球凸点形成方法,其特征在于,所述方法包括：在集成电路晶圆上覆盖第一介电层,所述第一介电层上设置有第一开口,所述第一开口露出所述集成电路晶圆的芯片电极；在所述第一开口处形成再布线层；在所述再布线层上覆盖第二介电层,所述第二介电层上设置有第二开口,所述第二开口露出部分所述再布线层；将具有植球凸点图形的过渡层转移至所述第二开口上,所述植球凸点图形为异形；通过植球工艺,在所述过渡层上形成植球凸点,所述植球凸点的高度小于预设高度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的混合封装结构
{Author}: 孟凡伟;周睿京;陈雅雯;黄杰;李健韵;张芯
{Author Address}: 519000 广东省珠海市横琴新区环岛北路粤澳集成电路设计产业园6/7栋8楼801、802
{Subsidiary Author}: 珠海欧森斯传感技术有限公司
{Date}: 2025-03-14
{Notes}: CN119627000A
{Abstract}: 本发明公开了一种集成电路芯片的混合封装结构,涉及半导体芯片封装技术领域,包括外封装层,所述外封装层包括底部固定板层,所述底部固定板层的内壁套设有芯片组件,所述芯片组件包括芯片主体,所述芯片主体的底端电性连接有多组引脚,多组所述引脚的外壁套设有缓冲垫,所述芯片主体的外壁套设有位于缓冲垫下方的密封套。本发明通过在散热器装在主板上时,散热器的金属座贴合在上金属压盖的外壁,并且推动上金属压盖在底部固定板层内壁滑动,使得存料囊内部的导热硅脂流动至铜箔层和凸条之间,从而使得芯片主体产生的热量可以高效的传递至散热器。
{Subject}: 1.一种集成电路芯片的混合封装结构,包括外封装层(1),其特征在于：所述外封装层(1)包括底部固定板层(101),所述底部固定板层(101)的内壁套设有芯片组件(4),所述芯片组件(4)包括芯片主体(401),所述芯片主体(401)的底端电性连接有多组引脚(402),多组所述引脚(402)的外壁套设有缓冲垫(403),所述芯片主体(401)的外壁套设有位于缓冲垫(403)下方的密封套(404),所述密封套(404)滑动套设在多组引脚(402)的外壁,芯片主体(401)的顶端套设有位于外封装层(1)内部的散热层(2)；所述散热层(2)包括位于密封套(404)内部的密封硅胶垫(201),所述密封硅胶垫(201)贴合在芯片主体(401)的顶端,所述密封硅胶垫(201)的底端固定连接有多组凸条(202),多组所述凸条(202)分别环绕在芯片主体(401)的多组核心外部,密封硅胶垫(201)在与凸条(202)连接处设置有凹槽(203),所述密封硅胶垫(201)的顶端固定连接有压条(204),所述压条(204)位于凹槽(203)的正上方,所述密封硅胶垫(201)的顶端固定连接有多组存料囊(206),每组所述存料囊(206)的侧壁分别连通有一组毛细管(207),所述毛细管(207)贯穿凸条(202)延伸至芯片主体(401)的上方,多组所述存料囊(206)内部填充有导热硅脂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片模组及其自测试方法以及激光雷达
{Author}: 廖裕民;秦培;罗军平
{Author Address}: 518000 广东省深圳市南山区桃源街道平山社区留仙大道1213号众冠红花岭工业南区2区9栋1层
{Subsidiary Author}: 深圳市速腾聚创科技有限公司
{Date}: 2025-03-14
{Notes}: CN119627612A
{Abstract}: 本申请公开了一种芯片模组及其自测试方法以及激光雷达,芯片模组包括系统级芯片与盖板,系统级芯片包括层叠设置的衬底层与器件层,器件层于背离衬底层的一侧具有第一表面,衬底层包括第二表面与侧面,第二表面为衬底层背离器件层的一侧的表面,第二表面设有散热槽,散热槽于第二表面延伸,并贯通侧面,盖板设于第二表面,并封堵散热槽于第二表面的开口,芯片模组还包括设于第一表面的发射芯片、第一接收芯片和第二接收芯片。本申请通过散热槽内的冷媒将热量于远离发射芯片、第一接收芯片和第二接收芯片的区域带出芯片模组,实现将发射芯片、第一接收芯片和第二接收芯片集成于同一系统级芯片,有效缩减激光雷达的体积。
{Subject}: 1.一种芯片模组,其特征在于,包括系统级芯片与盖板；所述系统级芯片包括沿所述系统级芯片的厚度方向层叠设置的衬底层与器件层,所述器件层于背离所述衬底层的一侧具有第一表面,所述衬底层包括第二表面与侧面,所述第二表面为所述衬底层背离所述器件层的一侧的表面,所述侧面与所述第二表面相接,并环绕所述第二表面设置,所述第二表面设有散热槽,所述散热槽于所述第二表面延伸,并贯通所述侧面；所述盖板设于所述第二表面,并封堵所述散热槽于所述第二表面的开口；所述芯片模组还包括：发射芯片,设于所述第一表面,并与所述系统级芯片通信连接,所述发射芯片用于生成探测激光,以探测目标物体；和/或,第一接收芯片,设于所述第一表面,并与所述系统级芯片通信连接,所述第一接收芯片用于接收所述探测激光经由目标物体反射而形成的回波激光；和/或,第二接收芯片,设于所述第一表面,并与所述系统级芯片通信连接,所述第二接收芯片用于获取图像信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种张弛振荡器、欠压保护电路和高压集成电路
{Author}: 冯宇翔;谢荣才
{Author Address}: 163000 黑龙江省大庆市大庆高新区大庆市汽车零部件产业园内9号标准厂房
{Subsidiary Author}: 黑龙江汇芯半导体有限公司
{Date}: 2025-03-14
{Notes}: CN119628605A
{Abstract}: 本发明涉及欠压保护技术领域,特别是一种张弛振荡器、欠压保护电路和高压集成电路；张弛振荡器当RS触发器RS3被触发时,第一充放电电路依次进入第一预充电区域、第一过渡充电区域、第一有效充电区域和第一放电区域时,第二充放电电路对应进入第二有效充电区域、第二放电区域、第二预充电区域和第二过渡充电区域,如此循环；上述张弛振荡器用于当欠压保护电路检测到欠压故障时生成时钟信号,再将欠压保护电路集成于高压集成电路；从而用高调谐线性度的时钟信号代替电平触发欠压保护,同时通过改变时钟信号的持续时间和频率来适配各种欠压故障,提高欠压保护的稳定性和精度。
{Subject}: 1.一种张弛振荡器,其特征在于：包括RS触发器RS3、比较器CMP1、比较器CMP2、第一充放电电路和第二充放电电路；所述RS触发器RS3的Q1端用作所述张弛振荡器的输入端,所述RS触发器RS3的/Q1端用作所述张弛振荡器的输出端,所述第一充放电电路的电源端用作所述张弛振荡器的第一电流源端,所述第二充放电电路的电源端用作所述张弛振荡器的第二电流源端；所述RS触发器RS3的Q1端和/Q1端分别与所述第一充放电电路的输入端和所述第二充放电电路的输入端电连接,所述RS触发器RS3的Q端和/Q端分别与所述比较器CMP1的输出端和所述比较器CMP2的输出端电连接,所述比较器CMP1的正输入端和所述比较器CMP2的正输入端分别与所述第一充放电电路的输出端和所述第二充放电电路的输出端电连接,所述比较器CMP1的负输入端和所述比较器CMP2的负输入端均接VH电压；当所述RS触发器RS3被触发时,所述第一充放电电路进入第一预充电区域,所述第二充放电电路进入第二有效充电区域；当所述第一充放电电路进入第一过渡充电区域时,所述第二充放电电路进入第二放电区域；当所述第一充放电电路进入第一有效充电区域时,所述第二充放电电路进入第二预充电区域；当所述第一充放电电路进入第一放电区域时,所述第二充放电电路进入第二过渡充电区域；所述第一充放电电路依次进入所述第一预充电区域、所述第一过渡充电区域、所述第一有效充电区域和所述第一放电区域循环工作；所述第二充放电电路依次进入所述第二预充电区域、所述第二过渡充电区域、所述第二有效充电区域和所述第二放电区域循环工作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种时序调节单元、方法及相关设备
{Author}: 田金峰;马卓
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2025-03-14
{Notes}: CN119628606A
{Abstract}: 本申请提供一种时序调节单元、方法及相关设备,应用于计算机技术领域,该时序调节单元包括使能单元和至少一个延时单元,每一个延时单元串联于一路信号传输通路之中,使能单元分别向各延时单元提供相应的使能信号,延时单元响应于所得使能信号,基于所属信号传输通路的时序违例时长延长该信号传输通路中通信信号的传播时长。通过本申请提供的时序调节单元,只需在信号传输通路中串联一个延时单元,即可根据时序违例时长延长通信信号的传播时长,从而修复时序违例,相较于现有技术,在芯片中插入的用于修复时序违例的单元大幅减少,从而有效减少对芯片空间的占用,提高芯片空间的有效利用率。
{Subject}: 1.一种时序调节单元,其特征在于,应用于半导体集成电路,所述时序调节单元包括：使能单元和至少一个延时单元,其中,每一个所述延时单元串联于一路信号传输通路之中；所述使能单元分别与各所述延时单元的使能端相连,向各所述延时单元提供相应的使能信号；所述延时单元响应于所得使能信号,基于所属信号传输通路的时序违例时长延长该信号传输通路中通信信号的传播时长。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压集成电路
{Author}: 冯宇翔;谢荣才
{Author Address}: 163000 黑龙江省大庆市大庆高新区大庆市汽车零部件产业园内9号标准厂房
{Subsidiary Author}: 黑龙江汇芯半导体有限公司
{Date}: 2025-03-14
{Notes}: CN119628611A
{Abstract}: 本发明提供了一种高压集成电路,包括：RC滤波电路、多个施密特电路、多个滤波器、多个电平转换电路、脉冲电路、死区互锁电路、延时电路、自举电路、欠压保护电路、温度保护电路、电流保护电路、故障逻辑控制电路、故障输出电路、高压区驱动电路、信号输出电路以及与门；所述脉冲电路包括反相器、第一脉冲产生电路和第二脉冲产生电路,所述延时电路包括：依次电连接的启动电路、电流产生电路、延时控制电路、比较电路以及缓冲级电路,所述启动电路的输入用于连接所述信号输入端,所述缓冲级电路的输出用于连接所述与门的第二输入。本发明的高压集成电路的稳定性和可靠性高。
{Subject}: 1.一种高压集成电路,其特征在于,包括：RC滤波电路、多个施密特电路、多个滤波器、多个电平转换电路、脉冲电路、死区互锁电路、延时电路、自举电路、欠压保护电路、温度保护电路、电流保护电路、故障逻辑控制电路、故障输出电路、高压区驱动电路、信号输出电路以及与门；所述RC滤波电路依次连接所述多个施密特电路、所述多个滤波器、所述多个电平转换电路、所述死区互锁电路、以及所述脉冲电路和所述延时电路,所述脉冲电路的输出连接所述高压区驱动电路,所述延时电路的输出连接所述与门,所述与门连接所述高压区驱动电路；所述欠压保护电路用于连接供电电压,所述欠压保护电路的输入连接自举电路的第一端,所述欠压保护电路的输出连接所述故障逻辑控制电路的输入,所述自举电路的第二端连接所述高压区驱动电路；所述多个电平转换电路还分别连接所述温度保护电路和所述电流保护电路,所述电流保护电路还连接至所述故障逻辑控制电路的输入,所述故障逻辑控制电路的输出分别连接所述脉冲电路和所述与门的第一输入,所述与门的输出连接至所述高压区驱动电路；所述故障逻辑控制电路的输入还连接所述故障输出电路；所述脉冲电路包括反相器、第一脉冲产生电路和第二脉冲产生电路,所述反相器的输入端用于连接信号输入端,所述反相器的输出端连接所述第一脉冲产生电路的输入端,所述第一脉冲产生电路的输出端用于输出一个上升沿脉冲信号；所述第二脉冲产生电路的输入端用于连接所述信号输入端,所述第二脉冲产生电路的输出端用于输出一个下降沿脉冲信号；所述上升沿脉冲信号和所述下降沿脉冲信号分别输出至所述高压区驱动电路；所述延时电路包括：依次电连接的启动电路、电流产生电路、延时控制电路、比较电路以及缓冲级电路,所述启动电路的输入用于连接所述信号输入端,所述缓冲级电路的输出用于连接所述与门的第二输入。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压集成电路
{Author}: 冯宇翔;谢荣才
{Author Address}: 163000 黑龙江省大庆市大庆高新区大庆市汽车零部件产业园内9号标准厂房
{Subsidiary Author}: 黑龙江汇芯半导体有限公司
{Date}: 2025-03-14
{Notes}: CN119628612A
{Abstract}: 本发明涉及高压集成电路技术领域,提供了一种高压集成电路,包括：多个RC滤波器、多个施密特电路、多个滤波器电路、多个电平转换电路、死区互锁电路、自举电路、脉冲电路、延时电路、与门、驱动输出电路、温度保护电路、欠压保护电路、过流保护电路、故障逻辑控制电路以及故障输出电路；自举电路包括：双电平自举供电电路、电平移位电路、RS触发器电路以及输出缓冲电路；双电平自举供电电路的输入端连接供电电源,双电平自举供电电路的输出端依次连接电平移位电路、RS触发器电路以及输出缓冲电路,输出缓冲电路的输出端连接至死区产生电路的输入端。本发明的高压集成电路能提高HVIC芯片的适用性、可靠性及其市场竞争力。
{Subject}: 1.一种高压集成电路,其特征在于,包括：多个RC滤波器、多个施密特电路、多个滤波器电路、多个电平转换电路、死区互锁电路、自举电路、脉冲电路、延时电路、与门、驱动输出电路、温度保护电路、欠压保护电路、过流保护电路、故障逻辑控制电路以及故障输出电路；多个所述R C滤波器用于接入驱动信号,并依次经过多个所述施密特电路、多个所述滤波器电路、多个所述电平转换电路及所述死区互锁电路,通过所述死区互锁电路输出脉冲信号,通过所述脉冲电路输出所述脉冲信号至所述驱动输出电路；所述脉冲信号依次经过所述延时电路及所述与门输出所述脉冲信号；所述欠压保护电路的输入端与所述自举电路的输入端连接并用于连接供电电源,所述自举电路的输出端连接至所述驱动输出电路；所述欠压保护电路的输出端连接所述故障逻辑控制电路的输入端,所述故障逻辑控制电路的输出端分别连接所述与门的输入端和所述脉冲电路的输入端；所述故障逻辑控制电路的输出端通过所述故障输出电路用于输出故障信号；所述过流保护电路的输入端连接多个所述电平转换电路的输出端,所述过流保护电路的输出端连接至所述故障逻辑控制电路的输入端；所述自举电路包括：双电平自举供电电路、电平移位电路、RS触发器电路以及输出缓冲电路；所述双电平自举供电电路的输入端连接所述供电电源,所述双电平自举供电电路的输出端依次连接所述电平移位电路、所述RS触发器电路以及所述输出缓冲电路,所述输出缓冲电路的输出端连接至所述死区产生电路的输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 钢网开孔结构及钢网开孔结构选择方法
{Author}: 赵顺法;干杨兵;任科
{Author Address}: 644000 四川省宜宾市临港经开区牌坊路105号易景智能终端产业园项目2幢
{Subsidiary Author}: 四川易景智能终端有限公司
{Date}: 2025-03-14
{Notes}: CN119629874A
{Abstract}: 本申请提供了一种钢网开孔结构及钢网开孔结构选择方法,该钢网开孔结构包括：与集成电路模块(1)的多个引脚焊盘(123)对应的多个引脚开孔(41)；每个引脚开孔(41)包括与集成电路模块(1)的底面引脚焊盘(1211)对应的引脚开孔底部部分(411)和与集成电路模块(1)的侧面引脚焊盘(1221)对应的引脚开孔外延部分(412)；多个引脚开孔(41)的引脚开孔外延部分(412)的长度(d1)不完全相同。该钢网开孔结构能够提高集成电路模块的侧面引脚焊盘的焊接强度。
{Subject}: 1.一种钢网开孔结构,其特征在于,包括：与集成电路模块(1)的多个引脚焊盘(123)对应的多个引脚开孔(41)；每个引脚开孔(41)包括与所述集成电路模块(1)的底面引脚焊盘(1211)对应的引脚开孔底部部分(411)和与所述集成电路模块(1)的侧面引脚焊盘(1221)对应的引脚开孔外延部分(412)；所述多个引脚开孔(41)的所述引脚开孔外延部分(412)的长度(d1)不完全相同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路器件及其制造方法
{Author}: 陈安乔;邱泰玮;苏小丽;康赐俊;李武新
{Author Address}: 361024 福建省厦门市火炬高新区软件园三期诚毅北大街56号10层1001-1单元
{Subsidiary Author}: 厦门半导体工业技术研发有限公司
{Date}: 2025-03-14
{Notes}: CN119630001A
{Abstract}: 本公开提供了一种半导体集成电路器件及其制造方法,该半导体集成电路器件包括阻变层,以及分别位于阻变层两侧且相对的底电极和顶电极,其中,底电极包括由至少两种电极材料纵向交替形成的至少两层底电极层,不同电极材料形成的底电极层的横向尺寸不同；阻变层随型覆盖底电极的侧表面,顶电极随型覆盖阻变层的侧表面。由于阻变层覆盖在底电极的侧表面,可通过增加底电极堆叠层数的方式增大阻变区域的面积,从而有效降低导电细丝形成电压,垂直的阻变区域还可以有效避免阻变层的蚀刻损伤对半导体集成电路器件的性能影响,有利于提高器件的稳定性。
{Subject}: 1.一种半导体集成电路器件,包括阻变层,以及分别位于所述阻变层两侧且相对的底电极和顶电极,其特征在于：所述底电极包括由至少两种电极材料纵向交替形成的至少两层底电极层,不同电极材料形成的底电极层的横向尺寸不同；所述阻变层随型覆盖所述底电极的侧表面,所述顶电极随型覆盖所述阻变层的侧表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种光电传感器及其制造方法
{Author}: 赵宇;吴启花
{Author Address}: 215699 江苏省苏州市张家港市杨舍镇福新路2号
{Subsidiary Author}: 中科纳米张家港化合物半导体研究所
{Date}: 2025-03-14
{Notes}: CN119630082A
{Abstract}: 本发明属于传感器技术领域,具体涉及一种光电传感器及其制造方法,包括集成电路,所述集成电路包括集成电路主体以及形成于所述集成电路主体表面的布线层；所述布线层上依次垂直堆叠有混合键合层、光电探测器层以及钝化层；制造方法包括以下步骤：S1、形成光电探测器层；S2、形成电介质材料对接层；S3、形成键合材料层；S4、形成一阶通孔与二阶通孔；S5、实现光电探测器层另一面与布线层的电学连接；S6、形成钝化层；S7、形成外接电极。本发明通过将传感器探测材料与集成电路堆叠设计,可减少引线长度、提升抗电磁干扰能力、减少封装体尺寸,通过半导体工艺提升堆叠的集成度,通过钝化层提升传感器对恶劣工况的耐受能力。
{Subject}: 1.一种光电传感器,其特征在于,包括：集成电路(104)；所述集成电路(104)包括集成电路主体(106)以及形成于所述集成电路主体(106)表面的布线层(105)；所述布线层(105)上依次垂直堆叠有混合键合层(101)、光电探测器层(100)以及钝化层(109)；其中,所述混合键合层(101)包括结合所述光电探测器层(100)与所述布线层(105)的键合材料层(102)以及将二者其中一面进行电学连接的金属导通柱(103)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于Cu布线Co阻挡层集成电路化学机械抛光的抛光液
{Author}: 潘国峰;邸英琦;王辰伟;周建伟;胡连军
{Author Address}: 300130 天津市红桥区光荣道29号
{Subsidiary Author}: 河北工业大学
{Date}: 2025-03-11
{Notes}: CN119592230A
{Abstract}: 本发明为一种适用于Cu布线Co阻挡层集成电路化学机械抛光的抛光液。该抛光液组成包括如下：硅溶胶、氧化剂、络合剂、缓蚀剂和去离子水；抛光液的pH为8.0-10.0。该抛光液选用对环境无害的氨基酸类试剂为络合剂,采用咪唑啉、咪唑烷基脲等试剂为抑制剂,以H-2O-2为氧化剂,硅溶胶作为磨料,将化学溶解作用与机械作用结合到一起,来实现晶圆表面的全局平坦化。本发明实现对Cu/Co阻挡层的高效CMP,使用本发明的抛光液对晶圆表面进行抛光处理后,Cu/Co去除速率选择比接近1：1,并且能够实现表面粗糙度均达到纳米级的效果,从而满足集成电路制造对CMP工艺的严格要求,制备工艺简单,适用于工业生产。
{Subject}: 1.一种适用于Cu布线Co阻挡层集成电路化学机械抛光的抛光液,其特征为该抛光液组成包括如下,按质量百分比计：纳米二氧化硅：5-10wt％氧化剂：0.15-0.75wt％络合剂：0.1-0.7wt％缓蚀剂：0.1-0.5wt％去离子水：余量抛光液的pH为8.0-10.0；所述络合剂为半胱氨酸、苏氨酸、天冬氨酸、谷氨酸、组氨酸、赖氨酸、丝氨酸、蛋氨酸、酪氨酸、脯氨酸、苯丙氨酸、胱氨酸、强脯氨酸、色氨酸的其中一种或多种；所述缓蚀剂为咪唑烷基脲、咪唑啉、双咪唑烷基脲、二乙基二脲、甲基咪唑烷基脲、三氟氯噻吨、苯氧乙醇、氯苯甘醚、乌洛托品其中一种或多种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于高温环境的碳化硅集成电路可靠性测试方法及系统
{Author}: 段涛;周德金;万克山;徐宏
{Author Address}: 214000 江苏省无锡市滨湖区十八湾路288号湖景科技园19号楼
{Subsidiary Author}: 无锡芯力为半导体设备有限公司;清华大学无锡应用技术研究院;清华大学
{Date}: 2025-03-11
{Notes}: CN119596113A
{Abstract}: 本发明公开了基于高温环境的碳化硅集成电路可靠性测试方法及系统,具体包括如下步骤：步骤一：构建多应力条件综合测试平台；步骤二：制定包含多应力条件的测试标准；步骤三：优化样品处理与测试夹具设计,针对碳化硅集成电路的特点,设计合适的测试夹具,确保样品在测试过程中不会受到损坏或性能下降；通过实施构建多应力条件综合测试平台、制定包含多应力条件的测试标准、优化样品处理与测试夹具设计、提升测试设备精度与校准频率以及建立持续监测与反馈机制一系列具体且融入公式的步骤,综合提升碳化硅集成电路在高温环境下的可靠性测试水平,确保测试结果的准确性和可靠性,为碳化硅集成电路的可靠性评估提供统一标准和有力支持。
{Subject}: 1.基于高温环境的碳化硅集成电路可靠性测试方法,其特征在于：具体包括如下步骤：步骤一：构建多应力条件综合测试平台；步骤二：制定包含多应力条件的测试标准；步骤三：优化样品处理与测试夹具设计,针对碳化硅集成电路的特点,设计合适的测试夹具,确保样品在测试过程中不会受到损坏或性能下降；步骤四：提升测试设备精度与校准频率,引入高精度传感器和测量仪器,提高测试数据的准确性和可靠性；传感器精度需满足测试标准的要求；步骤五：建立持续监测与反馈机制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 功能安全测试电路、方法、神经网络处理器及存储介质
{Author}: 袁佳伟;丁劲男
{Author Address}: 100094 北京市海淀区丰豪东路9号院2号楼3层1单元301
{Subsidiary Author}: 北京地平线信息技术有限公司
{Date}: 2025-03-11
{Notes}: CN119597553A
{Abstract}: 公开了一种功能安全测试电路、方法、神经网络处理器及存储介质,涉及功能安全技术领域,该功能安全测试电路包括：配置器,用于生成并输出用于对待测集成电路进行测试的配置信息；多个测试数据生成器,用于基于配置信息,生成并输出多个测试数据生成器中各测试数据生成器分别对应的第一测试数据；待测集成电路,用于对多个第一测试数据进行处理,得到并输出多个第二测试数据；第一比较器,用于比较多个第二测试数据的一致性,得到待测集成电路的第一测试结果。本公开的技术方案不仅能够覆盖整个待测集成电路,满足预期的功能安全标准要求,且无需对待测集成电路的传输数据增加奇偶校验位,能够节约面积开销并降低传输功耗。
{Subject}: 1.一种功能安全测试电路,包括：配置器,用于生成用于对待测集成电路进行测试的配置信息,并输出所述配置信息；多个测试数据生成器,与所述配置器耦接,用于基于所述配置信息,生成并输出多个所述测试数据生成器中各所述测试数据生成器分别对应的第一测试数据；所述待测集成电路,与多个所述测试数据生成器耦接,用于对多个所述第一测试数据进行处理,得到并输出多个第二测试数据；第一比较器,与所述待测集成电路耦接,用于比较多个所述第二测试数据的一致性,得到所述待测集成电路的第一测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种构建多模块时钟树的方法和时钟树综合装置
{Author}: 林镔
{Author Address}: 100095 北京市海淀区地锦路7号院4号楼1层101
{Subsidiary Author}: 龙芯中科技术股份有限公司
{Date}: 2025-03-11
{Notes}: CN119598953A
{Abstract}: 本发明提供一种构建多模块时钟树的方法和时钟树综合装置,涉及时钟树综合领域,每个模块各自生成初始时钟树；根据目标模块的时钟树、目标模块的次级模块的时钟树,确定目标模块的时钟长度和次级模块的时钟长度。根据目标模块的时钟长度与次级模块的时钟长度之间大小关系,对目标模块送往次级模块的时钟端口进行分类；基于分类后的时钟端口构建目标模块的正式时钟树,将对应正式时钟树的时钟长度上传至目标模块的高级模块；以高级模块作为新目标模块,迭代执行前述步骤,直至得到时钟信号产生模块的正式时钟树。本发明消除同一时钟信号跨越众多模块间延迟匹配问题。有利于整体时钟长度的减小,提高大规模集成电路的设计效率,有利于整体时序收敛。
{Subject}: 1.一种构建多模块时钟树的方法,其特征在于,所述方法包括：步骤S1：每个模块各自生成初始时钟树；步骤S2：根据目标模块的时钟树、所述目标模块的次级模块的时钟树,确定所述目标模块的时钟长度和所述次级模块的时钟长度；步骤S3：根据所述目标模块的时钟长度与所述次级模块的时钟长度之间的大小关系,对所述目标模块送往所述次级模块的时钟端口进行分类；步骤S4：基于分类后的时钟端口构建所述目标模块的正式时钟树,并将对应所述正式时钟树的时钟长度上传至所述目标模块的高级模块；步骤S5：以所述高级模块作为新目标模块,迭代执行步骤S2～步骤S4直至得到最高级模块的正式时钟树,所述最高级模块为时钟信号产生模块,以所述最高级模块的正式时钟树作为所述多模块的最终时钟树。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高密度集成电路引线框架的旋转式高速搬料设备
{Author}: 苏骞;孟敏;林郁贤;张双成
{Author Address}: 523000 广东省东莞市塘厦镇科苑城信息产业园沙坪路2号奥美特智能产业园A栋
{Subsidiary Author}: 东莞奥美特科技有限公司
{Date}: 2025-03-11
{Notes}: CN119601517A
{Abstract}: 本发明涉及引线框架搬运设备技术领域,具体涉及高密度集成电路引线框架的旋转式高速搬料设备,用于将引线框架从输送钢带取下或将引线框架传递至输送钢带,包括中心轴横向布置的转盘和用于驱动转盘步进地转动的换位驱动模组；绕转盘的中心轴分隔布置有多组夹料机构,每组夹料机构包括支撑杆、以及可张合地安装于支撑杆的夹料组件,支撑杆设有用于驱动夹料组件夹紧/松开的张合驱动模组；每组夹料机构的支撑杆分别可滑动地安装于转盘,且其滑动方向与输送钢带的相平行；转盘的旁侧设置有用于推动对应支撑杆的横推机构,以使该支撑杆及其上的夹料组件与输送钢带同步移动。与现有技术相比,上下料方式速度更快,满足日益提速的流水线加工生产需求。
{Subject}: 1.高密度集成电路引线框架的旋转式高速搬料设备,用于将引线框架从输送钢带取下或将引线框架传递至输送钢带,其特征是：包括中心轴横向布置的转盘和用于驱动转盘步进地转动的换位驱动模组；绕转盘的中心轴分隔布置有多组夹料机构,每组夹料机构包括支撑杆、以及可张合地安装于支撑杆的用于夹紧/松开引线框架的夹料组件,支撑杆设有用于驱动夹料组件夹紧/松开的张合驱动模组；支撑杆设置有限位件,以限制夹料组件相对支撑杆轴向位移；每组夹料机构的支撑杆分别可滑动地安装于转盘,且其滑动方向与输送钢带的运动方向相平行；转盘的旁侧设置有用于推动对应支撑杆的横推机构,以使该支撑杆及其上的夹料组件与输送钢带同步移动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于套刻精度补偿的方法、设备和介质
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 全智芯(上海)技术有限公司
{Date}: 2025-03-11
{Notes}: CN119596653A
{Abstract}: 根据本公开的实施例提供了用于套刻精度补偿的方法、设备和介质。在该方法中,获取表征某一批次晶圆在曝光前的套刻精度分布的套刻精度图。基于该批次晶圆所使用的补偿最优值,确定该批次晶圆与多个候选权重值对应的多个套刻精度反馈值。随后,基于对应于该批次晶圆的套刻精度反馈值和套刻精度图,确定反馈权重的目标权重值。以此方式,可以确定出当前制程特征下的最优反馈权重。进一步地利用最优的反馈权重值可以确定更准确的套刻精度补偿值,从而提高晶圆生产质量。
{Subject}: 1.一种用于套刻精度补偿的方法,包括：获取与第一批次晶圆对应的第一套刻精度图；基于针对所述第一批次晶圆的补偿最优值和反馈权重的多个候选权重值,确定针对所述第一批次晶圆的多个套刻精度反馈值；以及基于所述多个套刻精度反馈值和所述第一套刻精度图,确定所述反馈权重的目标权重值,以用于针对所述第一批次晶圆的后续批次晶圆的套刻精度补偿。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高密度集成电路引线框架的高速上下料系统
{Author}: 苏骞;孟敏;林郁贤;张双成
{Author Address}: 523000 广东省东莞市塘厦镇科苑城信息产业园沙坪路2号奥美特智能产业园A栋
{Subsidiary Author}: 东莞奥美特科技有限公司
{Date}: 2025-03-11
{Notes}: CN119601515A
{Abstract}: 本发明涉及引线框架搬运设备技术领域,具体涉及高密度集成电路引线框架的高速上下料系统,包括转盘和换位驱动模组；绕转盘的中心轴分隔布置有用于夹持引线框架的多组夹料机构,支撑杆的端部设置有抵顶组件,每组夹料机构的支撑杆分别可滑动地安装于转盘,转盘的旁侧设置有用于推动对应夹料机构的横推机构,使用时,横推座的正面能够配合抵顶滚轮,以推动抵顶组件以及夹料机构与输送钢带同步运动,抵顶滚轮顺着横推座的正面滚动。与现有技术相比,上下料方式速度更快,满足日益提速的流水线加工生产需求。搬片机构使用时其中一组取放片模组取引线框架,另一组取放片模组放下引线框架,一取一放,工作效率高。
{Subject}: 1.高密度集成电路引线框架的高速上下料系统,其特征是：包括中心轴横向布置的转盘和用于驱动转盘步进地转动的换位驱动模组；绕转盘的中心轴分隔布置有用于夹持引线框架的多组夹料机构,每组夹料机构包括支撑杆、以及可张合地安装于支撑杆的用于夹紧/松开引线框架的夹料组件,支撑杆设有用于驱动夹料组件夹紧/松开的张合驱动模组；支撑杆设置有限位件,以限制夹料组件相对支撑杆轴向位移；每组夹料组件包括可转动地安装于支撑杆的并列布置的两个转筒、以及分别固定于两个转筒的夹片,张合驱动模组用于驱动两个转筒朝相反方向转动,以带动两个转筒的夹片相靠近夹持引线框架或相远离松开引线框架；支撑杆的端部设置有抵顶组件,抵顶组件包括抵顶支座、浮动座、浮动弹簧和抵顶滚轮,抵顶支座固定于支撑杆,浮动座行程受控地可滑动地安装于抵顶支座,浮动弹簧对浮动座施力,以使得浮动座相对抵顶支座弹性地凸出,抵顶滚轮可转动地安装于浮动座；每组夹料机构的支撑杆分别可滑动地安装于转盘,转盘的旁侧设置有用于推动对应夹料机构的横推机构,以使该支撑杆及其上的夹料组件与输送钢带同步移动；横推机构包括支架、随动轨和随动座,随动轨固定于支架且并列于外界的输送钢带,随动座可滑动地安装于随动轨,支架设置有用于驱动随动座的随动驱动模组；随动座设置有横推座,横推座的正面能够配合抵顶滚轮,以推动抵顶组件以及夹料机构与外界输送钢带同步运动；横推座的背面设置有让位斜面,让位斜面与抵顶滚轮配合,以克服浮动弹簧作用力而令浮动座相对抵顶支座回缩避让；还包括搬片机构,包括移送模组和用于取放引线框架的两组取放片模组,移送模组包括立架、转架和移送驱动件,转架可转动地安装于立架,且转架的旋转轴纵向布置；两组取放片模组安装在转架,且两组取放片模组相对于转架的旋转轴对称布置；移送驱动件用于驱动转架转动,以带动两组取放片模组在两个取放片工位往复切换；其中一个取放片工位处设置有用于承接取放片模组移送过来的引线框架的载片台,载片台设置有用于横向推动引线框架的推片组件,夹料机构配合载片台,以夹取其上引线框架,或将引线框架置于其上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构及其制造方法
{Author}: 翁崇铭;苏安治;刘醇鸿
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-11
{Notes}: CN119601472A
{Abstract}: 一种制造半导体结构的方法包括：形成管芯,形成所述管芯包括：形成从半导体衬底的前侧延伸到所述半导体衬底中的第一贯通孔和第二贯通孔。所述第一贯通孔和所述第二贯通孔分别连接到所述管芯中的第一集成电路器件和第二集成电路器件。执行背侧研磨工艺以露出所述第一贯通孔和所述第二贯通孔。形成背侧再分布线,以物理结合到所述第一贯通孔和所述第二贯通孔两者。本公开的实施例还提供了半导体结构。
{Subject}: 1.一种制造半导体结构的方法,包括：形成管芯,形成所述管芯包括：形成从半导体衬底的前侧延伸到所述半导体衬底中的第一贯通孔和第二贯通孔,其中,所述第一贯通孔和所述第二贯通孔分别连接到所述管芯中的第一集成电路器件和第二集成电路器件；执行背侧研磨工艺以露出所述第一贯通孔和所述第二贯通孔；以及形成背侧再分布线,所述背侧再分布线物理结合到所述第一贯通孔和所述第二贯通孔两者。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路芯片测试系统、方法、设备及介质
{Author}: 邢广军
{Author Address}: 250100 山东省济南市高新区航天大道5999号济南综合保税区4号标准厂房
{Subsidiary Author}: 山东芯通微电子科技有限公司
{Date}: 2025-03-11
{Notes}: CN119596101A
{Abstract}: 本申请公开了一种集成电路芯片测试系统、方法、设备及介质,主要涉及集成电路芯片技术领域,用以解决现有的‌集成电路芯片的故障检测涉及的方案‌：仅关注电流等单一环节的测试、仅通过初步测试确定合格,可能无法发现芯片在运行中的潜在风险的问题。包括：集合获得模块,用于对数据集进行聚类处理,获得若干个聚类集合；概率确定模块,用于确定当前聚类集合对应的实际故障概率；数据添加模块,用于基于待测集成电路芯片的芯片型号和具体的实测环节,确定对应的数据集；将待测集成电路芯片的实测数据添加至数据集中；异常检测模块,用于对当前数据集进行聚类处理,进而获取对应的实际故障概率。
{Subject}: 1.一种集成电路芯片测试系统,其特征在于,所述系统包括：样本获取模块,用于获取集成电路芯片的芯片型号、集成电路芯片的实测环节、各个实测环节对应的实测数据,作为样本数据；集合获得模块,用于将同属于一个芯片型号、相同实测环节的样本数据作为一个数据集,进而对数据集进行聚类处理,获得若干个聚类集合；反馈获得模块,用于获取样本数据对应的实际故障反馈结果；其中,实际故障反馈结果分为：存在故障和无故障；概率确定模块,用于基于聚类集合中的样本数据的总量和存在故障的样本数据的分量,确定当前聚类集合对应的实际故障概率；数据添加模块,用于获取待测集成电路芯片的芯片型号、具体的实测环节和各个实测环节对应的实测数据；基于待测集成电路芯片的芯片型号和具体的实测环节,确定对应的数据集；将待测集成电路芯片的实测数据添加至数据集中；异常检测模块,用于对当前数据集进行聚类处理,确定当前集成电路芯片的实测数据对应的聚类集合；进而获取对应的实际故障概率；当实际故障概率大于预设概率阈值时,生成异常告警至预设维护终端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种服务器背板点灯方法及系统
{Author}: 田庚辰
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-03-11
{Notes}: CN119597592A
{Abstract}: 本申请公开了一种服务器背板点灯方法及系统,属于服务器技术领域,所述方法包括：通过所述控制器获取所述电路板中若干个扩展集成电路拨码信息；所述控制器将所述电路板中扩展集成电路拨码信息发送至对应背板的逻辑元件；每个背板的逻辑元件接收所述信号电路卡发出的串行输入输出信号；根据所述信号电路卡的来源类型、串行输入输出信号的状态以及若干个扩展集成电路拨码信息对串行输入输出信号进行解析,得到每个背板对应的若干个硬盘的点灯信息；根据所述每个背板对应的若干个硬盘的点灯信息对对应服务器背板进行点灯。本申请优化了服务器背板的点灯方案,解决大规模服务器生产过程中手动拨码点灯效率低的问题,并保证了拨码信息的准确性。
{Subject}: 1.一种服务器背板点灯方法,其特征在于,所述方法应用于服务器背板点灯系统,所述系统包括主板、电路板以及若干个背板,所述主板包括信号电路卡、控制器,每个背板包括逻辑元件以及若干个硬盘,所述控制器与所述电路板连接,所述电路板分别与每个背板的逻辑元件连接,所述信号电路卡分别与每个背板的逻辑元件连接,所述电路板包括若干个扩展集成电路,所述扩展集成电路与所述背板一一对应,所述方法包括：通过所述控制器获取所述电路板中若干个扩展集成电路拨码信息；所述控制器将所述电路板中扩展集成电路拨码信息发送至对应背板的逻辑元件；每个背板的逻辑元件接收所述信号电路卡发出的串行输入输出信号；根据所述信号电路卡的来源类型、串行输入输出信号的状态以及若干个扩展集成电路拨码信息对串行输入输出信号进行解析,得到每个背板对应的若干个硬盘的点灯信息；根据所述每个背板对应的若干个硬盘的点灯信息对对应服务器背板进行点灯。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于深度学习的键合引线缺陷检测方法
{Author}: 于乃功;李奥;杨弈
{Author Address}: 100124 北京市朝阳区平乐园100号
{Subsidiary Author}: 北京工业大学
{Date}: 2025-03-11
{Notes}: CN119599956A
{Abstract}: 本发明提出了一种基于深度学习的键合引线缺陷检测方法,能够完成对键合引线缺陷类型的识别,实现集成电路产品中引线键合质量问题的自动检测,旨在解决劳动强度大、检测效率低等问题。流程包括：搭建键合引线采集物理平台,通过立体相机获取键合引线的深度图像,将采集到的深度图进行预处理增强图像质量,并通过几何变换生成深度图对应的法线图,法线图与深度图堆叠获得最终的键合引线数据集,对键合引线数据集进行数据增强来扩充数据规模；提出一种Depth-YOLO网络模型,将原YOLO模型输入层进行重建,并设计输入特征增强模块；最后,使用自建数据集训练Depth-YOLO模型并使用模型进行端到端的键合引线缺陷检测。
{Subject}: 1.一种基于深度学习的键合引线缺陷检测方法,其特征在于,包括如下几个步骤：步骤1,使用3D立体视觉相机对键合引线进行拍摄,获取原始深度图像多张；步骤2,采用归一化、叠加去噪策略和自适应直方图均衡化的方法,对原始的深度图像进行预处理,提高键合引线深度图像的质量；步骤3,对处理后的深度图像使用Labelimg进行标注,标注格式为txt格式；搭建成键合引线深度图像数据集；步骤4,使用Sobel差分算子计算深度图像的梯度信息,根据梯度计算每个像素点的法向量,将法向量在三维空间中的三个分量分别映射到RGB三个通道,使用RGB颜色编码表示法线在三维空间的方向,生成法线图；步骤5,将生成的RGB三通道法线图与单通道深度图进行堆叠,扩展图像维度并进行合并生成包含三维信息的四通道伪RGBD图像；步骤6,将步骤5生成的堆叠后的图像进行数据增强,使用albumentations库对深度图像、法线图以及标签文件同时进行增强,增强后的图像共计20000张,得到最终的键合引线数据集；步骤7,提出一种键合引线缺陷检测模型Depth-YOLO；将二维目标检测网络模型YOLOv8的输入层进行重建,修改DataLoader使其能够正确加载和处理4通道的图像,将数据输入通道数扩展为4,修改模型输入层初始卷积；修改模型预训练权重加载,仅加载模型中除第一层卷积层外的权重,并随机初始化第一层的权重,利用Depth-YOLO模型训练步骤6中的键合引线数据集；步骤8,设计一个输入特征增强模块嵌入步骤7中模型,加强提取深度图中的深度信息和法线图中的几何信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 成像声呐和匹配层灌封方法
{Author}: 郑志超;施钧辉;阮永都;苏义印;杨晓慧
{Author Address}: 311121 浙江省杭州市余杭区中泰街道科创大道之江实验室
{Subsidiary Author}: 之江实验室
{Date}: 2025-03-11
{Notes}: CN119024317B
{Abstract}: 本发明涉及一种成像声呐和匹配层灌封方法。该成像声呐,包括：中间体、集成电路模块、面板组件、背板组件以及密封组件,面板组件包括盖设于中间体的前侧开口的面板和集成于面板的多个换能器,换能器包括匹配层、换能器定位件和换能器主体,换能器定位件固设于换能器安装孔,换能器主体固设于换能器定位件；匹配层粘接于面板的前侧面,并将换能器定位件和换能器主体包裹在内,匹配层的后侧具有散热口,以露出换能器主体的后侧面。通过在匹配层的后侧预留散热孔,换能器主体的后侧面通过散热口连通中间体的安装腔,使得换能器能够通过空气或液体等热对流的形式进行散热,从而提高集成电路的散热性能。
{Subject}: 1.一种成像声呐,其特征在于,包括：中间体,所述中间体具有沿前后方向贯通的安装腔；集成电路模块,所述集成电路模块安装于所述安装腔内；面板组件,所述面板组件包括盖设于所述中间体的前侧开口的面板和集成于所述面板的多个换能器,所述换能器电连接于所述集成电路模块,用于发出声波或接收反射声波；所述面板开设有多个换能器安装孔,所述换能器包括匹配层、换能器定位件和换能器主体,所述换能器定位件固设于所述换能器安装孔,所述换能器主体固设于所述换能器定位件；所述匹配层粘接于所述面板的前侧面,并将所述换能器定位件和所述换能器主体包裹在内,所述匹配层的后侧具有散热口,以露出所述换能器主体的后侧面；背板组件,所述背板组件包括盖设于所述中间体的后侧开口的背板和集成于所述背板的连接器,所述连接器电连接于所述集成电路模块；以及密封组件,所述密封组件设置于所述面板组件与所述中间体之间以及所述背板组件与所述中间体之间,以密封所述面板组件和所述背板组件与所述中间体之间的间隙；所述安装腔的前侧开口和后侧开口均为矩形,所述中间体的前侧面和后侧面均开设有环绕所述安装腔设置的平面密封槽,所述平面密封槽的外形为矩形,所述密封组件包括多个平面密封件,所述平面密封件的外形为矩形,所述平面密封件设置于所述平面密封槽内,以密封所述面板与所述中间体的前侧面以及所述背板与所述中间体的后侧面之间的间隙。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高密度集成电路引线框架的旋转移料总装
{Author}: 苏骞;孟敏;林郁贤;张双成
{Author Address}: 523000 广东省东莞市塘厦镇科苑城信息产业园沙坪路2号奥美特智能产业园A栋
{Subsidiary Author}: 东莞奥美特科技有限公司
{Date}: 2025-03-11
{Notes}: CN119601516A
{Abstract}: 本发明涉及引线框架搬运设备技术领域,具体涉及高密度集成电路引线框架的旋转移料总装,包括转盘和换位驱动模组；绕转盘的中心轴分隔布置有用于夹持引线框架的多组夹料机构,支撑杆的端部设置有抵顶组件,每组夹料机构的支撑杆分别可滑动地安装于转盘,转盘的旁侧设置有用于推动对应夹料机构的横推机构,使用时,横推座的正面能够配合抵顶滚轮,以推动抵顶组件以及夹料机构与输送钢带同步运动,抵顶滚轮顺着横推座的正面滚动。横推座的背面的让位斜面与抵顶滚轮配合,当横推座复位时,下一组夹料机构的让位斜面能够克服浮动弹簧作用力而令浮动座相对抵顶支座回缩避让。与现有技术相比,上下料方式速度更快,满足日益提速的流水线加工生产需求。
{Subject}: 1.高密度集成电路引线框架的旋转移料总装,用于将引线框架从输送钢带取下或将引线框架传递至输送钢带,其特征是：包括中心轴横向布置的转盘和用于驱动转盘步进地转动的换位驱动模组；绕转盘的中心轴分隔布置有用于夹持引线框架的多组夹料机构,每组夹料机构包括支撑杆、以及可张合地安装于支撑杆的用于夹紧/松开引线框架的夹料组件,支撑杆设有用于驱动夹料组件夹紧/松开的张合驱动模组；支撑杆设置有限位件,以限制夹料组件相对支撑杆轴向位移；每组夹料组件包括可转动地安装于支撑杆的并列布置的两个转筒、以及分别固定于两个转筒的夹片,张合驱动模组用于驱动两个转筒朝相反方向转动,以带动两个转筒的夹片相靠近夹持引线框架或相远离松开引线框架；支撑杆的端部设置有抵顶组件,抵顶组件包括抵顶支座、浮动座、浮动弹簧和抵顶滚轮,抵顶支座固定于支撑杆,浮动座行程受控地可滑动地安装于抵顶支座,浮动弹簧对浮动座施力,以使得浮动座相对抵顶支座弹性地凸出,抵顶滚轮可转动地安装于浮动座；每组夹料机构的支撑杆分别可滑动地安装于转盘,转盘的旁侧设置有用于推动对应夹料机构的横推机构,以使该支撑杆及其上的夹料组件与输送钢带同步移动；横推机构包括支架、随动轨和随动座,随动轨固定于支架且并列于外界的输送钢带,随动座可滑动地安装于随动轨,支架设置有用于驱动随动座的随动驱动模组；随动座设置有横推座,横推座的正面能够配合抵顶滚轮,以推动抵顶组件以及夹料机构与外界输送钢带同步运动；横推座的背面设置有让位斜面,让位斜面与抵顶滚轮配合,以克服浮动弹簧作用力而令浮动座相对抵顶支座回缩避让。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种单桩体海上风电海洋环境综合监测系统
{Author}: 张涛;邬宾杰;马云龙;李佳;郑华;章坤;俞越;胡莉梭;张登;丁睿彬;金颖;丁炫含;张艺蔚;张新宇
{Author Address}: 310012 浙江省杭州市西湖区保俶北路36号
{Subsidiary Author}: 自然资源部第二海洋研究所
{Date}: 2025-03-11
{Notes}: CN119177912B
{Abstract}: 本发明属于海上风电监测技术领域,提供了一种单桩体海上风电海洋环境综合监测系统。本发明包括风电机组和监测装置,风电机组包括固定基桩和桨叶转轴,监测装置包括风电功率采集器和辅助基桩,固定基桩固定于海床,风电功率采集器和风电机组电路连接,辅助基桩与固定基桩采用平台连接结构连接,辅助基桩内部设有浮子发电机构,浮子发电机构设有浮子功率采集器。本发明能够支持风电场运维管理,对风电机组的运行进行监测；监测海洋环境,收集风电机组运行期间的水文信息；监测水上与水下的生态环境,收集风电机组运行期间的生态环境信息。
{Subject}: 1.一种单桩体海上风电海洋环境综合监测系统,包括风电机组(1)和监测装置,其特征在于,所述风电机组(1)包括固定于海床的固定基桩(10),所述监测装置包括风电功率采集器和辅助基桩(5),所述辅助基桩(5)与所述固定基桩(10)采用平台连接结构连接,所述辅助基桩(5)内部设有浮子发电机构(501),所述浮子发电机构(501)设有浮子功率采集器；所述浮子发电机构(501)包括浮子(502)；所述风电机组(1)包括机组支架(2),所述机组支架(2) 固定在所述固定基桩(10) 顶部, 所述监测装置还包括桨叶监测机构,所述机组支架(2) 内部设有桨叶监测机构；所述风电机组(1)包括机组桨叶(101),所述桨叶监测机构设有至少两个霍尔集成电路元件,所述机组桨叶(101)内部设有桨叶格栅；所述桨叶格栅沿所述机组桨叶(101) 的长度方向设置, 所述霍尔集成电路元件在所述机组支架(2) 内部的排布方式与所述桨叶格栅的外形相配合；桨叶监测机构包括三个霍尔集成电路元件,分别设置在机组桨叶靠近机组转轴处,机组桨叶长度方向的1/2处以及机组桨叶靠近桨叶末端位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 累加器及用于累加器的方法、集成电路芯片及计算设备
{Author}: 胡杰;蔡权雄;牛昕宇
{Author Address}: 518048 广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1408
{Subsidiary Author}: 深圳鲲云信息科技有限公司
{Date}: 2025-03-11
{Notes}: CN119271170B
{Abstract}: 本发明提供一种累加器及用于累加器的方法、集成电路芯片及计算设备,包括：主输入数据选择单元、次输入数据选择单元、数据累加反馈单元,其中,所述主输入数据选择单元用于接收外部输入数据以及来自所述数据累加反馈单元缓存的第二累加中间结果数据,输出所述外部数据或所述第二累加中间结果数据至所述数据累加反馈单元；所述次输入数据选择单元按照时钟周期接收来自所述数据累加反馈单元输出的第一累加中间结果数据并输出至所述数据累加反馈单元；所述数据累加反馈单元执行累加运算操作。根据本发明的技术方案能够使得累加器在适应芯片工作频率的基础上,减少累加运算耗时,显著提升累加运算效率。
{Subject}: 1.一种累加器,其特征在于,包括：主输入数据选择单元、次输入数据选择单元、数据累加反馈单元,其中,所述主输入数据选择单元用于接收外部输入数据以及来自所述数据累加反馈单元缓存的第二累加中间结果数据,在按照每个时钟周期接收外部数据的状态下,输出所述外部数据至所述数据累加反馈单元,外部数据输入完成后,输出所述第二累加中间结果数据至所述数据累加反馈单元；所述次输入数据选择单元按照时钟周期接收来自所述数据累加反馈单元输出的第一累加中间结果数据并输出至所述数据累加反馈单元；所述数据累加反馈单元执行累加运算操作,经过至少两个时钟周期得到所述第一累加中间结果数据并将所述第一累加中间结果数据输出至所述次输入数据选择单元,在外部数据输入完成后,缓存选定的第一累加中间结果数据,并将缓存的所述第一累加中间结果数据作为所述第二累加中间结果数据输出至所述主输入数据选择单元从而所述数据累加反馈单元在后续时钟周期对所述第一累加中间结果数据和所述第二累加中间结果数据进行累加,其中,所述数据累加反馈单元包括数据累加单元以及反馈寄存单元,其中：所述数据累加单元执行累加操作,并在外部数据输入完成后,输出选定的所述第一累加中间结果数据至所述反馈寄存单元；所述反馈寄存单元将接收的所述第一累加中间结果数据缓存,将缓存的所述第一累加中间结果数据作为所述第二累加中间结果数据,并按照预定时钟周期输出所述第二累加中间结果数据至所述主输入数据选择单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种SOIC小外形集成电路封装装置
{Author}: 姜一平;舒淑保;王冬华;张智洪
{Author Address}: 518000 广东省深圳市南山区西丽街道大磡杨门工业区20号6楼
{Subsidiary Author}: 深圳市正宇兴电子有限公司
{Date}: 2025-03-11
{Notes}: CN119601507A
{Abstract}: 本发明涉及集成电路技术领域,具体地说,涉及一种SOIC小外形集成电路封装装置。包括封装箱,所述封装箱内部开设有凹槽,所述凹槽的内部设置有多个传动辊,多个所述传动辊上套设有运输带,所述封装箱内部设置有按压装置、移动装置和输送装置,且按压装置设置在移动装置的一侧,本发明通过传动轴带动二号凸轮转动,当二号凸轮的最底端转动到上方时,移动杆带动连接杆向下移动,使按压板向下移动对集成电路进行按压,通过在封装前对集成电路进行按压,防止在封装时集成电路出现位置偏移的现象,传动轴转动时带动一号凸轮转动,一号凸轮带动封装头移动对集成电路进行封装,通过按压板按压之后再进行封装,提高了集成电路的封装质量。
{Subject}: 1.一种SOIC小外形集成电路封装装置,包括封装箱(1),其特征在于：所述封装箱(1)内部开设有凹槽,所述凹槽的内部设置有多个传动辊(12),多个所述传动辊(12)上套设有运输带(11),所述封装箱(1)内部设置有按压装置(2)、移动装置(3)和输送装置(4),且按压装置(2)设置在移动装置(3)的一侧,所述运输带(11)用于放置集成电路；将集成电路放置在运输带(11)上,所述按压装置(2)工作时对集成电路进行按压,且所述按压装置(2)按压的同时带动移动装置(3)工作,移动装置(3)被按压装置(2)驱动后对被按压装置(2)按压后的集成电路进行封装,且所述移动装置(3)对按压装置(2)按压的集成电路进行封装后,所述按压装置(2)同步驱动输送装置(4)工作,使所述输送装置(4)将封装好的集成电路进行运输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种三维集成电路版图中追溯查询互连线网的方法
{Author}: 蔡超;张茂丰;张建军;洪姬铃;李起宏;朱明阳
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区海洋二路88弄9号1层
{Subsidiary Author}: 上海华大九天信息科技有限公司
{Date}: 2025-03-11
{Notes}: CN119598947A
{Abstract}: 一种三维集成电路版图中追溯查询互连线网的方法,包括以下步骤：从三维堆叠版图中获取各层硅片的互连规则；以层次附带各层硅片信息的原则,将所述各层硅片的所述互连规则转换为三维互连规则；根据金属通孔互连、金属或通孔直连、阻断及标记层次,对所述三维互连规则进行分类归纳；结合所述三维互连规则与顶层硅片的互连规则,执行追溯线网操作。本发明基于EDA工具识别的三维堆叠版图,将各层硅片平面工艺的互连规则转化为三维互连规则,并按照三维互连规则执行三维线网追溯操作,替换了人工追溯查询互连线网,避免了设计错误,极大提高了版图工程师的设计效率。
{Subject}: 1.一种三维集成电路版图中追溯查询互连线网的方法,其特征在于,包括以下步骤：从三维堆叠版图中获取各层硅片的互连规则；所述各层硅片,包括：顶层硅片、中间层硅片和底层硅片；以层次附带各层硅片信息的原则,将所述各层硅片的所述互连规则转换为三维互连规则；根据金属通孔互连、金属或通孔直连、阻断及标记层次,对所述三维互连规则进行分类归纳；结合所述三维互连规则与顶层硅片的互连规则,执行追溯线网操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种防止在版图中GGNMOS误接的检查方法
{Author}: 吴娟萍;王洪鹏
{Author Address}: 210000 江苏省南京市浦口区浦口经济开发区双峰路69号A-27
{Subsidiary Author}: 中茵微电子(南京)有限公司
{Date}: 2025-03-11
{Notes}: CN119598963A
{Abstract}: 本发明公开了一种防止在版图中GGNMOS误接的检查方法,涉及集成电路技术领域。步骤包括：编写设计规则检查文件,识别版图中的硅化物阻挡层区域；根据编写的设计规则检查文件分析层次连接,判断硅化物阻挡层区域是否正确地连接到漏极端；通过版图设计验证软件自动检查GGNMOS的连接情况,识别出版图中的误接问题；本发明用于防止GGNMOS在集成电路版图中发生误接,精确识别和验证硅化物阻挡层区域的位置和连接,确保与漏极端的正确电气连接,同时优化连接路径,提高电路设计的准确性,还通过SPICE模型仿真来预测电路性能,并通过图形化结果查看和分析工具直观展示检查结果,从而减少人工检查中的错误,提高设计效率。
{Subject}: 1.一种防止在版图中GGNMOS误接的检查方法,其特征在于：包括如下步骤：编写DRC规则文件,识别版图中的Silicide Block Layer区域,其中Silicide BlockLayer用于ESD防护的NMOS管中去除Silicide层的部分；根据编写的DRC规则文件分析层次连接,判断Silicide Block Layer区域是否正确地连接到Drain端；通过Calibre DRC工具自动检查GGNMOS的连接情况,识别出版图中的误接问题；其中,通过Calibre DRC工具自动检查GGNMOS的连接情况,识别出版图中的误接问题之后,还包括：使用SPICE模型进行仿真,检查连通性和电气性能,根据实际电气特性判断连接状态；使用SPICE模型进行仿真包括：从版图中提取电路元件及其连接关系,设定SPICE模型中各元件的电气特性参数；配置SPICE仿真环境,设定仿真类型并定义仿真条件；执行SPICE仿真,获取电路在不同工作条件下的响应数据；分析仿真结果,识别电路性能是否满足设计规范,根据分析结果对电路设计进行优化调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于双核微控制器的ECU仿真测试方法、装置及存储介质
{Author}: 陈其才;刘洋
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海拙盾未来安全技术有限公司
{Date}: 2025-03-11
{Notes}: CN119596911A
{Abstract}: 本发明涉及一种基于双核微控制器的ECU仿真测试方法、装置及存储介质,其中方法包括：在待测车载ECU内车载专用集成电路和车载控制器之间正常连接时,录制得到通讯的报文帧序列；解析所有第二报文,并将所有数据报文中的数据位配置为可编辑位,得到对应于各测试项目的应答报文序列模板；选择对应的应答报文序列模板,并编辑应答报文序列模板中的所有可编辑位后生成目标应答报文序列；开始测试时,切断车载专用集成电路和车载控制器之间的连接,第一核心将收到的目标应答报文序列存储于共享存储区中,第二核心读取目标应答报文序列并逐一发送至车载控制器。与现有技术相比,本发明可以通过软件定义方式模拟车载专用集成电路的帧内模式的输出。
{Subject}: 1.一种基于双核微控制器的ECU仿真测试方法,其特征在于,包括：在待测车载ECU内车载专用集成电路和车载控制器之间正常连接时,录制得到车载专用集成电路和车载控制器之间通讯的报文帧序列,其中,每个报文帧包括车载控制器向车载专用集成电路发送的第一报文和车载专用集成电路向车载控制器发送的第二报文；解析所有第二报文,将所有第二报文分类为配置报文和数据报文,并将所有数据报文中的数据位配置为可编辑位,得到对应于各测试项目的应答报文序列模板；收到测试指令后,基于测试指令确定测试项目,选择对应的应答报文序列模板,并编辑应答报文序列模板中的所有可编辑位后生成目标应答报文序列；开始测试时,切断车载专用集成电路和车载控制器之间的连接,双核微控制器的第一核心将收到的目标应答报文序列存储于共享存储区中,双核微控制器的第二核心从共享存储区中读取目标应答报文序列并逐一发送至车载控制器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型集成式电荷泵驱动电路及功率集成电路
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 611730 四川省成都市高新区合作路309号7层703号
{Subsidiary Author}: 成都启臣微电子股份有限公司
{Date}: 2025-03-11
{Notes}: CN119602587A
{Abstract}: 本申请的实施例提供了一种新型集成式电荷泵驱动电路及功率集成电路,涉及驱动电路技术领域,所述电路包括：前置信号处理电路和主电荷泵及驱动电路；所述前置信号处理电路接收系统输入驱动逻辑信号进行前置处理并输出低压控制信号、第一高压控制信号和第二高压控制信号；所述主电荷泵及驱动电路与所述前置信号处理电路的输出端连接,接收所述低压控制信号、所述第一高压控制信号和所述第二高压控制信号,并处理输出栅极驱动信号。本申请提供的电路可以持续输出高质量栅极驱动信号,实现百分百占空比驱动,整个驱动方案中,只存在电荷泵的动态功耗,效率更高。
{Subject}: 1.一种新型集成式电荷泵驱动电路,其特征在于,包括：前置信号处理电路和主电荷泵及驱动电路；所述前置信号处理电路接收系统输入驱动逻辑信号进行前置处理并输出低压控制信号、第一高压控制信号和第二高压控制信号；所述主电荷泵及驱动电路与所述前置信号处理电路的输出端连接,接收所述低压控制信号、所述第一高压控制信号和所述第二高压控制信号,并处理输出栅极驱动信号；其中,当所述系统输入驱动逻辑信号为高电平时,所述低压控制信号输出低电平,所述第一高压控制信号输出低电平,所述第二高压控制信号输出低电平,所述栅极驱动信号输出高电平；当所述系统输入驱动逻辑信号为低电平时,所述低压控制信号输出高电平,所述第一高压控制信号输出高电平,所述第二高压控制信号输出高电平,所述栅极驱动信号输出低电平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 应用于集成电路芯片的内部电源电路
{Author}: 尹心雨;李丹
{Author Address}: 100089 北京市海淀区西三环北路87号11层4-1106
{Subsidiary Author}: 圣邦微电子(北京)股份有限公司
{Date}: 2025-03-11
{Notes}: CN119602606A
{Abstract}: 本发明公开了一种应用于集成电路芯片的内部电源电路,包括电源产生模块和噪声保护模块,其中噪声保护模块设置在电源产生模块的输出级晶体管端,用于对芯片内部的输入电压进行检测,并在内部输入电压出现负向的地弹噪声时断开所述电源产生模块与内部电源电压输出端之间的电流路径,可以有效屏蔽地弹噪声对内部电源电压的影响。此外,由于本发明的内部电源电路无需在输出级晶体管的电流路径上串接电阻,因此本发明的技术方案在有效屏蔽电路中的地弹噪声的同时,还不会降低电源电路输出级的带载能力,从而使得该电源能够在更高的负载条件下稳定工作,满足更大功率需求的应用场景。
{Subject}: 1.一种应用于集成电路芯片的内部电源电路,包括：电源产生模块,用于根据芯片的内部输入电压生成内部电源电压,所述电源产生模块包括输出级晶体管,所述输出级晶体管的第一端与所述芯片的内部输入电压连接,所述输出级晶体管的第二端与所述电源产生模块的输出端连接；以及噪声保护模块,被设置于所述输出级晶体管的第二端与所述电源产生模块的输出端之间,用于对所述内部输入电压进行检测,并在所述内部输入电压出现负向的地弹噪声时断开所述输出级晶体管与所述电源产生模块的输出端之间的电流路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数字音量控制方法、数字音量控制电路及集成电路
{Author}: 闸钢
{Author Address}: 518000 广东省深圳市南山区打石二路深圳国际创新谷8栋1402室
{Subsidiary Author}: 深圳能芯半导体有限公司
{Date}: 2025-03-11
{Notes}: CN119603603A
{Abstract}: 本申请公开了一种数字音量控制方法、数字音量控制电路以及集成电路。方法包括：对预获取的输入音频数据以预设移位步长执行移位处理,确定移位音频数据；对移位音频数据在预设参数范围内执行乘法处理,确定输出音频数据。本申请能够在利用乘法器进行音频增益控制的基础上,预先利用移位器对输入音频数据进行移位处理,从而降低乘法器对音频进行乘法处理时所需的增益系数的总数据量以及单条数据的数据位数,从而通过分散计算的方式降低数据的总量以及数据的复杂度,从而提高音量增益控制的精确程度、优化数据的存储空间以及电路在芯片上的占用情况。
{Subject}: 1.一种数字音量控制方法,其特征在于,所述方法包括：对预获取的输入音频数据以预设移位步长执行移位处理,确定移位音频数据；对所述移位音频数据在预设参数范围内执行乘法处理,确定输出音频数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储器单元、集成电路及其形成方法
{Author}: 谢玮庭;陈坤意;丁裕伟;王怡情;黄国钦;陈逸轩
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-11
{Notes}: CN119603955A
{Abstract}: 一些实施例涉及一种存储器单元,包括：衬底上的写入晶体管,其包括第一栅极端子、第一源极/漏极区和耦合到储存节点的第二源极/漏极区；衬底上的第一读取晶体管,其包括耦合到储存节点的第二栅极端子和具有第一电容的栅极电介质；以及电容器,其与所述第一读取晶体管和所述写入晶体管间隔开,并且还通过所述第一读取晶体管和写入晶体管与所述衬底隔开,其中所述电容器耦合到所述储存节点并且具有超过所述第一电容两倍的第二电容。本申请的实施例还涉及集成电路及形成增益单元随机存取存储器单元的方法。
{Subject}: 1.一种存储器单元,包括：写入晶体管,位于衬底上,并包括第一栅极端子、第一源极/漏极区和耦合到储存节点的第二源极/漏极区；第一读取晶体管,位于所述衬底上,并包括耦合到所述储存节点的第二栅极端子；以及电容器,与所述第一读取晶体管和所述写入晶体管间隔开,并通过所述第一读取晶体管和写入晶体管进一步与所述衬底隔开,其中,所述电容器耦合到所述储存节点,其中,所述存储器单元具有第一面积,所述电容器具有第二面积,并且其中所述第二面积和所述第一面积的比率等于或小于0.8。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光电探测组件和制造方法
{Author}: 刘帅
{Author Address}: 572022 海南省三亚市天涯镇黑土村6号
{Subsidiary Author}: 海南空天信息研究院
{Date}: 2025-03-11
{Notes}: CN119604048A
{Abstract}: 本发明提供一种光电探测组件和制造方法,应用于激光信号检测技术领域。该光电探测组件包括：宏光电探测器、宏读出集成电路芯片、滤光片、信号转接基板以及封装结构本体；所述宏光电探测器连接所述宏读出集成电路芯片,并分别安装在所述信号转接基板上的不同位置上,所述宏光电探测器、所述宏读出集成电路芯片以及所述信号转接基板均设置于所述封装结构本体内；所述滤光片位于所述宏光电探测器上方,且所述滤光片为所述封装结构本体的一部分；所述宏光电探测器包括呈二维阵列排布的多个子像元,所述宏读出集成电路芯片包括多个跨阻放大器；所述多个子像元与所述多个跨阻放大器一一对应连接。
{Subject}: 1.一种光电探测组件,其特征在于,应用于多维扫描激光雷达系统包括：宏光电探测器、宏读出集成电路芯片、滤光片、信号转接基板以及封装结构本体；所述宏光电探测器连接所述宏读出集成电路芯片,并分别安装在所述信号转接基板上的不同位置上,所述宏光电探测器、所述宏读出集成电路芯片以及所述信号转接基板均设置于所述封装结构本体内；所述滤光片位于所述宏光电探测器上方,且所述滤光片为所述封装结构本体的一部分；所述宏光电探测器包括呈二维阵列排布的多个子像元,所述宏读出集成电路芯片包括多个跨阻放大器；所述多个子像元与所述多个跨阻放大器一一对应连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种四合一灯珠及其制备方法
{Author}: 冯超;卢鹏;周恒;胡加辉;金从龙
{Author Address}: 330000 江西省南昌市青山湖区胡家路199号
{Subsidiary Author}: 江西省兆驰光电有限公司
{Date}: 2025-03-11
{Notes}: CN119604104A
{Abstract}: 本发明涉及光电技术领域,公开了一种四合一灯珠的制备方法,包括以下步骤：提供灯珠,将四个所述灯珠固定在基板上,得到灯珠基板组件,所述灯珠基板组件设有灯珠的一面为正面；在所述灯珠基板组件的正面制备防水层,得到第一灯珠基板组件；将所述第一灯珠基板组件和环氧树脂均置于模具中,模压成型后在所述防水层外形成环氧树脂封装层,切割后形成四合一灯珠。本发明提供的四合一灯珠能够提高制造一致性,且制得的灯珠的气密性好。
{Subject}: 1.一种四合一灯珠的制备方法,其特征在于,包括以下步骤：提供灯珠,将四个所述灯珠固定在基板上,得到灯珠基板组件,所述灯珠基板组件设有灯珠的一面为正面；在所述灯珠基板组件的正面制备防水层,得到第一灯珠基板组件；将所述第一灯珠基板组件和环氧树脂均置于模具中,模压成型后在所述防水层外形成环氧树脂封装层,切割后形成四合一灯珠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 硬件时延差的标定方法、系统、设备及介质
{Author}: 刘成;孙越强;杜起飞;王先毅;黄悦;白伟华;蔡跃荣;柳聪亮;曹光伟;李伟;张浩;乔灏;王卓焱;李福;王冬伟;张璐璐;程双双;仇通胜;胡鹏;谭广远;夏俊明;尹聪;黄飞雄;田羽森;张鹏举;吴汝晗
{Author Address}: 100190 北京市海淀区中关村南二条1号
{Subsidiary Author}: 中国科学院国家空间科学中心
{Date}: 2025-03-07
{Notes}: CN119322355B
{Abstract}: 本申请提供了一种硬件时延差的标定方法、系统、设备及介质。方法包括：调用GNSS模拟器向GNSS直射硬件设备发射模拟直射信号,向GNSS反射硬件设备发射模拟反射信号,GNSS模拟器通过第一电缆与GNSS直射硬件设备通信连接,GNSS模拟器通过第二电缆与GNSS反射硬件设备通信连接,GNSS直射硬件设备和GNSS反射硬件设备位于温度调节设备内；获取GNSS直射硬件设备对模拟直射信号进行处理得到的直射信号功率波形；获取GNSS反射硬件设备对模拟反射信号进行处理得到的反射信号功率波形；对直射信号功率波形和反射信号功率波形进行处理,得到GNSS直射硬件设备和GNSS反射硬件设备在多个温度下的硬件时延差。
{Subject}: 1.一种硬件时延差的标定方法,其特征在于,所述方法包括：调用GNSS模拟器向GNSS直射硬件设备发射模拟直射信号,并向GNSS反射硬件设备发射模拟反射信号,所述GNSS模拟器通过第一电缆与所述GNSS直射硬件设备通信连接,所述GNSS模拟器通过第二电缆与所述GNSS反射硬件设备通信连接,所述GNSS直射硬件设备和所述GNSS反射硬件设备为卫星测高仪的硬件设备,所述GNSS直射硬件设备和所述GNSS反射硬件设备位于温度调节设备内,以调节所述GNSS直射硬件设备和所述GNSS反射硬件设备所处的环境温度；获取所述GNSS直射硬件设备对所述模拟直射信号进行处理得到的直射信号功率波形；获取所述GNSS反射硬件设备对所述模拟反射信号进行处理得到的反射信号功率波形；对所述直射信号功率波形和所述反射信号功率波形进行处理,得到所述GNSS直射硬件设备和所述GNSS反射硬件设备在多个温度下的硬件时延差；所述GNSS直射硬件设备包括：第一放大器、第一射频滤波器、第一射频集成电路和第一基带SOC,所述获取所述GNSS直射硬件设备对所述模拟直射信号进行处理得到的直射信号功率波形,包括：调用所述第一放大器对所述模拟直射信号进行信号放大处理,得到直射放大信号；调用所述第一射频滤波器对所述直射放大信号进行滤波处理,得到直射滤波信号；调用所述第一射频集成电路对所述直射滤波信号进行信号转换处理,得到直射时域中频信号；调用所述第一基带SOC对所述直射时域中频信号进行处理,得到所述直射信号功率波形；所述GNSS反射硬件设备包括：第二放大器、第二射频滤波器、第二射频集成电路和第二基带SOC,所述获取所述GNSS反射硬件设备对所述模拟反射信号进行处理得到的反射信号功率波形,包括：调用所述第二放大器对所述模拟反射信号进行信号放大处理,得到反射放大信号；调用所述第二射频滤波器对所述反射放大信号进行滤波处理,得到反射滤波信号；调用所述第二射频集成电路对所述反射滤波信号进行信号转换处理,得到反射时域中频信号；调用所述第二基带SOC对所述反射时域中频信号进行处理,得到所述反射信号功率波形。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装产品的自动调焦打标装置及调焦方法
{Author}: 郭满鹏;梁库;孙少隆;赵文强
{Author Address}: 721306 陕西省宝鸡市高新开发区产业路西段88号
{Subsidiary Author}: 华天科技(宝鸡)有限公司
{Date}: 2025-03-07
{Notes}: CN119566551A
{Abstract}: 本发明提供一种集成电路封装产品的自动调焦打标装置及调焦方法,该装置包括底板、打标平台、调焦机构、激光器及控制系统,打标平台、调焦机构均设于底板上,打标平台用于放置封装产品,激光器设于调焦机构上,用于打标,调焦机构用于驱动激光器上升或者下降,控制系统用于控制打标平台、调焦机构、激光器,能根据封装产品类别自动调焦打标,控制系统内存储有数据库,数据库包括不同规格封装产品的调焦打标参数制程。本发明能根据封装产品类别自动调焦打标,能够实现连续稳定的调焦和打标操作,不仅节省了人力资源,还大大缩短了生产周期,在保证质量的前提下提高了生产效率。
{Subject}: 1.一种集成电路封装产品的自动调焦打标装置,其特征在于：包括底板、打标平台、调焦机构、激光器及控制系统,所述打标平台、调焦机构均设于底板上,打标平台用于放置封装产品,所述激光器设于调焦机构上,用于打标,所述调焦机构设于打标平台一侧,用于驱动激光器上升或者下降,所述控制系统用于控制打标平台、调焦机构、激光器,能根据封装产品类别自动调焦打标,控制系统内存储有数据库,数据库包括不同规格封装产品的调焦打标参数制程。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种模拟集成电路的激光熔丝方法、系统、设备及介质
{Author}: 黄文海;廖露
{Author Address}: 401133 重庆市江北区两江新区复盛镇福生大道232号
{Subsidiary Author}: 重庆时域微电子有限公司
{Date}: 2025-03-07
{Notes}: CN119578329A
{Abstract}: 本申请提供一种模拟集成电路的激光熔丝方法、系统、设备和介质,该方法包括：提供修调电路,所述修调电路包括多路具有不同修调码值的修调支路,各所述修调支路之间通过修调点串接,其中每条所述修调支路包括2～n个相互并联的修调电阻,各所述修调点之间处于短路状态；获取各待修调芯片的实测数据,以生成实测数据表,其中所述实测数据表中包含待修调芯片的坐标以及对应的实测参数；根据所述实测数据表确定对应待修调芯片的目标修调值,以基于所述目标修调值确定待接入的修调支路并定位对应的修调点以进行激光熔丝,使得对应修调支路接通。本申请通过修调电路结合激光修调,结构简单,操作便捷,可提高修调效率和精度。
{Subject}: 1.一种模拟集成电路的激光熔丝方法,其特征在于,包括：提供修调电路,所述修调电路包括多路具有不同修调码值的修调支路,各所述修调支路之间通过修调点串接,其中每条所述修调支路包括2～n个相互并联的修调电阻,各所述修调点之间处于短路状态；获取各待修调芯片的实测数据,以生成实测数据表,其中所述实测数据表中包含待修调芯片的坐标以及对应的实测参数；根据所述实测数据表确定对应待修调芯片的目标修调值,以基于所述目标修调值确定待接入的修调支路并定位对应的修调点以进行激光熔丝,使得对应修调支路接通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于ESD器件自动化检测与标识的方法及系统
{Author}: 秦朝政;罗志宏;陈琪;陈乐乐;刘文超
{Author Address}: 201311 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海概伦电子股份有限公司
{Date}: 2025-03-07
{Notes}: CN119578348A
{Abstract}: 本发明公开了一种用于ESD器件自动化检测与标识的方法,包括如下步骤：将需要进行检测以及标识的若干GDS版图进行导入,对每一GDS版图中的ESD器件进行自动识别,自动识别方式包括通过查找ESD标识层以得到对应的ESD器件,或是通过器件名称对所有器件进行筛选得到对应的ESD器件；通过逻辑运算找到ESD器件对应的电极,并在电极处进行标识；在电极处框选出一区域,将该区域与金属层做逻辑运算,以对标注的位置进行验证,从而确保所有ESD器件均被正确标识。本发明可以显著提高ESD器件标识的处理速度和准确性,减少人为错误,提升集成电路设计的整体质量和可靠性。此外,本发明支持处理大规模集成电路版图,适用于各种复杂度的IC设计。
{Subject}: 1.一种用于ESD器件自动化检测与标识的方法,其特征在于,包括如下步骤：将需要进行检测以及标识的若干GDS版图进行导入,对每一GDS版图中的ESD器件进行自动识别,自动识别方式包括通过查找ESD标识层以得到对应的ESD器件,或是通过器件名称对所有器件进行筛选得到对应的ESD器件；通过逻辑运算找到ESD器件对应的电极,并在电极处进行标识；在电极处框选出一区域,将该区域与金属层做逻辑运算,以对标注的位置进行验证,从而确保所有ESD器件均被正确标识。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于数字孪生技术的集成电路结温和热阻评估系统及其方法
{Author}: 李锟;刘芳;温孝谦;罗晓羽;刘学孔
{Author Address}: 100007 北京市东城区安定门东大街1号
{Subsidiary Author}: 中国电子技术标准化研究院((工业和信息化部电子工业标准化研究院)(工业和信息化部电子第四研究院))
{Date}: 2025-03-07
{Notes}: CN119578340A
{Abstract}: 本申请公开了一种基于数字孪生技术的集成电路结温和热阻评估系统及其方法,其通过从仿真计算结果提取温度云图,且基于散热路径,从所述温度云图中提取热流线图,并使用深度学习的数据分析和编码技术来对所述热流线图进行离散采样,接着对采样后的各个热流点数据(流点位置和热流点温度)进行嵌入编码,以此根据各个热流点数据嵌入编码特征之间的图游走显著聚合表示来自动地识别热点区域的矩形框位置数据。通过该方式,能够捕捉到微细结构(如连接线、焊点等)对热量传递路径的影响,更好地适应复杂的散热需求,确保了散热需求的有效满足。
{Subject}: 1.一种基于数字孪生技术的集成电路结温和热阻评估方法,其特征在于,包括：步骤1：建立集成电路数字孪生模型；步骤2：在所述集成电路数字孪生模型中构建单一的散热路径；步骤3：监测集成电路中温度传感器采集到的温度数据,并将所述温度传感器采集到的温度数据传输至所述集成电路数字孪生模型；步骤4：基于不同的测试工况对所述数字孪生模型加载输入功率,并确定边界条件和网格参数来进行仿真计算以得到仿真计算结果；步骤5：基于所述仿真计算结果,确定热点区域；步骤6：基于所述热点区域,对所述集成电路数字孪生模型进行改进以得到改进集成电路数字孪生模型；步骤7：实时监测实际集成电路的温度数据,并将所述温度数据实时反馈至所述改进集成电路数字孪生模型；其中,所述步骤5,包括：从所述仿真计算结果提取温度云图；基于所述散热路径,从所述温度云图中提取热流线图；对所述热流线图进行离散采样以得到热流点数据的序列,所述热流点数据包括热流点位置和热流点温度；对所述热流点数据的序列中的各个热流点数据进行嵌入编码以得到热流点数据嵌入编码特征的序列；对所述热流点数据嵌入编码特征的序列进行图游走自相关门控显著聚合以得到热流点集合显著聚合特征；基于所述热流点集合显著聚合特征,得到识别结果,所述识别结果为热点区域的矩形框位置数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于提高集成电路多层布线钌CMP速率的方法
{Author}: 罗翀;康劲;周建伟;史万里;何梓玮
{Author Address}: 300400 天津市北辰区双口镇西平道5340号
{Subsidiary Author}: 河北工业大学;北方集成电路技术创新中心(北京)有限公司;河北工业大学创新研究院(石家庄)
{Date}: 2025-03-07
{Notes}: CN119581409A
{Abstract}: 本发明涉及集成电路多层布线工艺相关技术领域,公开了一种用于提高集成电路多层布线钌CMP速率的方法,包括：制备含有氨三乙酸三铵的抛光液；再使用该抛光液对14nm以下集成电路钌阻挡层图形片进行抛光。本发明在大规模集成电路的应用中通过NTA(NH4)3与氧化剂,硅溶胶间的三重协同作用即可在钌表面与钌氧化物(而非金属钌)反应生成大量络合物,增强了对钌及其氧化物的溶解腐蚀能力,同时伴随机械作用快速去除,从而使钌CMP去除效率更高。本发明提出了一种针对Ru的高效去除协同作用方法,能够兼顾Ru的高去除速率及低表面缺陷,使Ru阻挡层CMP性能显著提升,从而使集成电路性能增强。
{Subject}: 1.一种用于提高集成电路多层布线钌CMP速率的方法,包括S1：制备含有氨三乙酸三铵(NTA(NH4)3)的抛光液：取硅溶胶,加去离子水稀释,得硅溶胶溶液；将氧化剂、络合剂NTA(NH4)3、抑制剂、杀菌剂、表面活性剂混合并加去离子水稀释,再加入硅溶胶溶液,用PH值调节剂调节到所需要的PH值,到搅拌均匀后得抛光液；S2：使用所述抛光液对14nm以下集成电路多层布线钌阻挡层图形片在满足抛光条件下进行抛光；其中所述抛光条件为：工作压力为1-5Psi,抛头转速为88-108r/min,抛盘转速为100-110r/min,抛光液流量为200-300ml/min。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种采用金属管的铷铯封装工艺、封装装置及使用方法
{Author}: 吴建江;孟玉洁;常瀚予;刘力;王雪泓;支红军;孙哲
{Author Address}: 830000 新疆维吾尔自治区乌鲁木齐市头屯河区融合南路501号
{Subsidiary Author}: 新疆有色金属研究所有限公司
{Date}: 2025-03-07
{Notes}: CN119568495A
{Abstract}: 本发明涉及铷铯封装技术领域,具体涉及一种采用金属管的铷铯封装工艺、封装装置及使用方法,封装工艺使用的封装装置包括玻璃接收器及金属管,玻璃接收器包括主管及支管,金属管与支管的密封连接。铷铯的封装工艺包括如下步骤：S1：连接玻璃接收器与金属铷铯制备装置。S2：使金属铷铯以液态形式进入玻璃接收器以及金属管中。S3：通过压断装置将金属管压紧夹断,得到内部密封金属铷铯的金属管。本发明的封装工艺在真空环境下进行,操作简单,通过压断装置将金属管压紧并且夹断,进而实现金属管中的金属铷铯的完全密封,能够有效避免金属铷铯与空气以及其他杂质接触,实现长期储存。
{Subject}: 1.一种采用金属管的铷铯封装工艺,其特征在于,所述封装工艺中使用的铷铯的封装装置包括玻璃接收器(1)以及金属管(2)；所述玻璃接收器(1)包括连通的主管(101)以及支管(102),所述金属管(2)与所述支管(102)的另一端密封连接；铷铯的封装工艺包括如下步骤：S1：在真空条件下将玻璃接收器(1)与金属铷铯制备装置密封连接；S2：使金属铷铯制备装置制备得到的金属铷铯以液态形式进入玻璃接收器(1)以及金属管(2)中；S3：通过压断装置将金属管(2)的可压断部分压紧夹断,得到内部密封金属铷铯的金属管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于集成电路铜互连结构阻挡层的抛光组合物及其应用
{Author}: 李国庆;王瑞芹;卫旻嵩
{Author Address}: 264006 山东省烟台市经济技术开发区重庆大街59号
{Subsidiary Author}: 万华化学集团股份有限公司
{Date}: 2025-03-07
{Notes}: CN119570373A
{Abstract}: 本发明公开了一种适用于集成电路铜互连结构阻挡层的抛光组合物及其应用,所述抛光组合物包括氧化剂、硅溶胶、硅烷封端聚合物、络合剂、pH调节剂、腐蚀抑制剂、去离子水。本发明的抛光组合物所含硅烷封端聚合物组分,分子链端的硅氧烷基团水解后,与硅溶胶颗粒上的硅羟基缩合成共价键,聚合物链段以共价键的形式被接枝到硅溶胶颗粒上,可改善硅溶胶颗粒的团聚、降低硅溶胶颗粒的硬度,达到改善材料抛光后表面缺陷的效果。
{Subject}: 1.一种适用于集成电路铜互连结构阻挡层的抛光组合物,其特征在于,包括氧化剂、硅溶胶颗粒、硅烷封端聚合物、络合剂、pH调节剂、腐蚀抑制剂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 稳压电路和集成电路芯片
{Author}: 田力学;刘鑫;王锐
{Author Address}: 610095 四川省成都市中国(四川)自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2025-03-07
{Notes}: CN119576066A
{Abstract}: 本申请实施例提供的一种稳压电路和集成电路芯片,该稳压电路包括：电流镜模块、放大模块、反馈模块和开关模块；电流镜模块的第一端与第一电源连接,电流镜模块的第二端与放大模块的第一输入端连接,电流镜模块的第三端与放大模块的第二输入端连接；放大模块第三输入端与反馈模块的第三端连接,放大模块的输出端与反馈模块第二端连接并接地；开关模块第一端与第一电源连接,开关模块控制端与电流镜模块的第三端连接,开关模块的第二端与反馈模块的第一端连接,开关模块的第二端用于输出输出电压；反馈模块的第三端用于生成反馈电压,并通过反馈电压控制输出电压。本申请通过反馈模块可输出任意大小的输出电压,将输出电压进行钳位使输出电压稳定。
{Subject}: 1.一种稳压电路,其特征在于,包括：电流镜模块、放大模块、反馈模块和开关模块；所述电流镜模块的第一端与第一电源连接,所述电流镜模块的第二端与所述放大模块的第一输入端连接,所述电流镜模块的第三端与所述放大模块的第二输入端连接,所述电流镜模块用于向所述放大模块的第一输出端和第二输入端输出相等的电流；所述放大模块的第三输入端与所述反馈模块的第三端连接,所述放大模块的输出端与所述反馈模块的第二端连接并接地；所述开关模块的第一端与所述第一电源连接,所述开关模块的控制端与所述电流镜模块的第三端连接,所述开关模块的第二端与所述反馈模块的第一端连接,所述开关模块的第二端用于输出输出电压；所述反馈模块的第三端用于生成反馈电压,并通过所述反馈电压控制所述输出电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 转向控制器双冗余电路、系统和车辆
{Author}: 张佳平;邓翔;徐循进;石运强;廖新深
{Author Address}: 315899 浙江省宁波市北仑区新碶街道岷山路1388号商务大厦1幢1031室
{Subsidiary Author}: 浙江极氪智能科技有限公司;威睿电动汽车技术(宁波)有限公司;浙江吉利控股集团有限公司
{Date}: 2025-03-07
{Notes}: CN119568263A
{Abstract}: 本发明公开了一种转向控制器双冗余电路、系统和车辆,所述电路的主路控制电路和辅路控制电路至少包括滤波防反电路、降压电路、电源管理集成电路、外部传感器信号滤波电路；其中,滤波防反电路用于对输入电源进行滤波并阻止反向电流；降压电路用于将滤波防反电路输出的电源从第一电压降至第二电压；电源管理电路用于将第二电压的电源转换为微控制芯片单元和外部传感器的电源；外部传感器包括扭矩与转向角传感器或转向角传感器；外部传感器信号滤波电路用于对输入的所述外部传感器的信号进行滤波。采用该电路能够使得HWA和RWA两个模块能够共用同一套电路架构,支持更高电压的输入电源,能够满足RWA的大功率需求并实现轻量化和小型化的目标要求。
{Subject}: 1.一种转向控制器双冗余电路,其特征在于,包括主路控制电路、辅路控制电路和主辅路交互电路；所述主辅路交互电路用于实现所述主路控制电路和所述辅路控制电路之间的信号交互；所述主路控制电路和所述辅路控制电路为两侧同构的冗余结构,包括滤波防反电路、降压电路、电源管理集成电路、外部传感器信号滤波电路、CAN通信电路、微控制芯片单元、三相驱动电路、断相保护电路、角度位置传感器采集电路；其中,所述滤波防反电路用于对输入电源进行滤波并阻止反向电流；所述降压电路用于将所述滤波防反电路输出的电源从第一电压降至第二电压；所述电源管理电路用于将所述第二电压的电源转换为所述微控制芯片单元和外部传感器的电源；所述外部传感器包括扭矩与转向角传感器或转向角传感器；所述外部传感器信号滤波电路用于对输入的所述外部传感器的信号进行滤波；所述CAN通信电路用于分别与外部线转控制器和整车控制器进行通信交互；所述外部线转控制器包括转向执行器或手感模拟器；所述三相驱动电路用于驱动外部的六相驱动电机；所述断相保护电路用于实现所述三相驱动电路与所述六相驱动电机的导通与断开；所述角度位置传感器采集电路用于检测所述六相驱动电机的转动角度,并将角度信息反馈给所述微控制芯片单元；所述微控制芯片单元分别与所述传感器滤波电路、所述CAN通信电路、所述三相驱动电路、所述断相保护电路连接,用于信号传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于控制钌阻挡层铜布线蝶形坑和蚀坑的方法
{Author}: 罗翀;康劲;周建伟;史万里;孙纪元
{Author Address}: 300400 天津市北辰区双口镇西平道5340号
{Subsidiary Author}: 河北工业大学;北方集成电路技术创新中心(北京)有限公司;河北工业大学创新研究院(石家庄)
{Date}: 2025-03-07
{Notes}: CN119581410A
{Abstract}: 本发明涉及集成电路多层布线工艺相关技术领域,公开了一种用于控制钌阻挡层铜布线蝶形坑和蚀坑的方法,包括：制备含有磷酸酯等活性剂的抛光液；取硅溶胶,加去离子水稀释,得硅溶胶溶液；将螯合剂、氧化剂、磷酸酯、杀菌剂、表面活性剂混合并加去离子水稀释,再加入硅溶胶溶液,用PH值调节剂调节到所需要的PH值,到搅拌均匀后得抛光液；再使用该抛光液对14nm以下集成电路钌阻挡层图形片进行抛光；本发明利用磷酸酯在铜布线上的吸附来实现适宜的铜高低速率差及选择比,从而达到较低的蝶形坑和蚀坑,达到平坦化的效果；相对传统的BTA等挫类抑制剂,磷酸酯绿色环保,对环境无污染。
{Subject}: 1.一种用于控制钌阻挡层铜布线蝶形坑和蚀坑的方法,其特征在于,包括以下步骤：S1:制备含有磷酸酯等活性剂的抛光液:取硅溶胶,加去离子水稀释,得硅溶胶溶液；将螯合剂、氧化剂、磷酸酯、杀菌剂、表面活性剂混合并加去离子水稀释,再加入硅溶胶溶液,用PH值调节剂调节到所需要的PH值,到搅拌均匀后得抛光液；S2:使用所述抛光液对14nm以下集成电路多层布线钌阻挡层图形片在满足抛光条件下进行抛光；其中所述抛光条件为：工作压力为1-5Psi,抛头转速为88-108r/min,抛盘转速为100-110r/min,抛光液流量为200-300ml/min。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示系统、方法及显示设备
{Author}: 杨镇豪
{Author Address}: 215200 江苏省苏州市吴江经济技术开发区大兢路1088号
{Subsidiary Author}: 高创(苏州)电子有限公司;京东方科技集团股份有限公司
{Date}: 2025-03-07
{Notes}: CN119580663A
{Abstract}: 本申请实施例公开了一种显示系统、方法及显示设备,属于液晶显示技术领域。该显示系统包括：系统主板和显示面板；系统主板设置有时序控制组件,时序控制组件用于向显示面板发送控制信号,控制信号用于控制显示面板进行显示；显示面板设置有时序判别组件,时序判别组件用于基于控制信号以及信号规格标准,确定控制信号的时序判别结果,信号规格标准用于规定控制信号所需满足的信号时序；时序判别组件,还用于在时序判别结果表征控制信号不符合信号规格标准的情况下,向时序控制组件发送修正信号；时序控制组件,还用于基于修正信号,对控制信号的信号时序进行修正。采用该显示系统能够提高对显示系统中控制信号的修正效率。
{Subject}: 1.一种显示系统,其特征在于,所述显示系统包括：系统主板和显示面板；所述系统主板设置有时序控制组件,所述时序控制组件用于向所述显示面板发送控制信号,所述控制信号用于控制所述显示面板进行显示；所述显示面板设置有时序判别组件,所述时序判别组件用于基于所述控制信号以及信号规格标准,确定所述控制信号的时序判别结果,所述信号规格标准用于规定所述控制信号所需满足的信号时序；所述时序判别组件,还用于在所述时序判别结果表征所述控制信号不符合所述信号规格标准的情况下,向所述时序控制组件发送修正信号；所述时序控制组件,还用于基于所述修正信号,对所述控制信号的信号时序进行修正。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片复合吸取装置
{Author}: 吴文涛;邱颖芯;黄婷婷;胡二伟
{Author Address}: 518000 广东省深圳市南山区粤海街道大冲社区大冲商务中心(三期)4栋35A06单元
{Subsidiary Author}: 深圳市智享产业运营有限公司
{Date}: 2025-03-07
{Notes}: CN119566934A
{Abstract}: 本发明公开了一种集成电路芯片复合吸取装置,涉及机器人工装夹具应用领域,包括连接板,所述连接板的底部通过设置伸缩气缸安装有第一工装夹具和第二工装夹具,第一工装夹具设置有多组第一吸盘和第二吸盘,适用于吸附和夹取一定范围内的小体积芯片和大体积芯片,第二工装夹具交错设置有多组小型的第三吸盘,适用于吸附一定范围的微小芯片。本发明第一工装夹具和第二工装夹具可以夹取吸附一定范围的体积芯片和大体积芯片,且第一工装夹具不仅可以利用负压吸盘吸附芯片,还可以对芯片进行夹取,第二工装夹具可以吸附一定范围的微小芯片,交错设置的第三吸盘,在相同体积小的工装可以增大吸附微小芯片的尺寸。
{Subject}: 1.一种集成电路芯片复合吸取装置,包括连接板(1),其特征在于：所述连接板(1)的底部通过设置移动机构安装有第一工装夹具(2)和第二工装夹具(3),且第一工装夹具(2)包括第一安装架(201),所述第一安装架(201)的内部转动连接有正反丝杆(202),且正反丝杆(202)的一端连接有第一驱动装置(4),并且正反丝杆(202)的外部螺纹连接有两组第一活动板(203),两组所述第一活动板(203)的底部均安装有第一吸盘(204),且两组第一吸盘(204)的侧面对称安装有夹板(205),所述第一安装架(201)的内部安装有固定板(207),且固定板(207)的内部转动连接有第一螺纹杆(208),并且第一螺纹杆(208)和正反丝杆(202)通过设置锥齿轮组(209)传动连接,所述第一螺纹杆(208)的外部螺纹连接有第二活动板(210),且第二活动板(210)的底部安装有第二吸盘(211)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高抓粉效果的化妆刷
{Author}: 旷野;蔡衡
{Author Address}: 400000 重庆市九龙坡区高新区金凤镇高新大道28号重庆国家生物医药产业基地标准厂房1期6号楼
{Subsidiary Author}: 重庆沁颖新科技有限公司
{Date}: 2025-03-07
{Notes}: CN119563993A
{Abstract}: 本申请公开了一种高抓粉效果的化妆刷,涉及化妆用品的领域,包括刷柄和刷头,所述刷头包括刷毛部件和粘接胶层,所述刷毛部件通过所述粘接胶层与所述刷柄粘接,所述刷毛部件具有刷毛,所述刷毛具有多股碳纤维丝,所述刷毛的多股碳纤维丝互相扭结,所述刷毛的外周面形成沟壑。本申请利用多股碳纤维丝扭结形成刷毛,使刷头在单位面积内具有较大数量的刷毛,并使刷毛的外周面形成较多的微小沟壑,有利于提高刷毛表面的抓粉效果。
{Subject}: 1.一种高抓粉效果的化妆刷,其特征在于,包括刷柄(1)和刷头(2),所述刷头(2)包括刷毛部件(21)和粘接胶层(22),所述刷毛部件(21)通过所述粘接胶层(22)与所述刷柄(1)粘接,所述刷毛部件(21)具有刷毛(211),所述刷毛(211)具有多股碳纤维丝,所述刷毛(211)的多股碳纤维丝互相扭结,所述刷毛(211)的外周面形成沟壑。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有高温保护结构的新型LED照明装置
{Author}: 武军权
{Author Address}: 226000 江苏省南通市崇川区新胜路158号3幢102室
{Subsidiary Author}: 江苏恒鹏智能电气有限公司
{Date}: 2025-03-07
{Notes}: CN119573032A
{Abstract}: 本发明涉及照明灯具制作技术领域,具体地说,涉及一种具有高温保护结构的新型LED照明装置。其包括灯座,集成电路设置在灯座的内部,集成电路负责控制LED照明装置的运行,灯座的下方安装有灯体,灯座的上方设置有散热结构,散热结构转动并向上吹出气流,将灯座产生的热量带走,散热结构的下方设置有清灰结构,清灰结构转动对灯体的侧壁进行剐蹭,清灰结构在转动时,散热结构发生偏转并产生向下吹动的气流,对清灰结构从灯体侧壁上剐蹭掉的灰尘进行吹离。本发明通过向下滑动的滑动板带半球从凹槽中脱离,使若干个毛刷停止转动,并带动下滑动环远离上固定环,使若干个扇叶向上吹出气流,带走灯座的热量,有效降低了灯座的温度。
{Subject}: 1.一种具有高温保护结构的新型LED照明装置,包括灯座(4),集成电路设置在所述灯座(4)的内部,集成电路负责控制LED照明装置的运行,所述灯座(4)的下方安装有灯体(3),其特征在于：所述灯座(4)的上方设置有散热结构(1),所述散热结构(1)转动并向上吹出气流,将灯座(4)产生的热量带走,所述散热结构(1)的下方设置有清灰结构(2),所述清灰结构(2)转动对灯体(3)的侧壁进行剐蹭,在所述清灰结构(2)在转动时,散热结构(1)发生偏转并产生向下吹动的气流,对所述清灰结构(2)从灯体(3)侧壁上剐蹭掉的灰尘进行吹离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 自定义属性类的访问方法、装置、电子设备、存储介质及程序产品
{Author}: 蒋旺
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2025-03-07
{Notes}: CN119105877B
{Abstract}: 本申请属于集成电路设计技术领域,并提出了自定义属性类的访问方法、装置、电子设备、存储介质及程序产品,该访问方法包括：确定待访问的目标自定义属性类；将存储目标电路数据的指针地址映射到多个锁中的目标锁,使得当前线程持有目标锁；在利用目标锁锁定目标电路数据的情况下,在当前线程中通过调用目标功能模块的管理类中的目标自定义属性类的接口,访问目标电路数据中的目标自定义属性类。本申请解决了数据访问的速度较慢、难以提高数据访问效率的问题,可以将指针地址映射到锁,实现对整个类继承关系中的待访问的目标电路数据的局部锁定,避免锁定类继承关系中的全部数据而影响数据访问的速度和效率,可以提高系统的并发性和稳定性。
{Subject}: 1.一种自定义属性类的访问方法,其特征在于,所述自定义属性类的访问方法应用于集成电路电子设计自动化软件,所述集成电路电子设计自动化软件包括多个功能模块,其中,所述自定义属性类的访问方法包括：确定在当前线程中待访问的目标自定义属性类,其中,所述目标自定义属性类为所述多个功能模块中的目标功能模块在目标电路数据中的用户自定义数据类；响应于所述集成电路电子设计自动化软件当前运行于多线程环境,将存储所述目标电路数据的指针地址映射到预设的多个锁中的目标锁,使得当前线程持有所述目标锁,以利用所述目标锁完成对整个类继承关系中的待访问的所述目标电路数据的锁定；在利用所述目标锁锁定所述目标电路数据的情况下,在当前线程中通过调用所述目标功能模块的管理类中的所述目标自定义属性类的接口,访问所述目标电路数据中的所述目标自定义属性类,其中,所述目标功能模块的管理类中包含用于访问所述目标功能模块的各自定义属性类的接口。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种岩土体内部倾斜变形自动观测装置
{Author}: 刘晓宇
{Author Address}: 100190 北京市海淀区北四环西路15号
{Subsidiary Author}: 中国科学院力学研究所
{Date}: 2025-03-07
{Notes}: CN119374556B
{Abstract}: 本发明提供一种岩土体内部倾斜变形自动观测装置,涉及岩土工程监测技术领域,包括设置在监测孔孔口上方的主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,设置在监测孔测斜管内的升降测斜探头。主机控制终端驱动升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,操控升降测斜探头以0°和180°两种姿态在测斜管内自由升降,并实现零点限位自锁。升降测斜探头内置三轴MEMS倾角传感器,连续采集巡航沿线地层倾斜数据,自主完成观测数据的无线传输与非接触感应充电。本发明利用单个探头实现整孔倾斜变形测量,支持重复使用,低成本、全自动、高精度观测岩土体内部倾斜变形。
{Subject}: 1.一种岩土体内部倾斜变形自动观测装置,其特征在于,包括地上装置和地下装置；所述地上装置设置在深入岩土体内部的监测孔的孔口上方,包括主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构；升降定位机构安装在升降保护机构之上,升降保护机构安装在升降动力机构之上,升降动力机构与限位自锁机构共同安置在姿态旋转机构之上,升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构形成一体化结构组件；主机控制终端通过电缆分别与升降动力机构、升降定位机构、升降保护机构、姿态旋转机构以及限位自锁机构电连接；所述地下装置包括预埋在监测孔内的测斜管以及设置在测斜管内部、可沿测斜管的导槽上下滑动的升降测斜探头；所述升降测斜探头内置三轴MEMS倾角传感器,在测斜管内的滑动过程中连续采集巡航沿线的地层倾斜数据；所述一体化结构组件固定安装于探出监测孔的测斜管的顶端,并通过测绳与升降测斜探头连接,牵引升降测斜探头在测斜管内上下滑动；姿态旋转机构内置定位筒与换位管,定位筒与换位管位于探出监测孔的测斜管内,确保升降测斜探头从测斜管平滑过渡至换位管内；换位管安装在探出监测孔的测斜管内,与测斜管同轴对齐,且换位管的导槽的尺寸与测斜管的导槽一致；换位管的下端连接定位筒,当升降倾斜探头完全滑入换位管的导槽后,在姿态旋转机构的旋转电机的驱动下,通过换位管的旋转带动升降倾斜探头同步进行0度和180度的姿态切换；所述升降测斜探头与地上装置之间采用近场无线通讯及电磁感应技术实现无接触式数据传输与电量补充。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于CAN总线与恒流PWM控制的电磁阀系统
{Author}: 罗学研;毛靖
{Author Address}: 215000 江苏省苏州市工业园区金陵东路266号一层西南区
{Subsidiary Author}: 苏州欧拓电子科技有限公司
{Date}: 2025-03-07
{Notes}: CN119572794A
{Abstract}: 本发明涉及自动化控制技术领域,尤其涉及一种基于CAN总线与恒流PWM控制的电磁阀系统。其包括电磁阀执行机构、CAN总线通信模块、恒流PWM控制电路和MCU、电磁阀系统。本发明的有益之处：本技术方案根据需要生成不同占空比的方波信号作为参考电压信号,监控检测电压Vi达到对负载电流ILoad的监测,通过CAN通信模块接收上位机的需求,生成所需占空比的方波信号,选择是否将续流二极管接入回路,MCU同时由CAN通信模块将负载电流ILoad等状态信息反馈给上位机,以此实现精准的控制。
{Subject}: 1.一种基于CAN总线与恒流PWM控制的电磁阀系统,其特征在于：其包括电磁阀执行机构、CAN总线通信模块、恒流PWM控制电路和MCU、电磁阀系统；电磁阀执行机构：包含阀体、阀芯、动铁块、磁性限位装置和陶瓷耐磨层,负责根据控制信号实现介质的通断；CAN总线通信模块：负责电磁阀系统与MCU之间的远程通信,实现控制指令的发送和状态反馈的接收；恒流PWM控制电路：生成恒流PWM控制信号,精确控制电磁阀线圈的电流,实现阀芯的精确开启和关闭；MCU：负责整个系统的控制和监测,接收来自传感器或用户界面的指令,通过CAN总线发送控制信号至电磁阀系统,并接收状态反馈进行实时监控；所述电磁阀系统包括开关电路、开关电路一端连接有电流检测电路、开关电路另一端连接有滞回比较电路、所述电流检测电路外接有电磁阀线圈L1、与所述电流检测电路相互接通的续流电路3、所述滞回比较电路外接有滤波电路、分别于滤波电路、续流电路、电流检测电路以及滞回比较电路相互接通的MCU、以及于所述MCU相互接通的CAN通信模块；所述开关电路与电磁阀线圈L1连接,开关电路的导通和关断受滞回比较电路的输出输出占空比信号VD控制；所述电流检测电路用于检测通过电磁阀线圈L1的负载电流ILoad,输出与负载电流ILoad成比例的检测电压Vi；续流电路用于在开关电路断开时为电磁阀线圈L1和电流检测电路提供电流通路；滞回比较电路的第一输入端与电流检测电路的输出端连接,滞回比较电路的第二输入端与参考电压vREF连接,滞回比较电路的输出端与开关电路的控制端连接,以控制开关电路的导通和关断；滤波电是由电阻和电容组成的低通滤波电路,滤波电路把有MCU产生的方波信号滤波成平稳的直流参考电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 轮速信号处理系统及车辆
{Author}: 强玉霖;袁永彬
{Author Address}: 241009 安徽省芜湖市中国(安徽)自由贸易试验区芜湖片区华山路200号
{Subsidiary Author}: 芜湖伯特利电子控制系统有限公司
{Date}: 2025-03-07
{Notes}: CN119574906A
{Abstract}: 本发明公开了一种轮速信号处理系统,包括传感器驱动电路和计算单元,所述传感器驱动电路包括集成电路,集成电路与计算单元和轮速传感器连接,集成电路至少设置两路。本发明的轮速信号处理系统,采用传感器电路和车辆内的某个控制器模块结合,通过一定的控制逻辑实现轮速传感器的冗余检测,任何一个电路中的单点失效均不影响轮速信号的识别,可以提高可靠性。本发明还公开了一种车辆。
{Subject}: 1.轮速信号处理系统,其特征在于：包括传感器驱动电路和计算单元,所述传感器驱动电路包括集成电路,集成电路与计算单元和轮速传感器连接,集成电路至少设置两路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种大尺寸CQFP256带边框封装集成电路的振动试验夹具
{Author}: 吕栋;朱冠政;祁立鑫;孙越
{Author Address}: 214000 江苏省无锡市滨湖区惠河路5号
{Subsidiary Author}: 中国电子科技集团公司第五十八研究所
{Date}: 2025-03-07
{Notes}: CN119575138A
{Abstract}: 本发明属于集成电路测试技术领域,特别涉及一种大尺寸CQFP256带边框封装集成电路的振动试验夹具。包括：基座,所述基座的顶部中间开设有瓷体凹槽,用于放置集成电路的封装瓷体,在所述瓷体凹槽的四周开设有四个所述引线边框凹槽,用于放置集成电路的引线边框；硬胶垫片,放置于所述瓷体凹槽底部,用于与所述集成电路的封装瓷体相抵接；盖板压条,一端可拆卸锁紧于所述基座上,另一端用于对集成电路的盖板进行压紧；边框连筋压条,两端可拆卸锁紧于所述基座上,用于对边框连筋进行压紧。本发明避免了引出端边框损伤、盖板变形、密封漏气甚至瓷体断裂等,利用压条和螺丝固定达到待试集成电路安放和取下,简化了操作。
{Subject}: 1.一种大尺寸CQFP256带边框封装集成电路的振动试验夹具,其特征在于,包括：基座(1),所述基座(1)的顶部中间开设有瓷体凹槽(2),用于放置集成电路的封装瓷体(3),在所述瓷体凹槽(2)的四周开设有四个所述引线边框凹槽,用于放置集成电路的引线边框(5)；硬胶垫片(6),放置于所述瓷体凹槽(2)底部,用于与所述集成电路的封装瓷体(3)相抵接；盖板压条(7),一端可拆卸锁紧于所述基座(1)上,另一端用于对集成电路的盖板(8)进行压紧；边框连筋压条(9),两端可拆卸锁紧于所述基座(1)上,用于对边框连筋(10)进行压紧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路中的复合运算电路
{Author}: 惠思琦;李京;仲雅莉;肖思龙;赵洪川
{Author Address}: 214000 江苏省无锡市国家高新技术产业开发区新辉环路2号
{Subsidiary Author}: 美新半导体(无锡)有限公司
{Date}: 2025-03-07
{Notes}: CN119576276A
{Abstract}: 本发明提供一种集成电路中的复合运算电路,其包括：第一寄存器组、第二寄存器组、第三寄存器、乘法/二值运算模块和加法模块。第一寄存器组用于缓存多个滤波系数或多个卷积系数。第二寄存器组缓存依次输入的多个待滤波数据。第三寄存器接收并缓存输入的待二值卷积的二值化数据。所述乘法/二值运算模块和所述加法模块在进行滤波运算时,基于所述待滤波数据和所述滤波系数进行乘加运算,在进行二值卷积运算时,基于所述卷积系数和所述待二值卷积的二值化数据进行二值运算和加法运算。这样,通过分时复用第一寄存器和所述加法模块进行滤波运算和二值卷积运算,减少硬件的资源开销。
{Subject}: 1.一种集成电路中的复合运算电路,其特征在于,其包括：第一寄存器组,用于在进行滤波运算时缓存多个滤波系数,在进行二值卷积运算时缓存多个卷积系数；第二寄存器组,用于在进行滤波运算时接收并移位缓存依次输入的多个待滤波数据；第三寄存器,用于在进行二值卷积运算时接收并缓存输入的待二值卷积的二值化数据；乘法/二值运算模块；和加法模块,其中所述乘法/二值运算模块和所述加法模块在进行滤波运算时,基于所述待滤波数据和所述滤波系数进行乘加运算,在进行二值卷积运算时,基于所述卷积系数和所述待二值卷积的二值化数据进行二值运算和加法运算。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路中的复合运算电路
{Author}: 惠思琦;李京;仲雅莉;肖思龙;赵洪川
{Author Address}: 214000 江苏省无锡市国家高新技术产业开发区新辉环路2号
{Subsidiary Author}: 美新半导体(无锡)有限公司
{Date}: 2025-03-07
{Notes}: CN119576277A
{Abstract}: 本发明提供一种集成电路中的复合运算电路,其包括：第一寄存器组、第二寄存器组、第三寄存器、乘法模块和加法模块。第一寄存器组用于缓存多个滤波系数或多个卷积系数。第二寄存器组缓存依次输入的多个待滤波数据。第三寄存器接收并缓存输入的待卷积数据。所述乘法模块和所述加法模块在进行滤波运算时,基于所述待滤波数据和所述滤波系数进行乘加运算,在进行卷积运算时,基于所述卷积系数和所述待卷积数据进行乘加运算。这样,通过分时复用乘法模块和所述加法模块进行滤波运算和卷积运算,减少硬件的资源开销。
{Subject}: 1.一种集成电路中的复合运算电路,其特征在于,其包括：第一寄存器组,用于在进行滤波运算时缓存多个滤波系数,在进行卷积运算时缓存多个卷积系数；第二寄存器组,用于在进行滤波运算时接收并移位缓存依次输入的多个待滤波数据；第三寄存器,用于在进行卷积运算时接收并缓存输入的待卷积数据；乘法模块和加法模块,其中所述乘法模块和所述加法模块在进行滤波运算时,基于所述待滤波数据和所述滤波系数进行乘加运算,在进行卷积运算时,基于所述卷积系数和所述待卷积数据进行乘加运算。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种布线形状构建与方位确定方法及相关设备
{Author}: 刘丹
{Author Address}: 100176 北京市大兴区北京经济技术开发区科谷一街8号院6号楼4层401
{Subsidiary Author}: 北京汤谷软件技术有限公司
{Date}: 2025-03-07
{Notes}: CN119578351A
{Abstract}: 本申请公开了一种布线形状构建与方位确定方法及相关设备,包括：获取集成电路布线所需要的设计规则,并对所述设计规则进行解析,得到解析后的设计规则；根据布线路径中目标元素的形状和所述解析后的设计规则,创建包含有所述目标元素的形状所对应的顶点坐标的目标对象,基于所述目标对象中的顶点坐标,构建所述目标对象对应的边对象；根据所述边对象中每条边的属性以及目标绘制方向,建立所述边对象中不同方向的边与所述目标对象代表的布线形状的端点方位的对应关系,以及建立所述边对象中每条边与其两侧的空间方位的对应关系,以使所述目标对象代表的布线形状具备有方位信息。本申请实施例能够高效率构建布线形状并定义布线形状的方向信息。
{Subject}: 1.一种布线形状构建与方位确定方法,其特征在于,包括：获取集成电路布线所需要的设计规则,并对所述设计规则进行解析,得到解析后的设计规则；根据布线路径中目标元素的形状和所述解析后的设计规则,创建包含有所述目标元素的形状所对应的顶点坐标的目标对象,基于所述目标对象中的顶点坐标,构建所述目标对象对应的边对象；根据所述边对象中每条边的属性以及目标绘制方向,建立所述边对象中不同方向的边与所述目标对象代表的布线形状的端点方位的对应关系,以及建立所述边对象中每条边与其两侧的空间方位的对应关系,以使所述目标对象代表的布线形状具备有方位信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于决策树算法的EDA设计规则检查方法和系统
{Author}: 张江江;俞磊;李小南
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2025-03-07
{Notes}: CN119578361A
{Abstract}: 本发明公开了一种基于决策树算法的EDA设计规则检查方法和系统。该方法通过提取设计布局中的几何、拓扑等特征,并基于这些特征训练决策树模型,自动识别和判断设计中的规则违反项。与传统的基于硬编码规则的DRC方法相比,本发明通过机器学习技术实现了检查流程的自动化和智能化,能够适应复杂的规则集和大规模布局设计。本发明的方法在提高检查速度的同时,保持了较高的准确性,减少了人工干预需求,显著缩短了设计周期,具有广泛的工业应用价值和市场前景。
{Subject}: 1.一种基于决策树算法的EDA设计规则检查方法,其特征在于,运用决策树算法对待测集成电路版图进行设计规则检查；包括以下步骤：S1：数据准备利用历史设计数据对合规与违规布局进行标注,作为决策树模型的训练集；获取待测版图的几何特征、拓扑特征及工艺相关信息；S2：规则提取将待测版图设计规则分解为多层次的几何、拓扑和工艺层面的特征；S3：全局违规检测基于步骤S2输出的全局特征,利用决策树模型对待测版图进行设计规则检查,判断是否存在任何违规项,并初步确定违规项的类别和位置,违规项的类别分为几何违规、拓扑违规和工艺违规；S4：局部违规分析对于全局违规检测步骤中发现的潜在违规项,进一步利用决策树模型分析局部的几何和拓扑特征,精确定位违规的位置及违规类型,违规类型包括具体的几何尺寸违规或者具体的拓扑结构违规。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种3DIC光电集成式半导体封装结构及其制备方法
{Author}: 陈彦亨;林正忠
{Author Address}: 214437 江苏省无锡市江阴市东盛西路9号
{Subsidiary Author}: 盛合晶微半导体(江阴)有限公司
{Date}: 2025-03-07
{Notes}: CN119581345A
{Abstract}: 本发明提供一种3DIC光电集成式半导体封装结构的制备方法,通过TSV基底、重新布线层、第一电芯片、第二电芯片、介质层及导电柱,将光芯片模块、3D堆叠芯片及水平存储芯片进行集合封装,其中,光芯片模块与3D堆叠芯片通过第一电芯片连接,3D堆叠芯片与水平存储芯片通过第二电芯片连接,以此实现光集成电路与电集成电路的短距离连接,从而大大减少光电信号的传输距离,缩小封装面积,降低功耗,满足光电芯片的高密度集成封装。
{Subject}: 1.一种3DIC光电集成式半导体封装结构的制备方法,其特征在于：提供TSV基底,于所述TSV基底的第一面上形成第一重新布线层,所述TSV基底中设有TSV金属柱,所述TSV基底的第一面显露所述TSV金属柱的顶端,所述第一重新布线层与所述TSV金属柱电连接；提供第一电芯片及第二电芯片,将所述第一电芯片及所述第二电芯片键合于所述第一重新布线层上以使所述第一电芯片及所述第二电芯片分别与所述第一重新布线层电连接；于所述第一重新布线层上形成包覆所述第一电芯片及所述第二电芯片的介质层；形成导电柱于所述介质层中,所述导电柱贯穿所述介质层以与所述第一重新布线层电连接,减薄所述介质层,以显露所述导电柱、所述第一电芯片及所述第二电芯片；于所述介质层上形成第二重新布线层,所述第二重新布线层与所述导电柱的顶端电连接；提供第一支撑衬底,并将所述第二重新布线层与所述第一支撑衬底键合；减薄所述TSV基底,以显露所述TSV金属柱的底端,于所述TSV基底的第二面上形成第三重新布线层,所述第三重新布线层与所述TSV金属柱电连接；于所述第三重新布线层上形成金属凸块,所述金属凸块与所述第三重新布线层电连接；提供第二支撑衬底,将所述金属凸块与所述第二支撑衬底键合,去除所述第一支撑衬底；提供光芯片模块、3D堆叠芯片及水平存储芯片,将所述光芯片模块、所述3D堆叠芯片及所述水平存储芯片键合于所述第二重新布线层上,所述光芯片模块、所述3D堆叠芯片及所述第一电芯片通过所述第二重新布线层电连接以组成光集成电路,所述3D堆叠芯片、所述水平存储芯片及所述第二电芯片通过所述第二重新布线层连接以组成电集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种三维光电集成封装结构及其制备方法
{Author}: 陈彦亨;林正忠
{Author Address}: 214437 江苏省无锡市江阴市东盛西路9号
{Subsidiary Author}: 盛合晶微半导体(江阴)有限公司
{Date}: 2025-03-07
{Notes}: CN119581348A
{Abstract}: 本发明提供一种三维光电集成封装结构及其制备方法,该封装结构包括TSV基底、重新布线层、第一电芯片、第二电芯片、介质层、导电柱、光芯片模块、3D堆叠芯片及水平存储芯片,本发明通过TSV基底和重新布线层将光芯片模块、第一电芯片及3D堆叠芯片连接以构成光集成电路,通过TSV基底和重新布线层将3D堆叠芯片、第二电芯片及水平存储芯片连接以构成电集成电路,从而缩短了光集成电路与电集成电路之间的传输距离,减小了封装面积,降低了功耗,实现了光电芯片的高密度集成封装。
{Subject}: 1.一种三维光电集成封装结构的制备方法,其特征在于：提供TSV基底,于所述TSV基底的第一面上形成第一重新布线层,所述TSV基底中设有TSV金属柱,所述TSV基底的第一面显露所述TSV金属柱的顶端,所述第一重新布线层与所述TSV金属柱电连接；提供第一电芯片及第二电芯片,将所述第一电芯片及所述第二电芯片键合于所述第一重新布线层上以使所述第一电芯片及所述第二电芯片分别与所述第一重新布线层电连接；于所述第一重新布线层上形成包覆所述第一电芯片及所述第二电芯片的介质层；形成导电柱于所述介质层中,所述导电柱贯穿所述介质层以与所述第一重新布线层电连接,减薄所述介质层,以显露所述导电柱、所述第一电芯片及所述第二电芯片；于所述介质层上形成第二重新布线层,所述第二重新布线层与所述导电柱的顶端电连接；于所述第二重新布线层上形成金属凸块,所述金属凸块与所述第二重新布线层电连接；提供支撑衬底,并将所述金属凸块与所述支撑衬底键合；减薄所述TSV基底,以显露所述TSV金属柱的底端,于所述TSV基底的第二面上形成第三重新布线层,所述第三重新布线层与所述TSV金属柱电连接；提供光芯片模块、3D堆叠芯片及水平存储芯片,将所述光芯片模块、所述3D堆叠芯片及所述水平存储芯片键合于所述第三重新布线层上,所述光芯片模块、所述3D堆叠芯片及所述第二电芯片通过所述第三重新布线层电连接以组成光集成电路,所述3D堆叠芯片、所述水平存储芯片及所述第一电芯片通过所述第三重新布线层连接以组成电集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压集成电路的深槽匀场隔离器件及制造方法
{Author}: 章文通;坤雨潇;慕江南;胡哲恺;谭开洲;乔明;李肇基;张波
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学;中国电子科技集团公司第二十四研究所
{Date}: 2025-03-07
{Notes}: CN119581404A
{Abstract}: 本发明提供一种高压集成电路的深槽匀场隔离器件及制造方法,通过在LDMOS区与高压电路之间刻槽后填充介质和多晶硅,构成纵向浮空场板,所述纵向浮空场板均匀分布在第三介质氧化层实现了LDMOS区与高压电路区的隔离,相对于传统PN结隔离节省面积；且纵向浮空场板通过第一金属条使高压结终端的电位与LDMOS的电位相关联实现电位均匀分布,实现更强的电压耦合,提高耐压。
{Subject}: 1.一种高压集成电路的深槽匀场隔离器件,其特征在于包括：第一导电类型半导体接触区(11)、第一导电类型阱区(12)、第一导电类型半导体衬底(13)、第二导电类型半导体接触区A(21)、第二导电类型半导体接触区B(22)、第二导电类型阱区A(23)、第二导电类型漂移区A(24)、第二导电类型半导体接触区C(25)、第二导电类型阱区B(26)、第二导电类型漂移区B(27)、第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)、第四介质氧化层(34)、控制栅多晶硅电极(41)、第一多晶硅电极(42)、第二多晶硅电极(43)、第一金属条(51)、第二金属条(52)；其中第二导电类型漂移区A(24)位于第一类型半导体衬底(13)上方,第一导电类型阱区(12)位于第二导电类型漂移区A(24)左侧,第二导电类型阱区A(23)位于第二导电类型漂移区A(24)右侧,第一导电类型半导体接触区(11)和第二导电类型半导体接触区A(21)位于第一导电类型阱区(12)内,第二导电类型半导体接触区B(22)位于第二导电类型阱区A(23)内,第二导电类型漂移区B(27)位于第一类型半导体衬底(13)上方,第二导电类型阱区B(26)位于第二导电类型漂移区B(27)右侧,第二导电类型半导体接触区C(25)位于第一导电类型阱区B(26)内；第一介质氧化层(31)位于第一导电类型阱区(12)上方,并且左端与第二导电类型半导体接触区A(21)相接触、右端与第二导电类型漂移区A(24)相接触,第二介质氧化层(32)位于第二导电类型漂移区A(24)上表面,第三介质氧化层(33)位于高压区与LDMOS区之间,第四介质氧化层(34)为不封闭的矩形,围绕高压区,分隔开高压区与LDMOS区；控制多晶硅栅极(41)覆盖在第一介质氧化层(31)上表面并部分延伸至第二介质氧化层(32)的上表面；第三介质氧化层(33)和第一多晶硅电极(42)以及第四介质氧化层(34)和第二多晶硅电极(43)分别构成隔离区的纵向浮空场板,且第三介质氧化层(33)和第四介质氧化层(34)分别包围第一多晶硅电极(42)和第二多晶硅电极(43),所述纵向浮空场板分布在整个第三介质氧化层(33)和第四介质氧化层(34)；第一金属条(51)位于第三介质氧化层(33)上表面,将第三介质氧化层(33)和第一多晶硅电极(42)形成的纵向浮空场板通过第一金属条(51)相连,并且第一金属条(51)延伸至LDMOS区内第二介质氧化层(32)上表面,并在此均匀分布；第二金属条(52)位于第四介质氧化层(34)上表面,将第三介质氧化层(34)和第二多晶硅电极(43)形成的纵向浮空场板通过第二金属条(52)相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 相机控制方法、装置、图像采集设备及VR设备
{Author}: 秦瑞峰;陈丽莉;姚朝权;高峰;罗青岩;石娟娟;王菲菲;张浩;韩鹏
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司
{Date}: 2025-03-07
{Notes}: CN119583970A
{Abstract}: 本公开提供了一种相机控制方法、装置、图像采集设备及VR设备,涉及图像采集技术领域。所述方法应用于图像采集设备的处理器,所述处理器连接切换开关,所述切换开关连接两个相机,所述方法包括：根据相机开启指令,从所述两个相机中确定目标相机；基于所述目标相机,确定切换开关控制指令和相机配置指令；发送所述切换开关控制指令至所述切换开关,以控制所述切换开关切换至所述目标相机对应的通路并对所述目标相机供电；发送所述相机配置指令至所述目标相机,以控制所述目标相机开启进行图像采集。切换开关连接两个相机,并将切换开关连接至处理器,实现了处理器连接相机数量的扩展。
{Subject}: 1.一种相机控制方法,其特征在于,应用于图像采集设备的处理器,所述处理器连接切换开关,所述切换开关连接两个相机,所述方法包括：根据相机开启指令,从所述两个相机中确定目标相机；基于所述目标相机,确定切换开关控制指令和相机配置指令；发送所述切换开关控制指令至所述切换开关,以控制所述切换开关切换至所述目标相机对应的通路并对所述目标相机供电；发送所述相机配置指令至所述目标相机,以控制所述目标相机开启进行图像采集。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 功率模块及电子设备
{Author}: 岑锦升
{Author Address}: 528300 广东省佛山市顺德区容桂街道容港路8号
{Subsidiary Author}: 海信家电集团股份有限公司
{Date}: 2025-03-07
{Notes}: CN119584625A
{Abstract}: 本申请公开了一种功率模块和电子设备,包括：功率芯片；驱动集成电路,驱动集成电路和功率芯片电连接；散热基板,散热基板具有相对设置的第一面和第二面,还具有在其长度方向上相对的第一侧和第二侧,以及具有靠近驱动集成电路的第三侧,其中,功率芯片设置于散热基板的第一面,其中,散热基板包括：绝缘层、第一导电层和第二导电层,第二导电层包括主体部和与主体部连接的延伸部,延伸部向绝缘层的外侧延伸设置,在第一侧、第二侧和第三侧中的至少一侧设置延伸部；封装树脂与散热基板的第二面相对的一侧设置有至少一个抽芯针孔,抽芯针孔在封装树脂的厚度方向的投影与其对应的延伸部部分重叠,且位于绝缘层的外侧。
{Subject}: 1.一种功率模块,包括：功率芯片；驱动集成电路,所述驱动集成电路和所述功率芯片电连接；散热基板,所述散热基板具有相对设置的第一面和第二面,还具有在其长度方向上相对的第一侧和第二侧,以及具有靠近所述驱动集成电路的第三侧,其中,所述功率芯片设置于所述散热基板的第一面,其中,所述散热基板包括：绝缘层,所述绝缘层具有第一表面和与所述第一表面相对的第二表面,其中,所述绝缘层为氮化铝陶瓷层或氮化硅陶瓷层中的至少一种；第一导电层,其设置于所述绝缘层的第一表面,其中,所述第一导电层远离所述绝缘层的面构成所述散热基板的至少部分所述第一面,第二导电层,其设置于所述绝缘层的第二表面,所述第二导电层包括主体部和与所述主体部连接的延伸部,所述延伸部向所述绝缘层和所述第一导电层的外侧延伸设置,其中,在所述第一侧、第二侧和所述第三侧中的至少一侧设置所述延伸部；封装树脂,其对所述功率芯片、所述散热基板和所述驱动集成电路进行封装,所述散热基板的至少部分所述第二面自所述封装树脂中露出,其中,所述封装树脂与所述散热基板的第二面相对的一侧设置有至少一个抽芯针孔,所述抽芯针孔在所述封装树脂的厚度方向的投影与其对应的所述延伸部部分重叠,且位于所述绝缘层和所述第一导电层的外侧。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于深度学习的集成电路特性检测系统
{Author}: 张宏立;阙正湘;彭梁栋;周正军
{Author Address}: 410221 湖南省长沙市高新开发区麓谷大道627号新长海麓谷中心第2栋二楼
{Subsidiary Author}: 湖南科瑞特科技有限公司
{Date}: 2025-03-04
{Notes}: CN119150211B
{Abstract}: 本发明涉及集成电路特性检测技术领域,提供了一种基于深度学习的集成电路特性检测系统；该系统通过数据采集模块获取电路特性数据,并在预处理阶段去除噪声和无关特征；利用基于GAN的动态卷积特征提取技术,系统能够自适应地生成卷积核,准确提取电路关键特征；结合LSTM模型对时间序列进行分析,捕捉电路中的动态变化；最后,通过HFCN模型和MI-MDRE融合技术,实现多种特征的深度融合和决策优化；通过以上步骤,该系统显著提升了集成电路特性检测的精度、实时性和异常识别能力,为集成电路检测领域提供了高效可靠的技术方案。
{Subject}: 1.一种基于深度学习的集成电路特性检测系统,其特征在于：包括数据采集模块、动态卷积特征提取模块、时间序列分析模块、集成特征决策模块、异常检测与警报模块和数据存储模块；所述数据采集模块：采集电路特性数据,并对电路特性数据进行预处理,得到预处理数据；所述动态卷积特征提取模块：通过GAN增强的动态卷积特征提取技术处理预处理数据,生成动态特征向量集合；所述时间序列分析模块：采用LSTM对动态特征向量集合进行时间序列分析,捕捉集成电路中的时序特征,生成时序特征向量集合；所述集成特征决策模块：建立HFCN模型,将动态特征向量集合和时序特征向量集合输入到HFCN模型,通过MI-MDRE融合技术进行特征融合、降维和非线性变换,生成集成电路特性决策值；所述集成特征决策模块,将动态特征向量集合和时序特征向量集合输入到HFCN模型进行特征融合、降维和非线性变换的过程,具体包括以下步骤：步骤B1：构建HFCN模型,HFCN模型包含输入层、特征融合层、全连接层、激活函数层、Dropout层和输出层；HFCN模型各层神经元组成,HFCN模型对动态特征向量集合和时序特征向量集合进行综合分析,生成集成电路特性决策值；步骤B2：将动态特征向量集合和时序特征向量集合分为训练集和验证集,初始化HFCN模型权重,通过训练集进行HFCN模型训练,并通过反向传播算法更新HFCN模型权重,通过验证集评估HFCN模型性能；所述步骤B1的特征融合层,通过MI-MDRE融合技术将动态特征向量集合和时序特征向量集合进行融合,形成融合特征；通过MI-MDRE融合技术将动态特征向量集合和时序特征向量集合进行融合的过程,具体包括以下步骤：步骤M1：计算动态特征向量集合和时序特征向量集合之间的互信息量；步骤M2：根据互信息量,引入多维度重构误差计算动态特征向量集合的维度权重和时序特征向量集合的维度权重；步骤M3：根据动态特征向量集合维度权重和时序特征向量集合维度权重计算总权重,并进行加权融合,得到融合特征。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于检测集成电路性能的测试方法
{Author}: 史勤刚;张佳芬;高娟;毛敏
{Author Address}: 610000 四川省成都市高新区百叶路1号
{Subsidiary Author}: 电子科技大学成都学院
{Date}: 2025-03-04
{Notes}: CN119247114B
{Abstract}: 本发明涉及集成电路测试技术领域,尤其涉及一种用于检测集成电路性能的测试方法,包括获取电路板中对应测试触点的检测电压；将测试数据输入到电路板中,监测数据回报频率；对电路进行滤波；基于检测电压和测试数据的数据量确定电路板是否合格,在判定电路板异常时,基于电压波动参量确定针对电路板异常的处理方式；在判定电路板合格,或判定发出针对电路板异常的警报信息时,对下一电路板进行测试。获取电路板的电参数,对电路板是否合格进行检测,在确定电路板异常时,依据电压波动参量进一步对电路板的检测参数进行调节,在提高了对电路板的检测准确性的同时,进一步提高了对电路板的检测效率。
{Subject}: 1.一种用于检测集成电路性能的测试方法,其特征在于,包括：S1,供能机械臂夹持电源供应器的电源输出端为固定夹具固定的电路板提供电源,检测机械臂夹持电压表的输出探头获取电路板中对应测试触点的检测电压；S2,将测试数据输入到电路板中,监测数据回报频率；S3,对电路进行滤波；S4,基于检测电压和测试数据的数据量确定电路板是否合格,在判定电路板异常时,基于电压波动参量确定针对电路板异常的处理方式,处理方式为将各机械臂针对电路板的对应触点施加的测试压力调节至对应值,或将对电路的滤波区间调节至对应值；在判定电路板合格,或判定发出针对电路板异常的警报信息时,对下一电路板进行测试；在所述步骤S4中,基于检测电压确定电路板是否合格,包括：若检测电压小于等于第一预设电压,则判定电路板异常,并基于电压波动参量确定针对电路板异常的处理方式；若检测电压小于等于第二预设电压且大于第一预设电压,则结合测试数据的数据量确定电路板是否合格；若检测电压大于第二预设电压,则判定电路板合格,并判定对下一电路板进行测试；基于测试数据的数据量确定电路板是否合格,包括：若测试数据的数据量小于等于预设数据量,则判定电路板异常,并基于电压波动参量确定针对电路板异常的处理方式；若测试数据的数据量大于预设数据量,则基于测试数据的数据量将第一预设电压调节至对应值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种避免在芯片设计中误判压差的检验方法
{Author}: 吴娟萍;王洪鹏
{Author Address}: 214000 江苏省无锡市新吴区太湖国际科技园软件园四期天鹅座C座709室
{Subsidiary Author}: 博越微电子(江苏)有限公司
{Date}: 2025-03-04
{Notes}: CN119203918B
{Abstract}: 本发明的目的是提供一种避免在芯片设计中误判压差的检验方法,该方法包括：构建电压标识器件；采用所述电压标识器件在构建的电路上进行标注；根据构建的电路生成对应的版图；构建calibre LVS工具的比对规则；采用calibre LVS工具根据比对规则验证所述版图是否存在电压误标或漏标的情况。本发明通过calibre LVS工具智能检测是否存在电压误标和漏标的情况,使得检测的效率和准确率大大提高,避免了由于没有判断出压差过大的地方导致芯片击穿的事故发生。
{Subject}: 1.一种避免在芯片设计中误判压差的检验方法,其特征在于,包括：构建电压标识器件；采用所述电压标识器件在构建的电路上进行标注；根据构建的电路生成对应的版图；构建calibre LVS工具的比对规则；定义比对的精度、忽略的元素；对比对规则进行准确率测试；如果准确率大于预设值,则采用calibre LVS工具进行电压标识验证；如果准确率小于预设值,则优化比对规则的定义参数,直至准确率大于预设值为止；采用calibre LVS工具根据比对规则验证所述版图是否存在电压误标或漏标的情况；所述采用calibre LVS工具根据比对规则验证所述版图是否存在电压误标或漏标的情况包括：将版图信息和电路信息输入calibre；将输入的版图信息和电路信息转化为calibre可处理的格式；检查版图和电路的逻辑结构；获取版图的电压标识；判断所述版图的电压标识是否存在电压误标或漏标；所述判断所述版图的电压标识是否存在电压误标或漏标包括：在版图上生成电压信息；判断在版图上的电压信息与在电路上标注的电压信息是否一致；如果一致,则电压标识为正确；如果不一致,判断电压标识是否存在漏标；如果电压标识的个数少于版图上的电压信息个数,则电压标识存在漏标；如果电压标识的个数等于版图上的电压信息个数,则判断电压标识是否存在误标；如果电压标识信息不等于版图上的电压信息,则判断电压标识存在误标。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 卫星控制器的监控系统、方法、装置、设备、介质及产品
{Author}: 陈超凡;刘宝阳;李金锋;王兴隆;张昭
{Author Address}: 250014 山东省济南市高新区草山岭南路801号9层东侧
{Subsidiary Author}: 浪潮电子信息产业股份有限公司
{Date}: 2025-03-04
{Notes}: CN119225255B
{Abstract}: 本发明涉及服务器技术领域,具体公开了卫星控制器的监控系统、方法、装置、设备、介质及产品,针对相关技术中对卫星控制器出现故障时才进行处理的情况,采用带外管理总控制器在确定卫星控制器处于正常应答状态时还根据业务请求命令的命令信息和响应命令的响应信息对卫星控制器对业务请求命令的执行结果进行检测,若检测到响应信息中存在第一异常信息的次数达到异常次数累积阈值,则确定卫星控制器为异常工作状态,从异常任务执行结果信息、异常完成码两个角度实现捕捉卫星控制器在发生故障之前出现异常的细节,从而对卫星控制器的故障做出提前处理,避免卫星控制器故障造成设备宕机等严重后果,保证数据中心服务器稳定运行。
{Subject}: 1.一种卫星控制器的监控系统,其特征在于,应用于服务器带外监控系统,包括带外管理总控制器和第一总线；所述带外管理总控制器用于通过所述第一总线向卫星控制器发送业务请求命令,若接收到所述卫星控制器通过所述第一总线反馈的响应命令,则确定所述卫星控制器处于正常应答状态；根据所述业务请求命令的命令信息和所述响应命令的响应信息对所述卫星控制器对所述业务请求命令的执行结果进行检测；若检测到所述响应信息中存在第一异常信息的次数达到异常次数累积阈值,则确定所述卫星控制器为异常工作状态；其中,第一异常信息包括异常任务执行结果信息、异常完成码中的至少一种；所述带外管理总控制器为基板管理控制器；所述卫星控制器为未被合并在所述带外管理总控制器所在板卡上的管理控制器；所述异常完成码的类型包括带外管理总控制器侧异常完成码和卫星控制器侧异常完成码；所述异常任务执行结果信息的类型包括第一信息和第二信息；其中,所述第一信息为与所述业务请求命令的目标获取信息不匹配的任务执行结果信息；所述第二信息为存在数据缺失的任务执行结果信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路堆叠封装散热结构
{Author}: 赵越;刘顺生
{Author Address}: 518000 广东省深圳市宝安区福永街道和平和景工业区4幢
{Subsidiary Author}: 深圳市秀武电子有限公司
{Date}: 2025-03-04
{Notes}: CN119252805B
{Abstract}: 本发明属于半导体芯片封装技术领域,涉及集成电路堆叠封装散热结构,包括基板组件,所述基板组件的顶部设置有芯片组件,所述芯片组件的顶部设置有散热组件,本发明通过设置第一导热片,通过将第一芯片、第二芯片和第三芯片交错设置,并且分别在芯片之间不重合的部分设置第一导热片和第二导热片,通过第一导热片、第二导热片和第三导热片与芯片接触面涂覆硅脂,将芯片运算时产生的大量热量及时导出至第一导热片和第二导热片的内部,并通过第一导热管、第二导热管和第三导热管传导至散热片,通过吸收芯片的正面和背面的热量,达到快速散热的目的。
{Subject}: 1.集成电路堆叠封装散热结构,其特征在于,包括基板组件(1),所述基板组件(1)的顶部设置有芯片组件(2),所述芯片组件(2)的顶部设置有散热组件(3)；散热组件(3),所述散热组件(3)包括第一导热片(301)、第二导热片(302)、散热片(303)、第三导热片(304)和第一导热管(305),所述第一导热片(301)固定安装在基板组件(1)的顶部,所述第二导热片(302)固定安装在芯片组件(2)的一侧,所述第三导热片(304)设置在芯片组件(2)的顶部,所述第三导热片(304)的顶部设置有散热片(303),所述第一导热片(301)的顶部固定连接有第一导热管(305)；所述基板组件(1)包括基板本体(101)、散热槽(102)、第一支撑板(103)、第一引脚(104)、第二支撑板(105)、第二引脚(106)和第三引脚(107),所述基板本体(101)设置在芯片组件(2)的底部,所述基板本体(101)的顶部开设有散热槽(102),所述基板本体(101)的一侧固定安装有第一支撑板(103),所述第一支撑板(103)的顶部设置有第一引脚(104),所述基板本体(101)的另一侧固定安装有第二支撑板(105),所述第二支撑板(105)的一侧设置有第二引脚(106),所述第二支撑板(105)的另一侧设置有第三引脚(107),所述基板本体(101)的底部均匀设置有锡球。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种宽温度范围电变量监测方法及系统
{Author}: 程金晶;王晓伟;孙玉达;刘军;刘欣;朱艳玲
{Author Address}: 266000 山东省青岛市高新区名园路11号
{Subsidiary Author}: 青岛智腾微电子有限公司
{Date}: 2025-03-04
{Notes}: CN119335367B
{Abstract}: 本发明涉及电变量监测分析技术领域,尤其涉及一种宽温度范围电变量监测方法及系统。所述方法包括以下步骤：获取厚膜集成电路设计数据；基于厚膜集成电路设计数据进行电路分布功能性特征分析,生成电路分布功能性特征数据；采集温度分区电变量分布信号；基于温度分区电变量分布信号进行异常多温区电变量分布的潜在表示量化数据分析,生成异常多温区电变量分布潜在量化数据；根据异常多温区电变量分布潜在量化数据分析电路分布无源芯片信号补偿映射数据；基于电路分布无源芯片信号补偿映射数据对温度分区电变量分布信号执行迭代闭环监控,生成迭代温度分区电变量分布信号。本发明实现在复杂电路系统中温度变化的电变量参数精准监测。
{Subject}: 1.一种宽温度范围电变量监测方法,其特征在于,包括以下步骤：步骤S1：获取厚膜集成电路设计数据；基于厚膜集成电路设计数据进行电路网络拓扑结构分析,生成电路网络拓扑结构数据；基于电路网络拓扑结构数据进行电路分布功能性特征分析,生成电路分布功能性特征数据,其中所述电路分布功能性特征数据包括电路分布有源芯片功能性特征数据以及电路分布无源芯片功能性特征数据；步骤S2：利用电路分布有源芯片功能性特征数据对厚膜集成电路进行宽温度范围的各电路分布电变量信号采集,生成宽温度范围电变量分布信号；对宽温度范围电变量分布信号进行电变量分布信号的温度分区处理,生成温度分区电变量分布信号；步骤S3：基于温度分区电变量分布信号进行各温度分区的电变量分布信号指标分析,生成温度分区电变量分布信号指标；根据温度分区电变量分布信号指标进行多温区电变量分布耦合响应特征分析,生成多温区电变量分布耦合响应特征数据；步骤S4：根据多温区电变量分布耦合响应特征数据进行聚类离群点分析处理,生成离群点多温区电变量分布耦合响应特征数据；根据离群点多温区电变量分布耦合响应特征数据进行异常多温区电变量分布的潜在表示量化数据分析,生成异常多温区电变量分布潜在量化数据；步骤S5：根据异常多温区电变量分布潜在量化数据进行温区影响电变量分布失真信号分析,生成温区影响电变量分布失真信号数据；基于温区影响电变量分布失真信号数据进行电路分布无源芯片的信号补偿映射数据分析,生成电路分布无源芯片信号补偿映射数据；基于路分布无源芯片信号补偿映射数据以及电路分布无源芯片功能性特征数据对温度分区电变量分布信号进行无源芯片优化调节后的电变量分布信号迭代闭环监控处理,生成迭代温度分区电变量分布信号；基于迭代温度分区电变量分布信号执行宽温度范围电变量监测反馈作业。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种内置微型压力和温度传感器的颅内探头及封装工艺
{Author}: 谢志远;邓爱明;李昆鹏;李力
{Author Address}: 528000 广东省佛山市南海区桂城街道科泓路18号厂区2座3层
{Subsidiary Author}: 广东迈科鼎医疗科技有限公司
{Date}: 2025-03-04
{Notes}: CN119548116A
{Abstract}: 本发明涉及颅内探头技术领域,公开了一种内置微型压力和温度传感器的颅内探头及封装工艺,包括金属套管、半圆球头、塑胶套管、载板、压力传感器芯片、密封胶带、通气管和温度传感器芯片,所述金属套管的一端与半圆球头固定连接,所述金属套管的另一端与塑胶套管固定连接；所述载板上沿着X方向依次设有缺口、第一通槽和第二通槽,所述缺口与第一通槽连通,所述载板靠近第二通槽的一端沿着Y方向对称设有凸块；本发明提供的一种内置微型压力和温度传感器的颅内探头及封装工艺,解决了现有颅内探头的压力传感器芯片摆放位置受导线影响发生偏移以及导线回弹等产生的应力测量数据不准确的问题。
{Subject}: 1.一种内置微型压力和温度传感器的颅内探头,其特征在于：包括金属套管、半圆球头、塑胶套管、载板、压力传感器芯片、密封胶带、通气管和温度传感器芯片,所述金属套管的一端与半圆球头固定连接,所述金属套管的另一端与塑胶套管固定连接；所述载板上沿着X方向依次设有缺口、第一通槽和第二通槽,所述缺口与第一通槽连通,所述载板靠近第二通槽的一端沿着Y方向对称设有凸块；所述压力传感器芯片通过密封软胶密封固定在第一通槽的上端,所述密封胶带粘贴在第一通槽的下端使得第一通槽形成密封过渡腔,所述通气管位于缺口内,所述通气管的一端伸入密封过渡腔内,所述通气管的另一端伸入塑胶套管内,所述温度传感器芯片嵌入在第二通槽内；所述金属套管的端部对称设有对接凹槽,所述金属套管套在载板外,所述凸块与对应的金属套管的对接凹槽嵌入对接并保持固定,所述金属套管上设有感应面窗口,所述压力传感器芯片的感应面与感应面窗口的位置对应,所述压力传感器芯片与感应面窗口之间通过密封硬胶密封固定,所述金属套管与载板之间以及金属套管与塑胶套管之间通过填充硬胶固定。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用环状高纯铜磷阳极及其制备方法
{Author}: 滕海涛;王亚萍;王宇;万小勇;张东歌;蒋媛媛;张亦璇;史学伟;徐鹏
{Author Address}: 102299 北京市昌平区超前路33号1幢1至3层01
{Subsidiary Author}: 有研亿金新材料有限公司;有研亿金新材料(山东)有限公司
{Date}: 2025-03-04
{Notes}: CN119550003A
{Abstract}: 本发明涉及电镀设备技术领域,具体涉及一种集成电路用环状高纯铜磷阳极及其制备方法。本发明的制备方法首先通过熔炼制得铜磷铸锭,随后对铸锭进行均匀化热处理,后通过反向挤压变形得到管坯,再对管坯进行低温去应力退火处理,最后对管坯进行切割、机加工成型、清洗烘干包装得到环状高纯铜磷阳极。本发明的制备方法通过对铸锭进行均匀化处理、调整挤压温度与挤压比、以及低温退火处理,来控制晶粒尺寸和成分均匀程度,同时在铜磷合金管材上进行切割可一次性获得多个铜磷靶坯,本制备方法可保证晶粒分布均匀、避免P元素偏析且消除了材料的残余应力,防止后续加工坯料发生变形开裂,同时该方法可显著缩短工艺流程、提高生产效率、降低生产成本。
{Subject}: 1.一种集成电路用环状高纯铜磷阳极的制备方法,其特征在于,包括以下步骤：步骤1：通过熔炼获得铜磷熔体,将所述铜磷熔体在真空状态下进行静模浇注,得到圆柱形铸锭；步骤2：对所述圆柱形铸锭进行均匀化热处理,所述均匀化热处理温度为600-700℃,时间为6-8h,得到均匀化铸锭；步骤3：对所述均匀化铸锭进行反向挤压变形,所述挤压变形过程中物料温度为550-700℃,且低于均匀化热处理温度,挤压速度为6-8mm/s,挤压比为1.5-4.5,得到高纯铜磷管坯；步骤4：对所述高纯铜磷管坯进行退火,所述退火温度为200-300℃,退火时间为1-2h；步骤5：将步骤4退火后的高纯铜磷管坯进行切割,再采用高精密数控机床进行机加工成型,得到集成电路用环状高纯铜磷阳极,其中所述高精密数控机床的加工精度为±0.01mm。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种SiC耐高温栅极驱动集成电路重复开关测试电路和方法
{Author}: 高跃龙;林旭涛;尹君伊;贾丽敏
{Author Address}: 300308 天津市东丽区空港经济区西十道5号
{Subsidiary Author}: 天津航空机电有限公司
{Date}: 2025-03-04
{Notes}: CN119556100A
{Abstract}: 本发明涉及电子元件测试领域,解决400℃下的SiC耐高温栅极驱动集成电路开关驱动稳定性和可靠性测试问题。本发明电路包括：可调电源输入(1)、驱动信号电路(2)、功率电路(3)、电容充放电电路(4)、电压信号放大电路(5)、比较电路(6)、信号采集记录接口电路(7)。本发明可实现400℃甚至更宽范围的SiC耐高温栅极驱动集成电路的重复开关测试,将驱动及功率MOSFET管的开通和关断过程与电容的充放电过程关联,并通过比较器,实现驱动的高低电平自动切换。本发明适用于SiC耐高温栅极驱动集成电路测试。
{Subject}: 1.一种SiC耐高温栅极驱动集成电路重复开关测试电路,其特征在于,包括：可调电源输入(1)、驱动信号电路(2)、功率电路(3)、电容充放电电路(4)、电压信号放大电路(5)、比较电路(6)、信号采集记录接口电路(7)；可调电源输入(1)为驱动信号电路(2)提供驱动电源,为电压信号放大电路(5)、被测SiC耐高温栅极驱动集成电路、比较电路(6)提供芯片工作电源,为比较电路(6)提供参考电压；驱动信号电路(2)为被测SiC耐高温栅极驱动集成电路提供驱动信号；功率电路(3)接收被测SiC耐高温栅极驱动集成电路的驱动信号,所述驱动信号高时功率电路(3)开,所述驱动信号低时功率电路(3)关；电容充放电电路(4)在功率电路(3)开时充电,在功率电路(3)关时放电；电压信号放大电路(5)对电容充放电电路(4)输出的电压信号进行放大处理；比较电路(6)将来自电压信号放大电路(5)的电压信号与所述参考电压进行比较,如果来自电压信号放大电路(5)的电压信号高于参考电压,则比较电路(6)输出低电平给驱动信号电路(2),如果来自电压信号放大电路(5)的电压信号低于参考电压,则比较电路(6)输出高电平给驱动信号电路(2)；信号采集记录接口电路(7)用于记录驱动信号电路(2)输出的驱动信号,功率电路(3)输入输出的驱动信号以及电压信号放大电路(5)输入的电压信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试压紧装置
{Author}: 张春霞;沈红星;陈泳宇;王超群
{Author Address}: 215500 江苏省苏州市常熟市碧溪街道通港路58号10幢
{Subsidiary Author}: 弘润半导体(苏州)有限公司
{Date}: 2025-03-04
{Notes}: CN119556108A
{Abstract}: 本发明涉及电路板检测技术领域,尤其是一种集成电路测试压紧装置,包括检测组件,检测组件包括放置台、设置于放置台上端的电机、固定连接于放置台顶部的第一限位台以及与电机配合的压紧台；按压组件,按压组件包括固定连接于放置台顶部的定位台以及与定位台连接的链轮；链轮包括链条、固定环和扭簧,链条的一端与链轮连接,固定环固定连接于放置台顶部,扭簧一端与固定环一侧固定连接。本发明装置通过插接台与放置台上端的集成电路板插接,能够对集成电路板的电路进行检测,在检测完成后能够通过压紧台的按压使得集成电路板从放置台上稳定与插接台断开,不需要工作人员手动对集成电路板进行操作,有效避免漏电发生的危险,具有较好的实用性。
{Subject}: 1.一种集成电路测试压紧装置,其特征在于：包括,检测组件(100),所述检测组件(100)包括放置台(101)、设置于所述放置台(101)上端的电机(102)、固定连接于所述放置台(101)顶部的第一限位台(103)以及与所述电机(102)配合的压紧台(104)；按压组件(200),所述按压组件(200)包括固定连接于所述放置台(101)顶部的定位台(201)以及与所述定位台(201)连接的链轮(202)；所述链轮(202)包括链条(202a)、固定环(202b)和扭簧(202c),所述链条(202a)的一端与所述链轮(202)连接,所述固定环(202b)固定连接于所述放置台(101)顶部,所述扭簧(202c)一端与所述固定环(202b)一侧固定连接,所述扭簧(202c)另一端与所述链轮(202)一侧固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种果葡糖浆的定量封装设备及工艺
{Author}: 郝万福
{Author Address}: 224200 江苏省盐城市东台市东台镇新团居委会16组
{Subsidiary Author}: 东台品青生物科技有限公司
{Date}: 2025-03-04
{Notes}: CN119551286A
{Abstract}: 本发明公开了一种果葡糖浆的定量封装设备及工艺,设备包括伺服电机、滚轮、传动带、定位卡环、灌注喷嘴、侧喷嘴、压盖、通气孔、弹簧、电子计量泵、进料口、下压气缸、顶柱和称重平台；方法包括步骤一,原料准备与预处理；步骤二,容器输送定位；步骤三,下压侧喷灌装；步骤四,灌装量计量与校准；步骤五,封盖与密封检查；步骤六,成品检验与包装；本发明设计有高精度定位结构,通过伺服电机的精准控制,驱动定位传送结构将灌装容器运送至预定的灌装位置,不仅确保了容器在灌装过程中的稳定性,还通过集成的称重单元进行到位检测,进一步保证了容器的定位精度,有效避免了因灌装偏差而导致的果葡萄糖浆泄露问题。
{Subject}: 1.一种果葡糖浆的定量封装设备,包括基座(1),其特征在于：所述基座(1)的上表面固定连接有操作平台(4),操作平台(4)的下表面固定连接有伺服电机(5),伺服电机(5)的输出端固定连接有滚轮(6),滚轮(6)上套接有传动带(7),传动带(7)上固定连接有定位卡环(8),操作平台(4)的上表面固定连接有机架(9),机架(9)的一侧外壁上固定连接有导轨(10),导轨(10)上滑动连接有滑座(11),滑座(11)上固定连接有连接板(12),连接板(12)上固定连接有灌注喷嘴(14),操作平台(4)的上表面对应灌注喷嘴(14)的位置处设置有称重平台(33),机架(9)上固定连接有下压气缸(29),下压气缸(29)的输出端固定连接有顶柱(30),且顶柱(30)的另一端固定连接于滑座(11)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种制备多孔低介电常数SiOCH薄膜的方法
{Author}: 陈润泽;郑艺;田金金;周琪琪;王振宇;张轩;王永迪;张松
{Author Address}: 057550 河北省邯郸市肥乡区化工工业聚集区纬五路1号(经营场所:纬五路1号、世纪大街6号)
{Subsidiary Author}: 中船(邯郸)派瑞特种气体股份有限公司
{Date}: 2025-03-04
{Notes}: CN119553251A
{Abstract}: 本申请属于集成电路制造技术领域,具体涉及一种制备多孔低介电常数SiOCH薄膜的方法。具体为将三甲基硅烷和α-松油烯作为前驱体通入沉积腔内,通过等离子体化学气相沉积的方法初步形成薄膜,随后再退火处理得到多孔低介电常数SiOCH薄膜。本申请选用α-松油烯作为造孔剂,与三甲基硅烷一起通入沉积腔内,通过等离子体化学气相沉积方法初步形成有机-无机杂化薄膜。在沉积过程中,α-松油烯作为造孔剂,在薄膜中形成多孔结构。本申请的整体制备工艺简单,简化了目前制备薄膜的流程,且可以大规模化生产。
{Subject}: 1.一种制备多孔低介电常数SiOCH薄膜的方法,其特征在于,将三甲基硅烷和α-松油烯作为前驱体,通过等离子体化学气相沉积的方法初步形成薄膜,随后退火处理得到多孔低介电常数SiOCH薄膜。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种光传感器及可见光多色探测器
{Author}: 吴启花;董旭
{Author Address}: 215618 江苏省苏州市张家港市杨舍镇福新路1202号
{Subsidiary Author}: 苏州镓港半导体有限公司
{Date}: 2025-03-04
{Notes}: CN119555204A
{Abstract}: 本申请属于半导体器件与光电传感器技术领域,具体涉及一种光传感器及可见光多色探测器,包括印刷电路板；所述印刷电路板上设置有至少一个集成电路芯片,以及至少一个与集成电路芯片电连接的可见光多色探测器；所述印刷电路板顶部及底部均设置有焊垫,位于所述印刷电路板顶部一侧的焊垫通过金属连接线与集成电路芯片电连接；以及覆盖所述印刷电路板顶部以保护所述集成电路芯片、可见光多色探测器及金属连接线的树脂封装胶体。本申请,能够降低红外光的干扰,提升可见光的转换效率、缩小感光面积、降低传感器的制造成本。
{Subject}: 1.一种光传感器,其特征在于,包括：印刷电路板(201)；所述印刷电路板(201)上设置有至少一个集成电路芯片(202),以及至少一个与集成电路芯片(202)电连接的可见光多色探测器(203)；所述印刷电路板(201)顶部及底部均设置有焊垫(206),位于所述印刷电路板(201)顶部一侧的焊垫(206)通过金属连接线(204)与集成电路芯片(202)电连接；以及覆盖所述印刷电路板(201)顶部以保护所述集成电路芯片(202)、可见光多色探测器(203)及金属连接线(204)的树脂封装胶体(205)；其中,所述可见光多色探测器(203)任一侧用于接收待测光信号(207),通过所述可见光多色探测器(203)将待测光信号(207)转换为多组电信号输送至集成电路芯片(202)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路自动化布图规划生成方法、装置及构造例子方法
{Author}: 郭永毅;刘程琳;龚霆轩
{Author Address}: 350003 福建省福州市鼓楼区软件大道89号福州软件园A区31号楼5层503室
{Subsidiary Author}: 福州立芯科技有限公司
{Date}: 2025-03-04
{Notes}: CN119558256A
{Abstract}: 本申请提供一种集成电路自动化布图规划生成方法、装置及构造例子方法,应用于集成电路设计自动化、芯片布图规划技术领域,通过在指定区域内创建顶层引脚并生成同名网表,同时设定引脚的创建参数如名字前缀、数量和分布区域,确保了设计的精确性和可追踪性,随后,基于已定义的层次结构和数据流自动构造网表单元并创建网表连接,不仅有效减少了人为错误,确保电路元件之间的精确连接,提高了设计的一致性和可靠性,还能够高效地构造所需例子,满足复杂的测试功能场景,加速测试和验证过程,快速评估不同布图配置的性能,有助于发现最优的布图方案,从而提高设计性能和效率。
{Subject}: 1.一种集成电路自动化布图规划生成方法,其特征在于,包括：在待布图规划的指定区域内创建顶层引脚,并为每个顶层引脚创建对应的同名网表,其中,顶层引脚的创建参数包括：引脚的名字前缀、所需数量和分布区域；根据层次结构列表遍历每个层次结构,并根据当前层次结构预设的宏单元和标准单元所占的面积比例,创建宏单元和标准单元；根据每个顶层引脚间预设的数据流,生成所述宏单元和标准单元之间的连接关系。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟树路径信息的确定方法、装置、计算机设备及介质
{Author}: 黄鑫;陈浩;梁洪弋;苏荣彬
{Author Address}: 518000 广东省深圳市前海深港合作区南山街道梦海大道5033号前海卓越金融中心3号楼L34-01
{Subsidiary Author}: 蔚锐科技(深圳)有限公司;上海蔚来汽车有限公司
{Date}: 2025-03-04
{Notes}: CN119558263A
{Abstract}: 本申请实施例适用于电子技术领域,提供了一种时钟树路径信息的确定方法、装置、计算机设备及介质,所述方法包括：获取时钟树中各个标准时序单元的位置信息；对各个所述标准时序单元的位置信息进行聚类分析,得到所述时钟树中时钟源的多个目标第一级分叉点的位置坐标；基于各个所述目标第一级分叉点的位置坐标和设定的时序标准,确定每个所述目标第一级分叉点的目标挂载信息,所述目标挂载信息包括每个所述目标第一级分叉点连接的所述标准时序单元的信息；将各个所述目标第一级分叉点的位置坐标信息以及每个所述目标第一级分叉点的目标挂载信息作为所述时钟树的路径信息。通过上述方法,能够使得电路中的时钟树满足时序需求,提高电路性能。
{Subject}: 1.一种时钟树路径信息的确定方法,其特征在于,包括：获取时钟树中各个标准时序单元的位置信息；对各个所述标准时序单元的位置信息进行聚类分析,得到所述时钟树中时钟源的多个目标第一级分叉点的位置坐标；基于各个所述目标第一级分叉点的位置坐标和设定的时序标准,确定每个所述目标第一级分叉点的目标挂载信息,所述目标挂载信息包括每个所述目标第一级分叉点连接的所述标准时序单元的信息；将各个所述目标第一级分叉点的位置坐标信息以及每个所述目标第一级分叉点的目标挂载信息作为所述时钟树的路径信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于引线框架步进参数的计算方法
{Author}: 高颖;李烁;张浩;达旭娟
{Author Address}: 451161 河南省郑州市郑州航空港经济综合实验区护航路16号兴港大厦C塔
{Subsidiary Author}: 郑州兴航科技有限公司
{Date}: 2025-03-04
{Notes}: CN119558267A
{Abstract}: 本发明涉及半导体集成电路封装测试技术领域,且公开了一种用于引线框架步进参数的计算方法,包括以下步骤：步骤一、输入参数；步骤二、计算每单元步进列数；步骤三、计算lndex、每单元总长度；步骤四、计算Index number/步进次数；步骤五、计算Right index center；步骤六、计算Left index center；步骤七、计算Y Front center offset；步骤八、计算；步骤九、输出：。本发明通过自动化计算避免了人为因素导致的计算偏差,使得步进参数的计算更加可靠,提高了方法的通用性和灵活性,达到了将现有的手动计算方法改进为通过输入引线框架的部分参数自动计算得出所需的步进参数,操作简单的有益效果。
{Subject}: 1.一种用于引线框架步进参数的计算方法,其特征在于,包括以下步骤：步骤一、输入：框架长度A、框架宽度B、框架总列数C、最左侧1列中心位置至0点距离D、最左侧框架边缘至框架图纸中的0点距离E、每一列间距F、热座吸附长度G；步骤二、计算每单元步进列数：；步骤三、计算Lndex、每单元总长度：；步骤四、计算Index number/步进次数：；步骤五、计算Right index center：需用总长度减去除最右侧半单元到右侧边缘位置的长度；步骤六、计算Left index center：即最左侧半单元到左侧边缘位置的长度,进行分类讨论：a为偶数时,；为奇数时,；；步骤七、计算Y Front center offset；步骤八、计算；步骤九、输出：；；；；。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电压控制方法、装置、电子设备、存储介质及程序产品
{Author}: 吴国强;李健;张陆;何雨谦;田雪松;侯帅
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2025-03-04
{Notes}: CN119559880A
{Abstract}: 本申请提供一种电压控制方法、装置、电子设备、存储介质及程序产品,通过精确测试多个电压下芯片的工作状态,能够确定出芯片工作的较为合适的目标电压,避免了因电压设置不当而导致的能耗浪费。随后,将这一合适的电压值存储,并在芯片被组装至显示模组后直接应用,确保了电压调节的准确性和及时性。不仅提升了电压调节的效率,还减少了因电压波动或过高设置对芯片及显示模组造成的潜在损害,延长了设备的使用寿命。进而通过精确匹配芯片的电压需求,实现了显示设备功耗的进一步优化。
{Subject}: 1.一种集成电路芯片的电压控制方法,其特征在于,包括：确定集成电路芯片的测试信号,其中,所述测试信号包括多个测试电压和所述集成电路芯片对应的工作电压参数；基于所述多个测试电压和所述集成电路芯片对应的所述工作电压参数,确定所述集成电路芯片在所述多个测试电压下的工作状态；根据所述集成电路芯片在所述多个测试电压下的工作状态,从所述多个测试电压中确定所述集成电路芯片对应的目标电压,并对所述集成电路芯片对应的所述目标电压进行存储；响应于所述集成电路芯片被组装至显示模组中,按照所述集成电路芯片对应的所述目标电压对组装至所述显示模组中的所述集成电路芯片进行电压调节。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板、显示模组、电子设备及其驱动方法
{Author}: 张立;李晓宇;詹逸凡;张成荣;赵鹏飞
{Author Address}: 518129 广东省深圳市龙岗区坂田华为总部办公楼
{Subsidiary Author}: 华为技术有限公司
{Date}: 2025-03-04
{Notes}: CN119559895A
{Abstract}: 本申请实施例提供一种显示面板、显示模组、电子设备及其驱动方法,涉及电子技术领域,用于在满足低功耗要求的情况下,实现正常模式和AOD模式之间的无感切换。通过采用较大的基频作为正常显示的驱动时序,可以满足高刷新率的需求。采用较小的基频作为保持显示的驱动时序,可以降低保持显示的功耗。与此同时,在模式切换的情况下,对过渡帧进行电压补偿,实现无闪烁、无色偏、无插黑的无变换场景切换,从而达成低功耗高效果的AOD模式。
{Subject}: 1.一种显示面板,其特征在于,所述显示面板包括栅极驱动电路和多行像素电路；所述栅极驱动电路用于接收第一扫描起始信号和第一时钟信号,生成第一栅极扫描信号；所述多行像素电路用于接收第一电压信号和所述第一栅极扫描信号,控制所述显示面板在第一模式下显示第一画面；一图像帧中,所述第一扫描起始信号和所述第一时钟信号的基频为第一频率,所述第一栅极扫描信号包括的多个脉冲的宽度为第一固定值；所述栅极驱动电路用于接收第二扫描起始信号和第二时钟信号,生成第一子栅极扫描信号、第二子栅极扫描信号和第三子栅极扫描信号；第一行所述像素电路用于接收第一补偿电压信号和所述第一子栅极扫描信号,第M行所述像素电路用于接收第二补偿电压信号和所述第二子栅极扫描信号,最后一行所述像素电路用于接收第三补偿电压信号和所述第三子栅极扫描信号,以控制所述显示面板显示第二画面；第M行所述像素电路为位于第一行所述像素电路和最后一行所述像素电路之间的任一行像素电路；一图像帧中,所述第二扫描起始信号和所述第二时钟信号的基频为第二频率；所述第一子栅极扫描信号包括的多个脉冲的宽度为所述第一固定值,所述第三子栅极扫描信号包括的多个脉冲的宽度为第二固定值,所述第二子栅极扫描信号包括的多个脉冲的宽度不相等且在所述第一固定值到所述第二固定值的区间内；所述栅极驱动电路还用于根据所述第二扫描起始信号和所述第二时钟信号,生成第二栅极扫描信号；所述多行像素电路用于接收第二电压信号和所述第二栅极扫描信号,控制所述显示面板在第二模式下显示第三画面；一图像帧中,所述第二扫描起始信号和所述第二时钟信号的基频为所述第二频率；所述第二栅极扫描信号包括的多个脉冲的宽度为所述第二固定值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路的封装结构
{Author}: 江子标;刘贺
{Author Address}: 214063 江苏省无锡市滨湖区景宜路18号408室
{Subsidiary Author}: 江苏铨力微电子有限公司
{Date}: 2025-03-04
{Notes}: CN119562456A
{Abstract}: 本发明公开了一种用于集成电路的封装结构,涉及集成电路制造技术领域。本发明中封装控制架一侧转动安装有第一往复丝杆,封装控制架另一侧转动安装有第二往复丝杆,第一往复丝杆和第二往复丝杆十字布置且两者同步转动,封装控制架内侧设置有封装工位,封装控制架内侧安装有位于封装工位上的升降封装盘,第一输送组件上阵列设置有多个弹性承托组件,第一输送组件上设置有支撑在弹性承托组件上的封装罩,第二输送组件顶部阵列设置有多个集成电路板,通过控制升降封装盘的往复运动实现封装工位上封装罩与集成电路板的扣合。本发明通过左右两侧自动上料通道和自动上料机构的配合实现封装上料过程的自动化,一定程度上提高了封装作业的效率。
{Subject}: 1.一种用于集成电路的封装结构,其特征在于,包括：封装控制机构(1),所述封装控制机构(1)包括封装控制架(101),所述封装控制架(101)一侧转动安装有第一往复丝杆(102),所述封装控制架(101)另一侧转动安装有第二往复丝杆(103),所述第一往复丝杆(102)和第二往复丝杆(103)十字布置且两者同步转动,所述封装控制架(101)内侧设置有封装工位,所述封装控制架(101)内侧安装有位于封装工位上的升降封装盘(104)；第一输送机构(2),所述第一输送机构(2)设置在封装控制架(101)一侧且两者滑动配合,所述第一往复丝杆(102)设置在第一输送机构(2)下方且两者传动配合,所述第一输送机构(2)包括第一输送组件(3),所述第一输送组件(3)上阵列设置有多个弹性承托组件(4),所述第一输送组件(3)上设置有支撑在弹性承托组件(4)上的封装罩(8)；以及第二输送机构(5),所述第二输送机构(5)设置在封装控制架(101)另一侧且两者滑动配合,所述第二往复丝杆(103)设置在第二输送机构(5)下方且两者传动配合,所述第二输送机构(5)包括第二输送组件(6),所述第二输送组件(6)顶部阵列设置有多个集成电路板(9),当通过第一往复丝杆(102)驱使第一输送机构(2)前端的封装罩(8)移动至封装工位上时,随第一往复丝杆(102)同步转动的第二往复丝杆(103)驱使第二输送机构(5)前端的集成电路板(9)移动至封装工位上的封装罩(8)下方,通过控制升降封装盘(104)的往复运动实现封装工位上封装罩(8)与集成电路板(9)的扣合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的时序异常检测方法、装置、设备及介质
{Author}: 陈英时
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦16C
{Subsidiary Author}: 深圳鸿芯微纳技术有限公司;上海鸿芯科纳科技有限公司
{Date}: 2025-03-04
{Notes}: CN119557816A
{Abstract}: 本申请提供了一种集成电路的时序异常检测方法、装置、设备及介质,包括：以滑动窗户遍历目标集成电路中的各个电路路径在预设窗口间隔下的时序信息；对每个电路路径的时序信息进行特征工程处理,提取出每个电路路径的时序特征；将每个电路路径的时序特征输入至时序异常检测模型的多头自注意力网络层、归一化处理网络层、稀疏转换网络层以及全连接网络层进行时序异常检测处理,输出所述集成电路的异常时序信息；其中,所述时序异常检测模型是通过对稀疏转换网络模型进行迭代训练得到的。在集成电路中存在大量电路路径时通过时序异常检测模型中的稀疏转换网络层等其他网络层对集成电路进行时序异常检测时,可以提高异常时序检测的准确性以及效率。
{Subject}: 1.一种集成电路的时序异常检测方法,其特征在于,所述时序异常检测方法包括：以滑动窗户遍历目标集成电路中的各个电路路径在预设窗口间隔下的时序信息；对每个所述电路路径的时序信息进行特征工程处理,提取出每个所述电路路径的时序特征；将每个所述电路路径的时序特征输入至时序异常检测模型的多头自注意力网络层、归一化处理网络层、稀疏转换网络层以及全连接网络层进行时序异常检测处理,输出所述集成电路的异常时序信息；其中,所述时序异常检测模型是通过对稀疏转换网络模型进行迭代训练得到的。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于液晶手写板的笔迹擦除控制电路
{Author}: 张明明;徐璐
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A3幢8层806
{Subsidiary Author}: 博联微电子(无锡)有限公司
{Date}: 2025-03-04
{Notes}: CN119561346A
{Abstract}: 本发明涉及液晶手写板控制电路技术领域,具体涉及一种用于液晶手写板的笔迹擦除控制电路。以解决现有技术的液晶手写板的笔迹擦除控制电路的局限与不足。包括：输入滤波电容(300),用于对所输入的纽扣电池或者锂离子电池的电压进行滤波；PCB金属绕线寄生电感(301),用于对所输入的电流进行储能转换；专用集成电路控制芯片单元(302),用于对输入的电池电压进行升压转换控制,输出能够满足液晶手写板的笔迹擦除功能的高电压；输出滤波电容(303),用于对所升压转换输出的能够满足液晶手写板的笔迹擦除功能的高电压进行滤波；轻触开关(304),用于控制液晶手写板的笔迹擦除控制电路开始升压转换工作。
{Subject}: 1.一种用于液晶手写板的笔迹擦除控制电路,其特征在于：包括输入滤波电容(300)、PCB金属绕线寄生电感(301)、专用集成电路控制芯片单元(302)、输出滤波电容(303)和轻触开关(304)；输入滤波电容(300)用于对所输入的纽扣电池或者锂离子电池的电压进行滤波；PCB金属绕线寄生电感(301)用于对所输入的电流进行储能转换；专用集成电路控制芯片单元(302)用于对输入的电池电压进行升压转换控制,输出能够满足液晶手写板的笔迹擦除功能的高电压；输出滤波电容(303)用于对所升压转换输出的能够满足液晶手写板的笔迹擦除功能的高电压进行滤波；轻触开关(304)用于控制液晶手写板的笔迹擦除控制电路开始升压转换工作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 宽电压开关和集成电路芯片
{Author}: 张侨
{Author Address}: 201203 上海市浦东新区自由贸易试验区张东路1387号07幢
{Subsidiary Author}: 上海安其威微电子科技有限公司
{Date}: 2025-03-04
{Notes}: CN119561533A
{Abstract}: 本发明涉及宽电压开关和集成电路芯片。本发明的宽电压开关包括电平转换电路和分压电路；分压电路向电平转换电路提供跟随电源电压变化的分压电压以作为相应晶体管的偏置电压,无论电源电压的高低,均既可以保证电平转换电路中的相应晶体管导通,从而基于使能输入信号控制是否将电源电压传递至输出电压,同时也可以避免相应晶体管被击穿,从而相应晶体管可以统一采用低电压域器件(例如2.5V的器件),并且节省了掩膜费用。可选地,晶体管可以采用MOS管,相对于BJT管,MOS管也不会消耗更多的电流,从而不会额外增加功耗。
{Subject}: 1.一种宽电压开关,其特征在于,所述宽电压开关包括：电平转换电路,所述电平转换电路包括第一至第八晶体管,所述第一至第四晶体管为第一类型晶体管,所述第五至第八晶体管为第二类型晶体管,每个晶体管均包括控制端、第一端、第二端；所述第一晶体管的第一端和所述第二晶体管的第一端均与电源电压相连,所述第一晶体管的控制端与所述第二晶体管的第二端相连,所述第二晶体管的控制端与所述第一晶体管的第二端相连,所述第一晶体管的第二端和所述第二晶体管的第二端还分别与所述第三晶体管的第一端和所述第四晶体管的第一端相连,所述第三晶体管的第二端和所述第四晶体管的第二端分别与所述第五晶体管的第二端和所述第六晶体管的第二端相连,所述第五晶体管的第一端和所述第六晶体管的第一端分别与所述第七晶体管的第二端和所述第八晶体管的第二端相连,所述第七晶体管的第一端和所述第八晶体管的第一端均接地；所述第七晶体管的控制端和所述第八晶体管的控制端分别接收互补的使能信号；所述第四晶体管的第二端与所述第六晶体管的第二端相连后用于提供输出电压；分压电路,用于对所述电源电压进行分压,所述分压电路的输入端与所述电源电压相连,所述分压电路的输出端分别与所述第三晶体管的控制端、所述第四晶体管的控制端、所述第五晶体管的控制端和所述第六晶体管的控制端相连,所述分压电路的输出端输出跟随所述电源电压变化的分压电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体器件的隔离结构的制造方法及半导体器件
{Author}: 马小波;王加鑫;张雪璠;林雨乐
{Author Address}: 215123 江苏省苏州市苏州工业园区星湖街328号创意产业园2-B304
{Subsidiary Author}: 思瑞浦微电子科技(苏州)股份有限公司
{Date}: 2025-03-04
{Notes}: CN119562587A
{Abstract}: 本公开的实施例涉及一种半导体器件的隔离结构的制造方法及半导体器件。半导体器件的隔离结构制造方法包括：在衬底上形成外延层；在衬底和外延层之间形成埋层；形成第一沟槽和第二沟槽,第一沟槽从外延层表面延伸至所述埋层中,第二沟槽行外延层表面延伸至衬底中；在第一沟槽中形成第一深沟槽隔离,在第二沟槽中形成第二深沟槽隔离,在第一深沟槽隔离和第二深沟槽隔离之间形成第四沟槽,第四沟槽从所述外延层的表面向其内部延伸,且第四沟槽的底部与埋层的顶部之间具有一定距离；在第四沟槽中形成第一导电芯部；以及形成从沟槽的侧壁和底部向着远离第四沟槽的方向延伸的第二导电芯部,在竖直方向,第二导电芯部至少延伸至埋层的顶部。
{Subject}: 1.一种半导体器件的隔离结构的制造方法,包括：在衬底上形成外延层；在所述衬底和所述外延层之间形成埋层；形成第一沟槽和第二沟槽,所述第一沟槽从所述外延层表面延伸至所述埋层中,所述第二沟槽行所述外延层表面延伸至所述衬底中；在所述第一沟槽中形成第一深沟槽隔离,在所述第二沟槽中形成第二深沟槽隔离,在所述第一深沟槽隔离和第二深沟槽隔离之间形成第四沟槽,所述第四沟槽从所述外延层的表面向其内部延伸,且所述第四沟槽的底部与所述埋层的顶部之间具有一定距离；在所述第四沟槽中形成第一导电芯部；以及形成从所述沟槽的侧壁和底部向着远离所述第四沟槽的方向延伸的第二导电芯部,在竖直方向,所述第二导电芯部至少延伸至所述埋层的顶部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种错层单元及其制备方法
{Author}: 殷华湘;曹磊;张青竹;姚佳欣
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2025-03-04
{Notes}: CN119562591A
{Abstract}: 本公开提供了一种错层单元及其制备方法,可以应用于半导体技术领域。该错层单元包括：在衬底上表面沿第一水平方向各自排布的第一组场效应晶体管和第二组场效应晶体管；包围衬底、第一组场效应晶体管和第二组场效应晶体管的居间介质层；与第一组场效应晶体管中拉电晶体管的栅堆叠相接的第一错层接触孔,在居间介质层中延伸至衬底的下表面并穿过衬底与第二组场效应晶体管的公共层相接,从而与用于将第二组场效应晶体管中拉电晶体管的栅堆叠和第一组场效应晶体管的公共层相连接的第二错层接触孔构成错层结构,使得第一组场效应晶体管和第二组场效应晶体管彼此之间交叉耦合。
{Subject}: 1.一种错层单元,包括：在衬底上表面沿第一水平方向各自排布的第一组场效应晶体管和第二组场效应晶体管；以及包围所述衬底、所述第一组场效应晶体管和所述第二组场效应晶体管的居间介质层；其中,所述第一组场效应晶体管和所述第二组场效应晶体管各自包括传输晶体管和叠置的拉电晶体管,所述叠置的拉电晶体管包括沿竖直方向叠置的下拉晶体管和上拉晶体管；所述传输晶体管、所述下拉晶体管和所述上拉晶体管各自包括：沟道层；在所述沟道层在所述第一水平方向上的两侧与所述沟道层相接的源/漏层；在与所述第一水平方向相交的第二水平方向上延伸并围绕所述沟道层的栅堆叠；属于同组的下拉晶体管、上拉晶体管和传输晶体管之间经由公共层耦接；与所述第一组场效应晶体管中拉电晶体管的栅堆叠相接的第一错层接触孔,在所述居间介质层中延伸至所述衬底的下表面并穿过所述衬底与所述第二组场效应晶体管的公共层相接,从而与用于将所述第二组场效应晶体管中拉电晶体管的栅堆叠和所述第一组场效应晶体管的公共层相连接的第二错层接触孔构成错层结构,使得所述第一组场效应晶体管和所述第二组场效应晶体管彼此之间交叉耦合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种金刚石与氮化镓异质集成的互补场效应晶体管器件
{Author}: 刘志宏;沈季乾;郑雪峰;丛晓波;马铭阳;周瑾;杜航海;邢伟川;张进成;郝跃
{Author Address}: 510555 广东省广州市黄埔区中新广州知识城知明路83号
{Subsidiary Author}: 西安电子科技大学广州研究院;西安电子科技大学
{Date}: 2025-03-04
{Notes}: CN119562592A
{Abstract}: 本申请涉及半导体器件技术领域,特别地,涉及一种金刚石与氮化镓异质集成的互补场效应晶体管器件。所述器件包括n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)、电极连接单元(003)和金刚石衬底(1),n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)均设于所述金刚石衬底(1)上,所述第一电极连接金属(15a)分别与所述n型GaN晶体管栅电极(8)和所述p型金刚石晶体管栅电极(13)连接,所述第二电极连接金属(15b)分别与所述n型GaN晶体管漏电极(9)和所述p型金刚石晶体管源电极(12)连接。本申请可以具有较宽的禁带宽度,带间隧穿几率低的特点,所形成的互补场效应晶体管器件具有开关速度快、功耗低的特点。
{Subject}: 1.一种金刚石与氮化镓异质集成的互补场效应晶体管器件,其特征在于,包括：n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)、电极连接单元(003)和金刚石衬底(1),n型GaN基晶体管单元(001)、p型金刚石基晶体管单元(002)均设于所述金刚石衬底(1)上,所述n型GaN基晶体管单元(001)包括n型GaN晶体管栅电极(8)和n型GaN晶体管漏电极(9)；所述p型金刚石基晶体管单元(002)包括p型金刚石晶体管源电极(12)和p型金刚石晶体管栅电极(13)；所述电极连接单元(003)包括空间位置相互错开的第一电极连接金属(15a)和第二电极连接金属(15b),所述第一电极连接金属(15a)用于与输入信号的接口连接,所述第二电极连接金属(15b)用于与输出信号的接口连接；所述第一电极连接金属(15a)分别与所述n型GaN晶体管栅电极(8)和所述p型金刚石晶体管栅电极(13)连接,所述第二电极连接金属(15b)分别与所述n型GaN晶体管漏电极(9)和所述p型金刚石晶体管源电极(12)连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装覆膜装置
{Author}: 张继康
{Author Address}: 215331 江苏省苏州市昆山市陆家镇黄浦江中路2388号3363室
{Subsidiary Author}: 苏州威陌电子信息科技有限公司
{Date}: 2025-03-04
{Notes}: CN119560406A
{Abstract}: 本发明适用于芯片加工技术领域,提供了一种集成电路芯片封装覆膜装置,包括装置架、滑座、覆膜架、封装膜、卷轴、传送带和覆膜盘,还包括：旋转机构、间歇调控机构、导向机构和覆膜机构,间歇调控机构包括联动组件和调控组件,覆膜机构包括压覆组件和裁切组件。本发明中的一种集成电路芯片封装覆膜装置,覆膜机构通过与旋转机构、覆膜盘、间歇调控机构和导向机构相配合的方式,可以完成对芯片的自动封装和覆膜,且可以对芯片边缘端至其中心位置这一轨迹上的封装膜进行有效且充分的压覆,确保封装膜与芯片的连接稳定性,提高芯片的封装质量和封装效率,进而提高装置的工作效率和实用性,缩减了芯片的封装时间,降低了芯片封装的成本。
{Subject}: 1.一种集成电路芯片封装覆膜装置,包括装置架,所述装置架上竖向滑动安装有滑座,所述滑座的一侧固定有覆膜架,所述装置架的两侧均安装有用于对封装膜进行收卷和展开的卷轴,两个所述卷轴分布在覆膜架的两侧,所述封装膜位于覆膜架的正下方,所述封装膜的下方设置有与其相垂直的传送带,所述传送带上放置有芯片,所述覆膜架与封装膜之间设置有覆膜盘,所述覆膜盘通过连接轴转动安装在覆膜架上,其特征在于,还包括：旋转机构,所述旋转机构安装在覆膜架上并且与连接轴固定相连；间歇调控机构,所述间歇调控机构包括联动组件和调控组件,所述联动组件的一端安装在覆膜架上并且位于覆膜盘的外侧,所述联动组件的另一端安装在覆膜盘上并且与安装在覆膜盘上的调控组件相连；导向机构,所述导向机构周向分布在覆膜盘上并且分别与覆膜盘上周向开设的导槽滑动配合,所述导向机构的一端与调控组件固定相连；覆膜机构,所述覆膜机构包括压覆组件和裁切组件,所述压覆组件安装在导向机构上并且位于覆膜盘的底部,所述裁切组件的一端安装在压覆组件上,所述裁切组件的另一端与覆膜盘的底部相连；滑座通过覆膜架可以带动覆膜盘、旋转机构、间歇调控机构、导向机构和覆膜机构同步竖向移动,覆膜机构通过竖向移动的方式将封装膜压覆至传送带的芯片以及对封装膜进行释放；当需要扩大压覆组件对封装膜的压覆范围时,旋转机构带动连接轴正转,连接轴带动覆膜盘旋转,覆膜盘同时带动联动组件的一端、调控组件、导向机构和覆膜机构同步旋转,联动组件的一端通过旋转以及与覆膜架相配合的方式带动其另一端持续自转,联动组件的另一端带动调控组件持续自转,调控组件通过导向机构带动压覆组件和裁切组件向外持续移动,裁切组件在向外持续移动的过程中进行偏转；当压覆组件和裁切组件移动至所需位置时,裁切组件上的裁切端与封装膜相抵触,且压覆组件与芯片的边缘端相抵触并对芯片上方的封装膜进行挤压,此时旋转机构带动连接轴反向旋转,连接轴带动覆膜盘反向旋转,覆膜盘同时带动联动组件的一端、调控组件、导向机构和覆膜机构同步反向旋转,旋转状态下的裁切组件可以对位于芯片边缘端外侧的封装膜进行裁切,旋转状态下的压覆组件对芯片边缘端的封装膜进行压覆；联动组件的一端通过覆膜架可以带动其另一端反向旋转,联动组件的另一端带动调控组件间歇转动,调控组件通过导向机构带动压覆组件和裁切组件间歇向内移动,裁切组件反向偏转并与封装膜分离,压覆组件通过间歇向内移动以及持续旋转的方式对芯片边缘端至其中心位置这一轨迹上的封装膜进行有效且充分的压覆。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多工序精准衔接式贴片二极管封装设备及封装工艺
{Author}: 骆宗友
{Author Address}: 523000 广东省东莞市寮步镇寮步百业路70号1栋、2栋
{Subsidiary Author}: 先之科半导体科技(东莞)有限公司
{Date}: 2025-03-04
{Notes}: CN119560420A
{Abstract}: 本发明涉及半导体元器件领域,具体是涉及一种多工序精准衔接式贴片二极管封装设备及封装工艺,包括第一输送机构,以及第二输送机构,第一输送机构和第二输送机构之间设有贴片机构,所述贴片机构包括粘芯组件和吸附组件,以及位移组件,所述粘芯组件和吸附组件上均设有施压件,所述第一输送机构和第二输送机构上均设有能够与施压件配合的受压件,所述粘芯组件和吸附组件之间设有旋转架体,本发明通过位移组件和旋转架体的协同工作,使粘芯组件和吸附组件交替位于引线框架上方,分别完成芯片的粘贴和跳片的放置,并通过施压件与受压件的精准对接确保了芯片和跳片能够准确无误地贴附在引线框架上,生产效率高,且成品率高。
{Subject}: 1.一种多工序精准衔接式贴片二极管封装设备,用于将芯片(11)和跳片(12)封装到引线框架(1)内,包括供涂有粘合剂的引线框架(1)输送的第一输送机构(2),以及供芯片(11)和跳片(12)输送的第二输送机构(3),所述第二输送机构(3)上间隔设有供芯片(11)和跳片(12)承载的第一模板(31)和第二模板(32)；其特征在于,第一输送机构(2)和第二输送机构(3)之间设有贴片机构,所述贴片机构包括用以粘贴芯片(11)的粘芯组件(4)和用以吸附跳片(12)的吸附组件(5),以及用以同步驱使粘芯组件(4)和吸附组件(5)移动的位移组件(6),所述粘芯组件(4)和吸附组件(5)上均设有施压件(21),所述第一输送机构(2)和第二输送机构(3)上均设有能够与施压件(21)配合的受压件(22),当施压件(21)作用在受压件(22)上时,此时芯片(11)或跳片(12)处于精准贴片状态；所述粘芯组件(4)和吸附组件(5)之间设有一个与位移组件(6)传动连接的旋转架体(61),当粘芯组件(4)被旋转架体(61)旋转至正对引线框架(1)正上方的位置时,吸附组件(5)同时处于正对第二模板(32)正上方的位置处,而当吸附组件(5)被旋转架体(61)旋转至正对引线框架(1)正上方的位置时,粘芯组件(4)同时处于正对第一模板(31)正上方的位置处。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装过程中的选片机构及用于该机构的驱动组件
{Author}: 杨美红;张装
{Author Address}: 518000 广东省深圳市龙华区龙华街道玉翠社区华韵路1号金博龙工业厂区厂房E609
{Subsidiary Author}: 深圳市鸿源欣材料有限公司
{Date}: 2025-03-04
{Notes}: CN119560446A
{Abstract}: 本发明涉及选片机构技术领域,具体为集成电路封装过程中的选片机构,包括检测筛选台,所述检测筛选台的的下方四个角处分别固定设置有支撑台柱,检测筛选台上开设有检测通孔,所述检测通孔两侧的检测筛选台上对称固定设置有支撑安装板,所述支撑安装板上开设有活动安装孔,且支撑安装板一旁的检测筛选台上开设有移动通道,所述移动通道中固定设置有支撑载杆,本发明还涉及一种驱动组件,包括电动伸缩杆,所述电动伸缩杆上固定安装有驱动载板,所述驱动载板上安装有检测器,且驱动载板上固定设置有定位配合块,所述定位配合块插接在定位配合孔中,驱动载板上对称开设有配合通道,且驱动载板的下方对称固定设置有导向插接杆。
{Subject}: 1.集成电路封装过程中的选片机构,包括检测筛选台(1),其特征在于：所述检测筛选台(1)的的下方四个角处分别固定设置有支撑台柱(10),检测筛选台(1)上开设有检测通孔(11),所述检测通孔(11)两侧的检测筛选台(1)上对称固定设置有支撑安装板(12),所述支撑安装板(12)上开设有活动安装孔(121),且支撑安装板(12)一旁的检测筛选台(1)上开设有移动通道(122),所述移动通道(122)中固定设置有支撑载杆(123),且移动通道(122)一头的检测筛选台(1)上开设有配合通孔(124),所述检测通孔(11)两端的检测筛选台(1)上对称固定设置有配合支撑板(13),所述配合支撑板(13)的两侧对称开设有配合滑道(131),且配合支撑板(13)一旁的检测筛选台(1)上开设有连接通孔(132),所述支撑台柱(10)上固定设置有支撑台板(14),所述支撑台板(14)上对称开设有导向配合孔(142),且支撑台板(14)的下方对称固定设置有限位底板(15),所述检测筛选台(1)上设置有便捷式检测筛选组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信号延时模块、电子电路及电路系统
{Author}: 夏虎;陆烽烽;邢永亮
{Author Address}: 214000 江苏省无锡市滨湖区梁清路88号808室
{Subsidiary Author}: 无锡海兰微电子科技有限公司
{Date}: 2025-02-28
{Notes}: CN119051635B
{Abstract}: 本发明提供一种信号延时模块、电子电路及电路系统,信号延时模块包括：转换调节单元,用于对输入信号进行电压到电流的转换；电容充/放电单元,与转换调节单元相连,用于根据转换后的输入信号进行电容充/放电操作得到电容电压和充/放电电流；电压比较单元,与电容充/放电单元相连,用于比较电容电压和参考电压得到电压比较结果；电流比较单元,与电容充/放电单元相连,用于比较充/放电电流和参考电流得到电流比较结果；逻辑处理单元,分别与电压比较单元和电流比较单元相连,用于对电压比较结果和电流比较结果进行逻辑运算得到输出信号,实现于输出信号中增加延时。通过本发明解决了现有信号延时设计因增设无源器件导致电路板体积大的问题。
{Subject}: 1.一种信号延时模块,其特征在于,包括：转换调节单元、电容充/放电单元、电压比较单元、电流比较单元及逻辑处理单元；所述转换调节单元用于对输入信号进行电压到电流的转换；所述电容充/放电单元与所述转换调节单元相连,用于根据转换后的输入信号进行电容充/放电操作并得到电容电压和充/放电电流；所述电压比较单元与所述电容充/放电单元相连,用于比较所述电容电压和参考电压并得到电压比较结果；所述电流比较单元与所述电容充/放电单元相连,用于比较所述充/放电电流和参考电流并得到电流比较结果；所述逻辑处理单元分别与所述电压比较单元和所述电流比较单元相连,用于对所述电压比较结果和所述电流比较结果进行逻辑运算并得到输出信号,实现于所述输出信号中增加延时；其中,所述电容充/放电单元包括电容、第一NMOS管及恒流源；所述电容的第一端接收转换后的输入信号并输出所述电容电压,第二端连接所述第一NMOS管的漏极端；所述第一NMOS管的栅极端连接所述恒流源并输出偏置电压,漏极端与其栅极端短接,源极端接地；其中,所述偏置电压与所述电容的充/放电电流相关；所述电流比较单元包括第二NMOS管、参考电流源及施密特触发器；所述第二NMOS管的栅极端接收偏置电压,漏极端连接所述参考电流源并连接所述施密特触发器的输入端,源极端接地；所述施密特触发器的输出端输出所述电流比较结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于无损检测技术的集成电路封装质量评估方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2025-02-28
{Notes}: CN119199485B
{Abstract}: 本发明提供一种基于无损检测技术的集成电路封装质量评估方法及系统,涉及集成电路技术领域,包括利用双光子激发显微系统获取封装结构的三维荧光响应信号,通过分析荧光信号的空间分布建立应力分布特征图和应力梯度分级图；在应力异常区域布置量子态氮空位探针阵列,采集其在应力作用下的电磁场响应信号,实现封装结构应力场与电磁场的精确映射；基于获取的多物理场数据,建立热力电磁耦合方程组,计算各物理场之间的相互作用关系；通过分析多场耦合效应下各探测区域的演化特征,建立包含机械失效风险和电磁失效风险的稳定性评价体系,实现封装结构质量等级的精确评估。
{Subject}: 1.基于无损检测技术的集成电路封装质量评估方法,其特征在于,包括：将待检测集成电路的封装结构放置于双光子激发显微系统的样品台上,采用飞秒激光器产生双光子激发脉冲,通过声光调制器对所述双光子激发脉冲的能量密度进行实时调控,使所述封装结构产生稳定的荧光响应信号；控制共焦扫描单元沿Z轴方向对所述封装结构进行逐层扫描,获取所述荧光响应信号的三维分布数据；根据所述三维分布数据建立封装结构的应力分布特征图,并在所述应力分布特征图中标记应力梯度超出预设阈值的区域,生成应力异常定位图；对所述应力异常定位图中的每个区域计算应力梯度值,建立应力梯度分级图；根据所述应力梯度分级图确定探测区域,在所述探测区域内布置量子态氮空位探针阵列,根据所述量子态氮空位探针阵列的空间分布,设置射频脉冲序列参数,使所述量子态氮空位探针阵列在各探测区域达到对应的检测灵敏度；采集所述量子态氮空位探针阵列在应力作用下产生的电磁场响应信号,重建封装结构的电磁场分布图,并与所述应力梯度分级图进行空间对应,形成应力-电磁场耦合模型；基于所述应力-电磁场耦合模型建立封装结构的热力电磁耦合方程组；计算所述热力电磁耦合方程组在各探测区域的演化特征,获取各物理场之间的相互作用关系,根据所述相互作用关系,计算每个探测区域在多场耦合作用下的失效概率,建立包含机械失效风险和电磁失效风险的稳定性评价体系；对照所述稳定性评价体系确定封装结构的质量等级,生成封装结构的质量评估报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装热疲劳评估的动态方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2025-02-28
{Notes}: CN119358359B
{Abstract}: 本发明提供集成电路封装热疲劳评估的动态方法及系统,涉及集成电路技术领域,包括采用遗传算法确定温度传感器的布置位置,采集所述温度传感器阵列的温度数据序列及其对应的时间信息；建立包含几何模型、材料本构关系和载荷边界的热-力耦合分析模型,对所述热-力耦合分析模型进行网格划分得到有限元模型；基于所述有限元模型采用非线性迭代算法周期性求解得到焊点应力应变场数据序列及其对应的时间信息,建立考虑温度-应力-时间耦合效应的修正的Coffin-Manson模型,计算焊点的疲劳损伤增量并实时累积,根据累积疲劳损伤值的变化率对集成电路封装结构进行热疲劳状态评估。
{Subject}: 1.集成电路封装热疲劳评估的动态方法,其特征在于,包括：采用红外热成像仪对集成电路封装结构进行周期性扫描得到热图像序列,利用分层聚类算法对所述热图像序列进行热点区域识别得到热点位置和温度梯度数据,基于所述热点位置和温度梯度数据构建热点特征演化模型,根据所述热点特征演化模型计算温度场重建敏感度分布,基于所述温度场重建敏感度分布采用遗传算法确定温度传感器的布置位置,在所述布置位置设置温度传感器阵列,采集所述温度传感器阵列的温度数据序列及其对应的时间信息；对所述温度数据序列进行滤波预处理得到修正温度数据,采用径向基函数插值算法对所述修正温度数据进行重建得到完整温度场分布；建立包含几何模型、材料本构关系和载荷边界的热-力耦合分析模型,将所述完整温度场分布及其对应的时间信息转换为所述热-力耦合分析模型的温度载荷,对所述热-力耦合分析模型进行网格划分得到有限元模型；基于所述有限元模型采用非线性迭代算法周期性求解得到焊点应力应变场数据序列及其对应的时间信息；基于所述焊点应力应变场数据序列及其对应的时间信息建立考虑温度-应力-时间耦合效应的修正的Coffin-Manson模型,利用所述修正的Coffin-Manson模型计算所述焊点应力应变场数据序列对应的疲劳损伤增量,对所述疲劳损伤增量进行实时累积得到累积疲劳损伤值,根据所述累积疲劳损伤值的变化率对集成电路封装结构进行热疲劳状态评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路布图相似度分析方法及系统
{Author}: 蒋卫军;丁仲;张崇茜
{Author Address}: 100095 北京市海淀区高里掌路1号院2号楼
{Subsidiary Author}: 北京芯愿景软件技术股份有限公司
{Date}: 2025-02-28
{Notes}: CN119090889B
{Abstract}: 本申请公开了一种集成电路布图相似度分析方法及系统,通过获取目标芯片的特征层图像数据；基于所述特征层图像数据确定所述目标芯片包含的目标电路模块；提取所述目标电路模块的平直线特征信息,所述平直线特征信息包括边界特征信息和内部特征信息,所述边界特征信息用于表征所述目标电路模块的最外侧平直线构成的闭合多边形；基于所述目标电路模块的边界特征信息和内部特征信息,分别对所述目标芯片包含的目标电路模块进行匹配,得到相似度分析结果。即通过对目标芯片中的目标电路模块的边界特征信息和内部特征信息进行比对和匹配,即可得到相似度分析结果。本申请可以仅基于电路模块的平直线特征信息即可确定相似度,由此,提高了分析效率。
{Subject}: 1.一种集成电路布图相似度分析方法,其特征在于,包括：获取目标芯片的特征层图像数据；基于所述特征层图像数据确定所述目标芯片包含的目标电路模块；提取所述目标电路模块的平直线特征信息,所述平直线特征信息包括边界特征信息和内部特征信息,所述边界特征信息用于表征所述目标电路模块的最外侧平直线构成的闭合多边形,所述内部特征信息用于表征基于目标电路模块的内部元素提取得到的平直线；基于所述目标电路模块的边界特征信息和内部特征信息,分别对所述目标芯片包含的目标电路模块与参考电路模块进行匹配,得到相似度分析结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种车机、车机控制方法、系统和存储介质
{Author}: 黄召烜;魏敏;葛俊良;梁静强;卢华理
{Author Address}: 545027 广西壮族自治区柳州市柳南区河西路18号
{Subsidiary Author}: 上汽通用五菱汽车股份有限公司
{Date}: 2025-02-28
{Notes}: CN119537281A
{Abstract}: 本发明实施例提供了一种车机、车机控制方法、系统和存储介质。该车机包括：微控制单元、主控系统集成电路上系统和解串器,微控制单元与主控系统集成电路上系统连接,主控系统集成电路上系统与解串器连接；微控制单元用于向主控系统集成电路上系统发送配置字信息；主控系统集成电路上系统用于解析配置字信息生成属性信息,并确定出属性信息对应的外设设备,并控制解串器加载属性信息对应的外设设备的驱动配置；解串器用于加载属性信息对应的外设设备的驱动配置,并向外设设备对应的加串器发送握手信号,以建立车机与外设设备之间的通讯,以供外设设备与车机进行数据流与控制流的信息传输,降低了车机接口的物料成本。
{Subject}: 1.一种车机,其特征在于,包括：微控制单元、主控系统集成电路上系统和解串器,所述微控制单元与所述主控系统集成电路上系统连接,所述主控系统集成电路上系统与所述解串器连接；所述微控制单元用于向所述主控系统集成电路上系统发送配置字信息；所述主控系统集成电路上系统用于解析所述配置字信息生成属性信息,并确定出所述属性信息对应的外设设备,并控制所述解串器加载所述属性信息对应的外设设备的驱动配置；所述解串器用于加载所述属性信息对应的外设设备的驱动配置,并向所述外设设备对应的加串器发送握手信号,以建立所述车机与所述外设设备之间的通讯,以供所述外设设备与所述车机进行数据流与控制流的信息传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路数据库的属性管理器优化方法
{Author}: 罗莹;谭小慧;陈刚
{Author Address}: 211800 江苏省南京市浦口区华创路73号高新总部大厦(原韦恩大厦)A座7楼
{Subsidiary Author}: 南京集成电路设计服务产业创新中心有限公司
{Date}: 2025-02-28
{Notes}: CN119538815A
{Abstract}: 一种集成电路数据库的属性管理器优化方法,该优化方法包括以下步骤：将EDA数据库读入内存中；根据属性的定义,逐条注册属性并记录在定义数据结构中；所述定义数据结构以属性序列号作为键,以属性的元定义作为值；创建值数据结构和数组,分别用于存储稀疏属性和稠密属性的值；对数据库元素的属性进行存取；在退出程序前,对所述数据库进行持久化,并对当前内存中的各项属性值进行存盘。本发明通过选取不同的容器以及针对性的选用数据结构,大幅提升了对元素属性的访问速度,且能够避免大多数场景的多线程数据访问冲突,解决了多线程并发的问题。
{Subject}: 1.一种集成电路数据库的属性管理器优化方法,其特征在于,包括以下步骤：将EDA数据库读入内存中；根据属性的定义,逐条注册属性并记录在定义数据结构中；所述定义数据结构以属性序列号作为键,以属性的元定义作为值；创建值数据结构和数组,分别用于存储稀疏属性和稠密属性的值；对数据库元素的属性进行存取；在退出程序前,对所述数据库进行持久化,并对当前内存中的各项属性值进行存盘。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片设计模块拆分重组方法、装置、电子设备和存储介质
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 201114 上海市闵行区陈行公路2388号16幢13层1302室
{Subsidiary Author}: 上海壁仞科技股份有限公司
{Date}: 2025-02-28
{Notes}: CN119538819A
{Abstract}: 本公开涉及一种芯片设计模块拆分重组方法、装置、电子设备和存储介质,该方法包括：获取含有逻辑层次结构内容的芯片逻辑层次结构文件；对逻辑层次结构内容执行展平化操作,得到展平化结构内容；对展平化结构内容中的各个集成电路单元进行重组,得到物理层次结构内容；根据物理层次结构内容中各个瓦片模块之间的位置关系以及各个瓦片模块之间的电路连接关系,对瓦片模块的连接结构进行优化修改,得到物理层次结构优化内容；生成含有物理层次结构优化内容的芯片物理层次结构文件。本公开有助于在芯片设计研发过程中从逻辑层次结构内容向物理层次结构内容的转换,有助于后端设计和前端设计之间的及时沟通,有助于提升芯片的设计开发效率。
{Subject}: 1.一种芯片设计模块拆分重组方法,包括：获取含有逻辑层次结构内容的芯片逻辑层次结构文件,其中,所述逻辑层次结构内容包括多个逻辑模块,每个所述逻辑模块由至少一个集成电路单元组成；对所述逻辑层次结构内容执行展平化操作,得到展平化结构内容,其中,所述展平化结构内容包括组成所述多个逻辑模块的全部所述集成电路单元；根据预设的物理层次结构规则,对所述展平化结构内容中的各个所述集成电路单元进行重组,得到物理层次结构内容,其中,所述物理层次结构内容包括多个瓦片模块,每个所述瓦片模块包括至少一个所述集成电路单元；根据所述物理层次结构内容中各个所述瓦片模块之间的位置关系以及各个所述瓦片模块之间的电路连接关系,对所述瓦片模块的连接结构进行优化修改,得到物理层次结构优化内容；以及,生成含有所述物理层次结构优化内容的芯片物理层次结构文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的物理验证系统及方法
{Author}: 付静;王宏业;赵宽红;毛子彧
{Author Address}: 518000 广东省深圳市前海深港合作区前湾一路1号A栋201室(入住深圳市前海商务秘书有限公司)
{Subsidiary Author}: 深圳国微芯科技有限公司
{Date}: 2025-02-28
{Notes}: CN119538859A
{Abstract}: 本发明公开了一种集成电路的物理验证系统及方法。其中集成电路的物理验证方法,包括：定义规则验证语法,定义规则验证语法包括：定义输入语句、命令语句和输出语句；定义命令语句时,若是该命令语句用于对层进行操作,则被输入的层、选项以及数值或选项的开关用标注符号进行标注；针对于待验证的集成电路,采用所述规则验证语法编辑所述待验证的集成电路的物理验证脚本；基于所述规则验证语法对所述物理验证脚本进行物理验证,并输出解析结果。本发明可以使得集成电路的物理验证的脚本代码更加简洁、易懂。
{Subject}: 1.一种集成电路的物理验证方法,其特征在于,包括：定义规则验证语法,定义规则验证语法包括：定义输入语句、命令语句和输出语句；定义命令语句时,若是该命令语句用于对层进行操作,则被输入的层、选项以及数值或选项的开关用标注符号进行标注；针对于待验证的集成电路,采用所述规则验证语法编辑所述待验证的集成电路的物理验证脚本；基于所述规则验证语法对所述物理验证脚本进行物理验证,并输出解析结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路产品自动读取系统及操作方法
{Author}: 刘尧峰
{Author Address}: 215000 江苏省苏州市工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-02-28
{Notes}: CN119538956A
{Abstract}: 本发明公开了集成电路产品自动读取系统及操作方法,属于集成电路产品自动读取技术领域,包括程序调取、进度查询、异常记录、可追溯性记录、硬件主体、软件主体、中央处理器系统和数据单元,本发明通过在晶圆上镭射2D码,使GSB设备自行扫码加载mapping比对,降低人工易出错和效率低,在晶圆来料时即在晶圆空白处通过激光打印wafer ID及对应二维码,取消人为操作,提高生产效率。
{Subject}: 1.集成电路产品自动读取系统,其特征在于：包括硬件主体、软件主体、中央处理器系统和数据单元；所述硬件主体包括：读取器,2D读取器用于读取晶圆上的2D码,并将所读取的信息传输给中央处理器系统处理；自动光源,提供侧光,照射到产品印字表面,用于平面品质检查,提供产品印字检验时的光照,达到清晰显示的作用；产品平台,用于摆放产品,为读码器读取信息和影像收集平台。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种线性稳压电路及集成电路芯片
{Author}: 郭徽;尤晶;周林;姜琴;胡琅
{Author Address}: 528200 广东省佛山市南海区桂城街道环岛南路28号
{Subsidiary Author}: 季华实验室
{Date}: 2025-02-28
{Notes}: CN119536443A
{Abstract}: 本申请涉及稳压电路技术领域,具体提供了一种线性稳压电路及集成电路芯片,该线性稳压电路包括：电压调节模块,其输入端与电压输入端连接；补偿模块,与电压调节模块的输出端和电压输入端连接,其输出端为电压输出端,用于通过改变输出电流的方式补偿输出电压；差分采样模块,其输入端与电压输出端连接,其输出端与电压调节模块的输入端连接,用于对输出电压的变化进行采样和放大,以输出采样信号；电压调节模块用于根据输入电压调节输出电压的上限值和根据差分采样模块输出的采样信号调节输出电压；该线性稳压电路能够有效地避免出现由于单独使用电阻进行分压采样而导致输出波动的情况,从而有效地提高线性稳压电路的输出电压的精确性。
{Subject}: 1.一种线性稳压电路,其特征在于,所述线性稳压电路包括：电压调节模块,其输入端与电压输入端连接；补偿模块,与所述电压调节模块的输出端和所述电压输入端连接,其输出端为电压输出端,用于通过改变输出电流的方式补偿输出电压；差分采样模块,其输入端与所述电压输出端连接,其输出端与所述电压调节模块的输入端连接,用于对所述输出电压的变化进行采样和放大,以输出采样信号；所述电压调节模块用于根据输入电压调节输出电压的上限值和根据所述差分采样模块输出的采样信号调节输出电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种直流电平输出型元器件老炼可视化自动检测系统
{Author}: 杨发明;张乐平;成宏;杨彦朝;庄仲;李璇;王锦;贾子健;李伟英;董浩威;张松;王贺
{Author Address}: 100094 北京市海淀区友谊路104号
{Subsidiary Author}: 中国空间技术研究院
{Date}: 2025-02-28
{Notes}: CN119535031A
{Abstract}: 一种直流电平输出型元器件老炼可视化自动检测系统,电源模块向各模块提供所需的工作电压；保护模块对各模块工作电压、电流情况进行监控,当各模块中的工作电压和工作电流超过限定之后,保护模块自动切断对应部分的电源,起到保护作用；机械轮选装置用于选通老炼板并输出电平电压,AD采集模块对输入电平电压进行模数转换后通过总线传输进上位机中；控制模块主要为MCU,通过接收上位机指令控制步进电机；上位机的作用是下发命令,并接收经AD采集模块转换后的数字量并运算处理分析,发出提示、报警,并将老炼板各工位输出电平电压值呈现在显示器上同时自动录入信息至在线数据库,供远程移动访问终端访问。
{Subject}: 1.一种直流电平输出型元器件老炼可视化自动检测系统,其特征在于,包括电源模块、保护模块、机械轮选装置、AD采集模块、控制模块、上位机、显示器和报警装置、远程移动访问终端；电源模块向各模块提供所需的工作电压；保护模块对各模块工作电压、电流情况进行监控,当各模块中的工作电压和工作电流超过限定之后,保护模块自动切断对应部分的电源,起到保护作用；机械轮选装置主要由圆形PCB板、步进电机、带绝缘层金属支架、金属弹簧探针、连接器接口、电磁升降器构成；其中圆形PCB表层设有环形焊盘组,环上的焊盘为检测触点,排列顺序与老炼板各工位输出引出端对应,各焊盘间间距均等,通过PCB走线与连接器接口相连,步进电机安装于环形焊盘组中心位置,步进电机的转轴与带绝缘层金属支架固定,带绝缘层金属支架的末端架设金属弹簧探针,金属弹簧探针用于与圆形PCB板上的环形焊盘触点相接触,金属弹簧探针的顶部通过导线接入AD采集模块输入端,当电磁升降器接收到上位机“升起”或“下降”命令后对带绝缘层金属支架进行整体抬升或下降固定高度,当整体抬升时步进电机可按MCU的指令旋转固定角度,与下一位工位检测点垂直对齐；当整体下降后金属弹簧探针与当前工位检测点相连接,为电压采集做准备；AD采集模块对输入电平电压进行采样保持操作,将模拟电压值转换为数字量并存储到ADC集成电路中的寄存器,经过485转换器转换后通过总线传输进上位机中；控制模块主要为MCU,通过接收上位机指令控制步进电机；上位机的作用是下发“开启检测”命令给控制模块,并接收经AD采集模块转换后的数字量并运算处理分析,对结果和设定的阈值进行比较发出提示、控制报警装置报警命令,并将老炼板各工位输出电平电压值呈现在显示器上同时自动录入信息至在线数据库,供远程移动访问终端访问。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有循环导向功能的集成电路测试装置
{Author}: 周德金;濮旦晨;刘君;潘彦宏;葛荣
{Author Address}: 214072 江苏省无锡市滨湖区建筑西路777号A3-101
{Subsidiary Author}: 无锡英诺赛思科技有限公司;清华大学无锡应用技术研究院;清华大学
{Date}: 2025-02-28
{Notes}: CN119535171A
{Abstract}: 本发明涉及集成电路测试技术领域,具体地涉及一种具有循环导向功能的集成电路测试装置,包括主检测主体、轨道支撑薄板、支撑固定架、固定支撑托架、第一限位调节主体、限位放置卡座、第一电动机、电动推杆和滑动支撑卡座,支撑固定架固定连接在轨道支撑薄板的两侧,固定支撑托架固定连接在支撑固定架的外侧端,滑动支撑卡座滑动卡接在轨道支撑薄板上,电动推杆固定安装在滑动支撑卡座的上端中部,第一电动机固定连接在电动推杆的上端。本发明使用的过程中可以在各种模拟的环境中精准循环方便的检测,可以对集成电路板在不同环境下充分的完成检测。
{Subject}: 1.一种具有循环导向功能的集成电路测试装置,包括主检测主体(1)、轨道支撑薄板(3)、支撑固定架(4)、固定支撑托架(5)、第一限位调节主体(6)、限位放置卡座(7)、第一电动机(8)、电动推杆(9)和滑动支撑卡座(10),其特征在于：所述支撑固定架(4)固定连接在所述轨道支撑薄板(3)的两侧,所述固定支撑托架(5)固定连接在所述支撑固定架(4)的外侧端,所述滑动支撑卡座(10)滑动卡接在所述轨道支撑薄板(3)上,所述电动推杆(9)固定安装在所述滑动支撑卡座(10)的上端中部,所述第一电动机(8)固定连接在所述电动推杆(9)的上端,所述第一限位调节主体(6)设置在所述第一电动机(8)的上端,所述限位放置卡座(7)均匀设置在所述第一限位调节主体(6)的外侧端,所述主检测主体(1)通过固定支撑托架(5)设置在所述第一限位调节主体(6)的上方。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于射频集成电路测试机的高频负载板及其紧固装置
{Author}: 乔宏志;胡培军;高媛;徐宝令;张海庆;郑洪义;董继刚
{Author Address}: 266000 山东省青岛市黄岛区香江路98号
{Subsidiary Author}: 中电科思仪科技股份有限公司
{Date}: 2025-02-28
{Notes}: CN119535173A
{Abstract}: 本发明属于高频负载板技术领域,具体涉及适用于射频集成电路测试机的高频负载板及其紧固装置。安装多个盲配A接头；盲配A接头中,浮体位于接头壳内,浮体与接头壳之间安装着弹性件,芯体自接头壳及浮体中间穿过,芯体的外侧固定安装着浮头；浮体远离浮头一侧中间开有柱状的第二空腔,弹性件的初始长度等于第二空腔的高度与盲配A接头的设计浮动行程之和。与现有技术相比,本发明的有益效果：在负载板上设计频率高达44GHz的多个盲配接头,提供负载板的测试频率、测试通道和测试功能；设计盲配接头的浮动行程,配合紧固装置紧固时负载板整板同步向下移动,多通道精准对接,提高了射频集成电路在批量、高频测试时的测试效率和测试速度。
{Subject}: 1.适用于射频集成电路测试机的高频负载板,其特征在于,包括：用于射频信号传输的高频盲配接头区(101),高频盲配接头区(101)中安装着多个盲配A接头(106)；盲配A接头(106)中,浮体(108)位于接头壳(107)内,浮体(108)与接头壳(107)之间安装着弹性件(112),芯体(115)自接头壳(107)及浮体(108)中间穿过,芯体(115)的外侧固定安装着浮头(116)；浮体(108)远离浮头(116)一侧中间开有柱状的第二空腔(114),弹性件(112)的初始长度等于第二空腔(114)的高度与盲配A接头(106)的设计浮动行程之和。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 风扇调速方法、装置、计算机设备和存储介质
{Author}: 刘东伟
{Author Address}: 215000 江苏省苏州市苏州吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-02-28
{Notes}: CN119532233A
{Abstract}: 本申请涉及一种风扇调速方法、装置、计算机设备和存储介质。本申请能够在产热器件的实时温度读取异常时,首先通过集成电路总线判断所述产热器件是否在位,其次在所述集成电路总线判定所述产热器件不在位时通过基本输入输出系统判断所述产热器件是否在位,其中任何一个在位则代表产热器件在位,保障了产热器件在位状态不受产热器件故障的影响,以使基板管理控制器能够准确获知产热器件的在位状态,让产热器件风扇进入异常调速模式,解决了传统的风扇调速异常调速仅仅依靠温度传感器进行调控的弊端,保证产热器件的散热,延长了产热器件的使用寿命。
{Subject}: 1.一种风扇调速方法,其特征在于,所述方法包括：收集产热器件的工作数据,解析所述工作数据判断所述产热器件的实时温度是否能正常读取；响应于所述产热器件的实时温度能正常读取则控制所述产热器件的风扇进入正常调速模式,响应于所述产热器件的实时温度读取异常则通过集成电路总线判断所述产热器件是否在位；响应于通过所述集成电路总线判定所述产热器件在位则控制所述产热器件的风扇进入异常调速模式,响应于通过所述集成电路总线判定所述产热器件不在位则通过基本输入输出系统判断所述产热器件是否在位；响应于通过所述基本输入输出系统判定所述产热器件在位则控制所述产热器件的风扇进入异常调速模式,响应于通过所述基本输入输出系统判定所述产热器件不在位则控制所述产热器件的风扇进入正常调速模式。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于实验室刻蚀集成电路的简易方法
{Author}: 王旭光;马瑞;王强;刘钊;张晖;李世阳;李金顺;张浩禹;陈晓凯;任炳俐;叶乃兴;冯谦;隗小雪;李宗阳;润子玉;赵慧存;孙岚晨
{Author Address}: 300010 天津市河北区五经路39号
{Subsidiary Author}: 国网天津市电力公司;国家电网有限公司;国网天津市电力公司城南供电分公司
{Date}: 2025-02-28
{Notes}: CN119545676A
{Abstract}: 本发明涉及一种用于实验室刻蚀集成电路的简易方法,通过制作用于曝光使用的显影盖板；利用显影盖板对涂有感光材料的敷铜板进行曝光操作；使用碱性有机溶剂作为显影剂对曝光后的敷铜板进行显影；使用湿法刻蚀液体容器和夹持样品的夹具,通过金属置换反应,利用刻蚀液对显影后的敷铜板进行精准刻蚀；将刻蚀完毕的敷铜板进行脱模处理,得到初级集成电路板。本发明通过将常见的设备组合实现了对感光敷铜板的曝光操作,并且由于此方法操作简单,可以实现各种不同图案的集成电路的绘制和曝光操作。
{Subject}: 1.一种用于实验室刻蚀集成电路的简易方法,其特征在于：包括以下步骤：步骤1、制作用于曝光使用的显影盖板；步骤2、利用显影盖板对涂有感光材料的敷铜板进行曝光操作；步骤3、使用碱性有机溶剂作为显影剂对曝光后的敷铜板进行显影；步骤4、使用湿法刻蚀液体容器和夹持样品的夹具,通过金属置换反应,利用刻蚀液对显影后的敷铜板进行精准刻蚀；步骤5、将刻蚀完毕的敷铜板进行脱模处理,得到初级集成电路板；步骤6、对初级集成电路板进行裁剪并投入使用。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适于嵌入式集成电路测试的数字程控电源及供电测试方法
{Author}: 王美娟;王兵;汪芳;陆小杰;张雨欣
{Author Address}: 214000 江苏省无锡市新区新辉环路8号
{Subsidiary Author}: 无锡力芯微电子股份有限公司
{Date}: 2025-02-28
{Notes}: CN119088158B
{Abstract}: 本发明涉及一种适于嵌入式集成电路测试的数字程控电源及供电测试方法。其包括：基准电压生成单元,程控产生可调的测试基准电压；低压差稳压LDO单元,接收基准电压生成单元加载的测试基准电压,并基于所述测试基准电压向所连接的待测电路DUT提供目标测试电压；隔离采样反馈单元,用于对加载到待测电路DUT电源端的目标测试电压采样,并将采样生成的测试采样电压负反馈至低压差稳压LDO单元,以使得低压差稳压LDO单元在测试采样电压下向待测电路DUT提供稳定的目标测试电压,其中,对目标测试电压采样时,目标测试电压与测试采样电压间相互隔离。本发明可满足嵌入式集成电路的测试需求,降低测试成本,提高测试的精度以及可控性。
{Subject}: 1.一种适于嵌入式集成电路测试的数字程控电源,其特征是,所述数字程控电源包括：基准电压生成单元,程控产生可调的测试基准电压,并将所产生的测试基准电压加载到低压差稳压LDO单元；低压差稳压LDO单元,与基准电压生成单元以及待测电路DUT适配连接,接收基准电压生成单元加载的测试基准电压,并基于所述测试基准电压向所连接的待测电路DUT提供目标测试电压；隔离采样反馈单元,与待测电路DUT以及低压差稳压LDO单元适配连接,用于对加载到待测电路DUT电源端的目标测试电压采样,并将采样生成的测试采样电压负反馈至低压差稳压LDO单元,以使得低压差稳压LDO单元在测试采样电压下向待测电路DUT提供稳定的目标测试电压,其中,对目标测试电压采样时,目标测试电压与测试采样电压间相互隔离；所述基准电压生成单元包括电压输出型DAC单元、电压基准单元以及嵌入式单元,其中,电压基准单元提供电压输出型DAC单元工作所需的供电基准电压；电压基准单元包括依次连接的低噪声LDO芯片、同相放大器单元以及一阶滤波电路,其中,同相放大器将低噪声LDO芯片输出的2.5V电压放大至5V,利用一阶滤波电路对同相放大器输出的5V电压滤波,并将滤波后的5V电压加载到电压输出型DAC单元；嵌入式单元与电压输出型DAC单元适配连接,嵌入式单元将测试基准电压生成指令发送至电压输出型DAC单元,以配置电压输出型DAC单元基于测试基准电压生成指令生成对应的测试基准电压,并将生成的测试基准电压加载到低压差稳压LDO单元；所述低压差稳压LDO单元包括低压差稳压LDO芯片,其中,低压差稳压LDO芯片通过电压调节网络与基准电压生成单元以及隔离采样反馈单元适配连接；所述电压调节网络包括电压调节第一电阻以及电压调节第二电阻,其中,电压调节第一电阻的第一端、电压调节第二电阻的第一端均与低压差稳压LDO芯片的FB端连接；电压调节第一电阻的第二端与隔离采样反馈单元的输出端连接；电压调节第二电阻的第二端以及低压差稳压LDO芯片的GND端均与基准电压生成电源的输出端连接,以将测试基准电压加载到低压差稳压LDO芯片的GND端,并通过电压调节第二电阻的第二端加载到低压差稳压LDO芯片的FB端；低压差稳压LDO芯片将低压差稳压LDO芯片GND端的端位电压与测试基准电压叠加,以生成目标测试电压,并将生成的目标测试电压加载到待测电路DUT的电源端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 并行提取压缩数据的系统、装置、方法及集成电路芯片
{Author}: 唐海琪;蔡权雄;牛昕宇
{Author Address}: 518048 广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1408
{Subsidiary Author}: 深圳鲲云信息科技有限公司
{Date}: 2025-02-28
{Notes}: CN119093943B
{Abstract}: 本发明提供一种并行提取压缩数据的系统、装置、方法及集成电路芯片。所述系统包括：至少两个压缩数据分割组以及时序调节单元,所述时序调节单元设置在相互串联的两个所述压缩数据分割组之间,所述压缩数据分割组包括多个压缩数据分割子单元,所述压缩数据分割组用于接收来自外部或所述时序调节单元的压缩数据流,并行提取所述压缩数据流中的有效数据后对外输出,并将未提取有效压缩数据的所述压缩数据流传输至所述时序调节单元；所述时序调节单元用于接收来自所述压缩数据分割组的压缩数据流,调节时序后输至下一所述压缩数据分割组。根据本发明的技术方案能够在实现并行压缩数据提取的同时降低延迟,提升数据处理效率。
{Subject}: 1.一种并行提取压缩数据的系统,其特征在于,包括：至少两个压缩数据分割组以及时序调节单元,所述时序调节单元设置在相互串联的两个所述压缩数据分割组之间,所述压缩数据分割组包括多个压缩数据分割子单元,所述压缩数据分割组用于接收来自外部或所述时序调节单元的压缩数据流,并行提取所述压缩数据流中的有效数据后对外输出,并将未提取有效压缩数据的所述压缩数据流传输至所述时序调节单元；所述时序调节单元用于接收来自所述压缩数据分割组的压缩数据流,调节时序后,将所述压缩数据流传输至下一所述压缩数据分割组,其中,所述压缩数据分割组还包括用于对所述压缩数据流并行检测分隔符的组合逻辑,所述组合逻辑配置为：按位读取压缩数据流,得到待检测压缩数据段；将所述待检测压缩数据段进行移位,得到第一变形数据段；将所述第一变形数据段和所述待检测压缩数据段按位进行与运算,得到第二形变数据段；将所述第二形变数据段进行移位,得到第三形变数据段；将所述第三形变数据段和所述第二形变数据段按位进行与运算,得到变形后的待检测压缩数据段；将所述第二形变数据段与所述变形后的待检测压缩数据段按位进行异或运算,得到所述待检测压缩数据段的分隔符检测数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种时钟信号生成装置及集成电路
{Author}: 崔傲;邓敏
{Author Address}: 230088 安徽省合肥市高新区天元路2号菲特科技综合楼220室
{Subsidiary Author}: 合肥市山海半导体技术有限公司
{Date}: 2025-02-28
{Notes}: CN119543832A
{Abstract}: 本申请涉及一种时钟信号生成装置及集成电路,所述装置包括：振荡模块,配置为响应于使能信号,提供多个时钟信号,该振荡模块包括：第一振荡单元,其所包括的电阻器件呈现负温度特性,配置为生成具备第一相位的第一时钟信号,第二振荡单元,其所包括的电阻器件呈现正温度特性,配置为生成具备第二相位的第二时钟信号,该第一振荡单元在该第二时钟信号的影响下生成第三时钟信号,该第二振荡单元在该第一时钟信号的影响下生成第四时钟信号,该第一至第四时钟信号具备相同的温度特性；时钟输出模块,耦合至该振荡模块,配置为基于该多个时钟信号生成相应的时钟信号组。本申请方案可生成零温度系数的频率,温度稳定性好,同时频率可调,温度特性可调。
{Subject}: 1.一种时钟信号生成装置,其特征在于,包括：振荡模块,配置为响应于使能信号,提供多个时钟信号,其中,所述振荡模块包括：第一振荡单元,其所包括的电阻器件呈现负温度特性,配置为生成具备第一相位的第一时钟信号,第二振荡单元,其所包括的电阻器件呈现正温度特性,配置为生成具备第二相位的第二时钟信号,其中,所述第一振荡单元在所述第二时钟信号的影响下生成第三时钟信号,所述第二振荡单元在所述第一时钟信号的影响下生成第四时钟信号,并且,所述第一至第四时钟信号具备相同的温度特性；以及时钟输出模块,耦合至所述振荡模块,配置为基于所述多个时钟信号生成相应的时钟信号组。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路测试的静电放电发生器及其控制方法
{Author}: 李金龙;王中;金善益;张兰菊;田禾箐
{Author Address}: 201203 上海市浦东新区张衡路1500号
{Subsidiary Author}: 上海市计量测试技术研究院(中国上海测试中心、华东国家计量测试中心、上海市计量器具强制检定中心)
{Date}: 2025-02-28
{Notes}: CN119534955A
{Abstract}: 本发明的一个方面是公开了一种用于集成电路测试的静电放电发生器。本发明的另一个方面是公开了一种上述的用于集成电路测试的静电放电发生器的控制方法。本发明提供的用于集成电路测试的静电放电发生器,由可替换阻容模块、枪体、折角枪头转接器和微小尺寸枪头构成静电放电脉冲的低寄生效应传输通道,确保静电放电脉冲不发生畸变；枪体由枪体转接板和枪体支架以一定倾斜角度支撑,确保微小尺寸枪头精准、稳定的定位在被测集成电路管脚,实现精准识别集成电路的精细管脚且避免机械应力损伤被测集成电路；静电放电发生器主机和控制电脑可控制输出高等级、多静电放电脉冲等满足当前集成电路产业需求的集成电路静电放电抗扰度测试。
{Subject}: 1.一种用于集成电路测试的静电放电发生器,其特征在于,包括：微小尺寸枪头,微小尺寸枪头的枪头为针状良导体金属,用于接触被测集成电路管脚；折角枪头转接器,为折角良导体金属,用于连接所述微小尺寸枪头和枪头底座,确保所述微小尺寸枪头竖直向下；枪头底座,为中空的平头圆锥体形状的硬质结构,用于连接所述折角枪头转接器与枪体；枪体,枪体外部为硬质结构壳体,枪体内部包含控制静电放电脉冲放电的高压继电器、容纳静电放电脉冲充放电阻容模块的空间以及必要的良导体金属连接结构,所述枪头底座内部静电放电脉冲传输通路上的良导体金属低阻抗接触所述枪体内部静电放电脉冲传输通路上的良导体金属；状态指示灯,为LED指示灯,用于显示静电放电发生器的工作状态；可替换阻容模块,为静电放电脉冲充放电的电容和电阻模块,可稳定放置入所述枪体,并匹配连接至所述枪体内的静电放电脉冲传输通路；枪体转接板,为硬质材料,用于加固所述枪体,并将其固定在枪体支架；枪体支架,为硬质材料,用于支撑带所述枪体转接板的所述枪体,用于将所述枪体按所述折角枪头转接器的内角度减去90°的倾斜角度在连接斜面上固定,以保证所述微小尺寸枪头竖直向下；静电放电枪连接线包括高压供电线、高压继电器控制线,并根据应用场景可增加静电放电回线,其中：当所述枪体的静电放电回路为近端时,所述静电放电枪连接线不必增加静电放电回线；当所述枪体的静电放电回路为远端时,所述静电放电枪连接线增加静电放电回线；静电放电发生器主机,用于产生所述枪体产生静电放电脉冲所需的高压,并控制相关参数；控制电脑,通讯连接至所述静电放电发生器主机,作为上位机控制所述静电放电发生器主机,用于编辑特定参数需求的静电放电脉冲。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板、显示装置及显示面板的制造方法
{Author}: 杨显青;王丽花;郭瑞;梁家和;申海静
{Author Address}: 215300 江苏省苏州市昆山市开发区龙腾路1号4幢
{Subsidiary Author}: 昆山国显光电有限公司;合肥维信诺科技有限公司
{Date}: 2025-02-28
{Notes}: CN119546069A
{Abstract}: 本申请实施例提供一种显示面板、显示装置及显示面板的制造方法,显示面板,包括：基板、功能层和像素定义层,功能层设置于基板的一侧,功能层包括间隔设置的第一电极和压感电极；像素定义层设置于功能层背离基板的一侧,像素定义层包括像素限定部和开设于像素限定部的像素开口,像素开口用于容纳发光单元,像素开口和第一电极在基板的正投影至少部分交叠,像素限定部和压感电极在基板的正投影至少部分交叠。将压感电极与第一电极同层设置,有利于降低显示面板的厚度提升显示面板的使用性能。
{Subject}: 1.一种显示面板,其特征在于,包括：基板；功能层,设置于所述基板的一侧,所述功能层包括间隔设置的第一电极和压感电极；像素定义层,设置于所述功能层背离所述基板的一侧,所述像素定义层包括像素限定部和开设于所述像素限定部的像素开口,所述像素开口用于容纳发光单元,所述像素开口在所述基板的正投影和所述第一电极在所述基板的正投影至少部分交叠,所述像素限定部在所述基板的正投影和所述压感电极在所述基板的正投影至少部分交叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试封装翻转送料装置
{Author}: 姜一平;王冬华;姜龙雨
{Author Address}: 518000 广东省深圳市南山区西丽街道大磡杨门工业区20号6楼
{Subsidiary Author}: 深圳市正宇兴电子有限公司
{Date}: 2025-02-28
{Notes}: CN119349201B
{Abstract}: 本发明公开了一种集成电路测试封装翻转送料装置,涉及集成电路技术领域,包括翻转架,所述翻转架上转动安装有翻转环,且翻转架上开设有与翻转环相配合的圆孔,所述翻转架与翻转环之间安装有控制单向转动构件；所述圆孔上通过支撑构架转动安装有往复螺杆、圆杆,且圆杆与往复螺杆上均固定安装有相啮合的斜齿轮,所述圆杆与控制单向转动构件之间安装有逆向运作构件。优点在于：可快速对相应的集成电路板进行夹紧并翻面,且所施加的夹紧为柔性夹紧,可有效的对集成电路板进行夹紧防护,且柔性夹紧在吸盘与集成电路板接触后才产生,可更好的对集成电路板进行夹紧防护；同时上述操作整体利用一个动力源即可实现,使得整体运行更加简便。
{Subject}: 1.一种集成电路测试封装翻转送料装置,包括翻转架(1),其特征在于,所述翻转架(1)上转动安装有翻转环(4),且翻转架(1)上开设有与翻转环(4)相配合的圆孔,所述翻转架(1)与翻转环(4)之间安装有控制单向转动构件；所述圆孔上通过支撑构架转动安装有往复螺杆(11)、圆杆,且圆杆与往复螺杆(11)上均固定安装有相啮合的斜齿轮(13),所述圆杆与控制单向转动构件之间安装有逆向运作构件；所述翻转环(4)内等间距固定安装有多个固定板(16),每个所述固定板(16)上均通过限位滑动构件安装有一个移动座(19),所述移动座(19)上均安装有吸合构件,且支撑构架上安装有与吸合构件相配合的磁环一(24)、磁环二(25),且磁环一(24)、磁环二(25)的同侧磁性相反；所述翻转架(1)上通过多个固定架(28)固定安装有两下限位座(29)、两上限位座(30),且下限位座(29)、上限位座(30)上均开设有环形槽一,所述往复螺杆(11)上通过升降构件安装有贴合构件,且贴合构件与下限位座(29)、上限位座(30)相配合；每个所述移动座(19)上均固定安装有一个随动杆架,且随动杆架的一端与环形槽一相配合；所述翻转环(4)上安装有推送构件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于博弈论的硬件木马防御方法
{Author}: 朋兴兴
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-02-28
{Notes}: CN119538326A
{Abstract}: 本发明公开了一种基于博弈论的硬件木马防御方法,涉及集成电路安全技术领域。该方法包括：S1.定义参与者、策略空间；S2.建立硬件木马攻防收益模型；S3.计算攻击和防御的支付矩阵；S4.构建非合作有限动态博弈模型；S5.确定最佳防御策略。本发明通过模拟攻击者和防御者的策略选择和收益计算,结合混合策略博弈、最佳响应动态、策略概率更新让攻击者和防御者在多个回合中对抗,每一回合可以调整策略,根据上一回合的结果进行调整,研究策略的演变和最优解,并研究在长期对抗中是否有稳定的策略组合或周期性的变化,从而根据稳定的策略组合或者单一的策略来确定最终最佳的防御策略。
{Subject}: 1.一种基于博弈论的硬件木马防御方法,其特征在于,包括以下步骤：S1.定义参与者、策略空间；S2.建立硬件木马攻防收益模型；S3.计算攻击和防御的支付矩阵；S4.构建非合作有限动态博弈模型；S5.确定最佳防御策略。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于用户线接口电路的高压驱动电路及系统
{Author}: 张旭光;孙炜;谢芳
{Author Address}: 200241 上海市闵行区紫星路588号2幢366室
{Subsidiary Author}: 上海申矽凌微电子科技股份有限公司
{Date}: 2025-02-28
{Notes}: CN119543915A
{Abstract}: 本发明提供了一种用于用户线接口电路的高压驱动电路及系统,包括：上驱动电路I11和下驱动电路I22；所述上驱动电路I11和下驱动电路I22形成推挽输出结构。本发明使用差分对放大方案,而调整管采用了CASCODE(套筒)结构,CASCODE结构由低压MOS管和低于90V耐压的两个高压管组成。本发明满足了电路高耐压需求,同时降低了工艺实现的难度。
{Subject}: 1.一种用于用户线接口电路的高压驱动电路,其特征在于,包括：上驱动电路I11和下驱动电路I22；所述上驱动电路I11和下驱动电路I22形成推挽输出结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件制造的方法及集成电路结构
{Author}: 山姆·瓦泽里;鲍新宇;伊莎·达泰
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-28
{Notes}: CN119542142A
{Abstract}: 本公开的一个方面涉及半导体器件制造的方法。该方法包括：在半导体衬底上形成晶体管；在晶体管上方形成第一金属层和上覆的第二金属层；在上覆的第二金属层上方沉积散热层；以及将散热层退火至阈值温度以上的温度。在阈值温度以下实施散热层的沉积。在退火期间,第一金属层和上覆的第二金属层保持在阈值温度以下。本申请的实施例的一个方面还涉及集成电路结构。
{Subject}: 1.一种半导体器件制造的方法,包括：在半导体衬底上形成晶体管；在所述晶体管上方形成第一金属层和上覆的第二金属层；在所述上覆的第二金属层上方沉积散热层,其中,在阈值温度以下实施所述散热层的所述沉积；以及将所述散热层退火至所述阈值温度以上的温度,其中,在所述退火期间,所述第一金属层和所述上覆的第二金属层保持在所述阈值温度以下。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种混合集成电路的芯片埋置结构及其制备方法
{Author}: 夏俊生;李波;侯育增;姚道俊;王星鑫
{Author Address}: 233030 安徽省蚌埠市龙子湖区汤和路2016
{Subsidiary Author}: 华东光电集成器件研究所
{Date}: 2025-02-28
{Notes}: CN119542143A
{Abstract}: 本发明提供一种混合集成电路的芯片埋置结构及其制备方法,它包括封装基板(1),在封装基板(1)上设有埋置槽(11)和BGA焊球(2),在埋置槽(11)内连接有多层芯片互联组件(3),在多层芯片互联组件(3)上连接有AlN基片(5),在埋置槽(11)内填注导热绝缘胶(6),AlN基片(5)通过金丝球键合实现与封装基板导体之间的电学连接。本发明提供的制备方式采用多层芯片互联组件内埋结构,明显提升了芯片埋置电路的集成效率、功能密度以及集成封装的散热能力,充分利用了内部结构空间,提升了高密度集成水平和封装可靠性。
{Subject}: 1.一种混合集成电路的芯片埋置结构的制备方法,其特征在于：它包括以下步骤：S1、取陶瓷封装基板(1),在封装基板(1)上设有埋置槽(11)；S2、在封装基板(1)底面上均布有一组BGA焊球(2)；S3、在埋置槽(11)底面上均布有一组散热孔(12),在散热孔(12)内填充有散热金属柱(13),同时用于封装基板正背面的电学连接,在埋置槽(11)底面上设有覆盖散热孔(12)的导电的金属层(14)；S4、在金属层(14)上设有多层芯片互联组件(3),多层芯片互联组件(3)包括从上到下纵向分布的一片顶层芯片(3a)、若干叠层芯片(3b)和一片底层芯片(3e),叠层芯片(3b)上表面均设有PAD焊区,在顶层芯片(3a)和叠层芯片(3b)的下表面上均布有一组与PAD焊区对应分布的第一导电凸点(3c),在叠层芯片(3b)和底层芯片(3e)上均设有一组硅通孔(3h),在顶层芯片(3a)上设有一组开口向下的盲孔(3k),在硅通孔(3h)和盲孔(3k)内均填充有导电金属(3d),导电金属(3d)的一端与对应的第一导电凸点(3c)形成电性连接,另一端与PAD焊区形成电性连接,而后将底层芯片(3e)的底面上设有一组第二导电凸点(4), 底层芯片(3e)中导电金属(3d)的一端与对应的第二导电凸点(4)形成电性连接,另一端与PAD焊区形成电性连接；S5、顶层芯片(3a)与最上层的叠层芯片(3b)之间、在每层叠层芯片(3b)之间和最下层的叠层芯片(3b)与底层芯片(3e)之间,均放置有石墨烯复合导热膜,在石墨烯复合导热膜(3g)上设有与第一导电凸点(3c)对应分布的让位孔,在石墨烯复合导热膜(3g)中与石墨烯复合的添加料包含氟化石墨烯和聚酰亚胺,在石墨烯复合导热膜上设有绝缘粘接胶层(13g),在让位孔的孔壁上也设有绝缘粘接胶层(13g),,在绝缘粘接胶层(13g)中掺杂有非晶聚四氟乙烯和纳米氮化铝粉料；相邻芯片之间通过纳米银膏完成第一焊接互连,通过石墨烯导热膜粘接胶层实现相邻芯片上表面与下表面之间的连接,从而形成多层芯片互联组件(3)；S6、在金属层(14)上涂覆纳米银膏,而后将多层芯片互联组件(3)放入使得第二导电凸点(4)与纳米银膏接触,完成芯片互联组件(3)与金属层(14)纳米银膏焊接互连；S7、在埋置槽(11)内填注导热绝缘胶(6),导热绝缘胶(6)填充在多层芯片互联组件(3)与埋置槽(11)槽壁之间,以及多层芯片互联组件(3)与埋置槽(11)内底面之间的缝隙,直至导热绝缘胶(6)与顶层芯片(3a)上表面平齐,而后按照适用的温度和时间完成导热绝缘胶(6)的固化,导热绝缘胶(6)与绝缘粘接胶层(13g)材质相同；S8、在顶层芯片(3a)上表面上通过纳米银膏粘接有多层布线的AlN基片(5)；S9、采用金丝球键合方式,实现AlN基片的PAD区与封装基板导体之间的电学连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种提高多叠层闪存封装工艺良率和产品可靠性的方法
{Author}: 李启力;邵滋人
{Author Address}: 201799 上海市青浦区青浦工业园区C块,崧泽大道9688号
{Subsidiary Author}: 宏茂微电子(上海)有限公司
{Date}: 2025-02-28
{Notes}: CN119542148A
{Abstract}: 本发明涉及芯片封装技术领域,具体地说是一种提高多叠层闪存封装工艺良率和产品可靠性的方法。包括如下步骤：S1,将若干芯片错位堆叠；S2,相邻芯片之间通过焊线键合,芯片焊盘与焊线处形成焊点；S3,对焊线进行光学检查,观察焊点处是否存在外物沾染；S4,如存在外物沾染,破坏该焊点与上、下层芯片焊盘之间的连接,并进行步骤S5,如不存在外物沾染,则进行下一工序；S5,再次进行光学检查,确认存在外物沾染的焊点已完全孤立。同现有技术相比,在封装工艺环节截断单个不良焊点上、下连接处,避免整个封装体中所有已贴装闪存芯片被报废,从而提高封装工艺良率。
{Subject}: 1.一种提高多叠层闪存封装工艺良率和产品可靠性的方法,其特征在于：包括如下步骤：S1,将若干芯片(1)错位堆叠；S2,相邻芯片(1)之间通过焊线(2)键合,芯片焊盘与焊线(2)处形成焊点(3)；S3,对焊线(2)进行光学检查,观察焊点(3)处是否存在外物沾染；S4,如存在外物沾染,破坏该焊点(3)与上、下层芯片(1)焊盘之间的连接,并进行步骤S5,如不存在外物沾染,则进行下一工序；S5,再次进行光学检查,确认存在外物沾染的焊点(3)已完全孤立。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路加热封装设备
{Author}: 杨创华;蔡志鹏;脱慧
{Author Address}: 723001 陕西省汉中市汉台区东一环路1号
{Subsidiary Author}: 陕西理工大学
{Date}: 2025-02-28
{Notes}: CN119542157A
{Abstract}: 本发明公开了一种集成电路加热封装设备,包括：底框,底框呈U形；封装框,封装框为矩形状框,封装框与所述底框的外表面顶部固定连接；旋转限位结构,旋转限位结构设置在所述封装框的内部及一侧外表面；夹持封装结构,夹持封装结构设置在所述封装框的一侧及内部；辅助混料结构,辅助混料结构设置在所述夹持封装结构的顶部；风干清洁结构,本发明可以在旋转限位结构的作用下,可以对集成电路的引脚进行辅助卡接固定,进而使得集成电路在浇铸封装过程中,可以进行辅助固定,进而避免在浇铸过程中出现位置的偏移,同时可以旋转集成电路的位置,进而使得双面都可以均匀进行浇铸,进而提高优品率。
{Subject}: 1.一种集成电路加热封装设备,其特征在于,包括：底框(1),所述底框(1)呈U形；封装框(2),所述封装框(2)为矩形状框,所述底框(1)外表面的顶部与封装框(2)固定连接；旋转限位结构(3),所述旋转限位结构(3)设置在所述封装框(2)的内部及一侧外表面；夹持封装结构(4),所述夹持封装结构(4)设置在所述封装框(2)的一侧及内部；辅助混料结构(5),所述辅助混料结构(5)设置在所述夹持封装结构(4)的顶部；风干清洁结构(6),所述风干清洁结构(6)设置在所述底框(1)与封装框(2)之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高性能ic芯片的专用材料制造参数优化方法
{Author}: 孟志刚;朱淑丹
{Author Address}: 518000 广东省深圳市龙岗区坂田街道南坑社区雅宝路1号星河WORLDF栋大厦1501、1510
{Subsidiary Author}: 深圳市亿森桦科技有限公司
{Date}: 2025-02-28
{Notes}: CN119542282A
{Abstract}: 本发明公开了一种高性能ic芯片的专用材料制造参数优化方法,涉及集成电路技术领域,包括：采用多级缓存结构对集成电路芯片的整体架构进行优化,并在集成电路芯片表面设置散热鳍片对芯片进行热管理优化；对集成电路芯片的掺杂工艺参数进行优化；优化离子注入与扩散工艺参数组合；优化集成电路芯片的光刻工艺参数；优化集成电路芯片的蚀刻工艺参数；对集成电路芯片内部的时序路径进行分析,输出信号传输延迟最长的路径和时序冲突点；调整集成电路芯片中电路的布局和布线并优化逻辑设计,减少信号传输延迟最长的路径的信号延迟和时序冲突点的时序冲突。通过设计专用的高性能IC芯片,以提供更高的性能和效率。
{Subject}: 1.一种高性能ic芯片的专用材料制造参数优化方法,其特征在于,包括：采用多级缓存结构对集成电路芯片的整体架构进行优化,并在集成电路芯片表面设置散热鳍片对芯片进行热管理优化；基于检测集成电路芯片的载流子迁移率大小变化,对集成电路芯片的掺杂工艺参数进行优化；优化离子注入与扩散工艺参数组合,通过设计至少一组实验,获取并输出掺杂均匀性最高的工艺参数组合；通过优化集成电路芯片的光刻工艺参数,提高光刻图案的精度,所述光刻工艺参数包括光源波长、曝光时间、显影时间和光刻胶的厚度；通过优化集成电路芯片的蚀刻工艺参数,提高蚀刻图案的精度和侧壁垂直度,所述蚀刻工艺参数包括蚀刻液的浓度、蚀刻温度和蚀刻时间；对集成电路芯片内部的时序路径进行分析,输出信号传输延迟最长的路径和时序冲突点；通过调整集成电路芯片中电路的布局和布线并优化逻辑设计,减少信号传输延迟最长的路径的信号延迟和时序冲突点的时序冲突。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 网卡的供电方法及服务器、存储介质及电子设备
{Author}: 魏文星
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-02-25
{Notes}: CN119052009B
{Abstract}: 本申请实施例提供了一种网卡的供电方法及服务器、存储介质及电子设备,涉及计算机领域,应用于服务器,所述服务器包括：电子保险丝,供电连接器,网卡,该网卡的供电方法包括：确定所述网卡的当前工作模式,其中,所述网卡的工作模式包括：网络接口卡模式和数据处理单元模式；在所述当前工作模式为所述网络接口卡模式的情况下,控制电子保险丝的使能管脚在所述服务器处于运行状态的情况下开启；在所述当前工作模式为所述数据处理单元模式的情况下,控制所述电子保险丝的使能管脚在所述服务器处于关机状态的情况下开启。
{Subject}: 1.一种网卡的供电方法,其特征在于,应用于服务器,所述服务器包括：电子保险丝,供电连接器,网卡；所述电子保险丝的一端与电源单元电连接,所述电子保险丝的另一端与所述供电连接器电连接,在所述电子保险丝的使能管脚开启的情况下,所述电子保险丝允许电流通过,所述供电连接器允许给所述网卡提供核心电源或辅助电源；包括：确定所述网卡的当前工作模式,其中,所述网卡的工作模式包括：网络接口卡模式和数据处理单元模式；在所述当前工作模式为所述网络接口卡模式的情况下,控制电子保险丝的使能管脚在所述服务器处于运行状态的情况下开启；在所述当前工作模式为所述数据处理单元模式的情况下,控制所述电子保险丝的使能管脚在所述服务器处于关机状态的情况下开启；其中,在所述当前工作模式为所述数据处理单元模式的情况下,如果所述服务器处于开机状态,则所述电子保险丝的使能管脚处于开启状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储系统故障监控方法、设备、介质及计算机程序产品
{Author}: 邱连兴;刘栋
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-02-25
{Notes}: CN119065932B
{Abstract}: 本发明涉及计算机技术领域,公开了一种存储系统故障监控方法、设备、介质及计算机程序产品,该方法用于控制器,包括：向扩展芯片发送第一控制信号,控制扩展芯片监测扩展芯片的上行链路状态和下行链路状态；控制器与扩展芯片连接；获取扩展芯片的上行链路和下行链路中的故障信息；向背板可编程逻辑器件发送第二控制信号,控制背板可编程逻辑器件检测扩展芯片的心跳信号；控制器和扩展芯片均与背板可编程逻辑器件连接；读取扩展芯片的心跳信号,若扩展芯片的心跳信号未在设定范围内,确认扩展芯片处于挂死状态。这样能够提前预判存储类故障,有助于故障发生之前进行业务卸载维修,避免提取日志和特征匹配的操作,节省故障检测的时间。
{Subject}: 1.一种存储系统故障监控方法,其特征在于,所述方法用于控制器,包括：向扩展芯片发送第一控制信号,控制所述扩展芯片监测所述扩展芯片的上行链路状态和下行链路状态；所述控制器与所述扩展芯片连接；所述扩展芯片上行连接扩展卡；所述扩展卡与处理器连接；所述扩展芯片下行连接至少一个硬盘；从所述扩展芯片的上行链路状态中获取所述扩展芯片与所述扩展卡之间的链路故障信息；从所述扩展芯片的下行链路状态中获取与所述扩展芯片下行连接的各所述硬盘的非健康状态；向背板可编程逻辑器件发送第二控制信号,控制所述背板可编程逻辑器件检测所述扩展芯片的心跳信号；所述控制器和所述扩展芯片均与所述背板可编程逻辑器件连接；读取所述扩展芯片的心跳信号,若所述扩展芯片的心跳信号未在设定范围内,确认所述扩展芯片处于挂死状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于腐蚀工艺监控的表征器件
{Author}: 李燕妃;谢儒彬;乔明;张波
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-02-25
{Notes}: CN119275214B
{Abstract}: 本发明提出一种用于腐蚀工艺监控的表征器件,属于半导体技术领域。表征器件包括衬底、场氧介质层、栅氧介质层、金属前介质层、阳极多晶硅、阴极多晶硅、阳极接触孔、阴极接触孔、阳极金属、阴极金属、阳极、阴极,还包括划分的第一有源区、第二有源区、第三有源区、场区,有源区上设置的阳极多晶硅和阴极多晶硅互不相连,且分别由阳极金属和阴极金属引出,通过对阳极和阴极进行电压扫描测试,可表征集成电路工艺制造过程中多晶硅残余和场区腐蚀问题,从而指导工艺技术优化开发。提升集成电路的可靠性。同时,在引出端口采用多晶硅连接,增加了腐蚀工艺的复杂度,从另一个维度上进一步表征工艺的稳定性。
{Subject}: 1.一种用于腐蚀工艺监控的表征器件,其特征在于,所述表征器件包括衬底(11)、场氧介质层(21)、栅氧介质层(22)、金属前介质层(23)、阳极多晶硅(31)、阴极多晶硅(32)、阳极接触孔(41)、阴极接触孔(42)、阳极金属(51)、阴极金属(52)、阳极(301)、阴极(302)；衬底(11)上方均匀间隔设置有四个场氧介质层(21),四个场氧介质层(21)的三个间隙处设置栅氧介质层(22),使场氧介质层(21)与栅氧介质层(22)交替分布；从表征器件俯视方向观察,设置有场氧介质层(21)的区域划分为场区(201),场氧介质层(21)中间间隔的三个栅氧介质层(22)的区域划分为第一有源区(101)、第二有源区(102)、第三有源区(103)；阳极多晶硅(31)和阴极多晶硅(32)为长条状,均匀交替错开排布在栅氧介质层(22)和场氧介质层(21)上表面,从表征器件俯视方向观察,阳极多晶硅(31)和阴极多晶硅(32)的长边垂直于场氧介质层(21)和栅氧介质层(22)的长边,阳极多晶硅(31)和阴极多晶硅(32)的长边横跨所有场氧介质层(21)及栅氧介质层(22),阳极多晶硅(31)和阴极多晶硅(32)的短边设置在两个边缘场氧介质层(21)上表面；阳极多晶硅(31)及阴极多晶硅(32)上表面,和场氧介质层(21)及栅氧介质层(22)未覆盖阳极多晶硅(31)及阴极多晶硅(32)的上表面设置金属前介质层(23)；阳极金属(51)及阴极金属(52)设置在金属前介质层(23)上表面,从表征器件俯视方向观察,阳极金属(51)及阴极金属(52)分别设置在两个边缘场氧介质层(21)的正上方,且阳极金属(51)及阴极金属(52)的长边方向与场氧介质层(21)的长边方向平行；阳极接触孔(41)设置在阳极金属(51)下方阳极多晶硅靠近短边的边缘处；阳极金属(51)与阳极多晶硅(31)之间通过金属前介质层(23)隔离,并通过阳极接触孔(41)相连引出,形成阳极(301)；阴极接触孔(42)设置在阴极金属(52)下方阴极多晶硅靠近短边的边缘处,阴极金属(52)与阴极多晶硅(32)之间通过金属前介质层(23)隔离,并通过阴极接触孔(42)相连引出,形成阴极(302)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产用运输装置
{Author}: 王天华;李君
{Author Address}: 225400 江苏省泰州市泰兴市高新技术产业开发区科创路18号(泰兴市国家级科技企业孵化器)
{Subsidiary Author}: 泰州华拓电子科技有限公司
{Date}: 2025-02-25
{Notes}: CN119503343A
{Abstract}: 本发明涉及运输装置技术领域,更具体的公开了一种集成电路生产用运输装置,包括定位输送组件,所述定位输送组件内侧的一侧活动卡接有抽气组件,所述定位输送组件内侧的另一侧固定连接有排气组件,所述抽气组件包括抽气槽,所述抽气槽的一侧固定连接有定位条,所述抽气槽的内侧设置有过滤网,所述过滤网的底部固定连接有第一异径方管；本发明在抽气组件与排气组件的运转过程中,在进行使用的过程中因气泵工作产生的向传动带内侧吹动的气流会将位于传动带顶部的零件碎屑和灰尘等吸入到抽气槽中,然后第二定位半圆环与旋转定位块的定位下产生旋转,然后即可将抽气组件整体的抽出,然后即可对过滤网进行清洁。
{Subject}: 1.一种集成电路生产用运输装置,其特征在于：包括定位输送组件(1),所述定位输送组件(1)内侧的一侧活动卡接有抽气组件(2),所述定位输送组件(1)内侧的另一侧固定连接有排气组件(3),所述抽气组件(2)包括抽气槽(201),所述抽气槽(201)的一侧固定连接有定位条(202),所述抽气槽(201)的内侧设置有过滤网(203),所述过滤网(203)的底部固定连接有第一异径方管(204),所述第一异径方管(204)的底部固定连接有气体导向组件(205)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种智能定量拿取螺母设备及其方法
{Author}: 闫勋德;王解放;张正斌;刘旭涛;李天明;朱新伟
{Author Address}: 130013 吉林省长春市安庆路5号
{Subsidiary Author}: 一汽-大众汽车有限公司
{Date}: 2025-02-25
{Notes}: CN119503428A
{Abstract}: 本发明公开了一种智能定量拿取螺母设备及其方法,该设备包括托盘、输送通道、控制器、与控制器电连接的上舵机、下舵机、第一传感器、第二传感器和第三传感器；托盘第一端高于第二端,其第二端设置有出口；输送通道的第一端与托盘的出口相衔接,其第一端高于第二端；上舵机和下舵机分别包括设置于输送通道上方的上舵机臂和下舵机臂,上舵机臂用于阻挡与上端螺母相邻的上游螺母,下舵机臂用于阻挡下端螺母；第一传感器设置于上舵机臂的下游,用于检测上端螺母；第二传感器设置于下舵机臂的上游,用于检测下端螺母；第三传感器设置于输送通道的第二端。本发明的优点是能够根据用户需求自动定量提供螺母,无需等待,伸手即吐钉,工作效率高。
{Subject}: 1.一种智能定量拿取螺母设备,其特征在于,包括：托盘,所述托盘第一端高于第二端,其第二端设置有出口；输送通道,所述输送通道的第一端与托盘的出口相衔接,所述输送通道的第一端高于第二端；上舵机和下舵机,所述上舵机和下舵机分别包括设置于输送通道上方的上舵机臂和下舵机臂,所述上舵机臂用于阻挡与上端螺母相邻的上游螺母,所述下舵机臂用于阻挡下端螺母；第一传感器和第二传感器,所述第一传感器设置于上舵机臂的下游,用于检测上端螺母；所述第二传感器设置于下舵机臂的上游,用于检测下端螺母；第三传感器,所述第三传感器设置于输送通道的第二端；控制器,所述上舵机、下舵机、第一传感器、第二传感器和第三传感器均与控制器电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装组件中过孔的制作方法及封装组件
{Author}: 盛伟
{Author Address}: 300000 天津市滨海新区天津华苑产业区海泰西路18号北2-204工业孵化-3-8
{Subsidiary Author}: 海光信息技术股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517897A
{Abstract}: 本申请实施例公开了集成电路封装组件中过孔的制作方法及封装组件,涉及集成电路技术领域,既便于降低工艺成本,又便于减少传输信号的衰减,提高传输信号的质量,所述方法包括：在所述电路层的表面形成承载层；在所述衬底的表面形成阻挡层；通过刻蚀,形成贯穿所述阻挡层及所述衬底层,并深入所述电路层的第一盲孔；其中,所述电路层中的导电结构暴露于所述第一盲孔的孔底；对所述第一盲孔的孔口进行扩孔；在所述第一盲孔中填充导电材料,以形成具有一体化导电结构的第一过孔。本申请适用于在集成电路封装组件中制作过孔。
{Subject}: 1.一种集成电路封装组件中过孔的制作方法,其特征在于,所述集成电路封装组件包括衬底和设在所述衬底上的电路层；所述方法包括：在所述电路层的表面形成承载层；在所述衬底的表面形成阻挡层；通过刻蚀,形成贯穿所述阻挡层及所述衬底层,并深入所述电路层的第一盲孔；其中,所述电路层中的导电结构暴露于所述第一盲孔的孔底；对所述第一盲孔的孔口进行扩孔；在所述第一盲孔中填充导电材料,以形成具有一体化导电结构的第一过孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路结构及半导体器件的制造方法
{Author}: 山姆·瓦泽里;鲍新宇;伊莎·达泰
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517901A
{Abstract}: 本公开的实施例涉及集成电路(IC)结构及半导体器件的制造方法。IC结构包括形成在衬底上的晶体管器件,其中晶体管器件具有源极/漏极(S/D)区域和栅极结构。在衬底上形成包括嵌入在金属间介电(IMD)层中的金属线和金属通孔的多层互连(MLI)结构。并且形成散热层,该散热层具有设置在MLI结构的至少部分上方的具有多个峰和谷的表面。接合层设置在散热层上方,并且覆盖多个峰和谷。
{Subject}: 1.一种集成电路IC结构,包括：晶体管器件,形成在衬底上方,所述晶体管器件具有源极/漏极(S/D)区域和栅极结构；多层互连(MLI)结构,位于所述晶体管器件上方,其中,所述多层互连结构包括嵌入在金属间介电(IMD)层中的金属线和金属通孔；散热层,具有设置在所述多层互连结构的至少部分上的具有多个峰和谷的表面；以及接合层,位于所述散热层上方且覆盖所述多个峰和谷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 风机的振动在线检测装置
{Author}: 缪苏东;黄小飞;唐志贵;吴正学
{Author Address}: 225500 江苏省泰州市姜堰区罗塘街道富源路100号
{Subsidiary Author}: 梵帝风机(泰州)有限公司
{Date}: 2025-02-25
{Notes}: CN119509683A
{Abstract}: 一种风机的振动在线检测装置,在风机的电机的三相电流回路中分别串联电流互感器,其A相电流互感器BT1的次级全波整流电压Uia过零时,过零比较器输出过零信号Uk,使电子开关IC1和第二电子开关IC2导通；运算放大器A1对B相电流互感器BT2的次级整流电压Uib与C相电流互感器BT3的次级整流电压Uic,进行比较,如两者瞬时值相等,运算放大器A1的输出为0,表示风机动平衡正常；如两者瞬时值不相等,运算放大器A1的输出脉冲信号,表示风机动平衡不正常；其有益效果是,能消除供电电压波动产生的干挠,可准确判断电机轴承振动幅度是否超过允许范围；本振动检测装置的结构简单,能降低成本；振动检测装置与风机无机械连接,能避免风机振动的干挠,安装调试方便。
{Subject}: 1.风机的振动在线检测装置,其包括电机、风叶,风叶安装在轴套上,轴套连接在电机的主轴上,其特征是,在电机的三相电流回路中分别串联A相电流互感器BT1、B相电流互感器BT2、C相电流互感器BT3,其特征是,A相电流互感器BT1的次级接桥式整流器QT1的输入端,桥式整流器QT1输出端的负极接地,桥式整流器QT1输出端的正极接过零比较器的输入端,过零比较器的输出端接第一电子开关IC1的控制端和第二电子开关IC2的控制端；B相电流互感器BT2的次级接桥式整流器QT2的输入端,桥式整流器QT2输出端的负极接地,桥式整流器QT2输出端的正极接第一电子开关IC1的一端,第一电子开关IC1的另一端接运算放大器A1的反相输入端,运算放大器A1的反相输入端通过电阻R4接地；C相电流互感器BT3的次级接桥式整流器QT3的输入端,桥式整流器QT3输出端的负极接地,桥式整流器QT3输出端的正极接运算放大器A1的同相输入端,运算放大器A1的同相输入端通过电阻R6接地；当A相电流过零时,如B相电流瞬时值与C相电流瞬时值相等,运算放大器A1的输出端为0；如B相电流瞬时值与C相电流瞬时值不相等,运算放大器A1的输出端输出脉冲信号；运算放大器A1的工作电源由正电源V+和负电源V-提供。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的检修方法
{Author}: 刘佩来
{Author Address}: 226600 江苏省南通市海安县仁桥镇镇海路11号
{Subsidiary Author}: 南通宁海机械电器有限公司
{Date}: 2025-02-25
{Notes}: CN119511032A
{Abstract}: 本发明提供了应用于电子元件检测领域的一种集成电路的检修方法,本申请中,利用物联网技术辅助进行集成电路的检修工作,在集成电路出现故障时,可以根据通过移动检测终端查阅物联网云端的故障排除方法并尝试排除,在故障排除后,对设备进行维护,并拍摄检修完成的集成电路照片,将设备的状态进行更新,而在检修人员无法排除故障时,则聘请高水平的专业人员进行检修,并在故障排除后,对设备进行维护,以及对设备的状态进行更新,在设备状态更新后,对检修计划进行调整,可以利用非专业的技术人员对集成电路记性检修工作,降低对技术设施终端内集成电路检修的用人成本,同时增加检对基础设施终端的集成电路修效率。
{Subject}: 1.一种集成电路的检修方法,其特征在于,主要包括以下步骤：S1、集成电路检修系统建立,其中集成电路的检修系统包括移动检测终端(1),所述移动检测终端(1)信号连接有控制终端(2),所述控制终端(2)分别信号连接有物联网云端(3)和基础设施终端群(4)；S2、设备信息录入,在基础设施终端群(4)启用前,将基础设施终端群(4)的设备信息录入到移动检测终端(1)内；S3、制定检修计划,根据步骤S2设备信息录入中录入的设备信息和设备工作的环境因素通过控制终端(2)在物联网云端(3)内搜寻过往使用过程基础设施终端群(4)的检修记录：包括但不仅限于使用寿命、故障类型和故障间隔的数据,并根据上述检修记录制定该设备集成电路的检修计划；S4、计划检修,根据指定好的检修计划记性检修,在检修过程中,利用移动检测终端(1)进行辅助检修,在集成电路正常工作时,在设备维护好,将设备的维护状态进行更新,在集成电路出现故障时,可以根据通过移动检测终端(1)查阅物联网云端(3)的故障排除方法并尝试排除,在故障排除后,对设备进行维护,并拍摄检修完成的集成电路照片,将设备的状态进行更新,而在检修人员无法排除故障时,则聘请高水平的专业人员进行检修,并在故障排除后,对设备进行维护,以及对设备的状态进行更新。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 发送电路、接收电路、集成电路芯片和测试方法
{Author}: 杨思彦;祁萨丽;邓雪青
{Author Address}: 300392 天津市滨海新区华苑产业区海泰西路18号北2-204工业孵化-3-8
{Subsidiary Author}: 海光信息技术股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517768A
{Abstract}: 本公开的实施例提供了一种发送电路、接收电路、集成电路芯片和测试方法。该发送电路包括：测试数据发生模块、待测发送模块、测试接收模块、测试数据检测模块,测试数据发生模块被配置为生成第一测试数据；待测发送模块被配置为基于第一测试数据生成第二测试数据；测试接收模块被配置为基于第二测试数据生成第三测试数据；测试数据检测模块被配置为接收第三测试数据,并检测第三测试数据是否与第一测试数据相符,待测发送模块还被配置为接收相位可调节的第一时钟信号,测试接收模块和/或测试数据检测模块还被配置为接收相位可调节的第二时钟信号。该发送电路能够避免影响电路性能,在晶圆测试阶段实现物理层电路的性能测试、筛选和分级。
{Subject}: 1.一种发送电路,包括：测试数据发生模块、待测发送模块、测试接收模块、测试数据检测模块,其中,所述测试数据发生模块被配置为生成第一测试数据；所述待测发送模块被配置为基于所述第一测试数据生成第二测试数据,并输出至所述测试接收模块；所述测试接收模块被配置为基于所述第二测试数据生成第三测试数据,并输出至所述测试数据检测模块；所述测试数据检测模块被配置为接收所述第三测试数据,并检测所述第三测试数据是否与所述第一测试数据相符,其中,所述待测发送模块还被配置为接收第一时钟信号,所述测试接收模块和/或所述测试数据检测模块还被配置为接收第二时钟信号,所述第一时钟信号与所述第二时钟信号的相位可调节。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路标准样片及其测试方法
{Author}: 薄涛;张宇博;郑锋;罗锦晖;张骋;刘文捷
{Author Address}: 430074 湖北省武汉市东湖新技术开发区凤凰产业园藏龙北路1号
{Subsidiary Author}: 中国船舶集团有限公司第七〇九研究所
{Date}: 2025-02-25
{Notes}: CN119511175A
{Abstract}: 本申请属于微电子计量测试领域,具体公开了一种集成电路标准样片及其测试方法,标准样片包括：基板,以及贴装于所述基板顶面的系统级芯片SoC、模数转换器、数模转换器、基准源以及数据选择器；所述系统级芯片SoC,用于控制标准信号的输出、采集及反馈控制；所述模数转换器,用于实现标准信号的采集及闭环反馈；所述数模转换器,用于实现标准信号的输出及闭环反馈；所述基准源,用于提供模数转换器的基准电压和数模转换器的基准电压；所述数据选择器,用于实现数据测试系统的通道切换,以实现通过单个标准样片的多通道测试。通过本申请,可提高集成电路测试系统的测试工作效率。
{Subject}: 1.一种集成电路标准样片,其特征在于,包括：基板,以及贴装于所述基板顶面的系统级芯片SoC、模数转换器、数模转换器、基准源以及数据选择器；所述系统级芯片SoC,用于控制标准信号的输出、采集及反馈控制；所述模数转换器,用于实现标准信号的采集及闭环反馈；所述数模转换器,用于实现标准信号的输出及闭环反馈；所述基准源,用于提供模数转换器的基准电压和数模转换器的基准电压；所述数据选择器,用于实现数据测试系统的通道切换,以实现通过单个标准样片的多通道测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种微电子芯片封装装置及封装工艺
{Author}: 高付宾;王亚飞;李宏;吴雷
{Author Address}: 101200 北京市平谷区马坊镇马坊大街32号院5号楼1至5层
{Subsidiary Author}: 北京七星华创微电子有限责任公司
{Date}: 2025-02-25
{Notes}: CN119517814A
{Abstract}: 本申请涉及一种微电子芯片封装装置及封装工艺,涉及微电子芯片封装技术领域,其包括贴膜机,所述贴膜机上设置有夹持机构,所述贴膜机的外部安装有封装机,所述封装机的上安装有机械臂。该一种微电子芯片封装装置及工艺,在对微电子芯片框架进行封装时,先去除一层剥离层直接贴膜于微电子芯片框架背部上而后固定在加热盘的底部,通过加热座将微电子芯片框架外部的胶膜软化,使得微电子芯片框架与胶膜充分接触,而后将烘烤之后的微电子芯片框架通过机械臂转运至加工座上,对微电子芯片框架进行研磨整平处理,去除多余粘接层。
{Subject}: 1.一种微电子芯片封装装置,包括贴膜机(1),所述贴膜机(1)上设置有夹持机构(2),所述贴膜机(1)的外部安装有封装机(5),所述封装机(5)上安装有机械臂(6),其特征在于；所述夹持机构(2)包括固定壳(21)、连接杆(22)、扭簧(23)、夹板(24)和垫片(25),所述贴膜机(1)上安装有固定壳(21),所述固定壳(21)的一端贯穿连接有连接杆(22),所述连接杆(22)的外壁套设有扭簧(23),所述连接杆(22)的一端贯穿连接有夹板(24),所述夹板(24)的外壁固定有垫片(25)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件和形成半导体封装件的方法
{Author}: 陈威宇;邱肇玮;陈信良;施浩然;裴浩然;林修任
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517842A
{Abstract}: 在实施例中,方法包括沿着第一衬底形成器件区域；在器件区域和第一衬底上方形成互连结构；在互连结构上方形成金属柱,形成金属柱包括：在互连结构上方形成基底层；在基底层上方形成中间层；和在中间层上方形成覆盖层；在覆盖层上方形成焊料区域；以及执行蚀刻工艺以使基底层和覆盖层的侧壁从中间层和焊料区域的侧壁凹进。本公开的实施例提供了半导体器件和形成半导体封装件的方法。
{Subject}: 1.一种形成半导体封装件的方法,包括：沿着第一衬底形成器件区域；在所述器件区域和所述第一衬底上方形成互连结构；在所述互连结构上方形成金属柱,形成所述金属柱包括：在所述互连结构上方形成基底层；在所述基底层上方形成中间层；和在所述中间层上方形成覆盖层；在所述覆盖层上方形成焊料区域；以及执行蚀刻工艺以使所述基底层和所述覆盖层的侧壁从所述中间层和所述焊料区域的侧壁凹进。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体装置、集成电路器件及其制造方法
{Author}: 林政明;石哲齐;温伟源;廖思雅;伊莎·达泰;山姆·瓦泽里;陈柏羽;吴政鸿;张简维平;鲍新宇
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517867A
{Abstract}: 热电冷却器(TEC)定位为将热量从半导体芯片上的热点移动出去并且朝着介电衬底移动。这种热管理方法当与掩埋轨和背侧电源输送结合使用时特别有效。TEC可以位于IC封装件的两个器件层之间的包含焊料连接的层中。可选地,TEC可以位于半导体衬底上方的金属互连结构中,诸如位于金属互连结构的顶部处的钝化堆叠件中。这些位置中的任一个处的TEC可以通过晶圆层级处理来形成。本申请的实施例还涉及半导体装置、集成电路器件及其制造方法。
{Subject}: 1.一种半导体装置,包括：半导体衬底,具有第一侧和第二侧,其中,所述第二侧与所述第一侧相对；介电衬底；以及热电冷却器,位于所述介电衬底和所述半导体衬底之间,其中,所述热电冷却器配置为将热量从所述半导体衬底转移至所述介电衬底。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路(IC)结构及其形成方法
{Author}: 伊莎·达泰;山姆·瓦泽里;鲍新宇
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517874A
{Abstract}: IC结构包括：前侧互连结构,位于器件层的前侧上,前侧互连结构包括通过IMD层彼此隔离并且嵌入在IMD层中的第一金属部件和第二金属部件,第一金属部件电连接至晶体管器件,并且第二金属部件与晶体管器件电隔离；背侧互连结构,位于器件层的背侧上,背侧互连结构包括通过背侧IMD层彼此隔离并且嵌入在背侧IMD层中的第三金属部件和第四金属部件,第三金属部件电连接至晶体管器件,并且第四金属部件与晶体管器件电隔离。IC结构还包括位于背侧互连结构的背侧上的具有导热且电绝缘的材料的散热器层。本申请的实施例还涉及集成电路(IC)结构及其形成方法。
{Subject}: 1.一种集成电路结构,包括：器件层,具有晶体管器件,所述晶体管器件具有位于源极/漏极区域之间的沟道区域以及位于沟道区域上方的栅极堆叠件；前侧互连结构,位于所述器件层的前侧上,其中,所述前侧互连结构包括嵌入在金属间介电层中的第一金属部件和第二金属部件,所述第一金属部件和所述第二金属部件通过所述金属间介电层彼此隔离,所述第一金属部件电连接至所述晶体管器件的源极/漏极区域或栅极堆叠件,并且所述第二金属部件与所述晶体管器件电隔离；背侧互连结构,位于所述器件层的背侧上,其中,所述背侧互连结构包括嵌入在背侧金属间介电层中的第三金属部件和第四金属部件,所述第三金属部件和所述第四金属部件通过所述背侧金属间介电层彼此隔离,所述第三金属部件电连接至所述晶体管器件的源极/漏极区域或栅极堆叠件,并且所述第四金属部件与所述晶体管器件电隔离；以及散热器层,位于所述背侧互连结构的背侧上,其中,所述散热器层由导热且电绝缘的散热器材料制成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于互连的装置和封装电路
{Author}: 马超
{Author Address}: 100020 北京市朝阳区豆各庄黄厂西路1号C3栋一层1248
{Subsidiary Author}: 北京平头哥信息技术有限公司
{Date}: 2025-02-25
{Notes}: CN119517908A
{Abstract}: 本发明实施例公开了一种用于互连的装置和封装电路。该互连装置包括第一差分传输线和第二差分传输线。第一差分传输线的正线和负线中的至少一个设置在基板的第一层。第二差分传输线的正线包括位于基板的第一层的第一部分和位于基板的第二层的第二部分,所述第一部分和第二部分通过第一导电通孔连接,第二差分传输线的负线包括位于基板的第一层的第三部分和位于基板的第二层的第四部分,所述第三部分和第四部分通过第二导电通孔连接,所述第一导电通孔和所述第二导电通孔穿过所述第一层和所述第二层之间的介电材料层。
{Subject}: 1.一种用于互连的装置,包括：第一差分传输线,包括正线和负线,其中,所述正线和负线的至少一个位于基板的第一层；以及第二差分传输线,包括正线和负线,其中,所述第二差分传输线的正线包括位于所述基板的第一层的第一部分和位于所述基板的第二层的第二部分,所述第一部分和所述第二部分通过第一导电通孔连接,所述第二差分传输线的负线包括位于所述基板的第一层的第三部分和位于所述基板的第二层的第四部分,所述第三部分和所述第四部分通过第二导电通孔连接,所述第一导电通孔和所述第二导电通孔穿过所述第一层和所述第二层之间的介电材料层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于碳化硅MOSFET晶圆级老化的多层电路晶圆及其制造方法
{Author}: 刘强;倪炜江;郝志杰
{Author Address}: 241000 安徽省芜湖市弋江区芜湖高新技术产业开发区芜湖科技产业园B3栋
{Subsidiary Author}: 安徽芯塔电子科技有限公司
{Date}: 2025-02-25
{Notes}: CN119517911A
{Abstract}: 本发明涉及芯片测试与老化试验技术领域,具体涉及一种用于碳化硅MOSFET晶圆级老化的多层电路晶圆及其制造方法,该晶圆包含阵列化的检测芯片,每个检测芯片包含与碳化硅MOSFET正面相对的源极接触凸点电极和栅极接触凸点电极,每个检测芯片内部含有电流检测电路和模拟开关。当漏极漏电流或栅极漏电流超过一定阈值时,立刻驱使模拟开关关断,使主电路断开,使被老化的芯片避免因漏电流过大而发热烧毁,也进而避免芯片烧毁造成对周围芯片的不良影响。在安装使用时,仅需对多层电路晶圆的背面施加较小的压力,即可确保每个凸点电极与碳化硅MOSFET芯片的良好接触。本晶圆响应快、延时短,提高了对芯片和电路的保护能力。
{Subject}: 1.一种用于碳化硅MOSFET晶圆级老化的多层电路晶圆,其特征在于,包括：含有多层电路的晶圆,在所述晶圆的第一同心圆区域内部设置有阵列化的检测芯片,在第一同心圆以外的圆环区域中设置有外电路接口区域,每个所述检测芯片内部设置有若干源极接触凸点和若干栅极接触凸点,分别用于连接被老化的碳化硅MOSFET芯片的源电极和栅电极；每个所述检测芯片内部均设置有电流检测电路和模拟开关,所述外电路接口区域设置有所有检测芯片的公用电源端、公用地端、公用复位端、公用源端、公用栅端,以及每颗检测芯片的漏极电流检测输出端和栅极电流检测输出端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的形式验证方法
{Author}: 刘美华;苏宇;林岩
{Author Address}: 518000 广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园2号楼801
{Subsidiary Author}: 深圳国微福芯技术有限公司
{Date}: 2025-02-25
{Notes}: CN119514439A
{Abstract}: 本发明公开了一种集成电路的形式验证方法,包括：获取待验证的属性,并依次分析每一个属性；若不存在已分析的属性,或者当前属性与已分析的属性的无关联关系,则直接为当前属性生成其对应的影响锥,并记录信号集；若当前属性与已分析的属性互为关联属性,则判断两者的影响锥共享程度；若两者的影响锥共享程度低于预设共享程度,则直接为当前属性生成其对应的影响锥,并记录该影响锥对应的信号集；否则生成扩展影响锥作为当前属性与该已分析的属性的影响锥,并记录该影响锥对应的信号集；扩展锥为在对应的影响锥的基础上追加当前属性的信号而生成的影响锥；当所有属性均分析完毕,基于影响锥进行形式验证。本发明可以减少重复验证,提高验证效率。
{Subject}: 1.一种集成电路的形式验证方法,其特征在于,包括：获取集成电路的待验证的属性,并依次分析每一个属性；若不存在已分析的属性,或者当前属性与任意一个已分析的属性的无关联关系,则直接为当前属性生成其对应的影响锥,并记录该影响锥对应的信号集；若当前属性与任意一个已分析的属性互为关联属性,则判断两者的影响锥共享程度；若两者的影响锥共享程度低于预设共享程度,则直接为当前属性生成其对应的影响锥,并记录该影响锥对应的信号集；否则以对应的已分析的属性的影响锥为基础,生成扩展影响锥作为当前属性与该已分析的属性的影响锥,并记录该影响锥对应的信号集；所述扩展锥为在对应的影响锥的基础上追加当前属性的信号而生成的影响锥；当所有属性均分析完毕时,基于所述属性的影响锥进行形式验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图中信号线阻抗的调整方法及装置
{Author}: 高敬;周玉洁;孙坚
{Author Address}: 200233 上海市闵行区合川路2570号2幢704室
{Subsidiary Author}: 上海航芯电子科技股份有限公司
{Date}: 2025-02-25
{Notes}: CN119514458A
{Abstract}: 本发明公开了一种集成电路版图中信号线阻抗的调整方法,针对现有的信号线阻抗通过手动测量长度和宽度计算粗略误差大的问题,初步完成集成电路版图后,根据信号线在电路图中的名称,生成信号线的GDSII文件；从GDSII文件中获取信号线中所有金属线及通孔的坐标信息,结合各层金属线和通孔的单位阻抗,计算信号线的总阻抗值；比较信号线的总阻抗值与预设的最大阻抗值的大小,若总阻抗值未超出最大阻抗值,则集成电路版图符合要求；若总阻抗值大于最大阻抗值,则修改集成电路版图,重新计算信号线阻抗。从而提高信号线的阻抗计算的准确性,进而提高集成电路版图设计的工作效率。
{Subject}: 1.一种集成电路版图中信号线阻抗的调整方法,其特征在于,包括：初步完成集成电路版图后,根据信号线在电路图中的名称,生成信号线的GDSII文件；从GDSII文件中获取信号线中所有金属线及通孔的坐标信息,根据金属线的坐标信息,确定所有金属线的串并联关系,及金属线的长度和宽度；结合各层金属线的单位阻抗,计算信号线的总阻抗值；比较信号线的总阻抗值与预设的最大阻抗值的大小,若总阻抗值未超出最大阻抗值,则集成电路版图符合要求；若总阻抗值大于最大阻抗值,则修改集成电路版图,重新计算信号线阻抗。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种像素阵列电路和微显示集成电路
{Author}: 张浩军;唐平大;姚远
{Author Address}: 210000 江苏省南京市江北新区星火路14号长峰大厦1号试验楼201室
{Subsidiary Author}: 南京芯视元电子有限公司
{Date}: 2025-02-25
{Notes}: CN119516943A
{Abstract}: 本发明公开了一种像素阵列电路和微显示集成电路,其中,像素阵列电路包括多个交叉排列的主像素电路和子像素电路；每个主像素电路的主发光控制单元根据开关存储单元输入的像素电路驱动电压信号生成主电流驱动信号以驱动对应的发光器件；每个子像素电路包括发光器件和N个与发光器件电连接的子发光控制单元；每个子像素电路中的N个子发光控制单元分别与N个主像素电路中的开关存储单元连接,每个子像素电路的N个子发光控制单元被配置为在连接的N个主像素电路中的开关存储单元输入的采样电压控制下,分别生成N个子电流驱动信号,N个子电流驱动信号共同驱动对应的发光器件。本发明同样芯片面积集成更多的像素电路,分辨率高,功率低,发光亮度一致性高。
{Subject}: 1.一种像素阵列电路,其特征在于,包括多个交叉排列的主像素电路和子像素电路；每个主像素电路包括开关存储单元、与开关存储单元连接的主发光控制单元以及发光器件；所述开关存储单元被配置为对图像数据信号进行电压采样和存储,并将采样电压输入至主发光控制单元,所述主发光控制单元被配置为在开关存储单元输入的采样电压的控制下生成主电流驱动信号以驱动对应的发光器件；每个子像素电路包括发光器件和N个与发光器件电连接的子发光控制单元；每个子像素电路中的N个子发光控制单元分别与N个主像素电路中的开关存储单元一对一地连接,每个子像素电路的N个子发光控制单元被配置为在连接的N个主像素电路中的开关存储单元输入的采样电压控制下,分别生成N个子电流驱动信号,N个子电流驱动信号共同驱动对应的发光器件,N大于等于2且为自然数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信号发生器、信号产生方法及集成电路芯片
{Author}: 刘智力;吴子岚;张晓旭
{Author Address}: 310012 浙江省杭州市西湖区华星路99号东软创业大厦A408
{Subsidiary Author}: 杭州朔天科技有限公司
{Date}: 2025-02-25
{Notes}: CN119512315A
{Abstract}: 本申请提供一种信号发生器、信号产生方法及集成电路芯片。信号发生器,包括：接口模块、寄存器模块、信号发生模块和存储模块；接口模块与寄存器模块和信号发生模块连接,用于接收信号发生器外部的配置信息与原始数据,将配置信息传输至寄存器模块,并将原始数据传输至信号发生模块；寄存器模块与信号发生模块连接,用于存储配置信息,并为信号发生模块提供配置信息；信号发生模块包括至少一个信号发生单元；信号发生单元,用于根据原始数据与配置信息,对原始数据进行脉冲调制和/或延时处理,并输出原始数据对应的波形信号。上述装置,用以提高信号生成的灵活性。
{Subject}: 1.一种信号发生器,其特征在于,包括：接口模块、寄存器模块、信号发生模块和存储模块；所述接口模块与所述寄存器模块和所述信号发生模块连接,用于接收所述信号发生器外部的配置信息与原始数据,将所述配置信息传输至所述寄存器模块,并将所述原始数据传输至所述信号发生模块；所述寄存器模块与所述信号发生模块连接,用于存储配置信息,并为所述信号发生模块提供所述配置信息；所述信号发生模块包括至少一个信号发生单元；所述信号发生单元,用于根据原始数据与所述配置信息,对所述原始数据进行脉冲调制和/或延时处理,并输出所述原始数据对应的波形信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路卡数据写入方法、电子设备、存储介质及程序产品
{Author}: 温国杰;李立荣;任飞
{Author Address}: 200120 上海市浦东新区自由贸易试验区银城路99号12层、15层
{Subsidiary Author}: 建信金融科技有限责任公司
{Date}: 2025-02-25
{Notes}: CN119512475A
{Abstract}: 本申请提供一种集成电路卡数据写入方法、装置、服务器及存储介质,涉及数据处理领域。该方法包括：接收各数据服务器存储的一个或多个用户数据单元,其中用户数据单元是每个数据服务器根据对应的客户端发送的用户数据单元存储得到的；其中各数据服务器通过多种通信方式与客户端通信；对各数据服务器进行监听,以确定所有的数据服务器存储完对应的用户数据单元；将所有的用户数据单元调取至数据库；周期性地对数据库中的各用户数据单元进行解析处理,以得到各解析后的用户数据单元；控制数据写入设备将各解析后的用户数据单元写入对应的各集成电路卡,以完成各集成电路卡的数据写入,使得集成电路卡数据写入可以支持处理不同来源的数据。
{Subject}: 1.一种集成电路卡数据写入方法,其特征在于,应用于监听服务器,包括：接收各数据服务器存储的一个或多个用户数据单元,其中所述用户数据单元是每个数据服务器根据对应的客户端发送的用户数据单元存储得到的；其中各数据服务器通过多种通信方式与客户端通信；对所述各数据服务器进行监听,以确定所有的数据服务器存储完对应的用户数据单元；将所有的用户数据单元调取至数据库；周期性地对所述数据库中的各用户数据单元进行解析处理,以得到各解析后的用户数据单元；控制数据写入设备将所述各解析后的用户数据单元写入对应的各集成电路卡,以完成所述各集成电路卡的数据写入。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于数据处理的集成电路、处理器和计算设备
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 201203 上海市浦东新区(上海)自由贸易试验区金科路2889弄2号12层01、02、03、04、05单元
{Subsidiary Author}: 摩尔线程智能科技(上海)有限责任公司
{Date}: 2025-02-25
{Notes}: CN119512503A
{Abstract}: 本公开涉及一种用于数据处理的集成电路、处理器和计算设备。该集成电路包括数据存储电路以及矩阵运算电路。数据存储电路被配置为存储矩阵数据。矩阵运算电路包括：控制逻辑电路,被配置为：基于指定数据格式,从数据存储电路读取第一矩阵和第二矩阵,其中,指定数据格式指示第一矩阵中的元素为浮点型数据,第二矩阵中的元素为整型数据；以及,运算逻辑电路,被配置为：根据指定数据格式所指示的元素的数据类型,将第一矩阵和第二矩阵中的元素转换为目标浮点型的元素,并基于转换后的第一矩阵和第二矩阵的元素,确定与第一矩阵和第二矩阵相对应的结果矩阵。该集成电路有助于提升矩阵运算效率,并降低对存储空间的占用以及数据传输量。
{Subject}: 1.一种用于数据处理的集成电路,包括：数据存储电路,被配置为存储矩阵数据；以及,矩阵运算电路,包括：控制逻辑电路,被配置为：基于指定数据格式,从所述数据存储电路读取第一矩阵和第二矩阵,其中,所述指定数据格式指示所述第一矩阵中的元素为浮点型数据,所述第二矩阵中的元素为整型数据；以及,运算逻辑电路,被配置为：根据所述指定数据格式所指示的元素的数据类型,将所述第一矩阵和所述第二矩阵中的元素转换为目标浮点型的元素,并基于转换后的所述第一矩阵和所述第二矩阵的元素,确定与所述第一矩阵和所述第二矩阵相对应的结果矩阵。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路(IC)结构及其形成方法
{Author}: 伊莎·达泰;山姆·瓦泽里;鲍新宇
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119521681A
{Abstract}: 本公开实施例的一个方面涉及集成电路(IC)结构及其形成方法。IC结构可以包括以第一间距设置的第一多个热通孔和以第二间距设置的第三多个热通孔,第二间距大于第一间距。
{Subject}: 1.一种集成电路结构,包括：第一管芯,所述第一管芯包括：第一晶体管器件,形成在衬底上；第一多层互连件,位于所述衬底上方,其中,所述第一多层互连件包括多个金属线和中介金属通孔,其中,所述第一多层互连件电耦合至所述第一晶体管器件；以及第一多个热通孔,横向邻近所述第一多层互连件；热接合层,位于所述第一管芯上方；以及第二管芯,位于所述热接合层上方,所述第二管芯包括：第二晶体管器件,形成在另一衬底上；第二多层互连件,位于所述另一衬底上方,其中,所述第二多层互连件包括多个金属线和中介金属通孔,其中,所述第二多层互连件电耦合至所述第二晶体管器件；以及第二多个热通孔,横向邻近所述第二多层互连件,其中,所述第二多个热通孔少于所述第一多个热通孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成芯片结构及其布置方法、芯片
{Author}: 刘子玉;张卫;鲁晓嫚;孙清清;陈琳
{Author Address}: 200433 上海市杨浦区邯郸路220号
{Subsidiary Author}: 复旦大学
{Date}: 2025-02-25
{Notes}: CN119521782A
{Abstract}: 本发明提供了一种三维集成芯片结构及其布置方法、芯片,所述三维集成芯片结构包括：硅衬底；设于所述硅衬底中的硅通孔阵列,所述硅通孔阵列具有至少一个阵列单元,所述阵列单元包括以矩形或菱形排布的四个硅通孔；设于所述硅衬底中的多个纳米环栅晶体管,多个所述纳米环栅晶体管布置于所述阵列单元的第一区及第二区,所述第一区位于所述阵列单元的中心区域,所述第二区与所述第一区相接,所述第二区靠近所述硅通孔且避开相邻所述硅通孔在预设热负载下的应力集中区域,所述第一区及所述第二区内的纳米环栅晶体管的电学特性波动小于或等于预设范围。本发明可提高三维集成电路的性能。
{Subject}: 1.一种三维集成芯片结构,其特征在于,包括：硅衬底；设于所述硅衬底中的硅通孔阵列,所述硅通孔阵列具有至少一个阵列单元,所述阵列单元包括以矩形或菱形排布的四个硅通孔；设于所述硅衬底中的多个纳米环栅晶体管,多个所述纳米环栅晶体管布置于所述阵列单元的第一区及第二区,所述第一区位于所述阵列单元的中心区域,所述第二区与所述第一区相接,所述第二区靠近所述硅通孔且避开相邻所述硅通孔在预设热负载下的应力集中区域,所述第一区及所述第二区内的纳米环栅晶体管的电学特性波动小于或等于预设范围。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其制造方法
{Author}: 王苡璇;黄正宇;周耕宇;江伟杰
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119521818A
{Abstract}: 一些实施例涉及一种集成电路(IC)器件及其制造方法,集成电路器件包括衬底,衬底包括分别与多个彩色像素相关联的多个第一光电探测器组和分别与多个相位检测像素相关联的多个第二光电探测器组。第一光电探测器组和第二光电探测器组中的每个包括一个或多个光电探测器。该器件还包括在衬底上的栅格结构、衬底上的滤色器和串扰降低结构。栅格结构包括遮光罩,每个遮光罩被配置为将光重定向远离第二光电探测器组中的相应一个。每个滤色器在第一光电探测器组中的相应一个处垂直跨越栅格结构。串扰降低结构横向于滤色器,并限制由每个相位检测像素的遮光罩重定向至彩色像素中的相邻一个的第一光电探测器组的光量。
{Subject}: 1.一种集成电路器件,包括：衬底,包括分别与多个彩色像素相关联的多个第一光电探测器组和分别与多个相位检测像素相关联的多个第二光电探测器组,其中,所述第一光电探测器组和所述第二光电探测器组中的每个包括一个或多个光电探测器；栅格结构,位于所述衬底上,其中,所述栅格结构包括多个遮光罩,每个所述遮光罩被配置为将光重定向为远离第二光电探测器组中的相应一个；多个滤色器,位于所述衬底上,每个所述滤色器在第一光电探测器组中的相应一个处垂直跨越所述栅格结构；以及串扰降低结构,横向于所述滤色器,并限制由每个所述相位检测像素的所述遮光罩重定向至所述彩色像素中的相邻一个的所述第一光电探测器组的光量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电流采样电阻的功率器件拓扑结构
{Author}: 丛培城;杨宏宇
{Author Address}: 215000 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区星湖街328号创意产业园10-1F
{Subsidiary Author}: 苏州华太电子技术股份有限公司
{Date}: 2025-02-25
{Notes}: CN119519362A
{Abstract}: 本公开涉及一种集成电流采样电阻的功率器件拓扑结构,包括：至少一个功率器件,至少一个功率器件用于形成至少一个单桥臂电路或至少一个单管电路；采样电阻,采样电阻形成于至少一个单桥臂电路的第一目标位置或至少一个单管电路的第二目标位置,并引出至少一个采样点,以通过至少一个采样点对至少一个功率器件的电流进行采样；其中,第二目标位置包括至少一个单管电路的集电极与正极之间或至少一个单管电路的发射极与负极之间,第一目标位置包括至少一个单桥臂电路的两个功率器件之间、至少一个单桥臂电路的上管的集电极与正极之间或至少一个单桥臂电路的下管发射极与负极之间。能够降低产品主电路设计的复杂程度、增强系统集成度并降低制造成本。
{Subject}: 1.一种集成电流采样电阻的功率器件拓扑结构,其特征在于,包括：至少一个功率器件,所述至少一个功率器件用于形成至少一个单桥臂电路或至少一个单管电路；采样电阻,所述采样电阻形成于至少一个单桥臂电路的第一目标位置或至少一个单管电路的第二目标位置,并引出至少一个采样点,以通过所述至少一个采样点对所述至少一个功率器件的电流进行采样；其中,所述第二目标位置包括至少一个单管电路的集电极与正极之间或至少一个单管电路的发射极与负极之间,所述第一目标位置包括至少一个单桥臂电路的两个功率器件之间、至少一个单桥臂电路的上管的集电极与正极之间或至少一个单桥臂电路的下管发射极与负极之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种软启动电路
{Author}: 董振斌;陈凯华;刘根芳
{Author Address}: 201202 上海市浦东新区祝桥镇施湾七路1001号2幢
{Subsidiary Author}: 上海维安半导体有限公司
{Date}: 2025-02-25
{Notes}: CN119519405A
{Abstract}: 本发明提供一种软启动电路,涉及集成电路技术领域,包括通断控制电路和电压缓升电路,通断控制电路的通断控制端连接电压缓升电路的充电控制端,电压缓升电路的电压输出端连接外部的待启动器件；通断控制电路用于控制电压缓升电路的充电控制端间歇导通,以进行缓慢充电,对待启动器件提供缓慢升高的启动电压实现软启动。有益效果是电压缓升电路中恒流电源的电流不需要很小,可以保证在高温或存在其它较大干扰的条件下仍然保证正常工作。在高温或者干扰大场合,软启动电路都能正常工作,从而提高了整个电路可靠性,电路具有结构简单、占用版图面积小、可扩展性好、高可靠等特点,可广泛用于需要软启动电路的模拟集成电路中。
{Subject}: 1.一种软启动电路,其特征在于,包括通断控制电路和电压缓升电路,所述通断控制电路的通断控制端连接所述电压缓升电路的充电控制端,所述电压缓升电路的电压输出端连接外部的待启动器件；所述通断控制电路用于控制所述电压缓升电路的充电控制端间歇导通,以进行缓慢充电,对所述待启动器件提供缓慢升高的启动电压实现软启动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于绝缘栅双极型晶体管驱动的电源电路
{Author}: 金德智;齐亮;王旭;陈江洪;李守法;路博;陈佳佳
{Author Address}: 201100 上海市闵行区春光路99弄18号3幢2楼3室
{Subsidiary Author}: 上海电气富士电机电气技术有限公司
{Date}: 2025-02-25
{Notes}: CN119519442A
{Abstract}: 本发明公开了一种用于绝缘栅双极型晶体管驱动的电源电路,属于绝缘栅双极型晶体管驱动技术领域；输入滤波模块的输入端连接输入电源；时钟模块连接输入滤波模块的输出端,用于输出波形信号；信号处理模块连接时钟模块的输出端,输出脉冲宽度调制信号；功率驱动模块连接信号处理模块的输出端,于脉冲宽度调制信号的作用下进行关断和导通；隔离变压器的一次侧连接功率驱动模块的输出端；整流模块连接隔离变压器的二次侧,将输出的交流电整流成直流电；输出滤波模块连接整流模块的输出端。上述技术方案的有益效果是：实现前后级高电压隔离,具有较高的耐压隔离性能,能够控制流经隔离变压器的电流量,使得输出电压更稳定,电路结构简单,成本低。
{Subject}: 1.一种用于绝缘栅双极型晶体管驱动的电源电路,其特征在于,包括,输入滤波模块,所述输入滤波模块的输入端连接输入电源；时钟模块,连接所述输入滤波模块的输出端,用于输出波形信号；信号处理模块,连接所述时钟模块的输出端,用于对所述波形信号的波形状态进行处理,输出脉冲宽度调制信号；功率驱动模块,连接所述信号处理模块的输出端,接收所述脉冲宽度调制信号,于所述脉冲宽度调制信号的作用下进行关断和导通；隔离变压器,所述隔离变压器的一次侧连接所述功率驱动模块的输出端；整流模块,连接所述隔离变压器的二次侧,用于将所述隔离变压器输出的交流电整流成直流电；输出滤波模块,连接所述整流模块的输出端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高Q值小型化IPD带通滤波器芯片及装置
{Author}: 梅迪;陈沈华;张薇;吴睿杰
{Author Address}: 210039 江苏省南京市雨花经济开发区三鸿路6号6幢401室
{Subsidiary Author}: 南京国睿微波器件有限公司
{Date}: 2025-02-25
{Notes}: CN119519642A
{Abstract}: 本发明属于无源射频滤波器技术领域,公开了一种高Q值小型化IPD带通滤波器芯片及装置。该滤波器芯片包括电路层、环绕电路层的接地端和基板,电路层、环绕电路层的接地端设置在基板上,电路层包括电容电感谐振器网络和均采用地-信号-地结构的输入端口、输出端口。本发明通过多零点的引入,可以提高带通滤波器的阻带抑制；电容采用MIM平板电容,通过薄膜沉积技术加工,可实现高集成度和小型化,从而有效减小滤波器的尺寸；电感元件和线路通过在衬底上沉积厚金属材质形成,增大电感的厚度和宽度,解决了传统平面IPD电感Q值较低的实际问题,提高滤波器的滤波功能,并减少了电路损耗。
{Subject}: 1.一种高Q值小型化IPD带通滤波器芯片,其特征在于,包括电路层、环绕电路层的接地端和基板,电路层、环绕电路层的接地端设置在基板上；所述电路层包括电容电感谐振器网络和均采用地-信号-地结构的输入端口、输出端口；输入端口接收输入信号；电容电感谐振器网络阻断带通频率范围以外的信号；输出端口输出经过电容电感谐振器网络处理后属于带通频率范围内的信号；所述电容电感谐振器网络包括第一谐振器、第二谐振器、第三谐振器、第四谐振器和第五谐振器,五组谐振器形成π型连接结构,第三谐振器为π型连接结构的中心,第二谐振器和第四谐振器连接第三谐振器的两端,第一谐振器连接芯片的输入端口,第五谐振器连接芯片的输出端口。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种混合结构的电平移位电路
{Author}: 蔡小五;路玉;党建英;王谞芃;卢剑;潘龙丽;李博
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2025-02-25
{Notes}: CN119519691A
{Abstract}: 本发明公开一种混合结构的电平移位电路,涉及在集成电路技术领域,以解决现有技术中的电平移位电路在低电压域与高电压域间转换时延时长及功耗高的问题。电路至少包括：与交叉耦合电平移位子电路连接的第一及第二电流镜电平移位子电路；第一电流镜电平移位子电路的输出信号用于降低交叉耦合电平移位子电路中第一上拉网络的上拉强度；第二电流镜电平移位子电路的输出信号用于降低交叉耦合电平移位子电路中第二上拉网络的上拉强度；交叉耦合电平移位子电路用于切断第一及第二电流镜电平移位子电路中的静态电流路径,并实现电路的低电压域与高电压域间转换；从而实现了以皮秒级延时及纳安级静态功耗进行低压域与高压域间的电平转换。
{Subject}: 1.一种混合结构的电平移位电路,其特征在于,电平移位电路至少包括：交叉耦合电平移位子电路、第一电流镜电平移位子电路以及第二电流镜电平移位子电路；所述第一电流镜电平移位子电路与所述交叉耦合电平移位子电路连接,所述第二电流镜电平移位子电路与所述交叉耦合电平移位子电路连接；所述第一电流镜电平移位子电路的输出信号用于降低所述交叉耦合电平移位子电路中第一上拉网络的上拉强度；所述第一上拉网络为包括第三PMOS管的上拉网络；所述第二电流镜电平移位子电路的输出信号用于降低所述交叉耦合电平移位子电路中第二上拉网络的上拉强度；所述第二上拉网络为包括第四PMOS管的上拉网络；所述交叉耦合电平移位子电路用于切断所述第一电流镜电平移位子电路以及所述第二电流镜电平移位子电路中的静态电流路径,及实现所述电平移位电路的低电压域与高电压域间转换。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 太赫兹宽带放大器单片电路
{Author}: 胡志富;冯晓冬;何美林;王亚冰;何锐聪;柳林;刘亚男;彭志农
{Author Address}: 071700 河北省保定市容城县容城镇影院路1号B区201室
{Subsidiary Author}: 河北雄安太芯电子科技有限公司
{Date}: 2025-02-25
{Notes}: CN119519624A
{Abstract}: 本发明公开了一种太赫兹宽带放大器单片电路,包括输入匹配网络,所述输入匹配网络的信号输入端为所述单片电路的信号输入端,输入匹配网络的输出端与第一驱动级功率放大晶体管的一个输入端连接,所述第一驱动级功率放大晶体管的一个输出端经第一级间匹配网络与输出级功率放大晶体管的输入端连接,所述输出级功率放大晶体管的输出端与输出匹配网络的输入端连接,所述输出匹配网络的输出端为所述单片电路的信号输出端；输入匹配网络、输出匹配网络和级间匹配网络,包括宽带调谐电容,用于减小太赫兹宽带放大器的损耗,提高宽带放大器的增益和输出功率。所述单片电路可以降低THz宽带放大器单片集成电路的复杂度、缩短电路设计周期、减小单片电路尺寸。
{Subject}: 1.一种太赫兹宽带放大器单片电路,其特征在于：包括输入匹配网络,所述输入匹配网络的信号输入端为所述单片电路的信号输入端,所述输入匹配网络的输出端与第一驱动级功率放大晶体管的一个输入端连接,所述第一驱动级功率放大晶体管的一个输出端经第一级间匹配网络与输出级功率放大晶体管的输入端连接,所述输出级功率放大晶体管的输出端与输出匹配网络的输入端连接,所述输出匹配网络的输出端为所述单片电路的信号输出端；偏置网络的信号输出端与第一驱动级功率放大晶体管的偏置信号输入端以及输出级功率放大晶体管的偏置信号输入端连接；输入匹配网络、输出匹配网络和级间匹配网络包括宽带调谐电容,用于减小太赫兹宽带放大器的损耗,提高宽带放大器的增益和输出功率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: SIM卡数据管理方法、装置、设备、存储介质以及产品
{Author}: 刘圆;朱丹;夏新茹;李永艳;谭文彬;陈晨;吴蕾;卢永頔;张雷;廖丽玲;郑垚;李琚彪;聂滢;石璇;舒敏根
{Author Address}: 518000 广东省深圳市福田区滨河路9023号国通大厦11、41层
{Subsidiary Author}: 中移信息技术有限公司;中国移动通信集团有限公司
{Date}: 2025-02-25
{Notes}: CN119521173A
{Abstract}: 本申请公开了一种SIM卡数据管理方法、装置、设备、存储介质以及产品,涉及数据管理技术领域,方法通过制卡系统响应SIM卡制卡请求,生成制卡流水批次号；基于流水批次号和相应算法生成制卡加密数据；基于制卡流水批次号和制卡加密数据生成卡商制卡文件包；将卡商制卡文件包发送至目标卡商生产系统读取卡商制卡文件包中的卡商签名文件和卡商制卡文件,进行生产验证,验证通过后根据卡商密文随机加密密钥和卡商密文运营商变体密钥,分别解密出随机加密密钥和运营商变体密钥,将上述密钥以及制卡配置信息写入预先连接的空白SIM卡中,通过该方案保证了SIM卡制卡数据的生成存储传输全过程安全,提高了制卡数据管理方法的安全性和可用性。
{Subject}: 1.一种SIM卡数据管理方法,其特征在于,所述方法应用于制卡系统,包括：响应于SIM卡制卡请求,生成所述SIM卡制卡请求对应的制卡流水批次号；基于所述制卡流水批次号和预设的制卡数据生成算法,生成SIM卡制卡加密数据；基于所述制卡流水批次号和所述SIM卡制卡加密数据生成卡商制卡文件包；将所述卡商制卡文件包发送至目标卡商生产系统,以使所述目标卡商生产系统接收所述卡商制卡文件包,根据所述卡商制卡文件包中的卡商密文随机加密密钥和卡商密文运营商变体密钥,分别解密得到随机加密密钥和运营商变体密钥,将所述随机加密密钥和所述运营商变体密钥,以及所述卡商制卡文件中的SIM卡制卡配置信息写入预先连接的空白SIM卡中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种微电子组件生产封装工艺
{Author}: 唐斌霞;陈伟;崔建
{Author Address}: 518000 广东省深圳市福田区福田街道深南大道4019号航天大厦A座18楼1801
{Subsidiary Author}: 深圳市中恒致远乾元科技实业发展有限公司
{Date}: 2025-02-25
{Notes}: CN119521891A
{Abstract}: 本发明公开了一种微电子组件生产封装工艺,属于封装微电子组件技术领域。通过将碳纳米管表面的-NH-2基团可以与聚酰亚胺分子链上的亚胺基团-CO-N-CO-形成氢键作用,从而使得碳纳米管可以有效分散于聚酰亚胺分子链之间,当石墨化处理时,碳纳米管的碳-碳结构作为石墨生长的微晶核,从而诱导无序的碳原子重新排列,形成有序的石墨晶体,规整的碳-碳结构在石墨膜内部形成了良好的导热通路,提高荧光胶的导热效果；此外通过制得超支化聚合物分散稳定剂使得有序的石墨晶体均匀分散于荧光胶体系中,获得稳定透光率和导热效果的荧光胶,提高LED封装效果。
{Subject}: 1.一种微电子组件生产封装工艺,其特征在于,包括以下步骤：S1、取基板浸于无水乙醇中超声清洗,于热氮机中干燥,完成对基板的清洗；S2、取若干LED芯片按照生产要求排片至所述清洗后的基板上；S3、配置荧光胶,固化成膜,剪裁,贴于所述排片后的基板上,压膜,烘烤,得到贴膜后的基板；S4、对所述贴膜后的基板进行线条切割清洗,解胶,分光,编带,测试,包装,得到封装后的微电子组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 耐酸萃取剂及其净化集成电路行业含铜废水的方法
{Author}: 郑晔;郝福来;张磊;张晏铭;于鸿宾;陈健龙;杨海鸣;张文博
{Author Address}: 130012 吉林省长春市朝阳区南湖大路6760号
{Subsidiary Author}: 长春黄金研究院有限公司
{Date}: 2025-02-21
{Notes}: CN119490420A
{Abstract}: 本申请提供了一种耐酸萃取剂及其净化集成电路行业含铜废水的方法,属于废水净化领域,其中,该萃取剂以氨丁三醇为原料,通过酯化反应衍生化,调控分子结构空间张力,实现对目标金属离子的选择性螯合,通过控制脂肪族链状的长度,实现萃取剂的表面疏水能力的定向调控,分子结构中尾端的羧基,可以在特定环境下水解,产生游离的氢离子,对环境的pH溶液窗口起到了缓冲效果。特有的分子结构与高密度羧基共同保证萃取剂在酸性条件下的稳定性能,从而在调节含铜废水pH值时,活化成阴离子的萃取剂展现出优异的竞争络合化学反应活性,避免了铜离子沉淀形成污泥,实现了对铜的高效选择性萃取。
{Subject}: 1.一种耐酸萃取剂,其特征在于,所述耐酸萃取剂的结构通式为：,其中,1≤x≤4。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路产品测试方法及装置
{Author}: 苏广峰;杨伟清
{Author Address}: 322000 浙江省金华市义乌市稠江街道戚继光路648号厂房(二)1楼、2楼
{Subsidiary Author}: 安测半导体技术(义乌)有限公司
{Date}: 2025-02-21
{Notes}: CN119492804A
{Abstract}: 本发明属于集成电路产品技术领域,尤其涉及一种集成电路产品测试方法及装置,以解决没有办法判断集成电路产品封装是否存在内部空洞、气泡、夹渣和微小缝隙等缺陷的技术问题,包括超声波发射模块、超声波接收模块、信号处理模块、成像模块和计算机处理模块,所述超声波发射模块和超声波接收模块安装在机体框架内,计算机处理模块根据发送过来的图像信息进行数据处理,判断集成电路产品封装是否存在内部空洞、气泡、夹渣和微小缝隙等缺陷,判断产品是否合格,并对不合格的集成电路产品进行编号,人工对不合格的集成电路产品编号进行二次检测。
{Subject}: 1.一种集成电路产品测试装置,包括机体组件,所述机体组件包括机体框架、承载检测平台、密封端盖、真空泵和检测装置,所述机体框架内安装有承载检测平台,机体框架上转动安装有密封端盖,机体框架上安装有真空泵和检测装置,其特征在于,所述检测装置包括超声波发射模块、超声波接收模块、信号处理模块、成像模块和计算机处理模块,所述超声波发射模块和超声波接收模块安装在机体框架内；所述超声波发射模块用以发射高频超声波信号,高频超声波常用频率为2-14MHz,高频超声波在集成电路产品内部进行传播；所述超声波接收模块用以接收由集成电路产品反射回来的超声波信号；所述信号处理模块用以将超声波接收模块接收到的超声波信号由声波信号转化为电信号,并将电信号发送到成像模块中；所述成像模块用以将信号处理模块转化过来的电信号形成对应检测波形,并将对应检测波形根据相应波形生成扫描图像,并将扫描的图像信息发送到计算机处理模块中；所述计算机处理模块根据发送过来的图像信息进行数据处理,判断集成电路产品封装是否存在内部空洞、气泡、夹渣和微小缝隙等缺陷,判断产品是否合格,并对不合格的集成电路产品进行编号,人工对不合格的集成电路产品编号进行二次检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高分子阻燃剂定量封装工艺
{Author}: 佘海中
{Author Address}: 221000 江苏省徐州市新沂市开发区人民西路北侧与浙江路西侧交汇处
{Subsidiary Author}: 新沂天晟新材料有限公司
{Date}: 2025-02-21
{Notes}: CN119489964A
{Abstract}: 本发明属于高分子阻燃剂技术领域,尤其是涉及一种高分子阻燃剂定量封装工艺,主要包括以下步骤：高分子阻燃剂制备、高分子阻燃剂造粒、定量封装,上述定量封装过程中用到的定量封装设备包括底座,所述底座上固定设置有存储箱和支撑座,所述支撑座上固定设置有定量箱,且定量箱中设置有定量机构,所述底座上固定设置有补料泵,且补料泵的输入端与存储箱连通。本发明可以在定量封装的过程中,实现高分子阻燃剂的精准定量存放,同时,在存放后,可以实现存储桶的自动封闭,整个过程极为简便精准,避免了人工控制的繁琐和劳力损耗,且保证了定量封装过程中的精准性。
{Subject}: 1.一种高分子阻燃剂定量封装工艺,其特征在于,主要包括以下步骤：S1、高分子阻燃剂制备,将氢氧化镁和二氧化锑按重量份依次加入到反应釜中,进行搅拌混合反应；S2高分子阻燃剂造粒,将S1获取的高分子阻燃剂输送至造粒机中进行造粒,采用环模和压辊压制成型；S3定量封装,通过定量封装设备将S2获得的高分子阻燃剂颗粒定量封装至存储器具中；上述定量封装过程中用到的定量封装设备包括底座(1),所述底座(1)上固定设置有存储箱(2)和支撑座(3),所述支撑座(3)上固定设置有定量箱(4),且定量箱(4)中设置有定量机构(5),所述底座(1)上固定设置有补料泵(6),且补料泵(6)的输入端与存储箱(2)连通,所述补料泵(6)的输出端通过输送管(7)与定量箱(4)连通,所述支撑座(3)上固定设置有输料泵(8),所述输料泵(8)的输入端通过吸管(9)与定量箱(4)连通,所述输料泵(8)的输出端固定连通有伸缩管(10),所述伸缩管(10)的两侧均固定设置有气缸(11),且两个气缸(11)的输出端均与伸缩管(10)的伸缩端固定连接,所述底座(1)上固定设置有控制座(12),且控制座(12)上转动连接有转座(13),所述转座(13)上固定设置有多个放置座(14),且放置座(14)中放置有存储桶(27),所述控制座(12)上设置有与转座(13)相配合的控制机构(15),所述放置座(14)上设置有与存储桶(27)相配合的夹持机构(16),各个所述存储桶(27)的端口均设置有自封管(17),且其中一个自封管(17)与伸缩管(10)插接,所述自封管(17)中设置有自封机构(18),且伸缩管(10)中设置有与自封机构(18)相配合的顶振杆(19)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于透明压电薄膜的隐形矫治器及其设计方法
{Author}: 张梦涵;吴梦婕;吕燕;俞燕芳;胡思慧
{Author Address}: 310058 浙江省杭州市西湖区余杭塘路866号
{Subsidiary Author}: 浙江大学
{Date}: 2025-02-21
{Notes}: CN119488373A
{Abstract}: 本发明公开了一种基于透明压电薄膜的隐形矫治器及其设计方法。隐形矫治器的牙齿的唇/颊舌面处安装有口周肌压力传感器、咬合面处安装有咬合力传感器以及内侧组织面处安装有牙齿表面反作用力传感器,可以实时监测口周肌压力、咬合力、正畸矫治力的动态变化。本发明提出的隐形矫治器集成高压电系数与高柔韧性兼具的传感器,拥有高灵敏度与准确度,使用该隐形矫治器可以测试正畸力学动态变化,评估患者咀嚼、呼吸、吞咽、语言等生理过程时口周肌压力和咬合力等对治疗的影响,医生通过电脑PC端优化矫治方案,并关注“口腔功能力学”与错合畸形、口腔不良习惯、磨牙症、颞下颌关节紊乱等疾病的关联,提高口腔健康管理的效率和准确性。
{Subject}: 1.一种基于透明压电薄膜的隐形矫治器,其特征在于,包括：口周肌压力传感器,若干个所述口周肌压力传感器一一安装在隐形矫治器本体(1)对应牙齿的唇/颊舌面,口周肌压力传感器用于感应口周肌的压力变化并产生相应的电信号；咬合力传感器,若干个所述咬合力传感器一一安装在隐形矫治器本体(1)对应牙齿的咬合面,咬合力传感器用于感应咬合力的变化并产生相应的电信号；牙齿表面反作用力传感器,若干个牙齿表面反作用力传感器一一安装在隐形矫治器本体(1)对应牙齿的内侧组织面,牙齿表面反作用力传感器用于感应隐形矫治器本体(1)所施加正畸矫治力对牙齿表面反作用的压力变化并产生相应的电信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 键合引线的可靠性评估方法
{Author}: 章晓文;韦拢;林晓玲
{Author Address}: 511370 广东省广州市增城区朱村街朱村大道西78号
{Subsidiary Author}: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
{Date}: 2025-02-21
{Notes}: CN119492980A
{Abstract}: 本申请涉及一种键合引线的可靠性评估方法,包括：针对基于预设贮存条件进行贮存的多种不同的键合引线,从多种不同的键合引线中选取预设数量的键合引线,作为样品键合引线,并获取每个样品键合引线的贮存结果数据；对每种键合引线的焊点处进行剖面切割后再进行剖面分析,获得每种键合引线的剖面分析数据；基于每个样品键合引线的贮存结果数据和每种键合引线的剖面分析数据,确定键合引线的可靠性评估结果。本申请可以对键合引线的可靠性进行评估,以保障集成电路芯片具有正常的信号传输性能和电气性能,提升集成电路芯片的生产效果。
{Subject}: 1.一种键合引线的可靠性评估方法,其特征在于,包括：针对基于预设贮存条件进行贮存的多种不同的键合引线,从多种不同的键合引线中选取预设数量的键合引线,作为样品键合引线,并获取每个样品键合引线的贮存结果数据；对每种键合引线的焊点处进行剖面切割后再进行剖面分析,获得每种键合引线的剖面分析数据；基于每个样品键合引线的贮存结果数据和每种键合引线的剖面分析数据,确定键合引线的可靠性评估结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种布图设计要素的依赖命中确定方法及装置
{Author}: 张绍练;廖惠勇;范晓红
{Author Address}: 214000 江苏省无锡市新吴区菱湖大道111号软件园天鹅座C座6层
{Subsidiary Author}: 无锡众星微系统技术有限公司
{Date}: 2025-02-21
{Notes}: CN119494316A
{Abstract}: 本申请提供了一种布图设计要素的依赖命中确定方法及装置,该方法包括：生成每个布图设计要素分别对应的依赖查询表；依赖查询表包括布图设计要素的共享标识以及依赖位图；共享标识用于标识布图设计要素为依赖其他布图设计要素的依赖布图设计要素还是不依赖其他布图设计要素的独立布图设计要素,独立布图设计要素的共享标识还标识独立布图设计要素的共享编号,依赖布图设计要素的依赖位图用于指示依赖布图设计要素所依赖的独立布图设计要素的共享编号；生成共享查询表；共享查询表用于指示被命中的独立布图设计要素的共享编号；基于依赖查询表和共享查询表,确定独立布图设计要素和依赖布图设计要素的依赖命中结果。
{Subject}: 1.一种布图设计要素的依赖命中确定方法,其特征在于,包括：生成每个布图设计要素分别对应的依赖查询表；所述依赖查询表包括所述布图设计要素的共享标识以及依赖位图；所述共享标识用于标识所述布图设计要素为依赖其他布图设计要素的依赖布图设计要素,还是不依赖其他布图设计要素的独立布图设计要素；所述独立布图设计要素的所述共享标识还标识所述独立布图设计要素的共享编号,所述依赖布图设计要素的所述依赖位图用于指示所述依赖布图设计要素所依赖的独立布图设计要素的共享编号；生成共享查询表；所述共享查询表用于指示被命中的所述独立布图设计要素的共享编号；基于所述依赖查询表和所述共享查询表,确定所述独立布图设计要素和所述依赖布图设计要素的依赖命中结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种SRAF放置效果评估方法、装置、设备及介质
{Author}: 王志强;田靖宇
{Author Address}: 311113 浙江省杭州市余杭区良渚街道网周路99号1幢22层2208室
{Subsidiary Author}: 华芯程(杭州)科技有限公司
{Date}: 2025-02-21
{Notes}: CN119494317A
{Abstract}: 本申请公开了一种SRAF放置效果评估方法、装置、设备及介质,涉及版图修正技术领域,包括：获取用户编写的SRAF放置规则文件,并对SRAF放置规则文件进行解析,以识别SRAF图形在集成电路版图中的位置信息、种类信息、数量信息和优先级信息,以得到SRAF特征信息；利用预设评估规则对SRAF特征信息分别进行效果评估,以得到各信息的效果评估结果；根据效果评估结果输出SRAF放置规则文件当前存在的缺陷问题,并提示用户进行SRAF图形的设计调整。缩短了整个评估周期,能更快速地为后续的SRAF图形设计调整提供依据,有效加快集成电路工艺开发验证的速度。
{Subject}: 1.一种SRAF放置效果评估方法,其特征在于,包括：获取用户编写的SRAF放置规则文件,并对所述SRAF放置规则文件进行解析,以识别SRAF图形的SRAF特征信息；其中,所述SRAF特征信息包括SRAF图形在集成电路版图中的位置信息、种类信息、数量信息和优先级信息；利用预设评估规则对所述SRAF特征信息分别进行效果评估,以得到各信息的效果评估结果；根据所述效果评估结果输出所述SRAF放置规则文件当前存在的缺陷问题,并提示用户进行SRAF图形的设计调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种断电保护式集成电路封装结构及其封装方法
{Author}: 陈明;邓柏松;熊云杰;李孟健;曾令其
{Author Address}: 518000 广东省深圳市龙岗区平湖街道力昌社区平龙东路349号2#厂房
{Subsidiary Author}: 深圳电通纬创微电子股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495611A
{Abstract}: 本发明涉及电路封装领域,特别涉及一种断电保护式集成电路封装结构及其封装方法。包括开合组件,所述开合组件上安装有转动组件,所述转动组件的底部边缘处上对称安装有两组断电保护组件；本发明通过带动保护壳向远离封装结构的方向运动,保护壳移动的同时带动滑动杆挤压压缩弹簧,压缩弹簧在被挤压的同时将反弹力作用在压力传感器上；当出现断电情况时,压缩弹簧感受到压力消失后开始反弹,反弹过程中带动滑动杆在套接筒内滑动,滑动的同时顺而带动两组保护壳对封装结构进行包裹保护,提高了集成电路封装效果的同时提高了装置的断电保护效果。
{Subject}: 1.一种断电保护式集成电路封装结构,包括开合组件(1),其特征在于：所述开合组件(1)上安装有转动组件(4),所述转动组件(4)的底部边缘处上对称安装有两组断电保护组件(5)；所述转动组件(4)包括封装结构(407),所述断电保护组件(5)包括压缩机构,所述压缩机构上安装有压力保护机构；出现断电情况时,压缩机构感受到压力消失后开始反弹,反弹过程中带动压力保护机构对封装结构(407)进行包裹保护。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于混合集成电路的HTCC陶瓷金属外壳及其制备方法
{Author}: 张振兴;杨旭东;陈超
{Author Address}: 250014 山东省济南市历下区和平路51号
{Subsidiary Author}: 济南晶恒电子有限责任公司
{Date}: 2025-02-21
{Notes}: CN119495664A
{Abstract}: 本发明公开一种用于混合集成电路的HTCC陶瓷金属外壳及其制备方法,外壳包括陶瓷基体、金属上框、金属下框、盖板和引线,陶瓷基体构成外壳的底壁,金属下框位于陶瓷基体的上方,沿陶瓷基体的四周布置,金属上框位于金属下框的上方,金属下框和金属上框共同构成外壳的侧壁,盖板位于金属上框的上方；陶瓷基体的底面和侧面分别开有多组相通的水平槽和竖直槽,水平槽和竖直槽表面做金属化层,引线焊接在水平槽和竖直槽内。制备方法采用分部组装工艺。本发明满足器件混合集成电路的可靠性要求和电性要求。
{Subject}: 1.一种用于混合集成电路的HTCC陶瓷金属外壳,其特征在于：包括陶瓷基体、金属上框、金属下框、盖板和引线,陶瓷基体构成外壳的底壁,金属下框位于陶瓷基体的上方,沿陶瓷基体的四周布置,金属上框位于金属下框的上方,金属下框和金属上框共同构成外壳的侧壁,盖板位于金属上框的上方；陶瓷基体的底面和侧面分别开有多组相通的水平槽和竖直槽,水平槽和竖直槽表面做金属化层,引线焊接在水平槽和竖直槽内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种过压欠压保护电路、集成电路及电池管理系统
{Author}: 黄华清;高丁;林良飞;钟杨源
{Author Address}: 350003 福建省福州市鼓楼区软件大道89号福州软件园F区5#楼22层
{Subsidiary Author}: 福建省福芯电子科技有限公司;福建省电子信息应用技术研究院有限公司
{Date}: 2025-02-21
{Notes}: CN119496093A
{Abstract}: 本发明公开了一种过压欠压保护电路、集成电路及电池管理系统,保护电路包括内部供电单元、基准电压源单元、电压检测单元、电压比较单元、逻辑控制单元、GATE驱动单元、开关单元及图腾柱驱动单元；内部供电单元提供片内电路工作的低压直流电源；基准电压源单元产生基准电压、电压检测单元采样电压信号,输入至电压比较单元；电压比较单元控制逻辑控制单元,逻辑控制单元控制GATE驱动单元和/或图腾柱驱动单元,GATE驱动单元控制开关单元,开关单元提供外部供电接口,片内开关开通或关断电池正极与外部供电接口的连接；所述图腾柱驱动单元提供一逻辑信号输出接口。本发明的保护电路结构简单、功耗低、适用范围广。
{Subject}: 1.一种过压欠压保护电路,连接于电池的电池管理系统电路中,其特征在于,包括内部供电单元、基准电压源单元、电压检测单元、电压比较单元、逻辑控制单元、GATE驱动单元、开关单元及图腾柱驱动单元；所述内部供电单元输入脚连接电池正极,输出供片内电路工作的低压直流电源；所述基准电压源单元的输入端连接内部供电单元的输出端,产生基准电压至电压比较单元的一输入端；所述电压检测单元的输入端通过电阻连接电池正极,用于对电池电压的采样,电压采样信号送入电压比较单元的另一输入端；所述电压比较单元输出第一控制信号至逻辑控制单元；所述逻辑控制单元根据第一控制信号,生成第二控制信号至GATE驱动单元和/或图腾柱驱动单元,还对外提供模式选择接口；所述GATE驱动单元根据第二控制信号生成开关信号输出至开关单元；所述开关单元提供外部供电接口,片内开关根据开关信号开通或关断电池正极与外部供电接口的连接；所述图腾柱驱动单元提供一逻辑信号输出接口。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路制造方法、装置、电子设备及器件结构
{Author}: 高沛雄;吴林晓
{Author Address}: 510700 广东省广州市黄埔区凤凰五路28号自编1栋21号
{Subsidiary Author}: 广州粤芯三期集成电路制造有限公司
{Date}: 2025-02-21
{Notes}: CN119497420A
{Abstract}: 本申请提供了一种集成电路制造方法、装置、电子设备及器件结构,涉及半导体技术领域,该方法包括：在利用CMOS工艺流程在硅衬底上制作高压集成电路的同时,在所述CMOS工艺流程下,利用目标分立器件对应的光罩信息在硅衬底的目标区域中生成P阱区；在P阱区上生成两个N型漂移区,对两个N型漂移区表面进行栅氧化及离子注入处理,以生成栅极及两个不同类型的重掺杂区；在两个不同类型的重掺杂区分别制造接触孔并引出电极,以在利用CMOS工艺流程制作高压集成电路的同时生成目标分立器件。通过采用上述集成电路制造方法、装置、电子设备及器件结构,解决了现有集成电路制造过程中,制造成本高及制造效率低的问题。
{Subject}: 1.一种集成电路制造方法,其特征在于,包括：在利用CMOS工艺流程在硅衬底上制作高压集成电路的同时, 在所述CMOS工艺流程下,利用目标分立器件对应的光罩信息在所述硅衬底的目标区域中生成P阱区；在所述P阱区上生成两个N型漂移区,对所述两个N型漂移区表面进行栅氧化及离子注入处理,以生成栅极及两个不同类型的重掺杂区；在所述两个不同类型的重掺杂区分别制造接触孔并引出电极,以在利用CMOS工艺流程制作高压集成电路的同时生成目标分立器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 环境温度的调节方法、装置、电子设备及存储介质
{Author}: 李志凯;袁雄
{Author Address}: 311418 浙江省杭州市富阳区灵桥镇罗山路155号
{Subsidiary Author}: 杭州芯海半导体技术有限公司
{Date}: 2025-02-18
{Notes}: CN119104882B
{Abstract}: 本发明实施例公开了一种环境温度的调节方法、装置、电子设备及存储介质,涉及芯片测试技术领域。该方法应用于温度调节系统,系统包括：多个测试设备,每个测试设备包含至少一个温度量测点,各测试设备部署在同一厂房内且各测试设备的安装方向不同,厂房包含多个出风口：方法包括：响应于目标温度量测点的温度异常指令,分别确定各参考出风口以及各参考温度量测点；分别确定各参考出风口与目标温度量测点的目标距离,以及各参考温度量测点的当前温度与预警温度的温度偏差；根据各目标距离、各温度偏差以及目标测试设备的安装方向对各参考出风口的温度和/或风速进行调节。本发明实施例的方案,可以实现对环境温度的快速且准确的调节。
{Subject}: 1.一种环境温度的调节方法,其特征在于,所述环境温度的调节方法应用于温度调节系统,所述温度调节系统包括：多个测试设备,所述测试设备用于对各集成电路芯片进行测试,每个测试设备包含至少一个温度量测点,各所述温度量测点通过各所述集成电路芯片的测试结果确定至少一个温度结果；各所述测试设备部署在同一厂房内且各所述测试设备的安装方向不同,所述厂房包含多个出风口：所述环境温度的调节方法包括：响应于目标温度量测点的温度异常指令,分别确定与所述目标温度量测点关联的各参考出风口以及各参考温度量测点；所述目标温度量测点与目标测试设备相匹配；分别确定各所述参考出风口与所述目标温度量测点的目标距离,以及各参考温度量测点的当前温度与预警温度的温度偏差；根据各所述目标距离、各所述温度偏差以及所述目标测试设备的安装方向对各所述参考出风口的温度和/或风速进行调节；所述分别确定与所述目标温度量测点关联的各参考出风口以及各参考温度量测点,包括：确定所述目标测试设备的位置信息,并确定与所述位置信息关联的位置区域；获取位于所述位置区域内的各出风口,并将各所述出风口确定为参考出风口；获取位于所述位置区域内的各参考测试设备,并将各所述参考测试设备的温度测量点确定为参考温度量测点；在确定各所述温度偏差之后,还包括：确定各所述温度偏差是否小于设定阈值；在确定目标温度偏差小于设定阈值的情况下,确定与所述目标温度偏差对应的参考温度量测点为所述目标温度量测点的紧密参考温度量测点；所述根据各所述目标距离、各所述温度偏差以及所述目标测试设备的安装方向对各所述参考出风口的温度和/或风速进行调节,包括：在确定各所述参考温度量测点中不包含所述目标温度量测点的紧密参考温度量测点的情况下,从各所述参考出风口中确定第一出风口、第二出风口以及第三出风口；所述第一出风口为各所述参考出风口中与所述目标温度量测点对应的目标测试设备的遮挡区域的距离最远的出风口；所述第三出风口为各所述参考出风口中与所述目标测试设备的遮挡区域的距离最近的出风口；所述第二出风口为各所述参考出风口中与所述目标测试设备的遮挡区域的距离介于所述第一出风口以及所述第三出风口的出风口；所述目标测试设备的遮挡区域由所述目标测试设备的安装方向决定；对所述第一出风口以及所述第二出风口的风速和/或温度同时进行调节,以对目标温度量测点进行快速升温或者降温。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片验证的通用验证系统
{Author}: 白朝刚;李良;刘伟;李建军;王斌;李思言
{Author Address}: 102600 北京市大兴区北京经济技术开发区科谷一街8号院1号楼2层202室
{Subsidiary Author}: 北京数渡信息科技有限公司
{Date}: 2025-02-18
{Notes}: CN119201097B
{Abstract}: 本发明属于数字芯片领域,涉及一种用于集成电路芯片验证的通用验证系统,其顶层代码目录包括bin目录、lib目录和pub目录,所述通用验证系统的每个验证平台的目录包括tb目录、env目录、testcases目录、etc目录、inst.fl目录；在仿真开始后,收集每个etc目录下的所有配置信息,然后根据用户指定要仿真的验证用例,选取相应的测试用例所继承的编译参数进行验证平台的编译；编译完成后,再添加用户指定的仿真参数进行仿真；仿真完成后,根据build中指定的检查规则对仿真的log文件进行检查,判定验证用例是否通过。本发明具有统一的验证环境、灵活的测试用例管理、实时的验证结果展示、学习成本低、资源利用高、跨模块协作、统一参数管理、通用性强等优点。
{Subject}: 1.一种用于集成电路芯片验证的通用验证系统,其特征在于：所述通用验证系统的顶层代码目录包括bin目录、lib目录和pub目录,所述bin目录存放公共的脚本文件；所述lib目录存放公共的C代码、SV代码以及VIP的代码；所述pub目录存放公共宏定义、regmodel文件；所述通用验证系统的每个验证平台的目录包括tb目录、env目录、testcases目录、etc目录、inst.fl目录；所述tb目录存放本验证平台的顶层DUT的连接关系文件；所述env目录存放本级顶层的env文件、各个验证组件的配置文件以及私有的sequence；testcases目录存放UVM-test文件；etc目录存放本级所有验证用例的配置信息；inst.fl目录为顶层的filelist；所述通用验证系统在仿真开始后,收集每个etc目录下的所有配置信息,然后根据用户指定要仿真的验证用例,选取相应的测试用例所继承的编译参数进行验证平台的编译；编译完成后,再添加用户指定的仿真参数进行仿真；仿真完成后,根据build中指定的检查规则对仿真的log文件进行检查,判定验证用例是否通过；所述通用验证系统的仿真运行流程分成单个测试用例模式、多个测试用例模式；用户敲入仿真命令之后,系统判断该命令是多个测试用例还是单个测试用例；如果是单个测试用例,系统根据配置首先抓取该测试用例的编译参数以及仿真参数,然后以交互的模式提交编译命令,等待编译完成之后,再以交互的模式提交仿真命令并等待仿真结束；仿真结束后同样根据配置的检查规则对仿真的log文件进行检测以判断该测试用例成功与否；如果是多个测试用例,提交任务是以非交互模式提交；每个test继承自某一个build,test为验证用例,build项包含编译参数、仿真参数、验证用例的检查规则；继承自相同build项的test共用相同的编译参数、仿真参数以及检查规则。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 工业机器人
{Author}: 徐晓应;邱冰;殷伟豪
{Author Address}: 519015 广东省珠海市九洲大道中2097号珠海凌达压缩机有限公司1号厂房及办公楼
{Subsidiary Author}: 珠海格力智能装备有限公司;珠海格力电器股份有限公司
{Date}: 2025-02-18
{Notes}: CN119458451A
{Abstract}: 本申请涉及一种工业机器人,包括机器人本体；底座,底座可拆卸地设置于机器人本体的底部,底座内设置有容纳腔；线圈部件,线圈部件安装在容纳腔内；磁力调度系统,用于与机器人本体的集成电路连接,以引入集成电路中的交流电,磁力调度系统包括用于将交流电转化为直流电的整流模块；接头部件,接头部件分别与线圈部件的一端和磁力调度系统连接,以通过接头部件将磁力调度系统所转化的直流电通入线圈部件；其中,磁力调度系统包括控制模块,控制模块与整流模块连接,以控制整流模块的通断及线圈部件内的电流大小。本申请通过底座、线圈部件和磁力调度系统等构件之间的协同作用,有效解决了现有技术中工业机器人转运过程中拆装复杂的技术问题。
{Subject}: 1.一种工业机器人,其特征在于,包括：机器人本体(1)；底座(2),所述底座(2)可拆卸地设置于所述机器人本体(1)的底部,所述底座(2)内设置有容纳腔(24)；线圈部件(3),所述线圈部件(3)安装在所述容纳腔(24)内；磁力调度系统,用于与所述机器人本体(1)的集成电路连接,以引入所述集成电路中的交流电,所述磁力调度系统包括用于将所述交流电转化为直流电的整流模块；接头部件(4),所述接头部件(4)分别与所述线圈部件(3)的一端和所述磁力调度系统连接,以通过所述接头部件(4)将所述磁力调度系统所转化的直流电通入所述线圈部件(3)；其中,所述磁力调度系统包括控制模块,所述控制模块与所述整流模块连接,以控制所述整流模块的通断及所述线圈部件(3)内的电流大小。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种耐辐照环氧塑封料及其应用
{Author}: 李胜楠;王亚飞;李宏;吴雷
{Author Address}: 101200 北京市平谷区马坊镇马坊大街32号院5号楼1至5层
{Subsidiary Author}: 北京七星华创微电子有限责任公司
{Date}: 2025-02-18
{Notes}: CN119463420A
{Abstract}: 本申请涉及封装材料技术领域,具体公开了一种耐辐照环氧塑封料及其应用。该耐辐照环氧塑封料包括以下重量份的组分：环氧树脂5-10份、纳米钽2-35份、黑磷烯0.1-0.5份、碳纳米管0.1-0.7份、氮化硼10-35份、氧化铝30-50份、二氧化硅45-60份、固化剂2-10份和应力释放剂0.3-0.5份；进一步地,所述耐辐照环氧塑封料中,纳米钽、黑磷烯和碳纳米管的添加量为：纳米钽10-25份、黑磷烯0.2-0.4份、碳纳米管0.2-0.6份。本申请提供的耐辐照环氧塑封料的导热性好、力学性能佳、抗辐照性能强,能够用于封装集成电路,提高集成电路的抗辐照性能。
{Subject}: 1.一种耐辐照环氧塑封料,其特征在于,包括以下重量份的组分：环氧树脂5-10份、纳米钽2-35份、黑磷烯0.1-0.5份、碳纳米管0.1-0.7份、氮化硼10-35份、氧化铝30-50份、二氧化硅45-60份、固化剂2-8份和应力释放剂0.3-0.5份。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种系统级封装传感器
{Author}: 王斐亮;杨健;陆敏铖;胡戈鸣
{Author Address}: 200240 上海市闵行区东川路800号
{Subsidiary Author}: 上海交通大学
{Date}: 2025-02-18
{Notes}: CN119469221A
{Abstract}: 本发明提供一种系统级封装传感器,包括：传感采集单元,所述传感采集单元采集多类数据；数据处理单元,所述数据处理单元藕接所述传感采集单元,用于处理所述多类数据,获得监控数据；无线通信单元,所述无线通信单元与所述数据处理单元连接,将接收的所述监控数据传输到本地服务器或远端数据库；能源管理单元,所述能源管理单元与所述传感采集单元、所述数据处理单元、无线通信单元连接；采用系统级封装技术将所述传感采集单元、数据处理单元、无线通信单元和能源管理单元封装集成一个封装芯片。本发明避免了现有技术中无线既有传感设备存在监测效果较差,适用性低、续航差的技术问题,解决了小型化、长续航、无线组网三大关键问题。
{Subject}: 1.一种系统级封装传感器,其特征在于,包括：传感采集单元,所述传感采集单元采集多类数据；数据处理单元,所述数据处理单元耦接所述传感采集单元,用于处理所述多类数据,获得监控数据；无线通信单元,所述无线通信单元与所述数据处理单元连接,将接收的所述监控数据传输到本地服务器或远端数据库；能源管理单元,所述能源管理单元与所述传感采集单元、所述数据处理单元、所述无线通信单元连接,管理各个单元的能耗；采用系统级封装技术将所述传感采集单元、数据处理单元、无线通信单元和能源管理单元封装集成一个封装芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路高分辨率微观漏点定位设备及其定位方法
{Author}: 王旭光;王伟名;符华风;邹佳;周凤;陈桦;田密;舒磊
{Author Address}: 400060 重庆市南岸区南坪花园路14号
{Subsidiary Author}: 中国电子科技集团公司第二十四研究所
{Date}: 2025-02-18
{Notes}: CN119469573A
{Abstract}: 本发明涉及集成电路元器件性能检测技术领域,公开了一种集成电路高分辨率微观漏点定位设备及其定位方法,包括形成有样品放置腔的放料单元、设于放料单元上的温控单元、设于放料单元上的照明单元及放大检测单元,样品放置腔内注有氟油；放大检测单元包括可调支撑结构、角度调节结构及与角度调节结构相连接的放大显示装置。通过可调支撑结构调节放大显示装置的高度和位置,保证能够对不同尺寸大小和位置的集成电路进行检测,防止出现位置盲区,角度调节结构则用于调节放大显示装置的角度和高度,保证放大显示装置能够根据需要转向集成电路的各个部分,并通过调整高度保证放大显示装置的清晰度调整,实现双重调整,保证检测的全面性。
{Subject}: 1.一种集成电路高分辨率微观漏点定位设备,其特征在于,包括：放料单元,所述放料单元上形成有样品放置腔,所述样品放置腔内注有氟油；温控单元,设于放料单元上并用于氟油的加热和恒温控制；照明单元,设于放料单元上并用于向样品放置腔内提供照明；及放大检测单元,所述放大检测单元包括可调支撑结构、设置在可调支撑结构的一自由端上的角度调节结构及与角度调节结构相连接的放大显示装置,所述可调支撑结构用于调节放大显示装置相对于样品放置腔的位置,所述角度调节结构用于调节放大显示装置相对于样品放置腔的角度和高度,所述放大显示装置具备10～100被放大倍数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高精度气密性检测仪及其检测方法
{Author}: 谢伟;郭博文;何少玲
{Author Address}: 510000 广东省广州市番禺区大龙街将军子路4号
{Subsidiary Author}: 广州岳信仪器有限公司
{Date}: 2025-02-18
{Notes}: CN119469598A
{Abstract}: 本发明公开了一种高精度气密性检测仪及其检测方法。一方面,一种高精度气密性检测仪,包括用于放置待测产品的检测夹具；在所述检测夹具的外部设有一与位于该检测夹具内的待测产品连接以自动控制其内部压力的气压调节器；所述气压调节器包括箱体结构,在所述箱体结构内设有真空发生器且该真空发生器通过一设在该箱体结构上的气路控制阀岛结构与待测产品连接以自动实施气密性检测进而安全判定该待测产品的气密性。另一方面,本发明还提供了一种采用上述高精度气密性检测仪的检测方法。本发明具有能够准确判定预定的电子产品气密性以保证其质量、并且在检测的过程中不易危害电子产品质量的优点。
{Subject}: 1.一种高精度气密性检测仪,包括用于放置待测产品的检测夹具(1)；其特征在于：在所述检测夹具(1)的外部设有一与位于该检测夹具(1)内的待测产品连接以自动控制其内部压力的气压调节器(2)；所述气压调节器(2)包括箱体结构(21),在所述箱体结构(21)内设有真空发生器(22)且该真空发生器(22)通过一设在该箱体结构(21)上的气路控制阀岛结构(23)与待测产品连接以自动实施气密性检测进而安全判定该待测产品的气密性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种大规模集成电路多手段联合软缺陷故障定位方法
{Author}: 黄炜;袁亦灵;周姝伶;孙常皓;李美龙
{Author Address}: 400060 重庆市南岸区南坪花园路14号
{Subsidiary Author}: 中国电子科技集团公司第二十四研究所
{Date}: 2025-02-18
{Notes}: CN119471308A
{Abstract}: 本发明属于集成电路故障分析领域,具体涉及一种大规模集成电路多手段联合软缺陷故障定位方法,包括：采用二分法将多输入向量范围进行缩小,快速明确与故障现象相关联的部分逻辑向量；将大规模集成电路内部晶体管按照功能划分为多个功能模块,在与故障现象相关联的部分逻辑向量激励下,结合nanoprobe探针与二分法,分级测试各个功能模块；针对筛选出的异常功能模块,分别判断是否存在晶体管故障或/和连接线故障；所存在晶体管故障或/和连接线故障,则采用SEM扫描故障晶体管及附件线路、采用FIB对故障部位进行切片后TEM观察故障形貌；本发明有效缩小定位范围,细化故障激发条件,将大范围内的软错误转化为小范围内的硬错误,进而快速定位故障点。
{Subject}: 1.一种大规模集成电路多手段联合软缺陷故障定位方法,其特征在于,具体包括以下步骤：在软件输入向量上,采用二分法将多输入向量范围进行缩小,快速明确与故障现象相关联的部分逻辑向量；在线路硬件结构上,将大规模集成电路内部晶体管按照功能划分为多个功能模块,在与故障现象相关联的部分逻辑向量激励下,结合nanoprobe探针与二分法,分级测试各个功能模块；针对筛选出的异常功能模块,分别判断是否存在晶体管故障或/和连接线故障；所存在晶体管故障或/和连接线故障,则采用SEM扫描故障晶体管及附件线路、采用FIB对故障部位进行切片后TEM观察故障形貌,并结合EDX进行材料成分分析,得到诱发电性能故障的原因。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于温度响应的芯片测试方法及测试系统
{Author}: 薛冰
{Author Address}: 213000 江苏省常州市新北区华山中路9号五号楼118
{Subsidiary Author}: 安盈半导体技术(常州)有限公司
{Date}: 2025-02-18
{Notes}: CN119471327A
{Abstract}: 本申请公开了一种基于温度响应的芯片测试方法及测试系统,属于芯片测试技术领域,包括：建立可控温区环境,产生第一温度区间,并设置至少两个温度变化速率；接收来自芯片测试过程中采集到的第一采集数据,对第一采集数据进行分析；在芯片测试过程中,进行局部温差控制,并记录梯度温度分布情况；结合第一采集数据的分析结果,与局部温差控制过程中记录到的梯度温差分布情况进行耦合,对芯片进行动态温度响应分析。在本申请的技术方案实施过程中,通过建立可控温区环境及局部温差控制,模拟芯片的使用场景,并考虑芯片在集成电路中的布局进行温度响应测试,优化芯片的设计以及布局,提高芯片的运行稳定性。
{Subject}: 1.一种基于温度响应的芯片测试方法,其特征在于：包括：建立可控温区环境,产生第一温度区间,并设置至少两个温度变化速率,在第一温度区间内,根据所设置的温度变化速率对芯片进行测试数据采集；接收来自芯片测试过程中采集到的第一采集数据,对第一采集数据进行分析,并根据不同的温度变化速率对芯片进行温度响应分析；在芯片测试过程中,进行局部温差控制,并记录梯度温度分布情况；结合第一采集数据的分析结果,与局部温差控制过程中记录到的梯度温差分布情况进行耦合,对芯片进行动态温度响应分析；对芯片的动态温度响应分析结果进行时间序列分析与数据挖掘,获取芯片在不同环境下的变化趋势。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路专用超精密三级热交换温控系统
{Author}: 顾佳星;吴奎
{Author Address}: 230000 安徽省合肥市高新区创新大道106号合肥明珠产业园3#厂房B区一楼
{Subsidiary Author}: 合肥亦威科技有限公司;合肥亦威科技有限公司无锡分公司
{Date}: 2025-02-18
{Notes}: CN119472848A
{Abstract}: 本发明涉及半导体加工技术领域,现有技术中温控系统能耗过大且温度控制精确度不高的技术问题,尤其涉及一种集成电路专用超精密三级热交换温控系统,该系统包括用于循环液进行初次换热的PCW系统,以及对循环液进行温度控制的微处理模块,该系统还设置有通过三级热交换的方式对循环液进行高精度控温的循环液系统所述循环液系统包括一级控温系统、二级控温系统和三级控温系统,本发明通过三级控温的方式,先利用厂务冷却水进行一级控温,然后通过加热丝进行二级控温,最终通过精密加热丝进行三级控温,梯次控温的方式能够使得控温精度增加到±0.01℃,不仅大幅提高了温度的精确度,而且提高了产品的良品率。
{Subject}: 1.一种集成电路专用超精密三级热交换温控系统,包括用于循环液进行初次换热的PCW系统(1),以及对循环液进行温度控制的微处理模块,其特征在于,该系统还设置有通过三级热交换的方式对循环液进行高精度控温的循环液系统(2)；所述循环液系统(2)包括一级控温系统(21)、二级控温系统(22)和三级控温系统(23),所述三级控温系统(23)由第二高温保护开关(231)、精密加热丝(232)和第三温度传感器(233)组成,循环液通过第二高温保护开关(231)流至精密加热丝(232)和第三温度传感器(233)位置,第三温度传感器(233)将采集到的循环液的温度传输给微处理模块,所述微处理模块根据循环液的温度调整精密加热丝(232)的输出功率,并对循环液进行三级控温,所述第二高温保护开关(231)用于防止精密加热丝(232)无流量干烧,以及防止循环液温度过高或过低造成对循环液系统(2)的损坏。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 钳位电压控制电路和集成电路芯片
{Author}: 孙正龙;王锐;田力学
{Author Address}: 610095 四川省成都市中国(四川)自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2025-02-18
{Notes}: CN119472906A
{Abstract}: 本申请提供一种钳位电压控制电路和集成电路芯片,分压模块的第一端接收电源电压；钳位模块的第一端连接分压模块的第二端,钳位模块的第二端连接分压模块的第三端,钳位模块的第三端接地；调压模块的第一端连接分压模块的第三端,调压模块的第二端连接钳位模块的第三端；输出模块的第一端连接分压模块的第一端,输出模块的第二端连接调压模块的第一端,输出模块的第三端用于输出钳位电压。当电源电压发生突变时,产生的突变电流大部分会从钳位模块流通到地,较少部分会流过调压模块,使得调压模块的电压变化较小,从而使得输出模块的电流变化较小,进而使得钳位电压不会产生较大的变化,有效抑制电源电压的突变。
{Subject}: 1.一种钳位电压控制电路,其特征在于,所述电路包括：钳位模块、调压模块、分压模块和输出模块；所述分压模块的第一端接收电源电压；所述钳位模块的第一端连接所述分压模块的第二端,所述钳位模块的第二端连接所述分压模块的第三端,所述钳位模块的第三端接地；所述调压模块的第一端连接所述分压模块的第三端,所述调压模块的第二端连接所述钳位模块的第三端；所述输出模块的第一端连接所述分压模块的第一端,所述输出模块的第二端连接所述调压模块的第一端,所述输出模块的第三端用于输出钳位电压；所述钳位模块用于控制所述分压模块的电流,以调节所述调压模块的电流,以调节所述调压模块的电压；所述调压模块的电压用于稳定所述输出模块的电流,以控制所述钳位电压的大小。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种脑机接口装置及安装方法
{Author}: 黄立;黄晟;宋子航;刘博文;何贻宁;潘兵磊;宓乐圆
{Author Address}: 430206 湖北省武汉市东湖新技术开发区高新大道999号武汉未来科技城龙山创新园一期B3栋10楼1130(自贸区武汉片区)
{Subsidiary Author}: 武汉衷华脑机融合科技发展有限公司
{Date}: 2025-02-18
{Notes}: CN119473017A
{Abstract}: 本申请涉及一种脑机接口装置及安装方法,接口底座开设有贯穿通道,且所述贯穿通道的内壁设置有底托,所述接口底座的上边缘形成有顶托；篦子安装于所述接口底座,并承托于所述底托上,所述篦子的中部设置有呈阵列分布的篦子孔洞；微针组件包括微针底座以及微针机构,所述微针底座安装于所述篦子上,且其中部设置有呈阵列分布的微针导向孔,所述微针机构安装于所述微针底座上,且其微针依次穿过所述微针导向孔、篦子孔洞和接口底座的贯穿通道；所述篦子孔洞的孔径大于所述微针导向孔的孔径。本申请提高了微针的机械稳定性,保证了微针植入的可靠性。
{Subject}: 1.一种脑机接口装置,其特征在于,其包括：接口底座(1),其开设有贯穿通道,且所述贯穿通道的内壁设置有底托(10),所述接口底座(1)的上边缘形成有顶托(13)；篦子(2),其安装于所述接口底座(1),并承托于所述底托(10)上,所述篦子(2)的中部设置有呈阵列分布的篦子孔洞(20)；微针组件(3),其包括微针底座(30)以及微针机构(31),所述微针底座(30)安装于所述篦子(2)上,且其中部设置有呈阵列分布的微针导向孔(300),所述微针机构(31)安装于所述微针底座(30)上,且其微针(310)依次穿过所述微针导向孔(300)、篦子孔洞(20)和接口底座(1)的贯穿通道；以及,所述篦子孔洞(20)的孔径大于所述微针导向孔(300)的孔径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种故障信息存储方法、电源管理集成电路、基本输入输出系统
{Author}: 李雪
{Author Address}: 310052 浙江省杭州市滨江区长河路466号
{Subsidiary Author}: 新华三技术有限公司
{Date}: 2025-02-18
{Notes}: CN119473688A
{Abstract}: 本申请实施例提供了一种故障信息存储方法、电源管理集成电路、基本输入输出系统,涉及计算机技术领域,上述方法包括：接收基本输入输出系统发送的第一故障信息；其中,所述第一故障信息是所述基本输入输出系统在检测到内存故障时生成的,用于描述检测到的内存故障；在所述电源管理集成电路中存储的故障信息的数量不超过预设数量的情况下,存储所述第一故障信息。应用本申请实施例提供的方案能够提高内存故障定位的效率。
{Subject}: 1.一种故障信息存储方法,其特征在于,应用于电源管理集成电路,所述方法包括：接收基本输入输出系统发送的第一故障信息；其中,所述第一故障信息是所述基本输入输出系统在检测到内存故障时生成的,用于描述检测到的内存故障；在所述电源管理集成电路中存储的故障信息的数量不超过预设数量的情况下,存储所述第一故障信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种接口数据传输系统和方法
{Author}: 陈麒;吴侯;郑传喜
{Author Address}: 201315 上海市浦东新区中国(上海)自由贸易试验区临港新片区秋山路1775弄29、30号6楼27室
{Subsidiary Author}: 上海思尔芯技术股份有限公司
{Date}: 2025-02-18
{Notes}: CN119473963A
{Abstract}: 本发明公开了一种接口数据传输系统和方法。接口数据传输系统包括：主FPGA、从FPGA以及与主FPGA中的待验证电路对应的外部设备；主FPGA中设置有待验证电路、第一数据转换电路以及第一AURORA交互电路,待验证电路中设置有PIPE接口；从FPGA中设置有第二AURORA交互电路、第二数据转换电路以及数据速率处理电路。本发明实施例可以基于主FPGA中的第一数据转换电路和第一AURORA交互电路、从FPGA中的第二AURORA交互电路、第二数据转换电路以及数据速率处理电路,准确地实现集成电路的PIPE接口和外部设备的PIPE接口之间的数据传输,占用资源较少,提高验证过程的效率和准确性。
{Subject}: 1.一种接口数据传输系统,其特征在于,包括：主FPGA、从FPGA以及与所述主FPGA中的待验证电路对应的外部设备；其中,所述主FPGA中设置有待验证电路、第一数据转换电路以及第一AURORA交互电路,所述待验证电路中设置有PIPE接口；所述从FPGA中设置有第二AURORA交互电路、第二数据转换电路以及数据速率处理电路；所述主FPGA通过所述第一数据转换电路将门控信号和所述待验证电路的PIPE接口发送的PIPE接口数据转换为AURORA接口数据,通过所述第一AURORA交互电路将所述AURORA接口数据发送至所述第二AURORA交互电路；所述从FPGA通过所述第二数据转换电路将所述第二AURORA交互电路接收的AURORA接口数据转换为门控信号和PIPE接口数据,通过所述数据速率处理电路按照标准速率将所述PIPE接口数据发送至所述外部设备的PIPE接口；所述从FPGA通过所述数据速率处理电路接收所述外部设备的PIPE接口发送的PIPE接口数据,通过所述第二数据转换电路将PIPE有效信号和所述外部设备的PIPE接口发送的PIPE接口数据转换为AURORA接口数据,通过所述第二AURORA交互电路将所述AURORA接口数据发送至所述第一AURORA交互电路；所述主FPGA通过所述第一数据转换电路将所述第一AURORA交互电路接收的AURORA接口数据转换为PIPE有效信号和PIPE接口数据,按照与所述待验证电路的PIPE接口对应的预设速率将所述PIPE接口数据发送至所述待验证电路的PIPE接口。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路中的总线访问方法、集成电路及电子设备
{Author}: 刘涛;余剑锋
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-18
{Notes}: CN119474001A
{Abstract}: 公开了一种集成电路中的总线访问方法、集成电路及电子设备,涉及集成电路技术领域,该方法包括通过第一功能安全等级域中的第一硬件单元生成第一访问请求；基于第一访问请求确定第一硬件单元的第一标识；从寄存器读取第二功能安全等级域中第二硬件单元对应的第一配置信息,第一配置信息包括功能安全等级域的安全等级高于第二功能安全等级域的安全等级的目标硬件单元的第二标识；基于第一标识和第二标识确定第一硬件单元访问第二硬件单元的权限；基于该权限控制从总线向第二硬件单元传输第一访问请求。本公开的技术方案能够基于安全等级对不同功能安全等级域中硬件单元之间的访问请求进行传输控制,保证高安全等级的功能安全等级域对安全性的要求。
{Subject}: 1.一种集成电路中的总线访问方法,包括：通过第一功能安全等级域中的第一硬件单元生成第一访问请求；基于所述第一访问请求,确定所述第一硬件单元的第一标识；从寄存器读取第二功能安全等级域中第二硬件单元对应的第一配置信息,所述第一配置信息包括功能安全等级域的安全等级高于所述第二功能安全等级域的安全等级的目标硬件单元的第二标识；基于所述第一标识和所述第二标识,确定所述第一硬件单元访问所述第二硬件单元的权限；基于所述第一硬件单元访问所述第二硬件单元的权限,控制从总线向所述第二硬件单元传输所述第一访问请求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路布图设计公告信息数据处理与索引方法
{Author}: 黄京凤;陈涛
{Author Address}: 237374 安徽省六安市金寨县关庙乡关庙村余湾组
{Subsidiary Author}: 陈涛
{Date}: 2025-02-18
{Notes}: CN119474098A
{Abstract}: 本发明公开了一种集成电路布图设计公告信息数据处理与索引方法,涉及集成电路布图设计公告技术领域,包括：获取集成电路布图设计公告信息数据；构建由若干子数据模型组成的数据模型,子数据模型一一对应集成电路布图设计公告信息数据中的公告类型；解析集成电路布图设计公告信息数据,得到字典列表形式的解析结果,并将各解析结果根据公告类型分别存储为子公告信息数据；对子公告信息数据进行处理,得到结构化公告信息数据,并存入对应的子数据模型；为各数据模型建立索引。本发明能将原本杂乱无章的非结构化公告信息转换为结构化的字典列表形式,大幅提高了数据处理的速度和效率,能够根据公告类型对数据进行精确分类。
{Subject}: 1.一种集成电路布图设计公告信息数据处理与索引方法,其特征在于,包括以下步骤：S1、获取集成电路布图设计公告信息数据；S2、根据集成电路布图设计公告信息数据,构建由若干子数据模型组成的数据模型,子数据模型一一对应集成电路布图设计公告信息数据中的公告类型；S3、利用数据解析模块对含有不同类型的集成电路布图设计公告信息数据进行解析,得到字典列表形式的解析结果,并将各解析结果根据公告类型分别存储为子公告信息数据；S4、利用数据处理模块对子公告信息数据进行处理,得到包括集成电路布图设计的公告登记/申请号的结构化公告信息数据,并将结构化公告信息数据存入对应的子数据模型；S5、为各数据模型建立索引,以从数据模型查询集成电路布图设计公告信息数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的死锁检查方法
{Author}: 刘美华;苏宇;林岩
{Author Address}: 518000 广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园2号楼801
{Subsidiary Author}: 深圳国微福芯技术有限公司
{Date}: 2025-02-18
{Notes}: CN119476151A
{Abstract}: 本发明公开了一种集成电路的死锁检查方法,包括：提取有限状态机；根据每一个状态的可达到的状态生成安全属性,并根据每一个状态转移条件生成活性属性；将所有状态之间存在的转移路径进行标记,安全属性和活性属性通过的转移路径标记为第一标记；遍历转移路径,对于当前遍历到的转移路径,判断其两端的状态是否存在第一标记的转移路径,若不存在,则当前遍历到的转移路径标记为第二标记,如果存在,则判断其两端的状态是否存在从第一标记变为第二标记的转移路径,若存在,则当前遍历到的转移路径标记为第二标记,否则标记为第一标记；根据所有转移路径的标记判断集成电路是否存在死锁。本发明可以采用代价较低的方式有效检查集成电路中的死锁。
{Subject}: 1.一种集成电路的死锁检查方法,其特征在于,包括：提取集成电路的设计文件中的有限状态机；确定有限状态机可达到的状态,以及每一个状态的转移条件；根据每一个状态的可达到的状态生成安全属性,并根据每一个状态转移条件生成活性属性；将所有状态之间存在的转移路径进行标记,所述安全属性和活性属性通过的转移路径标记为第一标记；遍历所有转移路径,对于当前遍历到的转移路径,判断其两端的状态是否存在第一标记的转移路径,若不存在,则当前遍历到的转移路径标记为第二标记,如果存在,则判断其两端的状态是否存在从第一标记变为第二标记的转移路径,若存在,则当前遍历到的转移路径标记为第二标记,否则标记为第一标记；所有转移路径遍历完毕后,根据所有转移路径的标记判断集成电路是否存在死锁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路延迟确定方法、装置、设备、介质和产品
{Author}: 林亦波;郭资政;张作栋;王润声;黄如
{Author Address}: 214111 江苏省无锡市新吴区菱湖大道111号无锡软件园天鹅座A栋5、6层
{Subsidiary Author}: 无锡北京大学电子设计自动化研究院
{Date}: 2025-02-18
{Notes}: CN119476155A
{Abstract}: 本申请涉及一种集成电路延迟确定方法、装置、设备、介质和产品,其中方法包括：获取目标集成电路的时钟线网的有向无环图、预设的时序路径集合以及时序例外集合,其中,时序例外集合中包括各种时序例外对应的子图规则；根据子图规则中的关键节点,确定各时序例外路径对应的影响区域,并根据预设的微指令编译方法,确定影响区域内各个影响节点的微指令；根据微指令对各影响节点进行分类讨论,并根据分类讨论的结果确定各影响节点对应的一个或多个标签,以根据标签得到时序例外标签图,标签中存储有各影响节点的延迟,以实现目标集成电路的延迟最小值和延迟最大值的确定。本申请采用上述方法可以提升集成电路延迟确定方法的效率以及可靠性。
{Subject}: 1.一种集成电路延迟确定方法,其特征在于,所述方法包括：获取目标集成电路的时钟线网的有向无环图、预设的时序路径集合以及时序例外集合,其中,所述时序例外集合中包括各种时序例外对应的子图规则,所述子图规则中包括多个相匹配的关键节点；根据所述关键节点,确定各所述时序例外路径对应的影响区域,并根据预设的微指令编译方法,确定所述影响区域内各个影响节点的微指令；根据所述微指令对各所述影响节点进行分类讨论,并根据分类讨论的结果确定各所述影响节点对应的一个或多个标签,以根据各所述标签和所述影响区域,得到时序例外标签图,所述标签中存储有各所述影响节点的行为特征和对应的延迟；基于GPU平台和所述时序例外标签图,确定所述时序路径集合中各时序路径对应的延迟,以确定所述目标集成电路的延迟最小值和延迟最大值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种静电释放保护等级可调的IO IP核的配置方法及提供方法、装置及芯片
{Author}: 解尧明;陈燕宁;刘芳;邵亚利;李东镁
{Author Address}: 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
{Subsidiary Author}: 北京智芯微电子科技有限公司
{Date}: 2025-02-18
{Notes}: CN119476171A
{Abstract}: 本公开涉及芯片IP核及EDA技术领域,具体涉及一种静电释放保护等级可调的IOIP核的配置方法及提供方法、装置及芯片。现有工艺厂或IP厂商提供的IO IP核通常是一个整体模块,仅能提供有限个档位的静电释放保护能力,无法便捷地根据芯片需求而改变。本公开研发专门的EDA工具,同时将IO IP核的电路模块和版图进行定制化设计,重构成了包含IO核心电路模块和静电释放保护等级可调模块的可配置IO IP核,从而通过定制EDA工具获取用户需求并针对可配置IO IP核中的各模块进行配置,实现根据实际芯片复杂应用的灵活可配置。
{Subject}: 1.一种静电释放保护等级可调的IO IP核的配置方法,其特征在于,所述方法基于定制EDA工具实现,所述方法包括：获取可配置IO IP核,所述可配置IO IP核包括IO核心电路模块和静电释放保护等级可调模块,所述静电释放保护等级可调模块包括多个单位静电释放保护模块,所述单位静电释放保护模块包括多个MOS模块；获取用户针对定制IO IP核的指定管脚模块输入的静电释放保护等级；根据所述静电释放保护等级,配置所述静电释放保护等级可调模块,包括：根据所述静电释放保护等级,从所述多个单位静电释放保护模块中选择一个或多个单位静电释放保护模块并连接被选择的一个或多个单位静电释放保护模块,生成配置后的静电释放保护等级可调模块,所述配置后的静电释放保护等级可调模块用于提供与所述静电释放保护等级对应的指定静电释放保护能力；连接所述IO核心电路模块和所述配置后的静电释放保护模块,生成所述定制IO IP核的指定管脚模块,其中,所述IO核心电路模块包括电源电压端口、接地端口、IO输入信号端口和控制信号输出端口；所述被选择的单位静电释放保护模块包括电源电压端口、接地端口和控制信号输入端口；所述IO核心电路模块、所述被选择的单位静电释放保护模块的电源电压端口均连接电源电压、接地端口均接地；所述IO核心电路模块的控制信号输出端口与所述被选择的单位静电释放保护模块的控制信号输入端口相连,用于基于IO输入信号向所述被选择的单位静电释放保护模块输出控制信号；在所述被选择的单位静电释放保护模块中,与所述被选择的单位静电释放保护模块的控制信号输入端口相连的MOS模块同时提供第一静电释放保护能力和在所述IO核心电路模块的控制信号的控制下提供输出电流能力,与所述被选择的单位静电释放保护模块的控制信号输入端口断开的MOS模块提供第二静电释放保护能力,所述第一静电释放保护能力和第二静电释放保护能力共同组成单位静电释放保护能力。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于网格的布局死空间面积计算方法、系统、电子设备及存储介质
{Author}: 范涛;刘程琳
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区云汉路979号2楼
{Subsidiary Author}: 上海立芯软件科技有限公司
{Date}: 2025-02-18
{Notes}: CN119476176A
{Abstract}: 本发明公开了一种基于网格的布局死空间面积计算方法、系统、电子设备及存储介质、电子设备及存储介质,应用于集成电路布图规划技术领域。该方法包括获取布局区域,将所述布局区域的空白区域划分为宏外部区域和宏内部区域；利用网格填充所述空白区域；遍历所述网格,确定出宏内部网格；根据所述宏内部网格获得死空间面积。本发明通过将网格填充的空白区域划分为宏外部区域和宏内部区域,利用易于计算的宏内部网格面积与宏模块交叠面积之差来估算难以直接衡量的死空间面积,有效降低求解死空间面积问题的复杂度。
{Subject}: 1.一种基于网格的布局死空间面积计算方法,其特征在于,具体包括以下步骤：获取布局区域,将所述布局区域的空白区域划分为宏外部区域和宏内部区域；利用网格填充所述空白区域；遍历所述网格,确定出宏内部网格；根据所述宏内部网格获得死空间面积。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 生成集成单元库的方法、装置及集成单元库的数字化方法、装置及芯片
{Author}: 沈美根;赵东艳;陈燕宁;刘芳;解尧明;李东镁;邵亚利
{Author Address}: 100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
{Subsidiary Author}: 北京智芯微电子科技有限公司
{Date}: 2025-02-18
{Notes}: CN119476179A
{Abstract}: 本公开涉及芯片IP核及EDA技术领域,具体涉及一种生成集成单元库的方法、装置及集成单元库的数字化方法、装置及芯片。现有IP厂商提供的IP核通常是一个整体模块,仅能提供固定的输入配置参数,无法便捷地根据芯片需求而改变。本公开研发了定制EDA工具,并将IP核进行定制化设计,重构了支持输入的配置参数可灵活配置的定制IP核,并将这些定制IP核集成到不同于传统标准单元库的集成单元库中。由此解决了传统标准单元库在全面性和集成度方面存在的问题,也解决了目前传统POC IP核、IO IP核以及标准单元所存在的问题,从而更好地满足了现代芯片设计的需求。
{Subject}: 1.一种生成集成单元库的方法,其特征在于,所述方法基于定制EDA工具实现,所述定制EDA工具提供GUI界面,所述GUI界面包括多个定制输入框,所述定制输入框用于获取用户输入的配置参数,所述方法包括：根据所述用户输入的配置参数生成定制IP核的版图；所述定制IP核包括以下项中的一个或多个：定制POC IP核,定制IO IP核,带上电控制的IO IP核,带上电控制的定制单元；基于所述定制IP核的版图生成集成单元库；其中,根据所述用户输入的配置参数生成定制POC IP核的版图,包括：根据可配置POCIP核和用户输入的第一配置参数生成所述定制POC IP核；基于所述定制POC IP核,生成所述定制POC IP核的版图；所述第一配置参数包括：POC输入阈值电压；根据所述用户输入的配置参数生成定制IO IP核的版图,包括：根据可配置IO IP核和用户输入的第二配置参数生成所述定制IO IP核；基于所述定制IO IP核,生成所述定制IOIP核的版图；所述第二配置参数包括如下项中的一个或多个：输入阈值高电平电压、输入阈值低电平电压、高电平输出拉电流、低电平输出灌电流和静电释放保护等级；根据所述用户输入的配置参数生成带上电控制的IO IP核的版图,包括：根据IO IP核和可配置POC IP核以及用户输入的第三配置参数生成所述带上电控制的IO IP核；基于所述带上电控制的IO IP核,生成所述带上电控制的IO IP核的版图；所述第三配置参数包括如下项中的一个或多个：POC输入阈值电压、输入阈值高电平电压、输入阈值低电平电压、高电平输出拉电流、低电平输出灌电流和静电释放保护等级；根据所述用户输入的配置参数生成带上电控制的定制单元的版图,包括：根据POC IP核和标准单元模块生成所述带上电控制的定制单元；基于所述带上电控制的定制单元,生成所述带上电控制的定制单元的版图；当所述POC IP核为定制POC IP核时,所述根据POCIP核和标准单元模块生成所述带上电控制的定制单元,包括：根据所述定制POC IP核和所述标准单元模块以及所述第一配置参数生成所述带上电控制的定制单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于时钟树驱动的集成电路详细布局方法
{Author}: 俞文心;李鑫淼;伏朝奇;龚梦石;龚俊
{Author Address}: 621000 四川省绵阳市涪城区青龙大道中段59号
{Subsidiary Author}: 西南科技大学
{Date}: 2025-02-18
{Notes}: CN119476182A
{Abstract}: 本发明公开一种基于时钟树驱动的集成电路详细布局方法,包括步骤：S10,先读入全局布局后的布局文件,获取到寄存器的物理和时序信息；S20,进行寄存器布局,先使用电容均衡的二分K均值聚类,对聚类后的每个分区构建虚拟时钟树,根据构建的时钟树进行寄存器最优位置搜索,并将寄存器移动到时钟树综合有利位置；S30,进行非寄存器布局,对搜索过程中重叠的单元重合法化,最后使用基于优先队列的最近邻搜索优化信号线线长。本发明保证信号线线长和时钟树线长的优化平衡,优化时钟树,优化功耗,提高电路稳定性和可靠性。
{Subject}: 1.一种基于时钟树驱动的集成电路详细布局方法,其特征在于,包括步骤：S10,先读入全局布局后的布局文件,获取到寄存器的物理和时序信息；S20,进行寄存器布局,先使用电容均衡的二分K均值聚类,对聚类后的每个分区构建虚拟时钟树,根据构建的时钟树进行寄存器最优位置搜索,并将寄存器移动到时钟树综合有利位置；S30,进行非寄存器布局,对搜索过程中重叠的单元重合法化,最后使用基于优先队列的最近邻搜索优化信号线线长。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于电路用途的集成电路布局设计方法及系统
{Author}: 袁庭龙;杨亭;张海军;陈弟;张谡;张征;陈廷团;谢旭钜;黄炜康
{Author Address}: 518000 广东省深圳市宝安区西乡街道劳动社区西乡大道宝源华丰总部经济大厦C栋4层3A15、3A16室
{Subsidiary Author}: 凯智隆誉科技(深圳)有限公司
{Date}: 2025-02-18
{Notes}: CN119476183A
{Abstract}: 本发明公开了一种基于电路用途的集成电路布局设计方法及系统,涉及电路设计技术领域,包括：获取前端的芯片设计经过综合后生成的门级网表；建立集成电路的三维空间和芯片模型；利用非线性规划方法求解目标函数的最小值来得到电子元件的空间位置分布；将空间均匀分布的单元分布在每个芯片层上；进行集成电路信号线的实际物理布线连接处理；将详细布局转化为每个芯片层内部的二维详细布局；实现电源供电网络；进行芯片版图空隙的填充工作,并基于集成电路的电路用途对芯片版图进行物理验证和仿真测试。通过设置数据处理模块、电路布局模块和电路检测模块降低互连线延迟,降低走线密集程度,保证电路的安全性和可靠性。
{Subject}: 1.一种基于电路用途的集成电路布局设计方法,其特征在于,包括：准备集成电路的布局布线数据,获取前端的芯片设计经过综合后生成的门级网表；基于集成电路的电路用途,建立集成电路的三维空间和芯片模型；将各电子元件的非线性线长目标与分布目标统一成为目标函数,利用非线性规划方法求解目标函数的最小值来得到电子元件的空间位置分布,所述电子元件包括晶体管、电阻器和电容器；将空间均匀分布的单元分布在每个芯片层上；根据所述门级网表中的所有连接关系,进行集成电路信号线的实际物理布线连接处理；通过对垂直线网进行分解切断了处于不同芯片层的同一线网的单元之间的联系,将详细布局转化为每个芯片层内部的二维详细布局；获取集成电路中电压降的设计要求,实现电源供电网络；进行芯片版图空隙的填充工作,并基于集成电路的电路用途对芯片版图进行物理验证和仿真测试,导出通过测试的集成电路布局设计数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于多级队列的集成电路全局布线方法
{Author}: 俞文心;刘文宇;伏朝奇;龚梦石;龚俊
{Author Address}: 621000 四川省绵阳市涪城区青龙大道中段59号
{Subsidiary Author}: 西南科技大学
{Date}: 2025-02-18
{Notes}: CN119476189A
{Abstract}: 本发明公开一种基于多级队列的集成电路全局布线方法,包括：S10,线边容量减小阶段：使用矩形均匀导线密度,估计布线拥塞,基于引脚的数量来减少线边容量；S20,多级队列布线阶段,对于当前布线模式无法布线的网络,直接将其添加到下一级队列中等待布线；当没有溢出或最后一级队列完成布线时,多级队列布线结束；S30,基于拥堵区域的重布线,采用迷宫布线策略；S40,基于重布线结果,输出全局布线结果。本发明通过对引脚拥塞区域进行容量减小,使用多级队列布线获得初始布线结果,再使用基于溢出距离的迷宫布线去减少溢出。
{Subject}: 1.一种基于多级队列的集成电路全局布线方法,其特征在于,包括步骤：S10,线边容量减小阶段：使用矩形均匀导线密度,估计布线拥塞,基于引脚的数量来减少线边容量；S20,多级队列布线阶段,对于当前布线模式无法布线的网络,直接将其添加到下一级队列中等待布线；当没有溢出或最后一级队列完成布线时,多级队列布线结束；S30,基于拥堵区域的重布线,采用迷宫布线策略；S40,基于重布线结果,输出全局布线结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成电路精准识别农业移栽有效孔数的方法
{Author}: 朱西林;王鹏超;王国军;彭晓宇;冉思民
{Author Address}: 550014 贵州省贵阳市贵阳国家高新技术产业开发区黎阳大厦(高科一号)C座18层
{Subsidiary Author}: 贵州中科恒运软件科技有限公司
{Date}: 2025-02-18
{Notes}: CN119476339A
{Abstract}: 本发明属于农业管理技术领域,本发明提供了一种基于集成电路精准识别农业移栽有效孔数的方法,包括：对震动数据进行比较分析,对其打孔机是否疑似进入工作状态进行识别,根据实时监测获取到的打孔机的震动加速度与怠速阈值的比较结果,判断打孔机是否脱离空闲状态,对震动数据进行处理分析,得到加速度变化表现值,对打孔机是否进入工作状态进行识别,实现了打孔机进入工作状态的精准识别,有利于为后续有效孔的精准识别提供基础,通过集成电路根据打孔工作时段在数据缓存芯片内提取打孔经纬度数据并进行处理分析,对其打孔经纬度数据中的跳点进行识别并筛除,对经纬度数据进行算法处理分析,对其有效孔数进行精准识别。
{Subject}: 1.一种基于集成电路精准识别农业移栽有效孔数的方法,其特征在于：包括：在进行移栽打孔作业时,实时监测打孔机的震动数据,其中震动数据包括震动加速度,基于对震动数据进行比较分析,对其打孔机是否疑似进入工作状态进行识别,若是,则生成疑似信号；基于疑似信号,根据实时监测获取到的打孔机的震动加速度与怠速阈值的比较结果,判断打孔机是否脱离空闲状态,若脱离,则生成分析信号；基于分析信号,基于对震动数据进行处理分析,得到加速度变化表现值,根据加速度变化表现值对其打孔机是否进入工作状态进行识别；基于打孔机进入工作状态,获取到打孔开始时间点,并继续实时监测打孔机的震动数据,并进行比较分析,得到打孔结束时间点,基于打孔开始时间点以及打孔结束时间点,获取打孔工作时段；通过集成电路根据打孔工作时段在数据缓存芯片内提取打孔经纬度数据并进行处理分析,对其打孔经纬度数据中的跳点进行识别并筛除,并将其筛除跳点后的打孔经纬度数据发送至服务器终端,其中,打孔经纬度数据包括：打孔经纬度坐标,服务器终端对其经纬度数据进行算法处理分析,对其有效孔数进行精准识别。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路缺陷的零样本分割与分类的方法
{Author}: 吕岳;赵舶彤;吕淑静
{Author Address}: 200241 上海市闵行区东川路500号
{Subsidiary Author}: 华东师范大学
{Date}: 2025-02-18
{Notes}: CN119478417A
{Abstract}: 本发明公开了一种集成电路缺陷的零样本分割与分类的方法,多尺度临近特征聚合与自对比评分(MFSC),旨在提升集成电路制造中缺陷的检测精确度与效率。MFSC无需额外神经网络训练,具备强大的泛化能力。该方法包括：首先,运用预训练的Vision Transformer作为特征提取器,对不同尺度的图像块进行多尺度局部特征提取；其次,通过自对比评分机制,采用多尺度临近特征聚合对局部异常图像块特征进行表征,并进行同尺度不同块间局部特征的相互比较,计算异常分数以实现像素级缺陷分割。最后依据实验统计结果划分判断是否包含缺陷的阈值。实验证明,该方法在集成电路缺陷检测任务中的精度达到91.5%。满足实际应用过程中对集成电路缺陷检测的需求,且不需要任何的神经网络训练。
{Subject}: 1.一种集成电路缺陷的零样本分割与分类的方法,其特征在于,包括以下步骤：a)对集成电路图像进行多尺度切割,形成多个不同尺寸的图像块；b)利用预训练的神经网络特征提取器ViT对所述不同尺寸的图像块进行局部特征提取,获得多尺度局部特征；c)执行临近特征聚合NFA,对相同尺度下不同大小的图像块特征进行平均池化处理,以增强对不同尺寸缺陷的表征能力；d)应用自对比评分SCS机制,通过比较相同尺度下不同图像块的局部特征,为每个图像块计算异常分数,实现对缺陷的分割与分类；其中,所述自对比评分机制,包括：i)计算每个图像块局部特征与其邻域内其他图像块局部特征之间的相似度；ii)根据相似度计算每个图像块的异常分数,异常分数高于0.6的特征区域标识在缺陷区域；iii)将每张图像的异常分数最大值作为缺陷分类的结果；当异常分数大于规定阈值时,将图像分类为包含缺陷,小于等于规定阈值时分类为不包含缺陷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种适用于集成电路芯片加工的封装覆膜装置
{Author}: 刘华清;张晋鑫;李朝辉;程春莹
{Author Address}: 277300 山东省枣庄市峄城区开发区科达西路
{Subsidiary Author}: 山东晶芯科创半导体有限公司
{Date}: 2025-02-18
{Notes}: CN119480712A
{Abstract}: 本发明公开了一种适用于集成电路芯片加工的封装覆膜装置,其包括顶板,所述顶板的下方设置有升降板,顶板的上表面中心位置安装有用于带动升降板在Y轴方向上进行移动的第一液压伸缩杆,且第一液压伸缩杆的底端贯穿顶板的表面并与升降板连接,所述升降板上设置有用于对晶圆上所覆盖的保护膜进行压紧裁切以及消除气泡的覆膜机构,所述覆膜机构的正下方设置有用于放置晶圆以及将晶圆顶出的晶圆放置组件,且晶圆放置组件安装在安装架的顶端。本发明可有效的去除晶圆与保护膜之间贴敷所产生的气泡以及可有效的避免晶圆与保护膜之间贴敷所产生的褶皱,能够确保晶圆表面上所覆膜的质量。
{Subject}: 1.一种适用于集成电路芯片加工的封装覆膜装置,包括顶板(800),其特征在于：所述顶板(800)的下方设置有升降板(700),顶板(800)的上表面中心位置安装有用于带动升降板(700)在Y轴方向上进行移动的第一液压伸缩杆(900),且第一液压伸缩杆(900)的底端贯穿顶板(800)的表面并与升降板(700)连接,所述升降板(700)上设置有用于对晶圆上所覆盖的保护膜进行压紧裁切以及消除气泡的覆膜机构(600),所述覆膜机构(600)的正下方设置有用于放置晶圆以及将晶圆顶出的晶圆放置组件(200),且晶圆放置组件(200)安装在安装架(100)的顶端,所述安装架(100)顶端的两侧分别安装有用于保护膜进行收膜的收膜辊组件(300)以及用于保护膜进行放膜的放膜辊组件(400)；所述覆膜机构(600)上设置有用于刮除晶圆与保护膜之间所存在气泡的气泡刮除组件(650)以及用于对晶圆上所覆盖的保护膜进行压紧限位的压膜组件(640),所述覆膜机构(600)上设置有裁切壳体(610),且裁切壳体(610)的底端安装有用于对保护膜进行旋转裁切的环状切刀(614),所述裁切壳体(610)的上表面中心位置安装有第一密封轴承(611),且第一密封轴承(611)的内侧安装有安装板(630),所述安装板(630)的上表面一侧安装有用于对裁切壳体(610)内部进行抽真空的真空泵(620)；所述升降板(700)上设置有用于驱动裁切壳体(610)以及气泡刮除组件(650)进行转动的驱动机构(500)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产用芯片塑封装置及方法
{Author}: 罗闯;马哲;范桂洋;许亚东;赵志威
{Author Address}: 611700 四川省成都市天虹路3号B幢3层
{Subsidiary Author}: 成都鸿立芯半导体有限公司;元六鸿远(成都)电子科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480653A
{Abstract}: 本发明属于芯片加工技术领域,具体为一种集成电路生产用芯片塑封装置及方法；包括加工台,所述加工台上设置有用于对芯片塑封的施力续压机构；所述施力续压机构包括定模,定模的底部通过螺栓连接于加工台的顶部；所述加工台上还安装有U型基座,U型基座的开口朝向加工台的顶部；所述U型基座上通过螺栓安装有伸缩气缸,伸缩气缸的输出端朝向加工台的顶部且还安装有H型方板；通过造气清腔单元得以清理定模和动模上所粘附的杂质或灰尘等,且清理过程不需要工作人员手动进行,同时避免了过程中的疏忽导致定模和动模内部的杂质未清理全面导致芯片在塑封时出现不完整、产生气泡等问题,提升了装置的塑封效果,进一步降低了工作人员的工作强度。
{Subject}: 1.一种集成电路生产用芯片塑封装置,包括加工台(1),其特征在于：所述加工台(1)上设置有用于对芯片塑封的施力续压机构；所述施力续压机构包括定模(2),定模(2)的底部通过螺栓连接于加工台(1)的顶部；所述加工台(1)上还安装有U型基座(3),U型基座(3)的开口朝向加工台(1)的顶部；所述U型基座(3)上通过螺栓安装有伸缩气缸(4),伸缩气缸(4)的输出端朝向加工台(1)的顶部且还安装有H型方板(5),U型基座(3)的相对侧位于H型方板(5)的中空区域内；所述H型方板(5)靠近U型基座(3)相对侧的两侧对称安装有一个导向T板(6),导向T板(6)上设置有造气清腔单元,造气清腔单元用于清理定模(2)内模腔中所粘附的杂质；两个所述导向T板(6)的相背侧还安装有L型齿条(7),L型齿条(7)的端点朝向加工台(1)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体自动切筋成型用夹爪
{Author}: 陈小飞;李广生;汪昌来;张晨阳;刘子义
{Author Address}: 230601 安徽省合肥市经济技术开发区青龙潭路3435号智能科技园(南区)A栋二层
{Subsidiary Author}: 安徽众合半导体科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480767A
{Abstract}: 本发明提供了一种半导体自动切筋成型用夹爪,涉及电半导体集成电路的封测制程领域,包括连接板以及固定板,固定板的底端固定安装有四个直线轴承,每个直线轴承的底端均固定连接有导向柱,四个导向柱的底端共同固定连接有固定压板,固定压板的顶端中部固定安装有平行气爪,平行气爪两侧的伸出端均固定连接有连接块,连接块的顶端一侧固定安装有用于抓取框架的抓手机构,抓手机构包括固定连接于连接块顶端一侧的第一安装架,第一安装架靠近平行气爪的一端等距离设置有四个第二安装架,第二安装架的内腔中部转动连接有夹爪,通过抓手机构改善了传统机构抓取多条框架的情况,同时也减少了框架在夹取过程中产生局部变形的情况。
{Subject}: 1.一种半导体自动切筋成型用夹爪,包括连接板(1)以及固定安装于其一侧的固定板(2),其特征在于：所述固定板(2)的底端固定安装有四个直线轴承(3),每个所述直线轴承(3)的底端均固定连接有导向柱(4),四个所述导向柱(4)的底端共同固定连接有固定压板(5),所述固定压板(5)的顶端中部固定安装有平行气爪(6),所述平行气爪(6)两侧的伸出端均固定连接有连接块(7),所述连接块(7)的顶端一侧固定安装有用于抓取框架的抓手机构(8)；所述抓手机构(8)包括固定连接于连接块(7)顶端一侧的第一安装架(81),所述第一安装架(81)靠近平行气爪(6)的一端等距离设置有四个第二安装架(82),所述第二安装架(82)的内腔中部转动连接有夹爪(83),所述夹爪(83)靠近第二安装架(82)的一侧中部开设有沉槽,所述沉槽的内腔固定连接有第一弹簧(84)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 深沟槽隔离结构、半导体器件及其隔离结构制造方法
{Author}: 马小波;王加鑫;张雪璠;林雨乐
{Author Address}: 215123 江苏省苏州市苏州工业园区星湖街328号创意产业园2-B304
{Subsidiary Author}: 思瑞浦微电子科技(苏州)股份有限公司
{Date}: 2025-02-18
{Notes}: CN119480784A
{Abstract}: 本公开的实施例涉及深沟槽隔离结构、半导体器件及其隔离结构制造方法。半导体器件半导体器件,包括：衬底；位于所述衬底上的外延层；位于所述衬底和所述外延层至少之一或二者之间的埋层；以及第一导电通道,从所述外延层表面延伸至所述埋层中；第二导电通道,从所述外延层表面延伸至所述衬底中；以及深沟槽隔离,位于所述第一导电通道和所述第二导电通道之间,所述深沟槽隔离从所述外延层表面延伸至所述衬底中,其中,所述深沟槽隔离包括绝缘芯部以及围绕所述绝缘芯部的绝缘衬垫,所述深沟槽隔离设置于第二沟槽中,所述第二沟槽包括位于所述外延层和所述埋层中的第一部分和位于所述衬底中的第二部分,所述第二部分中的绝缘芯部中具有气隙。
{Subject}: 1.一种半导体器件,包括：衬底；位于所述衬底上的外延层；位于所述衬底和所述外延层至少之一或二者之间的埋层；以及第一导电通道,从所述外延层表面延伸至所述埋层中；第二导电通道,从所述外延层表面延伸至所述衬底中；以及深沟槽隔离,位于所述第一导电通道和所述第二导电通道之间,所述深沟槽隔离从所述外延层表面延伸至所述衬底中,其中,所述深沟槽隔离包括绝缘芯部以及围绕所述绝缘芯部的绝缘衬垫,所述深沟槽隔离设置于第二沟槽中,所述第二沟槽包括位于所述外延层和所述埋层中的第一部分和位于所述衬底中的第二部分,所述第二部分中的绝缘芯部中具有气隙。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多芯片封装结构及封装工艺
{Author}: 孙黎明;李飞阳;朱大恒;刘辉
{Author Address}: 201900 上海市宝山区真陈路898号2幢二楼
{Subsidiary Author}: 上海安理创科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480821A
{Abstract}: 本申请涉及一种多芯片封装结构及封装工艺,包括：线路基板,所述线路基板上设置有图案化线路层；多个芯片,分别设置于所述线路基板的预设位置且与所述图案化线路层电性导通；以及塑封层,覆盖所述芯片的表面；所述线路基板被折叠以使多个所述芯片在线路基板上的投影面积至少部分重叠,位于相对侧的芯片之间间隔设置形成有散热通道。散热通道能利用气流的对流效应,自适应的散热,实现了层叠芯片无需复杂结构就能实现良好地散热。
{Subject}: 1.一种多芯片封装结构,其特征在于,包括：线路基板(1),所述线路基板(1)上设置有图案化线路层；多个芯片(2),分别设置于所述线路基板(1)的预设位置且与所述图案化线路层电性导通；以及塑封层(3),覆盖所述芯片(2)的表面；所述线路基板(1)被折叠以使多个所述芯片(2)在线路基板(1)上的投影面积至少部分重叠,位于相对侧的芯片(2)之间间隔设置形成有散热通道(101)；所述线路基板(1)为可挠性线路基板,所述线路基板(1)被折叠成“e”字形或者s形状；所述线路基板(1)包括与芯片(2)设置平面相垂直的侧壁(10),所述侧壁(10)上开设有气流孔(110),所述气流孔(110)与散热通道(101)相通以形成气流对流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高性能合金凸块材料及IC封装工艺
{Author}: 凌永康
{Author Address}: 212499 江苏省镇江市句容市开发区崇明西路102号8号楼
{Subsidiary Author}: 江苏晶度半导体科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480828A
{Abstract}: 本发明涉及高性能合金凸块材料及IC封装工艺,包括以下技术方案：采用金相显微镜检测合金凸块内部晶粒结构,并将合金凸块分为至少八个加热区域；根据检测及区域划分结果,动态调整电磁感应加热装置工作参数,实现对合金凸块加热过程的精确控制；通过金相显微镜和四探针测试仪对加热处理后的晶粒结构和电阻率进行检测,确保产品质量。本工艺特点在于加热区域细分,参数动态调整,实现均匀加热,提高加热效率,节能减排；同时,提高产品可靠性。
{Subject}: 1.一种IC封装工艺,其特征在于,包括以下方法：通过金相显微镜对加热处理前的合金凸块内部晶粒结构进行检测,并将合金凸块分为至少八个加热区域；根据合金凸块的加热区域动态调整电磁感应加热装置的工作参数；将所述工作参数录入电磁感应加热装置中；根据所述工作参数,使用电磁感应加热装置对合金凸块进行加热,并在加热过程中持续通过金相显微镜对合金凸块进行检测；根据金相显微镜的检测结果动态调整磁感应加热装置的工作参数；通过金相显微镜对加热处理后的合金凸块内部晶粒结构进行检测；使用四探针测试仪对合金凸块进行电阻率测试；对测试后的合金凸块进行电镀处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件、集成电路及封装方法
{Author}: 盛伟
{Author Address}: 300000 天津市滨海新区天津华苑产业区海泰西路18号北2-204工业孵化-3-8
{Subsidiary Author}: 海光信息技术股份有限公司
{Date}: 2025-02-18
{Notes}: CN119480857A
{Abstract}: 本发明实施例公开的封装件、集成电路及封装方法,涉及半导体技术领域,通过对封装件内部结构进行改进,便于优化其散热性能。封装件,包括：重布线层；缓存晶粒,位于所述重布线层之上,并与所述重布线层互联；核心晶粒,设置于所述缓存晶粒的上方,且位于所述封装件的内部结构的顶层,并与所述缓存晶粒互联。通过将核心晶粒置于封装件内部堆叠结构形态的顶层,这样,中央处理器产生的大量热量可直接从其顶部向上散出,从而有利于改善散热性能。本发明适用于芯片结构设计和封装中。
{Subject}: 1.一种封装件,其特征在于,包括：重布线层；缓存晶粒,位于所述重布线层之上,并与所述重布线层互联；核心晶粒,设置于所述缓存晶粒的上方,且位于所述封装件的内部结构的顶层,并与所述缓存晶粒互联。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多芯片封装的集成电路封装结构
{Author}: 叱晓鹏;刘益华;秦家顺;黄渊江;袁威
{Author Address}: 518000 广东省深圳市龙岗区平湖街道力昌社区平龙东路349号2#厂房
{Subsidiary Author}: 深圳电通纬创微电子股份有限公司
{Date}: 2025-02-18
{Notes}: CN119480862A
{Abstract}: 本发明提出了一种多芯片封装的集成电路封装结构,涉及芯片封装技术领域,包括封装盒,封装盒的一侧贯穿开设有多个芯片装槽间隔布置,芯片装槽的底部内部的两侧均开设有针脚安装槽,针脚安装槽内设置有填充片,填充片能够填充满针脚安装槽,且填充片的顶面与芯片装槽的底部内壁平齐,芯片装槽的两侧内壁开设有收纳槽,填充片能够收纳进入收纳槽内；收纳槽内安装有压紧条。本发明提出了一种多芯片封装的集成电路封装结构,通过设置的封装盒、填充片、压紧条、散热片和调节结构,确保芯片的拆卸,减少在拆装过程中出现卡顿的情况,还能同时完成针脚的压紧和散热片的安装,减少安装和拆卸的工序,提高工作效率,操作简单便捷。
{Subject}: 1.一种多芯片封装的集成电路封装结构,其特征在于,包括封装盒(1),所述封装盒(1)的一侧贯穿开设有多个芯片装槽(2)间隔布置,所述芯片装槽(2)的底部内部的两侧均开设有针脚安装槽,所述针脚安装槽内设置有填充片(3),所述填充片(3)能够填充满针脚安装槽,且填充片(3)的顶面与芯片装槽(2)的底部内壁平齐,所述芯片装槽(2)的两侧内壁开设有收纳槽,所述填充片(3)能够收纳进入收纳槽内；所述收纳槽内安装有压紧条(4),所述压紧条(4)用于压紧芯片针脚在针脚安装槽内；所述芯片装槽(2)内顶部设置有散热片(5),所述散热片(5)能够抵靠在芯片上；所述封装盒(1)上安装有调节结构,所述调节结构能够驱动填充片(3)在针脚安装槽内横向滑动,所述调节结构还能够驱动压紧条(4)将芯片的两侧针脚压紧固定在针脚安装槽内,所述调节结构还能驱动散热片(5)在芯片装槽(2)内下降贴合在芯片上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电池、电子设备以及电池检测处理方法
{Author}: 邬伟峰
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区白石路3609号深圳湾科技生态园二区9栋A915-28号
{Subsidiary Author}: 深圳市乐目通讯有限公司
{Date}: 2025-02-18
{Notes}: CN119481378A
{Abstract}: 本发明提供一种电池、电子设备以及电池检测处理方法。该电池包括信号收发元件,用于接收该电子设备生成的预设信号并将其发送回电子设备；预设信号是用于该电子设备的开机程序的信号。该电子设备包括：检测部,用于将预设信号发送至电池；当电子设备接收到电池发送回的预设信号,电子设备才能完成开机程序,检测部判定电池为原装电池。该方法包括：电子设备向待检测电池发送预设信号；判断能否接收到由待检测电池所转发的预设信号；若接收到预设信号,则判定待检测电池为原装电池,电子设备利用预设信号完成开机程序。本方法无需对预设信号进行识别/解码等复杂过程即可实现对原装电池的检测,降低了对电池和电子设备的改装难度和改装成本。
{Subject}: 1.一种电池,所述电池包括可充放电源,所述可充放电源用于向电子设备供电,其特征在于,所述电池还包括：信号收发元件,用于接收该电子设备生成的预设信号,并将该预设信号发送回该电子设备；其中,所述预设信号指的是用于该电子设备的开机程序的信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 低功耗待机电路
{Author}: 郑铠;钟仰华
{Author Address}: 518000 广东省深圳市宝安区新安街道安乐社区42区兴华一路华创达中心商务大厦A栋B栋C栋A407
{Subsidiary Author}: 深圳市恒胜智控科技有限公司
{Date}: 2025-02-18
{Notes}: CN119483248A
{Abstract}: 本发明实施例公开了一种低功耗待机电路,涉及待机控制技术领域,该低功耗待机电路包括第一控制器、开关、检测模块、集成电路以及负载模块；集成电路包括第二控制器以及供电接口；所述检测模块分别与所述供电接口以及所述第一控制器连接；所述负载模块分别与所述供电接口以及所述第一控制器连接,且接地；所述开关分别与所述第一控制器以及所述第二控制器连接,且接地；所述负载模块与所述检测模块并联。采用高压低电流以高频驱动第一控制器的方式,减少整个电路的能量消耗,同时在待机的时候采用假负载的方式把后端的电压拉低,取得了有效减少待机时整个电源系统的功耗效果。
{Subject}: 1.一种低功耗待机电路,其特征在于,包括第一控制器、开关、检测模块、集成电路以及负载模块；集成电路包括第二控制器以及供电接口；所述检测模块分别与所述供电接口以及所述第一控制器连接；所述负载模块分别与所述供电接口以及所述第一控制器连接,且接地；所述开关分别与所述第一控制器以及所述第二控制器连接,且接地；所述负载模块与所述检测模块并联。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种开关电源集成电路
{Author}: 文鹏;胡燊刚
{Author Address}: 518000 广东省深圳市南山区西丽街道西丽社区打石二路万科云城六期一栋云中城B3303
{Subsidiary Author}: 深圳市必易微电子股份有限公司
{Date}: 2025-02-18
{Notes}: CN119483266A
{Abstract}: 本发明提供了一种集成电网电压过零检测功能的开关电源集成电路。开关电源集成电路包括：过零检测电路,制作在第一晶片中,过零检测电路用于检测电网电压的过零点,并通过过零信号输出引脚输出过零检测信号；功率开关管,制作在第二晶片中,通过控制功率开关管的导通和关断控制开关电源集成电路的输出电压；以及续流二极管,制作在第三晶片中,续流二极管耦接功率开关管并在耦接点形成开关节点引脚,开关节点引脚用于耦接电感用于形成降压型Buck电路或升降压型Buck-Boost电路。本发明提供的开关电源集成电路具有集成度高,过零检测精度高、系统成本低和使用简单等优点。
{Subject}: 1.一种集成电网电压过零检测功能的开关电源集成电路,包括：过零检测电路,制作在第一晶片中,过零检测电路用于检测电网电压的过零点,并通过过零信号输出引脚输出过零检测信号；功率开关管,制作在第二晶片中,通过控制功率开关管的导通和关断控制开关电源集成电路的输出电压；以及续流二极管,制作在第三晶片中,续流二极管耦接功率开关管并在耦接点形成开关节点引脚,开关节点引脚用于耦接电感用于形成降压型Buck电路或升降压型Buck-Boost电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、集成电路芯片、芯片产品和汽车
{Author}: 宋朋亮;李国政;赵朴
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2025-02-18
{Notes}: CN119483557A
{Abstract}: 本申请提供一种智能电子开关、集成电路芯片、芯片产品和汽车,在智能电子开关中,在正常工作模式,逻辑控制单元经由第一驱动单元驱动主功率开关开启导通,在旁路模式时,逻辑控制单元经由限流驱动单元控制旁路开关开启导通且经由第一驱动单元控制主功率开关关断截止；其中,旁路开关所占的面积小于主功率开关所占的面积,在旁路模式时流过旁路开关的电流值小于或等于限流驱动单元设置的第一限流值,第一限流值小于正常工作模式时流过主功率开关的最大电流值。在该方案中,智能电子开关在旁路模式的自耗电小于其在正常工作模式的自耗电,而且,旁路回路和主回路操作时互不干扰,保证了智能电子开关的性能稳定性和可靠性。
{Subject}: 1.一种智能电子开关,其特征在于,包括电源供电端、电源接地端、负载输出端、开关电路和控制电路；所述电源供电端和所述电源接地端用于与电池连接,所述负载输出端用于与负载连接；其中,所述开关电路包括主功率开关和旁路开关,所述控制电路包括逻辑控制单元、第一驱动单元和限流驱动单元,所述主功率开关的第一端和所述旁路开关的第一端均与所述电源供电端或所述电源接地端连接,所述主功率开关的第二端和所述旁路开关的第二端均与所述负载输出端连接,所述主功率开关的控制端与所述第一驱动单元连接,所述旁路开关的控制端与所述限流驱动单元连接,所述第一驱动单元和所述限流驱动单元还均与所述逻辑控制单元连接；所述智能电子开关工作在正常工作模式时,所述逻辑控制单元经由所述第一驱动单元驱动所述主功率开关开启导通；在旁路模式时,所述逻辑控制单元经由所述限流驱动单元控制所述旁路开关开启导通且经由所述第一驱动单元控制所述主功率开关关断截止；所述旁路开关所占的面积小于所述主功率开关所占的面积,在旁路模式时流过所述旁路开关的电流值小于或等于所述限流驱动单元设置的第一限流值,所述第一限流值小于正常工作模式时流过所述主功率开关的最大电流值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、集成电路芯片、芯片产品和汽车
{Author}: 宋朋亮;白文利;李国政
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2025-02-18
{Notes}: CN119483558A
{Abstract}: 本申请提供一种智能电子开关、集成电路芯片、芯片产品和汽车,智能电子开关能够工作在不同的工作模式,并根据其所处的工作模式控制内部功能电路的工作状态,例如,智能电子开关包括控制电路和诊断电路,这样在正常工作模式,控制电路控制诊断电路工作在第一诊断状态,而在旁路模式时,控制电路控制诊断电路工作在第二诊断状态,其中,诊断电路工作在第二诊断状态时的功耗小于其工作在第二诊断状态时的功耗,这样,至少可以在智能电子开关内部其他电路工作状态一致的基础上,使得智能电子开关在旁路模式的自耗电小于其在正常工作模式的自耗电。
{Subject}: 1.一种智能电子开关,其特征在于,包括电源供电端、电源接地端、负载输出端、开关电路和控制电路；所述电源供电端和所述电源接地端用于与电池连接,所述负载输出端用于与负载、开关电路的一端连接,所述开关电路的另一端与电源供电端或电源接地端连接,所述开关电路还与所述控制电路连接,所述控制电路用于控制所述开关电路开启导通或关断截止；还包括诊断电路和诊断输出端,所述诊断电路与所述控制电路、所述诊断输出端连接,所述诊断电路用于采集所述智能电子开关的参数信息并经由诊断输出端输出给微控制器,以用于微控制器对所述智能电子开关的状态进行诊断；所述智能电子开关在正常工作模式和旁路模式时,所述开关电路均处于开启导通状态,在所述正常工作模式时,所述控制电路控制所述诊断电路工作在第一诊断状态,在旁路模式时,所述控制电路控制所述诊断电路工作在第二诊断状态,所述诊断电路工作在第二诊断状态的功耗小于其工作在第一诊断状态的功耗。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能电子开关、集成电路芯片、芯片产品和汽车
{Author}: 宋朋亮;白文利;李国政
{Author Address}: 518000 广东省深圳市福田区沙头街道天安社区深南大道6009号NEO绿景广场B座17J-01
{Subsidiary Author}: 深圳市稳先微电子有限公司
{Date}: 2025-02-18
{Notes}: CN119483559A
{Abstract}: 本申请提供一种智能电子开关、集成电路芯片、芯片产品和汽车,其中,智能电子开关包括电源供电端、电源接地端、负载输出端、控制电路和开关电路,还包括第一功能端、第二功能端,第一功能端和第二功能端均与控制电路连接；在第一功能端接收到第一信号、第二功能端接收到第二信号时,控制电路控制智能电子开关进入旁路模式,第一功能端和第二功能端包括输入端、诊断使能端、功能选择端、诊断解除端中的任意两个。该方案中,智能电子开关复用原有端子进入旁路模式,不需要改变其外围应用,成本低,能够在对外提供负载电流通路的前提下,降低智能电子开关的自耗电,从而降低了智能电子开关所在设备的整体功耗。
{Subject}: 1.一种智能电子开关,其特征在于,包括电源供电端、电源接地端、负载输出端、控制电路和开关电路；其中,所述电源供电端和所述电源接地端用于与电池连接,所述负载输出端用于与负载连接；所述开关电路,其第一端与电源供电端或电源接地端连接,其第二端与负载输出端连接,其控制端与所述控制电路连接,所述控制电路用于控制所述开关电路是否开启导通；所述智能电子开关还包括第一功能端、第二功能端,所述第一功能端和所述第二功能端均与所述控制电路连接；在所述第一功能端接收到第一信号、所述第二功能端接收到第二信号时,所述控制电路控制所述智能电子开关进入旁路模式,所述第一功能端和所述第二功能端包括输入端、诊断使能端、功能选择端、诊断解除端中的任意两个；所述智能电子开关处于旁路模式时的自耗电小于其处于正常工作模式时的自耗电,在所述旁路模式和在所述正常工作模式时所述开关电路均处于开启导通状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: MRP环网及其报文处理方法、终端设备和可读存储介质
{Author}: 黄明聪;车任秋;陈坤明;吴健
{Author Address}: 518000 广东省深圳市南山区西丽街道百旺信高科技工业园1区3栋
{Subsidiary Author}: 深圳市三旺通信股份有限公司
{Date}: 2025-02-18
{Notes}: CN119484446A
{Abstract}: 本申请涉及MRP环网技术领域,公开了一种MRP环网及其报文处理方法、终端设备和可读存储介质,MRP环网包括构成环网的介质冗余管理端和多个介质冗余客户端,该MRP环网的报文处理方法应用于介质冗余客户端,包括：接收上一介质冗余客户端或介质冗余管理端发送的MRP协议报文；基于访问控制列表对第一目标报文或第二目标报文进行匹配；将匹配到的第一目标报文或第二目标报文进行硬件转发到下一介质冗余客户端或介质冗余管理端,以及根据匹配到的第一目标报文清空自身的过滤数据库。该MRP环网的报文处理方法能够实现整个MRP环网的交换机快速地将目标报文转发到邻近的设备,提升MRP环路的收敛性能。
{Subject}: 1.一种MRP环网的报文处理方法,其特征在于,所述MRP环网包括构成环网的介质冗余管理端和多个介质冗余客户端,所述MRP环网的报文处理方法应用于所述介质冗余客户端,包括：接收上一所述介质冗余客户端或所述介质冗余管理端发送的MRP协议报文；基于访问控制列表对第一目标报文或第二目标报文进行匹配,其中,所述第一目标报文来自于所述介质冗余管理端,所述第二目标报文来自于所述介质冗余客户端；将匹配到的所述第一目标报文或所述第二目标报文进行硬件转发到下一所述介质冗余客户端或所述介质冗余管理端,以及根据匹配到的所述第一目标报文清空自身的过滤数据库。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种通过金属薄膜开关设置跳线的线路板
{Author}: 李明;林懋瑜;许文龙
{Author Address}: 518108 广东省深圳市宝安区石岩街道爱群路同富裕工业区2-2栋
{Subsidiary Author}: 深圳市汇创达科技股份有限公司
{Date}: 2025-02-18
{Notes}: CN119485912A
{Abstract}: 本发明公开了一种通过金属薄膜开关设置跳线的线路板,线路板包括一个或多个金属薄膜开关,在线路板上设置一金属薄膜开关边缘的预设位置设置多个引脚位,在该金属薄膜开关的底部边缘对应设置多个固定引脚,该金属薄膜开关通过多个固定引脚与对应的引脚位接合,贴附于线路板上；该金属薄膜开关还设置一中心触点,同时該固定引脚高于该金属薄膜开关的其他边缘部分,使线路板的走线从该金属薄膜开关下方穿过,通过固定引脚和/或中心触点实现跳线或桥接的设置。本发明解决了传统PCB设计中跳线通常通过在PCB上预留接触点或者安装跳线针实现,导致占用空间,增加了工艺复杂性和生产成本的问题。
{Subject}: 1.一种通过金属薄膜开关设置跳线的线路板,其特征在于,所述线路板包括一个或多个金属薄膜开关,在线路板上设置一金属薄膜开关边缘的预设位置设置多个引脚位,对应的,在该金属薄膜开关的底部边缘对应设置多个固定引脚,该金属薄膜开关通过多个固定引脚与对应的引脚位接合,贴附于线路板上；该金属薄膜开关还设置一中心触点,同时該固定引脚高于该金属薄膜开关的其他边缘部分,使线路板的走线从该金属薄膜开关下方穿过,通过固定引脚和/或中心触点实现跳线或桥接的设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储单元、集成电路、存储器、逻辑芯片和电子设备
{Author}: 李洽
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道东海社区红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端有限公司
{Date}: 2025-02-18
{Notes}: CN119486137A
{Abstract}: 本申请提供一种存储单元、集成电路、存储器、逻辑芯片和电子设备,存储单元包括：衬底；第一栅氧化层和控制栅极,沿衬底的厚度方向,第一栅氧化层设于衬底的一侧,控制栅极设于第一栅氧化层背离衬底的一侧；第二栅氧化层和浮动栅极；第二栅氧化层设于衬底,且和第一栅氧化层位于衬底沿厚度方向的同一侧,第二栅氧化层与第一栅氧化层沿衬底的长度方向间隔设置,浮动栅极设于第二栅氧化层背离衬底的一侧；其中,第一栅氧化层包括第一介质层,第一介质层的介电常数大于16。使用该存储单元能够解决现有的Flash存储器中因存储单元为多层垂直结构而需要使用多层MASK的问题,利于降低存储器的成本。
{Subject}: 1.一种存储单元,其特征在于,所述存储单元包括：衬底；第一栅氧化层和控制栅极,沿所述衬底的厚度方向,所述第一栅氧化层设于所述衬底的一侧,所述控制栅极设于所述第一栅氧化层背离所述衬底的一侧；第二栅氧化层和浮动栅极；所述第二栅氧化层设于所述衬底,且和所述第一栅氧化层位于所述衬底沿厚度方向的同一侧,所述第二栅氧化层与所述第一栅氧化层沿所述衬底的长度方向间隔设置,所述浮动栅极设于所述第二栅氧化层背离衬底的一侧；其中,所述第一栅氧化层包括第一介质层,所述第一介质层的介电常数大于16。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种BIPV智能芯片光伏组件及其封装工艺
{Author}: 陈东;李长江;汪义;吕诗伟;王辰辰
{Author Address}: 239300 安徽省滁州市天长市千秋大道988号
{Subsidiary Author}: 安徽天大新能源有限公司
{Date}: 2025-02-18
{Notes}: CN119486275A
{Abstract}: 本发明涉及光伏组件技术领域,具体地说,涉及一种BIPV智能芯片光伏组件,包括底板,所述底板顶部的两侧均固定连接有侧板,所述侧板的顶部固定连接有顶板,所述底板的前侧固定连接有前板,所述底板的背部固定连接有背板,所述底板的顶部固定连接有第一封装板,限位杆,所述限位杆的一端依次贯穿侧板和竖板,且延伸至竖板的内侧,所述限位杆延伸至竖板内侧的一端与芯片板的表面接触,所述限位杆在侧板和竖板之间做横向移动,用于对芯片板进行限位,首先转动转动杆使移动板上升到不能遮挡弹出槽的位置,再通过拉出限位杆使芯片板没有限位,这时通过第二弹簧的弹力作用将芯片板弹出,可以对芯片板进行快速的更换,操作简单,节省时间。
{Subject}: 1.一种BIPV智能芯片光伏组件,包括底板(1),其特征在于：所述底板(1)顶部的两侧均固定连接有侧板(2),所述侧板(2)的顶部固定连接有顶板(5),所述底板(1)的前侧固定连接有前板(3),所述底板(1)的背部固定连接有背板(4),所述底板(1)的顶部固定连接有第一封装板(6),所述第一封装板(6)顶部的两侧均固定连接有竖板(7),所述竖板(7)的顶部固定连接有第二封装板(9),所述第一封装板(6)的顶部且位于两组竖板(7)之间设置有芯片板(8)；还包括：限位杆(10),所述限位杆(10)的一端依次贯穿侧板(2)和竖板(7),且延伸至竖板(7)的内侧,所述限位杆(10)延伸至竖板(7)内侧的一端与芯片板(8)的表面接触,所述限位杆(10)在侧板(2)和竖板(7)之间做横向移动,用于对芯片板(8)进行限位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 发光芯片、半导体装置、发光装置、成像打印设备
{Author}: 戚务昌;张凯;王虎岩;马军伟;孙晓锋
{Author Address}: 264209 山东省威海市火炬高技术产业开发区科技路179号
{Subsidiary Author}: 威海华菱光电股份有限公司
{Date}: 2025-02-18
{Notes}: CN119486432A
{Abstract}: 本发明提供了一种发光芯片、半导体装置、发光装置、成像打印设备。发光芯片包括：第一半导体器件,第一半导体器件包括第一衬底基板以及设置在第一衬底基板上的多个发光元件和第一接合部,第一接合部与多个发光元件电连接；第二半导体器件,第二半导体器件包括第二衬底基板以及设置在第二衬底基板上的驱动集成电路层和第二接合部,驱动集成电路层与第二接合部电连接,第一接合部与第二接合部接合,且第一接合部与第二接合部电连接。本发明解决了现有技术中LED打印头存在良率低的问题。
{Subject}: 1.一种发光芯片,其特征在于,包括：第一半导体器件(10),所述第一半导体器件(10)包括第一衬底基板(11)以及设置在所述第一衬底基板(11)上的多个发光元件(12)和第一接合部(13),所述第一接合部(13)与所述多个发光元件(12)电连接；第二半导体器件(20),所述第二半导体器件(20)包括第二衬底基板(21)以及设置在所述第二衬底基板(21)上的驱动集成电路层(22)和第二接合部(23),所述驱动集成电路层(22)与所述第二接合部(23)电连接,所述第一接合部(13)与所述第二接合部(23)接合,且所述第一接合部(13)与所述第二接合部(23)电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路及其硅通孔容错修复电路、容错修复方法
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2025-02-14
{Notes}: CN119170611B
{Abstract}: 本发明提供一种三维集成电路及其硅通孔容错修复电路、容错修复方法,该容错修复电路包括信号输入模块、电热管理模块、第一路由模块、硅通孔阵列、故障检测电路模块、第二路由模块、硅通孔状态寄存器以及信号输出模块；信号输入模块用于向第一路由模块输出信号；电热管理模块用于确定硅通孔的故障状态与通孔复用的管理；硅通孔阵列内设置有多个工作硅通孔和冗余硅通孔；第一路由模块用于向硅通孔阵列输出信号；故障检测电路模块用于对硅通孔进行故障检测；硅通孔状态寄存器用于存储硅通孔的故障状态数据；信号输出模块用于向外输出信号。该三维集成电路具有上述的硅通孔容错修复电路。本发明能够提高三维集成电路的测试效率,降低测试成本。
{Subject}: 1.三维集成电路的硅通孔容错修复电路,其特征在于,包括：信号输入模块、电热管理模块、第一路由模块、硅通孔阵列、故障检测电路模块、第二路由模块、硅通孔状态寄存器以及信号输出模块；所述信号输入模块用于接收外部发送的信号,并向所述第一路由模块输出信号；所述电热管理模块用于根据所述硅通孔状态寄存器所记录的数据确定各硅通孔的故障状态,并将存在故障或者温度过高的硅通孔实现与热忱连接,以进行热通孔和电通孔的复用管理；所述硅通孔阵列内设置有多个工作硅通孔以及多个冗余硅通孔；所述第一路由模块根据所述信号输入模块和所述电热管理模块输出的信号向所述硅通孔阵列输出信号,以切换用于信号传输的硅通孔；所述故障检测电路模块用于对所述硅通孔进行故障检测,并将检测结果通过所述第二路由模块发送至所述硅通孔状态寄存器以及信号输出模块；所述硅通孔状态寄存器用于存储各所述硅通孔的故障状态数据；所述信号输出模块用于向外输出信号；其中,所述硅通孔阵列中,所述工作硅通孔的数量为所述冗余硅通孔数量的两倍,且两个相邻的所述工作硅通孔与一个所述冗余硅通孔布置成三角形的位置关系,两个相邻的所述工作硅通孔与一个所述冗余硅通孔分别位于一个等边三角形的顶点上,且各所述冗余硅通孔均连接至所述第一路由模块,并接收所述第一路由模块发送的信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: LDO电路和电源集成电路
{Author}: 祁玲康;付凌云;李正虎;王文荣
{Author Address}: 518000 广东省深圳市南山区西丽街道西丽社区留新四街万科云城三期C区八栋A座3202房
{Subsidiary Author}: 深圳市纳芯威科技有限公司
{Date}: 2025-02-14
{Notes}: CN119179365B
{Abstract}: 本发明提出一种LDO电路和电源集成电路,其中,LDO电路包括功率管、误差放大电路、第一电压切换电路、第二电压切换电路和第三电压切换电路,当第一电压大于第二电压时,第一电压切换电路接收到第二电位导通,将高电位的输入电压传递至功率管的衬底,同时,误差放大电路输出第二电位,功率管导通,实现功率管的驱动工作,当第一电压小于第二电压时,第二电压切换电路和第三电压切换电路接收到第四电位受控导通,并将高电位的输出电压输出至功率管的衬底和栅极,功率管的PN结反向偏置,无反向电流产生,提高了LDO电路以及集成电路的工作安全性,并且降低了电路能耗。
{Subject}: 1.一种LDO电路,其特征在于,包括：功率管,所述功率管的源极用于输入第一电压,所述功率管的漏极用于输出第二电压；误差放大电路,所述误差放大电路的参考端用于输入参考电压,所述误差放大电路的反馈端与所述功率管的输出端连接,所述误差放大电路的输出端与所述功率管的栅极连接；第一电压切换电路,所述第一电压切换电路的第一端与所述功率管的源极连接,所述第一电压切换电路的第二端与所述功率管的衬底连接,所述第一电压切换电路的控制端与所述误差放大电路的输出端连接,所述第一电压切换电路基于自身控制端的第一电位触发关断以及基于自身控制端的第二电位触发导通,所述第一电位的电压大于所述第二电位的电压；第二电压切换电路,所述第二电压切换电路的第一端与所述功率管的衬底连接,所述第二电压切换电路的第二端与所述功率管的输出端连接,所述第二电压切换电路的控制端与所述功率管的源极连接,所述第二电压切换电路基于自身控制端的第三电位触发关断以及基于自身控制端的第四电位触发导通,所述第三电位的电压大于所述第四电位的电压；第三电压切换电路,所述第三电压切换电路的第一端分别与所述误差放大电路的输出端和所述第一电压切换电路的控制端连接,所述第三电压切换电路的第二端与所述功率管的输出端连接,所述第三电压切换电路的控制端与所述功率管的源极连接,所述第三电压切换电路基于自身控制端的所述第三电位触发关断以及基于自身控制端的所述第四电位触发导通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路引脚弯折装置
{Author}: 赵根根
{Author Address}: 362001 福建省泉州市鲤城区鲤中街道促进社区丰泽街31号1栋7楼711室
{Subsidiary Author}: 赵根根
{Date}: 2025-02-14
{Notes}: CN119426484A
{Abstract}: 本发明涉及一种弯折装置,尤其涉及一种集成电路引脚弯折装置。需要设计一种能够对集成电路引脚进行纠偏定位后再弯折,提高弯折精准性的集成电路引脚弯折装置。一种集成电路引脚弯折装置,包括有放置座、支撑板和固定杆等,支撑板底部左右两侧都前后对固接有固定杆,支撑板顶部中间固接有用于对集成电路进行放置的放置座。本发明将集成电路放在放置座上,且使引脚处于对应的每组两根定位杆之间,再拉动受力杆向下移动,使得升降板带动弯折块向下移动,且升降板还通过第一弹簧带动施压杆向下移动,施压杆带动限位架向下移动,也就使得定位杆向内移动将集成电路的引脚纠偏定位,然后弯折块再对纠偏定位后的引脚进行弯折,从而提高弯折的精准性。
{Subject}: 1.一种集成电路引脚弯折装置,包括有放置座(1)、支撑板(2)、固定杆(3)、立柱(4)、升降板(5)、复位弹簧(51)和弯折块(6),支撑板(2)底部左右两侧都前后对固接有固定杆(3),支撑板(2)顶部中间固接有用于对集成电路进行放置的放置座(1),支撑板(2)顶部左侧前后对称固接有立柱(4),立柱(4)位于放置座(1)前后两侧,前后两侧立柱(4)之间滑动式的套装有升降板(5),升降板(5)底部前后两侧与支撑板(2)顶部左侧之间连接有套装于立柱(4)上的复位弹簧(51),升降板(5)中部固接有用于将集成电路的引脚进行弯折的弯折块(6),其特征在于,还包括有下压机构(7)和定位机构(8),支撑板(2)上设置有用于带动弯折块(6)向下移动的下压机构(7),放置座(1)上设置有用于对集成电路的引脚进行纠偏定位的定位机构(8)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用碱性硅清洗液加工废液处理罐
{Author}: 何珂;袁晓雷;戈烨铭
{Author Address}: 214000 江苏省无锡市江阴市周庄镇欧洲工业园区
{Subsidiary Author}: 江阴润玛电子材料股份有限公司
{Date}: 2025-02-14
{Notes}: CN119425189A
{Abstract}: 本发明公开了一种集成电路用碱性硅清洗液加工废液处理罐,属于废液处理罐技术领域,包括处理罐罐盖、处理罐罐体和进液管,所述处理罐罐体开口处安装有处理罐罐盖,且处理罐罐盖套设在进液管表面上,所述处理罐罐体内壁固定有安装框,且安装框中部固定有隔板,所述隔板两侧对称设置有安装在安装框内的滤网；滤网对液体进行过滤,对废液中的大量絮状漂浮物或其他不溶杂物进行预过滤,减少废液处理设备的工作量,提高操作者的使用性,同时搅拌板液体进行搅拌,避免大量絮状漂浮物或其他不溶杂物堆积在滤网表面上导致滤网堵塞,提高过滤效率,并且当操作者在对安装框进行更换时,不再需要操作者将进液管关闭,提高操作者清理的便捷性。
{Subject}: 1.一种集成电路用碱性硅清洗液加工废液处理罐,包括处理罐罐盖(1)、处理罐罐体(2)和进液管(3),其特征在于：所述处理罐罐体(2)开口处安装有处理罐罐盖(1),且处理罐罐盖(1)套设在进液管(3)表面上,所述处理罐罐体(2)内壁固定有安装框(5),且安装框(5)中部固定有隔板(7),所述隔板(7)两侧对称设置有安装在安装框(5)内的滤网(6),且滤网(6)表面贴合有搅动构件,且搅动构件通过支撑架(4)与处理罐罐体(2)和隔板(7)相互连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于图像分析原理识别车载雷达识别系统
{Author}: 请求不公布姓名
{Author Address}: 518000 广东省深圳市宝安区新安街道兴东社区71区教育工业大厦5层
{Subsidiary Author}: 深圳市驰晶科技有限公司
{Date}: 2025-02-14
{Notes}: CN119428738A
{Abstract}: 本发明涉及汽车智能驾驶辅助技术领域,公开了一种基于图像分析原理识别车载雷达识别系统,包括：原车车载主机、360全景影像系统、视频切换以及雷达识别集成电路与车辆中控屏幕；所述原车车载主机为原车中的主机部分,且原车车载主机采集的原车视频型号传递至视频切换以及雷达识别集成电路,所述视频切换以及雷达识别集成电路向车辆中控屏幕输送。该基于图像分析原理识别车载雷达识别系统,本系统内设置的视频切换以及雷达识别集成电路为一种半定制电路,拥有大量逻辑单元通过配置坐标映射单元、串行定位单元、雷达识别单元以及雷达传输单元等逻辑单元,构建相应的图像处理电路对目标物体进行更细致的分类。
{Subject}: 1.一种基于图像分析原理识别车载雷达识别系统,其特征在于,包括：原车车载主机、360全景影像系统、视频切换以及雷达识别集成电路与车辆中控屏幕；所述原车车载主机为原车中的主机部分,且原车车载主机采集的原车视频型号传递至视频切换以及雷达识别集成电路,所述视频切换以及雷达识别集成电路向车辆中控屏幕输送,且视频切换以及雷达识别集成电路向360全景影像系统输送雷达信息,所述360全景影像系统将全景视频信号送入视频切换以及雷达识别集成电路；所述视频切换以及雷达识别集成电路包括：RX-8619芯片、串并转换单元、上位机、十字光标引擎单元、坐标重排序管理单元、串行雷达识别处理单元以及视频切换单元,且RX-8619芯片接收来自原车车载主机发送的GMS信号,所述串行雷达识别处理单元联合雷达识别单元与雷达传输单元向360全景影像系统发送雷达信息,且360全景影像系统将全景视频流送入视频切换单元,并且视频切换单元发送信息数据进入车辆中控屏幕。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试编带机翻转编带装置
{Author}: 吴龙军
{Author Address}: 221400 江苏省徐州市徐州市新沂市锡沂高新区一带一路智慧光电产业园14#标房
{Subsidiary Author}: 徐州领测半导体科技有限公司
{Date}: 2025-02-14
{Notes}: CN119429292A
{Abstract}: 本发明公开了集成电路测试编带机翻转编带装置,涉及集成电路制造设备技术领域,包括：翻转编带装置主体：包括：机械结构组件；驱动控制组件；智能运维模块：包括：数据采集与预处理单元：包括：多个传感器；模型训练与预测模块：包括：深度学习模型：所述深度学习模型学习所述翻转编带装置主体的运行数据与故障之间的关联,以预测故障的发生；预警单元；增强现实AR辅助维修子单元；通信交互模块：包括：工业以太网接口单元；数据共享与同步单元；本发明中,集成电路测试编带机的翻转编带装置,在机械结构、智能运维、增强现实辅助维修和通信交互方面创新,提高编带效率,预测处理故障,增强生产协同性与灵活性。
{Subject}: 1.集成电路测试编带机翻转编带装置,其特征在于：包括：翻转编带装置主体：包括：机械结构组件：所述机械结构组件包括高精度翻转臂、承载芯片的承载托盘和传动机构,将芯片从初始位置翻转至编带所需位置；驱动控制组件：所述驱动控制组件包括电机、控制器和传感器,所述传感器分布在所述翻转编带装置主体的关键部位,用于监测所述电机的运行参数和所述机械结构组件的状态参数；智能运维模块：与所述翻转编带装置主体通信连接,包括：数据采集与预处理单元：包括：多个传感器,设置在所述翻转编带装置主体的不同位置,所述传感器包括但不限于电流传感器、温度传感器、位移传感器、角度传感器和环境传感器；模型训练与预测模块：包括：深度学习模型：采用长短期记忆网络作为深度学习模型,所述深度学习模型学习所述翻转编带装置主体的运行数据与故障之间的关联,以预测故障的发生；预警单元：将实时运行数据输入所述深度学习模型,当所述深度学习模型输出的故障预测概率超过预设阈值时,所述预警单元发出故障预警信息,所述故障预警信息包括可能发生故障的部件、故障类型和预计故障发生时间；增强现实AR辅助维修子单元：所述增强现实AR辅助维修子单元包括：AR标识部件：在所述翻转编带装置主体的各个部件上设置AR识别标记；AR显示部件：维修人员佩戴AR眼镜；远程协作单元；通信交互模块：与所述翻转编带装置主体和智能运维模块连接,包括：工业以太网接口单元：所述工业以太网接口单元包括支持PROFINET、ETHERNET/IP主流工业以太网协议的通信接口；数据共享与同步单元：将编带系统的关键数据与生产线中控系统进行数据共享。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路可动电荷标准样片制备用夹具
{Author}: 赵昭;黄智超;李洁;李亚杰
{Author Address}: 100007 北京市东城区安定门东大街1号
{Subsidiary Author}: 中国电子技术标准化研究院
{Date}: 2025-02-14
{Notes}: CN119438638A
{Abstract}: 本发明公开了一种集成电路可动电荷标准样片制备用夹具,涉及集成电路用夹具技术领域,夹具装置,包括支撑台,所述支撑台底部的四周均设置有支撑组件,所述支撑台的上表面设置有驱动槽,所述驱动槽的上方设置有夹持台,所述夹持台的上表面设置有移动槽,所述移动槽设置有四个,所述移动槽之间设置有顶杆,所述移动槽的内部设置有第一夹持组件,所述第一夹持组件与移动槽内部滑动连接,所述第一夹持组件的一侧设置有第二夹持组件,所述夹持台的后端设置有压制组件,所述夹持台的一侧端面设置有第一转动板。本申请解决了现有技术中的制备夹具功能性和灵活性较差,从而在使用时影响其实用性和便捷性的问题。
{Subject}: 1.一种集成电路可动电荷标准样片制备用夹具,包括支撑台(1),其特征在于,所述支撑台(1)底部的四周均设置有支撑组件(2),所述支撑台(1)的上表面设置有驱动槽(3),所述驱动槽(3)的上方设置有夹持台(4),所述夹持台(4)的上表面设置有移动槽(6),所述移动槽(6)设置有四个,所述移动槽(6)之间设置有顶杆(7),所述移动槽(6)的内部设置有第一夹持组件(11),所述第一夹持组件(11)与移动槽(6)内部滑动连接,所述第一夹持组件(11)的一侧设置有第二夹持组件(12),所述夹持台(4)的后端设置有压制组件(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路标准单元时序弧脉冲延时测量系统
{Author}: 王晨光;程俊;李晓慧;陈博宇
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区盛夏路570号1幢1204室
{Subsidiary Author}: 上海昇贻半导体科技有限公司
{Date}: 2025-02-14
{Notes}: CN119438875A
{Abstract}: 本发明公开一种集成电路标准单元时序弧脉冲延时测量系统,包括：片上时钟产生模块,用于芯片片上产生高频时钟作为基准计数时钟；片上标准单元时序弧生成电路,通过相同时序弧的多级级联的电路结构,实现时序弧的脉冲展宽,通过多级相同时序弧延时的叠加测量单一时序弧延时；片上时序弧计数电路,利用片上高频时钟作为基准时钟,对展宽的时序弧脉冲进行计数；片上输入输出模块,控制多种集成电路标准单元类型的选取,时序弧的选取,控制计数器输出；晶圆电路测试机台,使用晶圆电路测试探针进行晶圆级电气连接,给集成电路标准单元供电和信号输入和输出。本发明实现了集成电路标准单元时序弧测量和标准单元库所有的标准单元的所有时序弧的测量。
{Subject}: 1.一种集成电路标准单元时序弧脉冲延时测量系统,其特征在于,包括：片上时钟产生模块,用于芯片片上产生高频时钟作为基准计数时钟；片上标准单元时序弧生成电路,通过相同时序弧的多级级联的电路结构,实现时序弧的脉冲展宽,通过多级相同时序弧延时的叠加测量单一时序弧延时；片上时序弧计数电路,利用片上高频时钟作为基准时钟,对展宽的时序弧脉冲进行计数；片上输入输出模块,控制多种集成电路标准单元类型的选取,时序弧的选取,控制片上时序弧计数电路输出；晶圆电路测试机台,使用晶圆电路测试探针进行晶圆级电气连接,给集成电路标准单元供电和信号输入和输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用KOH显影液组合物
{Author}: 刘小勇;邱小真;黄晓莉;房龙翔;肖小江;刘文生
{Author Address}: 362800 福建省泉州市泉港区南埔镇石化园区南山片区天盈路8号
{Subsidiary Author}: 福建省佑达环保材料有限公司
{Date}: 2025-02-14
{Notes}: CN119439656A
{Abstract}: 本发明公开了一种集成电路用KOH显影液组合物,该组合物是由无机碱、显影增强剂、腰果酚席夫碱表面活性剂和高纯水组成。该显影液具有优异的显影性能、润湿性好、金属杂质少、泡沫小、对金属铝基底无腐蚀、易漂洗,不在芯片上残留,对环境无污染等特点,可满足芯片集成电路使用的性能及洁净度要求。
{Subject}: 1.一种集成电路用KOH显影液组合物,其特征在于,按质量百分数之和为100%计,所述KOH显影液组合物中各组分所占质量百分数为：无机碱1-10%,显影增强剂1-5%,表面活性剂0.5-10%,余量水。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 对集成电路中的硬件单元进行复位的方法及集成电路
{Author}: 徐佐;余剑锋
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-14
{Notes}: CN119440205A
{Abstract}: 公开了一种对集成电路中的硬件单元进行复位的方法及装置,在检测到需要对第一操作系统中的第一硬件单元进行复位时,在对第一硬件单元进行复位之前,基于第一硬件单元与总线之间接口的工作状态,确定与第一操作系统共享总线的第二操作系统中第二硬件单元和第一硬件单元之间数据通道的调整策略,以通过调整数据通道的流控状态,完成第一硬件单元与第二硬件单元之间未完成的访问请求,以及拦截第一硬件单元新生成的访问请求传输至总线。由此,第一硬件单元在进行复位时,总线依然能够正常工作,共享总线的第二硬件单元依然能够正常工作,因此,通过第二硬件单元运行的第二操作系统依然能够正常运行,大大提升了各操作系统的运行稳定性。
{Subject}: 1.一种对集成电路中的硬件单元进行复位的方法,所述方法包括：从寄存器中读取复位信号的状态,其中,所述复位信号用于请求复位第一硬件单元,所述第一硬件单元与第一操作系统相对应；基于所述复位信号的状态,确定所述第一硬件单元与总线之间接口的工作状态；基于所述接口的工作状态,确定所述第一硬件单元与第二硬件单元之间两个以上数据通道的调整策略,其中,所述第二硬件单元与第二操作系统相对应；基于所述调整策略,调整所述数据通道的流控状态；基于所述接口的工作状态,对所述第一硬件单元进行复位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其核间通信方法
{Author}: 王煜
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-14
{Notes}: CN119440877A
{Abstract}: 公开了一种集成电路及其核间通信方法,该方法包括：集成电路中的第一处理器确定与第一处理器进行核间通信的第二处理器；第一处理器确定第一处理器对应的第一功能安全等级和第二处理器对应的第二功能安全等级；第一处理器基于第一功能安全等级和第二功能安全等级,在第一处理器对应的第一核间通信单元和第二处理器对应的第二核间通信单元中确定目标核间通信单元,并将核间通信数据传输至目标核间通信单元；第二处理器从目标核间通信单元读取核间通信数据。该方案通过根据各处理器的功能安全等级确定的目标核间通信单元在不同功能安全等级的处理器之间传输核间通信数据,因此能够确保不同功能安全等级的处理器之间进行核间通信的正常进行。
{Subject}: 1.一种集成电路的核间通信方法,包括：所述集成电路中的第一处理器确定与所述第一处理器进行核间通信的第二处理器；所述第一处理器确定所述第一处理器对应的第一功能安全等级和所述第二处理器对应的第二功能安全等级；所述第一处理器基于所述第一功能安全等级和所述第二功能安全等级,在所述第一处理器对应的第一核间通信单元和所述第二处理器对应的第二核间通信单元中确定目标核间通信单元,并将核间通信数据传输至所述目标核间通信单元；所述第二处理器从所述目标核间通信单元读取所述核间通信数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路中检测总线访问状态的方法、装置、介质和设备
{Author}: 韩盼文;刘涛;颜晓峰
{Author Address}: 新加坡北桥路111号半岛广场15-02
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-14
{Notes}: CN119440950A
{Abstract}: 本公开实施例公开了一种集成电路中检测总线访问状态的方法、装置、介质和设备,其中,方法包括：检测集成电路的总线中第一通道传输的第一命令；通过第一计数器对所述第一命令的数量进行累计,得到第一累计值；基于所述第一累计值,通过第二计数器对所述第一计数器中累计的第一命令进行表示超时时长的计数,得到第二累计值；基于所述第二累计值与预设阈值之间的关系,确定所述总线的访问状态。本公开实施例实现了对总线第一通道被占用的情况的检测,可及时发现总线占用超时的问题,减少了芯片系统出现死机等严重问题,大大提升了芯片系统的传输性能。
{Subject}: 1.一种集成电路中检测总线访问状态的方法,包括：检测集成电路的总线中第一通道传输的第一命令；通过第一计数器对所述第一命令的数量进行累计,得到第一累计值；基于所述第一累计值,通过第二计数器对所述第一计数器中累计的第一命令进行表示超时时长的计数,得到第二累计值；基于所述第二累计值与预设阈值之间的关系,确定所述总线的访问状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片保护系统及方法
{Author}: 卢凯;易运宇;王伟
{Author Address}: 518042 广东省深圳市福田区沙头街道天安社区车公庙泰然七路1号博今商务广场B座二十一层2107
{Subsidiary Author}: 深圳市源斯特应用技术有限公司
{Date}: 2025-02-14
{Notes}: CN119442353A
{Abstract}: 本发明属于集成电路技术领域,具体涉及一种集成电路芯片保护系统及方法。该集成电路芯片保护系统及方法通过集成电路芯片进入需要保护的阶段,保护系统首先被启动,以准备进行状态检测和环境控制,系统通过集成的传感器或外部检测设备对芯片的状态进行全面检查,基于状态检测的结果,系统将自动或根据预设规则调整芯片所处的环境条件,在环境控制的基础上,系统还会实施一系列具体的保护措施,系统会持续监控芯片的状态和保护措施的效果,一旦发现异常情况,系统将自动或根据用户指令进行调整,通过调整环境控制参数、更换损坏的保护设备及其他补救措施,从而更好地保障集成电路芯片的安全和可靠性。
{Subject}: 1.一种集成电路芯片保护系统的使用方法,其特征在于,包括以下步骤：S1、开始：标识保护系统的启动点；S2、芯片状态检测：检测集成电路芯片的状态,包括是否存在损坏、污染等；S3、环境控制：根据检测结果,调整存储或工作环境,如温度、湿度等,以确保芯片不受损害；S4、保护措施实施：根据环境控制的需要,实施具体的保护措施,如使用防静电包装、控制空气流通等；S5、监控与调整：持续监控芯片的状态和保护措施的效果,必要时进行调整；S6、结束：标识保护流程的结束点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电迁移评估方法、装置及电子设备
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 519085 广东省珠海市高新区唐家湾镇天星五路159号4栋312号(集中办公区)
{Subsidiary Author}: 珠海电科星拓科技有限公司
{Date}: 2025-02-14
{Notes}: CN119442994A
{Abstract}: 本发明提供了一种电迁移评估方法、装置及电子设备,涉及集成电路技术领域。该方法包括：获取集成电路样品在多个应用场景下分别对应的工作温度和工作时间,并依据多个工作时间之和得到目标寿命时间。确定集成电路样品的电迁移温度函数。利用电迁移温度函数将每个工作温度下对应的工作时间归一化到参考温度下,以得到第一等效时间。基于电迁移温度函数、目标寿命时间和多个第一等效时间确定第一等效温度。在第一等效温度下对集成电路样品进行电迁移仿真分析,得到仿真结果,并基于仿真结果评估集成电路样品中的互连线是否存在电迁移风险。本发明中的第一等效温度更加贴近集成电路样品的实际应用温度,极大地提高了电迁移分析的准确性。
{Subject}: 1.一种电迁移评估方法,其特征在于,用于评估集成电路样品中互连线的电迁移风险,所述方法包括：获取所述集成电路样品在多个应用场景下分别对应的工作温度和工作时间,并依据多个所述工作时间之和得到目标寿命时间；确定所述集成电路样品的电迁移温度函数；利用所述电迁移温度函数将每个工作温度下对应的所述工作时间归一化到参考温度下,以得到第一等效时间；基于所述电迁移温度函数、所述目标寿命时间和多个所述第一等效时间确定第一等效温度；在所述第一等效温度下对所述集成电路样品进行电迁移仿真分析,得到仿真结果,并基于所述仿真结果评估所述集成电路样品中的互连线是否存在电迁移风险。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种3D集成电路的TSV自动插入方法
{Author}: 刘松林;李坤;左小波;赖仕普;蒋本建
{Author Address}: 610000 四川省成都市高新区(西区)合作路89号
{Subsidiary Author}: 成都汉芯国科集成技术有限公司
{Date}: 2025-02-14
{Notes}: CN119443022A
{Abstract}: 本发明涉及一种3D集成电路的TSV自动插入方法,属于半导体器件技术领域,包括如下步骤：步骤1)：建立各个集成电路芯片模型,在各个集成电路芯片模型上开设钻孔；步骤2)：检测各个集成电路芯片模型上的钻孔个数,检测各个集成电路芯片模型上的钻孔位置；步骤3)：将多个管材自动插入到各个集成电路芯片模型上各自的钻孔中,生成整个3D集成电路芯片模型,检测整个3D集成电路芯片模型的堆叠是否发生偏移；步骤4)：采用评估或预算整个3D集成电路芯片模型的高度；步骤5)：制作实际的整个3D集成电路芯片；本发明的有益效果：插入到钻孔中的管材是直线的,整个3D集成电路芯片模型的堆叠未发生偏移以及高度位移未发生变化,一体堆叠成整个3D集成电路芯片。
{Subject}: 1.一种3D集成电路的TSV自动插入方法,其特征在于,包括如下步骤：步骤1)：建立各个集成电路芯片模型,在各个集成电路芯片模型上开设钻孔；步骤2)：检测各个集成电路芯片模型上的钻孔个数,采用坐标点位向量法检测各个集成电路芯片模型上的钻孔位置；步骤3)：根据各个集成电路芯片模型上的钻孔个数确定管材个数,将多个管材采用直线度分析方式自动插入到各个集成电路芯片模型上各自的钻孔中,生成整个3D集成电路芯片模型,检测整个3D集成电路芯片模型的堆叠是否发生偏移；步骤4)：采用高度位移矢量法评估或预算整个3D集成电路芯片模型的高度；步骤5)：根据生成的整个3D集成电路芯片模型,在实际的各个集成电路芯片上开设钻孔,将实际的多个管材插入到各个集成电路芯片上,制作实际的整个3D集成电路芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路版图中非布局布线区域的确定方法、装置、电子设备及存储介质
{Author}: 滕辉
{Author Address}: 610041 四川省成都市高新区和乐二街171号4栋
{Subsidiary Author}: 成都海光微电子技术有限公司
{Date}: 2025-02-14
{Notes}: CN119443033A
{Abstract}: 本申请的实施例公开了一种集成电路版图中非布局布线区域的确定方法、装置、电子设备及存储介质,涉及集成电路设计技术领域,有利于将集成电路版图中非布局布线区域的位置生成易于读取使用的库交换文件。所述方法包括：根据集成电路版图当前层中各设计端口的摆放方向,确定对所述当前层进行区域划分的参考位置,其中,所述各设计端口的摆放方向沿着同一预设方向；在所述参考位置,沿着所述预设方向,将所述当前层划分为多个子区域；对于一子区域,若该子区域包含有设计端口,则将该子区域包含的设计端口之外的区域确定为非布局布线区域；若该子区域不包含设计端口,则将该子区域确定为非布局布线区域。本发明适用于集成电路版图设计的场景。
{Subject}: 1.一种集成电路版图中非布局布线区域的确定方法,其特征在于,包括：根据集成电路版图当前层中各设计端口的摆放方向,确定对所述当前层进行区域划分的参考位置,其中,所述各设计端口的摆放方向沿着同一预设方向；在所述参考位置,沿着所述预设方向,将所述当前层划分为多个子区域；对于一子区域,若该子区域包含有设计端口,则将该子区域包含的设计端口之外的区域确定为非布局布线区域；若该子区域不包含设计端口,则将该子区域确定为非布局布线区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种设计规则检查方法及相关设备
{Author}: 刘丹
{Author Address}: 100176 北京市大兴区北京经济技术开发区科谷一街8号院6号楼4层401
{Subsidiary Author}: 北京汤谷软件技术有限公司
{Date}: 2025-02-14
{Notes}: CN119443041A
{Abstract}: 本申请公开了一种设计规则检查方法及相关设备,包括：获取布线所需要的设计规则,并对设计规则进行解析,得到解析后的设计规则；在布线过程中,获取金属线路径中的每一个单位元素,并获取每一个单位元素对应于三维线轨网格坐标中的形状坐标；根据解析后的设计规则,对每一个形状坐标所代表的形状进行第一处理操作,根据第一处理操作的处理结果进行预测,并根据解析后的设计规则,确定相关违规情况,对其进行规避；在布线完成后,获取全部布线中的每一个实际金属线路径中的每一个实际单位元素,并获取每一个实际单位元素的实际形状坐标；根据解析后的设计规则,对每一个实际形状坐标所代表的实际形状进行第二处理操作,确定违规与否的检查结果。
{Subject}: 1.一种设计规则检查方法,其特征在于,包括：获取集成电路布线所需要的设计规则,并对所述设计规则进行解析,得到解析后的设计规则；在布线过程中,每完成一个信号路径的布线,获取对应的金属线路径以及所述金属线路径中的每一个单位元素,并获取每一个所述单位元素对应于三维线轨网格坐标中的形状坐标；根据所述解析后的设计规则,对每一个所述形状坐标所代表的形状进行第一处理操作,根据所述第一处理操作的处理结果进行预测,得到预估违规概率,并根据所述解析后的设计规则,确定相关违规情况,对所述相关违规情况进行规避,以完成布线；在布线完成后,获取全部布线中的每一个实际金属线路径以及每一个所述实际金属线路径中的每一个实际单位元素,并获取每一个所述实际单位元素对应于所述三维线轨网格坐标中的实际形状坐标；根据所述解析后的设计规则,对每一个所述实际形状坐标所代表的实际形状进行第二处理操作,根据所述第二处理操作的处理结果,确定违规与否的检查结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种像素驱动电路及显示面板
{Author}: 张倩倩;程晓婷;李彬;李红侠
{Author Address}: 215301 江苏省苏州市昆山开发区龙腾路1号
{Subsidiary Author}: 昆山龙腾光电股份有限公司
{Date}: 2025-02-14
{Notes}: CN119446032A
{Abstract}: 本发明涉及一种像素驱动电路及显示面板,其中,像素驱动电路包括多个像素单元,呈阵列排列；多条扫描线,沿行方向延伸,扫描线相间穿插在两行像素单元之间；至少一条引脚线,引脚线与多条扫描线电连接；多条信号线,沿列方向延伸；多个晶体管,每个晶体管的栅极与一条信号线电连接,第一端与一条扫描线电连接,第二端电连接一条信号线或一条引脚线,连接引脚线的晶体管的数量等于扫描线的数量。本发明采用一条引脚线控制三条扫描线的结构,打破引脚线与扫描线一对一控制的常规设计,有效减少引脚线的数量,减少集成电路的使用,既降低整体的制造成本,又减少非显示区的占据面积,满足消费者对窄边框的需求,并降低布线难度,提高工作效率。
{Subject}: 1.一种像素驱动电路,其特征在于,包括：多个像素单元,多个所述像素单元呈阵列排列；多条扫描线,多条所述扫描线沿行方向延伸,所述扫描线相间穿插在两行所述像素单元之间；至少一条引脚线,所述引脚线与多条所述扫描线电连接；多条信号线,多条所述信号线沿列方向延伸；多个晶体管,每个所述晶体管的栅极与一条所述信号线电连接,每个所述晶体管的第一端与一条所述扫描线电连接,每个所述晶体管的第二端电连接一条所述信号线或一条所述引脚线,连接所述引脚线的所述晶体管的数量等于所述扫描线的数量。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 音频数据传输方法、装置、设备及介质
{Author}: 赵鑫;何天翼
{Author Address}: 401125 重庆市渝北区玉峰山镇桐桂大道81号2幢
{Subsidiary Author}: 北斗智联科技有限公司;北斗智联(南京)科技有限公司
{Date}: 2025-02-14
{Notes}: CN119446158A
{Abstract}: 本发明涉及数据处理技术领域,提供一种音频数据传输方法、装置、设备及介质,一方面,响应于将第一音频数据通过集成电路内置音频总线由发送端向接收端的传输指令,发送端对第一音频数据执行声道标识处理、扩展处理及提速处理,以通过一路集成电路内置音频总线实现多通道音频的有效传输；另一方面,接收端对接收到的第二音频数据进行解码还原,检测还原后得到的第三音频数据是否有缺失,并对缺失数据进行填充处理,以避免由于声音出现跳变而引起杂音。
{Subject}: 1.一种音频数据传输方法,其特征在于,应用于音频数据传输系统,所述音频数据传输系统包括发送端及接收端；所述音频数据传输方法包括：响应于将第一音频数据通过集成电路内置音频总线由所述发送端向所述接收端的传输指令,所述发送端对所述第一音频数据执行声道标识处理、扩展处理及提速处理,得到第二音频数据；所述发送端通过所述集成电路内置音频总线将所述第二音频数据发送至所述接收端；当接收到所述第二音频数据时,所述接收端对所述第二音频数据进行解码还原,得到第三音频数据；所述接收端检测所述第三音频数据是否有缺失；当检测到所述第三音频数据有缺失时,所述接收端对所述第三音频数据进行填充处理,得到第四音频数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体芯片的封装结构及其封装工艺
{Author}: 汪振;李长钢;陈勇;张钦杰;覃朋飞
{Author Address}: 400060 重庆市南岸区经开区丹龙路7号E幢
{Subsidiary Author}: 重庆鹰谷光电股份有限公司
{Date}: 2025-02-14
{Notes}: CN119447006A
{Abstract}: 本发明公开了芯片生产技术领域的一种半导体芯片的封装结构及其封装工艺,通过一个机械手搭载多个真空吸附机,并配合用于对真空吸附机的位置进行微调的第一定位机构,使机械手单次在焊接装置和晶圆盘间的移动,就能够一次吸取对应基座上安装槽数量的晶圆,并且在基座上安装槽填充完毕,对焊接装置上的基座基座进行更换的过程中,机械手进行焊接装置和晶圆盘间的移动,对真空吸附机上的晶圆进行补充,使得设备工作的连贯性更强,减少机械手的非必要位移,能够有效的利用焊接装置的工作效率,进而有效的提高设备的工作效率。
{Subject}: 1.一种半导体芯片的封装结构及其封装工艺,包括支撑机构(11)、焊接装置(12)、机械手(13)、晶圆盘(14)和基座(15),所述焊接装置(12)和机械手(13)均设置在支撑机构(11)上端,所述基座(15)固定装夹在焊接装置(12)上,所述基座(15)上端呈阵列排布的安装槽(16),所述晶圆盘(14)上端摆放有多个晶圆(17),其特征在于：包括安装板(18),所述安装板(18)固定连接在机械手(13)上,所述安装板(18)上设置有驱动机构,所述驱动机构上设置有与安装槽(16)数量相同的呈圆周阵列分布的真空吸附机(19),所述安装板(18)设置有第一定位机构,所述驱动机构用于控制多个真空吸附机(19)循环到达第一定位机构处,所述第一定位机构用于对真空吸附机(19)的位置进行微调。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装结构及集成电路封装件
{Author}: 杨柳;乐聪;黄华兴
{Author Address}: 201500 上海市金山区金山工业区九工路1688弄6号
{Subsidiary Author}: 瑞能微恩半导体(上海)有限公司
{Date}: 2025-02-14
{Notes}: CN119447050A
{Abstract}: 本申请涉及半导体领域,公开了一种半导体封装结构及集成电路封装件,其中,一种半导体封装结构,包括：第一封装座,第一封装座包括第一换热通道,用于对第一半导体器件换热；第二封装座,与第一封装座相对设置,第二封装座包括第二换热通道,并对第二半导体器件换热；壁部,设置于第一封装座和第二封装座之间,围合形成气密容纳腔。用以解决封装结构的散热效果差问题,本申请实施例的半导体封装结构及集成电路封装件,通过相对设置的第一封装座和第二封装座上分别设置第一换热通道和第二换热通道,实现对安装在其上的半导体器件进行分别换热,提高气密半导体封装结构的换热效果,为半导体器件提供稳定的工作环境,提高半导体器件的使用寿命。
{Subject}: 1.一种半导体封装结构,其特征在于,包括：第一封装座,用于安装第一半导体器件,所述第一封装座包括第一换热通道,用于对所述第一半导体器件换热；第二封装座,与所述第一封装座相对设置,用于安装第二半导体器件,所述第二封装座包括第二换热通道,并对所述第二半导体器件换热；壁部,设置于所述第一封装座和所述第二封装座之间,围合形成气密容纳腔,所述容纳腔用于容纳所述第一半导体器件和所述第二半导体器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种1.5V供电的对讲机及其电源系统
{Author}: 魏新波;魏理俊;徐庆林;乐扬;巫建平;林思达;陈永建;赖泉兴
{Author Address}: 362000 福建省泉州市洛江区万安塘西工业园区
{Subsidiary Author}: 泉州市琪祥电子科技有限公司
{Date}: 2025-02-14
{Notes}: CN119449066A
{Abstract}: 本发明公开了一种1.5V供电的对讲机及其电源系统,其采用1.5V电池供电,可称之为最小的供电方案,从而实现节能环保。1.5V电池既可以用1.5V可充电电池供电,也可以使用市面上最常用的1.5V干电池供电,购买替换电池非常方便,从而实现最小使用成本。而且,在电源系统中巧妙地设置有电池类型检测触点,当检测出所安装的电池类型为干电池时,不对其进行充电,确保干电池的使用安全；当检测出所安装的电池类型为可充电电池时,便接通可充电电池的充电回路,实现对可充电电池进行充电。而且,还设置有低压保护单元,避免升压转换器所输出的供电输出电压过低不足以驱动对讲机的各部分电路,造成对讲机工作异常或死机。
{Subject}: 1.一种1.5V供电的对讲机的电源系统,其特征在于：包括充电接口、电池类型检测单元、1.5V电池、升压转换器、低压保护单元和电源开关,所述充电接口通过所述电池类型检测单元连接至所述1.5V电池的输入端,所述1.5V电池的输出端连接所述升压转换器的输入端,所述升压转换器的输出端连接所述低压保护单元的输入端,所述低压保护单元的输出端即为供电输出端,用以为对讲机的各部分电路提供工作电源,所述电源开关连接于所述升压转换器的输出使能脚；所述电池类型检测单元设置有电池类型检测触点,所述电池类型检测触点与所述充电接口的充电负极触点相连接,所述1.5V电池的负极触点与所述电池类型检测触点相对应设置且二者之间呈开断状态；所述1.5V电池采用1.5V可充电电池或1.5V干电池；所述1.5V可充电电池的电池外壳具有未被绝缘外层包覆的裸露部分；所述裸露部分与所述电池类型检测触点相对应进行电连接,从而接通所述1.5V电池的负极触点与所述充电接口的充电负极触点之间的通路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有双输出的功率级电路及其方法
{Author}: 杰弗里·朱尔
{Author Address}: 611731 四川省成都市成都高新综合保税区科新路8号成都芯源系统有限公司
{Subsidiary Author}: 成都芯源系统有限公司
{Date}: 2025-02-14
{Notes}: CN119448771A
{Abstract}: 一种集成电路包括开关控制引脚、第一功率单元、第二功率单元和驱动控制电路。该开关控制引脚被配置为接收控制信号。该第一功率单元具有至少一个功率开关。该第二功率单元具有至少一个功率开关。该驱动控制电路被配置为响应于该控制信号向该第一功率单元提供第一驱动信号,并且响应于该控制信号向该第二功率单元提供第二驱动信号。在第一负载条件下,该第一功率单元被开启以执行开关操作,且该第二功率单元被关闭；并且在第二负载条件下,该第一功率单元和该第二功率单元两者都被开启以执行开关操作。
{Subject}: 1.一种集成电路,包括：开关控制引脚,被配置为接收控制信号；第一功率单元,具有至少一个功率开关；第二功率单元,具有至少一个功率开关；和驱动控制电路,被配置为响应于所述控制信号向所述第一功率单元提供第一驱动信号,并且响应于所述控制信号向所述第二功率单元提供第二驱动信号；其中,在第一负载条件下,所述第一功率单元被开启以执行开关操作,且所述第二功率单元被关闭；并且在第二负载条件下,所述第一功率单元和所述第二功率单元两者都被开启以执行开关操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种耐空间环境的集成电路的制备方法
{Author}: 王亚飞;李胜楠;张国利;李宏;吴雷
{Author Address}: 101200 北京市平谷区马坊镇马坊大街32号院5号楼1至5层
{Subsidiary Author}: 北京七星华创微电子有限责任公司
{Date}: 2025-02-14
{Notes}: CN119450947A
{Abstract}: 本申请涉及一种耐空间环境的集成电路的制备方法,涉及半导体的技术领域,包括以下步骤：S1、再流焊工序；S2、粘结工序；S3、键合工序；S4、塑封工序；S5、划片工序和S6、复合膜的涂覆,其中涂覆的过程如下：B1：表面改性形成SiON烷涂层；B2：溅射法沉积形成SiO2层,所述SiON烷涂层和SiO2层形成复合原子氧防护膜层；B3：复合原子氧防护膜层退火处理,通过冷热循环测试验证了其稳定性,SiON/SiO2复合膜层与塑封材料结合良好。该技术结合有机和无机防护层的优点,提供高柔韧性和强抗侵蚀能力,制备过程简便、成本低、环保,适用于电子封装、集成电路及航空材料等领域,展现出卓越的结构特性和结合性能。
{Subject}: 1.一种耐空间环境的集成电路的制备方法,其特征在于,包括以下步骤：S1、再流焊工序：通过在电路板焊盘上预涂焊锡膏并贴放SMT元器件,随后利用再流焊设备的传送系统和温度区域完成焊接过程；S2、粘结工序：使用导电胶将芯片固定在PCB基板上,确保机械固定和电气连接；S3、键合工序：利用不同线径的金丝实现芯片与基板等各组件之间的电气互连；S4、塑封工序：通过塑封料封装PCB板；S5、划片工序：通过UV膜固定整板产品,并使用圆形金刚石刀片将其切割成单个产品,完成塑封集成电路的制备；S6、复合膜的涂覆：对所述塑封集成电路进行涂覆,涂覆的过程如下：B1：表面改性形成SiON烷涂层；B2：溅射法沉积形成SiO2层,所述SiON烷涂层和SiO2层形成复合原子氧防护膜层；B3：复合原子氧防护膜层退火处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种制造半导体器件的方法和垂直叠置半导体器件
{Author}: 殷华湘;张青竹;曹磊;姚佳欣
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2025-02-14
{Notes}: CN119451207A
{Abstract}: 本公开提供了一种制造半导体器件的方法和垂直叠置半导体器件,可以应用于半导体技术领域。该制造方法包括：在衬底上设置在竖直方向上叠置的下部场效应晶体管和上部场效应晶体管；衬底的上表面与下部场效应晶体管中最下层栅堆叠的下表面和源/漏层的下表面相接；在下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面形成全硅化物层；对全硅化物层进行构图,以形成显露下部场效应晶体管中最下层栅堆叠下表面的开口,同时形成在开口在第一方向上的两侧与下部场效应晶体管中源/漏层的下表面相接的硅化层图案；在开口内填充电介质材料,从而将填充在开口内的电介质材料用作栅堆叠的下部隔离层；设置与硅化层图案相接的接触孔。
{Subject}: 1.一种制造半导体器件的方法,包括：在衬底上设置在竖直方向上叠置的下部场效应晶体管和上部场效应晶体管,以及介于所述下部场效应晶体管和所述上部场效应晶体管之间的器件间隔离层,其中,所述下部场效应晶体管和所述上部场效应晶体管各自包括：在竖直方向上彼此间隔开地叠置的多个沟道层；在所述多个沟道层在第一方向上的两侧与所述沟道层相接的源/漏层；栅堆叠,在与所述第一方向相交的第二方向上延伸,并围绕所述沟道层；所述衬底的上表面与所述下部场效应晶体管中最下层栅堆叠的下表面和源/漏层的下表面相接；对所述衬底进行刻蚀,从而显露所述下部场效应晶体管中最下层栅堆叠的下表面和源/漏层的下表面；在所述下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面形成全硅化物层；对所述全硅化物层进行构图,以去除位于所述下部场效应晶体管中最下层栅堆叠下表面的全硅化物层,从而形成显露所述下部场效应晶体管中最下层栅堆叠下表面的开口,同时形成在所述开口在所述第一方向上的两侧与所述下部场效应晶体管中源/漏层的下表面相接的硅化层图案；在所述开口内填充电介质材料,从而将填充在所述开口内的电介质材料用作栅堆叠的下部隔离层；设置与所述硅化层图案相接的接触孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 垂直叠置半导体器件的制备方法和垂直叠置半导体器件
{Author}: 殷华湘;张青竹;曹磊;李庆坤
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2025-02-14
{Notes}: CN119451208A
{Abstract}: 本公开提供了一种垂直叠置半导体器件的制备方法和垂直叠置半导体器件。该制备方法包括：在衬底上依次设置下部叠层结构、中间层和上部叠层结构；对下部叠层结构、中间层和上部叠层结构连同衬底的上部进行构图；在衬底上形成沿与第一方向相交的第二方向延伸从而与鳍交叉的牺牲栅；在牺牲栅的侧壁上形成栅侧墙；对下部叠层结构、中间层和上部叠层结构进行构图；对牺牲层和中间层进行选择性刻蚀；在鳍中由于牺牲层和中间层的选择性刻蚀而释放的空间中填充电介质材料；形成与下部叠层结构中的沟道层的显露的侧表面相接的下部源/漏层以及与上部叠层结构中的沟道层的显露的侧表面相接的上部源/漏层；以及将牺牲栅和牺牲层替换为栅堆叠。
{Subject}: 1.一种垂直叠置半导体器件的制备方法,包括：在衬底上依次设置下部叠层结构、中间层和上部叠层结构,所述下部叠层结构和所述上部叠层结构各自包括交替设置的沟道层和牺牲层,其中,所述牺牲层和所述中间层相对于所述衬底和所述沟道层具有刻蚀选择性；对所述下部叠层结构、所述中间层和所述上部叠层结构连同所述衬底的上部进行构图,以形成沿第一方向延伸的鳍；在所述衬底上形成沿与所述第一方向相交的第二方向延伸从而与所述鳍交叉的牺牲栅；在所述牺牲栅的侧壁上形成栅侧墙；以所述牺牲栅和所述栅侧墙作为掩模,对所述下部叠层结构、所述中间层和所述上部叠层结构进行构图,从而构图后的所述下部叠层结构、所述中间层和所述上部叠层结构具有在所述第一方向上被显露的侧表面；经由所述被显露的侧表面,对所述牺牲层和所述中间层进行选择性刻蚀,其中,在所述选择性刻蚀中,所述中间层的刻蚀速率高于所述牺牲层的刻蚀速率,使得在所述选择性刻蚀完成时,所述中间层被去除,而所述牺牲层被保留,保留的牺牲层在所述第一方向上的端部相对于所述沟道层凹进；在所述鳍中由于所述牺牲层和所述中间层的选择性刻蚀而释放的空间中填充电介质材料,其中,所述电介质材料的填充在所述牺牲层的所述端部处的部分用作内侧墙,所述电介质材料的填充在所述下部叠层结构与所述上部叠层结构之间的部分用作器件间隔离层；形成与所述下部叠层结构中的所述沟道层的显露的侧表面相接的下部源/漏层以及与所述上部叠层结构中的所述沟道层的显露的侧表面相接的上部源/漏层；以及将所述牺牲栅和所述牺牲层替换为栅堆叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: SMD-LED灯珠及其封装工艺
{Author}: 邹国儿;刘瀚;邹兵;华龙亭
{Author Address}: 516000 广东省惠州市仲恺高新区陈江街道新华大道3号益农科技乡村振兴科技产业示范园13栋厂房
{Subsidiary Author}: 惠州市弘正光电有限公司
{Date}: 2025-02-14
{Notes}: CN119451321A
{Abstract}: 本申请提供一种SMD-LED灯珠封装工艺,包括获得支架半成品模组；获得定位治具；分别于多个透镜成型槽和多个支架半成品的封装槽内进行点胶；将支架半成品模组翻转,并使多个支架半成品的封装槽分别与多个透镜成型槽一一正对；将多个支架半成品的封装槽分别与多个透镜成型槽一一对应相接；上模板合模于下模板；烘烤固化；透镜成型槽内的胶融固于支架半成品表面并形成透镜。本申请通过透镜成型槽的设置,使其内的胶融固后于支架半成品表面形成透镜,相对于传统模压注胶的方式,具有成本较低的优势,同时通过第一定位销和第二定位销的设置,能够分别对支架承载板和模条进行准确定位,确保多个支架半成品和多个透镜成型槽的位置能准确形成一一对应的关系。
{Subject}: 1.一种SMD-LED灯珠封装工艺,其特征在于,包括：获得支架半成品模组(1)；所述支架半成品模组(1)包括多个支架半成品(12),所述支架半成品(12)具有封装槽；获得定位治具(2)；所述定位治具(2)包括上模板(21)、下模板(22)以及模条(23),所述模条(23)设于所述下模板(22),所述模条(23)表面具有多个透镜成型槽(2321)；分别于多个所述透镜成型槽(2321)和多个所述支架半成品(12)的封装槽内进行点胶；将所述支架半成品模组(1)翻转,并使多个所述支架半成品(12)的封装槽分别与多个所述透镜成型槽(2321)一一正对；将多个所述支架半成品(12)的封装槽分别与多个所述透镜成型槽(2321)一一对应相接；所述上模板(21)合模于所述下模板(22),使所述支架半成品模组(1)压于所述模条(23),并使多个所述支架半成品(12)分别一一对应伸入多个所述透镜成型槽(2321)；烘烤固化；所述透镜成型槽(2321)内的胶融固于所述支架半成品(12)表面并形成透镜；脱模剥料；获得多个SMD-LED灯珠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示模组的制备方法、显示模组及显示装置
{Author}: 韩林倩;王登宇;孙阔
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2025-02-14
{Notes}: CN119451427A
{Abstract}: 本公开提供一种显示模组的制备方法、显示模组及显示装置,显示模组包括显示面板和第一天线组件,显示面板包括衬底、形成在衬底上的显示区、过渡区以及开孔区,所述显示区和所述过渡区围绕所述开孔区,所述过渡区位于所述显示区和所述开孔区之间,所述显示区包括在衬底上层叠设置的金属层和第一非金属层,所述过渡区包括第二非金属层,所述第二非金属层与所述第一非金属层同层设置；所述第一天线组件设置于所述衬底远离所述显示区的一侧,所述第一天线组件在所述衬底上的正投影位于所述过渡区,所述第一天线组件包括沿远离显示区的方向依次层叠的天线电极层、介质层以及反射层,所述介质层在所述过渡区的厚度大于等于第一厚度。
{Subject}: 1.一种显示模组,其特征在于,包括显示面板和第一天线组件；所述显示面板包括衬底、形成在衬底上的显示区、过渡区以及开孔区,所述显示区和所述过渡区围绕所述开孔区,所述过渡区位于所述显示区和所述开孔区之间,所述显示区包括在衬底上层叠设置的金属层和第一非金属层,所述过渡区包括第二非金属层,所述第二非金属层与所述第一非金属层同层设置；所述第一天线组件设置于所述衬底远离所述显示区的一侧,所述第一天线组件在所述衬底上的正投影位于所述过渡区,所述第一天线组件包括沿远离显示区的方向依次层叠的天线电极层、介质层以及反射层,所述介质层在所述过渡区的厚度大于等于第一厚度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于设计规则的大规模集成电路布线的路径搜索方法
{Author}: 俞文心;李承金;龚俊
{Author Address}: 621000 四川省绵阳市涪城区青龙大道中段59号
{Subsidiary Author}: 西南科技大学
{Date}: 2025-02-11
{Notes}: CN119047414B
{Abstract}: 本发明公开一种基于设计规则的大规模集成电路布线的路径搜索方法,包括步骤：S10,数据预处理阶段：根据电路描述文件构建三维快速查找表；所述三维快速查找表根据电路描述文件中的通孔来建立,以快速筛选当前位置是否有切割间距违规；S20,布线阶段：在路径搜索过程中,建立自适应切割间距考虑方法,利用自适应切割间距考虑方法提前对切割间距进行考虑,对路径中存在的切割间距违规进行提前避免,来减少最终的设计规则违反,获得路径。本发明有效减少设计规则违反问题,保证芯片的可制造性。
{Subject}: 1.一种基于设计规则的大规模集成电路布线的路径搜索方法,其特征在于,包括步骤：S10,数据预处理阶段：根据电路描述文件构建三维快速查找表；所述三维快速查找表根据电路描述文件中的通孔来建立,以快速筛选当前位置是否有切割间距违规；在数据预处理阶段,读取电路描述文件获得通孔信息；根据通孔信息建立三维快速查询表,所述三维快速查询表中包含了通孔矩形形状和间距规则,同时取两者的最大值来为每一种通孔生成查询表；S20,布线阶段：在路径搜索过程中,建立自适应切割间距考虑方法,利用自适应切割间距考虑方法提前对切割间距进行考虑,对路径中存在的切割间距违规进行提前避免,来减少最终的设计规则违反,获得路径；在布线阶段,获得预处理后的数据,并在由电路描述文件构建的网格图上开始执行路径搜索算法；在由电路描述文件构建的网格图上开始执行路径搜索算法,包括步骤：S201,网格图中的所有顶点被初始化并进入优先队列中；S202,获取节点,判断该节点是否为跨层扩展并且当前迭代数iter是否大于K,K=V*30,其中V为当前布线网络的节点数；如果否进入步骤S203,如果是进入步骤S204；S203,保留当前节点,然后更新当前节点成本；S204如果当前节点是跨层扩展并且当前迭代数iter大于K,此时开始调用所建立的三维快速查询表,判断当前节点与在查询之前的M个通孔之间的切割间距是否有违规,如存在违规,则跳过当前节点；如果不存在违规,则保留当前节点；循环上述步骤,迭代队列中的所有节点,从成本最小的源点开始迭代,随着迭代的增加,所得到的路径越接近最终的路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路元器件引脚焊接缺陷检测装置
{Author}: 王晓丹;王曦;颜鑫
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都市双流区西南航空港经济开发区黄甲街道华府大道四段999号
{Subsidiary Author}: 四川弘仁财电科技有限公司
{Date}: 2025-02-11
{Notes}: CN119086451B
{Abstract}: 本发明公开了一种集成电路元器件引脚焊接缺陷检测装置,涉及元器件焊接质量检测领域,包括多自由度输送机构和视觉检测机构,多自由度输送机构的输送范围内还设置有码料机构和定位机构,码料机构包括基座、调节板和码料箱,码料箱安装在调节板上,码料箱的顶面与一侧壁均开口设置,码料箱内设置有若干U形支撑板,U形支撑板的U形开口朝向码料箱的侧壁开口,调节板远离码料箱侧壁开口的一端球形铰接在基座上,调节板靠近码料箱侧壁开口的一端设置有顶升组件,顶升组件用于顶升调节板绕铰接位置偏转呈倾斜状态,顶升组件的顶升位置与调节板的铰接位置沿码料箱的对角位置布置,实现了自动化精确上料工装,使检测结果更加准确,提高了检测效率。
{Subject}: 1.一种集成电路元器件引脚焊接缺陷检测装置,包括多自由度输送机构和视觉检测机构,所述视觉检测机构设置在所述多自由度输送机构的输送范围内,其特征在于,所述多自由度输送机构的输送范围内还设置有码料机构和定位机构,所述码料机构包括基座(1)、调节板(2)和码料箱(3),所述码料箱(3)安装在所述调节板(2)上,所述码料箱(3)的顶面与一侧壁均开口设置,所述码料箱(3)内设置有若干U形支撑板(4),若干所述U形支撑板(4)沿所述码料箱(3)的高度方向等间距设置,所述U形支撑板(4)的U形开口朝向所述码料箱(3)的侧壁开口,所述调节板(2)远离所述码料箱(3)侧壁开口的一端球形铰接在所述基座(1)上,所述调节板(2)靠近所述码料箱(3)侧壁开口的一端设置有顶升组件,所述顶升组件用于顶升所述调节板(2)绕铰接位置偏转呈倾斜状态,所述顶升组件的顶升位置与所述调节板(2)的铰接位置沿所述码料箱(3)的对角位置布置；所述定位机构包括定位平台(5)和定位支撑组件,所述定位平台(5)的顶面间隔设置有两组所述定位支撑组件,所述定位支撑组件包括若干呈矩形阵列布置的支撑柱(6),所述支撑柱(6)的轴线竖直设置,且所述支撑柱(6)滑动穿设在所述定位平台(5)上；所述定位平台(5)的顶面对应所述支撑柱(6)的位置均开设有安装圆孔(7),所述安装圆孔(7)内固定有弹性橡胶套(8),所述支撑柱(6)过盈配合在所述弹性橡胶套(8)内,所述支撑柱(6)的侧壁沿自身轴向设置有定位刻度；所述支撑柱(6)的长度沿靠近所述定位平台(5)的中心位置逐渐增大,所述支撑柱(6)的底部固定有限位板(9),所述限位板(9)靠近所述定位平台(5)侧壁的位置固定有若干限位齿(10),若干所述限位齿(10)沿所述限位板(9)的高度方向等间距设置,相邻两个所述限位齿(10)之间形成限位间隙,每一行的所述支撑柱(6)对应设置有一个限位滑板(11),多个所述限位滑板(11)之间沿所述定位平台(5)的高度方向交错设置,所述限位滑板(11)滑动设置在所述定位平台(5)上,所述限位滑板(11)卡在对应一行的所述支撑柱(6)的限位间隙内；所述定位平台(5)的侧壁设置所述限位滑板(11)的位置开设有水平滑槽(12),所述水平滑槽(12)连通对应的所述安装圆孔(7),所述限位滑板(11)滑动适配于所述水平滑槽(12),所述限位滑板(11)远离所述支撑柱(6)的一端固定有安装横板(13),所述安装横板(13)的两端均滑动穿设有固定螺栓(14),所述固定螺栓(14)螺纹连接所述定位平台(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于时域反射技术的太赫兹脉冲的信号增强方法及装置
{Author}: 李吉宁;徐振;常继英;陈锴;钟凯;王与烨;徐德刚
{Author Address}: 300072 天津市南开区卫津路92号
{Subsidiary Author}: 天津大学
{Date}: 2025-02-11
{Notes}: CN119413755A
{Abstract}: 本发明提供了一种基于时域反射技术的太赫兹脉冲的信号增强方法及装置,可以应用于信号处理技术领域。该信号增强方法包括：在探针搭载电路样品的情况下,通过探针向电路样品发射太赫兹脉冲信号,获取电路样品的反射信号；将反射信号与背景信号进行相关性计算,得到相关值序列,其中,背景信号是在探针处于空载的情况下获得的；对相关值序列进行包络计算,得到相关值序列的包络线；对包络线进行积分运算,得到增强后的太赫兹脉冲信号。
{Subject}: 1.一种基于时域反射技术的太赫兹脉冲的信号增强方法,其特征在于,所述信号增强方法包括：在探针搭载电路样品的情况下,通过所述探针向所述电路样品发射太赫兹脉冲信号,获取所述电路样品的反射信号；将所述反射信号与背景信号进行相关性计算,得到相关值序列,其中,所述背景信号是在所述探针处于空载的情况下获得的；对所述相关值序列进行包络计算,得到所述相关值序列的包络线；对所述包络线进行积分运算,得到增强后的太赫兹脉冲信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种自动调节测量距离的激光测距电路及其工作方法
{Author}: 夏德喜;杨振华;顾吴楠
{Author Address}: 214000 江苏省无锡市滨湖区马山霞光路18号
{Subsidiary Author}: 无锡科洋电子科技有限公司
{Date}: 2025-02-11
{Notes}: CN119414363A
{Abstract}: 本发明公开了一种自动调节测量距离的激光测距电路及其工作方法,包括直流电压转换电路、阻抗调节电路、使能控制电路、高频开关电路、主控电路、激光发射管和感光CCD电路；所述直流电压转换电路为阻抗调节电路提供稳定电压,阻抗调节电路的输出端电性连接激光发射管的正极；主控电路的开关输出端电性连接高频开关电路的输入端,高频开关电路的输出端电性连接激光发射管的负极；判断主控电路检测到被测物的距离的大小,以调控阻抗调节电路在近距离和远距离阻值模式中切换；远距离和近距离阻值模式时,主控电路均可根据感光CCD电路接收反射激光信号的强度,调控阻抗调节电路的阻值；实现在近距离阻值模式和远距离阻值模式中都可精确以及稳定的测量被测物的距离。
{Subject}: 1.一种自动调节测量距离的激光测距电路,其特征在于：包括直流电压转换电路(2)、阻抗调节电路(3)、使能控制电路(5)、高频开关电路(6)、主控电路(1)、激光发射管(4)和感光CCD电路(7)；所述直流电压转换电路(2)为阻抗调节电路(3)提供稳定电压,阻抗调节电路(3)的输出端电性连接激光发射管(4)的正极；主控电路(1)的开关输出端电性连接高频开关电路(6)的输入端,高频开关电路(6)的输出端电性连接激光发射管(4)的负极；所述主控电路(1)的控制输出端电性连接使能控制电路(5)的输入端,使能控制电路(5)的输出端电性连接阻抗调节电路(3)的使能端,调控阻抗调节电路(3)切换至近距离阻值模式或远距离阻值模式；所述主控电路(1)获取感光CCD电路(7)的感光特性；阻抗调节电路(3)在远距离阻值模式或近距离阻值模式时,主控电路(1)均可根据感光CCD电路(7)接收反射激光信号的强度,调控阻抗调节电路(3)中U1可变电位器(32)的阻值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 片上系统的工作模式切换方法、集成电路及电子设备
{Author}: 王煜
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-11
{Notes}: CN119414947A
{Abstract}: 公开了一种片上系统的工作模式切换方法、集成电路及电子设备,涉及芯片技术领域。该方法包括：确定片上系统当前的第一工作模式及在第一工作模式下处于启用状态的第一数量的存储器；确定将片上系统的第一工作模式切换为第二工作模式；基于第二工作模式,确定在第二工作模式下需启用的存储器的第二数量；基于需启用的存储器的第二数量,对片上系统中的多个存储器的工作状态进行控制,以使第二数量个存储器均处于启用状态；在第二工作模式,通过片上系统的总线对第二数量个存储器进行访存。本公开的技术方案针对不同工作模式启用不同数量的存储器,能够解决所有存储器均正常使用所导致的功耗上升、系统资源浪费的问题。
{Subject}: 1.一种片上系统的工作模式切换方法,所述方法包括：确定片上系统当前的第一工作模式及在所述第一工作模式下处于启用状态的第一数量的存储器；确定将所述片上系统的第一工作模式切换为第二工作模式；基于所述第二工作模式,确定在所述第二工作模式下需启用的存储器的第二数量；基于所述需启用的存储器的第二数量,对所述片上系统中的多个存储器的工作状态进行控制,以使所述第二数量个存储器均处于启用状态；在所述第二工作模式,通过所述片上系统的总线对所述第二数量个存储器进行访存。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路固件升级方法、装置、设备及介质
{Author}: 谢超凡
{Author Address}: 215000 江苏省苏州市苏州吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-02-11
{Notes}: CN119415119A
{Abstract}: 本申请公开了一种集成电路固件升级方法、装置、设备及介质,属于服务器技术领域,所述方法包括：接收对任意一个信号增强集成电路固件升级的指令；根据所述信号增强集成电路型号信息确定待固件升级的信号增强集成电路；通过所述逻辑元件从所述待固件升级的信号增强集成电路对应的存储介质,加载第一固件文件；获取第二固件文件,通过所述第一基板管理控制器以及所述逻辑元件将所述第二固件文件写入所述待固件升级的信号增强集成电路对应的存储介质,以替换所述第一固件文件。本申请缩短了信号增强集成电路上电加载固件所需的时间,提供了新的信号增强集成电路固件升级途径,提高了集成电路固件升级的效率。
{Subject}: 1.一种集成电路固件升级方法,其特征在于,所述方法应用于固件升级系统,所述固件升级系统包括若干个信号增强集成电路、第一基板管理控制器、逻辑元件以及若干个存储介质,所述第一基板管理控制器与所述若干个信号增强集成电路连接,所述若干个信号增强集成电路与所述逻辑元件连接,所述逻辑元件与所述若干个闪存连接,所述第一基板管理控制器与所述逻辑元件连接,所述信号增强集成电路与所述闪存一一对应,所述方法包括：所述第一基板管理控制器接收对任意一个信号增强集成电路固件升级的指令,所述指令包括待固件升级的信号增强集成电路型号信息；所述逻辑元件根据所述信号增强集成电路型号信息确定待固件升级的信号增强集成电路；通过所述逻辑元件从所述待固件升级的信号增强集成电路对应的存储介质,加载第一固件文件；获取第二固件文件,所述第二固件文件用于升级所述待固件升级的信号增强集成电路；通过所述第一基板管理控制器以及所述逻辑元件将所述第二固件文件写入所述待固件升级的信号增强集成电路对应的存储介质,以替换所述第一固件文件,完成所述待固件升级的信号增强集成电路的固件文件升级。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的带宽控制方法、集成电路、电子设备和存储介质
{Author}: 余剑锋
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-11
{Notes}: CN119415459A
{Abstract}: 公开了一种集成电路的带宽控制方法、集成电路、电子设备和存储介质,涉及集成电路技术领域,该方法包括：确定与集成电路中多个硬件单元分别对应的多个性能需求参数；基于多个性能需求参数中与第一硬件单元对应的第一性能需求参数,确定第一带宽阈值；基于多个性能需求参数中与至少一个第二硬件单元分别对应的至少一个第二性能需求参数,确定第二带宽阈值；基于第一带宽阈值和第二带宽阈值,确定目标带宽阈值；基于目标带宽阈值,控制第一硬件单元通过总线传输数据的带宽。本公开实施例提供的技术方案,实现了为第一硬件单元动态分配总线带宽,使第一硬件单元分配到的总线带宽满足其执行任务的实时性能要求。
{Subject}: 1.一种集成电路的带宽控制方法,包括：确定与所述集成电路中多个硬件单元分别对应的多个性能需求参数；基于所述多个性能需求参数中的第一性能需求参数,确定第一带宽阈值；其中,所述第一性能需求参数与所述多个硬件单元中的第一硬件单元相对应；基于所述多个性能需求参数中的至少一个第二性能需求参数,确定第二带宽阈值；其中,所述至少一个第二性能需求参数与所述多个硬件单元中除所述第一硬件单元以外的至少一个第二硬件单元分别相对应；基于所述第一带宽阈值和所述第二带宽阈值,确定所述第一硬件单元对应的目标带宽阈值；基于所述目标带宽阈值,对所述第一硬件单元通过总线传输数据的带宽进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路和资源访问控制方法、设备及介质
{Author}: 刘涛;沈心蔚
{Author Address}: 新加坡北桥路111号半岛广场15-02
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-11
{Notes}: CN119416256A
{Abstract}: 本公开实施例公开了一种集成电路和资源访问控制方法、设备及介质,响应于接收到请求方发送的资源访问请求,基于预先配置的访问权限控制信息,确定请求方是否具有对其请求的访问地址对应的资源方的访问权限,得到第一确定结果；响应于请求方具有对资源方的访问权限,基于预先配置的安全控制信息和资源访问请求中的安全属性信息,确定请求方是否具有对该访问地址的操作权限,得到第二确定结果,并基于该第二确定结果对资源访问请求进行处理,可以有效保障对安全等级需求较高的功能的安全性,并可以提高信息安全性和功能安全性。
{Subject}: 1.一种集成电路,包括多个硬件模块和资源访问控制装置,所述多个硬件模块与所述资源访问控制装置之间通过总线连接；所述多个硬件模块中的至少一个硬件模块被对应配置给至少一个操作系统；所述资源访问控制装置,被配置为：响应于接收到请求方发送的资源访问请求,所述资源访问请求包括：请求方标识,安全属性信息和访问地址；其中,所述请求方标识用于标识发起所述资源访问请求的请求方,所述请求方为所述至少一个硬件模块中的一个硬件模块,所述请求方被配置给对应的操作系统；基于预先配置的访问权限控制信息,确定所述请求方是否具有对所述访问地址对应的资源方的访问权限,得到第一确定结果,所述资源方为所述多个硬件模块中除所述至少一个硬件模块外的一个硬件模块；响应于所述第一确定结果为所述请求方具有对所述资源方的访问权限,基于预先配置的安全控制信息和所述安全属性信息,确定所述请求方是否具有对所述访问地址的操作权限,得到第二确定结果；基于所述第二确定结果,对所述资源访问请求进行处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装电流监测与分析的智能方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2025-02-11
{Notes}: CN119416597A
{Abstract}: 本发明提供一种集成电路封装电流监测与分析的智能方法及系统,涉及电流监测技术领域,包括获取待测试集成电路在不同工作状态下的电流时序数据,通过自适应小波变换将校准后的采样数据分解为特征系数矩阵；基于所述特征系数矩阵构建深度特征分析模型,利用图注意力网络将集成电路的物理结构信息与电流特征相结合构建动态特征图,通过多层图卷积运算识别异常电流特征并定位异常区域；将所述异常电流特征和异常区域信息输入数字孪生分析系统,通过迭代计算确定异常电流特征与电路物理参数的对应关系,结合实测数据与仿真结果的对比分析,输出故障定位结果和故障发展趋势预测,并生成诊断分析报告。
{Subject}: 1.一种集成电路封装电流监测与分析的智能方法,其特征在于,包括：通过双通道并行采集系统获取待测试集成电路在不同工作状态下的电流时序数据,其中主采集通道采用电流镜像电路对待测试集成电路的工作电流进行无损复制和实时采样,辅助采集通道通过阵列式磁传感器获取待测试集成电路表面的二维磁场分布数据,将所述二维磁场分布数据通过电磁场反演算法重建出电流分布图,根据所述电流分布图对主采集通道的采样数据进行校准和补偿,通过自适应小波变换将校准后的采样数据分解为特征系数矩阵；基于所述特征系数矩阵构建深度特征分析模型,所述深度特征分析模型采用改进的三维卷积神经网络结构,其中包含时间维度卷积层、频率维度卷积层和空间维度卷积层,通过三维卷积操作提取所述特征系数矩阵中的时域特征、频域特征和空间特征,并输入图注意力网络,利用所述图注意力网络将集成电路的物理结构信息与电流特征相结合构建动态特征图,通过多层图卷积运算识别异常电流特征并定位异常区域；将所述异常电流特征和异常区域信息输入数字孪生分析系统,所述数字孪生分析系统包含集成电路的物理模型和多物理场耦合仿真模型,在所述多物理场耦合仿真模型中建立电流分布、温度分布和电磁场分布的交互影响关系,通过迭代计算确定异常电流特征与电路物理参数的对应关系,结合实测数据与仿真结果的对比分析,输出故障定位结果和故障发展趋势预测,并生成诊断分析报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种版图中多晶硅栅的检测方法及系统
{Author}: 陈苗苗;刘德启
{Author Address}: 214000 江苏省无锡市新吴区太湖国际科技园软件园四期天鹅座C座709室
{Subsidiary Author}: 博越微电子(江苏)有限公司
{Date}: 2025-02-11
{Notes}: CN119416731A
{Abstract}: 本发明公开了一种版图中多晶硅栅的检测方法及系统,包括建立所有生成掩膜层的金属层和通孔的电学连接关系,排除系统辅助层,定义为双向连接关系；在进行版图检测时,定义检查规则,筛选出边缘距离为零且没有建立电学连接的区域,再定位到多晶硅栅两端都接线的区域；本发明通过建立金属层与通孔的双向电学连接并排除非电学层,确保信号有效传递,结合DRC和信号完整性分析,验证并优化连接设计,单向连接规则防止反向电流和噪声干扰,Flood-fill算法快速识别未连接栅极区域,从而提高电路性能和可靠性。
{Subject}: 1.一种版图中多晶硅栅的检测方法,其特征在于：包括如下步骤：建立所有生成掩膜层的金属层和通孔的电学连接关系,排除系统辅助层,定义为双向连接关系,其中,双向连接关系表示为第一金属层与第四金属层互相连通；根据金属层和通孔的电学连接关系,建立第一金属层和栅极多晶硅电学连接关系,定义第一金属层和栅极多晶硅两个对象之间为单向连接规则；在进行版图检测时,定义检查规则,定义栅极多晶硅为shape1,并将栅极多晶硅与第一金属层重叠且存在通孔的位置定义为shape2,通过测量shape1与shape2之间的边缘距离,筛选出边缘距离为零且没有建立电学连接的区域,再定位到栅极多晶硅两端都接线的区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种三维集成电路堆叠结构制作方法和晶圆重构方法
{Author}: 詹扬扬
{Author Address}: 610041 四川省成都市高新区和乐二街171号4栋
{Subsidiary Author}: 成都海光微电子技术有限公司
{Date}: 2025-02-11
{Notes}: CN119419127A
{Abstract}: 本发明实施例公开一种三维集成电路堆叠结构制作方法和晶圆重构方法,涉及半导体芯片技术领域。所述三维集成电路堆叠结构制作方法包括：将至少两个第一芯片固定在第一承载体的预设位置处,形成重构后的第一承载体；所述第一芯片为满足规格的芯片；将所述重构后的第一承载体上的至少两个第一芯片,与第二承载体上的至少两个第二芯片对应键合,形成堆叠结构体；所述第二芯片为满足规格的芯片；将所述堆叠结构体进行切割,形成单体三维集成电路堆叠结构；其中,每个单体三维集成电路堆叠结构包括键合在一起的第一芯片和第二芯片。本发明实施例可用于三维集成电路堆叠结构制作。
{Subject}: 1.一种三维集成电路堆叠结构制作方法,其特征在于,包括：将至少两个第一芯片固定在第一承载体的预设位置处,形成重构后的第一承载体；所述第一芯片为满足规格的芯片；将所述重构后的第一承载体上的至少两个第一芯片,与第二承载体上的至少两个第二芯片对应键合,形成堆叠结构体；所述第二芯片为满足规格的芯片；将所述堆叠结构体进行切割,形成单体三维集成电路堆叠结构；其中,每个单体三维集成电路堆叠结构包括键合在一起的第一芯片和第二芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电池模块和电池系统
{Author}: 约普·范·拉默林;莫瑞恩·范东恩
{Author Address}: 200072 上海市静安区万荣路700号39幢
{Subsidiary Author}: 上海大恩芯源微电子有限公司
{Date}: 2025-02-11
{Notes}: CN119419390A
{Abstract}: 本申请涉及电池领域,提供了一种电池模块和电池系统。该电池模块包括：多个串联连接的电池单元,其中,每个电池单元上设置有电路板,所述电路板上设置有AFE模块和线圈,相邻电池单元通过所述线圈相互耦合,以实现通讯连接。该电池系统包括控制器和电池组,所述电池组包括若干所述电池模块,所述若干电池模块串联连接,所述控制器被配置为：采用相位编码方式对数据进行编码,并且采用基带通信方式与所述电池组中的电池单元进行通信。本申请的电池模块和电池系统能够实现低成本的无线通讯方式,并且装配简单。
{Subject}: 1.一种电池模块,其特征在于,包括：多个串联连接的电池单元,其中,每个电池单元上设置有电路板,所述电路板上设置有AFE模块和线圈,相邻电池单元通过所述线圈相互耦合,以实现通讯连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于直流电源载波通讯的有源电感
{Author}: 王天琦;李瑞平
{Author Address}: 201206 上海市浦东新区中国(上海)自由贸易试验区新金桥路1888号18幢
{Subsidiary Author}: 上海芯龙半导体技术股份有限公司
{Date}: 2025-02-11
{Notes}: CN119420382A
{Abstract}: 本发明公开一种用于直流电源载波通讯的有源电感,其为集成电路并包括第一、二、三、四级电路,第一级电路包括浮地端有源电感L1及接地端有源电感L2,L1两端与VP和VOP对应连接,以将整流后的正信号交流部分进行阻隔,保留正直流信号Iin,L2两端与VN和VON对应连接,以将整流后的负信号交流部分进行阻隔,保留负直流信号-Iin；第二级电路L2的电压采样部分,第三级电路是载波通讯总线信号±△V低电平周期检测部分,第四级电路是低电平导通部分,总线信号±△V与参考电压VREF比较,以控制采样电压驱动第四级电路导通或关闭。经本申请实现集成在芯片内部具有导通压降低,等效感量大等优势。
{Subject}: 1.一种用于直流电源载波通讯的有源电感,其为集成电路,其特征在于：所述集成电路具有第一级电路STAGE1、第二级电路STAGE2、第三级电路STAGE3、第四级电路STAGE4；所述第一级电路STAGE1包括：浮地端有源电感L1及接地端有源电感L2,所述浮地端有源电感L1两端与正向输入电压VP和正向输出电压VOP对应连接,以将整流后的正信号交流部分进行阻隔,保留正直流信号Iin,所述接地端有源电感L2两端与负向输入电压VN和负向输出电压VON对应连接,以将整流后的负信号交流部分进行阻隔,保留负直流信号-Iin；所述第二级电路STAGE2是所述接地端有源电感L2的电压采样部分,所述第三级电路STAGE3是载波通讯总线信号±△V低电平周期检测部分,所述第四级电路STAGE4是低电平导通部分；所述第三级电路STAGE3采样所述总线信号±△V并与参考电压VREF比较,以控制所述第二级电路STAGE2的采样电压驱动所述第四级电路STAGE4导通或关闭,以在所述总线信号±△V低电平周期时从所述总线上恒流拉取电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路及其时间同步方法
{Author}: 王煜
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-11
{Notes}: CN119420445A
{Abstract}: 公开了一种集成电路及其时间同步方法,该方法包括：从第一集成电路中的至少一个硬件计时单元中确定目标硬件计时单元；确定所述目标硬件计时单元的第一时间信息；基于所述第一时间信息,控制所述第一集成电路中所述目标硬件计时单元连接的多个网络通信单元与所述目标硬件计时单元进行时间同步。该方法通过集成电路中的目标硬件计时单元对集成电路中的多个网络通信单元进行时间同步,使得多个网络通信单元的时间与目标硬件单元的时间一致,因此能够确保集成电路内多个网络通信单元之间的时间统一。
{Subject}: 1.一种集成电路的时间同步方法,包括：从第一集成电路中的至少一个硬件计时单元中确定目标硬件计时单元；确定所述目标硬件计时单元的第一时间信息；基于所述第一时间信息,控制所述第一集成电路中与所述目标硬件计时单元连接的多个网络通信单元与所述目标硬件计时单元进行时间同步。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于晶体管层设计提升集成电路效能的设计方法、系统及介质
{Author}: 陈宏保;胡宝羡
{Author Address}: 200000 上海市浦东新区中国(上海)自由贸易试验区郭守敬路498号8幢19号楼3层
{Subsidiary Author}: 上海芯力基半导体有限公司
{Date}: 2025-02-07
{Notes}: CN119150786B
{Abstract}: 本发明公开了一种基于晶体管层设计提升集成电路效能的设计方法、系统及介质,方法包括基于EDA设计得到第一集成电路,第一集成电路包括多个用于实现一个目标功能的子电路的功能区块；确定第一集成电路中的目标功能区块并确定目标功能区块的输入端和输出端分别电连接的对象为目标输出端和目标输入端；为目标功能区块匹配与其实现功能相同的优化功能区块,并确定优化功能区块的输入端和输出端；删除目标功能区块；将优化功能区块的输入端与目标输出端电连接,并且将优化功能区块的输出端与目标输入端电连接；根据第二集成电路设计得到满足设计目标的目标集成电路。本发明能够在符合现有的EDA设计流程基础上设计得到效能更优的集成电路。
{Subject}: 1.一种基于晶体管层设计提升集成电路效能的设计方法,其特征在于,应用于设计集成电路,所述方法包括以下步骤：根据集成电路的设计目标,基于EDA设计得到第一集成电路,所述第一集成电路包括多个功能区块,所述功能区块包括至少用于实现一个目标功能的子电路；响应于一个或多个所述功能区块被确定为目标功能区块,确定所述目标功能区块的输入端和输出端分别电连接的对象为目标输出端和目标输入端；为所述目标功能区块匹配相应的优化功能区块,所述优化功能区块包括的子电路与所述目标功能区块包括的子电路所实现的功能相同,并确定所述优化功能区块的输入端和输出端；将所述第一集成电路中的所述目标功能区块替换为所述优化功能区块以得到第二集成电路,包括：删除所述目标功能区块；将所述优化功能区块的输入端与所述目标输出端电连接,并且将优化功能区块的输出端与所述目标输入端电连接；根据所述第二集成电路设计得到满足所述设计目标的目标集成电路；还包括通过以下方式确定所述目标功能区块：预先建立优化功能区块库,所述优化功能区块库中存储有多个所述优化功能区块；针对所述第一集成电路中的各个所述功能区块,通过以下方式确定所述功能区块是否为目标功能区块：通过预设的规则,判断所述优化功能区块库中是否存在与所述功能区块相对应的所述优化功能区块,若存在,则确定所述功能区块为目标功能区块；若不存在,则确定所述功能区块不是所述目标功能区块；通过预设的规则,判断所述优化功能区块库中是否存在与所述功能区块相对应的所述优化功能区块,包括：每个所述优化功能区块配置有唯一的第一标签,所述第一标签与所述优化功能区块的功能相对应；每个所述功能区块配置有唯一的第二标签,所述第二标签与所述功能区块的功能相对应；若一个所述功能区块对应的第二标签为多个所述第一标签中的一个,则确定所述优化功能区块库中存在与所述功能区块相对应的所述优化功能区块,并且确定所述第二标签对应的所述功能区为所述目标功能区块,并确定所述第二标签对应的所述优化功能区块为与所述目标功能区块相对应的优化功能区块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路最差性能处理方法及装置、电子设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2025-02-07
{Notes}: CN119203917B
{Abstract}: 本申请提供一种集成电路最差性能处理方法及装置、电子设备、介质,应用于集成电路设计、可靠性评估技术领域。通过在初步得到的失效边界附近基于重要性采样原理进一步缩小采样范围,并确定出电路性能正态分布在6-sigma位置的电路性能预测值,而后将预测值结合电路性能的线性模型构成优化问题,求解得到接近真实情况的工艺偏差向量,最终基于接近真实情况的工艺偏差向量通过电路仿真得到6-sigma位置的真实电路性能值,电路性能空间的边界值通过在有限的仿真点上快速精确地求解到接近真实情况的最差性能,显著提高了集成电路的性能评估效率和准确性。
{Subject}: 1.一种集成电路最差性能处理方法,其特征在于,包括：计算数据集中的每一个采样点的对应权重和该采样点的电路性能仿真结果对应的失效率；其中,数据集为由电路性能仿真结果构成的电路性能向量和由采样点构成的第一采样矩阵构成的数据集,第一采样矩阵中的采样点对应的电路性能仿真结果排好序构成电路性能向量,预先寻找到的失效边界上的点按预设采样数N-3重新采样得到的采样点构成采样矩阵；权重和失效率的计算如下：其中,,表示数据集对应的M维标准正态分布的概率密度函数,表示数据集对应的以失效边界的最优解～*为均值、以预设倍数对原标准差缩小后得到新标准差的M维正态分布的概率密度函数；在y-j =y-i时取值为1,其余情况为0；令失效率向量表示电路性能向量所对应的失效率；根据电路性能向量和失效率向量,确定失效率对应的电路性能预测值；其中,根据高斯分布对失效率向量确定6倍标准差位置对应的失效率：,cdf-(norm)表示标准正态分布的累计分布函数；基于线性模型和电路性能预测值,构建优化问题：其中,采用交叉验证的正交基追踪算法,基于数据集对电路性能指标进行线性建模,得到线性模型：,为线性回归的值,为关键变量组成的向量,为关键变量组成的向量的转置,coef为回归系数向量,为截距；为关键变量向量范数；求解优化问题得到电路性能预测值对应的真实采样点～*,并对真实采样点～*进行仿真后得到对应的电路性能空间在6-sigma处的真实仿真结果*。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种智能视力监测及眼疾预测眼镜
{Author}: 莫子彼得;刘兵武;李祥;武望华
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号合肥创新产业园二期F区1幢1107-1109室
{Subsidiary Author}: 合肥数方智能科技有限公司
{Date}: 2025-02-07
{Notes}: CN119385499A
{Abstract}: 本申请公开了一种智能视力监测及眼疾预测眼镜,针对现有的眼睛健康监测设备多为定期检查,无法实时监测和预测眼睛健康状况,难以及时采取干预措施的问题,通过所述眼镜包括镜腿和眼镜主体,所述眼镜主体具有面向佩戴者的内侧,所述眼镜主体还包括：微型相机、光学传感器、主控系统和电池系统。微型相机通过专用集成电路连接主控系统,面向佩戴者的眼睛安装在所述眼镜主体的内侧,用于实时拍摄佩戴者的眼睛图像,捕捉佩戴者的瞳孔大小、眼球运动和视线方向；光学传感器,连接主控系统,用于检测环境光强和颜色,调节眼镜主体镜片的亮度；实现对青少年眼睛健康状况的实时监测与预测,为家长、教师及眼科医生提供准确的健康数据支持。
{Subject}: 1.一种智能视力监测及眼疾预测眼镜,其特征在于,所述眼镜包括镜腿和眼镜主体,所述眼镜主体具有面向佩戴者的内侧,所述眼镜主体还包括：微型相机,通过专用集成电路连接主控系统,面向佩戴者的眼睛安装在所述眼镜主体的内侧,用于实时拍摄佩戴者的眼睛图像,捕捉佩戴者的瞳孔大小、眼球运动和视线方向；光学传感器,连接主控系统,用于检测环境光强和颜色,调节眼镜主体镜片的亮度；主控系统,与所述微型相机和所述光学传感器连接,用于实时处理微型相机采集的图像数据,通过图像处理算法计算出佩戴者的视力值和瞳孔大小,结合图像处理算法和机器学习模型实时分析图像数据,推算佩戴者在不同光照、距离和焦距下的视力表现,从而监测视力波动情况,通过分析佩戴者瞳孔在不同光照条件下的变化情况,判断佩戴者的瞳孔反应是否正常,进而预测眼疾；电池系统,用于为微型相机、传感器及主控系统供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片生产用焊接夹具
{Author}: 李新建;贺德良
{Author Address}: 224232 江苏省盐城市盐都区大纵湖镇双创园7-1号
{Subsidiary Author}: 江苏拓库特科技发展有限公司
{Date}: 2025-02-07
{Notes}: CN119388013A
{Abstract}: 本发明提供了一种集成电路芯片生产用焊接夹具,其属于集成电路芯片加工领域,其包括：基座,所述基座上安装有调节组件,所述调节组件上安装有支撑板,所述支撑板上安装有芯片本体；夹持组件；所述夹持组件包括开在支撑板上的滑动腔,所述滑动腔内壁转动连接有双向螺杆,所述滑动腔内滑动连接有两个滑动块。本发明通过两个连接架对芯片本体两侧壁夹持,提升了芯片本体的稳定性,便于用户进行焊接工作,并且可以对不同尺寸的芯片本体进行夹持,提升了装置的实用性,并且按压杆可将芯片本体按压,进一步提升了芯片本体的稳定性,提升了焊接工作的工作质量,同时缓冲组件可以避免按压杆接触到芯片本体上后芯片本体受力过大损坏。
{Subject}: 1.一种集成电路芯片生产用焊接夹具,其特征在于,包括：基座(1),所述基座(1)上安装有调节组件,所述调节组件上安装有支撑板(2),所述支撑板(2)上安装有芯片本体(3)；夹持组件；所述夹持组件包括开在支撑板(2)上的滑动腔(4),所述滑动腔(4)内壁转动连接有双向螺杆(5),所述滑动腔(4)内滑动连接有两个滑动块(6),所述双向螺杆(5)螺纹贯穿两个滑动块(6),所述滑动腔(4)远离基座(1)的一侧内壁开有滑动口(7),所述滑动腔(4)内壁转动连接有花键轴(8),两个所述滑动块(6)侧壁均固定连接有支撑架(9),两个所述支撑架(9)上均转动连接有转动齿轮(10),两个所述转动齿轮(10)均和花键轴(8)相啮合,两个所述滑动块(6)上端面均固定连接有连接架(11),两个所述连接架(11)均滑动在其中一个滑动口(7)内,所述支撑板(2)侧壁转动贯穿有第一握把,所述第一握把固定连接在双向螺杆(5)上,两个所述连接架(11)上均安装有按压组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路高端芯片封装的覆膜装置
{Author}: 杜辉;宗成强;李铁
{Author Address}: 250101 山东省济南市高新区舜泰北路933号
{Subsidiary Author}: 山东航天人工智能安全芯片研究院
{Date}: 2025-02-07
{Notes}: CN119389519A
{Abstract}: 本发明属于芯片加工技术领域,具体涉及一种用于集成电路高端芯片封装的覆膜装置,包括机架、安装在机架顶部的送膜机构,还包括设置在送膜机构上方的覆膜机构,以及设置在送膜机构下方用于托举晶圆的托举机构；所述覆膜机构包括第一升降组件、安装板以及压膜切割组件,所述压膜切割组件可转动的连接在安装板上,所述压膜切割组件连接有驱动其转动的动力装置,所述第一升降组件与安装板连接带动压膜切割组件升降移动；所述压膜切割组件包括切割组件,压膜切割组件向下移动顶着下方的膜料覆盖在晶圆上,压膜切割组件转动带动切割组件在晶圆外周周向运动切割膜料,使切割掉的膜料覆盖在晶圆的表面,实现自动化晶圆覆膜,提高晶圆生产加工的效率。
{Subject}: 1.一种用于集成电路高端芯片封装的覆膜装置,包括机架(100)、安装在机架(100)顶部的送膜机构(200),其特征在于：还包括设置在送膜机构(200)上方的覆膜机构(300),以及设置在送膜机构(200)下方用于托举晶圆的托举机构(400)；所述覆膜机构(300)包括第一升降组件(301)、安装板(302)以及压膜切割组件(304),所述压膜切割组件(304)可转动的连接在安装板(302)上,所述压膜切割组件(304)连接有驱动其转动的动力装置,所述第一升降组件(301)与安装板(302)连接带动压膜切割组件(304)升降移动；所述压膜切割组件(304)包括切割组件(3028),压膜切割组件(304)向下移动顶着下方的膜料(202)覆盖在晶圆上,压膜切割组件(304)转动带动切割组件(3028)在晶圆外周周向运动切割膜料(202)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体动态电容测试系统
{Author}: 付强;邰涵翛;詹笑焜;尹亮;张文博
{Author Address}: 150001 黑龙江省哈尔滨市南岗区西大直街92号
{Subsidiary Author}: 哈尔滨工业大学
{Date}: 2025-02-07
{Notes}: CN119395392A
{Abstract}: 一种半导体动态电容测试系统,属于半导体器件特性测量技术领域。本发明针对现有半导体器件动态电容测试平台线性度差的问题。包括：通过控制器产生温度控制信号目标值和检测控制使能电压信号；通过温度控制模块使检测平台达到温度控制信号目标值；通过集成化检测前级接口电路采用集成电路芯片根据检测控制使能电压信号产生参考直流电压信号和目标正弦电压信号并加载到待测电容两端；所述待测电容设置在检测平台上；同时通过集成化检测前级接口电路采集待测电容两端的电压波形,并对电压波形进行处理得到电容测量值。本发明用于半导体动态电容测试。
{Subject}: 1.一种半导体动态电容测试系统,其特征在于,包括：控制器(100),用于根据检测指令产生温度控制信号目标值和检测控制使能电压信号；同时用于接收电容测量值和温度测量值；温度控制模块(200),用于根据温度控制信号目标值为检测平台加热,通过内部闭环控制方法使检测平台达到温度控制信号目标值；同时对检测平台进行实际温度检测,获得温度测量值；集成化检测前级接口电路(300),用于采用集成电路芯片根据检测控制使能电压信号产生参考直流电压信号和目标正弦电压信号并加载到待测电容两端；所述待测电容设置在检测平台上；集成化检测前级接口电路(300)同时用于采集待测电容两端的电压波形,并对电压波形进行处理得到电容测量值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 设备管理方法、系统、计算机程序产品、电子设备及介质
{Author}: 孙魁;孙秀强;康佳鑫
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-02-07
{Notes}: CN119396748A
{Abstract}: 本发明公开了设备管理方法、系统、计算机程序产品、电子设备及介质,涉及服务器技术领域,应用于管理控制器,确定待移除的目标设备；确定对目标设备的链路槽位进行管控的系统控制中断信号；控制系统控制中断信号为目标值,以使操作系统检测到系统控制中断信号为目标值后、断开目标设备的链路槽位以移除目标设备。本发明中,服务器的管理控制器在确定对待移除的目标设备的链路槽位进行管控的系统控制中断信号后,控制系统控制中断信号为目标值,这样,服务器的操作系统便可以根据该目标值来将目标设备的链路槽位断开,使得目标设备从操作系统中移除,只需对设备链路槽位对应的系统控制中断信号进行控制便可以灵活、高效的对设备进行管理。
{Subject}: 1.一种设备管理方法,其特征在于,应用于管理控制器,包括：确定待移除的目标设备；确定对所述目标设备的链路槽位进行管控的系统控制中断信号；控制所述系统控制中断信号为目标值,以使操作系统检测到所述系统控制中断信号为所述目标值后、断开所述目标设备的链路槽位以移除所述目标设备。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于分发中断信号的集成电路、方法及电子设备
{Author}: 吴旭旭
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-07
{Notes}: CN119396751A
{Abstract}: 本公开提供一种用于分发中断信号的集成电路、方法及电子设备。该集成电路包括：至少一个中断掩码单元和与中断掩码单元一一对应的至少一个中断分发单元；每一中断掩码单元获取片上系统中至少一个中断源产生的至少一个中断信号,基于预先存储的标识信息,确定将至少一个中断信号传输至与中断掩码单元对应的中断分发单元；每一中断分发单元基于片上系统中至少一个硬件的运行信息,确定每一中断信号对应的目标硬件,并将中断信号传输至目标硬件。该中断掩码单元基于标识信息确定是否继续向中断分发单元传输中断信号,中断分发单元会利用中断信号和硬件的运行信息确定目标硬件,有助于确定适合处理该中断信号的目标硬件,从而及时处理中断信号。
{Subject}: 1.一种用于分发中断信号的集成电路,所述集成电路包括：至少一个中断掩码单元,以及与所述中断掩码单元一一对应的至少一个中断分发单元；每一所述中断掩码单元用于获取片上系统中至少一个中断源产生的至少一个中断信号,并基于预先存储的标识信息,确定将至少一个所述中断信号传输至与所述中断掩码单元对应的中断分发单元；每一所述中断分发单元用于基于所述片上系统中至少一个硬件的运行信息和至少一个所述中断信号,确定每一所述中断信号对应的目标硬件,并将至少一个所述中断信号传输至所述中断信号对应的目标硬件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种信息传输方法及其装置、集成电路及电子设备
{Author}: 吴旭旭
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2025-02-07
{Notes}: CN119397552A
{Abstract}: 公开了一种信息传输方法及其装置、集成电路及电子设备,涉及集成电路技术领域。该方法包括：响应于检测到集成电路中的第一硬件单元生成的用于请求集成电路中第二硬件单元进行协同工作的访问请求,确定用于对访问请求进行检测的至少一种检测方式；基于至少一种检测方式对访问请求进行检测,得到至少一个检测结果；基于至少一个检测结果对访问请求的传输进行控制。本公开的技术方案可以对第一硬件单元生成的访问请求的安全性进行检测,从而避免第二硬件单元接收到第一硬件单元由于故障或恶意攻击产生的访问请求,以实现对第二硬件单元的保护,进而提高集成电路的运行稳定性。
{Subject}: 1.一种信息传输方法,包括：响应于检测到集成电路中的第一硬件单元生成的用于请求所述集成电路中第二硬件单元进行协同工作的访问请求,确定用于对所述访问请求进行检测的至少一种检测方式；基于所述至少一种检测方式对所述访问请求进行检测,得到至少一个检测结果；基于所述至少一个检测结果对所述访问请求的传输进行控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装外引脚的整形检测设备和方法
{Author}: 张鹏;孟伟;马超;赵鹏
{Author Address}: 100015 北京市朝阳区酒仙桥路12号27、28、29幢
{Subsidiary Author}: 北京瑞普北光电子有限公司
{Date}: 2025-02-07
{Notes}: CN119400703A
{Abstract}: 本公开提供一种集成电路封装外引脚的整形检测设备和方法,其中的设备包括传送机构、整形机构、检测机构和至少一个搬运机构；传送机构包括用于放置待处置产品的一个或多个承载台,传送机构能够步进式运动,使任一承载台至少能够停留并经过整形机构和检测机构的工作位置；整形机构包括压力装置,压力装置至少能够对放置于承载台的待处置产品的引脚施加压力,并保持预设时间；检测机构用于对放置于承载台的已整形产品进行检测,获得该已整形产品的引脚的形貌信息,并基于形貌信息获得检测结果信息；搬运机构用于：拾取一个或多个待处置产品并放置于承载台,和/或将已检测产品取出承载台,并基于检测结果信息将已检测产品放置于预设位置。
{Subject}: 1.一种集成电路封装外引脚的整形检测设备,其特征在于,包括传送机构(100)、整形机构(200)、检测机构(300)和至少一个搬运机构(400)；其中,所述传送机构(100)包括一个或多个承载台(110),及可拆卸地安装于所述承载台(110)的下模块(120),所述下模块(120)具有用于承托待处置产品的引脚的整形基准面(122)；所述传送机构(100)能够步进式运动,使任一所述承载台(110)至少能够停留并经过所述整形机构(200)和所述检测机构(300)的工作位置；所述整形机构(200)包括压力装置(210)和上模块(220),所述上模块(220)具有能够与整形基准面(122)压合的上整形面(221),所述压力装置(210)能够驱动所述上模块(220)对承托于所述下模块(120)的待处置产品的引脚施加压力,并保持预设时间；所述检测机构(300)用于对放置于所述下模块(120)的已整形产品进行检测,获得该已整形产品的引脚的形貌信息,并基于所述形貌信息获得检测结果信息；所述搬运机构(400)用于：拾取一个或多个待处置产品并放置于所述承载台(110),和/或将已检测产品从所述下模块(120)取出,并基于所述检测结果信息将已检测产品放置于预设位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 单层薄膜金属毫米波带通滤波器
{Author}: 吴疆;王德甫
{Author Address}: 411102 湖南省湘潭市西郊
{Subsidiary Author}: 湘潭大学
{Date}: 2025-02-07
{Notes}: CN119401081A
{Abstract}: 本申请公开了一种薄膜金属带通滤波器,属于通信技术领域,滤波器制作在高电阻率的衬底上,衬底上设置有第一接地端和第二接地端,在第一接地端与第二接地端之间设置有CPW结构,CPW结构包括对称设置的第一金属微带线,第二金属微带线和第三金属微带线,第一金属微带线的两端分别与射频输入和射频输出连接,第二金属微带线与第三金属微带线垂直设置。滤波器与低维沟道材料加工过程相兼容,可用于单片微波集成电路的制备,布设于介质基板的正面上,微带滤波器用于选频的信号通过。本申请通过简化小型化架构进一步降低插入损耗并扩大带宽,实现了集成后的电路板体积小和集成度高,且对滤波器的性能限制的影响较小的技术效果。
{Subject}: 1.一种薄膜金属带通滤波器,其特征在于,所述滤波器制作在高电阻率的衬底上,所述衬底上设置有第一接地端和第二接地端,在所述第一接地端与所述第二接地端之间设置有CPW结构,所述CPW结构包括对称设置的第一金属微带线,第二金属微带线和第三金属微带线,其中所述第一金属微带线的两端分别与射频输入和射频输出连接,所述第二金属微带线与所述第三金属微带线垂直设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成阶梯式自适应死区功能的高压集成电路
{Author}: 李强;欧阳高勋;冯宇翔;谢荣才;区肇栋;区子平
{Author Address}: 528000 广东省佛山市顺德区陈村镇广隆工业区环镇东路4号顺智科创园6栋602室
{Subsidiary Author}: 佛山市钒音科技有限公司;广东三华钒音科技有限公司;广东汇芯半导体有限公司
{Date}: 2025-02-07
{Notes}: CN119401812A
{Abstract}: 本发明涉及高压集成电路技术领域,本发明提供了一种集成阶梯式自适应死区功能的高压集成电路,包括：第一输入级电路、延时电路、第二输入级电路、动态死区产生电路、脉冲产生电路、电平移位电路、第一放大器、负压检测电路、低侧延时电路、第二放大器以及变换器电路；所述低侧延时电路的输出端连接所述第二放大器的输入端,所述第二放大器的输出端连接所述变换器电路的第二输入端,所述变换器电路的输出端用于连接负载；所述负压检测电路用于检测所述变换器电路的延时信号并反馈至所述动态死区产生电路,从而实时的死区时间调整。本发明能使HVIC工作都以最佳的死区时间工作,提高其可靠性。
{Subject}: 1.一种集成阶梯式自适应死区功能的高压集成电路,其特征在于,包括：第一输入级电路、延时电路、第二输入级电路、动态死区产生电路、脉冲产生电路、电平移位电路、第一放大器、负压检测电路、低侧延时电路、第二放大器以及变换器电路；所述第一输入级电路的输入端与所述第二输入级电路的输入端连接并共同用于连接信号输入端,所述第一输入级电路的输出端和所述第二输入级电路的输出端分别连接至所述动态死区产生电路的输入端,所述动态死区产生电路的输出端分别连接所述脉冲产生电路的输入端和所述低侧延时电路的输入端,所述脉冲产生电路的输出端连接所述电平移位电路的输入端,所述电平移位电路的输出端连接所述第一放大器的输入端,所述第一放大器的输出端连接至所述变换器电路的第一输入端；所述低侧延时电路的输出端连接所述第二放大器的输入端,所述第二放大器的输出端连接所述变换器电路的第二输入端,所述变换器电路的输出端用于连接负载；所述负压检测电路用于检测所述变换器电路的延时信号并反馈至所述动态死区产生电路,从而实时的死区时间调整；所述变换器电路包括第一晶体管、第二晶体管、第一电阻、第一电容和第一电感；所述第一晶体管的栅极作为所述变换器电路的第一输入端,所述第一晶体管的漏极用于连接供电电源,所述第一晶体管的源极分别连接所述负压检测电路、所述第二晶体管的漏极以及所述第一电感的第一端,所述第二晶体管的栅极作为所述变换器电路的第二输入端,所述第二晶体管的源极接地；所述第一电感的第二端分别连接所述第一电容的第一端和所述第一电阻的第一端,所述第一电容的第二端与所述第一电阻的第二端连接并接地；所述第一电感的第二端还作为所述变换器电路的输出端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 通信板卡及存储系统
{Author}: 孔维宾
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-02-07
{Notes}: CN119402304A
{Abstract}: 本发明涉及存储系统技术领域,具体涉及通信板卡及存储系统。本发明提供了一种通信板卡,通信板卡应用于存储系统中,通信板卡包括至少一个控制器连接槽位以及至少一个通信网口；其中：存储系统的存储机头中的各个控制器通过各控制器连接槽位安装至通信板卡,并基于通信板卡中的各通信网口与存储系统的存储盘柜进行通信连接。因此,不需要为各控制器配置独立的网卡,从而可以降低成本,且不影响各控制器与存储系统的存储盘柜进行通信。
{Subject}: 1.一种通信板卡,其特征在于,所述通信板卡应用于存储系统中,所述通信板卡包括至少一个控制器连接槽位以及至少一个通信网口；其中：所述存储系统的存储机头中的各个控制器通过各所述控制器连接槽位安装至所述通信板卡,并基于所述通信板卡中的各所述通信网口与所述存储系统的存储盘柜进行通信连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数据处理方法及终端设备
{Author}: 顾根全
{Author Address}: 201600 上海市松江区泗泾镇高技路205弄6号5层513室
{Subsidiary Author}: 上海移远通信技术股份有限公司
{Date}: 2025-02-07
{Notes}: CN119402838A
{Abstract}: 本申请公开了一种数据处理方法及终端设备。该终端设备包括微控制器、本地码号助手和嵌入式通用集成电路卡；该数据处理方法包括：本地码号助手向微控制器发送文件下载请求；微控制器向运营商服务器发送文件下载请求；运营商服务器向微控制器发送文件下载响应；微控制器向本地码号助手发送文件下载响应；本地码号助手将文件下载响应中的配置文件安装至嵌入式通用集成电路卡。本申请实施例通过终端设备中的微控制器作为本地码号助手和运营商服务器之间的通信通道,在终端设备中未预置默认号码时也能实现空中写号功能。
{Subject}: 1.一种数据处理方法,其特征在于,应用于终端设备,所述终端设备包括微控制器、本地码号助手和嵌入式通用集成电路卡；所述方法包括：所述微控制器响应于来自所述本地码号助手的文件下载请求,向运营商服务器发送所述文件下载请求；所述微控制器响应于来自所述运营商服务器的文件下载响应,向所述本地码号助手发送所述文件下载响应；其中,所述文件下载响应中承载配置文件；所述本地码号助手将所述配置文件安装至所述嵌入式通用集成电路卡,以便所述终端设备通过所述配置文件接入移动网络。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于改善串扰的导体结构、半导体封装结构以及电路板
{Author}: 白利娟;蓝天鸿;闫旭;石钱
{Author Address}: 510000 广东省广州市南沙区番中公路黄阁段37号2001房自编07-1
{Subsidiary Author}: 广东鸿钧微电子科技有限公司
{Date}: 2025-02-07
{Notes}: CN119403033A
{Abstract}: 本申请涉及半导体技术领域,尤其涉及一种用于改善串扰的导体结构、半导体封装结构以及电路板,该用于改善串扰的导体结构包括多个并排布设的栅格阵列封装焊盘；每一栅格阵列封装焊盘至少设置有第一过孔、细线结构以及焊盘间互容模块,第一过孔通过细线结构与焊盘间互容模块的过孔侧连接,焊盘间互容模块设置于相邻的栅格阵列封装焊盘的正上方形成电容结构；其中,相邻的栅格阵列封装焊盘为每一栅格阵列封装焊盘的下一个栅格阵列封装焊盘。本申请设置的用于改善串扰的导体结构在不增加封装尺寸的前提下,有效抑制了相邻LGA焊盘间的信号串扰。
{Subject}: 1.一种用于改善串扰的导体结构,其特征在于,所述用于改善串扰的导体结构包括多个并排布设的栅格阵列封装焊盘；每一所述栅格阵列封装焊盘至少设置有第一过孔、细线结构以及焊盘间互容模块,所述第一过孔通过所述细线结构与所述焊盘间互容模块的过孔侧连接,所述焊盘间互容模块设置于相邻的所述栅格阵列封装焊盘的正上方形成电容结构；其中,所述相邻的栅格阵列封装焊盘为每一所述栅格阵列封装焊盘的下一个栅格阵列封装焊盘。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种岩土体内部倾斜变形自动观测装置
{Author}: 刘晓宇
{Author Address}: 100190 北京市海淀区北四环西路15号
{Subsidiary Author}: 中国科学院力学研究所
{Date}: 2025-01-28
{Notes}: CN119374556A
{Abstract}: 本发明提供一种岩土体内部倾斜变形自动观测装置,涉及岩土工程监测技术领域,包括设置在监测孔孔口上方的主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,设置在监测孔测斜管内的升降测斜探头。主机控制终端驱动升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,操控升降测斜探头以0°和180°两种姿态在测斜管内自由升降,并实现零点限位自锁。升降测斜探头内置三轴MEMS倾角传感器,连续采集巡航沿线地层倾斜数据,自主完成观测数据的无线传输与非接触感应充电。本发明利用单个探头实现整孔倾斜变形测量,支持重复使用,低成本、全自动、高精度观测岩土体内部倾斜变形。
{Subject}: 1.一种岩土体内部倾斜变形自动观测装置,其特征在于,包括地上装置和地下装置；所述地上装置设置在深入岩土体内部的监测孔的孔口上方,包括主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构；升降定位机构安装在升降保护机构之上,升降保护机构安装在升降动力机构之上,升降动力机构与限位自锁机构共同安置在姿态旋转机构之上,升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构形成一体化结构组件；主机控制终端通过电缆分别与升降动力机构、升降定位机构、升降保护机构、姿态旋转机构以及限位自锁机构电连接；所述地下装置包括预埋在监测孔内的测斜管以及设置在测斜管内部、可沿测斜管的导槽上下滑动的升降测斜探头；所述升降测斜探头内置三轴MEMS倾角传感器,在测斜管内的滑动过程中连续采集巡航沿线的地层倾斜数据；所述一体化结构组件固定安装于探出监测孔的测斜管的顶端,并通过测绳与升降测斜探头连接,牵引升降测斜探头在测斜管内上下滑动；姿态旋转机构内置定位筒与换位管,定位筒与换位管位于探出监测孔的测斜管内,确保升降测斜探头从测斜管平滑过渡至换位管内；在姿态旋转机构的旋转电机的驱动下,位于换位管内的升降测斜探头随换位管同步旋转,实现0度和180度两种姿态的自由切换；所述升降测斜探头与地上装置之间采用近场无线通讯及电磁感应技术实现无接触式数据传输与电量补充。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于压力测量胶片的芯片粘接残余应力的测量结构和方法
{Author}: 李宏飞;吕青;李钰;皇甫蓬勃;姜洪雨
{Author Address}: 710065 陕西省西安市雁塔区太白南路198号
{Subsidiary Author}: 西安微电子技术研究所
{Date}: 2025-01-28
{Notes}: CN119374768A
{Abstract}: 本发明公开了基于压力测量胶片的芯片粘接残余应力的测量结构和方法,涉及封装技术领域,包括粘接应力放大结构；所述粘接应力放大结构上方设置有压力测量胶片,所述压力测量胶片上设置有透明玻璃压块；所述粘接应力放大结构包括玻璃基板,所述玻璃基板上通过粘结剂粘贴有硅芯片,所述硅芯片和压力测量胶片之间设置有隔热膜。本发明可广泛适用于对各类粘接剂在不同粘接界面中粘接残余应力的分布情况和量化数据的可视化考量和评价,可有效指导对粘接残余应力敏感型集成电路产品在封装过程中粘接剂和涂覆图案的选择,对残余应力敏感型集成电路产品前期的封装工艺开发具有指导意义。
{Subject}: 1.基于压力测量胶片的芯片粘接残余应力的测量结构,其特征在于,包括粘接应力放大结构；所述粘接应力放大结构上方设置有压力测量胶片(2),所述压力测量胶片(2)上设置有透明玻璃压块(3)；所述粘接应力放大结构包括玻璃基板(1),所述玻璃基板(1)上通过粘结剂粘贴有硅芯片(4),所述硅芯片(4)和压力测量胶片(2)之间设置有隔热膜(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于不同封装集成电路的批量超声检测通用装置
{Author}: 祁立鑫;朱冠政;陈光耀;卞康来
{Author Address}: 214000 江苏省无锡市滨湖区惠河路5号
{Subsidiary Author}: 中国电子科技集团公司第五十八研究所
{Date}: 2025-01-28
{Notes}: CN119375364A
{Abstract}: 本发明公开一种用于不同封装集成电路的批量超声检测通用装置,属于可靠性试验领域。本发明包括托盘底座、夹持推杆、固定推杆和固定螺母四部分；通过夹持推杆和托盘底座装配,固定QFN等无外引脚封装塑封集成电路,限制其在托盘装置中各方向的自由度。夹持推杆底部加工凹槽结构,用于SOP、QFP等带引脚封装塑封器件的夹持。此外,固定推杆及固定螺母在装配过程中提供一定预紧力,保证电路下水过程中不出现电路漂浮现象,且在超声扫描探头运动过程中电路位置不发生改变。本发明可以替换体积小、重量较轻封装电路粘贴固定在不锈钢片体上的超声检测方法,有效避免了集成电路超声扫描后基体表面沾污的情况以及夹取过程中造成的引线变形问题。
{Subject}: 1.一种用于不同封装集成电路的批量超声检测通用装置,其特征在于,包括：托盘底座、夹持推杆、固定推杆和固定螺母；所述托盘底座为不同封装集成电路的放置平面,所述夹持推杆与所述托盘底座装配,限制所述夹持推杆只在所述托盘底座的轴向移动,利用所述夹持推杆轴向移动夹持封装集成电路,限制封装集成电路的各向位移；所述固定推杆与所述固定螺母用于限制所述夹持推杆及封装集成电路的位移；所述固定推杆的限位凹槽与所述托盘底座的装配特征槽装配；所述固定螺母用于与所述固定推杆的限位螺杆装配,两者装配产生的预紧力施加在固定推杆的轴向并夹紧托盘底座的装配梁,限制夹持推杆、固定推杆和封装集成电路在装配梁的轴向上无法移动,并对夹持推杆和房子集成电路在装配梁的轴向上施加夹紧力,限制封装集成电路的六个自由度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种便携式多脚位集成电路OPEN、SHORT测试装置
{Author}: 肖祖普;刘光锟;游诗勇
{Author Address}: 350007 福建省福州市仓山区盖山投资区内(高旺村11号)
{Subsidiary Author}: 福建福顺半导体制造有限公司
{Date}: 2025-01-28
{Notes}: CN119375678A
{Abstract}: 本发明提供一种便携式多脚位集成电路OPEN、SHORT测试装置,包括：偏置模块、限流模块、判定模块和电路板；所述偏置模块、所述限流模块和所述判定模块均集成于所述电路板上；所述偏置模块包括第一电源输入端,所述第一电源输入端的输出端电性连接有稳压芯片。本发明提供的一种便携式多脚位集成电路OPEN、SHORT测试装置,通过偏置模块、限流模块、判定模块和电路板相互进行配合,在进行使用的时候,将待测芯片用专用手测座接在测试装置中间的野口座上,通过左右两侧的的跳线设定待测芯片的GND及待测PIN,操作简单,成本较低,方便使用者进行携带,并且可根据需求设定测试集成芯片脚位数量,且同时测试,从而增加了测试效率。
{Subject}: 1.一种便携式多脚位集成电路OPEN、SHORT测试装置,其特征在于,包括：偏置模块、限流模块、判定模块和电路板；所述偏置模块、所述限流模块和所述判定模块均集成于所述电路板上；所述偏置模块包括第一电源输入端,所述第一电源输入端的输出端电性连接有稳压芯片,所述稳压芯片的接地端电性连接有第一接地端口,所述第一电源输入端和所述第一接地端口之间电性连接有输入电容,所述稳压芯片的输出端和所述第一接地端口之间电性连接有输出电容,所述稳压芯片的输出端和所述第一接地端口电性连接有多个第一电阻；所述限流模块包括第二电源输入端,所述第二电源输入端的输出端电性连接有待测二极管,所述待测二级管的一端电性连接有运算放大器,所述待测二级管和所述运算放大器之间电性连接有电压测量点,所述运算放大器的第三针脚电性连接有第二电阻,所述运算放大器的第一针脚电性连接有第二接地端口；所述判定模块包括比较器,所述比较器的第一针脚电性连接有第三电阻,所述第三电阻的一端电性连接有第一LED,所述第一LED的一端电性连接有第三电源输入端,所述比较器的第四针脚电性连接有第三接地端口,所述比较器的第七针脚电性连接有第四电阻,所述第四电阻的一端电性连接有第二LED。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试载板及测试设备
{Author}: 王昕宇;董羡
{Author Address}: 226000 江苏省南通市崇川区观音山街道人民中路255号中关村信息谷7幢A座601-1室
{Subsidiary Author}: 南通珈呈电子科技有限公司
{Date}: 2025-01-28
{Notes}: CN119375681A
{Abstract}: 本申请公开了集成电路测试载板及测试设备,涉及电路测试技术领域。本申请包括：载体,所述载体顶面中部构造有凸板,所述凸板上构造有盛放载板,所述载体上对称安装有两个安装架；夹持机构,包括水平滑动安装在所述安装架上的下压板,其用于压持测试电路板底面。本申请通过两个下压板相互远离,在此过程中通过传动件会使得上压板远离测试电路板,进而不再对电路板夹持,下压板脱离测试电路板,测试电路板向下掉落至盛放载板上,从而在连续批量对测试电路板时,电路板会逐渐堆叠在盛放载板上,当电路板堆叠到一定高度后再一并取出即可,这样即可有效的减少了电路板的取出次数,从而进一步提高了测试效率。
{Subject}: 1.集成电路测试载板,其特征在于,包括：载体(1),所述载体(1)顶面中部构造有凸板(2),所述凸板(2)上构造有盛放载板(3),所述载体(1)上对称安装有两个安装架(4)；夹持机构(5),包括水平滑动安装在所述安装架(4)上的下压板(502),其用于压持测试电路板底面,所述下压板(502)上转动安装有上压板(501),其用于压持测试电路板顶部,所述安装架(4)上安装有作用于所述上压板(501)的传动件(503),当两个所述下压板(502)相互远离时,通过所述传动件(503)以驱动对应上压板(501)向远离测试电路板方向转动；其中盛放载板(3)位于两个下压板(502)之间且位于下方位置；输送组件(6),安装在所述载体(1)上且作用于上压板(501),当所述上压板(501)转动脱离测试电路板时,通过所述输送组件(6)以将脱离下压板(502)的测试电路板叠放至盛放载板(3)上；调节组件(7),安装在所述载体(1)上,其用于驱动下压板(502)移动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种纳米集成电路中单粒子瞬态脉冲检测电路
{Author}: 张洵颖;杨帆;赵晓冬;崔媛媛;张海金
{Author Address}: 710072 陕西省西安市友谊西路127号
{Subsidiary Author}: 西北工业大学
{Date}: 2025-01-28
{Notes}: CN119375683A
{Abstract}: 本发明提供了一种纳米集成电路中单粒子瞬态脉冲检测电路,涉及单粒子瞬态效应检测技术领域,该电路包括：链式待测电路、单粒子瞬态脉冲捕获电路及单粒子瞬态脉冲个数计数电路；其中,单粒子瞬态脉冲捕获电路与链式待测电路为紧耦合电路,单粒子瞬态脉冲捕获电路中包含多个带复位的D型锁存器,当单粒子瞬态脉冲宽度大于缓冲器的传播延迟时间时,会被D型锁存器捕获并存储,从而实现单粒子瞬态脉冲宽度的检测；单粒子瞬态脉冲个数计数电路中包含多个带复位的D型触发器组和计数器组；当D型触发器组检测到进入其输入端的单粒子瞬态脉冲信号时,会向计数器组输入计数信号,由计数器组完成计数。本发明能够实现单粒子瞬态效应的具体量化检测。
{Subject}: 1.一种纳米集成电路中单粒子瞬态脉冲检测电路,其特征在于,包括：链式待测电路、单粒子瞬态脉冲捕获电路及单粒子瞬态脉冲个数计数电路；其中,所述链式待测电路为包含基础逻辑单元电路和多个缓冲器的测试电路,当单粒子瞬态脉冲信号输入至所述测试电路后会通过所述缓冲器延迟传播；所述单粒子瞬态脉冲捕获电路与所述链式待测电路为紧耦合电路,所述单粒子瞬态脉冲捕获电路中包含多个带复位的D型锁存器,当单粒子瞬态脉冲宽度大于缓冲器的传播延迟时间时,会被所述D型锁存器捕获并存储,从而实现单粒子瞬态脉冲宽度的检测；所述单粒子瞬态脉冲个数计数电路与所述单粒子瞬态脉冲捕获电路的复位端连接,所述单粒子瞬态脉冲个数计数电路中包含多个带复位的D型触发器组和计数器组；当所述带复位的D型触发器组检测到进入其输入端的单粒子瞬态脉冲信号时,会向所述计数器组输入计数信号,由所述计数器组完成计数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功率半导体器件封装烧结评估方法及系统
{Author}: 郝建勇;张振中
{Author Address}: 215000 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区东长路88号2.5产业园N3幢101室
{Subsidiary Author}: 苏州中瑞宏芯半导体有限公司
{Date}: 2025-01-28
{Notes}: CN119381281A
{Abstract}: 本发明公开了一种功率半导体器件封装烧结评估方法及系统,属于半导体器件封装技术领域,其具体包括：在烧结时,借助炉内温度传感器与时间记录器以预设间隔记录数据形成温度-时间曲线；烧结后,先经X射线初步扫描器件,存在分层、大尺寸空洞缺陷则标记不合格；无缺陷时,依据曲线确定固相反应起始与完成温度及对应时间点,计算有效烧结时间,结合器件型号与封装工艺要求设定的标准范围判断其是否合格；若烧结时间不合格,对器件开展电性能和热性能测试,设偏差阈值,当电性能、热性能正常且烧结时间符合条件时判定封装烧结合格,否则为不合格；此方法基于多维度检测与分析,全面评估功率半导体器件封装烧结质量,提升了器件的可靠性与性能。
{Subject}: 1.一种功率半导体器件封装烧结评估方法,其特征在于,包括：步骤S1：在烧结过程中,通过器件封装烧结炉内安装的温度传感器和时间记录器以预设的时间间隔记录温度值与对应的时间点,形成温度-时间曲线数据；步骤S2：烧结完成后,利用X射线检测设备对器件进行初步扫描,查看是否存在分层、大尺寸空洞缺陷,若不存在缺陷,则标记该器件烧结合格；步骤S3：若存在缺陷,则从采集的温度-时间曲线数据中,确定固相反应起始温度和烧结完成温度,并根据固相反应起始温度和烧结完成温度,确定温度达到固相反应起始温度的时间点和达到烧结完成温度的时间点,并计算有效烧结时间；步骤S4：根据功率半导体器件的型号与封装工艺要求,设置器件的标准有效烧结时间范围,并将计算得到的有效烧结时间与设置的标准效烧结时间范围进行对比,判断该器件烧结时间是否合格；步骤S5：若器件烧结时间不合格,则对该器件进行电性能和热性能测试,并设置偏差阈值,若电性能和热性能测试结果均在正常范围内,且烧结时间在合格区间或虽超出但小于偏差阈值,则最终判定该功率半导体器件封装烧结合格,若电性能或热性能测试结果出现异常,且烧结时间不在合格区间,则判定该器件封装烧结不合格。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于TCAD-SPICE-Geant4联合仿真的单粒子翻转截面模拟方法
{Author}: 张黎莉;周昕杰;王韬;殷亚楠
{Author Address}: 214000 江苏省无锡市滨湖区惠河路5号
{Subsidiary Author}: 中国电子科技集团公司第五十八研究所
{Date}: 2025-01-28
{Notes}: CN119378471A
{Abstract}: 本发明公开一种基于TCAD-SPICE-Geant4联合仿真的单粒子翻转截面模拟方法,属于集成电路辐射效应及加固技术领域；首先通过TCAD-SPICE联合仿真提取诱发集成电路单粒子翻转的临界电荷值；随后针对电路敏感节点处的单管器件,使用TCAD仿真单粒子入射器件不同位置时的瞬态电流脉冲曲线,提取不同位置的电荷收集权重；接着使用Geant4仿真粒子辐照器件不同位置生成的电荷量；最后计算得到电路的单粒子翻转截面。本发明模拟方法具有高可靠性,可准确预测集成电路对单粒子辐射的敏感程度,为后续的电路级抗辐射加固设计提供理论指导。
{Subject}: 1.一种基于TCAD-SPICE-Geant4联合仿真的单粒子翻转截面模拟方法,其特征在于,包括如下步骤：步骤1：依据器件的工艺参数,使用TCAD软件构建器件模型；步骤2：基于步骤1构建的器件模型,使用TCAD仿真得到其转移特性曲线,并与HSPICE仿真结果对比,通过调整模型参数进行模型校准；步骤3：将步骤2中校准后的器件模型的栅极中心位置设置为单粒子入射点,改变入射粒子的线性能量转移LET值,使用TCAD仿真得到不同LET值单粒子辐照下器件的瞬态电流脉冲曲线；步骤4：搭建集成电路,调用工艺库,使用HSPICE进行仿真验证电路功能；步骤5：将步骤3中仿真得到的不同LET值对应的单粒子瞬态电流脉冲注入步骤4中电路的敏感节点处,观察输出波形变化,确定诱发输出信号发生SEU的临界LET值；步骤6：对步骤5中临界LET值对应的单粒子瞬态电流脉冲曲线进行积分,获得诱发集成电路SEU的临界电荷值；步骤7：设定LET值,改变单粒子入射位置,使用TCAD仿真得到单粒子入射器件不同位置时的瞬态电流脉冲曲线,计算不同位置收集的电荷量,提取器件不同位置的电荷收集权重；步骤8：基于真实器件模型,依据电路版图设计,使用Geant4构建电路模型；步骤9：针对步骤8中构建的电路模型,将敏感节点处的单管器件依照步骤7中选取的单粒子入射位置进行区域划分,使用Geant4仿真得到粒子辐照下器件不同区域内沉积的能量值,并将其转化为生成的电荷量；步骤10：基于步骤6提取的诱发电路SEU的临界电荷值,与步骤7提取的器件不同位置的电荷收集权重,以及步骤9提取的器件不同位置的生成电荷量,计算得到电路的SEU截面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种设计单元的放置方法及相关设备
{Author}: 刘丹
{Author Address}: 100176 北京市大兴区北京经济技术开发区科谷一街8号院6号楼4层401
{Subsidiary Author}: 北京汤谷软件技术有限公司
{Date}: 2025-01-28
{Notes}: CN119378487A
{Abstract}: 本申请公开了一种设计单元的放置方法及相关设备,包括：根据目标集成电路的设计输入参数,生成放置区域；根据库交换格式文件中边界单元的定义,将边界单元放置于放置区域的边界,并将放置区域分割成多个放置网格；根据目标优化函数将所有的标准单元和所有的宏单元放置于各个放置网格内,并将用于功耗优化的单元和用于时序优化的单元插入放置网格内的相应位置；根据布线预评估函数,对每一个放置网格进行评估,得到每一个放置网格对应的评估结果,若评估结果不满足预设要求,则对评估结果进行优化,直至评估结果满足预设要求；在完成优化后,若放置区域内有空白区域,则在空白区域插入填充单元。
{Subject}: 1.一种设计单元的放置方法,其特征在于,包括：根据目标集成电路的设计输入参数,生成放置区域；根据库交换格式文件中边界单元的定义,将所述边界单元放置于所述放置区域的边界,并将所述放置区域分割成多个放置网格；根据目标优化函数将所有的标准单元和所有的宏单元放置于各个所述放置网格内,并将用于功耗优化的单元和用于时序优化的单元插入所述放置网格内的相应位置；根据布线预评估函数,对每一个所述放置网格进行评估,得到每一个所述放置网格对应的评估结果,若所述评估结果不满足预设要求,则对所述评估结果进行优化,直至所述评估结果满足所述预设要求；在完成优化后,若所述放置区域内有空白区域,则在所述空白区域插入填充单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种二极管封装设备及封装工艺
{Author}: 徐如泉;房付勇;王栋明
{Author Address}: 315000 浙江省宁波市海曙区集士港工业园区
{Subsidiary Author}: 宁波市光科电子有限公司
{Date}: 2025-01-28
{Notes}: CN119381269A
{Abstract}: 本发明涉及二极管生产设备技术领域,公开了一种二极管封装设备及封装工艺,包括支撑台,支撑台的一侧设置有操作台,支撑台的顶部设置有支撑板,支撑板上设置有支撑架,支撑架之间设置有防护板,操作台上设置有操作仪,操作仪上连通设置有运输管,运输管的一端设置有注射头,支撑板内设置有驱动源,驱动源的输出端设置有转动板,转动板上设置有调节组件；支撑板的顶部设置有辅助组件；调节组件用于对放置在其上方的二极管芯片进行封装前的纠偏导向；辅助组件用于对二极管芯片封装时进行气泡消除。相较于现有技术,本申请确保封装材料在芯片上均匀分布,保证封装的完整性,使封装过程更加稳定可靠。
{Subject}: 1.一种二极管封装设备,包括支撑台(1),所述支撑台(1)的一侧设置有操作台(2),所述支撑台(1)的顶部设置有支撑板(3),所述支撑板(3)上设置有支撑架(4),所述支撑架(4)之间设置有防护板(7),其特征在于：所述操作台(2)上设置有操作仪(5),所述操作仪(5)上连通设置有运输管(6),所述运输管(6)的一端设置有注射头(10),所述支撑板(3)内设置有驱动源,所述驱动源的输出端设置有转动板(11),所述转动板(11)上设置有调节组件；所述支撑板(3)的顶部设置有辅助组件；所述调节组件用于对放置在其上方的二极管芯片进行封装前的纠偏导向；所述辅助组件用于对二极管芯片封装时进行气泡消除。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高功率集成电路立体堆叠封装系统
{Author}: 陈侠;阳礼;杨茂林;刘建银;黄涯涛
{Author Address}: 518000 广东省深圳市龙岗区平湖街道力昌社区平龙东路349号2#厂房
{Subsidiary Author}: 深圳电通纬创微电子股份有限公司
{Date}: 2025-01-28
{Notes}: CN119381362A
{Abstract}: 本发明涉及集成电路封装技术领域,特别涉及一种高功率集成电路立体堆叠封装系统。包括壳体,所述壳体的内部设置有若干组限位轴,若干组所述限位轴上滑动连接有若干组间隔组件与若干组载片机构,若干组所述载片机构与若干组间隔组件呈交错设置；所述载片机构包括限位框,所述限位框上插接有集成电路芯片；所述间隔组件包括隔板,所述隔板上嵌入式安装有若干组调节机构；通过将需要进行封装的集成电路芯片分别放入一组载片机构内,对集成电路芯片进行堆叠封装,通过间隔组件使相邻两组集成电路芯片完成电性连接的同时,可根据集成电路芯片的发热情况自动调节相邻两组集成电路芯片的距离。
{Subject}: 1.一种高功率集成电路立体堆叠封装系统,包括壳体(1),其特征在于：所述壳体(1)的内部设置有若干组限位轴(4),若干组所述限位轴(4)上滑动连接有若干组间隔组件(5)与若干组载片机构(6),若干组所述载片机构(6)与若干组间隔组件(5)呈交错设置；所述载片机构(6)包括限位框(601),所述限位框(601)上插接有集成电路芯片(9)；所述间隔组件(5)包括隔板(501),所述隔板(501)上嵌入式安装有若干组调节机构(505),若干组所述调节机构(505)分别与相邻两组集成电路芯片(9)互相贴合；通过将需要进行封装的集成电路芯片(9)分别放入一组载片机构(6)内,对集成电路芯片(9)进行堆叠封装,通过间隔组件(5)使相邻两组集成电路芯片(9)完成电性连接的同时,可根据集成电路芯片(9)的发热情况自动调节相邻两组集成电路芯片(9)的距离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种贴片灯珠及灯珠封装工艺
{Author}: 廖锦逵;廖书利;方春美;方春仁
{Author Address}: 518100 广东省深圳市宝安区石岩街道龙腾社区光辉路8号厂房四层
{Subsidiary Author}: 深圳市雷恩达光电科技有限公司
{Date}: 2025-01-28
{Notes}: CN119384115A
{Abstract}: 本发明公开了一种贴片灯珠及灯珠封装工艺,包括以下步骤：S1：首先完成芯片安装和芯片焊接的前置工艺,使其固定并搭载在载盘上；S2：在胶箱内部存储环氧树脂封装胶,对其加热保温降低粘稠度并去除内部气泡,完成预处理；S3：将搭载有贴片灯珠的载盘放置于第一传送带的输入端,利用第一传送带将载盘从输入端向第一传送带的中部转移,对载盘及载盘上的灯珠预热；其中的气泡会更加轻易的从其中脱出,在滴涂完环氧树脂封装胶之后不会产生气泡,除此以外,通过振捣棒的设置可以对存储在胶箱内部的环氧树脂封装胶进行震荡,使其内部气泡快速脱出,避免后续点胶管点胶时将气泡滴涂在灯珠表面,进而影响后续LED芯片的质量和光学性能。
{Subject}: 1.一种贴片灯珠封装工艺,其特征在于：包括以下步骤：S1：首先完成芯片安装和芯片焊接的前置工艺,使其固定并搭载在载盘上；S2：在胶箱(3)内部存储环氧树脂封装胶,对其加热保温降低粘稠度并去除内部气泡,完成预处理；S3：将搭载有贴片灯珠的载盘放置于第一传送带(103)的输入端,利用第一传送带(103)将载盘从输入端向第一传送带(103)的中部转移,对载盘及载盘上的贴片灯珠预热；S4：注胶管(308)在上下移动过程中将环氧树脂封装胶滴涂在逐个通过的灯珠表面,完成贴片灯珠的封装涂覆步骤；S5：利用第一传送带(103)将封装涂覆后的载盘向第一传送带(103)的输出端转移,对完成封装涂覆的灯珠进行冷却降温,使其滴涂的环氧树脂封装胶提高黏稠度；S6：完成后续的紫外线固化、散热设计、光学优化步骤,完成贴片灯珠的封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种有源功率因数校正电路、开关电源及电子设备
{Author}: 蔡锐茂
{Author Address}: 518000 广东省深圳市龙华区龙华街道景新社区龙华大道3639号环智中心C座12层
{Subsidiary Author}: 深圳市垅运照明电器有限公司
{Date}: 2025-01-28
{Notes}: CN119382496A
{Abstract}: 本发明公开了一种有源功率因数校正电路、开关电源及电子设备,有源功率因数校正电路包括：输入滤波整流模块、控制主模块、输入电压检测模块与输出电压控制模块。本发明通过输入电压检测模块对有源功率因数校正电路的输入电压进行检测,输出电压控制模块可以根据输入电压的大小输出控制信号调节输出电压的大小,当检测到输入电压变低时,输出控制信号控制输出电压减小,当检测到输入电压增大的时,输出控制信号控制输出电压增大,从而使得输出电压与输入电压的压差相对稳定,保证有源功率因数校正电路的M值相对稳定,避免了因输入电压大范围变化引起的电路不稳定的问题。
{Subject}: 1.一种有源功率因数校正电路,其特征在于,包括：输入滤波整流模块、控制主模块、输入电压检测模块与输出电压控制模块；其中,所述输入滤波整流模块用于对接入的输入电压进行滤波整流；所述控制主模块与所述输入滤波整流模块连接,用于输出恒定的输出电压；所述输入电压检测模块分别与所述输入滤波整流模块以及所述输出电压控制模块连接,用于将检测的输入电压反馈至所述输出电压控制模块；所述输出电压控制模块与所述控制主模块连接,用于根据所述输入电压的大小输出控制信号调节输出电压的大小。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种应用于宽电压范围输入的辅助电源及优化方法
{Author}: 汪金林;顾锦筛;郑尧;韩鹤光
{Author Address}: 610052 四川省成都市成华区龙潭工业园航天路50号17楼A区
{Subsidiary Author}: 四川航电微能源有限公司
{Date}: 2025-01-28
{Notes}: CN119382522A
{Abstract}: 本发明公开了一种应用于宽电压范围输入的辅助电源及优化方法,其中辅助电源包括启动电路和反激变换电路,所述启动电路包括启动电阻、高压开关及其控制单元,所述反激变换电路至少包括变压器,基于所述变压器副边绕组输出的电压,通过高压开关及其控制单元能够将启动电阻从电路中断开,从而减小启动电阻上的损耗。本发明通过优化输入启动电路,可以增大辅助电源的工作电压范围,在宽范围的工作电压下提高变换效率,降低器件温度,提升产品的稳定性。
{Subject}: 1.一种应用于宽电压范围输入的辅助电源,其特征在于,包括启动电路和反激变换电路,所述启动电路包括启动电阻(Rs)、高压开关及其控制单元,所述反激变换电路至少包括变压器(T1),基于所述变压器(T1)副边绕组输出的电压,通过高压开关及其控制单元能够将启动电阻(Rs)从电路中断开,从而减小启动电阻(Rs)上的损耗。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路芯片引脚整形夹具
{Author}: 李军霞;王耀林;金鑫;王斌英;何伟龄
{Author Address}: 741001 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2025-01-24
{Notes}: CN119035408B
{Abstract}: 本发明提供了一种集成电路芯片引脚整形夹具。集成电路芯片引脚整形夹具包括：具有第一空腔的第一本体、可拆卸的设置于第一空腔的第一装载部、第二本体。第一装载部具有至少一个第二空腔。本申请中集成电路芯片引脚整形夹具结构简单,操作容易,解决陶瓷封装集成电路芯片的引脚不共面的问题,批量进行引脚整形,使得集成电路芯片外观质量达到用户要求。并且本申请的集成电路芯片引脚整形夹具的引脚整形的效率高,引脚整形的效果显著。集成电路芯片引脚整形夹具在引脚整形过程中,集成电路芯片的凸表面靠近第二空腔的底面,既可以保证集成电路芯片本体在整形过程不被划伤,不会对集成电路芯片造成二次损伤,又可以快速高效的实现芯片引脚的整形。
{Subject}: 1.一种集成电路芯片引脚整形夹具,其特征在于,包括：第一本体(10),具有第一空腔(11)；第一装载部(12),用于装载集成电路芯片,所述第一装载部(12)可拆卸的设置于所述第一空腔(11)；当所述第一装载部(12)安装于所述第一空腔(11)时,所述第一本体(10)的顶表面与所述第一装载部(12)的顶表面齐平；第二本体(20),与所述第一本体(10)可转动连接,且所述第二本体(20)与所述第一本体(10)相接触的表面为平面；其中,集成电路芯片包括具有内部电路的封装体和用于与外围电路连接的引脚；所述第一装载部(12)具有至少一个第二空腔(12a),集成电路芯片的封装体位于所述第二空腔(12a),集成电路芯片的引脚位于所述第一装载部(12)的非空腔部位,且集成电路芯片的凸表面靠近所述第二空腔(12a)的底面,集成电路芯片的贴片表面靠近所述第二本体(20)的底表面；所述集成电路芯片引脚整形夹具(100)具有以下的工作状态：空载关闭状态：所述第一本体(10)和所述第二本体(20)叠层设置,且所述第二本体(20)分别与所述第一本体(10)和所述第一装载部(12)具有平整的接触表面；空载打开状态：所述第一本体(10)和所述第二本体(20)具有第一角度,10°≤所述第一角度≤150°,所述第一装载部(12)可从所述第一本体(10)中抽出；芯片安装状态：所述第一装载部(12)从所述第一本体(10)中抽出,并通过人工或机器操作的方式将一个或多个集成电路芯片安装至所述第一装载部(12)；满载关闭状态：所述第二本体(20)的底表面与集成电路芯片的引脚直接接触,用于将集成电路芯片的引脚压平；其中,所述集成电路芯片为陶瓷封装集成电路芯片,陶瓷封装集成电路芯片包括FP、CFP、SOP、CSOP、QFP、‌LQFP或PQFP的封装形式；当集成电路芯片为QFP、‌LQFP、PQFP封装的集成电路芯片时：所述第二空腔(12a)为空心槽；集成电路芯片引脚整形夹具(100)还包括：旋转吸附体,设置于所述第一本体(10),并可从所述第二空腔(12a)中漏出,用于吸附并旋转集成电路芯片；所述旋转吸附体包括：第一驱动器,提供沿第一方向的动力,用于实现集成电路芯片的上升和下降；第二驱动器,提供旋转力,用于实现集成电路芯片沿顺时针或逆时针旋转,以及,吸附结构,所述吸附结构一端分别与所述第一驱动器和所述第二驱动器连接,所述吸附结构的另一端与集成电路芯片连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 标记集成电路的辅助设备
{Author}: 赵江兵;王民花;周健;杨望美;王江睿;杨康;张盛永;孟苗
{Author Address}: 741001 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2025-01-24
{Notes}: CN119057752B
{Abstract}: 本发明提供了一种标记集成电路的辅助设备。该标记集成电路的辅助设备中标记机构沿第一方向运动,并且调整好拓模组件和集成电路器件承托组件的位置后进行标记的动作,操作简单；标记机构可以和集成电路器件的表面进行充分的接触,因此不会出现文字重影或文字颜色过淡等问题；标记机构可移动、可拆卸,因此不会形成拓印辅助材料的堵塞。另外,标记集成电路的辅助设备整体结构的分工明确,这也使得设备稳定性更高,工作效率也大幅度提高；标记集成电路的辅助设备的整机结构小巧、操作方便,能够将文字及图案快速、准确的标记在平面管壳、圆形管壳等系列产品。
{Subject}: 1.一种标记集成电路的辅助设备,其特征在于,包括：标记机构(10),可沿第一方向滑动；承载机构(20),用于承载集成电路器件,所述承载机构(20)可沿第二方向滑动,其中所述第一方向与所述第二方向垂直；固定连接机构(30),包括底座(31)和固定于所述底座(31)的弯折支撑组件(32),所述弯折支撑组件(32)的弯折角度为90°；其中,所述第一方向垂直于所述底座(31)所在的平面；所述第二方向平行于所述底座(31)所在的平面；以及,可拆卸设置的拓模组件(40)和集成电路器件承托组件(50),其中,所述拓模组件(40)和所述集成电路器件承托组件(50)均设置于所述底座(31)；当所述标记集成电路的辅助设备(100)工作时,调节所述拓模组件(40)至能与标记机构(10)上下对位的位置；所述标记机构(10)沿所述第一方向的正方向滑动至所述拓模组件(40)所在位置,进行拓印；所述标记机构(10)沿所述第一方向的负方向滑动,同时将所述集成电路器件承托组件(50)移动至能与标记机构(10)上下对位的位置；所述标记机构(10)沿所述第一方向的正方向滑动至所述集成电路器件承托组件(50)所在位置,并将所述标记机构(10)拓印的文字或图案印至所述集成电路器件承托组件(50)承托的电子器件上；所述标记机构(10)包括：滑轨(11),与所述弯折支撑组件(32)固定连接,所述滑轨(11)具有相背离设置的第一面和第二面；前面板(12),可滑动的设置于所述滑轨(11)的所述第一面,并且所述前面板(12)沿所述第一方向滑动；背面板(13),固定设置于所述滑轨(11)的所述第二面；以及,标记组件(14),固定设置于所述前面板(12),并随着所述前面板(12)沿所述第一方向滑动；所述标记组件(14)包括：固定件(14-1),固定设置于所述前面板(12)；以及,拓印辅助夹具(14-2),固定设置于所述固定件(14-1),所述拓印辅助夹具(14-2)用于夹持拓印辅助材料；其中,所述拓印辅助夹具(14-2)包括：本体(14-21)和移动体(14-22),所述本体(14-21)具有空腔和夹持部,所述移动体(14-22)在所述本体(14-21)的空腔内移动,所述夹持部用于夹持拓印辅助材料；所述本体(14-21)包括：第一本体(14-21a),所述第一本体(14-21a)为空心圆台和空心圆柱的组合,所述第一本体(14-21a)的前端为空心圆台；且由所述第一本体(14-21a)的前端到所述第一本体(14-21a)的后端,空心圆台的直径逐渐变大；所述第一本体(14-21a)的前端采用三爪式结构,并且所述三爪式结构的内侧壁具有内螺纹；第二本体(14-21b),所述第二本体(14-21b)为具有两种内径的空心圆柱,所述第二本体(14-21b)的前端的内径小于所述第二本体(14-21b)的后端的内径；所述第二本体(14-21b)具有三段不同的外径,所述第二本体(14-21b)的中间部分的外径大于所述第二本体(14-21b)的前端的外径,且所述第二本体(14-21b)的中间部分的外径大于所述第二本体(14-21b)的后端的外径；以及,第三本体(14-21c),所述第三本体(14-21c)扣合于所述第二本体(14-21b)的后端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种射频识别集成电路硬件设备装配的焊接工装
{Author}: 郑颖
{Author Address}: 200120 上海市浦东新区川沙路1098号8幢
{Subsidiary Author}: 上海潞淼物联网信息科技有限公司
{Date}: 2025-01-24
{Notes}: CN119347032A
{Abstract}: 本发明属于焊接技术领域,具体的说是一种射频识别集成电路硬件设备装配的焊接工装,包括工作台,所述工作台上端面一侧固定连接有支撑架,所述支撑架上端一侧滑动连接有两根滑杆一,所述滑杆一下端固定连接有焊接头,所述工作台上还设置有用于对焊接完成的电路板进行放置的防线束缠绕式摆放机构。本发明实现了利用防线束缠绕式摆放机构,当电路板焊接完成后,可将焊接完成的电路板从链条转移至放置柱上的支撑块二上进行放置,且每个电路板之间具有间距,此时,再对电路板的焊接质量进行检查,则不会因电路板的相互遮挡,而导致难以观察到电路板的焊接质量,提高了检查效率,可及时发现焊接质量不符合要求的电路板,并进行再次焊接。
{Subject}: 1.一种射频识别集成电路硬件设备装配的焊接工装,包括工作台(1),其特征在于：所述工作台(1)上端面一侧固定连接有支撑架(6),所述支撑架(6)上端一侧滑动连接有两根滑杆一(8),所述滑杆一(8)下端固定连接有焊接头(9),所述支撑架(6)一侧滑动连接有两根滑杆二(14),所述滑杆二(14)上端固定连接有托盘(12),所述托盘(12)用于放置电路板,所述工作台(1)上端面两侧均转动设置有链轮(4),所述链轮(4)啮合连接有链条(2),所述链条(2)上固定连接有多个置线板(3),所述置线板(3)上设置有多个用于对线束进行放置的凹槽,所述工作台(1)上还设置有用于对焊接完成的电路板进行放置的防线束缠绕式摆放机构；所述防线束缠绕式摆放机构包括固定连接于工作台(1)下端面的连接杆一(10)和连接杆二(11),所述连接杆一(10)一端固定连接有放置柱(29),所述放置柱(29)一侧插接并滑动连接有多个支撑块二(33),所述连接杆二(11)一侧固定连接有支撑板(23),所述支撑板(23)上插接并滑动连接有多个支撑块一(24),所述工作台(1)上端面右侧前端固定连接有固定板(15),所述固定板(15)后端面上侧固定连接有滑杆三(18),所述滑杆三(18)滑动连接有螺纹块(19),所述螺纹块(19)左端固定连接有夹持板(20),所述夹持板(20)一侧滑动连接有压紧块(22)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片生产用焊接装置
{Author}: 张春霞;沈红星;陈泳宇;王超群
{Author Address}: 215500 江苏省苏州市常熟市碧溪街道通港路58号10幢
{Subsidiary Author}: 弘润半导体(苏州)有限公司
{Date}: 2025-01-24
{Notes}: CN119347223A
{Abstract}: 本发明涉及集成电路生产技术领域,尤其是一种集成电路芯片生产用焊接装置,其包括吸附组件,吸附组件包括处理管、设置于处理管圆周面上的电磁环、与处理管连接的收集盒以及设置于处理管内腔的气流动力件；研磨组件,研磨组件包括设置于处理管内腔的转动杆以及与转动杆配合的圆环罩。本发明装置通过电磁环能够对焊接过程中产生烟雾中的金属氧化物稳定的吸附在处理管的内壁,并且在焊接完成后,关闭电磁环,金属氧化物能够沿着处理管的内腔落入收集盒内,此时由于失去烟雾的推力,使得顶升板下降,顶升板在下降过程中能够驱动按压板旋转下降,对收集盒内的金属氧化物进行粉碎,不仅能够对金属氧化物起到有效的去除效果,达到环保的目的。
{Subject}: 1.一种集成电路芯片生产用焊接装置,其特征在于：包括,吸附组件(100),所述吸附组件(100)包括处理管(101)、设置于所述处理管(101)圆周面上的电磁环(102)、与所述处理管(101)连接的收集盒(103)以及设置于所述处理管(101)内腔的气流动力件(104)；研磨组件(200),所述研磨组件(200)包括设置于所述处理管(101)内腔的转动杆(201)以及与所述转动杆(201)配合的圆环罩(202)；焊接机构,所述焊接机构与所述吸附组件(100)配合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试封装翻转送料装置
{Author}: 姜一平;王冬华;姜龙雨
{Author Address}: 518000 广东省深圳市南山区西丽街道大磡杨门工业区20号6楼
{Subsidiary Author}: 深圳市正宇兴电子有限公司
{Date}: 2025-01-24
{Notes}: CN119349201A
{Abstract}: 本发明公开了一种集成电路测试封装翻转送料装置,涉及集成电路技术领域,包括翻转架,所述翻转架上转动安装有翻转环,且翻转架上开设有与翻转环相配合的圆孔,所述翻转架与翻转环之间安装有控制单向转动构件；所述圆孔上通过支撑构架转动安装有往复螺杆、圆杆,且圆杆与往复螺杆上均固定安装有相啮合的斜齿轮,所述圆杆与控制单向转动构件之间安装有逆向运作构件。优点在于：可快速对相应的集成电路板进行夹紧并翻面,且所施加的夹紧为柔性夹紧,可有效的对集成电路板进行夹紧防护,且柔性夹紧在吸盘与集成电路板接触后才产生,可更好的对集成电路板进行夹紧防护；同时上述操作整体利用一个动力源即可实现,使得整体运行更加简便。
{Subject}: 1.一种集成电路测试封装翻转送料装置,包括翻转架(1),其特征在于,所述翻转架(1)上转动安装有翻转环(4),且翻转架(1)上开设有与翻转环(4)相配合的圆孔,所述翻转架(1)与翻转环(4)之间安装有控制单向转动构件；所述圆孔上通过支撑构架转动安装有往复螺杆(11)、圆杆,且圆杆与往复螺杆(11)上均固定安装有相啮合的斜齿轮(13),所述圆杆与控制单向转动构件之间安装有逆向运作构件；所述翻转环(4)内等间距固定安装有多个固定板(16),每个所述固定板(16)上均通过限位滑动构件安装有一个移动座(19),所述移动座(19)上均安装有吸合构件,且支撑构架上安装有与吸合构件相配合的磁环一(24)、磁环二(25),且磁环一(24)、磁环二(25)的同侧磁性相反；所述翻转架(1)上通过多个固定架(28)固定安装有两下限位座(29)、两上限位座(30),且下限位座(29)、上限位座(30)上均开设有环形槽一,所述往复螺杆(11)上通过升降构件安装有贴合构件,且贴合构件与下限位座(29)、上限位座(30)相配合；每个所述移动座(19)上均固定安装有一个随动杆架,且随动杆架的一端与环形槽一相配合；所述翻转环(4)上安装有推送构件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种自带螺栓防脱结构的车用变速箱转速温度传感器
{Author}: 赖琦华;顾勇亭;顾静;靳佳佳;任华林;潘晓芳;潘新涛
{Author Address}: 310000 浙江省杭州市西湖区双流643号8幢1单元103室
{Subsidiary Author}: 浙江万里扬股份有限公司杭州分公司;浙江万里扬新能源驱动有限公司
{Date}: 2025-01-24
{Notes}: CN119354252A
{Abstract}: 本发明属于温度测量技术领域,提供了一种自带螺栓防脱结构的车用变速箱转速温度传感器。本发明包括螺栓防脱结构和传感器外壳,螺栓防脱结构包括塑性螺母和防脱环,传感器外壳设有至少两个装配孔与螺栓防脱结构相配合,防脱环的表面设有定位环槽,装配孔的内部设有与定位环槽配合的环形突出部,防脱环的内部设有容纳塑性螺母的装配环槽。采用塑性螺母和防脱环配合,在安装旋紧塑性螺母的过程中,塑性螺母与防脱环的内孔配合嵌入防脱环,避免塑性螺母和螺栓脱落；同时由于塑性螺母嵌入防脱环时,易发生形变,塑性螺母横向尺寸增大,压紧防脱环和螺栓,提高螺栓防脱结构在装配孔内的稳定性。
{Subject}: 1.一种自带螺栓防脱结构的车用变速箱转速温度传感器,包括螺栓防脱结构(2)和传感器外壳(1),所述螺栓防脱结构(2)包括塑性螺母(204)和防脱环(202),其特征在于,所述传感器外壳(1)设有至少两个装配孔与所述螺栓防脱结构(2)相配合,所述防脱环(202)的表面设有定位环槽,所述装配孔的内部设有与所述定位环槽配合的环形突出部(203),所述防脱环(202)的内部设有容纳所述塑性螺母(204)的装配环槽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路高温环境下封装密封性评估方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2025-01-24
{Notes}: CN119357562A
{Abstract}: 本发明提供一种集成电路高温环境下封装密封性评估方法及系统,涉及电路测试技术领域,包括：获取集成电路的温度、示踪气体浓度和气压数据,提取温度非线性特征,利用非局部加权自适应各向异性扩散滤波和混合张量分解获取浓度多维分布特征,提取气压频域特征,经由量子深度自编码器、多头交叉注意力网络和异构时空图神经网络进行特征融合和时空依赖性分析,通过波形动态时间规整和双向门控循环注意力网络提取时序特征,基于知识蒸馏进行密封性缺陷诊断,利用因果长短期记忆网络预测失效趋势,结合动态异构知识图谱匹配失效模式,采用多目标帕累托差分进化算法评估封装可靠性并生成评估报告。
{Subject}: 1.集成电路高温环境下封装密封性评估方法,其特征在于,包括：获取待测集成电路的温度数据、示踪气体浓度数据以及气压数据,对所述温度数据采用双向经验模态分解算法分解得到双向温度固有模态函数,结合分数阶希尔伯特变换提取非线性温度瞬时特征值,对所述示踪气体浓度数据采用非局部加权自适应各向异性扩散滤波器进行降噪,采用混合张量分解方法构建多维浓度分布特征矩阵,对所述气压数据采用自适应形态学小波包分解算法得到气压频域特征值,将所述非线性温度瞬时特征值、所述多维浓度分布特征矩阵以及述气压频域特征值输入量子深度自编码器网络生成量子特征向量；将所述量子特征向量输入多头交叉注意力网络生成自适应权重特征向量,构建异构时空图神经网络,提取特征节点间的时空依赖关系得到时空图特征向量,通过波形动态时间规整算法对所述时空图特征向量进行多尺度时序特征对齐,将对齐后的特征序列输入双向门控循环注意力网络提取长短期时序依赖关系得到时序动态特征序列,结合深度变分推断方法构建层次化概率图模型得到概率特征向量；将所述概率特征向量输入基于知识蒸馏的密封性缺陷诊断模型,通过教师网络和学生网络的协同训练输出密封性缺陷类型以及对应的置信度,将所述时序动态特征序列输入预先构建的因果长短期记忆网络预测失效趋势,构建动态异构知识图谱进行失效模式匹配得到失效模式演化规律,基于失效趋势预测结果以及所述失效模式演化规律,通过多目标帕累托差分进化算法计算密封性缺陷扩散速率、应力分布特征值、失效概率和剩余寿命,对所述待测集成电路的封装可靠性进行评级,得到可靠性评级结果并输出密封性评估报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装热疲劳评估的动态方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2025-01-24
{Notes}: CN119358359A
{Abstract}: 本发明提供集成电路封装热疲劳评估的动态方法及系统,涉及集成电路技术领域,包括采用遗传算法确定温度传感器的布置位置,采集所述温度传感器阵列的温度数据序列及其对应的时间信息；建立包含几何模型、材料本构关系和载荷边界的热-力耦合分析模型,对所述热-力耦合分析模型进行网格划分得到有限元模型；基于所述有限元模型采用非线性迭代算法周期性求解得到焊点应力应变场数据序列及其对应的时间信息,建立考虑温度-应力-时间耦合效应的修正的Coffin-Manson模型,计算焊点的疲劳损伤增量并实时累积,根据累积疲劳损伤值的变化率对集成电路封装结构进行热疲劳状态评估。
{Subject}: 1.集成电路封装热疲劳评估的动态方法,其特征在于,包括：采用红外热成像仪对集成电路封装结构进行周期性扫描得到热图像序列,利用分层聚类算法对所述热图像序列进行热点区域识别得到热点位置和温度梯度数据,基于所述热点位置和温度梯度数据构建热点特征演化模型,根据所述热点特征演化模型计算温度场重建敏感度分布,基于所述温度场重建敏感度分布采用遗传算法确定温度传感器的布置位置,在所述布置位置设置温度传感器阵列,采集所述温度传感器阵列的温度数据序列及其对应的时间信息；对所述温度数据序列进行滤波预处理得到修正温度数据,采用径向基函数插值算法对所述修正温度数据进行重建得到完整温度场分布；建立包含几何模型、材料本构关系和载荷边界的热-力耦合分析模型,将所述完整温度场分布及其对应的时间信息转换为所述热-力耦合分析模型的温度载荷,对所述热-力耦合分析模型进行网格划分得到有限元模型；基于所述有限元模型采用非线性迭代算法周期性求解得到焊点应力应变场数据序列及其对应的时间信息；基于所述焊点应力应变场数据序列及其对应的时间信息建立考虑温度-应力-时间耦合效应的修正的Coffin-Manson模型,利用所述修正的Coffin-Manson模型计算所述焊点应力应变场数据序列对应的疲劳损伤增量,对所述疲劳损伤增量进行实时累积得到累积疲劳损伤值,根据所述累积疲劳损伤值的变化率对集成电路封装结构进行热疲劳状态评估。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于人工智能的信息优化方法及服务器
{Author}: 宗成强;陈伟华;苏云学
{Author Address}: 250101 山东省济南市高新区舜泰北路933号
{Subsidiary Author}: 山东航天人工智能安全芯片研究院
{Date}: 2025-01-24
{Notes}: CN119358659A
{Abstract}: 本发明公开了一种用于人工智能的信息优化方法及服务器,涉及人工智能技术领域,优化方法包括如下步骤：步骤一：获取用户基本信息；步骤二：获取用户偏好知识关系网；步骤三：拆解各偏好知识关系网的局部知识关系链；步骤四：组合筛选的局部知识关系链,该发明中：经过根据用户操作行为信息来选择对应的若干偏好知识关系网,来打开筛选范围,从而可以对用户操作行为信息进行最全面筛选；组合筛选的局部知识关系链,给用户定义新的偏好知识关系网,新的偏好知识关系网由最接近的一个偏好知识关系网加若干局部知识关系链组成,在符合当下偏好知识关系网的同时,还可以给用户操作行为信息加入标签,以便后续用户特征描述升级。
{Subject}: 1.一种用于人工智能的信息优化方法,其特征在于：应用于信息优化服务器,所述优化方法包括如下步骤：步骤一：获取用户基本信息,其中,基本信息包括云服务交互事件对应的用户操作行为信息和云服务交互事件用户画像；步骤二：获取用户偏好知识关系网,根据用户操作行为信息来选择对应的若干偏好知识关系网；步骤三：拆解各偏好知识关系网的局部知识关系链,筛选出与用户操作行为信息匹配的局部知识关系链；步骤四：组合筛选的局部知识关系链,给用户定义新的偏好知识关系网；其中,在步骤四中,新的偏好知识关系网由最接近的一个偏好知识关系网加若干局部知识关系链组成,而且新的偏好知识关系网进入数据库中,给后续用户特征描述进行升级。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路晶圆测试优化方法及系统
{Author}: 曹莹;张绪生;林德成
{Author Address}: 528436 广东省中山市中山火炬开发区中心城区港义路创意产业园区3号商务楼附楼901卡
{Subsidiary Author}: 广东柏腾物联科技有限公司
{Date}: 2025-01-24
{Notes}: CN119361464A
{Abstract}: 本发明公开了一种半导体集成电路晶圆测试优化方法及系统,涉及半导体器件测试技术领域,该方法包括：采用多点探针阵列与待测晶圆上的多个测试点进行接触,以并行采集初步电性能数据；对采集的初步电性能数据进行分析,以对待测晶圆上各个区域的集成电路的性能进行评估；使用分辨率成像系统对待测晶圆的表面进行扫描；提取待测晶圆上各个区域的集成电路的图像的测试特征矩阵；对多点探针阵列的探针的数量和布局进行调整；基于测试特征矩阵、待测晶圆上各个区域的集成电路的拟合值与参考电性能数据,得到待测晶圆的偏差；当偏差满足第一阈值范围时,待测晶圆合格,否则,待测晶圆不合格。
{Subject}: 1.一种半导体集成电路晶圆测试优化方法,其特征在于,包括：采用多点探针阵列与待测晶圆上的多个测试点进行接触,以并行采集初步电性能数据；其中,所述多点探针阵列的探针具有可调节的加载力；对采集的所述初步电性能数据进行分析,以对所述待测晶圆上各个区域的集成电路的性能进行评估,得到初步电性能评估数据；使用分辨率成像系统对所述待测晶圆的表面进行扫描,以识别所述待测晶圆上各个区域的集成电路的图像；提取所述待测晶圆上各个区域的集成电路的图像的测试特征矩阵；基于所述初步电性能评估数据、所述待测晶圆的尺寸和所述测试特征矩阵,对所述多点探针阵列的探针的数量和布局进行调整；采用调整后的多点探针阵列与所述待测晶圆上的多个测试点进行接触,以并行采集参考电性能数据；基于所述参考电性能数据以及所述待测晶圆上各个区域的集成电路的图像的测试特征矩阵,计算所述待测晶圆上各个区域的集成电路的拟合值；基于所述测试特征矩阵、所述待测晶圆上各个区域的集成电路的拟合值与所述参考电性能数据,得到所述待测晶圆的偏差；当所述偏差满足第一阈值范围时,所述待测晶圆合格,否则,所述待测晶圆不合格。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种便携式配网架空线路多功能一体化除冰装置
{Author}: 贺顺生;卢耕儒;何东红;王荔;于浩颖
{Author Address}: 813000 青海省海南藏族自治州共和县恰卜恰镇健康南路6号
{Subsidiary Author}: 国网青海省电力公司海南供电公司;国网青海省电力公司
{Date}: 2025-01-24
{Notes}: CN119362335A
{Abstract}: 本发明公开了一种便携式配网架空线路多功能一体化除冰装置,涉及电力运维技术领域,其包括：控制系统,用于对各控制子系统的动作进行精确控制和协调；地面操作系统,用于接收外部指令并发送控制信号至所述控制系统；网络交换机,与所述地面操作系统相连,用于所述地面操作系统与所述控制系统之间的数据通信；以及除冰机器人,其内部安设有所述控制系统,本申请通过除冰机器人结合无人机技术,通过无人机将除冰机器人放置在架空导线上,并通过远程控制进行除冰和除积雪作业,可以精确控制除冰机器人的自动化动作,确保除冰作业的精度和效果,减少了人工干预的必要性,同时无人机可将除冰机器人部署到需要的位置,减少了作业人员高空作业的风险。
{Subject}: 1.一种便携式配网架空线路多功能一体化除冰装置,其特征在于,包括：控制系统,用于对各控制子系统的动作进行精确控制和协调；地面操作系统,用于接收外部指令并发送控制信号至所述控制系统；网络交换机,与所述地面操作系统相连,用于所述地面操作系统与所述控制系统之间的数据通信；以及除冰机器人,其内部安设有所述控制系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 直接内存访问电路和集成电路
{Author}: 高恒斌;吴忠洁
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区盛夏路565弄54号301室
{Subsidiary Author}: 上海灵动微电子股份有限公司
{Date}: 2025-01-21
{Notes}: CN119046192B
{Abstract}: 本申请提供了一种直接内存访问电路和集成电路,涉及集成电路领域。直接内存访问电路,用于集成电路,集成电路包括存储器、系统总线和直接内存访问电路,直接内存访问电路通过系统总线读取存储器中的目标图像,目标图像中任一像素所占的空间小于系统总线的宽度,直接内存访问电路包括：输入优化模块,被配置为接收目标图像,将目标图像以像素为单位重新排列为第一类数据,且将第一类数据输出至输入缓存模块,以使第一类数据匹配输入缓存模块的存储模式；输入缓存模块,被配置为接收并存储第一类数据,输入缓存模块的存储模式与系统总线的宽度匹配。通过直接内存访问电路中的模块设置,可以提高集成电路中的图像数据处理效率。
{Subject}: 1.一种直接内存访问电路,其特征在于,用于集成电路,所述集成电路包括存储器、系统总线和所述直接内存访问电路,所述直接内存访问电路通过所述系统总线读取所述存储器中的目标图像,所述目标图像具有第一层和第二层,所述目标图像中任一像素所占的空间小于所述系统总线的宽度,所述直接内存访问电路包括：输入优化模块,被配置为分别接收所述目标图像的第一层和第二层,将所述目标图像以像素为单位重新排列为第一类数据,所述第一类数据包括第一数据和第二数据,所述目标图像的第一层重新排列为所述第一数据,所述目标图像的第二层重新排列为所述第二数据,且将所述第一类数据输出至输入缓存模块,以使所述第一类数据匹配所述输入缓存模块的存储模式,所述输入缓存模块包括第一输入缓存模块和第二输入缓存模块,所述第一数据输出至所述第一输入缓存模块,所述第二数据输出至所述第二输入缓存模块；混合模块,所述混合模块包括第一输入端和第二输入端,所述第一输入端接收所述第一数据或所述第一数据的转换数据,所述第二输入端接收所述第二数据或所述第二数据的转换数据,所述混合模块的输出端输出混合后的第三数据；所述混合模块基于所述第一输入端和所述第二输入端接收的数据中的各个颜色通道值和透明度值,加权混合以确定所述第三数据；其中,所述输入缓存模块,被配置为接收并存储所述第一类数据,所述输入缓存模块的存储模式与所述系统总线的宽度匹配；所述第一数据的转换数据和所述第二数据的转换数据满足预设数据格式；当所述混合模块的第一输入端接收所述第一数据的转换数据且所述第二输入端接收所述第二数据的转换数据时,所述混合模块根据以下计算公式确定所述第三数据：,,,其中,为所述第一数据的转换数据的透明度值,为所述第二数据的转换数据的透明度值,为和的调制值,为所述第三数据的透明度值,为所述第一数据的转换数据的任一颜色通道值,为所述第二数据的转换数据的任一颜色通道值,为所述第三数据的任一颜色通道值,、和表征同一颜色通道值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片测试设备
{Author}: 林创光;陈锐;徐俊亮
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区科苑南路3156号深圳湾创新科技中心2栋A座4603
{Subsidiary Author}: 深圳市建安智控技术有限公司
{Date}: 2025-01-21
{Notes}: CN119334973A
{Abstract}: 本发明属于芯片测试技术领域,具体的说是一种集成电路芯片测试设备,包括机体、测试部和转运部,测试部安装在机体上,测试部包括外观测试组件和电性能测试组件,转运部用于运输芯片依次经过外观测试组件和电性能测试组件,对其的外观与电性能进行检测,转运部包括：转动安装在机体上的一号圆环；若干环形阵列安装在一号圆环上的放置组件,放置组件包括：安装在一号圆环上的连接板；活动安装在连接板上的固定板,固定板用于固定芯片；通过设置放置组件,改善了外观测试系统无法检测出,在外观测试合格后,转移至进行电性能测试的时候,受引脚与电性能测试组件之间摩擦力的作用,引脚与芯片分离,引脚留在电性能测试组件换上的问题。
{Subject}: 1.一种集成电路芯片测试设备,包括机体(1)、测试部(2)和转运部(3),所述测试部(2)安装在所述机体(1)上,所述测试部(2)包括外观测试组件(21)和电性能测试组件(22),所述外观测试组件(21)和所述电性能测试组件(22)分别对电路芯片的外观和电性能进行测试,所述转运部(3)用于运输芯片依次经过所述外观测试组件(21)和所述电性能测试组件(22),其特征在于,所述转运部(3)包括：转动安装在所述机体(1)上的一号圆环(31)；若干环形阵列安装在所述一号圆环(31)上的放置组件(32),所述放置组件(32)包括：安装在所述一号圆环(31)上的连接板(321)；活动安装在所述连接板(321)上的固定板(322),所述固定板(322)用于固定芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种透明柔性集成电路基板的信号通信检测方法
{Author}: 李成明;石超;杨少延;刘祥林;崔草香;朱瑞平;聂建林;郭柏君;陈兆显;李晓东
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元907办公
{Subsidiary Author}: 国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2025-01-21
{Notes}: CN119335366A
{Abstract}: 本发明提供一种透明柔性集成电路基板的信号通信检测方法,涉及信号检测技术领域,其方法包括：获取透明柔性集成电路基板的信号通信源、信号通信节点以及信号通信接收端,根据预设信号通信测试数据确定信号通信通道；获取基板材料数据,根据预设信号通信测试数据确定基板材料数据对信号通信传输的基板影响程度；根据基板影响程度对预设信号通信测试数据进行数据预处理,当数据预处理显示预设信号通信测试数据在噪声数据中有效显示时,配置透明柔性集成电路基板的测试环境进行信号通信检测；对信号通信检测进行检测质量评估,当评估检测质量不足时,优化信号通信检测；有效实现了信号通信检测。
{Subject}: 1.一种透明柔性集成电路基板的信号通信检测方法,其特征在于,包括：步骤1：获取透明柔性集成电路基板的信号通信源、信号通信节点以及信号通信接收端,根据预设信号通信测试数据确定透明柔性集成电路基板的信号通信通道；步骤2：获取透明柔性集成电路基板的基板材料数据,根据预设信号通信测试数据确定基板材料数据对信号通信传输的基板影响程度；步骤3：根据基板影响程度对预设信号通信测试数据进行数据预处理,当数据预处理显示预设信号通信测试数据在噪声数据中有效显示时,配置透明柔性集成电路基板的测试环境进行信号通信检测；步骤4：对信号通信检测进行检测质量评估,当评估检测质量不足时,优化信号通信检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种宽温度范围电变量监测方法及系统
{Author}: 程金晶;王晓伟;孙玉达;刘军;刘欣;朱艳玲
{Author Address}: 266000 山东省青岛市高新区名园路11号
{Subsidiary Author}: 青岛智腾微电子有限公司
{Date}: 2025-01-21
{Notes}: CN119335367A
{Abstract}: 本发明涉及电变量监测分析技术领域,尤其涉及一种宽温度范围电变量监测方法及系统。所述方法包括以下步骤：获取厚膜集成电路设计数据；基于厚膜集成电路设计数据进行电路分布功能性特征分析,生成电路分布功能性特征数据；采集温度分区电变量分布信号；基于温度分区电变量分布信号进行异常多温区电变量分布的潜在表示量化数据分析,生成异常多温区电变量分布潜在量化数据；根据异常多温区电变量分布潜在量化数据分析电路分布无源芯片信号补偿映射数据；基于电路分布无源芯片信号补偿映射数据对温度分区电变量分布信号执行迭代闭环监控,生成迭代温度分区电变量分布信号。本发明实现在复杂电路系统中温度变化的电变量参数精准监测。
{Subject}: 1.一种宽温度范围电变量监测方法,其特征在于,包括以下步骤：步骤S1：获取厚膜集成电路设计数据；基于厚膜集成电路设计数据进行电路网络拓扑结构分析,生成电路网络拓扑结构数据；基于电路网络拓扑结构数据进行电路分布功能性特征分析,生成电路分布功能性特征数据,其中所述电路分布功能性特征数据包括电路分布有源芯片功能性特征数据以及电路分布无源芯片功能性特征数据；步骤S2：利用电路分布有源芯片功能性特征数据对厚膜集成电路进行宽温度范围的各电路分布电变量信号采集,生成宽温度范围电变量分布信号；对宽温度范围电变量分布信号进行电变量分布信号的温度分区处理,生成温度分区电变量分布信号；步骤S3：基于温度分区电变量分布信号进行各温度分区的电变量分布信号指标分析,生成温度分区电变量分布信号指标；根据温度分区电变量分布信号指标进行多温区电变量分布耦合响应特征分析,生成多温区电变量分布耦合响应特征数据；步骤S4：根据多温区电变量分布耦合响应特征数据进行聚类离群点分析处理,生成离群点多温区电变量分布耦合响应特征数据；根据离群点多温区电变量分布耦合响应特征数据进行异常多温区电变量分布的潜在表示量化数据分析,生成异常多温区电变量分布潜在量化数据；步骤S5：根据异常多温区电变量分布潜在量化数据进行温区影响电变量分布失真信号分析,生成温区影响电变量分布失真信号数据；基于温区影响电变量分布失真信号数据进行电路分布无源芯片的信号补偿映射数据分析,生成电路分布无源芯片信号补偿映射数据；基于路分布无源芯片信号补偿映射数据以及电路分布无源芯片功能性特征数据对温度分区电变量分布信号进行无源芯片优化调节后的电变量分布信号迭代闭环监控处理,生成迭代温度分区电变量分布信号；基于迭代温度分区电变量分布信号执行宽温度范围电变量监测反馈作业。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基本输入输出系统的监控系统、方法、装置、设备、介质
{Author}: 管彦广
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-01-21
{Notes}: CN119336398A
{Abstract}: 本发明涉及服务器技术领域,具体公开了基本输入输出系统的监控系统、方法、装置、设备、介质,通过根据设备配置参数第一基本输入输出系统的多个开机启动阶段的第一启动时间,由第一控制器在上电后获取第一基本输入输出系统的启动状态,在若识别到在第一基本输入输出系统的开机启动阶段中存在实际启动时间超出开机启动阶段对应的第一启动时间,则确定第一基本输入输出系统启动失败,并控制第一切换开关将第一基本输入输出系统切换至第二基本输入输出系统,从而在第一基本输入输出系统故障时能够及时切换至第二基本输入输出系统,缩短判定基本输入输出系统启动超时的时间,提高服务器开机启动的速率。
{Subject}: 1.一种基本输入输出系统的监控系统,其特征在于,包括第一控制器和第一切换开关；所述第一控制器用于在上电后通过与第一基本输入输出系统通信以获取所述第一基本输入输出系统的启动状态,若识别到在所述第一基本输入输出系统的开机启动阶段中存在实际启动时间超出所述开机启动阶段对应的第一启动时间,则确定所述第一基本输入输出系统启动失败,并控制所述第一切换开关将所述第一基本输入输出系统切换至第二基本输入输出系统；其中,所述开机启动阶段的数量为多个,所述第一启动时间根据所述开机启动阶段所对应的设备配置参数确定。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 测试用例文件的管理方法、装置及系统、电子设备、存储介质及程序产品
{Author}: 钟浩
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2025-01-21
{Notes}: CN119336608A
{Abstract}: 本申请关于一种测试用例文件的管理方法、装置及系统、电子设备、存储介质及程序产品,涉及集成电路技术领域,所述测试用例文件的管理方法包括：响应于接收到用户从客户端发送的工作空间锁定请求,向所述客户端发送所述用户已在公共目录中创建的用户工作空间；响应于接收到所述用户从所述客户端发送的对所述用户工作空间中的目标工作空间的锁定指令,锁定所述目标工作空间,并且向所述客户端发送成功锁定所述目标工作空间的锁定结果。本申请可以解决本地测试用例文件同步不延时、代码易被改动的问题,可以提高测试用例文件管理的规范性和统一性,确保测试用例文件正确,避免由于测试用例文件的变动而引发EDA软件开发工作的混乱。
{Subject}: 1.一种测试用例文件的管理方法,其特征在于,所述测试用例文件用于集成电路电子设计自动化中的代码测试工具,所述测试用例文件的管理方法执行于局域网服务器,其中,所述测试用例文件的管理方法包括：响应于接收到用户从客户端发送的工作空间锁定请求,向所述客户端发送所述用户已在公共目录中创建的用户工作空间,其中,所述公共目录位于所述局域网服务器上,所述用户工作空间用于存储所述测试用例文件,在所有用户中,仅创建所述用户工作空间的用户具有所述用户工作空间的编辑权限；响应于接收到所述用户从所述客户端发送的对所述用户工作空间中的目标工作空间的锁定指令,锁定所述目标工作空间,并且向所述客户端发送成功锁定所述目标工作空间的锁定结果,其中,所述锁定所述目标工作空间包括移除所有用户对所述目标工作空间中的测试用例文件的写权限。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板的补偿方法与显示面板
{Author}: 文宇茜;高翔宇;王广;余志华
{Author Address}: 430205 湖北省武汉市东湖新技术开发区流芳园横路8号
{Subsidiary Author}: 武汉天马微电子有限公司
{Date}: 2025-01-21
{Notes}: CN119339668A
{Abstract}: 本申请提供了一种显示面板的补偿方法与显示面板,该补偿方法包括：基于多个测试面板的第一目标画面,获取多个测试面板上的m个预设点位分别对应的亮度值；基于多个测试面板的m个预设点位分别对应的亮度值,确定待补偿显示面板的第一补偿值；基于待补偿显示面板的第二目标画面,获取待补偿显示面板的多个图像数据；基于图像数据,确定待补偿显示面板的第二补偿值；基于第一补偿值和第二补偿值,确定待补偿显示面板的最终补偿值,并采用最终补偿值以对待补偿显示面板进行补偿。该方法利用算法生成亮度补偿图,基于两种补偿值的加权对显示面板进行补偿,提高显示面板的亮均性同时也可改善mura缺陷,提升显示质量。
{Subject}: 1.一种显示面板的补偿方法,其特征在于,包括：基于多个测试面板的第一目标画面,获取多个所述测试面板上的m个预设点位分别对应的亮度值；基于多个所述测试面板的所述m个预设点位分别对应的亮度值,确定待补偿显示面板的第一补偿值；基于所述待补偿显示面板的第二目标画面,获取所述待补偿显示面板的多个图像数据；基于所述图像数据,确定所述待补偿显示面板的第二补偿值；基于所述第一补偿值和所述第二补偿值,确定所述待补偿显示面板的最终补偿值,并采用所述最终补偿值以对所述待补偿显示面板进行补偿。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于De-Mura补偿技术的OLED显示面板亚像素级色彩均衡补偿方法及系统
{Author}: 秦良;刘超;吴樟福
{Author Address}: 215000 江苏省苏州市高新区竹园路209号4号楼1905室
{Subsidiary Author}: 昇显微电子(苏州)股份有限公司
{Date}: 2025-01-21
{Notes}: CN119339670A
{Abstract}: 本发明提出了一种基于De-Mura补偿技术的OLED显示面板亚像素级色彩均衡补偿方法及系统。主要包括亮度工业相机第一次对OLED显示面板不同灰阶亮度数据进行拍摄,同步进行亮度均一性预处理流程,并将补偿参数烧录DDIC(Display Driver Integrated Circuit),根据亮度均一性补偿后的色度均一性表现选择是否需要进行色度均一性补偿,如果需要则根据OLED面板的色彩表现情况确定拍摄灰阶画面,色度工业相机第二次对OLED显示面板不同灰阶色度数据进行拍摄,进行色度数据处理得到补偿系数,并作用于亮度补偿数据,从而得到亮度色度均一性补偿参数；基于上述补偿参数,实现OLED显示面板的亮度色度补偿。
{Subject}: 1.一种基于De-Mura补偿技术的OLED显示面板亚像素级色彩均衡补偿方法,其特征在于,包括：步骤一、开始,亮度工业相机进行第一次亮度数据拍摄；步骤二、获取三通道R/G/B不同灰阶的亮度数据；步骤三、进行亮度均一性补偿处理；步骤四、生成亮度均一性补偿参数及烧录文件,并烧录显示驱动器集成电路；步骤五、判断是否需要进行色度均一性矫正,如果是,则色度工业相机进行第二次色度数据拍摄,获取W画面不同灰阶色度数据,进行色度均一性补偿处理,生成色度均一性补偿系数及烧录文件,并烧录显示驱动器集成电路；如果不是,则结束。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 端口检测电路、集成电路芯片和电气设备
{Author}: 李志浩;匡启和;徐秀强;郑茳;肖佐楠
{Author Address}: 215000 江苏省苏州市高新区竹园路209号(创业园3号楼23、24楼层)
{Subsidiary Author}: 苏州国芯科技股份有限公司
{Date}: 2025-01-17
{Notes}: CN119322254A
{Abstract}: 本公开实施例提供一种端口检测电路、集成电路芯片和电气设备,端口检测电路应用于驱动电路,驱动电路包括N个驱动通道,驱动通道包括：高边输出端、低边输出端；高边输出端和低边输出端用于连接负载两端；端口检测电路包括：比较电压选择模块用于基于控制模块的控制,从多个候选参考电压信号中选择输入到比较模块的比较参考电压信号；第一开关选择模块用于基于控制模块的控制,从N个驱动通道分别对应的高边输出端的电压信号和低边输出端的电压信号中选择一项输入到比较模块作为比较电压信号；比较模块用于比较比较参考电压信号和比较电压信号得到比较结果；控制模块用于基于比较模块的比较结果,确定比较结果关联的驱动通道的检测结果。
{Subject}: 1.一种端口检测电路,其特征在于,所述端口检测电路应用于驱动电路,所述驱动电路包括N个驱动通道,所述驱动通道包括：高边输出端、与高边输出端连接的高边驱动电路、低边输出端、与低边输出端连接的低边驱动电路；所述高边输出端和所述低边输出端用于连接负载两端；所述端口检测电路包括：比较模块、第一开关选择模块、比较电压选择模块和控制模块,其中,所述比较电压选择模块,用于基于所述控制模块的控制,从多个候选参考电压信号中选择输入到所述比较模块的比较参考电压信号；所述第一开关选择模块,用于基于所述控制模块的控制,从所述N个驱动通道分别对应的高边输出端的电压信号和低边输出端的电压信号中选择一项输入到所述比较模块作为比较电压信号；所述比较模块,用于比较所述比较参考电压信号、和所述比较电压信号,得到比较结果；所述控制模块,用于基于所述比较模块的比较结果,确定所述比较结果关联的驱动通道的检测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 硬件时延差的标定方法、系统、设备及介质
{Author}: 刘成;孙越强;杜起飞;王先毅;黄悦;白伟华;蔡跃荣;柳聪亮;曹光伟;李伟;张浩;乔灏;王卓焱;李福;王冬伟;张璐璐;程双双;仇通胜;胡鹏;谭广远;夏俊明;尹聪;黄飞雄;田羽森;张鹏举;吴汝晗
{Author Address}: 100190 北京市海淀区中关村南二条1号
{Subsidiary Author}: 中国科学院国家空间科学中心
{Date}: 2025-01-17
{Notes}: CN119322355A
{Abstract}: 本申请提供了一种硬件时延差的标定方法、系统、设备及介质。方法包括：调用GNSS模拟器向GNSS直射硬件设备发射模拟直射信号,向GNSS反射硬件设备发射模拟反射信号,GNSS模拟器通过第一电缆与GNSS直射硬件设备通信连接,GNSS模拟器通过第二电缆与GNSS反射硬件设备通信连接,GNSS直射硬件设备和GNSS反射硬件设备位于温度调节设备内；获取GNSS直射硬件设备对模拟直射信号进行处理得到的直射信号功率波形；获取GNSS反射硬件设备对模拟反射信号进行处理得到的反射信号功率波形；对直射信号功率波形和反射信号功率波形进行处理,得到GNSS直射硬件设备和GNSS反射硬件设备在多个温度下的硬件时延差。
{Subject}: 1.一种硬件时延差的标定方法,其特征在于,所述方法包括：调用GNSS模拟器向GNSS直射硬件设备发射模拟直射信号,并向GNSS反射硬件设备发射模拟反射信号,所述GNSS模拟器通过第一电缆与所述GNSS直射硬件设备通信连接,所述GNSS模拟器通过第二电缆与所述GNSS反射硬件设备通信连接,所述GNSS直射硬件设备和所述GNSS反射硬件设备为卫星测高仪的硬件设备,所述GNSS直射硬件设备和所述GNSS反射硬件设备位于温度调节设备内,以调节所述GNSS直射硬件设备和所述GNSS反射硬件设备所处的环境温度；获取所述GNSS直射硬件设备对所述模拟直射信号进行处理得到的直射信号功率波形；获取所述GNSS反射硬件设备对所述模拟反射信号进行处理得到的反射信号功率波形；对所述直射信号功率波形和所述反射信号功率波形进行处理,得到所述GNSS直射硬件设备和所述GNSS反射硬件设备在多个温度下的硬件时延差。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片测试工装
{Author}: 苟龙龙;苟明明;郑有鹏;苟亚学;刘英斌
{Author Address}: 300450 天津市滨海新区经济技术开发区广场东路20号滨海金融街E5-D-301
{Subsidiary Author}: 天津晟龙科技发展有限公司
{Date}: 2025-01-14
{Notes}: CN119310315A
{Abstract}: 本发明涉及集成电路芯片测试技术领域,具体的是一种集成电路芯片测试工装,包括测试座,测试座上端安装有用于多轴振动检测板和芯片的测试装置,所述测试装置上安装有用于安装芯片并防止芯片松动的防护装置；本发明用于对芯片进行振动测试,本发明能够确保芯片完全插入到测试板上,进而确保芯片和测试板之间的电气接触,增加对芯片振动检测结果的准确性,且本发明能够对插入到测试板上的芯片进行固定,进而防止对芯片进行振动测试时芯片发生松动和脱落,增加对芯片的振动检测效率,同时本发明还能够对芯片进行多轴振动检测,模拟芯片在实际使用时的振动情况,进而能够更全面的评估芯片在实际使用时的性能和可靠性。
{Subject}: 1.一种集成电路芯片测试工装,包括测试座(1),测试座(1)上端安装有用于多轴振动检测板和芯片的测试装置(2),其特征在于,所述测试装置(2)上安装有用于安装芯片并防止芯片松动的防护装置(3)；所述测试装置(2)包括分布在测试座(1)上方中部的振动板(21),振动板(21)下端通过连接弹簧(22)左右滑动安装有两组左右对称布置的弹性伸缩结构的振动杆(23),每组振动杆(23)包括多个前后均匀布置的振动杆(23),且振动杆(23)下端和测试座(1)固定连接,振动板(21)上端安装有用于夹持测试板并带动测试板转动的夹持机构(24)；所述测试座(1)上端中部安装有用于带动振动板(21)上下振动的振动单元(12),测试座(1)上端安装有两个左右对称布置的配合单元(11),配合单元(11)用于使振动板(21)上下振动的同时左右振动；所述防护装置(3)包括通过多个固定杆(38)固定安装在夹持机构(24)上端的顶板(31),顶板(31)下端中部固定安装有电动推杆(32),电动推杆(32)下端固定安装有传动板(33),传动板(33)下端上下滑动安装有两个左右对称布置的下压弹簧杆(34),两个下压弹簧杆(34)下端共同左右滑动安装有防护板(35),传动板(33)和防护板(35)之间连接有揉动单元(36),揉动单元(36)用于对防护板(35)施加左右移动的弹性力,顶板(31)下端前侧安装有用于对下压弹簧杆(34)位置进行锁定的锁定单元(37)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电压调整电路、电源电路、集成电路以及电子设备
{Author}: 司龙;吴忠洁
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区盛夏路565弄54号301室
{Subsidiary Author}: 上海灵动微电子股份有限公司
{Date}: 2025-01-14
{Notes}: CN119311067A
{Abstract}: 本申请提供一种电压调整电路、电源电路、集成电路、电子设备。该电压调整电路包括第一放大器和差分电路,第一放大器,被配置为当第一输出电压大于第一参考电压时,通过第一输出端向差分电路输出第一电压；当第一输出电压小于或等于第一参考电压时,通过第一输出端向差分电路输出第二电压；差分电路,被配置为当接收第一电压时,对电流源产生的电流进行调整,拉低第一输出电压；当接收第二电压时,将电流源产生的电流提供给第二输出端。本申请的方案能够在稳压电路的负载发生变化时及时对稳压电路的输出进行限幅,提升电路的可靠性。
{Subject}: 1.一种电压调整电路,其特征在于,包括第一放大器和差分电路,所述第一放大器,包括第一输入端、第二输入端和第一输出端；所述第一输入端,与稳压电路的第二输出端连接,被配置为接收所述稳压电路的第一输出电压；所述第二输入端,接第一参考电压,所述第一参考电压为所述稳压电路的限幅参考电压；所述第一放大器,被配置为当所述第一输出电压大于所述第一参考电压时,通过所述第一输出端向所述差分电路输出第一电压；当所述第一输出电压小于或等于所述第一参考电压时,通过所述第一输出端向所述差分电路输出第二电压；所述差分电路,包括第三输入端、第四输入端和第三输出端；所述第三输入端与所述第一输出端连接,所述第四输入端接偏置电压,所述第三输出端与所述第二输出端连接；所述差分电路还包括电流源,被配置为当接收所述第一电压时,对所述电流源产生的电流进行调整,拉低所述第一输出电压；当接收所述第二电压时,将所述电流源产生的电流提供给所述第二输出端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于图像和点云的键合丝三维缺陷快速检测方法
{Author}: 孟令函;王英志;陈炯;黄丹丹;刘轩;鞠明池;胡俊;梁岩
{Author Address}: 130012 吉林省长春市卫星路7089号
{Subsidiary Author}: 长春理工大学;吉林省博辉科技有限公司
{Date}: 2025-01-14
{Notes}: CN119313655A
{Abstract}: 本发明公开一种基于点云的键合丝缺陷检测方法,包括：集成电路图像信息通过YOLOV8网络检测定位；将YOLOV8网络检测的位置与三维点云标记网络的点云范围对应,并将该位置范围内的点云标记为感兴趣点云；将感兴趣点云导入到键合丝焊点提取网络中进行键合丝、焊点和基板的检测分类；将基板点云进行平面拟合,并对键合丝焊点的拱高及跨度进行检测。本发明通过二维定位三维检测技术将焊点键合丝直接定位至一定范围内的点云,提高了焊点键合丝检测速度；提出的异常点剔除网络提高了键合丝焊点拱高及跨度的检测精度；提出的基于欧几里得的计算模型,建立空间直角坐标系；根据键合丝顶点中心与焊点质心在Z轴方向的差值计算出键合丝拱高信息。
{Subject}: 1.一种基于图像和点云的键合丝三维缺陷快速检测方法,其特征在于,包括以下步骤：采集集成电路图像信息,通过YOLOV8网络模型对集成电路板、键合丝焊点位置及范围信息进行检测；将YOLOV8网络模型检测的位置与三维点云标记网络模型的点云范围对应；三维点云标记网络模型包括转换关系建立部分和点云标记部分,用于建立点云与图像之间的转换关系,并将转换关系求得的范围内点云设置为感兴趣区域；将感兴趣区域内的点云信息导入键合丝焊点提取网络模型内进行点云分类；将范围内点云分为焊点1点簇、焊点2点簇、键合丝点簇和基板点簇四类；分类后的焊点点簇和键合丝点簇经过欧式距离聚类算法处理,将焊点的点簇进行中心聚类处理,键合丝点簇进行异常值去除处理,保留有效值；选用随机采样一致算法的平面拟合方法,对混合集成电路的基板点云进行多次迭代,得最佳拟合效果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高性能船用逆变电源
{Author}: 谭海青;彭林康;徐鹏文;冷红魁;严祥宝;王龙飞
{Author Address}: 430000 湖北省武汉市江夏经济开发区文化大道大桥现代产业园办公楼818室
{Subsidiary Author}: 武汉金宸装备有限公司
{Date}: 2025-01-14
{Notes}: CN119315805A
{Abstract}: 本申请属于逆变器的技术领域,公开了一种高性能船用逆变电源,其包括密封外壳以及集成电路组件,密闭外壳具有磁导性,集成电路组件设于安装腔,继而使得密闭外壳能够有效地屏蔽密闭外壳内高频信号开关对外界产生的防辐射电磁干扰,使得逆变电源具有更好的电磁兼容性能,集成电路组件包括boost功率板、boost电感板、储能电容板、扩展储能电容板、逆变功率板、三相输出滤波电感板以及EMC滤波板,boost功率板以及boost电感板构成boost电路,逆变功率板、三相输出滤波电感板以及EMC滤波板构成逆变电路,扩展储能电容板与储能电容板电连接,扩展储能电容板具有多个并联的电解电容,继而使得电解电容能够选用较小的型号,以提高逆变电源的抗电力冲击性能。
{Subject}: 1.一种高性能船用逆变电源,其特征在于,包括：密闭外壳(1),所述密闭外壳(1)内部具有安装腔,且所述密闭外壳(1)具有磁导性；集成电路组件,所述集成电路组件设于所述安装腔,所述集成电路组件包括boost功率板(2)、boost电感板(3)、储能电容板(4)、扩展储能电容板(5)、逆变功率板(6)、三相输出滤波电感板(7)以及EMC滤波板(8),所述boost功率板(2)以及所述boost电感板(3)构成boost电路,所述逆变功率板(6)、所述三相输出滤波电感板(7)以及所述EMC滤波板(8)构成逆变电路,所述储能电容板(4)设于所述boost电路和所述逆变电路之间,所述扩展储能电容板(5)与所述储能电容板(4)电连接,且所述扩展储能电容板(5)具有多个并联的电解电容。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可宽光谱广角探测的混合堆叠超复眼芯片及制备方法
{Author}: 徐杨;谢云斐;汪晓晨
{Author Address}: 310058 浙江省杭州市西湖区余杭塘路866号
{Subsidiary Author}: 浙江大学
{Date}: 2025-01-14
{Notes}: CN119317207A
{Abstract}: 本发明公开了一种可宽光谱广角探测的混合堆叠超复眼芯片及制备方法,该芯片将2.5D平面外架构超仿生复眼超表面、连续域束缚态效应与芯片混合堆叠读出集成模块相结合,具有大面积的2.5D面外超表面架构。这种结构集成了单层Gr来模拟昆虫的复眼。芯片上的整个平面级探测区域实现了相当于曲面的广角检测,同时通过连续域束缚态效应将1550 nm通信频段的吸收提高到接近100%(300-1600 nm)。本发明还集成了TSV技术用于晶圆级制造,并设计读出集成电路,实现了基于堆叠集成的超仿生复眼芯片。本发明不仅实现了平面芯片中的广角检测,而且拓宽了硅基芯片的检测范围。
{Subject}: 1.一种可宽光谱广角探测的混合堆叠超复眼芯片,其特征在于,该芯片包括：2.5D 平面外架构超仿生复眼超表面,包括以高低差和半径差均匀间隔阵列排布的高硅超表面和低硅超表面,以及设置于高硅超表面和低硅超表面上方的金属超表面；金属超表面上方具有石墨烯；顶层芯片,以设置有阵列排布的贯穿通孔的硅为基材,硅的通体外表面具有绝缘层,绝缘层设有阵列排布的穿孔凹槽；贯穿通孔内设有硅通孔金属连接柱,穿孔凹槽内设有2.5D平面外架构超仿生复眼超表面,构成顶层芯片的像素阵列；底层芯片,上表面设有铟锡合金,与顶层芯片的硅和硅通孔金属连接柱相连接,用于做欧姆接触,实现芯片之间的垂直互连堆叠,构成芯片混合堆叠读出集成模块,与底层芯片内的读出集成电路模块相连接；电极,设置于以穿孔凹槽为中心的绝缘层上方,并与硅通孔金属连接柱相连接,电极上方与2.5D 平面外架构超仿生复眼超表面的石墨烯接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种恒流恒功率微电流自动调节装置及其控制方法
{Author}: 唐朵零
{Author Address}: 518000 广东省深圳市南山区南山街道登良社区南山大道1088号南园枫叶大厦10K
{Subsidiary Author}: 深圳市御美高标科技有限公司
{Date}: 2025-01-10
{Notes}: CN119280666A
{Abstract}: 本发明公开了一种恒流恒功率微电流自动调节装置,包括MCU模块、电源模块、恒流源模块和H桥模块,一种恒流恒功率微电流自动调节装置的控制方法,步骤一：输出电压,步骤二：调节DAC的输出,步骤三：采用电极治疗,步骤四：计算皮肤阻抗,步骤五：调整参数。该发明中,通过恒流源模块能够实现恒流输出,同时采样反馈模块以及ADC模块实现了对皮肤阻抗的实时检测,MCU模块控制H桥模块能够输出有频率的恒流,进而可以针对不同的皮肤阻抗大小调整输出电流,不同的电流大小作用于人体皮肤,提高了装置的实用性。
{Subject}: 1.一种恒流恒功率微电流自动调节装置,其特征在于：包括MCU模块、电源模块、恒流源模块和H桥模块,MCU模块通过电源模块与恒流源模块电连接,恒流源模块与H桥模块电连接,MCU模块通过DAC模块与恒流源模块电连接,H桥模块与MCU模块之间设有采样反馈模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 安全气囊控制电路、集成电路芯片及安全气囊系统
{Author}: 李星;肖佐楠;徐秀强;郑茳;匡启和
{Author Address}: 215000 江苏省苏州市高新区竹园路209号(创业园3号楼23、24楼层)
{Subsidiary Author}: 苏州国芯科技股份有限公司
{Date}: 2025-01-10
{Notes}: CN119283810A
{Abstract}: 本公开实施例提供一种安全气囊控制电路、集成电路芯片及安全气囊系统。安全气囊控制电路包括：第一处理模块,数据通信总线模块和点火控制模块；第一处理模块,用于接收传感器获取的感知数据,并通过数据通信总线模块的N个数据通信总线采用并行传输方式将感知数据发送外部的第二处理模块,感知数据至少关联于安全气囊的触发；其中,N为大于或等于2的正整数；第一处理模块还用于接收第二处理模块至少基于感知数据发送的第一点火指示信息,并基于第一点火指示信息向点火控制模块发送第二点火指示信息；第一点火指示信息和第二点火指示信息均至少用于指示需要触发的安全气囊；点火控制模块用于基于第二点火指示信息触发需要触发的安全气囊。
{Subject}: 1.一种安全气囊控制电路,其特征在于,所述安全气囊控制电路包括：第一处理模块,数据通信总线模块和点火控制模块；其中,所述第一处理模块,用于接收传感器获取的感知数据,并通过所述数据通信总线模块的N个数据通信总线采用并行传输方式将所述感知数据发送外部的第二处理模块,其中,所述感知数据至少关联于安全气囊的触发；其中,N为大于或等于2的正整数；所述第一处理模块还用于接收所述第二处理模块至少基于所述感知数据发送的第一点火指示信息,并基于所述第一点火指示信息向所述点火控制模块发送第二点火指示信息；所述第一点火指示信息和所述第二点火指示信息均至少用于指示需要触发的安全气囊；所述点火控制模块用于基于第二点火指示信息触发所述需要触发的安全气囊。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试编带机的芯片取料观察装置及其编带机
{Author}: 王羽;蔡可森;樊晓龙;庄后义;魏旭龙
{Author Address}: 221000 江苏省徐州市经济技术开发区软件园E1栋412室
{Subsidiary Author}: 捷芯半导体(江苏)有限公司
{Date}: 2025-01-10
{Notes}: CN119284304A
{Abstract}: 本发明公开了一种集成电路测试编带机的芯片取料观察装置及其编带机,涉及测试编带机技术领域,具有在取料观察器观察到有损坏芯片后,无需人工移动取料观察器,即可将损坏后的芯片移出包装带的优点,其技术方案要点是：包括位于包装带传送装置一侧的竖直的立柱和固定杆,所述立柱上设有正对包装带上的芯片的取料观察器,所述固定杆上设有横杆,所述横杆上设有位于取料观察器一侧的气缸,所述气缸的活塞杆延伸至横杆下端且连接有吸盘,所述吸盘位于包装带芯片正上方。
{Subject}: 1.一种集成电路测试编带机的芯片取料观察装置,其特征在于,包括位于包装带(2)传送装置一侧的竖直的立柱(1)和固定杆(11),所述立柱(1)上设有正对包装带(2)上的芯片(21)的取料观察器(12),所述固定杆(11)上设有横杆(13),所述横杆(13)上设有位于取料观察器(12)一侧的气缸(131),所述气缸(131)的活塞杆延伸至横杆(13)下端且连接有吸盘(132),所述吸盘(132)位于包装带(2)的芯片(21)正上方。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路高温测试装置
{Author}: 白春雷;卢彦云
{Author Address}: 065000 河北省廊坊市广阳区建设路梅园里北侧3排5号
{Subsidiary Author}: 南天管道检测技术河北有限公司
{Date}: 2025-01-10
{Notes}: CN119291478A
{Abstract}: 本发明涉及电路元件检测技术领域,提出了一种集成电路高温测试装置,包括机体,机体具有加热腔,加热腔具有开口部；放置架循环输送设置在加热腔内,放置架用于放置集成电路板；检测件相对于机体升降且水平滑动设置,且位于开口部的一侧。通过上述技术方案,解决了现有技术中的集成电路的生产和质量检测过程中操作繁琐效率较低的问题。
{Subject}: 1.一种集成电路高温测试装置,用于针对集成电路板(1)进行加热测试,其特征在于,包括：机体(2),所述机体(2)具有加热腔(201),所述加热腔(201)具有开口部(202)；放置架(19),所述放置架(19)循环输送设置在所述加热腔(201)内,所述放置架(19)用于放置所述集成电路板(1)；检测件(3),所述检测件(3)相对于所述机体(2)升降且水平滑动设置,且位于所述开口部(202)的一侧；进料架(5)和出料架(6),所述进料架(5)和所述出料架(6)均设置在所述机体(2)上,且分别位于所述开口部(202)的两侧,所述进料架(5)用于存放未检测的所述集成电路板(1),所述出料架(6)用于存放检测完成后的所述集成电路板(1)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 端口串扰检测电路、端口串扰检测方法和集成电路芯片
{Author}: 孙运祥;郑茳;徐秀强;肖佐楠;匡启和
{Author Address}: 215000 江苏省苏州市高新区竹园路209号(创业园3号楼23、24楼层)
{Subsidiary Author}: 苏州国芯科技股份有限公司
{Date}: 2025-01-10
{Notes}: CN119291483A
{Abstract}: 本公开实施例提供一种端口串扰检测电路、端口串扰检测方法和集成电路芯片。端口串扰检测电路包括：电流源模块、电压生成模块、电压采集模块、以及控制模块,其中,电流源模块从端口向电压生成模块输入预定电流；电压生成模块基于预定电流在端口产生电压信号；电压采集模块对端口的电压信号进行采样得到采样电压值；控制模块用于：控制N个端口中第一端口的电流源模块向第一端口的电压生成模块输入预定电流,以在第一端口产生电压信号；控制电压采集模块对第一端口之外的第二端口的电压信号进行采样,得到每个第二端口分别对应的采样电压值；根据每个第二端口分别对应的采样电压值与电压阈值的比较结果,确定每个第二端口是否受第一端口的串扰。
{Subject}: 1.一种端口串扰检测电路,其特征在于,所述端口串扰检测电路应用于N个端口,所述端口串扰检测电路包括：每个端口对应的电流源模块、每个端口对应的电压生成模块、电压采集模块、以及控制模块,其中,所述电流源模块,用于从所述电流源模块对应的端口向所述电压生成模块输入预定电流；所述电压生成模块,用于基于所述预定电流在所述电压生成模块对应的端口产生电压信号；所述电压采集模块,用于对端口的电压信号进行采样得到采样电压值；N为大于或等于2的整数；所述控制模块用于：控制所述N个端口中第一端口的电流源模块向所述第一端口的电压生成模块输入预定电流,以在所述第一端口产生电压信号；控制所述电压采集模块对所述N个端口中所述第一端口之外的第二端口的电压信号进行采样,得到每个所述第二端口分别对应的采样电压值；根据每个所述第二端口分别对应的采样电压值与电压阈值的比较结果,确定每个所述第二端口是否受所述第一端口的串扰。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 控制器及处理中断请求的系统
{Author}: 孔超
{Author Address}: 100176 北京市大兴区北京经济技术开发区科创十街18号院3号楼1层101室
{Subsidiary Author}: 北京奕斯伟计算技术股份有限公司;西安奕斯伟计算技术有限公司
{Date}: 2025-01-10
{Notes}: CN119292748A
{Abstract}: 本申请公开了一种控制器及处理中断请求的系统,属于计算机技术领域。其中,控制器用于：响应于检测到具有中断标识的中断请求,确定中断请求对应的目标处理器集群；确定中断请求的传输路径,传输路径包括目标处理器集群和第一中断节点；在第一存储器中存储中断标识对应的第一标识,第一存储器用于第一中断节点根据接收到的中断标识查询第一存储器,得到中断标识对应的第一标识,根据第一标识实现中断请求的转发,以使目标处理器集群处理中断请求。通过对第一存储器的配置,使得第一中断节点能够根据第一存储器快速、灵活的进行中断请求的路由,提高了中断请求的处理效率。
{Subject}: 1.一种控制器,其特征在于,所述控制器用于：响应于检测到中断请求,确定所述中断请求在集成电路包括的一个或多个处理器集群中对应的目标处理器集群,所述中断请求具有中断标识,所述集成电路还包括与所述一个或多个处理器集群耦合的中断电路,所述中断电路包括多级中断节点；确定所述中断请求的传输路径,所述传输路径包括所述目标处理器集群和所述多级中断节点中的第一中断节点；在第一存储器中存储所述中断标识对应的第一标识,所述第一存储器用于所述第一中断节点在接收所述中断请求后,根据所述中断标识查询所述第一存储器,得到所述中断标识对应的所述第一标识,根据所述第一标识执行如下的任一项过程：在所述第一标识指示所述多级中断节点中的第二中断节点的情况下,通过所述第二中断节点向所述目标处理器集群发送所述中断请求,以使所述目标处理器集群处理所述中断请求；或者,在所述第一标识指示所述目标处理器集群的情况下,直接向所述目标处理器集群发送所述中断请求,以使所述目标处理器集群处理所述中断请求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路、处理中断请求的方法及系统
{Author}: 孔超
{Author Address}: 100176 北京市大兴区北京经济技术开发区科创十街18号院3号楼1层101室
{Subsidiary Author}: 北京奕斯伟计算技术股份有限公司;西安奕斯伟计算技术有限公司
{Date}: 2025-01-10
{Notes}: CN119292749A
{Abstract}: 本申请公开了一种集成电路、处理中断请求的方法及系统,属于计算机技术领域。集成电路包括一个或多个处理器集群,以及耦合的中断电路。其中,中断电路用于通过多级中断节点中的第一中断节点接收中断请求,根据中断请求具有的中断标识查询第一存储器,得到中断标识对应的第一标识。在第一标识指示多级中断节点中的第二中断节点的情况下,通过第一中断节点和第二中断节点向目标处理器集群发送中断请求,或者,在第一标识指示目标处理器集群的情况下,通过第一中断节点向目标处理器集群发送中断请求,以使目标处理器集群处理中断请求。第一中断节点根据第一存储器快速灵活的路由中断请求,提高了中断请求的处理效率。
{Subject}: 1.一种集成电路,其特征在于,包括一个或多个处理器集群,以及与所述一个或多个处理器集群耦合的中断电路,所述中断电路包括多级中断节点,所述中断电路用于：通过所述多级中断节点中的第一中断节点接收中断请求,所述中断请求具有中断标识；通过所述第一中断节点根据所述中断标识查询第一存储器,得到所述中断标识对应的第一标识；在所述第一标识指示所述多级中断节点中的第二中断节点的情况下,通过所述第一中断节点和所述第二中断节点向所述一个或多个处理器集群中的目标处理器集群发送所述中断请求,以使所述目标处理器集群处理所述中断请求；或者,在所述第一标识指示所述目标处理器集群的情况下,通过所述第一中断节点直接向所述目标处理器集群发送所述中断请求,以使所述目标处理器集群处理所述中断请求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时序关联节点获取方法、装置、设备、存储介质及产品
{Author}: 王仑;赵川皓
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2025-01-10
{Notes}: CN119294324A
{Abstract}: 本申请公开了一种时序关联节点获取方法、装置、设备、存储介质及产品,方法包括：响应于用户触发的查询指令,确定用户指定的待查询节点；其中,待查询节点包括至少一个端口,和/或,引脚；基于待查询节点对应的单元器件,从单元器件对应的库文件中获取单元器件的属性信息；根据属性信息确定单元器件的节点对应关系；其中,节点对应关系包括单元器件的每个端口对应的时序关联节点；从节点对应关系中确定待查询节点对应的时序关联节点。本申请能够获取到用户输入节点的时序关联节点,以便于用户在设计过程中对集成电路进行时序分析和优化,提升集成电路设计的效率和可靠性。
{Subject}: 1.一种时序关联节点获取方法,其特征在于,包括：响应于用户触发的查询指令,确定用户指定的待查询节点；其中,所述待查询节点包括至少一个端口,和/或,引脚；基于所述待查询节点对应的单元器件,从所述单元器件对应的库文件中获取所述单元器件的属性信息；根据所述属性信息确定所述单元器件的节点对应关系；其中,所述节点对应关系包括所述单元器件的每个端口对应的时序关联节点；从所述节点对应关系中确定所述待查询节点对应的时序关联节点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片系统的仿真方法、装置及相关设备
{Author}: 王巍;顾成玲;罗文君
{Author Address}: 610041 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号3栋
{Subsidiary Author}: 成都海光集成电路设计有限公司
{Date}: 2025-01-10
{Notes}: CN119294341A
{Abstract}: 本发明实施例提供一种芯片系统的仿真方法、装置及相关设备,其中,所述方法包括：获取芯片系统的连接数据；所述连接数据包括物理连接数据,所述物理连接数据基于芯片系统中各个芯片之间的物理连接关系形成；对所述物理连接数据进行芯片系统的电源网络仿真节点抽取,并基于抽取到的电源网络仿真节点构建所述芯片系统的电源网络结构；基于所述电源网络结构对所述芯片系统进行仿真。本发明实施例所提供的技术方案,可提高压降电迁移仿真结果的可靠性。
{Subject}: 1.一种芯片系统的仿真方法,其特征在于,包括：获取芯片系统的连接数据；所述连接数据包括物理连接数据,所述物理连接数据基于芯片系统中各个芯片之间的物理连接关系形成；对所述物理连接数据进行芯片系统的电源网络仿真节点抽取,并基于抽取到的电源网络仿真节点构建所述芯片系统的电源网络结构；基于所述电源网络结构对所述芯片系统进行压降电迁移仿真。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电子设备及板振调节电路
{Author}: 马柏杰;黄亚东;苑晓磊;任卓勇
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道东海社区红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端有限公司
{Date}: 2025-01-10
{Notes}: CN119296491A
{Abstract}: 一种电子设备及板振调节电路,涉及电力电子技术领域。其中,电子设备的屏幕为液晶显示屏,电子设备包括：偏置电源集成电路、负载支路、供电电容；偏置电源集成电路用于为屏幕的液晶显示屏面板提供负偏置电压,偏置电源集成电路的第一输出端口用于输出负偏置电压；供电电容的第一端连接偏置电源集成电路的第一输出端口,供电电容的第二端接地；负载支路的第一端连接偏置电源集成电路的第一输出端口,负载支路的第二端接地；负载支路用于增大偏置电源集成电路的第一输出端口输出的负载电流。利用该方案,可以使得供电电容的板振频率不处于人耳可以听到的频率范围内,进而避免用户听到板振音,提升了用户的使用体验,保障了通话质量。
{Subject}: 1.一种电子设备,其特征在于,所述电子设备的屏幕为液晶显示屏,所述电子设备包括：偏置电源集成电路、负载支路、供电电容；所述偏置电源集成电路用于为所述屏幕的液晶显示屏面板提供负偏置电压,所述偏置电源集成电路的第一输出端口用于输出所述负偏置电压；所述供电电容的第一端连接所述偏置电源集成电路的第一输出端口,所述供电电容的第二端接地；所述负载支路的第一端连接所述偏置电源集成电路的第一输出端口,所述负载支路的第二端接地；所述负载支路用于增大所述偏置电源集成电路的第一输出端口输出的负载电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种合金电阻及包括该合金电阻的封装工艺
{Author}: 李智德
{Author Address}: 518000 广东省深圳市龙华区龙华街道清湖社区清湖村宝能科技园12栋13层B座
{Subsidiary Author}: 深圳市业展电子有限公司
{Date}: 2025-01-10
{Notes}: CN119296902A
{Abstract}: 本发明公开一种合金电阻及包括该合金电阻的封装工艺。其中,该封装工艺用于对合金电阻粗胚进行加工,基于封装治具对合金电阻粗胚进行封装操作。所述封装治具包括：固定基板、托底支撑板、垫高辅助板、上盖板以及刮涂组件,所述固定基板位于所述托底支撑板与所述垫高辅助板之间,所述上盖板位于所述垫高辅助板的上方。该封装工艺能够快速且批量地对多个合金电阻粗胚进行封装操作,提高工作效率和标准化程度,同时避免对电极造成损伤。该合金电阻通过上述的封装工艺加工得到。
{Subject}: 1.一种合金电阻的封装工艺,用于对合金电阻粗胚进行加工,其特征在于,基于封装治具对合金电阻粗胚进行封装操作；所述合金电阻粗胚包括电极以及电阻体；所述封装治具包括：固定基板、托底支撑板、垫高辅助板、上盖板以及刮涂组件,所述固定基板位于所述托底支撑板与所述垫高辅助板之间,所述上盖板位于所述垫高辅助板的上方；包括如下步骤：步骤一,获取所述固定基板以及所述托底支撑板,将所述托底支撑板上移至与所述固定基板贴合；步骤二,将绝缘胶漆涂覆在所述固定基板的最左侧,然后使用所述刮涂组件将所述绝缘胶漆推行向所述固定基板的最右侧,实现第一次封装操作；步骤三,将多个所述合金电阻粗胚逐一放置到所述固定基板上；步骤四,将所述垫高辅助板下移至与所述固定基板贴合；步骤五,将所述上盖板向下压直至所述上盖板完全与所述垫高辅助板贴合；步骤六,将所述上盖板与所述垫高辅助板分离,随后在所述垫高辅助板的顶面涂覆绝缘胶漆,再次使用所述刮涂组件将所述绝缘胶漆刮过整个所述垫高辅助板,实现第二次封装操作；步骤七,烘干所述绝缘胶漆,所述绝缘胶漆凝固形成包裹在所述合金电阻粗胚上的绝缘层；步骤八,所述垫高辅助板与所述固定基板分离,所述托底支撑板再次上移与所述固定基板贴合,从而将所述合金电阻粗胚顶出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种含可拆卸结构的集成电路封装模块及封装方法
{Author}: 罗闯;马哲;范桂洋;许亚东;赵志威
{Author Address}: 611700 四川省成都市天虹路3号B幢3层
{Subsidiary Author}: 成都鸿立芯半导体有限公司;元六鸿远(成都)电子科技有限公司
{Date}: 2025-01-10
{Notes}: CN119297157A
{Abstract}: 本发明属于芯片封装技术领域,尤其是一种含可拆卸结构的集成电路封装模块及封装方法,针对现有的集成电路封装模块封装后无法快速拆卸的问题,现提出以下方案,包括封装底座,所述封装底座的上侧设置有封装上盖,且封装上盖上设置有两个对称的插入栓,两个插入栓的外部均设置有拆装模块,所述拆装模块包括筒体,封装底座的上侧开设有两个对称的凹槽。本发明公开的一种含可拆卸结构的集成电路封装模块及封装方法可以快速便捷的对封装集成电路本体的封装模块进行拆卸,从而便利的将集成电路本体取出,有效避免了常规拆卸封装时需要的打磨操作,极大的提高了封装拆卸的效率,同时还保证了拆除后集成电路本体的完整性和使用功能。
{Subject}: 1.一种含可拆卸结构的集成电路封装模块,包括封装底座(1),其特征在于,所述封装底座(1)的上侧设置有封装上盖(2),且封装上盖(2)上设置有两个对称的插入栓(8),两个插入栓(8)的外部均设置有拆装模块(6),所述拆装模块(6)包括筒体(601),封装底座(1)的上侧开设有两个对称的凹槽,两个凹槽内壁分别与两个筒体(601)的外部固定连接,筒体(601)内均固定连接有安装框(602),安装框(602)的内壁均固定连接有套筒一(603),套筒一(603)的内壁开设有螺纹槽(604),螺纹槽(604)的内壁与插入栓(8)的外部均通过外部螺纹转动连接,安装框(602)内均设置有四个圆周等距分布的固定钩(620),插入栓(8)的外部均开设有锁定槽(605),同一侧的固定钩(620)的外部均与锁定槽(605)的内壁卡接,且插入栓(8)的上方均设置有误触保险模块(7),误触保险模块(7)均位于封装上盖(2)上,所述封装底座(1)的上侧开设有嵌合槽(4),嵌合槽(4)内设置有集成电路本体(5),且封装底座(1)的上侧设置有多个等距分布的引脚(3)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种贴片式功率混合集成电路模块封装方法及其封装结构
{Author}: 王佳佳;王曾;向跃军;吴凯丽;陈劲威;唐启美;李艺炫;刘倩
{Author Address}: 550018 贵州省贵阳市乌当区新添大道北段270号
{Subsidiary Author}: 中国振华集团永光电子有限公司(国营第八七三厂)
{Date}: 2025-01-10
{Notes}: CN119297161A
{Abstract}: 一种贴片式功率混合集成电路模块封装方法及其封装结构,属于微电子器件封装技术领域。封装结构采用陶瓷壳体和金属组件进行封装；在陶瓷壳体的封装腔体内将大功率芯片和小功率芯片集成在不同的区域,大功率芯片和小功率芯片的集成区域呈台阶式,从上台阶到下台阶依次集成小功率芯片、大功率芯片,进行无缝隔离与错层集成；大功率芯片烧结在热沉之上,热沉贯穿于陶瓷壳体之间,实现内外电连接；在封装结构关键寄生参数产生区域使用TU1材料,贯穿于陶瓷腔体和外部,实现贯穿式连接。解决了现有表贴式大功率芯片模块封装结构中寄生阻抗大、散热效率低、产品功率密度低、集成度低、封装体积大的问题。广泛应用于功率混合集成电路模块的封装技术中。
{Subject}: 1.一种贴片式功率混合集成电路模块封装方法,其特征在于,包括如下方法：封装结构采用陶瓷壳体和金属组件进行封装；在陶瓷壳体的封装腔体内将大功率芯片和小功率芯片集成在不同的区域,大功率芯片和小功率芯片的集成区域呈台阶式,从上台阶到下台阶依次集成小功率芯片、大功率芯片,使用台阶无缝隔离,错层集成；直接将大功率集成电路芯片烧结在以钨铜为材料的热沉之上,热沉材料贯穿于陶瓷壳体之间,实现内外电连接；在封装结构的关键寄生参数产生区域使用TU1材料,贯穿于陶瓷腔体和外部,实现贯穿式连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种欠压保护电路及应用其的高压集成电路
{Author}: 冯宇翔;谢荣才;李斌;单联瑜;潘开林;华庆;李强;盛爽;谭均必;文健;牛冰;李超;谢颖熙;郭家杰
{Author Address}: 163000 黑龙江省大庆市大庆高新区大庆市汽车零部件产业园内9号标准厂房
{Subsidiary Author}: 黑龙江汇芯半导体有限公司
{Date}: 2025-01-10
{Notes}: CN119297932A
{Abstract}: 本发明涉及欠压保护技术领域,特别是一种欠压保护电路及应用其的高压集成电路,欠压保护电路中：欠压故障判断模块判断出发生欠压故障时,生成欠压故障信号驱动欠压时间适配模块根据欠压故障信号的持续时间相应生成时钟信号；欠压选频模块根据电源电压的欠压值分阶段降低时钟信号的频率生成滤波时钟信号且欠压值和滤波时钟信号的频率成正比；欠压保护触发模块用于当接收到滤波时钟信号的持续时间小于滤波触发时刻时不动作,若大于等于滤波触发时刻时,从滤波触发时刻开始滤波并生成欠压保护动作信号；从而用时钟信号代替电平触发欠压保护,达到滤波避免误触发；同时通过改变时钟信号的持续时间和频率来适配各种欠压故障,提高欠压保护的精度。
{Subject}: 1.一种欠压保护电路,其特征在于：包括欠压故障判断模块、欠压时间适配模块、欠压选频模块和欠压保护触发模块；所述欠压故障判断模块的输入端接VCC电源,所述欠压故障判断模块的输出端、所述欠压选频模块的第一复位端、所述欠压保护触发模块的第一复位端均和所述欠压时间适配模块的输入端电连接,所述欠压选频模块的第一输入端、第二输入端均和所述欠压时间适配模块的输出端电连接,所述欠压选频模块的选择端接VCC电源,所述欠压选频模块的第一输出端和第二输出端分别与所述欠压保护触发模块的第一输入端和第二输入端电连接,所述欠压选频模块的第二复位端和所述欠压保护触发模块的输出端电连接,所述欠压保护触发模块的第二复位端和所述欠压时间适配模块的复位端电连接,所述欠压保护触发模块的输出端接后续欠压保护动作电路；所述欠压故障判断模块用于外接电源电压与欠压阀值比较,当所述电源电压小于所述欠压阀值时,生成欠压故障信号；所述欠压时间适配模块用于接收所述欠压故障信号,并根据所述欠压故障信号的持续时间相应生成时钟信号；所述欠压选频模块用于接收所述时钟信号和所述电源电压,根据所述电源电压的欠压值分阶段降低所述时钟信号的频率,生成滤波时钟信号；所述欠压值和所述滤波时钟信号的频率成正比；所述欠压保护触发模块用于当接收到所述滤波时钟信号的持续时间小于滤波触发时刻时,所述欠压保护触发模块不动作；当接收到所述滤波时钟信号的持续时间大于等于所述滤波触发时刻时,从所述滤波触发时刻开始滤波并生成欠压保护动作信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 控制器局域网CAN接口电路、集成电路芯片和电气设备
{Author}: 庞晨;郑茳;徐秀强;肖佐楠;匡启和
{Author Address}: 215000 江苏省苏州市高新区竹园路209号(创业园3号楼23、24楼层)
{Subsidiary Author}: 苏州国芯科技股份有限公司
{Date}: 2025-01-10
{Notes}: CN119299255A
{Abstract}: 本公开实施例提供一种控制器局域网(CAN)接口电路、集成电路芯片和电气设备,CAN接口电路包括：第一CAN收发器,第二CAN收发器和检测模块,第一CAN收发器的第一CANH端口和第一CANL端口分别与CAN总线中的第一数据线和第二数据线连接；第二CAN收发器的第二CANH端口和第二CANL端口分别与第二数据线和第一数据线连接；检测模块基于第一CAN收发器的第一接收数据(RXD)端口发送的第一信号,和/或CAN收发器的第二RXD端口发送的第二信号,指示以下至少一项：第一CAN收发器与CAN总线的连接是否正确、第二CAN收发器与CAN总线的连接是否正确；第一信号为第一CAN收发器在低功耗模式下响应于CAN总线上的唤醒信号发送的；第二信号为第二CAN收发器在低功耗模式下响应于唤醒信号发送的。
{Subject}: 1.一种控制器局域网CAN接口电路,其特征在于,所述CAN接口电路包括：第一CAN收发器,第二CAN收发器和检测模块,其中,所述第一CAN收发器的第一CANH端口和第一CANL端口用于分别与CAN总线中的第一数据线和第二数据线连接；所述第二CAN收发器的第二CANH端口和第二CANL端口用于分别与所述第二数据线和所述第一数据线连接；所述检测模块用于基于所述第一CAN收发器的第一RXD端口发送的第一信号,和/或所述CAN收发器的第二RXD端口发送的第二信号,指示以下至少一项：所述第一CAN收发器与所述CAN总线的连接是否正确、所述第二CAN收发器与所述CAN总线的连接是否正确；其中,所述第一信号为所述第一CAN收发器在低功耗模式下响应于所述CAN总线上的唤醒信号发送的；所述第二信号为所述第二CAN收发器在低功耗模式下响应于所述唤醒信号发送的。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 充电控制集成电路及其控制方法、电动汽车
{Author}: 秦秀敬
{Author Address}: 215104 江苏省苏州市吴中区越溪天鹅荡路52号
{Subsidiary Author}: 苏州汇川联合动力系统股份有限公司
{Date}: 2025-01-07
{Notes}: CN119261601A
{Abstract}: 本申请公开了一种充电控制集成电路及其控制方法、电动汽车,涉及充电控制技术领域,其中,充电控制集成电路包括高压电池包和集成控制器,集成控制器包括直流充电模块和电机,直流充电模块包括功率单元和开关单元；功率单元分别与高压电池包和电机连接,开关单元分别与充电桩、高压电池包和电机连接；开关单元用于根据自身通断,切换接通不同的充电回路,使充电控制集成电路进入不同的充电模式；其中,充电回路包括升压充电回路、直流快充回路和升流充电回路中的任意至少两种。本申请实现了增加电路适用性与集成度,以及节省整车开发难度与成本的效果。
{Subject}: 1.一种充电控制集成电路,适于与充电桩连接,其特征在于,所述充电控制集成电路包括高压电池包和集成控制器,所述集成控制器包括直流充电模块和电机,所述直流充电模块包括功率单元和开关单元；所述功率单元分别与所述高压电池包和电机连接,所述开关单元分别与所述充电桩、所述高压电池包和所述电机连接；所述开关单元用于根据自身通断,切换接通不同的充电回路,使所述充电控制集成电路进入不同的充电模式；其中,所述充电回路包括升压充电回路、直流快充回路和升流充电回路中的任意至少两种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种隧道钻孔声波发射声系结构及其工作方法
{Author}: 刘斌;曹弘毅;刘征宇;董昭;徐晓林;张凤凯;刘嘉雯
{Author Address}: 250061 山东省济南市历下区经十路17923号
{Subsidiary Author}: 山东大学
{Date}: 2025-01-07
{Notes}: CN119266812A
{Abstract}: 本发明提供了一种隧道钻孔声波发射声系结构及其工作方法,包括发射偶极、发射单极、集成电路结构、行走编码器、陀螺仪以及发射骨架总成,发射骨架总成具有一容纳腔体,所述容纳腔体内设置有发射偶极、行走编码器、陀螺仪和发射单极；发射偶极用于发射两个指向性声波,两个声波通道相互垂直；发射单极均匀地向钻孔四周全方位发射声波；集成电路结构用于控制发射偶极和发射单极发射不同类型的声波；行走编码器用于记录结构本体在钻孔内移动的速度,以计算得到各时刻结构本体在钻孔内的位置；陀螺仪用于记录结构本体的指向方位,以获取地质体的方位角。本发明结构巧妙,能够提升探测范围。
{Subject}: 1.一种隧道钻孔声波发射声系结构,其特征是,包括发射偶极、发射单极、集成电路结构、行走编码器、陀螺仪以及发射骨架总成,其中：所述发射骨架总成具有一容纳腔体,所述容纳腔体内设置有发射偶极、行走编码器、陀螺仪和发射单极；所述发射偶极用于发射两个指向性声波,两个声波通道相互垂直；所述发射单极均匀地向钻孔四周全方位发射声波；所述集成电路结构用于控制发射偶极和发射单极发射不同类型的声波；所述行走编码器用于记录结构本体在钻孔内移动的速度,以计算得到各时刻结构本体在钻孔内的位置；所述陀螺仪用于记录结构本体的指向方位,以获取地质体的方位角。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路及其温漂补偿方法
{Author}: 钟平权;郭晓明;刘广金;彭奇;尹思儒
{Author Address}: 523000 广东省东莞市大岭山镇矮岭冚茶园路三街3号
{Subsidiary Author}: 东莞市通科电子有限公司
{Date}: 2025-01-07
{Notes}: CN119045600B
{Abstract}: 本发明涉及半导体集成电路技术领域,提供一种半导体集成电路及其温漂补偿方法,半导体集成电路包括：带隙基准电路、电流源控制电路、测量电路和温漂补偿电路；带隙基准电路分别连接电流源控制电路、测量电路和温漂补偿电路；带隙基准电路用于生成带隙基准电压；电流源控制电路用于基于带隙基准电压产生电流源,并基于电流源产生热源,以利用热源改变带隙基准电路的环境温度；测量电路用于测量环境温度；温漂补偿电路用于补偿基准电压的温漂。本发明通过对带隙基准电路进行温漂补偿的过程处理,可实现对集成电路的精确温漂补偿,有利于提高集成电路的信号处理精度。
{Subject}: 1.一种温漂补偿方法,其特征在于,包括：基于电流源控制电路中的导通子电路,产生电流源；控制电流源流经大功率三极管,使带隙基准电路所处环境的温度产生第一温度,并获得第一温度与带隙基准电路所处环境的基准温度的温度差值；基准温度为未产生热源情况下,带隙基准电路所处环境的温度；利用设定的温度与电压的对应关系表,查询获得温度差值所对应的电压差值；根据电压差值,利用设定的温漂补偿算法计算获得冷却温度值；基于冷却温度值,利用设定的温度与电压得对应关系表,获得相对应的调整电压值；根据调整电压值,利用处理器,对带隙基准电路进行温漂补偿的处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 智能温控系统
{Author}: 蒙茂良
{Author Address}: 200072 上海市静安区江场路1401弄14号1501室
{Subsidiary Author}: 天翼数字生活科技有限公司
{Date}: 2025-01-07
{Notes}: CN119268148A
{Abstract}: 本申请公开了一种智能温控系统,该系统包含有太阳能集热板、储能器及智能温控集成电路；太阳能集热板与储能器连接,将太阳能转换为热能存储于储能器；基于此,本申请可利用可再生的太阳能作为能量来源,摆脱了对传统化石能源的依赖。本申请的智能温控集成电路中的处理器,可基于历史温度序列、天气序列、空气湿度序列及室内生物情况,预测室内温度变化情况,并基于室内温度变化情况及目标温度,确定热能释放措施；基于热能释放措施对储能器进行热能释放操作,以调节室内温度；基于此,本申请不是仅根据当前温度进行调节,而是提前预判并主动干预。可见,本申请可在保证环保及节能的同时,加速室内温度调节的进程,提高使用体验感及居住舒适度。
{Subject}: 1.一种智能温控系统,其特征在于,包括太阳能集热板、储能器及智能温控集成电路；所述太阳能集热板与所述储能器连接,将太阳能转换为热能存储于储能器；所述智能温控集成电路中集成有处理器；所述处理器,基于历史温度序列、天气序列、空气湿度序列及室内生物情况,预测室内温度变化情况,并基于所述室内温度变化情况及目标温度,确定热能释放措施；基于所述热能释放措施对所述储能器进行热能释放操作,以调节室内温度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 面向大语言模型训练的集群监控方法以及相关装置
{Author}: 杨龚轶凡;朱国梁;陆涵枭;李阳;赵丰
{Author Address}: 310052 浙江省杭州市滨江区长河街道聚才路239号6幢19层
{Subsidiary Author}: 中昊芯英(杭州)科技有限公司
{Date}: 2025-01-07
{Notes}: CN119271505A
{Abstract}: 本申请涉及数据处理领域,尤其是一种面向大语言模型训练的集群监控方法以及相关装置。该方法包括：获取目标对象的原始运行数据；目标对象为专用集成电路TPU集群中的一个或多个TPU节点；TPU节点用于加速大语言模型的训练任务和推理任务；将原始运行数据转换为目标对象的待处理硬件信息；待处理硬件信息的转换方式基于TPU集群中待监测的多个指标维度配置得到；根据待处理硬件信息生成实时展示信息,并实时更新到监控面板中进行展示；实时展示信息至少包括：TPU集群对应的硬件监控信息以及计算状态信息。该方法能够实现TPU集群的实时监控,提升集群监控效率,以及集群监控系统的拓展性和灵活性。
{Subject}: 1.一种面向大语言模型训练的集群监控方法,其特征在于,所述方法包括：获取目标对象的原始运行数据；所述目标对象为专用集成电路TPU集群中的一个或多个TPU节点；所述TPU节点用于加速大语言模型的训练任务和推理任务；将所述原始运行数据转换为目标对象的待处理硬件信息；所述待处理硬件信息的转换方式基于TPU集群中待监测的多个指标维度配置得到；多个指标维度至少包括以下之一：TPU集群中目标对象的温度、实时功耗、内存使用情况；根据所述待处理硬件信息生成实时展示信息,并实时更新到监控面板中进行展示；所述实时展示信息至少包括：TPU集群对应的硬件监控信息以及计算状态信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于变压器调档开关接口的对接装置及使用方法
{Author}: 刘宏波;王宇祥;张祥健;赵思源;雷铭宣;赵天
{Author Address}: 300401 天津市北辰区双口镇西平道5340号
{Subsidiary Author}: 河北工业大学
{Date}: 2025-01-07
{Notes}: CN119269849A
{Abstract}: 本发明公开了一种用于变压器调档开关接口的对接装置及使用方法,属于电力设备技术领域,包括操作控制机构、位置调整机构和调档执行机构,操作控制机构与位置调整机构和调档执行机构通信连接；位置调整机构包括升降机构和与升降机构连接的水平位移机构,升降机构顶部的升降平台连接调档执行机构；操作控制机构能够根据测距模块和图像识别模块所传输的信息,控制位置调整机构对调档执行机构进行位置调整,实现与变压器上调档操作机构箱的调档开关接口对接。本发明能够实现根据不同种类变压器自动进行调档执行机构的位置调整,从而方便实现与变压器开关接口的对接,解决现有电动调档机构在对接时需不断人为调整位置才能实现对接费时费力的问题。
{Subject}: 1.一种用于变压器调档开关接口的对接装置,其特征在于,包括操作控制机构、位置调整机构和调档执行机构,所述操作控制机构与位置调整机构和调档执行机构通信连接；所述位置调整机构包括升降机构和与升降机构连接的水平位移机构,所述升降机构顶部的升降平台连接调档执行机构；所述位置调整机构包括测距模块,所述测距模块用于测量升降平台到位置调整机构底座的高度信息并将信息传输给操作控制机构；所述调档执行机构包括图像识别模块,所述图像识别模块用于采集调档执行机构到变压器调档开关接口的距离信息并将信息传输给操作控制机构；所述操作控制机构能够根据测距模块和图像识别模块所传输的信息,控制位置调整机构对调档执行机构进行位置调整,实现与变压器上调档操作机构箱的调档开关接口的对接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于TTL协议的集成电路自动化测试系统及方法
{Author}: 朱淇;张凯虹;孙恺凡
{Author Address}: 214181 江苏省无锡市惠山区惠洲大道900号
{Subsidiary Author}: 无锡中微腾芯电子有限公司
{Date}: 2025-01-07
{Notes}: CN119270034A
{Abstract}: 本发明关于基于TTL协议的集成电路自动化测试系统及方法,涉及集成电路测试技术领域。该系统包括接口模块、电源模块、待测芯片连接模块、测试选择模块以及显示模块；接口模块用于基于TTL协议连接至计算机设备；电源模块用于供电；待测芯片连接模块用于配置待测芯片；测试选择模块用于选择温度测试模式；显示模块用于显示测试结果。通过接口模块与计算机设备的连接,并配置测试需求,设置对应的待测芯片连接模块、测试选择模块以及显示模块,提高了集成电路测试的灵活性,满足多种集成电路测试的需求。
{Subject}: 1.一种基于TTL协议的集成电路自动化测试系统,其特征在于,所述系统包括接口模块、电源模块、待测芯片连接模块、测试选择模块以及显示模块；所述待测芯片连接模块、所述测试选择模块以及所述显示模块连接至所述接口模块；所述电源模块连接至所述接口模块、所述待测芯片连接模块、所述测试选择模块以及所述显示模块；所述接口模块用于基于TTL协议连接至计算机设备；所述电源模块用于供电；所述待测芯片连接模块用于配置待测芯片；所述测试选择模块用于选择温度测试模式；所述显示模块用于显示测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片测试机基于PCIE多机台级联及路由的通信方法
{Author}: 胡久恒;赵兴贵
{Author Address}: 311122 浙江省杭州市余杭区闲林街道裕丰路7号5号楼4层
{Subsidiary Author}: 杭州高坤电子科技有限公司
{Date}: 2025-01-07
{Notes}: CN119270036A
{Abstract}: 本发明公开了一种芯片测试机基于PCIE多机台级联及路由的通信方法,涉及集成电路测试技术领域,包括构建芯片测试机通信系统,芯片测试机通信系统将每一个ATE中的所有FPGA连成一路,本发明通过设置控制端口、PCIE多机台级联管理模块和集成电路设计模块,通过设计了一种专门的路由协议,用于在PCIE级联网络中实现数据的智能路由,根据测试机的配置、数据通道的状态以及通信需求,动态选择最优的数据传输路径,对集成电路测试数据及相应的分析结果进行管理、可视化和存储,有助于通过互联网云管控实现集成电路测试管理,提高集成电路测试管理的智能化水平,高效的通信方法使得测试数据能够更快速、准确地传输到测试机,从而提高了测试的精度和准确性。
{Subject}: 1.一种芯片测试机基于PCIE多机台级联及路由的通信方法,其特征在于,所述PCIE多机台级联包括ATE、FPGA和CMNT；ATE为自动测试设备,用于测试电子设备的功能和性能；FPGA为现场可编程门阵列,用于在现场通过编程配置的集成电路；CMNT为商业多节点测试模块,用于在多节点环境中进行的测试；所述通信方法包括：S1、构建芯片测试机通信系统,芯片测试机通信系统将每一个ATE中的所有FPGA连成一路,对主要使用的FPGA记为一号FPGA和二号FPGA,对主要使用的ATE记为一号ATE和二号ATE；S2、当一号FPGA执行结束一个指令后,一号FPGA向一号CMNT发射一个信号的同时向二号FPGA发射一个执行信号；S3、设定一号FPGA和二号FPGA为一组FPGA,二号FPGA会基于一号FPGA的反馈信号发出一个反馈信号,所述反馈信号用于测试一号FPGA的反馈信号和二号FPGA发出信号的同步情况；S4、芯片测试机通信系统将每一个CMNT连接成一路,当一号FPGA执行指令结束后,二号ATE中的三号FPGA继续执行,完成一次通信循环。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种服务器散热系统、方法及基板管理控制器
{Author}: 陈超凡;刘宝阳;王殿卫;张昭;李金锋
{Author Address}: 250014 山东省济南市高新区草山岭南路801号9层东侧
{Subsidiary Author}: 浪潮电子信息产业股份有限公司
{Date}: 2025-01-07
{Notes}: CN119271023A
{Abstract}: 本发明涉及服务器技术领域,具体公开了一种服务器散热系统、方法及基板管理控制器,在基板管理控制器上由响应速率更快的第一操作系统在基板管理控制器上电后通过第一总线、第二总线全面获取目标监控部件以及温度采集部件的温度信息,以在服务器启动阶段可以快速进入全面的服务器散热控制,在第二操作系统启动后,再由第一操作系统将总线控制权切换至第二操作系统,由第二操作系统获取目标监控部件以及温度采集部件的温度信息并执行服务器散热任务,解决相关技术中服务器启动阶段散热控制差导致高功耗、高噪声的问题。
{Subject}: 1.一种服务器散热系统,其特征在于,包括基板管理控制器、温度采集部件和散热风扇；所述基板管理控制器包括第一操作系统和第二操作系统,所述第一操作系统的响应速率高于所述第二操作系统；在所述基板管理控制器上电后,所述第一操作系统先于所述第二操作系统启动,并在启动后,通过第一总线与目标监控部件通信以获取所述目标监控部件的第一温度信息,通过第二总线访问所述温度采集部件以获取第二温度信息,根据所述第一温度信息和所述第二温度信息控制所述散热风扇运行；所述第二操作系统启动后,执行与所述第一操作系统之间的总线控制权切换任务,并在切换完毕后,通过所述第一总线获取所述第一温度信息,通过所述第二总线获取所述第二温度信息,根据所述第一温度信息和所述第二温度信息控制所述散热风扇运行。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 累加器及用于累加器的方法、集成电路芯片及计算设备
{Author}: 胡杰;蔡权雄;牛昕宇
{Author Address}: 518048 广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1408
{Subsidiary Author}: 深圳鲲云信息科技有限公司
{Date}: 2025-01-07
{Notes}: CN119271170A
{Abstract}: 本发明提供一种累加器及用于累加器的方法、集成电路芯片及计算设备,包括：主输入数据选择单元、次输入数据选择单元、数据累加反馈单元,其中,所述主输入数据选择单元用于接收外部输入数据以及来自所述数据累加反馈单元缓存的第二累加中间结果数据,输出所述外部数据或所述第二累加中间结果数据至所述数据累加反馈单元；所述次输入数据选择单元按照时钟周期接收来自所述数据累加反馈单元输出的第一累加中间结果数据并输出至所述数据累加反馈单元；所述数据累加反馈单元执行累加运算操作。根据本发明的技术方案能够使得累加器在适应芯片工作频率的基础上,减少累加运算耗时,显著提升累加运算效率。
{Subject}: 1.一种累加器,其特征在于,包括：主输入数据选择单元、次输入数据选择单元、数据累加反馈单元,其中,所述主输入数据选择单元用于接收外部输入数据以及来自所述数据累加反馈单元缓存的第二累加中间结果数据,在按照每个时钟周期接收外部数据的状态下,输出所述外部数据至所述数据累加反馈单元,外部数据输入完成后,输出所述第二累加中间结果数据至所述数据累加反馈单元；所述次输入数据选择单元按照时钟周期接收来自所述数据累加反馈单元输出的第一累加中间结果数据并输出至所述数据累加反馈单元；所述数据累加反馈单元执行累加运算操作,经过至少两个时钟周期得到所述第一累加中间结果数据并将所述第一累加中间结果数据输出至所述次输入数据选择单元,在外部数据输入完成后,缓存选定的第一累加中间结果数据,并将缓存的所述第一累加中间结果数据作为所述第二累加中间结果数据输出至所述主输入数据选择单元从而所述数据累加反馈单元在后续时钟周期对所述第一累加中间结果数据和所述第二累加中间结果数据进行累加。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于腐蚀工艺监控的表征器件
{Author}: 李燕妃;谢儒彬;乔明;张波
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-01-07
{Notes}: CN119275214A
{Abstract}: 本发明提出一种用于腐蚀工艺监控的表征器件,属于半导体技术领域。表征器件包括衬底、场氧介质层、栅氧介质层、金属前介质层、阳极多晶硅、阴极多晶硅、阳极接触孔、阴极接触孔、阳极金属、阴极金属、阳极、阴极,还包括划分的第一有源区、第二有源区、第三有源区、场区,有源区上设置的阳极多晶硅和阴极多晶硅互不相连,且分别由阳极金属和阴极金属引出,通过对阳极和阴极进行电压扫描测试,可表征集成电路工艺制造过程中多晶硅残余和场区腐蚀问题,从而指导工艺技术优化开发。提升集成电路的可靠性。同时,在引出端口采用多晶硅连接,增加了腐蚀工艺的复杂度,从另一个维度上进一步表征工艺的稳定性。
{Subject}: 1.一种用于腐蚀工艺监控的表征器件,其特征在于,所述表征器件包括衬底(11)、场氧介质层(21)、栅氧介质层(22)、金属前介质层(23)、阳极多晶硅(31)、阴极多晶硅(32)、阳极接触孔(41)、阴极接触孔(42)、阳极金属(51)、阴极金属(52)、阳极(301)、阴极(302)；衬底(11)上方均匀间隔设置有四个场氧介质层(21),四个场氧介质层(21)的三个间隙处设置栅氧介质层(22),使场氧介质层(21)与栅氧介质层(22)交替分布；从表征器件俯视方向观察,设置有场氧介质层(21)的区域划分为场区(201),场氧介质层(21)中间间隔的三个栅氧介质层(22)的区域划分为第一有源区(101)、第二有源区(102)、第三有源区(103)；阳极多晶硅(31)和阴极多晶硅(32)为长条状,均匀交替错开排布在栅氧介质层(22)和场氧介质层(21)上表面,从表征器件俯视方向观察,阳极多晶硅(31)和阴极多晶硅(32)的长边垂直于场氧介质层(21)和栅氧介质层(22)的长边,阳极多晶硅(31)和阴极多晶硅(32)的长边横跨所有场氧介质层(21)及栅氧介质层(22),阳极多晶硅(31)和阴极多晶硅(32)的短边设置在两个边缘场氧介质层(21)上表面；阳极多晶硅(31)及阴极多晶硅(32)上表面,和场氧介质层(21)及栅氧介质层(22)未覆盖阳极多晶硅(31)及阴极多晶硅(32)的上表面设置金属前介质层(23)；阳极金属(51)及阴极金属(52)设置在金属前介质层(23)上表面,从表征器件俯视方向观察,阳极金属(51)及阴极金属(52)分别设置在两个边缘场氧介质层(21)的正上方,且阳极金属(51)及阴极金属(52)的长边方向与场氧介质层(21)的长边方向平行；阳极接触孔(41)设置在阳极金属(51)下方阳极多晶硅靠近短边的边缘处；阳极金属(51)与阳极多晶硅(31)之间通过金属前介质层(23)隔离,并通过阳极接触孔(41)相连引出,形成阳极(301)；阴极接触孔(42)设置在阴极金属(52)下方阴极多晶硅靠近短边的边缘处,阴极金属(52)与阴极多晶硅(32)之间通过金属前介质层(23)隔离,并通过阴极接触孔(42)相连引出,形成阴极(302)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路的硅通孔绑定前的故障识别方法及装置
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2025-01-03
{Notes}: CN119087195B
{Abstract}: 本发明提供一种三维集成电路的硅通孔绑定前的故障识别方法及装置,该方法包括通过检测电路对多个硅通孔进行测试,分别获取每一个硅通孔的寄生电阻值,根据寄生电阻值判断硅通孔是否存在空洞故障或者开路故障；将硅通孔划分为多个格点,将硅通孔的多个格点进行切割磁场运动,根据硅通孔在切割磁场运动时的磁场强度、有效长度和运动速度计算各个格点在切割磁场运动时所产生电势差,根据各个格点的电势差确定各格点是否存在异常；记录存在异常的格点的位置,并根据存在异常格点的分布情况确定硅通孔是否存在针孔故障,从而识别通孔的故障类型。该装置能实现上述的方法。本发明能够低成本、高精度的实现三维集成电路的硅通孔绑定前的故障识别。
{Subject}: 1.三维集成电路的硅通孔绑定前的故障识别方法,包括：通过检测电路对多个硅通孔进行测试,分别获取每一个所述硅通孔的寄生电阻值,根据所述寄生电阻值判断所述硅通孔是否存在空洞故障或者开路故障；其特征在于：将所述硅通孔划分为多个格点,将所述硅通孔的多个所述格点进行切割磁场运动,根据所述硅通孔在切割磁场运动时的磁场强度、有效长度和运动速度计算各个格点在切割磁场运动时所产生电势差,根据各个所述格点的电势差确定各所述格点是否存在异常；记录存在异常的格点的位置,并根据存在异常所述格点的分布情况确定所述硅通孔是否存在针孔故障,从而识别格点故障缺陷和故障类型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路塑封设备树脂直线上料机构
{Author}: 纵雷;詹微丽;汪昌来;陈小飞
{Author Address}: 230601 安徽省合肥市经济技术开发区青龙潭路3435号智能科技园(南区)A栋二层
{Subsidiary Author}: 安徽众合半导体科技有限公司
{Date}: 2025-01-03
{Notes}: CN119238799A
{Abstract}: 本发明公开了一种集成电路塑封设备树脂直线上料机构,具体涉及集成电路塑封设备技术领域,本发明树脂首先经过整列组件的排列,将无规则排列的树脂整列为竖直直线排列的树脂,并通过检测传感器对树脂的高度进行筛选,剔除不合格树脂,而合格的树脂按规定步距导入拨爪内部；搬运组件从拨爪内一次性抓取所有合格树脂,运送至投放组件的上方并一次性投放所有树脂；投放组件上下运动,将树脂夹内的树脂升降后,配合推料单元开始动作,将树脂夹内的树脂投放至上料机械手中,从而完成整个树脂自动上料动作,提高工作效率。
{Subject}: 1.一种集成电路塑封设备树脂直线上料机构,其特征在于：包括对树脂排列的整列组件(2),所述整列组件(2)的一侧设置有投放组件(4),所述投放组件(4)的上方设置有用于将整列组件(2)中的树脂一次性转移的搬运组件(3)；所述整列组件(2)包括用于储放树脂的料仓(20),所述料仓(20)的底面贴合设置有震动盘(21),且料仓(20)的出料端连接有用于将树脂竖直排列的整列轨道(22),所述整列轨道(22)的端部设置有对树脂高度检测的检测传感器(23),所述检测传感器(23)的一侧滑动设置有对合格树脂储放的对接单元,且检测传感器(23)的下方设有用于不合格树脂掉入的废料收集仓(26)；所述搬运组件(3)包括横向直线运动模组二(30),所述横向直线运动模组二(30)上滑动设置有纵向直线运动模组(31),且横向直线运动模组二(30)与纵向直线运动模组(31)垂直设置,所述纵向直线运动模组(31)上滑动安装有对树脂卡定的夹持单元,夹持单元包括多个夹持气缸(36),所述夹持气缸(36)的底面驱动连接有对树脂夹持的夹爪(37)；所述投放组件(4)包括支撑板(44),所述支撑板(44)的内部安装有皮带轮单元(45),所述皮带轮单元(45)的皮带表面固定有侧板架(41),所述侧板架(41)的内侧固定连接有至少一个树脂夹(40),且侧板架(41)的内部位于树脂夹(40)的下方安装有用于顶出树脂至上料机械手内的推料单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 监测铅板氧化程度的报警装置、方法及铅板防辐射门
{Author}: 唐波;崔广君;付颖;司志新;李娜;孙士芳;赵文亮;刘新正;泮业玲;汪东星
{Author Address}: 250300 山东省济南市长清区平安镇驻地220国道东
{Subsidiary Author}: 山东平安环境科技有限公司
{Date}: 2025-01-03
{Notes}: CN119245488A
{Abstract}: 本发明属于报警装置领域,具体涉及一种监测铅板氧化程度的报警装置、方法及铅板防辐射门。报警装置包括：基座,含有底板和至少一个环形体且底板上配置有导向轨；传动块,中部与底板匹配且能相对底板移动,其一端面侧形成有径向缘板及滚轮,另一端面侧伸向环形体；弹簧,套装在传动块上,一端与底板触,另一端与径向缘板接触,能在传动块上施加弹性力；检测单元,固定在环形体内且与传动块匹配,包括传感部和集成电路部,使传动块相对底板移动时,能使检测单元上的传感部发生物理量变化且能向集成电路部反馈传感信号；驱动单元,与基座匹配,能驱使基座移动。本发明有助于实现对铅板表面的氧化程度进行监测和预警。
{Subject}: 1.一种监测铅板氧化程度的报警装置(400),其特征在于,包括：基座(10),包含底板(11)和至少一个环形体(12),且各个环形体(12)分别通过支撑结构相对固定在底板(11)的同一侧；在底板(11)上,于其背离设置有环形体(12)的一侧配置有导向轨(113)；传动块(20),中部与底板(11)匹配,并使传动块(20)能相对底板(11)沿环形体(12)的轴向移动；在背离环形体(12)的一端面侧形成有径向缘板(21)以及枢轴地配置有滚轮(22)；另一端面侧延伸向环形体(12)；滚轮(22)的轴线延伸方向相对环形体(12)的轴向垂直且轮面至少部分地相对传动块(20)的端面向外伸出；径向缘板(21)与底板(11)之间形成有间距；弹簧(40),套装在传动块(20)上,一端与底板(11)接触,另一端与径向缘板(21)接触,且使弹簧(40)能在传动块(20)上施加沿轴向的弹性力；检测单元(60),固定设在环形体(12)内,且能与传动块(20)伸向环形体(12)的端面侧匹配；包括传感部和集成电路部；传动块(20)相对底板(11)移动时,能使检测单元(60)上的传感部发生物理量变化且能向集成电路部反馈传感信号；驱动单元(70),与基座(10)匹配,并能驱使基座(10)沿导向轨(113)移动；环形体(12)与传动块(20)一一对应匹配；传动块(20)与弹簧(40)、检测单元(60)分别一一对应匹配。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的测试电路和装置
{Author}: 李良明;赵铁良;邵冬冬;丁鲲鹏
{Author Address}: 361000 福建省厦门市海沧区壅厝路106号海沧半导体产业基地2#楼1-4层
{Subsidiary Author}: 厦门四合微电子有限公司
{Date}: 2025-01-03
{Notes}: CN119247106A
{Abstract}: 本发明提供一种集成电路芯片的测试电路和装置,包括控制器输出幅值变化的电平信号和测试指令,DC/DC降压电路连接控制器,基于稳定的参考电压和幅值变化的电平信号输出预设范围的电压信号,并连接至待测集成电路芯片的电源正极,恒压基准电路连接待测集成电路芯片的电源负极,将待测集成电路芯片的电源负极抬高至基准电压,双向电平转换电路实现控制器和待测集成电路芯片的通信；该测试电路通过控制器和DC/DC降压电路输出变化的电压,恒压基准电路抬高集成电路芯片的负极电压,可以使得待测集成电路芯片的输入电压在工作电压的范围内,并通过双向电平转换电路实现信号通信,进而实现集成电路芯片的性能测试,体积小,使用灵活方便。
{Subject}: 1.一种集成电路芯片的测试电路,其特征在于,包括：控制器,用于输出幅值变化的电平信号和对所述集成电路芯片进行测试的指令；DC/DC降压电路,连接所述控制器,接收所述幅值变化的电平信号,并基于稳定的参考电压和所述幅值变化的电平信号输出预设范围的电压信号,并连接至所述待测集成电路芯片的电源正极；恒压基准电路,连接所述待测集成电路芯片的电源负极,用于输出恒定的基准电压,将所述待测集成电路芯片的电源负极抬高至所述基准电压,使得所述待测集成电路芯片的输入电压在工作电压的范围内；双向电平转换电路,用于将所述控制器的通信端口电压与所述待测集成电路芯片的通信端口电压进行互换,实现所述控制器和所述待测集成电路芯片的通信。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于检测集成电路性能的测试方法
{Author}: 史勤刚;张佳芬;高娟;毛敏
{Author Address}: 610000 四川省成都市高新区百叶路1号
{Subsidiary Author}: 电子科技大学成都学院
{Date}: 2025-01-03
{Notes}: CN119247114A
{Abstract}: 本发明涉及集成电路测试技术领域,尤其涉及一种用于检测集成电路性能的测试方法,包括获取电路板中对应测试触点的检测电压；将测试数据输入到电路板中,监测数据回报频率；对电路进行滤波；基于检测电压和测试数据的数据量确定电路板是否合格,在判定电路板异常时,基于电压波动参量确定针对电路板异常的处理方式；在判定电路板合格,或判定发出针对电路板异常的警报信息时,对下一电路板进行测试。获取电路板的电参数,对电路板是否合格进行检测,在确定电路板异常时,依据电压波动参量进一步对电路板的检测参数进行调节,在提高了对电路板的检测准确性的同时,进一步提高了对电路板的检测效率。
{Subject}: 1.一种用于检测集成电路性能的测试方法,其特征在于,包括：S1,供能机械臂夹持电源供应器的电源输出端为固定夹具固定的电路板提供电源,检测机械臂夹持电压表的输出探头获取电路板中对应测试触点的检测电压；S2,将测试数据输入到电路板中,监测数据回报频率；S3,对电路进行滤波；S4,基于检测电压和测试数据的数据量确定电路板是否合格,在判定电路板异常时,基于电压波动参量确定针对电路板异常的处理方式,处理方式为将各机械臂针对电路板的对应触点施加的测试压力调节至对应值,或将对电路的滤波区间调节至对应值；在判定电路板合格,或判定发出针对电路板异常的警报信息时,对下一电路板进行测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路堆叠封装散热结构
{Author}: 赵越;刘顺生
{Author Address}: 518000 广东省深圳市宝安区福永街道和平和景工业区4幢
{Subsidiary Author}: 深圳市秀武电子有限公司
{Date}: 2025-01-03
{Notes}: CN119252805A
{Abstract}: 本发明属于半导体芯片封装技术领域,涉及集成电路堆叠封装散热结构,包括基板组件,所述基板组件的顶部设置有芯片组件,所述芯片组件的顶部设置有散热组件,本发明通过设置第一导热片,通过将第一芯片、第二芯片和第三芯片交错设置,并且分别在芯片之间不重合的部分设置第一导热片和第二导热片,通过第一导热片、第二导热片和第三导热片与芯片接触面涂覆硅脂,将芯片运算时产生的大量热量及时导出至第一导热片和第二导热片的内部,并通过第一导热管、第二导热管和第三导热管传导至散热片,通过吸收芯片的正面和背面的热量,达到快速散热的目的。
{Subject}: 1.集成电路堆叠封装散热结构,其特征在于,包括基板组件(1),所述基板组件(1)的顶部设置有芯片组件(2),所述芯片组件(2)的顶部设置有散热组件(3)；散热组件(3),所述散热组件(3)包括第一导热片(301)、第二导热片(302)、散热片(303)、第三导热片(304)和第一导热管(305),所述第一导热片(301)固定安装在基板组件(1)的顶部,所述第二导热片(302)固定安装在芯片组件(2)的一侧,所述第三导热片(304)设置在芯片组件(2)的顶部,所述第三导热片(304)的顶部设置有散热片(303),所述第一导热片(301)的顶部固定连接有第一导热管(305)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于闭环反馈控制的电荷泵电路
{Author}: 王玉伟;李致铭;孙权;孙航;董磊;王晓飞;郑哲;刘勇
{Author Address}: 710000 陕西省西安市高新区锦业路70号卫星大厦5层
{Subsidiary Author}: 西安航天民芯科技有限公司;北京智芯微电子科技有限公司
{Date}: 2025-01-03
{Notes}: CN119254009A
{Abstract}: 本发明公开了一种基于闭环反馈控制的电荷泵电路,其涉及模拟集成电路电源管理技术领域。包括：两相不交叠时钟产生电路、控制信号产生电路和电荷泵主体电路。电荷泵主体电路包括交叉耦合电路、反馈电路和运放电路。交叉耦合电路的输出电压通过输出端口VCP输出,将输出端口VCP处电压依次经过反馈电路和运放电路处理后通过运放输出端口VPVB反馈至控制信号产生电路,以实现电荷泵主体电路的反馈控制,得到高压电压源。本发明的高压源电压精度高,且高压源电压的绝对值不会随集成电路制造工艺的误差以及温度的变化而变化。
{Subject}: 1.一种基于闭环反馈控制的电荷泵电路,其特征在于,包括：两相不交叠时钟产生电路、控制信号产生电路和电荷泵主体电路；所述电荷泵主体电路包括：交叉耦合电路、反馈电路和运放电路；所述交叉耦合电路的输入端连接电源VDD,所述交叉耦合电路的输出端连接输出端口VCP和所述反馈电路的输入端,所述反馈电路的输出端连接所述运放电路；所述反馈电路包括第一可调电阻R1和第二可调电阻R2；所述第一可调电阻R1的一端连接所述交叉耦合电路的输出端,所述第一可调电阻R1的另一端连接所述第二可调电阻R2的一端和所述运放电路；所述第二可调电阻R2的另一端接地；所述运放电路包括第一运算放大器OP1和第二运算放大器OP2；所述第一运算放大器OP1的同相输入端IN+连接所述反馈电路,所述第一运算放大器OP1的反相输入端IN-连接基准源端口VREF,所述第一运算放大器OP1的输出端OUT连接所述第二运算放大器OP2的同相输入端IN+；所述第二运算放大器OP2的反相输入端IN-和输出端OUT连接运放输出端口VPVB,所述运放输出端口VPVB与所述控制信号产生电路连接；交叉耦合电路的输出电压通过输出端口VCP输出,将输出端口VCP处电压依次经过反馈电路和运放电路处理后通过运放输出端口VPVB反馈至控制信号产生电路,以实现电荷泵主体电路的反馈控制,得到高压电压源。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于人工神经网络的集成电路扫描链诊断方法及系统
{Author}: 严大鹏;雷鸣飞;蔡志匡;王子轩
{Author Address}: 210046 江苏省南京市栖霞区文苑路9号
{Subsidiary Author}: 南京邮电大学
{Date}: 2024-12-31
{Notes}: CN119224550A
{Abstract}: 本发明公开了一种基于人工神经网络的集成电路扫描链诊断方法及系统,该方法首先为集成电路扫描链中的每个扫描触发器注入随机的stuck at-0和stuck at-1两种故障,其中通过线性反馈移位寄存器生成为随机数得到故障的随机周期；然后执行自动测试向量生成,得到包含故障信息的pattern报告和对应的仿真日志；最后通过pattern报告和仿真日志得到整数故障向量和标签向量,将整数故障向量和标签向量输入到人工神经网络中进行训练和验证,通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置。本发明生成随机周期故障,剔除异常数据,使用人工神经网络模型,有效减少人为误判和漏检的风险,实现精准预测。
{Subject}: 1.一种基于人工神经网络的集成电路扫描链诊断方法,其特征在于,包括如下步骤：为集成电路扫描链中的每个扫描触发器注入随机的stuck-at-0和stuck-at-1两种故障,其中通过线性反馈移位寄存器生成为随机数得到故障的随机周期；执行自动测试向量生成,得到包含故障信息的pattern报告和对应的仿真日志；通过pattern报告和仿真日志得到整数故障向量和标签向量,将整数故障向量和标签向量输入到人工神经网络中进行训练和验证,通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种在轨集成电路老化故障诊断方法及诊断系统
{Author}: 王志龙;王新胜;魏玮;王少冬;宋艳红
{Author Address}: 264209 山东省威海市环翠区文化西路2号
{Subsidiary Author}: 哈尔滨工业大学(威海)
{Date}: 2024-12-31
{Notes}: CN119226945A
{Abstract}: 本发明提供了一种在轨集成电路老化故障诊断方法及诊断系统,涉及集成电路设计技术领域,包括地面训练：采集特征参数,基于SPI协议算法、数字信号恢复定点小数算法、小波变换滤波算法和离差标准化算法进行特征参数处理,构建老化失效故障数据集,经由反向传播算法训练得到前馈神经网络参数,移植到基于Pytorch搭建的前馈神经网络和FPGA搭建的前馈神经网络进行联合测试；在轨测试：数据进入数据缓冲区,向学习训练模块提供训练数据,使用指数加权移动平均算法周期性更新前馈神经网络参数,将前馈神经网络参数移植到基于Pytorch搭建的前馈神经网络和FPGA搭建的前馈神经网络进行联合测试。实现对于在轨数据的持续学习,适应空间环境的非规律周期性电磁影响。
{Subject}: 1.一种在轨集成电路老化故障诊断方法,其特征在于,包括：地面训练：由采集器件采集转换待测模块的特征参数,基于包括SPI协议算法、数字信号恢复定点小数算法、小波变换滤波算法和离差标准化算法的特征参数处理模块进行特征参数处理,依据特征参数处理后的实测老化失效参数构建神经网络老化失效故障数据集,经由基于反向传播算法的学习训练模块训练得到前馈神经网络参数,将所述前馈神经网络参数移植到基于Pytorch搭建的前馈神经网络和FPGA搭建的前馈神经网络进行联合测试；在轨测试：特征参数处理后数据首先进入已包含地面训练神经网络老化失效故障数据集的数据缓冲区,自数据缓冲区向所述基于反向传播算法的学习训练模块提供训练数据,使用指数加权移动平均算法周期性更新前馈神经网络参数,将所述前馈神经网络参数移植到基于Pytorch搭建的前馈神经网络和FPGA搭建的前馈神经网络进行联合测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 相移掩模板遮光带的检测方法
{Author}: 董俊;金佩;张其学;王雷;宋振伟;张守龙
{Author Address}: 214028 江苏省无锡市新吴区新洲路30号
{Subsidiary Author}: 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司
{Date}: 2024-12-31
{Notes}: CN119225113A
{Abstract}: 本申请涉及半导体集成电路制造技术领域,具体涉及一种相移掩模板遮光带的检测方法。该方法包括：对所述待测相移掩模板进行第一次曝光操作形成第一曝光区；所述检测透光部中的检测结构经过所述第一次曝光操作形成B初始检测图形；对所述待测相移掩模板进行第二次曝光操作形成第二曝光区,所述检测透光区中的检测结构经过所述第二次曝光操作,在所述B初始检测图形的基础上形成B最终检测图形,所述目标遮光部中的检测结构经过所述第二次曝光操作形成A最终检测图形；基于所述A最终检测图形的关键尺寸和所述B最终检测图形的关键尺寸差异,判断所述待测相移掩模板的遮光膜覆盖区是否异常。
{Subject}: 1.一种相移掩模板的检测方法,其特征在于,所述相移掩模板的曝光重叠模板部包括目标遮光部和目标透光部,所述目标遮光部中设有检测透光部；所述曝光重叠模板部中设有多个相同的检测结构,所述目标透光部、目标遮光部和所述检测透光部中分别设置相同的检测结构；所述相移掩模板的检测方法包括以下步骤：对所述待测相移掩模板进行第一次曝光操作形成第一曝光区；所述检测透光部中的检测结构经过所述第一次曝光操作形成B初始检测图形；对所述待测相移掩模板进行第二次曝光操作形成第二曝光区,所述检测透光区中的检测结构经过所述第二次曝光操作,在所述B初始检测图形的基础上形成B最终检测图形,所述目标遮光部中的检测结构经过所述第二次曝光操作形成A最终检测图形；基于所述A最终检测图形的关键尺寸和所述B最终检测图形的关键尺寸差异,判断所述待测相移掩模板的遮光膜覆盖区是否异常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 卫星控制器的监控系统、方法、装置、设备、介质及产品
{Author}: 陈超凡;刘宝阳;李金锋;王兴隆;张昭
{Author Address}: 250014 山东省济南市高新区草山岭南路801号9层东侧
{Subsidiary Author}: 浪潮电子信息产业股份有限公司
{Date}: 2024-12-31
{Notes}: CN119225255A
{Abstract}: 本发明涉及服务器技术领域,具体公开了卫星控制器的监控系统、方法、装置、设备、介质及产品,针对相关技术中对卫星控制器出现故障时才进行处理的情况,采用带外管理总控制器在确定卫星控制器处于正常应答状态时还根据业务请求命令的命令信息和响应命令的响应信息对卫星控制器对业务请求命令的执行结果进行检测,若检测到响应信息中存在第一异常信息的次数达到异常次数累积阈值,则确定卫星控制器为异常工作状态,从异常任务执行结果信息、异常完成码两个角度实现捕捉卫星控制器在发生故障之前出现异常的细节,从而对卫星控制器的故障做出提前处理,避免卫星控制器故障造成设备宕机等严重后果,保证数据中心服务器稳定运行。
{Subject}: 1.一种卫星控制器的监控系统,其特征在于,包括带外管理总控制器和第一总线；所述带外管理总控制器用于通过所述第一总线向卫星控制器发送业务请求命令,若接收到所述卫星控制器通过所述第一总线反馈的响应命令,则确定所述卫星控制器处于正常应答状态；根据所述业务请求命令的命令信息和所述响应命令的响应信息对所述卫星控制器对所述业务请求命令的执行结果进行检测；若检测到所述响应信息中存在第一异常信息的次数达到异常次数累积阈值,则确定所述卫星控制器为异常工作状态；其中,第一异常信息包括异常任务执行结果信息、异常完成码中的至少一种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于PCB设计的设计规则检查方法、装置及设备
{Author}: 杨飞;魏再韬;吴海清
{Author Address}: 315000 浙江省宁波市高新区院士路66号创业大厦2号楼4-655室
{Subsidiary Author}: 宁波为昕科技有限公司
{Date}: 2024-12-31
{Notes}: CN119227631A
{Abstract}: 本公开提供了一种用于PCB设计的设计规则检查方法、装置及设备,所述方法包括从设计工程文件中提取设计数据；其中,设计工程文件中包括集成电路、PCB数据；根据预配置的规则库中的设计规则对设计数据进行整理,得到设计结果；根据预设的检查规则对设计结果进行检查,得到检查报告；检查报告包括不符合设计规则的设计位置；针对不符合设计规则的设计位置进行修改,得到最终设计结果。本申请实现了设计规则的自动检查,直接在设计环境进行检查,查出错误直接定位直接修改,提高了设计效率。
{Subject}: 1.一种用于PCB设计的设计规则检查方法,其特征在于,所述方法包括：从设计工程文件中提取设计数据；其中,所述设计工程文件中包括集成电路、PCB数据；根据预配置的规则库中的设计规则对所述设计数据进行整理,得到设计结果；根据预设的检查规则对所述设计结果进行检查,得到检查报告；所述检查报告包括不符合设计规则的设计位置；针对不符合设计规则的设计位置进行修改,得到最终设计结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 扩展设备热移除的实现装置、服务器及实现方法
{Author}: 曹务勇;孙秀强
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-31
{Notes}: CN119226207A
{Abstract}: 本申请提供一种扩展设备热移除的实现装置、服务器及实现方法,方法包括响应于服务器启动,基本输入输出系统检测每个扩展插槽对应的中断控制选项的设置值；响应于检测到中断控制选项的设置值为使能,设置与目标扩展插槽匹配的通用输入输出芯片的目标引脚的状态值为第一预设值以触发系统中断；响应于检测到服务器进入操作系统,操作系统解析电源管理配置协议中与目标扩展插槽对应的目标中断状态寄存器；目标中断状态寄存器为第一预设值,触发对接入的目标扩展设备执行热移除操作。在GPIO芯片与扩展插槽的中断信号线的物理连接的基础上,实现了在操作系统下对扩展设备进行热移除,扩大可热移除的设备范围,提高服务器的可靠性和稳定性。
{Subject}: 1.一种扩展设备热移除的实现装置,其特征在于,所述装置包括第一处理器、基本输入输出系统以及第一通用输入输出芯片；所述第一处理器通过第一扩展总线与一个或多个第一扩展插槽连接,所述第一扩展插槽用于接入扩展设备；所述第一扩展插槽内设置有第一中断信号线,所述第一扩展插槽通过所述第一中断信号线与第一通用输入输出芯片的指定引脚连接；所述基本输入输出系统通过系统总线与第一处理器通信连接,所述第一处理器通过第一集成电路总线与所述第一通用输入输出芯片连接；所述基本输入输出系统基于所述第一处理器和第一集成电路总线设置所述第一通用输入输出芯片的引脚状态以控制所述第一处理器上的第一扩展插槽的中断信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示装置与温度补偿方法
{Author}: 王钧正;陈泓钧;马宗林
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 友达光电股份有限公司
{Date}: 2024-12-31
{Notes}: CN119229793A
{Abstract}: 本发明提出一种显示装置与温度补偿方法。此方法包括：通过温度感测器取得温度值,其中温度感测器对应至显示面板中像素阵列的一区域,此区域包含多个像素结构；设定上述区域中的降取样位置,并接收对应至降取样位置的子像素值；根据温度值取得降取样位置上的补偿温度值；根据子像素值以及补偿温度值查询查找表以得到补偿值；以及根据子像素值以及补偿值产生驱动值以驱动位于降取样位置的像素结构,并根据驱动值更新查找表。
{Subject}: 1.一种显示装置,包含：一显示面板,包含一像素阵列,该像素阵列包含多个像素结构；一第一温度感测器,对应至该像素阵列中的一第一区域,该第一区域包含该些像素结构中的一部分,该第一温度感测器用以取得一第一温度值；以及一温度补偿电路,电性连接至该第一温度感测器,用以设定该第一区域中的一降取样位置,并接收对应至该降取样位置的一第一子像素值,其中该温度补偿电路用以根据该第一温度值取得该降取样位置上的一第一补偿温度值,根据该第一子像素值以及该第一补偿温度值查询一查找表以得到一第一补偿值,根据该第一子像素值以及该第一补偿值产生一第一驱动值以驱动位于该降取样位置的一第一像素结构,并根据该第一驱动值更新该查找表。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于自监督学习的超图分割方法
{Author}: 白森;杨春琦;蒋振刚
{Author Address}: 130000 吉林省长春市卫星路7089号
{Subsidiary Author}: 长春理工大学
{Date}: 2024-12-31
{Notes}: CN119228828A
{Abstract}: 本发明属于超图分割技术领域,尤其为一种基于自监督学习的超图分割方法,以在集成电路设计等工业应用场景中提供割边数量更少、平衡性更好的超图分割问题的解。本发明,仅需要超图结构和需要分割成的子分块的数量作为输入,通过端到端的自监督神经网络模型训练并自动求解超图分割问题,由于采用的损失函数包含的运算均为PyTorch等目前深度学习框架支持的矩阵运算,因此有着较高的运算效率,以多层超图分割为代表的传统启发式图分割算法由于需要使用启发信息,因此容易落入局部最优,相比之下本专利方法可能在一些情况下取得更加逼近全局最优解的结果,与传统方法相比能够在保证超图分割得到的各分块平衡性的同时,在降低割边的数量方面具有一定优势。
{Subject}: 1.一种基于自监督学习的超图分割方法,其特征在于,包括如下步骤：步骤一：给定一个超图 和关联矩阵,首先随机生成节点特征矩阵并输入到超图神经网络,以输出节点嵌入矩阵,即中各节点属于的概率分布矩阵；步骤二：将输入超图分割模块,通过超图分割模块定义的损失函数训练并使收敛。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 模拟与混合信号集成电路的分析测试系统及方法
{Author}: 杨军;牟云飞;夏启飞;朱俊琦;张少波;权亚娟;王彩云;白明月;何海莹;雷森;宋永林;张晨雪;徐方林;罗清扬;杜凯
{Author Address}: 710077 陕西省西安市高新区锦业路69号创业园A区12号现代企业中心东区2-10402
{Subsidiary Author}: 西安西谷微电子有限责任公司
{Date}: 2024-12-31
{Notes}: CN119232155A
{Abstract}: 本申请提供的模拟与混合信号集成电路的分析测试系统及方法,具体涉及集成电路测试技术领域,该系统集成了数据获取、抖动与噪声分离、谱泄漏消除、削波失真抑制及FPGA测试基板模块。数据获取模块负责采集待测电路的原始测试数据,主要关注A/D和D/A转换器的输出信号,通过抖动与噪声分离技术、谱泄漏消除技术及削波失真抑制技术处理输出信号,以提升数据质量。FPGA测试基板模块则基于通用可配置的测试平台,对处理后的数据进行深入分析,最终精确获取待测模拟与混合信号集成电路的性能测试结果,确保测试的高效与准确。该系统突破了抖动与噪声分离技术、频谱泄漏消除技术和削波失真抑制技术,进而提高模拟与混合信号集成电路的分析测试的精度和效率。
{Subject}: 1.一种模拟与混合信号集成电路的分析测试系统,其特征在于,所述系统包括：数据获取模块,所述数据获取模块部署在所述分析测试系统中,所述数据获取模块用于获取待测模拟与混合信号集成电路的原始测试数据,所述原始测试数据用于指示A/D转换器和D/A转换器的输出信号；抖动与噪声分离模块,与所述数据获取模块连接,所述抖动与噪声分离模块用于通过抖动与噪声分离技术处理所述原始测试数据以获得分离抖动和噪声后的所述原始测试数据；谱泄漏消除模块,与所述数据获取模块连接,所述谱泄漏消除模块用于采用谱泄漏消除技术处理所述原始测试数据以获取消除频谱泄漏后的所述原始测试数据；削波失真抑制模块,与所述数据获取模块连接,所述削波失真抑制模块用于通过削波失真抑制技术处理所述原始测试数据以获取抑制削波失真后的所述原始测试数据；FPGA测试基板模块,所述PGA测试基板模块与所述抖动与噪声分离模块、所述谱泄漏消除模块及所述削波失真抑制模块连接,所述FPGA测试基板模块用于通过基于FPGA测试基板技术搭建通用可配置的测试平台,并对经过抖动与噪声分离模块、谱泄漏消除模块、削波失真抑制模块处理过的所述原始测试数据进行处理和分析,最终获取待测模拟与混合信号集成电路的性能测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种5G小站前传卡装置
{Author}: 谢胜;刘鸿阳;曹毅清;林旷
{Author Address}: 518000 广东省深圳市宝安区福海街道展城社区福海国际科技园C区C4栋101
{Subsidiary Author}: 深圳市佳贤通信科技股份有限公司
{Date}: 2024-12-31
{Notes}: CN222283498U
{Abstract}: 本实用新型涉及通信技术领域,公开了一种5G小站前传卡装置,通过PCIE与底座服务器连接,包括负责High-PHY的加速处理的集成电路、负责数据格式转换的可编辑逻辑电路、负责接收GPS和北斗信号的授时定位电路、金手指以及前段的四个负责与有源天线单元连接的光口；还包括与可编辑逻辑电路电连接并用于通过前传的四个光口实现与EU时间同步的时钟电路；所述集成电路通过PCIE x4与底座服务器上的MAC交互,所述集成电路、授时定位电路、四个光口均与可编辑逻辑电路电连接,本实用新型采用即插即用的通用前传板卡,实现了标准的option7-2的组网模式,使得协议栈可以使用通用服务器,板卡还实现了时钟方案,这样节省了成本,降低了系统复杂度。
{Subject}: 1.一种5G小站前传卡装置,通过PCIE与底座服务器连接,其特征在于,包括：负责High-PHY的加速处理的集成电路、负责数据格式转换的可编辑逻辑电路、负责接收GPS和北斗信号的授时定位电路、金手指以及前段的四个负责与有源天线单元连接的光口；还包括与可编辑逻辑电路电连接并用于通过前传的四个光口实现与EU时间同步的时钟电路；所述集成电路通过PCIE x4与底座服务器上的MAC交互,所述集成电路、授时定位电路、四个光口均与可编辑逻辑电路电连接,所述集成电路、可编辑逻辑电路均与金手指电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路最差性能处理方法及装置、电子设备、介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-12-27
{Notes}: CN119203917A
{Abstract}: 本申请提供一种集成电路最差性能处理方法及装置、电子设备、介质,应用于集成电路设计、可靠性评估技术领域。通过在初步得到的失效边界附近基于重要性采样原理进一步缩小采样范围,并确定出电路性能正态分布在6-sigma位置的电路性能预测值,而后将预测值结合电路性能的线性模型构成优化问题,求解得到接近真实情况的工艺偏差向量,最终基于接近真实情况的工艺偏差向量通过电路仿真得到6-sigma位置的真实电路性能值,电路性能空间的边界值通过在有限的仿真点上快速精确地求解到接近真实情况的最差性能,显著提高了集成电路的性能评估效率和准确性。
{Subject}: 1.一种集成电路最差性能处理方法,其特征在于,包括：计算数据集D-3中的每一个采样点x-i的对应权重和该采样点x-i的电路性能仿真结果y-i对应的失效率；其中,数据集D-3为由电路性能仿真结果y-i构成的电路性能向量y-3和由采样点x-i构成的采样矩阵X-3构成的数据集,采样矩阵X-3中的采样点x-i对应的电路性能仿真结果y-i排好序构成电路性能向量y-3,预先寻找到的失效边界上的点按预设采样数N-3重新采样得到的采样点x-i构成采样矩阵X-3；权重和失效率的计算如下：其中,,pdf-(norm)表示数据集D-3对应的M维标准正态分布的概率密度函数,pdf-(shift)表示数据集D-3对应的以失效边界的最优解x-(nz,2)～*为均值、以预设倍数对原标准差缩小后得到新标准差的M维正态分布的概率密度函数；I(y-j)在y-j =y-i时取值为1,其余情况为0；令失效率向量f=[fail-1, fail-2, …, fail-(N3)]表示电路性能向量y-3所对应的失效率；根据电路性能向量y-3和失效率向量f,确定失效率fail-(6-sigm)对应的电路性能预测值y-(6-sigma)；其中,根据高斯分布对失效率向量f确定6倍标准差位置对应的失效率：,cdf-(norm)表示标准正态分布的累计分布函数；基于线性模型y=f-3(x-(nz))和电路性能预测值y-(6-sigma),构建优化问题：其中,采用交叉验证的正交基追踪算法,基于数据集D-3对电路性能指标进行线性建模,得到线性模型：y=f-3(x-(nz))=,f-3(x-(nz))为线性回归的值,为关键变量组成的向量的转置,coef为回归系数向量,为截距；为关键变量向量范数；求解优化问题得到电路性能预测值y-(6-sigma)对应的真实采样点x～*,并对真实采样点x～*进行仿真后得到对应的电路性能空间在6-sigma处的真实仿真结果y*。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装的高铅BGA焊接设备
{Author}: 王安林
{Author Address}: 102209 北京市昌平区超前路37号1幢2层4-2
{Subsidiary Author}: 北京三重华星电子科技有限公司
{Date}: 2024-12-27
{Notes}: CN119188009A
{Abstract}: 本发明公开了一种集成电路封装的高铅BGA焊接设备,本发明涉及焊接设备技术领域,包括复合机构。该集成电路封装的高铅BGA焊接设备,通过复合机构设计,将物料放置在放置台上,然后通过夹持机构对物料进行夹持,以此达到固定物料的作用,防止在焊接物料的时候发生偏移,影响焊接效率和焊接质量,转向架可以在焊接架顶部转动,增加部件的灵活度,焊机通过与滑动组进行滑动连接,以此达到调节焊接高度的作用,扩大适用范围,通过焊接口对物料进行焊接,在焊接的时候使定位机构对准物料焊接点,以此达到预定位的作用,提高焊接的精确度,防止发生偏移,提高焊接效率。
{Subject}: 1.一种集成电路封装的高铅BGA焊接设备,其特征在于,包括：复合机构(1),该复合机构(1)用于对高铅BGA进行焊接；处理机构(2),该处理机构(2)用于对复合机构(1)进行清理；所述复合机构(1)顶部的两边与处理机构(2)的底部固定连接；其中,所述复合机构(1)包括复合底座(11),所述复合底座(11)顶部的两边与处理机构(2)的底部固定连接,所述复合底座(11)的顶部固定连接有焊接架(12),所述焊接架(12)外部远离复合底座(11)的一侧转动连接有转向架(13),所述转向架(13)外部远离焊接架(12)的一侧固定连接有滑动组(14),所述滑动组(14)的内侧滑动连接有焊机(15),所述焊机(15)外部靠近复合底座(11)的一侧固定连接有焊接口(16),所述焊机(15)外部靠近焊接口(16)的一侧固定连接有定位机构(17),所述复合底座(11)顶部靠近焊接架(12)的一侧固定连接有放置台(18),所述放置台(18)外部的两侧均固定连接有夹持机构(19)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板和显示装置
{Author}: 李少波
{Author Address}: 100176 北京市大兴区北京经济技术开发区经海一路118号
{Subsidiary Author}: 北京京东方显示技术有限公司;京东方科技集团股份有限公司
{Date}: 2024-12-27
{Notes}: CN119200290A
{Abstract}: 本申请公开了一种显示面板和显示装置。显示面板包括阵列基板和集成电路,阵列基板的一面设置有多个焊盘,集成电路与多个焊盘相对设置,集成电路包括分别排列在两侧的多个输入引脚和多个输出引脚,焊盘与集成电路的引脚一一对应,在第一方向上,焊盘的尺寸大于引脚的尺寸且第一方向上相邻的两个焊盘之间的距离大于预设距离；第一方向为输入引脚或输出引脚的排列方向的垂直方向,预设距离为第一方向上相邻的两个焊盘在避免短路的情况下的最小距离。采用该显示面板能够避免针对不同尺寸的集成电路开模设计多种阵列基板进行适配,有效降低了显示面板的成本。
{Subject}: 1.一种显示面板,其特征在于,所述显示面板包括阵列基板和集成电路,所述阵列基板的一面设置有多个焊盘,所述集成电路与所述多个焊盘相对设置,所述集成电路包括分别排列在两侧的多个输入引脚和多个输出引脚,所述焊盘与所述集成电路的引脚一一对应,在第一方向上,所述焊盘的尺寸大于所述引脚的尺寸且所述第一方向上相邻的两个焊盘之间的距离大于预设距离；所述第一方向为所述输入引脚或所述输出引脚的排列方向的垂直方向,所述预设距离为所述第一方向上相邻的两个焊盘在避免短路的情况下的最小距离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种间隙测量方法及装置
{Author}: 雷祥
{Author Address}: 201206 上海市浦东新区金港路56号,金沪路278、334号金桥出口加工区T4-2幢2-3层东侧单元
{Subsidiary Author}: 上海集迦电子科技有限公司
{Date}: 2024-12-27
{Notes}: CN119197292A
{Abstract}: 本申请提供了间隙测量方法,应用于测量模组,测量模组包括金属壳体,金属壳体内设置有上电极、电路板、测量电路与下电极,电路板与壳体固定连接,电路板与壳体底部存在间隙,测量电路位于电路板上,上电极与下电极分别与位于电路板上的测量电路电连接,上电极与下电极位于电路板的相对的两侧；该方法,包括以下步骤：基于上电极,获取测量电路测量的初步间隙数据；基于下电极,获取测量电路测量的补偿间隙数据；根据初步间隙数据、补偿间隙数据及预设的第一参考调整数据计算得到目标间隙数据。本申请实现更精确的测量承载基座和目标导体部件之间的间隙距离及两个平面的平行度的功能,从而提高产品的生产质量。
{Subject}: 1.一种间隙测量方法,其特征在于：应用于测量模组,所述测量模组包括金属壳体,所述金属壳体内设置有上电极、电路板、测量电路(1)与下电极,所述电路板与所述金属壳体固定连接,所述电路板与所述金属壳体底部存在间隙,所述测量电路(1)位于所述电路板上,所述上电极与所述下电极分别与所述测量电路(1)电连接,所述上电极与所述下电极位于所述电路板的相对的两侧；所述方法,包括以下步骤：基于所述上电极,获取所述测量电路(1)测量的初步间隙数据,所述初步间隙数据用于指示所述上电极与目标导体部件之间的第一距离；基于所述下电极,获取所述测量电路(1)测量的补偿间隙数据,所述补偿间隙数据用于指示所述下电极与所述金属壳体底部之间的第二距离；根据所述初步间隙数据、所述补偿间隙数据以及预设的第一参考调整数据计算得到目标间隙数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的测试系统
{Author}: 柯佳键
{Author Address}: 518000 广东省深圳市龙岗区坪地街道山塘尾村富心路三巷6号
{Subsidiary Author}: 广东科信电子有限公司
{Date}: 2024-12-27
{Notes}: CN119199488A
{Abstract}: 本发明公开了一种集成电路的测试系统,涉及集成电路技术领域,包括电源模块,用于供电控制；测试控制模块,用于信号接收和模块控制；集成电路模块,用于在工作状态时,提供待检测的第一控制信号；信号处理模块,用于信号采样和信号保持工作；电压趋势检测模块,用于在第一控制信号为电压下降趋势时,控制通路切换模块切换信号传输通路；通路切换模块,用于传输信号处理模块保持的信号和第一控制信号；信号变化检测模块,用于对信号处理模块保持的信号和第一控制信号进行减法处理；异常判断模块,用于设定电压阈值并判断减法后的信号是否正常。本发明集成电路的测试系统可及时检测出集成电路输出的第一控制信号是否异常并进行异常保护。
{Subject}: 1.一种集成电路的测试系统,其特征在于：该集成电路的测试系统包括：电源模块,测试控制模块,集成电路模块,信号处理模块,电压趋势检测模块,通路切换模块,信号变化检测模块和异常判断模块；所述电源模块,与所述测试控制模块和集成电路模块连接,用于接入直流电能并在接收到测试控制模块输出的第一测试信号时,将直流电能传输给集成电路模块；所述测试控制模块,与所述集成电路模块、异常判断模块和信号处理模块连接,用于输出第一测试信号并将第一测试信号传输给集成电路并触发集成电路模块的工作,在接收到异常判断模块输出的第一异常信号或第二异常信号时,停止传输第一触发信号,定时输出采样控制信号并控制信号处理模块进行信号采样工作,输出第一脉冲信号并调节异常判断模块设定的电压阈值；所述集成电路模块,用于在接收到直流电能和第一测试信号时,输出第一控制信号；所述信号处理模块,与所述集成电路模块连接,用于接收第一控制信号并在接收到采样控制信号时,进行信号采样处理,在未接收到采样控制信号时,对采样的信号进行保持处理并输出保持信号；所述电压趋势检测模块,与所述集成电路模块连接,用于检测第一控制信号的电压变换趋势并在电压下降时,输出第二控制信号；所述通路切换模块,与所述电压趋势加成模块和信号处理模块连接,用于接收保持信号和第一控制信号并将保持信号和第一控制信号传输给信号变化检测模块,在接收到第二控制信号时,切换第一控制信号和保持信号的传输通路；所述信号变化检测模块,与所述通路切换模块连接,用于对第一控制信号和保持信号进行减法处理,并输出第一差值信号；所述异常判断模块,与所述信号变化检测模块连接,用于接收第一脉冲信号并设定电压阈值,在接收的第一差值信号大于电压阈值时,输出第一异常信号,在接收的第一差值信号为负值时,输出第二异常信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片验证的通用验证系统
{Author}: 白朝刚;李良;刘伟;李建军;王斌;李思言
{Author Address}: 102600 北京市大兴区北京经济技术开发区科谷一街8号院1号楼2层202室
{Subsidiary Author}: 北京数渡信息科技有限公司
{Date}: 2024-12-27
{Notes}: CN119201097A
{Abstract}: 本发明属于数字芯片领域,涉及一种用于集成电路芯片验证的通用验证系统,其顶层代码目录包括bin目录、lib目录和pub目录,所述通用验证系统的每个验证平台的目录包括tb目录、env目录、testcases目录、etc目录、inst.fl目录；在仿真开始后,收集每个etc目录下的所有配置信息,然后根据用户指定要仿真的验证用例,选取相应的测试用例所继承的编译参数进行验证平台的编译；编译完成后,再添加用户指定的仿真参数进行仿真；仿真完成后,根据build中指定的检查规则对仿真的log文件进行检查,判定验证用例是否通过。本发明具有统一的验证环境、灵活的测试用例管理、实时的验证结果展示、学习成本低、资源利用高、跨模块协作、统一参数管理、通用性强等优点。
{Subject}: 1.一种用于集成电路芯片验证的通用验证系统,其特征在于：所述通用验证系统的顶层代码目录包括bin目录、lib目录和pub目录,所述bin目录存放公共的脚本文件；所述lib目录存放公共的C代码、SV代码以及VIP的代码；所述pub目录存放公共宏定义、regmodel文件；所述通用验证系统的每个验证平台的目录包括tb目录、env目录、testcases目录、etc目录、inst.fl目录；所述tb目录存放本验证平台的顶层DUT的连接关系文件；所述env目录存放本级顶层的env文件、各个验证组件的配置文件以及私有的sequence；testcases目录存放UVM-test文件；etc目录存放本级所有验证用例的配置信息；inst.fl目录为顶层的filelist；所述通用验证系统在仿真开始后,收集每个etc目录下的所有配置信息,然后根据用户指定要仿真的验证用例,选取相应的测试用例所继承的编译参数进行验证平台的编译；编译完成后,再添加用户指定的仿真参数进行仿真；仿真完成后,根据build中指定的检查规则对仿真的log文件进行检查,判定验证用例是否通过。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路超高温老炼测试方法
{Author}: 李小亮;路金鹏;王一伟;王志立;何立
{Author Address}: 214181 江苏省无锡市惠山区惠洲大道900号
{Subsidiary Author}: 无锡中微腾芯电子有限公司
{Date}: 2024-12-27
{Notes}: CN119199481A
{Abstract}: 本发明涉及集成电路可靠性技术领域,具体公开了一种集成电路超高温老炼测试方法,包括：构建超高温老炼测试系统；其中,超高温老炼测试系统包括独立温控模块、插座、超高温试验板材和超高温焊接材料,独立温控模块连接插座,插座通过超高温焊接材料焊接在超高温试验板材上；基于超高温老炼测试系统搭建插座内的超高温测试环境；将待测试集成电路放置在超高温测试环境中进行老炼测试,并在待测试集成电路的老炼测试过程中,实时监测待测试集成电路的老炼测试数据；对监测到的待测试集成电路的老炼测试数据进行验证,以判断待测试集成电路在超高温测试环境中的稳定性。本发明提供的集成电路超高温老炼测试方法,提升了老炼测试效率,降低了成本。
{Subject}: 1.一种集成电路超高温老炼测试方法,其特征在于,所述集成电路超高温老炼测试方法包括：步骤S1：构建超高温老炼测试系统；其中,所述超高温老炼测试系统包括独立温控模块、插座、超高温试验板材和超高温焊接材料,所述独立温控模块连接所述插座,所述插座通过所述超高温焊接材料焊接在所述超高温试验板材上；步骤S2：基于所述超高温老炼测试系统搭建所述插座内的超高温测试环境；步骤S3：将待测试集成电路放置在所述超高温测试环境中进行老炼测试,并在所述待测试集成电路的老炼测试过程中,实时监测所述待测试集成电路的老炼测试数据；步骤S4：对监测到的所述待测试集成电路的老炼测试数据进行验证,以判断所述待测试集成电路在所述超高温测试环境中的稳定性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种避免在芯片设计中误判压差的检验方法
{Author}: 吴娟萍;王洪鹏
{Author Address}: 214000 江苏省无锡市新吴区太湖国际科技园软件园四期天鹅座C座709室
{Subsidiary Author}: 博越微电子(江苏)有限公司
{Date}: 2024-12-27
{Notes}: CN119203918A
{Abstract}: 本发明的目的是提供一种避免在芯片设计中误判压差的检验方法,该方法包括：构建电压标识器件；采用所述电压标识器件在构建的电路上进行标注；根据构建的电路生成对应的版图；构建calibre LVS工具的比对规则；采用calibre LVS工具根据比对规则验证所述版图是否存在电压误标或漏标的情况。本发明通过calibre LVS工具智能检测是否存在电压误标和漏标的情况,使得检测的效率和准确率大大提高,避免了由于没有判断出压差过大的地方导致芯片击穿的事故发生。
{Subject}: 1.一种避免在芯片设计中误判压差的检验方法,其特征在于,包括：构建电压标识器件；采用所述电压标识器件在构建的电路上进行标注；根据构建的电路生成对应的版图；构建calibre LVS工具的比对规则；定义比对的精度、忽略的元素和如何处理特定的比对情况；对比对规则进行准确率测试；如果准确率大于预设值,则采用calibre LVS工具进行电压标识验证；如果准确率小于预设值,则优化比对规则的定义参数,直至准确率大于预设值为止；采用calibre LVS工具根据比对规则验证所述版图是否存在电压误标或漏标的情况；所述采用calibre LVS工具根据比对规则验证所述版图是否存在电压误标或漏标的情况包括：将版图信息和电路信息输入calibre；将输入的版图信息和电路信息转化为calibre可处理的格式；检查版图和电路的逻辑结构；获取版图的电压标识；判断所述版图的电压标识是否存在电压误标或漏标。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于常量等效的寄存器优化方法、装置及存储介质
{Author}: 刘奎;徐丽
{Author Address}: 250000 山东省济南市中国(山东)自由贸易试验区济南片区舜华路1号齐鲁软件园1号楼(创业广场C座)地下一层6-101室
{Subsidiary Author}: 山东启芯软件科技有限公司
{Date}: 2024-12-27
{Notes}: CN119203874A
{Abstract}: 本发明属于电路设计与优化的技术领域,更具体地,涉及一种基于常量等效的寄存器优化方法、装置及存储介质。所述方法包括S1、获取电路设计中的register组及每组register所需要进行的优化处理类型；S2、根据所需要进行的优化处理类型对register组进行常量优化；S3、根据常量优化结果更新电路设计。本发明解决了现有技术在大规模集成电路设计中寄存器组优化导致的功耗增加以及占用额外的硬件资源的问题。
{Subject}: 1.一种基于常量等效的寄存器优化方法,其特征在于,所述方法包括：S1、获取电路设计中的register组及每组register所需要进行的优化处理类型；S2、根据所需要进行的优化处理类型对register组进行常量优化；针对register连接的只有nor和add的类型：基于电路结构分析register组的数据范围,在未达到register组数据范围的最大值之前,add器件会一直执行+1的操作,当到达数据范围的最大值,也就是nor器件输出为1时,register组会被赋予初值；add继续执行+1的操作,直到再次到达register组数据范围的最大值,以此循环；当register组数据在初值～最大值的范围内循环时,高位数据存在恒为0的状态,然后进行register的常量优化；针对register连接的只有less和add的类型：less器件的IN0端输入为register组的数据,IN1端为电路的输入,当register组的数据小于最大值即less器件的IN1端输入数据时,add器件一直执行加和的操作,直到register组数据大于等于最大值；此时,register组会被赋予初值,并继续计算,直到再次大于等于最大值,以此循环；当register组的数据范围为初值～最大值,此时高位数据存在恒为0的状态,然后进行register的常量优化；针对register连接less和nor的类型：基于电路结构,无论register组的输出满足less器件的条件,还是nor器件的条件,register组都会被赋予初值；在add器件+1的过程中,率先满足其中一个条件的register组数据即为数据范围的最大值；当register组数据在初值～最大值的范围内不断循环,高位数据存在恒为0的状态,然后进行register的常量优化；S3、根据常量优化的结果更新电路设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于无损检测技术的集成电路封装质量评估方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2024-12-27
{Notes}: CN119199485A
{Abstract}: 本发明提供一种基于无损检测技术的集成电路封装质量评估方法及系统,涉及集成电路技术领域,包括利用双光子激发显微系统获取封装结构的三维荧光响应信号,通过分析荧光信号的空间分布建立应力分布特征图和应力梯度分级图；在应力异常区域布置量子态氮空位探针阵列,采集其在应力作用下的电磁场响应信号,实现封装结构应力场与电磁场的精确映射；基于获取的多物理场数据,建立热力电磁耦合方程组,计算各物理场之间的相互作用关系；通过分析多场耦合效应下各探测区域的演化特征,建立包含机械失效风险和电磁失效风险的稳定性评价体系,实现封装结构质量等级的精确评估。
{Subject}: 1.基于无损检测技术的集成电路封装质量评估方法,其特征在于,包括：将待检测集成电路的封装结构放置于双光子激发显微系统的样品台上,采用飞秒激光器产生双光子激发脉冲,通过声光调制器对所述双光子激发脉冲的能量密度进行实时调控,使所述封装结构产生稳定的荧光响应信号；控制共焦扫描单元沿Z轴方向对所述封装结构进行逐层扫描,获取所述荧光响应信号的三维分布数据；根据所述三维分布数据建立封装结构的应力分布特征图,并在所述应力分布特征图中标记应力梯度超出预设阈值的区域,生成应力异常定位图；对所述应力异常定位图中的每个区域计算应力梯度值,建立应力梯度分级图；根据所述应力梯度分级图确定探测区域,在所述探测区域内布置量子态氮空位探针阵列,根据所述量子态氮空位探针阵列的空间分布,设置射频脉冲序列参数,使所述量子态氮空位探针阵列在各探测区域达到对应的检测灵敏度；采集所述量子态氮空位探针阵列在应力作用下产生的电磁场响应信号,重建封装结构的电磁场分布图,并与所述应力梯度分级图进行空间对应,形成应力-电磁场耦合模型；基于所述应力-电磁场耦合模型建立封装结构的热力电磁耦合方程组；计算所述热力电磁耦合方程组在各探测区域的演化特征,获取各物理场之间的相互作用关系,根据所述相互作用关系,计算每个探测区域在多场耦合作用下的失效概率,建立包含机械失效风险和电磁失效风险的稳定性评价体系；对照所述稳定性评价体系确定封装结构的质量等级,生成封装结构的质量评估报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板及其驱动方法、显示装置
{Author}: 禹旺;周凌峰;孙莹;周井雄;柳小勇
{Author Address}: 361101 福建省厦门市翔安区内厝镇霞莲路999号
{Subsidiary Author}: 厦门天马显示科技有限公司
{Date}: 2024-12-27
{Notes}: CN119207283A
{Abstract}: 本公开提供一种显示面板及其驱动方法、显示装置,涉及显示技术领域,其中,显示面板包括多个发光器件,发光器件的阳极电连接第一复位信号,阴极电连接第一电源电压信号,第一复位信号用于对发光器件的阳极进行复位,第一电源电压信号用于为发光器件的阴极提供电压信号；显示面板包括多个亮度等级；显示面板的驱动方法包括：显示面板的亮度等级发生变化时,第一复位信号和第一电源电压信号同时开始切换。如此设置,有利于缩短第一复位信号生效时刻与第一电源电压信号生效时刻之间的时间差,从而有利于改善显示面板的闪屏现象,改善显示面板的显示效果,提升用户使用体验。
{Subject}: 1.一种显示面板的驱动方法,其特征在于,所述显示面板包括多个发光器件,所述发光器件的阳极电连接第一复位信号,阴极电连接第一电源电压信号,所述第一复位信号用于对所述发光器件的阳极进行复位,所述第一电源电压信号用于为所述发光器件的阴极提供电压信号；所述显示面板包括多个亮度等级；所述显示面板的驱动方法包括：所述显示面板的所述亮度等级发生变化时,所述第一复位信号和所述第一电源电压信号同时开始切换。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种双轨激光打标控制系统
{Author}: 王鸿斌;刘小宝;董永智
{Author Address}: 721306 陕西省宝鸡市高新开发区产业路西段88号
{Subsidiary Author}: 华天科技(宝鸡)有限公司
{Date}: 2024-12-27
{Notes}: CN119187900A
{Abstract}: 本发明公开了一种双轨激光打标控制系统,其将打标产能进行可靠提升,节约了人力、物料,提高了生产效率。设置两组沿着Y轴向平行布置的料带轨道,每组料带轨道上预设有上料工位、防反检测工位、读码工位、激光打标工位、下料工位,上料工位的前方设置有上料抓手模组,下料工位的后方设置有下料抓手模组,上料抓手模组的X轴向覆盖区域方向的下方排布有若干组上料弹夹,下料抓手模组的X轴向覆盖区域方向的下方排布有若干组下料弹夹：控制系统包括双轨运动控制系统、视觉检测系统和激光控制系统；双轨运动控制系统、视觉检测系统和激光控制系统通过通讯协议通讯连接,在连接的基础上实现数据交换；控制系统的上位机通过SECS/GEM协议与中控MES系统连接。
{Subject}: 1.一种双轨激光打标控制系统,其特征在于：设置两组沿着Y轴向平行布置的料带轨道,每组料带轨道上预设有上料工位、防反检测工位、读码工位、激光打标工位、下料工位,上料工位的前方设置有上料抓手模组,所述下料工位的后方设置有下料抓手模组,所述上料抓手模组的X轴向覆盖区域方向的下方排布有若干组上料弹夹,所述下料抓手模组的X轴向覆盖区域方向的下方排布有若干组下料弹夹：整个控制系统包括双轨运动控制系统、视觉检测系统和激光控制系统；双轨运动控制系统、视觉检测系统和激光控制系统通过通讯协议通讯连接,在连接的基础上实现数据交换；整个控制系统的上位机通过SECS/GEM协议与中控MES系统紧密连接；所述双轨运动控制系统用于IC料盒的举升上下料、料带轨道传送、集成电路IC在轨道和料盒之间的抓取,所述视觉检测系统用于集成电路IC的方向检测、2D Mark检测,所述激光控制系统用于根据视觉方向检测和2D Mark的结果对集成电路IC进行框架打标作业。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种黑盒日志的获取方法、设备、介质及计算机程序产品
{Author}: 刘永敬;王龙飞;张秀波
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-27
{Notes}: CN119201797A
{Abstract}: 本发明涉及服务器技术领域,具体公开了一种黑盒日志的获取方法、设备、介质及计算机程序产品,在多节点服务器上,第一基板管理控制器在检测到电源供应单元故障后,若存在第二基板管理控制器处于收集黑盒日志的第一状态,则等待第二基板管理控制器收集完毕后,通过集成电路总线访问电源供应单元以收集黑盒日志,否则向第二基板管理控制器发送本地处于第一状态的第一信息后,通过集成电路总线收集黑盒日志,有效解决由集成电路总线仲裁控制器实现集成电路总线的多个主器件对从器件的单次访问的仲裁所带来的碎片式访问导致的一个基板管理控制器在开始读取黑盒日志后,其他基板管理控制器产生误告警的问题。
{Subject}: 1.一种黑盒日志的获取方法,其特征在于,应用于第一基板管理控制器,包括：在检测到电源供应单元故障后,检查第二基板管理控制器的状态；若存在所述第二基板管理控制器处于收集黑盒日志的第一状态,则等待所述第二基板管理控制器收集完毕后,通过集成电路总线访问所述电源供应单元以收集所述黑盒日志；若所述第二基板管理控制器未处于所述第一状态,则向所述第二基板管理控制器发送本地处于所述第一状态的第一信息后,通过所述集成电路总线收集所述黑盒日志；其中,所述第一基板管理控制器和所述第二基板管理控制器位于同一设备并通过集成电路总线仲裁控制器与所述电源供应单元连接,所述集成电路总线仲裁控制器用于执行所述集成电路总线的多个主器件对从器件的单次访问的仲裁。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于时间提示增强的大语言模型的集成电路物料库存预测方法和系统
{Author}: 薄洪光;薛方红;李晨阳;卢治兵;张丽婷;徐淼;申家明
{Author Address}: 116000 辽宁省大连市甘井子区凌工路2号
{Subsidiary Author}: 大连理工大学
{Date}: 2024-12-27
{Notes}: CN119204958A
{Abstract}: 本发明属于库存预测技术领域,公开一种基于时间提示增强的大语言模型的集成电路物料库存预测方法和系统。根据JSON片段集微调通用大语言模型；根据物料库存时序数据集训练改进的CNN-LSTM模型网络,构建时间提示数据；将时间提示数据结合大语言模型上下文学习技术构建时间提示工程,改进微调大语言模型的Prompt模板,进行few-shot学习,作为基于时间提示增强的大语言模型。本发明将待预测的集成电路物料库存数据提取历史数据规律特征,分析历史数据规律特征并在大语言模型内部构建关于时间序列增强的时间提示工程,优化大语言模型对时间序列的注意力,使得在集成电路物料库存预测中的结果更具有可靠性和适用性。
{Subject}: 1.一种基于时间提示增强的大语言模型的集成电路物料库存预测方法,其特征在于,包括以下步骤：收集现有集成电路物料相关数据和文档,根据数据构建数据仓库,根据文档构建JSON片段集；根据数据仓库计算出带时间戳的历史库存数据,构建物料库存时序数据集；根据所述JSON片段集微调通用大语言模型,得到微调大语言模型；根据所述物料库存时序数据集训练改进的CNN-LSTM模型网络,用于构建时间提示数据；所述改进的CNN-LSTM模型网络包括改进特征提取网络和改进时间序列分析网络；所述改进特征提取网络为基于CNN-LSTM模型改进其特征提取部分,引入ScaleGraph模块挖掘多个时间序列的相关性；所述改进时间序列分析网络为基于CNN-LSTM模型改进其时间序列分析部分,引入随机失活技术,设置Dropout正则化模块；将所述改进的CNN-LSTM模型网络生成的时间提示数据结合大语言模型上下文学习技术构建时间提示工程；根据所述时间提示工程,改进微调大语言模型的Prompt模板,对微调大语言模型进行few-shot学习；将few-shot学习后的微调大语言模型作为基于时间提示增强的大语言模型,将待预测的物料数据输入所述基于时间提示增强的大语言模型,实时生成预测结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高抗扰性的时钟控制电路、电源控制电路和集成电路
{Author}: 方马龙
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A1幢9层
{Subsidiary Author}: 无锡矽杰微电子有限公司
{Date}: 2024-12-27
{Notes}: CN119210407A
{Abstract}: 本发明涉及时钟控制技术领域,公开了一种高抗扰性的时钟控制电路、电源控制电路和集成电路,时钟控制电路包括电压检测单元、或非门、与门、多个串联的TFF触发器、锁存器LAT和或门；在实际使用时,本发明通过电压检测单元来检测电源电压的波动,在电源电压向上或者向下变化时,变化的高压检测信号或低压检测信号会通过串联的TFF触发器使锁存器LAT停止输出时钟信号,当电源电压恢复正常后,串联的TFF触发器在经过计时后使锁存器LAT继续输出时钟信号,从而在电源电压出现异常时通过使时钟信号截停的方式来避免产生异常的时钟信号,以此提高时钟控制电路的抗干扰性。
{Subject}: 1.一种高抗扰性的时钟控制电路,其特征在于,包括：电压检测单元,基于电源电压变化产生高压检测信号和低压检测信号；或非门,用于对高压检测信号和低压检测信号进行或非处理；与门,一输入端与所述或非门的输出端电连接,另一输入端用于输入复位信号；多个串联的TFF触发器,所述串联为前级TFF触发器的QN输出端与后级TFF触发器的时钟端电连接；所述与门的输出端与每个TFF触发器的复位端电连接；末端TFF触发器的Q输出端分别与锁存器LAT的时钟端和或门的一输入端电连接,用于输出锁存控制信号CLK-LAT；所述或门的另一输入端和锁存器LAT的D输入端用于输入时钟信号CLKIN；所述电压检测单元包括电阻R1、电容C1、第一反相器和第二反相器；所述电阻R1一端、第一反相器的电源端和第二反相器的输入端分别用于输入所述电源电压,所述电阻R1另一端分别与第一反相器的输入端和第二反相器的电源端电连接,且通过电容C1接地；所述第一反相器的输出端用于输出所述高压检测信号,所述第二反相器的输出端用于输出所述低压检测信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电子驻车冗余系统
{Author}: 王政芳;袁伟奇;王鹏;张明
{Author Address}: 100015 北京市朝阳区酒仙桥路14号1幢4层
{Subsidiary Author}: 北京经纬恒润科技股份有限公司
{Date}: 2024-12-24
{Notes}: CN119176117A
{Abstract}: 本申请公开了一种电子驻车冗余系统,该系统包括：第一微控制器单元、第二微控制器单元、第一电源管理芯片和第二电源管理芯片。第一电源管理芯片通过确定第一微控制器单元的看门狗的故障状态来生成切换开关使能信号,以根据切换开关使能信号改变第一切换开关和第二切换开关的开闭状态。第二电源管理芯片用于确定第二微控制器单元的看门狗的故障状态。第一微控制器单元根据第一切换开关的开闭状态控制第一预驱动集成电路的通断,以驱动电子驻车制动系统。第二微控制器单元用于根据第二微控制器单元的接管功能启动状态和第二切换开关的开闭状态控制第二预驱动集成电路的通断,以驱动电子驻车制动系统。本申请提高了电子驻车系统的可靠性和稳定性。
{Subject}: 1.一种电子驻车冗余系统,其特征在于,所述系统包括：第一微控制器单元、第二微控制器单元、第一电源管理芯片以及第二电源管理芯片；所述第一微控制器单元与所述第二微控制器单元和所述第一电源管理芯片相连；所述第二微控制器单元分别与所述第一电源管理芯片和所述第二电源管理芯片相连；所述第一微控制器单元还通过第一切换开关与第一预驱动集成电路相连；所述第二微控制器单元还通过第二切换开关与第二预驱动集成电路相连；所述第一电源管理芯片,用于确定所述第一微控制器单元的看门狗的故障状态,根据所述第一微控制器单元的看门狗的故障状态生成切换开关使能信号,根据所述切换开关使能信号改变所述第一切换开关和所述第二切换开关的开闭状态；所述第二电源管理芯片,用于确定所述第二微控制器单元的看门狗的故障状态；所述第一微控制器单元,用于根据所述第一切换开关的开闭状态控制所述第一预驱动集成电路的通断,以驱动电子驻车制动系统的左侧电机；所述第一切换开关打开时所述第一预驱动集成电路为通路,所述第一切换开关关闭时所述第一预驱动集成电路为断路；所述第二微控制器单元,用于根据所述第二微控制器单元的接管功能启动状态和所述第二切换开关的开闭状态控制所述第二预驱动集成电路的通断,以驱动所述电子驻车制动系统的右侧电机；所述第二微控制器单元的接管功能启动状态和所述第二切换开关的开闭状态是通过所述切换开关使能信号控制的；所述第二切换开关接通且所述第二微控制器单元的接管功能启动时所述第二预驱动集成电路为通路,所述第二切换开关关闭和/或所述第二微控制器单元的接管功能未启动时所述第二预驱动集成电路为断路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: LDO电路和电源集成电路
{Author}: 祁玲康;付凌云;李正虎;王文荣
{Author Address}: 518000 广东省深圳市南山区西丽街道西丽社区留新四街万科云城三期C区八栋A座3202房
{Subsidiary Author}: 深圳市纳芯威科技有限公司
{Date}: 2024-12-24
{Notes}: CN119179365A
{Abstract}: 本发明提出一种LDO电路和电源集成电路,其中,LDO电路包括功率管、误差放大电路、第一电压切换电路、第二电压切换电路和第三电压切换电路,当第一电压大于第二电压时,第一电压切换电路接收到第二电位导通,将高电位的输入电压传递至功率管的衬底,同时,误差放大电路输出第二电位,功率管导通,实现功率管的驱动工作,当第一电压小于第二电压时,第二电压切换电路和第三电压切换电路接收到第四电位受控导通,并将高电位的输出电压输出至功率管的衬底和栅极,功率管的PN结反向偏置,无反向电流产生,提高了LDO电路以及集成电路的工作安全性,并且降低了电路能耗。
{Subject}: 1.一种LDO电路,其特征在于,包括：功率管,所述功率管的源极用于输入第一电压,所述功率管的漏极用于输出第二电压；误差放大电路,所述误差放大电路的参考端用于输入参考电压,所述误差放大电路的反馈端与所述功率管的输出端连接,所述误差放大电路的输出端与所述功率管的栅极连接；第一电压切换电路,所述第一电压切换电路的第一端与所述功率管的源极连接,所述第一电压切换电路的第二端与所述功率管的衬底连接,所述第一电压切换电路的控制端与所述误差放大电路的输出端连接,所述第一电压切换电路基于自身控制端的第一电位触发关断以及基于自身控制端的第二电位触发导通,所述第一电位的电压大于所述第二电位的电压；第二电压切换电路,所述第二电压切换电路的第一端与所述功率管的衬底连接,所述第二电压切换电路的第二端与所述功率管的输出端连接,所述第二电压切换电路的控制端与所述功率管的源极连接,所述第二电压切换电路基于自身控制端的第三电位触发关断以及基于自身控制端的第四电位触发导通,所述第三电位的电压大于所述第四电位的电压；第三电压切换电路,所述第三电压切换电路的第一端分别与所述误差放大电路的输出端和所述第一电压切换电路的控制端连接,所述第三电压切换电路的第二端与所述功率管的输出端连接,所述第二电压切换电路的控制端与所述功率管的源极连接,所述第三电压切换电路基于自身控制端的所述第三电位触发关断以及基于自身控制端的所述第四电位触发导通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种单桩体海上风电海洋环境综合监测系统
{Author}: 张涛;邬宾杰;马云龙;李佳;郑华;章坤;俞越;胡莉梭;张登;丁睿彬;金颖;丁炫含;张艺蔚;张新宇
{Author Address}: 310012 浙江省杭州市西湖区保俶北路36号
{Subsidiary Author}: 自然资源部第二海洋研究所
{Date}: 2024-12-24
{Notes}: CN119177912A
{Abstract}: 本发明属于海上风电监测技术领域,提供了一种单桩体海上风电海洋环境综合监测系统。本发明包括风电机组和监测装置,风电机组包括固定基桩和桨叶转轴,监测装置包括风电功率采集器和辅助基桩,固定基桩固定于海床,风电功率采集器和风电机组电路连接,辅助基桩与固定基桩采用平台连接结构连接,辅助基桩内部设有浮子发电机构,浮子发电机构设有浮子功率采集器。本发明能够支持风电场运维管理,对风电机组的运行进行监测；监测海洋环境,收集风电机组运行期间的水文信息；监测水上与水下的生态环境,收集风电机组运行期间的生态环境信息。
{Subject}: 1.一种单桩体海上风电海洋环境综合监测系统,包括风电机组(1)和监测装置,其特征在于,所述风电机组(1)包括固定于海床的固定基桩(10),所述监测装置包括风电功率采集器和辅助基桩(5),所述辅助基桩(5)与所述固定基桩(10)采用平台连接结构连接,所述辅助基桩(5)内部设有浮子发电机构(501),所述浮子发电机构(501)设有浮子功率采集器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路及其硅通孔容错修复电路、容错修复方法
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-12-20
{Notes}: CN119170611A
{Abstract}: 本发明提供一种三维集成电路及其硅通孔容错修复电路、容错修复方法,该容错修复电路包括信号输入模块、电热管理模块、第一路由模块、硅通孔阵列、故障检测电路模块、第二路由模块、硅通孔状态寄存器以及信号输出模块；信号输入模块用于向第一路由模块输出信号；电热管理模块用于确定硅通孔的故障状态与通孔复用的管理；硅通孔阵列内设置有多个工作硅通孔和冗余硅通孔；第一路由模块用于向硅通孔阵列输出信号；故障检测电路模块用于对硅通孔进行故障检测；硅通孔状态寄存器用于存储硅通孔的故障状态数据；信号输出模块用于向外输出信号。该三维集成电路具有上述的硅通孔容错修复电路。本发明能够提高三维集成电路的测试效率,降低测试成本。
{Subject}: 1.三维集成电路的硅通孔容错修复电路,其特征在于,包括：信号输入模块、电热管理模块、第一路由模块、硅通孔阵列、故障检测电路模块、第二路由模块、硅通孔状态寄存器以及信号输出模块；所述信号输入模块用于接收外部发送的信号,并向所述第一路由模块输出信号；所述电热管理模块用于根据所述硅通孔状态寄存器所记录的数据确定各硅通孔的故障状态,并将存在故障或者温度过高的硅通孔实现与热忱连接,以进行热通孔和电通孔的复用管理；所述硅通孔阵列内设置有多个工作硅通孔以及多个冗余硅通孔；所述第一路由模块根据所述信号输入模块和所述电热管理模块输出的信号向所述硅通孔阵列输出信号,以切换用于信号传输的硅通孔；所述故障检测电路模块用于对所述硅通孔进行故障检测,并将检测结果通过所述第二路由模块发送至所述硅通孔状态寄存器以及信号输出模块；所述硅通孔状态寄存器用于存储各所述硅通孔的故障状态数据；所述信号输出模块用于向外输出信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体设计PVT差异消除电路、方法及集成电路
{Author}: 褚炜路;汤强
{Author Address}: 214000 江苏省无锡市新吴区菱湖大道111-34号软件园天鹅座D座8层
{Subsidiary Author}: 至讯创新科技(无锡)有限公司
{Date}: 2024-12-20
{Notes}: CN119171887A
{Abstract}: 本发明公开了一种半导体设计PVT差异消除电路、方法及集成电路,涉及集成电路技术领域,包括信号放大模块、跳闸点跟踪电路和周期检测控制单元和被测单元,信号放大模块对其输入端输入的电信号进行滤波后放大,并增强输入电信号的幅度；跳闸点跟踪电路作为电隔离元件为下一级电路提供稳定的电信号,跳闸点跟踪电路的一个输入端与周期检测控制单元的一个连接端电连接；周期检测控制单元输出周期性时钟频率信号。本发明能够有效消除该跳变电压对电容周期计算结果的不良影响,使得电容周期的测试结果能够从PVT差异的影响中独立出来,提高了被测电容的充放电周期测试的精确性。
{Subject}: 1.一种半导体设计PVT差异消除电路,其特征在于,包括：信号放大模块,所述信号放大模块对其输入端输入的电信号进行滤波后放大,并增强输入电信号的幅度；跳闸点跟踪电路,所述跳闸点跟踪电路作为电隔离元件为下一级电路提供稳定的电信号,所述跳闸点跟踪电路的一个输入端与所述信号放大模块的输出端之间连接有上拉电阻R；周期检测控制单元,所述周期检测控制单元输出周期性时钟频率信号,所述周期检测控制单元的一个输入端耦合至所述跳闸点跟踪电路的一个输入端；被测单元,所述被测单元的一端与所述周期检测控制单元的输出端电连接,所述被测单元接收所述周期检测控制单元发出的周期电信号；其中,所述跳闸点跟踪电路包括等比例放大器,等比例放大器的输出端连接N沟道场效应管的栅极,N沟道场效应管的源极接地,N沟道场效应管的漏极与所述等比例放大器的反相连接端电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片测试的自动化载板及其使用方法
{Author}: 杨美红;张装
{Author Address}: 518000 广东省深圳市龙华区龙华街道玉翠社区华韵路1号金博龙工业厂区厂房E609
{Subsidiary Author}: 深圳市鸿源欣材料有限公司
{Date}: 2024-12-20
{Notes}: CN119165211A
{Abstract}: 本发明涉及自动化载板领域,具体为一种用于集成电路芯片测试的自动化载板及其使用方法,包括限位机构,该限位机构用于对自动化载板的限位固定处理；安装机构,该安装机构用于对芯片与自动化载板之间的安装处理；所述限位机构的底部分别固定安装有对称板材和固定滑轨,所述对称板材和固定滑轨的底部均固定安装有支撑架,所述安装机构设置在限位机构的上方,所述限位机构的底部设置有调节机构,该用于集成电路芯片测试的自动化载板及其使用方法,通过顶压板的向下挤压以及弹性压头的端面挤压,从而起到对自动化载板的全方位限位和固定的作用。
{Subject}: 1.一种用于集成电路芯片测试的自动化载板,其特征在于,包括：限位机构(4),该限位机构(4)用于对自动化载板的限位固定处理；安装机构(5),该安装机构(5)用于对芯片与自动化载板之间的安装处理；所述限位机构(4)的底部分别固定安装有对称板材(2)和固定滑轨(3),所述对称板材(2)和固定滑轨(3)的底部均固定安装有支撑架(1),所述安装机构(5)设置在限位机构(4)的上方,所述限位机构(4)的底部设置有调节机构(6)；其中限位机构(4)包括放置台板(41),所述放置台板(41)的底部分别与对称板材(2)和固定滑轨(3)固定连接,所述放置台板(41)顶部的中心位置设置有载板(42),所述放置台板(41)的内侧开设有滑槽(43),所述滑槽(43)的内部滑动适配有滑条(45),所述滑条(45)的顶部固定安装有电动推杆(44),所述电动推杆(44)的顶端固定连接在滑槽(43)的顶部；所述滑条(45)远离滑槽(43)的一端固定连接有顶压板(46),所述顶压板(46)的底部与载板(42)的顶部挤压适配,所述顶压板(46)的内端固定连接有连杆(401)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 工艺监测器的集成电路布局及包括工艺监测器的芯片
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 510555 广东省广州市黄埔区(中新广州知识城)亿创街1号406房之1061
{Subsidiary Author}: 广州壁仞集成电路有限公司;上海壁仞科技股份有限公司
{Date}: 2024-12-17
{Notes}: CN119147945A
{Abstract}: 本公开内容涉及一种工艺监测器的集成电路布局,包括：信号线；振荡器模块,包括至少一组振荡器单元,每组振荡器单元包括具有相同电路结构的第一振荡器和第二振荡器,第一振荡器和第二振荡器在集成电路布局中相对于它们所处位置之间的中心线镜像对称；以及逻辑模块,经由信号线耦接至振荡器模块并在芯片老化测试模式下启用第一振荡器并禁用第二振荡器,以确定芯片老化程度。通过以镜像对称的方式布置至少一组振荡器,提高了电路匹配度,减少了性能差异,有助于平衡电路参数,维持稳定的直流工作点,从而提高芯片老化测试的准确性。
{Subject}: 1.一种工艺监测器的集成电路布局,所述工艺监测器用于芯片的老化测试,所述集成电路布局包括：信号线；振荡器模块,其包括至少一组振荡器单元,每组振荡器单元包括具有相同电路结构的第一振荡器和对应的第二振荡器,至少一个所述第一振荡器和对应的所述第二振荡器在所述集成电路布局中相对于它们所处位置之间的中心线镜像对称；以及逻辑模块,其经由所述信号线耦接至所述振荡器模块并且被配置为在芯片老化测试模式下启用所述第一振荡器并禁用所述第二振荡器,进而确定芯片老化程度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于晶体管层设计提升集成电路效能的设计方法、系统及介质
{Author}: 陈宏保;胡宝羡
{Author Address}: 200000 上海市浦东新区中国(上海)自由贸易试验区郭守敬路498号8幢19号楼3层
{Subsidiary Author}: 上海芯力基半导体有限公司
{Date}: 2024-12-17
{Notes}: CN119150786A
{Abstract}: 本发明公开了一种基于晶体管层设计提升集成电路效能的设计方法、系统及介质,方法包括基于EDA设计得到第一集成电路,第一集成电路包括多个用于实现一个目标功能的子电路的功能区块；确定第一集成电路中的目标功能区块并确定目标功能区块的输入端和输出端分别电连接的对象为目标输出端和目标输入端；为目标功能区块匹配与其实现功能相同的优化功能区块,并确定优化功能区块的输入端和输出端；删除目标功能区块；将优化功能区块的输入端与目标输出端电连接,并且将优化功能区块的输出端与目标输入端电连接；根据第二集成电路设计得到满足设计目标的目标集成电路。本发明能够在符合现有的EDA设计流程基础上设计得到效能更优的集成电路。
{Subject}: 1.一种基于晶体管层设计提升集成电路效能的设计方法,其特征在于,应用于设计集成电路,所述方法包括以下步骤：根据集成电路的设计目标,基于EDA设计得到第一集成电路,所述第一集成电路包括多个功能区块,所述功能区块包括至少用于实现一个目标功能的子电路；响应于一个或多个所述功能区块被确定为目标功能区块,确定所述目标功能区块的输入端和输出端分别电连接的对象为目标输出端和目标输入端；为所述目标功能区块匹配相应的优化功能区块,所述优化功能区块包括的子电路与所述目标功能区块包括的子电路所实现的功能相同,并确定所述优化功能区块的输入端和输出端；将所述第一集成电路中的所述目标功能区块替换为所述优化功能区块以得到第二集成电路,包括：删除所述目标功能区块；将所述优化功能区块的输入端与所述目标输出端电连接,并且将优化功能区块的输出端与所述目标输入端电连接；根据所述第二集成电路设计得到满足所述设计目标的目标集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于深度学习的集成电路特性检测系统
{Author}: 张宏立;阙正湘;彭梁栋;周正军
{Author Address}: 410221 湖南省长沙市高新开发区麓谷大道627号新长海麓谷中心第2栋二楼
{Subsidiary Author}: 湖南科瑞特科技有限公司
{Date}: 2024-12-17
{Notes}: CN119150211A
{Abstract}: 本发明涉及集成电路特性检测技术领域,提供了一种基于深度学习的集成电路特性检测系统；该系统通过数据采集模块获取电路特性数据,并在预处理阶段去除噪声和无关特征；利用基于GAN的动态卷积特征提取技术,系统能够自适应地生成卷积核,准确提取电路关键特征；结合LSTM模型对时间序列进行分析,捕捉电路中的动态变化；最后,通过HFCN模型和MI-MDRE融合技术,实现多种特征的深度融合和决策优化；通过以上步骤,该系统显著提升了集成电路特性检测的精度、实时性和异常识别能力,为集成电路检测领域提供了高效可靠的技术方案。
{Subject}: 1.一种基于深度学习的集成电路特性检测系统,其特征在于：包括数据采集模块、动态卷积特征提取模块、时间序列分析模块、集成特征决策模块、异常检测与警报模块和数据存储模块；所述数据采集模块：采集电路特性数据,并对电路特性数据进行预处理,得到预处理数据；所述动态卷积特征提取模块：通过GAN增强的动态卷积特征提取技术处理预处理数据,生成动态特征向量集合；所述时间序列分析模块：采用LSTM对动态特征向量集合进行时间序列分析,捕捉集成电路中的时序特征,生成时序特征向量集合；所述集成特征决策模块：建立HFCN模型,将动态特征向量集合和时序特征向量集合输入到HFCN模型,通过MI-MDRE融合技术进行特征融合、降维和非线性变换,生成集成电路特性决策值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路线路板加工用压合装置
{Author}: 张艳桥;张慧;汪晓莉;梅俊;张月乔
{Author Address}: 246500 安徽省安庆市宿松经济开发区宏业北路终端智能产业园3号楼
{Subsidiary Author}: 安徽福大科创有限公司
{Date}: 2024-12-17
{Notes}: CN119155926A
{Abstract}: 本发明涉及压合装置技术领域,且公开了一种集成电路线路板加工用压合装置,包括底板,所述底板的顶部固定连接有支撑板,所述支撑板的顶部固定连接有加工板,所述底板的顶部固定连接有L形板一,本发明能够实现当开始压合电路板时,弹簧一能够有效地吸收来自压合过程中的振动和冲击,防止对线路板造成损害,通过弹簧一的弹性,能够在压合过程中实现均匀的压力分布,这种均匀性确保了线路板和贴装组件之间的良好接触,从而提高了后续的焊接质量,同时连接杆一带动推板一向左移动,从而会将压合完成的电路板推出,避免人工对电路板的拿取容易造成刚压合完成的电路板发生错位,进而影响电路板的成品效果。
{Subject}: 1.一种集成电路线路板加工用压合装置,包括底板(1),其特征在于：所述底板(1)的顶部固定连接有支撑板(2),所述支撑板(2)的顶部固定连接有加工板(3),所述底板(1)的顶部固定连接有L形板一(4)；所述L形板一(4)的顶部设置有挤压装置(5),所述加工板(3)的顶部设置有出料装置(6),所述加工板(3)的底部设置有加热装置(7)；所述挤压装置(5)包括有气缸(51)、固定板(52)、连接块一(53)、连接杆一(54)、限位框(55)、弹簧一(56)、加压板(57)、推板一(58)、滑动块一(59),所述气缸(51)固定连接在L形板一(4)的顶部,所述固定板(52)固定连接在气缸(51)的输出端,所述连接块一(53)固定连接在固定板(52)的顶部,所述连接杆一(54)转动连接在连接块一(53)的内壁,所述限位框(55)固定连接在加工板(3)的顶部,所述弹簧一(56)固定连接在固定板(52)的底部,所述加压板(57)固定连接在弹簧一(56)的底部,所述推板一(58)转动连接在连接杆一(54)的圆周面,所述滑动块一(59)固定连接在推板一(58)的底部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于ATE设备的集成电路拉偏测试方法及系统
{Author}: 范松;马维超;易峰
{Author Address}: 410205 湖南省长沙市高新开发区尖山路39号长沙中电软件园总部大楼10楼1002-1010室
{Subsidiary Author}: 湖南进芯电子科技有限公司
{Date}: 2024-12-13
{Notes}: CN119125851A
{Abstract}: 本发明涉及集成电路技术领域,具体涉及一种基于ATE设备的集成电路拉偏测试方法及系统,包括以下步骤：上位机通过GPIB与ATE设备连接,启动上位机软件,启动相应的测试项目；控制ATE设备进行电压拉偏测试,得到芯片的最低和最高运行电压,同时进行频率拉偏测试,得到芯片最高运行频率；在芯片最低和最高运行电压的之间选取固定的电压步进值进行频率拉偏测试；根据拉偏的结果绘制组合拉偏二维结果图,得到芯片的最佳工作电压和频率范围。本发明能确定集成电路的电源电压和时钟频率的极限值,探测其边界和冗余情况。通过可靠性试验前后的拉偏测试,可评估性能退化。
{Subject}: 1.一种基于ATE设备的集成电路拉偏测试方法,其特征在于,包括以下步骤：上位机通过GPIB与ATE设备连接,启动上位机软件,启动相应的测试项目；控制ATE设备进行电压拉偏测试,得到芯片的最低和最高运行电压,同时进行频率拉偏测试,得到芯片最高运行频率；在芯片最低和最高运行电压的之间选取固定的电压步进值进行频率拉偏测试；根据拉偏的结果绘制组合拉偏二维结果图,得到芯片的最佳工作电压和频率范围。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种精确测试模拟开关截止态隔离度的测试电路及平台
{Author}: 田雨;杜正平
{Author Address}: 610000 四川省成都市高新区新航路18号201栋1单元1层1号
{Subsidiary Author}: 成都赛迪育宏检测技术有限公司
{Date}: 2024-12-13
{Notes}: CN119125866A
{Abstract}: 本发明公开了一种精确测试模拟开关截止态隔离度的测试电路及平台,涉及电子电路技术领域。该测试平台包括的电路具体包括有：正弦发生电路、信号放大电路、二级滤波电路；该平台包括：正弦发生电路、DUT、信号放大电路、二级滤波电路、集成电路测试机台和示波器；增加放大滤波电路后不仅可以提高测试准确度还可以使用机台直接测试；增加了二级带通滤波器设计,在检测端就已经将绝大部分的噪声信号进行了处理,通过集成电路测试机台自动产生测试波形,自动控制切换不同测试通道,同时通过放大滤波,使信号可以使用集成电路测试机台自动测试；增加了测试的准确性,也提高了测试效率。
{Subject}: 1.一种精确测试模拟开关截止态隔离度的测试电路,其特征在于,其电路包括：一级放大电路和二级滤波电路；所述一级放大电路的模拟开关的输出端接一级放大电路运放OPA1的同向输出端；所述一级放大电路的运放OPA1的同向输出端与第二电阻R2的第二端和第三电阻R3的第一端连接；所述一级放大电路的运放OPA1的反向输入端与第二电阻R2的第一端和第一电阻R1的第二端连接,第一电阻R1的第一端接地；所述第三电阻R3的第二端与第一电容C1的第一端、第二电容C2的第一端、第四电阻R4的第一端连接；所述第一电容C1的第二端接地；所述第二电容C2的第二端与第五电阻R5的第一端和二级滤波电路运放OPA2的同向输出端连接,所述第五电阻R5接地；所述二级滤波电路运放OPA2的同向输出端与第四电阻R4的第二端和第七电阻R7的第二端连接,所述二级滤波电路运放OPA2的反向输入端与第六电阻R6的第一端和所述第七电阻R7的第一端连接,所述第六电阻R6的第二端接地；所述二级滤波电路运放OPA2的同向输出端通过插针连接于集成电路测试系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 自定义属性类的访问方法、装置、电子设备、存储介质及程序产品
{Author}: 蒋旺
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-12-10
{Notes}: CN119105877A
{Abstract}: 本申请属于集成电路设计技术领域,并提出了自定义属性类的访问方法、装置、电子设备、存储介质及程序产品,该访问方法包括：确定待访问的目标自定义属性类；将存储目标电路数据的指针地址映射到多个锁中的目标锁,使得当前线程持有目标锁；在利用目标锁锁定目标电路数据的情况下,在当前线程中通过调用目标功能模块的管理类中的目标自定义属性类的接口,访问目标电路数据中的目标自定义属性类。本申请解决了数据访问的速度较慢、难以提高数据访问效率的问题,可以将指针地址映射到锁,实现对整个类继承关系中的待访问的目标电路数据的局部锁定,避免锁定类继承关系中的全部数据而影响数据访问的速度和效率,可以提高系统的并发性和稳定性。
{Subject}: 1.一种自定义属性类的访问方法,其特征在于,所述自定义属性类的访问方法应用于集成电路电子设计自动化软件,所述集成电路电子设计自动化软件包括多个功能模块,其中,所述自定义属性类的访问方法包括：确定在当前线程中待访问的目标自定义属性类,其中,所述目标自定义属性类为所述多个功能模块中的目标功能模块在目标电路数据中的用户自定义数据类；响应于所述集成电路电子设计自动化软件当前运行于多线程环境,将存储所述目标电路数据的指针地址映射到预设的多个锁中的目标锁,使得当前线程持有所述目标锁,以利用所述目标锁锁定所述目标电路数据；在利用所述目标锁锁定所述目标电路数据的情况下,在当前线程中通过调用所述目标功能模块的管理类中的所述目标自定义属性类的接口,访问所述目标电路数据中的所述目标自定义属性类,其中,所述目标功能模块的管理类中包含用于访问所述目标功能模块的各自定义属性类的接口。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 环境温度的调节方法、装置、电子设备及存储介质
{Author}: 李志凯;袁雄
{Author Address}: 311418 浙江省杭州市富阳区灵桥镇罗山路155号
{Subsidiary Author}: 杭州芯海半导体技术有限公司
{Date}: 2024-12-10
{Notes}: CN119104882A
{Abstract}: 本发明实施例公开了一种环境温度的调节方法、装置、电子设备及存储介质,涉及芯片测试技术领域。该方法应用于温度调节系统,系统包括：多个测试设备,每个测试设备包含至少一个温度量测点,各测试设备部署在同一厂房内且各测试设备的安装方向不同,厂房包含多个出风口：方法包括：响应于目标温度量测点的温度异常指令,分别确定各参考出风口以及各参考温度量测点；分别确定各参考出风口与目标温度量测点的目标距离,以及各参考温度量测点的当前温度与预警温度的温度偏差；根据各目标距离、各温度偏差以及目标测试设备的安装方向对各参考出风口的温度和/或风速进行调节。本发明实施例的方案,可以实现对环境温度的快速且准确的调节。
{Subject}: 1.一种环境温度的调节方法,其特征在于,所述环境温度的调节方法应用于温度调节系统,所述温度调节系统包括：多个测试设备,所述测试设备用于对各集成电路芯片进行测试,每个测试设备包含至少一个温度量测点,各所述温度量测点通过各所述集成电路芯片的测试结果确定至少一个温度结果；各所述测试设备部署在同一厂房内且各所述测试设备的安装方向不同,所述厂房包含多个出风口：所述环境温度的调节方法包括：响应于目标温度量测点的温度异常指令,分别确定与所述目标温度量测点关联的各参考出风口以及各参考温度量测点；所述目标温度量测点与目标测试设备相匹配；分别确定各所述参考出风口与所述目标温度量测点的目标距离,以及各参考温度量测点的当前温度与预警温度的温度偏差；根据各所述目标距离、各所述温度偏差以及所述目标测试设备的安装方向对各所述参考出风口的温度和/或风速进行调节。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种郁金香种球筛选机
{Author}: 于瑞华;薛林;周子洋;孙晓萌;魏超
{Author Address}: 253000 山东省德州市运河经济开发区新区服务管理办公室崇德十一大道智慧农业产业园院内1号
{Subsidiary Author}: 德州财金智慧农业科技有限公司
{Date}: 2024-12-10
{Notes}: CN222132677U
{Abstract}: 本实用新型公开了一种郁金香种球筛选机,具体涉及筛选设备技术领域。上述一种郁金香种球筛选机包括底座,底座上架设有用于运输郁金香种球的输送机,底座上还设置有直线模组,直线模组上设置有旋转单元,旋转单元上设置有用于郁金香种球称重的多个称重单元,输送机的末端设置有导料斗,导料斗位于其中一个称重单元的侧上方位置,称重单元的一侧设置有用于转移郁金香种球的多个分料板,多个分料板并排设置；输送机的输送面上间隔设置有多个挡板。本实用新型解决了以增加劳动投入的方式来提升郁金香种球筛选效率,这样不利于郁金香种球加工产业的发展的技术问题。
{Subject}: 1.一种郁金香种球筛选机,包括底座(1),其特征在于：所述底座(1)上架设有用于运输郁金香种球的输送机(2),所述底座(1)上还设置有直线模组(3),所述直线模组(3)上设置有旋转单元(4),所述旋转单元(4)上设置有用于郁金香种球称重的多个称重单元(5),所述输送机(2)的末端设置有导料斗(6),所述导料斗(6)位于其中一个称重单元(5)的侧上方位置,所述称重单元(5)的一侧设置有用于转移郁金香种球的多个分料板(7),多个分料板(7)并排设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路包装管定距切割装置及其方法
{Author}: 徐国柱;程本政;宫瑞;李曾
{Author Address}: 232000 安徽省淮南市山南新区高新产业园二期5号楼501
{Subsidiary Author}: 安徽创瑞电子有限公司
{Date}: 2024-12-06
{Notes}: CN119077823A
{Abstract}: 本发明涉及电路包装管生产技术领域,提供了一种集成电路包装管定距切割装置及其方法,包括机架,还包括：输送部件、定距部件、跟随部件、切割部件、吸尘部件、控制器,可以理解的是,通过设置的输送部件可将包装机精确地在切割前导正,且在输送的同时还能在挤出机后端起到牵引作用；通过设置的定距部件可实现非接触式的感应,且感应位置可便捷调整,进而适应包装管不同长度切割需求；通过设置跟随部件可带动切割部件和吸尘部件与包装管同步运动,进而在包装管运动过程中进行精确切割和粉尘的收集,保证切割品质,降低粉尘对人体造成的伤害,最后本发明的定距部件、跟随部件、切割部件通过控制器实现包装管定距切割的自动化。
{Subject}: 1.一种集成电路包装管定距切割装置,包括机架,其特征在于,还包括：输送部件,所述输送部件安装在机架上,所述输送部件将包装管挤出后进行牵引,同时将包装管向切割位置输送,输送部件与包装管挤出设备连接并持续地进行牵引；定距部件,所述定距部件可根据需求调整包装管切割长度,所述定距部件中设有第一感应器,通过第一感应器对包装管的感应进行一次切割动作；所述定距部件包括固定在机架上的调节滑座,所述调节滑座内侧底部固定有锁止板,所述调节滑座一侧还固定有刻度尺,所述调节滑座中滑动设有滑动块,所述滑动块上安装有第一感应器,所述调节滑座位于包装管移动路径正上方,所述锁止板中形成有用于第一感应器的活动槽；跟随部件,所述跟随部件安装在机架上,所述跟随部件通过第一感应器的感应与包装管同步运动；切割部件,所述切割部件安装在跟随部件的活动端,所述切割部件在跟随部件的第一感应器后通过跟随部件与包装管同步运动且同时进行切割工作；吸尘部件,所述吸尘部件也安装在跟随部件的活动端,同时还滑动在机架上,所述吸尘部件被跟随部件带动的同时用于切割部件切割包装管产生灰尘的收集；控制器,所述控制器安装在机架上且控制输送部件带动包装管移动,并在定距部件的距离设定下触发第一感应器,此时的跟随部件和切割部件同时运行并进行切割。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路元器件引脚焊接缺陷检测装置
{Author}: 王晓丹;王曦;颜鑫
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都市双流区西南航空港经济开发区黄甲街道华府大道四段999号
{Subsidiary Author}: 四川弘仁财电科技有限公司
{Date}: 2024-12-06
{Notes}: CN119086451A
{Abstract}: 本发明公开了一种集成电路元器件引脚焊接缺陷检测装置,涉及元器件焊接质量检测领域,包括多自由度输送机构和视觉检测机构,多自由度输送机构的输送范围内还设置有码料机构和定位机构,码料机构包括基座、调节板和码料箱,码料箱安装在调节板上,码料箱的顶面与一侧壁均开口设置,码料箱内设置有若干U形支撑板,U形支撑板的U形开口朝向码料箱的侧壁开口,调节板远离码料箱侧壁开口的一端球形铰接在基座上,调节板靠近码料箱侧壁开口的一端设置有顶升组件,顶升组件用于顶升调节板绕铰接位置偏转呈倾斜状态,顶升组件的顶升位置与调节板的铰接位置沿码料箱的对角位置布置,实现了自动化精确上料工装,使检测结果更加准确,提高了检测效率。
{Subject}: 1.一种集成电路元器件引脚焊接缺陷检测装置,包括多自由度输送机构和视觉检测机构,所述视觉检测机构设置在所述多自由度输送机构的输送范围内,其特征在于,所述多自由度输送机构的输送范围内还设置有码料机构和定位机构,所述码料机构包括基座(1)、调节板(2)和码料箱(3),所述码料箱(3)安装在所述调节板(2)上,所述码料箱(3)的顶面与一侧壁均开口设置,所述码料箱(3)内设置有若干U形支撑板(4),若干所述U形支撑板(4)沿所述码料箱(3)的高度方向等间距设置,所述U形支撑板(4)的U形开口朝向所述码料箱(3)的侧壁开口,所述调节板(2)远离所述码料箱(3)侧壁开口的一端球形铰接在所述基座(1)上,所述调节板(2)靠近所述码料箱(3)侧壁开口的一端设置有顶升组件,所述顶升组件用于顶升所述调节板(2)绕铰接位置偏转呈倾斜状态,所述顶升组件的顶升位置与所述调节板(2)的铰接位置沿所述码料箱(3)的对角位置布置；所述定位机构包括定位平台(5)和定位支撑组件,所述定位平台(5)的顶面间隔设置有两组所述定位支撑组件,所述定位支撑组件包括若干呈矩形阵列布置的支撑柱(6),所述支撑柱(6)的轴线竖直设置,且所述支撑柱(6)滑动穿设在所述定位平台(5)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路的硅通孔绑定前的故障识别方法及装置
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-12-06
{Notes}: CN119087195A
{Abstract}: 本发明提供一种三维集成电路的硅通孔绑定前的故障识别方法及装置,该方法包括通过检测电路对多个硅通孔进行测试,分别获取每一个硅通孔的寄生电阻值,根据寄生电阻值判断硅通孔是否存在空洞故障或者开路故障；将硅通孔划分为多个格点,将硅通孔的多个格点进行切割磁场运动,根据硅通孔在切割磁场运动时的磁场强度、有效长度和运动速度计算各个格点在切割磁场运动时所产生电势差,根据各个格点的电势差确定各格点是否存在异常；记录存在异常的格点的位置,并根据存在异常格点的分布情况确定硅通孔是否存在针孔故障,从而识别通孔的故障类型。该装置能实现上述的方法。本发明能够低成本、高精度的实现三维集成电路的硅通孔绑定前的故障识别。
{Subject}: 1.三维集成电路的硅通孔绑定前的故障识别方法,包括：通过检测电路对多个硅通孔进行测试,分别获取每一个所述硅通孔的寄生电阻值,根据所述寄生电阻值判断所述硅通孔是否存在空洞故障或者开路故障；其特征在于：将所述硅通孔划分为多个格点,将所述硅通孔的多个所述格点进行切割磁场运动,根据所述硅通孔在切割磁场运动时的磁场强度、有效长度和运动速度计算各个格点在切割磁场运动时所产生电势差,根据各个所述格点的电势差确定各所述格点是否存在异常；记录存在异常的格点的位置,并根据存在异常所述格点的分布情况确定所述硅通孔是否存在针孔故障,从而识别格点故障缺陷和故障类型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适于嵌入式集成电路测试的数字程控电源及供电测试方法
{Author}: 王美娟;王兵;汪芳;陆小杰;张雨欣
{Author Address}: 214000 江苏省无锡市新区新辉环路8号
{Subsidiary Author}: 无锡力芯微电子股份有限公司
{Date}: 2024-12-06
{Notes}: CN119088158A
{Abstract}: 本发明涉及一种适于嵌入式集成电路测试的数字程控电源及供电测试方法。其包括：基准电压生成单元,程控产生可调的测试基准电压；低压差稳压LDO单元,接收基准电压生成单元加载的测试基准电压,并基于所述测试基准电压向所连接的待测电路DUT提供目标测试电压；隔离采样反馈单元,用于对加载到待测电路DUT电源端的目标测试电压采样,并将采样生成的测试采样电压负反馈至低压差稳压LDO单元,以使得低压差稳压LDO单元在测试采样电压下向待测电路DUT提供稳定的目标测试电压,其中,对目标测试电压采样时,目标测试电压与测试采样电压间相互隔离。本发明可满足嵌入式集成电路的测试需求,降低测试成本,提高测试的精度以及可控性。
{Subject}: 1.一种适于嵌入式集成电路测试的数字程控电源,其特征是,所述数字程控电源包括：基准电压生成单元,程控产生可调的测试基准电压,并将所产生的测试基准电压加载到低压差稳压LDO单元；低压差稳压LDO单元,与基准电压生成单元以及待测电路DUT适配连接,接收基准电压生成单元加载的测试基准电压,并基于所述测试基准电压向所连接的待测电路DUT提供目标测试电压；隔离采样反馈单元,与待测电路DUT以及低压差稳压LDO单元适配连接,用于对加载到待测电路DUT电源端的目标测试电压采样,并将采样生成的测试采样电压负反馈至低压差稳压LDO单元,以使得低压差稳压LDO单元在测试采样电压下向待测电路DUT提供稳定的目标测试电压,其中,对目标测试电压采样时,目标测试电压与测试采样电压间相互隔离；所述基准电压生成单元包括电压输出型DAC单元、电压基准单元以及嵌入式单元,其中,电压基准单元提供电压输出型DAC单元工作所需的供电基准电压；电压基准单元包括依次连接的低噪声LDO芯片、同相放大器单元以及一阶滤波电路,其中,同相放大器将低噪声LDO芯片输出的2.5V电压放大至5V,利用一阶滤波电路对同相放大器输出的5V电压滤波,并将滤波后的5V电压加载到电压输出型DAC单元；嵌入式单元与电压输出型DAC单元适配连接,嵌入式单元将测试基准电压生成指令发送至电压输出型DAC单元,以配置电压输出型DAC单元基于测试基准电压生成指令生成对应的测试基准电压,并将生成的测试基准电压加载到低压差稳压LDO单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 并行提取压缩数据的系统、装置、方法及集成电路芯片
{Author}: 唐海琪;蔡权雄;牛昕宇
{Author Address}: 518048 广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1408
{Subsidiary Author}: 深圳鲲云信息科技有限公司
{Date}: 2024-12-06
{Notes}: CN119093943A
{Abstract}: 本发明提供一种并行提取压缩数据的系统、装置、方法及集成电路芯片。所述系统包括：至少两个压缩数据分割组以及时序调节单元,所述时序调节单元设置在相互串联的两个所述压缩数据分割组之间,所述压缩数据分割组包括多个压缩数据分割子单元,所述压缩数据分割组用于接收来自外部或所述时序调节单元的压缩数据流,并行提取所述压缩数据流中的有效数据后对外输出,并将未提取有效压缩数据的所述压缩数据流传输至所述时序调节单元；所述时序调节单元用于接收来自所述压缩数据分割组的压缩数据流,调节时序后输至下一所述压缩数据分割组。根据本发明的技术方案能够在实现并行压缩数据提取的同时降低延迟,提升数据处理效率。
{Subject}: 1.一种并行提取压缩数据的系统,其特征在于,包括：至少两个压缩数据分割组以及时序调节单元,所述时序调节单元设置在相互串联的两个所述压缩数据分割组之间,所述压缩数据分割组包括多个压缩数据分割子单元,所述压缩数据分割组用于接收来自外部或所述时序调节单元的压缩数据流,并行提取所述压缩数据流中的有效数据后对外输出,并将未提取有效压缩数据的所述压缩数据流传输至所述时序调节单元；所述时序调节单元用于接收来自所述压缩数据分割组的压缩数据流,调节时序后,将所述压缩数据流传输至下一所述压缩数据分割组。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路布图相似度分析方法及系统
{Author}: 蒋卫军;丁仲;张崇茜
{Author Address}: 100095 北京市海淀区高里掌路1号院2号楼
{Subsidiary Author}: 北京芯愿景软件技术股份有限公司
{Date}: 2024-12-06
{Notes}: CN119090889A
{Abstract}: 本申请公开了一种集成电路布图相似度分析方法及系统,通过获取目标芯片的特征层图像数据；基于所述特征层图像数据确定所述目标芯片包含的目标电路模块；提取所述目标电路模块的平直线特征信息,所述平直线特征信息包括边界特征信息和内部特征信息,所述边界特征信息用于表征所述目标电路模块的最外侧平直线构成的闭合多边形；基于所述目标电路模块的边界特征信息和内部特征信息,分别对所述目标芯片包含的目标电路模块进行匹配,得到相似度分析结果。即通过对目标芯片中的目标电路模块的边界特征信息和内部特征信息进行比对和匹配,即可得到相似度分析结果。本申请可以仅基于电路模块的平直线特征信息即可确定相似度,由此,提高了分析效率。
{Subject}: 1.一种集成电路布图相似度分析方法,其特征在于,包括：获取目标芯片的特征层图像数据；基于所述特征层图像数据确定所述目标芯片包含的目标电路模块；提取所述目标电路模块的平直线特征信息,所述平直线特征信息包括边界特征信息和内部特征信息,所述边界特征信息用于表征所述目标电路模块的最外侧平直线构成的闭合多边形；基于所述目标电路模块的边界特征信息和内部特征信息,分别对所述目标芯片包含的目标电路模块与参考电路模块进行匹配,得到相似度分析结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于机器学习的集成电路工艺参数优化方法及系统
{Author}: 苌凤义
{Author Address}: 215124 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区金鸡湖大道99号苏州纳米城1幢505、507
{Subsidiary Author}: 中科芯(苏州)微电子科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067028A
{Abstract}: 本发明提供一种基于机器学习的集成电路工艺参数优化方法及系统,涉及集成电路技术领域,包括：获取制程历史数据,构建制程工艺知识图谱求解实体和关系间的语义相似性,提取关键工艺知识并构建先验知识库；确定工艺参数与良品率之间的因果依赖关系,设置因果特征选择准则,筛选关键因果特征子集,扩充制程工艺知识图谱,构建异构模型集成并确定工艺参数与良品率的动态变化；构建多目标优化模型并设置优化目标,进行工艺参数优化求解,生成优化工艺参数并进行迁移学习,对工艺节点进行比较和映射,构建虚拟仿真系统并进行因果干预,生成工艺参数优化决策并修正贝叶斯因果模型。
{Subject}: 1.基于机器学习的集成电路工艺参数优化方法,其特征在于,包括：从工艺设备和测试设备中获取制程历史数据,通过数据挖掘技术识别所述制程历史数据中不同数据源之间的关联规则和频繁模式,结合本体映射方法将异构数据映射至公共语义空间,根据知识图谱构建方法构建制程工艺知识图谱,通过知识表示学习算法将所述制程工艺知识图谱中的实体和节点嵌入至低维连续向量空间,通过表示向量运算求解实体和关系间的语义相似性,得到制程工艺领域知识,根据预先获取的专家经验知识对所述制程工艺知识图谱进行增强,结合自然语言处理技术提取关键工艺知识并构建先验知识库；基于所述制程工艺知识图谱,通过图卷积神经网络进行特征提取和融合,生成工艺参数对应的特征表示,通过因果推断理论确定工艺参数与良品率之间的因果依赖关系,结合基于图模型的因果结构学习算法确定因果图并设置因果特征选择准则,筛选得到关键因果特征子集,结合因果相关性分析和语义相似度计算选择关键样本并进行主动学习,扩充所述制程工艺知识图谱,根据扩充后的制程工艺知识图谱和所述公共语义空间,通过堆叠泛化架构构建异构模型集成,根据所述制程工艺知识图谱的更新,通过流数据的递增学习算法对所述异构模型集成进行实时更新并确定工艺参数与良品率的动态变化；基于所述动态变化,构建多目标优化模型并设置多个优化目标,结合所述关键因果特征子集通过多目标进化优化算法进行工艺参数优化求解,生成优化工艺参数并根据所述制程工艺知识图谱中工艺节点的语义映射关系,通过特征映射和参数适配进行迁移学习,根据预先构建的贝叶斯因果模型对所述工艺节点进行比较和映射,确定因果模式并基于所述贝叶斯因果模型和所述异构模型集成构建虚拟仿真系统并对关键工艺参数进行因果干预,生成工艺参数优化决策并根据所述工艺参数优化决策修正所述贝叶斯因果模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 测试座、分选机、芯片测试系统及其点检方法
{Author}: 金浩;吴俊
{Author Address}: 310013 浙江省杭州市西湖区三墩镇西园五路8号紫天大厦8楼802室
{Subsidiary Author}: 杭州领策科技有限公司;杭州聚芯力科技有限公司
{Date}: 2024-12-03
{Notes}: CN119064767A
{Abstract}: 本申请涉及一种测试座、分选机、芯片测试系统及其点检方法。该测试座包括测试工位以及标准芯片位,所述标准芯片位靠近所述测试工位,用于在芯片测试之前,放置点检测试芯片,以便于机械手将所述点检测试芯片从所述标准芯片位转移到所述测试工位。采用本测试座能够提高点检过程中芯片测试系统的自动化程度。
{Subject}: 1.一种测试座,其特征在于,包括测试工位以及标准芯片位,所述标准芯片位靠近所述测试工位,用于在芯片测试之前,放置点检测试芯片,以便于机械手将所述点检测试芯片从所述标准芯片位转移到所述测试工位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路的布线方法、系统、电子设备及存储介质
{Author}: 汤兴;赵琪;张雪垠;王磊
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦16C
{Subsidiary Author}: 深圳鸿芯微纳技术有限公司
{Date}: 2024-12-03
{Notes}: CN119067060A
{Abstract}: 本发明提供一种集成电路的布线方法、系统、电子设备及存储介质,涉及集成电路技术领域,该方法包括：根据第一信号连接数量对芯片粒之间的凸块进行匹配,获得多个第一匹配凸块对；根据第二信号连接数量对不同芯片粒与中介层之间的凸块进行匹配,获得多个第二匹配凸块对；将多个第一匹配凸块对进行分组获得凸块组,对凸块组中的不同芯片粒之间的凸块进行匹配,获得不同芯片粒之间的第一连接关系；将多个第二匹配凸块对进行区域分割,获得不同芯片粒与中介层之间的第二连接关系；根据第一连接关系对不同芯片粒之间进行布线,并根据第二连接关系对不芯片粒和所述介层之间进行布线。本发明可以有效减少交叉和总布线长度,显著提高布线效率。
{Subject}: 1.一种集成电路的布线方法,其特征在于,所述集成电路包括中介层和至少两个芯片粒,至少两个所述芯片粒设置在所述中介层上,所述方法包括：根据第一信号连接数量对所述芯片粒之间的凸块进行匹配,获得不同所述芯片粒之间的多个第一匹配凸块对；根据第二信号连接数量对不同所述芯片粒与中介层之间的凸块进行匹配,获得不同所述芯片粒与所述中介层之间的多个第二匹配凸块对；将多个所述第一匹配凸块对进行分组获得凸块组,对所述凸块组中的不同所述芯片粒之间的凸块进行匹配,获得不同所述芯片粒之间的第一连接关系；将多个所述第二匹配凸块对进行区域分割,获得不同所述芯片粒与所述中介层之间的第二连接关系；根据所述第一连接关系对不同所述芯片粒之间进行布线,并根据所述第二连接关系对不同所述芯片粒和所述中介层之间进行布线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种无尘室高精密半导体集成电路生产设备减振基座
{Author}: 商富彬;商富祥;沈小燕
{Author Address}: 224000 江苏省盐城市大丰区刘庄镇工业集中区
{Subsidiary Author}: 江苏瑞鑫集成电路设备有限公司
{Date}: 2024-12-03
{Notes}: CN119062874A
{Abstract}: 本发明涉及集成电路加工设备技术领域,公开了一种无尘室高精密半导体集成电路生产设备减振基座,包括,底壳,底壳包括围壳和底板,围壳内部设置有第一支撑架和第二支撑架,第一支撑架和第二支撑架均通过减震连接件设置于围壳顶部,减震连接件设置有若干个,分布与围壳内壁,减震连接件包括,水平设置的U形固定架,U形固定架的两侧和底面均设置有第一阻尼减震垫,U形固定架的开口朝上且围壳对应U形固定架设置有长条孔,第一支撑架和第二支撑架的侧边对应U形固定架均设置有插接部,插接部的端部设置有连接螺母,插接部放置于U形固定架的凹槽内,围壳底部设置有若干凹槽,凹槽内可拆卸设置有地脚组件。
{Subject}: 1.一种无尘室高精密半导体集成电路生产设备减振基座,其特征在于,包括,底壳(1),所述底壳(1)包括围壳(1-1)和底板(1-2),围壳(1-1)上下两端开口,底板(1-2)设置于围壳(1-1)底面,围壳(1-1)内部,自上而下水平设置有第一支撑架(2)和第二支撑架(3),第一支撑架(2)和第二支撑架(3)均通过减震连接件(4)设置于围壳(1-1)顶部,所述减震连接件(4)设置有若干个,分布与围壳(1-1)内壁,所述减震连接件(4)包括,水平设置的U形固定架(4-1),U形固定架(4-1)的两侧和底面均设置有第一阻尼减震垫(4-2),U形固定架(4-1)的开口朝上且围壳(1-1)对应U形固定架(4-1)设置有长条孔(5),所述第一支撑架(2)和第二支撑架(3)的侧边对应U形固定架(4-1)均设置有插接部(6),插接部(6)的端部设置有连接螺母,所述插接部(6)放置于U形固定架(4-1)的凹槽(7)内且通过螺栓穿过长条孔(5)与连接螺母螺纹连接,围壳(1-1)底部设置有若干凹槽(7),凹槽(7)内可拆卸设置有地脚组件(8),所述第一支撑架(2)与第二支撑架(3)之间均布设置有若干塔型减震组件(9),用于连接第一支撑架(2)和第二支撑架(3),所述塔型减震组件(9)包括底座(9-1)、若干中间环体(9-2)和顶圈(9-3),所述中间环体(9-2)包括环形的中间板(9-21),中间板(9-21)外侧底面设置有第一筒体(9-22),中间板(9-21)顶部靠内侧的位置设置有第一环槽(9-23),若干中间环体(9-2)纵向排布,若干中间环体(9-2)的直径由下而上递减,上方的中间环体(9-2)的第一筒体(9-22)插接在下方中间环体(9-2)的第一环槽(9-23)内,所述底座(9-1)可拆卸设置于第二支撑架(3)上,所述底座(9-1)包括,连接盘(9-11),连接盘(9-11)顶面中部设置有第二环槽(9-12),最下方的中间环体(9-2)的第一筒体(9-22)插接在第二环槽(9-12)内,连接盘(9-11)靠近边缘位置环形均布设置有若干连接孔(9-13),所述顶圈(9-3)包括第二筒体(9-31),第二筒体(9-31)插接在下方的中间环体(9-2)的第一环槽(9-23)内,第二筒体(9-31)顶部封闭且连接设置有第一套筒(9-32),第一套筒(9-32)内侧壁设置有内螺纹,第一套筒(9-32)内螺纹连接螺纹杆(9-33),螺纹杆(9-33)顶部设置有压盘(9-34),螺纹杆(9-33)上设置有锁紧螺母(9-35),所述第一环槽(9-23)和第二环槽(9-12)内均设置有第二阻尼减震垫(10)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 标记集成电路的辅助设备
{Author}: 赵江兵;王民花;周健;杨望美;王江睿;杨康;张盛永;孟苗
{Author Address}: 741001 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-12-03
{Notes}: CN119057752A
{Abstract}: 本发明提供了一种标记集成电路的辅助设备。该标记集成电路的辅助设备中标记机构沿第一方向运动,并且调整好拓模组件和集成电路器件承托组件的位置后进行标记的动作,操作简单；标记机构可以和集成电路器件的表面进行充分的接触,因此不会出现文字重影或文字颜色过淡等问题；标记机构可移动、可拆卸,因此不会形成拓印辅助材料的堵塞。另外,标记集成电路的辅助设备整体结构的分工明确,这也使得设备稳定性更高,工作效率也大幅度提高；标记集成电路的辅助设备的整机结构小巧、操作方便,能够将文字及图案快速、准确的标记在平面管壳、圆形管壳等系列产品。
{Subject}: 1.一种标记集成电路的辅助设备,其特征在于,包括：标记机构(10),可沿第一方向滑动；承载机构(20),用于承载集成电路器件,所述承载机构(20)可沿第二方向滑动,其中所述第一方向与所述第二方向垂直；固定连接机构(30),包括底座(31)和固定于所述底座(31)的弯折支撑组件(32),所述弯折支撑组件(32)的弯折角度为90°；其中,所述第一方向垂直于所述底座(31)所在的平面；所述第二方向平行于所述底座(31)所在的平面；以及,可拆卸设置的拓模组件(40)和集成电路器件承托组件(50),其中,所述拓模组件(40)和所述集成电路器件承托组件(50)均设置于所述底座(31)；当所述标记集成电路的辅助设备(100)工作时,调节所述拓模组件(40)至能与标记机构(10)上下对位的位置；所述标记机构(10)沿所述第一方向的正方向滑动至所述拓模组件(40)所在位置,进行拓印；所述标记机构(10)沿所述第一方向的负方向滑动,同时将所述集成电路器件承托组件(50)移动至能与标记机构(10)上下对位的位置；所述标记机构(10)沿所述第一方向的正方向滑动至所述集成电路器件承托组件(50)所在位置,并将所述标记机构(10)拓印的文字或图案印至所述集成电路器件承托组件(50)承托的电子器件上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低导通电阻便携式电缆导通器
{Author}: 袁胜前;叶志清;冯贵洪
{Author Address}: 550000 贵州省贵阳市经济技术开发区红河路7号
{Subsidiary Author}: 贵州航天凯山石油仪器有限公司
{Date}: 2024-12-03
{Notes}: CN119064721A
{Abstract}: 本发明公开一种低导通电阻便携式电缆导通器,包括电池(GB1),其特征在于,所述电池(GB1)的正极连接第二探针(2),电池(GB1)的负极分别连接三极管(Q1)的发射极(e),以及音乐集成电路(N1)的负极端,音乐集成电路(N1)的正极端连接第一探针(1)以及扬声器(BY1)的一端,音乐集成电路(N1)的输出端连接三极管(Q1)的基极(b),三极管(Q1)的集电极(c)连接扬声器(BY1)的另一端。本发明具有以下特点：检测更加精确,防止误判；探针较为纤细敏锐,极大地方便了设备电缆现场测试及排障工作；电路原理简单、使用方便、成本低,不易损坏元器件,使用寿命长。
{Subject}: 1.一种低导通电阻便携式电缆导通器,包括电池(GB1),其特征在于,所述电池(GB1)的正极连接第二探针(2),电池(GB1)的负极分别连接三极管(Q1)的发射极(e),以及音乐集成电路(N1)的负极端,音乐集成电路(N1)的正极端连接第一探针(1)以及扬声器(BY1)的一端,音乐集成电路(N1)的输出端连接三极管(Q1)的基极(b),三极管(Q1)的集电极(c)连接扬声器(BY1)的另一端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 存储系统故障监控方法、设备、介质及计算机程序产品
{Author}: 邱连兴;刘栋
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-03
{Notes}: CN119065932A
{Abstract}: 本发明涉及计算机技术领域,公开了一种存储系统故障监控方法、设备、介质及计算机程序产品,该方法用于控制器,包括：向扩展芯片发送第一控制信号,控制扩展芯片监测扩展芯片的上行链路状态和下行链路状态；控制器与扩展芯片连接；获取扩展芯片的上行链路和下行链路中的故障信息；向背板可编程逻辑器件发送第二控制信号,控制背板可编程逻辑器件检测扩展芯片的心跳信号；控制器和扩展芯片均与背板可编程逻辑器件连接；读取扩展芯片的心跳信号,若扩展芯片的心跳信号未在设定范围内,确认扩展芯片处于挂死状态。这样能够提前预判存储类故障,有助于故障发生之前进行业务卸载维修,避免提取日志和特征匹配的操作,节省故障检测的时间。
{Subject}: 1.一种存储系统故障监控方法,其特征在于,所述方法用于控制器,包括：向扩展芯片发送第一控制信号,控制所述扩展芯片监测所述扩展芯片的上行链路状态和下行链路状态；所述控制器与所述扩展芯片连接；根据所述扩展芯片的上行链路状态和下行链路状态,获取所述扩展芯片的上行链路和下行链路中的故障信息；向背板可编程逻辑器件发送第二控制信号,控制所述背板可编程逻辑器件检测所述扩展芯片的心跳信号；所述控制器和所述扩展芯片均与所述背板可编程逻辑器件连接；读取所述扩展芯片的心跳信号,若所述扩展芯片的心跳信号未在设定范围内,确认所述扩展芯片处于挂死状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于寄存器控制的集成电路设计系统及方法
{Author}: 王金富;张盼盼;孙权;李杭远;王振
{Author Address}: 710077 陕西省西安市高新区锦业路70号卫星大厦5层
{Subsidiary Author}: 西安航天民芯科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067018A
{Abstract}: 本申请提供一种基于寄存器控制的集成电路设计系统及方法,集成电路包括芯片,芯片内部分别设置被控制模块、指令执行模块、指令存储模块、内部总线仲裁模块和外部总线仲裁模块,芯片外部设置外部指令存储模块,外部总线仲裁模块通过第一总线连接外部指令存储模块,内部总线仲裁模块通过第二总线连接外部总线仲裁模块,内部总线仲裁模块通过第三总线连接指令存储模块,内部总线仲裁模块通过第四总线连接指令执行模块,指令执行模块通过第五总线连接被控制模块,同时系统外部也可以通过第七总线直接访问被控制模块和外部指令存储模块,本发明对于一些可复用的电路模块可以实现高度灵活集成,节约研发与验证成本,可应用在各种芯片以及IP的设计中。
{Subject}: 1.一种基于寄存器控制的集成电路设计系统,其特征在于,所述集成电路设计系统包括芯片(1)；所述芯片(1)内部分别设置被控制模块(2)、指令执行模块(3)、指令存储模块(4)、内部总线仲裁模块(5)和外部总线仲裁模块(6)；所述芯片(1)外部设置外部指令存储模块(7)；所述外部总线仲裁模块(6)通过第一总线连接外部指令存储模块(7),所述外部指令存储模块(7)用于更新预存在内部存储模块的配置指令；所述内部总线仲裁模块(5)通过第二总线连接外部总线仲裁模块(6)；所述内部总线仲裁模块(5)通过第三总线连接指令存储模块(4),所述指令存储模块(4)中保存的是按照一定编码逻辑编码的指令代码；所述内部总线仲裁模块(5)通过第四总线连接指令执行模块(3)；所述指令执行模块(3)通过第五总线连接被控制模块(2)；所述指令执行模块从指令存储模块中读取指令并按照预设的解码逻辑解码指令；用户通过第七总线访问外部指令存储模块(7)以及被控制模块(2)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于形态学处理的扫描电镜图像轮廓提取方法
{Author}: 林泽邦;任堃;高大为;吴永玉
{Author Address}: 310058 浙江省杭州市西湖区余杭塘路866号
{Subsidiary Author}: 浙江大学;浙江创芯集成电路有限公司
{Date}: 2024-12-03
{Notes}: CN119068006A
{Abstract}: 本发明公开一种基于形态学处理的扫描电镜图像轮廓提取方法,包括以下步骤：接收扫描电镜图像并将图像转化为灰度图,采用图像处理算法提取灰度图中的初步轮廓,通过膨胀操作连接断开的轮廓,并自动填充轮廓隔开的区域,手动调整填充结果,再经腐蚀操作恢复到原本的尺寸,最后设定面积阈值滤除小面积轮廓,从而得到准确的最终轮廓。本发明解决了传统轮廓提取方法在复杂扫描电镜图像中难以准确识别与完整提取轮廓的问题,通过形态学操作去除了多余的错误轮廓,并将断开的真实轮廓连接起来,该方法不仅提高了轮廓提取的精度和效率,还增强了轮廓的连续性和完整性,提高了集成电路制造工艺分析的精度。
{Subject}: 1.一种基于形态学处理的扫描电镜图像轮廓提取方法,其特征在于,包括以下步骤：步骤S10、利用扫描电镜获取图像,将图像转化为灰度图；步骤S20、基于图像梯度的轮廓提取算法提取灰度图的轮廓,得到第一图形；步骤S30、对第一图形进行膨胀操作,得到第二图形；所述第二图形将灰度图的背景区域分割为多个独立区域,所述独立区域包括空白区域和图形区域；步骤S40、利用区域生长算法对独立区域进行填充,将空白区域和图形区域区分开；步骤S50、手动对独立区域的填充结果进行调整,得到第三图形；步骤S60、对第三图形进行腐蚀操作,将尺寸恢复至与第一图形相同,得到第四图形；步骤S70、设定面积阈值,消除第四图形中低于面积阈值的小面积图形,然后进行轮廓提取,输出最终轮廓。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多结构凸点的晶圆级封装方法、系统、终端及存储介质
{Author}: 彭祎;方梁洪;任超
{Author Address}: 315000 浙江省宁波市宁波杭州湾新区庵东工业园区华兴地块中横路18号
{Subsidiary Author}: 宁波芯健半导体有限公司
{Date}: 2024-12-03
{Notes}: CN119069369A
{Abstract}: 本申请涉及一种多结构凸点的晶圆级封装方法、系统、智能终端及存储介质,涉及芯片封装技术领域,其方法包括：在集成电路晶圆的介电层上溅射形成TiCu层；在TiCu层上方涂覆第一厚度的第一光刻胶层,第一厚度与第一凸点的高度匹配；在第一光刻胶层上形成第一凸点的图形；在集成电路晶圆上形成第一凸点；去除第一光刻胶层；在TiCu层上方涂覆第二厚度的第二光刻胶层,第二凸点的结构与第一凸点的结构不同；在第二光刻胶层上形成第二凸点的图形；在集成电路晶圆上形成第二凸点；去除第二光刻胶层和TiCu层,露出第一凸点和第二凸点；对集成电路晶圆进行回流,得到封装后的集成电路晶圆。本申请具有在晶圆级封装的集成电路晶圆上形成多种结构的电极凸点的效果。
{Subject}: 1.一种多结构凸点的晶圆级封装方法,其特征在于,所述方法包括：在集成电路晶圆的介电层上溅射形成TiCu层,所述TiCu层覆盖所述集成电路晶圆的表面；在所述TiCu层上方涂覆第一厚度的第一光刻胶层,所述第一厚度与第一凸点的高度匹配；在所述第一光刻胶层上形成所述第一凸点的图形；在所述集成电路晶圆上形成所述第一凸点；去除所述第一光刻胶层；在所述TiCu层上溅射形成Cu层,所述Cu层的厚度是所述TiCu层中Cu层厚度的一半；在所述TiCu层上方涂覆第二厚度的第二光刻胶层,所述第二厚度与第二凸点的高度匹配,所述第二光刻胶层的厚度大于所述第一凸点的高度,所述第二凸点的高度大于所述第一凸点的高度,所述第二凸点的结构与所述第一凸点的结构不同；在所述第二光刻胶层上形成所述第二凸点的图形；在所述第一凸点和所述第二凸点的高度差值小于临界高度差值的情况下,获取所述第二凸点的图形的实际边界线；根据所述实际边界线和预设的有效距离,形成刻蚀区域,所述刻蚀区域的边界到所述实际边界线的最短距离不小于所述有效距离,所述刻蚀区域包围所述第二凸点的图形；根据所述第二光刻胶层的实际厚度和推荐厚度的差值,设置刻蚀深度；按照所述刻蚀深度,对所述刻蚀区域进行离子束刻蚀；在所述集成电路晶圆上形成所述第二凸点；去除所述第二光刻胶层和所述TiCu层,露出所述第一凸点和第二凸点；对所述集成电路晶圆进行回流,得到封装后的集成电路晶圆。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路芯片引脚整形夹具
{Author}: 李军霞;王耀林;金鑫;王斌英;何伟龄
{Author Address}: 741001 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-11-29
{Notes}: CN119035408A
{Abstract}: 本发明提供了一种集成电路芯片引脚整形夹具。集成电路芯片引脚整形夹具包括：具有第一空腔的第一本体、可拆卸的设置于第一空腔的第一装载部、第二本体。第一装载部具有至少一个第二空腔。本申请中集成电路芯片引脚整形夹具结构简单,操作容易,解决陶瓷封装集成电路芯片的引脚不共面的问题,批量进行引脚整形,使得集成电路芯片外观质量达到用户要求。并且本申请的集成电路芯片引脚整形夹具的引脚整形的效率高,引脚整形的效果显著。集成电路芯片引脚整形夹具在引脚整形过程中,集成电路芯片的凸表面靠近第二空腔的底面,既可以保证集成电路芯片本体在整形过程不被划伤,不会对集成电路芯片造成二次损伤,又可以快速高效的实现芯片引脚的整形。
{Subject}: 1.一种集成电路芯片引脚整形夹具,其特征在于,包括：第一本体(10),具有第一空腔(11)；第一装载部(12),用于装载集成电路芯片,所述第一装载部(12)可拆卸的设置于所述第一空腔(11)；当所述第一装载部(12)安装于所述第一空腔(11)时,所述第一本体(10)的顶表面与所述第一装载部(12)的顶表面齐平；第二本体(20),与所述第一本体(10)可转动连接,且所述第二本体(20)与所述第一本体(10)相接触的表面为平面；其中,集成电路芯片包括具有内部电路的封装体和用于与外围电路连接的引脚；所述第一装载部(12)具有至少一个第二空腔(12a),集成电路芯片的封装体位于所述第二空腔(12a),集成电路芯片的引脚位于所述第一装载部(12)的非空腔部位,且集成电路芯片的凸表面靠近所述第二空腔(12a)的底面,集成电路芯片的贴片表面靠近所述第二本体(20)的底表面；所述集成电路芯片引脚整形夹具(100)具有以下的工作状态：空载关闭状态：所述第一本体(10)和所述第二本体(20)叠层设置,且所述第二本体(20)分别与所述第一本体(10)和所述第一装载部(12)具有平整的接触表面；空载打开状态：所述第一本体(10)和所述第二本体(20)具有第一角度,10°≤所述第一角度≤150°,所述第一装载部(12)可从所述第一本体(10)中抽出；芯片安装状态：所述第一装载部(12)从所述第一本体(10)中抽出,并通过人工或机器操作的方式将一个或多个集成电路芯片安装至所述第一装载部(12)；满载关闭状态：所述第二本体(20)的底表面与集成电路芯片的引脚直接接触,用于将集成电路芯片的引脚压平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于多层感知机的逆向光刻方法
{Author}: 林泽邦;任堃;高大为;吴永玉
{Author Address}: 310058 浙江省杭州市西湖区余杭塘路866号
{Subsidiary Author}: 浙江大学;浙江创芯集成电路有限公司
{Date}: 2024-11-29
{Notes}: CN119045292A
{Abstract}: 本发明提供一种基于多层感知机的逆向光刻方法,包括以下步骤：获取测试图形集及其对应的掩模；构建基于多层感知机的机器学习模型,将测试图形集及对应的掩模作为作为训练数据集,输入基于多层感知机的机器学习模型中进行训练；提供集成电路设计版图(目标图形),将目标图形输入训练好的模型,输出中间参数；基于上述中间参数,使用逆向光刻技术算法进行迭代优化,当迭代结束时,输出最终的优化的掩模。所述基于多层感知机的逆向光刻技术可以缩短逆向光刻技术运行的时间,并提高掩模优化的效果。
{Subject}: 1.一种基于多层感知机的逆向光刻方法,其特征在于,所述方法包括以下步骤：S1、获取测试图形集及其对应的掩模；S2、构建基于多层感知机的机器学习模型,将测试图形集及对应的掩模作为作为训练数据集,输入基于多层感知机的机器学习模型中进行训练；将目标图形输入训练好的模型,输出中间参数；S3、对中间参数进行低通滤波,然后将滤波后的参数值映射到0和1之间,获得灰度掩模；S4、对测试图形集进行光刻仿真,获得光刻模型；将灰度掩模输入光刻模型中,获得光刻胶图形；S5、计算目标图形和光刻胶图形的损失,将损失值进行反向传播,得到中间参数更新的梯度,设定更新步长,更新中间参数进行迭代；S6、根据设置的迭代结束条件,如果满足迭代结束条件,则将灰度掩模转换为二值化掩模,得到最终优化的掩模；否则返回步骤S3,迭代操作直至满足迭代结束条件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体集成电路及其温漂补偿方法
{Author}: 钟平权;郭晓明;刘广金;彭奇;尹思儒
{Author Address}: 523000 广东省东莞市大岭山镇矮岭冚茶园路三街3号
{Subsidiary Author}: 东莞市通科电子有限公司
{Date}: 2024-11-29
{Notes}: CN119045600A
{Abstract}: 本发明涉及半导体集成电路技术领域,提供一种半导体集成电路及其温漂补偿方法,半导体集成电路包括：带隙基准电路、电流源控制电路、测量电路和温漂补偿电路；带隙基准电路分别连接电流源控制电路、测量电路和温漂补偿电路；带隙基准电路用于生成带隙基准电压；电流源控制电路用于基于带隙基准电压产生电流源,并基于电流源产生热源,以利用热源改变带隙基准电路的环境温度；测量电路用于测量环境温度；温漂补偿电路用于补偿基准电压的温漂。本发明通过对带隙基准电路进行温漂补偿的过程处理,可实现对集成电路的精确温漂补偿,有利于提高集成电路的信号处理精度。
{Subject}: 1.一种半导体集成电路,其特征在于,包括：带隙基准电路、电流源控制电路、测量电路和温漂补偿电路；带隙基准电路分别连接电流源控制电路、测量电路和温漂补偿电路；带隙基准电路用于生成带隙基准电压；电流源控制电路用于基于带隙基准电压产生电流源,并基于电流源产生热源,以利用热源改变带隙基准电路的环境温度；测量电路用于测量环境温度；温漂补偿电路用于补偿基准电压的温漂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 直接内存访问电路和集成电路
{Author}: 高恒斌;吴忠洁
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区盛夏路565弄54号301室
{Subsidiary Author}: 上海灵动微电子股份有限公司
{Date}: 2024-11-29
{Notes}: CN119046192A
{Abstract}: 本申请提供了一种直接内存访问电路和集成电路,涉及集成电路领域。直接内存访问电路,用于集成电路,集成电路包括存储器、系统总线和直接内存访问电路,直接内存访问电路通过系统总线读取存储器中的目标图像,目标图像中任一像素所占的空间小于系统总线的宽度,直接内存访问电路包括：输入优化模块,被配置为接收目标图像,将目标图像以像素为单位重新排列为第一类数据,且将第一类数据输出至输入缓存模块,以使第一类数据匹配输入缓存模块的存储模式；输入缓存模块,被配置为接收并存储第一类数据,输入缓存模块的存储模式与系统总线的宽度匹配。通过直接内存访问电路中的模块设置,可以提高集成电路中的图像数据处理效率。
{Subject}: 1.一种直接内存访问电路,其特征在于,用于集成电路,所述集成电路包括存储器、系统总线和所述直接内存访问电路,所述直接内存访问电路通过所述系统总线读取所述存储器中的目标图像,所述目标图像中任一像素所占的空间小于所述系统总线的宽度,所述直接内存访问电路包括：输入优化模块,被配置为接收所述目标图像,将所述目标图像以像素为单位重新排列为第一类数据,且将所述第一类数据输出至输入缓存模块,以使所述第一类数据匹配所述输入缓存模块的存储模式；所述输入缓存模块,被配置为接收并存储所述第一类数据,所述输入缓存模块的存储模式与所述系统总线的宽度匹配。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于计算流体力学空间模型的镀件双面水洗控制的优化方法
{Author}: 门松明珠;周智翰;周爱和
{Author Address}: 215300 江苏省苏州市昆山市玉山镇望山北路399号
{Subsidiary Author}: 昆山一鼎工业科技有限公司
{Date}: 2024-11-29
{Notes}: CN119047377A
{Abstract}: 本发明涉及一种基于计算流体力学空间模型的镀件双面水洗控制的优化方法,属于双面半导体电子电镀技术领域。本发明通过计算空间流体力学模型与实验数据反馈相结合不断构建、完善CFD空间模型,从而快速确立各种不同构造半导体器件的最佳清洗生产条件,经过CFD空间模型的不断迭代、升级以提高CFD空间模型的精度,有助于改进用于双面水洗半导体器件的双面清洗装置的各项参数,从而获取最优的镀件双面水洗控制方式,不仅能实现半导体器件双面清洗的均匀性,还能够实现彻底均匀清洗半导体器件,达到其表面无白斑、无污物和无色差的基本要求。
{Subject}: 1.一种基于计算流体力学空间模型的镀件双面水洗控制的优化方法,应用于电子电镀工艺中对半导体器件的双面水洗过程,其特征在于,使用双面清洗装置对所述半导体器件进行双面水洗,通过使用所述优化方法计算并调整各项清洗条件以构建双面清洗效果最佳、半导体器件成品质量最佳的双面清洗装置；所述优化方法包括如下步骤：S1：构建基于清洗条件的数据库,并构建与所述数据库链接的初期计算流体力学空间模型；S2：抽取所述数据库中两种不同的清洗条件,对所述半导体器件进行清洗的流体实验操作,并将获取的清洗实验数据导入至初期计算流体力学空间模型；S3：根据所导入的清洗实验数据,将所述初期计算流体力学空间模型完善成初期CFD空间模型；S4：对所述初期CFD空间模型内的模拟数据进行优选,反馈应用于清洗的流体实验操作中,将后续获得的清洗实验数据导入至初期CFD空间模型,从而获取升级CFD空间模型；S5：循环S4,获取不断迭代的升级CFD空间模型,以提高CFD空间模型的精度；S6：选取S5中合适的某一代升级CFD空间模型作为应用CFD空间模型,使用所述应用CFD空间模型计算得出最佳清洗条件组,并根据最佳清洗条件组以调整并控制双面清洗装置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于设计规则的大规模集成电路布线的路径搜索方法
{Author}: 俞文心;李承金;龚俊
{Author Address}: 621000 四川省绵阳市涪城区青龙大道中段59号
{Subsidiary Author}: 西南科技大学
{Date}: 2024-11-29
{Notes}: CN119047414A
{Abstract}: 本发明公开一种基于设计规则的大规模集成电路布线的路径搜索方法,包括步骤：S10,数据预处理阶段：根据电路描述文件构建三维快速查找表；所述三维快速查找表根据电路描述文件中的通孔来建立,以快速筛选当前位置是否有切割间距违规；S20,布线阶段：在路径搜索过程中,建立自适应切割间距考虑方法,利用自适应切割间距考虑方法提前对切割间距进行考虑,对路径中存在的切割间距违规进行提前避免,来减少最终的设计规则违反,获得路径。本发明有效减少设计规则违反问题,保证芯片的可制造性。
{Subject}: 1.一种基于设计规则的大规模集成电路布线的路径搜索方法,其特征在于,包括步骤：S10,数据预处理阶段：根据电路描述文件构建三维快速查找表；所述三维快速查找表根据电路描述文件中的通孔来建立,以快速筛选当前位置是否有切割间距违规；S20,布线阶段：在路径搜索过程中,建立自适应切割间距考虑方法,利用自适应切割间距考虑方法提前对切割间距进行考虑,对路径中存在的切割间距违规进行提前避免,来减少最终的设计规则违反,获得路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信号延时模块、电子电路及电路系统
{Author}: 夏虎;陆烽烽;邢永亮
{Author Address}: 214000 江苏省无锡市滨湖区梁清路88号808室
{Subsidiary Author}: 无锡海兰微电子科技有限公司
{Date}: 2024-11-29
{Notes}: CN119051635A
{Abstract}: 本发明提供一种信号延时模块、电子电路及电路系统,信号延时模块包括：转换调节单元,用于对输入信号进行电压到电流的转换；电容充/放电单元,与转换调节单元相连,用于根据转换后的输入信号进行电容充/放电操作得到电容电压和充/放电电流；电压比较单元,与电容充/放电单元相连,用于比较电容电压和参考电压得到电压比较结果；电流比较单元,与电容充/放电单元相连,用于比较充/放电电流和参考电流得到电流比较结果；逻辑处理单元,分别与电压比较单元和电流比较单元相连,用于对电压比较结果和电流比较结果进行逻辑运算得到输出信号,实现于输出信号中增加延时。通过本发明解决了现有信号延时设计因增设无源器件导致电路板体积大的问题。
{Subject}: 1.一种信号延时模块,其特征在于,包括：转换调节单元、电容充/放电单元、电压比较单元、电流比较单元及逻辑处理单元；所述转换调节单元用于对输入信号进行电压到电流的转换；所述电容充/放电单元与所述转换调节单元相连,用于根据转换后的输入信号进行电容充/放电操作并得到电容电压和充/放电电流；所述电压比较单元与所述电容充/放电单元相连,用于比较所述电容电压和参考电压并得到电压比较结果；所述电流比较单元与所述电容充/放电单元相连,用于比较所述充/放电电流和参考电流并得到电流比较结果；所述逻辑处理单元分别与所述电压比较单元和所述电流比较单元相连,用于对所述电压比较结果和所述电流比较结果进行逻辑运算并得到输出信号,实现于所述输出信号中增加延时；其中,所述电容充/放电单元包括电容、第一NMOS管及恒流源；所述电容的第一端接收转换后的输入信号并输出所述电容电压,第二端连接所述第一NMOS管的漏极端；所述第一NMOS管的栅极端连接所述恒流源并输出偏置电压,漏极端与其栅极端短接,源极端接地；其中,所述偏置电压与所述电容的充/放电电流相关。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 网卡的供电方法及服务器、存储介质及电子设备
{Author}: 魏文星
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-11-29
{Notes}: CN119052009A
{Abstract}: 本申请实施例提供了一种网卡的供电方法及服务器、存储介质及电子设备,涉及计算机领域,应用于服务器,所述服务器包括：电子保险丝,供电连接器,网卡,该网卡的供电方法包括：确定所述网卡的当前工作模式,其中,所述网卡的工作模式包括：网络接口卡模式和数据处理单元模式；在所述当前工作模式为所述网络接口卡模式的情况下,控制电子保险丝的使能管脚在所述服务器处于运行状态的情况下开启；在所述当前工作模式为所述数据处理单元模式的情况下,控制所述电子保险丝的使能管脚在所述服务器处于关机状态的情况下开启。
{Subject}: 1.一种网卡的供电方法,其特征在于,应用于服务器,所述服务器包括：电子保险丝,供电连接器,网卡；所述电子保险丝的一端与电源单元电连接,所述电子保险丝的另一端与所述供电连接器电连接,在所述电子保险丝的使能管脚开启的情况下,所述电子保险丝允许电流通过,所述供电连接器允许给所述网卡提供核心电源或辅助电源；包括：确定所述网卡的当前工作模式,其中,所述网卡的工作模式包括：网络接口卡模式和数据处理单元模式；在所述当前工作模式为所述网络接口卡模式的情况下,控制电子保险丝的使能管脚在所述服务器处于运行状态的情况下开启；在所述当前工作模式为所述数据处理单元模式的情况下,控制所述电子保险丝的使能管脚在所述服务器处于关机状态的情况下开启。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于毛细管控制的集成电路芯片焊接装置
{Author}: 刘雯晔;林泊安;王川
{Author Address}: 071800 河北省保定市雄安新区雄县保静公路北侧001号S1栋101室
{Subsidiary Author}: 维特瑞交通科技有限公司
{Date}: 2024-11-26
{Notes}: CN119016823A
{Abstract}: 本发明提供了一种基于毛细管控制的集成电路芯片焊接装置,旨在解决现有技术中存在的焊接效果差、引脚温度控制不当、焊接隔离功能不足等问题。该装置包括刷台主体、多个毛细通管、焊锡液仓及热风仓、控制手柄。刷台主体设置有毛细管及焊锡流管和热风通管,分别用于输送焊锡液和热风。热风通管下端部管口为斜面,可对焊锡流管与下端引脚同时进行风吹加热,实现引脚的提前加热,避免常温引脚降低滴焊的焊锡温度的问题。焊锡流管上端部管口处设置有限流挡片,控制焊锡液的流出与停止,方便了焊接过程的控制。本发明实现了芯片在焊接过程中的稳定限位,提高了焊接质量和芯片的稳定性；同时,具备焊接隔离功能,避免了短路现象的发生。
{Subject}: 1.一种基于毛细管控制的集成电路芯片焊接装置,其特征在于,包括：刷台主体,作为整个装置的基础结构,用于支撑和固定各个组件；焊锡液仓,设置在所述刷台主体内,用于存储锡液；热风仓,设置在所述刷台主体内,用于提供加压热风；焊接组块,包括焊锡流管和热风通管,所述焊锡流管和所述热风通管均由多根毛细管组成,所述焊锡流管与所述焊锡液仓相通,用于输送焊锡液对芯片引脚进行一对一焊接；所述热风通管与所述热风仓相通,用于输送热风,对所述焊锡流管下端部及芯片引脚进行加热；控制手柄,用于带动整个所述刷台主体及对焊锡液仓内焊锡液流量进行控制,实现对焊接过程的精确控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多通路导液管件、集成电路铜剥离液生产系统及生产工艺
{Author}: 宋斌;罗堂富;侯倩;冯卫文;王芳;夏姣;王博;罗丽
{Author Address}: 621000 四川省绵阳市经开区三江大道327号
{Subsidiary Author}: 绵阳艾萨斯电子材料有限公司
{Date}: 2024-11-26
{Notes}: CN119022098A
{Abstract}: 本发明涉及导液管件领域,具体涉及多通路导液管件,其中,主管体具有依次连通的第一管腔、第二管腔和第三管腔,且三者的内径依次递增,第一管腔位于主管体的一端端部。第一芯体的直径大于第一管腔的内径并小于第二管腔的内径。第二芯体的直径大于第二管腔的内径并小于第三管腔的内径。第一驱动器用于控制第一芯体和主管体沿轴向相对运动,以使第一芯体能够推动第二芯体,从而调控主管体的流通面积。集成电路铜剥离液生产系统包含多通路导液管件,集成电路铜剥离液生产工艺依托集成电路铜剥离液生产系统进行。其能够有效地提高液相组分的定量精度,降低定量误差,使液相组分的配置过程更加可控。
{Subject}: 1.一种多通路导液管件,其特征在于,包括：主管体、第一芯体、第二芯体和第一驱动器；所述主管体具有依次连通的第一管腔、第二管腔和第三管腔,且三者的内径依次递增,所述第一管腔位于所述主管体的一端端部；所述第一芯体的直径大于所述第一管腔的内径并小于所述第二管腔的内径；所述第二芯体的直径大于所述第二管腔的内径并小于所述第三管腔的内径；所述第一芯体位于所述第一管腔靠近所述第二管腔的一侧,所述第二芯体设于所述第一芯体远离所述第一管腔的一侧；沿所述主管体的轴向,所述第一芯体和所述第二芯体均可滑动地配合于所述主管体内；所述第二芯体配合有第一弹性件,以用于将所述第二芯体向所述第三管腔靠近所述第二管腔的一端推动；所述第一驱动器用于控制所述第一芯体和所述主管体沿轴向相对运动,以使所述第一芯体能够推动所述第二芯体,从而调控所述主管体的流通面积。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 成像声呐和匹配层灌封方法
{Author}: 郑志超;施钧辉;阮永都;苏义印;杨晓慧
{Author Address}: 311121 浙江省杭州市余杭区中泰街道科创大道之江实验室
{Subsidiary Author}: 之江实验室
{Date}: 2024-11-26
{Notes}: CN119024317A
{Abstract}: 本发明涉及一种成像声呐和匹配层灌封方法。该成像声呐,包括：中间体、集成电路模块、面板组件、背板组件以及密封组件,面板组件包括盖设于中间体的前侧开口的面板和集成于面板的多个换能器,换能器包括匹配层、换能器定位件和换能器主体,换能器定位件固设于换能器安装孔,换能器主体固设于换能器定位件；匹配层粘接于面板的前侧面,并将换能器定位件和换能器主体包裹在内,匹配层的后侧具有散热口,以露出换能器主体的后侧面。通过在匹配层的后侧预留散热孔,换能器主体的后侧面通过散热口连通中间体的安装腔,使得换能器能够通过空气或液体等热对流的形式进行散热,从而提高集成电路的散热性能。
{Subject}: 1.一种成像声呐,其特征在于,包括：中间体,所述中间体具有沿前后方向贯通的安装腔；集成电路模块,所述集成电路模块安装于所述安装腔内；面板组件,所述面板组件包括盖设于所述中间体的前侧开口的面板和集成于所述面板的多个换能器,所述换能器电连接于所述集成电路模块,用于发出声波或接收反射声波；所述面板开设有多个换能器安装孔,所述换能器包括匹配层、换能器定位件和换能器主体,所述换能器定位件固设于所述换能器安装孔,所述换能器主体固设于所述换能器定位件；所述匹配层粘接于所述面板的前侧面,并将所述换能器定位件和所述换能器主体包裹在内,所述匹配层的后侧具有散热口,以露出所述换能器主体的后侧面；背板组件,所述背板组件包括盖设于所述中间体的后侧开口的背板和集成于所述背板的连接器,所述连接器电连接于所述集成电路模块；以及密封组件,所述密封组件设置于所述面板组件与所述中间体之间以及所述背板组件与所述中间体之间,以密封所述面板组件和所述背板组件与所述中间体之间的间隙。
{SrcDatabase}: 中国专利

 