module Task_1(
input i0,i1,s,
output wire f );

assign f=(~s & i0) | (s & i1);

endmodule
