Fitter report for FPGA_test
Mon Dec 09 14:26:31 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Dec 09 14:26:31 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; FPGA_test                                   ;
; Top-level Entity Name           ; FPGA_test                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 7,324 / 32,070 ( 23 % )                     ;
; Total registers                 ; 12700                                       ;
; Total pins                      ; 182 / 457 ( 40 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,138,176 / 4,065,280 ( 28 % )              ;
; Total RAM Blocks                ; 137 / 397 ( 35 % )                          ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.7%      ;
;     Processor 3            ;   6.4%      ;
;     Processor 4            ;   6.2%      ;
;     Processor 5            ;   5.3%      ;
;     Processor 6            ;   5.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                            ;                  ;                       ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                            ;                  ;                       ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                            ;                  ;                       ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                            ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|BA[0]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                          ; I                ;                       ;
; Sdram_Control:u7|BA[1]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                          ; I                ;                       ;
; Sdram_Control:u7|CAS_N                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                          ; I                ;                       ;
; Sdram_Control:u7|CKE                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_CKE~output                                                                                                                                                            ; I                ;                       ;
; Sdram_Control:u7|CS_N[0]                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                           ; I                ;                       ;
; Sdram_Control:u7|DQM[0]                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Sdram_Control:u7|DQM[0]~_Duplicate_1                                                                                                                                       ; Q                ;                       ;
; Sdram_Control:u7|DQM[0]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                           ; I                ;                       ;
; Sdram_Control:u7|DQM[0]~_Duplicate_1                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                           ; I                ;                       ;
; Sdram_Control:u7|RAS_N                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                          ; I                ;                       ;
; Sdram_Control:u7|SA[0]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[1]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[2]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[3]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[4]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[5]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[6]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[7]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[8]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[9]                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                        ; I                ;                       ;
; Sdram_Control:u7|SA[10]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                       ; I                ;                       ;
; Sdram_Control:u7|SA[11]                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                       ; I                ;                       ;
; Sdram_Control:u7|WE_N                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                           ; I                ;                       ;
; VGA_Controller:u1|oVGA_BLANK                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_BLANK_N~output                                                                                                                                                         ; I                ;                       ;
; VGA_Controller:u1|oVGA_B[2]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[0]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_B[3]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[1]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_B[5]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[3]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_B[6]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[4]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_B[7]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[5]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_B[8]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[6]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_B[9]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_B[7]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_G[2]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[0]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_G[3]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[1]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_G[5]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[3]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_G[6]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[4]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_G[7]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[5]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_G[8]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[6]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_G[9]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_G[7]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_R[2]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[0]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_R[3]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[1]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_R[5]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[3]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_R[6]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[4]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_R[7]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[5]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_R[8]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[6]~output                                                                                                                                                            ; I                ;                       ;
; VGA_Controller:u1|oVGA_R[9]                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_R[7]~output                                                                                                                                                            ; I                ;                       ;
; Reset_Delay:u2|Cont[16]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Reset_Delay:u2|Cont[16]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; Sdram_Control:u7|Pre_RD                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Pre_RD~DUPLICATE                                                                                                                                          ;                  ;                       ;
; Sdram_Control:u7|ST[0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|ST[2]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|ST[3]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[3]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|ST[4]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[4]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|ST[6]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[6]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|ST[7]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[7]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9~DUPLICATE     ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[1]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[1]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[1]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[1]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[4]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[4]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[6]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[6]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[8]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[8]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a8  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a8~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9~DUPLICATE     ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a9~DUPLICATE  ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[0]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[0]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[9]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|rdptr_g[9]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[9]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|wrptr_g[9]~DUPLICATE                              ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a9~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6~DUPLICATE    ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[2]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[2]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[4]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[4]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[6]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|rdptr_g[6]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[8]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[8]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[9]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[9]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a7~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9~DUPLICATE    ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p|parity6~DUPLICATE    ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[4]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[4]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[6]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[6]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[8]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|wrptr_g[8]~DUPLICATE                             ;                  ;                       ;
; Sdram_Control:u7|WR_MASK[0]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|WR_MASK[0]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u7|command:u_command|OE                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|OE~DUPLICATE                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|command:u_command|command_delay[0]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|command_delay[0]~DUPLICATE                                                                                                              ;                  ;                       ;
; Sdram_Control:u7|command:u_command|command_done                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|command_done~DUPLICATE                                                                                                                  ;                  ;                       ;
; Sdram_Control:u7|command:u_command|ex_write                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|ex_write~DUPLICATE                                                                                                                      ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[6]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[6]~DUPLICATE                                                                                                  ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[7]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[7]~DUPLICATE                                                                                                  ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[8]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[8]~DUPLICATE                                                                                                  ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[11]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[11]~DUPLICATE                                                                                                 ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[12]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[12]~DUPLICATE                                                                                                 ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[13]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[13]~DUPLICATE                                                                                                 ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[14]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[14]~DUPLICATE                                                                                                 ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[15]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[15]~DUPLICATE                                                                                                 ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[7]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[7]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[8]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[8]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[10]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[10]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[13]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[13]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[17]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[17]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[19]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[19]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[21]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[21]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[7]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[7]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[10]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[10]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[13]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[13]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[15]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[15]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[22]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[22]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[7]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[7]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[9]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[9]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[10]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[10]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[17]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[17]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[18]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[18]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[20]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[20]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; VGA_Controller:u1|H_Cont[3]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|H_Cont[3]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u1|H_Cont[6]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|H_Cont[6]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u1|H_Cont[9]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|H_Cont[9]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u1|V_Cont[1]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|V_Cont[1]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u1|V_Cont[2]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|V_Cont[2]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u1|V_Cont[4]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|V_Cont[4]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u1|V_Cont[7]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|V_Cont[7]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; VGA_Controller:u1|oRequest                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:u1|oRequest~DUPLICATE                                                                                                                                       ;                  ;                       ;
; cpu:processor|exmem_result[9]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|exmem_result[9]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; cpu:processor|exmem_result[12]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|exmem_result[12]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; cpu:processor|exmem_result[27]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|exmem_result[27]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; cpu:processor|exmem_result[31]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|exmem_result[31]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; cpu:processor|idex_ex_control[0]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_ex_control[0]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; cpu:processor|idex_ex_control[5]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_ex_control[5]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; cpu:processor|idex_immediate[1]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_immediate[1]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|idex_immediate[3]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_immediate[3]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|idex_immediate[4]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_immediate[4]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|idex_immediate[7]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_immediate[7]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|idex_immediate[9]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_immediate[9]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|idex_immediate[13]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_immediate[13]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; cpu:processor|idex_immediate[31]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_immediate[31]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; cpu:processor|idex_op2[27]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_op2[27]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; cpu:processor|idex_wb_control[31]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_wb_control[31]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|idex_wb_control[32]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_wb_control[32]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|idex_wb_control[33]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_wb_control[33]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|idex_wb_control[34]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|idex_wb_control[34]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|ifid_instruction[14]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|ifid_instruction[14]~DUPLICATE                                                                                                                               ;                  ;                       ;
; cpu:processor|ifid_instruction[17]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|ifid_instruction[17]~DUPLICATE                                                                                                                               ;                  ;                       ;
; cpu:processor|ifid_instruction[30]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|ifid_instruction[30]~DUPLICATE                                                                                                                               ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[4]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[4]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[6]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[6]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[15]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[15]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[17]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[17]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[18]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[18]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[20]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[20]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[23]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[23]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[25]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[25]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[26]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[26]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|lfsr_32:randy|v[31]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|lfsr_32:randy|v[31]~DUPLICATE                                                                                                                                ;                  ;                       ;
; cpu:processor|memwb_result1[1]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[1]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; cpu:processor|memwb_result1[8]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[8]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; cpu:processor|memwb_result1[16]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[16]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|memwb_result1[19]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[19]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|memwb_result1[24]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[24]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|memwb_result1[27]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[27]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|memwb_result1[29]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[29]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|memwb_result1[30]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_result1[30]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; cpu:processor|memwb_wb_control[28]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_wb_control[28]~DUPLICATE                                                                                                                               ;                  ;                       ;
; cpu:processor|memwb_wb_control[31]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_wb_control[31]~DUPLICATE                                                                                                                               ;                  ;                       ;
; cpu:processor|memwb_wb_control[35]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|memwb_wb_control[35]~DUPLICATE                                                                                                                               ;                  ;                       ;
; cpu:processor|pc_ghost[4]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|pc_ghost[4]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; cpu:processor|pc_ghost[6]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|pc_ghost[6]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; cpu:processor|pc_ghost[8]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|pc_ghost[8]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; cpu:processor|rf[1][0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|rf[1][0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; cpu:processor|rf[1][6]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|rf[1][6]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; cpu:processor|rf[31][7]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|rf[31][7]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; cpu:processor|rf[31][11]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|rf[31][11]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; cpu:processor|rf[31][20]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|rf[31][20]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; cpu:processor|rf[31][23]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|rf[31][23]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|ls_mem_cnt[2]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|ls_mem_cnt[2]~DUPLICATE                                                                                                ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|ls_mem_cnt[4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|ls_mem_cnt[4]~DUPLICATE                                                                                                ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[0]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[0]~DUPLICATE                                                                                               ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[2]~DUPLICATE                                                                                               ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[4]~DUPLICATE                                                                                               ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|buffer_ptr[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|buffer_ptr[0]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|buffer_ptr[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|buffer_ptr[4]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|buffer_ptr[5]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|buffer_ptr[5]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|state.READ                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|state.READ~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|b[1]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|b[1]~DUPLICATE                                                              ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|buffer_ptr[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|buffer_ptr[0]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|buffer_ptr[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|buffer_ptr[2]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|buffer_ptr[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|buffer_ptr[3]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|state.READ                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|state.READ~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|b[1]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|b[1]~DUPLICATE                                                              ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[0]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[1]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[2]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[3]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|buffer_ptr[4]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|ori[1]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|ori[1]~DUPLICATE                                                            ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|state.READ                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|state.READ~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|a[0]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|a[0]~DUPLICATE                                                              ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[1]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[2]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[3]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|buffer_ptr[4]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|state.READ                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|state.READ~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[0]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[1]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[3]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|buffer_ptr[4]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|state.READ                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|state.READ~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|a[0]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|a[0]~DUPLICATE                                                              ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|buffer_ptr[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|buffer_ptr[1]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|buffer_ptr[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|buffer_ptr[3]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|buffer_ptr[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|buffer_ptr[4]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|buffer_ptr[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|buffer_ptr[0]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|buffer_ptr[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|buffer_ptr[1]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|buffer_ptr[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|buffer_ptr[3]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|state.IDLE                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|state.IDLE~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|state.READ                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|state.READ~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[0]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[1]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[2]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[3]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[4]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[5]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|buffer_ptr[5]~DUPLICATE                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|state.READ                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|state.READ~DUPLICATE                                                        ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|state.WRITE                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|state.WRITE~DUPLICATE                                                       ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[1]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[1]~DUPLICATE                                                          ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[2]~DUPLICATE                                                          ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[3]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[3]~DUPLICATE                                                          ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[4]~DUPLICATE                                                          ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[5]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[5]~DUPLICATE                                                          ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|write_ptr[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|write_ptr[0]~DUPLICATE                                                         ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|write_ptr[3]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|write_ptr[3]~DUPLICATE                                                         ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|write_ptr[5]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|write_ptr[5]~DUPLICATE                                                         ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|state.CS                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|state.CS~DUPLICATE                                                                                                     ;                  ;                       ;
; cpu:processor|sprite_command_controller:sprite_fifo|state.IDLE                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpu:processor|sprite_command_controller:sprite_fifo|state.IDLE~DUPLICATE                                                                                                   ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                             ;
+--------------------------+----------------+--------------+-------------------------------------------+---------------+--------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                                ; Ignored Value ; Ignored Source           ;
+--------------------------+----------------+--------------+-------------------------------------------+---------------+--------------------------+
; PLL Bandwidth Preset     ; FPGA_test      ;              ; *vga_clk_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; vga_clk/vga_clk_0002.qip ;
; PLL Compensation Mode    ; FPGA_test      ;              ; *vga_clk_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; vga_clk/vga_clk_0002.qip ;
; PLL Automatic Self-Reset ; FPGA_test      ;              ; *vga_clk_0002*|altera_pll:altera_pll_i*|* ; OFF           ; vga_clk/vga_clk_0002.qip ;
+--------------------------+----------------+--------------+-------------------------------------------+---------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 21637 ) ; 0.00 % ( 0 / 21637 )       ; 0.00 % ( 0 / 21637 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 21637 ) ; 0.00 % ( 0 / 21637 )       ; 0.00 % ( 0 / 21637 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 21621 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 7,324 / 32,070        ; 23 %  ;
; ALMs needed [=A-B+C]                                        ; 7,324                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,233 / 32,070        ; 29 %  ;
;         [a] ALMs used for LUT logic and registers           ; 2,181                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,563                 ;       ;
;         [c] ALMs used for registers                         ; 3,489                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,941 / 32,070        ; 6 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 32 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 6                     ;       ;
;         [c] Due to LAB input limits                         ; 26                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,325 / 3,207         ; 41 %  ;
;     -- Logic LABs                                           ; 1,325                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,502                 ;       ;
;     -- 7 input functions                                    ; 17                    ;       ;
;     -- 6 input functions                                    ; 4,856                 ;       ;
;     -- 5 input functions                                    ; 610                   ;       ;
;     -- 4 input functions                                    ; 1,493                 ;       ;
;     -- <=3 input functions                                  ; 1,526                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,440                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 12,657                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 11,339 / 64,140       ; 18 %  ;
;         -- Secondary logic registers                        ; 1,318 / 64,140        ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 12,432                ;       ;
;         -- Routing optimization registers                   ; 225                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 182 / 457             ; 40 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 43                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 137 / 397             ; 35 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,138,176 / 4,065,280 ; 28 %  ;
; Total block memory implementation bits                      ; 1,402,880 / 4,065,280 ; 35 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 5 / 16                ; 31 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 8.1% / 8.4% / 7.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 27.3% / 29.3% / 26.7% ;       ;
; Maximum fan-out                                             ; 12106                 ;       ;
; Highest non-global fan-out                                  ; 520                   ;       ;
; Total fan-out                                               ; 90971                 ;       ;
; Average fan-out                                             ; 3.61                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 7324 / 32070 ( 23 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 7324                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9233 / 32070 ( 29 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 2181                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3563                   ; 0                              ;
;         [c] ALMs used for registers                         ; 3489                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1941 / 32070 ( 6 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 32 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 6                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 26                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1325 / 3207 ( 41 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1325                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 8502                   ; 0                              ;
;     -- 7 input functions                                    ; 17                     ; 0                              ;
;     -- 6 input functions                                    ; 4856                   ; 0                              ;
;     -- 5 input functions                                    ; 610                    ; 0                              ;
;     -- 4 input functions                                    ; 1493                   ; 0                              ;
;     -- <=3 input functions                                  ; 1526                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 3440                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 11339 / 64140 ( 18 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1318 / 64140 ( 2 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 12432                  ; 0                              ;
;         -- Routing optimization registers                   ; 225                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 179                    ; 3                              ;
; I/O registers                                               ; 43                     ; 0                              ;
; Total block memory bits                                     ; 1138176                ; 0                              ;
; Total block memory implementation bits                      ; 1402880                ; 0                              ;
; M10K block                                                  ; 137 / 397 ( 34 % )     ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )      ; 4 / 116 ( 3 % )                ;
; Double data rate I/O output circuitry                       ; 43 / 400 ( 10 % )      ; 0 / 400 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 12896                  ; 0                              ;
;     -- Registered Input Connections                         ; 12706                  ; 0                              ;
;     -- Output Connections                                   ; 56                     ; 12840                          ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 93158                  ; 12905                          ;
;     -- Registered Connections                               ; 39233                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 112                    ; 12840                          ;
;     -- hard_block:auto_generated_inst                       ; 12840                  ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 19                     ; 1                              ;
;     -- Output Ports                                         ; 107                    ; 5                              ;
;     -- Bidir Ports                                          ; 56                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 12107                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 4192                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F10   ; 8A       ; 6            ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------+
; AUD_ADCLRCK   ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; AUD_BCLK      ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; AUD_DACLRCK   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)           ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE~DUPLICATE (inverted) ;
; FPGA_I2C_SDAT ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[0]       ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[10]      ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[11]      ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[12]      ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[13]      ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[14]      ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[15]      ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[16]      ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[17]      ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[18]      ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[19]      ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[1]       ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[20]      ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[21]      ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[22]      ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[23]      ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[24]      ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[25]      ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[26]      ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[27]      ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[28]      ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[29]      ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[2]       ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[30]      ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[31]      ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[32]      ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[33]      ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[34]      ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[35]      ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[3]       ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[4]       ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[5]       ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[6]       ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[7]       ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[8]       ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
; GPIO[9]       ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                          ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 44 / 48 ( 92 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 44 / 80 ( 55 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 38 / 80 ( 48 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO[16]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO[17]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO[0]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO[19]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO[2]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO[24]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO[25]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO[13]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO[18]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO[26]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO[27]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; GPIO[14]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO[32]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO[30]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO[28]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO[29]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; GPIO[12]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO[15]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO[34]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO[33]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO[31]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO[11]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO[10]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO[20]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO[22]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO[9]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO[8]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO[7]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO[21]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO[35]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO[4]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO[5]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO[6]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO[23]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO[1]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO[3]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_CLK      ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; GPIO[5]       ; Missing drive strength and slew rate ;
; GPIO[33]      ; Missing drive strength and slew rate ;
; GPIO[34]      ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
; GPIO[0]       ; Missing drive strength and slew rate ;
; GPIO[1]       ; Missing drive strength and slew rate ;
; GPIO[2]       ; Missing drive strength and slew rate ;
; GPIO[3]       ; Missing drive strength and slew rate ;
; GPIO[4]       ; Missing drive strength and slew rate ;
; GPIO[6]       ; Missing drive strength and slew rate ;
; GPIO[7]       ; Missing drive strength and slew rate ;
; GPIO[8]       ; Missing drive strength and slew rate ;
; GPIO[9]       ; Missing drive strength and slew rate ;
; GPIO[10]      ; Missing drive strength and slew rate ;
; GPIO[11]      ; Missing drive strength and slew rate ;
; GPIO[12]      ; Missing drive strength and slew rate ;
; GPIO[13]      ; Missing drive strength and slew rate ;
; GPIO[14]      ; Missing drive strength and slew rate ;
; GPIO[15]      ; Missing drive strength and slew rate ;
; GPIO[16]      ; Missing drive strength and slew rate ;
; GPIO[17]      ; Missing drive strength and slew rate ;
; GPIO[18]      ; Missing drive strength and slew rate ;
; GPIO[19]      ; Missing drive strength and slew rate ;
; GPIO[20]      ; Missing drive strength and slew rate ;
; GPIO[21]      ; Missing drive strength and slew rate ;
; GPIO[22]      ; Missing drive strength and slew rate ;
; GPIO[23]      ; Missing drive strength and slew rate ;
; GPIO[24]      ; Missing drive strength and slew rate ;
; GPIO[25]      ; Missing drive strength and slew rate ;
; GPIO[26]      ; Missing drive strength and slew rate ;
; GPIO[27]      ; Missing drive strength and slew rate ;
; GPIO[28]      ; Missing drive strength and slew rate ;
; GPIO[29]      ; Missing drive strength and slew rate ;
; GPIO[30]      ; Missing drive strength and slew rate ;
; GPIO[31]      ; Missing drive strength and slew rate ;
; GPIO[32]      ; Missing drive strength and slew rate ;
; GPIO[35]      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                  ; Integer PLL                ;
;     -- PLL Location                                                                                              ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                   ; none                       ;
;     -- PLL Bandwidth                                                                                             ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                   ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                         ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                        ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                         ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                   ; N/A                        ;
;     -- M Counter                                                                                                 ; 12                         ;
;     -- N Counter                                                                                                 ; 2                          ;
;     -- PLL Refclk Select                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                        ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                   ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                        ;                            ;
;         -- sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; On                         ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 3                          ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;         -- sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; On                         ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 270.000000 degrees         ;
;             -- C Counter                                                                                         ; 3                          ;
;             -- C Counter PH Mux PRST                                                                             ; 2                          ;
;             -- C Counter PRST                                                                                    ; 3                          ;
;         -- sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 12                         ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                   ; Entity Name               ; Library Name ;
+--------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |FPGA_test                                                   ; 7323.6 (47.3)        ; 9232.1 (48.6)                    ; 1939.5 (1.2)                                      ; 31.0 (0.0)                       ; 0.0 (0.0)            ; 8502 (71)           ; 12657 (38)                ; 43 (43)       ; 1138176           ; 137   ; 0          ; 182  ; 0            ; |FPGA_test                                                                                                                                                                            ; FPGA_test                 ; work         ;
;    |Reset_Delay:u2|                                          ; 23.5 (23.5)          ; 24.5 (24.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Reset_Delay:u2                                                                                                                                                             ; Reset_Delay               ; work         ;
;    |Sdram_Control:u7|                                        ; 444.2 (189.1)        ; 536.1 (199.7)                    ; 91.9 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 734 (330)           ; 806 (167)                 ; 0 (0)         ; 24064             ; 3     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7                                                                                                                                                           ; Sdram_Control             ; work         ;
;       |Sdram_RD_FIFO:u_read1_fifo|                           ; 45.9 (0.0)           ; 59.4 (0.0)                       ; 13.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 129 (0)                   ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                ; Sdram_RD_FIFO             ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 45.9 (0.0)           ; 59.4 (0.0)                       ; 13.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 129 (0)                   ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ; dcfifo_mixed_widths       ; work         ;
;             |dcfifo_ahp1:auto_generated|                     ; 45.9 (8.2)           ; 59.4 (16.1)                      ; 13.5 (7.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (13)             ; 129 (35)                  ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated                                                   ; dcfifo_ahp1               ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|             ; 2.1 (2.1)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                   ; a_gray2bin_oab            ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                   ; a_gray2bin_oab            ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                 ; 8.4 (8.4)            ; 9.5 (9.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p                       ; a_graycounter_jdc         ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                 ; 10.4 (10.4)          ; 11.6 (11.6)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p                       ; a_graycounter_nv6         ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                  ; 4.5 (0.0)            ; 4.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp                        ; alt_synch_pipe_apl        ; work         ;
;                   |dffpipe_re9:dffpipe5|                     ; 4.5 (4.5)            ; 4.7 (4.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_re9:dffpipe5   ; dffpipe_re9               ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                  ; 2.3 (0.0)            ; 5.5 (0.0)                        ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                        ; alt_synch_pipe_bpl        ; work         ;
;                   |dffpipe_se9:dffpipe8|                     ; 2.3 (2.3)            ; 5.5 (5.5)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_se9:dffpipe8   ; dffpipe_se9               ; work         ;
;                |altsyncram_86d1:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7680              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|altsyncram_86d1:fifo_ram                          ; altsyncram_86d1           ; work         ;
;                |cmpr_906:rdempty_eq_comp|                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:rdempty_eq_comp                          ; cmpr_906                  ; work         ;
;                |cmpr_906:wrfull_eq_comp|                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:wrfull_eq_comp                           ; cmpr_906                  ; work         ;
;                |dffpipe_oe9:ws_brp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_brp                                ; dffpipe_oe9               ; work         ;
;                |dffpipe_oe9:ws_bwp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_bwp                                ; dffpipe_oe9               ; work         ;
;       |Sdram_RD_FIFO:u_read2_fifo|                           ; 45.7 (0.0)           ; 63.0 (0.0)                       ; 17.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 130 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                ; Sdram_RD_FIFO             ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 45.7 (0.0)           ; 63.0 (0.0)                       ; 17.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 130 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ; dcfifo_mixed_widths       ; work         ;
;             |dcfifo_ahp1:auto_generated|                     ; 45.7 (9.4)           ; 63.0 (15.1)                      ; 17.3 (5.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (12)             ; 130 (33)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated                                                   ; dcfifo_ahp1               ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|             ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                   ; a_gray2bin_oab            ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|             ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                   ; a_gray2bin_oab            ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                 ; 8.3 (8.3)            ; 9.6 (9.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_jdc:wrptr_g1p                       ; a_graycounter_jdc         ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                 ; 10.0 (10.0)          ; 11.0 (11.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p                       ; a_graycounter_nv6         ; work         ;
;                |alt_synch_pipe_apl:rs_dgwp|                  ; 3.6 (0.0)            ; 6.9 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp                        ; alt_synch_pipe_apl        ; work         ;
;                   |dffpipe_re9:dffpipe5|                     ; 3.6 (3.6)            ; 6.9 (6.9)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_re9:dffpipe5   ; dffpipe_re9               ; work         ;
;                |alt_synch_pipe_bpl:ws_dgrp|                  ; 2.1 (0.0)            ; 6.3 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                        ; alt_synch_pipe_bpl        ; work         ;
;                   |dffpipe_se9:dffpipe8|                     ; 2.1 (2.1)            ; 6.3 (6.3)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_se9:dffpipe8   ; dffpipe_se9               ; work         ;
;                |cmpr_906:rdempty_eq_comp|                    ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:rdempty_eq_comp                          ; cmpr_906                  ; work         ;
;                |cmpr_906:wrfull_eq_comp|                     ; 1.8 (1.8)            ; 2.4 (2.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|cmpr_906:wrfull_eq_comp                           ; cmpr_906                  ; work         ;
;                |dffpipe_oe9:ws_brp|                          ; 2.0 (2.0)            ; 2.6 (2.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_brp                                ; dffpipe_oe9               ; work         ;
;                |dffpipe_oe9:ws_bwp|                          ; 2.1 (2.1)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|dffpipe_oe9:ws_bwp                                ; dffpipe_oe9               ; work         ;
;       |Sdram_WR_FIFO:u_write1_fifo|                          ; 42.0 (0.0)           ; 61.7 (0.0)                       ; 19.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 128 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo                                                                                                                               ; Sdram_WR_FIFO             ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 42.0 (0.0)           ; 61.7 (0.0)                       ; 19.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 128 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; dcfifo_mixed_widths       ; work         ;
;             |dcfifo_ngp1:auto_generated|                     ; 42.0 (8.4)           ; 61.7 (15.9)                      ; 19.7 (7.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (13)             ; 128 (35)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated                                                  ; dcfifo_ngp1               ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin|             ; 2.0 (2.0)            ; 2.6 (2.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                  ; a_gray2bin_oab            ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                  ; a_gray2bin_oab            ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                 ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p                      ; a_graycounter_jdc         ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                 ; 9.2 (9.2)            ; 10.7 (10.7)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p                      ; a_graycounter_nv6         ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                  ; 3.3 (0.0)            ; 7.7 (0.0)                        ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                       ; alt_synch_pipe_8pl        ; work         ;
;                   |dffpipe_pe9:dffpipe13|                    ; 3.3 (3.3)            ; 7.7 (7.7)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13 ; dffpipe_pe9               ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                  ; 1.3 (0.0)            ; 7.1 (0.0)                        ; 5.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                       ; alt_synch_pipe_9pl        ; work         ;
;                   |dffpipe_qe9:dffpipe16|                    ; 1.3 (1.3)            ; 7.1 (7.1)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16 ; dffpipe_qe9               ; work         ;
;                |altsyncram_86d1:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram                         ; altsyncram_86d1           ; work         ;
;                |cmpr_906:rdempty_eq_comp|                    ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:rdempty_eq_comp                         ; cmpr_906                  ; work         ;
;                |cmpr_906:wrfull_eq_comp|                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:wrfull_eq_comp                          ; cmpr_906                  ; work         ;
;                |dffpipe_oe9:rs_brp|                          ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_brp                               ; dffpipe_oe9               ; work         ;
;                |dffpipe_oe9:rs_bwp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_bwp                               ; dffpipe_oe9               ; work         ;
;       |Sdram_WR_FIFO:u_write2_fifo|                          ; 43.8 (0.0)           ; 65.2 (0.0)                       ; 21.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 128 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo                                                                                                                               ; Sdram_WR_FIFO             ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 43.8 (0.0)           ; 65.2 (0.0)                       ; 21.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 128 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; dcfifo_mixed_widths       ; work         ;
;             |dcfifo_ngp1:auto_generated|                     ; 43.8 (9.1)           ; 65.2 (18.5)                      ; 21.4 (9.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (13)             ; 128 (33)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated                                                  ; dcfifo_ngp1               ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin|             ; 2.0 (2.0)            ; 2.9 (2.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                  ; a_gray2bin_oab            ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin|             ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                  ; a_gray2bin_oab            ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                 ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_jdc:wrptr_g1p                      ; a_graycounter_jdc         ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                 ; 9.7 (9.7)            ; 11.7 (11.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|a_graycounter_nv6:rdptr_g1p                      ; a_graycounter_nv6         ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                  ; 2.9 (0.0)            ; 7.3 (0.0)                        ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                       ; alt_synch_pipe_8pl        ; work         ;
;                   |dffpipe_pe9:dffpipe13|                    ; 2.9 (2.9)            ; 7.3 (7.3)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13 ; dffpipe_pe9               ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                  ; 2.7 (0.0)            ; 5.7 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                       ; alt_synch_pipe_9pl        ; work         ;
;                   |dffpipe_qe9:dffpipe16|                    ; 2.7 (2.7)            ; 5.7 (5.7)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16 ; dffpipe_qe9               ; work         ;
;                |altsyncram_86d1:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram                         ; altsyncram_86d1           ; work         ;
;                |cmpr_906:rdempty_eq_comp|                    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:rdempty_eq_comp                         ; cmpr_906                  ; work         ;
;                |cmpr_906:wrfull_eq_comp|                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|cmpr_906:wrfull_eq_comp                          ; cmpr_906                  ; work         ;
;                |dffpipe_oe9:rs_brp|                          ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_brp                               ; dffpipe_oe9               ; work         ;
;                |dffpipe_oe9:rs_bwp|                          ; 2.0 (2.0)            ; 2.4 (2.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|dffpipe_oe9:rs_bwp                               ; dffpipe_oe9               ; work         ;
;       |command:u_command|                                    ; 32.6 (32.6)          ; 35.6 (35.6)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|command:u_command                                                                                                                                         ; command                   ; work         ;
;       |control_interface:u_control_interface|                ; 45.0 (45.0)          ; 51.4 (51.4)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|Sdram_Control:u7|control_interface:u_control_interface                                                                                                                     ; control_interface         ; work         ;
;    |VGA_Controller:u1|                                       ; 51.7 (51.7)          ; 54.0 (54.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|VGA_Controller:u1                                                                                                                                                          ; VGA_Controller            ; work         ;
;    |cpu:processor|                                           ; 6697.7 (1343.0)      ; 8510.7 (1394.1)                  ; 1844.0 (67.7)                                     ; 31.0 (16.7)                      ; 0.0 (0.0)            ; 7470 (2298)         ; 11736 (1435)              ; 0 (0)         ; 131072            ; 14    ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor                                                                                                                                                              ; cpu                       ; work         ;
;       |alu:alu|                                              ; 249.8 (166.0)        ; 271.8 (180.5)                    ; 24.0 (16.5)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 378 (249)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu                                                                                                                                                      ; alu                       ; work         ;
;          |addsub:addsub1|                                    ; 83.9 (2.0)           ; 91.3 (2.5)                       ; 7.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (6)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1                                                                                                                                       ; addsub                    ; work         ;
;             |add_4bit_lookahead:adder0|                      ; 8.3 (4.5)            ; 9.5 (5.5)                        ; 1.2 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder0                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder0|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder0|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder0|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;             |add_4bit_lookahead:adder1|                      ; 11.7 (5.5)           ; 12.2 (5.5)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder1                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[0]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder1|full_adder_1bit_gp:adders[0]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder1|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder1|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder1|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;             |add_4bit_lookahead:adder2|                      ; 10.5 (4.2)           ; 12.7 (4.5)                       ; 2.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (6)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder2                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[0]|                ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder2|full_adder_1bit_gp:adders[0]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder2|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder2|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder2|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;             |add_4bit_lookahead:adder3|                      ; 11.0 (4.2)           ; 12.0 (4.5)                       ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (6)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder3                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[0]|                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder3|full_adder_1bit_gp:adders[0]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder3|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder3|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder3|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;             |add_4bit_lookahead:adder4|                      ; 10.8 (4.2)           ; 11.5 (5.0)                       ; 0.7 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder4                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[0]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder4|full_adder_1bit_gp:adders[0]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder4|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder4|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder4|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;             |add_4bit_lookahead:adder5|                      ; 10.3 (4.2)           ; 11.0 (4.5)                       ; 0.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder5                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[0]|                ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder5|full_adder_1bit_gp:adders[0]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder5|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder5|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder5|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;             |add_4bit_lookahead:adder6|                      ; 11.2 (5.2)           ; 11.5 (5.5)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder6                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[0]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder6|full_adder_1bit_gp:adders[0]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder6|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder6|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder6|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;             |add_4bit_lookahead:adder7|                      ; 8.0 (3.0)            ; 8.5 (3.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (4)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder7                                                                                                             ; add_4bit_lookahead        ; work         ;
;                |full_adder_1bit_gp:adders[0]|                ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder7|full_adder_1bit_gp:adders[0]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[1]|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder7|full_adder_1bit_gp:adders[1]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[2]|                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder7|full_adder_1bit_gp:adders[2]                                                                                ; full_adder_1bit_gp        ; work         ;
;                |full_adder_1bit_gp:adders[3]|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|alu:alu|addsub:addsub1|add_4bit_lookahead:adder7|full_adder_1bit_gp:adders[3]                                                                                ; full_adder_1bit_gp        ; work         ;
;       |collision_detection:cd|                               ; 35.4 (35.4)          ; 38.0 (38.0)                      ; 4.7 (4.7)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|collision_detection:cd                                                                                                                                       ; collision_detection       ; work         ;
;       |data_memory:data_memory|                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|data_memory:data_memory                                                                                                                                      ; data_memory               ; work         ;
;          |data_memory_8k:user_space|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|data_memory:data_memory|data_memory_8k:user_space                                                                                                            ; data_memory_8k            ; work         ;
;             |altsyncram:altsyncram_component|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|data_memory:data_memory|data_memory_8k:user_space|altsyncram:altsyncram_component                                                                            ; altsyncram                ; work         ;
;                |altsyncram_0dl1:auto_generated|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|data_memory:data_memory|data_memory_8k:user_space|altsyncram:altsyncram_component|altsyncram_0dl1:auto_generated                                             ; altsyncram_0dl1           ; work         ;
;       |instruction_memory:instruction_memory|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|instruction_memory:instruction_memory                                                                                                                        ; instruction_memory        ; work         ;
;          |instruction_memory_8k:instruction_space|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space                                                                                ; instruction_memory_8k     ; work         ;
;             |altsyncram:altsyncram_component|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component                                                ; altsyncram                ; work         ;
;                |altsyncram_evr2:auto_generated|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated                 ; altsyncram_evr2           ; work         ;
;       |lfsr_32:randy|                                        ; 15.7 (15.7)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|lfsr_32:randy                                                                                                                                                ; lfsr_32                   ; work         ;
;       |sprite_command_controller:sprite_fifo|                ; 4935.2 (1893.7)      ; 6662.0 (1942.6)                  ; 1737.0 (52.3)                                     ; 10.2 (3.4)                       ; 0.0 (0.0)            ; 4520 (2893)         ; 10081 (24)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo                                                                                                                        ; sprite_command_controller ; work         ;
;          |sprite_buffer:gen_sprites[0].sprite_buffer|        ; 270.8 (270.8)        ; 431.0 (431.0)                    ; 160.7 (160.7)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 122 (122)           ; 981 (981)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_buffer:gen_sprites[1].sprite_buffer|        ; 268.8 (268.8)        ; 408.1 (408.1)                    ; 139.2 (139.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 982 (982)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_buffer:gen_sprites[2].sprite_buffer|        ; 286.5 (286.5)        ; 405.0 (405.0)                    ; 118.7 (118.7)                                     ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 122 (122)           ; 985 (985)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_buffer:gen_sprites[3].sprite_buffer|        ; 282.7 (282.7)        ; 416.3 (416.3)                    ; 134.2 (134.2)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 121 (121)           ; 983 (983)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_buffer:gen_sprites[4].sprite_buffer|        ; 249.0 (249.0)        ; 416.0 (416.0)                    ; 167.0 (167.0)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 982 (982)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_buffer:gen_sprites[5].sprite_buffer|        ; 261.7 (261.7)        ; 424.9 (424.9)                    ; 163.4 (163.4)                                     ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 121 (121)           ; 981 (981)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_buffer:gen_sprites[6].sprite_buffer|        ; 272.8 (272.8)        ; 415.8 (415.8)                    ; 142.9 (142.9)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 982 (982)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_buffer:gen_sprites[7].sprite_buffer|        ; 244.6 (244.6)        ; 423.4 (423.4)                    ; 179.3 (179.3)                                     ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 122 (122)           ; 985 (985)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer                                                                             ; sprite_buffer             ; work         ;
;          |sprite_command_fifo:sprite_command_fifo|           ; 904.6 (904.6)        ; 1378.9 (1378.9)                  ; 479.3 (479.3)                                     ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 658 (658)           ; 2196 (2196)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo                                                                                ; sprite_command_fifo       ; work         ;
;       |system_timer:timer|                                   ; 40.0 (40.0)          ; 40.5 (40.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|system_timer:timer                                                                                                                                           ; system_timer              ; work         ;
;       |user_input_buffer:stimulus|                           ; 77.5 (11.8)          ; 87.5 (12.2)                      ; 10.0 (0.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (19)            ; 81 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|user_input_buffer:stimulus                                                                                                                                   ; user_input_buffer         ; work         ;
;          |driver:driver0|                                    ; 7.0 (0.0)            ; 8.6 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|user_input_buffer:stimulus|driver:driver0                                                                                                                    ; driver                    ; work         ;
;             |user_io_cpu:CPU0|                               ; 7.0 (7.0)            ; 8.6 (8.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0                                                                                                   ; user_io_cpu               ; work         ;
;          |spart:spart0|                                      ; 58.7 (2.2)           ; 66.7 (2.5)                       ; 8.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (5)              ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|user_input_buffer:stimulus|spart:spart0                                                                                                                      ; spart                     ; work         ;
;             |BRG:brg|                                        ; 24.5 (24.5)          ; 25.8 (25.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|user_input_buffer:stimulus|spart:spart0|BRG:brg                                                                                                              ; BRG                       ; work         ;
;             |user_io_shift_out:tx_shifter|                   ; 10.7 (10.7)          ; 11.7 (11.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter                                                                                         ; user_io_shift_out         ; work         ;
;             |user_io_shifter:rx_shifter|                     ; 21.3 (21.3)          ; 26.7 (26.7)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter                                                                                           ; user_io_shifter           ; work         ;
;    |frame_buffer:bram_blue|                                  ; 16.5 (0.0)           ; 16.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 3 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_blue                                                                                                                                                     ; frame_buffer              ; work         ;
;       |altsyncram:altsyncram_component|                      ; 16.5 (0.0)           ; 16.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 3 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_blue|altsyncram:altsyncram_component                                                                                                                     ; altsyncram                ; work         ;
;          |altsyncram_2ju1:auto_generated|                    ; 16.5 (1.0)           ; 16.5 (1.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 3 (3)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated                                                                                      ; altsyncram_2ju1           ; work         ;
;             |decode_dla:decode2|                             ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2                                                                   ; decode_dla                ; work         ;
;             |mux_tfb:mux3|                                   ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|mux_tfb:mux3                                                                         ; mux_tfb                   ; work         ;
;    |frame_buffer:bram_green|                                 ; 12.2 (0.0)           ; 12.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_green                                                                                                                                                    ; frame_buffer              ; work         ;
;       |altsyncram:altsyncram_component|                      ; 12.2 (0.0)           ; 12.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_green|altsyncram:altsyncram_component                                                                                                                    ; altsyncram                ; work         ;
;          |altsyncram_2ju1:auto_generated|                    ; 12.2 (0.0)           ; 12.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_green|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated                                                                                     ; altsyncram_2ju1           ; work         ;
;             |mux_tfb:mux3|                                   ; 12.2 (12.2)          ; 12.2 (12.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_green|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|mux_tfb:mux3                                                                        ; mux_tfb                   ; work         ;
;    |frame_buffer:bram_red|                                   ; 11.7 (0.0)           ; 12.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_red                                                                                                                                                      ; frame_buffer              ; work         ;
;       |altsyncram:altsyncram_component|                      ; 11.7 (0.0)           ; 12.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_red|altsyncram:altsyncram_component                                                                                                                      ; altsyncram                ; work         ;
;          |altsyncram_2ju1:auto_generated|                    ; 11.7 (0.0)           ; 12.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 327680            ; 40    ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_red|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated                                                                                       ; altsyncram_2ju1           ; work         ;
;             |mux_tfb:mux3|                                   ; 11.7 (11.7)          ; 12.0 (12.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|frame_buffer:bram_red|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|mux_tfb:mux3                                                                          ; mux_tfb                   ; work         ;
;    |hexdecode:a|                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|hexdecode:a                                                                                                                                                                ; hexdecode                 ; work         ;
;    |hexdecode:b|                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|hexdecode:b                                                                                                                                                                ; hexdecode                 ; work         ;
;    |hexdecode:c|                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|hexdecode:c                                                                                                                                                                ; hexdecode                 ; work         ;
;    |hexdecode:e|                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|hexdecode:e                                                                                                                                                                ; hexdecode                 ; work         ;
;    |hexdecode:f|                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|hexdecode:f                                                                                                                                                                ; hexdecode                 ; work         ;
;    |sdram_pll:u6|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|sdram_pll:u6                                                                                                                                                               ; sdram_pll                 ; sdram_pll    ;
;       |sdram_pll_0002:sdram_pll_inst|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|sdram_pll:u6|sdram_pll_0002:sdram_pll_inst                                                                                                                                 ; sdram_pll_0002            ; sdram_pll    ;
;          |altera_pll:altera_pll_i|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA_test|sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i                                                                                                         ; altera_pll                ; work         ;
+--------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; (4)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; (2)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; --   ; (4)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[5]       ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[33]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[34]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[0]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[1]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[2]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[3]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[4]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[6]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[7]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[8]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[9]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[10]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[11]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[12]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[13]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[14]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[15]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[16]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[17]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[18]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[19]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[20]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[21]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[22]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[23]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[24]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[25]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[26]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[27]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[28]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[29]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[30]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[31]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[32]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[35]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; AUD_ADCDAT                                                                                                 ;                   ;         ;
; CLOCK2_50                                                                                                  ;                   ;         ;
; CLOCK3_50                                                                                                  ;                   ;         ;
; CLOCK4_50                                                                                                  ;                   ;         ;
; KEY[2]                                                                                                     ;                   ;         ;
; KEY[3]                                                                                                     ;                   ;         ;
; SW[1]                                                                                                      ;                   ;         ;
; SW[2]                                                                                                      ;                   ;         ;
; SW[3]                                                                                                      ;                   ;         ;
; SW[4]                                                                                                      ;                   ;         ;
; SW[5]                                                                                                      ;                   ;         ;
; SW[6]                                                                                                      ;                   ;         ;
; SW[7]                                                                                                      ;                   ;         ;
; SW[8]                                                                                                      ;                   ;         ;
; SW[9]                                                                                                      ;                   ;         ;
; DRAM_DQ[0]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[0]                                                                        ; 0                 ; 3       ;
; DRAM_DQ[1]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[1]                                                                        ; 1                 ; 3       ;
; DRAM_DQ[2]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[2]~feeder                                                                 ; 0                 ; 4       ;
; DRAM_DQ[3]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[3]                                                                        ; 1                 ; 2       ;
; DRAM_DQ[4]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[4]                                                                        ; 0                 ; 3       ;
; DRAM_DQ[5]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[5]                                                                        ; 0                 ; 3       ;
; DRAM_DQ[6]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[6]                                                                        ; 1                 ; 3       ;
; DRAM_DQ[7]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[7]~feeder                                                                 ; 0                 ; 3       ;
; DRAM_DQ[8]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[8]                                                                        ; 1                 ; 3       ;
; DRAM_DQ[9]                                                                                                 ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[9]~feeder                                                                 ; 1                 ; 3       ;
; DRAM_DQ[10]                                                                                                ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[10]                                                                       ; 0                 ; 3       ;
; DRAM_DQ[11]                                                                                                ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[11]~feeder                                                                ; 1                 ; 4       ;
; DRAM_DQ[12]                                                                                                ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[12]~feeder                                                                ; 1                 ; 3       ;
; DRAM_DQ[13]                                                                                                ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[13]                                                                       ; 0                 ; 3       ;
; DRAM_DQ[14]                                                                                                ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[14]                                                                       ; 0                 ; 3       ;
; DRAM_DQ[15]                                                                                                ;                   ;         ;
; GPIO[5]                                                                                                    ;                   ;         ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|shifter_data[7]    ; 0                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|buffer~0           ; 0                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count[1]~1         ; 0                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count[1]~3         ; 0                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|buffer~3           ; 0                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count~8            ; 0                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count~9            ; 0                 ; 0       ;
; GPIO[33]                                                                                                   ;                   ;         ;
; GPIO[34]                                                                                                   ;                   ;         ;
; AUD_ADCLRCK                                                                                                ;                   ;         ;
; AUD_BCLK                                                                                                   ;                   ;         ;
; AUD_DACLRCK                                                                                                ;                   ;         ;
; FPGA_I2C_SDAT                                                                                              ;                   ;         ;
; GPIO[0]                                                                                                    ;                   ;         ;
; GPIO[1]                                                                                                    ;                   ;         ;
; GPIO[2]                                                                                                    ;                   ;         ;
; GPIO[3]                                                                                                    ;                   ;         ;
; GPIO[4]                                                                                                    ;                   ;         ;
; GPIO[6]                                                                                                    ;                   ;         ;
; GPIO[7]                                                                                                    ;                   ;         ;
; GPIO[8]                                                                                                    ;                   ;         ;
; GPIO[9]                                                                                                    ;                   ;         ;
; GPIO[10]                                                                                                   ;                   ;         ;
; GPIO[11]                                                                                                   ;                   ;         ;
; GPIO[12]                                                                                                   ;                   ;         ;
; GPIO[13]                                                                                                   ;                   ;         ;
; GPIO[14]                                                                                                   ;                   ;         ;
; GPIO[15]                                                                                                   ;                   ;         ;
; GPIO[16]                                                                                                   ;                   ;         ;
; GPIO[17]                                                                                                   ;                   ;         ;
; GPIO[18]                                                                                                   ;                   ;         ;
; GPIO[19]                                                                                                   ;                   ;         ;
; GPIO[20]                                                                                                   ;                   ;         ;
; GPIO[21]                                                                                                   ;                   ;         ;
; GPIO[22]                                                                                                   ;                   ;         ;
; GPIO[23]                                                                                                   ;                   ;         ;
; GPIO[24]                                                                                                   ;                   ;         ;
; GPIO[25]                                                                                                   ;                   ;         ;
; GPIO[26]                                                                                                   ;                   ;         ;
; GPIO[27]                                                                                                   ;                   ;         ;
; GPIO[28]                                                                                                   ;                   ;         ;
; GPIO[29]                                                                                                   ;                   ;         ;
; GPIO[30]                                                                                                   ;                   ;         ;
; GPIO[31]                                                                                                   ;                   ;         ;
; GPIO[32]                                                                                                   ;                   ;         ;
; GPIO[35]                                                                                                   ;                   ;         ;
; SW[0]                                                                                                      ;                   ;         ;
;      - cpu:processor|sprite_command_controller:sprite_fifo|fb_b[5]~86                                      ; 1                 ; 0       ;
; CLOCK_50                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|command:u_command|SA[5]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[0]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[2]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[3]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[4]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[6]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[7]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[1]                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[10]                                                           ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|RAS_N                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|CAS_N                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|WE_N                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|CS_N[0]                                                          ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[30]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[31]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[0]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[1]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[2]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[3]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[4]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[5]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[6]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[7]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[8]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[27]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[10]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[11]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[12]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[13]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[14]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[15]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[16]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[17]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[18]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[19]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[20]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[21]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[22]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[23]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[24]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[25]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[26]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[9]                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[28]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[29]                                                             ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[20]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[21]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[22]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[23]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[24]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[25]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[26]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[27]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[28]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[29]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[30]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[31]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[0]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[1]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[2]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[3]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[4]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[5]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[6]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[7]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[8]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[9]                                                     ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[10]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[11]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[12]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[13]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[14]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[15]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[16]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[17]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[18]                                                    ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|cycle_count[19]                                                    ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[6]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[7]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[0]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[1]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[2]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[3]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[4]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[5]                  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|r_tbr            ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|ishhw[1]                   ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|ishhw[0]                   ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|write_read_op              ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|CKE                                                              ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|BA~0                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|BA~1                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA~8                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA~9                                                             ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA~11                                                            ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|oe4                                                              ; 1                 ; 0       ;
;      - cpu:processor|system_timer:timer|ms[30]~0                                                           ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|ops~0                                                      ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|ops~1                                                      ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|ops~2                                                      ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|ops~3                                                      ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|ops~4                                                      ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[6]~0                ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[8]~51                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[0]~52                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[9]~53                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[1]~54                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[10]~55                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[2]~56                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[11]~57                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[3]~58                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[12]~59                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[4]~60                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[13]~61                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[5]~62                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[14]~63                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[6]~64                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[15]~65                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[7]~66                                                                    ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|full~0             ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|received~7                 ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|rx_rst                                        ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|buffer[0]~1        ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count~4            ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count[1]~5         ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count~7            ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count~10           ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count~11           ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|brg_rst~0                                     ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|BRG:brg|down_counter[7]~1                     ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|bit_count[0]~2     ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|received~8                 ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|bit_counter[3]~2 ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|bit_counter[2]~4 ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|bit_counter[0]~5 ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|bit_counter[1]~7 ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|shifter_data[7]~0  ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|BRG:brg|br[4]~0                               ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|BRG:brg|br[8]~1                               ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|counter~0        ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|counter[1]~1     ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|counter~2        ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|counter~3        ; 1                 ; 0       ;
;      - cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|counter~4        ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[8]~3                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[0]~1                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[9]~7                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[1]~5                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[10]~11                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[2]~9                                                                     ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[11]~15                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[3]~13                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[12]~19                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[4]~17                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[13]~23                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[5]~21                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[14]~27                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[6]~25                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[15]~31                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_ADDR[7]~29                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[4]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[3]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[2]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[1]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[0]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[7]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[6]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[5]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[14]                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[13]                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[12]                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[11]                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[9]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[10]                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[8]                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|rWR2_MAX_ADDR[15]                                                                  ; 1                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                                                 ; 1                 ; 0       ;
; KEY[1]                                                                                                     ;                   ;         ;
;      - nxt_state.00~0                                                                                      ; 0                 ; 0       ;
;      - nxt_state.00~1                                                                                      ; 0                 ; 0       ;
;      - nxt_state~9                                                                                         ; 0                 ; 0       ;
;      - nxt_state.11~0                                                                                      ; 0                 ; 0       ;
;      - nxt_state.01~1                                                                                      ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                   ; Location                   ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                               ; PIN_AF14                   ; 12106   ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                                                 ; PIN_AA14                   ; 4016    ; Async. clear                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY[0]                                                                                                                                 ; PIN_AA14                   ; 177     ; Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~7                                                                                                                ; MLABCELL_X34_Y3_N36        ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                  ; FF_X50_Y3_N26              ; 520     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                  ; FF_X48_Y3_N14              ; 62      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|CMD[0]~0                                                                                                              ; LABCELL_X29_Y3_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Equal0~2                                                                                                              ; LABCELL_X30_Y1_N6          ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan1~3                                                                                                           ; LABCELL_X53_Y6_N30         ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan3~3                                                                                                           ; LABCELL_X55_Y6_N6          ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan4~3                                                                                                           ; MLABCELL_X47_Y6_N30        ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|ST[7]~0                                                                                                               ; LABCELL_X33_Y3_N9          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|ST[7]~2                                                                                                               ; LABCELL_X29_Y3_N57         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_rdreq   ; MLABCELL_X15_Y3_N36        ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_wrreq   ; LABCELL_X18_Y3_N24         ; 24      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_rdreq   ; LABCELL_X18_Y4_N0          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|valid_wrreq~0 ; LABCELL_X22_Y4_N18         ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_rdreq  ; LABCELL_X24_Y3_N48         ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_wrreq  ; LABCELL_X27_Y3_N3          ; 21      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_rdreq  ; LABCELL_X30_Y2_N12         ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|valid_wrreq  ; LABCELL_X27_Y2_N18         ; 23      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~0                                                                                                             ; LABCELL_X45_Y5_N51         ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~1                                                                                                             ; MLABCELL_X47_Y5_N3         ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~2                                                                                                             ; MLABCELL_X52_Y5_N39        ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~3                                                                                                             ; MLABCELL_X52_Y5_N45        ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|OE                                                                                                  ; FF_X25_Y1_N59              ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|OE~DUPLICATE                                                                                        ; FF_X25_Y1_N58              ; 15      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|REF_ACK                                                                                             ; FF_X35_Y1_N14              ; 26      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|do_load_mode                                                                                        ; FF_X39_Y1_N53              ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|rp_shift[0]~0                                                                                       ; LABCELL_X35_Y3_N0          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                        ; FF_X39_Y1_N59              ; 44      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan0~2                                                                     ; LABCELL_X40_Y1_N54         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mRD~0                                                                                                                 ; LABCELL_X45_Y5_N36         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mWR~3                                                                                                                 ; LABCELL_X46_Y5_N48         ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mWR~5                                                                                                                 ; LABCELL_X46_Y5_N0          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~2                                                                                                             ; LABCELL_X36_Y3_N48         ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan10~3                                                                                                         ; LABCELL_X37_Y3_N42         ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~1                                                                                                          ; LABCELL_X36_Y4_N45         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|always10~0                                                                                                               ; LABCELL_X70_Y21_N42        ; 146     ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|always12~0                                                                                                               ; MLABCELL_X72_Y22_N15       ; 70      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|always13~0                                                                                                               ; MLABCELL_X72_Y22_N33       ; 79      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|cc_update                                                                                                                ; MLABCELL_X72_Y22_N54       ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|exmem_mem_control[5]                                                                                                     ; FF_X73_Y21_N44             ; 44      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; cpu:processor|exmem_mem_control[6]                                                                                                     ; FF_X72_Y22_N37             ; 10      ; Read enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; cpu:processor|exmem_result[13]~8                                                                                                       ; MLABCELL_X78_Y18_N30       ; 31      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|exmem_stall                                                                                                              ; MLABCELL_X72_Y22_N18       ; 104     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|idex_ex_control[17]                                                                                                      ; FF_X73_Y20_N5              ; 42      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; cpu:processor|idex_ex_control[20]                                                                                                      ; FF_X73_Y20_N8              ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|idex_stall~0                                                                                                             ; MLABCELL_X72_Y22_N42       ; 147     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|ifid_flush~1                                                                                                             ; LABCELL_X61_Y20_N39        ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|link                                                                                                                     ; LABCELL_X70_Y21_N0         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|pc[6]~0                                                                                                                  ; LABCELL_X70_Y21_N36        ; 70      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|rf_reg2_data[15]~0                                                                                                       ; LABCELL_X73_Y26_N21        ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[0]~6                                                                    ; MLABCELL_X25_Y12_N33       ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[1]~8                                                                    ; MLABCELL_X28_Y9_N51        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[2]~9                                                                    ; MLABCELL_X25_Y12_N48       ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[3]~10                                                                   ; MLABCELL_X28_Y21_N0        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[4]~2                                                                    ; LABCELL_X37_Y26_N6         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[5]~3                                                                    ; LABCELL_X37_Y18_N42        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[6]~4                                                                    ; MLABCELL_X21_Y27_N30       ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_set_ori[7]~5                                                                    ; LABCELL_X37_Y11_N45        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~1                              ; MLABCELL_X21_Y12_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~11                             ; LABCELL_X12_Y14_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~13                             ; LABCELL_X16_Y14_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~15                             ; LABCELL_X19_Y13_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~17                             ; MLABCELL_X21_Y12_N51       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~19                             ; MLABCELL_X15_Y15_N45       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~21                             ; LABCELL_X9_Y13_N30         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~23                             ; LABCELL_X9_Y13_N3          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~25                             ; MLABCELL_X21_Y12_N45       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~27                             ; LABCELL_X12_Y14_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~29                             ; LABCELL_X12_Y14_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~3                              ; MLABCELL_X21_Y14_N18       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~31                             ; LABCELL_X11_Y13_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~33                             ; LABCELL_X19_Y14_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~35                             ; MLABCELL_X15_Y15_N51       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~37                             ; MLABCELL_X21_Y12_N3        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~39                             ; LABCELL_X17_Y14_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~41                             ; LABCELL_X16_Y13_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~43                             ; LABCELL_X12_Y14_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~45                             ; LABCELL_X17_Y15_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~47                             ; LABCELL_X17_Y17_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~49                             ; LABCELL_X16_Y13_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~5                              ; MLABCELL_X21_Y14_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~51                             ; LABCELL_X11_Y14_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~53                             ; MLABCELL_X8_Y14_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~55                             ; LABCELL_X10_Y14_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~57                             ; MLABCELL_X21_Y12_N57       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~59                             ; LABCELL_X19_Y13_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~61                             ; MLABCELL_X8_Y14_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~63                             ; MLABCELL_X15_Y14_N3        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~64                             ; MLABCELL_X21_Y12_N0        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~65                             ; MLABCELL_X21_Y14_N21       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~66                             ; MLABCELL_X21_Y14_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~67                             ; MLABCELL_X21_Y14_N39       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~68                             ; LABCELL_X10_Y12_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~69                             ; LABCELL_X12_Y14_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~7                              ; MLABCELL_X21_Y14_N54       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~70                             ; LABCELL_X16_Y14_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~71                             ; LABCELL_X19_Y13_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~72                             ; MLABCELL_X21_Y12_N39       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~73                             ; MLABCELL_X15_Y15_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~74                             ; LABCELL_X9_Y13_N39         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~75                             ; LABCELL_X9_Y13_N57         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~76                             ; MLABCELL_X21_Y12_N48       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~77                             ; LABCELL_X12_Y14_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~78                             ; LABCELL_X12_Y14_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~79                             ; LABCELL_X11_Y13_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~80                             ; LABCELL_X19_Y14_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~81                             ; MLABCELL_X15_Y15_N0        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~82                             ; MLABCELL_X21_Y12_N54       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~83                             ; LABCELL_X17_Y14_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~84                             ; LABCELL_X16_Y13_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~85                             ; LABCELL_X18_Y11_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~86                             ; LABCELL_X17_Y15_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~87                             ; LABCELL_X17_Y17_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~88                             ; LABCELL_X16_Y13_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~89                             ; LABCELL_X11_Y14_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~9                              ; LABCELL_X10_Y12_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~90                             ; MLABCELL_X8_Y14_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~91                             ; LABCELL_X19_Y15_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~92                             ; MLABCELL_X21_Y12_N6        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~93                             ; MLABCELL_X21_Y12_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~94                             ; MLABCELL_X8_Y14_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|Decoder1~95                             ; MLABCELL_X21_Y14_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[0].sprite_buffer|a[2]~2                                  ; LABCELL_X13_Y14_N15        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~1                              ; LABCELL_X23_Y8_N39         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~11                             ; MLABCELL_X28_Y12_N21       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~13                             ; LABCELL_X22_Y11_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~15                             ; LABCELL_X31_Y15_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~17                             ; LABCELL_X29_Y6_N9          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~19                             ; MLABCELL_X25_Y10_N42       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~21                             ; LABCELL_X24_Y11_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~23                             ; LABCELL_X23_Y11_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~25                             ; LABCELL_X29_Y15_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~27                             ; LABCELL_X27_Y10_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~29                             ; LABCELL_X31_Y14_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~3                              ; MLABCELL_X25_Y10_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~31                             ; LABCELL_X27_Y11_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~33                             ; LABCELL_X27_Y10_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~35                             ; LABCELL_X29_Y8_N51         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~37                             ; LABCELL_X27_Y10_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~39                             ; LABCELL_X31_Y10_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~41                             ; LABCELL_X29_Y8_N9          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~43                             ; LABCELL_X27_Y9_N45         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~45                             ; LABCELL_X22_Y11_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~47                             ; LABCELL_X29_Y6_N3          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~49                             ; LABCELL_X30_Y8_N45         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~5                              ; LABCELL_X30_Y8_N15         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~51                             ; MLABCELL_X25_Y8_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~53                             ; LABCELL_X30_Y8_N42         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~55                             ; LABCELL_X23_Y8_N51         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~57                             ; LABCELL_X27_Y10_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~59                             ; MLABCELL_X25_Y8_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~61                             ; MLABCELL_X25_Y10_N6        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~63                             ; LABCELL_X31_Y14_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~64                             ; LABCELL_X23_Y8_N33         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~65                             ; MLABCELL_X25_Y10_N27       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~66                             ; LABCELL_X30_Y8_N0          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~67                             ; LABCELL_X29_Y6_N33         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~68                             ; LABCELL_X23_Y8_N24         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~69                             ; LABCELL_X24_Y11_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~7                              ; MLABCELL_X21_Y10_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~70                             ; LABCELL_X31_Y14_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~71                             ; LABCELL_X31_Y15_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~72                             ; LABCELL_X29_Y6_N12         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~73                             ; MLABCELL_X25_Y10_N57       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~74                             ; LABCELL_X23_Y11_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~75                             ; LABCELL_X23_Y11_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~76                             ; LABCELL_X27_Y11_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~77                             ; LABCELL_X27_Y10_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~78                             ; LABCELL_X31_Y14_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~79                             ; LABCELL_X27_Y11_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~80                             ; LABCELL_X27_Y10_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~81                             ; MLABCELL_X28_Y5_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~82                             ; LABCELL_X27_Y10_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~83                             ; LABCELL_X31_Y10_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~84                             ; LABCELL_X29_Y8_N33         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~85                             ; MLABCELL_X28_Y5_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~86                             ; LABCELL_X22_Y11_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~87                             ; LABCELL_X29_Y6_N54         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~88                             ; LABCELL_X27_Y9_N33         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~89                             ; LABCELL_X23_Y8_N6          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~9                              ; LABCELL_X23_Y8_N57         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~90                             ; LABCELL_X30_Y8_N33         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~91                             ; LABCELL_X23_Y8_N12         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~92                             ; LABCELL_X27_Y10_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~93                             ; LABCELL_X23_Y8_N42         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~94                             ; MLABCELL_X25_Y10_N9        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|Decoder1~95                             ; LABCELL_X31_Y14_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[1].sprite_buffer|a[2]~2                                  ; MLABCELL_X28_Y9_N3         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~1                              ; MLABCELL_X15_Y8_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~11                             ; LABCELL_X11_Y10_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~13                             ; LABCELL_X19_Y11_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~15                             ; LABCELL_X16_Y6_N18         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~17                             ; LABCELL_X19_Y11_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~19                             ; LABCELL_X13_Y6_N33         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~21                             ; LABCELL_X16_Y10_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~23                             ; LABCELL_X16_Y10_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~25                             ; LABCELL_X9_Y9_N45          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~27                             ; MLABCELL_X15_Y10_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~29                             ; LABCELL_X16_Y11_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~3                              ; LABCELL_X19_Y7_N57         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~31                             ; LABCELL_X16_Y10_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~33                             ; LABCELL_X19_Y8_N21         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~35                             ; LABCELL_X11_Y7_N36         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~37                             ; LABCELL_X11_Y9_N3          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~39                             ; LABCELL_X16_Y8_N42         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~41                             ; LABCELL_X13_Y8_N51         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~43                             ; LABCELL_X10_Y6_N24         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~45                             ; LABCELL_X16_Y8_N6          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~47                             ; LABCELL_X10_Y5_N36         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~49                             ; LABCELL_X16_Y11_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~5                              ; LABCELL_X9_Y9_N48          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~51                             ; LABCELL_X17_Y11_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~53                             ; LABCELL_X12_Y11_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~55                             ; LABCELL_X11_Y7_N45         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~57                             ; MLABCELL_X21_Y8_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~59                             ; LABCELL_X12_Y6_N3          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~61                             ; MLABCELL_X21_Y7_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~63                             ; MLABCELL_X21_Y6_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~64                             ; LABCELL_X19_Y8_N9          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~65                             ; LABCELL_X19_Y7_N9          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~66                             ; LABCELL_X9_Y9_N33          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~67                             ; LABCELL_X19_Y7_N48         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~68                             ; LABCELL_X16_Y10_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~69                             ; MLABCELL_X15_Y10_N0        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~7                              ; LABCELL_X19_Y7_N27         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~70                             ; LABCELL_X19_Y11_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~71                             ; LABCELL_X10_Y6_N27         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~72                             ; LABCELL_X19_Y11_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~73                             ; LABCELL_X18_Y10_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~74                             ; LABCELL_X18_Y10_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~75                             ; LABCELL_X16_Y10_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~76                             ; LABCELL_X9_Y9_N3           ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~77                             ; MLABCELL_X15_Y10_N51       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~78                             ; LABCELL_X16_Y11_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~79                             ; MLABCELL_X15_Y10_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~80                             ; LABCELL_X19_Y8_N57         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~81                             ; LABCELL_X11_Y7_N24         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~82                             ; LABCELL_X11_Y9_N21         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~83                             ; LABCELL_X16_Y8_N45         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~84                             ; LABCELL_X13_Y8_N33         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~85                             ; MLABCELL_X21_Y7_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~86                             ; LABCELL_X16_Y7_N42         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~87                             ; LABCELL_X10_Y5_N27         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~88                             ; LABCELL_X16_Y11_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~89                             ; LABCELL_X17_Y11_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~9                              ; LABCELL_X16_Y10_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~90                             ; LABCELL_X12_Y11_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~91                             ; LABCELL_X11_Y7_N39         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~92                             ; MLABCELL_X21_Y8_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~93                             ; LABCELL_X11_Y10_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~94                             ; MLABCELL_X21_Y7_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|Decoder1~95                             ; MLABCELL_X21_Y6_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[2].sprite_buffer|a[2]~2                                  ; LABCELL_X13_Y9_N21         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~1                              ; LABCELL_X16_Y23_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~11                             ; MLABCELL_X21_Y22_N21       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~13                             ; MLABCELL_X21_Y22_N39       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~15                             ; LABCELL_X24_Y21_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~17                             ; MLABCELL_X15_Y20_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~19                             ; LABCELL_X22_Y20_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~21                             ; LABCELL_X23_Y23_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~23                             ; LABCELL_X23_Y23_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~25                             ; LABCELL_X17_Y23_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~27                             ; LABCELL_X11_Y20_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~29                             ; MLABCELL_X21_Y19_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~3                              ; LABCELL_X16_Y23_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~31                             ; LABCELL_X18_Y20_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~33                             ; LABCELL_X11_Y20_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~35                             ; LABCELL_X17_Y20_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~37                             ; MLABCELL_X15_Y23_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~39                             ; LABCELL_X17_Y21_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~41                             ; LABCELL_X12_Y21_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~43                             ; LABCELL_X16_Y23_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~45                             ; LABCELL_X17_Y21_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~47                             ; LABCELL_X24_Y21_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~49                             ; LABCELL_X17_Y20_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~5                              ; LABCELL_X16_Y23_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~51                             ; LABCELL_X18_Y20_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~53                             ; MLABCELL_X25_Y23_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~55                             ; LABCELL_X18_Y20_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~57                             ; MLABCELL_X21_Y22_N30       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~59                             ; LABCELL_X24_Y21_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~61                             ; MLABCELL_X15_Y23_N57       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~63                             ; LABCELL_X18_Y20_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~64                             ; MLABCELL_X15_Y23_N54       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~65                             ; LABCELL_X16_Y23_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~66                             ; LABCELL_X16_Y23_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~67                             ; MLABCELL_X28_Y23_N0        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~68                             ; LABCELL_X11_Y20_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~69                             ; LABCELL_X16_Y23_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~7                              ; MLABCELL_X28_Y23_N3        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~70                             ; MLABCELL_X21_Y22_N51       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~71                             ; LABCELL_X24_Y21_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~72                             ; MLABCELL_X15_Y20_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~73                             ; LABCELL_X22_Y20_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~74                             ; MLABCELL_X15_Y23_N30       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~75                             ; LABCELL_X23_Y23_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~76                             ; LABCELL_X17_Y23_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~77                             ; LABCELL_X11_Y20_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~78                             ; LABCELL_X18_Y20_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~79                             ; LABCELL_X18_Y20_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~80                             ; LABCELL_X11_Y20_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~81                             ; LABCELL_X17_Y20_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~82                             ; MLABCELL_X15_Y20_N48       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~83                             ; LABCELL_X17_Y21_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~84                             ; LABCELL_X12_Y20_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~85                             ; LABCELL_X12_Y20_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~86                             ; LABCELL_X17_Y21_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~87                             ; LABCELL_X23_Y23_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~88                             ; LABCELL_X17_Y20_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~89                             ; LABCELL_X18_Y20_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~9                              ; LABCELL_X11_Y20_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~90                             ; MLABCELL_X25_Y23_N21       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~91                             ; LABCELL_X18_Y20_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~92                             ; LABCELL_X16_Y19_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~93                             ; LABCELL_X24_Y21_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~94                             ; LABCELL_X16_Y23_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|Decoder1~95                             ; LABCELL_X18_Y20_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[3].sprite_buffer|a[2]~2                                  ; LABCELL_X22_Y21_N21        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~1                              ; LABCELL_X36_Y26_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~11                             ; LABCELL_X31_Y25_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~13                             ; LABCELL_X33_Y28_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~15                             ; LABCELL_X33_Y28_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~17                             ; LABCELL_X30_Y29_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~19                             ; LABCELL_X36_Y26_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~21                             ; LABCELL_X36_Y27_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~23                             ; LABCELL_X37_Y29_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~25                             ; LABCELL_X42_Y27_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~27                             ; LABCELL_X36_Y25_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~29                             ; LABCELL_X35_Y27_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~3                              ; LABCELL_X42_Y24_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~31                             ; LABCELL_X36_Y28_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~33                             ; LABCELL_X43_Y26_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~35                             ; LABCELL_X37_Y29_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~37                             ; LABCELL_X37_Y29_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~39                             ; LABCELL_X36_Y27_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~41                             ; LABCELL_X45_Y26_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~43                             ; LABCELL_X36_Y27_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~45                             ; LABCELL_X33_Y27_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~47                             ; LABCELL_X31_Y25_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~49                             ; LABCELL_X43_Y26_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~5                              ; LABCELL_X35_Y27_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~51                             ; LABCELL_X33_Y30_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~53                             ; LABCELL_X30_Y29_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~55                             ; LABCELL_X33_Y24_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~57                             ; LABCELL_X43_Y26_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~59                             ; LABCELL_X35_Y28_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~61                             ; LABCELL_X30_Y29_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~63                             ; MLABCELL_X34_Y30_N21       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~64                             ; LABCELL_X43_Y27_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~65                             ; LABCELL_X42_Y24_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~66                             ; LABCELL_X35_Y27_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~67                             ; LABCELL_X42_Y25_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~68                             ; LABCELL_X36_Y31_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~69                             ; MLABCELL_X34_Y29_N48       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~7                              ; LABCELL_X42_Y25_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~70                             ; LABCELL_X36_Y29_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~71                             ; LABCELL_X33_Y28_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~72                             ; LABCELL_X30_Y29_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~73                             ; LABCELL_X36_Y26_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~74                             ; MLABCELL_X34_Y29_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~75                             ; LABCELL_X42_Y29_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~76                             ; LABCELL_X42_Y27_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~77                             ; LABCELL_X36_Y25_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~78                             ; LABCELL_X31_Y31_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~79                             ; LABCELL_X36_Y28_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~80                             ; LABCELL_X43_Y26_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~81                             ; LABCELL_X30_Y29_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~82                             ; LABCELL_X31_Y31_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~83                             ; LABCELL_X37_Y27_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~84                             ; LABCELL_X45_Y26_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~85                             ; LABCELL_X37_Y27_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~86                             ; LABCELL_X33_Y27_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~87                             ; LABCELL_X31_Y25_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~88                             ; LABCELL_X43_Y26_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~89                             ; LABCELL_X33_Y30_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~9                              ; LABCELL_X36_Y31_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~90                             ; LABCELL_X31_Y28_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~91                             ; LABCELL_X37_Y24_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~92                             ; LABCELL_X43_Y26_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~93                             ; LABCELL_X35_Y28_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~94                             ; LABCELL_X30_Y29_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|Decoder1~95                             ; LABCELL_X33_Y26_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[4].sprite_buffer|a[2]~2                                  ; LABCELL_X37_Y26_N48        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~1                              ; LABCELL_X36_Y19_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~11                             ; LABCELL_X43_Y19_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~13                             ; LABCELL_X36_Y16_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~15                             ; LABCELL_X37_Y19_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~17                             ; LABCELL_X42_Y20_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~19                             ; MLABCELL_X34_Y21_N3        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~21                             ; LABCELL_X29_Y18_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~23                             ; LABCELL_X35_Y21_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~25                             ; LABCELL_X37_Y21_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~27                             ; LABCELL_X37_Y19_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~29                             ; LABCELL_X30_Y18_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~3                              ; LABCELL_X46_Y19_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~31                             ; LABCELL_X33_Y22_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~33                             ; MLABCELL_X34_Y20_N45       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~35                             ; LABCELL_X33_Y18_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~37                             ; LABCELL_X35_Y20_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~39                             ; LABCELL_X29_Y19_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~41                             ; LABCELL_X45_Y18_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~43                             ; LABCELL_X37_Y19_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~45                             ; LABCELL_X43_Y18_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~47                             ; LABCELL_X42_Y20_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~49                             ; LABCELL_X29_Y19_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~5                              ; LABCELL_X36_Y16_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~51                             ; MLABCELL_X39_Y22_N54       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~53                             ; LABCELL_X29_Y18_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~55                             ; LABCELL_X33_Y17_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~57                             ; LABCELL_X29_Y19_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~59                             ; LABCELL_X30_Y17_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~61                             ; LABCELL_X35_Y21_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~63                             ; LABCELL_X33_Y17_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~64                             ; LABCELL_X36_Y19_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~65                             ; LABCELL_X46_Y19_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~66                             ; LABCELL_X36_Y16_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~67                             ; LABCELL_X33_Y22_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~68                             ; LABCELL_X29_Y18_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~69                             ; LABCELL_X43_Y19_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~7                              ; LABCELL_X33_Y22_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~70                             ; LABCELL_X36_Y16_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~71                             ; LABCELL_X37_Y19_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~72                             ; LABCELL_X31_Y21_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~73                             ; MLABCELL_X34_Y21_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~74                             ; LABCELL_X29_Y18_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~75                             ; LABCELL_X35_Y21_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~76                             ; LABCELL_X37_Y21_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~77                             ; LABCELL_X37_Y19_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~78                             ; LABCELL_X30_Y18_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~79                             ; LABCELL_X33_Y22_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~80                             ; LABCELL_X33_Y18_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~81                             ; LABCELL_X33_Y18_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~82                             ; LABCELL_X30_Y20_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~83                             ; LABCELL_X29_Y19_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~84                             ; LABCELL_X31_Y18_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~85                             ; LABCELL_X37_Y19_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~86                             ; LABCELL_X43_Y18_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~87                             ; LABCELL_X42_Y20_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~88                             ; LABCELL_X29_Y19_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~89                             ; LABCELL_X36_Y20_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~9                              ; LABCELL_X29_Y18_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~90                             ; LABCELL_X29_Y18_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~91                             ; LABCELL_X33_Y17_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~92                             ; LABCELL_X29_Y19_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~93                             ; LABCELL_X30_Y17_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~94                             ; LABCELL_X35_Y21_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|Decoder1~95                             ; LABCELL_X33_Y17_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[5].sprite_buffer|a[2]~2                                  ; LABCELL_X37_Y18_N51        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~1                              ; LABCELL_X13_Y30_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~11                             ; LABCELL_X13_Y30_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~13                             ; MLABCELL_X15_Y27_N54       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~15                             ; LABCELL_X18_Y26_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~17                             ; LABCELL_X17_Y27_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~19                             ; LABCELL_X18_Y24_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~21                             ; LABCELL_X13_Y30_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~23                             ; LABCELL_X13_Y30_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~25                             ; LABCELL_X17_Y27_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~27                             ; LABCELL_X13_Y30_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~29                             ; LABCELL_X19_Y30_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~3                              ; MLABCELL_X15_Y27_N48       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~31                             ; LABCELL_X13_Y30_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~33                             ; LABCELL_X19_Y30_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~35                             ; LABCELL_X22_Y25_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~37                             ; LABCELL_X23_Y24_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~39                             ; LABCELL_X19_Y30_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~41                             ; LABCELL_X24_Y24_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~43                             ; LABCELL_X22_Y25_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~45                             ; LABCELL_X16_Y26_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~47                             ; LABCELL_X23_Y30_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~49                             ; LABCELL_X24_Y24_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~5                              ; LABCELL_X24_Y28_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~51                             ; LABCELL_X23_Y30_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~53                             ; MLABCELL_X21_Y29_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~55                             ; MLABCELL_X25_Y29_N9        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~57                             ; LABCELL_X19_Y30_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~59                             ; LABCELL_X24_Y26_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~61                             ; MLABCELL_X15_Y26_N9        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~63                             ; LABCELL_X11_Y26_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~64                             ; LABCELL_X13_Y30_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~65                             ; LABCELL_X17_Y27_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~66                             ; LABCELL_X18_Y29_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~67                             ; LABCELL_X17_Y30_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~68                             ; LABCELL_X17_Y27_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~69                             ; LABCELL_X13_Y30_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~7                              ; MLABCELL_X21_Y30_N3        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~70                             ; MLABCELL_X15_Y27_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~71                             ; LABCELL_X18_Y26_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~72                             ; LABCELL_X17_Y27_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~73                             ; LABCELL_X18_Y24_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~74                             ; LABCELL_X13_Y30_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~75                             ; LABCELL_X13_Y28_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~76                             ; LABCELL_X17_Y27_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~77                             ; LABCELL_X13_Y30_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~78                             ; LABCELL_X19_Y30_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~79                             ; LABCELL_X13_Y30_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~80                             ; LABCELL_X19_Y30_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~81                             ; LABCELL_X19_Y30_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~82                             ; LABCELL_X23_Y24_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~83                             ; LABCELL_X19_Y30_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~84                             ; LABCELL_X24_Y24_N33        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~85                             ; LABCELL_X22_Y25_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~86                             ; LABCELL_X18_Y24_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~87                             ; MLABCELL_X25_Y31_N30       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~88                             ; LABCELL_X24_Y24_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~89                             ; LABCELL_X23_Y30_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~9                              ; LABCELL_X17_Y27_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~90                             ; MLABCELL_X21_Y29_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~91                             ; MLABCELL_X25_Y29_N57       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~92                             ; LABCELL_X19_Y30_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~93                             ; LABCELL_X24_Y26_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~94                             ; LABCELL_X13_Y27_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|Decoder1~95                             ; LABCELL_X12_Y27_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[6].sprite_buffer|a[2]~2                                  ; MLABCELL_X21_Y27_N39       ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~1                              ; LABCELL_X35_Y7_N42         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~11                             ; MLABCELL_X34_Y12_N3        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~13                             ; LABCELL_X35_Y13_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~15                             ; MLABCELL_X39_Y8_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~17                             ; MLABCELL_X34_Y10_N54       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~19                             ; MLABCELL_X34_Y12_N9        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~21                             ; LABCELL_X40_Y10_N12        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~23                             ; LABCELL_X40_Y10_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~25                             ; MLABCELL_X34_Y10_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~27                             ; LABCELL_X40_Y15_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~29                             ; MLABCELL_X34_Y11_N21       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~3                              ; LABCELL_X40_Y10_N54        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~31                             ; LABCELL_X37_Y13_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~33                             ; LABCELL_X40_Y8_N15         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~35                             ; LABCELL_X40_Y10_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~37                             ; LABCELL_X33_Y12_N9         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~39                             ; LABCELL_X37_Y13_N39        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~41                             ; LABCELL_X43_Y11_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~43                             ; LABCELL_X37_Y13_N57        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~45                             ; MLABCELL_X34_Y7_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~47                             ; MLABCELL_X39_Y11_N30       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~49                             ; LABCELL_X37_Y13_N51        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~5                              ; LABCELL_X35_Y6_N3          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~51                             ; MLABCELL_X39_Y11_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~53                             ; LABCELL_X40_Y10_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~55                             ; LABCELL_X36_Y12_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~57                             ; LABCELL_X35_Y7_N48         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~59                             ; LABCELL_X36_Y7_N6          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~61                             ; MLABCELL_X39_Y11_N0        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~63                             ; MLABCELL_X39_Y8_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~64                             ; LABCELL_X35_Y7_N9          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~65                             ; LABCELL_X40_Y10_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~66                             ; MLABCELL_X39_Y8_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~67                             ; MLABCELL_X39_Y8_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~68                             ; LABCELL_X35_Y13_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~69                             ; MLABCELL_X34_Y12_N15       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~7                              ; MLABCELL_X39_Y11_N21       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~70                             ; LABCELL_X35_Y13_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~71                             ; LABCELL_X36_Y9_N39         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~72                             ; LABCELL_X37_Y13_N42        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~73                             ; MLABCELL_X34_Y12_N54       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~74                             ; LABCELL_X40_Y10_N30        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~75                             ; LABCELL_X37_Y11_N48        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~76                             ; MLABCELL_X34_Y12_N6        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~77                             ; LABCELL_X40_Y15_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~78                             ; MLABCELL_X34_Y11_N18       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~79                             ; LABCELL_X37_Y13_N6         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~80                             ; LABCELL_X40_Y10_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~81                             ; LABCELL_X40_Y10_N3         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~82                             ; LABCELL_X33_Y12_N18        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~83                             ; LABCELL_X37_Y13_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~84                             ; LABCELL_X43_Y11_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~85                             ; LABCELL_X37_Y13_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~86                             ; MLABCELL_X39_Y11_N6        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~87                             ; MLABCELL_X39_Y11_N33       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~88                             ; LABCELL_X37_Y13_N0         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~89                             ; MLABCELL_X39_Y11_N12       ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~9                              ; LABCELL_X35_Y13_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~90                             ; LABCELL_X40_Y10_N21        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~91                             ; LABCELL_X36_Y12_N27        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~92                             ; LABCELL_X35_Y7_N30         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~93                             ; LABCELL_X36_Y7_N9          ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~94                             ; LABCELL_X43_Y13_N15        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|Decoder1~95                             ; MLABCELL_X39_Y8_N45        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_buffer:gen_sprites[7].sprite_buffer|a[2]~2                                  ; LABCELL_X37_Y11_N18        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|always0~1                                  ; LABCELL_X50_Y8_N36         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[0][42]~0                            ; LABCELL_X75_Y13_N0         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[10][42]~40                          ; LABCELL_X75_Y10_N3         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[11][42]~44                          ; LABCELL_X77_Y9_N18         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[12][42]~48                          ; LABCELL_X67_Y12_N30        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[13][42]~49                          ; LABCELL_X66_Y12_N24        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[14][42]~50                          ; LABCELL_X75_Y10_N0         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[15][42]~51                          ; LABCELL_X67_Y11_N33        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[16][42]~4                           ; LABCELL_X75_Y13_N12        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[17][42]~5                           ; MLABCELL_X72_Y12_N36       ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[18][42]~6                           ; LABCELL_X75_Y10_N15        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[19][42]~7                           ; LABCELL_X63_Y14_N45        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[1][42]~1                            ; LABCELL_X62_Y8_N39         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[20][42]~20                          ; LABCELL_X63_Y14_N24        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[21][42]~21                          ; MLABCELL_X72_Y12_N39       ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[22][42]~22                          ; LABCELL_X74_Y9_N42         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[23][42]~23                          ; LABCELL_X63_Y14_N21        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[24][42]~33                          ; LABCELL_X64_Y8_N15         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[25][42]~37                          ; LABCELL_X77_Y9_N21         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[26][42]~41                          ; LABCELL_X74_Y9_N15         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[27][42]~45                          ; LABCELL_X67_Y11_N21        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[28][42]~52                          ; LABCELL_X67_Y11_N36        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[29][42]~53                          ; LABCELL_X67_Y11_N39        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[2][42]~2                            ; LABCELL_X62_Y8_N42         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[30][42]~54                          ; LABCELL_X77_Y9_N12         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[31][42]~55                          ; LABCELL_X67_Y11_N51        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[32][42]~8                           ; LABCELL_X75_Y13_N3         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[33][42]~9                           ; LABCELL_X62_Y8_N33         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[34][42]~10                          ; LABCELL_X62_Y8_N30         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[35][42]~11                          ; LABCELL_X62_Y8_N54         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[36][42]~24                          ; LABCELL_X73_Y9_N42         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[37][42]~25                          ; LABCELL_X74_Y9_N30         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[38][42]~26                          ; LABCELL_X67_Y11_N48        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[39][42]~27                          ; LABCELL_X74_Y9_N54         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[3][42]~3                            ; LABCELL_X64_Y9_N51         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[40][42]~34                          ; LABCELL_X74_Y9_N33         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[41][42]~38                          ; LABCELL_X74_Y9_N12         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[42][42]~42                          ; LABCELL_X74_Y9_N9          ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[43][42]~46                          ; LABCELL_X74_Y9_N6          ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[44][42]~56                          ; LABCELL_X77_Y9_N15         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[45][42]~57                          ; MLABCELL_X72_Y12_N27       ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[46][42]~58                          ; MLABCELL_X72_Y12_N9        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[47][42]~59                          ; LABCELL_X75_Y16_N57        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[48][42]~12                          ; LABCELL_X64_Y8_N36         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[49][42]~13                          ; LABCELL_X75_Y10_N39        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[4][42]~16                           ; LABCELL_X64_Y8_N39         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[50][42]~14                          ; LABCELL_X75_Y10_N36        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[51][42]~15                          ; LABCELL_X66_Y12_N54        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[52][42]~28                          ; LABCELL_X67_Y11_N30        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[53][42]~29                          ; MLABCELL_X59_Y11_N9        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[54][42]~30                          ; LABCELL_X77_Y9_N9          ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[55][42]~31                          ; LABCELL_X73_Y9_N9          ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[56][42]~35                          ; LABCELL_X63_Y14_N30        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[57][42]~39                          ; LABCELL_X75_Y10_N12        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[58][42]~43                          ; LABCELL_X73_Y11_N21        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[59][42]~47                          ; LABCELL_X79_Y12_N48        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[5][42]~17                           ; LABCELL_X74_Y9_N57         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[60][42]~60                          ; LABCELL_X67_Y12_N27        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[61][42]~61                          ; MLABCELL_X72_Y12_N12       ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[62][42]~62                          ; LABCELL_X75_Y13_N39        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[63][42]~63                          ; LABCELL_X64_Y8_N27         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[6][42]~18                           ; LABCELL_X64_Y8_N12         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[7][42]~19                           ; LABCELL_X73_Y9_N57         ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[8][42]~32                           ; LABCELL_X75_Y10_N33        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[9][42]~36                           ; LABCELL_X75_Y10_N30        ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|system_timer:timer|ms[30]~0                                                                                              ; LABCELL_X46_Y4_N27         ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|driver:driver0|user_io_cpu:CPU0|buffer[6]~0                                                   ; LABCELL_X50_Y4_N39         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|BRG:brg|br[4]~0                                                                  ; LABCELL_X50_Y4_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|BRG:brg|br[8]~1                                                                  ; LABCELL_X50_Y4_N21         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|BRG:brg|down_counter[7]~1                                                        ; LABCELL_X46_Y1_N21         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|brg_rst~0                                                                        ; LABCELL_X46_Y1_N45         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|rx_rst                                                                           ; MLABCELL_X52_Y4_N45        ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shift_out:tx_shifter|counter[1]~1                                        ; LABCELL_X53_Y4_N18         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|buffer[0]~1                                           ; MLABCELL_X52_Y4_N54        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|count[1]~5                                            ; LABCELL_X48_Y4_N24         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|shifter_data[7]~0                                     ; LABCELL_X53_Y4_N33         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cpu:processor|user_input_buffer:stimulus|spart:spart0|user_io_shifter:rx_shifter|shifter_data[7]~1                                     ; MLABCELL_X52_Y4_N30        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode543w[3]                ; LABCELL_X46_Y10_N24        ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode560w[3]                ; LABCELL_X46_Y10_N57        ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode570w[3]                ; LABCELL_X46_Y10_N12        ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode580w[3]                ; LABCELL_X46_Y10_N45        ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode590w[3]                ; LABCELL_X46_Y10_N51        ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode600w[3]                ; LABCELL_X46_Y10_N30        ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode610w[3]                ; LABCELL_X46_Y10_N3         ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|decode_dla:decode2|w_anode620w[3]                ; LABCELL_X46_Y10_N6         ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; read_count[3]~6                                                                                                                        ; LABCELL_X48_Y9_N24         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                      ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 605     ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3]                                                      ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 130     ; Clock                                               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; write_count[4]~2                                                                                                                       ; LABCELL_X45_Y8_N0          ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                          ; PIN_AF14                   ; 12106   ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                            ; PIN_AA14                   ; 4016    ; Global Clock         ; GCLK5            ; --                        ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 605     ; Global Clock         ; GCLK3            ; --                        ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 1       ; Global Clock         ; GCLK2            ; --                        ;
; sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 130     ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Reset_Delay:u2|oRST_0                                                                                                                                              ; 520     ;
; cpu:processor|rf[31][18]~10                                                                                                                                        ; 512     ;
; cpu:processor|rf[31][15]~1                                                                                                                                         ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[3]  ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[4]  ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[5]  ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[6]  ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[7]  ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[11] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[12] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[13] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[14] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[15] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[19] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[20] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[21] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[22] ; 512     ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|q_b[23] ; 512     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                   ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|altsyncram_86d1:fifo_ram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 15                          ; 512                         ; 15                          ; 7680                ; 1           ; 0     ; None                                  ; M10K_X14_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                                  ; M10K_X26_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0     ; None                                  ; M10K_X26_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; cpu:processor|data_memory:data_memory|data_memory_8k:user_space|altsyncram:altsyncram_component|altsyncram_0dl1:auto_generated|ALTSYNCRAM                             ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536  ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 7           ; 0     ; None                                  ; M10K_X76_Y19_N0, M10K_X69_Y19_N0, M10K_X69_Y22_N0, M10K_X76_Y22_N0, M10K_X76_Y23_N0, M10K_X76_Y20_N0, M10K_X69_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 7           ; 0     ; ../../../../Downloads/sprite_draw.mif ; M10K_X26_Y18_N0, M10K_X26_Y17_N0, M10K_X26_Y19_N0, M10K_X26_Y21_N0, M10K_X26_Y22_N0, M10K_X26_Y20_N0, M10K_X26_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; frame_buffer:bram_blue|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 65536                       ; 5                           ; 65536                       ; 5                           ; 327680              ; 40          ; 0     ; None                                  ; M10K_X49_Y21_N0, M10K_X38_Y20_N0, M10K_X38_Y16_N0, M10K_X41_Y16_N0, M10K_X49_Y18_N0, M10K_X38_Y21_N0, M10K_X41_Y21_N0, M10K_X41_Y13_N0, M10K_X41_Y2_N0, M10K_X49_Y8_N0, M10K_X49_Y4_N0, M10K_X38_Y6_N0, M10K_X38_Y4_N0, M10K_X41_Y4_N0, M10K_X49_Y6_N0, M10K_X49_Y2_N0, M10K_X41_Y19_N0, M10K_X49_Y19_N0, M10K_X49_Y15_N0, M10K_X41_Y15_N0, M10K_X49_Y20_N0, M10K_X38_Y22_N0, M10K_X41_Y20_N0, M10K_X49_Y14_N0, M10K_X41_Y18_N0, M10K_X69_Y13_N0, M10K_X58_Y18_N0, M10K_X49_Y11_N0, M10K_X58_Y17_N0, M10K_X41_Y22_N0, M10K_X49_Y22_N0, M10K_X58_Y11_N0, M10K_X38_Y2_N0, M10K_X49_Y17_N0, M10K_X69_Y12_N0, M10K_X41_Y17_N0, M10K_X26_Y15_N0, M10K_X41_Y8_N0, M10K_X41_Y11_N0, M10K_X49_Y3_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; frame_buffer:bram_green|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 65536                       ; 5                           ; 65536                       ; 5                           ; 327680              ; 40          ; 0     ; None                                  ; M10K_X26_Y10_N0, M10K_X26_Y14_N0, M10K_X38_Y18_N0, M10K_X38_Y19_N0, M10K_X38_Y7_N0, M10K_X69_Y14_N0, M10K_X41_Y6_N0, M10K_X26_Y12_N0, M10K_X49_Y1_N0, M10K_X41_Y1_N0, M10K_X49_Y7_N0, M10K_X49_Y5_N0, M10K_X38_Y1_N0, M10K_X58_Y8_N0, M10K_X38_Y8_N0, M10K_X58_Y9_N0, M10K_X38_Y11_N0, M10K_X38_Y17_N0, M10K_X41_Y12_N0, M10K_X58_Y10_N0, M10K_X38_Y15_N0, M10K_X58_Y13_N0, M10K_X69_Y16_N0, M10K_X26_Y13_N0, M10K_X58_Y1_N0, M10K_X69_Y4_N0, M10K_X58_Y5_N0, M10K_X76_Y5_N0, M10K_X58_Y4_N0, M10K_X58_Y6_N0, M10K_X58_Y7_N0, M10K_X58_Y3_N0, M10K_X58_Y12_N0, M10K_X41_Y14_N0, M10K_X49_Y12_N0, M10K_X76_Y12_N0, M10K_X49_Y16_N0, M10K_X41_Y5_N0, M10K_X58_Y16_N0, M10K_X41_Y3_N0          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; frame_buffer:bram_red|altsyncram:altsyncram_component|altsyncram_2ju1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 65536                       ; 5                           ; 65536                       ; 5                           ; 327680              ; 40          ; 0     ; None                                  ; M10K_X26_Y8_N0, M10K_X26_Y5_N0, M10K_X14_Y5_N0, M10K_X14_Y6_N0, M10K_X14_Y4_N0, M10K_X26_Y4_N0, M10K_X26_Y6_N0, M10K_X26_Y7_N0, M10K_X38_Y10_N0, M10K_X41_Y10_N0, M10K_X38_Y13_N0, M10K_X41_Y9_N0, M10K_X49_Y9_N0, M10K_X38_Y14_N0, M10K_X26_Y11_N0, M10K_X49_Y13_N0, M10K_X58_Y14_N0, M10K_X38_Y9_N0, M10K_X41_Y7_N0, M10K_X38_Y12_N0, M10K_X49_Y10_N0, M10K_X14_Y13_N0, M10K_X26_Y9_N0, M10K_X58_Y15_N0, M10K_X69_Y5_N0, M10K_X69_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y8_N0, M10K_X58_Y2_N0, M10K_X69_Y6_N0, M10K_X69_Y3_N0, M10K_X76_Y6_N0, M10K_X38_Y3_N0, M10K_X69_Y10_N0, M10K_X38_Y5_N0, M10K_X14_Y7_N0, M10K_X58_Y20_N0, M10K_X58_Y19_N0, M10K_X69_Y11_N0, M10K_X76_Y9_N0               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 30,432 / 289,320 ( 11 % ) ;
; C12 interconnects                           ; 411 / 13,420 ( 3 % )      ;
; C2 interconnects                            ; 8,287 / 119,108 ( 7 % )   ;
; C4 interconnects                            ; 4,911 / 56,300 ( 9 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,060 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 6,443 / 84,580 ( 8 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 816 / 12,676 ( 6 % )      ;
; R14/C12 interconnect drivers                ; 1,032 / 20,720 ( 5 % )    ;
; R3 interconnects                            ; 10,646 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 18,992 / 266,960 ( 7 % )  ;
; Spine clocks                                ; 24 / 360 ( 7 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 182       ; 43           ; 182       ; 0            ; 0            ; 182       ; 182       ; 0            ; 182       ; 182       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 139          ; 0         ; 182          ; 182          ; 0         ; 0         ; 182          ; 0         ; 0         ; 182          ; 182          ; 182          ; 182          ; 182          ; 182          ; 182          ; 182          ; 182          ; 182          ; 142          ; 182          ; 182          ; 182          ; 182          ; 182          ; 182          ; 182          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[33]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[34]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[18]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[19]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[20]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[21]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[22]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[23]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[24]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[25]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[26]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[27]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[28]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[29]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[30]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[31]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[32]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[35]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                       ; Destination Clock(s)                                                                                                                                           ; Delay Added in ns ;
+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                              ; CLOCK_50,u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,I/O                                                                          ; 495.6             ;
; CLOCK_50                                                                              ; CLOCK_50                                                                                                                                                       ; 181.4             ;
; u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk              ; u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                       ; 134.7             ;
; CLOCK_50                                                                              ; u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                       ; 127.0             ;
; I/O                                                                                   ; u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                       ; 102.7             ;
; CLOCK_50                                                                              ; u6|sdram_pll_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                       ; 102.3             ;
; CLOCK_50                                                                              ; CLOCK_50,u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,u6|sdram_pll_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; 100.6             ;
; CLOCK_50,u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk                                                                                       ; 60.0              ;
+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                            ; Destination Register                                                                                                                                                                ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DRAM_DQ[9]                                                                                                 ; Sdram_Control:u7|mDATAOUT[9]                                                                                                                                                        ; 7.185             ;
; DRAM_DQ[14]                                                                                                ; Sdram_Control:u7|mDATAOUT[14]                                                                                                                                                       ; 7.123             ;
; DRAM_DQ[4]                                                                                                 ; Sdram_Control:u7|mDATAOUT[4]                                                                                                                                                        ; 7.029             ;
; DRAM_DQ[10]                                                                                                ; Sdram_Control:u7|mDATAOUT[10]                                                                                                                                                       ; 7.012             ;
; DRAM_DQ[11]                                                                                                ; Sdram_Control:u7|mDATAOUT[11]                                                                                                                                                       ; 6.967             ;
; DRAM_DQ[7]                                                                                                 ; Sdram_Control:u7|mDATAOUT[7]                                                                                                                                                        ; 6.933             ;
; DRAM_DQ[2]                                                                                                 ; Sdram_Control:u7|mDATAOUT[2]                                                                                                                                                        ; 6.908             ;
; DRAM_DQ[1]                                                                                                 ; Sdram_Control:u7|mDATAOUT[1]                                                                                                                                                        ; 6.899             ;
; DRAM_DQ[13]                                                                                                ; Sdram_Control:u7|mDATAOUT[13]                                                                                                                                                       ; 6.867             ;
; DRAM_DQ[8]                                                                                                 ; Sdram_Control:u7|mDATAOUT[8]                                                                                                                                                        ; 6.851             ;
; DRAM_DQ[3]                                                                                                 ; Sdram_Control:u7|mDATAOUT[3]                                                                                                                                                        ; 6.800             ;
; DRAM_DQ[6]                                                                                                 ; Sdram_Control:u7|mDATAOUT[6]                                                                                                                                                        ; 6.688             ;
; DRAM_DQ[12]                                                                                                ; Sdram_Control:u7|mDATAOUT[12]                                                                                                                                                       ; 6.639             ;
; DRAM_DQ[0]                                                                                                 ; Sdram_Control:u7|mDATAOUT[0]                                                                                                                                                        ; 6.437             ;
; DRAM_DQ[5]                                                                                                 ; Sdram_Control:u7|mDATAOUT[5]                                                                                                                                                        ; 6.315             ;
; Reset_Delay:u2|oRST_2                                                                                      ; VGA_Controller:u1|V_Cont[1]                                                                                                                                                         ; 4.826             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[0]                                         ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.775             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[1]                                         ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.753             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[3]                                         ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.722             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[2]                                         ; Sdram_Control:u7|rWR2_ADDR[2]~8                                                                                                                                                     ; 4.716             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[4]                                         ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.693             ;
; Reset_Delay:u2|oRST_0                                                                                      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ngp1:auto_generated|altsyncram_86d1:fifo_ram|ram_block11a0~portb_address_reg0 ; 4.581             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sb_px_count[5]                                         ; Sdram_Control:u7|rWR2_ADDR[10]~10                                                                                                                                                   ; 4.547             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[47][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.547             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[46][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.545             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[45][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.493             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[27][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.462             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[63][42] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.407             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[63][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.355             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[59][42] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.336             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[22][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.320             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[15][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.290             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[55][42] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.288             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[43][42] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.285             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[51][35] ; Sdram_Control:u7|rWR2_ADDR[4]~16                                                                                                                                                    ; 4.275             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[50][35] ; Sdram_Control:u7|rWR2_ADDR[4]~16                                                                                                                                                    ; 4.274             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[48][35] ; Sdram_Control:u7|rWR2_ADDR[4]~16                                                                                                                                                    ; 4.258             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[4]    ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.252             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[59][24] ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.236             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[58][24] ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.235             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[43][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.220             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[30][33] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.217             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[59][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.217             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[55][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.210             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[56][24] ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.208             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[23][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.207             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[21][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.180             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[43][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.170             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[29][33] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.167             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[3]    ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.164             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[5]    ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.158             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[43][22] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.155             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[59][22] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.155             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[2]    ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.147             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[11][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.120             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[59][21] ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.117             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[58][21] ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.114             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[57][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.112             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[21][33] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.111             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[59][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.106             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[30][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.101             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[8][41]  ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.097             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[1]    ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.094             ;
; state.00                                                                                                   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ahp1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                     ; 4.091             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[24][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.083             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[9][41]  ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.080             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[55][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.076             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[54][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.075             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[55][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.074             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[25][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.070             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[61][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.069             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[54][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.069             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[29][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.044             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[51][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.044             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|read_ptr[0]    ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.043             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[50][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.042             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[45][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.034             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[63][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.029             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[53][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.028             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[53][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.027             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[62][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.019             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[60][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.015             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[47][24] ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.015             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[58][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 4.014             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[43][24] ; Sdram_Control:u7|mADDR[8]                                                                                                                                                           ; 4.013             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[63][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 4.012             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[55][40] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.007             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[35][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.005             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[34][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.002             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[39][42] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 4.000             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[40][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 3.999             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[49][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 3.996             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[62][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 3.995             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[55][22] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 3.990             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[61][32] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 3.987             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[21][30] ; Sdram_Control:u7|rWR2_ADDR[1]~4                                                                                                                                                     ; 3.987             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[61][41] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 3.987             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[51][25] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 3.985             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[54][22] ; Sdram_Control:u7|mADDR[9]                                                                                                                                                           ; 3.985             ;
; cpu:processor|sprite_command_controller:sprite_fifo|sprite_command_fifo:sprite_command_fifo|buffer[31][42] ; Sdram_Control:u7|rWR2_ADDR[0]~0                                                                                                                                                     ; 3.983             ;
+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "FPGA_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[1].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "cpu:processor|instruction_memory:instruction_memory|instruction_memory_8k:instruction_space|altsyncram:altsyncram_component|altsyncram_evr2:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 576 fanout uses global clock CLKCTRL_G3
    Info (11162): sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G2
    Info (11162): sdram_pll:u6|sdram_pll_0002:sdram_pll_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 with 128 fanout uses global clock CLKCTRL_G1
    Info (11162): CLOCK_50~inputCLKENA0 with 12049 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): KEY[0]~inputCLKENA0 with 3916 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_ahp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe8|dffe9a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_ngp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
Info (332104): Reading SDC File: 'FPGA_test.sdc'
Warning (332049): Ignored create_clock at FPGA_test.sdc(17): Time value "1.536 MH" is not valid File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 17
    Info (332050): create_clock -period "1.536 MH" -name clk_audbck [get_ports AUD_BCLK] File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 17
Warning (332049): Ignored create_clock at FPGA_test.sdc(17): Option -period: Invalid clock period File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 17
Warning (332174): Ignored filter at FPGA_test.sdc(28): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 28
Warning (332049): Ignored create_clock at FPGA_test.sdc(28): Argument <targets> is not an object ID File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 28
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 28
Warning (332174): Ignored filter at FPGA_test.sdc(29): altera_reserved_tdi could not be matched with a port File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 29
Warning (332174): Ignored filter at FPGA_test.sdc(29): altera_reserved_tck could not be matched with a clock File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 29
Warning (332049): Ignored set_input_delay at FPGA_test.sdc(29): Argument <targets> is an empty collection File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 29
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 29
Warning (332049): Ignored set_input_delay at FPGA_test.sdc(29): Argument -clock is not an object ID File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 29
Warning (332174): Ignored filter at FPGA_test.sdc(30): altera_reserved_tms could not be matched with a port File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 30
Warning (332049): Ignored set_input_delay at FPGA_test.sdc(30): Argument <targets> is an empty collection File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 30
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 30
Warning (332049): Ignored set_input_delay at FPGA_test.sdc(30): Argument -clock is not an object ID File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 30
Warning (332174): Ignored filter at FPGA_test.sdc(31): altera_reserved_tdo could not be matched with a port File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 31
Warning (332049): Ignored set_output_delay at FPGA_test.sdc(31): Argument <targets> is an empty collection File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 31
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 31
Warning (332049): Ignored set_output_delay at FPGA_test.sdc(31): Argument -clock is not an object ID File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 31
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u6|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u6|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u6|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -phase 270.00 -duty_cycle 50.00 -name {u6|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u6|sdram_pll_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {u6|sdram_pll_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk} {u6|sdram_pll_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at FPGA_test.sdc(93): VGA_BLANK could not be matched with a port File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 93
Warning (332049): Ignored set_output_delay at FPGA_test.sdc(93): Argument <targets> is an empty collection File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 93
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK] File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 93
Warning (332049): Ignored set_output_delay at FPGA_test.sdc(94): Argument <targets> is an empty collection File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 94
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK] File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sdc Line: 94
Warning (332060): Node: KEY[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Sdram_Control:u7|rWR2_ADDR[9]~7 is being clocked by KEY[0]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u6|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u6|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u6|sdram_pll_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   54.253   clk_audxck
    Info (332111):   10.000     clk_dram
    Info (332111):    9.259      clk_vga
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 u6|sdram_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 u6|sdram_pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   10.000 u6|sdram_pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   40.000 u6|sdram_pll_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 43 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 1 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:45
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:43
Info (11888): Total time spent on timing analysis during the Fitter is 25.96 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:30
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 40 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO[5] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 10
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 11
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 13
    Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 37
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[3] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[4] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[6] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[7] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.sv Line: 68
Info (144001): Generated suppressed messages file C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 7392 megabytes
    Info: Processing ended: Mon Dec 09 14:26:35 2019
    Info: Elapsed time: 00:03:49
    Info: Total CPU time (on all processors): 00:10:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ECE_STUDENT/Desktop/chase_testing/galaga_5/blank_demo/FPGA_test.fit.smsg.


