Acest proiect constă în dezvoltarea unui procesor RISC-V utilizând Verilog, ca parte a lucrărilor de laborator pentru cursul de Arhitectura Procesoarelor Moderne.
                
