Analysis & Synthesis report for plusToo_top
Sun Oct 09 16:24:10 2011
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state
 11. State Machine - |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|micro_state
 12. Registers Removed During Synthesis
 13. Removed Registers Triggering Further Register Optimizations
 14. General Register Statistics
 15. Inverted Register Statistics
 16. Registers Packed Into Inferred Megafunctions
 17. Multiplexer Restructuring Statistics (Restructuring Performed)
 18. Source assignments for sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_os14:auto_generated
 19. Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated
 20. Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated
 21. Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated
 22. Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated
 23. Parameter Settings for User Entity Instance: clock325MHz:cs0|altpll:altpll_component
 24. Parameter Settings for Inferred Entity Instance: sld_signaltap:auto_signaltap_0
 25. Parameter Settings for Inferred Entity Instance: sld_hub:auto_hub
 26. Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0
 27. Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1
 28. Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0
 29. Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1
 30. altpll Parameter Settings by Entity Instance
 31. altsyncram Parameter Settings by Entity Instance
 32. Port Connectivity Checks: "dataController_top:dc0|ps2_mouse:mouse|ps2:ps20"
 33. Port Connectivity Checks: "dataController_top:dc0|ps2_mouse:mouse"
 34. Port Connectivity Checks: "dataController_top:dc0|scc:s"
 35. Port Connectivity Checks: "dataController_top:dc0|iwm:i|floppy:floppyExt"
 36. Port Connectivity Checks: "dataController_top:dc0|iwm:i|floppy:floppyInt"
 37. Port Connectivity Checks: "dataController_top:dc0|via:v"
 38. Port Connectivity Checks: "dataController_top:dc0"
 39. Port Connectivity Checks: "addrController_top:ac0"
 40. Port Connectivity Checks: "TG68:m68k|TG68_fast:TG68_fast_inst"
 41. Port Connectivity Checks: "TG68:m68k"
 42. Port Connectivity Checks: "debugPanel:dp|led7seg:ls3"
 43. Port Connectivity Checks: "debugPanel:dp|led7seg:ls2"
 44. SignalTap II Logic Analyzer Settings
 45. Elapsed Time Per Partition
 46. Connections to In-System Debugging Instance "auto_signaltap_0"
 47. Analysis & Synthesis Messages
 48. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+------------------------------------+------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sun Oct 09 16:24:10 2011    ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name                      ; plusToo_top                              ;
; Top-level Entity Name              ; plusToo_top                              ;
; Family                             ; Cyclone II                               ;
; Total logic elements               ; 6,315                                    ;
;     Total combinational functions  ; 5,147                                    ;
;     Dedicated logic registers      ; 2,487                                    ;
; Total registers                    ; 2487                                     ;
; Total pins                         ; 149                                      ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 19,008                                   ;
; Embedded Multiplier 9-bit elements ; 0                                        ;
; Total PLLs                         ; 1                                        ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C20F484C7       ;                    ;
; Top-level entity name                                                      ; plusToo_top        ; plusToo_top        ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                ;
+------------------------------------------------------------------------+-----------------+------------------------------+-----------------------------------------------------------------------------+
; File Name with User-Entered Path                                       ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                ;
+------------------------------------------------------------------------+-----------------+------------------------------+-----------------------------------------------------------------------------+
; scc.v                                                                  ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/scc.v                       ;
; ps2_mouse.v                                                            ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/ps2_mouse.v                 ;
; ps2.v                                                                  ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/ps2.v                       ;
; iwm.v                                                                  ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/iwm.v                       ;
; led7seg.v                                                              ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/led7seg.v                   ;
; TG68_fast.vhd                                                          ; yes             ; User VHDL File               ; C:/Users/steve/Documents/PlusToo/Altera Verilog/TG68_fast.vhd               ;
; TG68.vhd                                                               ; yes             ; User VHDL File               ; C:/Users/steve/Documents/PlusToo/Altera Verilog/TG68.vhd                    ;
; via.v                                                                  ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/via.v                       ;
; addrDecoder.v                                                          ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/addrDecoder.v               ;
; addrController_top.v                                                   ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/addrController_top.v        ;
; dataController_top.v                                                   ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/dataController_top.v        ;
; videoTimer.v                                                           ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/videoTimer.v                ;
; videoShifter.v                                                         ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/videoShifter.v              ;
; plusToo_top.v                                                          ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/plusToo_top.v               ;
; clock325MHz.v                                                          ; yes             ; User Wizard-Generated File   ; C:/Users/steve/Documents/PlusToo/Altera Verilog/clock325MHz.v               ;
; debugPanel.v                                                           ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/debugPanel.v                ;
; fontGen.v                                                              ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/fontGen.v                   ;
; romAdapter.v                                                           ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/romAdapter.v                ;
; floppy.v                                                               ; yes             ; User Verilog HDL File        ; C:/Users/steve/Documents/PlusToo/Altera Verilog/floppy.v                    ;
; altpll.tdf                                                             ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altpll.tdf                   ;
; aglobal110.inc                                                         ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/aglobal110.inc               ;
; stratix_pll.inc                                                        ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/stratix_pll.inc              ;
; stratixii_pll.inc                                                      ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/stratixii_pll.inc            ;
; cycloneii_pll.inc                                                      ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/cycloneii_pll.inc            ;
; sld_signaltap.vhd                                                      ; yes             ; Encrypted Megafunction       ; d:/altera/11.0/quartus/libraries/megafunctions/sld_signaltap.vhd            ;
; sld_ela_control.vhd                                                    ; yes             ; Encrypted Megafunction       ; d:/altera/11.0/quartus/libraries/megafunctions/sld_ela_control.vhd          ;
; lpm_shiftreg.tdf                                                       ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_shiftreg.tdf             ;
; lpm_constant.inc                                                       ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_constant.inc             ;
; dffeea.inc                                                             ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/dffeea.inc                   ;
; sld_mbpmg.vhd                                                          ; yes             ; Encrypted Megafunction       ; d:/altera/11.0/quartus/libraries/megafunctions/sld_mbpmg.vhd                ;
; sld_ela_trigger_flow_mgr.vhd                                           ; yes             ; Encrypted Megafunction       ; d:/altera/11.0/quartus/libraries/megafunctions/sld_ela_trigger_flow_mgr.vhd ;
; sld_buffer_manager.vhd                                                 ; yes             ; Encrypted Megafunction       ; d:/altera/11.0/quartus/libraries/megafunctions/sld_buffer_manager.vhd       ;
; altsyncram.tdf                                                         ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altsyncram.tdf               ;
; stratix_ram_block.inc                                                  ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/stratix_ram_block.inc        ;
; lpm_mux.inc                                                            ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_mux.inc                  ;
; lpm_decode.inc                                                         ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_decode.inc               ;
; a_rdenreg.inc                                                          ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/a_rdenreg.inc                ;
; altrom.inc                                                             ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altrom.inc                   ;
; altram.inc                                                             ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altram.inc                   ;
; altdpram.inc                                                           ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altdpram.inc                 ;
; db/altsyncram_os14.tdf                                                 ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/altsyncram_os14.tdf      ;
; altdpram.tdf                                                           ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altdpram.tdf                 ;
; memmodes.inc                                                           ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/others/maxplus2/memmodes.inc               ;
; a_hdffe.inc                                                            ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/a_hdffe.inc                  ;
; alt_le_rden_reg.inc                                                    ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/alt_le_rden_reg.inc          ;
; altsyncram.inc                                                         ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altsyncram.inc               ;
; lpm_mux.tdf                                                            ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_mux.tdf                  ;
; muxlut.inc                                                             ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/muxlut.inc                   ;
; bypassff.inc                                                           ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/bypassff.inc                 ;
; altshift.inc                                                           ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/altshift.inc                 ;
; db/mux_aoc.tdf                                                         ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/mux_aoc.tdf              ;
; lpm_decode.tdf                                                         ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_decode.tdf               ;
; declut.inc                                                             ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/declut.inc                   ;
; lpm_compare.inc                                                        ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_compare.inc              ;
; db/decode_rqf.tdf                                                      ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/decode_rqf.tdf           ;
; lpm_counter.tdf                                                        ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_counter.tdf              ;
; lpm_add_sub.inc                                                        ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_add_sub.inc              ;
; cmpconst.inc                                                           ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/cmpconst.inc                 ;
; lpm_counter.inc                                                        ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/lpm_counter.inc              ;
; alt_counter_stratix.inc                                                ; yes             ; Megafunction                 ; d:/altera/11.0/quartus/libraries/megafunctions/alt_counter_stratix.inc      ;
; db/cntr_fdi.tdf                                                        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cntr_fdi.tdf             ;
; db/cmpr_ccc.tdf                                                        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cmpr_ccc.tdf             ;
; db/cntr_02j.tdf                                                        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cntr_02j.tdf             ;
; db/cntr_sbi.tdf                                                        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cntr_sbi.tdf             ;
; db/cmpr_8cc.tdf                                                        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cmpr_8cc.tdf             ;
; db/cntr_gui.tdf                                                        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cntr_gui.tdf             ;
; db/cmpr_5cc.tdf                                                        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cmpr_5cc.tdf             ;
; sld_rom_sr.vhd                                                         ; yes             ; Encrypted Megafunction       ; d:/altera/11.0/quartus/libraries/megafunctions/sld_rom_sr.vhd               ;
; sld_hub.vhd                                                            ; yes             ; Encrypted Megafunction       ; d:/altera/11.0/quartus/libraries/megafunctions/sld_hub.vhd                  ;
; db/altsyncram_skd1.tdf                                                 ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/altsyncram_skd1.tdf      ;
; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/altsyncram_6q14.tdf ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/altsyncram_6q14.tdf      ;
; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cntr_4ci.tdf        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cntr_4ci.tdf             ;
; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cmpr_acc.tdf        ; yes             ; Auto-Generated Megafunction  ; C:/Users/steve/Documents/PlusToo/Altera Verilog/db/cmpr_acc.tdf             ;
+------------------------------------------------------------------------+-----------------+------------------------------+-----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                      ;
+---------------------------------------------+------------------------------------+
; Resource                                    ; Usage                              ;
+---------------------------------------------+------------------------------------+
; Estimated Total logic elements              ; 6,315                              ;
;                                             ;                                    ;
; Total combinational functions               ; 5147                               ;
; Logic element usage by number of LUT inputs ;                                    ;
;     -- 4 input functions                    ; 3059                               ;
;     -- 3 input functions                    ; 1282                               ;
;     -- <=2 input functions                  ; 806                                ;
;                                             ;                                    ;
; Logic elements by mode                      ;                                    ;
;     -- normal mode                          ; 4529                               ;
;     -- arithmetic mode                      ; 618                                ;
;                                             ;                                    ;
; Total registers                             ; 2487                               ;
;     -- Dedicated logic registers            ; 2487                               ;
;     -- I/O registers                        ; 0                                  ;
;                                             ;                                    ;
; I/O pins                                    ; 149                                ;
; Total memory bits                           ; 19008                              ;
; Total PLLs                                  ; 1                                  ;
;     -- PLLs                                 ; 1                                  ;
;                                             ;                                    ;
; Maximum fan-out node                        ; dataController_top:dc0|clkPhase[1] ;
; Maximum fan-out                             ; 2226                               ;
; Total fan-out                               ; 28717                              ;
; Average fan-out                             ; 3.59                               ;
+---------------------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                        ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |plusToo_top                                                                                         ; 5147 (46)         ; 2487 (0)     ; 19008       ; 0            ; 0       ; 0         ; 149  ; 0            ; |plusToo_top                                                                                                                                                                                                                                                                                               ;              ;
;    |TG68:m68k|                                                                                       ; 3059 (22)         ; 473 (13)     ; 1088        ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k                                                                                                                                                                                                                                                                                     ;              ;
;       |TG68_fast:TG68_fast_inst|                                                                     ; 3037 (3037)       ; 460 (460)    ; 1088        ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst                                                                                                                                                                                                                                                            ;              ;
;          |altsyncram:regfile_high_rtl_0|                                                             ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0                                                                                                                                                                                                                              ;              ;
;             |altsyncram_skd1:auto_generated|                                                         ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated                                                                                                                                                                                               ;              ;
;          |altsyncram:regfile_high_rtl_1|                                                             ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1                                                                                                                                                                                                                              ;              ;
;             |altsyncram_skd1:auto_generated|                                                         ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated                                                                                                                                                                                               ;              ;
;          |altsyncram:regfile_low_rtl_0|                                                              ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0                                                                                                                                                                                                                               ;              ;
;             |altsyncram_skd1:auto_generated|                                                         ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated                                                                                                                                                                                                ;              ;
;          |altsyncram:regfile_low_rtl_1|                                                              ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1                                                                                                                                                                                                                               ;              ;
;             |altsyncram_skd1:auto_generated|                                                         ; 0 (0)             ; 0 (0)        ; 272         ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated                                                                                                                                                                                                ;              ;
;    |addrController_top:ac0|                                                                          ; 121 (60)          ; 22 (2)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|addrController_top:ac0                                                                                                                                                                                                                                                                        ;              ;
;       |addrDecoder:ad|                                                                               ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|addrController_top:ac0|addrDecoder:ad                                                                                                                                                                                                                                                         ;              ;
;       |videoTimer:vt|                                                                                ; 54 (54)           ; 20 (20)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|addrController_top:ac0|videoTimer:vt                                                                                                                                                                                                                                                          ;              ;
;    |clock325MHz:cs0|                                                                                 ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|clock325MHz:cs0                                                                                                                                                                                                                                                                               ;              ;
;       |altpll:altpll_component|                                                                      ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|clock325MHz:cs0|altpll:altpll_component                                                                                                                                                                                                                                                       ;              ;
;    |dataController_top:dc0|                                                                          ; 982 (139)         ; 486 (30)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0                                                                                                                                                                                                                                                                        ;              ;
;       |iwm:i|                                                                                        ; 342 (41)          ; 174 (27)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|iwm:i                                                                                                                                                                                                                                                                  ;              ;
;          |floppy:floppyExt|                                                                          ; 91 (91)           ; 55 (55)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|iwm:i|floppy:floppyExt                                                                                                                                                                                                                                                 ;              ;
;          |floppy:floppyInt|                                                                          ; 210 (210)         ; 92 (92)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|iwm:i|floppy:floppyInt                                                                                                                                                                                                                                                 ;              ;
;       |ps2_mouse:mouse|                                                                              ; 171 (98)          ; 103 (41)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse                                                                                                                                                                                                                                                        ;              ;
;          |ps2:ps20|                                                                                  ; 73 (73)           ; 62 (62)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20                                                                                                                                                                                                                                               ;              ;
;       |scc:s|                                                                                        ; 188 (188)         ; 66 (66)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|scc:s                                                                                                                                                                                                                                                                  ;              ;
;       |via:v|                                                                                        ; 124 (124)         ; 97 (97)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|via:v                                                                                                                                                                                                                                                                  ;              ;
;       |videoShifter:vs|                                                                              ; 18 (18)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|dataController_top:dc0|videoShifter:vs                                                                                                                                                                                                                                                        ;              ;
;    |debugPanel:dp|                                                                                   ; 381 (233)         ; 116 (116)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|debugPanel:dp                                                                                                                                                                                                                                                                                 ;              ;
;       |fontGen:fg0|                                                                                  ; 70 (70)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|debugPanel:dp|fontGen:fg0                                                                                                                                                                                                                                                                     ;              ;
;       |fontGen:fg1|                                                                                  ; 64 (64)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|debugPanel:dp|fontGen:fg1                                                                                                                                                                                                                                                                     ;              ;
;       |led7seg:ls0|                                                                                  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|debugPanel:dp|led7seg:ls0                                                                                                                                                                                                                                                                     ;              ;
;       |led7seg:ls1|                                                                                  ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|debugPanel:dp|led7seg:ls1                                                                                                                                                                                                                                                                     ;              ;
;    |romAdapter:rom|                                                                                  ; 16 (16)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|romAdapter:rom                                                                                                                                                                                                                                                                                ;              ;
;    |sld_hub:auto_hub|                                                                                ; 105 (66)          ; 73 (45)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)           ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)           ; 19 (19)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 437 (1)           ; 1300 (0)     ; 17920       ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 436 (20)          ; 1300 (767)   ; 17920       ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 17 (0)            ; 46 (46)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_rqf:auto_generated|                                                           ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                             ;              ;
;             |lpm_mux:mux|                                                                            ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                |mux_aoc:auto_generated|                                                              ; 15 (15)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_aoc:auto_generated                                                                                                                        ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)             ; 0 (0)        ; 17920       ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_os14:auto_generated|                                                         ; 0 (0)             ; 0 (0)        ; 17920       ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_os14:auto_generated                                                                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)             ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 59 (59)           ; 44 (44)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 97 (1)            ; 221 (1)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 82 (0)            ; 205 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)             ; 123 (123)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 82 (0)            ; 82 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 14 (14)           ; 11 (1)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)             ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 206 (10)          ; 190 (0)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 10 (0)            ; 8 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_fdi:auto_generated|                                                             ; 10 (10)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_fdi:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 7 (0)             ; 7 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_02j:auto_generated|                                                             ; 7 (7)             ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_02j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)             ; 4 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_sbi:auto_generated|                                                             ; 6 (6)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_sbi:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)             ; 1 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_gui:auto_generated|                                                             ; 3 (3)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 140 (140)         ; 140 (140)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 20 (20)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |plusToo_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272   ; None ;
; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272   ; None ;
; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272   ; None ;
; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272   ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_os14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 140          ; 128          ; 140          ; 17920 ; None ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                        ;
+--------+--------------+---------+--------------+--------------+------------------------------+---------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance              ; IP Include File                                               ;
+--------+--------------+---------+--------------+--------------+------------------------------+---------------------------------------------------------------+
; Altera ; ALTPLL       ; 11.0    ; N/A          ; N/A          ; |plusToo_top|clock325MHz:cs0 ; C:/Users/steve/Documents/PlusToo/Altera Verilog/clock325MHz.v ;
+--------+--------------+---------+--------------+--------------+------------------------------+---------------------------------------------------------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------+
; State Machine - |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state                               ;
+----------------------+----------------------+----------------------+----------------------+----------------------+
; Name                 ; state.ps2_state_recv ; state.ps2_state_send ; state.ps2_state_ring ; state.ps2_state_idle ;
+----------------------+----------------------+----------------------+----------------------+----------------------+
; state.ps2_state_idle ; 0                    ; 0                    ; 0                    ; 0                    ;
; state.ps2_state_ring ; 0                    ; 0                    ; 1                    ; 1                    ;
; state.ps2_state_send ; 0                    ; 1                    ; 0                    ; 1                    ;
; state.ps2_state_recv ; 1                    ; 0                    ; 0                    ; 1                    ;
+----------------------+----------------------+----------------------+----------------------+----------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|micro_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------------+-------------------+-------------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------------+------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+----------------------+----------------------+----------------------+---------------------+---------------------+----------------------+----------------------+----------------------+---------------------+---------------------+-------------------+-------------------+-----------------+-------------------+
; Name                 ; micro_state.div15 ; micro_state.div14 ; micro_state.div13 ; micro_state.div12 ; micro_state.div11 ; micro_state.div10 ; micro_state.div9 ; micro_state.div8 ; micro_state.div7 ; micro_state.div6 ; micro_state.div5 ; micro_state.div4 ; micro_state.div3 ; micro_state.div2 ; micro_state.div1 ; micro_state.mul15 ; micro_state.mul14 ; micro_state.mul13 ; micro_state.mul12 ; micro_state.mul11 ; micro_state.mul10 ; micro_state.mul9 ; micro_state.mul8 ; micro_state.mul7 ; micro_state.mul6 ; micro_state.mul5 ; micro_state.mul4 ; micro_state.mul3 ; micro_state.mul2 ; micro_state.mul1 ; micro_state.init2 ; micro_state.idle ; micro_state.movep5 ; micro_state.movep4 ; micro_state.movep3 ; micro_state.movep2 ; micro_state.movep1 ; micro_state.trap3 ; micro_state.trap2 ; micro_state.trap1 ; micro_state.rte ; micro_state.int4 ; micro_state.int3 ; micro_state.int2 ; micro_state.int1 ; micro_state.link ; micro_state.cmpm ; micro_state.op_AxAy ; micro_state.andi ; micro_state.movem ; micro_state.dbcc2 ; micro_state.dbcc1 ; micro_state.bsr2 ; micro_state.bsr1 ; micro_state.bra2 ; micro_state.bra1 ; micro_state.st_AnXn3 ; micro_state.st_AnXn2 ; micro_state.st_AnXn1 ; micro_state.st_dAn2 ; micro_state.st_dAn1 ; micro_state.ld_AnXn3 ; micro_state.ld_AnXn2 ; micro_state.ld_AnXn1 ; micro_state.ld_dAn2 ; micro_state.ld_dAn1 ; micro_state.st_nn ; micro_state.ld_nn ; micro_state.nop ; micro_state.init1 ;
+----------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------------+-------------------+-------------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------------+------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+----------------------+----------------------+----------------------+---------------------+---------------------+----------------------+----------------------+----------------------+---------------------+---------------------+-------------------+-------------------+-----------------+-------------------+
; micro_state.init1    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 0                 ;
; micro_state.nop      ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 1               ; 1                 ;
; micro_state.ld_nn    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 1                 ; 0               ; 1                 ;
; micro_state.st_nn    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 1                 ; 0                 ; 0               ; 1                 ;
; micro_state.ld_dAn1  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 1                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.ld_dAn2  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 1                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.ld_AnXn1 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 1                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.ld_AnXn2 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 1                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.ld_AnXn3 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 1                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.st_dAn1  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 1                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.st_dAn2  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 1                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.st_AnXn1 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 1                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.st_AnXn2 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 1                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.st_AnXn3 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.bra1     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 1                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.bra2     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 1                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.bsr1     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 1                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.bsr2     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 1                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.dbcc1    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 1                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.dbcc2    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 1                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.movem    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 1                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.andi     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 1                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.op_AxAy  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.cmpm     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.link     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.int1     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.int2     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.int3     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.int4     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.rte      ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 1               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.trap1    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 1                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.trap2    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 1                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.trap3    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.movep1   ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.movep2   ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.movep3   ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.movep4   ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.movep5   ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.idle     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 1                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.init2    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul1     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul2     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul3     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul4     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul5     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul6     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul7     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul8     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul9     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul10    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul11    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul12    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul13    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul14    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.mul15    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div1     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div2     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div3     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div4     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div5     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div6     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div7     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div8     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div9     ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div10    ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div11    ; 0                 ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div12    ; 0                 ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div13    ; 0                 ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div14    ; 0                 ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
; micro_state.div15    ; 1                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                 ; 0                ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                 ; 0                 ; 0                 ; 0               ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                   ; 0                ; 0                 ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                   ; 0                   ; 0                 ; 0                 ; 0               ; 1                 ;
+----------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+-------------------+-------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-------------------+------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------------+-------------------+-------------------+-----------------+------------------+------------------+------------------+------------------+------------------+------------------+---------------------+------------------+-------------------+-------------------+-------------------+------------------+------------------+------------------+------------------+----------------------+----------------------+----------------------+---------------------+---------------------+----------------------+----------------------+----------------------+---------------------+---------------------+-------------------+-------------------+-----------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------------+
; Register name                                                            ; Reason for Removal                                                             ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------------+
; dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataIn[0..7]           ; Stuck at VCC due to stuck port data_in                                         ;
; TG68:m68k|rw_e                                                           ; Stuck at VCC due to stuck port data_in                                         ;
; TG68:m68k|TG68_fast:TG68_fast_inst|trap_vector[8..31]                    ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|iwm:i|floppy:floppyExt|diskImageData[0..7]        ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|ps2_mouse:mouse|obyte[2]                          ; Merged with dataController_top:dc0|ps2_mouse:mouse|obyte[4]                    ;
; dataController_top:dc0|ps2_mouse:mouse|obyte[4]                          ; Merged with dataController_top:dc0|ps2_mouse:mouse|obyte[5]                    ;
; dataController_top:dc0|ps2_mouse:mouse|obyte[5]                          ; Merged with dataController_top:dc0|ps2_mouse:mouse|obyte[6]                    ;
; dataController_top:dc0|ps2_mouse:mouse|obyte[6]                          ; Merged with dataController_top:dc0|ps2_mouse:mouse|obyte[7]                    ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|lstrbPrev                  ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|lstrbPrev            ;
; TG68:m68k|TG68_fast:TG68_fast_inst|trap_vector[1]                        ; Merged with TG68:m68k|TG68_fast:TG68_fast_inst|trap_vector[0]                  ;
; dataController_top:dc0|ps2_mouse:mouse|obyte[1,3]                        ; Merged with dataController_top:dc0|ps2_mouse:mouse|obyte[0]                    ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataByteTimer[6]       ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[6] ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataByteTimer[5]       ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[5] ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataByteTimer[4]       ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[4] ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataByteTimer[3]       ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[3] ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataByteTimer[2]       ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[2] ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataByteTimer[1]       ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[1] ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataByteTimer[0]       ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[0] ;
; dataController_top:dc0|via:v|viaIFR[2,6]                                 ; Stuck at GND due to stuck port data_in                                         ;
; TG68:m68k|TG68_fast:TG68_fast_inst|trap_vector[0]                        ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|iwm:i|floppy:floppyExt|newByteReady               ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|iwm:i|floppy:floppyExt|readyToAdvanceHead         ; Stuck at VCC due to stuck port data_in                                         ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[0..10]  ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[0]       ; Merged with dataController_top:dc0|ps2_mouse:mouse|clkdiv[0]                   ;
; dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[1]       ; Merged with dataController_top:dc0|ps2_mouse:mouse|clkdiv[1]                   ;
; TG68:m68k|cpuIPL[2]                                                      ; Stuck at VCC due to stuck port data_in                                         ;
; TG68:m68k|TG68_fast:TG68_fast_inst|rIPL_nr[2]                            ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|via:v|viaIFR[3,4]                                 ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|readyToAdvanceHead         ; Stuck at VCC due to stuck port data_in                                         ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[14,15] ; Stuck at GND due to stuck port data_in                                         ;
; dataController_top:dc0|via:v|clkDiv[0]                                   ; Merged with addrController_top:ac0|busCycle[0]                                 ;
; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state~8                  ; Lost fanout                                                                    ;
; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state~9                  ; Lost fanout                                                                    ;
; dataController_top:dc0|ps2_mouse:mouse|clkdiv[2]                         ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[2] ;
; dataController_top:dc0|ps2_mouse:mouse|clkdiv[3]                         ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[3] ;
; dataController_top:dc0|ps2_mouse:mouse|clkdiv[4]                         ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[4] ;
; dataController_top:dc0|ps2_mouse:mouse|clkdiv[5]                         ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[5] ;
; dataController_top:dc0|ps2_mouse:mouse|clkdiv[6]                         ; Merged with dataController_top:dc0|iwm:i|floppy:floppyExt|diskDataByteTimer[6] ;
; TG68:m68k|TG68_fast:TG68_fast_inst|movepw                                ; Merged with TG68:m68k|TG68_fast:TG68_fast_inst|micro_state.movep4              ;
; Total Number of Removed Registers = 90                                   ;                                                                                ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                           ;
+------------------------------------------------------------------+---------------------------+------------------------------------------------------------------------+
; Register name                                                    ; Reason for Removal        ; Registers Removed due to This Register                                 ;
+------------------------------------------------------------------+---------------------------+------------------------------------------------------------------------+
; dataController_top:dc0|iwm:i|floppy:floppyInt|readyToAdvanceHead ; Stuck at VCC              ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[14], ;
;                                                                  ; due to stuck port data_in ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[15]  ;
+------------------------------------------------------------------+---------------------------+------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2487  ;
; Number of registers using Synchronous Clear  ; 108   ;
; Number of registers using Synchronous Load   ; 223   ;
; Number of registers using Asynchronous Clear ; 986   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1186  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------+
; Inverted Register Statistics                                          ;
+-------------------------------------------------------------+---------+
; Inverted Register                                           ; Fan out ;
+-------------------------------------------------------------+---------+
; dataController_top:dc0|resetDelay[16]                       ; 2       ;
; dataController_top:dc0|resetDelay[17]                       ; 2       ;
; dataController_top:dc0|resetDelay[18]                       ; 2       ;
; dataController_top:dc0|resetDelay[19]                       ; 2       ;
; dataController_top:dc0|resetDelay[1]                        ; 2       ;
; dataController_top:dc0|resetDelay[2]                        ; 2       ;
; dataController_top:dc0|resetDelay[3]                        ; 2       ;
; dataController_top:dc0|resetDelay[6]                        ; 2       ;
; dataController_top:dc0|resetDelay[7]                        ; 2       ;
; dataController_top:dc0|resetDelay[4]                        ; 2       ;
; dataController_top:dc0|resetDelay[5]                        ; 2       ;
; dataController_top:dc0|resetDelay[8]                        ; 2       ;
; dataController_top:dc0|resetDelay[9]                        ; 2       ;
; dataController_top:dc0|resetDelay[10]                       ; 2       ;
; dataController_top:dc0|resetDelay[11]                       ; 2       ;
; dataController_top:dc0|resetDelay[12]                       ; 2       ;
; dataController_top:dc0|resetDelay[13]                       ; 2       ;
; dataController_top:dc0|resetDelay[14]                       ; 2       ;
; dataController_top:dc0|resetDelay[15]                       ; 2       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[1]  ; 3       ;
; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[1]  ; 3       ;
; TG68:m68k|TG68_fast:TG68_fast_inst|state[0]                 ; 57      ;
; dataController_top:dc0|via:v|viaADataOut[4]                 ; 4       ;
; TG68:m68k|as_s                                              ; 2       ;
; TG68:m68k|as_e                                              ; 2       ;
; TG68:m68k|rw_s                                              ; 4       ;
; TG68:m68k|uds_s                                             ; 2       ;
; TG68:m68k|uds_e                                             ; 2       ;
; TG68:m68k|lds_s                                             ; 2       ;
; TG68:m68k|lds_e                                             ; 2       ;
; dataController_top:dc0|via:v|viaBDataOut[2]                 ; 1       ;
; dataController_top:dc0|via:v|viaADataOut[2]                 ; 1       ;
; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[14]               ; 122     ;
; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[7]                ; 132     ;
; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]               ; 105     ;
; TG68:m68k|TG68_fast:TG68_fast_inst|opcode[13]               ; 83      ;
; TG68:m68k|TG68_fast:TG68_fast_inst|SVmode                   ; 29      ;
; TG68:m68k|TG68_fast:TG68_fast_inst|trap_interrupt           ; 5       ;
; debugPanel:dp|breakpointAddr[5]                             ; 2       ;
; debugPanel:dp|breakpointAddr[13]                            ; 2       ;
; debugPanel:dp|breakpointAddr[7]                             ; 2       ;
; debugPanel:dp|breakpointAddr[15]                            ; 2       ;
; debugPanel:dp|breakpointAddr[23]                            ; 2       ;
; debugPanel:dp|breakpointAddr[6]                             ; 2       ;
; debugPanel:dp|breakpointAddr[22]                            ; 2       ;
; debugPanel:dp|breakpointAddr[12]                            ; 2       ;
; debugPanel:dp|breakpointAddr[20]                            ; 2       ;
; dataController_top:dc0|ps2_mouse:mouse|button               ; 1       ;
; dataController_top:dc0|via:v|viaADataOut[3]                 ; 1       ;
; dataController_top:dc0|via:v|viaADataOut[5]                 ; 10      ;
; dataController_top:dc0|via:v|viaADataOut[6]                 ; 1       ;
; dataController_top:dc0|via:v|viaBDataOut[7]                 ; 1       ;
; debugPanel:dp|breakpointAddr[17]                            ; 2       ;
; debugPanel:dp|breakpointAddr[9]                             ; 2       ;
; debugPanel:dp|breakpointAddr[1]                             ; 2       ;
; debugPanel:dp|breakpointAddr[19]                            ; 2       ;
; debugPanel:dp|breakpointAddr[11]                            ; 2       ;
; debugPanel:dp|breakpointAddr[3]                             ; 2       ;
; debugPanel:dp|breakpointAddr[0]                             ; 2       ;
; debugPanel:dp|breakpointAddr[10]                            ; 2       ;
; debugPanel:dp|breakpointAddr[2]                             ; 2       ;
; dataController_top:dc0|iwm:i|floppy:floppyExt|driveRegs[4]  ; 2       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveRegs[4]  ; 2       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[7] ; 1       ;
; dataController_top:dc0|via:v|viaBDataOut[0]                 ; 1       ;
; dataController_top:dc0|via:v|viaB0DDR                       ; 2       ;
; dataController_top:dc0|via:v|viaADataOut[0]                 ; 1       ;
; dataController_top:dc0|via:v|viaBDataOut[1]                 ; 1       ;
; dataController_top:dc0|via:v|viaADataOut[1]                 ; 1       ;
; dataController_top:dc0|resetDelay[0]                        ; 3       ;
; TG68:m68k|TG68_fast:TG68_fast_inst|rot_cnt[0]               ; 1       ;
; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[8]                 ; 5       ;
; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[9]                 ; 6       ;
; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[10]                ; 7       ;
; TG68:m68k|TG68_fast:TG68_fast_inst|Flags[13]                ; 8       ;
; TG68:m68k|S_state[1]                                        ; 7       ;
; TG68:m68k|S_state[0]                                        ; 7       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[0] ; 1       ;
; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[3] ; 3       ;
; dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[1] ; 3       ;
; dataController_top:dc0|scc:s|wr15_b[3]                      ; 4       ;
; dataController_top:dc0|scc:s|wr15_a[3]                      ; 4       ;
; dataController_top:dc0|scc:s|wr15_b[4]                      ; 1       ;
; dataController_top:dc0|scc:s|wr15_a[4]                      ; 1       ;
; dataController_top:dc0|scc:s|wr15_b[5]                      ; 1       ;
; dataController_top:dc0|scc:s|wr15_a[5]                      ; 1       ;
; dataController_top:dc0|scc:s|wr15_b[6]                      ; 1       ;
; dataController_top:dc0|scc:s|wr15_a[6]                      ; 1       ;
; dataController_top:dc0|scc:s|wr15_b[7]                      ; 1       ;
; dataController_top:dc0|scc:s|wr15_a[7]                      ; 1       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[1] ; 1       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[2] ; 1       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[3] ; 1       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[4] ; 1       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[5] ; 1       ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskDataIn[6] ; 1       ;
; TG68:m68k|cpuIPL[1]                                         ; 2       ;
; TG68:m68k|cpuIPL[0]                                         ; 2       ;
; dataController_top:dc0|scc:s|latch_open_a                   ; 3       ;
; dataController_top:dc0|scc:s|latch_open_b                   ; 3       ;
; Total number of inverted registers = 109*                   ;         ;
+-------------------------------------------------------------+---------+
* Table truncated at 100 items. To change the number of inverted registers reported, set the "Number of Inverted Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                     ;
+---------------------------------------------------+-------------------------------------------------------+------+
; Register Name                                     ; Megafunction                                          ; Type ;
+---------------------------------------------------+-------------------------------------------------------+------+
; TG68:m68k|TG68_fast:TG68_fast_inst|reg_QA[0..15]  ; TG68:m68k|TG68_fast:TG68_fast_inst|regfile_low_rtl_0  ; RAM  ;
; TG68:m68k|TG68_fast:TG68_fast_inst|reg_QB[0..15]  ; TG68:m68k|TG68_fast:TG68_fast_inst|regfile_low_rtl_1  ; RAM  ;
; TG68:m68k|TG68_fast:TG68_fast_inst|reg_QA[16..31] ; TG68:m68k|TG68_fast:TG68_fast_inst|regfile_high_rtl_0 ; RAM  ;
; TG68:m68k|TG68_fast:TG68_fast_inst|reg_QB[16..31] ; TG68:m68k|TG68_fast:TG68_fast_inst|regfile_high_rtl_1 ; RAM  ;
+---------------------------------------------------+-------------------------------------------------------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------------------------------------------------------------------------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered                                                                         ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------------------------------------------------------------------------------+----------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; |plusToo_top|dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[6]        ;                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; |plusToo_top|addrController_top:ac0|videoTimer:vt|xpos[3]                          ;                            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|mulu_reg[31]                       ;                            ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|exec_EOR                           ;                            ;
; 3:1                ; 10 bits   ; 20 LEs        ; 0 LEs                ; 20 LEs                 ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|xacc[6]                        ;                            ;
; 3:1                ; 10 bits   ; 20 LEs        ; 0 LEs                ; 20 LEs                 ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|yacc[9]                        ;                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftreg[10]          ;                            ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftreg[7]           ;                            ;
; 3:1                ; 11 bits   ; 22 LEs        ; 0 LEs                ; 22 LEs                 ; |plusToo_top|dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageTrackBase[19]  ;                            ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; |plusToo_top|dataController_top:dc0|iwm:i|readLatchClearTimer[1]                   ;                            ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|opcode[15]                         ;                            ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|TG68_PC[3]                         ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |plusToo_top|dataController_top:dc0|via:v|viaIFR[3]                                ;                            ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|div_reg[4]                         ;                            ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|mulu_reg[5]                        ;                            ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|Flags[14]                          ;                            ;
; 4:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|Flags[7]                           ;                            ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; |plusToo_top|dataController_top:dc0|sccDataOutDelayed[7]                           ;                            ;
; 4:1                ; 20 bits   ; 40 LEs        ; 40 LEs               ; 0 LEs                  ; |plusToo_top|debugPanel:dp|delayDTACK[8]                                           ;                            ;
; 4:1                ; 24 bits   ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; |plusToo_top|dataController_top:dc0|iwm:i|floppy:floppyInt|ejectIndicatorTimer[0]  ;                            ;
; 4:1                ; 24 bits   ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; |plusToo_top|dataController_top:dc0|iwm:i|floppy:floppyExt|ejectIndicatorTimer[23] ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[0]           ;                            ;
; 5:1                ; 16 bits   ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; |plusToo_top|dataController_top:dc0|via:v|viaTimer2Count[15]                       ;                            ;
; 5:1                ; 7 bits    ; 21 LEs        ; 14 LEs               ; 7 LEs                  ; |plusToo_top|dataController_top:dc0|iwm:i|readDataLatch[6]                         ;                            ;
; 8:1                ; 8 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[7]                  ;                            ;
; 8:1                ; 16 bits   ; 80 LEs        ; 64 LEs               ; 16 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[17]                 ;                            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 40 LEs               ; 8 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|data_write_tmp[9]                  ;                            ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|trap_vector[7]                     ;                            ;
; 9:1                ; 2 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|trap_vector[4]                     ;                            ;
; 9:1                ; 2 bits    ; 12 LEs        ; 10 LEs               ; 2 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|trap_vector[2]                     ;                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |plusToo_top|TG68:m68k|cpuIPL[1]                                                   ;                            ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|opcode[12]                         ;                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; |plusToo_top|TG68:m68k|S_state[1]                                                  ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|shiftcnt[1]           ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|Flags[8]                           ;                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; |plusToo_top|TG68:m68k|uds_s                                                       ;                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|data_write[8]                      ;                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|bit_number[4]                      ;                            ;
; 3:1                ; 44 bits   ; 88 LEs        ; 88 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|micro_state                        ;                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|PC_datab[16]                       ;                            ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|movem_muxb[2]                      ;                            ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; |plusToo_top|addrController_top:ac0|memoryAddr[11]                                 ;                            ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|addsub_b[1]                        ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|trapmake                           ;                            ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|addsub_a[25]                       ;                            ;
; 4:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|addsub_a[0]                        ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|PC_datab[0]                        ;                            ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|PC_datab[3]                        ;                            ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|rf_source_addr[1]                  ;                            ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; |plusToo_top|addrController_top:ac0|memoryAddr[17]                                 ;                            ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|address[0]                         ;                            ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|data_write[3]                      ;                            ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|registerin[14]                     ;                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; |plusToo_top|memoryDataInMux[8]                                                    ;                            ;
; 5:1                ; 6 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; |plusToo_top|memoryDataInMux[13]                                                   ;                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; |plusToo_top|memoryDataInMux[0]                                                    ;                            ;
; 5:1                ; 6 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; |plusToo_top|memoryDataInMux[4]                                                    ;                            ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|rf_dest_addr[1]                    ;                            ;
; 5:1                ; 3 bits    ; 9 LEs         ; 6 LEs                ; 3 LEs                  ; |plusToo_top|addrController_top:ac0|memoryAddr[19]                                 ;                            ;
; 32:1               ; 3 bits    ; 63 LEs        ; 33 LEs               ; 30 LEs                 ; |plusToo_top|debugPanel:dp|Mux0                                                    ;                            ;
; 32:1               ; 3 bits    ; 63 LEs        ; 36 LEs               ; 27 LEs                 ; |plusToo_top|debugPanel:dp|Mux6                                                    ;                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|memaddr_a[2]                       ;                            ;
; 6:1                ; 16 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|memaddr_a[29]                      ;                            ;
; 6:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|memaddr_a[5]                       ;                            ;
; 7:1                ; 4 bits    ; 16 LEs        ; 12 LEs               ; 4 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|OP2out[6]                          ;                            ;
; 7:1                ; 4 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|OP2out[2]                          ;                            ;
; 7:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|memaddr_a[14]                      ;                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; |plusToo_top|dataController_top:dc0|scc:s|rdata                                    ;                            ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; |plusToo_top|dataController_top:dc0|scc:s|rdata                                    ;                            ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; |plusToo_top|dataController_top:dc0|scc:s|rdata                                    ;                            ;
; 9:1                ; 4 bits    ; 24 LEs        ; 20 LEs               ; 4 LEs                  ; |plusToo_top|dataController_top:dc0|cpuDataOut[4]                                  ;                            ;
; 9:1                ; 2 bits    ; 12 LEs        ; 10 LEs               ; 2 LEs                  ; |plusToo_top|dataController_top:dc0|cpuDataOut[0]                                  ;                            ;
; 8:1                ; 25 bits   ; 125 LEs       ; 100 LEs              ; 25 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|memaddr_in[19]                     ;                            ;
; 8:1                ; 5 bits    ; 25 LEs        ; 20 LEs               ; 5 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|memaddr_in[4]                      ;                            ;
; 8:1                ; 8 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|OP2out[12]                         ;                            ;
; 8:1                ; 16 bits   ; 80 LEs        ; 48 LEs               ; 32 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|OP2out[20]                         ;                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; |plusToo_top|dataController_top:dc0|scc:s|rdata                                    ;                            ;
; 7:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|Mux250                             ;                            ;
; 7:1                ; 4 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|Mux252                             ;                            ;
; 21:1               ; 2 bits    ; 28 LEs        ; 24 LEs               ; 4 LEs                  ; |plusToo_top|dataController_top:dc0|cpuDataOut[10]                                 ;                            ;
; 21:1               ; 3 bits    ; 42 LEs        ; 33 LEs               ; 9 LEs                  ; |plusToo_top|dataController_top:dc0|cpuDataOut[12]                                 ;                            ;
; 9:1                ; 4 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; |plusToo_top|dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state                 ;                            ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|micro_state                        ;                            ;
; 23:1               ; 2 bits    ; 30 LEs        ; 4 LEs                ; 26 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|micro_state                        ;                            ;
; 16:1               ; 6 bits    ; 60 LEs        ; 48 LEs               ; 12 LEs                 ; |plusToo_top|dataController_top:dc0|scc:s|rdata                                    ;                            ;
; 28:1               ; 2 bits    ; 36 LEs        ; 16 LEs               ; 20 LEs                 ; |plusToo_top|TG68:m68k|TG68_fast:TG68_fast_inst|micro_state                        ;                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_os14:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                           ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                            ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_skd1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                      ;
+---------------------------------+--------------------+------+---------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                       ;
+---------------------------------+--------------------+------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_skd1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                      ;
+---------------------------------+--------------------+------+---------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                       ;
+---------------------------------+--------------------+------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_skd1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                       ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                        ;
+---------------------------------+--------------------+------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Source assignments for TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_skd1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                       ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                        ;
+---------------------------------+--------------------+------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: clock325MHz:cs0|altpll:altpll_component ;
+-------------------------------+-------------------------------+----------------------+
; Parameter Name                ; Value                         ; Type                 ;
+-------------------------------+-------------------------------+----------------------+
; OPERATION_MODE                ; NORMAL                        ; Untyped              ;
; PLL_TYPE                      ; AUTO                          ; Untyped              ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=clock325MHz ; Untyped              ;
; QUALIFY_CONF_DONE             ; OFF                           ; Untyped              ;
; COMPENSATE_CLOCK              ; CLK0                          ; Untyped              ;
; SCAN_CHAIN                    ; LONG                          ; Untyped              ;
; PRIMARY_CLOCK                 ; INCLK0                        ; Untyped              ;
; INCLK0_INPUT_FREQUENCY        ; 20000                         ; Signed Integer       ;
; INCLK1_INPUT_FREQUENCY        ; 0                             ; Untyped              ;
; GATE_LOCK_SIGNAL              ; NO                            ; Untyped              ;
; GATE_LOCK_COUNTER             ; 0                             ; Untyped              ;
; LOCK_HIGH                     ; 1                             ; Untyped              ;
; LOCK_LOW                      ; 1                             ; Untyped              ;
; VALID_LOCK_MULTIPLIER         ; 1                             ; Untyped              ;
; INVALID_LOCK_MULTIPLIER       ; 5                             ; Untyped              ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                           ; Untyped              ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                           ; Untyped              ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                           ; Untyped              ;
; SKIP_VCO                      ; OFF                           ; Untyped              ;
; SWITCH_OVER_COUNTER           ; 0                             ; Untyped              ;
; SWITCH_OVER_TYPE              ; AUTO                          ; Untyped              ;
; FEEDBACK_SOURCE               ; EXTCLK0                       ; Untyped              ;
; BANDWIDTH                     ; 0                             ; Untyped              ;
; BANDWIDTH_TYPE                ; AUTO                          ; Untyped              ;
; SPREAD_FREQUENCY              ; 0                             ; Untyped              ;
; DOWN_SPREAD                   ; 0                             ; Untyped              ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                           ; Untyped              ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                           ; Untyped              ;
; CLK9_MULTIPLY_BY              ; 0                             ; Untyped              ;
; CLK8_MULTIPLY_BY              ; 0                             ; Untyped              ;
; CLK7_MULTIPLY_BY              ; 0                             ; Untyped              ;
; CLK6_MULTIPLY_BY              ; 0                             ; Untyped              ;
; CLK5_MULTIPLY_BY              ; 1                             ; Untyped              ;
; CLK4_MULTIPLY_BY              ; 1                             ; Untyped              ;
; CLK3_MULTIPLY_BY              ; 1                             ; Untyped              ;
; CLK2_MULTIPLY_BY              ; 1                             ; Untyped              ;
; CLK1_MULTIPLY_BY              ; 1                             ; Untyped              ;
; CLK0_MULTIPLY_BY              ; 13                            ; Signed Integer       ;
; CLK9_DIVIDE_BY                ; 0                             ; Untyped              ;
; CLK8_DIVIDE_BY                ; 0                             ; Untyped              ;
; CLK7_DIVIDE_BY                ; 0                             ; Untyped              ;
; CLK6_DIVIDE_BY                ; 0                             ; Untyped              ;
; CLK5_DIVIDE_BY                ; 1                             ; Untyped              ;
; CLK4_DIVIDE_BY                ; 1                             ; Untyped              ;
; CLK3_DIVIDE_BY                ; 1                             ; Untyped              ;
; CLK2_DIVIDE_BY                ; 1                             ; Untyped              ;
; CLK1_DIVIDE_BY                ; 1                             ; Untyped              ;
; CLK0_DIVIDE_BY                ; 20                            ; Signed Integer       ;
; CLK9_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK8_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK7_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK6_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK5_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK4_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK3_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK2_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK1_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK0_PHASE_SHIFT              ; 0                             ; Untyped              ;
; CLK5_TIME_DELAY               ; 0                             ; Untyped              ;
; CLK4_TIME_DELAY               ; 0                             ; Untyped              ;
; CLK3_TIME_DELAY               ; 0                             ; Untyped              ;
; CLK2_TIME_DELAY               ; 0                             ; Untyped              ;
; CLK1_TIME_DELAY               ; 0                             ; Untyped              ;
; CLK0_TIME_DELAY               ; 0                             ; Untyped              ;
; CLK9_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK8_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK7_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK6_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK5_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK4_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK3_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK2_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK1_DUTY_CYCLE               ; 50                            ; Untyped              ;
; CLK0_DUTY_CYCLE               ; 50                            ; Signed Integer       ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                           ; Untyped              ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                           ; Untyped              ;
; LOCK_WINDOW_UI                ;  0.05                         ; Untyped              ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                        ; Untyped              ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                        ; Untyped              ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                        ; Untyped              ;
; DPA_MULTIPLY_BY               ; 0                             ; Untyped              ;
; DPA_DIVIDE_BY                 ; 1                             ; Untyped              ;
; DPA_DIVIDER                   ; 0                             ; Untyped              ;
; EXTCLK3_MULTIPLY_BY           ; 1                             ; Untyped              ;
; EXTCLK2_MULTIPLY_BY           ; 1                             ; Untyped              ;
; EXTCLK1_MULTIPLY_BY           ; 1                             ; Untyped              ;
; EXTCLK0_MULTIPLY_BY           ; 1                             ; Untyped              ;
; EXTCLK3_DIVIDE_BY             ; 1                             ; Untyped              ;
; EXTCLK2_DIVIDE_BY             ; 1                             ; Untyped              ;
; EXTCLK1_DIVIDE_BY             ; 1                             ; Untyped              ;
; EXTCLK0_DIVIDE_BY             ; 1                             ; Untyped              ;
; EXTCLK3_PHASE_SHIFT           ; 0                             ; Untyped              ;
; EXTCLK2_PHASE_SHIFT           ; 0                             ; Untyped              ;
; EXTCLK1_PHASE_SHIFT           ; 0                             ; Untyped              ;
; EXTCLK0_PHASE_SHIFT           ; 0                             ; Untyped              ;
; EXTCLK3_TIME_DELAY            ; 0                             ; Untyped              ;
; EXTCLK2_TIME_DELAY            ; 0                             ; Untyped              ;
; EXTCLK1_TIME_DELAY            ; 0                             ; Untyped              ;
; EXTCLK0_TIME_DELAY            ; 0                             ; Untyped              ;
; EXTCLK3_DUTY_CYCLE            ; 50                            ; Untyped              ;
; EXTCLK2_DUTY_CYCLE            ; 50                            ; Untyped              ;
; EXTCLK1_DUTY_CYCLE            ; 50                            ; Untyped              ;
; EXTCLK0_DUTY_CYCLE            ; 50                            ; Untyped              ;
; VCO_MULTIPLY_BY               ; 0                             ; Untyped              ;
; VCO_DIVIDE_BY                 ; 0                             ; Untyped              ;
; SCLKOUT0_PHASE_SHIFT          ; 0                             ; Untyped              ;
; SCLKOUT1_PHASE_SHIFT          ; 0                             ; Untyped              ;
; VCO_MIN                       ; 0                             ; Untyped              ;
; VCO_MAX                       ; 0                             ; Untyped              ;
; VCO_CENTER                    ; 0                             ; Untyped              ;
; PFD_MIN                       ; 0                             ; Untyped              ;
; PFD_MAX                       ; 0                             ; Untyped              ;
; M_INITIAL                     ; 0                             ; Untyped              ;
; M                             ; 0                             ; Untyped              ;
; N                             ; 1                             ; Untyped              ;
; M2                            ; 1                             ; Untyped              ;
; N2                            ; 1                             ; Untyped              ;
; SS                            ; 1                             ; Untyped              ;
; C0_HIGH                       ; 0                             ; Untyped              ;
; C1_HIGH                       ; 0                             ; Untyped              ;
; C2_HIGH                       ; 0                             ; Untyped              ;
; C3_HIGH                       ; 0                             ; Untyped              ;
; C4_HIGH                       ; 0                             ; Untyped              ;
; C5_HIGH                       ; 0                             ; Untyped              ;
; C6_HIGH                       ; 0                             ; Untyped              ;
; C7_HIGH                       ; 0                             ; Untyped              ;
; C8_HIGH                       ; 0                             ; Untyped              ;
; C9_HIGH                       ; 0                             ; Untyped              ;
; C0_LOW                        ; 0                             ; Untyped              ;
; C1_LOW                        ; 0                             ; Untyped              ;
; C2_LOW                        ; 0                             ; Untyped              ;
; C3_LOW                        ; 0                             ; Untyped              ;
; C4_LOW                        ; 0                             ; Untyped              ;
; C5_LOW                        ; 0                             ; Untyped              ;
; C6_LOW                        ; 0                             ; Untyped              ;
; C7_LOW                        ; 0                             ; Untyped              ;
; C8_LOW                        ; 0                             ; Untyped              ;
; C9_LOW                        ; 0                             ; Untyped              ;
; C0_INITIAL                    ; 0                             ; Untyped              ;
; C1_INITIAL                    ; 0                             ; Untyped              ;
; C2_INITIAL                    ; 0                             ; Untyped              ;
; C3_INITIAL                    ; 0                             ; Untyped              ;
; C4_INITIAL                    ; 0                             ; Untyped              ;
; C5_INITIAL                    ; 0                             ; Untyped              ;
; C6_INITIAL                    ; 0                             ; Untyped              ;
; C7_INITIAL                    ; 0                             ; Untyped              ;
; C8_INITIAL                    ; 0                             ; Untyped              ;
; C9_INITIAL                    ; 0                             ; Untyped              ;
; C0_MODE                       ; BYPASS                        ; Untyped              ;
; C1_MODE                       ; BYPASS                        ; Untyped              ;
; C2_MODE                       ; BYPASS                        ; Untyped              ;
; C3_MODE                       ; BYPASS                        ; Untyped              ;
; C4_MODE                       ; BYPASS                        ; Untyped              ;
; C5_MODE                       ; BYPASS                        ; Untyped              ;
; C6_MODE                       ; BYPASS                        ; Untyped              ;
; C7_MODE                       ; BYPASS                        ; Untyped              ;
; C8_MODE                       ; BYPASS                        ; Untyped              ;
; C9_MODE                       ; BYPASS                        ; Untyped              ;
; C0_PH                         ; 0                             ; Untyped              ;
; C1_PH                         ; 0                             ; Untyped              ;
; C2_PH                         ; 0                             ; Untyped              ;
; C3_PH                         ; 0                             ; Untyped              ;
; C4_PH                         ; 0                             ; Untyped              ;
; C5_PH                         ; 0                             ; Untyped              ;
; C6_PH                         ; 0                             ; Untyped              ;
; C7_PH                         ; 0                             ; Untyped              ;
; C8_PH                         ; 0                             ; Untyped              ;
; C9_PH                         ; 0                             ; Untyped              ;
; L0_HIGH                       ; 1                             ; Untyped              ;
; L1_HIGH                       ; 1                             ; Untyped              ;
; G0_HIGH                       ; 1                             ; Untyped              ;
; G1_HIGH                       ; 1                             ; Untyped              ;
; G2_HIGH                       ; 1                             ; Untyped              ;
; G3_HIGH                       ; 1                             ; Untyped              ;
; E0_HIGH                       ; 1                             ; Untyped              ;
; E1_HIGH                       ; 1                             ; Untyped              ;
; E2_HIGH                       ; 1                             ; Untyped              ;
; E3_HIGH                       ; 1                             ; Untyped              ;
; L0_LOW                        ; 1                             ; Untyped              ;
; L1_LOW                        ; 1                             ; Untyped              ;
; G0_LOW                        ; 1                             ; Untyped              ;
; G1_LOW                        ; 1                             ; Untyped              ;
; G2_LOW                        ; 1                             ; Untyped              ;
; G3_LOW                        ; 1                             ; Untyped              ;
; E0_LOW                        ; 1                             ; Untyped              ;
; E1_LOW                        ; 1                             ; Untyped              ;
; E2_LOW                        ; 1                             ; Untyped              ;
; E3_LOW                        ; 1                             ; Untyped              ;
; L0_INITIAL                    ; 1                             ; Untyped              ;
; L1_INITIAL                    ; 1                             ; Untyped              ;
; G0_INITIAL                    ; 1                             ; Untyped              ;
; G1_INITIAL                    ; 1                             ; Untyped              ;
; G2_INITIAL                    ; 1                             ; Untyped              ;
; G3_INITIAL                    ; 1                             ; Untyped              ;
; E0_INITIAL                    ; 1                             ; Untyped              ;
; E1_INITIAL                    ; 1                             ; Untyped              ;
; E2_INITIAL                    ; 1                             ; Untyped              ;
; E3_INITIAL                    ; 1                             ; Untyped              ;
; L0_MODE                       ; BYPASS                        ; Untyped              ;
; L1_MODE                       ; BYPASS                        ; Untyped              ;
; G0_MODE                       ; BYPASS                        ; Untyped              ;
; G1_MODE                       ; BYPASS                        ; Untyped              ;
; G2_MODE                       ; BYPASS                        ; Untyped              ;
; G3_MODE                       ; BYPASS                        ; Untyped              ;
; E0_MODE                       ; BYPASS                        ; Untyped              ;
; E1_MODE                       ; BYPASS                        ; Untyped              ;
; E2_MODE                       ; BYPASS                        ; Untyped              ;
; E3_MODE                       ; BYPASS                        ; Untyped              ;
; L0_PH                         ; 0                             ; Untyped              ;
; L1_PH                         ; 0                             ; Untyped              ;
; G0_PH                         ; 0                             ; Untyped              ;
; G1_PH                         ; 0                             ; Untyped              ;
; G2_PH                         ; 0                             ; Untyped              ;
; G3_PH                         ; 0                             ; Untyped              ;
; E0_PH                         ; 0                             ; Untyped              ;
; E1_PH                         ; 0                             ; Untyped              ;
; E2_PH                         ; 0                             ; Untyped              ;
; E3_PH                         ; 0                             ; Untyped              ;
; M_PH                          ; 0                             ; Untyped              ;
; C1_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C2_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C3_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C4_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C5_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C6_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C7_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C8_USE_CASC_IN                ; OFF                           ; Untyped              ;
; C9_USE_CASC_IN                ; OFF                           ; Untyped              ;
; CLK0_COUNTER                  ; G0                            ; Untyped              ;
; CLK1_COUNTER                  ; G0                            ; Untyped              ;
; CLK2_COUNTER                  ; G0                            ; Untyped              ;
; CLK3_COUNTER                  ; G0                            ; Untyped              ;
; CLK4_COUNTER                  ; G0                            ; Untyped              ;
; CLK5_COUNTER                  ; G0                            ; Untyped              ;
; CLK6_COUNTER                  ; E0                            ; Untyped              ;
; CLK7_COUNTER                  ; E1                            ; Untyped              ;
; CLK8_COUNTER                  ; E2                            ; Untyped              ;
; CLK9_COUNTER                  ; E3                            ; Untyped              ;
; L0_TIME_DELAY                 ; 0                             ; Untyped              ;
; L1_TIME_DELAY                 ; 0                             ; Untyped              ;
; G0_TIME_DELAY                 ; 0                             ; Untyped              ;
; G1_TIME_DELAY                 ; 0                             ; Untyped              ;
; G2_TIME_DELAY                 ; 0                             ; Untyped              ;
; G3_TIME_DELAY                 ; 0                             ; Untyped              ;
; E0_TIME_DELAY                 ; 0                             ; Untyped              ;
; E1_TIME_DELAY                 ; 0                             ; Untyped              ;
; E2_TIME_DELAY                 ; 0                             ; Untyped              ;
; E3_TIME_DELAY                 ; 0                             ; Untyped              ;
; M_TIME_DELAY                  ; 0                             ; Untyped              ;
; N_TIME_DELAY                  ; 0                             ; Untyped              ;
; EXTCLK3_COUNTER               ; E3                            ; Untyped              ;
; EXTCLK2_COUNTER               ; E2                            ; Untyped              ;
; EXTCLK1_COUNTER               ; E1                            ; Untyped              ;
; EXTCLK0_COUNTER               ; E0                            ; Untyped              ;
; ENABLE0_COUNTER               ; L0                            ; Untyped              ;
; ENABLE1_COUNTER               ; L0                            ; Untyped              ;
; CHARGE_PUMP_CURRENT           ; 2                             ; Untyped              ;
; LOOP_FILTER_R                 ;  1.000000                     ; Untyped              ;
; LOOP_FILTER_C                 ; 5                             ; Untyped              ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                          ; Untyped              ;
; LOOP_FILTER_R_BITS            ; 9999                          ; Untyped              ;
; LOOP_FILTER_C_BITS            ; 9999                          ; Untyped              ;
; VCO_POST_SCALE                ; 0                             ; Untyped              ;
; CLK2_OUTPUT_FREQUENCY         ; 0                             ; Untyped              ;
; CLK1_OUTPUT_FREQUENCY         ; 0                             ; Untyped              ;
; CLK0_OUTPUT_FREQUENCY         ; 0                             ; Untyped              ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II                    ; Untyped              ;
; PORT_CLKENA0                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKENA1                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKENA2                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKENA3                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKENA4                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKENA5                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_EXTCLK0                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_EXTCLK1                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_EXTCLK2                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_EXTCLK3                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKBAD0                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKBAD1                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK0                     ; PORT_USED                     ; Untyped              ;
; PORT_CLK1                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK2                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK3                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK4                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK5                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK6                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK7                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK8                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLK9                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANDATA                 ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANDONE                 ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKLOSS                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_INCLK1                   ; PORT_UNUSED                   ; Untyped              ;
; PORT_INCLK0                   ; PORT_USED                     ; Untyped              ;
; PORT_FBIN                     ; PORT_UNUSED                   ; Untyped              ;
; PORT_PLLENA                   ; PORT_UNUSED                   ; Untyped              ;
; PORT_CLKSWITCH                ; PORT_UNUSED                   ; Untyped              ;
; PORT_ARESET                   ; PORT_UNUSED                   ; Untyped              ;
; PORT_PFDENA                   ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANCLK                  ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANACLR                 ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANREAD                 ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANWRITE                ; PORT_UNUSED                   ; Untyped              ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_LOCKED                   ; PORT_UNUSED                   ; Untyped              ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                   ; Untyped              ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_PHASEDONE                ; PORT_UNUSED                   ; Untyped              ;
; PORT_PHASESTEP                ; PORT_UNUSED                   ; Untyped              ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                   ; Untyped              ;
; PORT_SCANCLKENA               ; PORT_UNUSED                   ; Untyped              ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                   ; Untyped              ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY             ; Untyped              ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY             ; Untyped              ;
; M_TEST_SOURCE                 ; 5                             ; Untyped              ;
; C0_TEST_SOURCE                ; 5                             ; Untyped              ;
; C1_TEST_SOURCE                ; 5                             ; Untyped              ;
; C2_TEST_SOURCE                ; 5                             ; Untyped              ;
; C3_TEST_SOURCE                ; 5                             ; Untyped              ;
; C4_TEST_SOURCE                ; 5                             ; Untyped              ;
; C5_TEST_SOURCE                ; 5                             ; Untyped              ;
; C6_TEST_SOURCE                ; 5                             ; Untyped              ;
; C7_TEST_SOURCE                ; 5                             ; Untyped              ;
; C8_TEST_SOURCE                ; 5                             ; Untyped              ;
; C9_TEST_SOURCE                ; 5                             ; Untyped              ;
; CBXI_PARAMETER                ; NOTHING                       ; Untyped              ;
; VCO_FREQUENCY_CONTROL         ; AUTO                          ; Untyped              ;
; VCO_PHASE_SHIFT_STEP          ; 0                             ; Untyped              ;
; WIDTH_CLOCK                   ; 6                             ; Untyped              ;
; WIDTH_PHASECOUNTERSELECT      ; 4                             ; Untyped              ;
; USING_FBMIMICBIDIR_PORT       ; OFF                           ; Untyped              ;
; DEVICE_FAMILY                 ; Cyclone II                    ; Untyped              ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                        ; Untyped              ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                           ; Untyped              ;
; AUTO_CARRY_CHAINS             ; ON                            ; AUTO_CARRY           ;
; IGNORE_CARRY_BUFFERS          ; OFF                           ; IGNORE_CARRY         ;
; AUTO_CASCADE_CHAINS           ; ON                            ; AUTO_CASCADE         ;
; IGNORE_CASCADE_BUFFERS        ; OFF                           ; IGNORE_CASCADE       ;
+-------------------------------+-------------------------------+----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sld_signaltap:auto_signaltap_0                                                                                                                                     ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; Parameter Name                                  ; Value                                                                                                                                            ; Type           ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; lpm_type                                        ; sld_signaltap                                                                                                                                    ; String         ;
; sld_node_info                                   ; 805334528                                                                                                                                        ; Untyped        ;
; SLD_IP_VERSION                                  ; 6                                                                                                                                                ; Signed Integer ;
; SLD_IP_MINOR_VERSION                            ; 0                                                                                                                                                ; Signed Integer ;
; SLD_COMMON_IP_VERSION                           ; 0                                                                                                                                                ; Signed Integer ;
; sld_data_bits                                   ; 140                                                                                                                                              ; Untyped        ;
; sld_trigger_bits                                ; 41                                                                                                                                               ; Untyped        ;
; SLD_NODE_CRC_BITS                               ; 32                                                                                                                                               ; Signed Integer ;
; sld_node_crc_hiword                             ; 64261                                                                                                                                            ; Untyped        ;
; sld_node_crc_loword                             ; 54015                                                                                                                                            ; Untyped        ;
; SLD_INCREMENTAL_ROUTING                         ; 0                                                                                                                                                ; Signed Integer ;
; sld_sample_depth                                ; 128                                                                                                                                              ; Untyped        ;
; sld_segment_size                                ; 128                                                                                                                                              ; Untyped        ;
; SLD_RAM_BLOCK_TYPE                              ; AUTO                                                                                                                                             ; String         ;
; sld_state_bits                                  ; 11                                                                                                                                               ; Untyped        ;
; sld_buffer_full_stop                            ; 1                                                                                                                                                ; Untyped        ;
; SLD_MEM_ADDRESS_BITS                            ; 7                                                                                                                                                ; Signed Integer ;
; SLD_DATA_BIT_CNTR_BITS                          ; 4                                                                                                                                                ; Signed Integer ;
; sld_trigger_level                               ; 1                                                                                                                                                ; Untyped        ;
; sld_trigger_in_enabled                          ; 0                                                                                                                                                ; Untyped        ;
; sld_advanced_trigger_entity                     ; basic,1,                                                                                                                                         ; Untyped        ;
; sld_trigger_level_pipeline                      ; 1                                                                                                                                                ; Untyped        ;
; sld_enable_advanced_trigger                     ; 0                                                                                                                                                ; Untyped        ;
; SLD_ADVANCED_TRIGGER_1                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_2                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_3                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_4                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_5                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_6                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_7                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_8                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_9                          ; NONE                                                                                                                                             ; String         ;
; SLD_ADVANCED_TRIGGER_10                         ; NONE                                                                                                                                             ; String         ;
; sld_inversion_mask_length                       ; 144                                                                                                                                              ; Untyped        ;
; sld_inversion_mask                              ; 000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; Untyped        ;
; sld_power_up_trigger                            ; 0                                                                                                                                                ; Untyped        ;
; SLD_STATE_FLOW_MGR_ENTITY                       ; state_flow_mgr_entity.vhd                                                                                                                        ; String         ;
; sld_state_flow_use_generated                    ; 0                                                                                                                                                ; Untyped        ;
; sld_current_resource_width                      ; 1                                                                                                                                                ; Untyped        ;
; sld_attribute_mem_mode                          ; OFF                                                                                                                                              ; Untyped        ;
; SLD_STORAGE_QUALIFIER_BITS                      ; 1                                                                                                                                                ; Signed Integer ;
; SLD_STORAGE_QUALIFIER_GAP_RECORD                ; 0                                                                                                                                                ; Signed Integer ;
; SLD_STORAGE_QUALIFIER_MODE                      ; OFF                                                                                                                                              ; String         ;
; SLD_STORAGE_QUALIFIER_ENABLE_ADVANCED_CONDITION ; 0                                                                                                                                                ; Signed Integer ;
; sld_storage_qualifier_inversion_mask_length     ; 0                                                                                                                                                ; Untyped        ;
; SLD_STORAGE_QUALIFIER_ADVANCED_CONDITION_ENTITY ; basic                                                                                                                                            ; String         ;
; SLD_STORAGE_QUALIFIER_PIPELINE                  ; 0                                                                                                                                                ; Signed Integer ;
+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: sld_hub:auto_hub             ;
+--------------------------+----------------------------------+-----------------+
; Parameter Name           ; Value                            ; Type            ;
+--------------------------+----------------------------------+-----------------+
; sld_hub_ip_version       ; 1                                ; Untyped         ;
; sld_hub_ip_minor_version ; 4                                ; Untyped         ;
; sld_common_ip_version    ; 0                                ; Untyped         ;
; device_family            ; Cyclone II                       ; Untyped         ;
; n_nodes                  ; 1                                ; Untyped         ;
; n_sel_bits               ; 1                                ; Untyped         ;
; n_node_ir_bits           ; 8                                ; Untyped         ;
; node_info                ; 00110000000000000110111000000000 ; Unsigned Binary ;
; compilation_mode         ; 1                                ; Untyped         ;
; BROADCAST_FEATURE        ; 1                                ; Signed Integer  ;
; FORCE_IR_CAPTURE_FEATURE ; 1                                ; Signed Integer  ;
+--------------------------+----------------------------------+-----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 16                   ; Untyped                                              ;
; WIDTHAD_A                          ; 5                    ; Untyped                                              ;
; NUMWORDS_A                         ; 17                   ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 16                   ; Untyped                                              ;
; WIDTHAD_B                          ; 5                    ; Untyped                                              ;
; NUMWORDS_B                         ; 17                   ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_skd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 16                   ; Untyped                                              ;
; WIDTHAD_A                          ; 5                    ; Untyped                                              ;
; NUMWORDS_A                         ; 17                   ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 16                   ; Untyped                                              ;
; WIDTHAD_B                          ; 5                    ; Untyped                                              ;
; NUMWORDS_B                         ; 17                   ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_skd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0 ;
+------------------------------------+----------------------+-------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                  ;
+------------------------------------+----------------------+-------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                               ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                            ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                          ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                          ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                        ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                               ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                               ;
; WIDTH_A                            ; 16                   ; Untyped                                               ;
; WIDTHAD_A                          ; 5                    ; Untyped                                               ;
; NUMWORDS_A                         ; 17                   ; Untyped                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                               ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                               ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WIDTH_B                            ; 16                   ; Untyped                                               ;
; WIDTHAD_B                          ; 5                    ; Untyped                                               ;
; NUMWORDS_B                         ; 17                   ; Untyped                                               ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                               ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                               ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                               ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                               ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                               ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                               ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                               ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                               ;
; BYTE_SIZE                          ; 8                    ; Untyped                                               ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; INIT_FILE                          ; UNUSED               ; Untyped                                               ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                               ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                               ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                               ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                               ;
; CBXI_PARAMETER                     ; altsyncram_skd1      ; Untyped                                               ;
+------------------------------------+----------------------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1 ;
+------------------------------------+----------------------+-------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                  ;
+------------------------------------+----------------------+-------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                               ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                            ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                          ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                          ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                        ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                               ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                               ;
; WIDTH_A                            ; 16                   ; Untyped                                               ;
; WIDTHAD_A                          ; 5                    ; Untyped                                               ;
; NUMWORDS_A                         ; 17                   ; Untyped                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                               ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                               ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WIDTH_B                            ; 16                   ; Untyped                                               ;
; WIDTHAD_B                          ; 5                    ; Untyped                                               ;
; NUMWORDS_B                         ; 17                   ; Untyped                                               ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                               ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                               ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                               ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                               ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                               ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                               ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                               ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                               ;
; BYTE_SIZE                          ; 8                    ; Untyped                                               ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; INIT_FILE                          ; UNUSED               ; Untyped                                               ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                               ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                               ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                               ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                                               ;
; CBXI_PARAMETER                     ; altsyncram_skd1      ; Untyped                                               ;
+------------------------------------+----------------------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                            ;
+-------------------------------+-----------------------------------------+
; Name                          ; Value                                   ;
+-------------------------------+-----------------------------------------+
; Number of entity instances    ; 1                                       ;
; Entity Instance               ; clock325MHz:cs0|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                  ;
;     -- PLL_TYPE               ; AUTO                                    ;
;     -- PRIMARY_CLOCK          ; INCLK0                                  ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                   ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                       ;
;     -- VCO_MULTIPLY_BY        ; 0                                       ;
;     -- VCO_DIVIDE_BY          ; 0                                       ;
+-------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                             ;
+-------------------------------------------+------------------------------------------------------------------+
; Name                                      ; Value                                                            ;
+-------------------------------------------+------------------------------------------------------------------+
; Number of entity instances                ; 4                                                                ;
; Entity Instance                           ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0  ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                        ;
;     -- WIDTH_A                            ; 16                                                               ;
;     -- NUMWORDS_A                         ; 17                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                     ;
;     -- WIDTH_B                            ; 16                                                               ;
;     -- NUMWORDS_B                         ; 17                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                           ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                     ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                        ;
; Entity Instance                           ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1  ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                        ;
;     -- WIDTH_A                            ; 16                                                               ;
;     -- NUMWORDS_A                         ; 17                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                     ;
;     -- WIDTH_B                            ; 16                                                               ;
;     -- NUMWORDS_B                         ; 17                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                           ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                     ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                        ;
; Entity Instance                           ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                        ;
;     -- WIDTH_A                            ; 16                                                               ;
;     -- NUMWORDS_A                         ; 17                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                     ;
;     -- WIDTH_B                            ; 16                                                               ;
;     -- NUMWORDS_B                         ; 17                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                           ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                     ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                        ;
; Entity Instance                           ; TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                        ;
;     -- WIDTH_A                            ; 16                                                               ;
;     -- NUMWORDS_A                         ; 17                                                               ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                     ;
;     -- WIDTH_B                            ; 16                                                               ;
;     -- NUMWORDS_B                         ; 17                                                               ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                           ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                     ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                             ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                        ;
+-------------------------------------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dataController_top:dc0|ps2_mouse:mouse|ps2:ps20"                                    ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; oack ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dataController_top:dc0|ps2_mouse:mouse"                                                                   ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                                                  ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+
; debug ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dataController_top:dc0|scc:s"                                                                                                                ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                                      ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; rxd  ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; txd  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; cts  ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; rts  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dataController_top:dc0|iwm:i|floppy:floppyExt"                                                                                                           ;
+------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                                                                                      ;
+------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; useDiskImage     ; Input  ; Info     ; Stuck at GND                                                                                                                                 ;
; extraRomReadAddr ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; extraRomReadAck  ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; extraRomReadData ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Port Connectivity Checks: "dataController_top:dc0|iwm:i|floppy:floppyInt" ;
+--------------+-------+----------+-----------------------------------------+
; Port         ; Type  ; Severity ; Details                                 ;
+--------------+-------+----------+-----------------------------------------+
; useDiskImage ; Input ; Info     ; Stuck at VCC                            ;
+--------------+-------+----------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dataController_top:dc0|via:v"                                                                                                                  ;
+---------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                      ;
+---------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; rtcData ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+---------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dataController_top:dc0"                                                                                             ;
+-----------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                  ;
+-----------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; cpuDriveData    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; keyClk          ; Input  ; Info     ; Stuck at GND                                                                                             ;
; keyData         ; Input  ; Info     ; Stuck at GND                                                                                             ;
; serialIn        ; Input  ; Info     ; Stuck at GND                                                                                             ;
; interruptButton ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; serialOut       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; sound           ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-----------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "addrController_top:ac0"                                                                                              ;
+------------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                                                  ;
+------------------+--------+----------+----------------------------------------------------------------------------------------------------------+
; configROMSize    ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; configRAMSize[1] ; Input  ; Info     ; Stuck at GND                                                                                             ;
; configRAMSize[0] ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; _romWE           ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------------------+--------+----------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------+
; Port Connectivity Checks: "TG68:m68k|TG68_fast:TG68_fast_inst" ;
+----------+-------+----------+----------------------------------+
; Port     ; Type  ; Severity ; Details                          ;
+----------+-------+----------+----------------------------------+
; test_ipl ; Input ; Info     ; Stuck at GND                     ;
+----------+-------+----------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "TG68:m68k"                                                                                ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; clkena_in  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; drive_data ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------+
; Port Connectivity Checks: "debugPanel:dp|led7seg:ls3" ;
+------+-------+----------+-----------------------------+
; Port ; Type  ; Severity ; Details                     ;
+------+-------+----------+-----------------------------+
; data ; Input ; Info     ; Stuck at GND                ;
+------+-------+----------+-----------------------------+


+-------------------------------------------------------+
; Port Connectivity Checks: "debugPanel:dp|led7seg:ls2" ;
+------+-------+----------+-----------------------------+
; Port ; Type  ; Severity ; Details                     ;
+------+-------+----------+-----------------------------+
; data ; Input ; Info     ; Stuck at GND                ;
+------+-------+----------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SignalTap II Logic Analyzer Settings                                                                                                                                                                                                                                    ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; Instance Index ; Instance Name    ; Trigger Input Width ; Data Input Width ; Sample Depth ; Segments ; Storage Qualifier Type ; Trigger Flow Control ; Trigger Conditions ; Advanced Trigger Conditions ; Trigger In Used ; Trigger Out Used ; Power-Up Trigger Enabled ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; 0              ; auto_signaltap_0 ; 41                  ; 140              ; 128          ; 1        ; continuous             ; sequential           ; 1                  ; 0                           ; no              ; no               ; no                       ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:01:20     ;
+----------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                           ;
+-----------------------------------------------------------------------+---------------+-----------+----------------+-------------------+-----------------------------------------------------------------------+---------+
; Name                                                                  ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                                     ; Details ;
+-----------------------------------------------------------------------+---------------+-----------+----------------+-------------------+-----------------------------------------------------------------------+---------+
; TG68:m68k|addr[0]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[0]~23                      ; N/A     ;
; TG68:m68k|addr[0]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[0]~23                      ; N/A     ;
; TG68:m68k|addr[10]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[10]~9                      ; N/A     ;
; TG68:m68k|addr[10]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[10]~9                      ; N/A     ;
; TG68:m68k|addr[11]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[11]~10                     ; N/A     ;
; TG68:m68k|addr[11]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[11]~10                     ; N/A     ;
; TG68:m68k|addr[12]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[12]~11                     ; N/A     ;
; TG68:m68k|addr[12]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[12]~11                     ; N/A     ;
; TG68:m68k|addr[13]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[13]~12                     ; N/A     ;
; TG68:m68k|addr[13]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[13]~12                     ; N/A     ;
; TG68:m68k|addr[14]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[14]~13                     ; N/A     ;
; TG68:m68k|addr[14]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[14]~13                     ; N/A     ;
; TG68:m68k|addr[15]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[15]~14                     ; N/A     ;
; TG68:m68k|addr[15]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[15]~14                     ; N/A     ;
; TG68:m68k|addr[16]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[16]~15                     ; N/A     ;
; TG68:m68k|addr[16]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[16]~15                     ; N/A     ;
; TG68:m68k|addr[17]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[17]~16                     ; N/A     ;
; TG68:m68k|addr[17]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[17]~16                     ; N/A     ;
; TG68:m68k|addr[18]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[18]~21                     ; N/A     ;
; TG68:m68k|addr[18]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[18]~21                     ; N/A     ;
; TG68:m68k|addr[19]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[19]~22                     ; N/A     ;
; TG68:m68k|addr[19]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[19]~22                     ; N/A     ;
; TG68:m68k|addr[1]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[1]~0                       ; N/A     ;
; TG68:m68k|addr[1]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[1]~0                       ; N/A     ;
; TG68:m68k|addr[20]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[20]~18                     ; N/A     ;
; TG68:m68k|addr[20]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[20]~18                     ; N/A     ;
; TG68:m68k|addr[21]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[21]~19                     ; N/A     ;
; TG68:m68k|addr[21]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[21]~19                     ; N/A     ;
; TG68:m68k|addr[22]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[22]~17                     ; N/A     ;
; TG68:m68k|addr[22]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[22]~17                     ; N/A     ;
; TG68:m68k|addr[23]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[23]~20                     ; N/A     ;
; TG68:m68k|addr[23]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[23]~20                     ; N/A     ;
; TG68:m68k|addr[24]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[24]~24                     ; N/A     ;
; TG68:m68k|addr[24]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[24]~24                     ; N/A     ;
; TG68:m68k|addr[25]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[25]~25                     ; N/A     ;
; TG68:m68k|addr[25]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[25]~25                     ; N/A     ;
; TG68:m68k|addr[26]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[26]~26                     ; N/A     ;
; TG68:m68k|addr[26]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[26]~26                     ; N/A     ;
; TG68:m68k|addr[27]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[27]~27                     ; N/A     ;
; TG68:m68k|addr[27]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[27]~27                     ; N/A     ;
; TG68:m68k|addr[28]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[28]~28                     ; N/A     ;
; TG68:m68k|addr[28]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[28]~28                     ; N/A     ;
; TG68:m68k|addr[29]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[29]~29                     ; N/A     ;
; TG68:m68k|addr[29]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[29]~29                     ; N/A     ;
; TG68:m68k|addr[2]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[2]~1                       ; N/A     ;
; TG68:m68k|addr[2]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[2]~1                       ; N/A     ;
; TG68:m68k|addr[30]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[30]~30                     ; N/A     ;
; TG68:m68k|addr[30]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[30]~30                     ; N/A     ;
; TG68:m68k|addr[31]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[31]~31                     ; N/A     ;
; TG68:m68k|addr[31]                                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[31]~31                     ; N/A     ;
; TG68:m68k|addr[3]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[3]~2                       ; N/A     ;
; TG68:m68k|addr[3]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[3]~2                       ; N/A     ;
; TG68:m68k|addr[4]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[4]~3                       ; N/A     ;
; TG68:m68k|addr[4]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[4]~3                       ; N/A     ;
; TG68:m68k|addr[5]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[5]~4                       ; N/A     ;
; TG68:m68k|addr[5]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[5]~4                       ; N/A     ;
; TG68:m68k|addr[6]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[6]~5                       ; N/A     ;
; TG68:m68k|addr[6]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[6]~5                       ; N/A     ;
; TG68:m68k|addr[7]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[7]~6                       ; N/A     ;
; TG68:m68k|addr[7]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[7]~6                       ; N/A     ;
; TG68:m68k|addr[8]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[8]~7                       ; N/A     ;
; TG68:m68k|addr[8]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[8]~7                       ; N/A     ;
; TG68:m68k|addr[9]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[9]~8                       ; N/A     ;
; TG68:m68k|addr[9]                                                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|address[9]~8                       ; N/A     ;
; TG68:m68k|data_in[0]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[0]~20                               ; N/A     ;
; TG68:m68k|data_in[10]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[10]~36                              ; N/A     ;
; TG68:m68k|data_in[11]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[11]~48                              ; N/A     ;
; TG68:m68k|data_in[12]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[12]~58                              ; N/A     ;
; TG68:m68k|data_in[13]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[13]~60_wirecell                     ; N/A     ;
; TG68:m68k|data_in[14]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[14]~70                              ; N/A     ;
; TG68:m68k|data_in[15]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[15]~73                              ; N/A     ;
; TG68:m68k|data_in[1]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[1]~76                               ; N/A     ;
; TG68:m68k|data_in[2]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[2]~80                               ; N/A     ;
; TG68:m68k|data_in[3]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[3]~83                               ; N/A     ;
; TG68:m68k|data_in[4]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[4]~86                               ; N/A     ;
; TG68:m68k|data_in[5]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[5]~90                               ; N/A     ;
; TG68:m68k|data_in[6]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[6]~93                               ; N/A     ;
; TG68:m68k|data_in[7]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[7]~96                               ; N/A     ;
; TG68:m68k|data_in[8]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[8]~99                               ; N/A     ;
; TG68:m68k|data_in[9]                                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[9]~110                              ; N/A     ;
; TG68:m68k|data_out[0]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[0]~30                   ; N/A     ;
; TG68:m68k|data_out[10]                                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[10]~37                  ; N/A     ;
; TG68:m68k|data_out[11]                                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[11]~27                  ; N/A     ;
; TG68:m68k|data_out[12]                                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[12]~18                  ; N/A     ;
; TG68:m68k|data_out[13]                                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[13]~8                   ; N/A     ;
; TG68:m68k|data_out[14]                                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[14]~16                  ; N/A     ;
; TG68:m68k|data_out[15]                                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[15]~12                  ; N/A     ;
; TG68:m68k|data_out[1]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[1]~39                   ; N/A     ;
; TG68:m68k|data_out[2]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[2]~35                   ; N/A     ;
; TG68:m68k|data_out[3]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[3]~40                   ; N/A     ;
; TG68:m68k|data_out[4]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[4]~38                   ; N/A     ;
; TG68:m68k|data_out[5]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[5]~6                    ; N/A     ;
; TG68:m68k|data_out[6]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[6]~14                   ; N/A     ;
; TG68:m68k|data_out[7]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[7]~10                   ; N/A     ;
; TG68:m68k|data_out[8]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[8]~32                   ; N/A     ;
; TG68:m68k|data_out[9]                                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|TG68_fast:TG68_fast_inst|data_write[9]~23                   ; N/A     ;
; TG68:m68k|dtack                                                       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; debugPanel:dp|_dtackOut~16                                            ; N/A     ;
; TG68:m68k|rw                                                          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|rw~0                                                        ; N/A     ;
; dataController_top:dc0|clkPhase[1]                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|clkPhase[1]                                    ; N/A     ;
; dataController_top:dc0|iwm:i|SEL                                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|via:v|viaADataOut[5]~_wirecell                 ; N/A     ;
; dataController_top:dc0|iwm:i|_cpuLDS                                  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; TG68:m68k|lds~0                                                       ; N/A     ;
; dataController_top:dc0|iwm:i|ca0                                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|ca0                                      ; N/A     ;
; dataController_top:dc0|iwm:i|ca1                                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|ca1                                      ; N/A     ;
; dataController_top:dc0|iwm:i|ca2                                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|ca2                                      ; N/A     ;
; dataController_top:dc0|iwm:i|diskEnableInt                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|diskEnableInt                            ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[0]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[0]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[1]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[1]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[2]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[2]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[3]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[3]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[4]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[4]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[5]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[5]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[6]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[6]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[7]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageData[7]        ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[0]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[0]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[10] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[10] ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[11] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[11] ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[12] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[12] ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[13] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[13] ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[14] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                   ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[15] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                   ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[1]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[1]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[2]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[2]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[3]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[3]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[4]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[4]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[6]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[6]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[7]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[7]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[8]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[8]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[9]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[9]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveSide               ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[0]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[0]           ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[1]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[1]           ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[2]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[2]           ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[3]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[3]           ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[4]           ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[5]           ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[6]           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|driveTrack[6]           ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAck         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; addrController_top:ac0|extraRomReadAck                                ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAck         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; addrController_top:ac0|extraRomReadAck                                ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[0]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[0]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[10]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~0                  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[11]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~2                  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[12]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~4                  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[13]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~6                  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[14]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~8                  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[15]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~10                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[16]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~12                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[17]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~14                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[18]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~16                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[19]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~18                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[1]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[1]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[20]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~20                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[21]    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|Add2~22                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[2]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[2]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[3]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[3]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[4]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[4]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[5]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[5]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[6]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[6]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[7]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[7]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[8]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[8]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadAddr[9]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|floppy:floppyInt|diskImageHeadOffset[9]  ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[0]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[0]~6_wirecell                                         ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[0]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[0]~6_wirecell                                         ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[1]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[1]~21                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[1]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[1]~21                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[2]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[2]~41                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[2]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[2]~41                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[3]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[3]~42                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[3]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[3]~42                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[4]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[4]~43                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[4]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[4]~43                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[5]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[5]~30                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[5]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[5]~30                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[6]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[6]~33                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[6]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[6]~33                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[7]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[7]~35                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|floppy:floppyInt|extraRomReadData[7]     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; memoryDataInMux[7]~35                                                 ; N/A     ;
; dataController_top:dc0|iwm:i|lstrb                                    ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|lstrb                                    ; N/A     ;
; dataController_top:dc0|iwm:i|q6                                       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|q6                                       ; N/A     ;
; dataController_top:dc0|iwm:i|q7                                       ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|q7                                       ; N/A     ;
; dataController_top:dc0|iwm:i|selectExternalDrive                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|iwm:i|selectExternalDrive                      ; N/A     ;
; dataController_top:dc0|iwm:i|selectIWM                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dataController_top:dc0|cpuDataOut[0]~12                               ; N/A     ;
+-----------------------------------------------------------------------+---------------+-----------+----------------+-------------------+-----------------------------------------------------------------------+---------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Oct 09 16:22:48 2011
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off PlusToo -c plusToo_top
Info: Found 1 design units, including 1 entities, in source file scc.v
    Info: Found entity 1: scc
Info: Found 1 design units, including 1 entities, in source file ps2_mouse.v
    Info: Found entity 1: ps2_mouse
Info: Found 1 design units, including 1 entities, in source file ps2.v
    Info: Found entity 1: ps2
Info: Found 1 design units, including 1 entities, in source file iwm.v
    Info: Found entity 1: iwm
Info: Found 1 design units, including 1 entities, in source file led7seg.v
    Info: Found entity 1: led7seg
Info: Found 2 design units, including 1 entities, in source file tg68_fast.vhd
    Info: Found design unit 1: TG68_fast-logic
    Info: Found entity 1: TG68_fast
Info: Found 2 design units, including 1 entities, in source file tg68.vhd
    Info: Found design unit 1: TG68-logic
    Info: Found entity 1: TG68
Info: Found 1 design units, including 1 entities, in source file via.v
    Info: Found entity 1: via
Info: Found 1 design units, including 1 entities, in source file addrdecoder.v
    Info: Found entity 1: addrDecoder
Info: Found 1 design units, including 1 entities, in source file addrcontroller_top.v
    Info: Found entity 1: addrController_top
Info: Found 1 design units, including 1 entities, in source file datacontroller_top.v
    Info: Found entity 1: dataController_top
Info: Found 1 design units, including 1 entities, in source file videotimer.v
    Info: Found entity 1: videoTimer
Info: Found 1 design units, including 1 entities, in source file videoshifter.v
    Info: Found entity 1: videoShifter
Info: Found 1 design units, including 1 entities, in source file plustoo_top.v
    Info: Found entity 1: plusToo_top
Info: Found 1 design units, including 1 entities, in source file clock325mhz.v
    Info: Found entity 1: clock325MHz
Info: Found 1 design units, including 1 entities, in source file blockrom4k.v
    Info: Found entity 1: blockROM4K
Info: Found 1 design units, including 1 entities, in source file blockram20k.v
    Info: Found entity 1: blockRAM20K
Info: Found 1 design units, including 1 entities, in source file debugpanel.v
    Info: Found entity 1: debugPanel
Info: Found 1 design units, including 1 entities, in source file fontgen.v
    Info: Found entity 1: fontGen
Info: Found 1 design units, including 1 entities, in source file romadapter.v
    Info: Found entity 1: romAdapter
Info: Found 1 design units, including 1 entities, in source file logicanalyzer.v
    Info: Found entity 1: logicAnalyzer
Info: Found 1 design units, including 1 entities, in source file floppy.v
    Info: Found entity 1: floppy
Info: Found 1 design units, including 1 entities, in source file rom4k.v
    Info: Found entity 1: rom4K
Info: Elaborating entity "plusToo_top" for the top level hierarchy
Info: Elaborating entity "clock325MHz" for hierarchy "clock325MHz:cs0"
Info: Elaborating entity "altpll" for hierarchy "clock325MHz:cs0|altpll:altpll_component"
Info: Elaborated megafunction instantiation "clock325MHz:cs0|altpll:altpll_component"
Info: Instantiated megafunction "clock325MHz:cs0|altpll:altpll_component" with the following parameter:
    Info: Parameter "clk0_divide_by" = "20"
    Info: Parameter "clk0_duty_cycle" = "50"
    Info: Parameter "clk0_multiply_by" = "13"
    Info: Parameter "clk0_phase_shift" = "0"
    Info: Parameter "compensate_clock" = "CLK0"
    Info: Parameter "inclk0_input_frequency" = "20000"
    Info: Parameter "intended_device_family" = "Cyclone II"
    Info: Parameter "lpm_hint" = "CBX_MODULE_PREFIX=clock325MHz"
    Info: Parameter "lpm_type" = "altpll"
    Info: Parameter "operation_mode" = "NORMAL"
    Info: Parameter "port_activeclock" = "PORT_UNUSED"
    Info: Parameter "port_areset" = "PORT_UNUSED"
    Info: Parameter "port_clkbad0" = "PORT_UNUSED"
    Info: Parameter "port_clkbad1" = "PORT_UNUSED"
    Info: Parameter "port_clkloss" = "PORT_UNUSED"
    Info: Parameter "port_clkswitch" = "PORT_UNUSED"
    Info: Parameter "port_configupdate" = "PORT_UNUSED"
    Info: Parameter "port_fbin" = "PORT_UNUSED"
    Info: Parameter "port_inclk0" = "PORT_USED"
    Info: Parameter "port_inclk1" = "PORT_UNUSED"
    Info: Parameter "port_locked" = "PORT_UNUSED"
    Info: Parameter "port_pfdena" = "PORT_UNUSED"
    Info: Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info: Parameter "port_phasedone" = "PORT_UNUSED"
    Info: Parameter "port_phasestep" = "PORT_UNUSED"
    Info: Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info: Parameter "port_pllena" = "PORT_UNUSED"
    Info: Parameter "port_scanaclr" = "PORT_UNUSED"
    Info: Parameter "port_scanclk" = "PORT_UNUSED"
    Info: Parameter "port_scanclkena" = "PORT_UNUSED"
    Info: Parameter "port_scandata" = "PORT_UNUSED"
    Info: Parameter "port_scandataout" = "PORT_UNUSED"
    Info: Parameter "port_scandone" = "PORT_UNUSED"
    Info: Parameter "port_scanread" = "PORT_UNUSED"
    Info: Parameter "port_scanwrite" = "PORT_UNUSED"
    Info: Parameter "port_clk0" = "PORT_USED"
    Info: Parameter "port_clk1" = "PORT_UNUSED"
    Info: Parameter "port_clk2" = "PORT_UNUSED"
    Info: Parameter "port_clk3" = "PORT_UNUSED"
    Info: Parameter "port_clk4" = "PORT_UNUSED"
    Info: Parameter "port_clk5" = "PORT_UNUSED"
    Info: Parameter "port_clkena0" = "PORT_UNUSED"
    Info: Parameter "port_clkena1" = "PORT_UNUSED"
    Info: Parameter "port_clkena2" = "PORT_UNUSED"
    Info: Parameter "port_clkena3" = "PORT_UNUSED"
    Info: Parameter "port_clkena4" = "PORT_UNUSED"
    Info: Parameter "port_clkena5" = "PORT_UNUSED"
    Info: Parameter "port_extclk0" = "PORT_UNUSED"
    Info: Parameter "port_extclk1" = "PORT_UNUSED"
    Info: Parameter "port_extclk2" = "PORT_UNUSED"
    Info: Parameter "port_extclk3" = "PORT_UNUSED"
Info: Elaborating entity "debugPanel" for hierarchy "debugPanel:dp"
Info: Elaborating entity "fontGen" for hierarchy "debugPanel:dp|fontGen:fg0"
Info: Elaborating entity "led7seg" for hierarchy "debugPanel:dp|led7seg:ls0"
Info: Elaborating entity "TG68" for hierarchy "TG68:m68k"
Info: Elaborating entity "TG68_fast" for hierarchy "TG68:m68k|TG68_fast:TG68_fast_inst"
Info: Elaborating entity "addrController_top" for hierarchy "addrController_top:ac0"
Info: Elaborating entity "addrDecoder" for hierarchy "addrController_top:ac0|addrDecoder:ad"
Info: Elaborating entity "videoTimer" for hierarchy "addrController_top:ac0|videoTimer:vt"
Info: Elaborating entity "dataController_top" for hierarchy "dataController_top:dc0"
Info: Elaborating entity "via" for hierarchy "dataController_top:dc0|via:v"
Info: Elaborating entity "iwm" for hierarchy "dataController_top:dc0|iwm:i"
Info: Elaborating entity "floppy" for hierarchy "dataController_top:dc0|iwm:i|floppy:floppyInt"
Warning (10230): Verilog HDL assignment warning at floppy.v(117): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(119): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(121): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(123): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(125): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(127): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(137): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(139): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(141): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(143): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(145): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(147): truncated value with size 32 to match size of target (16)
Warning (10230): Verilog HDL assignment warning at floppy.v(159): truncated value with size 32 to match size of target (22)
Info: Elaborating entity "scc" for hierarchy "dataController_top:dc0|scc:s"
Warning (10036): Verilog HDL or VHDL warning at scc.v(52): object "wdata_a" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(53): object "wdata_b" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(54): object "rdata_a" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(55): object "rdata_b" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(85): object "wr3_a" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(86): object "wr3_b" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(87): object "wr4_a" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(88): object "wr4_b" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(91): object "wr6_a" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(92): object "wr6_b" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(93): object "wr7_a" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(94): object "wr7_b" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(100): object "wr11_a" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at scc.v(101): object "wr11_b" assigned a value but never read
Info: Elaborating entity "videoShifter" for hierarchy "dataController_top:dc0|videoShifter:vs"
Info: Elaborating entity "ps2_mouse" for hierarchy "dataController_top:dc0|ps2_mouse:mouse"
Info: Elaborating entity "ps2" for hierarchy "dataController_top:dc0|ps2_mouse:mouse|ps2:ps20"
Info: Elaborating entity "romAdapter" for hierarchy "romAdapter:rom"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_os14.tdf
    Info: Found entity 1: altsyncram_os14
Info: Found 1 design units, including 1 entities, in source file db/mux_aoc.tdf
    Info: Found entity 1: mux_aoc
Info: Found 1 design units, including 1 entities, in source file db/decode_rqf.tdf
    Info: Found entity 1: decode_rqf
Info: Found 1 design units, including 1 entities, in source file db/cntr_fdi.tdf
    Info: Found entity 1: cntr_fdi
Info: Found 1 design units, including 1 entities, in source file db/cmpr_ccc.tdf
    Info: Found entity 1: cmpr_ccc
Info: Found 1 design units, including 1 entities, in source file db/cntr_02j.tdf
    Info: Found entity 1: cntr_02j
Info: Found 1 design units, including 1 entities, in source file db/cntr_sbi.tdf
    Info: Found entity 1: cntr_sbi
Info: Found 1 design units, including 1 entities, in source file db/cmpr_8cc.tdf
    Info: Found entity 1: cmpr_8cc
Info: Found 1 design units, including 1 entities, in source file db/cntr_gui.tdf
    Info: Found entity 1: cntr_gui
Info: Found 1 design units, including 1 entities, in source file db/cmpr_5cc.tdf
    Info: Found entity 1: cmpr_5cc
Info: Analysis and Synthesis generated SignalTap II or debug node instance "auto_signaltap_0"
Warning: Tri-state node(s) do not directly drive top-level pin(s)
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[0]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[1]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[2]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[3]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[4]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[5]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[6]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyExt|readData[7]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[0]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[1]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[2]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[3]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[4]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[5]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[6]" feeding internal logic into a wire
    Warning: Converted tri-state buffer "dataController_top:dc0|iwm:i|floppy:floppyInt|readData[7]" feeding internal logic into a wire
Info: Inferred 4 megafunctions from design logic
    Info: Inferred altsyncram megafunction from the following design logic: "TG68:m68k|TG68_fast:TG68_fast_inst|regfile_low_rtl_0" 
        Info: Parameter OPERATION_MODE set to DUAL_PORT
        Info: Parameter WIDTH_A set to 16
        Info: Parameter WIDTHAD_A set to 5
        Info: Parameter NUMWORDS_A set to 17
        Info: Parameter WIDTH_B set to 16
        Info: Parameter WIDTHAD_B set to 5
        Info: Parameter NUMWORDS_B set to 17
        Info: Parameter ADDRESS_ACLR_A set to NONE
        Info: Parameter OUTDATA_REG_B set to UNREGISTERED
        Info: Parameter ADDRESS_ACLR_B set to NONE
        Info: Parameter OUTDATA_ACLR_B set to NONE
        Info: Parameter ADDRESS_REG_B set to CLOCK1
        Info: Parameter INDATA_ACLR_A set to NONE
        Info: Parameter WRCONTROL_ACLR_A set to NONE
    Info: Inferred altsyncram megafunction from the following design logic: "TG68:m68k|TG68_fast:TG68_fast_inst|regfile_low_rtl_1" 
        Info: Parameter OPERATION_MODE set to DUAL_PORT
        Info: Parameter WIDTH_A set to 16
        Info: Parameter WIDTHAD_A set to 5
        Info: Parameter NUMWORDS_A set to 17
        Info: Parameter WIDTH_B set to 16
        Info: Parameter WIDTHAD_B set to 5
        Info: Parameter NUMWORDS_B set to 17
        Info: Parameter ADDRESS_ACLR_A set to NONE
        Info: Parameter OUTDATA_REG_B set to UNREGISTERED
        Info: Parameter ADDRESS_ACLR_B set to NONE
        Info: Parameter OUTDATA_ACLR_B set to NONE
        Info: Parameter ADDRESS_REG_B set to CLOCK1
        Info: Parameter INDATA_ACLR_A set to NONE
        Info: Parameter WRCONTROL_ACLR_A set to NONE
    Info: Inferred altsyncram megafunction from the following design logic: "TG68:m68k|TG68_fast:TG68_fast_inst|regfile_high_rtl_0" 
        Info: Parameter OPERATION_MODE set to DUAL_PORT
        Info: Parameter WIDTH_A set to 16
        Info: Parameter WIDTHAD_A set to 5
        Info: Parameter NUMWORDS_A set to 17
        Info: Parameter WIDTH_B set to 16
        Info: Parameter WIDTHAD_B set to 5
        Info: Parameter NUMWORDS_B set to 17
        Info: Parameter ADDRESS_ACLR_A set to NONE
        Info: Parameter OUTDATA_REG_B set to UNREGISTERED
        Info: Parameter ADDRESS_ACLR_B set to NONE
        Info: Parameter OUTDATA_ACLR_B set to NONE
        Info: Parameter ADDRESS_REG_B set to CLOCK1
        Info: Parameter INDATA_ACLR_A set to NONE
        Info: Parameter WRCONTROL_ACLR_A set to NONE
    Info: Inferred altsyncram megafunction from the following design logic: "TG68:m68k|TG68_fast:TG68_fast_inst|regfile_high_rtl_1" 
        Info: Parameter OPERATION_MODE set to DUAL_PORT
        Info: Parameter WIDTH_A set to 16
        Info: Parameter WIDTHAD_A set to 5
        Info: Parameter NUMWORDS_A set to 17
        Info: Parameter WIDTH_B set to 16
        Info: Parameter WIDTHAD_B set to 5
        Info: Parameter NUMWORDS_B set to 17
        Info: Parameter ADDRESS_ACLR_A set to NONE
        Info: Parameter OUTDATA_REG_B set to UNREGISTERED
        Info: Parameter ADDRESS_ACLR_B set to NONE
        Info: Parameter OUTDATA_ACLR_B set to NONE
        Info: Parameter ADDRESS_REG_B set to CLOCK1
        Info: Parameter INDATA_ACLR_A set to NONE
        Info: Parameter WRCONTROL_ACLR_A set to NONE
Info: Elaborated megafunction instantiation "TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0"
Info: Instantiated megafunction "TG68:m68k|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0" with the following parameter:
    Info: Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info: Parameter "WIDTH_A" = "16"
    Info: Parameter "WIDTHAD_A" = "5"
    Info: Parameter "NUMWORDS_A" = "17"
    Info: Parameter "WIDTH_B" = "16"
    Info: Parameter "WIDTHAD_B" = "5"
    Info: Parameter "NUMWORDS_B" = "17"
    Info: Parameter "ADDRESS_ACLR_A" = "NONE"
    Info: Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info: Parameter "ADDRESS_ACLR_B" = "NONE"
    Info: Parameter "OUTDATA_ACLR_B" = "NONE"
    Info: Parameter "ADDRESS_REG_B" = "CLOCK1"
    Info: Parameter "INDATA_ACLR_A" = "NONE"
    Info: Parameter "WRCONTROL_ACLR_A" = "NONE"
Info: Found 1 design units, including 1 entities, in source file db/altsyncram_skd1.tdf
    Info: Found entity 1: altsyncram_skd1
Warning: 6 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info: Registers with preset signals will power-up high
Info: DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning: Output pins are stuck at VCC or GND
    Warning (13410): Pin "hex2[0]" is stuck at GND
    Warning (13410): Pin "hex2[1]" is stuck at GND
    Warning (13410): Pin "hex2[2]" is stuck at GND
    Warning (13410): Pin "hex2[3]" is stuck at GND
    Warning (13410): Pin "hex2[4]" is stuck at GND
    Warning (13410): Pin "hex2[5]" is stuck at GND
    Warning (13410): Pin "hex2[6]" is stuck at VCC
    Warning (13410): Pin "hex3[0]" is stuck at GND
    Warning (13410): Pin "hex3[1]" is stuck at GND
    Warning (13410): Pin "hex3[2]" is stuck at GND
    Warning (13410): Pin "hex3[3]" is stuck at GND
    Warning (13410): Pin "hex3[4]" is stuck at GND
    Warning (13410): Pin "hex3[5]" is stuck at GND
    Warning (13410): Pin "hex3[6]" is stuck at VCC
    Warning (13410): Pin "ledg[0]" is stuck at GND
    Warning (13410): Pin "ledg[1]" is stuck at GND
    Warning (13410): Pin "ledg[6]" is stuck at GND
    Warning (13410): Pin "ledg[7]" is stuck at GND
    Warning (13410): Pin "ledr[0]" is stuck at GND
    Warning (13410): Pin "ledr[1]" is stuck at GND
    Warning (13410): Pin "ledr[2]" is stuck at GND
    Warning (13410): Pin "ledr[3]" is stuck at GND
    Warning (13410): Pin "ledr[4]" is stuck at GND
    Warning (13410): Pin "ledr[5]" is stuck at GND
    Warning (13410): Pin "ledr[6]" is stuck at GND
    Warning (13410): Pin "ledr[7]" is stuck at GND
    Warning (13410): Pin "ledr[8]" is stuck at GND
    Warning (13410): Pin "ledr[9]" is stuck at GND
    Warning (13410): Pin "_flashWE" is stuck at VCC
Info: 2 registers lost all their fanouts during netlist optimizations. The first 2 are displayed below.
    Info: Register "dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state~8" lost all its fanouts during netlist optimizations.
    Info: Register "dataController_top:dc0|ps2_mouse:mouse|ps2:ps20|state~9" lost all its fanouts during netlist optimizations.
Info: Generated suppressed messages file C:/Users/steve/Documents/PlusToo/Altera Verilog/plusToo_top.map.smsg
Info: Succesfully connected in-system debug instance "auto_signaltap_0" to all 182 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info: Generating hard_block partition "hard_block:auto_generated_inst"
    Info: Adding node "clock325MHz:cs0|altpll:altpll_component|pll"
Warning: Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "sw[1]"
Info: Implemented 6930 device resources after synthesis - the final resource count might be different
    Info: Implemented 26 input pins
    Info: Implemented 109 output pins
    Info: Implemented 18 bidirectional pins
    Info: Implemented 6571 logic cells
    Info: Implemented 204 RAM segments
    Info: Implemented 1 PLLs
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 77 warnings
    Info: Peak virtual memory: 338 megabytes
    Info: Processing ended: Sun Oct 09 16:24:10 2011
    Info: Elapsed time: 00:01:22
    Info: Total CPU time (on all processors): 00:01:21


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/steve/Documents/PlusToo/Altera Verilog/plusToo_top.map.smsg.


