# dice_oocd_init.cfg# initialize DICE interrupts and memories
#   this replaces .gdbinit when debugging with gdb

reset halt

# disable watchdog
mww 0xbf000000 0x00001234
mww 0xbf000004 0x00005678

#########################################################
# setup int mux
mww 0xc7000024 0x0c83a443
mww 0xc7000028 0x14488025
mww 0xc700002c 0x20f6b98b
mww 0xc7000030 0x12
mww 0xc7000034 0x0
mww 0xc7000038 0x0

#########################################################
#set the "set0-set2" manager
#set0 - SRAM8
mww 0x81000094 0x10000041
#set1 - SRAM16
mww 0x81000098 0x10000041
#set2 - FLASH - 
mww 0x8100009c 0x10011405
#########################################################
#set the static memory ctrl register
#SMCTRLR (set0: 8bit, set1: 16bit, set2: 16bit)
mww 0x810000a4 0x0000020F

#########################################################
#Static Memory Mask Register

#SMSKR0FLASH  -   2MB- set2
mww 0x81000054 0x00000246
#SMSKR1 SDRAM  -   8MB  -
mww 0x81000058 0x00000008
#SMSKR2SRAM8  - 512KB- set1
mww 0x8100005c 0x00000024
#SMSKR3SRAM16 - 512KB- set2
mww 0x81000060 0x00000124
#SMSKR4 DSP    - Disable
mww 0x81000064 0x00000020
#SMSKR5 FPGA   - Disable
mww 0x81000068 0x00000020
#SMSKR6 FPGA   - Disable
mww 0x8100006c 0x00000020
#SMSKR7 FPGA   - Disable
mww 0x81000070 0x00000020

#########################################################
#SDRAM Configuration & Initialization
mww 0x81000000 0x00140f68
mww 0x81000004 0x00dcd449
mww 0x81000008 0x00012000
#50MHz clock
mww 0x81000010 0x0000030c
# 2MHz clock
#mww 0x81000010 0x0000001F
mww 0x81000058 0x00000008
#mww 0x8100000c 0x00002071

#########################################################
#route CS in GPCSR Registers
#GPCSR_IO CS2,CS3,CS4,CS5,CS6,CS7
mww 0xc7000004 0x000502AA
#GPCSR_IO CS2,CS3,CS4
mww 0xc7000004 0x00050280

#########################################################
#set all the base addresses, 
#FLASH
mww 0x81000014 0x04000000
#SDRAM
mww 0x81000018 0x00000000
#SRAM8
mww 0x8100001c 0x02080000
#SRAM16
mww 0x81000020 0x02000000
#DSP
mww 0x81000024 0x05000000
#FPGA
mww 0x81000028 0x06000000
#FPGA
mww 0x8100002c 0x07000000
#FPGA
#mww 0x81000030 0x08000000

#########################################################
#set the alias and remap registers to be the same as base
#CSALIAS0
mww 0x81000074 0x04000000
#CSALIAS1
mww 0x81000078 0x00000000
#CSREMAP0
mww 0x81000084 0x04000000
#CSREMAP1
mww 0x81000088 0x01000000
