# Formal Verification of the Race Condition Vulnerability in Ladder Programs


@INPROCEEDINGS{plcladderformalverification,
  author={Mesli-Kesraoui, Soraya and Goubali, Olga and Kesraoui, Djamal and Eloumami, Ibtihal and Oquendo, Flavio},
  booktitle={2020 IEEE Conference on Control Technology and Applications (CCTA)}, 
  title={Formal Verification of the Race Condition Vulnerability in Ladder Programs}, 
  year={2020},
  volume={},
  number={},
  pages={892-897},
  keywords={Automata;Clocks;Computational modeling;Model checking;IEC Standards;Control systems;Race Condition;Ladder;Vulnerability;Formal Verification;PLC},
  doi={10.1109/CCTA41146.2020.9206344}}


这篇文章是关于梯形图（Ladder Diagram, LD）程序中竞争条件（Race Condition）漏洞的形式化验证。梯形图是一种广泛用于编程可编程逻辑控制器（PLC）的语言。文章指出，这些程序中存在的漏洞如果被攻击者利用，可能会产生严重的后果。特别是竞争条件漏洞，它是梯形图中最严重的漏洞之一，其行为是不可预测且潜在危险的。

文章提出了一种将梯形图程序翻译成时序自动机网络的形式化建模方法，利用模型检查（model checking）来检测这种漏洞。具体来说，使用计算树逻辑（Computational Tree Logic, CTL）属性来建模竞争条件漏洞，并通过UPPAAL模型检查器来验证这些梯形图程序中是否存在竞争条件。

与文献中的其他方法相比，该解决方案能够检测所有形式的竞争条件，从而增强了梯形图程序对这类攻击的鲁棒性。文章还讨论了工业控制系统与标准计算机系统的不同之处，以及它们在集成信息技术时可能引入的漏洞。

文章的结构包括以下几个部分：
1. 引言（Introduction）：介绍了工业控制系统的特点和梯形图编程语言的普及。
2. 相关工作（State of the Art）：讨论了梯形图、竞争条件、时序自动机、CTL和UPPAAL的相关概念。
3. 竞争条件的形式化建模（Race Condition Formal Modeling）：详细描述了如何使用时序自动机和CTL属性来建模和检测梯形图程序中的竞争条件。
4. 验证（Validation）：展示了如何使用提出的模型检查方法来验证梯形图程序中是否存在竞争条件，并通过实例进行了测试。
5. 相关工作讨论（Related Work）：回顾了关于在梯形图程序中检测竞争条件的相关研究。
6. 结论和展望（Conclusion and Perspectives）：总结了研究成果，并提出了未来的研究方向。

整体上，这篇文章为检测和防范工业控制系统中的安全漏洞提供了一种科学的方法和工具。
