V 51
K 326956347600 fd15ce
Y 0
D 0 0 1700 1100
Z 1
i 65
I 30 virtex:FDCE 1 450 340 0 1 '
L 530 350 10 0 3 0 1 0 Q5
C 51 6 4 0
C 46 8 1 0
C 49 14 6 0
C 48 11 2 0
C 47 9 3 0
I 31 virtex:FDCE 1 450 820 0 1 '
L 530 830 10 0 3 0 1 0 Q1
C 51 2 4 0
C 46 2 1 0
C 49 6 6 0
C 48 3 2 0
C 47 3 3 0
I 33 virtex:FDCE 1 450 700 0 1 '
L 530 710 10 0 3 0 1 0 Q2
C 47 2 3 0
C 48 5 2 0
C 49 5 6 0
C 46 1 1 0
C 51 3 4 0
I 34 virtex:FDCE 1 450 580 0 1 '
L 530 590 10 0 3 0 1 0 Q3
C 47 1 3 0
C 48 7 2 0
C 49 4 6 0
C 46 14 1 0
C 51 4 4 0
I 35 virtex:FDCE 1 450 460 0 1 '
L 530 470 10 0 3 0 1 0 Q4
C 47 14 3 0
C 48 9 2 0
C 49 3 6 0
C 46 7 1 0
C 51 5 4 0
I 32 virtex:FDCE 1 450 940 0 1 '
L 530 950 10 0 3 0 1 0 Q0
C 47 4 3 0
C 48 1 2 0
C 49 7 6 0
C 46 3 1 0
C 51 1 4 0
T 1575 75 30 0 3 JRG
Q 14 0 0
T 1560 30 10 0 3 A
T 1560 50 10 0 3 1
T 1360 70 10 0 3 Clock Enable & Asynchronous Clr
T 30 1060 10 0 3 drawn by KS
T 30 1050 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 1320 50 10 0 3 22nd March 2001
N 48
J 450 1000 2
J 370 1000 3
J 450 880 2
J 370 880 5
J 450 760 2
J 370 760 5
J 450 640 2
J 370 640 5
J 450 520 2
J 370 520 5
J 450 400 2
J 370 400 5
J 370 70 3
J 90 70 1
S 2 1
S 4 2
S 4 3
S 6 4
S 6 5
S 8 6
S 8 7
S 10 8
S 10 9
S 12 10
S 12 11
S 13 12
S 14 13
L 100 70 10 0 3 0 1 0 CE
N 47
J 450 620 2
J 450 740 2
J 450 860 2
J 450 980 2
J 390 980 3
J 390 860 5
J 390 740 5
J 390 620 5
J 450 380 2
J 90 50 1
J 390 50 3
J 390 380 5
J 390 500 5
J 450 500 2
S 8 1
S 7 2
S 6 3
S 5 4
S 6 5
S 7 6
S 8 7
S 13 8
S 12 9
S 10 11
L 100 50 10 0 3 0 1 0 C
S 11 12
S 12 13
S 13 14
N 49
J 90 30 1
J 410 30 3
J 450 470 2
J 450 590 2
J 450 710 2
J 450 830 2
J 450 950 2
J 410 950 3
J 410 830 5
J 410 710 5
J 410 590 5
J 410 470 5
J 410 350 5
J 450 350 2
S 1 2
L 100 30 10 0 3 0 1 0 CLR
S 2 13
S 12 3
S 11 4
S 10 5
S 9 6
S 8 7
S 9 8
S 10 9
S 11 10
S 12 11
S 13 12
S 13 14
N 46
J 450 780 2
J 450 900 2
J 450 1020 2
J 250 1020 9
J 250 900 11
J 250 780 11
J 450 540 2
J 450 420 2
J 90 90 7
J 250 90 9
J 250 420 11
J 250 540 11
J 250 660 11
J 450 660 2
S 6 1
L 260 780 10 0 3 0 1 0 D2
S 5 2
L 260 900 10 0 3 0 1 0 D1
S 4 3
L 260 1020 10 0 3 0 1 0 D0
B 5 4
B 6 5
B 13 6
S 12 7
L 260 540 10 0 3 0 1 0 D4
S 11 8
L 260 420 10 0 3 0 1 0 D5
B 10 11
B 11 12
B 12 13
S 13 14
L 260 660 10 0 3 0 1 0 D3
B 9 10
L 90 100 10 0 3 0 1 0 D[5:0]
N 51
J 570 1020 2
J 570 900 2
J 570 780 2
J 570 660 2
J 570 540 2
J 570 420 2
J 770 420 9
J 770 540 11
J 770 660 11
J 770 780 11
J 770 900 11
J 770 1020 11
J 770 1035 9
J 875 1035 7
S 2 11
L 730 900 10 0 3 0 1 0 Q1
S 3 10
L 730 780 10 0 3 0 1 0 Q2
S 4 9
L 730 660 10 0 3 0 1 0 Q3
S 5 8
L 730 540 10 0 3 0 1 0 Q4
B 7 8
B 8 9
B 9 10
B 10 11
B 11 12
B 12 13
B 13 14
L 805 1045 10 0 3 0 1 0 Q[5:0]
S 6 7
L 730 420 10 0 3 0 1 0 Q5
S 1 12
L 730 1020 10 0 3 0 1 0 Q0
I 50 virtex:BSHEETL 1 1260 0 0 1 '
T 1360 100 10 0 3 VIRTEX Family FD6CE Macro
T 1360 80 10 0 3 6-Bit Data Register w/
E
