TimeQuest Timing Analyzer report for M3
Sat Jun 20 15:52:30 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'FPGA_CLK'
 13. Hold: 'FPGA_CLK'
 14. Minimum Pulse Width: 'FPGA_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; M3                                               ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8F256C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; M3.sdc        ; OK     ; Sat Jun 20 15:52:29 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; FPGA_CLK   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------+
; Fmax Summary                                   ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 65.5 MHz ; 65.5 MHz        ; FPGA_CLK   ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Setup Summary                     ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; FPGA_CLK ; -5.267 ; -77.682       ;
+----------+--------+---------------+


+----------------------------------+
; Hold Summary                     ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 0.499 ; 0.000         ;
+----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------+
; Minimum Pulse Width Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 3.758 ; 0.000         ;
+----------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'FPGA_CLK'                                                                                                                                                                                                                                                         ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.267 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.320     ;
; -5.155 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.208     ;
; -5.140 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.193     ;
; -5.095 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.148     ;
; -5.077 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.130     ;
; -4.991 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.044     ;
; -4.965 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.018     ;
; -4.950 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 15.003     ;
; -4.905 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.958     ;
; -4.905 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.958     ;
; -4.879 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.932     ;
; -4.864 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.917     ;
; -4.819 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.872     ;
; -4.819 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.872     ;
; -4.793 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.846     ;
; -4.778 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.831     ;
; -4.733 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.786     ;
; -4.733 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.786     ;
; -4.707 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.760     ;
; -4.692 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.745     ;
; -4.647 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.700     ;
; -4.647 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.700     ;
; -4.621 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.674     ;
; -4.607 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.682     ;
; -4.606 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.659     ;
; -4.604 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.652     ;
; -4.570 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.618     ;
; -4.561 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.614     ;
; -4.561 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.614     ;
; -4.535 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.588     ;
; -4.528 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.581     ;
; -4.520 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.573     ;
; -4.475 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.528     ;
; -4.475 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.528     ;
; -4.449 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.502     ;
; -4.434 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.487     ;
; -4.417 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.492     ;
; -4.414 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.462     ;
; -4.389 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.442     ;
; -4.380 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.428     ;
; -4.363 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.416     ;
; -4.348 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.401     ;
; -4.338 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.391     ;
; -4.331 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.406     ;
; -4.328 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.376     ;
; -4.304 ; processor:inst3|s_const2[10]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.379     ;
; -4.303 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.356     ;
; -4.294 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.342     ;
; -4.274 ; processor:inst3|s_const2[5]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.327     ;
; -4.252 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.305     ;
; -4.245 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.320     ;
; -4.242 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.290     ;
; -4.208 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.256     ;
; -4.191 ; processor:inst3|s_const2[7]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.244     ;
; -4.166 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.219     ;
; -4.159 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.234     ;
; -4.156 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.204     ;
; -4.122 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.170     ;
; -4.119 ; processor:inst3|s_const2[11]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.194     ;
; -4.114 ; processor:inst3|s_const2[10]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.189     ;
; -4.106 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.029      ; 14.175     ;
; -4.091 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.029      ; 14.160     ;
; -4.084 ; processor:inst3|s_const2[5]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.137     ;
; -4.080 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.133     ;
; -4.073 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.148     ;
; -4.070 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.118     ;
; -4.046 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.029      ; 14.115     ;
; -4.036 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.084     ;
; -4.028 ; processor:inst3|s_const2[10]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.103     ;
; -4.001 ; processor:inst3|s_const2[7]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.054     ;
; -3.998 ; processor:inst3|s_const2[5]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.051     ;
; -3.994 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.047     ;
; -3.987 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.062     ;
; -3.985 ; processor:inst3|s_const2[14]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.033     ;
; -3.984 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 14.032     ;
; -3.972 ; processor:inst3|s_const2[2]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.029      ; 14.041     ;
; -3.958 ; processor:inst3|s_const2[8]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 14.011     ;
; -3.957 ; processor:inst3|s_const2[3]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.029      ; 14.026     ;
; -3.950 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 13.998     ;
; -3.942 ; processor:inst3|s_const2[10]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.017     ;
; -3.929 ; processor:inst3|s_const2[11]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 14.004     ;
; -3.918 ; processor:inst3|s_const2[1]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.029      ; 13.987     ;
; -3.915 ; processor:inst3|s_const2[7]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 13.968     ;
; -3.912 ; processor:inst3|s_const2[5]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 13.965     ;
; -3.912 ; processor:inst3|s_const2[4]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.029      ; 13.981     ;
; -3.908 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 13.961     ;
; -3.903 ; processor:inst3|s_const2[9]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 13.956     ;
; -3.901 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 13.976     ;
; -3.898 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 13.946     ;
; -3.864 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 13.912     ;
; -3.856 ; processor:inst3|s_const2[10]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 13.931     ;
; -3.843 ; processor:inst3|s_const2[11]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 13.918     ;
; -3.829 ; processor:inst3|s_const2[7]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 13.882     ;
; -3.826 ; processor:inst3|s_const2[5]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 13.879     ;
; -3.822 ; processor:inst3|s_const2[6]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 13.875     ;
; -3.820 ; processor:inst3|s_const2[13]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[35] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.017      ; 13.877     ;
; -3.815 ; processor:inst3|s_const2[12]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.035      ; 13.890     ;
; -3.812 ; processor:inst3|pseudo_grn[18] ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 13.860     ;
; -3.795 ; processor:inst3|s_const2[14]   ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[34] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 13.843     ;
; -3.778 ; processor:inst3|s_const2[0]    ; processor:inst3|mult_29_15:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_gqq2:auto_generated|ded_mult_n281:ded_mult1|external_mult_registers[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 13.826     ;
+--------+--------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'FPGA_CLK'                                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; host_itf:inst2|seg_clk         ; host_itf:inst2|seg_clk         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pseudo_grn[18] ; processor:inst3|pseudo_grn[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|state.IDLE     ; processor:inst3|state.IDLE     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|state.RUNNING  ; processor:inst3|state.RUNNING  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|state.COMPLETE ; processor:inst3|state.COMPLETE ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[4]     ; processor:inst3|cnt_clk[4]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[7]     ; processor:inst3|cnt_clk[7]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[6]     ; processor:inst3|cnt_clk[6]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[5]     ; processor:inst3|cnt_clk[5]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[8]     ; processor:inst3|cnt_clk[8]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[9]     ; processor:inst3|cnt_clk[9]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[2]     ; processor:inst3|cnt_clk[2]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[3]     ; processor:inst3|cnt_clk[3]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[1]     ; processor:inst3|cnt_clk[1]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[0]     ; processor:inst3|cnt_clk[0]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[22]    ; processor:inst3|cnt_clk[22]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[21]    ; processor:inst3|cnt_clk[21]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[23]    ; processor:inst3|cnt_clk[23]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[20]    ; processor:inst3|cnt_clk[20]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[19]    ; processor:inst3|cnt_clk[19]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[17]    ; processor:inst3|cnt_clk[17]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[18]    ; processor:inst3|cnt_clk[18]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[16]    ; processor:inst3|cnt_clk[16]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[25]    ; processor:inst3|cnt_clk[25]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[26]    ; processor:inst3|cnt_clk[26]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[27]    ; processor:inst3|cnt_clk[27]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[24]    ; processor:inst3|cnt_clk[24]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[29]    ; processor:inst3|cnt_clk[29]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[30]    ; processor:inst3|cnt_clk[30]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[31]    ; processor:inst3|cnt_clk[31]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[28]    ; processor:inst3|cnt_clk[28]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[13]    ; processor:inst3|cnt_clk[13]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[15]    ; processor:inst3|cnt_clk[15]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[14]    ; processor:inst3|cnt_clk[14]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[12]    ; processor:inst3|cnt_clk[12]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[10]    ; processor:inst3|cnt_clk[10]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[11]    ; processor:inst3|cnt_clk[11]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; host_itf:inst2|my_clk_cnt2[31] ; host_itf:inst2|my_clk_cnt2[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.818 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[4]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.124      ;
; 0.818 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[6]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.124      ;
; 0.818 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[5]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.124      ;
; 0.822 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[0]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.128      ;
; 0.823 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[3]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.129      ;
; 0.826 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[7]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.132      ;
; 0.891 ; host_io:inst|re_dly            ; host_io:inst|re_dly1           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.197      ;
; 1.164 ; host_itf:inst2|my_clk_cnt2[15] ; host_itf:inst2|my_clk_cnt2[15] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; host_itf:inst2|my_clk_cnt2[16] ; host_itf:inst2|my_clk_cnt2[16] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; host_itf:inst2|my_clk_cnt2[4]  ; host_itf:inst2|my_clk_cnt2[4]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; host_itf:inst2|my_clk_cnt2[2]  ; host_itf:inst2|my_clk_cnt2[2]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; host_itf:inst2|my_clk_cnt2[0]  ; host_itf:inst2|my_clk_cnt2[0]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; host_itf:inst2|my_clk_cnt2[17] ; host_itf:inst2|my_clk_cnt2[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; host_itf:inst2|my_clk_cnt2[1]  ; host_itf:inst2|my_clk_cnt2[1]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; host_itf:inst2|my_clk_cnt2[9]  ; host_itf:inst2|my_clk_cnt2[9]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|my_clk_cnt2[18] ; host_itf:inst2|my_clk_cnt2[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|my_clk_cnt2[25] ; host_itf:inst2|my_clk_cnt2[25] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[11] ; host_itf:inst2|my_clk_cnt2[11] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[27] ; host_itf:inst2|my_clk_cnt2[27] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[20] ; host_itf:inst2|my_clk_cnt2[20] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[23] ; host_itf:inst2|my_clk_cnt2[23] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[29] ; host_itf:inst2|my_clk_cnt2[29] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[30] ; host_itf:inst2|my_clk_cnt2[30] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.213 ; host_itf:inst2|my_clk_cnt2[6]  ; host_itf:inst2|my_clk_cnt2[6]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.519      ;
; 1.221 ; host_itf:inst2|my_clk_cnt2[10] ; host_itf:inst2|my_clk_cnt2[10] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; host_itf:inst2|my_clk_cnt2[12] ; host_itf:inst2|my_clk_cnt2[12] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; host_itf:inst2|my_clk_cnt2[19] ; host_itf:inst2|my_clk_cnt2[19] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|my_clk_cnt2[26] ; host_itf:inst2|my_clk_cnt2[26] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|my_clk_cnt2[24] ; host_itf:inst2|my_clk_cnt2[24] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; host_itf:inst2|my_clk_cnt2[21] ; host_itf:inst2|my_clk_cnt2[21] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|my_clk_cnt2[22] ; host_itf:inst2|my_clk_cnt2[22] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|my_clk_cnt2[28] ; host_itf:inst2|my_clk_cnt2[28] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.261 ; processor:inst3|state.IDLE     ; processor:inst3|state.RUNNING  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.567      ;
; 1.280 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[7]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.586      ;
; 1.282 ; processor:inst3|state.COMPLETE ; processor:inst3|state.IDLE     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.588      ;
; 1.284 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[3]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.590      ;
; 1.286 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[0]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.592      ;
; 1.290 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[4]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.596      ;
; 1.290 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[6]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.596      ;
; 1.290 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[5]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.596      ;
; 1.296 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[1]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.602      ;
; 1.302 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[2]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.608      ;
; 1.303 ; processor:inst3|state.RUNNING  ; processor:inst3|state.COMPLETE ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.609      ;
; 1.426 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[10]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.733      ;
; 1.461 ; processor:inst3|state.RUNNING  ; processor:inst3|cnt_clk[29]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.768      ;
; 1.490 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[2]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.796      ;
; 1.492 ; processor:inst3|state.COMPLETE ; processor:inst3|cnt_clk[1]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.798      ;
; 1.645 ; host_itf:inst2|my_clk_cnt2[16] ; host_itf:inst2|my_clk_cnt2[17] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.951      ;
; 1.650 ; host_itf:inst2|my_clk_cnt2[0]  ; host_itf:inst2|my_clk_cnt2[1]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.956      ;
; 1.654 ; host_itf:inst2|my_clk_cnt2[1]  ; host_itf:inst2|my_clk_cnt2[2]  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; host_itf:inst2|my_clk_cnt2[17] ; host_itf:inst2|my_clk_cnt2[18] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; host_itf:inst2|my_clk_cnt2[9]  ; host_itf:inst2|my_clk_cnt2[10] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|my_clk_cnt2[18] ; host_itf:inst2|my_clk_cnt2[19] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|my_clk_cnt2[25] ; host_itf:inst2|my_clk_cnt2[26] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[30] ; host_itf:inst2|my_clk_cnt2[31] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[29] ; host_itf:inst2|my_clk_cnt2[30] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[11] ; host_itf:inst2|my_clk_cnt2[12] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[20] ; host_itf:inst2|my_clk_cnt2[21] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[27] ; host_itf:inst2|my_clk_cnt2[28] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.701 ; host_itf:inst2|my_clk_cnt2[10] ; host_itf:inst2|my_clk_cnt2[11] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 2.007      ;
; 1.705 ; host_itf:inst2|my_clk_cnt2[24] ; host_itf:inst2|my_clk_cnt2[25] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; host_itf:inst2|my_clk_cnt2[26] ; host_itf:inst2|my_clk_cnt2[27] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 2.011      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'FPGA_CLK'                                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_io:inst|re_dly            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_io:inst|re_dly            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_io:inst|re_dly1           ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_io:inst|re_dly1           ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[22] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[23] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[23] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[24] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[24] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[25] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[25] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[26] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[26] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[27] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[27] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[28] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[28] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[29] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[29] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[2]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[2]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[30] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[30] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[31] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[31] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[3]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[3]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[4]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[4]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[5]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[5]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[6]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[6]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[7]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[7]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[8]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[8]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[9]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|my_clk_cnt2[9]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|seg_clk         ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|seg_clk         ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[0]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[0]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[10]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[10]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[11]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[11]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[12]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[12]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[13]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[13]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[14]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[14]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[1]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[1]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[2]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[2]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[3]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[3]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[4]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[4]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[5]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[5]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[6]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[6]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[7]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[7]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[8]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[8]   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[9]   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|x8800_0010[9]   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; CPLD_0        ; FPGA_CLK   ; 9.248 ; 9.248 ; Rise       ; FPGA_CLK        ;
; XM0OEN        ; FPGA_CLK   ; 3.996 ; 3.996 ; Rise       ; FPGA_CLK        ;
; XM0WEN        ; FPGA_CLK   ; 4.243 ; 4.243 ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]   ; FPGA_CLK   ; 9.158 ; 9.158 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]  ; FPGA_CLK   ; 7.910 ; 7.910 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]  ; FPGA_CLK   ; 8.946 ; 8.946 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]  ; FPGA_CLK   ; 8.908 ; 8.908 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]  ; FPGA_CLK   ; 8.970 ; 8.970 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]  ; FPGA_CLK   ; 6.992 ; 6.992 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]  ; FPGA_CLK   ; 9.158 ; 9.158 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]  ; FPGA_CLK   ; 8.751 ; 8.751 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]  ; FPGA_CLK   ; 8.954 ; 8.954 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]  ; FPGA_CLK   ; 8.790 ; 8.790 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]  ; FPGA_CLK   ; 8.698 ; 8.698 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10] ; FPGA_CLK   ; 8.540 ; 8.540 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11] ; FPGA_CLK   ; 8.904 ; 8.904 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12] ; FPGA_CLK   ; 6.888 ; 6.888 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13] ; FPGA_CLK   ; 8.462 ; 8.462 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14] ; FPGA_CLK   ; 8.219 ; 8.219 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15] ; FPGA_CLK   ; 8.452 ; 8.452 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16] ; FPGA_CLK   ; 8.723 ; 8.723 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17] ; FPGA_CLK   ; 8.384 ; 8.384 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18] ; FPGA_CLK   ; 8.208 ; 8.208 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19] ; FPGA_CLK   ; 8.832 ; 8.832 ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; CPLD_0        ; FPGA_CLK   ; -7.650 ; -7.650 ; Rise       ; FPGA_CLK        ;
; XM0OEN        ; FPGA_CLK   ; 0.681  ; 0.681  ; Rise       ; FPGA_CLK        ;
; XM0WEN        ; FPGA_CLK   ; -2.645 ; -2.645 ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]   ; FPGA_CLK   ; -5.345 ; -5.345 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]  ; FPGA_CLK   ; -6.268 ; -6.268 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]  ; FPGA_CLK   ; -7.304 ; -7.304 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]  ; FPGA_CLK   ; -7.266 ; -7.266 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]  ; FPGA_CLK   ; -7.328 ; -7.328 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]  ; FPGA_CLK   ; -5.345 ; -5.345 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]  ; FPGA_CLK   ; -7.516 ; -7.516 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]  ; FPGA_CLK   ; -7.153 ; -7.153 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]  ; FPGA_CLK   ; -7.356 ; -7.356 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]  ; FPGA_CLK   ; -7.192 ; -7.192 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]  ; FPGA_CLK   ; -7.100 ; -7.100 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10] ; FPGA_CLK   ; -6.942 ; -6.942 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11] ; FPGA_CLK   ; -7.306 ; -7.306 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12] ; FPGA_CLK   ; -5.397 ; -5.397 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13] ; FPGA_CLK   ; -6.864 ; -6.864 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14] ; FPGA_CLK   ; -6.621 ; -6.621 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15] ; FPGA_CLK   ; -6.854 ; -6.854 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16] ; FPGA_CLK   ; -7.125 ; -7.125 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17] ; FPGA_CLK   ; -6.786 ; -6.786 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18] ; FPGA_CLK   ; -6.610 ; -6.610 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19] ; FPGA_CLK   ; -7.234 ; -7.234 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.473 ; 8.473 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.468 ; 8.468 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.473 ; 8.473 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.057 ; 8.057 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.057 ; 8.057 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.064 ; 8.064 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.473 ; 8.473 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.577 ; 7.577 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.577 ; 7.577 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.593 ; 7.593 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.473 ; 8.473 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.565 ; 7.565 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.565 ; 7.565 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.468 ; 8.468 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.172 ; 7.172 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.534 ; 7.534 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.547 ; 7.547 ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.172 ; 7.172 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.468 ; 8.468 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.473 ; 8.473 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.057 ; 8.057 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.057 ; 8.057 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.064 ; 8.064 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.473 ; 8.473 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.577 ; 7.577 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.577 ; 7.577 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.593 ; 7.593 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.473 ; 8.473 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.565 ; 7.565 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.565 ; 7.565 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.468 ; 8.468 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.172 ; 7.172 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.534 ; 7.534 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.547 ; 7.547 ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; CPLD_0     ; XM0_DATA[0]  ; 12.843 ;    ;    ; 12.843 ;
; CPLD_0     ; XM0_DATA[1]  ; 12.848 ;    ;    ; 12.848 ;
; CPLD_0     ; XM0_DATA[2]  ; 12.432 ;    ;    ; 12.432 ;
; CPLD_0     ; XM0_DATA[3]  ; 12.432 ;    ;    ; 12.432 ;
; CPLD_0     ; XM0_DATA[4]  ; 12.439 ;    ;    ; 12.439 ;
; CPLD_0     ; XM0_DATA[5]  ; 12.848 ;    ;    ; 12.848 ;
; CPLD_0     ; XM0_DATA[6]  ; 11.952 ;    ;    ; 11.952 ;
; CPLD_0     ; XM0_DATA[7]  ; 11.952 ;    ;    ; 11.952 ;
; CPLD_0     ; XM0_DATA[8]  ; 11.968 ;    ;    ; 11.968 ;
; CPLD_0     ; XM0_DATA[9]  ; 12.848 ;    ;    ; 12.848 ;
; CPLD_0     ; XM0_DATA[10] ; 11.940 ;    ;    ; 11.940 ;
; CPLD_0     ; XM0_DATA[11] ; 11.940 ;    ;    ; 11.940 ;
; CPLD_0     ; XM0_DATA[12] ; 12.843 ;    ;    ; 12.843 ;
; CPLD_0     ; XM0_DATA[13] ; 11.547 ;    ;    ; 11.547 ;
; CPLD_0     ; XM0_DATA[14] ; 11.909 ;    ;    ; 11.909 ;
; CPLD_0     ; XM0_DATA[15] ; 11.922 ;    ;    ; 11.922 ;
; XM0OEN     ; XM0_DATA[0]  ; 7.288  ;    ;    ; 7.288  ;
; XM0OEN     ; XM0_DATA[1]  ; 7.293  ;    ;    ; 7.293  ;
; XM0OEN     ; XM0_DATA[2]  ; 6.877  ;    ;    ; 6.877  ;
; XM0OEN     ; XM0_DATA[3]  ; 6.877  ;    ;    ; 6.877  ;
; XM0OEN     ; XM0_DATA[4]  ; 6.884  ;    ;    ; 6.884  ;
; XM0OEN     ; XM0_DATA[5]  ; 7.293  ;    ;    ; 7.293  ;
; XM0OEN     ; XM0_DATA[6]  ; 6.397  ;    ;    ; 6.397  ;
; XM0OEN     ; XM0_DATA[7]  ; 6.397  ;    ;    ; 6.397  ;
; XM0OEN     ; XM0_DATA[8]  ; 6.413  ;    ;    ; 6.413  ;
; XM0OEN     ; XM0_DATA[9]  ; 7.293  ;    ;    ; 7.293  ;
; XM0OEN     ; XM0_DATA[10] ; 6.385  ;    ;    ; 6.385  ;
; XM0OEN     ; XM0_DATA[11] ; 6.385  ;    ;    ; 6.385  ;
; XM0OEN     ; XM0_DATA[12] ; 7.288  ;    ;    ; 7.288  ;
; XM0OEN     ; XM0_DATA[13] ; 5.992  ;    ;    ; 5.992  ;
; XM0OEN     ; XM0_DATA[14] ; 6.354  ;    ;    ; 6.354  ;
; XM0OEN     ; XM0_DATA[15] ; 6.367  ;    ;    ; 6.367  ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; CPLD_0     ; XM0_DATA[0]  ; 12.843 ;    ;    ; 12.843 ;
; CPLD_0     ; XM0_DATA[1]  ; 12.848 ;    ;    ; 12.848 ;
; CPLD_0     ; XM0_DATA[2]  ; 12.432 ;    ;    ; 12.432 ;
; CPLD_0     ; XM0_DATA[3]  ; 12.432 ;    ;    ; 12.432 ;
; CPLD_0     ; XM0_DATA[4]  ; 12.439 ;    ;    ; 12.439 ;
; CPLD_0     ; XM0_DATA[5]  ; 12.848 ;    ;    ; 12.848 ;
; CPLD_0     ; XM0_DATA[6]  ; 11.952 ;    ;    ; 11.952 ;
; CPLD_0     ; XM0_DATA[7]  ; 11.952 ;    ;    ; 11.952 ;
; CPLD_0     ; XM0_DATA[8]  ; 11.968 ;    ;    ; 11.968 ;
; CPLD_0     ; XM0_DATA[9]  ; 12.848 ;    ;    ; 12.848 ;
; CPLD_0     ; XM0_DATA[10] ; 11.940 ;    ;    ; 11.940 ;
; CPLD_0     ; XM0_DATA[11] ; 11.940 ;    ;    ; 11.940 ;
; CPLD_0     ; XM0_DATA[12] ; 12.843 ;    ;    ; 12.843 ;
; CPLD_0     ; XM0_DATA[13] ; 11.547 ;    ;    ; 11.547 ;
; CPLD_0     ; XM0_DATA[14] ; 11.909 ;    ;    ; 11.909 ;
; CPLD_0     ; XM0_DATA[15] ; 11.922 ;    ;    ; 11.922 ;
; XM0OEN     ; XM0_DATA[0]  ; 7.288  ;    ;    ; 7.288  ;
; XM0OEN     ; XM0_DATA[1]  ; 7.293  ;    ;    ; 7.293  ;
; XM0OEN     ; XM0_DATA[2]  ; 6.877  ;    ;    ; 6.877  ;
; XM0OEN     ; XM0_DATA[3]  ; 6.877  ;    ;    ; 6.877  ;
; XM0OEN     ; XM0_DATA[4]  ; 6.884  ;    ;    ; 6.884  ;
; XM0OEN     ; XM0_DATA[5]  ; 7.293  ;    ;    ; 7.293  ;
; XM0OEN     ; XM0_DATA[6]  ; 6.397  ;    ;    ; 6.397  ;
; XM0OEN     ; XM0_DATA[7]  ; 6.397  ;    ;    ; 6.397  ;
; XM0OEN     ; XM0_DATA[8]  ; 6.413  ;    ;    ; 6.413  ;
; XM0OEN     ; XM0_DATA[9]  ; 7.293  ;    ;    ; 7.293  ;
; XM0OEN     ; XM0_DATA[10] ; 6.385  ;    ;    ; 6.385  ;
; XM0OEN     ; XM0_DATA[11] ; 6.385  ;    ;    ; 6.385  ;
; XM0OEN     ; XM0_DATA[12] ; 7.288  ;    ;    ; 7.288  ;
; XM0OEN     ; XM0_DATA[13] ; 5.992  ;    ;    ; 5.992  ;
; XM0OEN     ; XM0_DATA[14] ; 6.354  ;    ;    ; 6.354  ;
; XM0OEN     ; XM0_DATA[15] ; 6.367  ;    ;    ; 6.367  ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; 7700747  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; 7700747  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 39    ; 39   ;
; Unconstrained Input Port Paths  ; 628   ; 628  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 61    ; 61   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sat Jun 20 15:52:29 2015
Info: Command: quartus_sta M3 -c M3
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'M3.sdc'
Warning: Node: host_itf:inst2|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.267
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.267       -77.682 FPGA_CLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 FPGA_CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.758
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.758         0.000 FPGA_CLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 237 megabytes
    Info: Processing ended: Sat Jun 20 15:52:30 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


