TimeQuest Timing Analyzer report for CEG-3155-LAB-2
Wed Oct 23 16:54:52 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'GClock'
 13. Slow 1200mV 85C Model Hold: 'GClock'
 14. Slow 1200mV 85C Model Recovery: 'GClock'
 15. Slow 1200mV 85C Model Removal: 'GClock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'GClock'
 31. Slow 1200mV 0C Model Hold: 'GClock'
 32. Slow 1200mV 0C Model Recovery: 'GClock'
 33. Slow 1200mV 0C Model Removal: 'GClock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'GClock'
 48. Fast 1200mV 0C Model Hold: 'GClock'
 49. Fast 1200mV 0C Model Recovery: 'GClock'
 50. Fast 1200mV 0C Model Removal: 'GClock'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Recovery Transfers
 74. Removal Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG-3155-LAB-2                                                    ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; GClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { GClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 173.16 MHz ; 173.16 MHz      ; GClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; GClock ; -4.775 ; -160.081          ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; GClock ; 0.402 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; GClock ; -1.180 ; -41.591              ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; GClock ; 1.025 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; GClock ; -3.000 ; -87.810                         ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.775 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.692      ;
; -4.664 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.581      ;
; -4.636 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.553      ;
; -4.585 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.504      ;
; -4.473 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.392      ;
; -4.445 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.364      ;
; -4.414 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.333      ;
; -4.388 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.306      ;
; -4.385 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 5.302      ;
; -4.302 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.220      ;
; -4.299 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.218      ;
; -4.271 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.190      ;
; -4.262 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.078     ; 5.182      ;
; -4.257 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.175      ;
; -4.229 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.147      ;
; -4.226 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.144      ;
; -4.225 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.143      ;
; -4.209 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 5.125      ;
; -4.207 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.506      ;
; -4.207 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.506      ;
; -4.204 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 5.123      ;
; -4.144 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.078     ; 5.064      ;
; -4.139 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.057      ;
; -4.121 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.078     ; 5.041      ;
; -4.116 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.078     ; 5.036      ;
; -4.111 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.029      ;
; -4.110 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.028      ;
; -4.094 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.393      ;
; -4.094 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.393      ;
; -4.083 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.001      ;
; -4.082 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 5.000      ;
; -4.074 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.993      ;
; -4.072 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.990      ;
; -4.066 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.365      ;
; -4.066 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.365      ;
; -4.033 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.952      ;
; -4.029 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.947      ;
; -4.018 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.936      ;
; -4.007 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.925      ;
; -3.956 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.875      ;
; -3.950 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.870      ;
; -3.948 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.868      ;
; -3.928 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.847      ;
; -3.924 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.843      ;
; -3.918 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.836      ;
; -3.914 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.834      ;
; -3.912 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.832      ;
; -3.900 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.816      ;
; -3.890 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.808      ;
; -3.881 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.801      ;
; -3.845 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.763      ;
; -3.844 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.762      ;
; -3.844 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.762      ;
; -3.826 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.125      ;
; -3.826 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.301      ; 5.125      ;
; -3.825 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.741      ;
; -3.802 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.719      ;
; -3.801 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.720      ;
; -3.798 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.077     ; 4.719      ;
; -3.792 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.712      ;
; -3.774 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.694      ;
; -3.764 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.684      ;
; -3.762 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.681      ;
; -3.761 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.680      ;
; -3.743 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.302      ; 5.043      ;
; -3.743 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.302      ; 5.043      ;
; -3.741 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.661      ;
; -3.732 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.651      ;
; -3.719 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.637      ;
; -3.715 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.634      ;
; -3.712 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.628      ;
; -3.711 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.628      ;
; -3.704 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.084     ; 4.618      ;
; -3.693 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.612      ;
; -3.689 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.608      ;
; -3.688 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.607      ;
; -3.676 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.593      ;
; -3.667 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.585      ;
; -3.660 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.579      ;
; -3.656 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.572      ;
; -3.656 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.573      ;
; -3.655 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.572      ;
; -3.646 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.564      ;
; -3.639 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.300      ; 4.937      ;
; -3.639 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.300      ; 4.937      ;
; -3.619 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.077     ; 4.540      ;
; -3.610 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.078     ; 4.530      ;
; -3.601 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.517      ;
; -3.599 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.086     ; 4.511      ;
; -3.589 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.077     ; 4.510      ;
; -3.586 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.505      ;
; -3.585 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.504      ;
; -3.573 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.082     ; 4.489      ;
; -3.569 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.302      ; 4.869      ;
; -3.569 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.302      ; 4.869      ;
; -3.563 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.482      ;
; -3.554 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.081     ; 4.471      ;
; -3.553 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.472      ;
; -3.552 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.079     ; 4.471      ;
; -3.548 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 4.466      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.669      ;
; 0.435 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.703      ;
; 0.441 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.708      ;
; 0.451 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.718      ;
; 0.464 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.475      ; 1.125      ;
; 0.475 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.742      ;
; 0.582 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.849      ;
; 0.591 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.097      ; 0.874      ;
; 0.591 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.097      ; 0.874      ;
; 0.598 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.865      ;
; 0.604 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.097      ; 0.887      ;
; 0.605 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.871      ;
; 0.609 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.876      ;
; 0.617 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.080      ; 0.883      ;
; 0.621 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.888      ;
; 0.623 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.890      ;
; 0.624 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.891      ;
; 0.625 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.892      ;
; 0.625 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.892      ;
; 0.629 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.897      ;
; 0.643 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.910      ;
; 0.646 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.914      ;
; 0.660 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.928      ;
; 0.660 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 0.928      ;
; 0.670 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.937      ;
; 0.716 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.983      ;
; 0.726 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.081      ; 0.993      ;
; 0.754 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.097      ; 1.037      ;
; 0.780 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.048      ;
; 0.787 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.054      ;
; 0.821 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.089      ;
; 0.823 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.089      ;
; 0.851 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.078      ; 1.115      ;
; 0.854 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.299     ; 0.741      ;
; 0.855 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.299     ; 0.742      ;
; 0.874 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.140      ;
; 0.882 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.150      ;
; 0.882 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.150      ;
; 0.882 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.150      ;
; 0.882 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.150      ;
; 0.887 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.154      ;
; 0.887 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.154      ;
; 0.899 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.167      ;
; 0.901 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.475      ; 1.562      ;
; 0.901 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.475      ; 1.562      ;
; 0.901 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.475      ; 1.562      ;
; 0.901 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.475      ; 1.562      ;
; 0.941 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.208      ;
; 0.975 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.244      ;
; 0.982 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.478      ; 1.646      ;
; 0.982 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.478      ; 1.646      ;
; 0.993 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.299     ; 0.880      ;
; 0.995 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.299     ; 0.882      ;
; 1.004 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.085      ; 1.275      ;
; 1.009 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.276      ;
; 1.019 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.286      ;
; 1.020 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.287      ;
; 1.022 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.289      ;
; 1.023 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.290      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.290      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.290      ;
; 1.026 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.291      ;
; 1.026 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.291      ;
; 1.029 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.294      ;
; 1.038 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.308      ;
; 1.048 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.313      ;
; 1.049 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.479      ; 1.714      ;
; 1.049 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.479      ; 1.714      ;
; 1.060 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.325      ;
; 1.060 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.325      ;
; 1.068 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.330      ;
; 1.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.469      ; 1.728      ;
; 1.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.469      ; 1.728      ;
; 1.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.341      ;
; 1.079 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.349      ;
; 1.083 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.350      ;
; 1.089 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.356      ;
; 1.094 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.469      ; 1.749      ;
; 1.095 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.469      ; 1.750      ;
; 1.101 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.371      ;
; 1.101 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.371      ;
; 1.109 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.375      ;
; 1.111 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.469      ; 1.766      ;
; 1.113 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.378      ;
; 1.118 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.383      ;
; 1.118 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.383      ;
; 1.129 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.395      ;
; 1.130 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.396      ;
; 1.132 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.401      ;
; 1.133 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.398      ;
; 1.135 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.400      ;
; 1.135 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.079      ; 1.400      ;
; 1.136 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.080      ; 1.402      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'GClock'                                                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.180 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.076     ; 2.102      ;
; -1.180 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.076     ; 2.102      ;
; -1.102 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.023      ;
; -1.102 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.023      ;
; -1.102 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.023      ;
; -1.102 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.023      ;
; -1.102 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.077     ; 2.023      ;
; -1.036 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.085     ; 1.949      ;
; -1.036 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.085     ; 1.949      ;
; -1.036 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.085     ; 1.949      ;
; -1.036 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.085     ; 1.949      ;
; -1.005 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.086     ; 1.917      ;
; -1.005 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.086     ; 1.917      ;
; -1.005 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.086     ; 1.917      ;
; -1.005 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.086     ; 1.917      ;
; -1.005 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.086     ; 1.917      ;
; -0.916 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.835      ;
; -0.888 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.808      ;
; -0.888 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.808      ;
; -0.888 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.808      ;
; -0.888 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.078     ; 1.808      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.872 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.079     ; 1.791      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.599      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.599      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.599      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.599      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.599      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.080     ; 1.599      ;
; -0.584 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.293      ; 1.875      ;
; -0.584 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.293      ; 1.875      ;
; -0.584 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.293      ; 1.875      ;
; -0.584 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.293      ; 1.875      ;
; -0.584 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.293      ; 1.875      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
; -0.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.081     ; 1.440      ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'GClock'                                                                                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.081      ; 1.292      ;
; 1.105 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.471      ; 1.762      ;
; 1.105 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.471      ; 1.762      ;
; 1.105 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.471      ; 1.762      ;
; 1.105 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.471      ; 1.762      ;
; 1.105 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.471      ; 1.762      ;
; 1.203 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.471      ;
; 1.203 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.471      ;
; 1.203 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.471      ;
; 1.203 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.471      ;
; 1.203 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.471      ;
; 1.203 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.082      ; 1.471      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.401 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.671      ;
; 1.438 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.708      ;
; 1.438 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.708      ;
; 1.438 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.708      ;
; 1.438 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.084      ; 1.708      ;
; 1.439 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.083      ; 1.708      ;
; 1.518 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.780      ;
; 1.518 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.780      ;
; 1.518 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.780      ;
; 1.518 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.780      ;
; 1.518 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.780      ;
; 1.541 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.804      ;
; 1.541 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.804      ;
; 1.541 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.804      ;
; 1.541 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.804      ;
; 1.642 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.085      ; 1.913      ;
; 1.642 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.085      ; 1.913      ;
; 1.642 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.085      ; 1.913      ;
; 1.642 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.085      ; 1.913      ;
; 1.642 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.085      ; 1.913      ;
; 1.719 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.086      ; 1.991      ;
; 1.719 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.086      ; 1.991      ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'GClock'                                                                                                                                                                  ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.626 ; -0.546 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 5.869  ; 6.261  ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 5.869  ; 6.261  ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 5.434  ; 5.753  ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 5.524  ; 5.825  ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 4.181  ; 4.534  ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 5.156  ; 5.521  ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 5.156  ; 5.521  ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 4.356  ; 4.725  ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 3.955  ; 4.286  ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.099  ; 3.442  ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; 0.988  ; 0.915  ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.548 ; -0.891 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -1.035 ; -1.384 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.823 ; -1.134 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.823 ; -1.148 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.548 ; -0.891 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.795 ; -1.098 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -1.063 ; -1.354 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -1.029 ; -1.339 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -1.297 ; -1.601 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.795 ; -1.098 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 9.549  ; 9.518  ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 9.549  ; 9.518  ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 9.095  ; 9.080  ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 8.866  ; 8.843  ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 8.607  ; 8.592  ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 9.240  ; 9.154  ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 9.027  ; 8.971  ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 8.980  ; 8.952  ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 8.822  ; 8.825  ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 13.764 ; 13.726 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 11.009 ; 11.042 ; Rise       ; GClock          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 7.979 ; 7.954 ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 8.727 ; 8.678 ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 8.590 ; 8.524 ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 8.213 ; 8.132 ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 7.979 ; 7.954 ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 8.463 ; 8.406 ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 8.435 ; 8.421 ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 8.527 ; 8.495 ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 8.416 ; 8.397 ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 8.747 ; 8.722 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 8.981 ; 9.067 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 10.862 ; 10.827 ; 11.217 ; 11.192 ;
; OperandA[0]        ; MuxOut[0]   ; 8.577  ; 8.512  ; 8.934  ; 8.860  ;
; OperandA[0]        ; MuxOut[1]   ; 9.238  ; 9.149  ; 9.566  ; 9.486  ;
; OperandA[0]        ; MuxOut[2]   ; 10.467 ; 10.438 ; 10.832 ; 10.803 ;
; OperandA[0]        ; MuxOut[3]   ; 10.031 ; 9.958  ; 10.396 ; 10.323 ;
; OperandA[0]        ; MuxOut[4]   ; 11.333 ; 11.248 ; 11.698 ; 11.613 ;
; OperandA[0]        ; MuxOut[5]   ; 10.843 ; 10.699 ; 11.208 ; 11.054 ;
; OperandA[0]        ; MuxOut[6]   ; 10.804 ; 10.670 ; 11.169 ; 11.025 ;
; OperandA[0]        ; MuxOut[7]   ; 10.815 ; 10.682 ; 11.180 ; 11.037 ;
; OperandA[0]        ; OverflowOut ; 13.846 ; 13.808 ; 14.238 ; 14.209 ;
; OperandA[0]        ; ZeroOut     ; 12.563 ; 12.613 ; 12.928 ; 12.978 ;
; OperandA[1]        ; CarryOut    ; 10.247 ;        ;        ; 10.544 ;
; OperandA[1]        ; MuxOut[1]   ; 8.718  ; 8.597  ; 8.992  ; 8.983  ;
; OperandA[1]        ; MuxOut[2]   ; 9.783  ; 9.799  ; 10.184 ; 10.155 ;
; OperandA[1]        ; MuxOut[3]   ; 9.346  ; 9.282  ; 9.748  ; 9.675  ;
; OperandA[1]        ; MuxOut[4]   ; 10.634 ; 10.594 ; 11.050 ; 10.965 ;
; OperandA[1]        ; MuxOut[5]   ;        ; 10.084 ; 10.560 ;        ;
; OperandA[1]        ; MuxOut[6]   ;        ; 10.055 ; 10.521 ;        ;
; OperandA[1]        ; MuxOut[7]   ;        ; 10.067 ; 10.532 ;        ;
; OperandA[1]        ; OverflowOut ; 13.411 ; 13.330 ; 13.730 ; 13.658 ;
; OperandA[1]        ; ZeroOut     ; 11.909 ; 11.914 ; 12.280 ; 12.330 ;
; OperandA[2]        ; CarryOut    ; 9.410  ;        ;        ; 9.607  ;
; OperandA[2]        ; MuxOut[2]   ; 8.926  ; 8.905  ; 9.219  ; 9.235  ;
; OperandA[2]        ; MuxOut[3]   ; 8.509  ; 8.445  ; 8.811  ; 8.738  ;
; OperandA[2]        ; MuxOut[4]   ; 9.797  ; 9.757  ; 10.113 ; 10.028 ;
; OperandA[2]        ; MuxOut[5]   ;        ; 9.247  ; 9.623  ;        ;
; OperandA[2]        ; MuxOut[6]   ;        ; 9.218  ; 9.584  ;        ;
; OperandA[2]        ; MuxOut[7]   ;        ; 9.230  ; 9.595  ;        ;
; OperandA[2]        ; OverflowOut ; 13.501 ; 13.456 ; 13.802 ; 13.794 ;
; OperandA[2]        ; ZeroOut     ; 11.072 ; 11.077 ; 11.343 ; 11.393 ;
; OperandA[3]        ; CarryOut    ; 8.751  ;        ;        ; 8.995  ;
; OperandA[3]        ; MuxOut[3]   ; 8.366  ; 8.326  ; 8.695  ; 8.667  ;
; OperandA[3]        ; MuxOut[4]   ; 9.138  ; 9.098  ; 9.501  ; 9.416  ;
; OperandA[3]        ; MuxOut[5]   ;        ; 8.588  ; 9.011  ;        ;
; OperandA[3]        ; MuxOut[6]   ;        ; 8.559  ; 8.972  ;        ;
; OperandA[3]        ; MuxOut[7]   ;        ; 8.571  ; 8.983  ;        ;
; OperandA[3]        ; OverflowOut ; 12.158 ; 12.144 ; 12.511 ; 12.488 ;
; OperandA[3]        ; ZeroOut     ; 10.413 ; 10.418 ; 10.731 ; 10.781 ;
; OperandB[0]        ; CarryOut    ; 10.638 ; 10.576 ; 10.981 ; 10.956 ;
; OperandB[0]        ; MuxOut[0]   ; 8.813  ; 8.710  ; 9.089  ; 9.094  ;
; OperandB[0]        ; MuxOut[1]   ; 8.961  ; 8.879  ; 9.315  ; 9.226  ;
; OperandB[0]        ; MuxOut[2]   ; 10.216 ; 10.190 ; 10.596 ; 10.567 ;
; OperandB[0]        ; MuxOut[3]   ; 9.780  ; 9.707  ; 10.160 ; 10.087 ;
; OperandB[0]        ; MuxOut[4]   ; 11.082 ; 10.997 ; 11.462 ; 11.377 ;
; OperandB[0]        ; MuxOut[5]   ; 10.592 ; 10.475 ; 10.972 ; 10.818 ;
; OperandB[0]        ; MuxOut[6]   ; 10.553 ; 10.446 ; 10.933 ; 10.789 ;
; OperandB[0]        ; MuxOut[7]   ; 10.564 ; 10.458 ; 10.944 ; 10.801 ;
; OperandB[0]        ; OverflowOut ; 13.133 ; 13.104 ; 13.498 ; 13.461 ;
; OperandB[0]        ; ZeroOut     ; 12.312 ; 12.362 ; 12.692 ; 12.742 ;
; OperandB[1]        ; CarryOut    ; 9.790  ; 9.729  ; 10.121 ; 10.051 ;
; OperandB[1]        ; MuxOut[1]   ; 8.932  ; 8.843  ; 9.280  ; 9.191  ;
; OperandB[1]        ; MuxOut[2]   ; 9.369  ; 9.342  ; 9.691  ; 9.673  ;
; OperandB[1]        ; MuxOut[3]   ; 8.933  ; 8.860  ; 9.255  ; 9.182  ;
; OperandB[1]        ; MuxOut[4]   ; 10.235 ; 10.150 ; 10.557 ; 10.472 ;
; OperandB[1]        ; MuxOut[5]   ; 9.745  ; 9.627  ; 10.067 ; 9.958  ;
; OperandB[1]        ; MuxOut[6]   ; 9.706  ; 9.598  ; 10.028 ; 9.929  ;
; OperandB[1]        ; MuxOut[7]   ; 9.717  ; 9.610  ; 10.039 ; 9.941  ;
; OperandB[1]        ; OverflowOut ; 12.333 ; 12.319 ; 12.702 ; 12.679 ;
; OperandB[1]        ; ZeroOut     ; 11.465 ; 11.515 ; 11.787 ; 11.837 ;
; OperandB[2]        ; CarryOut    ; 9.697  ; 9.557  ; 10.017 ; 9.937  ;
; OperandB[2]        ; MuxOut[2]   ; 9.229  ; 9.250  ; 9.586  ; 9.545  ;
; OperandB[2]        ; MuxOut[3]   ; 8.796  ; 8.732  ; 9.141  ; 9.068  ;
; OperandB[2]        ; MuxOut[4]   ; 10.084 ; 10.044 ; 10.443 ; 10.364 ;
; OperandB[2]        ; MuxOut[5]   ; 9.573  ; 9.534  ; 9.953  ; 9.854  ;
; OperandB[2]        ; MuxOut[6]   ; 9.534  ; 9.505  ; 9.914  ; 9.825  ;
; OperandB[2]        ; MuxOut[7]   ; 9.545  ; 9.517  ; 9.925  ; 9.837  ;
; OperandB[2]        ; OverflowOut ; 11.919 ; 11.926 ; 12.259 ; 12.257 ;
; OperandB[2]        ; ZeroOut     ; 11.359 ; 11.364 ; 11.679 ; 11.723 ;
; OperandB[3]        ; CarryOut    ; 9.085  ; 9.037  ; 9.433  ; 9.298  ;
; OperandB[3]        ; MuxOut[3]   ; 8.736  ; 8.708  ; 9.054  ; 9.026  ;
; OperandB[3]        ; MuxOut[4]   ; 9.543  ; 9.458  ; 9.820  ; 9.780  ;
; OperandB[3]        ; MuxOut[5]   ; 9.053  ; 8.922  ; 9.314  ; 9.270  ;
; OperandB[3]        ; MuxOut[6]   ; 9.014  ; 8.893  ; 9.275  ; 9.241  ;
; OperandB[3]        ; MuxOut[7]   ; 9.025  ; 8.905  ; 9.286  ; 9.253  ;
; OperandB[3]        ; OverflowOut ; 10.065 ; 10.080 ; 10.408 ; 10.414 ;
; OperandB[3]        ; ZeroOut     ; 10.773 ; 10.823 ; 11.095 ; 11.100 ;
; OperationSelect[0] ; CarryOut    ; 10.499 ; 10.464 ; 10.848 ; 10.804 ;
; OperationSelect[0] ; MuxOut[0]   ; 9.704  ; 9.638  ; 10.079 ; 10.048 ;
; OperationSelect[0] ; MuxOut[1]   ; 9.469  ; 9.395  ; 9.842  ; 9.803  ;
; OperationSelect[0] ; MuxOut[2]   ; 10.104 ; 10.075 ; 10.444 ; 10.415 ;
; OperationSelect[0] ; MuxOut[3]   ; 9.668  ; 9.595  ; 10.008 ; 9.935  ;
; OperationSelect[0] ; MuxOut[4]   ; 10.970 ; 10.885 ; 11.310 ; 11.225 ;
; OperationSelect[0] ; MuxOut[5]   ; 10.480 ; 10.336 ; 10.820 ; 10.685 ;
; OperationSelect[0] ; MuxOut[6]   ; 10.441 ; 10.307 ; 10.781 ; 10.656 ;
; OperationSelect[0] ; MuxOut[7]   ; 10.452 ; 10.319 ; 10.792 ; 10.668 ;
; OperationSelect[0] ; OverflowOut ; 8.270  ; 8.197  ; 8.620  ; 8.538  ;
; OperationSelect[0] ; ZeroOut     ; 12.200 ; 12.250 ; 12.540 ; 12.590 ;
; OperationSelect[1] ; CarryOut    ;        ; 8.069  ; 8.464  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 9.443  ; 8.339  ; 8.720  ; 9.754  ;
; OperationSelect[1] ; MuxOut[1]   ; 9.230  ; 8.489  ; 8.892  ; 9.535  ;
; OperationSelect[1] ; MuxOut[2]   ; 8.676  ; 8.046  ; 8.435  ; 8.952  ;
; OperationSelect[1] ; MuxOut[3]   ; 8.490  ; 8.470  ; 8.858  ; 8.843  ;
; OperationSelect[1] ; MuxOut[4]   ; 8.948  ; 8.158  ; 8.553  ; 9.191  ;
; OperationSelect[1] ; MuxOut[5]   ; 9.062  ; 8.174  ; 8.587  ; 9.352  ;
; OperationSelect[1] ; MuxOut[6]   ; 8.873  ; 8.138  ; 8.539  ; 9.199  ;
; OperationSelect[1] ; MuxOut[7]   ; 9.029  ; 8.155  ; 8.557  ; 9.328  ;
; OperationSelect[1] ; OverflowOut ; 8.307  ;        ;        ; 8.581  ;
; OperationSelect[1] ; ZeroOut     ; 9.830  ; 10.936 ; 11.245 ; 10.213 ;
+--------------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 10.384 ; 10.311 ; 10.711 ; 10.618 ;
; OperandA[0]        ; MuxOut[0]   ; 8.281  ; 8.216  ; 8.624  ; 8.551  ;
; OperandA[0]        ; MuxOut[1]   ; 8.807  ; 8.728  ; 9.156  ; 9.077  ;
; OperandA[0]        ; MuxOut[2]   ; 9.899  ; 9.916  ; 10.226 ; 10.236 ;
; OperandA[0]        ; MuxOut[3]   ; 9.517  ; 9.454  ; 9.844  ; 9.781  ;
; OperandA[0]        ; MuxOut[4]   ; 10.754 ; 10.716 ; 11.081 ; 11.023 ;
; OperandA[0]        ; MuxOut[5]   ; 10.328 ; 10.226 ; 10.635 ; 10.553 ;
; OperandA[0]        ; MuxOut[6]   ; 10.291 ; 10.197 ; 10.598 ; 10.524 ;
; OperandA[0]        ; MuxOut[7]   ; 10.301 ; 10.208 ; 10.608 ; 10.535 ;
; OperandA[0]        ; OverflowOut ; 13.223 ; 9.592  ; 10.038 ; 13.496 ;
; OperandA[0]        ; ZeroOut     ; 9.578  ; 9.645  ; 9.927  ; 9.994  ;
; OperandA[1]        ; CarryOut    ; 9.768  ;        ;        ; 10.015 ;
; OperandA[1]        ; MuxOut[1]   ; 8.412  ; 8.295  ; 8.676  ; 8.666  ;
; OperandA[1]        ; MuxOut[2]   ; 9.283  ; 9.300  ; 9.662  ; 9.633  ;
; OperandA[1]        ; MuxOut[3]   ; 8.901  ; 8.838  ; 9.251  ; 9.180  ;
; OperandA[1]        ; MuxOut[4]   ; 10.138 ; 10.100 ; 10.502 ; 10.420 ;
; OperandA[1]        ; MuxOut[5]   ;        ; 9.610  ; 10.032 ;        ;
; OperandA[1]        ; MuxOut[6]   ;        ; 9.581  ; 9.995  ;        ;
; OperandA[1]        ; MuxOut[7]   ;        ; 9.592  ; 10.005 ;        ;
; OperandA[1]        ; OverflowOut ; 12.862 ; 9.790  ; 10.195 ; 13.063 ;
; OperandA[1]        ; ZeroOut     ; 9.145  ; 9.250  ; 9.516  ; 9.514  ;
; OperandA[2]        ; CarryOut    ; 9.079  ;        ;        ; 9.269  ;
; OperandA[2]        ; MuxOut[2]   ; 8.594  ; 8.572  ; 8.877  ; 8.891  ;
; OperandA[2]        ; MuxOut[3]   ; 8.212  ; 8.149  ; 8.505  ; 8.434  ;
; OperandA[2]        ; MuxOut[4]   ; 9.449  ; 9.411  ; 9.756  ; 9.674  ;
; OperandA[2]        ; MuxOut[5]   ;        ; 8.921  ; 9.286  ;        ;
; OperandA[2]        ; MuxOut[6]   ;        ; 8.892  ; 9.249  ;        ;
; OperandA[2]        ; MuxOut[7]   ;        ; 8.903  ; 9.259  ;        ;
; OperandA[2]        ; OverflowOut ; 12.933 ; 9.782  ; 10.199 ; 13.167 ;
; OperandA[2]        ; ZeroOut     ; 9.176  ; 9.300  ; 9.461  ; 9.593  ;
; OperandA[3]        ; CarryOut    ; 8.451  ;        ;        ; 8.684  ;
; OperandA[3]        ; MuxOut[3]   ; 8.066  ; 8.012  ; 8.370  ; 8.306  ;
; OperandA[3]        ; MuxOut[4]   ; 8.821  ; 8.783  ; 9.171  ; 9.089  ;
; OperandA[3]        ; MuxOut[5]   ;        ; 8.293  ; 8.701  ;        ;
; OperandA[3]        ; MuxOut[6]   ;        ; 8.264  ; 8.664  ;        ;
; OperandA[3]        ; MuxOut[7]   ;        ; 8.275  ; 8.674  ;        ;
; OperandA[3]        ; OverflowOut ; 9.609  ; 9.524  ; 9.904  ; 9.915  ;
; OperandA[3]        ; ZeroOut     ; 9.039  ; 9.154  ; 9.333  ; 9.458  ;
; OperandB[0]        ; CarryOut    ; 10.201 ; 10.108 ; 10.532 ; 10.475 ;
; OperandB[0]        ; MuxOut[0]   ; 8.508  ; 8.408  ; 8.774  ; 8.777  ;
; OperandB[0]        ; MuxOut[1]   ; 8.642  ; 8.556  ; 8.948  ; 8.869  ;
; OperandB[0]        ; MuxOut[2]   ; 9.716  ; 9.726  ; 10.047 ; 10.064 ;
; OperandB[0]        ; MuxOut[3]   ; 9.334  ; 9.271  ; 9.665  ; 9.602  ;
; OperandB[0]        ; MuxOut[4]   ; 10.571 ; 10.513 ; 10.902 ; 10.864 ;
; OperandB[0]        ; MuxOut[5]   ; 10.125 ; 10.043 ; 10.492 ; 10.374 ;
; OperandB[0]        ; MuxOut[6]   ; 10.088 ; 10.014 ; 10.455 ; 10.345 ;
; OperandB[0]        ; MuxOut[7]   ; 10.098 ; 10.025 ; 10.465 ; 10.356 ;
; OperandB[0]        ; OverflowOut ; 12.536 ; 10.307 ; 10.745 ; 12.748 ;
; OperandB[0]        ; ZeroOut     ; 9.406  ; 9.480  ; 9.719  ; 9.786  ;
; OperandB[1]        ; CarryOut    ; 9.390  ; 9.298  ; 9.708  ; 9.608  ;
; OperandB[1]        ; MuxOut[1]   ; 8.513  ; 8.434  ; 8.863  ; 8.776  ;
; OperandB[1]        ; MuxOut[2]   ; 8.905  ; 8.916  ; 9.223  ; 9.226  ;
; OperandB[1]        ; MuxOut[3]   ; 8.523  ; 8.460  ; 8.841  ; 8.773  ;
; OperandB[1]        ; MuxOut[4]   ; 9.760  ; 9.703  ; 10.078 ; 10.013 ;
; OperandB[1]        ; MuxOut[5]   ; 9.315  ; 9.232  ; 9.625  ; 9.550  ;
; OperandB[1]        ; MuxOut[6]   ; 9.278  ; 9.203  ; 9.588  ; 9.521  ;
; OperandB[1]        ; MuxOut[7]   ; 9.288  ; 9.214  ; 9.598  ; 9.532  ;
; OperandB[1]        ; OverflowOut ; 11.728 ; 9.964  ; 10.444 ; 11.990 ;
; OperandB[1]        ; ZeroOut     ; 9.284  ; 9.351  ; 9.626  ; 9.701  ;
; OperandB[2]        ; CarryOut    ; 9.359  ; 9.207  ; 9.629  ; 9.534  ;
; OperandB[2]        ; MuxOut[2]   ; 8.815  ; 8.832  ; 9.144  ; 9.114  ;
; OperandB[2]        ; MuxOut[3]   ; 8.443  ; 8.372  ; 8.762  ; 8.699  ;
; OperandB[2]        ; MuxOut[4]   ; 9.694  ; 9.612  ; 9.999  ; 9.939  ;
; OperandB[2]        ; MuxOut[5]   ; 9.224  ; 9.201  ; 9.551  ; 9.471  ;
; OperandB[2]        ; MuxOut[6]   ; 9.187  ; 9.172  ; 9.514  ; 9.442  ;
; OperandB[2]        ; MuxOut[7]   ; 9.197  ; 9.183  ; 9.524  ; 9.453  ;
; OperandB[2]        ; OverflowOut ; 11.378 ; 10.289 ; 10.747 ; 11.621 ;
; OperandB[2]        ; ZeroOut     ; 9.399  ; 9.531  ; 9.726  ; 9.850  ;
; OperandB[3]        ; CarryOut    ; 8.731  ; 8.670  ; 9.075  ; 8.940  ;
; OperandB[3]        ; MuxOut[3]   ; 8.339  ; 8.275  ; 8.650  ; 8.597  ;
; OperandB[3]        ; MuxOut[4]   ; 9.101  ; 9.063  ; 9.427  ; 9.345  ;
; OperandB[3]        ; MuxOut[5]   ; 8.687  ; 8.573  ; 8.957  ; 8.917  ;
; OperandB[3]        ; MuxOut[6]   ; 8.650  ; 8.544  ; 8.920  ; 8.888  ;
; OperandB[3]        ; MuxOut[7]   ; 8.660  ; 8.555  ; 8.930  ; 8.899  ;
; OperandB[3]        ; OverflowOut ; 9.639  ; 9.454  ; 9.841  ; 9.924  ;
; OperandB[3]        ; ZeroOut     ; 9.302  ; 9.427  ; 9.624  ; 9.738  ;
; OperationSelect[0] ; CarryOut    ; 8.191  ; 8.731  ; 9.181  ; 8.455  ;
; OperationSelect[0] ; MuxOut[0]   ; 9.285  ; 9.219  ; 9.645  ; 9.612  ;
; OperationSelect[0] ; MuxOut[1]   ; 8.515  ; 8.430  ; 8.845  ; 8.758  ;
; OperationSelect[0] ; MuxOut[2]   ; 8.545  ; 8.524  ; 8.880  ; 8.851  ;
; OperationSelect[0] ; MuxOut[3]   ; 8.140  ; 8.069  ; 8.467  ; 8.396  ;
; OperationSelect[0] ; MuxOut[4]   ; 8.354  ; 8.320  ; 8.713  ; 8.619  ;
; OperationSelect[0] ; MuxOut[5]   ; 8.376  ; 8.638  ; 9.075  ; 8.672  ;
; OperationSelect[0] ; MuxOut[6]   ; 8.349  ; 8.609  ; 9.038  ; 8.654  ;
; OperationSelect[0] ; MuxOut[7]   ; 8.350  ; 8.620  ; 9.048  ; 8.655  ;
; OperationSelect[0] ; OverflowOut ; 7.986  ; 7.914  ; 8.322  ; 8.242  ;
; OperationSelect[0] ; ZeroOut     ; 9.096  ; 9.228  ; 9.423  ; 9.555  ;
; OperationSelect[1] ; CarryOut    ;        ; 7.794  ; 8.175  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 8.995  ; 8.048  ; 8.418  ; 9.266  ;
; OperationSelect[1] ; MuxOut[1]   ; 8.861  ; 8.115  ; 8.493  ; 9.129  ;
; OperationSelect[1] ; MuxOut[2]   ; 8.374  ; 7.770  ; 8.145  ; 8.639  ;
; OperationSelect[1] ; MuxOut[3]   ; 7.670  ; 7.645  ; 8.027  ; 7.986  ;
; OperationSelect[1] ; MuxOut[4]   ; 8.581  ; 7.879  ; 8.260  ; 8.829  ;
; OperationSelect[1] ; MuxOut[5]   ; 8.618  ; 7.896  ; 8.293  ; 8.908  ;
; OperationSelect[1] ; MuxOut[6]   ; 8.492  ; 7.860  ; 8.247  ; 8.801  ;
; OperationSelect[1] ; MuxOut[7]   ; 8.585  ; 7.876  ; 8.264  ; 8.883  ;
; OperationSelect[1] ; OverflowOut ; 7.964  ;        ;        ; 8.244  ;
; OperationSelect[1] ; ZeroOut     ; 8.635  ; 8.758  ; 9.013  ; 9.017  ;
+--------------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 189.86 MHz ; 189.86 MHz      ; GClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -4.267 ; -140.698         ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.353 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; GClock ; -0.985 ; -32.385             ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; GClock ; 0.927 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -87.810                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.267 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 5.194      ;
; -4.210 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 5.137      ;
; -4.189 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 5.116      ;
; -4.089 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 5.018      ;
; -4.032 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.961      ;
; -4.011 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.940      ;
; -3.933 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.862      ;
; -3.919 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.846      ;
; -3.897 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.825      ;
; -3.879 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.807      ;
; -3.876 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.805      ;
; -3.855 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.784      ;
; -3.822 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.750      ;
; -3.817 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.743      ;
; -3.801 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.729      ;
; -3.796 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.726      ;
; -3.749 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.677      ;
; -3.748 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.676      ;
; -3.747 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.675      ;
; -3.741 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 5.017      ;
; -3.741 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 5.017      ;
; -3.741 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.670      ;
; -3.738 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.668      ;
; -3.719 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.649      ;
; -3.717 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.647      ;
; -3.691 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.619      ;
; -3.690 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.618      ;
; -3.684 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 4.960      ;
; -3.684 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 4.960      ;
; -3.670 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.598      ;
; -3.669 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.597      ;
; -3.665 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.593      ;
; -3.663 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 4.939      ;
; -3.663 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 4.939      ;
; -3.639 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.567      ;
; -3.613 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.542      ;
; -3.585 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.514      ;
; -3.571 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.501      ;
; -3.563 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.493      ;
; -3.555 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.484      ;
; -3.548 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.476      ;
; -3.534 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.463      ;
; -3.531 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.459      ;
; -3.509 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.438      ;
; -3.491 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.419      ;
; -3.488 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.418      ;
; -3.487 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.417      ;
; -3.486 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.412      ;
; -3.483 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.411      ;
; -3.470 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.398      ;
; -3.450 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.380      ;
; -3.434 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.360      ;
; -3.429 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.356      ;
; -3.426 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.068     ; 4.357      ;
; -3.417 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.347      ;
; -3.415 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.345      ;
; -3.400 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.328      ;
; -3.399 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.327      ;
; -3.396 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.326      ;
; -3.393 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 4.669      ;
; -3.393 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.277      ; 4.669      ;
; -3.378 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.307      ;
; -3.377 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.306      ;
; -3.371 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.278      ; 4.648      ;
; -3.371 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.278      ; 4.648      ;
; -3.368 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.297      ;
; -3.361 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.290      ;
; -3.345 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.274      ;
; -3.331 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.261      ;
; -3.308 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.236      ;
; -3.306 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.233      ;
; -3.304 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.230      ;
; -3.303 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.075     ; 4.227      ;
; -3.298 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.225      ;
; -3.297 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.224      ;
; -3.297 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.226      ;
; -3.291 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.276      ; 4.566      ;
; -3.291 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.276      ; 4.566      ;
; -3.277 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.206      ;
; -3.277 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.068     ; 4.208      ;
; -3.276 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.205      ;
; -3.267 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.196      ;
; -3.256 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.183      ;
; -3.256 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.184      ;
; -3.247 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.173      ;
; -3.243 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.075     ; 4.167      ;
; -3.243 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.069     ; 4.173      ;
; -3.230 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.159      ;
; -3.229 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.158      ;
; -3.226 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.152      ;
; -3.223 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.278      ; 4.500      ;
; -3.223 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.278      ; 4.500      ;
; -3.200 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.128      ;
; -3.193 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.068     ; 4.124      ;
; -3.188 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.073     ; 4.114      ;
; -3.185 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.112      ;
; -3.178 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.070     ; 4.107      ;
; -3.164 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.072     ; 4.091      ;
; -3.162 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.090      ;
; -3.152 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 4.080      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.597      ;
; 0.400 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.643      ;
; 0.403 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.647      ;
; 0.409 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.652      ;
; 0.432 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.432      ; 1.035      ;
; 0.437 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.680      ;
; 0.534 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.777      ;
; 0.540 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.087      ; 0.798      ;
; 0.541 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.087      ; 0.799      ;
; 0.547 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.790      ;
; 0.552 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.087      ; 0.810      ;
; 0.557 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.800      ;
; 0.559 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.802      ;
; 0.568 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.811      ;
; 0.568 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.811      ;
; 0.570 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.813      ;
; 0.571 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.814      ;
; 0.571 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.815      ;
; 0.572 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.815      ;
; 0.572 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.071      ; 0.814      ;
; 0.584 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.828      ;
; 0.589 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.832      ;
; 0.592 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.835      ;
; 0.603 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.847      ;
; 0.605 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.848      ;
; 0.614 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.857      ;
; 0.661 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.905      ;
; 0.671 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.915      ;
; 0.702 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.087      ; 0.960      ;
; 0.728 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.073      ; 0.972      ;
; 0.731 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 0.974      ;
; 0.760 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.003      ;
; 0.764 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.009      ;
; 0.774 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.014      ;
; 0.775 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.275     ; 0.671      ;
; 0.776 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.275     ; 0.672      ;
; 0.791 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.033      ;
; 0.813 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.056      ;
; 0.813 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.056      ;
; 0.815 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.059      ;
; 0.815 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.059      ;
; 0.815 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.059      ;
; 0.815 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.059      ;
; 0.832 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.076      ;
; 0.841 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.432      ; 1.444      ;
; 0.841 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.432      ; 1.444      ;
; 0.841 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.432      ; 1.444      ;
; 0.841 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.432      ; 1.444      ;
; 0.850 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.094      ;
; 0.902 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.275     ; 0.798      ;
; 0.905 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.150      ;
; 0.905 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.275     ; 0.801      ;
; 0.907 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.434      ; 1.512      ;
; 0.907 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.434      ; 1.512      ;
; 0.928 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.171      ;
; 0.929 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.172      ;
; 0.932 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.435      ; 1.538      ;
; 0.932 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.435      ; 1.538      ;
; 0.934 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.177      ;
; 0.934 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.175      ;
; 0.935 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.176      ;
; 0.937 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.183      ;
; 0.938 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.182      ;
; 0.938 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.179      ;
; 0.938 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.179      ;
; 0.938 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.179      ;
; 0.939 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.183      ;
; 0.946 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.187      ;
; 0.948 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.194      ;
; 0.961 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.205      ;
; 0.969 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.214      ;
; 0.972 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.213      ;
; 0.972 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.213      ;
; 0.972 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.427      ; 1.570      ;
; 0.972 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.427      ; 1.570      ;
; 0.983 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.229      ;
; 0.984 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.224      ;
; 0.992 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.236      ;
; 1.000 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.242      ;
; 1.006 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.252      ;
; 1.006 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.252      ;
; 1.010 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.253      ;
; 1.012 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.427      ; 1.610      ;
; 1.012 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.427      ; 1.610      ;
; 1.015 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.257      ;
; 1.027 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.269      ;
; 1.027 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.269      ;
; 1.027 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.272      ;
; 1.029 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.270      ;
; 1.030 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.427      ; 1.628      ;
; 1.032 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.071      ; 1.274      ;
; 1.034 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.275      ;
; 1.036 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.279      ;
; 1.036 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.279      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'GClock'                                                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.985 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.067     ; 1.917      ;
; -0.985 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.067     ; 1.917      ;
; -0.913 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.068     ; 1.844      ;
; -0.913 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.068     ; 1.844      ;
; -0.913 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.068     ; 1.844      ;
; -0.913 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.068     ; 1.844      ;
; -0.913 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.068     ; 1.844      ;
; -0.828 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.752      ;
; -0.828 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.752      ;
; -0.828 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.752      ;
; -0.828 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.752      ;
; -0.800 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.724      ;
; -0.800 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.724      ;
; -0.800 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.724      ;
; -0.800 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.724      ;
; -0.800 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.075     ; 1.724      ;
; -0.717 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.646      ;
; -0.702 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.632      ;
; -0.702 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.632      ;
; -0.702 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.632      ;
; -0.702 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.069     ; 1.632      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.681 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.070     ; 1.610      ;
; -0.509 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.437      ;
; -0.509 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.437      ;
; -0.509 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.437      ;
; -0.509 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.437      ;
; -0.509 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.437      ;
; -0.509 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.071     ; 1.437      ;
; -0.420 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.270      ; 1.689      ;
; -0.420 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.270      ; 1.689      ;
; -0.420 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.270      ; 1.689      ;
; -0.420 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.270      ; 1.689      ;
; -0.420 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.270      ; 1.689      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
; -0.373 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.072     ; 1.300      ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'GClock'                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 0.927 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.072      ; 1.170      ;
; 1.011 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.429      ; 1.611      ;
; 1.011 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.429      ; 1.611      ;
; 1.011 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.429      ; 1.611      ;
; 1.011 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.429      ; 1.611      ;
; 1.011 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.429      ; 1.611      ;
; 1.095 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.095 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.095 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.095 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.095 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.095 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.073      ; 1.339      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.291 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.075      ; 1.537      ;
; 1.310 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.557      ;
; 1.310 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.557      ;
; 1.310 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.557      ;
; 1.310 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.557      ;
; 1.326 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.074      ; 1.571      ;
; 1.392 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.632      ;
; 1.392 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.632      ;
; 1.392 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.632      ;
; 1.392 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.632      ;
; 1.392 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.069      ; 1.632      ;
; 1.414 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.655      ;
; 1.414 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.655      ;
; 1.414 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.655      ;
; 1.414 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.070      ; 1.655      ;
; 1.491 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.738      ;
; 1.491 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.738      ;
; 1.491 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.738      ;
; 1.491 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.738      ;
; 1.491 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.076      ; 1.738      ;
; 1.559 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.807      ;
; 1.559 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.077      ; 1.807      ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                                                                   ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.542 ; -0.425 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 5.329  ; 5.565  ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 5.329  ; 5.565  ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 4.949  ; 5.171  ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 5.046  ; 5.189  ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 3.778  ; 4.007  ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 4.691  ; 4.898  ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 4.691  ; 4.898  ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 3.939  ; 4.171  ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 3.571  ; 3.763  ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 2.761  ; 2.987  ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; 0.867  ; 0.760  ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.420 ; -0.670 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.874 ; -1.115 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.691 ; -0.882 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.688 ; -0.895 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.420 ; -0.670 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.649 ; -0.852 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.905 ; -1.080 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.872 ; -1.068 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -1.127 ; -1.300 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.649 ; -0.852 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 8.733  ; 8.524  ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 8.733  ; 8.524  ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 8.278  ; 8.143  ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 8.074  ; 7.918  ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 7.819  ; 7.711  ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 8.448  ; 8.213  ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 8.231  ; 8.053  ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 8.182  ; 8.031  ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 8.038  ; 7.922  ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 12.532 ; 12.338 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 9.865  ; 10.111 ; Rise       ; GClock          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 7.241 ; 7.140 ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 7.963 ; 7.751 ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 7.806 ; 7.631 ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 7.478 ; 7.268 ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 7.241 ; 7.140 ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 7.710 ; 7.526 ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 7.675 ; 7.544 ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 7.752 ; 7.608 ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 7.639 ; 7.523 ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 7.965 ; 7.807 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 8.045 ; 8.270 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 9.854  ; 9.668  ; 10.065 ; 9.898  ;
; OperandA[0]        ; MuxOut[0]   ; 7.730  ; 7.582  ; 7.959  ; 7.806  ;
; OperandA[0]        ; MuxOut[1]   ; 8.297  ; 8.177  ; 8.499  ; 8.384  ;
; OperandA[0]        ; MuxOut[2]   ; 9.421  ; 9.324  ; 9.651  ; 9.552  ;
; OperandA[0]        ; MuxOut[3]   ; 9.008  ; 8.891  ; 9.238  ; 9.121  ;
; OperandA[0]        ; MuxOut[4]   ; 10.202 ; 10.106 ; 10.413 ; 10.317 ;
; OperandA[0]        ; MuxOut[5]   ; 9.756  ; 9.626  ; 9.986  ; 9.837  ;
; OperandA[0]        ; MuxOut[6]   ; 9.716  ; 9.600  ; 9.946  ; 9.811  ;
; OperandA[0]        ; MuxOut[7]   ; 9.722  ; 9.612  ; 9.952  ; 9.823  ;
; OperandA[0]        ; OverflowOut ; 12.586 ; 12.392 ; 12.822 ; 12.633 ;
; OperandA[0]        ; ZeroOut     ; 11.285 ; 11.376 ; 11.496 ; 11.587 ;
; OperandA[1]        ; CarryOut    ; 9.293  ;        ;        ; 9.315  ;
; OperandA[1]        ; MuxOut[1]   ; 7.832  ; 7.685  ; 7.975  ; 7.929  ;
; OperandA[1]        ; MuxOut[2]   ; 8.826  ; 8.763  ; 9.068  ; 8.969  ;
; OperandA[1]        ; MuxOut[3]   ; 8.442  ; 8.330  ; 8.655  ; 8.538  ;
; OperandA[1]        ; MuxOut[4]   ; 9.641  ; 9.545  ; 9.829  ; 9.697  ;
; OperandA[1]        ; MuxOut[5]   ;        ; 9.065  ; 9.403  ;        ;
; OperandA[1]        ; MuxOut[6]   ;        ; 9.039  ; 9.363  ;        ;
; OperandA[1]        ; MuxOut[7]   ;        ; 9.051  ; 9.369  ;        ;
; OperandA[1]        ; OverflowOut ; 12.206 ; 11.896 ; 12.428 ; 12.123 ;
; OperandA[1]        ; ZeroOut     ; 10.724 ; 10.815 ; 10.876 ; 11.003 ;
; OperandA[2]        ; CarryOut    ; 8.516  ;        ;        ; 8.473  ;
; OperandA[2]        ; MuxOut[2]   ; 8.034  ; 7.937  ; 8.203  ; 8.140  ;
; OperandA[2]        ; MuxOut[3]   ; 7.665  ; 7.553  ; 7.813  ; 7.696  ;
; OperandA[2]        ; MuxOut[4]   ; 8.864  ; 8.768  ; 8.987  ; 8.855  ;
; OperandA[2]        ; MuxOut[5]   ;        ; 8.288  ; 8.561  ;        ;
; OperandA[2]        ; MuxOut[6]   ;        ; 8.262  ; 8.521  ;        ;
; OperandA[2]        ; MuxOut[7]   ;        ; 8.274  ; 8.527  ;        ;
; OperandA[2]        ; OverflowOut ; 12.303 ; 12.042 ; 12.446 ; 12.219 ;
; OperandA[2]        ; ZeroOut     ; 9.947  ; 10.038 ; 10.034 ; 10.161 ;
; OperandA[3]        ; CarryOut    ; 7.885  ;        ;        ; 7.940  ;
; OperandA[3]        ; MuxOut[3]   ; 7.509  ; 7.411  ; 7.731  ; 7.652  ;
; OperandA[3]        ; MuxOut[4]   ; 8.233  ; 8.137  ; 8.454  ; 8.322  ;
; OperandA[3]        ; MuxOut[5]   ;        ; 7.657  ; 8.028  ;        ;
; OperandA[3]        ; MuxOut[6]   ;        ; 7.631  ; 7.988  ;        ;
; OperandA[3]        ; MuxOut[7]   ;        ; 7.643  ; 7.994  ;        ;
; OperandA[3]        ; OverflowOut ; 11.035 ; 10.837 ; 11.264 ; 11.061 ;
; OperandA[3]        ; ZeroOut     ; 9.316  ; 9.407  ; 9.501  ; 9.628  ;
; OperandB[0]        ; CarryOut    ; 9.648  ; 9.447  ; 9.857  ; 9.690  ;
; OperandB[0]        ; MuxOut[0]   ; 7.946  ; 7.767  ; 8.094  ; 8.015  ;
; OperandB[0]        ; MuxOut[1]   ; 8.051  ; 7.936  ; 8.269  ; 8.149  ;
; OperandB[0]        ; MuxOut[2]   ; 9.200  ; 9.118  ; 9.443  ; 9.344  ;
; OperandB[0]        ; MuxOut[3]   ; 8.797  ; 8.685  ; 9.030  ; 8.913  ;
; OperandB[0]        ; MuxOut[4]   ; 9.996  ; 9.900  ; 10.205 ; 10.109 ;
; OperandB[0]        ; MuxOut[5]   ; 9.535  ; 9.420  ; 9.778  ; 9.629  ;
; OperandB[0]        ; MuxOut[6]   ; 9.495  ; 9.394  ; 9.738  ; 9.603  ;
; OperandB[0]        ; MuxOut[7]   ; 9.501  ; 9.406  ; 9.744  ; 9.615  ;
; OperandB[0]        ; OverflowOut ; 11.948 ; 11.726 ; 12.155 ; 11.928 ;
; OperandB[0]        ; ZeroOut     ; 11.079 ; 11.170 ; 11.288 ; 11.379 ;
; OperandB[1]        ; CarryOut    ; 8.857  ; 8.657  ; 9.081  ; 8.876  ;
; OperandB[1]        ; MuxOut[1]   ; 8.003  ; 7.883  ; 8.236  ; 8.116  ;
; OperandB[1]        ; MuxOut[2]   ; 8.410  ; 8.327  ; 8.629  ; 8.551  ;
; OperandB[1]        ; MuxOut[3]   ; 8.006  ; 7.894  ; 8.230  ; 8.118  ;
; OperandB[1]        ; MuxOut[4]   ; 9.205  ; 9.109  ; 9.429  ; 9.333  ;
; OperandB[1]        ; MuxOut[5]   ; 8.745  ; 8.629  ; 8.964  ; 8.853  ;
; OperandB[1]        ; MuxOut[6]   ; 8.705  ; 8.603  ; 8.924  ; 8.827  ;
; OperandB[1]        ; MuxOut[7]   ; 8.711  ; 8.615  ; 8.930  ; 8.839  ;
; OperandB[1]        ; OverflowOut ; 11.196 ; 10.999 ; 11.428 ; 11.226 ;
; OperandB[1]        ; ZeroOut     ; 10.288 ; 10.379 ; 10.512 ; 10.603 ;
; OperandB[2]        ; CarryOut    ; 8.784  ; 8.527  ; 8.963  ; 8.771  ;
; OperandB[2]        ; MuxOut[2]   ; 8.314  ; 8.255  ; 8.529  ; 8.422  ;
; OperandB[2]        ; MuxOut[3]   ; 7.933  ; 7.821  ; 8.112  ; 8.000  ;
; OperandB[2]        ; MuxOut[4]   ; 9.132  ; 9.036  ; 9.311  ; 9.215  ;
; OperandB[2]        ; MuxOut[5]   ; 8.615  ; 8.556  ; 8.859  ; 8.735  ;
; OperandB[2]        ; MuxOut[6]   ; 8.575  ; 8.530  ; 8.819  ; 8.709  ;
; OperandB[2]        ; MuxOut[7]   ; 8.581  ; 8.542  ; 8.825  ; 8.721  ;
; OperandB[2]        ; OverflowOut ; 10.828 ; 10.660 ; 11.020 ; 10.847 ;
; OperandB[2]        ; ZeroOut     ; 10.215 ; 10.306 ; 10.394 ; 10.485 ;
; OperandB[3]        ; CarryOut    ; 8.211  ; 8.070  ; 8.416  ; 8.201  ;
; OperandB[3]        ; MuxOut[3]   ; 7.861  ; 7.782  ; 8.040  ; 7.961  ;
; OperandB[3]        ; MuxOut[4]   ; 8.584  ; 8.463  ; 8.764  ; 8.668  ;
; OperandB[3]        ; MuxOut[5]   ; 8.158  ; 7.983  ; 8.289  ; 8.188  ;
; OperandB[3]        ; MuxOut[6]   ; 8.118  ; 7.957  ; 8.249  ; 8.162  ;
; OperandB[3]        ; MuxOut[7]   ; 8.124  ; 7.969  ; 8.255  ; 8.174  ;
; OperandB[3]        ; OverflowOut ; 9.081  ; 8.986  ; 9.307  ; 9.207  ;
; OperandB[3]        ; ZeroOut     ; 9.642  ; 9.758  ; 9.847  ; 9.938  ;
; OperationSelect[0] ; CarryOut    ; 9.518  ; 9.333  ; 9.741  ; 9.551  ;
; OperationSelect[0] ; MuxOut[0]   ; 8.783  ; 8.595  ; 9.024  ; 8.872  ;
; OperationSelect[0] ; MuxOut[1]   ; 8.532  ; 8.389  ; 8.771  ; 8.664  ;
; OperationSelect[0] ; MuxOut[2]   ; 9.086  ; 8.988  ; 9.304  ; 9.211  ;
; OperationSelect[0] ; MuxOut[3]   ; 8.673  ; 8.556  ; 8.891  ; 8.778  ;
; OperationSelect[0] ; MuxOut[4]   ; 9.866  ; 9.770  ; 10.089 ; 9.993  ;
; OperationSelect[0] ; MuxOut[5]   ; 9.421  ; 9.290  ; 9.639  ; 9.513  ;
; OperationSelect[0] ; MuxOut[6]   ; 9.381  ; 9.264  ; 9.599  ; 9.487  ;
; OperationSelect[0] ; MuxOut[7]   ; 9.387  ; 9.276  ; 9.605  ; 9.499  ;
; OperationSelect[0] ; OverflowOut ; 7.434  ; 7.310  ; 7.658  ; 7.529  ;
; OperationSelect[0] ; ZeroOut     ; 10.949 ; 11.040 ; 11.172 ; 11.263 ;
; OperationSelect[1] ; CarryOut    ;        ; 7.176  ; 7.528  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 8.522  ; 7.412  ; 7.772  ; 8.594  ;
; OperationSelect[1] ; MuxOut[1]   ; 8.294  ; 7.560  ; 7.882  ; 8.413  ;
; OperationSelect[1] ; MuxOut[2]   ; 7.805  ; 7.154  ; 7.492  ; 7.887  ;
; OperationSelect[1] ; MuxOut[3]   ; 7.620  ; 7.533  ; 7.861  ; 7.796  ;
; OperationSelect[1] ; MuxOut[4]   ; 8.062  ; 7.264  ; 7.607  ; 8.108  ;
; OperationSelect[1] ; MuxOut[5]   ; 8.155  ; 7.275  ; 7.640  ; 8.256  ;
; OperationSelect[1] ; MuxOut[6]   ; 7.978  ; 7.242  ; 7.592  ; 8.124  ;
; OperationSelect[1] ; MuxOut[7]   ; 8.115  ; 7.259  ; 7.604  ; 8.235  ;
; OperationSelect[1] ; OverflowOut ; 7.456  ;        ;        ; 7.564  ;
; OperationSelect[1] ; ZeroOut     ; 8.753  ; 9.900  ; 9.935  ; 9.150  ;
+--------------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+--------------------+-------------+--------+-------+-------+--------+
; Input Port         ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+--------------------+-------------+--------+-------+-------+--------+
; OperandA[0]        ; CarryOut    ; 9.398  ; 9.195 ; 9.595 ; 9.376  ;
; OperandA[0]        ; MuxOut[0]   ; 7.452  ; 7.307 ; 7.670 ; 7.520  ;
; OperandA[0]        ; MuxOut[1]   ; 7.904  ; 7.792 ; 8.122 ; 8.010  ;
; OperandA[0]        ; MuxOut[2]   ; 8.912  ; 8.857 ; 9.109 ; 9.038  ;
; OperandA[0]        ; MuxOut[3]   ; 8.566  ; 8.451 ; 8.747 ; 8.632  ;
; OperandA[0]        ; MuxOut[4]   ; 9.694  ; 9.565 ; 9.875 ; 9.746  ;
; OperandA[0]        ; MuxOut[5]   ; 9.284  ; 9.179 ; 9.465 ; 9.376  ;
; OperandA[0]        ; MuxOut[6]   ; 9.245  ; 9.153 ; 9.426 ; 9.350  ;
; OperandA[0]        ; MuxOut[7]   ; 9.251  ; 9.164 ; 9.432 ; 9.361  ;
; OperandA[0]        ; OverflowOut ; 12.008 ; 8.534 ; 9.001 ; 11.978 ;
; OperandA[0]        ; ZeroOut     ; 8.554  ; 8.698 ; 8.772 ; 8.916  ;
; OperandA[1]        ; CarryOut    ; 8.837  ;       ;       ; 8.826  ;
; OperandA[1]        ; MuxOut[1]   ; 7.545  ; 7.403 ; 7.680 ; 7.635  ;
; OperandA[1]        ; MuxOut[2]   ; 8.351  ; 8.304 ; 8.580 ; 8.488  ;
; OperandA[1]        ; MuxOut[3]   ; 8.020  ; 7.910 ; 8.197 ; 8.082  ;
; OperandA[1]        ; MuxOut[4]   ; 9.172  ; 9.079 ; 9.325 ; 9.196  ;
; OperandA[1]        ; MuxOut[5]   ;        ; 8.618 ; 8.915 ;        ;
; OperandA[1]        ; MuxOut[6]   ;        ; 8.592 ; 8.876 ;        ;
; OperandA[1]        ; MuxOut[7]   ;        ; 8.603 ; 8.882 ;        ;
; OperandA[1]        ; OverflowOut ; 11.698 ; 8.722 ; 9.129 ; 11.576 ;
; OperandA[1]        ; ZeroOut     ; 8.165  ; 8.339 ; 8.397 ; 8.474  ;
; OperandA[2]        ; CarryOut    ; 8.204  ;       ;       ; 8.157  ;
; OperandA[2]        ; MuxOut[2]   ; 7.717  ; 7.629 ; 7.879 ; 7.822  ;
; OperandA[2]        ; MuxOut[3]   ; 7.387  ; 7.277 ; 7.528 ; 7.413  ;
; OperandA[2]        ; MuxOut[4]   ; 8.539  ; 8.446 ; 8.656 ; 8.527  ;
; OperandA[2]        ; MuxOut[5]   ;        ; 7.985 ; 8.246 ;        ;
; OperandA[2]        ; MuxOut[6]   ;        ; 7.959 ; 8.207 ;        ;
; OperandA[2]        ; MuxOut[7]   ;        ; 7.970 ; 8.213 ;        ;
; OperandA[2]        ; OverflowOut ; 11.772 ; 8.716 ; 9.133 ; 11.648 ;
; OperandA[2]        ; ZeroOut     ; 8.194  ; 8.416 ; 8.330 ; 8.557  ;
; OperandA[3]        ; CarryOut    ; 7.601  ;       ;       ; 7.649  ;
; OperandA[3]        ; MuxOut[3]   ; 7.223  ; 7.128 ; 7.436 ; 7.327  ;
; OperandA[3]        ; MuxOut[4]   ; 7.936  ; 7.843 ; 8.148 ; 8.019  ;
; OperandA[3]        ; MuxOut[5]   ;        ; 7.382 ; 7.738 ;        ;
; OperandA[3]        ; MuxOut[6]   ;        ; 7.356 ; 7.699 ;        ;
; OperandA[3]        ; MuxOut[7]   ;        ; 7.367 ; 7.705 ;        ;
; OperandA[3]        ; OverflowOut ; 8.659  ; 8.481 ; 8.881 ; 8.752  ;
; OperandA[3]        ; ZeroOut     ; 8.045  ; 8.252 ; 8.244 ; 8.465  ;
; OperandB[0]        ; CarryOut    ; 9.232  ; 9.013 ; 9.434 ; 9.246  ;
; OperandB[0]        ; MuxOut[0]   ; 7.660  ; 7.486 ; 7.799 ; 7.721  ;
; OperandB[0]        ; MuxOut[1]   ; 7.745  ; 7.628 ; 7.941 ; 7.829  ;
; OperandB[0]        ; MuxOut[2]   ; 8.746  ; 8.675 ; 8.948 ; 8.901  ;
; OperandB[0]        ; MuxOut[3]   ; 8.384  ; 8.269 ; 8.617 ; 8.502  ;
; OperandB[0]        ; MuxOut[4]   ; 9.512  ; 9.383 ; 9.745 ; 9.616  ;
; OperandB[0]        ; MuxOut[5]   ; 9.102  ; 9.013 ; 9.335 ; 9.215  ;
; OperandB[0]        ; MuxOut[6]   ; 9.063  ; 8.987 ; 9.296 ; 9.189  ;
; OperandB[0]        ; MuxOut[7]   ; 9.069  ; 8.998 ; 9.302 ; 9.200  ;
; OperandB[0]        ; OverflowOut ; 11.385 ; 9.186 ; 9.650 ; 11.289 ;
; OperandB[0]        ; ZeroOut     ; 8.390  ; 8.539 ; 8.591 ; 8.735  ;
; OperandB[1]        ; CarryOut    ; 8.479  ; 8.259 ; 8.692 ; 8.467  ;
; OperandB[1]        ; MuxOut[1]   ; 7.622  ; 7.510 ; 7.850 ; 7.733  ;
; OperandB[1]        ; MuxOut[2]   ; 7.993  ; 7.921 ; 8.206 ; 8.129  ;
; OperandB[1]        ; MuxOut[3]   ; 7.630  ; 7.515 ; 7.838 ; 7.723  ;
; OperandB[1]        ; MuxOut[4]   ; 8.758  ; 8.629 ; 8.966 ; 8.837  ;
; OperandB[1]        ; MuxOut[5]   ; 8.348  ; 8.260 ; 8.556 ; 8.473  ;
; OperandB[1]        ; MuxOut[6]   ; 8.309  ; 8.234 ; 8.517 ; 8.447  ;
; OperandB[1]        ; MuxOut[7]   ; 8.315  ; 8.245 ; 8.523 ; 8.458  ;
; OperandB[1]        ; OverflowOut ; 10.639 ; 8.864 ; 9.397 ; 10.598 ;
; OperandB[1]        ; ZeroOut     ; 8.272  ; 8.416 ; 8.495 ; 8.644  ;
; OperandB[2]        ; CarryOut    ; 8.461  ; 8.207 ; 8.606 ; 8.400  ;
; OperandB[2]        ; MuxOut[2]   ; 7.923  ; 7.873 ; 8.118 ; 8.026  ;
; OperandB[2]        ; MuxOut[3]   ; 7.578  ; 7.463 ; 7.771 ; 7.656  ;
; OperandB[2]        ; MuxOut[4]   ; 8.706  ; 8.577 ; 8.899 ; 8.770  ;
; OperandB[2]        ; MuxOut[5]   ; 8.296  ; 8.242 ; 8.489 ; 8.387  ;
; OperandB[2]        ; MuxOut[6]   ; 8.257  ; 8.216 ; 8.450 ; 8.361  ;
; OperandB[2]        ; MuxOut[7]   ; 8.263  ; 8.227 ; 8.456 ; 8.372  ;
; OperandB[2]        ; OverflowOut ; 10.322 ; 9.175 ; 9.657 ; 10.268 ;
; OperandB[2]        ; ZeroOut     ; 8.380  ; 8.607 ; 8.573 ; 8.800  ;
; OperandB[3]        ; CarryOut    ; 7.876  ; 7.723 ; 8.078 ; 7.865  ;
; OperandB[3]        ; MuxOut[3]   ; 7.494  ; 7.385 ; 7.668 ; 7.573  ;
; OperandB[3]        ; MuxOut[4]   ; 8.211  ; 8.093 ; 8.364 ; 8.235  ;
; OperandB[3]        ; MuxOut[5]   ; 7.812  ; 7.657 ; 7.954 ; 7.859  ;
; OperandB[3]        ; MuxOut[6]   ; 7.773  ; 7.631 ; 7.915 ; 7.833  ;
; OperandB[3]        ; MuxOut[7]   ; 7.779  ; 7.642 ; 7.921 ; 7.844  ;
; OperandB[3]        ; OverflowOut ; 8.681  ; 8.419 ; 8.814 ; 8.761  ;
; OperandB[3]        ; ZeroOut     ; 8.302  ; 8.523 ; 8.490 ; 8.697  ;
; OperationSelect[0] ; CarryOut    ; 7.358  ; 7.778 ; 8.184 ; 7.434  ;
; OperationSelect[0] ; MuxOut[0]   ; 8.389  ; 8.208 ; 8.618 ; 8.471  ;
; OperationSelect[0] ; MuxOut[1]   ; 7.626  ; 7.509 ; 7.834 ; 7.717  ;
; OperationSelect[0] ; MuxOut[2]   ; 7.672  ; 7.583 ; 7.884 ; 7.790  ;
; OperationSelect[0] ; MuxOut[3]   ; 7.290  ; 7.175 ; 7.498 ; 7.383  ;
; OperationSelect[0] ; MuxOut[4]   ; 7.508  ; 7.419 ; 7.730 ; 7.593  ;
; OperationSelect[0] ; MuxOut[5]   ; 7.536  ; 7.717 ; 8.069 ; 7.644  ;
; OperationSelect[0] ; MuxOut[6]   ; 7.507  ; 7.691 ; 8.030 ; 7.630  ;
; OperationSelect[0] ; MuxOut[7]   ; 7.504  ; 7.702 ; 8.036 ; 7.631  ;
; OperationSelect[0] ; OverflowOut ; 7.168  ; 7.047 ; 7.381 ; 7.255  ;
; OperationSelect[0] ; ZeroOut     ; 8.092  ; 8.319 ; 8.300 ; 8.527  ;
; OperationSelect[1] ; CarryOut    ;        ; 6.920 ; 7.257 ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 8.102  ; 7.142 ; 7.489 ; 8.148  ;
; OperationSelect[1] ; MuxOut[1]   ; 7.950  ; 7.218 ; 7.514 ; 8.041  ;
; OperationSelect[1] ; MuxOut[2]   ; 7.521  ; 6.897 ; 7.221 ; 7.597  ;
; OperationSelect[1] ; MuxOut[3]   ; 6.860  ; 6.789 ; 7.099 ; 7.012  ;
; OperationSelect[1] ; MuxOut[4]   ; 7.716  ; 7.005 ; 7.334 ; 7.772  ;
; OperationSelect[1] ; MuxOut[5]   ; 7.737  ; 7.017 ; 7.366 ; 7.845  ;
; OperationSelect[1] ; MuxOut[6]   ; 7.620  ; 6.984 ; 7.319 ; 7.757  ;
; OperationSelect[1] ; MuxOut[7]   ; 7.699  ; 7.000 ; 7.331 ; 7.824  ;
; OperationSelect[1] ; OverflowOut ; 7.133  ;       ;       ; 7.251  ;
; OperationSelect[1] ; ZeroOut     ; 7.674  ; 7.889 ; 7.929 ; 8.039  ;
+--------------------+-------------+--------+-------+-------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; GClock ; -1.784 ; -46.507          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; GClock ; 0.181 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; GClock ; -0.116 ; -0.900              ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; GClock ; 0.500 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; GClock ; -3.000 ; -73.203                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'GClock'                                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                          ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.784 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.730      ;
; -1.724 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.670      ;
; -1.714 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.660      ;
; -1.713 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.660      ;
; -1.653 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.600      ;
; -1.643 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.590      ;
; -1.614 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.561      ;
; -1.605 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.552      ;
; -1.601 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.547      ;
; -1.572 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.518      ;
; -1.554 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.501      ;
; -1.545 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.492      ;
; -1.544 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.491      ;
; -1.543 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.490      ;
; -1.535 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.661      ;
; -1.535 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.661      ;
; -1.535 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.482      ;
; -1.530 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.477      ;
; -1.525 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.472      ;
; -1.523 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.470      ;
; -1.515 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.460      ;
; -1.501 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.448      ;
; -1.491 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.437      ;
; -1.488 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.434      ;
; -1.483 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.430      ;
; -1.475 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.601      ;
; -1.475 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.601      ;
; -1.473 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.420      ;
; -1.465 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.412      ;
; -1.465 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.591      ;
; -1.465 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.591      ;
; -1.463 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.410      ;
; -1.455 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.402      ;
; -1.453 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.400      ;
; -1.447 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.394      ;
; -1.444 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.390      ;
; -1.431 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.378      ;
; -1.429 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.376      ;
; -1.422 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.369      ;
; -1.420 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.367      ;
; -1.417 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.364      ;
; -1.402 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.349      ;
; -1.393 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.340      ;
; -1.387 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.334      ;
; -1.377 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.324      ;
; -1.372 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.317      ;
; -1.370 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.317      ;
; -1.369 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.316      ;
; -1.360 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.307      ;
; -1.359 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.306      ;
; -1.357 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.302      ;
; -1.352 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.478      ;
; -1.352 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.478      ;
; -1.345 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.291      ;
; -1.342 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.289      ;
; -1.340 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.287      ;
; -1.336 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.282      ;
; -1.331 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.278      ;
; -1.326 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.273      ;
; -1.323 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.449      ;
; -1.323 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.449      ;
; -1.321 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.268      ;
; -1.318 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.265      ;
; -1.313 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.260      ;
; -1.312 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.259      ;
; -1.311 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.258      ;
; -1.310 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.257      ;
; -1.309 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.256      ;
; -1.301 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.247      ;
; -1.300 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.247      ;
; -1.294 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.043     ; 2.238      ;
; -1.287 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.233      ;
; -1.286 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.232      ;
; -1.280 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.225      ;
; -1.276 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q     ; GClock       ; GClock      ; 1.000        ; -0.045     ; 2.218      ;
; -1.275 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.220      ;
; -1.274 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.220      ;
; -1.266 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.213      ;
; -1.266 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.138      ; 2.391      ;
; -1.266 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.138      ; 2.391      ;
; -1.264 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.211      ;
; -1.256 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.202      ;
; -1.256 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.203      ;
; -1.254 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.200      ;
; -1.252 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.041     ; 2.198      ;
; -1.250 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.197      ;
; -1.247 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.194      ;
; -1.246 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.193      ;
; -1.242 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.368      ;
; -1.242 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.368      ;
; -1.239 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.365      ;
; -1.239 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                   ; GClock       ; GClock      ; 1.000        ; 0.139      ; 2.365      ;
; -1.235 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.182      ;
; -1.232 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.179      ;
; -1.230 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.177      ;
; -1.229 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.176      ;
; -1.227 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.174      ;
; -1.223 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 2.168      ;
; -1.217 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q              ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q      ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.164      ;
; -1.216 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                   ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.040     ; 2.163      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'GClock'                                                                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                           ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.307      ;
; 0.193 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.319      ;
; 0.196 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.227      ; 0.507      ;
; 0.199 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.325      ;
; 0.205 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.331      ;
; 0.212 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.338      ;
; 0.259 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.049      ; 0.392      ;
; 0.260 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.049      ; 0.393      ;
; 0.264 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.390      ;
; 0.265 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.049      ; 0.398      ;
; 0.267 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.392      ;
; 0.268 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.394      ;
; 0.270 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.395      ;
; 0.271 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.397      ;
; 0.273 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.401      ;
; 0.276 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.402      ;
; 0.276 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.402      ;
; 0.278 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.404      ;
; 0.293 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.420      ;
; 0.296 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.422      ;
; 0.301 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.428      ;
; 0.307 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.433      ;
; 0.327 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.049      ; 0.460      ;
; 0.339 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.465      ;
; 0.340 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.466      ;
; 0.346 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.472      ;
; 0.347 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.473      ;
; 0.354 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.480      ;
; 0.371 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.496      ;
; 0.386 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.510      ;
; 0.394 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.519      ;
; 0.396 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.137     ; 0.343      ;
; 0.397 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.137     ; 0.344      ;
; 0.398 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.227      ; 0.709      ;
; 0.398 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.227      ; 0.709      ;
; 0.398 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.227      ; 0.709      ;
; 0.398 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.227      ; 0.709      ;
; 0.403 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.529      ;
; 0.403 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.529      ;
; 0.403 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.529      ;
; 0.403 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.529      ;
; 0.408 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.534      ;
; 0.408 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.534      ;
; 0.409 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.535      ;
; 0.427 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.553      ;
; 0.429 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.555      ;
; 0.438 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.564      ;
; 0.439 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.228      ; 0.751      ;
; 0.439 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.228      ; 0.751      ;
; 0.455 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.583      ;
; 0.462 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.137     ; 0.410      ;
; 0.463 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.589      ;
; 0.465 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.590      ;
; 0.465 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.590      ;
; 0.465 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.590      ;
; 0.466 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; -0.137     ; 0.413      ;
; 0.466 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.591      ;
; 0.467 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.592      ;
; 0.468 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.593      ;
; 0.468 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.596      ;
; 0.477 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.602      ;
; 0.478 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.603      ;
; 0.479 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.229      ; 0.792      ;
; 0.479 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.229      ; 0.792      ;
; 0.482 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.608      ;
; 0.487 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.614      ;
; 0.489 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.612      ;
; 0.496 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.803      ;
; 0.497 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.804      ;
; 0.498 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.623      ;
; 0.499 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.624      ;
; 0.501 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.628      ;
; 0.501 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.628      ;
; 0.501 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.626      ;
; 0.503 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.628      ;
; 0.503 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.628      ;
; 0.503 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.629      ;
; 0.507 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.632      ;
; 0.510 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.817      ;
; 0.511 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.818      ;
; 0.513 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.639      ;
; 0.515 ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.040      ; 0.639      ;
; 0.518 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.223      ; 0.825      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'GClock'                                                                                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.116 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.063      ;
; -0.116 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.063      ;
; -0.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.020      ;
; -0.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.020      ;
; -0.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.020      ;
; -0.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.020      ;
; -0.073 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.040     ; 1.020      ;
; -0.042 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.984      ;
; -0.042 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.984      ;
; -0.042 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.984      ;
; -0.042 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.984      ;
; -0.027 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.969      ;
; -0.027 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.969      ;
; -0.027 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.969      ;
; -0.027 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.969      ;
; -0.027 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 1.000        ; -0.045     ; 0.969      ;
; 0.028  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.918      ;
; 0.042  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.905      ;
; 0.042  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.905      ;
; 0.042  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.905      ;
; 0.042  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.040     ; 0.905      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.051  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 1.000        ; -0.041     ; 0.895      ;
; 0.157  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.788      ;
; 0.157  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.788      ;
; 0.157  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.788      ;
; 0.157  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.788      ;
; 0.157  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.788      ;
; 0.157  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.788      ;
; 0.177  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.133      ; 0.943      ;
; 0.177  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.133      ; 0.943      ;
; 0.177  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.133      ; 0.943      ;
; 0.177  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.133      ; 0.943      ;
; 0.177  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 1.000        ; 0.133      ; 0.943      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
; 0.242  ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 1.000        ; -0.042     ; 0.703      ;
+--------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'GClock'                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.626      ;
; 0.533 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.224      ; 0.841      ;
; 0.533 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.224      ; 0.841      ;
; 0.533 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.224      ; 0.841      ;
; 0.533 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.224      ; 0.841      ;
; 0.533 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.224      ; 0.841      ;
; 0.578 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.704      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.668 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.795      ;
; 0.683 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.810      ;
; 0.683 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.810      ;
; 0.683 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.810      ;
; 0.683 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.043      ; 0.810      ;
; 0.685 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ; GClock       ; GClock      ; 0.000        ; 0.042      ; 0.811      ;
; 0.731 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.853      ;
; 0.731 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.853      ;
; 0.731 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.853      ;
; 0.731 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.853      ;
; 0.731 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.038      ; 0.853      ;
; 0.739 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.862      ;
; 0.739 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.862      ;
; 0.739 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.862      ;
; 0.739 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ; GClock       ; GClock      ; 0.000        ; 0.039      ; 0.862      ;
; 0.778 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.906      ;
; 0.778 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.906      ;
; 0.778 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.906      ;
; 0.778 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.906      ;
; 0.778 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.906      ;
; 0.806 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.934      ;
; 0.806 ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ; GClock       ; GClock      ; 0.000        ; 0.044      ; 0.934      ;
+-------+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'GClock'                                                                                                                                                                   ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; GClock ; Rise       ; GClock                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|enARdFF_2:sign_reg|int_q                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:1:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:2:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:3:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:4:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:0:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:1:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:2:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:3:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:4:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:5:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:7:bit_n|int_q                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:0:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:1:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:2:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:3:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:4:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:5:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:6:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:quotient_reg|enARdFF_2:\regloop:7:bit_n|int_q               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:1:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:2:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:3:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:4:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:5:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:6:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:7:bit_n|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:0:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:1:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:2:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; -0.075 ; 0.109        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:3:bit_n|int_q ;
; -0.075 ; 0.109        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:4:bit_n|int_q ;
; -0.075 ; 0.109        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:5:bit_n|int_q ;
; -0.075 ; 0.109        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:6:bit_n|int_q ;
; -0.075 ; 0.109        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_B_right_shift|enARdFF_2:\regloop:7:bit_n|int_q ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                 ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:0:b|int_q                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:5:b|int_q                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:6:b|int_q                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitRegister:remainder_reg|enARdFF_2:\reg_n_bits:7:b|int_q                    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerDatapath:dataPath|nBitShiftRegister:divisor_reg|enARdFF_2:\regloop:6:bit_n|int_q                ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:0:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:1:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:2:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:3:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:4:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:5:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:6:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitRegister:reg_P|enARdFF_2:\reg_n_bits:7:b|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; multiplierTopLevel:multiplier_inst|multiplierDatapath:dataPath|nBitShiftRegister:reg_A_left_shift|enARdFF_2:\regloop:0:bit_n|int_q  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; GClock ; Rise       ; dividerTopLevel:divider_inst|dividerControlpath:controlPath|enARdFF_2:stateReg0|int_q                                               ;
+--------+--------------+----------------+-----------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.363 ; -0.068 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 2.737  ; 3.400  ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 2.737  ; 3.400  ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 2.579  ; 3.136  ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 2.559  ; 3.207  ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 1.966  ; 2.562  ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 2.425  ; 3.059  ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 2.425  ; 3.059  ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 2.059  ; 2.696  ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 1.864  ; 2.489  ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 1.441  ; 2.025  ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; 0.542  ; 0.251  ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.221 ; -0.777 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.445 ; -1.035 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.335 ; -0.909 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.317 ; -0.899 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.221 ; -0.777 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.314 ; -0.868 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.440 ; -1.013 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.439 ; -1.012 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.566 ; -1.159 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.314 ; -0.868 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 4.864 ; 5.090 ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 4.864 ; 5.090 ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 4.665 ; 4.860 ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 4.554 ; 4.755 ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 4.530 ; 4.598 ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 4.781 ; 4.981 ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 4.687 ; 4.853 ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 4.660 ; 4.839 ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 4.567 ; 4.742 ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 6.893 ; 7.156 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 5.848 ; 5.566 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 4.164 ; 4.225 ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 4.470 ; 4.659 ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 4.412 ; 4.578 ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 4.229 ; 4.382 ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 4.164 ; 4.225 ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 4.381 ; 4.551 ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 4.400 ; 4.551 ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 4.436 ; 4.587 ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 4.374 ; 4.547 ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 4.520 ; 4.728 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 4.778 ; 4.648 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; CarryOut    ; 5.464 ; 5.647 ; 6.088 ; 6.271 ;
; OperandA[0]        ; MuxOut[0]   ; 4.414 ; 4.515 ; 5.024 ; 5.118 ;
; OperandA[0]        ; MuxOut[1]   ; 4.741 ; 4.811 ; 5.338 ; 5.415 ;
; OperandA[0]        ; MuxOut[2]   ; 5.319 ; 5.420 ; 5.943 ; 6.044 ;
; OperandA[0]        ; MuxOut[3]   ; 5.146 ; 5.193 ; 5.770 ; 5.817 ;
; OperandA[0]        ; MuxOut[4]   ; 5.804 ; 5.868 ; 6.428 ; 6.492 ;
; OperandA[0]        ; MuxOut[5]   ; 5.565 ; 5.530 ; 6.189 ; 6.154 ;
; OperandA[0]        ; MuxOut[6]   ; 5.541 ; 5.507 ; 6.165 ; 6.131 ;
; OperandA[0]        ; MuxOut[7]   ; 5.535 ; 5.509 ; 6.159 ; 6.133 ;
; OperandA[0]        ; OverflowOut ; 6.846 ; 7.109 ; 7.502 ; 7.772 ;
; OperandA[0]        ; ZeroOut     ; 6.495 ; 6.382 ; 7.119 ; 7.006 ;
; OperandA[1]        ; CarryOut    ; 5.180 ;       ;       ; 5.952 ;
; OperandA[1]        ; MuxOut[1]   ; 4.491 ; 4.540 ; 5.063 ; 5.165 ;
; OperandA[1]        ; MuxOut[2]   ; 4.970 ; 5.103 ; 5.624 ; 5.725 ;
; OperandA[1]        ; MuxOut[3]   ; 4.770 ; 4.824 ; 5.451 ; 5.498 ;
; OperandA[1]        ; MuxOut[4]   ; 5.375 ; 5.471 ; 6.109 ; 6.173 ;
; OperandA[1]        ; MuxOut[5]   ;       ; 5.246 ; 5.870 ;       ;
; OperandA[1]        ; MuxOut[6]   ;       ; 5.223 ; 5.846 ;       ;
; OperandA[1]        ; MuxOut[7]   ;       ; 5.225 ; 5.840 ;       ;
; OperandA[1]        ; OverflowOut ; 6.625 ; 6.951 ; 7.175 ; 7.508 ;
; OperandA[1]        ; ZeroOut     ; 6.098 ; 5.953 ; 6.800 ; 6.687 ;
; OperandA[2]        ; CarryOut    ; 4.757 ;       ;       ; 5.464 ;
; OperandA[2]        ; MuxOut[2]   ; 4.537 ; 4.653 ; 5.112 ; 5.246 ;
; OperandA[2]        ; MuxOut[3]   ; 4.347 ; 4.401 ; 4.963 ; 5.010 ;
; OperandA[2]        ; MuxOut[4]   ; 4.952 ; 5.048 ; 5.621 ; 5.685 ;
; OperandA[2]        ; MuxOut[5]   ;       ; 4.823 ; 5.382 ;       ;
; OperandA[2]        ; MuxOut[6]   ;       ; 4.800 ; 5.358 ;       ;
; OperandA[2]        ; MuxOut[7]   ;       ; 4.802 ; 5.352 ;       ;
; OperandA[2]        ; OverflowOut ; 6.616 ; 6.931 ; 7.245 ; 7.579 ;
; OperandA[2]        ; ZeroOut     ; 5.675 ; 5.530 ; 6.312 ; 6.199 ;
; OperandA[3]        ; CarryOut    ; 4.508 ;       ;       ; 5.190 ;
; OperandA[3]        ; MuxOut[3]   ; 4.337 ; 4.406 ; 4.923 ; 4.992 ;
; OperandA[3]        ; MuxOut[4]   ; 4.703 ; 4.799 ; 5.347 ; 5.411 ;
; OperandA[3]        ; MuxOut[5]   ;       ; 4.574 ; 5.108 ;       ;
; OperandA[3]        ; MuxOut[6]   ;       ; 4.551 ; 5.084 ;       ;
; OperandA[3]        ; MuxOut[7]   ;       ; 4.553 ; 5.078 ;       ;
; OperandA[3]        ; OverflowOut ; 6.047 ; 6.338 ; 6.650 ; 6.934 ;
; OperandA[3]        ; ZeroOut     ; 5.426 ; 5.281 ; 6.038 ; 5.925 ;
; OperandB[0]        ; CarryOut    ; 5.352 ; 5.517 ; 5.965 ; 6.148 ;
; OperandB[0]        ; MuxOut[0]   ; 4.526 ; 4.600 ; 5.103 ; 5.230 ;
; OperandB[0]        ; MuxOut[1]   ; 4.609 ; 4.679 ; 5.215 ; 5.285 ;
; OperandB[0]        ; MuxOut[2]   ; 5.189 ; 5.290 ; 5.820 ; 5.921 ;
; OperandB[0]        ; MuxOut[3]   ; 5.016 ; 5.063 ; 5.647 ; 5.694 ;
; OperandB[0]        ; MuxOut[4]   ; 5.674 ; 5.738 ; 6.305 ; 6.369 ;
; OperandB[0]        ; MuxOut[5]   ; 5.435 ; 5.418 ; 6.066 ; 6.031 ;
; OperandB[0]        ; MuxOut[6]   ; 5.411 ; 5.395 ; 6.042 ; 6.008 ;
; OperandB[0]        ; MuxOut[7]   ; 5.405 ; 5.397 ; 6.036 ; 6.010 ;
; OperandB[0]        ; OverflowOut ; 6.507 ; 6.797 ; 7.141 ; 7.431 ;
; OperandB[0]        ; ZeroOut     ; 6.365 ; 6.252 ; 6.996 ; 6.883 ;
; OperandB[1]        ; CarryOut    ; 4.952 ; 5.120 ; 5.543 ; 5.704 ;
; OperandB[1]        ; MuxOut[1]   ; 4.586 ; 4.656 ; 5.187 ; 5.257 ;
; OperandB[1]        ; MuxOut[2]   ; 4.792 ; 4.893 ; 5.376 ; 5.477 ;
; OperandB[1]        ; MuxOut[3]   ; 4.619 ; 4.666 ; 5.203 ; 5.250 ;
; OperandB[1]        ; MuxOut[4]   ; 5.277 ; 5.341 ; 5.861 ; 5.925 ;
; OperandB[1]        ; MuxOut[5]   ; 5.038 ; 5.018 ; 5.622 ; 5.609 ;
; OperandB[1]        ; MuxOut[6]   ; 5.014 ; 4.995 ; 5.598 ; 5.586 ;
; OperandB[1]        ; MuxOut[7]   ; 5.008 ; 4.997 ; 5.592 ; 5.588 ;
; OperandB[1]        ; OverflowOut ; 6.145 ; 6.431 ; 6.789 ; 7.068 ;
; OperandB[1]        ; ZeroOut     ; 5.968 ; 5.855 ; 6.552 ; 6.439 ;
; OperandB[2]        ; CarryOut    ; 4.933 ; 5.040 ; 5.542 ; 5.677 ;
; OperandB[2]        ; MuxOut[2]   ; 4.720 ; 4.854 ; 5.350 ; 5.445 ;
; OperandB[2]        ; MuxOut[3]   ; 4.539 ; 4.586 ; 5.176 ; 5.223 ;
; OperandB[2]        ; MuxOut[4]   ; 5.197 ; 5.261 ; 5.834 ; 5.898 ;
; OperandB[2]        ; MuxOut[5]   ; 4.958 ; 4.999 ; 5.595 ; 5.608 ;
; OperandB[2]        ; MuxOut[6]   ; 4.934 ; 4.976 ; 5.571 ; 5.585 ;
; OperandB[2]        ; MuxOut[7]   ; 4.928 ; 4.978 ; 5.565 ; 5.587 ;
; OperandB[2]        ; OverflowOut ; 5.963 ; 6.236 ; 6.595 ; 6.861 ;
; OperandB[2]        ; ZeroOut     ; 5.888 ; 5.775 ; 6.525 ; 6.412 ;
; OperandB[3]        ; CarryOut    ; 4.656 ; 4.773 ; 5.274 ; 5.340 ;
; OperandB[3]        ; MuxOut[3]   ; 4.506 ; 4.575 ; 5.102 ; 5.171 ;
; OperandB[3]        ; MuxOut[4]   ; 4.930 ; 4.994 ; 5.497 ; 5.565 ;
; OperandB[3]        ; MuxOut[5]   ; 4.691 ; 4.722 ; 5.258 ; 5.340 ;
; OperandB[3]        ; MuxOut[6]   ; 4.667 ; 4.699 ; 5.234 ; 5.317 ;
; OperandB[3]        ; MuxOut[7]   ; 4.661 ; 4.701 ; 5.228 ; 5.319 ;
; OperandB[3]        ; OverflowOut ; 5.108 ; 5.307 ; 5.699 ; 5.891 ;
; OperandB[3]        ; ZeroOut     ; 5.621 ; 5.508 ; 6.192 ; 6.075 ;
; OperationSelect[0] ; CarryOut    ; 5.275 ; 5.458 ; 5.876 ; 6.059 ;
; OperationSelect[0] ; MuxOut[0]   ; 4.910 ; 5.045 ; 5.537 ; 5.685 ;
; OperationSelect[0] ; MuxOut[1]   ; 4.806 ; 4.917 ; 5.432 ; 5.556 ;
; OperationSelect[0] ; MuxOut[2]   ; 5.130 ; 5.231 ; 5.731 ; 5.832 ;
; OperationSelect[0] ; MuxOut[3]   ; 4.957 ; 5.004 ; 5.558 ; 5.605 ;
; OperationSelect[0] ; MuxOut[4]   ; 5.615 ; 5.679 ; 6.216 ; 6.280 ;
; OperationSelect[0] ; MuxOut[5]   ; 5.376 ; 5.341 ; 5.977 ; 5.942 ;
; OperationSelect[0] ; MuxOut[6]   ; 5.352 ; 5.318 ; 5.953 ; 5.919 ;
; OperationSelect[0] ; MuxOut[7]   ; 5.346 ; 5.320 ; 5.947 ; 5.921 ;
; OperationSelect[0] ; OverflowOut ; 4.287 ; 4.368 ; 4.895 ; 4.969 ;
; OperationSelect[0] ; ZeroOut     ; 6.306 ; 6.193 ; 6.907 ; 6.794 ;
; OperationSelect[1] ; CarryOut    ;       ; 4.291 ; 4.797 ;       ;
; OperationSelect[1] ; MuxOut[0]   ; 4.790 ; 4.413 ; 4.891 ; 5.540 ;
; OperationSelect[1] ; MuxOut[1]   ; 4.708 ; 4.482 ; 5.004 ; 5.436 ;
; OperationSelect[1] ; MuxOut[2]   ; 4.442 ; 4.263 ; 4.766 ; 5.140 ;
; OperationSelect[1] ; MuxOut[3]   ; 4.399 ; 4.467 ; 4.999 ; 5.067 ;
; OperationSelect[1] ; MuxOut[4]   ; 4.601 ; 4.352 ; 4.850 ; 5.295 ;
; OperationSelect[1] ; MuxOut[5]   ; 4.681 ; 4.375 ; 4.888 ; 5.367 ;
; OperationSelect[1] ; MuxOut[6]   ; 4.587 ; 4.345 ; 4.855 ; 5.284 ;
; OperationSelect[1] ; MuxOut[7]   ; 4.644 ; 4.352 ; 4.856 ; 5.341 ;
; OperationSelect[1] ; OverflowOut ; 4.305 ;       ;       ; 4.982 ;
; OperationSelect[1] ; ZeroOut     ; 5.171 ; 5.492 ; 6.298 ; 5.593 ;
+--------------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; CarryOut    ; 5.234 ; 5.381 ; 5.829 ; 5.973 ;
; OperandA[0]        ; MuxOut[0]   ; 4.266 ; 4.365 ; 4.868 ; 4.960 ;
; OperandA[0]        ; MuxOut[1]   ; 4.514 ; 4.589 ; 5.126 ; 5.201 ;
; OperandA[0]        ; MuxOut[2]   ; 5.017 ; 5.137 ; 5.612 ; 5.732 ;
; OperandA[0]        ; MuxOut[3]   ; 4.839 ; 4.892 ; 5.434 ; 5.487 ;
; OperandA[0]        ; MuxOut[4]   ; 5.422 ; 5.513 ; 6.017 ; 6.108 ;
; OperandA[0]        ; MuxOut[5]   ; 5.302 ; 5.301 ; 5.894 ; 5.896 ;
; OperandA[0]        ; MuxOut[6]   ; 5.276 ; 5.277 ; 5.868 ; 5.872 ;
; OperandA[0]        ; MuxOut[7]   ; 5.270 ; 5.278 ; 5.862 ; 5.873 ;
; OperandA[0]        ; OverflowOut ; 6.541 ; 5.099 ; 5.522 ; 7.422 ;
; OperandA[0]        ; ZeroOut     ; 5.026 ; 4.910 ; 5.638 ; 5.522 ;
; OperandA[1]        ; CarryOut    ; 4.947 ;       ;       ; 5.688 ;
; OperandA[1]        ; MuxOut[1]   ; 4.339 ; 4.386 ; 4.904 ; 5.003 ;
; OperandA[1]        ; MuxOut[2]   ; 4.730 ; 4.850 ; 5.364 ; 5.465 ;
; OperandA[1]        ; MuxOut[3]   ; 4.552 ; 4.605 ; 5.204 ; 5.250 ;
; OperandA[1]        ; MuxOut[4]   ; 5.135 ; 5.226 ; 5.836 ; 5.899 ;
; OperandA[1]        ; MuxOut[5]   ;       ; 5.014 ; 5.609 ;       ;
; OperandA[1]        ; MuxOut[6]   ;       ; 4.990 ; 5.583 ;       ;
; OperandA[1]        ; MuxOut[7]   ;       ; 4.991 ; 5.577 ;       ;
; OperandA[1]        ; OverflowOut ; 6.356 ; 5.187 ; 5.590 ; 7.212 ;
; OperandA[1]        ; ZeroOut     ; 4.823 ; 4.735 ; 5.440 ; 5.300 ;
; OperandA[2]        ; CarryOut    ; 4.596 ;       ;       ; 5.294 ;
; OperandA[2]        ; MuxOut[2]   ; 4.377 ; 4.484 ; 4.944 ; 5.071 ;
; OperandA[2]        ; MuxOut[3]   ; 4.201 ; 4.254 ; 4.810 ; 4.856 ;
; OperandA[2]        ; MuxOut[4]   ; 4.784 ; 4.875 ; 5.442 ; 5.505 ;
; OperandA[2]        ; MuxOut[5]   ;       ; 4.663 ; 5.215 ;       ;
; OperandA[2]        ; MuxOut[6]   ;       ; 4.639 ; 5.189 ;       ;
; OperandA[2]        ; MuxOut[7]   ;       ; 4.640 ; 5.183 ;       ;
; OperandA[2]        ; OverflowOut ; 6.343 ; 5.159 ; 5.576 ; 7.262 ;
; OperandA[2]        ; ZeroOut     ; 4.807 ; 4.694 ; 5.409 ; 5.303 ;
; OperandA[3]        ; CarryOut    ; 4.360 ;       ;       ; 5.034 ;
; OperandA[3]        ; MuxOut[3]   ; 4.189 ; 4.237 ; 4.750 ; 4.798 ;
; OperandA[3]        ; MuxOut[4]   ; 4.548 ; 4.639 ; 5.182 ; 5.245 ;
; OperandA[3]        ; MuxOut[5]   ;       ; 4.427 ; 4.955 ;       ;
; OperandA[3]        ; MuxOut[6]   ;       ; 4.403 ; 4.929 ;       ;
; OperandA[3]        ; MuxOut[7]   ;       ; 4.404 ; 4.923 ;       ;
; OperandA[3]        ; OverflowOut ; 4.902 ; 5.062 ; 5.441 ; 5.650 ;
; OperandA[3]        ; ZeroOut     ; 4.790 ; 4.682 ; 5.351 ; 5.243 ;
; OperandB[0]        ; CarryOut    ; 5.141 ; 5.285 ; 5.747 ; 5.911 ;
; OperandB[0]        ; MuxOut[0]   ; 4.375 ; 4.447 ; 4.945 ; 5.069 ;
; OperandB[0]        ; MuxOut[1]   ; 4.435 ; 4.510 ; 5.015 ; 5.090 ;
; OperandB[0]        ; MuxOut[2]   ; 4.924 ; 5.044 ; 5.530 ; 5.650 ;
; OperandB[0]        ; MuxOut[3]   ; 4.746 ; 4.799 ; 5.352 ; 5.405 ;
; OperandB[0]        ; MuxOut[4]   ; 5.329 ; 5.420 ; 5.935 ; 6.026 ;
; OperandB[0]        ; MuxOut[5]   ; 5.206 ; 5.208 ; 5.832 ; 5.814 ;
; OperandB[0]        ; MuxOut[6]   ; 5.180 ; 5.184 ; 5.806 ; 5.790 ;
; OperandB[0]        ; MuxOut[7]   ; 5.174 ; 5.185 ; 5.800 ; 5.791 ;
; OperandB[0]        ; OverflowOut ; 6.204 ; 5.432 ; 5.841 ; 7.061 ;
; OperandB[0]        ; ZeroOut     ; 4.947 ; 4.831 ; 5.527 ; 5.411 ;
; OperandB[1]        ; CarryOut    ; 4.757 ; 4.906 ; 5.341 ; 5.483 ;
; OperandB[1]        ; MuxOut[1]   ; 4.365 ; 4.440 ; 4.970 ; 5.045 ;
; OperandB[1]        ; MuxOut[2]   ; 4.540 ; 4.660 ; 5.124 ; 5.244 ;
; OperandB[1]        ; MuxOut[3]   ; 4.362 ; 4.415 ; 4.946 ; 4.999 ;
; OperandB[1]        ; MuxOut[4]   ; 4.945 ; 5.036 ; 5.529 ; 5.620 ;
; OperandB[1]        ; MuxOut[5]   ; 4.827 ; 4.824 ; 5.404 ; 5.408 ;
; OperandB[1]        ; MuxOut[6]   ; 4.801 ; 4.800 ; 5.378 ; 5.384 ;
; OperandB[1]        ; MuxOut[7]   ; 4.795 ; 4.801 ; 5.372 ; 5.385 ;
; OperandB[1]        ; OverflowOut ; 5.851 ; 5.283 ; 5.678 ; 6.726 ;
; OperandB[1]        ; ZeroOut     ; 4.877 ; 4.761 ; 5.482 ; 5.366 ;
; OperandB[2]        ; CarryOut    ; 4.766 ; 4.863 ; 5.347 ; 5.472 ;
; OperandB[2]        ; MuxOut[2]   ; 4.520 ; 4.640 ; 5.127 ; 5.229 ;
; OperandB[2]        ; MuxOut[3]   ; 4.371 ; 4.424 ; 4.952 ; 5.005 ;
; OperandB[2]        ; MuxOut[4]   ; 4.954 ; 5.045 ; 5.535 ; 5.626 ;
; OperandB[2]        ; MuxOut[5]   ; 4.784 ; 4.833 ; 5.393 ; 5.414 ;
; OperandB[2]        ; MuxOut[6]   ; 4.758 ; 4.809 ; 5.367 ; 5.390 ;
; OperandB[2]        ; MuxOut[7]   ; 4.752 ; 4.810 ; 5.361 ; 5.391 ;
; OperandB[2]        ; OverflowOut ; 5.697 ; 5.432 ; 5.852 ; 6.542 ;
; OperandB[2]        ; ZeroOut     ; 4.977 ; 4.864 ; 5.558 ; 5.445 ;
; OperandB[3]        ; CarryOut    ; 4.481 ; 4.589 ; 5.093 ; 5.158 ;
; OperandB[3]        ; MuxOut[3]   ; 4.303 ; 4.351 ; 4.898 ; 4.946 ;
; OperandB[3]        ; MuxOut[4]   ; 4.669 ; 4.760 ; 5.281 ; 5.369 ;
; OperandB[3]        ; MuxOut[5]   ; 4.510 ; 4.548 ; 5.079 ; 5.160 ;
; OperandB[3]        ; MuxOut[6]   ; 4.484 ; 4.524 ; 5.053 ; 5.136 ;
; OperandB[3]        ; MuxOut[7]   ; 4.478 ; 4.525 ; 5.047 ; 5.137 ;
; OperandB[3]        ; OverflowOut ; 4.900 ; 4.998 ; 5.423 ; 5.641 ;
; OperandB[3]        ; ZeroOut     ; 4.904 ; 4.796 ; 5.499 ; 5.391 ;
; OperationSelect[0] ; CarryOut    ; 4.226 ; 4.609 ; 5.136 ; 4.899 ;
; OperationSelect[0] ; MuxOut[0]   ; 4.705 ; 4.837 ; 5.325 ; 5.470 ;
; OperationSelect[0] ; MuxOut[1]   ; 4.355 ; 4.430 ; 4.956 ; 5.031 ;
; OperationSelect[0] ; MuxOut[2]   ; 4.366 ; 4.478 ; 4.966 ; 5.071 ;
; OperationSelect[0] ; MuxOut[3]   ; 4.193 ; 4.246 ; 4.793 ; 4.846 ;
; OperationSelect[0] ; MuxOut[4]   ; 4.318 ; 4.410 ; 4.942 ; 4.998 ;
; OperationSelect[0] ; MuxOut[5]   ; 4.346 ; 4.569 ; 5.129 ; 5.030 ;
; OperationSelect[0] ; MuxOut[6]   ; 4.331 ; 4.545 ; 5.103 ; 5.017 ;
; OperationSelect[0] ; MuxOut[7]   ; 4.316 ; 4.546 ; 5.097 ; 5.010 ;
; OperationSelect[0] ; OverflowOut ; 4.144 ; 4.224 ; 4.744 ; 4.817 ;
; OperationSelect[0] ; ZeroOut     ; 4.799 ; 4.686 ; 5.399 ; 5.286 ;
; OperationSelect[1] ; CarryOut    ;       ; 4.151 ; 4.652 ;       ;
; OperationSelect[1] ; MuxOut[0]   ; 4.572 ; 4.265 ; 4.739 ; 5.295 ;
; OperationSelect[1] ; MuxOut[1]   ; 4.527 ; 4.289 ; 4.797 ; 5.226 ;
; OperationSelect[1] ; MuxOut[2]   ; 4.293 ; 4.122 ; 4.620 ; 4.981 ;
; OperationSelect[1] ; MuxOut[3]   ; 3.999 ; 4.060 ; 4.598 ; 4.660 ;
; OperationSelect[1] ; MuxOut[4]   ; 4.420 ; 4.209 ; 4.704 ; 5.111 ;
; OperationSelect[1] ; MuxOut[5]   ; 4.464 ; 4.233 ; 4.741 ; 5.147 ;
; OperationSelect[1] ; MuxOut[6]   ; 4.400 ; 4.202 ; 4.707 ; 5.086 ;
; OperationSelect[1] ; MuxOut[7]   ; 4.428 ; 4.209 ; 4.708 ; 5.120 ;
; OperationSelect[1] ; OverflowOut ; 4.136 ;       ;       ; 4.813 ;
; OperationSelect[1] ; ZeroOut     ; 4.581 ; 4.492 ; 5.213 ; 5.039 ;
+--------------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.775   ; 0.181 ; -1.180   ; 0.500   ; -3.000              ;
;  GClock          ; -4.775   ; 0.181 ; -1.180   ; 0.500   ; -3.000              ;
; Design-wide TNS  ; -160.081 ; 0.0   ; -41.591  ; 0.0     ; -87.81              ;
;  GClock          ; -160.081 ; 0.000 ; -41.591  ; 0.000   ; -87.810             ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; -0.363 ; -0.068 ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; 5.869  ; 6.261  ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; 5.869  ; 6.261  ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; 5.434  ; 5.753  ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; 5.524  ; 5.825  ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; 4.181  ; 4.534  ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; 5.156  ; 5.521  ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; 5.156  ; 5.521  ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; 4.356  ; 4.725  ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; 3.955  ; 4.286  ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; 3.099  ; 3.442  ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GReset       ; GClock     ; 0.988  ; 0.915  ; Rise       ; GClock          ;
; OperandA[*]  ; GClock     ; -0.221 ; -0.670 ; Rise       ; GClock          ;
;  OperandA[0] ; GClock     ; -0.445 ; -1.035 ; Rise       ; GClock          ;
;  OperandA[1] ; GClock     ; -0.335 ; -0.882 ; Rise       ; GClock          ;
;  OperandA[2] ; GClock     ; -0.317 ; -0.895 ; Rise       ; GClock          ;
;  OperandA[3] ; GClock     ; -0.221 ; -0.670 ; Rise       ; GClock          ;
; OperandB[*]  ; GClock     ; -0.314 ; -0.852 ; Rise       ; GClock          ;
;  OperandB[0] ; GClock     ; -0.440 ; -1.013 ; Rise       ; GClock          ;
;  OperandB[1] ; GClock     ; -0.439 ; -1.012 ; Rise       ; GClock          ;
;  OperandB[2] ; GClock     ; -0.566 ; -1.159 ; Rise       ; GClock          ;
;  OperandB[3] ; GClock     ; -0.314 ; -0.852 ; Rise       ; GClock          ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 9.549  ; 9.518  ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 9.549  ; 9.518  ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 9.095  ; 9.080  ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 8.866  ; 8.843  ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 8.607  ; 8.592  ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 9.240  ; 9.154  ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 9.027  ; 8.971  ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 8.980  ; 8.952  ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 8.822  ; 8.825  ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 13.764 ; 13.726 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 11.009 ; 11.042 ; Rise       ; GClock          ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MuxOut[*]   ; GClock     ; 4.164 ; 4.225 ; Rise       ; GClock          ;
;  MuxOut[0]  ; GClock     ; 4.470 ; 4.659 ; Rise       ; GClock          ;
;  MuxOut[1]  ; GClock     ; 4.412 ; 4.578 ; Rise       ; GClock          ;
;  MuxOut[2]  ; GClock     ; 4.229 ; 4.382 ; Rise       ; GClock          ;
;  MuxOut[3]  ; GClock     ; 4.164 ; 4.225 ; Rise       ; GClock          ;
;  MuxOut[4]  ; GClock     ; 4.381 ; 4.551 ; Rise       ; GClock          ;
;  MuxOut[5]  ; GClock     ; 4.400 ; 4.551 ; Rise       ; GClock          ;
;  MuxOut[6]  ; GClock     ; 4.436 ; 4.587 ; Rise       ; GClock          ;
;  MuxOut[7]  ; GClock     ; 4.374 ; 4.547 ; Rise       ; GClock          ;
; OverflowOut ; GClock     ; 4.520 ; 4.728 ; Rise       ; GClock          ;
; ZeroOut     ; GClock     ; 4.778 ; 4.648 ; Rise       ; GClock          ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Progagation Delay                                                    ;
+--------------------+-------------+--------+--------+--------+--------+
; Input Port         ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------------+-------------+--------+--------+--------+--------+
; OperandA[0]        ; CarryOut    ; 10.862 ; 10.827 ; 11.217 ; 11.192 ;
; OperandA[0]        ; MuxOut[0]   ; 8.577  ; 8.512  ; 8.934  ; 8.860  ;
; OperandA[0]        ; MuxOut[1]   ; 9.238  ; 9.149  ; 9.566  ; 9.486  ;
; OperandA[0]        ; MuxOut[2]   ; 10.467 ; 10.438 ; 10.832 ; 10.803 ;
; OperandA[0]        ; MuxOut[3]   ; 10.031 ; 9.958  ; 10.396 ; 10.323 ;
; OperandA[0]        ; MuxOut[4]   ; 11.333 ; 11.248 ; 11.698 ; 11.613 ;
; OperandA[0]        ; MuxOut[5]   ; 10.843 ; 10.699 ; 11.208 ; 11.054 ;
; OperandA[0]        ; MuxOut[6]   ; 10.804 ; 10.670 ; 11.169 ; 11.025 ;
; OperandA[0]        ; MuxOut[7]   ; 10.815 ; 10.682 ; 11.180 ; 11.037 ;
; OperandA[0]        ; OverflowOut ; 13.846 ; 13.808 ; 14.238 ; 14.209 ;
; OperandA[0]        ; ZeroOut     ; 12.563 ; 12.613 ; 12.928 ; 12.978 ;
; OperandA[1]        ; CarryOut    ; 10.247 ;        ;        ; 10.544 ;
; OperandA[1]        ; MuxOut[1]   ; 8.718  ; 8.597  ; 8.992  ; 8.983  ;
; OperandA[1]        ; MuxOut[2]   ; 9.783  ; 9.799  ; 10.184 ; 10.155 ;
; OperandA[1]        ; MuxOut[3]   ; 9.346  ; 9.282  ; 9.748  ; 9.675  ;
; OperandA[1]        ; MuxOut[4]   ; 10.634 ; 10.594 ; 11.050 ; 10.965 ;
; OperandA[1]        ; MuxOut[5]   ;        ; 10.084 ; 10.560 ;        ;
; OperandA[1]        ; MuxOut[6]   ;        ; 10.055 ; 10.521 ;        ;
; OperandA[1]        ; MuxOut[7]   ;        ; 10.067 ; 10.532 ;        ;
; OperandA[1]        ; OverflowOut ; 13.411 ; 13.330 ; 13.730 ; 13.658 ;
; OperandA[1]        ; ZeroOut     ; 11.909 ; 11.914 ; 12.280 ; 12.330 ;
; OperandA[2]        ; CarryOut    ; 9.410  ;        ;        ; 9.607  ;
; OperandA[2]        ; MuxOut[2]   ; 8.926  ; 8.905  ; 9.219  ; 9.235  ;
; OperandA[2]        ; MuxOut[3]   ; 8.509  ; 8.445  ; 8.811  ; 8.738  ;
; OperandA[2]        ; MuxOut[4]   ; 9.797  ; 9.757  ; 10.113 ; 10.028 ;
; OperandA[2]        ; MuxOut[5]   ;        ; 9.247  ; 9.623  ;        ;
; OperandA[2]        ; MuxOut[6]   ;        ; 9.218  ; 9.584  ;        ;
; OperandA[2]        ; MuxOut[7]   ;        ; 9.230  ; 9.595  ;        ;
; OperandA[2]        ; OverflowOut ; 13.501 ; 13.456 ; 13.802 ; 13.794 ;
; OperandA[2]        ; ZeroOut     ; 11.072 ; 11.077 ; 11.343 ; 11.393 ;
; OperandA[3]        ; CarryOut    ; 8.751  ;        ;        ; 8.995  ;
; OperandA[3]        ; MuxOut[3]   ; 8.366  ; 8.326  ; 8.695  ; 8.667  ;
; OperandA[3]        ; MuxOut[4]   ; 9.138  ; 9.098  ; 9.501  ; 9.416  ;
; OperandA[3]        ; MuxOut[5]   ;        ; 8.588  ; 9.011  ;        ;
; OperandA[3]        ; MuxOut[6]   ;        ; 8.559  ; 8.972  ;        ;
; OperandA[3]        ; MuxOut[7]   ;        ; 8.571  ; 8.983  ;        ;
; OperandA[3]        ; OverflowOut ; 12.158 ; 12.144 ; 12.511 ; 12.488 ;
; OperandA[3]        ; ZeroOut     ; 10.413 ; 10.418 ; 10.731 ; 10.781 ;
; OperandB[0]        ; CarryOut    ; 10.638 ; 10.576 ; 10.981 ; 10.956 ;
; OperandB[0]        ; MuxOut[0]   ; 8.813  ; 8.710  ; 9.089  ; 9.094  ;
; OperandB[0]        ; MuxOut[1]   ; 8.961  ; 8.879  ; 9.315  ; 9.226  ;
; OperandB[0]        ; MuxOut[2]   ; 10.216 ; 10.190 ; 10.596 ; 10.567 ;
; OperandB[0]        ; MuxOut[3]   ; 9.780  ; 9.707  ; 10.160 ; 10.087 ;
; OperandB[0]        ; MuxOut[4]   ; 11.082 ; 10.997 ; 11.462 ; 11.377 ;
; OperandB[0]        ; MuxOut[5]   ; 10.592 ; 10.475 ; 10.972 ; 10.818 ;
; OperandB[0]        ; MuxOut[6]   ; 10.553 ; 10.446 ; 10.933 ; 10.789 ;
; OperandB[0]        ; MuxOut[7]   ; 10.564 ; 10.458 ; 10.944 ; 10.801 ;
; OperandB[0]        ; OverflowOut ; 13.133 ; 13.104 ; 13.498 ; 13.461 ;
; OperandB[0]        ; ZeroOut     ; 12.312 ; 12.362 ; 12.692 ; 12.742 ;
; OperandB[1]        ; CarryOut    ; 9.790  ; 9.729  ; 10.121 ; 10.051 ;
; OperandB[1]        ; MuxOut[1]   ; 8.932  ; 8.843  ; 9.280  ; 9.191  ;
; OperandB[1]        ; MuxOut[2]   ; 9.369  ; 9.342  ; 9.691  ; 9.673  ;
; OperandB[1]        ; MuxOut[3]   ; 8.933  ; 8.860  ; 9.255  ; 9.182  ;
; OperandB[1]        ; MuxOut[4]   ; 10.235 ; 10.150 ; 10.557 ; 10.472 ;
; OperandB[1]        ; MuxOut[5]   ; 9.745  ; 9.627  ; 10.067 ; 9.958  ;
; OperandB[1]        ; MuxOut[6]   ; 9.706  ; 9.598  ; 10.028 ; 9.929  ;
; OperandB[1]        ; MuxOut[7]   ; 9.717  ; 9.610  ; 10.039 ; 9.941  ;
; OperandB[1]        ; OverflowOut ; 12.333 ; 12.319 ; 12.702 ; 12.679 ;
; OperandB[1]        ; ZeroOut     ; 11.465 ; 11.515 ; 11.787 ; 11.837 ;
; OperandB[2]        ; CarryOut    ; 9.697  ; 9.557  ; 10.017 ; 9.937  ;
; OperandB[2]        ; MuxOut[2]   ; 9.229  ; 9.250  ; 9.586  ; 9.545  ;
; OperandB[2]        ; MuxOut[3]   ; 8.796  ; 8.732  ; 9.141  ; 9.068  ;
; OperandB[2]        ; MuxOut[4]   ; 10.084 ; 10.044 ; 10.443 ; 10.364 ;
; OperandB[2]        ; MuxOut[5]   ; 9.573  ; 9.534  ; 9.953  ; 9.854  ;
; OperandB[2]        ; MuxOut[6]   ; 9.534  ; 9.505  ; 9.914  ; 9.825  ;
; OperandB[2]        ; MuxOut[7]   ; 9.545  ; 9.517  ; 9.925  ; 9.837  ;
; OperandB[2]        ; OverflowOut ; 11.919 ; 11.926 ; 12.259 ; 12.257 ;
; OperandB[2]        ; ZeroOut     ; 11.359 ; 11.364 ; 11.679 ; 11.723 ;
; OperandB[3]        ; CarryOut    ; 9.085  ; 9.037  ; 9.433  ; 9.298  ;
; OperandB[3]        ; MuxOut[3]   ; 8.736  ; 8.708  ; 9.054  ; 9.026  ;
; OperandB[3]        ; MuxOut[4]   ; 9.543  ; 9.458  ; 9.820  ; 9.780  ;
; OperandB[3]        ; MuxOut[5]   ; 9.053  ; 8.922  ; 9.314  ; 9.270  ;
; OperandB[3]        ; MuxOut[6]   ; 9.014  ; 8.893  ; 9.275  ; 9.241  ;
; OperandB[3]        ; MuxOut[7]   ; 9.025  ; 8.905  ; 9.286  ; 9.253  ;
; OperandB[3]        ; OverflowOut ; 10.065 ; 10.080 ; 10.408 ; 10.414 ;
; OperandB[3]        ; ZeroOut     ; 10.773 ; 10.823 ; 11.095 ; 11.100 ;
; OperationSelect[0] ; CarryOut    ; 10.499 ; 10.464 ; 10.848 ; 10.804 ;
; OperationSelect[0] ; MuxOut[0]   ; 9.704  ; 9.638  ; 10.079 ; 10.048 ;
; OperationSelect[0] ; MuxOut[1]   ; 9.469  ; 9.395  ; 9.842  ; 9.803  ;
; OperationSelect[0] ; MuxOut[2]   ; 10.104 ; 10.075 ; 10.444 ; 10.415 ;
; OperationSelect[0] ; MuxOut[3]   ; 9.668  ; 9.595  ; 10.008 ; 9.935  ;
; OperationSelect[0] ; MuxOut[4]   ; 10.970 ; 10.885 ; 11.310 ; 11.225 ;
; OperationSelect[0] ; MuxOut[5]   ; 10.480 ; 10.336 ; 10.820 ; 10.685 ;
; OperationSelect[0] ; MuxOut[6]   ; 10.441 ; 10.307 ; 10.781 ; 10.656 ;
; OperationSelect[0] ; MuxOut[7]   ; 10.452 ; 10.319 ; 10.792 ; 10.668 ;
; OperationSelect[0] ; OverflowOut ; 8.270  ; 8.197  ; 8.620  ; 8.538  ;
; OperationSelect[0] ; ZeroOut     ; 12.200 ; 12.250 ; 12.540 ; 12.590 ;
; OperationSelect[1] ; CarryOut    ;        ; 8.069  ; 8.464  ;        ;
; OperationSelect[1] ; MuxOut[0]   ; 9.443  ; 8.339  ; 8.720  ; 9.754  ;
; OperationSelect[1] ; MuxOut[1]   ; 9.230  ; 8.489  ; 8.892  ; 9.535  ;
; OperationSelect[1] ; MuxOut[2]   ; 8.676  ; 8.046  ; 8.435  ; 8.952  ;
; OperationSelect[1] ; MuxOut[3]   ; 8.490  ; 8.470  ; 8.858  ; 8.843  ;
; OperationSelect[1] ; MuxOut[4]   ; 8.948  ; 8.158  ; 8.553  ; 9.191  ;
; OperationSelect[1] ; MuxOut[5]   ; 9.062  ; 8.174  ; 8.587  ; 9.352  ;
; OperationSelect[1] ; MuxOut[6]   ; 8.873  ; 8.138  ; 8.539  ; 9.199  ;
; OperationSelect[1] ; MuxOut[7]   ; 9.029  ; 8.155  ; 8.557  ; 9.328  ;
; OperationSelect[1] ; OverflowOut ; 8.307  ;        ;        ; 8.581  ;
; OperationSelect[1] ; ZeroOut     ; 9.830  ; 10.936 ; 11.245 ; 10.213 ;
+--------------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Progagation Delay                                        ;
+--------------------+-------------+-------+-------+-------+-------+
; Input Port         ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------------+-------------+-------+-------+-------+-------+
; OperandA[0]        ; CarryOut    ; 5.234 ; 5.381 ; 5.829 ; 5.973 ;
; OperandA[0]        ; MuxOut[0]   ; 4.266 ; 4.365 ; 4.868 ; 4.960 ;
; OperandA[0]        ; MuxOut[1]   ; 4.514 ; 4.589 ; 5.126 ; 5.201 ;
; OperandA[0]        ; MuxOut[2]   ; 5.017 ; 5.137 ; 5.612 ; 5.732 ;
; OperandA[0]        ; MuxOut[3]   ; 4.839 ; 4.892 ; 5.434 ; 5.487 ;
; OperandA[0]        ; MuxOut[4]   ; 5.422 ; 5.513 ; 6.017 ; 6.108 ;
; OperandA[0]        ; MuxOut[5]   ; 5.302 ; 5.301 ; 5.894 ; 5.896 ;
; OperandA[0]        ; MuxOut[6]   ; 5.276 ; 5.277 ; 5.868 ; 5.872 ;
; OperandA[0]        ; MuxOut[7]   ; 5.270 ; 5.278 ; 5.862 ; 5.873 ;
; OperandA[0]        ; OverflowOut ; 6.541 ; 5.099 ; 5.522 ; 7.422 ;
; OperandA[0]        ; ZeroOut     ; 5.026 ; 4.910 ; 5.638 ; 5.522 ;
; OperandA[1]        ; CarryOut    ; 4.947 ;       ;       ; 5.688 ;
; OperandA[1]        ; MuxOut[1]   ; 4.339 ; 4.386 ; 4.904 ; 5.003 ;
; OperandA[1]        ; MuxOut[2]   ; 4.730 ; 4.850 ; 5.364 ; 5.465 ;
; OperandA[1]        ; MuxOut[3]   ; 4.552 ; 4.605 ; 5.204 ; 5.250 ;
; OperandA[1]        ; MuxOut[4]   ; 5.135 ; 5.226 ; 5.836 ; 5.899 ;
; OperandA[1]        ; MuxOut[5]   ;       ; 5.014 ; 5.609 ;       ;
; OperandA[1]        ; MuxOut[6]   ;       ; 4.990 ; 5.583 ;       ;
; OperandA[1]        ; MuxOut[7]   ;       ; 4.991 ; 5.577 ;       ;
; OperandA[1]        ; OverflowOut ; 6.356 ; 5.187 ; 5.590 ; 7.212 ;
; OperandA[1]        ; ZeroOut     ; 4.823 ; 4.735 ; 5.440 ; 5.300 ;
; OperandA[2]        ; CarryOut    ; 4.596 ;       ;       ; 5.294 ;
; OperandA[2]        ; MuxOut[2]   ; 4.377 ; 4.484 ; 4.944 ; 5.071 ;
; OperandA[2]        ; MuxOut[3]   ; 4.201 ; 4.254 ; 4.810 ; 4.856 ;
; OperandA[2]        ; MuxOut[4]   ; 4.784 ; 4.875 ; 5.442 ; 5.505 ;
; OperandA[2]        ; MuxOut[5]   ;       ; 4.663 ; 5.215 ;       ;
; OperandA[2]        ; MuxOut[6]   ;       ; 4.639 ; 5.189 ;       ;
; OperandA[2]        ; MuxOut[7]   ;       ; 4.640 ; 5.183 ;       ;
; OperandA[2]        ; OverflowOut ; 6.343 ; 5.159 ; 5.576 ; 7.262 ;
; OperandA[2]        ; ZeroOut     ; 4.807 ; 4.694 ; 5.409 ; 5.303 ;
; OperandA[3]        ; CarryOut    ; 4.360 ;       ;       ; 5.034 ;
; OperandA[3]        ; MuxOut[3]   ; 4.189 ; 4.237 ; 4.750 ; 4.798 ;
; OperandA[3]        ; MuxOut[4]   ; 4.548 ; 4.639 ; 5.182 ; 5.245 ;
; OperandA[3]        ; MuxOut[5]   ;       ; 4.427 ; 4.955 ;       ;
; OperandA[3]        ; MuxOut[6]   ;       ; 4.403 ; 4.929 ;       ;
; OperandA[3]        ; MuxOut[7]   ;       ; 4.404 ; 4.923 ;       ;
; OperandA[3]        ; OverflowOut ; 4.902 ; 5.062 ; 5.441 ; 5.650 ;
; OperandA[3]        ; ZeroOut     ; 4.790 ; 4.682 ; 5.351 ; 5.243 ;
; OperandB[0]        ; CarryOut    ; 5.141 ; 5.285 ; 5.747 ; 5.911 ;
; OperandB[0]        ; MuxOut[0]   ; 4.375 ; 4.447 ; 4.945 ; 5.069 ;
; OperandB[0]        ; MuxOut[1]   ; 4.435 ; 4.510 ; 5.015 ; 5.090 ;
; OperandB[0]        ; MuxOut[2]   ; 4.924 ; 5.044 ; 5.530 ; 5.650 ;
; OperandB[0]        ; MuxOut[3]   ; 4.746 ; 4.799 ; 5.352 ; 5.405 ;
; OperandB[0]        ; MuxOut[4]   ; 5.329 ; 5.420 ; 5.935 ; 6.026 ;
; OperandB[0]        ; MuxOut[5]   ; 5.206 ; 5.208 ; 5.832 ; 5.814 ;
; OperandB[0]        ; MuxOut[6]   ; 5.180 ; 5.184 ; 5.806 ; 5.790 ;
; OperandB[0]        ; MuxOut[7]   ; 5.174 ; 5.185 ; 5.800 ; 5.791 ;
; OperandB[0]        ; OverflowOut ; 6.204 ; 5.432 ; 5.841 ; 7.061 ;
; OperandB[0]        ; ZeroOut     ; 4.947 ; 4.831 ; 5.527 ; 5.411 ;
; OperandB[1]        ; CarryOut    ; 4.757 ; 4.906 ; 5.341 ; 5.483 ;
; OperandB[1]        ; MuxOut[1]   ; 4.365 ; 4.440 ; 4.970 ; 5.045 ;
; OperandB[1]        ; MuxOut[2]   ; 4.540 ; 4.660 ; 5.124 ; 5.244 ;
; OperandB[1]        ; MuxOut[3]   ; 4.362 ; 4.415 ; 4.946 ; 4.999 ;
; OperandB[1]        ; MuxOut[4]   ; 4.945 ; 5.036 ; 5.529 ; 5.620 ;
; OperandB[1]        ; MuxOut[5]   ; 4.827 ; 4.824 ; 5.404 ; 5.408 ;
; OperandB[1]        ; MuxOut[6]   ; 4.801 ; 4.800 ; 5.378 ; 5.384 ;
; OperandB[1]        ; MuxOut[7]   ; 4.795 ; 4.801 ; 5.372 ; 5.385 ;
; OperandB[1]        ; OverflowOut ; 5.851 ; 5.283 ; 5.678 ; 6.726 ;
; OperandB[1]        ; ZeroOut     ; 4.877 ; 4.761 ; 5.482 ; 5.366 ;
; OperandB[2]        ; CarryOut    ; 4.766 ; 4.863 ; 5.347 ; 5.472 ;
; OperandB[2]        ; MuxOut[2]   ; 4.520 ; 4.640 ; 5.127 ; 5.229 ;
; OperandB[2]        ; MuxOut[3]   ; 4.371 ; 4.424 ; 4.952 ; 5.005 ;
; OperandB[2]        ; MuxOut[4]   ; 4.954 ; 5.045 ; 5.535 ; 5.626 ;
; OperandB[2]        ; MuxOut[5]   ; 4.784 ; 4.833 ; 5.393 ; 5.414 ;
; OperandB[2]        ; MuxOut[6]   ; 4.758 ; 4.809 ; 5.367 ; 5.390 ;
; OperandB[2]        ; MuxOut[7]   ; 4.752 ; 4.810 ; 5.361 ; 5.391 ;
; OperandB[2]        ; OverflowOut ; 5.697 ; 5.432 ; 5.852 ; 6.542 ;
; OperandB[2]        ; ZeroOut     ; 4.977 ; 4.864 ; 5.558 ; 5.445 ;
; OperandB[3]        ; CarryOut    ; 4.481 ; 4.589 ; 5.093 ; 5.158 ;
; OperandB[3]        ; MuxOut[3]   ; 4.303 ; 4.351 ; 4.898 ; 4.946 ;
; OperandB[3]        ; MuxOut[4]   ; 4.669 ; 4.760 ; 5.281 ; 5.369 ;
; OperandB[3]        ; MuxOut[5]   ; 4.510 ; 4.548 ; 5.079 ; 5.160 ;
; OperandB[3]        ; MuxOut[6]   ; 4.484 ; 4.524 ; 5.053 ; 5.136 ;
; OperandB[3]        ; MuxOut[7]   ; 4.478 ; 4.525 ; 5.047 ; 5.137 ;
; OperandB[3]        ; OverflowOut ; 4.900 ; 4.998 ; 5.423 ; 5.641 ;
; OperandB[3]        ; ZeroOut     ; 4.904 ; 4.796 ; 5.499 ; 5.391 ;
; OperationSelect[0] ; CarryOut    ; 4.226 ; 4.609 ; 5.136 ; 4.899 ;
; OperationSelect[0] ; MuxOut[0]   ; 4.705 ; 4.837 ; 5.325 ; 5.470 ;
; OperationSelect[0] ; MuxOut[1]   ; 4.355 ; 4.430 ; 4.956 ; 5.031 ;
; OperationSelect[0] ; MuxOut[2]   ; 4.366 ; 4.478 ; 4.966 ; 5.071 ;
; OperationSelect[0] ; MuxOut[3]   ; 4.193 ; 4.246 ; 4.793 ; 4.846 ;
; OperationSelect[0] ; MuxOut[4]   ; 4.318 ; 4.410 ; 4.942 ; 4.998 ;
; OperationSelect[0] ; MuxOut[5]   ; 4.346 ; 4.569 ; 5.129 ; 5.030 ;
; OperationSelect[0] ; MuxOut[6]   ; 4.331 ; 4.545 ; 5.103 ; 5.017 ;
; OperationSelect[0] ; MuxOut[7]   ; 4.316 ; 4.546 ; 5.097 ; 5.010 ;
; OperationSelect[0] ; OverflowOut ; 4.144 ; 4.224 ; 4.744 ; 4.817 ;
; OperationSelect[0] ; ZeroOut     ; 4.799 ; 4.686 ; 5.399 ; 5.286 ;
; OperationSelect[1] ; CarryOut    ;       ; 4.151 ; 4.652 ;       ;
; OperationSelect[1] ; MuxOut[0]   ; 4.572 ; 4.265 ; 4.739 ; 5.295 ;
; OperationSelect[1] ; MuxOut[1]   ; 4.527 ; 4.289 ; 4.797 ; 5.226 ;
; OperationSelect[1] ; MuxOut[2]   ; 4.293 ; 4.122 ; 4.620 ; 4.981 ;
; OperationSelect[1] ; MuxOut[3]   ; 3.999 ; 4.060 ; 4.598 ; 4.660 ;
; OperationSelect[1] ; MuxOut[4]   ; 4.420 ; 4.209 ; 4.704 ; 5.111 ;
; OperationSelect[1] ; MuxOut[5]   ; 4.464 ; 4.233 ; 4.741 ; 5.147 ;
; OperationSelect[1] ; MuxOut[6]   ; 4.400 ; 4.202 ; 4.707 ; 5.086 ;
; OperationSelect[1] ; MuxOut[7]   ; 4.428 ; 4.209 ; 4.708 ; 5.120 ;
; OperationSelect[1] ; OverflowOut ; 4.136 ;       ;       ; 4.813 ;
; OperationSelect[1] ; ZeroOut     ; 4.581 ; 4.492 ; 5.213 ; 5.039 ;
+--------------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; MuxOut[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MuxOut[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CarryOut      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ZeroOut       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OverflowOut   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; OperationSelect[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperationSelect[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandA[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OperandB[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GClock                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GReset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MuxOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MuxOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MuxOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MuxOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MuxOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MuxOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MuxOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MuxOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MuxOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MuxOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; CarryOut      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ZeroOut       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OverflowOut   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 2712     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 2712     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 51       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; GClock     ; GClock   ; 51       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 294   ; 294  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 175   ; 175  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 23 16:54:50 2024
Info: Command: quartus_sta CEG-3155-LAB-2 -c CEG-3155-LAB-2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG-3155-LAB-2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GClock GClock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.775      -160.081 GClock 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 GClock 
Info (332146): Worst-case recovery slack is -1.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.180       -41.591 GClock 
Info (332146): Worst-case removal slack is 1.025
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.025         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -87.810 GClock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.267      -140.698 GClock 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 GClock 
Info (332146): Worst-case recovery slack is -0.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.985       -32.385 GClock 
Info (332146): Worst-case removal slack is 0.927
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.927         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -87.810 GClock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.784
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.784       -46.507 GClock 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 GClock 
Info (332146): Worst-case recovery slack is -0.116
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.116        -0.900 GClock 
Info (332146): Worst-case removal slack is 0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.500         0.000 GClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -73.203 GClock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4660 megabytes
    Info: Processing ended: Wed Oct 23 16:54:52 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


