TimeQuest Timing Analyzer report for valueparsing
Mon Apr 29 13:55:10 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sspi_clk'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'rx_req'
 15. Slow 1200mV 85C Model Hold: 'sspi_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Recovery: 'sspi_clk'
 18. Slow 1200mV 85C Model Recovery: 'rx_req'
 19. Slow 1200mV 85C Model Recovery: 'spi_reset_n'
 20. Slow 1200mV 85C Model Removal: 'spi_reset_n'
 21. Slow 1200mV 85C Model Removal: 'rx_req'
 22. Slow 1200mV 85C Model Removal: 'sspi_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'sspi_clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_reset_n'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'sspi_clk'
 45. Slow 1200mV 0C Model Setup: 'clk'
 46. Slow 1200mV 0C Model Setup: 'rx_req'
 47. Slow 1200mV 0C Model Hold: 'rx_req'
 48. Slow 1200mV 0C Model Hold: 'sspi_clk'
 49. Slow 1200mV 0C Model Hold: 'clk'
 50. Slow 1200mV 0C Model Recovery: 'sspi_clk'
 51. Slow 1200mV 0C Model Recovery: 'rx_req'
 52. Slow 1200mV 0C Model Recovery: 'spi_reset_n'
 53. Slow 1200mV 0C Model Removal: 'spi_reset_n'
 54. Slow 1200mV 0C Model Removal: 'rx_req'
 55. Slow 1200mV 0C Model Removal: 'sspi_clk'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Output Enable Times
 67. Minimum Output Enable Times
 68. Output Disable Times
 69. Minimum Output Disable Times
 70. Slow 1200mV 0C Model Metastability Report
 71. Fast 1200mV 0C Model Setup Summary
 72. Fast 1200mV 0C Model Hold Summary
 73. Fast 1200mV 0C Model Recovery Summary
 74. Fast 1200mV 0C Model Removal Summary
 75. Fast 1200mV 0C Model Minimum Pulse Width Summary
 76. Fast 1200mV 0C Model Setup: 'sspi_clk'
 77. Fast 1200mV 0C Model Setup: 'clk'
 78. Fast 1200mV 0C Model Setup: 'rx_req'
 79. Fast 1200mV 0C Model Hold: 'rx_req'
 80. Fast 1200mV 0C Model Hold: 'sspi_clk'
 81. Fast 1200mV 0C Model Hold: 'clk'
 82. Fast 1200mV 0C Model Recovery: 'sspi_clk'
 83. Fast 1200mV 0C Model Recovery: 'rx_req'
 84. Fast 1200mV 0C Model Recovery: 'spi_reset_n'
 85. Fast 1200mV 0C Model Removal: 'spi_reset_n'
 86. Fast 1200mV 0C Model Removal: 'rx_req'
 87. Fast 1200mV 0C Model Removal: 'sspi_clk'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'
 92. Setup Times
 93. Hold Times
 94. Clock to Output Times
 95. Minimum Clock to Output Times
 96. Propagation Delay
 97. Minimum Propagation Delay
 98. Output Enable Times
 99. Minimum Output Enable Times
100. Output Disable Times
101. Minimum Output Disable Times
102. Fast 1200mV 0C Model Metastability Report
103. Multicorner Timing Analysis Summary
104. Setup Times
105. Hold Times
106. Clock to Output Times
107. Minimum Clock to Output Times
108. Propagation Delay
109. Minimum Propagation Delay
110. Board Trace Model Assignments
111. Input Transition Times
112. Slow Corner Signal Integrity Metrics
113. Fast Corner Signal Integrity Metrics
114. Setup Transfers
115. Hold Transfers
116. Recovery Transfers
117. Removal Transfers
118. Report TCCS
119. Report RSKM
120. Unconstrained Paths
121. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; valueparsing                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; rx_req      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }      ;
; spi_reset_n ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_reset_n } ;
; sspi_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sspi_clk }    ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 205.42 MHz ; 205.42 MHz      ; sspi_clk   ;                                                               ;
; 304.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; sspi_clk ; -3.200 ; -42.751         ;
; clk      ; -2.279 ; -92.474         ;
; rx_req   ; -0.052 ; -0.052          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rx_req   ; -0.425 ; -1.962         ;
; sspi_clk ; -0.124 ; -0.461         ;
; clk      ; 0.357  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; sspi_clk    ; -0.389 ; -6.908          ;
; rx_req      ; -0.275 ; -0.513          ;
; spi_reset_n ; -0.076 ; -0.113          ;
+-------------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------------+--------+----------------+
; Clock       ; Slack  ; End Point TNS  ;
+-------------+--------+----------------+
; spi_reset_n ; -0.618 ; -4.545         ;
; rx_req      ; -0.570 ; -3.402         ;
; sspi_clk    ; -0.150 ; -0.438         ;
+-------------+--------+----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clk         ; -3.000 ; -52.000                    ;
; sspi_clk    ; -3.000 ; -43.000                    ;
; rx_req      ; -3.000 ; -3.000                     ;
; spi_reset_n ; -3.000 ; -3.000                     ;
+-------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sspi_clk'                                                                                  ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.200 ; bit_cnt[16]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 4.176      ;
; -3.116 ; bit_cnt[16]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 4.106      ;
; -2.865 ; tx_buf[7]~1         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.760     ; 1.590      ;
; -2.865 ; tx_buf[0]~36        ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.753     ; 1.597      ;
; -2.854 ; tx_buf[1]~31        ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.748     ; 1.591      ;
; -2.852 ; tx_buf[6]~6         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.780     ; 1.557      ;
; -2.826 ; tx_buf[5]~11        ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.780     ; 1.531      ;
; -2.820 ; tx_buf[7]~1         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.725     ; 1.580      ;
; -2.817 ; tx_buf[3]~21        ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.749     ; 1.553      ;
; -2.775 ; tx_buf[4]~16        ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.777     ; 1.483      ;
; -2.755 ; tx_buf[2]~26        ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.753     ; 1.487      ;
; -2.576 ; bit_cnt[6]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.054     ; 3.537      ;
; -2.550 ; bit_cnt[6]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.084     ; 3.481      ;
; -2.452 ; tx_buf[6]~6         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.780     ; 1.157      ;
; -2.427 ; bit_cnt[7]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.054     ; 3.388      ;
; -2.401 ; bit_cnt[7]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.084     ; 3.332      ;
; -2.364 ; bit_cnt[16]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 3.375      ;
; -2.317 ; bit_cnt[5]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.054     ; 3.278      ;
; -2.316 ; tx_buf[2]~26        ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.753     ; 1.048      ;
; -2.304 ; bit_cnt[16]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 3.279      ;
; -2.304 ; bit_cnt[16]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 3.279      ;
; -2.304 ; bit_cnt[16]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 3.279      ;
; -2.304 ; bit_cnt[16]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 3.279      ;
; -2.304 ; bit_cnt[16]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 3.279      ;
; -2.304 ; bit_cnt[16]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 3.279      ;
; -2.304 ; bit_cnt[16]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 3.279      ;
; -2.291 ; bit_cnt[5]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.084     ; 3.222      ;
; -2.263 ; bit_cnt[0]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 3.239      ;
; -2.260 ; bit_cnt[10]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 3.236      ;
; -2.253 ; tx_buf[5]~11        ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.780     ; 0.958      ;
; -2.247 ; tx_buf[1]~31        ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.748     ; 0.984      ;
; -2.183 ; bit_cnt[10]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 3.173      ;
; -2.179 ; bit_cnt[0]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 3.169      ;
; -2.150 ; tx_buf[7]~1         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.777     ; 0.858      ;
; -2.138 ; bit_cnt[2]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 3.114      ;
; -2.132 ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 3.108      ;
; -2.100 ; tx_buf[4]~16        ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.777     ; 0.808      ;
; -2.068 ; bit_cnt[2]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 3.058      ;
; -2.062 ; tx_buf[3]~21        ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.749     ; 0.798      ;
; -2.052 ; bit_cnt[2]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 3.063      ;
; -2.048 ; bit_cnt[8]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 3.038      ;
; -1.987 ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 2.963      ;
; -1.985 ; bit_cnt[1]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 2.961      ;
; -1.974 ; bit_cnt[2]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.949      ;
; -1.974 ; bit_cnt[2]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.949      ;
; -1.974 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.949      ;
; -1.974 ; bit_cnt[2]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.949      ;
; -1.974 ; bit_cnt[2]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.949      ;
; -1.974 ; bit_cnt[2]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.949      ;
; -1.974 ; bit_cnt[2]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.949      ;
; -1.944 ; tx_buf[0]~36        ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.701     ; 0.728      ;
; -1.934 ; rrdy~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.203     ; 2.246      ;
; -1.915 ; bit_cnt[1]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 2.905      ;
; -1.903 ; bit_cnt[9]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 2.893      ;
; -1.899 ; bit_cnt[1]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 2.910      ;
; -1.839 ; bit_cnt[4]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.158      ; 3.012      ;
; -1.821 ; bit_cnt[1]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.796      ;
; -1.821 ; bit_cnt[1]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.796      ;
; -1.821 ; bit_cnt[1]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.796      ;
; -1.821 ; bit_cnt[1]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.796      ;
; -1.821 ; bit_cnt[1]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.796      ;
; -1.821 ; bit_cnt[1]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.796      ;
; -1.821 ; bit_cnt[1]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.796      ;
; -1.801 ; bit_cnt[4]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.140      ; 2.956      ;
; -1.761 ; bit_cnt[6]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.031     ; 2.745      ;
; -1.753 ; bit_cnt[4]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.193      ; 2.961      ;
; -1.715 ; bit_cnt[6]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.631      ;
; -1.715 ; bit_cnt[6]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.631      ;
; -1.715 ; bit_cnt[6]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.631      ;
; -1.715 ; bit_cnt[6]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.631      ;
; -1.715 ; bit_cnt[6]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.631      ;
; -1.715 ; bit_cnt[6]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.631      ;
; -1.715 ; bit_cnt[6]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.631      ;
; -1.707 ; bit_cnt[4]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.125      ; 2.847      ;
; -1.707 ; bit_cnt[4]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.125      ; 2.847      ;
; -1.707 ; bit_cnt[4]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.125      ; 2.847      ;
; -1.707 ; bit_cnt[4]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.125      ; 2.847      ;
; -1.707 ; bit_cnt[4]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.125      ; 2.847      ;
; -1.707 ; bit_cnt[4]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.125      ; 2.847      ;
; -1.707 ; bit_cnt[4]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.125      ; 2.847      ;
; -1.697 ; trdy~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.239     ; 1.973      ;
; -1.670 ; bit_cnt[3]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 2.646      ;
; -1.664 ; rd_add              ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.244     ; 1.935      ;
; -1.630 ; roe~reg0_emulated   ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.203     ; 1.942      ;
; -1.627 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.042     ; 2.600      ;
; -1.612 ; bit_cnt[7]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.031     ; 2.596      ;
; -1.611 ; rd_add              ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.261     ; 1.865      ;
; -1.586 ; bit_cnt[3]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.025     ; 2.576      ;
; -1.571 ; bit_cnt[3]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.004     ; 2.582      ;
; -1.566 ; bit_cnt[7]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.482      ;
; -1.566 ; bit_cnt[7]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.482      ;
; -1.566 ; bit_cnt[7]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.482      ;
; -1.566 ; bit_cnt[7]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.482      ;
; -1.566 ; bit_cnt[7]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.482      ;
; -1.566 ; bit_cnt[7]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.482      ;
; -1.566 ; bit_cnt[7]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.099     ; 2.482      ;
; -1.511 ; bit_cnt[3]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.486      ;
; -1.511 ; bit_cnt[3]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.486      ;
; -1.511 ; bit_cnt[3]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.486      ;
; -1.511 ; bit_cnt[3]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.486      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                              ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.279 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.559      ;
; -2.183 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.463      ;
; -2.163 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.443      ;
; -2.101 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.381      ;
; -2.090 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.370      ;
; -2.067 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.347      ;
; -2.047 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.327      ;
; -2.009 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.289      ;
; -2.007 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.287      ;
; -2.004 ; os_pulse       ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.414     ; 2.585      ;
; -2.004 ; os_pulse       ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.414     ; 2.585      ;
; -2.000 ; os_pulse       ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.413     ; 2.582      ;
; -2.000 ; os_pulse       ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.413     ; 2.582      ;
; -2.000 ; os_pulse       ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.413     ; 2.582      ;
; -2.000 ; os_pulse       ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.413     ; 2.582      ;
; -2.000 ; os_pulse       ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.413     ; 2.582      ;
; -2.000 ; os_pulse       ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.413     ; 2.582      ;
; -2.000 ; os_pulse       ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.413     ; 2.582      ;
; -1.992 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.272      ;
; -1.985 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.265      ;
; -1.983 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.263      ;
; -1.974 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.254      ;
; -1.972 ; os_pulse       ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.972 ; os_pulse       ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.413     ; 2.554      ;
; -1.951 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.231      ;
; -1.948 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.228      ;
; -1.948 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.228      ;
; -1.928 ; os_count[0]    ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.928 ; os_count[0]    ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.861      ;
; -1.900 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.180      ;
; -1.897 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.893 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.173      ;
; -1.891 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.171      ;
; -1.879 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.159      ;
; -1.876 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.156      ;
; -1.869 ; count_baud[5]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.149      ;
; -1.867 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.147      ;
; -1.858 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.138      ;
; -1.847 ; os_count[0]    ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.779      ;
; -1.847 ; os_count[0]    ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.779      ;
; -1.847 ; os_count[0]    ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.779      ;
; -1.841 ; count_baud[7]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.759      ;
; -1.814 ; os_count[1]    ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.814 ; os_count[1]    ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.790 ; os_pulse       ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.414     ; 2.371      ;
; -1.787 ; os_pulse       ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.414     ; 2.368      ;
; -1.785 ; os_pulse       ; os_count[3]     ; clk          ; clk         ; 1.000        ; -0.414     ; 2.366      ;
; -1.784 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.064      ;
; -1.780 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.060      ;
; -1.777 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.057      ;
; -1.775 ; count_baud[5]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.055      ;
; -1.770 ; count_baud[5]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.050      ;
; -1.770 ; count_baud[5]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.050      ;
; -1.766 ; os_pulse       ; os_count[1]     ; clk          ; clk         ; 1.000        ; -0.414     ; 2.347      ;
; -1.763 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.043      ;
; -1.760 ; count_baud[1]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.040      ;
; -1.759 ; count_baud[0]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.039      ;
; -1.759 ; count_baud[0]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.039      ;
; -1.751 ; count_baud[4]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.031      ;
; -1.743 ; count_baud[7]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.661      ;
; -1.737 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.655      ;
; -1.735 ; count_baud[9]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.653      ;
; -1.733 ; os_count[1]    ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.665      ;
; -1.733 ; os_count[1]    ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.665      ;
; -1.733 ; os_count[1]    ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.665      ;
; -1.731 ; count_baud[8]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.285      ; 3.011      ;
; -1.726 ; count_os[3]    ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.644      ;
; -1.726 ; count_os[3]    ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.644      ;
; -1.726 ; count_os[3]    ; count_os[0]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.644      ;
; -1.726 ; count_os[3]    ; count_os[1]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.644      ;
; -1.726 ; count_os[3]    ; count_os[2]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.644      ;
; -1.726 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.644      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                     ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -0.052 ; rx_buf[7] ; spi_rx_data[7] ; sspi_clk     ; rx_req      ; 1.000        ; 1.027      ; 1.186      ;
; 0.006  ; rx_buf[4] ; spi_rx_data[4] ; sspi_clk     ; rx_req      ; 1.000        ; 0.878      ; 1.083      ;
; 0.108  ; rx_buf[6] ; spi_rx_data[6] ; sspi_clk     ; rx_req      ; 1.000        ; 1.242      ; 1.164      ;
; 0.244  ; rx_buf[3] ; spi_rx_data[3] ; sspi_clk     ; rx_req      ; 1.000        ; 0.880      ; 1.008      ;
; 0.252  ; rx_buf[0] ; spi_rx_data[0] ; sspi_clk     ; rx_req      ; 1.000        ; 1.065      ; 1.184      ;
; 0.254  ; rx_buf[1] ; spi_rx_data[1] ; sspi_clk     ; rx_req      ; 1.000        ; 1.064      ; 1.182      ;
; 0.282  ; rx_buf[5] ; spi_rx_data[5] ; sspi_clk     ; rx_req      ; 1.000        ; 0.880      ; 0.970      ;
; 0.289  ; rx_buf[2] ; spi_rx_data[2] ; sspi_clk     ; rx_req      ; 1.000        ; 0.881      ; 0.963      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -0.425 ; rx_buf[6] ; spi_rx_data[6] ; sspi_clk     ; rx_req      ; 0.000        ; 1.449      ; 1.054      ;
; -0.279 ; rx_buf[2] ; spi_rx_data[2] ; sspi_clk     ; rx_req      ; 0.000        ; 1.094      ; 0.845      ;
; -0.271 ; rx_buf[5] ; spi_rx_data[5] ; sspi_clk     ; rx_req      ; 0.000        ; 1.093      ; 0.852      ;
; -0.236 ; rx_buf[3] ; spi_rx_data[3] ; sspi_clk     ; rx_req      ; 0.000        ; 1.093      ; 0.887      ;
; -0.231 ; rx_buf[1] ; spi_rx_data[1] ; sspi_clk     ; rx_req      ; 0.000        ; 1.268      ; 1.067      ;
; -0.226 ; rx_buf[0] ; spi_rx_data[0] ; sspi_clk     ; rx_req      ; 0.000        ; 1.270      ; 1.074      ;
; -0.177 ; rx_buf[7] ; spi_rx_data[7] ; sspi_clk     ; rx_req      ; 0.000        ; 1.232      ; 1.085      ;
; -0.117 ; rx_buf[4] ; spi_rx_data[4] ; sspi_clk     ; rx_req      ; 0.000        ; 1.092      ; 1.005      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sspi_clk'                                                                                   ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.124 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.628      ;
; -0.084 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.668      ;
; -0.083 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.669      ;
; -0.077 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.675      ;
; -0.062 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.690      ;
; -0.031 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.583      ; 2.739      ;
; 0.049  ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.801      ;
; 0.069  ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.723      ; 2.979      ;
; 0.084  ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.619      ; 2.890      ;
; 0.112  ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.864      ;
; 0.297  ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.702      ; 3.186      ;
; 0.335  ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.702      ; 3.224      ;
; 0.352  ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.723      ; 2.762      ;
; 0.381  ; wr_add              ; wr_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; rx_buf[1]           ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; rx_buf[2]           ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; rx_buf[3]           ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; rx_buf[4]           ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; rx_buf[5]           ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; rx_buf[6]           ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381  ; rx_buf[7]           ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.400  ; bit_cnt[5]          ; bit_cnt[6]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 0.599      ;
; 0.401  ; bit_cnt[6]          ; bit_cnt[7]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 0.600      ;
; 0.412  ; bit_cnt[0]          ; bit_cnt[1]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.610      ;
; 0.423  ; bit_cnt[1]          ; bit_cnt[2]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.621      ;
; 0.495  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.702      ; 3.384      ;
; 0.502  ; bit_cnt[4]          ; bit_cnt[5]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.297      ; 0.956      ;
; 0.519  ; bit_cnt[12]         ; bit_cnt[13]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.068      ; 0.744      ;
; 0.537  ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.789      ;
; 0.553  ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.805      ;
; 0.558  ; wr_add              ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.328      ; 1.043      ;
; 0.558  ; wr_add              ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.328      ; 1.043      ;
; 0.559  ; bit_cnt[10]         ; bit_cnt[11]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.563  ; bit_cnt[8]          ; bit_cnt[9]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.761      ;
; 0.571  ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.823      ;
; 0.594  ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.702      ; 2.983      ;
; 0.601  ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.853      ;
; 0.616  ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.868      ;
; 0.623  ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.583      ; 2.893      ;
; 0.623  ; wr_add              ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.044      ; 0.824      ;
; 0.650  ; wr_add              ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.169      ; 0.976      ;
; 0.660  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; 0.000        ; 2.702      ; 3.549      ;
; 0.679  ; bit_cnt[14]         ; bit_cnt[15]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.877      ;
; 0.682  ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.702      ; 3.071      ;
; 0.693  ; bit_cnt[13]         ; bit_cnt[14]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.044      ; 0.894      ;
; 0.701  ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.953      ;
; 0.718  ; bit_cnt[2]          ; bit_cnt[3]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.916      ;
; 0.728  ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.980      ;
; 0.760  ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.619      ; 3.066      ;
; 0.765  ; wr_add              ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.328      ; 1.250      ;
; 0.766  ; wr_add              ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.328      ; 1.251      ;
; 0.794  ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.000        ; 2.583      ; 3.564      ;
; 0.823  ; bit_cnt[12]         ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.261      ; 0.741      ;
; 0.838  ; bit_cnt[14]         ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.261      ; 0.756      ;
; 0.862  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.702      ; 3.251      ;
; 0.885  ; wr_add              ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.140      ; 1.182      ;
; 0.920  ; bit_cnt[3]          ; bit_cnt[4]          ; sspi_clk     ; sspi_clk    ; 0.000        ; -0.084     ; 0.993      ;
; 0.939  ; bit_cnt[11]         ; bit_cnt[12]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.137      ;
; 0.947  ; bit_cnt[13]         ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.240      ; 0.844      ;
; 0.977  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; -0.500       ; 2.702      ; 3.366      ;
; 1.088  ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.157      ; 1.402      ;
; 1.090  ; wr_add              ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.140      ; 1.387      ;
; 1.091  ; bit_cnt[11]         ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.261      ; 1.009      ;
; 1.143  ; rx_buf[0]           ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.044      ; 1.344      ;
; 1.189  ; wr_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.326      ; 1.672      ;
; 1.194  ; bit_cnt[7]          ; bit_cnt[8]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.055      ; 1.406      ;
; 1.264  ; wr_add              ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.320      ; 1.741      ;
; 1.266  ; wr_add              ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.320      ; 1.743      ;
; 1.311  ; bit_cnt[10]         ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.029      ; 0.997      ;
; 1.319  ; bit_cnt[11]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.276      ; 1.252      ;
; 1.337  ; bit_cnt[9]          ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.259      ; 1.253      ;
; 1.344  ; bit_cnt[16]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.276      ; 1.277      ;
; 1.394  ; bit_cnt[9]          ; bit_cnt[10]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.592      ;
; 1.400  ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.276      ; 1.333      ;
; 1.414  ; bit_cnt[15]         ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.096      ; 1.167      ;
; 1.418  ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; -0.500       ; 2.583      ; 3.688      ;
; 1.420  ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 1.619      ;
; 1.420  ; bit_cnt[9]          ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.125      ; 1.202      ;
; 1.428  ; bit_cnt[15]         ; bit_cnt[16]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.626      ;
; 1.485  ; bit_cnt[16]         ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.259      ; 1.401      ;
; 1.491  ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.045      ; 1.693      ;
; 1.504  ; bit_cnt[1]          ; wr_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.029      ; 1.190      ;
; 1.504  ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.276      ; 1.437      ;
; 1.514  ; rd_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.078      ; 1.749      ;
; 1.539  ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.046      ; 1.742      ;
; 1.566  ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.157      ; 1.880      ;
; 1.575  ; roe~reg0_emulated   ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.045      ; 1.777      ;
; 1.593  ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.060      ; 1.810      ;
; 1.607  ; rd_add              ; miso~reg0           ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.077     ; 1.187      ;
; 1.641  ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 1.840      ;
; 1.654  ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.045      ; 1.856      ;
; 1.688  ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 1.887      ;
; 1.688  ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 1.887      ;
; 1.718  ; bit_cnt[2]          ; rd_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.317      ; 1.692      ;
; 1.737  ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.152      ; 2.046      ;
; 1.791  ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.042      ; 1.990      ;
; 1.804  ; tx_buf[7]~_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.116      ; 2.077      ;
; 1.892  ; rd_add              ; rd_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 2.088      ;
; 1.895  ; rd_add              ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.080     ; 1.472      ;
; 1.895  ; rd_add              ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.080     ; 1.472      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.580      ;
; 0.377 ; rx_count[1]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.597      ;
; 0.381 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.384 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.604      ;
; 0.384 ; os_count[0]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.604      ;
; 0.416 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.636      ;
; 0.488 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.069      ;
; 0.511 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.730      ;
; 0.515 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.515 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.518 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.524 ; rx_buffer[1]   ; rx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.743      ;
; 0.526 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.745      ;
; 0.537 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.543 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.544 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.778      ;
; 0.554 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.555 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.558 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.792      ;
; 0.561 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.563 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.782      ;
; 0.563 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.783      ;
; 0.566 ; rx_count[0]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.786      ;
; 0.580 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.814      ;
; 0.596 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.816      ;
; 0.600 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.181      ;
; 0.602 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.183      ;
; 0.625 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.206      ;
; 0.627 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.208      ;
; 0.660 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.879      ;
; 0.662 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.881      ;
; 0.662 ; rx_buffer[5]   ; rx_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.881      ;
; 0.662 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.881      ;
; 0.674 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.893      ;
; 0.680 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.914      ;
; 0.681 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.915      ;
; 0.685 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.919      ;
; 0.690 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.924      ;
; 0.693 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.927      ;
; 0.693 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.912      ;
; 0.695 ; count_baud[3]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.276      ;
; 0.699 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.918      ;
; 0.706 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.925      ;
; 0.707 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.926      ;
; 0.710 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.929      ;
; 0.712 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.293      ;
; 0.716 ; rx_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.936      ;
; 0.716 ; count_baud[5]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.297      ;
; 0.720 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.939      ;
; 0.737 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.318      ;
; 0.745 ; count_baud[4]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.326      ;
; 0.754 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.974      ;
; 0.754 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.974      ;
; 0.756 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.975      ;
; 0.807 ; count_baud[3]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.388      ;
; 0.808 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.027      ;
; 0.809 ; count_baud[3]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.390      ;
; 0.828 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.409      ;
; 0.829 ; count_baud[9]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.063      ;
; 0.830 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.064      ;
; 0.830 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.411      ;
; 0.831 ; count_os[0]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.065      ;
; 0.832 ; count_os[6]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.066      ;
; 0.833 ; count_os[0]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.067      ;
; 0.835 ; count_baud[3]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.838 ; rx_count[0]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.845 ; count_baud[10] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.079      ;
; 0.852 ; count_baud[6]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.071      ;
; 0.855 ; count_baud[2]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.436      ;
; 0.857 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.424      ; 1.438      ;
; 0.859 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.440      ;
; 0.869 ; os_count[2]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.089      ;
; 0.919 ; count_baud[3]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.500      ;
; 0.920 ; rx_count[3]    ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.140      ;
; 0.928 ; count_baud[7]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.162      ;
; 0.930 ; count_baud[7]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.164      ;
; 0.939 ; count_baud[9]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.173      ;
; 0.940 ; count_os[1]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.174      ;
; 0.940 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.424      ; 1.521      ;
; 0.942 ; count_os[1]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.176      ;
; 0.943 ; count_os[0]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.177      ;
; 0.945 ; count_baud[3]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.945 ; count_os[0]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.179      ;
; 0.947 ; rx_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.167      ;
; 0.947 ; rx_count[3]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.167      ;
; 0.947 ; count_baud[3]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.166      ;
; 0.950 ; rx_count[3]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.170      ;
; 0.955 ; count_os[3]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.189      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sspi_clk'                                                                       ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.389 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.468      ; 3.342      ;
; -0.389 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.468      ; 3.342      ;
; -0.389 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.468      ; 3.342      ;
; -0.289 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.519      ; 3.293      ;
; -0.255 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.500        ; 2.605      ; 3.345      ;
; -0.254 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.467      ; 3.206      ;
; -0.254 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.467      ; 3.206      ;
; -0.254 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.467      ; 3.206      ;
; -0.254 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.467      ; 3.206      ;
; -0.254 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.467      ; 3.206      ;
; -0.254 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.467      ; 3.206      ;
; -0.254 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.467      ; 3.206      ;
; -0.234 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.234 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.426      ; 3.145      ;
; -0.223 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.482      ; 3.190      ;
; -0.197 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.253      ; 2.935      ;
; -0.189 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.438      ; 3.112      ;
; -0.105 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.605      ; 3.195      ;
; -0.017 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 1.000        ; 2.605      ; 3.607      ;
; -0.002 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.625      ; 3.112      ;
; 0.063  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.605      ; 3.027      ;
; 0.137  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.382      ; 2.730      ;
; 0.183  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.432      ; 2.734      ;
; 0.183  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.432      ; 2.734      ;
; 0.267  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.468      ; 3.186      ;
; 0.267  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.468      ; 3.186      ;
; 0.267  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.468      ; 3.186      ;
; 0.275  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.627      ; 2.837      ;
; 0.275  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.627      ; 2.837      ;
; 0.275  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.627      ; 2.837      ;
; 0.275  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.627      ; 2.837      ;
; 0.320  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.605      ; 3.270      ;
; 0.366  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.460      ; 2.579      ;
; 0.393  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.482      ; 3.074      ;
; 0.408  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.625      ; 3.202      ;
; 0.415  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.426      ; 2.996      ;
; 0.415  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.519      ; 3.089      ;
; 0.417  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.605      ; 3.173      ;
; 0.425  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.253      ; 2.813      ;
; 0.425  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.467      ; 3.027      ;
; 0.425  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.467      ; 3.027      ;
; 0.425  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.467      ; 3.027      ;
; 0.425  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.467      ; 3.027      ;
; 0.425  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.467      ; 3.027      ;
; 0.425  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.467      ; 3.027      ;
; 0.425  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.467      ; 3.027      ;
; 0.465  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.438      ; 2.958      ;
; 0.520  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.432      ; 2.897      ;
; 0.520  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.432      ; 2.897      ;
; 0.542  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.382      ; 2.825      ;
; 0.647  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.627      ; 2.965      ;
; 0.647  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.627      ; 2.965      ;
; 0.647  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.627      ; 2.965      ;
; 0.647  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.627      ; 2.965      ;
; 0.741  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.460      ; 2.704      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                    ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.275 ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.578      ; 3.450      ;
; -0.135 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.712      ; 3.367      ;
; -0.103 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.603      ; 3.407      ;
; 0.034  ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.586      ; 3.414      ;
; 0.057  ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.587      ; 3.391      ;
; 0.061  ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.605      ; 3.406      ;
; 0.061  ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.605      ; 3.406      ;
; 0.062  ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.606      ; 3.405      ;
; 0.190  ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.578      ; 3.485      ;
; 0.268  ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.603      ; 3.536      ;
; 0.329  ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.712      ; 3.403      ;
; 0.448  ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.605      ; 3.519      ;
; 0.451  ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.605      ; 3.516      ;
; 0.452  ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.606      ; 3.515      ;
; 0.503  ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.586      ; 3.445      ;
; 0.527  ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.587      ; 3.421      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_reset_n'                                                             ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.076 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.085      ; 3.863      ;
; -0.037 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.108      ; 3.693      ;
; 0.007  ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.111      ; 3.692      ;
; 0.034  ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.080      ; 3.774      ;
; 0.104  ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.085      ; 3.859      ;
; 0.144  ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.111      ; 3.692      ;
; 0.145  ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.108      ; 3.696      ;
; 0.202  ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 4.081      ; 3.757      ;
; 0.370  ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.085      ; 3.917      ;
; 0.409  ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.108      ; 3.747      ;
; 0.453  ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.111      ; 3.746      ;
; 0.484  ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.080      ; 3.824      ;
; 0.572  ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.085      ; 3.891      ;
; 0.590  ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.111      ; 3.746      ;
; 0.593  ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.108      ; 3.748      ;
; 0.627  ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 4.081      ; 3.832      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_reset_n'                                                              ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.618 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.247      ; 3.629      ;
; -0.618 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.247      ; 3.629      ;
; -0.614 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.244      ; 3.630      ;
; -0.613 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.244      ; 3.631      ;
; -0.546 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.215      ; 3.669      ;
; -0.539 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.216      ; 3.677      ;
; -0.511 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.220      ; 3.709      ;
; -0.486 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 4.220      ; 3.734      ;
; -0.197 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.247      ; 3.570      ;
; -0.197 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.247      ; 3.570      ;
; -0.193 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.244      ; 3.571      ;
; -0.191 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.244      ; 3.573      ;
; -0.150 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.216      ; 3.586      ;
; -0.132 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.215      ; 3.603      ;
; -0.055 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.220      ; 3.685      ;
; -0.052 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 4.220      ; 3.688      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.570 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.831      ; 3.301      ;
; -0.463 ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.702      ; 3.279      ;
; -0.435 ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.700      ; 3.305      ;
; -0.414 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.719      ; 3.345      ;
; -0.391 ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.721      ; 3.370      ;
; -0.389 ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.720      ; 3.371      ;
; -0.386 ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.720      ; 3.374      ;
; -0.354 ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.692      ; 3.378      ;
; -0.110 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.831      ; 3.261      ;
; -0.016 ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.721      ; 3.245      ;
; -0.014 ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.720      ; 3.246      ;
; -0.014 ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.720      ; 3.246      ;
; -0.010 ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.702      ; 3.232      ;
; -0.009 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.719      ; 3.250      ;
; 0.017  ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.700      ; 3.257      ;
; 0.106  ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.692      ; 3.338      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sspi_clk'                                                                        ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.150 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.551      ; 2.588      ;
; -0.072 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.725      ; 2.840      ;
; -0.072 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.725      ; 2.840      ;
; -0.072 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.725      ; 2.840      ;
; -0.072 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.725      ; 2.840      ;
; 0.045  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.797      ;
; 0.045  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.797      ;
; 0.045  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.797      ;
; 0.045  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.797      ;
; 0.045  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.797      ;
; 0.045  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.797      ;
; 0.045  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.565      ; 2.797      ;
; 0.048  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.470      ; 2.705      ;
; 0.065  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.522      ; 2.774      ;
; 0.065  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.522      ; 2.774      ;
; 0.074  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.619      ; 2.880      ;
; 0.104  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.535      ; 2.826      ;
; 0.152  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.152  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.523      ; 2.862      ;
; 0.157  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.342      ; 2.686      ;
; 0.170  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.581      ; 2.938      ;
; 0.170  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.723      ; 3.080      ;
; 0.183  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.702      ; 3.072      ;
; 0.215  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.702      ; 3.104      ;
; 0.220  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.551      ; 2.458      ;
; 0.292  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.566      ; 3.045      ;
; 0.292  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.566      ; 3.045      ;
; 0.292  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.566      ; 3.045      ;
; 0.293  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.725      ; 2.705      ;
; 0.293  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.725      ; 2.705      ;
; 0.293  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.725      ; 2.705      ;
; 0.293  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.725      ; 2.705      ;
; 0.398  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.522      ; 2.607      ;
; 0.398  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.522      ; 2.607      ;
; 0.446  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.470      ; 2.603      ;
; 0.518  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.702      ; 3.407      ;
; 0.531  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.702      ; 2.920      ;
; 0.545  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.723      ; 2.955      ;
; 0.617  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.702      ; 3.006      ;
; 0.702  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.954      ;
; 0.702  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.954      ;
; 0.702  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.954      ;
; 0.702  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.954      ;
; 0.702  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.954      ;
; 0.702  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.954      ;
; 0.702  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.565      ; 2.954      ;
; 0.707  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.619      ; 3.013      ;
; 0.751  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.535      ; 2.973      ;
; 0.775  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.342      ; 2.804      ;
; 0.780  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.581      ; 3.048      ;
; 0.780  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.702      ; 3.169      ;
; 0.795  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.795  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.523      ; 3.005      ;
; 0.941  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.566      ; 3.194      ;
; 0.941  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.566      ; 3.194      ;
; 0.941  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.566      ; 3.194      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state           ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[7]      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_pulse           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[0]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[1]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[2]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[3]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[4]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[5]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[6]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[8]      ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[0]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[1]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[2]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[3]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_busy~reg0       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[0]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[1]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[2]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[3]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_state           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]|clk ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sspi_clk'                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sspi_clk ; Rise       ; sspi_clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; wr_add                  ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[7]               ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[0]               ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[1]               ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rd_add                  ;
; 0.131  ; 0.347        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[6]               ;
; 0.131  ; 0.347        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; wr_add                  ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[2]               ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[3]               ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[4]               ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[5]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en                 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[7]|clk           ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[0]|clk           ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[1]|clk           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rd_add|clk              ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en|clk             ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; sspi_clk~input|o        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[6]|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; wr_add|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[2]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[3]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[4]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[5]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]|clk         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[6]              ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[6]|datac        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[2]|datad        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[3]|datad        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[4]|datad        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[5]|datad        ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[0]|datad        ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[1]|datad        ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[7]|datad        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[2]              ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[3]              ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[4]              ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[5]              ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[0]              ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[1]              ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[7]              ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[1]              ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[0]              ;
; 0.651  ; 0.651        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[3]              ;
; 0.651  ; 0.651        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[4]              ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[2]              ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[5]              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[7]|datad        ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[1]|datad        ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[0]|datad        ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[3]|datad        ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[4]|datad        ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[2]|datad        ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[5]|datad        ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[6]|datac        ;
; 0.675  ; 0.675        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[6]              ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_reset_n'                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; spi_reset_n ; Rise       ; spi_reset_n                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; rx               ; clk         ; 3.931 ; 4.440 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 1.218 ; 1.701 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.726 ; 1.192 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.664 ; 1.100 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.361 ; 0.786 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.523 ; 0.970 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.875 ; 1.284 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.790 ; 1.196 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 1.218 ; 1.701 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.614 ; 1.042 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 1.210 ; 1.325 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 1.008 ; 1.192 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.863 ; 5.350 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 4.487 ; 5.013 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 3.325 ; 3.779 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 3.546 ; 4.000 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 3.234 ; 3.692 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 2.810 ; 3.403 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 2.075 ; 2.578 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 1.826 ; 2.274 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 2.443 ; 2.895 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 2.084 ; 2.555 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 2.593 ; 3.030 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 2.110 ; 2.564 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 2.810 ; 3.403 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 2.232 ; 2.700 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 3.319 ; 3.782 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 3.072 ; 3.521 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.924 ; 1.099 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.687 ; 0.849 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.630 ; 5.064 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 4.254 ; 4.727 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 3.286 ; 3.645 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 3.320 ; 3.714 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 3.263 ; 3.783 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 2.947 ; 3.489 ; Fall       ; sspi_clk        ;
+------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; rx               ; clk         ; -1.753 ; -2.277 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.680  ; 0.265  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.161  ; -0.293 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.363  ; -0.061 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.680  ; 0.265  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.356  ; -0.079 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.172  ; -0.217 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.391  ; 0.006  ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; -0.150 ; -0.610 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.598  ; 0.192  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -0.824 ; -0.948 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.094  ; -0.067 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -2.512 ; -2.958 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.674 ; -3.077 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -2.829 ; -3.267 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -3.067 ; -3.502 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -2.573 ; -2.956 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -1.410 ; -1.846 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -1.614 ; -2.075 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -1.410 ; -1.846 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -1.967 ; -2.379 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -1.656 ; -2.091 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -2.111 ; -2.533 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -1.679 ; -2.100 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -2.289 ; -2.821 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -1.719 ; -2.148 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.418 ; -2.865 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -1.207 ; -1.673 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; -0.392 ; -0.525 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.118  ; -0.099 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -3.143 ; -3.583 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.557 ; -2.960 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -2.751 ; -3.133 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -2.644 ; -3.070 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -2.456 ; -2.902 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.339 ; -2.847 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 5.307 ; 5.302 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 5.559 ; 5.560 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 5.312 ; 5.305 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 5.323 ; 5.333 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 5.344 ; 5.339 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 5.559 ; 5.560 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 5.333 ; 5.345 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 5.329 ; 5.320 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 5.355 ; 5.364 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 5.336 ; 5.326 ; Rise       ; clk             ;
; rx_error    ; clk         ; 5.319 ; 5.328 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 5.531 ; 5.267 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 5.531 ; 5.267 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 8.995 ; 9.192 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 6.266 ; 6.203 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 8.579 ; 8.709 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 7.964 ; 8.018 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 8.995 ; 9.192 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 8.393 ; 8.539 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 8.995 ; 9.185 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 8.388 ; 8.433 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 8.605 ; 8.685 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 4.664 ; 4.755 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 5.119 ; 5.192 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.720 ; 4.823 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 4.664 ; 4.755 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 5.119 ; 5.192 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.720 ; 4.823 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 5.939 ; 5.926 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 6.127 ; 6.034 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 6.554 ; 6.506 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 6.581 ; 6.500 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 5.197 ; 5.191 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 5.204 ; 5.195 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 5.204 ; 5.195 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 5.213 ; 5.221 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 5.236 ; 5.228 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 5.442 ; 5.440 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 5.225 ; 5.234 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 5.220 ; 5.210 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 5.246 ; 5.252 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 5.226 ; 5.215 ; Rise       ; clk             ;
; rx_error    ; clk         ; 5.211 ; 5.217 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 5.426 ; 5.165 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 5.426 ; 5.165 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 6.132 ; 6.069 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 6.132 ; 6.069 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 8.361 ; 8.485 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 7.769 ; 7.820 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 8.759 ; 8.947 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 8.179 ; 8.319 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 8.806 ; 8.993 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 8.176 ; 8.218 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 8.383 ; 8.460 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 4.585 ; 4.677 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 5.025 ; 5.100 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.643 ; 4.744 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 4.585 ; 4.677 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 5.025 ; 5.100 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.643 ; 4.744 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 5.798 ; 5.784 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 5.917 ; 5.835 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 6.340 ; 6.260 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 6.316 ; 6.290 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.900 ; 6.245 ;       ;
; ss_n         ; roe         ; 8.193 ; 8.392 ; 8.918 ; 8.540 ;
; ss_n         ; rrdy        ; 9.062 ; 8.920 ; 9.420 ; 9.407 ;
; ss_n         ; trdy        ; 8.126 ; 8.250 ; 8.752 ; 8.495 ;
; st_load_en   ; roe         ; 7.817 ; 8.016 ; 8.581 ; 8.203 ;
; st_load_en   ; rrdy        ; 8.686 ; 8.544 ; 9.083 ; 9.070 ;
; st_load_en   ; trdy        ; 7.517 ; 7.874 ; 8.415 ; 7.916 ;
; st_load_roe  ; roe         ; 7.345 ;       ;       ; 7.668 ;
; st_load_rrdy ; rrdy        ; 7.752 ;       ;       ; 8.057 ;
; st_load_trdy ; trdy        ; 7.618 ;       ;       ; 8.012 ;
; tx_load_en   ; trdy        ; 7.302 ;       ;       ; 7.718 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.767 ; 6.103 ;       ;
; ss_n         ; roe         ; 7.906 ; 8.153 ; 8.668 ; 8.269 ;
; ss_n         ; rrdy        ; 8.776 ; 7.964 ; 8.484 ; 9.136 ;
; ss_n         ; trdy        ; 7.904 ; 8.017 ; 8.508 ; 8.262 ;
; st_load_en   ; roe         ; 7.544 ; 7.791 ; 8.344 ; 7.945 ;
; st_load_en   ; rrdy        ; 8.414 ; 8.302 ; 8.829 ; 8.812 ;
; st_load_en   ; trdy        ; 7.318 ; 7.274 ; 7.721 ; 7.706 ;
; st_load_roe  ; roe         ; 7.124 ;       ;       ; 7.445 ;
; st_load_rrdy ; rrdy        ; 7.545 ;       ;       ; 7.843 ;
; st_load_trdy ; trdy        ; 7.217 ;       ;       ; 7.547 ;
; tx_load_en   ; trdy        ; 7.100 ;       ;       ; 7.492 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 6.250 ; 6.250 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 5.919 ; 5.919 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 6.190     ; 6.281     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 5.949     ; 5.957     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 232.88 MHz ; 232.88 MHz      ; sspi_clk   ;                                                               ;
; 340.95 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; sspi_clk ; -2.792 ; -36.243        ;
; clk      ; -1.933 ; -78.301        ;
; rx_req   ; 0.068  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rx_req   ; -0.342 ; -1.471        ;
; sspi_clk ; -0.155 ; -0.675        ;
; clk      ; 0.311  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------------+--------+----------------+
; Clock       ; Slack  ; End Point TNS  ;
+-------------+--------+----------------+
; sspi_clk    ; -0.308 ; -4.745         ;
; rx_req      ; -0.228 ; -0.388         ;
; spi_reset_n ; -0.043 ; -0.043         ;
+-------------+--------+----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; spi_reset_n ; -0.477 ; -3.420        ;
; rx_req      ; -0.434 ; -2.425        ;
; sspi_clk    ; -0.104 ; -0.394        ;
+-------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -52.000                   ;
; sspi_clk    ; -3.000 ; -43.000                   ;
; rx_req      ; -3.000 ; -3.000                    ;
; spi_reset_n ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sspi_clk'                                                                                   ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.792 ; bit_cnt[16]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 3.772      ;
; -2.719 ; bit_cnt[16]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 3.710      ;
; -2.484 ; tx_buf[7]~1         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.533     ; 1.436      ;
; -2.469 ; tx_buf[0]~36        ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.529     ; 1.425      ;
; -2.465 ; tx_buf[1]~31        ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.526     ; 1.424      ;
; -2.449 ; tx_buf[6]~6         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.554     ; 1.380      ;
; -2.445 ; tx_buf[7]~1         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.497     ; 1.433      ;
; -2.438 ; tx_buf[5]~11        ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.554     ; 1.369      ;
; -2.425 ; tx_buf[3]~21        ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.527     ; 1.383      ;
; -2.420 ; tx_buf[4]~16        ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.551     ; 1.354      ;
; -2.385 ; tx_buf[2]~26        ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.529     ; 1.341      ;
; -2.260 ; bit_cnt[6]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.045     ; 3.230      ;
; -2.231 ; bit_cnt[6]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.070     ; 3.176      ;
; -2.137 ; bit_cnt[7]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.045     ; 3.107      ;
; -2.108 ; bit_cnt[7]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.070     ; 3.053      ;
; -2.102 ; tx_buf[6]~6         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.554     ; 1.033      ;
; -2.033 ; bit_cnt[5]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.045     ; 3.003      ;
; -2.031 ; bit_cnt[16]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.001      ; 3.047      ;
; -2.004 ; bit_cnt[5]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.070     ; 2.949      ;
; -1.991 ; bit_cnt[16]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.966      ;
; -1.991 ; bit_cnt[16]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.966      ;
; -1.991 ; bit_cnt[16]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.966      ;
; -1.991 ; bit_cnt[16]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.966      ;
; -1.991 ; bit_cnt[16]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.966      ;
; -1.991 ; bit_cnt[16]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.966      ;
; -1.991 ; bit_cnt[16]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.966      ;
; -1.974 ; tx_buf[2]~26        ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.529     ; 0.930      ;
; -1.960 ; bit_cnt[10]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 2.940      ;
; -1.934 ; bit_cnt[0]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 2.914      ;
; -1.921 ; tx_buf[1]~31        ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.526     ; 0.880      ;
; -1.914 ; tx_buf[5]~11        ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.554     ; 0.845      ;
; -1.895 ; bit_cnt[10]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 2.886      ;
; -1.865 ; bit_cnt[0]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 2.856      ;
; -1.851 ; tx_buf[7]~1         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.551     ; 0.785      ;
; -1.847 ; bit_cnt[2]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 2.827      ;
; -1.841 ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 2.821      ;
; -1.810 ; tx_buf[4]~16        ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.551     ; 0.744      ;
; -1.782 ; bit_cnt[2]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 2.773      ;
; -1.777 ; tx_buf[3]~21        ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.527     ; 0.735      ;
; -1.776 ; bit_cnt[8]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 2.767      ;
; -1.768 ; bit_cnt[2]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.001      ; 2.784      ;
; -1.716 ; bit_cnt[1]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 2.696      ;
; -1.710 ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 2.690      ;
; -1.697 ; bit_cnt[2]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.672      ;
; -1.697 ; bit_cnt[2]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.672      ;
; -1.697 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.672      ;
; -1.697 ; bit_cnt[2]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.672      ;
; -1.697 ; bit_cnt[2]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.672      ;
; -1.697 ; bit_cnt[2]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.672      ;
; -1.697 ; bit_cnt[2]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.672      ;
; -1.651 ; bit_cnt[1]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 2.642      ;
; -1.647 ; rrdy~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.156     ; 2.006      ;
; -1.645 ; bit_cnt[9]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 2.636      ;
; -1.637 ; bit_cnt[1]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.001      ; 2.653      ;
; -1.632 ; tx_buf[0]~36        ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.475     ; 0.642      ;
; -1.588 ; bit_cnt[4]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.145      ; 2.748      ;
; -1.566 ; bit_cnt[1]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.541      ;
; -1.566 ; bit_cnt[1]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.541      ;
; -1.566 ; bit_cnt[1]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.541      ;
; -1.566 ; bit_cnt[1]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.541      ;
; -1.566 ; bit_cnt[1]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.541      ;
; -1.566 ; bit_cnt[1]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.541      ;
; -1.566 ; bit_cnt[1]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.541      ;
; -1.549 ; bit_cnt[4]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.130      ; 2.694      ;
; -1.509 ; bit_cnt[4]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.181      ; 2.705      ;
; -1.503 ; bit_cnt[6]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.019     ; 2.499      ;
; -1.464 ; bit_cnt[4]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.114      ; 2.593      ;
; -1.464 ; bit_cnt[4]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.114      ; 2.593      ;
; -1.464 ; bit_cnt[4]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.114      ; 2.593      ;
; -1.464 ; bit_cnt[4]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.114      ; 2.593      ;
; -1.464 ; bit_cnt[4]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.114      ; 2.593      ;
; -1.464 ; bit_cnt[4]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.114      ; 2.593      ;
; -1.464 ; bit_cnt[4]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.114      ; 2.593      ;
; -1.464 ; trdy~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.184     ; 1.795      ;
; -1.458 ; bit_cnt[6]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.387      ;
; -1.458 ; bit_cnt[6]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.387      ;
; -1.458 ; bit_cnt[6]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.387      ;
; -1.458 ; bit_cnt[6]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.387      ;
; -1.458 ; bit_cnt[6]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.387      ;
; -1.458 ; bit_cnt[6]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.387      ;
; -1.458 ; bit_cnt[6]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.387      ;
; -1.415 ; rd_add              ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.187     ; 1.743      ;
; -1.402 ; bit_cnt[3]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.035     ; 2.382      ;
; -1.380 ; bit_cnt[7]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.019     ; 2.376      ;
; -1.376 ; roe~reg0_emulated   ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.156     ; 1.735      ;
; -1.363 ; rd_add              ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.201     ; 1.677      ;
; -1.353 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.037     ; 2.331      ;
; -1.335 ; bit_cnt[3]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 2.326      ;
; -1.335 ; bit_cnt[7]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.264      ;
; -1.335 ; bit_cnt[7]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.264      ;
; -1.335 ; bit_cnt[7]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.264      ;
; -1.335 ; bit_cnt[7]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.264      ;
; -1.335 ; bit_cnt[7]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.264      ;
; -1.335 ; bit_cnt[7]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.264      ;
; -1.335 ; bit_cnt[7]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.086     ; 2.264      ;
; -1.321 ; bit_cnt[3]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.001      ; 2.337      ;
; -1.276 ; bit_cnt[5]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.019     ; 2.272      ;
; -1.276 ; bit_cnt[16]         ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.122     ; 1.669      ;
; -1.262 ; bit_cnt[3]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.237      ;
; -1.262 ; bit_cnt[3]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.040     ; 2.237      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                              ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.933 ; count_baud[2] ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.261      ; 3.189      ;
; -1.833 ; count_baud[2] ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.261      ; 3.089      ;
; -1.822 ; count_baud[2] ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.261      ; 3.078      ;
; -1.770 ; count_baud[0] ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.261      ; 3.026      ;
; -1.766 ; count_baud[5] ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.261      ; 3.022      ;
; -1.733 ; count_baud[2] ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.989      ;
; -1.722 ; count_baud[2] ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.978      ;
; -1.697 ; os_pulse      ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.376     ; 2.316      ;
; -1.697 ; os_pulse      ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.376     ; 2.316      ;
; -1.694 ; count_baud[2] ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.950      ;
; -1.694 ; count_baud[2] ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.950      ;
; -1.694 ; count_baud[2] ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.950      ;
; -1.692 ; os_pulse      ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.375     ; 2.312      ;
; -1.692 ; os_pulse      ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.375     ; 2.312      ;
; -1.692 ; os_pulse      ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.375     ; 2.312      ;
; -1.692 ; os_pulse      ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.375     ; 2.312      ;
; -1.692 ; os_pulse      ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.375     ; 2.312      ;
; -1.692 ; os_pulse      ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.375     ; 2.312      ;
; -1.692 ; os_pulse      ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.375     ; 2.312      ;
; -1.690 ; os_pulse      ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.690 ; os_pulse      ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.375     ; 2.310      ;
; -1.681 ; count_baud[5] ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.937      ;
; -1.679 ; count_baud[1] ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.935      ;
; -1.670 ; count_baud[0] ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.926      ;
; -1.668 ; count_baud[0] ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.924      ;
; -1.666 ; count_baud[5] ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.922      ;
; -1.660 ; count_baud[4] ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.916      ;
; -1.622 ; os_count[0]   ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.622 ; os_count[0]   ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.562      ;
; -1.614 ; count_baud[2] ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; count_baud[2] ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; count_baud[2] ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; count_baud[2] ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; count_baud[2] ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; count_baud[2] ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; count_baud[2] ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.614 ; count_baud[2] ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.554      ;
; -1.581 ; count_baud[5] ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.837      ;
; -1.579 ; count_baud[1] ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.835      ;
; -1.572 ; count_baud[1] ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.828      ;
; -1.570 ; count_baud[0] ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.826      ;
; -1.568 ; count_baud[0] ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.824      ;
; -1.566 ; count_baud[5] ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.822      ;
; -1.562 ; os_count[0]   ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.501      ;
; -1.562 ; os_count[0]   ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.501      ;
; -1.562 ; os_count[0]   ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.501      ;
; -1.560 ; count_baud[4] ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.816      ;
; -1.554 ; count_baud[4] ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.810      ;
; -1.541 ; count_baud[7] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.467      ;
; -1.531 ; count_baud[0] ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.787      ;
; -1.531 ; count_baud[0] ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.787      ;
; -1.531 ; count_baud[0] ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.787      ;
; -1.527 ; count_baud[5] ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.783      ;
; -1.527 ; count_baud[5] ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.783      ;
; -1.527 ; count_baud[5] ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.783      ;
; -1.525 ; os_count[1]   ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; os_count[1]   ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.488 ; count_baud[3] ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.744      ;
; -1.483 ; count_os[3]   ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.483 ; count_os[3]   ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.483 ; count_os[3]   ; count_os[0]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.483 ; count_os[3]   ; count_os[1]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.483 ; count_os[3]   ; count_os[2]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.483 ; count_os[3]   ; count_os[3]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.483 ; count_os[3]   ; count_os[4]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.483 ; count_os[3]   ; count_os[5]     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.409      ;
; -1.479 ; count_baud[1] ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.735      ;
; -1.473 ; count_baud[2] ; os_pulse        ; clk          ; clk         ; 1.000        ; 0.261      ; 2.729      ;
; -1.472 ; os_pulse      ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.376     ; 2.091      ;
; -1.472 ; count_baud[1] ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.261      ; 2.728      ;
; -1.470 ; os_pulse      ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.376     ; 2.089      ;
; -1.467 ; os_pulse      ; os_count[3]     ; clk          ; clk         ; 1.000        ; -0.376     ; 2.086      ;
; -1.465 ; os_count[1]   ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.404      ;
; -1.465 ; os_count[1]   ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.404      ;
; -1.465 ; os_count[1]   ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.056     ; 2.404      ;
; -1.461 ; count_baud[5] ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; count_baud[5] ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; count_baud[5] ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
; -1.461 ; count_baud[5] ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.401      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                     ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 0.068 ; rx_buf[7] ; spi_rx_data[7] ; sspi_clk     ; rx_req      ; 1.000        ; 0.917      ; 1.050      ;
; 0.094 ; rx_buf[4] ; spi_rx_data[4] ; sspi_clk     ; rx_req      ; 1.000        ; 0.768      ; 0.966      ;
; 0.199 ; rx_buf[6] ; spi_rx_data[6] ; sspi_clk     ; rx_req      ; 1.000        ; 1.096      ; 1.031      ;
; 0.306 ; rx_buf[3] ; spi_rx_data[3] ; sspi_clk     ; rx_req      ; 1.000        ; 0.770      ; 0.891      ;
; 0.324 ; rx_buf[0] ; spi_rx_data[0] ; sspi_clk     ; rx_req      ; 1.000        ; 0.949      ; 1.050      ;
; 0.331 ; rx_buf[1] ; spi_rx_data[1] ; sspi_clk     ; rx_req      ; 1.000        ; 0.948      ; 1.044      ;
; 0.336 ; rx_buf[5] ; spi_rx_data[5] ; sspi_clk     ; rx_req      ; 1.000        ; 0.769      ; 0.859      ;
; 0.342 ; rx_buf[2] ; spi_rx_data[2] ; sspi_clk     ; rx_req      ; 1.000        ; 0.770      ; 0.854      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                       ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -0.342 ; rx_buf[6] ; spi_rx_data[6] ; sspi_clk     ; rx_req      ; 0.000        ; 1.277      ; 0.965      ;
; -0.209 ; rx_buf[2] ; spi_rx_data[2] ; sspi_clk     ; rx_req      ; 0.000        ; 0.954      ; 0.775      ;
; -0.203 ; rx_buf[5] ; spi_rx_data[5] ; sspi_clk     ; rx_req      ; 0.000        ; 0.954      ; 0.781      ;
; -0.183 ; rx_buf[1] ; spi_rx_data[1] ; sspi_clk     ; rx_req      ; 0.000        ; 1.124      ; 0.971      ;
; -0.177 ; rx_buf[3] ; spi_rx_data[3] ; sspi_clk     ; rx_req      ; 0.000        ; 0.954      ; 0.807      ;
; -0.167 ; rx_buf[0] ; spi_rx_data[0] ; sspi_clk     ; rx_req      ; 0.000        ; 1.125      ; 0.988      ;
; -0.130 ; rx_buf[7] ; spi_rx_data[7] ; sspi_clk     ; rx_req      ; 0.000        ; 1.095      ; 0.995      ;
; -0.060 ; rx_buf[4] ; spi_rx_data[4] ; sspi_clk     ; rx_req      ; 0.000        ; 0.953      ; 0.923      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sspi_clk'                                                                                    ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.155 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.433      ;
; -0.129 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.459      ;
; -0.114 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.474      ;
; -0.112 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.476      ;
; -0.109 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.479      ;
; -0.056 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.432      ; 2.550      ;
; 0.007  ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.595      ;
; 0.023  ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.470      ; 2.667      ;
; 0.055  ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.528      ; 2.757      ;
; 0.080  ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.668      ;
; 0.280  ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.512      ; 2.966      ;
; 0.300  ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.512      ; 2.986      ;
; 0.333  ; wr_add              ; wr_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; rx_buf[1]           ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; rx_buf[2]           ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; rx_buf[3]           ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; rx_buf[4]           ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; rx_buf[5]           ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; rx_buf[6]           ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; rx_buf[7]           ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.348  ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.528      ; 2.550      ;
; 0.361  ; bit_cnt[6]          ; bit_cnt[7]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.544      ;
; 0.361  ; bit_cnt[5]          ; bit_cnt[6]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.039      ; 0.544      ;
; 0.365  ; bit_cnt[0]          ; bit_cnt[1]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.547      ;
; 0.380  ; bit_cnt[1]          ; bit_cnt[2]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.562      ;
; 0.452  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.512      ; 3.138      ;
; 0.471  ; bit_cnt[4]          ; bit_cnt[5]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.267      ; 0.882      ;
; 0.480  ; bit_cnt[12]         ; bit_cnt[13]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.060      ; 0.684      ;
; 0.502  ; bit_cnt[10]         ; bit_cnt[11]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.684      ;
; 0.506  ; bit_cnt[8]          ; bit_cnt[9]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.688      ;
; 0.518  ; wr_add              ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.291      ; 0.953      ;
; 0.518  ; wr_add              ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.291      ; 0.953      ;
; 0.521  ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.609      ;
; 0.539  ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.627      ;
; 0.556  ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.644      ;
; 0.563  ; wr_add              ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.745      ;
; 0.563  ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.512      ; 2.749      ;
; 0.573  ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.432      ; 2.679      ;
; 0.580  ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.668      ;
; 0.589  ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.677      ;
; 0.615  ; bit_cnt[14]         ; bit_cnt[15]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.797      ;
; 0.617  ; wr_add              ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.132      ; 0.893      ;
; 0.624  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; 0.000        ; 2.512      ; 3.310      ;
; 0.629  ; bit_cnt[13]         ; bit_cnt[14]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.046      ; 0.819      ;
; 0.649  ; bit_cnt[2]          ; bit_cnt[3]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.831      ;
; 0.654  ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.512      ; 2.840      ;
; 0.659  ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.747      ;
; 0.674  ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.000        ; 2.432      ; 3.280      ;
; 0.703  ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.791      ;
; 0.712  ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.470      ; 2.856      ;
; 0.713  ; wr_add              ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.291      ; 1.148      ;
; 0.714  ; wr_add              ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.291      ; 1.149      ;
; 0.809  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.512      ; 2.995      ;
; 0.824  ; wr_add              ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.108      ; 1.076      ;
; 0.826  ; bit_cnt[12]         ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.205      ; 0.675      ;
; 0.838  ; bit_cnt[14]         ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.205      ; 0.687      ;
; 0.842  ; bit_cnt[3]          ; bit_cnt[4]          ; sspi_clk     ; sspi_clk    ; 0.000        ; -0.080     ; 0.906      ;
; 0.858  ; bit_cnt[11]         ; bit_cnt[12]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 1.040      ;
; 0.923  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; -0.500       ; 2.512      ; 3.109      ;
; 0.925  ; bit_cnt[13]         ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.190      ; 0.759      ;
; 1.001  ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.140      ; 1.285      ;
; 1.010  ; wr_add              ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.108      ; 1.262      ;
; 1.049  ; rx_buf[0]           ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.040      ; 1.233      ;
; 1.069  ; bit_cnt[11]         ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.205      ; 0.918      ;
; 1.086  ; bit_cnt[7]          ; bit_cnt[8]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.055      ; 1.285      ;
; 1.088  ; wr_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.290      ; 1.522      ;
; 1.152  ; wr_add              ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.286      ; 1.582      ;
; 1.160  ; wr_add              ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.286      ; 1.590      ;
; 1.258  ; bit_cnt[11]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.220      ; 1.122      ;
; 1.269  ; bit_cnt[10]         ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.002     ; 0.911      ;
; 1.279  ; bit_cnt[16]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.220      ; 1.143      ;
; 1.281  ; bit_cnt[9]          ; bit_cnt[10]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 1.463      ;
; 1.292  ; bit_cnt[9]          ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.204      ; 1.140      ;
; 1.300  ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.037      ; 1.481      ;
; 1.317  ; bit_cnt[15]         ; bit_cnt[16]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 1.499      ;
; 1.324  ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; -0.500       ; 2.432      ; 3.430      ;
; 1.328  ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.220      ; 1.192      ;
; 1.346  ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.531      ;
; 1.384  ; bit_cnt[9]          ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.066      ; 1.094      ;
; 1.384  ; rd_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.071      ; 1.599      ;
; 1.387  ; bit_cnt[15]         ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.042      ; 1.073      ;
; 1.399  ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 1.577      ;
; 1.401  ; bit_cnt[16]         ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.204      ; 1.249      ;
; 1.411  ; roe~reg0_emulated   ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.596      ;
; 1.427  ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.140      ; 1.711      ;
; 1.438  ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.053      ; 1.635      ;
; 1.439  ; bit_cnt[1]          ; wr_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.002     ; 1.081      ;
; 1.449  ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.220      ; 1.313      ;
; 1.481  ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 1.666      ;
; 1.482  ; rd_add              ; miso~reg0           ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.037     ; 1.089      ;
; 1.483  ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.037      ; 1.664      ;
; 1.514  ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.037      ; 1.695      ;
; 1.525  ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.037      ; 1.706      ;
; 1.559  ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.144      ; 1.847      ;
; 1.617  ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.037      ; 1.798      ;
; 1.626  ; tx_buf[7]~_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.106      ; 1.876      ;
; 1.641  ; bit_cnt[2]          ; rd_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.251      ; 1.536      ;
; 1.728  ; rd_add              ; rd_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.034      ; 1.906      ;
; 1.729  ; rd_add              ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.043     ; 1.330      ;
; 1.729  ; rd_add              ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; -0.500       ; -0.043     ; 1.330      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.336 ; rx_count[1]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.536      ;
; 0.343 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; os_count[0]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.346 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.378 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.578      ;
; 0.424 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 0.953      ;
; 0.466 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.471 ; rx_buffer[1]   ; rx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.471 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.473 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.479 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.678      ;
; 0.479 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.678      ;
; 0.484 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.487 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.489 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.702      ;
; 0.498 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.503 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.504 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.508 ; rx_count[0]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.708      ;
; 0.514 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.727      ;
; 0.514 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.520 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.049      ;
; 0.527 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.056      ;
; 0.536 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.736      ;
; 0.556 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.085      ;
; 0.563 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.092      ;
; 0.603 ; rx_buffer[5]   ; rx_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.802      ;
; 0.604 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.604 ; count_baud[3]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.133      ;
; 0.606 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.805      ;
; 0.609 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.808      ;
; 0.616 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.145      ;
; 0.617 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.816      ;
; 0.620 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.833      ;
; 0.620 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.833      ;
; 0.621 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.834      ;
; 0.632 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.845      ;
; 0.633 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.846      ;
; 0.635 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.834      ;
; 0.637 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.836      ;
; 0.638 ; rx_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.838      ;
; 0.638 ; count_baud[5]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.167      ;
; 0.646 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.845      ;
; 0.648 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.847      ;
; 0.648 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.847      ;
; 0.652 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.181      ;
; 0.659 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.858      ;
; 0.661 ; count_baud[4]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.190      ;
; 0.688 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.888      ;
; 0.688 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.888      ;
; 0.695 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.894      ;
; 0.700 ; count_baud[3]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.229      ;
; 0.707 ; count_baud[3]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.236      ;
; 0.734 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.263      ;
; 0.737 ; count_os[0]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.950      ;
; 0.738 ; count_os[6]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.951      ;
; 0.741 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.270      ;
; 0.742 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.941      ;
; 0.742 ; count_baud[9]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.742 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.955      ;
; 0.744 ; count_os[0]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.957      ;
; 0.749 ; count_baud[3]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.752 ; count_baud[10] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.964      ;
; 0.757 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.286      ;
; 0.759 ; count_baud[2]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.288      ;
; 0.761 ; count_baud[6]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.764 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.293      ;
; 0.770 ; rx_count[0]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.970      ;
; 0.784 ; os_count[2]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.984      ;
; 0.796 ; count_baud[3]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.325      ;
; 0.814 ; rx_count[3]    ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.014      ;
; 0.820 ; count_baud[7]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.032      ;
; 0.827 ; count_baud[7]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.039      ;
; 0.830 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.359      ;
; 0.831 ; count_baud[9]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.043      ;
; 0.831 ; count_os[1]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.044      ;
; 0.833 ; count_os[0]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.046      ;
; 0.838 ; count_os[1]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.051      ;
; 0.838 ; count_baud[3]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.839 ; count_baud[1]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.368      ;
; 0.840 ; count_os[0]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.053      ;
; 0.845 ; count_baud[3]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.851 ; rx_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.051      ;
; 0.851 ; count_baud[0]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.380      ;
; 0.852 ; rx_count[3]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.052      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sspi_clk'                                                                        ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.308 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.324      ; 3.117      ;
; -0.308 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.324      ; 3.117      ;
; -0.308 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.324      ; 3.117      ;
; -0.191 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.380      ; 3.056      ;
; -0.179 ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.500        ; 2.427      ; 3.091      ;
; -0.172 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.326      ; 2.983      ;
; -0.172 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.326      ; 2.983      ;
; -0.172 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.326      ; 2.983      ;
; -0.172 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.326      ; 2.983      ;
; -0.172 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.326      ; 2.983      ;
; -0.172 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.326      ; 2.983      ;
; -0.172 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.326      ; 2.983      ;
; -0.155 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.155 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.292      ; 2.932      ;
; -0.148 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.342      ; 2.975      ;
; -0.122 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.132      ; 2.739      ;
; -0.117 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.299      ; 2.901      ;
; -0.012 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.427      ; 2.924      ;
; 0.078  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.443      ; 2.850      ;
; 0.092  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 1.000        ; 2.427      ; 3.320      ;
; 0.135  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.427      ; 2.777      ;
; 0.177  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.226      ; 2.534      ;
; 0.189  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.257      ; 2.553      ;
; 0.189  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.257      ; 2.553      ;
; 0.320  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.444      ; 2.609      ;
; 0.320  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.444      ; 2.609      ;
; 0.320  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.444      ; 2.609      ;
; 0.320  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.444      ; 2.609      ;
; 0.360  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.427      ; 3.052      ;
; 0.388  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 2.279      ; 2.376      ;
; 0.389  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.324      ; 2.920      ;
; 0.389  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.324      ; 2.920      ;
; 0.389  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.324      ; 2.920      ;
; 0.440  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.443      ; 2.988      ;
; 0.458  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.427      ; 2.954      ;
; 0.508  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.380      ; 2.857      ;
; 0.517  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.342      ; 2.810      ;
; 0.519  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.326      ; 2.792      ;
; 0.519  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.326      ; 2.792      ;
; 0.519  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.326      ; 2.792      ;
; 0.519  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.326      ; 2.792      ;
; 0.519  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.326      ; 2.792      ;
; 0.519  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.326      ; 2.792      ;
; 0.519  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.326      ; 2.792      ;
; 0.525  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.292      ; 2.752      ;
; 0.525  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.257      ; 2.717      ;
; 0.525  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.257      ; 2.717      ;
; 0.526  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.132      ; 2.591      ;
; 0.561  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.299      ; 2.723      ;
; 0.574  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.226      ; 2.637      ;
; 0.662  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.444      ; 2.767      ;
; 0.662  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.444      ; 2.767      ;
; 0.662  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.444      ; 2.767      ;
; 0.662  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.444      ; 2.767      ;
; 0.735  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 2.279      ; 2.529      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                     ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.228 ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.275      ; 3.194      ;
; -0.100 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.398      ; 3.122      ;
; -0.060 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.297      ; 3.139      ;
; 0.032  ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.282      ; 3.167      ;
; 0.053  ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.283      ; 3.145      ;
; 0.072  ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.298      ; 3.142      ;
; 0.074  ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.299      ; 3.141      ;
; 0.074  ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 0.500        ; 3.299      ; 3.142      ;
; 0.186  ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.275      ; 3.280      ;
; 0.264  ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.297      ; 3.315      ;
; 0.320  ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.398      ; 3.202      ;
; 0.414  ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.299      ; 3.302      ;
; 0.416  ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.299      ; 3.299      ;
; 0.416  ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.298      ; 3.298      ;
; 0.468  ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.282      ; 3.231      ;
; 0.480  ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 1.000        ; 3.283      ; 3.218      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_reset_n'                                                              ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.043 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.737      ; 3.565      ;
; 0.019  ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.758      ; 3.389      ;
; 0.050  ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.734      ; 3.482      ;
; 0.055  ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.760      ; 3.387      ;
; 0.105  ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.737      ; 3.566      ;
; 0.173  ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.758      ; 3.390      ;
; 0.178  ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.760      ; 3.386      ;
; 0.193  ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 3.735      ; 3.475      ;
; 0.349  ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.737      ; 3.673      ;
; 0.397  ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.758      ; 3.511      ;
; 0.432  ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.760      ; 3.510      ;
; 0.443  ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.734      ; 3.589      ;
; 0.521  ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.737      ; 3.650      ;
; 0.551  ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.758      ; 3.512      ;
; 0.554  ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.760      ; 3.510      ;
; 0.576  ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 3.735      ; 3.592      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_reset_n'                                                               ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.477 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.880      ; 3.403      ;
; -0.477 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.880      ; 3.403      ;
; -0.473 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.877      ; 3.404      ;
; -0.472 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.877      ; 3.405      ;
; -0.403 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.852      ; 3.449      ;
; -0.401 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.853      ; 3.452      ;
; -0.370 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.855      ; 3.485      ;
; -0.347 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 3.855      ; 3.508      ;
; -0.124 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.880      ; 3.276      ;
; -0.123 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.880      ; 3.277      ;
; -0.118 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.877      ; 3.279      ;
; -0.117 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.877      ; 3.280      ;
; -0.055 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.853      ; 3.318      ;
; -0.047 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.852      ; 3.325      ;
; 0.030  ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.855      ; 3.405      ;
; 0.034  ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 3.855      ; 3.409      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.434 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.503      ; 3.109      ;
; -0.334 ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.382      ; 3.088      ;
; -0.315 ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.381      ; 3.106      ;
; -0.295 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.397      ; 3.142      ;
; -0.273 ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.398      ; 3.165      ;
; -0.272 ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.398      ; 3.166      ;
; -0.270 ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.398      ; 3.168      ;
; -0.232 ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 0.000        ; 3.374      ; 3.182      ;
; -0.018 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.503      ; 3.025      ;
; 0.057  ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.398      ; 2.995      ;
; 0.058  ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.398      ; 2.996      ;
; 0.058  ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.398      ; 2.996      ;
; 0.063  ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.397      ; 3.000      ;
; 0.076  ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.382      ; 2.998      ;
; 0.102  ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.381      ; 3.023      ;
; 0.178  ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; -0.500       ; 3.374      ; 3.092      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sspi_clk'                                                                         ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.104 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.358      ; 2.428      ;
; -0.046 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.529      ; 2.657      ;
; -0.046 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.529      ; 2.657      ;
; -0.046 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.529      ; 2.657      ;
; -0.046 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.529      ; 2.657      ;
; -0.015 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.573      ;
; -0.015 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.573      ;
; -0.015 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.573      ;
; -0.015 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.573      ;
; -0.015 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.573      ;
; -0.015 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.573      ;
; -0.015 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.414      ; 2.573      ;
; -0.001 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.470      ; 2.643      ;
; 0.046  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.386      ; 2.606      ;
; 0.056  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.302      ; 2.532      ;
; 0.081  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.081  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.379      ; 2.634      ;
; 0.085  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.431      ; 2.690      ;
; 0.094  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.212      ; 2.480      ;
; 0.100  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.334      ; 2.608      ;
; 0.100  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.334      ; 2.608      ;
; 0.171  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.528      ; 2.873      ;
; 0.174  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.512      ; 2.860      ;
; 0.209  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.412      ; 2.795      ;
; 0.209  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.412      ; 2.795      ;
; 0.209  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.412      ; 2.795      ;
; 0.212  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 2.512      ; 2.898      ;
; 0.235  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.358      ; 2.267      ;
; 0.288  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.529      ; 2.491      ;
; 0.288  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.529      ; 2.491      ;
; 0.288  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.529      ; 2.491      ;
; 0.288  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.529      ; 2.491      ;
; 0.429  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.334      ; 2.437      ;
; 0.429  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.334      ; 2.437      ;
; 0.442  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.302      ; 2.418      ;
; 0.456  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 2.512      ; 3.142      ;
; 0.495  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.512      ; 2.681      ;
; 0.509  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.528      ; 2.711      ;
; 0.567  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.512      ; 2.753      ;
; 0.671  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.759      ;
; 0.671  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.759      ;
; 0.671  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.759      ;
; 0.671  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.759      ;
; 0.671  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.759      ;
; 0.671  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.759      ;
; 0.671  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.414      ; 2.759      ;
; 0.677  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.470      ; 2.821      ;
; 0.719  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.386      ; 2.779      ;
; 0.737  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.212      ; 2.623      ;
; 0.741  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 2.512      ; 2.927      ;
; 0.745  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.431      ; 2.850      ;
; 0.755  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.755  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.379      ; 2.808      ;
; 0.901  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.412      ; 2.987      ;
; 0.901  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.412      ; 2.987      ;
; 0.901  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 2.412      ; 2.987      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[0]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[1]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[2]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[3]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[4]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[5]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[6]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[8]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[0]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[1]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[2]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[3]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_pulse        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_busy~reg0    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[0]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[1]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[2]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[3]     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_state        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[7]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o     ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sspi_clk ; Rise       ; sspi_clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; wr_add                  ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[7]               ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[0]               ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[1]               ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[6]               ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; wr_add                  ;
; 0.173  ; 0.389        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rd_add                  ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[2]               ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[3]               ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[4]               ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[5]               ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0               ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; sspi_clk~input|o        ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; 0.359  ; 0.575        ; 0.216          ; High Pulse Width ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[7]|clk           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[0]|clk           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[1]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[6]|clk           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; wr_add|clk              ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated|clk ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[6]|datac        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[6]              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[2]|datad        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[3]|datad        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[4]|datad        ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[5]|datad        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[1]|datad        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[0]|datad        ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[7]|datad        ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[2]              ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[3]              ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[4]              ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[5]              ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[1]              ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[0]              ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[7]              ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[0]              ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[1]              ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[2]              ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[3]              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[4]              ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[5]              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[7]|datad        ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[0]|datad        ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[1]|datad        ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[2]|datad        ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[3]|datad        ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[4]|datad        ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[5]|datad        ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[6]              ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[6]|datac        ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.692  ; 0.692        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; spi_reset_n ; Rise       ; spi_reset_n                  ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; rx               ; clk         ; 3.468 ; 3.879 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 1.014 ; 1.390 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.565 ; 0.951 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.506 ; 0.864 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.219 ; 0.573 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.371 ; 0.726 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.698 ; 1.024 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.608 ; 0.938 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 1.014 ; 1.390 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.444 ; 0.793 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 1.052 ; 1.193 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.874 ; 1.062 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.294 ; 4.629 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 3.944 ; 4.332 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 2.868 ; 3.183 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 3.071 ; 3.422 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 2.805 ; 3.116 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 2.398 ; 2.867 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 1.726 ; 2.137 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 1.501 ; 1.879 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 2.056 ; 2.420 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 1.744 ; 2.114 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 2.204 ; 2.542 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 1.764 ; 2.128 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 2.398 ; 2.867 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 1.874 ; 2.239 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 2.859 ; 3.204 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 2.647 ; 3.042 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.823 ; 1.013 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.617 ; 0.784 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.114 ; 4.400 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 3.764 ; 4.103 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 2.840 ; 3.102 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 2.891 ; 3.193 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 2.829 ; 3.230 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 2.540 ; 2.963 ; Fall       ; sspi_clk        ;
+------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; rx               ; clk         ; -1.516 ; -1.925 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.702  ; 0.356  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.227  ; -0.151 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.414  ; 0.064  ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.702  ; 0.356  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.415  ; 0.068  ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.238  ; -0.072 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.441  ; 0.127  ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; -0.064 ; -0.423 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.628  ; 0.295  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -0.704 ; -0.854 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.125  ; -0.051 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -2.153 ; -2.494 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.255 ; -2.619 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -2.431 ; -2.735 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -2.644 ; -2.981 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -2.196 ; -2.474 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -1.132 ; -1.495 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -1.315 ; -1.698 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -1.132 ; -1.495 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -1.633 ; -1.970 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -1.361 ; -1.710 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -1.777 ; -2.097 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -1.379 ; -1.724 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -1.931 ; -2.357 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -1.415 ; -1.750 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.056 ; -2.394 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -0.983 ; -1.371 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; -0.339 ; -0.482 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.122  ; -0.085 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -2.749 ; -3.082 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -2.212 ; -2.549 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -2.378 ; -2.650 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -2.272 ; -2.616 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -2.100 ; -2.456 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -2.007 ; -2.398 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 5.046 ; 5.032 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 5.282 ; 5.241 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 5.051 ; 5.038 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 5.061 ; 5.042 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 5.083 ; 5.071 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 5.282 ; 5.241 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 5.070 ; 5.051 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 5.065 ; 5.048 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 5.091 ; 5.070 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 5.070 ; 5.055 ; Rise       ; clk             ;
; rx_error    ; clk         ; 5.053 ; 5.031 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 5.292 ; 5.025 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 5.292 ; 5.025 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 8.535 ; 8.678 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 5.910 ; 5.831 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 8.095 ; 8.103 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 7.501 ; 7.478 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 8.457 ; 8.542 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 7.897 ; 7.934 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 8.535 ; 8.678 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 7.915 ; 7.856 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 8.091 ; 8.058 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 4.483 ; 4.565 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 4.896 ; 4.986 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.543 ; 4.627 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 4.483 ; 4.565 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 4.896 ; 4.986 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.543 ; 4.627 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 5.691 ; 5.638 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 5.813 ; 5.701 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 6.208 ; 6.132 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 6.224 ; 6.114 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 4.948 ; 4.933 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 4.955 ; 4.940 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 4.955 ; 4.940 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 4.964 ; 4.943 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 4.987 ; 4.973 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 5.176 ; 5.135 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 4.974 ; 4.954 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 4.969 ; 4.950 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 4.994 ; 4.972 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 4.973 ; 4.956 ; Rise       ; clk             ;
; rx_error    ; clk         ; 4.957 ; 4.933 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 5.198 ; 4.930 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 5.198 ; 4.930 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 5.793 ; 5.716 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 5.793 ; 5.716 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 7.897 ; 7.905 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 7.327 ; 7.305 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 8.245 ; 8.327 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 7.707 ; 7.742 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 8.367 ; 8.509 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 7.723 ; 7.665 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 7.892 ; 7.860 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 4.412 ; 4.494 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 4.809 ; 4.901 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.470 ; 4.555 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 4.412 ; 4.494 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 4.809 ; 4.901 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.470 ; 4.555 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 5.564 ; 5.511 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 5.633 ; 5.531 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 6.018 ; 5.914 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 5.998 ; 5.935 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.482 ; 5.757 ;       ;
; ss_n         ; roe         ; 7.584 ; 7.738 ; 8.174 ; 7.798 ;
; ss_n         ; rrdy        ; 8.393 ; 8.231 ; 8.623 ; 8.602 ;
; ss_n         ; trdy        ; 7.536 ; 7.611 ; 8.031 ; 7.759 ;
; st_load_en   ; roe         ; 7.234 ; 7.388 ; 7.877 ; 7.501 ;
; st_load_en   ; rrdy        ; 8.043 ; 7.881 ; 8.326 ; 8.305 ;
; st_load_en   ; trdy        ; 6.978 ; 7.261 ; 7.734 ; 7.252 ;
; st_load_roe  ; roe         ; 6.793 ;       ;       ; 7.005 ;
; st_load_rrdy ; rrdy        ; 7.170 ;       ;       ; 7.395 ;
; st_load_trdy ; trdy        ; 7.065 ;       ;       ; 7.329 ;
; tx_load_en   ; trdy        ; 6.776 ;       ;       ; 7.062 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.369 ; 5.637 ;       ;
; ss_n         ; roe         ; 7.329 ; 7.529 ; 7.958 ; 7.563 ;
; ss_n         ; rrdy        ; 8.136 ; 7.358 ; 7.798 ; 8.368 ;
; ss_n         ; trdy        ; 7.341 ; 7.407 ; 7.819 ; 7.559 ;
; st_load_en   ; roe         ; 6.994 ; 7.194 ; 7.671 ; 7.276 ;
; st_load_en   ; rrdy        ; 7.801 ; 7.669 ; 8.104 ; 8.081 ;
; st_load_en   ; trdy        ; 6.804 ; 6.707 ; 7.141 ; 7.071 ;
; st_load_roe  ; roe         ; 6.606 ;       ;       ; 6.814 ;
; st_load_rrdy ; rrdy        ; 6.988 ;       ;       ; 7.207 ;
; st_load_trdy ; trdy        ; 6.692 ;       ;       ; 6.926 ;
; tx_load_en   ; trdy        ; 6.599 ;       ;       ; 6.868 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 5.910 ; 5.912 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 5.386 ; 5.386 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 5.910     ; 5.910     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 5.384     ; 5.485     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; sspi_clk ; -1.787 ; -18.341        ;
; clk      ; -0.792 ; -30.241        ;
; rx_req   ; 0.372  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rx_req   ; -0.257 ; -1.216        ;
; sspi_clk ; -0.104 ; -0.217        ;
; clk      ; 0.187  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------------+--------+----------------+
; Clock       ; Slack  ; End Point TNS  ;
+-------------+--------+----------------+
; sspi_clk    ; -0.270 ; -5.512         ;
; rx_req      ; 0.199  ; 0.000          ;
; spi_reset_n ; 0.316  ; 0.000          ;
+-------------+--------+----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; spi_reset_n ; -0.402 ; -2.975        ;
; rx_req      ; -0.358 ; -2.420        ;
; sspi_clk    ; -0.171 ; -1.089        ;
+-------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clk         ; -3.000 ; -55.203                   ;
; sspi_clk    ; -3.000 ; -48.955                   ;
; rx_req      ; -3.000 ; -3.000                    ;
; spi_reset_n ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sspi_clk'                                                                                   ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.787 ; tx_buf[1]~31        ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.347     ; 0.917      ;
; -1.780 ; tx_buf[7]~1         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.357     ; 0.900      ;
; -1.767 ; tx_buf[6]~6         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.367     ; 0.877      ;
; -1.761 ; tx_buf[0]~36        ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.350     ; 0.888      ;
; -1.752 ; tx_buf[7]~1         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.332     ; 0.897      ;
; -1.744 ; tx_buf[3]~21        ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.348     ; 0.873      ;
; -1.744 ; tx_buf[5]~11        ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.367     ; 0.854      ;
; -1.737 ; tx_buf[4]~16        ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.364     ; 0.850      ;
; -1.705 ; tx_buf[2]~26        ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.350     ; 0.832      ;
; -1.564 ; tx_buf[6]~6         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.367     ; 0.674      ;
; -1.465 ; tx_buf[2]~26        ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.350     ; 0.592      ;
; -1.452 ; tx_buf[1]~31        ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.347     ; 0.582      ;
; -1.436 ; tx_buf[5]~11        ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.367     ; 0.546      ;
; -1.389 ; tx_buf[7]~1         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.364     ; 0.502      ;
; -1.368 ; bit_cnt[16]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 2.347      ;
; -1.354 ; tx_buf[4]~16        ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.364     ; 0.467      ;
; -1.339 ; tx_buf[3]~21        ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.348     ; 0.468      ;
; -1.310 ; bit_cnt[16]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 2.301      ;
; -1.249 ; tx_buf[0]~36        ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; -1.318     ; 0.408      ;
; -1.233 ; rrdy~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.503     ; 1.237      ;
; -1.119 ; trdy~reg0_emulated  ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.535     ; 1.091      ;
; -1.094 ; rd_add              ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.526     ; 1.075      ;
; -1.069 ; roe~reg0_emulated   ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.503     ; 1.073      ;
; -1.054 ; rd_add              ; miso~en             ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.532     ; 1.029      ;
; -1.038 ; bit_cnt[6]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 2.006      ;
; -1.005 ; bit_cnt[6]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.052     ; 1.960      ;
; -0.961 ; bit_cnt[7]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 1.929      ;
; -0.928 ; bit_cnt[7]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.052     ; 1.883      ;
; -0.894 ; bit_cnt[5]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.039     ; 1.862      ;
; -0.889 ; bit_cnt[0]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 1.868      ;
; -0.862 ; bit_cnt[16]         ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.003     ; 1.866      ;
; -0.861 ; bit_cnt[5]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.052     ; 1.816      ;
; -0.856 ; bit_cnt[10]         ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 1.835      ;
; -0.856 ; rd_add              ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.501     ; 0.862      ;
; -0.840 ; rd_add              ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.542     ; 0.805      ;
; -0.840 ; rd_add              ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.542     ; 0.805      ;
; -0.840 ; rd_add              ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.542     ; 0.805      ;
; -0.840 ; rd_add              ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.542     ; 0.805      ;
; -0.840 ; rd_add              ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.542     ; 0.805      ;
; -0.840 ; rd_add              ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.542     ; 0.805      ;
; -0.840 ; rd_add              ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.500        ; -0.542     ; 0.805      ;
; -0.831 ; bit_cnt[0]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 1.822      ;
; -0.830 ; bit_cnt[16]         ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.811      ;
; -0.830 ; bit_cnt[16]         ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.811      ;
; -0.830 ; bit_cnt[16]         ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.811      ;
; -0.830 ; bit_cnt[16]         ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.811      ;
; -0.830 ; bit_cnt[16]         ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.811      ;
; -0.830 ; bit_cnt[16]         ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.811      ;
; -0.830 ; bit_cnt[16]         ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.811      ;
; -0.798 ; bit_cnt[10]         ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 1.789      ;
; -0.781 ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 1.760      ;
; -0.756 ; bit_cnt[2]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 1.735      ;
; -0.723 ; bit_cnt[8]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 1.714      ;
; -0.705 ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 1.684      ;
; -0.698 ; bit_cnt[2]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 1.689      ;
; -0.686 ; bit_cnt[2]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.003     ; 1.690      ;
; -0.673 ; bit_cnt[1]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 1.652      ;
; -0.654 ; bit_cnt[2]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.635      ;
; -0.654 ; bit_cnt[2]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.635      ;
; -0.654 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.635      ;
; -0.654 ; bit_cnt[2]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.635      ;
; -0.654 ; bit_cnt[2]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.635      ;
; -0.654 ; bit_cnt[2]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.635      ;
; -0.654 ; bit_cnt[2]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.635      ;
; -0.647 ; bit_cnt[9]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 1.638      ;
; -0.615 ; bit_cnt[1]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 1.606      ;
; -0.603 ; bit_cnt[1]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.003     ; 1.607      ;
; -0.602 ; bit_cnt[4]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.071      ; 1.680      ;
; -0.571 ; bit_cnt[1]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.552      ;
; -0.571 ; bit_cnt[1]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.552      ;
; -0.571 ; bit_cnt[1]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.552      ;
; -0.571 ; bit_cnt[1]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.552      ;
; -0.571 ; bit_cnt[1]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.552      ;
; -0.571 ; bit_cnt[1]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.552      ;
; -0.571 ; bit_cnt[1]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.026     ; 1.552      ;
; -0.562 ; bit_cnt[4]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.065      ; 1.634      ;
; -0.551 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.539 ; bit_cnt[6]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.021     ; 1.525      ;
; -0.534 ; bit_cnt[3]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.028     ; 1.513      ;
; -0.532 ; bit_cnt[4]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.096      ; 1.635      ;
; -0.530 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.377      ; 2.384      ;
; -0.525 ; bit_cnt[6]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.062     ; 1.470      ;
; -0.525 ; bit_cnt[6]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.062     ; 1.470      ;
; -0.525 ; bit_cnt[6]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.062     ; 1.470      ;
; -0.525 ; bit_cnt[6]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.062     ; 1.470      ;
; -0.525 ; bit_cnt[6]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.062     ; 1.470      ;
; -0.525 ; bit_cnt[6]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.062     ; 1.470      ;
; -0.525 ; bit_cnt[6]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.062     ; 1.470      ;
; -0.518 ; bit_cnt[4]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.580      ;
; -0.518 ; bit_cnt[4]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.580      ;
; -0.518 ; bit_cnt[4]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.580      ;
; -0.518 ; bit_cnt[4]          ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.580      ;
; -0.518 ; bit_cnt[4]          ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.580      ;
; -0.518 ; bit_cnt[4]          ; tx_buf[2]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.580      ;
; -0.518 ; bit_cnt[4]          ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; 0.055      ; 1.580      ;
; -0.506 ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.500        ; 1.377      ; 2.360      ;
; -0.502 ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.402      ; 2.381      ;
; -0.482 ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.329      ;
; -0.476 ; bit_cnt[3]          ; miso~en             ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.016     ; 1.467      ;
; -0.464 ; bit_cnt[3]          ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 1.000        ; -0.003     ; 1.468      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                               ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.792 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.931      ;
; -0.786 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.925      ;
; -0.724 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.863      ;
; -0.718 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.857      ;
; -0.714 ; os_pulse       ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.476      ;
; -0.714 ; os_pulse       ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.476      ;
; -0.712 ; os_pulse       ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.225     ; 1.474      ;
; -0.712 ; os_pulse       ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.474      ;
; -0.712 ; os_pulse       ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.474      ;
; -0.712 ; os_pulse       ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.474      ;
; -0.712 ; os_pulse       ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.474      ;
; -0.712 ; os_pulse       ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.474      ;
; -0.712 ; os_pulse       ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.225     ; 1.474      ;
; -0.712 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.851      ;
; -0.696 ; os_pulse       ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.696 ; os_pulse       ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.225     ; 1.458      ;
; -0.693 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.832      ;
; -0.689 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.828      ;
; -0.681 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.820      ;
; -0.656 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.795      ;
; -0.650 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.789      ;
; -0.644 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.783      ;
; -0.639 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.778      ;
; -0.635 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.774      ;
; -0.632 ; os_count[0]    ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; os_count[0]    ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.631 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.770      ;
; -0.625 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.764      ;
; -0.621 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.760      ;
; -0.619 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.758      ;
; -0.613 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.752      ;
; -0.596 ; os_pulse       ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.358      ;
; -0.593 ; os_pulse       ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.355      ;
; -0.590 ; os_pulse       ; os_count[3]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.352      ;
; -0.588 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.727      ;
; -0.588 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.582 ; os_count[0]    ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; os_count[0]    ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; os_count[0]    ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.580 ; os_pulse       ; os_count[1]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.342      ;
; -0.576 ; count_baud[5]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.715      ;
; -0.574 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.713      ;
; -0.571 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.710      ;
; -0.567 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.706      ;
; -0.564 ; os_count[1]    ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; os_count[1]    ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.563 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.702      ;
; -0.557 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.696      ;
; -0.553 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.692      ;
; -0.551 ; count_baud[7]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.494      ;
; -0.551 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.690      ;
; -0.545 ; count_baud[5]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.684      ;
; -0.544 ; os_pulse       ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.306      ;
; -0.544 ; os_pulse       ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.306      ;
; -0.544 ; os_pulse       ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.306      ;
; -0.542 ; count_baud[7]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.485      ;
; -0.533 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.476      ;
; -0.532 ; count_baud[9]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.475      ;
; -0.516 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.655      ;
; -0.516 ; os_count[0]    ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.467      ;
; -0.516 ; os_count[0]    ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.467      ;
; -0.514 ; os_count[0]    ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[0]    ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[0]    ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[0]    ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[0]    ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[0]    ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[0]    ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[1]    ; rx_count[2]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[1]    ; rx_count[1]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; os_count[1]    ; rx_count[0]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.512 ; count_baud[3]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.152      ; 1.651      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                     ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; 0.372 ; rx_buf[7] ; spi_rx_data[7] ; sspi_clk     ; rx_req      ; 1.000        ; 0.559      ; 0.673      ;
; 0.388 ; rx_buf[4] ; spi_rx_data[4] ; sspi_clk     ; rx_req      ; 1.000        ; 0.438      ; 0.598      ;
; 0.448 ; rx_buf[6] ; spi_rx_data[6] ; sspi_clk     ; rx_req      ; 1.000        ; 0.662      ; 0.657      ;
; 0.518 ; rx_buf[3] ; spi_rx_data[3] ; sspi_clk     ; rx_req      ; 1.000        ; 0.440      ; 0.565      ;
; 0.541 ; rx_buf[5] ; spi_rx_data[5] ; sspi_clk     ; rx_req      ; 1.000        ; 0.439      ; 0.542      ;
; 0.548 ; rx_buf[2] ; spi_rx_data[2] ; sspi_clk     ; rx_req      ; 1.000        ; 0.440      ; 0.536      ;
; 0.558 ; rx_buf[0] ; spi_rx_data[0] ; sspi_clk     ; rx_req      ; 1.000        ; 0.583      ; 0.668      ;
; 0.567 ; rx_buf[1] ; spi_rx_data[1] ; sspi_clk     ; rx_req      ; 1.000        ; 0.581      ; 0.657      ;
+-------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                       ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -0.257 ; rx_buf[6] ; spi_rx_data[6] ; sspi_clk     ; rx_req      ; 0.000        ; 0.785      ; 0.558      ;
; -0.170 ; rx_buf[1] ; spi_rx_data[1] ; sspi_clk     ; rx_req      ; 0.000        ; 0.702      ; 0.562      ;
; -0.164 ; rx_buf[0] ; spi_rx_data[0] ; sspi_clk     ; rx_req      ; 0.000        ; 0.704      ; 0.570      ;
; -0.148 ; rx_buf[2] ; spi_rx_data[2] ; sspi_clk     ; rx_req      ; 0.000        ; 0.567      ; 0.449      ;
; -0.143 ; rx_buf[5] ; spi_rx_data[5] ; sspi_clk     ; rx_req      ; 0.000        ; 0.566      ; 0.453      ;
; -0.142 ; rx_buf[7] ; spi_rx_data[7] ; sspi_clk     ; rx_req      ; 0.000        ; 0.680      ; 0.568      ;
; -0.121 ; rx_buf[3] ; spi_rx_data[3] ; sspi_clk     ; rx_req      ; 0.000        ; 0.567      ; 0.476      ;
; -0.071 ; rx_buf[4] ; spi_rx_data[4] ; sspi_clk     ; rx_req      ; 0.000        ; 0.565      ; 0.524      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sspi_clk'                                                                                    ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.104 ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.912      ; 1.922      ;
; -0.043 ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.433      ; 1.504      ;
; -0.025 ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.514      ;
; -0.019 ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.520      ;
; -0.014 ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.525      ;
; -0.008 ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.531      ;
; -0.004 ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.535      ;
; 0.002  ; spi_reset_n         ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.912      ; 1.528      ;
; 0.032  ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.889      ; 2.035      ;
; 0.040  ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.889      ; 2.043      ;
; 0.054  ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.593      ;
; 0.061  ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.458      ; 1.633      ;
; 0.115  ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.654      ;
; 0.140  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 1.889      ; 2.143      ;
; 0.151  ; spi_reset_n         ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.889      ; 1.654      ;
; 0.173  ; spi_reset_n         ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.889      ; 1.676      ;
; 0.199  ; wr_add              ; wr_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[1]           ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[2]           ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[3]           ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[4]           ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[5]           ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[6]           ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[7]           ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.210  ; bit_cnt[5]          ; bit_cnt[6]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.317      ;
; 0.211  ; bit_cnt[6]          ; bit_cnt[7]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.223  ; bit_cnt[0]          ; bit_cnt[1]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.330      ;
; 0.225  ; bit_cnt[1]          ; bit_cnt[2]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.332      ;
; 0.229  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; 0.000        ; 1.889      ; 2.232      ;
; 0.254  ; wr_add              ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.212      ; 0.550      ;
; 0.258  ; wr_add              ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.212      ; 0.554      ;
; 0.263  ; bit_cnt[4]          ; bit_cnt[5]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.159      ; 0.506      ;
; 0.264  ; bit_cnt[12]         ; bit_cnt[13]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.041      ; 0.389      ;
; 0.267  ; bit_cnt[12]         ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.539      ; 0.390      ;
; 0.272  ; bit_cnt[14]         ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.539      ; 0.395      ;
; 0.294  ; bit_cnt[10]         ; bit_cnt[11]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.401      ;
; 0.296  ; bit_cnt[8]          ; bit_cnt[9]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.403      ;
; 0.297  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 1.889      ; 1.800      ;
; 0.334  ; wr_add              ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.027      ; 0.445      ;
; 0.347  ; bit_cnt[13]         ; rx_buf[3]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.525      ; 0.456      ;
; 0.350  ; wr_add              ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.086      ; 0.520      ;
; 0.351  ; bit_cnt[14]         ; bit_cnt[15]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.458      ;
; 0.361  ; bit_cnt[13]         ; bit_cnt[14]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.022      ; 0.467      ;
; 0.368  ; bit_cnt[2]          ; bit_cnt[3]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.475      ;
; 0.368  ; wr_add              ; rx_buf[4]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.212      ; 0.664      ;
; 0.372  ; wr_add              ; rx_buf[2]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.212      ; 0.668      ;
; 0.408  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sspi_clk    ; -0.500       ; 1.889      ; 1.911      ;
; 0.413  ; bit_cnt[11]         ; rx_buf[5]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.539      ; 0.536      ;
; 0.428  ; rx_req              ; miso~reg0           ; rx_req       ; sspi_clk    ; 0.000        ; 1.433      ; 1.975      ;
; 0.467  ; bit_cnt[3]          ; bit_cnt[4]          ; sspi_clk     ; sspi_clk    ; 0.000        ; -0.036     ; 0.515      ;
; 0.477  ; wr_add              ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.068      ; 0.629      ;
; 0.483  ; bit_cnt[11]         ; bit_cnt[12]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.590      ;
; 0.541  ; bit_cnt[11]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.538      ; 0.663      ;
; 0.542  ; bit_cnt[9]          ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.538      ; 0.664      ;
; 0.563  ; bit_cnt[10]         ; rx_buf[6]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.386      ; 0.533      ;
; 0.580  ; bit_cnt[8]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.082      ; 0.746      ;
; 0.581  ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.538      ; 0.703      ;
; 0.582  ; wr_add              ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.068      ; 0.734      ;
; 0.594  ; rx_buf[0]           ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.029      ; 0.707      ;
; 0.597  ; bit_cnt[16]         ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.538      ; 0.719      ;
; 0.602  ; wr_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.211      ; 0.897      ;
; 0.625  ; bit_cnt[7]          ; bit_cnt[8]          ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.737      ;
; 0.628  ; bit_cnt[9]          ; rx_buf[7]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.427      ; 0.639      ;
; 0.633  ; bit_cnt[15]         ; rx_buf[1]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.409      ; 0.626      ;
; 0.635  ; wr_add              ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.197      ; 0.916      ;
; 0.643  ; bit_cnt[16]         ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.538      ; 0.765      ;
; 0.646  ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.538      ; 0.768      ;
; 0.659  ; wr_add              ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.197      ; 0.940      ;
; 0.665  ; bit_cnt[1]          ; wr_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.386      ; 0.635      ;
; 0.741  ; bit_cnt[2]          ; rd_add              ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.561      ; 0.886      ;
; 0.743  ; bit_cnt[9]          ; bit_cnt[10]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.850      ;
; 0.756  ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.864      ;
; 0.763  ; bit_cnt[15]         ; bit_cnt[16]         ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.870      ;
; 0.776  ; spi_reset_n         ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.815      ;
; 0.783  ; spi_reset_n         ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.822      ;
; 0.794  ; spi_reset_n         ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.833      ;
; 0.795  ; rd_add              ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.061      ; 0.940      ;
; 0.798  ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.910      ;
; 0.799  ; spi_reset_n         ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.838      ;
; 0.807  ; spi_reset_n         ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.846      ;
; 0.811  ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.023      ; 0.918      ;
; 0.834  ; bit_cnt[9]          ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.082      ; 1.000      ;
; 0.838  ; roe~reg0_emulated   ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.950      ;
; 0.844  ; spi_reset_n         ; miso~reg0           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.433      ; 1.891      ;
; 0.852  ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.038      ; 0.974      ;
; 0.855  ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 0.963      ;
; 0.887  ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.028      ; 0.999      ;
; 0.894  ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 1.002      ;
; 0.895  ; spi_reset_n         ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.458      ; 1.967      ;
; 0.897  ; spi_reset_n         ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.936      ;
; 0.903  ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 1.011      ;
; 0.912  ; spi_reset_n         ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.951      ;
; 0.925  ; bit_cnt[16]         ; rx_buf[0]           ; sspi_clk     ; sspi_clk    ; -0.500       ; 0.409      ; 0.918      ;
; 0.929  ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.088      ; 1.101      ;
; 0.956  ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 1.064      ;
; 0.964  ; tx_buf[7]~_emulated ; miso~reg0           ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.063      ; 1.111      ;
; 0.994  ; rd_add              ; rd_add              ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.024      ; 1.102      ;
; 1.079  ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.065      ; 1.228      ;
; 1.079  ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.065      ; 1.228      ;
; 1.079  ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sspi_clk     ; sspi_clk    ; 0.000        ; 0.065      ; 1.228      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; rx_count[1]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.202 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.205 ; os_count[0]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.221 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.262 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.578      ;
; 0.263 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.263 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.271 ; rx_buffer[1]   ; rx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.274 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.279 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.290 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.292 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.296 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.299 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; rx_count[0]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.311 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.319 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.328 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.644      ;
; 0.331 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.647      ;
; 0.331 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.647      ;
; 0.334 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.650      ;
; 0.338 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; rx_buffer[5]   ; rx_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.346 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.358 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.486      ;
; 0.359 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.487      ;
; 0.359 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.487      ;
; 0.364 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.492      ;
; 0.365 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.493      ;
; 0.365 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.369 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.372 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.380 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; count_baud[5]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.697      ;
; 0.381 ; count_baud[3]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.697      ;
; 0.392 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.512      ;
; 0.393 ; rx_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.394 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.710      ;
; 0.397 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.397 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.713      ;
; 0.398 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.518      ;
; 0.400 ; count_baud[4]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.716      ;
; 0.413 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.431 ; rx_count[0]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.551      ;
; 0.445 ; count_baud[9]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.446 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.447 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.763      ;
; 0.447 ; count_baud[3]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.763      ;
; 0.448 ; count_baud[3]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; count_os[0]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.577      ;
; 0.450 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.766      ;
; 0.450 ; count_os[6]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.578      ;
; 0.450 ; count_baud[3]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.766      ;
; 0.452 ; count_os[0]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.580      ;
; 0.457 ; count_baud[10] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.585      ;
; 0.461 ; count_baud[6]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; os_count[2]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.782      ;
; 0.467 ; count_baud[2]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.783      ;
; 0.469 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.785      ;
; 0.502 ; count_baud[7]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.630      ;
; 0.505 ; count_baud[7]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.633      ;
; 0.506 ; rx_count[3]    ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.507 ; count_os[3]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.635      ;
; 0.508 ; count_os[5]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.636      ;
; 0.508 ; count_baud[9]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.636      ;
; 0.509 ; count_os[1]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.637      ;
; 0.510 ; rx_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; count_baud[3]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; os_count[1]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; rx_count[3]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.512 ; rx_count[3]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.512 ; count_os[1]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.640      ;
; 0.513 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.829      ;
; 0.513 ; count_baud[3]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.829      ;
; 0.514 ; count_baud[5]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sspi_clk'                                                                        ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.270 ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.377      ; 2.124      ;
; -0.270 ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.377      ; 2.124      ;
; -0.270 ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.377      ; 2.124      ;
; -0.256 ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.402      ; 2.135      ;
; -0.237 ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.084      ;
; -0.237 ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.084      ;
; -0.237 ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.084      ;
; -0.237 ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.084      ;
; -0.237 ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.084      ;
; -0.237 ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.084      ;
; -0.237 ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.370      ; 2.084      ;
; -0.195 ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.380      ; 2.052      ;
; -0.188 ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.188 ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.351      ; 2.016      ;
; -0.171 ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.264      ; 1.912      ;
; -0.165 ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.360      ; 2.002      ;
; 0.453  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.500        ; 1.829      ; 1.853      ;
; 0.506  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.829      ; 1.800      ;
; 0.514  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 1.000        ; 1.829      ; 2.292      ;
; 0.534  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.377      ; 1.820      ;
; 0.534  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.377      ; 1.820      ;
; 0.534  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.377      ; 1.820      ;
; 0.561  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.692      ; 1.608      ;
; 0.566  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.851      ; 1.762      ;
; 0.570  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.705      ; 1.612      ;
; 0.570  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.705      ; 1.612      ;
; 0.595  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.829      ; 1.711      ;
; 0.600  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.380      ; 1.757      ;
; 0.619  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.619  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.351      ; 1.709      ;
; 0.630  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.370      ; 1.717      ;
; 0.630  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.370      ; 1.717      ;
; 0.630  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.370      ; 1.717      ;
; 0.630  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.370      ; 1.717      ;
; 0.630  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.370      ; 1.717      ;
; 0.630  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.370      ; 1.717      ;
; 0.630  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.370      ; 1.717      ;
; 0.632  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.402      ; 1.747      ;
; 0.641  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.264      ; 1.600      ;
; 0.645  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.360      ; 1.692      ;
; 0.685  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.852      ; 1.644      ;
; 0.685  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.852      ; 1.644      ;
; 0.685  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.852      ; 1.644      ;
; 0.685  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.852      ; 1.644      ;
; 0.719  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.500        ; 1.722      ; 1.480      ;
; 0.725  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.829      ; 2.081      ;
; 0.781  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.705      ; 1.901      ;
; 0.781  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.705      ; 1.901      ;
; 0.788  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.851      ; 2.040      ;
; 0.794  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.829      ; 2.012      ;
; 0.794  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.692      ; 1.875      ;
; 0.893  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.852      ; 1.936      ;
; 0.893  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.852      ; 1.936      ;
; 0.893  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.852      ; 1.936      ;
; 0.893  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.852      ; 1.936      ;
; 0.911  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 1.000        ; 1.722      ; 1.788      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.337      ; 2.114      ;
; 0.264 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.408      ; 2.077      ;
; 0.323 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.351      ; 2.066      ;
; 0.379 ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.341      ; 2.095      ;
; 0.393 ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.343      ; 2.083      ;
; 0.422 ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.353      ; 2.064      ;
; 0.422 ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.352      ; 2.064      ;
; 0.424 ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 0.500        ; 2.353      ; 2.063      ;
; 0.567 ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.337      ; 2.246      ;
; 0.624 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.408      ; 2.217      ;
; 0.639 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.351      ; 2.250      ;
; 0.745 ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.353      ; 2.241      ;
; 0.745 ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.352      ; 2.241      ;
; 0.747 ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.341      ; 2.227      ;
; 0.748 ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.353      ; 2.239      ;
; 0.756 ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 1.000        ; 2.343      ; 2.220      ;
+-------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_reset_n'                                                             ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.316 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.643      ; 2.377      ;
; 0.345 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.656      ; 2.264      ;
; 0.373 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.658      ; 2.264      ;
; 0.387 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.639      ; 2.315      ;
; 0.422 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.643      ; 2.373      ;
; 0.453 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.656      ; 2.267      ;
; 0.456 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.658      ; 2.264      ;
; 0.477 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.500        ; 2.641      ; 2.316      ;
; 0.703 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.643      ; 2.490      ;
; 0.707 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.656      ; 2.402      ;
; 0.736 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.658      ; 2.401      ;
; 0.751 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.639      ; 2.451      ;
; 0.816 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.656      ; 2.404      ;
; 0.819 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.658      ; 2.401      ;
; 0.820 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.643      ; 2.475      ;
; 0.835 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 1.000        ; 2.641      ; 2.458      ;
+-------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_reset_n'                                                               ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.402 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.737      ; 2.335      ;
; -0.401 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.737      ; 2.336      ;
; -0.398 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.734      ; 2.336      ;
; -0.395 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.734      ; 2.339      ;
; -0.352 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.717      ; 2.365      ;
; -0.348 ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.720      ; 2.372      ;
; -0.347 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.718      ; 2.371      ;
; -0.332 ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; 0.000        ; 2.720      ; 2.388      ;
; -0.069 ; spi_reset_n ; tx_buf[6]~6  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.737      ; 2.188      ;
; -0.068 ; spi_reset_n ; tx_buf[5]~11 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.737      ; 2.189      ;
; -0.066 ; spi_reset_n ; tx_buf[7]~1  ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.734      ; 2.188      ;
; -0.062 ; spi_reset_n ; tx_buf[4]~16 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.734      ; 2.192      ;
; -0.027 ; spi_reset_n ; tx_buf[3]~21 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.718      ; 2.211      ;
; -0.026 ; spi_reset_n ; tx_buf[1]~31 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.717      ; 2.211      ;
; 0.026  ; spi_reset_n ; tx_buf[0]~36 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.720      ; 2.266      ;
; 0.029  ; spi_reset_n ; tx_buf[2]~26 ; spi_reset_n  ; spi_reset_n ; -0.500       ; 2.720      ; 2.269      ;
+--------+-------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.358 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.477      ; 2.159      ;
; -0.311 ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.417      ; 2.146      ;
; -0.307 ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.409      ; 2.142      ;
; -0.299 ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.419      ; 2.160      ;
; -0.297 ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.407      ; 2.150      ;
; -0.297 ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.419      ; 2.162      ;
; -0.296 ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.418      ; 2.162      ;
; -0.255 ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; 0.000        ; 2.402      ; 2.187      ;
; -0.008 ; spi_reset_n ; spi_rx_data[6] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.477      ; 2.009      ;
; 0.008  ; spi_reset_n ; spi_rx_data[2] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.419      ; 1.967      ;
; 0.009  ; spi_reset_n ; spi_rx_data[3] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.419      ; 1.968      ;
; 0.010  ; spi_reset_n ; spi_rx_data[5] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.418      ; 1.968      ;
; 0.013  ; spi_reset_n ; spi_rx_data[4] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.417      ; 1.970      ;
; 0.038  ; spi_reset_n ; spi_rx_data[0] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.409      ; 1.987      ;
; 0.052  ; spi_reset_n ; spi_rx_data[1] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.407      ; 1.999      ;
; 0.102  ; spi_reset_n ; spi_rx_data[7] ; spi_reset_n  ; rx_req      ; -0.500       ; 2.402      ; 2.044      ;
+--------+-------------+----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sspi_clk'                                                                         ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.171 ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.778      ; 1.721      ;
; -0.164 ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 1.863      ;
; -0.164 ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 1.863      ;
; -0.164 ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 1.863      ;
; -0.164 ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.913      ; 1.863      ;
; -0.056 ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.746      ; 1.804      ;
; -0.055 ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.912      ; 1.971      ;
; -0.046 ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.889      ; 1.957      ;
; -0.045 ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.760      ; 1.829      ;
; -0.045 ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.760      ; 1.829      ;
; -0.015 ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.889      ; 1.988      ;
; 0.012  ; spi_reset_n ; rx_buf[7]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.778      ; 1.404      ;
; 0.035  ; spi_reset_n ; rx_buf[2]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 1.562      ;
; 0.035  ; spi_reset_n ; rx_buf[3]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 1.562      ;
; 0.035  ; spi_reset_n ; rx_buf[4]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 1.562      ;
; 0.035  ; spi_reset_n ; rx_buf[5]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.913      ; 1.562      ;
; 0.056  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.595      ;
; 0.056  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.595      ;
; 0.056  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.595      ;
; 0.056  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.595      ;
; 0.056  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.595      ;
; 0.056  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.595      ;
; 0.056  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.425      ; 1.595      ;
; 0.071  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.458      ; 1.643      ;
; 0.082  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.415      ; 1.611      ;
; 0.093  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.315      ; 1.522      ;
; 0.108  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.108  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.405      ; 1.627      ;
; 0.124  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.435      ; 1.673      ;
; 0.143  ; spi_reset_n ; trdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.912      ; 1.669      ;
; 0.145  ; spi_reset_n ; roe~reg0_emulated   ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.889      ; 1.648      ;
; 0.157  ; spi_reset_n ; rx_buf[0]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.760      ; 1.531      ;
; 0.157  ; spi_reset_n ; rx_buf[1]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.760      ; 1.531      ;
; 0.167  ; spi_reset_n ; rx_buf[6]           ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.746      ; 1.527      ;
; 0.177  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; 0.000        ; 1.889      ; 2.180      ;
; 0.187  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.432      ; 1.733      ;
; 0.187  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.432      ; 1.733      ;
; 0.187  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; 0.000        ; 1.432      ; 1.733      ;
; 0.188  ; spi_reset_n ; rrdy~reg0_emulated  ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.889      ; 1.691      ;
; 0.250  ; rx_req      ; rrdy~reg0_emulated  ; rx_req       ; sspi_clk    ; -0.500       ; 1.889      ; 1.753      ;
; 0.868  ; spi_reset_n ; tx_buf[0]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.458      ; 1.940      ;
; 0.872  ; spi_reset_n ; tx_buf[1]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.911      ;
; 0.872  ; spi_reset_n ; tx_buf[2]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.911      ;
; 0.872  ; spi_reset_n ; tx_buf[3]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.911      ;
; 0.872  ; spi_reset_n ; tx_buf[4]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.911      ;
; 0.872  ; spi_reset_n ; tx_buf[5]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.911      ;
; 0.872  ; spi_reset_n ; tx_buf[6]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.911      ;
; 0.872  ; spi_reset_n ; tx_buf[7]~_emulated ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.425      ; 1.911      ;
; 0.892  ; spi_reset_n ; bit_cnt[13]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.415      ; 1.921      ;
; 0.905  ; spi_reset_n ; bit_cnt[4]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.315      ; 1.834      ;
; 0.915  ; spi_reset_n ; bit_cnt[0]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[1]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[2]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[3]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[8]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[9]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[10]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[11]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[12]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[14]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[15]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.915  ; spi_reset_n ; bit_cnt[16]         ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.405      ; 1.934      ;
; 0.920  ; spi_reset_n ; miso~en             ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.435      ; 1.969      ;
; 0.993  ; spi_reset_n ; bit_cnt[5]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.432      ; 2.039      ;
; 0.993  ; spi_reset_n ; bit_cnt[6]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.432      ; 2.039      ;
; 0.993  ; spi_reset_n ; bit_cnt[7]          ; spi_reset_n  ; sspi_clk    ; -0.500       ; 1.432      ; 2.039      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state           ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]     ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[7]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]      ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_pulse           ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[0]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[1]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[2]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[3]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[4]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[5]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[6]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[8]      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[0]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[1]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[2]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[3]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_busy~reg0       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[0]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[1]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[2]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_count[3]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_state           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]|clk ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sspi_clk'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sspi_clk ; Rise       ; sspi_clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sspi_clk ; Fall       ; wr_add                  ;
; -0.196 ; 0.020        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rd_add                  ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[2]               ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[3]               ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[4]               ;
; -0.191 ; 0.025        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[5]               ;
; -0.185 ; 0.031        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; trdy~reg0_emulated      ;
; -0.178 ; 0.038        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; roe~reg0_emulated       ;
; -0.178 ; 0.038        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rrdy~reg0_emulated      ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[7]               ;
; -0.160 ; 0.056        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[6]               ;
; -0.160 ; 0.056        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; wr_add                  ;
; -0.157 ; 0.059        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[0]               ;
; -0.157 ; 0.059        ; 0.216          ; High Pulse Width ; sspi_clk ; Fall       ; rx_buf[1]               ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]             ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]              ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]              ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]              ;
; -0.141 ; 0.043        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated     ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]              ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[10]             ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[11]             ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[12]             ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]             ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]             ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[16]             ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]              ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[2]              ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[3]              ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[8]              ;
; -0.140 ; 0.044        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[9]              ;
; -0.133 ; 0.051        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~en                 ;
; -0.133 ; 0.051        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; miso~reg0               ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[1]~_emulated     ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[2]~_emulated     ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[3]~_emulated     ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[4]~_emulated     ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[5]~_emulated     ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[6]~_emulated     ;
; -0.125 ; 0.059        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[7]~_emulated     ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[4]              ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rd_add|clk              ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[2]|clk           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[3]|clk           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[4]|clk           ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; rx_buf[5]|clk           ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[13]|clk         ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[5]|clk          ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[6]|clk          ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[7]|clk          ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[0]|clk          ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[10]|clk         ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[11]|clk         ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[12]|clk         ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[14]|clk         ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[15]|clk         ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[16]|clk         ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; sspi_clk ; Rise       ; bit_cnt[1]|clk          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.097  ; 0.097        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[6]              ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[6]|datac        ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[2]|datad        ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[3]|datad        ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[4]|datad        ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[5]|datad        ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[0]|datad        ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[1]|datad        ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[2]              ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[3]              ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[4]              ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[5]              ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; spi_rx_data[7]|datad        ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[0]              ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[1]              ;
; 0.109  ; 0.109        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; spi_rx_data[7]              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.144  ; 0.144        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.855  ; 0.855        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.890  ; 0.890        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[7]              ;
; 0.892  ; 0.892        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[0]              ;
; 0.892  ; 0.892        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[1]              ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[2]              ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[3]              ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[4]              ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[5]              ;
; 0.895  ; 0.895        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[7]|datad        ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[1]|datad        ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[0]|datad        ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[2]|datad        ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[3]|datad        ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[4]|datad        ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[5]|datad        ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; spi_rx_data[6]|datac        ;
; 0.903  ; 0.903        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; spi_rx_data[6]              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_reset_n'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; spi_reset_n ; Rise       ; spi_reset_n                  ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.116  ; 0.116        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.120  ; 0.120        ; 0.000          ; High Pulse Width ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Rise       ; spi_reset_n~input|i          ;
; 0.828  ; 0.828        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.831  ; 0.831        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.856  ; 0.856        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.856  ; 0.856        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.879  ; 0.879        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.879  ; 0.879        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.881  ; 0.881        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.881  ; 0.881        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; spi_reset_n~input|o          ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.884  ; 0.884        ; 0.000          ; Low Pulse Width  ; spi_reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.886  ; 0.886        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.888  ; 0.888        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.888  ; 0.888        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.888  ; 0.888        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.888  ; 0.888        ; 0.000          ; High Pulse Width ; spi_reset_n ; Rise       ; tx_buf[7]~1|datad            ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+-------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+-------+------------+-----------------+
; rx               ; clk         ; 2.213  ; 2.844 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.370  ; 1.033 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.088  ; 0.729 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.057  ; 0.660 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; -0.124 ; 0.448 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; -0.041 ; 0.556 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.165  ; 0.777 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.126  ; 0.715 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.370  ; 1.033 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.035  ; 0.616 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 0.670  ; 0.976 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.612  ; 1.000 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 2.737  ; 3.507 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 2.539  ; 3.277 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 1.855  ; 2.505 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 1.992  ; 2.649 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 1.796  ; 2.493 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 1.602  ; 2.342 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 1.216  ; 1.863 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 1.068  ; 1.679 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 1.384  ; 2.046 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 1.195  ; 1.827 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 1.481  ; 2.151 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 1.217  ; 1.843 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 1.602  ; 2.342 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 1.280  ; 1.925 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 1.920  ; 2.569 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 1.415  ; 2.010 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.165  ; 0.488 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; -0.004 ; 0.393 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 2.232  ; 3.002 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 2.034  ; 2.772 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 1.457  ; 2.035 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 1.504  ; 2.144 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 1.433  ; 2.129 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 1.279  ; 1.952 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; rx               ; clk         ; -1.001 ; -1.658 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.703  ; 0.139  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.402  ; -0.229 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.518  ; -0.076 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.703  ; 0.139  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.527  ; -0.062 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.419  ; -0.174 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.539  ; -0.030 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.227  ; -0.413 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.650  ; 0.089  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -0.458 ; -0.776 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.013  ; -0.306 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -1.444 ; -2.094 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -1.514 ; -2.076 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -1.584 ; -2.218 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -1.731 ; -2.369 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -1.450 ; -2.079 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -0.835 ; -1.441 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -0.960 ; -1.579 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -0.835 ; -1.441 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -1.120 ; -1.754 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -0.959 ; -1.563 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -1.210 ; -1.874 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -0.981 ; -1.579 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -1.314 ; -2.013 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -0.994 ; -1.609 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -1.391 ; -2.016 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -0.348 ; -0.987 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.173  ; -0.170 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.468  ; 0.074  ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -1.367 ; -2.045 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -1.059 ; -1.621 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -1.152 ; -1.742 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -1.125 ; -1.738 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -0.995 ; -1.631 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -0.936 ; -1.586 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 3.159 ; 3.211 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 3.311 ; 3.367 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 3.168 ; 3.217 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 3.178 ; 3.220 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 3.194 ; 3.249 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 3.311 ; 3.367 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 3.189 ; 3.236 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 3.176 ; 3.230 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 3.201 ; 3.249 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 3.194 ; 3.242 ; Rise       ; clk             ;
; rx_error    ; clk         ; 3.172 ; 3.218 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 3.477 ; 3.134 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 3.477 ; 3.134 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 5.754 ; 6.041 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 3.977 ; 3.989 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 5.393 ; 5.612 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 5.038 ; 5.174 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 5.658 ; 5.946 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 5.269 ; 5.482 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 5.754 ; 6.041 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 5.246 ; 5.392 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 5.400 ; 5.586 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 2.721 ; 3.090 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 2.985 ; 3.362 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 2.790 ; 3.169 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 2.721 ; 3.090 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 2.985 ; 3.362 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 2.790 ; 3.169 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 3.445 ; 3.512 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 3.906 ; 3.921 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 4.141 ; 4.206 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 4.207 ; 4.223 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 3.096 ; 3.145 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 3.105 ; 3.151 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 3.105 ; 3.151 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 3.114 ; 3.155 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 3.131 ; 3.184 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 3.243 ; 3.295 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 3.126 ; 3.171 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 3.112 ; 3.164 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 3.137 ; 3.183 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 3.131 ; 3.176 ; Rise       ; clk             ;
; rx_error    ; clk         ; 3.108 ; 3.153 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 3.422 ; 3.075 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 3.422 ; 3.075 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 3.901 ; 3.912 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 3.901 ; 3.912 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 5.267 ; 5.477 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 4.927 ; 5.057 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 5.522 ; 5.798 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 5.148 ; 5.352 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 5.646 ; 5.927 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 5.125 ; 5.264 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 5.273 ; 5.452 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 2.678 ; 3.048 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 2.933 ; 3.310 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 2.747 ; 3.125 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 2.678 ; 3.048 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 2.933 ; 3.310 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 2.747 ; 3.125 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 3.367 ; 3.430 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 3.781 ; 3.804 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 4.018 ; 4.061 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 4.044 ; 4.095 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.498 ; 4.069 ;       ;
; ss_n         ; roe         ; 4.719 ; 4.878 ; 5.553 ; 5.421 ;
; ss_n         ; rrdy        ; 5.211 ; 5.201 ; 5.852 ; 5.971 ;
; ss_n         ; trdy        ; 4.705 ; 4.850 ; 5.482 ; 5.415 ;
; st_load_en   ; roe         ; 4.521 ; 4.680 ; 5.323 ; 5.191 ;
; st_load_en   ; rrdy        ; 5.013 ; 5.003 ; 5.622 ; 5.741 ;
; st_load_en   ; trdy        ; 4.385 ; 4.652 ; 5.252 ; 5.040 ;
; st_load_roe  ; roe         ; 4.250 ;       ;       ; 4.848 ;
; st_load_rrdy ; rrdy        ; 4.493 ;       ;       ; 5.113 ;
; st_load_trdy ; trdy        ; 4.416 ;       ;       ; 5.097 ;
; tx_load_en   ; trdy        ; 4.262 ;       ;       ; 4.920 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.423 ; 3.985 ;       ;
; ss_n         ; roe         ; 4.560 ; 4.747 ; 5.409 ; 5.269 ;
; ss_n         ; rrdy        ; 5.054 ; 4.682 ; 5.297 ; 5.813 ;
; ss_n         ; trdy        ; 4.582 ; 4.720 ; 5.342 ; 5.278 ;
; st_load_en   ; roe         ; 4.370 ; 4.557 ; 5.187 ; 5.047 ;
; st_load_en   ; rrdy        ; 4.864 ; 4.868 ; 5.477 ; 5.591 ;
; st_load_en   ; trdy        ; 4.274 ; 4.337 ; 4.836 ; 4.918 ;
; st_load_roe  ; roe         ; 4.127 ;       ;       ; 4.720 ;
; st_load_rrdy ; rrdy        ; 4.377 ;       ;       ; 4.986 ;
; st_load_trdy ; trdy        ; 4.210 ;       ;       ; 4.830 ;
; tx_load_en   ; trdy        ; 4.151 ;       ;       ; 4.785 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 4.399 ; 4.396 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sspi_clk   ; 3.476 ; 3.476 ; Rise       ; sspi_clk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 4.493     ; 4.493     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sspi_clk   ; 3.566     ; 3.632     ; Rise       ; sspi_clk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.200   ; -0.425 ; -0.389   ; -0.618  ; -3.000              ;
;  clk             ; -2.279   ; 0.187  ; N/A      ; N/A     ; -3.000              ;
;  rx_req          ; -0.052   ; -0.425 ; -0.275   ; -0.570  ; -3.000              ;
;  spi_reset_n     ; N/A      ; N/A    ; -0.076   ; -0.618  ; -3.000              ;
;  sspi_clk        ; -3.200   ; -0.155 ; -0.389   ; -0.171  ; -3.000              ;
; Design-wide TNS  ; -135.277 ; -2.423 ; -7.534   ; -8.385  ; -110.158            ;
;  clk             ; -92.474  ; 0.000  ; N/A      ; N/A     ; -55.203             ;
;  rx_req          ; -0.052   ; -1.962 ; -0.513   ; -3.402  ; -3.000              ;
;  spi_reset_n     ; N/A      ; N/A    ; -0.113   ; -4.545  ; -3.000              ;
;  sspi_clk        ; -42.751  ; -0.675 ; -6.908   ; -1.089  ; -48.955             ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; rx               ; clk         ; 3.931 ; 4.440 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 1.218 ; 1.701 ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.726 ; 1.192 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.664 ; 1.100 ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.361 ; 0.786 ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.523 ; 0.970 ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.875 ; 1.284 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.790 ; 1.196 ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 1.218 ; 1.701 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.614 ; 1.042 ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; 1.210 ; 1.325 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 1.008 ; 1.192 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.863 ; 5.350 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 4.487 ; 5.013 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 3.325 ; 3.779 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 3.546 ; 4.000 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 3.234 ; 3.692 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; 2.810 ; 3.403 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; 2.075 ; 2.578 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; 1.826 ; 2.274 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; 2.443 ; 2.895 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; 2.084 ; 2.555 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; 2.593 ; 3.030 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; 2.110 ; 2.564 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; 2.810 ; 3.403 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; 2.232 ; 2.700 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 3.319 ; 3.782 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; 3.072 ; 3.521 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.924 ; 1.099 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.687 ; 0.849 ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; 4.630 ; 5.064 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; 4.254 ; 4.727 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; 3.286 ; 3.645 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; 3.320 ; 3.714 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; 3.263 ; 3.783 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; 2.947 ; 3.489 ; Fall       ; sspi_clk        ;
+------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; rx               ; clk         ; -1.001 ; -1.658 ; Rise       ; clk             ;
; tx_load_data[*]  ; spi_reset_n ; 0.703  ; 0.356  ; Fall       ; spi_reset_n     ;
;  tx_load_data[0] ; spi_reset_n ; 0.402  ; -0.151 ; Fall       ; spi_reset_n     ;
;  tx_load_data[1] ; spi_reset_n ; 0.518  ; 0.064  ; Fall       ; spi_reset_n     ;
;  tx_load_data[2] ; spi_reset_n ; 0.703  ; 0.356  ; Fall       ; spi_reset_n     ;
;  tx_load_data[3] ; spi_reset_n ; 0.527  ; 0.068  ; Fall       ; spi_reset_n     ;
;  tx_load_data[4] ; spi_reset_n ; 0.419  ; -0.072 ; Fall       ; spi_reset_n     ;
;  tx_load_data[5] ; spi_reset_n ; 0.539  ; 0.127  ; Fall       ; spi_reset_n     ;
;  tx_load_data[6] ; spi_reset_n ; 0.227  ; -0.413 ; Fall       ; spi_reset_n     ;
;  tx_load_data[7] ; spi_reset_n ; 0.650  ; 0.295  ; Fall       ; spi_reset_n     ;
; rx_req           ; sspi_clk    ; -0.458 ; -0.776 ; Rise       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.125  ; -0.051 ; Rise       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -1.444 ; -2.094 ; Rise       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -1.514 ; -2.076 ; Rise       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -1.584 ; -2.218 ; Rise       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -1.731 ; -2.369 ; Rise       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -1.450 ; -2.079 ; Rise       ; sspi_clk        ;
; tx_load_data[*]  ; sspi_clk    ; -0.835 ; -1.441 ; Rise       ; sspi_clk        ;
;  tx_load_data[0] ; sspi_clk    ; -0.960 ; -1.579 ; Rise       ; sspi_clk        ;
;  tx_load_data[1] ; sspi_clk    ; -0.835 ; -1.441 ; Rise       ; sspi_clk        ;
;  tx_load_data[2] ; sspi_clk    ; -1.120 ; -1.754 ; Rise       ; sspi_clk        ;
;  tx_load_data[3] ; sspi_clk    ; -0.959 ; -1.563 ; Rise       ; sspi_clk        ;
;  tx_load_data[4] ; sspi_clk    ; -1.210 ; -1.874 ; Rise       ; sspi_clk        ;
;  tx_load_data[5] ; sspi_clk    ; -0.981 ; -1.579 ; Rise       ; sspi_clk        ;
;  tx_load_data[6] ; sspi_clk    ; -1.314 ; -2.013 ; Rise       ; sspi_clk        ;
;  tx_load_data[7] ; sspi_clk    ; -0.994 ; -1.609 ; Rise       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -1.391 ; -2.016 ; Rise       ; sspi_clk        ;
; mosi             ; sspi_clk    ; -0.348 ; -0.987 ; Fall       ; sspi_clk        ;
; rx_req           ; sspi_clk    ; 0.173  ; -0.170 ; Fall       ; sspi_clk        ;
; spi_reset_n      ; sspi_clk    ; 0.468  ; 0.074  ; Fall       ; sspi_clk        ;
; ss_n             ; sspi_clk    ; -1.367 ; -2.045 ; Fall       ; sspi_clk        ;
; st_load_en       ; sspi_clk    ; -1.059 ; -1.621 ; Fall       ; sspi_clk        ;
; st_load_roe      ; sspi_clk    ; -1.152 ; -1.742 ; Fall       ; sspi_clk        ;
; st_load_rrdy     ; sspi_clk    ; -1.125 ; -1.738 ; Fall       ; sspi_clk        ;
; st_load_trdy     ; sspi_clk    ; -0.995 ; -1.631 ; Fall       ; sspi_clk        ;
; tx_load_en       ; sspi_clk    ; -0.936 ; -1.586 ; Fall       ; sspi_clk        ;
+------------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 5.307 ; 5.302 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 5.559 ; 5.560 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 5.312 ; 5.305 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 5.323 ; 5.333 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 5.344 ; 5.339 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 5.559 ; 5.560 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 5.333 ; 5.345 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 5.329 ; 5.320 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 5.355 ; 5.364 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 5.336 ; 5.326 ; Rise       ; clk             ;
; rx_error    ; clk         ; 5.319 ; 5.328 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 5.531 ; 5.267 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 5.531 ; 5.267 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 8.995 ; 9.192 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 6.266 ; 6.203 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 8.579 ; 8.709 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 7.964 ; 8.018 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 8.995 ; 9.192 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 8.393 ; 8.539 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 8.995 ; 9.185 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 8.388 ; 8.433 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 8.605 ; 8.685 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 4.664 ; 4.755 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 5.119 ; 5.192 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.720 ; 4.823 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 4.664 ; 4.755 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 5.119 ; 5.192 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 4.720 ; 4.823 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 5.939 ; 5.926 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 6.127 ; 6.034 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 6.554 ; 6.506 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 6.581 ; 6.500 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; rx_busy     ; clk         ; 3.096 ; 3.145 ; Rise       ; clk             ;
; rx_data[*]  ; clk         ; 3.105 ; 3.151 ; Rise       ; clk             ;
;  rx_data[0] ; clk         ; 3.105 ; 3.151 ; Rise       ; clk             ;
;  rx_data[1] ; clk         ; 3.114 ; 3.155 ; Rise       ; clk             ;
;  rx_data[2] ; clk         ; 3.131 ; 3.184 ; Rise       ; clk             ;
;  rx_data[3] ; clk         ; 3.243 ; 3.295 ; Rise       ; clk             ;
;  rx_data[4] ; clk         ; 3.126 ; 3.171 ; Rise       ; clk             ;
;  rx_data[5] ; clk         ; 3.112 ; 3.164 ; Rise       ; clk             ;
;  rx_data[6] ; clk         ; 3.137 ; 3.183 ; Rise       ; clk             ;
;  rx_data[7] ; clk         ; 3.131 ; 3.176 ; Rise       ; clk             ;
; rx_error    ; clk         ; 3.108 ; 3.153 ; Rise       ; clk             ;
; rrdy        ; rx_req      ; 3.422 ; 3.075 ; Rise       ; rx_req          ;
; rrdy        ; rx_req      ; 3.422 ; 3.075 ; Fall       ; rx_req          ;
; spi_led[*]  ; rx_req      ; 3.901 ; 3.912 ; Fall       ; rx_req          ;
;  spi_led[0] ; rx_req      ; 3.901 ; 3.912 ; Fall       ; rx_req          ;
;  spi_led[1] ; rx_req      ; 5.267 ; 5.477 ; Fall       ; rx_req          ;
;  spi_led[2] ; rx_req      ; 4.927 ; 5.057 ; Fall       ; rx_req          ;
;  spi_led[3] ; rx_req      ; 5.522 ; 5.798 ; Fall       ; rx_req          ;
;  spi_led[4] ; rx_req      ; 5.148 ; 5.352 ; Fall       ; rx_req          ;
;  spi_led[5] ; rx_req      ; 5.646 ; 5.927 ; Fall       ; rx_req          ;
;  spi_led[6] ; rx_req      ; 5.125 ; 5.264 ; Fall       ; rx_req          ;
;  spi_led[7] ; rx_req      ; 5.273 ; 5.452 ; Fall       ; rx_req          ;
; roe         ; spi_reset_n ; 2.678 ; 3.048 ; Rise       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 2.933 ; 3.310 ; Rise       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 2.747 ; 3.125 ; Rise       ; spi_reset_n     ;
; roe         ; spi_reset_n ; 2.678 ; 3.048 ; Fall       ; spi_reset_n     ;
; rrdy        ; spi_reset_n ; 2.933 ; 3.310 ; Fall       ; spi_reset_n     ;
; trdy        ; spi_reset_n ; 2.747 ; 3.125 ; Fall       ; spi_reset_n     ;
; miso        ; sspi_clk    ; 3.367 ; 3.430 ; Rise       ; sspi_clk        ;
; roe         ; sspi_clk    ; 3.781 ; 3.804 ; Fall       ; sspi_clk        ;
; rrdy        ; sspi_clk    ; 4.018 ; 4.061 ; Fall       ; sspi_clk        ;
; trdy        ; sspi_clk    ; 4.044 ; 4.095 ; Fall       ; sspi_clk        ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.900 ; 6.245 ;       ;
; ss_n         ; roe         ; 8.193 ; 8.392 ; 8.918 ; 8.540 ;
; ss_n         ; rrdy        ; 9.062 ; 8.920 ; 9.420 ; 9.407 ;
; ss_n         ; trdy        ; 8.126 ; 8.250 ; 8.752 ; 8.495 ;
; st_load_en   ; roe         ; 7.817 ; 8.016 ; 8.581 ; 8.203 ;
; st_load_en   ; rrdy        ; 8.686 ; 8.544 ; 9.083 ; 9.070 ;
; st_load_en   ; trdy        ; 7.517 ; 7.874 ; 8.415 ; 7.916 ;
; st_load_roe  ; roe         ; 7.345 ;       ;       ; 7.668 ;
; st_load_rrdy ; rrdy        ; 7.752 ;       ;       ; 8.057 ;
; st_load_trdy ; trdy        ; 7.618 ;       ;       ; 8.012 ;
; tx_load_en   ; trdy        ; 7.302 ;       ;       ; 7.718 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.423 ; 3.985 ;       ;
; ss_n         ; roe         ; 4.560 ; 4.747 ; 5.409 ; 5.269 ;
; ss_n         ; rrdy        ; 5.054 ; 4.682 ; 5.297 ; 5.813 ;
; ss_n         ; trdy        ; 4.582 ; 4.720 ; 5.342 ; 5.278 ;
; st_load_en   ; roe         ; 4.370 ; 4.557 ; 5.187 ; 5.047 ;
; st_load_en   ; rrdy        ; 4.864 ; 4.868 ; 5.477 ; 5.591 ;
; st_load_en   ; trdy        ; 4.274 ; 4.337 ; 4.836 ; 4.918 ;
; st_load_roe  ; roe         ; 4.127 ;       ;       ; 4.720 ;
; st_load_rrdy ; rrdy        ; 4.377 ;       ;       ; 4.986 ;
; st_load_trdy ; trdy        ; 4.210 ;       ;       ; 4.830 ;
; tx_load_en   ; trdy        ; 4.151 ;       ;       ; 4.785 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_busy       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_error      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_led[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_reset_n             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sspi_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_error      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; spi_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_error      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; spi_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; spi_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; spi_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+-------------+----------+----------+----------+----------+----------+
; From Clock  ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+----------+----------+----------+----------+----------+
; clk         ; clk      ; 1150     ; 0        ; 0        ; 0        ;
; sspi_clk    ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; rx_req      ; sspi_clk ; 1        ; 1        ; 2        ; 2        ;
; spi_reset_n ; sspi_clk ; 21       ; 38       ; 4        ; 4        ;
; sspi_clk    ; sspi_clk ; 123      ; 14       ; 20       ; 30       ;
+-------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+-------------+----------+----------+----------+----------+----------+
; From Clock  ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+----------+----------+----------+----------+----------+
; clk         ; clk      ; 1150     ; 0        ; 0        ; 0        ;
; sspi_clk    ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; rx_req      ; sspi_clk ; 1        ; 1        ; 2        ; 2        ;
; spi_reset_n ; sspi_clk ; 21       ; 38       ; 4        ; 4        ;
; sspi_clk    ; sspi_clk ; 123      ; 14       ; 20       ; 30       ;
+-------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Recovery Transfers                                                    ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; spi_reset_n ; rx_req      ; 0        ; 0        ; 8        ; 8        ;
; spi_reset_n ; spi_reset_n ; 0        ; 0        ; 8        ; 8        ;
; rx_req      ; sspi_clk    ; 0        ; 0        ; 1        ; 1        ;
; spi_reset_n ; sspi_clk    ; 34       ; 34       ; 11       ; 11       ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Removal Transfers                                                     ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; spi_reset_n ; rx_req      ; 0        ; 0        ; 8        ; 8        ;
; spi_reset_n ; spi_reset_n ; 0        ; 0        ; 8        ; 8        ;
; rx_req      ; sspi_clk    ; 0        ; 0        ; 1        ; 1        ;
; spi_reset_n ; sspi_clk    ; 34       ; 34       ; 11       ; 11       ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 118   ; 118  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Apr 29 13:55:00 2019
Info: Command: quartus_sta valueparsing -c valueparsing
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'valueparsing.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sspi_clk sspi_clk
    Info (332105): create_clock -period 1.000 -name spi_reset_n spi_reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.200             -42.751 sspi_clk 
    Info (332119):    -2.279             -92.474 clk 
    Info (332119):    -0.052              -0.052 rx_req 
Info (332146): Worst-case hold slack is -0.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.425              -1.962 rx_req 
    Info (332119):    -0.124              -0.461 sspi_clk 
    Info (332119):     0.357               0.000 clk 
Info (332146): Worst-case recovery slack is -0.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.389              -6.908 sspi_clk 
    Info (332119):    -0.275              -0.513 rx_req 
    Info (332119):    -0.076              -0.113 spi_reset_n 
Info (332146): Worst-case removal slack is -0.618
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.618              -4.545 spi_reset_n 
    Info (332119):    -0.570              -3.402 rx_req 
    Info (332119):    -0.150              -0.438 sspi_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.000 clk 
    Info (332119):    -3.000             -43.000 sspi_clk 
    Info (332119):    -3.000              -3.000 rx_req 
    Info (332119):    -3.000              -3.000 spi_reset_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.792
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.792             -36.243 sspi_clk 
    Info (332119):    -1.933             -78.301 clk 
    Info (332119):     0.068               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.342              -1.471 rx_req 
    Info (332119):    -0.155              -0.675 sspi_clk 
    Info (332119):     0.311               0.000 clk 
Info (332146): Worst-case recovery slack is -0.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.308              -4.745 sspi_clk 
    Info (332119):    -0.228              -0.388 rx_req 
    Info (332119):    -0.043              -0.043 spi_reset_n 
Info (332146): Worst-case removal slack is -0.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.477              -3.420 spi_reset_n 
    Info (332119):    -0.434              -2.425 rx_req 
    Info (332119):    -0.104              -0.394 sspi_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.000 clk 
    Info (332119):    -3.000             -43.000 sspi_clk 
    Info (332119):    -3.000              -3.000 rx_req 
    Info (332119):    -3.000              -3.000 spi_reset_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.787
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.787             -18.341 sspi_clk 
    Info (332119):    -0.792             -30.241 clk 
    Info (332119):     0.372               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.257              -1.216 rx_req 
    Info (332119):    -0.104              -0.217 sspi_clk 
    Info (332119):     0.187               0.000 clk 
Info (332146): Worst-case recovery slack is -0.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.270              -5.512 sspi_clk 
    Info (332119):     0.199               0.000 rx_req 
    Info (332119):     0.316               0.000 spi_reset_n 
Info (332146): Worst-case removal slack is -0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.402              -2.975 spi_reset_n 
    Info (332119):    -0.358              -2.420 rx_req 
    Info (332119):    -0.171              -1.089 sspi_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.203 clk 
    Info (332119):    -3.000             -48.955 sspi_clk 
    Info (332119):    -3.000              -3.000 rx_req 
    Info (332119):    -3.000              -3.000 spi_reset_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Mon Apr 29 13:55:10 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:04


