<template>
    <TextCard>
        <NavButton prev='/cerebro-faz' next='/end'></NavButton>
        <Title>Como funciona o c√©rebro da m√°quina?</Title>
        <Content>
            Agora que voc√™ j√° sabe os √≥rg√£os e as poss√≠veis a√ß√µes s√≥ falta saber uma coisa: como elas acontecem? Temos de olhar para os componentes do processador. Dependendo das opera√ß√µes desejadas, √© preciso alterar a arquitetura. Mas como foi dito anteriormente, estamos tentando entender uma das arquiteturas mais simples. Essa √© a cara dela:
            <br><img src="@/assets/Arquitetura.png" alt="arquitetura">
            <br><br>Parece confuso, mas vamos ver cada um dos componentes.
            <br><br>Sabe essas instru√ß√µes que acabamos de ver? Elas ficam armazenadas em ordem na mem√≥ria principal (‚Äúmem√≥ria de curto prazo‚Äù). Sabendo disso, podemos come√ßar a descrever o ciclo de execu√ß√£o de instru√ß√µes:
            <ol>
                <Title>=> Fase de busca de instru√ß√£o:</Title>
                <li>Um componente do processador(‚Äúc√©rebro‚Äù) chamado contador de programa armazena o endere√ßo de mem√≥ria da pr√≥xima instru√ß√£o a ser executada.</li>
                <li>A unidade de controle (‚Äúc√©rebro do c√©rebro‚Äù) emite um sinal para que esse endere√ßo de mem√≥ria seja lido e seu conte√∫do armazenado no registrador de instru√ß√£o</li>
                <li>Esse endere√ßo tamb√©m √© enviado a um somador (<Bold>add</Bold>, na imagem), que √© somado com 4 <Bold>bytes</Bold>, j√° que 1 <Bold>byte</Bold> √© 8 <Bold>bits</Bold> e a arquitetura √© de 32 <Bold>bits</Bold>. Se n√£o houver instru√ß√£o de desvio, ent√£o esse novo endere√ßo ser√° enviado pelos barramentos at√© um multiplexador (mux, na imagem), que o enviar√° de volta para o contador de programa. Assim, a pr√≥xima instru√ß√£o ser√° executada quando essa terminar.</li>

                <Title>=> Fase de busca de registradores e decodifica√ß√£o da instru√ß√£o:</Title>
                <li>A unidade de controle (‚Äúc√©rebro do c√©rebro‚Äù) emite um sinal para que essa instru√ß√£o seja lida: dependendo do <Bold>opcode</Bold> sabe-se se √© entre registradores, imediata ou de desvio. As que s√£o entre registradores t√™m <Bold>opcode</Bold> 000000 e as imediatas ou de desvio s√£o diferenciadas pelo pr√≥prio <Bold>opcode</Bold>. Assim a unidade de controle pode distinguir quais <Bold>bits</Bold> corresponder√£o a quais campos da instru√ß√£o (Agora voc√™ sabe como as m√°quinas conseguem distinguir o que √© o que em um mar de 0s e 1s).</li>
                <li>Se for uma instru√ß√£o de registradores, a unidade de controle envia um sinal para a porta <Bold>RegDst</Bold> (registrador destino) para setar os <Bold>bits</Bold> certos como registrador de sa√≠da.</li>
                <li>Se a instru√ß√£o for imediata, extende-se o sinal de 16 <Bold>bits</Bold> da constante para 32 <Bold>bits</Bold> pois ser√£o feitas opera√ß√µes aritm√©ticas ou l√≥gicas com essa constante, e o MIPS trabalha com valores de 32 <Bold>bits</Bold>. Uma opera√ß√£o com o valor de 16 <Bold>bits</Bold> forneceria um resultado incorreto, al√©m de bagun√ßar a execu√ß√£o de todas as instru√ß√µes que vierem depois, j√° que, como tudo √© escrito em 0 e 1, a √∫nica forma de diferenciar quando uma instru√ß√£o termina e outra come√ßa √© pela quantidade de bits.</li>
                <li>Se for uma instru√ß√£o de desvio, a constante de endere√ßo sofre um deslocamento de 2 bits √† esquerda pois esse endere√ßo est√° em 26 <Bold>bits</Bold> e arquitetura MIPS trabalha com endere√ßos de 32 <Bold>bits</Bold>. Os 28 <Bold>bits</Bold> s√£o somados aos 4 <Bold>bits</Bold> mais significativos da pr√≥xima instru√ß√£o, tornando-se 32 <Bold>bits</Bold>. A unidade de controle envia um sinal para a porta <Bold>Jump</Bold> (pulo) para que o pr√≥ximo endere√ßo do contador de programa seja esse novo endere√ßo calculado.</li>
                <li>Se for uma instru√ß√£o de ramo(desvio condicional), a unidade de controle envia um sinal para a porta <Bold>Branch</Bold>, que ser√° uma entrada para uma porta l√≥gica E. Se o resultado da subtra√ß√£o entre os dois valores enviados for 0, eles s√£o iguais, e a unidade l√≥gica e aritm√©tica envia um sinal para essa mesma porta E. Como as duas entradas s√£o altas, o multiplexador envia para o pr√≥ximo multiplexador o endere√ßo calculado em 32 <Bold>bits</Bold>. Como a unidade de controle n√£o enviou um sinal para a porta <Bold>Jump</Bold> (pulo), ent√£o o pr√≥ximo endere√ßo do contador de programa √© esse novo endere√ßo de 32 <Bold>bits</Bold>.</li>
                <li>Ent√£o busca-se os registradores necess√°rios, e, se for necess√°rio, l√™-se o especificador de instru√ß√£o.</li>
                
                <Title>=> Fase de processamento de dados:</Title>
                <li>Se a instru√ß√£o for imediata e de mem√≥ria ou aritm√©tica, a unidade de controle envia um sinal para a porta <Bold>AluSrc</Bold>(fonte da unidade l√≥gica e aritm√©tica), para que a entrada da unidade l√≥gica e aritm√©tica seja a constante previamente extendida na fase anterior.</li>
                <li>Sempre que se for usar a unidade l√≥gica e aritm√©tica, a unidade de controle envia um sinal para a unidade de controle da unidade l√≥gica e aritm√©tica informando qual opera√ß√£o deve ser realizada. Assim a unidade de controle da unidade l√≥gica e aritm√©tica comanda os processos internos de <Bold>bits</Bold> a <Bold>bits</Bold> para realizar a opera√ß√£o desejada</li>
                <li>Se o resultado for zero e a instru√ß√£o for de desvio condicional, √© enviado um sinal para a porta E, como explicado na fase anterior. Se n√£o, simplesmente envia-se o resultado para a pr√≥xima fase.</li>

                <Title>=> Fase de acesso √† mem√≥ria:</Title>
                <li>Se a instru√ß√£o requer escrita de dados na mem√≥ria, ent√£o a unidade de controle emitiu um sinal na porta <Bold>MemWrite</Bold> (escrita na mem√≥ria) do √∫ltimo decodificador e na porta <Bold>MemtoReg</Bold> (mem√≥ria para registrador); se a instru√ß√£o requer leitura de dados da mem√≥ria, ent√£o a unidade de controle emitiu um sinal na porta <Bold>MemRead</Bold> (leitura da mem√≥ria) do √∫ltimo decodificador.</li>

                <Title>=> Fase de escrita de dados:</Title>
                <li>Com exce√ß√£o das instru√ß√µes de desvio, as instru√ß√µes foram feitas para que algum dado fosse escrito em algum registrador. A unidade de controle emitiu um sinal na porta <Bold>RegWrite</Bold> (escrita em registrador) do primeiro decodificador, ent√£o se escreve o dado no registrador de sa√≠da.</li>
                <li>Assim termina-se o ciclo de instru√ß√£o e parte-se para a pr√≥xima instru√ß√£o.</li>
            </ol>
            <br><br>Para ilustrar esse processo, vamos mostrar o caminho dos dados de diferentes tipos de instru√ß√µes na arquitetura: <router-link to="/simulator">Acesse aqui o simulador!</router-link>
        </Content>
        <NavButton prev='/cerebro-faz' next='/end'></NavButton>
    </TextCard>
</template>

<script>
import Title from '@/components/Title.vue';
import TextCard from '@/components/TextCard.vue';
import Content from '@/components/Content.vue';
import NavButton from '@/components/NavButton.vue';
import Bold from '@/components/Bold.vue'
// import Hyperlink from '@/components/Hyperlink.vue'

export default {
    components:{
        Title,
        TextCard,
        Content,
        NavButton,
        Bold,
        // Hyperlink
    }
}
</script>

<style scoped>
    img{
        max-width: 80%;
        margin-left: 10%;
    }
    li{
        margin-left: 5%;
    }
    a{
        color: white;
        text-decoration: none;
    }
    a:hover{
        text-decoration: underline;
    }
    a::after{
        content: 'üîó';
        padding: 0 3px;
    }
    a::selection{
        background: white;
        color: black;
    }
</style>
