// Generated by CIRCT firtool-1.62.0
module CU (
    input         clock,
    reset,
    input  [31:0] io_inst,
    output [ 3:0] io_alu_op,
    output [ 1:0] io_op1_sel,
    io_op2_sel,
    output [ 3:0] io_op_mem,
    output [ 1:0] io_csr_op,
    output [ 2:0] io_wb_sel,
    io_npc_op,
    io_bru_op,
    output [31:0] io_imm
);

  wire [9:0] _GEN = {io_inst[14:12], io_inst[6:0]};
  wire       _GEN_0 = _GEN == 10'h123;
  wire       _GEN_1 = _GEN == 10'hA3;
  wire       _GEN_2 = _GEN == 10'h23;
  wire       _GEN_3 = _GEN_2 | _GEN_1 | _GEN_0;
  wire [1:0] io_op2_sel_0 = {1'h0, _GEN_3};
  assign io_alu_op = {3'h0, _GEN_3};
  assign io_op1_sel = io_op2_sel_0;
  assign io_op2_sel = io_op2_sel_0;
  assign io_op_mem = _GEN_2 ? 4'h6 : _GEN_1 ? 4'h7 : {_GEN_0, 3'h0};
  assign io_csr_op = 2'h0;
  assign io_wb_sel = 3'h0;
  assign io_npc_op = 3'h1;
  assign io_bru_op = 3'h0;
  assign io_imm =
    _GEN_2
      ? {{20{io_inst[31]}}, io_inst[31:25], io_inst[11:7]}
      : _GEN_1
          ? {{20{io_inst[31]}}, io_inst[31:25], io_inst[11:7]}
          : _GEN_0 ? {{20{io_inst[31]}}, io_inst[31:25], io_inst[11:7]} : 32'h0;
endmodule

