TimeQuest Timing Analyzer report for I2C_TEST
Fri Aug 21 20:47:31 2015
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Slow 1200mV 0C Model Metastability Summary
 43. Fast 1200mV 0C Model Setup Summary
 44. Fast 1200mV 0C Model Hold Summary
 45. Fast 1200mV 0C Model Recovery Summary
 46. Fast 1200mV 0C Model Removal Summary
 47. Fast 1200mV 0C Model Minimum Pulse Width Summary
 48. Fast 1200mV 0C Model Setup: 'clk'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Fast 1200mV 0C Model Metastability Summary
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Board Trace Model Assignments
 66. Input Transition Times
 67. Signal Integrity Metrics (Slow 1200mv 0c Model)
 68. Signal Integrity Metrics (Slow 1200mv 85c Model)
 69. Signal Integrity Metrics (Fast 1200mv 0c Model)
 70. Setup Transfers
 71. Hold Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Web Edition ;
; Revision Name      ; I2C_TEST                                           ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; I2C_TEST.out.sdc ; OK     ; Fri Aug 21 20:47:29 2015 ;
+------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 287.36 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.480 ; -87.969            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -74.960                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                         ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.480 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.397      ;
; -2.478 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.395      ;
; -2.378 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.295      ;
; -2.377 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.294      ;
; -2.337 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.254      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.323 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.238      ;
; -2.319 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.235      ;
; -2.317 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.233      ;
; -2.308 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.080     ; 3.226      ;
; -2.306 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.223      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.270 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.185      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.254 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.169      ;
; -2.244 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 1.000        ; -0.512     ; 2.730      ;
; -2.243 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 1.000        ; -0.512     ; 2.729      ;
; -2.243 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 1.000        ; -0.512     ; 2.729      ;
; -2.241 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.158      ;
; -2.239 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.156      ;
; -2.214 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.080     ; 3.132      ;
; -2.212 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 1.000        ; -0.511     ; 2.699      ;
; -2.208 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.125      ;
; -2.204 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.082     ; 3.120      ;
; -2.198 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.080     ; 3.116      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.198 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.113      ;
; -2.197 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.510     ; 2.685      ;
; -2.196 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.080     ; 3.114      ;
; -2.194 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.510     ; 2.682      ;
; -2.177 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.512     ; 2.663      ;
; -2.176 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.082     ; 3.092      ;
; -2.163 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.080      ;
; -2.147 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.064      ;
; -2.137 ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.054      ;
; -2.132 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.082     ; 3.048      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.120 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.083     ; 3.035      ;
; -2.112 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.083     ; 3.027      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.084     ; 3.023      ;
; -2.106 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 1.000        ; -0.082     ; 3.022      ;
; -2.105 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 1.000        ; -0.082     ; 3.021      ;
; -2.105 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.021      ;
; -2.098 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.015      ;
; -2.098 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 1.000        ; -0.080     ; 3.016      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.088 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.084 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.510     ; 2.572      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.083 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.996      ;
; -2.078 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.994      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                         ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.401 ; I2C_SLAVE:i2cSlave|continue_reg                      ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.463 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.731      ;
; 0.562 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.830      ;
; 0.566 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.834      ;
; 0.577 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.845      ;
; 0.640 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.512      ; 1.338      ;
; 0.719 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.986      ;
; 0.720 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.987      ;
; 0.742 ; data_to_master[6]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.009      ;
; 0.791 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.476      ; 1.453      ;
; 0.795 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.476      ; 1.457      ;
; 0.795 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.476      ; 1.457      ;
; 0.796 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.476      ; 1.458      ;
; 0.797 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.476      ; 1.459      ;
; 0.822 ; data_to_master[4]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.825 ; data_to_master[0]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.091      ;
; 0.826 ; data_to_master[2]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.093      ;
; 0.842 ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.110      ;
; 0.861 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.085      ; 1.132      ;
; 0.861 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; clk          ; clk         ; 0.000        ; -0.331     ; 0.716      ;
; 0.870 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.141      ;
; 0.871 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.142      ;
; 0.874 ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.141      ;
; 0.876 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; clk          ; clk         ; 0.000        ; -0.331     ; 0.731      ;
; 0.888 ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.156      ;
; 0.904 ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; data_to_master[7]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.171      ;
; 0.936 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.203      ;
; 0.941 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.208      ;
; 0.955 ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.510      ; 1.651      ;
; 0.973 ; data_to_master[3]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 1.002 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.511      ; 1.699      ;
; 1.016 ; data_to_master[5]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.283      ;
; 1.019 ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; data_to_master[3]                                    ; clk          ; clk         ; 0.000        ; -0.298     ; 0.907      ;
; 1.021 ; data_to_master[1]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.288      ;
; 1.032 ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; -0.298     ; 0.920      ;
; 1.053 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; -0.298     ; 0.941      ;
; 1.057 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.755      ;
; 1.061 ; I2C_SLAVE:i2cSlave|start_reg                         ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 0.000        ; 0.079      ; 1.326      ;
; 1.070 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.340      ;
; 1.078 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[0]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.092 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ; clk          ; clk         ; 0.000        ; -0.333     ; 0.945      ;
; 1.113 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; -0.331     ; 0.968      ;
; 1.120 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; data_to_master[0]                                    ; clk          ; clk         ; 0.000        ; -0.297     ; 1.009      ;
; 1.121 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 0.000        ; 0.082      ; 1.389      ;
; 1.136 ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; data_to_master[5]                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.147 ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.414      ;
; 1.151 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.474      ; 1.811      ;
; 1.157 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.854      ;
; 1.160 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.165 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.473      ; 1.824      ;
; 1.177 ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.444      ;
; 1.179 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.445      ;
; 1.182 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.447      ;
; 1.189 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; -0.331     ; 1.044      ;
; 1.194 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.473      ; 1.853      ;
; 1.214 ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.481      ;
; 1.226 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.473      ; 1.885      ;
; 1.240 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.506      ;
; 1.243 ; data_to_master[7]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.510      ;
; 1.245 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.510      ;
; 1.246 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[7]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.246 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[6]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.246 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[5]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.246 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[4]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.246 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[3]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.246 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[2]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.246 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.512      ;
; 1.250 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.510      ; 1.946      ;
; 1.257 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.265 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.474      ; 1.925      ;
; 1.294 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.565      ;
; 1.295 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.474      ; 1.955      ;
; 1.297 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.511      ; 1.994      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|cmd_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|continue_reg                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_valid_reg                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_o_reg                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|start_reg                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|stop_reg                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[0]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[1]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[2]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[3]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[4]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[5]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[6]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[7]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_o_reg                         ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_reg                           ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|cmd_reg                           ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|continue_reg                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|start_reg                         ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|stop_reg                          ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_valid_reg                    ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_reg                           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.509 ; 3.836 ; Rise       ; clk             ;
; scl       ; clk        ; 1.505 ; 1.918 ; Rise       ; clk             ;
; sda       ; clk        ; 1.154 ; 1.491 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.945 ; -2.250 ; Rise       ; clk             ;
; scl       ; clk        ; -1.000 ; -1.412 ; Rise       ; clk             ;
; sda       ; clk        ; -0.698 ; -1.037 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.971 ; 6.978 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.738 ; 6.745 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.061 ; 7.031 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.799 ; 6.769 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.006     ; 7.036     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.745     ; 6.775     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 318.17 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.143 ; -75.259           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -74.960                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                          ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.143 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.069      ;
; -2.142 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.068      ;
; -2.075 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.068 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.994      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.059 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.984      ;
; -2.033 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -1.998 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.923      ;
; -1.997 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.922      ;
; -1.995 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.922      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.993 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.917      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.982 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.907      ;
; -1.975 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.901      ;
; -1.938 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.864      ;
; -1.937 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.863      ;
; -1.934 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 1.000        ; -0.469     ; 2.464      ;
; -1.934 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 1.000        ; -0.469     ; 2.464      ;
; -1.934 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 1.000        ; -0.469     ; 2.464      ;
; -1.926 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.072     ; 2.853      ;
; -1.921 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.848      ;
; -1.918 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 1.000        ; -0.468     ; 2.449      ;
; -1.917 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.467     ; 2.449      ;
; -1.915 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.467     ; 2.447      ;
; -1.914 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.841      ;
; -1.912 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.839      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.910 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.075     ; 2.834      ;
; -1.896 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.469     ; 2.426      ;
; -1.888 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.813      ;
; -1.876 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.074     ; 2.801      ;
; -1.852 ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.072     ; 2.779      ;
; -1.850 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.776      ;
; -1.849 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.072     ; 2.776      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.848 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.771      ;
; -1.847 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.773      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.844 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.769      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.838 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.076     ; 2.761      ;
; -1.831 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.075     ; 2.755      ;
; -1.828 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.073     ; 2.754      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.825 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.074     ; 2.750      ;
; -1.820 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.747      ;
; -1.815 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.074     ; 2.740      ;
; -1.813 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.740      ;
; -1.813 ; I2C_SLAVE:i2cSlave|stop_reg                          ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.074     ; 2.738      ;
; -1.811 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.467     ; 2.343      ;
; -1.809 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.736      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                          ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; I2C_SLAVE:i2cSlave|continue_reg                      ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.419 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.662      ;
; 0.510 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.513 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.756      ;
; 0.530 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.773      ;
; 0.598 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.469      ; 1.238      ;
; 0.655 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.898      ;
; 0.657 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.900      ;
; 0.686 ; data_to_master[6]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.930      ;
; 0.744 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.431      ; 1.346      ;
; 0.748 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.431      ; 1.350      ;
; 0.749 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.431      ; 1.351      ;
; 0.749 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.431      ; 1.351      ;
; 0.750 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.431      ; 1.352      ;
; 0.756 ; data_to_master[0]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.999      ;
; 0.758 ; data_to_master[4]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.765 ; data_to_master[2]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.774 ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.018      ;
; 0.778 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.024      ;
; 0.778 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.075      ; 1.024      ;
; 0.782 ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.025      ;
; 0.785 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; clk          ; clk         ; 0.000        ; -0.307     ; 0.649      ;
; 0.798 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.044      ;
; 0.807 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; clk          ; clk         ; 0.000        ; -0.307     ; 0.671      ;
; 0.827 ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.070      ;
; 0.834 ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; data_to_master[7]                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.075      ;
; 0.867 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.109      ;
; 0.872 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.114      ;
; 0.886 ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.467      ; 1.524      ;
; 0.904 ; data_to_master[3]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.919 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.468      ; 1.558      ;
; 0.926 ; data_to_master[5]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.930 ; data_to_master[1]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.174      ;
; 0.932 ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; data_to_master[3]                                    ; clk          ; clk         ; 0.000        ; -0.274     ; 0.829      ;
; 0.946 ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; -0.274     ; 0.843      ;
; 0.966 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; -0.274     ; 0.863      ;
; 0.976 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.616      ;
; 0.991 ; I2C_SLAVE:i2cSlave|start_reg                         ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 0.000        ; 0.070      ; 1.232      ;
; 0.992 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[0]                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.235      ;
; 0.997 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.243      ;
; 1.004 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ; clk          ; clk         ; 0.000        ; -0.308     ; 0.867      ;
; 1.016 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; -0.307     ; 0.880      ;
; 1.021 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.266      ;
; 1.037 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; data_to_master[0]                                    ; clk          ; clk         ; 0.000        ; -0.273     ; 0.935      ;
; 1.038 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.677      ;
; 1.041 ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; data_to_master[5]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.283      ;
; 1.048 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.430      ; 1.649      ;
; 1.061 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.305      ;
; 1.063 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.302      ;
; 1.065 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.429      ; 1.665      ;
; 1.065 ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.067 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.429      ; 1.667      ;
; 1.079 ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.323      ;
; 1.083 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; -0.307     ; 0.947      ;
; 1.089 ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.333      ;
; 1.098 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.341      ;
; 1.109 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.429      ; 1.709      ;
; 1.113 ; data_to_master[7]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.357      ;
; 1.131 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.071      ; 1.373      ;
; 1.133 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.467      ; 1.771      ;
; 1.137 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.379      ;
; 1.150 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[7]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.150 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[6]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.150 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[5]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.150 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[4]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.150 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[3]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.150 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[2]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.150 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.174 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.430      ; 1.775      ;
; 1.182 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.430      ; 1.783      ;
; 1.184 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.426      ;
; 1.186 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.468      ; 1.825      ;
; 1.186 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.432      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|cmd_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|continue_reg                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_valid_reg                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_o_reg                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_reg                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|start_reg                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|stop_reg                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[0]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[1]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[2]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[3]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[4]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[5]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[6]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; data_to_master[7]                                    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|cmd_reg                           ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|continue_reg                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_valid_reg                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_o_reg                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_reg                           ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|start_reg                         ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|stop_reg                          ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[0]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[1]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[2]                                    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.074 ; 3.352 ; Rise       ; clk             ;
; scl       ; clk        ; 1.297 ; 1.577 ; Rise       ; clk             ;
; sda       ; clk        ; 0.954 ; 1.190 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.665 ; -1.915 ; Rise       ; clk             ;
; scl       ; clk        ; -0.849 ; -1.127 ; Rise       ; clk             ;
; sda       ; clk        ; -0.552 ; -0.788 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.288 ; 6.255 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.061 ; 6.031 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.357 ; 6.331 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.113 ; 6.087 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.267     ; 6.293     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.025     ; 6.051     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.682 ; -17.227           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -62.507                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                          ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.682 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.681 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.626      ;
; -0.618 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.563      ;
; -0.616 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.561      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.613 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.558      ;
; -0.607 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.552      ;
; -0.602 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.547      ;
; -0.601 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.546      ;
; -0.591 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.536      ;
; -0.590 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.586 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.531      ;
; -0.582 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.527      ;
; -0.580 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.525      ;
; -0.571 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.043     ; 1.515      ;
; -0.570 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 1.000        ; -0.244     ; 1.313      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.559 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.503      ;
; -0.558 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 1.000        ; -0.245     ; 1.300      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.556 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.043     ; 1.500      ;
; -0.555 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 1.000        ; -0.245     ; 1.297      ;
; -0.554 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 1.000        ; -0.245     ; 1.296      ;
; -0.546 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.245     ; 1.288      ;
; -0.545 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.490      ;
; -0.543 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.489      ;
; -0.543 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.489      ;
; -0.542 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.488      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.541 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.486      ;
; -0.532 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.043     ; 1.476      ;
; -0.531 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.043     ; 1.475      ;
; -0.530 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.244     ; 1.273      ;
; -0.529 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.474      ;
; -0.527 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.473      ;
; -0.527 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.244     ; 1.270      ;
; -0.525 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.471      ;
; -0.519 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.465      ;
; -0.519 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.463      ;
; -0.516 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 1.000        ; -0.043     ; 1.460      ;
; -0.515 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 1.000        ; -0.043     ; 1.459      ;
; -0.511 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.456      ;
; -0.510 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.455      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.508 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.453      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.507 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.450      ;
; -0.503 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.042     ; 1.448      ;
; -0.501 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.043     ; 1.445      ;
; -0.495 ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.041     ; 1.441      ;
; -0.495 ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.043     ; 1.439      ;
; -0.495 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 1.000        ; -0.044     ; 1.438      ;
; -0.491 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 1.000        ; -0.042     ; 1.436      ;
; -0.485 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.431      ;
; -0.484 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.430      ;
; -0.482 ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.427      ;
; -0.481 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.425      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                          ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.180 ; I2C_SLAVE:i2cSlave|continue_reg                      ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.210 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.337      ;
; 0.257 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.384      ;
; 0.259 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.386      ;
; 0.262 ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.389      ;
; 0.283 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.245      ; 0.612      ;
; 0.327 ; data_to_master[6]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.455      ;
; 0.331 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.457      ;
; 0.332 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[6]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.458      ;
; 0.362 ; data_to_master[0]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.489      ;
; 0.366 ; data_to_master[4]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.494      ;
; 0.366 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.677      ;
; 0.368 ; data_to_master[2]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.496      ;
; 0.370 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.681      ;
; 0.371 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.682      ;
; 0.371 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.682      ;
; 0.372 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.683      ;
; 0.375 ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.502      ;
; 0.387 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.515      ;
; 0.388 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.516      ;
; 0.392 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.520      ;
; 0.398 ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.525      ;
; 0.401 ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.527      ;
; 0.403 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ; clk          ; clk         ; 0.000        ; -0.152     ; 0.335      ;
; 0.403 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; clk          ; clk         ; 0.000        ; -0.152     ; 0.335      ;
; 0.410 ; I2C_SLAVE:i2cSlave|data_reg[7]                       ; data_to_master[7]                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.534      ;
; 0.420 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.546      ;
; 0.422 ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.750      ;
; 0.425 ; data_to_master[3]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.553      ;
; 0.426 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.552      ;
; 0.438 ; data_to_master[5]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.566      ;
; 0.441 ; data_to_master[1]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.569      ;
; 0.442 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.245      ; 0.771      ;
; 0.470 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.799      ;
; 0.472 ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; data_to_master[3]                                    ; clk          ; clk         ; 0.000        ; -0.138     ; 0.418      ;
; 0.476 ; I2C_SLAVE:i2cSlave|data_reg[1]                       ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; -0.138     ; 0.422      ;
; 0.479 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.607      ;
; 0.480 ; I2C_SLAVE:i2cSlave|start_reg                         ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; clk          ; clk         ; 0.000        ; 0.041      ; 0.605      ;
; 0.486 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; -0.138     ; 0.432      ;
; 0.491 ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.422      ;
; 0.502 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[0]                                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.628      ;
; 0.508 ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; data_to_master[0]                                    ; clk          ; clk         ; 0.000        ; -0.137     ; 0.455      ;
; 0.510 ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.512 ; I2C_SLAVE:i2cSlave|cmd_reg                           ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.516 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|start_reg                         ; clk          ; clk         ; 0.000        ; -0.152     ; 0.448      ;
; 0.517 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.226      ; 0.827      ;
; 0.520 ; I2C_SLAVE:i2cSlave|data_reg[5]                       ; data_to_master[5]                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.644      ;
; 0.526 ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.530 ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.656      ;
; 0.532 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.658      ;
; 0.535 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_reg[4]                       ; clk          ; clk         ; 0.000        ; 0.226      ; 0.845      ;
; 0.537 ; data_to_master[7]                                    ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.665      ;
; 0.537 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[2]                       ; clk          ; clk         ; 0.000        ; 0.226      ; 0.847      ;
; 0.540 ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.664      ;
; 0.549 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.877      ;
; 0.553 ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.679      ;
; 0.556 ; I2C_SLAVE:i2cSlave|scl_reg                           ; I2C_SLAVE:i2cSlave|stop_reg                          ; clk          ; clk         ; 0.000        ; -0.152     ; 0.488      ;
; 0.561 ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ; I2C_SLAVE:i2cSlave|cmd_reg                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.687      ;
; 0.561 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|sda_o_reg                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.686      ;
; 0.563 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.688      ;
; 0.563 ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.226      ; 0.873      ;
; 0.570 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[7]                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.570 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[6]                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.570 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[5]                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.570 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[4]                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.570 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[3]                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.570 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[2]                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.570 ; I2C_SLAVE:i2cSlave|data_valid_reg                    ; data_to_master[1]                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.581 ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ; I2C_SLAVE:i2cSlave|data_reg[0]                       ; clk          ; clk         ; 0.000        ; 0.226      ; 0.891      ;
; 0.582 ; I2C_SLAVE:i2cSlave|sda_reg                           ; I2C_SLAVE:i2cSlave|continue_reg                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.710      ;
; 0.582 ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.245      ; 0.911      ;
; 0.592 ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ; clk          ; clk         ; 0.000        ; 0.244      ; 0.920      ;
; 0.593 ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ; I2C_SLAVE:i2cSlave|data_reg[3]                       ; clk          ; clk         ; 0.000        ; 0.226      ; 0.903      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|cmd_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|continue_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_valid_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_falling_reg                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_prev_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_rising_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_o_reg                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_prev_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|sda_wen_reg                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|start_reg                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_IDLE                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_STOP           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|stop_reg                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[4]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[5]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[6]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master[7]                                    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|scl_reg                           ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_ANSWER_ACK_START    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ                ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[0]                       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[1]                       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[2]                       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[3]                       ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[4]                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_valid_reg                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_GET_ADDRESS_AND_CMD ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_GOT_RISING ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_READ_ACK_START      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|state_reg.I2C_WRITE               ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[0]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[1]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[2]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[3]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[4]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[5]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[6]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master[7]                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[0]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[1]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[2]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[3]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[4]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[5]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|addr_reg[6]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[0]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[1]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[2]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|bits_processed_reg[3]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|cmd_reg                           ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|continue_reg                      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[5]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[6]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_reg[7]                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[0]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[1]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[2]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[3]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[4]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_SLAVE:i2cSlave|data_to_master_reg[5]             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.653 ; 2.150 ; Rise       ; clk             ;
; scl       ; clk        ; 0.697 ; 1.357 ; Rise       ; clk             ;
; sda       ; clk        ; 0.493 ; 1.055 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.883 ; -1.388 ; Rise       ; clk             ;
; scl       ; clk        ; -0.446 ; -1.102 ; Rise       ; clk             ;
; sda       ; clk        ; -0.267 ; -0.828 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.694 ; 3.783 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.572 ; 3.660 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.756 ; 3.780 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.633 ; 3.657 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.822     ; 3.798     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.697     ; 3.673     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.480  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.480  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -87.969 ; 0.0   ; 0.0      ; 0.0     ; -74.96              ;
;  clk             ; -87.969 ; 0.000 ; N/A      ; N/A     ; -74.960             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.509 ; 3.836 ; Rise       ; clk             ;
; scl       ; clk        ; 1.505 ; 1.918 ; Rise       ; clk             ;
; sda       ; clk        ; 1.154 ; 1.491 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.883 ; -1.388 ; Rise       ; clk             ;
; scl       ; clk        ; -0.446 ; -1.102 ; Rise       ; clk             ;
; sda       ; clk        ; -0.267 ; -0.788 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.971 ; 6.978 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.572 ; 3.660 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; scl                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.97e-09 V                   ; 2.38 V              ; -0.0182 V           ; 0.206 V                              ; 0.041 V                              ; 3.07e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.97e-09 V                  ; 2.38 V             ; -0.0182 V          ; 0.206 V                             ; 0.041 V                             ; 3.07e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.11e-07 V                   ; 2.35 V              ; -0.0157 V           ; 0.099 V                              ; 0.04 V                               ; 4.46e-10 s                  ; 5.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.11e-07 V                  ; 2.35 V             ; -0.0157 V          ; 0.099 V                             ; 0.04 V                              ; 4.46e-10 s                 ; 5.75e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.25e-08 V                   ; 2.71 V              ; -0.00384 V          ; 0.138 V                              ; 0.006 V                              ; 2.68e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 5.25e-08 V                  ; 2.71 V             ; -0.00384 V         ; 0.138 V                             ; 0.006 V                             ; 2.68e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 839      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 839      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Web Edition
    Info: Processing started: Fri Aug 21 20:47:29 2015
Info: Command: quartus_sta I2C_TEST -c I2C_TEST
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'I2C_TEST.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.480             -87.969 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.960 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.143             -75.259 clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.960 clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.682             -17.227 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.507 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 974 megabytes
    Info: Processing ended: Fri Aug 21 20:47:31 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


