/*
 * Copyright 2011 Tilera Corporation. All Rights Reserved.
 *
 *   This program is free software; you can redistribute it and/or
 *   modify it under the terms of the GNU General Public License
 *   as published by the Free Software Foundation, version 2.
 *
 *   This program is distributed in the hope that it will be useful, but
 *   WITHOUT ANY WARRANTY; without even the implied warranty of
 *   MERCHANTABILITY OR FITNESS FOR A PARTICULAR PURPOSE, GOOD TITLE or
 *   NON INFRINGEMENT.  See the GNU General Public License for
 *   more details.
 */

#ifndef __DOXYGEN__

#ifndef __ARCH_GPIO_DEF_H__
#define __ARCH_GPIO_DEF_H__

#ifdef __ASSEMBLER__
#define _64bit(x) x
#else /* __ASSEMBLER__ */
#ifdef __tile__
#define _64bit(x) x ## UL
#else /* __tile__ */
#define _64bit(x) x ## ULL
#endif /* __tile__ */
#endif /* __ASSEMBLER */



// MMIO Address Space.
// The MMIO physical address space for the USB is described below.  This is a
// general description of the MMIO space as opposed to a register description
#define GPIO_MMIO_ADDRESS_SPACE__FIRST_WORD 0x0000
#define GPIO_MMIO_ADDRESS_SPACE__LAST_WORD 0xfffffffff8

#define GPIO_MMIO_ADDRESS_SPACE__OFFSET_SHIFT 0
#define GPIO_MMIO_ADDRESS_SPACE__OFFSET_WIDTH 16
#define GPIO_MMIO_ADDRESS_SPACE__OFFSET_RMASK 0xffff
#define GPIO_MMIO_ADDRESS_SPACE__OFFSET_MASK  0xffff
#define GPIO_MMIO_ADDRESS_SPACE__OFFSET_FIELD 0,15

#define GPIO_MMIO_ADDRESS_SPACE__SVC_DOM_SHIFT 37
#define GPIO_MMIO_ADDRESS_SPACE__SVC_DOM_WIDTH 3
#define GPIO_MMIO_ADDRESS_SPACE__SVC_DOM_RMASK 0x7
#define GPIO_MMIO_ADDRESS_SPACE__SVC_DOM_MASK  _64bit(0xe000000000)
#define GPIO_MMIO_ADDRESS_SPACE__SVC_DOM_FIELD 37,39


// Clock Count.
#define GPIO_CLOCK_COUNT 0x0038

#define GPIO_CLOCK_COUNT__RUN_SHIFT 0
#define GPIO_CLOCK_COUNT__RUN_WIDTH 1
#define GPIO_CLOCK_COUNT__RUN_RMASK 0x1
#define GPIO_CLOCK_COUNT__RUN_MASK  0x1
#define GPIO_CLOCK_COUNT__RUN_FIELD 0,0

#define GPIO_CLOCK_COUNT__COUNT_SHIFT 1
#define GPIO_CLOCK_COUNT__COUNT_WIDTH 15
#define GPIO_CLOCK_COUNT__COUNT_RMASK 0x7fff
#define GPIO_CLOCK_COUNT__COUNT_MASK  0xfffe
#define GPIO_CLOCK_COUNT__COUNT_FIELD 1,15


// Device Control.
// This register provides general device control.
#define GPIO_DEV_CTL 0x0008

#define GPIO_DEV_CTL__RDN_ROUTE_ORDER_SHIFT 2
#define GPIO_DEV_CTL__RDN_ROUTE_ORDER_WIDTH 1
#define GPIO_DEV_CTL__RDN_ROUTE_ORDER_RMASK 0x1
#define GPIO_DEV_CTL__RDN_ROUTE_ORDER_MASK  0x4
#define GPIO_DEV_CTL__RDN_ROUTE_ORDER_FIELD 2,2

#define GPIO_DEV_CTL__SDN_ROUTE_ORDER_SHIFT 3
#define GPIO_DEV_CTL__SDN_ROUTE_ORDER_WIDTH 1
#define GPIO_DEV_CTL__SDN_ROUTE_ORDER_RMASK 0x1
#define GPIO_DEV_CTL__SDN_ROUTE_ORDER_MASK  0x8
#define GPIO_DEV_CTL__SDN_ROUTE_ORDER_FIELD 3,3


// Device Info.
// This register provides general information about the device attached to
// this port and channel.
#define GPIO_DEV_INFO 0x0000

#define GPIO_DEV_INFO__TYPE_SHIFT 0
#define GPIO_DEV_INFO__TYPE_WIDTH 12
#define GPIO_DEV_INFO__TYPE_RMASK 0xfff
#define GPIO_DEV_INFO__TYPE_MASK  0xfff
#define GPIO_DEV_INFO__TYPE_FIELD 0,11
#define GPIO_DEV_INFO__TYPE_VAL_PCIE 0x1
#define GPIO_DEV_INFO__TYPE_VAL_GBE 0x10
#define GPIO_DEV_INFO__TYPE_VAL_XGBE 0x11
#define GPIO_DEV_INFO__TYPE_VAL_MPIPE 0x13
#define GPIO_DEV_INFO__TYPE_VAL_TRIO 0x14
#define GPIO_DEV_INFO__TYPE_VAL_CRYPTO 0x16
#define GPIO_DEV_INFO__TYPE_VAL_COMPRESSION 0x18
#define GPIO_DEV_INFO__TYPE_VAL_GPIO 0x20
#define GPIO_DEV_INFO__TYPE_VAL_RSHIM 0x21
#define GPIO_DEV_INFO__TYPE_VAL_SROM 0x22
#define GPIO_DEV_INFO__TYPE_VAL_I2CM 0x25
#define GPIO_DEV_INFO__TYPE_VAL_I2CS 0x26
#define GPIO_DEV_INFO__TYPE_VAL_UART 0x28
#define GPIO_DEV_INFO__TYPE_VAL_USBH 0x29
#define GPIO_DEV_INFO__TYPE_VAL_USBS 0x2a
#define GPIO_DEV_INFO__TYPE_VAL_USBHS 0x2b
#define GPIO_DEV_INFO__TYPE_VAL_DDR2 0x40
#define GPIO_DEV_INFO__TYPE_VAL_DDR3 0x42
#define GPIO_DEV_INFO__TYPE_VAL_DIAG_SNP 0x80
#define GPIO_DEV_INFO__TYPE_VAL_IPIC 0x81

#define GPIO_DEV_INFO__DEVICE_REV_SHIFT 16
#define GPIO_DEV_INFO__DEVICE_REV_WIDTH 8
#define GPIO_DEV_INFO__DEVICE_REV_RMASK 0xff
#define GPIO_DEV_INFO__DEVICE_REV_MASK  0xff0000
#define GPIO_DEV_INFO__DEVICE_REV_FIELD 16,23

#define GPIO_DEV_INFO__REGISTER_REV_SHIFT 24
#define GPIO_DEV_INFO__REGISTER_REV_WIDTH 4
#define GPIO_DEV_INFO__REGISTER_REV_RMASK 0xf
#define GPIO_DEV_INFO__REGISTER_REV_MASK  0xf000000
#define GPIO_DEV_INFO__REGISTER_REV_FIELD 24,27

#define GPIO_DEV_INFO__INSTANCE_SHIFT 32
#define GPIO_DEV_INFO__INSTANCE_WIDTH 4
#define GPIO_DEV_INFO__INSTANCE_RMASK 0xf
#define GPIO_DEV_INFO__INSTANCE_MASK  _64bit(0xf00000000)
#define GPIO_DEV_INFO__INSTANCE_FIELD 32,35


// GPIO Clock Mode.
#define GPIO_GCLK_MODE 0x0100

#define GPIO_GCLK_MODE__CMODE_SHIFT 0
#define GPIO_GCLK_MODE__CMODE_WIDTH 1
#define GPIO_GCLK_MODE__CMODE_RMASK 0x1
#define GPIO_GCLK_MODE__CMODE_MASK  0x1
#define GPIO_GCLK_MODE__CMODE_FIELD 0,0
#define GPIO_GCLK_MODE__CMODE_VAL_REF_CLOCK 0x0
#define GPIO_GCLK_MODE__CMODE_VAL_HALF_CORE_CLOCK_FREQ 0x1

#define GPIO_GCLK_MODE__TRANS_PEND_SHIFT 8
#define GPIO_GCLK_MODE__TRANS_PEND_WIDTH 1
#define GPIO_GCLK_MODE__TRANS_PEND_RMASK 0x1
#define GPIO_GCLK_MODE__TRANS_PEND_MASK  0x100
#define GPIO_GCLK_MODE__TRANS_PEND_FIELD 8,8

#define GPIO_GCLK_MODE__DIVIDE_SHIFT 12
#define GPIO_GCLK_MODE__DIVIDE_WIDTH 20
#define GPIO_GCLK_MODE__DIVIDE_RMASK 0xfffff
#define GPIO_GCLK_MODE__DIVIDE_MASK  0xfffff000
#define GPIO_GCLK_MODE__DIVIDE_FIELD 12,31


// Bindings for interrupt vectors.
// This register provides read/write access to all of the interrupt bindings
// for the GPIO controller.  The VEC_SEL field is used to select the vector
// being configured and the BIND_SEL selects the interrupt within the vector.
#define GPIO_INT_BIND 0x3100

#define GPIO_INT_BIND__ENABLE_SHIFT 0
#define GPIO_INT_BIND__ENABLE_WIDTH 1
#define GPIO_INT_BIND__ENABLE_RMASK 0x1
#define GPIO_INT_BIND__ENABLE_MASK  0x1
#define GPIO_INT_BIND__ENABLE_FIELD 0,0

#define GPIO_INT_BIND__MODE_SHIFT 1
#define GPIO_INT_BIND__MODE_WIDTH 1
#define GPIO_INT_BIND__MODE_RMASK 0x1
#define GPIO_INT_BIND__MODE_MASK  0x2
#define GPIO_INT_BIND__MODE_FIELD 1,1

#define GPIO_INT_BIND__TILEID_SHIFT 2
#define GPIO_INT_BIND__TILEID_WIDTH 8
#define GPIO_INT_BIND__TILEID_RMASK 0xff
#define GPIO_INT_BIND__TILEID_MASK  0x3fc
#define GPIO_INT_BIND__TILEID_FIELD 2,9

#define GPIO_INT_BIND__INT_NUM_SHIFT 10
#define GPIO_INT_BIND__INT_NUM_WIDTH 2
#define GPIO_INT_BIND__INT_NUM_RMASK 0x3
#define GPIO_INT_BIND__INT_NUM_MASK  0xc00
#define GPIO_INT_BIND__INT_NUM_FIELD 10,11

#define GPIO_INT_BIND__EVT_NUM_SHIFT 12
#define GPIO_INT_BIND__EVT_NUM_WIDTH 5
#define GPIO_INT_BIND__EVT_NUM_RMASK 0x1f
#define GPIO_INT_BIND__EVT_NUM_MASK  0x1f000
#define GPIO_INT_BIND__EVT_NUM_FIELD 12,16

#define GPIO_INT_BIND__VEC_SEL_SHIFT 32
#define GPIO_INT_BIND__VEC_SEL_WIDTH 1
#define GPIO_INT_BIND__VEC_SEL_RMASK 0x1
#define GPIO_INT_BIND__VEC_SEL_MASK  _64bit(0x100000000)
#define GPIO_INT_BIND__VEC_SEL_FIELD 32,32
#define GPIO_INT_BIND__VEC_SEL_VAL_PIN_ASSERTION_INTS 0x0
#define GPIO_INT_BIND__VEC_SEL_VAL_PIN_DEASSERTION_INTS 0x1

#define GPIO_INT_BIND__BIND_SEL_SHIFT 40
#define GPIO_INT_BIND__BIND_SEL_WIDTH 6
#define GPIO_INT_BIND__BIND_SEL_RMASK 0x3f
#define GPIO_INT_BIND__BIND_SEL_MASK  _64bit(0x3f0000000000)
#define GPIO_INT_BIND__BIND_SEL_FIELD 40,45

#define GPIO_INT_BIND__NW_SHIFT 48
#define GPIO_INT_BIND__NW_WIDTH 1
#define GPIO_INT_BIND__NW_RMASK 0x1
#define GPIO_INT_BIND__NW_MASK  _64bit(0x1000000000000)
#define GPIO_INT_BIND__NW_FIELD 48,48


// Interrupt vector-0, read-to-clear.
// Interrupt status vector with read-to-clear functionality.  Provides access
// to the same status bits that are visible in INT_VEC0_W1TC.  This vector
// contains the interrupts associated with the 64 pin assertion interrupts.
// Reading this register clears all of the associated interrupts. Accesses to
// this register are masked by the SVC_DOM PIN ENABLE field. If the PIN
// ENABLE bit is 0, the read bit will be zero and the interrupt status will
// not be modified.
#define GPIO_INT_VEC0_RTC 0x3008

#define GPIO_INT_VEC0_RTC__INT_VEC0_RTC_SHIFT 0
#define GPIO_INT_VEC0_RTC__INT_VEC0_RTC_WIDTH 64
#define GPIO_INT_VEC0_RTC__INT_VEC0_RTC_RMASK _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC0_RTC__INT_VEC0_RTC_MASK  _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC0_RTC__INT_VEC0_RTC_FIELD 0,63


// Interrupt vector-0, write-one-to-clear.
// Interrupt status vector with write-one-to-clear functionality.  Provides
// access to the same status bits that are visible in INT_VEC0_RTC.  This
// vector contains the interrupts associated with the 64 pin assertion
// interrupts.  Writing a 1 clears the status bit. Accesses to this register
// are masked by the SVC_DOM PIN ENABLE field. If the PIN ENABLE bit is 0,
// the read bit will be zero and the written bit will be ignored.
#define GPIO_INT_VEC0_W1TC 0x3000

#define GPIO_INT_VEC0_W1TC__INT_VEC0_W1TC_SHIFT 0
#define GPIO_INT_VEC0_W1TC__INT_VEC0_W1TC_WIDTH 64
#define GPIO_INT_VEC0_W1TC__INT_VEC0_W1TC_RMASK _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC0_W1TC__INT_VEC0_W1TC_MASK  _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC0_W1TC__INT_VEC0_W1TC_FIELD 0,63


// Interrupt vector-1, read-to-clear.
// Interrupt status vector with read-to-clear functionality.  Provides access
// to the same status bits that are visible in INT_VEC1_W1TC.  This vector
// contains the interrupts associated with the 64 pin deassertion interrupts.
//  Reading this register clears all of the associated interrupts. Accesses
// to this register are masked by the SVC_DOM PIN ENABLE field. If the PIN
// ENABLE bit is 0, the read bit will be zero and the interrupt status will
// not be modified.
#define GPIO_INT_VEC1_RTC 0x3018

#define GPIO_INT_VEC1_RTC__INT_VEC1_RTC_SHIFT 0
#define GPIO_INT_VEC1_RTC__INT_VEC1_RTC_WIDTH 64
#define GPIO_INT_VEC1_RTC__INT_VEC1_RTC_RMASK _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC1_RTC__INT_VEC1_RTC_MASK  _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC1_RTC__INT_VEC1_RTC_FIELD 0,63


// Interrupt vector-1, write-one-to-clear.
// Interrupt status vector with write-one-to-clear functionality.  Provides
// access to the same status bits that are visible in INT_VEC1_RTC.  This
// vector contains the interrupts associated with the 64 pin deassertion
// interrupts.  Writing a 1 clears the status bit. Accesses to this register
// are masked by the SVC_DOM PIN ENABLE field. If the PIN ENABLE bit is 0,
// the read bit will be zero and the written bit will be ignored.
#define GPIO_INT_VEC1_W1TC 0x3010

#define GPIO_INT_VEC1_W1TC__INT_VEC1_W1TC_SHIFT 0
#define GPIO_INT_VEC1_W1TC__INT_VEC1_W1TC_WIDTH 64
#define GPIO_INT_VEC1_W1TC__INT_VEC1_W1TC_RMASK _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC1_W1TC__INT_VEC1_W1TC_MASK  _64bit(0xffffffffffffffff)
#define GPIO_INT_VEC1_W1TC__INT_VEC1_W1TC_FIELD 0,63


// Memory Info.
// This register provides information about memory setup required for this
// device.
#define GPIO_MEM_INFO 0x0018

#define GPIO_MEM_INFO__REQ_PORTS_SHIFT 0
#define GPIO_MEM_INFO__REQ_PORTS_WIDTH 32
#define GPIO_MEM_INFO__REQ_PORTS_RMASK 0xffffffff
#define GPIO_MEM_INFO__REQ_PORTS_MASK  0xffffffff
#define GPIO_MEM_INFO__REQ_PORTS_FIELD 0,31

#define GPIO_MEM_INFO__NUM_HFH_TBL_SHIFT 32
#define GPIO_MEM_INFO__NUM_HFH_TBL_WIDTH 4
#define GPIO_MEM_INFO__NUM_HFH_TBL_RMASK 0xf
#define GPIO_MEM_INFO__NUM_HFH_TBL_MASK  _64bit(0xf00000000)
#define GPIO_MEM_INFO__NUM_HFH_TBL_FIELD 32,35

#define GPIO_MEM_INFO__NUM_ASIDS_SHIFT 40
#define GPIO_MEM_INFO__NUM_ASIDS_WIDTH 8
#define GPIO_MEM_INFO__NUM_ASIDS_RMASK 0xff
#define GPIO_MEM_INFO__NUM_ASIDS_MASK  _64bit(0xff0000000000)
#define GPIO_MEM_INFO__NUM_ASIDS_FIELD 40,47

#define GPIO_MEM_INFO__NUM_TLB_ENT_SHIFT 48
#define GPIO_MEM_INFO__NUM_TLB_ENT_WIDTH 8
#define GPIO_MEM_INFO__NUM_TLB_ENT_RMASK 0xff
#define GPIO_MEM_INFO__NUM_TLB_ENT_MASK  _64bit(0xff000000000000)
#define GPIO_MEM_INFO__NUM_TLB_ENT_FIELD 48,55


// MMIO Error Information.
// Provides diagnostics information when an MMIO error occurs.  Captured
// whenever the MMIO_ERR interrupt condition occurs
#define GPIO_MMIO_ERROR_INFO 0x0600

#define GPIO_MMIO_ERROR_INFO__SRC_SHIFT 0
#define GPIO_MMIO_ERROR_INFO__SRC_WIDTH 8
#define GPIO_MMIO_ERROR_INFO__SRC_RMASK 0xff
#define GPIO_MMIO_ERROR_INFO__SRC_MASK  0xff
#define GPIO_MMIO_ERROR_INFO__SRC_FIELD 0,7

#define GPIO_MMIO_ERROR_INFO__SIZE_SHIFT 8
#define GPIO_MMIO_ERROR_INFO__SIZE_WIDTH 4
#define GPIO_MMIO_ERROR_INFO__SIZE_RMASK 0xf
#define GPIO_MMIO_ERROR_INFO__SIZE_MASK  0xf00
#define GPIO_MMIO_ERROR_INFO__SIZE_FIELD 8,11

#define GPIO_MMIO_ERROR_INFO__PA_SHIFT 12
#define GPIO_MMIO_ERROR_INFO__PA_WIDTH 40
#define GPIO_MMIO_ERROR_INFO__PA_RMASK _64bit(0xffffffffff)
#define GPIO_MMIO_ERROR_INFO__PA_MASK  _64bit(0xffffffffff000)
#define GPIO_MMIO_ERROR_INFO__PA_FIELD 12,51

#define GPIO_MMIO_ERROR_INFO__OPC_SHIFT 52
#define GPIO_MMIO_ERROR_INFO__OPC_WIDTH 5
#define GPIO_MMIO_ERROR_INFO__OPC_RMASK 0x1f
#define GPIO_MMIO_ERROR_INFO__OPC_MASK  _64bit(0x1f0000000000000)
#define GPIO_MMIO_ERROR_INFO__OPC_FIELD 52,56


// MMIO Info.
// This register provides information about how the physical address is
// interpretted by the IO device.  The PA is divided into
// {CHANNEL,SVC_DOM,IGNORED,REGION,OFFSET}.  The values in this register
// define the size of each of these fields.
#define GPIO_MMIO_INFO 0x0010

#define GPIO_MMIO_INFO__CH_WIDTH_SHIFT 0
#define GPIO_MMIO_INFO__CH_WIDTH_WIDTH 4
#define GPIO_MMIO_INFO__CH_WIDTH_RMASK 0xf
#define GPIO_MMIO_INFO__CH_WIDTH_MASK  0xf
#define GPIO_MMIO_INFO__CH_WIDTH_FIELD 0,3

#define GPIO_MMIO_INFO__NUM_CH_SHIFT 4
#define GPIO_MMIO_INFO__NUM_CH_WIDTH 15
#define GPIO_MMIO_INFO__NUM_CH_RMASK 0x7fff
#define GPIO_MMIO_INFO__NUM_CH_MASK  0x7fff0
#define GPIO_MMIO_INFO__NUM_CH_FIELD 4,18

#define GPIO_MMIO_INFO__SVC_DOM_WIDTH_SHIFT 19
#define GPIO_MMIO_INFO__SVC_DOM_WIDTH_WIDTH 3
#define GPIO_MMIO_INFO__SVC_DOM_WIDTH_RMASK 0x7
#define GPIO_MMIO_INFO__SVC_DOM_WIDTH_MASK  0x380000
#define GPIO_MMIO_INFO__SVC_DOM_WIDTH_FIELD 19,21

#define GPIO_MMIO_INFO__NUM_SVC_DOM_SHIFT 22
#define GPIO_MMIO_INFO__NUM_SVC_DOM_WIDTH 7
#define GPIO_MMIO_INFO__NUM_SVC_DOM_RMASK 0x7f
#define GPIO_MMIO_INFO__NUM_SVC_DOM_MASK  0x1fc00000
#define GPIO_MMIO_INFO__NUM_SVC_DOM_FIELD 22,28

#define GPIO_MMIO_INFO__OFFSET_WIDTH_SHIFT 29
#define GPIO_MMIO_INFO__OFFSET_WIDTH_WIDTH 6
#define GPIO_MMIO_INFO__OFFSET_WIDTH_RMASK 0x3f
#define GPIO_MMIO_INFO__OFFSET_WIDTH_MASK  _64bit(0x7e0000000)
#define GPIO_MMIO_INFO__OFFSET_WIDTH_FIELD 29,34

#define GPIO_MMIO_INFO__REGION_WIDTH_SHIFT 35
#define GPIO_MMIO_INFO__REGION_WIDTH_WIDTH 6
#define GPIO_MMIO_INFO__REGION_WIDTH_RMASK 0x3f
#define GPIO_MMIO_INFO__REGION_WIDTH_MASK  _64bit(0x1f800000000)
#define GPIO_MMIO_INFO__REGION_WIDTH_FIELD 35,40


// MMIO Service Domain Configuration.
// Initialization control for the MMIO service domain table
#define GPIO_MMIO_INIT_CTL 0x0200

#define GPIO_MMIO_INIT_CTL__IDX_SHIFT 0
#define GPIO_MMIO_INIT_CTL__IDX_WIDTH 4
#define GPIO_MMIO_INIT_CTL__IDX_RMASK 0xf
#define GPIO_MMIO_INIT_CTL__IDX_MASK  0xf
#define GPIO_MMIO_INIT_CTL__IDX_FIELD 0,3


// MMIO service domain table data.
// Read/Write data for the service domain table.  Each time this register is
// read or written, MMIO_INIT_CTL.IDX is incremented.
#define GPIO_MMIO_INIT_DAT 0x0208

#define GPIO_MMIO_INIT_DAT__DAT_SHIFT 0
#define GPIO_MMIO_INIT_DAT__DAT_WIDTH 64
#define GPIO_MMIO_INIT_DAT__DAT_RMASK _64bit(0xffffffffffffffff)
#define GPIO_MMIO_INIT_DAT__DAT_MASK  _64bit(0xffffffffffffffff)
#define GPIO_MMIO_INIT_DAT__DAT_FIELD 0,63


// MMIO service domain table data - low word.
// Read/Write data for the service domain table.  Each time this register is
// read or written, MMIO_INIT_CTL.IDX is incremented.  Each entry consists of
// two words, addressed by MMIO_INIT_CTL.IDX[0].  Each bit in an entry
// corresponds to a service or set of services.  A set bit allows access to
// that service for MMIO accesses that address this service domain table
// entry.
#define GPIO_MMIO_INIT_DAT_0 0x0208

#define GPIO_MMIO_INIT_DAT_0__PIN_ENABLE_SHIFT 0
#define GPIO_MMIO_INIT_DAT_0__PIN_ENABLE_WIDTH 64
#define GPIO_MMIO_INIT_DAT_0__PIN_ENABLE_RMASK _64bit(0xffffffffffffffff)
#define GPIO_MMIO_INIT_DAT_0__PIN_ENABLE_MASK  _64bit(0xffffffffffffffff)
#define GPIO_MMIO_INIT_DAT_0__PIN_ENABLE_FIELD 0,63


// MMIO service domain table data - high word.
// Read/Write data for the service domain table.  Each time this register is
// read or written, MMIO_INIT_CTL.IDX is incremented.  Each entry consists of
// two words, addressed by MMIO_INIT_CTL.IDX[0].  Each bit in an entry
// corresponds to a service or set of services.  A set bit allows access to
// that service for MMIO accesses that address this service domain table
// entry.
#define GPIO_MMIO_INIT_DAT_1 0x0208

#define GPIO_MMIO_INIT_DAT_1__CFG_PROT_LEVEL_SHIFT 0
#define GPIO_MMIO_INIT_DAT_1__CFG_PROT_LEVEL_WIDTH 3
#define GPIO_MMIO_INIT_DAT_1__CFG_PROT_LEVEL_RMASK 0x7
#define GPIO_MMIO_INIT_DAT_1__CFG_PROT_LEVEL_MASK  0x7
#define GPIO_MMIO_INIT_DAT_1__CFG_PROT_LEVEL_FIELD 0,2


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL__FIRST_WORD 0x0700
#define GPIO_PAD_CONTROL__LAST_WORD 0x08f8

#define GPIO_PAD_CONTROL__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL__SUS_SHIFT 3
#define GPIO_PAD_CONTROL__SUS_WIDTH 1
#define GPIO_PAD_CONTROL__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL__SUS_MASK  0x8
#define GPIO_PAD_CONTROL__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL__SL_SHIFT 4
#define GPIO_PAD_CONTROL__SL_WIDTH 2
#define GPIO_PAD_CONTROL__SL_RMASK 0x3
#define GPIO_PAD_CONTROL__SL_MASK  0x30
#define GPIO_PAD_CONTROL__SL_FIELD 4,5

#define GPIO_PAD_CONTROL__PU_SHIFT 6
#define GPIO_PAD_CONTROL__PU_WIDTH 1
#define GPIO_PAD_CONTROL__PU_RMASK 0x1
#define GPIO_PAD_CONTROL__PU_MASK  0x40
#define GPIO_PAD_CONTROL__PU_FIELD 6,6

#define GPIO_PAD_CONTROL__PD_SHIFT 7
#define GPIO_PAD_CONTROL__PD_WIDTH 1
#define GPIO_PAD_CONTROL__PD_RMASK 0x1
#define GPIO_PAD_CONTROL__PD_MASK  0x80
#define GPIO_PAD_CONTROL__PD_FIELD 7,7

#define GPIO_PAD_CONTROL__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_1__FIRST_WORD 0x0708
#define GPIO_PAD_CONTROL_1__LAST_WORD 0x0900

#define GPIO_PAD_CONTROL_1__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_1__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_1__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_1__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_1__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_1__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_1__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_1__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_1__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_1__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_1__SL_SHIFT 4
#define GPIO_PAD_CONTROL_1__SL_WIDTH 2
#define GPIO_PAD_CONTROL_1__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_1__SL_MASK  0x30
#define GPIO_PAD_CONTROL_1__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_1__PU_SHIFT 6
#define GPIO_PAD_CONTROL_1__PU_WIDTH 1
#define GPIO_PAD_CONTROL_1__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_1__PU_MASK  0x40
#define GPIO_PAD_CONTROL_1__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_1__PD_SHIFT 7
#define GPIO_PAD_CONTROL_1__PD_WIDTH 1
#define GPIO_PAD_CONTROL_1__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_1__PD_MASK  0x80
#define GPIO_PAD_CONTROL_1__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_1__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_1__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_1__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_1__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_1__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_10__FIRST_WORD 0x0750
#define GPIO_PAD_CONTROL_10__LAST_WORD 0x0948

#define GPIO_PAD_CONTROL_10__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_10__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_10__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_10__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_10__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_10__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_10__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_10__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_10__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_10__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_10__SL_SHIFT 4
#define GPIO_PAD_CONTROL_10__SL_WIDTH 2
#define GPIO_PAD_CONTROL_10__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_10__SL_MASK  0x30
#define GPIO_PAD_CONTROL_10__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_10__PU_SHIFT 6
#define GPIO_PAD_CONTROL_10__PU_WIDTH 1
#define GPIO_PAD_CONTROL_10__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_10__PU_MASK  0x40
#define GPIO_PAD_CONTROL_10__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_10__PD_SHIFT 7
#define GPIO_PAD_CONTROL_10__PD_WIDTH 1
#define GPIO_PAD_CONTROL_10__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_10__PD_MASK  0x80
#define GPIO_PAD_CONTROL_10__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_10__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_10__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_10__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_10__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_10__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_11__FIRST_WORD 0x0758
#define GPIO_PAD_CONTROL_11__LAST_WORD 0x0950

#define GPIO_PAD_CONTROL_11__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_11__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_11__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_11__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_11__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_11__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_11__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_11__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_11__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_11__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_11__SL_SHIFT 4
#define GPIO_PAD_CONTROL_11__SL_WIDTH 2
#define GPIO_PAD_CONTROL_11__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_11__SL_MASK  0x30
#define GPIO_PAD_CONTROL_11__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_11__PU_SHIFT 6
#define GPIO_PAD_CONTROL_11__PU_WIDTH 1
#define GPIO_PAD_CONTROL_11__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_11__PU_MASK  0x40
#define GPIO_PAD_CONTROL_11__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_11__PD_SHIFT 7
#define GPIO_PAD_CONTROL_11__PD_WIDTH 1
#define GPIO_PAD_CONTROL_11__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_11__PD_MASK  0x80
#define GPIO_PAD_CONTROL_11__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_11__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_11__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_11__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_11__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_11__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_12__FIRST_WORD 0x0760
#define GPIO_PAD_CONTROL_12__LAST_WORD 0x0958

#define GPIO_PAD_CONTROL_12__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_12__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_12__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_12__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_12__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_12__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_12__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_12__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_12__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_12__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_12__SL_SHIFT 4
#define GPIO_PAD_CONTROL_12__SL_WIDTH 2
#define GPIO_PAD_CONTROL_12__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_12__SL_MASK  0x30
#define GPIO_PAD_CONTROL_12__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_12__PU_SHIFT 6
#define GPIO_PAD_CONTROL_12__PU_WIDTH 1
#define GPIO_PAD_CONTROL_12__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_12__PU_MASK  0x40
#define GPIO_PAD_CONTROL_12__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_12__PD_SHIFT 7
#define GPIO_PAD_CONTROL_12__PD_WIDTH 1
#define GPIO_PAD_CONTROL_12__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_12__PD_MASK  0x80
#define GPIO_PAD_CONTROL_12__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_12__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_12__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_12__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_12__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_12__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_13__FIRST_WORD 0x0768
#define GPIO_PAD_CONTROL_13__LAST_WORD 0x0960

#define GPIO_PAD_CONTROL_13__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_13__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_13__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_13__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_13__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_13__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_13__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_13__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_13__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_13__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_13__SL_SHIFT 4
#define GPIO_PAD_CONTROL_13__SL_WIDTH 2
#define GPIO_PAD_CONTROL_13__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_13__SL_MASK  0x30
#define GPIO_PAD_CONTROL_13__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_13__PU_SHIFT 6
#define GPIO_PAD_CONTROL_13__PU_WIDTH 1
#define GPIO_PAD_CONTROL_13__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_13__PU_MASK  0x40
#define GPIO_PAD_CONTROL_13__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_13__PD_SHIFT 7
#define GPIO_PAD_CONTROL_13__PD_WIDTH 1
#define GPIO_PAD_CONTROL_13__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_13__PD_MASK  0x80
#define GPIO_PAD_CONTROL_13__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_13__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_13__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_13__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_13__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_13__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_14__FIRST_WORD 0x0770
#define GPIO_PAD_CONTROL_14__LAST_WORD 0x0968

#define GPIO_PAD_CONTROL_14__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_14__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_14__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_14__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_14__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_14__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_14__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_14__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_14__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_14__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_14__SL_SHIFT 4
#define GPIO_PAD_CONTROL_14__SL_WIDTH 2
#define GPIO_PAD_CONTROL_14__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_14__SL_MASK  0x30
#define GPIO_PAD_CONTROL_14__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_14__PU_SHIFT 6
#define GPIO_PAD_CONTROL_14__PU_WIDTH 1
#define GPIO_PAD_CONTROL_14__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_14__PU_MASK  0x40
#define GPIO_PAD_CONTROL_14__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_14__PD_SHIFT 7
#define GPIO_PAD_CONTROL_14__PD_WIDTH 1
#define GPIO_PAD_CONTROL_14__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_14__PD_MASK  0x80
#define GPIO_PAD_CONTROL_14__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_14__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_14__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_14__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_14__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_14__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_15__FIRST_WORD 0x0778
#define GPIO_PAD_CONTROL_15__LAST_WORD 0x0970

#define GPIO_PAD_CONTROL_15__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_15__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_15__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_15__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_15__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_15__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_15__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_15__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_15__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_15__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_15__SL_SHIFT 4
#define GPIO_PAD_CONTROL_15__SL_WIDTH 2
#define GPIO_PAD_CONTROL_15__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_15__SL_MASK  0x30
#define GPIO_PAD_CONTROL_15__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_15__PU_SHIFT 6
#define GPIO_PAD_CONTROL_15__PU_WIDTH 1
#define GPIO_PAD_CONTROL_15__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_15__PU_MASK  0x40
#define GPIO_PAD_CONTROL_15__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_15__PD_SHIFT 7
#define GPIO_PAD_CONTROL_15__PD_WIDTH 1
#define GPIO_PAD_CONTROL_15__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_15__PD_MASK  0x80
#define GPIO_PAD_CONTROL_15__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_15__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_15__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_15__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_15__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_15__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_16__FIRST_WORD 0x0780
#define GPIO_PAD_CONTROL_16__LAST_WORD 0x0978

#define GPIO_PAD_CONTROL_16__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_16__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_16__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_16__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_16__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_16__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_16__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_16__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_16__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_16__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_16__SL_SHIFT 4
#define GPIO_PAD_CONTROL_16__SL_WIDTH 2
#define GPIO_PAD_CONTROL_16__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_16__SL_MASK  0x30
#define GPIO_PAD_CONTROL_16__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_16__PU_SHIFT 6
#define GPIO_PAD_CONTROL_16__PU_WIDTH 1
#define GPIO_PAD_CONTROL_16__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_16__PU_MASK  0x40
#define GPIO_PAD_CONTROL_16__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_16__PD_SHIFT 7
#define GPIO_PAD_CONTROL_16__PD_WIDTH 1
#define GPIO_PAD_CONTROL_16__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_16__PD_MASK  0x80
#define GPIO_PAD_CONTROL_16__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_16__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_16__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_16__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_16__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_16__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_17__FIRST_WORD 0x0788
#define GPIO_PAD_CONTROL_17__LAST_WORD 0x0980

#define GPIO_PAD_CONTROL_17__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_17__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_17__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_17__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_17__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_17__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_17__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_17__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_17__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_17__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_17__SL_SHIFT 4
#define GPIO_PAD_CONTROL_17__SL_WIDTH 2
#define GPIO_PAD_CONTROL_17__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_17__SL_MASK  0x30
#define GPIO_PAD_CONTROL_17__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_17__PU_SHIFT 6
#define GPIO_PAD_CONTROL_17__PU_WIDTH 1
#define GPIO_PAD_CONTROL_17__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_17__PU_MASK  0x40
#define GPIO_PAD_CONTROL_17__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_17__PD_SHIFT 7
#define GPIO_PAD_CONTROL_17__PD_WIDTH 1
#define GPIO_PAD_CONTROL_17__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_17__PD_MASK  0x80
#define GPIO_PAD_CONTROL_17__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_17__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_17__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_17__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_17__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_17__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_18__FIRST_WORD 0x0790
#define GPIO_PAD_CONTROL_18__LAST_WORD 0x0988

#define GPIO_PAD_CONTROL_18__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_18__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_18__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_18__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_18__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_18__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_18__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_18__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_18__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_18__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_18__SL_SHIFT 4
#define GPIO_PAD_CONTROL_18__SL_WIDTH 2
#define GPIO_PAD_CONTROL_18__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_18__SL_MASK  0x30
#define GPIO_PAD_CONTROL_18__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_18__PU_SHIFT 6
#define GPIO_PAD_CONTROL_18__PU_WIDTH 1
#define GPIO_PAD_CONTROL_18__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_18__PU_MASK  0x40
#define GPIO_PAD_CONTROL_18__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_18__PD_SHIFT 7
#define GPIO_PAD_CONTROL_18__PD_WIDTH 1
#define GPIO_PAD_CONTROL_18__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_18__PD_MASK  0x80
#define GPIO_PAD_CONTROL_18__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_18__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_18__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_18__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_18__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_18__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_19__FIRST_WORD 0x0798
#define GPIO_PAD_CONTROL_19__LAST_WORD 0x0990

#define GPIO_PAD_CONTROL_19__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_19__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_19__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_19__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_19__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_19__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_19__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_19__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_19__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_19__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_19__SL_SHIFT 4
#define GPIO_PAD_CONTROL_19__SL_WIDTH 2
#define GPIO_PAD_CONTROL_19__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_19__SL_MASK  0x30
#define GPIO_PAD_CONTROL_19__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_19__PU_SHIFT 6
#define GPIO_PAD_CONTROL_19__PU_WIDTH 1
#define GPIO_PAD_CONTROL_19__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_19__PU_MASK  0x40
#define GPIO_PAD_CONTROL_19__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_19__PD_SHIFT 7
#define GPIO_PAD_CONTROL_19__PD_WIDTH 1
#define GPIO_PAD_CONTROL_19__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_19__PD_MASK  0x80
#define GPIO_PAD_CONTROL_19__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_19__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_19__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_19__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_19__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_19__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_2__FIRST_WORD 0x0710
#define GPIO_PAD_CONTROL_2__LAST_WORD 0x0908

#define GPIO_PAD_CONTROL_2__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_2__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_2__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_2__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_2__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_2__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_2__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_2__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_2__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_2__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_2__SL_SHIFT 4
#define GPIO_PAD_CONTROL_2__SL_WIDTH 2
#define GPIO_PAD_CONTROL_2__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_2__SL_MASK  0x30
#define GPIO_PAD_CONTROL_2__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_2__PU_SHIFT 6
#define GPIO_PAD_CONTROL_2__PU_WIDTH 1
#define GPIO_PAD_CONTROL_2__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_2__PU_MASK  0x40
#define GPIO_PAD_CONTROL_2__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_2__PD_SHIFT 7
#define GPIO_PAD_CONTROL_2__PD_WIDTH 1
#define GPIO_PAD_CONTROL_2__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_2__PD_MASK  0x80
#define GPIO_PAD_CONTROL_2__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_2__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_2__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_2__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_2__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_2__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_20__FIRST_WORD 0x07a0
#define GPIO_PAD_CONTROL_20__LAST_WORD 0x0998

#define GPIO_PAD_CONTROL_20__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_20__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_20__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_20__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_20__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_20__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_20__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_20__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_20__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_20__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_20__SL_SHIFT 4
#define GPIO_PAD_CONTROL_20__SL_WIDTH 2
#define GPIO_PAD_CONTROL_20__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_20__SL_MASK  0x30
#define GPIO_PAD_CONTROL_20__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_20__PU_SHIFT 6
#define GPIO_PAD_CONTROL_20__PU_WIDTH 1
#define GPIO_PAD_CONTROL_20__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_20__PU_MASK  0x40
#define GPIO_PAD_CONTROL_20__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_20__PD_SHIFT 7
#define GPIO_PAD_CONTROL_20__PD_WIDTH 1
#define GPIO_PAD_CONTROL_20__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_20__PD_MASK  0x80
#define GPIO_PAD_CONTROL_20__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_20__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_20__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_20__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_20__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_20__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_21__FIRST_WORD 0x07a8
#define GPIO_PAD_CONTROL_21__LAST_WORD 0x09a0

#define GPIO_PAD_CONTROL_21__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_21__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_21__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_21__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_21__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_21__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_21__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_21__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_21__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_21__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_21__SL_SHIFT 4
#define GPIO_PAD_CONTROL_21__SL_WIDTH 2
#define GPIO_PAD_CONTROL_21__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_21__SL_MASK  0x30
#define GPIO_PAD_CONTROL_21__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_21__PU_SHIFT 6
#define GPIO_PAD_CONTROL_21__PU_WIDTH 1
#define GPIO_PAD_CONTROL_21__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_21__PU_MASK  0x40
#define GPIO_PAD_CONTROL_21__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_21__PD_SHIFT 7
#define GPIO_PAD_CONTROL_21__PD_WIDTH 1
#define GPIO_PAD_CONTROL_21__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_21__PD_MASK  0x80
#define GPIO_PAD_CONTROL_21__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_21__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_21__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_21__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_21__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_21__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_22__FIRST_WORD 0x07b0
#define GPIO_PAD_CONTROL_22__LAST_WORD 0x09a8

#define GPIO_PAD_CONTROL_22__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_22__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_22__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_22__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_22__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_22__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_22__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_22__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_22__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_22__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_22__SL_SHIFT 4
#define GPIO_PAD_CONTROL_22__SL_WIDTH 2
#define GPIO_PAD_CONTROL_22__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_22__SL_MASK  0x30
#define GPIO_PAD_CONTROL_22__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_22__PU_SHIFT 6
#define GPIO_PAD_CONTROL_22__PU_WIDTH 1
#define GPIO_PAD_CONTROL_22__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_22__PU_MASK  0x40
#define GPIO_PAD_CONTROL_22__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_22__PD_SHIFT 7
#define GPIO_PAD_CONTROL_22__PD_WIDTH 1
#define GPIO_PAD_CONTROL_22__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_22__PD_MASK  0x80
#define GPIO_PAD_CONTROL_22__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_22__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_22__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_22__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_22__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_22__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_23__FIRST_WORD 0x07b8
#define GPIO_PAD_CONTROL_23__LAST_WORD 0x09b0

#define GPIO_PAD_CONTROL_23__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_23__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_23__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_23__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_23__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_23__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_23__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_23__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_23__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_23__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_23__SL_SHIFT 4
#define GPIO_PAD_CONTROL_23__SL_WIDTH 2
#define GPIO_PAD_CONTROL_23__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_23__SL_MASK  0x30
#define GPIO_PAD_CONTROL_23__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_23__PU_SHIFT 6
#define GPIO_PAD_CONTROL_23__PU_WIDTH 1
#define GPIO_PAD_CONTROL_23__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_23__PU_MASK  0x40
#define GPIO_PAD_CONTROL_23__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_23__PD_SHIFT 7
#define GPIO_PAD_CONTROL_23__PD_WIDTH 1
#define GPIO_PAD_CONTROL_23__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_23__PD_MASK  0x80
#define GPIO_PAD_CONTROL_23__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_23__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_23__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_23__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_23__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_23__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_24__FIRST_WORD 0x07c0
#define GPIO_PAD_CONTROL_24__LAST_WORD 0x09b8

#define GPIO_PAD_CONTROL_24__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_24__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_24__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_24__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_24__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_24__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_24__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_24__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_24__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_24__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_24__SL_SHIFT 4
#define GPIO_PAD_CONTROL_24__SL_WIDTH 2
#define GPIO_PAD_CONTROL_24__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_24__SL_MASK  0x30
#define GPIO_PAD_CONTROL_24__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_24__PU_SHIFT 6
#define GPIO_PAD_CONTROL_24__PU_WIDTH 1
#define GPIO_PAD_CONTROL_24__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_24__PU_MASK  0x40
#define GPIO_PAD_CONTROL_24__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_24__PD_SHIFT 7
#define GPIO_PAD_CONTROL_24__PD_WIDTH 1
#define GPIO_PAD_CONTROL_24__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_24__PD_MASK  0x80
#define GPIO_PAD_CONTROL_24__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_24__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_24__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_24__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_24__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_24__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_25__FIRST_WORD 0x07c8
#define GPIO_PAD_CONTROL_25__LAST_WORD 0x09c0

#define GPIO_PAD_CONTROL_25__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_25__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_25__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_25__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_25__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_25__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_25__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_25__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_25__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_25__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_25__SL_SHIFT 4
#define GPIO_PAD_CONTROL_25__SL_WIDTH 2
#define GPIO_PAD_CONTROL_25__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_25__SL_MASK  0x30
#define GPIO_PAD_CONTROL_25__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_25__PU_SHIFT 6
#define GPIO_PAD_CONTROL_25__PU_WIDTH 1
#define GPIO_PAD_CONTROL_25__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_25__PU_MASK  0x40
#define GPIO_PAD_CONTROL_25__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_25__PD_SHIFT 7
#define GPIO_PAD_CONTROL_25__PD_WIDTH 1
#define GPIO_PAD_CONTROL_25__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_25__PD_MASK  0x80
#define GPIO_PAD_CONTROL_25__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_25__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_25__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_25__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_25__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_25__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_26__FIRST_WORD 0x07d0
#define GPIO_PAD_CONTROL_26__LAST_WORD 0x09c8

#define GPIO_PAD_CONTROL_26__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_26__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_26__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_26__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_26__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_26__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_26__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_26__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_26__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_26__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_26__SL_SHIFT 4
#define GPIO_PAD_CONTROL_26__SL_WIDTH 2
#define GPIO_PAD_CONTROL_26__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_26__SL_MASK  0x30
#define GPIO_PAD_CONTROL_26__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_26__PU_SHIFT 6
#define GPIO_PAD_CONTROL_26__PU_WIDTH 1
#define GPIO_PAD_CONTROL_26__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_26__PU_MASK  0x40
#define GPIO_PAD_CONTROL_26__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_26__PD_SHIFT 7
#define GPIO_PAD_CONTROL_26__PD_WIDTH 1
#define GPIO_PAD_CONTROL_26__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_26__PD_MASK  0x80
#define GPIO_PAD_CONTROL_26__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_26__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_26__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_26__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_26__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_26__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_27__FIRST_WORD 0x07d8
#define GPIO_PAD_CONTROL_27__LAST_WORD 0x09d0

#define GPIO_PAD_CONTROL_27__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_27__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_27__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_27__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_27__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_27__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_27__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_27__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_27__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_27__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_27__SL_SHIFT 4
#define GPIO_PAD_CONTROL_27__SL_WIDTH 2
#define GPIO_PAD_CONTROL_27__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_27__SL_MASK  0x30
#define GPIO_PAD_CONTROL_27__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_27__PU_SHIFT 6
#define GPIO_PAD_CONTROL_27__PU_WIDTH 1
#define GPIO_PAD_CONTROL_27__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_27__PU_MASK  0x40
#define GPIO_PAD_CONTROL_27__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_27__PD_SHIFT 7
#define GPIO_PAD_CONTROL_27__PD_WIDTH 1
#define GPIO_PAD_CONTROL_27__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_27__PD_MASK  0x80
#define GPIO_PAD_CONTROL_27__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_27__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_27__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_27__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_27__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_27__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_28__FIRST_WORD 0x07e0
#define GPIO_PAD_CONTROL_28__LAST_WORD 0x09d8

#define GPIO_PAD_CONTROL_28__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_28__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_28__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_28__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_28__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_28__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_28__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_28__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_28__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_28__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_28__SL_SHIFT 4
#define GPIO_PAD_CONTROL_28__SL_WIDTH 2
#define GPIO_PAD_CONTROL_28__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_28__SL_MASK  0x30
#define GPIO_PAD_CONTROL_28__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_28__PU_SHIFT 6
#define GPIO_PAD_CONTROL_28__PU_WIDTH 1
#define GPIO_PAD_CONTROL_28__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_28__PU_MASK  0x40
#define GPIO_PAD_CONTROL_28__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_28__PD_SHIFT 7
#define GPIO_PAD_CONTROL_28__PD_WIDTH 1
#define GPIO_PAD_CONTROL_28__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_28__PD_MASK  0x80
#define GPIO_PAD_CONTROL_28__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_28__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_28__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_28__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_28__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_28__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_29__FIRST_WORD 0x07e8
#define GPIO_PAD_CONTROL_29__LAST_WORD 0x09e0

#define GPIO_PAD_CONTROL_29__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_29__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_29__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_29__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_29__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_29__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_29__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_29__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_29__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_29__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_29__SL_SHIFT 4
#define GPIO_PAD_CONTROL_29__SL_WIDTH 2
#define GPIO_PAD_CONTROL_29__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_29__SL_MASK  0x30
#define GPIO_PAD_CONTROL_29__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_29__PU_SHIFT 6
#define GPIO_PAD_CONTROL_29__PU_WIDTH 1
#define GPIO_PAD_CONTROL_29__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_29__PU_MASK  0x40
#define GPIO_PAD_CONTROL_29__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_29__PD_SHIFT 7
#define GPIO_PAD_CONTROL_29__PD_WIDTH 1
#define GPIO_PAD_CONTROL_29__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_29__PD_MASK  0x80
#define GPIO_PAD_CONTROL_29__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_29__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_29__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_29__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_29__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_29__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_3__FIRST_WORD 0x0718
#define GPIO_PAD_CONTROL_3__LAST_WORD 0x0910

#define GPIO_PAD_CONTROL_3__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_3__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_3__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_3__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_3__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_3__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_3__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_3__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_3__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_3__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_3__SL_SHIFT 4
#define GPIO_PAD_CONTROL_3__SL_WIDTH 2
#define GPIO_PAD_CONTROL_3__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_3__SL_MASK  0x30
#define GPIO_PAD_CONTROL_3__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_3__PU_SHIFT 6
#define GPIO_PAD_CONTROL_3__PU_WIDTH 1
#define GPIO_PAD_CONTROL_3__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_3__PU_MASK  0x40
#define GPIO_PAD_CONTROL_3__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_3__PD_SHIFT 7
#define GPIO_PAD_CONTROL_3__PD_WIDTH 1
#define GPIO_PAD_CONTROL_3__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_3__PD_MASK  0x80
#define GPIO_PAD_CONTROL_3__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_3__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_3__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_3__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_3__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_3__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_30__FIRST_WORD 0x07f0
#define GPIO_PAD_CONTROL_30__LAST_WORD 0x09e8

#define GPIO_PAD_CONTROL_30__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_30__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_30__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_30__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_30__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_30__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_30__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_30__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_30__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_30__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_30__SL_SHIFT 4
#define GPIO_PAD_CONTROL_30__SL_WIDTH 2
#define GPIO_PAD_CONTROL_30__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_30__SL_MASK  0x30
#define GPIO_PAD_CONTROL_30__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_30__PU_SHIFT 6
#define GPIO_PAD_CONTROL_30__PU_WIDTH 1
#define GPIO_PAD_CONTROL_30__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_30__PU_MASK  0x40
#define GPIO_PAD_CONTROL_30__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_30__PD_SHIFT 7
#define GPIO_PAD_CONTROL_30__PD_WIDTH 1
#define GPIO_PAD_CONTROL_30__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_30__PD_MASK  0x80
#define GPIO_PAD_CONTROL_30__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_30__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_30__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_30__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_30__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_30__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_31__FIRST_WORD 0x07f8
#define GPIO_PAD_CONTROL_31__LAST_WORD 0x09f0

#define GPIO_PAD_CONTROL_31__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_31__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_31__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_31__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_31__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_31__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_31__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_31__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_31__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_31__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_31__SL_SHIFT 4
#define GPIO_PAD_CONTROL_31__SL_WIDTH 2
#define GPIO_PAD_CONTROL_31__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_31__SL_MASK  0x30
#define GPIO_PAD_CONTROL_31__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_31__PU_SHIFT 6
#define GPIO_PAD_CONTROL_31__PU_WIDTH 1
#define GPIO_PAD_CONTROL_31__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_31__PU_MASK  0x40
#define GPIO_PAD_CONTROL_31__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_31__PD_SHIFT 7
#define GPIO_PAD_CONTROL_31__PD_WIDTH 1
#define GPIO_PAD_CONTROL_31__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_31__PD_MASK  0x80
#define GPIO_PAD_CONTROL_31__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_31__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_31__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_31__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_31__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_31__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_32__FIRST_WORD 0x0800
#define GPIO_PAD_CONTROL_32__LAST_WORD 0x09f8

#define GPIO_PAD_CONTROL_32__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_32__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_32__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_32__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_32__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_32__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_32__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_32__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_32__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_32__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_32__SL_SHIFT 4
#define GPIO_PAD_CONTROL_32__SL_WIDTH 2
#define GPIO_PAD_CONTROL_32__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_32__SL_MASK  0x30
#define GPIO_PAD_CONTROL_32__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_32__PU_SHIFT 6
#define GPIO_PAD_CONTROL_32__PU_WIDTH 1
#define GPIO_PAD_CONTROL_32__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_32__PU_MASK  0x40
#define GPIO_PAD_CONTROL_32__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_32__PD_SHIFT 7
#define GPIO_PAD_CONTROL_32__PD_WIDTH 1
#define GPIO_PAD_CONTROL_32__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_32__PD_MASK  0x80
#define GPIO_PAD_CONTROL_32__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_32__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_32__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_32__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_32__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_32__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_33__FIRST_WORD 0x0808
#define GPIO_PAD_CONTROL_33__LAST_WORD 0x0a00

#define GPIO_PAD_CONTROL_33__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_33__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_33__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_33__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_33__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_33__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_33__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_33__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_33__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_33__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_33__SL_SHIFT 4
#define GPIO_PAD_CONTROL_33__SL_WIDTH 2
#define GPIO_PAD_CONTROL_33__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_33__SL_MASK  0x30
#define GPIO_PAD_CONTROL_33__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_33__PU_SHIFT 6
#define GPIO_PAD_CONTROL_33__PU_WIDTH 1
#define GPIO_PAD_CONTROL_33__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_33__PU_MASK  0x40
#define GPIO_PAD_CONTROL_33__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_33__PD_SHIFT 7
#define GPIO_PAD_CONTROL_33__PD_WIDTH 1
#define GPIO_PAD_CONTROL_33__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_33__PD_MASK  0x80
#define GPIO_PAD_CONTROL_33__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_33__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_33__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_33__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_33__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_33__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_34__FIRST_WORD 0x0810
#define GPIO_PAD_CONTROL_34__LAST_WORD 0x0a08

#define GPIO_PAD_CONTROL_34__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_34__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_34__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_34__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_34__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_34__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_34__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_34__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_34__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_34__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_34__SL_SHIFT 4
#define GPIO_PAD_CONTROL_34__SL_WIDTH 2
#define GPIO_PAD_CONTROL_34__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_34__SL_MASK  0x30
#define GPIO_PAD_CONTROL_34__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_34__PU_SHIFT 6
#define GPIO_PAD_CONTROL_34__PU_WIDTH 1
#define GPIO_PAD_CONTROL_34__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_34__PU_MASK  0x40
#define GPIO_PAD_CONTROL_34__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_34__PD_SHIFT 7
#define GPIO_PAD_CONTROL_34__PD_WIDTH 1
#define GPIO_PAD_CONTROL_34__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_34__PD_MASK  0x80
#define GPIO_PAD_CONTROL_34__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_34__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_34__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_34__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_34__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_34__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_35__FIRST_WORD 0x0818
#define GPIO_PAD_CONTROL_35__LAST_WORD 0x0a10

#define GPIO_PAD_CONTROL_35__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_35__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_35__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_35__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_35__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_35__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_35__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_35__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_35__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_35__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_35__SL_SHIFT 4
#define GPIO_PAD_CONTROL_35__SL_WIDTH 2
#define GPIO_PAD_CONTROL_35__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_35__SL_MASK  0x30
#define GPIO_PAD_CONTROL_35__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_35__PU_SHIFT 6
#define GPIO_PAD_CONTROL_35__PU_WIDTH 1
#define GPIO_PAD_CONTROL_35__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_35__PU_MASK  0x40
#define GPIO_PAD_CONTROL_35__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_35__PD_SHIFT 7
#define GPIO_PAD_CONTROL_35__PD_WIDTH 1
#define GPIO_PAD_CONTROL_35__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_35__PD_MASK  0x80
#define GPIO_PAD_CONTROL_35__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_35__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_35__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_35__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_35__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_35__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_36__FIRST_WORD 0x0820
#define GPIO_PAD_CONTROL_36__LAST_WORD 0x0a18

#define GPIO_PAD_CONTROL_36__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_36__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_36__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_36__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_36__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_36__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_36__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_36__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_36__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_36__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_36__SL_SHIFT 4
#define GPIO_PAD_CONTROL_36__SL_WIDTH 2
#define GPIO_PAD_CONTROL_36__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_36__SL_MASK  0x30
#define GPIO_PAD_CONTROL_36__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_36__PU_SHIFT 6
#define GPIO_PAD_CONTROL_36__PU_WIDTH 1
#define GPIO_PAD_CONTROL_36__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_36__PU_MASK  0x40
#define GPIO_PAD_CONTROL_36__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_36__PD_SHIFT 7
#define GPIO_PAD_CONTROL_36__PD_WIDTH 1
#define GPIO_PAD_CONTROL_36__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_36__PD_MASK  0x80
#define GPIO_PAD_CONTROL_36__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_36__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_36__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_36__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_36__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_36__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_37__FIRST_WORD 0x0828
#define GPIO_PAD_CONTROL_37__LAST_WORD 0x0a20

#define GPIO_PAD_CONTROL_37__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_37__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_37__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_37__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_37__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_37__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_37__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_37__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_37__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_37__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_37__SL_SHIFT 4
#define GPIO_PAD_CONTROL_37__SL_WIDTH 2
#define GPIO_PAD_CONTROL_37__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_37__SL_MASK  0x30
#define GPIO_PAD_CONTROL_37__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_37__PU_SHIFT 6
#define GPIO_PAD_CONTROL_37__PU_WIDTH 1
#define GPIO_PAD_CONTROL_37__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_37__PU_MASK  0x40
#define GPIO_PAD_CONTROL_37__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_37__PD_SHIFT 7
#define GPIO_PAD_CONTROL_37__PD_WIDTH 1
#define GPIO_PAD_CONTROL_37__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_37__PD_MASK  0x80
#define GPIO_PAD_CONTROL_37__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_37__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_37__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_37__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_37__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_37__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_38__FIRST_WORD 0x0830
#define GPIO_PAD_CONTROL_38__LAST_WORD 0x0a28

#define GPIO_PAD_CONTROL_38__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_38__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_38__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_38__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_38__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_38__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_38__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_38__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_38__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_38__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_38__SL_SHIFT 4
#define GPIO_PAD_CONTROL_38__SL_WIDTH 2
#define GPIO_PAD_CONTROL_38__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_38__SL_MASK  0x30
#define GPIO_PAD_CONTROL_38__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_38__PU_SHIFT 6
#define GPIO_PAD_CONTROL_38__PU_WIDTH 1
#define GPIO_PAD_CONTROL_38__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_38__PU_MASK  0x40
#define GPIO_PAD_CONTROL_38__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_38__PD_SHIFT 7
#define GPIO_PAD_CONTROL_38__PD_WIDTH 1
#define GPIO_PAD_CONTROL_38__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_38__PD_MASK  0x80
#define GPIO_PAD_CONTROL_38__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_38__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_38__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_38__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_38__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_38__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_39__FIRST_WORD 0x0838
#define GPIO_PAD_CONTROL_39__LAST_WORD 0x0a30

#define GPIO_PAD_CONTROL_39__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_39__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_39__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_39__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_39__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_39__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_39__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_39__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_39__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_39__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_39__SL_SHIFT 4
#define GPIO_PAD_CONTROL_39__SL_WIDTH 2
#define GPIO_PAD_CONTROL_39__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_39__SL_MASK  0x30
#define GPIO_PAD_CONTROL_39__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_39__PU_SHIFT 6
#define GPIO_PAD_CONTROL_39__PU_WIDTH 1
#define GPIO_PAD_CONTROL_39__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_39__PU_MASK  0x40
#define GPIO_PAD_CONTROL_39__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_39__PD_SHIFT 7
#define GPIO_PAD_CONTROL_39__PD_WIDTH 1
#define GPIO_PAD_CONTROL_39__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_39__PD_MASK  0x80
#define GPIO_PAD_CONTROL_39__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_39__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_39__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_39__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_39__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_39__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_4__FIRST_WORD 0x0720
#define GPIO_PAD_CONTROL_4__LAST_WORD 0x0918

#define GPIO_PAD_CONTROL_4__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_4__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_4__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_4__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_4__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_4__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_4__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_4__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_4__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_4__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_4__SL_SHIFT 4
#define GPIO_PAD_CONTROL_4__SL_WIDTH 2
#define GPIO_PAD_CONTROL_4__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_4__SL_MASK  0x30
#define GPIO_PAD_CONTROL_4__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_4__PU_SHIFT 6
#define GPIO_PAD_CONTROL_4__PU_WIDTH 1
#define GPIO_PAD_CONTROL_4__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_4__PU_MASK  0x40
#define GPIO_PAD_CONTROL_4__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_4__PD_SHIFT 7
#define GPIO_PAD_CONTROL_4__PD_WIDTH 1
#define GPIO_PAD_CONTROL_4__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_4__PD_MASK  0x80
#define GPIO_PAD_CONTROL_4__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_4__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_4__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_4__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_4__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_4__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_40__FIRST_WORD 0x0840
#define GPIO_PAD_CONTROL_40__LAST_WORD 0x0a38

#define GPIO_PAD_CONTROL_40__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_40__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_40__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_40__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_40__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_40__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_40__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_40__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_40__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_40__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_40__SL_SHIFT 4
#define GPIO_PAD_CONTROL_40__SL_WIDTH 2
#define GPIO_PAD_CONTROL_40__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_40__SL_MASK  0x30
#define GPIO_PAD_CONTROL_40__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_40__PU_SHIFT 6
#define GPIO_PAD_CONTROL_40__PU_WIDTH 1
#define GPIO_PAD_CONTROL_40__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_40__PU_MASK  0x40
#define GPIO_PAD_CONTROL_40__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_40__PD_SHIFT 7
#define GPIO_PAD_CONTROL_40__PD_WIDTH 1
#define GPIO_PAD_CONTROL_40__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_40__PD_MASK  0x80
#define GPIO_PAD_CONTROL_40__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_40__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_40__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_40__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_40__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_40__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_41__FIRST_WORD 0x0848
#define GPIO_PAD_CONTROL_41__LAST_WORD 0x0a40

#define GPIO_PAD_CONTROL_41__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_41__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_41__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_41__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_41__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_41__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_41__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_41__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_41__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_41__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_41__SL_SHIFT 4
#define GPIO_PAD_CONTROL_41__SL_WIDTH 2
#define GPIO_PAD_CONTROL_41__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_41__SL_MASK  0x30
#define GPIO_PAD_CONTROL_41__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_41__PU_SHIFT 6
#define GPIO_PAD_CONTROL_41__PU_WIDTH 1
#define GPIO_PAD_CONTROL_41__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_41__PU_MASK  0x40
#define GPIO_PAD_CONTROL_41__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_41__PD_SHIFT 7
#define GPIO_PAD_CONTROL_41__PD_WIDTH 1
#define GPIO_PAD_CONTROL_41__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_41__PD_MASK  0x80
#define GPIO_PAD_CONTROL_41__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_41__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_41__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_41__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_41__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_41__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_42__FIRST_WORD 0x0850
#define GPIO_PAD_CONTROL_42__LAST_WORD 0x0a48

#define GPIO_PAD_CONTROL_42__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_42__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_42__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_42__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_42__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_42__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_42__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_42__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_42__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_42__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_42__SL_SHIFT 4
#define GPIO_PAD_CONTROL_42__SL_WIDTH 2
#define GPIO_PAD_CONTROL_42__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_42__SL_MASK  0x30
#define GPIO_PAD_CONTROL_42__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_42__PU_SHIFT 6
#define GPIO_PAD_CONTROL_42__PU_WIDTH 1
#define GPIO_PAD_CONTROL_42__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_42__PU_MASK  0x40
#define GPIO_PAD_CONTROL_42__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_42__PD_SHIFT 7
#define GPIO_PAD_CONTROL_42__PD_WIDTH 1
#define GPIO_PAD_CONTROL_42__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_42__PD_MASK  0x80
#define GPIO_PAD_CONTROL_42__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_42__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_42__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_42__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_42__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_42__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_43__FIRST_WORD 0x0858
#define GPIO_PAD_CONTROL_43__LAST_WORD 0x0a50

#define GPIO_PAD_CONTROL_43__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_43__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_43__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_43__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_43__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_43__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_43__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_43__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_43__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_43__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_43__SL_SHIFT 4
#define GPIO_PAD_CONTROL_43__SL_WIDTH 2
#define GPIO_PAD_CONTROL_43__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_43__SL_MASK  0x30
#define GPIO_PAD_CONTROL_43__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_43__PU_SHIFT 6
#define GPIO_PAD_CONTROL_43__PU_WIDTH 1
#define GPIO_PAD_CONTROL_43__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_43__PU_MASK  0x40
#define GPIO_PAD_CONTROL_43__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_43__PD_SHIFT 7
#define GPIO_PAD_CONTROL_43__PD_WIDTH 1
#define GPIO_PAD_CONTROL_43__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_43__PD_MASK  0x80
#define GPIO_PAD_CONTROL_43__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_43__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_43__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_43__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_43__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_43__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_44__FIRST_WORD 0x0860
#define GPIO_PAD_CONTROL_44__LAST_WORD 0x0a58

#define GPIO_PAD_CONTROL_44__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_44__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_44__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_44__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_44__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_44__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_44__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_44__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_44__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_44__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_44__SL_SHIFT 4
#define GPIO_PAD_CONTROL_44__SL_WIDTH 2
#define GPIO_PAD_CONTROL_44__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_44__SL_MASK  0x30
#define GPIO_PAD_CONTROL_44__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_44__PU_SHIFT 6
#define GPIO_PAD_CONTROL_44__PU_WIDTH 1
#define GPIO_PAD_CONTROL_44__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_44__PU_MASK  0x40
#define GPIO_PAD_CONTROL_44__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_44__PD_SHIFT 7
#define GPIO_PAD_CONTROL_44__PD_WIDTH 1
#define GPIO_PAD_CONTROL_44__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_44__PD_MASK  0x80
#define GPIO_PAD_CONTROL_44__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_44__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_44__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_44__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_44__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_44__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_45__FIRST_WORD 0x0868
#define GPIO_PAD_CONTROL_45__LAST_WORD 0x0a60

#define GPIO_PAD_CONTROL_45__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_45__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_45__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_45__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_45__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_45__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_45__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_45__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_45__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_45__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_45__SL_SHIFT 4
#define GPIO_PAD_CONTROL_45__SL_WIDTH 2
#define GPIO_PAD_CONTROL_45__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_45__SL_MASK  0x30
#define GPIO_PAD_CONTROL_45__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_45__PU_SHIFT 6
#define GPIO_PAD_CONTROL_45__PU_WIDTH 1
#define GPIO_PAD_CONTROL_45__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_45__PU_MASK  0x40
#define GPIO_PAD_CONTROL_45__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_45__PD_SHIFT 7
#define GPIO_PAD_CONTROL_45__PD_WIDTH 1
#define GPIO_PAD_CONTROL_45__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_45__PD_MASK  0x80
#define GPIO_PAD_CONTROL_45__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_45__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_45__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_45__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_45__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_45__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_46__FIRST_WORD 0x0870
#define GPIO_PAD_CONTROL_46__LAST_WORD 0x0a68

#define GPIO_PAD_CONTROL_46__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_46__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_46__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_46__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_46__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_46__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_46__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_46__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_46__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_46__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_46__SL_SHIFT 4
#define GPIO_PAD_CONTROL_46__SL_WIDTH 2
#define GPIO_PAD_CONTROL_46__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_46__SL_MASK  0x30
#define GPIO_PAD_CONTROL_46__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_46__PU_SHIFT 6
#define GPIO_PAD_CONTROL_46__PU_WIDTH 1
#define GPIO_PAD_CONTROL_46__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_46__PU_MASK  0x40
#define GPIO_PAD_CONTROL_46__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_46__PD_SHIFT 7
#define GPIO_PAD_CONTROL_46__PD_WIDTH 1
#define GPIO_PAD_CONTROL_46__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_46__PD_MASK  0x80
#define GPIO_PAD_CONTROL_46__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_46__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_46__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_46__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_46__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_46__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_47__FIRST_WORD 0x0878
#define GPIO_PAD_CONTROL_47__LAST_WORD 0x0a70

#define GPIO_PAD_CONTROL_47__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_47__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_47__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_47__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_47__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_47__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_47__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_47__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_47__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_47__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_47__SL_SHIFT 4
#define GPIO_PAD_CONTROL_47__SL_WIDTH 2
#define GPIO_PAD_CONTROL_47__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_47__SL_MASK  0x30
#define GPIO_PAD_CONTROL_47__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_47__PU_SHIFT 6
#define GPIO_PAD_CONTROL_47__PU_WIDTH 1
#define GPIO_PAD_CONTROL_47__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_47__PU_MASK  0x40
#define GPIO_PAD_CONTROL_47__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_47__PD_SHIFT 7
#define GPIO_PAD_CONTROL_47__PD_WIDTH 1
#define GPIO_PAD_CONTROL_47__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_47__PD_MASK  0x80
#define GPIO_PAD_CONTROL_47__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_47__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_47__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_47__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_47__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_47__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_48__FIRST_WORD 0x0880
#define GPIO_PAD_CONTROL_48__LAST_WORD 0x0a78

#define GPIO_PAD_CONTROL_48__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_48__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_48__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_48__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_48__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_48__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_48__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_48__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_48__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_48__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_48__SL_SHIFT 4
#define GPIO_PAD_CONTROL_48__SL_WIDTH 2
#define GPIO_PAD_CONTROL_48__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_48__SL_MASK  0x30
#define GPIO_PAD_CONTROL_48__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_48__PU_SHIFT 6
#define GPIO_PAD_CONTROL_48__PU_WIDTH 1
#define GPIO_PAD_CONTROL_48__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_48__PU_MASK  0x40
#define GPIO_PAD_CONTROL_48__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_48__PD_SHIFT 7
#define GPIO_PAD_CONTROL_48__PD_WIDTH 1
#define GPIO_PAD_CONTROL_48__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_48__PD_MASK  0x80
#define GPIO_PAD_CONTROL_48__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_48__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_48__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_48__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_48__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_48__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_49__FIRST_WORD 0x0888
#define GPIO_PAD_CONTROL_49__LAST_WORD 0x0a80

#define GPIO_PAD_CONTROL_49__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_49__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_49__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_49__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_49__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_49__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_49__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_49__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_49__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_49__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_49__SL_SHIFT 4
#define GPIO_PAD_CONTROL_49__SL_WIDTH 2
#define GPIO_PAD_CONTROL_49__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_49__SL_MASK  0x30
#define GPIO_PAD_CONTROL_49__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_49__PU_SHIFT 6
#define GPIO_PAD_CONTROL_49__PU_WIDTH 1
#define GPIO_PAD_CONTROL_49__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_49__PU_MASK  0x40
#define GPIO_PAD_CONTROL_49__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_49__PD_SHIFT 7
#define GPIO_PAD_CONTROL_49__PD_WIDTH 1
#define GPIO_PAD_CONTROL_49__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_49__PD_MASK  0x80
#define GPIO_PAD_CONTROL_49__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_49__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_49__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_49__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_49__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_49__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_5__FIRST_WORD 0x0728
#define GPIO_PAD_CONTROL_5__LAST_WORD 0x0920

#define GPIO_PAD_CONTROL_5__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_5__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_5__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_5__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_5__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_5__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_5__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_5__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_5__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_5__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_5__SL_SHIFT 4
#define GPIO_PAD_CONTROL_5__SL_WIDTH 2
#define GPIO_PAD_CONTROL_5__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_5__SL_MASK  0x30
#define GPIO_PAD_CONTROL_5__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_5__PU_SHIFT 6
#define GPIO_PAD_CONTROL_5__PU_WIDTH 1
#define GPIO_PAD_CONTROL_5__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_5__PU_MASK  0x40
#define GPIO_PAD_CONTROL_5__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_5__PD_SHIFT 7
#define GPIO_PAD_CONTROL_5__PD_WIDTH 1
#define GPIO_PAD_CONTROL_5__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_5__PD_MASK  0x80
#define GPIO_PAD_CONTROL_5__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_5__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_5__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_5__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_5__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_5__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_50__FIRST_WORD 0x0890
#define GPIO_PAD_CONTROL_50__LAST_WORD 0x0a88

#define GPIO_PAD_CONTROL_50__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_50__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_50__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_50__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_50__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_50__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_50__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_50__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_50__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_50__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_50__SL_SHIFT 4
#define GPIO_PAD_CONTROL_50__SL_WIDTH 2
#define GPIO_PAD_CONTROL_50__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_50__SL_MASK  0x30
#define GPIO_PAD_CONTROL_50__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_50__PU_SHIFT 6
#define GPIO_PAD_CONTROL_50__PU_WIDTH 1
#define GPIO_PAD_CONTROL_50__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_50__PU_MASK  0x40
#define GPIO_PAD_CONTROL_50__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_50__PD_SHIFT 7
#define GPIO_PAD_CONTROL_50__PD_WIDTH 1
#define GPIO_PAD_CONTROL_50__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_50__PD_MASK  0x80
#define GPIO_PAD_CONTROL_50__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_50__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_50__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_50__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_50__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_50__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_51__FIRST_WORD 0x0898
#define GPIO_PAD_CONTROL_51__LAST_WORD 0x0a90

#define GPIO_PAD_CONTROL_51__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_51__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_51__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_51__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_51__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_51__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_51__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_51__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_51__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_51__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_51__SL_SHIFT 4
#define GPIO_PAD_CONTROL_51__SL_WIDTH 2
#define GPIO_PAD_CONTROL_51__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_51__SL_MASK  0x30
#define GPIO_PAD_CONTROL_51__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_51__PU_SHIFT 6
#define GPIO_PAD_CONTROL_51__PU_WIDTH 1
#define GPIO_PAD_CONTROL_51__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_51__PU_MASK  0x40
#define GPIO_PAD_CONTROL_51__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_51__PD_SHIFT 7
#define GPIO_PAD_CONTROL_51__PD_WIDTH 1
#define GPIO_PAD_CONTROL_51__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_51__PD_MASK  0x80
#define GPIO_PAD_CONTROL_51__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_51__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_51__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_51__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_51__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_51__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_52__FIRST_WORD 0x08a0
#define GPIO_PAD_CONTROL_52__LAST_WORD 0x0a98

#define GPIO_PAD_CONTROL_52__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_52__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_52__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_52__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_52__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_52__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_52__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_52__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_52__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_52__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_52__SL_SHIFT 4
#define GPIO_PAD_CONTROL_52__SL_WIDTH 2
#define GPIO_PAD_CONTROL_52__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_52__SL_MASK  0x30
#define GPIO_PAD_CONTROL_52__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_52__PU_SHIFT 6
#define GPIO_PAD_CONTROL_52__PU_WIDTH 1
#define GPIO_PAD_CONTROL_52__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_52__PU_MASK  0x40
#define GPIO_PAD_CONTROL_52__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_52__PD_SHIFT 7
#define GPIO_PAD_CONTROL_52__PD_WIDTH 1
#define GPIO_PAD_CONTROL_52__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_52__PD_MASK  0x80
#define GPIO_PAD_CONTROL_52__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_52__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_52__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_52__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_52__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_52__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_53__FIRST_WORD 0x08a8
#define GPIO_PAD_CONTROL_53__LAST_WORD 0x0aa0

#define GPIO_PAD_CONTROL_53__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_53__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_53__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_53__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_53__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_53__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_53__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_53__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_53__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_53__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_53__SL_SHIFT 4
#define GPIO_PAD_CONTROL_53__SL_WIDTH 2
#define GPIO_PAD_CONTROL_53__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_53__SL_MASK  0x30
#define GPIO_PAD_CONTROL_53__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_53__PU_SHIFT 6
#define GPIO_PAD_CONTROL_53__PU_WIDTH 1
#define GPIO_PAD_CONTROL_53__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_53__PU_MASK  0x40
#define GPIO_PAD_CONTROL_53__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_53__PD_SHIFT 7
#define GPIO_PAD_CONTROL_53__PD_WIDTH 1
#define GPIO_PAD_CONTROL_53__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_53__PD_MASK  0x80
#define GPIO_PAD_CONTROL_53__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_53__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_53__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_53__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_53__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_53__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_54__FIRST_WORD 0x08b0
#define GPIO_PAD_CONTROL_54__LAST_WORD 0x0aa8

#define GPIO_PAD_CONTROL_54__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_54__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_54__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_54__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_54__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_54__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_54__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_54__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_54__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_54__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_54__SL_SHIFT 4
#define GPIO_PAD_CONTROL_54__SL_WIDTH 2
#define GPIO_PAD_CONTROL_54__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_54__SL_MASK  0x30
#define GPIO_PAD_CONTROL_54__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_54__PU_SHIFT 6
#define GPIO_PAD_CONTROL_54__PU_WIDTH 1
#define GPIO_PAD_CONTROL_54__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_54__PU_MASK  0x40
#define GPIO_PAD_CONTROL_54__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_54__PD_SHIFT 7
#define GPIO_PAD_CONTROL_54__PD_WIDTH 1
#define GPIO_PAD_CONTROL_54__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_54__PD_MASK  0x80
#define GPIO_PAD_CONTROL_54__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_54__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_54__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_54__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_54__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_54__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_55__FIRST_WORD 0x08b8
#define GPIO_PAD_CONTROL_55__LAST_WORD 0x0ab0

#define GPIO_PAD_CONTROL_55__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_55__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_55__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_55__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_55__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_55__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_55__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_55__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_55__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_55__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_55__SL_SHIFT 4
#define GPIO_PAD_CONTROL_55__SL_WIDTH 2
#define GPIO_PAD_CONTROL_55__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_55__SL_MASK  0x30
#define GPIO_PAD_CONTROL_55__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_55__PU_SHIFT 6
#define GPIO_PAD_CONTROL_55__PU_WIDTH 1
#define GPIO_PAD_CONTROL_55__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_55__PU_MASK  0x40
#define GPIO_PAD_CONTROL_55__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_55__PD_SHIFT 7
#define GPIO_PAD_CONTROL_55__PD_WIDTH 1
#define GPIO_PAD_CONTROL_55__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_55__PD_MASK  0x80
#define GPIO_PAD_CONTROL_55__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_55__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_55__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_55__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_55__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_55__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_56__FIRST_WORD 0x08c0
#define GPIO_PAD_CONTROL_56__LAST_WORD 0x0ab8

#define GPIO_PAD_CONTROL_56__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_56__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_56__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_56__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_56__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_56__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_56__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_56__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_56__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_56__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_56__SL_SHIFT 4
#define GPIO_PAD_CONTROL_56__SL_WIDTH 2
#define GPIO_PAD_CONTROL_56__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_56__SL_MASK  0x30
#define GPIO_PAD_CONTROL_56__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_56__PU_SHIFT 6
#define GPIO_PAD_CONTROL_56__PU_WIDTH 1
#define GPIO_PAD_CONTROL_56__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_56__PU_MASK  0x40
#define GPIO_PAD_CONTROL_56__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_56__PD_SHIFT 7
#define GPIO_PAD_CONTROL_56__PD_WIDTH 1
#define GPIO_PAD_CONTROL_56__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_56__PD_MASK  0x80
#define GPIO_PAD_CONTROL_56__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_56__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_56__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_56__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_56__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_56__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_57__FIRST_WORD 0x08c8
#define GPIO_PAD_CONTROL_57__LAST_WORD 0x0ac0

#define GPIO_PAD_CONTROL_57__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_57__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_57__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_57__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_57__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_57__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_57__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_57__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_57__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_57__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_57__SL_SHIFT 4
#define GPIO_PAD_CONTROL_57__SL_WIDTH 2
#define GPIO_PAD_CONTROL_57__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_57__SL_MASK  0x30
#define GPIO_PAD_CONTROL_57__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_57__PU_SHIFT 6
#define GPIO_PAD_CONTROL_57__PU_WIDTH 1
#define GPIO_PAD_CONTROL_57__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_57__PU_MASK  0x40
#define GPIO_PAD_CONTROL_57__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_57__PD_SHIFT 7
#define GPIO_PAD_CONTROL_57__PD_WIDTH 1
#define GPIO_PAD_CONTROL_57__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_57__PD_MASK  0x80
#define GPIO_PAD_CONTROL_57__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_57__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_57__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_57__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_57__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_57__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_58__FIRST_WORD 0x08d0
#define GPIO_PAD_CONTROL_58__LAST_WORD 0x0ac8

#define GPIO_PAD_CONTROL_58__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_58__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_58__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_58__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_58__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_58__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_58__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_58__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_58__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_58__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_58__SL_SHIFT 4
#define GPIO_PAD_CONTROL_58__SL_WIDTH 2
#define GPIO_PAD_CONTROL_58__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_58__SL_MASK  0x30
#define GPIO_PAD_CONTROL_58__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_58__PU_SHIFT 6
#define GPIO_PAD_CONTROL_58__PU_WIDTH 1
#define GPIO_PAD_CONTROL_58__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_58__PU_MASK  0x40
#define GPIO_PAD_CONTROL_58__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_58__PD_SHIFT 7
#define GPIO_PAD_CONTROL_58__PD_WIDTH 1
#define GPIO_PAD_CONTROL_58__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_58__PD_MASK  0x80
#define GPIO_PAD_CONTROL_58__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_58__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_58__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_58__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_58__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_58__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_59__FIRST_WORD 0x08d8
#define GPIO_PAD_CONTROL_59__LAST_WORD 0x0ad0

#define GPIO_PAD_CONTROL_59__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_59__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_59__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_59__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_59__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_59__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_59__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_59__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_59__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_59__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_59__SL_SHIFT 4
#define GPIO_PAD_CONTROL_59__SL_WIDTH 2
#define GPIO_PAD_CONTROL_59__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_59__SL_MASK  0x30
#define GPIO_PAD_CONTROL_59__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_59__PU_SHIFT 6
#define GPIO_PAD_CONTROL_59__PU_WIDTH 1
#define GPIO_PAD_CONTROL_59__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_59__PU_MASK  0x40
#define GPIO_PAD_CONTROL_59__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_59__PD_SHIFT 7
#define GPIO_PAD_CONTROL_59__PD_WIDTH 1
#define GPIO_PAD_CONTROL_59__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_59__PD_MASK  0x80
#define GPIO_PAD_CONTROL_59__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_59__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_59__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_59__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_59__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_59__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_6__FIRST_WORD 0x0730
#define GPIO_PAD_CONTROL_6__LAST_WORD 0x0928

#define GPIO_PAD_CONTROL_6__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_6__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_6__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_6__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_6__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_6__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_6__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_6__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_6__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_6__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_6__SL_SHIFT 4
#define GPIO_PAD_CONTROL_6__SL_WIDTH 2
#define GPIO_PAD_CONTROL_6__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_6__SL_MASK  0x30
#define GPIO_PAD_CONTROL_6__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_6__PU_SHIFT 6
#define GPIO_PAD_CONTROL_6__PU_WIDTH 1
#define GPIO_PAD_CONTROL_6__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_6__PU_MASK  0x40
#define GPIO_PAD_CONTROL_6__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_6__PD_SHIFT 7
#define GPIO_PAD_CONTROL_6__PD_WIDTH 1
#define GPIO_PAD_CONTROL_6__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_6__PD_MASK  0x80
#define GPIO_PAD_CONTROL_6__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_6__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_6__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_6__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_6__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_6__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_60__FIRST_WORD 0x08e0
#define GPIO_PAD_CONTROL_60__LAST_WORD 0x0ad8

#define GPIO_PAD_CONTROL_60__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_60__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_60__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_60__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_60__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_60__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_60__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_60__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_60__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_60__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_60__SL_SHIFT 4
#define GPIO_PAD_CONTROL_60__SL_WIDTH 2
#define GPIO_PAD_CONTROL_60__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_60__SL_MASK  0x30
#define GPIO_PAD_CONTROL_60__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_60__PU_SHIFT 6
#define GPIO_PAD_CONTROL_60__PU_WIDTH 1
#define GPIO_PAD_CONTROL_60__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_60__PU_MASK  0x40
#define GPIO_PAD_CONTROL_60__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_60__PD_SHIFT 7
#define GPIO_PAD_CONTROL_60__PD_WIDTH 1
#define GPIO_PAD_CONTROL_60__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_60__PD_MASK  0x80
#define GPIO_PAD_CONTROL_60__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_60__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_60__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_60__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_60__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_60__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_61__FIRST_WORD 0x08e8
#define GPIO_PAD_CONTROL_61__LAST_WORD 0x0ae0

#define GPIO_PAD_CONTROL_61__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_61__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_61__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_61__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_61__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_61__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_61__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_61__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_61__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_61__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_61__SL_SHIFT 4
#define GPIO_PAD_CONTROL_61__SL_WIDTH 2
#define GPIO_PAD_CONTROL_61__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_61__SL_MASK  0x30
#define GPIO_PAD_CONTROL_61__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_61__PU_SHIFT 6
#define GPIO_PAD_CONTROL_61__PU_WIDTH 1
#define GPIO_PAD_CONTROL_61__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_61__PU_MASK  0x40
#define GPIO_PAD_CONTROL_61__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_61__PD_SHIFT 7
#define GPIO_PAD_CONTROL_61__PD_WIDTH 1
#define GPIO_PAD_CONTROL_61__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_61__PD_MASK  0x80
#define GPIO_PAD_CONTROL_61__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_61__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_61__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_61__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_61__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_61__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_62__FIRST_WORD 0x08f0
#define GPIO_PAD_CONTROL_62__LAST_WORD 0x0ae8

#define GPIO_PAD_CONTROL_62__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_62__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_62__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_62__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_62__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_62__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_62__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_62__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_62__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_62__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_62__SL_SHIFT 4
#define GPIO_PAD_CONTROL_62__SL_WIDTH 2
#define GPIO_PAD_CONTROL_62__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_62__SL_MASK  0x30
#define GPIO_PAD_CONTROL_62__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_62__PU_SHIFT 6
#define GPIO_PAD_CONTROL_62__PU_WIDTH 1
#define GPIO_PAD_CONTROL_62__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_62__PU_MASK  0x40
#define GPIO_PAD_CONTROL_62__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_62__PD_SHIFT 7
#define GPIO_PAD_CONTROL_62__PD_WIDTH 1
#define GPIO_PAD_CONTROL_62__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_62__PD_MASK  0x80
#define GPIO_PAD_CONTROL_62__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_62__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_62__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_62__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_62__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_62__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_63__FIRST_WORD 0x08f8
#define GPIO_PAD_CONTROL_63__LAST_WORD 0x0af0

#define GPIO_PAD_CONTROL_63__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_63__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_63__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_63__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_63__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_63__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_63__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_63__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_63__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_63__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_63__SL_SHIFT 4
#define GPIO_PAD_CONTROL_63__SL_WIDTH 2
#define GPIO_PAD_CONTROL_63__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_63__SL_MASK  0x30
#define GPIO_PAD_CONTROL_63__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_63__PU_SHIFT 6
#define GPIO_PAD_CONTROL_63__PU_WIDTH 1
#define GPIO_PAD_CONTROL_63__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_63__PU_MASK  0x40
#define GPIO_PAD_CONTROL_63__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_63__PD_SHIFT 7
#define GPIO_PAD_CONTROL_63__PD_WIDTH 1
#define GPIO_PAD_CONTROL_63__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_63__PD_MASK  0x80
#define GPIO_PAD_CONTROL_63__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_63__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_63__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_63__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_63__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_63__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_7__FIRST_WORD 0x0738
#define GPIO_PAD_CONTROL_7__LAST_WORD 0x0930

#define GPIO_PAD_CONTROL_7__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_7__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_7__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_7__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_7__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_7__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_7__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_7__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_7__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_7__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_7__SL_SHIFT 4
#define GPIO_PAD_CONTROL_7__SL_WIDTH 2
#define GPIO_PAD_CONTROL_7__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_7__SL_MASK  0x30
#define GPIO_PAD_CONTROL_7__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_7__PU_SHIFT 6
#define GPIO_PAD_CONTROL_7__PU_WIDTH 1
#define GPIO_PAD_CONTROL_7__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_7__PU_MASK  0x40
#define GPIO_PAD_CONTROL_7__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_7__PD_SHIFT 7
#define GPIO_PAD_CONTROL_7__PD_WIDTH 1
#define GPIO_PAD_CONTROL_7__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_7__PD_MASK  0x80
#define GPIO_PAD_CONTROL_7__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_7__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_7__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_7__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_7__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_7__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_8__FIRST_WORD 0x0740
#define GPIO_PAD_CONTROL_8__LAST_WORD 0x0938

#define GPIO_PAD_CONTROL_8__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_8__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_8__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_8__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_8__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_8__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_8__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_8__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_8__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_8__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_8__SL_SHIFT 4
#define GPIO_PAD_CONTROL_8__SL_WIDTH 2
#define GPIO_PAD_CONTROL_8__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_8__SL_MASK  0x30
#define GPIO_PAD_CONTROL_8__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_8__PU_SHIFT 6
#define GPIO_PAD_CONTROL_8__PU_WIDTH 1
#define GPIO_PAD_CONTROL_8__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_8__PU_MASK  0x40
#define GPIO_PAD_CONTROL_8__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_8__PD_SHIFT 7
#define GPIO_PAD_CONTROL_8__PD_WIDTH 1
#define GPIO_PAD_CONTROL_8__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_8__PD_MASK  0x80
#define GPIO_PAD_CONTROL_8__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_8__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_8__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_8__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_8__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_8__SCHM_FIELD 8,8


// Pad Electrical Controls.
#define GPIO_PAD_CONTROL_9__FIRST_WORD 0x0748
#define GPIO_PAD_CONTROL_9__LAST_WORD 0x0940

#define GPIO_PAD_CONTROL_9__STRENGTH_SHIFT 0
#define GPIO_PAD_CONTROL_9__STRENGTH_WIDTH 3
#define GPIO_PAD_CONTROL_9__STRENGTH_RMASK 0x7
#define GPIO_PAD_CONTROL_9__STRENGTH_MASK  0x7
#define GPIO_PAD_CONTROL_9__STRENGTH_FIELD 0,2

#define GPIO_PAD_CONTROL_9__SUS_SHIFT 3
#define GPIO_PAD_CONTROL_9__SUS_WIDTH 1
#define GPIO_PAD_CONTROL_9__SUS_RMASK 0x1
#define GPIO_PAD_CONTROL_9__SUS_MASK  0x8
#define GPIO_PAD_CONTROL_9__SUS_FIELD 3,3

#define GPIO_PAD_CONTROL_9__SL_SHIFT 4
#define GPIO_PAD_CONTROL_9__SL_WIDTH 2
#define GPIO_PAD_CONTROL_9__SL_RMASK 0x3
#define GPIO_PAD_CONTROL_9__SL_MASK  0x30
#define GPIO_PAD_CONTROL_9__SL_FIELD 4,5

#define GPIO_PAD_CONTROL_9__PU_SHIFT 6
#define GPIO_PAD_CONTROL_9__PU_WIDTH 1
#define GPIO_PAD_CONTROL_9__PU_RMASK 0x1
#define GPIO_PAD_CONTROL_9__PU_MASK  0x40
#define GPIO_PAD_CONTROL_9__PU_FIELD 6,6

#define GPIO_PAD_CONTROL_9__PD_SHIFT 7
#define GPIO_PAD_CONTROL_9__PD_WIDTH 1
#define GPIO_PAD_CONTROL_9__PD_RMASK 0x1
#define GPIO_PAD_CONTROL_9__PD_MASK  0x80
#define GPIO_PAD_CONTROL_9__PD_FIELD 7,7

#define GPIO_PAD_CONTROL_9__SCHM_SHIFT 8
#define GPIO_PAD_CONTROL_9__SCHM_WIDTH 1
#define GPIO_PAD_CONTROL_9__SCHM_RMASK 0x1
#define GPIO_PAD_CONTROL_9__SCHM_MASK  0x100
#define GPIO_PAD_CONTROL_9__SCHM_FIELD 8,8


// Pin Clr.
#define GPIO_PIN_CLR 0x1028

#define GPIO_PIN_CLR__CLR_SHIFT 0
#define GPIO_PIN_CLR__CLR_WIDTH 64
#define GPIO_PIN_CLR__CLR_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_CLR__CLR_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_CLR__CLR_FIELD 0,63


// Pin Direction Input.
#define GPIO_PIN_DIR_I 0x1040

#define GPIO_PIN_DIR_I__I_SHIFT 0
#define GPIO_PIN_DIR_I__I_WIDTH 64
#define GPIO_PIN_DIR_I__I_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_DIR_I__I_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_DIR_I__I_FIELD 0,63


// Pin Direction Output.
#define GPIO_PIN_DIR_O 0x1048

#define GPIO_PIN_DIR_O__O_SHIFT 0
#define GPIO_PIN_DIR_O__O_WIDTH 64
#define GPIO_PIN_DIR_O__O_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_DIR_O__O_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_DIR_O__O_FIELD 0,63


// Input Mask Condition.
#define GPIO_PIN_INPUT_CND 0x1098

#define GPIO_PIN_INPUT_CND__CND_SHIFT 0
#define GPIO_PIN_INPUT_CND__CND_WIDTH 64
#define GPIO_PIN_INPUT_CND__CND_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_CND__CND_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_CND__CND_FIELD 0,63


// Input Inversion Mode.
#define GPIO_PIN_INPUT_INV 0x1088

#define GPIO_PIN_INPUT_INV__INV_SHIFT 0
#define GPIO_PIN_INPUT_INV__INV_WIDTH 64
#define GPIO_PIN_INPUT_INV__INV_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_INV__INV_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_INV__INV_FIELD 0,63


// Input Mask.
#define GPIO_PIN_INPUT_MSK 0x1090

#define GPIO_PIN_INPUT_MSK__MSK_SHIFT 0
#define GPIO_PIN_INPUT_MSK__MSK_WIDTH 64
#define GPIO_PIN_INPUT_MSK__MSK_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_MSK__MSK_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_MSK__MSK_FIELD 0,63


// Input Sync Mode.
#define GPIO_PIN_INPUT_SYNC 0x1070

#define GPIO_PIN_INPUT_SYNC__SYNC_SHIFT 0
#define GPIO_PIN_INPUT_SYNC__SYNC_WIDTH 64
#define GPIO_PIN_INPUT_SYNC__SYNC_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_SYNC__SYNC_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_INPUT_SYNC__SYNC_FIELD 0,63


// Output Inversion Mode.
#define GPIO_PIN_OUTPUT_INV 0x1058

#define GPIO_PIN_OUTPUT_INV__INV_SHIFT 0
#define GPIO_PIN_OUTPUT_INV__INV_WIDTH 64
#define GPIO_PIN_OUTPUT_INV__INV_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_OUTPUT_INV__INV_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_OUTPUT_INV__INV_FIELD 0,63


// Output Mask.
#define GPIO_PIN_OUTPUT_MSK 0x1060

#define GPIO_PIN_OUTPUT_MSK__MSK_SHIFT 0
#define GPIO_PIN_OUTPUT_MSK__MSK_WIDTH 64
#define GPIO_PIN_OUTPUT_MSK__MSK_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_OUTPUT_MSK__MSK_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_OUTPUT_MSK__MSK_FIELD 0,63


// Output Toggle.
#define GPIO_PIN_OUTPUT_TGL 0x1050

#define GPIO_PIN_OUTPUT_TGL__TGL_SHIFT 0
#define GPIO_PIN_OUTPUT_TGL__TGL_WIDTH 64
#define GPIO_PIN_OUTPUT_TGL__TGL_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_OUTPUT_TGL__TGL_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_OUTPUT_TGL__TGL_FIELD 0,63


// Pin Pulse Clear.
#define GPIO_PIN_PULSE_CLR 0x1018

#define GPIO_PIN_PULSE_CLR__PULSE_CLR_SHIFT 0
#define GPIO_PIN_PULSE_CLR__PULSE_CLR_WIDTH 64
#define GPIO_PIN_PULSE_CLR__PULSE_CLR_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_PULSE_CLR__PULSE_CLR_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_PULSE_CLR__PULSE_CLR_FIELD 0,63


// Pin Pulse Set.
#define GPIO_PIN_PULSE_SET 0x1010

#define GPIO_PIN_PULSE_SET__PULSE_SET_SHIFT 0
#define GPIO_PIN_PULSE_SET__PULSE_SET_WIDTH 64
#define GPIO_PIN_PULSE_SET__PULSE_SET_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_PULSE_SET__PULSE_SET_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_PULSE_SET__PULSE_SET_FIELD 0,63


// Pin Release.
#define GPIO_PIN_RELEASE 0x1008

#define GPIO_PIN_RELEASE__REL_SHIFT 0
#define GPIO_PIN_RELEASE__REL_WIDTH 64
#define GPIO_PIN_RELEASE__REL_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_RELEASE__REL_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_RELEASE__REL_FIELD 0,63


// Pin Set.
#define GPIO_PIN_SET 0x1020

#define GPIO_PIN_SET__SET_SHIFT 0
#define GPIO_PIN_SET__SET_WIDTH 64
#define GPIO_PIN_SET__SET_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_SET__SET_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_SET__SET_FIELD 0,63


// Pin State.
#define GPIO_PIN_STATE 0x1000

#define GPIO_PIN_STATE__STATE_SHIFT 0
#define GPIO_PIN_STATE__STATE_WIDTH 64
#define GPIO_PIN_STATE__STATE_RMASK _64bit(0xffffffffffffffff)
#define GPIO_PIN_STATE__STATE_MASK  _64bit(0xffffffffffffffff)
#define GPIO_PIN_STATE__STATE_FIELD 0,63


// Scratchpad.
#define GPIO_SCRATCHPAD 0x0020

#define GPIO_SCRATCHPAD__SCRATCHPAD_SHIFT 0
#define GPIO_SCRATCHPAD__SCRATCHPAD_WIDTH 64
#define GPIO_SCRATCHPAD__SCRATCHPAD_RMASK _64bit(0xffffffffffffffff)
#define GPIO_SCRATCHPAD__SCRATCHPAD_MASK  _64bit(0xffffffffffffffff)
#define GPIO_SCRATCHPAD__SCRATCHPAD_FIELD 0,63


// Semaphore0.
// Semaphore
#define GPIO_SEMAPHORE0 0x0028

#define GPIO_SEMAPHORE0__VAL_SHIFT 0
#define GPIO_SEMAPHORE0__VAL_WIDTH 1
#define GPIO_SEMAPHORE0__VAL_RMASK 0x1
#define GPIO_SEMAPHORE0__VAL_MASK  0x1
#define GPIO_SEMAPHORE0__VAL_FIELD 0,0


// Semaphore1.
// Semaphore
#define GPIO_SEMAPHORE1 0x0030

#define GPIO_SEMAPHORE1__VAL_SHIFT 0
#define GPIO_SEMAPHORE1__VAL_WIDTH 1
#define GPIO_SEMAPHORE1__VAL_RMASK 0x1
#define GPIO_SEMAPHORE1__VAL_MASK  0x1
#define GPIO_SEMAPHORE1__VAL_FIELD 0,0


#endif /* !defined(__ARCH_GPIO_DEF_H__) */

#endif /* !defined(__DOXYGEN__) */
