# Projeto_Final_SD
  Trabalho final da disciplina de Sistemas Digitais, no qual foi utilizada Verilog para criar simulações de um contador BCD (parte 3) e um Controlador de um conversor analógico para digital de rampa dupla (parte 4).

## Integrantes do Grupo
Artur Weber - , <br>
Caio Oliveira Godinho - 12731996, <br>
Daniel Contente Romanzini - , <br>
Gabriel Henrique Brioto - , <br>
Guilherme Chiarotto de Moraes - 12745229 , <br>
Hugo Hiroyuki Nakamura - .

## Parte 3
  Nessa parte do projeto, foram criados módulos em verilog para o contador, registrador e conversor de BCD para display de 7 segmentos. Em seguida
  
 
## Parte 4
  Na última parte do projeto, foi criado o código para um conversor análógico para digital do tipo rampa dupla, utilizando os módulos já feitos na parte 3.
