<?xml version="1.0" encoding="ISO-8859-1"?>
<BiblioData DataBase="ESPACENET" Version="221" Datum="2012-07-14">
<SubDatabase>
espacenet
</SubDatabase>
<Title>
MEMORY CELL, AND METHOD FOR STORING DATA
</Title>
<PublicationNumber>
EP2097904A2
</PublicationNumber>
<Inventor>
<Name>
BIMBERG DIETER [DE]
</Name>
<Name>
GELLER MARTIN [DE]
</Name>
<Name>
MARENT ANDREAS [DE]
</Name>
<Name>
BIMBERG, DIETER
</Name>
<Name>
GELLER, MARTIN
</Name>
<Name>
MARENT, ANDREAS
</Name>
</Inventor>
<Applicant>
<Name>
UNIV BERLIN TECH [DE]
</Name>
<Name>
TECHNISCHE UNIVERSITAET BERLIN
</Name>
</Applicant>
<RequestedPatent>
EP2097904
</RequestedPatent>
<ApplicationElem>
<Number>
EP20070846385
</Number>
</ApplicationElem>
<ApplicationDate>
2007-12-03
</ApplicationDate>
<PriorityElem>
<PriorityNumber>
WO2007DE02182
</PriorityNumber>
<PriorityDate>
2007-12-03
</PriorityDate>
<PriorityNumber>
DE200610059110
</PriorityNumber>
<PriorityDate>
2006-12-08
</PriorityDate>
</PriorityElem>
<IPC>
<Class>
G11C16/02
</Class>
<Class>
H01L29/788
</Class>
</IPC>
<NCL>
<Class>
B82Y10/00
</Class>
<Class>
H01L29/12W4
</Class>
<Class>
H01L29/205
</Class>
<Class>
H01L29/861C
</Class>
<Class>
H01L29/861F
</Class>
</NCL>
<Abstract>
Die Erfindung bezieht sich u. a. auf eine Speicherzelle (10) zum Speichern mindestens einer Bitinformation, wobei die Speicherzelle eine Halbleiterstruktur (11) mit einem zumindest einen Potentialtopf (200) aufweisenden Bandverlauf (EL) und zumindest zwei elektrische Anschlüsse (40, 130) umfasst, wobei sich durch Anlegen einer elektrischen Einspeisespannung (Us=Uspeis) an die zwei Anschlüsse der Beladungszustand des Potentialtopfes mit Ladungsträgern vergrössern, durch Anlegen einer Entladespannung (Us=Usperr) verkleinern und durch Anlegen einer Beibehaltespannung (Us=Ubei) beibehalten lässt und wobei der jeweilige Beladungszustand des Potentialtopfes die Bitinformation der Speicherzelle festlegt.;  Erfindungsgemäss ist vorgesehen, dass die Halbleiterstruktur eine Raumladungszone (Wn) ausweist und der Potentialtopf durch eine Halbleiterheterostruktur (80) gebildet ist, wobei die Halbleiterheterostruktur und die Raumladungszone relativ zueinander räumlich derart angeordnet sind, dass sich die Halbleiterheterostruktur bei Anliegen der Beibehaltespannung innerhalb der Raumladungszone, bei Anliegen der Einspeisespannung am Rand oder ausserhalb der Raumladungszone und bei Anliegen der Entladespannung innerhalb der Raumladungszone befindet.
</Abstract>
<Claims>
<P>
1. Speicherzelle (10) zum Speichern mindestens einer Bitinformation, wobei die Speicherzelle eine Halbleiterstruktur (11) mit einem zumindest einen Potentialtopf (200) aufweisenden Bandverlauf (EL) und zumindest zwei elektrische Anschlüsse (40, 130) umfasst,
</P>
<P>
- wobei sich durch Anlegen einer elektrischen Einspeisespannung (Us = Uspeis) an die zwei Anschlüsse der Beladungszustand des Potentialtopfes mit Ladungsträgern vergrössern, durch Anlegen einer Entladespannung (Us = Usperr) verkleinern und durch Anlegen einer Beibehaltespannung (Us = Ubei) beibehalten lässt und
</P>
<P>
- wobei der jeweilige Beladungszustand des Potentialtopfes die Bitinformation der Speicherzelle festlegt,
</P>
<P>
dadurch gekennzeichnet, dass
</P>
<P>
- die Halbleiterstruktur eine Raumladungszone (Wn) aufweist und
</P>
<P>
- der Potentialtopf durch eine Halbleiterheterostruktur (80) gebildet ist,
</P>
<P>
- wobei die Halbleiterheterostruktur und die Raumladungszone relativ zueinander räumlich derart angeordnet sind, dass sich die Halbleiterheterostruktur bei Anliegen der Beibehaltespannung innerhalb der Raumladungszone, bei Anliegen der Einspeisespannung am Rand oder ausserhalb der Raumladungszone und bei Anliegen der Entladespannung innerhalb der Raumladungszone befindet.
</P>
<P>
2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterheterostruktur mindestens eine Nanostruktur (100) aufweist.
</P>
<P>
3. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Raumladungszone durch einen pn-Übergang (12) hervorgerufen wird.
</P>
<P>
4. Speicherzelle nach einem der voranstehenden Ansprüche 1-2, dadurch gekennzeichnet, dass die Raumladungszone durch einen Schottky-Kontakt hervorgerufen wird.
</P>
<P>
5. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der Beladungszustand der Halbleiterheterostruktur durch Anlegen einer Durchlassspannung an die Anschlüsse vergrösserbar ist.
</P>
<P>
6. Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, dass die Vergrösserung des Beladungszustandes durch Relaxation der Ladungsträger von einer an die Halbleiterheterostruktur mittelbar oder unmittelbar angrenzenden Leitungs- oder Valenzbandkante eines dotierten Halbleitermaterials erfolgt.
</P>
<P>
7. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der Bandverlauf im Bereich der Halbleiterheterostruktur derart ausgebildet ist, dass der Beladungszustand der Halbleiterheterostruktur durch Anlegen einer Sperrspannung an die Anschlüsse verringerbar ist.
</P>
<P>
8. Speicherzelle nach Anspruch 7, dadurch gekennzeichnet, dass die Verringerung des Beladungszustandes auf einem Tunneleffekt beruht, durch den die Ladungsträger die Halbleiterheterostruktur verlassen.
</P>
<P>
9. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterstruktur aus einer III/V-Materialkombination, einer II/VI-Materialkombination oder aus einer IV/IV-Materialkombination besteht.
</P>
<P>
10. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine ein 2-dimensionales Elektronengas (2DEG) enthaltende Ausleseschicht (60) vorhanden ist, die ein Auslesen der Bitinformation der Speicherzelle ermöglicht.
</P>
<P>
11. Speicherzelle nach Anspruch 10, dadurch gekennzeichnet, dass die Ausleseschicht von der Halbleiterheterostruktur durch eine Halbleiterzwischenschicht (70) getrennt ist.
</P>
<P>
12. Speicherzelle nach Anspruch 11, dadurch gekennzeichnet, dass die Dicke der Halbleiterzwischenschicht derart bemessen ist, dass die Ausleseschicht im Speicherzustand am Rand oder ausserhalb der Raumladungszone liegt.
</P>
<P>
13. Speicherzelle nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Dicke der Halbleiterzwischenschicht mindestens 5 nm beträgt.
</P>
<P>
14. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterheterostruktur durch eine Trägerschicht (90) gebildet ist, in der eine Mehrzahl an Nanostrukturen (100) beabstandet voneinander angeordnet ist.
</P>
<P>
15. Speicherzelle nach Anspruch 14, dadurch gekennzeichnet, dass das Schichtmaterial der Trägerschicht einen höheren elektrischen Widerstand aufweist als die Ausleseschicht.
</P>
<P>
16. Speicherzelle nach Anspruch 15, dadurch gekennzeichnet, dass Anschlusskontakte (250, 260) zum elektrischen Kontaktieren der Ausleseschicht durch die Halbleiterheterostruktur hindurchgeführt sind.
</P>
<P>
17. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterheterostruktur eine Mehrzahl an Besetzungszuständen aufweist, die jeweils eine Bitinformation repräsentieren, indem sie von Ladungsträgern besetzt werden können, und dass die Anzahl der besetzten Besetzungszustände auslesbar ist.
</P>
<P>
18. Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterheterostruktur (80) und die Raumladungszone (Wn) relativ zueinander räumlich derart angeordnet sind, dass eine Spannung (Us) von Null Volt zwischen den elektrischen Anschlüssen (40, 130) eine Beibehaltespannung darstellt.
</P>
<P>
19. Speichereinrichtung mit mindestens einer Speicherzelle nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass mit der Speicherzelle eine Auswerteeinrichtung in Verbindung steht, die den Beladungszustand des zumindest einen Potentialtopfes misst und mit dem Messwert eine die Bitinformation angebende Zahl ermittelt.
</P>
<P>
20. Speichereinrichtung nach Anspruch 19, dadurch gekennzeichnet, dass die Auswerteeinrichtung als Bitinformation eine binäre Zahl ausgibt.
</P>
<P>
21. Verfahren zum Betreiben einer Speicherzelle (10), bei dem eine Bitinformation der Speicherzelle durch den Beladungszustand mindestens eines Potentialtopfes (200) der Speicherzelle festgelegt wird,
</P>
<P>
- wobei durch Anlegen einer elektrischen Einspeisespannung (Us = Uspeis) an die Speicherzelle der Beladungszustand des Potentialtopfe mit Ladungsträgern vergrössert und durch Anlegen einer Entladespannung (Us = Usperr) verkleinert wird und
</P>
<P>
- wobei bei Anlegen einer Beibehaltespannung (Us = Ubei) die Ladungsträger innerhalb des Potentialtopfes gefangen bleiben,
</P>
<P>
dadurch gekennzeichnet,
</P>
<P>
- dass zum Vergrössern des Beladungszustandes eine derartige Einspeisespannung an die Speicherzelle angelegt wird, dass sich eine den Potentialtopf bildende Halbleiterheterostruktur (80) am Rand oder ausserhalb einer Raumladunsgzone (Wn) der Speicherzelle befindet,
</P>
<P>
- dass zum Beibehalten des Beladungszustandes eine derartige Beibehaltespannung an die Speicherzelle angelegt wird, dass sich die Halbleiterheterostruktur innerhalb dieser Raumladungszone befindet, und
</P>
<P>
- dass zum Verkleinern des Beladungszustandes eine derartige Entladespannung an die Speicherzelle angelegt wird, dass sich die Halbleiterheterostruktur innerhalb dieser Raumladungszone befindet, jedoch die Ladungsträger die Heterostruktur verlassen können.
</P>
<P>
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass während des Auslesens der Speicherzelle die Beibehaltespannung an die Speicherzelle angelegt wird.
</P>
<P>
23. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass das Auslesen durchgeführt wird, indem eine ein 2-dimensionales Elektronengas enthaltende Ausleseschicht ausgelesen wird, indem deren vom Beladungszustand des Potentialtopfes abhängiger elektrischer Widerstand ausgewertet wird.
</P>
<P>
24. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass das Auslesen durchgeführt wird, indem die vom Beladungszustand des Potentialtopfes abhängige Kapazität der Raumladungszone der Speicherzelle ausgewertet wird.
</P>
<P>
25. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass das Auslesen durchgeführt wird, indem der vom Beladungszustand des Potentialtopfes abhängige elektrische Widerstand der Speicherzelle ausgewertet wird.
</P>
<P>
26. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass das Auslesen durchgeführt wird, indem der vom Beladungszustand des Potentialtopfes abhängige Ladungstransfer von oder zu der Speicherzelle ausgewertet wird.
</P>
<P>
27. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass während des Auslesens der Speicherzelle die Entladespannung an die Speicherzelle angelegt wird.
</P>
<P>
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass das Auslesen durchgeführt wird, indem der vom Beladungszustand des Potentialtopfes abhängige Ladungstransfer von oder zu der Speicherzelle ausgewertet wird.
</P>
<P>
29. Verfahren nach einem der voranstehenden Ansprüchen 21 bis 28, dadurch gekennzeichnet, dass zum Vergrössern des Beladungszustandes des Potentialtopfes eine derartige Einspeisespannung an die Speicherzelle angelegt wird, dass die Ladungsträger von einer an den Potentialtopf mittelbar oder unmittelbar angrenzenden Leitungs- oder Valenzbandkante eines dotierten Halbleitermaterials in den Potentialtopf relaxieren.
</P>
<P>
30. Verfahren nach einem der voranstehenden Ansprüche 21 bis 29, dadurch gekennzeichnet, dass zum Verringern des Beladungszustandes des Potentialtopfes eine derartige Entladespannung an die Speicherzelle angelegt wird, dass die Ladungsträger aus dem Potentialtopf heraustunneln.
</P>
<P>
31. Verfahren nach einem der voranstehenden Ansprüche 21 bis 30, dadurch gekennzeichnet, dass zum Beibehalten des Beladungszustandes eine Beibehaltespannung von Null Volt an die Speicherzelle angelegt wird.
</P>
</Claims>
<Also_published_as>
EP2097904B1;DE102006059110A1;US2010080068A1;US7948822B2;JP2010512012A;WO2008067799A2;WO2008067799A3;AT513297T
</Also_published_as>
</BiblioData>
