EINVAL,VAR_0
RT5682_I2S1_RX_CHL_16,VAR_1
RT5682_I2S1_RX_CHL_20,VAR_2
RT5682_I2S1_RX_CHL_24,VAR_3
RT5682_I2S1_RX_CHL_32,VAR_4
RT5682_I2S1_RX_CHL_8,VAR_5
RT5682_I2S1_RX_CHL_MASK,VAR_6
RT5682_I2S1_SDP,VAR_7
RT5682_I2S1_TX_CHL_16,VAR_8
RT5682_I2S1_TX_CHL_20,VAR_9
RT5682_I2S1_TX_CHL_24,VAR_10
RT5682_I2S1_TX_CHL_32,VAR_11
RT5682_I2S1_TX_CHL_8,VAR_12
RT5682_I2S1_TX_CHL_MASK,VAR_13
RT5682_TDM_ADDA_CTRL_2,VAR_14
RT5682_TDM_CL_16,VAR_15
RT5682_TDM_CL_20,VAR_16
RT5682_TDM_CL_24,VAR_17
RT5682_TDM_CL_32,VAR_18
RT5682_TDM_CL_MASK,VAR_19
RT5682_TDM_CTRL,VAR_20
RT5682_TDM_EN,VAR_21
RT5682_TDM_RX_CH_4,VAR_22
RT5682_TDM_RX_CH_6,VAR_23
RT5682_TDM_RX_CH_8,VAR_24
RT5682_TDM_RX_CH_MASK,VAR_25
RT5682_TDM_TCON_CTRL,VAR_26
RT5682_TDM_TX_CH_4,VAR_27
RT5682_TDM_TX_CH_6,VAR_28
RT5682_TDM_TX_CH_8,VAR_29
RT5682_TDM_TX_CH_MASK,VAR_30
snd_soc_component_update_bits,FUNC_0
rt5682_set_tdm_slot,FUNC_1
dai,VAR_31
tx_mask,VAR_32
rx_mask,VAR_33
slots,VAR_34
slot_width,VAR_35
component,VAR_36
cl,VAR_37
val,VAR_38
