兆級晶片系統前瞻技術研究─子計劃三 
兆級晶片系統中超高畫質動態影像處理核心低功率平行架構設計(3/3) 
Ultra-High-Resolution, Low-Power, Parallel Architecture Design for Motion 
Picture Processing on a TS-SoC 
計劃編號：96-2221-E-002-249 
執行期限：2007/08/01 ~ 2008/07/31 
子計劃主持人：陳良基 教授  Email: lgchen@cc.ee.ntu.edu.tw 
執行機構：國立臺灣大學電子工程學研究所 
計畫參與人員：連崇志，陳翊豪、莊子德、陳宥任、李宗德、簡韶逸 
 
 
 
一、 中文摘要 
 
本計畫進行兆級晶片系統中，動態影
像編解碼器之前瞻架構設計研究。研究的
兩大主軸：第一，針對大畫面動態影像，
高度平行化架構與系統設計的趨勢，提出
支援超高畫質與高運算量的最佳化平行架
構及設計法則。第二，實現低系統頻寬需
求導向的影像壓縮編碼器設計，藉由降低
系統對外讀寫記憶體頻寬來達到整體系統
的高整合度以及低功率的需求。本計畫以
Scalable Video Coding (SVC,H.264 Scala-
ble Extension)為主要研究平台，進行以上
所述之高平行及功率導向的架構設計與系
統化研究。第三年的進度主要完成具低功
率、低頻寬以及高效能之 SVC with 
H.264/AVC High Profile 編碼器架構。 
 
關鍵詞：系統晶片，視訊，壓縮，編解碼
器，平行架構，低功率，SVC，可調式，
可調式影像編碼，H.264，MPEG，AVC。 
 
 
 
英文摘要 
 
This project is an advanced architecture 
design research of motion picture codec in a 
trillion-scale System-on-a-Chip (TS-SoC). 
There are two main directions of this re-
search. The first one is to explore the paral-
lel codec architecture for high definition 
motion pictures. The second one is to im-
plement a low system bandwidth video en-
coder design. This design can achieve the 
needs of high system integration and low 
power dissipation though reducing system 
memory access bandwidth. This project will 
focus on the highly parallel and 
low-bandwidth architecture design of Scala-
ble Video Coding (SVC,H.264 Scalable Ex-
tension). The main progress of the third year 
of this project is: low-power, low bandwidth 
and high performance SVC with H.264/AVC 
High Profile video encoder. 
 
 
Keywords: System-on-a-Chip (SoC), Video, 
Compression, Codec, Parallel architecture, 
Low Power, SVC, Scalable, Scalable Video 
Coding, H.264, MPEG, AVC 
 
 
二、 計畫的緣由與目的 
 
在近十幾年間，人類的通訊系統有了
數次跳躍式的突破，也讓整合了視訊、影
像、繪圖、聲音、語音、文字、資訊的多
媒體資料傳輸成為當前最熱門的應用之
一。在多媒體資料中，屬視訊媒體的資料
量最大，於是以往的編碼技術都著重在壓
縮率上面，然而隨著多媒體應用的發展，
有更多的功能性慢慢受到重視，其中以可
調式視訊編碼(Scalable Video Coding, SVC)
尤為重要。在可調式視訊編碼的應用系統
中，原始影像透過 SVC 編碼器(SVC En-
碼。在 SVC 的應用系統中，SVC 編碼器
為了提供畫面大小、每秒影像速率以及畫
片品質好壞的三方面可調式影像，需要使
用相當大量的系統記憶體頻寬。需要大量
的記憶體頻寬的晶片代表著高耗電量以及
難以整合入一個晶片系統 (System on 
Chip, SoC)當中。因此本研究第一步就是
要有效率的降低 SVC 編碼器所需要的頻
寬，根據我們的分析，SVC 編碼器所需要
的頻寬主要來自於兩部分。一是來自於讀
取移動運算估計(Motion Estimation)所需
要的大量資料，另一部份則是為達到支援
可調式畫片品質功能的細部品質可調
(Fine Grain Scalability, FGS) 所需的大
量不規則記憶體存取。 
根據我們對於 SVC 系統的特性分
析，找出適合 SVC 特性的低頻寬階層移
動運算估計(Hierarchical ME)演算法(如
圖二)，並使用適當的平行運算來提升硬體
執行效能(如圖三)。此外為了更進一步的
降低移動運算估計的記憶體頻寬，我們採
用了畫面層級資料重新利用(Frame-level 
Data Reuse)的演算法跟架構(如圖四與圖
五)，，讓畫面品質維持最佳狀態的同時，
大量的降低記憶體頻寬。 另外為了解決
FGS 所需要的大量畫面層級不規則記憶
體存取所會消耗的記憶體頻寬，我們分析
其不規則存取的特性，找出一特殊前處理
掃瞄方式(如圖六與圖七)，將之存取特性
從畫面層級不規則存取轉換成適合硬體實
現的格狀層級(Macro Block Level)規則存
取。此方式除了能讓晶片避免對於記憶體
的不規則存取之外更能大量降低這一部份
的記憶體需求頻寬。此外對於 H.264/AVC 
High Profile 以及SVC編碼器所提出的新
型編碼工具，我們都有針對其特性設計出
適合的硬體架構(圖八、圖九)，並且考慮
硬體的使用效率，採用了不同的硬體共
用。綜合以上的設計分析與硬體實現之技
巧，我們實現出一個高效能低頻寬的 SVC
編碼器。 
 
四、 結論與討論 
在今年的計畫中，我們完成了一個高
效能低頻寬的 SVC 編碼器的演算法分析
及架構設計，並以硬體描述語言及 EDA 
tools 完成晶片設計。可及時編碼畫面最大
為 1080p HD (1920x1080)，每秒 30 張畫
面的可調式視訊影像資料。成果包含完整
的晶片規格（邏輯閘個數、消耗功率、消
耗記憶體頻寬等）、支援的可調式功能選項
及影像品質等數據。晶片規格及實體照片
如表一及圖十。 
 
本晶片在壓縮 H.264 High Profile 格
式 的 1080pHD 大 畫 面 影 像 下 需 要
306mW，在壓縮 SVC 格式的 1080pHD 大
畫面影像需要 411mW。相較於之前的設計
[1][2]，少了許多。此外我們的晶片的壓縮
效率比現行的 H.264 baseline profile 高出
不少 (圖十一)，能少減少 20%的壓縮後資
料量。而在同時壓縮不同大小畫面的影像
時，我們的晶片相較於傳統方式也能減少
15~20%的壓縮後資料量(圖十二)。 
本研究群的相關研究結果，95 年發表
3 篇 IEEE 會議論文， 96 年發表 IEEE 會
議論文3篇，並於 97年在VLSI Symposium 
國際會議獲得發表[3]。 
 
參考文獻 
[1] Y.-W. Huang, et al., "A 1.3TOPS H.264/ AVC 
single-chip encoder for HDTV applications," in 
Proceedings of 2005 IEEE International Sol-
id-State Circuits Conference (ISSCC 2005), San 
Francisco, United States, February 2005. 
[2] Z. Liu, et al., “A 1.41W H.264/AVC real-time 
encoder SOC for HDTV1080P,” VLSI Circuits 
Symposium, pp.12-13, Jun. 2007  
[3] Yi-Hau Chen, Tzu-Der Chuang, Yu-Jen Chen1, 
Chung-Te Li, Chia-Jung Hsu, Shao-Yi Chien, 
and Liang-Gee Chen, “An H.264/AVC Scalable 
Extension and High Profile HDTV 1080p En-
coder Chip,” 2008 Symposium on VLSI Circuits 
 
 
 
 
 3
