Timing Analyzer report for ROM_Demo
Fri May 24 09:38:24 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst3|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst3|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ROM_Demo                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst3|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst3|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 205.04 MHz ; 205.04 MHz      ; CLOCK_50                 ;                                                ;
; 801.92 MHz ; 437.64 MHz      ; ClkDividerN:inst3|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.877 ; -87.493       ;
; ClkDividerN:inst3|clkOut ; -0.247 ; -0.472        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst3|clkOut ; 0.404 ; 0.000         ;
; CLOCK_50                 ; 0.443 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst3|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.877 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.790      ;
; -3.754 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.667      ;
; -3.691 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.604      ;
; -3.581 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.494      ;
; -3.509 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.422      ;
; -3.501 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.414      ;
; -3.496 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.409      ;
; -3.425 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.345      ;
; -3.404 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.317      ;
; -3.400 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.313      ;
; -3.373 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.293      ;
; -3.364 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.284      ;
; -3.350 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.270      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.311 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.230      ;
; -3.310 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.230      ;
; -3.298 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.218      ;
; -3.260 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.173      ;
; -3.249 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.162      ;
; -3.184 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.104      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.149 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.068      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.148 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.061      ;
; -3.106 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.019      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.072 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.991      ;
; -3.066 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.986      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.059 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.978      ;
; -3.033 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.953      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -3.032 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.951      ;
; -2.986 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.899      ;
; -2.986 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.899      ;
; -2.986 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.899      ;
; -2.986 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.899      ;
; -2.986 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.899      ;
; -2.986 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.899      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                               ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.247 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 1.166      ;
; -0.225 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 1.144      ;
; -0.201 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 1.120      ;
; 0.076  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 0.843      ;
; 0.078  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 0.841      ;
; 0.078  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 0.841      ;
; 0.154  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CounterDown4:inst2|s_count[3] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.079     ; 0.765      ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.404 ; CounterDown4:inst2|s_count[3] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.674      ;
; 0.457 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.722      ;
; 0.458 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.723      ;
; 0.460 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.725      ;
; 0.713 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.978      ;
; 0.720 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.985      ;
; 0.730 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.079      ; 0.995      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.443 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.708      ;
; 0.644 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.908      ;
; 0.644 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.645 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.909      ;
; 0.645 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.909      ;
; 0.646 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.910      ;
; 0.647 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.649 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.914      ;
; 0.659 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.663 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.927      ;
; 0.667 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.932      ;
; 0.667 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.932      ;
; 0.668 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.933      ;
; 0.678 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.942      ;
; 0.681 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.946      ;
; 0.827 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.092      ;
; 0.962 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.226      ;
; 0.962 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.226      ;
; 0.962 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.963 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.227      ;
; 0.963 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.227      ;
; 0.963 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.227      ;
; 0.964 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.229      ;
; 0.971 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.235      ;
; 0.972 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.236      ;
; 0.973 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.237      ;
; 0.976 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.240      ;
; 0.976 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.240      ;
; 0.977 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.241      ;
; 0.977 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.241      ;
; 0.978 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.242      ;
; 0.981 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.246      ;
; 0.982 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.246      ;
; 0.984 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.255      ;
; 0.984 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.249      ;
; 0.985 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.250      ;
; 0.986 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.250      ;
; 0.987 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.252      ;
; 0.988 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.253      ;
; 0.990 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.254      ;
; 0.991 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.255      ;
; 0.993 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.258      ;
; 0.994 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.259      ;
; 0.999 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.264      ;
; 1.008 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.273      ;
; 1.013 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.278      ;
; 1.083 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.083 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.347      ;
; 1.083 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.347      ;
; 1.084 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.348      ;
; 1.084 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.348      ;
; 1.084 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.348      ;
; 1.085 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.350      ;
; 1.088 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.088 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.352      ;
; 1.088 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.352      ;
; 1.089 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.353      ;
; 1.089 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.353      ;
; 1.089 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.353      ;
; 1.090 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.355      ;
; 1.095 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.366      ;
; 1.095 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.366      ;
; 1.097 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.098 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.362      ;
; 1.099 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.363      ;
; 1.102 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.367      ;
; 1.103 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.367      ;
; 1.104 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.368      ;
; 1.105 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.376      ;
; 1.105 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.370      ;
; 1.106 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.371      ;
; 1.108 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.372      ;
; 1.110 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.381      ;
; 1.110 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.375      ;
; 1.112 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.376      ;
; 1.114 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.379      ;
; 1.116 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.380      ;
; 1.117 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.381      ;
; 1.119 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.384      ;
; 1.120 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.385      ;
; 1.121 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.385      ;
; 1.125 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.390      ;
; 1.134 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.399      ;
; 1.139 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.404      ;
; 1.154 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.419      ;
; 1.159 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.424      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 222.87 MHz ; 222.87 MHz      ; CLOCK_50                 ;                                                ;
; 888.1 MHz  ; 437.64 MHz      ; ClkDividerN:inst3|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.487 ; -77.849       ;
; ClkDividerN:inst3|clkOut ; -0.126 ; -0.231        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst3|clkOut ; 0.354 ; 0.000         ;
; CLOCK_50                 ; 0.402 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst3|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.487 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.410      ;
; -3.372 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.295      ;
; -3.298 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.221      ;
; -3.211 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.134      ;
; -3.182 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.105      ;
; -3.158 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.081      ;
; -3.156 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.079      ;
; -3.110 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.040      ;
; -3.090 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.013      ;
; -3.088 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.011      ;
; -3.046 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.976      ;
; -3.034 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.964      ;
; -3.027 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.957      ;
; -2.959 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.882      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.874      ;
; -2.945 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.875      ;
; -2.944 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.867      ;
; -2.942 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.872      ;
; -2.875 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.805      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.808 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.737      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.799 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.721      ;
; -2.788 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.711      ;
; -2.763 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.693      ;
; -2.747 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.677      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.746 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.675      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.744 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.673      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.698 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.627      ;
; -2.678 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.607      ;
; -2.678 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.607      ;
; -2.678 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.607      ;
; -2.678 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.607      ;
; -2.678 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.607      ;
; -2.678 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.607      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.126 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 1.053      ;
; -0.105 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 1.032      ;
; -0.084 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 1.011      ;
; 0.162  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 0.765      ;
; 0.164  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 0.763      ;
; 0.164  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 0.763      ;
; 0.244  ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CounterDown4:inst2|s_count[3] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.072     ; 0.683      ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.354 ; CounterDown4:inst2|s_count[3] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.608      ;
; 0.412 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.655      ;
; 0.413 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.656      ;
; 0.414 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.657      ;
; 0.651 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.894      ;
; 0.661 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.904      ;
; 0.670 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.072      ; 0.913      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.643      ;
; 0.587 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.828      ;
; 0.589 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.590 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.590 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.831      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.832      ;
; 0.592 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.833      ;
; 0.594 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.594 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.601 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.842      ;
; 0.603 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.603 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.845      ;
; 0.606 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.610 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.851      ;
; 0.611 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.852      ;
; 0.612 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.853      ;
; 0.620 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.861      ;
; 0.621 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.862      ;
; 0.766 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.007      ;
; 0.875 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.116      ;
; 0.875 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.116      ;
; 0.876 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.117      ;
; 0.877 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.877 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.877 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.118      ;
; 0.878 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.878 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.119      ;
; 0.879 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.120      ;
; 0.882 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.123      ;
; 0.882 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.123      ;
; 0.886 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.127      ;
; 0.888 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.129      ;
; 0.888 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.129      ;
; 0.889 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.130      ;
; 0.890 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.132      ;
; 0.891 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.132      ;
; 0.893 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.134      ;
; 0.893 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.141      ;
; 0.893 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.134      ;
; 0.894 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.135      ;
; 0.898 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.139      ;
; 0.898 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.139      ;
; 0.899 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.140      ;
; 0.900 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.141      ;
; 0.905 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.146      ;
; 0.905 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.146      ;
; 0.909 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.150      ;
; 0.909 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.150      ;
; 0.920 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.161      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.215      ;
; 0.975 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.216      ;
; 0.976 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.217      ;
; 0.977 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.977 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.977 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.978 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.219      ;
; 0.985 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.226      ;
; 0.986 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.227      ;
; 0.987 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.987 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.987 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.228      ;
; 0.988 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.988 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.229      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.230      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.237      ;
; 0.990 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.231      ;
; 0.992 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.233      ;
; 0.992 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.240      ;
; 0.992 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.233      ;
; 0.993 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.241      ;
; 0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.238      ;
; 0.998 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.239      ;
; 0.998 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.239      ;
; 0.998 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.239      ;
; 0.999 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.240      ;
; 1.001 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.242      ;
; 1.003 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.251      ;
; 1.003 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.244      ;
; 1.004 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.245      ;
; 1.004 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.245      ;
; 1.008 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.249      ;
; 1.008 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.249      ;
; 1.010 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.251      ;
; 1.015 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.256      ;
; 1.015 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.256      ;
; 1.019 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.260      ;
; 1.019 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.260      ;
; 1.030 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.271      ;
; 1.045 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.286      ;
; 1.065 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.306      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.411 ; -27.776       ;
; ClkDividerN:inst3|clkOut ; 0.387  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst3|clkOut ; 0.182 ; 0.000         ;
; CLOCK_50                 ; 0.201 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.660       ;
; ClkDividerN:inst3|clkOut ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.411 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.352      ;
; -1.339 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.280      ;
; -1.339 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.280      ;
; -1.334 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.275      ;
; -1.309 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.250      ;
; -1.307 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.248      ;
; -1.278 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.219      ;
; -1.270 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.211      ;
; -1.260 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.201      ;
; -1.244 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.192      ;
; -1.240 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.188      ;
; -1.226 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.174      ;
; -1.222 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.170      ;
; -1.218 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.159      ;
; -1.199 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.140      ;
; -1.180 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.128      ;
; -1.180 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.128      ;
; -1.145 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 2.086      ;
; -1.094 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.042      ;
; -1.088 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.036      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.054 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.002      ;
; -1.036 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.984      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.997 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.944      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.994 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.941      ;
; -0.993 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.941      ;
; -0.991 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.939      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.989 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.936      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.979 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.919      ;
; -0.960 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.907      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.938 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.885      ;
; -0.933 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.880      ;
; -0.933 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.880      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.387 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.559      ;
; 0.401 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.545      ;
; 0.418 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.528      ;
; 0.548 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.398      ;
; 0.551 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.395      ;
; 0.551 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.395      ;
; 0.587 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; CounterDown4:inst2|s_count[3] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.182 ; CounterDown4:inst2|s_count[3] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.207 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.332      ;
; 0.208 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.333      ;
; 0.209 ; CounterDown4:inst2|s_count[0] ; CounterDown4:inst2|s_count[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.334      ;
; 0.329 ; CounterDown4:inst2|s_count[2] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.454      ;
; 0.329 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.454      ;
; 0.337 ; CounterDown4:inst2|s_count[1] ; CounterDown4:inst2|s_count[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.462      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.325      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.295 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.295 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.296 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.420      ;
; 0.301 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.307 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.307 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.310 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.434      ;
; 0.313 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.437      ;
; 0.370 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.494      ;
; 0.443 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.567      ;
; 0.443 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.567      ;
; 0.443 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.567      ;
; 0.444 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.444 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.568      ;
; 0.445 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.569      ;
; 0.450 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.575      ;
; 0.452 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.576      ;
; 0.453 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.577      ;
; 0.453 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.577      ;
; 0.454 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.578      ;
; 0.455 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.586      ;
; 0.455 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.579      ;
; 0.456 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.580      ;
; 0.457 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.581      ;
; 0.457 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.581      ;
; 0.459 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.585      ;
; 0.462 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.586      ;
; 0.463 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.588      ;
; 0.465 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.589      ;
; 0.468 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.592      ;
; 0.471 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.595      ;
; 0.474 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.598      ;
; 0.506 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.630      ;
; 0.506 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.630      ;
; 0.506 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.630      ;
; 0.507 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.507 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.507 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.631      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.632      ;
; 0.509 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.633      ;
; 0.509 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.633      ;
; 0.509 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.633      ;
; 0.510 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.510 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.510 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.634      ;
; 0.511 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.635      ;
; 0.514 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.638      ;
; 0.514 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.645      ;
; 0.517 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.641      ;
; 0.518 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.649      ;
; 0.519 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.643      ;
; 0.520 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.520 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.644      ;
; 0.521 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.652      ;
; 0.522 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.646      ;
; 0.522 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.646      ;
; 0.522 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.646      ;
; 0.523 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.647      ;
; 0.525 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.651      ;
; 0.528 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.652      ;
; 0.528 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.652      ;
; 0.529 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.654      ;
; 0.531 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.655      ;
; 0.531 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.655      ;
; 0.534 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.658      ;
; 0.537 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.661      ;
; 0.540 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.664      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.877  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -3.877  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst3|clkOut ; -0.247  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -87.965 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  CLOCK_50                 ; -87.493 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst3|clkOut ; -0.472  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 10       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst3|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 10       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst3|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition
    Info: Processing started: Fri May 24 09:38:22 2024
Info: Command: quartus_sta ROM_Demo -c ROM_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROM_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst3|clkOut ClkDividerN:inst3|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.877
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.877             -87.493 CLOCK_50 
    Info (332119):    -0.247              -0.472 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 ClkDividerN:inst3|clkOut 
    Info (332119):     0.443               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst3|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.487             -77.849 CLOCK_50 
    Info (332119):    -0.126              -0.231 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 ClkDividerN:inst3|clkOut 
    Info (332119):     0.402               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst3|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.411             -27.776 CLOCK_50 
    Info (332119):     0.387               0.000 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 ClkDividerN:inst3|clkOut 
    Info (332119):     0.201               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.660 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:inst3|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 587 megabytes
    Info: Processing ended: Fri May 24 09:38:24 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


