# 实验准备

#### 1 项目框架

\- testbench (testbench.v) —— 测试模块，模拟输入输出并进行正确性检查

\- booth (booth.v) —— Booth 乘法器模块（需要完成）

#### 2 Booth乘法器的I/O定义

| I/O  | Name  |   Description    | Width |
| :--: | :---: | :--------------: | :---: |
|  I   |  clk  |       时钟       |   1   |
|  I   |   x   |      被乘数      |  16   |
|  I   |   y   |       乘数       |  16   |
|  I   | start |  乘法器启动信号  |   1   |
|  O   |   z   |        积        |  32   |
|  O   | busy  | 乘法器忙标志信号 |   1   |

#### 3 Booth乘法器时序 

 <center><img src="../s5-1.png" width = 550></center>   

如上图所示，当start信号拉高时，x、y信号有效且只会存在一个周期，乘法器接受到start时需在下一个周期拉高`busy`信号，直到乘法器工作完成时拉低busy，同时输出运算结果z并保持一直保持。

**请注意，本实验要求，busy的周期不得超过20，即乘法的运算周期不得过长，否则将被判定为无效实现。**
