TimeQuest Timing Analyzer report for Pipeline
Tue Dec 12 11:55:23 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Pipeline                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 113.3 MHz ; 113.3 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -7.826 ; -1901.969     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1588.782             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -7.826 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.699      ;
; -7.826 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.699      ;
; -7.826 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.699      ;
; -7.826 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.699      ;
; -7.826 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.699      ;
; -7.816 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.692      ;
; -7.816 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.692      ;
; -7.816 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.692      ;
; -7.816 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.692      ;
; -7.816 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.692      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.769 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.019     ; 8.786      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.759 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.016     ; 8.779      ;
; -7.723 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.540      ;
; -7.723 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.540      ;
; -7.723 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.540      ;
; -7.723 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.540      ;
; -7.723 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.540      ;
; -7.718 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.535      ;
; -7.718 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.535      ;
; -7.718 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.535      ;
; -7.718 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.535      ;
; -7.718 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.219     ; 8.535      ;
; -7.713 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.533      ;
; -7.713 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.533      ;
; -7.713 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.533      ;
; -7.713 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.533      ;
; -7.713 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.533      ;
; -7.710 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.583      ;
; -7.710 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.583      ;
; -7.710 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.583      ;
; -7.710 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.583      ;
; -7.710 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.583      ;
; -7.709 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.582      ;
; -7.709 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.582      ;
; -7.709 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.582      ;
; -7.709 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.582      ;
; -7.709 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.582      ;
; -7.708 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.528      ;
; -7.708 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.528      ;
; -7.708 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.528      ;
; -7.708 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.528      ;
; -7.708 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.216     ; 8.528      ;
; -7.702 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.575      ;
; -7.702 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.575      ;
; -7.702 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.575      ;
; -7.702 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.575      ;
; -7.702 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.575      ;
; -7.700 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.576      ;
; -7.700 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.576      ;
; -7.700 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.576      ;
; -7.700 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.576      ;
; -7.700 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.576      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.572      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.575      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.572      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.572      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.572      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.163     ; 8.572      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.575      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.575      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.575      ;
; -7.699 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.575      ;
; -7.692 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.568      ;
; -7.692 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.568      ;
; -7.692 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.568      ;
; -7.692 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.568      ;
; -7.692 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.568      ;
; -7.690 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 8.493      ;
; -7.690 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 8.493      ;
; -7.690 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 8.493      ;
; -7.690 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 8.493      ;
; -7.690 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.233     ; 8.493      ;
; -7.689 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.565      ;
; -7.689 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.565      ;
; -7.689 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.565      ;
; -7.689 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.565      ;
; -7.689 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.160     ; 8.565      ;
; -7.680 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.230     ; 8.486      ;
; -7.680 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.230     ; 8.486      ;
; -7.680 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.230     ; 8.486      ;
; -7.680 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.230     ; 8.486      ;
; -7.680 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.230     ; 8.486      ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.468 ; if_id:reg_ifid|out_pc4[11]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clock        ; clock       ; 0.000        ; 0.242      ; 0.944      ;
; 0.469 ; if_id:reg_ifid|out_pc4[15]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg16 ; clock        ; clock       ; 0.000        ; 0.242      ; 0.945      ;
; 0.472 ; if_id:reg_ifid|out_pc4[2]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clock        ; clock       ; 0.000        ; 0.242      ; 0.948      ;
; 0.474 ; if_id:reg_ifid|out_pc4[14]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clock        ; clock       ; 0.000        ; 0.242      ; 0.950      ;
; 0.480 ; if_id:reg_ifid|out_pc4[8]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clock        ; clock       ; 0.000        ; 0.242      ; 0.956      ;
; 0.481 ; if_id:reg_ifid|out_pc4[5]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clock        ; clock       ; 0.000        ; 0.242      ; 0.957      ;
; 0.516 ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.519 ; ex_mem:reg_exmem|exmem_aluresult_out[13]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; if_id:reg_ifid|out_instruction[12]                                                                                     ; id_ex:reg_idex|idex_out_immediate[12]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; id_ex:reg_idex|idex_out_rt[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; id_ex:reg_idex|idex_out_reg2[10]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[10]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.531 ; id_ex:reg_idex|idex_out_reg2[6]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.616 ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.882      ;
; 0.623 ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.889      ;
; 0.624 ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.890      ;
; 0.630 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.896      ;
; 0.659 ; ex_mem:reg_exmem|exmem_aluresult_out[1]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.925      ;
; 0.664 ; id_ex:reg_idex|idex_out_reg2[9]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[24]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; ex_mem:reg_exmem|exmem_aluresult_out[10]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.932      ;
; 0.683 ; if_id:reg_ifid|out_instruction[6]                                                                                      ; id_ex:reg_idex|idex_out_immediate[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.717 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.271      ; 1.222      ;
; 0.718 ; if_id:reg_ifid|out_pc4[6]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clock        ; clock       ; 0.000        ; 0.242      ; 1.194      ;
; 0.720 ; if_id:reg_ifid|out_pc4[13]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clock        ; clock       ; 0.000        ; 0.242      ; 1.196      ;
; 0.729 ; if_id:reg_ifid|out_pc4[10]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg11 ; clock        ; clock       ; 0.000        ; 0.242      ; 1.205      ;
; 0.733 ; if_id:reg_ifid|out_pc4[7]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clock        ; clock       ; 0.000        ; 0.242      ; 1.209      ;
; 0.739 ; if_id:reg_ifid|out_pc4[12]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clock        ; clock       ; 0.000        ; 0.242      ; 1.215      ;
; 0.743 ; if_id:reg_ifid|out_pc4[9]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clock        ; clock       ; 0.000        ; 0.242      ; 1.219      ;
; 0.745 ; pc:pc_reg|out_pc[20]                                                                                                   ; if_id:reg_ifid|out_pc4[20]                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.238      ; 1.249      ;
; 0.753 ; if_id:reg_ifid|out_pc4[4]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clock        ; clock       ; 0.000        ; 0.242      ; 1.229      ;
; 0.756 ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4                                       ; clock        ; clock       ; 0.000        ; 0.190      ; 1.180      ;
; 0.761 ; ex_mem:reg_exmem|exmem_reg2_out[3]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3                                       ; clock        ; clock       ; 0.000        ; 0.190      ; 1.185      ;
; 0.767 ; if_id:reg_ifid|out_pc4[16]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg17 ; clock        ; clock       ; 0.000        ; 0.242      ; 1.243      ;
; 0.773 ; ex_mem:reg_exmem|exmem_reg2_out[12]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12                                      ; clock        ; clock       ; 0.000        ; 0.190      ; 1.197      ;
; 0.783 ; ex_mem:reg_exmem|exmem_reg2_out[15]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15                                      ; clock        ; clock       ; 0.000        ; 0.631      ; 1.648      ;
; 0.787 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3                                     ; clock        ; clock       ; 0.000        ; 0.444      ; 1.465      ;
; 0.791 ; id_ex:reg_idex|idex_out_rt[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; id_ex:reg_idex|idex_out_rd[2]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; id_ex:reg_idex|idex_out_rd[3]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; ex_mem:reg_exmem|exmem_reg2_out[5]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5                                       ; clock        ; clock       ; 0.000        ; 0.631      ; 1.663      ;
; 0.799 ; bregmips:breg_id|regs_rtl_0_bypass[45]                                                                                 ; id_ex:reg_idex|idex_out_reg2[17]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; id_ex:reg_idex|idex_out_rd[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.819 ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1                                     ; clock        ; clock       ; 0.000        ; 0.189      ; 1.242      ;
; 0.825 ; id_ex:reg_idex|idex_out_rt[4]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.091      ;
; 0.827 ; bregmips:breg_id|regs_rtl_0_bypass[35]                                                                                 ; id_ex:reg_idex|idex_out_reg1[12]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; id_ex:reg_idex|idex_out_rd[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.094      ;
; 0.832 ; id_ex:reg_idex|idex_out_rt[2]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9                                       ; clock        ; clock       ; 0.000        ; 0.431      ; 1.498      ;
; 0.835 ; id_ex:reg_idex|idex_out_rt[3]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.101      ;
; 0.853 ; id_ex:reg_idex|idex_mem_write_out                                                                                      ; ex_mem:reg_exmem|exmem_memwrite_out                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.119      ;
; 0.859 ; if_id:reg_ifid|out_instruction[28]                                                                                     ; id_ex:reg_idex|idex_out_alu_op[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.342      ; 1.467      ;
; 0.862 ; id_ex:reg_idex|idex_out_reg2[26]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[26]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; ex_mem:reg_exmem|exmem_aluresult_out[12]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[12]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.261      ; 1.391      ;
; 0.881 ; ex_mem:reg_exmem|exmem_reg2_out[7]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7                                       ; clock        ; clock       ; 0.000        ; 0.631      ; 1.746      ;
; 0.884 ; if_id:reg_ifid|out_instruction[6]                                                                                      ; pc:pc_reg|out_pc[8]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.198      ; 1.348      ;
; 0.890 ; bregmips:breg_id|regs_rtl_0_bypass[45]                                                                                 ; id_ex:reg_idex|idex_out_reg1[17]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.070      ; 1.226      ;
; 0.900 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.126      ; 1.260      ;
; 0.913 ; ex_mem:reg_exmem|exmem_aluresult_out[26]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[26]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.052     ; 1.127      ;
; 0.932 ; id_ex:reg_idex|idex_out_reg1[3]                                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.198      ;
; 0.943 ; bregmips:breg_id|regs_rtl_0_bypass[61]                                                                                 ; id_ex:reg_idex|idex_out_reg1[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.209      ;
; 0.948 ; if_id:reg_ifid|out_pc4[3]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clock        ; clock       ; 0.000        ; 0.242      ; 1.424      ;
; 0.969 ; ex_mem:reg_exmem|exmem_reg2_out[25]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg7                                      ; clock        ; clock       ; 0.000        ; 0.738      ; 1.941      ;
; 0.971 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.757      ; 1.962      ;
; 0.981 ; bregmips:breg_id|regs_rtl_0_bypass[73]                                                                                 ; id_ex:reg_idex|idex_out_reg2[31]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.263      ; 1.510      ;
; 0.988 ; pc:pc_reg|out_pc[26]                                                                                                   ; if_id:reg_ifid|out_pc4[26]                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.278      ; 1.532      ;
; 0.995 ; pc:pc_reg|out_pc[22]                                                                                                   ; if_id:reg_ifid|out_pc4[22]                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.264      ; 1.525      ;
; 0.996 ; ex_mem:reg_exmem|exmem_aluresult_out[0]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.285     ; 0.977      ;
; 0.999 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.754      ; 1.987      ;
; 1.008 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.274      ;
; 1.017 ; ex_mem:reg_exmem|exmem_reg2_out[17]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17                                      ; clock        ; clock       ; 0.000        ; 0.631      ; 1.882      ;
; 1.026 ; bregmips:breg_id|regs_rtl_1_bypass[2]                                                                                  ; pc:pc_reg|out_pc[18]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.247      ; 1.539      ;
; 1.026 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.292      ;
; 1.027 ; id_ex:reg_idex|idex_out_reg2[19]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[19]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.052      ; 1.345      ;
; 1.036 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3                                      ; clock        ; clock       ; 0.000        ; 0.463      ; 1.733      ;
; 1.047 ; ex_mem:reg_exmem|exmem_reg2_out[8]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8                                       ; clock        ; clock       ; 0.000        ; 0.360      ; 1.641      ;
; 1.048 ; if_id:reg_ifid|out_instruction[26]                                                                                     ; id_ex:reg_idex|idex_mem_to_reg_out[1]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.314      ;
; 1.052 ; if_id:reg_ifid|out_instruction[28]                                                                                     ; id_ex:reg_idex|idex_out_regdest[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.252      ; 1.570      ;
; 1.052 ; if_id:reg_ifid|out_instruction[2]                                                                                      ; id_ex:reg_idex|idex_out_immediate[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.212      ; 1.530      ;
; 1.061 ; ex_mem:reg_exmem|exmem_bne_out                                                                                         ; pc:pc_reg|out_pc[9]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.327      ;
; 1.062 ; ex_mem:reg_exmem|exmem_reg2_out[22]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg4                                      ; clock        ; clock       ; 0.000        ; 0.341      ; 1.637      ;
; 1.062 ; id_ex:reg_idex|idex_out_regdest[0]                                                                                     ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.035     ; 1.293      ;
; 1.063 ; id_ex:reg_idex|idex_out_regdest[0]                                                                                     ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.035     ; 1.294      ;
; 1.064 ; if_id:reg_ifid|out_instruction[28]                                                                                     ; id_ex:reg_idex|idex_beq_out                                                                                                                      ; clock        ; clock       ; 0.000        ; 0.252      ; 1.582      ;
; 1.067 ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg9                                      ; clock        ; clock       ; 0.000        ; 0.341      ; 1.642      ;
; 1.067 ; id_ex:reg_idex|idex_out_regdest[0]                                                                                     ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.035     ; 1.298      ;
; 1.073 ; id_ex:reg_idex|idex_bne_out                                                                                            ; ex_mem:reg_exmem|exmem_bne_out                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.558      ; 1.897      ;
; 1.075 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|regs_rtl_0_bypass[3]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.340      ; 1.681      ;
; 1.081 ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1                                      ; clock        ; clock       ; 0.000        ; 0.208      ; 1.523      ;
; 1.081 ; bregmips:breg_id|regs_rtl_0_bypass[37]                                                                                 ; id_ex:reg_idex|idex_out_reg1[13]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.070     ; 1.277      ;
; 1.083 ; bregmips:breg_id|regs_rtl_0_bypass[37]                                                                                 ; id_ex:reg_idex|idex_out_reg2[13]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.070     ; 1.279      ;
; 1.085 ; ex_mem:reg_exmem|exmem_aluresult_out[6]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4                                     ; clock        ; clock       ; 0.000        ; 0.194      ; 1.513      ;
; 1.090 ; mem_wb:reg_memwb|memwb_out_memdata[0]                                                                                  ; bregmips:breg_id|regs_rtl_0_bypass[11]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.356      ;
; 1.093 ; pc:pc_reg|out_pc[9]                                                                                                    ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_ho81:auto_generated|ram_block1a0~porta_address_reg7                                       ; clock        ; clock       ; 0.000        ; 0.206      ; 1.533      ;
; 1.098 ; ex_mem:reg_exmem|exmem_bne_out                                                                                         ; pc:pc_reg|out_pc[1]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.208      ; 1.572      ;
; 1.099 ; ex_mem:reg_exmem|exmem_bne_out                                                                                         ; pc:pc_reg|out_pc[0]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.208      ; 1.573      ;
; 1.100 ; ex_mem:reg_exmem|exmem_reg2_out[1]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1                                       ; clock        ; clock       ; 0.000        ; 0.757      ; 2.091      ;
; 1.100 ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                 ; bregmips:breg_id|regs_rtl_0_bypass[11]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.169      ; 1.535      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.585 ; 11.585 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 11.194 ; 11.194 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.958 ; 10.958 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.856 ; 10.856 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 10.319 ; 10.319 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 10.967 ; 10.967 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.368 ; 10.368 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 11.355 ; 11.355 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.337 ; 10.337 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.917 ; 10.917 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 11.182 ; 11.182 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.690 ; 10.690 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.700 ; 10.700 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.761 ; 10.761 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.664 ; 10.664 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.689 ; 10.689 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.939 ; 10.939 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.689 ; 10.689 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.749 ; 10.749 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 11.192 ; 11.192 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.889 ; 10.889 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.656 ; 10.656 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 11.212 ; 11.212 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.623 ; 10.623 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.949 ; 10.949 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 11.585 ; 11.585 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.641 ; 11.641 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 11.228 ; 11.228 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 11.090 ; 11.090 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 10.693 ; 10.693 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 10.394 ; 10.394 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 10.715 ; 10.715 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.640 ; 10.640 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.938 ; 10.938 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.683 ; 10.683 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.804 ; 10.804 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 11.031 ; 11.031 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.621 ; 10.621 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 10.961 ; 10.961 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.344 ; 10.344 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.330 ; 11.330 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.518 ; 11.518 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.253 ; 11.253 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 11.105 ; 11.105 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.556 ; 10.556 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.365 ; 10.365 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 11.174 ; 11.174 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 11.641 ; 11.641 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.661 ; 10.661 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.800 ; 10.800 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.855 ; 10.855 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.841 ; 10.841 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 11.127 ; 11.127 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.493  ; 8.493  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.491  ; 8.491  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 7.571  ; 7.571  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.301  ; 7.301  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 8.493  ; 8.493  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.361  ; 7.361  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.361  ; 7.361  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 7.769  ; 7.769  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.703  ; 7.703  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 7.480  ; 7.480  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 7.422  ; 7.422  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.514  ; 7.514  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.427  ; 7.427  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 8.092  ; 8.092  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.988  ; 7.988  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.885  ; 7.885  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.781  ; 7.781  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.612  ; 7.612  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.306  ; 7.306  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.789  ; 7.789  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.798  ; 7.798  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 8.345  ; 8.345  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 8.353  ; 8.353  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.487  ; 7.487  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.538  ; 7.538  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 14.288 ; 14.288 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 14.288 ; 14.288 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 11.390 ; 11.390 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 15.230 ; 15.230 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 13.392 ; 13.392 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 12.571 ; 12.571 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 12.996 ; 12.996 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 12.626 ; 12.626 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 12.623 ; 12.623 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 12.233 ; 12.233 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.609 ; 12.609 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 13.199 ; 13.199 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 12.934 ; 12.934 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 12.701 ; 12.701 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 12.313 ; 12.313 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 13.047 ; 13.047 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 12.433 ; 12.433 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.028 ; 13.028 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 13.058 ; 13.058 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 12.963 ; 12.963 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 14.422 ; 14.422 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 13.923 ; 13.923 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 13.945 ; 13.945 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 14.471 ; 14.471 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 13.485 ; 13.485 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 14.341 ; 14.341 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.206 ; 13.206 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 13.493 ; 13.493 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 14.002 ; 14.002 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 14.397 ; 14.397 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 14.307 ; 14.307 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 14.652 ; 14.652 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 15.230 ; 15.230 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 14.641 ; 14.641 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 14.757 ; 14.757 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 14.788 ; 14.788 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.051 ; 19.051 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 18.958 ; 18.958 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 17.549 ; 17.549 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 18.527 ; 18.527 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 17.918 ; 17.918 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 17.494 ; 17.494 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 19.051 ; 19.051 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 18.094 ; 18.094 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 16.605 ; 16.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.507 ; 16.507 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 16.605 ; 16.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 16.013 ; 16.013 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 16.073 ; 16.073 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 15.483 ; 15.483 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 16.071 ; 16.071 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 16.053 ; 16.053 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.656 ; 16.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.646 ; 16.646 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.656 ; 16.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.600 ; 16.600 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.141 ; 16.141 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.656 ; 16.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.605 ; 16.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.628 ; 16.628 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 16.794 ; 16.794 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 16.768 ; 16.768 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 16.782 ; 16.782 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 16.794 ; 16.794 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 16.786 ; 16.786 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 16.790 ; 16.790 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 16.755 ; 16.755 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 16.706 ; 16.706 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 19.750 ; 19.750 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 17.369 ; 17.369 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 17.393 ; 17.393 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 18.342 ; 18.342 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 17.456 ; 17.456 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 18.629 ; 18.629 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 19.750 ; 19.750 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 18.393 ; 18.393 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 20.364 ; 20.364 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 18.716 ; 18.716 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 19.858 ; 19.858 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 18.550 ; 18.550 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 19.363 ; 19.363 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 20.364 ; 20.364 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 18.651 ; 18.651 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 18.848 ; 18.848 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 20.562 ; 20.562 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 20.562 ; 20.562 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 18.390 ; 18.390 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 18.991 ; 18.991 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 19.508 ; 19.508 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 17.789 ; 17.789 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 17.320 ; 17.320 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 17.371 ; 17.371 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 19.835 ; 19.835 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 19.038 ; 19.038 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 19.666 ; 19.666 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 19.441 ; 19.441 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.289 ; 18.289 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 19.713 ; 19.713 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 19.026 ; 19.026 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 19.835 ; 19.835 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 10.319 ; 10.319 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 11.194 ; 11.194 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.958 ; 10.958 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.856 ; 10.856 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 10.319 ; 10.319 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 10.967 ; 10.967 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.368 ; 10.368 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 11.355 ; 11.355 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.337 ; 10.337 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.917 ; 10.917 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 11.182 ; 11.182 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.690 ; 10.690 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.700 ; 10.700 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.761 ; 10.761 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.664 ; 10.664 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.689 ; 10.689 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.939 ; 10.939 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.689 ; 10.689 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.749 ; 10.749 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 11.192 ; 11.192 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.889 ; 10.889 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.656 ; 10.656 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 11.212 ; 11.212 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.623 ; 10.623 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.949 ; 10.949 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 11.585 ; 11.585 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 10.344 ; 10.344 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 11.228 ; 11.228 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 11.090 ; 11.090 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 10.693 ; 10.693 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 10.394 ; 10.394 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 10.715 ; 10.715 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.640 ; 10.640 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.938 ; 10.938 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.683 ; 10.683 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.804 ; 10.804 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 11.031 ; 11.031 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.621 ; 10.621 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 10.961 ; 10.961 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.344 ; 10.344 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.330 ; 11.330 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.518 ; 11.518 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.253 ; 11.253 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 11.105 ; 11.105 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.556 ; 10.556 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.365 ; 10.365 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 11.174 ; 11.174 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 11.641 ; 11.641 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.661 ; 10.661 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.800 ; 10.800 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.855 ; 10.855 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.841 ; 10.841 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 11.127 ; 11.127 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.491  ; 8.491  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 7.571  ; 7.571  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.301  ; 7.301  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 8.493  ; 8.493  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.361  ; 7.361  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.361  ; 7.361  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 7.769  ; 7.769  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.703  ; 7.703  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 7.480  ; 7.480  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 7.422  ; 7.422  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.514  ; 7.514  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.427  ; 7.427  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 8.092  ; 8.092  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.988  ; 7.988  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.885  ; 7.885  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.781  ; 7.781  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.612  ; 7.612  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.306  ; 7.306  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.789  ; 7.789  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.798  ; 7.798  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 8.345  ; 8.345  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 8.353  ; 8.353  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.487  ; 7.487  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.538  ; 7.538  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 7.656  ; 7.656  ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 7.656  ; 7.656  ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 8.203  ; 8.203  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 7.856  ; 7.856  ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 8.700  ; 8.700  ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 8.534  ; 8.534  ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 7.856  ; 7.856  ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 8.682  ; 8.682  ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 8.215  ; 8.215  ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 8.931  ; 8.931  ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 9.405  ; 9.405  ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 9.162  ; 9.162  ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 8.611  ; 8.611  ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 8.391  ; 8.391  ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 8.394  ; 8.394  ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 8.913  ; 8.913  ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 9.072  ; 9.072  ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 9.030  ; 9.030  ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 10.148 ; 10.148 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 9.197  ; 9.197  ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 9.494  ; 9.494  ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 9.700  ; 9.700  ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 8.743  ; 8.743  ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 8.858  ; 8.858  ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 8.616  ; 8.616  ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 8.892  ; 8.892  ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 8.875  ; 8.875  ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 9.249  ; 9.249  ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 9.052  ; 9.052  ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 9.144  ; 9.144  ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 9.569  ; 9.569  ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 9.296  ; 9.296  ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 9.787  ; 9.787  ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 10.421 ; 10.421 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 10.899 ; 10.899 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 12.394 ; 12.394 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 10.956 ; 10.956 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 11.932 ; 11.932 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 11.334 ; 11.334 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 10.899 ; 10.899 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 12.463 ; 12.463 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 11.508 ; 11.508 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 10.455 ; 10.455 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 11.479 ; 11.479 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 11.580 ; 11.580 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 10.985 ; 10.985 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 11.045 ; 11.045 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 10.455 ; 10.455 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 11.047 ; 11.047 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 11.032 ; 11.032 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 10.420 ; 10.420 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 10.922 ; 10.922 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 10.909 ; 10.909 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 10.420 ; 10.420 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 10.939 ; 10.939 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 10.916 ; 10.916 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 10.907 ; 10.907 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 11.122 ; 11.122 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 11.181 ; 11.181 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 11.191 ; 11.191 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 11.186 ; 11.186 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 11.192 ; 11.192 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 11.203 ; 11.203 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 11.138 ; 11.138 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 11.122 ; 11.122 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 10.651 ; 10.651 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 10.651 ; 10.651 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 10.676 ; 10.676 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 11.613 ; 11.613 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 10.738 ; 10.738 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 11.912 ; 11.912 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 13.027 ; 13.027 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 11.664 ; 11.664 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 11.911 ; 11.911 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 12.077 ; 12.077 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 13.219 ; 13.219 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 11.911 ; 11.911 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 12.724 ; 12.724 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 13.725 ; 13.725 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 12.012 ; 12.012 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 12.209 ; 12.209 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 9.997  ; 9.997  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 13.190 ; 13.190 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 11.049 ; 11.049 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 11.653 ; 11.653 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 12.155 ; 12.155 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 10.421 ; 10.421 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 9.997  ; 9.997  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 10.035 ; 10.035 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 9.960  ; 9.960  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 10.733 ; 10.733 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 11.326 ; 11.326 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 9.960  ; 9.960  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 11.374 ; 11.374 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 10.696 ; 10.696 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 11.504 ; 11.504 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Propagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 10.737 ; 10.737 ; 10.737 ; 10.737 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 11.106 ; 11.106 ; 11.106 ; 11.106 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.682 ; 10.682 ; 10.682 ; 10.682 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 12.239 ; 12.239 ; 12.239 ; 12.239 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 9.582  ; 9.582  ; 9.582  ; 9.582  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 9.588  ; 9.588  ; 9.588  ; 9.588  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 9.937  ; 9.937  ; 9.937  ; 9.937  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 9.956  ; 9.956  ; 9.956  ; 9.956  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 9.925  ; 9.925  ; 9.925  ; 9.925  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 10.054 ; 10.054 ; 10.054 ; 10.054 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 10.586 ; 10.586 ; 10.586 ; 10.586 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.722  ; 9.722  ; 9.722  ; 9.722  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 10.896 ; 10.896 ; 10.896 ; 10.896 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.665 ; 10.665 ; 10.665 ; 10.665 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 11.516 ; 11.516 ; 11.516 ; 11.516 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 12.657 ; 12.657 ; 12.657 ; 12.657 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 12.162 ; 12.162 ; 12.162 ; 12.162 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 13.169 ; 13.169 ; 13.169 ; 13.169 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 11.453 ; 11.453 ; 11.453 ; 11.453 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 12.709 ; 12.709 ; 12.709 ; 12.709 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 11.138 ; 11.138 ; 11.138 ; 11.138 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 11.655 ; 11.655 ; 11.655 ; 11.655 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.936  ; 9.936  ; 9.936  ; 9.936  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 9.518  ; 9.518  ; 9.518  ; 9.518  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 10.740 ; 10.740 ; 10.740 ; 10.740 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 11.368 ; 11.368 ; 11.368 ; 11.368 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 11.143 ; 11.143 ; 11.143 ; 11.143 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.991  ; 9.991  ; 9.991  ; 9.991  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 10.728 ; 10.728 ; 10.728 ; 10.728 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 11.537 ; 11.537 ; 11.537 ; 11.537 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 12.542 ; 12.542 ; 12.542 ; 12.542 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 11.133 ; 11.133 ; 11.133 ; 11.133 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 12.111 ; 12.111 ; 12.111 ; 12.111 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 11.502 ; 11.502 ; 11.502 ; 11.502 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 11.078 ; 11.078 ; 11.078 ; 11.078 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 12.635 ; 12.635 ; 12.635 ; 12.635 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 11.678 ; 11.678 ; 11.678 ; 11.678 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 10.399 ; 10.399 ; 10.399 ; 10.399 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 10.503 ; 10.503 ; 10.503 ; 10.503 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 9.966  ; 9.966  ; 9.966  ; 9.966  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.957  ; 9.957  ; 9.957  ; 9.957  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 9.857  ; 9.857  ; 9.857  ; 9.857  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 9.876  ; 9.876  ; 9.876  ; 9.876  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 9.847  ; 9.847  ; 9.847  ; 9.847  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 9.845  ; 9.845  ; 9.845  ; 9.845  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 10.720 ; 10.720 ; 10.720 ; 10.720 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 10.747 ; 10.747 ; 10.747 ; 10.747 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 10.729 ; 10.729 ; 10.729 ; 10.729 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 10.735 ; 10.735 ; 10.735 ; 10.735 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 10.660 ; 10.660 ; 10.660 ; 10.660 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 8.959  ; 8.959  ; 8.959  ; 8.959  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.022  ; 9.022  ; 9.022  ; 9.022  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 10.196 ; 10.196 ; 10.196 ; 10.196 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 11.320 ; 11.320 ; 11.320 ; 11.320 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.965  ; 9.965  ; 9.965  ; 9.965  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 11.953 ; 11.953 ; 11.953 ; 11.953 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 13.094 ; 13.094 ; 13.094 ; 13.094 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 11.785 ; 11.785 ; 11.785 ; 11.785 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 12.599 ; 12.599 ; 12.599 ; 12.599 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 13.606 ; 13.606 ; 13.606 ; 13.606 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 11.890 ; 11.890 ; 11.890 ; 11.890 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 12.083 ; 12.083 ; 12.083 ; 12.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 10.631 ; 10.631 ; 10.631 ; 10.631 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 11.749 ; 11.749 ; 11.749 ; 11.749 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 10.030 ; 10.030 ; 10.030 ; 10.030 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 9.612  ; 9.612  ; 9.612  ; 9.612  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 10.752 ; 10.752 ; 10.752 ; 10.752 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 11.352 ; 11.352 ; 11.352 ; 11.352 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 11.097 ; 11.097 ; 11.097 ; 11.097 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 9.982  ; 9.982  ; 9.982  ; 9.982  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 11.395 ; 11.395 ; 11.395 ; 11.395 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
+-------------------+----------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                    ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 10.729 ; 10.729 ; 10.729 ; 10.729 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 10.239 ; 10.239 ; 10.239 ; 10.239 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 10.802 ; 10.802 ; 10.802 ; 10.802 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 9.847  ; 9.847  ; 9.847  ; 9.847  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 8.947  ; 8.947  ; 8.947  ; 8.947  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 9.055  ; 9.055  ; 9.055  ; 9.055  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 8.506  ; 8.506  ; 8.506  ; 8.506  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 8.763  ; 8.763  ; 8.763  ; 8.763  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 8.733  ; 8.733  ; 8.733  ; 8.733  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 8.767  ; 8.767  ; 8.767  ; 8.767  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 8.744  ; 8.744  ; 8.744  ; 8.744  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 8.736  ; 8.736  ; 8.736  ; 8.736  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 8.161  ; 8.161  ; 8.161  ; 8.161  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 8.163  ; 8.163  ; 8.163  ; 8.163  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 8.170  ; 8.170  ; 8.170  ; 8.170  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 8.176  ; 8.176  ; 8.176  ; 8.176  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 8.149  ; 8.149  ; 8.149  ; 8.149  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 8.635  ; 8.635  ; 8.635  ; 8.635  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 8.660  ; 8.660  ; 8.660  ; 8.660  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 9.597  ; 9.597  ; 9.597  ; 9.597  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 8.722  ; 8.722  ; 8.722  ; 8.722  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 9.896  ; 9.896  ; 9.896  ; 9.896  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 11.011 ; 11.011 ; 11.011 ; 11.011 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 9.648  ; 9.648  ; 9.648  ; 9.648  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 9.647  ; 9.647  ; 9.647  ; 9.647  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 10.781 ; 10.781 ; 10.781 ; 10.781 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 9.446  ; 9.446  ; 9.446  ; 9.446  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 11.300 ; 11.300 ; 11.300 ; 11.300 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 9.769  ; 9.769  ; 9.769  ; 9.769  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 11.612 ; 11.612 ; 11.612 ; 11.612 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 9.440  ; 9.440  ; 9.440  ; 9.440  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 8.839  ; 8.839  ; 8.839  ; 8.839  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 8.421  ; 8.421  ; 8.421  ; 8.421  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 9.164  ; 9.164  ; 9.164  ; 9.164  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 9.766  ; 9.766  ; 9.766  ; 9.766  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 9.127  ; 9.127  ; 9.127  ; 9.127  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.589 ; 10.589 ; 10.589 ; 10.589 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 9.093  ; 9.093  ; 9.093  ; 9.093  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 10.662 ; 10.662 ; 10.662 ; 10.662 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 8.456  ; 8.456  ; 8.456  ; 8.456  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 8.557  ; 8.557  ; 8.557  ; 8.557  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 7.962  ; 7.962  ; 7.962  ; 7.962  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 8.022  ; 8.022  ; 8.022  ; 8.022  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 7.432  ; 7.432  ; 7.432  ; 7.432  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 8.024  ; 8.024  ; 8.024  ; 8.024  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 8.009  ; 8.009  ; 8.009  ; 8.009  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 8.609  ; 8.609  ; 8.609  ; 8.609  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 8.619  ; 8.619  ; 8.619  ; 8.619  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 8.563  ; 8.563  ; 8.563  ; 8.563  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 8.104  ; 8.104  ; 8.104  ; 8.104  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 8.619  ; 8.619  ; 8.619  ; 8.619  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 8.568  ; 8.568  ; 8.568  ; 8.568  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 9.107  ; 9.107  ; 9.107  ; 9.107  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 9.113  ; 9.113  ; 9.113  ; 9.113  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 9.043  ; 9.043  ; 9.043  ; 9.043  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 8.068  ; 8.068  ; 8.068  ; 8.068  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 8.092  ; 8.092  ; 8.092  ; 8.092  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.041  ; 9.041  ; 9.041  ; 9.041  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 8.155  ; 8.155  ; 8.155  ; 8.155  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 10.449 ; 10.449 ; 10.449 ; 10.449 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.092  ; 9.092  ; 9.092  ; 9.092  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 9.258  ; 9.258  ; 9.258  ; 9.258  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 10.400 ; 10.400 ; 10.400 ; 10.400 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 9.092  ; 9.092  ; 9.092  ; 9.092  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 9.903  ; 9.903  ; 9.903  ; 9.903  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 10.906 ; 10.906 ; 10.906 ; 10.906 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 9.193  ; 9.193  ; 9.193  ; 9.193  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 9.388  ; 9.388  ; 9.388  ; 9.388  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 10.620 ; 10.620 ; 10.620 ; 10.620 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 9.054  ; 9.054  ; 9.054  ; 9.054  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.560  ; 9.560  ; 9.560  ; 9.560  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 7.852  ; 7.852  ; 7.852  ; 7.852  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 7.400  ; 7.400  ; 7.400  ; 7.400  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 7.431  ; 7.431  ; 7.431  ; 7.431  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 9.183  ; 9.183  ; 9.183  ; 9.183  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 8.956  ; 8.956  ; 8.956  ; 8.956  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 7.817  ; 7.817  ; 7.817  ; 7.817  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 9.231  ; 9.231  ; 9.231  ; 9.231  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 8.553  ; 8.553  ; 8.553  ; 8.553  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 9.361  ; 9.361  ; 9.361  ; 9.361  ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.607 ; -794.165      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.185 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1588.782             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.607 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.033     ; 4.606      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.590 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[0]  ; clock        ; clock       ; 1.000        ; -0.030     ; 4.592      ;
; -3.539 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.474      ;
; -3.539 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.474      ;
; -3.539 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.474      ;
; -3.539 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.474      ;
; -3.539 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.474      ;
; -3.522 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.460      ;
; -3.522 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.460      ;
; -3.522 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.460      ;
; -3.522 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.460      ;
; -3.522 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.460      ;
; -3.497 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.432      ;
; -3.497 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.432      ;
; -3.497 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.432      ;
; -3.497 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.432      ;
; -3.497 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.432      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.430      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.343      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.430      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.430      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.430      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.430      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.343      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.343      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.343      ;
; -3.495 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.343      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.426      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.339      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.426      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.426      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.426      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.426      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.339      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.339      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.339      ;
; -3.491 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.184     ; 4.339      ;
; -3.488 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.423      ;
; -3.488 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.423      ;
; -3.488 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.423      ;
; -3.488 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.423      ;
; -3.488 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[17] ; clock        ; clock       ; 1.000        ; -0.097     ; 4.423      ;
; -3.484 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.390      ;
; -3.484 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.390      ;
; -3.484 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.390      ;
; -3.484 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.390      ;
; -3.484 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[29] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.390      ;
; -3.483 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.389      ;
; -3.483 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.389      ;
; -3.483 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.389      ;
; -3.483 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.389      ;
; -3.483 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[28] ; clock        ; clock       ; 1.000        ; -0.126     ; 4.389      ;
; -3.480 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.418      ;
; -3.480 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.418      ;
; -3.480 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.418      ;
; -3.480 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.418      ;
; -3.480 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[15] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.418      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.416      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.329      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.416      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.416      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.416      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[13] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.416      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.329      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.329      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.329      ;
; -3.478 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[27] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.329      ;
; -3.477 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.374      ;
; -3.477 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.374      ;
; -3.477 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.374      ;
; -3.477 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.374      ;
; -3.477 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[20] ; clock        ; clock       ; 1.000        ; -0.135     ; 4.374      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.412      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.325      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.412      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.412      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.412      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[21] ; clock        ; clock       ; 1.000        ; -0.094     ; 4.412      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.325      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.325      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.325      ;
; -3.474 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[26] ; clock        ; clock       ; 1.000        ; -0.181     ; 4.325      ;
+--------+-------------------------------------------------------------------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; if_id:reg_ifid|out_pc4[15]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg16 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.463      ;
; 0.185 ; if_id:reg_ifid|out_pc4[11]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg12 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.463      ;
; 0.187 ; if_id:reg_ifid|out_pc4[2]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg3  ; clock        ; clock       ; 0.000        ; 0.140      ; 0.465      ;
; 0.188 ; if_id:reg_ifid|out_pc4[14]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg15 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.466      ;
; 0.192 ; if_id:reg_ifid|out_pc4[8]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg9  ; clock        ; clock       ; 0.000        ; 0.140      ; 0.470      ;
; 0.192 ; if_id:reg_ifid|out_pc4[5]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg6  ; clock        ; clock       ; 0.000        ; 0.140      ; 0.470      ;
; 0.215 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; if_id:reg_ifid|out_instruction[12]                                                                                     ; id_ex:reg_idex|idex_out_immediate[12]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ex_mem:reg_exmem|exmem_aluresult_out[13]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; id_ex:reg_idex|idex_out_reg2[10]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[10]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; id_ex:reg_idex|idex_out_rt[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; id_ex:reg_idex|idex_out_reg2[6]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.289 ; ex_mem:reg_exmem|exmem_reg2_out[15]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15                                      ; clock        ; clock       ; 0.000        ; 0.358      ; 0.785      ;
; 0.295 ; ex_mem:reg_exmem|exmem_reg2_out[5]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5                                       ; clock        ; clock       ; 0.000        ; 0.358      ; 0.791      ;
; 0.304 ; if_id:reg_ifid|out_pc4[6]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg7  ; clock        ; clock       ; 0.000        ; 0.140      ; 0.582      ;
; 0.305 ; if_id:reg_ifid|out_pc4[13]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg14 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.583      ;
; 0.307 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3                                     ; clock        ; clock       ; 0.000        ; 0.271      ; 0.716      ;
; 0.308 ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4                                       ; clock        ; clock       ; 0.000        ; 0.128      ; 0.574      ;
; 0.309 ; if_id:reg_ifid|out_pc4[10]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg11 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.587      ;
; 0.309 ; ex_mem:reg_exmem|exmem_reg2_out[3]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3                                       ; clock        ; clock       ; 0.000        ; 0.128      ; 0.575      ;
; 0.312 ; if_id:reg_ifid|out_pc4[7]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg8  ; clock        ; clock       ; 0.000        ; 0.140      ; 0.590      ;
; 0.312 ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.464      ;
; 0.315 ; if_id:reg_ifid|out_pc4[12]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg13 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.593      ;
; 0.315 ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                 ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.316 ; ex_mem:reg_exmem|exmem_reg2_out[12]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12                                      ; clock        ; clock       ; 0.000        ; 0.128      ; 0.582      ;
; 0.317 ; if_id:reg_ifid|out_pc4[9]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg10 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.595      ;
; 0.321 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|dffe3a[0]                         ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.145      ; 0.604      ;
; 0.322 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]                                                                                 ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; if_id:reg_ifid|out_pc4[4]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg5  ; clock        ; clock       ; 0.000        ; 0.140      ; 0.602      ;
; 0.325 ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9                                       ; clock        ; clock       ; 0.000        ; 0.264      ; 0.727      ;
; 0.325 ; ex_mem:reg_exmem|exmem_aluresult_out[1]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; id_ex:reg_idex|idex_out_reg2[9]                                                                                        ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; ex_mem:reg_exmem|exmem_aluresult_out[24]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[24]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ex_mem:reg_exmem|exmem_aluresult_out[10]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; if_id:reg_ifid|out_pc4[16]                                                                                             ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg17 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.609      ;
; 0.337 ; if_id:reg_ifid|out_instruction[6]                                                                                      ; id_ex:reg_idex|idex_out_immediate[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.337 ; pc:pc_reg|out_pc[20]                                                                                                   ; if_id:reg_ifid|out_pc4[20]                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.105      ; 0.594      ;
; 0.350 ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1                                     ; clock        ; clock       ; 0.000        ; 0.129      ; 0.617      ;
; 0.351 ; ex_mem:reg_exmem|exmem_reg2_out[7]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7                                       ; clock        ; clock       ; 0.000        ; 0.358      ; 0.847      ;
; 0.358 ; id_ex:reg_idex|idex_out_rt[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; bregmips:breg_id|regs_rtl_0_bypass[45]                                                                                 ; id_ex:reg_idex|idex_out_reg2[17]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; id_ex:reg_idex|idex_out_rd[0]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; id_ex:reg_idex|idex_out_rd[3]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; id_ex:reg_idex|idex_out_rd[2]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; id_ex:reg_idex|idex_out_rt[4]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; if_id:reg_ifid|out_instruction[6]                                                                                      ; pc:pc_reg|out_pc[8]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.114      ; 0.633      ;
; 0.368 ; if_id:reg_ifid|out_instruction[28]                                                                                     ; id_ex:reg_idex|idex_out_alu_op[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.181      ; 0.701      ;
; 0.369 ; bregmips:breg_id|regs_rtl_0_bypass[35]                                                                                 ; id_ex:reg_idex|idex_out_reg1[12]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; id_ex:reg_idex|idex_out_rt[2]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; id_ex:reg_idex|idex_out_rt[3]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.416      ; 0.930      ;
; 0.376 ; id_ex:reg_idex|idex_out_rd[1]                                                                                          ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; ex_mem:reg_exmem|exmem_reg2_out[25]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg7                                      ; clock        ; clock       ; 0.000        ; 0.402      ; 0.921      ;
; 0.385 ; ex_mem:reg_exmem|exmem_aluresult_out[12]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[12]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.147      ; 0.684      ;
; 0.393 ; ex_mem:reg_exmem|exmem_reg2_out[8]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8                                       ; clock        ; clock       ; 0.000        ; 0.249      ; 0.780      ;
; 0.396 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_address_reg1                                            ; clock        ; clock       ; 0.000        ; 0.413      ; 0.947      ;
; 0.401 ; if_id:reg_ifid|out_pc4[3]                                                                                              ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_datain_reg4  ; clock        ; clock       ; 0.000        ; 0.140      ; 0.679      ;
; 0.404 ; ex_mem:reg_exmem|exmem_reg2_out[22]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg4                                      ; clock        ; clock       ; 0.000        ; 0.236      ; 0.778      ;
; 0.407 ; ex_mem:reg_exmem|exmem_reg2_out[27]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg9                                      ; clock        ; clock       ; 0.000        ; 0.236      ; 0.781      ;
; 0.407 ; ex_mem:reg_exmem|exmem_aluresult_out[5]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3                                      ; clock        ; clock       ; 0.000        ; 0.284      ; 0.829      ;
; 0.413 ; ex_mem:reg_exmem|exmem_aluresult_out[26]                                                                               ; mem_wb:reg_memwb|memwb_out_result_alu[26]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.005      ; 0.570      ;
; 0.413 ; id_ex:reg_idex|idex_out_reg1[3]                                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; id_ex:reg_idex|idex_mem_write_out                                                                                      ; ex_mem:reg_exmem|exmem_memwrite_out                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.417 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0~porta_address_reg1 ; clock        ; clock       ; 0.000        ; 0.070      ; 0.625      ;
; 0.418 ; id_ex:reg_idex|idex_out_reg2[26]                                                                                       ; ex_mem:reg_exmem|exmem_reg2_out[26]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.423 ; pc:pc_reg|out_pc[26]                                                                                                   ; if_id:reg_ifid|out_pc4[26]                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.154      ; 0.729      ;
; 0.426 ; bregmips:breg_id|regs_rtl_0_bypass[73]                                                                                 ; id_ex:reg_idex|idex_out_reg2[31]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.140      ; 0.718      ;
; 0.429 ; bregmips:breg_id|regs_rtl_0_bypass[45]                                                                                 ; id_ex:reg_idex|idex_out_reg1[17]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.619      ;
; 0.431 ; ex_mem:reg_exmem|exmem_reg2_out[17]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17                                      ; clock        ; clock       ; 0.000        ; 0.358      ; 0.927      ;
; 0.438 ; ex_mem:reg_exmem|exmem_reg2_out[23]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg5                                      ; clock        ; clock       ; 0.000        ; 0.236      ; 0.812      ;
; 0.444 ; pc:pc_reg|out_pc[7]                                                                                                    ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_ho81:auto_generated|ram_block1a0~porta_address_reg5                                       ; clock        ; clock       ; 0.000        ; 0.169      ; 0.751      ;
; 0.444 ; pc:pc_reg|out_pc[7]                                                                                                    ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_ho81:auto_generated|ram_block1a18~porta_address_reg5                                      ; clock        ; clock       ; 0.000        ; 0.174      ; 0.756      ;
; 0.452 ; pc:pc_reg|out_pc[22]                                                                                                   ; if_id:reg_ifid|out_pc4[22]                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.123      ; 0.727      ;
; 0.454 ; bregmips:breg_id|regs_rtl_1_bypass[2]                                                                                  ; pc:pc_reg|out_pc[18]                                                                                                                             ; clock        ; clock       ; 0.000        ; 0.112      ; 0.718      ;
; 0.459 ; ex_mem:reg_exmem|exmem_aluresult_out[6]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4                                     ; clock        ; clock       ; 0.000        ; 0.133      ; 0.730      ;
; 0.459 ; bregmips:breg_id|regs_rtl_0_bypass[10]                                                                                 ; pc:pc_reg|out_pc[1]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.218      ; 0.829      ;
; 0.460 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; ex_mem:reg_exmem|exmem_aluresult_out[3]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1                                      ; clock        ; clock       ; 0.000        ; 0.142      ; 0.742      ;
; 0.462 ; bregmips:breg_id|regs_rtl_0_bypass[10]                                                                                 ; pc:pc_reg|out_pc[0]                                                                                                                              ; clock        ; clock       ; 0.000        ; 0.218      ; 0.832      ;
; 0.463 ; pc:pc_reg|out_pc[9]                                                                                                    ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_ho81:auto_generated|ram_block1a0~porta_address_reg7                                       ; clock        ; clock       ; 0.000        ; 0.142      ; 0.743      ;
; 0.463 ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[1] ; id_ex:reg_idex|altshift_taps:idex_mem_to_reg_out_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1|current_reg_q_w[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; ex_mem:reg_exmem|exmem_reg2_out[1]                                                                                     ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1                                       ; clock        ; clock       ; 0.000        ; 0.415      ; 1.017      ;
; 0.464 ; ex_mem:reg_exmem|exmem_aluresult_out[9]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7                                      ; clock        ; clock       ; 0.000        ; 0.159      ; 0.761      ;
; 0.468 ; ex_mem:reg_exmem|exmem_aluresult_out[0]                                                                                ; mem_wb:reg_memwb|memwb_out_result_alu[0]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.142     ; 0.478      ;
; 0.471 ; pc:pc_reg|out_pc[9]                                                                                                    ; minst:mi_if|altsyncram:altsyncram_component|altsyncram_ho81:auto_generated|ram_block1a18~porta_address_reg7                                      ; clock        ; clock       ; 0.000        ; 0.147      ; 0.756      ;
; 0.473 ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                                 ; bregmips:breg_id|regs_rtl_0_bypass[3]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.168      ; 0.793      ;
; 0.473 ; bregmips:breg_id|regs_rtl_0_bypass[61]                                                                                 ; id_ex:reg_idex|idex_out_reg1[25]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.625      ;
; 0.475 ; pc:pc_reg|out_pc[20]                                                                                                   ; if_id:reg_ifid|out_pc4[21]                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.105      ; 0.732      ;
; 0.475 ; id_ex:reg_idex|idex_out_regdest[0]                                                                                     ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.619      ;
; 0.478 ; id_ex:reg_idex|idex_out_regdest[0]                                                                                     ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.622      ;
; 0.479 ; ex_mem:reg_exmem|exmem_reg2_out[16]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16                                      ; clock        ; clock       ; 0.000        ; 0.194      ; 0.811      ;
; 0.481 ; id_ex:reg_idex|idex_out_regdest[0]                                                                                     ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.625      ;
; 0.483 ; if_id:reg_ifid|out_instruction[26]                                                                                     ; id_ex:reg_idex|idex_mem_to_reg_out[1]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.635      ;
; 0.484 ; ex_mem:reg_exmem|exmem_aluresult_out[6]                                                                                ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4                                      ; clock        ; clock       ; 0.000        ; 0.146      ; 0.768      ;
; 0.484 ; bregmips:breg_id|regs_rtl_0_bypass[55]                                                                                 ; id_ex:reg_idex|idex_out_reg1[22]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.680      ;
; 0.490 ; ex_mem:reg_exmem|exmem_reg2_out[21]                                                                                    ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg3                                      ; clock        ; clock       ; 0.000        ; 0.292      ; 0.920      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 6.400  ; 6.400  ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 6.302  ; 6.302  ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 6.152  ; 6.152  ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 6.107  ; 6.107  ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.149  ; 6.149  ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.973  ; 5.973  ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 5.794  ; 5.794  ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.104  ; 6.104  ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 5.834  ; 5.834  ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.344  ; 6.344  ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.806  ; 5.806  ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.279  ; 6.279  ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.070  ; 6.070  ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 6.287  ; 6.287  ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 6.062  ; 6.062  ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.246  ; 6.246  ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 6.056  ; 6.056  ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 6.039  ; 6.039  ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.978  ; 5.978  ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.964  ; 5.964  ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.977  ; 5.977  ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.871  ; 5.871  ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 5.803  ; 5.803  ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 6.176  ; 6.176  ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.993  ; 5.993  ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 6.024  ; 6.024  ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 6.283  ; 6.283  ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 6.095  ; 6.095  ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.970  ; 5.970  ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.212  ; 6.212  ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.942  ; 5.942  ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 6.101  ; 6.101  ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 6.400  ; 6.400  ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.267  ; 6.267  ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 6.209  ; 6.209  ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.238  ; 6.238  ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.107  ; 6.107  ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 6.200  ; 6.200  ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 5.987  ; 5.987  ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 5.849  ; 5.849  ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.012  ; 6.012  ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.952  ; 5.952  ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.094  ; 6.094  ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.985  ; 5.985  ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 6.038  ; 6.038  ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 6.195  ; 6.195  ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 6.016  ; 6.016  ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.092  ; 6.092  ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.811  ; 5.811  ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.296  ; 6.296  ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.368  ; 6.368  ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.395  ; 6.395  ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.231  ; 6.231  ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 6.145  ; 6.145  ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.927  ; 5.927  ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 5.894  ; 5.894  ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.182  ; 6.182  ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 5.970  ; 5.970  ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.080  ; 6.080  ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 6.099  ; 6.099  ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.121  ; 6.121  ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.111  ; 6.111  ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.257  ; 6.257  ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.106  ; 6.106  ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 4.459  ; 4.459  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.459  ; 4.459  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.977  ; 3.977  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.891  ; 3.891  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.906  ; 3.906  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.585  ; 3.585  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 4.426  ; 4.426  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.609  ; 3.609  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.842  ; 3.842  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.866  ; 3.866  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.045  ; 4.045  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 4.051  ; 4.051  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.992  ; 3.992  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 4.077  ; 4.077  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.964  ; 3.964  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 4.004  ; 4.004  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 3.967  ; 3.967  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 4.217  ; 4.217  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.292  ; 4.292  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.155  ; 4.155  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.124  ; 4.124  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 4.187  ; 4.187  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.177  ; 4.177  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.129  ; 4.129  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 3.957  ; 3.957  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.041  ; 4.041  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.849  ; 3.849  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 4.109  ; 4.109  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.116  ; 4.116  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 4.395  ; 4.395  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 4.409  ; 4.409  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.991  ; 3.991  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.005  ; 4.005  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 7.544  ; 7.544  ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 7.544  ; 7.544  ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 5.637  ; 5.637  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 7.444  ; 7.444  ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 6.651  ; 6.651  ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 6.068  ; 6.068  ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 6.393  ; 6.393  ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 6.250  ; 6.250  ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 6.204  ; 6.204  ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 5.924  ; 5.924  ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 6.178  ; 6.178  ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 6.415  ; 6.415  ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 6.345  ; 6.345  ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 6.200  ; 6.200  ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 6.009  ; 6.009  ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 6.402  ; 6.402  ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 6.159  ; 6.159  ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 6.417  ; 6.417  ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 6.396  ; 6.396  ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 6.382  ; 6.382  ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 7.055  ; 7.055  ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 6.821  ; 6.821  ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 6.835  ; 6.835  ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 7.067  ; 7.067  ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 6.570  ; 6.570  ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 6.995  ; 6.995  ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 6.466  ; 6.466  ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 6.692  ; 6.692  ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 6.926  ; 6.926  ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 7.069  ; 7.069  ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 7.025  ; 7.025  ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 7.198  ; 7.198  ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 7.444  ; 7.444  ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 7.233  ; 7.233  ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 7.216  ; 7.216  ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 7.321  ; 7.321  ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 9.320  ; 9.320  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 9.288  ; 9.288  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 8.562  ; 8.562  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 8.937  ; 8.937  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 8.708  ; 8.708  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 8.567  ; 8.567  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 9.320  ; 9.320  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 8.784  ; 8.784  ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 8.217  ; 8.217  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 8.176  ; 8.176  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 8.217  ; 8.217  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 7.893  ; 7.893  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 7.915  ; 7.915  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 7.692  ; 7.692  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 7.925  ; 7.925  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 7.933  ; 7.933  ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 7.983  ; 7.983  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 7.801  ; 7.801  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 7.995  ; 7.995  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 7.983  ; 7.983  ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 8.276  ; 8.276  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 8.255  ; 8.255  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 8.272  ; 8.272  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 8.274  ; 8.274  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 8.273  ; 8.273  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 8.276  ; 8.276  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 8.235  ; 8.235  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 8.218  ; 8.218  ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 9.644  ; 9.644  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 8.937  ; 8.937  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 9.061  ; 9.061  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 9.644  ; 9.644  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 9.104  ; 9.104  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 9.649  ; 9.649  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 8.918  ; 8.918  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 9.384  ; 9.384  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 9.909  ; 9.909  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 9.012  ; 9.012  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 10.073 ; 10.073 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 10.073 ; 10.073 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 8.905  ; 8.905  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 9.297  ; 9.297  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 9.530  ; 9.530  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 8.614  ; 8.614  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 8.427  ; 8.427  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 9.451  ; 9.451  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 9.339  ; 9.339  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 8.869  ; 8.869  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 9.438  ; 9.438  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 9.202  ; 9.202  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 9.689  ; 9.689  ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 6.302 ; 6.302 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 6.152 ; 6.152 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.149 ; 6.149 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.973 ; 5.973 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 5.834 ; 5.834 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.344 ; 6.344 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.279 ; 6.279 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 6.287 ; 6.287 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 6.062 ; 6.062 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.246 ; 6.246 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 6.039 ; 6.039 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.978 ; 5.978 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.964 ; 5.964 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.871 ; 5.871 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 5.803 ; 5.803 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 6.176 ; 6.176 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 6.024 ; 6.024 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 6.283 ; 6.283 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 6.095 ; 6.095 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.970 ; 5.970 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.212 ; 6.212 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.942 ; 5.942 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 6.101 ; 6.101 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 6.400 ; 6.400 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.811 ; 5.811 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.267 ; 6.267 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.238 ; 6.238 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 6.200 ; 6.200 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 5.987 ; 5.987 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 5.849 ; 5.849 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.012 ; 6.012 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.952 ; 5.952 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.094 ; 6.094 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.985 ; 5.985 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 6.195 ; 6.195 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.092 ; 6.092 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.811 ; 5.811 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.296 ; 6.296 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.368 ; 6.368 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.395 ; 6.395 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.231 ; 6.231 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 6.145 ; 6.145 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.927 ; 5.927 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.182 ; 6.182 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 5.970 ; 5.970 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.080 ; 6.080 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 6.099 ; 6.099 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.111 ; 6.111 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.257 ; 6.257 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.106 ; 6.106 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.585 ; 3.585 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.977 ; 3.977 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.585 ; 3.585 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 4.426 ; 4.426 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.609 ; 3.609 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.842 ; 3.842 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.866 ; 3.866 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.992 ; 3.992 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 4.077 ; 4.077 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 4.004 ; 4.004 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 3.967 ; 3.967 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 4.217 ; 4.217 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.177 ; 4.177 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 3.957 ; 3.957 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 4.109 ; 4.109 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.116 ; 4.116 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 4.409 ; 4.409 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 4.022 ; 4.022 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 4.022 ; 4.022 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.120 ; 4.120 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 4.404 ; 4.404 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.120 ; 4.120 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.750 ; 4.750 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.340 ; 4.340 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.617 ; 4.617 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 4.685 ; 4.685 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.835 ; 4.835 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.912 ; 4.912 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.474 ; 4.474 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.493 ; 4.493 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.552 ; 4.552 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 4.853 ; 4.853 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 4.743 ; 4.743 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.899 ; 4.899 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 6.002 ; 6.002 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 5.630 ; 5.630 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 6.390 ; 6.390 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 5.859 ; 5.859 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.759 ; 5.759 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.473 ; 5.473 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.507 ; 5.507 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.492 ; 5.492 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 5.479 ; 5.479 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.492 ; 5.492 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 5.498 ; 5.498 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.489 ; 5.489 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.476 ; 5.476 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.556 ; 5.556 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.604 ; 5.604 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.618 ; 5.618 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.605 ; 5.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.608 ; 5.608 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.577 ; 5.577 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.556 ; 5.556 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 5.424 ; 5.424 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.430 ; 5.430 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 6.054 ; 6.054 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 6.631 ; 6.631 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.954 ; 5.954 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.961 ; 5.961 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 6.692 ; 6.692 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.961 ; 5.961 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 6.952 ; 6.952 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 6.167 ; 6.167 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 6.752 ; 6.752 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 5.587 ; 5.587 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 5.980 ; 5.980 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 6.204 ; 6.204 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 5.123 ; 5.123 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.075 ; 5.075 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.653 ; 5.653 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.541 ; 5.541 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.075 ; 5.075 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.643 ; 5.643 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.415 ; 5.415 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Propagation Delay                                                        ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 5.781 ; 5.781 ; 5.781 ; 5.781 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 4.729 ; 4.729 ; 4.729 ; 4.729 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.736 ; 4.736 ; 4.736 ; 4.736 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 4.916 ; 4.916 ; 4.916 ; 4.916 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.727 ; 4.727 ; 4.727 ; 4.727 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 4.935 ; 4.935 ; 4.935 ; 4.935 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.920 ; 4.920 ; 4.920 ; 4.920 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.993 ; 4.993 ; 4.993 ; 4.993 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 5.010 ; 5.010 ; 5.010 ; 5.010 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 5.011 ; 5.011 ; 5.011 ; 5.011 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 5.014 ; 5.014 ; 5.014 ; 5.014 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.973 ; 4.973 ; 4.973 ; 4.973 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.848 ; 4.848 ; 4.848 ; 4.848 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 5.370 ; 5.370 ; 5.370 ; 5.370 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 5.494 ; 5.494 ; 5.494 ; 5.494 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 5.797 ; 5.797 ; 5.797 ; 5.797 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 6.340 ; 6.340 ; 6.340 ; 6.340 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 5.608 ; 5.608 ; 5.608 ; 5.608 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 5.707 ; 5.707 ; 5.707 ; 5.707 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 6.424 ; 6.424 ; 6.424 ; 6.424 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 5.256 ; 5.256 ; 5.256 ; 5.256 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.778 ; 4.778 ; 4.778 ; 4.778 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 5.331 ; 5.331 ; 5.331 ; 5.331 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 5.579 ; 5.579 ; 5.579 ; 5.579 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 5.467 ; 5.467 ; 5.467 ; 5.467 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 5.566 ; 5.566 ; 5.566 ; 5.566 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 5.330 ; 5.330 ; 5.330 ; 5.330 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 6.291 ; 6.291 ; 6.291 ; 6.291 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 5.939 ; 5.939 ; 5.939 ; 5.939 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.567 ; 5.567 ; 5.567 ; 5.567 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 5.789 ; 5.789 ; 5.789 ; 5.789 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 5.130 ; 5.130 ; 5.130 ; 5.130 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.844 ; 4.844 ; 4.844 ; 4.844 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.648 ; 4.648 ; 4.648 ; 4.648 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.877 ; 4.877 ; 4.877 ; 4.877 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.884 ; 4.884 ; 4.884 ; 4.884 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.643 ; 4.643 ; 4.643 ; 4.643 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.851 ; 4.851 ; 4.851 ; 4.851 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 5.251 ; 5.251 ; 5.251 ; 5.251 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 5.273 ; 5.273 ; 5.273 ; 5.273 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 5.216 ; 5.216 ; 5.216 ; 5.216 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.514 ; 4.514 ; 4.514 ; 4.514 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 5.020 ; 5.020 ; 5.020 ; 5.020 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.521 ; 4.521 ; 4.521 ; 4.521 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 5.737 ; 5.737 ; 5.737 ; 5.737 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 5.059 ; 5.059 ; 5.059 ; 5.059 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 5.958 ; 5.958 ; 5.958 ; 5.958 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 5.769 ; 5.769 ; 5.769 ; 5.769 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 6.236 ; 6.236 ; 6.236 ; 6.236 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 6.764 ; 6.764 ; 6.764 ; 6.764 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 5.294 ; 5.294 ; 5.294 ; 5.294 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 5.919 ; 5.919 ; 5.919 ; 5.919 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 5.330 ; 5.330 ; 5.330 ; 5.330 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 5.570 ; 5.570 ; 5.570 ; 5.570 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 5.461 ; 5.461 ; 5.461 ; 5.461 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.991 ; 4.991 ; 4.991 ; 4.991 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 5.332 ; 5.332 ; 5.332 ; 5.332 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
+-------------------+----------------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Minimum Propagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 5.497 ; 5.497 ; 5.497 ; 5.497 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.764 ; 4.764 ; 4.764 ; 4.764 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 5.531 ; 5.531 ; 5.531 ; 5.531 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.486 ; 4.486 ; 4.486 ; 4.486 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 4.235 ; 4.235 ; 4.235 ; 4.235 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.243 ; 4.243 ; 4.243 ; 4.243 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.127 ; 4.127 ; 4.127 ; 4.127 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.133 ; 4.133 ; 4.133 ; 4.133 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.141 ; 4.141 ; 4.141 ; 4.141 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.931 ; 4.931 ; 4.931 ; 4.931 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.970 ; 4.970 ; 4.970 ; 4.970 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 5.485 ; 5.485 ; 5.485 ; 5.485 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 5.922 ; 5.922 ; 5.922 ; 5.922 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.463 ; 4.463 ; 4.463 ; 4.463 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.276 ; 4.276 ; 4.276 ; 4.276 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.614 ; 4.614 ; 4.614 ; 4.614 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.272 ; 4.272 ; 4.272 ; 4.272 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.848 ; 4.848 ; 4.848 ; 4.848 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.614 ; 4.614 ; 4.614 ; 4.614 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.098 ; 5.098 ; 5.098 ; 5.098 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 5.000 ; 5.000 ; 5.000 ; 5.000 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 4.787 ; 4.787 ; 4.787 ; 4.787 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.269 ; 4.269 ; 4.269 ; 4.269 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.296 ; 4.296 ; 4.296 ; 4.296 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.312 ; 4.312 ; 4.312 ; 4.312 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.114 ; 4.114 ; 4.114 ; 4.114 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.296 ; 4.296 ; 4.296 ; 4.296 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.633 ; 4.633 ; 4.633 ; 4.633 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 4.636 ; 4.636 ; 4.636 ; 4.636 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.584 ; 4.584 ; 4.584 ; 4.584 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.138 ; 4.138 ; 4.138 ; 4.138 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.644 ; 4.644 ; 4.644 ; 4.644 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.145 ; 4.145 ; 4.145 ; 4.145 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.768 ; 4.768 ; 4.768 ; 4.768 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 5.351 ; 5.351 ; 5.351 ; 5.351 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.006 ; 5.006 ; 5.006 ; 5.006 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 5.531 ; 5.531 ; 5.531 ; 5.531 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.260 ; 4.260 ; 4.260 ; 4.260 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.879 ; 4.879 ; 4.879 ; 4.879 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 3.800 ; 3.800 ; 3.800 ; 3.800 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.315 ; 4.315 ; 4.315 ; 4.315 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.442 ; 4.442 ; 4.442 ; 4.442 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
+-------------------+----------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.826    ; 0.185 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -7.826    ; 0.185 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1901.969 ; 0.0   ; 0.0      ; 0.0     ; -1588.782           ;
;  clock           ; -1901.969 ; 0.000 ; N/A      ; N/A     ; -1588.782           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.585 ; 11.585 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 11.194 ; 11.194 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.958 ; 10.958 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.856 ; 10.856 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 10.319 ; 10.319 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 10.967 ; 10.967 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.368 ; 10.368 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 11.355 ; 11.355 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.337 ; 10.337 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 10.917 ; 10.917 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 11.182 ; 11.182 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.690 ; 10.690 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 11.247 ; 11.247 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.700 ; 10.700 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.761 ; 10.761 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.679 ; 10.679 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.664 ; 10.664 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.689 ; 10.689 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.425 ; 10.425 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.939 ; 10.939 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.689 ; 10.689 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.749 ; 10.749 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 11.192 ; 11.192 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.889 ; 10.889 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.656 ; 10.656 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 11.212 ; 11.212 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 10.623 ; 10.623 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.949 ; 10.949 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 11.585 ; 11.585 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.641 ; 11.641 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 11.228 ; 11.228 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 11.090 ; 11.090 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 10.693 ; 10.693 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 10.394 ; 10.394 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 10.715 ; 10.715 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.640 ; 10.640 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.938 ; 10.938 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.683 ; 10.683 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.804 ; 10.804 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 11.031 ; 11.031 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.621 ; 10.621 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 10.961 ; 10.961 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.344 ; 10.344 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 11.330 ; 11.330 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.518 ; 11.518 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.253 ; 11.253 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 11.105 ; 11.105 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.556 ; 10.556 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.365 ; 10.365 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 11.174 ; 11.174 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 11.641 ; 11.641 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.661 ; 10.661 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.800 ; 10.800 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.855 ; 10.855 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.841 ; 10.841 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 11.127 ; 11.127 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.493  ; 8.493  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 8.491  ; 8.491  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 7.571  ; 7.571  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 7.396  ; 7.396  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.301  ; 7.301  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 6.758  ; 6.758  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 8.493  ; 8.493  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 6.775  ; 6.775  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 7.361  ; 7.361  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.361  ; 7.361  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 7.769  ; 7.769  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.703  ; 7.703  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 7.480  ; 7.480  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.644  ; 7.644  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 7.422  ; 7.422  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.514  ; 7.514  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.427  ; 7.427  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 8.092  ; 8.092  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.250  ; 8.250  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.988  ; 7.988  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.806  ; 7.806  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 7.886  ; 7.886  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.885  ; 7.885  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.781  ; 7.781  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.612  ; 7.612  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 7.306  ; 7.306  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 7.789  ; 7.789  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 7.798  ; 7.798  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 8.345  ; 8.345  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 8.353  ; 8.353  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 7.487  ; 7.487  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.538  ; 7.538  ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 14.288 ; 14.288 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 14.288 ; 14.288 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 11.390 ; 11.390 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 15.230 ; 15.230 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 13.392 ; 13.392 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 12.571 ; 12.571 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 12.996 ; 12.996 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 12.626 ; 12.626 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 12.623 ; 12.623 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 12.233 ; 12.233 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.609 ; 12.609 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 13.199 ; 13.199 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 12.934 ; 12.934 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 12.701 ; 12.701 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 12.313 ; 12.313 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 13.047 ; 13.047 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 12.433 ; 12.433 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.028 ; 13.028 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 13.058 ; 13.058 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 12.963 ; 12.963 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 14.422 ; 14.422 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 13.923 ; 13.923 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 13.945 ; 13.945 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 14.471 ; 14.471 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 13.485 ; 13.485 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 14.341 ; 14.341 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.206 ; 13.206 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 13.493 ; 13.493 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 14.002 ; 14.002 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 14.397 ; 14.397 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 14.307 ; 14.307 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 14.652 ; 14.652 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 15.230 ; 15.230 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 14.641 ; 14.641 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 14.757 ; 14.757 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 14.788 ; 14.788 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.051 ; 19.051 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 18.958 ; 18.958 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 17.549 ; 17.549 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 18.527 ; 18.527 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 17.918 ; 17.918 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 17.494 ; 17.494 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 19.051 ; 19.051 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 18.094 ; 18.094 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 16.605 ; 16.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 16.507 ; 16.507 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 16.605 ; 16.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 16.013 ; 16.013 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 16.073 ; 16.073 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 15.483 ; 15.483 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 16.071 ; 16.071 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 16.053 ; 16.053 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.656 ; 16.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.646 ; 16.646 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.656 ; 16.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.600 ; 16.600 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.141 ; 16.141 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 16.656 ; 16.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.605 ; 16.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.628 ; 16.628 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 16.794 ; 16.794 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 16.768 ; 16.768 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 16.782 ; 16.782 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 16.794 ; 16.794 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 16.786 ; 16.786 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 16.790 ; 16.790 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 16.755 ; 16.755 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 16.706 ; 16.706 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 19.750 ; 19.750 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 17.369 ; 17.369 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 17.393 ; 17.393 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 18.342 ; 18.342 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 17.456 ; 17.456 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 18.629 ; 18.629 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 19.750 ; 19.750 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 18.393 ; 18.393 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 20.364 ; 20.364 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 18.716 ; 18.716 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 19.858 ; 19.858 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 18.550 ; 18.550 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 19.363 ; 19.363 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 20.364 ; 20.364 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 18.651 ; 18.651 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 18.848 ; 18.848 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 20.562 ; 20.562 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 20.562 ; 20.562 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 18.390 ; 18.390 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 18.991 ; 18.991 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 19.508 ; 19.508 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 17.789 ; 17.789 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 17.320 ; 17.320 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 17.371 ; 17.371 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 19.835 ; 19.835 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 19.038 ; 19.038 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 19.666 ; 19.666 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 19.441 ; 19.441 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.289 ; 18.289 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 19.713 ; 19.713 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 19.026 ; 19.026 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 19.835 ; 19.835 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 6.302 ; 6.302 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 6.152 ; 6.152 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.149 ; 6.149 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 5.973 ; 5.973 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 5.794 ; 5.794 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 5.834 ; 5.834 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.344 ; 6.344 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 6.279 ; 6.279 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.070 ; 6.070 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 6.287 ; 6.287 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 6.062 ; 6.062 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.246 ; 6.246 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 6.056 ; 6.056 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 6.039 ; 6.039 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 5.978 ; 5.978 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 5.964 ; 5.964 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 5.871 ; 5.871 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 5.803 ; 5.803 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 6.176 ; 6.176 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 6.024 ; 6.024 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 6.283 ; 6.283 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 6.095 ; 6.095 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.970 ; 5.970 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.212 ; 6.212 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 5.942 ; 5.942 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 6.101 ; 6.101 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 6.400 ; 6.400 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.811 ; 5.811 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 6.267 ; 6.267 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.238 ; 6.238 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.107 ; 6.107 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 6.200 ; 6.200 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 5.987 ; 5.987 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 5.849 ; 5.849 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.012 ; 6.012 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.952 ; 5.952 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.094 ; 6.094 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.985 ; 5.985 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 6.195 ; 6.195 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 6.016 ; 6.016 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.092 ; 6.092 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.811 ; 5.811 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.296 ; 6.296 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.368 ; 6.368 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.395 ; 6.395 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.231 ; 6.231 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 6.145 ; 6.145 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.927 ; 5.927 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 6.182 ; 6.182 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 5.970 ; 5.970 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.080 ; 6.080 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 6.099 ; 6.099 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.111 ; 6.111 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 6.257 ; 6.257 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.106 ; 6.106 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.585 ; 3.585 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.977 ; 3.977 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.585 ; 3.585 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 4.426 ; 4.426 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.609 ; 3.609 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.842 ; 3.842 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 3.866 ; 3.866 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 4.045 ; 4.045 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.992 ; 3.992 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 4.077 ; 4.077 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 4.004 ; 4.004 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 3.967 ; 3.967 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 4.217 ; 4.217 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 4.177 ; 4.177 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 3.957 ; 3.957 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 4.041 ; 4.041 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 4.109 ; 4.109 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.116 ; 4.116 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 4.409 ; 4.409 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.991 ; 3.991 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 4.005 ; 4.005 ; Rise       ; clock           ;
; FPGA_selectmux[*]     ; clock      ; 4.022 ; 4.022 ; Rise       ; clock           ;
;  FPGA_selectmux[0]    ; clock      ; 4.022 ; 4.022 ; Rise       ; clock           ;
;  FPGA_selectmux[1]    ; clock      ; 4.239 ; 4.239 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.120 ; 4.120 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 4.404 ; 4.404 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.120 ; 4.120 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.750 ; 4.750 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.340 ; 4.340 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.295 ; 4.295 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.298 ; 4.298 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.617 ; 4.617 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 4.685 ; 4.685 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 5.132 ; 5.132 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.835 ; 4.835 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.912 ; 4.912 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.474 ; 4.474 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.493 ; 4.493 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.403 ; 4.403 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.552 ; 4.552 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 4.853 ; 4.853 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 4.743 ; 4.743 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.899 ; 4.899 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 6.358 ; 6.358 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 6.002 ; 6.002 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 5.630 ; 5.630 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 6.390 ; 6.390 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 5.859 ; 5.859 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.759 ; 5.759 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.473 ; 5.473 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.507 ; 5.507 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.492 ; 5.492 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 5.479 ; 5.479 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.492 ; 5.492 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.294 ; 5.294 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 5.498 ; 5.498 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.489 ; 5.489 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.476 ; 5.476 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.556 ; 5.556 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.604 ; 5.604 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.618 ; 5.618 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.605 ; 5.605 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.608 ; 5.608 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.577 ; 5.577 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.556 ; 5.556 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 5.424 ; 5.424 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.430 ; 5.430 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 6.054 ; 6.054 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 6.631 ; 6.631 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.954 ; 5.954 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.961 ; 5.961 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 6.692 ; 6.692 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.961 ; 5.961 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 6.952 ; 6.952 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 6.167 ; 6.167 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 6.752 ; 6.752 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 5.587 ; 5.587 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 5.980 ; 5.980 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 6.204 ; 6.204 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 5.104 ; 5.104 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 5.123 ; 5.123 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.075 ; 5.075 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.414 ; 5.414 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.653 ; 5.653 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.541 ; 5.541 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.075 ; 5.075 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.643 ; 5.643 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.415 ; 5.415 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Progagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 10.737 ; 10.737 ; 10.737 ; 10.737 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 11.106 ; 11.106 ; 11.106 ; 11.106 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.682 ; 10.682 ; 10.682 ; 10.682 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 12.239 ; 12.239 ; 12.239 ; 12.239 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 9.497  ; 9.497  ; 9.497  ; 9.497  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 9.582  ; 9.582  ; 9.582  ; 9.582  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 9.588  ; 9.588  ; 9.588  ; 9.588  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 9.937  ; 9.937  ; 9.937  ; 9.937  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 9.956  ; 9.956  ; 9.956  ; 9.956  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 9.925  ; 9.925  ; 9.925  ; 9.925  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 10.067 ; 10.067 ; 10.067 ; 10.067 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 10.093 ; 10.093 ; 10.093 ; 10.093 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 10.054 ; 10.054 ; 10.054 ; 10.054 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 10.586 ; 10.586 ; 10.586 ; 10.586 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 9.722  ; 9.722  ; 9.722  ; 9.722  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 10.896 ; 10.896 ; 10.896 ; 10.896 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.665 ; 10.665 ; 10.665 ; 10.665 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 11.516 ; 11.516 ; 11.516 ; 11.516 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 12.657 ; 12.657 ; 12.657 ; 12.657 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 12.162 ; 12.162 ; 12.162 ; 12.162 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 13.169 ; 13.169 ; 13.169 ; 13.169 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 11.453 ; 11.453 ; 11.453 ; 11.453 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 11.646 ; 11.646 ; 11.646 ; 11.646 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 12.709 ; 12.709 ; 12.709 ; 12.709 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 10.537 ; 10.537 ; 10.537 ; 10.537 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 11.138 ; 11.138 ; 11.138 ; 11.138 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 11.655 ; 11.655 ; 11.655 ; 11.655 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.936  ; 9.936  ; 9.936  ; 9.936  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 9.467  ; 9.467  ; 9.467  ; 9.467  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 9.518  ; 9.518  ; 9.518  ; 9.518  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 10.740 ; 10.740 ; 10.740 ; 10.740 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 11.368 ; 11.368 ; 11.368 ; 11.368 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 11.143 ; 11.143 ; 11.143 ; 11.143 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.991  ; 9.991  ; 9.991  ; 9.991  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 11.415 ; 11.415 ; 11.415 ; 11.415 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 10.728 ; 10.728 ; 10.728 ; 10.728 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 11.537 ; 11.537 ; 11.537 ; 11.537 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 12.542 ; 12.542 ; 12.542 ; 12.542 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 11.133 ; 11.133 ; 11.133 ; 11.133 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 12.111 ; 12.111 ; 12.111 ; 12.111 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 11.502 ; 11.502 ; 11.502 ; 11.502 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 11.078 ; 11.078 ; 11.078 ; 11.078 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 12.635 ; 12.635 ; 12.635 ; 12.635 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 11.678 ; 11.678 ; 11.678 ; 11.678 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 10.399 ; 10.399 ; 10.399 ; 10.399 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 10.503 ; 10.503 ; 10.503 ; 10.503 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 9.966  ; 9.966  ; 9.966  ; 9.966  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.972  ; 9.972  ; 9.972  ; 9.972  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.957  ; 9.957  ; 9.957  ; 9.957  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 9.857  ; 9.857  ; 9.857  ; 9.857  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 9.876  ; 9.876  ; 9.876  ; 9.876  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 9.847  ; 9.847  ; 9.847  ; 9.847  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 9.853  ; 9.853  ; 9.853  ; 9.853  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 9.845  ; 9.845  ; 9.845  ; 9.845  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 10.720 ; 10.720 ; 10.720 ; 10.720 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 10.722 ; 10.722 ; 10.722 ; 10.722 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 10.747 ; 10.747 ; 10.747 ; 10.747 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 10.729 ; 10.729 ; 10.729 ; 10.729 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 10.735 ; 10.735 ; 10.735 ; 10.735 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 10.660 ; 10.660 ; 10.660 ; 10.660 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 8.959  ; 8.959  ; 8.959  ; 8.959  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 9.886  ; 9.886  ; 9.886  ; 9.886  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 9.022  ; 9.022  ; 9.022  ; 9.022  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 10.196 ; 10.196 ; 10.196 ; 10.196 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 11.320 ; 11.320 ; 11.320 ; 11.320 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 9.965  ; 9.965  ; 9.965  ; 9.965  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 11.953 ; 11.953 ; 11.953 ; 11.953 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 13.094 ; 13.094 ; 13.094 ; 13.094 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 11.785 ; 11.785 ; 11.785 ; 11.785 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 12.599 ; 12.599 ; 12.599 ; 12.599 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 13.606 ; 13.606 ; 13.606 ; 13.606 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 11.890 ; 11.890 ; 11.890 ; 11.890 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 12.083 ; 12.083 ; 12.083 ; 12.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 12.803 ; 12.803 ; 12.803 ; 12.803 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 10.631 ; 10.631 ; 10.631 ; 10.631 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 11.749 ; 11.749 ; 11.749 ; 11.749 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 10.030 ; 10.030 ; 10.030 ; 10.030 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 9.612  ; 9.612  ; 9.612  ; 9.612  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 10.752 ; 10.752 ; 10.752 ; 10.752 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 11.352 ; 11.352 ; 11.352 ; 11.352 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 11.097 ; 11.097 ; 11.097 ; 11.097 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 9.982  ; 9.982  ; 9.982  ; 9.982  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 11.395 ; 11.395 ; 11.395 ; 11.395 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Minimum Progagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 5.497 ; 5.497 ; 5.497 ; 5.497 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 4.764 ; 4.764 ; 4.764 ; 4.764 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 4.927 ; 4.927 ; 4.927 ; 4.927 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 5.531 ; 5.531 ; 5.531 ; 5.531 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.486 ; 4.486 ; 4.486 ; 4.486 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 4.527 ; 4.527 ; 4.527 ; 4.527 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 4.235 ; 4.235 ; 4.235 ; 4.235 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.243 ; 4.243 ; 4.243 ; 4.243 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 4.387 ; 4.387 ; 4.387 ; 4.387 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.127 ; 4.127 ; 4.127 ; 4.127 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.133 ; 4.133 ; 4.133 ; 4.133 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.149 ; 4.149 ; 4.149 ; 4.149 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.141 ; 4.141 ; 4.141 ; 4.141 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.092 ; 4.092 ; 4.092 ; 4.092 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.931 ; 4.931 ; 4.931 ; 4.931 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 5.070 ; 5.070 ; 5.070 ; 5.070 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.970 ; 4.970 ; 4.970 ; 4.970 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 5.485 ; 5.485 ; 5.485 ; 5.485 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 5.922 ; 5.922 ; 5.922 ; 5.922 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.146 ; 5.146 ; 5.146 ; 5.146 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 5.379 ; 5.379 ; 5.379 ; 5.379 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.463 ; 4.463 ; 4.463 ; 4.463 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 4.276 ; 4.276 ; 4.276 ; 4.276 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 4.614 ; 4.614 ; 4.614 ; 4.614 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.272 ; 4.272 ; 4.272 ; 4.272 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.848 ; 4.848 ; 4.848 ; 4.848 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.614 ; 4.614 ; 4.614 ; 4.614 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.098 ; 5.098 ; 5.098 ; 5.098 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 5.000 ; 5.000 ; 5.000 ; 5.000 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 4.787 ; 4.787 ; 4.787 ; 4.787 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 4.623 ; 4.623 ; 4.623 ; 4.623 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.269 ; 4.269 ; 4.269 ; 4.269 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.296 ; 4.296 ; 4.296 ; 4.296 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.312 ; 4.312 ; 4.312 ; 4.312 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.114 ; 4.114 ; 4.114 ; 4.114 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.296 ; 4.296 ; 4.296 ; 4.296 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.633 ; 4.633 ; 4.633 ; 4.633 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 4.636 ; 4.636 ; 4.636 ; 4.636 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.584 ; 4.584 ; 4.584 ; 4.584 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.138 ; 4.138 ; 4.138 ; 4.138 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.644 ; 4.644 ; 4.644 ; 4.644 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.145 ; 4.145 ; 4.145 ; 4.145 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.768 ; 4.768 ; 4.768 ; 4.768 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 5.351 ; 5.351 ; 5.351 ; 5.351 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.006 ; 5.006 ; 5.006 ; 5.006 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 5.531 ; 5.531 ; 5.531 ; 5.531 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 4.260 ; 4.260 ; 4.260 ; 4.260 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.655 ; 4.655 ; 4.655 ; 4.655 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.879 ; 4.879 ; 4.879 ; 4.879 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 3.800 ; 3.800 ; 3.800 ; 3.800 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.315 ; 4.315 ; 4.315 ; 4.315 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 4.442 ; 4.442 ; 4.442 ; 4.442 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
+-------------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 89360    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 89360    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 186   ; 186  ;
; Unconstrained Output Port Paths ; 7174  ; 7174 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Dec 12 11:55:22 2017
Info: Command: quartus_sta pipeline -c Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.826
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.826     -1901.969 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1588.782 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.607
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.607      -794.165 clock 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1588.782 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Tue Dec 12 11:55:23 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


