// Creation Date; Tue May 27 06:14:41 2014
// This defines the top level NIC memory map.

#ifndef _S3MA_REGS_H
#define _S3MA_REGS_H

// BLS_S:
#define BLS_S_ABSOLUTE_BASE 0x00000000
#define BLS_S_ABSOLUTE_TOP 0x00ffffff
#define BLS_S_ABSOLUTE_SIZE 0x01000000
#define BLS_S_MASK 0x00ffffff

// RSVD0:
#define RSVD0_ABSOLUTE_BASE 0x01000000
#define RSVD0_ABSOLUTE_TOP 0x03ffffff
#define RSVD0_ABSOLUTE_SIZE 0x03000000
#define RSVD0_MASK 0xXXXXXXXX // generate compile error

// OCM_S:
#define OCM_S_ABSOLUTE_BASE 0x04000000
#define OCM_S_ABSOLUTE_TOP 0x040fffff
#define OCM_S_ABSOLUTE_SIZE 0x00100000
#define OCM_S_MASK 0x000fffff

// RSVD1:
#define RSVD1_ABSOLUTE_BASE 0x04100000
#define RSVD1_ABSOLUTE_TOP 0x07ffffff
#define RSVD1_ABSOLUTE_SIZE 0x03f00000
#define RSVD1_MASK 0xXXXXXXXX // generate compile error

// USB0_S:
#define USB0_S_ABSOLUTE_BASE 0x08000000
#define USB0_S_ABSOLUTE_TOP 0x0803ffff
#define USB0_S_ABSOLUTE_SIZE 0x00040000
#define USB0_S_MASK 0x0003ffff

// USB1_S:
#define USB1_S_ABSOLUTE_BASE 0x08040000
#define USB1_S_ABSOLUTE_TOP 0x0807ffff
#define USB1_S_ABSOLUTE_SIZE 0x00040000
#define USB1_S_MASK 0x0003ffff

// CORESIGHT_APB:
#define CORESIGHT_APB_ABSOLUTE_BASE 0x08080000
#define CORESIGHT_APB_ABSOLUTE_TOP 0x0809ffff
#define CORESIGHT_APB_ABSOLUTE_SIZE 0x00020000
#define CORESIGHT_APB_MASK 0x0001ffff

// I2C_APB:
#define I2C_APB_ABSOLUTE_BASE 0x080a0000
#define I2C_APB_ABSOLUTE_TOP 0x080a0fff
#define I2C_APB_ABSOLUTE_SIZE 0x00001000
#define I2C_APB_MASK 0x00000fff

// UART0_APB:
#define UART0_APB_ABSOLUTE_BASE 0x080a1000
#define UART0_APB_ABSOLUTE_TOP 0x080a1fff
#define UART0_APB_ABSOLUTE_SIZE 0x00001000
#define UART0_APB_MASK 0x00000fff

// UART1_APB:
#define UART1_APB_ABSOLUTE_BASE 0x080a2000
#define UART1_APB_ABSOLUTE_TOP 0x080a2fff
#define UART1_APB_ABSOLUTE_SIZE 0x00001000
#define UART1_APB_MASK 0x00000fff

// TIMERS_APB:
#define TIMERS_APB_ABSOLUTE_BASE 0x080a3000
#define TIMERS_APB_ABSOLUTE_TOP 0x080a3fff
#define TIMERS_APB_ABSOLUTE_SIZE 0x00001000
#define TIMERS_APB_MASK 0x00000fff

// SPI0_APB:
#define SPI0_APB_ABSOLUTE_BASE 0x080a4000
#define SPI0_APB_ABSOLUTE_TOP 0x080a4fff
#define SPI0_APB_ABSOLUTE_SIZE 0x00001000
#define SPI0_APB_MASK 0x00000fff

// SPI1_APB:
#define SPI1_APB_ABSOLUTE_BASE 0x080a5000
#define SPI1_APB_ABSOLUTE_TOP 0x080a5fff
#define SPI1_APB_ABSOLUTE_SIZE 0x00001000
#define SPI1_APB_MASK 0x00000fff

// SPI2_APB:
#define SPI2_APB_ABSOLUTE_BASE 0x080a6000
#define SPI2_APB_ABSOLUTE_TOP 0x080a6fff
#define SPI2_APB_ABSOLUTE_SIZE 0x00001000
#define SPI2_APB_MASK 0x00000fff

// SPI3_APB:
#define SPI3_APB_ABSOLUTE_BASE 0x080a7000
#define SPI3_APB_ABSOLUTE_TOP 0x080a7fff
#define SPI3_APB_ABSOLUTE_SIZE 0x00001000
#define SPI3_APB_MASK 0x00000fff

// SPI4_APB:
#define SPI4_APB_ABSOLUTE_BASE 0x080a8000
#define SPI4_APB_ABSOLUTE_TOP 0x080a8fff
#define SPI4_APB_ABSOLUTE_SIZE 0x00001000
#define SPI4_APB_MASK 0x00000fff

// GPIO0_APB:
#define GPIO0_APB_ABSOLUTE_BASE 0x080a9000
#define GPIO0_APB_ABSOLUTE_TOP 0x080a9fff
#define GPIO0_APB_ABSOLUTE_SIZE 0x00001000
#define GPIO0_APB_MASK 0x00000fff

// GPIO1_APB:
#define GPIO1_APB_ABSOLUTE_BASE 0x080aa000
#define GPIO1_APB_ABSOLUTE_TOP 0x080aafff
#define GPIO1_APB_ABSOLUTE_SIZE 0x00001000
#define GPIO1_APB_MASK 0x00000fff

// GPIO2_APB:
#define GPIO2_APB_ABSOLUTE_BASE 0x080ab000
#define GPIO2_APB_ABSOLUTE_TOP 0x080abfff
#define GPIO2_APB_ABSOLUTE_SIZE 0x00001000
#define GPIO2_APB_MASK 0x00000fff

// DMA330_APB:
#define DMA330_APB_ABSOLUTE_BASE 0x080ac000
#define DMA330_APB_ABSOLUTE_TOP 0x080acfff
#define DMA330_APB_ABSOLUTE_SIZE 0x00001000
#define DMA330_APB_MASK 0x00000fff

// DMC_APB:
#define DMC_APB_ABSOLUTE_BASE 0x080ad000
#define DMC_APB_ABSOLUTE_TOP 0x080adfff
#define DMC_APB_ABSOLUTE_SIZE 0x00001000
#define DMC_APB_MASK 0x00000fff

// PUB_APB:
#define PUB_APB_ABSOLUTE_BASE 0x080ae000
#define PUB_APB_ABSOLUTE_TOP 0x080aefff
#define PUB_APB_ABSOLUTE_SIZE 0x00001000
#define PUB_APB_MASK 0x00000fff

// MRU_APB:
#define MRU_APB_ABSOLUTE_BASE 0x080af000
#define MRU_APB_ABSOLUTE_TOP 0x080affff
#define MRU_APB_ABSOLUTE_SIZE 0x00001000
#define MRU_APB_MASK 0x00000fff

// WDG_APB:
#define WDG_APB_ABSOLUTE_BASE 0x080b0000
#define WDG_APB_ABSOLUTE_TOP 0x080b0fff
#define WDG_APB_ABSOLUTE_SIZE 0x00001000
#define WDG_APB_MASK 0x00000fff

// AES0_APB:
#define AES0_APB_ABSOLUTE_BASE 0x080b1000
#define AES0_APB_ABSOLUTE_TOP 0x080b1fff
#define AES0_APB_ABSOLUTE_SIZE 0x00001000
#define AES0_APB_MASK 0x00000fff

// AES1_APB:
#define AES1_APB_ABSOLUTE_BASE 0x080b2000
#define AES1_APB_ABSOLUTE_TOP 0x080b2fff
#define AES1_APB_ABSOLUTE_SIZE 0x00001000
#define AES1_APB_MASK 0x00000fff

// DICEU_APB:
#define DICEU_APB_ABSOLUTE_BASE 0x080b3000
#define DICEU_APB_ABSOLUTE_TOP 0x080b3fff
#define DICEU_APB_ABSOLUTE_SIZE 0x00001000
#define DICEU_APB_MASK 0x00000fff

// WFE_APB:
#define WFE_APB_ABSOLUTE_BASE 0x080b4000
#define WFE_APB_ABSOLUTE_TOP 0x080b7fff
#define WFE_APB_ABSOLUTE_SIZE 0x00004000
#define WFE_APB_MASK 0x00003fff

// SD_S:
#define SD_S_ABSOLUTE_BASE 0x080b8000
#define SD_S_ABSOLUTE_TOP 0x080b8fff
#define SD_S_ABSOLUTE_SIZE 0x00001000
#define SD_S_MASK 0x00000fff

// PL310_L2:
#define PL310_L2_ABSOLUTE_BASE 0x080b9000
#define PL310_L2_ABSOLUTE_TOP 0x080b9fff
#define PL310_L2_ABSOLUTE_SIZE 0x00001000
#define PL310_L2_MASK 0x00000fff

// RFCR_APB:
#define RFCR_APB_ABSOLUTE_BASE 0x080ba000
#define RFCR_APB_ABSOLUTE_TOP 0x080bafff
#define RFCR_APB_ABSOLUTE_SIZE 0x00001000
#define RFCR_APB_MASK 0x00000fff

// RSVD3:
#define RSVD3_ABSOLUTE_BASE 0x080bb000
#define RSVD3_ABSOLUTE_TOP 0x080fffff
#define RSVD3_ABSOLUTE_SIZE 0x00045000
#define RSVD3_MASK 0xXXXXXXXX // generate compile error

// RSVD4:
#define RSVD4_ABSOLUTE_BASE 0x08100000
#define RSVD4_ABSOLUTE_TOP 0x087fffff
#define RSVD4_ABSOLUTE_SIZE 0x00700000
#define RSVD4_MASK 0xXXXXXXXX // generate compile error

// LLM_APB:
#define LLM_APB_ABSOLUTE_BASE 0x08800000
#define LLM_APB_ABSOLUTE_TOP 0x08ffffff
#define LLM_APB_ABSOLUTE_SIZE 0x00800000
#define LLM_APB_MASK 0x007fffff

// RSVD5:
#define RSVD5_ABSOLUTE_BASE 0x09000000
#define RSVD5_ABSOLUTE_TOP 0x3bdfffff
#define RSVD5_ABSOLUTE_SIZE 0x32e00000
#define RSVD5_MASK 0xXXXXXXXX // generate compile error

// ARM_PRIVATE:
#define ARM_PRIVATE_ABSOLUTE_BASE 0x3be00000
#define ARM_PRIVATE_ABSOLUTE_TOP 0x3befffff
#define ARM_PRIVATE_ABSOLUTE_SIZE 0x00100000
#define ARM_PRIVATE_MASK 0x000fffff

// NGPV:
#define NGPV_ABSOLUTE_BASE 0x3bf00000
#define NGPV_ABSOLUTE_TOP 0x3bffffff
#define NGPV_ABSOLUTE_SIZE 0x00100000
#define NGPV_MASK 0x000fffff

// STM_S:
#define STM_S_ABSOLUTE_BASE 0x3c000000
#define STM_S_ABSOLUTE_TOP 0x3fffffff
#define STM_S_ABSOLUTE_SIZE 0x04000000
#define STM_S_MASK 0x03ffffff

// MDM_S:
#define MDM_S_ABSOLUTE_BASE 0x40000000
#define MDM_S_ABSOLUTE_TOP 0x7fffffff
#define MDM_S_ABSOLUTE_SIZE 0x40000000
#define MDM_S_MASK 0x3fffffff

// DMC_S:
#define DMC_S_ABSOLUTE_BASE 0x80000000
#define DMC_S_ABSOLUTE_TOP 0xffffffff
#define DMC_S_ABSOLUTE_SIZE 0x80000000
#define DMC_S_MASK 0x7fffffff
#endif
