//-------------------------------------------------------------------------------------------------
//  -- 版权所有者   : 中国大恒（集团）有限公司北京图像视觉技术分公司, 2010 -2015.
//  -- 保密级别     ：绝密.
//  -- 部门         : 硬件部，FPGA工作组
//  -- 模块名       : bfm_clock_reset
//  -- 设计者       : 邢海涛
//-------------------------------------------------------------------------------------------------
//
//  -- 版本记录 :
//
//  -- 作者         :| 修改日期				:|  修改说明
//-------------------------------------------------------------------------------------------------
//  -- 邢海涛       :| 2015/4/8 11:25:16	:|  初始版本
//-------------------------------------------------------------------------------------------------
//
//  -- 模块描述     :
//              1)  : ... ...
//
//              2)  : ... ...
//
//              3)  : ... ...
//
//-------------------------------------------------------------------------------------------------
//仿真单位/精度
`timescale 1ns/1ps
//-------------------------------------------------------------------------------------------------
`define		TESTCASE	example
module bfm_clock_reset ();

	//	ref signals
	//	-------------------------------------------------------------------------------------
	//	固定参数
	//	-------------------------------------------------------------------------------------
	parameter		DDR3_MEMCLK_FREQ	= `TESTCASE.DDR3_MEMCLK_FREQ	;	//Memory data transfer clock frequency DDR3-640:3125 DDR3-660:3030 DDR3-720:2778 DDR3-800:2500

	//	-------------------------------------------------------------------------------------
	//	引用
	//	-------------------------------------------------------------------------------------
	wire		clk_osc	;

	//	-------------------------------------------------------------------------------------
	//	变量
	//	-------------------------------------------------------------------------------------
	reg		i_reset_sensor	= 1'b0;
	reg		i_stream_enable	= 1'b1;

	//	ref ARCHITECTURE
	//  ===============================================================================================
	//	ref ***引用***
	//  ===============================================================================================
	assign	clk_osc		= `TESTCASE.clk_osc	;

	//  ===============================================================================================
	//	ref ***task***
	//  ===============================================================================================
	


endmodule
