TimeQuest Timing Analyzer report for multiplier
Tue Nov 06 22:42:15 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; multiplier                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 99.43 MHz ; 99.43 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.057 ; -494.102      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.522 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -169.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.057 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.027     ; 10.066     ;
; -8.927 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.027     ; 9.936      ;
; -8.913 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 9.925      ;
; -8.902 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 9.909      ;
; -8.783 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 9.795      ;
; -8.758 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 9.768      ;
; -8.650 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 9.657      ;
; -8.516 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 9.528      ;
; -8.506 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 9.516      ;
; -8.386 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 9.398      ;
; -8.361 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 9.371      ;
; -8.278 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 9.285      ;
; -8.134 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 9.144      ;
; -8.109 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 9.119      ;
; -8.093 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 9.105      ;
; -8.089 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 9.100      ;
; -7.963 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 8.975      ;
; -7.945 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.959      ;
; -7.938 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 8.948      ;
; -7.830 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 8.840      ;
; -7.737 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 8.747      ;
; -7.713 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 8.729      ;
; -7.686 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 8.696      ;
; -7.683 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 8.694      ;
; -7.660 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 8.667      ;
; -7.659 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 8.678      ;
; -7.583 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 8.599      ;
; -7.558 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.572      ;
; -7.548 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.562      ;
; -7.540 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.554      ;
; -7.529 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 8.548      ;
; -7.504 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 8.521      ;
; -7.446 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 8.456      ;
; -7.344 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 8.360      ;
; -7.314 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 8.324      ;
; -7.306 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.320      ;
; -7.252 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 8.269      ;
; -7.214 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 8.230      ;
; -7.189 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.203      ;
; -7.162 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 8.174      ;
; -7.156 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.170      ;
; -7.125 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 8.139      ;
; -7.091 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 8.096      ;
; -7.024 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.009     ; 8.051      ;
; -6.992 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.027     ; 8.001      ;
; -6.979 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.993      ;
; -6.947 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 7.963      ;
; -6.934 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.948      ;
; -6.929 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 7.945      ;
; -6.921 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.034     ; 7.923      ;
; -6.907 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 7.912      ;
; -6.907 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 7.912      ;
; -6.896 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.036     ; 7.896      ;
; -6.892 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 7.902      ;
; -6.880 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 7.897      ;
; -6.854 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.012     ; 7.878      ;
; -6.851 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.885      ;
; -6.817 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 7.833      ;
; -6.812 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.033     ; 7.815      ;
; -6.804 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.028     ; 7.812      ;
; -6.799 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.020     ; 7.815      ;
; -6.792 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.806      ;
; -6.790 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 7.811      ;
; -6.790 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 7.811      ;
; -6.778 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 7.790      ;
; -6.774 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.788      ;
; -6.745 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.018     ; 7.763      ;
; -6.737 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.034     ; 7.739      ;
; -6.737 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.034     ; 7.739      ;
; -6.721 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.002     ; 7.755      ;
; -6.719 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.733      ;
; -6.707 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 7.712      ;
; -6.706 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.720      ;
; -6.696 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.728      ;
; -6.691 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 7.712      ;
; -6.665 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.679      ;
; -6.660 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 7.681      ;
; -6.660 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 7.681      ;
; -6.640 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.009     ; 7.667      ;
; -6.635 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 7.654      ;
; -6.635 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 7.654      ;
; -6.634 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 7.639      ;
; -6.633 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.028     ; 7.641      ;
; -6.632 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.646      ;
; -6.626 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.033     ; 7.629      ;
; -6.565 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.579      ;
; -6.523 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 7.528      ;
; -6.523 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 7.528      ;
; -6.522 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.536      ;
; -6.463 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 7.468      ;
; -6.458 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 7.472      ;
; -6.456 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.036     ; 7.456      ;
; -6.444 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.004     ; 7.476      ;
; -6.428 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.033     ; 7.431      ;
; -6.423 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.024     ; 7.435      ;
; -6.420 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.028     ; 7.428      ;
; -6.383 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 7.404      ;
; -6.383 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 7.402      ;
; -6.383 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 7.402      ;
; -6.376 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.018     ; 7.394      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.522 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; _register6_r:U1_register6_r|_dff_r:U5_dff_r|q                               ; _register6_r:U1_register6_r|_dff_r:U5_dff_r|q                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.553 ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.554 ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.554 ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.654 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.662 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.671 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.673 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.683 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.688 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.699 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.965      ;
; 0.704 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.970      ;
; 0.704 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.970      ;
; 0.707 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.707 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.710 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.712 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.978      ;
; 0.713 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.714 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.980      ;
; 0.719 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.734 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.000      ;
; 0.739 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.005      ;
; 0.740 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.006      ;
; 0.792 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.793 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.796 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.806 ; _register6_r:U1_register6_r|_dff_r:U3_dff_r|q                               ; _register6_r:U1_register6_r|_dff_r:U3_dff_r|q                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; _register6_r:U1_register6_r|_dff_r:U0_dff_r|q                               ; _register6_r:U1_register6_r|_dff_r:U0_dff_r|q                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.828 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.830 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _dff_r:U6_dff_r|q                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _dff_r:U6_dff_r|q                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U0_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U0_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; multiplicand[*]   ; clk        ; 13.201 ; 13.201 ; Rise       ; clk             ;
;  multiplicand[0]  ; clk        ; 13.201 ; 13.201 ; Rise       ; clk             ;
;  multiplicand[1]  ; clk        ; 12.954 ; 12.954 ; Rise       ; clk             ;
;  multiplicand[2]  ; clk        ; 13.174 ; 13.174 ; Rise       ; clk             ;
;  multiplicand[3]  ; clk        ; 12.271 ; 12.271 ; Rise       ; clk             ;
;  multiplicand[4]  ; clk        ; 11.985 ; 11.985 ; Rise       ; clk             ;
;  multiplicand[5]  ; clk        ; 11.256 ; 11.256 ; Rise       ; clk             ;
;  multiplicand[6]  ; clk        ; 11.189 ; 11.189 ; Rise       ; clk             ;
;  multiplicand[7]  ; clk        ; 11.449 ; 11.449 ; Rise       ; clk             ;
;  multiplicand[8]  ; clk        ; 10.215 ; 10.215 ; Rise       ; clk             ;
;  multiplicand[9]  ; clk        ; 9.657  ; 9.657  ; Rise       ; clk             ;
;  multiplicand[10] ; clk        ; 10.027 ; 10.027 ; Rise       ; clk             ;
;  multiplicand[11] ; clk        ; 10.528 ; 10.528 ; Rise       ; clk             ;
;  multiplicand[12] ; clk        ; 10.248 ; 10.248 ; Rise       ; clk             ;
;  multiplicand[13] ; clk        ; 9.988  ; 9.988  ; Rise       ; clk             ;
;  multiplicand[14] ; clk        ; 10.697 ; 10.697 ; Rise       ; clk             ;
;  multiplicand[15] ; clk        ; 10.264 ; 10.264 ; Rise       ; clk             ;
;  multiplicand[16] ; clk        ; 10.567 ; 10.567 ; Rise       ; clk             ;
;  multiplicand[17] ; clk        ; 9.741  ; 9.741  ; Rise       ; clk             ;
;  multiplicand[18] ; clk        ; 10.160 ; 10.160 ; Rise       ; clk             ;
;  multiplicand[19] ; clk        ; 10.436 ; 10.436 ; Rise       ; clk             ;
;  multiplicand[20] ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  multiplicand[21] ; clk        ; 8.539  ; 8.539  ; Rise       ; clk             ;
;  multiplicand[22] ; clk        ; 8.640  ; 8.640  ; Rise       ; clk             ;
;  multiplicand[23] ; clk        ; 8.291  ; 8.291  ; Rise       ; clk             ;
;  multiplicand[24] ; clk        ; 7.493  ; 7.493  ; Rise       ; clk             ;
;  multiplicand[25] ; clk        ; 7.048  ; 7.048  ; Rise       ; clk             ;
;  multiplicand[26] ; clk        ; 7.473  ; 7.473  ; Rise       ; clk             ;
;  multiplicand[27] ; clk        ; 7.541  ; 7.541  ; Rise       ; clk             ;
;  multiplicand[28] ; clk        ; 5.577  ; 5.577  ; Rise       ; clk             ;
;  multiplicand[29] ; clk        ; 4.911  ; 4.911  ; Rise       ; clk             ;
;  multiplicand[30] ; clk        ; 4.298  ; 4.298  ; Rise       ; clk             ;
;  multiplicand[31] ; clk        ; 4.278  ; 4.278  ; Rise       ; clk             ;
; multiplier[*]     ; clk        ; 3.222  ; 3.222  ; Rise       ; clk             ;
;  multiplier[0]    ; clk        ; 2.943  ; 2.943  ; Rise       ; clk             ;
;  multiplier[1]    ; clk        ; 2.954  ; 2.954  ; Rise       ; clk             ;
;  multiplier[2]    ; clk        ; 2.655  ; 2.655  ; Rise       ; clk             ;
;  multiplier[3]    ; clk        ; 3.086  ; 3.086  ; Rise       ; clk             ;
;  multiplier[4]    ; clk        ; 2.912  ; 2.912  ; Rise       ; clk             ;
;  multiplier[5]    ; clk        ; 3.190  ; 3.190  ; Rise       ; clk             ;
;  multiplier[6]    ; clk        ; 3.208  ; 3.208  ; Rise       ; clk             ;
;  multiplier[7]    ; clk        ; 2.640  ; 2.640  ; Rise       ; clk             ;
;  multiplier[8]    ; clk        ; 2.875  ; 2.875  ; Rise       ; clk             ;
;  multiplier[9]    ; clk        ; 3.010  ; 3.010  ; Rise       ; clk             ;
;  multiplier[10]   ; clk        ; 2.681  ; 2.681  ; Rise       ; clk             ;
;  multiplier[11]   ; clk        ; 2.646  ; 2.646  ; Rise       ; clk             ;
;  multiplier[12]   ; clk        ; 2.893  ; 2.893  ; Rise       ; clk             ;
;  multiplier[13]   ; clk        ; 2.816  ; 2.816  ; Rise       ; clk             ;
;  multiplier[14]   ; clk        ; 3.141  ; 3.141  ; Rise       ; clk             ;
;  multiplier[15]   ; clk        ; 3.119  ; 3.119  ; Rise       ; clk             ;
;  multiplier[16]   ; clk        ; 2.895  ; 2.895  ; Rise       ; clk             ;
;  multiplier[17]   ; clk        ; 2.608  ; 2.608  ; Rise       ; clk             ;
;  multiplier[18]   ; clk        ; 3.222  ; 3.222  ; Rise       ; clk             ;
;  multiplier[19]   ; clk        ; 3.024  ; 3.024  ; Rise       ; clk             ;
;  multiplier[20]   ; clk        ; 2.964  ; 2.964  ; Rise       ; clk             ;
;  multiplier[21]   ; clk        ; 2.738  ; 2.738  ; Rise       ; clk             ;
;  multiplier[22]   ; clk        ; 3.126  ; 3.126  ; Rise       ; clk             ;
;  multiplier[23]   ; clk        ; 3.155  ; 3.155  ; Rise       ; clk             ;
;  multiplier[24]   ; clk        ; 3.210  ; 3.210  ; Rise       ; clk             ;
;  multiplier[25]   ; clk        ; 2.961  ; 2.961  ; Rise       ; clk             ;
;  multiplier[26]   ; clk        ; 3.212  ; 3.212  ; Rise       ; clk             ;
;  multiplier[27]   ; clk        ; 3.105  ; 3.105  ; Rise       ; clk             ;
;  multiplier[28]   ; clk        ; 2.912  ; 2.912  ; Rise       ; clk             ;
;  multiplier[29]   ; clk        ; 2.683  ; 2.683  ; Rise       ; clk             ;
;  multiplier[30]   ; clk        ; 2.896  ; 2.896  ; Rise       ; clk             ;
;  multiplier[31]   ; clk        ; 2.684  ; 2.684  ; Rise       ; clk             ;
; op_clear          ; clk        ; 3.877  ; 3.877  ; Rise       ; clk             ;
; op_start          ; clk        ; 4.294  ; 4.294  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; multiplicand[*]   ; clk        ; -3.204 ; -3.204 ; Rise       ; clk             ;
;  multiplicand[0]  ; clk        ; -4.204 ; -4.204 ; Rise       ; clk             ;
;  multiplicand[1]  ; clk        ; -3.947 ; -3.947 ; Rise       ; clk             ;
;  multiplicand[2]  ; clk        ; -4.524 ; -4.524 ; Rise       ; clk             ;
;  multiplicand[3]  ; clk        ; -4.286 ; -4.286 ; Rise       ; clk             ;
;  multiplicand[4]  ; clk        ; -3.958 ; -3.958 ; Rise       ; clk             ;
;  multiplicand[5]  ; clk        ; -3.740 ; -3.740 ; Rise       ; clk             ;
;  multiplicand[6]  ; clk        ; -3.953 ; -3.953 ; Rise       ; clk             ;
;  multiplicand[7]  ; clk        ; -4.585 ; -4.585 ; Rise       ; clk             ;
;  multiplicand[8]  ; clk        ; -3.629 ; -3.629 ; Rise       ; clk             ;
;  multiplicand[9]  ; clk        ; -3.417 ; -3.417 ; Rise       ; clk             ;
;  multiplicand[10] ; clk        ; -4.140 ; -4.140 ; Rise       ; clk             ;
;  multiplicand[11] ; clk        ; -4.604 ; -4.604 ; Rise       ; clk             ;
;  multiplicand[12] ; clk        ; -3.458 ; -3.458 ; Rise       ; clk             ;
;  multiplicand[13] ; clk        ; -3.204 ; -3.204 ; Rise       ; clk             ;
;  multiplicand[14] ; clk        ; -3.872 ; -3.872 ; Rise       ; clk             ;
;  multiplicand[15] ; clk        ; -4.846 ; -4.846 ; Rise       ; clk             ;
;  multiplicand[16] ; clk        ; -4.139 ; -4.139 ; Rise       ; clk             ;
;  multiplicand[17] ; clk        ; -3.561 ; -3.561 ; Rise       ; clk             ;
;  multiplicand[18] ; clk        ; -4.074 ; -4.074 ; Rise       ; clk             ;
;  multiplicand[19] ; clk        ; -3.926 ; -3.926 ; Rise       ; clk             ;
;  multiplicand[20] ; clk        ; -3.823 ; -3.823 ; Rise       ; clk             ;
;  multiplicand[21] ; clk        ; -3.761 ; -3.761 ; Rise       ; clk             ;
;  multiplicand[22] ; clk        ; -4.161 ; -4.161 ; Rise       ; clk             ;
;  multiplicand[23] ; clk        ; -3.542 ; -3.542 ; Rise       ; clk             ;
;  multiplicand[24] ; clk        ; -3.833 ; -3.833 ; Rise       ; clk             ;
;  multiplicand[25] ; clk        ; -4.111 ; -4.111 ; Rise       ; clk             ;
;  multiplicand[26] ; clk        ; -3.871 ; -3.871 ; Rise       ; clk             ;
;  multiplicand[27] ; clk        ; -3.807 ; -3.807 ; Rise       ; clk             ;
;  multiplicand[28] ; clk        ; -3.658 ; -3.658 ; Rise       ; clk             ;
;  multiplicand[29] ; clk        ; -3.921 ; -3.921 ; Rise       ; clk             ;
;  multiplicand[30] ; clk        ; -3.773 ; -3.773 ; Rise       ; clk             ;
;  multiplicand[31] ; clk        ; -3.591 ; -3.591 ; Rise       ; clk             ;
; multiplier[*]     ; clk        ; -2.378 ; -2.378 ; Rise       ; clk             ;
;  multiplier[0]    ; clk        ; -2.713 ; -2.713 ; Rise       ; clk             ;
;  multiplier[1]    ; clk        ; -2.724 ; -2.724 ; Rise       ; clk             ;
;  multiplier[2]    ; clk        ; -2.425 ; -2.425 ; Rise       ; clk             ;
;  multiplier[3]    ; clk        ; -2.856 ; -2.856 ; Rise       ; clk             ;
;  multiplier[4]    ; clk        ; -2.682 ; -2.682 ; Rise       ; clk             ;
;  multiplier[5]    ; clk        ; -2.960 ; -2.960 ; Rise       ; clk             ;
;  multiplier[6]    ; clk        ; -2.978 ; -2.978 ; Rise       ; clk             ;
;  multiplier[7]    ; clk        ; -2.410 ; -2.410 ; Rise       ; clk             ;
;  multiplier[8]    ; clk        ; -2.645 ; -2.645 ; Rise       ; clk             ;
;  multiplier[9]    ; clk        ; -2.780 ; -2.780 ; Rise       ; clk             ;
;  multiplier[10]   ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  multiplier[11]   ; clk        ; -2.416 ; -2.416 ; Rise       ; clk             ;
;  multiplier[12]   ; clk        ; -2.663 ; -2.663 ; Rise       ; clk             ;
;  multiplier[13]   ; clk        ; -2.586 ; -2.586 ; Rise       ; clk             ;
;  multiplier[14]   ; clk        ; -2.911 ; -2.911 ; Rise       ; clk             ;
;  multiplier[15]   ; clk        ; -2.889 ; -2.889 ; Rise       ; clk             ;
;  multiplier[16]   ; clk        ; -2.665 ; -2.665 ; Rise       ; clk             ;
;  multiplier[17]   ; clk        ; -2.378 ; -2.378 ; Rise       ; clk             ;
;  multiplier[18]   ; clk        ; -2.992 ; -2.992 ; Rise       ; clk             ;
;  multiplier[19]   ; clk        ; -2.794 ; -2.794 ; Rise       ; clk             ;
;  multiplier[20]   ; clk        ; -2.734 ; -2.734 ; Rise       ; clk             ;
;  multiplier[21]   ; clk        ; -2.508 ; -2.508 ; Rise       ; clk             ;
;  multiplier[22]   ; clk        ; -2.896 ; -2.896 ; Rise       ; clk             ;
;  multiplier[23]   ; clk        ; -2.925 ; -2.925 ; Rise       ; clk             ;
;  multiplier[24]   ; clk        ; -2.980 ; -2.980 ; Rise       ; clk             ;
;  multiplier[25]   ; clk        ; -2.731 ; -2.731 ; Rise       ; clk             ;
;  multiplier[26]   ; clk        ; -2.982 ; -2.982 ; Rise       ; clk             ;
;  multiplier[27]   ; clk        ; -2.875 ; -2.875 ; Rise       ; clk             ;
;  multiplier[28]   ; clk        ; -2.682 ; -2.682 ; Rise       ; clk             ;
;  multiplier[29]   ; clk        ; -2.453 ; -2.453 ; Rise       ; clk             ;
;  multiplier[30]   ; clk        ; -2.666 ; -2.666 ; Rise       ; clk             ;
;  multiplier[31]   ; clk        ; -2.454 ; -2.454 ; Rise       ; clk             ;
; op_clear          ; clk        ; -2.993 ; -2.993 ; Rise       ; clk             ;
; op_start          ; clk        ; -3.583 ; -3.583 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op_done     ; clk        ; 7.557 ; 7.557 ; Rise       ; clk             ;
; result[*]   ; clk        ; 8.210 ; 8.210 ; Rise       ; clk             ;
;  result[0]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  result[1]  ; clk        ; 6.686 ; 6.686 ; Rise       ; clk             ;
;  result[2]  ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  result[3]  ; clk        ; 6.241 ; 6.241 ; Rise       ; clk             ;
;  result[4]  ; clk        ; 6.282 ; 6.282 ; Rise       ; clk             ;
;  result[5]  ; clk        ; 6.642 ; 6.642 ; Rise       ; clk             ;
;  result[6]  ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
;  result[7]  ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  result[8]  ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  result[9]  ; clk        ; 6.639 ; 6.639 ; Rise       ; clk             ;
;  result[10] ; clk        ; 6.573 ; 6.573 ; Rise       ; clk             ;
;  result[11] ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
;  result[12] ; clk        ; 6.602 ; 6.602 ; Rise       ; clk             ;
;  result[13] ; clk        ; 6.268 ; 6.268 ; Rise       ; clk             ;
;  result[14] ; clk        ; 6.331 ; 6.331 ; Rise       ; clk             ;
;  result[15] ; clk        ; 6.287 ; 6.287 ; Rise       ; clk             ;
;  result[16] ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  result[17] ; clk        ; 6.414 ; 6.414 ; Rise       ; clk             ;
;  result[18] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  result[19] ; clk        ; 6.557 ; 6.557 ; Rise       ; clk             ;
;  result[20] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  result[21] ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  result[22] ; clk        ; 6.564 ; 6.564 ; Rise       ; clk             ;
;  result[23] ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  result[24] ; clk        ; 6.583 ; 6.583 ; Rise       ; clk             ;
;  result[25] ; clk        ; 6.736 ; 6.736 ; Rise       ; clk             ;
;  result[26] ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  result[27] ; clk        ; 6.778 ; 6.778 ; Rise       ; clk             ;
;  result[28] ; clk        ; 6.690 ; 6.690 ; Rise       ; clk             ;
;  result[29] ; clk        ; 6.490 ; 6.490 ; Rise       ; clk             ;
;  result[30] ; clk        ; 6.654 ; 6.654 ; Rise       ; clk             ;
;  result[31] ; clk        ; 6.739 ; 6.739 ; Rise       ; clk             ;
;  result[32] ; clk        ; 7.142 ; 7.142 ; Rise       ; clk             ;
;  result[33] ; clk        ; 6.882 ; 6.882 ; Rise       ; clk             ;
;  result[34] ; clk        ; 6.855 ; 6.855 ; Rise       ; clk             ;
;  result[35] ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  result[36] ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  result[37] ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  result[38] ; clk        ; 6.879 ; 6.879 ; Rise       ; clk             ;
;  result[39] ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  result[40] ; clk        ; 7.070 ; 7.070 ; Rise       ; clk             ;
;  result[41] ; clk        ; 8.104 ; 8.104 ; Rise       ; clk             ;
;  result[42] ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  result[43] ; clk        ; 7.584 ; 7.584 ; Rise       ; clk             ;
;  result[44] ; clk        ; 7.365 ; 7.365 ; Rise       ; clk             ;
;  result[45] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  result[46] ; clk        ; 7.374 ; 7.374 ; Rise       ; clk             ;
;  result[47] ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
;  result[48] ; clk        ; 7.351 ; 7.351 ; Rise       ; clk             ;
;  result[49] ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  result[50] ; clk        ; 7.581 ; 7.581 ; Rise       ; clk             ;
;  result[51] ; clk        ; 6.686 ; 6.686 ; Rise       ; clk             ;
;  result[52] ; clk        ; 6.680 ; 6.680 ; Rise       ; clk             ;
;  result[53] ; clk        ; 6.561 ; 6.561 ; Rise       ; clk             ;
;  result[54] ; clk        ; 6.671 ; 6.671 ; Rise       ; clk             ;
;  result[55] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  result[56] ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
;  result[57] ; clk        ; 8.210 ; 8.210 ; Rise       ; clk             ;
;  result[58] ; clk        ; 6.644 ; 6.644 ; Rise       ; clk             ;
;  result[59] ; clk        ; 7.372 ; 7.372 ; Rise       ; clk             ;
;  result[60] ; clk        ; 7.154 ; 7.154 ; Rise       ; clk             ;
;  result[61] ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  result[62] ; clk        ; 7.395 ; 7.395 ; Rise       ; clk             ;
;  result[63] ; clk        ; 7.140 ; 7.140 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op_done     ; clk        ; 7.557 ; 7.557 ; Rise       ; clk             ;
; result[*]   ; clk        ; 6.241 ; 6.241 ; Rise       ; clk             ;
;  result[0]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  result[1]  ; clk        ; 6.686 ; 6.686 ; Rise       ; clk             ;
;  result[2]  ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  result[3]  ; clk        ; 6.241 ; 6.241 ; Rise       ; clk             ;
;  result[4]  ; clk        ; 6.282 ; 6.282 ; Rise       ; clk             ;
;  result[5]  ; clk        ; 6.642 ; 6.642 ; Rise       ; clk             ;
;  result[6]  ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
;  result[7]  ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  result[8]  ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  result[9]  ; clk        ; 6.639 ; 6.639 ; Rise       ; clk             ;
;  result[10] ; clk        ; 6.573 ; 6.573 ; Rise       ; clk             ;
;  result[11] ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
;  result[12] ; clk        ; 6.602 ; 6.602 ; Rise       ; clk             ;
;  result[13] ; clk        ; 6.268 ; 6.268 ; Rise       ; clk             ;
;  result[14] ; clk        ; 6.331 ; 6.331 ; Rise       ; clk             ;
;  result[15] ; clk        ; 6.287 ; 6.287 ; Rise       ; clk             ;
;  result[16] ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  result[17] ; clk        ; 6.414 ; 6.414 ; Rise       ; clk             ;
;  result[18] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  result[19] ; clk        ; 6.557 ; 6.557 ; Rise       ; clk             ;
;  result[20] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  result[21] ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  result[22] ; clk        ; 6.564 ; 6.564 ; Rise       ; clk             ;
;  result[23] ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  result[24] ; clk        ; 6.583 ; 6.583 ; Rise       ; clk             ;
;  result[25] ; clk        ; 6.736 ; 6.736 ; Rise       ; clk             ;
;  result[26] ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  result[27] ; clk        ; 6.778 ; 6.778 ; Rise       ; clk             ;
;  result[28] ; clk        ; 6.690 ; 6.690 ; Rise       ; clk             ;
;  result[29] ; clk        ; 6.490 ; 6.490 ; Rise       ; clk             ;
;  result[30] ; clk        ; 6.654 ; 6.654 ; Rise       ; clk             ;
;  result[31] ; clk        ; 6.739 ; 6.739 ; Rise       ; clk             ;
;  result[32] ; clk        ; 7.142 ; 7.142 ; Rise       ; clk             ;
;  result[33] ; clk        ; 6.882 ; 6.882 ; Rise       ; clk             ;
;  result[34] ; clk        ; 6.855 ; 6.855 ; Rise       ; clk             ;
;  result[35] ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  result[36] ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  result[37] ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  result[38] ; clk        ; 6.879 ; 6.879 ; Rise       ; clk             ;
;  result[39] ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  result[40] ; clk        ; 7.070 ; 7.070 ; Rise       ; clk             ;
;  result[41] ; clk        ; 8.104 ; 8.104 ; Rise       ; clk             ;
;  result[42] ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  result[43] ; clk        ; 7.584 ; 7.584 ; Rise       ; clk             ;
;  result[44] ; clk        ; 7.365 ; 7.365 ; Rise       ; clk             ;
;  result[45] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  result[46] ; clk        ; 7.374 ; 7.374 ; Rise       ; clk             ;
;  result[47] ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
;  result[48] ; clk        ; 7.351 ; 7.351 ; Rise       ; clk             ;
;  result[49] ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  result[50] ; clk        ; 7.581 ; 7.581 ; Rise       ; clk             ;
;  result[51] ; clk        ; 6.686 ; 6.686 ; Rise       ; clk             ;
;  result[52] ; clk        ; 6.680 ; 6.680 ; Rise       ; clk             ;
;  result[53] ; clk        ; 6.561 ; 6.561 ; Rise       ; clk             ;
;  result[54] ; clk        ; 6.671 ; 6.671 ; Rise       ; clk             ;
;  result[55] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  result[56] ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
;  result[57] ; clk        ; 8.210 ; 8.210 ; Rise       ; clk             ;
;  result[58] ; clk        ; 6.644 ; 6.644 ; Rise       ; clk             ;
;  result[59] ; clk        ; 7.372 ; 7.372 ; Rise       ; clk             ;
;  result[60] ; clk        ; 7.154 ; 7.154 ; Rise       ; clk             ;
;  result[61] ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  result[62] ; clk        ; 7.395 ; 7.395 ; Rise       ; clk             ;
;  result[63] ; clk        ; 7.140 ; 7.140 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.325 ; -143.260      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.239 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -169.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.325 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 4.331      ;
; -3.279 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.028     ; 4.283      ;
; -3.277 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 4.283      ;
; -3.256 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 4.265      ;
; -3.210 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 4.217      ;
; -3.208 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 4.217      ;
; -3.159 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.028     ; 4.163      ;
; -3.091 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 4.100      ;
; -3.090 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 4.097      ;
; -3.045 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 4.052      ;
; -3.043 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 4.052      ;
; -2.996 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.028     ; 4.000      ;
; -2.927 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.934      ;
; -2.925 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.932      ;
; -2.919 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 3.929      ;
; -2.909 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 3.918      ;
; -2.870 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.877      ;
; -2.863 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.870      ;
; -2.861 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 3.870      ;
; -2.850 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.863      ;
; -2.799 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.028     ; 3.803      ;
; -2.762 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.769      ;
; -2.752 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.016     ; 3.768      ;
; -2.747 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.022     ; 3.757      ;
; -2.745 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.758      ;
; -2.743 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.750      ;
; -2.731 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.744      ;
; -2.711 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.718      ;
; -2.706 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.018     ; 3.720      ;
; -2.704 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.016     ; 3.720      ;
; -2.699 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.710      ;
; -2.697 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.710      ;
; -2.685 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.698      ;
; -2.588 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.601      ;
; -2.586 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.018     ; 3.600      ;
; -2.580 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.587      ;
; -2.579 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.590      ;
; -2.578 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 3.587      ;
; -2.572 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.585      ;
; -2.542 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.553      ;
; -2.540 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.553      ;
; -2.530 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 3.533      ;
; -2.528 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.008     ; 3.552      ;
; -2.507 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 3.513      ;
; -2.504 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.515      ;
; -2.503 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.516      ;
; -2.480 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.025     ; 3.487      ;
; -2.478 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 3.481      ;
; -2.459 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.032     ; 3.459      ;
; -2.457 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.011     ; 3.478      ;
; -2.446 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 3.449      ;
; -2.445 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 3.446      ;
; -2.443 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.034     ; 3.441      ;
; -2.441 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.027     ; 3.446      ;
; -2.423 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.018     ; 3.437      ;
; -2.421 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.434      ;
; -2.419 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 3.428      ;
; -2.418 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.431      ;
; -2.416 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.427      ;
; -2.407 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.032     ; 3.407      ;
; -2.382 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 3.399      ;
; -2.376 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.387      ;
; -2.375 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.032     ; 3.375      ;
; -2.375 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.386      ;
; -2.374 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.385      ;
; -2.373 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.386      ;
; -2.372 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.383      ;
; -2.371 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 3.374      ;
; -2.370 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.030     ; 3.372      ;
; -2.370 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.383      ;
; -2.369 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.008     ; 3.393      ;
; -2.367 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 3.384      ;
; -2.367 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.002     ; 3.397      ;
; -2.364 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.375      ;
; -2.356 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.027     ; 3.361      ;
; -2.350 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 3.351      ;
; -2.346 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.012     ; 3.366      ;
; -2.341 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 1.000        ; -0.019     ; 3.354      ;
; -2.339 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 3.356      ;
; -2.336 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 3.351      ;
; -2.334 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 3.351      ;
; -2.322 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.333      ;
; -2.321 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 3.336      ;
; -2.321 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.004     ; 3.349      ;
; -2.319 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 3.322      ;
; -2.319 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 3.336      ;
; -2.319 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.002     ; 3.349      ;
; -2.287 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.029     ; 3.290      ;
; -2.286 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.031     ; 3.287      ;
; -2.285 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.023     ; 3.294      ;
; -2.285 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.030     ; 3.287      ;
; -2.282 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 1.000        ; -0.027     ; 3.287      ;
; -2.279 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.034     ; 3.277      ;
; -2.270 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.281      ;
; -2.252 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.263      ;
; -2.236 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 1.000        ; -0.021     ; 3.247      ;
; -2.235 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 3.252      ;
; -2.225 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 1.000        ; -0.015     ; 3.242      ;
; -2.216 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 1.000        ; -0.017     ; 3.231      ;
; -2.214 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 1.000        ; -0.026     ; 3.220      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; _register6_r:U1_register6_r|_dff_r:U5_dff_r|q                               ; _register6_r:U1_register6_r|_dff_r:U5_dff_r|q                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.257 ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.308 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.314 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.314 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.465      ;
; 0.319 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.472      ;
; 0.320 ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.322 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.477      ;
; 0.325 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.331 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.342 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.346 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.352 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U1_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.504      ;
; 0.354 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.354 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.355 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; _register6_r:U1_register6_r|_dff_r:U3_dff_r|q                               ; _register6_r:U1_register6_r|_dff_r:U3_dff_r|q                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; _register6_r:U1_register6_r|_dff_r:U0_dff_r|q                               ; _register6_r:U1_register6_r|_dff_r:U0_dff_r|q                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; _register64_r:U2_register64_r|_register32_r:U0_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U4_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; _register32_r:U5_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; _register32_r:U5_register32_r|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; _register6_r:U1_register6_r|_dff_r:U1_dff_r|q                               ; _register6_r:U1_register6_r|_dff_r:U1_dff_r|q                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _dff_r:U6_dff_r|q                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _dff_r:U6_dff_r|q                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U0_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U0_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register2_r:U0_register2_r|_dff_r:U1_dff_r|q                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U3_register32_r|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; _register32_r:U4_register32_r|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; multiplicand[*]   ; clk        ; 6.024 ; 6.024 ; Rise       ; clk             ;
;  multiplicand[0]  ; clk        ; 6.024 ; 6.024 ; Rise       ; clk             ;
;  multiplicand[1]  ; clk        ; 5.877 ; 5.877 ; Rise       ; clk             ;
;  multiplicand[2]  ; clk        ; 6.008 ; 6.008 ; Rise       ; clk             ;
;  multiplicand[3]  ; clk        ; 5.574 ; 5.574 ; Rise       ; clk             ;
;  multiplicand[4]  ; clk        ; 5.434 ; 5.434 ; Rise       ; clk             ;
;  multiplicand[5]  ; clk        ; 5.113 ; 5.113 ; Rise       ; clk             ;
;  multiplicand[6]  ; clk        ; 5.165 ; 5.165 ; Rise       ; clk             ;
;  multiplicand[7]  ; clk        ; 5.300 ; 5.300 ; Rise       ; clk             ;
;  multiplicand[8]  ; clk        ; 4.774 ; 4.774 ; Rise       ; clk             ;
;  multiplicand[9]  ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  multiplicand[10] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  multiplicand[11] ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
;  multiplicand[12] ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  multiplicand[13] ; clk        ; 4.663 ; 4.663 ; Rise       ; clk             ;
;  multiplicand[14] ; clk        ; 5.008 ; 5.008 ; Rise       ; clk             ;
;  multiplicand[15] ; clk        ; 4.750 ; 4.750 ; Rise       ; clk             ;
;  multiplicand[16] ; clk        ; 4.988 ; 4.988 ; Rise       ; clk             ;
;  multiplicand[17] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  multiplicand[18] ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  multiplicand[19] ; clk        ; 4.866 ; 4.866 ; Rise       ; clk             ;
;  multiplicand[20] ; clk        ; 4.124 ; 4.124 ; Rise       ; clk             ;
;  multiplicand[21] ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  multiplicand[22] ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  multiplicand[23] ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
;  multiplicand[24] ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  multiplicand[25] ; clk        ; 3.408 ; 3.408 ; Rise       ; clk             ;
;  multiplicand[26] ; clk        ; 3.558 ; 3.558 ; Rise       ; clk             ;
;  multiplicand[27] ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  multiplicand[28] ; clk        ; 2.746 ; 2.746 ; Rise       ; clk             ;
;  multiplicand[29] ; clk        ; 2.458 ; 2.458 ; Rise       ; clk             ;
;  multiplicand[30] ; clk        ; 2.194 ; 2.194 ; Rise       ; clk             ;
;  multiplicand[31] ; clk        ; 2.175 ; 2.175 ; Rise       ; clk             ;
; multiplier[*]     ; clk        ; 1.712 ; 1.712 ; Rise       ; clk             ;
;  multiplier[0]    ; clk        ; 1.591 ; 1.591 ; Rise       ; clk             ;
;  multiplier[1]    ; clk        ; 1.609 ; 1.609 ; Rise       ; clk             ;
;  multiplier[2]    ; clk        ; 1.466 ; 1.466 ; Rise       ; clk             ;
;  multiplier[3]    ; clk        ; 1.661 ; 1.661 ; Rise       ; clk             ;
;  multiplier[4]    ; clk        ; 1.569 ; 1.569 ; Rise       ; clk             ;
;  multiplier[5]    ; clk        ; 1.694 ; 1.694 ; Rise       ; clk             ;
;  multiplier[6]    ; clk        ; 1.712 ; 1.712 ; Rise       ; clk             ;
;  multiplier[7]    ; clk        ; 1.452 ; 1.452 ; Rise       ; clk             ;
;  multiplier[8]    ; clk        ; 1.532 ; 1.532 ; Rise       ; clk             ;
;  multiplier[9]    ; clk        ; 1.588 ; 1.588 ; Rise       ; clk             ;
;  multiplier[10]   ; clk        ; 1.446 ; 1.446 ; Rise       ; clk             ;
;  multiplier[11]   ; clk        ; 1.458 ; 1.458 ; Rise       ; clk             ;
;  multiplier[12]   ; clk        ; 1.546 ; 1.546 ; Rise       ; clk             ;
;  multiplier[13]   ; clk        ; 1.506 ; 1.506 ; Rise       ; clk             ;
;  multiplier[14]   ; clk        ; 1.672 ; 1.672 ; Rise       ; clk             ;
;  multiplier[15]   ; clk        ; 1.649 ; 1.649 ; Rise       ; clk             ;
;  multiplier[16]   ; clk        ; 1.545 ; 1.545 ; Rise       ; clk             ;
;  multiplier[17]   ; clk        ; 1.422 ; 1.422 ; Rise       ; clk             ;
;  multiplier[18]   ; clk        ; 1.702 ; 1.702 ; Rise       ; clk             ;
;  multiplier[19]   ; clk        ; 1.600 ; 1.600 ; Rise       ; clk             ;
;  multiplier[20]   ; clk        ; 1.619 ; 1.619 ; Rise       ; clk             ;
;  multiplier[21]   ; clk        ; 1.502 ; 1.502 ; Rise       ; clk             ;
;  multiplier[22]   ; clk        ; 1.657 ; 1.657 ; Rise       ; clk             ;
;  multiplier[23]   ; clk        ; 1.689 ; 1.689 ; Rise       ; clk             ;
;  multiplier[24]   ; clk        ; 1.712 ; 1.712 ; Rise       ; clk             ;
;  multiplier[25]   ; clk        ; 1.612 ; 1.612 ; Rise       ; clk             ;
;  multiplier[26]   ; clk        ; 1.689 ; 1.689 ; Rise       ; clk             ;
;  multiplier[27]   ; clk        ; 1.678 ; 1.678 ; Rise       ; clk             ;
;  multiplier[28]   ; clk        ; 1.596 ; 1.596 ; Rise       ; clk             ;
;  multiplier[29]   ; clk        ; 1.494 ; 1.494 ; Rise       ; clk             ;
;  multiplier[30]   ; clk        ; 1.576 ; 1.576 ; Rise       ; clk             ;
;  multiplier[31]   ; clk        ; 1.494 ; 1.494 ; Rise       ; clk             ;
; op_clear          ; clk        ; 1.988 ; 1.988 ; Rise       ; clk             ;
; op_start          ; clk        ; 2.175 ; 2.175 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; multiplicand[*]   ; clk        ; -1.673 ; -1.673 ; Rise       ; clk             ;
;  multiplicand[0]  ; clk        ; -2.151 ; -2.151 ; Rise       ; clk             ;
;  multiplicand[1]  ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  multiplicand[2]  ; clk        ; -2.310 ; -2.310 ; Rise       ; clk             ;
;  multiplicand[3]  ; clk        ; -2.147 ; -2.147 ; Rise       ; clk             ;
;  multiplicand[4]  ; clk        ; -1.977 ; -1.977 ; Rise       ; clk             ;
;  multiplicand[5]  ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  multiplicand[6]  ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  multiplicand[7]  ; clk        ; -2.303 ; -2.303 ; Rise       ; clk             ;
;  multiplicand[8]  ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
;  multiplicand[9]  ; clk        ; -1.756 ; -1.756 ; Rise       ; clk             ;
;  multiplicand[10] ; clk        ; -2.076 ; -2.076 ; Rise       ; clk             ;
;  multiplicand[11] ; clk        ; -2.280 ; -2.280 ; Rise       ; clk             ;
;  multiplicand[12] ; clk        ; -1.783 ; -1.783 ; Rise       ; clk             ;
;  multiplicand[13] ; clk        ; -1.673 ; -1.673 ; Rise       ; clk             ;
;  multiplicand[14] ; clk        ; -1.992 ; -1.992 ; Rise       ; clk             ;
;  multiplicand[15] ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
;  multiplicand[16] ; clk        ; -2.159 ; -2.159 ; Rise       ; clk             ;
;  multiplicand[17] ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  multiplicand[18] ; clk        ; -2.053 ; -2.053 ; Rise       ; clk             ;
;  multiplicand[19] ; clk        ; -2.009 ; -2.009 ; Rise       ; clk             ;
;  multiplicand[20] ; clk        ; -1.982 ; -1.982 ; Rise       ; clk             ;
;  multiplicand[21] ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  multiplicand[22] ; clk        ; -2.136 ; -2.136 ; Rise       ; clk             ;
;  multiplicand[23] ; clk        ; -1.864 ; -1.864 ; Rise       ; clk             ;
;  multiplicand[24] ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
;  multiplicand[25] ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
;  multiplicand[26] ; clk        ; -1.988 ; -1.988 ; Rise       ; clk             ;
;  multiplicand[27] ; clk        ; -1.984 ; -1.984 ; Rise       ; clk             ;
;  multiplicand[28] ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  multiplicand[29] ; clk        ; -2.007 ; -2.007 ; Rise       ; clk             ;
;  multiplicand[30] ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  multiplicand[31] ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
; multiplier[*]     ; clk        ; -1.302 ; -1.302 ; Rise       ; clk             ;
;  multiplier[0]    ; clk        ; -1.471 ; -1.471 ; Rise       ; clk             ;
;  multiplier[1]    ; clk        ; -1.489 ; -1.489 ; Rise       ; clk             ;
;  multiplier[2]    ; clk        ; -1.346 ; -1.346 ; Rise       ; clk             ;
;  multiplier[3]    ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  multiplier[4]    ; clk        ; -1.449 ; -1.449 ; Rise       ; clk             ;
;  multiplier[5]    ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
;  multiplier[6]    ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  multiplier[7]    ; clk        ; -1.332 ; -1.332 ; Rise       ; clk             ;
;  multiplier[8]    ; clk        ; -1.412 ; -1.412 ; Rise       ; clk             ;
;  multiplier[9]    ; clk        ; -1.468 ; -1.468 ; Rise       ; clk             ;
;  multiplier[10]   ; clk        ; -1.326 ; -1.326 ; Rise       ; clk             ;
;  multiplier[11]   ; clk        ; -1.338 ; -1.338 ; Rise       ; clk             ;
;  multiplier[12]   ; clk        ; -1.426 ; -1.426 ; Rise       ; clk             ;
;  multiplier[13]   ; clk        ; -1.386 ; -1.386 ; Rise       ; clk             ;
;  multiplier[14]   ; clk        ; -1.552 ; -1.552 ; Rise       ; clk             ;
;  multiplier[15]   ; clk        ; -1.529 ; -1.529 ; Rise       ; clk             ;
;  multiplier[16]   ; clk        ; -1.425 ; -1.425 ; Rise       ; clk             ;
;  multiplier[17]   ; clk        ; -1.302 ; -1.302 ; Rise       ; clk             ;
;  multiplier[18]   ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
;  multiplier[19]   ; clk        ; -1.480 ; -1.480 ; Rise       ; clk             ;
;  multiplier[20]   ; clk        ; -1.499 ; -1.499 ; Rise       ; clk             ;
;  multiplier[21]   ; clk        ; -1.382 ; -1.382 ; Rise       ; clk             ;
;  multiplier[22]   ; clk        ; -1.537 ; -1.537 ; Rise       ; clk             ;
;  multiplier[23]   ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  multiplier[24]   ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  multiplier[25]   ; clk        ; -1.492 ; -1.492 ; Rise       ; clk             ;
;  multiplier[26]   ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  multiplier[27]   ; clk        ; -1.558 ; -1.558 ; Rise       ; clk             ;
;  multiplier[28]   ; clk        ; -1.476 ; -1.476 ; Rise       ; clk             ;
;  multiplier[29]   ; clk        ; -1.374 ; -1.374 ; Rise       ; clk             ;
;  multiplier[30]   ; clk        ; -1.456 ; -1.456 ; Rise       ; clk             ;
;  multiplier[31]   ; clk        ; -1.374 ; -1.374 ; Rise       ; clk             ;
; op_clear          ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
; op_start          ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op_done     ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
; result[*]   ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  result[0]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  result[1]  ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  result[2]  ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  result[3]  ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  result[4]  ; clk        ; 3.611 ; 3.611 ; Rise       ; clk             ;
;  result[5]  ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  result[6]  ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  result[7]  ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  result[8]  ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  result[9]  ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  result[10] ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  result[11] ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  result[12] ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  result[13] ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  result[14] ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  result[15] ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
;  result[16] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  result[17] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  result[18] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  result[19] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  result[20] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  result[21] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  result[22] ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  result[23] ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  result[24] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  result[25] ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  result[26] ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  result[27] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  result[28] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  result[29] ; clk        ; 3.710 ; 3.710 ; Rise       ; clk             ;
;  result[30] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  result[31] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  result[32] ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  result[33] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  result[34] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  result[35] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  result[36] ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
;  result[37] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  result[38] ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  result[39] ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  result[40] ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  result[41] ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
;  result[42] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  result[43] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  result[44] ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  result[45] ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  result[46] ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  result[47] ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  result[48] ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  result[49] ; clk        ; 4.312 ; 4.312 ; Rise       ; clk             ;
;  result[50] ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  result[51] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  result[52] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  result[53] ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  result[54] ; clk        ; 3.866 ; 3.866 ; Rise       ; clk             ;
;  result[55] ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  result[56] ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
;  result[57] ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  result[58] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  result[59] ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  result[60] ; clk        ; 4.063 ; 4.063 ; Rise       ; clk             ;
;  result[61] ; clk        ; 4.068 ; 4.068 ; Rise       ; clk             ;
;  result[62] ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  result[63] ; clk        ; 4.054 ; 4.054 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op_done     ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
; result[*]   ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  result[0]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  result[1]  ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  result[2]  ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  result[3]  ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  result[4]  ; clk        ; 3.611 ; 3.611 ; Rise       ; clk             ;
;  result[5]  ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  result[6]  ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  result[7]  ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  result[8]  ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  result[9]  ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  result[10] ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  result[11] ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  result[12] ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  result[13] ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  result[14] ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  result[15] ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
;  result[16] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  result[17] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  result[18] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  result[19] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  result[20] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  result[21] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  result[22] ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  result[23] ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  result[24] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  result[25] ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  result[26] ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  result[27] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  result[28] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  result[29] ; clk        ; 3.710 ; 3.710 ; Rise       ; clk             ;
;  result[30] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  result[31] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  result[32] ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  result[33] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  result[34] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  result[35] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  result[36] ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
;  result[37] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  result[38] ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  result[39] ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  result[40] ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  result[41] ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
;  result[42] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  result[43] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  result[44] ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  result[45] ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  result[46] ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  result[47] ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  result[48] ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  result[49] ; clk        ; 4.312 ; 4.312 ; Rise       ; clk             ;
;  result[50] ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  result[51] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  result[52] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  result[53] ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  result[54] ; clk        ; 3.866 ; 3.866 ; Rise       ; clk             ;
;  result[55] ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  result[56] ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
;  result[57] ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  result[58] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  result[59] ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  result[60] ; clk        ; 4.063 ; 4.063 ; Rise       ; clk             ;
;  result[61] ; clk        ; 4.068 ; 4.068 ; Rise       ; clk             ;
;  result[62] ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  result[63] ; clk        ; 4.054 ; 4.054 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.057   ; 0.239 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -9.057   ; 0.239 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -494.102 ; 0.0   ; 0.0      ; 0.0     ; -169.38             ;
;  clk             ; -494.102 ; 0.000 ; N/A      ; N/A     ; -169.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; multiplicand[*]   ; clk        ; 13.201 ; 13.201 ; Rise       ; clk             ;
;  multiplicand[0]  ; clk        ; 13.201 ; 13.201 ; Rise       ; clk             ;
;  multiplicand[1]  ; clk        ; 12.954 ; 12.954 ; Rise       ; clk             ;
;  multiplicand[2]  ; clk        ; 13.174 ; 13.174 ; Rise       ; clk             ;
;  multiplicand[3]  ; clk        ; 12.271 ; 12.271 ; Rise       ; clk             ;
;  multiplicand[4]  ; clk        ; 11.985 ; 11.985 ; Rise       ; clk             ;
;  multiplicand[5]  ; clk        ; 11.256 ; 11.256 ; Rise       ; clk             ;
;  multiplicand[6]  ; clk        ; 11.189 ; 11.189 ; Rise       ; clk             ;
;  multiplicand[7]  ; clk        ; 11.449 ; 11.449 ; Rise       ; clk             ;
;  multiplicand[8]  ; clk        ; 10.215 ; 10.215 ; Rise       ; clk             ;
;  multiplicand[9]  ; clk        ; 9.657  ; 9.657  ; Rise       ; clk             ;
;  multiplicand[10] ; clk        ; 10.027 ; 10.027 ; Rise       ; clk             ;
;  multiplicand[11] ; clk        ; 10.528 ; 10.528 ; Rise       ; clk             ;
;  multiplicand[12] ; clk        ; 10.248 ; 10.248 ; Rise       ; clk             ;
;  multiplicand[13] ; clk        ; 9.988  ; 9.988  ; Rise       ; clk             ;
;  multiplicand[14] ; clk        ; 10.697 ; 10.697 ; Rise       ; clk             ;
;  multiplicand[15] ; clk        ; 10.264 ; 10.264 ; Rise       ; clk             ;
;  multiplicand[16] ; clk        ; 10.567 ; 10.567 ; Rise       ; clk             ;
;  multiplicand[17] ; clk        ; 9.741  ; 9.741  ; Rise       ; clk             ;
;  multiplicand[18] ; clk        ; 10.160 ; 10.160 ; Rise       ; clk             ;
;  multiplicand[19] ; clk        ; 10.436 ; 10.436 ; Rise       ; clk             ;
;  multiplicand[20] ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  multiplicand[21] ; clk        ; 8.539  ; 8.539  ; Rise       ; clk             ;
;  multiplicand[22] ; clk        ; 8.640  ; 8.640  ; Rise       ; clk             ;
;  multiplicand[23] ; clk        ; 8.291  ; 8.291  ; Rise       ; clk             ;
;  multiplicand[24] ; clk        ; 7.493  ; 7.493  ; Rise       ; clk             ;
;  multiplicand[25] ; clk        ; 7.048  ; 7.048  ; Rise       ; clk             ;
;  multiplicand[26] ; clk        ; 7.473  ; 7.473  ; Rise       ; clk             ;
;  multiplicand[27] ; clk        ; 7.541  ; 7.541  ; Rise       ; clk             ;
;  multiplicand[28] ; clk        ; 5.577  ; 5.577  ; Rise       ; clk             ;
;  multiplicand[29] ; clk        ; 4.911  ; 4.911  ; Rise       ; clk             ;
;  multiplicand[30] ; clk        ; 4.298  ; 4.298  ; Rise       ; clk             ;
;  multiplicand[31] ; clk        ; 4.278  ; 4.278  ; Rise       ; clk             ;
; multiplier[*]     ; clk        ; 3.222  ; 3.222  ; Rise       ; clk             ;
;  multiplier[0]    ; clk        ; 2.943  ; 2.943  ; Rise       ; clk             ;
;  multiplier[1]    ; clk        ; 2.954  ; 2.954  ; Rise       ; clk             ;
;  multiplier[2]    ; clk        ; 2.655  ; 2.655  ; Rise       ; clk             ;
;  multiplier[3]    ; clk        ; 3.086  ; 3.086  ; Rise       ; clk             ;
;  multiplier[4]    ; clk        ; 2.912  ; 2.912  ; Rise       ; clk             ;
;  multiplier[5]    ; clk        ; 3.190  ; 3.190  ; Rise       ; clk             ;
;  multiplier[6]    ; clk        ; 3.208  ; 3.208  ; Rise       ; clk             ;
;  multiplier[7]    ; clk        ; 2.640  ; 2.640  ; Rise       ; clk             ;
;  multiplier[8]    ; clk        ; 2.875  ; 2.875  ; Rise       ; clk             ;
;  multiplier[9]    ; clk        ; 3.010  ; 3.010  ; Rise       ; clk             ;
;  multiplier[10]   ; clk        ; 2.681  ; 2.681  ; Rise       ; clk             ;
;  multiplier[11]   ; clk        ; 2.646  ; 2.646  ; Rise       ; clk             ;
;  multiplier[12]   ; clk        ; 2.893  ; 2.893  ; Rise       ; clk             ;
;  multiplier[13]   ; clk        ; 2.816  ; 2.816  ; Rise       ; clk             ;
;  multiplier[14]   ; clk        ; 3.141  ; 3.141  ; Rise       ; clk             ;
;  multiplier[15]   ; clk        ; 3.119  ; 3.119  ; Rise       ; clk             ;
;  multiplier[16]   ; clk        ; 2.895  ; 2.895  ; Rise       ; clk             ;
;  multiplier[17]   ; clk        ; 2.608  ; 2.608  ; Rise       ; clk             ;
;  multiplier[18]   ; clk        ; 3.222  ; 3.222  ; Rise       ; clk             ;
;  multiplier[19]   ; clk        ; 3.024  ; 3.024  ; Rise       ; clk             ;
;  multiplier[20]   ; clk        ; 2.964  ; 2.964  ; Rise       ; clk             ;
;  multiplier[21]   ; clk        ; 2.738  ; 2.738  ; Rise       ; clk             ;
;  multiplier[22]   ; clk        ; 3.126  ; 3.126  ; Rise       ; clk             ;
;  multiplier[23]   ; clk        ; 3.155  ; 3.155  ; Rise       ; clk             ;
;  multiplier[24]   ; clk        ; 3.210  ; 3.210  ; Rise       ; clk             ;
;  multiplier[25]   ; clk        ; 2.961  ; 2.961  ; Rise       ; clk             ;
;  multiplier[26]   ; clk        ; 3.212  ; 3.212  ; Rise       ; clk             ;
;  multiplier[27]   ; clk        ; 3.105  ; 3.105  ; Rise       ; clk             ;
;  multiplier[28]   ; clk        ; 2.912  ; 2.912  ; Rise       ; clk             ;
;  multiplier[29]   ; clk        ; 2.683  ; 2.683  ; Rise       ; clk             ;
;  multiplier[30]   ; clk        ; 2.896  ; 2.896  ; Rise       ; clk             ;
;  multiplier[31]   ; clk        ; 2.684  ; 2.684  ; Rise       ; clk             ;
; op_clear          ; clk        ; 3.877  ; 3.877  ; Rise       ; clk             ;
; op_start          ; clk        ; 4.294  ; 4.294  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; multiplicand[*]   ; clk        ; -1.673 ; -1.673 ; Rise       ; clk             ;
;  multiplicand[0]  ; clk        ; -2.151 ; -2.151 ; Rise       ; clk             ;
;  multiplicand[1]  ; clk        ; -2.000 ; -2.000 ; Rise       ; clk             ;
;  multiplicand[2]  ; clk        ; -2.310 ; -2.310 ; Rise       ; clk             ;
;  multiplicand[3]  ; clk        ; -2.147 ; -2.147 ; Rise       ; clk             ;
;  multiplicand[4]  ; clk        ; -1.977 ; -1.977 ; Rise       ; clk             ;
;  multiplicand[5]  ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  multiplicand[6]  ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  multiplicand[7]  ; clk        ; -2.303 ; -2.303 ; Rise       ; clk             ;
;  multiplicand[8]  ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
;  multiplicand[9]  ; clk        ; -1.756 ; -1.756 ; Rise       ; clk             ;
;  multiplicand[10] ; clk        ; -2.076 ; -2.076 ; Rise       ; clk             ;
;  multiplicand[11] ; clk        ; -2.280 ; -2.280 ; Rise       ; clk             ;
;  multiplicand[12] ; clk        ; -1.783 ; -1.783 ; Rise       ; clk             ;
;  multiplicand[13] ; clk        ; -1.673 ; -1.673 ; Rise       ; clk             ;
;  multiplicand[14] ; clk        ; -1.992 ; -1.992 ; Rise       ; clk             ;
;  multiplicand[15] ; clk        ; -2.390 ; -2.390 ; Rise       ; clk             ;
;  multiplicand[16] ; clk        ; -2.159 ; -2.159 ; Rise       ; clk             ;
;  multiplicand[17] ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  multiplicand[18] ; clk        ; -2.053 ; -2.053 ; Rise       ; clk             ;
;  multiplicand[19] ; clk        ; -2.009 ; -2.009 ; Rise       ; clk             ;
;  multiplicand[20] ; clk        ; -1.982 ; -1.982 ; Rise       ; clk             ;
;  multiplicand[21] ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  multiplicand[22] ; clk        ; -2.136 ; -2.136 ; Rise       ; clk             ;
;  multiplicand[23] ; clk        ; -1.864 ; -1.864 ; Rise       ; clk             ;
;  multiplicand[24] ; clk        ; -2.022 ; -2.022 ; Rise       ; clk             ;
;  multiplicand[25] ; clk        ; -2.115 ; -2.115 ; Rise       ; clk             ;
;  multiplicand[26] ; clk        ; -1.988 ; -1.988 ; Rise       ; clk             ;
;  multiplicand[27] ; clk        ; -1.984 ; -1.984 ; Rise       ; clk             ;
;  multiplicand[28] ; clk        ; -1.894 ; -1.894 ; Rise       ; clk             ;
;  multiplicand[29] ; clk        ; -2.007 ; -2.007 ; Rise       ; clk             ;
;  multiplicand[30] ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  multiplicand[31] ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
; multiplier[*]     ; clk        ; -1.302 ; -1.302 ; Rise       ; clk             ;
;  multiplier[0]    ; clk        ; -1.471 ; -1.471 ; Rise       ; clk             ;
;  multiplier[1]    ; clk        ; -1.489 ; -1.489 ; Rise       ; clk             ;
;  multiplier[2]    ; clk        ; -1.346 ; -1.346 ; Rise       ; clk             ;
;  multiplier[3]    ; clk        ; -1.541 ; -1.541 ; Rise       ; clk             ;
;  multiplier[4]    ; clk        ; -1.449 ; -1.449 ; Rise       ; clk             ;
;  multiplier[5]    ; clk        ; -1.574 ; -1.574 ; Rise       ; clk             ;
;  multiplier[6]    ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  multiplier[7]    ; clk        ; -1.332 ; -1.332 ; Rise       ; clk             ;
;  multiplier[8]    ; clk        ; -1.412 ; -1.412 ; Rise       ; clk             ;
;  multiplier[9]    ; clk        ; -1.468 ; -1.468 ; Rise       ; clk             ;
;  multiplier[10]   ; clk        ; -1.326 ; -1.326 ; Rise       ; clk             ;
;  multiplier[11]   ; clk        ; -1.338 ; -1.338 ; Rise       ; clk             ;
;  multiplier[12]   ; clk        ; -1.426 ; -1.426 ; Rise       ; clk             ;
;  multiplier[13]   ; clk        ; -1.386 ; -1.386 ; Rise       ; clk             ;
;  multiplier[14]   ; clk        ; -1.552 ; -1.552 ; Rise       ; clk             ;
;  multiplier[15]   ; clk        ; -1.529 ; -1.529 ; Rise       ; clk             ;
;  multiplier[16]   ; clk        ; -1.425 ; -1.425 ; Rise       ; clk             ;
;  multiplier[17]   ; clk        ; -1.302 ; -1.302 ; Rise       ; clk             ;
;  multiplier[18]   ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
;  multiplier[19]   ; clk        ; -1.480 ; -1.480 ; Rise       ; clk             ;
;  multiplier[20]   ; clk        ; -1.499 ; -1.499 ; Rise       ; clk             ;
;  multiplier[21]   ; clk        ; -1.382 ; -1.382 ; Rise       ; clk             ;
;  multiplier[22]   ; clk        ; -1.537 ; -1.537 ; Rise       ; clk             ;
;  multiplier[23]   ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  multiplier[24]   ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
;  multiplier[25]   ; clk        ; -1.492 ; -1.492 ; Rise       ; clk             ;
;  multiplier[26]   ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  multiplier[27]   ; clk        ; -1.558 ; -1.558 ; Rise       ; clk             ;
;  multiplier[28]   ; clk        ; -1.476 ; -1.476 ; Rise       ; clk             ;
;  multiplier[29]   ; clk        ; -1.374 ; -1.374 ; Rise       ; clk             ;
;  multiplier[30]   ; clk        ; -1.456 ; -1.456 ; Rise       ; clk             ;
;  multiplier[31]   ; clk        ; -1.374 ; -1.374 ; Rise       ; clk             ;
; op_clear          ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
; op_start          ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op_done     ; clk        ; 7.557 ; 7.557 ; Rise       ; clk             ;
; result[*]   ; clk        ; 8.210 ; 8.210 ; Rise       ; clk             ;
;  result[0]  ; clk        ; 6.587 ; 6.587 ; Rise       ; clk             ;
;  result[1]  ; clk        ; 6.686 ; 6.686 ; Rise       ; clk             ;
;  result[2]  ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  result[3]  ; clk        ; 6.241 ; 6.241 ; Rise       ; clk             ;
;  result[4]  ; clk        ; 6.282 ; 6.282 ; Rise       ; clk             ;
;  result[5]  ; clk        ; 6.642 ; 6.642 ; Rise       ; clk             ;
;  result[6]  ; clk        ; 6.612 ; 6.612 ; Rise       ; clk             ;
;  result[7]  ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  result[8]  ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  result[9]  ; clk        ; 6.639 ; 6.639 ; Rise       ; clk             ;
;  result[10] ; clk        ; 6.573 ; 6.573 ; Rise       ; clk             ;
;  result[11] ; clk        ; 6.699 ; 6.699 ; Rise       ; clk             ;
;  result[12] ; clk        ; 6.602 ; 6.602 ; Rise       ; clk             ;
;  result[13] ; clk        ; 6.268 ; 6.268 ; Rise       ; clk             ;
;  result[14] ; clk        ; 6.331 ; 6.331 ; Rise       ; clk             ;
;  result[15] ; clk        ; 6.287 ; 6.287 ; Rise       ; clk             ;
;  result[16] ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  result[17] ; clk        ; 6.414 ; 6.414 ; Rise       ; clk             ;
;  result[18] ; clk        ; 6.497 ; 6.497 ; Rise       ; clk             ;
;  result[19] ; clk        ; 6.557 ; 6.557 ; Rise       ; clk             ;
;  result[20] ; clk        ; 6.584 ; 6.584 ; Rise       ; clk             ;
;  result[21] ; clk        ; 6.514 ; 6.514 ; Rise       ; clk             ;
;  result[22] ; clk        ; 6.564 ; 6.564 ; Rise       ; clk             ;
;  result[23] ; clk        ; 6.578 ; 6.578 ; Rise       ; clk             ;
;  result[24] ; clk        ; 6.583 ; 6.583 ; Rise       ; clk             ;
;  result[25] ; clk        ; 6.736 ; 6.736 ; Rise       ; clk             ;
;  result[26] ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  result[27] ; clk        ; 6.778 ; 6.778 ; Rise       ; clk             ;
;  result[28] ; clk        ; 6.690 ; 6.690 ; Rise       ; clk             ;
;  result[29] ; clk        ; 6.490 ; 6.490 ; Rise       ; clk             ;
;  result[30] ; clk        ; 6.654 ; 6.654 ; Rise       ; clk             ;
;  result[31] ; clk        ; 6.739 ; 6.739 ; Rise       ; clk             ;
;  result[32] ; clk        ; 7.142 ; 7.142 ; Rise       ; clk             ;
;  result[33] ; clk        ; 6.882 ; 6.882 ; Rise       ; clk             ;
;  result[34] ; clk        ; 6.855 ; 6.855 ; Rise       ; clk             ;
;  result[35] ; clk        ; 7.069 ; 7.069 ; Rise       ; clk             ;
;  result[36] ; clk        ; 7.315 ; 7.315 ; Rise       ; clk             ;
;  result[37] ; clk        ; 7.717 ; 7.717 ; Rise       ; clk             ;
;  result[38] ; clk        ; 6.879 ; 6.879 ; Rise       ; clk             ;
;  result[39] ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  result[40] ; clk        ; 7.070 ; 7.070 ; Rise       ; clk             ;
;  result[41] ; clk        ; 8.104 ; 8.104 ; Rise       ; clk             ;
;  result[42] ; clk        ; 6.647 ; 6.647 ; Rise       ; clk             ;
;  result[43] ; clk        ; 7.584 ; 7.584 ; Rise       ; clk             ;
;  result[44] ; clk        ; 7.365 ; 7.365 ; Rise       ; clk             ;
;  result[45] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  result[46] ; clk        ; 7.374 ; 7.374 ; Rise       ; clk             ;
;  result[47] ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
;  result[48] ; clk        ; 7.351 ; 7.351 ; Rise       ; clk             ;
;  result[49] ; clk        ; 7.600 ; 7.600 ; Rise       ; clk             ;
;  result[50] ; clk        ; 7.581 ; 7.581 ; Rise       ; clk             ;
;  result[51] ; clk        ; 6.686 ; 6.686 ; Rise       ; clk             ;
;  result[52] ; clk        ; 6.680 ; 6.680 ; Rise       ; clk             ;
;  result[53] ; clk        ; 6.561 ; 6.561 ; Rise       ; clk             ;
;  result[54] ; clk        ; 6.671 ; 6.671 ; Rise       ; clk             ;
;  result[55] ; clk        ; 7.583 ; 7.583 ; Rise       ; clk             ;
;  result[56] ; clk        ; 7.220 ; 7.220 ; Rise       ; clk             ;
;  result[57] ; clk        ; 8.210 ; 8.210 ; Rise       ; clk             ;
;  result[58] ; clk        ; 6.644 ; 6.644 ; Rise       ; clk             ;
;  result[59] ; clk        ; 7.372 ; 7.372 ; Rise       ; clk             ;
;  result[60] ; clk        ; 7.154 ; 7.154 ; Rise       ; clk             ;
;  result[61] ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  result[62] ; clk        ; 7.395 ; 7.395 ; Rise       ; clk             ;
;  result[63] ; clk        ; 7.140 ; 7.140 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; op_done     ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
; result[*]   ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  result[0]  ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  result[1]  ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  result[2]  ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  result[3]  ; clk        ; 3.587 ; 3.587 ; Rise       ; clk             ;
;  result[4]  ; clk        ; 3.611 ; 3.611 ; Rise       ; clk             ;
;  result[5]  ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  result[6]  ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  result[7]  ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  result[8]  ; clk        ; 3.652 ; 3.652 ; Rise       ; clk             ;
;  result[9]  ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  result[10] ; clk        ; 3.767 ; 3.767 ; Rise       ; clk             ;
;  result[11] ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  result[12] ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  result[13] ; clk        ; 3.613 ; 3.613 ; Rise       ; clk             ;
;  result[14] ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
;  result[15] ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
;  result[16] ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  result[17] ; clk        ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  result[18] ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
;  result[19] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  result[20] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  result[21] ; clk        ; 3.702 ; 3.702 ; Rise       ; clk             ;
;  result[22] ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  result[23] ; clk        ; 3.746 ; 3.746 ; Rise       ; clk             ;
;  result[24] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  result[25] ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  result[26] ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  result[27] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  result[28] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  result[29] ; clk        ; 3.710 ; 3.710 ; Rise       ; clk             ;
;  result[30] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  result[31] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  result[32] ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  result[33] ; clk        ; 3.955 ; 3.955 ; Rise       ; clk             ;
;  result[34] ; clk        ; 3.920 ; 3.920 ; Rise       ; clk             ;
;  result[35] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  result[36] ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
;  result[37] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  result[38] ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  result[39] ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
;  result[40] ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  result[41] ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
;  result[42] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  result[43] ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  result[44] ; clk        ; 4.170 ; 4.170 ; Rise       ; clk             ;
;  result[45] ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  result[46] ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
;  result[47] ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  result[48] ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  result[49] ; clk        ; 4.312 ; 4.312 ; Rise       ; clk             ;
;  result[50] ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  result[51] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  result[52] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  result[53] ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  result[54] ; clk        ; 3.866 ; 3.866 ; Rise       ; clk             ;
;  result[55] ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  result[56] ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
;  result[57] ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  result[58] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  result[59] ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
;  result[60] ; clk        ; 4.063 ; 4.063 ; Rise       ; clk             ;
;  result[61] ; clk        ; 4.068 ; 4.068 ; Rise       ; clk             ;
;  result[62] ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  result[63] ; clk        ; 4.054 ; 4.054 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3606     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3606     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 67    ; 67   ;
; Unconstrained Input Port Paths  ; 732   ; 732  ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Nov 06 22:42:10 2018
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.057      -494.102 clk 
Info (332146): Worst-case hold slack is 0.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.522         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -169.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.325
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.325      -143.260 clk 
Info (332146): Worst-case hold slack is 0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.239         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -169.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4593 megabytes
    Info: Processing ended: Tue Nov 06 22:42:15 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


