---
title: "【半導体】PSRAMで何が起き、なぜ終わったのか ― Pause×Disturbの現実"
emoji: "⚠️"
type: "tech"
topics: ["半導体", "PSRAM", "DRAM", "信頼性", "歩留まり"]
published: true
---

## はじめに

前稿では、PSRAM が

- DRAM セルを使い
- 内部リフレッシュ制御によって
- SRAM ライクに見せる

という **構造と前提** の上に成り立っていたことを整理した。

本稿では、その前提のもとで  
**実際に何が起きたのか**、  
そして **どのような判断が下されたのか** を記録する。

---

## PSRAMで顕在化した故障

PSRAM で問題となった故障は、  
大きく分けて二つだった。

- **Pause Refresh Fail**
- **Disturb Refresh Fail**

どちらも DRAM では既知の現象だが、  
PSRAM では **使用条件によって同時に現れる** 点が決定的に異なっていた。

---

## Pause Refresh Fail（PSRAM）

PSRAM では、

- スタンバイ時間が長い  
- 内部リフレッシュは間欠的  
- 高温環境で使われる  

という条件が重なりやすい。

その結果、

> **DRAMでは顕在化しなかったリークが、  
> そのまま保持失敗として現れる**

という状況が生まれた。

これは、

- 新しい物理現象  
- 新しい欠陥  

ではない。

**0.25µm DRAM で既に観測されていた  
Pause Refresh 異常と同根** だった。

---

## Disturb Refresh Fail（PSRAM）

もう一つの問題が **Disturb** である。

PSRAM では、

- 特定アドレスへのアクセスが集中し  
- 別の領域が長時間アイドルになる  

という **使用パターン** が日常的に発生する。

このとき、

- 頻繁にトグルされるワードライン  
- 長時間放置されるセル  

が同一チップ内に共存する。

---

## Disturb が発生する断面構造（参照図）

ここで、PSRAM における Disturb を理解するための  
**デバイス断面の物理像**を示す。

<p align="center">
  <img
    src="https://samizo-aitl.github.io/Edusemi-Plus/archive/legacy/figs/disturb.png"
    width="55%">
</p>

<p align="center">
  <em>
    図1：PSRAM（DRAMセル流用）における  
    Disturb 発生時のリーク・電界集中断面（概念図）
  </em>
</p>

この図が示しているのは、

- ワードライン切り替え時の電界集中  
- セルMOSの短チャネル化による I<sub>off</sub> 増大  
- 隣接セル拡散端・絶縁端でのリーク増幅  

といった **既知の物理効果**である。

Disturb は、

> **単発で壊す現象ではなく、  
> 微小な劣化を時間的に蓄積する現象**

として働く。

---

## Pause × Disturb の結合

重要なのは、  
**Pause と Disturb は単独では致命的でなかった** ことだ。

- Pause だけ  
- Disturb だけ  

では、  
保証条件内では Fail は抑えられていた。

問題は、

> **両者が時間軸で結合したとき**

である。

- Disturb によってセル状態が削られ  
- Pause によって回復機会が与えられず  
- 高温によってリークが指数的に加速する  

この連鎖で、  
Fail は **境界的に** 増加した。

---

## 温度という境界条件

PSRAM の Fail 挙動は、  
**温度境界を越えた瞬間に変質**した。

- 〜85℃：Fail ほぼゼロ  
- 90℃（保証点）：条件付きで成立  
- 95℃超：Fail が急増  

Fail は、

- 徐々に増える  
- 劣化していく  

のではない。

> **ある条件を越えた瞬間に現れる**

という **境界現象** だった。

---

## 歩留まり回復でできたこと／できなかったこと

量産は止められなかった。

そのため、  
**短期で可能な対策** が取られた。

### 実施された対策

- プロセスダメージ低減  
- ジャンクションリーク抑制  
- バックバイアス条件の最適化  
- テスト条件の再定義  

これにより、

- 初期歩留まり：約30%  
- 回復後歩留まり：**70〜80%クラス**

まで改善した。

---

## それでも残った限界

ただし、次の点は変わらなかった。

- 高温マージンは極めて薄い  
- 使用パターン依存が消えない  
- スケーリングでさらに悪化する  

これは、

- 改善不足  
- 実装ミス  

ではない。

**構造的な限界**だった。

---

## 下された判断

最終的に下された判断は明確だった。

> **技術的に成立しても、  
> 長期に拡張できないものは続けない**

- PSRAM は量産可能になった  
- しかし将来世代に持ち越せない  
- 投資に対する回収が見込めない  

このため、

> **PSRAM 路線からの撤退**

が選択された。

---

## まとめ（故障と判断）

PSRAM は、

- 失敗した技術ではない  
- だが持続可能な技術でもなかった  

Pause × Disturb × 温度という  
**既知の物理が、  
使われ方によって結合した結果** が  
限界を作った。

これは、

- 設計の失敗  
- 実装の誤り  

ではなく、

> **前提条件が許容できる範囲を越えた**

という記録である。

---

## 🔗 一次情報（参照元）

- Legacy Technology Archive  
  https://samizo-aitl.github.io/Edusemi-Plus/archive/legacy/

- PSRAM (2001) ケース  
  https://samizo-aitl.github.io/Edusemi-Plus/archive/legacy/psram_2001/

- Pause / Disturb in PSRAM  
  https://samizo-aitl.github.io/Edusemi-Plus/archive/legacy/psram_2001/pause_disturb_psram/

- Yield Recovery  
  https://samizo-aitl.github.io/Edusemi-Plus/archive/legacy/psram_2001/yield_recovery/

---

### シリーズ完了

- #0 Introduction  
- #1 DRAM 前編（現象）  
- #2 DRAM 後編（物理）  
- #3 PSRAM 前編（構造）  
- #4 PSRAM 後編（故障と判断）

以上で **全5本**。
