## Gain구하기

- 아날로그 신호의 증폭에는 small signal이기 때문에 소구간을 미분값으로 근사해 증폭률인 gain을 구하지만
- 디지털 신호의 경우에는 0과 1이므로 big signal이기 때문에 saturation 전체를 하나의 직선으로 근사해 gain을 구한다

## CMOS

- CMOS의 경우에는 transition gain이 매우 가파르고
- transition 전후로는 최고와 최저로 전압이 일정하게 유지되는 full-swing이 이루어지므로 디지털 신호를 처리하기에 용이하다
- 그리고 transition gain이 매우 가파르기 때문에 small signal이 더 잘 증폭되는데

![CMOS%2015e92fe0815a4f74b2fd6c3585dfefc3/image1.png](microelectronics.spring.2021.cse.cnu.ac.kr/images/15_15e92fe0815a4f74b2fd6c3585dfefc3/image1.png)

- 그때의 증폭률이 다음과 같다 - small signal gain

## Parasitic RC

- Linear 구간에서는 얘가 약간 저항처럼 구동하기 때문에 이떄의 저항과 도선의 저항을 트랜지스터에 기생하는 저항이라 해서 Parasitic R이라고 하고
- MOScap이나 도선간 간격때문에 생기는 캐패시턴스를 Parasitic C라고 한다

## Rise & Fall Time, Propagation Delay

- Rise Time : 최대 전압의 10%에서부터 90%까지 올라가는데 걸리는 시간
- Fall Time : 마찬가지로 90%에서 10%까지 걸리는 시간
- Propagation Delay : rise, fall시에 최대전압의 50%가 되는 시간의 차이 - 절반 충전 / 방전되기까지의 시간 차이 - RC시정수가 충전속도와 관련있기 때문에 저 PD는 0.69RC로 나타난다

![CMOS%2015e92fe0815a4f74b2fd6c3585dfefc3/image2.png](microelectronics.spring.2021.cse.cnu.ac.kr/images/15_15e92fe0815a4f74b2fd6c3585dfefc3/image2.png)

이런 수식으로도 정리 가능한데 살펴보면 당연하게도 입력전압이 높을수록 더 빨리 회로가 작동한다

p를 위에 달고 n을 아래에 달면 vth drop문제가 생겨 noise margin이 줄어들어 최대전압이 1이 되지 못하고 0.6정도로 떨어지고 최소전압도 0이 되지 못하고 0.4가 되는 등의 문제가 생긴다?