0
reg0_to_reg1
1
reg0_to_reg2
reg1_to_out
add
reg3_to_reg1
4
always
