![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240414145815.png)

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240414145925.png)

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240414150319.png)

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240414150335.png)

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/202409101414266.jpeg)

## 慢到快
## 单 bit
延迟打拍（两级触发器）
### 多 bit
延迟采样
有 data_in_vld：在快时钟域中对 data_in_vld 进行打拍和对 vld 进行边沿检测
无 data_in_vld：再快时钟域中对慢时钟进行打拍，并对慢时钟时钟信号进行边缘检测，取时钟周期中间信号
	- 频率相差较大：采用计数的方式，取中间时刻数据，不需要对数据进行缓存
	- 频率相差不大：需要对数据进行延迟缓存，以保证采集到的是当拍时钟的数据
#### 为什么慢到快不区别脉冲还是电平？
因为慢时钟信号周期一定大于快时钟的周期，但是频率比一定要保证能够满足时序约束。频率比最好为 2，一般大于 1 并且满足时序约束最佳

## 快到慢
### 单 bit
1. 电平信号同步：延迟打拍
2. 脉冲信号同步
	- 脉冲信号宽度一致：
		- 在知道两个时钟频率比的情况下，"快时钟域脉宽扩展+慢时钟域延迟打拍"
	- 脉冲信号宽度有时表现为电平信号：握手传输
### 多 bit
1. 电平信号：多 bit 触发器（延迟打拍）
2. 数据变化速率过快：异步 FIFO
#### 区分脉冲信号和电平信号
电平信号：快时钟的信号保持高电平或低电平的时间足够长，以至于能被慢时钟在满足时序约束的条件下采集到
脉冲信号：从快时钟域输出的有效宽度小于慢时钟周期的信号

### 延迟打拍为什么能保证异步信号采集（同打两拍消除亚稳态）
稳态如果在 1T 内稳定成高电平或低电平了（概率 80%），那第 2 拍就 sample 到正常的 0 或 1；若亚稳态 1T 最后还是中间态，那第 2 拍还是可能出现亚稳态的，但概率低。

### ref
这个网站的内容不错
[Verilog 跨时钟域传输：快到慢\_w3cschool](https://www.w3cschool.cn/verilog2/verilog2-owmz3o5f.html)