TimeQuest Timing Analyzer report for mp1
Sun Sep 17 10:31:44 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Sep 17 10:31:41 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.73 MHz ; 110.73 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.969 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.329 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.475 ; 3.273 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.088 ; 2.890 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.174 ; 2.982 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.028 ; 2.814 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.264 ; 3.066 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.776 ; 2.593 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.475 ; 3.271 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.278 ; 3.033 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.304 ; 3.088 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.458 ; 3.273 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.392 ; 3.175 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.324 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.115 ; 2.879 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.203 ; 2.964 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.063 ; 2.819 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.426 ; 3.201 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.364 ; 3.145 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.653 ; 3.412 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.280 ; -2.091 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.524 ; -2.296 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.611 ; -2.385 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.536 ; -2.333 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.765 ; -2.576 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.280 ; -2.091 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.897 ; -2.662 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.778 ; -2.545 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.784 ; -2.562 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.929 ; -2.738 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.866 ; -2.644 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.799 ; -2.531 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.619 ; -2.397 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.706 ; -2.479 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.575 ; -2.343 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.896 ; -2.668 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.829 ; -2.605 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.796 ; -2.554 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.831 ; 6.763 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.011 ; 5.906 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.718 ; 6.586 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.131 ; 6.105 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.997 ; 5.982 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.161 ; 6.032 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.708 ; 6.654 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.831 ; 6.763 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.809 ; 6.760 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.065 ; 5.948 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.412 ; 6.379 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.294 ; 6.160 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.043 ; 5.948 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.363 ; 6.322 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.221 ; 6.104 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.011 ; 5.893 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.039 ; 5.942 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.203 ; 6.201 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.203 ; 6.201 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.192 ; 6.129 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.711 ; 6.731 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.871 ; 6.825 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.081 ; 5.959 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.688 ; 6.639 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.325 ; 6.201 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.418 ; 6.350 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.703 ; 6.661 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.577 ; 6.533 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.292 ; 6.241 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.460 ; 6.381 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.871 ; 6.825 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.346 ; 6.295 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.514 ; 6.473 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.005 ; 5.989 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.112 ; 6.070 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.311 ; 6.189 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.784 ; 6.732 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.485 ; 6.441 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.517 ; 6.416 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.698 ; 5.608 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.709 ; 5.608 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.403 ; 6.274 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.825 ; 5.797 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.698 ; 5.682 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.854 ; 5.728 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.393 ; 6.339 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.509 ; 6.442 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.490 ; 6.440 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.784 ; 5.669 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.094 ; 6.060 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.982 ; 5.851 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.762 ; 5.671 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.066 ; 6.024 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.911 ; 5.797 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.731 ; 5.618 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.739 ; 5.645 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.801 ; 5.784 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.801 ; 5.801 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.842 ; 5.784 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.106 ; 6.107 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.726 ; 5.658 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.777 ; 5.658 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.371 ; 6.323 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.010 ; 5.890 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.119 ; 6.051 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.388 ; 6.345 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.268 ; 6.223 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.980 ; 5.928 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.137 ; 6.059 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.545 ; 6.500 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.029 ; 5.977 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.208 ; 6.166 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.726 ; 5.707 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.808 ; 5.764 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.994 ; 5.876 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.464 ; 6.412 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.163 ; 6.118 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.895 ; 5.822 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.39 MHz ; 119.39 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.624 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.301 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.376 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.248 ; 3.060 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.880 ; 2.695 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.960 ; 2.791 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.827 ; 2.624 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.047 ; 2.853 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.570 ; 2.401 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.248 ; 3.060 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.059 ; 2.837 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.065 ; 2.867 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.208 ; 3.033 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.138 ; 2.940 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.090 ; 2.852 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.897 ; 2.686 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.994 ; 2.777 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.862 ; 2.627 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.170 ; 2.960 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.111 ; 2.926 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.424 ; 3.188 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.148 ; -1.972 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.397 ; -2.182 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.476 ; -2.275 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.408 ; -2.215 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.623 ; -2.439 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.148 ; -1.972 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.753 ; -2.535 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.632 ; -2.421 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.622 ; -2.416 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.758 ; -2.575 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.690 ; -2.486 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.641 ; -2.399 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.476 ; -2.275 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.571 ; -2.366 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.447 ; -2.223 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.719 ; -2.503 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.658 ; -2.464 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.662 ; -2.426 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.460 ; 6.421 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.681 ; 5.593 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.379 ; 6.255 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.788 ; 5.743 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.675 ; 5.661 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.833 ; 5.722 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.353 ; 6.318 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.460 ; 6.421 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.446 ; 6.412 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.731 ; 5.611 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.051 ; 6.009 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.928 ; 5.831 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.704 ; 5.618 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.995 ; 5.930 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.875 ; 5.784 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.682 ; 5.583 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.708 ; 5.615 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.866 ; 5.836 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.866 ; 5.836 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.848 ; 5.764 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.320 ; 6.355 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.516 ; 6.481 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.748 ; 5.645 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.333 ; 6.307 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.976 ; 5.871 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.048 ; 5.972 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.364 ; 6.325 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.246 ; 6.207 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.937 ; 5.886 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.085 ; 6.005 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.516 ; 6.481 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.983 ; 5.920 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.188 ; 6.151 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.677 ; 5.650 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.783 ; 5.745 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.953 ; 5.857 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.437 ; 6.391 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.112 ; 6.047 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.157 ; 6.064 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.402 ; 5.323 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.406 ; 5.323 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.090 ; 5.972 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.507 ; 5.465 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.402 ; 5.390 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.551 ; 5.445 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.065 ; 6.032 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.166 ; 6.129 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.153 ; 6.121 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.475 ; 5.361 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.759 ; 5.719 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.643 ; 5.551 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.451 ; 5.369 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.726 ; 5.665 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.592 ; 5.505 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.430 ; 5.336 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.433 ; 5.346 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.500 ; 5.458 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.500 ; 5.479 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.538 ; 5.458 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.765 ; 5.781 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.424 ; 5.372 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.470 ; 5.372 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.044 ; 6.020 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.688 ; 5.588 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.778 ; 5.705 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.075 ; 6.039 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.963 ; 5.926 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.652 ; 5.604 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.791 ; 5.714 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.218 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.693 ; 5.633 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.907 ; 5.872 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.424 ; 5.398 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.504 ; 5.468 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.663 ; 5.572 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.144 ; 6.101 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.818 ; 5.756 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.579 ; 5.520 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.481 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.195 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.296 ; 2.282 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 1.987 ; 1.967 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.045 ; 2.019 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 1.960 ; 1.948 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.148 ; 2.143 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.748 ; 1.742 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.296 ; 2.282 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.153 ; 2.120 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.119 ; 2.114 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.232 ; 2.237 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.135 ; 2.131 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.132 ; 2.074 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.005 ; 1.972 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.112 ; 2.070 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.026 ; 1.990 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.172 ; 2.151 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.111 ; 2.111 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.396 ; 2.361 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.461 ; -1.448 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.665 ; -1.629 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.729 ; -1.685 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.674 ; -1.667 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.461 ; -1.448 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.965 ; -1.932 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.860 ; -1.834 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.816 ; -1.803 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.924 ; -1.921 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.831 ; -1.819 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.826 ; -1.764 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.718 ; -1.691 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.822 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.741 ; -1.711 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.865 ; -1.837 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.796 ; -1.788 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.844 ; -1.812 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.799 ; 4.863 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.181 ; 4.133 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.720 ; 4.741 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.271 ; 4.280 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.162 ; 4.162 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.302 ; 4.262 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.729 ; 4.789 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.799 ; 4.856 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.793 ; 4.863 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.203 ; 4.162 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.417 ; 4.444 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.374 ; 4.343 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.152 ; 4.123 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.397 ; 4.415 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.323 ; 4.291 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.145 ; 4.108 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.174 ; 4.141 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.301 ; 4.280 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.301 ; 4.280 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.296 ; 4.248 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.634 ; 4.637 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.834 ; 4.912 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.240 ; 4.186 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.706 ; 4.764 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.383 ; 4.363 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.401 ; 4.412 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.718 ; 4.776 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.637 ; 4.687 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.331 ; 4.350 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.471 ; 4.476 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.834 ; 4.912 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.402 ; 4.417 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.589 ; 4.650 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.190 ; 4.202 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.226 ; 4.211 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.393 ; 4.346 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.781 ; 4.844 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.461 ; 4.489 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.432 ; 4.434 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.955 ; 3.921 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 3.974 ; 3.928 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.503 ; 4.522 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.058 ; 4.066 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.956 ; 3.956 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.089 ; 4.050 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.512 ; 4.568 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.578 ; 4.631 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.573 ; 4.639 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.012 ; 3.972 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.199 ; 4.224 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.158 ; 4.128 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.962 ; 3.936 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.197 ; 4.213 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.109 ; 4.078 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 3.955 ; 3.921 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.967 ; 3.937 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.051 ; 4.021 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.051 ; 4.023 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.074 ; 4.021 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.249 ; 4.252 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.000 ; 3.978 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.030 ; 3.978 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.488 ; 4.543 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.165 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.200 ; 4.209 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.501 ; 4.556 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.424 ; 4.471 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.116 ; 4.134 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.250 ; 4.254 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.610 ; 4.683 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.184 ; 4.197 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.379 ; 4.436 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.000 ; 4.010 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.015 ; 4.000 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.175 ; 4.129 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.561 ; 4.620 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.241 ; 4.266 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.054 ; 4.057 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.969 ; 0.195 ; N/A      ; N/A     ; 4.376               ;
;  clk             ; 0.969 ; 0.195 ; N/A      ; N/A     ; 4.376               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.475 ; 3.273 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.088 ; 2.890 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.174 ; 2.982 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.028 ; 2.814 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.264 ; 3.066 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.776 ; 2.593 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.475 ; 3.271 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.278 ; 3.033 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.304 ; 3.088 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.458 ; 3.273 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.392 ; 3.175 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.324 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.115 ; 2.879 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.203 ; 2.964 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.063 ; 2.819 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.426 ; 3.201 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.364 ; 3.145 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.653 ; 3.412 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.461 ; -1.448 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.665 ; -1.629 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.729 ; -1.685 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.674 ; -1.667 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.461 ; -1.448 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.965 ; -1.932 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.860 ; -1.834 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.816 ; -1.803 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.924 ; -1.921 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.831 ; -1.819 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.826 ; -1.764 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.718 ; -1.691 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.822 ; -1.787 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.741 ; -1.711 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.865 ; -1.837 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.796 ; -1.788 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.844 ; -1.812 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.831 ; 6.763 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.011 ; 5.906 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.718 ; 6.586 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.131 ; 6.105 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.997 ; 5.982 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.161 ; 6.032 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.708 ; 6.654 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.831 ; 6.763 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.809 ; 6.760 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.065 ; 5.948 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.412 ; 6.379 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.294 ; 6.160 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.043 ; 5.948 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.363 ; 6.322 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.221 ; 6.104 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.011 ; 5.893 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.039 ; 5.942 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.203 ; 6.201 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.203 ; 6.201 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.192 ; 6.129 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.711 ; 6.731 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.871 ; 6.825 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.081 ; 5.959 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.688 ; 6.639 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.325 ; 6.201 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.418 ; 6.350 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.703 ; 6.661 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.577 ; 6.533 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.292 ; 6.241 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.460 ; 6.381 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.871 ; 6.825 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.346 ; 6.295 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.514 ; 6.473 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.005 ; 5.989 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.112 ; 6.070 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.311 ; 6.189 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 6.784 ; 6.732 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.485 ; 6.441 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.517 ; 6.416 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.955 ; 3.921 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 3.974 ; 3.928 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.503 ; 4.522 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.058 ; 4.066 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.956 ; 3.956 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.089 ; 4.050 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.512 ; 4.568 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.578 ; 4.631 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.573 ; 4.639 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.012 ; 3.972 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.199 ; 4.224 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.158 ; 4.128 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.962 ; 3.936 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.197 ; 4.213 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.109 ; 4.078 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 3.955 ; 3.921 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.967 ; 3.937 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.051 ; 4.021 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.051 ; 4.023 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.074 ; 4.021 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.249 ; 4.252 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.000 ; 3.978 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.030 ; 3.978 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.488 ; 4.543 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.165 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.200 ; 4.209 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.501 ; 4.556 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.424 ; 4.471 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.116 ; 4.134 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.250 ; 4.254 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.610 ; 4.683 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.184 ; 4.197 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.379 ; 4.436 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.000 ; 4.010 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.015 ; 4.000 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.175 ; 4.129 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.561 ; 4.620 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.241 ; 4.266 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.054 ; 4.057 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 268031   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 268031   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Sep 17 10:31:39 2017
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 0.969
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.969               0.000 clk 
Info (332146): Worst-case hold slack is 0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.329               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.624
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.624               0.000 clk 
Info (332146): Worst-case hold slack is 0.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.301               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.481
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.481               0.000 clk 
Info (332146): Worst-case hold slack is 0.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.195               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 511 megabytes
    Info: Processing ended: Sun Sep 17 10:31:43 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


