TimeQuest Timing Analyzer report for GreenScreen
Wed Dec 16 15:41:53 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 12. Slow Model Setup: 'GPIO_CLKIN_N1'
 13. Slow Model Setup: 'iCLK_50'
 14. Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'iCLK_50'
 16. Slow Model Hold: 'GPIO_CLKIN_N1'
 17. Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 18. Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 19. Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 20. Slow Model Recovery: 'GPIO_CLKIN_N1'
 21. Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 22. Slow Model Recovery: 'iCLK_50'
 23. Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 24. Slow Model Removal: 'GPIO_CLKIN_N1'
 25. Slow Model Removal: 'iCLK_50'
 26. Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 27. Slow Model Minimum Pulse Width: 'GPIO_CLKIN_N1'
 28. Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 29. Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 30. Slow Model Minimum Pulse Width: 'iCLK_50'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 43. Fast Model Setup: 'GPIO_CLKIN_N1'
 44. Fast Model Setup: 'iCLK_50'
 45. Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'
 46. Fast Model Hold: 'iCLK_50'
 47. Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 48. Fast Model Hold: 'GPIO_CLKIN_N1'
 49. Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'
 50. Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 51. Fast Model Recovery: 'GPIO_CLKIN_N1'
 52. Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'
 53. Fast Model Recovery: 'iCLK_50'
 54. Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 55. Fast Model Removal: 'iCLK_50'
 56. Fast Model Removal: 'GPIO_CLKIN_N1'
 57. Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'
 58. Fast Model Minimum Pulse Width: 'GPIO_CLKIN_N1'
 59. Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'
 60. Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'
 61. Fast Model Minimum Pulse Width: 'iCLK_50'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Propagation Delay
 67. Minimum Propagation Delay
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GreenScreen                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------------+---------------------------------------------+
; Clock Name                              ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                   ; Targets                                     ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------------+---------------------------------------------+
; GPIO_CLKIN_N1                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                          ; { GPIO_CLKIN_N1 }                           ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                          ; { I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK } ;
; iCLK_50                                 ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                          ; { iCLK_50 }                                 ;
; phase_loop|altpll_component|pll|clk[0]  ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; iCLK_50 ; phase_loop|altpll_component|pll|inclk[0] ; { phase_loop|altpll_component|pll|clk[0] }  ;
+-----------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+------------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                       ;
+------------+-----------------+-----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                              ; Note ;
+------------+-----------------+-----------------------------------------+------+
; 207.43 MHz ; 207.43 MHz      ; iCLK_50                                 ;      ;
; 245.76 MHz ; 245.76 MHz      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;      ;
; 254.26 MHz ; 254.26 MHz      ; GPIO_CLKIN_N1                           ;      ;
; 288.85 MHz ; 288.85 MHz      ; phase_loop|altpll_component|pll|clk[0]  ;      ;
+------------+-----------------+-----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.538 ; -208.109      ;
; GPIO_CLKIN_N1                           ; -2.933 ; -56.544       ;
; iCLK_50                                 ; 2.947  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 6.538  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -2.677 ; -2.677        ;
; GPIO_CLKIN_N1                           ; 0.391  ; 0.000         ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.391  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.322 ; -74.525       ;
; GPIO_CLKIN_N1                           ; -2.014 ; -66.430       ;
; phase_loop|altpll_component|pll|clk[0]  ; 4.292  ; 0.000         ;
; iCLK_50                                 ; 15.159 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.034 ; 0.000         ;
; GPIO_CLKIN_N1                           ; 2.783 ; 0.000         ;
; iCLK_50                                 ; 2.813 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 5.446 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; GPIO_CLKIN_N1                           ; -1.380 ; -36.380       ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -72.000       ;
; phase_loop|altpll_component|pll|clk[0]  ; 4.000  ; 0.000         ;
; iCLK_50                                 ; 9.000  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                            ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -3.538 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 5.069      ;
; -3.538 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 5.069      ;
; -3.538 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 5.069      ;
; -3.525 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.057      ;
; -3.525 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.057      ;
; -3.525 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.057      ;
; -3.525 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.057      ;
; -3.525 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.057      ;
; -3.500 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 5.039      ;
; -3.500 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 5.039      ;
; -3.500 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 5.039      ;
; -3.500 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 5.039      ;
; -3.500 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 5.039      ;
; -3.500 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 5.039      ;
; -3.490 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 5.021      ;
; -3.490 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 5.021      ;
; -3.490 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 5.021      ;
; -3.477 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.009      ;
; -3.477 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.009      ;
; -3.477 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.009      ;
; -3.477 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.009      ;
; -3.477 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 5.009      ;
; -3.466 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.509      ; 5.011      ;
; -3.466 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.509      ; 5.011      ;
; -3.466 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.509      ; 5.011      ;
; -3.462 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 5.006      ;
; -3.462 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 5.006      ;
; -3.462 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 5.006      ;
; -3.462 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 5.006      ;
; -3.453 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.999      ;
; -3.453 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.999      ;
; -3.453 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.999      ;
; -3.453 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.999      ;
; -3.453 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.999      ;
; -3.452 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.991      ;
; -3.452 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.991      ;
; -3.452 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.991      ;
; -3.452 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.991      ;
; -3.452 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.991      ;
; -3.452 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.991      ;
; -3.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.996      ;
; -3.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.996      ;
; -3.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.996      ;
; -3.447 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.996      ;
; -3.446 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.990      ;
; -3.428 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.981      ;
; -3.428 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.981      ;
; -3.428 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.981      ;
; -3.428 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.981      ;
; -3.428 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.981      ;
; -3.428 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.981      ;
; -3.414 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.958      ;
; -3.414 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.958      ;
; -3.414 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.958      ;
; -3.414 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.958      ;
; -3.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.948      ;
; -3.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.948      ;
; -3.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.948      ;
; -3.399 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.948      ;
; -3.398 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.942      ;
; -3.391 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 4.922      ;
; -3.391 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 4.922      ;
; -3.391 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.495      ; 4.922      ;
; -3.390 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.522      ; 4.948      ;
; -3.390 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.522      ; 4.948      ;
; -3.390 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.522      ; 4.948      ;
; -3.390 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.522      ; 4.948      ;
; -3.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 4.910      ;
; -3.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 4.910      ;
; -3.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 4.910      ;
; -3.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 4.910      ;
; -3.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.496      ; 4.910      ;
; -3.375 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.938      ;
; -3.375 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.938      ;
; -3.375 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.938      ;
; -3.375 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.938      ;
; -3.374 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.522      ; 4.932      ;
; -3.353 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.892      ;
; -3.353 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.892      ;
; -3.353 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.892      ;
; -3.353 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.892      ;
; -3.353 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.892      ;
; -3.353 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.503      ; 4.892      ;
; -3.350 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.499      ; 4.885      ;
; -3.350 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.499      ; 4.885      ;
; -3.350 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.499      ; 4.885      ;
; -3.337 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.500      ; 4.873      ;
; -3.337 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.500      ; 4.873      ;
; -3.337 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.500      ; 4.873      ;
; -3.337 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.500      ; 4.873      ;
; -3.337 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.500      ; 4.873      ;
; -3.315 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.859      ;
; -3.315 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.859      ;
; -3.315 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.859      ;
; -3.315 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.508      ; 4.859      ;
; -3.312 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.507      ; 4.855      ;
; -3.312 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.507      ; 4.855      ;
; -3.312 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.507      ; 4.855      ;
; -3.312 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.507      ; 4.855      ;
; -3.312 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.507      ; 4.855      ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'GPIO_CLKIN_N1'                                                                                                                                       ;
+--------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; -2.933 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.974      ;
; -2.862 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.903      ;
; -2.791 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.832      ;
; -2.723 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.764      ;
; -2.720 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.761      ;
; -2.653 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.694      ;
; -2.652 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.693      ;
; -2.649 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.690      ;
; -2.617 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.658      ;
; -2.582 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.623      ;
; -2.581 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.622      ;
; -2.578 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.619      ;
; -2.546 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.587      ;
; -2.511 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.552      ;
; -2.511 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.552      ;
; -2.510 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.551      ;
; -2.507 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.548      ;
; -2.476 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.517      ;
; -2.475 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.516      ;
; -2.440 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.481      ;
; -2.440 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.481      ;
; -2.439 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.480      ;
; -2.436 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.477      ;
; -2.405 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.446      ;
; -2.405 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.446      ;
; -2.404 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.445      ;
; -2.369 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.410      ;
; -2.369 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.410      ;
; -2.368 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.409      ;
; -2.334 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.375      ;
; -2.334 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.375      ;
; -2.333 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.374      ;
; -2.312 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.353      ;
; -2.302 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.343      ;
; -2.298 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.339      ;
; -2.298 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.339      ;
; -2.297 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.338      ;
; -2.277 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.318      ;
; -2.263 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.304      ;
; -2.263 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.304      ;
; -2.262 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.303      ;
; -2.241 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.282      ;
; -2.231 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.272      ;
; -2.227 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.268      ;
; -2.227 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.268      ;
; -2.226 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.267      ;
; -2.206 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.247      ;
; -2.192 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.233      ;
; -2.192 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.233      ;
; -2.191 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.232      ;
; -2.170 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.211      ;
; -2.160 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.201      ;
; -2.156 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.197      ;
; -2.156 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.197      ;
; -2.135 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.176      ;
; -2.121 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.162      ;
; -2.121 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.162      ;
; -2.120 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.161      ;
; -2.099 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.140      ;
; -2.089 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.130      ;
; -2.085 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.126      ;
; -2.068 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.109      ;
; -2.067 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.108      ;
; -2.064 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.105      ;
; -2.050 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.091      ;
; -2.050 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.091      ;
; -2.028 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.069      ;
; -2.028 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.069      ;
; -2.021 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.062      ;
; -2.018 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.059      ;
; -2.014 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.055      ;
; -1.997 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.038      ;
; -1.997 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.038      ;
; -1.996 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.037      ;
; -1.993 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.034      ;
; -1.979 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.020      ;
; -1.979 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.020      ;
; -1.961 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 3.002      ;
; -1.957 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.998      ;
; -1.957 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.998      ;
; -1.950 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.991      ;
; -1.947 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.988      ;
; -1.926 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.967      ;
; -1.926 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.967      ;
; -1.926 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.967      ;
; -1.925 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.966      ;
; -1.922 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.963      ;
; -1.908 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.949      ;
; -1.890 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.931      ;
; -1.886 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.927      ;
; -1.886 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.927      ;
; -1.879 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.920      ;
; -1.876 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.917      ;
; -1.855 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.896      ;
; -1.855 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.896      ;
; -1.855 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.896      ;
; -1.855 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.896      ;
; -1.854 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.895      ;
; -1.851 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.892      ;
; -1.820 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 2.861      ;
+--------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 2.947  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.500        ; 2.818      ; 0.657      ;
; 3.447  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 1.000        ; 2.818      ; 0.657      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.179 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.837      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.217 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.799      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.313 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.703      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.316 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.700      ;
; 15.317 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.699      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.341 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.675      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.669      ;
; 15.355 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.661      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.389 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.627      ;
; 15.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.574      ;
; 15.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.574      ;
; 15.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.574      ;
; 15.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.574      ;
; 15.442 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.020     ; 4.574      ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                      ;
+-------+------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.538 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.498      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.539 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.497      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.583 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.453      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.639 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.397      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.672 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.364      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.767 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.269      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.788 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.248      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
; 6.808 ; vga_controller:vga|V_Cont[2] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 3.228      ;
+-------+------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.677 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 2.818      ; 0.657      ;
; -2.177 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 2.818      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|Cont[0]                 ; ResetDelay:reset_delayer|Cont[0]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ResetDelay:reset_delayer|oRST_2                  ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; ResetDelay:reset_delayer|Cont[31]                ; ResetDelay:reset_delayer|Cont[31]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.798      ;
; 0.788  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[16]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.061      ;
; 0.797  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.805  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[2]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[4]                 ; ResetDelay:reset_delayer|Cont[4]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[7]                 ; ResetDelay:reset_delayer|Cont[7]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[13]                ; ResetDelay:reset_delayer|Cont[13]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[14]                ; ResetDelay:reset_delayer|Cont[14]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[15]                ; ResetDelay:reset_delayer|Cont[15]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[18]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|Cont[20]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[23]                ; ResetDelay:reset_delayer|Cont[23]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[25]                ; ResetDelay:reset_delayer|Cont[25]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[27]                ; ResetDelay:reset_delayer|Cont[27]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[29]                ; ResetDelay:reset_delayer|Cont[29]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ResetDelay:reset_delayer|Cont[30]                ; ResetDelay:reset_delayer|Cont[30]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; ResetDelay:reset_delayer|Cont[9]                 ; ResetDelay:reset_delayer|Cont[9]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; ResetDelay:reset_delayer|Cont[11]                ; ResetDelay:reset_delayer|Cont[11]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; ResetDelay:reset_delayer|Cont[1]                 ; ResetDelay:reset_delayer|Cont[1]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.815  ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.815  ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.835  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[3]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|Cont[24]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[26]                ; ResetDelay:reset_delayer|Cont[26]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[28]                ; ResetDelay:reset_delayer|Cont[28]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; ResetDelay:reset_delayer|Cont[19]                ; ResetDelay:reset_delayer|Cont[19]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[5]                 ; ResetDelay:reset_delayer|Cont[5]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[6]                 ; ResetDelay:reset_delayer|Cont[6]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|Cont[21]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; ResetDelay:reset_delayer|Cont[22]                ; ResetDelay:reset_delayer|Cont[22]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; ResetDelay:reset_delayer|Cont[8]                 ; ResetDelay:reset_delayer|Cont[8]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; ResetDelay:reset_delayer|Cont[10]                ; ResetDelay:reset_delayer|Cont[10]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.841  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; ResetDelay:reset_delayer|Cont[12]                ; ResetDelay:reset_delayer|Cont[12]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.923  ; ResetDelay:reset_delayer|oRST_0                  ; ResetDelay:reset_delayer|oRST_0                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.189      ;
; 0.977  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.243      ;
; 0.979  ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.245      ;
; 0.991  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.257      ;
; 0.996  ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.262      ;
; 1.016  ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.282      ;
; 1.029  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.295      ;
; 1.137  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.001     ; 1.402      ;
; 1.150  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|oRST_0                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; -0.001     ; 1.415      ;
; 1.171  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.437      ;
; 1.178  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.444      ;
; 1.180  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.446      ;
; 1.181  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.188  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; ResetDelay:reset_delayer|Cont[30]                ; ResetDelay:reset_delayer|Cont[31]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'GPIO_CLKIN_N1'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[0]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; rCCD_FVAL                                 ; CCD_Capture:camera_capture|Pre_FrameValid ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.790      ;
; 0.531 ; CCD_Capture:camera_capture|Frame_Cont[31] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.797      ;
; 0.795 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[16] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.805 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[1]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[11] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[13] ; CCD_Capture:camera_capture|Frame_Cont[13] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[14] ; CCD_Capture:camera_capture|Frame_Cont[14] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[15] ; CCD_Capture:camera_capture|Frame_Cont[15] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[23] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[29] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CCD_Capture:camera_capture|Frame_Cont[30] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.072      ;
; 0.827 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[10] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[3]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[19] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[24] ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[26] ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; CCD_Capture:camera_capture|Frame_Cont[28] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; CCD_Capture:camera_capture|Frame_Cont[21] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; CCD_Capture:camera_capture|Frame_Cont[22] ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.105      ;
; 0.979 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.245      ;
; 0.979 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.245      ;
; 1.011 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[1]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.277      ;
; 1.178 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[30] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[13] ; CCD_Capture:camera_capture|Frame_Cont[14] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[14] ; CCD_Capture:camera_capture|Frame_Cont[15] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[29] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[10] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[3]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.455      ;
; 1.213 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[11] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.479      ;
; 1.221 ; rCCD_FVAL                                 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; -0.007     ; 1.480      ;
; 1.224 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; CCD_Capture:camera_capture|Frame_Cont[19] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; CCD_Capture:camera_capture|Frame_Cont[24] ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; CCD_Capture:camera_capture|Frame_Cont[26] ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; CCD_Capture:camera_capture|Frame_Cont[28] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; CCD_Capture:camera_capture|Frame_Cont[22] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; CCD_Capture:camera_capture|Frame_Cont[21] ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.491      ;
; 1.249 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.515      ;
; 1.259 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[3]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[13] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[29] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[13] ; CCD_Capture:camera_capture|Frame_Cont[15] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[11] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.269 ; CCD_Capture:camera_capture|Pre_FrameValid ; CCD_Capture:camera_capture|Frame_Cont[0]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; -0.007     ; 1.528      ;
; 1.276 ; CCD_Capture:camera_capture|Frame_Cont[15] ; CCD_Capture:camera_capture|Frame_Cont[16] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.005      ; 1.547      ;
; 1.281 ; CCD_Capture:camera_capture|Frame_Cont[23] ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.547      ;
; 1.281 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.547      ;
; 1.284 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.550      ;
; 1.295 ; CCD_Capture:camera_capture|Frame_Cont[28] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; CCD_Capture:camera_capture|Frame_Cont[24] ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; CCD_Capture:camera_capture|Frame_Cont[26] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; CCD_Capture:camera_capture|Frame_Cont[19] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.562      ;
; 1.296 ; CCD_Capture:camera_capture|Frame_Cont[21] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.562      ;
; 1.320 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.586      ;
; 1.330 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; CCD_Capture:camera_capture|Frame_Cont[14] ; CCD_Capture:camera_capture|Frame_Cont[16] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.005      ; 1.601      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[14] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.347 ; CCD_Capture:camera_capture|Frame_Cont[15] ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.005      ; 1.618      ;
; 1.352 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.618      ;
; 1.352 ; CCD_Capture:camera_capture|Frame_Cont[23] ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 1.618      ;
+-------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.423 ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.515      ; 1.204      ;
; 0.469 ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.516      ; 1.251      ;
; 0.475 ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 1.264      ;
; 0.484 ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.515      ; 1.265      ;
; 0.532 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.799      ;
; 0.557 ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.516      ; 1.339      ;
; 0.571 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.837      ;
; 0.625 ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 1.414      ;
; 0.667 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.933      ;
; 0.709 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.975      ;
; 0.714 ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.516      ; 1.496      ;
; 0.736 ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 1.525      ;
; 0.784 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.050      ;
; 0.808 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.074      ;
; 0.813 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.079      ;
; 0.822 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.089      ;
; 0.836 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.103      ;
; 0.837 ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.516      ; 1.619      ;
; 0.846 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.112      ;
; 0.850 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.117      ;
; 0.930 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.200      ;
; 0.937 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.199      ;
; 0.968 ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.516      ; 1.750      ;
; 0.987 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.269      ;
; 0.994 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.269      ;
; 1.000 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.266      ;
; 1.045 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.312      ;
; 1.057 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.330      ;
; 1.060 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.326      ;
; 1.062 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.333      ;
; 1.077 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.350      ;
; 1.079 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.346      ;
; 1.081 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.350      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.349      ;
; 1.090 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.359      ;
; 1.103 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.370      ;
; 1.109 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.391      ;
; 1.115 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.377      ;
; 1.117 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.384      ;
; 1.119 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.381      ;
; 1.121 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.393      ;
; 1.122 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.404      ;
; 1.124 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.396      ;
; 1.125 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.387      ;
; 1.126 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.408      ;
; 1.129 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.411      ;
; 1.184 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.017      ; 1.467      ;
; 1.188 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.454      ;
; 1.191 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.457      ;
; 1.218 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.484      ;
; 1.221 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.487      ;
; 1.224 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.490      ;
; 1.229 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.506      ;
; 1.230 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.497      ;
; 1.233 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.510      ;
; 1.234 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.500      ;
; 1.234 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.500      ;
; 1.238 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.511      ;
; 1.238 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.511      ;
; 1.251 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.511      ;
; 1.260 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.528      ;
; 1.264 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.531      ;
; 1.286 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.555      ;
; 1.290 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.552      ;
; 1.290 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.557      ;
; 1.292 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.554      ;
; 1.299 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.561      ;
; 1.305 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.571      ;
; 1.307 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.573      ;
; 1.311 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.584      ;
; 1.316 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.583      ;
; 1.317 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.584      ;
; 1.320 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.587      ;
; 1.326 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.593      ;
; 1.328 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.601      ;
; 1.333 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.599      ;
; 1.336 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.609      ;
; 1.338 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.613      ;
; 1.340 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.018      ; 1.624      ;
; 1.341 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.614      ;
; 1.342 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.615      ;
; 1.344 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.617      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 1.623      ;
; 1.351 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.617      ;
; 1.352 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.619      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                            ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.391 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|mVGA_V_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_V_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.533 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.538 ; vga_controller:vga|H_Cont[12]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.545 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.652 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.665 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_H_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.931      ;
; 0.716 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.983      ;
; 0.805 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.816 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.838 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.843 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.853 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.996 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.263      ;
; 1.188 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.195 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.199 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.200 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.466      ;
; 1.201 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.467      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.202 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.468      ;
; 1.204 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.224 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.229 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.495      ;
; 1.229 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.495      ;
; 1.232 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.234 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.234 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.239 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.259 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.526      ;
; 1.259 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.270 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.271 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.537      ;
; 1.272 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.538      ;
; 1.281 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.547      ;
; 1.285 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.551      ;
; 1.295 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.564      ;
; 1.300 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.566      ;
; 1.303 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.569      ;
; 1.305 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.571      ;
; 1.310 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.576      ;
; 1.330 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.596      ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -3.322 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.864      ;
; -3.322 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.864      ;
; -3.274 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.816      ;
; -3.274 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.816      ;
; -3.250 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.520      ; 4.806      ;
; -3.250 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.520      ; 4.806      ;
; -3.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.799      ;
; -3.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.799      ;
; -3.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.799      ;
; -3.249 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.799      ;
; -3.201 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.751      ;
; -3.201 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.751      ;
; -3.201 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.751      ;
; -3.201 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.751      ;
; -3.177 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.528      ; 4.741      ;
; -3.177 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.528      ; 4.741      ;
; -3.177 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.528      ; 4.741      ;
; -3.177 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.528      ; 4.741      ;
; -3.175 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.717      ;
; -3.175 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.717      ;
; -3.134 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.680      ;
; -3.134 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.680      ;
; -3.102 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.652      ;
; -3.102 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.652      ;
; -3.102 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.652      ;
; -3.102 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.652      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.619      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.619      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.619      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.619      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.619      ;
; -3.081 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.619      ;
; -3.062 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.615      ;
; -3.062 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.615      ;
; -3.062 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.615      ;
; -3.062 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.615      ;
; -3.061 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.518      ; 4.615      ;
; -3.061 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.518      ; 4.615      ;
; -3.061 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.518      ; 4.615      ;
; -3.061 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.518      ; 4.615      ;
; -3.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.586      ;
; -3.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.586      ;
; -3.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.571      ;
; -3.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.571      ;
; -3.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.571      ;
; -3.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.571      ;
; -3.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.571      ;
; -3.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.571      ;
; -3.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.574      ;
; -3.018 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.567      ;
; -3.018 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.567      ;
; -3.018 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.567      ;
; -3.018 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.567      ;
; -3.018 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.567      ;
; -3.018 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.567      ;
; -3.018 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.567      ;
; -3.014 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.567      ;
; -3.014 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.567      ;
; -3.014 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.567      ;
; -3.014 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.517      ; 4.567      ;
; -3.009 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.516      ; 4.561      ;
; -3.009 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.516      ; 4.561      ;
; -3.009 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.516      ; 4.561      ;
; -3.009 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.516      ; 4.561      ;
; -3.009 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.516      ; 4.561      ;
; -3.009 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.516      ; 4.561      ;
; -2.990 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.531      ; 4.557      ;
; -2.990 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.531      ; 4.557      ;
; -2.990 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.531      ; 4.557      ;
; -2.990 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.531      ; 4.557      ;
; -2.977 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.526      ;
; -2.971 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.521      ;
; -2.971 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.521      ;
; -2.971 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.521      ;
; -2.971 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.514      ; 4.521      ;
; -2.970 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.519      ;
; -2.970 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.519      ;
; -2.970 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.519      ;
; -2.970 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.519      ;
; -2.970 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.519      ;
; -2.970 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.519      ;
; -2.970 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.513      ; 4.519      ;
; -2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.515      ;
; -2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.510      ; 4.515      ;
; -2.953 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.516      ;
; -2.946 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.509      ;
; -2.946 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.509      ;
; -2.946 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.509      ;
; -2.946 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.509      ;
; -2.946 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.509      ;
; -2.946 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.509      ;
; -2.946 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.527      ; 4.509      ;
; -2.934 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.472      ;
; -2.934 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.472      ;
; -2.934 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.472      ;
; -2.934 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.472      ;
; -2.934 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.472      ;
; -2.934 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.502      ; 4.472      ;
; -2.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.462      ;
; -2.920 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.506      ; 4.462      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_CLKIN_N1'                                                                                                                         ;
+--------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; -2.014 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.017      ; 3.067      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.010      ; 3.059      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
; -2.013 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.015      ; 3.064      ;
+--------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                               ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.292 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.655     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.293 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.654     ; 3.089      ;
; 4.319 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.611     ; 3.106      ;
; 4.319 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.605     ; 3.112      ;
; 4.320 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.600     ; 3.116      ;
; 4.320 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.599     ; 3.117      ;
; 4.320 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.602     ; 3.114      ;
; 4.320 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.603     ; 3.113      ;
; 4.320 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.604     ; 3.112      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.602     ; 3.113      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.645     ; 3.070      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.621     ; 3.094      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.623     ; 3.092      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.611     ; 3.104      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.640     ; 3.075      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.640     ; 3.075      ;
; 4.321 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.617     ; 3.098      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.615     ; 3.099      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.619     ; 3.095      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.613     ; 3.101      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.612     ; 3.102      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.612     ; 3.102      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.613     ; 3.101      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.615     ; 3.099      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.615     ; 3.099      ;
; 4.322 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.614     ; 3.100      ;
; 4.323 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.608     ; 3.105      ;
; 4.323 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.631     ; 3.082      ;
; 4.323 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.629     ; 3.084      ;
; 4.323 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.618     ; 3.095      ;
; 4.324 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.632     ; 3.080      ;
; 4.324 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -2.611     ; 3.101      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                                                      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.159 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 4.864      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.189 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.835      ;
; 15.207 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 4.816      ;
; 15.231 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.001      ; 4.806      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.237 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.787      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.261 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.002      ; 4.777      ;
; 15.306 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 4.717      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.336 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.688      ;
; 15.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 4.680      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.008     ; 4.651      ;
; 15.437 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 4.586      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
; 15.467 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.012     ; 4.557      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                          ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 2.034 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.822      ;
; 2.034 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.822      ;
; 2.034 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.822      ;
; 2.034 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.822      ;
; 2.034 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.822      ;
; 2.034 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.822      ;
; 2.034 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.822      ;
; 2.041 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 2.829      ;
; 2.078 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 2.870      ;
; 2.078 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 2.870      ;
; 2.078 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 2.870      ;
; 2.078 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 2.870      ;
; 2.097 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 2.874      ;
; 2.097 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 2.874      ;
; 2.097 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 2.874      ;
; 2.097 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 2.874      ;
; 2.097 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 2.874      ;
; 2.097 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 2.874      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.037      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.037      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.037      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.037      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.037      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.037      ;
; 2.249 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.037      ;
; 2.256 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.522      ; 3.044      ;
; 2.265 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.054      ;
; 2.265 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.054      ;
; 2.265 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.054      ;
; 2.265 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.054      ;
; 2.293 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 3.085      ;
; 2.293 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 3.085      ;
; 2.293 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 3.085      ;
; 2.293 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.526      ; 3.085      ;
; 2.312 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 3.089      ;
; 2.312 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 3.089      ;
; 2.312 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 3.089      ;
; 2.312 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 3.089      ;
; 2.312 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 3.089      ;
; 2.312 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.511      ; 3.089      ;
; 2.338 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.515      ; 3.119      ;
; 2.338 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.515      ; 3.119      ;
; 2.480 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.269      ;
; 2.480 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.269      ;
; 2.480 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.269      ;
; 2.480 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.523      ; 3.269      ;
; 2.553 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.515      ; 3.334      ;
; 2.553 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.515      ; 3.334      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.573      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.573      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.573      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.573      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.573      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.573      ;
; 2.794 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.573      ;
; 2.801 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.580      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.621      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.621      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.621      ;
; 2.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.621      ;
; 2.857 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.502      ; 3.625      ;
; 2.857 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.502      ; 3.625      ;
; 2.857 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.502      ; 3.625      ;
; 2.857 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.502      ; 3.625      ;
; 2.857 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.502      ; 3.625      ;
; 2.857 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.502      ; 3.625      ;
; 2.900 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.683      ;
; 2.900 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.683      ;
; 2.900 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.683      ;
; 2.900 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.683      ;
; 2.900 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.683      ;
; 2.900 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.683      ;
; 2.900 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.683      ;
; 2.907 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.690      ;
; 2.944 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.521      ; 3.731      ;
; 2.944 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.521      ; 3.731      ;
; 2.944 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.521      ; 3.731      ;
; 2.944 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.521      ; 3.731      ;
; 2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.506      ; 3.735      ;
; 2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.506      ; 3.735      ;
; 2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.506      ; 3.735      ;
; 2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.506      ; 3.735      ;
; 2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.506      ; 3.735      ;
; 2.963 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.506      ; 3.735      ;
; 2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.748      ;
; 2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.748      ;
; 2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.748      ;
; 2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.748      ;
; 2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.748      ;
; 2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.748      ;
; 2.969 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.748      ;
; 2.976 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.513      ; 3.755      ;
; 3.013 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.796      ;
; 3.013 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.796      ;
; 3.013 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.796      ;
; 3.013 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.517      ; 3.796      ;
; 3.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.514      ; 3.805      ;
; 3.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.514      ; 3.805      ;
; 3.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.514      ; 3.805      ;
; 3.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.514      ; 3.805      ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_CLKIN_N1'                                                                                                                         ;
+-------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.010      ; 3.059      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.783 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.015      ; 3.064      ;
; 2.784 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.017      ; 3.067      ;
+-------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                                                                     ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 3.092      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.013      ; 3.092      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.005      ; 3.084      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.005      ; 3.084      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 3.093      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.813 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 3.073      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.814 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.827 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.090      ;
; 2.857 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.004     ; 3.119      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.042 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 3.305      ;
; 3.072 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.004     ; 3.334      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.587 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.012     ; 3.841      ;
; 3.617 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 3.870      ;
; 3.693 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.008     ; 3.951      ;
; 3.693 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.008     ; 3.951      ;
; 3.693 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.008     ; 3.951      ;
; 3.693 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.008     ; 3.951      ;
; 3.693 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.008     ; 3.951      ;
; 3.693 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.008     ; 3.951      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 5.446 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.632     ; 3.080      ;
; 5.446 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.611     ; 3.101      ;
; 5.447 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.608     ; 3.105      ;
; 5.447 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.631     ; 3.082      ;
; 5.447 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.629     ; 3.084      ;
; 5.447 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.618     ; 3.095      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.615     ; 3.099      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.619     ; 3.095      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.613     ; 3.101      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.612     ; 3.102      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.612     ; 3.102      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.613     ; 3.101      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.615     ; 3.099      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.615     ; 3.099      ;
; 5.448 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.614     ; 3.100      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.602     ; 3.113      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.645     ; 3.070      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.621     ; 3.094      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.623     ; 3.092      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.611     ; 3.104      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.640     ; 3.075      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.640     ; 3.075      ;
; 5.449 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.617     ; 3.098      ;
; 5.450 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.600     ; 3.116      ;
; 5.450 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.599     ; 3.117      ;
; 5.450 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.602     ; 3.114      ;
; 5.450 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.603     ; 3.113      ;
; 5.450 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.604     ; 3.112      ;
; 5.451 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.611     ; 3.106      ;
; 5.451 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.605     ; 3.112      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.477 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.654     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
; 5.478 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -2.655     ; 3.089      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_CLKIN_N1'                                                                                    ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Pre_FrameValid ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Pre_FrameValid ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; rCCD_FVAL                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; rCCD_FVAL                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; rCCD_LVAL                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; rCCD_LVAL                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[1]|clk          ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_H_SYNC ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_H_SYNC ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                                          ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; 5.058 ; 5.058 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; 2.631 ; 2.631 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; 5.058 ; 5.058 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.049 ; 4.049 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.049 ; 4.049 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.229 ; 6.229 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.229 ; 6.229 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 6.249 ; 6.249 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 6.249 ; 6.249 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 7.952 ; 7.952 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 7.952 ; 7.952 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; -2.401 ; -2.401 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; -2.401 ; -2.401 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; -4.828 ; -4.828 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.542 ; -3.542 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.542 ; -3.542 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -4.081 ; -4.081 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -4.081 ; -4.081 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -4.587 ; -4.587 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -4.587 ; -4.587 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -5.349 ; -5.349 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -5.349 ; -5.349 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port    ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]   ; GPIO_CLKIN_N1                           ; 11.167 ; 11.167 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]  ; GPIO_CLKIN_N1                           ; 11.020 ; 11.020 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[1]  ; GPIO_CLKIN_N1                           ; 10.382 ; 10.382 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[2]  ; GPIO_CLKIN_N1                           ; 11.057 ; 11.057 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]  ; GPIO_CLKIN_N1                           ; 10.592 ; 10.592 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]  ; GPIO_CLKIN_N1                           ; 10.857 ; 10.857 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]  ; GPIO_CLKIN_N1                           ; 10.829 ; 10.829 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[6]  ; GPIO_CLKIN_N1                           ; 11.167 ; 11.167 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX1_D[*]   ; GPIO_CLKIN_N1                           ; 13.367 ; 13.367 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[0]  ; GPIO_CLKIN_N1                           ; 13.354 ; 13.354 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[1]  ; GPIO_CLKIN_N1                           ; 12.640 ; 12.640 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[2]  ; GPIO_CLKIN_N1                           ; 12.895 ; 12.895 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[3]  ; GPIO_CLKIN_N1                           ; 12.892 ; 12.892 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[4]  ; GPIO_CLKIN_N1                           ; 13.062 ; 13.062 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[5]  ; GPIO_CLKIN_N1                           ; 13.367 ; 13.367 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[6]  ; GPIO_CLKIN_N1                           ; 13.327 ; 13.327 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX2_D[*]   ; GPIO_CLKIN_N1                           ; 14.317 ; 14.317 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[0]  ; GPIO_CLKIN_N1                           ; 10.088 ; 10.088 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[1]  ; GPIO_CLKIN_N1                           ; 9.854  ; 9.854  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[2]  ; GPIO_CLKIN_N1                           ; 9.890  ; 9.890  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[3]  ; GPIO_CLKIN_N1                           ; 10.099 ; 10.099 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[4]  ; GPIO_CLKIN_N1                           ; 13.729 ; 13.729 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[5]  ; GPIO_CLKIN_N1                           ; 13.795 ; 13.795 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[6]  ; GPIO_CLKIN_N1                           ; 14.317 ; 14.317 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX3_D[*]   ; GPIO_CLKIN_N1                           ; 8.283  ; 8.283  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[0]  ; GPIO_CLKIN_N1                           ; 7.981  ; 7.981  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[1]  ; GPIO_CLKIN_N1                           ; 8.259  ; 8.259  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[2]  ; GPIO_CLKIN_N1                           ; 7.972  ; 7.972  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[3]  ; GPIO_CLKIN_N1                           ; 7.662  ; 7.662  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[4]  ; GPIO_CLKIN_N1                           ; 8.283  ; 8.283  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[5]  ; GPIO_CLKIN_N1                           ; 7.946  ; 7.946  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[6]  ; GPIO_CLKIN_N1                           ; 7.958  ; 7.958  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX4_D[*]   ; GPIO_CLKIN_N1                           ; 7.658  ; 7.658  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[0]  ; GPIO_CLKIN_N1                           ; 7.342  ; 7.342  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[1]  ; GPIO_CLKIN_N1                           ; 7.338  ; 7.338  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[2]  ; GPIO_CLKIN_N1                           ; 7.608  ; 7.608  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[3]  ; GPIO_CLKIN_N1                           ; 7.633  ; 7.633  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[4]  ; GPIO_CLKIN_N1                           ; 7.620  ; 7.620  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[5]  ; GPIO_CLKIN_N1                           ; 7.658  ; 7.658  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[6]  ; GPIO_CLKIN_N1                           ; 7.645  ; 7.645  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX5_D[*]   ; GPIO_CLKIN_N1                           ; 8.325  ; 8.325  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[0]  ; GPIO_CLKIN_N1                           ; 7.884  ; 7.884  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[1]  ; GPIO_CLKIN_N1                           ; 7.732  ; 7.732  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[2]  ; GPIO_CLKIN_N1                           ; 7.690  ; 7.690  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[3]  ; GPIO_CLKIN_N1                           ; 8.008  ; 8.008  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[4]  ; GPIO_CLKIN_N1                           ; 7.897  ; 7.897  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[5]  ; GPIO_CLKIN_N1                           ; 8.001  ; 8.001  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[6]  ; GPIO_CLKIN_N1                           ; 8.325  ; 8.325  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX6_D[*]   ; GPIO_CLKIN_N1                           ; 8.951  ; 8.951  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[0]  ; GPIO_CLKIN_N1                           ; 8.934  ; 8.934  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[1]  ; GPIO_CLKIN_N1                           ; 8.941  ; 8.941  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[2]  ; GPIO_CLKIN_N1                           ; 8.905  ; 8.905  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[3]  ; GPIO_CLKIN_N1                           ; 8.935  ; 8.935  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[4]  ; GPIO_CLKIN_N1                           ; 8.835  ; 8.835  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[5]  ; GPIO_CLKIN_N1                           ; 8.951  ; 8.951  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[6]  ; GPIO_CLKIN_N1                           ; 8.662  ; 8.662  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX7_D[*]   ; GPIO_CLKIN_N1                           ; 8.457  ; 8.457  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[0]  ; GPIO_CLKIN_N1                           ; 8.105  ; 8.105  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[1]  ; GPIO_CLKIN_N1                           ; 7.827  ; 7.827  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[2]  ; GPIO_CLKIN_N1                           ; 7.823  ; 7.823  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[3]  ; GPIO_CLKIN_N1                           ; 8.138  ; 8.138  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[4]  ; GPIO_CLKIN_N1                           ; 8.130  ; 8.130  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[5]  ; GPIO_CLKIN_N1                           ; 8.457  ; 8.457  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[6]  ; GPIO_CLKIN_N1                           ; 8.149  ; 8.149  ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 11.250 ; 11.250 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]    ; GPIO_CLKIN_N1                           ; 7.838  ; 7.838  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]    ; GPIO_CLKIN_N1                           ; 11.250 ; 11.250 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.506 ; 10.506 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.841  ; 8.841  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.506 ; 10.506 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.304  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.304  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; iCLK_50                                 ; 9.261  ; 9.261  ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]  ; iCLK_50                                 ; 9.261  ; 9.261  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 5.914  ; 5.914  ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 5.914  ; 5.914  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 5.914  ; 5.914  ; Fall       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 5.914  ; 5.914  ; Fall       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 7.600  ; 7.600  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ; 2.532  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[2]    ; iCLK_50                                 ; 7.600  ; 7.600  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[3]    ; iCLK_50                                 ; 6.277  ; 6.277  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]    ; iCLK_50                                 ; 3.900  ; 3.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]   ; iCLK_50                                 ; 3.858  ; 3.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]   ; iCLK_50                                 ; 3.838  ; 3.838  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]   ; iCLK_50                                 ; 3.869  ; 3.869  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]   ; iCLK_50                                 ; 3.871  ; 3.871  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]   ; iCLK_50                                 ; 3.863  ; 3.863  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]   ; iCLK_50                                 ; 3.900  ; 3.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]   ; iCLK_50                                 ; 3.888  ; 3.888  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]   ; iCLK_50                                 ; 3.887  ; 3.887  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]   ; iCLK_50                                 ; 3.872  ; 3.872  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]   ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N ; iCLK_50                                 ; 6.528  ; 6.528  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]    ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]   ; iCLK_50                                 ; 3.861  ; 3.861  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]   ; iCLK_50                                 ; 3.856  ; 3.856  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]   ; iCLK_50                                 ; 3.866  ; 3.866  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]   ; iCLK_50                                 ; 3.849  ; 3.849  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]   ; iCLK_50                                 ; 3.866  ; 3.866  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]   ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]   ; iCLK_50                                 ; 3.876  ; 3.876  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS      ; iCLK_50                                 ; 6.222  ; 6.222  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]    ; iCLK_50                                 ; 3.875  ; 3.875  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]   ; iCLK_50                                 ; 3.873  ; 3.873  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]   ; iCLK_50                                 ; 3.858  ; 3.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]   ; iCLK_50                                 ; 3.859  ; 3.859  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]   ; iCLK_50                                 ; 3.848  ; 3.848  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]   ; iCLK_50                                 ; 3.859  ; 3.859  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]   ; iCLK_50                                 ; 3.835  ; 3.835  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]   ; iCLK_50                                 ; 3.875  ; 3.875  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]   ; iCLK_50                                 ; 3.836  ; 3.836  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS      ; iCLK_50                                 ; 8.571  ; 8.571  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]     ; iCLK_50                                 ;        ; 2.532  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ;        ; 2.532  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port    ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]   ; GPIO_CLKIN_N1                           ; 9.369  ; 9.369  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]  ; GPIO_CLKIN_N1                           ; 10.015 ; 10.015 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[1]  ; GPIO_CLKIN_N1                           ; 9.369  ; 9.369  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[2]  ; GPIO_CLKIN_N1                           ; 10.073 ; 10.073 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]  ; GPIO_CLKIN_N1                           ; 9.577  ; 9.577  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]  ; GPIO_CLKIN_N1                           ; 9.845  ; 9.845  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]  ; GPIO_CLKIN_N1                           ; 9.815  ; 9.815  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[6]  ; GPIO_CLKIN_N1                           ; 10.160 ; 10.160 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX1_D[*]   ; GPIO_CLKIN_N1                           ; 10.659 ; 10.659 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[0]  ; GPIO_CLKIN_N1                           ; 11.373 ; 11.373 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[1]  ; GPIO_CLKIN_N1                           ; 10.659 ; 10.659 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[2]  ; GPIO_CLKIN_N1                           ; 10.917 ; 10.917 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[3]  ; GPIO_CLKIN_N1                           ; 10.912 ; 10.912 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[4]  ; GPIO_CLKIN_N1                           ; 11.083 ; 11.083 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[5]  ; GPIO_CLKIN_N1                           ; 11.389 ; 11.389 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[6]  ; GPIO_CLKIN_N1                           ; 11.342 ; 11.342 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX2_D[*]   ; GPIO_CLKIN_N1                           ; 9.497  ; 9.497  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[0]  ; GPIO_CLKIN_N1                           ; 9.731  ; 9.731  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[1]  ; GPIO_CLKIN_N1                           ; 9.497  ; 9.497  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[2]  ; GPIO_CLKIN_N1                           ; 9.533  ; 9.533  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[3]  ; GPIO_CLKIN_N1                           ; 9.742  ; 9.742  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[4]  ; GPIO_CLKIN_N1                           ; 13.373 ; 13.373 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[5]  ; GPIO_CLKIN_N1                           ; 13.439 ; 13.439 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[6]  ; GPIO_CLKIN_N1                           ; 13.964 ; 13.964 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX3_D[*]   ; GPIO_CLKIN_N1                           ; 7.146  ; 7.146  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[0]  ; GPIO_CLKIN_N1                           ; 7.465  ; 7.465  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[1]  ; GPIO_CLKIN_N1                           ; 7.740  ; 7.740  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[2]  ; GPIO_CLKIN_N1                           ; 7.458  ; 7.458  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[3]  ; GPIO_CLKIN_N1                           ; 7.146  ; 7.146  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[4]  ; GPIO_CLKIN_N1                           ; 7.768  ; 7.768  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[5]  ; GPIO_CLKIN_N1                           ; 7.455  ; 7.455  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[6]  ; GPIO_CLKIN_N1                           ; 7.440  ; 7.440  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX4_D[*]   ; GPIO_CLKIN_N1                           ; 6.926  ; 6.926  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[0]  ; GPIO_CLKIN_N1                           ; 6.929  ; 6.929  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[1]  ; GPIO_CLKIN_N1                           ; 6.926  ; 6.926  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[2]  ; GPIO_CLKIN_N1                           ; 7.197  ; 7.197  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[3]  ; GPIO_CLKIN_N1                           ; 7.217  ; 7.217  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[4]  ; GPIO_CLKIN_N1                           ; 7.212  ; 7.212  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[5]  ; GPIO_CLKIN_N1                           ; 7.247  ; 7.247  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[6]  ; GPIO_CLKIN_N1                           ; 7.231  ; 7.231  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX5_D[*]   ; GPIO_CLKIN_N1                           ; 7.328  ; 7.328  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[0]  ; GPIO_CLKIN_N1                           ; 7.496  ; 7.496  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[1]  ; GPIO_CLKIN_N1                           ; 7.337  ; 7.337  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[2]  ; GPIO_CLKIN_N1                           ; 7.328  ; 7.328  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[3]  ; GPIO_CLKIN_N1                           ; 7.612  ; 7.612  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[4]  ; GPIO_CLKIN_N1                           ; 7.502  ; 7.502  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[5]  ; GPIO_CLKIN_N1                           ; 7.631  ; 7.631  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[6]  ; GPIO_CLKIN_N1                           ; 7.932  ; 7.932  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX6_D[*]   ; GPIO_CLKIN_N1                           ; 8.164  ; 8.164  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[0]  ; GPIO_CLKIN_N1                           ; 8.440  ; 8.440  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[1]  ; GPIO_CLKIN_N1                           ; 8.442  ; 8.442  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[2]  ; GPIO_CLKIN_N1                           ; 8.431  ; 8.431  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[3]  ; GPIO_CLKIN_N1                           ; 8.441  ; 8.441  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[4]  ; GPIO_CLKIN_N1                           ; 8.341  ; 8.341  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[5]  ; GPIO_CLKIN_N1                           ; 8.457  ; 8.457  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[6]  ; GPIO_CLKIN_N1                           ; 8.164  ; 8.164  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX7_D[*]   ; GPIO_CLKIN_N1                           ; 7.563  ; 7.563  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[0]  ; GPIO_CLKIN_N1                           ; 7.841  ; 7.841  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[1]  ; GPIO_CLKIN_N1                           ; 7.567  ; 7.567  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[2]  ; GPIO_CLKIN_N1                           ; 7.563  ; 7.563  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[3]  ; GPIO_CLKIN_N1                           ; 7.878  ; 7.878  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[4]  ; GPIO_CLKIN_N1                           ; 7.866  ; 7.866  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[5]  ; GPIO_CLKIN_N1                           ; 8.194  ; 8.194  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[6]  ; GPIO_CLKIN_N1                           ; 7.889  ; 7.889  ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]    ; GPIO_CLKIN_N1                           ; 7.838  ; 7.838  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]    ; GPIO_CLKIN_N1                           ; 11.250 ; 11.250 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.841  ; 5.304  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.841  ; 8.841  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 9.037  ; 5.304  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.304  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.304  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; iCLK_50                                 ; 9.261  ; 9.261  ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]  ; iCLK_50                                 ; 9.261  ; 9.261  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 5.914  ; 5.914  ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 5.914  ; 5.914  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 5.914  ; 5.914  ; Fall       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 5.914  ; 5.914  ; Fall       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 2.532  ; 6.277  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ; 2.532  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[2]    ; iCLK_50                                 ; 7.600  ; 7.600  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[3]    ; iCLK_50                                 ; 6.277  ; 6.277  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]    ; iCLK_50                                 ; 3.838  ; 3.838  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]   ; iCLK_50                                 ; 3.858  ; 3.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]   ; iCLK_50                                 ; 3.838  ; 3.838  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]   ; iCLK_50                                 ; 3.869  ; 3.869  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]   ; iCLK_50                                 ; 3.871  ; 3.871  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]   ; iCLK_50                                 ; 3.863  ; 3.863  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]   ; iCLK_50                                 ; 3.900  ; 3.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]   ; iCLK_50                                 ; 3.888  ; 3.888  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]   ; iCLK_50                                 ; 3.887  ; 3.887  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]   ; iCLK_50                                 ; 3.872  ; 3.872  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]   ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N ; iCLK_50                                 ; 6.528  ; 6.528  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]    ; iCLK_50                                 ; 3.849  ; 3.849  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]   ; iCLK_50                                 ; 3.861  ; 3.861  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]   ; iCLK_50                                 ; 3.856  ; 3.856  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]   ; iCLK_50                                 ; 3.866  ; 3.866  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]   ; iCLK_50                                 ; 3.849  ; 3.849  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]   ; iCLK_50                                 ; 3.866  ; 3.866  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]   ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]   ; iCLK_50                                 ; 3.876  ; 3.876  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS      ; iCLK_50                                 ; 6.222  ; 6.222  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]    ; iCLK_50                                 ; 3.835  ; 3.835  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]   ; iCLK_50                                 ; 3.873  ; 3.873  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]   ; iCLK_50                                 ; 3.858  ; 3.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]   ; iCLK_50                                 ; 3.859  ; 3.859  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]   ; iCLK_50                                 ; 3.848  ; 3.848  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]   ; iCLK_50                                 ; 3.859  ; 3.859  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]   ; iCLK_50                                 ; 3.835  ; 3.835  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]   ; iCLK_50                                 ; 3.875  ; 3.875  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]   ; iCLK_50                                 ; 3.836  ; 3.836  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS      ; iCLK_50                                 ; 8.571  ; 8.571  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]     ; iCLK_50                                 ;        ; 2.532  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ;        ; 2.532  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iSW[0]     ; oLEDR[0]    ; 10.454 ;    ;    ; 10.454 ;
; iSW[1]     ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]     ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]     ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]     ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]     ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]     ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]     ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]     ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]     ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.098 ;    ;    ; 10.098 ;
; iSW[15]    ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]    ; oLEDR[16]   ; 10.274 ;    ;    ; 10.274 ;
; iSW[17]    ; oLEDR[17]   ; 9.902  ;    ;    ; 9.902  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iSW[0]     ; oLEDR[0]    ; 10.454 ;    ;    ; 10.454 ;
; iSW[1]     ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]     ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]     ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]     ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]     ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]     ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]     ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]     ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]     ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.098 ;    ;    ; 10.098 ;
; iSW[15]    ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]    ; oLEDR[16]   ; 10.274 ;    ;    ; 10.274 ;
; iSW[17]    ; oLEDR[17]   ; 9.902  ;    ;    ; 9.902  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------------------+
; Fast Model Setup Summary                                         ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.165 ; -60.782       ;
; GPIO_CLKIN_N1                           ; -0.887 ; -10.380       ;
; iCLK_50                                 ; 2.049  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 8.389  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; iCLK_50                                 ; -1.669 ; -1.669        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.175  ; 0.000         ;
; GPIO_CLKIN_N1                           ; 0.215  ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 0.215  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Recovery Summary                                      ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.114 ; -24.311       ;
; GPIO_CLKIN_N1                           ; -0.807 ; -26.615       ;
; phase_loop|altpll_component|pll|clk[0]  ; 6.493  ; 0.000         ;
; iCLK_50                                 ; 17.635 ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Removal Summary                                      ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.990 ; 0.000         ;
; iCLK_50                                 ; 1.365 ; 0.000         ;
; GPIO_CLKIN_N1                           ; 1.686 ; 0.000         ;
; phase_loop|altpll_component|pll|clk[0]  ; 3.361 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; GPIO_CLKIN_N1                           ; -1.380 ; -36.380       ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -0.500 ; -72.000       ;
; phase_loop|altpll_component|pll|clk[0]  ; 4.000  ; 0.000         ;
; iCLK_50                                 ; 9.000  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                            ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.165 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.246      ; 2.443      ;
; -1.165 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.246      ; 2.443      ;
; -1.165 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.246      ; 2.443      ;
; -1.160 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.439      ;
; -1.160 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.439      ;
; -1.160 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.439      ;
; -1.160 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.439      ;
; -1.160 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.439      ;
; -1.135 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.254      ; 2.421      ;
; -1.135 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.254      ; 2.421      ;
; -1.135 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.254      ; 2.421      ;
; -1.135 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.254      ; 2.421      ;
; -1.135 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.254      ; 2.421      ;
; -1.135 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.254      ; 2.421      ;
; -1.124 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.258      ; 2.414      ;
; -1.124 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.258      ; 2.414      ;
; -1.124 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.258      ; 2.414      ;
; -1.124 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.258      ; 2.414      ;
; -1.116 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.409      ;
; -1.116 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.409      ;
; -1.116 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.409      ;
; -1.116 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.409      ;
; -1.113 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.258      ; 2.403      ;
; -1.097 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.357      ;
; -1.097 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.357      ;
; -1.097 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.357      ;
; -1.092 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.353      ;
; -1.092 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.353      ;
; -1.092 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.353      ;
; -1.092 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.353      ;
; -1.092 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.353      ;
; -1.074 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.334      ;
; -1.074 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.334      ;
; -1.074 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.334      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.330      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.330      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.330      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.330      ;
; -1.069 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.330      ;
; -1.067 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.335      ;
; -1.067 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.335      ;
; -1.067 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.335      ;
; -1.067 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.335      ;
; -1.067 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.335      ;
; -1.067 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.335      ;
; -1.056 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.328      ;
; -1.056 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.328      ;
; -1.056 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.328      ;
; -1.056 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.328      ;
; -1.048 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.323      ;
; -1.048 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.323      ;
; -1.048 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.323      ;
; -1.048 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.323      ;
; -1.045 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.317      ;
; -1.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.312      ;
; -1.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.312      ;
; -1.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.312      ;
; -1.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.312      ;
; -1.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.312      ;
; -1.044 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.312      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[4]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.298      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.298      ;
; -1.038 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.228      ; 2.298      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.294      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.294      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.294      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.294      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.229      ; 2.294      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.305      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.305      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.305      ;
; -1.033 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.305      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.259      ; 2.319      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.259      ; 2.319      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.259      ; 2.319      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.259      ; 2.319      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.259      ; 2.319      ;
; -1.028 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.259      ; 2.319      ;
; -1.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.300      ;
; -1.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.300      ;
; -1.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.300      ;
; -1.025 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.300      ;
; -1.022 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.240      ; 2.294      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.019 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.260      ; 2.311      ;
; -1.008 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.276      ;
; -1.008 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]             ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.276      ;
; -1.008 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.276      ;
; -1.008 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]            ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.236      ; 2.276      ;
+--------+-----------------------------------------+----------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'GPIO_CLKIN_N1'                                                                                                                                       ;
+--------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.887 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.924      ;
; -0.852 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.889      ;
; -0.817 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.854      ;
; -0.797 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.834      ;
; -0.782 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.819      ;
; -0.763 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.800      ;
; -0.762 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.799      ;
; -0.747 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.784      ;
; -0.741 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.778      ;
; -0.728 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.765      ;
; -0.727 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.764      ;
; -0.712 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.749      ;
; -0.706 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.743      ;
; -0.694 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.731      ;
; -0.693 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.730      ;
; -0.692 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.729      ;
; -0.677 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.714      ;
; -0.672 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.709      ;
; -0.671 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.708      ;
; -0.659 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.696      ;
; -0.658 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.695      ;
; -0.657 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.694      ;
; -0.642 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.679      ;
; -0.637 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.674      ;
; -0.637 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.674      ;
; -0.636 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.673      ;
; -0.624 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.661      ;
; -0.623 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.660      ;
; -0.622 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.659      ;
; -0.602 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.639      ;
; -0.602 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.639      ;
; -0.601 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.638      ;
; -0.589 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.626      ;
; -0.588 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.625      ;
; -0.587 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.624      ;
; -0.585 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.622      ;
; -0.570 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.607      ;
; -0.567 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.604      ;
; -0.567 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.604      ;
; -0.566 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.603      ;
; -0.554 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.591      ;
; -0.553 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.590      ;
; -0.552 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.589      ;
; -0.550 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.587      ;
; -0.548 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.585      ;
; -0.535 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.572      ;
; -0.532 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.569      ;
; -0.532 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.569      ;
; -0.531 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.568      ;
; -0.519 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.556      ;
; -0.518 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.555      ;
; -0.515 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.552      ;
; -0.513 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.550      ;
; -0.500 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.537      ;
; -0.497 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.534      ;
; -0.497 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.534      ;
; -0.496 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.533      ;
; -0.484 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.521      ;
; -0.480 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.517      ;
; -0.478 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.515      ;
; -0.465 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.502      ;
; -0.462 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.499      ;
; -0.462 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.499      ;
; -0.459 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.496      ;
; -0.458 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.495      ;
; -0.449 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.486      ;
; -0.445 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.482      ;
; -0.443 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.480      ;
; -0.433 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.470      ;
; -0.433 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.470      ;
; -0.430 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.467      ;
; -0.427 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.464      ;
; -0.427 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.464      ;
; -0.424 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.461      ;
; -0.424 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.461      ;
; -0.423 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.460      ;
; -0.410 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.447      ;
; -0.408 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.445      ;
; -0.402 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.439      ;
; -0.398 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.435      ;
; -0.398 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.435      ;
; -0.395 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.432      ;
; -0.392 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.429      ;
; -0.389 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.426      ;
; -0.389 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.426      ;
; -0.389 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.426      ;
; -0.388 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.425      ;
; -0.375 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.412      ;
; -0.373 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.410      ;
; -0.367 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.404      ;
; -0.363 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.400      ;
; -0.363 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.400      ;
; -0.360 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.397      ;
; -0.355 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.392      ;
; -0.354 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.391      ;
; -0.354 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.391      ;
; -0.354 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.391      ;
; -0.353 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.390      ;
; -0.340 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.377      ;
; -0.338 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 1.000        ; 0.005      ; 1.375      ;
+--------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                                                                                       ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 2.049  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.500        ; 1.743      ; 0.367      ;
; 2.549  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 1.000        ; 1.743      ; 0.367      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.292      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.731 ; I2C_CCD_Config:i2c_Config|combo_cnt[23] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.280      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.777 ; I2C_CCD_Config:i2c_Config|combo_cnt[20] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.234      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.797 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.214      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.805 ; I2C_CCD_Config:i2c_Config|combo_cnt[17] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.206      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.817 ; I2C_CCD_Config:i2c_Config|combo_cnt[16] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.194      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[11] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[12] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[13] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[14] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[15] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.820 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.191      ;
; 17.852 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.159      ;
; 17.852 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.159      ;
; 17.852 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.159      ;
; 17.852 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.159      ;
; 17.852 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.159      ;
; 17.852 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]  ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.159      ;
; 17.852 ; I2C_CCD_Config:i2c_Config|combo_cnt[21] ; I2C_CCD_Config:i2c_Config|senosr_exposure[10] ; iCLK_50                                 ; iCLK_50     ; 20.000       ; -0.021     ; 2.159      ;
+--------+-----------------------------------------+-----------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                      ;
+-------+------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.389 ; vga_controller:vga|V_Cont[8] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.643      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.404 ; vga_controller:vga|V_Cont[7] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.628      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.412 ; vga_controller:vga|V_Cont[3] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.620      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.446 ; vga_controller:vga|H_Cont[3] ; vga_controller:vga|H_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.586      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.471 ; vga_controller:vga|V_Cont[6] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.561      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.507 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|V_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 1.526      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[9]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[10] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[12] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.509 ; vga_controller:vga|H_Cont[4] ; vga_controller:vga|H_Cont[11] ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.523      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[0]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[1]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[2]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[3]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[4]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[5]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[6]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[7]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
; 8.511 ; vga_controller:vga|H_Cont[6] ; vga_controller:vga|H_Cont[8]  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 1.521      ;
+-------+------------------------------+-------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.669 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 1.743      ; 0.367      ;
; -1.169 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 1.743      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|Cont[0]                 ; ResetDelay:reset_delayer|Cont[0]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ResetDelay:reset_delayer|oRST_2                  ; ResetDelay:reset_delayer|oRST_2                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; ResetDelay:reset_delayer|Cont[31]                ; ResetDelay:reset_delayer|Cont[31]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.247  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.399      ;
; 0.353  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[16]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[2]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[18]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[25]                ; ResetDelay:reset_delayer|Cont[25]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ResetDelay:reset_delayer|Cont[27]                ; ResetDelay:reset_delayer|Cont[27]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[4]                 ; ResetDelay:reset_delayer|Cont[4]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[7]                 ; ResetDelay:reset_delayer|Cont[7]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[13]                ; ResetDelay:reset_delayer|Cont[13]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[14]                ; ResetDelay:reset_delayer|Cont[14]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[15]                ; ResetDelay:reset_delayer|Cont[15]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[20]                ; ResetDelay:reset_delayer|Cont[20]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[23]                ; ResetDelay:reset_delayer|Cont[23]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[29]                ; ResetDelay:reset_delayer|Cont[29]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ResetDelay:reset_delayer|Cont[30]                ; ResetDelay:reset_delayer|Cont[30]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; ResetDelay:reset_delayer|Cont[9]                 ; ResetDelay:reset_delayer|Cont[9]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; ResetDelay:reset_delayer|Cont[11]                ; ResetDelay:reset_delayer|Cont[11]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; ResetDelay:reset_delayer|Cont[1]                 ; ResetDelay:reset_delayer|Cont[1]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[3]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[24]                ; ResetDelay:reset_delayer|Cont[24]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[26]                ; ResetDelay:reset_delayer|Cont[26]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; ResetDelay:reset_delayer|Cont[19]                ; ResetDelay:reset_delayer|Cont[19]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[5]                 ; ResetDelay:reset_delayer|Cont[5]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[6]                 ; ResetDelay:reset_delayer|Cont[6]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[21]                ; ResetDelay:reset_delayer|Cont[21]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[22]                ; ResetDelay:reset_delayer|Cont[22]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ResetDelay:reset_delayer|Cont[28]                ; ResetDelay:reset_delayer|Cont[28]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; ResetDelay:reset_delayer|Cont[8]                 ; ResetDelay:reset_delayer|Cont[8]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; ResetDelay:reset_delayer|Cont[10]                ; ResetDelay:reset_delayer|Cont[10]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; ResetDelay:reset_delayer|Cont[12]                ; ResetDelay:reset_delayer|Cont[12]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.409  ; ResetDelay:reset_delayer|oRST_0                  ; ResetDelay:reset_delayer|oRST_0                  ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.561      ;
; 0.436  ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.588      ;
; 0.438  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.590      ;
; 0.444  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.596      ;
; 0.450  ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.602      ;
; 0.463  ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.615      ;
; 0.469  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.621      ;
; 0.491  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; ResetDelay:reset_delayer|Cont[16]                ; ResetDelay:reset_delayer|Cont[17]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.497  ; ResetDelay:reset_delayer|Cont[17]                ; ResetDelay:reset_delayer|Cont[18]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[2]                 ; ResetDelay:reset_delayer|Cont[3]                 ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[25]                ; ResetDelay:reset_delayer|Cont[26]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ResetDelay:reset_delayer|Cont[18]                ; ResetDelay:reset_delayer|Cont[19]                ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50                                 ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
+--------+--------------------------------------------------+--------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.175 ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 0.576      ;
; 0.193 ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[6]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.257      ; 0.602      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.218 ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.250      ; 0.620      ;
; 0.226 ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.249      ; 0.627      ;
; 0.227 ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.250      ; 0.629      ;
; 0.246 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.257      ; 0.660      ;
; 0.264 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.416      ;
; 0.295 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.447      ;
; 0.304 ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.250      ; 0.706      ;
; 0.311 ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.257      ; 0.720      ;
; 0.324 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.477      ;
; 0.343 ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]              ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.250      ; 0.745      ;
; 0.368 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.540      ;
; 0.393 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.546      ;
; 0.409 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.562      ;
; 0.422 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.576      ;
; 0.427 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.575      ;
; 0.433 ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]             ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.250      ; 0.835      ;
; 0.447 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.613      ;
; 0.451 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.609      ;
; 0.476 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.628      ;
; 0.478 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.630      ;
; 0.480 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.633      ;
; 0.484 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.642      ;
; 0.494 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.652      ;
; 0.503 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[2]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.658      ;
; 0.503 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.655      ;
; 0.510 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.658      ;
; 0.511 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[1]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.665      ;
; 0.513 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.666      ;
; 0.514 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.662      ;
; 0.516 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.669      ;
; 0.520 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.673      ;
; 0.522 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.674      ;
; 0.526 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[15]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.014      ; 0.692      ;
; 0.527 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.685      ;
; 0.528 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[22]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.681      ;
; 0.529 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.687      ;
; 0.532 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.697      ;
; 0.536 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[8]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.701      ;
; 0.536 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.701      ;
; 0.538 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[9]                    ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.704      ;
; 0.549 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.702      ;
; 0.554 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.716      ;
; 0.555 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.721      ;
; 0.561 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.719      ;
; 0.561 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.719      ;
; 0.561 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 0.709      ;
; 0.564 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[7]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.717      ;
; 0.572 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.725      ;
; 0.573 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.725      ;
; 0.578 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.730      ;
; 0.583 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.736      ;
; 0.585 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.739      ;
; 0.588 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.736      ;
; 0.588 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.737      ;
; 0.591 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[19]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.744      ;
; 0.593 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.746      ;
; 0.594 ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.742      ;
; 0.596 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.753      ;
; 0.602 ; I2C_CCD_Config:i2c_Config|mI2C_DATA[16]                   ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.755      ;
; 0.603 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[21]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.761      ;
; 0.604 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[23]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.762      ;
; 0.606 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[18]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.764      ;
; 0.606 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[20]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.764      ;
; 0.608 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.760      ;
; 0.613 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_DATA[17]                   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.771      ;
; 0.613 ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.766      ;
; 0.616 ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.768      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'GPIO_CLKIN_N1'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[0]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; rCCD_FVAL                                 ; CCD_Capture:camera_capture|Pre_FrameValid ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; CCD_Capture:camera_capture|Frame_Cont[31] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[16] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[11] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[13] ; CCD_Capture:camera_capture|Frame_Cont[13] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[14] ; CCD_Capture:camera_capture|Frame_Cont[14] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[15] ; CCD_Capture:camera_capture|Frame_Cont[15] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[23] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[29] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; CCD_Capture:camera_capture|Frame_Cont[30] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[1]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[10] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[3]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[19] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[24] ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; CCD_Capture:camera_capture|Frame_Cont[26] ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|Frame_Cont[21] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|Frame_Cont[22] ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; CCD_Capture:camera_capture|Frame_Cont[28] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.436 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.588      ;
; 0.439 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.591      ;
; 0.447 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; CCD_Capture:camera_capture|Frame_Cont[1]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.599      ;
; 0.493 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[2]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[10] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[3]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; CCD_Capture:camera_capture|Frame_Cont[30] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; CCD_Capture:camera_capture|Frame_Cont[13] ; CCD_Capture:camera_capture|Frame_Cont[14] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; CCD_Capture:camera_capture|Frame_Cont[14] ; CCD_Capture:camera_capture|Frame_Cont[15] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; CCD_Capture:camera_capture|Frame_Cont[29] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[11] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; CCD_Capture:camera_capture|Frame_Cont[24] ; CCD_Capture:camera_capture|Frame_Cont[25] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; CCD_Capture:camera_capture|Frame_Cont[26] ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; CCD_Capture:camera_capture|Frame_Cont[19] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; CCD_Capture:camera_capture|Frame_Cont[22] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; CCD_Capture:camera_capture|Frame_Cont[28] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; CCD_Capture:camera_capture|Frame_Cont[21] ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[18] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[3]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[13] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[11] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[27] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[29] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; CCD_Capture:camera_capture|Frame_Cont[29] ; CCD_Capture:camera_capture|Frame_Cont[31] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; CCD_Capture:camera_capture|Frame_Cont[13] ; CCD_Capture:camera_capture|Frame_Cont[15] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[6]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[22] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; CCD_Capture:camera_capture|Frame_Cont[15] ; CCD_Capture:camera_capture|Frame_Cont[16] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.005      ; 0.698      ;
; 0.542 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; CCD_Capture:camera_capture|Frame_Cont[24] ; CCD_Capture:camera_capture|Frame_Cont[26] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; CCD_Capture:camera_capture|Frame_Cont[26] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; CCD_Capture:camera_capture|Frame_Cont[19] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; CCD_Capture:camera_capture|Frame_Cont[28] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; CCD_Capture:camera_capture|Frame_Cont[21] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; rCCD_FVAL                                 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; -0.008     ; 0.696      ;
; 0.554 ; CCD_Capture:camera_capture|Frame_Cont[23] ; CCD_Capture:camera_capture|Frame_Cont[24] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; CCD_Capture:camera_capture|Frame_Cont[8]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; CCD_Capture:camera_capture|Frame_Cont[16] ; CCD_Capture:camera_capture|Frame_Cont[19] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; CCD_Capture:camera_capture|Frame_Cont[4]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; CCD_Capture:camera_capture|Frame_Cont[17] ; CCD_Capture:camera_capture|Frame_Cont[20] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; CCD_Capture:camera_capture|Frame_Cont[11] ; CCD_Capture:camera_capture|Frame_Cont[14] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; CCD_Capture:camera_capture|Frame_Cont[12] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; CCD_Capture:camera_capture|Frame_Cont[25] ; CCD_Capture:camera_capture|Frame_Cont[28] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; CCD_Capture:camera_capture|Frame_Cont[5]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; CCD_Capture:camera_capture|Frame_Cont[18] ; CCD_Capture:camera_capture|Frame_Cont[21] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; CCD_Capture:camera_capture|Frame_Cont[27] ; CCD_Capture:camera_capture|Frame_Cont[30] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; CCD_Capture:camera_capture|Frame_Cont[7]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; CCD_Capture:camera_capture|Frame_Cont[20] ; CCD_Capture:camera_capture|Frame_Cont[23] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; CCD_Capture:camera_capture|Pre_FrameValid ; CCD_Capture:camera_capture|Frame_Cont[0]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; -0.008     ; 0.715      ;
; 0.574 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; CCD_Capture:camera_capture|Frame_Cont[9]  ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; CCD_Capture:camera_capture|Frame_Cont[15] ; CCD_Capture:camera_capture|Frame_Cont[17] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.005      ; 0.733      ;
; 0.577 ; CCD_Capture:camera_capture|Frame_Cont[12] ; CCD_Capture:camera_capture|Frame_Cont[13] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; CCD_Capture:camera_capture|Frame_Cont[10] ; CCD_Capture:camera_capture|Frame_Cont[13] ; GPIO_CLKIN_N1 ; GPIO_CLKIN_N1 ; 0.000        ; 0.000      ; 0.729      ;
+-------+-------------------------------------------+-------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                                            ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|mVGA_V_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_V_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; vga_controller:vga|H_Cont[12]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; vga_controller:vga|mVGA_V_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.254 ; vga_controller:vga|V_Cont[12]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.317 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_BLANK  ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.327 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.480      ;
; 0.329 ; vga_controller:vga|mVGA_H_SYNC ; vga_controller:vga|outVGA_H_SYNC ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.360 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.447 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.600      ;
; 0.498 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; vga_controller:vga|V_Cont[11]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; vga_controller:vga|H_Cont[4]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; vga_controller:vga|V_Cont[4]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.520 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.673      ;
; 0.533 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.546 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; vga_controller:vga|H_Cont[3]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; vga_controller:vga|V_Cont[3]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; vga_controller:vga|V_Cont[10]  ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|mVGA_H_SYNC   ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.705      ;
; 0.552 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[8]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.554 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; vga_controller:vga|H_Cont[10]  ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.568 ; vga_controller:vga|H_Cont[0]   ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; vga_controller:vga|H_Cont[2]   ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; vga_controller:vga|V_Cont[7]   ; vga_controller:vga|V_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; vga_controller:vga|V_Cont[9]   ; vga_controller:vga|V_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; vga_controller:vga|V_Cont[0]   ; vga_controller:vga|V_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; vga_controller:vga|V_Cont[2]   ; vga_controller:vga|V_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; vga_controller:vga|H_Cont[7]   ; vga_controller:vga|H_Cont[10]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; vga_controller:vga|H_Cont[9]   ; vga_controller:vga|H_Cont[12]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.581 ; vga_controller:vga|H_Cont[1]   ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.585 ; vga_controller:vga|V_Cont[6]   ; vga_controller:vga|V_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; vga_controller:vga|V_Cont[8]   ; vga_controller:vga|V_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; vga_controller:vga|V_Cont[1]   ; vga_controller:vga|V_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; vga_controller:vga|H_Cont[6]   ; vga_controller:vga|H_Cont[9]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; vga_controller:vga|H_Cont[5]   ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; vga_controller:vga|H_Cont[8]   ; vga_controller:vga|H_Cont[11]    ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; vga_controller:vga|V_Cont[5]   ; vga_controller:vga|V_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[0]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[1]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[2]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[3]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[4]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[5]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[6]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; vga_controller:vga|H_Cont[11]  ; vga_controller:vga|H_Cont[7]     ; phase_loop|altpll_component|pll|clk[0] ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
+-------+--------------------------------+----------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                 ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.114 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.255      ; 2.401      ;
; -1.114 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.255      ; 2.401      ;
; -1.077 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.262      ; 2.371      ;
; -1.077 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.262      ; 2.371      ;
; -1.077 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.262      ; 2.371      ;
; -1.077 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.262      ; 2.371      ;
; -1.046 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.315      ;
; -1.046 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.315      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.292      ;
; -1.023 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.292      ;
; -1.009 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.285      ;
; -1.009 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.285      ;
; -1.009 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.285      ;
; -1.009 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.285      ;
; -1.004 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.253      ; 2.289      ;
; -1.004 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.253      ; 2.289      ;
; -1.004 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.253      ; 2.289      ;
; -1.004 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.253      ; 2.289      ;
; -1.004 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.253      ; 2.289      ;
; -1.004 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.253      ; 2.289      ;
; -0.989 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.265      ; 2.286      ;
; -0.989 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.265      ; 2.286      ;
; -0.989 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.265      ; 2.286      ;
; -0.989 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.265      ; 2.286      ;
; -0.987 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.256      ;
; -0.987 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.256      ;
; -0.986 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.262      ;
; -0.986 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.262      ;
; -0.986 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.262      ;
; -0.986 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.262      ;
; -0.977 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.270      ;
; -0.974 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.267      ;
; -0.974 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.267      ;
; -0.974 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.267      ;
; -0.974 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.267      ;
; -0.974 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.267      ;
; -0.974 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.267      ;
; -0.974 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.261      ; 2.267      ;
; -0.953 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.241      ; 2.226      ;
; -0.953 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.241      ; 2.226      ;
; -0.950 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.226      ;
; -0.950 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.226      ;
; -0.950 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.226      ;
; -0.950 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.226      ;
; -0.936 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.203      ;
; -0.936 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.203      ;
; -0.936 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.203      ;
; -0.936 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.203      ;
; -0.936 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.203      ;
; -0.936 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.203      ;
; -0.921 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.200      ;
; -0.921 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.200      ;
; -0.921 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.200      ;
; -0.921 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.200      ;
; -0.916 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.248      ; 2.196      ;
; -0.916 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.248      ; 2.196      ;
; -0.916 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.248      ; 2.196      ;
; -0.916 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.248      ; 2.196      ;
; -0.913 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.180      ;
; -0.913 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.180      ;
; -0.913 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.180      ;
; -0.913 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.180      ;
; -0.913 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.180      ;
; -0.913 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.180      ;
; -0.911 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.180      ;
; -0.911 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.180      ;
; -0.909 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.184      ;
; -0.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.181      ;
; -0.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.181      ;
; -0.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.181      ;
; -0.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.181      ;
; -0.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.181      ;
; -0.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.181      ;
; -0.906 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.181      ;
; -0.898 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.177      ;
; -0.898 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.177      ;
; -0.898 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.177      ;
; -0.898 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.247      ; 2.177      ;
; -0.886 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.161      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.158      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.158      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.158      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.158      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.158      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.158      ;
; -0.883 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.243      ; 2.158      ;
; -0.879 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.148      ;
; -0.879 ; I2C_CCD_Config:i2c_Config|combo_cnt[22] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.237      ; 2.148      ;
; -0.878 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.241      ; 2.151      ;
; -0.878 ; I2C_CCD_Config:i2c_Config|combo_cnt[10] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.241      ; 2.151      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.144      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.144      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.144      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.144      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.144      ;
; -0.877 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.235      ; 2.144      ;
; -0.874 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.150      ;
; -0.874 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.150      ;
; -0.874 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.150      ;
; -0.874 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1.000        ; 0.244      ; 2.150      ;
+--------+-----------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_CLKIN_N1'                                                                                                                         ;
+--------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.019      ; 1.858      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.807 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.011      ; 1.850      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
; -0.806 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31] ; iCLK_50      ; GPIO_CLKIN_N1 ; 1.000        ; 0.016      ; 1.854      ;
+--------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                               ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.659     ; 1.880      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.493 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.658     ; 1.881      ;
; 6.518 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.619     ; 1.895      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.624     ; 1.889      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 1.902      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.618     ; 1.895      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.629     ; 1.884      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.609     ; 1.904      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.608     ; 1.905      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.624     ; 1.889      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 1.902      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.611     ; 1.902      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.622     ; 1.891      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.651     ; 1.862      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.637     ; 1.876      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.639     ; 1.874      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.636     ; 1.877      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.626     ; 1.887      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.627     ; 1.886      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.618     ; 1.895      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.616     ; 1.897      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.617     ; 1.896      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.649     ; 1.864      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.649     ; 1.864      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.627     ; 1.886      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.626     ; 1.887      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.624     ; 1.889      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.624     ; 1.889      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.621     ; 1.892      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.623     ; 1.890      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.612     ; 1.901      ;
; 6.519 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 10.000       ; -1.612     ; 1.901      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                                                      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.635 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.004      ; 2.401      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.651 ; ResetDelay:reset_delayer|oRST_2         ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; 0.005      ; 2.386      ;
; 17.703 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.014     ; 2.315      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.719 ; I2C_CCD_Config:i2c_Config|combo_cnt[15] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.300      ;
; 17.726 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.014     ; 2.292      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.742 ; I2C_CCD_Config:i2c_Config|combo_cnt[12] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.277      ;
; 17.762 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.014     ; 2.256      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.778 ; I2C_CCD_Config:i2c_Config|combo_cnt[14] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.241      ;
; 17.796 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.010     ; 2.226      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.812 ; I2C_CCD_Config:i2c_Config|combo_cnt[11] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.009     ; 2.211      ;
; 17.838 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK    ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.014     ; 2.180      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]  ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
; 17.854 ; I2C_CCD_Config:i2c_Config|combo_cnt[13] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13] ; iCLK_50      ; iCLK_50     ; 20.000       ; -0.013     ; 2.165      ;
+--------+-----------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                                                                          ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                   ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.990 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.393      ;
; 0.990 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.393      ;
; 0.990 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.393      ;
; 0.990 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.393      ;
; 0.990 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.393      ;
; 0.990 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.393      ;
; 0.990 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.393      ;
; 0.993 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.396      ;
; 1.005 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.412      ;
; 1.005 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.412      ;
; 1.005 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.412      ;
; 1.005 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.412      ;
; 1.020 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.415      ;
; 1.020 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.415      ;
; 1.020 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.415      ;
; 1.020 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.415      ;
; 1.020 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.415      ;
; 1.020 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.415      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.486      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.486      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.486      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.486      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.486      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.486      ;
; 1.083 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.486      ;
; 1.086 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.489      ;
; 1.093 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.497      ;
; 1.093 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.497      ;
; 1.093 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.497      ;
; 1.093 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.497      ;
; 1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.505      ;
; 1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.505      ;
; 1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.505      ;
; 1.098 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.255      ; 1.505      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.508      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.508      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.508      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.508      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.508      ;
; 1.113 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.508      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.245      ; 1.527      ;
; 1.130 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.245      ; 1.527      ;
; 1.186 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.590      ;
; 1.186 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.590      ;
; 1.186 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.590      ;
; 1.186 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.252      ; 1.590      ;
; 1.223 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.245      ; 1.620      ;
; 1.223 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.245      ; 1.620      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.742      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.742      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.742      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.742      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.742      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.742      ;
; 1.347 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.742      ;
; 1.350 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.745      ;
; 1.362 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.761      ;
; 1.362 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.761      ;
; 1.362 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.761      ;
; 1.362 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.761      ;
; 1.363 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.762      ;
; 1.363 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.762      ;
; 1.363 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.762      ;
; 1.363 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.762      ;
; 1.363 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.762      ;
; 1.363 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.762      ;
; 1.363 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.762      ;
; 1.366 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.765      ;
; 1.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.764      ;
; 1.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.764      ;
; 1.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.764      ;
; 1.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.764      ;
; 1.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.764      ;
; 1.377 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.764      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.781      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.781      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.781      ;
; 1.378 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.251      ; 1.781      ;
; 1.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.239      ; 1.784      ;
; 1.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.239      ; 1.784      ;
; 1.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.239      ; 1.784      ;
; 1.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.239      ; 1.784      ;
; 1.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.239      ; 1.784      ;
; 1.393 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.239      ; 1.784      ;
; 1.397 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.792      ;
; 1.397 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.792      ;
; 1.397 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.792      ;
; 1.397 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.792      ;
; 1.397 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.792      ;
; 1.397 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.792      ;
; 1.397 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.792      ;
; 1.400 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.243      ; 1.795      ;
; 1.412 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0000                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.811      ;
; 1.412 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0001                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.811      ;
; 1.412 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mSetup_ST.0010                  ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.811      ;
; 1.412 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|mI2C_GO                         ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.247      ; 1.811      ;
; 1.427 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.814      ;
; 1.427 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.814      ;
; 1.427 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.814      ;
; 1.427 ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ; iCLK_50      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 0.000        ; 0.235      ; 1.814      ;
+-------+--------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                                                                     ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.365 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.512      ;
; 1.381 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 1.527      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.458 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.005     ; 1.605      ;
; 1.474 ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.006     ; 1.620      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 1.884      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.015      ; 1.884      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 1.879      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.010      ; 1.879      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.014      ; 1.883      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.717 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.018      ; 1.887      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[3]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[4]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[6]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[7]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[8]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[9]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[14]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[15]    ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[5]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.718 ; ResetDelay:reset_delayer|oRST_2                  ; I2C_CCD_Config:i2c_Config|senosr_exposure[2]     ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.003     ; 1.867      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.722 ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.013     ; 1.861      ;
; 1.738 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.009     ; 1.881      ;
; 1.738 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.009     ; 1.881      ;
; 1.738 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.009     ; 1.881      ;
; 1.738 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.009     ; 1.881      ;
; 1.738 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.009     ; 1.881      ;
; 1.738 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.009     ; 1.881      ;
; 1.738 ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ; iCLK_50      ; iCLK_50     ; 0.000        ; -0.009     ; 1.881      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_CLKIN_N1'                                                                                                                         ;
+-------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                   ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[16] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[17] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[18] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[19] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[20] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[21] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[22] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[23] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[24] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[25] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[26] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[27] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[28] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[29] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[30] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.686 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[31] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.016      ; 1.854      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Pre_FrameValid ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.019      ; 1.858      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[0]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[1]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[2]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[3]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[4]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[5]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[6]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[7]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[8]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[9]  ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[10] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[11] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[12] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[13] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[14] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
; 1.687 ; ResetDelay:reset_delayer|oRST_2 ; CCD_Capture:camera_capture|Frame_Cont[15] ; iCLK_50      ; GPIO_CLKIN_N1 ; 0.000        ; 0.011      ; 1.850      ;
+-------+---------------------------------+-------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'phase_loop|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 1.889      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.902      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.895      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.629     ; 1.884      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.609     ; 1.904      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.608     ; 1.905      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 1.889      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.902      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.611     ; 1.902      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_R[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.622     ; 1.891      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.651     ; 1.862      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.637     ; 1.876      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.874      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.636     ; 1.877      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.626     ; 1.887      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.886      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.618     ; 1.895      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.616     ; 1.897      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.617     ; 1.896      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[0]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.864      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[1]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.864      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[2]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.627     ; 1.886      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[3]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.626     ; 1.887      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[4]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 1.889      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[5]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.624     ; 1.889      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.621     ; 1.892      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[7]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.623     ; 1.890      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[8]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.901      ;
; 3.361 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_B[9]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.612     ; 1.901      ;
; 3.362 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_G[6]   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.619     ; 1.895      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|H_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.659     ; 1.880      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[0]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[1]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[2]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[3]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[4]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[5]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[7]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[8]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[9]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[10]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[11]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[12]    ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|V_Cont[6]     ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_V_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_V_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|mVGA_H_SYNC   ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_H_SYNC ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
; 3.387 ; ResetDelay:reset_delayer|oRST_2 ; vga_controller:vga|outVGA_BLANK  ; iCLK_50      ; phase_loop|altpll_component|pll|clk[0] ; 0.000        ; -1.658     ; 1.881      ;
+-------+---------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_CLKIN_N1'                                                                                    ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Frame_Cont[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Pre_FrameValid ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; CCD_Capture:camera_capture|Pre_FrameValid ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; rCCD_FVAL                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; rCCD_FVAL                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; rCCD_LVAL                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; rCCD_LVAL                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; GPIO_CLKIN_N1~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[18]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[19]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; GPIO_CLKIN_N1 ; Rise       ; camera_capture|Frame_Cont[1]|clk          ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_DATA[14]                   ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phase_loop|altpll_component|pll|clk[0]'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|H_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[10]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[11]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[12]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|V_Cont[9]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_H_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|mVGA_V_SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_BLANK  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_B[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_G[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_H_SYNC ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; phase_loop|altpll_component|pll|clk[0] ; Rise       ; vga_controller:vga|outVGA_H_SYNC ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                                          ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_CCD_Config:i2c_Config|senosr_exposure[13]    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; 2.715 ; 2.715 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; 1.440 ; 1.440 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; 2.715 ; 2.715 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.189 ; 2.189 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.189 ; 2.189 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.100 ; 3.100 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 3.100 ; 3.100 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 3.328 ; 3.328 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 3.328 ; 3.328 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 4.155 ; 4.155 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 4.155 ; 4.155 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; -1.320 ; -1.320 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; -1.320 ; -1.320 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; -2.595 ; -2.595 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.942 ; -1.942 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.942 ; -1.942 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.184 ; -2.184 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.184 ; -2.184 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -2.492 ; -2.492 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -2.492 ; -2.492 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -2.945 ; -2.945 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -2.945 ; -2.945 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port    ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]   ; GPIO_CLKIN_N1                           ; 5.932 ; 5.932 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]  ; GPIO_CLKIN_N1                           ; 5.822 ; 5.822 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[1]  ; GPIO_CLKIN_N1                           ; 5.545 ; 5.545 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[2]  ; GPIO_CLKIN_N1                           ; 5.868 ; 5.868 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]  ; GPIO_CLKIN_N1                           ; 5.632 ; 5.632 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]  ; GPIO_CLKIN_N1                           ; 5.770 ; 5.770 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]  ; GPIO_CLKIN_N1                           ; 5.744 ; 5.744 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[6]  ; GPIO_CLKIN_N1                           ; 5.932 ; 5.932 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX1_D[*]   ; GPIO_CLKIN_N1                           ; 6.958 ; 6.958 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[0]  ; GPIO_CLKIN_N1                           ; 6.954 ; 6.954 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[1]  ; GPIO_CLKIN_N1                           ; 6.621 ; 6.621 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[2]  ; GPIO_CLKIN_N1                           ; 6.746 ; 6.746 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[3]  ; GPIO_CLKIN_N1                           ; 6.740 ; 6.740 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[4]  ; GPIO_CLKIN_N1                           ; 6.803 ; 6.803 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[5]  ; GPIO_CLKIN_N1                           ; 6.958 ; 6.958 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[6]  ; GPIO_CLKIN_N1                           ; 6.924 ; 6.924 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX2_D[*]   ; GPIO_CLKIN_N1                           ; 7.464 ; 7.464 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[0]  ; GPIO_CLKIN_N1                           ; 5.556 ; 5.556 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[1]  ; GPIO_CLKIN_N1                           ; 5.450 ; 5.450 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[2]  ; GPIO_CLKIN_N1                           ; 5.473 ; 5.473 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[3]  ; GPIO_CLKIN_N1                           ; 5.569 ; 5.569 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[4]  ; GPIO_CLKIN_N1                           ; 7.178 ; 7.178 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[5]  ; GPIO_CLKIN_N1                           ; 7.255 ; 7.255 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[6]  ; GPIO_CLKIN_N1                           ; 7.464 ; 7.464 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX3_D[*]   ; GPIO_CLKIN_N1                           ; 4.486 ; 4.486 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[0]  ; GPIO_CLKIN_N1                           ; 4.348 ; 4.348 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[1]  ; GPIO_CLKIN_N1                           ; 4.484 ; 4.484 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[2]  ; GPIO_CLKIN_N1                           ; 4.350 ; 4.350 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[3]  ; GPIO_CLKIN_N1                           ; 4.191 ; 4.191 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[4]  ; GPIO_CLKIN_N1                           ; 4.486 ; 4.486 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[5]  ; GPIO_CLKIN_N1                           ; 4.333 ; 4.333 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[6]  ; GPIO_CLKIN_N1                           ; 4.325 ; 4.325 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX4_D[*]   ; GPIO_CLKIN_N1                           ; 4.208 ; 4.208 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[0]  ; GPIO_CLKIN_N1                           ; 4.051 ; 4.051 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[1]  ; GPIO_CLKIN_N1                           ; 4.047 ; 4.047 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[2]  ; GPIO_CLKIN_N1                           ; 4.165 ; 4.165 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[3]  ; GPIO_CLKIN_N1                           ; 4.175 ; 4.175 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[4]  ; GPIO_CLKIN_N1                           ; 4.172 ; 4.172 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[5]  ; GPIO_CLKIN_N1                           ; 4.208 ; 4.208 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[6]  ; GPIO_CLKIN_N1                           ; 4.193 ; 4.193 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX5_D[*]   ; GPIO_CLKIN_N1                           ; 4.519 ; 4.519 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[0]  ; GPIO_CLKIN_N1                           ; 4.315 ; 4.315 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[1]  ; GPIO_CLKIN_N1                           ; 4.254 ; 4.254 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[2]  ; GPIO_CLKIN_N1                           ; 4.248 ; 4.248 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[3]  ; GPIO_CLKIN_N1                           ; 4.370 ; 4.370 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[4]  ; GPIO_CLKIN_N1                           ; 4.327 ; 4.327 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[5]  ; GPIO_CLKIN_N1                           ; 4.383 ; 4.383 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[6]  ; GPIO_CLKIN_N1                           ; 4.519 ; 4.519 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX6_D[*]   ; GPIO_CLKIN_N1                           ; 4.834 ; 4.834 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[0]  ; GPIO_CLKIN_N1                           ; 4.808 ; 4.808 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[1]  ; GPIO_CLKIN_N1                           ; 4.813 ; 4.813 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[2]  ; GPIO_CLKIN_N1                           ; 4.810 ; 4.810 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[3]  ; GPIO_CLKIN_N1                           ; 4.806 ; 4.806 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[4]  ; GPIO_CLKIN_N1                           ; 4.776 ; 4.776 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[5]  ; GPIO_CLKIN_N1                           ; 4.834 ; 4.834 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[6]  ; GPIO_CLKIN_N1                           ; 4.697 ; 4.697 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX7_D[*]   ; GPIO_CLKIN_N1                           ; 4.591 ; 4.591 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[0]  ; GPIO_CLKIN_N1                           ; 4.410 ; 4.410 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[1]  ; GPIO_CLKIN_N1                           ; 4.291 ; 4.291 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[2]  ; GPIO_CLKIN_N1                           ; 4.292 ; 4.292 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[3]  ; GPIO_CLKIN_N1                           ; 4.437 ; 4.437 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[4]  ; GPIO_CLKIN_N1                           ; 4.434 ; 4.434 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[5]  ; GPIO_CLKIN_N1                           ; 4.591 ; 4.591 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[6]  ; GPIO_CLKIN_N1                           ; 4.454 ; 4.454 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 6.034 ; 6.034 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]    ; GPIO_CLKIN_N1                           ; 4.343 ; 4.343 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]    ; GPIO_CLKIN_N1                           ; 6.034 ; 6.034 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.543 ; 5.543 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.827 ; 4.827 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.543 ; 5.543 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.704 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.704 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; iCLK_50                                 ; 5.119 ; 5.119 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]  ; iCLK_50                                 ; 5.119 ; 5.119 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 3.149 ; 3.149 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 3.149 ; 3.149 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 3.149 ; 3.149 ; Fall       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 3.149 ; 3.149 ; Fall       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 3.856 ; 3.856 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ; 1.268 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[2]    ; iCLK_50                                 ; 3.856 ; 3.856 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[3]    ; iCLK_50                                 ; 3.302 ; 3.302 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]    ; iCLK_50                                 ; 2.115 ; 2.115 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]   ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]   ; iCLK_50                                 ; 2.064 ; 2.064 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]   ; iCLK_50                                 ; 2.095 ; 2.095 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]   ; iCLK_50                                 ; 2.097 ; 2.097 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]   ; iCLK_50                                 ; 2.089 ; 2.089 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]   ; iCLK_50                                 ; 2.115 ; 2.115 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]   ; iCLK_50                                 ; 2.112 ; 2.112 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]   ; iCLK_50                                 ; 2.111 ; 2.111 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]   ; iCLK_50                                 ; 2.100 ; 2.100 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]   ; iCLK_50                                 ; 2.102 ; 2.102 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N ; iCLK_50                                 ; 3.328 ; 3.328 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]    ; iCLK_50                                 ; 2.107 ; 2.107 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]   ; iCLK_50                                 ; 2.087 ; 2.087 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]   ; iCLK_50                                 ; 2.085 ; 2.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]   ; iCLK_50                                 ; 2.094 ; 2.094 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]   ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]   ; iCLK_50                                 ; 2.096 ; 2.096 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]   ; iCLK_50                                 ; 2.096 ; 2.096 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]   ; iCLK_50                                 ; 2.094 ; 2.094 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]   ; iCLK_50                                 ; 2.095 ; 2.095 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]   ; iCLK_50                                 ; 2.107 ; 2.107 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]   ; iCLK_50                                 ; 2.105 ; 2.105 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS      ; iCLK_50                                 ; 3.292 ; 3.292 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]    ; iCLK_50                                 ; 2.099 ; 2.099 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]   ; iCLK_50                                 ; 2.099 ; 2.099 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]   ; iCLK_50                                 ; 2.091 ; 2.091 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]   ; iCLK_50                                 ; 2.084 ; 2.084 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]   ; iCLK_50                                 ; 2.084 ; 2.084 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]   ; iCLK_50                                 ; 2.074 ; 2.074 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]   ; iCLK_50                                 ; 2.085 ; 2.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]   ; iCLK_50                                 ; 2.059 ; 2.059 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]   ; iCLK_50                                 ; 2.097 ; 2.097 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]   ; iCLK_50                                 ; 2.092 ; 2.092 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]   ; iCLK_50                                 ; 2.061 ; 2.061 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS      ; iCLK_50                                 ; 4.456 ; 4.456 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]     ; iCLK_50                                 ;       ; 1.268 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ;       ; 1.268 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port    ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]   ; GPIO_CLKIN_N1                           ; 5.161 ; 5.161 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]  ; GPIO_CLKIN_N1                           ; 5.439 ; 5.439 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[1]  ; GPIO_CLKIN_N1                           ; 5.161 ; 5.161 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[2]  ; GPIO_CLKIN_N1                           ; 5.484 ; 5.484 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]  ; GPIO_CLKIN_N1                           ; 5.250 ; 5.250 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]  ; GPIO_CLKIN_N1                           ; 5.380 ; 5.380 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]  ; GPIO_CLKIN_N1                           ; 5.355 ; 5.355 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[6]  ; GPIO_CLKIN_N1                           ; 5.554 ; 5.554 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX1_D[*]   ; GPIO_CLKIN_N1                           ; 5.773 ; 5.773 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[0]  ; GPIO_CLKIN_N1                           ; 6.105 ; 6.105 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[1]  ; GPIO_CLKIN_N1                           ; 5.773 ; 5.773 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[2]  ; GPIO_CLKIN_N1                           ; 5.899 ; 5.899 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[3]  ; GPIO_CLKIN_N1                           ; 5.890 ; 5.890 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[4]  ; GPIO_CLKIN_N1                           ; 5.956 ; 5.956 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[5]  ; GPIO_CLKIN_N1                           ; 6.111 ; 6.111 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[6]  ; GPIO_CLKIN_N1                           ; 6.075 ; 6.075 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX2_D[*]   ; GPIO_CLKIN_N1                           ; 5.192 ; 5.192 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[0]  ; GPIO_CLKIN_N1                           ; 5.295 ; 5.295 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[1]  ; GPIO_CLKIN_N1                           ; 5.192 ; 5.192 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[2]  ; GPIO_CLKIN_N1                           ; 5.214 ; 5.214 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[3]  ; GPIO_CLKIN_N1                           ; 5.311 ; 5.311 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[4]  ; GPIO_CLKIN_N1                           ; 6.922 ; 6.922 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[5]  ; GPIO_CLKIN_N1                           ; 6.994 ; 6.994 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[6]  ; GPIO_CLKIN_N1                           ; 7.208 ; 7.208 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX3_D[*]   ; GPIO_CLKIN_N1                           ; 3.962 ; 3.962 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[0]  ; GPIO_CLKIN_N1                           ; 4.120 ; 4.120 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[1]  ; GPIO_CLKIN_N1                           ; 4.254 ; 4.254 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[2]  ; GPIO_CLKIN_N1                           ; 4.116 ; 4.116 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[3]  ; GPIO_CLKIN_N1                           ; 3.962 ; 3.962 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[4]  ; GPIO_CLKIN_N1                           ; 4.259 ; 4.259 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[5]  ; GPIO_CLKIN_N1                           ; 4.105 ; 4.105 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[6]  ; GPIO_CLKIN_N1                           ; 4.096 ; 4.096 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX4_D[*]   ; GPIO_CLKIN_N1                           ; 3.880 ; 3.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[0]  ; GPIO_CLKIN_N1                           ; 3.884 ; 3.884 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[1]  ; GPIO_CLKIN_N1                           ; 3.880 ; 3.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[2]  ; GPIO_CLKIN_N1                           ; 3.994 ; 3.994 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[3]  ; GPIO_CLKIN_N1                           ; 4.006 ; 4.006 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[4]  ; GPIO_CLKIN_N1                           ; 4.006 ; 4.006 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[5]  ; GPIO_CLKIN_N1                           ; 4.037 ; 4.037 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[6]  ; GPIO_CLKIN_N1                           ; 4.025 ; 4.025 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX5_D[*]   ; GPIO_CLKIN_N1                           ; 4.062 ; 4.062 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[0]  ; GPIO_CLKIN_N1                           ; 4.137 ; 4.137 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[1]  ; GPIO_CLKIN_N1                           ; 4.069 ; 4.069 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[2]  ; GPIO_CLKIN_N1                           ; 4.062 ; 4.062 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[3]  ; GPIO_CLKIN_N1                           ; 4.185 ; 4.185 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[4]  ; GPIO_CLKIN_N1                           ; 4.142 ; 4.142 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[5]  ; GPIO_CLKIN_N1                           ; 4.204 ; 4.204 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[6]  ; GPIO_CLKIN_N1                           ; 4.339 ; 4.339 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX6_D[*]   ; GPIO_CLKIN_N1                           ; 4.489 ; 4.489 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[0]  ; GPIO_CLKIN_N1                           ; 4.601 ; 4.601 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[1]  ; GPIO_CLKIN_N1                           ; 4.606 ; 4.606 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[2]  ; GPIO_CLKIN_N1                           ; 4.593 ; 4.593 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[3]  ; GPIO_CLKIN_N1                           ; 4.601 ; 4.601 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[4]  ; GPIO_CLKIN_N1                           ; 4.571 ; 4.571 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[5]  ; GPIO_CLKIN_N1                           ; 4.620 ; 4.620 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[6]  ; GPIO_CLKIN_N1                           ; 4.489 ; 4.489 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX7_D[*]   ; GPIO_CLKIN_N1                           ; 4.205 ; 4.205 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[0]  ; GPIO_CLKIN_N1                           ; 4.322 ; 4.322 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[1]  ; GPIO_CLKIN_N1                           ; 4.207 ; 4.207 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[2]  ; GPIO_CLKIN_N1                           ; 4.205 ; 4.205 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[3]  ; GPIO_CLKIN_N1                           ; 4.353 ; 4.353 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[4]  ; GPIO_CLKIN_N1                           ; 4.345 ; 4.345 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[5]  ; GPIO_CLKIN_N1                           ; 4.502 ; 4.502 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[6]  ; GPIO_CLKIN_N1                           ; 4.365 ; 4.365 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]    ; GPIO_CLKIN_N1                           ; 4.343 ; 4.343 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]    ; GPIO_CLKIN_N1                           ; 6.034 ; 6.034 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.827 ; 2.704 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.827 ; 4.827 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.911 ; 2.704 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.704 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.704 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; iCLK_50                                 ; 5.119 ; 5.119 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]  ; iCLK_50                                 ; 5.119 ; 5.119 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 3.149 ; 3.149 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 3.149 ; 3.149 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 3.149 ; 3.149 ; Fall       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 3.149 ; 3.149 ; Fall       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 1.268 ; 3.302 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ; 1.268 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[2]    ; iCLK_50                                 ; 3.856 ; 3.856 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[3]    ; iCLK_50                                 ; 3.302 ; 3.302 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]    ; iCLK_50                                 ; 2.064 ; 2.064 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]   ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]   ; iCLK_50                                 ; 2.064 ; 2.064 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]   ; iCLK_50                                 ; 2.095 ; 2.095 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]   ; iCLK_50                                 ; 2.097 ; 2.097 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]   ; iCLK_50                                 ; 2.089 ; 2.089 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]   ; iCLK_50                                 ; 2.115 ; 2.115 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]   ; iCLK_50                                 ; 2.112 ; 2.112 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]   ; iCLK_50                                 ; 2.111 ; 2.111 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]   ; iCLK_50                                 ; 2.100 ; 2.100 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]   ; iCLK_50                                 ; 2.102 ; 2.102 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N ; iCLK_50                                 ; 3.328 ; 3.328 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]    ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]   ; iCLK_50                                 ; 2.087 ; 2.087 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]   ; iCLK_50                                 ; 2.085 ; 2.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]   ; iCLK_50                                 ; 2.094 ; 2.094 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]   ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]   ; iCLK_50                                 ; 2.096 ; 2.096 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]   ; iCLK_50                                 ; 2.096 ; 2.096 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]   ; iCLK_50                                 ; 2.094 ; 2.094 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]   ; iCLK_50                                 ; 2.095 ; 2.095 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]   ; iCLK_50                                 ; 2.107 ; 2.107 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]   ; iCLK_50                                 ; 2.105 ; 2.105 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS      ; iCLK_50                                 ; 3.292 ; 3.292 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]    ; iCLK_50                                 ; 2.059 ; 2.059 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]   ; iCLK_50                                 ; 2.099 ; 2.099 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]   ; iCLK_50                                 ; 2.091 ; 2.091 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]   ; iCLK_50                                 ; 2.084 ; 2.084 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]   ; iCLK_50                                 ; 2.084 ; 2.084 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]   ; iCLK_50                                 ; 2.074 ; 2.074 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]   ; iCLK_50                                 ; 2.085 ; 2.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]   ; iCLK_50                                 ; 2.059 ; 2.059 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]   ; iCLK_50                                 ; 2.097 ; 2.097 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]   ; iCLK_50                                 ; 2.092 ; 2.092 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]   ; iCLK_50                                 ; 2.061 ; 2.061 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS      ; iCLK_50                                 ; 4.456 ; 4.456 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]     ; iCLK_50                                 ;       ; 1.268 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ;       ; 1.268 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iSW[0]     ; oLEDR[0]    ; 5.959 ;    ;    ; 5.959 ;
; iSW[1]     ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]     ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]     ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]     ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]     ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]     ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]     ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]     ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]     ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.782 ;    ;    ; 5.782 ;
; iSW[15]    ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]    ; oLEDR[16]   ; 5.846 ;    ;    ; 5.846 ;
; iSW[17]    ; oLEDR[17]   ; 5.720 ;    ;    ; 5.720 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iSW[0]     ; oLEDR[0]    ; 5.959 ;    ;    ; 5.959 ;
; iSW[1]     ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]     ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]     ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]     ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]     ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]     ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]     ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]     ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]     ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.782 ;    ;    ; 5.782 ;
; iSW[15]    ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]    ; oLEDR[16]   ; 5.846 ;    ;    ; 5.846 ;
; iSW[17]    ; oLEDR[17]   ; 5.720 ;    ;    ; 5.720 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -3.538   ; -2.677 ; -3.322   ; 0.990   ; -1.380              ;
;  GPIO_CLKIN_N1                           ; -2.933   ; 0.215  ; -2.014   ; 1.686   ; -1.380              ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -3.538   ; 0.175  ; -3.322   ; 0.990   ; -0.500              ;
;  iCLK_50                                 ; 2.049    ; -2.677 ; 15.159   ; 1.365   ; 9.000               ;
;  phase_loop|altpll_component|pll|clk[0]  ; 6.538    ; 0.215  ; 4.292    ; 3.361   ; 4.000               ;
; Design-wide TNS                          ; -264.653 ; -2.677 ; -140.955 ; 0.0     ; -108.38             ;
;  GPIO_CLKIN_N1                           ; -56.544  ; 0.000  ; -66.430  ; 0.000   ; -36.380             ;
;  I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -208.109 ; 0.000  ; -74.525  ; 0.000   ; -72.000             ;
;  iCLK_50                                 ; 0.000    ; -2.677 ; 0.000    ; 0.000   ; 0.000               ;
;  phase_loop|altpll_component|pll|clk[0]  ; 0.000    ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
+------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; 5.058 ; 5.058 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; 2.631 ; 2.631 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; 5.058 ; 5.058 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.049 ; 4.049 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.049 ; 4.049 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.229 ; 6.229 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 6.229 ; 6.229 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; 6.249 ; 6.249 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; 6.249 ; 6.249 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; 7.952 ; 7.952 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; 7.952 ; 7.952 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port   ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; GPIO_1[*]   ; GPIO_CLKIN_N1                           ; -1.320 ; -1.320 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[17] ; GPIO_CLKIN_N1                           ; -1.320 ; -1.320 ; Rise       ; GPIO_CLKIN_N1                           ;
;  GPIO_1[18] ; GPIO_CLKIN_N1                           ; -2.595 ; -2.595 ; Rise       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]   ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.942 ; -1.942 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19] ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -1.942 ; -1.942 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iSW[*]      ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.184 ; -2.184 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  iSW[16]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; -2.184 ; -2.184 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; iKEY[*]     ; iCLK_50                                 ; -2.492 ; -2.492 ; Rise       ; iCLK_50                                 ;
;  iKEY[1]    ; iCLK_50                                 ; -2.492 ; -2.492 ; Rise       ; iCLK_50                                 ;
; iSW[*]      ; iCLK_50                                 ; -2.945 ; -2.945 ; Rise       ; iCLK_50                                 ;
;  iSW[0]     ; iCLK_50                                 ; -2.945 ; -2.945 ; Rise       ; iCLK_50                                 ;
+-------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port    ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; oHEX0_D[*]   ; GPIO_CLKIN_N1                           ; 11.167 ; 11.167 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]  ; GPIO_CLKIN_N1                           ; 11.020 ; 11.020 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[1]  ; GPIO_CLKIN_N1                           ; 10.382 ; 10.382 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[2]  ; GPIO_CLKIN_N1                           ; 11.057 ; 11.057 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]  ; GPIO_CLKIN_N1                           ; 10.592 ; 10.592 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]  ; GPIO_CLKIN_N1                           ; 10.857 ; 10.857 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]  ; GPIO_CLKIN_N1                           ; 10.829 ; 10.829 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[6]  ; GPIO_CLKIN_N1                           ; 11.167 ; 11.167 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX1_D[*]   ; GPIO_CLKIN_N1                           ; 13.367 ; 13.367 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[0]  ; GPIO_CLKIN_N1                           ; 13.354 ; 13.354 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[1]  ; GPIO_CLKIN_N1                           ; 12.640 ; 12.640 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[2]  ; GPIO_CLKIN_N1                           ; 12.895 ; 12.895 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[3]  ; GPIO_CLKIN_N1                           ; 12.892 ; 12.892 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[4]  ; GPIO_CLKIN_N1                           ; 13.062 ; 13.062 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[5]  ; GPIO_CLKIN_N1                           ; 13.367 ; 13.367 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[6]  ; GPIO_CLKIN_N1                           ; 13.327 ; 13.327 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX2_D[*]   ; GPIO_CLKIN_N1                           ; 14.317 ; 14.317 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[0]  ; GPIO_CLKIN_N1                           ; 10.088 ; 10.088 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[1]  ; GPIO_CLKIN_N1                           ; 9.854  ; 9.854  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[2]  ; GPIO_CLKIN_N1                           ; 9.890  ; 9.890  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[3]  ; GPIO_CLKIN_N1                           ; 10.099 ; 10.099 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[4]  ; GPIO_CLKIN_N1                           ; 13.729 ; 13.729 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[5]  ; GPIO_CLKIN_N1                           ; 13.795 ; 13.795 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[6]  ; GPIO_CLKIN_N1                           ; 14.317 ; 14.317 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX3_D[*]   ; GPIO_CLKIN_N1                           ; 8.283  ; 8.283  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[0]  ; GPIO_CLKIN_N1                           ; 7.981  ; 7.981  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[1]  ; GPIO_CLKIN_N1                           ; 8.259  ; 8.259  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[2]  ; GPIO_CLKIN_N1                           ; 7.972  ; 7.972  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[3]  ; GPIO_CLKIN_N1                           ; 7.662  ; 7.662  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[4]  ; GPIO_CLKIN_N1                           ; 8.283  ; 8.283  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[5]  ; GPIO_CLKIN_N1                           ; 7.946  ; 7.946  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[6]  ; GPIO_CLKIN_N1                           ; 7.958  ; 7.958  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX4_D[*]   ; GPIO_CLKIN_N1                           ; 7.658  ; 7.658  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[0]  ; GPIO_CLKIN_N1                           ; 7.342  ; 7.342  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[1]  ; GPIO_CLKIN_N1                           ; 7.338  ; 7.338  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[2]  ; GPIO_CLKIN_N1                           ; 7.608  ; 7.608  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[3]  ; GPIO_CLKIN_N1                           ; 7.633  ; 7.633  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[4]  ; GPIO_CLKIN_N1                           ; 7.620  ; 7.620  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[5]  ; GPIO_CLKIN_N1                           ; 7.658  ; 7.658  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[6]  ; GPIO_CLKIN_N1                           ; 7.645  ; 7.645  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX5_D[*]   ; GPIO_CLKIN_N1                           ; 8.325  ; 8.325  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[0]  ; GPIO_CLKIN_N1                           ; 7.884  ; 7.884  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[1]  ; GPIO_CLKIN_N1                           ; 7.732  ; 7.732  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[2]  ; GPIO_CLKIN_N1                           ; 7.690  ; 7.690  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[3]  ; GPIO_CLKIN_N1                           ; 8.008  ; 8.008  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[4]  ; GPIO_CLKIN_N1                           ; 7.897  ; 7.897  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[5]  ; GPIO_CLKIN_N1                           ; 8.001  ; 8.001  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[6]  ; GPIO_CLKIN_N1                           ; 8.325  ; 8.325  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX6_D[*]   ; GPIO_CLKIN_N1                           ; 8.951  ; 8.951  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[0]  ; GPIO_CLKIN_N1                           ; 8.934  ; 8.934  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[1]  ; GPIO_CLKIN_N1                           ; 8.941  ; 8.941  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[2]  ; GPIO_CLKIN_N1                           ; 8.905  ; 8.905  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[3]  ; GPIO_CLKIN_N1                           ; 8.935  ; 8.935  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[4]  ; GPIO_CLKIN_N1                           ; 8.835  ; 8.835  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[5]  ; GPIO_CLKIN_N1                           ; 8.951  ; 8.951  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[6]  ; GPIO_CLKIN_N1                           ; 8.662  ; 8.662  ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX7_D[*]   ; GPIO_CLKIN_N1                           ; 8.457  ; 8.457  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[0]  ; GPIO_CLKIN_N1                           ; 8.105  ; 8.105  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[1]  ; GPIO_CLKIN_N1                           ; 7.827  ; 7.827  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[2]  ; GPIO_CLKIN_N1                           ; 7.823  ; 7.823  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[3]  ; GPIO_CLKIN_N1                           ; 8.138  ; 8.138  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[4]  ; GPIO_CLKIN_N1                           ; 8.130  ; 8.130  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[5]  ; GPIO_CLKIN_N1                           ; 8.457  ; 8.457  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[6]  ; GPIO_CLKIN_N1                           ; 8.149  ; 8.149  ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 11.250 ; 11.250 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]    ; GPIO_CLKIN_N1                           ; 7.838  ; 7.838  ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]    ; GPIO_CLKIN_N1                           ; 11.250 ; 11.250 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 5.755  ; 5.755  ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.506 ; 10.506 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 8.841  ; 8.841  ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 10.506 ; 10.506 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.304  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 5.304  ;        ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; iCLK_50                                 ; 9.261  ; 9.261  ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]  ; iCLK_50                                 ; 9.261  ; 9.261  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 5.914  ; 5.914  ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 5.914  ; 5.914  ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 5.914  ; 5.914  ; Fall       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 5.914  ; 5.914  ; Fall       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 7.600  ; 7.600  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ; 2.532  ;        ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[2]    ; iCLK_50                                 ; 7.600  ; 7.600  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[3]    ; iCLK_50                                 ; 6.277  ; 6.277  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]    ; iCLK_50                                 ; 3.900  ; 3.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]   ; iCLK_50                                 ; 3.858  ; 3.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]   ; iCLK_50                                 ; 3.838  ; 3.838  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]   ; iCLK_50                                 ; 3.869  ; 3.869  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]   ; iCLK_50                                 ; 3.871  ; 3.871  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]   ; iCLK_50                                 ; 3.863  ; 3.863  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]   ; iCLK_50                                 ; 3.900  ; 3.900  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]   ; iCLK_50                                 ; 3.888  ; 3.888  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]   ; iCLK_50                                 ; 3.887  ; 3.887  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]   ; iCLK_50                                 ; 3.872  ; 3.872  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]   ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N ; iCLK_50                                 ; 6.528  ; 6.528  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ;        ; 2.878  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]    ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]   ; iCLK_50                                 ; 3.861  ; 3.861  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]   ; iCLK_50                                 ; 3.856  ; 3.856  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]   ; iCLK_50                                 ; 3.866  ; 3.866  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]   ; iCLK_50                                 ; 3.849  ; 3.849  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]   ; iCLK_50                                 ; 3.866  ; 3.866  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]   ; iCLK_50                                 ; 3.877  ; 3.877  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]   ; iCLK_50                                 ; 3.876  ; 3.876  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS      ; iCLK_50                                 ; 6.222  ; 6.222  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]    ; iCLK_50                                 ; 3.875  ; 3.875  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]   ; iCLK_50                                 ; 3.873  ; 3.873  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]   ; iCLK_50                                 ; 3.858  ; 3.858  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]   ; iCLK_50                                 ; 3.859  ; 3.859  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]   ; iCLK_50                                 ; 3.848  ; 3.848  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]   ; iCLK_50                                 ; 3.859  ; 3.859  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]   ; iCLK_50                                 ; 3.835  ; 3.835  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]   ; iCLK_50                                 ; 3.875  ; 3.875  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]   ; iCLK_50                                 ; 3.865  ; 3.865  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]   ; iCLK_50                                 ; 3.836  ; 3.836  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS      ; iCLK_50                                 ; 8.571  ; 8.571  ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]     ; iCLK_50                                 ;        ; 2.532  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ;        ; 2.532  ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ; 2.878  ;        ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+--------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port    ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; oHEX0_D[*]   ; GPIO_CLKIN_N1                           ; 5.161 ; 5.161 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[0]  ; GPIO_CLKIN_N1                           ; 5.439 ; 5.439 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[1]  ; GPIO_CLKIN_N1                           ; 5.161 ; 5.161 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[2]  ; GPIO_CLKIN_N1                           ; 5.484 ; 5.484 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[3]  ; GPIO_CLKIN_N1                           ; 5.250 ; 5.250 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[4]  ; GPIO_CLKIN_N1                           ; 5.380 ; 5.380 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[5]  ; GPIO_CLKIN_N1                           ; 5.355 ; 5.355 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX0_D[6]  ; GPIO_CLKIN_N1                           ; 5.554 ; 5.554 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX1_D[*]   ; GPIO_CLKIN_N1                           ; 5.773 ; 5.773 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[0]  ; GPIO_CLKIN_N1                           ; 6.105 ; 6.105 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[1]  ; GPIO_CLKIN_N1                           ; 5.773 ; 5.773 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[2]  ; GPIO_CLKIN_N1                           ; 5.899 ; 5.899 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[3]  ; GPIO_CLKIN_N1                           ; 5.890 ; 5.890 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[4]  ; GPIO_CLKIN_N1                           ; 5.956 ; 5.956 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[5]  ; GPIO_CLKIN_N1                           ; 6.111 ; 6.111 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX1_D[6]  ; GPIO_CLKIN_N1                           ; 6.075 ; 6.075 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX2_D[*]   ; GPIO_CLKIN_N1                           ; 5.192 ; 5.192 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[0]  ; GPIO_CLKIN_N1                           ; 5.295 ; 5.295 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[1]  ; GPIO_CLKIN_N1                           ; 5.192 ; 5.192 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[2]  ; GPIO_CLKIN_N1                           ; 5.214 ; 5.214 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[3]  ; GPIO_CLKIN_N1                           ; 5.311 ; 5.311 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[4]  ; GPIO_CLKIN_N1                           ; 6.922 ; 6.922 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[5]  ; GPIO_CLKIN_N1                           ; 6.994 ; 6.994 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX2_D[6]  ; GPIO_CLKIN_N1                           ; 7.208 ; 7.208 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX3_D[*]   ; GPIO_CLKIN_N1                           ; 3.962 ; 3.962 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[0]  ; GPIO_CLKIN_N1                           ; 4.120 ; 4.120 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[1]  ; GPIO_CLKIN_N1                           ; 4.254 ; 4.254 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[2]  ; GPIO_CLKIN_N1                           ; 4.116 ; 4.116 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[3]  ; GPIO_CLKIN_N1                           ; 3.962 ; 3.962 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[4]  ; GPIO_CLKIN_N1                           ; 4.259 ; 4.259 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[5]  ; GPIO_CLKIN_N1                           ; 4.105 ; 4.105 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX3_D[6]  ; GPIO_CLKIN_N1                           ; 4.096 ; 4.096 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX4_D[*]   ; GPIO_CLKIN_N1                           ; 3.880 ; 3.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[0]  ; GPIO_CLKIN_N1                           ; 3.884 ; 3.884 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[1]  ; GPIO_CLKIN_N1                           ; 3.880 ; 3.880 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[2]  ; GPIO_CLKIN_N1                           ; 3.994 ; 3.994 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[3]  ; GPIO_CLKIN_N1                           ; 4.006 ; 4.006 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[4]  ; GPIO_CLKIN_N1                           ; 4.006 ; 4.006 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[5]  ; GPIO_CLKIN_N1                           ; 4.037 ; 4.037 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX4_D[6]  ; GPIO_CLKIN_N1                           ; 4.025 ; 4.025 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX5_D[*]   ; GPIO_CLKIN_N1                           ; 4.062 ; 4.062 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[0]  ; GPIO_CLKIN_N1                           ; 4.137 ; 4.137 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[1]  ; GPIO_CLKIN_N1                           ; 4.069 ; 4.069 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[2]  ; GPIO_CLKIN_N1                           ; 4.062 ; 4.062 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[3]  ; GPIO_CLKIN_N1                           ; 4.185 ; 4.185 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[4]  ; GPIO_CLKIN_N1                           ; 4.142 ; 4.142 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[5]  ; GPIO_CLKIN_N1                           ; 4.204 ; 4.204 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX5_D[6]  ; GPIO_CLKIN_N1                           ; 4.339 ; 4.339 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX6_D[*]   ; GPIO_CLKIN_N1                           ; 4.489 ; 4.489 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[0]  ; GPIO_CLKIN_N1                           ; 4.601 ; 4.601 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[1]  ; GPIO_CLKIN_N1                           ; 4.606 ; 4.606 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[2]  ; GPIO_CLKIN_N1                           ; 4.593 ; 4.593 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[3]  ; GPIO_CLKIN_N1                           ; 4.601 ; 4.601 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[4]  ; GPIO_CLKIN_N1                           ; 4.571 ; 4.571 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[5]  ; GPIO_CLKIN_N1                           ; 4.620 ; 4.620 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX6_D[6]  ; GPIO_CLKIN_N1                           ; 4.489 ; 4.489 ; Rise       ; GPIO_CLKIN_N1                           ;
; oHEX7_D[*]   ; GPIO_CLKIN_N1                           ; 4.205 ; 4.205 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[0]  ; GPIO_CLKIN_N1                           ; 4.322 ; 4.322 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[1]  ; GPIO_CLKIN_N1                           ; 4.207 ; 4.207 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[2]  ; GPIO_CLKIN_N1                           ; 4.205 ; 4.205 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[3]  ; GPIO_CLKIN_N1                           ; 4.353 ; 4.353 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[4]  ; GPIO_CLKIN_N1                           ; 4.345 ; 4.345 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[5]  ; GPIO_CLKIN_N1                           ; 4.502 ; 4.502 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oHEX7_D[6]  ; GPIO_CLKIN_N1                           ; 4.365 ; 4.365 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[6]    ; GPIO_CLKIN_N1                           ; 4.343 ; 4.343 ; Rise       ; GPIO_CLKIN_N1                           ;
;  oLEDG[7]    ; GPIO_CLKIN_N1                           ; 6.034 ; 6.034 ; Rise       ; GPIO_CLKIN_N1                           ;
; oLEDG[*]     ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Fall       ; GPIO_CLKIN_N1                           ;
;  oLEDG[5]    ; GPIO_CLKIN_N1                           ; 3.028 ; 3.028 ; Fall       ; GPIO_CLKIN_N1                           ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.827 ; 2.704 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[19]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.827 ; 4.827 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 4.911 ; 2.704 ; Rise       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.704 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
;  GPIO_1[20]  ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 2.704 ;       ; Fall       ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ;
; GPIO_1[*]    ; iCLK_50                                 ; 5.119 ; 5.119 ; Rise       ; iCLK_50                                 ;
;  GPIO_1[14]  ; iCLK_50                                 ; 5.119 ; 5.119 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 3.149 ; 3.149 ; Rise       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 3.149 ; 3.149 ; Rise       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 3.149 ; 3.149 ; Fall       ; iCLK_50                                 ;
;  oLEDG[0]    ; iCLK_50                                 ; 3.149 ; 3.149 ; Fall       ; iCLK_50                                 ;
; oLEDG[*]     ; iCLK_50                                 ; 1.268 ; 3.302 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ; 1.268 ;       ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[2]    ; iCLK_50                                 ; 3.856 ; 3.856 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[3]    ; iCLK_50                                 ; 3.302 ; 3.302 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_B[*]    ; iCLK_50                                 ; 2.064 ; 2.064 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[0]   ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[1]   ; iCLK_50                                 ; 2.064 ; 2.064 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[2]   ; iCLK_50                                 ; 2.095 ; 2.095 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[3]   ; iCLK_50                                 ; 2.097 ; 2.097 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[4]   ; iCLK_50                                 ; 2.089 ; 2.089 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[5]   ; iCLK_50                                 ; 2.115 ; 2.115 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[6]   ; iCLK_50                                 ; 2.112 ; 2.112 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[7]   ; iCLK_50                                 ; 2.111 ; 2.111 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[8]   ; iCLK_50                                 ; 2.100 ; 2.100 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_B[9]   ; iCLK_50                                 ; 2.102 ; 2.102 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_BLANK_N ; iCLK_50                                 ; 3.328 ; 3.328 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ;       ; 1.560 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_G[*]    ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[0]   ; iCLK_50                                 ; 2.087 ; 2.087 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[1]   ; iCLK_50                                 ; 2.085 ; 2.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[2]   ; iCLK_50                                 ; 2.094 ; 2.094 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[3]   ; iCLK_50                                 ; 2.077 ; 2.077 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[4]   ; iCLK_50                                 ; 2.096 ; 2.096 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[5]   ; iCLK_50                                 ; 2.096 ; 2.096 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[6]   ; iCLK_50                                 ; 2.094 ; 2.094 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[7]   ; iCLK_50                                 ; 2.095 ; 2.095 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[8]   ; iCLK_50                                 ; 2.107 ; 2.107 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_G[9]   ; iCLK_50                                 ; 2.105 ; 2.105 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_HS      ; iCLK_50                                 ; 3.292 ; 3.292 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_R[*]    ; iCLK_50                                 ; 2.059 ; 2.059 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[0]   ; iCLK_50                                 ; 2.099 ; 2.099 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[1]   ; iCLK_50                                 ; 2.091 ; 2.091 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[2]   ; iCLK_50                                 ; 2.084 ; 2.084 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[3]   ; iCLK_50                                 ; 2.084 ; 2.084 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[4]   ; iCLK_50                                 ; 2.074 ; 2.074 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[5]   ; iCLK_50                                 ; 2.085 ; 2.085 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[6]   ; iCLK_50                                 ; 2.059 ; 2.059 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[7]   ; iCLK_50                                 ; 2.097 ; 2.097 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[8]   ; iCLK_50                                 ; 2.092 ; 2.092 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oVGA_R[9]   ; iCLK_50                                 ; 2.061 ; 2.061 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_VS      ; iCLK_50                                 ; 4.456 ; 4.456 ; Rise       ; phase_loop|altpll_component|pll|clk[0]  ;
; oLEDG[*]     ; iCLK_50                                 ;       ; 1.268 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
;  oLEDG[1]    ; iCLK_50                                 ;       ; 1.268 ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
; oVGA_CLOCK   ; iCLK_50                                 ; 1.560 ;       ; Fall       ; phase_loop|altpll_component|pll|clk[0]  ;
+--------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; iSW[0]     ; oLEDR[0]    ; 10.454 ;    ;    ; 10.454 ;
; iSW[1]     ; oLEDR[1]    ; 10.933 ;    ;    ; 10.933 ;
; iSW[2]     ; oLEDR[2]    ; 10.479 ;    ;    ; 10.479 ;
; iSW[3]     ; oLEDR[3]    ; 11.223 ;    ;    ; 11.223 ;
; iSW[4]     ; oLEDR[4]    ; 10.538 ;    ;    ; 10.538 ;
; iSW[5]     ; oLEDR[5]    ; 10.530 ;    ;    ; 10.530 ;
; iSW[6]     ; oLEDR[6]    ; 10.447 ;    ;    ; 10.447 ;
; iSW[7]     ; oLEDR[7]    ; 10.456 ;    ;    ; 10.456 ;
; iSW[8]     ; oLEDR[8]    ; 10.452 ;    ;    ; 10.452 ;
; iSW[9]     ; oLEDR[9]    ; 9.930  ;    ;    ; 9.930  ;
; iSW[10]    ; oLEDR[10]   ; 9.300  ;    ;    ; 9.300  ;
; iSW[11]    ; oLEDR[11]   ; 9.614  ;    ;    ; 9.614  ;
; iSW[12]    ; oLEDR[12]   ; 9.792  ;    ;    ; 9.792  ;
; iSW[13]    ; oLEDR[13]   ; 9.875  ;    ;    ; 9.875  ;
; iSW[14]    ; oLEDR[14]   ; 10.098 ;    ;    ; 10.098 ;
; iSW[15]    ; oLEDR[15]   ; 9.960  ;    ;    ; 9.960  ;
; iSW[16]    ; oLEDR[16]   ; 10.274 ;    ;    ; 10.274 ;
; iSW[17]    ; oLEDR[17]   ; 9.902  ;    ;    ; 9.902  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; iSW[0]     ; oLEDR[0]    ; 5.959 ;    ;    ; 5.959 ;
; iSW[1]     ; oLEDR[1]    ; 6.200 ;    ;    ; 6.200 ;
; iSW[2]     ; oLEDR[2]    ; 5.972 ;    ;    ; 5.972 ;
; iSW[3]     ; oLEDR[3]    ; 6.347 ;    ;    ; 6.347 ;
; iSW[4]     ; oLEDR[4]    ; 6.001 ;    ;    ; 6.001 ;
; iSW[5]     ; oLEDR[5]    ; 5.969 ;    ;    ; 5.969 ;
; iSW[6]     ; oLEDR[6]    ; 5.936 ;    ;    ; 5.936 ;
; iSW[7]     ; oLEDR[7]    ; 5.951 ;    ;    ; 5.951 ;
; iSW[8]     ; oLEDR[8]    ; 5.945 ;    ;    ; 5.945 ;
; iSW[9]     ; oLEDR[9]    ; 5.654 ;    ;    ; 5.654 ;
; iSW[10]    ; oLEDR[10]   ; 5.347 ;    ;    ; 5.347 ;
; iSW[11]    ; oLEDR[11]   ; 5.500 ;    ;    ; 5.500 ;
; iSW[12]    ; oLEDR[12]   ; 5.560 ;    ;    ; 5.560 ;
; iSW[13]    ; oLEDR[13]   ; 5.623 ;    ;    ; 5.623 ;
; iSW[14]    ; oLEDR[14]   ; 5.782 ;    ;    ; 5.782 ;
; iSW[15]    ; oLEDR[15]   ; 5.699 ;    ;    ; 5.699 ;
; iSW[16]    ; oLEDR[16]   ; 5.846 ;    ;    ; 5.846 ;
; iSW[17]    ; oLEDR[17]   ; 5.720 ;    ;    ; 5.720 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; GPIO_CLKIN_N1                           ; GPIO_CLKIN_N1                           ; 593      ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 976      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1360     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 3184     ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 677      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; GPIO_CLKIN_N1                           ; GPIO_CLKIN_N1                           ; 593      ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 976      ; 0        ; 0        ; 0        ;
; iCLK_50                                 ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 1360     ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; iCLK_50                                 ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                                 ; iCLK_50                                 ; 3184     ; 0        ; 0        ; 0        ;
; phase_loop|altpll_component|pll|clk[0]  ; phase_loop|altpll_component|pll|clk[0]  ; 677      ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                               ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; GPIO_CLKIN_N1                           ; 33       ; 0        ; 0        ; 0        ;
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 672      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 519      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 61       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------+----------+----------+----------+----------+
; iCLK_50    ; GPIO_CLKIN_N1                           ; 33       ; 0        ; 0        ; 0        ;
; iCLK_50    ; I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK ; 672      ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                                 ; 519      ; 0        ; 0        ; 0        ;
; iCLK_50    ; phase_loop|altpll_component|pll|clk[0]  ; 61       ; 0        ; 0        ; 0        ;
+------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 118   ; 118  ;
; Unconstrained Output Port Paths ; 292   ; 292  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 16 15:41:52 2015
Info: Command: quartus_sta GreenScreen -c GreenScreen
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GreenScreen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name iCLK_50 iCLK_50
    Info (332110): create_generated_clock -source {phase_loop|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {phase_loop|altpll_component|pll|clk[0]} {phase_loop|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GPIO_CLKIN_N1 GPIO_CLKIN_N1
    Info (332105): create_clock -period 1.000 -name I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.538      -208.109 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):    -2.933       -56.544 GPIO_CLKIN_N1 
    Info (332119):     2.947         0.000 iCLK_50 
    Info (332119):     6.538         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.677        -2.677 iCLK_50 
    Info (332119):     0.391         0.000 GPIO_CLKIN_N1 
    Info (332119):     0.391         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -3.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.322       -74.525 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):    -2.014       -66.430 GPIO_CLKIN_N1 
    Info (332119):     4.292         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    15.159         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 2.034
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.034         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     2.783         0.000 GPIO_CLKIN_N1 
    Info (332119):     2.813         0.000 iCLK_50 
    Info (332119):     5.446         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -36.380 GPIO_CLKIN_N1 
    Info (332119):    -0.500       -72.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     4.000         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 iCLK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.165       -60.782 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):    -0.887       -10.380 GPIO_CLKIN_N1 
    Info (332119):     2.049         0.000 iCLK_50 
    Info (332119):     8.389         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.669
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.669        -1.669 iCLK_50 
    Info (332119):     0.175         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 GPIO_CLKIN_N1 
    Info (332119):     0.215         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -1.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.114       -24.311 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):    -0.807       -26.615 GPIO_CLKIN_N1 
    Info (332119):     6.493         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):    17.635         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 0.990
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.990         0.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     1.365         0.000 iCLK_50 
    Info (332119):     1.686         0.000 GPIO_CLKIN_N1 
    Info (332119):     3.361         0.000 phase_loop|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -36.380 GPIO_CLKIN_N1 
    Info (332119):    -0.500       -72.000 I2C_CCD_Config:i2c_Config|mI2C_CTRL_CLK 
    Info (332119):     4.000         0.000 phase_loop|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 iCLK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 450 megabytes
    Info: Processing ended: Wed Dec 16 15:41:53 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


