\chapter{Cơ sở lý thuyết}
\label{ch:theory}

\textit{Chương này cung cấp các kiến thức nền tảng về kiến trúc tập lệnh RISC-V, mô hình mạng nơ-ron tích chập (CNN), các chuẩn giao tiếp dữ liệu (AXI, UART, SPI, OSPI, I2C, Camera/HDMI DVP) và công nghệ FPGA được sử dụng trong đề tài.}

\section{Kiến trúc tập lệnh RISC-V}
% Phần này nói về đặc điểm RISC-V, tập lệnh RV32I, Pipeline cơ bản
\input{2_co_so_ly_thuyet/2.1_kien_truc_riscv.tex}

\section{Tổng quan về Mạng nơ-ron tích chập (CNN)}
% Phần này nói về Convolution, Pooling, ReLU, Fully Connected
\input{2_co_so_ly_thuyet/2.2_tong_quan_cnn.tex}

\section{Các chuẩn giao tiếp hệ thống}
% Phần này nói về AXI4/AXI-Lite, UART, SPI, DVP
\input{2_co_so_ly_thuyet/2.3_chuan_giao_tiep.tex}

\section{Công nghệ FPGA và Quy trình thiết kế}
% Phần này nói về cấu trúc FPGA (LUT, FF, DSP, BRAM) và Flow thiết kế
\input{2_co_so_ly_thuyet/2.4_cong_nghe_fpga.tex}
% \section{Tổng quan về Trí tuệ nhân tạo và Mạng nơ-ron tích chập}
% % Phần này nói về cấu trúc FPGA (LUT, FF, DSP, BRAM) và Flow thiết kế
% \input{2_co_so_ly_thuyet/2.5_CNN.tex}

\chapter{Công trình nghiên cứu liên quan kiến trúc bộ gia tốc CNN}
\input{2_co_so_ly_thuyet/3.1_related_work.tex}