# 📘 Appendix: 0.18μm ETESTパラメータ一覧表
（Edusemi-v4x / chapter6_test_and_package / appendix_etest_018.md）

---

## 🔍 はじめに

この表は、0.18μmロジックプロセス（1.8V標準）における代表的なETESTパラメータを整理したものであり、
各パラメータの意味・W/L例・測定方法を体系的に理解できるように構成されています。
特に、SRAMセルを代表とする狭チャネルトランジスタや、L寸法バリエーションによるSCE評価も含め、
プロセス評価・モデリング・設計信頼性に資する内容としています。

---

## 📋 ETESTパラメータ一覧表

| 🏷️カテゴリ | 🧪パラメータ名 | 🔍説明 | 📐W/L例（μm/μm） | 🔧測定方法 |
|------------|----------------|--------|------------------|-------------|
| 拡散層特性 | Rs（シート抵抗） | N+ / P+ / Well拡散層の抵抗値 | 該当なし | Van der Pauw法、クロス構造4端子測定 |
| 拡散層特性 | Rc（コンタクト抵抗） | 拡散層とコンタクト間の接触抵抗 | 該当なし | Kelvin構造、TLM法（Transfer Length） |
| ポリ特性 | Poly Rs（ポリ抵抗） | ゲートポリシリコンのシート抵抗 | 該当なし | クロス構造またはVan der Pauw法 |
| ゲート特性 | Vth（しきい値電圧） | MOSFETのオン／オフ境界の電圧 | 10/0.18、1/0.18、0.5/0.18 | Id-Vg測定（定電流法／最大傾き法） |
| ゲート特性 | Idsat（飽和ドレイン電流） | Vgs = Vdd時のId最大値 | 同上 | Id-Vd測定（Vgs = 1.8V） |
| ゲート特性 | Ioff（オフ電流） | Vgs = 0時のリーク電流 | 同上 | Id-Vg測定（Vgs = 0） |
| ゲート特性 | Subthreshold Slope | サブスレッショルド領域のスロープ | 10/0.18 | Id-Vg測定（logスケール） |
| ゲート特性 | DIBL | ドレイン誘起バリア低下 | 10/0.15〜10/0.35 | Vth＠Vds = 0.05Vと1.8Vの差で抽出 |
| 金属特性 | Metal Rs | 金属層（M1〜M5）のシート抵抗 | 該当なし | クロス構造4端子測定 |
| 金属特性 | Via Resistance | ビアの接続抵抗 | 該当なし | Kelvin構造（ビア付き） |
| 容量特性 | Poly-Poly Cap | ポリ層間のキャパシタンス | 該当なし | LCRメータ、CV測定 |
| 容量特性 | MIM Cap | 金属絶縁金属キャパシタンス | 該当なし | CVまたはLCRメータ測定 |
| リーク特性 | Junction Leakage | 接合リーク電流（pn接合） | 10/0.18 | ダイオード構造のI-V測定 |
| リーク特性 | Gate Leakage | ゲート酸化膜のリーク | 同上 | Vgs = Vdd時のId測定（pA〜nA領域） |
| 酸化膜特性 | Tox（酸化膜厚） | ゲート酸化膜の厚さ | 該当なし | C-V測定（MOSCAP）で逆算 |
| 酸化膜特性 | Vbd（破壊電圧） | ゲート酸化膜の絶縁破壊電圧 | 該当なし | 高電圧印加による破壊測定 |
| 寸法制御 | CD / Line Width | ゲートL寸法（パターン寸法） | W/L測定時に重要 | CD-SEMなどで直接測定 |
| 寸法制御 | Overlay Error | 層間位置ずれ（アライメント誤差） | 該当なし | オーバレイマーク測定 |
| モビリティ | μeff（実効移動度） | モデル抽出用パラメータ（Id-Vg） | 複数W/L（例：10/1） | Id = μCox(W/L)(Vgs-Vth)² より算出 |
| 寸法依存性 | NWE（Narrow Width Effect） | Wが小さいとVth上昇 | 0.3〜1.0 / 0.18 | W依存Vth測定（複数点） |
| 寸法依存性 | SCE（Short Channel Effect） | Lが短いとVthが下がる | 10 / 0.15〜0.35 | L依存Vth測定、DIBLと併用 |

---

## 🔎 注記：狭チャネルトランジスタ（W ≈ 0.3–0.5μm）を含める理由

- SRAMセルトランジスタは非常に狭幅（例：0.3/0.18μm）で構成されるため、狭幅MOSのVthやIoffはセル安定性（SNM）に直結。
- Wが狭いとVthが上がりやすく、読み出し・書き込み失敗の原因にもなる。
- STIストレスやLOD効果など、レイアウト由来の寸法依存ばらつきが顕著に現れる。
- SPICEモデリングにおいて、narrow-channelパラメータ補正のため複数W/L測定が必須。

---

## 🧪 測定条件詳細（現場ノウハウ）

| 項目 | 説明 | 備考 |
|------|------|------|
| Integ（積分時間） | 電流または電圧を一定時間積分してノイズを低減 | 長いと安定、短いと高速測定。SPCとトレードオフ。 |
| WaitTime（待機時間） | 印加後の安定化待ち時間 | 短いとリーク誤判定、長いと時間増大。 |
| Comp（コンプライアンス） | 電流・電圧の上限保護設定 | 設定ミスでVbd測定失敗やMOS破壊も… |
| Averaging | 同一点での平均化測定 | ばらつき抑制に有効だが、遅い。 |
| Sweep Rate | VgsやVdsの掃引速度 | 速すぎると履歴効果やチャージアップ発生 |

> ※ これらを外すと正しいVthもIdsatも取れない。測定条件も「プロセスの一部」である。
