SDMA_OP_POLL_REGMEM,VAR_0
SDMA_PKT_HEADER_OP,FUNC_0
SDMA_PKT_POLL_REGMEM_DW5_INTERVAL,FUNC_1
SDMA_PKT_POLL_REGMEM_DW5_RETRY_COUNT,FUNC_2
SDMA_PKT_POLL_REGMEM_HEADER_FUNC,FUNC_3
SDMA_PKT_POLL_REGMEM_HEADER_HDP_FLUSH,FUNC_4
SDMA_PKT_POLL_REGMEM_HEADER_MEM_POLL,FUNC_5
amdgpu_ring_write,FUNC_6
upper_32_bits,FUNC_7
sdma_v2_4_ring_emit_pipeline_sync,FUNC_8
ring,VAR_1
seq,VAR_2
addr,VAR_3
