============================================================
  Generated by:           Genus(TM) Synthesis Solution 22.13-s093_1
  Generated on:           Nov 20 2024  03:33:29 am
  Module:                 logical_tile_clb_mode_default__fle
  Operating conditions:   ff_1.98_0 (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

                                                     Instance                                                                           Module                        Cell Count  Cell Area  Net Area   Total Area   Wireload  
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
logical_tile_clb_mode_default__fle                                                                                                                                           143   3843.066     0.000     3843.066 <none> (D)  
  logical_tile_clb_mode_default__fle_mode_physical__fabric_0                                                      logical_tile_clb_mode_default__fle_mode_physical__         143   3843.066     0.000     3843.066 <none> (D)  
    logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_0                           logical_tile_clb_mode_default__fle_mode_physical__         133   3545.980     0.000     3545.980 <none> (D)  
      logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__frac_logic_mode_default__frac_lut6_0 logical_tile_clb_mode_default__fle_mode_physical__         129   3445.047     0.000     3445.047 <none> (D)  
        frac_lut6_0_                                                                                              frac_lut6                                                   64    969.327     0.000      969.327 <none> (D)  
          frac_lut6_mux_0_                                                                                        frac_lut6_mux                                               63    959.805     0.000      959.805 <none> (D)  
        frac_lut6_DFFRX1_mem                                                                                      frac_lut6_DFFRX1_mem                                        65   2475.720     0.000     2475.720 <none> (D)  
      mux_frac_logic_out_0                                                                                        mux_tree_size2                                               2     24.757     0.000       24.757 <none> (D)  
      mem_frac_logic_out_0                                                                                        mux_tree_size2_mem                                           2     76.176     0.000       76.176 <none> (D)  
    logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_0                                   logical_tile_clb_mode_default__fle_mode_physical__           1     47.610     0.000       47.610 <none> (D)  
    logical_tile_clb_mode_default__fle_mode_physical__fabric_mode_default__ff_1                                   logical_tile_clb_mode_default__fle_mode_physical__           1     47.610     0.000       47.610 <none> (D)  
    mux_fabric_out_0                                                                                              mux_tree_size2_1                                             2     24.757     0.000       24.757 <none> (D)  
    mux_fabric_out_1                                                                                              mux_tree_size2_2                                             2     24.757     0.000       24.757 <none> (D)  
    mem_fabric_out_0                                                                                              mux_tree_size2_mem_1                                         2     76.176     0.000       76.176 <none> (D)  
    mem_fabric_out_1                                                                                              mux_tree_size2_mem_2                                         2     76.176     0.000       76.176 <none> (D)  
  (D) = wireload is default in technology library
