### 정보처리기사 2017년 3회 [전자계산기구조]

---

* 캐시기억장치 운영에서 매핑 함수의 의미

  * 주기억 장치의 블록 캐시에 사상하는 방법 : 주기억 장치의 임의의 블록을 지정된 캐시 블록에 기억시키는 방법
  * 직접사상(Direct Mapping) : 기억시킬 캐시 블록 결정 함수는 주기억 장치의 블록 번호를 캐시 전체의 블록 수로 나눈 나머지로 결정한다.
  * 전체 연합 사상(Fully Associative Mapping) : 주기억 장치 임의의 블록 하나를 캐시 전체 블록 중 아무 곳이나 하나를 정해서 기억시키는 방법이다.
  * 세트 연합 사상(Set Associative Mapping) : 직접사상+연합사상

* 파이프라인 vs 비파이프라인

  * 속도비교

    * 클록 사이클은 지연값이 가장 큰 값 + 중간 레지스터 지연 값
    * 비파이프라인 : 모두 다 더한 값

    * 결론 : t1~t4+tr / (t중 제일 높은 값+tr)

* DMA 설명

  * 기억장치와 주변장치 사이의 직접적인 데이터 전송을 제공
  * 블록으로 대용량의 데이터를 전송할 수 있다

* 가상메모리 시스템에서 20비트의 논리 주소가 아래와 같을 때 한 세그민트 최대 크기는?

  * 세그먼트 번호 4비트
  * 페이지번호 8비트
  * 워드 필드 8비트
    * 세그먼트 최대 크기 = (페이지번호 + 워드 필드) * 논리 주소
    * 세그먼트 최대 크기 = 2^(페이지번호 비트 + 워드 필드 비트)

* 팩 & 언팩 10진형

  * 언팩 10진법 형식
    * 1바이트를 존 부분과 디지트 부분으로 구성
    * 10진수 한 자리를 8bit로 표현 (남은 자리는 F0으로 표현)
      * 마지막 bit의 왼쪽 4bit는 부호비트
  * 팩 10진법
    * 10진수 한자리를 4비트로 표현
    * 가장 우측의 4비트는 부호 비트

* cpu와 기억장치 사이에 실질적인 대역폭을 늘리기 위한 방법

  * 메모리 인터리빙 
    * 주기억장치를 접근하는 속도를 빠르게 하기 위해 인접한 메모리 위치를 서로 다른 뱅크에 둠으로써 여러 곳을 접근할 수 있게 하는 것.
    * 서로 다른 메모리 뱅크에 번갈아 가며 연속적인 주소를 부여함으로서 1에 접근하여 처리하는 동안에도 다음 메모리 주소에 접근할 수 있게 한다.
    * 이는 대역폭을 늘려주는 효과를 가진다.
  * 메모리 버스트 : 어드레스에 액세스 할 때 미리 길이를 4개 도는 8개정도로 지정해 놓고 연속된 데이터를 읽어 온다.

* 다음 중 전달기능의 인스터럭션 사용빈도가 매우 낮은 인스트럭션 형식은

  * 메모리에 접근빈도가 많이질수록 속도가 느려지며, 속도가 느려질수록 사용빈도는 낮아짐

    * 메모리-메모리 인스트럭션 형식 : 메모리에 2번 접근
    * 레지스터-레지스터 인스터럭션 형식 : 메모리에 0번 접근
    * 레지스터-메모리 인스트럭션 형식 : 1번 접근

    * 스택 인스터럭션 형식 : 0번 접근

* 디멀티플렉서(Demultiplexer)에 대한 설명으로 가장 옳은 것

  * 1개의 Input Line과 2n개의 Output Line 중 1개의 선을 선택하기 위해 n개의 selection Line 사용

* 그레이 코드

  * XOR연산을 사용하여 만든 코드
  * 입전한 숫자들의 비트가 1비트만 변화되어 만들어진 코드
  * 그레이코드 자체로 연산이 불가능하기 때문에 2진수로 변환한 후 연산을 수행하고 그 결과를 다시 그레이코드로 변환하여하 함
  * 그레이코드 값 (0111)g는 10진수로 5를 의미한다.

* 다음 중 연관(Associative Memory)의 특징으로 가장 옳지 않은 것

  * Thrasing : 가상 기억장치 시스템에서, 프로그램이 접근한 페이지나 세그먼트를 디스크에서 주기억자이촐 올려놓기 위한 페이지틀림이 너무 자주 일어나 프로그램의 처리속도가 급격히 떨어지는 상태

* Micro Cycle Time 부여 방식

  * 동기고정식(Syschronuous Fixed)
    * 모든 마이크로오퍼레이션의 동작 시간이 같은 것으로 가정
    * CPU Clock 주기와 Micro Cycle Time과 같게 정의
    * 모든 마이크로 오퍼레이션 중 동작시간이 가장 긴 마이크로 오퍼레이션의 동작시간을 Micory Cycle TIme으로 정함
    * 모든 마이크로 오퍼레이션의 동작 시간이 비슷할 떄 유리함
    * 제어기의 구현이 단순하나 CPU의 시간 낭비가 심함
  * 동기 가변식(Syschronous Varivble)
    * 수행시간이 비슷한 Micro Operation끼리 그룹을 지어 그룹별로 Micro Cycle TIme을 정의하는 방식
    * 수행시간이 현저한 차이를 나타날 때 사용
    * 동기 고정식에 비해 CPU시간 낭비를 줄일 수 있으나, 제어기의 구현이 복잡
    * 각 그룹 간 서로 다른 사이클 타임 동기를 맞추기 위해 그룹간 사이클 타임을 정수배가 되게 설정함
  * 비동기식(Asynchronous)
    * 모든 마이크로 오퍼레이션에 대해 서로 다른 Micro Operation Cycle time 부여
    * CPU시간 낭비는 거의 없으나 제어기가 매우 복잡함
    * 실제로 거의 사용 하지 않음
  * Stack의 용도
    * 부프로그램 호출시 복귀 주소를 저장할 때
    * 함수 호출의 순서 제어
    * 0 주소 지정방식 명령어의 자료 저장소
    * 후위 표기법으로 표현된 산술식을 연산할 때
  * 가산기의 종류
    * 반가산기 : and, or, not으로 구성
    * 전가산기 : 두개의 반가산기, 하나의 or로 구성
    * 디코더 : 주로 and로 구성
    * 레지스터 : 플립플롭이나 래치등을 병렬로 연결하여 구성
  * 2의 보수
    * 표현 범위 : -2^(n-1) ~ 2^(n-1)-1
    * 특징
      * 0 표현은 하나만 존재
      * 음수 표현시, 양수보다 숫자 1개 더 표현할 수 있다.
  * DMA
    * 대용량의 자료 전송을 위해 장치 드라이버가 CPU의 레지스터를 거치지 않고 직접 장치와 메모리 간 블록 단위로 데이터를 전송하는 기법
  * 사이클스틸링(Cycle Straling)
    * DMA컨트롤러와 CPU가 동시에 Bus를 사용 요청할 경우 속도가 빠른 CPU가 속도가 다소 느린 DMA에게 우선순위를 주어 빠른 입출력이 가능하게 하는 방법
    * 한번의 DMA동작 중 1 word 정도 작은 데이터 전송시 적용
  * 명령인출(instruction fetch)과 수행단계(execute phase) 를 중첩시켜 하나의 연산을 수행하는 구조를 갖는 처리 방식
    * 명령 파이프라인
      * 명령어를 읽어 순차적으로 실행하는 프로세서에게 적용되는 기술
      * 한번의 하나의 명령어만 실행하는 것이 아닌, 실행되는 도중에 다른 명령어를 실행을 시작하는 식으로 동시에 여러개의 명령을 실행하는 기법
  * 데이지체인 설명
    * H/W 우선순위 판별 방법
    * 인터럽트를 발생하는 모든 장치들을 인터럽트의 우선순위에 따라 직렬로 연결함으로써 이루어지는 우선순위 인터럽트 처리 방법
    * 장치번호 버스를 이용
    * 백터에 의한 인터럽트 처리 방법
    * 응답속도가 빠름
  * 8진수의 7의 보수 : 777-8진수 값 ( 8의 보수는 +1)
  * 마이크로오퍼레이션
    * 레지스터에 저장된 데이터에 의해 이루어지는 동작
    * 한 개의 클록펄스동안 실행되는 기본 동작
    * 한개의 인스트럭션은 여러개의 마이크로오퍼레이션이 동작되어 실행된다.
    * 마이크로 오퍼레이션을 순차적으로 일어나게 하는데 필요한 신호를 제어 신호라 함
    * 명령을 수행하기 위해 CPU내의 레지스터와 플래그의 상태 변화를 일으키는 작업
  * 프로세스 : 현재 실행중인 프로그램