library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;


entity memory is
  
  port (
    read_write : in  std_logic;                      -- 0 pour read 1 pour write
    data_in    : in  std_logic_vector(31 downto 0;   -- données à charger dans la mémoire
    data_out   : out std_logic_vector(31 downto 0);  -- données à charger dans le registre
    ex         : in  std_logic_vector(1 downto 0));  -- signal de sélection des extentions de données
    sign       : in  std_logic;                      -- signal de sélection sur
                                                     -- le signe

    end entity memory;

    architecture A of memory is

    begin  -- architecture A

      -- purpose: gere les accès mémoire
      -- type   : combinational
      -- inputs : read_write,data_in,sel_signex
      -- outputs: data_out
      comb: process (read_write,data_in,ex,sign) is
          begin  -- process comb
        data_out <= (others => '0');        
        if read_write = '1' then
          if ex = "01" then
            if sign='0' then
              data_out <=
            end if;
          end if;
        end if;
      end process comb;

    end architecture A;