Fitter report for MIPS
Wed Dec 12 01:56:41 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 12 01:56:41 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MIPS                                            ;
; Top-level Entity Name              ; MIPS                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5F256C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,216 / 4,608 ( 70 % )                          ;
;     Total combinational functions  ; 2,593 / 4,608 ( 56 % )                          ;
;     Dedicated logic registers      ; 1,227 / 4,608 ( 27 % )                          ;
; Total registers                    ; 1227                                            ;
; Total pins                         ; 66 / 158 ( 42 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 32,768 / 119,808 ( 27 % )                       ;
; Embedded Multiplier 9-bit elements ; 6 / 26 ( 23 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                          ;
+--------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                            ; Destination Port ; Destination Port Name ;
+--------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------+------------------+-----------------------+
; flipflop:PIPE2|Temp[74]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[74]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[74]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[74]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[74]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[74]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[75]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[75]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[75]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[75]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[75]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[75]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[76]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[76]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[76]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[76]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[76]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[76]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[77]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[77]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[77]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[77]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[77]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[77]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[78]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[78]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[78]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[78]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[78]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[78]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[79]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[79]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[79]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[79]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[79]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[79]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[80]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[80]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[80]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[80]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[80]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[80]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[81]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[81]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[81]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[81]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[81]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[81]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[82]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[82]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[82]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[82]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[82]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[82]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[83]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[83]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[83]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[83]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[83]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[83]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[84]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[84]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[84]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[84]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[84]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[84]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[85]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[85]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[85]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[85]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[85]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[85]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[86]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[86]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[86]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[86]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[86]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[86]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[87]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[87]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[87]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[87]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[87]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[87]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[88]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[88]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[88]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[88]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[88]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[88]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[89]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[89]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[89]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[89]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[89]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[89]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[90]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[90]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[90]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[90]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[90]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[90]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[91]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[91]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[91]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[91]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[91]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[91]~_Duplicate_2                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[92]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[92]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[92]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[93]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[93]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[93]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[94]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[94]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[94]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[95]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[95]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[95]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[96]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[96]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[96]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[97]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[97]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[97]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[98]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[98]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[98]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[99]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[99]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[99]~_Duplicate_1                                                        ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[100]             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[100]             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[100]~_Duplicate_1                                                       ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[101]             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[101]             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[101]~_Duplicate_1                                                       ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[102]             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[102]             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[102]~_Duplicate_1                                                       ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[103]             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[103]             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[103]~_Duplicate_1                                                       ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[104]             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[104]             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[104]~_Duplicate_1                                                       ; REGOUT           ;                       ;
; flipflop:PIPE2|Temp[105]             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                                   ; DATAA            ;                       ;
; flipflop:PIPE2|Temp[105]             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; flipflop:PIPE2|Temp[105]~_Duplicate_1                                                       ; REGOUT           ;                       ;
; flipflop:PIPE4|Temp[37]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[38]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[39]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[40]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[41]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[42]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[43]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[44]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[45]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[46]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[47]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[48]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[49]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[50]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[51]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[52]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[53]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[54]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[55]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[56]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[57]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[58]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[59]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[60]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[61]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[62]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[63]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[64]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[65]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[66]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[67]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; flipflop:PIPE4|Temp[68]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
+--------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3929 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3929 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3926    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Lerssek/Desktop/so/ophaha/MIPS.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,216 / 4,608 ( 70 % )    ;
;     -- Combinational with no register       ; 1989                      ;
;     -- Register only                        ; 623                       ;
;     -- Combinational with a register        ; 604                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1880                      ;
;     -- 3 input functions                    ; 656                       ;
;     -- <=2 input functions                  ; 57                        ;
;     -- Register only                        ; 623                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2442                      ;
;     -- arithmetic mode                      ; 151                       ;
;                                             ;                           ;
; Total registers*                            ; 1,227 / 5,058 ( 24 % )    ;
;     -- Dedicated logic registers            ; 1,227 / 4,608 ( 27 % )    ;
;     -- I/O registers                        ; 0 / 450 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 241 / 288 ( 84 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 66 / 158 ( 42 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 8 / 26 ( 31 % )           ;
; Total block memory bits                     ; 32,768 / 119,808 ( 27 % ) ;
; Total block memory implementation bits      ; 36,864 / 119,808 ( 31 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 26 ( 23 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 2 / 8 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 26% / 26% / 26%           ;
; Peak interconnect usage (total/H/V)         ; 30% / 29% / 32%           ;
; Maximum fan-out                             ; 1238                      ;
; Highest non-global fan-out                  ; 241                       ;
; Total fan-out                               ; 14927                     ;
; Average fan-out                             ; 3.55                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3216 / 4608 ( 70 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1989                 ; 0                              ;
;     -- Register only                        ; 623                  ; 0                              ;
;     -- Combinational with a register        ; 604                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1880                 ; 0                              ;
;     -- 3 input functions                    ; 656                  ; 0                              ;
;     -- <=2 input functions                  ; 57                   ; 0                              ;
;     -- Register only                        ; 623                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2442                 ; 0                              ;
;     -- arithmetic mode                      ; 151                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1227                 ; 0                              ;
;     -- Dedicated logic registers            ; 1227 / 4608 ( 27 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 241 / 288 ( 84 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 66                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 26 ( 23 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 32768                ; 0                              ;
; Total RAM block bits                        ; 36864                ; 0                              ;
; M4K                                         ; 8 / 26 ( 30 % )      ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 15035                ; 0                              ;
;     -- Registered Connections               ; 3235                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 34                   ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; OPERACAOFORCADA[0]  ; G10   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[10] ; K11   ; 4        ; 19           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[11] ; G11   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[12] ; R12   ; 4        ; 21           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[13] ; L12   ; 4        ; 24           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[14] ; K10   ; 4        ; 19           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[15] ; T10   ; 4        ; 19           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[16] ; E5    ; 1        ; 0            ; 12           ; 0           ; 241                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[17] ; K2    ; 1        ; 0            ; 5            ; 0           ; 241                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[18] ; T5    ; 4        ; 5            ; 0            ; 1           ; 241                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[19] ; T6    ; 4        ; 7            ; 0            ; 3           ; 241                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[1]  ; T12   ; 4        ; 21           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[20] ; P12   ; 4        ; 21           ; 0            ; 3           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[21] ; P1    ; 1        ; 0            ; 2            ; 0           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[22] ; P5    ; 4        ; 1            ; 0            ; 0           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[23] ; L8    ; 4        ; 9            ; 0            ; 2           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[24] ; R7    ; 4        ; 7            ; 0            ; 0           ; 240                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[25] ; L9    ; 4        ; 17           ; 0            ; 2           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[26] ; T8    ; 4        ; 9            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[27] ; T9    ; 4        ; 12           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[28] ; R9    ; 4        ; 12           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[29] ; N9    ; 4        ; 14           ; 0            ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[2]  ; N11   ; 4        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[30] ; T11   ; 4        ; 14           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[31] ; M16   ; 3        ; 28           ; 4            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[3]  ; P13   ; 4        ; 21           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[4]  ; K16   ; 3        ; 28           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[5]  ; A12   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[6]  ; R11   ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[7]  ; C11   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[8]  ; B10   ; 2        ; 17           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OPERACAOFORCADA[9]  ; R10   ; 4        ; 17           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clock               ; H2    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset               ; H1    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; saida[0]  ; A8    ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[10] ; R4    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[11] ; T4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[12] ; D8    ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[13] ; L10   ; 4        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[14] ; B7    ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[15] ; F8    ; 2        ; 9            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[16] ; R5    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[17] ; E3    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[18] ; A9    ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[19] ; N10   ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[1]  ; B6    ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[20] ; C4    ; 2        ; 5            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[21] ; K1    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[22] ; R8    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[23] ; B9    ; 2        ; 14           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[24] ; L7    ; 4        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[25] ; L1    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[26] ; F7    ; 2        ; 9            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[27] ; C5    ; 2        ; 5            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[28] ; A6    ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[29] ; N1    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[2]  ; D4    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[30] ; P4    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[31] ; P2    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[3]  ; E1    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[4]  ; G6    ; 2        ; 7            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[5]  ; D6    ; 2        ; 5            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[6]  ; C6    ; 2        ; 5            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[7]  ; G7    ; 2        ; 7            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[8]  ; N8    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida[9]  ; T7    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 35 ( 40 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 43 ( 47 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 39 ( 8 % )   ; 3.3V          ; --           ;
; 4        ; 32 / 41 ( 78 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 155        ; 2        ; saida[28]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 148        ; 2        ; saida[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 146        ; 2        ; saida[18]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 136        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 135        ; 2        ; OPERACAOFORCADA[5]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 154        ; 2        ; saida[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 150        ; 2        ; saida[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; saida[23]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 140        ; 2        ; OPERACAOFORCADA[8]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 133        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 131        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 161        ; 2        ; saida[20]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 160        ; 2        ; saida[27]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 159        ; 2        ; saida[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; OPERACAOFORCADA[7]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; saida[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 158        ; 2        ; saida[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; saida[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 11         ; 1        ; saida[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; saida[17]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; OPERACAOFORCADA[16]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 151        ; 2        ; saida[26]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 152        ; 2        ; saida[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 143        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 142        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; saida[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G7       ; 157        ; 2        ; saida[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; OPERACAOFORCADA[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 139        ; 2        ; OPERACAOFORCADA[11]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 21         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 20         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H12      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 26         ; 1        ; saida[21]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 25         ; 1        ; OPERACAOFORCADA[17]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; OPERACAOFORCADA[14]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 70         ; 4        ; OPERACAOFORCADA[10]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 103        ; 3        ; OPERACAOFORCADA[4]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 30         ; 1        ; saida[25]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; saida[24]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 56         ; 4        ; OPERACAOFORCADA[23]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 66         ; 4        ; OPERACAOFORCADA[25]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 67         ; 4        ; saida[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 77         ; 4        ; OPERACAOFORCADA[13]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M15      ; 93         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 94         ; 3        ; OPERACAOFORCADA[31]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 35         ; 1        ; saida[29]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; saida[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 61         ; 4        ; OPERACAOFORCADA[29]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 62         ; 4        ; saida[19]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 72         ; 4        ; OPERACAOFORCADA[2]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 91         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 92         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 38         ; 1        ; OPERACAOFORCADA[21]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 39         ; 1        ; saida[31]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 46         ; 4        ; saida[30]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P5       ; 45         ; 4        ; OPERACAOFORCADA[22]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 73         ; 4        ; OPERACAOFORCADA[20]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 74         ; 4        ; OPERACAOFORCADA[3]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 88         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 89         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 48         ; 4        ; saida[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 50         ; 4        ; saida[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; OPERACAOFORCADA[24]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 58         ; 4        ; saida[22]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 60         ; 4        ; OPERACAOFORCADA[28]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 68         ; 4        ; OPERACAOFORCADA[9]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 64         ; 4        ; OPERACAOFORCADA[6]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 76         ; 4        ; OPERACAOFORCADA[12]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 47         ; 4        ; saida[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 49         ; 4        ; OPERACAOFORCADA[18]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 51         ; 4        ; OPERACAOFORCADA[19]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 53         ; 4        ; saida[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 57         ; 4        ; OPERACAOFORCADA[26]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 59         ; 4        ; OPERACAOFORCADA[27]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 69         ; 4        ; OPERACAOFORCADA[15]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 63         ; 4        ; OPERACAOFORCADA[30]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 75         ; 4        ; OPERACAOFORCADA[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
; |MIPS                                     ; 3216 (1)    ; 1227 (0)                  ; 0 (0)         ; 32768       ; 8    ; 6            ; 0       ; 3         ; 66   ; 0            ; 1989 (1)     ; 623 (0)           ; 604 (0)          ; |MIPS                                                                                     ; work         ;
;    |RegBank:REGISSTRADORES|               ; 1970 (0)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 911 (0)      ; 585 (0)           ; 474 (0)          ; |MIPS|RegBank:REGISSTRADORES                                                              ; work         ;
;       |RegN:\Bank:0:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 18 (18)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx                                        ; work         ;
;       |RegN:\Bank:10:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx                                       ; work         ;
;       |RegN:\Bank:11:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx                                       ; work         ;
;       |RegN:\Bank:12:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx                                       ; work         ;
;       |RegN:\Bank:13:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx                                       ; work         ;
;       |RegN:\Bank:14:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx                                       ; work         ;
;       |RegN:\Bank:15:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx                                       ; work         ;
;       |RegN:\Bank:16:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx                                       ; work         ;
;       |RegN:\Bank:17:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx                                       ; work         ;
;       |RegN:\Bank:18:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx                                       ; work         ;
;       |RegN:\Bank:19:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx                                       ; work         ;
;       |RegN:\Bank:1:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 5 (5)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx                                        ; work         ;
;       |RegN:\Bank:20:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx                                       ; work         ;
;       |RegN:\Bank:21:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx                                       ; work         ;
;       |RegN:\Bank:22:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 18 (18)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx                                       ; work         ;
;       |RegN:\Bank:23:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx                                       ; work         ;
;       |RegN:\Bank:24:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 7 (7)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx                                       ; work         ;
;       |RegN:\Bank:25:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 7 (7)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx                                       ; work         ;
;       |RegN:\Bank:26:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx                                       ; work         ;
;       |RegN:\Bank:27:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx                                       ; work         ;
;       |RegN:\Bank:28:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx                                       ; work         ;
;       |RegN:\Bank:29:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx                                       ; work         ;
;       |RegN:\Bank:2:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx                                        ; work         ;
;       |RegN:\Bank:30:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx                                       ; work         ;
;       |RegN:\Bank:31:RegBankx|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx                                       ; work         ;
;       |RegN:\Bank:3:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx                                        ; work         ;
;       |RegN:\Bank:4:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx                                        ; work         ;
;       |RegN:\Bank:5:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx                                        ; work         ;
;       |RegN:\Bank:6:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx                                        ; work         ;
;       |RegN:\Bank:7:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx                                        ; work         ;
;       |RegN:\Bank:8:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx                                        ; work         ;
;       |RegN:\Bank:9:RegBankx|             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 7 (7)            ; |MIPS|RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx                                        ; work         ;
;       |dec_5x1:Dec_Out|                   ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 9 (9)            ; |MIPS|RegBank:REGISSTRADORES|dec_5x1:Dec_Out                                              ; work         ;
;       |mux_32x1:Mux_Out1|                 ; 672 (672)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (421)    ; 0 (0)             ; 251 (251)        ; |MIPS|RegBank:REGISSTRADORES|mux_32x1:Mux_Out1                                            ; work         ;
;       |mux_32x1:Mux_Out2|                 ; 672 (672)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (459)    ; 0 (0)             ; 213 (213)        ; |MIPS|RegBank:REGISSTRADORES|mux_32x1:Mux_Out2                                            ; work         ;
;    |ULA:ULA1|                             ; 1031 (1003) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 976 (948)    ; 0 (0)             ; 55 (55)          ; |MIPS|ULA:ULA1                                                                            ; work         ;
;       |lpm_mult:Mult0|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|ULA:ULA1|lpm_mult:Mult0                                                             ; work         ;
;          |mult_l8t:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |MIPS|ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated                                     ; work         ;
;    |controle:CONTROLADOR|                 ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |MIPS|controle:CONTROLADOR                                                                ; work         ;
;    |flipflop:PIPE2|                       ; 92 (92)     ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 69 (69)          ; |MIPS|flipflop:PIPE2                                                                      ; work         ;
;    |flipflop:PIPE3|                       ; 139 (139)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 12 (12)           ; 65 (65)          ; |MIPS|flipflop:PIPE3                                                                      ; work         ;
;    |flipflop:PIPE4|                       ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 36 (36)          ; |MIPS|flipflop:PIPE4                                                                      ; work         ;
;    |memData:MEMORIADADOS|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|memData:MEMORIADADOS                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|memData:MEMORIADADOS|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_74d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated ; work         ;
;    |mux_2x1:mux2|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |MIPS|mux_2x1:mux2                                                                        ; work         ;
;    |mux_2x1:mux3|                         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 28 (28)          ; |MIPS|mux_2x1:mux3                                                                        ; work         ;
;    |mux_2x1:mux|                          ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 14 (14)          ; |MIPS|mux_2x1:mux                                                                         ; work         ;
;    |opULA:OPERACAOULA|                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 3 (3)            ; |MIPS|opULA:OPERACAOULA                                                                   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; saida[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[8]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[9]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida[10]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[11]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[12]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[13]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[14]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[15]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[16]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[17]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[18]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[19]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[20]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[21]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[22]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[23]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[24]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[25]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[26]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[27]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[28]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[29]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[30]           ; Output   ; --            ; --            ; --                    ; --  ;
; saida[31]           ; Output   ; --            ; --            ; --                    ; --  ;
; clock               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; OPERACAOFORCADA[23] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[24] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[21] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; OPERACAOFORCADA[22] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[25] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[18] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[19] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[16] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; OPERACAOFORCADA[17] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; OPERACAOFORCADA[20] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[26] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[27] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[31] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; OPERACAOFORCADA[28] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[29] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[30] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[15] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[14] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[13] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[12] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[11] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[10] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[9]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[8]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[4]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; OPERACAOFORCADA[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; OPERACAOFORCADA[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; clock                                                    ;                   ;         ;
; reset                                                    ;                   ;         ;
; OPERACAOFORCADA[23]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~1   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~5   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~1   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~1   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~1   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~1   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~1  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~16 ; 0                 ; 6       ;
; OPERACAOFORCADA[24]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~19 ; 0                 ; 6       ;
; OPERACAOFORCADA[21]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~13  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~13 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~18 ; 1                 ; 6       ;
; OPERACAOFORCADA[22]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~17 ; 1                 ; 6       ;
; OPERACAOFORCADA[25]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux0~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux1~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux2~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux3~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux4~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux5~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux6~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux7~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux8~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux9~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux10~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux11~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux12~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~20 ; 1                 ; 6       ;
; OPERACAOFORCADA[18]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~8   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~19  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~5   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~8   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~19  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~5   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~8   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~19  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~5   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~8   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~19  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~5   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~8   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~19  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~0   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~1   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~2   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~4   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~5   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~7   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~16  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~8  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~16 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~19 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~0  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~1  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~2  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~4  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~5  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~7  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~16 ; 1                 ; 6       ;
;      - flipflop:PIPE2|Temp[7]                            ; 1                 ; 6       ;
; OPERACAOFORCADA[19]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~5   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~0   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~2   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~3   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~4   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~7   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~8   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~16  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~19  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~19 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~5  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~0  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~2  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~3  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~4  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~7  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~8  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~16 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~19 ; 0                 ; 6       ;
;      - flipflop:PIPE2|Temp[8]~feeder                     ; 0                 ; 6       ;
; OPERACAOFORCADA[16]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~9   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~15  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~18  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~9   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~15  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~18  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~9   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~15  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~18  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~9   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~15  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~18  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~9   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~15  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~6   ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~10  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~12  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~13  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~14  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~17  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~18  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~18 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~9  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~15 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~6  ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~10 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~12 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~13 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~14 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~17 ; 0                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~18 ; 0                 ; 6       ;
;      - flipflop:PIPE2|Temp[5]~feeder                     ; 0                 ; 6       ;
; OPERACAOFORCADA[17]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~18  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~6   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~9   ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~10  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~11  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~12  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~14  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~15  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~17  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~17 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~18 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~6  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~9  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~10 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~11 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~12 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~14 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~15 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~17 ; 1                 ; 6       ;
;      - flipflop:PIPE2|Temp[6]                            ; 1                 ; 6       ;
; OPERACAOFORCADA[20]                                      ;                   ;         ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux0~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux1~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux2~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux3~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux4~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux5~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux6~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux7~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux8~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux9~20  ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux10~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux11~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux12~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux13~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux14~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux15~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux16~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux17~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux18~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux19~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux20~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux21~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux22~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux23~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux24~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux25~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux26~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux27~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux28~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux29~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux30~20 ; 1                 ; 6       ;
;      - RegBank:REGISSTRADORES|mux_32x1:Mux_Out2|Mux31~20 ; 1                 ; 6       ;
;      - flipflop:PIPE2|Temp[9]                            ; 1                 ; 6       ;
; OPERACAOFORCADA[26]                                      ;                   ;         ;
;      - controle:CONTROLADOR|Mux2~0                       ; 1                 ; 6       ;
;      - controle:CONTROLADOR|Mux1~0                       ; 1                 ; 6       ;
;      - controle:CONTROLADOR|Mux7~0                       ; 1                 ; 6       ;
;      - controle:CONTROLADOR|Mux5~0                       ; 1                 ; 6       ;
; OPERACAOFORCADA[27]                                      ;                   ;         ;
;      - controle:CONTROLADOR|Mux2~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux1~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux7~1                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux8~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux5~0                       ; 0                 ; 6       ;
; OPERACAOFORCADA[31]                                      ;                   ;         ;
;      - controle:CONTROLADOR|Mux2~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux1~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux7~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux5~1                       ; 0                 ; 6       ;
; OPERACAOFORCADA[28]                                      ;                   ;         ;
;      - controle:CONTROLADOR|Mux2~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux1~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux7~1                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux8~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux0~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux5~0                       ; 0                 ; 6       ;
; OPERACAOFORCADA[29]                                      ;                   ;         ;
;      - controle:CONTROLADOR|Mux1~1                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux7~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux4~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux5~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux5~2                       ; 0                 ; 6       ;
; OPERACAOFORCADA[30]                                      ;                   ;         ;
;      - controle:CONTROLADOR|Mux1~1                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux7~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux2~1                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux4~0                       ; 0                 ; 6       ;
;      - controle:CONTROLADOR|Mux5~2                       ; 0                 ; 6       ;
; OPERACAOFORCADA[15]                                      ;                   ;         ;
;      - flipflop:PIPE2|Temp[25]~feeder                    ; 0                 ; 6       ;
; OPERACAOFORCADA[14]                                      ;                   ;         ;
;      - flipflop:PIPE2|Temp[24]                           ; 0                 ; 6       ;
; OPERACAOFORCADA[13]                                      ;                   ;         ;
;      - flipflop:PIPE2|Temp[23]                           ; 1                 ; 6       ;
; OPERACAOFORCADA[12]                                      ;                   ;         ;
;      - flipflop:PIPE2|Temp[22]~feeder                    ; 1                 ; 6       ;
; OPERACAOFORCADA[11]                                      ;                   ;         ;
;      - flipflop:PIPE2|Temp[21]                           ; 0                 ; 6       ;
; OPERACAOFORCADA[10]                                      ;                   ;         ;
;      - flipflop:PIPE2|Temp[20]                           ; 1                 ; 6       ;
; OPERACAOFORCADA[9]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[19]~feeder                    ; 0                 ; 6       ;
; OPERACAOFORCADA[8]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[18]~feeder                    ; 0                 ; 6       ;
; OPERACAOFORCADA[7]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[17]                           ; 0                 ; 6       ;
; OPERACAOFORCADA[6]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[16]~feeder                    ; 1                 ; 6       ;
; OPERACAOFORCADA[5]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[15]                           ; 0                 ; 6       ;
; OPERACAOFORCADA[4]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[14]                           ; 1                 ; 6       ;
; OPERACAOFORCADA[3]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[13]                           ; 1                 ; 6       ;
; OPERACAOFORCADA[2]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[12]                           ; 1                 ; 6       ;
; OPERACAOFORCADA[1]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[11]                           ; 1                 ; 6       ;
; OPERACAOFORCADA[0]                                       ;                   ;         ;
;      - flipflop:PIPE2|Temp[10]                           ; 0                 ; 6       ;
+----------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+-------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~1  ; LCCOMB_X13_Y3_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~10 ; LCCOMB_X12_Y3_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~11 ; LCCOMB_X12_Y3_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~13 ; LCCOMB_X14_Y3_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~15 ; LCCOMB_X12_Y3_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~16 ; LCCOMB_X14_Y3_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~17 ; LCCOMB_X12_Y3_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~19 ; LCCOMB_X14_Y3_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~21 ; LCCOMB_X14_Y3_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~22 ; LCCOMB_X14_Y3_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~23 ; LCCOMB_X14_Y3_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~24 ; LCCOMB_X13_Y3_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~25 ; LCCOMB_X13_Y3_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~26 ; LCCOMB_X12_Y3_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~27 ; LCCOMB_X13_Y3_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~28 ; LCCOMB_X12_Y3_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~29 ; LCCOMB_X12_Y3_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~3  ; LCCOMB_X12_Y3_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~30 ; LCCOMB_X13_Y3_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~31 ; LCCOMB_X12_Y3_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~32 ; LCCOMB_X12_Y3_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~33 ; LCCOMB_X12_Y3_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~34 ; LCCOMB_X14_Y3_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~35 ; LCCOMB_X14_Y3_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~36 ; LCCOMB_X12_Y3_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~37 ; LCCOMB_X13_Y3_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~38 ; LCCOMB_X12_Y3_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~39 ; LCCOMB_X13_Y3_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~4  ; LCCOMB_X12_Y3_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~5  ; LCCOMB_X13_Y3_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~7  ; LCCOMB_X12_Y3_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~9  ; LCCOMB_X12_Y3_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                                           ; PIN_H2            ; 1238    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; flipflop:PIPE3|Temp[106]                        ; LCFF_X15_Y3_N23   ; 8       ; Write enable ; no     ; --                   ; --               ; --                        ;
; flipflop:PIPE3|Temp[41]~128                     ; LCCOMB_X21_Y3_N0  ; 24      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; flipflop:PIPE3|Temp[47]~96                      ; LCCOMB_X20_Y8_N26 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; flipflop:PIPE3|Temp[54]~103                     ; LCCOMB_X19_Y8_N26 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset                                           ; PIN_H1            ; 1238    ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_H2   ; 1238    ; Global Clock         ; GCLK2            ; --                        ;
; reset ; PIN_H1   ; 1238    ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                   ;
+---------------------------------------------------------+---------+
; Name                                                    ; Fan-Out ;
+---------------------------------------------------------+---------+
; OPERACAOFORCADA[17]                                     ; 241     ;
; OPERACAOFORCADA[16]                                     ; 241     ;
; OPERACAOFORCADA[19]                                     ; 241     ;
; OPERACAOFORCADA[18]                                     ; 241     ;
; OPERACAOFORCADA[22]                                     ; 240     ;
; OPERACAOFORCADA[21]                                     ; 240     ;
; OPERACAOFORCADA[24]                                     ; 240     ;
; OPERACAOFORCADA[23]                                     ; 240     ;
; flipflop:PIPE2|Temp[143]                                ; 127     ;
; opULA:OPERACAOULA|Mux6~0                                ; 104     ;
; opULA:OPERACAOULA|Mux7~0                                ; 87      ;
; mux_2x1:mux|saida[2]~28                                 ; 85      ;
; mux_2x1:mux|saida[1]~29                                 ; 84      ;
; mux_2x1:mux|saida[0]~30                                 ; 83      ;
; ULA:ULA1|Add2~2                                         ; 69      ;
; ULA:ULA1|Add2~4                                         ; 65      ;
; mux_2x1:mux|saida[3]~27                                 ; 59      ;
; flipflop:PIPE2|Temp[105]~_Duplicate_1                   ; 56      ;
; ULA:ULA1|Add2~6                                         ; 50      ;
; flipflop:PIPE3|Temp[39]~77                              ; 46      ;
; flipflop:PIPE3|Temp[39]~76                              ; 46      ;
; flipflop:PIPE3|Temp[39]~65                              ; 38      ;
; OPERACAOFORCADA[20]                                     ; 33      ;
; mux_2x1:mux3|saida[31]~31                               ; 33      ;
; mux_2x1:mux3|saida[30]~30                               ; 33      ;
; mux_2x1:mux3|saida[29]~29                               ; 33      ;
; mux_2x1:mux3|saida[28]~28                               ; 33      ;
; mux_2x1:mux3|saida[27]~27                               ; 33      ;
; mux_2x1:mux3|saida[26]~26                               ; 33      ;
; mux_2x1:mux3|saida[25]~25                               ; 33      ;
; mux_2x1:mux3|saida[24]~24                               ; 33      ;
; mux_2x1:mux3|saida[23]~23                               ; 33      ;
; mux_2x1:mux3|saida[22]~22                               ; 33      ;
; mux_2x1:mux3|saida[21]~21                               ; 33      ;
; mux_2x1:mux3|saida[20]~20                               ; 33      ;
; mux_2x1:mux3|saida[19]~19                               ; 33      ;
; mux_2x1:mux3|saida[18]~18                               ; 33      ;
; mux_2x1:mux3|saida[17]~17                               ; 33      ;
; mux_2x1:mux3|saida[16]~16                               ; 33      ;
; mux_2x1:mux3|saida[15]~15                               ; 33      ;
; mux_2x1:mux3|saida[14]~14                               ; 33      ;
; mux_2x1:mux3|saida[13]~13                               ; 33      ;
; mux_2x1:mux3|saida[12]~12                               ; 33      ;
; mux_2x1:mux3|saida[11]~11                               ; 33      ;
; mux_2x1:mux3|saida[10]~10                               ; 33      ;
; mux_2x1:mux3|saida[9]~9                                 ; 33      ;
; mux_2x1:mux3|saida[8]~8                                 ; 33      ;
; mux_2x1:mux3|saida[7]~7                                 ; 33      ;
; mux_2x1:mux3|saida[6]~6                                 ; 33      ;
; mux_2x1:mux3|saida[5]~5                                 ; 33      ;
; mux_2x1:mux3|saida[4]~4                                 ; 33      ;
; mux_2x1:mux3|saida[3]~3                                 ; 33      ;
; mux_2x1:mux3|saida[2]~2                                 ; 33      ;
; mux_2x1:mux3|saida[1]~1                                 ; 33      ;
; mux_2x1:mux3|saida[0]~0                                 ; 33      ;
; OPERACAOFORCADA[25]                                     ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~39         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~38         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~37         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~36         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~35         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~34         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~33         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~32         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~31         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~30         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~29         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~28         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~27         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~26         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~25         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~24         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~23         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~22         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~21         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~19         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~17         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~16         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~15         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~13         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~11         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~10         ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~9          ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~7          ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~5          ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~4          ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~3          ; 32      ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~1          ; 32      ;
; flipflop:PIPE4|Temp[3]                                  ; 32      ;
; flipflop:PIPE4|Temp[4]                                  ; 32      ;
; flipflop:PIPE4|Temp[70]                                 ; 32      ;
; ULA:ULA1|Add2~8                                         ; 28      ;
; flipflop:PIPE3|Temp[41]~80                              ; 27      ;
; mux_2x1:mux|saida[4]~26                                 ; 27      ;
; flipflop:PIPE3|Temp[39]~120                             ; 25      ;
; flipflop:PIPE3|Temp[41]~128                             ; 24      ;
; ULA:ULA1|ShiftRight0~8                                  ; 24      ;
; opULA:OPERACAOULA|Mux4~3                                ; 21      ;
; flipflop:PIPE2|Temp[14]                                 ; 21      ;
; flipflop:PIPE3|Temp[47]~124                             ; 20      ;
; flipflop:PIPE3|Temp[41]~123                             ; 18      ;
; ULA:ULA1|ShiftLeft0~8                                   ; 18      ;
; flipflop:PIPE2|Temp[104]~_Duplicate_1                   ; 18      ;
; flipflop:PIPE3|Temp[47]~92                              ; 17      ;
; opULA:OPERACAOULA|Mux5~1                                ; 17      ;
; flipflop:PIPE2|Temp[74]~_Duplicate_2                    ; 16      ;
; flipflop:PIPE3|Temp[39]~118                             ; 15      ;
; flipflop:PIPE3|Temp[54]~99                              ; 15      ;
; flipflop:PIPE2|Temp[73]                                 ; 15      ;
; flipflop:PIPE2|Temp[75]~_Duplicate_2                    ; 14      ;
; flipflop:PIPE2|Temp[13]                                 ; 14      ;
; flipflop:PIPE3|Temp[47]~90                              ; 12      ;
; flipflop:PIPE3|Temp[41]~82                              ; 12      ;
; flipflop:PIPE3|Temp[41]~81                              ; 12      ;
; opULA:OPERACAOULA|Mux4~2                                ; 12      ;
; flipflop:PIPE2|Temp[102]~_Duplicate_1                   ; 12      ;
; flipflop:PIPE2|Temp[103]~_Duplicate_1                   ; 12      ;
; flipflop:PIPE3|Temp[54]~97                              ; 11      ;
; flipflop:PIPE3|Temp[47]~91                              ; 11      ;
; flipflop:PIPE2|Temp[12]                                 ; 11      ;
; flipflop:PIPE2|Temp[76]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[77]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[78]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[79]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[80]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[81]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[82]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[83]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[84]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[85]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[86]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[87]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[88]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[89]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[90]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[91]~_Duplicate_2                    ; 11      ;
; flipflop:PIPE2|Temp[92]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[93]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[94]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[95]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[96]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[97]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[98]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[99]~_Duplicate_1                    ; 11      ;
; flipflop:PIPE2|Temp[100]~_Duplicate_1                   ; 11      ;
; flipflop:PIPE2|Temp[101]~_Duplicate_1                   ; 11      ;
; flipflop:PIPE3|Temp[61]~105                             ; 10      ;
; flipflop:PIPE3|Temp[54]~98                              ; 10      ;
; opULA:OPERACAOULA|Mux3~2                                ; 9       ;
; ULA:ULA1|sinal_saida~128                                ; 9       ;
; flipflop:PIPE3|Temp[39]~119                             ; 9       ;
; flipflop:PIPE3|Temp[65]~113                             ; 9       ;
; ULA:ULA1|ShiftLeft1~0                                   ; 9       ;
; ULA:ULA1|ShiftRight2~9                                  ; 9       ;
; flipflop:PIPE2|Temp[11]                                 ; 9       ;
; flipflop:PIPE2|Temp[45]                                 ; 9       ;
; flipflop:PIPE2|Temp[15]                                 ; 9       ;
; mux_2x1:mux|saida[15]~15                                ; 9       ;
; mux_2x1:mux|saida[16]~14                                ; 9       ;
; flipflop:PIPE3|Temp[44]                                 ; 9       ;
; flipflop:PIPE3|Temp[43]                                 ; 9       ;
; flipflop:PIPE3|Temp[42]                                 ; 9       ;
; flipflop:PIPE3|Temp[41]                                 ; 9       ;
; flipflop:PIPE3|Temp[40]                                 ; 9       ;
; flipflop:PIPE3|Temp[39]                                 ; 9       ;
; flipflop:PIPE3|Temp[48]                                 ; 9       ;
; flipflop:PIPE3|Temp[47]                                 ; 9       ;
; flipflop:PIPE3|Temp[46]                                 ; 9       ;
; flipflop:PIPE3|Temp[45]                                 ; 9       ;
; flipflop:PIPE4|Temp[2]                                  ; 8       ;
; flipflop:PIPE4|Temp[1]                                  ; 8       ;
; flipflop:PIPE4|Temp[0]                                  ; 8       ;
; flipflop:PIPE4|Temp[69]                                 ; 8       ;
; flipflop:PIPE3|Temp[39]~69                              ; 8       ;
; flipflop:PIPE3|Temp[39]~68                              ; 8       ;
; flipflop:PIPE3|Temp[39]~67                              ; 8       ;
; ULA:ULA1|ShiftRight2~34                                 ; 8       ;
; flipflop:PIPE2|Temp[146]                                ; 8       ;
; mux_2x1:mux|saida[5]~25                                 ; 8       ;
; mux_2x1:mux|saida[6]~24                                 ; 8       ;
; mux_2x1:mux|saida[7]~23                                 ; 8       ;
; mux_2x1:mux|saida[8]~22                                 ; 8       ;
; mux_2x1:mux|saida[9]~21                                 ; 8       ;
; mux_2x1:mux|saida[10]~20                                ; 8       ;
; mux_2x1:mux|saida[11]~19                                ; 8       ;
; mux_2x1:mux|saida[12]~18                                ; 8       ;
; mux_2x1:mux|saida[13]~17                                ; 8       ;
; mux_2x1:mux|saida[14]~16                                ; 8       ;
; flipflop:PIPE3|Temp[106]                                ; 8       ;
; ULA:ULA1|ShiftRight2~74                                 ; 7       ;
; flipflop:PIPE3|Temp[54]~103                             ; 7       ;
; flipflop:PIPE3|Temp[47]~96                              ; 7       ;
; flipflop:PIPE3|Temp[41]~79                              ; 7       ;
; flipflop:PIPE3|Temp[41]~78                              ; 7       ;
; flipflop:PIPE2|Temp[145]                                ; 7       ;
; flipflop:PIPE2|Temp[10]                                 ; 7       ;
; flipflop:PIPE2|Temp[46]                                 ; 7       ;
; mux_2x1:mux|saida[30]~0                                 ; 7       ;
; OPERACAOFORCADA[28]                                     ; 6       ;
; ~GND                                                    ; 6       ;
; flipflop:PIPE3|Temp[39]~121                             ; 6       ;
; flipflop:PIPE3|Temp[61]~106                             ; 6       ;
; ULA:ULA1|ShiftRight2~70                                 ; 6       ;
; ULA:ULA1|ShiftRight2~63                                 ; 6       ;
; ULA:ULA1|ShiftLeft1~6                                   ; 6       ;
; opULA:OPERACAOULA|Mux2~2                                ; 6       ;
; ULA:ULA1|ShiftLeft1~2                                   ; 6       ;
; ULA:ULA1|ShiftLeft1~1                                   ; 6       ;
; ULA:ULA1|ShiftRight2~25                                 ; 6       ;
; ULA:ULA1|ShiftRight2~10                                 ; 6       ;
; mux_2x1:mux|saida[17]~13                                ; 6       ;
; flipflop:PIPE2|Temp[59]                                 ; 6       ;
; flipflop:PIPE2|Temp[60]                                 ; 6       ;
; flipflop:PIPE2|Temp[61]                                 ; 6       ;
; mux_2x1:mux|saida[20]~10                                ; 6       ;
; mux_2x1:mux|saida[21]~9                                 ; 6       ;
; mux_2x1:mux|saida[22]~8                                 ; 6       ;
; mux_2x1:mux|saida[23]~7                                 ; 6       ;
; mux_2x1:mux|saida[24]~6                                 ; 6       ;
; mux_2x1:mux|saida[25]~5                                 ; 6       ;
; mux_2x1:mux|saida[26]~4                                 ; 6       ;
; mux_2x1:mux|saida[27]~3                                 ; 6       ;
; mux_2x1:mux|saida[28]~2                                 ; 6       ;
; mux_2x1:mux|saida[29]~1                                 ; 6       ;
; OPERACAOFORCADA[30]                                     ; 5       ;
; OPERACAOFORCADA[29]                                     ; 5       ;
; OPERACAOFORCADA[27]                                     ; 5       ;
; flipflop:PIPE2|Temp[144]                                ; 5       ;
; flipflop:PIPE3|Temp[65]~104                             ; 5       ;
; ULA:ULA1|ShiftLeft1~13                                  ; 5       ;
; ULA:ULA1|ShiftLeft1~9                                   ; 5       ;
; ULA:ULA1|ShiftRight2~54                                 ; 5       ;
; ULA:ULA1|ShiftLeft0~9                                   ; 5       ;
; ULA:ULA1|ShiftRight0~20                                 ; 5       ;
; ULA:ULA1|ShiftRight2~11                                 ; 5       ;
; flipflop:PIPE2|Temp[58]                                 ; 5       ;
; mux_2x1:mux|saida[18]~12                                ; 5       ;
; mux_2x1:mux|saida[19]~11                                ; 5       ;
; flipflop:PIPE2|Temp[62]                                 ; 5       ;
; flipflop:PIPE2|Temp[63]                                 ; 5       ;
; flipflop:PIPE2|Temp[64]                                 ; 5       ;
; flipflop:PIPE2|Temp[65]                                 ; 5       ;
; flipflop:PIPE2|Temp[66]                                 ; 5       ;
; flipflop:PIPE2|Temp[67]                                 ; 5       ;
; flipflop:PIPE2|Temp[68]                                 ; 5       ;
; flipflop:PIPE2|Temp[69]                                 ; 5       ;
; flipflop:PIPE2|Temp[70]                                 ; 5       ;
; flipflop:PIPE2|Temp[71]                                 ; 5       ;
; OPERACAOFORCADA[31]                                     ; 4       ;
; OPERACAOFORCADA[26]                                     ; 4       ;
; flipflop:PIPE3|Temp[47]~125                             ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~20         ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~18         ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~14         ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~12         ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~8          ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~6          ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~2          ; 4       ;
; RegBank:REGISSTRADORES|dec_5x1:Dec_Out|Mux31~0          ; 4       ;
; controle:CONTROLADOR|Mux2~0                             ; 4       ;
; ULA:ULA1|ShiftLeft1~90                                  ; 4       ;
; flipflop:PIPE3|Temp[65]~116                             ; 4       ;
; ULA:ULA1|ShiftLeft1~89                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~87                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~85                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~83                                  ; 4       ;
; flipflop:PIPE3|Temp[61]~112                             ; 4       ;
; ULA:ULA1|ShiftLeft1~81                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~78                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~75                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~72                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~69                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~66                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~63                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~59                                  ; 4       ;
; ULA:ULA1|ShiftLeft0~51                                  ; 4       ;
; ULA:ULA1|ShiftLeft0~48                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~50                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~45                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~41                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~37                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~33                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~29                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~25                                  ; 4       ;
; ULA:ULA1|ShiftLeft1~21                                  ; 4       ;
; ULA:ULA1|sinal_saida~49                                 ; 4       ;
; ULA:ULA1|ShiftLeft1~17                                  ; 4       ;
; flipflop:PIPE3|Temp[41]~89                              ; 4       ;
; ULA:ULA1|ShiftLeft1~7                                   ; 4       ;
; ULA:ULA1|ShiftRight1~43                                 ; 4       ;
; opULA:OPERACAOULA|Mux3~0                                ; 4       ;
; flipflop:PIPE3|Temp[39]~70                              ; 4       ;
; ULA:ULA1|ShiftLeft1~5                                   ; 4       ;
; ULA:ULA1|ShiftLeft1~3                                   ; 4       ;
; ULA:ULA1|ShiftRight1~37                                 ; 4       ;
; ULA:ULA1|ShiftRight0~21                                 ; 4       ;
; ULA:ULA1|ShiftRight2~40                                 ; 4       ;
; ULA:ULA1|ShiftRight2~39                                 ; 4       ;
; ULA:ULA1|ShiftRight2~38                                 ; 4       ;
; ULA:ULA1|ShiftRight2~37                                 ; 4       ;
; ULA:ULA1|ShiftRight1~27                                 ; 4       ;
; ULA:ULA1|ShiftRight2~36                                 ; 4       ;
; ULA:ULA1|ShiftRight2~35                                 ; 4       ;
; ULA:ULA1|ShiftRight2~33                                 ; 4       ;
; ULA:ULA1|ShiftRight2~32                                 ; 4       ;
; ULA:ULA1|ShiftRight2~31                                 ; 4       ;
; ULA:ULA1|ShiftRight2~30                                 ; 4       ;
; ULA:ULA1|ShiftRight2~29                                 ; 4       ;
; ULA:ULA1|ShiftRight2~28                                 ; 4       ;
; ULA:ULA1|ShiftRight2~27                                 ; 4       ;
; flipflop:PIPE3|Temp[39]~66                              ; 4       ;
; ULA:ULA1|ShiftRight0~10                                 ; 4       ;
; ULA:ULA1|ShiftRight0~9                                  ; 4       ;
; ULA:ULA1|ShiftRight2~16                                 ; 4       ;
; ULA:ULA1|ShiftRight2~15                                 ; 4       ;
; ULA:ULA1|ShiftRight2~14                                 ; 4       ;
; ULA:ULA1|ShiftRight2~13                                 ; 4       ;
; ULA:ULA1|ShiftRight2~12                                 ; 4       ;
; ULA:ULA1|ShiftRight1~10                                 ; 4       ;
; ULA:ULA1|ShiftRight2~8                                  ; 4       ;
; ULA:ULA1|ShiftRight2~7                                  ; 4       ;
; ULA:ULA1|ShiftRight2~6                                  ; 4       ;
; ULA:ULA1|ShiftRight2~5                                  ; 4       ;
; ULA:ULA1|ShiftRight2~4                                  ; 4       ;
; ULA:ULA1|ShiftRight2~3                                  ; 4       ;
; ULA:ULA1|ShiftRight2~2                                  ; 4       ;
; opULA:OPERACAOULA|Mux0~2                                ; 4       ;
; flipflop:PIPE2|Temp[42]                                 ; 4       ;
; flipflop:PIPE2|Temp[44]                                 ; 4       ;
; flipflop:PIPE2|Temp[47]                                 ; 4       ;
; flipflop:PIPE2|Temp[48]                                 ; 4       ;
; flipflop:PIPE2|Temp[49]                                 ; 4       ;
; flipflop:PIPE2|Temp[50]                                 ; 4       ;
; flipflop:PIPE2|Temp[51]                                 ; 4       ;
; flipflop:PIPE2|Temp[52]                                 ; 4       ;
; flipflop:PIPE2|Temp[53]                                 ; 4       ;
; flipflop:PIPE2|Temp[21]                                 ; 4       ;
; flipflop:PIPE2|Temp[54]                                 ; 4       ;
; flipflop:PIPE2|Temp[22]                                 ; 4       ;
; flipflop:PIPE2|Temp[55]                                 ; 4       ;
; flipflop:PIPE2|Temp[23]                                 ; 4       ;
; flipflop:PIPE2|Temp[56]                                 ; 4       ;
; flipflop:PIPE2|Temp[24]                                 ; 4       ;
; flipflop:PIPE2|Temp[72]                                 ; 4       ;
; flipflop:PIPE3|Temp[65]~127                             ; 3       ;
; flipflop:PIPE3|Temp[41]~122                             ; 3       ;
; controle:CONTROLADOR|Mux7~0                             ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux31~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux30~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux29~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux28~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux27~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux26~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux25~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux24~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux23~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux22~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux21~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux20~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux19~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux18~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux17~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux16~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux15~20       ; 3       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux14~20       ; 3       ;
; flipflop:PIPE3|Temp[65]~115                             ; 3       ;
; ULA:ULA1|ShiftLeft1~56                                  ; 3       ;
; ULA:ULA1|ShiftRight2~67                                 ; 3       ;
; ULA:ULA1|ShiftLeft0~20                                  ; 3       ;
; ULA:ULA1|ShiftLeft0~19                                  ; 3       ;
; ULA:ULA1|ShiftLeft1~22                                  ; 3       ;
; ULA:ULA1|ShiftLeft0~17                                  ; 3       ;
; ULA:ULA1|ShiftLeft0~16                                  ; 3       ;
; ULA:ULA1|ShiftLeft1~18                                  ; 3       ;
; ULA:ULA1|ShiftRight1~52                                 ; 3       ;
; ULA:ULA1|ShiftRight1~48                                 ; 3       ;
; ULA:ULA1|ShiftRight1~45                                 ; 3       ;
; ULA:ULA1|ShiftRight1~44                                 ; 3       ;
; ULA:ULA1|ShiftRight1~41                                 ; 3       ;
; flipflop:PIPE3|Temp[39]~74                              ; 3       ;
; flipflop:PIPE3|Temp[39]~71                              ; 3       ;
; ULA:ULA1|ShiftRight2~48                                 ; 3       ;
; ULA:ULA1|ShiftRight0~22                                 ; 3       ;
; ULA:ULA1|ShiftRight1~31                                 ; 3       ;
; ULA:ULA1|ShiftRight1~26                                 ; 3       ;
; ULA:ULA1|ShiftRight0~11                                 ; 3       ;
; ULA:ULA1|ShiftRight2~24                                 ; 3       ;
; ULA:ULA1|ShiftRight2~21                                 ; 3       ;
; ULA:ULA1|ShiftRight1~16                                 ; 3       ;
; ULA:ULA1|ShiftRight1~11                                 ; 3       ;
; flipflop:PIPE2|Temp[43]                                 ; 3       ;
; flipflop:PIPE2|Temp[16]                                 ; 3       ;
; flipflop:PIPE2|Temp[17]                                 ; 3       ;
; flipflop:PIPE2|Temp[18]                                 ; 3       ;
; flipflop:PIPE2|Temp[19]                                 ; 3       ;
; flipflop:PIPE2|Temp[20]                                 ; 3       ;
; flipflop:PIPE2|Temp[57]                                 ; 3       ;
; flipflop:PIPE2|Temp[25]                                 ; 3       ;
; flipflop:PIPE3|Temp[47]~130                             ; 2       ;
; ULA:ULA1|sinal_saida~129                                ; 2       ;
; ULA:ULA1|ShiftRight1~67                                 ; 2       ;
; ULA:ULA1|ShiftLeft0~73                                  ; 2       ;
; ULA:ULA1|ShiftLeft0~72                                  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[0]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[0]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[1]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[1]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[2]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[2]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[3]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[3]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[4]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[4]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[5]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[5]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[6]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[6]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[7]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[7]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[8]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[8]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[9]   ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[9]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[10]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[10] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[11]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[11] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[12]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[12] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[13]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[13] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[14]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[14] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[15]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[15] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[16]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[16] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[17]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:28:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:16:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:20:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:24:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:30:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:18:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:22:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:26:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:29:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:17:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:25:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:21:RegBankx|saida[17] ; 2       ;
; RegBank:REGISSTRADORES|mux_32x1:Mux_Out1|Mux13~20       ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:15:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:12:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:14:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:13:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:3:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:0:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:1:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:2:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:7:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:4:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:6:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:5:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:11:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:8:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:9:RegBankx|saida[18]  ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:10:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:31:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:19:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:23:RegBankx|saida[18] ; 2       ;
; RegBank:REGISSTRADORES|RegN:\Bank:27:RegBankx|saida[18] ; 2       ;
+---------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                           ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; memData:MEMORIADADOS|altsyncram:altsyncram_component|altsyncram_74d1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; None ; M4K_X11_Y5, M4K_X11_Y3, M4K_X11_Y6, M4K_X11_Y1, M4K_X11_Y2, M4K_X23_Y3, M4K_X23_Y4, M4K_X11_Y4 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                         ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y7_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X16_Y7_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X16_Y5_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X16_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ULA:ULA1|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5 ;                            ; DSPMULT_X16_Y4_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+--------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,426 / 15,666 ( 35 % ) ;
; C16 interconnects           ; 35 / 812 ( 4 % )        ;
; C4 interconnects            ; 2,895 / 11,424 ( 25 % ) ;
; Direct links                ; 646 / 15,666 ( 4 % )    ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 1,780 / 4,608 ( 39 % )  ;
; R24 interconnects           ; 54 / 652 ( 8 % )        ;
; R4 interconnects            ; 3,449 / 13,328 ( 26 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.34) ; Number of LABs  (Total = 241) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 1                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 6                             ;
; 8                                           ; 10                            ;
; 9                                           ; 8                             ;
; 10                                          ; 8                             ;
; 11                                          ; 4                             ;
; 12                                          ; 11                            ;
; 13                                          ; 12                            ;
; 14                                          ; 15                            ;
; 15                                          ; 20                            ;
; 16                                          ; 127                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.39) ; Number of LABs  (Total = 241) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 204                           ;
; 1 Clock                            ; 204                           ;
; 1 Clock enable                     ; 8                             ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 10                            ;
; 2 Clock enables                    ; 139                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.95) ; Number of LABs  (Total = 241) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 10                            ;
; 10                                           ; 8                             ;
; 11                                           ; 6                             ;
; 12                                           ; 5                             ;
; 13                                           ; 5                             ;
; 14                                           ; 14                            ;
; 15                                           ; 14                            ;
; 16                                           ; 34                            ;
; 17                                           ; 14                            ;
; 18                                           ; 19                            ;
; 19                                           ; 13                            ;
; 20                                           ; 11                            ;
; 21                                           ; 12                            ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 5                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 5                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.10) ; Number of LABs  (Total = 241) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 11                            ;
; 3                                               ; 10                            ;
; 4                                               ; 15                            ;
; 5                                               ; 13                            ;
; 6                                               ; 25                            ;
; 7                                               ; 18                            ;
; 8                                               ; 21                            ;
; 9                                               ; 16                            ;
; 10                                              ; 16                            ;
; 11                                              ; 15                            ;
; 12                                              ; 16                            ;
; 13                                              ; 8                             ;
; 14                                              ; 9                             ;
; 15                                              ; 11                            ;
; 16                                              ; 15                            ;
; 17                                              ; 5                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 5                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.93) ; Number of LABs  (Total = 241) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 9                             ;
; 14                                           ; 5                             ;
; 15                                           ; 8                             ;
; 16                                           ; 14                            ;
; 17                                           ; 6                             ;
; 18                                           ; 13                            ;
; 19                                           ; 9                             ;
; 20                                           ; 9                             ;
; 21                                           ; 12                            ;
; 22                                           ; 18                            ;
; 23                                           ; 9                             ;
; 24                                           ; 11                            ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 8                             ;
; 28                                           ; 8                             ;
; 29                                           ; 8                             ;
; 30                                           ; 16                            ;
; 31                                           ; 17                            ;
; 32                                           ; 17                            ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C5F256C6 for design MIPS
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8F256C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location N14
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 66 pins of 66 total pins
    Info (169086): Pin saida[0] not assigned to an exact location on the device
    Info (169086): Pin saida[1] not assigned to an exact location on the device
    Info (169086): Pin saida[2] not assigned to an exact location on the device
    Info (169086): Pin saida[3] not assigned to an exact location on the device
    Info (169086): Pin saida[4] not assigned to an exact location on the device
    Info (169086): Pin saida[5] not assigned to an exact location on the device
    Info (169086): Pin saida[6] not assigned to an exact location on the device
    Info (169086): Pin saida[7] not assigned to an exact location on the device
    Info (169086): Pin saida[8] not assigned to an exact location on the device
    Info (169086): Pin saida[9] not assigned to an exact location on the device
    Info (169086): Pin saida[10] not assigned to an exact location on the device
    Info (169086): Pin saida[11] not assigned to an exact location on the device
    Info (169086): Pin saida[12] not assigned to an exact location on the device
    Info (169086): Pin saida[13] not assigned to an exact location on the device
    Info (169086): Pin saida[14] not assigned to an exact location on the device
    Info (169086): Pin saida[15] not assigned to an exact location on the device
    Info (169086): Pin saida[16] not assigned to an exact location on the device
    Info (169086): Pin saida[17] not assigned to an exact location on the device
    Info (169086): Pin saida[18] not assigned to an exact location on the device
    Info (169086): Pin saida[19] not assigned to an exact location on the device
    Info (169086): Pin saida[20] not assigned to an exact location on the device
    Info (169086): Pin saida[21] not assigned to an exact location on the device
    Info (169086): Pin saida[22] not assigned to an exact location on the device
    Info (169086): Pin saida[23] not assigned to an exact location on the device
    Info (169086): Pin saida[24] not assigned to an exact location on the device
    Info (169086): Pin saida[25] not assigned to an exact location on the device
    Info (169086): Pin saida[26] not assigned to an exact location on the device
    Info (169086): Pin saida[27] not assigned to an exact location on the device
    Info (169086): Pin saida[28] not assigned to an exact location on the device
    Info (169086): Pin saida[29] not assigned to an exact location on the device
    Info (169086): Pin saida[30] not assigned to an exact location on the device
    Info (169086): Pin saida[31] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[23] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[24] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[21] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[22] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[25] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[18] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[19] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[16] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[17] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[20] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[26] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[27] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[31] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[28] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[29] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[30] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[15] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[14] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[13] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[12] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[11] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[10] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[9] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[8] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[7] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[6] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[5] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[4] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[3] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[2] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[1] not assigned to an exact location on the device
    Info (169086): Pin OPERACAOFORCADA[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset (placed in PIN H1 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
    Extra Info (176218): Packed 50 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 50 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 64 (unused VREF, 3.3V VCCIO, 32 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 22% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.98 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 32 output pins without output pin load capacitance assignment
    Info (306007): Pin "saida[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Lerssek/Desktop/so/ophaha/MIPS.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4847 megabytes
    Info: Processing ended: Wed Dec 12 01:56:42 2018
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Lerssek/Desktop/so/ophaha/MIPS.fit.smsg.


