## 第一章 数字电路概论



### 1.二进制



### LSB和MSB

通常，MSB位于二进制数的最左侧，LSB位于二进制数的最右侧。



### 传输

串行：在计算机总线或其他数据通道上，每次传输一个bit
并行：所有bit同时传送



### BCD编码

意义：用4个bit表示0-9



### 有权码

8421码：4个bit的权值分别是8、4、2、1
2421码：
5421码：



### 无权码

余3码：在8421码的基础上,将每个代码都加上0011而形成
余3循环码：
格雷码：

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109265.jpeg)



### 2.二值逻辑变量与基本逻辑运算



### 输入输出

仅有0、1



### 几种逻辑运算类型

![img](https://pic1.zhimg.com/80/v2-4e0dacc66aaf2b3d4bfc2f05e5390bcc_1440w.jpg)

### 由真值表写逻辑表达式

把每个输出为1的一组输入变量组合状态以逻辑乘形式表示（原变量表示取值1，反变量表示取值0），再将所有的这些逻辑乘进行逻辑加。



## 第二章 逻辑代数与硬件描述语言基础



### 1.逻辑代数



### 基本公式和恒等式

这部分太简单了



### 对偶规则

对于逻辑函数式，若将其中的与换成或，或换成与；并将1换成0，0换成1；所得的新的函数式就是L的对偶式

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109248.png)



### 2.逻辑函数的卡诺图化简法



### 最小项

n个变量(X1, X2, …, Xn)的最小项就是n个因子的乘积，在该乘积中每个变量都以它的原变量或非变量的形式出现一次，且仅出现一次。

![img](https://pic1.zhimg.com/80/v2-bd001b12594ea01a1d38fe7b0f5b073c_1440w.jpg)



### 卡诺图

![img](https://pic2.zhimg.com/80/v2-37e08ba806857803bc0f7651f6cd3e35_1440w.jpg)

**卡诺图横纵二进制码为格雷码。使用格雷码的意义在于：使得相邻的格子只有一个bit不同，方便寻找共同bit，从而画圈圈。**
化简过程就是画圈圈的过程，把相邻的元素圈起来。**（注意包括上下底相邻，左右边相邻和四角相邻）**。包围圈内的方格数一定是2n个,包围圈的方格数要尽可能多。

![img](https://pic4.zhimg.com/80/v2-dbb591613be2b9b283eb8e9ec1cf6527_1440w.jpg)



### 无关项

在有些逻辑问题中，有些变量的取值要加以约束。
如A=1表示电机正转；B =1表示电机反转；C =1表示电机停转。ABC不能等于000、011、101、111中的任何一组。
填函数的卡诺图时在无关项对应的格内填符号 “×” 。逻辑函数式中用“Φ”或、“d”表示无关项。
化简时可根据需要视为“1”也可视为“0”，使函数化到最简。**(无视无关项即可)**

![img](https://pic4.zhimg.com/80/v2-aea1988c5061a95e8f03fb39bbc1248f_1440w.jpg)



### 3.Verilog HDL基础

这部分等以后再补吧（逃）



## 第三章 逻辑门电路



### 1.逻辑门电路分类

![img](https://pic3.zhimg.com/80/v2-ba946cb21538d7ebc9028e814ef9f99a_1440w.jpg)



### 2.CMOS电路

MOS管的特性在模电中已经学过，不再赘述。



### CMOS反相器(即非门)

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109136.jpeg)

当输入为低电位时，下方的NMOS的栅源电压为0，截止；上方的PMOS的栅源电压为-VDD,导通；输出为高电位。
当输入为高电位时，下方的NMOS的栅源电压为VDD，导通；上方的PMOS的栅源电压为0,截止；输出为低电位。



### CMOS与非门

![img](https://pic2.zhimg.com/80/v2-275621e3145dee7a611433173af48461_1440w.jpg)

直接列出真值表

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109195.jpeg)



### CMOS与门

![img](https://pic2.zhimg.com/80/v2-d5069f0b1cf087e52a8d9a9ddcc435c9_1440w.jpg)

先与非再非即可得与



### CMOS或非门

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109961.jpeg)

做类似与非门的分析即可



### 输入保护电路和缓冲电路



### 输入端保护电路

![img](https://pic1.zhimg.com/80/v2-f11090692449e18d63985177c0a909d4_1440w.jpg)

当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。
Rs和MOS管的栅极电容组成积分电路，即使是大信号的输入，C充电也需要时间，保证漏极电位的正常



### CMOS漏极开路（OD）门

这部分等以后再补吧（逃）



### 三态输出门电路

加入一个“使能”输入，来决定输出是否为第三态——高阻态。

![img](https://pic3.zhimg.com/80/v2-18034945a44c4b5f9736b85f3a9c2b42_1440w.jpg)

**EN上无圈，表示高电平有效；有圈，表示低电平有效**
还有其他的三态门，比如三态与非门，不加赘述



### 3.TTL逻辑门

非重点



## 第四章 组合逻辑电路

*简单理解就是没有反馈的电路*



### 1.组合逻辑电路的分析

> 1.由电路图写出各输出端的逻辑表达式
> 2.化简逻辑表达式,比如卡诺图法
> 3.根据化简后的表达式写出功能



### 2.组合逻辑电路的设计

> 1.由功能抽象出逻辑表达式
> 2.化简逻辑表达式,比如卡诺图法
> 3.根据化简后的表达式画出电路



### 3.竞争-冒险现象

竞争：由于每级逻辑门存在延迟,信号经由不同的路径达到某一会合点的时间有先有后的现象
冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险，比如毛刺
产生条件：只要有互补变量进行与运算、或运算

![img](https://pic2.zhimg.com/80/v2-80b7e7f7e598635883c87427aa61f979_1440w.jpg)



### 解决办法



### 法一：增加乘积项,避免互补项相加

![img](https://pic1.zhimg.com/80/v2-d4336029ced6041517e2ba76df435610_1440w.jpg)

当A=B=1时，出现竞争-冒险现象
由卡诺图可知，这个表达式也可以写成

![img](https://pic3.zhimg.com/80/v2-bdcbc71a1d679bff61a677f0d9568ebe_1440w.jpg)

当A=B=1时，L恒等于1，不会出现竞争-冒险现象
如何增加乘积项？把卡诺图相邻的圈圈圈起来即可

![img](https://pic1.zhimg.com/80/v2-5ab0b5c87fbbc053e2c6d380948e2aa8_1440w.jpg)



### 法二：输出端并联电容

竞争-冒险现象相当于瞬间的高频信号，用电容滤波即可



### 4.常见集成组合逻辑电路（重难点）



### 编码器

能将输入信号变换为不同的二进制的代码输出。如BCD编码器



### 普通编码器：只有一个输入信号为1，其他都是0，此时2n个输入对应n个输出（多输入，少输出）

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109417.jpeg)

这种编码器致命缺点在于，不能同时有两个1输入。用这种编码器做键盘，只能每次按一个键……



### 优先编码器:规定优先级，解决上述问题

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109426.jpeg)

优先编码器的功能表里有"×"符号，用来表示优先级。比如当I7为高电平时，其他信号为什么都不重要了，说明I7相对后面优先级最高。
这其实是集成电路CD4532的功能表。
EI是使能信号，它为低电平时，整个电路不工作，输出全为低电平
若EI为高电平，但是没有I信号输入，相当于键盘通电，但是没有按键被按下，此时只有EO输出为1
当有按键被按下时，GS=1,EO=0，按照优先级顺序处理输入信号I，从而输出相应的信号



### 译码器

译码器是普通编码器的逆过程，***可以将n个输入转变为2n个输出，少输入，多输出***。输出信号只有一个是1，其他都是0。所以译码器又叫唯一地址译码器

![img](https://pic4.zhimg.com/80/v2-d4577147f10065a55ff7dd5ce674a35b_1440w.jpg)

译码器也有使能信号，只有使能信号**全都**满足时，电路才会正常工作。还要特别注意输出端是否取非。
***译码器的输出实际上是输入的信号变量最小项\***，利用这点可以通过控制输入来生成逻辑函数



### 数据选择器

***有多个信号输入，需要选择一个输出***
靠什么来选择呢？靠"选择信号"
比如有四个信号输入，那么"选择信号"可以用2位二进制表示，2位二进制可以表示四种状态，即可以确定是4个中的哪一个信号输出
**"选择信号"就是译码器！**，n位"选择信号"对应2n种状态（**少对应多**），就可以选择2n个输入信号中的一个进行输出

![img](https://pic3.zhimg.com/80/v2-2f764cd30c8ad10bb80a12b64886a646_1440w.jpg)

**"选择信号"译码后，实际上是"选择信号"的逻辑函数最小项**。众多最小项中只有一个最小项mi是1，所以与输入信号D相乘后，输出信号Y=m1D1+m2D2+…+miDi+…=Di
从另一个角度看，**由于Y=m1D1+m2D2+…+miDi+…，那么通过控制Di就可以得到多个最小项的或**



### 数值比较器（比较简单）



### 一位数值比较器

直接列出真值表

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109896.jpeg)

根据真值表画出电路即可

![img](https://pic2.zhimg.com/80/v2-48f1b48a0f16f1f5d44a29943359aa59_1440w.jpg)



### 两位数值比较器

先比高位，再比低位。可以用一位数值比较器拓展而成

![img](https://pic4.zhimg.com/80/v2-f94fd40bb53fcb6f3bffaa992afc63a7_1440w.jpg)



### 多位数值比较器

可以通过串联或者并联形式，前者节约门电路，后者节约时间，太简单不再赘述。



### 加法器（比较简单）



### 半加器

直接列出真值表画出电路

![img](https://pic3.zhimg.com/80/v2-6f46a57c04e13f888d150709a5f9f9b2_1440w.jpg)



### 全加器

比较简单，先加低位再进位到高位

![img](https://pic1.zhimg.com/80/v2-b439fb7d5f723f8e8375fcefa8c30024_1440w.jpg)



### 多位加法器

串联法：过于简单不赘述
超前进位加法器：不需要等低位进位，因为加数输入时，进位数就已经确定，直接求得进位数即可
显然，第i位的进位数为：

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109253.png)

求出carry bit，剩下的就相当于无进位的全加器

![img](https://pic1.zhimg.com/80/v2-124a101dfa983f00907dadb08f9db030_1440w.jpg)



## 第五章 锁存器和触发器（重点）

这类电路具有“记忆功能”，是组合逻辑电路没有的



### 1.锁存器



### SR锁存器（两个或非门组成）

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109075.jpeg)

*锁存器的真值表如下*

**R(Reset)S(Set)Q**00保持原来的Q01110011状态不定，不允许这种状态



### 逻辑门控SR锁存器（加个使能信号）

![img](https://pic2.zhimg.com/80/v2-7b4a7e4b5e471024afac0f83201d7365_1440w.jpg)



### D(Data)锁存器



### 逻辑门控D锁存器

其实没必要上面那么复杂，当E=0时就是保持不变的状态。所以R和S信号就是相反的关系，可以用一个非门接在一起。这就是D锁存器

![img](https://pic4.zhimg.com/80/v2-fcbb5a3c3cca3ace32766cc6606e4be7_1440w.jpg)

只要电路工作，即E=1，那么它的原理就和RS锁存器一样。

> 如果D=1，相当于R=0且S=1，那么Q=1(置1)
> 如果D=0，相当于R=1且S=0，那么Q=0(置0)

有很多方式可以描述电路的功能，比如真值表、波形图等。这一章引入**特性方程**这一新方式
D锁存器的特性方程：**Q=D(电路工作时)**
之后还会引入状态转换图来描述电路



### 传输门控D锁存器

![img](https://pic3.zhimg.com/80/v2-84f10da1ee83f2f83f909653744dc86e_1440w.jpg)

传输门TG的作用就是，当电压给对了，D信号就会传过去
E=1时，TG1导通，TG2断开，Q=D
E=0时，TG2导通，TG1断开，Q保持不变



### 2.触发器

刚才讲了锁存器，锁存器是在某个信号处于高电平或者低电平的时候工作，比如使能信号E
但是触发器不一样，触发器是在某个信号**处于上升沿或者下降沿**的时候工作，这里一般是信号CP

![img](https://pic3.zhimg.com/80/v2-63e83e0d076011ce20357a052ca5f0b6_1440w.jpg)

分析如下
CP=0时，输入信号D送入主锁存器，使Q'=D
CP由0跳变到1时，从锁存器TG3打开，Q'信号送Q到端
Q'由CP跳变前的电路决定。CP跳变后，Q=Q'。换句话说，**触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号**



### D触发器

由两个D锁存器构成的触发器，就是上图，这里不再分析



### JK触发器

我们把D触发器封装一下，输入信号是D和C，输出Q和Q。再加上几个门电路，就构成了JK触发器

![img](https://pic2.zhimg.com/80/v2-6114ed100ee907b7a18786c517a97951_1440w.jpg)

如果C信号有效时，比如上升沿到来
那么可以写出JK触发器的状态方程

![img](https://pic1.zhimg.com/80/v2-8b01566ab1355bd3f06281f16f3c22f8_1440w.jpg)

当J和K取不同值的时候，电路就可以完成不同的功能。
例如，上升沿到来前，J=K=1，那么有D=Q非。**上升沿到来后**，由D触发器的特性可知，D=Q，那么此时Q=Q非，实现翻转。
**特别注意，如果上升沿迟迟不到来，那么D也就只能卡在或门的后面，不能进入D触发器从而改变Q**
这边我们可以用**状态转换图**来描述这个电路

![img](https://pic1.zhimg.com/80/v2-b2a9cdb8ae3ee1055a325f6e2de07984_1440w.jpg)



### T触发器和T'触发器

T触发器只需要将JK触发器的J和K接在一起就好了

![img](https://pic1.zhimg.com/80/v2-3aa133d0981e6fc317f4d8aa06fbd894_1440w.jpg)

写出方程如下

![img](https://gitee.com/tan-huiyu/pic/raw/master/img/202201022109318.jpeg)

T'触发器更简单了，直接把T触发器中的T接到1

![img](https://pic3.zhimg.com/80/v2-dd5b0e25f6542da215028877c5f7b81e_1440w.jpg)

写出方程如下

![img](https://pic3.zhimg.com/80/v2-76ed84733d04d27ca38c3cc0d855e95e_1440w.png)

**当上升沿来之后，Q翻转，保持住，直到下一次上升沿到来**

*总结一下，本章的内容分为锁存器和触发器。内容不难，特别要注意电路工作的条件！*



## 第六章 时序电路



### 1.时序电路基本组成和分类

![img](https://pic1.zhimg.com/80/v2-a3850927158a32bea54247eca1eac738_1440w.jpg)

*上图是时序电路的基本电路结构，存储部分由触发器构成*
在时序电路中，要弄懂电路的功能，需要三组方程，分别是**输出方程**、**状态方程**、**激励方程**
**输出方程**描述输出信号Z与输入信号X和当前电路状态Q的关系，即**Z＝F(X，Qn)**
如果输出信号Z是Q的单值函数，该电路是摩尔型电路；如果Z是二元函数，该电路是米里型电路。这本教材讨论**摩尔型电路**
**激励方程**描述触发器的输入Y与X和Q的关系，即**Y＝F(X，Qn)**
**状态方程**描述触发器下一状态与当前状态和Y的关系，即**Qn+1＝F(Y，Qn)**
**激励方程**和**状态方程**可以通过**触发器特性方程**联系起来



### 2.同步时序电路分析

> 1.大致了解电路构成，判断触发器类型，写出特性方程
> 2.写出激励方程和输出方程（也许不需要）
> 3.把激励方程代入特性方程，就可以写出状态方程，即Qn+1的表达式
> 4.画出状态转换表
> 5.画出状态转换图，确定功能
> 6.可以关心一下电路的自启动问题



### 3.同步时序逻辑电路的设计

> 1.逻辑抽象，建立最初的状态图或者状态表
> 2.状态化简，合并等价状态（如果在相同的输入下输出相同或者相互变化就叫等价）
> 3.状态分配，n个触发器可以确定2n个状态(highly encoding)
> 4.选择触发器的类型
> 5.求出电路的激励方程和输出方程
> 6.画出逻辑图并检查自启动能力