---
# 常用定义
title: "Verilog入门笔记：第6章 函数"
date: 2023-2-6    # 创建时间
lastmod: 2023-01-20 # 最后修改时间
draft: false                       # 是否是草稿？
tags: ["Verilog", "IC", "开发"]  # 标签
categories: ["Verilog"]              # 分类
author: "李尚坤"                  # 作者

# 用户自定义
# 你可以选择 关闭(false) 或者 打开(true) 以下选项
comment: false   # 关闭评论
toc: true       # 关闭文章目录
# 你同样可以自定义文章的版权规则
contentCopyright: '<a rel="license noopener" href="https://creativecommons.org/licenses/by-nc-nd/4.0/" target="_blank">CC BY-NC-ND 4.0</a>'
reward: false	 # 关闭打赏
mathjax: true    # 打开 mathjax
---

# CHAPTER 6

## 6.1 Verilog函数

### 函数 function

- 在模块中定义，位置任意，在模块的任何地方引用，作用范围局限在此模块

  - 不含延迟、时序或时序逻辑控制

  - 至少一个输入变量

  - 只有一个返回值，没有输出

  - 不含非阻塞赋值语句

  - 函数可以调用其他函数

    ```verilog
    function [range-1:0]     function_id ;//声明一个宽度为range，名字为function_id的寄存器变量，返回值通过这个传递
    input_declaration ;
     other_declaration ;
    procedural_statement ;
    endfunction
    ```

  - 函数调用

    ```verilog
    function_id(input1, input2, …);
    ```

  - 函数声明时，也可以在函数名后加一个括号，将input括起来

    ```verilog
    function [N-1:0]     data_rvs（
    input     [N-1:0] data_in 
        ......
        ） ;
    ```

### 常数函数

- 在仿真开始之前，在编译期间就计算出结果为常数的函数
- 不允许访问全局变量或者调用系统函数，可调用另一个常数函数

### automatic函数

- verliog函数中局部变量为静态的，每次调用时局部变量使用同一个存储空间。如果某个函数在两个不同地方同时调用，两个函数调用行为对同一地址操作，导致不确定的函数结果
- 使用`automatic`对函数进行说明，调用时自动分配内存空间

### 数码管译码

- 用信号 abcdefg 来控制光亮控制端，用信号 csn 来控制片选，4 位 10 进制的数字个十百千位分别用 4 个 4bit 信号 single_digit, ten_digit, hundred_digit, kilo_digit 来表示，则一个数码管的显示设计可以描述如下

  ```verilog
  module digital_tube
       (
        input             clk ,
        input             rstn ,
        input             en ,
   
        input [3:0]       single_digit ,
        input [3:0]       ten_digit ,
        input [3:0]       hundred_digit ,
        input [3:0]       kilo_digit ,
   
        output reg [3:0]  csn , //chip select, low-available
        output reg [6:0]  abcdefg        //light control
        );
   
      reg [1:0]            scan_r ;  //scan_ctrl
      always @ (posedge clk or negedge rstn) begin
          if(!rstn)begin
              csn            <= 4'b1111;
              abcdefg        <= 'd0;
              scan_r         <= 3'd0;
          end
          else if (en) begin
              case(scan_r)
              2'd0:begin
                  scan_r    <= 3'd1;
                  csn       <= 4'b0111;     //select single digit
                  abcdefg   <= dt_translate(single_digit);
              end
              2'd1:begin
                  scan_r    <= 3'd2;
                  csn       <= 4'b1011;     //select ten digit
                  abcdefg   <= dt_translate(ten_digit);
              end
              2'd2:begin
                  scan_r    <= 3'd3;
                  csn       <= 4'b1101;     //select hundred digit
                  abcdefg   <= dt_translate(hundred_digit);
              end
              2'd3:begin
                  scan_r    <= 3'd0;
                  csn       <= 4'b1110;     //select kilo digit
                  abcdefg   <= dt_translate(kilo_digit);
              end
              endcase
          end
      end
   
      /*------------ translate function -------*/
      function [6:0] dt_translate;
          input [3:0]   data;
          begin
          case(data)
              4'd0: dt_translate = 7'b1111110;     //number 0 -> 0x7e
              4'd1: dt_translate = 7'b0110000;     //number 1 -> 0x30
              4'd2: dt_translate = 7'b1101101;     //number 2 -> 0x6d
              4'd3: dt_translate = 7'b1111001;     //number 3 -> 0x79
              4'd4: dt_translate = 7'b0110011;     //number 4 -> 0x33
              4'd5: dt_translate = 7'b1011011;     //number 5 -> 0x5b
              4'd6: dt_translate = 7'b1011111;     //number 6 -> 0x5f
              4'd7: dt_translate = 7'b1110000;     //number 7 -> 0x70
              4'd8: dt_translate = 7'b1111111;     //number 8 -> 0x7f
              4'd9: dt_translate = 7'b1111011;     //number 9 -> 0x7b
          endcase
          end
      endfunction
   
  endmodule
  ```

## 6.2 Verilog任务

### 任务与函数的区别

- 任务task也可以用来描述共同的代码段，并在模块内任意位置被调用
- 函数一般用于组合逻辑，任务不仅可以组合逻辑，还包含时序控制
- ![截屏2023-02-02 15.08.01](/imag/Verilog/picture2.png)

### 任务task

- 在模块中定义，位置任意，在模块的任何地方引用，作用范围局限在此模块

- 出现下面任意一种条件时，必须使用任务而非函数

  - 子程序中包含时序逻辑控制，延迟、事件控制
  - 没有输入变量
  - 没有输出或者输出端的数量大于1

  ```verilog
  task       task_id ;
      port_declaration ;
      procedural_statement ;
  endtask
  ```

- 任务可单独作为一条语句出现在initial或者always语句中

  ```verilog
  task_id(input1, input2, …,outpu1, output2, …);
  ```

### 任务操作全局变量

- 任务内部变量也只有在任务中可见，如果想具体观察任务中对变量的操作过程，需要将观察的变量声明在模块之内、任务之外，可谓之"全局变量"

```verilog
//way1 to decirbe clk generating, not work
task clk_rvs_iner ;
        output    clk_no_rvs ;
        # 5 ;     clk_no_rvs = 0 ;
        # 5 ;     clk_no_rvs = 1 ;
endtask 
reg          clk_test1 ;
always clk_rvs_iner(clk_test1);

//way2: use task to operate global varialbes to generating clk
reg          clk_test2 ;
task clk_rvs_global ;
        # 5 ;     clk_test2 = 0 ;
        # 5 ;     clk_test2 = 1 ;
endtask // clk_rvs_iner
always clk_rvs_global;
```

- 第一种方法将无法产生翻转的时钟信号，只是恒为1；第二种方法可以产生翻转的时钟信号

### automatic任务

- 同函数
- 如果一任务代码被2处及以上调用，一定要用关键字automatic声明

## 6.3 Verilog状态机

### 状态机类型

- 用于同步时序逻辑的设计
- Moore状态机和Mealy状态机

**Moore状态机**

- 状态机的输出只与当前状态有关，与当前输入无关

**Mealy状态机**

- 状态机的输出与当前状态和输入都有关

### 自动售货机

**自动售卖机的功能描述如下**

饮料单价 2 元，该售卖机只能接受 0.5 元、1 元的硬币。考虑找零和出货。投币和出货过程都是一次一次的进行，不会出现一次性投入多币或一次性出货多瓶饮料的现象。每一轮售卖机接受投币、出货、找零完成后，才能进入到新的自动售卖状态。

![Uep0FDU5QLlSBjKZ](/imag/Verilog/picture3.png)

- coin=1代表投入0.5元硬币，coin=2代表投入1元硬币

### 状态机设计：3段式

**状态机设计如下：**

1. 首先，根据状态机的个数确定状态机编码。利用编码给状态寄存器赋值，代码可读性更好。
2. 状态机第一段，时序逻辑，非阻塞赋值，传递寄存器的状态。
3. 状态机第二段，组合逻辑，阻塞赋值，根据当前状态和当前输入，确定下一个状态机的状态。
4. 状态机第三段，时序逻辑，非阻塞赋值，因为是 Mealy 型状态机，根据当前状态和当前输入，确定输出信号。

### 状态机修改：2段式

- 将2，3段合并

## 6.4 竞争与冒险

### 产生原因

数字电路中，信号传输与状态变化需要一定时间：

- 在组合逻辑电路中，不同路径的输入信号变化传输到同一点门级电路时，在时间上有先有后，这种先后所形成的时间差称为竞争（Competition）
- 由于竞争的存在，输出信号需要经过一段时间才能达到期望状态，过渡时间内可能产生瞬间的错误输出，例如尖峰脉冲。这种现象被称为冒险（Hazard）

### 判断方法

**代数法**

保持一个变量固定不动，将剩余其他变量用 0 或 1 代替，如果最后逻辑表达式能化简成：

$Y=A+A'$或者$Y=A·A'$，则存在竞争与冒险

**卡诺图法**

有两个相切的卡诺圈，并且相切处没有其他卡诺图包围，就会出现竞争与冒险

### 消除方法

1. 增加滤波电容
2. 修改逻辑，增加冗余项
3. 使用时钟同步电路，利用触发器进行打拍延迟

### Verilog书写规范

1. 时序电路，用非阻塞赋值
2. 组合电路，用阻塞赋值
3. 同一个always块中，用非阻塞赋值
4. 同一个always块中，不要既用阻塞，又用非阻塞
5. 不要在多个always块中为同一个变量赋值
6. 避免latch产生