{"patent_id": "10-2023-0059717", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0162744", "출원번호": "10-2023-0059717", "발명의 명칭": "스파이크 뉴럴 네트워크 회로 및 그것의 동작 방법", "출원인": "한국전자통신연구원", "발명자": "오광일"}}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "스파이크 입력을 생성하도록 구성된 축색 돌기;상기 스파이크 입력에 응답하여, 가중치 연산을 수행하고, 상기 가중치 연산을 기반으로 멤브레인 신호를 생성하도록 구성된 시냅스; 및상기 멤브레인 신호를 누적하여 스파이크 출력을 생성하도록 구성된 뉴런을 포함하고, 상기 뉴런은:상기 멤브레인 신호가 누적된 멤브레인 노드의 전위 및 기준 전위를 비교하고, 비교 결과를 기반으로 발화하는발화부;상기 멤브레인 노드와 연결된 복수의 멤브레인 커패시터들;상기 발화부의 발화를 기반으로, 복수의 스위칭 신호들을 출력하도록 구성된 스위치 제어기;상기 스위칭 신호에 응답하여 상기 복수의 멤브레인 커패시터들 각각을 전원 전압 및 접지 전압 중 하나와 연결되도록 구성된 복수의 스위치들; 및상기 복수의 스위칭 신호들 및 상기 발화부의 발화를 기반으로, 상기 스파이크 출력을 생성하도록 구성된 스파이크 출력 생성기를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 뉴런은:상기 발화부의 출력을 반전하도록 구성된 제1 인버터; 및상기 제1 인버터의 출력을 반전하도록 구성된 제2 인버터를 더 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 스위치 제어기는 상기 제2 인버터의 출력에 응답하여, 상기 복수의 스위칭 신호들을 생성하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서, 상기 스위치 제어기는:상기 제1 인버터의 출력에 응답하여, 입력 신호를 기반으로 출력 신호를 생성하도록 구성된 복수의 플립플롭들;및상기 복수의 플립플롭들 각각은 상기 스파이크 출력에 응답하여 초기화되고,상기 복수의 플립플롭들 각각은 케스케이드로 연결되고,상기 복수의 플립플롭들의 출력은 상기 복수의 스위칭 신호들에 각각 대응하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 2 항에 있어서,공개특허 10-2024-0162744-3-상기 시냅스는:디지털 가중치 데이터를 저장하도록 구성된 메모리;상기 디지털 가중치 데이터를 아날로그 전류로 변환하는 전류 디지털 아날로그 변환기; 및상기 스파이크 입력에 응답하여, 상기 아날로그 전류를 생성된 상기 멤브레인 신호로서 상기 뉴런에 전달하는시냅스 연산기를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 2 항에 있어서,상기 발화부는:상기 기준 전위와 상기 멤브레인 노드의 전위를 비교하여 스파이크를 생성하는 비교부;상기 비교부의 출력을 기반으로, 일정 시간 지연된 신호를 생성 하는 지연부; 및상기 지연된 신호에 응답하여, 상기 멤브레인 노드의 전위를 전원 노드의 전위로 초기화하는 초기화 부를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 2 항에 있어서,상기 기준 전위는 전원 노드의 전위에 상기 멤브레인 커패시터의 개수를 곱하고, 이를 상기 멤브레인 커패시터의 개수보다 하나 적은 값으로 나눈 값으로 하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "스파이크 뉴럴 네트워크 회로의 동작 방법에 있어서,시냅스가 축색돌기로부터 스파이크 입력을 수신하여, 가중치를 기반으로 멤브레인 신호를 생성하는 단계;상기 멤브레인 신호를 뉴런의 멤브레인 노드에 누적하여, 상기 멤브레인 노드의 전위가 낮아지는 단계;상기 멤브레인 노드의 전위가 기준 전위보다 낮아지는 경우, 상기 뉴런의 발화부가 발화하여 발화 신호를 생성하는 단계;상기 발화 신호에 응답하여, 스위치 제어기가 상기 멤브레인 커패시터들을 불활성화하는 스위칭 신호들을 생성하는 단계;상기 스위칭 신호들, 및 상기 발화 신호를 기반으로 스파이크 출력 생성기가스파이크 출력을 생성하는 단계를포함하는 동작 방법."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 복수의 멤브레인 커패시터들은 전기 용량이 모두 동일한 멤브레인 커패시터로 구성되는 동작 방법."}
{"patent_id": "10-2023-0059717", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서,상기 기준 전위는 전원 노드의 전위에 상기 멤브레인 커패시터의 개수를 곱하고, 이를 상기 멤브레인 커패시터의 개수보다 하나 적은 값으로 나눈 값으로 하는 동작 방법."}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시에 따른 스파이크 뉴럴 네트워크 회로는 스파이크 입력을 생성하도록 구성된 축색 돌기; 스파이크 입력에 응답하여, 가중치 연산을 수행하고, 가중치 연산을 기반으로 멤브레인 신호를 생성하도록 구성된 시냅스; 및 멤 브레인 신호를 누적하여 스파이크 출력을 생성하도록 구성된 뉴런을 포함하고, 뉴런은: 멤브레인 신호가 누적된 멤브레인 노드의 전위 및 기준 전위를 비교하고, 비교 결과를 기반으로 발화하는 발화부; 멤브레인 노드와 연결 된 복수의 멤브레인 커패시터들; 발화부의 발화를 기반으로, 복수의 스위칭 신호들을 출력하도록 구성된 스위치 제어기; 스위칭 신호에 응답하여 복수의 멤브레인 커패시터들 각각을 전원 전압 및 접지 전압 중 하나와 연결되 도록 구성된 복수의 스위치들; 및 복수의 스위칭 신호들 및 발화부의 발화를 기반으로, 스파이크 출력을 생성하 도록 구성된 스파이크 출력 생성기를 포함한다."}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 스파이크 뉴럴 네트워크 회로와 관계된 것으로, 보다 상세하게는 확대된 멤브레인 연산 동작 범위를 갖는 스파이크 뉴럴 네트워크 회로와 관계된다."}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스파이크 뉴럴 네트워크(SNN; Spike Neural Network)는 인가되는 입력에 대해 네트워크 연산을 기반으로, 인공 지능 네트워크를 구현할 수 있는 하나의 방법이다. SNN은 종래의 다른 인공 신경망과 달리, 입력 수신 및 신호 전달을 특정 크기의 수치(value)로 하지 않고, 매우 짧은 시간 폭을 갖는 펄스(pulse) 또는 스파이크(spike)의 형태로 연산을 한다. SNN은 특정 주기의 입력 스파이크를 인가하는 축색 돌기(axon), 스파이크 출력을 발화하는 뉴런(neuron), 입력 스파이크 및 출력 스파이크 사이의 관계의 네트워크 연산을 할 수 있는 시냅스(Synapse)를 포함할 수 있다. 시 냅스는 저장된 입력 스파이크 및 출력 스파이크의 관계를 정의하는 가중치를 기반으로, 전달받은 입력 스파이크 에 네트워크 연산을 하여 그 결과인 멤브레인 신호를 뉴런에 전달할 수 있다. 뉴런은 시냅스로부터 전달받은 멤 브레인 신호의 누적을 기반으로 발화 여부를 결정하여 스파이크 출력을 생성할 수 있다. 상술한 SNN은 반도체 회로로 구현될 수 있다. MOSFET을 이용한 반도체 회로로 구현된 SNN에서 시냅스 연산은 전 하 연산의 형태로 구현될 수 있다. 반도체 회로로 구현된 시냅스는 예를 들어, 스파이크 입력을 게이트 노드로 갖고, 뉴런과 가중치 데이터 사이에 연결되는 모스펫으로 구현될 수 있다. 반도체 회로로 스파이크 네트워크 회 로를 구현함에 있어, 전류원이 포화 영역에서 동작할 수 있도록 보장함이 중요하다. 이를 위해, 뉴런의 임계 전 압은 멤브레인 전압이 과도하게 상승하지 않도록 설정될 수 있다. 이는 멤브레인의 동적 범위가 한정되는 결과 로 이어질 수 있다. 한정된 멤브레인 동적 범위는 전하 연산 오류를 야기할 수 있으며, 전하 연산 오류는 시냅 스에 저장된 가중치가 큰 경우에 심해질 수 있다."}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 시냅스 및 뉴런 내부의 전류원의 포화 영역에서의 동작을 보장함과 동시에, 스파이크 뉴럴 네트워크 의 전하 연산을 정확도를 향상하기 위한 장치를 제공함에 목적이 있다."}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시에 따른 스파이크 뉴럴 네트워크 회로는 스파이크 입력을 생성하도록 구성된 축색 돌기; 상기 스파이크 입력에 응답하여, 가중치 연산을 수행하고, 상기 가중치 연산을 기반으로 멤브레인 신호를 생성하도록 구성된 시냅스; 및 상기 멤브레인 신호를 누적하여 스파이크 출력을 생성하도록 구성된 뉴런을 포함하고, 상기 뉴런은: 상기 멤브레인 신호가 누적된 멤브레인 노드의 전위 및 기준 전위를 비교하고, 상기 비교 결과를 기반으로 발화 하는 발화부; 상기 멤브레인 노드와 연결된 복수의 멤브레인 커패시터들; 상기 발화부의 발화를 기반으로, 복수 의 스위칭 신호들을 출력하도록 구성된 스위치 제어기; 상기 스위칭 신호에 응답하여 상기 복수의 멤브레인 커 패시터들 각각을 전원 전압 및 접지 전압 중 하나와 연결되도록 구성된 복수의 스위치들; 및 상기 복수의 스위 칭 신호들 및 상기 발화부의 발화를 기반으로, 상기 스파이크 출력을 생성하도록 구성된 스파이크 출력 생성기 를 포함한다. 본 개시에 따른 스파이크 뉴럴 네트워크 회로의 동작 방법은 시냅스가 축색돌기로부터 스파이크 입력을 수신하 여, 가중치를 기반으로 멤브레인 신호를 생성하는 단계; 상기 멤브레인 신호를 뉴런의 멤브레인 노드에 누적하 여, 상기 멤브레인 노드의 전위가 낮아지는 단계; 상기 멤브레인 노드의 전위가 기준 전위보다 낮아지는 경우, 상기 뉴런의 발화부가 발화하여 발화 신호를 생성하는 단계; 상기 발화 신호에 응답하여, 상기 멤브레인 커패시 터들을 불활성화하는 스위칭 신호들을 생성하는 단계; 상기 스위칭 신호들, 및 상기 발화 신호를 기반으로 스파 이크 출력을 생성하는 단계를 포함한다."}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시에 따르면, 반도체 회로로 구현된 스파이크 뉴럴 네트워크에서 시냅스 회로의 전류원의 포화영역 동작을 보장함과 동시에 멤브레인 노드의 동적 범위를 확대할 수 있는 회로가 제공된다. 이를 기반으로, 전하 연산의 정확도가 향상된 스파이크 뉴럴 네트워크 회로가 제공된다."}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다. 도 1은 스파이크 뉴럴 네트워크(SNN; Spike Neural Network)를 도시한 도면이다. 도 1을 참조하면, 스파이크 뉴 럴 네트워크(SNN)은 축색 돌기 회로(AXC; Axon Circuit), 시냅스 회로(SYC; Synapse Circuit), 및 뉴런 회로 (NUC; Neuron Circuit)를 포함할 수 있다. 예를 들어, 스파이크 뉴럴 네트워크(SNN)는 축색 돌기 회로(AXC)에서 생성된 스파이크 입력들(SP1~SPn)을 시냅스 회로(SYC)에 전달할 수 있다. 시냅스 회로(SYC)는 전달 받은 스파이 크 입력(SP1~SPn)들 및 저장된 가중치(weight)를 기반으로 가중치 연산을 하고, 연산 결과인 멤브레인 신호들 (MS1~MSm)을 생성할 수 있다. 시냅스 회로(SYC)는 생성된 멤브레인 신호들(MS1~MSm)을 뉴런 회로(NUC)에 전달할 수 있다. 뉴런 회로(NUC)는 수신한 멤브레인 신호들(MS1~MSm)을 기반으로, 스파이크 출력들(SO1~SOm)을 생성할 수 있다. 축색 돌기 회로(AXC)는 스파이크 입력들(SP1~SPn)을 생성할 수 있다. 일 실시 예에서, 축색 돌기 회로(AXC)는 n 개의 스파이크 입력들(SP1~SPn)을 생성할 수 있다. 축색 돌기 회로(AXC)는 입력 펄스의 인가 주기를 기반으로 뉴런 회로(NUC)에서 멤브레인 신호들(MS1~MSm)의 누적 정도를 결정할 수 있다. 축색 돌기 회로(AXC)는 생성한 스파이크 입력들(SP1~SPn)을 시냅스 회로(SYC)에 전달할 수 있다. 축색 돌기 회로(AXC)는 복수의 축색 돌기(AX; Axon)을 포함할 수 있다. 도 1을 참조하면, 축색 돌기 회로(AXC) 는 n개의 축색 돌기(AX1~AXn)를 포함할 수 있다. n개의 축색 돌기(AX1~AXn) 각각은 독립적으로 대응하는 스파이 크 입력들(SP1~SPn)을 생성할 수 있다. 축색 돌기(AX1~AXn) 각각은 대응하는 시냅스들(SY11~SYNM)에 생성한 스 파이크 입력들(SP1~SPn)을 전달할 수 있다. 시냅스 회로(SYC: synaptic circuit)는 축색 돌기 회로(AXC)로부터 전달 받은 스파이크 입력들(SP1~SPn)을 시 냅스(SY11~SYNM)를 통해 연산하여 연산 결과인 멤브레인 신호들(MS1~MSm)을 생성할 수 있다. 일 실시 예에서, 시냅스 회로(SYC)는 복수의 시냅스들(SY11~SYNM)을 포함할 수 있다. 예를 들어, 시냅스 회로(SYC)는 N개의 스파 이크 입력(SP1~SPn)를 수신하여 M개의 멤브레인 신호들(MS1~MSm)을 생성하는 복수의 시냅스들(SY11~SYNM)을 포 함할 수 있다. 도 1을 참조하면, 시냅스 회로(SYC)는 N개의 행 및 M개의 열의 격자형(N x M)으로 배치된 복수의 시냅스들(SY11~SYNM)을 포함할 수 있다. 시냅스 회로(SYC)는 생성된 복수의 멤브레인 신호들(MS1~MSm)을 뉴런 회로(NUC)에 전달할 수 있다. 시냅스들(SY11~SYNM) 각각은 스파이크 입력들(SP1~SPn)에 시냅스 가중치(synapse weight)를 적용하여 연산 결과 즉, 멤브레인 신호들(MS1~MSm)을 생성할 수 있다. 시냅스 가중치는 뉴런(NU)과 축색 돌기(AX) 사이의 연결 여부 및 연결 강도를 결정할 수 있다. 시냅스들(SY11~SYNM) 각각은 생성된 멤브레인 신호들(MS1~MSm)을 대응하는 뉴 런들(NU1~NUm)에 전달할 수 있다. 예를 들어, 제1 행 제M 열 시냅스(SY1M)에서 생성된 제m 멤브레인 신호(MSm)는 대응하는 제m 뉴런(NEm)에 전달될 수 있다. 뉴런 회로(NUC; Neuron Circuit)는 시냅스 회로(SYC)로부터 수신한 멤브레인 신호들(MS1~MSm)을 기반으로, 스파 이크 출력들(SO1~SOm)을 생성할 수 있다. 도 1을 참조하면, 뉴런 회로(NUC)는 복수의 뉴런들(NU1~NUm)을 포함할 수 있다. 복수의 뉴런(NU)은 멤브레인 노드들(MN1~MNm)로 각각 연결된 발화부(NE1~NEm), 및 멤브레인 커패시터 들(MC10~MCm0)를 포함할 수 있다. 예를 들어, 제1 멤브레인 노드(MN1)에서, 제1 발화부(NE1), 및 제1 멤브레인 커패시터(MC10)가 서로 연결될 수 있고, 시냅스 회로(SYC)의 제1 열에 위치한 복수의 시냅스들(SY11~SYN1)과 연 결될 수 있다. 멤브레인 커패시터(MC; membrane capacitor)는 멤브레인 노드(MN)의 전하를 저장할 수 있다. 도 1을 참조하면, 멤브레인 커패시터들(MC1~MCm)의 일단은 접지되고, 타단은 대응하는 멤브레인 노드들(MN1~MNm)에 연결될 수 있 다. 멤브레인 커패시터(MC)는 시냅스 회로(SYC)로부터 수신한 멤브레인 신호(MS)에 포함된 전하(또는 전류)를 저장할 수 있다. 발화부(NE1~NEm)은 대응하는 멤브레인 커패시터들(MC10~MCm0) 각각에 누적된 전위와 임계 전위(threshold) 값의 비교를 기반으로 발화(Firing)할 수 있다. 일 실시 예에서, 발화부(NE)는 멤브레인 노드(MN)의 전위가 임계 전 위보다 낮아지는 시점에서 발화하여, 스파이크 출력(SO)을 생성할 수 있다. 일 실시 예에서, 발화부(NE)은 멤브 레인 노드(MN)의 전위가 임계 전위보다 높아지는 시점에 발화하여, 스파이크 출력(SO)을 생성할 수 있다. 도 2는 도 1에 도시된 시냅스 회로(SYC) 내부의 시냅스(SY)를 세부적으로 도시한 도면이다. 도 2를 통해, 시냅 스(SY)가 축색 돌기(AX)로부터 수신한 스파이크 입력(SP)에 시냅스 가중치를 적용하는 과정이 설명된다. 도 2를 참조하면, 시냅스(SY)는 메모리, 전류 디지털 아날로그 변환기(I-DAC; Current Digital Analog Converter), 및 시냅스 연산기(SYW)를 포함할 수 있다. 메모리는 시냅스의 가중치를 포함할 수 있다. 일 실시 예에서, 메모리는 시냅스의 가중치 데이터 (DWD)를 디지털 비트 형태로 저장할 수 있다. 예를 들어, 도 2를 참조하면, 메모리 8-bit 형태의 가중치 데이터(DWD)를 저장할 수 있다. 메모리에 저장된 가중치 데이터(DWD)는 스파이크 입력(SP) 및 멤브레인 신 호(MS) 간의 연결 여부, 및 연결 강도의 정보를 포함할 수 있다. 메모리는 전류 디지털 아날로그 변환기 에 가중치 데이터(DWD)를 제공할 수 있다. 상술한 내용은 예시적인 것이며, 메모리가 저장한 가중치 데이터(DWD)의 크기는 8-bit 외에도 다양한 길이를 가질 수 있다. 전류 디지털 아날로그 변환기는 메모리로부터 제공 받은 디지털 형태의 가중치 데이터(DWD)를 아날로 그 형태의 데이터로 변환할 수 있다. 일 실시 예에서, 전류 디지털 아날로그 변환기는 가중치 데이터(DWD) 값의 크기를 기반으로, 디지털 형태의 가중치 데이터(DWD)에 대응하는 아날로그 전류(CAC)로 변환할 수 있다. 예를 들어, 전류 디지털 아날로그 변환기는 1010과 같은 4-bit 가중치 데이터(DWD)를 수신한 경우, 0001과 같은 데이터를 수신한 경우보다 10배의 전류를 생성함으로써, 디지털 아날로그 변환을 수행할 수 있다. 본 개시 의 일 실시 예에 따른 전류 디지털 아날로그 변환기의 상세한 동작은 도 3을 참조하여 후술한다. 시냅스 연산기(SYW)는 수신한 스파이크 입력(SP)에 가중치 연산을 수행할 수 있다. 시냅스 연산기(SYW)은 제1 입력으로 축색 돌기(AX)로부터 제공되는 스파이크 입력(SP)를 수신할 수 있다. 시냅스 연산기(SYW)는 제2 입력 으로 전류 디지털 아날로그 변환기로부터 생성된 아날로그 전류(CAC)를 수신할 수 있다. 시냅스 연산기 (SYW)는 제1 입력 및 제2 입력을 기반으로 가중치 연산을 수행하고, 그 결과인 멤브레인 신호(MS)를 생성할 수 있다. 생성된 멤브레인 신호(MS)는 시냅스 노드(SN)를 통해 대응하는 뉴런(NU)에 전달될 수 있다. 예를 들어, 도 2를 참조하면, 시냅스 연산기(SYW)는 시냅스 노드(SN)와 전류 디지털 아날로그 변환기간에 연결되고, 게이트 노드로 스파이크 입력(SP)을 갖는 NMOS일 수 있다. 도 3은 도 2에 도시된 전류 디지털 아날로그 변환기를 세부적으로 도시한 도면이다. 도 2 및 도 3을 통해 가중치 데이터(DWD)를 아날로그 전류(CAC)로 변환하는 과정이 설명된다. 도 3을 참조하면, 전류 디지털 아날로 그 변환기는 복수의 스위치들, 및 복수의 전류원들을 포함할 수 있다. 예를 들어, 가중치 데이 터(DWD)의 값에 따라, 가중치 데이터(DWD)에 대응하는 각각의 복수의 스위치들의 온-오프(on-off)가 결정 되고, 복수의 스위치들에 대응하는 각각의 전류원들으로부터 생성된 전류는 시냅스 연산기(SYW)로부 터 흘러 나올 수 있다. 복수의 스위치들은 가중치 데이터(DWD)를 기반으로, 동작할 수 있다. 예를 들어, 스위치에 대응하는 비트 의 값이 1인 경우, 턴-온될 수 있고, 대응하는 비트의 값이 0인 경우 스위치는 턴-오프될 수 있다. 복수의 스위 치들 내부의 개별 스위치의 개수는 가중치 데이터(DWD)의 비트들의 자릿수에 대응할 수 있다. 예를 들어,가중치 데이터(DWD)가 n-bit의 2진 데이터인 경우, 복수의 스위치들은 n개의 개별 스위치들을 포함할 수 있다. 복수의 전류원들은 멤브레인 신호(MS)의 기반이 되는 전류를 생성할 수 있다. 일 실시 예에서, 복수의 전 류원들은 복수의 NMOS로 구현될 수 있다. 예를 들어, 복수의 전류원들의 포화 영역의 동작을 보장하 도록, Vbias가 복수의 NMOS들의 게이트 노드에 설정될 수 있다. 복수의 NMOS들 각각은 접지 노드와 스위치 사이 에 병렬로 연결될 수 있다. 일 실시 예에서, 복수의 전류원들은 각각 단위 전류의 2의 거듭제곱 배율의 전류를 생성하도록 디자인될 수 있다. 도 3을 참조하면, 단위 전류(I)에 대해서, 2배, 4배, 8배, 내지 128배의 전류를 생성하도록 복수의 전 류원들은 설계될 수 있다. 예를 들어, 복수의 전류원들 내부의 NMOS는 단위 전류를 생성하는 NMOS의 W/L 값을 기준으로, 2의 거듭 제곱 배의 W/L을 갖도록 디자인될 수 있다. 보다 상세한 예로써, 2(W/L), 4(W/L), 내지 128(W/L)을 NMOS가 갖도록 디자인될 수 있다. 상술한 내용은 가중치 데이터(DWD)가 8-bit인 경우를 기준으로 기술되었으나, 이에 국한되지 않고, SNN의 용도 에 따른 다양한 비트의 길이에 대응하여, 복수의 스위치들의 개별 스위치들의 개수, 및 복수의 전류원들 의 개별 전류원들의 개수 및 생성하는 전류의 크기는 상이할 수 있다. 도 4는 본 개시의 일 실시 예에 따라, 도 1에 도시된 뉴런 회로(NUC) 내부의 뉴런들(NU1~NUm) 중 하나를 세부적 으로 도시한 도면이다. 도 4를 통해, 뉴런(NU)이 발화(firing)하는 과정이 설명된다. 도 4를 참조하면, 뉴런 (NU)은 멤브레인 커패시터(MC), 발화부(NE), 및 인버터(INV)를 포함할 수 있다. 예를 들어, 뉴런(NU)은 멤브레 인 노드(MN)의 전위가 기준 전위(Verf)보다 낮아지는 경우, 발화부(NE)의 발화 신호(NEO)를 생성하고, 이를 인 버터(INV)를 통해 반전하여 스파이크 출력을 생성할 수 있다. 이하에서, 뉴런(NU)의 각 구성과 동작을 상세히 설명한다. 발화부(NE)는 멤브레인 노드(MN)의 전위를 기반으로, 뉴런(NU)의 발화를 할 수 있다. 발화부(NE)는 멤브레인 노 드(MN)의 전위를 입력으로 제공 받아, 발화 신호(NEO)를 출력할 수 있다. 도 4를 참조하면, 발화부(NE)는 비교 기(COM), 지연기(DEL), 및 초기화 부(RESET)를 포함할 수 있다. 비교기(COM)는 멤브레인 노드(MN)의 전위와 기준 전위(Vref)를 비교하고, 비교 결과를 기반으로 발화할 수 있다. 도 4를 참조하면, 멤브레인 노드(MN)는 비교기(COM)의 비반전 입력단(+)에 연결되고, 기준 전위(Vref)는 반전 입력단(-)에 연결될 수 있다. 비교기(COM)의 출력은 제1 노드(N1)를 통해, 인버터(INV) 및 지연기(DEL)에 제공될 수 있다. 일 실시 예에서, 비교기(COM)는 기준 전위(Vref)에 비해, 멤브레인 노드(MN)의 전압이 낮아지 는 경우 발화할 수 있다. 예를 들어, 비교기(COM)는 멤브레인 노드(MN)의 전위가 기준 전위(Vref)보다 기준 전 위보다 높은 경우 출력을 1로 내보낼 수 있고, 멤브레인 노드(MN)의 전위가 기준 전위(Vref)보다 낮아지는 경우 0으로 발화할 수 있다. 비교기(COM)의 출력은 발화부(NE)의 발화 신호(NEO)로 제공될 수 있다. 지연기(DEL)는 비교기(COM)의 출력을 일정 시간 지연시켜 초기화 부(RESET)에 전달하도록 할 수 있다. 도 4를 참조하면, 지연기(DEL)는 제1 노드(N1)와 초기화 부(RESET) 사이에 연결될 수 있다. 예를 들어, 지연기(DEL)는 비교기(COM)의 출력을 일정 시간 지연 시킨 다음, 비교기(COM)의 출력을 초기화 부(RESET)에 전달할 수 있다. 초기화 부(RESET)은 비교기(COM)가 발화한 다음, 멤브레인 노드(MN)의 전위를 특정 전압으로 초기화할 수 있다. 예를 들어, 초기화 부(RESET)는 지연기(DEL)로부터 지연된 비교기(COM)의 출력을 전달받는 경우, 멤브레인 노드 (MN)의 전위를 전원 노드의 전위(VDD)로 초기화할 수 있다. 일 실시 예에서, 초기화 부(RESET)은 PMOS(PM)를 포 함할 수 있다. PMOS(PM)는 전원 노드와 멤브레인 노드(MN) 사이에 연결되고 지연기(DEL)와 연결된 게이트 노드 를 가질 수 있다. PMOS(PM)는 비교기 스파이크 출력이 전달되는 경우, 턴 온(turn-on)되고, 멤브레인 노드 (MN)의 전위는 상승하고, 전원 노드의 전위(VDD)과 같아질 수 있다. 인버터(INV)는 발화부(NE)의 출력을 반전할 수 있다. 도 4를 참조하면, 인버터(INV)의 입력은 제1 노드(N1)에 연결되고, 인버터(INV)의 출력은 스파이크 출력(SO)이 될 수 있다. 인버터(INV)를 통해, 뉴런(NU)은 비교기 (COM)의 출력을 반전하여, 0에서 1로 발화할 수 있다. 초기화 된 뉴런(NU)은 다시 멤브레인 신호(MS)를 수신하고, 멤브레인 신호(MS)의 전하를 멤브레인 커패시터(M C)에 누적할 수 있다. 비교기(COM)는 누적된 멤브레인 신호(MS)에 따라, 멤브레인 노드(MN)의 전위가 기준 전위 (Vref)보다 낮아지는 경우, 발화(firing)할 수 있다. 뉴런(NU)은 상술한 과정을 반복할 수 있다. 도 5는 본 개시의 일 실시 예에 따라, 도 4에 도시된 비교기(COM)를 세부적으로 도시한 도면이다. 도 5를 통해 비교기(COM)를 반도체 회로로 구현하는 예시가 설명된다. 도 5를 참조하면, 비교기는 제1 내지 제6 NMOS(NM1~NM6), 및 제1 내지 제5 PMOS(PM1~PM5)를 포함할 수 있다. 제1 NMOS(NM1)은 제3 노드(N3)와 제2 노드(N2) 사이에 연결되고, 기준 전위(Vref)와 연결된 게이트 노드를 가질 수 있다. 제2 NMOS(NM2)는 제4 노드(N4)와 제2 노드(N2)사이에 연결되고, 멤브레인 노드(MN)를 게이트 노드로 가질 수 있다. 제1 NMOS(NM1), 및 제2 NMOS(NM2) 한 쌍은 차동 증폭기(differential amplifier)의 형태를 가지 며, 각 NMOS의 게이트 노드의 전압의 차이를 출력으로 할 수 있다. 제3 NMOS(NM3)는 제1 NMOS 및 제2 NMOS에 전류를 공급할 수 있다. 제3 NMOS(NM3)는 제2 노드(N2)와 접지 노드 사이에 연결되고, 바이어스 전압(Vbias)과 연결된 게이트 노드를 가질 수 있다. 제3 NMOS(NM3)는 바이어스 전압 (Vbias)이 일정한 경우 전류원으로 동작할 수 있다. 제1 PMOS(PM1)은 전원 노드와 제3 노드(N3) 사이에 연결되고, 제3 노드(N3)와 연결된 게이트 노드를 가질 수 있 다. 제2 PMOS(PM2)는 전원 노드와 제4 노드(N4) 사이에 연결되고, 제3 노드(N3)와 연결된 게이트 노드를 가질 수 있다. 제1 PMOS(PM1), 및 제2 PMOS(PM2)는 각각 제1 NMOS(NM1), 및 제2 NMOS(NM2)에 높은 임피던스 부하를 제공할 수 있다. 제3 PMOS(PM3)는 전원 노드와 제5 노드(N5) 사이에 연결되고, 제4 노드(N4)와 연결된 게이트 노드를 가질 수 있 다. 제4 NMOS(NM4)는 접지 노드와 제5 노드(N5) 사이에 연결되고, 바이어스 전압(Vbias)와 연결된 게이트 노드 를 가질 수 있다. 제3 PMOS(PM3)는 CS AMP(Common source amplifier)의 역할을 수행하여, 제4 노드(N4)의 신호 를 증폭하여, 제5 노드(N5)로 제공할 수 있다. 제4 PMOS(PM4)는 전원 노드와 제6 노드(N6) 사이에 연결되고, 제5 노드(N5)와 연결된 게이트 노드를 가질 수 있 다. 제5 NMOS(NM5)는 접지 노드와 제6 노드(N6) 사이에 연결되고, 제5 노드(N5)와 연결된 게이트 노드를 가질 수 있다. 제4 PMOS(PM4) 및 제5 NMOS(NM5) 한 쌍은 제5 노드(N5)와 연결된 입력을 갖고, 제6 노드(N6)와 연결 된 출력을 갖는 인버터로서 동작할 수 있다. 제5 PMOS(PM5)는 전원 노드와 제7 노드(N7) 사이에 연결되고, 제6 노드(N6)와 연결된 게이트 노드를 가질 수 있 다. 제6 NMOS(NM6)는 접지 노드와 제7 노드(N7) 사이에 연결되고, 제6 노드(N6)와 연결된 게이트 노드를 가질 수 있다. 제5 PMOS(PM5) 및 제6 NMOS(NM6) 한 쌍은 제6 노드(N6)와 연결된 입력을 갖고, 제7 노드(N7)와 연결 된 출력을 갖는 인버터로서 동작할 수 있다. 제7 노드(N7)는 비교기(COM)의 출력단(OUT)과 연결될 수 있다. 도 6은 도 1에 도시된 뉴런(NU)이 발화하고 초기화 되는 과정을 도시한 타이밍 도이다. 도 1 및 도 6을 통해, 축색 돌기 회로(AXC)의 입력에 따라, 스파이크 출력(SO)이 생성되는 과정이 설명된다. 도 1 및 도 6을 참조하면, 제1 스파이크 입력(SP1), 제2 스파이크 입력(SP2), 멤브레인 노드(MN)의 전위, 및 제1 스파이크 출력 (SO1)의 시간에 따른 전압의 변화가 도시된다. 제1 스파이크 입력(SP1)은 제1 시점(t1)에서 스파이크를 생성한 다음, 제2 시점(t2)부터 제3 시점(t3)까지 LOW 상태를 유지할 수 있다. 제1 스파이크 입력(SP1)은 제1 시점(t1) 내지 제3 시점(t3)까지 과정을 주기적으로 반 복할 수 있다. 제2 스파이크 입력(SP2)은 제1 시점(t1)에서 제2 시점(t2)까지 LOW 상태를 유지한 다음, 제2 시점(t2)에서 스파 이크를 생성할 수 있고, 이후 제3 시점(t3) 도달 전에 LOW 상태가 될 수 있다. 제2 스파이크 입력(SP2)은 제1 시점(t1) 내지 제3 시점(t3)까지 과정을 주기적으로 반복할 수 있다. 멤브레인 노드(MN)의 전위는 제1 스파이크 입력(SP1), 또는 제2 스파이크 입력(SP2)에서 스파이크가 생성되는 경우, 일정 단위만큼 감소할 수 있다. 제1 뉴런(NU1)과 연결된 시냅스(SY11 또는 SY21)에 의해 생성된 멤브레인 신호(MS1)에 에 따라 멤브레인 커패시터(MC)의 전위가 감소한 결과이다. 제1 뉴런(NU1)은 멤브레인 노드(MN)의 전위가 기준 전위(Vref)와 동일해지는 경우 스파이크를 발생할 수 있다. 이 경우 제1 뉴런은 제1 스파이크 출력(SO1)을 생성할 수 있다. 예를 들어, 도 6을 참조하면, 제4 시점(t4)과 제5 시점(t5) 사이에 멤브레인 노드(MN)의 전위가 기준 전위(Vref)와 같아지고, 이 때 제1 스파이크 출력(SO1) 이 생성될 수 있다. 스파이크 출력(SO)이 생성된 다음, 멤브레인 노드(MN)의 전위는 초기 전압(Vmem)으로 초기화될 수 있다. 초기화 과정은 도 4에서 도시된 지연기(DEL), 및 초기화 부(RESET)을 통해 이뤄질 수 있다. 예를 들어, 도 6을 참조하 면, 제1 뉴런(NU1)에서 제1 스파이크 출력(SO1)이 생성된 다음, 제5 시점(t5)에서 멤브레인 노드(MN)의 전위가초기화되어, 초기 전압(Vmem)으로 상승될 수 있다. 도 6을 참조하면, 제5 시점(t5)부터 제6 시점(t6)까지 스파이크 입력(SP1 또는 SP2) 에 따라, 멤브레인 노드 (MN)의 전위는 감소할 수 있다. 멤브레인 노드(MN)의 전위가 기준 전위(Vref)와 동일해지는 경우 상술한 바와 같은 스파이크 출력(SO)이 생성되고, 제7 시점(t7)에서 멤브레인 노드(MN)의 전위가 최초 상태로 초기화 될 수 있다. 상술한 과정은 제8 시점(t8), 및 제9 시점(t9)에서도 반복되며, 스파이크 입력(SP1 또는 SP2)이 주기적인 스파 이크로 인가되는 경우, 주기적으로 반복되는 스파이크 출력(SO)을 생성할 수 있다. 도 6을 참조하면, 동적 범위(dynamic range)는 Vmem과 기준 전위(Vref) 사이의 차이로 정의될 수 있다. 동적 범 위가 제한되는 경우 전하 연산의 오류가 생길 수 있다. 인위적으로 기준 전위(Vref)를 낮춤으로써 동적 범위를 늘리는 경우, 시냅스(SY)에 포함된 전류원이 포화 영역에서 동작하지 못하게 되어, 전류원으로서 기능할 수 없 는 문제가 생길 수 있다. 이러한 문제를 방지하고, 동적 범위를 늘릴 수 있는 본 개시의 장치가 이하에서 상세 히 설명된다. 도 7은 본 개시의 실시 예에 따른, 도 1에 도시된 뉴런 회로(NUC)에 포함된 하나의 뉴런(NU)을 세부적으로 도시 한 도면이다. 도 7을 통해, 동적 범위를 확장하기 위한 장치의 구조 및 동작 원리가 상세하게 설명된다. 도 7을 참조하면, 뉴런(NU)은 복수의 멤브레인 커패시터(MC11~MC1n), 발화부(NE), 제1 인버터(INV1), 제2 인버터 (INV2), 스위치 제어기(SC), 및 스파이크 출력 생성기(SOG)를 포함할 수 있다. 발화부(NE)의 구조 및 동작은 도 4를 참조하여 상세한 설명이 상술된 바 중복되는 설명은 이하 생략한다. 복수의 멤브레인 커패시터들(MC11~MC1n)은 복수의 개별 멤브레인 커패시터들을 포함할 수 있다. 도 7을 참조하 면, 복수의 멤브레인 커패시터들(MC11~MC1n)의 일단은 멤브레인 노드(MN)에 연결되고, 타단은 복수의 멤브레인 커패시터들(MC11~MC1n) 각각에 대응하는 스위치(S1~Sn)에 병렬로 연결될 수 있다. 일 실시 예에서, 복수의 멤브 레인 커패시터(MC11~MC1n)의 개별 멤브레인 커패시터들의 전기용량은 모두 동일할 수 있다. 예를 들어, 복수의 멤브레인 커패시터들(MC11~MC1n)의 개별 멤브레인 커패시터의 전기 용량은 수학식 1과 같다. 수학식 1"}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "수학식 1에서 은 개별 멤브레인 커패시터의 전기 용량, n은 개별 멤브레인 커패시터의 개수, C는 단일 멤 브레인 커패시터를 멤브레인 노드에 연결하는 경우 멤브레인 커패시터의 전기 용량을 의미한다. 발화부(NE)는 멤브레인 노드(MN)의 전위를 기반으로 발화 할 수 있다. 발화부(NE) 내부의 비교기(COM)의 반전 입력단(-)에 입력되는 기준 전위(Vrefn)의 크기는 수학식 2와 같다. 수학식 2"}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "수학식 2에서, n은 복수의 멤브레인 커패시터들(MC11~MC1n)의 개별 멤브레인 커패시터의 개수를 의미하고, VDD 는 SNN에서 전원 노드의 전압을 의미한다. 비교기(COM)의 구조 및 동작은 도 4를 참조하여 상술된 설명과 동일 한 바 중복되는 설명은 생략한다. 제1 인버터(INV1)는 발화부(NE)의 발화 신호(NEO)를 반전할 수 있다. 제1 인버터(INV1)는 발화 신호(NEO)를 입 력으로 제공받을 수 있다. 제1 인버터(INV1)의 출력단은 스파이크 출력 생성기(SOG)의 복수의 입력 중 하나와 연결될 수 있고, 제2 인버터(INV2)의 입력단과 연결될 수 있다. 제1 인버터(INV1)은 발화 신호(NEO)를 기반으로, 임시 출력(CO)를 생성할 수 있다.제2 인버터(INV2)는 임시 출력(CO)를 반전할 수 있다. 제2 인버터(INV2)는 제1 인버터(INV1)의 출력을 입력으로 제공받을 수 있다. 제2 인버터(INV2)의 출력단은 스위치 제어기(SC)의 클럭으로 연결될 수 있다. 스위치 제어기(SC)는 복수의 멤브레인 커패시터들(MC11~MC1n)에서 활성화 시킬 멤브레인 커패시터를 선택할 수 있다. 도 7을 참조하면, 스위치 제어기(SC)는 출력단들(SS1~SSn)에 각각 대응하는 복수의 스위치들(S1~Sn)과 연 결될 수 있다. 스위치 제어기(SC)는 출력단들(SS1~SSn)을 통해 스위칭 신호들을 대응하는 스위치들(S1~Sn)로 송 신하여, 스위치(S1~Sn)가 동작되도록 할 수 있다. 스위치 제어기(SC)는 클럭 신호를 기반으로, 스위칭 신호들을 송신할 출력단들(SS1~SSn)을 변경할 수 있다. 예 를 들어, 도 7을 참조하면, 스위치 제어기(SC)는 제2 인버터(INV2)의 출력에 응답하여, 스위칭 신호들을 송신할 출력단들(SS1~SSn)을 변경할 수 있다. 도 7를 참조하면, 스위치 제어기(SC)는 스파이크 출력(SO)을 초기화 신호 로 사용할 수 있다. 스위치 제어기(SC)의 상세한 동작은 도 8을 함께 참조하여, 상세하게 후술된다. 스위치들(S1~Sn)은 대응하는 복수의 멤브레인 커패시터들(MC11~MC1n)의 일단과 연결될 수 있다. 스위치들 (S1~Sn)은 대응하는 스위치 제어기(SC)의 출력단들(SS1~SSn)의 스위칭 신호들을 기반으로, 동작할 수 있다. 예 를 들어, 도 7을 참조하면, 제1 스위치(S1)는 스위치 제어기(SC)의 제1 출력단(SS1)의 스위칭 신호를 기반으로, 대응하는 복수의 멤브레인 커패시터들(MC11~MC1n) 각각의 일단을 전원 노드, 및 접지 노드 중 하나에 연결되도 록 동작할 수 있다. 제2 스위치(S2) 내지 제n 스위치(Sn)들도 상술한 동작 방법과 동일하게 동작할 수 있다. 스파이크 출력 생성기(SOG)는 스위치 제어기(SC), 및 임시 출력(CO)을 기반으로, 스파이크 출력(SO)을 생성할 수 있다. 도 7을 참조하면, 스파이크 출력 생성기(SOG)는 임시 출력(CO), 스위치 제어기(SC)의 출력단들 (SS1~SSn)의 스위칭 신호들을 입력으로 가질 수 있다. 스파이크 출력 생성기(SOG)는 상술된 입력을 기반으로, 스파이크 출력(SO)을 생성할 수 있다. 예를 들어, 스파이크 출력 생성기(SOG)는 임시 출력(CO)이 HIGH 상태이면 서, 스위치 제어기(SC)의 모든 출력단들(SS1~SSn)이 스위칭 신호를 제공하는 상태인 경우, 스파이크 출력(SO)을 생성할 수 있다. 도 8은 본 개시의 일 실시 예에 따라, 도 7에 도시된 뉴런(NU)이 4개의 복수의 멤브레인 커패시터들(즉, MC11~MC14)을 포함한 경우, 뉴런(NU)의 동작을 시간에 따라 나타낸 타이밍 도이다. 도 7 및 도 8을 통해, 본 개 시의 일 실시 예에 따른, 뉴런(NU)의 동작 과정 및 효과가 상세히 설명된다. 도 8을 참조하면, 제1 스파이크 입 력(SP1), 제2 스파이크 입력(SP2), 멤브레인 노드(MN)의 전위, 등가의 멤브레인 노드의 전위(EVMN), 스위치 제 어기(SC)의 출력단들(SS1~SS4)의 전위, 임시 출력(CO), 및 스파이크 출력(SO)의 시간에 따른 전압의 변화가 도 시된다. 제1 스파이크 입력(SP1)은 제1 시점(t1)에서 스파이크를 생성하여 HIGH 상태로 변화된 다음, 제2 시점(t2)에 도 달하기 전 LOW 상태로 돌아올 수 있다. 제1 스파이크 입력(SP1)은 제2 시점(t2)부터 제3 시점(t3)까지 LOW 상태 를 유지할 수 있다. 제1 스파이크 입력(SP1)은 제1 시점(t1) 내지 제3 시점(t3)까지 과정을 주기적으로 반복할 수 있다. 제2 스파이크 입력(SP2)은 제1 시점(t1)에서 제2 시점(t2)까지 LOW 상태를 유지한 다음, 제2 시점(t2)에서 스파 이크를 생성 하여 HIGH 상태로 변화할 수 있다. 제2 스파이크 입력(SP2)은 제3 시점(t3)에 도달하기 전 LOW 상 태로 변화할 수 있다. 제2 스파이크 입력(SP2)은 제1 시점(t1) 내지 제3 시점(t3)까지 과정을 주기적으로 반복 할 수 있다. 제2 시점(t2) 및 제3 시점(t3) 사이에서, 멤브레인 노드(MN)의 전위(VMN)가 기준 전위(Verfn)과 동일해지면서, 비교기(COM)는 발화할 수 있고, 제1 인버터(INV1)를 통해 임시 출력(CO)을 생성할 수 있다. 이 경우, 복수의 멤 브레인 커패시터들(MC11~ MC14)은 4개인 만큼, 기준 전위(Verfn)은 수학식 2에서 n=4를 대입하여, 얻어낸 0.75VDD가 될 수 있다. 제2 시점(t2) 및 제3 시점(t3) 사이에서, 스위치 제어기(SC)의 출력단들(SS1 ~SS4) 모두 HIGH이면서, 임시 출력 (CO) 값도 HIGH인 만큼 스파이크 출력 생성기(SOG)의 출력으로 스파이크 출력(SO)이 생성될 수 있다. 제3 시점(t3)에서, 생성된 스파이크 출력(SO)을 기반으로, 스위치 제어기(SC)는 초기화될 수 있다. 스위치 제어 기(SC)의 출력단들(SS1~SS4)은 모두 HIGH 상태에서 LOW 상태로 전환될 수 있다. 초기화 부(RESET)의 동작을 기 반으로, 멤브레인 노드(MN)의 전위(VMN)은 전원 노드의 전위(VDD)로 초기화 될 수 있다. 제3 시점(t3)에서, 복 수의 멤브레인 커패시터 전체에 충전된 전하량의 크기는 수학식 3과 같다.수학식 3"}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "수학식 3에서 은 멤브레인 노드(MN)에 포함된 복수의 멤브레인 커패시터들(MC11~MC14)에 저장된 전하 량을 의미하고, 은 복수의 멤브레인 커패시터들(MC11~MC14) 각각의 전기 용량을 의미한다. VDD는 전원 노 드의 전압으로, 본 실시 예에서, 멤브레인 노드(MN)의 전위(VMN)의 초기값과 동일한 값이다. 스위치 제어기(S C)가 초기화된 만큼, 4개의 멤브레인 커패시터들(MC11~MC14) 모두 활성화되어 동작할 수 있다. 제3 시점(t3) 및 제4 시점(t4) 사이에서, 시냅스(SY)는 제1 스파이크 입력(SP1) 또는 제2 스파이크 입력(SP2)를 수신하여, 가중치 연산을 기반으로 멤브레인 신호(MS)를 생성할 수 있다. 복수의 멤브레인 커패시터들 (MC11~MC14)에 충전된 전하는 멤브레인 신호(MS)를 기반으로, 지속적으로 방전될 수 있다. 멤브레인 노드(MN)의 전위(VMN)는 전하가 지속적으로 방전됨에 따라, 지속적으로 전위가 낮아질 수 있다. 제4 시점(t4) 및 제5 시점(t5) 사이에서, 멤브레인 노드(MN)의 전위(VMN)는 지속적인 방전으로 인해, 기준 전위 (Verfn)과 동일해질 수 있다. 이 경우, 발화부(NE)는 발화(Firing)하여 발화 신호(NEO)를 생성할 수 있고, 제1 인버터(INV1)를 통해 임시 출력(CO)을 생성할 수 있다. 스위치 제어기(SC)의 모든 출력단(SS1~SS4)이 HIGH가 아 닌 만큼, 스파이크 출력 생성기(SOG)는 스파이크 출력(SO)이 생성되지는 않는다. 제5 시점(t5)에서, 멤브레인 노드(MN) 전위는 지연기(DEL) 및 초기화 부(RESET)의 동작을 기반으로, 전원 노드 의 전위(VDD)로 초기화될 수 있다. 스위치 제어기(SC)는 임시 출력(CO)이 제2 인버터(INV2)를 통과하여 생성된 클럭 신호를 기반으로, 스위치 제어기(SC)의 제1 출력단(SS1)을 HIGH 상태로 전환할 수 있다. 따라서, 제1 멤브 레인 커패시터(MC1)는 불활성화 될 수 있다. 제5 시점(t5)에서 복수의 멤브레인 커패시터들(MC11 내지 MC14)에 저장된 전하량은 수학식 4와 같다. 수학식 4"}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "수학식 4는, 수학식 3과 달리 3개의 멤브레인 커패시터들에 전하가 충전된 형태로 표현된다. 이는 스위치 제어 기(SC) 제1 출력단(SS1)이 HIGH 상태로 변함에 따라, 제1 멤브레인 커패시터(MC1)의 양 끝단 전위가 같으므로 전하가 충전되지 않기 때문이다. 즉, 제2 멤브레인 커패시터(MC12), 제3 멤브레인 커패시터(MC13), 및 제4 멤브 레인 커패시터(MC14)에 전하가 충전될 수 있다. 제5 시점(t5) 및 제6 시점(t6) 사이에서, 제3 시점(t3) 및 제4 시점(t4) 사이와 동일한 방식으로, 멤브레인 노 드(MN)에서 지속적으로 방전이 이뤄질 수 있다 다만, 제1 멤브레인 커패시터(MC11)에 충전된 전하가 존재하지 않는 만큼, 제1 멤브레인 커패시터(MC11)를 제외한 나머지 멤브레인 커패시터들(MC12, MC13, 및 MC14)에서만 방 전이 이뤄질 수 있다. 제6 시점(t6) 및 제7 시점(t7) 사이에서, 제4 시점(t4) 및 제5 시점(t5) 사이의 동작과 동일하게 발화부(NE)는 발화할 수 있고, 제1 인버터(INV1)를 통해 임시 출력(CO)을 생성할 수 있다. 제4 시점(t4) 및 제5 시점(t5)과 동일하게, 스위치 제어기(SC)의 모든 출력단(SS1 내지 SS4)이 HIGH 상태가 아닌 만큼, 스파이크 출력 생성기 (SOG)는 스파이크 출력(SO)를 생성하지 않는다. 제7 시점(t7)에서, 멤브레인 노드(MN) 전위(VMN)는 지연기(DEL) 및 초기화 부(RESET)의 동작을 기반으로, 전원 노드의 전위(VDD)로 초기화될 수 있다. 스위치 제어기(SC)는 임시 출력(CO)이 제2 인버터(INV2)를 통과하여 생 성된 클럭 신호를 기반으로, 스위치 제어기(SC)의 제2 출력단(SS2)을 HIGH 상태로 전환할 수 있다. 이를 통해 제2 멤브레인 커패시터(MC12)가 불활성화 될 수 있다.제7 시점(t7)에서 복수의 멤브레인 커패시터들(MC11~MC14)에 저장된 전하량은 수학식 5와 같다. 수학식 5"}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "수학식 5에서, 수학식 4과 달리 전기용량 및 전압의 곱에 멤브레인 커패시터의 개수 2를 곱하였는데, 이는 스위 치 제어기(SC)의 제1 출력단(SS1) 및 제2 출력단(SS2)이 HIGH 상태인 만큼, 전하가 저장되지 않기 때문이다. 따 라서 남은 2개의 멤브레인 커패시터(즉, MC13, 및 MC14)들이 한 쪽은 접지 노드에 연결되고, 반대 쪽은 멤브레 인 노드의 전위(VMN)인 전원 노드의 전위(VDD)를 가질 수 있다. 따라서, 두 멤브레인 커패시터(MC13 및 MC14)에 저장된 전하량이 멤브레인 노드(MN)에 저장된 전하량이 될 수 있다. 제7 시점(t7) 및 제8 시점(t8) 사이에서, 제5 시점(t5) 및 제6 시점(t6) 사이와 동일하게 멤브레인 커패시터들 (MC11~MC14)의 방전이 이뤄질 수 있다. 다만, 두 개의 멤브레인 커패시터들(MC11 및 MC12)에 전하가 충전되지 않은 만큼, 제3 멤브레인 커패시터(MC13), 및 제4 멤브레인 커패시터(MC14)에서만 방전이 이뤄질 수 있다. 제8 시점(t8) 및 제9 시점(t9) 사이에서, 제6 시점(t6) 및 제7 시점(t7) 사이의 동작과 동일하게 발화부(NE)는 발화할 수 있고, 제1 인버터(INV1)를 통해 임시 출력(CO)을 생성할 수 있다. 제6 시점(t6) 및 제7 시점(t7)와 동일하게, 스위치 제어기(SC)의 모든 출력단(SS1 내지 SS4)이 HIGH 상태가 아닌 만큼, 스파이크 출력 생성기 (SOG)는 스파이크 출력(SO)를 생성하지 않는다. 제9 시점(t9)에서, 지연기(DEL) 및 초기화 부(RESET)의 동작을 기반으로, 멤브레인 노드(MN) 전위가 전원 노드 의 전위(VDD)로 초기화될 수 있다. 스위치 제어기(SC)는 임시 출력(CO)이 제2 인버터(INV2)를 통과하여 생성된 클럭 신호를 기반으로, 스위치 제어기(SC)의 제3 출력단(SS3)을 HIGH 상태로 전환할 수 있다. 제9 시점(t9)에서 복수의 멤브레인 커패시터들(MC11~MC14)에 저장된 전하량은 수학식 6와 같다. 수학식 6"}
{"patent_id": "10-2023-0059717", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "수학식 6에서, 수학식 5과 달리 전기용량 및 전압의 곱에 멤브레인 커패시터의 개수 1을 곱하였는데, 이는 스위 치 제어기(SC)의 제1 출력단(SS1), 제2 출력단(SS2), 및 제3 출력단(SS3)이 모두 HIGH 상태인 만큼, 제1 멤브레 인 커패시터(MC11), 제2 멤브레인 커패시터(MC12), 및 제3 멤브레인 커패시터(MC13)에 전하가 저장되지 않기 때 문이다. 따라서 제4 멤브레인 커패시터(MC14)는 일단은 접지 노드에 연결되고, 타단은 멤브레인 노드(MN)의 전 위(VMN)인 전원 노드의 전위(VDD)를 가질 수 있다. 따라서, 제4 멤브레인 커패시터(MC14)에 저장된 전하량이 멤 브레인 노드(MN)에 저장된 전하량이 될 수 있다. 제9 시점(t9) 및 제10 시점(t10) 사이에서, 제7 시점(t7) 및 제8 시점(t8) 사이와 동일하게 복수의 멤브레인 커 패시터들(MC11~MC14)의 방전이 이뤄질 수 있다. 다만, 세 개의 멤브레인 커패시터들(MC11~MC13)에 전하가 충전 되지 않은 만큼, 제4 멤브레인 커패시터(MC14)에서만 방전이 이뤄질 수 있다. 제10 시점(t10) 및 제11 시점(t11) 사이에서, 제8 시점(t8) 및 제9 시점(t9) 사이의 동작과 동일하게 발화부 (NE)는 발화할 수 있고, 제1 인버터(INV1)를 통해 임시 출력(CO)을 생성할 수 있다. 제8 시점(t8) 및 제9 시점 (t9) 사이의 경우와 동일하게, 스위치 제어기(SC)의 모든 출력단(SS1~SS4)이 HIGH 상태가 아닌 만큼, 스파이크 출력 생성기(SOG)는 스파이크 출력(SO)를 생성하지 않는다. 제11 시점(t11)에서, 지연기(DEL) 및 초기화 부(RESET)의 동작을 기반으로, 멤브레인 노드(MN) 전위가 전원 노 드의 전위(VDD)로 초기화될 수 있다. 스위치 제어기(SC)는 임시 출력(CO)이 제2 인버터(INV2)를 통과하여 생성 된 클럭 신호를 기반으로, 스위치 제어기(SC)의 제4 출력단(SS4)을 HIGH 상태로 전환할 수 있다. 복수의 멤브레 인 커패시터들(MC11~MC14)들 모두 스위치 제어기(SC)를 통해 연결된 출력단이 HIGH 상태인 만큼, 복수의 멤브레 인 커패시터들(MC11~MC14)에 저장된 전하량은 0이 될 수 있다.제11 시점(t11) 및 제12 시점(t12) 사이에서, 생성된 멤브레인 신호(MS)를 기반으로, 멤브레인 노드(MN)에서 방 전이 이뤄질 수 있다. 복수의 멤브레인 커패시터들(MC11~MC14)에 저장된 전하량이 존재하지 않기 때문에, 음의 전하가 복수의 멤브레인 커패시터들(MC11~MC14)에 누적되는 형태로 방전이 이뤄질 수 있다. 제12 시점(t11) 및 제13 시점(t12) 사이에서, 제8 시점(t8) 및 제9 시점(t9) 사이의 동작과 동일하게 비교기 (COM)는 발화할 수 있고, 제1 인버터(INV1)를 통해 임시 출력(CO)을 생성할 수 있다. 스위치 제어기(SC)의 모든 출력단들(SS1~SS4)이 HIGH이고, 임시 출력(CO)이 HIGH인 만큼, 스파이크 출력 생성기(SOG)의 모든 입력이 HIGH 일 수 있다. 제12 시점(t12) 및 제13 시점(t13) 사이에서, 스파이크 출력 생성기(SOG)는 스파이크 출력(SO)을 생성할 수 있다. 제13 시점(t13)에서, 뉴런(NU)은 제3 시점(t3)과 동일하게 동작할 수 있다. 뉴런(NU)은 제3 시점(t3) 내지 제13 시점(t13)까지의 과정을 반복할 수 있다. 도 8에 도시된 타이밍 도의 제3 시점(t3)과 제4 시점(t4) 사이, 제5 시점(t5)과 제6 시점(t6) 사이, 제7 시점 (t7)과 제8 시점(t8) 사이, 제9 시점(t9)과 제10 시점(t10) 사이, 및 제11 시점(t11)과 제12 시점(t12) 사이의 간격, 즉, 멤브레인 노드(MN)에서 방전이 이뤄지는 시간의 간격이 모두 동일하게 도시되었으나, 본 개시의 실시 예는 이에 한정하지 않고, 멤브레인 노드(NM)의 전위(VMN)가 기준 전위(Vrefn)와 동일해지는 시간은 서로 상이 할 수 있다. 도 8을 참조하면, 본 개시의 실시 예에 따른 뉴런(NU)는 등가의 동적 범위(dynamic range)를 가질 수 있다. 등 가적 멤브레인 노드의 전위(EVMN)는 VDD에서 -VDD/4까지 감소하는 형태일 수 있다. 따라서, 등가의 동적 범위는 비교기의 출력에 기반한 동적 범위보다 5배 넓은 범위를 가질 수 있다. 또한 기준 전위를 일정 수준 이상 유지 함으로써, 시냅스 회로(SYC), 및 뉴런 회로(NUC)에 포함된 전류원은 포화 영역 내의 동작이 보장될 수 있고, 이 를 통해 전하 연산의 정확도를 향상시킬 수 있다. 도 9는 본 개시의 일 실시 예에 따라, 도 7의 스위치 제어기(SC) 및 스위치들(S1~Sn)을 상세히 도시한 도면이다. 도 9를 통해, 스위치들(S1~Sn)을 구체적으로 구현하기 위한 일 실시 예가 설명된다. 도 9를 참조하면, 스위치들(S1~Sn)은 직렬로 연결된 두 개의 인버터들을 포함할 수 있다. 스위치들(S1~Sn)은 스위치 제어기(SC)의 출력단들(SS1~SSn)의 스위칭 신호를 대응하는 멤브레인 커패시터들 (MC11~MC1n)의 일단에 전달할 수 있다. 이는 인버터 두 개가 직렬로 연결되어, 버퍼(buffer)의 역할을 수행하기 때문이다. 예를 들어, 스위치 제어기(SC)의 제1 출력단(SS1)의 스위칭 신호가 LOW인 경우, 제1 스위치(S1)는 스 파이크 출력 생성기(SOG)에 LOW를 전달할 수 있다. 같은 경우에서, 제1 스위치(S1)는 제1 멤브레인 커패시터 (MC11)의 일단을 LOW로 할 수 있다. 일 실시 예에서, 스위치 제어기(SC)의 LOW는 접지 전압을, HIGH는 전원 노 드의 전위(VDD)를 제공할 수 있다. 제1 스위치(S1)와 동일하게, 제2 내지 제n 스위치(S2~Sn) 또한 동일하게 구 현될 수 있다. 도 10은 본 개시의 일 실시 예에 따라, 도 7 및 도 9에 도시된 스위치 제어기(SC)를 세부적으로 도시한 도면이 다. 도 10을 통해, 본 개시의 일 실시 예에 따른 스위치 제어기(SC)의 동작이 설명된다. 도 10을 참조하면, 스 위치 제어기(SC)는 펄스 생성기(PG), 및 복수의 플립 플롭들(F1~Fn; Flip-Flop)을 포함할 수 있다. 펄스 생성기(PG)는 스파이크 출력(SO)을 기반으로, 복수의 플립 플롭들(F1 ~Fn)의 Reset 신호를 생성할 수 있다. 일 실시 예에서, 펄스 생성기(PG)는 NOR 게이트를 기반으로 구성될 수 있다. 예를 들어, 도 10을 참조하 면, 펄스 생성기(PG)에 포함된 NOR 게이트는 스파이크 출력(SO), 및 5개의 직렬 인버터를 통과한 스파이크 출력 (SO)을 입력으로 가질 수 있다. NOR 게이트는 그 출력으로 복수의 플립 플롭들(F1~Fn) 각각의 초기화 신호를 전 달할 수 있다. 펄스 생성기(PG)는 스파이크 출력(SO)의 폴링 엣지(falling edge)에서 복수의 플립 플롭들(F1~Fn)이 초기화되도 록 할 수 있다. 다만, 본 개시의 범위가 이에 한정됨은 아니고, 스파이크 출력(SO)을 기반으로, 폴링 엣지에 맞 추어 초기화 펄스를 형성할 수 있는 구조는 모두 포함될 수 있다. 복수의 플립 플롭들(F1~Fn)은 클럭에 응답하여, 수신한 입력 값을 저장 및 출력할 수 있고, 출력을 스위치 제어 기(SC)의 출력단(SS1~SSn)에 제공할 수 있다. 일 실시 예에서, 복수의 플립 플롭들(F1~Fn)은 D 플립 플롭(D Flip Flop)들일 수 있다. 도 10을 참조하면, 제1 플립 플롭(F1)의 D 입력은 전원 노드와 연결될 수 있다. 제1 플림 플롭(F1)의 Q 출력은 제2 플립 플롭(F2)의 D 입력과 연결될 수 있고, 스위치 제어기(SC)의 제1 출력단(SS1)이 될 수 있다. 마찬가지로, 제2 플립 플롭(F2)의 Q 출력은 제3 플립 플롭(F3)의 D 입력과 연결될 수 있고, 스위치 제어기(SC)의 제2 출 력단(SS2)가 될 수 있다. 이는 제n-1 플립 플롭(Fn-1)까지 동일하게 연결될 수 있다. 제n 플립 플롭(Fn)은 D 입 력으로 제n-1 플립 플롭(Fn-1)의 Q 출력을 가질 수 있고, Q 출력으로 스위치 제어기(SC)의 제n 출력단(SSn)을 가질 수 있다. 일 실시 예에서, 복수의 플립 플롭들(F1~Fn)은 클럭 신호로 도 7에 도시된 비교기(COM)의 출력과 동일한 신호를 사용할 수 있다. (도 7에는 두 개의 인버터를 거치는 것으로 도시된다.) 일 실시 예에서, 복수의 플립 플롭들 (F1~Fn)은 초기화(Reset) 신호로, 펄스 생성기(PG)의 출력을 사용할 수 있다. 도 7, 도 8, 및 도 10을 참조하여, 도 10에 도시된 스위치 제어기(SC)의 동작 과정이 설명된다. 도 7에 도시된, 임시 출력(CO)은 제2 인버터(INV2)를 거쳐 반전된 형태로 도 7 및 도 10의 스위치 제어기(SC)의 클럭에 제공될 수 있다. 즉, 스위치 제어기(SC) 내부의 복수의 플립 플롭들(F1~Fn)은 임시 출력(CO)의 반전된 신호를 클럭으로 사용할 수 있다. 제5 시점(t5)에서, 임시 출력(CO)이 HIGH 에서 LOW로 상태가 변화함에 따라, 클럭은 상승 엣지를 나타낼 수 있 다. 제1 플립 플롭(F1)은 D 입력으로 수신한 HIGH 상태(도 10의 경우, VDD)를 Q 출력으로 전달할 수 있다. 이 때, 스위치 제어기(SC)의 제1 출력단(SS1) 또한 HIGH 신호를 출력할 수 있다. 다음으로, 클럭의 상승 엣지가 나 타나는 제7 시점(t7)에서, 제2 플립 플롭(F2)은 제1 플립 플롭(F1)의 Q출력으로부터 수신한 HIGH 상태의 D 입력 을 Q 출력으로 전달할 수 있다. 이 경우, 스위치 제어기(SC)의 제2 출력단(SS2)은 HIGH 신호를 출력할 수 있다. 이러한 과정은 제9 시점(t9), 및 제11 시점(t11)에서도 유사하게 이뤄질 수 있다. 도 8은 4개의 멤브레인 커패시터들(MC11~MC14)을 포함하고, 및 스위치 제어기(SC)도 4개의 출력단들(SS1~SS4)을 포함한 경우를 예시로 든 만큼, 제13 시점(t13)에서 스파이크 출력(SO)를 기반으로 모두 초기화가 이뤄질 수 있 다. 복수의 멤브레인 커패시터들(MC11~MC1n)의 개수를 기반으로, 초기화 되는 시점은 상이할 수 있다. 도 11은 본 개시의 일 실시 예에 따라, 도 7에 도시된 뉴런(NU)의 동작 순서를 도시한 순서도이다. 도 7 및 도 11을 통해, 도 7의 뉴런(NU)이 멤브레인 신호(MS)를 수신하여, 스파이크 출력(SO)을 생성하기 과정이 설명된다. 도 7 및 도 11을 참조하면, S110단계에서, 뉴런(NU)는 시냅스(SY)로부터 멤브레인 신호(MS)를 수신할 수 있다. 예를 들어, 멤브레인 신호(MS)는 시냅스(SY)가 수신한 스파이크 입력(SP)을 기반으로 가중치 연산을 통해 생성 된 것일 수 있다. S120단계에서, 수신한 멤브레인 신호(MS)를 바탕으로 뉴런(NU)은 멤브레인 노드(MN)에 연결된 복수의 멤브레인 커패시터들(MC11~MC1n)에 충전된 전하를 방출할 수 있다. 본 실시 예는 전하를 방출시키는 예시로 게시되었지만, 멤브레인 신호를 기반으로, 전하를 누적시키는 형태의 뉴런(NU)도 포함할 수 있다. S130단계에서, 뉴런(NU)은 멤브레인 노드(NM)의 전위(VMN)와 기준 전위(Vrefn)를 비교할 수 있다. 멤브레인 노 드(MN)의 전위(VMN)가 기준 전위(Vrefn)보다 더 낮은 경우, 뉴런(NU)은 S140단계로 진행할 수 있다. 멤브레인 노드(MN)의 전위(VMN)가 기준 전위(Vrefn)보다 더 낮지 않은 경우, S110단계로 돌아가, 상술한 과정을 반복할 수 있다. S140단계에서, 뉴런(NU)은 발화부(NE) 및 제1 인버터(INV1)를 통해, 임시 출력(CO)를 생성할 수 있다. 뉴런(N U)은 생성된 임시 출력(CO)이 반전된 신호를 스위치 제어기(SC)의 클럭(Clock) 신호로 사용할 수 있다. 스위치 제어기(SC)는 임시 출력(CO)이 제2 인버터(INV2)를 통해 반전된 신호에 응답하여, 스위치 제어기(SC)의 출력단 (SS1~SSn)이 순차적으로 스위칭 신호를 출력 및 유지하도록 할 수 있다. 스위치 제어기(SC)의 출력단(SS1~SSn)의 스위칭 신호를 기반으로, 스위칭 신호를 수신한 스위치(S1~Sn)들은 대 응하는 복수의 멤브레인 커패시터들(MC11~MC1n) 중 하나를 불활성화 할 수 있다. 예를 들어 제1 스위치(S1)가 스위칭 신호를 기반으로 동작하는 경우, 대응하는 제1 멤브레인 커패시터(MC11)가 불활성화 되도록 할 수 있다. S150단계에서, 뉴런(NU)은 모든 복수의 멤브레인 커패시터들(MC11~MC1n)이 불활성화 되지 않은 경우, 뉴런(NU) 은 다시 S110단계로 돌아가, S140단계까지 과정을 반복할 수 있다. 예를 들어, 뉴런(NU) 제1 멤브레인 커패시터 (MC11)만 불활성화 된 경우, 상술한 S110단계 내지 S140단계를 반복할 수 있다. 뉴런(NU)은 S140단계에서 스위 치 제어기(SC)의 제2 출력단(SS2)에 스위칭 신호를 출력하여, 제2 스위치(S2)를 동작함으로써, 제2 멤브레인 커 패시터(MC12)를 불활성화 할 수 있다. 상술한 과정의 반복으로 모든 복수의 멤브레인 커패시터들(MC11~MC1n)이 불활성화된 경우, 뉴런(NU)은 S160단계로 진행할 수 있다. S160단계에서, 뉴런(NU)은 S110단계, 및 S120단계와 유사하게, 멤브레인 신호(MS)를 기반으로, 멤브레인 노드 (MN)에서 전하를 방출할 수 있다. 다만, 복수의 멤브레인 커패시터들(MC11~MC1n)에 충전된 전하를 방출하는 S120 단계와 달리, 본 단계는 복수의 멤브레인 커패시터들(MC11~MC1n)에 충전된 전하가 없는 점에서 일부 차이 가 있다. 뉴런(NU)은 복수의 멤브레인 커패시터들(MC11~MC1n)에 음의 전하를 누적하는 형태로 멤브레인 노드 (MN)에서 전하를 방출할 수 있다. S170단계에서, 뉴런(NU)은 멤브레인 노드(MN)의 전위(VMN)이 기준 전위(Vrefn)보다 낮아지는 경우, S140단계와 동일하게 발화부(NE) 및 제1 인버터(INV1)를 통해 임시 출력(CO)를 생성할 수 있다. S180단계에서, 뉴런(NU)은 생성된 임시 출력(CO), 및 스위치 제어기(SC)의 모든 출력단(SS1~SSn)에서 출력 중인 스위칭 신호들을 기반으로, 스파이크 출력(SO)을 생성할 수 있다. 예를 들어, 뉴런(NU)은 임시 출력(CO), 및 스 위치 제어기(SC)의 스위칭 신호들을 기반으로, 스파이크 출력 생성기(SOG)를 통해, 스파이크 출력(SO)을 생성할 수 있다.. S190단계에서, 뉴런(NU)은 스위치 제어기(SC)를 초기화하고, 모든 복수의 멤브레인 커패시터들(MC11~MC1n)을 다 시 활성화할 수 있다. 예를 들어, 뉴런(NU)은 스파이크 출력(SO)을 스위치 제어기(SC)의 초기화 신호로 사용하 여, 스위치 제어기(SC)를 초기화 할 수 있다. 초기화 된 스위치 제어기(SC)는 출력단(SS1~SSn)에 대응하는 스위 치들(S1~Sn)을 모두 초기화 함으로써, 모든 복수의 멤브레인 커패시터들(MC11~MC1n)을 다시 활성화 할 수 있다. 뉴런(NU)은 S190단계를 통해 복수의 멤브레인 커패시터(MC11~MC1n) 모두가 활성화된 경우, 시냅스(SY)로부터 새 로운 멤브레인 신호(MS)를 수신하여, 상술한 S110단계 내지 S190단계까지의 과정을 반복할 수 있다. 상술된 내용은 본 개시를 실시하기 위한 구체적인 실시 예들이다. 본 개시는 상술된 실시 예들뿐만 아니라, 단 순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 개시는 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 개시의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0059717", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 스파이크 뉴럴 네트워크 회로를 도시한 도면이다. 도 2는 본 개시의 일 실시 예에 따라 도 1의 시냅스를 세부적으로 도시한 도면이다. 도 3은 본 개시의 일 실시 예에 따라, 도 2의 I-DAC를 세부적으로 도시한 도면이다. 도 4는 도 1의 뉴런을 세부적으로 도시한 도면이다. 도 5는 도 4의 비교기를 세부적으로 도시한 도면이다. 도 6은 도 1의 스파이크 뉴럴 네트워크의 동작을 도시한 타이밍도이다. 도 7은 본 개시의 스파이크 네트워크 회로의 뉴런을 세부적으로 도시한 도면이다. 도 8은 도 7의 뉴런을 포함한 스파이크 네트워크 회로의 동작을 도시한 타이밍 도이다. 도 9는 본 개시의 일 실시 예에 따라, 도 7의 스위치 제어기 및 스위치들을 세부적으로 도시한 도면이다. 도 10은 본 개시의 일 실시 예에 따라, 도 9의 스위치 제어기를 세부적으로 도시한 도면이다. 도 11은 본 개시의 일 실시 예에 따라, 도 7에 도시된 뉴런이 동작하는 순서를 도시한 순서도이다."}
