---
title: 2021-09-16-存储器 ADD M 和总线
typora-root-url: ..\..\src\assets\img
---

# 存储器 ADD M 和总线

主存储器：存储器子系统中的一类，用来存放程序和数据

算术逻辑单元（ALU）:用来完成算术逻辑运算

控制单元（CU）：用来解释存储器中的指令，并发出各种操作命令来执行指令

I/O设备：受控制单元CU控制，用来完成相应的输入输出操作

![image-20210916111348247](/image-20210916111348247-1631874271775.png)

 计算机硬件的主要技术指标：

* 机器字长：指CPU一次能处理的数据的位数，机器字长也会影响计算机的运算速度
* 存储容量：包含主存容量和辅存容量
* 运算速度。

## ADD M信息流程：

主存：

+ 存储体：存储元，存储单元，存储字，存储字长，地址
  + 存储元：存储器的最小单元，用来存放一位二进制代码0或1
  + 存储单元：把存储元按相同的位划分为组，即称为存储单元，**存储单元是CPU访问存储器的基本单位。**一般以8位二进制作为一个存储单元，也就是字节。
  + 存储字：指存放在一个存储单元中的二进制代码组合
  + 存储字长：存储单元中的二进制代码位数，也就是按多少位分组（如8,16,32）
+ MAR：地址寄存器，用于 **指明要读/写哪个存储单元**，其位数反应存储单元数量
+ MDR：数据寄存器，用于 **暂存要读写的数据**，其位数=存储字长

运算器：

- ACC：累加计数器，存放**操作数，运算的结果**
- MQ：乘商寄存器，进行**乘、除法**时用到
- X：通用寄存器，存放**操作数**
- ALU：**算术逻辑单元**，用电路实现各种算术运算和逻辑运算。

控制器：

+ PC：程序计数器，存放**下一条指令的地址**。
+ IR：指令寄存器，存放**当前执行的指令**
+ CU：控制单元，**分析指令，给出控制信号**

工作过程：

+ 初始：指令，数据存入主存，PC指向第一条指令
+ 从主存中取指令放入IR（指令寄存器），PC**自动**+1（下一条指令地址），CU分析指令，指挥其他部件执行指令。

ADD M流程：?

## 总线

设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？

概念：

CPU时钟周期：同步CPU需要有一个同步机制。计算机中靠时钟发生器来完成同步机制，时钟发生器不停地给芯片发送连续脉冲信号，**每一次脉冲到来，芯片内的晶体管就改变一次状态，让整个芯片完成一定任务**，时钟发生器发出的脉冲信号做出一次周期变化的最短时间（高->低->(即将到高)）就是CPU时钟周期。

时钟频率/工作频率（主频）：1s内，时钟周期的个数称为时钟频率。

故有：时钟频率 = 1/CPU时钟周期。

总线周期：CPU通过总线对微处理器外部进行一次访问所需的时间称为一个总线周期。

总线带宽：指总线在单位时间可以传输的数据总量。其等于总线位宽和工作频率的乘积。

总线位宽：总线一次数据传输的信息量称为总线位宽，单位是bit.

单位换算：1B(字节)=8bit(比特).

故该题计算：

总线带宽 = 总线位宽 * 工作频率 = 16bit * 8Mhz = 128Mbps ~~~ = 128/8=16MBps ~~~

***在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？*** 

概念：

总线最大工作频率：总线的时钟频率/总线最短的传输周期

总线最大数据传输率：总线在最大工作频率下可以传输的数据总量称为总线最大数据传输率。

故解：

总线最大数据传输率 = 66MHz/4 * 32 = 528Mbps

***在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。***

