{
  "library": "Basic",
  "name": "Step",
  "model": "MSTEPQS",
  "view_model": true,
  "group": "QSM",
  "subst_model": "MSUB1QS",
  "pins": [
    "P1",
    "P2"
  ],
  "parameters": [
    {
      "name": "Subst",
      "type": "String",
      "default": "MSub1",
      "display": true
    },
    {
      "name": "W1",
      "type": "Real",
      "default": 195.0,
      "factor": "u",
      "unit": "m",
      "display": true
    },
    {
      "name": "W2",
      "type": "Real",
      "default": 30.0,
      "factor": "u",
      "unit": "m",
      "display": true
    },
    {
      "name": "QSModel",
      "type": "String",
      "default": "Verilog",
      "display": true
    }
  ],
  "schematic": {
    "netlist": {
      "model": "mstepqs",
      "params": {
        "Subst": "subst",
        "W1": "w1",
        "W2": "w2"
      }
    }
  },
  "layout": {
    "model": ""
  },
  "ugo": {
    "model": "MSTEP"
  },
  "veriloga": {
    "model": ""
  },
  "subnetlists": {
    "model": ""
  }
}