{"patent_id": "10-2022-7018912", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0091592", "출원번호": "10-2022-7018912", "발명의 명칭": "계산 능력을 갖는 메모리 모듈", "출원인": "마이크론 테크놀로지, 인크.", "발명자": "유다노브, 드미트리"}}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "장치로서, 복수의 메모리 칩;적어도 하나의 특수 목적 제어기; 및상기 장치에 대한 입력 및 출력 데이터를 전달하도록 구성된 적어도 하나의 인터페이스 디바이스를 포함하되, 상기 입력 및 출력 데이터는 상기 장치가 설치된 시스템의 적어도 하나의 프로세서를 우회하는,장치."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 적어도 하나의 인터페이스 디바이스는 상기 시스템에 설치된 장치의 적어도 하나의 다른인스턴스에 상기 입력 및 출력 데이터를 전달하도록 구성된, 장치."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,복수의 전기 접점; 및마더보드의 적어도 하나의 메모리 슬롯에 삽입되도록 구성된 인쇄 회로 보드(PCB)를 포함하고;상기 복수의 메모리 칩은 상기 PCB에 결합되고;상기 복수의 전기 접점은 상기 PCB의 각 측에 있고;상기 적어도 하나의 특수 목적 제어기는 상기 PCB에 결합되고; 상기 적어도 하나의 인터페이스 디바이스는 상기 PCB에 결합된, 장치."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 적어도 하나의 특수 목적 제어기는 적어도 하나의 그래픽 처리 유닛(GPU)을 포함하는, 장치."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 적어도 하나의 인터페이스 디바이스는 적어도 부분적으로 무선으로 통신하는 적어도 하나의 무선 인터페이스 디바이스를 포함하는, 장치."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 입력 및 출력 데이터는 상기 장치가 설치된 시스템의 적어도 하나의 데이터 버스를 우회하는, 장치."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 적어도 하나의 특수 목적 제어기가 상기 복수의 메모리 칩에 액세스하는 동안 상기 적어도 하나의 프로세서가 상기 복수의 메모리 칩에 있는 데이터에 액세스하려고 시도할 때 충돌을 해결하도록 구성된 적어도 하나의 중재자를 포함하는, 장치."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "공개특허 10-2022-0091592-3-시스템으로서,복수의 이중 인라인 메모리 모듈(DIMM)을 포함하고, 상기 복수의 DIMM의 각각의 DIMM은,상기 복수의 DIMM과 별개인 추가 PCB의 적어도 하나의 메모리 슬롯에 삽입되도록 구성된 인쇄 회로 보드(PCB);상기 PCB에 결합된 복수의 메모리 칩;상기 PCB의 각 측에 있는 복수의 전기 접점;상기 PCB에 결합된 적어도 하나의 특수 목적 제어기; 및상기 DIMM에 대한 입력 및 출력 데이터를 전달하도록 구성된 적어도 하나의 인터페이스 디바이스를 포함하고,상기 입력 및 출력 데이터는 상기 시스템이 설치된 컴퓨팅 디바이스의 적어도 하나의 프로세서를 우회하는, 시스템."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 적어도 하나의 인터페이스 디바이스는 상기 입력 및 출력 데이터를 상기 복수의 DIMM 중적어도 하나의 다른 DIMM에 전달하도록 구성된, 시스템."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서,상기 복수의 DIMM과 별개인 적어도 하나의 외부 제어기로서, 상기 복수의 DIMM의 특수 목적 제어기에 의한 계산을 조정하고; 상기 복수의 DIMM의 인터페이스 디바이스에 의한 통신을 조정하는, 상기 적어도 하나의 외부 제어기; 및상기 추가 PCB를 포함하고, 상기 추가 PCB는 상기 복수의 DIMM과 별개이고, 상기 복수의 DIMM을 수용하도록 구성된 복수의 메모리 슬롯을 포함하고, 상기 적어도 하나의 외부 제어기는 상기 추가 PCB에 결합되고, 상기 추가 PCB는 마더보드이고, 상기 적어도 하나의 외부 제어기는 적어도 하나의 중앙 처리 유닛(CPU)을 포함하는, 시스템."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제8항에 있어서, 상기 복수의 DIMM 중 적어도 하나의 DIMM의 적어도 하나의 특수 목적 제어기는 적어도 하나의그래픽 처리 유닛(GPU)을 포함하는, 시스템."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제8항에 있어서, 상기 복수의 DIMM 중 적어도 하나의 DIMM의 상기 적어도 하나의 인터페이스 디바이스는 칩 내광 상호 연결부를 포함하는, 시스템."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 복수의 DIMM의 각각의 DIMM에 대해, 상기 DIMM의 적어도 하나의 무선 인터페이스 디바이스는 상기 적어도 하나의 특수 목적 제어기에 대한 입력 데이터를 수신하고, 상기 시스템이 설치된 컴퓨팅 디바이스의 적어도 하나의 프로세서를 우회하는 하나 이상의 무선 통신 링크를 통해 상기 적어도 하나의 특수 목적제어기의 출력 데이터를 하나 이상의 사용자 인터페이스로 전달하도록 구성된, 시스템."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "메모리 모듈로서,복수의 메모리 칩;적어도 하나의 특수 목적 제어기; 및상기 메모리 모듈에 대한 입력 및 출력 데이터를 전달하도록 구성된 적어도 하나의 인터페이스 디바이스를 포함하고, 상기 입력 및 출력 데이터는 상기 메모리 모듈이 설치된 컴퓨팅 디바이스의 적어도 하나의 프로세공개특허 10-2022-0091592-4-서를 우회하고, 상기 적어도 하나의 인터페이스 디바이스는 상기 입력 및 출력 데이터를 상기 컴퓨팅 디바이스의 적어도 하나의 다른 메모리 모듈에 전달하도록 구성된, 메모리 모듈."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서, 상기 하나의 인터페이스 디바이스는 하나 이상의 통신 네트워크를 통해 상기 적어도 하나의특수 목적 제어기의 입력 및 출력 데이터를 전달하도록 구성된 네트워크 인터페이스 디바이스인, 메모리 모듈."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서, 상기 적어도 하나의 특수 목적 제어기는 적어도 하나의 그래픽 처리 유닛(GPU)을 포함하는,메모리 모듈."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제14항에 있어서, 상기 적어도 하나의 특수 목적 제어기는 적어도 하나의 인공 지능(AI) 가속기를 포함하는, 메모리 모듈."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제14항에 있어서, 상기 적어도 하나의 특수 목적 제어기는 적어도 하나의 메모리 내 처리(PIM) 유닛을포함하는, 메모리 모듈."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제14항에 있어서, 상기 적어도 하나의 인터페이스 디바이스는 하나 이상의 무선 통신 네트워크를 통해 적어도부분적으로 무선으로 통신하도록 구성된 적어도 하나의 무선 인터페이스 디바이스를 포함하고, 상기 하나 이상의 무선 통신 네트워크는 상기 메모리 모듈이 설치된 컴퓨팅 디바이스의 적어도 하나의 데이터 버스를우회하는, 메모리 모듈."}
{"patent_id": "10-2022-7018912", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제14항에 있어서, 상기 적어도 하나의 특수 목적 제어기가 상기 메모리 모듈의 복수의 메모리 칩에 액세스하는동안 상기 적어도 하나의 프로세서가 상기 복수의 메모리 칩에 있는 데이터에 액세스를 시도할 때 충돌을 해결하도록 구성된 적어도 하나의 중재자를 포함하는, 메모리 모듈."}
{"patent_id": "10-2022-7018912", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "복수의 메모리 칩, 적어도 하나의 제어기(예를 들어, 중앙 처리 유닛 또는 특수 목적 제어기), 및 메모리 모듈에 대한 입력 및 출력 데이터를 전달하도록 구성된 적어도 하나의 인터페이스 디바이스를 갖는 메모리 모듈. 상기 입력 및 출력 데이터는 메모리 모듈이 설치된 컴퓨팅 디바이스의 적어도 하나의 프로세서(예를 들어, 중앙 처리 유닛)를 우회한다. 그리고, 적어도 하나의 인터페이스 디바이스는 입력 및 출력 데이터를 컴퓨팅 디바이스의 적 어도 하나의 다른 메모리 모듈에 전달하도록 구성될 수 있다. 또한, 메모리 모듈은 메모리 모듈 시스템의 복수의 메모리 모듈 중 하나의 모듈일 수 있다."}
{"patent_id": "10-2022-7018912", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원 본 출원은 미국 특허 출원 번호 16/713,989(출원일: 2019년 12월 13일, 발명의 명칭: \"MEMORY MODULE WITH COMPUTATION CAPABILITY\")(전체 내용이 본 명세서에 포함됨)의 우선권을 주장한다. 기술 분야 본 명세서에 개시된 적어도 일부 실시형태는 계산 능력을 갖는 메모리 모듈에 관한 것이다. 그리고, 본 명세서 에 개시된 적어도 일부 실시형태는 복수의 이러한 메모리 모듈을 갖는 시스템에 관한 것이다."}
{"patent_id": "10-2022-7018912", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 컴퓨터 하드웨어 구성요소는 인쇄 회로 보드(PCB)에 장착될 수 있다. 또한, 컴퓨터 하드웨어 구성 요소는 집적 회로에 통합될 수 있다. 그리고, 이러한 집적 회로는 PCB에 장착될 수 있다. PCB는 전도성 트랙, 패드 및 기타 특징부를 사용하여 전자 구성요소를 기계적으로 지지하고 전기적으로 연결할 수 있다. 메모리 모듈은 다수의 메모리 구성요소가 PCB에 장착되어 있는 PCB를 포함할 수 있다. 이러한 메모리 모듈의 예 로는 단일 인라인 메모리 모듈(SIMM) 및 이중 인라인 메모리 모듈(DIMM)을 포함한다. 단일 인라인 메모리 모듈 (SIMM)은 랜덤 액세스 메모리를 포함하는 메모리 모듈 유형이다. SIMM은 SIMM의 접점이 모듈의 양쪽에서 중복된 다는 점에서 이중 인라인 메모리 모듈(DIMM)과는 다르다. DIMM의 경우에는 그렇지 않다. DIMM은 모듈의 각 측에별도의 전기 접점을 가진다. 또 다른 차이점은 SIMM에는 일반적으로 32비트 데이터 경로가 있는 반면 DIMM에는 일반적으로 64비트 데이터 경로가 있다는 것이다. DIMM은 일반적으로 하나 이상의 DIMM을 포함할 수 있을 만큼 충분히 큰 현재 컴퓨터에 사용되고, DIMM은 다수의 동적 랜덤 액세스 메모리(DRAM) 집적 회로를 포함할 수 있다. 랩톱 컴퓨터와 같은 더 작은 컴퓨터의 경우 종종 작은 아웃라인 이중 인라인 메모리 모듈(SO-DIMM)이 사 용된다. 또한, 메모리 구성요소는 시스템 온 칩(SoC)에 통합될 수 있다. SoC는 컴퓨터 구성요소를 단일 칩에 통합하는 집적 회로(IC)이다. SoC에서 일반적인 컴퓨터 구성요소는 중앙 처리 유닛(CPU), 메모리, 입력/출력 포트 및 보 조 저장부를 포함한다. SoC는 단일 기판 또는 마이크로칩에 모든 구성요소를 포함할 수 있으며, 일부 칩은 1/4 보다 작을 수 있다. SoC는 다양한 신호 처리 기능을 포함할 수 있으며, 그래픽 처리 유닛(GPU)과 같은 특수 프 로세서 또는 보조 프로세서를 포함할 수 있다. 긴밀하게 통합된 것에 의해 SoC는 동등한 기능의 기존 멀티칩 시 스템보다 훨씬 적은 전력을 소비할 수 있다. 이것은 (예를 들어, 스마트폰 및 태블릿에서) 모바일 컴퓨팅 디바 이스의 통합에 유리한 SoC를 만든다. 또한, SoC는 (특히 스마트 디바이스가 작은 경우) 임베디드 시스템과 사물 인터넷에 유용할 수 있다."}
{"patent_id": "10-2022-7018912", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서에 개시된 적어도 일부 실시형태는 계산 능력을 갖는 메모리 모듈에 관한 것이다. 그리고, 본 명세서 에 개시된 적어도 일부 실시형태는 복수의 이러한 메모리 모듈을 갖는 시스템을 포함한다. 보다 구체적으로, 본 명세서에 개시된 적어도 일부 실시형태는 복수의 메모리 칩, 적어도 하나의 제어기(예를 들어, 중앙 처리 유닛 또는 특수 목적 제어기), 및 메모리 모듈에 대한 입력 및 출력 데이터를 전달하도록 구성된 적어도 하나의 인터 페이스 디바이스를 갖는 메모리 모듈을 포함한다. 입력 및 출력 데이터는 메모리 모듈이 설치된 컴퓨팅 디바이 스의 적어도 하나의 프로세서(예를 들어, 중앙 처리 유닛)를 우회한다. 그리고, 적어도 하나의 인터페이스 디바 이스는 입력 및 출력 데이터를 컴퓨팅 디바이스의 적어도 하나의 다른 메모리 모듈에 전달하도록 구성될 수 있 다. 또한, 메모리 모듈은 메모리 모듈 시스템의 복수의 메모리 모듈 중 하나의 모듈일 수 있다. 일부 실시형태에서, 메모리 모듈은 DIMM, SO-DIMM, 등록된 DIMM(RDIMM), 미니-RDIMM, 소켓형 메모리 스택 또는 소켓형 시스템 온 패키지 또는 다른 유형의 메모리용 패키지 온 패키지(PoP)이거나 이를 포함할 수 있다. 그리 고, 일부 실시형태에서, 메모리 모듈은 GPU, 인공 지능(AI) 가속기, 및/또는 메모리 내 처리(PIM) 유닛과 같은 특수 목적 칩을 포함하도록 구성될 수 있다. 또한, 일부 실시형태에서, 메모리 모듈은 프로세서와 메모리 모듈 사이의 메모리 버스를 통하지 않고 유선 연결, 무선 연결 또는 이들의 조합을 통해 주변 디바이스(예를 들어, 디스플레이 또는 다른 유형의 사용자 인터페이스)에 결과를 출력할 수 있다. 예를 들어, 일부 실시형태에서, 메 모리 모듈은 메모리 모듈과 메모리 모듈을 호스팅하는 컴퓨팅 디바이스의 메인 프로세서 사이의 메모리 버스를 통하지 않고 유선 연결 또는 무선 연결을 통해 주변 디바이스에 결과를 출력할 수 있다. 본 명세서에 개시된 이 러한 메모리 모듈 및 기타 메모리 모듈은 그래픽 파이프라인의 처리(예를 들어, 기하 형상, 투영, 조명, 클리핑, 래스터화, 셰이딩, 스크린 스트리밍 등을 위한 데이터 처리)를 가속화할 수 있다. 또한, 서로 통신하는 복수의 이러한 메모리 모듈을 갖는 시스템은 그래픽 파이프라인의 처리를 더욱 가속화할 수 있다. 도 1 및 도 2는 본 발명의 일부 실시형태에 따른 예시적인 메모리 모듈(102 및 202)을 각각 도시한다. 메모리 모듈(102 또는 202) 중 어느 하나는 장치 및/또는 시스템이거나, 이를 포함하거나, 이의 일부일 수 있다. 도 1은 복수의 메모리 칩(예를 들어, 메모리 칩(104a, 104b, 및 104c) 참조)을 갖는 메모리 모듈을 도시한 다. 메모리 모듈은 또한 적어도 하나의 제어기(예를 들어, 제어기(106a 및 106b) 참조)를 갖는다. 도시된 바와 같이, 메모리 모듈의 상이한 실시형태는 하나의 제어기(예를 들어, 제어기(106a)), 두 개의 제어기 (예를 들어, 제어기(106a 및 106b)), 또는 2개 초과의 제어기를 가질 수 있다. 파선 상자는 선택적 구성요소를나타내는 것으로 이해되어야 한다. 또한, 메모리 모듈의 실시형태는 2개의 메모리 칩 또는 2개 초과의 메 모리 칩을 가질 수 있는 것으로 이해되어야 한다. 메모리 모듈의 메모리와 같은 본 명세서에 설명된 메모리는 다양한 유형의 메모리를 포함할 수 있다. 예를 들어, 이러한 메모리는 플래시 메모리 셀을 갖는 플래시 메모리를 포함할 수 있다. 또한, 예를 들어, 이러한 메 모리는 DRAM 셀을 포함하는 동적 랜덤 액세스 메모리(DRAM)를 포함할 수 있다. 또한, 예를 들어, 이러한 메모리 는 또한 NVRAM 셀을 포함하는 비휘발성 랜덤 액세스 메모리(NVRAM)를 포함할 수 있다. NVRAM 셀은 3D XPoint 메 모리 셀을 포함할 수 있다. 메모리 모듈은 또한 적어도 하나의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)를 갖는 것으로 도시되어 있다. 도시된 바와 같이, 메모리 모듈의 상이한 실시형태는 하나의 인터페 이스 디바이스(예를 들어, 인터페이스 디바이스(108a)), 2개의 인터페이스 디바이스(예를 들어, 인터페이스 디 바이스(108a 및 108b)), 또는 2개 초과의 인터페이스 디바이스를 가질 수 있다. 그리고, 언급된 바와 같이, 파 선 박스는 선택적 구성요소를 나타내는 것으로 이해되어야 한다. 적어도 하나의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)는 메모리 모듈에 대한 입력 및 출력 데이터를 전달하도록 구성될 수 있다. 입력 및 출력 데이터는 메모리 모듈이 설치된 시스템의 프로세서(예를 들어, 메인 프로세 서)를 우회할 수 있다(예를 들어, 인터페이스(108a 및 108b)는, 연결(118a 및 118b)을 통해, 메모리 모듈 이 설치된 시스템의 다른 디바이스에 연결되고, 메모리 모듈이 설치된 시스템의 하나 이상의 프로세서 를 우회하는 것을 참조). 일부 실시형태에서, 도 1에 도시된 바와 같이, 입력 및 출력 데이터는 메모리 모 듈이 설치된 시스템의 데이터 버스(예를 들어, 메인 데이터 버스)를 우회한다(예를 들어, 인터페이스(108a 및 108b)는, 연결(118a 및 118b)을 통해, 메모리 모듈이 설치된 시스템의 다른 디바이스에 연결되고, 메모 리 모듈이 설치된 시스템의 하나 이상의 버스를 우회하는 것을 참조). 파선 연결은 선택적 연결을 나타내 는 것으로 이해되어야 한다. 메모리 모듈은 또한 복수의 메모리 칩(예를 들어, 메모리 칩(104a, 104b 및 104c) 참조), 제어기(들)(예를 들어, 제어기(106a 및 106b) 참조), 및 인터페이스 디바이스(들)(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)를 연결하는 버스(다수의 버스를 포함할 수 있음)를 갖는 것으로 도시되어 있다. 버스는 메모리 모듈이 설치된 시스템의 버스(예를 들어, 하나 이상의 버스 참조)의 일부일 수 있으며, 이는 메모 리 모듈을 이것이 설치된 시스템의 나머지 부분에 연결한다. 메모리 모듈을 하나 이상의 버스 및 시 스템의 나머지 부분에 연결하는 버스의 파선 부분으로 도시된 바와 같이, 버스는 일부 실시형태에서 버스와 별개일 수 있고, 다른 실시형태에서 하나 이상의 버스에 연결될 수 있다. 파선 연결은 선택적 연결을 나타내는 것으로 이해되어야 한다. 메모리 모듈의 제어기(예를 들어, 제어기(106a 및 106b) 참조) 중 하나 이상은 버스를 통해 그리고 하나 이상의 버스를 우회하는 연결(예를 들어, 연결(118a 및 118b) 참조)을 통해 전달되는 데이터를 중재할 수 있다. 본 명세서에 언급된 인터페이스 디바이스 및 다른 인터페이스 디바이스는 하나 이상의 네트워크 인터페이스 디 바이스, 하나 이상의 링크, 하나 이상의 버스, 하나 이상의 포트, 하나 이상의 피어 투 피어 링크(peer-to-peer link), 또는 이들의 임의의 조합을 포함할 수 있다. 일부 실시형태에서, 메모리 모듈은 전역 공유 컨텍스트(global shared context)를 구현할 수 있다. 일반적 으로, 전역 공유 컨텍스트는 인터페이스 디바이스를 통해 서로 통신하는 메모리 모듈(102 또는 202)의 복수의 인스턴스(instance)를 포함한다. 전역 공유 컨텍스트는 많은 양의 메모리가 유용하고 메모리에 근접한 데이터 처리가 그래픽 처리를 향상시킬 수 있기 때문에 그래픽 처리 및 그래픽 애플리케이션에 유용할 수 있다. 이러한 실시형태 및 기타 실시형태에서, 인터페이스 디바이스(들)(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)는 통신 메모리 모듈이 설치된 시스템에 설치된 메모리 모듈의 적어도 하나의 다른 인스턴스에 입력 및 출 력 데이터를 전달하도록 구성될 수 있다. 일부 실시형태에서, 본 명세서에 설명된 메모리 모듈 또는 다른 메모리 모듈, 본 명세서에 설명된 제어기 (106a) 또는 다른 제어기, 본 명세서에 설명된 인터페이스 디바이스(108a) 또는 다른 인터페이스 디바이스, 본 명세서에 설명된 메모리 칩(104a, 104b 및 104c) 또는 다른 메모리 칩, 또는 이들의 임의의 조합은 시스템 온 칩(SoC), 시스템 온 패키지(SoP), 예를 들어, 상호 배치된 칩릿 시스템, 또는 이종 다이 스택 등의 일부일 수 있다. 이러한 모든 실시형태는 서로 결합되고 시스템의 나머지 부분과 결합되기 위한 PCB를 반드시 포함할 필요 는 없는 긴밀하게 통합된 IP 블록 및 칩을 나타낸다. SoC 또는 다른 실시형태를 포함하거나 이의 일부인 실시형 태는 하나 이상의 GPU 또는 하나 이상의 다른 유형의 특수 프로세서 및/또는 하나 이상의 PIM 유닛을 포함할 수있다. SoC 또는 다른 실시형태를 포함하거나 이의 일부인 실시형태는 메모리 제어기, 디스플레이 싱크(display sink)(예를 들어, HDMI 또는 디스플레이포트), 무선 인터페이스 또는 네트워크용 라디오, AI 엔진 또는 가속기, 뉴로모픽 프로세서, 스케일러형 프로세서, 벡터형 프로세서, CPU 코어 등을 포함하거나 이에 연결된 프로세서를 포함할 수 있다. 도 1에 도시되지 않은, 메모리 모듈은 또한 복수의 전기 접점을 포함할 수 있다. 메모리 모듈은 또한 마더보드의 적어도 하나의 메모리 슬롯(slot)으로 삽입되도록 구성된 PCB를 포함할 수 있다. 이러한 실시형태에 서, 복수의 메모리 칩(예를 들어, 메모리 칩(104a, 104b, 및 104c) 참조)은 PCB에 결합될 수 있고, 복수의 전기 접점은 PCB의 각 측에 있을 수 있다. 또한, 제어기(들)(예를 들어, 제어기(106a 및 106b) 참조)는 PCB에 결합될 수 있고, 인터페이스 디바이스(들)(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)는 PCB에 결합될 수 있 다. 일부 실시형태에서, 제어기(들)(예를 들어, 제어기(106a 및 106b) 참조)는 적어도 하나의 특수 목적 제어기이거 나, 이를 포함하거나, 이의 일부일 수 있다. 특수 목적 제어기(들)는 GPU, AI 가속기, 신경 처리 유닛(NPU), 다 른 유형의 특수 목적 제어기, PIM 유닛, 또는 이들의 임의의 조합이거나 이를 포함하거나 이의 일부일 수 있다. 일부 실시형태에서, 인터페이스 디바이스(들)(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)는 적어도 부분적으로 무선으로 통신하는 적어도 하나의 무선 인터페이스 디바이스를 포함하거나, 또는 칩들 사이에 광 통 신을 제공하는 칩 내 광 상호 연결부를 포함할 수 있다. 인터페이스 디바이스(들)의 다른 부분은 유선을 통해 통신할 수 있다. 인터페이스 디바이스(들)는 또한 다수의 능력 및/또는 채널 및 채널 유형을 가진 하이브리드 인터페이스 디바이스일 수 있다. 인터페이스 디바이스는 네트워크 인터페이스 디바이스(예를 들어, 무선 네트워 크 인터페이스 디바이스)이거나, 이를 포함하거나, 이의 일부일 수 있다. 인터페이스 디바이스(들)는 적어도 하 나의 무선 인터페이스 디바이스를 포함할 수 있고/있거나, 유선 링크는 하나 이상의 유선 및/또는 무선 네트워 크, 피어 투 피어 링크, 포트, 버스 등을 통해 통신하도록 구성될 수 있다. 일부 실시형태에서, 메모리 모듈은 메모리 모듈이 설치된 컴퓨팅 디바이스의 프로세서(예를 들어, 컴 퓨팅 디바이스의 메인 프로세서)에 복수의 메모리 칩의 입력 및 출력 데이터를 전달하기 위해 복수의 전기 접점 중 적어도 일부에 복수의 메모리 칩(예를 들어, 메모리 칩(104a, 104b, 및 104c))을 연결하도록 구성된 제1 연 결부를 포함할 수 있다. 메모리 모듈은 또한 복수의 메모리 칩을 제어기(들)(예를 들어, 제어기(106a 및 106b) 참조)에 연결하도록 구성된 제2 연결부를 포함할 수 있다. 메모리 모듈은 또한 메모리 모듈이 설치된 컴퓨팅 디바이스의 프로세서를 우회하는 통신 경로를 통해, 인터페이스 디바이스(들)가 다른 디바이스로 부터 제어기(들)에 대한 입력 데이터를 수신하고, 제어기(들)의 출력 데이터를 다른 디바이스에 전달하도록 제 어기(들)를 인터페이스 디바이스(들)(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)에 연결하도록 구성 된 하나 이상의 제3 연결부를 포함할 수 있다. 도 2는 메모리 모듈과 다소 유사한 메모리 모듈을 도시한다. 그러나, 메모리 모듈은 적어도 하 나의 중재자(arbiter)(예를 들어, 중재자(204a 및 204b) 참조)를 갖는 것으로 도시되어 있다. 도 2는 도 1에 도 시된 칩(예를 들어, 메모리 칩(104a, 104b, 및 104c) 참조)과 유사한 복수의 메모리 칩을 갖는 메모리 모듈 을 도시한다. 메모리 모듈은 또한 도 1에 도시된 적어도 하나의 제어기(예를 들어, 제어기(106a 및 106b) 참조)와 유사한 적어도 하나의 제어기를 갖는다. 또한 도 2에 도시된 바와 같이, 메모리 모듈의 상 이한 실시형태는 하나의 제어기(예를 들어, 제어기(106a)), 2개의 제어기(예를 들어, 제어기(106a 및 106b)), 또는 2개 초과의 제어기를 가질 수 있다. 파선 박스는 선택적 구성요소를 나타내는 것으로 이해되어야 한다. 또 한, 메모리 모듈의 실시형태는 2개의 메모리 칩 또는 2개 초과의 메모리 칩을 가질 수 있는 것으로 이해되 어야 한다. 또한, 도 2에 도시된 바와 같이, 메모리 모듈은 도 1에 도시된 적어도 하나의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(108a 및 108b) 참조)와 유사한 적어도 하나의 인터페이스 디바이스를 갖는 것으로 도시된다. 도시된 바와 같이, 메모리 모듈의 상이한 실시형태는 하나의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(108a)), 2개의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(108a 및 108b)), 또 는 2개 초과의 인터페이스 디바이스를 가질 수 있다. 그리고, 언급된 바와 같이, 파선 박스는 선택적 구성요소 를 나타내는 것으로 이해되어야 한다. 적어도 하나의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스 (108a 및 108b) 참조)는 메모리 모듈에 대한 입력 및 출력 데이터를 전달하도록 구성될 수 있다. 입력 및 출력 데이터는 메모리 모듈이 설치된 시스템의 프로세서(예를 들어, 메인 프로세서)를 우회할 수 있다. 일 부 실시형태에서, 입력 및 출력 데이터는 메모리 모듈이 설치된 시스템의 데이터 버스(예를 들어, 메인 데이터 버스)를 우회한다. 추가적으로, 언급된 바와 같이 그리고 도 2에 도시된 바와 같이, 메모리 모듈은 적어도 하나의 중재자(예 를 들어, 중재자(204a 및 204b))를 포함한다. 중재자(들)는 제어기(들)(예를 들어, 제어기(106a 및 106b) 참 조)가 복수의 메모리 칩에 액세스하는 동안 호스팅 컴퓨팅 디바이스의 프로세서가 복수의 메모리 칩(예를 들어, 메모리 칩(104a 및 104b) 참조)에 있는 데이터에 액세스하려고 시도할 때 충돌을 해결하도록 구성될 수 있다. 도시된 바와 같이, 메모리 모듈의 상이한 실시형태는 하나의 중재자(예를 들어, 중재자(204a)), 2개의 중 재자(예를 들어, 중재자(204a 및 204b)), 또는 2개 초과의 중재자를 가질 수 있다. 그리고, 언급된 바와 같이, 파선 박스와 연결부는 선택적 구성요소를 나타내는 것으로 이해되어야 한다. 일부 실시형태에서, 중재자는 제어기의 일부일 수 있고, 각각의 제어기는 이러한 칩과 외부 디바이스(메인 프로 세서와 시스템)에 액세스하는 모든 디바이스 간에 메모리 칩에 대한 액세스를 중재하는 하나의 중재자를 가질 수 있다. 다른 실시형태에서 중재자는 각각의 중재자가 처리 순서대로 각 칩에 대한 메모리 요청을 큐(queue)에 추가하고 메모리 칩 내의 동일한 어드레스에 대한 요청과 관련된 충돌을 해결할 수 있도록 메모리 칩의 일부일 수 있다. 또한, 일부 실시형태에서, 메모리 모듈의 중재자(예를 들어, 중재자(204a 및 204b) 참조) 중 하 나 이상은 메모리 모듈이 설치된 시스템의 버스를 통해 및 하나 이상의 버스를 우회하는 연결 (예를 들어, 연결(118a 및 118b) 참조)을 통해 전달된 데이터를 중재할 수 있다. 도 1 및 도 2에 도시되고 언급된 바와 같이, 메모리 모듈과 메모리 모듈은 복수의 메모리 칩, 적어도 하나의 제어기(예를 들어, 특수 목적 제어기), 및 메모리 모듈에 대한 입력 및 출력 데이터를 전달하도록 구성 된 적어도 하나의 인터페이스 디바이스를 포함한다. 모듈에 대한 입력 및 출력 데이터는 메모리 모듈(102 또는 202)이 설치된 컴퓨팅 디바이스의 프로세서를 우회한다. 그리고, 인터페이스 디바이스(들)는 입력 및 출력 데이 터를 컴퓨팅 디바이스(도 1 및 도 2에 도시되지 않음) 내의 적어도 하나의 다른 메모리 모듈에 전달하도록 구성 될 수 있다. 일부 실시형태에서, 입력 및 출력 데이터 또는 그 일부는 (예를 들어, 메모리 모듈의 상태를 등록 하기 위해) 메인 프로세서를 통해 전달되고 메인 프로세서에 의해 처리된다. 메모리 모듈(102 또는 202)의 인터페이스 디바이스 각각은 하나 이상의 통신 네트워크를 통해 제어기(들)의 입 력 및 출력 데이터를 전달하도록 구성될 수 있는 적어도 하나의 네트워크 인터페이스 디바이스를 포함할 수 있 다. 제어기(들)는 적어도 GPU, AI 가속기, NPU, 다른 유형의 특수 목적 제어기, PIM 유닛, 또는 이들의 임의의 조합을 포함할 수 있다. 메모리 모듈(102 또는 202)의 인터페이스 디바이스 각각은 하나 이상의 무선 통신 네트 워크를 통해 적어도 부분적으로 무선으로 통신하도록 구성된 적어도 하나의 무선 인터페이스 디바이스를 포함할 수 있고, 하나 이상의 무선 통신 네트워크는 메모리 모듈(102 또는 202)이 설치된 컴퓨팅 디바이스의 데이터 버 스(예를 들어, 메인 데이터 버스)를 우회할 수 있다. 일부 실시형태에서, 무선 통신은 시스템에 설치된 다수의 메모리 모듈 사이에서 발생할 수 있다. 예를 들어, 무선 수신기는 (PC 보드에 설치된 DIMM과 같이) 근접한 공간 에 정렬된 모듈 간의 데이터 통신을 허용할 수 있다. 이것은 이러한 통신의 속도를 증가시킬 수 있다. 구체적으 로, 일부 실시형태에서, 테라헤르츠 무선 통신(THz: Terahertz Wireless Communication)은 100s Gb/sec의 속도 를 가능하게 할 수 있다. 따라서, 이러한 예에서, 칩 내 또는 모듈 내 THz 복사선은 본 명세서에 개시된 메모리 모듈 간에 대량의 데이터 교환을 지원할 수 있다. 그리고, 구체적으로 도 2에 도시된 바와 같이, 메모리 모듈은 메모리 모듈의 제어기가 메모리 모듈의 복수 의 메모리 칩에 액세스하는 동안 메모리 모듈을 갖는 컴퓨팅 디바이스의 프로세서가 복수의 메모리 칩의 데이터 에 액세스하려고 시도할 때 충돌을 해결하도록 구성된 적어도 하나의 중재자를 포함한다. 도 3 및 도 4는 본 발명의 일부 실시형태에 따른 예시적인 메모리 모듈 시스템(302 및 402)을 각각 도시한다. 도 4는 도 3에 도시된 메모리 모듈 시스템과 다소 유사한 메모리 모듈 시스템을 도시한다. 그러나, 메모리 모듈 시스템은 적어도 하나의 중재자(예를 들어, 중재자(404a 및 404b) 참조)를 갖는 것으로 도시 된다. 메모리 모듈 시스템에 포함된 것으로 도시된 중재자는 메모리 모듈 시스템 내의 제어기가 메모리 칩 에 액세스하는 동안 메모리 모듈 시스템을 갖거나 호스팅하는 컴퓨팅 디바이스의 프로세서가 메모리 모듈 시스템의 하나 이상의 메모리 칩에 있는 데이터에 액세스하려고 시도할 때 충돌을 해결하도록 구성될 수 있다. 도시된 메모리 모듈 시스템(302 및 402) 모두는 복수의 메모리 모듈(예를 들어, 메모리 모듈(304a, 304b, 및 304c) 참조)을 포함한다. 그리고, 메모리 모듈 각각은 복수의 메모리 칩을 포함한다. 복수의 메모리 모듈(예를 들어, 메모리 모듈(304a, 304b, 및 304c) 참조)의 각각의 메모리 모듈은 메모리 모듈 또는 메모리 모듈 일 수 있다. 메모리 모듈 시스템(302 및 402) 각각은 또한 적어도 하나의 외부 제어기(예를 들어, 외부 제 어기(306a 및 306b) 참조) 및 적어도 하나의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(308a 및308b) 참조)를 포함한다. 메모리 모듈 시스템(302 및 402)은 각각 복수의 메모리 모듈(예를 들어, 메모리 모듈(304a, 304b, 및 304c) 참 조), 외부 제어기(들)(예를 들어, 외부 제어기(306a 및 306b) 참조), 및 인터페이스 디바이스(들)(예를 들어, 인터페이스 디바이스(308a 및 308b) 참조)를 연결하는 버스(다수의 버스를 포함할 수 있음)를 갖는 것으로 도시되어 있다. 메모리 모듈 시스템(302 및 402)은 각각 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(308a 및 308b) 참조)를 갖는 것으로 도시되어 있다. 도시된 바와 같이, 메모리 모듈(302 및 402)의 상이한 실시형태는 하나의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(308a)), 2개의 인터페이스 디바이스(예를 들어, 인터페이 스 디바이스(308a 및 308b)), 또는 2개 초과의 인터페이스 디바이스를 가질 수 있다. 그리고, 언급된 바와 같이, 파선 박스는 선택적 구성요소를 나타내는 것으로 이해되어야 한다. 인터페이스 디바이스(예를 들어, 인터 페이스 디바이스(308a 및 308b) 참조)는 메모리 모듈 시스템(302 및 402) 각각에 대한 입력 및 출력 데이터를 전달하도록 구성될 수 있다. 입력 및 출력 데이터는 메모리 모듈 시스템(302 및 402) 중 하나가 설치된 각각의 시스템의 프로세서(예를 들어, 메인 프로세서)를 우회할 수 있다(예를 들어, 인터페이스(308a 및 308b)는, 연결 (318a 및 318b)을 통해, 메모리 모듈 시스템(302 및 402) 중 하나가 설치된 시스템의 다른 디바이스에 연 결되고, 시스템의 프로세서를 우회하는 것을 참조). 일부 실시형태에서, 도 3에 도시된 바와 같이, 입력 및 출력 데이터는 메모리 모듈 시스템(302 및 402) 중 하나가 설치된 시스템의 데이터 버스(예를 들어, 메인 데 이터 버스)를 우회한다(예를 들어, 인터페이스(308a 및 308b)는, 연결(318a 및 318b)을 통해, 시스템의 다른 디 바이스에 연결되고, 시스템의 버스(다수의 버스를 가질 수 있음)를 우회하는 것을 참조). 파선 연결 은 선택적 연결을 나타내는 것으로 이해되어야 한다. 또한, 버스는 메모리 모듈 시스템(302 및 402) 중 하나가 설치된 시스템의 버스(예를 들어, 버스 참 조)의 일부일 수 있으며, 이는 메모리 모듈 시스템(302 및 402) 중 하나를 이것이 설치된 시스템의 나머지 부분 에 연결한다. 메모리 모듈 시스템을 버스 및 시스템의 나머지 부분에 연결하는 버스의 파선 부분으로 도시된 바와 같이, 버스는 일부 실시형태에서 버스와 별개일 수 있고, 다른 실시형태에서 버스 에 연결될 수 있다. 파선 연결은 선택적 연결을 나타내는 것으로 이해되어야 한다. 메모리 모듈 시스템(302 및 402) 각각의 제어기(예를 들어, 제어기(306a 및 306b) 참조) 중 하나 이상은 버스를 통해 및 버스를 우회하는 연결(예를 들어, 연결(318a 및 318b) 참조)을 통해 전달되는 데이터를 중재할 수 있다. 도시된 바와 같이, 외부 제어기(예를 들어, 외부 제어기(306a 및 306b) 참조)는 메모리 모듈 시스템(302 및 402) 각각에서 복수의 메모리 모듈(예를 들어, 메모리 모듈(304a, 304b, 및 304c) 참조)과 별개이다. 메모리 모 듈 시스템(302 및 402)의 일부 실시형태에서, 적어도 하나의 외부 제어기는 복수의 메모리 모듈의 제어기(예를 들어, 제어기(106a 및 106b) 및 메모리 모듈(102, 202, 및 304a 내지 304c) 참조)에 의한 계산을 조정하도록 구성될 수 있다. 또한, 외부 제어기(들)는 복수의 메모리 모듈의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(108a 및 108b) 및 메모리 모듈(102, 202, 및 304a 내지 304c) 참조)에 의한 통신을 조정하도록 구성될 수 있다. 또한, 도시된 바와 같이, 인터페이스 디바이스(들)(예를 들어, 인터페이스 디바이스(308a 및 308b) 참조)는 메 모리 모듈 시스템(302 및 402) 각각에서 복수의 메모리 모듈(예를 들어, 메모리 모듈(304a, 304b, 및 304c) 참 조)과 별개이다. 메모리 모듈 시스템(302 및 402)의 인터페이스 디바이스(예를 들어, 인터페이스 디바이스(308a 및 308b) 참조) 각각은 적어도 부분적으로 무선으로 통신하는 무선 인터페이스 디바이스를 포함하거나, 칩들 사 이에 광 통신을 제공하는 칩 내 광 상호 연결부를 포함할 수 있다. 메모리 모듈 시스템(302 및 402)의 인터페이 스 디바이스의 다른 부분은 유선을 통해 통신할 수 있다. 메모리 모듈 시스템(302 및 402)의 인터페이스 디바이 스 각각은 또한 다수의 능력 및/또는 채널 및 채널 유형을 갖는 하이브리드 인터페이스 디바이스일 수 있다. 메 모리 모듈 시스템(302 및 402)의 인터페이스 디바이스는 네트워크 인터페이스 디바이스(예를 들어, 무선 네트워 크 인터페이스 디바이스)이거나, 이를 포함하거나, 이의 일부일 수 있다. 메모리 모듈 시스템(302 및 402)의 인 터페이스 디바이스 각각은 무선 인터페이스 디바이스를 포함할 수 있고/있거나, 유선 링크는 하나 이상의 유선 및/또는 무선 네트워크, 피어 투 피어 링크, 포트, 버스 등을 통해 통신하도록 구성될 수 있다. 또한, 복수의 메모리 모듈(예를 들어, 메모리 모듈(304a, 304b, 및 304c) 참조)은 복수의 상이한 유형의 메모리 구조부일 수 있다. 예를 들어, 복수의 메모리 모듈은 하나 이상의 DIMM, 하나 이상의 SO-DIMM, 하나 이상의 RDIMM, 하나 이상의 미니-RDIMM, 하나 이상의 소켓형 메모리 스택, 하나 이상의 소켓형 시스템 온 패키지 또는 다른 유형의 메모리용 PoP, 하나 이상의 다른 유형의 메모리 구조부 또는 모듈, 또는 이들의 임의의조합이거나, 이의 일부이거나, 이를 포함할 수 있다. 또한, 본 명세서에 설명된 메모리 모듈 각각은 상이한 유형의 메모리 구조부일 수 있다. 예를 들어, 본 명세서 에 설명된 메모리 모듈은 DIMM, SO-DIMM, RDIMM, 미니-RDIMM, 소켓형 메모리 스택 또는 소켓형 시스템 온 패키 지 또는 다른 유형의 메모리용 PoP이거나, 이의 일부이거나 이를 포함할 수 있다. 예를 들어, 메모리 모듈 시스템(302 또는 402)의 일부 실시형태에서, 시스템은 복수의 DIMM을 포함할 수 있다. 그리고, 복수의 DIMM의 각각의 DIMM은 복수의 DIMM과 별개인 추가 PCB의 메모리 슬롯에 삽입되도록 구성된 PCB 를 포함할 수 있다. 또한, 복수의 DIMM의 각각의 DIMM은 PCB에 결합된 복수의 메모리 칩, PCB의 각 측에 있는 복수의 전기 접점, PCB에 결합된 적어도 하나의 제어기(예를 들어, 적어도 하나의 특수 목적 제어기), 및 DIMM 에 대한 입력 및 출력 데이터를 전달하도록 구성된 적어도 하나의 인터페이스 디바이스를 포함할 수 있다. 입력 및 출력 데이터는 DIMM 및 시스템이 설치된 컴퓨팅 디바이스의 프로세서를 우회한다. 그리고, DIMM을 갖는 시스 템(302 및 402)의 이러한 실시형태에서, 적어도 하나의 인터페이스 디바이스는 입력 및 출력 데이터를 복수의 DIMM 중 적어도 하나의 다른 DIMM에 전달하도록 구성될 수 있다. 또한, DIMM을 갖는 시스템(302 및 402)의 이러한 실시형태에서, 적어도 하나의 외부 제어기는 복수의 DIMM과 별 개이고, 복수의 DIMM의 특수 목적 제어기에 의한 계산을 조정하도록 구성될 수 있다. 적어도 하나의 외부 제어 기는 또한 복수의 DIMM의 인터페이스 디바이스에 의한 통신을 조정하도록 구성될 수 있다. 그리고, 이러한 실시 형태에서, 추가 PCB는 복수의 DIMM과 별개이고, 복수의 DIMM을 수용하도록 구성된 복수의 메모리 슬롯을 포함할 수 있다. 또한, 외부 제어기(들)는 추가 PCB에 결합될 수 있고, 추가 PCB는 마더보드일 수 있고, 외부 제어기 (들)는 중앙 처리 유닛(CPU) 또는 특수 목적 제어기와 같은 다른 유형의 프로세서를 포함할 수 있다. 일부 실시형태에서, 복수의 DIMM의 각각의 DIMM의 적어도 하나의 제어기는 특수 목적 제어기일 수 있다. 예를 들어, 제어기는 GPU, AI 가속기, NPU, 다른 유형의 특수 목적 제어기, PIM 유닛, 또는 이들의 임의의 조합이거 나, 이의 일부이거나 이를 포함할 수 있다. 일부 실시형태에서, 복수의 DIMM의 DIMM의 하나의 인터페이스 디바이스(들)는 적어도 부분적으로 무선으로 통신 하도록 구성된 무선 인터페이스 디바이스를 포함하거나, 또는 칩들 사이에 광 통신을 제공하는 칩 내 광 상호 연결부를 포함할 수 있다. 그리고, 이러한 예에서, 복수의 DIMM의 각각의 DIMM에 대해, DIMM의 무선 인터페이스 디바이스는 제어기에 대한 입력 데이터를 수신하고, 시스템이 설치된 시스템(302 또는 402)을 호스팅하는 컴퓨 팅 디바이스의 프로세서를 우회하는 하나 이상의 무선 통신 링크를 통해 제어기(들)의 출력 데이터를 하나 이상 의 사용자 인터페이스에 전달하도록 구성될 수 있다. 하나 이상의 사용자 인터페이스는 촉각 UI(터치), 시각 UI(시각), 예를 들어, GUI(그래픽 디스플레이 또는 모니터를 통해), 청각 UI(소리), 후각 UI(냄새), 평형 UI(균 형), 미각 UI(미각), 또는 이들의 임의의 조합을 포함하는, 임의의 유형의 사용자 인터페이스(UI) 중 하나 이상 을 포함할 수 있다. 일부 실시형태에서, DIMM은 하나 이상의 고속 무선 인터페이스를 통해 서로 통신할 수 있다. DIMM은 설치, 정렬 및 서로 근접할 수 있으므로 근접한 전송기가 있는 고속 무선 인터페이스를 사용하여 DIMM 간에 데이터를 전송 할 수 있다. 또한, 유선은 메모리 슬롯에 삽입될 때 PCB에 연결되는 측이 아닌 각 DIMM의 측을 통해 DIMM을 연 결할 수 있다. 일부 실시형태는 복수의 메모리 칩, 복수의 전기 접점, 및 하나 이상의 특수 목적 제어기를 갖는 장치를 포함할 수 있다. 그리고, 이러한 장치는 장치가 설치된 컴퓨팅 디바이스의 메인 프로세서를 우회하는 하나 이상의 통신 네트워크를 통해 특수 목적 제어기의 입력 및 출력 데이터를 전달하도록 구성된 네트워크 인터페이스 디바이스 를 가질 수 있다. 일부 실시형태에서, 이러한 장치는 마더보드의 메모리 슬롯에 삽입되도록 구성된 인쇄 회로 보드(PCB)를 포함할 수 있다. 그리고, 복수의 메모리 칩은 PCB에 결합될 수 있다. 그리고, 복수의 전기 접점은 PCB의 각 측에 있을 수 있다. 또한, 특수 목적 제어기(들)는 PCB에 결합될 수 있다. 그리고, 네트워크 인터페이스 디바이스는 PCB에 결합될 수 있다. 이러한 예 및 다른 예에서, 특수 목적 제어기(들)는 그래픽 처리 유닛(GPU) 및/또는 다른 유형 의 특수 목적 제어기, 예를 들어, AI 가속기를 포함할 수 있다. 이러한 예 및 다른 예에서, 네트워크 인터페이 스 디바이스는 하나 이상의 무선 네트워크를 통해 통신하도록 구성된 무선 네트워크 인터페이스 디바이스를 포 함할 수 있다. 그리고, 하나 이상의 통신 네트워크는 장치가 설치된 컴퓨팅 디바이스의 메인 데이터 버스를 우 회할 수 있다. 장치는 또한 복수의 메모리 칩의 입력 및 출력 데이터를 시스템이 설치된 컴퓨팅 디바이스의 메인 프로세서에 전달하기 위해 복수의 메모리 칩을 복수의 전기 접점 중 적어도 일부에 연결하도록 구성된 제1 연결부를 포함할 수 있다. 장치는 또한 복수의 메모리 칩을 특수 목적 제어기에 연결하도록 구성된 제2 연결부를 포함할 수 있다. 그리고, 장치는, 장치가 설치된 컴퓨팅 디바이스의 메인 프로세서를 우회하는 통신 경로를 통해, 네트워 크 인터페이스 디바이스가 다른 디바이스로부터 특수 목적 제어기에 대한 입력 데이터를 수신하고, 특수 목적 제어기의 출력 데이터를 다른 디바이스에 전달하도록 특수 목적 제어기를 네트워크 인터페이스 디바이스에 연결 하도록 구성된 제3 연결부를 포함할 수 있다. 장치는 또한 특수 목적 제어기가 복수의 메모리 칩에 액세스하는 동안 메인 프로세서가 복수의 메모리 칩에 있 는 데이터에 액세스하려고 시도할 때 충돌을 해결하도록 구성된 중재자를 포함할 수 있다. 일부 실시형태는 복수의 이중 인라인 메모리 모듈(DIMM)을 갖는 시스템을 포함할 수 있다. 복수의 DIMM의 각각 의 DIMM은 복수의 DIMM과 별개인 추가 PCB의 메모리 슬롯에 삽입되도록 구성된 PCB를 포함할 수 있다. 복수의 DIMM의 각각의 DIMM은 PCB에 결합된 복수의 메모리 칩과, PCB의 각 측에 있는 복수의 전기 접점을 포함할 수 있 다. 복수의 DIMM의 각각의 DIMM은 PCB에 결합된 특수 목적 제어기를 포함할 수 있다. 그리고, 복수의 DIMM의 각 각의 DIMM은, PCB에 결합되고 시스템이 설치된 컴퓨팅 디바이스의 메인 프로세서를 우회하는 하나 이상의 통신 네트워크를 통해 통신하도록 구성된 네트워크 인터페이스 디바이스를 포함할 수 있다. 일부 실시형태에서, 이러한 시스템은, 복수의 DIMM과 별개이고 복수의 DIMM의 특수 목적 제어기에 의한 계산을 조정하도록 구성된 외부 제어기를 포함할 수 있다. 그리고, 이러한 실시형태에서, 시스템은, 복수의 DIMM과 별 개이고 복수의 DIMM을 수용하도록 구성된 복수의 메모리 슬롯을 포함하는 추가 PCB를 가질 수 있다. 그리고, 외 부 제어기는 추가 PCB에 결합될 수 있다. 또한, 이러한 실시형태에서, 추가 PCB는 마더보드일 수 있고, 외부 제 어기는 중앙 처리 유닛(CPU)을 포함할 수 있다. 이러한 예 및 다른 예에서, 특수 목적 제어기는 GPU 및/또는 다른 유형의 특수 목적 제어기, 예를 들어, AI 가 속기를 포함할 수 있다. 그리고, 이러한 예 및 다른 예에서, 복수의 DIMM의 각각의 DIMM의 네트워크 인터페이스 디바이스는 무선 네트워크를 통해 통신하도록 구성된 무선 네트워크 인터페이스 디바이스를 포함할 수 있다. 일부 실시형태에서, 복수의 DIMM의 각각의 DIMM에 대해, DIMM의 무선 네트워크 인터페이스 디바이스는 특수 목 적 제어기에 대한 입력 데이터를 수신하고, 시스템이 설치된 컴퓨팅 디바이스의 메인 프로세서를 우회하는 하나 이상의 무선 통신 링크를 통해 특수 목적 제어기의 출력 데이터를 하나 이상의 디스플레이에 전달하도록 구성된 다. 일부 실시형태는 DIMM을 포함할 수 있다. DIMM은 마더보드의 메모리 슬롯에 삽입되도록 구성된 인쇄 회로 보드 (PCB)를 포함할 수 있다. DIMM은 또한 PCB에 결합된 복수의 메모리 칩과, PCB의 각 측에 있는 복수의 전기 접점 을 포함할 수 있다. DIMM은 PCB에 결합된 특수 목적 제어기를 더 포함될 수 있다. DIMM은, 또한 PCB에 결합되고 DIMM이 설치된 컴퓨팅 디바이스의 메인 프로세서를 우회하는 하나 이상의 통신 네트워크를 통해 특수 목적 제어 기의 입력 및 출력 데이터를 전달하도록 구성된 네트워크 인터페이스 디바이스를 포함할 수 있다. 이러한 실시 형태 및 다른 실시형태에서, 그리고 DIMM이 모바일 디바이스에 있는 경우, DIMM은 작은 아웃라인 이중 인라인 메모리 모듈(SO-DIMM)일 수 있다. 또한, 이러한 예 및 기타 예에서, 특수 목적 제어기는 그래픽 처리 유닛(GPU) 및/또는 다른 유형의 특수 목적 제어기, 예를 들어, AI 가속기를 포함한다. 그리고, 이러한 예 및 다른 예에서, 네트워크 인터페이스 디바이스는 하나 이상의 무선 네트워크를 통해 통신하도록 구성된 무선 네트워크 인터페이 스 디바이스를 포함할 수 있다. 또한, 이러한 예 및 기타 예에서, DIMM은 시스템이 설치된 컴퓨팅 디바이스의 메인 프로세서에 복수의 메모리 칩의 입력 및 출력 데이터를 전달하기 위해 복수의 메모리 칩을 전기 접점의 적어도 일부에 연결하도록 구성된 제1 연결부를 포함할 수 있다. DIMM은 또한 복수의 메모리 칩을 GPU에 연결하도록 구성된 제2 연결부를 포함할 수 있다. 그리고, DIMM은, DIMM이 설치된 컴퓨팅 디바이스의 메인 프로세서를 우회하는 통신 경로를 통해, 네트 워크 인터페이스 디바이스가 다른 디바이스로부터 GPU에 대한 입력 데이터를 수신하고, GPU의 출력 데이터를 다 른 디바이스에 전달하도록 GPU를 네트워크 인터페이스 디바이스에 연결하도록 구성된 제3 연결부를 포함할 수 있다. 또한, 이러한 예 및 기타 예에서, 하나 이상의 통신 네트워크는 DIMM이 설치된 컴퓨팅 디바이스의 메인 데이터 버스를 우회한다. 그리고, DIMM은 특수 목적 제어기가 DIMM의 복수의 메모리 칩에 액세스하는 동안 메인 프로세서가 복수의 메모 리 칩에 있는 데이터에 액세스하려고 시도할 때 충돌을 해결하도록 구성된 중재자를 포함할 수 있다.도 5는 본 발명의 일부 실시형태에 따라 적어도 컴퓨팅 디바이스(502, 522a, 522b, 522c, 및 522d)를 포함하는 예시적인 네트워크 시스템을 도시한다. 또한, 도 5는 네트워크 시스템의 일부인 예시적인 컴퓨팅 디 바이스의 예시적인 부분을 도시한다. 그리고, 도 5는, 이러한 컴퓨팅 디바이스가 다양한 기계, 장치 및 시 스템, 예를 들어, IoT 디바이스, 모바일 디바이스, 통신 네트워크 디바이스 및 장치(예를 들어, 기지국 참 조), 기기(예를 들어, 기기 참조) 및 차량(예를 들어, 차량 참조)에 통합될 수 있는 방식을 도시한다. 컴퓨팅 디바이스 및 네트워크 시스템의 다른 컴퓨팅 디바이스(예를 들어, 컴퓨팅 디바이스(522a, 522b, 522c, 및 522d) 참조)는 하나 이상의 통신 네트워크에 통신 가능하게 결합될 수 있다. 컴퓨팅 디바 이스는 적어도 버스, 제어기(예를 들어, CPU), 제1 메모리, 네트워크 인터페이스, 데이터 저장 시스템, 다른 구성요소(이는 모바일 또는 컴퓨팅 디바이스에서 볼 수 있는 임의의 유형 의 구성요소, 예를 들어, GPS 구성요소, I/O 구성요소, 예를 들어, 다양한 유형의 사용자 인터페이스 구성요소, 및 센서뿐만 아니라 카메라), 및 제2 메모리(메모리 모듈(102 또는 202) 또는 메모리 모듈 시스템(302 또 는 402)을 포함할 수 있음)를 포함한다. 다른 구성요소는 하나 이상의 사용자 인터페이스(예를 들어, GUI, 청각적 사용자 인터페이스, 촉각적 사용자 인터페이스 등), 디스플레이, 다른 유형의 센서, 촉각, 오디오 및/또 는 시각적 입력/출력 디바이스, 추가 응용 특정 메모리, 하나 이상의 추가 제어기(예를 들어, GPU), 또는 이들 의 임의의 조합을 포함할 수 있다. 버스는 제어기, 제1 메모리, 네트워크 인터페이스, 데 이터 저장 시스템 및 다른 구성요소를 통신 가능하게 결합시키고, 일부 실시형태에서 이러한 구성요 소를 제2 메모리에 결합시킬 수 있다. 언급된 바와 같이, 파선 박스 및 연결은 선택적 구성요소를 나타내 는 것으로 이해되어야 한다. 컴퓨팅 디바이스는 버스(다수의 버스를 포함할 수 있음)를 통해 서로 통신할 수 있는, 적어도 제어기 , 제1 메모리 및 제2 메모리(예를 들어, 판독 전용 메모리(ROM), 플래시 메모리, 동적 랜덤 액 세스 메모리(DRAM), 예를 들어, 동기식 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM), 정적 랜덤 액세스 메모리 (SRAM), 크로스 포인트 또는 크로스 바 메모리, 크로스바 메모리 등), 및 데이터 저장 시스템을 포함하는 컴퓨터 시스템을 포함한다. 일부 실시형태에서, 제2 메모리는 버스를 통해 통신하지 않을 수 있다. 다시 말해, 도 5는 본 발명의 실시형태가 동작할 수 있는 컴퓨터 시스템을 갖는 컴퓨팅 디바이스의 블록도 를 포함한다. 일부 실시형태에서, 컴퓨터 시스템은, 실행될 때, 본 명세서에서 논의된 방법론 중 임의의 하나 이상을 기계로 하여금 적어도 부분적으로 수행하게 하기 위한 명령어 세트를 포함할 수 있다. 이러한 실시형태 에서, 기계는 LAN, 인트라넷, 엑스트라넷 및/또는 인터넷(예를 들어, 네트워크(들) 참조)의 다른 기계에 연결될 수 있다(예를 들어, 네트워크 인터페이스를 통해 네트워크로 연결될 수 있다). 기계는 클라이언트- 서버 네트워크 환경에서 서버 또는 클라이언트 기계의 자격으로, 피어 투 피어(또는 분산) 네트워크 환경에서 피어 기계로, 또는 클라우드 컴퓨팅 인프라 또는 환경에서 서버 또는 클라이언트 기계로 동작할 수 있다. 제어기는 마이크로프로세서, 중앙 처리 유닛 등과 같은 하나 이상의 일반 목적 처리 디바이스를 나타낸다. 보다 구체적으로, 처리 디바이스는 복잡한 명령어 세트 컴퓨팅(CISC) 마이크로프로세서, 감소된 명령어 세트 컴 퓨팅(RISC) 마이크로프로세서, 매우 긴 명령어 워드(VLIW) 마이크로프로세서, 단일 명령어 다중 데이터(SIMD), 다중 명령어 다중 데이터(MIMD), 또는 다른 명령어 세트를 구현하는 프로세서, 또는 명령어 세트의 조합을 구현 하는 프로세서일 수 있다. 제어기는 또한 ASIC, FPGA와 같은 프로그래밍 가능 논리 회로, 디지털 신호 프 로세서(DSP), 네트워크 프로세서 등과 같은 하나 이상의 특수 목적 처리 디바이스일 수 있다. 제어기는 본 명세서에서 논의된 동작 및 단계를 수행하기 위한 명령어를 실행하도록 구성된다. 제어기는 하나 이상의 통신 네트워크(예를 들어, 네트워크(들))를 통해 통신하기 위해 네트워크 인터페이스와 같은 네트워 크 인터페이스 디바이스를 더 포함할 수 있다. 데이터 저장 시스템은 본 명세서에 설명된 방법론 또는 기능 중 임의의 하나 이상을 구현하는 하나 이상의 명령어 세트 또는 소프트웨어를 저장하는 기계 판독 가능 저장 매체(컴퓨터 판독 가능 매체라고도 알려짐)를 포 함할 수 있다. 데이터 저장 시스템은 데이터 저장 시스템에 상주하는 명령어를 적어도 부분적으로 실행할 수 있는 것과 같은 실행 능력을 가질 수 있다. 명령어는 또한, 컴퓨터 시스템에 의해 실행되는 동안 제1 메모리 와 제2 메모리 중 적어도 하나 내에 그리고/또는 제어기 내에 완전히 또는 적어도 부분적으로 상주할 수 있고, 제1 메모리와 제2 메모리 중 적어도 하나뿐만 아니라 제어기는 또한 기계 판독 가능 저장 매체를 구성한다. 제1 메모리는 컴퓨팅 디바이스의 메인 메모리이거나 이를 포함할 수 있 다. 제1 메모리와 제2 메모리는 메모리에 상주하는 명령어를 적어도 부분적으로 실행할 수 있는 것과같은 실행 능력을 가질 수 있다. 언급된 바와 같이, 네트워크 시스템은 컴퓨팅 디바이스를 포함하고, 컴퓨팅 디바이스 각각은 하나 이상의 버스, 제어기, 메모리, 네트워크 인터페이스, 저장 시스템, 및 기타 구성요소를 포함할 수 있다. 또한, 도 5에 도시되고 본 명세서에 설명된 컴퓨팅 디바이스 각각은 모바일 디바이스 등, 예를 들어, 스마트폰, 태블릿 컴퓨 터, IoT 디바이스, 스마트 텔레비전, 스마트 시계, 안경 또는 기타 스마트 가전 기기, 차량 내 정보 시스템, 웨 어러블 스마트 디바이스, 게임 콘솔, PC, 디지털 카메라 또는 이들의 임의의 조합을 포함하거나 이의 일부일 수 있다. 도시된 바와 같이, 컴퓨팅 디바이스는 블루투스 등과 같은 적어도 로컬 대 디바이스 네트워크, 광역 네트 워크(WAN), 근거리 네트워크(LAN), 인트라넷, 4G 또는 5G와 같은 모바일 무선 네트워크, 엑스트라넷, 인터넷 및 /또는 이들의 임의의 조합을 포함하는 네트워크(들)에 연결될 수 있다. 일부 실시형태에서, 파선 연결 로 도시된 바와 같이, 제2 메모리는 통신 네트워크(들)를 통해 다른 디바이스와 별도로 통신할 수 있도록 적어도 하나의 네트워크 인터페이스를 포함할 수 있다. 예를 들어, 제2 메모리의 메모리 모듈 또는 메모리 모듈 시스템(예를 들어, 메모리 모듈(102 및 202), 및 메모리 모듈 시스템(302 및 402) 참조)은 이 러한 구성요소가 통신 네트워크(들)를 통해 다른 디바이스와 별도로 통신할 수 있도록 자체 네트워크 인터 페이스를 가질 수 있다. 본 명세서에 설명된 컴퓨팅 디바이스 각각은 개인용 컴퓨터(PC), 태블릿 PC, 셋톱박스(STB), 개인용 휴대 정보 단말기(PDA), 셀룰러 폰, 웹 기기, 서버, 네트워크 라우터, 스위치나 브리지, 또는 기계가 취해야 할 조치를 지 정하는 일련의 명령어(순차적이든 아니든)를 실행할 수 있는 임의의 기계이거나 임의의 기계로 대체될 수 있다. 또한, 도 5에 도시된 컴퓨팅 디바이스에 대해 단일 기계가 도시되어 있지만, \"기계\"라는 용어는 또한 본 명세서에서 논의된 방법론 또는 동작 중 하나 이상을 수행하기 위해 명령어 세트(또는 다수의 세트)를 개별적으 로 또는 공동으로 실행하는 임의의 기계의 집합을 포함하는 것으로 간주되어야 한다. 그리고, 예시된 컴퓨팅 디 바이스뿐만 아니라 컴퓨팅 시스템 각각은 각각 적어도 버스 및/또는 마더보드, 하나 이상의 제어기(예를 들어, 하나 이상의 CPU), 임시 데이터 저장부를 포함할 수 있는 메인 메모리, 적어도 하나의 유형의 네트워크 인터페 이스, 영구 데이터 저장부를 포함할 수 있는 저장 시스템, 및/또는 이들의 임의의 조합을 포함할 수 있다. 일부 다중 디바이스 실시형태에서, 하나의 디바이스는 본 명세서에 설명된 방법의 일부 부분을 완료한 다음, 다른 디 바이스가 본 명세서에 설명된 방법의 다른 단계를 계속 수행할 수 있도록 네트워크를 통해 완료 결과를 다른 디 바이스로 송신할 수 있다. 예시적인 실시형태에서는 메모리, 제어기 및 데이터 저장 부분이 각각 단일 부분인 것으로 도시되어 있지만, 각 부분은 명령어를 저장하고 각각의 동작을 수행할 수 있는 단일 부분 또는 다수의 부분을 포함하는 것으로 간주 되어야 한다. \"기계 판독 가능 저장 매체\"라는 용어는 또한, 기계에 의해 실행하기 위한 명령어 세트를 저장하 거나 인코딩할 수 있고, 본 발명의 방법론 중 임의의 하나 이상을 기계로 하여금 수행하게 하는 임의의 매체를 포함하는 것으로 간주되어야 한다. 따라서 \"기계 판독 가능 저장 매체\"라는 용어는 솔리드 스테이트 메모리, 광 학 매체 및 자기 매체를 포함하지만 이들로 제한되지 않는 것으로 간주되어야 한다. 이전의 상세한 설명의 일부 부분은 컴퓨터 메모리 내의 데이터 비트에 대한 동작 알고리즘 및 기호 표현의 관점 에서 제시되었다. 이러한 알고리즘 설명 및 표현은 데이터 처리 기술 분야에 통상의 지식을 가진 자가 자신의 작업 내용을 이 기술 분야에 통상의 지식을 가진 다른 사람에게 가장 효과적으로 전달하기 위해 사용하는 방법 이다. 알고리즘은 여기에서 일반적으로 원하는 결과로 이어지는 자체 일관된 동작 시퀀스로 간주된다. 동작은 물리량의 물리적 조작이 필요한 동작이다. 일반적으로 반드시 그런 것은 아니지만 이러한 양은 저장, 결합, 비 교 및 그 밖에 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 주로 일반적인 사용을 위해 이러한 신호 를 비트, 값, 요소, 기호, 문자, 용어, 숫자 등으로 언급하는 것이 때때로 편리한 것으로 입증되었다. 그러나, 이러한 용어 및 유사한 용어는 모두 적절한 물리량과 관련되어야 하며, 이러한 양에 적용되는 편리한 명칭일 뿐이라는 점을 염두에 두어야 한다. 본 발명은, 컴퓨터 시스템의 레지스터 및 메모리 내에서 물리적 (전 자적) 수량으로 표현되는 데이터를, 컴퓨터 시스템 메모리 또는 레지스터 또는 기타 이러한 정보 저장 시스템 내에서 물리적 수량으로 유사하게 표현되는 다른 데이터로 조작하고 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 조치 및 프로세스를 언급할 수 있다. 본 발명은 또한 본 명세서의 동작을 수행하기 위한 장치에 관한 것이다. 이 장치는 의도된 목적을 위해 특별히 구성되거나, 또는 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성된 일반 목적 컴퓨 터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 컴퓨터 시스템 버스에 각각 결합된, 플로피 디스크, 광 디스크, CD-ROM 및 광자기 디스크, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), EPROM, EEPROM, 자기 또는 광학 카드, 또는 전자 명령어를 저장하는 데 적합한 임의의 유형의 매체를 포함하는 임의의 유형의 디스크와 같은, 컴퓨터 판독 가능 저장 매체에 저장될 수 있다. 본 명세서에 제시된 알고리즘 및 디스플레이는 본질적으로 임의의 특정 컴퓨터 또는 기타 장치와 관련이 없다. 다양한 일반 목적 시스템이 본 명세서의 내용에 따른 프로그램과 함께 사용되거나, 또는 방법을 수행하기 위해 보다 특수 장치를 구성하는 것이 편리한 것으로 입증될 수 있다. 이러한 다양한 시스템의 구조는 아래 설명에 제시된 바와 같이 나타난다. 또한, 본 발명은 임의의 특정 프로그래밍 언어를 참조하여 설명되지 않는다. 다양"}
{"patent_id": "10-2022-7018912", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "한 프로그래밍 언어는 본 명세서에 설명된 본 발명의 내용을 구현하는 데 사용될 수 있는 것으로 이해된다. 본 발명은 본 발명에 따른 프로세스를 수행하기 위해 컴퓨터 시스템(또는 다른 전자 디바이스)을 프로그래밍하 는 데 사용될 수 있는 명령어를 저장하는 기계 판독 가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품 또는 소 프트웨어로서 제공될 수 있다. 기계 판독 가능 매체는 기계(예를 들어, 컴퓨터)에 의해 판독 가능한 형태로 정 보를 저장하기 위한 임의의 메커니즘을 포함한다. 일부 실시형태에서, 기계 판독 가능(예를 들어, 컴퓨터 판독 가능) 매체는 판독 전용 메모리(\"ROM\"), 랜덤 액세스 메모리(\"RAM\"), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 구성요소 등과 같은 기계(예를 들어, 컴퓨터) 판독 가능 저장 매체를 포함한다. 전술한 명세서에서, 본 발명의 실시형태는 그 특정 예시적인 실시형태를 참조하여 설명되었다. 하기 청구범위에 제시된 본 발명의 실시형태의 보다 넓은 정신 및 범위를 벗어나지 않고 다양한 변형이 본 실시형태에 이루어질 수 있음이 명백하다. 따라서, 본 명세서 및 도면은 본 발명을 제한하는 의미가 아니라 본 발명을 예시하는 의미 로 간주되어야 한다.도면 도면1 도면2 도면3 도면4 도면5"}
{"patent_id": "10-2022-7018912", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명은 이하에 주어진 상세한 설명 및 본 발명의 다양한 실시형태의 첨부된 도면으로부터 보다 완전히 이해 될 수 있을 것이다. 도 1 및 도 2는 본 발명의 일부 실시형태에 따른 예시적인 메모리 모듈을 도시한다. 도 3 및 도 4는 본 발명의 일부 실시형태에 따른 예시적인 메모리 모듈 시스템을 도시한다. 도 5는 본 발명의 일부 실시형태에 따른 컴퓨팅 디바이스를 포함하는 예시적인 네트워크 시스템을 도시한다."}
