============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 26 2024  05:08:44 am
  Module:                 UART
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module           Cell Count  Cell Area  Net Area   Total Area   Wireload  
-----------------------------------------------------------------------------------------------------------
UART                                                     306    791.046     0.000      791.046 <none> (D)  
  U0_UART_RX            UART_RX                          227    527.706     0.000      527.706 <none> (D)  
    U0_data_sampling    data_sampling                     55    106.362     0.000      106.362 <none> (D)  
    U0_deserializer     deserializer_DATA_WIDTH8          27    101.574     0.000      101.574 <none> (D)  
    U0_edge_bit_counter edge_bit_counter                  60    143.640     0.000      143.640 <none> (D)  
    U0_par_chk          par_chk_DATA_WIDTH8               10     30.096     0.000       30.096 <none> (D)  
    U0_stp_chk          stp_chk                            2      8.892     0.000        8.892 <none> (D)  
    U0_strt_chk         strt_chk                           1      8.208     0.000        8.208 <none> (D)  
    U0_uart_fsm         uart_rx_fsm_DATA_WIDTH8           72    128.934     0.000      128.934 <none> (D)  
  U0_UART_TX            UART_TX_DATA_WIDTH8               79    263.340     0.000      263.340 <none> (D)  
    U0_Serializer       Serializer_WIDTH8                 37    111.150     0.000      111.150 <none> (D)  
    U0_fsm              uart_tx_fsm                       20     47.538     0.000       47.538 <none> (D)  
    U0_mux              mux                                3      9.576     0.000        9.576 <none> (D)  
    U0_parity_calc      parity_calc_WIDTH8                19     95.076     0.000       95.076 <none> (D)  
  (D) = wireload is default in technology library
