实战(1)

```
画的模板:
(1)MP2307封装PSOP8,GND引脚与芯片底下的地相连.
(2)MP1584 MP2467 MP4560 MP4462 MP1582
(3)TPS5450 TPS5430 TPS5420 封装PSOP8.
(4)MP2359, RT7285, SY8120B1ABC, SY8113BADC
(5)其他

低端负载开关:
VSS下接负载下接NMOS开关下接地.

高端负载开关:
需要两个开关Q1作开关,Q2作放电.
NMOS做高端开关,需要自举电路.
```

实战(2)

```
结构:
NMOS构造, 掺杂浓度较低的P型硅片做衬底(B), 两个高掺杂浓度的N型区(源极S漏极D), 二氧化硅绝缘层,栅极G.
两个PN结,衬底B和源极S,衬底B和源极D,引线将衬底B和源极S短路. 剩下寄生电容衬底B和源极D.
PMOS做电子开关等价模型, 开关PMOS, 串联电阻
注意:
Rs(on), 并联寄生二极管D, NMOS相同.
减少寄生电容影响, 两个PMOS背靠背可以完全关断,更省电.
NMOS做开关,NMOS接近VCC时,需要自举电容.
BOOST电容是为了提高NMOS栅极电压, 如果不升压的话NMOS无法导通,用PMOS就不需要有自举, NMOS一定要自举.
参数:
耐压留有80%裕量. VCC = VDS(max) * 0.8.
VGS越大,Rs(on)越小.
trr恢复时间, Fsw < 1/ ( 3 * trr) 肯定可以承受.

```

实战(3)

```
NMOS导通电压 Vgs(th)=2.5V
NMOS有体二极管,不能完全关住, VSS减体二极管导通管压降1.7V.
自举电容Cbost:
BUCK的NMOS同步整流电路, Q1开关在上面,Q2开关在下面,Q2的开关的地为GND, Q1的开关的地在浮动.所以需要重新自举电容.
VIN通过稳压器获取5V的VCC来给驱动NMOS的运放供电
Q2打开时,Vcc自举电容Q2 GND回路充电. 自举电容给Q1的驱动运放供电.使得Q1可以导通. 
自举电容一定要用好点的,COG > X7R
自举电容的大小要适当,过大,充电充不满,通电瞬间冲击电流大, 容易烧芯片;过小,维持时间不够.同时建议并联一个20欧姆的电阻来抑制SW的尖峰电压.
如果Toff时间很短, 以致电容C不能充电至VCC或者上管的Vgs(th),所以一般占空比高于65%要特殊处理
外部自举二极管:
条件:Vout= 3.3或5V, 占空比D >0.65, 即VIN= 5到7.7V
选择: 肖特基二极管 1N5819 = ss14.
实质上是模拟芯片内部构造,占空比D>0.65时,Toff时间过短,Cboot不能充满电,导致驱动NMOS管的电压不够,导致打开NMOS时的VGS过小,导致Rs(on)过大,开关损耗变大.
```

实战(4)

```
自举电容Cboot,芯片引脚SW,BOOT,这都是高di/dt回路,面积尽可能小,远离敏感电路.
cboot供电:VIN->稳压器(5V);VIN->电压源(5V);外部电源5V(与内部供电电压一致)->ss14->Cboot;
软启动SS工作原理:通电后,芯片内部电流源给Css供电,Css的电压从0缓慢上升,使得FB引脚的电压从0缓慢上升.
效率提升问题:
开关NMOS开关Rds(on)变小,
电感L DSR变小.
同步整流芯片.
Fsw上升,需要的电感量L变小,电感绕线变粗,电感DSR变小.
自举电容Cboot选择合适大小,确保不烧毁芯片,提供足够电压,持续足够时间,Cboot选择COG >X7R.
Io变大的时候,纹波变小的时候.
Io变大的时候,占空比D>0.65时,Toff时间过短,Cboot不能充上电,不能提供稳定电压给运放,运放不能让Vgs足够大,NMOS的Rs(on)变大,损耗变大.所以需要另加供电电路给Cboot充电,即外部5V->肖特基SS14->Cboot.
减小纹波,提高效率:Ci 1000uF固态电容+22uFMLCC+0.1uFMLCC	Co MLCC(X7R) 22uFMLCC, 0.1uFMLCC.
减少纹波:
FB短,距离SW,BOOST远,不与电感平行.
前接RC滤波,后接磁珠滤波减少差分纹波.后接稀疏电感减少同步纹波,电感选用全屏蔽的一体成型电感.
减少SW波峰.
RC吸收电路, 自举电容串一个20欧姆的电阻.
```

```
	Q:唐老师想请教一下, BUCK降压电路, 用纯电阻负载的时候不电感（也可能是电容）不会啸叫, 但是带动态负载的时候就会有人耳能听到的高频叫声.用示波器测量SW引脚发现有段时间好像进入了断续电流模式, 就是在连续和断续模式来回自动切换导致的, 我在后面并联了假负载也可以了, 但是大功率的情况下效率太低, 发烫厉害, 这种一般如何处理？希望唐老师解惑
	A:可能电感饱和了, 还有加大电感量, 加大电容量
```

实战(5)

```
消除转换器中的EMI:
	一,电感会产生EMI:选用一体成型屏蔽电感;非屏蔽电感地下挖空;FB远离SW;FB反馈走线不要平行于电感;电感型号大一点,不要引入电容;
	二,高di/dt会产生磁场:自举回路,buck的CO,VIN,GND面积小; Co:{1000uF固态电容+22uFCo+0.1uF X7R或COG Ci},0.1uFCi紧贴VIN,GND引脚; Fsw<5Mhz时,使用0.1uFCi, Fsw>5Mhz时,使用0.01ufCi; 芯片VIN与GND引脚中间有SW的,是外行,而芯片地下sw的更是外行; 
	三,输入和输出的滤波处理:
	输入的处理,靠近芯片IC的地方放多种不同尺寸的低ESR的MLCC电容,{1000uF固态电容+ 1206 MLCC(X7R) 22uF + 0603 MLCC(COG) 0.1uF Ci}, 前面加LC滤波.
	输出的处理,选择低ESR的MLCC电容,{MLCC 1206 22uF Co + 0603 COG 0.1uF CO} ; 0603 MLCC 0.1uF 可以阻止sw的高频噪声通过电感L的寄生电容耦合到Vout; 后接磁珠的LC滤波可以防止输出回路变成有效的环形天线,但是会使负载瞬态响应和调节特性变差; 
	四,降低转换器的开关切换速度
	EMI问题常发生于50Mhz~300Mhz中, 更高频率的强度会以40B/dec的速度快速降低.
	五,在自举电路上增加串联电阻
	Rboot(6.8欧姆),在占空比D较大同时Rboot过大会导致Cboot充电不足; 添加Rboot会降低开关NMOS的导通速度以平滑sw的过冲; 添加Rboot会降低效率,减少纹波和EMI;
	六,RC缓冲抑制电路
	RC缓冲抑制电可以有效抑制sw的振铃现象,同时造成开关切换损耗的增加; RC缓冲电路应当放置在紧靠开关节点和功率地处; 外置NMOS开关时, RC缓冲电路直接跨过下桥MOS的源极和漏极放置; 其中的电容Cs需要足够大,以便让抑制电阻Rs在电路谐振期间表现处稳定的谐振抑制效果; 电容Cs过大,开关效率会低; Cs取值电路寄生电容值的3~4倍.; 使用RC缓冲抑制电路,在FsW很大或VIN很大时,效率下降影响大;
	七,RL缓冲抑制电路
	VIN前加一个Rs和Ls的并,Rs = 1欧姆,Ls = 3nH(或者用几个mm长的PCB铜箔代替); 会使VIN加入一个电压毛刺,需要在最大负载状态下,检查VIN的电压毛刺.
```

```
Q:老师, BUCK电路中, 输入的滤波电感选择什么样的？需要功率电感吗
A:需要, 电感量可以小一点, 比如1UH, 
Q:老师这地方为什么总强调要用多种尺寸的MLCC, 用单一尺寸行么
A:可以, 完全没问题
```

实战(6)

```
RC缓冲电路:
 SW上的高频振铃信号, 参与形成{0.1uFCi,开关上的寄生电容Cq + Ci上的寄生电感ESL,电路电感Ltrace,引脚寄生电感LPvin,LPgnd}
 减少:低ESL,0.1uFCi, 紧靠VIN,GND引脚,使用晶圆倒装.
 吸收:RC缓冲抑制电路,会降低效率,但取值不当,会没有效果.
 RC缓冲电路取值:
 1,做板子,焊接,留出RC不焊, 示波器观察SW与GND间的波形,两个振铃的高峰之间为周期Tring, Fring = 1 / Tring.
 2.短路R, 电容先取100pF, 后慢慢变大, 当测得 振铃频率变为原来一半时,即 T = 2 * Tring时, 现在的电容的 1/3 约即buck芯片的下续流开关的寄生电容大小. 电容C应当的取值为寄生电容的 3~4倍(立埼) 4~10倍(美信).折中一下,取4倍. 
 3.最后电容 = 4/3 * 振铃频率变为1/2时所取电容大小.
 RC缓冲电路对效率有影响,最大1~2%.除非Fsw很大,VIN很高时.
 RC缓冲电路的电容最好是C0G或者X7R电容.
 改造以后,上升沿的振铃会消除,但下降沿不变.
 
 Rboot对效率的影响比较小,但在负载很大时,影响会加大.
```

```
Q:老师SW引脚相当于芯片的输出了吧, 比如12转5V他就会有5A的电流, 而本章讲的将SW引脚弄得尽可能小, 会不会导致SW引脚处电阻过大, 发热严重
A:方法多的很, SW引脚漏铜, 然后加锡, 5A也不大
```

实战(7)

```
电容有谐振频率,不超过以电容方式工作,超过以电感方式工作.
0.1uFCi Fsw < 5Mhz 过大,使用0.01uFci.

芯片设计:
VIN引脚与PGND引脚相邻最好.(高di/dt面积最小)
SW引脚与BST引脚相邻最好.(高di/dt面积最小)
FB,COMP,SS距离FB引脚最远最好.(敏感电路远离,高di/dt回路.)
所有模拟部分设计在一起,便于AGND敷铜走线后过孔接PGND.(去除环路电流.远离高di/dt回路.)
最好使用晶圆倒装技术,去除邦定金线的电感效应.
```

```
Q:老师我看完这期视频, 我发现XL4905简直是弱智级别的芯片, 总共5个引脚外加一个大盘, 大盘是SW, VIN和GND中间隔着3个引脚, 然后芯片最中间的是SW引脚, SW引脚和GND引脚之间夹着一个FB引脚
A:便宜就好啊, BUCK芯片这么便宜, 芯龙也有自己的贡献, 然后BUCK后面接一级πLC滤波以后纹波就很小很小了哈哈.TPS5450, TPS54560都可以就是贵.
```

 实战(8)

```
反馈线路要细,不要粗10mil.否则容易受干扰.
```

实战(9)

无

实战(10)

AD10的原理图库绘制操作

[原理图库](https://club.szlcsc.com/article/details_963_1.html)

**下载方法1: 使用Git 无需密码**

  Altium Designer: **Git**端口: git@gitee.com:JLC_SMT/JLCSMT_LIB.git 

***\*下载\**方法2**: 使用SVN方式,可联网同步: 检出需要注册gitee 的账号密码

  Altium Designer: SVN端口: svn://gitee.com/JLC_SMT/JLCSMT_LIB 

地址:https://gitee.com/JLC_SMT/JLCSMT_LIB

替换封装,双击原理图元件, Edit(编辑),进入PCB模型,点库名字,点浏览,进入浏览库,点发现,进入搜索库, 名字包括(cortains)

镜像原理图元件, 双击元件,进入特征编辑,左下角,镜像.

搜索封装型号 *0804

[搜索](https://www.cnblogs.com/YangGuangPu/p/12792229.html)

[视频](https://www.bilibili.com/video/BV11E411Z79M/?spm_id_from=333.999.0.0)

封装和集成库可以放一起,方便搜索.

芯片MP2307 计算 DCDC在线设计 VI = 12V Vo = 5V IO = 3A

### 自己创建:

VI VO IO 芯片厂家的计算

```
    原理图数值改造:
电容,MLCC >钽电容 > 固态电容 > 高频低阻电解 >电解
Ci的耐压为VIN * 2, 电容量翻倍.
CO的耐压为VOUT * 2, 电容量翻倍.
IC左边并一个0.1ufC1, 负载左边并一个0.1ufCo.
分压电阻的阻值不要乱取,R1要与芯片手册相近.
自举电容可以参照计算结果.
电感量可以参照,电感通过电流为 Io * 1.5,封装尺寸大一些 127,封装选一体成型屏蔽电感.
```

一些选型:

```
接口header封装 KF128
电阻,电容容封装 0805或1206
电感封装 贴片功率电感127
肖特基SMB封装SS34
芯片 PSOP8封装

问题 sw从0.1uFci下面穿过, 0.1uFci改为1206封装   
电感Vout的地方可以大一点,使用127来画PCB,这样可以有什么电感焊什么电感.加上大焊盘
```

原理图转换为PCB图

```
封装添加完后 工具标注所有器件
仔细检查一下,避免返工
update 生效更改 执行更改
保存 保存拷贝为(备份PCBdoc文件)
```

操作:

```
    字太大:右键 查找相似对象(N)(sheft+F) 点击丝印 Text Height (same) 应用 确定 Text Height改为40mil Stroke Font改为Sans senf字体.保存
    Ctrl+点击 这个网络的都亮
    交叉选择:原理图 选择器件 工具T选择PCB器件S PCB图中对应器件被选中
    设置原点:视图E原点O重新设置S
    定义板子面积:keep-out-layer层,画两条线,EOS设置原点,按Q切换为mm,后双击线条,设置线长度, sheft+s单层显示,DSD设置板子形状.
    板子固定孔:内 3mm X 4mm Y 4mm 对齐 网络GND 位置 (3mm,3mm)
    过孔大小: 12/24 16/34 24/50 mil
    线宽 12mil 18mil 24mil P+F
	敷铜间距 8mil 16mil
	走线: P+F填充 P+R实心区域 P+G敷铜 P+w线(+*过孔到对面)
	敷铜:敷铜间距12mil,敷铜连接方式,直接连, 敷铜,GND,死铜移除.
```

提前操作

```
引入规则,敷铜间距12mil,
修改字体
保存备份
```

器件布局

```
正对芯片
Ci抵近VIN GND
FB面积最小 地通过过孔到背面, 反馈从最后一个0.1uFCo中引入,过孔走背面.
SW面积最小(肖特基 电感 Cboot 通过过孔到SW或BST) PR实心区域
电感的Vout面积大一些,周围挖空,输出强制通过Co
ss comp 小型号布局, SS走线24mil ,comp走线12mil , FB ss comp的地连一起,周围挖空.
PGND可以PF填充连在一起
```

后续处理

```
Ci Co 芯片旁边打过孔, FB引线可以包地处理.
电感的输出部分可以加入大焊盘, VIN VOUT GND这些出入口加入焊盘,加入丝印.
摆放好丝印.
四周打上固定孔,敷铜.
看3D图,观察焊盘是否有过孔.
```

[实战14](https://www.bilibili.com/video/BV1QE411f78m/?spm_id_from=333.788&vd_source=188a5e02d520f745e2a0cd650b30aa4b)

MP4560实战

```
MP1584 MP2467 MP4560 MP4462 MP1582的PCB设计
EN可以悬空  FREQ接电阻可以调节频率
操作:在PCB上换芯片,引脚个数相同,但顺序不同. 可以通过双击焊盘来换电气网络.
0805C 电容 0805L 电感 0805R 电阻
3口接口KF128
肖特基 SS34 SMB封装
```

```
Q:老师您好, 我看你视频前面说buck电路能在肖特基二极管上并一个NMOS管变为同步整流, 那BOOST的二极管是不是不能并NMOS管形成同步整流电路呢, 因为它的体二极管在开关管闭合时, 输出端Co就会通过体二极管放电, 不会通过负载电阻放电了, 请老师看到评论回复一下, 我说的对不对
A:你说的是对的, 同步整流是用NMOS替代了肖特基二极管, 一般为了节约成本, 同步整流可以不再外接肖特基
```

