// Generated by stratus_hls 19.10-p100  (91500.011111)
// Fri Jan 15 19:26:59 2021
// from m_float2fix.cpp

`timescale 1ps / 1ps

      
module m_float2fix(clk, rstn, src_valid, src_0, src_1, src_2, src_3, src_4, src_5, src_6, src_7, dst_valid, dst_0, dst_1, dst_2, dst_3, dst_4, dst_5, dst_6, dst_7);

      input clk;
      input rstn;
      input src_valid;
      input [31:0] src_0;
      input [31:0] src_1;
      input [31:0] src_2;
      input [31:0] src_3;
      input [31:0] src_4;
      input [31:0] src_5;
      input [31:0] src_6;
      input [31:0] src_7;
      output dst_valid;
      output [31:0] dst_0;
      output [31:0] dst_1;
      output [31:0] dst_2;
      output [31:0] dst_3;
      output [31:0] dst_4;
      output [31:0] dst_5;
      output [31:0] dst_6;
      output [31:0] dst_7;
      wire m_dst_valid_0;
      wire m_dst_valid_1;
      wire m_dst_valid_2;
      wire m_dst_valid_3;
      wire m_dst_valid_4;
      wire m_dst_valid_5;
      wire m_dst_valid_6;
      wire m_dst_valid_7;

         // rtl_instance:m_float2fix/u_float2fix_7
         float2fix u_float2fix_7(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_7 ),
                     .dst_valid( m_dst_valid_7 ),
                     .dst( dst_7 )
                   );

         // rtl_instance:m_float2fix/u_float2fix_6
         float2fix u_float2fix_6(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_6 ),
                     .dst_valid( m_dst_valid_6 ),
                     .dst( dst_6 )
                   );

         // rtl_instance:m_float2fix/u_float2fix_5
         float2fix u_float2fix_5(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_5 ),
                     .dst_valid( m_dst_valid_5 ),
                     .dst( dst_5 )
                   );

         // rtl_instance:m_float2fix/u_float2fix_4
         float2fix u_float2fix_4(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_4 ),
                     .dst_valid( m_dst_valid_4 ),
                     .dst( dst_4 )
                   );

         // rtl_instance:m_float2fix/u_float2fix_3
         float2fix u_float2fix_3(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_3 ),
                     .dst_valid( m_dst_valid_3 ),
                     .dst( dst_3 )
                   );

         // rtl_instance:m_float2fix/u_float2fix_2
         float2fix u_float2fix_2(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_2 ),
                     .dst_valid( m_dst_valid_2 ),
                     .dst( dst_2 )
                   );

         // rtl_instance:m_float2fix/u_float2fix_1
         float2fix u_float2fix_1(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_1 ),
                     .dst_valid( m_dst_valid_1 ),
                     .dst( dst_1 )
                   );

         // rtl_instance:m_float2fix/u_float2fix_0
         float2fix u_float2fix_0(
                     .clk( clk ),
                     .rstn( rstn ),
                     .src_valid( src_valid ),
                     .src( src_0 ),
                     .dst_valid( m_dst_valid_0 ),
                     .dst( dst_0 )
                   );

         // rtl_process:m_float2fix/drive_dst_valid
         // Sharing or Control mux
         // Sharing/Controlling 1 operation(s) on drive_dst_valid
         // at: m_float2fix.h:20:7
         assign dst_valid = m_dst_valid_0;


endmodule


