[Inputs]
clkin
reset
[Outputs]
[BiDir]
[ATTRIBUTES]
VeriModel top

