使用非同步與絕熱邏輯技術之低功率處理器的研究與設計(I) 
 
“Design of Low-power Processors Using Asynchronous and Adiabatic Logics (I)” 
計畫編號：NSC 99-2221-E-018-026- 
執行期間：99 年 08 月 01 日 至 100 年 09 月 31 日 
主持人：張孟洲 國立彰化師範大學電子工程學系副教授 
 
一、 中文摘要 
內容可定址記憶體(CAM)將搜尋資料與
記憶體的內容值作平行比對並將匹配資料的
位址傳回。本計畫完成了兩相絕熱式內容可定
址記憶體設計，其優點有絕熱式邏輯運作達到
的低功率散逸與選擇性地匹配線充放電。絕熱
邏輯（Adiabatic Logic)被認為是設計低功率電
路的一種有效方法，絕熱邏輯在對輸出端充放
電時，藉由讓「電源到輸出端的充電路徑」或
「輸出端到電源的放電路徑」上的切換元件的
電壓差維持 0V（或接近 0V）。使得在充電或
放電過程中，切換元件上的充放電路徑完全不
消耗能量（或僅消耗極小的能量）。在我們的
CAM 架構中，每列的匹配線是被分割成兩個
區段，第二區段匹配線將會根據第一區段的匹
配結果作選擇性地充放電。假如第一區段比對
結果為不匹配，第二區段匹配線進一步的充放
電將會被剃除，因此減少了功率消耗。  
模擬結果顯示在大小為 64 列 × 144 位元
情況下提出的兩相絕熱式 CAM 與傳統的絕熱
式 CAM 在 100M Hz 的頻率下達到 8.7%的功
率節省，在 500MHz 的頻率下達到 16.9%的功
率節省。 
英文摘要 
A content-addressable memory (CAM) 
compares in parallel input search data to all 
contents of memory and returns the address of 
the data. This project has completed the design 
of two-phase adiabatic CAM, which has the 
advantage of low-power dissipation due to its 
adiabatic operation and the selective 
charging/discharging of match-lines. Adiabatic 
logic is considered as an effective method for 
low-power circuit design. When an adiabatic 
logic charges/discharges its output nodes, the 
switch elements on the charging/discharging 
path consume almost zero power by keeping the 
voltage drop between the power supply and the 
output nodes close to zero. In our CAM 
architecture, the match-line in each CAM word 
is partitioned into two segments, and the second 
segment is selectively charged/discharged 
according to the match result of the first segment. 
If the match result of the first word segment is 
mismatch, the further charging/discharging of 
the second segment of the match-line will be 
eliminated, thus reducing the power dissipation. 
Simulation results showed that the proposed 
two-phase adiabatic CAM with a size of 64 
words × 144 bits can achieve 9% power 
reduction, compared with the traditional 
adiabatic CAM, at frequency 100M Hz and 18% 
power reduction at frequency 500M Hz. 
 
二、 計畫的緣由與目的 
 內容可定址記憶體(CAM)將搜尋資料與
儲存資料列表作平行式比對，並將匹配資料的
位 址 傳 回 ， 其 應 用 有 parametric curve 
PC3
SML64 
SML1 
BLb6 BL6 BLb1 
Bit-line 
drivers 
SMDL64
SMDL1
FMDL64 
FMDL1 
SWL1
SWL64
PC1 
BLb144BL144BLb7BL7
Bit-line 
drivers 
D6 D1 
BL1 
Cell 
Cell 
2nd Storage array 1st Storage array 
PC2 
D144D7
Result 
Merge 
Result 
Merge 
Out1
Out64
PC3 PC2 
PC4 
FML64 
FML1 
PC2
Match
Sensor
Cell 
Cell 
ML recovery 
ML recovery 
Match
Sensor
PC1 
FWL1 
FWL64 
Cell
Cell
Cell
Cell
PC1
ML recovery
ML recovery
 
圖 2  兩相絕熱式內容可定址記憶體 
其中 CD為 D 或 Db 的節點電容，CL為輸出節
點的負載電容，T 為梯形波電源的轉態時間，
R 是傳輸閘的導通電阻，在(1)中第一項與第二
項表示在 D 與 Db 節點上造成的非絕熱式能量
消耗，第三項為輸出節點造成的絕熱式能量消
耗。 
 如圖2所示為一個管線化絕熱式內容可定
址記憶體。我們將整個電路分割成兩個區塊，
分別是 6 個 bit 與 138 個 bit。CAM 的功能有
比對與寫入。當某一列字組需要作寫入時，該
列的第一區段字組線(first word  line；FWL)
與第二區段字組線(second word- line；SWL)
將會依序以梯形波的方式作充放電(charging 
& discharging；C&D)。屆時，位元線上的資料
將可以寫入在該列字組的儲存單元 (storage 
cell)上。若是進行比對，則搜尋資料將會根據
所對應區塊依序散佈到位元線上。若某一列字
組在第一區塊比對不匹配將會省略在第二區
塊匹配線上的比對動作。此功能將由匹配感測
器 (match sensor) 電路完成。最後將兩個區塊
的部分比對結果合併成最終結果將由匹配結
果合併(result merge)電路完成。 
如圖 3 所示為一個儲存單元。當字組線(word 
line；WL) 以梯形波的方式作充放電期間，N1
與 N2 電晶體將會導通。散佈在 BL 與 BLb 的
資料可以寫入並儲存於反向器對中，以供後續
比對時使用。當進行比對時若比對資料相同，
則 X 節點會維持低準位。此時匹配線(match 
line；ML)與匹配驅動線(match driving line；
MDL)之導通路徑為關閉；反之，若比對不匹
配，則 X 節點會作充放電，導通 N5 電晶體。
ML 與 MDL 將產生導通路徑，屆時 MDL 將會
對 ML 進行以梯形波的方式作充放電。 
 
N5
MDL
WL
ML
N4N3
N2N1
BLbBL
X
MDL 
ML 
PC VDD
MR
 
 圖 3  儲存單元      圖 4  匹配線回收 
 
 然而考慮到發生不匹配時最容易出現錯
誤的情況，也就是 1 個 bit 不匹配。只靠 NMOS
產生的單一導通路徑對擁有大電容的ML作充
放電是相當沉重的負擔。假使調整導通路徑的
寬度達到較容易充放電，又會增加整體匹配線
的電容值，進而增加功率消耗。所以設計上通
常不會加大導通路徑上電晶體寬度避免增加
功率。對於增加偵測不匹配時的可靠性，可以
由圖 4 中的匹配線回收(ML recovery)電路達
成。當發生不匹配時，隨著 ML 的電壓上升，
MR 節點降為低準位，則 ML 與 MDL 間將產
表 2  整體電路的功率消耗比較 
 兩相絕熱式內容可
定址記憶體 
 (64 words×144 bits)
傳統絕熱式內容可
定址記憶體 [7] 
(64 words×144 bits)
 
功率節省:% 
100M Hz 114.7 uW 125.7 uW 8.7 
200M Hz 133.1 uW 153.9 uW 14.2 
300M Hz 159.0 uW 189.4 uW 16.1 
400M Hz 184.2 uW 222.7 uW 18.8 
500M Hz 217.5 uW 262.0 uW 16.9 
 
為不匹配則會有充放電的動作，可以觀察到當
X1 有充放電動作時，FML 也會產生近似 PC2
表第一區段不匹配。若第一區段所有儲存單元
比對皆為匹配則 X 節點皆為低準位且 FML 維
持在低準位表第一區段匹配。若 FML 表匹配
則 SMDL 將會有近似 PC3 的波形以提供第二
階段匹配線上的比對動作。X2 為第二區段中
其中一個儲存單元的 X 節點電壓波形。在第一
階段比對為匹配但第二階段發生不匹配時，
SML 將會有充放電動作表第二階段不匹配。
若第一階段與第二階段皆為匹配，則輸出端點
Out 輸出一個高準位波形表整體比對匹配。反
之 Out 則為低準位表不匹配。 
Case3 Case2 Case1 
圖 7  模擬波形 
 為了比較兩相式絕熱式內容可定址記憶
體的功率節省。我們模擬了傳統的絕熱式
CAM[7]在相同的製程與電路大小，匹配線電
荷回收電路。同時為了客觀的比較，我們也使
用了相同的絕熱式邏輯 CPAL。結果顯示在不
同的搜尋頻率下整體電路的功率消耗比較如
表 2。可以觀察到當電路運作頻率逐漸地上
升，兩相式所節省的功率也逐漸地提升。當頻
率運作在 100MHz，兩相式架構功率解省並不
明顯，這是因為絕熱式邏輯只要提供充足時間
進行逐步地充放電，那麼充放電過程中因為大
電容所造成的功率消耗成份將會降低，但是這
樣的運作頻率不符合 CAM 的應用。隨著網路
系統的進步 CAM 的運算輸出需要不斷地提
高，除了記憶體陣列的大小，運作頻率也將是
一個關鍵。所以兩相式架構的目的是在絕熱式
低功耗的基礎上，克服高頻運作時劇增的功率
效耗。 
 
四、 結論與討論 
 隨著網路系統的進步，記憶體陣列的大小
與運作的頻率將會提升，對於克服大節點電容
充放電所造成的功率消耗已經變成一個關鍵
地挑戰，絕熱式運作可以對充放電過程中對開
關元件上的充放電路徑進行良好的低功率消
耗運作。 
 本計畫完成的兩相式絕熱式 CAM 根據第
一階段比對結果剔除第二階匹配線不必要的
充放電，達到比對過程中所需要被充放電的電
可供推廣之研發成果資料表 
□ 可申請專利  ■ 可技術移轉                                   日期：2011 年 10 月 18 日 
國科會補助計畫 
計畫名稱：使用非同步與絕熱邏輯技術之低功率處理器的研究與設
計(I) 
計畫主持人：張孟洲 
計畫編號：NSC 99-2221-E-018-026-學門領域：微電子學門 
技術/創作名稱 「兩相絕熱式內容可定址記憶體」（Design of a Two-Phase 
Adiabatic Content-Addressable Memory） 
發明人/創作人 張孟洲 
技術說明 
中文： 
內容可定址記憶體(CAM)將搜尋資料與記憶體的內容值作平
行比對並將匹配資料的位址傳回。本計畫完成了兩相絕熱式內容可
定址記憶體設計，其優點有絕熱式邏輯運作達到的低功率散逸與選
擇性地匹配線充放電。絕熱邏輯（Adiabatic Logic)被認為是設計低
功率電路的一種有效方法，絕熱邏輯在對輸出端充放電時，藉由讓
「電源到輸出端的充電路徑」或「輸出端到電源的放電路徑」上的
切換元件的電壓差維持 0V（或接近 0V）。使得在充電或放電過程
中，切換元件上的充放電路徑完全不消耗能量（或僅消耗極小的能
量）。在我們的 CAM 架構中，每列的匹配線是被分割成兩個區段，
第二區段匹配線將會根據第一區段的匹配結果作選擇性地充放
電。假如第一區段比對結果為不匹配，第二區段匹配線進一步的充
放電將會被剃除，因此減少了功率消耗。  
模擬結果顯示在大小為 64 列 × 144 位元情況下提出的兩相絕
熱式 CAM 與傳統的絕熱式 CAM 在 100M Hz 的頻率下達到 8.7%
的功率節省，在 500MHz 的頻率下達到 16.9%的功率節省。 
附件二 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 99-2221-E-018 -026 -  
計畫名稱 使用非同步與絕熱邏輯技術之低功率處理器的研究與設計(I) 
出國人員姓名 
服務機關及職稱 
張孟洲 
國立彰化師範大學電子工程學系副教授 
會議時間地點 June 20-22 , 2011, Nanchang University, China 
會議名稱 2011 International Conference on Electric and Electronics (EEIC 2011) 
發表論文題目 Design of a Two-Phase Adiabatic Content-Addressable Memory 
 
一、參加會議經過 
 
 六月十九日早上從桃園國際機場搭飛機出國，途中經香港轉機，於當日下午抵達
EEIC 2011 會議地點南昌。EEIC 2011 會議從六月二十日到二十二日在南昌大學前湖大廈
共舉行三天。EEIC會議的第一場 keynote speech邀請到 Jeng-Shyang Pan教授來演講，講
題為「Parallel Swarm Intelligence」。第二場 keynote speech 邀請到英國 Loughorough 
University的 Gerald Schaefer博士，講題為「Mining Image Libraries by Colour」。第三場
keynote speech邀請到加那大 Communications Research Centre的 Qingsheng Zeng博士，講
題為「Transient Analysis of Electromagnetic Waves Based on Numerical Inversion of Laplace 
Transform」。我自己的論文發表被安排在六月二十二日的上午，題目為「Design of a 
Two-Phase Adiabatic Content-Addressable Memory」。此次由於飛機訂票的問題，會議的前
後我各多待一天，於六月二十三日搭飛機回到台灣。 
 
二、與會心得 
 
 本次會議的第一場 keynote speech 邀請到 Jeng-Shyang Pan 教授來演講，講題為
「Parallel Swarm Intelligence」。Jeng-Shyang Pan教授在演講中介紹「群體智慧」 (Swarm 
Intelligence)的研究現況及其應用。群體智慧的觀念來自於對自然界中昆蟲群體的觀察，群
居昆蟲群體透過溝通協調呈現出的宏觀智慧行為被稱為群體智慧。「群體智慧」可以被應
用於解決最佳化問題、機器人控制、無人車輛控制、社會行為預測、改良通訊網路等。
                   
 
 而我自己的論文報告則是有關兩相絕熱式 CAM 的架構設計。內容可定址記憶體
(CAM)將搜尋資料與記憶體的內容值作平行比對並將匹配資料的位址傳回。我們完成了兩
相絕熱式內容可定址記憶體設計，其優點有絕熱式邏輯運作達到的低功率散逸與選擇性地
匹配線充放電。絕熱邏輯（Adiabatic Logic)被認為是設計低功率電路的一種有效方法，絕
熱邏輯在對輸出端充放電時，藉由讓「電源到輸出端的充電路徑」或「輸出端到電源的放
電路徑」上的切換元件的電壓差維持 0V（或接近 0V）。使得在充電或放電過程中，切換
元件上的充放電路徑完全不消耗能量（或僅消耗極小的能量）。在我們的 CAM 架構中，
每列的匹配線是被分割成兩個區段，第二區段匹配線將會根據第一區段的匹配結果作選擇
性地充放電。假如第一區段比對結果為不匹配，第二區段匹配線進一步的充放電將會被剃
除，因此減少了功率消耗。 模擬結果顯示在大小為 64列 × 144位元情況下提出的兩相絕
熱式 CAM與傳統的絕熱式 CAM在 100M Hz的頻率下達到 8.7%的功率節省，在 500MHz
的頻率下達到 16.9%的功率節省。 
 這次出國參加研討會除了觀摩各國學者的傑出研究外，許多學者也對我們的研究提
出一些寶貴的建議，算是收益良多。除了參加會議外，我也抽空到南昌的一些景點參觀，
如滕王閣等，此行能順便了解當地風俗民情，是額外的收穫。 
 
adiabatic CAM using CPAL (Complementary Pass-transistor Adiabatic Logic) [7] 
and showed that the adiabatic CAM can achieve 86% energy saving compared to the 
conventional static CMOS implementation at 100 MHz.  
In this paper, we propose a two-phase adiabatic CAM that employs both the adiabatic 
switching techniques and match-line segmentation to reduce the energy consumption. 
In the proposed architecture, the match line in each CAM word is partitioned into two 
segments, and the second match-line segment is activated only if the corresponding 
first match-line is matched. 
2 The Proposed Two-Phase Adiabatic CAM 
Figure 1 shows the block diagram of the proposed two-phase adiabatic CAM with a 
storage array of 64 words×144 bits. Each word in the CAM array is partitioned into 
two segments, the first word segment with 6 bits and the second word segment with 
138 bits. That is, the CAM array is organized as two sub-arrays, the first sub-array 
with 64 words×6 bits and the second sub-array with 64 words×138 bits.   
As used in the adiabatic CAM proposed by Q. Xu et al. [6], CPAL (Complementary 
Pass-transistor Adiabatic Logic) [7] is also used to implement the circuits in our two-
phase adiabatic CAM. Figure 2(a) shows the structure of the CPAL buffer/inverter. A 
CPAL gate is supplied by a single phase power clock, denoted by PC in Fig. 2(a). 
Cascaded CPAL gates, as shown in Fig. 2(b), can be driven by four-phase power-
clocks, PC1, PC2, PC3, and PC4. The power clocks can be sinusoidal or trapezoidal, 
and there is a 90° phase lag between adjacent power clocks, as depicted in Fig. 2(c).  
 
 
 
BL144BL7
FWL64 
BL6 
PC3
SML64
SML1
BLb6 BLb1 
bit-line 
drivers
SMDL64
SMDL1
FMDL64 
FMDL1 
SWL1
SWL64
PC1 
BLb144BLb7
D144D7
bit-line 
drivers 
D6 D1 
BL1 
Cell 
Cell 
2nd storage sub-array1st storage sub-array 
Match 
Result 
Merge 
Match 
Result 
Merge 
Out1 
Out64 
PC2 
PC3 PC2 
PC4 
FML64
FML1 
PC2
Match
Sensor
Cell
Cell 
ML recovery
ML recovery
Match
Sensor
PC1 
FWL1 
Cell
Cell
Cell
Cell
PC1
ML recovery
ML recovery
 
Fig. 1. The proposed two-phase adiabatic CAM.  
N5
MDL 
WL
MLN4N3 
N2N1 
BLbBL 
X
(a)       
MDL
ML
PC VDD
MR
(b)  
Fig. 3. (a) CAM storage cell, (b) the match-line recovery circuit.  
N7
N4
N3
PC3PC2 SMDL
N2
FML 
P1 
N1 
N5
N6 P2
P3
N8
N9
 
Fig.4. The circuit of the match sensor block.  
N3
N4
SML 
Out
SMDL
PC3
PC4
P1
PC2
PC1
N1 N2
 
Fig.5. The circuit of the match result merge block.  
 
Data matching in our two-phase adiabatic CAM is a two-step process. In the first step, 
the first 6-bit of the search data is compared with each CAM word of the first storage 
sub-array. Only those matching CAM words in the first step will activate the second-
step data matching of the corresponding CAM words in the second storage sub-array. 
As shown in Fig. 1, in the proposed two-phase adiabatic CAM, each match line is 
Table 2, it can be seen that the proposed two-phase adiabatic CAM can achieve a 
power reduction of 16.9% compared to the traditional single-phase adiabatic CAM 
when the frequency of power clocks is 500 MHz.  
 
Table 1.  Three cases of data matching in the proposed two-phase adiabatic CAM.  
 First-step comparison 
Second-step 
comparison FML SMDL SML 
Match 
result 
Case 1 mismatch inactive high low low mismatch 
Case 2 match mismatch low high high mismatch 
Case 3 match match low high low match 
Table 2.  Power consumption comparisons for two adiabatic CAMs.  
Frequency of power 
clocks 
Traditional single-phase 
adiabatic CAM [6] (64 
words×144 bits) 
The proposed two-phase 
adiabatic CAM  
(64 words×144 bits) 
Power saving 
100 MHz 125.7 uW 114.7 uW 8.7% 
200 MHz 153.9 uW 133.1 uW 14.2% 
300 MHz 189.4 uW 159.0 uW 16.1% 
400 MHz 222.7 uW 184.2 uW 18.8% 
500 MHz 262.0 uW 217.5 uW 16.9% 
Case 3 Case 2 Case 1
 
Fig.6. Waveforms for the proposed two-phase adiabatic CAM.  
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/18
國科會補助計畫
計畫名稱: 使用非同步與絕熱邏輯技術之低功率處理器的研究與設計(I)
計畫主持人: 張孟洲
計畫編號: 99-2221-E-018-026- 學門領域: 積體電路及系統設計
無研發成果推廣資料
專任助理 0 0 100%  
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
