<testbench>
	<component name="clock_divider_gen" type="sequential" interval="5 us"/>

	<signals>
		<clock name="clk" freq="100 k" val="0"/>

		<in name="clr" val="0"/>

		<out name="z"/>
	</signals>

	<backends>
		<vhdl>
			<generics>
				<param name="DIVIDER" type="NATURAL" val="4"/>
			</generics>
		</vhdl>
		<hw>
			<loop count="100"/>
		</hw>
	</backends>

	<testcases>
		<!-- TEST 1 -->
		<test name="TEST1: do not handle output when inactive">
			<step>
				<set sig="clr" val="1"/>
				<exp sig="z" val="l"/>
			</step>
			<step after="u015">
				<exp sig="z" val="l"/>
			</step>
			<step after="u030">
				<exp sig="z" val="l"/>
			</step>
		</test>

		<!-- TEST 2 -->
		<test name="TEST2: check divided signal" clock_reset="clk">
			<seq>
				<vec>u001 1 -</vec>
				<vec>#### 0 l</vec>
				<vec>#### - l</vec>
				<vec>#### - h</vec>
				<vec>u010 - h</vec>
				<vec>u010 - l</vec>
				<vec>u010 - l</vec>
				<vec>u010 - h</vec>
			</seq>
		</test>

		<!-- TEST 3 -->
		<test name="TEST3: output unchanged when clock disabled" clock_disable="clk">
			<seq>
				<vec>#### 1 l</vec>
				<vec>#### 0 l</vec>
				<vec>u020 - l</vec>
			</seq>
		</test>
	</testcases>
</testbench>
