Ejercicios realizados durante el curso de Introducción al Diseño de Hardware con Verilog en la plataforma EDX.

Reto 1: Medio restador (design1.sv,testbench.sv)
Reto 2: Sumador de 8 bits (design2.sv,testbench2.sv,ms.v,sc.v)
