CLK = 0
bus.wrbus = highZ
intr1.imr1 = true
intr1.imr0 = true
intr1.imr3 = true
intr1.imr2 = true
bus.abus = highZ
exec4.grt = true
bus.notemar = true
mem_oper.select_not = true
fetch1.ir19 = true
fetch1.ir14 = true
fetch1.ir13 = true
fetch1.ir12 = true
fetch1.ir11 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir16 = true
fetch1.ir15 = true
fetch1.ir20 = true
fetch1.ir21 = true
exec4.grteu = true
fetch1.ir10 = true
exec3.NOT45 = true
exec3.NOT46 = true
mem_uprav.NOT13 = true
exec3.NOT40 = true
exec3.NOT43 = true
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT42 = true
fetch2.g1 = true
fetch3.gropr = true
fetch1.pc15_8 = 1
exec3.NOT38 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT35 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = true
exec3.NOT31 = true
exec3.NOT32 = true
exec3.NOT33 = true
bus.notfcbus = true
fetch1.ir8 = true
fetch1.ir9 = true
fetch1.ir2 = true
fetch1.ir3 = true
fetch1.ir0 = true
fetch1.ir1 = true
fetch1.ir6 = true
fetch1.ir7 = true
fetch1.ir4 = true
fetch1.ir5 = true
addr.sp = 4096
exec2.NOT17 = true
exec2.NOT18 = true
exec2.NOT19 = true
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT23 = true
exec2.NOT20 = true
exec2.NOT21 = true
exec2.NOT26 = true
exec2.NOT27 = true
exec2.NOT24 = true
exec2.NOT25 = true
exec2.NOT28 = true
exec2.NOT29 = true
mem_uprav.time = 4
mem_uprav.cmp_les = true
exec4.brpom = true
mem_oper.notrdbus = true
uprav.NOT10 = true
uprav.NOT11 = true
uprav.kmadr = 65
fetch2.imm = true
bus.rdbus = highZ
uprav.t0 = true
uprav.brnotstart = true
exec4.novf = true
exec4.neql = true
intr3.uext = 8
exec3.z_and = true
intr1.NOT12 = true
intr2.cmp_eql = true
exec4.mx7 = true
exec4.grte = true
exec4.grtu = true
uprav.NOT4 = true
uprav.NOT2 = true
uprav.NOT7 = true
uprav.NOT8 = true
uprav.NOT6 = true
uprav.NOT9 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 256
exec2.start = true
intr1.imr = 15
bus.dbus = highZ
fetch1.pc = 256
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
fetch1.ir25 = true
fetch1.ir24 = true
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir29 = true
fetch1.ir28 = true
fetch1.ir27 = true
fetch1.ir26 = true
bus.notrdbus = highZ
fetch1.ir30 = true
mem_oper.notwrbus = true
exec4.nneg = true
uprav.val0 = true
uprav.t = true
fetch1.ir_bool = true
intr1.imr_bool = true
--------------------------------
CLK = 1
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 1
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 256
bus.mx1 = 257
fetch1.pc = 257
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3
bus.mar_out = 256
bus.abus = 256
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5
mem_uprav.memacc = 2
--------------------------------
CLK = 6
mem_uprav.memacc = 3
--------------------------------
CLK = 7
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 8
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 9
uprav.cnt_bool = true
fetch1.ir19 = false
fetch1.ir14 = false
fetch1.ir13 = false
fetch1.ir12 = false
fetch1.ir11 = false
fetch1.ir18 = false
fetch1.ir17 = false
fetch1.ir16 = false
fetch1.ir15 = false
fetch1.ir20 = false
fetch1.ir21 = false
fetch1.ir10 = false
fetch2.dc1 = true
fetch2.g0 = true
fetch2.g1 = false
fetch2.dc7 = true
fetch3.gropr = false
uprav.ldir0 = false
fetch2.dc11 = true
fetch1.ir31_24 = 32
fetch1.ir8 = false
fetch1.ir9 = false
fetch1.ir2 = false
fetch1.ir3 = false
fetch1.ir0 = false
fetch1.ir1 = false
fetch1.ir6 = false
fetch1.ir7 = false
fetch1.ir4 = false
fetch1.ir5 = false
uprav.cnt = 5
fetch2.regdir = true
exec2.NOT19 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or0 = true
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = false
fetch1.ir = 536870912
uprav.NOT3 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.z = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir28 = false
fetch1.ir27 = false
fetch1.ir26 = false
fetch1.ir30 = false
uprav.val7 = true
fetch1.ir_bool = false
--------------------------------
CLK = 10
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 11
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 12
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 2
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 257
bus.mx1 = 258
fetch1.pc = 258
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 13
bus.mar_out = 257
bus.abus = 257
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 14
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 15
mem_uprav.memacc = 2
--------------------------------
CLK = 16
mem_uprav.memacc = 3
--------------------------------
CLK = 17
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 18
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 19
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 551550976
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 20
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 21
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 22
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 23
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 3
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 258
bus.mx1 = 259
fetch1.pc = 259
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 24
bus.mar_out = 258
bus.abus = 258
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus1 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 25
mem_oper.mem = 200
mem_uprav.memacc = 1
--------------------------------
CLK = 26
mem_uprav.memacc = 2
--------------------------------
CLK = 27
mem_uprav.memacc = 3
--------------------------------
CLK = 28
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 200
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 200
mem_uprav.incmemacc = false
bus.dbus = 200
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 29
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 200
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT22 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 200
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 30
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir14 = true
fetch1.ir11 = true
fetch1.ir15 = true
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 200
fetch1.ir = 551602176
fetch1.ir15_0 = 51200
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57544
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 31
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 32
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 33
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 200
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 34
exec1.bb = 200
exec1.bb6 = true
exec1.bb7 = true
uprav.mxbb1 = false
exec1.bb3 = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 35
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 200
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 36
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 200
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec2.NOT19 = true
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
exec3.z_and = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
uprav.NOT0 = false
exec3.z = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 37
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec4.brpom = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.NOT5 = true
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 38
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 39
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 40
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 4
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 259
bus.mx1 = 260
fetch1.pc = 260
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 41
bus.mar_out = 259
bus.abus = 259
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 42
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 43
mem_uprav.memacc = 2
--------------------------------
CLK = 44
mem_uprav.memacc = 3
--------------------------------
CLK = 45
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 46
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = true
bus.mdr7 = false
bus.mdr1 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 47
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585156608
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 48
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 49
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 50
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 5
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 260
bus.mx1 = 261
fetch1.pc = 261
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 51
bus.mar_out = 260
bus.abus = 260
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 52
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 53
mem_uprav.memacc = 2
--------------------------------
CLK = 54
mem_uprav.memacc = 3
--------------------------------
CLK = 55
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 56
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 57
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570476544
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 200
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 58
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 59
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 60
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 61
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 62
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 63
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 64
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 65
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 66
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 67
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 68
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 6
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 261
bus.mx1 = 262
fetch1.pc = 262
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 69
bus.mar_out = 261
bus.abus = 261
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 70
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 71
mem_uprav.memacc = 2
--------------------------------
CLK = 72
mem_uprav.memacc = 3
--------------------------------
CLK = 73
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 74
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 75
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536922112
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 76
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 77
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 78
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 7
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 262
bus.mx1 = 263
fetch1.pc = 263
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 79
bus.mar_out = 262
bus.abus = 262
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 80
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 81
mem_uprav.memacc = 2
--------------------------------
CLK = 82
mem_uprav.memacc = 3
--------------------------------
CLK = 83
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 84
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 85
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 551602176
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57544
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 86
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 87
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 88
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 89
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 8
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 263
bus.mx1 = 264
fetch1.pc = 264
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 90
bus.mar_out = 263
bus.abus = 263
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 91
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 92
mem_uprav.memacc = 2
--------------------------------
CLK = 93
mem_uprav.memacc = 3
--------------------------------
CLK = 94
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 95
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT22 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr1 = true
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 96
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir14 = false
fetch1.ir15 = false
uprav.ldir2 = false
fetch1.ir9 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 10
fetch1.ir = 551553536
fetch1.ir15_0 = 2560
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57354
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 97
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 98
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 99
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 10
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 100
exec1.bb = 10
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
uprav.val50 = false
exec3.vsub_and1 = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 101
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 10
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 102
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 10
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 10
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab1 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 10
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 103
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec4.brpom = true
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.NOT5 = false
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 104
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 105
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 106
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 9
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 264
bus.mx1 = 265
fetch1.pc = 265
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 107
bus.mar_out = 264
bus.abus = 264
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 108
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 109
mem_uprav.memacc = 2
--------------------------------
CLK = 110
mem_uprav.memacc = 3
--------------------------------
CLK = 111
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 112
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 113
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 585107968
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.gradr = true
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 114
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 115
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 116
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 10
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 265
bus.mx1 = 266
fetch1.pc = 266
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 117
bus.mar_out = 265
bus.abus = 265
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 118
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 119
mem_uprav.memacc = 2
--------------------------------
CLK = 120
mem_uprav.memacc = 3
--------------------------------
CLK = 121
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 122
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 123
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570558976
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 522
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 124
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 125
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 126
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 127
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 128
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 129
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 130
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 131
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 132
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 133
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 134
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 11
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 266
bus.mx1 = 267
fetch1.pc = 267
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 135
bus.mar_out = 266
bus.abus = 266
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 136
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 137
mem_uprav.memacc = 2
--------------------------------
CLK = 138
mem_uprav.memacc = 3
--------------------------------
CLK = 139
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 140
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 141
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 10
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 167905792
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 142
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 143
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 144
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 12
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 267
bus.mx1 = 268
fetch1.pc = 268
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 145
bus.mar_out = 267
bus.abus = 267
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 146
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 147
mem_uprav.memacc = 2
--------------------------------
CLK = 148
mem_uprav.memacc = 3
--------------------------------
CLK = 149
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 150
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 151
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167840256
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 266
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 152
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 153
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 154
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 155
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 13
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 268
bus.mx1 = 269
fetch1.pc = 269
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 156
bus.mar_out = 268
bus.abus = 268
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 157
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 158
mem_uprav.memacc = 2
--------------------------------
CLK = 159
mem_uprav.memacc = 3
--------------------------------
CLK = 160
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 161
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 162
uprav.cnt_bool = false
fetch1.ir10 = true
uprav.ldir2 = false
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 163
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 164
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4097
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4097
uprav.incsp = false
--------------------------------
CLK = 165
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4097
bus.mx2 = 0
bus.mx1 = 269
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 166
bus.wrbus = false
bus.mar_out = 4097
bus.abus = 4097
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 167
mem_uprav.memacc = 1
--------------------------------
CLK = 168
mem_uprav.memacc = 2
--------------------------------
CLK = 169
mem_uprav.memacc = 3
--------------------------------
CLK = 170
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 171
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 172
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4098
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 13
bus.mx1 = 4098
uprav.incsp = false
--------------------------------
CLK = 173
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 13
uprav.cnt = 171
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr3 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 13
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4098
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 269
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 174
bus.wrbus = false
bus.mar_out = 4098
bus.abus = 4098
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 13
mem_uprav.incmemacc = true
bus.mdr_out = 13
bus.dbus = 13
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 175
mem_uprav.memacc = 1
--------------------------------
CLK = 176
mem_uprav.memacc = 2
--------------------------------
CLK = 177
mem_uprav.memacc = 3
--------------------------------
CLK = 178
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 179
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 180
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 181
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 182
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 183
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 184
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 185
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 186
mem_uprav.memacc = 2
--------------------------------
CLK = 187
mem_uprav.memacc = 3
--------------------------------
CLK = 188
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 189
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT24 = false
bus.mdr2 = false
bus.mdr4 = true
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 190
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
exec4.brpom = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.NOT5 = false
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 191
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 192
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 193
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 194
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 195
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 196
mem_uprav.memacc = 2
--------------------------------
CLK = 197
mem_uprav.memacc = 3
--------------------------------
CLK = 198
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 199
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 200
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 201
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 202
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 203
uprav.cnt_bool = true
uprav.cnt = 161
uprav.cnt_or = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.NOT0 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 204
uprav.cnt_bool = false
uprav.cnt = 162
uprav.cnt_or = true
addr.mx3 = 31
addr.mx2 = 272
uprav.mxpc0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.mxadda1 = true
uprav.mxaddb0 = true
uprav.mxaddb1 = true
uprav.tA2 = true
uprav.tA1 = false
uprav.NOT0 = false
fetch1.mx = 303
uprav.brnotbrpom = false
uprav.ldpc = true
addr.add = 303
uprav.bruncnd = true
--------------------------------
CLK = 205
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
addr.mx3 = 0
addr.mx2 = 0
uprav.mxpc0 = false
fetch1.pc7_0 = 47
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxadda1 = false
uprav.mxaddb0 = false
uprav.mxaddb1 = false
uprav.tC0 = true
uprav.tA2 = false
fetch1.mx = 0
bus.mx1 = 303
uprav.ldpc = false
fetch1.pc = 303
uprav.valC0 = false
addr.add = 0
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 206
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 207
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 208
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 209
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 210
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 211
mem_uprav.memacc = 2
--------------------------------
CLK = 212
mem_uprav.memacc = 3
--------------------------------
CLK = 213
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 214
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 215
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 216
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 217
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 218
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 219
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 220
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 221
mem_uprav.memacc = 2
--------------------------------
CLK = 222
mem_uprav.memacc = 3
--------------------------------
CLK = 223
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 224
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 225
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir17 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536874496
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 14
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 226
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 227
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 228
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 229
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 230
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 231
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 232
exec1.bb = 200
exec1.bb6 = true
exec1.bb7 = true
exec1.bb1 = false
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 233
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 200
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 234
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 200
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab1 = false
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 235
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec4.brpom = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.NOT5 = true
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 236
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 237
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 238
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 239
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 240
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 241
mem_uprav.memacc = 2
--------------------------------
CLK = 242
mem_uprav.memacc = 3
--------------------------------
CLK = 243
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 244
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 245
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822087168
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 246
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 247
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 248
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 249
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 250
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 251
mem_uprav.memacc = 2
--------------------------------
CLK = 252
mem_uprav.memacc = 3
--------------------------------
CLK = 253
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 254
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 255
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836767232
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57358
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 256
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 257
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 258
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 80
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 259
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 260
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 261
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 262
mem_uprav.memacc = 2
--------------------------------
CLK = 263
mem_uprav.memacc = 3
--------------------------------
CLK = 264
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 265
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 266
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir8 = true
fetch1.ir9 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 267
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 80
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 268
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 269
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 270
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 271
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 199
exec1.mx1 = 199
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 272
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 199
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = false
exec3.NOT33 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 199
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec1.ab3 = false
exec1.ab2 = true
exec3.v_and1 = true
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 199
uprav.bruncnd = true
--------------------------------
CLK = 273
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 274
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 275
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 276
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 277
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 278
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 279
mem_uprav.memacc = 2
--------------------------------
CLK = 280
mem_uprav.memacc = 3
--------------------------------
CLK = 281
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 282
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 283
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 284
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 285
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 80
uprav.kmbr = 80
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.incpc = true
--------------------------------
CLK = 286
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 287
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 288
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 289
mem_uprav.memacc = 2
--------------------------------
CLK = 290
mem_uprav.memacc = 3
--------------------------------
CLK = 291
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 292
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 293
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 294
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 295
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 296
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 80
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 297
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 298
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 299
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 300
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 301
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 302
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.val50 = true
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 303
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.mp = 80
uprav.kmbr = 80
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val50 = false
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 304
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 305
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 306
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 307
mem_uprav.memacc = 2
--------------------------------
CLK = 308
mem_uprav.memacc = 3
--------------------------------
CLK = 309
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 310
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 80
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 311
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 312
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 313
--------------------------------
CLK = 314
--------------------------------
CLK = 315
--------------------------------
CLK = 316
--------------------------------
CLK = 317
--------------------------------
CLK = 318
--------------------------------
CLK = 319
--------------------------------
CLK = 320
--------------------------------
CLK = 321
--------------------------------
CLK = 322
--------------------------------
CLK = 323
--------------------------------
CLK = 324
--------------------------------
CLK = 325
--------------------------------
CLK = 326
--------------------------------
CLK = 327
--------------------------------
CLK = 328
--------------------------------
CLK = 329
--------------------------------
CLK = 330
--------------------------------
CLK = 331
--------------------------------
CLK = 332
--------------------------------
CLK = 333
--------------------------------
CLK = 334
--------------------------------
CLK = 335
--------------------------------
CLK = 336
--------------------------------
CLK = 337
--------------------------------
CLK = 338
--------------------------------
CLK = 339
--------------------------------
CLK = 340
--------------------------------
CLK = 341
--------------------------------
CLK = 342
--------------------------------
CLK = 343
--------------------------------
CLK = 344
--------------------------------
CLK = 345
--------------------------------
CLK = 346
--------------------------------
CLK = 347
--------------------------------
CLK = 348
--------------------------------
CLK = 349
--------------------------------
CLK = 350
--------------------------------
CLK = 351
--------------------------------
CLK = 352
--------------------------------
CLK = 353
--------------------------------
CLK = 354
--------------------------------
CLK = 355
--------------------------------
CLK = 356
--------------------------------
CLK = 357
--------------------------------
CLK = 358
--------------------------------
CLK = 359
--------------------------------
CLK = 360
--------------------------------
CLK = 361
--------------------------------
CLK = 362
--------------------------------
CLK = 363
--------------------------------
CLK = 364
--------------------------------
CLK = 365
--------------------------------
CLK = 366
--------------------------------
CLK = 367
--------------------------------
CLK = 368
--------------------------------
CLK = 369
--------------------------------
CLK = 370
--------------------------------
CLK = 371
--------------------------------
CLK = 372
--------------------------------
CLK = 373
--------------------------------
CLK = 374
--------------------------------
CLK = 375
--------------------------------
CLK = 376
--------------------------------
CLK = 377
--------------------------------
CLK = 378
--------------------------------
CLK = 379
--------------------------------
CLK = 380
--------------------------------
CLK = 381
--------------------------------
CLK = 382
--------------------------------
CLK = 383
--------------------------------
CLK = 384
--------------------------------
CLK = 385
--------------------------------
CLK = 386
--------------------------------
CLK = 387
--------------------------------
CLK = 388
--------------------------------
CLK = 389
--------------------------------
CLK = 390
--------------------------------
CLK = 391
--------------------------------
CLK = 392
--------------------------------
CLK = 393
--------------------------------
CLK = 394
--------------------------------
CLK = 395
--------------------------------
CLK = 396
--------------------------------
CLK = 397
--------------------------------
CLK = 398
--------------------------------
CLK = 399
--------------------------------
CLK = 400
--------------------------------
CLK = 401
--------------------------------
CLK = 402
--------------------------------
CLK = 403
--------------------------------
CLK = 404
--------------------------------
CLK = 405
--------------------------------
CLK = 406
--------------------------------
CLK = 407
--------------------------------
CLK = 408
--------------------------------
CLK = 409
--------------------------------
CLK = 410
--------------------------------
CLK = 411
--------------------------------
CLK = 412
--------------------------------
CLK = 413
--------------------------------
CLK = 414
--------------------------------
CLK = 415
--------------------------------
CLK = 416
--------------------------------
CLK = 417
--------------------------------
CLK = 418
--------------------------------
CLK = 419
--------------------------------
CLK = 420
--------------------------------
CLK = 421
--------------------------------
CLK = 422
--------------------------------
CLK = 423
--------------------------------
CLK = 424
--------------------------------
CLK = 425
--------------------------------
CLK = 426
--------------------------------
CLK = 427
--------------------------------
CLK = 428
--------------------------------
CLK = 429
--------------------------------
CLK = 430
--------------------------------
CLK = 431
--------------------------------
CLK = 432
--------------------------------
CLK = 433
--------------------------------
CLK = 434
--------------------------------
CLK = 435
--------------------------------
CLK = 436
--------------------------------
CLK = 437
--------------------------------
CLK = 438
--------------------------------
CLK = 439
--------------------------------
CLK = 440
--------------------------------
CLK = 441
--------------------------------
CLK = 442
--------------------------------
CLK = 443
--------------------------------
CLK = 444
--------------------------------
CLK = 445
--------------------------------
CLK = 446
--------------------------------
CLK = 447
--------------------------------
CLK = 448
--------------------------------
CLK = 449
--------------------------------
CLK = 450
--------------------------------
CLK = 451
--------------------------------
CLK = 452
--------------------------------
CLK = 453
--------------------------------
CLK = 454
--------------------------------
CLK = 455
--------------------------------
CLK = 456
--------------------------------
CLK = 457
--------------------------------
CLK = 458
--------------------------------
CLK = 459
--------------------------------
CLK = 460
--------------------------------
CLK = 461
--------------------------------
CLK = 462
--------------------------------
CLK = 463
--------------------------------
CLK = 464
--------------------------------
CLK = 465
--------------------------------
CLK = 466
--------------------------------
CLK = 467
--------------------------------
CLK = 468
--------------------------------
CLK = 469
--------------------------------
CLK = 470
--------------------------------
CLK = 471
--------------------------------
CLK = 472
--------------------------------
CLK = 473
--------------------------------
CLK = 474
--------------------------------
CLK = 475
--------------------------------
CLK = 476
--------------------------------
CLK = 477
--------------------------------
CLK = 478
--------------------------------
CLK = 479
--------------------------------
CLK = 480
--------------------------------
CLK = 481
--------------------------------
CLK = 482
--------------------------------
CLK = 483
--------------------------------
CLK = 484
--------------------------------
CLK = 485
--------------------------------
CLK = 486
--------------------------------
CLK = 487
--------------------------------
CLK = 488
--------------------------------
CLK = 489
--------------------------------
CLK = 490
--------------------------------
CLK = 491
--------------------------------
CLK = 492
--------------------------------
CLK = 493
--------------------------------
CLK = 494
--------------------------------
CLK = 495
--------------------------------
CLK = 496
--------------------------------
CLK = 497
--------------------------------
CLK = 498
--------------------------------
CLK = 499
--------------------------------
CLK = 500
--------------------------------
CLK = 501
--------------------------------
CLK = 502
--------------------------------
CLK = 503
--------------------------------
CLK = 504
--------------------------------
CLK = 505
--------------------------------
CLK = 506
--------------------------------
CLK = 507
--------------------------------
CLK = 508
--------------------------------
CLK = 509
--------------------------------
CLK = 510
--------------------------------
CLK = 511
--------------------------------
CLK = 512
--------------------------------
CLK = 513
--------------------------------
CLK = 514
--------------------------------
CLK = 515
--------------------------------
CLK = 516
--------------------------------
CLK = 517
--------------------------------
CLK = 518
--------------------------------
CLK = 519
--------------------------------
CLK = 520
--------------------------------
CLK = 521
--------------------------------
CLK = 522
--------------------------------
CLK = 523
--------------------------------
CLK = 524
--------------------------------
CLK = 525
--------------------------------
CLK = 526
--------------------------------
CLK = 527
--------------------------------
CLK = 528
--------------------------------
CLK = 529
--------------------------------
CLK = 530
--------------------------------
CLK = 531
--------------------------------
CLK = 532
--------------------------------
CLK = 533
--------------------------------
CLK = 534
--------------------------------
CLK = 535
--------------------------------
CLK = 536
--------------------------------
CLK = 537
--------------------------------
CLK = 538
--------------------------------
CLK = 539
--------------------------------
CLK = 540
--------------------------------
CLK = 541
--------------------------------
CLK = 542
--------------------------------
CLK = 543
--------------------------------
CLK = 544
--------------------------------
CLK = 545
--------------------------------
CLK = 546
--------------------------------
CLK = 547
--------------------------------
CLK = 548
--------------------------------
CLK = 549
--------------------------------
CLK = 550
--------------------------------
CLK = 551
--------------------------------
CLK = 552
--------------------------------
CLK = 553
--------------------------------
CLK = 554
--------------------------------
CLK = 555
--------------------------------
CLK = 556
--------------------------------
CLK = 557
--------------------------------
CLK = 558
--------------------------------
CLK = 559
--------------------------------
CLK = 560
--------------------------------
CLK = 561
--------------------------------
CLK = 562
--------------------------------
CLK = 563
--------------------------------
CLK = 564
--------------------------------
CLK = 565
--------------------------------
CLK = 566
--------------------------------
CLK = 567
--------------------------------
CLK = 568
--------------------------------
CLK = 569
--------------------------------
CLK = 570
--------------------------------
CLK = 571
--------------------------------
CLK = 572
--------------------------------
CLK = 573
--------------------------------
CLK = 574
--------------------------------
CLK = 575
--------------------------------
CLK = 576
--------------------------------
CLK = 577
--------------------------------
CLK = 578
--------------------------------
CLK = 579
--------------------------------
CLK = 580
--------------------------------
CLK = 581
--------------------------------
CLK = 582
--------------------------------
CLK = 583
--------------------------------
CLK = 584
--------------------------------
CLK = 585
--------------------------------
CLK = 586
--------------------------------
CLK = 587
--------------------------------
CLK = 588
--------------------------------
CLK = 589
--------------------------------
CLK = 590
--------------------------------
CLK = 591
--------------------------------
CLK = 592
--------------------------------
CLK = 593
--------------------------------
CLK = 594
--------------------------------
CLK = 595
--------------------------------
CLK = 596
--------------------------------
CLK = 597
--------------------------------
CLK = 598
--------------------------------
CLK = 599
--------------------------------
CLK = 600
--------------------------------
CLK = 601
--------------------------------
CLK = 602
--------------------------------
CLK = 603
--------------------------------
CLK = 604
--------------------------------
CLK = 605
--------------------------------
CLK = 606
--------------------------------
CLK = 607
--------------------------------
CLK = 608
--------------------------------
CLK = 609
--------------------------------
CLK = 610
--------------------------------
CLK = 611
--------------------------------
CLK = 612
--------------------------------
CLK = 613
--------------------------------
CLK = 614
--------------------------------
CLK = 615
--------------------------------
CLK = 616
--------------------------------
CLK = 617
--------------------------------
CLK = 618
--------------------------------
CLK = 619
--------------------------------
CLK = 620
--------------------------------
CLK = 621
--------------------------------
CLK = 622
--------------------------------
CLK = 623
--------------------------------
CLK = 624
--------------------------------
CLK = 625
--------------------------------
CLK = 626
--------------------------------
CLK = 627
--------------------------------
CLK = 628
--------------------------------
CLK = 629
--------------------------------
CLK = 630
--------------------------------
CLK = 631
--------------------------------
CLK = 632
--------------------------------
CLK = 633
--------------------------------
CLK = 634
--------------------------------
CLK = 635
--------------------------------
CLK = 636
--------------------------------
CLK = 637
--------------------------------
CLK = 638
--------------------------------
CLK = 639
--------------------------------
CLK = 640
--------------------------------
CLK = 641
--------------------------------
CLK = 642
--------------------------------
CLK = 643
--------------------------------
CLK = 644
--------------------------------
CLK = 645
--------------------------------
CLK = 646
--------------------------------
CLK = 647
--------------------------------
CLK = 648
--------------------------------
CLK = 649
--------------------------------
CLK = 650
--------------------------------
CLK = 651
--------------------------------
CLK = 652
--------------------------------
CLK = 653
--------------------------------
CLK = 654
--------------------------------
CLK = 655
--------------------------------
CLK = 656
--------------------------------
CLK = 657
--------------------------------
CLK = 658
--------------------------------
CLK = 659
--------------------------------
CLK = 660
--------------------------------
CLK = 661
--------------------------------
CLK = 662
--------------------------------
CLK = 663
--------------------------------
CLK = 664
--------------------------------
CLK = 665
--------------------------------
CLK = 666
--------------------------------
CLK = 667
--------------------------------
CLK = 668
--------------------------------
CLK = 669
--------------------------------
CLK = 670
--------------------------------
CLK = 671
--------------------------------
CLK = 672
--------------------------------
CLK = 673
--------------------------------
CLK = 674
--------------------------------
CLK = 675
--------------------------------
CLK = 676
--------------------------------
CLK = 677
--------------------------------
CLK = 678
--------------------------------
CLK = 679
--------------------------------
CLK = 680
--------------------------------
CLK = 681
--------------------------------
CLK = 682
--------------------------------
CLK = 683
--------------------------------
CLK = 684
--------------------------------
CLK = 685
--------------------------------
CLK = 686
--------------------------------
CLK = 687
--------------------------------
CLK = 688
--------------------------------
CLK = 689
--------------------------------
CLK = 690
--------------------------------
CLK = 691
--------------------------------
CLK = 692
--------------------------------
CLK = 693
--------------------------------
CLK = 694
--------------------------------
CLK = 695
--------------------------------
CLK = 696
--------------------------------
CLK = 697
--------------------------------
CLK = 698
--------------------------------
CLK = 699
--------------------------------
CLK = 700
--------------------------------
CLK = 701
--------------------------------
CLK = 702
--------------------------------
CLK = 703
--------------------------------
CLK = 704
--------------------------------
CLK = 705
--------------------------------
CLK = 706
--------------------------------
CLK = 707
--------------------------------
CLK = 708
--------------------------------
CLK = 709
--------------------------------
CLK = 710
--------------------------------
CLK = 711
--------------------------------
CLK = 712
--------------------------------
CLK = 713
--------------------------------
CLK = 714
--------------------------------
CLK = 715
--------------------------------
CLK = 716
--------------------------------
CLK = 717
--------------------------------
CLK = 718
--------------------------------
CLK = 719
--------------------------------
CLK = 720
--------------------------------
CLK = 721
--------------------------------
CLK = 722
--------------------------------
CLK = 723
--------------------------------
CLK = 724
--------------------------------
CLK = 725
--------------------------------
CLK = 726
--------------------------------
CLK = 727
--------------------------------
CLK = 728
--------------------------------
CLK = 729
--------------------------------
CLK = 730
--------------------------------
CLK = 731
--------------------------------
CLK = 732
--------------------------------
CLK = 733
--------------------------------
CLK = 734
--------------------------------
CLK = 735
--------------------------------
CLK = 736
--------------------------------
CLK = 737
--------------------------------
CLK = 738
--------------------------------
CLK = 739
--------------------------------
CLK = 740
--------------------------------
CLK = 741
--------------------------------
CLK = 742
--------------------------------
CLK = 743
--------------------------------
CLK = 744
--------------------------------
CLK = 745
--------------------------------
CLK = 746
--------------------------------
CLK = 747
--------------------------------
CLK = 748
--------------------------------
CLK = 749
--------------------------------
CLK = 750
--------------------------------
CLK = 751
--------------------------------
CLK = 752
--------------------------------
CLK = 753
--------------------------------
CLK = 754
--------------------------------
CLK = 755
--------------------------------
CLK = 756
--------------------------------
CLK = 757
--------------------------------
CLK = 758
--------------------------------
CLK = 759
--------------------------------
CLK = 760
--------------------------------
CLK = 761
--------------------------------
CLK = 762
--------------------------------
CLK = 763
--------------------------------
CLK = 764
--------------------------------
CLK = 765
--------------------------------
CLK = 766
--------------------------------
CLK = 767
--------------------------------
CLK = 768
--------------------------------
CLK = 769
--------------------------------
CLK = 770
--------------------------------
CLK = 771
--------------------------------
CLK = 772
--------------------------------
CLK = 773
--------------------------------
CLK = 774
--------------------------------
CLK = 775
--------------------------------
CLK = 776
--------------------------------
CLK = 777
--------------------------------
CLK = 778
--------------------------------
CLK = 779
--------------------------------
CLK = 780
--------------------------------
CLK = 781
--------------------------------
CLK = 782
--------------------------------
CLK = 783
--------------------------------
CLK = 784
--------------------------------
CLK = 785
--------------------------------
CLK = 786
--------------------------------
CLK = 787
--------------------------------
CLK = 788
--------------------------------
CLK = 789
--------------------------------
CLK = 790
--------------------------------
CLK = 791
--------------------------------
CLK = 792
--------------------------------
CLK = 793
--------------------------------
CLK = 794
--------------------------------
CLK = 795
--------------------------------
CLK = 796
--------------------------------
CLK = 797
--------------------------------
CLK = 798
--------------------------------
CLK = 799
--------------------------------
CLK = 800
--------------------------------
CLK = 801
--------------------------------
CLK = 802
--------------------------------
CLK = 803
--------------------------------
CLK = 804
--------------------------------
CLK = 805
--------------------------------
CLK = 806
--------------------------------
CLK = 807
--------------------------------
CLK = 808
--------------------------------
CLK = 809
--------------------------------
CLK = 810
--------------------------------
CLK = 811
--------------------------------
CLK = 812
--------------------------------
CLK = 813
--------------------------------
CLK = 814
--------------------------------
CLK = 815
--------------------------------
CLK = 816
--------------------------------
CLK = 817
--------------------------------
CLK = 818
--------------------------------
CLK = 819
--------------------------------
CLK = 820
--------------------------------
CLK = 821
--------------------------------
CLK = 822
--------------------------------
CLK = 823
--------------------------------
CLK = 824
--------------------------------
CLK = 825
--------------------------------
CLK = 826
--------------------------------
CLK = 827
--------------------------------
CLK = 828
--------------------------------
CLK = 829
--------------------------------
CLK = 830
--------------------------------
CLK = 831
--------------------------------
CLK = 832
--------------------------------
CLK = 833
--------------------------------
CLK = 834
--------------------------------
CLK = 835
--------------------------------
CLK = 836
--------------------------------
CLK = 837
--------------------------------
CLK = 838
--------------------------------
CLK = 839
--------------------------------
CLK = 840
--------------------------------
CLK = 841
--------------------------------
CLK = 842
--------------------------------
CLK = 843
--------------------------------
CLK = 844
--------------------------------
CLK = 845
--------------------------------
CLK = 846
--------------------------------
CLK = 847
--------------------------------
CLK = 848
--------------------------------
CLK = 849
--------------------------------
CLK = 850
--------------------------------
CLK = 851
--------------------------------
CLK = 852
--------------------------------
CLK = 853
--------------------------------
CLK = 854
--------------------------------
CLK = 855
--------------------------------
CLK = 856
--------------------------------
CLK = 857
--------------------------------
CLK = 858
--------------------------------
CLK = 859
--------------------------------
CLK = 860
--------------------------------
CLK = 861
--------------------------------
CLK = 862
--------------------------------
CLK = 863
--------------------------------
CLK = 864
--------------------------------
CLK = 865
--------------------------------
CLK = 866
--------------------------------
CLK = 867
--------------------------------
CLK = 868
--------------------------------
CLK = 869
--------------------------------
CLK = 870
--------------------------------
CLK = 871
--------------------------------
CLK = 872
--------------------------------
CLK = 873
--------------------------------
CLK = 874
--------------------------------
CLK = 875
--------------------------------
CLK = 876
--------------------------------
CLK = 877
--------------------------------
CLK = 878
--------------------------------
CLK = 879
--------------------------------
CLK = 880
--------------------------------
CLK = 881
--------------------------------
CLK = 882
--------------------------------
CLK = 883
--------------------------------
CLK = 884
--------------------------------
CLK = 885
--------------------------------
CLK = 886
--------------------------------
CLK = 887
--------------------------------
CLK = 888
--------------------------------
CLK = 889
--------------------------------
CLK = 890
--------------------------------
CLK = 891
--------------------------------
CLK = 892
--------------------------------
CLK = 893
--------------------------------
CLK = 894
--------------------------------
CLK = 895
--------------------------------
CLK = 896
--------------------------------
CLK = 897
--------------------------------
CLK = 898
--------------------------------
CLK = 899
--------------------------------
CLK = 900
--------------------------------
CLK = 901
--------------------------------
CLK = 902
--------------------------------
CLK = 903
--------------------------------
CLK = 904
--------------------------------
CLK = 905
--------------------------------
CLK = 906
--------------------------------
CLK = 907
--------------------------------
CLK = 908
--------------------------------
CLK = 909
--------------------------------
CLK = 910
--------------------------------
CLK = 911
--------------------------------
CLK = 912
--------------------------------
CLK = 913
--------------------------------
CLK = 914
--------------------------------
CLK = 915
--------------------------------
CLK = 916
--------------------------------
CLK = 917
--------------------------------
CLK = 918
--------------------------------
CLK = 919
--------------------------------
CLK = 920
--------------------------------
CLK = 921
--------------------------------
CLK = 922
--------------------------------
CLK = 923
--------------------------------
CLK = 924
--------------------------------
CLK = 925
--------------------------------
CLK = 926
--------------------------------
CLK = 927
--------------------------------
CLK = 928
--------------------------------
CLK = 929
--------------------------------
CLK = 930
--------------------------------
CLK = 931
--------------------------------
CLK = 932
--------------------------------
CLK = 933
--------------------------------
CLK = 934
--------------------------------
CLK = 935
--------------------------------
CLK = 936
--------------------------------
CLK = 937
--------------------------------
CLK = 938
--------------------------------
CLK = 939
--------------------------------
CLK = 940
--------------------------------
CLK = 941
--------------------------------
CLK = 942
--------------------------------
CLK = 943
--------------------------------
CLK = 944
--------------------------------
CLK = 945
--------------------------------
CLK = 946
--------------------------------
CLK = 947
--------------------------------
CLK = 948
--------------------------------
CLK = 949
--------------------------------
CLK = 950
--------------------------------
CLK = 951
--------------------------------
CLK = 952
--------------------------------
CLK = 953
--------------------------------
CLK = 954
--------------------------------
CLK = 955
--------------------------------
CLK = 956
--------------------------------
CLK = 957
--------------------------------
CLK = 958
--------------------------------
CLK = 959
--------------------------------
CLK = 960
--------------------------------
CLK = 961
--------------------------------
CLK = 962
--------------------------------
CLK = 963
--------------------------------
CLK = 964
--------------------------------
CLK = 965
--------------------------------
CLK = 966
--------------------------------
CLK = 967
--------------------------------
CLK = 968
--------------------------------
CLK = 969
--------------------------------
CLK = 970
--------------------------------
CLK = 971
--------------------------------
CLK = 972
--------------------------------
CLK = 973
--------------------------------
CLK = 974
--------------------------------
CLK = 975
--------------------------------
CLK = 976
--------------------------------
CLK = 977
--------------------------------
CLK = 978
--------------------------------
CLK = 979
--------------------------------
CLK = 980
--------------------------------
CLK = 981
--------------------------------
CLK = 982
--------------------------------
CLK = 983
--------------------------------
CLK = 984
--------------------------------
CLK = 985
--------------------------------
CLK = 986
--------------------------------
CLK = 987
--------------------------------
CLK = 988
--------------------------------
CLK = 989
--------------------------------
CLK = 990
--------------------------------
CLK = 991
--------------------------------
CLK = 992
--------------------------------
CLK = 993
--------------------------------
CLK = 994
--------------------------------
CLK = 995
--------------------------------
CLK = 996
--------------------------------
CLK = 997
--------------------------------
CLK = 998
--------------------------------
CLK = 999
--------------------------------
