# Лабораторна робота №1 
### Тема: Дослідження команд RISC та CISC 
### Мета: дослідити набори команд RISC та CISC, з’ясувати основні  

## Хід роботи:
### 1.	Вивчить теоретично набори команд RISC, CISC (обов’язково знаходити додаткові джерела інформації) 
#### RISC - це архітектура процесора , в якій швидкодію збільшується за рахунок спрощення інструкцій , щоб їх декодування було простішим, а час виконання - меншим. Перші RISC-процесори навіть не мали інструкцій множення і ділення. Це також полегшує підвищення тактової частоти і робить більш ефективною суперскалярність (розпаралелювання інструкцій між декількома виконавчими блоками).

#### CISC - це архітектура системи команд, в якій більшість команд є комплексними, тобто реалізують певний набір простіших інструкцій процесора або шляхом зіставлення з кожною CISC-командою певної мікропрограми, або принаймні можуть бути зведені до набору таких простих інструкцій. Крім того, ознаками CISC-архітектури можна вважати також наявність великої кількості методів адресації пам'яті з можливістю безпосередньої роботи з операндами в основній пам'яті комп'ютера. Тобто, CISC-архітектури відносяться, як правило, до класу двохадресних.

### 2. Заповніть діаграму порівняння за бажанням в неї можливо додати додаткові параметри. 

| Основа для порівняння | RISC | CISC |
|------ |------ |------ |
Наголос (основа на чому базується) | Архітектура процесорів зі скороченим набором команд  |  Базується на устаткуванні|	 	 
Розмір набору інструкцій 	 	   |RISC розмір набору команд невеликий|CISC величина набору команд велика|
Формати інструкцій 	 	           |RISC використовує фіксований формат (32 біта)| CISC використовує діапазон змінних форматів від 16-64 біт на інструкцію.|
Використовуються режими адресації  | RISC використовує один годинник і обмежений режим адресації (тобто 3-5). |	 CISC використовує декілька годин від 24 до 24 режимів адресації|	 
Використовуються регістри загального призначення| RISC використовує від 32-192| CISC використовує 8-24 GPR|	 	 
Висновки пам'яті 	 	           | RISC 	з незалежними інструкціями LOAD і STORE| CISC використовує механізм пам'яті до пам'яті для виконання операцій, крім того, включені інструкції LOAD і STORE|
Дизайн кешу 	 	               | RISC має розділені дані та кеш керування інструкціями| CISC використовує уніфікований кеш для даних і інструкцій|
Тактова частота (типові)           |50-150 МГц|33-50 МГц| 	 	 
Цикли на інструкцію 	           | RISC 	з незалежними інструкціями LOAD і STORE| CISC використовує уніфікований кеш для даних і інструкцій|	 
Керування процесором 	           | RISC є провідними без наявності пам'яті керування| CISC мікрокодується і використовує керуючу пам'ять (ROM)|	 

## Висновок
#### Архетектура RISC із скороченим набором команд. Система команд має спрощений вигляд. Усі команди однакового формату з простим кодуванням. Звернення до пам'яті відбувається за допомогою команд завантаження і запису, інші команди типу регістр-регістр. Команда, що поступає в CPU, вже розділена по полях і не вимагає додаткового дешифрування. Архітектурі CISC доводиться мати справу із складнішими інструкціями неоднакової довжини. Виконання поодинокої CISC- інструкції може відбуватися швидше, проте обробляти декілька таких інструкцій паралельно складніше. Полегшення відладки програм на асемблері спричиняє за собою те, що захаращується вузлами мікропроцесорного блоку. Для підвищення швидкодії слід збільшити тактову частоту і міру інтеграції, що викликає необхідність вдосконалення технології і, як наслідок, дорожчого виробництва.

## Контрольні питання 

## Коротко охарактеризуйте набір команд RISC? 
#### Набори команд  RISC, як правило містить зменшені набори команд,  менше 100 інструкцій і використовують фіксований формат інструкцій (32 біта). Він використовує кілька простих режимів адресації. Використовуються інструкції на основі реєстру, що означає, що використовується механізм реєстрації для реєстрації.  LOAD / STORE - єдині незалежні інструкції для доступу до пам'яті.
#### Комплекс команд набору команд (CISC) набір інструкцій містить близько 120 до 350 інструкцій. Він використовує змінні формати інструкцій/даних, але невеликий набір регістрів загального призначення 8-24. Єдиний кеш використовується в традиційній архітектурі CISC, яка містить як дані, так і інструкції, і використовує загальний шлях. Велика кількість еталонних операцій пам'яті виконується за допомогою величезної кількості режимів адресації.

## Дайте порівняння цих наборів команд.
##### У RISC розмір набору команд невеликий, а в CISC величина набору команд велика. 
##### RISC використовує фіксований формат (32 біта) і в основному регіональні інструкції, тоді як CISC використовує діапазон змінних форматів від 16-64 біт на інструкцію. 
##### RISC використовує один годинник і обмежений режим адресації (тобто 3-5). З іншого боку, CISC використовує декілька  годин від 24 до 24 режимів адресації. 
##### Кількість регістрів загального призначення, які використовує RISC, коливається від 32-192. Навпаки, архітектура CISC використовує 8-24 GPR. 
##### Механізм 	реєстрації 	в 	регістр 	використовується 	в 	RISC 	з незалежними інструкціями LOAD і STORE.
##### відміну від цього, CISC використовує механізм пам'яті до пам'яті для виконання операцій, крім того, включені  інструкції LOAD і STORE. 
##### RISC має розділені дані та кеш керування інструкціями. На відміну від цього, CISC використовує уніфікований кеш для даних і інструкцій, хоча останні конструкції також використовують розділені кеші. 
##### Більшість елементів керування процесором в RISC є провідними без наявності пам'яті керування. І навпаки, CISC мікрокодується і використовує керуючу пам'ять (ROM), але сучасний CISC також використовує жорстке керування.
