41 2 0
38 1
25 99 377 206 281
11 309 347 336 249 0 1
8 89 507 138 458 1 0
8 85 636 134 587 1 1
8 85 716 134 667 0 1
22 89 457 214 433 0 \NUL
Address Select
22 85 586 133 562 0 \NUL
Clock
22 85 666 136 642 0 \NUL
Reset
14 259 377 308 328
20 279 457 338 438 0
IN.0
20 279 397 338 378 0
IN.3
20 279 417 338 398 0
IN.2
20 279 437 338 418 0
IN.1
20 279 497 338 478 0
AS1
20 238 621 297 602 0
CLK
20 237 701 296 682 0
RESET
11 629 347 656 249 0 1
14 579 377 628 328
19 499 387 558 368 0
DR.3
19 499 407 558 388 0
DR.2
19 499 427 558 408 0
DR.1
19 499 447 558 428 0
DR.0
22 535 236 696 212 0 \NUL
REGISTER OUTPUT
22 89 277 200 253 0 \NUL
WRITE INPUT
22 316 201 405 177 0 \NUL
Memory UI
8 385 640 434 591 1 0
20 520 625 579 606 0
WE
22 56 73 198 49 0 \NUL
Ramzey Ghanaim
22 56 96 167 72 0 \NUL
 April 26, 2015
22 55 120 174 96 0 \NUL
Lab 3: Memory
22 386 588 491 564 0 \NUL
Write Enable
1 310 343 305 352
1 310 331 203 367
1 310 325 203 361
1 310 319 203 355
1 310 313 203 349
1 280 387 203 349
1 203 355 280 407
1 280 427 203 361
1 280 447 203 367
1 135 482 280 487
1 239 611 131 611
1 131 691 238 691
1 630 343 625 352
1 630 313 555 377
1 555 397 630 319
1 555 417 630 325
1 555 437 630 331
1 431 615 521 615
38 2
24 250 200 299 128 1 1 1
15 230 130 279 81
19 170 160 229 141 0
IN.3
19 170 200 229 181 0
RESET
20 320 160 379 141 0
OUT0.3
19 170 180 229 161 0
B0_clk
24 250 320 299 248 1 1 1
15 230 250 279 201
19 170 280 229 261 0
IN.2
19 170 320 229 301 0
RESET
20 320 280 379 261 0
OUT0.2
19 170 300 229 281 0
B0_clk
24 250 440 299 368 1 1 1
15 230 370 279 321
19 170 400 229 381 0
IN.1
19 170 440 229 421 0
RESET
20 320 400 379 381 0
OUT0.1
19 170 420 229 401 0
B0_clk
24 250 560 299 488 1 1 1
15 230 490 279 441
19 170 520 229 501 0
IN.0
19 170 560 229 541 0
RESET
20 320 520 379 501 0
OUT0.0
19 170 540 229 521 0
B0_clk
22 224 80 326 56 0 \NUL
REGISTER 0
24 510 200 559 128 1 1 1
15 490 130 539 81
19 430 160 489 141 0
IN.3
19 430 200 489 181 0
RESET
20 580 160 639 141 0
OUT1.3
19 430 180 489 161 0
B1_clk
24 510 320 559 248 1 1 1
15 490 250 539 201
19 430 280 489 261 0
IN.2
19 430 320 489 301 0
RESET
20 580 280 639 261 0
OUT1.2
19 430 300 489 281 0
B1_clk
24 510 440 559 368 1 1 1
15 490 370 539 321
19 430 400 489 381 0
IN.1
19 430 440 489 421 0
RESET
20 580 400 639 381 0
OUT1.1
19 430 420 489 401 0
B1_clk
24 510 560 559 488 1 1 1
15 490 490 539 441
19 430 520 489 501 0
IN.0
19 430 560 489 541 0
RESET
20 580 520 639 501 0
OUT1.0
19 430 540 489 521 0
B1_clk
22 475 80 577 56 0 \NUL
REGISTER 1
22 353 36 453 12 0 \NUL
REGISTERS
7 325 150 374 101 0 1
7 324 269 373 220 0 1
7 323 389 372 340 0 1
7 326 509 375 460 0 1
7 583 149 632 100 0 1
7 584 269 633 220 0 1
7 583 389 632 340 0 1
7 583 509 632 460 0 1
22 902 85 1007 61 0 \NUL
Clock LOGIC
19 783 164 842 145 0
CLK
19 792 194 851 175 0
WE
20 1026 183 1085 164 0
B0_clk
19 775 302 834 283 0
CLK
19 777 327 836 308 0
WE
20 989 329 1048 310 0
B1_clk
3 941 205 990 156 1 0
3 884 342 933 293 1 0
19 795 228 854 209 0
AS1
5 867 242 916 193 0
19 784 362 843 343 0
AS1
22 1101 182 1261 158 0 \NUL
Clock for Register 0
22 1066 333 1226 309 0 \NUL
Clock for Register 1
1 264 196 226 190
1 226 150 251 148
1 276 105 264 130
1 296 148 321 150
1 226 170 251 166
1 264 316 226 310
1 226 270 251 268
1 276 225 264 250
1 296 268 321 270
1 226 290 251 286
1 264 436 226 430
1 226 390 251 388
1 276 345 264 370
1 296 388 321 390
1 226 410 251 406
1 264 556 226 550
1 226 510 251 508
1 276 465 264 490
1 296 508 321 510
1 226 530 251 526
1 524 196 486 190
1 486 150 511 148
1 536 105 524 130
1 556 148 581 150
1 486 170 511 166
1 524 316 486 310
1 486 270 511 268
1 536 225 524 250
1 556 268 581 270
1 486 290 511 286
1 524 436 486 430
1 486 390 511 388
1 536 345 524 370
1 556 388 581 390
1 486 410 511 406
1 524 556 486 550
1 486 510 511 508
1 536 465 524 490
1 556 508 581 510
1 486 530 511 526
1 296 148 326 125
1 296 268 325 244
1 296 388 324 364
1 296 508 327 484
1 556 148 584 124
1 556 268 585 244
1 556 388 584 364
1 556 508 584 484
1 839 154 942 166
1 848 184 942 180
1 851 218 868 217
1 913 217 942 194
1 987 180 1027 173
1 831 292 885 303
1 833 317 885 317
1 840 352 885 331
1 930 317 990 319
38 3
22 258 52 458 28 0 \NUL
OUTPUT MULTIPLEXION
22 59 106 847 82 0 \NUL
Each MUX is uesed for one bit. It chooses which register to read from, based off the Address Select
31 165 263 214 178 0 2
19 84 243 143 224 0
OUT0.0
19 82 218 141 199 0
OUT1.0
19 76 272 135 253 0
AS1
14 124 331 173 282
31 537 276 586 191 0 2
19 442 257 501 238 0
OUT0.1
19 438 231 497 212 0
OUT1.1
19 448 285 507 266 0
AS1
14 496 344 545 295
20 262 222 321 203 0
DR.0
20 667 238 726 219 0
DR.1
31 186 565 235 480 0 2
31 571 545 620 460 0 2
19 117 520 176 501 0
OUT1.2
19 118 543 177 524 0
OUT0.2
19 484 507 543 488 0
OUT1.3
19 481 531 540 512 0
OUT0.3
20 245 530 304 511 0
DR.2
20 656 507 715 488 0
DR.3
19 117 571 176 552 0
AS1
19 493 570 552 551 0
AS1
14 131 649 180 600
14 544 652 593 603
22 158 163 197 139 0 \NUL
Bit 0
22 552 172 591 148 0 \NUL
Bit 1
22 181 461 220 437 0 \NUL
Bit 2
22 545 438 584 414 0 \NUL
Bit 3
1 140 233 166 223
1 138 208 166 217
1 132 262 166 247
1 498 247 538 236
1 494 221 538 230
1 504 275 538 260
1 542 319 538 272
1 211 217 263 212
1 583 230 668 228
1 246 520 232 519
1 657 497 617 499
1 540 497 572 499
1 537 521 572 505
1 572 529 549 560
1 187 549 173 561
1 187 525 174 533
1 173 510 187 519
1 170 306 166 259
1 572 541 590 627
1 187 561 177 624
39 16777215
47 0
40 1 6 6
50 2000 2000
51 0 100
30
System
20
700
0
0
1
2
2
34
