module top_level(
	input wire clk,
    input wire clk_fpga,
	 input wire reset,
	 input reset_core,
    output wire [7:0] VGA_R,       // Salida color rojo (8 bits)
    output wire [7:0] VGA_G,       // Salida color verde (8 bits)
    output wire [7:0] VGA_B,       // Salida color azul (8 bits)
    output wire VGA_CLK,           // Reloj VGA
    output wire VGA_SYNC_N,        // Sincronizaci칩n VGA (siempre en bajo)
    output wire VGA_BLANK_N,       // Se침al de blanking
    output wire VGA_HS,            // Sincronizaci칩n horizontal
    output wire VGA_VS             // Sincronizaci칩n vertical
);

endmodule