TimeQuest Timing Analyzer report for Multiciclo
Tue Dec 11 12:57:04 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Multiciclo                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 73.51 MHz  ; 73.51 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -12.603 ; -2101.055     ;
; clk_rom ; -3.316  ; -204.301      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.529 ; 0.000         ;
; clk_rom ; 1.111 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.603 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.017     ; 13.622     ;
; -12.560 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.010      ; 13.606     ;
; -12.553 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.017     ; 13.572     ;
; -12.510 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.010      ; 13.556     ;
; -12.443 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 13.479     ;
; -12.411 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.023     ; 13.424     ;
; -12.408 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.435     ;
; -12.400 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.027      ; 13.463     ;
; -12.381 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.017     ; 13.400     ;
; -12.371 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.393     ;
; -12.371 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.393     ;
; -12.371 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.393     ;
; -12.371 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.393     ;
; -12.369 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.416     ;
; -12.368 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.004      ; 13.408     ;
; -12.367 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.404     ;
; -12.365 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 13.419     ;
; -12.363 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.392     ;
; -12.363 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.392     ;
; -12.363 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.392     ;
; -12.363 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.392     ;
; -12.344 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.021     ; 13.359     ;
; -12.338 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.010      ; 13.384     ;
; -12.336 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 13.363     ;
; -12.335 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.383     ;
; -12.335 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.383     ;
; -12.326 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.368     ;
; -12.326 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.368     ;
; -12.326 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.368     ;
; -12.326 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.368     ;
; -12.321 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.343     ;
; -12.321 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.343     ;
; -12.321 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.343     ;
; -12.321 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.343     ;
; -12.319 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.366     ;
; -12.317 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.354     ;
; -12.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.342     ;
; -12.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 13.342     ;
; -12.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.342     ;
; -12.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 13.342     ;
; -12.308 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.007      ; 13.351     ;
; -12.308 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 13.351     ;
; -12.301 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 13.343     ;
; -12.293 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 13.347     ;
; -12.285 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.333     ;
; -12.285 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.012      ; 13.333     ;
; -12.276 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.318     ;
; -12.276 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.318     ;
; -12.276 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.318     ;
; -12.276 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.006      ; 13.318     ;
; -12.267 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.287     ;
; -12.258 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.303     ;
; -12.258 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.303     ;
; -12.258 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.303     ;
; -12.258 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.007      ; 13.301     ;
; -12.258 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 13.301     ;
; -12.246 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.266     ;
; -12.224 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.271     ;
; -12.211 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.250     ;
; -12.211 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.250     ;
; -12.211 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.250     ;
; -12.211 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.003      ; 13.250     ;
; -12.209 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.028      ; 13.273     ;
; -12.208 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.253     ;
; -12.208 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.253     ;
; -12.208 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.009      ; 13.253     ;
; -12.207 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.018      ; 13.261     ;
; -12.203 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.011      ; 13.250     ;
; -12.203 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.010      ; 13.249     ;
; -12.203 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.010      ; 13.249     ;
; -12.203 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.010      ; 13.249     ;
; -12.203 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.010      ; 13.249     ;
; -12.179 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.195     ;
; -12.179 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.195     ;
; -12.179 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.195     ;
; -12.179 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.195     ;
; -12.177 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.005      ; 13.218     ;
; -12.176 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 13.206     ;
; -12.176 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 13.206     ;
; -12.176 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 13.206     ;
; -12.176 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 13.206     ;
; -12.175 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.029      ; 13.240     ;
; -12.175 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.029      ; 13.240     ;
; -12.175 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.005     ; 13.206     ;
; -12.174 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.019      ; 13.229     ;
; -12.172 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.009      ; 13.217     ;
; -12.171 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.013     ; 13.194     ;
; -12.171 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.013     ; 13.194     ;
; -12.171 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.013     ; 13.194     ;
; -12.171 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.013     ; 13.194     ;
; -12.168 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.205     ;
; -12.168 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 13.205     ;
; -12.168 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.205     ;
; -12.168 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 13.205     ;
; -12.166 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.023      ; 13.225     ;
; -12.166 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.023      ; 13.225     ;
; -12.166 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.023      ; 13.225     ;
; -12.166 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.023      ; 13.225     ;
; -12.165 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 13.185     ;
; -12.149 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.171     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.316 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.340      ;
; -3.279 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.303      ;
; -3.213 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.232      ;
; -3.189 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.201      ;
; -3.181 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.205      ;
; -3.176 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.195      ;
; -3.151 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.179      ;
; -3.140 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.168      ;
; -3.137 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.165      ;
; -3.124 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.152      ;
; -3.114 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.142      ;
; -3.103 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.131      ;
; -3.100 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.128      ;
; -3.087 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.115      ;
; -3.079 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.102      ;
; -3.078 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.101      ;
; -3.078 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.097      ;
; -3.067 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.090      ;
; -3.064 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.087      ;
; -3.060 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.077      ;
; -3.055 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.071      ;
; -3.054 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.070      ;
; -3.050 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.074      ;
; -3.043 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.059      ;
; -3.042 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.065      ;
; -3.041 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.064      ;
; -3.040 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.056      ;
; -3.030 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.053      ;
; -3.027 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.050      ;
; -3.027 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.050      ;
; -3.016 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.044      ;
; -3.005 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.033      ;
; -3.003 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 4.019      ;
; -3.002 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.030      ;
; -2.997 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.020      ;
; -2.993 ; regbuf:rgB|sr_out[5]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.007      ;
; -2.990 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.013      ;
; -2.989 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.017      ;
; -2.969 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.992      ;
; -2.964 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.987      ;
; -2.960 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.983      ;
; -2.955 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.978      ;
; -2.952 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.975      ;
; -2.950 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.973      ;
; -2.947 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 3.966      ;
; -2.944 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.967      ;
; -2.943 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.966      ;
; -2.936 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.960      ;
; -2.934 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.957      ;
; -2.932 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.955      ;
; -2.932 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.955      ;
; -2.929 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.952      ;
; -2.927 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.950      ;
; -2.918 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.941      ;
; -2.915 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.938      ;
; -2.913 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.936      ;
; -2.901 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 3.922      ;
; -2.899 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.923      ;
; -2.897 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.920      ;
; -2.892 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.915      ;
; -2.890 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 3.911      ;
; -2.887 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 3.908      ;
; -2.885 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.913      ;
; -2.874 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.902      ;
; -2.874 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 3.895      ;
; -2.871 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.899      ;
; -2.866 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.890      ;
; -2.862 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.885      ;
; -2.858 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.886      ;
; -2.843 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.866      ;
; -2.834 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.857      ;
; -2.829 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.852      ;
; -2.821 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.849      ;
; -2.820 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.843      ;
; -2.819 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.842      ;
; -2.819 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 3.835      ;
; -2.818 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.846      ;
; -2.817 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.840      ;
; -2.816 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.840      ;
; -2.815 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.843      ;
; -2.815 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.838      ;
; -2.814 ; regbuf:regULA|sr_out[8]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 3.828      ;
; -2.813 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.836      ;
; -2.812 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.835      ;
; -2.810 ; regbuf:rgB|sr_out[13]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 3.835      ;
; -2.807 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.835      ;
; -2.807 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.835      ;
; -2.806 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.829      ;
; -2.804 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.828      ;
; -2.802 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.830      ;
; -2.801 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.824      ;
; -2.801 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.825      ;
; -2.799 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.827      ;
; -2.799 ; reg:ir|sr_out[31]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.822      ;
; -2.798 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.826      ;
; -2.798 ; reg:ir|sr_out[27]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.821      ;
; -2.797 ; reg:ir|sr_out[28]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.825      ;
; -2.795 ; reg:pc|sr_out[9]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.823      ;
; -2.795 ; reg:ir|sr_out[29]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 3.812      ;
; -2.784 ; reg:ir|sr_out[30]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.812      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.541 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.661 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.673 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.679 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.695 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.961      ;
; 0.707 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.730 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.996      ;
; 0.743 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.010      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.849 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.117      ;
; 0.995 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.259      ;
; 1.023 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 1.277      ;
; 1.023 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.055 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.321      ;
; 1.061 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 1.172 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.435      ;
; 1.180 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.024     ; 1.422      ;
; 1.207 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.219 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.227 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.235 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.239 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.004      ; 1.509      ;
; 1.259 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.530      ;
; 1.259 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.522      ;
; 1.270 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.535      ;
; 1.271 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.287 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.008      ; 1.561      ;
; 1.290 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.008      ; 1.564      ;
; 1.297 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.566      ;
; 1.309 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.563      ;
; 1.333 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.367 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.028     ; 1.605      ;
; 1.373 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 1.649      ;
; 1.390 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.647      ;
; 1.410 ; reg:ir|sr_out[11]                         ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.660      ;
; 1.428 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.700      ;
; 1.429 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.439 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.017     ; 1.688      ;
; 1.443 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.710      ;
; 1.483 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.749      ;
; 1.500 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.765      ;
; 1.523 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.799      ;
; 1.540 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.809      ;
; 1.540 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.809      ;
; 1.556 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.862      ;
; 1.557 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.823      ;
; 1.562 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 1.824      ;
; 1.574 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.843      ;
; 1.576 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.848      ;
; 1.589 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.024     ; 1.831      ;
; 1.593 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.884      ;
; 1.599 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.007     ; 1.858      ;
; 1.602 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.874      ;
; 1.608 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.880      ;
; 1.608 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.880      ;
; 1.618 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.870      ;
; 1.618 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.870      ;
; 1.620 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.872      ;
; 1.622 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.026     ; 1.862      ;
; 1.623 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.875      ;
; 1.624 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.908      ;
; 1.629 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.907      ;
; 1.632 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.020      ; 1.918      ;
; 1.653 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.936      ;
; 1.673 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.007      ; 1.946      ;
; 1.673 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.007      ; 1.946      ;
; 1.700 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.018     ; 1.948      ;
; 1.700 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.960      ;
; 1.729 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.997      ;
; 1.755 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 2.018      ;
; 1.764 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 2.039      ;
; 1.766 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 2.041      ;
; 1.768 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.017     ; 2.017      ;
; 1.771 ; regbuf:rgA|sr_out[6]                      ; regbuf:regULA|sr_out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.772 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 2.029      ;
; 1.782 ; regbuf:rgA|sr_out[5]                      ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.785 ; regbuf:rgA|sr_out[5]                      ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.051      ;
; 1.808 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 2.072      ;
; 1.813 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 2.067      ;
; 1.814 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 2.073      ;
; 1.816 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 2.089      ;
; 1.819 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 2.084      ;
; 1.846 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.159      ;
; 1.850 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.008      ; 2.124      ;
; 1.852 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.008      ; 2.126      ;
; 1.864 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.869 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 2.144      ;
; 1.871 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.056      ; 2.161      ;
; 1.883 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 2.147      ;
; 1.885 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.050      ; 2.169      ;
; 1.894 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.056      ; 2.184      ;
; 1.895 ; reg:ir|sr_out[14]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.019     ; 2.142      ;
; 1.896 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; -0.024     ; 2.138      ;
; 1.921 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.050      ; 2.205      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.111 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.405      ;
; 1.349 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.642      ;
; 1.448 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.747      ;
; 1.496 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.785      ;
; 1.587 ; regbuf:rgB|sr_out[4]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.879      ;
; 1.662 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.955      ;
; 1.664 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.957      ;
; 1.671 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.964      ;
; 1.671 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.964      ;
; 1.682 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.975      ;
; 1.683 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.976      ;
; 1.689 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.982      ;
; 1.744 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.038      ;
; 1.857 ; regbuf:rgB|sr_out[0]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.152      ;
; 1.860 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.154      ;
; 1.865 ; regbuf:rgB|sr_out[0]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.165      ;
; 2.001 ; regbuf:rgB|sr_out[0]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.296      ;
; 2.049 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.342      ;
; 2.051 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.344      ;
; 2.062 ; regbuf:rgB|sr_out[16]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.347      ;
; 2.074 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.367      ;
; 2.098 ; regbuf:regULA|sr_out[6]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.380      ;
; 2.127 ; regbuf:rgB|sr_out[7]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.414      ;
; 2.135 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.433      ;
; 2.169 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.462      ;
; 2.249 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.548      ;
; 2.259 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.557      ;
; 2.283 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.577      ;
; 2.313 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.606      ;
; 2.321 ; regbuf:rgB|sr_out[12]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.605      ;
; 2.326 ; regbuf:rgB|sr_out[8]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.620      ;
; 2.333 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.631      ;
; 2.334 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.632      ;
; 2.338 ; reg:pc|sr_out[6]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.621      ;
; 2.352 ; regbuf:rgB|sr_out[1]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.636      ;
; 2.352 ; regbuf:regULA|sr_out[7]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.640      ;
; 2.358 ; regbuf:rgB|sr_out[14]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.652      ;
; 2.365 ; regbuf:rgB|sr_out[13]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.664      ;
; 2.377 ; regbuf:rgB|sr_out[6]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.666      ;
; 2.384 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.668      ;
; 2.391 ; regbuf:rgB|sr_out[29]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.661      ;
; 2.409 ; regbuf:regULA|sr_out[6]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.686      ;
; 2.421 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.714      ;
; 2.422 ; regbuf:regULA|sr_out[2]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.699      ;
; 2.425 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.718      ;
; 2.429 ; regbuf:rgB|sr_out[27]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.707      ;
; 2.439 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.733      ;
; 2.449 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.737      ;
; 2.451 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.744      ;
; 2.452 ; regbuf:rgB|sr_out[24]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.730      ;
; 2.458 ; regbuf:regULA|sr_out[4]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.745      ;
; 2.472 ; regbuf:regULA|sr_out[2]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.754      ;
; 2.476 ; regbuf:rgB|sr_out[4]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.768      ;
; 2.482 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.775      ;
; 2.485 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.773      ;
; 2.488 ; regbuf:rgB|sr_out[1]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.777      ;
; 2.490 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.789      ;
; 2.491 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.784      ;
; 2.493 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.791      ;
; 2.506 ; regbuf:regULA|sr_out[2]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.783      ;
; 2.517 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.815      ;
; 2.523 ; regbuf:rgB|sr_out[28]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.793      ;
; 2.524 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.823      ;
; 2.536 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.830      ;
; 2.561 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.854      ;
; 2.568 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.867      ;
; 2.572 ; regbuf:rgB|sr_out[3]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.851      ;
; 2.582 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.871      ;
; 2.585 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.883      ;
; 2.585 ; regbuf:rgB|sr_out[1]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.874      ;
; 2.586 ; regbuf:rgB|sr_out[5]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.869      ;
; 2.594 ; regbuf:rgB|sr_out[7]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.876      ;
; 2.596 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.894      ;
; 2.598 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.891      ;
; 2.598 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.897      ;
; 2.601 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.894      ;
; 2.604 ; regbuf:rgB|sr_out[6]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.893      ;
; 2.605 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.903      ;
; 2.609 ; regbuf:rgB|sr_out[6]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.903      ;
; 2.610 ; reg:pc|sr_out[2]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.890      ;
; 2.612 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.905      ;
; 2.613 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.906      ;
; 2.616 ; reg:pc|sr_out[9]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.908      ;
; 2.618 ; regbuf:rgB|sr_out[7]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.905      ;
; 2.619 ; mips_control:ctr_mips|pstate.writemem_st                                                                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.913      ;
; 2.625 ; reg:ir|sr_out[26]                                                                                           ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.917      ;
; 2.627 ; reg:ir|sr_out[26]                                                                                           ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.919      ;
; 2.631 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.915      ;
; 2.631 ; regbuf:rgB|sr_out[14]                                                                                       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.920      ;
; 2.633 ; regbuf:rgB|sr_out[5]                                                                                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.911      ;
; 2.633 ; regbuf:regULA|sr_out[3]                                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.921      ;
; 2.636 ; reg:ir|sr_out[26]                                                                                           ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.933      ;
; 2.643 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.941      ;
; 2.644 ; reg:pc|sr_out[2]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.919      ;
; 2.645 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.938      ;
; 2.645 ; mips_control:ctr_mips|pstate.readmem_st                                                                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.938      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.935 ; 2.935 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.217 ; 0.217 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.566 ; 21.566 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.817 ; 18.817 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 20.015 ; 20.015 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.039 ; 20.039 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.755 ; 18.755 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.040 ; 19.040 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.347 ; 17.347 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.143 ; 20.143 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.086 ; 18.086 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.664 ; 19.664 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.134 ; 19.134 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.566 ; 21.566 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.187 ; 18.187 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.855 ; 19.855 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.384 ; 18.384 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.458 ; 18.458 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.077 ; 18.077 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.687 ; 18.687 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.845 ; 18.845 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.423 ; 18.423 ; Rise       ; clk             ;
;  data[19] ; clk        ; 19.674 ; 19.674 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.337 ; 19.337 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.027 ; 19.027 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.584 ; 20.584 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.447 ; 19.447 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.389 ; 20.389 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.321 ; 19.321 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.447 ; 20.447 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.513 ; 19.513 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.577 ; 20.577 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.171 ; 18.171 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.482 ; 19.482 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.550 ; 17.550 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.042 ; 14.042 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.660 ; 12.660 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.718 ; 13.718 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.940 ; 13.940 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.498 ; 12.498 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.021 ; 13.021 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.612 ; 13.612 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.670 ; 13.670 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.810 ; 12.810 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.990 ; 12.990 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.524 ; 12.524 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.462 ; 13.462 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.183 ; 13.183 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.167 ; 13.167 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.941 ; 12.941 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.494 ; 12.494 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.618 ; 13.618 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.840 ; 13.840 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.248 ; 13.248 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.914 ; 13.914 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.098 ; 13.098 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.960 ; 13.960 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.152 ; 13.152 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.163 ; 13.163 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.864 ; 12.864 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 14.042 ; 14.042 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.051 ; 12.051 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.936 ; 13.936 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.181 ; 13.181 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.786 ; 12.786 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.041 ; 13.041 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.802 ; 12.802 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.627  ; 9.627  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.069 ; 10.069 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.501 ; 10.501 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.598  ; 9.598  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.811  ; 9.811  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.041 ; 10.041 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 10.777 ; 10.777 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.275 ; 10.275 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 10.347 ; 10.347 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.631 ; 10.631 ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.791  ; 9.791  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.801  ; 9.801  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.217 ; 10.217 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.433  ; 9.433  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.547  ; 9.547  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.480  ; 8.480  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.569  ; 9.569  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.465  ; 9.465  ; Rise       ; clk             ;
;  data[19] ; clk        ; 10.622 ; 10.622 ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  data[21] ; clk        ; 10.755 ; 10.755 ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.233  ; 9.233  ; Rise       ; clk             ;
;  data[23] ; clk        ; 11.477 ; 11.477 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.838  ; 9.838  ; Rise       ; clk             ;
;  data[25] ; clk        ; 10.259 ; 10.259 ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.994  ; 9.994  ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.181 ; 10.181 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.931  ; 9.931  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.705  ; 9.705  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 12.051 ; 12.051 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.660 ; 12.660 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.718 ; 13.718 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.940 ; 13.940 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.498 ; 12.498 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.021 ; 13.021 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.612 ; 13.612 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.670 ; 13.670 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.810 ; 12.810 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.990 ; 12.990 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.524 ; 12.524 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.462 ; 13.462 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.183 ; 13.183 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.167 ; 13.167 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.941 ; 12.941 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.494 ; 12.494 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.618 ; 13.618 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.840 ; 13.840 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.248 ; 13.248 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.914 ; 13.914 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.098 ; 13.098 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.960 ; 13.960 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.152 ; 13.152 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.163 ; 13.163 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.864 ; 12.864 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 14.042 ; 14.042 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.051 ; 12.051 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.936 ; 13.936 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.181 ; 13.181 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.786 ; 12.786 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.041 ; 13.041 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.802 ; 12.802 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.191  ; 8.191  ; 8.191  ; 8.191  ;
; debug[0]   ; data[1]     ; 9.697  ; 9.697  ; 9.697  ; 9.697  ;
; debug[0]   ; data[2]     ; 9.800  ; 9.800  ; 9.800  ; 9.800  ;
; debug[0]   ; data[3]     ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; debug[0]   ; data[4]     ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; debug[0]   ; data[5]     ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; debug[0]   ; data[6]     ; 10.897 ; 10.897 ; 10.897 ; 10.897 ;
; debug[0]   ; data[7]     ; 9.722  ; 9.722  ; 9.722  ; 9.722  ;
; debug[0]   ; data[8]     ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; debug[0]   ; data[9]     ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; debug[0]   ; data[10]    ; 10.147 ; 10.147 ; 10.147 ; 10.147 ;
; debug[0]   ; data[11]    ; 8.416  ; 8.416  ; 8.416  ; 8.416  ;
; debug[0]   ; data[12]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; debug[0]   ; data[13]    ; 7.975  ; 7.975  ; 7.975  ; 7.975  ;
; debug[0]   ; data[14]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; debug[0]   ; data[15]    ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; debug[0]   ; data[16]    ; 8.297  ; 8.297  ; 8.297  ; 8.297  ;
; debug[0]   ; data[17]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; debug[0]   ; data[18]    ; 8.678  ; 8.678  ; 8.678  ; 8.678  ;
; debug[0]   ; data[19]    ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; debug[0]   ; data[20]    ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; debug[0]   ; data[21]    ; 9.760  ; 9.760  ; 9.760  ; 9.760  ;
; debug[0]   ; data[22]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; debug[0]   ; data[23]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; debug[0]   ; data[24]    ; 10.530 ; 10.530 ; 10.530 ; 10.530 ;
; debug[0]   ; data[25]    ; 9.724  ; 9.724  ; 9.724  ; 9.724  ;
; debug[0]   ; data[26]    ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; debug[0]   ; data[27]    ; 8.187  ; 8.187  ; 8.187  ; 8.187  ;
; debug[0]   ; data[28]    ; 10.001 ; 10.001 ; 10.001 ; 10.001 ;
; debug[0]   ; data[29]    ; 9.352  ; 9.352  ; 9.352  ; 9.352  ;
; debug[0]   ; data[30]    ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[0]   ; data[31]    ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; debug[1]   ; data[0]     ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; debug[1]   ; data[1]     ; 9.932  ; 9.932  ; 9.932  ; 9.932  ;
; debug[1]   ; data[2]     ; 8.962  ; 8.962  ; 8.962  ; 8.962  ;
; debug[1]   ; data[3]     ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; debug[1]   ; data[4]     ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; debug[1]   ; data[5]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; debug[1]   ; data[6]     ; 11.117 ; 11.117 ; 11.117 ; 11.117 ;
; debug[1]   ; data[7]     ; 11.192 ; 11.192 ; 11.192 ; 11.192 ;
; debug[1]   ; data[8]     ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; debug[1]   ; data[9]     ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; debug[1]   ; data[10]    ; 11.622 ; 11.622 ; 11.622 ; 11.622 ;
; debug[1]   ; data[11]    ; 8.656  ; 8.656  ; 8.656  ; 8.656  ;
; debug[1]   ; data[12]    ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
; debug[1]   ; data[13]    ; 9.083  ; 9.083  ; 9.083  ; 9.083  ;
; debug[1]   ; data[14]    ; 8.928  ; 8.928  ; 8.928  ; 8.928  ;
; debug[1]   ; data[15]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; debug[1]   ; data[16]    ; 8.243  ; 8.243  ; 8.243  ; 8.243  ;
; debug[1]   ; data[17]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; debug[1]   ; data[18]    ; 8.824  ; 8.824  ; 8.824  ; 8.824  ;
; debug[1]   ; data[19]    ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; debug[1]   ; data[20]    ; 9.982  ; 9.982  ; 9.982  ; 9.982  ;
; debug[1]   ; data[21]    ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; debug[1]   ; data[22]    ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; debug[1]   ; data[23]    ; 10.746 ; 10.746 ; 10.746 ; 10.746 ;
; debug[1]   ; data[24]    ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
; debug[1]   ; data[25]    ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; debug[1]   ; data[26]    ; 9.258  ; 9.258  ; 9.258  ; 9.258  ;
; debug[1]   ; data[27]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; debug[1]   ; data[28]    ; 9.878  ; 9.878  ; 9.878  ; 9.878  ;
; debug[1]   ; data[29]    ; 9.219  ; 9.219  ; 9.219  ; 9.219  ;
; debug[1]   ; data[30]    ; 9.153  ; 9.153  ; 9.153  ; 9.153  ;
; debug[1]   ; data[31]    ; 9.045  ; 9.045  ; 9.045  ; 9.045  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.191  ; 8.191  ; 8.191  ; 8.191  ;
; debug[0]   ; data[1]     ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; debug[0]   ; data[2]     ; 9.800  ; 9.800  ; 9.800  ; 9.800  ;
; debug[0]   ; data[3]     ; 8.769  ; 8.769  ; 8.769  ; 8.769  ;
; debug[0]   ; data[4]     ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; debug[0]   ; data[5]     ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; debug[0]   ; data[6]     ; 10.897 ; 10.897 ; 10.897 ; 10.897 ;
; debug[0]   ; data[7]     ; 8.021  ; 8.021  ; 8.021  ; 8.021  ;
; debug[0]   ; data[8]     ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; debug[0]   ; data[9]     ; 8.267  ; 8.267  ; 8.267  ; 8.267  ;
; debug[0]   ; data[10]    ; 10.147 ; 10.147 ; 10.147 ; 10.147 ;
; debug[0]   ; data[11]    ; 8.055  ; 8.055  ; 8.055  ; 8.055  ;
; debug[0]   ; data[12]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; debug[0]   ; data[13]    ; 7.578  ; 7.578  ; 7.578  ; 7.578  ;
; debug[0]   ; data[14]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; debug[0]   ; data[15]    ; 8.043  ; 8.043  ; 8.043  ; 8.043  ;
; debug[0]   ; data[16]    ; 8.297  ; 8.297  ; 8.297  ; 8.297  ;
; debug[0]   ; data[17]    ; 8.669  ; 8.669  ; 8.669  ; 8.669  ;
; debug[0]   ; data[18]    ; 8.678  ; 8.678  ; 8.678  ; 8.678  ;
; debug[0]   ; data[19]    ; 9.282  ; 9.282  ; 9.282  ; 9.282  ;
; debug[0]   ; data[20]    ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; debug[0]   ; data[21]    ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; debug[0]   ; data[22]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; debug[0]   ; data[23]    ; 7.794  ; 7.794  ; 7.794  ; 7.794  ;
; debug[0]   ; data[24]    ; 10.530 ; 10.530 ; 10.530 ; 10.530 ;
; debug[0]   ; data[25]    ; 8.080  ; 8.080  ; 8.080  ; 8.080  ;
; debug[0]   ; data[26]    ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; debug[0]   ; data[27]    ; 7.802  ; 7.802  ; 7.802  ; 7.802  ;
; debug[0]   ; data[28]    ; 10.001 ; 10.001 ; 10.001 ; 10.001 ;
; debug[0]   ; data[29]    ; 7.449  ; 7.449  ; 7.449  ; 7.449  ;
; debug[0]   ; data[30]    ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[0]   ; data[31]    ; 8.180  ; 8.180  ; 8.180  ; 8.180  ;
; debug[1]   ; data[0]     ; 7.546  ; 7.546  ; 7.546  ; 7.546  ;
; debug[1]   ; data[1]     ; 9.932  ; 9.932  ; 9.932  ; 9.932  ;
; debug[1]   ; data[2]     ; 7.956  ; 7.956  ; 7.956  ; 7.956  ;
; debug[1]   ; data[3]     ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; debug[1]   ; data[4]     ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; debug[1]   ; data[5]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; debug[1]   ; data[6]     ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; debug[1]   ; data[7]     ; 11.192 ; 11.192 ; 11.192 ; 11.192 ;
; debug[1]   ; data[8]     ; 9.118  ; 9.118  ; 9.118  ; 9.118  ;
; debug[1]   ; data[9]     ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; debug[1]   ; data[10]    ; 9.114  ; 9.114  ; 9.114  ; 9.114  ;
; debug[1]   ; data[11]    ; 8.656  ; 8.656  ; 8.656  ; 8.656  ;
; debug[1]   ; data[12]    ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; debug[1]   ; data[13]    ; 9.083  ; 9.083  ; 9.083  ; 9.083  ;
; debug[1]   ; data[14]    ; 8.397  ; 8.397  ; 8.397  ; 8.397  ;
; debug[1]   ; data[15]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; debug[1]   ; data[16]    ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; debug[1]   ; data[17]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; debug[1]   ; data[18]    ; 8.426  ; 8.426  ; 8.426  ; 8.426  ;
; debug[1]   ; data[19]    ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; debug[1]   ; data[20]    ; 8.568  ; 8.568  ; 8.568  ; 8.568  ;
; debug[1]   ; data[21]    ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; debug[1]   ; data[22]    ; 8.429  ; 8.429  ; 8.429  ; 8.429  ;
; debug[1]   ; data[23]    ; 10.746 ; 10.746 ; 10.746 ; 10.746 ;
; debug[1]   ; data[24]    ; 8.683  ; 8.683  ; 8.683  ; 8.683  ;
; debug[1]   ; data[25]    ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; debug[1]   ; data[26]    ; 8.696  ; 8.696  ; 8.696  ; 8.696  ;
; debug[1]   ; data[27]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; debug[1]   ; data[28]    ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; debug[1]   ; data[29]    ; 9.219  ; 9.219  ; 9.219  ; 9.219  ;
; debug[1]   ; data[30]    ; 8.348  ; 8.348  ; 8.348  ; 8.348  ;
; debug[1]   ; data[31]    ; 9.045  ; 9.045  ; 9.045  ; 9.045  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.184 ; -873.452      ;
; clk_rom ; -1.460 ; -81.621       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.243 ; 0.000         ;
; clk_rom ; 0.488 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.184 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.201      ;
; -5.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.182      ;
; -5.142 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.181      ;
; -5.123 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.162      ;
; -5.122 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 6.135      ;
; -5.082 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.100      ;
; -5.082 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.100      ;
; -5.082 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.100      ;
; -5.082 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.100      ;
; -5.080 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.115      ;
; -5.074 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.098      ;
; -5.074 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.098      ;
; -5.074 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.098      ;
; -5.074 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.098      ;
; -5.073 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.113      ;
; -5.069 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.099      ;
; -5.063 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.081      ;
; -5.063 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.081      ;
; -5.063 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.081      ;
; -5.063 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.081      ;
; -5.060 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.078      ;
; -5.057 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.097      ;
; -5.057 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.097      ;
; -5.056 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.073      ;
; -5.055 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.079      ;
; -5.055 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.079      ;
; -5.055 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.079      ;
; -5.055 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.079      ;
; -5.054 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.094      ;
; -5.052 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.077      ;
; -5.051 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.069      ;
; -5.050 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.080      ;
; -5.042 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.067      ;
; -5.041 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.078      ;
; -5.041 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.078      ;
; -5.038 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.078      ;
; -5.038 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.078      ;
; -5.027 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 6.040      ;
; -5.022 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.059      ;
; -5.022 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.059      ;
; -5.021 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.059      ;
; -5.021 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.059      ;
; -5.021 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.059      ;
; -5.020 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.034      ;
; -5.020 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.034      ;
; -5.020 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.034      ;
; -5.020 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.034      ;
; -5.019 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.055      ;
; -5.019 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.055      ;
; -5.019 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.055      ;
; -5.019 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.055      ;
; -5.018 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.058      ;
; -5.014 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.053      ;
; -5.012 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.032      ;
; -5.012 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.032      ;
; -5.012 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.032      ;
; -5.012 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.032      ;
; -5.011 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.047      ;
; -5.010 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.015      ; 6.057      ;
; -5.009 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.008      ; 6.049      ;
; -5.007 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.033      ;
; -5.002 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.040      ;
; -5.002 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.040      ;
; -5.002 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.040      ;
; -5.000 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.036      ;
; -5.000 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.036      ;
; -5.000 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.036      ;
; -5.000 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.036      ;
; -5.000 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.015      ; 6.047      ;
; -4.995 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.031      ;
; -4.995 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.031      ;
; -4.991 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.019     ; 6.004      ;
; -4.985 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.020      ;
; -4.979 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.012      ;
; -4.979 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.012      ;
; -4.959 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.002      ; 5.993      ;
; -4.959 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.002      ; 5.993      ;
; -4.959 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.002      ; 5.993      ;
; -4.958 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.013     ; 5.977      ;
; -4.958 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.013     ; 5.977      ;
; -4.958 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.013     ; 5.977      ;
; -4.958 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.013     ; 5.977      ;
; -4.957 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.989      ;
; -4.957 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.989      ;
; -4.957 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.989      ;
; -4.957 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.989      ;
; -4.956 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 5.974      ;
; -4.954 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.972      ;
; -4.954 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.972      ;
; -4.954 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.972      ;
; -4.954 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 5.972      ;
; -4.950 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.976      ;
; -4.950 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.976      ;
; -4.950 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.976      ;
; -4.950 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.976      ;
; -4.950 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 5.975      ;
; -4.950 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 5.975      ;
; -4.950 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 5.975      ;
; -4.950 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 5.975      ;
; -4.949 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.013     ; 5.968      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -0.952 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.013      ;
; -0.942 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 2.003      ;
; -0.902 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 1.951      ;
; -0.892 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.953      ;
; -0.876 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 1.932      ;
; -0.866 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 1.922      ;
; -0.856 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.910      ;
; -0.851 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.915      ;
; -0.844 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.908      ;
; -0.842 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.906      ;
; -0.841 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.905      ;
; -0.835 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.899      ;
; -0.834 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.898      ;
; -0.832 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.896      ;
; -0.825 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.889      ;
; -0.820 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 1.872      ;
; -0.819 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 1.871      ;
; -0.817 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.878      ;
; -0.816 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 1.868      ;
; -0.816 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 1.872      ;
; -0.813 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 1.865      ;
; -0.798 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.857      ;
; -0.797 ; regbuf:rgB|sr_out[5]                                                                                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 1.849      ;
; -0.795 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.854      ;
; -0.794 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.855      ;
; -0.792 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 1.844      ;
; -0.792 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.851      ;
; -0.791 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.855      ;
; -0.791 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.850      ;
; -0.790 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.849      ;
; -0.788 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.847      ;
; -0.786 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 1.843      ;
; -0.785 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.844      ;
; -0.784 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.848      ;
; -0.784 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.845      ;
; -0.782 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.846      ;
; -0.782 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.841      ;
; -0.781 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.840      ;
; -0.780 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.839      ;
; -0.779 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 1.836      ;
; -0.777 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 1.834      ;
; -0.775 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.834      ;
; -0.775 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.839      ;
; -0.774 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.828      ;
; -0.772 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.831      ;
; -0.770 ; reg:ir|sr_out[29]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 1.827      ;
; -0.766 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.825      ;
; -0.766 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.825      ;
; -0.766 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.825      ;
; -0.765 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.824      ;
; -0.764 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.823      ;
; -0.762 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.821      ;
; -0.756 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.815      ;
; -0.756 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.815      ;
; -0.756 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.815      ;
; -0.754 ; reg:ir|sr_out[28]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.813      ;
; -0.754 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.813      ;
; -0.752 ; regbuf:regULA|sr_out[8]                                                                                      ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.803      ;
; -0.744 ; reg:ir|sr_out[30]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.803      ;
; -0.741 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 1.797      ;
; -0.738 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.797      ;
; -0.735 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.794      ;
; -0.734 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 1.795      ;
; -0.732 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.791      ;
; -0.731 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.790      ;
; -0.730 ; reg:ir|sr_out[31]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.789      ;
; -0.728 ; reg:pc|sr_out[9]                                                                                             ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 1.793      ;
; -0.716 ; reg:ir|sr_out[27]                                                                                            ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 1.780      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.253 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.291 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.293 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.445      ;
; 0.295 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.304 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.304 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.326 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.336 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.494      ;
; 0.350 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.359 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.381 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.388 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.448 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.599      ;
; 0.463 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.480 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.620      ;
; 0.488 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.640      ;
; 0.490 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.642      ;
; 0.523 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.673      ;
; 0.539 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.552 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.022     ; 0.682      ;
; 0.554 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.712      ;
; 0.567 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 0.722      ;
; 0.574 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.725      ;
; 0.574 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.724      ;
; 0.578 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.586 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.742      ;
; 0.594 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.748      ;
; 0.596 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.008      ; 0.756      ;
; 0.597 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.739      ;
; 0.600 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.008      ; 0.760      ;
; 0.605 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.757      ;
; 0.647 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.803      ;
; 0.649 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.809      ;
; 0.652 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.026     ; 0.778      ;
; 0.662 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.799      ;
; 0.667 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.877      ;
; 0.669 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.811      ;
; 0.675 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.872      ;
; 0.678 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.829      ;
; 0.681 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.684 ; reg:ir|sr_out[11]                         ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.016     ; 0.820      ;
; 0.685 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.011      ; 0.848      ;
; 0.689 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.842      ;
; 0.697 ; regbuf:regULA|sr_out[22]                  ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.851      ;
; 0.703 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.894      ;
; 0.704 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.858      ;
; 0.704 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 0.852      ;
; 0.707 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.860      ;
; 0.715 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.869      ;
; 0.721 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                ; clk          ; clk         ; 0.000        ; 0.011      ; 0.884      ;
; 0.725 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.881      ;
; 0.725 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.881      ;
; 0.726 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.873      ;
; 0.729 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.885      ;
; 0.731 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 0.887      ;
; 0.734 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.052      ; 0.924      ;
; 0.740 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.019      ; 0.911      ;
; 0.742 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 0.880      ;
; 0.743 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 0.881      ;
; 0.745 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 0.883      ;
; 0.748 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 0.886      ;
; 0.754 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.022     ; 0.884      ;
; 0.761 ; regbuf:rgA|sr_out[6]                      ; regbuf:regULA|sr_out[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.764 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; -0.024     ; 0.892      ;
; 0.766 ; regbuf:rgA|sr_out[5]                      ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; regbuf:rgA|sr_out[5]                      ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.770 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.915      ;
; 0.788 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.939      ;
; 0.801 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.955      ;
; 0.802 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.018      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.963      ;
; 0.813 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.018     ; 0.947      ;
; 0.814 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.974      ;
; 0.815 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.966      ;
; 0.816 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.973      ;
; 0.816 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.973      ;
; 0.825 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.021      ;
; 0.829 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.989      ;
; 0.829 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.015     ; 0.966      ;
; 0.830 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.021      ;
; 0.830 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.026      ;
; 0.837 ; reg:pc|sr_out[5]                          ; regbuf:regULA|sr_out[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.989      ;
; 0.838 ; reg:pc|sr_out[5]                          ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.990      ;
; 0.841 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.032      ;
; 0.842 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.984      ;
; 0.843 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 0.987      ;
; 0.845 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.997      ;
; 0.846 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 1.004      ;
; 0.850 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.047      ;
; 0.858 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.048      ;
; 0.862 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.053      ;
; 0.863 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.006      ;
; 0.870 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.061      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.488 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.688      ;
; 0.583 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.782      ;
; 0.648 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.853      ;
; 0.676 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.875      ;
; 0.680 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 0.876      ;
; 0.704 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.904      ;
; 0.705 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.905      ;
; 0.707 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.907      ;
; 0.709 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.909      ;
; 0.714 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.914      ;
; 0.714 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.914      ;
; 0.719 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.919      ;
; 0.788 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 0.990      ;
; 0.797 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.004      ;
; 0.797 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.998      ;
; 0.804 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.004      ;
; 0.826 ; regbuf:rgB|sr_out[0]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.028      ;
; 0.871 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.070      ;
; 0.872 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.071      ;
; 0.891 ; regbuf:rgB|sr_out[16]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.082      ;
; 0.915 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.108      ;
; 0.919 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.118      ;
; 0.937 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.141      ;
; 0.942 ; regbuf:regULA|sr_out[6]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.132      ;
; 0.948 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.147      ;
; 0.979 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.184      ;
; 0.985 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.184      ;
; 0.990 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.190      ;
; 1.008 ; regbuf:rgB|sr_out[12]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.199      ;
; 1.015 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.219      ;
; 1.018 ; regbuf:rgB|sr_out[8]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.218      ;
; 1.023 ; regbuf:rgB|sr_out[14]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.223      ;
; 1.024 ; reg:pc|sr_out[6]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.215      ;
; 1.032 ; regbuf:rgB|sr_out[1]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.222      ;
; 1.035 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.230      ;
; 1.037 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.241      ;
; 1.045 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.249      ;
; 1.046 ; regbuf:rgB|sr_out[29]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.227      ;
; 1.048 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.240      ;
; 1.048 ; regbuf:rgB|sr_out[13]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.253      ;
; 1.059 ; regbuf:rgB|sr_out[27]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.245      ;
; 1.059 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.254      ;
; 1.059 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.258      ;
; 1.063 ; regbuf:regULA|sr_out[7]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.258      ;
; 1.064 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.259      ;
; 1.069 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.268      ;
; 1.070 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.269      ;
; 1.070 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.269      ;
; 1.071 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.275      ;
; 1.071 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.271      ;
; 1.075 ; regbuf:rgB|sr_out[24]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.261      ;
; 1.088 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.287      ;
; 1.090 ; regbuf:regULA|sr_out[4]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.283      ;
; 1.090 ; regbuf:rgB|sr_out[4]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.289      ;
; 1.091 ; regbuf:regULA|sr_out[6]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.276      ;
; 1.091 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.277      ;
; 1.093 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.292      ;
; 1.098 ; regbuf:rgB|sr_out[1]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.293      ;
; 1.101 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.305      ;
; 1.104 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.309      ;
; 1.109 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.299      ;
; 1.109 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.309      ;
; 1.114 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.313      ;
; 1.115 ; regbuf:rgB|sr_out[14]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.310      ;
; 1.116 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.321      ;
; 1.117 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.316      ;
; 1.118 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.313      ;
; 1.120 ; regbuf:regULA|sr_out[2]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.305      ;
; 1.120 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.319      ;
; 1.121 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.320      ;
; 1.123 ; regbuf:rgB|sr_out[28]                    ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.304      ;
; 1.129 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.317      ;
; 1.130 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.325      ;
; 1.131 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.336      ;
; 1.133 ; regbuf:rgB|sr_out[3]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.319      ;
; 1.135 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.339      ;
; 1.136 ; regbuf:rgB|sr_out[5]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.327      ;
; 1.138 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.333      ;
; 1.140 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.345      ;
; 1.141 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.345      ;
; 1.143 ; regbuf:rgB|sr_out[1]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.338      ;
; 1.144 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.348      ;
; 1.144 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.347      ;
; 1.145 ; regbuf:rgB|sr_out[7]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.338      ;
; 1.146 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.344      ;
; 1.147 ; reg:ir|sr_out[26]                        ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.345      ;
; 1.148 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.343      ;
; 1.149 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.344      ;
; 1.150 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.345      ;
; 1.150 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.345      ;
; 1.154 ; reg:pc|sr_out[2]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.343      ;
; 1.154 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.354      ;
; 1.156 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.351      ;
; 1.157 ; reg:pc|sr_out[9]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.356      ;
; 1.159 ; regbuf:regULA|sr_out[3]                  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.354      ;
; 1.159 ; mips_control:ctr_mips|pstate.writemem_st ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.355      ;
; 1.160 ; regbuf:rgB|sr_out[5]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.346      ;
; 1.163 ; regbuf:rgB|sr_out[6]                     ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.363      ;
; 1.164 ; mips_control:ctr_mips|pstate.readmem_st  ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.368      ;
; 1.165 ; reg:pc|sr_out[2]                         ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.349      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem_mips:mem|altsyncram:altsyncram_component|altsyncram_73h1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.070 ; 1.070 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.393 ; 0.393 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.342 ; 10.342 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.803  ; 9.803  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.848  ; 9.848  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.175  ; 9.175  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.348  ; 9.348  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.649  ; 8.649  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.889  ; 9.889  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.942  ; 8.942  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.476  ; 9.476  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.310  ; 9.310  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.342 ; 10.342 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.905  ; 8.905  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.656  ; 9.656  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.039  ; 9.039  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.050  ; 9.050  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.953  ; 8.953  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.190  ; 9.190  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.276  ; 9.276  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.078  ; 9.078  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.560  ; 9.560  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.494  ; 9.494  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.342  ; 9.342  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.584  ; 9.584  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.044 ; 10.044 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.678  ; 9.678  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.047 ; 10.047 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.569  ; 9.569  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.814  ; 8.814  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.808  ; 7.808  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.216  ; 7.216  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.653  ; 7.653  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.799  ; 7.799  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.082  ; 7.082  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.323  ; 7.323  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.635  ; 7.635  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.653  ; 7.653  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.234  ; 7.234  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.223  ; 7.223  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.114  ; 7.114  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.443  ; 7.443  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.409  ; 7.409  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.383  ; 7.383  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.292  ; 7.292  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.099  ; 7.099  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.613  ; 7.613  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.414  ; 7.414  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.717  ; 7.717  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.452  ; 7.452  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.626  ; 7.626  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.368  ; 7.368  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.786  ; 7.786  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.426  ; 7.426  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.366  ; 7.366  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.243  ; 7.243  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.808  ; 7.808  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.825  ; 6.825  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.768  ; 7.768  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.397  ; 7.397  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.353  ; 7.353  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.343  ; 7.343  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.242  ; 7.242  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.383 ; 5.383 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.583 ; 5.583 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.284 ; 5.284 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.405 ; 5.405 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.738 ; 5.738 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.412 ; 5.412 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.672 ; 5.672 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.464 ; 5.464 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.531 ; 5.531 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  data[23] ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.299 ; 5.299 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.458 ; 5.458 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.314 ; 5.314 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.452 ; 5.452 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.339 ; 5.339 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.404 ; 5.404 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.027 ; 5.027 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.219 ; 5.219 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.216 ; 7.216 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.653 ; 7.653 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.799 ; 7.799 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.082 ; 7.082 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.323 ; 7.323 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.635 ; 7.635 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.653 ; 7.653 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.234 ; 7.234 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.223 ; 7.223 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.114 ; 7.114 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.443 ; 7.443 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.409 ; 7.409 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.383 ; 7.383 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.292 ; 7.292 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.099 ; 7.099 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.613 ; 7.613 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.414 ; 7.414 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.717 ; 7.717 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.452 ; 7.452 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.626 ; 7.626 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.368 ; 7.368 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.786 ; 7.786 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.426 ; 7.426 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.366 ; 7.366 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.243 ; 7.243 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.808 ; 7.808 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.768 ; 7.768 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.397 ; 7.397 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.353 ; 7.353 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.343 ; 7.343 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.242 ; 7.242 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[0]   ; data[1]     ; 4.888 ; 4.888 ; 4.888 ; 4.888 ;
; debug[0]   ; data[2]     ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; debug[0]   ; data[3]     ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; debug[0]   ; data[4]     ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; debug[0]   ; data[5]     ; 4.547 ; 4.547 ; 4.547 ; 4.547 ;
; debug[0]   ; data[6]     ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; debug[0]   ; data[7]     ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; debug[0]   ; data[8]     ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[9]     ; 4.400 ; 4.400 ; 4.400 ; 4.400 ;
; debug[0]   ; data[10]    ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; debug[0]   ; data[11]    ; 4.257 ; 4.257 ; 4.257 ; 4.257 ;
; debug[0]   ; data[12]    ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; debug[0]   ; data[13]    ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; debug[0]   ; data[14]    ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[0]   ; data[15]    ; 4.502 ; 4.502 ; 4.502 ; 4.502 ;
; debug[0]   ; data[16]    ; 4.221 ; 4.221 ; 4.221 ; 4.221 ;
; debug[0]   ; data[17]    ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; debug[0]   ; data[18]    ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; debug[0]   ; data[19]    ; 4.961 ; 4.961 ; 4.961 ; 4.961 ;
; debug[0]   ; data[20]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; debug[0]   ; data[21]    ; 4.888 ; 4.888 ; 4.888 ; 4.888 ;
; debug[0]   ; data[22]    ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; debug[0]   ; data[23]    ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; debug[0]   ; data[24]    ; 5.248 ; 5.248 ; 5.248 ; 5.248 ;
; debug[0]   ; data[25]    ; 4.935 ; 4.935 ; 4.935 ; 4.935 ;
; debug[0]   ; data[26]    ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; debug[0]   ; data[27]    ; 4.205 ; 4.205 ; 4.205 ; 4.205 ;
; debug[0]   ; data[28]    ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; debug[0]   ; data[29]    ; 4.764 ; 4.764 ; 4.764 ; 4.764 ;
; debug[0]   ; data[30]    ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; debug[0]   ; data[31]    ; 4.307 ; 4.307 ; 4.307 ; 4.307 ;
; debug[1]   ; data[0]     ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; debug[1]   ; data[1]     ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; debug[1]   ; data[2]     ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; debug[1]   ; data[3]     ; 4.828 ; 4.828 ; 4.828 ; 4.828 ;
; debug[1]   ; data[4]     ; 4.373 ; 4.373 ; 4.373 ; 4.373 ;
; debug[1]   ; data[5]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[6]     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; debug[1]   ; data[7]     ; 5.578 ; 5.578 ; 5.578 ; 5.578 ;
; debug[1]   ; data[8]     ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; debug[1]   ; data[9]     ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[10]    ; 5.678 ; 5.678 ; 5.678 ; 5.678 ;
; debug[1]   ; data[11]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[1]   ; data[12]    ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; debug[1]   ; data[13]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; debug[1]   ; data[14]    ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[1]   ; data[15]    ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; debug[1]   ; data[16]    ; 4.226 ; 4.226 ; 4.226 ; 4.226 ;
; debug[1]   ; data[17]    ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; debug[1]   ; data[18]    ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; debug[1]   ; data[19]    ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; debug[1]   ; data[20]    ; 5.007 ; 5.007 ; 5.007 ; 5.007 ;
; debug[1]   ; data[21]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[1]   ; data[22]    ; 5.207 ; 5.207 ; 5.207 ; 5.207 ;
; debug[1]   ; data[23]    ; 5.388 ; 5.388 ; 5.388 ; 5.388 ;
; debug[1]   ; data[24]    ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; debug[1]   ; data[25]    ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; debug[1]   ; data[26]    ; 4.614 ; 4.614 ; 4.614 ; 4.614 ;
; debug[1]   ; data[27]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[1]   ; data[28]    ; 5.004 ; 5.004 ; 5.004 ; 5.004 ;
; debug[1]   ; data[29]    ; 4.742 ; 4.742 ; 4.742 ; 4.742 ;
; debug[1]   ; data[30]    ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; debug[1]   ; data[31]    ; 4.595 ; 4.595 ; 4.595 ; 4.595 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[0]   ; data[1]     ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; debug[0]   ; data[2]     ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; debug[0]   ; data[3]     ; 4.451 ; 4.451 ; 4.451 ; 4.451 ;
; debug[0]   ; data[4]     ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; debug[0]   ; data[5]     ; 4.262 ; 4.262 ; 4.262 ; 4.262 ;
; debug[0]   ; data[6]     ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; debug[0]   ; data[7]     ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; debug[0]   ; data[8]     ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[9]     ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; debug[0]   ; data[10]    ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; debug[0]   ; data[11]    ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; debug[0]   ; data[12]    ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; debug[0]   ; data[13]    ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; debug[0]   ; data[14]    ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[0]   ; data[15]    ; 4.143 ; 4.143 ; 4.143 ; 4.143 ;
; debug[0]   ; data[16]    ; 4.221 ; 4.221 ; 4.221 ; 4.221 ;
; debug[0]   ; data[17]    ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; debug[0]   ; data[18]    ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; debug[0]   ; data[19]    ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; debug[0]   ; data[20]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; debug[0]   ; data[21]    ; 4.594 ; 4.594 ; 4.594 ; 4.594 ;
; debug[0]   ; data[22]    ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; debug[0]   ; data[23]    ; 4.030 ; 4.030 ; 4.030 ; 4.030 ;
; debug[0]   ; data[24]    ; 5.248 ; 5.248 ; 5.248 ; 5.248 ;
; debug[0]   ; data[25]    ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; debug[0]   ; data[26]    ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; debug[0]   ; data[27]    ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; debug[0]   ; data[28]    ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; debug[0]   ; data[29]    ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; debug[0]   ; data[30]    ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; debug[0]   ; data[31]    ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; debug[1]   ; data[0]     ; 3.998 ; 3.998 ; 3.998 ; 3.998 ;
; debug[1]   ; data[1]     ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; debug[1]   ; data[2]     ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; debug[1]   ; data[3]     ; 4.828 ; 4.828 ; 4.828 ; 4.828 ;
; debug[1]   ; data[4]     ; 4.214 ; 4.214 ; 4.214 ; 4.214 ;
; debug[1]   ; data[5]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[6]     ; 4.463 ; 4.463 ; 4.463 ; 4.463 ;
; debug[1]   ; data[7]     ; 5.578 ; 5.578 ; 5.578 ; 5.578 ;
; debug[1]   ; data[8]     ; 4.573 ; 4.573 ; 4.573 ; 4.573 ;
; debug[1]   ; data[9]     ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[10]    ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[11]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[1]   ; data[12]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; debug[1]   ; data[13]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; debug[1]   ; data[14]    ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; debug[1]   ; data[15]    ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; debug[1]   ; data[16]    ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[1]   ; data[17]    ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; debug[1]   ; data[18]    ; 4.307 ; 4.307 ; 4.307 ; 4.307 ;
; debug[1]   ; data[19]    ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; debug[1]   ; data[20]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[1]   ; data[21]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[1]   ; data[22]    ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[1]   ; data[23]    ; 5.388 ; 5.388 ; 5.388 ; 5.388 ;
; debug[1]   ; data[24]    ; 4.465 ; 4.465 ; 4.465 ; 4.465 ;
; debug[1]   ; data[25]    ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; debug[1]   ; data[26]    ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; debug[1]   ; data[27]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[1]   ; data[28]    ; 4.647 ; 4.647 ; 4.647 ; 4.647 ;
; debug[1]   ; data[29]    ; 4.742 ; 4.742 ; 4.742 ; 4.742 ;
; debug[1]   ; data[30]    ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; debug[1]   ; data[31]    ; 4.595 ; 4.595 ; 4.595 ; 4.595 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.603   ; 0.243 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -12.603   ; 0.243 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.316    ; 0.488 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2305.356 ; 0.0   ; 0.0      ; 0.0     ; -1076.86            ;
;  clk             ; -2101.055 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -204.301  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.935 ; 2.935 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.393 ; 0.393 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.566 ; 21.566 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.817 ; 18.817 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 20.015 ; 20.015 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.039 ; 20.039 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.755 ; 18.755 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.040 ; 19.040 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.347 ; 17.347 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.143 ; 20.143 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.086 ; 18.086 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.664 ; 19.664 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.134 ; 19.134 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.566 ; 21.566 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.187 ; 18.187 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.855 ; 19.855 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.384 ; 18.384 ; Rise       ; clk             ;
;  data[14] ; clk        ; 18.458 ; 18.458 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.077 ; 18.077 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.687 ; 18.687 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.845 ; 18.845 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.423 ; 18.423 ; Rise       ; clk             ;
;  data[19] ; clk        ; 19.674 ; 19.674 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.337 ; 19.337 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.027 ; 19.027 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.584 ; 20.584 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.447 ; 19.447 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.389 ; 20.389 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.321 ; 19.321 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.447 ; 20.447 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.513 ; 19.513 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.577 ; 20.577 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.171 ; 18.171 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.482 ; 19.482 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.550 ; 17.550 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.042 ; 14.042 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.660 ; 12.660 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 13.718 ; 13.718 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.940 ; 13.940 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.498 ; 12.498 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.021 ; 13.021 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.612 ; 13.612 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 13.670 ; 13.670 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.810 ; 12.810 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.990 ; 12.990 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.524 ; 12.524 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.462 ; 13.462 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.183 ; 13.183 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.167 ; 13.167 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.941 ; 12.941 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.494 ; 12.494 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.618 ; 13.618 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.840 ; 13.840 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.248 ; 13.248 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 13.914 ; 13.914 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.098 ; 13.098 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.960 ; 13.960 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.152 ; 13.152 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.163 ; 13.163 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.864 ; 12.864 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 14.042 ; 14.042 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.051 ; 12.051 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.936 ; 13.936 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.181 ; 13.181 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.786 ; 12.786 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.041 ; 13.041 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.802 ; 12.802 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.383 ; 5.383 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.583 ; 5.583 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.284 ; 5.284 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.405 ; 5.405 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.738 ; 5.738 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.412 ; 5.412 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.672 ; 5.672 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.271 ; 5.271 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.464 ; 5.464 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.056 ; 5.056 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.167 ; 5.167 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.531 ; 5.531 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.693 ; 5.693 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  data[23] ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.299 ; 5.299 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.458 ; 5.458 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.314 ; 5.314 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.452 ; 5.452 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.339 ; 5.339 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.404 ; 5.404 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.027 ; 5.027 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.219 ; 5.219 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.216 ; 7.216 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.653 ; 7.653 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.799 ; 7.799 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.082 ; 7.082 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.323 ; 7.323 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.635 ; 7.635 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.653 ; 7.653 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.234 ; 7.234 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.223 ; 7.223 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.114 ; 7.114 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.443 ; 7.443 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.409 ; 7.409 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.383 ; 7.383 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.292 ; 7.292 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.099 ; 7.099 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.613 ; 7.613 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.414 ; 7.414 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.717 ; 7.717 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.452 ; 7.452 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.626 ; 7.626 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.368 ; 7.368 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.786 ; 7.786 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.426 ; 7.426 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.366 ; 7.366 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.243 ; 7.243 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.808 ; 7.808 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.825 ; 6.825 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.768 ; 7.768 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.397 ; 7.397 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.353 ; 7.353 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.343 ; 7.343 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.242 ; 7.242 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.191  ; 8.191  ; 8.191  ; 8.191  ;
; debug[0]   ; data[1]     ; 9.697  ; 9.697  ; 9.697  ; 9.697  ;
; debug[0]   ; data[2]     ; 9.800  ; 9.800  ; 9.800  ; 9.800  ;
; debug[0]   ; data[3]     ; 9.435  ; 9.435  ; 9.435  ; 9.435  ;
; debug[0]   ; data[4]     ; 8.444  ; 8.444  ; 8.444  ; 8.444  ;
; debug[0]   ; data[5]     ; 8.919  ; 8.919  ; 8.919  ; 8.919  ;
; debug[0]   ; data[6]     ; 10.897 ; 10.897 ; 10.897 ; 10.897 ;
; debug[0]   ; data[7]     ; 9.722  ; 9.722  ; 9.722  ; 9.722  ;
; debug[0]   ; data[8]     ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; debug[0]   ; data[9]     ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; debug[0]   ; data[10]    ; 10.147 ; 10.147 ; 10.147 ; 10.147 ;
; debug[0]   ; data[11]    ; 8.416  ; 8.416  ; 8.416  ; 8.416  ;
; debug[0]   ; data[12]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; debug[0]   ; data[13]    ; 7.975  ; 7.975  ; 7.975  ; 7.975  ;
; debug[0]   ; data[14]    ; 8.771  ; 8.771  ; 8.771  ; 8.771  ;
; debug[0]   ; data[15]    ; 8.853  ; 8.853  ; 8.853  ; 8.853  ;
; debug[0]   ; data[16]    ; 8.297  ; 8.297  ; 8.297  ; 8.297  ;
; debug[0]   ; data[17]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; debug[0]   ; data[18]    ; 8.678  ; 8.678  ; 8.678  ; 8.678  ;
; debug[0]   ; data[19]    ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; debug[0]   ; data[20]    ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; debug[0]   ; data[21]    ; 9.760  ; 9.760  ; 9.760  ; 9.760  ;
; debug[0]   ; data[22]    ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; debug[0]   ; data[23]    ; 10.788 ; 10.788 ; 10.788 ; 10.788 ;
; debug[0]   ; data[24]    ; 10.530 ; 10.530 ; 10.530 ; 10.530 ;
; debug[0]   ; data[25]    ; 9.724  ; 9.724  ; 9.724  ; 9.724  ;
; debug[0]   ; data[26]    ; 9.202  ; 9.202  ; 9.202  ; 9.202  ;
; debug[0]   ; data[27]    ; 8.187  ; 8.187  ; 8.187  ; 8.187  ;
; debug[0]   ; data[28]    ; 10.001 ; 10.001 ; 10.001 ; 10.001 ;
; debug[0]   ; data[29]    ; 9.352  ; 9.352  ; 9.352  ; 9.352  ;
; debug[0]   ; data[30]    ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[0]   ; data[31]    ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; debug[1]   ; data[0]     ; 8.072  ; 8.072  ; 8.072  ; 8.072  ;
; debug[1]   ; data[1]     ; 9.932  ; 9.932  ; 9.932  ; 9.932  ;
; debug[1]   ; data[2]     ; 8.962  ; 8.962  ; 8.962  ; 8.962  ;
; debug[1]   ; data[3]     ; 9.656  ; 9.656  ; 9.656  ; 9.656  ;
; debug[1]   ; data[4]     ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; debug[1]   ; data[5]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; debug[1]   ; data[6]     ; 11.117 ; 11.117 ; 11.117 ; 11.117 ;
; debug[1]   ; data[7]     ; 11.192 ; 11.192 ; 11.192 ; 11.192 ;
; debug[1]   ; data[8]     ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; debug[1]   ; data[9]     ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; debug[1]   ; data[10]    ; 11.622 ; 11.622 ; 11.622 ; 11.622 ;
; debug[1]   ; data[11]    ; 8.656  ; 8.656  ; 8.656  ; 8.656  ;
; debug[1]   ; data[12]    ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
; debug[1]   ; data[13]    ; 9.083  ; 9.083  ; 9.083  ; 9.083  ;
; debug[1]   ; data[14]    ; 8.928  ; 8.928  ; 8.928  ; 8.928  ;
; debug[1]   ; data[15]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; debug[1]   ; data[16]    ; 8.243  ; 8.243  ; 8.243  ; 8.243  ;
; debug[1]   ; data[17]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; debug[1]   ; data[18]    ; 8.824  ; 8.824  ; 8.824  ; 8.824  ;
; debug[1]   ; data[19]    ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; debug[1]   ; data[20]    ; 9.982  ; 9.982  ; 9.982  ; 9.982  ;
; debug[1]   ; data[21]    ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; debug[1]   ; data[22]    ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; debug[1]   ; data[23]    ; 10.746 ; 10.746 ; 10.746 ; 10.746 ;
; debug[1]   ; data[24]    ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
; debug[1]   ; data[25]    ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; debug[1]   ; data[26]    ; 9.258  ; 9.258  ; 9.258  ; 9.258  ;
; debug[1]   ; data[27]    ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; debug[1]   ; data[28]    ; 9.878  ; 9.878  ; 9.878  ; 9.878  ;
; debug[1]   ; data[29]    ; 9.219  ; 9.219  ; 9.219  ; 9.219  ;
; debug[1]   ; data[30]    ; 9.153  ; 9.153  ; 9.153  ; 9.153  ;
; debug[1]   ; data[31]    ; 9.045  ; 9.045  ; 9.045  ; 9.045  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.234 ; 4.234 ; 4.234 ; 4.234 ;
; debug[0]   ; data[1]     ; 4.720 ; 4.720 ; 4.720 ; 4.720 ;
; debug[0]   ; data[2]     ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; debug[0]   ; data[3]     ; 4.451 ; 4.451 ; 4.451 ; 4.451 ;
; debug[0]   ; data[4]     ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; debug[0]   ; data[5]     ; 4.262 ; 4.262 ; 4.262 ; 4.262 ;
; debug[0]   ; data[6]     ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; debug[0]   ; data[7]     ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; debug[0]   ; data[8]     ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[9]     ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; debug[0]   ; data[10]    ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; debug[0]   ; data[11]    ; 4.100 ; 4.100 ; 4.100 ; 4.100 ;
; debug[0]   ; data[12]    ; 4.681 ; 4.681 ; 4.681 ; 4.681 ;
; debug[0]   ; data[13]    ; 3.942 ; 3.942 ; 3.942 ; 3.942 ;
; debug[0]   ; data[14]    ; 4.412 ; 4.412 ; 4.412 ; 4.412 ;
; debug[0]   ; data[15]    ; 4.143 ; 4.143 ; 4.143 ; 4.143 ;
; debug[0]   ; data[16]    ; 4.221 ; 4.221 ; 4.221 ; 4.221 ;
; debug[0]   ; data[17]    ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; debug[0]   ; data[18]    ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; debug[0]   ; data[19]    ; 4.600 ; 4.600 ; 4.600 ; 4.600 ;
; debug[0]   ; data[20]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; debug[0]   ; data[21]    ; 4.594 ; 4.594 ; 4.594 ; 4.594 ;
; debug[0]   ; data[22]    ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; debug[0]   ; data[23]    ; 4.030 ; 4.030 ; 4.030 ; 4.030 ;
; debug[0]   ; data[24]    ; 5.248 ; 5.248 ; 5.248 ; 5.248 ;
; debug[0]   ; data[25]    ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; debug[0]   ; data[26]    ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; debug[0]   ; data[27]    ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; debug[0]   ; data[28]    ; 5.027 ; 5.027 ; 5.027 ; 5.027 ;
; debug[0]   ; data[29]    ; 3.913 ; 3.913 ; 3.913 ; 3.913 ;
; debug[0]   ; data[30]    ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; debug[0]   ; data[31]    ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; debug[1]   ; data[0]     ; 3.998 ; 3.998 ; 3.998 ; 3.998 ;
; debug[1]   ; data[1]     ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; debug[1]   ; data[2]     ; 4.106 ; 4.106 ; 4.106 ; 4.106 ;
; debug[1]   ; data[3]     ; 4.828 ; 4.828 ; 4.828 ; 4.828 ;
; debug[1]   ; data[4]     ; 4.214 ; 4.214 ; 4.214 ; 4.214 ;
; debug[1]   ; data[5]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[6]     ; 4.463 ; 4.463 ; 4.463 ; 4.463 ;
; debug[1]   ; data[7]     ; 5.578 ; 5.578 ; 5.578 ; 5.578 ;
; debug[1]   ; data[8]     ; 4.573 ; 4.573 ; 4.573 ; 4.573 ;
; debug[1]   ; data[9]     ; 4.381 ; 4.381 ; 4.381 ; 4.381 ;
; debug[1]   ; data[10]    ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[11]    ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; debug[1]   ; data[12]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; debug[1]   ; data[13]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; debug[1]   ; data[14]    ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; debug[1]   ; data[15]    ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; debug[1]   ; data[16]    ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[1]   ; data[17]    ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; debug[1]   ; data[18]    ; 4.307 ; 4.307 ; 4.307 ; 4.307 ;
; debug[1]   ; data[19]    ; 4.940 ; 4.940 ; 4.940 ; 4.940 ;
; debug[1]   ; data[20]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[1]   ; data[21]    ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; debug[1]   ; data[22]    ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[1]   ; data[23]    ; 5.388 ; 5.388 ; 5.388 ; 5.388 ;
; debug[1]   ; data[24]    ; 4.465 ; 4.465 ; 4.465 ; 4.465 ;
; debug[1]   ; data[25]    ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; debug[1]   ; data[26]    ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; debug[1]   ; data[27]    ; 4.609 ; 4.609 ; 4.609 ; 4.609 ;
; debug[1]   ; data[28]    ; 4.647 ; 4.647 ; 4.647 ; 4.647 ;
; debug[1]   ; data[29]    ; 4.742 ; 4.742 ; 4.742 ; 4.742 ;
; debug[1]   ; data[30]    ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; debug[1]   ; data[31]    ; 4.595 ; 4.595 ; 4.595 ; 4.595 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4059912  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 954      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4059912  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 954      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Dec 11 12:56:59 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.603
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.603     -2101.055 clk 
    Info (332119):    -3.316      -204.301 clk_rom 
Info (332146): Worst-case hold slack is 0.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.529         0.000 clk 
    Info (332119):     1.111         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.184      -873.452 clk 
    Info (332119):    -1.460       -81.621 clk_rom 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 clk 
    Info (332119):     0.488         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4602 megabytes
    Info: Processing ended: Tue Dec 11 12:57:04 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


